La présente invention a pour objet un générateur numérique de fonctions polynomiales d'un meme paramètre et, plus précisément, un générateur numérique susceptible de délivrer sous forme numérique des signaux représentatifs des valeurs successives d'une fonction polynOmiale d'un paramètre pour des valeurs successives de ce paramètre. Dans les générateurs de fonction connus, le calcul précis d'une valeur de la fonction nécessite fréquemment un temps d'opération relativement long ce qui ne permet pas de fournir des valeur; successives de la fonction à une fréquence élevée. Cette longueur du temps de calcul présente des inconvénients pour certaines application de ce type de générateurs, en particulier lorsqu'ils sont utilisés comme générateurs de valeurs de consigne pour une chaste d'asservissement. En effet, la durée de l'intervalle entre la génération de deux valeurs de consigne impose, si l'on veut travailler å une vitesse assez grande, de limiter le nombre de points calculés et d'effectuer une interpolation linéaire entre ces points', ce qui compromet la précision de l'asservissement, ceci d'autant plus lorsqu'il s'agit de reproduire une portion de courbe a. faible rayon de courbure. Aussi la présente invention a-t-elle pour but de fournir un générateur numérique de fonctions polynOmiales d'un meme parametre permettant de fournir avec précision et à fréquence élevée des valeurs successives de la fonction. Ce but est atteint par un générateur qui comporte des intégrateurs numériques montés en cascade et en nombre égal à l'ordre du polynme à engendrer, chaque intégrateur numérique ayant son entrée reliée à la sortie du précédent et comportant des premiers moyens de mémorisation, un premier circuit d'addiction à deux entrées ayant une entrée reliée à l'entrée de l'intégra- teur, l'autre entrée reliée à la sortie des premiers moyens de mémorisation et sa sortie reliée à l'entrée de ces derniers, et un circuit de multiplication dont l'entrée est reliée à la sortie des premiers moyens de mémorisation et dont la sortie est reliée à la sortie de l'intégrateur numérique, chaque intégrateur numérique d'ordre k, k étant un nombre entier tel que l4gk - n, recevant de l'intégrateur d'ordre k + 1 des signaux d'entrée représentatifs des accroissements élémentaires successifs de la dérivée d'ordre k du polynôme à engendrer et élaborant, à partir de ces accroissements élémentaires accumulés dans les moyens de mémorisation, des signaux de sortie représentatifs des accroissements élémentaires de la dérivée d'ordre k-l du polynôme à engendrer, ledit circuit de multiplication effectuant une multiplication par une quantité constante représentative de lfaccroissement élémentaire du paramètre. Ainsi apparaît un premier avantage du générateur conforme à l'invention, avantage qui résulte du fait que les opérations élémentaires d'intégration sont effectuées en parallèle dans tous les intégrateurs numériques et que l'on dispose donc en sortie du dernier étage d'intégration des valeurs numériques des accroissements élémentaires de la fonction poly nômiale avec une période simplement égale à la durée d'une intégration élémentaire dans un intégrateur numérique. La présente invention a également pour objet un dispositif d'asservissement du déplacement d'un organe mobile sur une trajectoire prédéterminée, dispositif du type comportant un générateur de valeurs de consigne susceptible de délivrer des signaux sous forme numérique représentatifs de valeurs successives de consigne des coordonnées de l'organe mobile par rapport à chacun d'un ou plusieurs axes de référence, un générateur numérique de valeur réelle susceptible de délivrer un signal sous forme numérique représentatif de la valeur réelle de la coordonnée de l'organe mobile par rapport à chaque axe deréférence, un dispositif de comparaison relié aux générateurs de valeurs de consigne et de valeur réelle associés à un mye axe de référence et des moyens de commande du déplacement de l'organe mobile suivant chaque axe de référence associés au dispositif de comparaison correspondant, Des dispositifs d'asservissement de.ce type sont utilisés en particulier pour le tracé automatique -de courbes sur table traçante ou table à dessin ou pour la commande de machines-outils, telles que des fraiseuses, dans le c; d'usinage de surfaces. Dans les dispositifs d'asservissement connus de ce type, la courbe ou surface à décrire est généralement approchée par une succession de droites ou de plans en effectuant une interpolation linéaire. Ceci nécessite le calcul préalable d'un nombre important de points de consigne successifs si l'on veut atteindre une grande précision, calcul qui est effectué par un ordinateur. Par ailleurs, pour un meme nombre de points calculés, l'erreur augmente lorsque la vitesse et l'accélération imposées à l'organe mobile augmentent, ce qui ne permet guère de travailler à vitesse élevée. Pour diminuer le nombre de points de consigne à calculer, il a été proposé d'effectuer une approximation de la trajectoire à décrire par des arcs de cercle, notamment dans ses parties à faible rayon de courbure, arcs reliés par des segments de droite, Toutefois, ceci complique le dispositif d'asservissement et ne permet pas non plus de travailler à vitesse élevée. La présente invention a pour but d'éviter ces inconvénients des dispositifs connus et de fournir un dispositif d'asservissement permettant la commande du déplacement d'un organe mobile avec une grande précision et dans des conditions optimales de vitesse et d'accélération. Ce but est atteint par un dispositif d'asservissement du type ci-avant mentionné dans lequel, conformément à l'invention, le générateur de valeurs de consigne est un générateur numérique de fonction polynOmiale conforme à l'invention. En effet, toute courbe ou surface peut etre approchée par une représentation polynômiale, les coordonnées des points de cette courbe ou de cette surface s'exprimant sous forme de fonctions polyn & iales d'un même paramètre. Aussi, en utili sant comme générateur de valeurs de consignes un générateur numérique conforme à l'invention on peut délivrer des valeurs de consigne à une fréquence élevée et atteindre ainsi une grande précision de l'asservissement tout en travaillant dans des conditions optimales de vitesse et d'accélération de l'organe mobile. L'invention sera mieux comprise à la lecture de la description faite ci-après, à titre indicatif mais non limitatif, en référence aux figures du dessin joint qui illustrent - figure 1 : une représentation très schématique d'un générateur numérique de fonctions polyn & iaîes conforme à l'invention ; - figure 2 : une représentation schématique d'un intégrateur numérique du générateur numérique représenté à la figure 1 - figure 3 : une représentation schématique d'un mode particulier de réalisation de l'intégrateur numérique représenté à la figure 2 - figure 4 : un mode de réalisation détaillé de l'intégrateur numérique représenté à la figure 3 - figure 5 : un mode de réalisation de l'étage de sortie du générateur numérique représenté à la figure 1 - figure 6 : une représentation très schématique d'un dispositif d'asservissement conforme à l'invention - figure 7 : un circuit de commande de la vitesse d'élaboration des points de consigne fournis par le générateur de valeurs de consigne - figure 8 : un circuit de commande du ralentissement en fin de course d'un organe mobile asservi ; et - figure 9 : deux courbes illustrant un mode particulier d'approximation polyn8miale d'une courbe. Pour plus de clarté, la description qui suit est divisée en plusieurs chapitres dans lesquels sont respectivement décrits la structure et le fonctionnement du générateur numérique conforme l'invention, la structure et le fonctionement d'un intégrateur numérique, un mode détaillé de réalisation d'un intégrateur num.érique, la structure et le fonctionnement d'un dispositif d'asservissement conforme à l'invention, la structure et le fonctionnement d'un circuit de commande de la vitesse d'élaboration des points de consigne et un exemple de représentation polynomiale d'une courbe. STRUCTURE ET FONCTIONNEMENT DU GENERATEUR NUMERIQUE Le générateur numérique 10 conforme à l'invention, et tel que représenté à la figure 1, comporte des intégrateurs numériques Il, I2, ..., In montés en cascade dont le nombre, n, est éqal à l'ordre du polvnome à enqendrer.On désignera ce polynôme par , r étant le paramètre, les ai étant les coefficients du polynôme et i un indice entier variant de O à n, Chacun des intégrateurs numériques 1k élabore les accroissements élémentaires successifs de la dérivée d'ordre (k-l) du polynôme y(r) pour les valeurs successives du paramètre r variant par incréments dans son intervalle de variation Er0i r1 . Cet intervalle est divisé en p intervalles élémentaires de même largeur #r et l'on a donc rl = r + p#r. (k) (k) la dérivée d'ordre k du polynôme On désigne par #my (k) la dérivée d'ordre k du polynôme y(r) et par y (k) l'accroissement élémentaire de cette dérivée lorsque r varie de r +(m-1)#r à à ro+m #r, m étant un o o indice entier tel que 1 # m # p. Chaque intégrateur 1k élabore donc les p valeurs successives de # my (k-1) à partir des valeurs de #my(k) qui lui sont transmises par l'intégrateur IkAl situé immédiatement en amont, et transmet successivement ces p valeurs à l'int6- grateur Ik-1 qui est situé immédiatement en aval. Comme on le verra plus loin, le calculparl1intégra- teur Ik des accroissements éîémentaires #my(k-1) est effectué en fonction des valeurs de #(k) fournies par l'intégrateur ik+1 et les n intégrateurs effectuent donc leurs opérations d'intégration élémentaire en parallèle, ce qui permet de disposer des valeurs successives des accroissements élémentaires de la fonction à engendrer, en sortie de l'intégrateur I1, avec une période simplement égale à la durée d'une intEgra- tion élémentaire par un intégrateur.En accumulant ces accroisse ments #mY dans un registre Y, on peut donc fournir, en sortie de ce registre, les valeurs successives de la fonction y, lorsque r varie de r à rl, à une fréquence très élevée. On notera que les accroissements A y(n) sont nuls puisque y est un polynôme d'ordre n. Aussi l'intégrateur I ne n reçoit, au cours du calcul, aucune information variable. I1 est simplement nécessaire avant le calcul de fournir à chacun des intégrateurs Ik et au registre Y, respectivement les valeurs initiales des dérivées d'ordre k de y pour r = r et y(ro). o Les n intégrateurs 1k ont une structure et un fonctionnement analogues que l'on va maintenant décrire. STRUCTtJRE ET FONCTIONNEMENT D'UN INTEGRATEUR NUNERIQUE La figure 2 illustre schématiquement un intégrateur numérique Ik du dispositif d'asservissement représenté à la figure 1. Cet intégrateur numérique reçoit successivement les Le développement en série de Taylor de #my(k-1) autour du point ro +(m-l)r, limité au premier ordre, s'exprime par En désignant ro + m#r par: par r , on a donc L'accroissement élémentaire (k-1) peut donc s'écrire avec Si l'on donne à &beta; les valeurs 0, 1 et 1/2 , on retrouve les méthodes d'intégration dites, respectivement, par les rectangles inférieurs, les rectangles supérieurs et les trapèzes. On décrira ci-après un mode particulier de réalisation d'un intégrateur numérique pourfl= 1, soit en application de la méthode dite par les rectangles supérieurs. On a donc à résoudre : Tel que représenté à la figure 2, l'intégrateur 1k comporte un registre Yk dans lequel sont accumulées, au moyen d'un additionneur Sk, les valeurs successives de (k) ) transmises par l'intégrateur Ik+1 (non représenté). ième Au début de la m intégration élémentaire effectuée par l'intégrateur Ik , on doit disposer de la valeur (k) k m transmise par l'intégrateur Ik + 1, lequel effectue alors sa ième (mol) intégration élémentaire lorsque l'intégrateur 1k effec- ième tue sa m intégration élémentaire. ième Au cours de cette m intégration élémentaire on mémorise donc la valeur y(k) [rm] = y(k)+ dans le registre Yk. On notera qu'avant le début du calcul le registre k doit être initialisé à la valeur de la dérivée y(k) pour r = r o La sortie du registre k est reliée à une première entrée d'un multiplicateur Mk ayant sa seconde entrée reliée à la sortie d'un registre R dont le contenu est égal àr. En sortie du multiplicateur Mk , on dispose donc de la valeur 4 (k-I) qui est transmise à l'intégrateur Ik-1 (non représqnté). La figure 3 illustre un mode particulier de réalisation de l'intégrateur numérique 1k permettant d'éviter d'avoir à effectuer l'opération de multiplication, opération qui allonge notablement le temps T d'exécution d'une intégration élémentaire. La sortie du registre k est reliée à une entrée d'un additionneur S'k à deux entrées, l'autre entrée de cet addition neur étant reliée à la sortie d'un registre Rk ayant son entrée reliée à la sortie de l'additionneur S'k Par cette disposition, on accumule donc dans Rk les valeurs successives de y(k) r 7au cours des intégrations élémentaires successives. Si l désigne la capacité du registre Y , ce dernier pourra contenir des valeurs successives de y(k) [rm] telles que Y(k) L-1 ,le dernier bit SY du registre Yk étant lebit de signe. En choisissant par ailleurs # # - 2 -(l-1) le nombre #m (k-1) = (k > s'exprimera sous la forme de la représentation binaire de y (k) [rm] virgule étant placée à gauche du bit de plus fort poids. En prenant avantageusement un registre R de capacité de 2 bits, bit de signe SR compris, la virgule de k ce registre sera placée à gauche de son bit de plus fort poids et (l - 1) son bit de plus faible poids aura un poids de 2 .Par cette disposition en accumulant dans Rk, les valeurs successives de y(k) [rm}, on accumule en fait les valeurs de #r. r . y ( )rrmz , et la multiplication par # r se traduit simplement par une multiplication par 1. Le contenu du registre R est donc représentatif de la partie fractionnaire des k-l) cumulés et on élabore par un circuit d'élaboration C les accroissements élémentaires # (k-1) lorsqu'il y a débordement du registre Rk Ces débordements se-produisent lorsque le contenu en représentation binaire du registre Rk devient supérieur à 1 ou inférieur à - 1 . Dans le premier cas on peut don élaborer un # my (k-1) égal à + 1 et dans le second cas un # my (k-1) égal à -1. Toutefois, ceci nécessite de remplacer le bit de signe du registre Rk par son complément pour que le contenu de ce registre garde une valeur significative pour la suite du calcul. Pour éviter cette opération supplémentaire, on constitue le circuit d'élaboration Ck pour exécuter la logique suivante - Si les signes SY et SR des contenus des registres Y et Rk, avant leur addition par S'k, sont tous deux positifs k k et que leur somme provoque le débordement du registre R k en donnant un nombre avec un bit de signe négatif, le circuit CE délivre un incrément #m+y (k-l) positif de poids 2 - Si les signes SY et SR des contenus des registres y et R , avant leur addition sont négatifs et que leur somme k k donne dans K un nombre avec un bit de signe positif, le circuit k -kl CE délivre un incrément #my (k-1) négatif de poids 2 ; et - dans tous les autres cas, m (k-l) = autres cas, Dans tous les cas ,le nombre contenu dans le registre R k est significatif et peut rester inchangé pour la suite du calcul comme on peut le vérifier à l'aide des exemples donnés ci-après, les registres Y et R étant dans ces exemples supposés k k à 4 bits dont le premier est le bit de signe. Exemples On notera que l'utilisation de ce mode opératoire nécessite, lors de l'exécution de la mième intégration élémentaire, de disposer en mémoire dans le circuit d'élaboration CE du signe SR du contenu du registre R k obtenu lors de l'intégration élémentaire précédente. Si l'on désigne par Sy et SR les m m signes des contenus des registres k et R k élaborés lors de la ième m intégration, on doit donc effectuer par le circuit d'élaboration CE Un mode particulier de réalisation du circuit d'élaboration CE sera décrit ci-après en référence à la figure 4.Tous les intégrateurs numériques Ik pourront avantageusement être identiques et cablés sur des cartes séparées, cartes qu'il suffira donc d'assembler en nombre voulu selon l'ordre du polynôme à engendrer. On notera qu'avec des intégrateurs numériques Ik tels que celui ci-avant décrit, l'organisation du calcul étant parallêle, llincrEment produit au niveau de l'intégrateur Ik+l n'est pris en compte par l'intégrateur 1k que lors de l'intégration élé- mentaire suivante. Il apparat donc en sortie un retard égal à la durée d'une intégration élémentaire, retard qui peut être rattrapé en faisant effectuer une intégration élémentaire supplémentaire au générateur numérique. Bien que l'on ait adopté la méthode d'intégration dite par les rectangles supérieurs, il est bien entendu que l'on-pourra adopter celle par les rectangles inférieurs en utilisant des intégrateurs numériques de constitution analogue à celle décrite en référence à la figure 3.Dans ce cas, l'opération d'intégration élémentaire à effectuer se traduit par On aura donc alors à effectuer, lors de chaque intégration élémentaire dans un intégrateur, l'accumulation des valeurs d'accroissements élémentaires #my (k) #my (k) transmises par l'in- tégrateur précédent après l'élaboration de #my(k-1 ) I1 serait bien entendu également possible d'adopter la méthode d'intégration par les trapèzes, qui.se traduit par Toutefois dans ce cas, il est nécessaire de prévoir un circuit de calcul supplémentaire dans chaque intégrateur pour calculer la quantité avant d'élaborer et après avoir calculé . On décrira dans le chapitre qui suit un mode détaillé de réalisation de l'intégrateur numérique représenté à la figure 3, mode de réalisation permettant en particulier de pallier à des saturations éventuelles des registres k lors du calcul, saturations qui entachent définitivement d'erreur la suite du calcul. MODE DETAILLE DE REALISATION D'UN INTEGRATEUR NUMERIQUE Selon ce mode de réalisation représenté à la figure 4, le registre k est en fait constitué-par deux registres Ylk et Y2k de même capacité égale à l bits, bit de signe compris, respectivement SY1 et SY2. De même le registre R k est constitué par deux registres R1 et R2k de capacité de L bits, bits de signe compris, respectivement SR1 et SR2. Le circuit d'élaboration CE élabore les #m+y (k-1) et #my(k-1) à partir des signes des contenus des registres k et Rlk comme précédemment décrit et-transmet ces accroissements élémentaires dans le registre R2k, lequel est constitué sous forme d'un compteur-décompteur. ième Ainsi1 lorsque, au cours de la m intégration élémentaire, la relation SR1 . SR1 . Syl = 1 est vérifiée, m m-l m la sortie d'une porte "ET" ETI passe du niveau logique 1, cette porte recevant, sur ses trois entrées, respectivement, le bit de signe Syl inversé par un inverseur Il, le bit de signe m SRl m-1 préalablement inversé par un inverseur I2 et mémorisé par une bascule B1 de type J-K, et le bit de signe SRlm. De même, lorsque la relation SR1 .SRl Syl = 1 m m-l m est vérifiée, la sortie d'une porte "ET" ET2 passe à 1, cette porte recevant sur ses trois entrées, respectivement, le bit de signe Syl ,le bit de signe SRLm-1 mémorisé par la bascule B1 m et le bit de signe SR1 inversé par l'inverseur 12. m On notera que lorsqu'aucune de ces deux relations n'est vérifiée, les sorties des portes ET1 et ET2 sont au niveau logique 0. Ces sorties sont reliées respectivement à une pre mière entrée d'une porte "ET" ET3 et d'une porte "ET" ET4. Les autres entrées de ces portes sont reliées à une horloge (non représentée) qui délivre sur ces entrées un signal H5 sous forme de deux impulsions consécutives. Les sorties des portes ET3 et ET4 sont reliées respectivement aux entrées de comptage c et de comptage d du compteur-décompteur R2k. Ainsi lorsque, au cours de chaque intégration élémentaire, le signal H5 est émis par l'horloge, le compteur-décompteur R2k est incrémenté d'un nombre positif de poids 2 si la sortie de la porte ET1 est au niveau 1, d'un nombre négatif de poids 2 si la sortie de la porte ET2 est au niveau 1, et ne subit aucune incrémentation dans tous les autres cas. Un circuit d'incrémentation CI de conception tout à fait analogue à celle du circuit d'élaboration CE provoque l'in crémentation du registre Y2k, qui est constitué, comme le registre R2k, sous forme d'un compteur-décompteur, lorsqu'il y a saturation du registre Ylk. L'opération effectuée par l'additionneur S, , au ième cours de la m intégration élémentaire, est Aussi, si l'on désigne par SR2k+l le signe du registre R2k1 de l'intégrateur Ik+1 situé en amont de l'intégrateur Ik signe transmis directement, d'une part, et inversé par un inverseur I3, d'autre part, par SY1m-I le signe du registre Ylk à la fin de la (m-l) intégration élémentaire, signe qui est mémorisé ainsi que son opposé par une bascule B2 de type J-K et par Syl le signe du registre Ylk après addition de y(k)[rm-1] et de de #my (k) , le circuit CI effectue les opérations suivantes #Y2k, étant l'incrément positif ou négatif introduit dans le registre Y2k. La constitution du circuit CI est analogue à celle du circuit CE, Deux portes "ET" ETS ET6 effectuent les opérations ci-dessus mentionnées et deux portes "ET" ET7 et ET8 permettent le passage éventuel d'un signal H4, constitué par deux impulsions d'horloge consécutives, vers l'entrée de comptage c ou de décomptage d du compteur-décompteur Y2 k Comme les registres k et Rk, l'additionneur S'k est en fait constitué par deux additionneurs S'lk,S'2k qui réalisent, respectivement, les accumulations des contenus des registres Ylk et Y2 dans le registre RI et le compteur-décompteur R2k k k k Un registre tampon R3k est interposé entre le compteur-décompteur R2k et l'additionneur S'2k ième Le contenu du registre R2k, à la fin de la m intégration élémentaire est la quantité #my (k-1) qui est transmise à l'intégrateur 1k-l On notera que, avant le calcul, la valeur initiale y(k) [ro] est introduite dans le registre Ylk s'il s'agit d'un nombre de valeur absolue inférieure à 2l-1 , ou, dans les registres ylk et Y2k s'il s'agit d'un nombre de valeur absolue supérieure à 2 , le registre Y2 k recevant les bits de poids fort supérieur ou égal à 2 l-1 . Tous les intégrateurs Ik effectuent simultanément une intégration élémentaire et sont reliés à une horloge qui délivre simultanément aux n intégrateurs huit impulsions succès sives hl à h8 et qui est constituée par un compteur en anneau. Le diagramme des temps est le suivant hl : initialisation des bascules B; et B2 h2 : élaboration de y(k)[rmj =y(k) rm-1] + #myk élaboration de #Y2k. k h3 : remise à zéro (RAZ) de R2k première incrémentation de Y2k accumulation de y(k) [rm] dans Rlk élaboration de ss y m h4 : deuxième incrémentation de y2k première incrémentation de R2k h5 : deuxième incrémentation de R2k remise à zéro de B2 h6 : chargement du registre tampon R3 k remise à zéro de B1 h7 : accumulation de Y2k dans R2k. h8 : initialisation du compteur en anneau de l'horloge. A ces signaux s'ajoutent un signal h qui, avant le o début du calcul, commande l'introduction des conditions initiales dans les registres Ylk et Y2 k et la remise à zéro du registre Rlk. Tous les intégrateurs Ikont une constitution analogue à celle qui vient d'être décrite et le registre R21 du dernier intégrateur I1 est relié à l'étage de sortie du générateur numérique. Cet étage de sortie (figure 5) comporte simplement un registre Y, de capacité det bits, dans lequel sont accumulés les nmY, délivrés par l'intégrateur I1, au moyen d'un additionneur S. Le registre Y est, avant le début du calcul initialisé à la valeur y (rO) sous la commande du signal ho. Grâce au dédoublement des registres Yk des intégrateurs Ik, on évite systématiquement une saturation de ces registres. -Tou- tefois, une anomalie de fonctionnement ou un mauvais charc-ent des conditions initiales pourrait produire une saturation des registres YZk et R2k, saturation qu'il est souhaitable de détecter en tant que test de bon fonctionnement du générateur numérique. On utilisera dans ce but deux circuits de détection dont le fonctionnement est tout à fait analogue celui des circuits d'élaboration et d'incrémentation ci-avant décrits.Les circuits de détection de saturation émettent un signal lorsque les conditions suivantes sont vérifiées SY2 et SR2 représentant les signes des registres Y2 et R2k m m k ième au cours de la m intégration, et SY2m-1 et SR2m-1 les signes de ces mêmes registres aucours de la m-1) ième intégration Ces circuits de détection peuvent avoir une constitution tout à fait semblable à celle des circuits d'élaboration CE et d'incré- mentation CI, et il n'est donc pas nécessaire de les décrire en détail. On notera qu'un circuit de détection de dépassement de capacité pourra également être associé au registre Y de l'étage de sortie afin notamment de signaler un dépassement par des valeurs de y (r) de valeurs limites prédéterminées. Dans un étage d'intégration numérique 1k tel que ciavant décrit, la durée d'une intégration élémentaire pourra être de l'ordre de lap s, ce qui fait que l'on dispose dans le registre Y de l'étage de sortie de valeurs consécutives du polynôme y(r) à une fréquence de l'ordre de 1 MHz. La capacité a des registres Y1 Y2k Rlk R2k et Y sera choisie en fonction de la précision souhaitée et de l'amplitude maximale de variation du polynôme y(r) dans l'intervalle LrO r7 de variation du parametre r. En choisissant pour les registres Y2k et R2k une capacité égale à celle des registres Y1 eut Rlk, la saturation des registres Y2k et R2k au cours du fonctionnement du générateur numérique ne peut se produire. La rapidité de calcul du générateur numérique conforme à l'invention le rend particulièrement adapté pour etre utilisé comme générateur de valeurs de consignes dans un dispositif d'asservissement du type tel que ci-après décrit. STRUCTURE ET FONCTIONNEMENT DU DISPOSITIF D'ASSERVISSEMENT Dans le dispositif d'asservissement conforme à l'invention, la position de l'organe mobile par rapport à chaque axe de référence est commandée par un circuit d'asservissement tel que celui représenté à la figure 6. L'organe mobile (non représenté} est entraîné par un moteur à courant continu ll dont la vitesse est commandée à partir d'informations résultant de la comparaison entre des valeurs de consigne de position par rapport d l'axe de référence de l'organe mobile, fournies par un générateur de valeurs de consigne 10, et les valeurs mesurées dans la position par rapport à ce meme axe de l'organe mobile, fournies par un générateur de valeur réelle 12. Le générateur de valeur réelle 12 est un codeur numérique de position qui délivre, sous forme numérique, des signaux représentatifs de la valeur réelle de la coordonnée de l'organe mobile par rapport à l'axe de référence. Le codage est effectué à deux niveaux. Un capteur circulaire, de structure connue en soi, associé à un codeur absolu solidaire en rotation du moteur 11 fournit un codage absolu de position sur les bits de poids faible en fonction de la position angulaire de l'arbre 13 du moteur 11 tandis qutun compteur compte les tours du codeur absolu et fournit un codage sur les bits de poids fort. A titre indicatif, on pourra utiliser un capteur circulaire à 1024 valeurs fournissant un codage sur les 10 bits de poids faible et donnant la position sur 10,24 mm, chaque incrément correspondant donc å 1/100 mm. Le générateur de valeurs de consigne 10 est un génEra- teur numérique de fonctions polynômiales conforme à l'invention et délivre, sous forme numérique, des valeurs de consigne successives de la coordonnée de l'organe mobile par rapport à l'axe de référence. Les valeurs réelles de position sont comparées aux valeurs de consigne par un comparateur 14 réalisé sous forme d'un soustracteur numérique. Ce soustracteur 14 délivre un signal d'erreur sous forme numérique, signal qui est transmis à un convertisseur numérique-analogique 15. Le signal d'erreur analogique délivré par le conv.ertis- seur numérique-analogique 15 est ajouté algébriquement au signal analogique délivré par une dynamo tachymétrique 18 reliée mécaniquement à l'arbre du moteur 10. Le signal analogique résultant, amplifié par un amplificateur 19, alimente le moteur 11. Les valeurs de consigne successives sont lues dans le registre Y de l'étage de sortie du générateur numérique de valeur réelle à la fréquence F de génération des valeurs de consigne. Un circuit d'asservissement tel que ci-avant décrit est associé à chaque axe de coordonnées du repère par rapport auquel l'organe mobile se déplace. Du fait de la fréquence élevée de génération des valeurs de consigne, il est possible d'entratner l'organe mobile avec des vitesse V et accélération & élevées suivant chaque axe sans pour cela nuire à la précision. Il est toutefois souhaitable que ces vitesse et accélération ne dépassent pas une valeur maximale respectivement Vmax et aux , pour ne pas introduire une erreur dynamique trop importante. Le circuit ci-après décrit permet de limiter V etYà des valeurs admissibles. CIRCUIT DE COMMANDE DE LA VITESSE D'ELABORATION DES POINTS DE CONSIGNE Avec le générateur numérique 10 tel que ci-avant décrit, la durée totale d'élaboration des valeurs de la fonction y(r), représentant par exemple les valeurs successives de consigne de la coordonnée y de l'organe mobile lorsque le paramètre r varie de r à rl, est constante, quelle que soit la fonction y(r) dans la o mesure où la fréquence F est constante. Le temps nécessaire à l'organe mobile pour décrire sa trajectoire est dans ce cas constant, quelle que soit la trajectoire et donc la longueur de cette trajectoire. Ce mode de fonctionnement à fréquence constante ne permet pas d'exploiter complètement les possibilités de réponse dynamique (vitesse et accélération maximales)-de l'asservissement analogique.En faisant varier la vitesse d'élaboration des valeurs de consigne successives, c'est-à-dire en faisant varier la fréquence F, on peut faire travailler l'asservissement analogique, sur au'moins un des axes, à vitesse ou accéleration maximale. Les valeurs maximales de la vitesse et de l'accéléra- tion sont choisies de manière que l'erreur dynamique introduite par l'asservissement analogique reste dans les limites de la précision souhaitée. Si l'on désigne par V et Ky les vitesse et accélération y de l'organe mobile suivant l'axe de coordonnées y, y(r) représentant la variation de cette coordonnée y, on a V ds = dv . dr y - dt dr dt et dr dt représente le nombre dtintégrations élémentaires effectuées par unité de temps, nombre qui est constant et qui peut s'exprimer par T ,#T étant la durée d'une intégration élémentaire, On a donc La vitesse moyenne suivant l'axe y est donnée par c'est- -dire la valeur moyenne sur N intégrations élémentaires des valeurs de . La quantité # dy dr l'accumulation des débordements algébriques dans le registre -R21 de l'intégrateur I au cours de N intégrations élémentaires, représente donc bien la composante suivant l'axe y de la vitesse réelle de l'organe mobile asservi, à un coefficient multiplicatif près. L'accélération moyenne suivant l'axe y est donnée par La quantité qui repré-sente l'accumulation des débordements algébriques dans le registre R22 de l'intégrateur I2 au cours de N intégrations élémentaires, représente donc bien la-composante algébrique suivant l'axe y de l'accélération réelle de l'organe mobile asservi, à un coefficient multiplicatif près. En sommant pendant un intervalle de temps constant les contenus successifs des registres Rl2 et R2 , on obtient donc 2 des valeurs proportionnelles à Vu mou et à My moy. I1 reste donc à comparer ces valeurs; représentatives de Vy moy et de ty moy à des valeurs représentatives prédéterminées de Vy max et de Yymax et d'agir en fonction du résultat de cette comparaison sur la fréquence F d'exécution des intégrations élémentaires pour maintenir les quantités Vy moy et Ky moy à leurs valeurs maximales admissibles. Cette même opération est effectuée suivant chaque axe de coordonnées. On décrira ci-après en référence à la figure 7 un mode de réalisation d'un circuit de commande de a vitesse d'éla- boration des points de consigne. Ce circuit de commande comporte : deux circuits 20,30 élaborant respectivement les valeurs absolues des composantes suivant un axe de coordonnées de la vitesse et de l'accelération moyennes, IVy moïeti Le circuit d'élaboration 20 comporte un additionneur 21 ayant une première entrée reliée au registre R2 de l'intégrateur I1 du circuit générateur de valeurs de consigne1 10 et la seconde entrée reliée à la sortie d'un registre 22. La sortie de l'additionneur 21 est reliée à l'entrée du registre 22. Dans le registre 22 sont accumulés pendant un intervalle de temps prédétermine T les contenus successifs du registre R21 et, à la fin de chaque période T, le contenu du registre 22, s'il est positif, ou son complément, s'il est négatif, est transféré dans une mémoire tampon qui mémorise ainsi 1Vy moyj. Le circuit d'élaboration 30 a une structure semblable à celle du circuit 20 et comporte un additionneur 2l,dont une entrée est reliée au registre R22 de l'intégrateur I2 , un registre d'accumulation 32 et une mémoire tampon 33 dans laquelle est transféré, à la fin de chaque période T,le contenu du registre 33 ou son complément pour mémoriser, dans la mémoire 33, une quantité représentative de moye. On notera toutefois que la dynamique des accélérations étant supérieure à celle des vitesses, il est préférable de prévoir une échelle des accélérations double de celle des vitesses. Ceci est réalisé, soit en augmentant d'un bit la capacité des registres 32, 33 par rapport aux registres 22, 23, soit,avantageu- sement, en conférant aux registres 32, 22 et 33,23 une meme capacité mais en négligeant le bit de plus faible poids en sortie de l'additionneur 31. Le circuit logique de commande 40 délivre les signaux j2 , commandant le transfert dans les mémoires tampons 23,33 des contenus des registres 22, 32, ou de leurs compléments, j3, commandant la remise à zéro (RAZ) des registres 22, 32, et k7 commandant le transfert dans les registres 22, 32, des résultats des additions effectuées par les additionneurs 21,31. Ce circuit logique 40 comporte trois bascules 41, 42, 43. Un circuit d'horloge 44 délivre des impulsions avec une période égale égale à T pendant laquelle s'effectue le calcul de y moy et de moy, durée T qui peut avantageusement etre réglable. La sortie du circuit d'horloge 44 est reliée à une première entrée de la bascule 41 dont la sortie passe au niveau logique 1 en réponse à la délivrance d'une impulsion par le circuit d'horloge 44. La sortie de la bascule 41 est reliée, par l'interme- diaire d'une porte 45 à la première entrée de la bascule 42. L'arrivée à la porte 45 de l'impulsion hl du premier train d'impulsions d'horloge du générateur numérique 10 provoque le passage au niveau logique 1 de la sortie de la bascule 42. La sortie de la bascule 42 est reliée, par l'intermédiaire d'une porte 46 à la première entrée de la bascule 43. L'arrivée à la porte 46, de l'impulsion h du second train d'impulsions d'horloge du générateur numérique lO provoque le passage au niveau logique 1 du signal q3 de sortie de la bascule 43. Une série de portes 47a à 47d délivrent les signaux J2 J3, J et k conformément aux équations suivantes 5 5 7 j2 2 h2.q3 3 i 3 h3-q3 ; j5 h6q3 et k7 = h8,g3 h2 h.3, h6 et h8 étant des impulsions des trains d'impulsions d'horloge du générateur numérique 10 et q3 étant l'inverse de obtenu par un inverseur 48. L'inverse j5 du signal j5 provoque le retour au niveau logique O des sorties des bascules 41, 42 et 43. Ainsi pendant chaque intégration élémentaire effectuée par le générateur numérique 10, en ajoute dans les registres 22 et 32, sous la commande du signal k7, le contenu des registres R21 et R22 , et à la fin de chaque période T, on transfère, sous la commande du signal j2 las valeurs représentatives de motet de|&gamma;y moy| moyidans les mémoires 23 et 33 et on remet à zéro, sous la commande du signal j3 , les contenus des registres 22 et 32. Les valeurs mémorisées de|Vy moy moyiet de|#y S moyisont comparées à des valeurs de seuil au moyen du circuit de comparaison 50. Il est à noter que les valeurs dé Vy moy | et de | &gamma;/y moy | ont des variations d'amplitude bien inférieures à celles des valeurs accumulées pour leur calcul, ceci d'autant plus si la p6- riode T est choisie relativement grande par rapport à la durée #T d'une intégration élémentaire. Ainsi une simplification du circuit de comparaison peut être apportée en limitant la capacité des mémoires 23, 33. A titre d'exemple, on confère aux registres 22, 32 une capacité de 20 bits et aux mémoires 23, 33 une capacité limitée à 10 bits, seuls les 10 bits de poids faible du contenu des registres 22, 32 étant transférés dans les mémoires 23, 33. Toutefois, comme une probalité de dépassement de capacité des mémoires 23, 33 n'est pas exclue, le circuit de comparaison 50 comporte deux circuits de détection de saturation 51, 52 recevant les 10 bits de poids fort du contenu des registres 22, 32, bits de poids fort qui ne sont pas transférés dans les mémoires 23, 33. I1 n'y ' y aura pas dépassement de capacité des mémoires 23, 33 si ces bits de poids fort 9pNt identiques, égaux à 1 pour un résultat négatif ou à 0 pour un résultat positif. Si l'on désigne par bll & b les bits de poids fort 20 et par b11 à b20 leurs inverses, il y aura donc saturation ai une des équations suivantes n'est pas respectée b20.b19 ......b11 = 1 et b20.b19 ....b11 = 1 . ll Lorsqu'il y a dépassement de capacité de la mémoire 23, le circuit de détection de saturation 51 émet un signal SV et, y lorsqu'il y a dépassement de capacité de la mémoire 33, le circuit de détection de saturation 52 émet un signal S&gamma;y. Les circuits 51 et 52 ont meme constitution et comportent chacun deux circuits portes, respectivement 51a, 51k et 52a, 52k recevant respectivement lesdits bits de poids fort et leurs inverses obtenus par des circuits inverseurs, respectivement 51c et 52c. Les sorties des deux circuits portes, respectivement Sia, 51b et 52a, 52b sont reliées aux entrées d'un circuit OU, respectivement 51d et 52d, délivrant un signal de saturation, respectivement SV et Les contenus|Vy moylet\tymoy|des mémoires 23, 33, sont comparés à des valeurs de seuil Vmax et &gamma;max au moyen de circuits comparateurs respectifs 53, 54.Les valeurs V max et Y max sont des valeurs prédéterminées introduites par exemple dans des registres RVmax et R&gamma;max. Lorsquelvy moy| est supérieur à Vmax , le circuit comparateur 53 délivre un signal de dépassement de vitesse DV et, lorsque) moy|est supérieur à gmax le circuit comparateur 54 délivre un signal de dépassement d'accélération D&gamma;y. Les sorties des circuits 51, 52, 53 et 54 sont reliées à l'entrée d'un circuit porte 55. Ce circuit porte 55 peut également prendre en compte les signaux de saturation ou de dépassement des composantes de la vitesse et de }'accélération suivant un ou deux autres axes de Soordonnées du repère dans lequel se déplace l'organe asservi, par exemple des signaux DVx D45 SV et S & dont l'élaboration est effectuée au moyen des circuits semblables aux circuits 20, 30 et 40 ci-avant décrits. La sortie du circuit porte 55 est reliée, d'une part, directement à une première entrée d'une bascule bistable 56 et, d'autre part, par l'intermédiaire d'un inverseur 57 à la seconde entrée de la bascule 56. En réponse à l'apparition d'au moins un signal sur ses entrées, le circuit porte 55 délivre une impulsion à la bascule 56, faisant changer d'état la sortie de la bascule 56 qui émet alors un signal q4. Lorsqu'aucun signal n'est présent aux entrées du circuit porte 55, la bascule 56 émet un signal q4 inverse du signal q4 La sortie de la bascule 56 constitue l'entrée du circuit analogique 60 de commande de la fréquence d'élaboration des valeurs de consigne, cette fréquence augmentant en réponse au signal q4 et diminuant en réponse au signal. q4. Le circuit analogique de commande 60 comporte une source de tension de référence +VR reliée, d'une part, directement à une première borne d'un relais analogique 61 et, d'autre part, par l'intermédiaire d'un inverseur analogique 62, à la seconde borne du relais 61. Le relais 61 est commandé par le signal de sortie de la bascule 56 et connecte, à l'entrée d'un intégrateur unidirection- nel saturant 63, une tension + VR en réponse au signal q4 , et une tension -VR en réponse au signal q4. La tension de sortie V de l'intégrateur 63 commande co un oscillateur 64 à fréquence contrôlée par tension, et le signal de sortie de l'oscillateur 64 attaque une bascule monostable 65 qui, à son tour, délivre un signal H au compteur en anneau qui fournit les trains a'impulsions d'horloge du générateur numérique 10. Ainsi, l'entrée de l'intégrateur 63 étant alimentée par une tension positive + VR, la tension de commande Vco augmente provoquant l'augmentation de la fréquence d'élaboration des points de consigne jusqu'a ce que la sortie du circuit de comparaison change d'état et provoque la connection de la tension -VR à l'entrée de l'intégrateur 63. On note qu'au démarrage la fréquence d'élaboration des points de consigne est à la valeur minimale déterminée par l'oscillateur 64. Dans ce qui précède, on a supposé que les valeurs de seuil Vy et ty ont une valeur prédéterminée fixe. Or ceci max max peut conduire, en fin de course de l'organe mobile, à imposer A cet organe mobile un ralentissement brusque. Pour permettre un ralentissement progressif en fin de course afin d'éviter toute décélération trop forte, on impose un ou plusieurs seuils de ralentissement à l'organe mobile en diminuant une ou plusieurs fois la valeur de seuil de vitesse lorsque l'organe mobile approche de sa fin de course. Ceci peut etre effectué au moyen du circuit de commande de ralentissement 70 représenté à la figure 8 Ce circuit 70 comporte un compteur général 71 dans lequel sont comptées les intégrations élémentaires effectuées par le générateur numérique 10 au cours du déplacement de l'organe mobile asservi. Ce nombre total d'intégrations élémentaires nécessaires est connu. Un circuit logique 72, ayant ses entrées reliées aux sorties parallèles du compteur 71, par exemple au niveau des bits de poids fort, et combinant ces sorties, délivre des impulsions, respectivement a1, a2 a3, lorsque le nombre d'intégrations élémentaires restant à effectuer est respectivement égal à n1, n2, n1, n3, avec n1 3 Deux comparateurs analogiques 73, 74 permettent de comparer la tension de commande Vco à deux tensions de référence V1 et V2, avec V (V , et délivrent des signaux respectivement 1 2 A.et B, de niveau logique 1, lorsque Vco > V2 et lorsque V > V1. co 2 co i Lorsque VcoV2 le comparateur 73déiivre-un signal A de niveau logique 0, et lorsque V o#V1, le comparateur 74 délivre un signal B également de niveau logique 0. Trois bascules bistables 75, 76, 77 permettent de délivrer des signaux de commande de ralentissement, respectivement RAL1, RAL2 et RAL3 Lorsque l'organe mobile aborde sa fin de course, on commence le ralentissement, sous la commande du signal RAL3, lorsqu'il reste n3 intégrations élémentaires à effectuer Si, à cet instant, la fréquence d'élaboration des points de consigne est grande, telle que VCO > V2. Le signal RAL3 est donc émis, par changement d'état de la sortie de la bascule 77, lorsqu'elle reçoit sur sa première entrée un signal exprimant que la condition A.B a = 1 est vérifiée, signal qui est fourni par la porte 78 dont les entrées sont reliées aux sorties du circuit logique 72 et des comparateurs 73 et 74. Si, lorsque l'organe mobile aborde sa fin de course la fréquence d'élaboration des points de consigne est moyenne, telle que V1 Enfin, si l'organe mobile aborde sa fin de course avec une vitesse faible, telle que V V1, on ne commence le ralentis co 1 sement, sous la commande du signal RAL1, lorsqu'il ne reste plus que nl intégrations élémentaires à effectuer. Le signal RAL1 est émis par changement d'état de la sortie de la bascule 75 lorsqu'elle reçoit le signal a1 sur sa première entrée. Les signaux RAL1, RAL2 et RAL3 sont appliqués aux premières entrées de portes 81, 82, 83 qui reçoivent sur leurs secondes entrées des signaux &alpha;1,&alpha;2,&alpha;3. Les signaux &alpha;1, et &alpha;3 sont élaborés à partir des impulsions de comptage du compteur général 71 et ont des fréquences respectives f&alpha;2 > F&alpha;3. A titre d'exemple. un signal est émis toutes les 32 impulsions de comptage du compteur général 71, un signal i2 est émis toutes les 64 impulsions de comptage et un signale &alpha;3 est émis toutes les 128 impulsions de comptage. Lorsqu'une des portes 81, 82, 83 est validée par le signal RAL1, RAL2, ou RAL3, le signal &alpha;1, &alpha;2 ou &alpha;3 est envoyé, par l'intermédiaire d'une porte 85, à entrée d de décomptage d'un compteur décompteur 84 constituant le registre RV max Ainsi quand l'organe mobile aborde sa fin de course à faible vitesse, il est ralenti lorsqu'il ne reste plus que nl intégrations élémentaires à faire, le ralentissement étant effectué en diminuant périodiquement d'une unité le contenu du registre RV à une première fréquence f max Lorsque l'organe mobile aborde sa fin de course à vitesse moyenne il est ralenti lorsqu'il reste n2 intégrations élémentaires à faire (n2 nl), le ralentissement étant alors effectué en diminuant périodiquement d'une unité le contenu du registre RV à une seconde fréquence Cr f&alpha;2 Enfin, lorsque l'organe mobile aborde sa fin dé course à vitesse élevée, il est ralenti lorsqu'il reste encore n3 inté grations élémentaires à faire (n35 n2), le ralentissement 2 étant effectué en diminuant périodiquement d'une unité le contenu du registre RV à une troisième fréquence Au début d'une opération, on introduit dans les registres RV et R&gamma;;max les valeurs prédéterminées des seuils de vitesse et d'accélération et on procède à l'initialisation des bascules 75, 76, 77 par un signal q appliqué sur leurs secondes entrées.Le calcul de la valeur moyenne de vitesse ou d'accélération étant effectué pendant un intervalle de temps T, on ne peut obtenir une valeur de V moy ou moy représentative exactement de la vitesse ou de l'accélération instantanée de l'organe asservi. Pour tenir compte de ce fait et introduire une marge de sécurité, on préselectionnera de préférence des valeurs de seuil V et g inférieures aux valeurs maximales y max y max réellement admissibles, par exemple égales à 80 % de ces valeurs réelles. On notera également qu'il est préférable de munir le registre RV d'un circuit de blocage à zéro pour éviter que max son contenu devienne négatif. Ceci peut etre réalisé au moyen d'une porte 85 dont les entrées sont reliées aux sorties parallèles du registre 84 et qui émet un signal de blocage à une porte 87, par laquelle passent les signaux fl, vers l'entrée de décomptage du registre 84, lorsque le contenu de ce dernier devient nul. On remarquera enfin que, Si le nombre de seuils de ralentissement est choisi égal à trois dans l'exemple illustré, ce nombre peut bien entendu etre ixé à une valeur supérieure ou inférieure à trois. Cette modulation de la fréquence F d'élaboration de valeurs de consigne permet donc une exploitation optimale du dispositif d'asservissement en faisant travailler ce dernier dans les conditions optimales de rapidité tout en respectant les contraintes sur les vitesse et accélération maximales de l'asser vissement analogique. Le dispositif d'asservissement tel que ci-avant décrit convient pour la génération de toute trajectoire plane ou dans l'espace, les courbes représentatives de ces trajectoires pouvant toujours etre approchées par une représentation polynmiale. On décrira ci-après à titre indicatif un mode d'approximation. Un tel dispositif d'asservissement convient notamment pour la commande de table traçante ou de table à dessin ou pour la commande numérique de machines-outils telles que des fraiseuses pour l'usinage de surfaces. I1 est important de noter que le générateur numérique de valeurs réelles du dispositif d'asservissement conforme à l'invention constitue une unité fonctionnant de façon autonome et pouvant etre associé à toute installation à asservir.. Une modification de l'ordre du polynôme ou du nombre d'axes de référence ne nécessite qu'une modification du nombre d'intégrateurs numériques constituant le générateur numérique, ce qui dans la pratique peut se traduire simplement par la mise en ou hors service de cartes de circuits imprimés. A ses performan ces de rapidité de calcul, le générateur numérique conforme à l'invention allie donc une grande souplesse d'utilisation. EXEMPLE DE REPRESENTATION POLyNMIALE D'UNE COURBE Une courbe peut etre approchée par une représentation polynômiale basée sur l'utilisation de fonctions dites "UNISURF". Ces fonctions permettent de représenter une courbe à l'aide de vecteurs ao,a1,...,an, un point P de la courbe étant associé à un vecteur (r) qui, pour toute valeur d'un paramètre r variant entre O et 1 s'exprime par : dans lequel (i-1)(i-l)(i-3) 1 (i-3) ... i et représente la dérivée d'ordre i-l de #n, , et on admet 0! = 1. Les f. (r) sont des fonctions polynômiales de r et chaque coordonnée, par exemple y(r) du point P est une fonction polynômiale de degré n de r. On choisit f (r) = 1 quel que soit n. , ai étant la coordonnée suivant l'axe y du vecteur ai. On aura une approximation de la courbe d'autant plus précise que l'ordre du polynôme est plus élevé. On notera que les tangentes à la courbe aux points P(O) et P(1) sont parallèles respectivement à I1 est à remarquer que ce mode d'approximation d'une courbe est précis car en particulier, le nombre de points pour une répartition uniforme des valeurs successives de r est plus dense dans les portions de la courbe à faible rayon de courbure que dans celles à grand rayon de courbure. La figure 8 illustre un exemple de courbe plane "UNISURF pour n = 3 et ao = 0 les points étant calculés pour les valeurs décimales de r. Pour l'application de cette représentation à l'asservissement d'un organe mobile sur une trajectoire, on pourra éventuellement choisir o=O moyennant un positionnement initial de cet organe au point origine de sa trajectoire. Avec ce mode de représentation, les conditions initiales à introduire dans les registres des intégrateurs Ik sont donc les valeurs de pour r = o. Ces valeurs initiales perlent étre élaborées par un calculateur numérique à partir des coordonnées des vecteurs a. i. A titre d'exemple, on indique qu'une application particulière connue des fonctions dites "UNISURF" est l'étude graphique des formes de carosseries d'automobiles. Le générateur numérique et le dispositif d'asservissement conformes à l'invention permet dans ce cas à un dessinateur projeteur d'esquisser un tracé par quelques vecteurs et d'obtenir très rapidement le tracé correspondant sur table traçante avec beaucoup de précision. On notera à ce propos, que le dispositif d'asservissement conforme à l'invention a permis d'effectuer en quelques secondes le tracé de courbes sur une table traçante de 7m de long avec une précision sensiblement égale à 1/100 mm. Bien entendu on a indiqué ce mode de représentation à titre purement d'exemple et il va de soi que d'autres modes de représentation polynômiale d'une courbe peuvent etre utilisés REVENDICATIONS 1. Générateur numérique de fonctions polynômiales d'un paramètre caractérisé en ce qu'il comporte des intégrateurs numériques montés en cascade et en nombre égal à l'ordre n du polynôme à engendrer, chaque intégrateur numérique ayant son entrée reliée à la sortie du précédent et comportant : des premiers moyens de mémorisation, un premier circuit d'addition à deux entrées ayant une entrée reliée à l'entrée de l'intégrateur, l'autre entrée reliée à la sortie des premiers moyens de mémorisation et sa sortie reliée à l'entrée de ces derniers et un circuit de multiplication dont l'entrée est reliée à la sortie des premiers moyens de mémorisation et dont la sortie est reliée à la sortie de l'intégrateur numérique, chaque intégrateur numérique d'ordre k, k étant un nombre entier tel que l#k C n, recevant de l'intégrateur d'ordre k + 1 des signaux d'entrée représentatifs des accroissements élémentaires successifs de la dérivée d'ordre k du polynôme à engendrer et élaborant, à partir de ces accroissements élémentaires accumulés dans les moyens de mémorisation des signaux de sortie représentatifs des accroissements élémentaires de la dérivée d'ordre k-l du polygame à engendrer, ledit circuit de multiplication effectuant une multiplication par une quantité constante représentative de l'accroissement élémentaire du paramètre. 2. Générateur numérique selon la revendication 1, caractérisé en ce qu'il comporte des seconds moyens de mémorisation et un second circuit d'addition à deux entrée. une de ces entrées étant reliée à la sortie du circuit de multiplication, l'autre de ces entrées étant reliée à la sortie des seconds moyens de mémorisation, et l'entrée de ces derniers étant reliée à la sortie du second circuit d'addition de manière àaccumuler dans lesdits seconds moyens de mémorisation les signaux de sortie du circuit de multiplication, et en ce qu'un circuit d'élaboration est relié auxdits seconds moyens de mémorisation afin de délivrer ledit signal de sortie en réponse à un débordement de la capacité desdits seconds moyens de mémorisation. 3. Générateur numérique selon la revendication 1, caractérisé en ce qu'il comporte des seconds moyens de mémorisation et un second circuit d'addition à deux entrées, une de ces entrées étant reliée à la sortie des premiers moyens de mémorisation, l'autre de ces entrées étant reliée à la sortie des seconds moyens de mémorisation, et l'entrée de ces derniers étant reliée à la sortie du second circuit d'addition de manière à accumuler dans lesdits seconds moyens de mémorisation les signaux de sortie des premiers moyens de mémorisation, et en ce qu'un circuit d'élaboration est relié auxdits seconds moyens de mémorisation afin de délivrer ledit signal de sortie en réponse à un débordement de la capacité desdits seconds moyens de mémorisation, ladite multiplication étant effectuée par transfert du contenu des premiers moyens de mémorisation dans les seconds moyens de mémorisation. 4. Générateur numérique selon la revendication 3, caractérisé en ce que lesdits premiers et seconds moyens de mémorisation ont meme capacité. 5. Générateur numérique selon l'une quelconque des revendications 3 et 4, caractérisé en ce que ledit circuit d'élaboration comporte une mémoire reliée auxdits seconds moyens de mémorisation et susceptible de mémoriser le signe du contenu de ces derniers et un circuit logique relié à ladite mémoire et auxdits premiers et seconds moyens de mémorisation, ledit circuit logique recevant sur ses entrées, d'une part des signaux représentatifs des signes des contenus des premiers et seconds moyens de mémorisation, ces contenus étant élaborés lors d'une opération élémentaire d'intégration de l'intégrateur numérique et, d'autre part du signe mémorisé dans ladite mémoire du contenu des dits seconds moyens de mémorisation, ce contenu ayant été élaboré lors de l'opération élémentaire d'intégration précédente, ledit circuit logique délivrant ledit signal de sortie lorsque, le signe du contenu desdits premiers moyens de mXmorisation et le signe mOmo- risé dans ladite mémoire étant identiques, le signe du contenu élaboré dans lesdits seconds moyens de mémorisation est opposé à ces derniers. 6. Générateur numérique selon la revendication 5, caractérisé en ce que ledit circuit logique comporte - un premier circuit formant porte délivrant un premier signal lorsque le signe du contenu des premiers moyens de mémorisation et le signe mémorisé dans ladite mémoire étant positifs, le signe du contenu élaboré dans lesdits seconds moyens de mémorisation est négatif, et délivrant un second signal lorsque le signe du contenu des premiers moyens de mémorisation et le signe mémorisé dans ladite mémoire étant négatifs, le signe du contenu élaboré dans lesdits seconds moyens de mémorisation est positif ; et - un second circuit formant porte relié audit premier circuit formant porte et recevant d'une part lesdits premier et second signaux délivrés par ce circuit et, d'autre part au cours de chaque opération élémentaire d'intégration, un troisième signal sous forme de deux impulsions consécutives, ledit second circuit formant porte étant ainsi susceptible de délivrer ledit signal de sortie sous forme d'un nombre positif de poids 2 en réponse audit premier signal du premier circuit formant porte, ou d'un nombre négatif de poids 2 en réponse audit second signal du premier circuit formant porte. 7. Générateur numérique selon l'une quelconque des revendications 2 à 6, caractérisé en ce que lesdits premiers moyens de mémorisation comportent un premier et un second registre, lesdits seconds moyens de mémorisation comportant un troisième et un quatrième registre, en ce que ledit second registre est relié à la sortie dudit premier registre par l'intermédiaire d'un circuit d'incrémenta tion susceptible d'incrémenter ledit second registre en réponse à un débordement dudit premier registre, en ce que ledit quatrième registre est relié à la sortie dudit troisième registre par l'intermédiaire dudit circuit d'élaboration, et en ce que ledit second circuit d'addition comporte un premier additionneur ayant ses deux entrées reliées respectivement aux sorties des premier et troisième registre et sa sortie reliée à l'entrée du troisième registre, et un second additionneur ayant les deux entrées reliées respectivement aux sorties des second et quatrième registre et sa sortie reliée à l'entrée du quatrième registre, les contenus successifs du quatrième registre de l'intégrateur numérique d'ordre k représentant les accroissements élémentaires successifs de la dérivée d'ordre k-l du polynôme à engendrer - 8. Générateur numérique selon la revendication 7, caractérisé en ce que, pour un intégrateur numérique d'ordre k, ledit circuit d'incrémentation comporte une mémoire relié audit premier registre et susceptible de mémoriser le signe de ce dernier et un circuit logique relié à cette mémoire, au premier registre de l'intégrateur numérique et au quatrième registre de l'intégrateur numérique précédent d'ordre k+l, ledit circuit d'incrémentation délivrant audit second registre un signal d'incrémentation lorsque, le signe du contenu de cette mémoire et le signe du contenu de ce quatrième registre étant identiques, le signe du contenu élaboré dans le premier registre est opposé à ces derniers. 9. Générateur numérique selon la revendication 7, caractérisé en ce qu'il comporte un registre tampon interposé entre ledit quatrième registre et ledit second additionneur. 10. Générateur numérique selon la revendication 7, caractérisé en ce qu'il comporte un circuit de détection de satu-. ration desdits second et quatrième registres. Il. Générateur numérique selon l'une quelconque des revendications précédentes, caractérisé en ce que la sortie de l'intégrateur d'ordre 1 est reliée à un étage de sortie qui comporte un registre de sortie et un additionneur, cet additionneur ayant une entrée reliée à la sortie de l'intégrateur numérique d'ordre 1, l'autre entrée à la sortie du registre de sortie et sa sortie reliée à l'entrée de ce dernier ledit registre de sortie étant susceptible de fournir des valeurs successives du polynôme à engendrer à une fréquence égale à celle de répétition des opérations élémentaires d'intégration effectuées dans les intégrateurs numériques. 12. Dispositif d'asservissement du déplacement d'un organe mobile sur une trajectoire prédéterminée, comportant un générateur de valeurs de consigne susceptible de délivrer des signaux sous forme numérique représentatifs de valeurs successives de consigne des coordonnées de l'organe mobile par rapport à chacun d'un ou plusieurs axes de référence, un générateur numérique de valeur réelle susceptible de délivrer un signal sous forme numérique représentatif de la valeur réelle de la coordonnée de l'organe mobile par rapport à chaque axe de référence, un dispositif de comparaison relié aux générateurs de valeurs de consigne et de valeur réelle associés à un méme axe de référence et des moyens de commande du déplacement de l'organe mobile suivant chaque axe de référence associés au dispositif de comparaison correspondant, caractérisé en ce que ledit générateur numérique de valeurs de consigne est un générateur numérique de fonctions polynomiales selon l'une quelconqcedes revendications précédentes, comportant en outre un circuit de contrôle de la vitesse d'élaboration des valeurs de consigne successives qu'il fournit. 13. D i s p o s i t i f d ' a s s e r v i s s e m e n t selon la revendication 12, c a r a c t é r i s é en ce que ledit circuit de contrôle de la vitesse d'élaboration des valeurs de consigne successives comporte un premier circuit de seuil susceptible de délivrer en sortie un premier signal représentatif d'une valeur de seuil maximal de vitesse, un premier circuit de comparaison ayant une première entrée reliée a la sortie de l'intégrateur numérique d'ordre 1 et une seconde entrée reliée à la sortie du premier circuit de seuil et un circuit de commande de fréquence relié à la sortie du premier circuit de comparaison et susceptible de provoquer une diminution de la fréquence d'élaboration des valeurs de consigne successives lorsque ledit premier circuit de comparaison reçoit sur sa première entrée un signal supérieur audit premier signal. 14. Dispositif d'asservissement selon la revendication 13, caractérisé en ce que ledit circuit de contrôle de vitesse comporte en outre un second circuit de seuil susceptible de délivrer en sortie un second signal représentatif d'une valeur de seuil maximal d'accélération, un second circuit de comparaison ayant une première entrée reliée a la sortie de l'intégrateur numérique d'ordre 1 et une seconde entrée reliée à la sortie du second circuit de seuil et le circuit de commande de fréquence est relié a la sortie du second circuit de comparaison et est susceptible de provoquer une diminution de la fréquence d'élaboration des valeurs de consigne successives lorsque ledit second circuit de comparaison reçoit sur sa première entrée un signal supérieur audit second signal. 15. Dispositif d'asservissement selon l'une quelconque des revendications 13 et 14, caractérisé en ce que ledit premier circuit de seuil comporte un registre de seuil dont la sortie est reliée à la seconde entrée du premier circuit de comparaison et un circuit de modification du contenu. du registre de seuil. 16. Dispositif d'asservissement selon la revendication 15, caractérisé en ce que le circuit de modification du contenu du registre de seuil comporte au moins un circuit comparateur relié audit circuit de commande de fréquence et sus ceptible de délivrer un troisième signal lorsque cette fréquence dépasse un seuil prédéterminé, au moins un circuit de comptage relié audit générateur numérique de valeurs de consigne et susceptible de délivrer au moins un quatrième signal lorsqu'un nombre prédéterminé de valeurs de consigne successives a été émis, et un circuit de commande de la diminution du contenu du registre de seuil de vitesse relié audit circuit comparateur et audit circuit de comptage pour diminuer le contenu du registre de seuil de vitesse en réponse auxdits troisième et quatrième signal.