La présente invention se rapporte généralement à des transistors à effet de champ à porte isolée (IGFET) tels que des transistors à effet de champ métal oxyde semi- conducteur (MOSFET). Plus particulièrement, elle se rapporte à des dispositifs MOSFET verticaux comme des dispositifs verticaux à double diffusion (VDMOS). Un transistor IGFET traditionnel est un transistor unipolaire *o le courant s'écoule d'une région de source, à travers un canal dans une région de corps, vers une région de drain. Les régions de source, de canal et de drain sont de conductivité du type N ou P et la région de corps est du type de conductivité opposé. Le canal est induit (dans un dispositif du type à enrichissement) ou retiré (dans un dispositif du type à épuisement) au moyen d'un champ électrostatique produit par des charges sur une électrode formant porte voisine. La porte se trouve typique- ment entre les électrodes de source et de drain (disposées respectivement sur les régions de source et de drain) et dans un dispositif MOSFET, elle est isolée de la surface de semi-conducteur par une couche d'oxyde. Dans des MOSFET verticaux, les électrodes de source et de drain sont sur des surfaces opposées du semi-conduc- teur et créent un écoulement de courant qui est sensible- ment vertical (perpendiculaire aux surfaces du semi- conducteur) à travers le dispositif. Dans des dispositifs VDMOS, la porte est typiquement sur la même surface de semi-conducteur que la source, configuration qui donne également une composante d'écoulement horizontal de courant (par le canal sous la porte). Cependant, la transition de l'écoulement horizontal à l'écoulement vertical du courant produit un encombrement de courant, effet qui nuit à la performance du dispositif en réduisant le gain de tension maximum que l'on peut obtenir. De plus, dans des structures traditionnelles VDMOS, la porte recouvre typiquement la partie de la région de drain qui est adjacente au canal, produisant une capacité CGD Quand elle est multipliée par le gain du dispositif (7G ( RD cette capacité est appelée capacité de contre-réaction de Miller et elle nuit au fonctionnement du dispositif aux hautes vitesses et tensions. Pour obtenir un fonctionnement à une fréquence supérieure et à une tension supérieure, dans la présente invention est introduite une structure qui réduit à la bis la capacité de contre-réaction de Miller et l'encombrement de courant dans des dispositifs MOSFET verticaux. Une électrode de blindage est disposée de façon à réduire la capacité entre la région de drain et la porte, et à diminuer l'encombrement de courant, dans un dispositif MOSFET vertical. Le blindage est disposé à proximité de la porte et il recouvre la partie de la région de drain qui est adjacente à la partie de canal du dispositif. l'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaitront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant-un mode de réalisation de l'invention et dans lesquels: - la figure 1 est une vue en coupe d'un dispositif VDMOS selon l'art antérieur; et - la figure 2 est une vue en coupe d'un dispositif VDMOS selon l'invention. En se référant à la figure 1, un dispositif VDMOS traditionnel 10 comporte un substrat 12 sensiblement plat ayant des première et seconde surfaces opposées (14 et 16 respectivement), et des régions adjacentes de sourcejde corps et de drain (18, 20 et 22 respectivement)de types alternés de conductivité. La région de drain 22 comprend typiquement une partie à relativement forte conductivité 24 adjacente à la seconde surface 16 et une partie étendue de drain 26 en un matériau de plus faible conductivité qui 2 4 7 6 9 1 4 s'étend jusqu'à la première surface 14. Dans une configura- tion typique, deux régions de corps 20, espacées par la région étendue de drain 26, s'étendent dans le substrat à partir de la première surface 14 et forment une paire de jonctions 23 corps/drain du type PN. Une paire corres- pondante de régions de source 18 s'étend dans le substrat à partir de la première surface 14 dans les limites des régions de corps 20. Les régions de source sont placées par rapport à la région étendue de drain afin de définir deux parties de canal 28 à la première surface de chaque région de corps 20. Une électrode de drain 30 est disposée sur la seconde surface 16 et elle contacte la partie à relativement haute conductivité de la région de drain 24. Sur la première surface, une électrode de source 32 contacte chaque région de source 18 et région de corps 20 dans une zone décalée de la partie de canal 28. Une porte 34 est disposée sur la première surface au-dessus de la paire de partiesde canal 28 et de la région étendue de drain 26, entre les parties de canal. La porte 34 comporte typiquement un oxyde 36 sur la surface 14 du substrat et une électrode 38 au- dessus de l'oxyde. En se référant maintenant à la figure 2, un dispositif VDMOS 50 selon l'invention y est illustré. A l'intérieur, la structure de semiconducteur du dispositif 50 est sensiblement analogue à celle décrite en se référant au dispositif 10 selon l'art antérieur. En conséquence, les mêmes repères ont été utilisés pour désigner des régions semblables de semi-conducteur. Par ailleurs, le dispositif 50 comprend également une électrode de drain 30 contactant la région de drain 24 à relativement forte conductivité à sa seconde surface 16, et une électrode de source 32 contactant chaque région de source et de corps (18 et 22 respectivement) sur la première surface 14. Une électrode de porte 52 est disposée sur chaque partie de canal 28 et est isolée de la première surface par un oxyde 54. Dans la présente invention, une électrode de blindage 2 4 7 6 9 1 4 isolée 56 est disposée sur la première surface afin de recouvrir la partie de la région étendue de drain 26 à proximité des parties de canal 28. Dans la configuration préférée, un bord de chaque électrode de porte 58 recouvre directement la jonction corps/ drain 23 et l'électrode de blindage 56 est à proximité de ce bord mais en est isolée. L'électrode 56 est isolée de la première surface 14 par le même oxyde 54 que celui utilisé pour isoler les portes 52, bien qu'il ne soit pas nécessaire que les électrodes de blindage et de porte soient disposées sur une seule couche continue d'oxyde. Dans un dispositif typique 50, la longueur du canal est de l'ordre de 5 y, l'épaisseur de l'oxyde 54 est de l'ordre de 100 nanomètres et l'espace entre les électrodes de porteetcbblindage est de l'ordre de 100 nanomètres à 5 >1. Le dispositif 50 peut être fabriqué en utilisant des techniques couramment connues dans 1 'industrie des semi- conducteurs. Par exemple, un procédé traditionnel de fabrication d'un dispositif VDMOS est décrit dans le brevet U.S. No. 4 055 884, "Fabrication of power field effect transistors and the resulting structures" du 1 Novembre 1977, au nom de C.G. Jambotkar. Pour obtenir la structure de la présente invention>il faut de plus produire le motif et former l'électrode de blindage 56 et cela peut être effectué sensiblement de la même façon que pour la fabrica- tion d'une porte standard. On notera que le dispositif VDMOS 50 décrit comprenant une paire de régions de corps et de source, représente. un mode de réalisation préféré de l'invention. Un dispositif o est incorporée une seule région de corps et de source sera également fonctionnel. Par ailleurs, bien que les dessins montrent des régions de semi-conducteur d'un type particulier de conductivité (un dispositif à canal du type N), on obtiendra un dispositif opérationnel (à canal du type P)si l'on inverse les types indiqués de conductivité. On reconnaitra également que le dispositif VDMOS 50 peut ttre incorporé dans un plus grand dispositif. Par exemple, le plus grand dispositif peut contenir un certain nombre de parties, chacune ayant la vue en coupe du disposi- tif 50 de la figure 2. Cette multiplicité de dispositifs peut avoir la forme d'une structure de grille interdigitale ou en méandres, comme cela est couramment connu dans la technique des semi-conducteurs. Le dispositif VDMOS vertical est particulièrement adapté à un fonctionnement à fort courant et haute fréquence et on peut l'utiliser en mode d'enrichissement ou en mode d'épuisement. Par exemple, dans un groupe de conditions typiques de fonctionnement pour un mode d'enrichissement à canal du type N, l'électrode de source 32 est à la masse, l'électrode de drain 16 e à 400 volts et l'électrode de porte 52 oscille entre 0 et 30 volts à des fréquences de l'ordre de 100 MHz. L'électrode de blindage 56 est maintenue à une polarisation positUve sensiblement constante, semblable en grandeur mais typique- ment plus importante que la polarisation de porte. Dans le présent exemple, l'électrode de blindage doit être maintenue entre 30 et 60 volts. L'écoulement de courant 60 dans le dispositif est sensiblement vertical (c'est-à-dire perpendiculaire aux surfaces majeures 14 et 16), bien qu'il ait également une composante horizontale. Les porteurs de charge s'écoulent essentiellement horizontalement des régions de source 18 par les parties de canal 28 jusqu'à la région étendue de drain 26, et ensuite sensiblement verticalement à travers la région de drain 22 jusqu'à l'électrode de drain 30. La présente de l'électrode de blindage 56 améliore de façon importante la performance du dispositif 50. Comme on l'a précédemment indiqué, dans le dispositif traditionnel , la porte 38 recouvre la région étendue de drain 26 sur la première surface 14, créant une capacité par contre- réaction de Miller non souhaitable pendant le fonctionne- ment ducIspositif. Dans le dispositif 50 selon l'invention, la capacité par contre-réaction de Miller est diminuée parce que les électrodes de porte 58 ne sont essentielle- ment disposées que sur les parties de canal 28. Bien que l'électrode de blindage 56 recouvre le drain étendu 26, elle est maintenue à une tension constante (plutôt que la tension typiquement oscillante de la porte 34), et ne contribue donc pas à la capacité de contre-réaction. De plus l'électrode de blindage 56 diminue l'encombre- ment de courant et augmente le niveau de courant Imité de charge l'espace pouvant être supporté dans la région de drain étendu' 26. L'encombrement de courant, accompagné d'une intensification du champ électrique, se produit pendant la transition d'un écoulement de courant horizontal (à travers les canaux 28) à un écoulement de courant- vertical (à travers la région étendue de drain 26). Il est encore plus aigu dans les zones o les jonctions PN 23 interceptent la première surface 14. Le courant limité de charge d'espace dans le drain étendu 26 est fonction du nombre de porteurs majoritaires de charge dans cette zone. Pendant le fonctionnement du dispositif 50, la présence de l'électrode de blindage 56 sur le drain étendu 26 crée un champ électrostatique constant à la surface 14 du drain étendu. Le champ attire les porteurs majoritaires de charge vers cette zone, augmentant la conductivité - et favorisant le courant limité de charge 1'espace à la surface 14 du drain étendu. L'électrode de blindage réduit l'encombrement de courant dans le drain étendu au point de produire un champ électrostatique supérieur à celui produit par la tension oscillante de porte. Ainsi, la présente invention a été décrite en se référant à des structures VDMOS verticales. Cependant, l'invention n'est pas ainsi limitée. On notera qu'une électrode de blindage peut Ptre utilisée dans des structures verticales à gorge en V (VMOS) et des structures MOS planes également. Dans les structures VMOS et MOS planes, l'élec- trode de blindage recouvrera également la partie de la région dedrain étendu adjacente à la partie de canal de la région de corps. Cela diminuera de nouveau la capacité de contre-réaction de Miller et l'encombrement de courant tout en augmentant le niveau de courant limité de charge d'espace dans la région de drain. Bien entendu, l'invention n'est nullement imitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre de la protection comme revendiquée. R E V E N D I C A T I O'N S 1. Dispositif MOSFET du type comprenant un substrat semi-conducteur ayant une surface, des régions espacées de source et de drain d'un premier type de conductivité dans ledit substrat sur ladite surface, une région de corps d'un second type de coeductivité dans ledit substrat et ayant une partie de canal entre lesdites régions de source et de drain à ladite surface, une électrode de porte disposée sur ladite partie de canal, une électrode de source contactant lesdites régions de source et de corps, et une électrode de drain contactant ladite région de drain, caractérisé par une électrode de blindage (56) disposée sur ladite région de drain- (22) à ladite surface (14) afin de diminuerla capacité par contre-réaction et l'encombre- ment de courant. 2. Dispositif selon la revendication 1, du type comprenant un transistor VDMOS o le substrat est sensiblement plan, ayant des première et seconde airfaces majeures et opposées, la région de drain étant disposée à travers la seconde surface-et comprenant une partie étendue de drain s'étendant jusqu'à la première surface, caractérisé en ce que l'électrode de blindage (56) précitée recouvre la partie étendue de drain (26) à la première surface (14). 3. Dispositif selon la revendication 2, caractérisé par une couche d'oxyde (54) en dessous de l'électrode de blindage (56) précitée.