Cette invention concerne des lecteurs de disques video et particulièrement des systèmes d'asservissement de correction du signal video pour de tels lecteurs. Un lecteur de disques video qui comprend un système d'asservissement de correction du signal est décrit dans le brevet U.S. NO 3 965 482 titré "Circuit de correction de vitesse pour disques video " délivré à T.W. Burrus, le 22 Juin 1976. Le lecteur Burrus comprend une platine entraînant en rotation un disque video, un transducteur capteur pour saisir des variations de capacité représenta- tives d'informationsenregistréessur le disque dans le format "soustransporteur noyé" (BSC) et un oscillateur sensible aux variations de capacité pour produire un signal de sortie FM. Le signal FN est alors démodulé pour produire un signal video composé qui est converti du format BSC en un format NTSC par des moyens d'un convertisseur video. Une caractéristique avantageuse du lecteur Burrus est que des erreurs de vitesse relative dans le disque capteur et des erreursdanslafréquence de chrominance sont corrigées par des moyens d'un système d'asservissement à deux boucles simples. Il comprend un détecteur de phase verrouillé de signal de synchronisation de couleur qui produit un signal d'erreur composé représentatif des erreurs de phase et de fréquence entre la sortie d'un oscillateur au cristal de fréquence de référence NTSC et de la composante du signal de synchronisation de couleur du signal de sortie de chrominance produit par un conver- tisseur video. Un filtre sépare le signal d'erreur composé en deux signaux d'erreur composants. Un des signaux d'erreurs composants est appliqué à un transducteur de contrôle de position tangentielle à aiguille (connu comme un "long bras") pour former une boucle de contre- réaction principale minimisant des erreurs de vitesse de l'aiguille du capteur par rapport à la surface du disque. Par ces moyens des erreurs de fréquence dans à la fois des composantes de luminance et de chrominance du signal de sortie video composé (dues, par exemple, auxfaux-ron b ou %uo*ossA,@zSSsmp alonoq ul op uTiu el %se uo.lapplsuoo ue sTàd aig 4TlBnod Tnb aiuae.id aizne un anaoul np enbTuiopw ewqsLs np sanbTmnuXp sea iuu.d sep no enbsTp np sai4awvd sep { sapsl'wTdo %uos %uemeSTAeasseup elonoq ul ep odu{. ap seuulsuoo sap no sBo sep suup enbTiad al. sud au 4ned '4uepuadeo 'tqsooddu e44eb *4uemess9TA ssuip alonoq tl op uoT4%sTnboup sdme. al enuTTp p Up an e ua %utm O -essr&.essup alonoq ul op e2ezl.TJ np sdme% ep saleuauoo sel %uemeldmTs,enuTmTp ep enbi2ot rsuTe ITeaelqmes II elonoq el ep eul.II; op sdmwel ep seulusuoo sap puedpp uemessAJiessup aueqs s np UOlTSTlnbo,p no uoTssTlTq"4.s ep sdue. el 'nuuoo uemeeaIp9u92 rse IT saoD 5z *enbsTp el ans eaqTlnoTaed uo00oelps eun% 4uqoeti oei ue maSeeeleq uo4lagdo,p epom un susp ineoel et eaqdo ineaesTltn,&l o uoiluido,p apou un suep elje.udde Tssnu %ned ealueoduel e4allTnoxea ep eaed eun xnenm.oel;p enbsTp ne 'eldmexe xed 'enp eaue4TaZeuT oz e2ettTnoJzea ep eazed ep aTjlnon Ined (eoueuuTozio op nealnoo ep UOTeTuoJqou&s op leu2leT el oeAe esuaqd ep ea*llTnoJoA Ise Tub elleo aldexe ewd) luewsesuAiessnp elonoq el enb;Tej np eaJnoetl il p eltezou uoTupgdo,t lue. np %ueijodT Tesnue.se uoTTsTnbouep sdwel. e a'pToosu çk uoTsTA9l9. ep inel.uow el ans e.uesuTeuSFr4S e e2T eun Tue.qo inod.zenroel, uoT!epjdop epo nu inenaoel el pould JTOAu stdu luETulu sdwae un eapuesep uToseq ueuelneus :.TU aneeleIF1nl enb uTFe %UewessTAiessep elonoq el op uoT.TaTnboup sdwe% el zesTmTuTm ep Snjang aed lTaopp OL ed&i np s$neaoel set suep lqul.Telqnos %.Teeg II psodwoo oePTA eGTos ep luu2Ts np *ouuuTuolzo ep eluesodwoo tl suep eouenbgJ ep.e eseqd ep SeletTUTZ sonae. sep.Tnpoid (aledTouTid uoTfoulp-aeluoo op elonoq ul oP inaeTiUTtl epagn.T.se Tb) ewpauo; iTouTi eaTlTxne g uoTioueg-ea.uoo op alonoq eu 'oepTA anessTJaeuoo el suep euApo.azp.q %nooaTo unp eTaed I.Te; Tnb uoTsue ue plgJQiuoo nnealutToso un B egnbTItddu.s9 qsodwoo aneaiep euugTs np euesodzoo e.zlnu,5 -sepuTmTuTu %uos (enbsTp np eneTtd Généralement, une augmentation du gain de la boucle résultera en une diminution du temps d'acquisition mais une limite est atteinte o des problèmes de stabilité de la boucle apparaissent (des boucles à haut gain sont généralement plus susceptibles d'oscillations que des boucles à gain plus bas). Une solution au problème du temps d'acquisition, qui au premier coup d'oeil apparaît faisable, serait d'appliquer une tension de polarisation au système d'asser- vissement afin que si des pertes de verrouillage apparais- saient le système tenrait à se recentrer de lui-même (par exemple, supposons une condition dans laquelle le centre de son rayon d'action normal correspond à une condition d'erreur zéro) qui représente une condition optimum pour une réacquisition à apparaître* Illustrativement ceci pouvait étre fait dans le lecteur Burrus en connectant une résistance entre la sortie du détecteur de phase principale du signal de synchronisation de couleur et une source de tension de référence correspondant à la tension d'asservis- sement (%rreur zéro") Un problème avec une telle approche est que la charge due à la résistance pouvait diminuer le gain de la boucle d'asservissement. Un problème plus sérieux est que la résistance pouvait sûrement causer un verrouillage de perte de phase dans certaines conditions en produisant un chemin de décharge pour la capacité de maintien de la tension d'erreur aiservie qui emmagasine la tension de sortie du détecteur de phase verrouillé du signal de synchronisation de couleur entre les intervalles du signal de synchronisation de couleur. La présente invention résout les besoinspour un lecteur de disques video dans lequel le temps de stabilisa- tion d'asservissement de correction du signal video du lecteur est substantiellement réduit et qui évite les problèmes susaentionnés de la réduction du gain de boucle et d'interférence avec l'opération normale de l'asservis- sement. uoUottBT%ud ' *uu.z2SuTp-ooTq un %s b ez; ut - t 9ontb 8uep da 'elduaxep a.:4 T S 4uueBnbTun gsuuop 'upxauue sujagop x'n au z e es oa Irns Tub of1TTUpP uoyIdTiogop ue susp xneTZu:uoe.Tuddu UOT. -ueAuTIT op se2lue.Aue ea senbTIiTpouaeo 9eelunuu ÀuoTuesTiodmeB Bp %TnOjTO et sup auon'LJ2p9uT unp eiued uti ia -B[uoPTUs uoTsuq. Bp UUeATu 0O un eawzuoo Tnb seiuqsujud ep uoToealTs ut ud spltguoo !uoe TTAlzeBUTap edueI puooes ae eeTemoid sel uoT.ueAuT:t ap exTçs.uetqlddns Ioedsu un oeBu pooov uf À eTTea.zeuTap 9duea eusTFTOu1. Un eUU11 OeSqO9d Op 1.TUO$O 'ITPoI T. eeqtd Z Bp an9oBOep.TPetl.pTITAuT inod Qe oTT.A.ze1Q.uTsp sdu.; pUoooe un uvinp B92.uqo9d- Bp %TnoTfo'O 1TPtel JoPTLAUT io es'qd Bp Jne!oe1q.p.TPoT xopTTuA inod ' TTu. A..uTp idueq..eT!:od un kuu.znp euvqo-,d op ITnoiTo ':peoT !o ausd op IneqoeBpp 4TPOT IpTtUA nod uoTusTiode%. op OZ !T:=.To un% î. fuTa.zoppld uoTIueB oP nBATU un i% flTouduo oFTpuT j*So qo anod PTp'LUA szole aelTqTeus Bieqo-pd Bp TynojTo un ud e.Tnpoid gee enb'poOTad UOTluuTivuod uT U@Tl.eAU'FST op 1.odeu e:lnu un OBA.u pzeoou uR *e02T3p e p eumdl I suup 1 puTu.ie.ppfid quTod un q luemonbTpoTid 99TzuTod.UeuessTA -..esumep euqqs s et mnod 9e9f9IyTn je o2ueuou Bp enbTumoe. oun'uoTueAuTt op.oodge un oeu A p.ooou u *Àea ouB; op B a oOPTA xulUsTS gso J11Ue senelle sep esTeaETTu ep UTu neBoT pe T Bu'ep 0o uTod un inoaieip uoTsUe. oTPUt 'ueus uoTouy-sil.uoo ap uTewaqo.un JnealLip uoTsueI. BIT:pel.ZeuTseeuuBe inod uaeTUTUlw Bp %Toeduo eun Inanloet jTPOt ied T.npoad oepTA teu2Ts. un ozea aoueBj9 Bp teu2Ts at UuBiudwoo uoTFupTFlu ep TuuTs un e 9Tq;sues esuqd ap inaooeqp un eou9;ap9j op Teu. T9 un %uasTnpoid aouja99g op nBeluelTo0o un uuoauIdoo oepTA tuuT np UOTI. ooazOOp p ueseeg.A.zesu un %uueuduoo dUI. np oBpTA sefbsTp op snaloeT xnu etlquo -TTlddu %uemeaJT'no-rTiaud 1.9 UOTIueAUT eBueus1 d el 1l sous forme schématique, d'un lecteur de disques video selon l'invention; et - la figure 2 est un diagramme illustrant des signaux et des rapports de temps pour le lecteur de la figure 1. Le lecteur de disques video de la figure 1 comprend une platine 10 entraînant en rotation un disque video 12 et un transducteur capteur 14 reprenant les signaux d'information à partir du disque. Illustrativement, il sera présumé que le lecteur est prévu pour utiliser des disques dans lesquels l'information est stockée dans la forme de variations topologiques et-reprise en saisissant les variations de capacité entre le transducteur capteur 14 et le disque 12. La sortie du transducteur 14 est couplée à l'entrée d'un circuit convertisseur capteur 16 qui comprend un convertisseur capacité-tension sensible aux variations de capacité entre une aiguille dans le transduc- teur 14 et le disque étant lu pour produire une tension d'un signal de sortie FM représentatif de l'information enregistrée. De tels disques et circuits convenables pour la mise en oeuvre de la fonction de conversion capacité- tension du circuit capteur 16 sont bien connus. Voir, par exemple, le brevet U.S. No 3 783 196 titré "Disque- Information capacitive de haute densité et aussi appareil de reproduction" délivré à T.O. Stanley, le 1er Janviér 1974; le brevet U.S. 3 972 064 titré "Appareil et Procédés pour enregistrer des images de couleur et des disques sonores" délivré à E.O. Keizer, le 27 Juillet 1976; et le brevet U.S. 3 711 641 titré "Système d'ajustement de vitesse" délivré à R.C. Palmer, le 16 Janvier 1973. Le circuit démodulateur video FN 18 convertit le signal FM produit par le circuit capteur 16 à un signal de sortie video. Dans le but d'illustrer certaines caracté- ristiques de l'invention, il sera supposé que les signaux video enregistrés sur le disque sont du format mentionné préalablement "sousporteur noyé" (BSC) plutôt que le format conventionnel NTSC. Comme il est connu (voir, par exemple, le brevet U.S. 3 872 498 titré "Système de translation d'information couleur", délivré à D.H. Pritchard le 18 Mars 1975) dans le format BSC, l'information de chrominance est représentée par une sous-porteuse de couleur de la forme générale employée dans le format bien connu NTSC. Cependant, la composante de chrominance dans le format BSC n'est pas localisée dans l'extrémité haute de la bande video du signal de luminance, comme dans le NTSC, mais est plutôt noyée dans une partie plus basse de la bande video. Un choix illustratif d'une fréquence sous- porteuse est dans le voisinage de 1,53 MHz, avec les bandes latérales sous-porteuses de couleur s'étendant de 500 KHz, avec la bande du signal de luminance s'étendant bien au- dessus de la plus haute fréquence sous-porteuse de couleur (à 3 MHz,par exemple). Le démodulateur FM 18 peut être du type compteur d'impulsions ou du type à boucle de phase de verrouillage (PLL). Un démodulateur FN convenable du type compteur d'impulsions est décrit dans le brevet U.S. 4 038 686 titré "Compensation et détection de défaut " délivré à A.L. Baker, le 26 Juillet 1977. Un démodulateur FM du type à boucle de phase de verrouillage est décrit dans la demande de brevet U.S., N de série 948 013 de T.J. Christopher et titrée "Démodulateur du signal FM avec détection de défaut" déposée le 2 octobre 1978. Le signal video composé produit par le démodulateur FM 18 est converti du format BSC en un format NTSC par le convertisseur video 20 (entouré en pointillé). Le signal video BSC est appliqué à l'entrée de la ligne à retard 22 et est sommé à la sortie de la ligne à retard 22 par des moyens du circuit de sommation 24 pour de ce fait former un filtre peigne qui sépare la composante de luminance du signal video couleur composé. Le retard de la ligne à retard 22 est sélectionné de telle façon que le filtre à peigne de luminance a une réponse de fréquence caractérisée par de multiples pics de réponse se trouvant à multiples paire de moitié de la fréquence nominale de ligne horizon- tale et de multiples creux de rejet se trouvant à multiples impairs de moitié de la fréquence nominale de ligne. Illus- trativement, un retard convenable équivaudrait à un seul intervalle de balayage horizontal. La sortie de la ligne de retard 22 est soustraite du signal vidéo BSC par le circuit soustracteur 26 pour former de ce fait un autre filtre à peigne qui filtre la composante de chrominance du+ignal vidéo composé. Ce filtre à peigne de chrominance a une réponse en fréquence caracté- ristique ayant des pics multiples se trouvant à multiples impairs de moitié de la fréquence nominale de ligne horizon- tale et des creux de rejet multiples se trouvant à multiples pairs de moitié de la fréquence normale de ligne. La ligne de retard 22 peut être une ligne à retard conventionnelle LC, une ligne de retard acoustique ou de préférence peut être du type élément couplé par charge (CCD). (Voir par exemple, l'article de J. Matob, titré "Elément couplé par charge _.pparu en Janvier 1975 issu de Wireless World). Des exemples et des avantages supplémentaires du filtrage à peigne et de conversion du format vidéo peuvent étre trouvés dans le brevet U.S n 3 872 498 titré "Système de translation d'information couleur", délivré à D.H. Pritchard, le 18 Mars 1975; le brevet U.S. ne 3 996 610 titré *Appareil de filtre à peigne pour système de repro- duction vidéo "délivré à H.Kawamoto, le 7 Décembre 1976 et la demande de brevet U.S. de T.J. Christopher et L.L. Tretter titrée "Système de procédé vidéo comprenant des filtres à peigne " NO de série 966 512 qui a été déposée le 4 Décembre 1978. Alors que la gamme des fréquences de la composante du signal de luminance dans le format BSC est substantiel- lement la même que dans le format NTSC, tout ce qui reste pour produire un signal propre de sortie de luminance NTSC est compensé par préaccentuation qui est produite dans le procédé d'enregistrement et complémente le signal avec l'information en relation au détail vertical. La complémentation est produite en couplant la sortie du circuit de sommation 24 à une entrée d'un circuit de sommation 28 supplémentaire par l'intermédiaire d'une connexion en cascade d'élément de retard 30 et un filtre passe-bas 32 et couplant la sortie du circuit soustracteur 26 A l'autre entrée du circuit de sommation 28 par l'inter- médiaire d'un filtre passe-bas 34. Des paramètres modèles souhaitables pour le couplage des éléments seraient: un retard d'environ 500 nanosecondes pour l'élément de retard 30 (ceci compense le délai à travers le filtre passe-bas 34) une bande passantede 0 à 5 NHz pour le filtre passe-bas 32; et une bande passante de 0 à 500 kHz pour le filtre passe- bas 34. La compensation de la pré-accentuation est produite en couplant la sortie du circuit de sommation 28 à l'entrée du circuit de désaccentuation 36 qui de façon préférable a une caractéristique de transfert complémentaire à celle du circuit de préaccentuation utilisé dans le procédé d'enregistrement. La sortie du circuit soustracteur 26 contient à la fois une information de fréquence basse (qui est filtrée par le filtre passe-bas 34 pour complémenter le détail vertical du signai de luminance comme mentionné-auparavant) et le signal de chrominance en format BSC. L'information de fréquence basse est rejetée en connectant la sortie du circuit soustracteur 26 & l'entrée du filtre passe-bande 38 qui de préférence a une bande passante d'environ 1 MHz centrée à la fréquence nominale BSC 1,53 MHz. Alors que la gamme de fréquence du signal de chrominance dans le format BSC (valeur nominale 1,53 MHz) est plus basse que la gamme dans le format NTSC (de valeur nominale 3,58 MHz), une surconversion du signal de sortie du filtre passe-bande 38 est nécessaire avant que les signaux de luminance et de chrominance puissent être additiennés (dans le circuit de sommation 40) pour produire un signal video composé NTSC. Cette translation de fréquence est produite par un oscillateur à tension contr8lée (VC0)42, un multiplicateur 44 et un filtre passe-bande 46. La fréquence de sortie du VCO 42 (alors au centre de la gamme de réglage) est de valeur nominale 5,11 MHz. En conséquence, le multiplicateur 44, qui mélange ou multiplie le signal de chrominance BSC produit à la sortie du filtre passe- bande 38 avec la sortie du VCO 42, produit des signaux de sortie de valeur nominale 3,58 et 6,64 MHz. Le filtre passe-bande 46 filtre le signal de fréquence plus basse (qui correspond au signal de chrominance standard NTSC) au circuit de sommation 40 o il est sommé avec le signal de luminance NTSC produit à la sortie du circuit de désaccentuation 36 pour produire de ce fait un signal de sortie video composé dans le format NTSC à partir du lecteur du disque video. Le multiplicateur 44 et le filtre passe-bande 46 peuvent être du modèle conventionnel. Il est souhaitable, cependant, que le VCO 42 possède une haute stabilité et soit capable de déviations de fréquence large. Un oscilla- teur à tension contrôlée préféré ayant une gamme de déviation large, est décrit dans la demande de brevet U.S. de T.J. Christopher et J. Wilber titrée "Oscillateur de fréquence variable", NO de série 51 826 qui a été déposée le 25 Juin 1979. Les éléments restants de la figure 1 comprennent un système d'asservissement de correction du signal video qui détecte des erreurs dans le signal video produit par le lecteur et fournit des signaux de contre-réaction à des points appropriés dans le lecteur en vue de minimiser ces erreurs. La détection d'erreurs est produite par des moyens du détecteur de phase 50 qui, alors habilité par un signal de jonction ou de temporisation produit par le circuit de temporisation 60, compare la fréquence et la phase de la composante du signal de synchronisation de couleur du signal de chrominance produit à la sortie du filtre passebande 46 avec la fréquence de référence standard NTSC (3,579545 MHz) produite par un oscillateur sep inod uoToeajoo aun ITnpoid (zH I ap suTom aldmaxa eBd) asseq aouanbgaj op auessodmoo el *a2jel apueq ap Sú a@uesodmoo aun %a asseq aouanbg; aip aeuesodmoo aun puaidmoo ZS auBsodmoo eI 'SIN esodmoo oepTA al%4os op Ieu2Ts np aoueuTmoato ap auesodmoo el suep aseqd ap %a aouanbga$ ap sanaa sap jasTmTuTm ap uTBe OZ OapTA InaeseTJauoo ael suep ZOA ne agnbIddue.sa ZS aeuesodmoo el Oú 9L6 aqmaedaS 98Z ael 'zeamV D*'r :e JIITtW *'N ' 9JATt9P #quemessTJomrep sue aoal. etl lzoddsaa red dnXoTd np etlTTnTeTl Op aTTeTlu92ueu. UOTfTSod etl algzT uoo inod 9g:nedoel np dnXoTd np anaoDnpsuel. ne 9, dTnoo luemenbTUeO9u;se ZL aneqonpsue.l. 5 eq *elITnfTe-enbsTp np eATeTea esseTA etl op anexeap uoToaJoo aun eaJlTnpoJd anod ZL seaq 2uol g anelonpuoo ne OZ enbe%4eip Jne9BOTTTdme unp STeTq al ed epnbTtIdde se S eluesodmoo eB 'ZS a IS suesodmoo inaiae p xneuTs :ap eJTed aun ue 0 eseqd ap anaeoaqp at Jed e.Tnpoad OL zna..zep uoTsuGe Vt %T%.eAu0oo Tnb 9g eltT; np sua&om sap Ied aTnpoid sea aneae5,l ap uooe.IJoo el (9pTIBAUT se o0ç aneaoep ael epo-ragd aetllanbel uenp) inalnoo ep uOT esTuoaqou.s ep teu*Ts np ette.La.euTil q uemeUpPummuT 5 ueATns jTloe ea2e&eleqa pmmou TSUTe aleaa.zaUTiTl ueJnp aneJazep uOTsuea el auTseeumae 'aeTns eBt ed ITrep ue 9nbTTdxa eaes IT ammoo '6ç pToedeo eq *'g uaeTuTem ap 9.TOeBdeo V JnaeJzep uoTsuea aun.Tnpoid %a z5 aouaa99J app ZOOt9tz %Tq upue%. Tnb %a mizou uoToBp uo Zl uos op eilueo nu ZL, inalonpsueilU el ST Ould v 14Tuipuel. Tub ig q1 TovdUo t1 pspoMoqne uoTsue% Op JUnstUA u9 eTaTufs "oez JnflULZ Sú uoTsuS% el 'TOTSTTIFn aemoo 'UamessT.z essUip a$qsi np Uo. zaz anaa1au uoTsueI il ut G siB9 UOTBue% ap goinos aun 1.s Bs 9;Toudeo el ailu 9t1osuuoo inaosuuoo un no uoTsTmsuelJ. ap eaod aun aipuadmoo %nsd 9G %.TfnoTo el '1uwE5AT% -a.%snllI *guTuIL. sp9ad uoTsu%. op neeATu un V V 9%Tosdeo O el %uomenbTpoTJad j 2auqop9d inod 17 usTuTez ap pToeduo Ul v ptdnoo %sa 85 sJiqog0d op.TnoTo ufn *6L61 eaquiedS k el g 9sodp 'gl.çToqm alonoq q oaPTA enbsTp np %umesguTAZessUgp mEsSU fJ1.T%. jaeqdosTaqo r''& %.a LaqITT *V'ú ap 51P iA oN oTFis *Son %gd4P un suep 5Z TIoPp %s8 s TotTsui uOToo9p p %.$ uoTegsJddns op oSe%.uom op enbTuqoe% aun pua dmoo Tnb.e sTon seal=.T; sep sToj el V %uos seq-essed ssel:T; set lanbae suUp sJI.t; np 9j9pjpjd;fTi. TsodsTp un *(ZS op 92IZU apuuq q e%.usodzoo el 'aldwaxe ud) eseqd op jneoaeP np npaITF uou OZ Ieu1Ts un oae (ZS op ouanbzj; essuq lueusodwoo Ut);Tssud e%IT np T%.xos el 1ueuuoT.Tppe %q (ZH LZ'O0) UOTl.1.o ap asse. Ta Ui op eounubx; ei.nb apuToE %u0oeItta -useqns oTmTI eouenbgZ aun u-eu 9g susq-assud ultT; nu s,%oeuuoo apuoeuo ue sueoul sep avd nueqo %go ZS:guusoduoo 5 zneaiep TIUUTs el *(um/1. OGç op euT1luTd eU op UOTulo0J ap assa.TA eun anod ZH 'L 'elduaxe zud) auTuld etl op assl.TA l t aleSI9 09uuoToalas %TmTl aouanba; aun %uele ZT.oe suq-essud e.IT; un avd esseqd p inezoegp np eTjos tl %ueilIT$ ue nueqo sse IS Iuesoduoo anexaep TeuuTs 01 el 'ToI *uuaemappogid 9uuoTule en.lnl IeAeJq etl Suep 1TlopP.se 9S aeIT; np elquTuqnou ealpom un *À pdnog oepTA luSiTes etl suup uoTseedsTp Sp suoT%.uTJA sap I 'elduexe zud 'senp 'eouanbga aenueq sq op uemeATIeai saneajae sep 4nod uoToeaoo 5 eun.TnpoJd ZS Sp sS2ul epuuq q suusoduoo eu *auTleld eu op ettlleuuoTueo, oesseeTA etl 4ubusenT.uT aouussTnd op eu2Tep aouenba; op suoç.senionT. sep xed 'eadumexe ud sepsnuo ae9e %ueAnod euuoo asesq ea% aouenbp; op sineaie lk zOOt9tz Z464OO2 placer la sortie du VC0 42 à sa fréquence centrale de valeur nominale 5,11 MHz. Le circuit de temporisation 60 produit des signaux de contrôle de validation ou de verrouillage au détecteur de phase 50 et au circuit de précharge 58 et est Éynchro- nisé avec une composante du signal de luminance NTSC produite & la sortie du circuit de désaccentuation 36. Le circuit 60 comprend un transistor Q1 du détecteur de crète de synchronisation attaqué à sa base relié à son émetteur pour recevoir le signal de luminance NTSC A partir du circuit de désaccentuation 36 et à sa base à une source de tension de référence V1. Le collecteur du transistor Q1 est couplé par une paire de diodes D1 et D2 anti-saturation au collecteur et à la base, respectivement, du transistor Q2 de blocage à rampe à émetteur à la masse dont la base est reliée à la masse par l'intermédiaire d'une résistance de polarisation R3. Le collecteur du transistor Q2 est relié à un noeud A entrée-sortie d'un générateur & rampe de tension résiduelle variable à pente variable comprenant une résistance de réglage de pente R1, une résistance de réglage de tension résiduelle R2 et une capacité d'intégration C1. La résistance R1 est reliée entre une source de tension de référence V2 et le noeud A. La résistance R2 et la capacité C1 sont reliées en série entre le noeud A et la masse. (le sens de la connexion en série peut être inversé si souhaité). Le noeud A entrée-sortie est relié & l'émetteur du transistor Q3 limiteur à rampe qui est attaqué à sa base en appliquant une tension de référence V3 à sa base et en mettant à la masse son collecteur. Le noeud A est aussi relié au comparateur 62 qui envoie un signal de verrouillage ou de validation au détecteur de phase 50 quand la tension au noeud A est inférieure au niveau de référence V4 appliqué à son autre entrée. La validation du circuit de précharge 58 est réalisée par le comparateur 64 et compare la tension au noeud A avec un niveau de référence V5. En revoyant brièvement le fonctionnement général du lecteur, quand un disque est en train d'être lu le transducteur capteur 14 qui est à la proximité de la surface du disque produit des variations de capacité représentatives d'informations enregistrées sur le disque comme une porteuse modulée FM par un signal vidéo dans le format BSC. Le circuit convertisseur capteur 16 répond aux variations de capacité pour produire un signal de tension de sortie qui est démodulé par le démodulateur FM 18 pour produire un signal video composé BSC. Le convertisseur video 20 convertit le signal BSC en format NTSC comme préalablement expliqué. Le détecteur de phase 50, verrouillé durant l'intervalle du signal de synchronisation de couleur par le circuit de temporisation 60, produit un signal d'erreur composé représentatif des erreurs de phase et de fréquence entre la sortie de l'oscillateur de référence NTSC 52 et lacomposante du signal de synchronisation de couleur du signal de chrominance NTSC produite par le convertisseur video 20. Le signal d'erreur composé est appliqué à la capacité de maintien de tension d'erreur 54 qui l'emmagasine durant l'intervalle de balayage actif de chacune des périodes de balayage horizontal. Le filtre 56 sépare le signal d'erreur composé en deux composantes SI et S2. Le transducteur à long bras 72, couplé au transducteur 14, répond à la composante SI et varie la position du transducteur capteur 14 afin de minimiser des erreurs de vitesse et ainsi des erreurs dans à la fois les composantes de luminance et de chrominance du signal de sortie vidéo composé produites par le convertisseur 20. Un oscillateur contrôlé par tension dans le convertisseur 20 répond au signal d'erreur de composante S2 pour produire une correction supplémentaire de fréquence et des erreurs de phase de la composante de chrominance du signal de sortie video composé NTSC. 2464002- Lesfonctionnementsdétaillésdu détecteur de phase 50, du circuit de précharge 54 et du circuit de temporisation seront maintenant discutés en se référant aux signaux de la figure 2. Le signal 201 est illustratif du signal de sortie video composé NTSC produit à la sortie du circuit de sommation 40 durant un intervalle de balayage horizontal. Le signal 202 illustre la tension au noeud A. Le signal 203 illustre le signal de sortie du détecteur de synchronisa- tion "Q1", (un haut niveau signifie passage du courant collecteur). Les signaux 204-et 205 représentent des signaux de sortie produits respectivement auxcomparateurs 64 et 62, (pour chacun, un niveau haut signifie un niveau du signal de sortie validé et un niveau bas signifie un niveau du signal de sortie verrouillé). Au temps t1 le niveau du signal video composé (signal 201) produit une transition d'un niveau de suppres- sion à un niveau maximum et par la suite (autemps t2) produit une transition opposée au niveau de suppression. L'intervalle de temps t1-t2 correspond à l'intervalle de crête de synchronisation du signal video composé (environ 4,7 micrcBecondes dans la norme NTSC) et est détecté par le transistor séparateur de synchronisation QI pour synchroniser le circuit de temporisation 60. La détection est réalisée par la sélection d'une valeur de tension de référence VI pour être intermédiaire aux tensions du niveau du signal maximum et de suppression du signal de luminance NTSC (non indiqué) produite à la sortie du circuit de désaccentuation 36. Puisque le signal de luminance est appliqué à l'émetteur de QI sa jonction base-émetteur est désormais polarisée et le courant du collecteur s'écoule tout le temps durant l'intervalle de crête de synchronisation comme illustré au signal 203. La synchronisation du circuit de temporisation 60- par détection de l'intervalle de crête de synchronisation du signal de luminance plutôt que du signal composé produit les doubles avantages (1) d'empocher une détection erronée ou de déclencher le transistor séparateur de synchronisation QI et (2) éliminer le besoin d'un ajustement précis ou d'une régulation de la tension VI. Pour illustrer, supposons que l'émetteur de QI soit connecté à la sortie du circuit de sommation 40. Pour détecter sûrement la crête de synchronisation il serait nécessaire de sélection- ner VI intermédiaire de la crête du signal de synchronisa- tion de couleur et la crête de synchronisation autrement QI pourrait être faussement déclenché durant l'intervalle du signal de synchronisation de couleur par le signal de synchronisation de couleur (le pic de la synchronisation est typiquement de moitié de la hauteur de la crête de synchronisation). Cette difficulté possible est évitée en appliquant la composante de luminance du signal de sortie video à l'émetteur du transistor QI puisque le signal de synchronisation de couleur est effectivement supprimé du signal de luminance par le filtre à peigne. Un avantage supplémentaire du circuit de synchronisation de la présente invention est qu'il peut être construit sous forme intégrée. Tout ce qui est nécessaire est un transistor connecté à base commune polarisé convenablement ou quelque chose d'autre formant comparateur. Contraster cela avec le circuit de détection de synchronisation dans les récepteurs de télévision qui utilisent typiquement un "appel" ou circuit résonnant empochant l'interférence du signal de synchronisation de couleur avec la détection de synchronisation. Les inconvé- nients d'une telle approche sont que les circuits résonnants exigent des bobines d'induction et des capacités qui sont encombrantes, chères et des éléments non pratiques pour la construction des circuits intégrés. Le transistor de blocage à rampe Q2 est en fonctionnement durant l'intervalle de crête de synchronisa- tion t1-t2 en réponse au courant collecteur produit par le transistor QI et décharge la capacité d'intégration Cl à un niveau de tension d'environ une chute de tension de 24e4fO2 la jonction d'un semi-conducteur (Vbe dans le signal 202). Il en résulte ainsi car les diodes anti-saturation Dl et D2 tendent & égaliser les tensions du collecteur et de la base du transistor Q2 de ce fait empêchant la saturation et augmentant son temps de récupération (hors service). Ceci représente une caractéristique de l'invention qui assure que les intervalles de temps générés par le circuit de temporisation 60 ne sont pas dépendants du temps de stockage de saturation de Q2 (le temps de stockage est un paramètre variable et relativement imprévisible). La résistance R3 produit la double fonction d'aider à empocher la saturation de Q3 et d'augmenter son temps hors service. Rappelons que les diodes Dl et D2 tendent à - égaliser les tensions de collecteur et de base de Q2. L'égalisatinn sera exacte si les diodes sont de la même aire de jonction et portent le même niveau de courant. Sans la résistance R3 le niveau de courant dans la diode Dl (après déchargement de là capacité Cl) serait plus grand que celui dans la diode D2 d'un facteur égal au gain du courant émetteur commun continu de Q2 (hFE dans la notation de paramètre hybride). On a alors deux choix possibles pour empocher que la tension du collecteur de QI soit plus faible que sa tension de base. On pourrait, par exemple, sélectionner le ratio des aires de jonction de Dl et D2 à égal h... L'inconvénient d'une telle approche cependant, est que l'une des diodes serait très grande comparée à l'autre. L'autre choix, comme indiqué, de connecter la résistance R3 à travers la jonction base-émetteur de Q2 produit un courant additionnel à la diode D2 permettant au ratio. des aires de jonction d'être plus petit (de l'unité, par exemple). Le temps de désenclenchement est alors augmenté par R3-parce qu'elle produit une polarité de désenclenchement à la base de Q2 quand le transistor QI est désenclenché. Au temps t2, quand les transistors QI et Q2 sont uoTBuO% aun 'Iuepuadeo '4Z aoueBqsTsg el seaAv% v a enoog9i a2aeqo op lueinoo el enbsTnd ZH eoue4sTs9J el op inaltA el ap Iuemmepuadgpui 94ej 0.11.ueanad ' m alued BI 5ú TsuTe Qa e2aeqo ap %ueunoo ael (%uesuoo:uejnoo ap aoinos aun.d e aouesTsz etl %ueôeldmoa ua no) ZU aouelsTosg el ap alleo anb apueaS snld dnooneaq al uo5ej ap IH aoue%.SlS9J et op analea el %uewuuoToea[as u2 'pnbT-dde azetqo @p %ueJnoo np-4a ID op inelvA el 1 etlluuoTlaodoid la Oú alelT.uT naleA aun jae2ueqo %uamalTpgmT iaaoueuamoo D %9qToedeo et ep seu. oq xne uoTsuae. e' (1 uoTernbp,l suep q eaxe% el) sloA eqA ap uoTsuae; ap neeaTu un B ep2,zet{o eBas D qToedeo eB aozTAas saoq juos ZO -a V sao.sTSUBreI. sel puentb Z. sdwme. ne 'epagTteqp snd uoôe; aun,a Sz aleuozTaoq uol; esTUOsToI3uS ap lBUTE np (gn-8%) anaeTsod jaTled np 2uol al aaeua; el ap uolTTsod e ealgaluoo 'A V 'allenpTsgJ uoTsua etl %e (el- eelBAjaquTT) aseqd ep aeS2eoolq ep.a ue. et ep ne2ajel el algQauoo 'w euad el e%ns el jed 9nbTIdxa evas T aemoD OZ À lueumupuedppuT sgI9QIuoo aj.e. ueesçr9aajmedsao anb a 'A V allanpTs9. uoTsluae. el % ' 'adme etl op auad el ap uoT:eoaIs jed 91ga4uoo ail. omnd 8g e2.eqogad op %TnoiTo ne e o0 eseqd @p ineoel.9p ne sfnbTtdde xneu2-s sap sdae. el anb uo0Tua8uU,T ep enbsTIpqoeJez eun %sa II S (aeTleose) allenpTspa uoTsuae. el se A V %a lD eTleçluT uoTsue. aI l.se q sdze. eTl:se x lOD 9. Toedeo el ep uoTsue. et ep queme2u'eqo ep eaqmou ael %se m y pneou ne uoTsuel. et se : no I+ AV ++ = X : uoTIenbp,l ep l%.zed elnolteo ea% Ined Tnb ' a'edme ep uoTsue eaun aeTnpoad inod uoTeaSquTpP 9.Toedeo ç ep uoTsue% etl V ageno Be.se Tnb aeueqsuoo ellTenpTsJ uoTsue. eun euesgadae.e elqelga4uoo ealqmejd un.se 'laTTeose.eo ep epnItldmeil 'eBeadde (zOz leu2Ts) V pneou ne uoTsue% eI suep eaTleose un geaoTAas s1o0 ZOOgt 9 entd %se *dume ep uoTsue% BI u1 sdmD. ap efIlA.ZleUT,1 1ue.zna *'(SA enb TI.Tsod snld %se ',9nbTpuT BaOo 'a7f) 1A aouQaPi$i ep UoT9ue. ul oeAe y pneou nu uoTsuea. el S eaedmoo Tnb Z9 znaque. dmoo eal ed 0ç eseqd ep Jnaoegp ne 9nbTIdde ealtguoo ep IeuSTs el eauesgjdeaJ 0Z IBuSTs ae (_1-%.) eS9Bqogad ep %TnoiTo np UOTupTueA op teuuS el eeae gg jnaesjedmoo el 'A essudgp edmej op UOTsUe. el puent '8g e2aBuqogad ep -.TnoTO ns uoTepTleA op IuSTs un Oú enbTIdde 19 aneleiedwoo el %a A enb elqTeu snld %se adm.z Bp UOTSue%. ul %1-- ellta. uTzeI 1ueln/ * A eouea.a9j ep uoTsua% el oeAu y pneou nt uoTsue. el eaudmoo Tnb n9 ane%.eu.dmoo el sud g8.eS.qoad ap.TnoiTo ns gnbTtdda eQ. l.uoo p IUU TS at eues9JdeJ fOZ leuSTs el SZ Zo aOlSTSU-Je np esuq op %ueB.noo np enburu,p suoTTpuoo sel je e4ao ineaoelloo %ueunoo np uoTelnoiTo el elTmTtI uleo (z) %.e D JeJsequtp anod 8O josTsuev. ne '93Txe sdme. np aenp el.ToJnoooue lseo (r) enb sues ao ue se2uueAe sap ITnpoid eauT" oz -.ze%9pppd zneteA aun q edmeu ep uoTsuea el Bp uop.u.Tu% l el 'ZA aouea9p;9 Bp uoTsua t el %uemenbTIodmwse u lTe -eqooaddu.deuu Bp UOToUD% el uoT%%T;Tl sues enb aDisnllT zoz teuSTs np edMez Bp UOTSU% BIl u p e9ATJd uoTsuexea qi À(L-g%) taUuozTioq IetuazeluTil Bp %uesea el %ueunp ç. oTa.zes ue siole e%.soi O aOsTsuej. el uoT4q:ueaunu eal.n enoq eaqoedme nod aqoueloue,s ú0 jO:sTsueu. el sdmeq lenbne úO edmeu Bp oneTmTtl.O siTSU.z np DqA uoTsuea. l snld A eoueJ939I Bp UOTsUe% ut ep eammos el alee eTmTl inealeA. aun,nbsn %uemaeiTeput eauemne 01 y pneou ne uoTsue. el u %-z1 etteJa euT,1l Iueu/na eil-uea l ep uopTTsod el TsuTU q.e edueu sl ap ellenpTs9. uoTsue stl zeTgaq.uoo.nod aeTuae. i.uemmepued:puT ejl. %ned ZU eouesTsgi el ep anealeA t eaitue; ul ep ine2auIl el a edadue el p eaued el euTmale9p ç Tnb,uuop aeezqp Bp %ues. noo un nod 'Tsuyv 'pToBdeo el Bp seu.zoq xnu uoTsue4 Bl u aeuuoTTppe %sa ellenpTsgi UOTsuut el UA 9%Touduo ul oeAu eThos ue.se ZE eoueuqsTsa ul enbsTnd sJa. e% t el aTnpoid %se A t ellenPTS9j zo00ttZ faible que V4 et le comparateur 62 applique un signal de validation au détecteur de phase 50. Quand la tension de rampe dépasse V4 le comparateur 62 arrête le signal de validation du détecteur de phase. Il sera à noter que le circuit de précharge 58 et le détecteur de phase 50 sont à la fois validés durant l'intervalle de temps t1-t3; Ceci n'est pas essentiel et on pourrait enclencher le retard du détecteur de phase 50 jusqu'au temps t3. Ce qui pourrait être fait, par exemple, par une porte appropriée ou un circuit de contrôle inhibant la sortie du comparateur 62 durant l'intervalle t1-t3 quand le comparateur 64 applique un signal de validation au circuit de précharge 58. Un tel changement, cependant, exigerait un circuit additionnel augmentant ainsi le coût et la complexité de la génération du signal de temporisa- tion. Durant l'intervalle t1-t, quand le circuit de précharge 58 est validé, la capacité de maintien de tension - d'erreur 54 est préchargée à un niveau de tension corres- pondant au centre de la gamme dynamique du système d'asservissement. Si le verrouillage d'absence de phase apparaissait les absences de signaux cohérents ou consistants du détecteur de phase 50 couplé avec la polarisation répétée tendraient ultimement à recentrer le transducteur à long bras 72 et placer l'oscillateur contrôlé par tension 42 au centre de sa gamme de réglage (5,11 MHz). Ceci, comme préalablement expliqué, est la condition optimum pour la réacquisition du verrouillage de phase à saisir. Si, d'un autre côté, l'asservissement est dans une condition verrouillée de phase le préchargement de la capacité 54 aura très peu d'effet car la valeur de précharge (une fois fois à chaque intervalle de balayage) est beaucoup plus élevée que les fréquences de coupure du filtre 56 tandis que la valeur de changement de la tension de sortie du détecteur de phase (vue sur une base ligne-à- ligne) est bien à l'intérieur de la bande passante du filtre. Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrits et représentés qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques de. moyens décrita,ainsi que leurs combinaisons, si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre de la protection comme revendiquée. R E V E N D I C A T I O N S 1.- Lecteur de disques video du type comprenant un système d'asservissement de correction du signal video comprenant un oscillateur de référence produisant un signal de référence, un détecteur de phase sensible alors validé pour comparer ledit signal de référence avec une première composante d'un signal video produit par ledit lecteur et pour produire une tension d'erreur en réponse à ladite comparaison et, un chemin de contre-réaction pour appliquer ladite tension d'erreur à un point dans ledit lecteur afin de minimiser des erreurs entre le signal de référence et ladite première composante dudit signal video, caractérisé par un circuit de polarisation sensible à une seconde composante dudit signal video pour polariser périodiquement ledit système d'asservissement à un point prédéterminé dans sa gamme de réglage. 2.- Lecteur de disques video selon la revendica- tion 1 o ledit chemin de contre-réaction comprend une capacité de maintien et caractérisé en ce que ledit circuit de polarisation comprend un circuit de précharge sensible alors validé pour charger ladite capacité de maintien à unnouveau de tension prédéterminé et un circuit de temporisation synchronisé avec ladite seconde composante dudit signal video pour valider ledit détecteur de phase et ledit circuit de précharge durant un premier temps d'intervalle, pour valider ledit détecteur de phase et invalider ledit circuit de précharge durant un second temps d'intervalle et pour invalider ledit détecteur de phase et ledit circuit de précharge durant un troisième temps d'intervalle. 3.- Lecteur de disques video selon la revendication 2, caractérisé en ce que ledit circuit de temporisation comprend un générateur à rampe produisant des tensions de rampe; des moyens pour remettre à l'état initial ledit générateur de rampe durant ledit premier temps d'intervalle; des premiers moyens sensibles à ladite tension de rampe pour appliquer un signal de validation audit circuit de précharge quand ladite tension de rampe est à l'intérieur d'une gamme définie par les première et seconde valeurs; et des seconds moyens sensibles à ladite tension de rampe pour appliquer un signal de validation audit détecteur de phase quand ladite tension de rampe est à l'intérieur d'une gamme définie par ladite première valeur et une troisième valeur, ladite troisième valeur étant plus grande dans un sens donné que ladite seconde valeur. 4.- Lecteur de disques video selon la revendication 3, caractérisé en ce que ledit générateur à rampe comprend une capacité d'intégration pour intégrer un courant en outre appliqué; une source de tension résiduelle; et des moyens pour sommer ladite tension résiduelle avec une tension produite à travers ladite capacité d'intégration. 5.- Lecteur de disques video selon la revendication 3, caractérisé par des moyens limitant la valeur de ladite tension de rampe à une valeur prédéterminée.