Mémoire morte programmable et cellule de mémoire à utiliser dans une telle mémoire. Arrière-plan de l'invention. L'invention concerne une mémoire morte program- mable et neottmment une cellule de mémoire améliorée, destinée à une mémoire morte électriquement programmable et comportant un substrat semiconducteur dont une surface est recouverte d'une couche isolante sur laquelle est déposée une couche de silicium polycristallin, dans la- quelle est formée la cellule de mémoire. Un type de cellule de mémoire pour une mémoire morte électriquement programmable est décrit dans la demande de brevet anglais N 2.005.078 A, déposée le 11 avril 1979. Cette demande préconise une cellule de mémoire comportant une couche de silicium polycristallin qui est formée sur une couche isolante prévue sur une surface d'un substrat semiconducteur, la couche de silicium poly- cristallin comportant trois régions semiconductrices laté- ralement séparées, qui forment deux diodes montées en tête- bêche et ayant deux jonctions pn séparées.-L'une de ces diodes sert de diode programmable ayant une jonction destructible, tandis que l'autre diode est réalisée de façon que sa jonction reste intacte, diode qui sert de diode isolante. Pour la programmation de la cellule, on applique aux extrémités des deux diodes montées en série une ten- sion d'une polarité telle que le courant traverse la diode programmable en sens inverse et la diode isolante en sens direct. La tension doit avoir une valeur suffisante pour détruire par court-circuit la jonction de la diode program- mable. Pour réduire la tension et le courant de program- mation à des niveaux qui peuvent être transférés sans risque vers d'autres endroits de la matrice de mémoire, la jonction destructible est munie d'un étranglement pour réduire sa surface. --24-97386 Néanmoins, les niveaux de courant nécessaires au court-circuitage de la jonction de la diode program- mable sont considérables, et il est opportun de réduire davantage la tension et le courant de programmation. De plus, il est opportun de réduire les courants parasites traversant des cellules déjà programmées de la matrice, cellules situées dans les trajets shuntant les cellules qui doivent qncore être programmées. Les courants de fuite parasites nécessitent une tension de programmation qui est supérieure à la tension de programmation usuelle et qui pourrait détruire la jonction d'une diode isolante dans une cellule déjà programmée. Résumé de l'invention. Une cellule de mémoire semiconductrice program- mable conforme à l'invention est remarquable en ce que la couche de silicium polycristallin comporte une plura- lité de régions latéralement séparées constituant deux diodes montées en tête-bêche et présentant des tensions de claquage différentes en sens inverse. Dans un mode de réalisation spécifique, le substrat consiste en silicium monocristallin, alors que la couche isolante consiste en oxyde de silicium. La couche de silicium polycristallin peut être munie d'une pluralité de régions superficielles latérale- ment séparées, qui présentent des concentrations de dopage différentes et constituent deux diodes montées en tête- bêche. A la suite des concentrations de dopage différentes, les deux diodes présentent des tensions de claquage diffé- rentes en sens inverse. La diode qui présente la tension de claquage inférieure en sens inverse devient la diode programmable et la diode présentant la tension de claquage supérieure en sens inverse devient la diode isolante. La haute tension de claquage en sens inverse que présente la diode isolante a pour conséquence de bloquer la traversée du courant parasite par rapport au courant de programmation. La description qui va suivre en regard du des- sin annexé, donné à titre d'exemple non limitatif, per- mettra de mieux comprendre comment l'invention est réalisée. La figure 1 représente en vue de dessus et sur une échelle fort agrandie une partie d'une mémoire morte programmable munie de plusieurs cellules de mémoire con- formes à un mode de réalisation de l'invention. La figure 2 est une coupe transversale suivant la ligne 2-2 de la figure 1. Les figures 3 à 8 sont des coupes transversales illustrant différentes étapes de fabrication d'une cellule de mémoire suivant un autre mode de réalisation de l'in- vention. Les figures 9 à 14 sont des coupes transver- sales illustrant différentes étapes de fabrication d'une cellule de mémoire suivant encore un autre mode de réalisa- tion de l'invention. Les figures 15 à 20 sont des coupes transver- sales illustrant différentes étapes de fabrication d'une cellule de mémoire suivant un troisiène mode de réalisa- tion de l'invention. La figure 1 représente en vue de dessus et sur une échelle fort agrandie une partie d'une matrice de cellules de mémoire conforme à l'invention, et la figure 2 représente cette partie en coupe transversale. Un substrat en matériau semiconducteur monocristallin, tel que le silicium, a été prévu pour supporter la matrice de cel- lules de mémoire. Le substrat de silicium 10 lui-même peut comprendre d'autres composants non représentés, qui peuvent être utilisés en combinaison avec la matrice de cellules de mémoire. Une couche thermiquement et élec- triquement isolante 12 est réalisée sur une surface du substrat 10. La couche isolante 12 peut être une couche d'oxyde de silicium obtenue par croissance thermique. Une mince couche 14 de silicium polycristallin est formée sur la couche isolante 12. La couche de sili- cium polycristallin 14 est relativement mince par rapport à la couche isolante 12 aussi bien qu'au substrat 10. Dans un cas spécifique, la couche de silicium polycristal- lin 14 a une épaisseur de l'ordre de 4000 R, alors que la couche isolante a une épaisseur qui est au moins trois p -- 2497386 fois plus grande. Sur la figure 2, on a représenté deux cellules de mémoire qui peuvent être isolées d'autres groupes de cellules par des régions isolantes d'oxyde 15, qui sont formées par oxydation localisée dans la couche de silicium polycristallin 14. La couche de silicium polycristallin 14, telle qu'elle a été formée à l'origine, peut être faiblement dopée et prés.enter le premier type de conductivité, par exemple le type P. Une partie centrale de la couche 14 présente une région faiblement dopée 16 du second type de conductivité N. Trois régions fortement dopées 20, 18, 20 de premier type de conductivité P + complètent la double structure de cellule. L'une de ces régions fortement dopées, la région 18, de premier type de conductivité, est formée dans la région 16 faiblement dopée de second type de conductivité N. tandis que les deux autres régions fortement dopées 20 de type de conductivité PA sont éloi- gnéeslatéralement de l'un et de l'autre côté-de la région centrale 16 de second type de conductivité N, tout en étant séparée de cette région par des parties faiblement dopées 22 de la couche de silicium polycristallin 14. Des conducteurs métalliques 24 d'un premier niveau contactent les régions ? 20 à travers des ouver- tures 25 pratiquées dans la première couche isolante 26, qui est réalisée sur la face supérieure de la couche en silicium polycristallin l;. De manière analogue, un con- ducteur métallique 28 du même niveau contacte la région P+ 18 à travers une ouverture 29. Un conducteur métallique d'un second niveau contacte le conducteur métallique 28, qui est en contact avec la ïrégionP + 18. Le contact entre les conducteurs 30 et 28 est établi à travers une ouverture 31 pratiquée dans une seconde couche isolante 32, qui sert en outre à isoler les conducteurs 24 par rapport au conducteur 30. Plusieurs conducteurs 30 ont été représentés sur la figure 1 comme des conducteurs de colonne; les conducteurs métalliques 24 ont été représen- tés comme des conducteurs de ligne. Suivant un mode de réalisation particulier, - 2497386 les régions fortement dopées P+ 18 et 20 présentent une concentration de dopage de 1.1020 atomes de bore/cm3. La région faiblement dopée de type N 16 peut présenter une ig 3 concentration de dopage de 1.10 9 atomes de phosphore/cm La région faiblement dopée de type P peut avoir une con- centration de dopage de 1.10 atomes de bore/cm3. Les régions voisines 16 et 18 constituent une jonction sem.iL.onductrice PN 34, alors que les régions voisines 16 et 22 constituent une jonction semiconduc- trice PN 36. Les régionsP + 20 constituent des contacts électriques de faible valeur ohmique avec les conducteurs métalliques 24, fabriqués de préférence en aluminium. La région P+ 18 forme un contact électrique de faible valeur ohmique avec le conducteur métallique 28 qui, lui aussi, est en aluminium. Toutefois, par opposition aux régions P + 20, la région I+ 18 sert en outre de côté posi- tif, ou anode, d'une diode semiconductrice dont le côté négatif, ou cathode, est formé par la région N+ 16 qui, avec la région p + 18, constitue la jonction semiconduc- trice 34. En référence à la figure 2,vue de gauche à droite, une moitié de la double structure de cellule com- porte successivement un conducteur de ligne muni d'un contact métallique 24, conducteur qui constitue un contact de faible valeur ohmique avec larégion de contact P+ 20, une région 22 de type P qui est en contact avec la région de contact P + 20 et constitue l'un des côtés d'une diode isolante, une région 16 de type N qui forme une première jonction semiconductrice 36 avec la région 22 de type P et constitue l'autre côté de la diode isolante ainsi que l'un des côtés d'une diode programmable ou destructible, une région P + 18 qui forme une seconde jonction semicon- ductrice 34 avec la région 16 de type N et constitue l'autre côté de la diode destructible, un contact métal- lique 28 qui forme un contact de faible valeur ohmique avec la région P 18, et un conducteur de colonne 30 qui est en contact avec le contact métallique 28. La struc- ture pnp formée par les régions 22, 16, 18 comporte - 2497386 deux diodes montées en tête-bêche. La moitié droite de la double structure de cellule est l'image de la moitié gauche et comporte une seconde paire de diodes montées en tête-bêche. Une particularité importante de l'invention est que les trois régions 22, 16 et 18 qui constituent les diodes, présentent des concentrations de dopage différentes. La jonction 36 entre la région faiblement dopée 22 de type P et la région 16 de type N à faible concentration de dopage a une tension de claquage VB en sens inverse qui est supérieure à celle de la jonction 34 située entre la région faiblement dopée 16 de type N et la région forte- ment dopée p+ 18. La tension de claquage V en sens in- B verse d'une jonction semiconductrice est proportionnelle à la résistivité du côté à résistivité élevée de la jonction. La tension de claquage VB de la première jonction 36 est proportionnelle à la résistivité de la région faiblement dopée 22 de typeP et de résistivité élevée, alors que la tension de claquage VB de la seconde jonction 34 est proportionnelle à la résistivité de la région faiblement dopée 16 de type N,, qui est moins fortement dopée que la région Pi 18 de faible résistivité. Parmi les deux régions 16 et 22, qui déterminent les tensions de claquage respectives de ces jonctions, la région faiblement dopée 16 de type N présente une résistivité inférieure à celle de la région faiblement dopée 22 de type P, et c'est pour cela que la jonction 34 a une ten- sion de claquage en sens inverse inférieure à celle de la jonction 36. La jonction 34 ayant la tension de claquage VB inférieure en sens inverse sert de jonction destruc- tible lorsque les conducteurs 24 et 30 sont shuntés par une source de tension ayant une polarité négative par rapport au conducteur de colonne 30 et une polarité posi- tive par rapport au conducteur de ligne 24. A la suite de la basse tension de claquage en sens inverse de la seconde jonction 34, le claquage de cette jonction peut se produire à l'application d'une tension de programma- tion relativement basse aux extrémités des deux diodes montées en série. Toutefois, à la suite de la tension de claquage relativement élevée en sens inverse de la pre- mière jonction 36, cette jonction est à même de supporter la même tension qui est appliquée à celle-ci en sens inverse, de sorte qu'il y a blocage du courant dans un trajet parasite éventuel. Par conséquent, il se produit une diminution des courants parasites, ce qui permet de réduire le niveau du courant et de la tension de program- mation à appliquer. Bien que le mécanisme de destruction de la seconde jonction semiconductrice 34 située entre les deux régions 16 et 18 de la couche de silicium polycristallin 14, n'est pas encore tout à fait claire, on suppose qu'il commence par un claquage par effet d'avalanche de la jonc- tion sous l'effet d'un flux de courant important de por- teurs de charge minoritaires traversant la jonction en sens inverse, claquage qui est accompagné du chauffage de la jonction. De la chaleur dégagée par la jonction est transmise à l'interface entre le conducteur métallique 28 et la surface semiconductrice de la région P 18, ce qui provoque, ensuite, le chauffage de l'aluminium dans cette région d'interface et la migration des atomes d'aluminium thermiquement activés vers la jonction semiconductrice 34, o ils produisent un court-circuit permanent de la jonction. Suivant la théorie précitée, pour le conducteur métallique 28, on utilise de préférence un métal ayant un faible point de fusion, tel que l'aluminium, pour assurer un grand apport d'atomes métalliques à une température raisonnablement basse. De plus, la couche isolante 12, sur laquelle est située la couche en silicium polycristallin 14, doit avoir une épaisseur suffisante et être constituée par un matériau thermiquement isolant d'une qualité suf- fisante pour que la couche de silicium polycristallin 14 soit thermiquement isolée par celle-ci contre la dissipa- tion de chaleur à travers le substrat semiconducteur 10. Sinon, l'effet thermique exigé à l'endroit de la jonction destructible 34 s'en trouverait affecté. Deplus, la nature polycristalline de la couche 14 en silicium poly- cristallin, qui présente des lacunes dans le réseau cristallin, aide à conduire les atomes métalliques à la jonction 34. Par l'extension latérale du conducteur métal- lique 28, extension qui est en contact avec la région P+ 18, on obtient le chevauchement de la jonction destructible 34. Ce chevauchement assure que la plus grande partie pos- sible de la sjUrface du conducteur en aluminium 28 soit exposée à la chaleur de la jonction 34 pour la transmission de chaleur par la couche isolante 26. Pour une transmission de chaleur optimale de la jonction 34 au conducteur métal- lique de chevauchement 28, il faut que la couche isolante 26 soit le plus mince possible. Par ailleurs, la couche 26 doit avoir des propriétés convenables d'isolation élec- trique. Il est à remarquer que les jonctions semiconduc- trices 34 et 36 sont l'une et l'autre des jonctions laté- rales, à distinguer des jonctions planaires. Une jonction latérale est une jonction dans laquelle le courant traver- sant la jonction circule essentiellement dans un sens paral- lèle à la face principale du semiconducteur au lieu de circuler essentiellement dans un sens perpendiculaire à la face principale, comme dans une jonction planaire. Les régions semiconductrices 20, 22, 16 et 18 sont toutes séparées latéralement, alors qu'aucune de ces régions ne coupe une autre région dans le sens vertical ou perpendi- culaire. Les superficies de jonction sont alors réduites au minimum pour faciliter la destruction de la diode oudela jonction programmable. Une caractéristique encore plus importante est que la reproductibilité des cellules présen- tant la même tension de claquage élevée en sens inverse pour la diode isolante ainsi que la même tension de cla- quage basse en sens inverse pour la diode programmable, puisse être obtenue plus facilement dans une structure latérale que dans une structure planaire, o les gradients de dopage à proximité de la jonction sont plus prononcés et moins contrôlables à la suite de la superficie plus grande et plus irrégulière des jonctions. Les figures 3 à 8 illustrent différentes étapes de fabrication d'un autre mode de réalisation de l'inven- tion. Un substrat de silicium 10 est muni d'une couche d'oxyde de silicium 12 ayant une épaisseur suffisante pour obtenir de bonnes propriétés thermiques et électriques. La couche d'oxyde de silicium 12 peut être obtenue de manière connue par croissance thermique. Sur--la couche d'oxyde 12, on dépose une couche 38 en silicium polycristallin intrinsèque et, ensuite, on expose celle-ci à un dopant de type N, tel que le phosphore, de façon à lui donner une concentration de dopage relati- vement faible. Durant la diffusion des atomes de phosphore, on fait croître une mince couche d'oxyde thermique 40 sur la surface de la couche de silicium polycristallin 38. Après la croissance de la mince couche d'oxyde , on peut procéder à un dopage faible de type P, par exemple au bore, dans la couche de silicium polycristallin 38 par une implantation effectuée à travers la mince couche d'oxyde 4O. La couche faiblement dopée de type P sert à stabiliser la couche de silicium polycristallin et ne réduit pratiquement pas la concentration de dopage précédente, qui est toujours faible et de type N. Sur la mince couche d'oxyde 40, on dépose une couche 42 de nitrure de silicium, après quoi on réalise une autre couche mince d'oxyde de silicium 44 sur la cou- che de nitrure de silicium 42. Par des étapes de masquage et d'élimination sélectives, on oxyde localement la couche de silicium polycristallin 38, dans des régions sélection- nées, pour définir les limites de la cellule de mémoire. Sur la figure 3, ces régions sont représentées comme des régions d'oxyde isolantes 46. La figure 4 illustre l'élimination sélective de parties de la mince couche d'oxyde 44 et de la couche de nitrure de silicium 42, élimination qui a pour but de définir une grande ouverture centrale 47 ainsi que deux autres ouvertures éloignées 48, plus petites, se situant chacune d'un côté de l'ouverture centrale 47. Sur les deux petites ouvertures éloignées 48, on forme un masque de laque photosensible, représenté par des lignes pointillées pour indiquer son élimination suivante, l'ouverture centrale 47 étant laissée à découvert pour l'élimination de la couche d'oxyde 40. Ensuite, on ef- fectue un dopage fort au bore ou à un autre dopant de type P à travers l'ouverture centrale 47, par exemple par im- plantation ou diffusion, et on fait pénétrer les dopants sur toute la--profondeur de la couche de silicium poly- cristallin 38 pour créer une région P 52. Durant l'endo- diffusion, on fait croître à nouveau une couche d'oxyde a sur la région P+ 52 pour remplacer la couche d'oxyde thermique 40 qui, préalablement, a été éliminée dans cette région. Dans l'étape de la figure 5, on recouvre l!en- semble d'une autre couche 56 de laque photosensible, sauf les ouvertures 48 et une petite ouverture centrale 54 située dans la plus grande ouverture centrale 46. On éli- mine la couche d'oxyde thermique 40a dans une petite région centrale, alors qu'on élimine également la couche d'oxyde thermique originale 40 dans les ouvertures éloi- gnées48. Après l'élimination de la laque photosensible, on effectue un dopage fort à un dopant de type N., tel que le phosphore, à travers les ouvertures 48 et 54. On fait pénétrer le dopant de type N sur toute la profondeur de la couche de silicium polycristallin 38 pour réaliser une région N+ 58 dans la région P+ 52 ainsi que deux régions I 60, séparées de la région P 52 et situées de part et d'autre de celle-ci. Au cours de l'endodiffusion, on fait croître une nouvelle couche d'oxyde thermique mince 62 sur les régions N + 58 et 60 mises à découvert. Dans l'étape de la figure 6, on élimine la couche de nitrure de silicium 42 après l'élimination de la mince couche d'oxyde 44. Dans l'étape de la figure 7, on forme un masque 64 de laque photosensible pour recouvrir l'oxyde au-des- sus de la région centrale Y + 58, après quoi on élimine la couche d'oxyde 62 dans les régions N+ 60. Après l'élimination du masque 64 de laque photosensible, on peut déposer un alliage de platine et de nickel sur les deux régions N+ séparées 60, pour la formation d'une couche d'alliage 66 de faible valeur ohmique. Un tel alliage peut être constitué par 40% de nickel et de 60% de platine. L'alliage constitue un alliage de platine, de nickel et de silicium qui, en anglais, est désigné couram- ment sous le nom de "platinel silicide" et est représenté sur la figurxe7 par la portion de ligne pointillée qui s'étend jusque dans la région N+ 60. La présence des couches d'oxyde 40a et 62 évite que l'alliage ne puisse se déposer dans d'autres régions. Après la formation de la couche d'alliage 66, on fait croitre une couche d'oxy- de de silicium 68 sur la couche d'alliage 66. Dans l'étape de la figure 8, après le dépôt d'une couche de nitrure de silicium 70 sur toute la struc- ture, on forme une autre couche d'oxyde de silicium 72. La couche d'oxyde inférieure 68 est nécessaire pour l'ob- tention d'une bonne adhérence de la couche de nitrure de silicium 70. On amène la couche de nitrure 70 et la couche d'oxyde de silicium supérieure 72 dans une confi- guration telle qu'elles forment une assez grande ouver- ture 74 au-dessus de la région centrale N 58, l'ouver- ture 74 se terminant à mi-chemin environ entre les ex- trémités latérales de la région centrale N 58 et la région P+ 52. On élimine la mince couche d'oxyde 62, repré- sentée sur la figure 7, sur la surface de la région N+ 58 de façon que l'ouverture originale 54 dans la couche d'oxyde plus épaisse 40a s'étende jusqu'à la région N" 58. Ensuite, on recouvre la structure d'une première couche 76 en aluminium pour établir le contact entre la région centrale N+ 58 à travers l'ouverture 54 pratiquée dans la couche d'oxyde 40a. La première couche d'aluminium 56 est isolée des régions N+ 60 par les couches d'oxyde 68, 72 et la couche de nitrure 70. Après avoir été amenée dans la configuration requise, la couche d'aluminium 76 peut constituer l'un des conducteurs du système de barres croisées. On recouvre la première couche d'aluminium 76 d'une couche isolante de verre 78. Dans la couche isolante de verre 78, on pratique des ouvertures au-dessus des régions N 60 recouvertes de siliciure, ces ouvertures traversant également les couches d'oxyde 68, 72 et la couche de nitrure 70. Ces ouvertures ne sont pas repré- sentées sur la figure 8, mais peuvent être figurées comme se trouvant çans le prolongement des ouvertures 48, au- dessus des régions N 60, tout en étant décalées par rapport au plan du dessin. Sur la couche isolante 78, on dépose une seconde couche 80 en aluminium qui est paral- lèle aux régions N+ 60 recouvertes de siliciure, et qui s'étend à travers les ouvertures dans la couche isolante de verre 78, les ouvertures dans les couches d'oxyde 68, 72 et l'ouverture dans la couche de nitrure 70 et contacte la couche d'alliage 66. Finalement, on recouvre la seconde couche d'aluminium 80 d'une couche isolante supérieure de verre 82. Dans la structure achevée selon la figure 8, la région centrale N + 58 forme une jonction semiconductrice 84 avec la région P+ 52, tandis que la région 38 de typeN forme une jonction semiconductrice 86 avec la région P+ 52. La jonction 84 a une tension de claquage VB en sens inverse inférieure à celle de la jonction 86. Ainsi, la jonction 84 fait office de jonction destructible, alors que la jonction 86 fait office de jonction isolante. Les régions N+ 60 servent à établir un contact de faible va- leur ohmique entre la région 38 de type N et la région d'alliage 66. Dans un mode de réalisation spécifique, la région N peut avoir une concentration de dopage de 10 atomes/cm3, la région P+ 52 une concentration de dopage de 10 9 atomes/cM3 et la région de type N une concentra- tion de dopage de 101 atomes/cm3. Il est à remarquer qu'on a pratiqué une ouver- ture surdimensionnée 74 dans la couche de nitrure de silicium 70 et la couche d'oxyde 72, l'ouverture 74 se situant à peu près à mi-chemin entre les extrémités laté- rales des deux jonctions 84 et 86. Cela se fait pour ex- poser la plus grande superficie possible de la couche d'aluminium 76 à la jonction destructible 84, qui n'est séparée de celle-ci que par la couche d'oxyde 40a. Ainsi, lors du claquage de la jonction 84, la chaleur engendrée à l'endroit de cette jonction peut être plus facilement transmise en haut à travers la couche d'oxyde 40a, et être communiquée à une plus grande superficie de la couche d'aluminium 76. A son tour, la chaleur de la couche d'aluminium peut être plus facilement transmise aux régions angulaires 87 de la couche d'aluminium 76, régions par lesquelles cette couche d'aluminium contacte tant la couche d'oxyde 40a que la région N" 58. Les régions angulaires 87 de la couche d'aluminium 76 se situent le plus près de la jonction 84 et constituent la source pour la migra- tion de l'aluminium vers la jonction 84. Cette même ouverture 84 dans la couche d'oxyde a est utilisée pour la formation de la région N + 58 et pour la réalisation du contact d'aluminium avec la région N+ 58. Cette technique est analogue au processus "à émet- teur lavé" (washed out emitter) dans la technologie des transistors bipolaires. De cette façon, on peut considérer que la distance entre la région de contact d'aluminium 87 et la jonction destructible 84 est autoalignée de sorte qu'elle peut être réglée dans des tolérances plus étroites. Ainsi, vu de gauche à droite sur la figure 8, une première paire de diodes est formée entre une seule région N+ 60 et la région centrale N 58, alors qu'une seconde paire de diodes est formée entre la région cen- trale N 58 et l'autre région N 60. Les deux cellules ont en commun la région N 58, tout en étant situées de part et d'autre de celle-ci, chaque cellule comportant deux diodes dont les tensions de claquage en sens inverse sont différentes. Les figures 9 à 14 représentent un autre mode de réalisation de l'invention. Pour la simplicité, on a utilisé les mêmes références pour indiquer les éléments qui correspondent à ceux du mode de réalisation déjà re- présenté sur les figures 3 à 8. De plus, ona représenté 2i497386 1 4 les différents masques photosensibles sans références. La description faite en regard de ces figures est moins dé- * taillée, puisqu'il ressort nettement des figures dessinées et de la description précédente comment les différentes étapes du processus sont réalisées. Dans l'étape de la figure 9, on forme une ré- gion centrale faiblement dopée 92 de type n dans une couche en silicium -polycristallin originellement intrinsèque. Ensuite, on réalise dans l'entière couche 90 un dopage très faible de type P de façon que le dopage de typeP de la masse de la couche 90 soit plus faible que le dopage de type N de la région centrale. Dans l'étape de la figure 10, on forme deux ré- gions séparées 94 faiblement dopées de type Pt qui che- vauchent en partie sur la région 90 de type P et en partie sur la région 92 de type N. Dans l'étape de la figure 11, on forme dans la région 90 de type P deux régions N+ 96 fortement dopées, qui sont séparées chacune des régions P+ 94. Dans l'étape de la figure 12, on pratique une ouverture de contact dans la couche isolante 40, au-dessus de la région centrale 92 de type N. Dans l'étape de la figure 13 on forme des régions de contact d'alliage 66 sur la surface des régions N+ 96. La figure 14 représente la structure achevée. Chaque région N+ 96 forme avec la région voisine 90 de type p une jonction 98 qui présente une tension de claquage élevée en sens inverse et qui, par conséquent, sert de jonction isolante. Chaque région P+ 94 forme une jonction 100 avec sa région voisine 92 de type N, qui présente une tension de claquage basse en sens inverse et qui, par conséquent, sert de jonction destructible. Dans un mode de réalisation spécifique, la région 92 de typeN a une con- centration de dopage de 1.1018 atomes/cm3, la région 90 de type P une concentration de dopage de 1.1017 atomes/cm3 et la région P 94 une concentration de dopage de 1.10 9 atomes/cm3, alors que la région NF 96 a une concentration de dopage de 1.10 atomes/cm3. La région 92 de type N est commune aux deux cellules situées de part et d'autre de celle-ci, chaque cellule comportant deux diodes présen- tant des tensions de claquage différentes en sens inverse. A travers l'ouverture surdimensionnée 74, une grande surface de la première couche d'aluminium 76 est exposée à la jonction destructible 100. La distance laté- rale entre le bord de l'ouverture surdimensionnée 74 et le point o lajonction 100 coupe la face supérieure de la couche de silicium polycristallin 90, est égale ou supérieure à la distance latérale entre la jonction 100 et le bord de l'ouverture 54 pratiquée dans la couche d'oxyde 40. Selon la figure 10, une seule étape définit tant les ouvertures pour la région P+ 94 que l'ouverture pour le contact d'aluminium avec la région 92 de type N. Cela permet de régler facilement la distance entre le contact d'aluminium et la jonction 100. Les figures 15 à 20 représentent encore un autre mode de réalisation de l'invention. Comme dans le cas du mode de réalisation précédent selon les figures 9 à 14, on ne va donner qu'une description succincte. Dans l'étape de la figure 15, on procède à un dopage faible de type N d'une couche 102 en silicium poly- cristallin intrinsèque. Dans l'étape de la figure 16, on pratique des ouvertures dans la couche de nitrure de silicium 42 et la couche d'oxyde de silicium 44 pour définir les régions de silicium polycristallin à concentrations de dopage dif- férentes. Dans la couche 102 de type N, on forme trois régions fortement dopées de type P, à savoir une région centrale P + 104 et deux régions P extérieures 106. Dans l'étape de la figure 17, on forme deux régions fortement dopées 108 de type de conductivité N dans la couche 102 de type N. Chacune des régions N+ 108 est séparée de sa région voisine P+ 106, mais chevauche en partie sur la région centrale p 104 de façon à constituer des jonctions 110 à proximité de la surface de la couche de silicium polycristallin 102. Les jonctions 110 présentent une tension de claquage inverse faible. Chacune des régions Pi 106 forme avec la région 102 de type N une jonction 112 qui présente une tension de claquage élevée en sens inverse. Dans l'étape de la figure 18, on pratique des ouvertures dans la couche d'oxyde 40 pour définir les régions de contact pour les régions 104, 106. Dans l'étape de la figure 19, on forme des ré- lO gions d'alliage 66 dans la surface des régions exte- rieures 106. La structure achevée est représentée sur la fi- gure 20. Ici, on utilise à nouveau une technique "à émet- teur lavé" pour la formation du contact de la couche d'alu- minium 76 avec la région P + centrale 104. De plus, au cours d'une seule étape, représentée sur la figure 16, on définit toutes les régions à concentrations de dopage différentes. La seule région Pt 104 est commune à deux cellules de mé- moire programmables, chaque cellule comportant deux diodes munies des jonctions 110 et 112 et présentant des tensions de claquage différentes en sens inverse. La jonction 110 présentant la tension de claquage inférieure en sens inver- se est la jonction destructible,tandis que la jonction 112 présentant la tension de claquage supérieure en sens in- verse est la jonction isolante. L'ouverture surdimensionnée 74 se situe direc- tement au-dessus de la jonction destructible 110, jonction sur laquelle ne chevauche que légèrement ou ne chevauche pas du tout la partie de la couche d'aluminium 76 qui re- pose sur la couche d'oxyde 40. Dans ce mode de réalisa- tion, il est nécessaire de réduire au minimum le chevau- chement de l'aluminium pour éviter que celui-ci ne pénètre dans les régions N 108. Dans un mode de réalisation spécifique, la couche 102 de type N a une concentration de dopage de 1018 atomes/cm3, la région Ni 108 une concentration de dopage de 10 atomes/cm3, alors que les régions P+ 10o4, 106 ont une concentration de dopage de b19 atomes/cm3. REVENDICATIONS 1. Cellule de mémoire semiconductrice comportant un substrat semiconducteur (10) dont une surface est re- couverte d'une couche isolante (12) sur laquelle est dé- posée une couche (14) de silicium polycristallin, dans laquelle est formée la cellule de mémoire, caractérisée en ce que la couche de silicium polycristallin comporte une pluralité de régions (16, 18, 20, 22) latéralement sé- parées constituant deux diodes (34, 36) montées en tête- beche et présentant des tensions de claquage différentes en sens inverse. 2. Cellule de mémoire selon la revendication 1, ca- ractérisée en ce que chacune des deux diodes est formée par deux régions de types de conductivité opposés, la dio- de (36) ayant la tension de claquage supérieure en sens inverse présentant une seule région (22) dont la concen- tration de dopage est sensiblement inférieure à celle de chacune des deux régions (16, 18) constituant l'autre dio- de. 3. Cellule de mémoire selon la revendication 2, ca- ractérisée en ce que les deux régions de la première dio- de forment une jonction semiconductrice isolante, tandis que les deux régions de la dernière diode forment une jonction semiconductrice programmable, la jonction semi- conductrice isolante présentant une superficie supérieu- re à celle de la jonction semiconductrice programmable. 4. Cellule de mémoire selon la revendication 1, ca- ractérisée en ce que ladite couche de silicium polycris- tallin comporte une première partie (22) de couche de pre- mier type de conductivité, une première région (16) de se- cond type de conductivité englobée dans ladite partie de couche et formant une jonction semiconductrice isolante (36) avec celle-ci, une seconde région (18) de premier type de conductivité englobée dans ladite région (16) et formant une jonction semiconductrice programmable (34) avec celle-ci, un premier conducteur métallique (28, 30) contactant ladite seconde région à un point se situant à une plus faible distance de ladite jonction semiconduc- trice programmable (34) que de ladite jonction isolante ainsi qu'un second conducteur métallique (24) connecté à ladite première partie de couche etisolé dudit premier conducteur métallique. 5. Cellule de mémoire selon la revendication 4, caractérisée en ce qu'elle comporte en outre une mince couche électriquement isolante (26) située sur ladite couche de silicium polycristallin, cette couche isolante séparant la jonction programmable (34) dudit premier con- ducteur métallique (28) et présentant une ouverture (29) à travers laquelle ledit premier conducteur métallique contacte ladite seconde région (18), ledit premier con- ducteur métallique comportant une partie qui est en con- tact direct avec ladite mince couche électriquement iso- lante, qui, chevauche sur ladite jonction programmable. 6. Cellule de mémoire semiconductrice selon la revendication 1, caractérisée en ce que ladite couche de silicium polycristallin comporte une partie de couche (38) de premier type de conductivité, une première région (52) de second type de conductivité englobée dans ladite partie de couche et formant une jonction semiconductrice isolante (86) avec cette partie, ainsi qu'une seconde ré- gion (58) de premier type de conductivité englobée dans ladite première région et formant avec celle-ci une jonc- tion semiconductrice programmable (84) qui est séparée de ladite jonction semiconductrice isolante, ladite pre- mière région ayant une concentration de dopage supérieu- re à celle de ladite partie de couche, et ladite seconde région ayant une concentration de dopage supérieure à celle de ladite première région. 7. Cellule de mémoire selon la revendication 6, caractérisée en ce que ladite couche de silicium poly- cristallin est surmontée d'une mince couche électrique- ment isolante (40a), dans laquelle est pratiquée une ou- verture (54) ne mettant à découvert qu'une partie de la- dite seconde région qui est séparée de ladite jonction semiconductrice programmable, un premier conducteur((76) contactant ladite seconde région à travers ladite ouver- ture et comportant une partie qui s'étend directement sur ladite mince couche électriquement isolante et che- vauche sur ladite jonction semiconductrice programmable. 8. Cellule de mémoire selon la revendication 7, caractérisée en ce que ladite seconde région (58) et la partie dudit premier conducteur métallique qui est en contact avec celle-ci, Sont réalisées à autoalignement à travers ladite ouverture. 9. Cellule de mémoire selon la revendication 1, caractérisée en ce que ladite couche de silicium poly- cristallin comporte quatre régions (90, 92, 94, 96) la- téralement séparées qui se succèdent comme suit: une première région (92) de premier type de conductivité, une deuxième région (94) de second type de conductivité formant une jonction semiconductrice programmable (100) avec ladite première région, une troisième région (90) de second type de conductivité ayant une concentration de dopage inférieure à celle de ladite seconde région, et une quatrième région (96) de premier type de conduc- tivité formant une jonction semiconductrice isolante (98) avec ladite troisième région, lesdites quatrième, deuxième, première et troisième régions présentant, dans cet ordre, des concentrations de dopage décroissantes. 10. Cellule de mémoire selon la revendication 9, caractérisée en ce que ladite couche de silicium poly- cristallin est surmontée d'une mince couche électrique- ment isolante (40), dans laquelle est pratiquée une ou- verture (54) ne mettant à découvert qu'une partie de ladite première région (92) qui est séparée de ladite jonction semiconductrice programmable, un premier con- ducteur métallique (76) contactant ladite première ré- gion à travers ladite ouverture et comportant une partie qui s'étend directement sur ladite mince couche électri- quement isolante et chevauche sur ladite jonction semi- conductrice programmable (100). 11. Cellule de mémoire selon la revendication 10, caractérisée en ce que ladite troisième région (90) cons- titue une partie original de ladite couche de silicium polycristallin, alors que lesdites première, seconde et quatrième régions sont formées par l'introduction de do- pants dans ladite couche de silicium polycristallin. 12. Mémoire semiconductrice-selon la revendication 1, caractérisée en ce que ladite couche (102) de sili- cium polycristallin est de premier type de conductivité et en ce qu'elle est m nie d'une première région (104) de second type de conductivité ainsi que d'une seconde région (108) de premier type de cond-uctivité présentant une concentration de dopage supérieure à celle de ladite couche de silicium polycristallin, ladite première et ladite seconde régions formant une jonction semiconduc- trice programmable (110) à une surface de ladite couche de silicium polycristallin, qui est munie en outre d'une troisième région (106) de second type de conductivité qui est séparée de ladite deuxième région et forme une jonction semiconductrice isolante (112) avec ladite cou- che de silicium polycristallin, ladite troisième région présentant une concentration de dopage supérieure à cel- le de ladite couche de silicium polycristallin. 13. Cellule de mémoire selon la revendication 12, caractérisée en ce que ladite couche de silicium poly- cristallin est surmontée d'une mince couche électrique- ment isolante (40), dans laquelle est pratiquée une ou- verture ne mettant à découvert qu'une partie de ladite première région (104) qui est séparée de ladite jonction semiconductrice programmable (110), un premier conduc- teur métallique (76) contactant ladite première région à travers ladite ouverture et comportant une partie qui se situe directement sur ladite mince couche électrique- ment isolante et s'étend au plus jusqu'à une faible dis- tance au-delà de ladite jonction semiconductrice pro- grammable. 14. Cellule de mémoire selon la revendication 13, caractérisée en ce que ladite première région et la par- tie dudit premier conducteur métallique qui est en con- tact avec celle-ci, sont réalisées à auto-alignement à travers ladite ouverture. 15. Mémoire comportant un système de cellules de mémoire selon une ou plusieurs des revendications précé- dentes, formé sur un substrat semiconducteur commun (10), les cellules étant arrangées en lignes et en colonnes.