La présente invention concerne des dispositifs semi-conducteurs et plus particuliêreeent des structures de dispositifs à effet de champ. L'effet Miller, qui améliore la capacité effective porte- -drain dans un dispositif à transistors à effet de champ (transistors FET) limite de façon importante la gamme de fréquence utile à l'intérieur de laquelle un dispositif à transistors FET peut fonctionner. Une des principales raisons de la vitesse relativement lente des dispositifs à transistors FET à porte isolée est la présence d'une capacite portedrain appreciable. Pour un dispositif du type travaillant en mode d'enrichissement, puisqu'il n'y a pas de canal initial présent avec une tension porte-source nulle, il est nécessaire que l'électrode de porte-s' & tende totalement au-dessus de la région d'intervalle entre la région de drain et la region de source de sorte qu'un canal conducteur peut etre obtenu entre ces deux régions lorsqu'on applique une tension de porte de polarité appropriée. L'électrode de porte est conçue de façon classique pour recouvrir à la fois les électrodes de drain et de source de sorte qu'un mauvais alignement quelconque léger dans la position de l'électrode de porte pendant le procede de fabrication n'entrainera pas une panne du dispositif. Ainsi, å cause du recouvrement de la region de porte et de la région de drain, et des électrodes de porte et de source et à cause de la couche d'isolation mince qui les sépare, on observera des valeurs appréciables de capacite parasite porte-drain ou porte-source dans des dispositifs à transistors FET à porte isolée classiques. En particulier, puisque le signal de sortie d'un étage amplificateur de type metaloxyde-silicium (MOS) est obtenu à partir de l'électrode de drain, tandis que le signal d'entrée est appliqué sur l'électrode de porte, la capacité porte-drain peut être considérée couine un condensateur de réaction ramenant la sortie à l'entrée. Puisque le signal de sortie est déphase de 180 par rapport au signal d'entrée a cause de l'inversion provoquée par l'amplificateur, le signal de réaction à travers le condensateur portedrain est un signal de contre-réaction ou réaction negative. Lorsque la fréquence de fonctionnement est accrue, l'effet de la capacité de contreréaction croIt aussi et le gain observe conence à diminuer rapidement. Pour des dispositifs de charge à transistors FET utilises dans des applications logiques statiques, le courant de drain en fonction de la caractéristique de tension drain-source doit être sature autant que possible, ce qui signifie que la tension de pincement devrai-t-être aussi faible que possible et que la pente de la caractéristique de saturation devra-etre aussi faible que possible. Une solution adoptée dans l'art antérieur pour atteindre une tension de pincement faible consiste à réaliser la porte du dispositif à transistor FET très étroite. Cependant, un dispositif à porte étroite présente une tension de seuil supérieure et par consequent le courant-est réduit au-dessous de la valeur désirée même avec une-longueur de porte minimum. Par consequent, un objet de l'invention consiste à accroître la reponse en fréquence des dispositifs à transistors FET actifs. Un autre objet de la présente invention consiste à réduire la tension de pincement dans des dispositifs de charge à transistors FET. Ces objets et autres sont réalisés par une configuration de porte de transistors FET de forme trapézo7daie décrite ici. Une porte de forme trapezoldale dont une petite extrémité est juxtaposée au drain du dispositif à transistors FET réduira la capacité porte-drain ou capacite de Millet dans un dispositif actif et réduira la tension de pincement dans un dispositif de charge à transistors FEr.- Cette modification dans la configuration de portes est simple à réaliser avec des techniques photolithographiques classiques et apporte une amélioration marquée dans les caracteristiques opérationnelles des dispositifs. D'autres objets, caractéristiques et avantages de la presente invention ressortiront mieux de l'expose qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préfere de celle-ci. La figure i represente le courant de drain en fonction des caractéristiques de tension drain-source pour un dispositif de charge à transistors FET pressentant une tension de pincement élevée et un second dispositif de charge a transistors FET présentant une tension de pincement faible. La figue 2 represente la configuration de porte pour une porte de dispositifs de charge à transistors FET améliorés La figure 3 représente les caractéristiques du courant de drain en fonction de la tension drain-source pour le dispositif de charge à transistors FET de la présente invention. La figure 4 représente une autre vue de la porte trapezofdale du dispositif de charge à transistors FET. La figure 5 est une représentation schématique d'un dispositif à transistors FET actifs dans un circuit inverseur statique simple. La figure 6 represente la configuration de porte de la présente invention pour un dispositif à transistors FET actifs. Dans un circuit logique statique, la caracteristique de courant de drain en fonction de la tension drain-source représentée sur la figure I doit se saturer autant que possible. La tension de pincement devrait être aussi faible que possible et la pente de la caractéristique de saturation devrait être aussi faible que possible. La courbe 1 de courant représentée sur la figure 1 montre la caracteristique pour une tension de pincement relativement élevée et la courbe 2 de courant de la figure 1 représente la caractéristique pour une tension de pincement relativement plus faible. On voit que la courbe caractéristique 2 est meilleure que la courbe caractéristique 1. La tension de pincement reduite d'un dispositif de charge à transistors FET travaillant en mode d'appauvrissement est réalisée conformément à l'invention, en diminuant la largeur de la porte 5-sur la face de drain 6 du dispositif à transistors FET, par rapport à la face 7 de la source plus large, telle que représentée sur la figure 2. Le modele de transistors FET le plus simple pour analyser le courant de drain d'un dispositif à transistors FET conduit à l'équation suivante: ID = IDO [d/Log (l+d)7' avec d = (W1 - WO)/WO, ou IDo est le courant pour une largeur WO qui est uniforme à travers le canal. Par exemple, si W1 = W0/2, ID = 0,722 ID0. Si W1 est petit, la tension de pincement sera réduite. D'ailleurs, par le fait que la largeur W croît du drain 6 à la source 7, la couche d'appauvrissement dans l'état de saturation s'etendra moins dans le canal sous l'électrode de porte 5 que si la largeur W1 était uniforme à partir de la source 7 vers le drain 6 dans la région de canal. La caractéristique améliorée du courant de drain en fonction de la tension drain-source pour la structure de porte représentée sur la figure 2, est représentée sur la figure 3. La courbe 1 représente la caractéristique pour W = WO. La courbe 2 représente la caractéristique pour W = W1. La courbe 3 représente la caractéristique pour la porte de forme trape- zoTdale de la figure 2. On peut pratiquement choisir une forme triangulaire avec W1 = O. Bien que l'expression ci-dessus conduise à un courant nul, le dispositif sera réellement saturé et W1 constituera la largeur du bord de la couche d'appauvrissement 8 prés de la région de drain 6, telle qu'illustrée sur la figure 4. Cette configuration réduira aussi la capacité de recouvrement porte-drain. Naturellement, pour obtenir le même courant, WO, situé sur la face de source 7, devra être accru. Mais la capacité porte-source de la charge n'est pas importante puisque la porte 5 est court-circuitee à la source 7 de toute façon pour un dispositif de charge à transistors FET travaillant en mode d'appauvrissement. L'application d'une configuration de porte triangulaire ou trapezoTdale sur un dispositif à transistors FET actif fournit des avantages supplémentaires. La figure 5 représente un diagramme schématique d'un circuit inverseur statique a transistors FET. Si, dans un inverseur, un dispositif actif régulier, rectangulaire travaillant en mode d'enrichissement est remplace par une configuration de porte trapézoTdale, telle que représentée sur la figure 6, et si le circuit commande le même courant, la capacité de porte-source sera accrue et la capacite porte-drain sera diminuée. Ceci est vrai à la fois pour les composants de surface et de recouvrement de la capacité de porte. En ce qui concerne la vitesse de commutation du circuit, à cause de l'effet Miller, la capacité de porte-drain Cgd est plus importante que la capacite de porte-source Cgs La capacité de porte effective est approximativement égale à la capacité de porte-source plus trois fois la capacité de porte-drain. AInsi, en réduisant la capacité de porte-drain, même si la capacité de porte-source est augmentée de la même quantité, la capacité de porte nette sera considérablement réduite. A titre d'exemples numériques, si un dispositif de porte rectangulaire à transistors FET réguliers a une largeur de 0,0254mm, la capacite de recouvrement d'oxyde mince de la porte sera de 0,054 picofarad sur les deux source et drain. Si on le remplace par un dispositif trapezoldal, le courant est, défini de la façon suivante: ID = IDo Ed/Log (1+d)], ou d = (W1 - Wo > / W0. Si on choisit W1/WO = 1/5, le rapport de Id/Ido = 0,497. Les dimensions du dispositif à porte trapezoldale commandant le même courant que le dispositif rectangulaire de 0,0254mn doivent être W0 = 0,051mm, W1 = 0,01mm. La capacité de recouvrement effective est pour le dispositif a transistors FET à porte trapézoidale: Cg = Cgs + 3 x Cgd = (2,01 + 3 x 0,402) (0,054) = 0,173pF. La capacité de recouvrement effective du dispositif à transistors FET a porte rectangulaire de 0,0254mn était de (0,0254 + 3 x 0,0254) x 0,054 = 0,216pf. Ceci montre une réduction de 20X de la capacité de recouvrement pour le dispositif à transistors FET à porte trapezoTdale. Le calcul ci-dessus de la capacité de recouvrement est une approximation utilisant juste la partie juxtaposée de la porte avec la source et le drain. Cependant, la conclusion qu'unie porte trapézoTdale réduit la capacité de recouvrement total reste valable pour un calcul plus rigoureux incorporant la surface de porte totale. Le concept d'une porte en forme trapezoTdale peut être utilise pour ajuster la capacité porte-diffusion dans un grand nombre d'applications de circuits pour un dispositif à transistors FET tel qu'un dispositif de transfert de signal transistors FET ou un dispositif de transfert de charge à transistors FET ou un dispositif à brigade à seaux. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est evident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Structure de transistor a effet de champ à porte isolee ayant une capacité porte-drain caractérisée en ce qu'elle comprend: une porte de forme trapezoTdale ayant sa petite dimension juxtaposée au drain du transistor à effet de champ. 2.- Structure selon la revendication 1 caractérisée en ce que le transistor a effet de champ est un dispositif actif. 3.- Structure selon la revendication 2 caractérisée en ce que ce dispositif actif est un dispositif du type a mode d'enrichissement. 4.- Structure selon la revendication 2 ou 3 caractérisée en ce qu'elle comprend en outre: un second transistor à effet de champ à porte isolée ayant sa source connectée a ce drain de ce dispositif actif, de sorte qu'un inverseur statique est formé avec ce second transistor à effet de champ fonctionnant comme dispositif de charge. 5.- Structure selon la revendication 2 ou 3 caractérisée en ce qu'elle comprend en outre: un second transistor à effet de champ à porte isolée, ayant sa source connectée à ce drain de ce dispositif actif et ayant une porte de forme trapezoTdale ayant sa petite dimension juxtaposée au drain de ce transistor a effet de champ, de sorte qu'un inverseur statique est forme avec ce second transistor à effet de champ fonctionnant comme dispositif de charge. 6.- Structure selon la revendication 4 ou 5 caractérisée en ce que ce dispositif actif est un transistor a effet de champ du type à mode d'enrichissement et ce dispositif de charge est un transistor à effet de champ du type à mode d'appauvrissement. 7.- Structure selon la revendication I caractérisée en ce que ce transistor à effet de champ est un dispositif de charge statique. 8.- Structure selon la revendication 7 caracférisee en ce que ce transistor à effet de champ est du type à mode d'appauvrtssement. 9.- Structure selon la revendication 7 ou 8 caractérisée en ce que cette porte est connectée à la source de ce transistor à effet de champ. 10.- Circuit à transistor à effet de champ ayant une caractéristique de courant de sortie améliorée caractérise en ce qu'il comprend: un transistor à effet de champ de charge travaillant en mode d'appauvrissement ayant son drain connecté à un potentiel de drain, sa source et sa porte connectées à un noeud de sortie, sa porte ayant une forme trapé zoTdale dont la petite dimension est juxtaposée à ce drain pour réduire la tension de pincement du dispositif de charge sans réduire de façon importante le courant du dispositif de charge dans sa region de saturation, un transistor à effet de champ actif travaillant en mode d'enrichissement ayant son drain connecté à ce noeud de sortie, sa source connectée à un potentiel de source et sa porte connectée à une source de signal d'entrée, de sorte que le courant du dispositif de charge n'est pas reduit de façon importante lorsque la tension au noeud de sortie s'élève vers ce potentiel de drain.