i 2011950 la présente invention se rapporte à un écrêteur et compresseur de signal basse fréquence (B.F.) et, plus particulièrement, à un tel dispositif possédant un circuit de rétroaction dans lequel la fraction du signal qui est écrêtée est utilisée pour atténuer le 5 signal d'entrée B.F. afin de comprimer le signal de sortie B.F. l'écrêtage implique normalement l'aplatissement d'une onde à un niveau arbitraire quelle que soit l'amplitude de la fraction de l'onde originale qui excède ce niveau d'écrêtage. Dans les systèmes de modulation B.P. pour lesquels on exige que le taux de modulation 10 reste inférieur à 100 fi , on utilise l'écrêtage par la base du signal B.P. afin d'empêcher que les excursions de ce dernier ne s'écartent au-dessous d'une ligne de base arbitraire et qu'il en résulte une modulation excessive de l'onde porteuse et, par conséquent, un élargissement du spectre de fréquence. 15 On utilise également des circuits de compression du signal B.P. dans les systèmes de modulation d'amplitude afin de limiter les niveaux B.P. à ceux qui produisent un taux de modulation inférieur à 100 fi. la compression du signal B.P. est normalement employée avec des amplificateurs B.F. lorsqu'on désire maintenir le signal 20 B.F. de sortie constant quelle que soit l'intensité du signal B.P. d'entrée. Une faible fraction du signal de sortie de l'amplificateur est échantillonnée par un redresseur de telle manière que la composante continue de sortie du redresseur corresponde à une intensité moyenne du signal de sortie de l'amplificateur. Cette tension re-25 dressée est alors appliquée sous forme d'une contre-réaction aux bornes de commande de l'amplificateur. Toute variation de l'amplitude moyenne du signal de sortie modifie ainsi la polarisation de l'amplificateur et, par conséquent, l'amplification de manière à rendre minimales les variations du signal de sortie de ,1'amplifica-30 teur. la constante de temps du circuit de sortie du redresseur est rendue très faible afin que l'amplification puisse suivre les fluctuations rapides de l'intensité du signal de sortie B.P. On peut s'attendre à ce que l'écrêtage d'un signal B.P. réduise quelque peu la fidélité, puisqu'une fraction du signal est 35 éliminée. Cependant l'écrêtage B.F. a l'avantage d'agir pratiquement instantanément, de sorte que le taux de modulation avec des signaux convenablement écrêtés ne peut jamais dépasser une valeur maximale choisie. les systèmes de compression du signal B.F. sont particulière-40 ment avantageux lorsqu'il s'agit de courants à fréquence vocale, 69 23425 2 2011950 puisque la constante de temps des circuits de sortie du redresseur peut être manipulée pour déterminer les caractéristiques particulières de la parole qui contrôlent le signal de sortie du compresseur. les circuits des compresseurs présentent un léger inconvénient 5 en ce sens que, même si les constantes de temps sont rendues extrêmement faibles, des variations rapides du signal d'entrée B.F. peuvent entraîner le signal de sortie B.F. à un niveau qui produira un taux de modulation supérieur à 100 /"o. Il apparaît, par conséquent, que des circuits qui auraient à la fois les avantages des systèmes 10 d'écrêtage B.F. et de compression B.F. seraient très appréciés pour les systèmes de modulation d'amplitude. Selon la présente invention, il a été imaginé un circuit qui utilise à la fois les techniques de l'écrêtage B.F. et de la compression B.F. pour maintenir constant le niveau de sortie d'un signal 15 B.F. quel que soit le niveau d'entrée du signal B.F. Un signal d'entrée B.F. est amplifié et appliqué par un transistor à émetteur asservi à une résistance de charge, le signal de sortie B.F. est écrêté par la base au moyen d'un transistor limiteur afin d'empêcher les excursions du signal de sortie B.F. d'atteindre une amplitude trop 20 basse, la fraction écrêtée du signal B.F. est détectée et la composante continue de sortie du détecteur est appliquée de manière à faire varier la valeur d'une résistance variable, du type à commande par tension, qui est prévue pour atténuer le signal d'entrée B.F. Par conséquent, un objet de la présente invention consiste à 25 réaliser un circuit d'écrêtage et de compression d'un signal B.F. présentant à la fois les avantages des systèmes d'écrêtage B.P. et de compression B.P. et dans lequel le signal de sortie B.F. est maintenu relativement constant quelle que soit l'intensité du signal d'entrée B.F. 30 Un autre objet de l'invention consiste à réaliser un tel cir cuit dans lequel : la fraction écrêtée du signal B.F. est utilisée pour contrôler un compresseur B.F. ; le niveau de polarisation du signal de sortie B.F. peut être facilement ajusté et modifié ; et les excursions du signal de sortie B.F. ne peuvent s'écarter au-des-35 sous d'un niveau prédéterminé. Ces objets et caractéristiques et d'autres encore de la présente invention apparaîtront plus clairement de la description détaillée qui suit ainsi que du dessin y annexé, qui est un schéma d'écrêteur et de compresseur B.F. selon l'invention, étant entendu 40 que ce dessin n'est donné qu'à titre d'exemple nullement limitatif. BAD OS'GîN^ 2011950 En se reportant maintenant à l'unique figure du dessin, on y voit ou*un signal d'entrée B.P. est appliqué à une borne 10 et est couplé pur une résistance 11 à la "base d'un transistor amplificateur 17, -Lequel constitue avec des résistances 16 et 18 et un condensateur 5 1y un amplificateur B.P. Le signal B.P. amplifié apparaissant au collecteur du transistor 17 est couplé par un condensateur 21 à la base d'un transistor 24 à émetteur asservi, la base de ce transistor / est polarisée à l'aide d'une tension +Vy appliquée à une borne 22 et agissant à travers un diviseur de tension 23» de sorte que la ten-10 sion résultante appliquée à la base du transistor 24 est Une tension continue de ligne de base +Y^ est ainsi établie sur l'émetteur du transistor 24, laquelle est égale à +V2 moins la chute de tension base-émetteur du transistor 24. le signal B.P. amplifié est superposé à cette tension de base et appliqué aux bornes d'une résis-15 tance de charge 33- l'émetteur d'un transistor limiteur 32 est connecté à celui du transistor 24 et la base du transistor limiteur 32 reçoit une tension +Y^ délivrée par un diviseur de tension 31 branché entre la masse et la borne 22 à laquelle est;appliquée la ten-«ion +V1. la tension +Vj est choisie de manière- èij' être supérieure à 20 la teiiaion +Y^ d'une valeur égale à l'excursion de tension négative autorisée d!u signal B.P» appliqué aux bornes de la résistance 33* On voit ainsi que le transistor limiteur 32 est normalement contre-polar isé tant que le signal B.P. ne s'écarte pas de sa valeur de coupure qui est égale à +V^ moins la chute de tension base-émetteur 69 23425 69 23425 4 2011950 signaux d'entrée B.F» croissante ou décroissants. Le circuit à résistance variable» en combinaison avec la résistance 11, atténue le signal d'entrée B.F. qui est appliqué à la borne 10 en fonction de la tension apparaissant aux bornes du condensateur 27. Il apparaît 5 maintenant que tant que le signal de sortie B.F. tend à être écrêté» 1© sispial d'entrée B.F. sera atténué ou, en d'autres termes» comprimé. signal de sortie B.F. se trouvera ainsi maintenu à son niveau convenable. Puisque le condensateur 27 constitue un court-circuit pour 10 les basses fréquences, les diodes Zener 13 et 14 agissent toutes les deux pour atténuer les* signaux d'entrée B.F. Les diodes 13 et 14 sont formées de préférence de diode Zener du type à basse tension dont les courbes caractéristiques montrent que leur impédance dynamique diminue lorsque la tension continue aux bornes de celles-ci 15 augmente. Le temps d'attaque du compresseur, lequel est le temps exigé par celui-ci pour réduire le gain à sa valeur appropriée après l'apparition brutale d'un grand signal à l'entrée B.F., est déterminé par la constante â© temps du circuit formé par le condensateur 27 £0 et 1®, résistasse 25. ï® temps de déclin du compresseur- lequel est le tempe exigé par celui-ci pour retourner à «on fonctionnement normal après qu'un grand signal à l'entrée B.F. ait diminué» set déterminé par la constante de temps du circuit formé du condensateur 27 25 Dans un but d'illustration nullement limitatif, les niveaux typiques de tension continue utilisés dans un circuit pratique selon la présente invention sont les suivants s IL = 16 volts g » S s S tnolts 3û = 5 volts ~¥& s 1,6 volt « los vml&asw. îzsatil©â=cessas il apposât sp.es 1® stimu 1 • éos-êvage gar la base sst c.a 1 volt. Ainsi la tension, appliquée aux bornes âela sréoistanee 33 a© peut aaisser de plus de 1 volt et toute 35 tendance de la tension à toaber au-dessous de ce niveau fait agir le circuit du compresseur pour atténuer le signal d'entrée B.F. d'une valeur suffisante pour maintenir ce niveau à 1 volt avec les limitations imposées par les temps de réaction des circuits à constante de temps mentionnés précédemment. 40 Bien que dans un but d'explication de l'invention une réalisa- i pan original 69 23425 5 2011950 tion particulière de celle-ci ait été représentée et décrite, il doit être entendu que divers changements ou modifications évidents à tout homme de l'art peuvent y être apportés sans s'écarter pour cela de l'esprit de l'invention ni sortir de son domaine. 69 23425 6 2011950 REVENDICATIONS 1. Circuit écrêteur et compresseur de signal basse fréquence (B.F.) destiné à maintenir sensiblement constant un signal de sortie B.P. délivré par un circuit de sortie indépendemment du niveau d'un signal d'entrée B.P. appliqué à un circuit d'entrée, caractérisé en 5 ce qu'il comprend : une première branche de circuit connectée entre les circuits d'entrée et de sortie et comportant un moyen polarisé de couplage appliquant un signal B.F. polarisé au circuit de sortie; une seconde branche de circuit connectée entre les circuits d*entrée et de sortie et comportant un moyen polarisé d'écrêtage destiné à 10 écrêter par la base une fraction du signal B.F. polarisé appliqué au circuit de sortie, et un moyen redresseur sensible à la fraction écrêtée du signal. B.F. polarisé pour procurer une tension de commande ; et une impédance variable à commande par tension incorporée dans le circuit d'entrée et sensible à la tension de commande pour 15 atténuer le signal B.F. délivré à la première branche de circuit par le circuit d'entrée. 2. Circuit écrêteur et compresseur selon la revendication 1, dans lequel la première branche de circuit comprend un amplificateur B.F. délivrant un signal B.F. amplifié au moyen polarisé de coup- 20 lage. 3. Circuit écrêteur et compresseur selon la revendication 2, dans lequel le moyen polarisé de couplage comprend un transistor à émetteur asservi polarisé dans le sens direct à un premier niveau de tension continue prédéterminé et recevant k sa base le signal 25 B.F. amplifié. 4. Circuit écrêteur et compresseur selon la revendication 3» dans lequel le transistor à émetteur asservi est polarisé dans le sens direct à ce premier niveau de tension continue prédéterminé par un moyen réglable de polarisation branché entre une source de 30 tension continue et la base de ce transistor à émetteur asservi. 5. Circuit écrêteur et compresseur selon la revendication 1, dans lequel le moyen polarisé d'écrêtage comprend un transistor limiteur polarisé dans le sens direct à un second niveau de tension continue prédéterminé. 35 6. Circuit écrêteur et compresseur selon les revendications 4 et .5, dans lequel le transistor limiteur est polarisé dans le sens direct à ce second niveau de tension continue prédéterminé par un moyen réglable de polarisation branché entre cette source de 8AD OftfèlMAL 69 23425 7 2011950 tension continue et la base de ce transistor limiteur® 7. Circuit écrêteur et compresseur selon la revendication 6, dans lequel l'émetteur du transistor à émettes asservi et celui du transistor limiteur sont interconnectés, et le premier et le second 5 niveau de tension continue prédéterminé soat choisis ds telle manière que normalement la tension apparaissant à 15 émetteur du transistor à émetteur asservi contre-polarise le transistor limiteur, ®t dans lequel le point d'interconnexion des émetteurs du transistor à émetteur asservi,et du transistor limiteur est connecté au circuit 10 de sortie. 8. Circuit écrêteur et compresseur selon la revendication 1, dans lequel le moyen redresseur comprend un transistor amplificateur et redresseur dont le circuit de sortie possède des moyens à cens- ' tante de temps déterminant la réponse dynamique ds la teasion êo 15 commande agissant sur l'impédance variable à commande par tensieau BAD ORIGINAL,