La présente invention concerne un circuit intégré semi-conducteur et un procédé de fabrication d'un tel circuit et elle a plus particulièrement pour objet la formation d'une région isolée dans un substrat fait d'vsn matériau semi=conducteur et dans au moiîB une couche semi-conductrice disposée dans ce substrat. Pour former une région isolée sur. un circuit intégré semiconducteur, la pratique utilisée jusqu'ici consisté-à former d8a-bord une région enrobée de type n£ , ayant une concentration élevée d'impuretés de type n, sur l'tme des faces d'un substrat fait d'un matériau semi-conducteur de type £, en un endroit déterminé de cette face, à provoquer une croissance épitaxiale d'uiië couche semi-conductrice de type n sur ladite face du substrat et à diffuser une impureté de type ^ dans la partie de la couche épitaxiale de type n qui se trouve autour de la périphérie de la couche enrobée pour former une région de diffusion de type £ atteignant la face précitée du substrat, de façon à former une région isolée au-dessus de la région enrobée. Dans le circuit intégré semi-conducteur ainsi formés la couche épitaxiale de type n a une épaisseur comprise en général ' entre 8 et 15 microns, de sorte que le temps nécessaire pour former la région de.diffusion de type .ja est compris entre 6 et 8 heures. Le résultat est que pendant la formation de la région de diffusion de type £, l'impureté de type n se trouvant dans la couche enrobée de type n+ est diffusée également dans la couche épitaxiale de type n, ce qui vautàune diminution de l'épaisseur de la couche épitaxiale de type n . Un autre inconvénient est que la résistance spécifique d'une telle couche épitaxiale de type n ne peut, être mesurée directement par le procédé des quatre. points utilisée habituellement pour la mesure des résistances spécifiques ou résis-tivités car un courant peut traverser la région enrobée de type n+ voisine de la couche épitaxiale de type n. La présente invention a en conséquence pour objet de diminuer le temps nécessaire pour effectuer une diffusion sélecti-ve afin de former une région isolée dans un substrat fait dsun matériau semi-conducteur. ïj,'invention a également pour objet de réaliser un élément semi-conducteur amélioré qui puisse être mesuré, en ce qui • BAD ORIGINAL ' 19487 2 201Q824 concerne la résistance spécifique d'une couche semi-conductrice de type n, telle que la couche épitaxiale susmentionnée, placée dans ledit 'élément, par exemple par. le procédé classique des quatre points . et • qui présente des performances aussi uniformes que possible. l'invention a également pour objet dféliminer l'inconvénient; qui consiste dans le fait que la diffusion d'une impureté à partir de la couche enrobée provoque une diminution de 1* épaisseur de la couche adjacente qui la recouvre, comme ceci se produit dans l'art antérieur et d'utiliser, de façnn positive, cette diffusion de l'impureté. L'invention à encore pour objet de rendre possible la réa-sation simultanéed'une phase de diffusion ayant pour but la formation' d'une base dans une région isolée puis d'une autre phase de diffusion ayant pour but la formation de la région isolée, simplifiant ainsi la phase de diffusion; I/invention permet d'obtenir un circuit intégré semi-conducteur comprenant une première couche d'un matériau semi-conducteur ayant un premier type dë conductibilité, une région faite d'un matériau semi-conducteur, disposée en un endroit déterminé de l'une des surfaces de la première couche et présentant un second typé de conductibilité et une concentration en impureté élevée, et une secondé couche de matériau semi-conducteur ayant le premier typé de conductibilité et obtenue par croissance épita-aale à la fois sur'ladite première couche et ladite région, ledit circuit étant caractérisé en ce qu'il comporte une troisième couche de matériau semi-conducteur du second type de conductibilité obtenu par croissance sur la seconde couche, la partie de la seconde couche qui est interposée entre ladite région et ladite troisième couche ayant sa conductibilité transformée en conductibilité du second type par la diffusion des impuretés à partir de ladite région au cours du traitement à la chaleur. .De préférence la seconde couche et la troisième couche sont obtenues par croissance épitaxiale. . Le circuit intégré semi-conducteur peut, de préférence, comporter tune •première région de diffusion, pour former. une région " électriquement isolée .et une:s©cç$idç .région de diffusion consti- ' • BAD ORIGINAL 69 19487 2010824 » / t tuant une "base, ces régions de diffusion étant formées simultané- • -\ ment. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre. 5 Dans les dessins annexés donnés uniquement à titre d'exem ple : - les figures 1a et 1b sont des coupes partielles d'un circuit intégré semi-conducteur à diverses étapes du traitement selon l'art antérieur, 10 - les figures 2a, 2b et 2c sont des coupes partielles d'un circuit intégré semi-conducteur représenté à différentes étapes du traitement selon l'invention. Dans les figures les mêmes chiffres de référence désignent des composants identiques ou correspondants. 15, La figure 1a montre une structure de pastille en matériau semi-conducteur traitée.selon le procédé classique d'obtention d'un circuit intégré semi-conducteur après la réalisation du procédé de diffusion pour former une région électriquement isolée. La pastille représentée comporte un substrat 10, fait en un maté- 20 riau semi-conducteur convenable quelconque , par exemple du silicium de type £ ayant une résistivité comprise entre 10 et 50 ohms par centimètre et une région enrobée 12 du type n+ formée par exemple par diffusion d'une impureté convenable quelconque du type n en un endroit prédéterminé de l'une des faces du subs- 25 trat 10, avec une concentration d'impureté de surface comprise 18 20 entre 10 et 10 atomes par centimètre cube de matériau semiconducteur et à une profondeur comprise entre 5 et 10 microns. Une couche épitaxiale 14 de type n est déposée sur la face du substrat 10 comportant la région enrobée 12. La couche 14 peut-50 être formée par exemple parpatsse épitaxiale de silicium de type n à la fois sur la surface libre du substrat 10 et sur la surface de la région enrobée 12. On utilise ensuite la technique de diffusion sélective pour former une région de diffusion 16 de type £ dans la couche épita-55 xiale 14*allant de la surface libre de celle-ci jusqu'à la surface du substrat 10 de type jï, de façon à entourer la partie de la couche 14 de type n qui se trouve au-dessus de la région 12 BAD ORIGINAL 69 19487 4 2010824 de type nf , isolant ainsi ladite partie du reste de la couche 14. Une région isolée est donc formée de la région enrobée 12 de type n+ et de la partie de la couche épitaxiale 14 de type n qui est placée au-dessus de ladite région 12. 5 On forme ensuite une bsse 18 de type £ par exemple sur la partie isolée de la couche épitaxiale 14 de type n, par exemple par une technique de diffusion comme représenté à la figure 1b. Le mode de réalisation tel que représenté aux figures 1a et 1b présente les inconvénients décri-ts précédemment . 1q L'invention a pour but d'éliminer ces inconvénients et elle sera décrite ci-après en se référant aux figures 2a , 2b et 2c« Dans la figure 2a un substrat 10 fait en un matériau semiconducteur ayant une conductibilité de type £ comporte, formée en un endroit prédéterminé de l*une de ses faces, une région enrobée 15 12 de type n+. Le subàrat 10 et la région 12 peuvent être identiques au substrat 10 et à la couche enrobée 12 de l'élément représenté à la figure 1a. Une couche 20 de type £ est déposée sensiblement sur la totalité de la surface du substrat 10, y compris la région enrobée 12, par la technique classique de pouâfe épita-20 xiale . La couche 20 peut, par exemple , être constituée par du silicium et avoir une résistivité comprise entre 2 et 10 ohms par centimètre et une épaisseur comprise entre 0,5 et 5 microns. Comme représenté à la figure 2a, une couche 14 de type n est déposée sur la surface libre de la couche épitaxiale 20 de type £ 25 par la technique classique de pousse épitaxiale. La couche épitaxiale 14 de type n peut être également constituée par du silicium et avoir une résistivité comprise entre 0,2 et 5 ohms par centimètre et une épaisseur comprise entre 3 et 5 microns. Si on le désire les couches 2j0 et 14 peuvent pousser de façon continue^ les 30 matériaux semi-conducteurs étant de- types différentes Pour isoler électriquement la partie de la cfiruche épitaxiale 14 de type n qui se trouve au-dessus de la région enrobée 12 du reste de cette couche, on tfcilise le procédé de diffusion sélective classique pour former, dans la couche 14 de type n , une 35 région de diffusion 16 de type £, de façon que cette région 16 s1 étende sur toute l'épaisseur de la couche 14 et qu'elle entoure ladite partie de la couche 14 qui se trouve au-dessus de la région M OftiGWAL 69 19487 5 2010824 enrobée 12(voir la figure 2'b). Dans 1'"exemple représenté le temps de réalisation de cette diffusion sélective peut être compris entre une et deux heures . • Pendant les différents traitements à la chaleur effectués 5 jusqu'à ce que la région de diffusion 16 ait été formée, par exemple pendant la pousse épitaxiale de la couche 14 de type n et la formation de la région de diffusion 16, là partie de la région enrobée 12 de type n+ qui possède une concentration élevée d1 impureté de "type n et qui se trouve au voisinage dë la surface 10 de séparation entrç la région 12 et là couche 20 ,tend à se diffuser dans la partie voisine de ladite couche 20 qui la recouvre f et à transformer sa conductibilité, la' faisant passer du type £ au type n. Par'conséquent, après la formation de la région de diffusion 16,1a partie de la couche 20 qui se trouve au-dessus 15 de la région enrobée 12, change de type de conductibilité et-donne une région 22 de type n faisant corps avec la couche 14 de type n (voir la figure 2b). On voit ainsi qu'il existe une . région isolée formée par la couche enrobée 12 de type n+ . la région ayant eu son type de conductibilité transformé , dans le 20 cas présent la région 22 de type n et la partie de la couche de : type n qui est entourée par la région de diffusion 16 de type £„ la partie de la couche 14 de type n a±Ei isolée peut être munis d'une région 18 de type £ (voir la figure 2c) de façon à former une diode avec la couche 22 de type n et la partie de la couche 25 14 de type n qui se trouve au voisinage de la région 18. Si on le désire les régions 16 et 18 peuvent être formées simultanément par diffusion. On peut fixer ensuite une paire d'électrodes à la région 18 de type £ et à la partie libre de la couche 14 de type n, tandis que le substrat 10 peut être relié à la masse, quoique 30 ceci ne soit pas représenté à la figure 2c. En résumé l'invention prévoit des moyens pour transformer la partie de la couche 14 de -type £ interposée entre,.la .région enrobée 1-2 de type n* et la couche 22 de type n en la région 22-de " type £ par la diffusion d'impuretés de type n venant de la couche '■>5 12 de type n+ dans ladite partie de la couche 14 de type £ "pendant 3e traitement h la chaleur. Par conséquent, là-durée de la - diffusion sélective pour effectuer l'i's'olation peut ê'trè - * ORIGINAL 69 19487 6 20108.24 diminuée de la durée de diffusion'-.qui serait requise pour la couche 20. En raison de la présence de là couche 20 de type £ disposée entre la région 12 de type n^ et la couche .14 de type n, la résistance spécifique de la couche 14 de type n peut être mesu-5 rée avec précision, par exemple par le procédé dés quatre, points, pendant la pousse épitaxiale de ladite couche 14 -de type n. ceci ci a pour résultat la fabrication ^éléments semi-conducteuis ayant des performances uniformes. L'intention élimine de plus l'inconvénient qui résulte du fait que la-diffusion des impuretés de la 10 région enrobée dans la couche qui la recouvre provoque, de façon effective, une diminution de 1*épaisseur de cëtte dernière couche. Bien que l'invention ait été décrite en se référant à un substrat fait d'un matériau semi-conducteur ayant une conductibilité de type £, on *oit que cette invention est applicable également 15 aux'substrals faiis de matériau* semi-conducteurs de type n . -On voit également, qu'on peut former , dans la région isolée 12-22-14, un transistor ou tout autre dispositif semi-conducteur. L'invention n'est mllement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre, d'exemple. 20 En particulier, elle comprend tous lesmoyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles-ci sont exécutées selon l'esprit de l'invention. . B£D OFUG;lNAL, ; 69 19487 7 2010824 REYEIBICiTI&lfS- 1 . Circuit intégré sémi-conducteur du type comportant une première couche faite d'un matériau semi-conducteur d'un premier type de conductibilité, une région faite d'un matériau semi-5 conducteur, placée en endroit déterminé de l'une des surfaces de ladite première couche et ayant un second type de conductibilité et une concentration en impureté élevée, une ssconde couche faite d'un matériau semi-conducteur ayant le premier type de conductibilité et obtenxepar croissance à la fois sur ladite 10 première couche 'et ladite région, caractérisé en ce qu'il comporte une troiaème couche, faite d'un matériau semi-conducteur du second type de conductibilité et obtentepar croissance sur ladite seconde couche, la partie de ladite seconde couche qui est interposée entre ladite région et ladite troisième couche ayant sa 15 conductibilité transformée en conductibilité du second type par suite de la diffusion des impuretés venant de la région précitée pendant le traitement à chaud. 2. Circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce que lesdites seconde et troisième couches semi- 20 conductrices sont obtenues par croissance épitaxiale. 3. Circuit intégré semi-conducteur selon la revendication 1, caractérisé en ce qu'il comporte en outre une première région de diffusion destinée à former une région électriquement isolée etuoe seconde légion de ctiffu sion constituant une base, les deux régions 25 . précitées étant formées' par diffusion simultanée 4. Procédé pour la fabrication d'un circuit intégré semiconducteur caractérisé en ce qu'il consiste à former, en un endroit déterminé de l'une des surfaces cftaae première couche , en un matériau semi conducteur ayant un premier type de conductibi- 30 lité, une région faite d'un matériau semi-conducteur ayant un second type de conductibilité et une concentration en impureté élevée, à faire pousser une seconde couche d'un matériau conducteur ayant le premier type de conductibilité à la fois sur ladite première couche et ladite région, à faire pousser une troisième 55 couche d'un matériau semi-conducteur ayant le second type de conductibilité sur ladite seconde couche et à transformer la conductibilité de la partie de la seconde couche qui est interposée entre ladite région et ladite troisième couche " -en une BAD OaiGJNAL 69 19487 8 2010824 conductibilité du second type par diffusion des impuretés de ladite région au cours du traitement à la chaleur. 5. Procédé selon la revendication 'A, caractérisé en ce •que lron provoque des croissances épitaxiales de la seconde et 5 de la troisième couche semi-conductrices. 6. Procédé selon la revendication 4> caractérisé en ce qu'il consiste en outre à former une première région de diffusion, pour constituer une région isolée électriquement et une seconde région de diffusion destinée à constituer raie base , ces régions 10 étant formées par diffusion simultanée. \ sad original ' ~- — *—O