La présente invention se rapporte R un procédé et un montage de circuits pour l'enregistrement et la lecture de données sur des cartes de compte magnétiques, lesquelles sur au moins un de leurs bords sont équipées d'un support de données ou dtinfor- mation, sur lequel les informations contenues par la cartes sont enregistrées et dont elles sont lues (Fig. 1). Les informations constituées par plusieurs bits, a lire en série, de chaque signal sont subdivisées dans le meme sens en plusieurs groupes par signal, groupes dont chacun est, au moyen d'un système d'enregistrement et de lecture individuel indépendant des autres pistes, enregistré et lu dans une piste d'enregistrement individuelle, de manière telle que les données de chaque groupe sont entrées en série dans un registre de décalage (SR) associé au groupe et sont ensuite transférées, collectées, dans un registre tampon (SR), apres quoi les groupes de données contenus dans les registres tampon de tous les systemes sont prélevés en commun par l'ordinateur (C). Certes, l'inclinaison des cartes de compte est généralement très réduite, mais à des distances entre bits de 0,1 mm seulement elle peut conduire R un décalage entre les octets ou entre ces octets et la piste de synchronisation, et par conséquent à des erreurs de lecture de la tete de lecture L. Si l'on veut éviter avec certitude ces erreurs de lecture, il est nécessaire de prévoir une distance entre bits plus grande que le décalage découlant de l'inclinaison maximale autorisée par le mécanisme d'introduction. De ce fait, il est évident que la densité des bits, et des lors la capacité de la mémoire, seront réduites en conséquence, et malgré cela, dans des circonstances particulièrement défavorables, des erreurs risquent de se produire, comme l'apprend l'expérience. Si en revanche on utilise une écriture de phase à une seule piste pour I'enregistranent des données, une inclinaison de la carte, certes ne pourrait plus donner naissance à des erreurs, mais la synchronisation précise entre la cadence d'interrogation et la vitesse de la carte, indispensable pour une lecture sans erreurs de l'écriture de phase, ne peut plus être atteinte de la manière traditionnelle, étant donné que les cartes sont trop courtes pour l'obtention d'une vitesse de passage exactement constante. Dès lors, l'écriture de phase n'est pas, dans le procédé traditionnel, appropriée pour les cartes de compte magnétiques, et par ailleurs la longueur utile du support d'information serait trop réduite pour une mémoire de capacité suffisante. La présente invention a pour objectif de créer un procédé et un montage de circuits pour l'enregistrement et la lecture des données sur des cartes de compte magnétiques, dans lesquels d'une part la capacité de mémoire nécessaire est prévue avec certitude tandis que d'autre part l'inclinaison maximale possible de la carte lors de l'introduction ne peut conduire à des lectures erronées. Conformément à l'invention, cet objectif est atteint par le fait que les informations constituées par plusieurs bits à lire en série de chaque caractère sont groupées dans le même sens en plusieurs groupes par caractère ou signal, groupes dont chacun est enregistré et lu dans une piste individuelle au moyen d'un système d'enregistrement et de lecture individuel et indépendant des autres pistes,de manière telle que les données de chaque groupe sont, en série, entrées dans des registres de décalage correspondants et sont ensuite, d'une manière groupée, transférées dans des registres tampon correspondants, après quoi les groupes de données contenues dans les registres tampon de tous les systèmes sont prélevés en commun par l'ordinateur.De préférence, chaque signal cons titué par un octet est subdivisé en deux tétrades comprenant ltune bit 1 à bit 4 et l'autre bit 5 à bit 8, et est enregistré sur deux pistes parallèles au moyen de deux systèmes séparée comprenant chacun un registre de décalage et un rustre tampon, la lecture se faisant de même. Certes, la mise en oeuvre de ce procédé peut être faite également avec d'autres écritures dtentegistrement, mais l'application de l'écriture de phase est préférable. A cet effet toutefois, la synchronisation dont il a déjà été question plus haut doit etre assurée, et l'invention prévoit dans ce but que le moteur du mécanisme dtentrainement des cartes comptables est alimenté par une tension constante, tandis que la fréquence du générateur de cadence ou de rythme engendrant le cadence de travail,est réajustée constamment proportionnellement à la variation de la vitesse de rotation du moteur.A cet effet il est utile que le moteur-burnisse, par l'intermédiaire d'au moins un disque de cadence qui lui est relié, des impulsions de vitesse de rotation, et que la différence dans le temps entre ces impulsions et les impulsions de la cadence de travail engendrée par le générateur de cadence sert à aa-formation de signaux lesquels, après intégration, fournissent la tension de régulation pour son oscillateur. D'autres caractéristiques de l'invention seront décrites avep r référence aux Figs. 2 à 7 du dessin annexé. La Fig. 2 illustre un exemple schématique de la disposition des pistes sur un support d'information ou de données. La Fig. 3 est un diagramme de déroulement du processus d'enregistrement ou de lecture avec une disposition des pistes conformément à la Fig. 2. La Fig. 4 est un diagramme bloc pour l'exemple d'une transsmission de données. La Fig. 5 est un diagramme d'impulsions de la transmission selon la Fig. 4. La Fig. 6 est un exemple de montage de circuits pour la synchronisation de la cadence d'interrogation avec la vitesse de passage de la carte de compte magnétique, en schéma de principe. La Fig. 7 est un diagramme dtimpulsions de la synchronisation selon la Fig. 6. En cas de synchronisation assurée, l'écriture de phase à auto-cadence présente l'avantage résidant dans le fait qu'elle ne consiste qu'en une piste et n'est dès lors pas influencée par des inclinaisons du support d'information. La densité des bits et la capacité de la mémoire peuvent dès lors être relativement grandes. Dans l'exemple de réalisation selon les Figs. 2 à 5, l'invention prévoit d'accroitre encore la capacité de la mémoire, par enregistrement sur double piste, sans que des lectures erronées puissent être occasionnées par une inclinaison de la carte. Cette disposition est décrite ci-après plus en détail. Les bits a lire en série sont, conformément à l'invention, subdivisés en groupes ou en blocs, enregistrés sur des pistes de phase individuelles. I1 est également possible , par exemple, de placer trois blocs sur trois pistes, mais en général deux pistes conformément a la Fig. 2 sont suffisantes. Dans ce cas l'une des deux pistes contient les tétrades bit I - bit 4 et l'autre piste les tétrades bit 5 - bit 8. Pour que dans le cas de pistes parallèles de cette nature, les erreurs résultant de l'introduction inclinée des cartes soient éliminés avec certitude, l'invention prévoit qu'à chaque piste soit associé un système qui lui est propre, de telle sorte que chaque piste reçoit sa propre cadence au sein d'un signal. Depuis chaque piste, les données d'un signal sont injectées en série dans un registre de décalage SR individuel et sont transférés de ce registre de décalage vers un registre tampon y raccordé. Les registres tampon PR transfèrent alors en parallèle les données R l'ordinateur, mais cela seulement lorsque toutes les données d'un meme signal sont arrivées dans les deux registres tampon PR. Comme le montre la Fig.3, on dispose pour cela du temps de presque quatre cycles de décalage, de telle sorte que des différences de temps dans le déroulement entre les systèmes individuels de différentes pistes ne peuvent jouer de rôle nuisible. C'est seulement après la fin du transfert qu'a lieu l'entrée du signal suivant. Une erreur due à l'inclinaison de la carte de compte ne pourrait par conséquent se produire théoriquement que si l'inclinaison avait une valeur telle qu'on se trouverait en présence d'un décalage entre les deux pistes qui serait supérieur à quatre distances de bits. Une inclinaison de cette ampleur est toutefois pratiquement exclue et au surplus, dans un tel cas, un verrou pourrait entrer en activité, qui permettrait de déceler l'erreur. Le schéma du circuit mettant en oeuvre le procédé suivant l'invention est représenté à la Fig. 4, qui se réfère à l'exemple suivant la Fig 2 , où chaque octet est subdivise en deux tétrades. Le transfert de l'information dans le registre de décalage SR n'a lieu lors de l'enregistrement avec le rythme de transfert qu'après que la tétrade précédente ait été chassée complètement du registre de décalage SR. Les registres de décalage SR sont synchronisés avec la cadence des bits. A partir de la liaison exclusive OU de la position à poids le plus faible du registre de décalage avec la cadence de bits est engendrée l'écriture de phase de la manière en elle-même connue. Pour le procédé de lecture, on a prévu un circuit qui transfère dans un registre de décalage d quatre bits l'information arrivant en série de chaque tétrade, indépendamment de l'autre tétrade du même signal. Après quatre cycles de décalage, tous les bits d'une tétrade se trouvent dans le registre de décalage SR et le contenu du registre est alors transféré en parallèle à un registre tampon PR. C'est seulement lorsque les deux tétrades se trouvent dans les registres tampon PR qui leur sont associés que le signal est annoncé comme étant présent. Dans un cas extrême, la tétrade qui est arrivée la première peut attendre l'autre pendant une durée pmuvant presque atteindre quatre durées & bit. Le diagramme bloc de la Fig. 4 représente l'un des systèmes individuels Far piste et le déroulement dans le temps est illustré dans le diagramme d'impulsions de la Fig. 5. A partir des flancs des signaux PD arrivant depuis l'amplificateur de lecture L est récupéré le rythme de bit T. Cela a lieu à l'aide d'une liaison exclusive OU G1 avec les signaux VD retardés par l'élément de retardation VG. Etant donné toutefois que le registre de décalage SR ne peut recevoir un rythme de décalage que lorsque le flanc contient une information, les autres bits T, apparaissant a la moitié de la durée du bit ( pour des bits successifs de même nature ) doivent être bloqués. Cela a lieu par un verrouillage Sp à la porte G2, verrouillage commandé par un compteur d'impulsions IZ.Au compteur d'impulsions IZ sont injectées 128 impulsions par durée de bit, lui-même étant toutefois limité à 96 impulsions. I1 est mis en marche par le premier rythme de décalage et verrouille ensuite la porte G2 jusqu'S ce qu'il ait atteint sa position terminale, donc la situation de comptage de 96, ce qui correspond approximativement aux trois quarts de la durée d'un bit. Lorsque la position terminale est atteinte, le verrouillage Sp sur la porte G2 est de nouveau ouvert. De ce fait, tout rytbmeapparaissant approximativement à la moitié de la durée du bit et ne contenant pas d'information est éliminé, tandis qu'à la durée de bit entière, un rythme de célage peut de nouveau passer. En fonction du mode d'exploitation, les données D1 ou D2 sont prélevées et sont ensuite glissées vers la droite ou vers la gauche. Avec le mode d'exploitation " lecture lors de l'introduction" sont lus d'abord les bits du poids le plus élevé, donc les données D2 sont lues et déplacées vers la gauche. Lors de la "lecture après écriture", en revanche, les bits du poids de plus faible sont reçus en premier lieu; dans ce cas il faut donc lire D1 et la glisser vers la droite.Etant donné que lors de la "lecture lors de l'introduction" et lors de la "lecture après écriture", la carte comptable est déplacée dans des directions différentes, ce qui correspond à une inversion de l'information, il est nécessaire d'alimenter au registre de décalage SR correspondant dans un cas les données originales DI et dans l'autre cas les données inversées D2. Un compteur de bits BZ compte les rythmes de décalage et après quatre rythmes produit le transfert de la tétrade, du registre de décalage SR vers le registre tampon PR, ainsi que le démarrage de la bascule "prêt" FF, lequel signale que la tétrade est prête. Il subsiste alors unie durée de quatre temps de bit, pour prélever la tétrade dans le registre tampon PR, après quoi 1'ancienne information dans le registre tampon PR est effacée par l'entrée d'une nouvelle tétrade provenant du registre de décalage SR. Le procédé décrit plus haut fait appel à ltécriture de phase, dans laquelle chaque piste est synchronisée individuellement , la cadence étant dérivée de la succession dans le temps de changements de flux. Comme on l'a déjà signalé plus haut, une protection contre les erreurs n'est offerte que si une synchronisation précise avec la vitesse d'avancement de la carte de compte magnétique est assurée, donc s'il ne peut se produire un décalage des rythmes. d'information. En raison de la faible longueur des supports d'information sur les cartes de compte magnétiques, l'application de méthodes connues de synchronisation n'est pas possible. Une subdivision des informations , en blocs, avec des signaux de synchronisation intermédiaires, réduirait dans une mesure inadmissible la capacité de la mémoire, et une adaptation de la vitesse de rotation du moteur à une cadence d'écriture fixe est impossible en raison de la longueur réduite du support d'information. La présente invention prévoit d'exploiter avec une tension constante le moteur de l'entrainement des cartes de compte magnétiques et de réajuster avec précision la fréquence du générateur de rythme proportionnellement à la variation de la vitesse de rotation du moteur. A cet effet, le moteur pourra, par l'intermédiaire d'au moins un disque de cadence qui lui est relié, fournir des impulsions de vitesse de rotation, et sur la base de la différence dans le temps entre ces impulsions et les impulsions de cadence ou de rythme, on formera, conformément à l'invention, des signaux lesquelles, après intégration, fourniront la tension de réglage pour l'oscillateur du générateur de rythme. Une forme de réalisaticn d'un tel montage de circuits est représentée à la Fig. 6, et la Fig. 7 illustre un diagramme d'impulsions de la synchronisation produite par ce montage. Le générateur de rythme contient un oscillateur, composé des portes G3 et G4 , ainsi que de la résistance R4 et du condensateur C2. Les éléments de construction R4 et C2 déterminant la fréquence de l'oscillateur sont de préférence fixes et conçus de manière telle que la fréquence de base est inferieure à la fréquence de consigne y compris la tolérance prédéterminée ( qui est fonction des variations de la vitesse de rotation du moteur). Dès lors, l'.oscillateur avec ces éléments de construction R4,C2 ne peut etre réglé au-dessous de cette fréquence de base. L'oscillateur injecte le rythme ou la cadence de travail TO et en même temps un nombre déterminé d'impulsions dans un compteur, par l'intermédiaire duquel la synchronisation est effectuée par le fait que la fréquence du rythme de travail TO est adaptée à celle du rythme du moteur TM. La régulation de l'oscillateur a lieu par le fait qu'à l'élément RC R4,C2 est alimentée depuis l'amplificateur d'opération par l'intermédiaire de la résistance R3 et de la diode de découplage D3 une quantité plus ou moins grande de courant, une quantité plus grande de courant produisant une augmentation de la fréquence de ltoscillateur, et une quantitémoins grande de courant produisant un abaissement correspondant de cette fréquence. Le disque de rythme ou de cadence relié au moteur fournit le rythme ou la cadence TM du moteur, sur le flanc positif duquel est placé une bascule FF1. La sortie Q de celui-ci passe alors logiquement à "O", ce qui supprime le blocage ou le verrouillage du Compteur. Les sorties'des portes G1 et G2 sont sur "0"- ou "1" et sont dès lors toutes deux découplées par l'intermédiaire des diodes DI et D2 du condensateur de charge C1. Pendant une demi-période du rythme ou cycle de moteur TM, il faut que dans le compteur arrivent un nombre déterminé d'impulsions à partir de ltoscillateur. Lorsque cette position imposée du compteur est atteinte avec précision, il existe une synchronisation exacte entre le rythme du moteur TM et le rythme de travail TO. Dans ce cas , le flanc arrière de TM apparaît simultanément avec le signal de remise à zéro pour la bascule FFI , et les sorties des portes G1 et G2 et dès lors l'alimentation de courant à l'oscillateur restent inchangées( voir le diagramme a) dans la-Fig. 7).Dès lors, la tension est diminuée à- la sortie de l'amplificateur, et moins de courant est alimenté à l'oscillateur, ce qui à son tour produit une diminution de la fréquence du rythme de travail TO ( et en même temps aussi du nombre d'impulsions alimentées au compteur). En revanche, lorsque la vitesse de rotation du moteur augmente, le flanc arrière de TM apparît déjà pendant que Q est encore sur BO". ta sortie de la porte G1 passe alors à "î" et charge le condensateur CI, ce qui produit une augmentation de la tension à la sortie de l'amplificateur et dès lors, par suite d'une alimentation de courant accrue à l'oscillateur, une augmentation de la fréquence du rythme de travail TO ( voir le diagramme c) dans la Fig. 7). Dans les deux cas il est particulièrement avantageux que les écarts de la fréquence du rythme du moteur TM de celle du rythme de travail TO sont directement proportionnels à l'augmentation de tension déclenchée dans l'amplificateur d'opération, donc à l'alimentation de courant à l'oscillateur. Cela provoque une correction immédiate de la synchronisation en quelques cycles de bits, et souvent même au cours d'un seul rythme de bit Comme d'autre part les variations inévitables de la vitesse de rotation du moteur n'ont jamais lieu par à-coups, les écarts de fréquence sont toujours tellement faibles que même dans les cas les plus défavorables il reste toujours assuré une synchronisation qui, avec certitude, est suffisante. Ce procédé présente l'avantage qu'une synchronisation parfaite est atteinte à un bas prix de revient, et qu'il peut être renoncé à un équipement de synchronisation du moteur sensiblement plus coûteux, car une fréquence de rythme de moteur constante avec une faible tolérance sert généralement uniquement à assurer une synchronisation précise avec la fréquence invariable du gérénateur de rythme, mais ne présente pas d'autres avantages particuliers pour l'exploitation. Le montage de circuits suivant l'invention offre en outre encore la possibilité avantageuse de faire varier, avec des faibles moyens techniques, à volonté la fréquence de la cadence de bits et dès lors la densité des bits. Cela peut être obtenu par une simple variation de la position terminale du compteur; il est cependant par exemple également possible de modifier les disques de rythme du moteur d'une part et , d'autre part, d'une manière correspondante, les données de ltélément RC R4,C2 de l'oscillateur, tous ces éléments pouvant aussi etre conçus de manière réglable. La présente invention offre en principe l'avantage d'une sécurité optimale contre les erreurs même dans le cas d'inclinaisons plus fortes des cartes de compte lors de l'introduction, et en meme temps l'avantage d'une capacité plus grande de la mémoire. En outre, les dépenses de fabrication sont relativement faibles, et il n'est pas nécessaire de faire les dépenses considérables pour les huit têtes de lecture et d'écriture par ailleurs nécessaires; les difficultés de logement de ces deux séries de huit têtes dans un espace réduit imposé sont également éliminées. REVENDICATIONS l. Procédé et montage de circuits pour ltenregistrement et la lecture de données sur des cartes de compte magnétiques, lesquelles sur au moins un de leurs bords sont équipées d'un support de données ou d'information, sur lequel les informations contenues par la carte sont enregistrées et dont elles sont lues, caractériséspar le fait que les informations constituées par plusieurs bits, à lire en série, de chaque signal sont subdivisées dans le même sens en plusieurs groupes par signal, groupes dont chacun est, au moyen d'un système d'enregistrement et de lecture individuel indépendant des autres pistes, enregistré et lu dans une piste d'enregistrement individuelle, de manière telle que les données de chaque groupe sont entrées en serine dans un registre de décalage (SR) associe au groupe et sont ensuite transférées, collectées, dans un registre tampon (SR), après quoi les groupes de données contenus dans les registres tampon de tous les systèmes sont prélevés en commun par l'ordinateur (C). 2. Procédé et montage de circuits selon la revendication I, caractérisés par le fait que chaque signal constitue par un octet est subdivisé en deux tétrades contenant respectivement bit 18 bit 4 et bit 5 à bit 8 et est, au moyen de deux systèmes séparés contenant chacun un registre de décalage(SR) et un registre tampon (PR), enregistré sur deux pistes parallèles et lu de ces deux pistes. 3. Procédé et montage de circuits selon ltune ou l'autre des revendications 1 ou 2, caractérisés par le fait que lors de la lecture des signaux de chaque piste, les rythmes de décalage sont récupérés des flancs des signaux arrivant de l'amplificateur de lecture (L) et liés par une liaison OU exclusive (Gl) avec les signaux retardés par un élément de retardation (VG), chaque rythme de décalage, après le passage par une porte (G2), mettant en marche un compteur d'impulsions (IZ), lequel ensuite, jusqu'à expiration d'environ trois quarts de la durée d'un bit, agit en tant que verrou (Sp) sur la porte (G2), tandis qu'un compteur de bits (BZ) situé derrière la porte (G2) , après que le nombre de bits réglé pour le groupe correspondant ait été atteint, produit le transfert du groupe, du registre de décalage (SR) vers le registre tampon (PR) et pose en meme temps une:bascule "prêt" (FF), qui signale que le groupe contenu dans le registre tampon (PR) est prêt à être prélevé. 4. Procédé et montage de circuits selon la revendication 3, caractérisés par le fait que lors de "la lecture après l'e-criture" , les bits (Dl) à poids le plus faible du groupe sont reçus en premier lieu et sont glissés dans le registre de décalage (SR) de gauche à droite, tandis que lors de la "lecture lors de l'introduction", les bits (D2) à poids le plus élevé sont reçus en premier lieu et sont glissés de droite à gauche. 5. Procédé et montage de circuits selon l'une quelconque des revendications de l à 4, caractérisés par le fait que le moteur de l'entraînement des cartes de compte estexploité avec une tension constante et que la fréquence du générateur dè rythme engendrant le rythme de travail est réajustée constamment et avec précision proportionnellement à la variation de la vitesse de rotation du moteur, l'écriture de phase étant utilisée pour l'enregistrement.' 6.Procédé et montage de circuits selon la revendication 5, caractérisés en ce que le moteur fournit, par l'intermédiaire d'au moins un disque de rythme qui lui est relié, des impulsions de vitesse de rotation, et en ce que la différence dans le temps entre ces impulsions et les impulsions du rythme de travail engendré par le générateur de rythme sert à la formation de signaux, qui après intégration fournissent la tension de réulation pour l'oscillateur du générateur de rythme. 7. Procédé et montage de circuits selon la revendication 6, caractérisés en ce que le générateur de rythme contient un oscillateur composé de deux portes (G3, G4), d'une résistance (R4) et d'un condensateur (C2), oscillateur dont la fréquence est fonction de l'intensité du courant alimenté, oscillateur qui simultanément avec le rythme de travail (TO) injecte un nombre déterminé d'impulsions dans un compteur, lequel lorsqu'il atteint sa position finale remet à zéro une bascule (FFI) poséepar le rythme (TM) du moteur, bascule dont la sortie Q commande par l'intermédiaire de deux portes (GI, G2) et d'un amplificateur d'opération la fréquence de l'oscillateur de manière telle que l'intensité du courant alimentée à l'oscillateur reste inchangée, si le signal de pose du rythme de moteur (TM) est concomitant aù signal de remise à zéro du compteur, tandis que si le signal de remise à zéro arrive plus tard , une porte (GI) produit une augmentation de la tension à la sortie de l'amplificateur d'opération, et que si le signal de remise à zéro arrive plus tôt, l'autre porte (G2) produit une diminution de ladite tension. 8. Procédé et montage de circuits selon la revendication 7, caractérisés en ce que la bascule (FF1) est posE par le flanc positif du rythme de moteur (TM) et en ce que sa sortie Q est alors, avec suppression du verrou du compteur, située sur le "O" logique et que des lors les sorties des portes (G1,G2) sont alors situées sur tlO" ou "il', de telle sorte que toutes deux sont, chacune par ltintermediaire d'une diode (Dl,D2) découplées d'un condensateur de charge (Ul) raccordé à l'amplificateur d'opération, tandis que le condensateur de charge (C1) , lors de la modification d'une porte (gel) vers "1", est chargé et, lors de la modification de l'autre porte (G2) vers "OXt, est déchargé. 9. Procédé et montage de circuits selon ltune ou 11 autre des revendications 7 ou 8, caractérisés en ce que l'élément R-C ( R4,C2) de l'oscillateur recevant une intensité de courant plus ou moins grande depuis l'amplificateur d' opéra- tion , par l'intermédiaire d'une résistance (R3) et d'une diode de découplage (D3), et déterminant de ce fait la fréquence de cet oscillateur, a une valeur constante de manière telle que la fréquence de base de l'oscillateur est située au-dessous de la fréquence de consigne y compris la tolérance prédéterminée, qui est fonction de la gamme de variation du rythme du moteur (TM).