\ 207ÔS28 La présente invention concerne les registres à décalage e Des registres à décalage pour circuits de calculateur à grande vitesse utilisant des transistors à effet de champ 5 à porte isolée sont bien connus dans la techniqueo Un inconvénient des circuits couramment connus de ce typej dans lesquels chaque étage est composé de deux demi-étages identiques montés en série, réside en ce qu'une chute de tension appréciable se produit lors du transfert d'un signal d'un demi-étage donné au 10 suivanto Cette chute de tension limite la fréquence de commutation du circuit et provoque des pertes d'énergie considérables0 En outre, étant donné que les deux sources de signaux d'horloge commandent à la fois les modules de transfert et les modules inverseurs, les signaux d'horloge alternés 01 et 02 doivent, 15 en pratique, être de même amplitude, de sorte qu'il est nécessaire d'adopter des compromis dans le montage. On peut éviter les inconvénients des registres à décalage à transistors à effet de champ à porte isolée de la technique antérieure en utilisant, dans chaque étage, une combinai-20 son module inverseur-module II à couplage croisé au lieu des demi-étages classiques module inverseur-module de transfert» On peut encore améliorer les résultats avantageux de l'invention, en effectuant la charge préalable, par l'intermédiaire de diodes à barrière telles que des diodes de Schottkj» 25 Dans le montage suivant l'invention, la combinaison module inverseur-module HT à couplage croisé de chaque étage, est commandé par l'un des signaux d'horloge alternés, tandis que le module de transfert à l'étage suivant est commandé par l'autre signal d'horloge0 Etant donné que chaque signal d'hor-30 loge a ainsi une fonction distincte, il est possible d'utiliser des tensions de fonctionnement différentes pour les deux signaux d'horlogeo En conséquence, les pertes dans le montage peuvent être réduites au minimum et la vitesse de fonctionnement peut être augmentée» 35 Compte tenu de ce qui précède, l'invention a notam ment pour objet, de créer s - -an registre à décalage à action rapide et à faibles 70 44520 2G7ÛS28 pertes utilisant des éléments de commutation à porte isolée et un unique élément de transfert par étage ; - des circuits de registre à décalage utilisant, dans chaque étage, une combinaison module inverseur-module Kl 5 à transistors à effet de champ à porte isolée couplés en croix avec des moyens de charge préalable du type diode à barrière f - un montage du type décrit utilisant des sources de signaux d8horloge séparées pour les combinaisons module inverseur-module Sil et pour les modules de transfert. 10 * LB invention sera mi eus; comprise à la lecture de la description détaillée qui suit et à l'examen du dessin Joint qui en représente, à titre d'exemple non limitatif, un mode de réalisation.: Sur ce dessin s 15 - La figure 1a représente, un schéma de câblage d8un circuit de registre à décalage à transistors à effet de champ à porte isolée de la technique antérieure } - la figure 1b est un diagramme temps-amplitude mettant en évidence le fonctionnement du circuit de la figure la j 20 — la figure 2a est un schéma de câblage de l'un des étages d'un registre à décalage construit suivant l'invention ; - la figure 2b est un diagramme temps-amplitude mettant en évidence le fonctionnement du circuit de la figure 2a j 25 — la figure 3a est un schéma de câblage d'un registre à décalage comprenant plusieurs étages du type représenté sur la figure 2a 5 et - la figure 3b est un diagramme temps-amplitude mettant en évidence le fonctionnement du circuit de la figure 3a® 30 Un montage de la technique antérieure et son fonc tionnement sont représentés sur les figures 1a et 1b. Ce montage de la technique antérieure comprend, pour chaque étage du registre à décalage, deux demi-étages identiques 10as 10b comportant chacun un module inverseur 12 et un module de trans- 35 fert 160 Chaque impulsion d'horloge commande le module inverseur de l'un des demi—étages (par exemple 12b pour le signal 70 44520 2 2070820 d'horloge 02) ainsi que le module de transfert du demi-étage précédent (par exemple 16a) qui applique le signal à 1:entrée de ce module inverseur0 Pendant une impulsion d'horloge quelconque, l'inverseur qui reçoit le signal dshorloge correspon— fî dant (par exemple 12b pour le signal d'horloge 02) applique une charge préalable à la capacité de ligne de son entrée (par exemple C^) et transfère l'information mémorisée sur la capacité de ligne du demi-étage précédent (par exemple C^) à la capacité de porte du transistor à effet de champ à porte 10 isolée 14 d'entrée d'information (par exemple 14b) du module inverseur 12 (par exemple 12b) en cours de charge préalable0 Le montage de la technique antérieure représenté sur la figure 1a, auquel des impulsions sont appliquées de la manière indiquée sur la figure 1b) présente certains inconvé-1fr- nients» En premier lieu, une division de tension se produit entre les capacités inter-électrodes de la porte de charge préalable 18 et de la capacité de ligne 0-^, de sorte que la tension de charge préalable accumulée sur la capacité de ligne Cj^ est sensiblement inférieure à la tension d'horloge En outre, le transfert de signaux entre la capacité °La ei; 1 'électrode-porte âxi transistor d'entrée d'information 14b est lui-même retardé par la constante de temps résistance-33 capacité de la résistance "de travail" du module de transfert 16a et de la capacité de l'électrode-porte du transistor 14bo Le fonctionnement du montage de la technique antérieu- 70 4452.0 4 2070828 re représenté sur la figure 1a, pourrait être considérablement accéléré si l8on appliquait un niveau de tension élevé à l'électrode-porte du module de transfert 16a» Toutefois, il est impossible de procéder de cette manière, car il en résulterait 5 une élévation du niveau de charge de la capacité C-^ et, par conséquents un temps de décharge plus long pour cette capacité» En outre, un tel agencement exigerait des impulsions d'horloge d'une amplitude croissante d'étage en étage, ce qui bien entea-» du, est peu pratique® 10 L'invention permet de résoudre ce problème de la ma nière représentée sur la figure 2a<> Sur cette figure, chaque étage est représenté comme comprenant un unique circuit formé d'un module MI 20, d'un module inverseur 22 et d'un module de transfert 240 Le module M 20 et le module inverseur 22 sont 15 préalablement chargés par un signal d'horloge de charge préalable 02 et ils sont couplés en croix. Le module de transfert 24 reçoit, de son eSté, une pré-excitation sous la forme d8un signal d'horloge de transfert séparé 01 qui commande seulement les modules de transfert et, par conséquent, peut avoir une 20 amplitude différente de celle du signal d'horloge de charge préalable 029 Au lieu d'utiliser des transistors à effet de champ à porte isolée 18 de charge préalable, comme dans le montage de la technique antérieure, le circuit suivant l'invention 25 utilise, de préférence, des diodes à barrière de potentiel 26« 28, qui peuvent être du type connu sous le nom de diodes de Schottky® Ces diodes à barrière ne présentent pas de capacité interne appréciable et, en conséquence, elles ne provoquent pas une division de tension entre elles-mêmes et la capacité 30 qui reçoit la charge préalable». Par suite, la totalité de la tension d'horloge 02 est appliquée à la capacité de porte du transistor à effet de champ à porte isolée de commande 30» à la capacité de porte du transistor à effet de, champ à porte isolée de commande 32 et à la capacité de déséquilibrage 34« 35 Le fonctionnement du montage de la figure 2a, lors qu'il reçoit des impulsions conformément au diagramme temps-amplitude de la figure 2b, est le suivant s en réponse à 70 44520 5 2070828 l'apparition d'une impulsion d'horloge du signal 01, des don» nées sont transférées à partir de l'étage précédent à la capacité de porte du transistor à effet de champ d3entrée d'information 36 du module Kl 20o En même temps, le signal stocké sur 5 la capacité de porte du transistor à effet de champ de commande 30 est transféré9 par 1'intermédiaire du module de transfert 24, au transistor à effet de champ dsentrée d3information 36 de l'étage suivanto On peut effectuer ce transfert sans-perte ni retard appréciables, en utilisant une tension dshorloge 10 relativement élevée pour 01© Etant donné que l'impulsion d1horloge 01 commande seulement les modules de transfert, elle peut être choisie d'une amplitude très élevée, de manière à réduire la résistance "de travail" des modules de transfert 24 au minimum® 15 Une fois que les modules de transfert 24 sont à nou veau bloqués, le montage est prêt pour la charge préalableo L'impulsion 02 applique une charge préalable du module NI 20 et au module inverseur 22, respectivement, par l'intermédiaire des diodes 26, 28o En raison de la faible capacité interne des 20 diodes 26, 28, à la fin de l'impulsion 02, la capacité 34 et les capacités de porte des transistors à effet de champ de commande 30 et 32 sont chargées sensiblement au niveau 02» Après l'interruption de l'impulsion 02, une sorte de "course de vitesse" se produit entre le module inverseur 25 22 et le module HI 20, Si les données appliquées à la porte du transistor à effet de champ d'entrée d'information 36 sont des "0" logiques, il ne se produit aucune conduction à travers le transistor 36 et le résultat de ladite-"course de vitesse" est déterminé exclusivement par l'effet de déséquilibrage de 30 la capacité 3^« Les transistors 30 et 32 et leurs circuits associés étant essentiellement identiques, la capacité additionnelle de déséquilibrage 34 provoque une décharge de la capacité de porte du transistor de commande 32 plus lente que celle de la capacité de porte du transistor de commande 30 o 35 En conséquence, le transistor de commande 30 atteint sa tension de seuil le premier et, dès lors, aucune décharge supplémentaire de la capacité de porte du transistor de commande 32 et 70 44520 6 2070828 de la capacité de déséquilibrage 34 ne peut plus se produire » Toutefois, la capacité de porte du transistor à effet de champ de commande 30 peut continuer à se décharger à travers le transistor à effet de champ de commande 32 encore exci— 5 té et elle atteint finalement le imiveau de masse du signal d'horloge 02 lui-même à ce moment à ce niveau. Dans ces conditions, lorsque 18 impulsion 01 suivante excite le module de transfert 24s un !50IS est enregistré sur la capacité de porte du transistor à effet de champ d'entrée d'information 36 de l'é— 10 tage immédiatement suivante Par ailleurs, si le transistor 36 'cLe l'étage de la figure 2a est excité, la capacité de porte du transistor de commande 32 ainsi que la capacité de déséquilibrage 34 peuveat se décharger en parallèlé à travers le transistor de commande 15 30 et le transistor d'entrée d'information 3&* Ceci donne au parcours de décharge de la capacité de porte du transistor de commande 32, une résistance beaucoup plus faible que celle du parcours de décharge de la capacité de porte du transistor de commande 30 et, en conséquence, le transistor de commande 32f 20 dans ces conditions, "gagne" la course de vitesse précitée. Lorsque le transistor de commande 3*1 se bloque du fait que sa porte atteint le niveau de seuil, la capacité de porte du transistor de commande 30 ne peut plus se décharger ' et, par suite, elle reste à un niveau légèrement inférieur au 25 niveau de charge préalable du signal d'horloge 02 mais encore supérieur au seuil. En conséquence, lorsque l'impulsion 01 apparaît, un signal logique "1" est transféré à la capacité de porte du transistor d'entrée d'information 36 de l'étage immédiatement suivant. 30 On remarquera qu'un signal "l" appliqué à la porte du transistor d'entrée d'information 36 représente encore un niveau de tension considérablement inférieur au niveau du signal d'horloge 02. Toutefois, dans le montage suivant l'invention, cette particularité a relativement peu d'importance et ceci 33 pour deux raisons : tout d'abord, le retard résultant, s'il s® produit, n'entre en ,jeu qu'une seule fois par étage au lieu de deux fois par étage comme dans le montage de la technique 70 44520 7 2070828 antérieure et, en second lieu, contrairement à oe qui se passe dans ce dernier, la résistance "de travail55 du transistor d'entrée d'information 36 n'est pas déterminante en ce qui concerne le temps nécessaire pour la décharge des capacités dans le montage» la seuls fon&ion du transistor d3entrée d'information 36 est de décaler et d®inverser l'effet de la capacité de déséquilibrage 34 qui déséquilibre normalement le circuit en faveur du transistor' de commande 30 lorsqu®aucun signal n'est appliqué à la porte du transistor d'entrée d'infor-10 mation 36o En outre, il est à noter qu'il ne se produit quHin seul transfert avec perte par étage contre deux transferts dans la technique antérieure et que, même au cours de cet unique transfert, les pertes peuvent être maintenues minimales si 1:~ l'on ajuste le niveau de l'impulsion d'horloge 01 à une valeur élevéeo Dans le montage suivant 19invention, il est possible d*y parvenir du fait que le niveau de l'impulsion 01 n'affecte pas le circuit à couplage croisé commandé par 02„ Bien que le facteur de déséquilibrage du circuit à 20 couplage croisé ait été représenté ici sous la forme d'une capacité 34, il est bien évident qu'un déséquilibrage convenable pourrait être produit par des moyens quelconques tels qu* une différence de dimension des éléments, une installation de ligne créant des capacités de ligne différentes, ou un autre 25 expédient convenable quelconqueo la figure 3 représente l'utilisation du circuit de la figure 2a dans un registre à décalage« Sur la figure 3a, le circuit est représenté sous la forme dsurre succession d'étages réalisés chacun sous la forme représentée sur la figure 2a0 30 Bien que deux étages seulement soient représentés sur la figure 3a, on comprendra aisément qu'on peut prévoir un nombre quelconque d'étages montés en série0 Une comparaison des courbes "IEF0EM&TI0Itfw et "SORTIE" de la figure 3b, montre la manière dont une impulsion d,information est succes-35 sivement décalée d'une jonction d'étage à la suivante. Les niveaux de 10 volts et de 5 volts respectifs, 70 44520 8 2070828 des signaux 01 ©t 02 indiqués sur la figure 3t> ne sont, "bien entendu, que de simples exemples et peuvent être modifiés se~ Ion les exigences de chaque appareil particulier. 70 kk520 9 2070828 REVENDICATIONS 1) Etage de registre à décalage caractérisé en ce qu'il comprend des moyens d'entrée d'information, des moyens de sortie d'information et des moyens interconnectant ces 5 moyens d*entrée et de sortie de manière à transférer continuellement et cycliquement des données apparaissant sur les moyens d'entrée aux moyens de sortie, lesdits moyens d®interconnexion comprenant un module inverseur et un module HI qui reçoivent une charge préalable d'une source commune de premières impul— 10 sions d'horloge, leiwdule inverseur et le module El étant connectés en croix de façon que la sortie du module inverseur constitue l'une des entrées du module El et que la sortie du module ïïl constitue l'entrée du module inverseur, lesdits moyens d'entrée d'information constituant une seconde entrée du 15 module Kl, un module de transfert, monté entre la sortie du module inverseur et les moyens de sortie d'information et une source de secondes impulsions d'horloge alternant avec les premières, ladite source étant connectée au module de transfert de manière à exciter celui-ci en alternance avec la charge préala-20 ble du module inverseur et du module MIo 2) Etage de registre à décalagfe suivant la revendication 1, caractérisé en ce qu'il comprend, en outre, des moyens pour déséquilibrer les moyens d'interconnexion précités» 3) Etage de registre à décalage suivant la revendica-25 tion 1, caractérisé en ce que la charge préalable du module inverseur et du module îîl s'effectue par l'intermédiaire de moyens du type diode à barrière. 4) Etage de registre à décalage suivant la revendication 1, caractérisé en ce que l'amplitude des premières impulse sions d'horloge est notablement différente de 1*amplitude des secondes impulsions d'horloge„ 5) Etage de registre à décalage caractérisé en ce qu'il comporte un montage à transistors à effet de champ à porte isolée et en ce qu'il ne comprend qu'un unique module de 35 transfert.. 6) Etage de registre à décalage caractérisé en ce qu'il comprend un module inverseur et un module ïïl à au moins 70 44520 10 2070828 deux entrées oouplé en croix de manière à fonctionner suivant un mode "course de vitesse8®, l'une des entrées du module NI étant un élément dBentrée dsinformation et lesdits modules couplés en croix étant déséquilibrés de manière à favoriser, pour ladite course de vitesse, l*un de ces modules si un signal logique s,iM est appliqué audit élément d'entrée d8information, et l'autre module si un signal "O11 logique est appliqué audit élément d2entrée deinformationo