La présente invention concerne un procédé de diffusion de régions d'isolement en vue de la fabrication de transistors à gain de courant bêta réduit. Il est de plus en plus nécessaire dans l'industrie d'augmenter la densité des composants de dispositifs à microcircuits afin de diminuer leur coût et d'augmenter leur vitesse de fonctionnement en réduisant la longueur des voies d'interconnexion des circuits. A cette fin, l'on s'efforce actuellement de réaliser des fonctions désirées de microcircuits grâce à des techniques ne nécessitant qu'un minimum de place à la surface du substrat semiconducteur. L'une des principales techniques employées pour gagner le plus de place possible consiste à supprimer les régions d'isolement inutiles entre les composants des circuits. L'emploi de composants autoisolés permet de réaliser des augmentations appréciables de la densité des composants. Ce résultat ne doit cependant pas être bbtenu au détriment des progrès précédemment accomplis et la compatibilité du procédé employé pour fabriquer des composants autoisolés avec les techniques existantes constitue une considération importante. Il convient donc d'éviter les nouveaux procédés, ainsi que ceux qui entraînent des modifications importantes de la technologie existante. En l'occurrence, le meilleur procédé de fabrication de composants auto-isolés est celui qui diffère le moins possible des procédés bien établis et qui ont fait leurs preuves. Les diodes sont employées en très grand nombre dans les microcircuits actuels et l'on s'est attaché à fabriquer des diodes à l'aide de procédés compatibles avec des techniques de fabrication existantes. Par exemple, dans l'ouvrange intitulé "Integrated Circuits", par Raymond M. Warner, Jr, McGraw-Hill, 1965, pages 195-197, cinq techniques différentes sont décrites qui permettent d'obtenir la fonction diode par modification d'une structure de transistor pré-existante. Toutefois, les diodes résultantes ne sont pas auto-isolées, c'est-à-dire que si plusieurs transistors ainsi modifiés doivent être formés sur un même substrat semiconducteur monolithique, il est nécessaire de prévoir un isolement électrique entre diodes adjacentes afin d'éviter une interaction électrique indésirable. Les régions d'isolement classiques, formées, par exemple, par diffusion, exigent une place excessive à la surface du substrat' semiconducteur. Une économie très appréciable du matériau constituant le substrat pourrait être réalisée grâce à un procédé permettant d'obtenir la fonction diode par une modification appropriée d'un transistor si la diode ainsi obtenue était auto-isolée. Un tel procédé serait plus avantageux encore s'il ne nécessitait qu'un minimum de modifications des techniques de fabrication actuelles. La présente invention concerne un procédé permettant d'obtenir la fonction diode par modification d'un transistor à l'aide de techniques de fabri 71 23166 2 2101228 cation classiques pratiquement inchangées. Dans une réalisation préférée, une seule modification est apportée aux techniques classiques de diffusion de régions d'isolement, cette modification consistant à prévoir des trous supplémentaires dans le masque de diffusion de régions d'isolement à des emplacements prédéterminés de telle sorte que des diffusions supplémentaires d'impuretés à forte concentration puissent être effectuées a des emplacements prédéterminés en même temps que les diffusions d'isolement. Conformément à un procédé classique plusieurs transistors sont formés dans chacune des régions d'isolement diffusées dans une couche épitaxiale. Les diffusions d'isolement [définissant les régions isolées) sont effectuées au travers de la surface supérieure de la couche épitaxiale jusqu'au substrat sous-jacent avant que les diffusions base et émetteur ne soient effectuées pour former le transistor. Conformément à la présente invention, le masque de diffusion des régions d'isolement est conçu de manière à permettre d'effectuer simultanément des diffusions aux emplacements où des fonctions diode sont désirées et aux emplacements des régions d'isolement. Chaque fonction diode est réalisée à l'aide d'une réduction substantielle du gain de courant bêta d'un transistor correspondant préalablement pourvu d'un sous-collecteur. La réduction bêta elle-même est obtenue grâce aux diffusions simultanées mentionnées ci-dessus dans la région base entourant les émetteurs de transistors choisis afin de réduire l'efficacité de l'émetteur et d'augmenter la largeur de la base. Le sous-collecteur de chacun des transistors choisis empêche cette diffusion simultanée de pénétrer dans le substrat sous-jacent. Etant donné que la jonction émetteur-base fortement dopée de chaque transistor à bêta réduit donne des porteurs ayant une durée de vie très courte, les fonctions diode résultantes sont caractérisées par une commutation rapide. Les diodes résultantes correspondent aux jonctions émetteur-bass des transistors à bêta réduit. La réduction du gain de courant bêta dans un certain nombre de transistors formés dans uns même région d'isolement d'un substrat semiconducteur se traduit par un isolement électrique efficace des différentes régions collecteur, les diodes résultantes étant substantiellement isolées les unes des autres, sans qu'il soit nécessaire de prévoir à cette fin davantage de place à la surface du substrat. Les diodes effectives résultantes peuvent facilement être incorporées, avec des transistors à gain de courant bêta élevé et d'autres composants, à des configurations de circuit variables, au gré de l'ingénieur d'étude. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexéx à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 est une vue en coupe d'une paire de diodes effectives connectées l'une à l'autre par leur région positive et réalisées conformément 71 23166 3 2101228 à la présente invention, la figure 1A représentant le circuit correspondant. La figure 2 est une vue en coupe d'une diode effective connectée par sa région positive à la région base d'un transistor à gain de courant bêta relativement élevé et réalisée conformément à la présente invention, la 5 figure 2A représentant le circuit correspondant. La figure 3 est une vue en coupe d'une paire de diodes effectives isolées électriquement l'une de l'autre par leur région positive et réalisées conformément à la présente invention, la figure 3A représentant le circuit correspondant. La figure 4 représente un tracé du profil d'impureté d'un transistor 10 typique à gain de courant bêta réduit réalisé conformément à la présente invention. Le procédé de la présente invention est entièrement compatible avec les procédés classiques de diffusion de régions d'isolement pour réaliser des microcircuits intégrés planaires. Le microcircuit représenté à titre 15 d'exemple sur la figure 1 est formé sur un substrat de silicium 1 de type de conductivité P-. Une poche 2 d'impureté de type de conductivité N+ Cdevant faire fonction de région sous-collecteur d'une paire de transistors) est déposée à la surface du substrat 1 avant la formation de la couche épitaxiale 3 de conductivité de type N. La surface supérieure de la couche épitaxiale 20 3 est soumise aux étapes classiques de photomasquage,'de croissance d'oxyde et de décapage chimique en vue de la diffusion d'impuretés de types de conductivité et de concentrations prédéterminées à des emplacements désirés. De la sorte, des murs d'isolement en boucle fermée sont réalisés à l'aide d'une impureté P+ pour délimiter une région isolée intérieure dans laquelle la 25 paire de transistors désirée doit être formée. Il est sous entendu que des régions isolées supplémentaires (non représentées) sont produites par la diffusion simultanée d'autres murs semblables au mur 4. Conformément à la présente invention, les diffusions P+ des régions base 5 et 6 des transistors 7 et 8 sont effectuées en même temps que la 30 diffusion des murs d'isolement 4. Ce résultat est obtenu en modifiant simplement le masque de diffusion d'isolement normalement utilisé dans le procédé classique de diffusion planaire afin d'obtenir des fenêtres de diffusion supplémentaires aux emplacements des régions base 5 et 6 sur la surface supérieure de la couche épitaxiale 3. Les étapes restantes de la fabrication 35 des transistors 7 et 6 sont les mêmes que celles des procédés classiques, c'est-à-dire.qu'une diffusion P est effectuée dans la totalité de la région hase 9 qui est commune aux transistors 7 et 6 dans la réalisation donnée à titre d'exemple, après quoi les diffusions émetteur N+ 10 et 11 sont effectuées et les contacts ohmiques 12, 13, 14 et 15 formés de la façon nabituel-40 le. 71 23166 4 210122Ô 10 On notera que la structure représentée sur la figure 1 est classique» exception faite des diffusions P+ 5 et B qui sont effectuées dans la région base commune 9 entourant les émetteurs 10 et 11 des transistors 7 et 8. L'augmentation des concentrations d'impureté dans les régions base 5 et B contiguës aux régions émetteurs 10 et 11 réduisent de façon substantielle l'efficacité des émetteurs des transistors 7 et 8. Lorsque, comme c'est ici le cas, l'augmentation de la concentration d'impureté dans les régions base 5 et 6 est obtenue à partir de la même source d'impureté d'isolement et des mêmes temps et température de diffusion qui ont été simultanément employés lors de la formation du mur d'isolement 4, le gain de courant bêta de chacun des transistors NPN 7 et B est diminué d'un à deux ordres de grandeur. Les structures résultantes fonctionnent à la manière de transistors ou de diodes à gain de courant bêta réduit, comme le montre le circuit équivalent de la figure 1A. Les diodes 7' et 8' représentent les transistors 7 et 8 15 à bêta réduit de la figure 1 et sont connectées l'une à l'autre par leur région positive en raison du fait qu'elles partagent la région base 9 de la structure de la figure 1. Les diodes 7' et 8' correspondent donc aux diodes émetteur-base des transistors 7 et 8, respectivement, la borne 14' correspond au contact ohmique base 14, et les contacts 12' et 13' correspondent 20 aux contacts ohmiques émetteur 12 et 13. La figure 2 représente une autre structure obtenue grâce au procédé de la présente invention et caractérisée par le circuit correspondant représenté sur la figure 2A. Le procédé à l'aide duquel la structure de la figure 2 est formée est identique au procédé employé dans le cas de la structure 25 de la figure 1, à l'exception du fait qu'aucune diffusion d'isolement P+ n'est disposée dans la région base entourant l'émetteur 16 du transistor 17. Une impureté d'isolement n'est diffusée que dans la région base 18 entourant l'émetteur 19 du transistor 20 de la même façon que dans le cas des transistors 7 et 8 de la figure 1. Cette modification relativement simple se traduit 30 par la formation d'un transistor 20 à bêta réduit représenté par la diode 20' de la figure 2A et d'un transistor 17 à bêta normal représenté par le transistor 17' de la figure 2A. Sur cette dernière figure, la diode 21 représentée en pointillés est connectée entre l'anode de la diode 20' et la borne collecteur 22' correspondant au contact ohmique collecteur 22 de la figure 2. La diode 21 représente la diode base-collecteur du transistor 20 à bêta réduit de la figure 2. Il est nécessaire que l'ingénieur chargé de l'étude du microcircuit veille à ce que la diode base-collecteur 21 soit inversement polarisée lorsque le circuit fonctionne normalement. Ce résultat peut être obtenu, par exemple, en faisant simplement fonctionner le transistor 17 à bêta élevé dans un mode de non-saturation. Le contact 23' de la figure 40 71 23166 5 2101228 2A correspond au contact ohmique base 23, le contact 24' au contact ohmique émetteur 24, et le contact 25' au contact ohmique émetteur 25. L'homme de l'art observerva que le circuit de la figure 2A est très utilisé dans les microcircuits comprenant des bascules bistables bipolaires 5 et des amplificateurs différentiels. Le cirucit de la figure 2A est réalisé conformément à la présente invention sans qu'une région d'isolement (exigeant un espace supplémentaire à la surface du substrat) soit nécessaire entre la diode 20' et le transistor 17' et sans que l'on s'écarte excessivement d'un procédé classique de diffusion d'isolement planaire pour former un 10 transistor classique à double émetteur dans une couche épitaxiale. La diode 20' est réalisée en introduisant simplement des porteurs d'impureté dans la région base entourant l'un des émetteurs tout en mime temps que l'on forme le mur d'isolement délimitant la région isolée dans laquelle le transistor à émetteur double est formé. 15 La figure 3 représente un troisième type de microcircuit qui peut être facilement réalisé à l'aide du procédé de la présente invention. Le dispositif de la figure 3 diffère des dispositifs des figures 1 et 2 en ce que les transistors 26 et 27 ont des régions base distinctes 27 et 29 au lieu d'une région base commune comme dans le cas des transistors des figures 1 et 2. 20 Exception faite de cette différence, le dispositif de la figure 3 est réalisé de la même façon que celui de la figure 1. Les régions base distinctes 27 et 29 permettent de supprimer la connexion d'anode commune entre les diodes équivalentes, par exemple entre les diodes 7' et 8' de la figure 1A, et donnent le circuit équivalent de la figure 3A. Les diodes 26' et 28' corres-25 pondent aux transistors à bêta réduit 26 et 28 de la figure 3. Les diodes 30 et 31 correspondent aux diodes base-collecteur des transistors 26 et 28, respectivement. Les diodes 30 et 31 sont maintenues dans un état non conducteur par l'application d'un potentiel positif sur la borne 32' correspondant au contact ohmique collecteur 32 de la figure 3. Les bornes 33', 34', 351 30 et 36' correspondent respectivement aux contacts ohmiques 33, 34, 35 et 36 de la figure 3. On notera que les diodes effectives 26' et 28' de la figure 3A sont isolées électriquement l'une de l'autre dans une structure ne nécessitant pas de régions d'isolement distinctes, en appliquant simplement sur le contact ohmique collecteur 32 de la figure 3 un potentiel positif 35 suffisant pour bloquer les diodes 30 et 31 de la figure 3A. Dans chacune des réalisations décrites ci-dessus de la présente invention, des diffusions base distinctes ont été effectuées dans les régions base du transistor à bêta réduit consécutivement à l'étape de diffusion d'isolement. Par exemple, sur la figure 1, une diffusion base distincte a été effectuée dans la région 9 après l'étape de diffusion d'isolement dans laquelle des 71 23166 6 2101228 diffusions ont été effectuées simultanément dans les régions 4, 5 et B. La diffusion d'impureté de conductivité de type P effectuée dans la région 9 n'a pratiquement aucun effet sur la concentration d'impureté dans les régions 5 et 6 par suite de la diffusion P+ à forte concentration précédemment effectuée dans les mêmes régions 5 et 6. La diffusion base P n'a donc pas à être effectuée consécutivement aux diffusions P+ de réduction de gain de courant bêta dans les régions 5 et 6, en ce qui concerne les caractéristiques électriques des transistors résultants à bêta réduit. Néanmoins, il est avantageux d'effectuer la diffusion classique P dans toute la région basB 9 en raison de l'étape de décapage d'oxyde associée à l'étape classique de diffusion base qui permet de retirer la couche d'oxyde relativement épaisse recouvrant les régions diffusées P+ 5 et B résultant de l'étape de diffusion d'isolement pendant laquelle les régions 4, 5 et 6 ont été diffusées. On fait croître die nouveau une couche relativement mince d'oxyde sur la totalité de la région base 9 pendant l'étape classique de diffusion base P. Le fait d'avoir fait croître de nouveau une couche d'oxyde relativement mince facilite l'ouverture de fenêtres émetteur pour effectuer les diffusions N+ ultérieures dans les régions 10 et 11. Il serait plus difficile d'ouvrir de petites fenêtres de diffusion émetteur dans la couche d'oxyde relativement épaisse qui serait présente s'il n'y avait pas d'étape de diffusion P dans la base entre la diffusion P+ dans les régions 5 et 6 et la diffusion N+ dans les régions 10 et 11. En conséquence, il est préférable que des diffusions distinctes soient effectuées dans la région base des transistors à bêta réduit ainsi que dans la région base des transistors à bêta normal tels que le transistor 17 de la figure 2. Quoiqu'il en soit, le fait qu'une diffusion distincte soit ou non effectuée dans la base d'un transistor à bêta réduit n'affecte pas le procédé de fabrication employé, la présence ou l'absence d'une fenêtre à l'emplacement approprié dans le masque de diffusion dans la base constituant l'unique modification du procédé. La figure 4 représente les profils d'impureté d'un transistor à bêta réduit et d'un transistor à bêta normal du type représenté sur les figures 2 et 2A. Le profil 40 d'impureté de l'émetteur, le profil 41'de la base et le profil 42 du sous collecteur représentent les profils d'impureté du transistor 20 à bêta réduit et du transistor 17 à bêta normal de la figure 2. Cependant, le transistor 20 est en outre caractérisé par le profil 43 d'impureté d'isolement P+. L'épaisseur de la couche épitaxiale dans l'exemple donné est de 3,5 microns. Quelques uns des résultats typiques obtenus au cours de tests effectués avec le transistor à bêta réduit et le transistor à bâta normal présentant les profils d'impureté de la figure 4 sont résumés dans le tableau ci-après: 71 23166 7 2101228 T^ [Transistor à bêta normal) T^ [Transistor à bêta réduit) Gain de courant bêta à 1^=200 microampères 45 0.B | 5 Gain de courant bêta à 1^=20 microampères 40 0,75 Gain de courant inverse à 1^=100 microampères 1,5 0,01 10 Tension de rupture émetteur-base 5,4 volts 4,8 volts Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, 15 sans pour autant sortir du cadre de ladite invention. 71 23166 ° 2101228 REVENDICATIONS 1.- Structure semiconductrice intégrée du genre comprenant: un substrat semiconducteur d'un premier type de conductivité, une couche épitaxiale d'un second type de conductivité recouvrant ledit substrat des murs d'isolement de forte concentration et dudit premier type de conductivité s'étendant de la surface supérieure de ladite couche épitaxiale jusqu'au dit substrat, au moins une région base duti premier type de conductivité formée à l'intérieur de la région délimitée par lesdits murs d'isolement, au moins une première région à forte concentration d'impuretés, de même type de conductivité que ladite région base et enterrant complètement la région émetteur qui sera formée ultérieurement, caractérisée en ce que ladite première région est formée simultanément et par la même impureté que lesdits murs d'isolement. 2.- Structure semiconductrice intégrée du genre comprenant au moins un 15 transistor isolé par des murs d'isolement caractérisée en ce que au moins une région région base est munie d'au moins une région fortement dopée et d'un même type de conductivité que ladite région base, cette région recevant ultérieurement la zone d'émetteurs qu'elle entoure complètement. 10 20 30 3.- Structure semiconductrice intégrée selon la revendication 2 caractérisée en ce que les murs d'isolement et ladite région sont formés simultanément. 4.- Procédé de fabrication de transistors à gain de courant réduit à l'intérieur d'une région isolée d'une structure semiconductrice, choisie parmi une pluralité de régions isolées ces dernières étant produites lors, d'une étape d'isolement au cours de laquelle on produit des murs d'isolement à forte 25 concentration d'impuretés qui délimitent lesdits régions isolées, du genre comprenant des étapes de formation de transistors à l'intérieur d'au moins une desdites régions isolées, caractérisé en ce que simultanément à la formation desdits murs d'isolement on forme au moins une région-de même type de conductivité et de forte concentration d'impuretés à l'intérieur d'au moins une région base dudit transistor, dans laquelle on viendra ultérieurement former une région émetteur qui sera totalement entourée par ladite région. 5.- Procédé de fabrication de transistors selon la revendication 4 dans lequel les étapes de formation sont des étapes de diffusion. 6.- Procédé de fabrication de transistors à gain de courant réduit à l'inté 71 23166 9 2101228 rieur d'au moins une région isolée parmi une pluralité de régions isolées, dans une couche épitaxiale recouvrant un substrat semiconducteur du genre comprenant les étapes suivantes préparation d'un substrat semiconducteur d'un premier type de conducti- 5 vité, formation de couches enterrées faisant fonction de sous-collecteur à des emplacements désirés où l'on désire obtenir lesdits transistors, formation d'une couche épitaxiale d'un type de conductivité opposé audit premier type de conductivité, 10 formation d'au moins une région isolée dans ladite couche épitaxiale, par introduction d'impuretés dudit premier type de conductivité et créant ainsi des murs d'isolement fortement dopés qui délimitent ladite région, formation d'au moins un transistor à l'intérieur d'une desdites régions isolées caractérisé en ce que simultanément à là formation desdits murs 15 d'isolement on forme dans au moins une région base duiUit. transistor une zone donc d'un premier type de conductivité et de forte concentration dans laquelle sera au moins en partie contenue la zone d'émetteur qui sera formée au cours d'une étape ultérieure.