Dans les systèmes d'échantillonnage de données dans lesquels des signaux binaires représentatifs de ltétat d'une série de paramètres à surveiller sont séquentiellement échantillonnés, on a découvert que les impulsions de bruit déclenchent fréquemment les circuits logiques de commande entraînant des indications erronées. Ce problème est particulièrement important lorsqu'un tel équipement fonctionne dans un environnement générateur de bruits, par exemple dans un avion à proximité immédiate des moteurs, des générateurs et autres éléments produisant un niveau élevé de bruit. Jusqu'ici, de tels signaux de bruit étaient éliminés par 11 emploi d'un circuit de filtrage sur chaque ligne susceptible d'être affectée. Lorsqu'un tel équipement d'échantillonnage est associé à un système de traitement dans 11 information, il comporte un grand nombre de lignes séparées et, de plus, les filtres nécessaires à l'élimination efficace des signaux d'interférence basse fréquence sont relativement volumineux. L'interposition de tels filtres sur chaque ligne de mesure est donc peu avantageuse, à la fois du point de vue de la dépense et du point de vue de l'encombrement des condensateurs importants que nécessite un filtrage convenable. les techniques d'échantillonnage de votes ont été utilisées pour confirmer la validité de signaux binaires. De telles techniques consistent fréquemment à vérifier séparément chaque ligne tout en la conservant en attente pendant que lton s'assure de la validité du signal, avant de fournir une sortie confirmée. Cette technique ne convient évidemment pas à un système du type à prive rité dans lequel certaines sorties ont des priorités supérieures aux autres, étant donné qu'un signal auquel on a consacré un certain temps de vérification peut être inhibé par un signal de priorité plus élevé en aval de la ligne d'échantillonnage. le système de la présente invention élimine les inconvénient s des techniques antérieures en supprimant les filtres interposés sur chaque ligne et en les remplaçant par un simple dispositif de confirmation numérique de faible encombrement. De plus, dans le système de l'invention, la confirmation est obtenue sans imposer d'attente aux lignes individuelles de données, mais plu tôt en poursuivant l'opération d'échantillonnage, la confirmation étant dérivée de vérifications successives de la ligne à confirmer dans une séquence normale d'échantillonnage. Le système de la présente invention comprend essentiellement un premier circuit compteur qui coopère avec plusieurs portes pour échantillonner séquentiellement une série de lignes d'entrée sur lesquelles sont présents des signaux binaires de données. La présence d'une entrée vraie sur l'une quelconque de ces lignes est confirmée par un accrochage d'un circuit à une ligne prédéterminée de la série la première fois qu'un signal vrai y apparaît, cet accrochage étant réalisé au moyen d'un second compteur coopérant avec des circuits de conditionnement appropriés et qui est synchronisé par rapport au premier compteur par un générateur d'horloge.Les entrées vraies sucessives de la ligne à confirmer sont comptées par un troisième compteur jusqu'à un compte prédéterminé de confirmation à l'apparition duquel un signal de sortie indiquant la confirmation est émis et un signal de commande est appliqué au second compteur pour permettre l'accrochage à un autre signal à confirmer. Le système de l'invention utilise donc des circuits numériques pour confirmer de manière efficace la validité de signaux binaires de données. L'invention a pour principal objet, un système numérique simple de confirmation de la validité de signaux binaires de données dans lequel la confirmation est obtenue pendant l'échan- tillonnage séquentiel de toutes les lignes d'entrée binaires à vérifier. D'autres caractéristiques et avantages de la présente invention ressortiront au cours de la description qui va suivre faite en regard des dessins annexés et donnant à titre explicatif mais nullement limitatif une seule forme de réalisation conforme à l'invention. La figure 1 est un schéma synoptique illustrant le fonctionnement élémentaire du système de l'invention et la figure 2 est un schéma de réalisation d'une forme préférée de ce système. Sur le schéma synoptique de la figure 1, des signaux binaires à confirmer sont appliqués par des lignes 16 à un circuit d'échantillonnage séquentiel 8. Le circuit 8 est synchronisé par un train d'impulsions répétitives 11 émis par un générateur d'horloge 12 et son signal de sortie représente les échantillons successifs des lignes d'entrée 16 prélevés au cours de cycles d'échantillonnage répétitifs.la sortie du circuit d'échantillonnage séquentiel 8 représente donc les valeurs successives mesurées par chacune des lignes d'entrée 16 et indique par rapport à une base de temps si le signal porté par chacune de ces lignes est vrai ou faux. La sortie du circuit 8 est appliquée à une porte 30 commandée par un circuit d'accrochage 9. Lorsque le premier signal vrai apparaît sur l'une des lignes 16, la sortie v+te correspondante du circuit d'échantil eut lonnage 8 / appliquée à la porte 30 qui laisse passer un signal vers un circuit de comptage de confirmation 10 utilisé pour compter cette sortie. Au même moment, la porte 30 applique un signal au circuit d'accrochage 9 pour que ce dernier s'accroche sur le signal particulier traité à l'exclusion de tous les autres, l'opté ration d'accrochage steffectuant par le retour d'un signal de commande du circuit 9 à la porte 30. La synchronisation du circuit d'accrochage 9 avec le circuit d'é hantillonnagxe séntial 8 est assurée par un signal d'horloge il produit par le générateur d'horloge 12. les sorties vraies successives que fournit le circuit d1éohan- tillonnage 8 pour la ligne de signalisation particulière à laquelle est accroché le circuit 9, sont comptées dans le circuit de confirmation 10 jusqu'à atteindre un nombre prédéterminé de comptes de confirmation à partir duquel le circuit 10 produit un signal de sortie confirmé pour cette ligne et un signal de déblocage (SD) est appliqué au circuit d'accrochage 9 pour lui permettre de s'accrocher sur la sortie vraie suivante confirmée. Au cas où il n'apparaît aucune sortie vraie sur la ligne à confirmer pendant plusieurs cycles successifs-de surveillance, le circuit d'accrochage 9 quitte cette ligne, arrêtant le comptage de confirmation dans le circuit 10 et prépare les circuits pour la vérification de la validité du signal d'une autre ligne. La figure 2 représente l'application simultanée des impulsions d'horloge 11 du générateur 12 auxcompteurs 13 et 14. Ces derniers peuvent être des compteurs classiques à bascules, ayant tous deux une capacité de comptage au moins égale au nombre "n", de lignes d'entrée de données binaires 16a à 16n. Le compteur 13 a un fonctionnement cyclique continu et fournit un signal de sortie de remise à zéro à chaque fois qu'il atteint la valeur "n" pour déclenchèr un nouveau cycle de comptage. Par contre, le compteur 14 est connecté de manière que, lorsqu'il atteint la valeur "n", il reste dans cet état même si de nouvelles impulsions numériques lui sont appliquées, jusqu'à l'apparition d'un signal de remise à zéro sur une ligne 18. tes compteurs 13 et 14 peuvent être constitués par des bascules binaires classiques dont chaque combinaison de comptage successive est produite par l'arrivée des signaux d'horloge 11 du générateur 12. Les signaux binaires de données à confirmer, qui sont, soit des "1", soit des "0" correspondant respectivement aux états vrai et faux des paramètres surveillés, sont chacun appliqués à une ligne d'entrée séparée 16a à 16n. les lignes 16a à 16n sont respectivement appliquées à des portes ET correspondantes 20a à 20n. les portes 20a et 20n reçoivent également les sorties de comptage du compteur 13,de façon à valider successivement les signaux binaires de données de l'une des lignes 16a à 16n. A ce point, on notera que les signaux binaires de données apparaissent simultanément sur leurs lignes associées 16a-16n, c'est-à-dire qu'ils représentent continuellement l'état des paramètres particuliers à surveiller. Cependant, ces signaux sont échantillonnés séquentiellement par leurs portes associéesi20a à 20n, sous l'effet de 11 excitation séquentielle de chacun des étages de sortie du compteur 13 en réponse aux impulsions d'horloge 11. Ainsi, par exemple, la porte ET 20a n'aura de sortie que lorsque l'éta- ge I du compteur 13 fournit une sortie, c'est-à-dire une fois par cycle de comptage complet. La sortie éventuelle de la porte 20a est suivie d'une sortie éventuelle de la porte 20b, et ainsi de suite, jusqu'à ce que la porte 20n ait été échantillonnée, après quoi l'opération d'échantillonnage se répète séquentielle ment les sorties de chacune des portes ET 20a à 20n sont réunies par une porte OU 27. le compteur 14 est alimenté en impulsions 11 jusqu'à ce qu'il atteigne l'état de comptage "n". Le compteur 14 reste à ce compte de "n" jusqu ce qu'un signal de remise à zéro arrive sur la ligne 18 par l'intermédiaire d'une porte OU 72 et d'une porte ET 30. La porte ET 30 ne délivre de signal de remise à zéro que lorsqu'elle reçoit une sortie de la porte OU 27 en réponse à une sortie vraie de l'une quelconque des portes ET 20a à 20n. Ainsi, chaque fois que le compteur 14 atteint la valeur "n", il applique un signal à la porte ET 30,de façon qu'à l'arrivée d'un signal d'entrée vraie sur l'une des lignes 16a à 16n, un signal de remise à zéro RAZ soit transmis par la porte 30 pour remettre le compteur 14 à zéro. le système comprend un compteur 40 semblable au compteur 14, mais ayant une capacité de comptage "m" égale au nombre de vérifications / confirmation que l'on désire obtenir pour con- firmer les signaux binaires entrée. La sortie de la porte ET 30 est appliquée à l'entrée du compteur 40,de façon qu'il progresse d'une unité chaque fois que la sortie de cette porte est vraie. La sortie de la porte OU 27 est appliquée à un inverseur 42 et à une porte ET 43 qui reçoit également une entrée de la sortie "n" du compteur 14. La sortie de la porte ET 43 applique un signal de remise à zéro par une ligne 45 et une porte OU 46 au compteur 40.Ainsi,lorsque le compteur 14 est à sa valeur "n" et lorsque la porte OU 27 ne fournit pas de sortie, indiquant qu'aucune entrée vraie n'est appliquée aux portes ET 20a à 2On, un signal de remise à zéro RAZ est appliqué au compteur 40. La sortie du compteur 40 indiquant qu'un signal particulier a été confirmé, est appliquée à une porte ET 50 puis, par une ligne 53, à chacune des portes d'une série de portes ET de sorties 54a-54n. On va maintenant examiner la façon dont les signaux binaires d'entrée sont confirmés, en supposant, par exemple, qu'un signal vrai est appliqué à la ligne 16b. On suppose également que le compteur 14a atteint son état "n" et qu'il y reste. La ligne d'entrée 16b est supposée être la seule à avoir un signal vrai. Dans ces conditions, lorsque le compteur 13 atteint "2", la porte ET 20b produit une sortie vraie qui est transmise par la porte OU 27 à l'une des entrées de la porte ET 30. Cette dernière recevant également une entrée du compteur 14 fournit un signal d'entrée au compteur 40 qui progresse d'un pas. En même temps, le compteur 14 qui est remis à zéro par un signal de la porte OU 32 appliqué à la ligne 18, débute un nouveau cycle de comptage des impulsions 11. On notera que le compteur 14, bien que fonctionnant en synchronisme avec le compteur 13 du fait des impulsions d'horloge communes, est en retard sur ce dernier de deux unités.Ainsi, lorsque le compteur 13 atteint à nouveau la valeur "2", le compteur 14 est à nouveau à l'état "n". Si l'on suppose qu'au cours de ce second cycle de comptage, le signal vrai est toujours présent sur la ligne 16b, l'état du circuit est tel que le compteur 40 reçoit une seconde impulsion qui le fait progresser à la valeur 2. Comme précédemment, le compteur 14 est remis à zéro et recommence son cycle de comptage. En supposant que le signal vrai persiste sur la ligne 16b pendant "m" cycles de comptage, le compteur 40 progresse successivement jusqu'à atteindre la valeur m qu'il conserve en l'absence d'un signal de remise à zéro RAZ sur la ligne 45. La sortie de comptage "m" du compteur 40 est appliquée à la porte ET 50 qui reçoit également la sortie de la porte ET 30.Ainsi, à l'application de la prochaine entrée vraie de la porte OU 27 à la porte ET 30, la porte ET 50 produira un signal de confirmation 52 sur la ligne 53. Les signaux de confirmation de la ligne 53 sont appliqués. en parallèle aux portes ET de sortie 54a à 54n dont une est a - sociée à chaque entrée de signal binaire de donnée. Chacune de ces portes ET est synchronisée avec une sortie associée du compteur 13 correspondant à cette entrée de signal de donnée. Ainsi, dans exemple particulier choisi, il apparaîtra pour le signal (SC) d'entrée vrai de la ligne 16b un signal confirmé de sortie/produit par la porte ET 54b à l'instant correspondant du cycle d'échantillonnage. Si l'on suppose maintenant que le signal de la ligne 16b a disparu, indiquant soit que le défaut a disparu, soit que le signal était dt à un bruit externe, on voit qu'à un instant quel jonque du cycle de fonctionnemens, le compteur 14 ne reçoit pas de signal de remise à zéro et reste en état saturé. En même temps, l'absence d'une sortie vraie de la porte OU 27 combinée à la sortie saturée du compteur 14 fait passer la sortie de la porte ET 47 à l'état vrai pour remettre à zéro le compteur 40 et effacer le comptage de confirmation. Si l'on suppose en outre qu'une entrée vraie était présente sur la ligne 16c en même temps que l'entrée vraie de la ligne 16b ce second signal n'a aucun effet sur le fonctionnement du système car, au moment où il arrive, le compteur 14 n'est pas en état "n" et aucun signal de comptage n1 est appliqué au compteur 40 par la porte ET 30. Cette ligne peut cependant être confirmée une fois que la confirmation du premier signal reçu, c'est-à-dire celui de la ligne 16b, est achevé. Un tel "décrochage" de la première ligne traitée pour permettre la confirmation d'un second signal s'effectue de la manière suivante : le signal de confirmation 52 apparaissant sur la ligne 53 est appliqué à un élément de retard d'un bit 55 qui peut être une bascule de retard. Le signal retardé 57 sortant de l'élément 55 est appliqué à travers la porte OU 32 pour remettre le compteur 14 dZyerE à travers la porte 46 pour remettre le compteur 40 à zéro. La remise à zéro du compteur 14 effectue ce "déblocage" en supprimant la valeur qu'il contient de façon qu'il atteigne maintenant la fin de son cycle de comptage au moment où le compteur 13 est à l'état "7" correspondant à l'échan- tillonnage de la ligne suivante, 16c. Les lignes d'entrée successives sont ainsi confirmées dans tordre d'apparition de leurs signaux vrais. il est évident que l'on peut arrêter la confirmation de certaines lignes particulières en faveur d'autres lignes, par exemple en appliquant aux instants voulus des signaux de remise à zéro des compteurs 14 et 40 à l'aide d'un circuit de commande approprié (non représenté). Le système de la présente invention constitue donc un moyen simple mais particulièrement efficace de confirmer la validité de signaux binaires. Il va de soi que la présente invention n'a été décrite et représentée qu'à titre explicatif, mais nullement limitatif, et qu'elle est susceptible de recevoir diverses variantes sans sortir de son cadre. REVENDICATIONS 1. Système de confirmation de la validité de plusieurs signaux binaires de données appliqués chacun sur une ligne d'entrée séparée, caractérisé en ce qu'il comprend une porte séparée pour la réception de chacun des desdits signaux, un compteur d'échantillonnage ouvrant successivement chacune desdites portes, un circuit d'accrochage s'accrochant sur l'un desdits signaux, ledit circuit d'accrochage comprenant un compteur d'accrochage synchronisé avec le compteur d'échantillonnage, mais dont l'origine de comptage est d'une décalée / valeur prédéterminée correspondant au rang de la ligne du signal d'entrée à confirmer, un dispositif de conditionnement recevant les sorties desdites portes et qui est commandé par le compteur d'accrochage pour ne fournir une sortie vraie qu'en réponse à l'un des signaux d'entrée, un compteur de confirmation comptant les sorties vraies successives du dispositif de conditionnement pour fournir un signal de sortie de confirmation lorsqu'il a reçu un nombre prédéterminé de sorties vraies consécutives du dispositif de conditionnement. 2. Système selon la revendication 1, caractérisé en ce qu'il comprend un générateur d'horloge délivrant un train d'impulsions pour la synchronisation du compteur d'accrochage avec le compteur d'échantillonnage. 3. Système selon la revendication 1, caractérisé en ce qu'il comprend en outre un élément de retard d'un bit auquel est appliqué le signal de sortie de confirmation pour constituer un signal de remise à zéro du circuit d'accrochage servant à décrocher ce dernier du signal prédéterminé d'entrée. 4. Système selon la revendication 1, caractérisé en ce que les sorties vraies du dispositif de conditionnement sont également appliquées comme signaux de remise à zéro du compteur d'échantillonnage. 5. Système de confirmation de la validité de plusieurs signaux numériques, caractérisé en ce qu'il comprend un circuit d'échantillonnage échantillonnant chacun desdits signaux et produisant séquentiellement une sortie numérique d'après chaque signal échantillonné, un circuit d'accrochage s'accrochant à l'un desdits signaux confirmés, un générateur d'horloge synchronisant le fonctionnement du circuit d'échantillonnage et du circuit d'accrochage, un circuit de comptage de confirmation comptant chaque sortie numérique du circuit d'échantillonnage correspondant à celui desdits signaux qui est en cours de confirmation, jusqu'à une valeur prédéterminée de confirmation, un dispositif de conditionnement du transfert des sorties numériques correspondant au signal à confirmer entre le circuit d'échantillonnage et le circuit de confirmation, le dispositif de conditionnement étant lui-même commandé par le circuit d'accrochage, la sortie du dispositif de conditionnement étant également appliquée au circuit d'accrochage pour maintenir l'accrochage dudit signal à confirmer, le circuit de comptage de confirmation produisant un signal de sortie confirmé au moment où il atteint ladite valeur prédéterminée de confirmation, et un signal de décrochage libérant le circuit d'accrochage du signal confirmé pour permettre l'accrochage à un autre desdits signaux. 6. Système selon la revendication 5, caractérisé en ce qu'il comprend en outre un dispositif de retard d'un bit à travers lequel est transmis le signal de décrochage servant à remettre à zéro le circuit d'accrochage.