La présente invention a pour objet un procédé et des moyens de défense contre les défaillances dans un réseau pourvu de redondance spatiale. Elle est notamment utilisable dans les centraux téléphoniques appliquant la commutation temporelle de signaux ayant fait l'objet d'une modulation d'impulsions avec codage. Aux entres d'un tel central, les signaux provenant des lignes sont échantillonnés a 8 kHz et chaque échantillon est traduit par une combinaison codée de 8 signaux binaires ou bits. Chaque combinaison à 8 bits est transmise en parallele sur 8 conducteurs, dans un intervalle de temps tres court constituant une voie temporelle. Il est ainsi possible de multiplexer dans le temps 256 voies par exemple. La période de répétition des combinaisons successives d'une voie est 125 ps, tandis que l'intervalle de temps imparti a chaque voie a une durée d'environ 500 ns. Un groupe multiplex entrant achemine ainsi les signaux provenant de 256 lignes. Un groupe multiplex sortant similaire achemine les signaux destinés a ces mêmes 256 lignes.Les valeurs numériques que l'on vient de citer, sans être nécessaires, sont néanmoins couramment admises. A l'intérieur du central, il est nécessaire qu T une combinaison codée apparaissant sur une voie temporelle d'un. groupe multiplex puisse être retransmise sur une voie temporelle quelconque d'un groupe multiplex quelconque. Cela implique des opérations de commutation spatiales (connexions de groupe a groupe) et temporelles (connexions de voie a voie). Elles seront réalisées a l'aide d'un réseau qui comprendra des commutateurs spatiaux et des mémoires. Ce réseau peut être, par exemple, du type connu dit spatial-temporel-spatial. Un trajet de connexion entre une voie entrante d'une premiere ligne et une voie sortante d'une deuxieme ligne emprunte deux commutateurs spatiaux placés, en quelque sorte, de part et d'autre d'une cellule de mémoire ; ils lui donnent accès, l'un aux groupes multiplex entrants, l'autre aux groupes multiplex sortants. De cette façon, au temps propre a la voie entrante et par le premier commutateur orienté sur le groupe entrant approprié, une combinaison codée provenant de la voie entrante est enregistrée dans la cellule de mémoire. Au temps propre a la voie sortante et par le second commutateur orienté sur le groupe sortant approprié, la combinaison codée issue de la voie entrante et conservée dans la cellule de mémoire est retransmise sur la voie sortante. La connexion dans le sens opposé entre la voie sortante de la première ligne et la voie entrante de la deuxième ligne est réalisée de la même façon et emprunte généralement la même cellule de mémoire. Dans un tel central, on remarquera que les commutateurs spatiaux sont utilisés, par rultiplexage dans le temps, pour un grand nombre de communications. I1 en est de même pour les circuits communs des mémoires de communication et, d'une manière générale, pour tous les circuits transmettant et/ou commutant les combinaisons codées. Une défaillance dans l'un quelconque de ces circuits affectera donc toutes les communications empruntant le circuit défaillant. Le brevet français nO 71 07697, déposé le 5 Mars 1971, au nom de la Sociéte Anonyme dite : COMPAGNIE CENTRALE DE CONSTRUCTIONS TELEPHONIQUES, pour un "Réseau de transmission et/ou de commutation pour signaux codés, decrit un réseau de transmission permettant de pallier les effets d'une telle défaillance. Le réseau proposé est constitué par la juxtaposition de plusieurs sections de réseau indépendantes constituant chacune un trajet prévu pour transmettre et/ou commuter un seul bit des combinaisons codées, afin que toute défaillance, où qu'elle se produise, n'affecte qu t un seul bit des combinaisons codées, ce qui, à la fois, facilite la détection de toute défaillance et permet d'en corriger ou minimiser les effets. Chacun des commutateurs est ainsi composé de plusieurs commutateurs élémentaires indépendanfs commutant chacun un bit des combinaisons codées ces commutateurs élémentaires sont évidemment commandés en parallèle pour avoir toujours la même orientation. De même, chacune des mémoires est composée de plusieurs mémoires élémentaires mémorisant un bit des combinaisons codées ; ces mémoires élémentaires sont commandées en parallèle. De plus, pour la transmission de huit bits en parallèle, par exemple, il est prévu dans ce réseau une neuvième section de réseau ou section de secours. Cette section, en fonctionnement normal, peut être utilisée pour la transmission de bits de contre. Dès qu'unie des huit sections de réseau est défaillante, elle est remplacée par la section de secours. La transmission éventuelle de bits de contrôle est alors soit affectée à la section en défaut, soit abandonnée, pendant que l'on procède au remplacement de l'élément défectueux. Dans un tel réseau, le basculement sur la section de secours est effectué dès qu'une défaillance est détectée. Ce basculement a lieu simultanément à toutes les entrées et toutes les sorties du réseau. En effet, lorsqu'un défaut est détecté, on identifie seulement la section de réseau défaillante. Le basculement sur la section de secours est ensuite effectué pour tous les groupes multiplex du central; Aux entrées, il commute le bit des combinaisons codées qui dévait emprunter la section défaillante vers la section de secours ; aux sorties, il opère la commutation inverse pour restituer au bit fourni par la section de secours la place qui est la sienne dans chaque combinaison codée. Or, en raison du caractère temporel de la commutation, les combinaisons codées introduites aux entrées du réseau mettent un temps variable pour en atteindre les sorties.Par conséquent, si le basculement est effectué sans precaution, aux entrées puis aux sorties, il se produira, aux sorties, une confusion temporaire entre les combinaisons introduites aux entrées avant le basculement et celles qui y auront été introduites postérieurement. Ce problème a trouvé une solution décrite notamment dans la demande de brevet français nO 72 21534, déposée le 15 juin 1972, aux noms des Sociétés demanderesses, pour des "Procédé et dispositif de basculement d'un trajet de transmission sur un autre trajet de transmission". Ainsi, ce réseau pourvu d'une redondance spatiale permettait efficacement et rapidement de pallier les effets d'une défaillance, dès qu'elle avait pu etre localisée dans une des sections de réseau. Il faut toutefois considérer que la localisation d'une défaillance pose un problème délicat. Pour qu'elle soit rapide, il est nécessaire d'incorporer au réseau de nombreux moyens de supervision, de centralisation et de décision, étudiés soigneusement pour ne pas être eux-memes causes de défaillances. On peut aussi choisir de se fonder sur un nombre limité de moyens de contrôle puissants, mais alors la durée nécessaire pour détecter et localiser une défaillance sera relativement longue. L'invention s'adresse à ce deuxième cas dans lequel la rapidité des moyens de basculement n'est plus déterminante et se propose de pallier les effets d'une défaillance tant qu'il n'est pas encore possible de l'éliminer. L'invention a donc pour objet un procédé et des moyens de défense contre les défaillances dans un réseau pourvu de redondance spatiale, arrangés de manière qu'une défaillance, où qu'elle se produise, n 'interrompe pas les communications en cours ; tout au plus se produir9t-kl une dégradation tolérable de la qualité de ces communications. La présente invention s1 applique dans le cas général où des signaux codés sont transmis et/ou commutés en parallèle dans un réseau constitué par la juxtaposition de plusieurs sections de réseau indépendantes et ou, pour des signaux codés à n éléments, le réseau comprend n t m sections, soit m sections redondantes disponibles pour la défense contre les défaillances. Le procédé de l'invention est principalement caractérisé par le fait que l'affectation de n des n + m sections pour la transmission et/ou la commutation des n éléments dé signaux codés est cycliquement modifiee, taat qu'aucune défaillance n'est constatée et Iocalisée, cette modification cyclique, que l'on appellera giration, étant interrompue après localisation d'une défaillance, lorsque l'affectation des éléments aux sections est telle que la section défaillante n'est pas utilisée pour transmettre et/ou connuter un élément des signaux codés. les moyens de défense contre les défaillances de l'invention sont principalement caractérisés par le fait que des matrices d'accès sont intercalées aux entrées et aux sorties pour réaliser l'affectation modifiable des éléments des signaux codés aux sections, ces matrices étant commandées par une source d'adresses au moins, chaque adresse spécifiant une affectation particulière. La giration est ainsi obtenue par la lecture cyclique d'adresses fournie anx matrices d'accès. Les différents objets et caractéristiques de l'invention vont maintenant être détaillés dans la description qui va suivre, donnée è titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, le diagramme général d'un réseau de commutation temporel connu dans lequel peut être appliquée la présente invention ; - la figure 2, une illustration du contenu des mémoires MT1 et MP1 de la figure 1 ; - la figure 3, le diagramme général d'un réseau de commutation équipé en vue de l'application de la présente invention ; - la figure 4, le diagramme des moyens de giration prévus selon lSinvexntion à chaque- entrée du réseau de la figure 3 ;; - la figure 5, le diagramme des moyens de giration prévus selon l'invention à chaque sortie du réseau de la figure 3 ; - la figure 6,- un tableau illustrant le procédé de giration instauré par l'invention ; - la figure 7, le diagramme d'un exemple de réalisation de lasource d'adresses commandant les moyens de giration des figures 4 et 5 ; - la figure 8, le diagramme de l'équipement de commande "marche/arrêt" de la figure 7. On décrira tout d'abord, en se reportant à la figure 1, le diagramme général des circuits d'un réseau de commutation dans lequel peut être applique la presente invention. Ce réseau comprend des groupes multiplex entrants tels que GEl. A chacun d'eux correspond un groupe multiplex sortant tel que GSt. Ces groupes multiplex comportent chacun, par exemple, 256 voies temporelles. A chaque voie temporelle correspond un intervalle de temps de voie, ou plus simplement un temps de voie, de 500 ns environ dans lequel est transmise une combinaison codée sur plusieurs conducteurs en parallèle. Un meme temps de voie se répète toutes les 125 ps. Pour ltétablissement des communications, il est prévu plusieurs ensembles de commutation. Pour simplifier, on n'a représenté sur la figure 1 aucun seul de ces ensembles qui comprend une mémoire de trajets i, une mémoire de communications MP1, un commutateur de groupe entrant CE1 et un commutateur de groupe sortant CSJ. Tous les organes par lesquels sont transmises les combinaisons codées, c'est-à-dire les commutateurs et les mémoires de communications, sont réalisés par la juxtaposition d'organes élémentaires transmettant chacun un des bits des combinaisons codées. C'est ainsi que le commutateur CEl est réalisé sous la forme de neuf commutateurs élémentaires CE1o à CEl8, identiques et commandés en parallèle. Chacun d'eux commute et transmet un bit, d'une manière complètement indépendante des autres, de sorte qu une défaillance ne puisse atteindre qu'un seul bit à la fois.De meme, la mémoire MPI est réalisée sous la forme de neuf mémoires élémentaires indépendantes MPlo à 8 commandées en parallèle et le commutateur CSl comprend neuf commutateurs élémentaires CS1o à Cl18. On peut considérer, pour résumer, que le réseau de commutation de la figure 1 est réalisé sous la forme de plusieurs sections de réseau SRO à SR8, une section de réseau comprenant tous les organes élémentaires transmettant et commutant un bit des combinaisons codées. La mémoire de trajets MT1 est une mémoire possédant 256 cases lues cycliquement en synchronisme avec les temps de voies des groupes multiplex. Chacune de ces cases peut contenir une adresse d'une case de la mémoire de communications MP1 et un numéro de groupe multiplex. La mémoire de communications MP1 peut posséder jusqu'à 128 cases de mémoire qui seront affectées chacune à une communication. Ces cases de mémoire sont adressées en réponse aux informations fournies par la mémoire de trajets Mut1. Le commutateur CEl permet, durant chaque temps de voie, d'associer l'entrée de la mémoire MP1 à l'un quelconque des groupes entrants, en réponse à l'information fournie par une case de la mémoire de trajets MT1. Le commutateur CSî permet, durant chaque temps de voie, dtassocier la sortie de la mémoire MPl à l'un quelconque des groupes sortants. Il 5T oriente toujours de la même façon que le commutateur GEl. On décrira le fonctionnement de ce réseau en se référant à la figure 2 et en considérant le cas d'une communication entre un abonné (A) auquel correspond le temps de voie tO sur les groupes entrant et sortant GEl et GS1 et un autre abonné (B) auquel correspond le temps de voie tj sur les groupes entrant et sortant CEp et GSp. Au temps de voie tO, une case correspondante de la mémoire de trajets MTI fournit un numéro de groupe G1 et une adresse adO. Le numéro de groupe G1 est transmis aux commutateurs CEl et CS1, en parallèle. En réponse, ceux-ci s'orientent respectivement sur les groupes entrant et sortant GEl et GSI. Simultanément, l'adresse adO est transmise à la mémoire de communications MPI. Dans cette mémoire, la case de mémoire correspondant à cette adresse fait successivement l'objet d'une opération de lecture et d'une opération d'inscription. L'information lue à l'adresse adO est transmise sur le groupe multiplex sortant GS1 par l'intermédiaire du commutateur CS1. Ensuite, l'information présente sur le groupe multiplex entrant GEl, transmise par le commutateur CEl jusqu'à l'entrée de la mémoire de communications MP1, est enregistrée, à la place de celle qui vient d'entre lue, à l'adresse adO. L'abonné (A) a donc reçu un échantillon codé, tandis que celui qu'il fournissait vient d'être enregistré. Au temps de voie tj, une case correspondante de la mémoire de trajets MTl fournit le numéro de groupe Gp et à nouveau l'adresse adO. Les commutateurs CS1 et CEl sont orientés en conséquence sur les groupes GSp et GEp. L'adresse adO est transmise à la mémoire de communications MP1. L'information lue à l'adresse adO est transmise sur le groupe multiplex sortant GSp, par l'intermédiaire du commutateur CS1. Ensuite, l'information présente sur le groupe multiplex entrant GEp, transmise par le commutateur CEl jusqu'à la mémoire MP1, est enregistrée à l'adresse adO. L'abonné (B) reçoit donc l'échantillon codé précédemment transmis par l'abonné (A) et enregistré au temps tO. L'échantillon codé qu'il fournit vient d'etre enregistré à l'adresse adO, pour y être conservé jusqu'au temps tO suivant où il sera transmis à l'abonné (A). Sur la figure 1, par ailleurs, sont représentés des équipements REl et RS1 associés aux groupes GE1 et GS1. L'équipement REl répartir les différents bits des combinaisons codées issues du groupe GEI, sur les conducteurs GEla à GE18. L'équipement RS1 reçoit les différents bits des combinaisons codees apparaissant sur les conducteurs GSlg à GS18 et reconstitue des combinaisons codées, fournies sur le groupe GS1, telles qu'elles seraient si les équipements RE1 et RSI n'existaient pas. A titre d'illustration, si les combinaisons codées transmises sur les groupes entrants et sortants ont huit bits, alors que le réseau de commutation comporte les neuf sections SRO à SR8, l'équipement REl aiguillera les huit bits des combinaisons entrantes sur les sections SRO à SR7 ; l'équipement RSI constituera les combinaisons sortantes à l'aide des bits fournis par ces mêmes sections SRO à SR7. Il en ira de même pour tous les groupes multiplex et la section SR8 sera utilisée comme section de secours. Toutefois, comme indiqué dans le préambule, une telle solution n'est applicable et ne fournit- une protection satisfaisante contre les défaillances que si l'on est capable de localiser rapidement une défaillance. L'invention a donc pour objet un procédé et des moyens de défense contre les défaillances, spécialement utiles lorsque la détection et la localisation des défaillances demandent un laps de temps appréciable. Le procédé faisant l'objet de l'invention est principalement illustré par la figure 3. Sur la figure 3 on trouve, comme sur la figure t, des groupes multiplex entrants, tels que GE1, acheminant des combinaisons codées en parallèle sur n conducteurs, et des groupes multiplex sortants, tels que GS1, à n conducteurs également. Le réseau de commutation RC a été représenté simplement sous la forme de p plans parallèles, S1 à Sp, chaque plan correspondant à une section de réseau tel que défini en relation avec la figure i. Le nombre p de sections de réseau est égal à n + m, le réseau RC possédant donc une redondance spatiale de m sections. le groupe entrant GEl est équipé d'un commutateur de giration CGEi qui associe à chaque instant les n conducteurs du groupe GE1 à n des z conducteurs du groupe interne entrant GIE1, l'affectation des conducteurs du groupe GIE1 par rapport au groupe GE1 étant modifiée cycliquement, ce qui est illustré par une flèche circulaire. Le groupe sortant GSi est de même équipé d'un commutateur de giration CGS1 qui associe à chaque instant n des p conducteurs du groupe interne sortant GI51 aux n conducteurs du groupe sortant Gsi, cette affectation étant aussi modifiée cycliquement, de la meme façon que par le commutateur CGEI. Bien entendu, les autres groupes entrants et sortants sont également équipés de commutateurs de giration fonctionnant en synchronisme avec les commutateurs CGEI et CGSI, Grâce à cette giration, introduite aux entrées et aux sorties du réseau RC, le bit de rang 1 des combinaisons codées des groupes entrants et sortants sera, par exemple, transmis et commuté par la section 51, puis par la section S2..., jusqu'à la section Sp, puis le cycle recommencera, t ainsi de suite Simultanément, le bit de rang 2 des combinaisons codées sera transmis et commuté par les sections S2, S3...,Sp, S1, etc. Il en ira de même pour les bits de rangs suivants. L'avantage d'un tel procédé est que chaque bit des combinaisons codées, puisqu'il emprunte cycliquement les p sections disponibles, ne sera affecté par un défaut éventuel, localisé dans une des sections, que lorsqu'1 empruntera cette section défaillante, c'est-à-dire une fois -sur p. En augmentant le nombre p des sections on réduit 11 influence du défaut. En changeant de point de vue, on peut dire également qu'un défaut affecta successivement les bits de rangs 1 à n, pendant une fraction égale n/ du temps. Pendant la fraction restante m/p du temps, le défaut n'aura pas d'influence.Si ces bits des combinaisons codées correspondent à des valeurs pondérées décroissantes selon le rang, le défaut produira un parasite maximal lorsqu'il affectera le bit de rang 1, puis un parasite progressivement plus faible jusqu'à 5T annuler, et cela à chaque cycle de la giration. L'expérience a montré que le résultat global était un parasite, certes gênant, mais insuffisant pour rendre la transmission inintelligible. Il est possible de le minimiser en jouant sur la vitesse de la giration et sur la redondance spatiale du réseau. Le procédé faisant l'objet de l'invention permet donc, lorsqu'il se produit une défaillance dans le réseau RC, de maintenir les communications empruntant le point défectueux, au prix d'une dégradation tolérable de la qualité de transmission, et cela tout au moins -jusqu'à la localisation du dérangement dans l'une des sections de réseau. En effet, le procédé de l'invention prévoit également d'arrêter la giration, après localisation d'une défaillance, lorsque les positions des commutateurs de giration sont telles que les n bits des combinaisons codées sont transmis et commutés par des sections de réseau saines, aucun de ces bits n'empruntant la section défaillante. On verra par la suite que le même procédé appliqué dans un cas où il existe une seule. section redondante, permet aussi de se protéger contre les effets de deux défaillances, dans deux sections de réseau, si les combinaisons codées comprennent un bit non indispensable à la transmission (bit de parité ou bit de poids faible). On va maintenant décrire, en se reportant à la figure 4, un exemple de réalisation de moyens de giration utilisables aux entrées, en l'espèce une forme de réalisation du commutateur CGEl de la figure 3. Ce commutateur est essentiellement constitué par une matrice MEl possédant n entrées, auxquelles sont connectés les n conducteurs du groupe multiplex entrant GE1, et-p sorties, auxquelles sont connectés les p conducteurs du groupe multiplex interne entrant CIE 1. Cette matrice permet de connecter chacune dé ses sorties à l'une quelconque des entrées, préalablement désignée par une adresse. Cette matrice peut avantageusement revêtir la forme de celle qui fait l'objet du brevet n" 71 43195 déposé le 2 Décembre 1971 au nom des Sociétés Demanderesses pour un "Module de commutation électronique". Elle possède donc une entrée d'adresse (eal...,)-par sortie, sur laquelle l'adresse doit être fournie en série. Le commutateur de la figure 4 comprend par conséquent, un registre d'adresse-RAel possédant une cellule d'enregistrément à plusieurs bits (ael à aep) pour chaque sortie de la matrice, et un groupe de transmission série SEl comprenant un circuit (sel à sep) par sortie de matrice. Cet équipement reçoit des adresses AME qui sont enregistrées en RATEL. La portion d'adresse ainsi inscrite dans la cellule aei est transmise en série sur l'entrez d'adresse eai par l'entremise du circuit sel. Bien que les moyens de commande et de synchronisation n'aient pas été figurés, on comprendra que le commutateur de la figure 4 est agencé pour recevoir une adresse AME à chaque pas de giration, est-à-dire à une cadence qui peut être lente. Cette adresse est enregistrée en RATEL et peut être transmise à la matrice MEl de façon répétée, à une cadence qui peut être élevée, à chaque combinaison codée acheminée par la matrice par exemple La figure 5 représente un exemple de réalisation des moyens de giration utilisables aux sorties, en l'espèce une forme de réalisation du commutateur CGS1 de la figure 3. Ce commutateur est semblable à celui de la figure 4. Il comprend une matrice MSl ayant p entrées, auxquelles sont connectés les p conducteurs du groupe multiplex interne sortant GUIS1, et n sorties, auxquelles sont connectés les n conducteurs du groupe multiplex sortant GSI. Un registre d'adresses RAS1 à n cellules asl à asn reçoit des adresses AMS. Ces adresses sont transmises à la matrice MS1 par ltentremise d'un groupe de transmission série SS1 à n circuits ssl à ssn. En revenant maintenant au schéma de principe de la figure 3 et en considérant que tous les groupes multiplex entrants sont pourvus d'un commutateur de giration tel que celui de la figure 4, tandis que tous les groupes multiplex sortants sont pourvus d'un commutateur de giration tel que celui de la figure 5, on voit aisément que la giration peut être obtenue simplement à partir d'une source d'adresses commandant des matrices d'acces. Plus précisément, cette source d'adresses fournira à chaque pas d'un cycle de giration une adresse AME et une adresse ANS. L'adresse AME permettra d'affecter les n bits des combinaisons codées des groupes multiplex entrants à n des sections de réseau.De même, l'adresse AMS permettra d'affecter ces mêmes n sections de réseau aux n conducteurs des groupes multiplex sortants. Si la transmission des combinaisons codées à travers le réseau RC était instantanée, les adresses AME et AMS pourraient être changees au même instant, sans autre précaution que d'affecter n sur p sections de réseau à la transmission et la commutation des n bits des combinaisons codées. En fait, toutefois, en raison du caractère temporel de la commutation dans le réseau RCS toute modification de l'affectation aux entrées se répercute aux sorties après un délai variable pour les différentes combinaisons codées. Il y a donc lieu de prendre des précautions dans la modification des adresses AME et AMS, ce dont on va maintenant traiter en se reportant au tableau de la figure 6. Le tableau de la figure 6 illustre un exemple de réalisation du processus de giration par modification cyclique des adresses AME et AMS. il ne représente en fait qu'une portion d'un cycle de giration, ce qui suffit à exposer un mode particulier, choisi à titre d'exemple, de mise en oeuvre du procédé faisant l'objet de l'invention. Les rangées de ce tableau, numérotées dans la colonne de gauche, correspondent chacune à un pas du cycle de giration. Le tableau comprend 9 colonnes pour l'information AME (AMER à AME9) et aussi 9 colonnes pour l'information AMS (AMS1 à AMS8 et AMSS). L'exemple d'application considéré est en effet celui où les combinaisons codées des groupes multiplex d'entrée et de sortie ont 8 bits, tandis que le réseau RC (figure 3) comprend 9 sections de réseau (n = 8, Z = 9). L'information AME comprend donc 9 portions, chacune destinée à une sortie de matrice (à lune des 9 sorties de la matrice MEl de la figure 4, par exemple) et fournissant le numéro d'une des 8 entrées de matrice (d'une des 8 entrées de-cette matrice ME1). Comme il y a 9 sorties pour 8 entrées, 7 des entrées seront affectées individuellement à 7 sorties, tandis que la 8ème entrée sera affectée à deux sorties ainsi atteintes en parallèle. L'information AMS comprend elle 8 portions (AMS1 à AMS8) destinées chacune à une sortie de matrice (à une des 8 sorties de la matrice MS1 de la figure 5, par exemple) et fournissant le numéro d'une des 9 entrées de matrice (d'une des 9 entrées de cette matrice MS1). Comme il y a 9 entrées pour 8 sorties, 8 entrées sont individuellement affectées aux 8 sorties. Une entrée n'est pas affectée et son numéro est indiqué dans la colonne AMSS. En termes plus généraux, l'information AME affecte les bits des combinaisons entrantes aux sections de réseau et l'information AMS affecte les sections de réseau aux bits des combinaisons sortantes. Le principe de giration appliqué dans le tableau de la figure 6 consiste, dans chaque pas de giration, à décaler un bit entrant d'une section de réseau (y) sur la section de réseau alors disponible (x) ; la premieré de ces deux sections (y) devient alors disponible et, au pas suivant un bit occupant une autre section (z) sera décalé sur la section libérée (1, et ainsi de suite. Ce principe, qui décale les bits un à un, aboutit à décaler les combinaisons transmises par rapport aux sections de réseau, à raison d'une section tous les 8 pas de giration, dans le cas considéré où les combinaisons codées ont 8 bits. Par ailleurs, comme indiqué précédemment, une combinaison codée met un temps variable, qui se mesure en cycles multiplex, pour traverser le réseau. On ne peut donc sans précautions modifier les affectations 6 rks pis affectations aux sorties, puisqu'il n'existe pas d'instant défini auquel la mdification apportée aux entrées se traduit par un effet perceptible aux sorties La solution adoptée consiste, avant de décaler un bit d'une section y sur une section x, aux sorties comme aux entrées, à transmettre ce bit, en parallèle, sur la section x et sur la section y, durant un laps de temps suffi sant pour que les sorties de la section x en arrivent à fournir les mêmes signaux que celles de la section y. A ltexpiration de ce laps de temps on peut alors, sans inconvénient, décaler le bit de la section 1~ sur la section x > aux entrées et aux sorties.La section y est ainsi libérée et peut être immediate- ment mise en parallèle avec une section z. Un nouveau laps de temps commence, à l'expiration duquel la giration décalera un bit de la section z à la section et et ainsi de suite. Sur la ligne 1 du tableau de la figure 6, on voit ainsi que l'information AME affecte les bits de rangs I à 8 des groupes entrants aux sections S1 à S7 et S9 (chiffres de I à 8 dans les colonnes SME1 à AME7 et AME9). De plus, le bit de rang 8 des groupes entrants est aussi affecté, en double, à la section S8 (chiffre 8, souligné, dans la colonne AME8). Au même instant, l'information AMS affecte les sections S1 à S7 et S9 pour fournir les bits de rangs 1 à 8 des combinaisons codées des groupes sortants (chiffres 1 à 7 et 9 dans les colonnes ANSI à AMS8). La section S8 ntest pas affectée (chiffre 8 dans la colonne AMSS). Elle achemine cependant le bit de rang 8 des combinaisons entrantes et cela va être utilisé au pas de giration suivant illustré par la ligne 2. En effet, sur la ligne 2 du tableau de la figure 6, on voit que l'information AME affecte les bits de rangs 1 à 8 des groupes entrants aux sections S1 à S8, tandis que le bit de rang 1 est redoublé sur la section S9. Au même instant, l'information AMS affecte les sections S1 à S8 pour fournir les bits de rangs 1 à 8 des groupes Sortants. La comparaison des lignes i et 2 du tableau de la figure 6 fait ressortir les caractéristiques de ce cas d'application du procédé de giration de l'invention. Sur la ligne 1, le bit de rang 8 des combinaisons entrantes était affecté nominalement à la section S9 et redoublé sur la section S8 (colonnes AME9 et AME8). En conséquence, le bit de rang 8 des combinaisons sortantes était obtenu de la section S9, la section S8 n'étant pas affectée (colonnes AMS8 et AMSS). Sur la ligne 2, on voit que le bit de rang 8 des combinaisons entrantes est affecté nominalement à la sectioa S8 et non plus à la section S9. il est ainsi passé, en deux pas, de la section S9 à la section S8. Toujours sur la ligne 2, on voit ensuite que le bit de rang 8 des combinaisons sortantes est désormais obtenu de la section S8. La section S9 qui n'est pas affectée, achemine dès cet instant le bit de rang 1 des combinaisons entrantes, par redoublement. Finalement, du premier pas de giration considéré au deuxième, les affectations de 7 bits n'ont pas changé (bits de rangs 1 à 7 affectés aux sections S1 à S7 aux entrées comme aux sorties) ; le 8ème bit, redoublé au premier pas (sur la section S8) a changé d'affectation au deuxième pas, ce qui a laissé tout l'intervalle de temps séparant deux pas de giration pour qu'il s'établisse complètement sur la section à laquelle il est nouvellement affecté (la section S8). C'est donc au deuxième pas qu'a eu lieu le changement d'affectation en sortie relatif au bit de rang 8 des combinaisons sortantes. Le changement d'affectation du bit de rang 1 des combinaisons entrantes, de la section S1 à la section S9 a par ailleurs été préparé. L'examen des lignes suivantes du tableau de la figure 6 permet de suivre la suite du processus qui décale un à un les bits de rangs I à -8 des sections S1 à S8 aux sections S9, S1 à S7, stade qui est atteint dans la situation illustrée par la ligne 10, et qui répète ce décalage tous les 8 pas jusqu'a ce que, en 72 pas d'un cycle complet de giration, on revienne à la situation initiale. Lorsqu'il n'existe aucun de faut dans le réseau de commutation, le procédé de giration ainsi mis en oeuvre n'apporte aucune perturbation aux communications, puisque l1on évite- toute perté d'information en redoublant préalablement chaque bit à commuter. Bien entendu, avec plusieurs sections redondantes, plusieurs décalages de bits pourraient etre réalisés simultanément, ce qui augmenterait la vitesse de giration des combinaisons codées par rapport aux sections. Par tailleurs, l'ordre dans.lequel les bits des combinaisons codées sont décalés pour réaliser la giration peut être choisi à volonté. A titre indicatif, si l'une des sections est. défaillante, le procédé de giration mis en oeuvre de la manière que lton vient de décrire aboutit à lui faire transmettre cycliquement les bits de rangs 1 à 8.Si, justement, ces bits possèdent des poids croissants dans cet ordre, la section défaillante introduira ainsi un bruit dont l'amplitude moyenne serait représentée par une dent de scie de même période que la giration. Il est facile, à l'aide des moyens que l'on vient de décrire, d'introduire une permutation systématique des bits vis-à-vis de la giration en vue d'atténuer le bruit résultant. Par ailleurs, comme indiqué précédemment, il est prévu d'arrêter la giration après localisation d'une défaillance, de manière que les bits des combinaisons codées empruntent tous des sections de réseau saines, la colonne ANSS de la figure 6 indique, à chaque pas de giration, quelle est la section de réseau non affectée. En cas de défaillance, il suffit donc d'arrêter la giration lorsque le numéro fourni par la colonne AMSS est celui de la section défaillante. Cela se produira au cours de l'un des 9 pas de giration qui suivront la localisation de la défaillance. Enfin, le procédé de l'invention permet, dans le cas d'application de la figure 6, de faire face à deux défaillances dans deux sections du réseau, s'il est possible de sacrifier un des bits des combinaisons codées (bit de parité ou bit de poids faible). En effet, en supposant que les sections S5 et S9 soient défaillantes, il suffit d'attendre pour arreter la giration que le bit non indispensable (bit 1, par exemple) passe par l'une des sections défaillantes, la section S9 par exemple, tandis que la section S5 n'est pas affectée.En se reportant à la figure 6 on voit aisément que le bit de rang 1 des combinaisons codées passe par la section S9 durant 8 pas de giration consécutifs parmi lesquels (ligne 7) l'un d'eux correspond au cas où la section S5 n'est pas affectée. Il est également possible d'arrêter la giration lorsque le bit de rang t passe par la section S5 tandis que la section S9 n'est pas affectée. On peut aisément imaginer des procédùres de défense contre les défaillances plus efficaces (et plus complexes) dans le cas d'un réseau possédant plusieurs sections de réseau redondantes. On va finalement décrire, en se reportant aux figures 7 et 8, un exemple de réalisation d'une source d'adresses conçue pour etre utilisée en relation avec le mode d'application des figures 4, 5 et 6. La figure 7 illustre un dispositif dans lequel une mémoire MC (de préférence une mémoire "morte") fournit les informations AME et AMS. Cette mémoire est elle-meme adressée par un compteur CA progressant sous l'effet d'impulsions fournies par une base de temps BT, tant que la porte "ET" ptl est passante. A chaque impulsion fournie par la base de temps BT, le compteur CA avance d'un pas. Une des cases de la mémoire MG est lue, en fonction de la position du compteur CA, et l'information qu'elle fournit, c'est-à-dire les adresses ANS et AMS, est transmise aux commutateurs de giration des figures 4 et 5. Le compteur CA passe cycliquement par 72 positions et la mémoire MG possède 72 cases qui sont ainsi lues cycliquement pour fournir les informations décrites en relation avec la figure 6. L'arret de la giration est obtenu en commandant le blocage de la porte ptl par le conducteur ma. Les moyens de contrôle de fonctionnement du réseau de commutation et de localisation d'une défaillance au niveau d'une section de réseau sortent du domaine de l'invention et ne seront pas décrits. Ces moyens, par une liaison UC, fournissent notamment des indications VDF, NDF, NLF et VPF qui sont enregistrées dans un registre RC. L'information ainsi fournie au présent dispositif est constamment tenue à jour dans le registre RC. L'indication NDF, qui peut avoir pour valeur numérique 0, 1 ou 2, est le nombre de défaillances ou, plus précisément, le nombre de sections de réseau en défaillance. L'indication NLF, qui peut aussi avoir pour valeur numérique 0, 1 ou 2, est le nombre de défaillances ayant donné lieu a localisation. L'indication VPF est le numéro d'une premiere section de réseau défaillante. L'indication VDF est le numéro d'une deuxième section de réseau défaillante. En fait, ces deux dernières indications sont interchangeables. L'équipement de commande "marche/arrêt" LMA reçoit les quatre indications précédentes et aussi les informations AMS1 (numéro de la section acheminant le bit de poids faible des combinaisons codées) et AMSS (numéro de la section non affectée) définies précédemment en relation avec la figure 6. il en déduit si la giration doit ou non être interrompue et commande en conséquence la porte ptl par le conducteur ma. La giration ne doit être interrompue que lorsque NDF = NLF = 1 ou NDF = NLF = 2, ctest- -dire lorsqu'une défaillance existante a été localisée, ou lorsque deux défaillances existantes ont été toutes les deux localisées. Dans tous les autres cas (pas de defaillance, une défaillance non localisée, deux défaillances dont une seule localisée) la giration doit être maintenue. Dans le cas où NDF = NLF = 1 (une défaillance localisée), la giration doit être arrêtée lorsque VPF (ou VDF) est égal à AMSS, la section défaillante n'étant alors pas affectée, comme expliqué précédemment. Dans le cas où NDF = NLF = 2 (deux défaillances localisées), la giration doit être arrêtée lorsque-VPF (ou VDF) est égal à AMSS, et que, simultanément, VDF (ou VPF) est égal à ANSE, toujours comme expliqué précédemment. Les circuits permettant de réaliser ces fonctions logiques sont représentés par la figure 8. Ils comprennent essentiellement deux comparateurs CDF1 et CPF1 pour comparer l'indication VPF aux informations AMS1 et AMSS et deux autres comparateurs CDF2 et CPF2 pour comparer l'indication VDF aux informations AMS1 et AMSS. Si l'une ou l'autre des indications VPF et VDF est égale à l'information AMSS, l'un ou l'autre des comparateurs CPFl et CPF2 fonctionne et fournit un signal qui est acheminé par la porte "OU" pt2 jusqu'à une entrée de chacune des portes "ET" pt4 et 5.Si l'une ou l'autre des indications VPF et VDF est égale a l'information AMS1, l'un ou l'autre des comparateurs CDFl et CDF2 fonctionne et fournit un signal qui est acheminé par la porte "OU" t3 jusqu'à une entrée de la seule porte pt5. Si l'indication NDF a pour valeur 1, le fil Ifd est marqué. Si elle a pour valeur 2, le fil 2fd est marqué à sa place. Pour toute autre valeur de l'indication NDF, aucun fil n'est marqué. De même, selon la valeur de l'indication NLF, le fil 1fl est marqué (NLF = 1) ou le fil 2fl (NLF = 2) ou encore aucun fil n'est marqué. En conséquence, lorsque NDF = NLF = I, les fils Ifd et ifl sont marqués, ce qui débloque la porte pt4, de type "ET". Celle-ci fonctionnera lorsque la porte pt2 fournira un signal, c' est-à-dire lorsque l'une des indications VPF et VDF sera égale à l'information AMSS, et elle fournira un signal à la porte pt6, de type "OU-NON", ou "NOR" en anglais, laquelle supprimera le signal ma pour bloquer la porte ptl de la figure 7 et arreter ainsi la giration dans une situation telle que la section de réseau défaillante est justement celle qui ntest pas affectée. Lorsque NDF =-NLF = 2, les fils 2fl et 2fd sont marqués, ce qui débloque la porte pt5, également de type "ET". Celle-ci fonctionnera lorsque la porte pt2 fournira un signal, dans les conditions que lton vient de décrire, et aussi lorsque la porte pt3 fournira simultanément un signal, ltune ou l'autre des indications VPF et VDF étant alors égale, par surcrolt, à l'information AMS1. La giration sera par suite arrêtée, grâce à la porte pt6, par suppression du signal ma, dans une situation telle que la section non affectée et celle qui acheminera le bit de poids faible correspondront aux sections de réseau défaillantes. il est bien évident que les descriptions qui précèdent n'ont été données qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées, sans sortir pour autant du cadre de l'invention. Les précisions numériques, notamment, n'ont été fournies que pour faciliter la description et peuvent varier avec chaque application. REVENDICATIONS l. Procédé de défense contre les défaillances dans un réseau pourvu dé redondance spatiale, prévu pour transmettre et/ou commuter en parallèle des signaux codés à n éléments et constitué à cet effet de n + m sections de réseau indépendantes, caractérisé par le fait que l'affectation de n des n + m sections pour la transmission et/ou la commutation des n éléments des signaux codés est cycliquement modifiée, cette modification cyclique appelée giration, étant maintenue au moins tant qu'aucune défaillance n'a été localisée dans le réseau, de sorte que stil existe une ou plusieurs défaillances non localisées dans le réseau, par le jeu de la giration, cette ou ces défaillances affectent tesoorairement seulement les éléments des signaux codés, chacun à son tour, ce qui permet de maintenir les communications au prix seulement d'une dégradation de leur qualité. 2. Procédé de défense contre les défaillances tel que défini en 1 et caractérisé par le fait que, lorsque la ou les défaillances détectées ont été localisées, la giration est arrêtée dès que l'affectation des éléments des signaux codés aux sections est telle que l'influence de la ou des défaillances sur les communications est nulle ou minimale. 3. Moyens de défense contre les défaillances pour appliquer le procédé défini en 1 et caractérisés par le fait que chaque entrée et chaque sortie du réseau est pourvue de moyens de commutation connectant sélectivement n conducteurs d'éléments de signaux codés à n + m accès d'une entrée ou sortie du réseau, ce qui permet l'affectation mofifiable des éléments de signaux codés aux sections. 4. Moyens de défense contre les défaillances tels que définis en 3 et caractérisés par le fait qu'ils revetent la forme d'une matrice d'accès à n entrées (sorties) et n + m sorties (entrées), chaque entrée étant sélectivement connectable à l'une quelconque des sorties en réponse à une portion dJadresse.- 5. Moyens de défense contre les défaillances tels que définis en 4 et caractérisés par le fait qu'ils comprennent au moins une source d'adresses fournissant cycliquement des adresses aux matrices d'accès, chaque adresse déterminant une affectation dans une matrice d'accès et l'ensemble des adresses fournies cycliquement déterminant la giration. 6. Moyens de défense contre-les défaillances tels que définis en 5 et caractérisés par le fait que la source d'adresses fournit distinctement des adresses d'entrées pour les matrices d'accès des entrées du réseau et des adresses de sorties correspondantes pour les matrices d'accès des sorties du réseau. 7. Moyens de défense contre les défaillances tels que définis en 2 et 6 et caractérisés par le fait que des moyens de commande sont prévus pour arrêter le fonctionnement cyclique de la source d'adresses et suspendre ainsi la giration dans une situation correspondant à une affectation déterminée dans laquelle l'influence d'une ou plusieurs défaillances sur les communications est nulle ou minimale. 8. Moyens de défense contre les défaillances tels que définis en 7 et caractérisés par le fait que adresses fournies par la source d'adresse comprennent chacune au moins une portion définissant une section dé réseau non affectée à la transmission ettou la commutation d'éléments de signaux codés, en vue de suspendre la giration lorsqu'unie défaillance a été localisée dans cette section de réseau non affectée. 9. Moyens de défense contre les défaillances tels que définis en 7 et caractérisés par le fait que les adresses fournies par la source d'adresse comprennent chacune au moins une portion définissant une section de réseau acheminant un élément des signaux codés non indispensable au maintien des communications, en vue de suspendre la giration lorsqu'une défaillance a été localisée dans cette section de réseau particulière.