La présente invention a pour objet un système d'essais de circuits à composants discrets. Dans certains équipements, téléphoniques en particulier, on rencontre de nombreuses cartes de circuits imprimés équipées d'éléments discrets passifs (résistances, diodes, condensateurs) et actifs (transistors) ne constituant pas, le plus souvent, un ensemble électronique fonctionnel. Un certain nombre de cartes de ce type, appelées aussi cartes. "filles" et pourvues, par exemple, d'un connecteur à 32 broches, équipe un ensemble fonctionnel ou carte "mère" comportant des éléments actifs, des relais dans la plupart des cas. Le système d'essais de la présente invention est utilisé pour le contrôle de ces cartes "filles". On connut des systèmes d'essais pour circuits logiques, par exemple, qui comprennent notamment un compteur d'entrée fournissant des combinaisons d'entrée vers le circuit à tester et vers un circuit étalon. Un circuit de comparaison est connecté successivement, dtune part, sur les différentes sorties du circuit à tester, d'autre part, sur les sorties correspondantes du circuit étalon. Toute différencie de tension apparaissant entre une sortie du circuit à tester et la sortie correspondante du circuit étalon est détectée par le circuit de comparaison qui fournit en réponse un signal de faute. Un tel système nécessite une programmation à émission et une programmation de lecture. En outre, il n'autorise le contrôle des points de sortie que les uns après les autres. I1 présente aussi l'inconvénient de connecter et de déconnecter le circuit de comparaison à chaque lecture. Enfin, à chaque lecture, ce circuit doit comparer deux tensions quelconques, positives ou négatives, d'amplitudes très variables. I1 est donc indispensable que ce circuit possède, notamment, une même précision dans toute la gamme de ces tensions. I1 est donc nécessairement coûteux. La présente invention a donc pour objet un système d'essais de circuits à composants discrets palliant ces inconvénients. Une des caractéristiques de l'invention réside dans un système d'essais de circuits à composants discrets comprenant notamment : une source d'impulsions de progression ; des moyens commandés par la source drimpulsions et fournissant un premier signal rentrée aux points de connexion successifs du circuit à essayer et, simultanément, un deuxième signal rentrée aux points de connexion successifs correspondants d'un circuit étalon des moyens de détection connectés en permanence aux points de connexion du circuit à essayer et aux points de connexion du circuit étalon pour fournir un signal de faute lorsque le fonctionnement du circuit à essayerest défectueux. Une autre caractéristique de l'invention réside dans le fait que le circuit étalon est l'image du circuit à essayer du point de vue des polarités et que lesdits premier et deuxième signaux d'entrée sont de meme amplitude et de signes opposés. Une autre caractéristique de l'invention réside dans le fait que les moyens de détection comprennent, pour chaque point de connexion du circuit à essayer, un comparateur dont la première entrée est connectée au potentiel de référence et dont la deuxième entrée est connectée, dtune part, à ce point de connexion par l'intermédiaire d'une première résistance, autre part, au point de connexion correspondant du circuit étalon par l'intermédiaire d > une deuxième résistance de même valeur que la première. Les. différents objets et caractéristiques-de l'invention seront maintenant détaillés dans la description qui va suivre, donnée à titre d'exemplé non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, le diagramme général d'un exemple de réalisation du système dressais de circuits à composants discrets faisant l'objet de l'invention - la figure 2, les circuits détaillés du dispositif de comparaison DD de la figure I la la figure 3, des courbes illustrant le fonctionnement des circuits de la figure 2. On décrira tout d'abord, en se reportant à la figure t, le diagramme général deun exemple de réalisation du système d'essais de circuits à composants discrets de l'invention. Ce système, destiné au contrôle d'une carte AT de circuits à composants discrets par comparaison avec une carte étals ET, chacune de ces cartes comportant N points de connexion, comprend les éléments suivants - une horloge HG fournissant des impulsions de rythme sh - un registre à décalage SR à N étages, commandé par les impulsions de rythme sh et fournissant sur chacune de ses sorties srl à srN un signal binaire - un étage de puissance PS alimenté par deux tensions symétriques +V et -V, qui reçoit la combinaison logique ro constituée par les N signaux binaires fournis par le registre à décalage SR pour fournir en réponse un signal de test ca sur les points de connexion AI, 2...n de la carte AT, ainsi qu'un signal de test ce sur les points de connexion El, E2...EN de la carte étalon ET - un dispositif de comparaison DD qui reçoit, d'une part, un signal da constitué des différentes tensions ual , ua2...uaN des points de connexion A1, A2.. AN de la carte AT, d'autre part, un signal de constitué des différentes tensions uel, ue2...ueN des points de connexion E1,E2...EN ce la carte talon ET.Le dispositif DD effectue la comparaison de ces deux signaux. Si ces signaux sont diffrents, le dispositif de comparaison fournit un signal de faute dd - un dispositif de commande CD qui reçoit, d'une part, le signal de faute dd, lorsqutil existe, d'autre part, un signal rr issu du registre à décalage et précisant la position c celui-ci Le dispositif de commande DD comprend notamment, un bandeau de supervision BS composé de N voyants lumineux, quatre boutons-poussoirs FL, AS, ST et SV, un commutateur PR à trois positions, un Inverseur ES et un voyant VR. Au début drun test, l'opérateur choisit, n général d'après les composants équipant les cartes à tester, a précision de la comparaison aes signaux da et de, par l'intermédiaire du commutateur PR. L'ensemble du système est ais sous tension par la pression sur le bouton-poussoir AL. On choisit également le signe du signal de test ce fourni par lt-tage de puissance PS à la carte talon ET, au moyen du bouton-poussoIr SV.Une pression sur 1 bouton-poussoir S déclenche alors dIS opérations d'autre contrôle du système qui, sortant du domaine de l'invention, ne seront pas développées. On précisera néanmoins qu'elles consistent à s'assurer du bon fonctionnement du système en fournissant, notamment, à l'entrée du dispositif de comparaison DD, un signal da différent du signal de fourni sur l'autre entrée de ce dispositif d'une amplitude fonction de la precision choisie et de l'amplitude du signal de. près la mise en place de la carte à tester et de la carte étalon, une pression sur le bouton-poussoir ST commande tout d'abord l'envoi d'un signal bs de remise à zéro du registre à décalage SR. Dès l'apparition d'une impulsion de rythme sh, le registre SR fournit un signal binaire 1 sur sa sortie sri et un signal binaire 0 sur toutes ses autres sorties sr2 à srN. En réponse, l'étage de puissance PS fournit un signal de test ca, positif par exemple, au point de connexion FI de la carte à tester et un signal de test ce = -ca au point de connexion El de la carte étalon. Toutes les tensions ual, ua2...uaN des points de connexion Ai, A2...AN de la carte AT étant respectivement égales et opposées aux tensions uel, ue2...ueN des points de connexion El, E2...EN de la carte étalon ET, le dispositif de comparaison DD fournit un signal de faute dd nul qui est sans effet. Le registre à décalage SR avance d'un pas sous l'action d'une seconde impulsion de rytni'me sh. Il fournit alors un signal binaire i sur sa sortie sr2 et un signal binaire 0 sur ses autres sorties. En réponse, l'étage de puissance PS fournit un signal de test ca, positif selon exemple choisi, au point de connexion F2 et AN. La tension du point AN est alors égale à ua2, tension du point A2, alors que, sur la carte étalon ET, la tension ueN est nulle. Le dispositif de comparaison DD détecte cette anomalie et fournit un signal d: faute dd non nul au circuit de co=-zande. L'arrivée simultanée de ce signal et de la position rr du compteur provoque l'éclairement du voyant 2 et du voyant N du bandeau de supervision BS ainsi que du voyant VR. L'opérateur est ainsi averti de la présence d'un défaut. Si ltinverseur FS est en position ouverte, le contrôle se poursuit de la façon précédemment décrite. Si cet inverseur est en position fermée, le dispositif de commande CD fournit un signal bs au registre à décalage SR qui se bloque. Le contrôle est interrol-rpu et la carte AT est alors rebutée. On peut procéder ensuite au contrôle d'une autre carte AT, une pression sur le bouton-poussoir ST commandant l'envoi d'un deuxième signal bs de remise à zéro du registre SR ainsi que ltextinction des voyants du bandeau ES et du voyant VR. On décrira maintenant, en se reportant à la figure 2, les circuits détaillés du dispositif de comparaison DD de la figure 1, réalisés conformément à l'invention. On retrouve, dans les circuits de la-figure 2, ltétage de puissance PS comprenant notamment deux sources de tension +5V et -5V, la carte à tester T et la carte étalon ET de la figure 1. On a représente, sur la carte AT, une résistance RA connectée entre les points de connexion Al et A2 et une diode DA dont la cathode est connectée au point de connexion A3 et dont l'anode est connectée au point de connexion A4. La carte étalon ET utilisée pour l'essai de la carte AT est ltimage de celle-ci et comporte donc une résistance RE, dont l'impédance est identique à l'impédance théorique désirée de la résistance PA et une diode DE identique à la diode DA. La résistance RE est connectée entre les points de connexion El et E2. L'anode de la diode DE est connectée au point E3 et. la cathode de la diode DE est connectée au point D4. Chaque point de connexion de la carte AT est connectée au point correspondant de la carte étalon ET par ltintermédiaire de deux résistances identiques dont l'extrémité commune est connectée directement à une entrée d'un comparateur. Ainsi, le point Al est connecté via deux résistances identiques rdl et r'd1l au point El. L'extrémité commune Ti de ces deux résistances est connectée à une entrée d'un comparateur DD1 dont l'autre entrée est connectée au potentiel de référence, la masse par exemple. De même, le point A2 est connecté via deux résistances identiques rd2 et r'd'2 au point E2. L'extrémité commune T2 de ces deux résistances est connectée à une entrée d'un comparateur DD2 dont l'autre entrée est connectée à la masse. Au rythme des impulsions sh (figure 1), l'étage de puissance PS fournit simultanément une tension aux points successifs Ai .. .A4 de la carte AT et une tension symétrique aux points correspondants E1...E4 de la carte étalon ET. Ainsi, une tension ual de +5V est fournie sur le conducteur UAl au point Al alors qu'unie tension uel de -5V est fournie sur le conducteur UE1 au point El. La tension apparaissant au point Tu est donc utl = O. Les deux tensions fournies aux entrées du détecteur DD1 étant égales, celui-ci fournit un signal ddl nul. Aucune tension n'étant fournie aux points A2 et E2, la tension apparaissant au point T2 est RE + rtdt2 - RA - rd2 ut2 = 5 RE + r'd'2 + RA + rd2 Les résistances rd2 et rad'2 étant égales, il vient RE - PA ut2 = 5 RE + RA + 2rd2 Cette tension n'est nulle que si les résistances RE et RA sont identiques. Dans ce cas, le détecteur DD2 fournit un signal dd2 nul. Les points A3, A4, E3 et E4 n'étant pas alimentés, les tensions. ut3 et ut4 des points T3 et T4 sont nulles et les détecteurs DD3 et DD4 fournissent respectivement des signaux dd3 et dd4 nuls. Si la résistance entre les points Al et A2 est différente de la résistance entre les points El et E2 par suite, soit dtune erreur de cabrage, soit dtune résistance défectueuse, la tension ut2 est différente de zéro et le détecteur DD2 fournit un signal de faute dd2 non nul. De mimez un signal de faute dd3 serait fourni par le détecteur DD3 si, par exemple, les points de connexion Al et A3 étaient mis accidentellement en court-circuit. Les tensions fournies à la carte à tester étant symétriques des tensions fournies à la carte étalon il est nécessaire que cette dernière soit limage de la carte à tester. Donc, toutes les jonctions du type p-n seront inversées sur la carte étalon. Ainsi, l'anode de la diode étalon DE de la carte ET est connectée au point E3 alors que le point correspondant A3 de la carte AT est connecté à la cathode de la diode DA à tester. De mimez lorsque la carte à tester est équipée de transistors, la carte étalon correspondante est équipée des transistors complémentaires. On décrira maintenant, en se reportant également aux courbes de la figure 3, un cycle complet d'essais de la carte AT de la figure 2. Tout d'abord, une tension nulle est fournie à tous les points de connexion Ai...A4 et E1...E4. De cette façon, toutes les charges résiduelles éventuelles - en particulier dans le cas où la carte AT comporte des condensateurs - sont éliminées. A l'apparition de la première impulsion de rythme sh un échelon de tension ual de +5V est fourni sur le point Al et un échelon de tension uéi de -5V est fourni sur le point El. Aucune tension n'est fournie sur les autres points de connexion des deux cartes, ce qui est représenté sur les courbes ua2...ua4 et ue2...ue4 de la figure 3 par un trait interrompu. La carte AT étant supposée sans défaut, chaque détecteur DD1...DD4 fournit un signal de faute ddi...dd4 nul. Lt impulsion de rythme suivante provoque la mise à la masse de tous les points de connexion annulant ainsi les éventuelles charges résiduelles. A l'impulsion de rythme suivante, un échelon de tension ua2 de +5V et un échelon de tension uel de -5V sont fournis respectivement aux points de connexion A2 et E2, aucune tension n'étant fournie aux autres points. Conire précédemment, la carte AT étant suppose sans défaut, les tensions des points T1...T4 sont nulles et chaque détecteur DD1...DD4 fournit un signal de faute ddl . . .dd4 nul. Le fonctionnement du système se poursuit de la façon précédemment décrite. Ainsi, à la quatrième impulsion de rythme, un échelon de tension ua4 de +5V et un échelon de tension ue4 de -5V sont fournis respectivement aux points de connexion A4 et E4, aucune tension n'étant fournie aux autres points. Les tensions des points T1...T4 étant nulles, chaque détecteur fournit un signal de faute nul. Le cycle d'essais est terminé et le registre à décalage SR se bloque. On procède alors au changement de la carte à tester AT. Une pression sur le bouton-poussoir ST (figure 1) co.Emande l'envoi d'un signal bs de remise à zéro du registre SR. Une ipulsion de rythme sh provoque alors le départ d'un deuxième cycle d'essais. On a représente, sur la figure 3, les courbes correspondant a un deuxièe cycle au cours duquel on fournit des tensions négatives (-5V) aux points de connexion successifs de la plaque AT et des tensions positives (+5V) aux points de connexion de la plaque à tester. Cette inversion des tensions peut entre obtenue, corruì;e on l'a vu précédemment, par l'intermédiaire du bouton-poussoir SV du dispositif de cononande CD. On peut également prévoir un cycle d'essais composé des deux cycles précités si la nature des composants de la plaque AT le nécessite. On ne donnera pas une description détaillée des différents circuits du système de lXinvention. En effet, ces circuits appartiennent au domaine connu de la technique. Fins, les détecteurs tels que DD1 sont des détecteurs-cor.lparateurs analogiques à forte impédance entrée dont le seuil de déclenchement est fixé suivant la position du conmutateur de précision PR, à environ 0,5V, par exemple, pour une précision de test voisine de 20 % ou 0,6V pour une précision de test de 30 % utilisée en particulier pour le test des condensateurs chimiques.Ces détecteurs, d'un type connu, réalisés en éléments discrets ou en circuits intégrés sont peu onéreux ce qui autorise la connexion permanente d'un détecteur par point de connexion de la carte à tester. Le système de l'invention permet donc, pour un cycle complet d'essais, d'une carte à tester de 32 points par exemple, d'effectuer 32 émissions (chaque point est successivement en émission) et pour chaque point en émission 32 lectures par comparaison, soit 32 x 32 = 1024 lectures pour ce type de cartes, en un temps relatIvement court (quatre secondes). il est bien évident que la description qui précède n'a été donnée qutà titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. Les précisions numériques, notamment, n'ont été fournies que pour faciliter la coPlpréhension et peuvent varier avec chaque application. REVENDICATIONS 1. Système d'essais de circuits à composants discrets, caractérisé par le fait qutil comprend notamment une source d'impulsions de progression, des moyens commandés par les impulsions de progression pour fournir un premier signal d'entrée aux points de connexion successifs du circuit à essayer et un deuxième signal d'entrée aux points de connexion successifs correspondants dtun circuit étalon et des moyens de détection connectés en permanence à tous les points de connexion du circuit à essayer et aux points de connexion du circuit étalon pour fournir un signal de défaut lorsque le fonctionnement du circuit à essayer est défectueux. 2. Système d'essais tel que défini en 1, caractérisé par le fait que le circuit étalon est l'image du circuit à essayer du point de vue des polarités et que lesdits premier et deuxième signaux d'entrée sont de même amplitude et de signes opposés. 3. Système d'essais tel que défini en 2, caractérisé par le fait que les moyens de détection comprennent, pour chaque point de connexion du circuit à essayer, un comparateur dont la première entrée est connectée au potentiel de référence et dont la deuxième entrée est connectée, d'une part, à ce point de connexion par l'intermédiaire d'une première résistance, d'autre part, au point de connexion correspondant du circuit étalon par l'intermédiaire d'une deuxième résistance de môme valeur que la première.