L'invention concerne un appareil pour enregistrer des données analogiques dans un format numérique qui facilite le décodage des données, ainsi qu'un codeur à deux repères en opposition de phase utilisé de préférence dans le circuit de l'appareil. 5 Antérieurement, l'enregistrement de données analogiques s'ef fectuait souvent par des techniques à sous-porteuse, spécialement quand on désirait enregistrer avec un degré élevé de précision l'amplitude du signal analogique, les techniques à sous-porteuse à modulation de fréquence permettent une réponse du système descen-10 dant jusqu'au courant continu. Quand on commande soigneusement l'excursion et la linéarité du système, la précision de ce procédé d'enregistrement le rend souvent plus désirable que l'enregistrement analogique direct. En outre, pour les applications de durée relativement courte où. le calibrage est valable, les techniques à 15 modulation de fréquence et à porteuse sont très appropriées. Toutefois, quand il est nécessaire d'acquérir des données pendant un laps de temps prolongé, les inconvénients dûs à la dérive du signal de l'oscillateur à sous-porteuse peuvent altérer sérieusement l'exactitude du signal enregistré. Pour les applications 20 comportant plusieurs mois d'enregistrement, l'usager doit souvent calibrer assez fréquemment les oscillateurs à sous-porteuse. Un autre inconvénient des techniques d'enregistrement à sous-porteuse à modulation de fréquence est que dans un environnement avec vibrations sévères, du pleurage et du flottement peuvent être induits 25 dans le signal enregistré. Cela oblige alors à enregistrer une piste supplémentaire de calibrage pour éliminer ces variations induites par les vibrations. En conséquence, l'invention a pour but un système d'enregistrement de données qui ne nécessite pas l'utilisation de techniques 30 à sous-porteuse en modulation de fréquence. Un autre but est un enregistreur de grande capacité à longue durée d'enregistrement. Un autre but est un enregistreur de données qui peut être couplé directement à une calculatrice numérique*. Encore un autre but est un enregistreur de données qui démarre 35 rapidement et convient à l'enregistrement par rafales ou par lots. Un autre but est d'utiliser des techniques numériques pour enregistrer des données analogiques tout en réduisant la complexité du système et les ajustements par l'usager, et de permettre une grande stabilité du système car il ne se produit pas de dérive com-40 me c'est habituellement le cas avec les enregistreurs "purement" 72 16253 2 2135353 analogiques ou à sous-porteuse. Encore un autre "but est un système d'enregistrement possédant une acceptance améliorée d'erreur de "base de temps. Un autre but encore est un codeur spécial à deux repères en 5 opposition de phase et faisant partie du système d'enregistrement de données ou de l'enregistreur. L'invention prévoit un système d'enregistrement de données qui reçoit des signaux analogiques engendrés par un ou plusieurs capteurs, un multiplexeur répondant aux signaux analogiques et appli-10 quant un signal multiplexé à un convertisseur d'analogique en numérique qui engendre des signaux numériques de mots formés de chiffres binaires. Chaque signal de mot est associé à un signal analogique et représente l'amplitude du signal analogique correspondant. Un détec-15 teur contrôle la sortie numérique du convertisseur, et quand la valeur d'un signal numérique de mot est supérieure à un niveau de seuil déterminé, il produit un signal de sortie. Le système comprend en outre des moyens qui répondent au signal de sortie en mettant en action un mécanisme d'avance de bande 20 pour démarrer l'enregistrement de signaux numériques de mot et des moyens qui également répondent au signal de sortie en-faisant fonctionner le convertisseur d'analogique en numérique à une vitesse inférieure à celle qui est utilisée dans le mode de recherche. L'une des caractéristiques de l'invention est de prévoir dans 25 le système d'enregistrement un registre de transfert selon une disposition telle qu'elle empêche la perte de données pendant le laps de temps compris entre le moment où le détecteur engendre son signal de sortie et le moment où le mécanisme d'avance de bande a atteint la vitesse de fonctionnement. 30 Avant de décrire le codeur à deux repères en opposition de pha se pour le système d'enregistrement de données, ai passera brièvement en revue le processus de codage à deux repères en opposition de phase. Les codeurs à deux repères en opposition de phase sont bien 35 connus de l'homme de l'art et ont pour rôle de traduire un courant -de données binaires composé de données numériques normales en un format à deux repères en opposition de phase qui est composé de deux fréquences. En effet, les données à deux repères en opposition de phase sont une combinaison de deux signaux de phase d'horloge. 40 Une première phase d'impulsions d'horloge dùdit format est 72 16258 3 2135353 dite repère frontière car chaque impulsion définit le bord ou la frontière d'une cellule de chiffre binaire ou d'un intervalle de chiffre binaire du courant de données binaires. Dans la production dudit format ces impulsions sont en général toujours appliquées à 5 une bascule de division par deux. La deuxième phase de l'horloge est dite repère médian, et par la relation de phase entre impulsions d'horloge, elle est au centre de la cellule de chiffre binaire. Habituellement, il existe un deuxième parcours pour des impulsions d'horloge à appliquer à la 10 bascule de division par deux, typiquement en passant par une porte OU. Les impulsions de frontière de temps mentionnées ci-dessus sont appliquées à une entrée de la porte OU. Des impulsions de repères de temps sont combinées aux données binaires dans une porte ET, et appliquées à la deuxième entrée de la porte OU. 15 Ainsi, si la donnée binaire est un " 1 ", deux impulsions d'hor loge sont appliquées à la bascule pendant la durée d'une cellule de chiffre binaire. Si la donnée est un "0", une seule impulsion est appliquée à la bascule. Etant donné que la bascule divise les impulsions d'horloge par deux, la sortie est faite à la vitesse des 20 chiffres pour l'entrée d'une donnée M1M et à la moitié de cette vitesse pour l'entrée d'une donnée "0". Antérieurement, un codeur à deux repères en opposition de phase communément employé était formé d'une bascule à verrouillage ou à armement-désarmement et de deux dispositifs résistance/capacité 25 de retard d'impulsion de retards un tiers et deux tiers de la durée d'une cellule de chiffre binaire (c'est-à-dire du temps entre chiffres binaires adjacents). Un inconvénient de cette disposition est qu'elle ne s'adapte pas facilement à des opérations travaillant des données à plusieurs vitesses. 30 Plus précisément, si l'on modifie le débit des chiffres binai res, il devient nécessaire d'ajuster manuellement deux jeux, ou davantage, de constantes de temps résistance/capacité de façon indirectement proportionnelle à la variation du débit. Afin d'obtenir trois vitesses, il faudrait ajuster six constantes de temps 35 résistance/capacité. En conséquence, l'invention a aussi pour but de prévoir dans le nouveau codeur à deux repères en opposition de phase des moyens de synchronisation et de décodage qui soient indépendants des constantes de composants, ce qui permet de fonctionner à de multiples 40 débits de données sans commutation manuelle ou électrique et sans 72 16258 4 2135353 choix de composants spéciaux. Encore un autre but de l'invention est de fournir, dans le codeur du système d'enregistrement, des moyens permettant de commander automatiquement le processus de synchronisation de manière à 5 permettre un décodage sûr de données malgré des variations du débit des données.. Selon cet aspect de l'invention, on prévoit un codeur à deux repères en opposition de phase faisant partie du circuit d'enregistreur, qui comprend une première et •une deuxième bascules, répondant 10 à des impulsions différenciées provenant du courant de données avec deux repères en opposition de phase. Le codeur comprend en outre un oscillateur et des moyens de comptage. Quand la première bascule reçoit une impulsion provenant du courant de données avec deux repères en opposition de phase, elle permet au 1.5 compteur d'être couplé à l'oscillateur et de produire une séquence déterminée, basée sur la fréquence de l'oscillateur, qui permet à la deuxième bascule de changer d'état en réponse à des impulsions des deux repères en opposition de phase pendant une période déterminée du compteur, dormant ainsi un courant de données de sortie 20 binaires. Une troisième bascule conserve les données pendant une période ds chiffre binaire de manière à donner un carrant desortie symétrique. Avantageusement, l'appareil peut comprendre un organe de verrouillage de phase qui ajuste automatiquement la fréquence de l'oscillateur 25 en fonction du débit de données. Une caractéristique de l'invention est que le codeur est ajustable pour n'importe quel débit de données sans changement de composants ni commutation. Pour atteindre les buts indiqués plus haut et d'autres buts 30 qui apparaîtront ci-après, l'invention fournit un système d'enregistrement de données qui comprend : des moyens pour enregistrer des données numériques sur -un support d'enregistrement tel qu'une bande, un disque ou un tambour, des moyens d'avance pour avancer ledit support d'enregistrement ; le système étant conçu pour recevoir au moins 35 un signal analogique par au moins un canal ; des moyens de codage pour enregistrer lesdites données numériques sur ledit support d'enregistrement ; un convertisseur d'analogique en numérique qui répond à un signal d'adresse en produisant un signal de mot numérique représentant ledit signal analogique ; des moyens de détection qui 40 répondent au dit signal de mot numérique,et qui agissent dans une première et une deuxième conditions lorsque ledit signal de mot COPY j 72 16258 5 2135353 numérique indique que ledit signal analogique est respectivement inférieur ou supérieur à un niveau déterminé de seuil, et des moyens qui répondent aux dits moyens de détection sous lesdites première et deuxième conditions pour produire des signaux d'adresse à respec-5 tivement une première et une deuxième vitesses, et alimenter les dits moyens d'avance. On décrira maintenant plus'complètement l'invention et on expliquera ses caractéristiques et avantages, en se référant aux figures suivantes, données à titre d'exemples non limitatifs : 10 la figure 1 est un schéma-blocs d'un exemple préféré d'exécu tion d'un système d'enregistrement de données selon l'invention ; La figure 2 est un schéma montrant les parties essentielles d'un codeur à deux repères en opposition de phase faisant partie du système décrit à propos de la figure 1 ; 15 La figure 3 est un diagramme de formes d'onde et d'impulsions de temps montrant les formes d'onde et corrélations de temps appropriées dans le codeur de la figure 2. Une exécution préférée du système d'enregistrement de données selon l'invention est désigné sur la figure 1 par la référence géné-20 raie 10. Pour plus de clarté, on a omis certains des détails du système mais l'homme de l'art comprendra leur fonctionnement. La figure 1 montre un schéma fonctionnel par "blocs du système d'enregistrement 10. Des signaux analogiques sont produits chacun par l'un de plusieurs capteurs 11 à 14. Les capteurs peuvent être 25 par exemple des jauges de contrainte qui surveillent différentes parties d'un moteur pendant son fonctionnement, ou des jauges qui surveillent le fonctionnement du coeur humain. Ainsi, on comprend que l'appareil selon l'invention peut servir dans de multiples applications . 30 Les jauges 11 à 14 reçoivent une tension continue de référence d'une source 16 qui applique aussi une tension continue de référence à un convertisseur d'analogique en numérique 18, qu'on appellera ci-après l'ADG 18. Etant donné le faible niveau de signal à la sortie des jauges de contrainte 11 à 14, il est nécessaire d:assurer 35 un gain d'environ 60 d3 pour porter un signal analogique de jauge à une valeur approchant de la gamme pour laquelle l'ADC 18 peut effectivement être actionné. Bien que cela ne soit pas représenté en détail, l'homme de l'art comprendra que les "blocs 22 contiennent des circuits qui assu-40 rent le gain de 60 dB. Ces circuits peuvent par exemple comprendre Copy | 72 16258 6 2135353 pour le traitement des signaux deux amplificateurs opérationnels montés en cascade,avec des réseaux actifs passe-bas dans les boucles respectives de réaction. Grâce à une telle disposition, tout bruit à haute fréquence pouvant être introduit dans le signal d'entrée, 5 par exemple par des accessoires électriques du moteur dans le véhicule, est supprimé. Un circuit ajustable de commande de gain peut aussi être inclus dans les amplificateurs de traitement des signaux. Chaque sortie des amplificateurs 22 est appliquée comme entrée à un multiplexeur analogique à huit canaux 26 dont le fonctionnement 10 est bien connu de l'homme de l'art. Des paires de canaux du multiplexeur 26 sont câblées ensemble de telle sorte qu'il échantillonne les canaux dans l'ordre croissant, c'est-à-dire selon la séquence 1, 2, 3, 4, 5, 6, 7, 8. Ainsi, les canaux 1 et 5 sont câblés ensemble, de même que les canaux 2 et 6, 3 et 7, 4 et 8. La capacité de 15 huit canaux peut être avantageusement utilisée si l'on désire inclure un nombre de capteurs supérieur aux quatre qui sont représentés. Si l'on relie en parallèle les canaux d'entrée de la façon décrite, le multiplexeur analogique à huit canaux 26 se comporte en fait comme un multiplexeur à quatre canaux. 20 Le choix de l'un des quatre canaux par le multiplexeur 26 est réalisé par une adresse numérique engendrée dans un compteur d'adresse 30 représenté auprès du multiplexeur 26. Le compteur 30 avance d'un pas à une nouvelle adresse, à l'achèvement de chaque cycle de conversion numérique de l'ADC 18 par le fait qu'une ligne 60 est 25 excitée par l'ADC 18. L'ADC 18 donne comme sortie un signal numérique de mot comportant huit chiffres binaires, chaque chiffre binaire étant fourni sur l'une des huit lignes. Chaque mot numérique correspond à l'amplitude du signal analogique inclus sur le canal sélectionné par le multiplexeur 26. Le 30 compteur 30 fait avancer d'un pas le multiplexeur 26, à une nouvelle adresse, lui faisant échantillonner le canal suivant à la fin du cycle de conversion numérique de l'ADC 18, qui est à son tour commandé par une impulsion d'horloge passant par une ligne de sortie 62 d'une horloge 40, ainsi qu'on l'expliquera plus en cëtail ci-après. 35 Le système d'enregistrement 10 reçoit iiitialement l'instruc tion de commencer l'enregistrement par le fait qu'un signal de sortie venant d'un circuit détecteur d'amplitude 42 est appliqué à un circuit à temps 32. Le circuit à temps applique immédiatement un signal de remise à zéro à l'horloge 40 par une ligne 90, et par une 40 ligne 70 au compteur d'adresse 30 ainsi qu'à un compteur d'intervalle-cadre 31. 72 16258 7 2135353 Le compteur est amené à une adresse prédéterminée, par exemple le canal 1. Il augmente son compte d'une unité chaque fois que le conducteur 60 est excité, de sorte que le cycle de fonctionnement du multiplexeur 26 est toujours connu. 5 Le compteur 31 sert à compter -un intervalle de mot-cadre qui, pour plus de commodité dans la description, sera considéré comme étant de 128 mots, et à produire l'insertion d'un symbole particulier, appelé ci-après mot de caractère cadre, venant d'une matrice 36, à un circuit sélecteur 38, pour identifier le commencement d'un 10 bloc de données formé d'oui nombre déterminé de mots. le caractère cadre est inséré à des intervalles spécifiques pendant tout le cycle d'enregistrement. Le caractère cadre a la désignation binaire indiquée sur le dessin à la matrice 36:00000101, et il est employé pour faciliter la synchronisation d'un système de 15 reproduction pour décoder dès données enregistrées sur une bande comme l'homme de l'art le comprendra. la sortie du multiplexeur 26 est appliquée à l'entrée de l'ADC 18. Le convertisseur d'analogique en numérique 18 peut être d'un modèle usuel comme ceux disponibles sur le marché. L'amplitude du 2 0 signal analogique amené à l'ADC est convertie en forme binaire et fournie sur huit lignes de sortie comme on l'a dit plus haut. On utilise la technique d'approximation successive, qui donne une résolution de huit chiffres, soit une partie sur 255, pour obtenir une représentation binaire (un mot de données) de l'ampli-25 tude d'un signal analogique appliqué par un canal choisi entre les canaux 1 à 8 du multiplexeur 26. Ainsi que l'homme de l'art le comprendra, on peut convertir l'amplitude du signal analogique d'entrée par plusieurs autres techniques, par exemple par conversion parallèle. Le cycle de con-30 version de l'ADC 18 est commencé sur un signal de démarrage donné sur la ligne 62 par l'horloge 40 qui est conçue pour donner des signaux à d'autres circuits. L'horloge 40 fonctionne en permanence et donne des signaux au circuit à temps 32 à un débit de vitesse normale ou ^enregistrement 3 5 par une ligne 68,et à un débit de vitesse élevée ou de recherche par une ligne 72. L'horloge 40 donne aussi des signaux périodiques à une porte de commande de mode 80 par une ligne 82 et aussi à un convertisseur de mise en série 50 par les lignes 82 et 88. La ligne 88 est aussi couplée à un registre à décalage 52 et les lignes 78 40 et 82 sont couplées à un codeur à deux repères en opposition de phase 54. Cela sera expliqué plus en détail ci-après. 72 16258 8 2135353 A l'achèvement du cycle de conversion de l'ADC 18, la représentation de l'amplitude du signal analogique sous forme de mot numérique à huit chiffres "binaires, qui apparaît sur les huit lignes de sortie de l'ADC 18, est reçue par le sélecteur de source 38. 5 Etant donné les signaux de temps qui arrivent au convertisseur en série 50 par les conducteurs 82, 88, ce convertisseur transfère les chiffres binaires du mot numérique dans le registre de transfert 52. A ce moment, la conversion est achevée et une impulsion venant de l'ADC 18 par la ligne 60 fournit un signal qui fait avancer le comp-10 teur d'adresse 30 qui, à son tour, fait passer le multiplexeur 26 au canal d'entrée suivant. Plus précisément, les huit sorties parallèles de l'ADC 18 sont maintenues jusqu'à ce que le signal d'instruction suivant soit donné par la ligne 62. Le détecteur d'amplitude 42 est conçu pour 15 détecter,et en fournir un signal au circuit à temps, le fait qu'un signal d'entrée venant des jauges de contrainte 11 à 14 dépasse un niveau déterminé ; par exemple 10 # de la valeur maximale prévue. Antérieurement, on employait habituellement deux comparateurs analogiques pour chaque canal d'entrée, pour déterminer si un niveau 20 d'amplitude déterminé était dépassé. Ainsi, l'utilisation du détecteur d'amplitude 42 fournit des avantages relativement aux dispositions antérieures. Le détecteur d'amplitude 42 utilise un procédé numérique de détection qui peut comporter cinq portes logiques et qui élimine 25 des dispositifs analogiques redondants, et ne nécessite pas de calibrage comme les comparateurs analogiques antérieurs. Dans le mode de recherche, un mécanisme d'avance de bande 66 du système d'enregistrement de données selon l'invention n'est pas en marche, et le multiplexeur analogique 26 et l'ADC 18 sont sous 30 la commande du signal d'horloge à grande vitesse appliqué par l'horloge 40 sur la ligne 62. Les signaux appliqués.sur la ligne 62 peuvent avoir 25 fois la vitesse du signal appliqué sur la ligne 62 quand le système d'enregistrement 10 est à la vitesse normale. Le circuit à temps 32 commande le fonctionnement de l'horloge par les 35 lignes 68 et 72 de façon que l'horloge engendre des impulsions soit à la grande vitesse de recherche soit à la petite vitesse normale d'enregistrement. Le détecteur d'amplitude 42 contrôle la sortie de l'ADC 18, et si la valeur d'un signal est supérieure à 10 fo de l'amplitude maximale le détecteur donne le signal au circuit à 40 temps 32 qui à son tour assure les opérations suivantes : (1) il 72 16258 9 2135353 fait fonctionner le mécanisme d'avance 66 en excitant -une ligne 64 pendant une durée déterminée, par exemple 5 secondes ; (2) il excite la ligne de vitesse faible ou normale 68 menant à l'horloge 40; (3) il remet à zéro le compteur 31 et le compteur d'adresse 30 en 5 alimentant la ligne 70. le compteur 31 applique par une ligne 94 au sélecteur de source 38 un signal par suite duquel oelui-oi insère un mot cadre venant de la matrice 36. le mot cadre est inséré an lieu du mot de donnée représentant le canal 1. Ensuite, les canaux d'entrée sont examinés dans l'ordre suivant s 2, 3, 49 1, 2S 3. 4. 10 et ainsi de suite. Si le détecteur d'amplitude 42 continue à détecter un niveau de signal dépassant 10 % tandis que l'avance 66 est en marche, le circuit à temps 32 reçoit à nouveau un signal d'entrée, par suite duquel il continue d'envoyer les signaux passant par la ligne 68 15 sans passer à un mode de recherche et l'avance 66 est encore actionnée cinq secondes après le dernier signal venant du détecteur 42. A ce moment, le circuit à temps 32 met l'avance hors d'action et sélectionne la, ligne d'horloge à grande vitesse 72 qui commence le mode de recherche. 20 le mécanisme d'avance de bande 66 peut prendre de nombreuses formes bien connues qui comprennent celles de cartouche, de boîte ou de mécanismes à deux bobines. En outre, bien que cela ne soit pas représenté, il fonctionne bien entendu conjointement avec tout transducteur approprié à la conversion de données enregistrées, 25 c'est-à-dire d'un flux magnétique, en un signal électrique. Un exemple est la tête électromagnétique de reproduction d'enregistrement d'un enregistreur à bande. En outre, l'homme de l'art comprendra que l'on peut aussi utiliser dans le système de l'invention des disques, tambours, cartes et autres appareils qui utilisent un sup-30 port pour enregistrer des données. le sélecteur 38 peut être considéré comme l'équivalent d'un inverseur à huit pôles, la position normale de cet inverseur relie les huit lignes de données numériques venant' de 1* ADO 18 au convertisseur en série 50. Après conversion en série, la ligne 35 unique de données binaires en série est entrée dans le registre de transfert 52. A des intervalles de 128 mots, déterminés par les intervalles de mot cadre au compteur 31, le sélecteur de source 38 reçoit instruction d'ignorer un mot de données venant du convertisseur d'analogique en numérique 26 et de permettre l'insertion dans 40 le convertisseur en sérié 50 d'un mot cadre venant de la matrice 36. 72 16258 10 2135353 Le convertisseur en série 50 est conçu pour accepter les huit chiffres binaires de données numériques obtenus à la sortie du sélecteur de source 38 et il comprend donc un registre de transfert (non représenté) qui a une capacité de huit chiffres binaires et qui 5 est prévu pour transférer un par un des chiffres binaires de données de manière à assurer une fonction de mise en série. Ainsi, des chiffres binaires au lieu d'apparaître tous simultanément apparaissent l'un après l'autre à la sortie du convertisseur 50 qui est prévu, comme représenté, en tant qu'entrée du registre de transfert 52. 10 Le circuit de commande de mode 80 reçoit un signal d'entrée du circuit à tempe 32 par la ligne 64 et de l'horloge 40 par la ligne 82 et donne un signal de sortie seulement si l'horloge donne un signal à la fois sur ces deux lignes. Le signal de commande de mode appliqué par les lignes 84 au convertisseur en série 50 a pour effet 15 que des données sont transférées du convertisseur 50 au registre de transfert 52. Les lignes 82 et 88 fournissent aussi au convertisseur en série des informations qui lui permettent de recevoir et d'ordonner correctement les huit chiffres de données dans le registre de transfert. 20 Le registre numérique de transfert 52 peut être formé de plu sieurs circuits moyennement intégrés du type MOS métal-oxyde-sili-cium, ayant chacun une capacité de 200 chiffres binaires. Les données venant du convertisseur en série 50 sont introduites par une extrémité dans le registre de transfert 52 et sont transmises pro-25 gressivement à travers chacun des registres de transfert, au débit normal d' enregistrement assuré par le signal passant par la ligne 88. Par suite, il existe un retard entre le moment où un signal analogique est produit par l'un des capteurs et le moment où le mot 30 binaire équivalent est effectivement transmis par le registre de transfert 52 au codeur 54. Le rôle de ce retard est de laisser au mécanisme d'avance de bande 66 suffisamment de temps pour accélérer jusqu'à sa vitesse normale de fonctionnement avant que des données soient enregistrées. Ainsi, le registre de transfert 52 assure une 35 fonction qui empêche la perte de données due au temps d'accélération du mécanisme d'avance 66, chose qui se produit souvent dans les mécanismes antérieurs. Le mécanisme codeur 54 peut être de l'une de plusieurs formes classiques ; toutefois, on a trouvé désirable d'utiliser le codeur 40 à deux repères en opposition de phase qui sera décrit plus loin, 72 16258 n 2135353 pour traduire les données binaires normales en un nouveau format qui a plusieurs avantages pour l'enregistrement sur bande. L'un de ces avantages est la limitation du spectre de fréquence des données codées en comparaison des données normales. 5 Un système d'enregistrement sans retour à zéro (NRZ) comporte des composantes qui descendent de la fréquence des ehiffres jusqu'au courant continu inclus. La sortie du codeur à deux repères en opposition de phase, par contre, est composée primitivement de deux fréquences qui sont en relation harmonique, ce qui facilite l'enre-10 gistrement. On reprendra la description du système d'enregistrement proprement dit après avoir décrit complètement un mode d'exécution préféré du codeur 54. On considérera d'abord la figure 3 ; dans le cas du codeur à 15 deux repères en opposition de phase 54 dont il s'agit, elle montre les corrélations appropriées de forme d'onde et de temps mises en jeu dans la conversion des données avec lesdits repères en données normalisées binaires. La ligne A montre à titre de référence un courant de données binaires. La ligne B montre un courant de données 20 deux phases que l'on obtient si l'on code les données binaires de la ligne A de la façon décrite plus haut. Le processus de conversion commence par une différentiation des changements d'état du courant de donnée, ce qui donne un train d'impulsions étroites d'une même polarité. 25 Une impulsion positive est engendrée pour chaque changement d'état de la ligne B, quel que soit le sens de ce changement d'état. En dessous de chacune des impulsions de la ligne 0, une lettré indique si l'impulsion représente une impulsion de temps frontière (B) ou une impulsion de temps médian (M). Certaines des impulsions de 30 temps repères médians sont indiquées entre parenthèses. Cela indique le moment oît une impulsion de temps repère médian serait normalement à prévoir. Toutefois, l'examen du courant de données binaires de la ligne A indique qu'un zéro a été transmis en ce point. L'impulsion de repère médian est donc manquante. Ainsi, l'apparition ou 35 la disparition des impulsions de repère médian au moment prévu définit le changement d'état du courant primitif de données binaires, depuis un àzéro quand une impulsion de repère médian est absente et depuis zéro à un quand l'impulsion est présente. Un codeur classique à deux repères en antiphase commence par 40 d'abord déterminer quelles sont les impulsions qui sont toujours 72 16258 12 2135353 présentes, définissant ainsi les impulsions frontières, et alors il engendre un créneau d'échantillon ou un signal de temps, qui indique le temps prévu d'arrivée des impulsions repères. Cette corrélation est similaire à celle qui est indiquée sur la ligne D de la figu-5 re 3. Si une impulsion repère de temps coïncide avec le créneau d'échantillon, comme indiqué sur la figure D, une bascule de décodage est basculée, engendrant ainsi un état temporaire 1 comme sur la ligne E. 10 A la fin du temps d'échantillon, une impulsion de transfert sert à transférer l'état 1, s'il s'est produit, à un registre de sortie, qui reconstruit dont le courant primitif de données binaires. Cette impulsion de transfert est indiquée sur la ligne F et le registre de sortie sur la ligne G. 15 Dans le codeur selon l'invention, on emploie la même méthode pour le décodage des impulsions sur la ligne 0. Toutefois, le moyen d'y parvenir n'est pas le moyen classique, car les décodeurs classiques nécessitent des circuits à temps qui comportent des limitations, particulièrement en ce qui concerne le fonctionnement à plusieurs 20 vitesses ou avec des débits variables de données. Dans le mode d'exécution préféré de l'horloge de codage 54 que l'on va décrire, la formation du créneau d'échantillon, ligne D de la figure 3, est assurée par un compteur numérique dans lequel le taux de comptage ou l'intervalle entre des comptes particuliers est 25 déterminé uniquement par le taux de l'horloge d'entrée,sans que l'on ait recours à des cirouits à temps de conservation de charge. Ainsi qu'il est évident pour les électroniciens, plusieurs compteurs de structure similaire peuvent être commandés simultanément par un seul oscillateur, ce qui permet de commander plusieurs 30 codeurs depuis un seul élément maître de commande. Selon un autre aspect de l'invention, il est maintenant évident pour l'homme de l'art que l'oscillateur maître de commande peut comprendre des moyens permettant de commander automatiquement la fréquence de l'oscillateur de manière à lui faire suivre un débit 35 variable de données, à condition bien entendu que les changements de débit de données se produisent en douceur et sans à-coups ni discontinuités. Aux fins de la présente description, l'oscillateur variable peut prendre la forme d'un oscillateur à phase verrouillée qui reçoit 40 sur l'une de ses entrées un signal provenant du courant de données 72 16258 13 2135353 lui-même, par des moyens de filtration appropriés, et qui présente dans sa sortie des circuits diviseurs numériques appropriés de manière à donner le débit de chiffres binaires douze fois plus grand. Le mode d'exécution de 1'oscillâteur à phase verrouillée est 5 considéré comme courant et par suite, aux fins de l'invention, on ne le décrira pas en détail. Dans la construction préférée du codeur 54 représentée figure 2, des impulsions d'entrée similaires à celles de la ligne 0 de la figure 3 sont appliquées à une entrée 101 d'un décodeur 120. Les 10 impulsions d'entrée sont appliquées simultanément à deux bascules 102 et 112. La bascule 102 est branchée de façon qu'elle peut basculer ou changer d'état à chacune des impulsions d'entrée tandis que la bascule 112 prend seulement l'état qui a été appliqué à une ligne d'entrée de données 119 au moment où l'impulsion est appliquée 15 à son entrée d'horloge CLK. ©n reviendra maintenant à la bascule 102 ; les impulsions d'entrée ont pour effet que sa sortie change alternativement d'état entre l'état un ou haut et l'état zéro ou bas. Chaque fois que la transition de un à zéro a lieu, une impulsion négative passe par un con-20 densateur de couplage 103 et est appliquée à l'entrée ou base d'un transistor 105. En outre, le condensateur 103 et une résistance 104 constituent un circuit à temps qui ramène la base du transistor 105 à l'état conducteur au bout d'un court laps de temps. L'interruption 25 qui en résulte dans le courant du collecteur du transistor 105 cause un changement de la chute de tension aux bornes d'une résistance 106, ce qui donne une impulsion positive pendant un court laps de temps. Des bascules 107, 108, 109 sont reliées d'une façon bien connue 30 de manière à constituer un compteur à division par huit. Bien entendu, des compteurs de ce genre se trouve dans le commerce. Une porte ET 110 est branchée de manière à reconnaître un état zéro dans les sorties directes du compteur, ce qui donne un état zéro à la sortie de cette porte. Autrement dit, la porte 110 donne seulement un bas 35niveau quand chacune des bascules 107, 108, 109, simultanément, est dans l'état "0". Un oscillateur 111 est relié à l'entrée CLE de la bascule 107, comme représenté. Dans cette condition, la sortie faible ou zéro de la porte 110 est appliquée à l'entrée J ou de commande de la bascule 107. Cet 40 état faible empêche la bascule de basculer même si une impulsion d'horloge venant de l'oscillateur 111 est appliquée à son entrée 72 16258 14 2135353 CLK. En fait, cela "bloque le compteur de division par huit. C'est là l'état normal ou de repos du compteur. L'apparition d'une impulsion positive momentanée au collecteur du transistor 105, lorsqu'elle est appliquée à l'entrée d'armement 5 direct (appelée S) de la bascule 107, fait passer celle-ci à l'éat un ou premier compte. Cela supprime l'état faible à la sortie de la porte 110, ce qui à son tour permet au compteur de division par huit de commencer à fonctionner normalement. Une fois qu'un compte de quatre est atteint, la bascule 109 10 bascule, présentant un état un à sa sortie. La sortie de cette bascule est représentée, dans sa relation de temps appropriée, la ligne D de la figure 3. En fait, cette sortie est le créneau d'échantillonnage et elle est appliquée à l'entrée de données 119 de la bascule de décodage. 15 La corrélation de temps entre le créneau d'échantillon et le temps des chiffres binaires est indiquée par le fait que l'oscillateur 111, fournissant des impulsions d'horloge aux bascules du compteur de division par huit, fonctionne à 12 fois le débit prévu de chiffres binaires. Le début du créneau d'échantillon se présen-20 te au quatrième compte ou au premier tiers de l'intervalle de chiffres binaires. Etant donné que dans ce mode d'exécution la fréquence de l'oscillateur est 12 fois la fréquence des chiffres binaires, quatre comptes égalent donc un tiers de la période totale de chiffre binaire. 25 La sortie de la bascule 109 reste dans l'état un jusqu'à ce que soit atteint un compte de huit qui correspond aux deux tiers du temps entre frontières de cellules de chiffres binaires. Ainsi, on peut voir que le créneau d'échantillon existe dans l'état un, depuis un point situé approximativement au tiers d'intervalle de chiffres 30 binaires après l'impulsion frontière, jusqu'auxdeux tiers de l'intervalle de chiffres binaires en partant de l'impulsion frontière précédente. Si une impulsion repère est appliquée à la bascule de décodage 112 pendant le temps ou le créneau d'échantillon est dians l'état un, 35 à l'entrée 119, la bascule 112 bascule à l'état un. A la fin du cycle de comptage, les bascules 107, 108, 109 ont atteint toutes l'état zéro qui à nouveau permet à la porte 110, de bloquer le compteur au compte "zéro partout" jusqu'à ce que la prochaine impulsion de temps frontière démarre à nouveau le cycle de comptage. 40 La fin du cycle de comptage n'a pas seulement pour effet de 72 16258 15 2135353 fermer le créneau d'échantillon 119 de la bascule de décodage 112, mais aussi d'appliquer une impulsion négative à la hase d'un transistor 116 par l'intermédiaire d'un condensateur de couplage 113. Le condensateur 113 et une résistance 114 constituent un deuxième 5 réseau à retard, ce qui dorme une impulsion positive à la sortie ou collecteur du transistor 116, par suite de l'interruption momentanée de passage du courant à travers la résistance 115. Cette impulsion momentanée joue deux rôles : premièrement, elle sert d'impulsion d'horloge pour transférer les données qui 10 apparaissent à la bascule de décodage de sortie 112 dans une bascule de registre de maintien de sortie 117, et, deuxièmement, 1'impulsion momentanée sert à désarmer ou vider la bascule d'entrée 102. Cela a pour but d'assurer que la bascule 102 soit toujours dans l'état un sur sa sortie Q 118, prête pour l'impulsion de temps 15 frontière qui suit. Par la description ci-dessus, on peut voir que le fonctionnement du codeur à deux repères en antiphase 54 est asynchrone, c'est-à-dire qu'il ne dépend pas des données antérieures rencontrées» Chaque cycle de temps et de décodage est commencé par l'impulsion 20 de temps frontière, quelles que soient les données qui l'ont précédé. Une fois commencées par une impulsion de temps frontière, les corrélations de temps entre l'impulsion de temps frontière et le créneau d'échantillon sont purement fonction de l'oscillateur et &■& nombre choisi dans le compteur pour servir de créneau d'échantillon. 25 On peut observer aussi que l'on peut facilement appliquer d'au tres rapports de comptage pour assurer une variation de la largeur du créneau d'impulsion ou pour compenser la distorsion de polarisation qui peut se produire dans le courant de données entrantes. On peut aussi utiliser une variation de la fréquence de 1!oscillateur 30 pour décaler la position du créneau d'échantillon relativement à la position prévue de temps repère. Un autre avantage peut être obtenu si l'on remplace l'oscillateur fixe 111 représenté par la figure 2 par un oscillateur à phase verrouillée.Un signal de commande peut être fourni par le courant 35 de données à deux repères, ligne B de la figure 3,et servir de référence à un oscillateur à phase verrouillée, ce qui fait que la fréquence de l'oscillateur varie en corrélation fixe avec toute aberration ou variation du débit de chiffres binaires des données entrantes. 40 Egalement conformément à l'utilisation d'un oscillateur à phase 72 16258 16 2135353 verrouillée pour fournir des impulsions variables de temps, la position de l'impulsion de repère relativement à l'entrée du créneau d'échantillon passant par la ligne 119 peut être appliquée comme référence à un oscillateur à phase verrouillée, et avec un filtrage 5 approprié on peut l'utiliser pour ajuster automatiquement le cycle temps du créneau d'échantillon afin de maintenir exactement sa position relativement à 1'impulsion repère de temps, pour assurer la . compensation automatique de la distorsion de polarisation ou de facteur de marche dans les systèmes de décodage de données. 10 En bref, on peut récapituler le fonctionnement du codeur à repères ici décrit comme un système à temps de marche/arrêt et de décodage qui est commencé par une impulsion de démarrage (c'est-à-dire de temps frontière) et qui tire alors ses temps d'un eompteur indépendant du débit de données» Pendant une partie déterminée de 15 ce cycle de compteur, les données entrantes sont examinées en vue de déterminer s'il existe une coïncidence entre l'état du compteur et les données entrantes. S'il existe une coïncidence, la coïncidence est indiquée comme état un dans la bascule de décodage 112, cet état étant alors con-20 servé dans le registre de maintien 117. l'achèvement du processus de décodage a pour effet que le transistor 116 engendre une impulsion qui sert d'une part d'impulsion d'horloge pour introduire les données dans le registre de maintien de sortie et d'autre part, sert à désarmer la bascule d'entrée 102 qui est alors prête pour l'impul-25 sion de temps frontière suivante. Bien que cela n'apparaisse pas immédiatement, on comprend aisément que l'on peut facilement modifier la position du créneau d'échantillon pendant lequel chaque donnée est décodée en modifiant l'oscillateur de commande extérieure 111. S'il existe une communauté 30 de débit de données entre plusieurs canaux de données codées à deux repères, le processus de décodage de chacun des canaux peut être commandé simultanément par le même oscillateur fondamental, même s'il n'y a pas de corrélation déterminée de phase entre les canaux de données. Cela est dû au fait que la fréquence d'oscilla-35 teur choisie est notablement supérieure à la fréquence de chiffres binaires de chacun des canaux. Etant donné que de nombreux canaux de décodeurs à deux repères peuvent être commandés par un seul oscillateur principal, il est évident que si l'on modifie la fréquence de l'oscillateur principal 40 ou d'une chaîne de division associée à celui-ci, cela fait varier 72 16258 17 2135353 simultanément tous les codeurs de données qui acceptent alors une nouvelle fréquence de chiffres binaires, commensurable avec la variation de la fréquence de l'oscillateur. La gamme de débits de données qui peut être décodée de cette 5 manière dépasse fortement la gamme à laquelle peuvent faire face des circuits à temps normaux R-C ou bascules monostables utilisés pour engendrer des retards. La vitesse maximale de fonctionnement est limitée seulement par les possibilités des éléments logiques numériques utilisés dans la construction du décodeur. Ainsi, il est 10 évident que l'invention fournit un exemple d'un mode d'exécution particulier du codeur qui est entièrement conforme aux buts et avantages indiqués plus haut. On reviendra maintenant à l'horloge 40 du système enregistreur; elle peut comprendre un oscillateur fondamental à cristal de quartz. 15 La sortie du cristal de quartz peut être divisée en plusieurs fractions entières par des techniques numériques bien connues, de manière à donner les diverses fréquences et les divers intervalles de temps nécessaires! pour synchroniser le fonctionnement du système 10 tel qu'il a été décrit. 20 On reviendra aussi au circuit à temps 32 ; quand le seuil d'amplitude dépasse la valeur préréglée, le signal venant du détecteur d'amplitude 42 active le circuit à temps et commute le système 10 sur le mode d'enregistrement, engendrant une impulsion de remise à zéro du compteur d'adresse cadre 30 et du compteur 31, de manière 25 à commencer l'insertion d'un mot cadre dans le flot de données qui passe par le sélecteur de source 38. Si le détecteur d'amplitude 42 continue d'alimenter le circuit à temps 32, au bout de chaque suite de 128 impulsions le compteur 31 alimente le conducteur 94, causant l'insertion d'un mot cadre* 30 La commande de mode 80 est aussi actionnée par les impulsions de temps passant par la ligne 64 et est conçue poutr permettre l'arrivée d'une impulsion au convertisseur en série 50, permettant ainsi l'insertion du premier mot de données dans le' convertisseur en série 50. 35 Dans ce procédé, le mot caractère cadre est le premier mot à insérer dans le convertisseur en série, et il est immédiatement reconnu dans le processus de reproduction puisqu'il n'apparaît pas de donnée variable dans le courant de données avant le caractère cadre. Ainsi, le premier caractère étant un caractère cadre, la 40 synchronisation du processus de reproduction est immédiate. 72 16258 18 213SB53 Pour résumer en "bref le fonctionnement de tout le système d'enregistrement 10, des données analogiques engendrées par les capteurs 11 à 14 sont amplifiées et conditionnées par un circuit 22 et appliquées au multiplexeur 26 par huit canaux. Le multiplexeur choisit 5 l'un des canaux et l'applique à un convertisseur ADC 18 qui produit un mot de données représentant l'amplitude du signal analogique envoyé sur le canal choisi. Quand le mot de données qui se trouve à la sortie de l'ADC est supérieur au niveau déterminé, le détecteur d'amplitude 42 donne au circuit à temps 32 un signal qui commence 10 un processus par suite duquel le mécanisme d'avance dé "bande 66 commence à fonctionner et donc à enregistrer des données. Une caractéristique importante de l'invention est que, lorsqu'on n'enregistre pas, le système est conçu pour fonctionner dans un mode de recherche qui est à une vitesse très supérieure à celle du mode 1 5 normal d'enregistrement. Une autre caractéristique de l'invention est que la mémorisation de données dans le registre de transfert 52 empêche la perte de ces données pendant le temps nécessaire pour accélérer le mécanisme d'avance 66 jusqu'à sa vitesse de fonctionnement, et pourtant une 20 autre caractéristique réside dans les moyens numériques qu'on utilise pour reconnaître le moment où un niveau de signal analogique est supérieur au niveau choisi, ce qui élimine les problèmes de stabilité et assure un établissement rapide et presque instantané du niveau de signal. 25 ©n a décrit l'invention en détail, particulièrement à propos de modes d'exécution préférés, mais il est entendu que l'on peut y apporter des modifications dans le cadre de 1'invention. Il est donc compris que toutes ces variantes ou substitutions apportées à la structure et aux circuits de l'appareil et du codeur selon l'inven-30 tion restent comprises dans l'invention. 72 16258 19 2135353 REVENDICATIONS 1.- Système d'enregistrement de données comprenant des moyens permettant d'enregistrer*des données numériques sur un support d'enregistrement "tel qu'une bande,un disque ou un. tambour, et des moyens 5 d'avance pour avancer ledit support d'enregistrement ; le système étant conçu pour recevoir au moins un signal analogique par au moins un canal ; système caractérisé en ce qu'il comporte des moyens de codage pour enregistrer lesdites donnée smumériques sur ledit support ; un convertisseur d'analogique en numérique qui 10 répond à un signal d'adresse en produisant un signal de mot numérique représentant ledit signal analogique.des moyens de détection qui répondent audit signal de mot numérique et qui agissent dans une première et une deuxième conditions selon que ledit signal de mot numérique indique que ledit signal analogique est respec-15 tivement inférieur ou supérieur à un niveau détermine de seuil ; et des moyens qui répondent auxdits moyens de détection pour lesdites première et deuxième conditions pour produire des signaux d'adresse respectivement à un premier et à un deuxième débits et alimentent lesdits moyens d'avance, 20 2.- Système selon la revendication 1, caractérisé en ce que ledit premier débit est plus rapide que ledit deuxième. 3.- Système selon l'une des revendications t et 2, caractérisé en ce qu'il comporte un registre de transfert couplé au convertisseur, pour recevoir des chiffres binaires qui constituent ledit 25 signal de mot numérique et amener successivement ces chiffres "binaires aux moyens de codage. 4.- Système selon l'une des revendications 1 à 3, prévu pour recevoir^ sur plusieurs canaux, des signaux analogiques séparés, caractérisé en ce qu'il comporte en outre un multiplexeur qui cou- 30 pie les canaux et le convertisseur. 5.- Système selon la revendication 4, caractérisé en ce qu5±l comporte en outre des moyens analogiques appliquant des premiers signaux analogiques sur les canaux, que le multiplexeur^ en réponse auxdits premiers signaux analogiques et à des moyens de commande 35 particuliers, engendre séquentiellement un deuxième signal analogique représentant l'un des premieis signaux analogiques ; que le signal de mot numérique représente l'amplitude du deuxième signal analogique ; et que les moyens de codage, en réponse audit signal de mot numérique, enregistrent sur le support une représentation 72 16258 ao 2135353 numérique du signal numérique de mot après la mise en action des moyens d'avance. 6.- Système selon la revendication 5» caractérisé en ce qu'il' comporte en outre des moyens permettant d'insérer pédiodiquement 5 un mot de caractère cadre dans les moyens de codage pour l'enregistrer sur ledit support. 7.- Système selon l'une des revendications 5 et 6, caractérisé en ce que le registre de transfert est couplé entre les moyensde codage et le convertisseur de manière à amener les chif- 10 fres binaires en série aux moyens de codage et à retarder ainsi le processus d'enregistrement des chiffres par les moyens d'enregistrement . 8.- Système selon l'une des revendications 1 à 7, caractérisé par le fait que les moyens de codage sont un codeur à deux 15 repères en opposition de phase. 9.- Système selon la revendication 8, prévu pour recevoir un courant de données à deux repères en opposition déphasé constitué par une pluralité de cellules de chiffres binaires définies entre des repères frontières adjacents et contenant des impulsions 20 de temps repères représentatives desdites données numériques, et pour produire un courant de données binaires, système caractérisé en ce que le codeur de repères comprend un oscillateur conçu pour produire un signal à une fréquence corrélée au taux.desdites informatiorœrepères, des moyens de décodage qui, sous la dépendàn- 25 ce d'un signal d'échantillon, décodent les impulsions de temps repères de manière à donner uncourarfcbinaire de sortie^et un créneau d'échantillon comprenant un compteur et qui, sous la dépendance d'impulsions frontières couple l'oscillateur au compteur, ce dernier obéissant au signal de l'oscillateur et étant conçu pour engendrer 30 le signal d'échantillon. 10. - Système selon la revendication 9, caractérisé par le fait que le signal de l'oscillateur est à une fréquence au moins trois fois supérieure audit débit de données à repères. 11.- Système selon l'une des revendications 9 et 10, caracté- 35 risé en ce que le créneau d'échantillon comprend une première bascule qui, en réponse à un repère frontière, est conçue pour permettre à l'oscillateur d'être couplé au compteur, ce dernier étant conçu pour engendrer le signal d'échantillon pendant une période déterminée du compte du compteur. 40 12.- Système selon l'une des revendications 9 à 11, caracté 72 16258 21 2135353 risé en ce que le créneau d'échantillon comprend des moyens qui, sous la dépendance d'un, premier compte déterminé du compteur, engendrent un signal d'échantillon et permettent aux moyens de décodage de décoder les impulsions de temps repères, et qui sous 5 la dépendance d'un deuxième compte déterminé, empêchent le compteur de répondre au signal de l'oscillateur. 13.- Système selon l'une des revendicatiors 9 à 12, caractérisé en ce que les moyens de décodage comprennent une deuxième bascule capable de changer d'état en réponse à l'application si-10 multanée dudit signal d'échantillon et desdites impulsions de repère de temps, et une troisième bascule couplée au compteur et à la deuxième bascule pour engendrer ledit courant de données binaires.