La présente invention a trait à un circuit électrique pour la multiplication et la division dans lequel les nombres à multiplier sont représentés par des tensions électriques. Conformément à l'invention, un circuit électrique multiplicateur et diviseur comporte des premier et second circuits intégrateurs respectivement sensibles mazes premier et second signaux d'entrée, des moyens, actionnables lorsqu'un signal de sortie provenant dudit premier circuit intégrateur atteint un niveau pré- déterminé, pour engendrer un signal de commande, et des premiers moyens interrupteurs, sensibles audit signal de commande, pour arrêter le fonctionnement desdits circuits intégrateurs, l'amplitude d'un signal de sortie provenant du second circuit intégrateur délivrant un signal de sortie pour le circuit multiplicateur et diviseur dans son ensemble. Des exemples de l'invention seront maintenant décrits en se référant aux dessins annexés. La figure 1 représente un circuit multiplicateur et diviseur agencé pour. délivrer un unique signal de sortie. La figure 2 représente une variante de circuit agencé pour délivrer un ensemble de signaux de sortie. On se réfère en premier lieu à la figure 1 ; le circuit multiplicateur et diviseur qui y est représenté est commodément considéré comme comportant un circuit de synchronisation 10 et un circuit de sortie 11. Le circuit de synchronisation 10 comprend un circuit intégrateur 12, à l'entrée duquel peut être appliqué un premier. signal d'entrée VA par l'intermédiaire d'une borne 13 et de résistances 14,15 en série. Le circuit intégrateur 12 comprend un condensateur 16 connecté en parallèle sur le reste du circuit intégrateur 12. Le point de raccordement des résistances 14,15 est connecté à la terre par I'intermédiaire d'un transistor p-n-p 17 dont la base est connectée par l'intermédiaire d'une résistance 18 à la sortie d'un circuit comparateur 19.Une entrée du circuit comparateur 19 est conneçté à la sortie du circuit intégrateur 12. L'autre entrée du comparateur 19 est connecté à une borne 20 à laquelle peut entre appliqué un signal d'entrée Vc. La sortie du comparateur 19 est également connectée à un dispositif mono stable 21. Le dispositif 21 est sensible à un si gnal d'entrée négatif provenant du comparateur 19 pour délivrer une impulsion de commande sur un conducteur 22. Un autre dispositif monostable 23 est sensible à la fin d'une impulsion sur le conducteur 22 pour délivrer une autre impulsion, par un conducteur 24, à l'électrode de grille d'un transistor à effet de champ 25 qui est connecté en parallèle sur le circuit intégrateur 12. On s'arrange pour que le signal de sortie -provenant du comparateur 19 soit négatif lorsque l'amplitude du signal de sortie provenant du circuit intégrateur 12 dépasse celle du signal Vç sur la borne 2 & Le circuit de sortie 11 possède un second circuit intégrateur 30 qui comprend un condensateur 31. Un second signal d'entrée VB est appliqué à l'entrée du circuit intégrateur 30 par l'intermédiaire d'une borne 32 et de résistances 33,34 en série. Le point de raccordement des résistances 33,34 est connecté à la terre par l'intermédiaire d'un transistor p-n-p 35 dont la base est connectée à la sortie du comparateur 19. Un transistor à effet de champ 36 est connecté en parallèle sur le circuit inté gratteur 30 et est sensible au signal-sur le conducteur 24 provenant du dispositif monostable 23. La borne de sortie du circuits intégrateur 30 est connectée à un amplificateur 37 par l'intermédiaire d'un autre transistor à effet de champ 38. L'amplifica- teur 37 possède une impédance d'entrée élevée et sa sortie est connectée à une borne 39 qui délivre un signal de sortie pour le circuit multiplicateur et diviseur dans son ensemble.La borne d'entrée de l'amplificateur 37 est connectée à la terre par l'intermédiaire d'un condensateur 40. L'electrode de grille du transistor à effet de champ 38 est connectée au conducteur 22 de sorte qu'un signal de sortie provenant du circuit intégrateur 30 soit appliqué à l'amplificateur 37 pendant la durée d'une impulsion provenant du circuit monostable 21. En utilisant, par conséquent, les signaux d'entrée VA, VB appliqués aux bornes 13,32, respectivement, amènent les signaux de sortie des circuits intégrateurs 12,30 à s'élever jusqu'à ce que l'amplitude du signal de sortie provenant du circuit 12 soit égale à celle du signal Vc appliqué à la borne 20. Lorsque ceci se produit, après un temps t, le signal de sortie du comparateur 19 change d'état, devenant négatif. Le signal de sortie négatif du comparateur 19 amène les transistors 17,35 à devenir conducteurs, isolant les signaux VA , VB des circuits intégrateurs 12,30, respectivement. Le signal de sortie négatif du comparateur 19 amène le dispositif monostable 21 à délivrer une impulsion sur le conducteur 22, après quoi le transistor 38 provoque la charge du condensateur 40 au niveau de tension VE présent à la sortie du circuit intégrateur 30. Le temps t pour quelle signal de sortie du circuit intégrateur 12 atteyBe l'amplitude du signal Vç est donné par : t - Vc x T1/VA où T1 = C16 (R14 + R15) (1) durant le temps t, le signal de sortie VE atteindra une amplitude définie par VE " VB x t/T2 où T2 = C31 (R33 + R34) (2) en remplaçant t par sa valeur, on obtient :: VE = (V3 X VC/VA) x (T/T2) (3) ainsi si le rapport de T1 à T2 est constant, la tension VE est proportionnelle au produit de VB et de Vc et inversement proportionnelle à VÂ. A la fin de l'impulsion sur le conducteur 22, les transistors 25,26 sont rendus conducteurs par une impulsion sur le conducteur 24 provenant du dispositif monostable 23, restaurant les signaux de sortie des circuits Intégrateurs 12,30 à zéro. Lorsque ceci se produit, le signal de sortie positif résultant en provenance du comparateur 19 provoque un nouveau départ du cycle. Le gain en tension de l'amplificateur 37 est unitaire et le signal de sortie sur la borne 39 est ainsi égal à VE. Llimpé- dance d'entrée élevée de l'amplificateur 37 a pour effet qu'une impédance de charge peut être appliquée à la borne 39 sans provo-quer une décharge du condensateur 40. La disposition représentée à la figure 2 possède un circuit de synchronisation 10 tel que précédemment décrit, et un ensemble de circuits de sortie 11, dont seulement trois sont représentés à tire d'exemple. Le circuit de synchronisation 10 est sensible aux signaux VA et VC comme auparavant et un des circuits de sortie 11 est sensible à la tension V. Les autres des circuits de sortie 11 sont respectivement sensibles aux signaux d'entrée Vx , Vy, etc. Celui des circuits de sortie. il qui est sensible au signal d'entrée VB délivre un signal de sortie VE, comme auparavant. Le circuit de sortie Il qui est sensible au signal d'entrée Vx délivre un signal de sortie Vp qui est proportionnel au produit de Vx et VC et inversement proportionnel à VA. Le circuit de sortie 71 sensible au signal d'entrée Vy délivre un signal de sortie V qui est proportionnel au produit de Vy et VC et inversement proportionnel à VA. On comprendra que la disposition représentée à la figure 2 peut comprendre un nombre désiré quelconque de circuits de sortie 119 On comprendra également qu'un quelconque ou-tous les signaux d'entrée peuvent être variables sans affecter le fonctionnement du. circuit. L'invention est particulièrement applicable aux circuits de acul analogique. REVENDICATIONS 1. Circuit électrique multiplicateur et diviseur, caractérisé en ce qu'il comporte des premier et second circuits intégrateurs respectivement sensibles à des premier et second signaux d'entrée, des moyens, actionnables lorsqu'un signal de sortie provenant du premier circuit intégrateur atteint un niveau pré- déterminé, pour engendrer un signal de commande, et des premiers moyens interrupteurs, sensibles audit signal de commande, pour arrêter le fonctionnement des circuits intégrateurs, l'amplitude d'un signal de sortie provenant du second circuit intégrateur constituant ùne information de sortie pour le circuit multiplicateur et diviseur dans son ensemble. 2. Circuit selon la revendication 1, caractérisé en ce que lesdits premiers moyens interrupeurs sont actionnables pour isoler lesdits premier et second circuits intégrateurs desdits premier et second signaux d'entrée respectivement. 3. Circuit selon la revendication 1 ou la revendication 2, caractérisé en ce qu'il comprend des seconds moyens interrupteurs, sensibles audit signal de commande, pour restaurer les signaux de sortie desdits circuits intégrateurs à zéro, après fonctionnement desdits premiers moyens interrupteurs. 4. Circuit selon une des revendications précédentes, caractérisé en ce quwil comprend des moyens pour conserver le signal de sortie dudit second circuit intégrateur. 5. Circuit selon la revendication 4, caractérisé en ce qu'il comprend des troisièmes moyens interrupteurs, sensibles audit signal de commande, pour appliquer ledit signal de sortie du second intégrateur auxdits moyens de mémoire avant fonctionnement des -dits seconds moyens interrupteurs. 6. Circuit selon l'une des revendications 3 à 5, caractérisé en ce que lesdits seconds moyens interrupteurs sont connectés en parallèle sur lesdits premier et second circuits intégrateurs. 7. Circuit selon undes revendications précédentes, caractérisé en ce que lesdits premiers moyens interrupteurs comportent des premier et second dispositifs interrupteurs qui sont respectivement actionnables pour isoler lesdits premier et second circuits intégrateurs desdIts premier et second signaux entrée. 8. Circuit selon une des revendications précédentes, caractérisé en ce que lesdits moyens engendrant le signal de commande comportent un circuit comparateur sensible à une relation prédéterminée entre le signal de sortie dudit premier circuit intégrateur et un troisième signal d'entrée. 9. Circuit selon la revendication 8, caractérisé en ce que ledit circuit comparateur est sensible à une élévation du niveau du signal de sortie dudit premier circuit intégrateur au-dessus de celui dudit troisième signal d'entrée pour engendrer un signal d'une polarité constituant le signal de commande, et dans d'autres conditions pour engendrer un signal de polarité opposée. 10. Circuit selon une des revendicatsons précédents, caractérisé en ce qu'il comprend un ensemble desdits seconds circuits intégrateurs sensibles à des signaux respectifs d'un ensemble de seconds signaux d'entrée, lesdits premiers moyens interrupteurs étant sensibles audit signal de commande pour arrenter le fonctionnement de la totalité desdits premiers et seconds circuits intégrateurs, les amplitudes des signaux de sortie desdits seconds-circuits intégrateurs constitu8nt des informations de sortie respectives pour le circuit dans son ensemble.