i L'invention concerne un réseau de détecteur et plus particulièrement un réseau comportant des éléments photosensibles formant une partie d'un registre cie mémoire. Les détecteurs tels que les réseaux de détecteurs d'images 5 doivent Être explorés périodiquement pour échantillonner (extraire) l'information contenue dans les éléments de ce détecteur. Pour optimiser l'interface du générateur d'exploration du détecteur, ce générateur d'exploration doit Stre aussi près que possible du réseau. Pour cela, les étages de l'ex-plorgr.eui doivent tout d'abord être très simples de manière que leur fabri-10 cation permette uns densité comparable à celle des éléments du réseau. Dans deux articles récents, l'un de F.L. Sangster, et K.Teer intitulé "Bucket Brigade Electronics -New Possibilités for Delay, Time-A^is Conversion, and Scanning" (IEEE Journal of Solid-State Circuits, Vol, SC 4, 3,pp. 131-136, June 1969) et l'autre de F.L. Sangster intitulé 15 "Integrated MOS and Bipolar Analog Delay Lines Using Bucket Brigade Capacitor Storage", (IEEE International Solid State Circuits Conférence p. 74-75 of Digest of Technical Papers), il se trouve une description d'une ligne à retard analogique connue sous le nom de "Bucket Brigade" ou chaîne de transfère fonctionnant comme un registre à décalage analogique.La chaîne de transfert 20 dont le fonctionnement est basé sur l'idée du transfert d'un déficit de charges d'étage à étage? peut être fabriquée pour former un simple registre à décalage à densité élevée, convenant parfaitement pour l'exploration d'un réseau de détecteur La chaîne cfe transfert décrite par Sangster, peut être modî-25 fiée pour .fonctionner en générateur d'exploration de registre à décalage à sorties parallèles pouvant être relié extérieurement aux rangées ou ecior.ru::-: d u' rtseau de détecteurs comportant des lignes d'adresses de rangées et: Ce ce Ion; es. La chaîne tie tr ans fert étant plus simple que les \ registres a décalage proposés précédemment, cette approche représente une 30 simplification appréciable des circuits nécessaires pour explorer les réseaux. Cependant !'utilisation de la chaîne de transfert de cette manière n'est pas une solution entil-.reasnt satisfaisante car il doit être possible, comme dans l'art: antérieur, d'avoir accès aux éléments du réseau à l'aide de conducteurs placés à la périphérie de ce réseau, et reliés à la sortie 35 des générateurs d'exploration. Ceci peut être souhaitable si l'exploration interne des éléments des réseaux de détecteurs est effectuée en incorporant un circuit d'exploration à chaîne de transfert dans chaque rangée d'un détecteur. 71 38487 2 2111846 L'invention peut Être mise en pratique dans un appareil de détection comportant plusieurs transistors sur un substrat commun, chaque transistor comportant une première et une seconde région définissant les extrémités d'un trajet de conduction et une électrode de commande. Les trajets de conduction des transistors sont reliés en série pour former un trajet de transmission de signaux se terminant à une extrémité à une borne de sortie. Un dispositif d'enregistrement est branché entre l'électrode de commande et la seconde région de chaque transistor. Un premier moyen est relié à l'électrode de commande de chaque autre transistor, et un second moyen est relié à l'électrode de commande des transistors restants pour valider alternativement chaque autre transistor, puis les transistors restants. Selon un mode préféré de réalisation de l'invention, l'appareil comporte en outre plusieurs éléments transducteurs sensibles à des excitations appliquées extérieurement, partageant le substrat, chaque élément étant relié à un dispositif d'enregistrement de charges différent pour se décharger en réponse à ces excitations. D'autres caractéristiques et avantages de l'invention ressor-tiront de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif, en référence au dessin annexé dans lequel : - la figure 1 est un schéma d'un réseau de détecteurs d'images conforme à l'invention; - la figure 2 est le plan d'une version du circuit intégré monolithe du circuit de la figure 1; - la figure 3 est une vue en coupe d'une partie du circuit de la figure 2 prise le long de la ligne 3-3; - les figures 4A et 4B sont des schémas représentant, des formes d'onde classiques du circuit de la figure 1; - la figure 5 est un schéma d'un autre détecteur d'images conforme à l'invention; - la figure 6 est le schéma de montage de la version du circuit intégré du circuit de la figure 5; - la figure 7 est un schéma représentant des formes d'onde classiques du circuit de la figure 5; - la figure 8 est un schéma d'un détecteur d'images photoconducteur conforme à l'invention; - la figure 9 est un schéma de montage du circuit de la figure 8; et 71 38487 3 2111846 - la figure 10 est une vue en coupe de parties du circuit de la figure 9. Pour faciliter la présentation, des transistors à effet de champ à gâchette isolée du type N à renforcement, et plus particu-5 lièrement des transistors ayant une gâchette métallique recouvrant le canal oxyde, et connus sous le nom de transistors "MOS" sont utilisés pour illustrer l'invention. Cependant, il est lien entendu que d'autres types de transistors - par exemple des transistors bipolaires du type transistor à effet de champ à gâchette isolée à appauvrissement, ou des dispositifs à effet 10 de champ à jonction - peuvent être utilisés pour la mise en pratique de l'invention. La description suivante concernant les transistors à effet de champ à gâchette isolée représentés sur les diverses figures permettra de mieux suivre la description détaillée des circuits. 1. Les dispositifs utilisés comportent une première et 15 une seconde électrode dénommées dans ce qui suit source et drain, et définissant les extrémités d'un trajet de conduction, ainsi qu'une électrode de commande (gâchette) dont le potentiel qui lui est appliqué détermine la conductivité du trajet de conduction. Pour un transistor à effet de champ à gâchette isolée de type P(, l'électrode de source est définie comme 20 l'électrode, parmi la première et la seconde, dont le potentiel qui lui est appliqué est le plus élevé. Pour un transistor à effet de champ à gâchette isolée de type N, l'électrode de source est définie comme l'électrode parmi la première et la seconde dont le potentiel qui lui est appliqué est le plus faible. 25 2. Les dispositifs utilisés sont bidirectionnels car lorsqu'un signal de validation est appliqué à l'électrode de commande, le courant peut circuler dans l'un ou lautre sens du trajet de conduction défini par la première et la seconde électrode. 3. Pour que la conduction se produise, le potentiel 30 gâchette — sourc e (V ) doit être appliqué dans un sens tel qu'il GS polarise dans le sens direct la gâchette par rapport à la source, et doit avoir une amplitude supérieure à une valeur donnée définie comme la tension de seuil (V^). Ainsi, lorsque le potentiel Vgg appliqué permet de polariser le transistor dans le sens direct, mais est inférieur en 35 amplitude à le transistor reste hors circuit, et aucun courant ne circule dans le canal de conduction. J_ Il faut noter que ceci s'applique également aux dispositifs bipolaires dans lesqifiLs la conduction ne peut se produire que lorsque la base est polarisée dans le sens direct par rapport à l'émetteur par un signal supérieur à la tension décalée à la jonction base—émetteur 40 (Vbe)_7 71 38487 2111846 4 4. Lorsqu'elle est utilisée à charge de source (ou d'émetteur), la tension (V ) à l'électrode de source "suit" le signal (V ) S G appliqué à la gâchette, mais est décaLée par rapport à la tension de gâchette, d'une valeur égale à la tension de seuil du dispositif, £ ~ • 5 Pour faciliter l'explication suivante, plus particulièrement la partie de l'explication concernant le fonctionnement du circuit, sera supposé égal à zéro. Bien que ceci ne soit pas nécessairement vrai, une telle supposition ne modifie pas le fonctionnement, car V est une constante, et permet un décalage de courant continu, qui affecte uniquement 10 la polarisation en courant continu de la chaîne de registres. Le système de la figure 1 comporte : 1) un détecteur d'images 100; 2) le moyen permettant d'explorer périodiqueneit le détecteur, comportant le générateur 102 d'exploration en V puisé par le générateur 104 de synchronisation en V et rythmé par les générateurs A et B (106, 108) d'hor.-15 loge en V ainsi que le distributeur 110 d'horloge en H branché entre le générateur 112 et le détecteur 100; et 3) des circuits de sortie pour extraire les générateurs de signaux vidéo par le détecteur. Les réseaux de détecteurs conformes à l'invention peuvent comporter N rangées, chaque rangée du réseau ayant M étages, M et N étant 20 des nombres entiers supérieurs à zéro et qui ne sont pas nécessairement égaux. Pour simplifier l'illustration, le détecteur 100 rangée est relié au potentiel de la masse, et l'autre des deux conducteurs 25 (Hp H^, H^) de chaque rangée est relié à travers un interrupteur à transistor (T_,j au générateur 112. Les interrupteurs à transis- Kl i\£ KJ tor (T^p tr2' TR3^ sont ^es transistors à gâchette de transmission bi-directionels, dont une extrémité de leurs trajets de conduction est reliée au générateur 112, l'autre extrémité de ces trajets étant reliée à un 30 conducteur de rangée différent (H^, H^, H^), leurs gâchettes étant reliées à une sortie différente (V^, V^) du générateur 102. Chaque rangée du détecteur 100 comporte une ligne de transistors dont les trajets de conduction sont reliés en série. Par exemple, la rangée 1 comporte les transistors T.... . . .T, ,. Le drain d'un transistor il lo 35 est relié à, ou fait partie intégrante de la source du transistor adjacent. Chacune des régions source-drain forme une région commune ou point de jonction (par exemple P^3 ^12"''^16^' r^^®renc^e Par un indice numérique à deux chiffres, Le premier chiffre se rapporte à la rangée et le second 71 38487 5 2111846 chiffre à l'ordre de l'élément le long de la rangée. La gâchette de chaque autre transistor (les transistors à numéros pairs de la figure 1) retourne à un conducteur puisé (H^, H^, H^) et les gâchettes des autres transistors (les transistors à numéros impairs de la figure 1), sont reliées c au conducteur à la masse (H1„, H„ , H ). J JLCr ZG jG Un condensateur qui peut être un composant réparti et/ou discret est branché entre la gâchette et le drain de chaque transistor. Ce condensateur effectue un rôle important dans le fonctionnement de la "chaîne de transfert " car il enregistre la charge pendant une phase du ^0 signal d'horloge, et transfère cette charge pendant l'autre moitié du signal d'horloge. Dans le circuit conforme à l'invention, ce condensateur joue un autre rôle consistant à développer un déficit de charges, proportionnel à un photosignal. C'est le signal (déficit de charges) développé aux bornes des condensateurs qui est lu lorsque le réseau est exploré. -Lg A chacune des régions source-drain du détecteur se trouve une photodiode (D^... Les diodes fonctionnent en condition de polarisation inverse lorsque leurs anodes retournent à un potentiel (non représenté) plus négatif que le potentiel le plus négatif appliqué à leurs cathodes. Dans la condition de polarisation inverse, les photodiodes se comportent comme des générateurs de courant permettant le passage d'un courant dans le sens inverse (cathode vers anode) proportionnel à l'intensité de la lumière incidente. Le générateur 102 comporte une ligne de transistors Q^...Q^ dont les trajets de conduction sont reliés en série. La ligne de transistors ressemble à une rangée du détecteur d'image^ sauf qu'il n'existe pas d'élément photosensible relié aux noeuds du générateur d'exploration 102. Ce générateur 102 comporte un transistor par étage et le drain de chaque transistor, sauf le dernier, forme un point de sortie (V^, V^j V^) relié à la gâchette d'un transistor différent à gâchette de transmission 30 (Tri, Tj^25 tr3)• ^a gâchette de chaque transistor est reliée à son drain à travers un condensateur (C^, CC^). L'extrémité d'entrée 103 du trajet .série» 'du générateur 102 est reliée à un générateur de synchronisation vertical 104 qui délivre une impulsion amorçant le cycle de lecture. Le dernier point de sortie 35 (Vg) c^a^ne est relié à travers le trajet de conduction du tran sistor à l'hcdoge en V A, 106. La gâchette de chaque autre transistor (c'est-à-dire Q^, Q^) est reliée à llin des deux générateurs d'horloge, (c'est-à-dire horloge en V B, 108) et les gâchettes des transistors restants 20 25 71 38487 6 2111846 de la chaîne (c'est-à-dire C^, Q^) sont reliées à un second générateur d'horloge (c'est-à-dire horloge en V A, 106). Deux circuits de sortie pour extraire les signaux du détecteur d'images sont représentés sur la figure 1. Dans un circuit, l'échan-5 • tillonnage du courant est obtenu en reliant les drains du premier transistor ou transistor le plus à droite (T-qj T21j T31^ c'iacîue rangée en commun à une borne de sortie 40 qui retourne au potentiel de la masse à travers la résistance R^. Comme il sera décrit plus loin, un courant circule dans pendant le cycle négatif de l'horloge H qui restaure les déficits de 10 charge suivants pénétrant dans le premier étage de chaque rangée. En détectant le courant nécessaire pour restaurer le déficit de charge, un signal de sortie de courant vidéo est obtenu à la borne de sortie 40. Il faut noter que chaque rangée étant échantillonnée en série, les rangées du réseau peuvent être reliées ensemble pour obtenir une sortie multiplexée. 15 Dans le second circuit de sortie, les gâchettes des tran sistors d'échantillonnage de tension (T ., T „, T ) sont reliées respec- b i. bZ b ô tivement à la source du premier transistor de chaque rangée pour mesurer la tension de signal dans l'échantillon des charges qui se déplacent et convertir la modulation de tension en un courant circulant dans la résis-20 tance R£, pour produire une sortie à la borne 42. Les sources des transistors d'échantillonnage de tension sont reliées en commun à une source de polarisation de tension 44 d'amplitude V , et leurs drains sont reliés en commun à la borne de sortie 42, reliée à travers la résistance R^ à une source de tension de fonctionnement 46 d'amplitude V . cc 25 Le circuit de la figure 1 peut être construit comme repré senté sur les figures 2 et 3. La figure 2 est le schéma de montage d'une version du circuit intégré monolithe du circuit de la figure 1. Sur la figure 2, les configurations des régions de source et de drain diffusées dans le silicium sont représentés par des lignes en poin-30 ùllé.ï>a configuration des gâchettes métallisées et des baguettes de connexion (toute la métallisation) est indiquée par les traits pleins. Sur la figure 2, il peut être noté que la source d'un transistor et le drain d'un transistor adjacent sont formés par, et constituent une partie de la même région diffusée. Ainsi, par exemple, la région référencée 11 est le drain du 35 transistor T^, la région référencée 12 est à la fois la source du transistor et le drain du transistor et la région référencée 13 est à la fois la source du transistor et le drain du transistor T-jj. Les gâchettes et leur conducteur de rangée associé sont formés à partir d'une seule baguette métallique dans le sens cfe la longueur de la rangée. 71 38487 7 2111846 Dans le schéma de la figure 2, la formation des condensateurs de couplage gâchette-drain (C_„) présente également un certain iXi intérêt. Une première considération concernant la configuration d'un circuit du type à chaîne de transfert est que C doit avoir une valeur supérieure DCJ 5 à la capacité entre la gâchette et la source (C ). Ceci est obtenu comme GS représenté pour le détecteur 100 lorsque chaque région diffusée (représentée en ligne pointillée) comporte une partie rectangulaire épaisse et une partie rectangulaire mince. La partie épaisse agit normalement comme le drain du transistor et constitue une région importante chevauchée par la 10 baguette métallique (gâchette), et la partie rectangulaire mince agit normalement comme la source et constitue une région beaucoup plus petite. Cette asymétrie est nécessaire car le déficit de charge (qui représente le signal) est toujours transféré vers la capacité la plus grande. En même temps, le couplage capacitif direct entdl» la source et le drain doit être 15 minimal. La capacité la plus grande entre la gâchette et le drain est obtenue aisément lorsque le métal de la gâchette chevauche la région de drain diffusée. Ceci apparaît plus évident après un examen des régions référencées C^ , C^, C^ sur la figure 2, qui représentent le C du générateur 102. 20 Sur la figure 2 l'isolant oxyde n'est pas représenté, mais est supposé recouvrir toute la surface en silicium, sauf là où des fenêtres on été décapées pour le contact (représenté par des points noirs sur la figure 2) avec les régions diffusées. L'isolant oxyde est plus fin dans les canaux du transistor et sur les régions de drain (pour accroître C_n), DCj 25 mais plus épais dans les régions où les baguettes métalliques croisent les sources, et au-dessus des parties du semi-conducteur où aucune action du transistor n'est souhaitée. Il faut noter que dans le schéma de montage de la figure 2, une seule couche de métallisation est nécessaire pour compléter tout le réseau détecteur comportant le générateur d'exploration 30 verticale 102, les interrupteurs du distributeur d'horloge H, et les transistors à sortie vidéo (Tgp Tg2> TS3^' La formation des photodiodes est représentée sur la figure 3, qui est une vue en coupe le long tfe 3-3 du schéma de montage de la figure 2. Les diodes peuvent constituer une partie des régions de source et de drain 35 diffusées, noyée dans le substrat. Pour les transistors MOS à canal N, les régions diffusées (T23Ds T23S' T25D' T25S-"^ Pavent être en matériau à type de conductivité N, et le substrat 11 peut être en matériau à type de conductivité T. Chacune des régions de type N forme ainsi une jonctinn PN 71 38487 8 2111846 avec le substrat dans lequel elle est noyée, et forme en effet une diode. Chaque région diffusée forme ainsi une source (T , ou drain ^23D' ^"25D^ Pour un transistor MOS de type latéral et forme une diode par rapport au substrat.-5 Le détecteur peut être fabriqué comme représenté sur la figure 3, de façon à être éclairé par les photosignaux frappant la surface supérieure du réseau, ou la surface inférieure de ce réseau. Pour que le réseau photosensible soit utile, une attention particulière doit être portée à la construction, pour s'assurer que la lumière frappe aisément les diodes. 10 Les réseaux qui doivent fonctionner de façon que la lumière frappe la surface supérieure (métallisée) peuvent avoir un substrat relativement épais (0,244 mm environ ou davantage) et les baguettes de métal peuvent alors être plus étroites ou semitransparentes pour permettre le passage facile de la lumière. Ceux des réseaux dont la surface inférieure (substrat) est 15 sensible à la lumière ou à l'image doivent avoir un substrat mince, (une épaisseur d'approximativement 0,0122 mm) par rapport à la gamme de diffusion des photoporteurs. Comme il sera décrit plus loin, les capacités gâchette-drain des transistors de rangées qui sont normalement rechargées à la fin 20 d'un exploration de ligne, sont déchargées à l'aide des photodiodes en fonction de la lumière incidente. La décharge des condensateurs crée un déficit de charges dans les capacités gâchette-drain et c'est ce déficit de charges qui est transporté séquentiellement le long de chaque rangée lorsque la rangée est échantillonnée. 25 Fonctionnement du détecteur de la figure 1 : Le fonctionnement du système de la figure 1 sera décrit maintenant à l'aide des figures 4A et 4B et, puisque le fonctionnement d'une rangée du détecteur 100 est identique au fonctionnement des autres rangées, seul le fonctionnement de la première rangée sera décrit en détail. 30 II sera supposé qu'initialement, tous les condensateurs de la première rangée du détecteur 100 sont rechargés à un potentiel donné. La rangée n'est pas échantillonnée pour une période de temps appelée le temps d'intégration (t^) durant lequel les photodiodes fonctionnent en générateurs de courant et conduisent un courant proportionnel à l'intensité 35 de la lumière incidente, déchargeant ainsi partiellement les condensateurs. La période d'intégration est suivie de la période de lecture (t^) durant laquelle les rangées sont échantillonnées, l'information enregistrée dans les éléments d'une rangée étant lue en série, et les condensateurs (dispositifs d'enregistrement de charges)étant rechargés simultanément. 71 38487 9 2111846 Un cycle de lecture et de recharge est amorcé par l'application d'une impulsion de synchronisation V di type représenté sur la forme d'onde B de la figure 4A à la borne 103 du générateur 102 qui produit alors une impulsion positive à (forme d'onde C de la figure 4A) qui valide le 5 transistor Lorsque le transistor est "fermé" les impulsions bi polaires engendrées par le générateur 112 sont appliquées à la ligne H^. Les impulsions d'horloge H (forme d'onde F de la figure 4A) sont bipolaires, prennent une valeur positive égale à 6 V, puis une valeur négative égale à 6 V par rapport à un point de référence de potentiel,(masse). 10 Pour une meilleure compréhension de la propagation du signal le long du trajet de transmission du signal d'une rangée, la figure 4B illustre les formes d'onde engendrées en divers points de jonction en réponse aux signaux d'horloge d'échantillonnage appliqués à une rangée. La figure 4B représente une exploration de ligne (rangée) qui, pour le 15 circuit de la figure 1 (qui représente 6 transistors par rangée, ce qui fait, comme décrit plus loin, 3 étages) nécessite trois cycles complets de 1'haioge H (de l'instant t^ à l'instant t^). Il est supposé qu'à l'instant t^, le potentiel aux divers points de jonction de la première rangée> qui au début de la période d'in-20 tégration était pour tous de + 6 V, a, juste avant l'instant t1 ,les valeurs suivantes : P j est à + 5 V; est à + 2 V; P13 et P^ sont à + 6 V (correspondant aux diodes D13 et dans % 'obscurité durant £i,at en supposant qu'il n'y a pas de perte); Pj5 gt Plg sont à + 3 V. Il est également supposé que toutes les capacités gâchette-drain d'une rangée sont pratiquement 25 égales, ce qui est raisonnable en vue de la similitude ofe leur structure et de leurs procédés de fabrication. Passage de l'horloge H de 0 V à +6 V à t^ : Etant donné les conditions initiales ci-dessus et les suppositions qui ont été faites, il faut noter que, comme représenté sur la 30 figure 4B, le premier cycle de l'horloge H applicpée à la ligne à t^ est une impulsion positive d'amplitude égale à6V(OVà+6V). Ceci applique une tension positive (+ 6 V) aux gâchettes des transistors pairs fT1 T "r ) tandis que les transistors impairs j^gstent hors circuit 12' 14' 16 Simultanément, chaque point de jonctinn d'ordre impair (P-q, P135 F15^ 35 dont les condensateurs associés *^3' C15^ sont reliés à la ligne d'horloge voit son potentiel augmenter de + 6 V, car la tension aux bornes d'un condensateur ne peut pas varier instantanément. Le potentiel à P^^ passe donc de 4- 5 V à +11 V, le potentiel à P^ passe de + 6V à +12 V et le potentiel à P^ passe de +3 V à +9 V. 71 38487 10 2111846 Horloge H à +6 V de t^ à t^ : Après la transition de l'horloge H, durant la période de temps comprise entre t^ et t^, il se passe les choses suivantes : 1) Le transistor dont la gâchette est à +6 V, le drain 5 a V et ^a source V conduit en mode à charge de source, jusqu'à ce que le potentiel à sa source (P-^) soit égal au potentiel de +6 V à sa gâchette (V^ est supposé égal à zéro). Le potentiel à P (figure 4B) passe exponentiellement de +2 V à +6V. A ce point, le transistor T^2 devient effectivement hors circuit, empêchant dnsi tout autre 10 conduction. L'augmentation de potentiel aux bornes du condensateur C^ pouvant provenir uniquement du condensateur (et puisque est peu différent de l'accroissement de 4 V dans la tension aix bornes du condensateur C^2 (passant de 2 V à 6 V) doit conduire à une diminution de 4 V de la tension aux bornes du condensateur C^. P^ (figure 4B) passe donc 15 exponentiellement de 11 V à 7 V. Le potentiel à P^ est appliqué à la gâchette du transistor Tg^ qui produit une signal de sortie correspondant à la borne de sortie 42. 2) Le transistor a 6 V sur sa gâchette, 12 V sur son drain (P, „) et 6 V sur sa source (P,,). Le V _ du transistor T.. étant 13 14 GS 14 20 égal à zéro, ce transistor ne oonduit pas et P^^ reste à +12 V et P^ à +6 V. 3) Le transistor T^g, avec +6 V sur sa gâchette, +3 V sur sa source et +9 V sur son drain conduit jusqu'à ce que le potentiel à sa source (P^g) soit égal à son potentiel de gâchette, c'est- 25 à-dire 6V. A ce point, le transistor T^g devient effectivement hors circuit car V = 0. Comme pour l'étage N° 3, l'accroissement de potentiel Go aux bornes de C., est obtenu au prix d'une diminution égale du potentiel 16 aux bornes du condensateur C^,- (les deux condensateurs étant supposés de capacités égales) et par conséquent, la tension à P^,_ chute à +6 V. 30 A l'instant t^, les potentiels aux points de jonction cfe la rangée sont les suivants : P^ est à +7 V; P^ est à +6 V; P^ est à +12 V: P.. . est à +6V; P, _ est à +9 V; et P,, est à +6V. 14 15 Ib Durant l'intervalle de temps t^ - t^j tous les condensateurs d'ordre pair ont été rechargés à +6 V, et leur déficit de charges 35 a été ajouté à celui du condensateur d'ordre pair adjacent. L'avantage de cette addition est que le signal qui en découle a une amplitude supérieure, égale à la somme des deux signaux séparés, et est donc plus facile à lire. 71 38487 11 2111846 Par exemple, le photosignal à P est de 5 V3 c'esfe-à-dire de la somme de IV de déficit et de 4 V de déficit initial (avant t^) aux bornes de et respectivement. Le signal de 5 V à P est obtenu en soustrayant le niveau de 7 V actuel du niveau de 12 V qui correspond à la condition 5 de signal nul (sans décharge)/ De façon similaire, le signal à P^,_ est de 6 V, c'est-à-dire 6 V de moins que la valeur du signal nul de 12 V, et ces 6 V sont égaux à la somme des 3 V de déficit initial aux bornes de chacun des condensateurs C^ et C^g. Il faut noter également que P^3 est à ->-12 V, ce qui indique qu'il n'y a aucun signal initial (déficit de 10 charge nul) aux bornes de ou de C^. Cependant, les signaux enregistrés dans une paire de condensateurs (d'ordre pair ou impair) étant mélangés, il faut une paire d'éléments (2 transistors, 2 condensateurs et 2 éléments photosensibles) pour former un seul étage d'information. Cependant, non seulement un élément 15 photosensible par étage devrait être suffisant, mais encore cet élément devrait être connecté à l'une ou l'autre des deux jonctions d'un étage. Passais ae 1 'horloge H de +6 V à -6 V à t„ : — ■ ■ ■ . 2 A l'instant t^ l'impulsion d'horloge horizontale passe de +-6 V à -6V. Ceci applique 6 V négatifs aux gâchettes des transistors 20 d'ordre pair ^14' ^16^ et ^es met ^ors circuit* Le passage de +6V à ~6V entraîne le couplage d'une impulsion négative de 12 V d'amplitude à l'aide des condensateurs C^, C^ et aux points de jonction d'ordre impair ^13 et ^15' ce tent^ ® mettre en circuit les transistors d'ordre Impair dont les gâchettes sont reliées à la masse. Comme représenté 25 sur la ligure 4B, le potentiel au point de jonction P^ passe de +7 V" à -5 V, le potentiel à P^ passe de -'-12 V à 0 V et le potentiel à P^,. passe de J-6 V à -6 V. Horloge H à -6 V de t^, à t,, : Après la transition de l'horloge H, il se passe les choses 30 suivantes durant la période de temps t2"t3 : 1) Le transistor T ^ conduit car sa gâchette est à la masse son drain est relié à travers au potentiel de la masse et sa source est à -5 V. If. transistor T ^ conduit le courant à travers R^ dans un sens tel que le potentiel du point de jonction P^. retourne à la masse. En 35 supposant,comme il a été mentionné ci-dessus,que le V^, du transistor est à 0 V, P^ est éventuellement porté au potentiel nul. 71 38487 12 2111846 Le courant circulant dans recharge le déficit développé aux bornes de et C^ pendant la période d'intégration précédente, et la détection du courant passant dans R^ délivre une sortie échantillonnée de courant à la borne 40, proportionnelle au déficit de charge. Le signal 5 de courant aux bornes de R^ est déplacé également dans le temps dlin demi- cycle par rapport à la tension de sortie détectée à P ^ par le transistor Tg^ 2) Le transistor T a 0 V sur sa source (P^-j- et sa gâchette, et ne conduit pas. 2) Le transistor T. a -6 V sur sa source (P._), +6 V 15 15 10 sur son drain (P-^) et 0 V sur sa gâchette. Par conséquent, le transistor ^15 conduit et transfère les charges de à jusqu'à ce que le potentiel à P soit égal à 0 V. Ce transfert de charges fait décroître le potentiel à P de 6 V (il passe de +6 V à 0 V), ce qui était le déficit 14 aux bornes de C^. A la fin du demi-cycle négatif de la première impulsion, 15 les divers potentiels des points de jonction sont les suivants : P11 ' 0 V; P12 = +6 V; P13 " 0 V; P14 = ° V; P15 " 0 V; et P16 = 6 V- Ainsi, juste avant t^, le signal développé dans l'étage 1 a été lu, le signal total développé dans l'étage 2 a été transféré au condensateur d'ordre pair (C-^) de l'étage 1, et le signal total développé 20 dans l'étage 3 a été transféré au condensateur (C-^) d'ordre pair de l'étage 2, tandis que le condensateur d'ordre pair (C^^) de l'étage 3 reste rechargé à +6 V. ! Passage de -6 V à +6 V à t^ : A l'instant t^, l'impulsion d'horloge passe de -6 V à +6 V. 25 Ceci tend à mettre en circuit les transistors d'ordre pair (T , T , T ) 1 i. 14 16 en appliquant+6 V à leurs gâchettes, et couple une impulsion positive d'une amplitude de 12 V aux points de jonction P-q5 P-^j et ^5" ^es potentiels instantanés aux points de jonction sont : P^ = +12 V; P^ = +6 V; P^ = +12 P17 = 0 V; P, =+12Vet P, = +6 V. 14 15 16 30 Horloge H à +6 V de t^ à t^: Après la transition positive du second cycle de l'horloge, il se produit les choses suivantes : 1) La source (P ) et la gâchette du transistor T étant %2 12 à + 6 V, ce transistor ne conduit pas, et P^ et restent à +12V et 35 + 6 V respectivement. Les niveaux de tension à P ^ et P^ sont les signaux présents aux points'de jonction P^ et Pj^_ un cycle d'horloge plus tôt. Le signal à qui est l'information initialement (à t^) contenue dans l'étage 2, est appliqué à la gâchette du transistor Tg^ et lu à la sortie 71 38487 2111846 13 échantillonnée de tension 42. Le niveau de +12 V à P correspond à la condition de signal d'un élément capacitif non déchargé (pas de déficit de charge = pas de signal). 2 ) Le transistor a +6 V sur sa gâchette et 0 V sur 5 sa source, et par conséquent, conduit jusqu'à ce que le potentiel à sa source soit ds 6 V. Le potentiel correspondant à P^ passe de +12 V à +6 V. Les niveaux de tension à P sont les signaux qui étaient présents aux points de jonction P et P^g respectivement, un cycle d'horloge plus tôt» 10 3) Le transistor T^g a +6 V sur sa source et sur sa gâchette et ne conduit pas, P^,. restant alors à +12 V. Le point de jonction P^ ainsi que le point de jonction P^g restent alors à +6 V (rechargés) jusqu'à la fin du cycle de lecture. A l'instant t^, l'horloge H passe de +6 V à -6 V, et le 15 circuit est sensible de la même manière qu'à 1 instant t^. Comme représenté sur la figure 4B, P^ et P^,. passent à 0 V, est ^ Passe a P.. et P,, restent à +6 V. Dans l'intervalle de temps compris entre et tr , 14 16 ^ J le circuit se comporte d'une manière similaire à celle décrite pour la période de temps comprise entre t^ et t^. P^ et P restent à 0 V, 20 et P^g restent à +6 V, Pj3 passe exponentiellement de -6 V à 0 V, et P^ passe exponentiellement de +6 V à 0 V. A l'instant t^, l'horloge H passe de -6 V à +6 V et le circuit est sensible de la même façon qu'à l'instant t^. Comme représenté sur la figure 4B : P-qj P^g et P-^ passent à +12 V; reste à 0 V et 25 P,, et P,, restent à +6 V. 14 16 Dans l'intervalle de temps compris entre t^ et tg, P passe exponentiellement de 0 V à +6 V, et P^ décroît de façon correspondante en passant de +12 V à +6 V. Le signal présent initialement dans l'étage 3 est alors prêt à être lu à partir de P^.. Les points de jonction restants 30 restent non affectés. A l'instant t., l'horloge H passe de +6Và -6 V, faisant o passer P^ à -6 V et P.^ et P15 à 0 V, tandis que P^, P^ et P^g (tous les psints de jonction d'ordre'-pÎÉir et- leurs condensateurs associés) sont maintenus à +6 V. 35 Durant l'intervalle de temps compris entre t et t , le o 7 point de jonction P ^ passe exponentiellement de -6 V à 0 Vs le courant de recharge étant entraîné par la résistance comme expliqué ci-dessus. 71 38487 14 2111846 A la fin de cet intervalle de temps, les points de jonction d'ordre pair (P^^j sont à +6 V comme décrit ci-dessus et les points de jonction d'ordre impair sont à 0 V. A l'instant t^, l'horloge H passe de -6 V au potentiel de 5 la masse. Ceci applique 0 V aux électrodes de gâchettes de tous les transistors d'ordre pair^ la tension de gâchette étant insuffisante pour mettre ces transistors en circuit. Cependant, une impulsion positive de 6 V est couplée à travers les condensateurs "d'ordre impair aux points de jonction d'ordre impair^ établissant le potentiel de ces derniers à +6 V. Par 10 conséquent, à l'instant t^, qui correspondant à la fin de l'exploration de ligne (rangée) tous les points de jonction de la rangée et leurs condensateurs associés ont été rechargés à +6 V. En résumé, lors du premier demi-cycle positif d'une impulsion d'horloge, l'information contenue dans les deux condensateurs de chaque 15 étage est combinée pour former un seul signal dont le potentiel est égal à la somme des signaux de photodiodes individuels. Ces signaux sont alors propagés en série d'étage à étage et peuvent être lus soit comme une sortie échantillonnée de tension, soit un demi-cycle d'horloge plus tard, comme une sortie échantillonnée de courant à la borne 40. 20 II faut noter que pour un fonctionnement convenable, avec un éclairement continu, le temps d'échantillonnage ©u de lecture doit être court par rapport au temps d'intégration. Cette condition est réalisée facilement avec les vitesses de balayage normales en télévision où le temps d'intégration pour chaque ligne est le temps d'image complète, ce 25 temps étant plus de cinq fois supérieur au temps d'exploration d'une seule ligne. Cette condition a pour but d'empêcher la modification du signal lorsqu'il se propage le long de la chaîne. Alternativement, si l'éclairage incident est coupé pendant la période de balayage, la condition ci-dessus concernant la vitesse de balayage n'existe plus. 30 Quelque temps après l'échantillonnage de la rangée 1, une impulsions positive est produite à la borne V„, validant le transistor T JL RZ pour coupler le conducteur au générateur d'horloge H 112. Entre temps, l'impulsion à devient négative, inhibant le transistor . Après l'échantillonnage de la seconde rangée du détecteur, le processus se répète 35 (forme d'onde E de la figure 4A) avec le transistor à gâchette de transmission qui couple le conducteur suivant validé. Ce procédé se poursuit jusqu'à ce que toutes les rangées du détecteur d'image 100 soient lues. 71 38487 15 2111846 Un certain nombre de générateurs de balayage de l'art antérieur (registres à décalage) peut être utilisé pour appliquer séquentiellement des impulsions aux gâchettes des transistors à gâchette de transmission (T^... T^). Cependant, un générateur 102 tel que celui repré-5 senté sur la figure 1 et construit comme représenté sur la figure 2 est utilisé de préférence, car il est compatible en terme de simplicité de configuration et de technologie avec le détecteur 100. Par un choix approprié des niveaux de tension de l'impulsion de synchronisation V représentée sur la forme d'onde B de la figure 4A, ainsi que par un choix approprié des 10 niveaux de tension de l'horloga V, un générateur de balayage ne nécessitant qu'un transistor par étage peut être construit. Les sorties d'horloge V,A et B, sont complémentaires, chaque horloge produisant des impulsions d'une amplitude de 20 V qui varient de + 10 V autour d'un niveau négatif de 20V. Le niveau de la sortie de synchro-15 nisation V est normalement situé aux alentours de -30 V jusqu'à l'instant T^, où une impulsion de démarrage est engendrée et la sortie passe alors de -30 V à -10 V. Avant l'instant T^, tandis que la sortie de synchronisation V est maintenue à -30 V, chacune des bornes de sortie (V^, V^, V^) 20 reste à une valeur permanente d'approximativement -10 V (sauf pour des variations périodiques d'une amplitude de 20 V dans le sens positif et négatif). Les potentiels aux bornes V^, V2 et V^ à l'instant (le demi-cycle avant T^) seront considérés maintenant. L'horloge V (B) 25 passe à sa valeur la plus négative (-30 V) tandis que l'horloge V (A) passe à sa valeur la plus positive (-10 V). Le potentiel à V^ et V^ est momentanément porté à -30 7 à l'aide d'un couplage capacitif de C^ et C^, respectivement, et V^ ast momentaniTsent porté à +10 V à l'aide du couplage capacitif de C^. Le transistor avec -30 V à sa source (V^), +10 V à 30 son drain (V2) et -10 V à sa gâchette (horloge A) conduit en mode à charge de source, ramenant le potentiel à V^ à approximativement -10 V, et réduisant simultanément (par transfert de déficit de charges vers C^) le potentiel à V^ à approximativement -10 V. Simultanément, le transistor fonctionnant également en mode à charge de source retourne V^ au niveau 35 de -10 V. A l'instant T^, l'horloge V (A) passe à sa valeur la plus négative (-30 V), l'horloge V (B) passe à sa valeur la plus positive (-10 V) et la sortie de synchronication V passe à -10 V. V^ est porté à +10 V par 71 38487 2111846 16 couplage capacitif à travers et reste à cette valeur jusqu'à T^, car le transistor a -10 V sur sa gâchette et sur sa source, et par conséquent ne conduit pas, le transistor avec -30V sur sa gâchette étant également non conducteur. A l'instant T2, l'horloge V (A) passe positivement à -10 V 5 et l'horloge V (B) passe négativement à -30 V. Le potentiel à V^ est porté négativement par couplage capacitif à travers de +10 à -10 V. Le potentiel à est porté positivement de -10 à +10 V par couplage capacitif à travers C2 vers l'horloge V (A) et reste à ce potentiel jusqu'à T^. Le transistor Q2 ne conduit pas et aucune charge n'est transférée de à V^ pendant cette 10 période (T2~T3^ car est la source du transistor Q2) est déjà au potentiel (-10 V) de la gâchette du transistor Q2 qui est au potentiel (-10 V) de l'horloge V (A). A l'instant T^, l'horloge V (A) passe à -30 V et l'hadoge V (B) passe à -10 V. Le potentiel à V^ passe à +10 V (par le couplage capa-15 citif de C^) mais la synchronisation V étant alors à -30 V, V^ est porté à -10 V étant donné la résistance choisie pour introduire la charge nécessaire dans le condensateur faisant retourner V^ à -10 V. Le potentiel à V2 est porté de +10 V à -10 V par couplage capacitif à travers C2 vers l'horloge V (A). Le potentiel à V^ passe à +10 V par couplage capacitif de 20 et reste à cette valeur jusqu'à car le transistor ne conduit pas ayant -10 V sur sa gâchette et -10 V sur sa source (V2).. Ainsi, une impulsions positive est transférée dans le registre d'un transistor au suivant durant chaque demi-cycle de l'horloge. La charge est transférée sur chaque cycle dans chaque transistor, sauf 25 lorsqu'il se produit une impulsion positive. Par un choix approprié des tensions d'horloge et de la polarité et de l'amplitude de l'impulsions d'entrée de synchronisation, un générateur de balayage à sorties parallèles à été obtenu qui nécessite uniquement un transistor et un condensateur par étage. Cependant, le fonctionnement d'une chaîne de transfert de cette manière 30 nécessite un excellent enregistrement de charge à chaque élément, et une valeur élevée du rendement de transfert d'un étage au suivant pour que l'impulsion ne soit pas affectée en ce qui concerne son amplitude ou sa largeur après de nombreux étages. Il faut noter à ce point que les générateurs de balayage 35 à registre à décalage à chaîne de transfert et les détecteurs balayés intérieurement décrits dans cette application, doivent de préférence satisfaire à certaines conditions afin de fonctionner de la manière décrite. Trois critères importants sont les suivants : 71 38487 17 2111846 1) Possibilité d'enregistrement de charges - pour une sensibilité supérieure la constante de temps (RC) pour les pertes cfe charge des condensateurs élémentaires doit être longue par rapport à la période de balayage. Dans les dispositifs MOS, les pertes des régions diffusées à polarisation inverse par rapport au substrat déterminent cette constante de temps. A moins d'obtenir une faible perte par un traitement convenable du silicium, l'intégration complète de la lumière est impossible et les signaux ne peuvent pas être transférés dans plusieurs étages sans qu'il se produise des pertes. 2) Grande efficacité de transfert - Pour les applications concernant la télévision, approximativement cinq cents étages ou mille transferts sont nécessaires pour chaque rangée horizontale. Pour éviter une détérioration excessive des signaux, transférés dans toute la largeur du détecteur, l'efficacité du transfert des charges d'un élément au suivant doit être supérieure à 99,9%. Ceci nécessite que les caractéristiques de fonctionnement des transistors soient excellentes : c'est-à-dire qu'ils aient de préférence un rapport élevé de conductance en circuit-hors circuit, et puissent être mis en et hors circuit rapidement lorsqu'ils sont déclenchés. Le rapport de conductance de transfert de la capacité élémentaire doit être grand pour fonctionner à des fréquences d'horloge horizontales de 5-10 mégacycles nécessaires pour la radiotélévision. La capacité élémentaire gâchette-drain (ou gâchette-collecteur) ne doit pas être plus grande qu'il n'est nécessaire pour contenir le signal maximal à transporter. La capacité parasite entre le drain (collecteur) et le substrat ou la source (émetteur) ou l'autre gâchette doit être minimisée. Dans la structure MOS, ceci signifie que chaque gâchette doit avoir un chevauchement maximal de son drain et minimal de sa source (comme représenté sur la figure 2). 3) Libération d'éléments défectueux - Dans les détecteurs balayés intérieurement, toute interruption du transfert des signaux en un point quelconque le long d'une rangée rend tous les éléments de la rangée précédant ce point inactifs. Ceci impose une condition plus sévère en ce qui concerne la perfection mécanique du détecteur que pour un détecteur à adresses x-y dans lequel un seul élément défectueux apparaît uniquement sous la forme d'un point sombre ou lumineux. Il est évident que divers compromis peuvent être faits entre ces trois conditions. Ainsi, l'efficacité du transfert pour un détecteur donné peut être améliorée par un fonctionnement à une fréquence d'horloge horizontale inférieure, pourvu que les caractéristiques d'enregistrement du détecteur soient suffisamment longues pour tolérer le temps d'image 71 38487 18 2111846 supérieur. Ces trois conditions sont facilitées lorsqu'un nombre d'éléments inférieur est nécessaire dans le détecteur. Bien que le paragiq>he concernant la grande efficacité de transfert ait imposé l'application des détecteurs à chaîne de transfert 5 pour la télévision, il faut noter que les mêmes structures peuvent Être utilisées avec dès ordinateurs comme lecteurs optiques ou mémoires ayant moins d'éléments, et utilisant des niveaux de signaux numériques plutôt qu'analogiques. L'élément à chaîne de transfert n'étant pas bistable, les registre-doivent fonctionner selon le mode dynamique. . L'enregistrement statique 10 ou les temps d'intégration de la lumière sont Limités par la constante de temps de fuite (RC) des condensateurs élémentaires. Comme il ressort des formes d'onde C, D et E de la figure 4A, des pics sont produits aux sorties V^, V2 et corœspondant aux transitions des horloges V. Normalement, les pics positifs ne sont pas 15 souhaitables car ils mettent en circuit les transistors à gâchette de transmission reliés aux sorties produisant des pics. Cependant, comme il ressort de la forme d'onde F de la figure 4A, l'horloge H est à 0 V, lorsque les pics (à Vp V2 ou Vg) se produisent. Les pics positifs à V^, et sont alors avantageux car ils mettent en circuit les transistors Tr2 20 et et permettent aux capacités de lignes associées aux conducteurs H^, H2 et de se charger périodiquement (par exemple) à 0 V, maintenant ainsi le potentiel de cette ligne au potentiel de la masse. Les impulsions d'horloge H représentées sous la forme d'onde F de la figure 4A sont réparties sur les conducteurs de rangées 25 puisés aux temps relatifs représentés sur les figures G, H et I. Les tensions de signaux de sortie classiques aïK premiers points de jonction de chaque rangée, décrits ci-dessus pour la rangée 1, sont représentées sur les formes d'onde J, K et L. La forme d'onde M illustre le courant circulant dans R^ 30 correspondant aux signaux apparaissant à P-q» ?21 et P31" Il faut noter que sur la figure 1 les rangées du détecteur sont actionnées par une seule horloge bipolaire tandis que le générateur de balayage V est actionné par deux (complémentaires) horloges unipolaires (par rapport à -30 V). Ceci montre qu'un autre procédé d'horloge peut 35 être utilisé pour actionner les circuits du type à chaîne de transfert Description détaillée de la figure 5 : La figure 5 représente un détecteur d'images 200 dans lequel les rangées adjacentes se partagent un conducteur commun. La construction d'une partie du circuit est visible sur la figure 6 qui 71 38487 19 2111846 représente un schéma de montage du détecteur 200 dans lequel les rangées adjacentes se partagent une bande métallique. Le conducteur est commun aux rangées 1 et 2 et le conducteur est commun aux rangées 2 et 3. Un détecteur MOS a été fabriqué conformément à ce schéma de montage comportant 5 15 rangées de 32 transistors MOS chacune. Comme il ressort d'un examen du schéma de montage, ce circuit est extrêmement compact et utilise de façon très efficace la petite zone de silicium. Chacun des conducteurs de rangée (Hp H^, H^) du détecteur d'images 200 est relié à une extrémité du trajet de conduction 10 d'un transistor bipolaire à gâchette de transmission ^R12' TR13' ^14^' Les autres extrémités du trajet de conduction des gâchettes de transmission d'ordre impair (T , T , ) sont reliées en commun à l'horloge H (A), J\il J\ij 212ja, et les autres extrémités des gâchettes de transmission d'ordre pair (T^2' ^"R14^ sont reliées en commun à l'horloge H (B) 212b. Cha -15 que gâchette de transmission est reliée à un point de sortie différent du générateur d'exploration V 202. Le générateur d'exploration vertical 202 est un registre à décalage à chaîne de transfert comportant une chaîne de transistors dont les trajets de conduction ~sont reliés en série. Un condensateur est îr 20 branché entre le drain et la gâchette de chaque transistor, et deux transistors forment un étage, chaque étage ayant une sortie reliée à la gâchette d'un transistor différent du distributeur d'impulsiore H 210. Chaque autre transistor du générateur 202 est actionné par une première source 205a d'horloge V, et les autres transistors sont actionnés pas une seconde 25 source d'horloge 20% dont les impulsions sont déphasées de 180° par rapport à celles de la première horloge. L'utilisation de deux transistors par étage, comme représenté sur la figure 5 est nécessaire car le générateur d'exploration plus simple représenté sur la figure 1, comportant uniquement un transistor par étage ne peut pas produire deux impulsions consécutives 30 "en circuit" qui peuvent être appliquées pendant des périodes de chevauchement de deux lignes consécutives. Comme il ressort de la figure 7, les impulsions consécutives qui se chevauchent sont nécessaires pour relier simultanément deux horloges horizontales à chaque paire de conducteurs pour le balayage de la rangée qui se trouve entre les éléments. Comme sur 35 la figure 1, la sortie du détecteur peut provenir d'une borne de sortie du courant 40 ou d'un dispositif détecteur de tension au premier point de jonction (P-q, P21, P31) de chaque rangée. 71 38487 20 2111846 La propagation des signaux le long des rangées du détecteur 200 est obtenue de manière similaire à celle déjà décrite pour le circuit de la figure 1. La répartition des impulsions d'horloge H sur les conducteurs de rangée est cependant différente de celle du circuit de la figure 1 5 (étant donné le partage des conducteurs de rangée) et sera décrite ci-dessous. Pour obtenir une séquence de balayage désirée du détecteur 200, les signaux d'horloge V, A et B, non symétriques représentés sur la forme d'onde A de la figure 7 sont utilisés. Bien que dans cet exemple, il soit préférable d'utiliser les impulsions d'horloge asymétriques, ces impulsions d'horloge peuvent être en général symétriques ou non symétriques (c'est-à-dire que la longueur d'un demi-cycle peut ne pas être égale à la longueur de l'autre demi-cycle d'une impulsion d'horloge). Une impulsion de démarrage de la synchronisation V, comportant deux impulsions positives proches l'une de l'autre, comme représenté sur la forme d'onde B de la 15 figure 7, est utilisée pour produire les impulsions souhaitées aux sorties du générateur 202. En outre, les sorties d'horloge H,A et B,comportant une chaîne d'impulsions bipolaires engendrées alternativement comme représenté par les formes d'onde G et H de la figure 7 actionnent les lignes d'horloge du détecteur 200. 2o Après l'application des impulsions de synchronisation V à la borne 203, une impulsion positive de forme similaire à l'impulsion de synchronisation V, mais qui varie entre -10 et 110 V, est produite à V^. La gâchette du transistor est reliée à et est validée par les impulsions positives produites. Lorsque le transistor est en circuit, 25 le conducteur est bloqué sur l'horloge H (A). Pendant l'intervalle de temps t^ à t^, l'horloge H (A) est à 0 V, ce qui bloque le conducteur au potentiel de la masse, et rien ne se produit jusqu'à l'instant ■ A l'instant tune impulsion positive est produite à et V^, et met en circuit et 3usciu'à l'instant t^. Pendant 30 l'intervalle de temps t2~t"35 '"es impulsion® d'horloge H (A) sont appliquées au conducteur Hp mais le conducteur est mis à la masse car l'horloge H (B), qui est coupléeà î^, est à 0 V. Le cycle des impulsions d'horloge H (A) échantillonne les élénents de la première rangée, lisant leur contenu, comme expliqué pour la première rangée du circuit de la figure 1. 35 A l'instant t^, la première rangée a été lue, le transis tor tr-q est hors circuit, mais le transistor est en circuit pour un autre cycle, et simultanément le transistor est également en circuit. T „ couple alors les impulsions bipolaires engendrées par l'horloge H T (B) au conducteur H9, tandis que le transistor couple l'horloge H (A), qui est alors à 0 V, au conducteur EL 40 1 ' 3" 71 38487 21 2111846 A l'instant T^, le procédé décrit se répète pour et comme représenté par les formes d'onde E et F de la figure 7. Les formes d'onde I, J, K et L en traits pleins de la figure 7 illustrent que seuls deux conducteurs adjacents du détecteur sont 5 reliés aux horloges à tout instant. Tandis que celui des deux conducteurs qui se trouve au-dessus est puisé, le conducteur qui se trouve au-dessous est maintenu à un point de référence de potentiel (0 V). La connexion des / deux conducteurs aux horloges est nécessaire pour obtenir le balayage des rangées placées entre les éléments. Bien que la pulsation d'une rangée de 10 conducteur donnée actionne les portes de la rangée des éléments située au-dessus, ainsi qu'au-dessous, étant donné la structure du détecteur, il ne se produit aucun balayage dans la rangée au-dessus, car les gâchettes intermédiaires sont alors déconnectées de l'horloge. Comme représenté par les lignes en pointillés des formes d'onde I, J, K et L de la figure 7, 15 le conducteur N-l qui se trouve au-dessus de celui puisé tend à suivre l'oscillation de tension de due au couplage capacitif, et par conséquent, la rangée située au-dessus n'est pas balayée. En réponse aux impulsions bipolaires d'horloge H appliquées aux conducteurs de rangées, les photosignaux développés aux bornes du 20 dispositif d'enregistrement de charge de chaque rangée sont lus en série produisant des signaux de tension au premier point de jonction de chaque rangée, comme représenté par les formes d'onde M, N et 0 de la figure 7. Ces formes d'onde sont similaires aux formes d'onde correspondantes J, K et L de la figure 4A et peuvent être utilisées de la même manière pour 25 actionner les gâchettes d'une colonne de transistors d'échantillonnage de tension. Alternativement, le courant de signaux vidéo circulant dans la résistance de charge R^ peut être utilisé comme signal vidéo de sortie. Il peut être noté qu'au lieu du procédé pair-impair de liaison des horloges représenté sur la figure 5, d'autres types d'horloges 30 peuvent être utilisés pour actionner le détecteur 200. Par exemple, si les deux formes d'onde d'horloge illustrées par les lignes G et H de la figure 7 étaient modifiées de manière que deux horloges constituent des impulsions bidirectionnelles complémentaire pour une paire donnée de lignes, la chaîne de transfert du détecteur lui-même pourrait être actionnée 35 dans un mode "double horloge" réel, au lieu du mode "simple horloge" utilisé dans les formes d'onde des figures 4 et 7. 71 38487 22 2111846 Description détaillée des figures 8, 9 et 10. Dans les versions du circuit intégré des figures 2 et 6, les photodiodes constituent une partie inhérente des réseaux, et sont formées lorsque les régions de source et de drain des transistors MOS sont 5 diffusées dans la surface d'une plaquette monolithe de silicium. La figure 8 représente une partie d'une rangée d'un réseau dans laquelle l'élément photosensible n'est pas une photodiode, mais un photoconducteur (R ). irL» Les transistors représentés sur la figure 8 peuvent être constitués par des dispositifs à triode à couche mince dont le schéma de 10 montage est représenté sur la figure 9 et une vue en coupe est représentée sur la figure 10. La capacité gâchette-drain comme pour les circuits précédents est.obtenue en recouvrant la région de drain d'un transistor par du métal qui ferme une partie de l'électrode de gâchette. Chacun des points de jonction d'ordre pair (Pg2' I>54' ^^-8ure ® est à l'anode 15 d'une diode ^53' ^54^ dont la cathode est reliée à un côté d'un photoconducteur RpQ2> Rpc35 resPectivementj l'autre extrémité du phoÇo- conducteur étant reliée à une ligne commune 151 à laquelle est appliquée périodiquement une impulsion de transfert de charges provenant du dispositif 150. Les diodes D52' ^53' ^54 rePrésentées sur la figure 8 ne sont pas photo-20 sensibles. Ces diodes sont des diodes de Schottky qui agissent comme des interrupteurs couplant les photoconducteurs auxcondensateuis de la chaîne de transfert lorsque le dispositif 150 applique une impulsion négative à la ligne d'impulsions 151. L'impulsion négative a une polarité permettant de polariser 25 dans le sens direct les diodes, de manière qu'un courant puisse circuler de l'un des points de jonction d'ordre pair dans la ligne d'impulsion créant un déficit de charges dans les condensateurs d'ordre pair. Les intensités des courants sont déterminéas par les impédances des photoconducteurs respectifs, dont les impédances sont proportionnelles à l'intensité de la lumière 30 incidente. Par conséquent, lorsque les photoconducteurs sont mis dans le circuit, les dispositifs d'enregistrement de charges, qui sont les condensateurs d'ordre pair, se déchargent proportionnellement à la lumière incidente frappant leurs photoconducteurs associés. Lorsque le dispositif 150 retourne à un niveau positif par rapport au potentiel aux points de jonction d'ordre 35 pair, les photoconducteurs sont déconnectés du registre à chaîne de transfert La rangée peut alors être puisée en lui appliquant des impulsions d'horloge provenant des générateurs d'horloge horizontale A et B, l'imformation contenue dans la rangée étant alors lue en série, soit sous la forme d'une tension de sortie vidéo, soit sous la forme d'un courant de sortie vidéo. 71 38487 23 2111846 Un important avantage du circuit de la figure 8 est que le temps d'exposition à la lumière peut être arbitrairement court ou long par rapport à la période de balayage. Lorsque des photodiodes inhérentes sont utilisées comme une partie de la chaîne de transfert elle-même, elles 5 restent photosensibles pendant le processus de balayage (tandis que leur information est lue). Si un balayage très lent est utilisé dans les circuits des figures 1 et 7, tandis que le détecteur est éclairé, il en résulte un brouillage de l'image car l'information contenue dans un élément est modulée et modifiée lorsqu'elle passe le long de la chaîne des éléments. L'utilisa-10 tion d'un photoconducteur comme représenté sur la figure 8 qui peut être connecté ou déconnecté du registre à chaîne de transfert effectue une fonction analogue à un obturateur électronique. C'est-à-dire que lorsque les photoconducteurs sont déconnectés du registre à chaîne de transfert ils n'affectent plus la charge contenue dans les condensateurs. 15 Les diodes de Schottky en série avec les photoconducteurs peuvent être formées en utilisant des contacts dissemblables pour le photoconducteur. Sur la figure 10, la zone 51 peut être une région de tellure, qui réalise un contact de blocage (ou d'anode)avec le photoconducteur. Celui-ci peut être en sulfure de cadmium, (CdS) ou en séléniure de cadmium (CdSe) 20 à titre d'exemple. L'autre extrémité de chaque photoconducteur peut être revêtue d'indium (52), pour le contact ohmique (ou de cathode). Les contacts ohmiques (52) sont alors reliés en commun à une bande métallique 151 comme représenté sur les figures 8 et 9. La technique des couches minces utilisée pour fabriquer 25 le réseau représenté sur la figure 8 est particulièrement utile pour la fabrication de détecteurs importants trop grands pour utiliser la technique classique au silicium. Etant donne sa faible capacité parasite, la technique dœ couchesminces silicium sur saphir ou la technique silicium sur s p in e 11 e offre un avantage de potentiel car elle accroît la vitesse de 30 fonctionnement. Une autre caractéristique de l'utilisation des photoconducteurs est que ceux-ci peuvent présenter une sensibilité élevée (c'est-à-dire que l'impédance d'un photoconducteur peut varier entre plusieurs centaines de mégohms et moins d'un mégohrn). En outre, ce photoconducteur 35 peut être formé aisément par dépôt ou par évaporation sur des substrats en verre ou saphir, ou bien en saphir ou spinelle. Des diodes séparées ou des transistors MOS séparés peuvent remplacer les diodes de Schottk}', pour agir comme interrupteurs de manière à connecter sélectivement les photoconducteurs au registre à chaîne de transfert. 71 38487 24 2111846 Bien que les circuits des figures 1, S et 8 aieoi- utilisé des photodiodes et des photoconducteurs avec un registre à chaîne de transfert il est évident que d'autres éléments photosensibles tels que de? phototransistors peuvent être couplés à ce registre. 5 Les éléments photosensibles utilisés avec la chaîne de transfert ne constituent qu'un exemple de transducteurs sensibles â des excitations appliquées extérieurement et qui peuvent être utilisés pour modifier la charge des condensateurs des étages à chaîne de transfert. La chaîne de transfert est normalement utilisée comme 10 un registre à décalage en série, comme représenté par les générateurs de balayage en V 102 et 202 des figures 1 et 5 respectivement. C'est-à-dire qiiun signal est appliqué à un point d'entrée et est propagé en série le long du trajet de transmission de la chaîne de transfert jusqu'à ce qu'il atteigne un point de sortie. Ou bien, à l'aide d'éléments trans-15 ducteurs reliés à divers points de jonction de la chaîne de transfert, l'information peut être transmise en parallèle dans les étages du registre, puis lue en série. Il va de soi que l'invention décrite est susceptible de nombreuses modifications ou variantes sans pour autant sortir de son cadre. 71 38487 25 2111846 R E V INDICATIONS 1 - Appareil détecteur comportant plusieurs transistors sur un substrat commun, chaque transistor ayant une première et une seconde région définissant les extrémités d'un trajet de conduction, et une électrode 5 de commande, les trajets de conduction des transistors étant branchés en série pour former un trajet de transmission de signaux terminé à une extrémité par une borne de sortie; un dispositif d'enregistrement par transistor branché entre l'électrode de commande èt la seconde région de chaque transistor; un premier moyen relié à l'électrode de commande de chaque autre 10 transistor et un second moyen relié à l'électrode de commande des transistors restants pour valider alternativement chaque autre transistor et les transistors restants, ledit appareil étant caractérisé en ce qu'il comporte plusieurs éléments transducteurs sensibles à des excitations extérieures, ces éléments se partageant le substrat, chaque élément étant relié à un 15 dispositif d'enregistrement différent pour se décharger en réponse aux-dites excitations. 2 - Appareil de détection selon la revendication 1, caractérisé en ce que les éléments transducteurs sont des photodiodes, ayant chacune une anode et une cathode, l'une des anodes et des cathodes étant commune à 20 la seconde région de chaque transistor, et l'autre des anodes et des cathodes étant commune au substrat. 3 - Appareil de détection selon la revendication 2, caractérisé en ce qu'il comporte une source de potentiel, dont le potentiel est appliqué au substrat et dont la polarité est telle que les photodiodes soient pola- 25 risées dans le sens inverse. 4 - Appareil de détection selon la revendication 1, caractérisé en ce que les éléments transducteurs comportent un élément photoconducteur, et en ce que le substrat est un isolant; et comportant en outre un interrupteur pour relier sélectivement l'élément photoconducteur au dispositif 30 d'enregistrement. 5 - Appareil de détection selon la revendication 1, caractérisé en ce qu'il comporte un dispositif pour détecter le signal engendré à la borne de sortie. 6 - Réseau à l'état solide comportant plusieurs rangées, chaque 35 rangée ayant plusieurs transistors, chaque transistor ayant une première et une seconde électrode définissant les extrémités d'un trajet de conduction et une électrode de commande; les trajets de conduction des transistors d'une 71 38487 26 2111846 rangée étant reliés en série pour former un trajet de transmission de signaux terminé à une extrémité par une borne de sortie; un condensateur par transistor, branché entre l'électrode de commande et l'une des première et seconde électrodes de chaque transistor; deux conducteurs par rangée, 5 un conducteur étant relié à la gâchette de chaque autre transistor et l'autre conducteur étant relié aux gâchettes des transistors restants; une borne d'horloge pour l'application d'impulsions d'horloge; un interrupteur branché entre au moins un conducteur de chaque rangée et la borne d'horloge pour coupler, lorsqu'il est branché, des impulsions d'horloge 10 présentes à la borne d'horloge au conducteur associé, pour la lecture en série des contenus d'une rangée, et pour recharger simultanément les condensateurs d'une rangée; ledit réseau étant caractérisé en ce qu'il comporte un élément photosensible par transistor, chaque élément étant commun au condensateur à ladite électrode de son transistor associé, 15 le pôle de cet élément étant tel que le condensateur se décharge en fonction des photosignaux; et un dispositif de balayage ayant au moins un étage par rangée, chaque étage ayant une borne de sortie reliée à un interrupteur différent pour mettre en circuit cet interrupteur en séquence de manière à lire complètement et à recharger une rangée puis une autre, 20 ainsi de suite jusqu'à ce que toutes les rangées soient lues, 7 - Réseau à l'état solide selon la revendication 6, caractérisé en ce que l'autre des deux conducteurs de chaque rangée est relié à un point de référence de potentiel. 8 - Réseau à l'état solide selon la revendication 6, caractérisé 25 en ce cpe des rangées adjacentes partagent un conducteur commun; et en ce qu'il comporte une seconde borne d'horloge, et un interrupteur par conducteur; chaque autre conducteur étant couplé par un interrupteur séparé à la borne d'horloge et les conducteurs restants étant couplés par un interrupteur séparé à la seconde borne d'horloge. 30 9 - Réseau à l'état solide selon la revendication 6, caractérisé en ce que le dispositif de balayage comporte plusieurs transistors du même type que les premiers transistors, ces transistors ayant leurs trajets de conduction-reliés en série, et chaque transistor comportant un condensateur branché entre son électrode de cfcinmande et l'une de sa première et seconde 35 électrode. 10 - Réseau à l'état solide selon la revendication 9, caractérisé en ce que le dispositif de balayage comporte un seul transistor par étage.