Dans la technique du traitement des informations, on procède généralement à leur transformation en signaux digitaux. Ces -signaux sont une image exacte de l'information mais constituent des données qui sont difficiles à exploiter directement. Ainsi, dès que ces données sont élaborées et du fait de la difficulté du mélange des signaux digitaux, on est amené à les transformer en signaux analogiques, notamment en fréquences diverses, plus tôt qu'il ne serait souhaitable de le faire. Au cours de leurs traitements ultérieurs, ces signaux analogiques introduisent des erreurs car des perturbations nombreuses peuvent les influencer. L'invention rend possible d'effectuer tous les traitements et mélanges en système digital et de convertir les signaux seulement à la fin du traitement en signaux analogiques par une disposition entièrement statique. Conformément à l'invention, le mélangeur comporte au moins un prelier et un second dispositif digital donnant en sortie un signal digital, un premier et un second convertisseur digital îtochastique reliés respectivement auxdits premier et second dispositif digital, les sorties des premier et second convertisseurs digitaux-stochastiques étant reliées ensemble par une résistance commune de liaison dont le point milieu est relié à l'une des bornes d'un condensateur, borne formant ainsi une sortie analogique par l'intégration des signaux digitaux. Diverses autres caractéristiques de l'invention ressortent d'ailleurs de la description dktaillée qui suit. Une forme de réalisation de l'objet de l'invention est représentée, à titre d'exemple non limitatif, aux dessins annexes. La fig. 1 est une courbe explicative de signaux digitaux. La fig. 2 est un schéma logique du dispositif mélangeur de l'invention. La fig. 2a est une vue partielle d'une variante du schéma de la fig. 2. La fig. 3 est une courbe explicative d'une particularité de l'invention. A la fig. 1, on a illustré schématiquement, à l'aide de trois courbes, la formation de signaux digitaux, ctest-à-dire de nombres correspondant à des nombres décimaux dans un système de base 2 et qui n'utilise que des états 1 ou O, c'est-à-dire des états tout ou rien. De tels signaux sont particulièrement utilisables en électronique et dans la technique connue sous le nom de fluidique où un état 1 représente un interrupteur fermé alors qu'un état O représente un interrupteur ouvert. Trois signaux digitaux I - Il - III ont été représentés sur une courbe D. te signal I s'écrit par convention 0 0 1 11 et il correspond au nombre décimal 1 x 20 + 1 x 21 + 1 x 22 + o x + O x 2 c'est-à-dire 7. On dit que l'on a successiverent un état 1 de poids 0, un état 1 de poids 1, un état 1 de poids 2, un état zéro de poids 3 et un état zéro de poids 4. De même, le signal Il s'écrit O 0 1 Cl et il correspond au nombre décimal 5 et le signal 3 peut s'écrire O O O O O et il correspond au nombre décimal 0. On a représenté en H des impulsions d'horloge commandant l'émission des divers signaux logiques ci-dessus et en R des impulsions dites de registre formées par division des impulsions d'horloge et déterminant la longueur du nombre digital. Ainsi dans l'exemple représenté et avec cinq impulsions d'horloge, le nombre digital le plus long s'écrit avec cinq états 1 ou cinq bits et correspond au nombre décimal 31. De tels nombres logiques ne peuvent pas être intégrés comme des signaux analogiques en les faisant arriver ensemble sur un réseau classique résistance-capacité. En effet, l'intégration d'un nombre logique ne correspond à rien de réel et, en particulier, celle des nombres O 0 1 1 1 et 1 0 1 0 1, comportant chacun trois états logiques 1, donnerait la meme tension intégrée par un tel circuit rés#stance-capacité. A la fig. 2, on a représenté un premier signal logique V1 équivalent au signal de la fig. 1 et produit par un dispositif digital 1, par exemple une calculatrice ou un capteur. Un second signal V2, qui correspond au signal Il de la fig. l, est produit par un dispositif digital 2 analogue au dispositif 1. Comme expliqué précédemment, de tels signaux ne peuvent pas être mélangés et intégrés sans précaution. te signal V1 est amené à l'entrée d'un convertisseur digitalstochastique 3, tandis que le signal V2 arrive à l'entrée d'un autre convertisseur digital-stochastique 4. Comme cela est connu, un processus stochastique est un processus dans lequel, à une valeur déterminée d'une variable A, correspond une valeur simplement probable d'une variable B, c'est-à-dire un point de la courbe de fréquence de B. tes convertisseurs stochastiques donnent, à partir d'un signal logique se présentant comme la succession d'états de poids différents (voir fig. 1), un signal dit stochastique dans lequel la fréquence de répétitions d'un poids est proportionnelle à ce poids. A la fig. 3, on a représenté schématiquement la formation desdits signaux stochastiques à l'aide d'un ensemble de courbes semblables à celles de la fig. l. Deux signaux digitaux IV et V ont été représentés sur la courbe D. Le signal IV correspond au nombre décimal 20 + 21 + 22 = 7 tandis que le signal V correspond au nombre décimal 2 =8. La courbe H représente les impulsions d'horloge commandant lten- semble des signaux logiques et on a indiqué su-dessus desdites impulsions le poids des signaux logiques susceptibles autre créés. La courbe R correspond aux impulsions de registre déterminant la longueur maximum du nombre digital. On a, de plus, représenté en S lesdits signaux stochastiques correspondant aux signaux logiques IV et V. On voit qu'à un état logique de poids 20 = 1 correspond, par exemple, un seul signal stochastique, d'état 1, à un état logique de poids 21 correspond un signal stochastique formé par une répétition de deux états 1, à un état logique de poids correspond un signal stochastique formé par une répétition de quatre états 1 et que, de même, à un état logique de poids 23 correspond un signal stochastique formé par une répétition de huit états 1. Il est évident qu'au lieu de prévoir un signal stochastique comportant un seul état l correspondant à un état logique de poids 20 L, la conversion pourrait etre effectuée par un nombre quelconque d'état 1, étant entendu qu'à un état logique de poids 2 correspondrait le double et que, par exemple, à un état logique de poids 8 correspondrait l'octuple de ce nombre unitaire, de sorte que le nombre d'état correspondant à un signal logique de poids donné est proportionnel à ce poids. tes signaux stochastiques sont aisés à transmettre sans risque de perturbation car, comme les signaux logiques, ils ne sont formés que d'états O ou 1, et ils peuvent, chacun, être intégrés en fin de traitement, l'intégration de ces signaux permettant d'obtenir un signal analogique proportionnel au nombre correspondant à un signal logique donné. La sortie 5 du convertisseur 3 est reliée à l'une des entrées d'une porte "OU exclusif" 6 ayant deux entrées et, de même, la sortie 7 du convertisseur 4 est reliée à l'une des deux entrées d'une porte "OU exclusif" 8. tes deux portes "OU exclusif" 6 et 8 sont, de plus, reliées par des conducteurs 9, 10 à un générateur ll fournissant un état logique O ou 1. La sortie de la porte OU 6 est reliée par un conducteur 12 à l'une des entrées d'une porte ET 13, tandis que la sortie de la porte OU 8 est reliée par un conducteur 14 à l'une des entrées d'une porte NON-ET 15, appelée communément porte NAND. tes entrées libres des portes ET 13 et NAND 15 sont reliées entre elles par un conducteur 16 à un générateur 17 fournissant un état logique O ou 1. tes sorties respectives de la porte ET 13 et de la porte NAND 15 sont reliées par des résistances 18, 19 respectivement, aux bornes 20, 21 d'une résistance potentiométrique 22. te curseur 23 de la résistance potentiométrique 22 est relié directement à la bore 24 d'un condensateur 25 dont l'autre borne est à la masse. La borne 24 est, de plus, reliée à la base b d'un transistor T du type PNP par l'intermédiaire d'une résistance 26. La base b du transistor T est reliée au collecteur c dudit transistor par l'intermédiaire d'une résistance 27. la borne commune 28 de la résistance 27 et du collecteur c est, d'une part reliée à travers une résistance de polarisation 29, à une source -U1, de tension négative et, d'autre part, à une diode de Zener Z. L'émetteur e du transistor T est relié, par une résistance de polarisation 30, à une source de tension positive + U2 et constitue la borne de sortie du dispositif. A la fig. 2a on a représenté un étage de sortie équipé d'un transistor NPN-et qui est substitué au montage PNP sur la borne 24 du condensateur 25. On a représenté dans cette variante les mêmes éléments qu'à la fig. 2 affectés d'un indice prime et à la fig. 2a, l'émetteur du transistor T', toujours monté en émetteursuiveur, est relié à la base du transistor T' par une liaison à résistance 30', 27'. te dispositif décrit ci-dessus fonctionne de la manière suivante te signal digital V1, provenant du générateur 1, sort du convertisseur 3 sous formegstochastique et arrive ainsi en 5 à l'entrée de la porte OU exclusif" 6. Si la porte 6 n'a pas son autre entrée soumise à un état logique 1 par l'intermédiaire du générateur 11, le signal sortant du convertisseur 3 se retrouve identiquement en 12 à la sortie de la porte 6 ce qui peut être figuré par un signal A. Si, au contraire, la porte OU 6 est soumise à un état 1 provenant du générateur 11, la porte OU se comporte comme un circuit inverseur ou complémentaire et le signal, à la sortie du circuit OU, est le complémentaire A du signal stochastique A provenant du convertisseur 3. te signal V2, provenant du générateur 2, sort du convertisseur 4 sous forme stochastique et arrive ainsi en 7 n l'entrée de la porte "OU exclusif" 8. Si la porte OU 8 n'a pas son autre entrée soumise à un état 1 par l'intermédiaire du geérateur il et du conducteur 10, le signal provenant du convertisseur 4 se retrouve identiquement en 14, par exemple sous forme d'un signal B à la sortie de la porte OU 8. Si, au contraire, la porte OU 8 est soumise à un état 1 provenant du générateur 11, la porte OU 8 se comporte comme un inverseur et le signal à la sortie de cette porte et le complémentaire B du signal stochastique B sortant du convertisseur 4. On retrouve ainsi les signaux V1 et V2 provenant des circuits 1 et 2 sur les conducteurs de sortie 12 et 14 sous une forme stochastique directe si le générateur ll n'a pas fourni un état 1 à l'une des portes OU 6 et 8, et sous une forme complémentaire pour le signal stochastique correspondant à la porte OU ayant reçu un signal 1 provenant du générateur 1. Ainsi, les portes "OU exclusif" 6 et 8 font office d'inverseurs permettant d'effectuer une addition ou une soustraction des signaux V1 et V2. tes signaux stochastiques, A et B et leurs complémentaires A et B, images des signaux V1 et V2, arrivent par les conducteurs 12 et 14, respectivement, à l'une des entrées des portes ET 13 et NAND 15 dont les entrées de présélection sont reliées en 16 au générateur 17. Lorsque les entrées de présélection sont soumises à un signal d'état logique 0, les portes 13 et 15 font office d'interrupteur du signal stochastique arrivant sur leur autre entrée. Si le générateur 17 fournit un signal d'état logique 1, les signaux stochastiques correspondant au signal V1 et V2 se retrouvent donc sur la résistance potentiométrique 22 qui constitue l'entrée de la partie analogique du dispositif. Par l'intermédiaire des résistances 18 et 19 et de la résistance potent#iométrique 22, les deux signaux sont amenés au curseur 23. Le déplacement du curseur 23 le long de la résistance potentiométrique 22 rend possible d'ajuster la hauteur relative des signaux V1 et V2. La tension image des deux signaux sur le curseur 23 est intégrée par le condensateur 25 et parvient, par la résistance 26, à la base du transistor T. La tension de sortie en S sur l'émetteur du transistor correspond donc à une intégration analogique des signaux V1 et V2. L'utilisation du transistor en émetteur-suiveur permet d'abaisser l'impédance du signal analogique de sortie tout en isolant le circuit intégrateur de la charge à laquelle est relié le dispositif. Comme cela est expliqué précédemment, les portes 13 et 15 sont passantes et laissent passer le signal stochastique provenant des portes "OU exclusif" 6 et 8 si le générateur 17 fournit un signal d'état logique 1. En l'absence des signaux V1 et V2, aucun signal ne sort en 12 et 14 à la sortie des portes "OU exclusif" 6 et 8, tcutefois, dans ce cas, la sortie de la porte ET 13 est à un état 1, tandis que la porte NAND 15 fournit à sa sortie un 0. Ainsi, un signal intermédiaire entre 0 et 1 apparait sur le-curseur 23 en l'absence des signaux V1 et V2. Ce signal constitue une composante continue qui est superposée à la tension provenant des signaux V1 et V2 lorsque ceux-ci sont fournis par les dlspositifs 1 et 2. te circuit du transistor T permet d'annuler cette composante continue. En effet, il est possible de calculer les résistances 26 et 27, et de choisir la tension de la diode Zener pour que, à cette composante continue apparaissant sur le curseur 23, corresponde un signal de sortie de tension nulle, de sorte qu'aucune composante continue n'est alors superposée à la tension provenant des signaux V1 et V2. Le cIrcuit d'intégration décrit ci-dessus vient ainsi s'insérer dans une double chaine de conversion digitale analogique et il permet d'effectuer le mélange des signaux avant leur conversion analogique. En effet, l'intégration du signal stochastique restituant l'équivcAlent analogique n'a lieu qu'à la sortie du circuit, ce qui permet de conserver åus~utà la fin la précision du traide- ment stoctiqe des données. t'invention n'est pas limitée à l'exemple de réalisation, représenté et décrit en détail, car diverses modifications peuvent y être apportées sans sortir de son cadre. REVENDICATIONS l Mélangeur digital à sortie analogique, caractérisé en ce qu'il comporte au moins un premier et un second dispositif digital donnant en sortie un signal digital, un premier et un second convertisseur digital-stochastique reliés respectivement auxdits premier et second dispositif digital, les. sorties des premier et second convertisseurs digitaux-stochastiques étant reliées ensemble par une résistance commune de liaison dont le point milieu est relié à l'une des bornes d'un condensateur, borne formant ainsi une sortie analogique d'intégration des signaux digitaux. 2 - Mélangeur suivant la revendication 1, caractérisé en ce que le point milieu de la résistance commune est réglable pour ajuster la hauteur relative du premier et du second signal digital sortant des dispositifs digitaux. 3 - Mélangeur suivant les revendications 1 et 2, caractérisé en ce qu'une porte "OU exclusif" est disposée entre les sorties respectives desdits convertisseurs digitaux-stochastiques et la résistance commune de liaison, lesdites portes "OU exclusif" ayant au moins deux entrées dont l'une est reliée auxdits premier et second convertisseurs digitaux-stochastiques, l'autre entrée des portes "OU exclusif" étant reliée à un générateur d'état logique O ou l de sorte que les portes "OU exclusif" font office d'inverseurs en présence d'un signal d'état logique l provenant du générateur. 4 - Mélangeur suivant les revendications 1 à 3, caractérisé en ce qu'une porte ET est disposée entre la sortie du premier convertisseur digital-stochastique et la résistance commune de liaison et en ce qu'une porte NON-ET est disposée entre la sortie du second convertisseur digital-stochastique et la résis- tance commune de liaison, l'autre entrée des portes ET et NON-ET étant reliée à un générateur d'état logique O ou 1, de sorte que l'ensemble des portes ET et NON-ET fait office d'interrupteur en présence d'un signal O provenant du générateur. 5 - Mélangeur suivant les revendications 1 à 4, caractérisé en ce que la tension au point milieu de la résistance commune est appliquée à au moins un circuit à transistor prévu pour annuler la composante continue provenant des portes ET et NON-ET et abaisser l'mpédance du signal analogique tout en isolant le circuit intégrateur de la charge#à laquelle il est relié. 6 - Mélangeur suivant les revendications 1 à 5, caractérisé en ce que la tension au point milieu de la résistance commune est appliquée à la base d'un transistor PNP par une première résistance, le collecteur dudit trnsistor étant relié par une seconde résistance à la base dudit transistor et à la masse par une diode Zener, l'émetteur dudit transistor constituant la sortie du mélangeur. 7 - > télangeur suivant les revendications 1 à 6, caractérisé en ce que la tension au point milieu de la résistance commune est appliquée à la base d'un transistor NPN par une première résistance, l'émetteur dudit transistor étant relié par une se- conde résistance à la base dudit transistor et à la masse par une diode Zener, ledit émetteur constituant la sortie du mélangeur. 8 - Mélangeur suivant les revendications 1 à 7, caractérisé en ce que lesdites première et seconde résistances sont des valeurs ohmiques réglables.