Les amplificateurs à déclenchement périodique ai iythmé« sont utilisés couramment comme amplificateurs de lecture dans les systèmes de mémoire magnétique à accès sélectif et dans de nombreuses autres applications. Il est nécessaire que ces amplificateurs soient insensibles auxbruits importants ou autres signaux d'entrée parasites lorsqu'ils sont à l'état d'attente, mais qu'ils soient très sensibles à un certain signal d'entrée lorsqu'ils sont déclenchés périodiquement ou rythmés, à l'état actif d'amplification/ Un amplificateur de lecture de mémoire différentiateur est soumis à un signal d'entrée de très grand bruit pendant la partie "écriture" du cycle mémoire, qui tend à le saturer bien qu'il soit à l'état d'attente. Une période d'attente doit être prévue pour que l'amplificateur se rétablisse, avant d'être rythmé ,pour être sensible à des signaux de lecture de la mémoire relativement » faibles, pendant la partie "lecture" du cycle mémoire. Une solution d'approche au problème est de s'assurer que les dispositifs d'amplification sont polarisés 15 de manière à être totalement hors circuit à l'état d'attente. Ceci présente l'inconvénient qu'un certain temps et une énergie appréciable doivent être prévus pour faire passer les dispositifs d'amplification de l'état hors circuit à l'état d'amplification de signal. Selon un. exemple de l'invention, les dispositifs d'amplification 20 d'un amplificateur différentiateur sont shunt és par deux diodes et un premier courant constant circule normalement (à l'état d'attente) dans ces diodes. Une autre source de courant constant maintient les dispositifs d'amplification dans un état légèrement conducteur. Le bruit d'entrée se produisant à l'état d'attente déséquilibre les courants circulant dans les deux dispositifs d'am-25 plification, mais ceci est compensé par un déséquilibre égal des courants circulant dans les deux diodes. Un interrupteur différentiel actionné par un circuit à déclenchement, redirige le premier courant constant vers les dispositifs d'amplification, pour obtenir une réponse rapide à un certain signal d'entrée. 30 D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif, en référence au dessin annexé qui représente un schéma de circuit d'un amplificateur différentiateur à déclenchement périodique, construit selon l'invention. 35 Référence sera faite maintenant au dessin annexé, pour une expli cation plus détaillée de l'invention. Le circuit amplificateur différentiateur d'entrée 10 comprend des transistors Q1 et Q2 dont les bases sont reliées aux 70 00445 2 2027880 bornes d'entrée 12. Les sorties des collecteurs des transistors Q1 et Q2 sont reliées à des résistances individuelles 14 et 16, dont les extrémités sont branchées, à travers une résistance commune 18, à une première borne 20,d'une source de courant constante. Les émetteurs des transistors Q1 et Q2 sont 5 branchés à un point de jonction commun 23, à travers des résistances de faible valeur 21 et 22. Le point de jonction 23 est relié au collecteur d'un transistor Q2 d'un interrupteur différentiel 24, comprenant également un transistor Q4. Les émetteurs des transistors Q3 et Q4.sont branchés par l'intermédiaire d'un point de jonction commun 25, au collecteur d'un transistor Q5. Le 10 transistor Q5 est l'élément de commande du courant d'une première source 26 de courant constant,ayant des bornes d'alimentation 20 et 25,et comprenant une résistance d'émetteur 27 et des bornes de polarisation 28 et 30. Les sorties des collecteurs de transistors Q1 et Q2 sont reliées aux conducteurs de sorties 31 et 32. 15 Des dispositifs semi-conducteurs ou diodes 33 et 34 ont des anodes reliées à des conducteurs de sorties 31 et 32 et des cathodes reliées par un conducteur commun 36, au collecteur du transistor interrupteur Q4. Les transistors Q3 et Q4 sont branchés de façon à constituer un interrupteur différentiel 24, dans lequel seulement l'un ou l'autre des 20 transistors cë: conducteur à un instant donné. Les transistors sont polarisés de façon que le transistor Q3 soit normalement hors circuit, et le transistor Q4 normalement en circuit. Cette condition est normalement maintenue par la présence d'un niveau de tension inférieur à IV, à une borne d'entrée 38 de déclenchement de rythme d'un circuit de déclenchement 40. 25 Le circuit 40 comprend un transistor Q6 relié à charge d'émetteur, dont le circuit de sortie d'émetteur 42 comprend une borne de sortie directe 43, et une sortie proportionnelle 44 à niveau décalé. La sortie directe 43 est couplée à travers la diode 45 et les conducteurs 46 et 36, aux cathodes des diodes 33 et 34. La tension faible normalement présente à la borne de 30 sortie 42, inverse la polarisation de la diode 45 et empêche le courant de passer dans le conducteur 46. Là borne de sortie 44 est reliée à la base du transistor interrupteur différentiel Q3. La tension normalement présente à la borne de sortie 44, appliquée à la base du transistor interrupteur Q3 maintient celui-ci hors circuit, et 35 par action différentielle dans le circuit d'émetteur commun, maintient le transistor Q4 conducteur. Lorsque le niveau de tension de déclenchement d'entrée appliqué à la borne 38 augmente jusqu'à environ 3 V, la sortie 44 du transistor à charge d'émetteur Q6 rend conducteur le transistor Q3. Le courant 70 00445 3 2027880 constant disponible à partir du transistor Q5, et pris par le transistor Q3 au transistor Q4, met hors circuit ce transistor Q4. En même temps, le signal de déclenchement à niveau supérieur de la borne de sortie 43 du transistor à charge d'émetteur Q6 est appliqué,par les conducteurs 46 et 36, pour polariser 5 les diodes 33 et 34 en sens inverse, et les empêcher de présenter des charges capacitives à la sortie du signal,sur les conducteurs 31 et 32. i Comme décrit ci-après, le système comprend un amplificateur différentiateur 10 ayant des impédances de sortie 14 et 16 alimentées par un courant constant à partir d'une première source 26 comprenant une première 10 borne 20 et une seconde borne 25. Le courant constant alimentant les impédances de sortie 14 et 16 ne passe pas dans les transistors!Ql et Q2, le transistor interrupteur Q3 étant à l'état non conducteur. Le courant constant appliqué à travers les résistances de sortie 14 et 16, passe normalement dans les diodes à effet de dérivation du courant 33 et 3 4 et est relié à travers le transistor interrupteur 15 normalement conducteur Q4, à la seconde borne 25 de la source 26. En outre, lorsqu'une impulsion positive de déclenchement est appliquée à la base du transistor de déclenchement Q6, les conditions de conduction des transistors Q3 et Q4 s'inversent, si bien que le courant constant ne passe pas dans le trajet des diodes 33 et 34, mais passe dans le trajet comprenant les transis-20 tors amplificateurs différentiateurs Q1 et Q2. L'amplificateur différentiateur 10 est pourvu d'une seconde source de courant constant 50 ayant des bornes 20 et 23,et comprenant un transistor Q7 dont l'émetteur est branché à travers une résistance 51 à une borne de polarisation 28, et dont la base est branchée à la borne 30 d'une source de polarisation. La seconde source de courant 25 constant 50, comprend un transistor Q7 construit de manière à laisser passer constamment le courant à partir de la borne 20 dans les impédances de sortie 14 et 16, et à travers les transistors Q1 et Q2, à la borne 23. L'intensité du courant fournie par la seconde sourcô'de courant constant 50, est de préférence environ 20 % inférieure à celle du courant fourni par la première source de 30 courant 26 comprenant le transistor Q5. Le courant total s'écoulant dans les impédances de sortie 14 et 16 est toujours égal à la somme des courants fournis par les deux sources de courants constants 26 et 50. Les signaux de sortie différentiels de l'amplificateur 10 sur les conducteurs 31 et 32 sont couplés aux entrées des circuits amplificateur , 35 logique et de seuil (non représentés). Pendant le fonctionnement du système représenté, les signaux provenant d'un conducteur de lecture de mémoire, ou d'une autre source, sont reliés aux bornes d'entrée 12 de l'amplificateur différentiateur. Normalement3 70 00445 4 2027880 un conducteur de lecture de mémoire présente des bruits parasites, et induit des hautes tensions pendant la partie lecture du cycle mémoire. Ces tensions de bruits tendent à saturer les transistors Q1 et Q2 de l'amplificateur différentiateur, ainsi que les transistors des étages suivants, si bien qu'un certain temps 5 doit être prévu avant que les transistors ne puissent retourner à un état dans lequel • ils peuvent être sensibles aux signaux de lecture d'une amplitude relativement faible, se produisant pendant la partie lecture du cycle mémoire. Pendant la partie bruit parasite du cycle mémoire, le courant passant dans les transistors Q1 et Q2 provient uniquement de la source 50, 10 et le courant de la source 26 est uniquement dirigé vers les diodes 33 et 34 de dérivation ducourant. Dans ces conditions, l'entrée de bruit aux transistors Q1 et Q2 a un effet limité sur la conduction de ces transistors, étant donné le courant limité disponible sur la seconde source de courant constant. Ce qui est plus important, c'est que le déséquilibre du courant dans les transis-15 tors Q1 et Q2,dû au bruit, n'apparaît pas comme un déséquilibre de signal de sortie sur les conducteurs de sortie du signal 31 et 32. Ce déséquilibre du signal de sortie est éliminé, car un déséquilibre égal et opposé est automatiquement créé dans les courants passant dans les trajets comprenant les diodes 33 et 34. 20 Si, par exemple, une brusque augmentation du bruit d'écriture aux bornes d'entrée 12 entraîne le passage de davantage de courant dans le transistor Ql, et , en conséquence,de moins de courant constant provenant du transistor Q7 dans le transistor Q2, la tension sur le conducteur de sortie 31 a tendance à diminuer et la tension sur le conducteur de sortie 32 a tendance 25 à augmenter. Si la tension sur le conducteur de sortie 32 s'élève, un courant croissant passe dans la diode 34 et un courant moindre circule dans la diode 33, car le courant total dans les diodes 33 et 34 est fixé par la souce de courant constant 26. Par conséquent, une augmentation du courant dans le transistor Ql entraîne une diminution correspondante de l'intensité du courant dans la diode 30 33, et la somme des courants passant dans le transistor Ql et la diode 33 reste constante. La somme de ces courants restant constante, et le courant somme s'écoulant dans la résistance de sortie 14, la tension du signal sur le conducteur de sortie 31 reste constante et n'est pas modifiée par le bruit d'entrée. De façon similaire, une diminution simultanée du courant dans le 35 transistor Q2 entraîne une augmentation égale de compensation du courant dans la diode 34, si bien que la tension du signal sur le conducteur de sortie 32 n'est pas modifiée par l'entrée du bruit. 00445 5 2027880 L'élimination du bruit d'entrée du système ainsi décrit, est obtenue par un montage ou les transistors amplificateurs différentiateurs Ql et Q2 sont normalement maintenus dans un état conducteur, à l'état d'attente. Par conséquent, ces transistors peuvent être rapidement sensibles à un certain 5 signal d'entrée, par 1'actionnement de l'interrupteur différentiel 24, permettant le passage d'un courant constant supplémentaire provenant de la source 26, dans les transistors amplificateurs Ql et Q2. Il n'est pas nécessaire de toujours faire passer les transistors Ql et Q2 de l'état non conducteur à l'état conducteur. A un instant déterminé pendant la partie lecture du cycle mémoire, 10 lorsqu'un signal de lecture est disponible sur les bornes d'entrée 12, une impulsion de déclenchement est appliquée à la borne d'entrée de déclenchement 18 et à travers le transistor à charge d'émetteur Q6, pour rendre conducteur le transistor interrupteur différentiel Q3. Le transistor interrupteur Q4 est alors automatiquement mis hors circuit. Dans ces conditions, le signal de 15 lecture d'entrée est amplifié par les transistors Ql et Q2 et appliqué à travers les conducteurs 31 et 32 auccircuits suivants. Bien qu'aucun courant ne circule dans les diodes 33 et 34, le transistor Q4 étant bloqué, ces diodes peuvent présenter un effet de charge capacitive non souhaitable sur les signaux présents sur les conducteurs de 20 sortie 31 et 32. Cet effet de charge est empêché, dans le système de l'invention, par application du déclenchement d'entrée, ou signal rythmé ,à travers la diode 45 et les conducteurs 46 et-36, au cathodes des diodes 33 et 34. Ce signal est un signal plus positif, qui polarise les diodes 33 et 34 en sens inverse, de façon à ce qu'elles présentent une impédance capacitive très supé-25 rieure aux signaux présents sur les conducteurs de sorties 31 et 32. Il va de soi que l'invention décrite est susceptible de.* nombreuses modifications ou variantes sans sortir de son cadre. 00445 6 2027880 REVENDICATIONS 1 - Amplificateur différentiateur comprenant deux dispositifs d'amplification ayant des bornes d'entrée de signal branchées pour une action différentielle, chacun ayant une borne de sortie de signal branchée à travers une impédance de sortie à une borne de polarisation commune, cet amplificateur étant caractérisé en ce qu'il comprend des trajets de shunt du courant comprenant un dispositif semi-conducteur branché aux bornes de sortie du signal des dispositifs d'amplification, une première source de courant constant branchée normalement pour alimenter, à partir de la première borne de polarisation, les impédances de sortie et les dispositifs semi-conducteur^ une seconde source de courant constant, branchée pour alimenter, à partir de la seconde borne de polarisation, les impédances de sortie et les dispositifs d'amplification et des dispositifs de déclenchement pour rediriger le premier courant constant à partir des trajets de shunt du courant vers l'amplificateur différentiateur. 2 - Amplificateur selon la revendication 1, caractérisé en ce que les dispositifs de déclenchement comprennent un interrupteur différentiel. 3 - Amplificateur selon la revendication 2, caractérisé en ce que les dispositifs de déclenchement comprennent un circuit de déclenchement ayant une sortie couplée pour commander l'interrupteur différentiel. 4 - Amplificateur selon la revendication 3, caractérisé en ce que le circuit de déclenchement comprend une seconde sortie couplée pour polariser en sens inverse les dispositifs semi-conducteurs. 5 - Amplificateur selon la revendication 1, insensible au bruit d'entrée à l'état normal d'attente, caractérisé en ce qu'il comprend un interr.upteur différentiel ayant un élément d'interruption normalement ouvert,en circuit avec les dispositifs d'amplification et un élément d'interruption normalement fermé en circuit avec les dispositifs semi-conducteurs, la première source de courant constant alimentant les impédances de sortie, et les dispositifs d'amplification et l'élément d'interruption normalement ouvert, ou les dispositifs semi-conducteurs et l'élément d'interruption normalement fermé qui lui est associé, un passage de retour commun, la seconde source de courant constant fournissant un courant qui se divise dans les impédances de sortie et les dispositifs d'amplification correspondants pour se recomposer dans un passage de retour , un signal de bruit entraînant un déséquilibre dans les courants à partir de la seconde source de courant constant dans les deux dispositifs d'amplification, et un déséquilibre 00445 7 2027880 égal et opposé dans les courants de la première source de courant constant à travers les passages de shunt du courant, les tensions des bornes de sortie du signal restant pratiquement équilibrées, et des moyens pour appliquer une impulsion de déclenchement à l'interrupteur différentiel pour rediriger 5 le premier courant constant des passages de shunt du courant vers l'amplificateur différentiateur, pour que celui-ci soit sensible au signal d'entrée. 6 - Amplificateur selon la revendication 5, caractérisé en ce que les moyens pour appliquer l'impulsion de déclenchement comprennent des dispositifs pour polariser simultanément les dispositifs semi-conducteurs en sens i inverse.