L'invention est du domaine des codeurs pour la transmission par impulsions codes (M.I.C.). Elle concerne un codeur M.I.C. à grande vitesse fournissant directement, à partir d'un niveau d'entrée analogique échantillonné couvrant une échelle de onze chiffres binaires (O à 2047], un codage comprimé selon une loi logarithmique normalisée par la Conférence Européenne des Administrations des P et T CcEPT), couvrant une échelle de sept chiffres binaires CD à 127). L'application principale est la transmission téléphonique. La présente invention se rapporte au problème du codeur à fonctionnement rapide pour signaux analogiques se présentant sous forme de prélèvements impulsifs, destiné principalement aux systèmes téléphoniques à modulation en impulsions codées (M.I.C.). On sait que, pour des raisons de rapport signal/bruit, la dynamique admise par un système de transmission est sensiblement plus réduite que celle des sons naturels, vocaux ou autres, ce qui a donné naissance à des dispositifs analogiques de compression des niveaux à l'émission, en connexion avec une expansion symétri- que à la réception. Dans le domaine de la modulation en impulsions codées, la normalisation actuellement adopte sur la proposition de la CEPT utilise une loi de compression logarithmique permettant de faire une compression numérique à l'démission et une expansion numérique symétrique à la réception. La caractéristique de compression est donnée par les relations suivantes Soit E la tension d'entrée maximale pour laquelle il n'y a pas de limitation max de crête E la valeur instantanée de la tension d'entrée x = E le niveau normé i B = n9goXre d'échelons de quantification de part et d'autre du point milieu de la gamme ; i = rang de l'échelon de quantification à partir du milieu de la gamme. On pose y = La caractéristique de compression est définie par les relations suivantes E y= Ax O A I E/A - I max 1 + Log A (Log = logarithme népérien). A = 87,6 il existe de nombreuses versions du codeur MIC linéaire. Ils fonctionnent en général par comparaison du niveau échantillonné d'entrée avec le niveau milieu de gamme, niveau de référence N0. si le niveau est inférieur à NO, on le double o et on le compare à nouveau à No etc. ; si le niveau présenté N est supérieur au niveau N0. on double la différence N - N et on recommence la comparaison.Une o o des variantes les plus rapides de ce types de modulateur MIC est décrite dans ze brevet français n0 1 56S 669. A partir d'un tel codeur linéaire, il faut appliquer la loi de compression ci-dessus pour obtenir le code normalisé. Cela peut se faire par des moyens numériques. Mais à partir d'un codeur rapide on aboutit ainsi à des temps de codage relativement longs. Si on ambitionne des cadences de codage de plus de 10 mégabits, un tel procédé est inapplicable. L'invention parvient à fournir un codage à cette cadence élevée par un ensemble d'étages présentant à leurs sorties un ensemble de grilles de niveaux matérialisant directement la loi de compression normalisée, ce qui fait qu'en appliquant le niveau échantillonné à l'entrée de l'appareil, on recueille à la sortie de chaque étage les chiffres binaires respectifs codant ledit niveau selon ladite loi. L'information s'écoule dans un seul sens sans processus récurrent. La seule limitation de vitesse est donnée par le-temps de transit de chaque étage, mais ce temps peut être réduit à une valeur très faible (10 nus). DESCRIPTION La figure I est un graphique qui montre la loi de compression effectivement suivie La figure 2 est un tableau de valeurs numériques La figure 3a est le schéma d'un organe fondamental, et les figures 3b à 3d servent à comprendre le fonctionnement de l'organe fondamental ; La figure 4 est un schéma d'une forme de réalisation de l'appareil de l'invention ;; La figure S est le schéma de principe du premier étage La figure 6 donne le schéma des étages 2 et 4 La figure 7 donne le schéma de l'étage 3 La figure 8 donne ie schéma des trois étages 5, 7, 9 J La figure 9 donne le schéma des deux étages 6 et 8 Les figures 10 à 18 sont des graphiques de diverses grandeurs électriques en fonction du signal d'entrée La figure 19 contient un ensemble de graphiques montrant comment s'effectue le codage. La figure 20 est un tableau qui montre les valeurs des signaux binaires A, B, .... H entre O et 32. FIGURE 1 - La figure I.est une courbe en ligne brisée qui constitue une approximation en sept segments de la loi de compression définie par les équations [13 et (2). La courbe est donnée pour une seule polarité des niveaux d'entrée. En fait le codeur admet les niveaux positifs et négatifs : le premier bit du mot de code est consacré à l'identification du signe. Par cet artifice, la courbe à sept segments de la figure 1 est équivalente à une courbe complète en breize segments couvrant les niveaux des deux polarités, avec un segment médian et. six segments de chaque côté, l'ensemble étant symétrique par rapport au point zXro, w Ls -segments successifs ont des pentes dans le rapport 1/2. Le premier couvre - 1/128 en abscisse et O - 2/8 en ordonnée. Le deuxième couvre 1/128 - 1/64 en abscisse et 2/8 - 3/8 en ordonnée. Le troisième couvre 1/64 - 1/15 en abscisse et 3/8 - 4/8 en ordonnée.Le quatrième couvre 1/16 - 1/8 en abscisse et 4/8 - 5/8 en ordonnée. Le cinquième couvre 1/8 - 1/4 en abscisse et 5/8 - 8/8 en ordor=inEé. Le sixième couvre 1/4 - 1/2 en abscisse et 6/8 - 7/8 en ordonnée. Le septième couvre 1/2 - 1 en abscisse, et 7/8 - 1 en ordonne. FIGURE 2 - La figure 2 est un tableau de correspondance des amplitudes des signaux avant et après compression. La donne Id donne les valeurs de niveaux avant compression en numération décimale, la colonne Ib en numération binaire. La colonne IId donne les valeurs après compression en numération décimale, la colonne IIb en numération binaire. La colonne III indique la valeur de la pente du segment correspondant. Le codage de chaque niveau est donné par un mot de huit bits, dont le premier fournit le signe et les sept autres la valeur numérique après compression. FIGURES sa sud - La figure 3a est un schéma d'un organe fondamental, en soi connu, dénornmé convertisseur-détecteur. C'est essentiellement un amplificateur opérationnel A à double boucle de contre-réaction. L'une est constituée par une résistance r1 et une diode d1, l'autre est constituée par une résistance r2 et une diode d2. Le point commun aux deux diodes cathode de d1, anode de d2) est connecté à la sortie de l'amplificateur ; le potentiel en ce point est v1. A l'extrémité de r1 on a le potentiel v2, à l'extrémité de r2 le potentiel v Le montage est complété par un dispositif d'injection de courant à l'extérieur des boucles de contre-réaction : en série avec r1 il y a une résistance r parcourue par un courant i2, en série avec r2 il y a une autre résistance de même valeur ohmique r qui est parcourue par un courant i3. Ces deux résistances r ont un point commun q qui est relié d'una part à une source continue +U par une résistance r' parcourue par un courant i'. Le potentiel v1 est appliqué à un détecteur de polarité Equi, par un résedu-'dè deux diodes d3, d4, ayant un point commun b, peut commander ou interdire l'injection d'un courant i" à la sortie q du montage, par l'intermédiaire d'une résistance r" connectée entre ledit point b et une sourca à -U. Le courant à la sortie e la valeur i2 +i3 + il - il. Une tension e est appliquée à l'entrée p à travers une résistance rO. La figure 3b montre la variation de v1 en fonction de e. Pour e négatif la diode d1 est bloquée, le gain de l'étage est déterminé par le rapport des résistanoes r2/rO. Pour e positif, c'est la diode d2 qui est bloquée, le gain de l'étage est déterminé par le rapport des résistances r1/ro On admet dans le cas présent que le premier rapport est égal à 1, et le deuxième égal à 2. On en déduit la caractéristique de la figure 3b. La figure 3c montre l'allure de la tension v2 : elle est nulle pour e O. La figure 3d montre l'allure de la tension v3 : elle a une pente égale à -1 pour e O. Le point de sortie q est connecté à l'entrés d'un montage identique. En principe il est au potentiel de la masse. FIGURE 4 - La figure 4 est un schéma d'ensemble simplifié à l'extrême d'un codeur selon l'invention. Il comporte neuf étages numérotés de 1 à 9 de bornes d'entrée respectives J,K,L,M,N,P,W,X,Y. La sortie est en Z. Chacun des étages 1 à 9 sera décrit ci-dessous en se référant aux figures 5 et suivantes. En dérivation sur chacun des étages il y a un détecteur de signe, ; E 9. On en extrait en S, A, B, C...G, H, respectivement des valences O ou 1. Une horloge q opère le prélèvement de ces signaux à des instants repérés par T1....T8. Deux cas sont à considérer 10 Si on a A.6.C = 1, on prélève aux instants T1....T8 les bits S, A, B, C, D, E, F, G, respectivement. Si on a A.B.C = O, on prélève aux instants T1....T8 les bits S, A, B, C, E, F, G, H, respectivement. On reviendra sur ce point ci-dessous. Ces deux types de prélèvement sont symbolisés par les deux tableaux placés au bas de la figure 4. Les figures 5 à 9 donnent les schémas de principe des divers groupes d'étages. FIGURE 5 - Le premier étage, de bornes J, K, comprend un amplificateur A1, deux boucles de contre-réaction [R13, diode d11 ; R14, diode 12 une résistance de retour masse R16, une résistance de sortie R15, parcourue par un courant Iîs une résistance d'injection du courant d'entrée à la sortie R12, parcourue par un courant 112 La somme des courants I1 = I + I12 reçoit une addition de courant I17 par une résistance R17 connectée à une borne d'alimentation +U. Le premier étage contient encore un détecteur du signe de V1 sortie de l'amplificateur), qui fournit une information S sur le signe d'une tension E appliquée entre la borne J et la nasse. FIGURE 6 - La figure 6 donne le schéma des étages 2 et 4. Les notations des résistances et diodes sont évidentes. Ce schéma diffère de la figure 5 par la suppression de résistances équiva- lentes à R11 et R12. Il se rapproche du schéma de base de la figure 3a, avec cette différence que les sources +U, -U, sont inversées, et que la polarité des diodes d'aiguillage, d23 t433 et d24 (443 est également inversée. Dans l'amplificateur 4, il n'y a pas à la sortie N d'injection de courant en provenance de la source -U. C'est pourquoi l'indice 28 n'a pas-eté marqué à fauté de la résistance R27. FIGURE 7 - La figure 7 donne le schéma de l'étage 3. Il est identique au schéma de base de la figure 3a. FIGURE 8 - La figure 8 donne le schéma des trois étages 5, 7, 9. C'est un simple amplificateur inverseur à contre-réaction de gain -2, avec résistance de sortie R 75 95 et injection d'un courant à la sortie à partir de la source +U à travers une résistance R57 77. 97. Un autre courant est injecté à la sortie en provenance de la source -U à travers une résistance R58, 78 98 sous la commande des diodes d'aiguillage d53, 73, 93 et d54 74, 94' elles-mêmes soumises-au détecteur de signe A 5 7 S 6, FIGURE 9 - La figure 9 donne le schéma des deux étages 6 et 8. Elle est semblable à la figure 8, la seule différence est que la polarité des diodes d'aiguillage td63 83 et d84,84) est inversée. FONCTIONNEMENT Le fonctionnement du montage qui vient d'être décrit est basé sur les processus suivants a) Du fait de l'existance, dans les étages I à 4, de deux boucles de contre-réaction, dont une seule est en service pour une polarité donnée, et l'autre pour la polarité inverse, on obtient pour les tensions de sortie [Vi) et pour les courants de sortie CI ) des pentes différentes pour les parties positives et pour les parties négatives. b) Par l'injection d'un courant calibré à la sortie d'un étage, sous la commande du détecteur de signe à. correspondant, on obtient une translation verticale des segments d'une polarité, sur une hauteur bien définie. Ces deux processus sont utilisés concuremment dans les étages 1 à 4. Dans les étages 5 à 9, seul le deuxième est utilisé. Il en résulte chaque fois un doublement du nombre des segments. FIGURE 10 - La figure 10 a trait au fonctionnement du premier étage, détecteur de signe du signal échantillonné. Il a un schéma particulier figure 5) comportant, à la sortie de l'étage une injection du courant d'entrée par la résistance R12. Le courant I15 est nul pour E O. Le courent I12 a uniformément une pente de +1. Il en résulte un courant I1 = I15+I12 qui a une pente de +1 pour E 0 : quel que soit le signe de E, le courant I1 a la même valeur, pour un même module de E. Le signe de E a été exprimé par la valence du signal S de sortie de A1 : à partir de ce point, on ne traitera que la polarité positive; Les valeurs de pente sont portées entre parenthèses. Pour la suite du traitement, on ajoute le courant I17, ce qui fournit le courant I1 + I17 qui a dans le demi-plan positif une pointe de hauteur 1 et dans le demi-plan négatif va jusqu'aux valeurs de crête 15, en unités arbitraires. FIGURE 11 - La figure 11 donne la valeur de V2 en fonction de E. Le deuxième étage (figure 6) permet de détecter l'état d'équilibre A [figure 4). Le rapport des résistances R23 à R24 est de 16 à 1. Il en résulte pour le signal V2 des pentes de la partie positive et négative dans le rapport de 1 à 16, tandis que les hauteurs respectives des segments sont dans le rapport de 15 à 16. Le détecteur A2 traduit un état logique zéro pour un rapport E/E donné par max A = O pour O max 16 A = 1 dans les autres intervalles. FIGURE 12 - La figure 12 donne la valeur de I2 en fonction de E. Lorsque A = O, un courant I28 est ajouté aux sorties du deuxième étages, ce qui fournit le courant I2. FIGURE 13 - La figure 13 indique la forme du courant I2 + 127 à l'entrée du troisième étage. Le courant I27 est calibré de façon qu'il apparaisse une partie positive maximale de 3/4 et une partie maximale négative de 1/4. FIGURE 14 - La figure 14 donne la forme du signal V3 à la sortie de l'amplificateur A3 (figure 7). Le troisième étage permet de détecter l'état d'équilibre B. Les valeurs ohmiques des résistances R33 et R34 sont dans le rapport 1 à 4. Les valeurs maximales positives ont les amplitudes 4/7 et 3/7. les valeurs maximales négatives ont l'amplitude 3/7. Les segments ont les pentes, marquées sur la figure, en valeur absolue : C (4), (16Z, (643. Le détecteur de signe A3 traduit un état logique zéro pour les parties positives et un état logique 1 pour les parties négatives. C'est-à-dire qu'on a : B = 0 pour O 1 18 E B = T dans les autres intervalles. FIGURE 15 - Lorsque B = O, un couran-t I38 est retranché aux sorties de l'étage 3, il en résulte le courant 13 représenté sur la figure 15. Les pentes sont les mêmes que dans la figure 14. FIGURE 16 - A ce courant est ajouté un courant I37, il en résulte un courant I3 + I dont la forme est donnée par la figure 16. Les maximums positifs ont les 37 valeurs 1/2 et 1/4. Les maximums négatifs ont la valeur 1/2. FIGURE 17 - La figure 17 montre la forme de la tension V4 à la sortie de l'amplificateur A4 (figure 63. Le quatrième étage permet de détecter l'état d'équilibre C. Les résistances R43 et R44 sont dans le rapport de .2 à 1. Les maximums ont les amplitudes 1/3, 1/3 et 2/3. Les pentes ont toutes les valeurs binaires de 1 à 128. Le détecteur de signe à4 traduit un état logique zéro pour les parties négatives et un état logique 1 pour les parties positives. C'est-à-dire que pour E > O C = 1 pour les autres intervalles C prendra les mêmes valeurs pour E O pour les intervalles symétriques par rapport à E = O. FIGURE 18 - Lorsque C = O, un courant I48 est ajouté aux sorties de l'étage de façon à fournir le courant 14 qui est représenté dans la figure 18. Les maximums ont les valeurs 1/2 et 1/2. Les pentes ont toutes les valeurs binaires de 1 à 256. FIGURE 19 - La figure 19 contient huit graphiques A, B ....G, H, représentant les valences des sept bits constituant un mot de codage avec compression, pour des valeurs codées échelonnées de O à 127, correspondant à des niveaux d'entrée échelonnés de O à 2047. Pour faciliter la représentation graphique, deux échelles linéaires dans les modules sont dans des rapports de 1 à 16 couvrent en abscisse d O à 127 et de 128 à 2047 respectivement. A part le bit de signe S, il y a sept bits proprement numériques. Pour la condition logique A.B.C = 1, c'est-à-dire nombre N N W 16, les signaux utilisés sont S, A, B, C, E, F, G, H. FIGURE 20 - La figure 20 est un tableau qui en liaison avec la figure 19 donne la valeur des signaux binaires A H entre O et 32. On voit que le signal A est zéro en permanence : il prend la valeur 1 pour 128. Le signal B est zéro jusqu'à 31 et prend la valeur 1 pour 32. Le signal C est zéro jusqu'à 15 et prend la valeur 1 de 16 à 31, puis de nouveau zéro à 32. Le signal D est zéro jusquà 7, puis prend à 8 la valeur 1 qu'il conserve indéfiniment. Le signal E est zéro jusqu'à 3, prend la valeur 1 de 4 à 7, puis zéro de 8 à 11, 1 de 12 à 15. A partir de 16, sa périodicité qui était de 4 passe à 8 valeur zéro de 16 à 23, puis 1 de 24 à 31, etc. Le signal F a la périodicité 2 de O à 15, puis la périodicité 4 à partir de 16. Le signal G a la périodicité 1 de O à 15, puis la périodicité 2 à partir de 16. Le signal H a la périodicité 1/2 de O à 15 gamme dans laquelle il n'est pas utilisé), puis la périodicité 1 à partir de 16. Le signal D, qui reste indéfiniment égal à 4 à partir de 8, ne transmet plus d'information, et n'est plus exploité à partir de 16. Le signal H, qui n'est pas utilisé de O à 15, est utilisé à partir de 16. C'est grâce à ces particularités qu'on obtient une répartition des chiffres binaires selon la colonne IIb de la figure 2, avec une pente de 1 pour des signaux d'entrée de O à 31 colonne Id), une pente de 1/2 de 32 à 63, etc., selon la colonne III de la figure 2. AVANTAGES PARTICULIERS DE L'INVENTION Le codage est du type parallèle sans processus de récurrence, donc extrêmement rapide. On reconstitue la série des impulsions MIC par des prélèvements échelonnés de T1 à T8 sous la commande d'une horloge. Les circuits utilisés bénéficient d'une excellente stabilité à long terme. De plus la similitude des circuits entre eux facilite la fabrication en série. Bien entendu, on doit comprendre que l'invention ne couvre pas seulement le codeur à loi de compression normalisée selon le CEPT, mais a une portée tout à fait générale. REVENDICATIONS 1/ Codeur MIC à loi de compression, caractérisé en ce qu'il comprend des étages en cascade, dont les uns sont constitués par un convertisseur-détecteur à trois sorties formé par un amplificateur opérationnel à deux chemins de réaction comprenant une diode et une résistance ayant une valeur différente pour chacun des deux chemins, un réseau de sommation des courants de deux des sorties, un réseau d'addition de courants à ladite somme dEs courants de sortie comprenant des résistances, dont une est en série avec une diode, un circuit dételer de signa sur la troisième sortie qui d'une part fournit une commande pour ledit réseau d'addition et d'autre part fournit un signal logique de sortie ;; tandis que d'autres étages comportent un simple amplificateur opérationnel à contreréaction. avec ledit réseau d'additlcn et ledit circuit détecteur de signe. 2/ Codeur MIC à loi de compression selon la revendication 1, caractérisé en ce que l'étage d'entrée, servant de détecteur de signe comporte un réseau d'injection du courant d'entrée sur une sortie du convertisseur-détecteur. 3/ Codeur MIC à loi de compression selon la revendication 2, opérant une compression de O - 2047 à O - 127, caractérisé en ce qu'il comprend neuf étages, dont le premier sert à identifier le signe du niveau d'entrée, plus huit étages fournissant la valeur du niveau de sortie en numération binaire naturelle, sous forme de chiffres binaires A, B, C, D, E, F, G, H, et qu'il contient des moyens logiques pour utiliser les chiffres binaires A, B, C, D, E, F, G pour les valeurs d'entrée de O à 15, et les chiffres binaires A, B, C, E, F, G. H pour les valeurs d'entrée ds 16 à 2047.