L'invention concerne un dispositif de commutation pour liaisons de priorité et s'applique aux systemes a structure hierarchisée du type organe de contrôle centralise gerant plusieurs organes periphdriques. le nombre d'organe peripheriques etant gkneralement élevé les liaisons d'echanges entre l'organe de contrôle centralise et les organes periphériques sont communies et constituent un bus. On connait deja une solution cablee pour resoudre le probleme de priorite en cas d'appels simultanés de plusieurs organes peripheriques. Une telle solution est illustree figure I dans laquelle un organe de contrôle centralisé OC et des organes peripheriques, en abrege peripherique, PI, P2,... Pn sont relies entre eux par un bus BI et par une liaison de priorite PR ; chaque peripherique est relie au bus alors que la liaison priorite PR dessert tous les peripheriques en serie.On supposera par exemple que les peripheriques P2 et Pn appellent simultanement l'organe de contrôle centralise OC pour lui transmettre des informations pour ce faire ces peripheriques émettent une information d'appel sur le bus BI lorsque l'organe de contrôle centralise desire repondre a l'appel il affiche sur le bus BI les informations necessaires a l'echange et lance un signal de prise sur la liaison de priorité PR.Le peripherique P1 n'étant pas demandeur, fait suivre le signal de prise vers le peripherique P2 qui s'approprie la prise, puisque par hypothèse il est demandeur, et arrête ainsi la progession du signal de prise ; l'rechange a lieu entre le peripherique P2 et l'organe de contrôle centralise OC. Lorsque l'échange est termine l'organe de contrôle centralise reinitialise le bus et envoie un signal de prise sur la liaison de priorite PR ; si aucun nouvel appel ne s'est manifeste de la part d'un pdriphdrique de rang inferieur å n pendant l'echange entre l'organe de contrôle centralisé et le peripherique P2, le signal de prise progresse jusqu'au périphérique Pn, qui était demandeur en même temps que le peripherique P2, et l'echange lieu comme indique pour le périphérique P2. On voit donc que de cette manière les organes periphEriques sont traites selon une priorité bien de finie et sans equivoque. Dans les systemes devant assurer un fonctionnement permanent et, plus particulierement un fonctionnement en temps regel, un defaut d'alimentation au niveau d'un périphérique pose un probleme particulier. En effet, il faut assurer la continuité du signal de prise qui, normalement, passe en coupure dans le périphé rique en defaut. Un moyen classique consiste en un relais electromecanique, asservi a la tension d'alimentation du peripherique dont les contacts permettront de transmettre le signal de prise.Cependant un tel relais presente l'inconvenient d'être lent, de l'ordre de quelques millisecondes, entre l'instant de detection du defaut et sa fermeture, et ne peut assurer la continuite du signal de prise, d'où une interruption du signal de prise, si le peripherique est en defaut lors d'un signal de prise, qui n'est alors pas transmis integralement, donc correctement, au peripherique suivant qui ne peut alors exploiter valablement le signal de prise qu'il reçoit ; il faudra donc que l'organe de contrôle centralise envoie un nouveau signal de prise, ce qui se traduit bien evidoeinent par une perte de temps, ainsi qu'une perte d'information prejudiciable dans un fonctionnement en temps réel. L'invention a pour objet un dispositif de commutation assurant la continuite du signal de prise sur la liaison de priorite. L'invention a egalement pour objet un dispositif de commutation ayant un temps de commutation notablement plus petit que celui des dispositifs habituellement utilises. Un autre objet de l'invention est un dispositif de commutation fonctionnant avec une liaison de priorité du type coaxial, qui permet de fermer chaque extrémiste du coaxial, a l'entree et a la sortie du peripherique, sur son impedance caracteristique, et de supprimer les impedances caracteristiques pour assurer la transmission du signal de prise entre l'entree et la sortie du peripherique en defaut. Un dispositif de commutation pour liaison de priorite desservant en serie, à partir d'un organe de contrôle centralise, des peripheriques, chaque peripherique comportant notamment une source d'alimentation et un émetteur de rémission pour la reemission de signaux de prise semis par ledit organe de contrôle centralise sur ladite liaison de priorite reliée d'une part à une borne d'entrée et d'autre à une borne de sortie du peripherique, est caracterise par le fait qu'il est alimente par ladite source d'alimentation et qu'il comporte un circuit de detection de defaut, un circuit de commutation et un circuit de blocage, ledit circuit de detection de défaut etant alimenté par un potentiel délivre par ladite source d'alimentation et etant relie auxdits circuits de commutation et de blocage, ledit circuit de commutation étant connecte entre ladite borne d'entree et ladite borne de sortie, ledit circuit de blocage etant alimente par ledit potentiel et relie a une entree inhibition dudit emetteur de fiemission, de sorte que lorsque la source d'alimentation ntest pas en défaut le circuit de commutation est bloque et le circuit de blocage ne délivre pas de signal d'inhibition, le périphérique étant en fonctionnement normal, et que lorsque la source d'alimentation devient défectueuse le circuit de détection de défaut débloque par un signal, des que le potentiel (VA) atteint une valeur de seuil déterminée par ledit circuit de détection de défaut, lesdits circuits de commutation et de blocage, de sorte que le circuit de commutation relie directement les bornes d'entre et de sortie et que le circuit de blocage délivre un signal d'inhibition à l'émetteur de rémission après le déblocage du circuit de commutation et avant que l'émetteur de rémission ait un fonctionnement instable suite au défaut de la source d'alimentation afin d'assurer la continuité du signal de prise. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre d'exemples de réalisations illustrés par les figures annexées dans lesquelles La figure 2 représente une réalisation simple d'un dispositif de cocmutation pour liaisons de priorité. La figure 3 représente une réalisation plus élaborée d'un dispositif de commutation pour liaisons de priorité du type coaxial. La figure 4 représente en fonction du temps le potentiel d'alimentation du dispositif et l'état de certains éléments des figures 2 et 3. La figure 2 représente une réalisation simple d'un dispositif de commutation. Dans cette figure un périphérique P est relié à une liaison de priorité PR qui dessert, en série et a partir d'un organe de contrôle centralisé, tous les périphériques, coizie cela est présenté figure 1. La liaison de priorité PR est reliée à une borne d'entrée E et une borne de sortie s du périphérique. Le périphérique comporte de manière connue un récepteur 1, une logique de traitement 2 et un émetteur de réémission 3 en série, le récepteur étant relié en entrée a la borne entrée E, l'émetteur de réémission ayant sa sortie reliée a la borne de sortie S ; l'émetteur de réémission 3 sert réémettre le signal de prise sur la liaison de priorité PR. Le périphérique comporte, bien entendu d'autres organes qui, n'étant pas nécessaires à la compréhension de l'invention, ne sont pas représentés. Tous ces organes, ainsi que le récepteur, la logique de traitement et l'émetteur de rémission sont alimentés à partir d'une source d'alimentation non représentée. Ladite source d'alimentation délivre également une tension pour 11 alimentation du dispositif de commutation ; cette tension étant prise entre un potentiel VA et la masse, le dispositif de commutation est relié audit potentiel VA et a la masse du périphérique. Le dispositif de commutation comporte un circuit de commutation 4, un circuit de détection de défaut 5, et un circuit de blocage 6 qui sert è bloquer l'émetteur de reeission. Le circuit de commutation 4 comprend un transistor Ti et une résistance R3 reliée d'une part a la base du transistor T1 et d'autre part è la masse ; l'émetteur du transistor T1 est relié a la borne d'entrée E et le collecteur du transistor Tl est relié à la borne de sortie S. En cas de défaut de la source d'alimentation les bornes d'entrée et de sortie sont reliées par le transistor Ti. Le circuit de détection de défaut 5, qui sert è détecter un défaut de la source d'alimentation est relié au potentiel VA ; il comprend un transistor T2, deux résistances Ri, R2, une diode zener DZ, une diode dl. L'émetteur du transistor T2 est relié au potentiel VA ; il est -également relié b la masse par la résistance R1 en serie avec la diode zener DZ ; la base du transistor T2 est reliée, par la résistance R2, è un point commun a la résistance Ri et a la diode zener DZ ; le collecteur du transistor T2 est relié è la diode dl ; la diode dl est reliée a la base du transistor T1 du circuit de coltrnltation 4. Le circuit de blocage 6 comporte en série une diode d4 et deux résistances R17, R19, la diode d4 étant reliée au collecteur du transistor T2, la résistance R19 étant reliée à la masse ; un condensateur C1 est connecté entre la masse et un point commun aux résistances R17 et Po19 ; le circuit de blocage comporte également deux transistors T6 et T7 et deux résistances R15 et R16 ; la hase du transistor T7 est reliée au point commun aux résistances R17 et R1 ; le transistor T7 a son collecteur relié au potentiel VA par la résistance R16, et son émetteur relié à la masse ; le transistor T6 a sa base reliée au collecteur du transistor T7, son collecteur relié au potentiel VA par la résistance R15 et son émetteur relié à la masse ; le collecteur du transistor T6 est également relié a une entrée inhibition de l'émetteur de rémission 3. Le fonctionnement du dispositif de la figure 2 est le suivant ; on supposera tout d'abord, uniquement pour simplifier l'exposé du fonctionnement, que l'amplitude du signal de prise est inférieure à la valeur du potentiel VA, et a par exemple la valeur moitié, soit VA/2. La diode zener DZ a une tension aux bornes dite tension de référence VZ, en dessous de laquelle le potentiel VA est considéré comme incorrect. Lorsque le périphérique P est en fonctionnement normal, le potentiel VA est supérieur à la tension de référence VZ de la diode zener DZ, et le transistor T2 débite. Les résistances Rl et R2 sont dimensionnées de manière à ce que le transistor T2 fonctionne dans sa zone de saturation ; il en résulte que le potentiel sur la base du transistor T1 est positif ; On a en effet Vb (T1) = VA - Vec (T2) - V (dl) avec Vb (T1) potentiel sur la base du transistor T1 Vec (T2) tension émetteur collecteur du transistor T2 à l'état passant V(dl) chute de tension dans la diode dl Ainsi quel que soit l'état-du signal de prise, le transistor T1 reste bloqué et n'a aucune action. Si l'alimentation du périphérique devient défectueuse le potentiel VA décroit, et dès que sa valeur est inférieure à la tension de référence VZ le transistor T2 se bloque ce qui supprime le blocage du transistor T1 puisque sa base n'est plus polarisée. Lors de l'apparition d'un signal de prise à la borne d'entrée E, le transistor T1 devient passant, ce qui se traduit par l'apparition d'une résistance très faible, celle équivalent à la résistance éetteur/collecteur du transistor T1 à l'état passant, entre les bornes d'entrée E et de sortie S ; le signal de prise est donc transmis au périphérique suivant sans passer par le périphérique P dont l'alimentation est défectueuse. L'alimentation du transistor T1 est fournie par le signal de prise lui même ce qui n' affecte pratiquement pas ce signal ; en effet le courant de base nécessaire è la conduction du transistor T1 est ss fois plus petit que le courant transmis, ss étant le gain en courant du transistor Tl. On voit donc que la transmission du signal de prise par le transistor T1 est parfaitement indépendante de la valeur du potentiel VA délivré par l'alimentation incriminée. D'autre part, lorsque le transistor T2 débite, c1est-a-dire lorsque le potentiel VA n'est pas défectueux, le transistor T7 est passant et bloque le transistor T6 qui n envoie pas de signal sur l'entrée inhibition de l'émetteur de réémission 3. Dès que le transistor T2 se bloque, il supprime le blocage du transistor T1 comme cela a été dit, et il bloque le transistor T7 ; le transistor T7 n'étant plus passant le transistor T6 devient passant et envoie un signal sur l'entrée inhibition de l'émetteur de réémission 3.Le condensateur C1 permet de retarder l'instant de blocage du transistor T7 par rapport à l'instant de blocage du transistor T2, de sorte que l'émetteur de rémission 3 n'est inhibé qu'après que le transistor T1 soit devenu passant, ce qui assure la continuité de la transmission du signal de prise. Certaines précautions doivent être prises en ce qui concerne le fonctionnement de l'émetteur de réadmission 3 et du transistor T6 ; elles seront explicitées lors de la description de la figure 4, ces mêmes précautions devant être prises dans le mode de réalisation représenté figure 3. Le dispositif de la figure 2 convient pour de nombreux système ; cependant lorsqu'il s'agit de systèmes devant fonctionner des vitesses élevées, comme cela est notamment le cas en informatique, la liaison prise est du type coaxial, et le coaxial doit autre fermé sur son impédance caractéristique àl"entrée et la sortie de chaque périphérique ; il est bien entendu toujours nécessaire que le signal de prise soit transmis sans interruption si la tension d'alimentation d'un périphérique devient défectueuse lors de l'arrivée d'un signal de prise, mais de plus il faut supprimer les résistances d'adaptation du coaxial à l'entrée et à la sortie du périphérique en défaut pour éviter tout affaiblissement du signal de prise afin qu'il soit transmis intégralement. Le dispositif de connutation représenté a la figure 3 est plus élabore que le dispositif de la figure 2 et répond a ce problème. Dans cette figure 3 la liaison de priorité PR est du type coaxial, et il est nécessaire que chaque extrémité du coaxial reliée respectivement la borne d'entrée E et è la borne de sortie S, soit fermée sur son impédance caractéristique pour un fonctionnement correct lorsque le périphérique P n'est pas en défaut. Dans la figure 3, on retrouve le circuit de commutation 4, le circuit de blocage 6, le transistor T2 et la diode dl du circuit de détection de défaut 5, ainsi que le périphérique P avec son récepteur 1, sa logique de traitement 2 et son émetteur de réénission 3, de la figure 2. Le dispositif de commutation de la figure 3, comporte un circuit de détection de défaut 7 différent de celui de la figure 2 ; il comporte en outre deux circuits d'adaptation d'impédance 8 et 9, identiques, qui permettent de fermer chaque extrémité du coaxial de la liaison de priorité PR sur son impédance caractéristique. Le circuit de détection de défaut 7 comporte : un diviseur de tension constitué par quatre résistances, R4, R5, R7, R18 en serie et un condensateur C2, un tran- sister T3, trois résistances R6, R20, R21, une diode zener DZ1, un transistor T2 et une diode dl, une diode d3 en série avec une résistance R8 ; la résistance R4 est reliée au potentiel VA et la résistance R18 est reliée à la masse, le condensateur C2 étant connecté entre la masse et un point commun aux résistances R4 et R5 ; le transistor T3 a sa base reliée t un point commun aux résistances R7 et R5, son collecteur relié au potentiel VA a travers deux résistances R20, R21 en série, son émetteur relié au potentiel VA par la résistance R6 et à la masse par la diode zener DZ1 ; le transistor T2 a son émetteur relié au potentiel VA, sa base reliée a un point commun aux résistances R20 et R21, et son collecteur relié la diode dl elle morne reliée la base du transistor-T1 du circuit de commutation 4 ; le collecteur du transistor T2 est relié a la diode d4 du circuit de blocage -6 ; la diode d3 est reliée au collecteur du transistor T2 et la résistance R8 est reliée à un point commun aux résistances R7 et R18. Le circuit d'adaptation d'impédance 8 est constitué par trois résistances 29, P;, Pl3 et un transistor T4 ; le transistor T4 a son collecteur relié a la borne d'entrée E par la résistance R9, son émetteur relié a la masse, Sa base reliée a la masse par la résistance R13 et reliée à une résistance R11. le circuit d'adaptation dtimpedance 9 est constitué par trois résistances R10, R12, R14 et un transistor T5 ; le transistor T5 a son collecteur relié à la borne de sortie S par la résistance R10, son émetteur relié à la masse, sa base reliée a la masse par la résistance R14 et reliée å la résistance R12. Les résistances R11 et R12 sont reliées entre elles et leur point commun est relié au collecteur du transistor T2 par une diode d2. Les éléments correspondants des circuits d'adaptation d'impédance 8 et 9 sont identiques. La diode zener DZ1 définit un potentiel de référence en dessous duquel le dispositif de commutation deviendra actif. En fonctionnement normal, le potentiel VA ayant sa- valeur normale, les transistors T2, T3, T4, T5, T7 sont passants et les transistors T1 et T6 sont bloqués. Le transistor T2 a pour rôles, dans l'état passant : l'inhibition du transistor T1, la commande des transistors T4 et T5 qui étant passants assurent l'adaptation de la liaison de priorité, la commande du transistor T7 qui étant passant bloque le transistor T6, et enfin l'alimentation de la liaison diode d3 résistance R8 qui permet d'assurer un phénomène d'hystérésis lors du changement d'état du transistor T2, phénomène indispensable dans le cas de décroissance lente ou fluctuante du potentiel VA. Lorsque le potentiel atA devient inférieur a une valeur définie par la diode zener DZ1 et le diviseur de tension R4, R5, R7, 518, on admettra, ce qui est le cas le plus fréquemment, que le potentiel atA décrit lentement par rapport a la vitesse de comnutation du dispositif de comutation. Le transistor T3 se bloque ce qui entraine le blocage du transistor T2, et en se bloquant le transistor T2 renforce le blocage du transistor T3 ; ceci permet avec le phénomène d'hystérésis mentionné précédemment d'éviter un fonctionnement instable en cas de décroissance très lente du potentiel VA, et accélère le changement d' étant Le transistor T2 étant bloqué, le transistor T1 n'est plus inbibé et peut donc transmettre un signal de prise. Par ailleurs les transistors T4 et T5 se bloquent quand T2 se bloque, et leur blocage entraine la suppression des résistances R9 et R10 puisque les résistances entre la borne d'entrée E et la masse d'une part, et la borne de sortie s et la masse d'autre part deviennent très grandes, les résistances Rn et R10 devenant alors indésirables.Enfin le blocage du transistor T2 entraine, corme dans la figure 2, le blocage du transistor T7 ; le transistor T7 en se bloquant débloque le transistor T6 qui débite alors pendant un certain temps fonction de la décroissance du potentiel VA ; lorsque le potentiel VA tombe au dessous d'une certaine valeur, qui dépend des caracteristiques de fonctionnement du transistor T6, le transistor T6 ne conduit plus. Dans les deux figures 2 et 3, le signal délivré par le transistor T6 pendant son temps de conduction a pour rôle d'inhiber l'émetteur de rémission 3 pendant un intervalle de temps conpris entre un instant postérieur à celui où le potentiel VA atteint une valeur dite de seuil et un instant postérieur a celui ou ledit potentiel VA a atteint une valeur telle que le fonctionnement dé l'émetteur de réémission 3 n'est plus possible ; ceci sera explicite a l'aide de la figure 4. Comme dans la figure 2 le condensateur Cl permet de retarder le blocage du transistor T7 par rapport au blocage du transistor T2, ce qui entraine un retard au déblocage du transistor T6 ; ce retard sera explicité également à l'aide de la figure 4. La figure 4 représente, en fonction du temps la courbe de variation du potentiel VA, ltétat E(T2) du transistor T2, l'état E(3) de l'émetteur de réémission 3, l'état E(T6) du transistor T6, et l'état E(T1) du transistor T1 ; le niveau haut de ces états représente l'état passant des transistors et l'état actif de l'émetteur de réémission. La courbe représentant le potentiel VA comporte d'abord une partie horizontale jusqu'au point F où le potentiel VA a une valeur VAN correspondant à sa valeur normale. A partir du point F le potentiel 1'A est supposé devenir défectueux, et décroit jusqu'a la valeur zéro.La décroissance a été supposée etre linéaire, mais bien entendu dans la réalité il peut en être différemment, Dans la partie décroissante les points S, A, B, C, D, correspondent è des valeurs décroissantes VA(S) VA(A), YA(B), VA(C), VA(D) du potentiel VA. Lorsque le potentiel VA décroit il prend la valeur lrA(S), cette valeur correspond au seuil de fonctionnement du dispositif de comoutation ; ledit seuil est donné soit par la diode zener DZ dans la figure 2, soit par l'ensemble diode zener DZ1 et pont diviseur de tension (R4, R5, R7, 918) dans la figure 3. Le potentiel VA ayant la valeur VA(S) le transistor T2 se bloque et débloque le transistor T1 qui prend l'état passant, ce qui signifie qu'il peut transmettre un signal de prise s'il en arrive un, ou transmettre un tel signal de prise si le potentiel VA devient défectueux pendant un tel signal. Lorsque le transistor I7, se bloque, avec un certain retard At par rapport au transistor T2, le potentiel VA a pris la valeur VA(A) ; le transistor T6 devient passant et délivre un signal d'inhibition à l'metteur de rémission 3 qui cesse d'être actif, c'est-à-dire qu'il ne peut plus transmettre de signal de prise. Lorsque le potentiel VA atteint la valeur VA(D) le transistor T6, qui est alimenté par le potentiel VA, ne conduit plus, sa tension d'alimentation étant trop faible. Le potentiel "A étant délivré par la source d'alinentation située dans le périphérique, les décroissances du potentiel VA et de la tension de ladite source d'alimentation alimentant l'émetteur 3 de rémission sont liées. Lorsque le potentiel VA a une valeur comprise entre les valeurs VA(B) et VA(C), la tension alimentant l'émetteur de reemission 3 a diminué dans le mime rapport que le potentiel VA. Les points B et C correspondant aux potentiels VA(B) et VA(C) définissent une zone de tension a laquelle correspond une zone de tension d'alimentation de 1' émetteur de reemission 3 dans laquelle son fonctionnement ne peut être garanti, ce fonctionnement étant instable.Quand le potentiel VA est inférieur à la valeur VA(C) l'émetteur de réémission ne fonctionne plus. Il est donc nécessaire que le fonctionnement de l'émetteur de rémission 3 soit inbibé au moins dans toute la zone de tension VA(B) - VA(C) ; pour cela le transistor T6 doit être passant avant que le potentiel VA ait la valeur VA(B) et doit cesser de fonctionner, pour cause de tension d'alimentation trop faible, pour une valeur VA(D) du potentiel inférieure à VA(C). On voit donc que le retard At au blocage du transistor T7 qui débloque le transistor T6, doit pitre inférieur a tB-tS, tB et tS étant les temps correspondant aux points B et S ; ce retard est fonction des caractéristiques des éléments constituant le dispositif de commutation, sans le condensateur C1 ; la valeur du condensateur C1 est déterminée en fonction du retard obtenu sans lui ; si ce retard est trop petit, par exemple inférieur a (tB-tS 4, la valeur du condensateur est déterminée de façon à ce que le retard soit au moins égal a (tB-tS) 4. De cette manière l'émetteur de rémission cesse d'être actif après que le transistor T1 soit devenu passant, de sorte que si le potentiel VA devient défectueux pendant qu'un signal de prise est reçu a 11 entrée E du périphérique la transnission du signal de prise est assurée, Bien entendu le circuit de détection de defaut 7, de la figure 3 peut être utilise lorsque la liaison de priorité PR n'est pas du type coaxial, corme cela est le cas dans la figure 2, dans laquelle on peut donc remplacer le circuit de détection de défaut (5) par celui de la figure 3, qui donne une meilleure précision sur la tension de seuil VA(S) du potentiel VA pour laquelle celui-ci est considéré défectueux, ainsi qu une vitesse de commutation plus grande pour le dispositif de commutation. L'invention s'applique avantageusement aux centraux téléphoniques. RE"E''DTCaTIONS 1/ Dispositif de commutation pour liaisons de priorité desservant en série, à partir d'un organe de contrôle centralisé, des periphériques, chaque périphérique comportant notamment une source d'alimoentation et un metteur de reenission pour la réémission de signaux de prise émis par ledit organe de contrôle centralisé sur ladite liaison de priorité reliée d'une part a une borne d'entrée et d'autre a une borne de sortie du nériphérique, caractérisé par le fait qu'il est alimenté par ladite source d'alimentation et qutil comporte un circuit de détection de défaut (5 ou 7), un circuit de commutation (4) et un circuit de blocage (6), ledit circuit de détection de défaut étant alimenté par un potentiel CVA) délivré par ladite source d'alimentation et étant relié auxdits circuits de commutation et de blocage, ledit circuit de commutation étant connecté entre ladite borne d'entrée (E) et ladite borne de sortie (S), ledit circuit de blocage étant alimenté par ledit potentiel a une entrée inhibition dudit émetteur de réémission (3), de sorte que lorsque la source d'alimentation n'est pas en défaut, le circuit de commutation (4) est bloqué, le circuit de blocage ne délivre pas de signal d'inhibition, le périphérique étant en fonctionnement normal, et que lorsque la source d'alimentation devient défectueuse le circuit de détection de défaut (50u7) débloque par un signal dès que le potentiel (VA) atteint une valeur de seuil déterminée par ledit circuit de détection défaut, lesdits circuits de commutation (4) et de blocage (6) de sorte que le circuit de cosmutation relie directement les bornes d'entrée et de sortie et que le circuit de blocage délivre un signal d'inhibition à l'émetteur de réémission (3) après le déblocage du circuit de commutation et avant que l'émetteur de réémission ait un fonctionnement instable suite au défaut de la source d'alimentation, afin d'assurer la continuité du signal de prise. 2/ Dispositif de commutation selon la revendication 1, caractérisé par le fait que le circuit de commutation comporte un transistor (T1) et une résistance 3) ledit transistor ayant un émetteur relié a la borne d'entrée un collecteur relié a la borne de sortie, une base reliée d'une part la masse par ladite résistance et d'autre part au circuit de détection de défaut, et que le circuit de blocage comporte un premier transistor (T6) commandé par un deuxième transistor (T7) ledit premier transistor ayant un collecteur relié une entrée inhibition de l'émetteur de rémission (3), ledit deuxième transistor ayant une base reliée d'une part à la masse par une résistance (R19) et d'autre part 81 circuit de détection de défaut par une autre résistance (R! 7) en série avec une diode (d4), ledit deuxième transistor (T7) étant débloqué par le circuit de détection de défaut lorsque la source d'alimentation n'est pas défectueuse et ledit premier transistor (T6) étant bloqué par le deuxième transistor, et que le retard du signal d'inhibition par rapport au signal de déblocage délivré par le circuit de détection de défaut lorsque la source d'alimentation devient défectueuse est au moins égal a la sairne des tempos de commutation desdits premier et deuxième transistor. 3/ Dispositif de computation selon la revendication 2, caractérisé par le fait qu'on obtient un retard supplémentaire au retard du signal d'inhibition par rapport au signal de déblocage délivre par le circuit de détection de défaut en connectant un condensateur (C1) entre la base du deuxième transistor (T7) qui retarde le blocage du deuxième transistor par rapport au signal de blocage émis par le circuit de détection de défaut. 4/ Dispositif de commutation selon l'une des revendications 1, 2 ou 3, caractérisé par le fait que le circuit de détection de défaut (5) comporte un transistor (T2) avec un émetteur relié au potentiel (VA), une base reliée à la masse par une résistance (R2) en serie avec une diode zener tDZ) elle meme reliée au potentiel, par une résistance rR1) et un collecteur relié d'une part au circuit de conmutation (4) par une diode (dl) et d'autre part directement au circuit de blocage (6), ladite diode zener (DZ) déterminant le seuil du potentiel (VA) à partir duquel la source d'alimentation est considérée être en défaut. 5/ Dispositif de commutation selon l'une des revendications 1, 2 ou 3, caractérisé par le fait que le circuit de détection (7) comporte un transistor (T2) ayant un émetteur relié aù potentiel(VA), un collecteur relié d'une part au circuit de commutation par une diode (dl) et d'autre part directement au circuit de blocage (6), une base reliée d'une part au potentiel par une résistance (R21) et d'autre part a un collecteur d'un autre transistor (T3) par une autre résistance (R20), une base de 1' autre transistor (T3) étant reliée à un diviseur de tension (R4, R5, R7, R18) connecté entre le potentiel (VA) et la masse, et un émetteur etant relié d'une part au potentiel (VA) par une résistance (R6) et d'autre part à la masse par une diode zener (DZ1), et qu'il comporte en outre, entre le collecteur du transistor (T2) et un point du diviseur de tension voisin de la massue, un circuit constitué par une diode (d3) en série avec une résistance, ledit circuit donnant lieu a un phénomène d'hystérésis lors de la commutation des transistors (T2, T3), la diode zener (DZ1) et le diviseur de tension déterminant une tension a partir de laquelle la source d'alimentaton est considérée comme défectueuse. 6/ Dispostif de commutation selon la revendication 5, caractérisé par le fait, que la liaison de priorité étant du type coaxial il comporte deux circuits d'adaptation d'impédance (8,9) identiques reliés au collecteur du transistor (T2) du circuit de détection de défaut par une diode (d2), chaque circuit d'adaptation d'impédance comportant une première résistance (P.9, P10) relié a un collecteur d'un transistor (T4, T5) ayant un metteur a la masse et une base reliée d'une part a la masse par une résistance (Psl3 R14) et d'autre part a ladite diode (d2), ladite première résistance étant reliée, pour l'un des circuit d'adaptation dtimpedance (7) à la borne d'entre (E) et pour l'autre circuit d'adaptation d1impédance (8) a la borne de sortie (S). 7t Dispositif de commutation selon l'une des revendications 2 ou 3 caractérisé par le fait que le circuit de blocage a un temps de fonctionnement superieur a un temps correspondant a une zone de fonctionnement instable de l'emetteur de reemission (3) de sorte que ledit emetteur de rémission soit inhibé avant et apres ladite zone de fonctionnement instable, ladite zone étant comprise entre une tension de la source d'alimentation inférieure a celle pour laquelle le circuit de détection de considère ladite source en defaut, et une tension encore plus basse de ladite source d'alimentation a partir de laquelle émetteur de réémission ne fonctionne plus.