La présente invention se rapporte au domaine des circuits intégrés présentant de bonnes caractéristiques d'isolation et elle a trait plus particulièrement à un procédé de fabrication de dispositifs semi-conducteurs fai-5 sant intervenir des phases sélectives de diffusion et de traitement thermique pour isoler entre eux des composants du dispositif semi-conducteur ou circuit intégré obtenu. La technologie des circuits intégrés s'est considérablement développée ces dix dernières ÎO années mais il reste encore à résoudre de nombreux problèmes. L'un des problèmes essentiels consiste dans l'isolement correct des éléments entre eux du fait des écartements extrêmement ré-, duits existant entre les éléments. Par exemple, lorsqu'on incorpore un transistor de type PNP à un circuit intégré semi-conduc-15 teur, la surface de l'élément est recouverte d'une pellicule d'oxydej sauf les parties correspondant aux électrodes,de sorte qu'un canal de type-N est formé sur la surface de la région de collecteur de conductivité de type—P située en dessous de la pellicule d'oxyde. L'existence de ce canal introduit un risque 20 de génération d'un courant de fuite entre une région de base de type-N et une région d'isolation de type-N qui sert à isoler le transistor des autres éléments du circuit intégré» Ceci provoque une réduction de la tension de claquage entre le collecteur et la base du transistor et une augmentation de la capacité 25 parasite entre le collecteur et la base du transistor. L'invention a pour but de remédier aux inconvénients des réalisations connues et elle concerne un dispositif semi-conducteur perfectionné dans lequel une couche polycristalline d'une haute concentration en impuretés 30 est formée par des techniques de dépôt par évaporation dans la région de collecteur du transistor en vue d'entourer ou d'encercler la région de base en évitant ainsi la formation d'un canal de type-N sur la surface de la région de collecteur, tout en permettant la formation d'une électrode de collecteur sur celle-ci 35 à l'aide de moyens perfectionnés. On obtient ainsi un circuit intégré présentant d'excellentes caractéristiques d'isolation, une puissance élevée et taie capacité parasite réduite. L'invention s'étend également aux caractéristiques résultant de la description ci-après et des ^0 dessins annexés ainsi qu'à leurs combinaisons possibles. 69 17034 2 2009343 La description ci-après se rapporte aux dessins ci-joints représentant des exemples de réalisation de l'invention, dessins dans lesquels : - Les figures 1A à 1G montrent 5 schématiquement une séquence de phases intervenant dans la fabrication dfun transistor correspondant à un mode de réalisation de l'invention. - La figure 2 est une coupe à échelle grossie d'un transistor de type PNP fabriqué selon le 10 procédé de l'invention. - La figure 3 est une vue en plan du transistor de la figure 2 dont les parties sont représentées en vue arrachée de façon à montrer plus complètement sa structure. 15 - Les figures %A à sont des représentations schématiques montrant les différentes phases de la fabrication d'un circuit semi-conducteur intégré complet. La figure 1 représente un exemple de réalisation de l'invention, concernant la fabrication 20 d'un transistor de type PNP qui doit être incorporé à un circuit intégré semi-conducteur. La première phase consiste à préparer un substrat 1 formé d'un monocristal de silicium de type-N et d'une épaisseur prédéterminée, comme indiqué sur la 25 figure 1A. Le substrat 1 en silicium est recouvert sur sa face supérieure la_, sauf dans une zone centrale présélectionnée, d'une pellicule 2 de bioxyde de silicium en utilisant des procédés connus de masquage. Ensuite, une impureté de type-P est diffusée à haute concentration dans la partie du substrat 1 qui n'a pas 30 été recouverte de la pellicule 2 de bioxyde de silicium, en formant ainsi une région de haute concentration en impureté PT, correspondant à la région diffusée 3 de la figure 1B. Dans la phase suivante, la pellicule 2 de bioxyde de silicium est complètement enlevée,puis 35 on forme un site ou centre d'ensemencement polycristallin sur la région 3 de type-P de manière à entourer sa zone centrale, comme indiqué sur la figure 1C. Par exemple, le centre d'ensemencement 4 peut être constitué d'une mince couche de bioxyde de silicium déposée sélectivement dans la zone prédéterminée ^0 par des techniques de masquage. / 69 17034 2009343 La phase suivante consiste à former une couche intrinsèque déposée par évaporation sur toute la zone du substrat 1, y compris la zone recouvrant le site d'en semencement k, par des techniques classiques de dépôt par éva-5 poration et de grossissement de cristaux. Ceci permet d'obtenir sur le centre d'ensemencement k une région polycristalline 5' et une région monocristalline 5 sur les autres zones de la surface du substrat 1» Les zones monocristallines résultantes 5 ne sont pas complètement de type-I mais elles sont généralement de 10 type-N, en particulier lorsque la couche de silicium de type-N est déposée par décomposition thermique d'un halogènure de silicium. Ensuite, la structure résultante est soumise à un traitement thermique à des températures supérieures à 1000°C pour provoquer une interdiffusion des impuretés existantes» Ainsi, l'im-15 pureté de type-N du substrat 1 est diffusée dans la couche 5 qui a été formée par évaporation sur le substrat 1,tandis que l'impureté de type-P de la couche diffusée 3 est introduite par diffusion dans la couche 5 de façon à former une région 7 de type-P et de concentration en impureté inférieure à celle de la 20 couche diffusée 3i ce qui permet d'obtenir une région isolée 8 de type-P. L'impureté de type-P est également diffusée de la couche 3 vers le haut dans la région polycristalline 5 * et la vitesse de diffusion dans la région 51 est extrêmement élevée du fait de sa structure polycristalline, de sorte qu'on obtient 25 une diffusion d'impureté à haute concentration en un temps court ce qui donne à la région polycristalline 5' une caractéristique de type-P, cette région présentant une concentration en impureté supérieure à celle des autres régions de type-P. En même temps, des régions 9 de type-P et de haute concentration en impureté 30 sont formées dans les régions monocristallines adjacentes à la région polycristalline 51, comme indiqué en tirets sur la figure 1D. La phase suivante consiste à faire diffuser une impureté de type-N dans la région isolée 8 35 qui est entourée par la région polycristalline 5' par l'intermédiaire d'une ouverture ou évidement formé dans la pellicule 2 de.bioxyde de silicium servant de masque, ce qui établit une région de base 10, comme indiqué sur la figure 1E. Ensuite, une impureté de type-P et de concentration élevée est introduite 40 par diffusion dans une zone sélectionnée de la région de base 10 69 17034 k 2009343 de façon à former dans celle-ci une région d'émetteur 11, comme indiqué sur la figure IF» De préférence, l'impureté de type-P est diffusée dans la région polycristalline 5'' en même temps que la région d'émetteur 11 est formée en vue d5améliorer la concen-5 tration en impureté de la région polycristalline 5Ç- Après formation de la région d'émetteur 11, une autre couche de bioxyde de silicium est formée sur la couche 5 de type-N et elle est éliminée par décapage en des zones sélectionnées où des électrodes doivent être fixées 10 sur l'émetteur 11, la base 10 et le collecteur 8, ces zones étant constituées par les ouvertures ou évidements 12, 13 et l4. Ensuite, des couches d'aluminium ou d'un autre métal sont déposées en phase-vapeur sur les zones exposées par l'intermédiaire des ouvertures 12, 13 et 14 de façon à former des électrodes de 15 collecteur 15, de base l6 et d'émetteur 17) comme indiqué sur la figure 1G.. L'électrode de collecteur 15 est située sur la région polycristalline 5'» Le transistor final 18 a été représenté sur les figures 2 et 3° L'électrode d'émetteur a été 20 désignée par E, l'électrode de base par B et l'électrode de collecteur par C. Avec cette disposition, puisque la région polycristalline 5' de haute concentration en impureté et la région 9 de haute concentration en impureté adjacente 25 sont formées dans la région de collecteur 8 entourant la région de base 10, aucun canal de type-N n'est formé dans la région polycristalline 5' sur la surface de la région de collecteur 8 située en dessous de la pellicule d'oxyde, ce qui empêche la génération d'un courant de fuite entre le substrat 1 de type-N 30 et la région de base 10 de type-N. En outre, les surfaces de la région de collecteur 8 qui sont situées à l'intérieur et à l'extérieur de la région 9 de haute concentration en impureté sont des régions de type-N de haute résistance comme indiqué précé-35 demment. La zone située à l'intérieur de la région 9 a un effet similaire à celui d'une partie de la région de base et elle forme une jonction PN entre elle et la région 9, et la zone située à l'extérieur de la région 9 forme également avec celle-ci une jonction PN = Ceci améliore la tension de claquage de la ko jonction entre la base et le collecteur du transistor à proximité 69 17034 5 2009343 de sa surface et par conséquent les caractéristiques d'isolement. En outre, puisque la région polycristalline 5 présentant une haute concentration en impureté est liée de façon continue à la couche diffusée 39 le collecteur peut être commodément connecté 5 à des éléments de circuit extérieurs par l'intermédiaire de l'électrode de collecteur 15 placée sur la région polycristalline 5' ; en outre, la résistance du collecteur 8 dans le sens longitudinal, c'est-à-dire sa résistance de saturation, peut être sensiblement réduite. 10 La présence de la région poly cristalline 5' et des régions 9 de haute concentration en impureté adjacentes à celle-ci réduit la capacité parasite entre le collecteur et la base du transistor» Un autre exemple de l'inven-15 tion, concernant la fabrication d'un circuit intégré semi-con-ducteur, a été représenté sur les figures 4A à Dans la pre mière phase, il est prévu un substrat 101 en silicium formé par exemple d'une matière de conductivité de type-P, qui a une résis-tivité comprise entre 4 et 6 ohms-cm et une épaisseur d'environ 20 100 à 200 microns. Au moins une surface 10la^ du substrat 101 est recouverte d'une couche de masquage 102 de façon à servir de masque de diffusion d'impureté, comme indiqué sur la figure 4a» La formation du masque de diffusion 102 peut être réalisée par décomposition thermique ou dépôt en phase-vapeur d'un oxyde de 25 silicium, ou bien par oxydation superficielle du substrat, ou bien par d'autres moyens bien connus. La phase suivante consiste à former deux ouvertures ou évidements séparés 102A et 102B dans la couche de masquage de diffusion 102 par des techniques de 30 photo-décapage classiques ou similaires. Ensuite, une impureté de conductivité de type opposé à celle du substrat 101, à savoir une impureté de type-N dans l'exemple considéré, est introduite par diffusion dans le substrat 101 au travers des ouvertures 102A et 102B de manière à former deux régions isolées et espacées 35 de type-N, désignées par 103A, 103B et présentant une haute concentration en impureté, comme indiqué sur la figure 4B» Après ou en même temps que la formation des régions 103A et 103B, une • couche de masquage 102, similaire à la couche de masquage de diffusion précitée, est formée sur la surface 101a_ dégagée par 40 les ouvertures 102A et 102B„ La couche de masquage de diffusion 69 17034 2009343 102 est enlevée sélectivement par exemple par des techniques de photo-décapage de façon à former un évidement 102B' dans la région 103B de type-N et èn outre un évidement périphérique 102C entourant les régions 103A et 103B» Ensuite, une impureté d'une 5 conductivité de type opposé à celle de la région 103B, c'est-à-dire une impureté de type-P, est introduite par diffusion au travers des ouvertures 102B' et 102C dans le substrat 101 de façon à former une région 104B de type-P et de haute concentration en impureté le long d'une zone limitée de la région 103B, 10 et une région 104C périphérique de type-P entourant les régions 103A et 103B de type-N, comme indiqué sur la figure 4C„ Ensuite, la couche de masquage de diffusion 102 restant sur la surface 101a_ du substrat 1.01 est entièrement éliminée par décapage et la surface 101a^ est traitée 15 de façon à obtenir une surface propre analogue à un miroir. Les sites ou centre d'ensemencement 105, qui servent à amorcer la formation des couches s emi-conductrice s polyejri stallines sont ensuite formés sur la surface 101a_ suivant des motifs prédéterminés, comme indiqué sur la figure 4D= Les centres d'ensemence-20 ment 105 sont répartis annulairement sur les parties périphériques des régions 103A et 103B de type-N et autour de la région 104b de type-P et ils sont également situés au-dessus des régions périphériques 104C » Le s centres d'ensemencement 105 peuvent être formés d'un matériau présentant line constante de réseau cristal-25 lin différente de celle du substrat 101, ou bien ils peuvent être formés d'une matière non-cristalline, ou bien ils peuvent être formés en rendant rugueuse par striage la surface du substrat 101 en vue de modifier son réseau cristallin. Les centres d'ensemencement préférés se composent de couches de silicium 30 déposées par évaporation et présentant une épaisseur comprise par exemple entre plusieurs centaines d'angstroms et plusieurs microns. Ces centres n'ont pas d'effet de masquage sur des impuretés diffusées ultérieurement. La phase suivante consiste à 35 former une couche semi-conductrice 106 composée de silicium avec une épaisseur par exemple de plusieurs dizaines de microns sur la surface 101a^ du substrat 101, y compris sur les sites d'ensemencement 105° La structure résultante est représentée sur la figure 4E, l'ensemble de la structure étant désigné par 107° 40 Les parties de la couche semi-conductrice 106 qui ont été dépo- 69 17034 { 2009343 sées à partir d'une phase-vapeur et qui ont grossi sur les centres d'ensemencement 105 sont de nature polycristallinestandis que les parties qui ont été formées directement sur la surface 101,a du substrat 101 dans les zones où il n'existe pas de cen-5 très d'ensemencement sont monocristallines. En conséquence, la couche semi-conductrice 106 se compose de parties semi-conductrices polycristallines annulaires 106A et 10ÔB formées sur les régions 103a et 103b, d'une région semi-conductrice polycristalline annulaire similaire llôB formée sur la région 104b de type-P 10 et d'une partie semi-conductrice polycristalline périphérique 106b formée sur la région 104c ainsi que des parties monocristallines formées sur les autres régions. La couche déposée 106 est formée essentiellement d'un semi-conducteur intrinsèque, c'est-à-dire de haute résistance, présentant une épaisseur com-15 prise entre par exemple 5 à 16 microns. Le dépôt en phase-vapeur de la couche cristalline s'effectue à des températures de 1050 à 1250°c et les impuretés des régions respectives du substrat 101 sont diffusées dans ces conditions dans la couche semi-conductrice 106 en même temps que s'effectuent le dépôt et le gros-20 sissement de la couche semi-conductrice 106. En conséquence, l'impureté de type-N des régions 103A et 103B de type-N est diffusée dans la couche semi-conductrice 106 de façon à former des régions 103A' et 103B' de type-N qui sont adjacentes aux régions 103A et 103B. L'impureté de type-P des régions 104B et 1Ô4C de 25 type-P est diffusée de façon similaire dans la couche semi-conductrice 106 de façon à former des régions 104B' et 104C' de type-P adjacentes aux régions 104B et 104c. En outre, l'impureté de type-P de la partie restante 101C du substrat 101 est diffusée dans les autres parties restantes de la couche semi-conduc-30 trice 106 de façon à former une région 101C' de type-P. Les régions 103A», 103B', 104B ' , 104C' et ÎOIC' s'étendent vers le haut jusqu'à la surface 10ÔA de la couche semi-conductrice 106 au voisinage de celle-ci,mais elles présentent une concentration en impuretés assez faible à 35 proximité des surfaces et elles ont tendance à être de typë-N . D'autre part, dans les parties semi-conductrices polycristallines 10ÔA, ÎOÔB, llôB et 106C, la vitesse de diffusion des impuretés est bien supérieure à celle obtenue dans les parties monocristallines et par conséquent les impuretés des régions 103A, 103B, 40 104B et 104C du substrat 101 sont suffisamment diffusées dans 69 17034 8 2009343 les parties semi-conductrices polycristallines 10ÔA, 10ÔB, llôB et 106C ainsi que dans les parties adjacentes. Dans ces parties, les concentrations en impuretés sont extrêmement élevées et les impuretés diffusent jusqu'à la surface de la couche semi-conduc-5 trice 106. Même dans le cas où les sites d'ensemencement 105 sont formés d'une matière telle qu'un oxyde de silicium qui a un effet de masquage sur des impuretés, les impuretés contenues dans le substrat 101 sont diffusées dans des parties adjacentes aux sites d'ensemencement 105 de façon à pénétrer dans les ré-10 gions semi-conductrices polycristallines 10ÔA, 10ÔB, llôB et 106C et dans les parties environnantes. Après formation de la couche 106, une couche de masquage 102' qui a un effet de masquage semblable à celui de la couche de masquage de diffusion 102 est 15 prévue sur la surface 106a de la couche semi-conductrice 106 et est sélectivement enlevée par décapage pour former une ouverture 102A' dans la région 103A1 de type-N, une ouverture annulaire 102B' dans la partie polycristalline llôB de la région 104B ' de type-P et une ouverture périphérique 102C' dans la partie poly-20 cristalline 106C. Ensuite, une impureté de conductivité de type opposé à celle du substrat 101, c'est-à-dire une impureté de type-P, est diffusée au travers des ouvertures 102A', 102B' et 102C' dans la région dégagée 103A' et dans les parties 11ÔB et 106C de façon à former une région 108A de type-P dans la région 25 103A' de type-N et des régions 12ÔB et 126C de haute concentration en impureté dans les parties semi-conductrices polycristallines llôB et 106C et dans les parties environnantes, comme indiqué sur la figure 4F. Après ou en même temps que 30 la diffusion d'impureté, une couche de masquage de diffusion 102' est formée sur la surface 106A de la couche semi-conductrice 106 dans les ouvertures 102A', 102B• et 102C' et elle est sélectivement enlevée par photodécapage ou par un procédé similaire, de façon à former des ouvertures 112A et 112B dans les 35 régions 108A et 104B ' de type-P de la couche semi-conductrice 106 et des ouvertures annulaires 112A' et 112B' dans les parties semi-conductrices polycristallines 10ÔA et 10ÔB qui recouvrent les régions 103A' et 103B' de type-N. Ensuite, une impureté de conductivité de type opposé à celle des régions 108A et 104B', 40 c'est-à-dire une impureté de type-N, est introduite par diffusion 69 17034 9 2009343 au travers des ouvertures 112A, 112B, 112A' et 112B', de façon à former les régions 109A et 109B de type-N dans les régions 108A et 104B1 de type-P et des régions 13ÔA et I36B de type-N et de haute concentration en impureté, ces régions comprenant les 5 parties semi-conductrices polycristallines 106A, 10ÔB et les parties adjacentes, comme indiqué sur la figure 4G. Après ou en même temps que la diffusion d'impureté décrite plus haut en référence à la figure 4g, un masque de diffusion d'impureté 102' est formé sur la 10 surface 106a_ de la couche semi-conductrice 106 dans la zone des ouvertures 112A, 112B, 112A' et 112B1 et la couche de masquage 102' est enlevée par décapage dans une zone prédéterminée recouvrant la région 109B de type-N de façon à former une ouverture 122 par laquelle une impureté de conductivité de type opposé, à 15 savoir une impureté de type-P, est introduite par diffusion dans la région 109B de type-N pour former une région 110B de type-P, comme indiqué sur la figure 4H„ De cette manière, on forme sur le substrat semi-conducteur commun 107 un transistor élémentaire Trn de type NPN qui comporte une région de collec-20 teur se composant des régions 103A et 103A' de type-N, une région de base formée par la région 108A de type-P et une région d'émetteur formée par la région 109A de type-N, en combinaison avec un transistor élémentaire Trp de type PNP qui comporte une région de collecteur se composant des régions 104B et 104B' de 25 type-P, une région de base formée par la région 109B de type-N et une région d'émetteur formée par la région 110B de type-P. La phase finale consiste à former les électrodes sur les différents transistors élémentaires. Des électrodes de collecteur 113Ac et 113Bc de forme annu-30 laire sont créées de façon à établir un contact ohmique avec les régions I36A et 126B de haute concentration en impureté, y compris les parties semi-conductrices polycristallines 10ÔA et 10ÔB des transistors élémentaires Trn et Trp. Les électrodes de base 113Ab et 113Bb des transistors élémentaires Trn et Trp 35 sont formées en établissant des contacts ohmiques avec les régions de base 108A et 109B. Les régions d'émetteur 113Ae et 113Be sont reliées aux régions d'émetteur 109A et 110B en établissant des contacts ohmiques avec celles-ci. Dans la région isolée 103B', une électrode 123 est formée annulairement sur la région 40 136b de haute concentration en impureté de manière à incorporer 69 17034 10 2009343 la partie polycristalline 10ÔB tandis qu'une électrode 125 est formée sur la région 12ÔC de haute concentration en impureté, y compris la partie polycristalline 10ÔC de la région 101C: qui a été formée pour entourer les deux transistors élémentaires. 5 Le circuit intégré semi-conducteur terminé IC, sur lequel les deux types de transistors élémentaires ont été formés sur un substrat commun, est représenté sur la figure 4l» Avec le procédé selon 1:invention, l'impureté de la région 103B est introduite par diffusion 10 dans la région 103B5 par l'intermédiaire de la partie semi-conductrice polycristalline 10ÔB et la diffusion de l'impureté de type-N dans la région 10ÔB est effectuée en même temps que la base du transistor est formée de façon que le transistor de type-N puisse être complètement isolé des régions 101C et 101C! 15 du substrat» Le circuit intégré semi-conducteur ainsi produit comporte une électrode 125 qui peut être alimentée avec un potentiel minimal lorsqu1elle est en service en vue d'exercer une polarisation inverse sur la jonction PN 20 formée entre les régions isolées 103B et 103B- qui ont été constituées dans le transistor élémentaire Trp et les régions 101C, 101C: , et pour appliquer également line polarisation inverse à la jonction PN formée entre les régions 101C5 101C1 et les régions de collecteur 103A, 103A® du.transistor élémentaire de 25 type NPN, ce qui établit une bonne isolation électrique des deux transistors élémentaires. Dans les parties de collecteur des transistors élémentaires Trn et Trp du circuit intégré IC, les parties formant les jonctions de collecteur se composent 30 des régions 103A' et 104B' de concentration en impureté relativement faible et formées par les impuretés.diffusées en provenance des régions 103A et 104B de haute concentration en impureté, de sorte que les tensions de claquage des jonctions de collecteur sont améliorées.. 35 En outre., les parties des ré gions de collecteur ne forment pas les jonctions de collecteur, c'est-à-dire les régions 103A et 104B de haute concentration en impureté sont électriquement reliées aux électrodes 103Ac et 113Bc par 1fintermédiaire des régions 13ÔA et 12ÔB de haute con-40 centration en impureté aboutissant à la surface 106a du substrat 69 17034 2009343 semi-conducteur 107- En conséquence, les résistances de saturation de collecteur des transistors élémentaires Trn et Trp sont considérablement réduites- Les régions 101C7., 103A:.; 103B " et 104B! sont formées par diffusion d:impuretés en provenance des 5 régions ÎOIC.^ 103A, 103B et ÎO^B du substrat s emi-conducteur de façon que les concentrations en impuretés de ces régions diminuent graduellement à mesure qu'on se rapproche de la surface de la couche semi-conductrice 106 dans les zones des électrodes mais, puisque les parties semi-conductrices polycristallines 10 106C, 106A, ÎOÔB et llôB de pouvoir de diffusion d-impuretés élevé existent, les régions 12ÔC, 136as i36b et 12ÔB sont des régions de haute conductivité aboutissant aux électrodes» On a trouvé que la résistance électrique d:une partie semi-conductrice polycristalline pouvait être réduite à environ un dizième de 15 celle d'une partie semi-conductrice monocristalline en faisant diffuser dans cette partie une impureté dans les mêmes conditions. La région 101C de type-P qui entoure les deux transistors élémentaires doit présenter une concentration en impureté relativement faible de façon à augmen-20 ter les tensions de claquage» Cependant, dans les transistors de types connus où la couche semi-conductrice 106 est formée intégralement d'une matière monocristalline, la concentration en impureté d'une région telle que 101C doit nécessairement être relativement élevée pour faire diffuser l'impureté dans la couche 25 106 jusqu'à sa surface supérieure- Suivant l'invention, la partie semi-conductrice polycristalline 106C a une vitesse de diffusion élevée de sorte que la concentration en impureté de la région 101C n'a pas besoin d'être aussi grande» En outre, selon lrinvention, 30 les transistors de type PNP et de type NPN sont formés sur un substrat semi-conducteur commun et leurs processus de fabrication peuvent se dérouler simultanément de sorte qu'on peut réaliser des économies de temps considérables. En outre, dans le cas d'un 35 circuit complémentaire à transistors NPN et PNP; les parties superficielles des régions de collecteur des deux transistors forment des couches de haute résistance du fait que les impuretés des couches situées en dessous des surfaces ne diffusent pas parfaitement jusqu'aux surfaces des régions de collecteur, ko La partie superficielle du collecteur; par exemple dans le tran- 69 17034 12 2009343 sistor de type PNP1 forme une coucliê de type-N en vue de l'établissement d'une jonction entre elle et la région de type-P et par conséquent on peut obtenir une tension de claquage base-collecteur de valeur élevée-5 Bien que 1 invention ait été décrite en référence au substrat 101 qui est de type-P et au substrat 1 de type-N, le procédé est également applicable à des substrats présentant des conductlvités de types opposés. Bien entendu l'invention n:est 10 pas limitée aux exemples de réalisation ci-dessus décrits et représentés., pour lesquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. 69 17034 13 2009343 REVENDICATIONS 1°) Dispositif semi-conducteur comprenant un substrat semi-conducteur monocristallin présentant un certain type de conductivité, une couche sous-superficielle 5 située en dessous de la surface du substrat et de conductivité de type opposé,une couche déposée en phase-vapeur sur le dit substrat, la dite couche présentant une première région monocristalline, une région polycristalline de haute concentration en impureté entourant la première région monocristalline et s'éten-10 dant de la dite couche sous-superficielle jusqu^à la surface de la couche déposée en phase-vapeur ainsi qu'une seconde région monocristalline entourant la région polycristalline, la dite région polycristalline présentant le même type de conductivité que la dite couche sous-superficielle et des régions monocris-15 tallines de haute concentration en impureté formées dans des zones adjacentes aux deux côtés de la région polycristalline dans la première et la seconde région monocristalline, dispositif caractérisé en ce que les dites régions monocristallines de haute concentration en impureté présentent le même type de conduc-20 tivité que les régions polycristallines et forment une jonction PN avec la dite première région monocristalline. 2°) Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que les régions monocristallines de haute concentration en impureté forment une 25 autre jonction PN avec la seconde région monocristalline. 3°) Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la première région monocristalline contient une troisième région de conductivité de type opposé à celui de la couche sous-superficielle. 30 4°) Dispositif semi-conducteur selon la revendication 3, caractérisé en ce que la troisième région contient une quatrième région de même type de conductivité que la couche sous-superficielle. 5°) Procédé de fabrication 35 d'un dispositif semi-conducteur comportant au moins un premier et un second transistor élémentaire de conductivités de types différents formés sur un substrat semi-conducteur commun, procédé caractérisé en ce qu'on forme un substrat semi-conducteur monocristallin présentant un certain type de conductivité, on 40 fait diffuser sélectivement une impureté de conductivité de type 69 T7034 2009343 opposé à celle du substrat semi-conducteur dans le substrat semi-conducteur, vers 1:intérieur à partir de sa face extérieure de façon à former une région constituant une partie de la région de collecteur du premier transistor élémentaire et une région 5 constituant une partie d'une région isolante en vue d'isoler le second transistor élémentaire du substrat semi-conducteur, on fait diffuser une impureté de conductivité,de type opposé à-celle de la région d'isolation dans une partie de la région d'isolation de façon à former une région constituant une partie 10 de la région de collecteur du second transistor élémentaire, on forme un centre d'ensemencement annulaire sur la région d'isolation dans laquelle est formée une partie de la région de collecteur du second transistor élémentaire et on forme par dépôt en phase-vapeur et par grossissement cristallin une couche de faibl 15 concentration en impureté sur la dite face du substrat semi-conducteur comportant le dit centre d'ensemencement»