La présente invention concerne un procédé et un appareil pour transmettre des mots de données numériques dans un format de correction d'erreur et plus particulièrement un pro- cédé et un appareil permettant d'améliorer la possibilité de corriger les erreurs dans l'information transmise. On a déjà proposé diverses techniques de codage avec correction d'erreur pour la transmission et/ou l'enregis- trement de données numériques. Par exemples lorsqu'on transmet ou enregistre des données numériques sous la forme de mots de données tels que des signaux modulés par impulsion codée (encore appelés "signaux PCM") , ces signaux peuvent présenter des erreurs telles que des erreurs aléatoires ou de salve. L'erreur aléatoire déforme et détériore les bits isolés du signal PCM. L'erreur de salve détériore ou détruit un ou plusieurs mots de données contenus dans le signal PCM. Bien que l'on connaisse des techniques de correction d'erreur relativement simples, par exemple l'utilisation des mots de parité pour accompagner le signal PCM, afin de corriger les erreurs aléatoires, il faut des techniques de codage à correction d'erreur beaucoup plus élaborées pour corriger les erreurs de salve. Selon une technique proposée, on code des mots de données tels que des mots PCM suivant un format dit à imbrica- tion dans le temps. C'est-à-dire que l'on répartit les mots PCM successifs X0, Xl, X2,... Xk 1 entre différents canaux k. Ces mots PCM X 0.. X k1 apparaissent ainsi sous la forme de mots en parallèle. Chaque mot ou chaque canal est soumis à un retard de durées respectivement différentes. Par exemple, le mot PCM X0 est retardé du temps Do, le mot PCM X1 est retardé du temps D1, etc le mot PCM Xkl1 est retardé du temps Dk-l Ces retards donnent un effet d'imbrication dans le temps et on représente le mot PCM X retardé par le symbole Y, le mot PCM Xi' retardé par la référence Y1 etc et le mot Xkî retardé est représenté par la référence Y^=. En d'autres termes, les mots PCM retardés Y0.. ykî sont liés avec imbrication chronologi- que ou à imbrication dans le temps. A l'aide des mots PCM non retardés Xo. X k1l d'origine, on forme le-mot de parité P x A titre d'exemple, on obtient le mot de parité Px en appliquant..DTD: tous les mots PCM Xo... Xk-1 et cela bit par bit, à un addition- neur modulo-2. Le signal de sortie de cet additionneur est le mot 2 2476943 de parité Px qui a le même nombre de bits que les bits qui composent chaque mot PCM. En réponse aux mots PCM YO ''. Yk-1 à imbrication dans le temps, on obtient un autre mot de parité R. Les mots PCM imbriqués dans le temps sont à cet effet Y fournis à un autre additionneur modulo-2 dont le signal de sortie est le mot de parité R. Le premier mot de parité P y Px est retardé d'une durée appropriée Dk pour redonner le mot de parité retardé Py. Les mots PCM imbriqués dans le temps YO ' Yk-1 ainsi que le mot de parité retardé P et le second mot de Y parité Ry sont transmis sous la forme d'un bloc de transmis- sion. Ce bloc de transmission peut être transmis sous une forme de mots en parallèle ou encore de préférence en série. On intro- duit un signal de synchronisation SYNC dans ce bloc de trans- mission cpmme premier mot; puis, on peut transmettre ou enre- gistrer ce bloc de transmission sur un support d'enregistrement approprié. Lorsqu'on reproduit une information codée à imbri- cation dans le temps selon le type ci-dessus, on récupère le bloc de transmission formé-des mots PCM YO o.. Yk-1 et les mots de parité Py, R; les mots ainsi récupérés sont fournis par yy des canaux distincts par exemple un répartiteur approprié tel qu'un démultiplexeur. S'il y a une erreur dans l'un des mots PCM récupérés YO... Yk-l, on peut corriger cette erreur en fonction du mot de parité Ry comme cela est connu. Pour cela, on peut utiliser les techniques de correction d'erreur de parité, classiques pour corriger l'erreur qui peut exister dans l'un des mots PCM. Ainsi dès que le mot PCM faux a été corrigé, on désimbrique dans le temps les mots PCM YO... Yk-l. On retarde le mot de parité P d'une durée suffisante pour supprimer les y retards d'origine qui ont été appliqués pendant l'opération de codage; on récupère ainsi le mot de parité Px. On effectue la désimbrication dans le temps en retardant chacun des mots PCM récupérés Yo 0... Yk-1 d'une durée suffisante pour supprimer les retards d'origine Do0, D1... Dki qui ont été appliqués lors du codage à imbrication dans le temps. On obtient ainsi les mots PCM d'origine X0... Xk1 qui présentent la relation chronologique d'origine. Toute erreur qui peut exister dans l'un des mots PCM est corrigée selon les techniques de correc- tion d'erreur de parité classiques en utilisant le mot de parité récupéré Px 3 2476943 Alors que la technique de codage à imbrication dans le temps décrite cidessus s'applique de façon satisfaisante c'est-à-dire permet de corriger des erreurs de salve qui peuvent exister dans les mots PCM à imbrication dans le temps, reproduits, Y0.. Yk 1 étant donné la dispersion propre de telles erreurs dans les différents blocs désimbriqués dans le temps, il n'est pas possible de corriger l'erreur si le mot de parité Ry ou le mot de parité Py sont faux. Il existe une technique permettant de remédier à cette difficulté. Pour cela, on applique le mot de parité, retardé Py dérivé des mots PCM d'origine X 0 Xk l à un additionneur modulo-2 comme les mots PCM désimbriqués dans le temps Y. 0.. Yk 1 On obtient ainsi le second mot de parité Ry en fonction des mots PCM désimbriqués ainsi que le mot de parité retardé P. En conséquence, si pendant la reproduction le mot de parité reproduit Py est faux, on peut corriger cette erreur en utilisant le mot de parité Ry selon les techniques de correction d'erreur de parité classiques. Cela signifie que dès que le mot de parité Py est corrigé, on récupère les mots PCM désimbriqués XO... Xk-1 à partir des mots PCM reproduits, désimbriqués dans le temps dont on peut corriger l'erreur. Toutefois selon les techniques de codage de correc- tion d'erreur à imbrication dans le temps décrites ci-dessus, si le mot de parité Py et un mot PCM du bloc récupéré sont faux, on ne peut corriger le mot de parité P Y' De plus, si deux mots de deux blocs successifs imbriqués dans le temps, récupé- rés sont faux, on ne peut corriger les mots récupérés et qui sont désimbriqués. On connaît une technique qui permet de réduire le risque de telles erreurs. Selon cette technique, le mot de parité Ry est retardé et est appliqué en retour au premier additionneur modulo-2 pour dériver le mot de parité P x des mots PCM X... Xk-1 en même temps que le mot de parité retardé R y. Cela permet de corriger de nombreuses erreurs qui existent dans le mot de parité reproduit R en utilisant le mot de parité Px ainsi que les techniques de correction de parité d'erreur, classiques. En conséquence, la technique décrite en dernier lieu permet d'améliorer considérablement la possibilité de correction d'erreur selon ce moyen de codage. Néanmoins un inconvénient commun à toutes les techniques de correction d'erreur à imbrication dans le temps décrites ci-dessus, est la possibilité de corriger uniquement 4 2476943 un seul mot faux (un mot PCM ou un mot de parité) contenu dans un bloc quelconque. En d'autres termes, on peut seulement corri- ger un mot faux contenu dans le bloc à imbrication dans le temps, récupéré; de même, on peut corriger seulement un mot faux dans un bloc désimbriqué. Or, une erreur de salve présen- tant une durée importante dépassant sa dispersion propre par suite de l'imbrication dans le temps, entraîne la déformation de deux ou plusieurs mots qui se trouvent dans le même bloc désimbriqué. Pour améliorer l'effet de dispersion de telles erreurs de salve prolongées, on a estimé intéressant de communi- quer des retards supplémentaires aux mots PCM Y... Y ainsi k-1 qu'aux mots de parité Py, Ry. Cela se traduit par un autre effet d'imbrication. De même en partant de ces autres mots imbriqués, on dérive un code de détection d'erreur tel qu'un code de contrôle de redondance cyclique (CRC); ce code CRC- est ajouté aux mots imbriqués qui sont tous transmis en un bloc. Toutefois en utilisant un code CRC, on réduit "les fentes de données" disponibles pour l'information utile c'est-à-dire les mots PCM. En effet pour arriver à une correction d'erreur per- fectionnée, il est nécessaire de transmettre une information relativement redondante c'est-à-dire qu'il faut transmettre des mots de parité et de correction d'erreur et un code CRC de détection d'erreur; or ces mots et code ne contiennent pas d'informations utiles. On a proposé des techniques permettant de ne pas transmettre le code CRC. Ces techniques utilisent le code adja- cent b, le code BCH (Bose-Chaudhuri-Hocqueghem)ou analogues comme cela est décrit dans lesbrevetsU.S 3 629 824 et 3 697 948. Selon ces techniques, on peut corriger n'importe quel mot d'un bloc sans d'abord identifier le mot particulier qui est faux. Toutefois l'application de cette technique est en général limitée aux erreurs qui-se trouvent seulement dans un bloc. De plus, le code de parité présente en général une redondance significative dans chaque bloc, ce qui limite encore plus les fentes de données, disponibles pour l'information utile. C'est pourquoi, il existe un besoin d'une technique de codage à correction d'erreur dans laquelle les codes de correction d'erreur ou les mots tels que les mots de parité ne soient pas très fortement redondants et dont de plus l'infor- 2476943 mation codée ne soit pas nécessairement accompagnée d'un code de détection d'erreur tel que d'un code CRC. De plus, une telle technique de codage.à correction d'erreur doit être d'une mise en oeuvre relativement simple. La présente invention se propose de créer un procédé et un appareil de codage de l'information numérique telle que des mots de données selon un format à correction d'erreur remédiant aux inconvénients énoncés cidessus et des techniques connues tout en présentant des possibilités de correction d'erreur, intéressantes, pour coder des mots de données tels que des mots PCM de façon que les données codées puissent être transmises ou enregistrées avec une caractéristique de correc- tion d'erreur, améliorée. L'invention a également pour but de créer une technique de codage de correction d'erreur applicable par exem- ple à un signal PCM, de façon que plusieurs signaux PCM consti- tuent un bloc et que un ou deux mots du bloc puissent être corrigés complètement essentiellement en utilisant des mots de parité et sans nécessiter l'utilisation de mots de code CRC. L'invention se propose également de créer une technique de codage à correction d'erreur applicable à des mots PCM et présentant des caractéristiques de correction d'erreur intéres- santes sans nécessiter des codes de correction d'erreur très fortement redondants, en permettant l'utilisation d'un appareil relativement simple et peu coûteux. A cet effet, l'invention concerne une technique de codage de correction d'erreur applicable à des mots de données numériques. Les mots de données successifs sont répartis entre plusieurs canaux pour former des blocs de données successifs, chaque bloc étant composé des mots de données des différents canaux. On génère un premier code de correction d'erreur en fonction des mots contenus dans le bloc de données; ce premier code de correction d'erreur est applicable à la correction d'au moins un mot qui peut être faux dans le bloc de données par exemple à la réception du bloc de données ou lors de sa repro- duction à partir d'un support d'enregistrement. Les mots de données contenus dans ce bloc de données sont retardés sélecti- vement avec des retards respectifs différents pour former un bloc de données à imbrication dans le temps composé des mots de données imbriqués dans le temps. On génère un second code de 6 2476943 correction d'erreur en fonction des mots contenus dans le bloc de données imbriqué dans le temps; ce second code de correc- tion d'erreur s'applique à la correction d'au moins un mot qui peut être faux dans le bloc de données imbriqué dans le temps à la réception ou à la reproduction du bloc de données imbri- qué dans le temps. Le premier et le second codes de correction d'erreur ainsi que le bloc de données imbriqué dans le temps sont tous combinés dans un bloc de transmission qui peut alors être transmis ou enregistré. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels - la figure 1 est un schéma-bloc d'un exemple de circuit selon l'invention. - la figure 2 montre un bloc de transmission obtenu dans le circuit de la figure 1' - les figures 3-5 sont des schémas-blocs d'autres modes de réalisation de l'invention. DESCRIPTION DETAILLEE DES DIFFERENTS MODES DE REALISATION DE L'INVENTION La figure 1 montre un schéma-bloc d'un mode de réalisation d'un appareil permettant d'effectuer le codage selon l'invention. Ce mode de réalisation convient en particu- lier pour le traitement de signaux audio stéréophoniques à codage numérique et notamment pour un appareil d'enregistrement tel qu'un appareil d'enregistrement à têtes rotatives (en général un magnétoscope) et qui permet d'enregistrer des signaux audio numériques sur un support d'enregistrement approprié. Bien que non représenté, on suppose que les signaux audio stéréophoniques numériques fournis à l'appareil de la figure 1 proviennent d'un convertisseur analogique/numérique approprié qui échantillonne le signal audio analogique pour mettre sous forme numérique chaque échantillon par exemple dans le format à modulation par impulsion codée (format PCM). L'appareil de la figure 1 reçoit ainsi les mots de données numériques succes- sifs tels que les mots PCM, chaque mot étant la version numéri- que du signal audio échantillonné. Dans un but pratique, le mode de réalisation représenté à la figure 1 comporte une paire de bornes d'entrée 10, 20 recevant respectivement les mots de données du canal gauche et du canal droit. Suivant une variante, l'appareil de codage reçoit les mots de données gauche et droit 7 2476943 (L et R) suivant un seul canal, puis ces mots sont répartis en des canaux gauche et droit distincts. Le mode de réalisation représenté se compose d'un circuit de distribution 30 tel qu'un démultiplexeur, d'un générateur de code de correction d'erreur 40, de plusieurs circuits de retard 50, 51.O. 62, 63, d'un autre générateur de code de correction d'erreur 70 et de plusieurs circuits de retard supplémentaires 80, 81... 86, 87. L'appareil représenté comporte également un multiplexeur 90 qui comme décrit permet de combiner les différents canaux de mots numériques sur un seul canal avec multiplexage des mots numériques en série. Le circuit de distribution ou multiplexeur 30 comporte une paire d'entrées couplées aux bornes d'entrée 10, 20 pour recevoir les données du canal gauche et du canal droit ou mots PCM représentant les échantillons successifs du signal audio du canal gauche et du canal droit. Le circuit de distribution sert à répartir les mots de données successifs qui lui sont fournis par la borne d'entrée 10 entre plusieurs canaux représentés comme par exemple les canaux X0, X2, X4, X6, X8, X10. Sur ces différents canaux, on a seulement les mots PCM du canal gauche. De même, le circuit de distribution 30 répartit les mots PCM successifs du canal droit entre plusieurs canaux respectifs portant les références X1, X32 X5, X7, X9, Xll On remarque que seuls les mots PCM du canal droit sont appliqués à ces der- niers canaux. Les mots PCM successifs du canal gauche et du canal droit sont appliqués au circuit de distribution 30 à des ins- tants successifs. On suppose que la période ou la durée d'un mot PCM appliqué au circuit de distribution correspondent à D. Le circuit de distribution contient de préférence un moyen de stockage et des portes appropriés de façon que par exemple après la réception de six mots PCM du canal gauche et de six mots PCM du canal droit, un nombre total de douze mots PCM (c'est-à-dire six mots pour chaque canal) se trouvent dans les canaux X0... Xl' Ces douze mots PCM arrivent pendant une période de temps d'un mot de données unitaire D; la combinai- son des mots PCM dans les canaux pendant cette période de mots de données unitaires est appliquée "'bloc de données". Ainsi, un bloc de données peut être composé des mots-PCM du canal gauche et du canal droit (LOROL1, R1,L2, R2 L3;R3 L41R4,L,,R5) 8 2476943 le bloc de données suivant est composé des mots PCM du canal gauche et du canal droit (L61R61L7,R71L81R8L9tR9,L11R 10,,Ll R11) etc. On voit ainsi que le canal X0 reçoit les mots PCM successifs du canal gauche Lot L6, L12,...; le canal X1 reçoit les mots PCM successifs du canal droit Ro0R6, R12... le canal X2 reçoit les mots PCM successifs du canal gauche L1, L7, L13,...; etc. Chaque canal XO... Xil reçoit une série de données PCM respective du canal gauche ou du canal droit et chaque mot PCM contenu dans cette série est la version numérique d'un échantillon correspondant du signal audio analogique du canal gauche ou du canal droit. Dans le mode de réalisation de la figure 1, les séries de mots PCM du canal gauche et du canal droit sont dis- ponibles à la sortie du circuit de distribution 30 sous une forme de mots en parallèle. Chaque mot peut apparaître suivant des bits en série ou encore le cas échéant chaque canal à la sortie du circuit de distribution peut en fait être formé de conducteurs en parallèle de façon que les séries PCM XO... X soient disponibles en parallèle par bit. Quel que soit le montage, c'est-à-dire que chaque série PCM apparaisse avec des bits en série ou avec des bits en parallèle, chaque mot PCM peut être par exemple composé de seizz bits. Les canaux ou les séries PCM X 0.. Xil sur les sorties du circuit de distribution 30 sont couplés au généra- teur de code de correction d'erreur 40. Chaque bloc de données est appliqué avec des mots en parallèle à ce générateur de code de correction d'erreur. Dans le mode de réalisation représenté, le générateur de code de correction d'erreur 40 donne deux mots de correction d'erreur P et Q. Le mot de correction d'erreur x5 x Pxest généré par le générateur de mots de parité 41 et le mot de correction d'erreur x est généré par le générateur de mots de matrice de parité 42. Le cas échéant, on peut utiliser d'autres générateurs de mots de correction d'erreur pour donner des mots de correction d'erreur appropriés Px et Q On suppose que les canaux XO, Xl,... X11 présentent les mots PCM W0, W1,... W11 dans chacun des blocs de données successifs. Il apparaît que dans un bloc de données, les mots WO, W1,... Wl sont formés des mots PCM du canal gauche et du canal droit ELO, Ro,... R3, dans le bloc de données suivant que 9 2476943 ces mots sont formés des mots PCM du canal gauche et du canal d L6, R6,... R, etc. Les mots W0, Wy,... W d'un cer- tain bloc de données sont appliqués en parallèle au générateur de mots de parité 41. Ce générateur 41 est de préférence cons- titué par un additionneur modulo-2 qui additionne les mots de données qu'il reçoit suivant une addition modulo-2. Il en résulte un mot de correction d'erreur P qui est un mot de parité fonction des mots de données fournis au générateur de mots de parité; ce mot Px peut s'exprimer par la formule suivante -*10 Px =wO @ wî W w2 l. ( Wll (1) Le générateur de mots de matrice de parité 42 reçoit de la même manière les mots de données W0, W1, --- W1l sous forme de mots en parallèle et génère le mot de parité de matrice Qx A titre d'exemple, le générateur de mots de matrice de parité 42 peut être un codeur adjacent b qui multiplie les mots de données respectifs W0... Wl1 suivant une matrice de génération prédéterminée [TI; cette matrice peut s'exprimer par T, T2,... T i; en d'autres termes, cette matrice de génération est formée- des éléments non nuls, distincts, du champ de Galois (2 b). De plus, le générateur de mots de matrice de parité 42 sert à additionner les mots de données multipliés selon l'addition modulo-2. Le mot de parité de matrice Qx fourni par le générateur de mots de correction d'erreur 42 peut s'exprimer par la formule suivante: Qx WO t TWl t T2W D ---eT1Wll (2) WCO > Ti 2 i Le mot de parité P. et le mot de parité de matrice Qx fournis tous deux par le générateur de code de correction d'erreur 40 ainsi que les mots respectifs contenus dans un bloc de données commun dans les canaux X.... Xl sont tous retardés dans le temps suivant des retards respectifs, différents par un circuit de retard. Ce circuit de retard se compose des cir- cuits élémentaires 50, 51, 52,... 62, 63. Chacun des circuits de retard élémentaires donne un retard au mot qu'il reçoit, ce retard étant égal à un multiple de D; il est à rappeler que D est la durée correspondant à une donnée ou un mot PCM respectif. Dans le mode de réalisation représenté, le circuit de retard 50 retarde le mot de parité Px de la durée D, ce qui donne le mot de parité retardé P * Le circuit de retard 51 Y' 2476943 retarde le mot de parité de matrice Qx d'une durée 2D pour donner le mot de parité de matrice retardé Qy. Le circuit de retard 52 retarde les mots PCM du canal X0 de la valeur 3D pour donner un canal retardé YO des mots PCM. Le circuit de retard 53 retarde les mots PCM du canal X. de la durée 4D pour obtenir le canal de mots PCM retardé Y1. De même les circuits de retard 54, 55... 63 retardent respectivement les mots PCM des canaux X2, X3.o. Xll des durées 5D et 6D... 14D pour donner les canaux retardés Y2, Y3... Yll' Bien que dans ce mode de réalisation les mots de correction d'erreur Px' Q soient retardés de retards inférieurs aux retards communiqués aux mots PCM, on remarque que le cas échéant, on peut retarder les mots de correction d'erreur sui- vant des retards qui sont supérieurs à ceux communiqués aux mots PCM. De même, on peut utiliser des retards différents de ceux indiqués et qui sont des multiples de la période du mot de données. Suivant les retards représentés, les mots PCM des canaux YO... Yl sont imbriqués dans le temps, les uns par rapport aux autres comme cela sera décrit de façon plus détail- lée ci-après. A titre d'exemple, on suppose que chaque mot PCM contenu dans un bloc de données soit un mot de seize bits, si bien que le mot de parité Px et le mot de parité de matrice Qx obtenus à partir de ces mots à seize bits, seront également formés de seize bits. En variante, chaque mot de parité Px' Qx peut être formé de huit bits. On obtient cela en divisant chaque W de seize bits en deux mots Wa, Wb à huit bits. Puis plutôt que de fournir douze mots à seize bits au générateur de mots de parité 41 et au générateur de matrice de parité 42, on leur fournit vingt-quatre mots de huit bits. Dans ce mode de réalisation, les formules (1) et (2) données ci-dessus s'écrivent comme suit: s x =Oa ( WOb l a E Wlb Q W2a W2b QD- w lla ' "llb (3} Q = WOa e TWOb ? T2Wla E) TWlb 4D T2a (D T5W2J --- T21Wla ( T22Wllb (4) Les formules (3) et (4) montrent que le mot de parité Px et le mot de parité de matrice Qx sont constitués chacun de huit bits. Ainsi au lieu d'utiliser deux mots de correction d'erreur à seize bits, distincts, on peut former un seul mot de correction d'erreur à seize bits dont les premiers huit bits constituent le mot de parité P (à huit bits) et dont les huit bits suivants x constituent le mot de parité de matrice Qx (à huit bits). Selon une autre variante, chaque canal XO... Xl peut correspondre à un mot de huit bits et non à un mot de seize bits. Néanmoins, si chaque mot PCM représentant un échan- tillon du signal audio analogique du canal gauche ou dix canal droit est formé de seize bits, on peut diviser ce mot de seize bits en deux mots de huit bits; l'un des mots de huit bits correspond par exemple au canal X0 et l'autre mot de huit bits correspond au canal Xi. De façon générale, si les mots PCM successifs sont représentés comme suit: WO, W1,... W5, tels que(W=L W = huit bits et... le canal Xll correspond au mot W5b à huit bits. Les mots WOa WOb, "o W5a, W5b à huit bits constituent un bloc de données. Le bloc de données suivant est formé de mots W6a, W6b' W7a, W7b... Wllal Wllb à huit bits qui correspondent respectivement aux canaux XO, X1, X2, X3... X1O, Xll. Dans ce montage, c'est-à-dire lorsque chaque canal correspond à un mot de huit bits, le mot de parité P et le mot de parité de matrice Qx peuvent également être des mots à huit bits donnés par les formules suivantes: \V - (5) X Woa WOb Wla Wlb @ --a W5aW5b Qx = WoaTWOb T2Wla T3Wlb - T1OW5a Tll Wb(6) Quel que soit le mode de réalisation particulier que l'on choisit, c'est-à-dire soit celui correspondant aux équations (1), (2), ou aux équations (3), (4), ou encore aux équations (5) et (6), les circuits élémentaires de retard 50, 51... 63 donnent des retards appropriés aux mots de parité et aux mots de parité de matrice ainsi qu'aux mots PCM de façon il 12 2476943 à obtenir des mots de correction d'erreur, retardés P, Q et yy des canaux retardés YO... Y,,; les mots de correction d'erreur retardés et les mots PCM sont imbriqués dans le temps les uns par rapport aux autres. Les mots PCM imbriqués dans le temps dans les canaux Yo... Yil constituent un bloc de données à imbrication dans le temps. Les mots PCM à imbrica- tion dans le temps dans les canaux Yo... Yil sont appliqués suivant des mots en parallèle au générateur de code de correc- tion d'erreur 70. Dans le mode de réalisation représenté, le généra- teur de code de correction d'erreur 70 est analogue au généra- teur de code de correction d'erreur 40 décrit ci-dessus; il peut pour cela être composé d'un générateur de mots de parité 71 relativement simple et d'un générateur de matrice de parité 72. Le générateur de mots de parité 71 additionne les mots PCM contenus dans le bloc de données à imbrication dans le temps des canaux Y0... Yil selon une addition modulo- 2 pour obtenir un second mot de parité R. Le générateur de matrice de parité 72 sert à multiplier les mots PCM respectifs contenus dans le bloc de données à imbrication dans le temps selon une matrice de génération prédéterminée; puis, on additionne les produits de cette multiplication selon une addition modulo-2 pour obtenir le second mot de parité de matrice Sy. On voit ainsi que les mots de correction d'erreur Px, Qx sont associés auzblocsde données d'origine reçueillis à la sortie du circuit de distri- bution 30 et les mots de correction d'erreur R, S sont asso- y y ciés aux blocs de données à imbrication dans le temps. Le cas échéant, le générateur de code de correction d'erreur 70 peut comporter un circuit de codage différent pour donner des mots de correction d'erreur R, S de types ou de yy formats différents des mots de correction d'erreur P1 Qx four- nis par le générateur de code de correction d'erreur 40. Néan- moins, le générateur de code de correction d'erreur 70 peut être d'une réalisation classique. Dans le mode de réalisation de la figure 1, les circuits de retard de temps supplémentaires 80, 81... 87 donnent des retards supplémentaires à ceux des mots de correc- tion d'erreur P, Q, R, S choisis ainsi qu'à ceux des mots PCM à imbrication dans le temps qui correspondent aux canaux Y... Yl' Ces circuits de retard supplémentaires donnent tous 13 2476943 un retard égal à d; d est une fraction de la période de mots de données D. A titre d'exemple d est égal à D/8. On remarque que ainsi chaque mot PCM est formé de seize bits, le retard supplémentaire d est égal à la durée de 2 bits. Dans le mot de réalisation représenté, les mots de correction d'erreur et les mots PCM sont imbriqués dans le temps les uns par rapport aux autres et un retard supplémentaire d est communiqué à des mots- imbriqués, alternés. De façon caractéristique, les mots de parité P, R sont soumis à des retards supplémentaires d établis yy par les circuits de retard 80, 81; les mots PCM imbriqués dans le temps dans les canaux YO, Y2, Y4, Y6, Y8, Y10 reçoivent des retards supplémentaires d appliqués par les circuits de retard 82, 83, 84, 85, 86, 87. Ces retards supplémentaires sélectifs font que la série des mots de correction d'erreur se représente respective- ment par P, QZ, Rz, Sz. De même, les mots PCM résultants, imbriqués dans le temps sont représentés respectivement sous la forme de séries PCM, Z0, Z1...Z Néanmoins, les mots de correction d'erreur et les mots PCM sont tous imbriqués dans le temps les uns par rapport aux autres et leur combinai- son forme un bloc de transmission. Ce bloc de transmission est appliqué au multiplexeur 90 sous la forme de mots en parallèle. Le multiplexeur 90 met en série les mots imbriqués dans le temps, contenus dans chaque bloc de transmission succes- sif qu'il reçoit. Le multiplexeur fonctionne comme un convertis- seur parallèle-série de façon à mettre en série le bloc de transmission. La figure 2 montre un exemple d'un tel bloc de transmission mis en série. Bien que non représenté à cette figure, un signal de synchronisation SYNC est introduit en avant du bloc de transmission en série; ce signal de synchro- nisation est alors suivi par les quatre mots de correction d'erreur R, S, P, Qz; ces mots de correction d'erreur sont suivis par douze mots PCM imbriqués dans le temps représentés par Zo0 Zi,... Zl' Ainsi chaque bloc de transmission contient seize mots; si chaque mot est formé de seize bits, le- bloc de transmission en série se compose de 256- bits et du mot de synchronisation SYNC. Selon la figure 1, on suppose que le bloc de don- nées d'origine à la sortie du distributeur 30 se compose des mots PCM du canal gauche et du canal droit 14 2476943 t'LoRo, L1,R1,L2,R2,L3,R3,L4,R4,LsR5] respectivement pour les canaux X0... Xll; puis au moment lorsque le bloc de données arrive, les mots PCM du canal gauche et du canal droit, corres- pondants, contenus dans le bloc de transmission des canaux Z0... Zll appliqué au multiplexeur 90 peut s'écrire comme suit L0-6(3D+d)' R0-24D, Ll_6(5D+d) R1-36D, L2-6(7D+d)' R2-48D, L3-6(9D+d)' R3-60D' L4(llD+d)' R472D' LS-6(13D+d)' R5-84D]. Cela représente la relation chronologique entre le bloc de transmission appliqué au multiplexeur 90 et le bloc de données obtenu à la sortie du distributeur 30. De même si l'on suppose que le bloc de transmission Lo, Ro..., R R51 est produit à la sortie du distributeur 30 et que pour un mot de parité P égal à P0, le mot de parité x de matrice Q est égal à Q0, le mot de parité R est égal à Qx y R0 et le mot de parité de matrice Sy est égal à SO, alors les mots de correction d'erreur Pz, Qz, Rz et Sz contenus dans le bloc de transmission fourni au multiplexeur 90 peuvent respecti- vement s'écrire sous la forme PO_6(D+d) QO-12D' RO-6D et SO Cela représente la relation de retard ou imbrication de temps des mots de correction d'erreur contenus dans un certain bloc de transmission. Comme mentionné ci-dessus, il est préférable d'uti- liser le multiplexeur 90 pour mettre en série chaque bloc de transmission selon le format représenté à la figure 2. Toute- fois le cas échéant, chaque mot de correction d'erreur et cha- que mot PCM contenus dans le bloc de transmission peuvent s'enregistrer directement à l'aide d'un appareil d'enregistre- ment PCM, approprié ayant par exemple une tête fixe multiple. Le bloc de transmission s'enregistre alors sur des pistes parallèles du support d'enregistrement grâce à la tête multiple ou à entrefer multiple comme cela est connu. Toutefois, en utilisant le multiplexeur 90 on peut enregistrer le bloc de transmission sur un seul canal par exemple d'une bande magné- tique d'un disque ou tout autre support d'enregistrement utilisé dans les systèmes d'enregistrement PCM. I1 est à remarquer qu'en retardant de façon sélec- tive des mots alternés (c'est-à-dire des mots de orrection d'erreur et des mots PCM qui alternent) selon un retard d (d = D/8), un mot à seize bits contenu dans le bloc de trans- 2476943 mission tel que le mot à seize bits du canal Z0 ne correspond pas bit par bit à l'échantillon du signal audio. Néanmoins, ce mot à seize bits sera considéré comme un mot PCM. Bien que cela ne soit pas représenté, on remarque que lorsque le bloc de transmission enregistré sur le support d'enregistrement est reproduit et les retards sélectifs d se suppriment par exemple en retardant les mots qui n'ont pas été retardés de façon supplémentaire de la durée d. En variante, on peut retarder les mots qui ont été retardés de la durée supplémentaire d, pendant la reproduction, en les retardant de la durée(Dd) et en retardant les autres mots de la durée D. Dans tous les cas, le bloc de données à imbrication dans le temps Y0... Yl ainsi que les mots de correction d'erreur Ry et Sy sont récupérés suivant la relation chronologique appro- priée. Puis si l'un des mots PCM à imbrication dans le temps est faux, on peut corriger l'erreur selon les techniques de correction d'erreur classiques-en utilisant les mots de correc- tion d'erreur R et S. Puis, on désimbrique dans le temps les mots PCM des canaux Y0... Y,1 par exemple en retardant les mots PCM d'une durée qui est liée inversement au retard commu- niqué par les circuits de retard 50... 63. De la même manière, on retarde de façon appropriée les mots de correction d'erreur Py et Qy pour récupérer les mots de correction d'erreur P et Qx suivant la même relation chronologique que celle qui existe entre les mots de correction d'erreur et le bloc de données d'origine. Puis,on peut corriger toute erreur des mots PCM désimbriqués dans le temps en utilisant les mots de correction d'erreur désimbriqués P x, QX en fonction des techniques de correction d'erreur, connues. Comme représenté à la figure 1, un avantage impor- tant de l'invention est de ne pas utiliser de code de détection d'erreur comme celui utilisé jusqu'à présent dans les techniques de codage de correction d'erreur. Cela signifie que la fente de temps précédemment occupée par exemple par un mot de code CRC peut maintenant être occupée par un mot PCM. On remarque qu'en supprimant le besoin du code de détection d'erreur, on réduit la redondance du signal codé de correction d'erreur. En d'autres termes, on améliore la densité d'enregistrement des informations utiles. La figure 3 montre un autre mode de réalisation de 16 2476943 l'invention-qui est une variante perfectionnée du mode de réalisation de la figure 1. Le mode de réalisation de la figure 3 diffère de celui décrit ci-dessus en ce que le mot de parité retardé Py et le mot de parité de matrice retardé Qy sont fournis tous deux au générateur de code de correction d'erreur 70'. En particulier, le mot de parité Py est fourni au générateur de mot de parité 71' et le mot de parité de matrice Qy est fourni au générateur de matrice de parité 721. En conséquence par l'addition modulo-2 des mots PCM imbriqués dans le temps des canaux Y0... Yl et du mot de parité P y, on obtient le mot de parité R y. De même, on dérive le mot de parité de matrice Sy en fonction de la multiplication du mot de parité de matrice Qy et de la matrice de génération prédé- terminée et de l'addition modulo-2 de ce produit et du produit de la multiplication des mots PCM imbriqués dans le temps et de la matrice de génération. Ainsi dans le mode de réalisation de la figure 3, le mot de parité R est une fonction du mot de parité Py ainsi que des mots PCM imbriqués dans le temps; le mot de parité de matrice Sy est une fonction du mot de parité de matrice Q. ainsi que des mots PCM imbriqués dans le temps. En utilisant le mode de réalisation représenté à la figure 3, si pendant la reproduction ou la réception du bloc de transmission, le mot de parité P ou le mot de parité de matrice Qv est faux, on peut corriger cette erreur en utilisant le mot de parité R ou le mot de parité de matrice S respectif selon les techniques de correction d'erreur classiques. On remarque que dès la correction des mots de correction d'erreur Pyv Q., on peut corriger toute erreur qui peut exister dans le bloc de données d'origine ainsi récupéré. Par contre, si les mots de correction d'erreur Py, Q. ne peuvent être corrigés comme représenté dans le mode de réalisation de la figure 1, on ne peut corriger l'erreur qui peut exister dans le bloc de données d'origine, récupéré. Ainsi, le mode de réalisation de la figure 3 présente des caractéristiques de correction d'erreur supérieures à celles de la figure 1. Le mode de réalisation de la figure 4 constitue une amélioration supplémentaire du mode de réalisation de la figure 3. Selon la figure 4, le mot de parité R généré par le généra- * teur de motsde parité 71" dans le générateur de code de correction d'erreur 70", après avoir été retardé de façon sup- -17 2476943 plémentaire du retard d est appliqué en retour et est fourni comme mot de parité Rx au générateur de mots de parité 41' contenu dans un générateur de code de correction d'erreur 40'. De façon plus particulière, le mot de parité retardé R appliqué en retour est fourni par un autre circuit de retard 88 de façon à être retardé de la durée (D-d). De même, le mot de parité de matrice Sy généré par le générateur de matrice de parité 72" du générateur de code de correction d'erreur 70" est appliqué en retour au générateur de matrice de parité 42" du code de correction d'erreur 40'. Cela signifie que le mot de parité Px est généré en fonction des mots PCM contenus dans le bloc de données ainsi fourni de même que le mot de parité Rx appliqué en retour. De la même manière, on génère le mot de * parité de matrice Q. en fonction des codes PCM contenus dans- le bloc de données qu'il lui est fourni de même que le mot de parité de matrice Sy appliqué en retour. Il résulte de cet échange de mots de correction d'erreur entre les différents générateurs de code de correction d'erreur que l'on corrige les erreurs qui peuvent exister dans les mots de correction d'erreur reproduits ou reçus R et S en utilisant les mots de correction d'erreur P x, Qx De même, les erreurs qui peuvent exister dans les mots de correction d'erreur reproduits ou reçus Py Qy sont corrigées à l'aide des mots de correction dterreur Ry, SS. En conséquence, comme on peut corriger des mots de y y correction d'erreur qui seraient faux, on peut ainsi corriger des mots PCM, faux qui ne pourraient se corriger dans d'autres conditions. Cela améliore les caractéristiques de correction d'erreur du mode de réalisation de la figure 4 par rapport à celles du mode de réalisation de la figure 3. La figure 5 montre un autre mode de réalisation de l'invention. Dans cette figure" les éléments qui sont analogues à ceux décrits ci-dessus portent les mêmes références numériques précédées du préfixe t'"I. On voit que le générateur de code d'erreur 170 reçoit les mots de correction d'erreur Py, y dérivés du générateur de code de correction d'erreur 140; le générateur 140 reçoit les mots de.correction d'erreur Rx, S g x dérivés tous deux du générateur de code d'erreur 170. Cet échange croisé des mots de correction d'erreur est ainsi ana- logue à l'échange croisé décrit ci-dessus pour le mode de réalisation de la figure 4. 18 2476943 Dans le mode de réalisation de la figure 5, le circuit de distribution ou distributeur 130 reçoit les mots PCM du canal gauche, successifs, par la borne d'entrée 110 ainsi que les mots PCM du canal droit, successifs par la borne dten- trée 120. Les canaux Y0... Yl sont couplés aux circuits de retard 150, 151.... 160 et comme précédemment ces canaux sont reliés au générateur de mots de parité 140 et au générateur de, parité de matrice 142 compris tous deux dans le générateur de code de correction d'erreur 140. Les circuits de retard 150 10... 160 sont différents des circuits de retard 52... 63 pour le retard qu'ils communiquent. De même dans la figure 5, aucun retard n'est appliqué aux mots PCM du canal Y0. Le canal X1 est couplé au circuit de retard 150, ce qui donne un retard (D-d) aux mots PCM Ro0 R6, R12 *... Le canal X est couplé au circuit de retard 151, ce qui donne un retard 2(D-d) aux mots PCM L1, L7, L13.... De même les mots PCM des canaux X3..* Xil reçoivent des retards par les circuits de retard 152... 160, chaque retard étant égal à un multiple respectif de (D-d); D est égal à la période du mot de données 20.et d correspond à une fraction prédéterminée de D (en général D/8). Les circuits de retard 150... 160 servent à imbriquer dans le temps les mots PCM, ce qui donne un bloc de données à imbrication dans le temps formé des mots PCM dans les canaux YO... Y1i. Comme indiqué ci-dessus, les mots PCM du canal XO ne subissent aucun retard. La série des mots de parité Px est retardée par le circuit de retard 161 pour donner les mots de parité retardés Py. Ce retard est égal à 12(D-d). La série des mots de parité de matrice Qx est retardée par le circuit de retard 162 pour donner les mots de parité de matrice retardés QA. Le circuit de retard 162 donne un retard égal à 13(D-d). On voit ainsi que les circuits de retard 150... 162 donnent des retards sélectifs qui sont égaux chacun à un multiple de (D-d) de façon à imbriquer dans le temps les mots PCM et les mots de correction dterreur pour aboutir à un bloc de données à imbrication dans le temps. Les mots PCM imbriqués dans le temps des canaux Y0 Y sont appliqués à la fois au générateur de mots de parité 171 et au générateur de matrice de parité 172, ces générateurs respectifs recevant également le mot de parité retardé P et y 19 2476943 le mot de parité de matrice retardé Q. Le générateur 171 génère la série des mots de parité R; le générateur de matrice de parité 172 génère la série des mots de parité de matrice S y Les mots de parité R sont appliqués en retour au générateur de mots de parité 141 faisant partie du générateur de code de correction 140 par l'intermédiaire du circuit de retard 195. Ce circuit deretard communique un retard égal à 14(D-d) et le mot de parité retardé, appliqué en retour correspond à R x. De même les mots de parité de matrice Sy sont appliqués en retour au générateur de matrice de parité 142 par le circuit de retard 196. Ce circuit de retard communique un retard égal à 15.(D-d) et le mot de parité de matrice, retardé, appliqué en retard est référencé paY Sxe Les mots PCM imbriqués dans le temps des canaux YO... Yil sont non seulement soumis au générateur de code de correction d'erreur 170 mais ils reçoivent également des retards supplémentaires choisis appliqués par les circuits de retard 180... 190. De façon plus détaillées les mots PCM du canal Y0 ne subissent aucun retard. Les mots PCM du canal Y1 sont retardés par le circuit de retard 180 de la durée d; les mots PCM du canal Y sont retardés par le circuit de retard 181 de la durée 2d'etc; les mots PCM du canal Yil sont retardés par le circuit de xetard 190 du retard lld. On voit que les cir- cuits de retard 180... 190 tendent à supprimer une partie des retards communiqués par les circuits 150... 160, ce qui donne des mots PCM imbriqués dans le temps dans les canaux Z0 chaque mot a un retard qui est égal à un multiple entier (O, 1, 2... 11) de la durée D du mot de cbnnées. De même les mots de parité retardés Py sont retardés par le circuit de retard 191 d'une durée de 12d; les mots de parité de matrice Qy retardés sont retardés par le circuit de retard 192 d'une durée égale à 13d; les mots de parité Ry sont retardés par le circuit de retard 193 d'une durée égale à 14d et les mots de parité de matrice Sy sont retardés par le circuit de retard 194 d'une durée égale à lSd. Le circuit de retard 191 tend à supprimer une partie du retard appliqué par le circuit de retard 161, si bien que les mots de parité Pz sont retardés de 12D. Le circuit deretard 192 tend à supprimer une partie du retard appliqué par le circuit deretard 162, ce qui donne des mots de parité de matrice Qz retardés de 13D. On voit de même 2476943 que les circuits de retard 193, 194 tendent à supprimer une partie du retard appliqué par les circuits de retard 195, 196. C'est pourquoi le multiplexeur 200 qui est analogue au multiplexeur 90 décrit ci-dessus reçoit un bloc de trans- mission formé de mots imbriqués dans le temps. En particulier, ce bloc de transmission est formé des mots PCM imbriqués dans le temps dans les canaux ZO... Zil ainsi que les mots de correction d'erreur imbriqués dans le temps Pe' Q R, S. e2 z Le multiplexeur 200 met en série le bloc de transmission qutil reçoit sous la forme de mots en parallèle, ce qui donne le bloc de transmission de la figure 2. La description détaillée faite ci-dessus montre que les différents modes de réalisation de ltinvention permettent de ne pas recourir à un code de détection d'erreur tel que le code CRC. Si toutefois il est intéressant d'utiliser ce code CRC par exemple pour identifier des mots particuliers qui peuvent être faussés pendant la reproduction ou la réception du bloc de transmission, on peut inserrer le code CRC ou tout autre code de détection d'erreur dans le bloc de transmission représenté à la figure 2. Par exemple, on peut mettre le code CRC avant les mots de correction d'erreur. Grâce aux avantages découlant de l'invention, on améliore considérablement la fréquence des erreurs après la correction des erreurs (cette fréquence est inférieure à l'unité). Le nombre des erreurs que l'on peut corriger selon l'invention est-supérieur au nombre des erreurs que l'on pou- vait corriger avec les techniques connues. Il en résulte que le nombre d'erreurs qui reste après la correction d'erreur est beaucoup moins important que celui qui reste lorsqu'on applique les techniques connues. Par exemple si la fréquence des erreurs de mots après correction est égale à PW (cette fréquence des mots dterreur est inférieure à l'unité) alors selon l'invention la fréquence des mots de correction dterreur est de l'ordre d'environ P-8 - Pl2. Par comparaison à l'art antérieur, lors- qu'on utilise un code de détection d'erreur tel que le code CRC, on arrive à une fréquence d'erreur de l'ordre de P w3. On peut ainsi apprécier l'amélioration considérable des caractéristi- ques de correction d'erreur selon les techniques de l'invention. 21 2476943 R E V E N D I C A T I 0 N S Procédé de transmission de mots de données, numériques, procédé consistant à répartir les mots de données suc- cessifs entre plusieurs canaux pour former des blocs de données successifs, chaque bloc de données étant composé des mots de données des différents canaux, à générer un premier code de correction d'erreur en fonction des mots contenus dans le bloc de données, à retarder sélectivement avec des retards respectifs différents, les mots de données contenus dans le bloc de données pour former un bloc de données imbriqué dans le temps composé des mots de données imbriqués dans le temps, à générer un second code de correction d'erreur en fonction des mots contenus dans le bloc de données imbriqué dans le temps et à combiner le premier code de correction d'erreur, le second code de correction d'erreur et le bloc de données imbriqués dans le temps pour former un bloc de transmission; procédé caractérisé en ce que le premier code de correction d'erreur est susceptible de servir à la correction d'au moins un mot qui peut être faux dans le bloc de données et le second code de correction d'erreur est susceptible de servir à la correction d'au moins un mot qui peut être faux dans le bloc de données imbriqué dans le temps. ) Procédé selon la revendication, 1, caracté- risé en ce que la phase de génération d'un second code de correc- tion d'erreur consiste à utiliser le premier code de correction d'erreur ainsi que les mots du bloc de donnéesimbriqués dans le temps pour dériver le second code de correction d'erreur. ) Procédé selon la revendication 1, caracté- risé en ce que la phase de génération du premier code de correc- tion d'erreur consiste à utiliser le second code de correction d'erreur et les mots du bloc de données pour dériver le premier code de.correction d'erreur. 4 ) Procédé selon la revendication 1, caracté- risé en ce que la phase de génération d'un premier code de correc- tion d'erreur consiste à générer un premier mot de parité au moins en fonction des mots contenus dans le bloc de données et à générer un premier mot de parité de matrice au moins en fonction des mots contenus dans le bloc de données multipliés par une matrice de génération, prédéterminée. ) Procédé selon la revendication 4, caracté - risé en ce que la matrice de génération prédéterminée est formée _ 22 - 2476943 par les éléments non nuls d'un champ de Galois. ) Procédé selon la revendication 4, caracté- risé en ce que la phase de génération d'un second code de correc- tion d'erreur consiste à générer un second mot de parité au moins en fonction des mots contenus dans le bloc de données imbriqué dans le temps et à générer un second mot de parité de matrice au moins en fonction des mots contenus dans le bloc-de données imbri- qué dans le temps, multipliés par une matrice de génération pré- déterminée. ) Procédé selon la revendication 6, caracté- risé en ce que le second mot de parité est une fonction des mots contenus dans le bloc de données imbriqué dans le temps ainsi que du premier mot de parité et le second mot de parité de matrice est une fonction des mots contenus dans le bloc de dbnnées imbriqué dans le temps et du premier mot de parité de matrice tous multi- pliés par la matrice de génération, prédéterminée. 8 ) Procédé selon la revendication 7, caracté-, risé en ce que le premier mot de parité est une fonction des mots contenus dans le bloc de données ainsi que du second mot'de parité et le premier-mot de parité de matrice est une fonction des mots- contenus dans le bloc de données ainsi que du-second mot de parité de matrice tous multipliés par une matrice de génération prédéter- minée. 9 ) Procédé selon la revendication 1, caracté- risé en ce qu'on retarde sélectivement le premier code de correc- tion dterreur pour imbriquer dans le temps ce premier code de correction dterreur et les mots de données imbriqués dans le temps du bloc de transmission. 100) Procédé selon la revendication 9, caracté- risé en ce que chaque-retard appliqué aux mots de données et le premier code de correction d'erreur est un multiple de D, D étant la durée occupée par chaque mot de données dans un canal. ) Procédé selon la revendication 10, caracté- risé en ce qu'on retarde de façon supplémentaire les mots de don- nées imbriqués dans le temps, alternés et les codes de correction d'erreur contenus dans le bloc de transmission, de la durée d, d étant une fraction prédéterminée de D. ) Procédé selon la revendication 9, caracté- risé en ce que chaque retard communiqué aux mots de données et au - 23 2476943 premier code de correction d'erreur est un multiple de (D-d), D étant la durée occupée par chaque mot de données dans un canal et d étant une fraction prédéterminée D. 13 ) Procédé selon la revendication 12, carac- térisé en ce qu'on retarde de façon supplémentaire les mots de données imbriqués dans le temps et les codes de correction d'erreur contenus dans le bloc de transmission, selon des multi- ples respectifs de d. 14 ) Codeur pour la correction des erreurs des mots PCM successifs, codeur comportant un distributeur (30) pour répartir les mots (PCM)Wâ.. Wlfuccessifs entre plusieurs canaux respectifs (X0-Xll) et former des blocs de données successifs, chaque bloc de données étant formé des mots PCM des différents canau un premier générateur code de correction d'erreur étant fourni avec les mots (PCM) d'un bloc de données pour générer un premier code de correction d'erreur Px en fonction des mots contenus dans le bloc de données, un moyen de retard (50-63) recevant les mots (PCM) d'un bloc de données pour les retarder sélectivement selon des retards respectifs, différents, les mots (PCM) formant un bloc de données imbriqué dans le temps composé des mots (PCM) imbriqués dans le temp un second générateur de code de correction d'erreur recevant les mots (PCM) W..Wil imbriqués dans le temps du bloc de données imbriq dans le temps pour générer un second code de correction d'erreur Qx en fonction des mots (PCM) imbriqués dans le temps ainsi qu'un moyen pour combiner le premier codé de correction d'erreur, le second code de correction d'erreur et le bloc de données imbriqués dans le temps pour former un bloc de transmission, codeur caractérisé en ce que le premier code de correction d'erreur Px seri à corriger au moins un mot erroné du bloc de données et le second code de correction d'erreurQx sert à corriger au moins un mot faux dans le bloc de données imbriqué dans le temps. ) Codeur selon la revendication 14, caractéril en ce que le premier générateur code de correction d'erreur se compc d'un premier générateur de parité (41)qui reçoit au moins les mots contenus dans le bloc de données pour générer un premier mot de par: té Px, et le premier générateur de matrice de parité (42) reçoit ai moins les mots contenus dans le bloc de données pour générer un premier mot de parité de matriceQx en r6ponse - la multiplication des mots par une matrice de génération prédéterminée. 16) Codeur selon la revendication 15, caracté- - 24 - 2476943 risé en ce que la matrice de génération prédéterminée correspond aux éléments non-nuls d'un champ de Galois. ) Codeur selon la revendication 15, caracté- risé en ce que le seconde générateur de code de correction (70) d'erreur se compose d'un second générateur de parité qui reçoit au moins les mots contenus dans le bloc de données imbriqué dans le temps pour générer un second mot de parité et un second géné- rateur de matrice de parité reçoit au moins les mots contenus dans le bloc de données imbriqué dans le temps pour générer un second mot de parité de matrice en réponse à la multiplication des mots imbriqués dans le temps par une matrice de génération prédéter- minée. ) Codeur selon la revendication 17, caracté- risé en ce qu'il comporte un moyen pour fournir le premier mot de parité au second générateur de parité et un moyen pour fournir le premier mot de parité de matrice au second générateur de matrice de parité. ) Codeur selon la revendication 18, caracté- risé en ce qu'il comporte un moyen pour fournir le second mot de parité au premier générateur de parité et un moyen pour fournir le second mot de parité de matrice au premier générateur de matrice de parité. ) Codeur selon la revendication 14, caracté- risé en ce qu'il comporte un moyen de retard pour le code de correction d'erreur, pour retarder sélectivement le premier code de correction d'erreur et imbriquer dans le temps ce premier code avec les mots (PCM) imbriqués dans le temps contenus dans le bloc de transmission. 210) Codeur selon la revendication 20, caracté- risé en ce que chaque retard communiqué aux mots (PCM) et au premier code de correction d'erreur est un multiple de D, D étant la durée occupée par chaque mot (PCM) dans un canal. 220) Codeur selon la revendication 21, caracté- risé en ce qu'il comporte un moyen de retard supplémentaire pour retarder de façon supplémentaire des mots (PCM) alternés, imbri- qués dans le temps et des codes de correction d'erreur contenus dans le bloc de transmission, ce retard correspondant à d, d étant une fraction prédéterminée de D. 230) Codeur selon la revendication 20, caracté- risé en ce que chaque retard appliqué aux mots (PCM) et au premier 2476943 code de correction d'erreur est un multiple de (D-d), D étant la durée occupée par chaque mot (PCM) dans un canal et d étant une fraction prédéterminée de D. 24 ) Codeur selon la revendication 23, caracté- risé en ce qu'il comporte un moyen de retard supplémentaire pour retarder de façon supplémentaire les mots (PCM) imbriqués dans le temps et les codes de correction d'erreur contenus dans le bloc de transmission selon des multiples respectifs de d. ) Codeur selon la revendication 14, caracté- risé en ce que le bloc de dbnnées et le bloc de données imbriqués dans le temps sont composés chacun de mots (PCM) en parallèle.