L’invention concerne un procédé de fabrication d’une structure semi-conductrice comprenant les étapes suivantes : a) la fourniture d’un substrat donneur en carbure de silicium monocristallin et d’un substrat support en carbure de silicium, b) la préparation d’une couche utile à transférer, comprenant : - l’implantation d’espèces légères dans le substrat donneur au niveau d’une face avant, pour former un profil d’endommagement, notamment mesurable par spectroscopie de rétrodiffusion de Rutherford, ledit profil présentant un pic principal de défauts en profondeur définissant un plan fragile enterré et un pic secondaire de défauts définissant une couche endommagée superficielle, - le retrait de la couche endommagée superficielle par gravure chimique et/ou par polissage mécano-chimique de la face avant du substrat donneur, pour former une nouvelle surface avant du substrat donneur, le plan fragile enterré délimitant, avec la surface avant du substrat donneur, la couche utile à transférer, laquelle présente une épaisseur comprise entre 50 nm et 1400 nm, c) l’assemblage par adhésion moléculaire du substrat donneur, du côté de la surface avant, et du substrat support, pour former un ensemble collé le long d’une interface de collage ; d) la séparation le long du plan fragile enterré, menant au transfert de la couche utile sur le substrat support, pour former la structure semi-conductrice. Figure à publier avec l’abrégé : Pas de Figure PROCEDE DE FABRICATION D’UNE STRUCTURE SEMI-CONDUCTRICE COMPRENANT UNE COUCHE UTILE EN CARBURE DE SILICIUM AUX PROPRIETES ELECTRIQUES AMELIOREES DOMAINE DE L’INVENTION La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium monocristallin transférée sur un substrat support en carbure de silicium, via une interface de collage. Le procédé permet d’améliorer les propriétés électriques de la couche utile, ainsi que celles de la structure semi-conductrice lorsqu’une conduction électrique verticale est recherchée. ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION Il est habituel de former une structure semi-conductrice par report d’une couche utile semi-conductrice, de faible épaisseur et de haute qualité cristalline, sur un substrat support semi-conducteur avantageusement de plus faible qualité cristalline. Une solution de transfert de couche mince bien connue est le procédé Smart Cut ® , basé sur une implantation d’espèces légères et sur un assemblage par adhésion moléculaire au niveau d’une interface de collage. Les espèces légères sont classiquement choisies parmi les ions hydrogène, hélium ou une combinaison de ces deux espèces. Le collage direct par adhésion moléculaire peut être obtenu par différentes approches, à température ambiante ou en température, sous atmosphère ambiante ou contrôlée, notamment sous vide, en appliquant une pression sur les substrats après mise en contact intime de leurs faces à assembler ou par simple initiation ponctuelle d’une onde de collage lorsque les faces à assembler sont disposées en vis-à-vis. Les différentes approches de collage direct peuvent également se distinguer par le traitement de préparation des surfaces à assembler, opéré juste avant l’assemblage. Des nettoyages chimiques secs ou humides, des activations de surface par plasma ou par bombardement atomique (par exemple, SAB pour « Surface Activation Bonding », ADB pour « Atomic Diffusion Bonding », etc), des lissages mécaniques ou mécano-chimiques des surfaces ou encore des dépôts de couches additionnelles favorables au collage, peuvent être appliqués à l’un ou aux deux substrats à assembler. Après transfert de la couche utile sur le substrat support, il est également habituel d’appliquer un recuit à hautes, voire à très hautes températures, à la structure semi-conductrice, de manière à restaurer les qualités structurelles et électriques de la couche utile et de l’interface de collage. Il est aussi connu de réaliser des traitements de lissage thermiques ou basés sur du polissage mécano-chimique, pour obtenir une faible rugosité de surface au niveau de la face libre de la couche utile transférée, laquelle est destinée à accueillir des composants microélectroniques. Dans le domaine de l’électronique de puissance notamment, une excellente conductivité électrique de la couche utile est attendue. Il peut en outre être avantageux de former une structure semi-conductrice garantissant une bonne conduction électrique entre la couche utile et la substrat support, de manière à autoriser l’élaboration de composants verticaux. Par exemple, dans le cas d’une structure semi-conductrice comprenant une couche utile en carbure de silicium monocristallin et un substrat support en carbure de silicium de moindre qualité (monocristallin ou poly-cristallin), il est attendu que les caractéristiques électriques de la couche utile suivent une loi ohmique, la résistivité de ladite couche étant définie par son niveau de dopage. Pour être compatible avec des composants verticaux, il est également attendu que la conduction électrique verticale, c’est-à-dire impliquant la traversée de l’interface de collage, soit fonctionnelle : à savoir, une résistivité de l’interface de collage aussi faible que possible, préférentiellement inférieure à 1 mohm.cm 2 , voire inférieure à 0,1 mohm.cm 2 , et une caractéristique I(V) (courant en fonction de la tension) de type ohmique. Le transfert d’une couche utile en carbure de silicium monocristallin, sur un substrat support également en carbure de silicium monocristallin, via une couche intermédiaire métallique, par le procédé Smart Cut ® avec un recuit final de restauration, appliqué à la structure semi-conductrice, effectué dans la gamme de températures 1300°C – 1700°C, n’est pas suffisant pour obtenir les caractéristiques électriques précédemment énoncées, comme cela apparaît sur la (a) : la courbe I(V), représentative des propriétés électriques de la couche utile et de la conduction électrique verticale (à travers l’interface de collage) de la structure semi-conductrice ne répondent pas à l’objectif de comportement ohmique. Bien sûr, un recuit à plus hautes températures, typiquement supérieur à 1800°C, pourrait partiellement améliorer les caractéristiques électriques de la couche utile et de la structure semi-conductrice, mais un tel traitement est particulièrement contraignant à mettre en œuvre et peut en outre provoquer d’autres types de défauts cristallins défavorables, notamment des marches atomiques en surface (« step bunching » selon la terminologie anglo-saxonne), qui requièrent des étapes supplémentaires de protection de la surface, pour éviter l’apparition de ces défauts, ou de traitement de la surface a posteriori, pour les éliminer. OBJET DE L’INVENTION La présente invention vise à remédier à tout ou partie des inconvénients précités. Elle concerne en particulier un procédé de fabrication d’une structure semi-conductrice dont la couche utile en carbure de silicium monocristallin, transférée sur un substrat support en carbure de silicium, via une interface de collage, présente d’excellentes propriétés électriques. Le procédé selon l’invention permet en outre d’améliorer les performances de conduction verticale de la structure semi-conductrice, tout en proposant des étapes simples de mise en œuvre. BREVE DESCRIPTION DE L’INVENTION L’invention concerne un procédé de fabrication d’une structure semi-conductrice comprenant les étapes suivantes : a) la fourniture d’un substrat donneur en carbure de silicium monocristallin et d’un substrat support en carbure de silicium, b) la préparation d’une couche utile à transférer, comprenant : - l’implantation d’espèces légères dans le substrat donneur au niveau d’une face avant, pour former un profil d’endommagement, notamment mesurable par spectroscopie de rétrodiffusion de Rutherford, ledit profil présentant un pic principal de défauts en profondeur définissant un plan fragile enterré et un pic secondaire de défauts définissant une couche endommagée superficielle, - le retrait de la couche endommagée superficielle par gravure chimique et/ou par polissage mécano-chimique de la face avant du substrat donneur, pour former une nouvelle surface avant du substrat donneur, le plan fragile enterré délimitant, avec la surface avant du substrat donneur, la couche utile à transférer, laquelle présente une épaisseur comprise entre 50 nm et 1400 nm, c) l’assemblage par adhésion moléculaire du substrat donneur, du côté de la surface avant, et du substrat support, pour former un ensemble collé le long d’une interface de collage ; d) la séparation le long du plan fragile enterré, menant au transfert de la couche utile sur le substrat support, pour former la structure semi-conductrice. Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable : le retrait de l’étape b) se traduit par un enlèvement compris entre 5nm et 200nm, préférentiellement compris entre 30nm et 50nm ; le matériau du substrat support est monocristallin ou poly-cristallin ; les espèces légères sont des ions d’hydrogène, implantés avec une énergie comprise entre 30keV et 210keV et avec une dose comprise entre 1x1016/cm 2 et 5x1017/cm 2 ; le procédé de fabrication comprend une étape e) de finition appliquée à la structure semi-conductrice issue de l’étape d), l’étape e) impliquant un traitement thermique à une température comprise entre 1300°C et 1700°C ; l’étape e) comprend un traitement de lissage mécano-chimique d’une surface libre de la couche utile ; l’étape c) comprend la formation d’au moins une couche additionnelle sur la surface avant du substrat donneur et/ou sur une face avant du substrat support, préalablement à l’assemblage par adhésion moléculaire ; et l’ensemble collé, obtenu après l’assemblage par adhésion moléculaire, comprend la couche additionnelle entre le substrat donneur et le substrat support, adjacente à l’interface de collage ou incluant cette dernière ; la -au moins une- couche additionnelle comprend un matériau choisi parmi le silicium, le tungstène, le carbone, le titane. L’invention concerne également un composant microélectronique à haute tension élaboré sur une structure semi-conductrice obtenue par le procédé de fabrication tel que précité. BREVE DESCRIPTION DES FIGURES D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre en référence aux figures annexées sur lesquelles : La présente une structure semi-conductrice élaborée selon un procédé de fabrication conforme à l’invention ; Les figures 2a, 2b, 2b’, 2c, 2d et 2e présentent des étapes d’un procédé de fabrication conforme à l’invention ; La présente des mesures par spectroscopie de rétrodiffusion de Rutherford (RBS), respectivement d’un substrat donneur vierge et d’un substrat donneur ayant subi l’implantation d’espèces légères de l’étape b) du procédé de fabrication conformément à l’invention ; La présente des courbes I(V) du courant en fonction de la tension appliquée, mesurée à partir de deux électrodes élaborées sur une structure semi-conductrice, le chemin de courant traversant l’interface de collage de ladite structure : (a) pour une structure semi-conductrice de l’état de la technique, (b) pour une structure semi-conductrice conforme à l’invention ; La présente (a) une image par microscopie électronique en transmission (TEM) d’une structure semi-conductrice finale non conforme à l’invention, et (b) une image obtenue par mesure de résistance SSRM d’une structure semi-conductrice finale non conforme à l’invention. Les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures comportent des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y, et les épaisseurs relatives des couches entre elles ne sont pas respectées sur les figures schématiques. Les différentes possibilités (variantes et modes de réalisation illustrés et/ou détaillés dans la description à suivre) doivent être comprises comme n’étant pas exclusives les unes des autres et peuvent se combiner entre elles. Procédé de fabrication d’une structure semi-conductrice (100) comprenant les étapes suivantes : a) la fourniture d’un substrat donneur (1) en carbure de silicium monocristallin et d’un substrat support (2) en carbure de silicium, b) la préparation d’une couche utile à transférer, comprenant : - l’implantation d’espèces légères dans le substrat donneur (1) au niveau d’une face avant (1a), pour former un profil d’endommagement (11), notamment mesurable par spectroscopie de rétrodiffusion de Rutherford, ledit profil présentant un pic principal (12a) de défauts en profondeur définissant un plan fragile enterré (12) et un pic secondaire (13a) de défauts définissant une couche endommagée superficielle (13), - le retrait de la couche endommagée superficielle (13) par gravure chimique et/ou par polissage mécano-chimique de la face avant (1a) du substrat donneur (1), pour former une nouvelle surface avant (1a’) du substrat donneur (1), le plan fragile enterré (12) délimitant, avec la surface avant (1a’) du substrat donneur (1), la couche utile (10) à transférer, laquelle présente une épaisseur comprise entre 50 nm et 1400 nm, c ) l’assemblage par adhésion moléculaire du substrat donneur (1), du côté de la surface avant (1a’), et du substrat support (2), pour former un ensemble collé (50) le long d’une interface de collage (51) ; d ) la séparation le long du plan fragile enterré (12), menant au transfert de la couche utile (10) sur le substrat support (2), pour former la structure semi-conductrice (100). Procédé de fabrication selon la revendication précédente, dans lequel le retrait de l’étape b) se traduit par un enlèvement compris entre 5nm et 200nm, préférentiellement compris entre 30nm et 50nm. Procédé de fabrication selon l’une des revendications précédentes, dans lequel le matériau du substrat support (2) est monocristallin ou poly-cristallin. Procédé de fabrication selon l’une des revendications précédentes, dans lequel les espèces légères sont des ions d’hydrogène, implantés avec une énergie comprise entre 30keV et 210keV et avec une dose comprise entre 1x10 16 /cm 2 et 5x10 17 /cm 2 . Procédé de fabrication selon l’une des revendications précédentes, comprenant une étape e) de finition appliquée à la structure semi-conductrice (100) issue de l’étape d), l’étape e) impliquant un traitement thermique à une température comprise entre 1300°C et 1700°C. Procédé de fabrication selon la revendication précédente, dans lequel l’étape e) comprend un traitement de lissage mécano-chimique d’une surface libre (10a) de la couche utile (10). Procédé de fabrication selon l’une des revendications précédentes, dans lequel : - l’étape c) comprend la formation d’au moins une couche additionnelle sur la surface avant (1a’) du substrat donneur (1) et/ou sur une face avant (2a) du substrat support (2), préalablement à l’assemblage par adhésion moléculaire ; et - l’ensemble collé (50), obtenu après l’assemblage par adhésion moléculaire, comprend la couche additionnelle entre le substrat donneur (1) et le substrat support (2), adjacente à l’interface de collage (51) ou incluant cette dernière. Procédé de fabrication selon la revendication précédente, dans lequel la -au moins une- couche additionnelle comprend un matériau choisi parmi le silicium, le tungstène, le carbone, le titane. Composant microélectronique à haute tension élaboré sur une structure semi-conductrice (100) obtenue par le procédé de fabrication selon l’une des revendications précédentes.