La présente invention due aux travaux de M.. Jacques CADELEC de la Compagnie Générale d,Electricité concerne la fabrication de circuits intégrés au silicium. On sait qu'il est utile d'obtenir des temps de commu-5 tation brefs pour les composants de ces circuits et que le temps de commutation dépend de la durée de vie des porteurs de charge. la durée de vie de ces porteurs (électrons et trous) est une constante de temps nécessaire pour que les concentrations de ces porteurs recouvrent leur valeur d'équilibre lorsqu'elles s'en 10 sont écartées par suite d'une influence perturbatrice. Plus la durée de vie est grande et plus est grand le temps de recombinaison des porteurs. Il en résulte que le temps de stockage qui est le temps nécessaire pour que les porteurs reviennent à une concentration initiale s'accroît également. Le temps de stockage 15 constitue ainsi une mesure de 3a durée de vie des porteurs dans la base d'un transistor et ce temps limite la vitesse d'utilisation d'un transistor fonctionnant en commutation. Il est connu que l'introduction d'or ou de platine à certaines concentrations dans le réseau cristallin du silicium 20 diminue la durée de vie des porteurs. On l'explique soit par la présence, due à ces métaux, de niveaux profonds dans la bande interdite comprise entre la bande de conduction et la bande de valence, soit par le fait que les atomes d'or ou de platine forment des pièges dans lesquels les porteurs peuvent se Jusqu'à présent, le procédé le plus utilisé pour abaisser le temps de stockage afin de réaliser des transistors de commutation rapide consistait à déposer et à diffuser de l'or à 30 partir de la face "arrière" d'une plaquette de silicium permettant d'obtenir des transistors par la méthode planaire. ^ cas où l'on veut obtenir sur la même plaquette des circuits intégrés multiples, isolés les uns des autres par de la silice1(méthode connue appelée EPIG) la méthode précédente devient impossible 35 à appliquer. Après la mise en oeuvre de cette méthode, il n'est plus possible de diffuser de l'or par la face arrière puisque l'or ne diffuse pas au travers du caisson de silice. Le procédé suivant l'invention permet d'éviter cet inconvénient. 71 08025 2 2128164 Dans celle-ci en effet, il est possible d'obtenir un abaissement du temps de stockage des porteurs de composants semiconducteurs tout en utilisant la méthode de l'isolement de ces composants par des caissons, appelée méthode EPIG. 5 L'invention a pour objet un procédé de fabrication de circuits intégrés au silicium procédé selon lequel on dépose sur une plaquette de silicium une couche d'un premier métal apte à réduire la durée de vie des porteurs de charge au sein d'un composant semiconducteur sans changer le type de conductivité puis 10 on pratique la diffusion de ce métal à l'intérieur de ce composant, procédé selon lequel en outre, on réalise sur une face "avant" de cette plaquette des couches de silice, on perce ces couches d'ouvertures de diffusion à travers lesquelles on effectue des diffusions d'impuretés de dopage aptes à changer le 15 type de conductivité du silicium puis on perce ces couches d'ouvertures de contact dans lesquelles on dépose un second métal assurant la connexion électrique avec le silicium, procédé caractérisé en ce que, après qu'on ait effectué lesdites diffusions d'impuretés de dopage et avant qu'on ait déposé ledit second 20 métal on dépose ledit premier métal sur ladite face avant de la plaquette munie desdites ouvertures de contact ensuite on procède à Tin premier recuit thermique de cette plaquette de façon à créer un composé entre ledit premier métal et le silicium apparaissant à ces ouvertures puis on soumet cette plaquette à un bain acide, apte 25 à attaquer ledit premier métal mais non ledit composé, puis on soumet la plaquette à un deuxième chauffage, de façon à effectuer la diffusion dudit premier métal contenu dans le composé à l'intérieur du silicium. En se référant aux figures schématiques 1 à 5 ci-jointes 30 on va décrire ci-après un exemple du proeédé objet de la présente invention, exemple donné à titre purement illustratif et nullement limitatif. Les mêmes éléments représentés sur plusieurs de ces figures portent sur toutes celles-ci les mêmes références. Les figures 1 à 5 représentent schématiquement des 35 coupes de plaquettes de circuit intégré à des stades successifs de leur fabrication. Sur la figure 1 on voit une portion de plaquette de circuit intégré entourée sur trois de ses côtés par un caisson 1 de silice obtenu par la méthode appelée EPIG. A l'intérieur du 71 08025 3 2128164 caisson, les zones d'émetteur 2 du type n+, de base 3 de type p et de collecteur 4 de type n ont été diffusées. Le quatrième côté 5 du caisson est également recouvert de silice et du fait des oxydations successives faisant suite aux 5 diffusions.forme une barrière continue dans laquelle on a procédé à l'ouverture des fenêtres de contact 6, 7, 8, 9, 10. Ces fenêtres permettent le contact avec les différentes zones du transistor grâce à des métallisations qui doivent être effectuées ultérieurement. 10 Sur la figure 2, on voit -une couche de platine 11 déposée sur le quatrième côté 5 du caisson. Cette couche recouvre la barrière de silice et les fenêtres de contact 6, 7, 8, 9, 10. Elle est obtenue par exemple par pulvérisation cathodique. La plaquette est alors placée dans une cloche à vide à proximité 15 d'une anode. Une décharge entre une cathode de platine et l'anode est obtenue par application d'une haute tension. Les atomes émis par la cathode viennent frapper la plaquette et ont une vitesse suffisante pour y adhérer. Sur la figure 3 on voit des plages de siliciure de platine 20 12, 13, 14, 15, 16 disposées à l'endroit des fenêtres de contact. Ce stade de la fabrication est réalisé à la suite d'un recuit thermique à 500°C de la plaquette. La durée de cette opération peut être de quelques dizaines de minutes à une heure. Il se produit une réaction entre le silicium apparaissant aux 25 fenêtres de contact et le platine déposé par pulvérisation, le produit de cette réaction étant le siliciure de platine. Le siliciure de platine donne un excellent contact avee les métallisations de molybdene, d'or, de titane, de platine ou d'aluminium que l'on effectue ultérieurement. 30 Sur la figure 4 on peut remarquer l'absence de la couche de platine 11. Ce résultat est obtenu par une immersion de la plaquette dans de l'eau régale (1 part de ÎTo^H, 3 parts d'HCL). Celle-ci attaque le platine mais non les plages du siliciure de platine 12, 13, 14, 15, 16 qui restent intactes. 55 Dans le stade représenté sur la figure 5 il est procédé à un chauffage de la plaquette entre 950° et 10Ô0°C. A la suite de ce chauffage qui dure quelques minutes il se produit une diffusion de platine à l'intérieur du caisson limitant le transistor. Cette diffusion est représentée par des points 17. 71 08025 4 2128164 Après cette opération, on peut effectuer la métallisation du contact soit par un procédé utilisant l'aluminium soit par un procédé multicouches. Bien que le procédé qui vient d'être décrit paraisse le 5 plus avantageux on comprendra que diverses modifications peuvent lui être apportées sans sortir du cadre de l'invention,certaines des étapes du procédé pouvant être remplacées par d'autres susceptibles d'y assurer la même fonction technique» le procédé, objet de l'invention peut être utilisé dans 10 tous les cas où l'on a besoin de doper un composant semiconducteur avec des impuretés qui réduisent la durée de vie des porteurs. Il peut être utilisé notamment dans le cas de circuits intégrés isolés par un diélectrique (méthode EPIG). les applications particulièrement intéressantes peuvent 15 être du domaine des circuits intégrés à commutation rapide. 71 08025 5 2128164 REVENDICATIONS 1°) Procédé de fabrication de circuits intégrés au silicium procédé selon lequel on dépjse sur une plaquette de silicium une couche d'un premier métal apte à réduire la durée de vie des porteurs de charge au sein d'un composant semiconducteur 5 sans changer le type de conductivité puis on pratique la diffusion de ce métal à l'intérieur de ce composant, procédé selon lequel en outre, on réalise sur une face "avant'* de cette plaquette des couches de silice ? on perce ces couches d'ouvertures de diffusion à travers lesquelles on effectue des diffusions ■|q d'impuretés de dopage aptes à changer le type de conductivité du silicium puis on perce ces couches d'ouvertures de contact dans lesquelles on dépose un second métal assurant la connexion électrique avec le silicium, procédé caractérisé en ce que? après qu'on ait effectué lesdites diffusions d'impuretés de dopage 15 et avant qu'on ait déposé ledit second métal on dépose ledit premier métal sur ladite face avant de la plaquette munie desdites ouvertures de contact ensuite on procède à un premier recuit thermique de cette plaquette de façon à créer un alliage entre ledit premier métal et le silicium apparaissant à ces ouvertures 2o puis on soumet cette plaquette à un bain acide, apte à attaquer ledit premier métal mais non ledit composé, puis on soumet la plaquette à un deuxième chauffage, de façon à effectuer la diffusion dudit premier métal contenu dans le composé à Ifintérieur du silicium. 25 2°) Procédé selon la revendication 1 caractérisé en ce que ledit premier recuit thermique est effectué à une température sensiblement égale à un tiers de la moyenne des températures de fusion dudit métal et du silicium. 3°) Procédé selon la revendication 1 caractérisé en 30 ce que ledit deuxième chauffage est effectué à une température sensiblement égale aux deux-tiers de la moyenne des températures de fusion dudit métal et du silicium. 4°) Procédé selon la revendication 1 caractérisé en ce que ledit premier métal est du platine. 35 5°) Procédé selon la revendication 4 caractérisé en ce que ledit bain acide est de l'eau régale constituée par une partie d'acide nitrique pour trois parties d'acide chlorhydrique.