i CAS 1 La présente invention concerne d'une manière générale le domaine des systèmes à circuits intégrés de production de tension élevée à interface de liaison à niveaux logiques, et concerne plus particulièrement les systèmes à circuits intégrés de production de haute tension à référence fournie par une diode commandée et à régulation du temps de montée, reliés par interface à niveaux logiques, qui sont particu- lièrement appropriés pour le fonctionnement de systèmes de mémoires rémanentes à circuits intégrés, comportant des éléments de circuits intégrés à grille flottante pour la mémorisation de l'information sous la forme d'un état de charge électrique des éléments à grille flottante. De nombreux systèmescde mémoires à circuits intégrés utilisent des circuits à semiconducteurs bistables tels que des circuits à bascules bistables servant de cellules de mémoire pour la mémorisation de données binaires (des uns et des zéros). Pour de telles cellules de mémoire statiques en vue de laà.mémorisation de l'information, un courant élec- trique provenant d'une source d'alimentation-en énergie électrique doit circuler en permanence dans l'une des deux branches des circuits à couplage croisé, et être relative- ment absent de l'autre branche. Deux états de mémoire (binaires)pouvant être différenciés pour la mémorisation de l'information sont de ce fait fournis, en fonction de la branche qui est conductrice et de la branche qui, de façon correspondante, est non conductrice. Par conséquent de tel- les cellules de mémoire à semiconducteurs sont considérées comme étant "non rémanentes" étant donné que, si l'alimenta- tion en énergie électrique est supprimée, le courant distin- guant l'état de mémoire cesse de circuler dans la branche véhiculant le courant et l'information présente dans la cel- lule est perdue de façon correspondante. D'autres types de systèmes de mémoire dynamiques à circuits intégrés nécessi- tent une alimentation en énergie pour un rafraîchissement périodique permanent des cellules de mémoire dynamiques, sinon l'information est perdue de façon similaire. Une telle absence de rémanence est un inconvénient important des systèmes classiques de mémoire à semiconducteurs et un effort important dans cette technique a été fait en vue de développer des éléments de circuit et des structures en vue de rendre rémanents les circuits à semiconducteurs, lorsque l'alimentation en énergie est supprimée [E. Harari, et consorts, "A 256-Bit Nonvolatile Static RAM", 1978 IEEE International Solid State Circuits Conference Digest, pages 108-109; F. Berenga, et consorts, "E2 PROM TV Synthesizer", 1978 IEEE International Solid State Circuits Conference Digest, pages 196197; M. Horne, et consorts, "A Military Grade 1024-Bit Nonvolatile Semiconductor RAM", IEEE Trans. Electron Devices, Vol. ED-25, N 8 (1978), pages 1061-1065; Y. Uchida, et consorts, "1K Nonvolatile Semiconductor Read/ Write RAM", IEEE Trans. Electron Devices, Vol. ED-25, N 8 (1978), pages 1065-1070; D. Frohmann, "A Fully-Decoded 2048- Bit Electrically Programmable MOS-ROM", 1971 IEEE Interna- tional Solid State Circuits Conference Digest, pages 80-81; Brevet U.S. N 3.660.819; Brevet U.S. NI 4.099.196; Brevet U.S. N 3.500.142; DiMaria et consorts, "Interface Effects and High Conductivity in Oxides Grown from Polycrystalline Silicon", Applied Phys. Letters (1975), pages 505-507; R.M. Anderson, et consorts, "Evidence for Surface Asperity Mechanism of Conductivity in Oxide Grown on Polycrystalline Silicon", J. of Appl. Phys. , Vol. 48, N 11 (1977); pages 4834-4836J. Les dispositifs basés sur des structures MOS à grille flottante sont habituellement utilisés pour des sstèmes conservant les données de façon prolongée. Une grille flot- tante est un ilôt de matériau conducteur, électriquement isolé du substrat, mais accouplé de façon capacitive à ce dernier et constituant la grille d'un transistor MOS. En fonction de la présence ou de l'absence d'une charge sur cette grille flottante, le transistor MOS sera placé à l'état conducteur ("branché") ou à l'état non conducteur ("bloqué"), ce qui constitue la base pour la mémorisation, dans les dispositifs de mémoire, de données "1" ou "0' bi- naires correspondant à la présence ou à l'absence d'une charge sur la grille flottante. On connaît différents mo- yens permettant d'introduire et de supprimer la charge d'un signal sur la grille flottante. Une fois que la charge est sur la grille, elle y reste piégée de façon permanente, étant donné que la grille flottante est complètement entou- rée par un matériau isolant qui agit à la façon d'une bar- rière empêchant la décharge de la grille flottante. Une charge peut être introduite sur un élément de grille flottante d'une cellule de mémoire, et en être enle- vée, par application d'impulsions de tension relativement élevée,(par rapport au potentiel de tension des signaux à niveaux logiques) en vue de développer des champs intenses de pénétration par effet tunnel aux bornes du-diélectrique isolant la grille flottante, ou bien des courants intenses de charge. Habituellement de telles impulsions à tension élevée étaient fournies par des circuits extérieurs d'ali- mentation en énergie, qui présentent un certain nombre d'in- convénients du point de vue de la fourniture de formes d'impulsions et de tensions, désirées et commandées, d'une manière commandée aisément et rentable du point de vue du coût. A ce sujet il existe un besoin en systèmes fiables, à circuits intégrés, de production de tension élevée, ali- mentés par une tension à niveau logique et qui soient adap- tés à fournir des impulsions de tension élevée pour des systèmes de mémoire rémanents Comme cela est bien connu et est largement utilisé pour de nombreuses applications, il est relativement aisé de produire une tension élevée en utilisant des composants discrets. De plus les circuits produisant des tensions éle- vées et réalisés sous la forme de circuits intégrés monoli- thiques ont été utilisés dans des dispositifs simples tels que des circuits de montres, souvent pour commander des mo- dules d'affichage à cristal liquide. Cependant une telle utilisation ne requiert pas une grande précision du point de la commande dans le temps ou de la commande du niveau des impulsions produites. Par conséquent il existe un besoin en systèmes générateurs de tension élevée permettant de pro- duire des impulsions de tension élevée parfaitement bien commandées, et qui peuvent réalisés sous la forme d'une partie d'un circuit intégré commandé à basse tension, et un objet de la présente invention est de fournir de tels systèmes. Un autre objet de la présente invention est d'indiquer des procédés et des dispositifs à circuits intégrés produi- sant des impulsions de tension élevée présentant des temps de montée parfaitement bien commandés et des niveaux de tension crête, lesdits dispositifs pouvant être réalisés sous la forme d'une partie d'un circuit intégré relié par interface à d'autres éléments de circuit à des tensions à niveaux logiques faibles. Un autre objet de la présente in- vention est d'indiquer de tels procédés et des dispositifs à circuits intégrés, qui peuvent être aptes à fournir des constantes de temps relativement importantes, telles que par exemple d'environ 1 milliseconde. Ces dispositifs et procé- dés conformes à l'invention ressortiront mieux de la descrip- tion détaillée donnée ci-après en référence aux dessins annexés qui représentent: La FIGURE 1, un schéma complet d'une forme de réalisa- tion d'un circuit générateur de tension élevée à référence fournie par une diode commandée et à régulation du temps-de montée, relié par interface à niveaux logiques, conformé- ment à la présente invention; FIGURE lA, un schéma d'une autre partie du circuit gé- nérateur detension élevée de la FIGURE 1; FIGURE 2, une représentation des relations entre les signaux de cadencement du circuit en référence à la forme de. réalisation de la FIGURE 1; FIGURE 3, une représentation d'un circuit partiel gé- nérateur de tension élevée de la forme de réalisation de la FIGURE 1; FIGURE 4, un graphique de la sortie du circuit de ten- sion élevée de la forme de réalisation de la FIGURE 1 en fonction des cycles de phase FIGURE 5, une représentation d'un circuit partiel de commande de tension élevée de la forme de réalisation de la FIGURE 1; FIGURE 6, une représentation d'un dispositif de ver- rouillage à diode commandée, utilisé dans la forme de réa- lisation de la FIGURE 1; FIGURE 7, une représentation d'un circuit partiel de détection de tension élevée de la forme de réalisation de la FIGURE 1; FIGURE 8, une représentation d'un circuit partiel de réaction à tension élevée de la forme de réalisation de la FIGURE 1; FIGURE 9, une vue en coupe partielle, semi-schématique, d'une partie formant dispositif de pompage de charges d'un circuit intégré mettant en oeuvre le circuit partiel de la FIGURE 3; FIGURE 10, une vue en plan du circuit intégré vu en coupe sur la figure 9; et FIGURE 11, un schéma d'une autre forme de réalisation d'un circuit générateur de tension élevée semblable à celui de la FIGURE 1. D'une manière générale la présente invention concerne des procédés et un dispositif pour produire des signaux de tension élevée,, comportant un dispositif de pompage de char- ges en vue de pomper des paquets de charges dans plusieurs étages discrets de potentiel croissant, branchés en série, par application d'un potentiel de pompage, commandé de fa- çon rythmée, pour fournir au niveau d'une borne de sortie de- charge, un potentiel de sortie qui dépasse le potentiel de pompage appliqué, et pour fournir un potentiel de sortie de référence qui dépasse le potentiel de pompage appliqué. Avantageusement le dispositif de pompage de charges peut être piloté par des signaux d'horloge biphase, non en re- couvrement, tels que par exemple des signaux de niveau non en recouvrement présentant un taux d'utilisation de moins de 24X4597 pour cent et une tension crête-à-crête d'environ 10 volts ou moins, et de préférence des signaux de niveau logique faible possédant une tension crête-à-crête d'environ 5 volts ou moins. Le montage peut en outre comprendre des moyens permettant de limiter le potentiel de sortie de référence à une valeur de potentiel de référence prédéterminée, et des moyens permettant de commander le temps de montée du poten- tiel de sortie et le temps de montée du potentiel de réfé- rence d'une manière prédéterminée, qui peut être avantageu- sement, sans que cela soit nécessaire, telle que le temps de montée du potentiel de sortie pour une impédance de sor- tie donnée est supérieure au temps de montée du potentiel de référence. Les moyens permettant de limiter le potentiel de sortie de référence peuvent avantageusement utiliser la caractéristique de rupture inverse d'une diode commandée pour obtenir un dispositif de limitation de tension élevée, à commande précise de la tension. Un circuit de réaction peut être utilisé pour commander les temps de montée des im- pulsions de tension, comme cela sera décrit plus complète- ment ci-après. En se référant maintenant aux dessins, sur la FIGURE 1 se trouve représentée une forme de réalisation 10 d'un cir- cuit générateur de tension élevée, qui est apte à fournir un signal impulsionnel commandé de tension élevée MENOIRE, qui est particulièrement approprié pour être utilisé dans un circuit intégré de mémoire rémanente du type décrit dans une demande de brevet déposée conjointement à la présente deman- de sous le titre "Système de mémoire statique rémanente à accès direct". Le circuit 10 comporte une partie 12 constituant le dispositif de pompage de charges, qui est décrit de façon plus-détaillée en référence aux FIGURES 3, 9 et 10, une par- tie 14 de commande de tension élevée qui est décrite de façon plus détaillée en référence à la FIGURE 5, un circuit 16 à impédance élevée de détection de la tension élevée, qui est décrit de façon plus détaillée en référence à la FIGURE 7, et un circuit partiel 18 de réaction à tension élevée est décrit de façon plus détaillée en référence à la FIGURE 8. Le circuit 10 comporte en outre un circuit logique 20 de mémoire intermédiaire, destiné à produire des signaux logiques de commande pour le circuit 10. Comme cela est indiqué sur la FIGURE 1, quatre signaux extérieurs sont envoyés au circuit générateur de tension éle- vée- 10. Ces quatre signaux d'entrée sont le signal d'entrée à niveau logique STO 100, le signal d'entrée de sélection de pastille à niveau logique CS 106, 01 102, 02 104, 01 et 0 2 étant des signaux d'horloge biphase non en recouvrement. Le signal d'entrée de mémoire à niveau logique TTL STO peut être appliqué directement à une broche d'entrée d'une borne d'un circuit intégré et est utilisé pour déclencher un cycle du générateur d'impulsions de tension élevée. Le signal OS de sélection de pastille est un signal à niveau logique TTL classique utilisé pour des dispositifs de mémoire RAM, pour la sélection logique de pastilles dans des systèmes possé- dant un ensemble de "pastilles ou puces" à circuits intégrés. Le signal désiré de sortie de tension élevée du circuit 10 est le signal MEMOIRE 200. Les signaux de commande inter- nesutilisés par le circuit 10 sont le signal de blocage de mémoire STT 300, les signaux de commande de mémoire STC 302 et STO 304, le signal de commande de réaction de -tension éle- vée VFB 306, le=signal de détection de tension élevée DETECTION HV 308 et des signaux biphase de commande du dis- positif de pompage de charges0 1 310 et 02 312. Les signaux de commande interne sont appliqués respectivement aux noeuds 400, 403, 404, 406, 408, 410 et 412. La FIGURE 2 décrit les relations de cadencement entre les différents signaux, et l'on va maintenant décrire un cycle typique de fonctionnement du circuit 10 en se référant aux FIGURES 1 et 2. Les chiffres se rapportant aux positions de cadencement des signaux de la FIGURE 2 vont être donnés entre parenthèses pour permettre une meilleure référence. Le circuit 10 est sélectionné au départ par passage du signal CS 106 de sélection de pastille d'entrée d'un état de faible niveau à un état de niveau haut (800). Le signal CS de sélection de pastille est appliqué à la grille d'un transistor MOS, comme cela est indiqué sur la FIGURE 1, afin de contrôler si la bascule bistable de mémoire 22 de la mémoire intermédiaire 20 peut être modifiée par un signal arrivant de l'entrée STO 100. A l'état initial, le signal logique interne STL est normalement au niveau haut. Le si- gnàl d'entrée CS étant au niveau haut, si le signal d'entrée STO passe au niveau bas (802), ceci a pour effet que le signal logique interne STL passe au niveau bas (804). Le fait que le signal STL passe au niveau bas provoque le pas- sage du signal de commande interne STO 304 au niveau bas (818) et provoque, de façon concomitante, le passage du si- gnal STC 302 au niveau haut (820). Le signal STO bas est envoyé au premier étage 404 du circuit 16 de détection de tension élevée et déclenche le convertisseur de tension 510 de manière qu'il détecte des différences entre les signaux HV et HVC provenant du dispositif de pompage de chargesl2, lesdits signaux étant envoyés au circuit 16 de détection de tension élevée par les conducteurs respectifs 500, 502. Le signal SOU au niveau bas, appliqué à l'entrée 403 du dispo- sitif de détection de tension élevée,déclenche de façon si- milaire les-étages II 520, II 530 et IV 540 du circuit 16 de détection de tension élevée, qui peut ensuite amplifier et convertir les différences entre le signal HV 500 et le signal EVC 502. Le signal SfT à niveau Sàaut appliqué à l'entrée 403 du convertisseur de tension 520 place le signal DETECTION HV 308 dans son état initial, qui est le niveau bas. Le signal STL à niveau bas appliqué aux entrées 400 du circuit 18 de commande de réaction a pour effet de faire commencer à osciller les signaux d'horloge, non en recouvre- ment, du dispositif de pompage de charges 01 310 et 02 312, (806) et (808) . L'action du signal STL à niveau bas consiste simplement à permettre au signal d'entrée externe 01 102 et au signal d'entrée externe 02 104 d'être transmis sous la forme des signaux 01 310 et 02 312. Cependant l'amplitude de 01 et 02 aux sorties 310, 312 du circuit 18, qui est fonc- tion de l'amplitude des signaux d'entrée correspondant à 01 102 et 02 104, est commandée par le signal de tension de réaction VFB appliqué aux bornes 406 du circuit 18. Les si- gnaux d'entrée biphase non en recouvrement 102, 104 ont d'une manière générale une tension crête-à-crête constante et peuvent être envoyés de façon continue au circuit 18. D'autre part les signaux de sortie 01 310, 02 312 n'appa- raîtront que lorsque le signal STL à niveau bas est appli- qué aux bornes respectives 400 du circuit 18, avec une am- plitude de tension qui est fonction de la tension de réac- tion VFB appliquée aux bornes 406 du circuit 18. La commande du déclenchement et de l'amplitude des signaux 01 310, 02 312 est importante pour le circuit 10 en ce qui concerne la commande de la production de signaux impulsionnels de ten- sion élevée.A ce sujet, les signaux d'horloge biphase 510, 312 (modulés en amplitude) sont appliqués aux noeuds d'en- trée 410, 412 du circuit générateur de tension élevée 12 de manière à provoquer la production du signal de tension élevée HV 314 et du signal de commande de tension élevée HVC 316. Le déclenchement d'une telle production de tension est représenté sur la FIGURE 2 au moyen des chiffres de ré- férence (812) et (810). Dans la forme de réalisation 10 telle que représentée d'une façon plus détaillée sur la FIGURE 3, une tension élevée est produite par un dispositif de pompage de charges à seize étages comportant 13 étages communs de pompage 602, 604, 606, 608, 610, 612, 614, 616, 618, 620, 622, 624, 626 et deux branches: étages de pompage 628, 630, 632 et étages de pompage 629, 631 et 633. Les éta- ges respectifs de pompage sont raccordés en série et chaque étage peut atteindre un état asymptotique d'environ 3 volts au-dessus de l'étage précédent, pour une charge d'impédance élevée, et utilise des signaux d'horloge de commande bi- phase en forme d'onde carrée 410, 412 possédant une amplitu- de crète-à-crête d'environ 5 volts, et un seuil par étage VT d'environ 1 volt, si aucune procédure de verrouillage' n'est appliquée. Dans de telles conditions d'application initiale de signaux d'attaque 410 et 412 de 5 volts, la 246459? tension de sortie MEMOIRE 200 commence à croître (814) étant donné que le signal HV augmente et que le signal HVC augmente. La tension de sortie YMEMOIRE augmente par suite de l'action du transistor 222 (FIGURE 5), qui applique un signal de tension élevée HV à la borne du signal MOEMOIRE 200, sous l'action de la commande du signal de tension élevée IVC arrivant des étages 629, 631, 633 du dispositif de pom- page de chargessur la grille du transistor 222. Etant donné que la grille du-transistor de sortie 222 est une charge relativement faiblement capacitive par rapport à la charge présente sur la borne du signal de sortie JIEMOIRE 200, la tension du signal HVC augmentera plus rapidement que la tension HV. A ce sujet la charge située sur la borne de sor- tie 200 peut être un réseau d'éléments de mémoire rémanents. Une caractéristique particulière du circuit 10 réside dans le fait que la tension de sortie peut être commandée aisément dans de tels circuits et, à ce sujet, la tension maximale du signal SVC provenant de la branche de pompage de charges 629, 631, 633 est fixée ou verrouillée par la diode commandée 650, dont la caractéristique de rupture inverse est utilisée pour fournir un organe de référence de tension élevée. Une vue en coupe transversale de la diode commandée 650 est représentée sur la FIGURE 6. Si la grille de la dio- de 650 est maintenue à une faible tension, comme par exemple zéro volt, alors, pour une tension HVC appliquée d'environ volts, un champ électrique suffisant se développera sur la diode commandée 650 pour provoquer une rupture dans la couche d'appauvrissement de la diode. L'effet en résultant est le blocage ou verrouillage de hVC à environ 25 volts. Cependant ce point de rupture est "réglable"apr application de la tension de grille 651. Par exemple si la tension de grille 651 est maintenue à + 5 volts Dar l'intermédiaire du transistor 218, alors la tension de verrouillage de EVC est d'environ 30 volts. De façon similaire si la grille 651 de la diode de référence commandée 650 est maintenue par exem- ple à zéro volt en rendant conducteur le transistor 220 rac- cordé à la masse, la tension de verrouillage du signal HVC il produit par la branche 629, 631, 633 du dispositif de pompa- ge de charges serait de 25 volts. Bien que la tension de verrouillage soit une fonction de l'épaisseur du diélectri- que, de la différence de tension et de la densité de dopage, une tension de verrouillage de 25 volts ebt typique pour les diodes commandées possédant une épaisseur d'oxyde de grille d'environ 1000 angstrcms. Différentes tensions de grille Vg 651 peuvent être obtenues en changeant les rapports de conduction de l'inverseur constitués par les dispositifs 218, 220 (FIGURE 5). - Pendant la partie du cycle de charge suivant immédiate- ment le déclenchement du pompage des charges, les transis- tors 212, 208 et 210 ont chacun leurs sources respectives 209 placées à + 5 volts étant donné que le signal de comman- de interne STL 400 est au niveau bas. En outre, étant donné que les grilles des transistors 208, 210, 212 sont à + 5 volts, ces transistors sontbloqués (rendus non conducteurs), ce qui permet aux noeuds 500, 502 et au signal de commande de tension élevée EVC 316 de devenir positifs et de ne pas être reliés à la source commune 209. Cependant lorsque le signal de commande HVC 316 attdnt environ + 25 volts (816), il est verrouillé à cette valeur par l'action de la diode commandée de référence 650. Le signal de tension élevée pro- venant de l'autre branche 628, 630, 632 du dispositif de pompage de charges, à savoir EV 314, peut cependant conti- nuer à augmenter et la tension sur la borne de sortie du si- gnal MEMOIRE 200 augmentera jusqu'à ce que le transistor 222 passe dans son état bloqué ou-soit dans sa plage de satura - tion(822). En outre l'augmentation du signal de tension de sortie RV ne provoquera pas une augmentation du signal ME- MOIRE. En ce point (818), la charge capacitive sur HV est fortement réduite étant donné que le transistor 222 se blo- que et découple HV (noeud 314) de la capacité élevée sur la borne du signal MEMOIRE. Au cours de la montée de la tension sur la borne du si- gnal MEMOIRE 200, un circuit de réaction, qui commande de façon active le temps de montée du signal NEMOIRE, fonctionne. A ce sujet et comme cela a été indiqué précédemment, le ren- dement du pompage du générateur de tension élevée 12 est commandé directement par les amplitudes des signaux d'horlo- ge de pompage non en recouvrement, à plusieurs phases, 01 310 et 02 512. L'application de la tension de réaction VFB aux noeuds 406 dans le générateur de phases18 affecte directement les amplitudes de ces signaux de commande de pompage 01 et 02. Si par exemple VFB est égale à zéro volt, alors 01 et 02 aux noeuds 310, 312 seront chacun égaux à 1,5 volt et naturellement il se produira un faible pompage de charges.D'autre part si la tension de réaction VFB est à son niveau maximum (pour la forme de réalisation TTL 10), alors l'amplitude crête des signaux 01 et 02 aux noeuds 310, 512 aura sa valeur maximale d'environ 4,8 volts. Ceci cor- respond à une plage allant d'un faible pompage au pompage complet pour le générateur de tension élevéel2, et provoque par conséquent la commande du temps de montée du signal de sortie HV et du signal de commande HVC. Le temps de montée de l'impulsion du signal MEMOIRE sur le noeud ou borne de sortie 200 est détecté au moyen du condensateur 350. A ce sujet, le potentiel sur le noeud 351 du circuit de réaction est déterminé par l'équilibre entre le courant de déplace- ment apparaissant sur le noeud 351 par l'intermédiaire du condensateur 350 et le courant envoyé par le transistor 352, qui est branché à l'état passant par le potentiel 500 du noeud 351. La tension de réaction VFB 306 utilisée pour commander l'amplitude de l'étage d'attaque et par conséquent le temps de montée du générateur à pompage de charges est fournie par le circuit inverseur formé par les transistors 356 et 354.La grille du transistor 35I est commandée par le noeud 35ISi 35I est bas, le transistor 354 est bloqué et la tension de réac - tion VFB est maximale, ce qui à son tour, a pour effet que les signaux de commande 01 et 02 présents sur les noeuds de sortie 310, 512 présentent leur tension maximum et que par conséquent le générateur de tension élevée 12 pompe à la ce- dence maximum. Ce cas se présente par exemple si le signal 1{E- MOIRE sur le noeud 200, qui est raccbrdé à l'impédance de char- ges, possède un temps de montée très lent. La présence de la tension VFB maximum résultante a pour effet de réduire le tempe oe montée du signal MENOIRE 200 en augmentant au maxi- mum la cadence de pompage de charges du dispositif de pompa- ge de charges 12. Cependant lorsque la tension au niveau du noeud 351 commence à monter en raison d'un temps de montée relativement plus rapide ou rapide au niveau du noeud de sortie du signal MEMOIRE 200, le transistor 354 commence à devenir passant, ce qui a pour effet que la tension de réac- tion VFB 306 commence à diminuer. Lorsqu'une tension de ré- action VFB inférieure est appliquée aixnoeuds 406 du circuit 18, l'amplitude des signaux de commande du dispositif de pompage de charges 01 et 02 commence à diminuer au niveau des noeuds 310 et 312 respectivement. Ceci a pour effet que le générateur de tension élevée 12 pompe à une cadence infé- rieure, ce qui augmente le temps de montée de la haute ten- sion appliquée au niveau du noeud du signal MEMOIRE 200. La plage de commande du temps de montée dépend de la relation mutuelle entre la valeur de la charge au n6eud MVLi0IRE et les tailles précises dugénérateur de tension élevée, du circuit de réaction et des amplitudes de phase. On notera qdune plage étendue de Temps de montée commandés est possi- ble. En particulier la production de temps de montée très longs est un problème dans la conception des circuits inté- grés. Le présent circuit fournit des impulsions de tension élevée avec des temps de montée commandés. A titre d'exemple spécifique, le présent circuit peut produire et commander des impulsions dans la plage des millisecondes (par exemple de 0,1 milliseconde à 10 millisecondes). La forme de réalisa- tion représentée permet de commander des temps de montée d'impulsions de tension élevée pour des capacités de charge variables allant d'environ 50 à 150 pF, avec une plage de temps de montée allant d'environ 0,8 à environ 1,5 millise- conde. Une fois que l'impulsion de tension élevée MEMOIRE a atteint se valeurë tension maximale telle que déterminée par la tension de référence HVC verrouillée par la diode commandée (au noeud 316), cet événement est détecté par un dispositif de détection prévu dans le circuit 10. A ce su- jet une telle détection est réalisée au moyen des signaux différentiels HV et HVC présents sur les noeuds 500 et 502 et qui alimentent un réseau 16 à quatre étages qui fournit un signal DETECTION HV en vue d'achever le cycle et d'ini- tialiser l'ensemble du circuit 10_ En se référant à la FIGURE 2, lorsque le signal de com- mande de tension élevée EVC atteint son niveau maximum (816), le potentiel au niveau du nôeud du signal MEMOIRE 200 conti- nue à augmenter jusqu'à ce qu'il atteigne -sa valeur de ten- sion maximum (822) déterminée par le transistor 222 de com- mande de HVC. A cet instant (818) le signal de sortie de tension élevée HV provenant de la branche 628, 630, 632 du dispositif de pompage de charges commence à augmenter à une vitesse plus rapide étant donné que le noeud MEMOIRE 200 ne présente plus une charge. A cet instant (818), le noeud 500 est à un niveau inférieur au noeud 502, ce qui est provoqué * par le fait que le transistor 206 est alimenté par une ten- sion de seuil légèrement plus élevée que le transistor 204. Au même instant (818) le signal de commande logique interne STC délivré par le circuit logique de commande 20 est à son niveau bas au niveau des noeuds 404 et 403, ce qui a pour effet que le réseau à quatre étages 510, 520,-530 et 540 répond à des différences de potentiel présentes aux entrées 500 et 502 et délivre un signal à niveau logique de sortie DETECTION HV 308. Le signal à niveau logique DETECTION HV est au niveau bas pour un état du noeud d'entrée 500 infé- rieur à celui du noeud 502. Inversement le signal DETECTION 1V est au niveau haut pour un état du noeud d'entrée 502 inférieur à celui du noeud d'entrée 500. Le système logique 16 de détection de différence à quatre étages est particulièrement apte à fonctionner avec la tension relativement élevée qui apparaît sur les noeuds 500, 502. L'étage 510 fonctionne de manière à convertir les tensions présentes sur les bornes 500 et 502, qui sont de façon typique voisines de 25 volts, à environ 2,5 volts. Les tensions inférieures (2-3 volts) sont plus appropriées pour une amplification et un traitement ultérieurs doE si- gnaux. Il est important de noter que les noeuds 500 et 502 d'entrée de la différence de tension élevéecoagissent avec l'étage 510 uniquement par l'intermédiaire d'un couplage ca- pacitif (impédance élevée), ce qui signifie que les tensions présentes sur les noeuds 500 et 502 ne sont pas abaissées par le circuit de détection, ce qui est souvent très impor- tant pour de tels signaux de tension élevée. Si le noeud MEMOIRE 200 est utilisé pour attaquer une impédance de char- ge élevée, il suffit que le générateur de tension élevée 12 fournisse de faibles courants (microampères); par conséquent il est tout aussi important que le système de détection soit également un système à impédance élevée de manière à ne pas charger le générateur de tension élevée 12. A l'instant (818), le signal de sortie HV provenant de la branche 628, 630, 632 du dispositif de pompage de charges commence à augmenter rapidement étant donné que la charge importante de MEMOIRE sur le noeud 200 a été supprimée. A l'instant (820), le signal impulsionnel de tension élevée HV a augmenté suffisamment au point que la tension au noeud 500 est de quelques volts supérieure à celle du noeud 502, lequel noeud est resté à un potentiel sensiblement constant en raison de l'action de verrouillage de la diode commandée 650, étant donné que le signal ^EMOIRE a atteint sa valeur de tension maximum. Le potentiel présent sur le noeud 502 est dérivé du potentiel présent sur le noeud du signal MEMOIRE 200 et qui est appliqué au transistor 204. La différence de tension entre les noeuds 500 et 502 est convertie et amplifiée par les étages 510, 520, 530 et 540 de manière à fournir un signal à niveau logique MIOS propre DEIECIIOiU HV sur le noeud 308. A l'instant (820), le noeud 500 présente une tension supérieure à celle du noeud 502, d'environ 2 volts, ce qui a pour effet que le signal DETECTION HV passe du niveau bas au niveau haut (zéro volt à + 5 volts). Au cours de cette période de transition (824), le signal logique interne SUL passe, de façon similaire, du niveau bas au niveau haut (826), ce qui est provoqué par le fait que le-àignal DETECTION HV est appliqué au noeud 408 pour ramener à l'état initial le circuit à bascule bistable de mémoire 22 en amenant le noeud 130 au niveau bas. Le pas- sage du signal STL au niveau haut (826) marque la fin du signal du cycle, qui a pour effet que les signaux 01 et 02 du générateur s'arrêtent d'osciller au niveau des noeuds 310 et 312 et restent à un niveau haut par suite de l'application du signal STL au noeud 400. Aucune oscillation des signaux 0 1 et 0 2 n'étant présente sur les noeuds 410, 412, les étages du générateur de tension élevée s'arrêtent de produi- re des tensions plus -élevées. De plus le signal STL au ni- veau haut appliqué à la grille du transistor 216 a pour ef- fet de réinitialiser l'ensemble du circuit 10 par applica- tion du potentiel de la masse au noeud 209. Ceci a pour effet que les signaux IV, HVC-et IEPM0OIRE retournent tous au niveau de tension bas. Etant donné que la charge sur le - noeud MEMOIRE 200 peut être élevée, le retour du signal ME- MOIRE sur le noeud IEMOIRE 200 à une basse tension peut de- mander un certain temps. Un tel retour du niveaubas du noeud du signal MEMOIRE 200 est détecté à l'instant (828) par suite de l'application du signal MEMOIRE à la grille du transistor 250, ce qui a pour effet que le signal logique interne STC présent sur le noeud 304 passe au niveau haut, ce qui às.n tour provoque le passage du signal logique en rapport inverse STC 302 au niveau bas (830). Le signal STC présent à son niveau haut sur les noeuds 403 et 404 ramène inconditionnellement le signal DETECTION HV à un état logi- que de potentiel bas d'un nouveau cycle. Finalement l'état de niveau bas du signal STC (832) peut être utilisé pour in- diquer que le signal de sélection de pastille CS passe au niveau haut (non représenté). Le réglage du signal de sélec- tion de pastille CS au- niveau logique haut déclenche alors la BASCULE BISTABLE DE HEM0IRE 22 de remise à l'état initial de sorte que cette dernière peut répondre au déclen- chement d'un nouveau cycle en laissant le signal d'entrée STO 100 (au niveau bas pour un nouveau cycle) pénétrer dans la BASCULE BISTABLE DE MEMOIRE et commencer un nouveau cy- cle. Le dispositif 10 est particulièrement apte à fournir l'impulsion de tension élevée à temps de montée commandé, pour une tension prédéterminée d'environ 25 volts avec un temps de montée d'environ 1 milliseconde, à plusieurs cellu- les de mémoire rémanentesdu type décrit dans les demandes de brevet mentionnées-plus haut. L'impédance présentée par un réseau de telles cellules peut varier en fonction des conditions de fonctionnement et du nombre des cycles d'uti- lisation, et la production d'une impulsion commandée est im- portante dans le fonctionnement des cellules de mémoire- La présente invention a indiqué des procédés et des disposi- tifs qui sont particulièrement adaptés à fournir de telles impulsions de tension élevée et ces dispositifs peuvent être aisément incorporés dans un système à circuit intégré mo- nolithique ("montage sur pastille"), avec un réseau de tel- les cellules de mémoire. Bien que les présents circuits ne sont pas limités à une technologie particulière, le circuit a été représenté avec des paramètres résultant d'un pro- cessus MOS à canal.n avec une source d'alimentation en éner- gie typique de 5 volts et une tension de seuil de + 0,8 volt. Après avoir décrit d'une manière générale le fonctionne- ment global du circuit 10, on va décrire ci-après de façon plus détaillée différents aspects de ce circuit. A ce sujet le générateur de tension élevée 12 qui est une partie impor- tante du circuit 10, est un dispositif de pompage de charges à 16 étages commandé par deux signaux d'horloge ou de caden- ce non en recouvrement 01 et 02 (FIGURES 3 et 4). Comme cela a été indiqué précédemment, la chaîne des éléments du dispo- sitif de pompage de charges branchés en série est subdivisée trois étages avant la fin et trois petits étages sont uti- lisés pour produire un signal de commande de tension élevée HVC qui augmente en avance par rapport au signal de sortie de tension élevée HV, en raison de sa faible charge 222, jus- qu'à ce qu'il soit verrouillé par la diode commandée 650. La tension de sortie maximum est déterminée par le nombre des étages. Une modification du nombre des étages affecte également le rendement dynamique de la chaîne et est une va- riable utile de conception. La cadence de chargement est proportionnelle à la fré- quence (f) des signaux d'horloge de commande 01, 0 2, du produit du rapport effectif d'amorçage par l'oscillation de tension de 01 et 02 (AV), et du rapport de la capacité de charge sur EV à la capacité (R) du dispositif de pompage. En utilisant 100 pF à titre d'exemple comme capacité de charge pour la capacité représentée du dispositif de pompage d'environ 0,35 pF, le rapport R aura de façon typique une valeur voisine de 300 (c'est-à-dire 100 pF/0,35 pF). Avec le montage de réaction à sa valeur nominale (VFB = 4V), l'oscillation de tension de 01, 02 est d'environ 4,5 V. Par conséquent AV = 80 % x 4,5 V, ce qui est approximative- ment égal à 3,5 V. Le graphique de la FIGURE 4 montre la tension simulée de pompage fonction du nombre de cycles de 01, 02 pour dif- férentes valeurs de R et V. En utilisant des signaux d'hor- loge non en recouvrement, la détermination de telles simula- tions est grandement simplifiée et l'effet de montée de la tension VT de la grille de transfert, due à l'effet dit de masse, peut être incluàdans le modèle de simulation. Ce graphique (FIGURE 4) montre, pour R = 100 et 4V = 3,5, que le dispositif de pompage 12 atteindra 25 volts au bout d'environ 1300 cycles. De façon similaire, pour R = 300, le potentiel de 25 volts sera atteint au bout d'environ 4000 cycles. Sur la FIGURS 4 on peut voir que l'on peut produire dans la pratique des tensions très élevées à partir de si- gnaux de cadence à tension relativement basse. L'utilisation de simples signaux d'horloge non en recouvrement a pour ob- jet de fournir un dispositif à basse tension simple pour la commande du générateur de tension élevée. Le générateur re- présenté possède en outre une chaîne subdivisée et bifurquée, qui permet la production de deux signaux de tension élevée HV et HVC, qui répondent à des conditions de charge diffé- rentes. Cependant, une autre forme de réalisation de l'étage final du générateur est représentée sur la FIGURE lA, sur laquelle la chaîne subdivisée du dispositif de pompage de charges n'est pas utilisée, et un condensateur 652 est ajouté entre la grille du transistor 222 et la sortie du si- gnal HV à l'extrêmité-de l'organe de pompage de charges éta- gé 632. Outre l'avantage de nécessiter un moins grand nombre d'étages du dispositif de pompage, la réalisation de la FIGURE lA présente l'avantage supplémentaire consistant en ce que le courant produit par la diode commandée 650 n'est pas introduit dans la chaîne du dispositif de pompage de charges produisant une tension élevée, ce qui augmente de Laçon efficace la capacité de pompage de la chaîne. Le con- densateur 652 isole de façon capacitive la diode commandée 650. Dans le fonctionnement de la forme de réalisation de la FIGURE lA, le noeud 314 (EV) provoque un accroissement de la tension sur le noeud 316 (HVC) par action capacitive. Lors- que le meud 316 (EVC) atteint la tension de rupture détermi- née par la diode commandée 650, la tension du noeud 316 (EVC) est verrouillée par la diode commandée 650. Etant don- né que la tension du signal HVC commande la tension du signal ?EMOIRE, cette dernière atteint sa valeur maximum. Comme ce- la a été décrit précédemment, HV (314) augmente alors en dé- passant de façon importante HVC et commande le circuit pour qu'il détecte et effectue un cycle. Un autre avantage du couplage capacitif à la diode commandée réside dans le fait qu'un courant minimum sera tiré de la diode commandée, ce qui tend à mettre en évidence la stabilité. Le condensateur 652 est dimensionné de telle manière qu'il soit suffisamment im- portant pour être prépondérant par rapport à tous les autres condensateurs sur le noeud 316 (HVC). Bien que le générateur représenté puisse être utilisé pour attaquer à la fois des charges d'impédance élevée et faible, sa taille est particulièrement petite pour des charges du type capacitif à impédance élevée. Il est évi- dent que le générateur de tension élevée tel que représenté. sur la FIGURE 4 peut fournir dans la pratique une gamme étendue de tensions. On notera que les circuits de pompage de charges du type représenté sur les FIGURE 1 et LA sont particulièrement appropriés sous la forme d'une partie d'un circuit intégré et à ce sujet les FIGURE 9 et 10 montrent un exemple d'un dispositif à circuit intégré d'un ensemble d'étages du dis- positif de pompage de charges. Comme représentés sur les FIGURES 9 et 10, les signaux d'horloge 01, 02 peuvent être appliqués dans des canaux de type N++ 90, 92 isolés par jonction pn et peuvent être transmis de façon capacitive aux électrodes 94, 95, 96, 97, qui établissent -un contact éleètrique res- pectif avec un ilôt formé d'une diode N+, et sont appliqués au moyen d'un couplage capacitif à un ilôt N+ voisin dans la chaîne, pour constituer des structures de pompage de charges branchéesen série, comme représenté sur la FIGURE 1. La tension maximum du circuit 10 est limitée par le circuit de commande de tension élevée, comme indiquée précé- demment. Le circuit de commande de tension élevée (FIGURE 5) limite la tension maximum fournie au noeud de sortie du si- gnal MEMOIRE 200 à environ 25 volts dans la forme de réali- sation représentée, le noeud 651 étant au potentiel de la masse. Cependant, comme cela a été mentionné précédemment, une augmentation de la tension sur le noeud 651 provoque l'accroissement rapide de la tension maximum et une forme de réalisation 1100 du circuit, qui utilise un potentiel de noeud"accordé" pour l'augmentation de la tension maximum, est représenté sur la FIGURE ll; ce circuit envoie un signal de tension différentielle au circuit de détection de tension élevée lorsque ce maximum a été atteint. Le signal IVC est soumis à une très faible charge et par conséquent augmente en avance par rapport au signal de sortie HV du dispositif de pompage de charges jusqu'à ce que la diode commandée 650 verrouille ou bloque ce signal à une valeur supérieure à 25 V. La tension de verrouillage exacte peut être réglée en utilisant un circuit optionnel de tension de grille tel que représenté sur la FIGURE 6, qui établit une tension sélectionnée de O à 5 volts sur le noeud 651 et qui permet, de façon correspondante, un "accord" ou un choix d'une gamme de tensions de rupture de la diode et des tensions de sortie MEMOIRE associées. Une fois que la tension de commande HVC a été verrouil- lée, le signal MEMOIRE sur le noeud 200 augmente jusqu'à ce que le transistor 222 se bloque à environ 25 volts (valeur de VTD à environ zéro volt). Après que le transistor 222 se soit bloqué, le signal de sortie HV est libre de monter, de décharger et éventuellement d'amener HV1 sur le noeud 500 à une valeur supérieure à HV2 sur le noeud 502. Lorsque le signal de commande interne STL passe au niveau bas (mode de mémorisation), le dispositif 208 règle initialement la valeur de HV2 au dessus de celle de HVI, avec un transistor de tirage 2IO possédant un seuilsupérieur ou-une conductance inférieure à celui du transistor 208. La rupture de la diode commandée de ces dispositifs est d'environ 30 volts. Lorsque le signal logique interne STL passe au niveau haut, les transistors 208, 210 et 212 déchargent les noeuds de transmission du signal HV pour ramener à l'état initial le circuit. Comme cela a été également indiqué, une caractéristique particulière du circuit 10 réside dans l'utilisation d'un verrouillage par diode commandée pour fournir une tension éle- vée de référence. Sur la FIGURE 6 on a représenté une coupe transversale d'une diode commandée 650, qui est un circuit accordable en fonction de la différence de tension entre la tension VG appliquée à une électrode de grille MOS 660 et la tension HVC appliquée à la région N 662 de la diode 650. La - différence de tension (HVC-VG) établit une référence de tension élevée de stabilité et de précision avantageuses. Lorsque la différence HVC-VG est égale à environ 25 volts pour le - dispositif 650, qui possède une couche d'oxyde de silicium possédant une épaisseur de 1000 A séparant la grille 650 du substrat de type p et de type n constituant la diode, la rupture de la diode verrouille la tension HVC à environ 25 volts. Le système 650 de verrouillage à diode commandée repré- senté comporte une région N++ 662 ménagée dans le substrat en silicium monocristallin 655 de type p. La tension HVO élevée (positive) arrivant du noeud 516 du dispositif de pompage de charge de la FIGURE 1 ou bien arrivant du noeud 317 de la forme de réalisation de la FIGURE lA peut être ap- pliquée à la région dopée de type N++ 662 de la diode 650. La face de type p de la diode est par conséquent à un poten- tiel nettement plus négatif (par exemple potentiel de la masse dans la forme de réalisation 10), de sorte que la dio- de 650 est fortement polarisée en sens inverse par suite du fonctionnement du dispositif de pompage de charges 12. La polarisation inverse produit une zone d'appauvrissement au niveau de la jonction pn, comme cela est représenté sur la FIGURE 6, et une grille MOS 660 est prévue au voisinage d'une partie de la jonction pn en en étant isolée par une couche diélectrique appropriée qui est une couche de dioxyde de si- licium 658 possédant une épaisseur de 1000 A dans la forme de réalisation représentée. Un potentiel VG peut être appliqué à la grille conduc- trice et une zone d'intensité de champ élevée est réalisée dans la région de la jonction pn immédiatement vdsine de la grille 660 par la différence de tension HVC-VG, ce qui éta- blit une tension de référence de rupture d'environ 25 volts pour un potentiel de grille VG de zéro volt. Il se produit une rupture de la diode par suite des champs intenses formés dans la région par suite de la présence de l'électrode de grille 660 et de la jonction polarisée en inverse. Normale- ment une jonction de silicium pn polarisée en inverse devrait subir une rupture à des tensions beaucoup plus élevées (par exemple 50 - 100 volts) si la grille 660 n'était pas présen- te. En modifiant la tension de grille il-est également pos- sible de régler la tension de rupture. On a observé expéri- mentalement que la rupture de la diode commandée est parfai- tement bien commandée par les paramètres de traitement. La rupture de la diode commandée a été utilisée comme moyen de protection des entrées du circuit NOS vis-à-vis de l'élec- tricité statique à haute tension, mais le système à diode commandée est utilisé ici pour fournir un verrouillage de tension élevéede référence réglable et de précision fiable, qui, sinon, pourrait nécessiter des composants plus comple- xes. Par conséquent on notera que l'utilisation d'un système de verrouillage à diode commandée est une caractéristique. particulièrement avantageuse du circuit pour obtenir un po- tentiel de référence de tension élevée. Les potentiels élevés fournis -par le dispositif de pom- page de charges 12 nécessitent également des caractéristi- ques particulières de circuit pour la production de signaux de commande logique, basée sur les signaux de tension élevée. Comme cela a été indiqué, la FIGURE 7 montre la partie 16 de détection de tension élevée du circuit 10. Une caractéristi- que importante réside dans le fait que le premier étage 510 représente une interface à impédance totalement élevée, de liaison aux signaux de tension élevée 500 et 502. L'étage 510 décale également la tension relativement élevée vers le ni- veau bas dans un seul étage. Comme cela a été indiqué précé- demment, le signal de commande de niveau logique de sortie DETECTION HV passe au niveau haut lorsque le signal HV1 ar- rivant du noeud 500 monte plus vite que le signal HV2 arrivantdu noeud 502 (après que le signal NMEOIRE a atteint environ V). Dans l'étage I, la comparaison des tensions aux noeuds S et S du circuit 510 se situe à environ 2,5 et 2,3 V lors- que la tension d'entrée HVl arrivant du noeud 500 est égale à 27 volts et que la tension d'entrée HV 2 arrivant du noeud 502 est égale à 25 volts. Les étages différentiels II (520), III ( 530) et IV (540) possèdent un gain typique supérieur à 100 ce qui fournit une oscillation importante à l'étage final V (550) de décalage du niveau. Avant que le cycle MEMOIRE soit commencé, le signal de commande interne STC à + 5 volts (niveau haut) appliquéa noeud 403 règle l'amplificateur de détection de sorte qu'il fournit le signal DETECTION HV au niveau bas (0 volt). Le circuit de commande de tension élevéerègle la ten- sion d'entrée HV2 à une valeur supérieure à la tension d'en- trée HV1 lorsque le cycle IEIMOIRE est commencé, de sorte que le signal DETECTION HV reste au niveau bas après que le signal STC soit libérée. jusqu'à ce que le signal MEMOIRE atteigne environ 25 volts, comme cela a été décrit précédem- ment. La vitesse avec laquelle le signal MEMOIRE au noeud 200 atteint la tension de sortie prédéterminée, est commandée par le circuit de réaction de tension élevée (FIGURE 8), qui détecte et règle.la pente de la rampe de l'impulsion EIEMOIRE sans aucun chargement à courant continu dans le con- ducteur du signal IMEMOIRE. La tension de réaction VFB com- mande l'amplitude des signaux d'horloge de phase 01 et 02 par l'intermédiaire du noeud 406 (FIGURE 1), qui àsn tour commande directement la pente de la rampe du signal de géné- rateur de tension élevée (FIGURE 3). Un dispositif de pompage de charges 12 non réglé modi- fierait la pente de la rampe directement en fonction de la capacité de charge, qui varie souvent de facteurs dépassant 3, selon l'application dans le même circuit. Une simulation mathématique montre qu'avec l'utilisa- tion du circuit de réaction, la pente de la rampe varie seu- lement de + 20 % lorsque la capacité de charge varie de + %, ce qui représente une amélioration importante. Etant donné que l'impédance présentée par un réseau d'éléments de mémoire rémanents peut varier de façon importante au cours de son fonctionnement et étant donné que la production d'im- pulsions optimisées de tension élevéepossédant un temps de montée généralement uniforme est avantageux pour le fonc- tionnement du réseau de mémoire, le circuit de réaction est une caractéristique avantageuse de l'ensemble du circuit 10. Dans le circuit de réaction on peut prévoir des dispositifs. pour détecter la pente de la rampe et pour modifier laten- sion de sortie de commande VFB en fonction du taux d'ac- croissement du potentiel fourni par le dispositif de pompage de charges 12. La tension de commande VFB commande à son tour la cadence de pompage du dispositif de pompage de char- ges de sorte qu'un accroissement de la pente de la rampe provoque une diminution de la cadence de pompage, tandis qu'une diminution de la pente de la rampe provoque un ac- croissement de la cadence de pompage de charges. A ce sujet, en rapport avec l'exemple de réalisation 10 représenté, lorsque le potentiel du signal IEMOIRE sur le noeud 200 croit à 25 V en 1 milliseconde, un courant de déplacement de 7,5 nA arrivant du condensateur de réaction de 0,3 pF circu- le à travers le dispositif 352. A ce sujet, les rapports Z/L pour les transistors re- présentés du circuit de réaction de la forme de réalisa- tion 10 et une capacité pour le condensateur de réaction pour le dispositif 10 devant être commandé avec environ un temps de montée de rampe de une milliseconde sont cités à titre d'exemple. Cette conduction à bas niveau du transis- tor 352 place le transistor 10/10 E et le transistor 220/10E 354 dans la zone de conduction en avant du seuil. Par consé- quent le transistor 220/10 354 conduit environ 22 fois le courant du dispositif 352 (22 x 7,5 nA = 165 nA). Si la pen- te de la rampe augmente ou diminue, ce courant augmente ou diminue respectivement de façon sensiblement linéaire. Le transistor de tirage à appauvrissement 7/200 D 356 règle VB3 à 4 V lorsque le courant traversant le dispositif Id est de 165 nA. La tension de réaction VFB varie d'environ + 0,5 volt pour des variations respectives de + 20 % de la pente de la rampe, telles que calculées à partir de simula- tions du circuit. Une gamme étendue de régulation du circuit peut être obtenue en modifiant simplement les paramètres du circuit, comme ceci ressort à l'évidence de la description donnée ci-dessus et des figures afférentes. Chacun des différents circuits décrits du dispositif 10 est particulièrement approprié pour être réalisé sous la for- me d'une partie d'un circuit intégré et l'on notera que les méthodes et dispositifs conformes à la présente invention présentent une utilité particulière comme s'appliquant à une partie d'un circuit intégré. Une utilisation particulièrement importante de tels circuits intégrés intervient dans les pas- tilles ou puces nécessitant une tension élevée telle que des potentiels dépassant environ 15 ou 20 volts. Actuellement une telle haute tension est souvent fournie par une source d'ali- mentation en énergie extérieure qui doit être commandée et qui ajoute des frais importants à la conception du système. Les procédés et dispositifs conformes à la présente invention sont en particulier utiles dans des mémoires RAM rémanentes modifiables électriquement telles que décrites, par exemple, dans les demandes de brevet français NI 80 01398 et 80 01399 du 23 Janvier 1980 au nom de la Demanderesse et dans des mémoires ROM rémanentes modifiables électriquement et dans d'autres dispositifs utilisant les principes de l'effet tunnel pour les charges pour obtenir la rémanence. De tels procédés et dispositifs peuvent être également utilisés dans des pastilles à circuits intégrés insensibles aux dé- faillances et dans des circuits intégrés de microprocesseurs, pouvant recevoir une nouvelle configuration du point de vue électrique, qui utilisent des éléments rémanents modifiables électriquement pour remplir leurs fonctions. Des systèmes de production de tension élevée à circuits intégrés conformes à la présente invention peuvent être également utilisés dans des dispositifs détectés à distance et qui sont normalement non alimentés en énergie pendant de longs intervalles de temps. Dans de telles applications, le circuit peut être uti- lisé pour produire une alimentation en énergie de pastille par activation du générateur au moyen de signaux d'horloge de phase fournis à partir d'un emplacement situé à distance. Un traitement des données peut être mis en oeuvre par exem- ple lors de l'activation des pastilles en envoyant des si- gnaux synchronisés avec des signaux d'horloge de phase de commande du générateur de manière, par exemple, à enregis- trer les indications d'un appareil de mesure ou bien effec- * tuer une certaine fonction logique désirée. Si le dispositif actionné possède également une mémoire rémanente, qui est modifiable électriquement, on doit prévoir un dispositif pour mémoriser et modifier les données sans sourced'alimen- tation en énergie locale. Il est également possible de cou- pler par transformateur les signaux d'horloge de phase au circuit de sorte qu'aucun contact physique n'est nécessai- re pour actionner le circuit. De tels systèmes couplés par transformateur peuvent être utilisés en tant que circuit de sonde médicale, par exemple pour des implants médicaux qui sont aptes à être implantés dans un corps vivant sans fils percutanés ni autre source d'alimentation en énergie. En outre, comme indiqué précédemment, on peut prévoir des dispositifs pour modifier le potentiel de sortie par mo- dification du potentiel de rupture de l'élément de référence de tension. Par exemple on a représenté sur la FIGURE 11 une forme de réalisation préférée 1100 qui est semblable au cir- cuit représenté sur la FIGURE 1, mais qui inclut un nombre accru, jusqu'à trente-deux, d'étages de pompage de charges 1102, un circuit capacitif de détection de tension analogue à celui de la FIGURE lA et des dispositifs 1104 pour la com- mande de la tension du noeud Na du dispositif de verrouilla- ge à diode commandée 990. Le dispositif 1104 est un circuit d'inverseur à rapport commandé et comportant des diodes de réduction de seuil, qui assure un'!iéglage d'accord" de la tension du noeud Na du dispositif de verrouillage à diode commandée et, par conséquent, commande la tension pour la- quelle la diode 990 effectue son verrouillage ou subit la rupture, et donc commande la tension de sortie de l'impulsion IMMOIRE de tension élevée32O. Une extrêmité du circuitinver- seur 1104 comporte des options de masque 1106, 1108 qui dé- calent la tension de verrouillage. La-tension de verrouilla- ge fournie par l'option de masque II06 est environ 31 volts, tandis que la tension de verrouillage four4ie par l'option de masque 1108 est d'environ 38 volts. Lors de la fabrication, l'une des options 1106, 1108 sera choisie pour fournir la tension de sortie la plus avantageuse pour le dispositif particulier fabriqué. Bien que la présente invention ait été décrite spécifi- quement en référence à une forme de réalisation particulière de circuit qui utilise elle-même les paramètres typiques d'un dispositif MOS à canal n à 5 volts et qui est apte à fournir une impulsion de tension spécifiée de 25 volts pos- sédant un temps de montée réglé d'environ une milliseconde, de nombreuses variantes, adaptations et modifications pou- vant ressortir de la présente description sont considérées comme incluses dans le cadre de la présente invention. REVENDICATIONS 1. Circuit intégré de production de tension élevée, caractérisé par le fait qu'il comporte un dispositif délivrant un signal d'horloge multiphase de pompage de charges, un dis- positif de pompage de chargespour utiliser ledit signal de pompage de chargesen vue de pomper des paquets de charges dans plusieurs étages discrets de potentiel croissant afin de délivrer à une borne de sortie un potentiel de sortie dépassant le potentiel du signal de pompage de charges et afin de fournir un second potentiel de sortie dépassant le potentiel de pompage appliqué, un dispositif pour limiter le potentiel de sortie dudit dispositif de pompage de char- ges à un potentiel de référence prédéterminé, et un disposi- tif pour commander le temps de montée du potentiel de sortie au moyen d'une commande de la cadence de pompage de charges dudit dispositif de pompage de charges. 2. Circuit intégré selon la revendication 1, caractéri- sé par le fait que ledit dispositif de pompage de charges comporte plusieurs dispositifs à diode branchés en série et dont chacun est raccordé de façon capacitive audit disposi- tif délivrant le signal d'horloge. 3. Circuit intégré selon la revendication 2, caractéri- sé par le fait que ledit dispositif délivrant les signaux d'horloge fournit des signaux biphase non en recouvrement et qui sont envoyés alternativement par couplage capacitif aux dits dispositifs à diode branchés en série. 4. Circuit intégré selon la revendication 2, caractéri- sé par le fait qu'il comporte en outre un dispositif destiné à produire un signal de commande à niveau logique lorsque le dit potentiel de sortie dépasse ledit potentiel de référence prédéterminé. 5. Circuit intégré de production de tension élevée selon la revendication 2, caractérisé par le fait que ledit dispositif permettant la commande du temps de montée du po- tentiel de sortie dudit dispositif de pompage de charges comporte un dispositif permettant de détecter ledit temps de montée, un dispositif permettant d'accroître le potentiel dudit signal de pompage de charges avec un temps de montée croissant et permettant de réduire le potentiel dudit signal de pompage de charges avec un temps de montée décroissant par rapport à un temps de montée désiré prédéterminé,de ma- nière à permettre l'adaptation à une impédance de sortie va- riable sur ladite borne de sortie sans variation correspon- dante du temps de montée. 6. Circuit intégré de production de tension élevée se-- lon la revendication 2, caractérisé par le fait que ledit dispositif permettant de limiter le potentiel de sortie à un potentiel de référence prédéterminé comporte une diode à jonction pn polarisée en inverse, possédant une électrode de grille voisine d'au moins une partie de la jonction pn de la dite diode et séparé, par un diélectrique, de cette dernière de manière à fournir un verrouillage de tension à un poten- tiel de verrouillage prédéterminé d'au moins environ 25 volts, et undispositif permettant de détecter le moment o le potentiel de sortie dépasse ledit potentiel de verrouillage. 7. Procédé pour produire une tension de référence moyen- nant l'utilisation du circuit intégré de production de ten- sion élevée selon les revendications 1 à 6 prises dans leur ensemble, caractérisé par le fait qu'il consiste à utiliser une diode à semiconducteuisà jonction pn, une grille d'élec- trode voisine au moins d'une partie de la jonction pu de la- dite diode et séparée par un diélectrique de cette diode,qui possède un potentiel prédéterminé de rupture en inverse si- tué dans la plage allant d'environ 20 volts à environ 30 volts pour un potentiel de grille de zéro volt, à appliquer un potentiel de référence devant être verrouillé à une ten- sion de référence prédéterminée à ladite diode avec polarisa- tion en inverse, et à limiter le potentiel de référence audit potentiel de rupture en inverse par conduction à travers la dite diode lorsque ledit potentiel dépasse ledit potentiel de rupture en inverse. 8. Procédé selon la revendication 7, caractérisé par le fait qdun potentiel de réglage d'accord est appliqué à ladite grille d'électrode de manière à modifier le potentiel de rupture en inverse de ladite diode.