L'invention concerne un montage pour le réglage de l'information dans une mémoire fixe programmable agencée suivant la logique d émetteurs couplés, dans laquelle des éléments de mémoire constitues par un élément de commutation et par une résistance pouvant être déconnectée sont disposés entre les conducteurs de ligne et les conducteurs de colonne,etdiis laquelle la déconnexion des résistances peut etre réalisée par un courant prédéterminé de l'extérieur et dans laquelle pour chaque conducteur de ligne il est prévu un cossutateur de ligne constitué par un ampli- ficateur différentiel comportant des transistors de commande branchés en parallèle et commandés par des signaux d'adresses et un transistor de référence, et par un étage émetteur-suiveur relié aux collecteurs des transistors de commande et à un conducteur de ligne. Dans le cas des mémoires fixes programmables agencées suivant la technique dite ECL (logique à émetteurs couplés), des éléments de mémoire sont disposés à la façon d'une ma- trice entre des conducteurs de ligne et des conducteurs de colonne. Les éléments de mémoire sont constitués par un élément de commutation et par une résistance pouvant être déconnectée. L'élément de commutation peut autre par exemple un transistor ou une diode. La résistance pouvant etre déconnectée est constituée par exemple par du NiCr . Lorsque la mémoire fixe programmable doit entre réglée, les résistances (résistances de mémoire) doivent etre déconnectées conformément à l'information devant etre mémorisée.Par exemple un "}" binaire correspond à une résistance deconnectée > tandis qu'un "o" binaire correspond à une résistance non déconnectée La décon flexion des résistances est réalisée par l'envoi > à travers elles, d'un courant d'intensité correspondant et qui est prédéterminé depuis l'extérieur. Ceci est rendu possible gracie au fait qu'une tension de valeur correspondante est appliquée aux éléments de mé- moire et que les éléments de commutation sont interconnectés directement. Pour réaliser le réglage de la mémoire fixe programmable, il est nécessaire d'utiliser un montage particulier. Si les éléments de mémoire sont réalisés par exemple par un transistor (transistor de mémoire) et par une résistance de mémoire située dans la branche de l'émetteur, on applique à la base du transistor de mémoire, à l'aide du montage pour le réglage de l'information, une tension telle que le courant, nécessaire pour la déconnexion de la résistance de mémoire, peut s'écouler par la voie collecteur-émetteur. Une fois que la mémoire fixe programmable est réglée, le rôle de ce montage est terminé. Il doit donc etre constitué en sorte que la dépense en composants supplémentaires nécessaires soit faible et que le fonctionnement de la mémoire fixe ne soit pas affecté par sa présence. Le problème, qui est à la base de l'invention, est dtindiquer un montage pour le réglage de l'information dans une mémoire fixe programmable agencée suivant la logique à émet teurs couplés, qui ne nécessite qu'un petit nombre dz composants supplémentaires et qui n'affecte plus le fonctionnement de la mémoire fixe, une fois cette dernière réglée.Ce problème est résolu dans le cas d'un montage du type indiqué plus haut grâce au fait qu'on prévoit un commutateur dont l'entrée de commande est reliée, pour la sélection du conducteur de ligne, au transistor de référence dont la voie commandée est disposée entre une source de tension de fonctionnement, pouvant être commutée, et un conducteur de ligne, que la source de tension de fonctionnement pouvant être commutée possède lors du processus de lecture une première valeur pour laquelle le conducteur de ligne n'est pas influencé par le commutateur, et que ladite source de tension de fonctionnement pouvant être commutée possède, lors du réglage de l'information, une seconde valeur qui permet le passage du courant nécessaire pour la déconnexion des résistances des éléments de mémoire. Dans le cas dudit montage, on utilise donc simultanément le commutateur de ligne nécessaire de toute façon lors de la lecture. Le commutateur de ligne commande en effet ledit montage, et ce avec la branche, non utilisée lors de la lecture normale, de l'amplificateur différentiel. A titre d'exemple on a décrit ci-dessous et illustré schématiquement au dessin annexé plusieurs formes de réalisation du dispositif suivant l'invention. La figure I représente un schéma-bloc de la mémoire fixe programmable. La figure Z représente une matrice de mémoire. La figure 3 représente un commutateur de ligne ainsi que le montage conforme à l'invention pour le réglage des informations. La figure 4 représente un amplificateur de lecture. La figure 5 représente un montage pour pré parer l'amplificateur de lecture. La figure 6 représente un montage commandable, pour la production du courant nécessaire pour la déconnexion des résistances de mémoire. La figure 7 représente une tension de fonc tionnement commutable. La figure 8 représente une tension de sélec tion pouvant être commandée. La figure 9 représente un montage pour pro duire une tension de référence. La figure 10 représente un montage pour pro duire une autre tension de référence. Sur la figure 1, la matrice de mémoire est désignée par SMA. La matrice de mémoire est constituée par des éléments de mémoire SE disposés entre des conducteurs de ligne et des conducteurs de colonne. Les conducteurs de ligne sont désignés par ZL et les conducteurs de colonne sont désignés par SL. Les éléments de mémoire sont disposés aux points d'intersection entre les conducteurs de ligne ZL et les conducteurs de colonne SL. Ces éléments de mémoire sont constitués, dans le cas de l'exemple de réalisation, par un transistor de mémoire ST et par une résistance de mémoire RS montée dans la branche de l'émetteur.-Larésistance de mémoire RS est par exemple une résistance au NiCr.Pour réali ser la sélection des conducteurs de ligne ou des conducteurs de ~colonne, on envoie des signaux d'adresses AO à A7 à la mémoire fixe. Les signaux d'adresses pour les conducteurs de ligne sont amplifiés dans un aMplificateur d'adresses ADV 1. Les signaux d'a dresses amplifiés sont alors envoyés aux commutateurs de ligne ZS. Les signaux d'adresses sont également décodés dans ces commutateurs de ligne. De façon correspondante, les signaux d'adresses pour les conducteurs de colonne sont amplifiés dans un amplificateur d'a dresses ADV 2 et sont ensuite envoyés à un circuit décodeur DS. Au circuit décodeur DS sont reliés quatre groupes SS de commuta- teurs de colonne. La matrice de mémoire est constituée de telle manière que respectivement des nombres déterminés de conducteurs de colonne sont réunis pour constituer des ponts. Chaque groupe de commutateurs de colonne commande un pont de conducteurs de colonne. Aux conducteurs de colonne sont également raccordés des amplifica teurs de lecture LV, dont chacun est associé à un pont de conducteurs de colonne. Les signaux de lecture amplifiés apparaissent à la sortie des amplificateurs de lecture LV. Au module de mémoire est encore envoyé un signal CE au moyen duquel la sélection du module est réalisée. Le signal FE est envoyé par l'intermédiaire d'un circuit de préparation KS aux amplificateurs de lecture. Enfin on a prévu le montage FS pour le réglage de l'information, auquel est reliée la source VCP commutable de tension de fonctionnement. Sur la figure 2 on a représenté une réalisation plus précise de la matrice de mémoire comportant les circuits de commutation reliés directement aux conducteurs de ligne et aux conducteurs de colonne. La matrice de mémoire du module de mémoire ECL programmable est constituée, dans le cas de l'exemple de réalisation, par deux conducteurs de ligne ZL1et ZL2 et par deux ponts réunissant respectivement deux conducteurs de colonne SL11 SL12 et SL21, SL22. Les éléments de mémoire, qui sont constitués par un transistor de mémoire ST et une résistance de mémoire RS, sont disposés respectivement entre les conducteurs de ligne ZL et les conducteurs de colonne SL. La base du transistor de mémoire ST est reliée à un conducteur de ligne ZL.La résistance de mémoire RS pouvant être déconnectée est située entre l'émetteur du transistor de mémoire ST et le conducteur de colonne SL. Le collecteur du transistor ST est relié à la source commutable VCP de tension de fonctionnement. Les conducteurs de ligne ZL sont reliés, d'un coté, à un commutateur de ligne ZS et au montage FS pour le réglage de l'information. Cela signifie qu'au conducteur de ligne ZL1 sont reliés le commutateur de ligne ZS1 et un montage FS1, et qu'au conducteur de ligne ZL2 sont raccordés le commutateur de ligne ZS2 et un montage FS2. Une première série d'extrémités des conducteurs de colonne SL sont reliées par l'intermédiaire de transistors formant commutateurs de colonne TR5, TR6 et TR7, TR8 à une autre source de courant constant S3 et S4 respectivement. Les commuta- teurs de colonne TR5, TR6 et TR7, TR8 sont en outre raccordés aux circuits décodeurs DS1 et DS2 respectivement. Respectivement deux conducteurs de colonne sont réunis par l'intermédiaire des émetteurs des commutateurs de colonne pour former un pont B : par exemple des conducteurs de colonne SL11 et SL12 sont réunis pour for mer le pont B1 et les conducteurs de colonne SL2i et SL22 sont réunis pour former le pont B2.Les émetteurs des transistors formantles commutateurs de colonne de chaque pont sont reliés entre eux et sont réunis respectivement, pour le pont B1, au collecteur d'un transistor TR9 et,pour le pont B2, au collecteur d'un transistor TR10, cependant que les émetteurs des transistors TR9 et TRIO sont reliés à ltentrée de sélection CE du module. Les raccords de base des transistors TR9 et TRIO sont commandés à l'aide d'une résistance et d'un transistor ZD, qui est monté de manière à se bloquer lorsqu'une tension de blocage déterminée est atteinte. Des amplificateurs de lecture LYS et LVZ sont également raccordés aux conducteurs de colonne SL, et notamment un amplificateur de lecture est raccordé respectivement à un pont de conducteurs de colonne. Le couplage d'un amplificateur de lecture LV à un conducteur de colonne SL est réalisé par l'intermédiaire d'un transistor de lecture LT.Par exemple l'amplificateur de lecture LVI est relié par l'intermédiaire du transistor de lecture LT1 au conducteur de colonne SLIi et par l'intermédiaire du transistor de lecture LT2 au conducteur de colonne Sot2. De façon correspondante l'amplificateur de lecture LV2 est relié par 1 'in- termédiaire du transistor de lecture LT3 au conducteur de colonne SL21 et par l'intermédiaire du transistor de lecture LT4 au conducteur de colonne SL22. Dans la branche des collecteurs des transistors LT associés à un pont de conducteurs de colonne est montée respectivement une résistance de charge RL. Les raccords de base des transistors de lecture LT sont placés à une tension de référence VB4.Le signal de sélection P est envoyé par l'intermédiaire d'un circuit de préparation KS (figure 5) aux amplificateurs de lecture LV. En outre les amplificateurs de lecture LV1 et LV2 sont reliés aux points DAI et DAZ des transistors ZD. Ceci est nécessaire pour , lors du réglage de l'infornation, pouvoir commander les transistors TR9 et TRIO par l'intermédiaire des sorties DI et Da des amplificateurs de lecture LVI et LV2. Les sources de courant constant S sont toutes constituées d'une façon identique et connue. Elles sont commandées par une tension VB2. VSS est une autre tension de fonctionnement. La figure 3 montre la constitution d'un commutateur de ligne et du montage FS pour le réglage des informa tisons. Le commutateur de ligne est constitué par un amplificateur différentiel et par un étage émetteur-suiveur raccordé à l'amplificateur différentiel. L'amplificateur différentiel est constitué par des transistors de commande TRI, TR2, TR3, montés en parallèle et commandés par des signaux d'adresses T4, T5, T6 et par un transistor de référence RT, par une source de courant constant Si et par une résistance de collecteur RC1. La tension de référence VB1 est envoyée à la base du transistor de référence. La base du transistor TEl de l'étage émetteur-suiveur est raccordée aux collecteurs des transistors de commande TRI, TR2 et TR3. L'émetteur du transistor TEl est raccordé aux conducteurs de ligne ZL. Il est en outre relié à une autre source de courant constant S2. Les deux sources de courant constant sont réglées par la tension VB2.Etant donné que la constitution du commutateur de ligne est connue, on n'a pas besoin d'entrer dans des considérations plus précises à son sujet. Le décodage des signaux d'adresses est réalisé à l'aide de l'amplificateur différentiel. Le commutateur de ligne peut être utilisé pour un nombre de conducteurs de ligne supérieur à deux. Le montage pour le réglage de l'information dans la mémoire fixe est constitué par un transistor de commutation TR4 et par trois étages émetteur-suiveur TE2, TE3, TE4 montés en chaîne . Le collecteur du transistor de référence RT de l1am- plificateur différentiel est relié à la base du transistor de commutation TR4 et en outre à une résistance R1, reliée à une source commutable VCP de tension de fonctionnement, et à un transistor D1 monté en tant que diode. Le transistor de commutation TR4 pos sève, dans la branche de son collecteur, une résistance RC2 qui est en outre reliée à la source commutable VCP de tension de fonctionnement. Le transistor du premier étage émetteur-suiveur TE2 est relié au collecteur du transistor de commutation TR4. Les étages émetteur-suiveur successifs sont raccordés respectivement aux émetteurs des transistors de l'étage émetteur-suiveur précédent. L'émetteur du transistor du dernier étage émetteur-suiveur est relié au conducteur de ligne ZL. Lors du réglage de l'information, le conducteur de ligne ZL est sélectionné à l'aide du commutateur de ligne, dans le cas du processus normal de lecture. Si les signaux dradres- ses T4, T5 et T6 envoyés aux transistors de commande TR1, TR2, TR3 de l'amplificateur différentiel sont tels que ces transistors de commande sont bloqués, le conducteur de ligne ZL associé repré sente le conducteur sélectionné. Dans ce cas la tension de collecteur des transistors commandés TRI, TR2 et TR3 est transmise par l'intermédiaire de étage émetteur-suiveur TEl au conducteur de ligne ZL.Etant donné que seul un très faible courant s'écoule à travers la résistance de collecteur RC1, cette tension avoisine 0 volt et il s'établit alors dans le conducteur de ligne ZL approximativement une tension de 0,8 volt. Cette tension est conditionnée par la tension base-émetteur du transistor formant l'étage émetteur-suiveur TEl. Si au contraire au moins l'un des signaux d'adressesT4, T5, T6 possède une valeur telle que l'un des transistors de commande TRI, TR2, TR3 est dans son état conducteur, le courant de la source Si de courant constant s'écoule par l'intermédiaire de ce transistor de commande et de la résistance de collecteur RC1. La chute de tension plus importante, provoquée de ce fait, aux bornes de la résistance RC1 impose une tension de collecteur plus négative des transistors de commande TR1, TR2, TR3, qui est transmise par l'intermédiaire de l'étage émetteur-suiveur TE1 au conducteur de ligne ZL. il s'établit alors dans ce dernier une tension de -1,6 volt. Un tel conducteur de ligne n'est pas sélectionné. La commande, qui vient d'être décrite, du commutateur de ligne est utilisée aussi bien lors du processus de lecture que dans le cas du réglage de la matrice dè#mémoire. Tant que des informations sont lues à partir de la matrice de mémoire, la source commutable VCP de tension de fonctionnement est à 0 volt. La tension dans le conducteur de ligne ZL sélectionné est alors telle que les transistors de mémoire ST raccordés au conducteur de ligne ZL deviennent conducteurs. Si un conducteur de colonne SL est également s*1ectioni#, l'information mémorisée peut être lue à partir d'un élément de mémoire, par l'intermédiaire du conducteur de colonne. Si au contraire le conducteur de ligne ZL n'est pas sélectionné, la tension appliquée au conducteur de ligne est telle que les transistors de commutation ST restent bloqués. L'information mémorisée ne peut pas être lue. Lors du réglage des informations dans la matrice de mémoire la source commutable VCP de tension de fonctionnement est placée sur une valeur positive de par exemple 6 V. La sélection d'un conducteur de ligne ZL est réalisée cependant à nouveau par l'intermédiaire du commutateur de ligne. Dans le cas d'un conducteur de ligne non sélectionné, au moins l'un des transistors de commande TRI, TR2, TR3 du commutateur de ligne associé passe à l'état conducteur. Cependant le transistor de référence RT du commutateur de ligne est alors bloqué. Le transistor de commutation TR4 du montage pour le réglage des informations est au contraire à l'état conducteur. Cependant dans ce cas, à la base du transistor du premier étage émetteur-suiveur TE2 est appliquée une tension qui bloque ce transistor.De même les autres étages émettetrs-suiveursTE3 et TE4 sont bloqués. Cela signifie que la tension de fonctionnement positive VCP ne peut pas parvenir par l'intermédiaire des étages -émetteur#-suiveu# au conducteur de XWe ZL. Au contraire la tension appliquée au conducteur de ligne ZL est fixée, comme dans le cas du processus de lecture, par l'étage émetteur-suiveur TE1 du commutateur de ligne. Cette valeur n'est cependant pas suffisamment importante pour que les transistors de mémoire ST, raccordés au conducteur de ligne ZL, soient commandés de manière que puisse s'écouler un courant nécessaire pour la déconnexion des résistances de mémoire RS. Si au contraire un conducteur de ligne ZL est sélectionné, tous les transistors de commande TR1, TR2, TR3 de l'amplificateur différentiel sont donc bloqués et alors le transistor de référence RT se trouve à l'état conducteur. Cependant le transistor de commutation TR4 du montage pour le réglage de l'information est amené dans son état bloqué. Il s'ensuit qu'un potentiel positif est appliqué à la base du transistor constituant l'étage émetteur-suiveur TE2. Ce potentiel est transmis par l'intermédiaire des étages émettairs-suiveu# successifs TE3 et TE4 au conducteur de ligne ZL. Il s'y établit une tension positive de par exemple +3,5 volts.Cette tension dans le conducteur de ligne ZL suffit pour commander les transistors de mémoire ST raccordés au conducteur de ligne de manière qu'il puisse s'écouler dans ce conducteur un courant suffisamment important pour réaliser la déconnexion des résistances de mémoire RS. Cependant afin de pouvoir sélectionner un élément de mémoire déterminé, il faut encore salectisner en supplément le conducteur de colonne associé. Cela est réalisé à l'aide des circuits décodeurs DS1, DS2. La sélection du pont de conducteurs de colonne s'effectue par l'intermédiaire des signaux aux points DA1, DA2, qui sont commandés à partir des sorties de données D1 et D2. Le courant prédéterminé prévu pour la déconnexion d'une résistance de mémoire doit alors circuler par l'entrée prd- vue pour le signal de sélection du module CE (figure 6). Si par exemple une information est inscrite dans l'élément de mémoire SE, c'est-à-dire si la résistance RS1 est déconnectée, le conducteur de ligne ZL1 est sélectionné par le commutateur de ligne ZS1 et une tension positive d'environ +3,5 volts est appliquée au conducteur de ligne ILI par le montage FS. En outre le décodeur de colonne DS1 commande le transistor formant commutateur de colonne TR5. De même par l'intermédiaire de la sortie Dt de l'amplificateur de lecture LVt on applique au point DA1 une tension qui commande le transistor TR9. Ainsi se trouve réalisée une voie de passage du courant depuis la source commutable VCP de tension de fonctionnement jusqu'à l'entrée du signal de sélec tion ttt, par l'intermédiaire de l'organe de mémoire SE, du transistor formant commutateur de colonne TR5 et du transistor TR9.Par conséquent le courant nécessaire pour la déconnexion des résistances de mémoire RS1 peut s'écouler depuis la source commutable VCP de tension de fonctionnement vers l'entrée du signal de sélection FF. Grâce à ce ourlant, la résistance de mémoire RS est déconnectée et de ce fait l'information désirée est mémorisée dans l'élément de mémoire SE. Chaque élément de mémoire peut être sélectionné et réglé de la façon décrite. Dans le montage ES pour le réglage de l'information dans la matrice de mémoire se trouve encore insérée une diode Dt. Cette dernière est nécessaire pour appliquer, lors du processus de lecture, une tension de collecteur définie au transistor de référence RT de l'amplificateur différentiel. Sinon, dans le cas où le transistor de référence RT se trouverait dans son état conducteur, il s'écoulerait dans la résistance R1, qui possède une valeur relativement importante, un courant produisant aux bornes de cette résistance une chute de tension perturbant le fonctionnement du commutateur de ligne. La réalisation de l'amplificateur de lecture LV est représentée sur la figure 4. La constitution de cet amplificateur est intéressante étant donné que la sortie D de l'amplificateur de lecture est utilisée pour la sélection du pont B de conducteurs de colonne. A cet effet à la sortie D est appliquée une tension correspondante qui est appliquée par l'intermédiaire de la résistance RA au point DA de la branche reliant les bases des transistors TR9 et TRIO . De cette façon la base des transistors TR9 et TR10 est mise à un potentiel qui amène ces transistors dans leur état conducteur. Les autres composants de l'amplificateur de lecture ne sont pas nécessaires pour le réglage de l'information dans la matrice de mémoire et n'ont pas besoin d'être explicités de façon plus détaillée.L'amplificateur de lecture est constitué par un étage émetteur-suiveur TE6, un amplificateur différentiel DV2 et un autre étage émetteur-suiveur TE7. L'amplificateur de lecture est branché à l'aide du transistor T3, cependant que VB3 représente une tension de référence. La figure 5 montre un montage KS pour réaliser la préparation de l'amplificateur de lecture. Grâce à ce comptage le signal de sélection du module UE est mis sous une forme qui est appropriée pour la commande de l'amplificateur de lecture LV. Le montage est constitué par un amplificateur différentiel DV3 et par un étage émetteur-suiveur TE8. VB désigne une tension de référence. Les circuits décodeurs DS peuvent être constitués, dans leur principe conformément au commutateur de ligne (figure 3) et assurément les potentiels de sortie des circuits décodeurs sont distincts des potentiels de sortie du commutateur de ligne. La figure 6 représente le montage pouvant être commandé pour la production du courant prédéterminé en vue de réaliser la déconnexion des résistances de mémoire. Ce montage n'est pas disposé dans le module de mémoire. Le courant est donc envoyé de l'extérieur audit module de mémoire, et ce à l'entrée du signal de sélection du module FE. Le montage contient un générateur GRi, qui produit deux tensions U1 et U2 possédant l'allure représentée dans le générateur GR1. La sortie du générateur GR1 est reliée à la base d'un transistor de commutation T5. Ce dernier est mis à la tension U2 par l'intermédiaire d'une résistance Rets. Au collecteur de ce transistor est raccordée une diode D5 qui est en outre placée à une tension collectrice VCL.Le collecteur du transistor de commutation est raccordé à l'entrée prévue pour le signal CE. La diode D5 empeche que la tension dudit collecteur ne diminue trop fortement. La figure 7 montre un montage permettant de produire la tension commutable de fonctionnement VCP à partir des tensions de fonctionnement U3 et U4. Ce montage est constitué par un transistor T6, un transistor D6 monté en tant que diode et un générateur GR2 raccordé à la base du transistor T6. Le générateur GR2 applique à la base du transistor T6 deux tensions du type re présenté dans le générateur et au moyen desquelles le transistor T6 est branché et débranché. La tension commutable de fonctionne ment VCP est prélevée sur l'émetteur du transistor T6, qui est interconnecté avec la diode D6. De même le montage conforme à la figure 7 n'est également pas disposé dans le module de mémoire. Sur la figure 8 on a représenté le circuit qui est raccordé à la sortie D de l'amplificateur de lecture LV. C'est au moyen de ce circuit que le pont de conducteurs de colonne est sélectionné. Ce circuit est constitué par un générateur GR3, par deux transistors complémentaires T10 et T11, dont les raccords de base et dont les émetteurs sont interconnectés, et par une ré sistance R10. La tension US est présente sur le collecteur du transistor T10 tandis que la tension U6 est présente sur le collec teur du transistor T11. Le générateur GR3 branche alternativement le transistor T10 et le transistor T11. Le circuit représenté sur la figure 8 n'est pas disposé dans le module de mémoire. La figure 9 montre un montage permettant de produire la tension de référence VB2. Il est constitué par des transistors T12, T13 et des résistances R12, R13, R14, R15. La figure 10 montre un circuit permettant d'obtenir les autres tensions de référence VB, VB1, VB3, VB4, VB5. il est constitué par des transistors T14,T15,T16 et des résistances RI6, R17, R18. Les tensions de référence délivrées par le circuit peuvent posséder naturellement des valeurs différentes en fonction du dimensionnement des composants utilisés. i L'avantage du montage conforme à l'invention réside dans le fait que ledit montage peut être branché simplement grâce à la commutation d'une source de tension. La sélection du conducteur de ligne est réalisée cependant, comme lors du proces sus de lecture, par le commutateur de ligne. C'est pour cette rai son que la dépense pour le montage conforme à l'invention peut être maintenue très faible. Un autre avantage réside dans le fait que la puissance nécessaire pour le réglage de l'information dans la matrice de mémoire est fournie exclusivement par la source de tension commutable. Le fonctionnement normal de la matrice de mé moire et sa commande ne sont pas affectés par le montage conforme à l'invention. REVENDICATIONS 1. Montage pour le réglage de l'information dans une mémoire fixe programmable agencée suivant la logique à émetteurs couplés, dans laquelle des éléments de mémoire constitués par un élément de commutation et par une résistance pouvant être déconnectée sont disposés entre des conducteurs de ligne et des conducteurs de colonne > et dans laquelle la déconnexion des résistances peut être réalisée par un courant prédéterminé de l'extérieur et dans laquelle pour chaque conducteur de ligne il est prévu un commutateur de ligne constitué par un amplificateur différentiel comportant des transistors de commande branchés en parallèle et commandés par des signaux d'adresses et un transistor de référence, et par un étage émetteur-suiveur relié aux collecteurs des transistors de commande et à un conducteur de ligne, caractérisé par le fait qu'il est prévu un commutateur dont l'entrée de commande est reliée, pour la sélection du conducteur de ligne, au transistor de référence (RT) dont la voie commandée est disposée entre une source de tension de fonctionnement, pouvant être commutée,(VCP) et le conducteur de ligne (ZL), que la source de tension de' fonctionnement pouvant être commutée (VCP) possède lors du processus de lecture une première valeur pour laquelle le conducteur de ligne n'est pas influencé par le commutateur, et que ladite source de tension de fonctionnement pouvant être commutée (VCP) possède, lors du réglage de l'information, une seconde valeur qui permet le passage du courant nécessaire pour la déconnexion des résistances (RS) des éléments de mémoire. 2. Montage suivant la revendication 1, caractérisé par le fait qu'il comporte un commutateur formé d'un premier transistor de commutation (TR4), dont la base est reliée au transistor de référence (RT7) et est reliée par l'intermédiaire d'une résistance (R1) à la source commutable de tension de fonctionnement (VCP) et dont le collecteur est relié par l'intermédiaire d'une seconde résistance (RC2) à ladite source commutable de tension de fonctionnement (VCP) tandis que son émetteur est relié à une source de tension de fonctionnement (0 volt), et par trois étages émetteu suiveur montés en chaîne , dont les transistors sont reliés par leurs collecteurs à la source commutable de tension de fonctionnement (VCP) et parmi lesquels la base du transistor du premier étage émetteur-suiveur (TE2) est reliée au collecteur du transistor de commutation (TR4), les raccords de base des transistors formant le second et le troisième étages émetteur-suiveur (TE3, TE4) sont reliés à l'émetteur du transistor de l'étage émetteur-suiveur précédent tandis que l'émetteur du transistor formant le dernier étage de l'émetteur-suiveur (TE4) est relié à un conducteur de ligne (ZL). 3. Montage suivant la revendication 2, caractérisé par le fait qu'au point de liaison entre la première résistance (Ri) et le collecteur du transistor de référence (RT) est prévue une diode (Dl)qui est raccordée à la source de tension de fonctionnement (0 volt). 4. Montage suivant l'une quelconque des revendications t à 3, caractérisé par le fait que l'élément de commutation d'un élément de mémoire est constitué par un transistor (ST) dont l'entrée de commande est reliée à un conducteur de ligne (ZL) et dont l'émetteur est relié par l'intermédiaire d'une résistance (RS) pouvant être déconnectée, à un conducteur de colonne (SL) tandis que son collecteur est relié à la source commutable de tension de fonctionnement (VCP).