-1- 2011Ô16 présente 13/invention 18* BeàecteiKE aup. xxxx&snxx ibes KfâexsKtïs ixDbêgBéac «fc concerne |i&c^ i»«£&KiubbèK3sl£Kgd( une c'est-k-dire» ré&lis-és en circuit intégré, mémoire capacitive intégrée/ comportant une Série de condensateurs, la charge d'un de ces condensateurs pouvant être trans-5 fe'rée vers le condensateur suivant, par l'intermédiaire d'un transistor inséré entre chaque groupe de deux condensateurs successifs, les transistors ainsi disposés formant également une série dans laquelle pour transférer la charge, le collecteur d'un tel transistor est connecté à l'émetteur du tran-10 sistor suivant, cette mémoire intégrée comportant un substrat muni d'îlots semiconducteurs isolés dans lesquels se trouvent les transistors de la série. L'invention concerne également un montage comportant une telle mémoire capacitive. 15 Des mémoires capacitives sont par exemple utilisées souvent comme mémoirœ contenant une information analogique, par exemple dans des lignes â retard pour des signaux à audio-ou- vidéofréquences, ou dans des circuits de filtrage. Pour que l'intégration soit réalisable, il est par ailleurs im- • 20 portant que ces mémoires ne nécessitent pas l'emploi d'inductances, contrairement â ce qui est le cas pour de nombreuses autres mémoires et registres Ê. décalage, dans lesquels la présence d'inductances est inévitable* Dans un montage connu pour une mémoire à condensa-25 teurs de ce genre, décrite dans la publication "Electronics Letters" Ne12, pages 544 à 546f parue en décembre 19^7» le-collecteur et l'émetteur de transistors successifs sont interconnectés par l'intermédiaire de la combinaison en série d'une diod'e et d'une résistance. Le sens de passage du courant de 30 ladite diode est choisi identique à celui des "diodes émetteur-bste*" &es transistors. Les condensateurs•sont reliés aux points communs desdites diodes et résistances. Les arma-tures des condensateurs de rang pair dans la série, situées à l'opposé desdits points communs, sont interconnectées et 35 mises à la masse par l'intermédiaire d'une source de tension de commutation. Les armatures des condensateurs de rang impair dans la série? situées à l'opposé desdits points, sont interconnectées aussi et mises à la masse par l'intermédiaire d'une deuxième source de tension de commutation. Les bases des tran-40 sistors sont â la masse. Le transfert de charge de l'un des 69 12840 -2" 5011816 condensateurs vers le condensateur suivant de la série est commandé à l'aide des deux sources précitées, les tensions débitées par celle-ci étant en opposition de phase. Les transistors, qui servent de commutateurs électroniqaes, sont alors 5 alternativement conducteurs et bloqués. Ce montage a l'inconvénient qu'une partie de l'information est retenue dans la capacité parasite collecteur-base des transistors, du fait que la diode empêche la charge de cette capacité parasite à travers l'émetteur du transistor 10 suivant. Ceci cause un amortissement relativement grand, surtout pour des fréquences élevées. Pour diminuer cet amortissement, on a déjè préconisé dans ladite publication, un autre montage comportant également une série de transistors mais dans laquelle 1« col-15 lecteur d'un transistor est directement connecté â la base du transistor suivant. Dans ce montage, les condensateur# de la-mémoire sont montés dans les circuits de collecteur des transistors, les armatures des condensateurs, situées à l'opposé du collecteur, étant connectées à une source de tension de 20 commutation. I/'émetteur et le collecteur de chaque transistor sont ô. la masse, le premier par l'intermédiaire d'unerésis-tance, et le deuxième par l'intermédiaire d'une diode. Le sens de passage de cette diode et celui de la jonction collecteur-base du transistor considéré sont alors choisis de façon à 25 être opposés. - - Ce montage a l'inconvénient que, comparativement au montage connu décrit en premier lieuj des variations dans les dimensions et dans les concentrations de dopage des diodes-et transistors distincts influencent plus fortement la fonction 30 de transmission de la mémoire. Cette influence - qui, dans le cas d'un montage tel que décrit dans le paragraphe-précédent, est cent fois plus grande - diminue le rendement lorsqu'il- - -s %jit d'un montage intégré. Dans la sériet un-transistor n-p-n alterne par ailleurs avec un transistor- p-n-p, alors que pour 35 un. montage intégré, il est préférable-que ce dernier comporte uniquement des transistors de mime type. L'invention fournit une mémoire capacitive intégrée dans laquelle les inconvénients précités-sont évités et repose entre e-utres sur-cet effet, on peut partir avanta-40 geuses.ent d'un montage décrit dans le brevet français 69 12840 - >- 2011816 N■*." L'invention repose aussi sur l'idée que le montage suivant la fig. 1 ne se prête pas seulement particulièrement â l'intégration, mais que son fonctionnement peut être amélioré lotsque le montage est intégré. 20 L'emploi du montage suivant la fig. 1 sera géné ralement limité aussi par la capacité parasite émetteur-collecteur des transistors. La présence de ces capacités peut provoquer une diaphonie électrique entre des condensateurs voisins de la mémoire, l'information, contenue dans un conden-25 sateur, n'étant de ce fait pas séparée complètement de l'information contenue dans les autres condensateurs. Dans les transistors usuels dont le corps semi~ conducteur se trouve à l'intérieur d'une enveloppe, la capacité parasite émetteur-collecteur est constituée en grande partie JO par- la capacité entre les condensateurs de connexion de l'émetteur et du collecteur. Pour aes moarages intégrés, la connexion des transistors ne nécessite toutefois que des conducteurs de connexion relativement courts, formés généralement par des pistes conductrices. 35 • La capacité émeiteur-collect-eur réduite qui en ré sultes crée une diaphonie électrique moindre dans le montage en question. Grâce à la réduction de la diaphonie électrique, les condensateurs formant la mémoire intégrée peuvent présenter 40 des capacités plus petites - ce qui fait augmenter la vitesse . BAD ORiGINAi 69 12840 - 4 - 2011816 de commutation - et la mémoire peut être utilisée à des fré~ quences plus élevées. L'invention repose encore sur l'idée importante supprimant qu'en BXDB&besxk les condensateurs et qu'en utilisant comme 5 capacité de mémoire la capacité collecteur-base des transistors, il est possible d'intégrer le montage choisi dans une forme particulièrement compacté et simple» Selon l'invention, une mémoire capacitive intégrée du genre mentionné dans le préambule est remarquable en ce- que 10 les capacités de mémoire sont formées par les capacités col-- lecteur-base des transistors, les bases de ces derniers appar-tenant au(x) sortie(s) électrique(s) pour les signaux de commande» De cette façon, on réalise une mémoire capacitive 15 intégrée très simple alliant un fonctionnement excellent à une faible surface requise par élément de mémoire, étant donné-que chaque élément de mémoire est formé par un seul transistor» Les pertes se produisant lors de la transmissiom de l'information sont déterminées quasi - entièrement par le facteur d'am-20 plification des transistors» A mesure que ce facteur d'amplification de courant collecteur-émetteur se rapproche de l'unité, on peut utiliser des circuits plus longs -d'éléments de mémoire sans risque d-amortissement gênant» La mémoire capacitive intégrée conforme â l'inven-25 tion peut- être utilisée, par exemple, pour réaliser un retard dans la transmission de signaux/audio- ou vidéofréquences0 II est alors désirable d'obtenir un grand retard par élément de mémoire, c'est-à-dire par transistor, - du fait que l'affaiblissement du signal retardé dépend considérablement du nombre 30 total de transistors formant la-ligne à retard»-En utilisant une série comportant n transistors (voir la fig» 1),-on-peut obtenir, par élément de mémoire, un retard maximal lorsque toutes les bases sont' mises individuellement à la masse ou à un autre potentiel de référence par l'intermédiaire d'une 55 source de tension de commutation» En choisissant les-signaux de commutation (voir la fig» 2) de façon que pendant chaque l èlB 6 n partie de chaque période de balayage T, chaque signal ait une valeur E volt, et pendant le reste de cette période une valeur 0 volt, et lorsque ces signaux, l'un par_rapport à g/iX) ORîGiHAU 4-0 l'autre sont en outr.e déphasés de ,1a-n^m® partie de la période T 69 12840 "5" 9011816 de façon que d'abord le transistor de rang n devienne conducteur, puis celui de rang n - 1, puis celui du rang n - 2, etc, un maximal on obtient xx% xte retard total/par élément de mémoire x&gx&s&sb 11 «a» 1 ' ESSBxjgieût mt égal à —~—- T secondes, 5 Toutefois, dans la pratique, on désire de préfé rence limiter le nombre de sources de commutation nécessaires moyennant une certaine réduction du retard réalisé par élément de mémoire. On peut y parvenir en connectant entre elles un certain nombre de bases de transistors; aussi, un mode de 10 réalisation préféré d'une mémoire capacitive intégrée conforme à l'invention est-il remarquable en ce qu'un certain nombre de bases de transistors formant la série sont interconnectées, parmi lesquelles ne se trouvent pas deui bases de transistors consécutifs. 15 Il va de soi que l'on désire un compromis aussi favorable que possible entre le nombre de sources de commutation nécessaires d'une part et le nombre de transistors nécessaires d'autre part. Par ailleurs, il est important que lé-retard réalisé par élément de mémoire dépende encore de la 20 façon dont on choisit les connexions des bases de différents transistors constituant la série. Bien que pour une mémoire devant faire office de registre à décalage, il soit suffisant qu'en connectant di= rectement des bases de différents transistors, on satisfasse 25 à la condi^£ion que deux transistors successifs ne puissent pas être simultanément conducteur, on forme des mémoires plus grandes conformes-à l'invention etoréaila# n le compromis favorable préciti,^î 2sa^émoires fUœis^es par une série de transistors qui comporte au moins deux groupes successifs -30 avois&ftts présentant le même nombre de transistors successifs, alorf^îes bases, appartenant à des■transistors de groupes différents mais occupant dans ceux-ci le même rang, sont interconnectées. Cette conception permet d'obtenir par•élément de 35 mémoire un retard maximal pour-un nombre de sourcei| de commutation déterminé préalablement. Le nombre de transistors-par groupe est déterminé par le nombre de sources à utiliser* Les transistors constituant la série peuvent être disposés chacun dans un îlot semiconducteur séparé et sont 40 ' alors interconnectés de manière connue par lfintermédiaire 8AD ORlGJf 69.12840 2Û11816 d'une configuration de pistes conductrices s'étendant sur une couche isolante» Toutefois, les séries d'éléments semiconducteurs formées par un certain nombre de transistors dont les hases sont interconnectées,, peuvent être avantageusement dis-5 posées dans un îlot semiconducteur commun formant une zone de hase commune, les zones d'émetteur et de collecteur étant créées sous forme de zones superficielles. La configuration-nécessaire de pistes conductrices devient ainsi plus simple, alors qu'en outre la surface semiconductrlc# nécessaire par 10 élément de mémoire est considérablement réduite. Le facteur d'amplification de courant de ce type de transistors sera pour-tant généralement légèrement plus petit, mais ceci ne constitue pas un inconvénient pour différent* applications. La série de transistors d'uns mémoire â condensa-15 teurs conforme à l'invention peut comporter un groupe terminal comportant un dispositif - par exemple un transistor ou une diode - qui par période d'exploration T, efface au moins deux fois l'information éventuelle que contient la dernière capacité de la mémoire. Outre ce dispositif-obturateur, le • 20 groupe terminal peut comporter un certain nombre de transis- • tors de la série, ce nombre étant inférieur au nombre de transistors du (des) groupe(s) précédent(i). Pour oe groupe terminal aussi, on préfère, eu régard au retard par élément de mémoire, commuter l'élément (les éléments) de ce groupe -25 - y compris le dispositif obturateur - simultanément avec les éléments de mémoire appartenant à l'autre ou aux autres groupes et occupant dans ceux-ci le même rang. - Comme il a été déjè mentionné, les fréquences auxquelles la mémoire peut-être utilisée dépendent également des 50 capacités de la mémoire^ Ces capacités devront généralement être plus grandes â mesure que les-fréquences utilisées sont-plus basses. Il en résulte que-la capacité collecteur-base de transistors intégrés -\isuels sont trop petites par exemple lorsque la mémoire fonctionne à des basses-fréquences. 35 " Pour cette raison, suivant un-mode de réalisation important, une mémoire à condensateurs comportant un certain nombre de transistors dans un îlot semiconducteur commun, est munie d'au moins mx transistor à capacité accrue collecteur-base, ce mode de réalise.!ion étant reïaarqu&ble en ce qu'une partie 40 de la surface de I&.aoîie de colî.ecteur d'au soins un dçs * BAD ORIGINAL i 69 12840 2011816 transistors de la série est ocr/upée par une autre zone superficielle qui est de même type de conduction que la zone de base, à laquelle elle est connectée. L'emploi de cette autre zone superficielle augmente 5 considérablement la capacité collecteur-base du transistor; il en résulte qu'une mémoire intégrée comportant- une série de ce genre de transistors présente un rapport convenable signal/ bruit, également pour des basses fréquences. ïïn cinquième mode de réalisation important d'une 10 mémoire à. condensateurs comportant- des transistors à capacité accrue collecteur-base est remarquable en ce que la zone de base d'au moins un transistor de la série est une zone superficielle dont une première surface partielle est occupée par la zone d'émetteur et une deuxième surface partielle est occupée par 15 une deuxième zone qui est de même type de conduction que la zon© d'émetteur et est connectée à la zone de collecteur avoisinant ladite base de zone. Ladite deuxième surface partielle occupe de préférence au moins un tiers de la surface de la zone de base, tous les transistors de la série étant de 20 préférence réalisés de la même façon. Dans ces transistors à capacité base-collecteur accrue la surface de la jonction base-collecteur est efficacement agrandie, alors qufen outre le dopage de la deuxième zone peut être plus important que celui du collecteur lorsqu'il 25 s'agit de transistors obtenus par deux diffusions,, de sorte que par unité de surface de la jonction entre la deuxième zone et la zone de base, la capacité est supérieure à celle du reste de la jonction base-collecteur. La zone de base d'un transistor â capacité JO collecteur-base accrue est de préférence munie d'un conducteur de connexion-qui contacte la zone de base en un endroit situé entre la zone d'émetteur et la deuxième zone. •Cette conception permet d'obtenir une construction compacte dans laquelle le contact de base avoisine-le•plus 35 possible tant la zone d'émetteur que la deuxième zone, alors que la résistance série dans la zone de base est limitée le plus possible tant pour la partie active du transistor que pour sa partie capacitive.- - • Suivant un deuxième mode de réalisation d'une mé-40 moire à condensateurs comportant au moins un transistor à 12840 ~6~ 2011816 capacité collecteur-base accrue, la zone de base de ce transis-tor présente ui£ partie mince et une partie épaisse, la deuxième zone occupant au moins une partie de la surface de cette partie épaisseo On réduit ainsi davantage la résistance série de la partie plus capacitive de la zone de base, à savoir la partie située sous la deuxième zone. Par ailleurs, lorsqu'il s'agit par exemple de transistors obtenus par deux diffusions, la résistance série du collecteur peut être très élevée au point de jouer un rôle important, spécialement aussi lorsque la-zone de base présente une partie mince et une partie épaisse, A titre de variante, une mémoire condensateurs conforme à l'invention, est remarquable en ce qu'un transistor à capacité collecteur-base accrue comporte une zone de collecteur qui, outre une partie fortement ohmique, présente une au partie faiblement ohmique s'étendant 4* moins partiellement-sous la partie épaisse de la zone de base. On diminue ainsi la résistance série du collecteur, en particulier dans la partie de zone de collecteur située sous la partie épaisse de la zone de base de ce fait plus mince que le reste de la zone de collecteur. Par ailleurs, suivant un huitième mode de réalisation, le transistor est réa-lisé de telle façon que la partie faiblement ohmique de la zone de collecteur, avoisine la partie épaisse de la zone de baie; il en résulte non-seulement un certain gain de capacité, en raison de ce que ~ du fait du dopage pl^s important ~ la capacité par unité de surface dans la région où la partie fai~ blement ohmique de la zone de collecteur et la partie épaisse de la zone de base sont adjacentes, xkxk plus grande qu'à l'extérieur de ladite région, mais également une simplification de la fabrication d'un transistor à zone de base présentant une partie mince et une partie épaisse. Cette simplification de fabrication sera encore expliquée par la suite « On peut remarquer que la capacité base-collecteur peut être augmentée également par un dopage plus important de la zone de collecteur. Toutefois, cette opération est difficile surtout lorsqu'il s'agit de transistors obtenus par deux diffusions. Par contre, on peut utiliser des transistors comportant une zone de bass d'égale épaisseur, s'étendant jusqu'à 69 12840 2011816 la partie faiblement ohmique de la zone de collecteur» ïïne telle structure peut être réalisée par exemple à l'aide d'un substrat muni d'une couche épitaxiale présentant une partie faiblement ohmique et une partie fortement ohmique et carac~ 5 térisée par un dopage uniforme, la couche utilisée étant dans ce dernier cas une couche noyée. L'épaisseur de la couche épitaxiale et/ou celle de la couche noyée peut:- . être choisie suffisamment suffisamment grande pour ti/petite: ou/ai qu'une zone de base diffusée d'épais seur usuelle s'étende•jusqu'à la partie faiblement ohmique de 10 la zone de collecteur» Toutefois;, dans les cas oit le montage comporta*:;-- également d'autres transistors présentant d'autres propriétés, par exemple une tension de claquage collecteur-base élevée, la-solution préconisée ci-dessus est difficilement réalisable» 15 Les transistors à capacité collecteur-base accrue peuvent être utilisés avantageusement comme composants par exemple dans une mémoire capacitive non intégrée, ou comme intégratfwr de Miller» ïïn montage comportant une mémoire 5 condensateurs 20 intégrée conforme à l'invention est remarquable en ce que les zones semiconductrices d'un certain nombre de transistors constituant la série et dont les bases sont interconnectées, sont disposées dans un îlot semiconducteur qui forme poux ces transistors une zone de base commune, les zones d'émetteur et-25 de collecteur étant créées sous forme de zones superficielles» La description suivante, en regard des dessins annexés, le tout donné à titre d'exemple non limitatifj fera bien comprendre comment l'invention peut être réalisée* â)98 peoski*)iijHndxbé3L opci fcfcssfc xfe- xkasi» ffegasjsat 30 ixxiBixm jfcactMXobs &&X3 jg&xétx xte îàckiatEex&iSKK, La fig. 1 seewcts*eie principe qui-est utilisé dans une mémoire capacitive conforme à l'invention. La fig» 2 montre en fonction du temps les signaux -de commutation des quatre sources de commutation de la fig. 1» 35 La fig. 3 montre schématiquement une vue en•plané' une mémoire capacitive intégrée conforme â l'invention, réalisée suivant un premier mode. - La fig. 4 montre plus en détail la partie qui sur la fig. 3, est entourée de traits mixtes. -40 La fig. 5 est une coupe transversale suivant le 69 12840 -,0 - 2011816 plan V = V de la fig. 4. La fig. 6 est un schéma de connexion pour la .mémoirç capacitve intégrée des figures 4 et 5° Les fig. 7&. & 7e, montrent en fonction du temps" 5 l'allure des tensions existant en cinq, endroits du schéma de la fig. 6. La fig. 8 est une coupe transversale d'un transistor convenant également pour être utilisé dans une mémoire capacitive intégrée conforme à l'invention. 10 La fig. 9 est une coupe transversale d'un transistor conforme à l'invention, réalisé suivant un autre mode important. La fig0 10 montre schfmatiquement une. vue en plan d'une mémoire capacitive intégrée conforme â l'invention, réa-15 lisée suivant un autre mode. ... La fig. 11 montre un des transistors utilisés dans la mémoire suivant la' fig. 10ç représenté en coupe transversale i suivant le plan XI - XI de cette figure» La mémoire capacitive intégrée se rapportant aux 20 figures 5» 4 et 5 comporte une série de capacités, alors que par l'intermédiaire d'un-transistor (n ayant sur la fig» 3 les valeurs £l ) â. (12) ), une charge d'une capacité de la série peut être transférée vers une capacité suivante. A cet effet, un tel transistor Tn est inséré entre chaque groupe de deux 25 capacités successives, ces transistors-formant également une série. Le collecteur n d'un tel transistor contacte, â l'endroit d'une ouverture (17)» une piste métallique (18) qui, à l'endroit de l'ouverture (15)s reliece collecteur n à • l'émetteur {5^) du transistor-suivant pour le transfert de 30 charge, la mémoire-intégrée comportant un substrat (50) qui-est munie d'îlots semiconducteurs isolés-(l) à (13) dans lesquels se trouvent lesdits transistors Bans cet - exemple - de réalisation, le substrat (50 ) est en matériau semiconducteur de type de conduction déterminé, et porte une couche de 35 l'autre type de conduction, formée épitaxialement. Des zones dfisolement (63) de type de conduction déterminé divisent-cette couche - épitaxiale en îl£>ts (1) (13)« La surface de la couche épitaxiale est munie aussi d'une couche isolante (56)-dans- -• -Laquelle sont-pratiquées entre autres les ouvertures de-con~ 40 tact (15)s (16) et (17}o Chacun des îlots (1) â (12) comporte 69 12840 *' 2011816 un seul transistor T „ Par souci de clarté de la fig» 3, c&s transistors ont été représentés sehématiquement avec- des ouvertures de contact- ( 1 55« (^6) et ('7) destinées respectivement à l'émetteur, â la base et au collecteur de chaque transistor» 5 Selon l'invention, les capacités de la mémoire sont formées par les capacités collecteur-base des transistors T , alors qu'à travers une ouverture (1T) lés bases de ces transistors contactent une des pistes métalliques (19) et (.20; et appartiennent donc â (aux) l'entrée (X8K entrée?) électrique(s) 10 les signaux de commande pouvant être fournis par 13 intermédiaire desdites pistes (19)? (20)„ Cette mémoire â condensateurs présente une structure simple et compactet la surface requise par élément de mémoire étant réduite du fait que chaque élément de mémoire est formé 15 par tm seul transistor» Les pertes par diaphonie électrique â travers le couplage capacitif peuvent pratiquement être négligées, et 1 Amortissement- est déterminé quasi entièrement par la Kxzxocëceâaoxac iuçxceSrâec le facteur•d'amplification de courant des transistors diffère de l'unité» 20 A travers les fenêtres (16) et la piste métallique (19) ou (20), les bases dfun certain nombre de transistors sont interconnectées, de telle manière toutefois que parmi ces -bases, ne se trouvent pas deux bases de transistors consécutifs» Un même signal de commande peut donc être fourni simultanément 25 aux bases de différents transistors, de sorte que le nomore de sources iie tension de'commutation est plus petit que celui qui serait nécessaire si chaque base recevait son propre signal de commande» Toutefois, comme cela a d'ailleurs été préconisé, cette simplification entraîne une réduction du retard obtenu 50 par élément de mémoire» Dans cet exemple de réalisation, les bases des transistors T de rang impair sont interconnectées au moyen la piste conductrice (19)9.les bases des transistors de rang pair-étant interconnectées au moyen de la piste conductrice 55 (20)» La série de transistors T présente donc six groupes successifs avoisinants comportant chacun deux transistors consécutifalors que les bases, appartenant -â des transistors de groupes différants mais occupant dans ceux-ci le même rang, sont interconnectées. 40 Les connexions étant: réalisées de la sorte, on 69 12840 "12 " 2011816 obtient- un compromis avantageux entre le nombre de sources de commutation nécessaires d'une part et le retard réalisé par élément de mémoire d'autre part. les groupes étant- formés par deux transistors, le retard réalisé par élément de mémoire est 5 égal à t/2T secondes, expression dans laquelle T désigne la période d'exploration» Lorsque le nombre de transistors par groupe est plus grandf le retard réalisé par élément de mémoire est directement proportionnel au nombre de transistors formant chaque groupe et contenant simultanément l'information. 10 La mémoire à condensateurs suivant les figures 3» 4 et 5 comporte également un groupe terminal - forpé ici par une diode = qui se trouve dans l'îlot (13)° Cette diode comporte des zones (21) et (22) dont les types de conduction sont opposésj, la zone (22) entourant la zone (21) dans l'îlot semi-15 conducteur,, A l'endroit de l'ouverture (23), la zone (21) est-reliée à la piste métallique (24) qui à l'endroit d'une ouverture (17)9 contacte le collecteur du transistor ^ travers la fenêtre (25), la zone(22) et l'îlot-(13) sont connectés à la* piste métallique (19)9 la jonction p-n entre cette zone (22) 20 et cet îlot (13) étant court-cireuitée à l'endroit de l'ouverture (25)0 La mémoire intégrée peut-être constituée par des -transistors usuels du type "planar". La capacité collecteur-base de ce genre de transistors atteint environ 1 pF. Cette capacité 25 peut être accrue par l'augmentation de la surface de la zone de base» • - Dans l'exemple suivant les figures 3» 4 et 5» on-a augmenté de façon plus efficace la capacité base-collecteurj La zone de collecteur du transistor T est formée par l'îlot ns n — 30 (voir la fig» 5 9 dans laquelle n La jonction p-n (55) s'étend entre la zone de base (51) d'une part et la zone de collecteur (4) et' la deuxième zone 40 (55) d'autre part» La surface de cette jonction (55)» ©t donc 69 12840 201î 816 également la capacité collecteur----basep sont considérablement plus élevées que si la deuxième zone (53) faisait défait» Par ailleurs, ^e dopage de la deuxième zone (53) peut être pîus important- que celui de la zone de collecteur (4)s par exemple 5 égal à c par la mise en oeuvre de procédés usuels de diffusion et de 10 photodécapage» Les dopages différents des zones de collecteur (4) et de la deuxième zone (53) font que ~ par unité de surface la capacité de la partie de la jonction p-n (55)? située entre ladite zone (53) et la zone de base (51) est considérablement plus grande que celle du reste de la jonction (55)° 15 Ee préférencep la deuxième zone (53) occupe au moins un tiers de la surface de la zone de base (51)» Du fait des ' des concentrations de dopage et/épaisseurs de zones, usuelles-pour des transistors du type "planar", la capacité collecteur-base est alors égale au double = ou davantage ■= de celle d'une 20 zone de base de mime grandeurv mais dépourvue de deuxième zone» Par ailleurss l'endroit de l'ouverture de contact de base (16) est de préférence choisi de façon que cette fenêtre avoisine le plus possible tant la zone d'émetteur (52) que la deuxième zone (53)p ce dont il résulte que tant la ré La mémoire â condensateurs suivant les figures 3» 4 et- 5 peut être fabriquée entièrement suivant un des procédés usuels dans la technique des semiconducteurs» Le substrat (50) est par exemple en silicium de type de conduction- p sur lequel 35 peut être formée une couche épitaxiale de silicium de type de conduction ns présentant une épaisseur de lOyu» Par la mise en* oeuvre de techniques usuelles de diffusion et de photodécapage» on établit ensuite les zones d-'isolement (63) de type de-conduction ps pour former ainsi les îlots isolés (1) à (13)» Les 40 îlots ("!) â (12) dans lesquels sont placés les transistors à 6"2840 ' 20U8U. mesurant par exemple 125 * "135y""-» l®8 dimensions de la zone de t>ase diffusée (5*0 étant par exemple 85 x 95yu<> L'épaisseur de la zone d!émettsar (52) est par exemple 1yu et une partie mesurant 20 x JO^u occupe la zone de base (51)° L'épaisseur de 5 la deuxième zone (53) est également 1^u lorsqu'elle est obtenue simultanément avec 1a zone dsémetteur„ La largeur de ladite zone (53) est par exemple de 35/u, la partie périphérique (54) s1étendant par exemple jusque50yu en dehors de la limite initiale de la zone de base (51 )° Les zones (21) et (22) de la 10 diode dan# l'îlot (13) peuvent être formées simultanément avec 1a zone de base (51) et la zone d'émetteur (52)» La surface du corps semiconducteur est recouverte d'une couche isolante (56)» Pa^ exemple d'oxyde de Bilicium et/ou de nitrure de silicium» Sur cette couche (56), on peut 15 agencer d'une manière habituelle des pistes métalliques (18)', (19)» (20)p(24) et (26) qui contactent les zones semiconduc~ ■ trices sous~jacentes â. travers des ouvertures (15)* (16), (17)» (23) et (25) pratiquées dans la couche (56). Les pistes métalliques (19)s (20), (24) et (26) présentent par ailleurs des 20 régions (27), (28)ç (29) et (30) destinées à assurer des con=-tactso D'une manière usuelle, ces régions (27) à (30) peuvent être connectées à des fiches de contact d'une enveloppe • appropriée» La région (30) appartient à l'entrée électrique • de la mémoire, entrée par l'intermédiaire de laquelle une in-25 formation peut être fournie â la capacité collecteur^baée du transistor „ Par l'intermédiaire de la région (29), des signaux de sortie peuvent être prélevés sur le collecteur du transistor T*0, tandis que par-1sintermédiaire des régions (27) et (28) peut être commandé le transfert de charge dans 30 la mémoire â l'aide de signaux de commande» La figa 6 est'un schéma de connexion dans lequel la partie représentée â l'intérieur des traits mixtes correspond à■»à«^.^wîp&®£re intégrée représentée sur les figures 3» 4 et 5° • L'entrée"électrique de la mémoire intégrée est con- 55 nectée à un. circuit d'entrée formé par la combinaison en série d'une résistance R et d'une source fournissant-le 0 signal de sortie f la borne'de source située & l'opposé de la résistance R •étant ssise â un potentiel de référence, par exemple la masse* Eatre les régions (27) (28), ona inséré 40 une source de tenaioa de coâssrat&tion fournissant un signal 69 12840 2011816 de commande Vg. ? le domaine (28) étant mis â un potentiel de référence,, A x'aide d;un signal de commande 7g., s et de façon Jèe. décrite pai ia suites des tran« istors dè la série sont amenés îàfxxsx l'état conducteur pour le transiert de charge9 les trarv-5 sistors s-voisinants chaque transistor conducteur de la série n!étant pas conducteurs» Des signaux de sortie peuvent être prélevés sur ie collecteur d'au moins un des transistors T^s ces signaux étant sur la figure prélevés sur le collecteur du transistor- T,,,» Le collecteur de c-e dernier est connecté â un 10 circuit de sortie indiqué schématiquement par- le "bloc-circuit ïï dent la constitution es-;-sans importance pour la description de la présente invention» Ce circuit F peut comporter par exemple un adaptateur a'impédance et un filtre passe-'bas ou une autre ligne â retard» 15 Pour mieux comprendre le fonctionnement de la mé-= moireon a représenté en fonction du temps sur la fig» 7 les allures des cinq tensions les plus importantes existant dans le schéma selon la fig» 6» La fig» "a. représente l'allure de la tension V de la source » II s;agit âsune tension en 20 créneaux symétriquss passant par le maximum +E volts et par le minimum —E voltsv la période de cette tension étant- de T secondes» Cette période T, ou période dJexplorarion9 doit être au moins deux fois plus petite que la période de la fréquence de s;gr?.ai la plus élevée existant dans la tension 25 d'entrée 7^ dont l'allure est i—liàstrée sur la fig» Pendant , et ^s Ie point (27) sur la fig» 6 est â un posent s.el ~E volts par rapport-au point (2B)? relié â la masse» Pendant lesdit-s intervalles, le transistor-T1 n'est pas conducteur lorsque la tension d5entrée Y., ^ ~E volts» 30 En supposant que les capacités C^ sont chargées jiJEïycxà une tension comprise entre 0 et -f-E voitsf-on sait qu'aussi les autres transistors de rang impair (Ts, T^etc), ne sont pas conducteurs » Pendant les mêmes intervalles f les transistors de rang pair (T;ç T^9 etCç) seront conducteurs lorsque les 35 tensions aux "'armatures'" des capacités C. 9 C^, ete, sont inférieures â -*E volts„ Ces capacités C., 9 C., sont alors chargées 1 jusqu'à une tension. +E volts? les tensions aux "armatures" des capacités C^f C-^f etc9 diminuant respectivement d'autant- que la tension aux "armatures" de la capacité précédente de rang 40 impair augmente » On a supposé ici que toutes les capacités les intervalles T. 69 12840 - • 2011816 sont égaieso Pendant le temps durant lequel le point (27) est â une tension i-E volts par rapport au point (28), une information concernant I.:amplitude du signal d'entrée est transmise à la 5 capacité C, 9 c!est-=â~dire - suivant la fig» 7a " pendant les intervalles et ^8o Pendant ces intervalles, ladite amplitude atteint respectivement ~E, 0, +E et 0 volts, et le transistor T., est traversé par un courant dont l'intensité est égale â E-Y^R^r ampères, courant qui fait décroître la tension 10 E volts existant sur les "armatures" de la capacité C^o Dans l'expression précitée, j: désigne la résistance interne base- • émetteur-0 Les allures des courants qui traversent le transistor T^, pendant lesdite intervalles sont illustrées sur la fig» Jot alors que 3'allure de la tension entre les "armatures" de la ''5 capacité CL est illustrée sur la; fig» 7d ©"t celle de la tension entre les "armatures" de la capacité Cg eux la figo 7e» En considérant la fig» 7&, on voit que les baisses de tension sux les "armatures" de la capacité C., pendant les intervalles et £g sont linéaires dans le temps, ce qui est unique- 20 ment vrai si la. résistance R est un multiple élevé de la ré- o * sistance interne base-émetteur r du transistor „ La baisse de tension la plus grande se produit durant l'intervalle ^ et a tteint notamment il Y « E volts, alors que la baisse de tension durant if.intervalle est égale â 0 volt„ La relation li- 2'5 néaire entre la baisse de tension ^Y sur les "armatures" de la capacité et ledit signal d'entrée est donc uniquement vraie pour des signaur d'entrée compris dans l'intervalle tl -E choisiVxbeckï* que pour un signal d'entrée de 0 volt, la tension 30 sur les "armatures" de la capacité pendant que le point-(27) est à un potentiel de +E volts par rapport â la masse, -xi*|ftxoeljenacac tout juste égale â volts» L'intensité de couvrant de charge moyen 'i « E/R + r nécessaire â cet effet, 6 J moy ' o ' est déterminée par la capacité C1, ainsi que par la durée 7-35 durant laquelle, pour chaque période d'exploration T, le potentiel du point (2 7; est égale à +E volts» Le courant de charge moyen est égal â C.jE/2^ expression dans laquelle -^E désigne la baisse de tension sux les•"armatures" de la capacité C, pour un signal d'entrée de 0 -voit» Il enrésulte quej pour 40 un réglage tract du courant de charge moyen, l'expression 65 12840 . î0"8" i C.R doit être vériiié®» A l'égard d'un rapport convenable signal/bruit et de la puissance de commutation requise5 le courant de charge moyen présente comas .intensités favorables{, celles comprises entre 1 /nA et 1 mA„ 5 Le dernier transistor de la sérae9 c'est-à-dire le transistor es"k suivi d'un dispositif qui ~ dans l'exemple =■ est la diode D destinée à amener au. niveau de référence +E volts y la tension aux "armatures" de la capacité C^9 cela chaque fois avant qu'une nouvelle information soit transmise 10 â cette dernière» On y parvient- du fait que 15électrode de la diodeç, située â l'opposé du collecteur du transistor 'est connectée aux bases des transistors de rang impair9 connexion par laquelle la diode D devient conductrice simultanément avec ces transistors de rang impair» 15 De la description du schéma suivant la fig» 6, il ressort clairement que 1cinformationf sous la forme d'un manque de charge d'une capacité de mémoire , est transmise à la capacité de mémoire suivante C^» Une capacité ^ reçoit- toujours un supplément de charge jusqu'au niveau de référence +E 20 volts â partir de la capacité suivante de sorte que la transmission d'-information et le transfert de charge sont effectuées dans des sens opposés» Il est clair également que les signaux d'entrée peuvent être fournis aussi â l'émetteur d'un•transistor autre 25 que le premier de oeux constituant la sortie^ ainsi qu'aux émetteurs de plusieurs transistors â la fois». Sur les figures 5* A et 5? la- mémoire capacitive intégrée comporte dea transistors T â capacité collecteur-base accruej, U1E1 "tel transistor ayant été décrit en particulier par 30 référence aux figures 4 et 5» En référence à la fig» 8? sera maintenant décrit un autre exempïe de réalisation d'-in transistci\à capacité collecteur-base accrue » susceptible également d'être utilisé dans une mémoire â condensateurs conforme â 15invention» Ladite 35 8 est une-coupe transversale correspondant â la coupe suivant la figo éléments correspondants étant indiqués par les mêmes repires» Dans le transistor suivant la-fig» 89 la deuxième zone-est constituée de plusieurs parties indiquées par (60) et (61)» Celles-ci peuvent appartenir â une deuxième 40 zone cohérente et/ou être interconnectées par exemple â travers 69 12840 ' ddifenêtres et une piste métallique (62)0 II est aussi possible d'utiliser une deuxième zone qui, dans le corps semiconducteur, est entourée entièrement par la zone de base et qui est oon= nectée â celle-ci par exemple par unt piste métallique» 5 Bien que dans 18 exemple suivant la fig» 8, la surface partielle de zone de base, occupée par la deuxième zone soit plus petite que la partie occupée dans le transistor suivant la fig» 5ç- la longueur périphérique de la deuxième zone à la surface du corps semiconducteur est par contre plus grande» Or, 10 pour une zone de base•diffusée, la concentration de dopage est maximale â la surface,, Par unité de surface de la jonction p-n entre la deuxième zone et la zone de base, la capacité est dono maxima-le toutjuste au bord, à proximité de la surface du corps semiconducteur» D'une façon générale, ce sont les concentra- 15 tions de dopage et les épaisseurs de la zone de base et de la celle deuxième zone qui déterminent 3c&isds&&sc des geométries possibles tpsi dorme le plus grand accroissement de capacité» De ce■qui précède, le technicien peut déterminer, pour chaque cas, s'il y ;■ lieu de préférer soit une surface aussi grande que possible, 20 soit une longueur périphérique aussi élevée que possible, soit encore une forme intermédiaire entre ces deux limites, tout cela en tenant compte des possibilités et des restrictions découlant des techniques de fabrication disponibles » Comme le montre la fig»-8, il se peut également que 25 la zone-de collecteur (4) présente, outre une partie fortement ohmique, une partie peu ohmique (4&)ç de sorte-que la résistance série de collecteur est abaissée»- La fig» 8 soatre que--cette partie (4a) peut être réalisée de manière habituelle sous forme d:une couche noyée» 30 La -fig» 9 est une coupe d'un transistor â capacité collecteur-base accrue., -réalisée suivant un-autre mode impor-= tant» La zone de base comporte une partie épaisse (51a) et une partie mince (51b), l'a deuxième zone (53) occupant au moins une partie de la surface de ladite partie épaisse' (51a)» L5em-35 ploi d'une telle zone de base fait que la résistance-de base est abaissée, en particulier la résistance de la-partie plus capacitive de la zone de base» Toutefois, -il se peut que la résistance série entre la deuxième zone (55) et la partie appartenant â la zoîie de collecteur (4) et.-située sous la. zone 40 d*émetteur (52) soit plus élevés d'à fait ou®, boue la parti® COP^ 69 12840 2011816 épaisse (5 la) de la zone de baseç la zone de collecteur (4) est plus mince o Lors de "."emploi d'une zone de base telle que spécifiée ci—dassusç il est pour cela recommandable que la zone de coilecteurs outre une partie fortement ohniiqu.e9 comporte une 5 partie peu ohmique (4a) s5 étendant du moins partiellement sous la, partie épaisse (5^) de la zone de base» Outre un abaissement de la résistance série de base, l'emploi d'une zone de base présentant une partie épaisse» fournit 2'avantage de contribuer à. S 'accroissement -de la capa-10 cité collecteur-basef. du fait que la surface de jonction p~n est agrandie entre la zone de collecteur (4) et- la zone de base (>1)o Ladite contribution est encore légèrement accentuée lorsque la. partie épaisse (51a) de la zone de base avoisine la partie peu ohmique (4a) de la zone de collecteur» - Ce dernier 15 mode de réalisation offre en outre 1!avantage que, lors de la fabrication du transistorf la partie épaisse -(5"îa) de la zone de base peut- être créée simultanément avec les zones d'isolement (63)0 Tandis que ces zone? (63) se prolongent jusque dans le substrat (50)s la partie épaisse (51a) de la zone de base ren~ 20 contre" la partie peu ohmique (4&) de la zone de collecteur, de sorte qu'un court-circuit est exclu entre la zone de base (51) ex le substrat (50)» De cette façons, ni l'emploi d'une deuxième 2one} ni l'emploi d'une zone de base â parties épaisse et mince, né-25 cessitent une diffusion additionnelle lors de la fabrication» La deuxième zone peut être obtenue simultanément avec la zone d5émetteurf alors que la partie épaisse de la zone de base peut- être obtenue s imui tanémenî. avec les canaux de séparation» Suivant un autre exemple de réalisation d'une mé~ 30 moire capacitive intégrée conforme â l'Invention et dont la fig» 10 montre une 'me en plan, la surface nécessaire par élément de mémoire a, été diminuée considérablement par l'emploi d'un autre type de transistor» Cette mémoire comporte une série de neuf transistors â TygP cette série présentant 35 trois groupes s-jcoessifs avoisina.rj.ts S# trois transistors * sucoess ifs 9 i. savoir les groupes de transistors T,^ â T„t à et Ttc à ?•„„» A l'endroit d'une ouverture (81 ) pra- - x [ j i O ( O - ^ tiquée dans la couche isolante, la zone de collecteur (80* de chacun des transistors IL T^., contacte une piste métallique « ' J j «' 40 (82) qui est située sur Va couche isolante et quij, par une COPY 69 12840 - 20 - 2011816 ouverture "t, 8c) v relie cette zone (80) â la zone drémetteur (83) du transistor suivant de la série» Les zones semiconductrices des transistors appartenant à des groupes différents» mais occupai)*; dans ceux-ci le même rang» c'est-à-dire les transistors ^ T70® T73* T76' T7;p T?4' T?? et T72' T7^ et T78s étendent dans un même îlot semiconducteur| ces trois îlots semiconducteurs, à savoir les îlots (85)? (86) et (87)» forment chacun une zone de "base commune pour les transistors en question, les zones d'émetteur et de collecteur étant des zones superfi-10 cielles (83) et (80)„ Des signaux de commande peuvent être fournis auxdites zones de base communes (85)» (86) et (87) à travers les pistes métalliques (88), (89) et (90) qui contactent ces zones de base â l'endroit des ouvertures (91 )° Chaque zone de base peut être diffusée à travers une seule ou-15 verrare» comme c'est le cas dans cet exemple de réalisation, la diffusion pouvant avoir lieu aussi à travers plusieurs ouvertures situées par exemple sur des faces opposées de l'îlot semiconducteur» La zone d'émetteur (83) du transistor est connectée à la piste métallique (95) appartenant à l'entrée 20 électrique de la mémoire» Des signaux de sortie peuvent être prélevés â travers la pisté métallique (96) contactant la zone • de collecteur (80) du transistor à l'endroit de l'ouverture» Une partie de la surface des zones de collecteur • (fiO) est occupée par une autre zone superficielle (92)» (93)» 25 et (94)s de même type de conduction que les zones de base (85), (86) et (87)» Chacune de ces autres zones (92), (93)» (94) occupe aussi une-partie de la surface de la zone de base correspondante (85)9 (86) ou (87)» de sorte qu'elles sont connectées â la zone de base qui leur est associée» 30 Pour mieux comprendre la constitution de la mémoire» on a représenté sur la fig» I1 le transistor-T„_•en coupe l \J transversale suivant le plan XI-XI de la fig» 10» les éléments correspondants étant indiqués par les mêmes repères» Sur cette figo'l» le transistor comporte un corps semiconducteur \ O 35 formé par un substrat de silicium (100), par exemple de type de conduction pp sur lequel est formée une couche épitaxiale (85) en silicium de type de conduction n» alors qu'une zone d'émetteur (83) et une zone de collecteur (80), toutes deux en silicium de conduction p» -s'étendent à partir d'une même 40 surface (101) dans le corps semiconducteur où. elles sont entourées d'une zone de base (85)» 69 12840 - 21 = 2011816 Conformément à I?inventionf une partie de la surface de la zone de collecteur (80) est occupée par une autre zone superficielle (92) qui est de même type de conduction que la zone de base (8?)9 à laquelle elle est connectée,, 5 La surface (101) du corps semiconducteur est recou verte d'une couche isolante (1Q2) dans laquelle sont pratiquées les ouvertures (81), (84) et (91) par lesquéû» des pistes métalliques (82);, (95) et (88) contactent respectivement la zone de collecteur (80), la zone d'émetteur (83) et la zone de base 10 (85)0 Pour diminuer la résistance série dans la zone de base (85)9 il peut exister en outre une partie faiblement ohmique (103) limitée par des pointillés sur la fig» 11s cette partie (105) étant de même type de conduction et d'une résiBtivité plus faible que celle de la zone de base (85)0 15 La mémoire intégrée décrite en référence aux fi gures 10 et 11 présente une structure particulièrement compacte comportant une configuration simple de pistes conductrices, Les pistes (82) qui relient la zone d'émetteur (85) de l'un des transistors à la zone de collecteur (80) du tran-20 sistor suivant, ne s'étendent que sur une très courte distance direçtement au-dessus de la zone de collecteur (80) du premier transistor précité, de sorte que les capacités parasites émetteur-collecteurj â travers lesquelles une diaphonie électrique est possibleç sont très faibles, 25 Par ailleurs, la capacité parasite du substrat se produit dans cet exemple entre les bases des transistors et ce substrat, ce qui est plus favorable du point de vue commutation que si ladite capacité se présentait entre les collecteurs et le substrat^ comme s'était le cas dans la mémoire suivant les 30 figures 3, 4 et 5» En outre, dans cette dernière mémoire, la tension de claquage émetteur-base détermine la tension maximale admissible aux armatures des "condensateurs", alors-que peur des transis'.orso ootenus par deux diffusions et présentant des émetteurs fonctionnant de façon efficace,-ladite 35 tension atteint seu.ement quelques volts „ Par contre, dans le transistor sulvarjr. la iig„ " s la tension de claquage base-collecteur est déterminante du fait qu'elle est la tension de claquage la plus basses cette tension pouvant être facilement plus élevée que dans le c-as d'un transistor obtenu par deux 40 diffus:-ors „ 69 12840 "2J= 2011816 Comme dans la mémoire intégrée suivant les figures 3, 4 et 5s la mémoire intégrée suivant les figures 10 et 11, peut être fabriquée entièrement suivant des procédés habituellement utilisés dans la technique des semiconducteurs» 5 Bien que l'invention soit décrite à l'aide de formes l de réalisation et d'application déterminées, le technicien pourra en réaliser de nombreuses variantes sans sortir du cadre de l'invention» Il est par exemple possible de comprimer encore légèremént la structure de la mémoire•suivant la fig» 5» lorsque, 10 si au lieu dçetre disposées entièrement au-dessus des zones d'isolement (63), les pistes conductrices ( 19) et (20) sont disposées partiellement au-dessus des zones de collecteur des transistors dont la zone de base est reliée à la piste conductrice correspondante. Les zones (63) peuvent alors être plus 15 étroites sans que, entre les pistes métalliques (19) et (20) et les zones de collecteur de transistors non reliés à la piste conductrice envisagée, puissent être introduites des capacités parasites additionnelles â travers desquelles une diaphonie électrique peut se produire» Les séries de transistors peuvent 20 être plus courtes ou plus longues que les séries décrites, alors qu'au besoin les pertes-causées surtout du fait que le facteur d'amplification des transistors est inférieur â l'unité peuvent être compensées par interposition d'au moins un amplificateur de charge» Il est encore possible de former une-com--25 binaison en parallèle de plusieurs séries de transistors, combinaison pour laquelle on peut utiliser une entrée commune et/ou line sortie commune» On peut également utiliser des circuits d'échantillonnage usuels et/ou des circuits de sortie qui, comme le3 amplificateurs-de charge éventuels, peuvent 30 être intégrés•entièrement ou partiellement avec la mémoire â condensateurs» Cette possibilité, ainsi que d'autres possibilités du montage, ont- déjà été préconisées dans 1« xbaseaKiac xkx brevet déjà précité „ Outre des signaux électriques, on peut utiliser 35 également des signaux, par exemple de nature électromagnétique» Il est par exemple possible de mettre à profit la photosensibilité de la jonction collecteur-bases pour un transistor à capacité collecteur-base accrue, il est alors important que cette photosensibilité soit augmentée par la présence de la 40 deuxième zone ou de l'autre zone superficielle» Cette plus 69 12840 - 25 - 2011816 forte photosenêj.bî.lit-é n'est pas seulement 1 iée à ia plus grande surface de ia jonction p-n, mais également au fait que la lestai.ce entre la suifc.ee s-emiccnductrice et une partie de-cette jonction p-i» - â savoir ia pai tie entre la deuxième 5 zone et ia zone de bases Ou entre I autre zone superficielle et la zone de collecteur ~ est pltis petite que Za. distance qui existerait en l!absence d!une telle deuxième zone ou autre zone superficielle. Les transistors peuvent être des transistors n-p-n 10 ou p~n~pç d:autres géométries usuelles^ d'-autres techniques désolation et'd'autres matériaux convenant également. Il e3t. possible aussi de placer les transistors à capacité collecteur^ base accrue dans une enveloppe appropriée et de les utiliser comme composants « par exemple dans des mémoires à condensateurs •=• on comme intégrateur de Miller,, Les zones d'isolement peuvent être omises et on peut utiliser par exemple un substrat semiconducteur faiblement•ohmique de même type de conduction que la zone de collecteur» bad original 69 12840 2011816 REVENDICATIONSs 1 o Mémoire capacitive intégrée comportant- une série de condensateurs9 la charge d'un de ces condensateurs pouvant être transférée vers le condensateur suivant par l'intermé-5 diaire d'un transistor inséré entre chaque groupe de deux con-densateurs successifs, les transistors ainsi disposés formant également une série dans laquelle pour transférer la charge, le collecteur d:un tel transistor est connecté â l'émetteur du transistor suivant, cette mémoire intégrée comportant un sub-10 strat muni d'ilôts semiconducteurs isolée dans lesquels se trouvent les transistors de la série, caractérisé en ce que les capacités de mémoire sont formées par les capacités collecteur- baee des transistors, les bases de ces derniers appartenant au(x) sortie(s) électrique(s} pour les signaux de 15 commande» 2» Mémoire selon la revendication 1, caractérisée en ce qu'un certain nombre de bases de transistors formant- la série sont interconnectéess parmi lesquelles ne se trouvent pa's deux bases de transistors consécutif s 0-20 Mémoire selon la revendication 2, caractérisée en ce que la série de transistors comporte au moins deux groupes successifs avoisinants présentant le mime nombre de transistors successifs, alors que les bases, appartenant â des transistors de groupes différents mais occupant dans ceux-ci le 25 même rang» sont interconnectées » 4» Mémoire selon au moin3 une des revendications pré cédentes, caractérisée en ce que la zone de base d'au moins un transistor de la série est une zone superficielle dont- une première surface partielle est occupée par la zone d'émetteur 30 et une deuxième surface partielle est occupée par une deuxième zone qui est de même type de conduction que la zone d'émetteur et est connectée à la zone de collecteur avois:c.ant ladite 'base de zone» ' • 5» Mémoire selon la revendication 4? caractérisée en 35 ce que ladite zone de base est munie d'un conducteur de connexion qui contacte la zone de base en-un endroit situé entre la zone d'émetteur et la deuxième zone» - 60 Mémoire selon ia revendication 5« caractérisée en ce que la deuxième■zone occupe au moins un tiers de la surface 40 de la zone de base» 69 12840 - 25 - 2011816 7° Mémoire selon au moins une des revendications 4 à 6Ç caractérisée en ce que ladite zone de "base présente une partie mince et une partie épaissè, la deuxième zone occu-pant 'au moins'une partie'de la surface de cette partie 5 épâisse. "80 Mémoire selon la revendication 7, caractérisée en ce que, outre une partie fortement ohmique , la zone de col-• ' lecteur présente une partie faiblement ohmique s'étendant du moins partiellement sous la partie épaisse de là zone de base» 10 9« Mémoire selon'la revendication 8Ç caractérisée en ce que la"partie faiblement ohmique de là zone de collecteur a'voisine la partie épaisse de la zone de base» 10; Mémoire selon "la revendication 2 ou 3f caractérisée en ce que les zones semiconductrices d'un certain nombre de-15 transistors constituant la série et dont les bases sont in-terconnectéesj, sont disposées dans un îlot semiconducteur commun qui forme pour ces transistors une zone de base commune, les zones d'émetteur et-de collecteur étant créées sous forme de zones superficielles» 20 11 « Mémoire selon la revendication 10, caractérisée en be" qu'une "partie de la surface de la zone de collecteur d'au " moins un des transistors constituant la série est occupée par une autre zone superficielle qui est de même type de conduction que la zone de base, à laquelle elle est connectée. 25 12. Montage comportant une mémoire capacitiv®'intégrée selon au moins une des revendications précédentes, caractérisé en ce que des signaux d'entrée peuvent être fournis à l'émetteur d'au moins un des transistors de la série, alors qu'il existe un circuit de sortie'pour prélever des signaux élec-30 ' triqueë sur le collecteur d'au moins un dès transistors de la série et qu'à T!aide d'au moins une source de tension-de commutation, les bases des transistors de la série reçoivent des signaux de commande "qui rendent conducteurs des transistors de la série pour le transfert'de charge, les transistors 35 avoisinant chaque transistor conducteur n'étant pas conducteurs 13» Transistor j, utilisé entre autres dans-une mémoire à condensateurs selon au moins une des revendications précédentes et comportant un corps semiconducteur dont une zone superficielle est la zone de base du transistor de laquelle 40 une partie de surface est occupée par la zone d'émetteur, le 69 12840 2011816 collecteur ne comportant qu'au moins un conducteur1 de "cômiéxion L contactant seulement ce collecteur, caractérisé eh ce qu'une deuxième partie de surface de la zone de base es.t occupée par une- deuxième zone qui est de même type de conduction que' la ?" 5 zone d'émetteur et qui est connectée â la zone dercçllecteur • S :■ ; - avoisinant la zone de base. - 1 14», Transistor selon" la revendication 13f caractérisé- en ce que la zone de base est munie d'un conducteur de con- -nexion'qui "contacte la zone de base en-un endroit situé entre 10 la-zone d'émetteur et la deuxième zone.- 15» Transistor selon la revendication 13 ou 15» carac térisé en ce que la deuxième zone occupe au moins un tiers de-la surface de la zone de base. 16. Transistor selon au moins une des revendications 15 13 à 15, caractérisé en ce que ladite zone de base présente une partie épaisse et une partie mince, ladite deuxième zone occupant au moins une partie de la surface-de la partie épaisse 17... . Transistor selon la ^revendication 16, caractérisé en ce que, outre une partie fortement ohmique, la zone de 20 côllecteiir "comporte une partie faiblement ohmique s'étendant "" du moinB partiellement sous la partie épaisse de la zone de base. ' - 18.'- -- "Transistor selon la revendication 17, caractérisé en ce que la partie faiblement ohmique de la zone de collec-25 teur avoisine la partie épaisse de la zone de base0 19». Transistor utilisé entre autres dans une mémoire à condensateurs selon au moins une des revendications 2j 3, 10, 11 et Î2Ç comportant un corps semiconducteur â partit d'unè -• même surface duquel une zone d'émetteur et une zone de collée-, 30 teur s'étendent dans le corps semiconducteur où elles sont entourées d'une zone de basej caractérisé en ce qu'une partie de la ^surface de la zone de collecteur est-occupée par-une : autre zone superfioielle de même type de conduction que la zone de base, â. laquelle elle est connectée.