La présente invention concerne un circuit interface entre le circuit oscillateur et le circuit d'attaque de l'étage de sortie de balayage horizontal d'un récepteur vidéo-fréquence transistorisé, tel qu'un récepteur de télévision ou encore un terminal vidéo. Un schéma classique de balayage horizontal à transistors comporte généralement, un circuit comparateur de phase, un oscillateur, un étage d'attaque et un étage de sortie de déviation horizontale. L'oscillateur est chargé de fournir un signal rectangulaire, d'amplitude et de durée convenables à l'entrée de l'étage d'attaque de déviation horizontale. Ce signal est composé d'impulsions rectangulaires périodiques, qui doivent être de durée supérieure au temps de retour de ligne et inférieure à la demi période de balayage. L'idéal étant d'obtenir des impulsions d'une durée de 25 microsecondes et de période 64 microsecondes pour le standard 625 lignes (cette période correspondant au temps d'aller et retour du balayage d'une ligne). L'étage d'attaque comporte un transistor en commutation, et est destiné à fournir la tension nécessaire au fonctionnement de l'étage de sortie de déviation horizontale. I1 permet aussi de rendre indépendant l'oscillateur, des variations qui se produisent dans l'étage de sortie de déviation horizontale qui est chargé de fournir aux bobines de déviation horizontale, un courant en forme de dents de scie, nécessaire à l'exploration de l'écran du tube cathodique. Cet étage de sortie de déviation horizontale doit de plus fournir diverses tensions destinées : å l'alimentation des électrodes de concentration, à l'alimentation de l'étage final de l'amplificateur vidéo-fréquence et enfin, au comparateur de phase. En effet, ce dernier, fournit une tension d'erreur proportionnelle en grandeur et en signe au déphasage entre l'impulsion de retour de ligne produite par l'étage final de déviation horizontale et l'impulsion de synchronisation provenant du signal vidéo-fréquence reçu par le récepteur. Cette tension d'erreur commande la fréquence propre de l'oscillateur de déviation horizontale, qui est encore appelé oscillateur ligne. De nombreux circuits à composants discrets, sont maintenant replacés par des circuits intégrés. Certains de ces circuits intégrés comportent l'oscillateur ligne, ainsi que le circuit comparateur de phase. Ces circuits, convenablement montés, permettent d'obtenir des signaux rectangulaires périodiques, dont la durée à un niveau positif, conventionnellement appelé "niveau 1", est de l'ordre de 15 microsecondes au maximum et dont la durée au niveau nul, conventionnellement appelé "niveau 0" est égale à la période du signal moins sa durée au niveau I. Ce signal commande, par l'intermédiaire d'un pont résistif, le transistor de l'étage d'attaque, qui est utilisé en interrupteur rapide. Le transistor d'attaque conduit donc lorsque le signal est au niveau 1, c'est-à-dire pendant le retour de balayage du faisceau d'électrons du tube cathodique sur l'écran. Par contre, il est bloqué lorsque le signal est au niveau 0, c'est-à-dire pendant le temps d'aller du balayage ligne. Le transfert d'énergie, du transistor d'attaque à l'étage de sortie de déviation horizontale s'effectue à travers un transformateur, appelé transformateur d'attaque. L'énergie emmagasinée dans le primaire du transformateur d'attaque pendant la conduction du transistor d'attaque se transfère dans le circuit de sortie de balayage horizontal pendant l'aller du balayage. Le transistor d'attaque reçoit un signal provenant de l'oscillateur, qui présente un rapport cyclique, c'est-à-dire le rapport de la durée du signal rectangulaire sur sa période, relativement faible. En effet les circuits intégrés actuels ne délivrent pas de signaux rectangulaires de durée supérieure à 15 microsecondes. Or on constate que l'optimalisation des composants de l'étage d'attaque, particulièrement le transformateur d'attaque, nécessite un temps de saturation, c'est-à-dire un temps de conduction du transistor d'attaque supérieur à 15 ys et inférieur à la demi-période du signal. Le calcul et l'expérience montrent que l'idéal se situe aux environs d'une durée de 25 microsecondes. En effet, le rapport cyclique relativement court imposé par le circuit intégré, nécessite d'employer un transformateur d'attaque de bonne qualité, à faible inductance de fuite et capable de supporter des contraintes électriques importantes. De plus avec un tel rapport cyclique du signal de commande, lss dispersions sur les caractéristiques électriques du transistor d'attaque sont des plus gênantes. L'application du signal de l'oscillateur à circuit intégré, au transistor d'attaque, par l'intermédiaire d'un pont résistif impose donc l'utilisation d'un transistor trie et d'un transformateur de très bonne qualité, donc de composants relativement chers. L'invention se propose de réduire considérablement ces inconvénients, et ceci, à l'aide d'un circuit électronique d'interface, simple, entre le circuit intégré oscillateur et le transistor d'attaque. Ce circuit d'interface selon l'invention va permettre de maîtriser le rapport cyclique du signal de commande du transistor d'attaque, et d'assurer une commande de ce transistor permettant d'accepter une large fourchette de dispersions sur les caractéristiques électriques de ce transistor d'attaque. D'autres caractéristiques de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée par les figures annexées qui représentent : - la figure 1, un schéma simplifié d'un circuit de balayage ligne classique, muni d'un circuit intégré à étage de sortie en collecteur ouvert, - la figure 2, un schéma simplifié d'un circuit de balayage ligne muni du même circuit intégré qu'en figure 1 et équipé d'un interface suivant l'invention, - la figure 3, un schéma simplifié d'un circuit de balayage ligne muni d'un circuit intégré à étage de sortie à symétrie complémentaire et équipé d'un interface suivant l'invention. - les figures 4a et 4b, respectivement les signaux recueillis aux point A ou A', et C des figures 2 et 3. La figure 1 représente un schéma simplifié classique d'un circuit de balayage ligne muni d'un circuit intégré à étage de sortie en collecteur ouvert. Ce circuit intégré CI1 comporte l'oscillateur ligne et les diverses fonctions de comparateur de phase et délivre un signal dont la durée au niveau 1 est de l'ordre de 15 ps. Ce signal est recueilli en sortie collecteur ouvert du transistor T1 du circuit intégré CI1 . Ce signal commande un transistor d'attaque T21 par l'intermédiaire d'un pont résistif R1 et R2. Ce transistor T2 passe alternativement d'un état saturé à un état bloqué suivant que le signal appliqué sur sa base est au niveau 1 ou au niveau 0. Le transistor T2 doit assurer une attaque convenable du transistor ligne T3, utilisé en interrupteur rapide.Cette attaque s'effectue par l'intermédiaire d'un transformateur d'attaque TR1, ayant son primaire branché dans le circuit collecteur du transistor T2 et son secondaire entre la base et l'émetteur du transistor de ligne T31 permettant ainsi de saturer ou de bloquer ce transistor T3. Le transistor T2 conduit donc lorsque le signal est au niveau 1 ; le primaire du transformateur TR1 emmagasine alors, l'énergie ; le transistor T3 est bloqué. Lorsque le signal passe au niveau 0, le transistor T2 se bloque et l'énergie emmagasinée dans le primaire du transformateur TR1 se décharge dans le circuit du transistor T3 provoquant ainsi sa conduction. Le transistor d'attaque T2 conduit donc pendant le retour du balayage ligne et reste bloqué pendant le temps d'aller, c'est-àdire que ce transistor conduit lorsque le transistor ligne T3 est bloqué, et uice versa. La figure 2 représente un schéma simplifié d'un circuit de balayage ligne identique à celui de la figure 1, mais équipé d'un interface selon l'invention. Le circuit intégré CI1 délivre entre le point A et la masse, un signal représenté à la figure 4a. Le temps tl représente la durée du signal rectangulaire et donc le temps de saturation du transistor T2 à la figure 1, le temps t21 représentant quant à lui, le temps de blocage de ce même transistor. L'interface selon l'invention est placé entre la base du transistor T2 et le point A représentant la sortie en collecteur ouvert du circuit intégré CI1. La résistance R31 le condensateur C1 et la diode D1, sont montés enrl entre la sortie A du circuit intégré et la masse. Ceux-ci constituent un circuit de calage, permettant d'ajouter au signal en A, qui est représenté à la figure 4a, une polarisation négative égale à la tension de seuil de la diode D1 qui afin de charger le condensateur C1, a son anode reliée à la masse et sa cathodes à la borne de ce condensateur C1 repérée par le point B. La deuxième borne de ce condensateur est reliée au point A et à la résistance R3 qui est placée entre ce point et la masse. On retrouve donc au point B, un signal de forme générale identique à celui recueilli en A et représenté figure 4a, mais décalé par rapport à l'axe dos tensions nulles symbolisant la tension de référence du signal, d'une tension négative égale à la tension de seuil de la diode D1. Les résistances R4 R5, et le condensateur C2 sont montés en T1 le condensateur C2 étant branché entre la masse et le point C, point commun des deux résistances R4 et R5, la résistance R4 étant branchée entre ce point C et le point B précédent. Ce montage, représente un montage classique d'intégrateur et assure l'élargissement du signal provenant du point B. En effet, les charges et décharges successives du condensateur C2 qui reçoit par l'intermédiaire de R4 le signal vu du point B, vont permettre d'obtenir en D un signal représenté à la figure 4b, qui présente des fronts montants et descendants inclinés. L'intersection de ce signal avec l'axe des tensions négatives va définir les temps de saturation et de blocage du transistor d'attaque T2. Les valeurs des résistances R4 et R5 sont définies par la condition de saturation du transistor T2. Il en est de meme pour la résistance R6 qui est branchée entre la base et l'émetteur du transistor T2, permettant ainsi par division de tension d'appliquer une tension base-émetteur susceptible de commander la saturation ou le blocage de ce transistor. La valeur du condensateur C2 permet de régler la pente des fronts montants et descendants du signal d'attaque du transistor T2 (signal recueilli au point D), et permet donc de régler la largeur du signal à l'intersection avec l'axe des tensions nulles,c'est-à- dire le temps t'l représenté sur la figure 4b. Or ce temps t'l est le temps de saturation du transistor T2, le temps t'2 représenté figure 4b étant son temps de blocage. Le rapport t'1/t'2 sera donc le nouveau rapport cyclique du signal appliqué au transistor T2 Si la valeur du condensateur C2 augmente, le temps de conduction du transistor T2 augmente et vice versa. Ce condensateur permet de régler la largeur du signal de manière à obtenir un rapport cyclique bien adapté pour le transistor T2. La tension VSD1 de la figure 4b représente la tension de polarisation négative correspondant à la tension de seuil de la diode D1. Le temps t'l a une valeur nettement supérieur à tl, et on peut le régler à 25 microsecondes en jouant sur la valeur de la capacité C2. La figure 3 représente un schéma simplifié d'un circuit de balayage ligne muni d'un autre modèle de circuit intégré que les figures I et 2, et équipé d'un interface suivant l'invention. Ce modèle de circuit intégré CI2 possède une sortie sur un étage à symétrie complémentaire. De ce fait le circuit intégré CI2 a l'inconvénient de posséder une sortie qui présente une faible impédance sur les deux niveaux 1 et O du signal, incon dénient que ne présentait pas le circuit intégré CI1 avec sa sortie en collecteur ouvert. Ce circuit intégré CI2 délivre un signal à créneaux rectangulaires semblable à celui délivré par le circuit CI1. Ce signal recueilli au point A' est identique à celui du point A de la figure précédente et est représenté figure 4a L'étage à symétrie complémentaire du circuit intégré CI2 est composé de deux transistors de types opposées T'1 et T" I. T' est un transistor du type gNP et lorsqu'il conduit la sortie A' est au niveau 1 ; T est un transistor NPN et lorsqu'il conduit la sortie A' est au niveau 0. Si l'on connect en sortie A' un circuit identique à celui de la figure 2 en sortie A, des problèmes d'adaptation d'impédance se présentent Pour maintenir la conduction de la diode D1 en fin de période du signal1 la constante de temps du circuit qui est égale au produit R3 C1 à la figure 2, doit avoir une valeur relativement grande, ce qui entraîne une valeur de la résistance R1 grande devant la somme des résistances R4 et R5. C'est pourquoi on adopte le circuit représenté figure 3 entre les points A' et B. Une résistance R7 est directement branchée en sortie A' et est shuntée par une diode D2. C'est-à-dire que lorsque la sortie A' est au niveau 1, le courant circule dans la diode D2 et la résistance R7 est court-circuitée. On peut donner ainsi une valeur suffisante à R7 pour permettre la conduction de la diode D1, branchée entre la masse et le point B, en fin de période. On retrouve au point B de la figure 3, un signal identique à celui recueilli au point B de la figure 2. Le circuit intégrateur branché entre le point B et le transistor d'attaque est en tout point identique à celui de la figure 2. Le transistor T2 est donc attaqué par le signal représenté à la figure 4b et le temps de conductionsde ce transistor T2 est dépendant du condensateur C2. L'invention permet donc de maîtriser le rapport cyclique du signal de commande du transistor d'attaque, et ceci en intercalant entre un circuit intégré monté en oscillateur classique et ce transistor d'attaque, un circuit électronique simple. L'invention permet donc d'assurer une commande du transistor d'attaque tout en acceptant une large fourchette de dispersions sur les caractéristiques électriques de ce transistor d'attaque et un transformateur d'attaque ne présentant pas des caractéristiques très performantes. Cette invention voit ses applications dans le circuit de balayage ligne d'un poste récepteur de télévision noir et blanc ou couleur, ou encore d'un terminal vidéo. REVEND ICAT IONS 1. Circuit interface entre un circuit intégré monté en oscillateur, délivrant un signal périodique en créneaux in courte durée, positifs par rapport à la massez et un circuit d'attaque du circuit de balayage ligne d'un tube cathodique lequel circuit d'attaque est camposé d'un transistor en commutation rapide ayant dans son circuit collecteur le primaire d'un transformateur de liaison entre ce circuit et le circuit do balayage, la commutation du transistor d'attaque étant commandée par un signal périodique provenant de ce circuit interface, caractérisé en ce qu'il comporte un circuit électronique de calage à une référence négative, qui ajouta au signal en créneaux provenant de l'oscillateur une polarisation négative et fait ainsi passer sa tension de référence de zéro, à une valeur négative, et en ce que le circuit de calage est suivi d'un circuit intégrateur qui assure l'élargissement du signal recueilli en sortie de ce circuit de calage et qui applique le signal ainsi élargi à la base du transistor d'attaque. 2. Circuit interface selon la revendication 1, caractérisé en ce que, lorsque le circuit oscillateur est composé d'un circuit intégré à sortie en collecteur ouvert, le circuit de calage à une référence négative comporte : une résistance (R3) un condensateur (C1), et une diode (D1) montés an 1?, , la résistance (R3) étant connectée entre la sortie (A) du circuit intégré et la masse, la diode (D1) ayant son anode connectée à la masse et sa cathode à une borne du condensateur (C1) dont l'autre borne est connectée à la sortie (A > du circuit intégré ; la polarisation négative ajoutée au signal provenant du circuit intégré est alors égale à la tension de seuil de la diode (D1) appelée diode de calage 3.Circuit interface selon la revendication 1, caractérisé en ce que, lorsque le circuit oscillateur est composé d'un circuit intégré à sortie à symétrie complémentaire et à faible impédance, le circuit de calage à une référence négative comporte : une résistance (R7) en parallèle avec une diode (D2), un condensateur (C1) et une diode de calage rolaron négative ajoutée au signal provenant du circuit intégré est alors égale à la tension de seuil de la diode de calage (D1), la résistance (R7) étant court-circuitée par la diode (D2) lorsqu'un signal positif par rapport à la masse apparaît en sortie (A') du circuit intégré. 4.-Circuit interface selon l'une des revendications 1-à 3, caractérisé en ce que le circuit intégrateur est composé de deux résistances et d'un condensateur montés en T, une borne d'une des résistances étant branchée à la cathode de la diode fixant la polarisation négative du circuit de calage, l'autre borne de cette même résistance étant reliée d'une part à une borne de la seconde résistance qui a sa deuxième borne reliée à la base du transistor d'attaque, laquelle borne représente la sortie de ce circuit intégrateur 5. Circuit interface selon l'une des revendication 1 à 4, caractérisé en ce qu a?ill d'appliquer une tension de commande baseémetteur adaptée aux caractéristiques électriques du transistor d'attaque, son émetteur étant relié à la masse, un circuit diviseur de tension résistif est connecté entre la sortie du circuit intégrateur, la base du transistor d'attaque, et la masse. 6. Récepteur d'un signal vidéo-fréquence ayant un module de balayage ligne équipé d'un oscillateur à circuit intégré et d'un circuit d'attaque du circuit de balayage ligne à un transistor, caractérisé en ce qu'entre cet oscillateur et ce transistor d'attaque est intercalé un interface conforme à l'une des revendications 1 à 5.