La présente-invention se rapporte à un système de traitement et d'emmagasinage de données perfectionné utilisant des dispositifs d'emmagasinage à circulation série et partie librement ceux qui assurent l'emmagasinage des chiffres de mots de données d'une manière alternée. L'invention propose un système de traitement et d'emmagasinage de données perfectionné qui est très économique en raison du fait qu'on a pu éliminer la nécessité d'utiliser des registres d'emmagasinage statiques pour l'emmagasinage des données en cours de traitement, et dans lequel une mémoire à circulation série est utilisée d'une façon très efficace, conjointement à des organes de traitement de données, comme mémoire de données de travail, ce qui fournit un système de traitement et d'emmagasinage de données qui est extraordinairement appréciable en combinaison avec des systèmes de commande numérique destinés à la commande de machines, y compris la commande de position et la commande de profil de machines. La mise en oeuvre de l'invention fournit un systeme de traitement et d'emmagasinage de données dans une mémoire à circulation série, comprenant des moyens d'emmagasinage et des moyens pour introduire des données dans lesdits moyens d'emmagasinage sous forme numérique. Chacun des chiffres comprend plusieurs bits binaires et les chiffres forment plusieurs groupes de mots à plusieurs chiffres. Les moyens pour introduire les données servent à introduire ces chiffres en série d'une manière alternée en com mençant par le chiffre de plus faible poids du premier mot appartenant au premier groupe, puis en poursuivant avec les chiffres de plus faible poids des autres mots du même premier groupe, suivis par les chiffres de poids suivant de ces mêmes mots du premier groupe, et en répétant ensuite le processus successivement pour les chiffres de poids successifs jusque ce que tous les mots du premier groupe soient introduits dans la mémoire. Le processus est alors répété pour chacun des autres groupes de mots successivement.Des moyens sont prévus pour faire recirculer les données emmagasinées dans le système et les moyens de recirculation comprennent des moyens pour retarder les données d'un intervalle correspondant à un chiffre et pour traiter les données à mesure qu'elles recirculent. L'invention apparaîtra plus clairement à la lecture de la description qui va suivre, faite en regard des dessins joints dans lesquels - la figure 1 est un schéma fonctionnel d'un système de traitement et d'emmagasinage de données suivant l'invention - la figure 2 est un schéma fonctionnel d'un système de commande numérique incorporant le système de traitement et d'emmagasinage de données selon la figure 1 - la figure 3 est un schéma fonctionnel illustrant la constitution interne de l'unité arithmétique du système selon la figure I - la figure 4 est un schéma fonctionnel du circuit d'horloge et de cadence qui synchronise le fonctionnement du système selon la figure l - la figure 5 est un diagramme montrant diverses ondes qui illustrent le fonctionnement du circuit d'horloge et de cadence selon la figure 4 - la figure 6 est un schéma d'ondes qui représentent des données telles qu'elles sont utilisées dans le système selon l'invention - les figures 7 à ll sont des schémas de circuits logiques de l'unité arithmétique selon la figure 3 - la figure 12 montre diverses ondes qui illustrent le fonctionnemmt de l'unité arithmétique selon la figure 3. Le système représenté dans la figure l contient notamment une ligne à retard 80 qui sert de moyen d'emmagasinage à circulation. La ligne à retard 80 peut être d'un type connu et être constituée par du verre. A mesure que des données sont émises par la ligne à retard, elles sont amplifiées par un amplificateur 81 puis acheminées à travers les portes 84, 85, l'unité arithmétique 83, et les portes 86 et 87 d'où elles sont amplifiées dans l'amplificateur 82 et réintroduites dans la ligne à retard 80. L'unité arithmétique 83 reçoit des données numériques sous forme binaire, représentées par des impulsions émises à intervalles fixés, à l'une ou l'autre des entrées PRI et SEC elle fournit à sa sortie unique, connectée à la porte 86, les données appliquées à ses entrées après un retard de quatre chiffres binaires ou bits.Ce retard de quatre bits correspond au nombre de bits utilisés pour constituer un chiffre dans le montage préféré de l'invention. Les quatre bits sont utilisés de préférence pour représenter un -chiffre décimal en numération codée binaire usuelle selon laquelle le bit de plus faible poids représente un 1 décimal, lé bit d'ordre deux représente un 2 décimal, le bit d'ordre trois représente un 4 décimal et le bit d'ordre quatre représente un 8 décimal. Si des données sont appliquées aux deux entrées PRI et SEC en même temps, l'unité arithmétique peut additonner les deux entrées ou soustraire l'une de l'autre conformément à un signal de commande appliqué à l'unité arithmétique 83. Les données sont introduites, emmagasinées et traitées dans le système d'une manière alternée. Les données provenant de la source 40-44 sont introduites à l'entrée SEC de l'unité arithmétique 83 par l'intermédiaire du distributeur 45 et des portes 91 et 90. Le distributeur 45 peut comprendre des convertisseurs de données parallèle-série et des registres d'emmagasinage temporaires de données. Le distributeur 45 sert à inscrire dans le système et à emmagasiner des groupes de mots à plusieurs chiffres d'une manière alternée selon laquelle les chiffres des mots d'un groupe particulier sont alternés l'un l'autre.Cette disposition alternée est réalisée d'une manière telle que quatre bits représentant le chiffre de plus faible poids du premier mot appartenant au premier groupe soient introduits en premier lieu, suivis par les quatre bits du chiffre de plus -faible poids du deuxième mot de ce même premier groupe jusque ce que tous les chiffres de plus faible poids du premier groupe tônt introduits. Les quatres bits représentant le chiffre de poids supérieur suivant du premier mot appartenant au premier groupe sont alors introduits, suivis par les données correspondantes du chiffre de poids supérieur suivant du deuxième mot du groupe et ainsi de suite jusqu'à ce que tous les chiffres de tous les mots du premier groupe aient été introduits. La séquence est alors répétée pour le deuxième groupe de mots. chaque groupe de mots est quelquefois dénommé fonction. Les positions de mots individuelles dans le système d'emmagasinage et de traitement de données peuvent être considérées comme des registres de données, et par une identification appropriée se rapportant à la cadence du fonctionnement du système d'emmagasinage à circulation, chacun de ces registres peut être identifié et re-identifié en vue d'y emmagasiner des mots de données, d'en extraire des mots de données etd'y modifier les mots de données emnagasinés. En raison de la disposition alternée de l'emmagasinage de données, l'unité arithmétique 83 sert à passer d'un mode de fonctionnement à un autre à chaque apparition de chiffre comme le requiert chaque opération exécutée par rapport à chaque position de mot des positions alternées de chaque groupe.Ainsi, par exemple, s'il y a trois mots dans chaque groupe et si des données sont ajoutées dans la position du premier mot d'un groupe particulier, l'unité arithmétique 83 doit passer au mode de fonctionnement en addition chaque fois qu'un chiffre du premier mot apparaît aux entrées mais il peut être nécessaire qu'elle passe à un autre mode de fonctionnement durant les deux apparitions de chiffres suivantes pendant que les chiffres des mots deux et trois sont introduits, puis qu'elle reprenne le fonctionnement en addition lorsque le deuxième chiffre du premier mot apparent. De plus, si l'addition du premier chiffre donne lieu à un report vers un chiffre d'ordre supérieur dans le mot un, l'unité arithmétique comprend une mémoire interne qui emna- gasine et retient les signaux de report pendant que les chiffres des mots deux et trois sont traités, et ajoute les reports emmagasinés à l'apparition du chiffre deux du mot un. Si l'on désire retarder la position d'un mot dans la mémoire, par exemple retarder la position des chiffres du mot un dans les positions des chiffres du mot deux, une porte de recirculation 88 est actionnée, qui ramène les chiffres du mot un fournis par l'unité arithmétique 83 à l'entrée SEC de celle-ci, afin de procurer un retard supplémentaire de quatre bits supplémentaires. Les données résultantes fournies à la porte 86 se trouvent dans les positions de chiffres du mot deux. Un processus similaire est également suivi avantageusement si l'on désire additionner le mot un au mot deux. Dans ce cas, le contenu actuel du mot deux est appliqué à l'entrée PRI de l'unité arithmétique 83 tandis que le mot un est ramené à l'entrée SEC. La somme des mots un et deux apparaît alors à la porte 86 pour être réemmagasinée. Si l'on désire avancer la position d'un mot de données, par exemple avancer les données du mot deux jusque dans une position du mot un, il est uniquement nécessaire d'actionner un circuit d'avancement contenant la porte 89 qui supprime le retard correspondant à un chiffre dans l'unité arithmétique par rapport au mot à avancer. Les circuits logiques représentés par les blocs 84, 86, 88 et 89, chacun de ces blocs contenant un point noir,repré sentent des portes ET qui fournissent un signal de sortie uniquement lorsque des signaux sont présents à leurs deux entrées. Ainsi, par exemple, si aucun signal n'est disponible à l'entrée 84A de la porte 84, les données venant de la ligne à retard 80 et amplifiées par l'amplificateur 81 sont bloquées à la porte ET 84. De cette manière, des mots individuels peuvent être effacés dans la mémoire. La sortie de la porte ET 84 est représentée avec un petit cercle pour indiquer que le signal de sortie est inversé. Toutefois, la porte ET 84 est suivie d'un inverseur 85 qui inverse une nouvelle fois le signal de telle sorte que la combinaison des organes 84 et 85 réalise une fonction ET réelle. Chacune des autres portes ET 86, 88 et 89 présente également une sortie inversée. Toutefois, dans chaque cas la porte suivante est actionnée avec une entrée inversée de sorte que l'effet de l'inversion peut être négligé. Les portes 87 et 90, dont les blocs représentatifs contiennent un signe plus, sont des portes OU. Ce sont des portes logiques qui fournissent un signal de sortie en réponse à là présence d'un signal à l'une ou l'autre de leurs entrées. Toutefois, on voit que les entrées de ces portes sont représentées avec un petit cercle afin d'indiquer qu'elles travaillent avec des entrées inversées. Cela signifie qu'un zéro logique, qui peut être représenté par l'absence d'impulsion, fournit un signal de sortie. Comme mentionné précédemment, les entrées inversées des portes OU sont annulées par voie logique par les signaux inversés obtenus à la sortie des portes qui les alimentent. Lorsque des données sont acheminées normalement dans la ligne à retard et l'unité arithmétique, les portes ET 84 à 86 doivent être constamment ouvertes par des signaux de commande appliqués respectivement aux bornes 84A et 86A. Si un mot doit être avancé d'une position de mot, la porte d-'avancement 89 est ouverte par un signal d'avancement appliqué à la borne 89A aux instants appropriés des apparitions de chiffre et la porte 86 est en même temps bloquée par la suppression du signal de condionnement appliqué à l'entrée 86A.Lorsqu'un mot de tête doit être ajouté à un mot suivant, la porte de recirculation 88 est ouverte par un signal appliqué à l'entrée 88A aux instants d'apparition des chiffres du mot de tête, tandis que la porte 84 est maintenue ouverte de telle sorte que le mot suivant apparaît à l'entrée PRI à l'instant même.où les chiffres du mot de tête apparaissent à l'entrée SEC. Si le mot de tête doit être simplement retardé d'une position de mot sans être ajouté, le signal de conditionnement 88A est appliqué mais la porte 84 est de préférence bloquée durant les apparitions des chiffres du deuxième mot de manière à effacer les données emmagasinées précédemment dans la position du mot deux juste avant que le premier mot ne soit retardé jusque dans cette position. Selon un autre aspect important de l'invention, un dispositif 94 est prévu pour extraire et afficher des mots sélectionnés parmi les données emmagasinées dans la ligne à retard 80. Des signaux de commande et de cadence appropriés sont appliqués à l'entrée T afin de sélectionner séquentiellement les données décimales codées binaire pour les chiffres du mot sélectionné. Etant donné que les données sont emmagasinées sous forme décimale codée binaire, le décodage des données en vue de leur affichage numérique décimal est très simple. En raison de la disposition du système, il est clair que-la fonction de lecture et d'affichage exécutée par le dispositif 94 se fait d'une manière non destructive, c'est-à-dire que les données peuvent continuer à être transférées par la porte 84 si on le désire. De plus, les données transférées sont disponibles à la sortie de l'unité arithmétique 83 pour alimenter des dispositifs d'utilisation de données désignés par 95A et 96. Dans la forme de réalisation préférée de l'invention dans laquelle le système selon la figure 1 est intégré dans un système de commande numérique, ces dispositifs d'utilisation comprennent les circuits de commande des servo-moteurs 95A et divers autres organes du système de commande numérique 96. Le système selon la figure 1 assure toutes les fonctions d'emmagasinage et de calcul requises par le système de commande numérique. Lors du fonctionnement du système, particulièrement lorsque le fonctionnement se rapporte à des systèmes de commande numérique, il arrive qu'une position de mot particulière dans la mémoire soit complètement remplie de données et qu'un calcul particulier provoque un "débordement". Cet état est signalé, par exemple, par une tentative de report à partir de la position du chiffre de plus fort poids. Une mémoire de débordement 95 est connectée pour recevoir et emmagasiner temporairement ces données de débordement et celles-ci sont ultérieurement emmagasinées ou ajoutées aux données emmagasinées précédemment dans d'autres positions de mots par un circuit de sortie reliant la mémoire de dé bordement 95 et l'entrée SEC de l'unité arithmétique 83 par l'intermédiaire de la porte OU 90. Comme le système selon la figure 1 est un système à fonctionnement séquentiel, des signaux de commande et de cadence doivent être appliqués à la mémoire de débordement 95 et à tout le système afin d'assurer la détection de données particulières et de distinguer et de transférer les données voulues aux instants voulus. Ces signaux de commande et de cadence sont appliqués aux entrées indiquées par le symbole T, ces entrées existent sur le distributeur 45, l'unité arithmétique 83, les circuits de lecture 94, les dispositifs d'utilisation 95A et 96, et la mémoire de débordement 95.De plus, il est entendu que divers signaux de commande destinés aux portes logiques 84, 88, 86 et 89 associées à l'unité arithmétique 83 et à la ligne à retard 80 doivent être synchronisés d'une manière appropriée par des signaux de cadence corrects afin de faire recirculer et de traiter les chiffres voulus appartenant aux mots voulus. Les signaux de cadence seront décrits en détails ultérieurement en se reportant aux figures 4, 5 et 6. La figure 2 est un schéma fonctionnel d'un système de commande numérique de machine, incorporant l'invention. Le dispositif pour engendrer les signaux de cadence T est repré- senté dans la figure 2 sous la forme d'un oscillateur 10 et d'un circuit de cadence 11. L'oscillateur 10 peut être un oscillateur à cristal ayant une fréquence de sortie de 5 kilohertz. Le circuit de cadence 11 consiste en une série de diviseurs de fréquences fournissant des impulsions de cadence espacées aux fréquences requises pour le fonctionnement du système. Le distributeur de données 45 et les organes d'entrée 40-44 du système selon la figure 1 sont illustrés dans le bas de la figure 2. Les organes d'entrée 40-44 peuvent comprendre un dispositif à bande 40 et un organe d'entrée manuel 41 qui peuvent être connectés alternativement au système par l'intermédiaire d'un commutateur 42. Ces organes d'entrée comprennent également un détecteur d'adresses 43 destiné à détecter une adresse associée à la donnée introduite et indiquant l'emplacement voulu dans lequel la donnée doit être emmagasinée, et un émetteur de données numériques qui détecte et emmagasine réellement les données numétiques qui suivent l'adresse. Les organes 43 et 44 peuvent autre considérés comme faisant partie du distri buteur de données 45.Les données reçues du distributeur 45 apparaissent sur le conducteur 45A qui les acheminent vers l'unité arithmétique 83 et la ligne à retard 80 qui forment le système de traitement et d'emmagasinage de données selon la figure 1. Toutesois, sur la figure2, ces fonctions d'emmagasinage et de traitement sont représentées par les divers blocs individuels qui requièrent l'emmagasinage et le traitement des données. Ces organes comprennent la commande de vitesse d'avance 13, le générateur de fonction 14, les mémoires tampon 46 et 47, les compteurs de distance 29 et 31 et les registres de position 30 et 32. Ainsi, tandis que les données sont emmagasinées et traitées dans un système tel que représenté sur la figure 1, les différents emplacements d'emmagasinage de données dans le système sont représentés par les différents blocs identifiés ci-dessus et représentés sur la figure 2.La mémoire tampon 47, le compteur de distance 31 et le registre de position 32 occupent ainsi une ou plusieurs positions de mots dans le système d'emmagasinage de données. A l'exception de la commande de vitesse d'avance 13, les conducteurs 45A provenant du distributeur 45 ne sont pas représentés pour les différents blocs de la figure 2. Le système selon la figure 2 peut fonctionner pour effectuer une commande numérique de position ou une commande numérique de profil. Lorsque les commutateurs 17 et 20 se trouvent dans les positions représentées, c'est-à-dire que les contacts 8 et 21 sont fermés, le générateur de fonction 14 est court-circuité et le système fonctionne en vue de la commande de position. Pour la commande numérique de profil, les commutateurs 17 et 20 sont inversés de manière à insérer le générateur de fonction 14 dans le système. Le système comprend un générateur de dépassement de la vitesse d'avance manuelle 12 qui fonctionne en réponse à un signal d'établissement manuel MF0 afin de fournir une fréquence sélectionnée qui permet à l'opérateur de réduire la vitesse de la machine à des fractions sélectionnées de la vitesse programmée. Ce signal de modification est appliqué à la commande de vitesse d'alimentation 13 qui reçoit également la vitesse d'alimentation programmée sous forme d'une donnée numérique FRN appliquée à l'entrée 45A-et provenant du distributeur 45. Le dispositif de commande 13 est un multiplicateur de vitesse d'impulsions fournissant une fréquence de répétition des impulsions de sortie qui est une fonction de la vitesse voulue de la machine suivant le trajet programmé, déterminée par la donnée numérique de vitesse et par le signal de dépassement de la vitesse d'avance. Des impulsions de comnande de la vitesse d'avance sont fournies directement aux commutateurs 24 et 28 par l'intermédiaire des commutateurs 17 et 20 afin d'assurer la commande numérique de position. Pour la commande numérique de profil, ces signaux sont appliqués au générateur de fonction 14 et modifiés par celui-ci. Le générateur de fonction 14 modifie les signaux de vitesse d'alimentation d'après les données programmées provenant du distributeur 45 afin de fournir les déplacements coordonnés différents suivant les axes X et Y. La position normale des commutateurs 24 et 27 est la position fermée qui transfère les signaux des vitesses d'avance suivant les axes X et Y aux compteurs de phase 33 et 34, lesquels fournissent des signaux de variation de phase qui commandent le déplacement réel de la machine dans le détecteur d'erreur de phase X et Y et les servomoteurs 38 et 39.Les signaux de position réels de la machine sont comparés avec ces signaux de phase par les circuits de contre-réaction 36 et 37 qui travaillent en synchronisme avec des signaux de cadence dérivés du circuit de cadence ll par l'intermédiaire du compteur de référence 35. Les compteurs 33 et 34 sont des compteurs numériques dans lesquels la phase du signal de sortie varie suivant les impulsions de commande de déplacement reçues. Chacun de ces compteurs est un compteur réversible dans lequel les impulsions d'entrée avancent ou retardent la phase du signal de sortie en fonction de la direction du déplacement souhaité Les impulsions provenant du dispositif de commande 13 et du générateur de fonction 14 sont également appliquées aux registres de position résultante 30 et 32 et aux compteurs de distance 29 et 31 par l'intermédiaire des commutateurs 24 et 27. Les registres 30 et 32 sont des regitres numériques dont les contenus représentent la valeur totale du déplacement de la machine suivant l'axe de coordonnée auquel est associé ce registre particulier. Il consiste essentiellement en un compteur à plusieurs étages qui peut compter vers le haut ou vers le bas afin de totaliser le déplacement de la machine. Les compteurs de distance 29 et 31 consistent chacun en un registre qui est réglé initialement afin d'emmagasiner un nombre indiquant la longueur totale du déplacement prévu suivant l'axe auquel le compteur est associé. Le compteur reçoit des impulsions indiquant le déplacement de la machine suivant l'axe jusqu'à ce que le nombre pré-établi dans le compteur de distance soit atteint, ce nombre étant indiqué par un comptage vers le bas jusqu'à zéro. Lorsque le contenu de l'un ou l'autre des compteurs de distance 29 et 31 atteint zéro, il provoque l'ouverture du commutateur associé (24 ou 27) afin d'empêcher un déplacement ultérieur. Les données de direction programmées sont fournies par le distributeur 45 aux registres tampons 46 et 47 afin d'indiquer l'information de direction de coordonnée programmée. Les signaux de sortie de ces registres sont envoyés respectivement à des soustracteurs 56 et 57 qui reçoivent d'autre part les contenus des registres de position 30 et 32 respectivement. Le signal de sortie de chaque soustracteur est appliqué à l'entrée du compteur de distance correspondant par l'intermédiaire des commutateurs 50 et 53 respectivement.Si le système doit fonctionner par mode incrémental pour la commande numérique de profil, les commutateurs 50 et 53 sont inversés afin d'appliquer les contenus des registres tampons 46 et 47 directement aux compteurs de distance 29 et 31 correspondants plutôt que de comparer les contenus de ces registres tampons avec les contenus des registres de position comme on l'a vu plus haut. La figure 3 est un schéma fonctionnel illustrant la construction interne de l'unité arithmétique 83. Toutefois, avant de décrire le circuit n détail, la cadence du système et le mode de représentation des données alternées seront décrits en se reportant aux figures 4, 5 et 6. La figure 4 représente en détail l'oscillateur 10 et le circuit de cadence 11 de la figure 2. La sortie de l'oscillateur 10 est appliquée à un premier circuit diviseur de fréquence et de commutation 70 qui fournit quatre signaux de cadence correspondant aux quatre bits de chaque chiffre de donnée sous forme décimale codée binaire. Ces signaux de cadence sont appelés B1-B4 respectivement. Une des sorties du diviseur de fréquence 70 est appliquée à un compteur 71 de division par trois qui fournit trois signaux de cadence W1, W2, W3 destinés aux chiffres alternés du format du mot trois.Une sortie du compteur 71 est appliquée au compteur 72 qui divise par huit et fournit huit signaux de cadence D1-D8 pour les huit chiffres des données alternées. I1 y a huit chiffres pour chaque mot et ces signaux assurent la commutation après que tous les chiffres alternés d'un poids particulier ont été emmagasinés, faisant fonctionner le système sur les chiffres de poids supérieur. Enfin, une sortie du compteur 72 est appliquée à un compteur 73 qui divise par six et fournit six signaux de cadence F1-F6 destinés à faire la distinction entre les six groupes de mots que doit traiter le système. La figure 5 montre les principaux signaux de cadence et de commande engendrés par l'oscillateur 10 et le circuit de cadence 11. La sortie de l'oscillateur 10 est représentée par l'onde C ayant une allure rectangulaire, dont le niveau inférieur correspond à un zéro logique et le niveau supérieur à un un logique. Les autres ondes de la figure 5 sont identifiées en se référant aux bornes de l'unité de cadence de la figure 4. En raison de la grande différence de fréquence, l'échelle des temps est modifée deux fois sur la figure 5, une fois entre la première et la seconde représentation des ondes W1, W2 et W3, et une fois entre la première et la seconde représentation des ondes D1-D8. La figure 6 représente certaines ondes de cadence de la figure 5 et illustre également l'emmagasinage alterné réel des données, conformément à l'invention, au moyen des deux der nières- ondes au bas de la figure. L'avant-dernière onde représente 1'emmagasinage alterné de trois mots contenant chacun deux chiffres décimaux. Les trois mots sont 15, 78 et 42. La cadence des positions de bits individuels dans cette onde correspond à la cadence des bits successifs B1, B2, B3, B4 illustrés dans le haut de la figure.Ainsi, pour le chiffre décimal 5, de plus faible poids, dans le premier mot W1, il y a impulsion à l'apparition du bit B1 et une impulsion à l'apparition du bit B3 respectivement, correspondant à "1" binaire et à tt4 binaire afin de fournir un 5 décimal codé binaire durant l'intervalle du mot W1. Durant l'intervalle du mot W2, il y a un seul bit à l'apparition de l'impulsion B4 afin de désigner un 8 décimal qui est le chiffre décimal de plus faible poids du deuxième mot W2. Après un emmagasinage similaire du chiffre décimal 2, de poids inférieur, dans le mot W3, l'emmagasinage des chiffres décimaux de plus fort poids débute par la suppression du signal D1 et l'application du signal D2 afin de commencer l'emmagasinage alterné des chiffres de poids supérieur avec un I décimal pour le mot W1, La dernière onde sur la figure 6 illustre de manière similaire l'emmagasinage de trois mots W1, W2 et W3 ayant respectivement les valeurs 75, 43 et 18. Bien que les mots illustrés sur la figure 6 ne comportent que deux chiffres décimaux chacun, comme mentionné précédemment, il est envisagé d'utiliser huit chiffres décimaux dans chaque mot selon une forme de réalisation préférée de l'invention.Par conséquent, la représentation de la figure 6 peut être considérée comme montrant l'emmagasinage des deux premiers chiffres décimaux de plus faible poids de mots possédant huit chiffres. Le mode alterné de l'emmagasinage de données illustré par la figure 6, et le système selon la figure 1 qui utilisent ce mode d'emmagasinage, sont particulièrement utiles pour effectuer les calculs itératifs requis dans des systèmes de commande numérique tels que le système illustré sur la figure 2. Cela est dû au fait que des additions répétées du mot un et du mot deux dans un groupe de mots sont fréquemment requises. L,em- magasinage des chiffres des mots d'une manière alternée de façon qu'ils soient voisins l'un de l'autre simplifie grandement de telles opérations dans un système tel que celui illustré sur la figure 1. Une fonction-typique qui est exécutée très commodément pour établir une commande numérique de machine est celle réalisée par un "analyseur différentiel digital" qui est capable d'engendrer des signaux digitaux représentant des arcs, des pentes ou des trajets représentant des fonctions paraboliques.Lorsque le système selon la figure est utilisé dans ce but, une des positions de mots d'un groupe de (fonction) est appelée registre d'intégrande, et une autre position est appelée registre de reste. Le registre d'intégrande est préalablement réglé à une valeur représentant la vitesse voulue du trajet commandé suivant l'axe auquel le registre est associé. Durant le fonctionnement de l'analyseur différentiel digital, le contenu du registre d'intégrande est continuellement additionné au contenu du registre de reste qui est initialement zéro. Durant ce processus d'addition continu, le contenu du registre de reste dépassera de temps en temps la capacité du registre. A chaque dépassement, une impulsion, repré- sentant le déplacement-voulu dans la direction à laquelle les registres d'intégrande et de reste sont associées, apparaît à la sortie du générateur de fonction. Si le trajet souhaité est une ligne droite, le contenu des registres d'intégrande reste constant tandis que si le trajet désiré est circulaire ou parabolique, les contenus des registres d > intégrande sont modifiés en fonction des débordements qui se produisent. Un analyseur différentiel digital engendrant un trajet suivant deux axes comporte deux registres d'intégrande et deux registres de reste, un registre d'intégrande et un registre de reste étant associés à chacun des axes de coordonnées. La figure 3 montre la constitution de l'unité arithmétique 83. Le système comprend un additionneur binaire série 20' qui additionne en binaire, bit par bit, les impulsions binaires apparaissant aux entrées PRI, SEC, et des reports provenant d'additions binaires antérieures qui sont introduites à une entrée de report 34'. Les chiffres de somme résultant de l'addition apparaissent à la sortie 35', et les reports binaires apparaissent à la sortie 36' d'où ils sont acheminés par une connexion 39' à travers un circuit d'emmagasinage de report 21' qui fait subir le retard requis correspondant à un bit à chaque impulsion binaire de report. Le circuit 21' emmagasine également des reports décimaux entre chaque position de chiffre décimal de poids inférieur et la position du chiffre décimal de poids supérieur suivant.En raison de la nature alternée des données du format de données, les chiffres décimaux individuels des mots étant alternés, le circuit 21' doit exécuter une fonction spéciale de maintien dt d'emmagasinage d'information de report pour plusieurs chiffres. Ainsi, dans un calcul impliquant le premier mot d'un groupe de mots (mot gel), un report décimal du chiffre de poids le plus faible du mot Wl doit entre maintenu et emmagasiné durant les intervalles des mots W2 et W3 jusque l'intervalle suivant du mot Wl lorsque le report apparaît de nouveau. Comme on le verra plus loin le système est réellement capable d'exécuter au moins trois choses différentes à la foi, en exécutant des opérations séparées différentes durant les intervalles des mots Wl, W2 et W3. L'additionneur 20' est également capable de fonctionner comme un soustracteur et le circuit d'emmagasinage de report 21' est susceptible d'emmagasiner des retenues aussi bien que des reports. Les commandes nécessaires pour convertir l'additionneur en soustracteur sont désignées par N1 et N2. Un signal de com mande de valeur 1 binaire à l'entrée N1 provoque la soustraction des signaux apparaissant à l'entrée SEC des signaux apparaissant à l'entrée PRI. Inversement, un signal de commande de valeur zéro binaire à l'entrée N2 provoque la soustraction des signaux apparaissant à l'entrée PRI des signaux apparaissant à l'entrée SEC. Etant donné que le système selon l'invention travaille avec des données décimales codées binaire, des corrections doi-vent être apportées pour les reports décimaux entre un groupe. de chiffres décimal de quatre bits et le groupe suivant. Cette correction est exécutée lorsque la chose s'avère nécessaire en engendrant la valeur six dans un circuit spécial 25' et en combinant cette valeur dans un second additionneur 26' et en utilisant également un circuit d'emmagasinage de report 27'. La correction par la valeur six est liée au fait qu'un report en binaire entre la quatrième et la cinquième position de bit binaire indique l'enregistrement de la valeur seize, tandis qu'un numération décimale codée binaire un tel report indique la valeur dix, la différence étant la valeur six. Le résultat (somme ou différence) obtenu à la sortie de 1'additionneur-soustracteur 20' est appliqué successivement à l'entrée 46' de l'additionneur soustracteur 26' par l'intermédiaire de circuits de retard correspondant à un bit 22', 23' et 24'. A l'apparition du bit B4, le circuit 25' vérifie les sorties de l'additionneur 20' pour voir si une correction du report décimal est requise. A cet instant particulier, les deuxième, troisième et quatrième bits apparaissent respectivement aux sorties des circuits de retard 23' et 22' et de l'additionneur 20'. Ces sorties sont respectivement reliées aux entrées 44', 43', 42' du circuit 25'. Ces sorties sont vérifiées pour voir si les bits binaires indiquent une valeur dépassant neuf (huit plus quatre ou huit plus deux) afin d'exiger un report décimal. Dans ce cas, un signal de report est engendré à la sortie 40' et est appliqué comme signal de report supplémentaire à l'entrée 37' de l'additionneur 20'. Un signal de correction de six est également envoyé à la sortie 45' du circuit 25'. Si un report a déjà été enregistré à l'apparition du bit B4 par le circuit additionneur 20', il indique une somme de seize ou davantage.Cet état est également détecté par l'entrée 41' du circuit 25' et provoque l'apparition du signal de correction six requis à la sortie 45' Le signal de sortie final de l'additionneur-soustracteur 26' apparaît à la sortie 49', d'où il traverse un circuit de retard final 28' correspondant à un bit afin de fournir le résultat final à la sortie 67'. En plus d'ajouter le signal de correction six, obtenu à la sortie du circuit 25', l'additionneur-soustracteur 26' fournit le complément du résultat lorsque la chose est nécessaire sous la commande du circuit 27'. Les figures 7 à 10 sont des schémas des divers organes principaux du circuit selon la figure 3. La figure 7 est un schéma de l'additionneur-soustracteur 20'. Sur cette figure, l'entrée report-retenue 34' est représentée par le symbole C/B et la présence d'un 1 binaire à cette entrée est indiquée par le même symbole. Comme il est usuel en notation binaire, l'inverse de ce signal est indiqué par le symbole C/B. Un inverseur 73' est prévu à cet effet. Des inverseurs similaires 71', 72', 76', 77' sont prévus pour engendrer les valeurs inverses des autres entrées du circuit. Dans le circuit, au lieu de surcharger le dessin par de nombreuses lignes d'interconnexion, on a utilisé des symboles appropriés pour montrer où les signaux doivent Être connectés. Ainsi, la porte ET 78' reçoit des signaux PRI, SEC et C/B. Une série de portes ET 78'-81' est prévue conjointement à une porte OU 86' afin d'engendrer le signal de somme à la sortie 35'.D'une manière similaire, une série de portes ET 81' à 85' est connectée à la porte 87' afin d'engendrer le signal de sortie report/retenue à la sortie 36'. L'entrée 37' applique le signal de report décimal à une entrée de la porte OU 87'. Toutes les portes ET 78' à 85' représentées sur le dessin présentent des sorties inversées et les portes OU 86' et 87' qu'elles alimentent travaillent avec des signaux d'entrée inversés de telle sorte que les inversions se compensent l'une l'autre. Sur la figure 7, des portes OU 74' et 75' présentant des entrées inversées (de telles portes sont quelquefois apoelées portes NI) sont prévues pour engendrer les fonctions intermédiaires PRI + C/B et SEC + C/B. Ainsi qu'il est usuel en notation arithmétique binaire, ces sommes représentent la disjonction PRI ou C/B et la disjonction SEC ou C/B respectivement. Le fonctionnement du montage selon la figure 7 apparaît comme raisonnablement évident. Lorsque le montage fonctionne en additionneur, une somme logique (un + trois) apparaît à la sortie 35' et une somme logique (deux + trois) apparaît à la sortie 36'. Lorsque le montage fonctionne en soustracteur, les signaux N1 et N2 modifient le signal apparaissant à la sortie 36'.Le signal de somme recueilli à la sortie 35' est complémenté ultérieurement dans l'additionneur 26' en réponse à ces signaux comme on le verra plus loin. La figure 8 illustre le schéma du circuit 21'. Ce circuit retarde les reports binaires d'un intervalle de bit à l'intérieur de la représentation d'un chiffre décimal, et emmagasine puis transfère des reports décimaux afin de desservir les chiffres décimaux alternés dans le format alterné selon l'invention. Les éléments logiques les plus importants de ce circuit sont les bascules 91', 92J et 93'. Ces bascules sont du type J-K et comportent deux entrées de mise à l'état excité SS et deux entrées de remise à zéro RS. Des signaux doivent hêtre présents aux deux entrées SS et être suivis par un signal à l'entrée de déclenchement (signal négatif) à l'entrée C pour exciter la bascule.D'une manière similaire des "1" logiques doivent être présents aux deux entrées RS et êtré suivis par un signal de déclenchement afin de remettre la bascule à zéro. Lorsque le système travaille avec un chiffre décimal du mot un, le signal W1 est présent tandis que les signaux W2 et W3 sont supprimés. Par conséquent, lorsqu'un signal de report est reçu à la borne 39' la bascule 91' reçoit un signal à ses deux entrées de mise à l'état excité. Dès lors, à l'apparition de l'impulsion d'horloge-C suivante, qui fournit un signal de déclenchement, la bascule 91' est mise à l'état excité. Lorsque la bascule 91' est à l'état excité, le signal à la sortie 1 de cette bascule prend la valeur logique un. Un signal "1" est donc appliqué à l'entrée de la porte ET 94'. Le signal W1 est également appliqué à une entrée de la porte ET 94'. La troisième entrée de la porte 94' reçoit un signal provenant de l'inverseur 99', ce signal étant normalement disponible mais pouvant être suppiffirmé par un signal de blocage appliqué à la borne 68' lorsque la fonction de report doit être bloquée. Par conséquent, la présence de ces trois signaux aux entrées de la porte 94' a pour effet de faire apparaître un signal à l'entrée de la porte OU 97' afin de fournir un signal de report à la sortie 38 > . La bascule 91' répond à l'impulsion d'horloge C de façon telle que le changement d'état de la bascule se produit juste à la fin d'un intervelle correspondant bit, par exemple le bit B1 durant lequel le report a été obtenu et qui a provoqué la mise à l'état excité de la bascule.Le signal de sortie appliqué à la porte 94' est donc présent au début de l'intervalle correspondant au bit B2 suivant et le report a été effectivement retardé d'un intervalle de bit. Toutefois, si le report est fourni au moment de l'apparition du bit B4 (indiquant un report décimal), la bascule 91' sera néanmoins mise à l'état excité même si les signaux B4 et W1 sont supprimés des bornes d'entrée SS au moment où elle est mise à l'état excité. Ainsi, le report sera emmagasiné dans la bascule 91' jusque ce qu'il soit de nouveau envoyé vers la porte 94' par le signal W1 lorsque celui-ci apparaît une nouvelle fois. La bascule 91' est remise à zéro par l'apparition simultanée du signal W1 et de la valeur inversée du report provenant de l'inverseur 91' (pas de report). L'état de la bascule 91' ne peut donc pas être changé sauf durant l'apparition du signal W1. De cette façon, elle emmagasine un report décimal entre l'intertalle W1 et l'intervalle suivant. La bascule 92' correspondant au mot deux et la bascule 93' correspondant au mot trois fonctionnent de la même manière que la bascule 91' sauf que les intervalles de fonctionnement correspondants sont respectivement des intervalles W2 et W3. La figure 9 représente le circuit logique du circuit de détection et de production du signal de correction six 25'. Ce signal engendre un signal de report décimal si nécessaire et engendre également un signal de correction six si nécessaire. Ce circuit comprend une porte OU 103 à entrée négative reliée par l'intermédiaire d'inverseurs 101 et 102, aux entrées 44' et 43' de manière à recevoir les signaux de valeur deux et de valeur quatre. L'apparition soit d'un signal de valeur deux, soit d'un signal de valeur quatre actionne la porte ET 104 si ces signaux apparaissent en même temps que le bit B4 et en coincidence avec le signal de valeur 8 à l'entrée 42' pour fournir les trois signaux d'entrée de la porte ET 104. Cet état indique une somme supérieure à neuf de manière à requérir l'apparition d'un signal de report décimal à la sortie 40' de la porte ET 104.En se reportant aux figures 3 et 7, on voit que ce signal de report décimal est appliqué à la borne 37' de l'additionneur 20' et provoque ltemma- gasinage d'un report décimal dans le circuit d'emmagasinage 21'. La sortie de report est également ramenée à la seconde entrée SS d'une bascule 105 par l'intermédiaire de la borne d'entrée 41' représentée dans la figure 9 (après inversion dans l'additionneur 20'). Les conditions nécessaires pour mettre la bascule 105 à l'état excité se présentent chaque fois qu'il y a un report à l'apparition du bit B4, qu'il soit engendré ou non par la porte ET 104. I1 peut donc y avoir un report en binaire pur, indiquant une somme supérieure à 15 qui n'autorise pas la porte ET 104 et qui exige un report décimal et un processus de correction au moyen d'un signal de valeur six. La mise à l'état excité de la bascule 105 assure la fonction de correction voulue. Ayant reçu les deux signaux de mise à l'état excité, la bascule 105 passe à l'état excité à la fin de l'intervalle correspondant au bit B4 lors de l'apparition de l'impulsion d'horloge suivante à la borne C. Une fois excitée, la bascule 105 le reste jusqu'à la fin de l'intervalle correspondant au bit B2 suivant, comme indiqué à l'entrée RS de cette bascule. Un signal de sortie apparaît sur la borne 45' durant les intervalles correspondant aux bits Bl et B2 qui suivent l'intervalle correspondant au bit B4 lorsque la bascule 105 est excitée. En miston du retard de trois intervalles de bits entre l'additionneur 20' et l'additionneur 26' de la figure 3, ces signaux de sortie durant les intervalles B1 et B2 apparaissent pendant les intervalles correspondants aux deux valeurs deux et quatre dans l'additionneur 26' de sorte que cela entraîne l'apparition d'une valeur six binaire à l'entrée 47' de cet additionneur. La figure 10 représente le circuit logique de l'additionneur 26' de la figure 3. La constitution de cet additionneur est similaire à celle de l'additionneur 20' représenté dans la figure 7. I1 s'agit essentiellement d'un additionneur binaire capable d'additionner la somme calculée précéderment, provenant de l'additionneur 20', et appliquée sur l'entrée 46', les chiffres du signal de correction de valeur six appliqués sur l'entrée 47', et les chiffres de report appliqués sur la borne 48'. Comme dans la figure 7 les connexions internes de la figure 10 sont représentées par des symboles plutôt que par des lignes de connexion. Le circuit est non seulement commandé par les signaux d'entrée numériques mais aussi par un signal de soustraction disponible à l'entrée 50', et par les signaux CP et CPI appliqués respectivement sur les entrées 51' et 52'. Ces trois signaux proviennent du circuit 27' que l'on va décrire plus loin. Les signaux CP et CPI sont normalement des "1" logiques et le signal de soustraction apparaissant à l'entrée 50' est un "1" logique unicuement durant une des opérations de soustraction et un zéro logique durant une opération d'addition. Le signal report/ retenue apparaissant à l'entrée 48' est également utilisé comme signal de complément et est représenté par ÇCB. A la sortie 54' apparaît l'inverse du signal de report et à la sortie 53' appa raît l'inverse du signal de retenue, ces deux signaux étant également appliqués au circuit 27'. La figure 11 est un schéma logique du circuit 27' de commande et d'emmagasinage des signaux de report et de retenue. I1 comprend une bascule 138 pour emmagasiner et transférer le signal complément/report/retenue provenant d'une porte OU 137. Lorsque le dispositif tout entier travaille en soustracteur, cet état est détecté par l'un des signaux de commande N1 ou N2 appliqué à la porte OU 139 par l'intermédiaire des inverseurs 140 et 141 respectivement. La sortie de la porte OU 139 sert à mettre à l'état excité une bascule de soustraction 136 dont la sortie apparaît sur la borne 50' de l'additionneur-soustracteur 26' décrit précédemment. Le signal de sortie est également appliqué à une entrée d'une porte ET 131. Une autre entrée de celle-ci est connectée à la borne 45' et reçoit le signal de correction de valeur six du circuit 25' décrit précédemment en se référant à la figure 9.Durant l'opération de soustraction, la présence d'un signal sur cette ligne indique qu'une retenue a été effectuée durant le cours de l'opération de soustraction dans le premier additionneur 20' décrit précédemment en se référant à la figure 7. Lorsqu'il est prévu que le résultat sera un nombre négatif, il apparaît à la borne 63A un signal de "complémentation de la retenue", qui est appliqué à une troisième entrée de la porte ET 131. Le signal de sortie de la porte ET 131 fournit un signal CP sur la borne 51', ce signal étant appliqué à l'additionneur 26'. Ce signal est un zéro logique pour indiquer qu'une complémentation doit avoir -lieu. Pour faire débuter l'opération de complémentation par le deuxième bit apparaissant à l'instant B2 lorsque le premier bit B1 est un "1" binaire, la présence d'un "1" binaire b la sortie 67' du circuit de retard final 28' (voir figure 3) est détectée par la porte ET 134 qui est autorisée d'une façon appropriée par l'impulsion B1 et le signal de complémentation prove nant de l'inverseur 132. Lorsque l'opération de complémentation est effectuée, la porte ET 134 fournit un zéro binaire sur la borne 52' reliée d'une part à l'additionneur 26A et d'autre part à la porte OU 137. La porte ET 133 reçoit les chiffres du signal de somme provenant de l'additionneur 20' (voir figure 7), par l'intermédiaire de la borne 46', et un signal de complément provenant de l'inverseur 132 pour commencer la complémentation en commen çant par le deuxième ou le troisième bit du résultat intermédiaire provenant du premier additionneur 20' chaque fois qu'un de ces bits a une valeur "1" binaire. La figure 12 représente différentes formes d'ondes illustrant le fonctionnement de l'unité arithmétique décrite précé- demment en se reportant aux figures 3 et 7 à 11. Le diagramme de la figure 10 reprend certaines ondes représentées dans les figures 5 et 6. De plus, des ondes PRI et SEC montrent le codage exact des impulsions de données pour illustrer des exemples de mots particuliers à deux chiffres qui sont appliqués aux entrées PRI et SEC de l'unité arithmétique. Les valeurs numériques exactes de ces mots sont indiquées sur le diagramme en regard des symboles des intervalles respectifs qui leur correspondent. Ainsi, les valeurs des mots appliqués à l'entrée PRI sont 18, 32 et 08. Les valeurs des mots appliqués à l'entrée SEC sont 14, 16 et 04.La figure 12 montre comment le système peut réellement executer plusieurs opérations à la fois. Ainsi, durant les intervalles t1, le système exécute une addition ; durant les intervalles t2, il exécute la soustraction PRI moins SEC ; durant les intervalles W3, il exécute la soustraction SEC moins PRI. La commutation pour ces opérations est représentée par les ondes Nl et N2. En réalité, le système n'exécute normalement pas une opération addition durant les intervalles W1 car l'addition implique normalement la combinaison d'un mot emmagasiné dans la position d'emmagasinage du mot W1 avec un mot emmagasiné dans la position d'emmagasinage du mot W2 durant l'intervalle W2.Toutefois, l'exemple illustré sur la figure 12 montre comme l'addition peut être exécutée conjointement à d'autres- opérations dans le système selon l'invention. Les ondes successives 35', 36', 34', 45', 49' et 67' sont les signaux qui apparaissent sur les bornes désignées par les mêmes références dans la figure 3. En ce qui concerne les opérations spécifiques illustrées sur la figure 12, on voit que durant le premier intervalle W1 les chiffres du premier ordre des signaux PRI et SEC, soit 8 et 4, sont additionnés et fournissent un signal de somme sur la borne 35' dans lequel les impulsions des bits quatre et huit sont des "1" binaires, indiquant un douze en notation binaire pure.Cette valeur est détectée durant l'intervalle B4 par le circuit 25', qui fait apparaître un report décimal illustré par le signal 36' pour ajouter le report de la valeur 10 du nombre douze au chiffre décimal suivant1 et un signal de correction de valeur six, représenté par le signal 45', pour être additionné à la valeur douze binaire dans le second additionneur 26' de manière à fournir une somme égale à 18 en binaire qui envoie la valeur correcte d'un 2 décimal dans les quatre premières positions de bits de ce chiffre décimal binaire particulier. La valeur 16, qui est représentée par un "1" binaire dans a cinquième position de bit n'est pas enregistrée et est donc renvoyée dans l'additionneur 26'.Le signal de report 36' engendré à l'apparition du premier bit B4 est emmagasiné dans une des bascules du circuit 21' et est disponible au début de l'intervalle W1 suivant lorsque se trouve effectué le traitement du chiffre d'ordre deux. A ce moment - D2, W1, B1 - le report apparaît à l'entrée 34 > du premier additionneur 20', ce report étant représenté par le signal 34' de la figure 12. Etant donné que les deux signaux PRI et SEC sont également présents à l'apparition du premier chiffre, la sortie 35' reçoit un 3 décimal et la somme finale de l'addition (signal 67' sur la figure 12) est 32, cette valeur étant la somme correcte pour les deux nombres introduits durant l'intervalle W1, soit 18 et 14. Toutefois, avant que l'addition ne soit achevée, la première soustraction débute à l'instant Dl, W2 par la tentative de soustraction du chiffre 6 (signal SEC) du chiffre 2 (signal PR I1 en résulte un signal de somme 35', l'apparition d'un signal de retenue et de signaux de correction de valeur six, ce qui donne lieu à la valeur six correcte sur la sortie 67'. Lors de l'apparition suivante de W2, la retenue emmagasinée dans la bascule assoc ciée à wa dans le circuit 21' est disponible à l'entrée 34' de l'additionneur 20' afin d-' être introduite dans la soustraction numérique du second ordre qui soustrait le chiffre 1 du signal SEC du chiffre 3 du signal PRI de manière à fournir ainsi la différence correcte des chiffres du second ordre, de valeur un. On obtient ainsi comme différence totale correcte, le nombre 16. Pendant ce temps, l'opération sur le mot W3 a commencé avec le chiffre du premier ordre D1 par la tentative de soustraction du chiffre 8 (signal PRI) du chiffre 4 (signal SEC). Comme cette soustraction donne lieu à un chiffre négatif, il faut utiliser le signal de retenue engendré par l'additionneur 20' à la sortie 36' afin de procéder à une opération de complémentation dans l'additionneur 26' au lieu d'effectuer une opération de correction au moyen d'un signal de valeur six. Cette complémentation est effectuée par un circuit contenant la porte ET 131 déjà décrite. Etant donné que les chiffres d'ordre supérieur dans les mots W3 sont tous des zéros, aucune-action n'est requise durant l'intervalle D2, W3. - REVENDICATIONS 1. Système de traitement et d'emmagasinage de données série comprenant des moyens d'emmagasinage, des moyens pour introduire les données dans les moyens d'emmagasinage sous forme de chiffres constitués chacun de plusieurs bits binaires, les chiffres formant plusieurs groupes de mots à plusieurs chiffres, caractérisé par le fait que les moyens introduisant les données introduisent les chiffres en série d'une façon alternée en commençant par le chiffre de plus faible poids du premier mot du premier groupe, en poursuivant avec les chiffres de plus faible poids des autres mots de ce même premier groupe, puis par les chiffres de poids plus élevé des mots du premier groupe et en répétant ensuite successivement pour les chiffres de poids plus élevé jusqu'à ce que tous les mots du premier groupe soient introduits, et en répétant ensuite le processus pour chaque groupe de mots successif, et des moyens pour faire recirculer les données emmagasinées, à travers le système, ces moyens comprenant un dispositif qui retarde les données d'un intervalle correspondant à un bit et servant à traiter les données à mesure qu'elles recirculent. 2. Système suivant la revendication 1, caractérisé par le fait qu'il comprend en outre des moyens pour faire recirculer les données le long d'un itinéraire n'introduisant pas de retard et qui court-circuite lesdits moyens de retard de manière à faire avancer les données d'une position du mot de données dans les moyens d'emmagasinage. 3. Système suivant l'une ou l'autre des revendications 1 et 2, caractérisé par le fait qu'il comprend en outre des moyens pour faire circuler des parties numériques de données une seconde fois dans lesdits moyens de retard avant de les faire recirculer dans les moyens d'emmagasinage de manière à retarder les données d'une position de mot de données. 4. Système suivant l'une ou l'autre des revendications précédentes, caractérisé par le fait que les moyens d'emmagasinage sont constitués par une ligne à retard. 5. Système suivant l'une ou l'autre des revendications précédentes, caractérisé par le fait qu'il comprend en outre des moyens pour lire sélectivement les données en circulation. 6. Système suivant la revendication 5, caractéri sd par le fait qu'il comprend des moyens destinés à afficher visuellement des mots individuels de données à mesure qu'ils sont lus. 7. Système suivant l'une ou l'autre des revendications 5 et 6, caractérisé par le fait qu'il comprend des moyens pour utiliser les données à mesure qu'elles sont lues en vue de commander une machine. 8. Système suivant la revendication 7,caractérisé par le ait qu'il fait partie d'un dispositif de commande numérique afin de contrôler la commande d'une machine en fonction de la position relative de deux objets au moins, et qu'il constitue la partie d'emmagasinage et la partie de calcul de ce dispositif de commande numérique, les positions de mots dans les moyens d'emmagasinage servant de registres d'emmagasinage de données pour le dispositif de commande numérique. 9. Système suivant l'une ou l'autre des revendications précédentes, caractérisé par la fait qu'il comprend en outre des moyens destinés à éliminer sélectivement des mots individuels parmi les données qui circulent dans les moyens d'emmagasinage. 10. Système suivant l'une ou l'autre des revendications précédentes, caractérisé par le fait que les moyens introduisant les données répondent à l'information d'adresse des données introduites pour emmagasiner des mots particuliers dans des positions de mots prédéterminées des moyens d'emmagasinage. 11. Système suivant l'une ou l'autre des revendications précédentes, caractérisé par le fait qu'il comprend en outre des moyens interrompant sélectivement, chiffre par chiffre, la transmission de mots sélectionnés à la sortie de l'unité arithmétique afin de-les ré-emmagasiner dans les moyens d'emmagasinage. 12. Système suivant l'une ou i'autre des revendications précédentes, caractérisé par le fait que les moyens de retard sont constitués par une unité arithmétique exécutant des opérations arithmétiques chiffre par chiffre sur les mots emmagasinés dans les moyens d'emmagasinage. 13. Système suivant la revendication 12, caractérisé par le fait que l'unité arithmtique possède deux entrées, une des entrées étant branchée de manière à recevoir directement des données à partir des moyens d'emmagasinage, un dispositif de commutation étant branché entre la sortie de l'unité îrithmétique et la seconde entrée de celle-ci afin de fournir à l'unité arithmétique la combinaison des-chiffres d'un mot de tette, chiffre par chiffre, avec les chiffres d'un mot suivant avec lequel le mot de tête est alterné. 14.- Système suivant la revendication 13, caractérisé par le fait que l'unité arithmétique est un additionneur travaillant avec des données sous forme décimale codée binaire, et contenant des moyens qui ajoutent séquentiellement les chiffres décimaux apparaissant sur les deux entrées, des moyens fournissant des reports décimaux entre chiffres lorsque l'exige l'addition numérique, plusieurs dispositifs d'emmagasinage de bits binaires, des moyens pour'transférer séquentiellement lesdits reports afin de les emmagasiner dans lesdits dispositifs d'emmagasinage, et des moyens pour envoyer lesdits reports à une entrée de l'additionneur durant la séquence où les chiffres de poids plus élevé appropriés apparaissent dans les données alternées. 15.- Système suivant la revendication 14, caractérisé par le fait que le dispositif d'addition est un additionneur binaire série, et par le fait que le dispositif d'emmagasinage des reports emmagasine les reports provenant d'additions successives pour chacun des trois premiers bits binaires de chaque chiffre décimal et transmet ces bits successivement com.:e signaux de report avec un retard correspondant à un bit vers la position de bit suivante de poids supérieur dans le dispositif d'addition. 16.- Système suivant l'une ou l'autre des revendications 14 et 15, caractérisé par le fait que l'unité arithmétique comprend deux additionneurs binaires complets, le premier de ceux-ci étant branché de façon à recevoir et traiter les chiffres décimaux codés binaire chiffre par chiffre et à additionner les reports des additions exécutées sur les bits de poids inférieurs, les moyens fournissant les reports comprenant des moyens qui fournissent des six codés en binaire destinés à être combinés avec le signal de sortie du premier additionneur lorsqu'il est nécessaire de maintenir le format correct de la représentation décimale codée binaire, le second additionneur étant branché de façon à recevoir et à combiner le signal de sortie du premier additionneur binaire et les six codés binaire en vue de fournir le signal de sortie voulu codé en binaire. 17.- Système suivant la revendication 16, caractérisé par le fait qu'il comprend plusieurs circuits de retard de bits branchés en série entre la sortie du signal de somne du premier additionneur et une entrée du second additionneur, les moyens qui four nissent des six binaires étant reliés à deux des circuits de retard afin de détecter l'apparition d'un signal de somme comprise entre 10 et 15 et nécessitant un report décimal, les moyens fournissant un six binaire répondant à la détection de l'apparition d'un signal de somme pour fournir un report décimal et un six codé en binaire. 18.- Système suivant l'une ou l'autre des revendications 16 et 17, caractérisé par le fait que les moyens fournissant un six binaire sont reliés à la sortie de report du premier additionneur binaire et sont actionnés à l'apparition du quatrième bit binaire de chaque chiffre afin de détecter l'existence d'un report vers le chiffre suivant de poids supérieur et d'engendrer le signal six codé en binaire en réponse à cette détection. 19.- Système suivant l'une quelconque des revendications 16 à 18, caractérisé par le fait qu'il comprend un second dispositif d'emmagasinage de bits relié à la sortie de report du second additionneur afin d'emmagasiher et de transférer ultérieurement des bits de report binaire, à l'apparition du bit suivant, vers l'entrée de report du second additionneur.