La présente invention concerne des convertisseurs de signaux et, plus particulièrement1 des convertisseurs de signaux du type numériqueanalogique. Les convertisseurs de signaux numeriques-analogiques, également connus sous la dénomination DAC, convertissent un signal numérique en un signal analogique de valeur équivalente, et ont de nombreuses applications. Dans un certain type de convertisseur DAC, qui est un circuit & commutation temporelle, un oscillateur stable et des circuits logiques et de comptage numériques sont utilises pour engendrer une onde rectangulaire dont la forme dans le temps correspond a la valeur numérique du mot numérique de contrôle. Tonde rectangulaire est filtrée, et sa valeur moyenne est prise comme etant la sortie analogique requise. Ce type particulier de circuit est décrit dans le brevet des E.U.A No. 3 823 396, col.l, lignes 24 a 30. Pour réduire le temps de traitement, c'est-à-dire, le temps de réponse, associé a ce type de circuit, le brevet des E.U.A mentionné cidessus décrit un système DAC qui incorpore de multiples circuits a commutation temporelle, chacun d'eux étant associé & un groupe distinct de bits (ou éléments d'information binaire) du mot numérique de contrôle. Par exemple, dans un premier mode de réalisation illustré sur la figure 1 du brevet mentionné, deux circuits a commutation temporelle sont employes pour engendrer des tensions analogiques grossières et "fines" qui sont additionnees et filtres pour obtenir, a la sortie du convertisseur, une tension de sortie composite ou totale. Dans l'exemple choisi dans ce brevet, qui est un signal numérique a dix bits, le circuit a commutation "grossier" est commande par un groupe comprenant les cinq bits les plus significatifs du signal numérique, ou mot, et le circuit å commutation "fi n" est commande par un second groupe comprenant les cinq bits les moins significatifs du mot numérique.En utilisant un compteur commun a cinq bits qui est périodiquement incrémente a une cadence connue, chacun des circuits commutateurs a un comparateur a cinq bits qui compare les groupes de bits du mot numérique associé au circuit de commutation particulier avec le compte donné par le compteur. Chacun des comparateurs dernierement mentionnés produit un signal de commande qui rend actif un commutateur électronique associé au circuit particulier parmi les circuits a commutation temporelle lorsque le compteur passe par zéro, et qui rend inactif le commutateur particulier lorsque la valeur contenue dans le compteur est égale au nombre representé par le groupe particulier de cinq bits du mot numérique associé au circuit particulier parmi les circuits a commutation temporelle. Chaque signal de commande est, de fait, un signal de commande a largeur d'impulsion modulée.Les deux commutateurs électroniques en réponse aux signaux de commande respectifs commandent l'application d'une source de référence commune a un reseau de deux résistances de précision discrètes. Le réseau fait la moyenne des tensions de sortie des deux commutateurs proportionnellement au poids binaire des positions de bit de données des deux groupes mentionnés. Deux condensateurs discrèts a film plastique et une autre resistance discrète filtrent la tension analogique finale provenant de la sortie du réseau.Comme on peut le voir, cet agencement multiple qui vient d'être décrit réduit le temps de réponse qui serait alors necessaire pour traiter un signal numérique a dix bits a l'aide d'un agencement comprenant un seul circuit a commutation temporelle et un seul compteur a dix-bits avec comparateur a dix bits. On peut facilement voir que la réalisation de l'un ou l'autre des agencements de l'art antérieur mentionnés ci-dessus, nécessite une logique relativement complexe pour décoder les conditions d'équivalence dans tout le mot numérique, ou dans une partie de celui-ci, et dans le compte trouvé au compteur associé, et/ou la condition de compte zero dans le compteur. Ainsi, ces agencements de l'art antérieur nécessitent des quantités de circuits relativement importantes pour réaliser la logique associée, et/au requierent des composants discrets et/ou de précision pour leur fonctionnement. L'article intitulé "Digital Television Tuner Uses MOS LSI And Nonvolatile Memory", Lester Penner, Electronics, du ler avril 1976, pages 86 a 90, décrit un convertisseur DAC a intégration a grande échelle (LSI) qui diminue les besoins- en composants discrets et/ou de précision. Cependant, comme dans les systèmes de l'art anterieur mentionnés cidessus, il nécessite une importante quantité de circuits et une logique complexe pour obtenir le décodage associe avec la comparaison numérique décrite dans cet article. En bref, dans le convertisseur DAC particulier décrit dans cet article, -un comparateur compare les bits du signal numérique avec les bits correspondants diun compteur continûment incrementé. Le fonctionnement est tel que la sortie du comparateur assume un etat "haut" ou "un1, -aussi longtemps que le compte dans le compteur est inferieur a la valeur du signal numérique. Lorsque le compte dans le compteur depasse la valeur du signal numérique, le comparateur passe au niveau bas" ou "zéro" jusqu'au dépassement de capacité du compteur; apres quoi, le cycle se répete. On peut facilement voir que la logique de décodage pour réaliser la comparaison décrite ci-dessus est relativement complexe et nécessite de grandes quantités de circuits. Le comparateur décrit dans l'article dernièrement mentionné fournit un signal de commande ayant un cycle d'utilisation rigoureusement défini alors que l'amplitude ne l'est pas. En conséquence, le signal de commande est utilisé pour commander un commutateur du type C-MOS a tension enlevée, a l'état solide qui, a son tour, connecte une source de tension de référence à un filtre RC. Le filtre fait la moyenne de l'onde de sortie du dispositif C-MOS et extrait une composante continue dont le niveau d'amplitude est proportionnel a la valeur du signal numérique de manière a réaliser le convertisseur numérique-analogique.La stabilité et la précision de ce convertisseur DAC de l'art antérieur dépendent fondamentalement de la source de tension de référence et du coefficient d'utilisation du signal de sortie du comparateur. La frequence d'horloge utilisée pour incrémenter le compteur et les valeurs des composants R et C du filtre---n'ont que des effets secondaires sur la sortie analogique. Pour maintenir un temps de reponse raisonnable, le convertisseur DAC de cet article dernièrement mentionné est conçu de manière & fonctionner avec des canaux assurant une comparaison de bits "grossier" et "fins". chacun ayant son propre comparateur et son propre dispositif de commutation C-MOS,Néanmoins, il est évident que la réalisation requise pour que les circuits logiques de décodage procèdent a la comparaison numérique dans chaque canal, est toujours relativement grosse et complexe. D'autres types de convertisseurs DAC qui ne s'appuient pas sur une technique de comparaison numérique, sont bien connus; on peut se reporter par exemple a l'article "Digital-To-Analog Converter", de A. Croisier, IBM Technical Disclosure Bulletin, Vol. 15, No.7, décembre 1972, pages 2050 et 2051. Dans le convertisseur DAC particulier décrit dans cet article, le signal numérique est emmagasiné dans un registre a décalage avec un nombre approprié de positions de bit, nombre qui est illustre comme etant quatre dans la figure annexée a cet article. L'ecriture et la lecture du registre a décalage se fait sous la commande d'un signal d'impulsion d'horloge et doivent être rafratchies auprès chaque cycle. La sortie du registre à décalage est connectée a une première entre d'une porte ET, un signal de conditionnement étant envoyé a une autre entrée de la porte après emmagasinage du signal numérique dans le registre décalage. De préférence, la porte ET est pourvue d'une autre entrée a laquelle sont appliquées des impulsions d'échantillonnage pour que le fonctionnement de l'intégrateur, qui sera décrit dans la suite, soit plus précis. La sortie de la porte ET commande un premier commutateur qui est connecté entre une source de courant et l'intêgrateur mentionné ci-dessus. L'integrateur comprend un amplificateur opérationnel et une capacité d'intégration qui est connectée entre l'entrée ét la sortie de l'amplificateur. Un second commutateur est monté en dérivation sur la capacité d'intégration et est commandé par un second signal de commande. Le second commutateur est fermé au début de chaque cycle afin de restaurer la capacité d'intégration. Un troisième commutateur est connecte entre la sortie de l'amplificateur et une capacité d'emmagasinage et est commande par un troisieme signal de commande qui échantillone la sortie de l'integra- teur à la fin de chaque cycle. Comme on peut le voir, l'intégrateur du convertisseur DAC dernièrement décrit nécessite des composants de précision discrets. En outre, pour le convertisseur DAC particulier, la génération et la synchronisation des divers signaux de commande sont complexes. Par exemple, le signal d'horloge qui commande le registre à décalage durant chaque cycle doit tout d'abord fournir un premier train d'impulsions de fréquence, ou intervalle entre impulsions, fixe afin d'enclencher le registre et, ensuite, un train d'impulsions qui sont séparées par des intervalles de temps de durée croissante pour la lecture du registre.La duree des intervalles est èn corrélation avec le poids de la position de bit binaire du registre décalage alors lue, cependant, ces impulsions de commande de lecture doivent être appliquées suivant une séquence stricte qui est fonction de la hiérarchie des positions de bit du registre à décalage. Comme cela a été mentionne précédemment, durant chaque cycle, le signal numérique doit être réintroduit dans le registre à décalage, la capacité d'intégration doit être restauré et la sortie de l'intégrateur échantillonnée, ce qui augmente alors le temps de traitement nécessaire à la conversion. En consequence, un objet fondamental de la présente invention est un convertisseur du type numérique-analogique qui soit relativement simple. Un autre objet de la présente invention est un convertisseur du type numérique-analogique qui fournisse une technique de comparaison numérique simplifiée. Un autre objet de la présente invention est un convertisseur du type numérique-analogique qui demande moins de composants de haute précision et/ou discrets, et/ou qui soit particulièrement apte & une integration a grande échelle. Conformément à un aspect de la presente invention, le convertisseur du type numérique-analogique comprend une source de signaux numériques binaires ayant plusieurs sorties primaires. Chacune des sorties primaires correspond à une position binaire prédéterminée. La source fournit un signal numérique aux sorties primaires. Un moyen générateur de signaux est pourvu de plusieurs entres secondaires dont chacune correspond a une, et une seule, position de bit parmi les positions de bit des sorties primaires. Le moyen générateur de signaux fournit des signaux de sortie aux sorties secondaires suivant une séquence périodique prédéterminée. Chacun des signaux de sortie a une durée qui est en corrélation avec la position de bit binaire de sa sortie secondaire particulière. Des moyens de passage, ou porte, qui ont plusieurs étages d'entrée, sont également mis en jeu. Chaque étage est couple a une des sorties primaires et à la position de bit correspondante de l'une des sorties secondaires. Chacun des étages d'entree peut faire passer le signal de sortie de la sortie secondaire particulière qui lui est couplée chaque fois que le bit de données du signal numérique de la sortie primaire particuliere qui lui est couplée assume un état prédéterminé de ses états binaires. Le moyen d'intégration integre sur au moins plusieurs sequences les signaux de sortie envoyés afin de fournir un signal analogique indiquant la grandeur du signal numérique. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexes a ce texte, qui représentent un mode de réalisation preféré de celle-ci. La figure 1 représente schématiquement un mode de réalisation prefere du convertisseur numéique-analogique de la présente invention. La figure 2 représente un schéma des circuits de conditionnement du décodeur de la figure 1. La figure 3 représente un schéma des circuits du comparateur de la figure 1. La figure 4 représente un schéma du réseau d'intégration de la figure 1, et La figure 5 représente un diagramme d'ondes idéalisées qui aide à expliquer le fonctionnement de l'appareil de la figure 1. Sur les figures, les éléments semblables ont la même référence numérique. La figure 1 représente un mode de réalisation préféré de l'appareil de conversion du type numerique-analogique de la présente invention, appareil qui comprend le moyen générateur de signaux 1 et le canal de traitement des signaux 2a. De préférence, l'appareil 1-2a fait partie d'un système convertisseur DAC qui convertit simultanément de multiples signaux numeriques dans des canaux de traitement de signaux mutuellement exclusifs de configuration identique 2a, 2b, ..., 2n. En consequence, seul le moyen générateur de signaux 1 et le premier canal 2a vont être decrits en détail dans la suite, étant bien compris que le moyen générateur de signaux I agit avec les autres canaux 2b à 2n d'une manière semblable.A titre d'exemple > et pour rendre la description plus claire, l'appareil 1-2a va être decrit alors qu'il utilise un signal numerique à huit positions de bit de données 20, il, ... 27, étant bien compris que l'appareil peut être modifié pour pouvoir traiter un nombre quelconque de positions de bit de données. Le moyen générateur de signaux 1 de la figure 1 fournit une séquence périodique de signaux de sortie à ses sorties AO a A7, ces sorties correspondant respectivement aux huit positions de bit de données menti on nées ci-dessus, 20 à 27. Chacun des signaux de sortie a une durée qui est en corrélation avec la position de bit de la sortie particulière parmi les sorties AO à A7 avec laquelle elle est associée De préférence, les signaux de sortie sont fournis aux sorties AO a A7 lors d'une séquence commençant par la position de bit d'ordre inferieur et continuant successivement avec la position de bit d'ordre superieur venant-immediatement après.Cependant, comme cela sera mis en évidence dans la suite, les signaux de sortie aux sorties AO à A7, peuvent être fournis dans une séquence quelconque durant un cycle de fonctionnement donne quelconque. En procédant à une etude plus détaillée de la figure 1, le moyen générateur de signaux 1, dans le mode de réalisation prefere, a un décodeur logique numérique 3 qui décode les signaux des huit sorties BO, B1, ... 87 d'un moyen de comptage approprié 4 qui lui est associé. Dans le mode de réalisation préféré, le moyen de comptage 4 comprend un oscillateur numérique 5 et une chatne binaire d'un nombre approprié de compteurs binaires synchrones en cascade 6. Le moyen de comptage 4 fournit les huit sorties BO à B7 des huit positions de bit données à titre d'exemple. L'oscillateur 5 a une fréquence f qui est compatible avec les circuits associés et commande les compteurs binaires 6, et fournit également directement la première sortie BO. L'oscillateur 5 peut être un oscillateur a cristal ou un oscillateur relaxe. Comme cela sera expliqué dans la suite, la précision du convertisseur DAC ne dépend pas des décalages, même importants, de la fréquence f de l'oscillateur. En réponse au signal de sortie de l'oscillateur à la sortie D, les compteurs binaires synchrones 6 fournissent aux sorties B1 ... 87 des signaux de sortie binaire qui ont respectivement une fréquence de 1/2f, 1/4f, ... 1/128f, et une période de 2t, 4t, ..., 128t, l'oscillateur 5 fournissant a BO le signal de sortie de frequence f et de période t. Le decodeur logique numérique-3, comme le montre la figure 2, comprend un nombre approprie d'inverseurs 7 et de portes ET à entrées multiples 8 â 14 qui agissent avec les signaux aux sorties BO à 87 du système de comptage pour fournir la séquence périodique de signaux de sortie, mentionnée ci-dessus, aux sorties AO à A7. Plus precisément, pour le nombre, donné à titre d'exemple, de N positions de bit, c'est -dire N égale huit, on utilise N moins un inverseurs 7 et portes 8 à 14, c'est-à-dire sept. Les sept inverseurs 7 fournissent à leur sortie respective 7a à 79 l'inverse Bi, lSE, ..., BT des signaux de sortie respectivement présents aux sorties B1 à B7.Les portes 8 à 14 soumettent respectivement à une condition ET les signaux de sortie 80 à B6, et tous les signaux inverses suivants fournis par les inverseurs 7. Ainsi, la porte 8 soumet & une condition ET le signal à la sortie BO et les sept signaux inverses successifs T, , BE, ... B7, fournis respectivement aux sorties 7a a 7g des inverseurs 7. De même, la porte 9 soumet à une condition ET le signal de sortie à la sortie B1 et les six signaux inverses suivants BE & ; la porte 10 soumet a une condition ET le signal à la sortie 82 et les cinq signaux inverses QY à BT, etc. Finalement, la porte 14 soumet à une condition ET le signal de sortie à la sortie B6 et le signal inverse suivant BT. La dernière sortie B7 est directement connectée a la sortie A7. Il s'ensuit que la période de chacune des sequences périodiques est 128t, et les signaux de sortie aux sorties AO à A7 ont respectivement des durées de t/2, t, 2t, 4t, 8t, 16t, 32t et 64t. En référence aux figures 1 et 3, le canal 2a comprend une source de signaux numériques à N bit, 15, un moyen de passage (ou portes) de comparateur 16 et un intégrateur 17 connecté entre le moyen 16 et la borne de sortie analogique 18a du canal 2a. La source de signaux numériques 15 comprend une entre de données numeriques 19 qui fournit des données à N bits et qui peut, par exemple, être un calculateur numerique, un codeur de positions d'arbre numérique, des commutateurs de panneaux de contrôle, etc. La source 15 a un registre d'emmagasinage N bits 20 pour emmagasiner l'information numérique ou donnees. Pour plus de clarté, les moyens de restauration du registre 20 ne sont pas représentés.En alternative, et de preférence, une bascule à verrouillage de maintien de polarité peut etre utilisée à la place d'une bascule & verrouillage du type a restauration. Les moyens de portes 16 comportent N étages d'entrée parallèles 21 à 28, (figure 3), chaque étage étant represente comme une porte ET à deux entrées, et une porte OU 29 qui soumet à une condition OU les sorties des etages 21 & 28. Chacune des portes 21 à 28 a une de ses entres couple à une seule sortie des sorties RO à R7 du registre 20 et a son autre entre couplée à la sortie AO a A7 de la position de bit de données correspondante du moyen générateur de signaux 1.Chacun des étages ou portes 21 a 28 fonctionne pour faire passer sur la sortie 30 du moyen de porte 16 le signal de sortie de la sortie particulière parmi les sorties AO à A7 à laquelle est couplée la porte particulière chaque fois que le bit de données du signal numerique qui est présent a la sortie particulière parmi les sorties RO a R7 qui est couplée à l'étage d'entrée particulier, se trouve dans un etat binaire prédéterminé, état qui, dans le mode de réalisation préféré, est un état binaire "1". La sortie 30 est couplée à l'entrée du moyen intégrateur 17 dont la configuration est celle d'un reseau RC comprenant le condensateur 31 et la resistance 32, (figure 4). Une source de tension de polarisation appropriée Eb est connectée, par la résistance 33, au moyen integrateur 17. Le moyen intégrateur 17 intégre les signaux a la sortie 30 sur au moins plusieurs séquences et fournit à la sortie 18a une tension de sortie analogique qui indique la grandeur du signal numerique présent aux sorties RO à R7.Le fonctionnement de l'appareil des figures 1 à 4 va maintenant etre décrit en référence aux ondes de la figure 5. Lloscil- lateur numérique 5 fournit un signal d'impulsion periodique de frequence fondamentale f et de période t, (voir la sortie d'onde D, figure 5). Comme cela a eté mentionné préalablement, les compteurs binaires synchrones 6, représentés de façon schématique sur la figure 1, sont un agencement en cascade de sept compteurs binaires connu dans l'art sous le terme de channe binaire; par exemple, on peut se reporter à 1 'ouvrage intitulé "Pulse and Digital Circuits", Millman et Taub, McGraw-Hill, 1956, pages 323 a 327. Le premier signal de sortie à la sortie BO, comme cela a été mentionné prealablement, est fourni directement par ltoscillateur 5. Cependant, & des fins d'explications et de clarté, les ondes de sortie D, BO, sont représentées comme deux signaux distincts sur la figure 5. Le premier compteur binaire, non représenté, de la chaîne 6 est enclenché a son tour par les bords de chute des ondes de l'oscillateur 5, ce qui donne finalement la sortie d'onde synchronisée B1, figure 5. De même, chaque compteur suivant, non represente, de la chaîne 6 est enclenché par les bords de chute des ondes du compteur précédent, non représenté, de la chaîne 6. Il s'ensuit que les signaux d'impulsions de sortie aux sorties BO B7 sont synchronisées et ont respectivement comme frequence f, 1/2f, 1/4f, 1/8f, 1/16f, 1/32f, 1/64f, 11128f et comme périodicité du t, 2t, 4t, 8t, 16t, 32t, 64t, 128t, telles que celle men tionnee precedemment. Pour de plus amples détails concernant-les chatnes binaires et leur fonctionnement, on peut se reporter à l'ouvrage mentionné ci-dessus.Pour plus de clarté, seules les ondes associées aux sorties B0, 81, B2, 83 et B7 et aux sorties A0, A1, A2, A3 et A7, sont représentées sur la figure 5. En conséquence, chaque période de sequence S a une durée de 128t A titre d'exemple, on suppose qu'une séquence commence au temps TO. Pendant la durée T0-T1 de'la première demi-periode = 1/2t, les signaux de sortie aux sorties D et B0 à 87 assument respectivement un niveau BAS, ce qui inhibe alors les portes ET 8 à 14. Il s'ensuit que pendant la première demi-période, tous les signaux aux sorties AO à A7 du décodeur 3 assument également un niveau BAS.Au temps T1, la demi-periode suivante commence et les signaux aux sorties D et B0 assument un niveau HAUT, et les signaux aux sorties B1 à B7 restent a un niveau BAS En conséquence, pendant la durée T1-T2, la porte 8 soumet à une condition ET les niveaux HAUT des signaux inverses BT à B7 et le niveau HAUT du signal à la sortie B0, ce qui fait que finalement le signal a la sortie AO assume un niveau HAUT, alors que les portes 9-14 restent inhibées par les niveaux BAS des signaux se trouvant respectivement aux sorties B1 à 87 et, par voie de conséquence, le niveau des signaux de sortie aux sorties Al a A7 reste également BAS. Durant la demi-période suivante, c'est-à-dire pendant la durée T2 à T3, le niveau des signaux a D et B0 redevient BAS ce qui fait que la porte 8 est inhibée et que le signal de sortie à la sortie AO repasse à un niveau BAS. La transition du signal à la sortie B0 fait également que le signal de sortie du second compteur binaire de la chafne 6, qui est associé à la sortie B1, passe d'un niveau BAS à un niveau HAUT à la sortie B1. Le signal de sortie à la sortie B1 reste à un niveau HAUT jusqu'au temps T4 temps auquel le front arrière de l'impulsion de sortie à la sortie B0 passe à un niveau BAS.Il s'ensuit que pendant le temps s'écoulant entre T2 et T4, la porte 9 soumet à une condition ET le niveau HAUT du signal à la sortie B1 et le niveau HAUT des signaux inverses r & r de sorte que le signal de sortie assume un niveau HAUT à la sortie Al, Pendant la durée T3-T4, le niveau maintenant BAS du signal inverse B1 inhibe la porte 8 ce qui fait que la sortie AO reste au niveau BAS. L'homme de l'art peut facilement observer que dans chaque période de séquence récurrente S, les signaux de sortie du décodeur 4 vont assumer respectivement un niveau HAUT dans la séquence de sortie A0, Al, A2, A3, A4, A5, A6 et A7 pendant les durées successives T1-T2, T2-T4, T4-T8, T8-T16, T16-T32, T32-T64, T64-T128 et T128-T256; on peut se reporter aux sorties d'onde AO, Al, A2, A3, A7 de la figure 5.Il est à noter que la durée des intervalles de temps T1-T2, T2-T4, ... T128-T256 c'est- & dire la duree du niveau HAUT des signaux aux sorties AO à A7, est en corrélation avec la position de bit respective 20 a 27 des sorties AO a A7. A titre d'exemple, on suppose qu'un signal numérique ayant la valeur binaire 00001011, c'est-à-dire, un onze décimal, est présent dans le registre 20. Dans cet-exemple, les sorties RO, RI et R3 du registre 20 sont a un niveau HAUT et le reste des sorties R2, R4 a R7 est a un niveau BAS. En conséquence, seules les portes 21, 22 et 24 du comparateur 16 sont conditionnées par le niveau HAUT des sorties RO, Ri et R3. Ainsi, lorsque les niveaux HAUT respectifs aux sorties AO, Al et A3 sont soumis a une condition ET par les portes respectives 21, 22 et 24, et lorsqu'ils sont soumis à une condition OU par la porte 29, il apparaît à la sortie 30 un signal de sortie qui assume un niveau HAUT durant les périodes T1 à T4, T8 à T16; on peut se référer a la sortie 30 de la figure 5. Cette sortie est à son tour intégrée par I'intégrateur 17 de manière à fournir a la sortie 18a une tension analogique équivalente qui est derivée du niveau moyen Eîî du signal de sortie au'la sortie 30 sur au moins plusieurs séquences a répétition. Après plusieurs séquences a répétition, la tension analogique emmagasinée sur la capacité 31 atteint un niveau moyen correspondant a la valeur du signal numérique, la constante de temps RC du réseau 31-32 étant judicieusement sélectionnée de maniere a etre très grande par rapport au signal d'entrée, c'est-à-dire, le signal de sortie à la sortie 30, pour provoquer un changement appréciable. L'appareil des figures 1 à 4 est ainsi particulièrement utile dans de nombreuses applications a faible vitesse par, exemple, dans les applications mentionnées préalablement. La restauration du registre 20, dans le cas ou l'on y fait appel, est convenablement synchronisée avec l'introduction de nouvelles donnees et l'entrée de données 19, d'une maniere bien connue de l'homme de l'art, restauration qui est omise ici à des fins de simplicité. il est évident pour l'homme de l'art que le convertisseur numérique- analogique des figures 1 à 4 est relativement simple par rapport aux systèmes de l'art antérieur décrits jusqu'ici et, plus particulièrement, fournit une technique de comparaison numérique beaucoup plus simplifiée. En outre, l'agencement synchrone de l'oscillateur 5, de la chaîne binaire 6 et du décodeur 3 minimise ou réduit les effets du décalage de la fréquence du signal à la sortie de ltoscillateur 5 et, en conséquence, tous ses effets sur le signal de sortie à la sortie 18a. La présente invention est particulièrement utile pour traiter simultanément deux ou plusieurs signaux numériques dans un système a canaux multiples, comme celui representé sur la figure 1, dans lequel le générateur de signaux 1 est utilisé en commun par chaque canal de signal identique 2a, 2b, ..., 2n, chacun des canaux du système etant associé avec un signal numérique différent. L'appareil représenté sur les figures 1 & 4 est décrit ici, pour plus de simplicité, avec des types de logique positive. il est bien compris que l'invention peut être réalisée avec leur logique négative équivalente et/ou avec des combinaisons de ces deux types de logique. Il est bien compris que tandis que la présente invention s'adapte particulièrement bien à des composants à integration à grande échelle, elle peut également être réalisée avec dtautres types de composants de circuit, par exemple des modules de circuits intégrés et/ou des composants discrets. D'autres modifications peuvent être apportees a l'appareil des figures 1 4, comme peut- le remarquer lthomme de l'art. Par exemple, l'appareil peut être modifié de sorte que la séquence des signaux aux sorties AO à A7 soit modifiée pour apparaître suivant une séquence inverse et/ou suivant une séquence quelconque pour chaque période S. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est evident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Convertisseur numérique-analogique caractérisé en ce qu'il comprend: une source de signal numerique binaire ayant plusieurs sorties primaires chacune correspondant à une position de bit prédéterminée, cette source fournissant un signal numérique & ces sorties primaires, un générateur de signal ayant plusieurs sorties secondaires chacune correspondant à une position de bit de ces sorties primaires de façon mutuellement exclusive, ce générateur de signal fournissant des signaux de sortie ces sorties secondaires, suivant une séquence périodique prédéterminée, chacun de ces signaux de sortie ayant une durée en corrélation avec la position de bit binaire de sa sortie secondaire particulière, un dispositif de porte ayant plusieurs étages d'entrée chaque étage étant couplé à l'une de ces sorties primaires et à la sortie secondaire de la position de bit correspondante, chacun de ces étages d'entrée fonctionnant pour laisser passer le signal de sortie de la sortie secondaire particulière qui lui est couplée lorsque le bit de données du signal numerique de la sortie primaire particuliere qui lui est couplée est dans un etat binaire prédéterminé et un dispositif d'intégration pour intégrer sur au moins plusieurs de ces sequences le signal de sortie du dispositif de porte de façon à fournir un signal analogique indiquant la grandeur du signal numérique. 2.- Convertisseur numerique-analogique pour convertir plusieurs signaux numériques en des signaux analogiques respectifs caractérisé en ce qu'il comprend: plusieurs canaux de conversion de signal, chacun de ces canaux comprenant une source de signal numérique binaire ayant plusieurs sorties primaires, chacune correspondant à une position de bit prédéterminée, cette source fournissant un de ces signaux numériques à ces sorties primaires et une générateur de signal commun ayant plusieurs sorties secondaires chacune correspondant à une position de bit de ces sorties primaires de façon mutuellement exclusive, ce générateur de signal fournissant des signaux de sortie à ces sorties secondaires suivant une séquence périodique prédéterminée chacun de ces signaux de sortie ayant une durée en corréla-tion avec la position de bit binaire de sa sortie secondaire particuliere, chacun de ces canaux de conversion de signal comprenant en outre:: un dispositif de porte ayant plusieurs étages d'entrée chaque étage étant couplé à l'une de ces sorties primaires de la source particulière du canal particulier et à la sortie secondaire de la position de bit correspondante, chacun de ces étages d'entrée fonctionnant pour laisser passer le signal de sortie de la sortie secondaire particulière qui lui est couplee lorsque le bit de données du signal numerique de la sortie primaire particulière qui lui est couplé est dans un état binaire prédéterminé, et un dispositif d'intégration pour intégrer sur au moins plusieurs de ces séquences le signal de sortie du dispositif de porte de façon a fournir le signal analogique respectif indiquant la grandeur du signal numérique. 3.- Convertisseur numérique-analogique selon la revendication 1 ou 2 dans lequel le générateur de signal comprend en outre: une chaîne binaire de plusieurs compteurs binaires en cascade ayant des bornes de sortie respectives pour fournir des signaux binaires synchronises. 4.- Convertisseur numerique-analogique selon la revendication 3 caractérise en ce que ce générateur de signal comprend en outre un oscillateur numérique fournissant un signal de sortie ayant une fréquence prédéterminée pour commander cette chaîne binaire de compteurs. 5.- Cunvertisseur numerique-analogique selon la revendication 3 ou 4 caractérisé en ce que ce generateur de signal comprend en outre un décodeur logique pour decoder ces signaux binaires synchronises et fournir ces signaux de sortie à ces sorties secondaires dans la séquence periodique prédéterminée. 6.- Convertisseur numérique-analogique selon la revendication 5 caractérisé en ce que ce décodeur décode chaque signal de ces compteurs synchronisés avec les signaux inversés des compteurs le suivant dans l'ordre. 7.- Convertisseur numérique-analogique selon l'une quelconque des revendications 1 à 6 caracterise en ce que chacun de ces étages d'entrée de ce dispositif de porte comprend une porte logique qui fournit un signal de sortie lorsque les signaux d'entrée qui lui sont appliques indiquent l'état binaire UN.