La présente invention concerne l'adaptation des informations à. différents systèmes logiques et plus particulièrement concerne des dispositifs permettant, soit de commander des circuits MOS à partir de signaux définis selon la technologie TTL, soit de commander des circuits TTL à partir de si- gnaux définis selon la technologie MOS. Le-doveloppement actuel de la technologie MOS (abréviation pour metal-oxide semiconductor) rend nécessaire l'usage de circuits permettant de commander des circuits MOS à partir de signaux TTL (abréviation pour transistor-transistor logic) ou des circuits TTL à partir de signaux issus de circuits MOS. La plupart des circuits NOS utilisés nécessite des signaux de commande qui ne sont pas directement compatibles avec les circuits TTL. Les registres à décalage MOS, les mémoires NOS à accès aléatoire et les calculateurs MOS sont des exemples typiques de circuits dont la commande ou la lecture impose des circuits d'interface avec les signaux TTL.Ces circuits d'interface entre circuits MOS et TTL peuvent etre réalisés par une grande variété de circuits intégrés ou discrets permettant d'effectuer le décalage des niveaux : cependant le type exact du circuit d'interface dépendra des performances demandées au système et des impératifs d'entre et de sortie. Bien qu'on ait utilisé des dispositifs discrets, les considérations sur la puissance dissipée, la vitesse et le prix conduisent à se servir de circuits intégrés monolithiques. Un objet de la présente invention est un dispositif d'adaptation de niveaux entre technologies TTL et MOS. Un autre objet de l'invention est un circuit d'interface permettant de commander un circuit MOS à partir de signaux issus de circuits TTL. Un autre objet de l'invention est un circuit d'interface permettant de transposer les niveaux de sortie des circuits NOS pour les rendre compatibles avec les circuits TTL. Un autre objet de l'invention est un circuit d'adaptation entre technologie MOS et technologie TTL apte à titre intégré. Selon une caractéristique de l'invention, le dispositff d'adaptation de niveaux logiques entre un circuit de commande en technologie MOS ou TTL et un circuit commandé en technologie TTL ou NOS comprend un étage d'entrée et un étage de sortie. Chaque étage est .alimenté à partir de deux tensions.d'alimentation ; l'une est la tension d'alimentation la-plus nega- tive des tensions d'alimentation du circuit de commande et du circuit commandé, l'autre est Ia tension d'alimentation la plus positive du circuit de commande ou du circuit commandé selon qu'il s'agit de l'étage d'entrée ou de l'étage de sortie. L'étage d'entrée comprend un amplificateur différentiel alimenté par un courant constant et commandé par le niveau logique appliqué à l'étage d'entrée par ledit circuit de commande.L'amplificateur différentiel commande l'état d'un élément de commutation faisant partie de l'étage de sortie. Cet élément de commutation permet d'appliquer, par l'intermédiaire d'un circuit de sortie, un niveau logique compatible avec ledit circuit commandé et dépendant du niveau logique appliqué à l'entrée dudit étage d'entrée. Selon une autre caractéristique de l'invention, tous les courants nécessaires au fonctionnement dudit dispositif d'adaptation sont définis à partir d'une résistance unique connectée dans ledit étage de sortie aux tensions d'alimentation dudit circuit commandé Les différents courants sont déterminés à l'aide de miroirs de courant qui réfléchissent le courant circulant dans ladite résistance unique dans un rapport donné. D'autres objets, caractéristiques et avantages de la présente invent ion apparaîtront à la lecture de la description suivante d'un exemple préféré d'application, ladite description étant faite en relation avec les dessins joints dans lesquels - la figure 1 est un schéma explicatif d'un miroir de courant ; - la figure 2 montre le schéma d'un circuit d'interface TTL-MOS permettant de commander un circuit MOS à partir de signaux issus de circuits TTL - la figure 3 montre le schéma d'un circuit d'interface MOS-TTL permettant l'exploitation par des circuits TTL des données fournies par un circuit MOS. Le schéma de la figure 1 montre un miroir de courant tel qu'utilisé dans les circuits d'interface des figures 2 et 3. Dans le cadre de l'intégration monolithique, on peut aisément réaliser des multiplicateurs et des diviseurs de courant qui seront groupés ci-après sous l'appellation unique de miroir de courant. Cela est réalisé à l'aide de deux transistors X1 et X2 dont les émetteurs sont reliés entre eux et les bases également. L'un des transistors X1 est monté en diode, c'est-à-dire que la jonction collecteur-base est court-circuitée. Si les caractéristiques géométriques des deux transistors Xl et X2 sont identiques on aura I'2 = I'l.Pour des transistors NPN épitaxiiux, si la surface de ltémetteur du transistor X2 est plus grande que la surface de l'émetteur du transistor monté en diode X1, on aura I'2 > I'1 ; dans le cas contraire, on aura Ifl > I'2. Approximativement, les courants sont dans le rapport des surfaces. Pour des transistors PNP latéraux, c'est le rapport des longueurs des zones en regard de ltémetteur et du collecteur qu'il faut considérer. Des rapports de l'ordre de 5 peuvent aisément être obtenus. On peut également connecter sans difficulté plusieurs transistors à I base du transistor monté en diode. Les miroirs de courant ont déjà été largement utilisés et ils ne sont donc pas considérés comme nouveaux.Dans les schémas des figures 2 et 3, un coefficient est affecté à chaque transistor correspondant à la géométrie de cet élément ; il est ainsi possible de déterminer le rapport des courants qui circulent dans les différentes branches. Le schéma de la figure 2 montre un circuit d'interface permettant la commande d'un circuit MOS à partir de signaux logiques issus de circuits TTL. Le circuit d'interface de la figure 2 réalise l'adaptation d'un niveau logique TTL (O V ou +5 V) à un niveau logique NOS (V1 ou V2). Les tensions d'alimentation d'un circuit MOS varient dans les limites suivantes la tension Vl peut varier de -24Và Ou et la tension V2 peut varier entre Vl +5V et V1 +24V. Les tensions V1 et V2 sont par ailleurs totalement indépendantes dans les limites fixées ci-dessus.Dans le circuit de la figure 2, tous les niveaux de courant sont définis à partir d'une résistance R connectée entre les tensions V1 et V2 qui permettent d'alimenter le circuit MOS (non représenté). Cette référence de courant a pour valeur Il = 200 A avec V2 - VI = 25 V et R = 120 kn. Pour faciliter la compréhension du principe utilisé dans les deux circuits d'interface, il est commode de considérer un premier étage d'entrée alimenté partir des tensions d'alimentation des circuits de commande et un deuxième étage de sortie alimenté à partir des tensions d'alimentation des circuits commandés. Dans le cas de la figure 2, les circuits de commande sont en technologie TTL et le circuit commandé est un circuit MOS. La tension d'ali mentation la plus négative, en l en occurrence V1, est commune aux deux étages d'entrée et de sortie. L'étage d'entrée de la figure 2 est donc alimenté à partir des tensions +5 V et VI et étage de sortie est alimente à partir des tensions V2 et VI. L'étage d'entrée comporte un amplificateur différentiel constitué par les transistors Q1 et Q2, un générateur de courant constitué par le transistor Q3 qui alimente ledit amplificateur avec une fraction du courant de référence définie par les transistors Q4, Q5 et Q13 et un organe de liaison avec l'étage de sortie constitué par le transistor Q6 Les transistors Q1 et Q2 de l'amplificateur différentiel sont reliés par les émetteurs au collecteur du transistor Q3 dont ils reçoivent un courant 12. La base du transistor Ql constitue la borne d'entrée du circuit d'interface. La base du transistor Q2 est à un potentiel fixe V ref. déterminé par les résistances Rl et R2 connectées entre la masse et la tension d'alimentation +5 V. On a vu que le courant de référence Il est défini par la résistance R connectée entre les tensions d'alimentation de l'étage de sortie V2 et V1. Par l'intermédiaire d'un premier miroir de courant constitué par les transistors Q13 et Q5, ce courant est ré 3 fléchi dans l'étage d'entrée dans le rapport 35, d'où I2 = Il I1. Le courant I2 5 sur le collecteur du transistor Q5 est à nouveau réfléchi par un deuxième miroir de courant constitué par les transistors Q4 et Q3 pour alimenter l'amplificateur différentiel.Par l'intermédiaire d'un troisième miroir de courant constitué par les transistors Q13 et Q6, un courant I3 = - I1 circule d3s le transistor Q6, lequel sert de liaison avec l'étage de sortie par l'intermédiaire du transistor Q7. Dans le transistor Q7 circule un courant I1 réflé- chi par les miroirs de courant constitués par les transistors Q13 et Q12 d'une part, Q9 et Q8 d'autre part. Deux transistors Q10 et Qll fixent l'état de la borne de sortie en fonction du potentiel du point A. Ces transistors sont reliés par leur émetteur et leur base, les bases étant reliées au point A et les émetteurs a la borne de sortie.Les collecteurs des transistors Q10 et Qll sont reliés chacun à une tension d'alimentation Vu où V2. Le fonctionnement du circuit de la figure 2 est le suivant. Si la tension de commande appliquée à la borne d'entrée est inférieure à la tension de référence V ref., le transistor Q2 est alors non conducteur. En conséquence, le transistor Q6 entraîne le blocage du transistor Q7. La tension au point A remonte vers la tension V2 de meme que la tension à la borne de sortie par l'intermédiaire du transistor Q10. Par contre, si la tension appliquée à la borne d'entrée est supérieure à la tension de référence V ref., le transistor Q2 est conducteur et un courant égal à I2-I3 pénètre dans la base du transistor Q7 entraînant la saturation de ce transistor. Cela a pour effet de diminuer la tension au point A jusqu'à une valeur proche de V1 et par suite introduit un niveau bas sur la borne de sortie par l'intermédiaire du transistor Qll. Le schéma de la figure 3 montre un deuxième circuit d'interface permettant l'exploitation, par des circuits TTL, des données issues d'un circuit MOS. Comme dans le circuit d'interface de la figure 1, une référence unique de courant est déterminée par une résistance unique R' à partir des tensions d'alimentation dans l'étage de sortie. L'étage d'entrée est cette fois alimenté à partir des tensions V1 et V2 d'alimentation du circuit MOS de commande. I1 comporte un amplificateur différentiel (transistors Q'1 et Q'2) commandé en courant par le transistor Q'3. La base du transistor Q'1 est reliée à la borne d'entrée, la base du transistor Q'2 est reliée à un potentiel de référence V'ref. défini par les résistances R'1 et R'2 connectées entre les tensions V1 et V2. Le courant traversant la résistance R' est réfléchi par trois miroirs de courant successifs vers le≈{metteurs dudit amplificateur différentiel. Ces miroirs de courant sont constitués par les transistors Q'9 et Q'12, Q'13 et Q'5, Q'4 et Q'3. La fraction du courant initial réfléchie est 16 ce qui est le rapport des courants du premier miroir de courant Q'9 et '12. La liaison entre l'étage d'entrée et l'étage de sortie est réalisée par l'intermédiaire d'un miroir de courant constitué par les transistors Q'6 et Ql7. La borne de sortie est reliée au collecteur d'un transistor Q'15. Ce transistor Q'15 est commandé par un transistor Q'10 entre l'émetteur et la base duquel est connecté un transir- tor Q'll monté Pn diode. Le fonctionnement du circuit d'interface de la figure 3 est peu différent de celui de la figure 2. Lorsque la tension appliquée à la borne d'entrée est inférieure à la tension de référence V'ref., choisie entre les valeurs des tensions V1 et V2, le transistor '2 est non conducteur et par suite le courant circulant dans le collecteur de ce transistor est nul. Le courant collecteur de Q'7 est donc nul à cause du miroir de courant que constituent les transistors Q'6 et Q'7. La base du transistor Q'10 reçoit un courant égal à 6 du courant I traversant la résistance R par l'intermédiaire 6 du miroir de courant constitué par les transistors Q'9 et Q'8.Le transis- tor Q'10 se sature et entrain le blocage du transistor de sortie Q'15. Par contre, si la tension appLiquée à la borne d'entrée est supérieure à la tension de référence V'ref., le transistor Q'2 est alors conducteur et le courant qui le traverse est réfléchi par le miroir de courant constitué par les transistors Q'S et Q'7 dans un rapport 2. Le courant collecteur du transistor '7 est alors supérieur au courant collecteur du transistor '8. Le transistor Q'10 est alors bloqué et le courant I traversant la résistance R' alimente la base du transitor de sortie Q'15. La borne de sortie est alors à un niveau bas.Le rôle du transistor Q'll est de limiter l'excursion négative de la tension de base du transistor Q'10 afin d'éviter le phénomene d'avalanche dans la jonction base-émetteur de ce transistor. Les deux circuits d'interface décrits ci-dessus peuvent etre utilisés conjointement pour un meme circuit MOS, lequel est alors commandé par des signaux issus de circuits TTL et la donnée issue de ce circuit MOS est utilisée par dey circuits TTL. Ces deux circuits sont propres à etre intégrés. Bien que la présente invention ait été décrite dans le cadre dlune application particulière, il est clair qu'elle n'est pas limitée à ladite application et qu'elle est susceptible d'autres variantes et modifications sans sortir de son domaine. En particulier, pour chaque circuit décrit, le sens de variation du niveau de sortie par rapport au sens de variation du nie veau d'entrée peut titre inversé. En effet, le rôle des deux transistors de l'amplificateur différentiel dans l'étage d'entrée peut astre inversé et il s'ensuit dans l'étage de sortie une inversion du sens de variation, par rapport à celui décrit ci-dessus, des niveaux de sortie. REVENDICATIONS I. Dispositif pour adapter les niveaux logiques de sortie d'un circuit de commande en technologie TTL ou MOS aux niveaux logiques d'entrée dlun circuit commandé en technologie MOS ou TTL, caractérisé en ce qu'il comprend un etage d'entrée et un étage de sortie alimentés à partir de deux tensions dont l'une est la tension d'alimentation la plus négative dudit circuit de commmande et dudit circuit commandé et l'autre est, pour chaque étage, la tension d'alimentation la plus positive du circuit auquel ledit étage est connecté ; en ce que ledit étage d'entrée comprend un amplificateur différentiel constitué par deux transistors reliés par leur émetteur, la base de l'un reçevant lesdits niveaux logiques de sortie du circuit de commande, la base de l'autre étant à un potentiel de référence, des moyens d'alimentation en courant dudit amplificateur différentiel et un circuit de transfert d'état connecté à un transistor dudit amplificateur différentiel et transférant l'état dudit transistor audit étage de sortie ; en ce que ledit étage de sortie comprend des premiers moyens pour déterminer un courant de référence à partir des tensions d'alimentation dudit circuit commandé, des seconds moyens comportant au moins un miroir de courant pour réfléchir tout ou partie dudit courant de référence dans une branche qui est connectée entre les tensions d'alimentation dudit étage de sortie et qui comprend un élément de commutation commandé par ledit circuit de transfert d'état, un circuit de sortie connecté à ladite branche et alimenté à partir des tensions d'alimentation dudit circuit commandé et comportant une borne de sortie dont l'état dépend de l'état dudit élément de commutation ; et en ce que lesdits moyens d'alimentation en courant de l'amplificateur différentiel sont connectés aux dits moyens pour déterminer un courant de référence et comportent au moins un miroir de courant permettant d'alimenter ledit amplificateur différentiel avec un courant qui est une fraction donnée dudit courant de référence. 2. Dispositif selon la revendication 1 et destiné à adapter les niveaux logiques de sortie d'un circuit de commande en technologie TTL aux niveaux logiques d'entrée d'un circuit commandé en technologie MOS, caractérisé en ce que ledit courant de référence est cbtenu à partir d'une résistance connectée entre les tensions d'alimentation du circuit commandé, en ce que lesdits moyens d'alimentation de l'amplif~cateur différentiel comprennent deux miroirs de courant, le transistor monté en diode d'un desdits miroirs de courant étant connecté en série avec ladite résistance, qui permettent l'alimentation de l'amplificateur avec un courant égal à une fraction dudit courant de référence ; en ce que ledit circuit de transfert d'état comprend un transistor connecté en série dans le circuit collecteur d'un desdits transistors de l'amplificateur différentiel et constituant avec ledit transistor monté en diode un miroir de courant ; en ce que le courant de référence est réfléchi dans ladite branche de l'étage de sortie par l'intermédiaire de deux miroirs de courant ; en ce que ledit éldaent de commutation est un transistor dont la base est reliée au collecteur du transistor de l'amplifi- cateur différentiel relié au circuit de transfert d'état et en ce que ledit circuit de sortie comporte deux transistors reliés par leur base à ladite branche > par leur émetteur à l'entrée du circuit commandé et dont les collecteurs sont connectés chacun à une tension d'alimentation dudit étage de sortie. 3. Dispositif selon la revendication I et destiné à adapter les niveaux logiques de sortie d'un circuit de commande en technologie MOS aux niveaux logiques d'entrée d'un circuit commandé en technologie TTL, caractérisé en ce que ledit circuit de transfert d'état est un transistor monté en diode qui est connecté en série dans le circuit collecteur d'un des transistors dudit amplificateur différentiel et qui constitue avec ledit élément de commutation un miroir de courant permettant de réfléchir, dans ladite branche de l'étage de sortie, un rapport donné du courant collecteur dudit transistor de l'amplificateur différentiel ; en ce que ledit circuit de sortie comprend un premier transistor monté en diode et connecté à ladite branche et à la masse, un deuxième transistor dont l'émetteur est relié à la borne reliée à la masse dudit premier transistor ; la base est reliée à l'autre borne et le collecteur est relié, par l'intermédiaire d'une résistance en série avec un transistor monté en diode, à la tension d'alimentation positive dudit étage de sortie et un troisième transistor dont-l'émetteur est à la masse, la base est reliée au point commun à ladite résistance et audit deuxième transistor et le collecteur constitue la borne de sortie connectée audit circuit commandé ; en ce que ledit transistor monté en diode en série avec la résistance permet de réfléchir une partie du courant traversant la résistance d'une part dans ladite branche et par l'intermédiaire d'un transistor avec lequel il constitue un premier miroir de courant, et d'autre part dans lesdits moyens d'alimentation de l'amplificateur differentiel par l'intermédiaire d'un autre transistor avec lequel il constitue un deuxième miroir de courant ; et en ce que lesdits moyens d'alimentation en courant de l'amplificateur différentiel comportent deux miroirs de courant en strie permettant de réfléchir dans ledit amplificateur le courant provenant dudit deuxième miroir de courant.