20^710 La présente invention a trait à des circuits susceptibles d' être utilisés pour traduire un décalage de signal d'entrée de données entre deux niveaux de signaux en un d-i calage de signal de sortie à fréquence modulée entre deux fréquences. 5 Dans les systèmes ou appareils de transmission utilisant des circuits de ce genre au poste transmetteur, il est d'usage de vérifier périodiquement le signal reçu au peste récepteur afin de déter miner celle des deux fréquences qui est reçue. Un inconvénient des systèmes connus à ce jour est qu'une inexactitude peut se produire 10 lorsque, après un décalage de fréquence au poste transmetteur, la nouvelle fréquence à laquelle le transmetteur est décalé n'est pas en phase avec l'ancienne fréquence d'où le transmetteur a été décalé. Lorsqu'on constate une telle discontinuité de phase, l'onde à transmettre passe par une transition de phase irrégulière qui peut 15 perturber la forme d'onde sur un certain nombre de demi-cycles. Il en résulte que le récepteur ne peut pas identifier correctement le signal que le poste transmetteur essaye de transmettre, ce qui donne lieu à un test erronné. L'objet de la présente invention est par suite un circuit du 20 genre spécifié qui permet d'éliminer l'inconvénient en question. Selon l'invention, on a donc prévu un circuit destiné à traduire un décalage de signal d'entrée de données entre un premier ni veau et un second niveau de signaux en un décalage de signal de sor tie à fréquence modulée entre deux fréquences, caractérisé par un 25 dispositif capable d'engendrer des signaux d'horloge; par un organe compteur aménagé de manière, en réponse aux signaux d'horloge qu'il reçoit, à progresser d'un état zéro à un état de sortie auquel il engendre un signal de sortie, soit à une première vitesse de progression, soit à une seconde vitesse suivant que le signal d'entrée 30 est au premier ou au second niveau respectivement, ledit organe compteur étant prévu nour passer d'une vitesse de progression à 1' autre, à un moment donné de son comptage complet dans le cas où le signal d'entrée change de niveau au cours de ce comptage; par un dispositif de sortie de signaux comportant deux états et répondant 35 à un signal de sortie de l'organe compteur afin de changer son état de signal; et par des moyens susceptibles de répondre à un signal de sortie venant de l'organe compteur pour ramener ce dernier à son état zéro. Cn a représenté aux dessins ci-joints, à titre d'exemple, une 40 forme d'exécution de l'objet de l'invention et dans ces dessins: 11378 2 2 C 4 4 7 ^ Cî Figures l(a) et 1(d) considérées ensemble sont un schéma d'un circuit électrique selon la présente invention; Figure 2 est un graphique montrant plusieurs formes d'ondes qui expliquent le f on c t ic nn. ement du circuit de Fi g. 1; 5 Figure 3 est un graphique de certaines des fermes d'ondes, à •une échelle différente, pour expliquer encore le fonctionnement dudit circuit. La borne indiquée en 10 à la Fig. 1 correspond à une borne d' entrée d'horloge à laquelle un signal digital est aprlicué, horlo-10 ge qui sera désignée dans la suite par horloge maîtresse- Celle-ci est de préférence dérivée d'un oscillateur à cristal (non représenté) dont la sortie est formée de préférence en une onde pratiquement carrée par surexcitation ou par passage dans une bascule. Une de ces formes d'ondes pour l'horloge maîtresse est indiquée en 15 Fig. 2 (a). L'horloge maîtresse est divisée pour donner une demi-horloge, par un premier dispositif bistable ou bascule 12 qui fournit un signal au conducteur 14. La demi-horloge a une forme d'onde indiquée en Fig. 2 (b). Elle est encore subdivisée à travers une seconde 20 bascule 16 qui fournit au conducteur 18 un troisième signal de quart d'horloge, dont la forme d'onde est représentée en Fig. 2(c). Pour simplifier, les conducteurs de la Fig. 1 auxquels apparaissent les formes d'ondes de Fig. 2 et 3 sont désignés par les mêmes lettres que dans ces Fig. 2 et 3. 25 Le montage des bascules 12 et 16, avec leurs connexions et les signaux d'horloge allant à la borne 10, constituent un dispositif engendrant une première paire de signaux (horloge maîtresse et demi-horloge) ayant une différence de fréquences et une seconde paire de signaux(demi-horloge et quart d'horloge) ayant une différence 30 de fréquences dont les rapports sont les mêmes dans les deux paires. Comme on le verra plus clairement dans la suite de la description, la première et la seconde paire de signaux sont utilisées pour effectuer un décalage de fréquences asynchrcne pratiquement exempt de vascillements, dans un signal de sortie à fréquence modu-35 lée. Ces décalages sont produits à la suite de décalages de tension à l'entrée de données binaires à une borne 20. Une partie d'une ligne représentative de donnée binaire est indiquée en Fig. 2(m) et une autre représentation à échelle plus réduite apparaît à la Fig. 3(m). Dans la suite, on se référera à des niveaux supérieur et in-40 férieur de la ligne de données, ce qui correspond respectivement à 11378 3 20^710 des états ou à des tensions positives ou négatives. Comme cela est bien connu, les niveaux de tensions sont nécessairement d'une Dola-rité opposée. Parfois, dans ce domaine, le niveau de tension négative est aussi désigné par zéro ou une tension positive faible est 5 considérée comme un "espace" et le niveau de tension plus élevé est considéré comme une "marque" ou un "peint". On a également l'habitude, dans une autre terminologie, de désigner ces niveau:-: par "0n et "1" ou par "vrai" et"faux". Comme on le voit à la Fig. 1, la tension de la donnée d'entrée 10 est appliquée directement par un conducteur 26 à des portes NON-ET 22 et 24. Les données d'entrée sont aussi inversées dans un inverseur 28 de façon que le complément ou l'inverse de la donnée soit appliqué par un conducteur 30 à des portes NON-ET 32 et 34. En termes de périodes des fréquences d'horloge qui apparais-15 sent aux conducteurs 10, 14 et 18 associés à l'horloge maîtresse, les entrées de données "espace" et "point" à la borne 20 peuvent être considérées comme des états permanents car ces données ont une plus longue durée par rapport à la fréquence d'horloge. Comme on le sait, un signal permanent négatif (faux) à l'entrée de l'une 20 quelconque des portes N0N-ET "débraye" cellee-ci dans le sens où, quel que soit le signal appliqué à l'autre borne d'entrée, la porte N0N-ET aura une sortie permanente positive (vraie). D'autre part, si une borne d'entrée à la porte NON-ET est permanente positive (vraie) alors que l'autre peut être décalée entre des niveaux néga-25 tifs (faux) et positifs (vrai), la porte NON-ET est "établie*ou en-clanchée dans le sens où la sortie de la porte représente toujours l'inverse ou le complément de l'entrée de décalage. En conséquence, lorsque l'entrée de donnée en 20 est un "point" ou marque (vrai), les portes N0N-ET 22 et 24 peuvent être considérées comme "établies" 30 en ce qui concerne la présente invention, car ces pertes sont capables de transmettre une fréquence d'horloge, tandis que les portes N0N-ET 32 et 34 peuvent être considérées comme "débrayées", puisque leurs sorties sont an permanence positives et sont incapables de transmettre une fréquence d'horloge. 35 Lorsque la donnée d'entrée est un espace (faux), les pertes "0N-ET 22 et 24 sont "débrayées" pour transmettre une fréquence d' horloge, tandis que les portes NON-ET 32 et 34 sont "établies" pour transmettre une fréquence d'horloge. Les Fig. 2 et 3 représentent des formes d'ondes en différents 40 peints du circuit de Fig. 1; les temps sont indiqués comme en aug- 11378 4 20^710 nientation de gauche à droite. En ce qui concerne la ligne de données (ai) , le circuit sera décrit comme recevant à ce moment une tension positive (un "point"). A mi-chemin des formes d'ondes de la Fig. 2 a lieu un décalage "point à espace" et le comportement du 5 circuit en réponse à ce décalage est exposé plus loin. Comme on suppose que le circuit reçoit une tension positive, les portes NON-ET 22 et 24 sont établies et les portes NON-ET 32 et 34 sont débrayées. Ainsi qu'on le voit en Fig. 1, la porte NON-ET 22 reçoit la 10 fréquence de demi-horloge par le conducteur 14, tandis que la porte NON-ET 24 reçoit la fréquence de quart d'horloge par le conducteur 18. En conséquence, aussi longtemps qu'une tension positive reste à la borne d'entrée 20, une porte NON-ET 36 a l'une de ses entrées constamment positive venant de la porte NON-ET 34 et l'autre de ses 15 serties se décale entre le positif et le négatif à la fréquence de quart d'horloge reçue de la porte NON-ET 24. La porte NON-ET 36 est donc établie et possède une sortie qui se décale entre positif et négatif à la fréquence de quart d'horloge. De la même manière, une porte NON-ET 38 a une de ses sorties 20 positive venant d'une porte NON-ET 52 et une autre de ses sorties décalant à la fréquence de quart d'horloge venant de~la porte NON-ET 22, de manière à avoir une sortie de décalage à la fréquence de demi-horloge. En Fig. 2, les formes d'ondes (d), (e), (f) et (g) représen-25 tent les sorties des portes NON-BT 34, 24, 22 et 32 respectivement. Les formes d'ondes (h) et (i) correspondent aux sorties des portes NON-ET 36 et 38 respectivement. La sortie de la porte NON-ET 36 est appliquée à un démultiplicateur ou compteur de cycles 31 qui comprend des bascules bistables 30 40, 42, 44, 46 et 48. oomme on sait, les bascules dorment une sortie de déclenchement à l'impulsion suivante en ligne à la fin de chaque impulsion qu'elles reçoivent. Les formes d'ondes de Fig. 2 reflètent cette caractéristique, mais l'homme du métier reconnaîtra que le fonctionnement précis du démultiplicateur ne présente pas 35 une grande importance dans la mise en pratique de l'invention, car le facteur important réside dans le fait que le démultiplicateur doit donner des impulsions de sortie qui sont espacées à des inter-vales de temps mesurés. Pour que le démultiplicateur ou compteur de cycles 31 donne 40 une impulsion de sortie à la fin de la trentième impulsion, les 11378 5 2044710 conducteurs 50, 52, 54 et 56 relient respectivement les serties des bascules 42, 44, 46 et 48 à une porte NON-ET 58 à quatre bornes- Quand toutes ces sorties sent positives, comme cela se produit d'abord à la fin de la trentième impulsion, la perte NON-ET 5 58 qui a reçu une sortie positive, cécalera à uns sortie négative en appliquant une impulsion négative à une porte NON-ET 52 par un conducteur 6C. A ce même moment du fonctionnement du compteur de cycles 31, la porte NON-ET 38 donne lieu à un décalage entre des états posi-10 tif et négatif à la fréquence de demi-horloge. Cette sortie est en voyée à un second compteur de cycles 33 composé de sis bascules 54 66, 68, 70, 72 et 74. Les sorties des trois dernières sont appliquées par les conducteurs 76, 78 et 80 respectivement à une porte NON-ET 82, laquelle possède trois bornes d'entrée. En conséquence, 15 la porte NON-ET 82 qui a normalement une sortie positive, envoie une impulsion négative après le cinquante-sixième compte du compteur 33. Cette impulsion négative est inversée par un inverseur 84 et est appliquée à une entrée d'une porte NON-ET 86. On a supposé qu'une tension positive était appliquée à la li-20 gne d'entrée de données; un conducteur 88 applique cette tension à l'autre ligne d'entrée de la porte NON-ET 86. 2n effet, le conducteur 88 a établi la porte 86 de façon qu'à la fin de la cinquante-sixième impulsion allant au compteur 33, la sortie de cette porte NON-ET 86 à un conducteur 90, passe à l'état négatif. 25 Le circuit a été décrit jusqu'à présent en supposant une en trée positive, mais on doit aussi reconnaître què. un moment qui précède an temps, l'entrée a été décalée d'un niveau de tension né gative à un niveau positif. Si l'on se réfère à cet instant du décalage négatif-positif, on peut supposer que les compteurs de cy-30 cles 31 et 33 commencent tous deux à compter à partir de ^éro, le compteur 33 comptant jusqu'à cinquante-six deux fois plus vite que le compteur 31 ne compte jusqu'à trente. Comme le compteur 33 ne compte que jusqu'à cinquante-six, il atteint et donne une impulsion de sortie au compte cinquante-six avant que le compteur 31 35 puisse donner une impulsion de sortie. à mesure que les compteurs de cycles comptent ou progressent, les sorties des portes NON-ET 58 et 86 sont toutes deux positives et la sortie de la porte NON-ET 62 est donc négative. Lorsque le compteur 33 donne une sortie au compte cinquante-six, toutefois, 40 la porte NON-ET 66 est établie de manière à produire une tension 11378 6 2044710 négative sur le conducteur 90. Cette tension négative débraye à son tour la Dorte L.'ON-ET 62 en engendrant une tension positive sur le conducteur 92, avec deux conséquences: Le conducteur 92 sert de dé clencheur pour uns bascule de sortie 9B. Quelle que soit la tension 5 :ue la bascule appliquait précédemment, sa sortie à la borne 99 est décalés à une valeur différente. En même temps, la tension positive du conducteur 92 passe aux inverseurs S4 et 96 par le conducteur 93 L'inverseur 96 produit une tension négative sur le conducteur 100, lequel est une ligne de rappel classique qui, en passant au négatif 10 ramène le compteur de cycles 31 à zéro. L'inverseur 94 applique une tension négative au conducteur 102 qui est la ligne de rappel du compteur de cycles 33. En résumé, l'apparition d'une tension positive sur le conducteur 92 produit le décalage de la tension de sortie de la bascule 15 98 et en même temps, elle produit la remise à zéro du compte des compteurs 31 et 33. Comme ces deux compteurs se remettent à zéro chaque fois que le compteur 33 atteint cinquante-six, le compteur 31 nfest pas à même de compter jusqu'à trente et aussi longtemps que l'entrée de 20 donnée reste positive, la bascule de sortie 98 change d'état à une fréquence égale à la fréquence de demi-horloge divisée par cinquante-six, c'est-à-dire la fréquence de l'horloge maîtresse divisée par cent-douze. La bascule de sortie 98 engendre en conséquence une onde car-25 rée dont la fréquence est 1/224 de la fréquence d'horloge maîtresse aussi longtemps que l'entrée de donnée est positive. Cette onde car rée, représentée dans la moitié de gauche de la Fig. 3(n), correspond à la sortie de fréquence modulée peur une entrée de donnée positive, c'est-à-dire une entrée de "point" ou marque. 30 Lorsque l'entrée de donnée passe à négatif, comme indiqué à mi-chemin de la Fig. 2, la porte NON-ET 22 est débrayée, tandis que la porte NON-ET 32 est établie. De ce fait, l'horloge maîtresse pas se par le conducteur 104 et la porte NON-ET 32 (onde de la Fig. 2(g jusqu'à la porte NON-ET 38. Ainsi, quand l'entrée de donnée passe 35 au négatif, le compteur de cycles 33, sans avoir été remis à zéro, continue à compter jusqu'à cinquante-six, mais à 1;. fréquence de 1' horloge maîtresse (Voir Fig. 2(i)). En ce qui concerne le compteur 31, le décalage à une entrée de. donnée négative a débrayé la porte NON-ET 24 et établi par contre 40 1a uorte NON-ET 34, Dour donner la forme d'onde représentée en 11378 n 2044710 Fig. 2(d). Il en résulte que la fréquence de demi-horloge dérivée du conducteur 14 est alors appliquée au compteur 31 par la porte NON-ET 3ô; voir Fig. 2(h). Une conséquence du décalage de l'entrée à une valeur négative est que le compteur 33 continue à compter 5 deux fois plus vite que le compteur 31, mais les deux comptent deux fois plus vite qu'ils ne le faisaient pendant la période d'entrée de donnée positive. Etant donné que le compteur 33 continue à compter deux fois plus vite que le compteur 31, il atteint son compte de c in quant e-0 six plus tôt que le compteur 31 n'atteint le compte trente. Toutefois, le décalage de l'entrée de donnée de l'état positif à l'état négatif aura eu pour effet de faire passer le conducteur 88 au niveau de tension positive, ce qui débraye la porte NON-ET 86. De ce fait, l'arrivée du compteur 33 à cinquante -six est sans conséquen-5 ce car ce compteur ne peut pas produire de tension positive sur le conducteur 92, comme c'était le cas lorsque l'entrée de donnée é-tait positive. Ainsi, la forme d'onde de la Fig. 2(k) montre une sortie négative de la porte NON-ET 82 une fois que le compte de cinquante-six a été enregistré dans le compteur 33, mais cette ten-0 sion négative est sans conséquence, puisque l'entrée de donnée est maintenant négative. Comme l'arrivée du compteur 33 à son compte de cinquante-six effectue une remise à zéro du compteur de cycles 31 et aussi du compteur 33, le compteur 31 compte alors jusqu'à son compte complet 5 soit trente. Si l'on compte à partir du dernier passage à zéro de sortie, la Fig. 2 montre un décalage de donnée qui se produit après le vingt-cinquième cycle de quart d'horloge accumulé dans le compteur 31 (Fig. 2(h)) et après que le cinquantième cycle de demi-horloge a été accumulé dans le compteur 33 (Fig. 2(i)). Une fois que 0 cinq cycles additionnels de demi-horloge sont reçus dans le compteur 31 à la suite du décalage de donnée, ce compteur 31 délivre son compte de trente. La porte NON-ET 58 est donc établie en produisant une impulsion négative sur le conducteur 60 (voir Fig. 2(j)) Cette impulsion est inversée par la porte NON-ET 62, ce qui donne 5 lieu à l'apparition d'une tension positive sur le conducteur 92 (voir Fig. 2(1)). domine on l'a précisé plus haut, cette tension positive sur le conducteur 92 a deux effets: la bascule de sertie 9S est décalée à son état et les deux compteurs 31 et 33 sont remis à zéro de la manière décrite. 3 Dans le cas d'une entrée de donnée négative, donc, le coanteur 11378 8 2044710 de cycles 33 a perdu son contrôle sur la bascule de sortie 98, le contrôle passant sur le compteur 31. En conséquence, ce dernier peut compter de façons répétées jusqu'à son compte final de trente, en uroduisant une onde carrée à la sortis de la borna 99 dont la que 5 fréauence est contrôlée par le compteur 31. Etant donne/ce dernier reçoit une fréquence de demi-horloge de la porte 2T0N-ST 34 et que son compteur est trente, l'onde carrée engendrée par la bascule de sortie 98 possède alors une fréquence égale à 1/120 de la fréquence d'horloge maîtresse. Celle-ci est naturellement plus élevée que la 10 fréquence de sortie fournie par le compteur 33 lorsque l'entrée de donnée est positive. Les fermes d'ondes représentées à la Fig. 3 sont dessinées à une échelle qui est le 1/56 de celle de la Fig. 2 pour montrer en Fig. 3(n) l'onde de sortie engendrée par la bascule 98. La forme 15 d'onde de Fig- 3(1) correspond aux impulsions positives successives sur le conducteur 92 qui font que la bascule de sortie 98 commute entre ses états bistables. La forme d'onde de Fig. 3(m) représente le caractère de la ligne de donnée qui fait que le circuit engendre la forme d'onde de sortie de la Fig. 3(n). 20 La Fig. 3 représente le même décalage de donnée que celui qui apparaît à la Fig. 2. La partie de gauche de Fig. 3 correspond donc à la réception d'un signal "point" ou marque et la production résultante d'ion signal de sortie & basse fréquence dans la forme d'onde 3(n) . La moitié de droite de Fig. 3 correspond à la réception d'un 25 signal "espace" et à la production résultante d'un signal de sortie à haute fréquence dans la forme d'onde 3(n) . Pour résumer la description précédente des circuits, une entrée de donnée positive donne lieu à une onde de sortie carrée de la bascule 98, égale à 1/224 de la fréquence d'horloge maîtresse, 30 tandis qu'une entrée de donnée négative donne une fréquence de sortie de la bascule 98 qui est égale à 1/120 de la fréquence d'horloge maîtresse. Jusqu'à présent, on a donc décrit un circuit qui répond à des entrées de donnée "point" et "espace", en vue de produire des sorties à basse et haute fréquence respectivement. La forme 35 d'onde de la Fig. 3(n) est représentée comme onde carrée, mais 1' homme du métier sait que cette onde carrée est généralement passée dans un filtre passe-bas qui la transforme en onde sinusoïdale pour des raisons de transmission. Ainsi que cela a été précisé dans ce qui précède, le principal 40 problème que vise la présente invention est de pouvoir effectuer un 11378 9 204^710 décalage entre des ondes sinus de sertie de haute et basse fréauen-ce, ondes qui soient exemptes de vascillements et qui puissent ê-tre réalisées de manière asynchrone. Les conditions dans lesquelles un décalage de fréquences asyn-5 chrones peut s'effectuer sans vaseillsments appréciables danc ur. générateur de signaux dont la sortie en once carrée passe dans un filtre passe-bas peur une transformation en une onde sinus sont décrites et analysées mathématiquement dans la Revue dite "Bell System Technical «Tournai" de novembre 1962, aux pages 1719 à 17 25 . 10 Eien que l'on utilise ici des symboles mathématiques différents, pour des raisons pratiques, les conditions pour obtenir un décalage idéal asynchrone sans vascillement, sont traduites dans l'équation suivante, que l'on peut déduire de la page 17 21 de la revue ci-dessus citée: 15 (1) T = HPf + Ts (1 - HPf/HFi) dans laquelle T représente le temps entre les passages à zéro qui bordent le moment de décalage de fréquence nécessaire pour produire une onde de fréquence modulée idéale; 20 EPj_ est la semi-période de l'onde de sortie engendrée immédiatement avant le décalage de fréquence; HPf est la semi-période de l'onde de sortie engendrée après le décalage de fréquence; et Ts est le laps de temps entre le passage à zéro qui 25 précède immédiatement le décalage de fréquence et le moment de ce décalage. L'équation (1) peut être récrite comme suit: (2) T = Ts + [HP- - HPf/HPi . Ts] Le circuit selon la présente invention est conçu rour accep-30 ter un décalage de donnée chaque fois ou'il se présente et par suite ne prétend pas à contrôler le temps Ts. Si le compteur de cycles 31 donne une onde de sortie à haute frécuence, il contrôlera les passages à zéro qui précèdent tout décalage "espace à roint" et 1' occurrence d'un tel décalage est ce qui établit le temos Ts. Pen-35 dant le temps de contrôle de l'onde de sertie par le ccmeteur 31, le compteur 33 peut être considéré comme compteur ce réserve. De façon correspondante, lorsque le compteur 33 contrôle ou engendre une onde de sortie à basse fréquence, l'occurrence d'un décalage le donnée "point à espace" établit le temps Ts et jusqu'à 40 ce qu'un tel décalage se produise, le compteur 51 peut, lui, être 11378 10 204471^ considéré comme compteur de réserve. Chaque fois eu'un décalage de donr.ie se produit, le conti-, de l'onde de sortie est immédiatetnent passé du compteur actif c;::ïteur de réserve. Ainsi, si le décalage de donnée est par ezem-5 oie "point à espace", le contrôle de l'onde de sortie commute diatement du compteur 33 au compteur 31 et c'est ce dernier qui fsctue le prochain passage à zéro de l'onde de sertie. De même le décalage est "espace à point", le contrôle de l'onde de soi' commute du compteur 31 au compteur 33 et c'est ce dernier ui 10 tue le prochain passage à zéro de l'onde de sortie. Etant donné que le circuit selon l'invention ne contrôle ■ le temps Ts et comme c'est le compteur de réserve qui effectue la prochain passage à zéro suivant le décalage de donnée, la façor dont le circuit de l'invention est à même de satisfaire l'équat:--15 (2) réside uniquement dans les caractéristiques opératoires du compteur de réserve ou de secours. En conséquence, le circuit accepte le décalage de donnée c'-. . que fois qu'il se produit et cfest le compteur de réserve qui responsable pour satisfaire l'équation (2) en effectuant le pre-20 chain passage à zéro à un temps qui suit le décalage de donnée .:. -tisfaisant le terme entre crochets de l'équation (2). Les remarques suivantes font ressortir que le circuit déc-v satisfait de très près, mais pas exactement, l'équation (2). El'.:: montreront toutefois que le principe fonctionnel du circuit de l 25 invention peut satisfaire l'équation (2) à n'importe quel degré de perfection désiré, les principales limitations concernant l'exr. : tude du circuit étant d'ordre pratique, soit la complexité du ■" cuit et le coût qui en résulte. La meilleure manière d'examiner comment le circuit satisfaa 30 l'équation (2) est d'étudier le fonctionnement du circuit d'at. : dans un décalage "point à esrace" nuis dans un décalage "espace /-s - -p "f" Décalage "point à espace" .1 la réception d'un décalage "point à espace", le transf = " 35 l'onde de sortie est instantanément commuté du compteur 33 au teur 31. Ce dernier effectue le prochain passage à zéro d'ans 1: . de sertie en comptant à partir du compte qui existait dans le c-o teur 31 au moment du décalage de donnée au compte trente. Dans l'intervale de temps compris entre le précédent passa. 40 à zéro et le décalage de donnée, le compteur de cycles 31 a reou 11378 ii 20^710 des comptes à la fréquence de quart d'horloge. Cette entrée de comp tes au compteur 31 avait peur effet de réduire le nombre de comptes qui pourraient se produire dans le compteur 31 entre le moment du décalage de donnée et le passage suivant à zéro. Pratiquement, le 5 temps qui s'écoulait du décalage de donnée au passage suivant à zéro diminuait proportionnellement au temps réel s'écoulant entre le passage précédent à zéro et le décalage de donnée. Le compte au compteur 31 au moment d'un décalage de donnée "point à espace" multiplié par la période de demi-horloge, égale avec une bonne approxi 10 matien, la moitié du temps Ts• Ainsi, au moment d'un décalage de donnée "point à espace", le laps de temps suivant le décalage de donnée jusqu'au passage suivant à zéro, sera la demi-période haute fréquence (un compte complet de trente dans le compteur 31 à la fré quence de demi-hcrloge) réduite par le temps 1/2 . Ts. 15 Par contraste, le terme entre crochets de l'écuaticn (2) veut que le laps de temps entre le décalage de donnée et le passage suivant à zéro soit la demi-période haute fréquence réduite par 30/56. Ta. Le degré de déviation entre la performance du circuit et les conditions requises par l'équation (2) réside seulement dans le 20 fait que le laps de temps entre le décalage de donnée et le passage suivant à zéro est la demi-période haute fréquence réduite par l/2 . Ts alors qu'il devrait être la demi-période haute fréquence réduite par 30/56 . Ts. Somme cette déviation apparaît dans le coéfficient de Ts dans 25 l'expression entre crochets de l'équation (2), on voit que la déviation augmente en même temps que Ts. Ainsi, lorsque Ts est égal à zéro (le décalage de donnée coïncidant avec le passage à zéro), le circuit de l'invention satisfait exactement l'équation (2). par contre, si le décalage de donnée a lieu au compte cinquante-cinc du 30 compteur 31, le temps Ts est aussi grand qu'il peut l'être sans coïncidence d'un décalage et d'un passage à zéro effectué par le compteur 33. C'est à ce point que se produit la déviation maximale entre les performances du circuit et les conditions de l'équation (2). 35 Si un décalage de donnée se produit à ce point de déviation maximale, le compteur 31 prend le contrôle de l'onde de sortie et n'effectue pas le passage suivant à zéro jusqu'à ce qu'il reçoive trois comptes à la fréquence de demi-horloge ou, plus exactement, jusqu'à ce que deux périodes et demie ou moins, de fréquence de de-40 mi-horloge se soient écoulées, fin se référant encore à 1'équation(2) 11378 12 20^710 le temps Ts au moment d'un tel décalage de donnée est celui qui est nécessaire peur cinquante-sept comptes du compteur 33, c'est-à-dire cinquante-sept périodes de la fréquence de demi-horloge. D'après cette équation, le temps optimum qui suit un tel décalage doit être 5 30 -30/56 . 57 = 0,5 période de fréquence de demi-horloge. La déviation maximale par rapport à l'intervale idéal entre des passages à zéro bordant un décalage "point à espace" est par conséquent de deux périodes de fréquence de demi-horloge. Comme cette dernière fréquence est 50 fois plus grande que la sortie haute fréquence qui 10 suit un décalage "point à espace", la déviation par rapport à un passage à zéro idéal sans vascillement, n'est pas plus grand que deux parties en 60, c'ést-à-âire 3,3 >. Décalage "espace à point". Lorsque le décalage s'effectue d'un espace à un point, le ccmp-15 teur 31 contrôle l'onde de sortie précédant immédiatement le décalage de donnée et dès réception d'un contrôle de décalage de l'onde de sortie, ce compteur est commuté sur le compteur 33. Quel que soit le moment où le décalage de donnée a lieu, le laps de temps entre l'instant du décalage et le prochain passage à zéro pendant 20 la production d'une onde de sortie haute fréquence représentant une entrée "espace" (et le comptage peut aller jusqu'à soixante), deux faits opératoires peuvent se produire. Un décalage "point à espace" pourrait avoir lieu quand le compte du compteur 33 est inférieur à cinquante-six et dans ce cas, le compteur 33 doit alors compter à 25 cinquante-six à la fréquence de demi-horloge, afin d'effectuer le passage suivant à zéro. D'autre part, un décalage de donnée pourrait avoir lieu entre les comptes cinquante-six et soixante du compteur 33, après quoi le décalage de donnée établit immédiatement la porte I'I0N-ET 82 par le conducteur 80, opérant ainsi un passage im-30 médiat à zéro de l'onde de sortie. La nature de la déviation décrite en ce qui concerne un décalage "point à espace" était la production d'un passage retardé à zéro dans l'onde de sortie suivant un décalage. Une déviation peut aussi se produire dans un décalage "espace à point", mais dans ce 35 cas, la déviation est un passage prématuré à zéro qui suit le décalage de donnée. La déviation maximale a lieu lorsque le compteur 33 est au compte cinquante-six et le compteur 31 au compte vingt-huit. Si un décalage "espace à point" devait avoir lieu ensuite, le compteur 33 effectuerait immédiatement un passage à zéro dans l'onde de 40 sortie. Toutefois, on a vu que l'équation (2) exige qu'un passage 70 11378 204^710 1.70 lu 3c '.~ r r* j * u. g .i c "* • .ci -1 ~ _ -n - o "• r. ,'"> .ri '"• o 55 ne 5, -•- r o 13.; ■3,2 ,.. .rc- ?r a écrit est m. vu ?cur orcàulre des on-zss i eu s.'i c s, ci." ne ùôc .u : eoiio j i.C.1 cl 6 2' I* à ■ VI ^ C 3 3 y C CJ.3 "P'J.'. P ~Z> é 2.1 j a • ;, la f ri eu 3.1 ce d'horio .*3 maîtresse est )ie3oélectri.~ue résonant -35 i J :ycles. De cycles et les simuaux adulée sont: 1.143 et courra, déduire de ce "i93 a.9 sortie .. ' ut s et c "■apropriéas - !•-. tr-5:ier.:i: Pour des raisons pratira? commandée par un crietnl 15 ce fait, le si mal de demi-horloge est ae de sortis de pointe et d'escaces à fréoue 2.133 cycles resoectivere.it. L'homne du -qui précède, toutefois, que l'en pourrait appliquer des fréquences d'horloge différentes et des capacités de compteurs différentes a-20 fin de serrer davantage 1'approxisation des performances du circuit, notaient pour l'absence de ve.scillessn.ts, par rapport à ce que 1' on obtient avec le circuit décrit. Ainsi, les fréquences l'horloge et les capacités de compteurs utilisées couvent être réglées de manière à atteindre n'importe quel degré de contrôle du vascillement. 25 II faut aussi noter que le circuit en question peut être adapté à n'importe quel rapport de fréquences de sortie. L'homme du métier reconn aîtra en outre que, dans les cas où le rapport des signaux de sortie à fréquence modulée peut être exactement 2:1,] 30 duire un décal" corne les vase il1 amants, car il ne :e du raooort ies ca.r cités de comptage :e; cc:.v. tours 5.3 et 33 .ut les oa : 1. âans c = s : ire ;nst-.m. ce - spéciales, les dsux c-xonteu comptent toujours à 1 sur niveau final pr j ; iter .ir. I c me::t et eu ccnc équeuce, 1 'un des doux compteurs :,ev I-'ar exo .. :1s , si un r cep table •: our un nos:e récapteur j;o. um 4C .: rati :uem ont exempt de va seulement s c rut î-tre aster. 3 circuit décrit est facilement adaptable tour pro-:*s de fréquence prati que : m:t parfait eu oa -ai con- ■ ::î'i i - a "'t- ~ a - 53 co.: cités de co..:otag; iit is mouvant être f"oilom-:v ou , l'un des doux corn: mot de fréquences . :uror.'iu . : 1 est ac-froouen.ee:." 70 11378 11 2044: J) :eur c:: 'utilisant qu'un seul si mal d'noria -s, un seul : do d t.". i-r.c r 1 3 *c ; v u : s oui co '.v: t .ur i3 cvcles . C o ","e cire d'nori- -il.- - :r.l'cles ez vr. seul co'.iqcsur cq:la: oouveno - " ••ti] iaêc rcur réaliser au transmetteur a i j.jj.il-r.-e de iTé.-.u pratiquer.: nr.t e:-:e:vçt de vescillements. Lorsque le ra ,ocrû de :r-t- 10 ruences de sortie désiré ne peut "cas concorder avec le ruo"o~q est dé.'à disponible au:: sources â'horlo.res, il faut alors pv . un second coupteur de cvcles pour réaliser les oerformnces circuit exempt de vascillements. 11378 15 2044710 REVENDICATIONS 1. Circuit destiné à traduire un décalage de signal d'entrée de données entre un premier niveau et un second niveau de signaux en un décalage de signal de sortie à fréquence modulée entre deux 5 fréquences, caractérisé par un dispositif générateur de signaux d' horloge (10,12,15); par un organe compteur (31,33) aménagé de manière, en réponse aux signaux d'horloge qu'il reçoit, à progresser d'un état zéro à un état de sortie auquel il engendre un signal de sortie, soit à une première vitesse de progression, soit à une se-10 conde vitesse suivant que le signal d'entrée est au premier ou au second niveau respectivement, ledit organe compteur étant prévu pour passer d'une vitesse de progression à l'autre, à un moment donné de son comptage complet dans le cas où le signal d'entrée change de niveau au cours de ce comptage; par un dispositif de sortie de 15 signaux (98) comportant deux états et répondant à un signal de sortie de l'organe compteur afin de changer son état de signal; et par des moyens susceptibles de répondre à un signal de sortie de l'organe compteur pour ramener ce dernier à son état zéro. 2. Circuit selon la revendication 1, dans lequel le disposi-20 tif générateur de signaux d'horloge est aménagé de manière à engendrer des premier et second signaux d'horloge dont le rapport de fréquence est égal au rapport de fréquences des signaux de sortie, caractérisé par le fait que l'organe compteur comprend un compteur simple auquel, en fonctionnement, le premier ou le second signal 25 d'horloge est appliqué suivant que le signal d'entrée est au premier ou au second niveau. 3. Circuit selon la revendication 1, caractérisé par le fait que le dispositif générateur de signaux d'horloge est aménagé de manière à engendrer un premier, un second et un troisième signal d' 30 horloge, la fréquence du premier étant égale à celle du second multipliée par un premier multiplicateur, la fréquence du second signai d'horloge étant égale à celle du troisième signal d'horloge multipliée par approximativement le premier multiplicateur et en ce que l'organe compteur comprend un premier (31) et un second (33) 35 compteurs produisant chacun un signal de sortie cu~nd ils atteignent un compte prédéterminé, le compte prédéterminé du second compteur (33) étant égal au compte prédéterminé du premier compteur (31) multiplié par approximativement le premier multiplicateur; le circuit comportant en outre des organes d'entrée (22,24, 34-38) répon-40 dant au premier niveau du signal d'entrée de données rcur appliquer 11378 16 2044710 le second signal d'horloge au premier compteur (31) et pour appliquer simultanément ledit premier signal d'horloge au second cocvd-teur (33); les organes d'entrée (22,24, 34-38) répondant au second niveau du signal d'entrée de données pour appliquer le second si-5 gnal d'horloge au second compteur (33) et pour fournir simultanément le troisième signal d'horlcge au premier compteur; les organes de sorties (96) répondant à un signal de sortie provenant de l'un ou l'autre des premier et second compteurs; un dispositif inhibiteur (56) étant prévu pour arrêter un signal de sortie du second 0 compteur(33) chaque fois que le second signal d'horloge est appliqué au premier compteur (31). 4. Circuit selon la revendication S, caractérisé par le fait que le compte prédéterminé du premier compteur (31) est trente, que le compte prédéterminé du second compteur (33) est c in quant e- 5 six et que ledit multiplicateur est deux. 5. Circuit selon l'une quelconque des revendications précédentes, caractérisé par le fait que l'organe de sortie de signaux comprend un circuit bistable (98) disposé de manière à engendrer un signal en onde carrée qui constitue ledit signal de sortie à 0 fréquence modulée.