L'invention concerne un procédé de réglage de l'amplitude d'un signal de chrominance démodulé par un montage connu sous le nom de "détecteur à coincidence à double alternance, lui-meme précédé d'un montage dit "limiteur d'amplitude", ledit détecteur à coincidence comportant entre autres deux groupes de deux transistors parcourus par des courants instantanés dont la somme est constante. L'invention concerne également un dispositif pour la mise en oeuvre du procédé précité, coopérant avec un montage détecteur à coincidence comportant notamment quatre transistors dont les col- lecteurs sont reliés deux à deux pour constituer les deux bornes de sortie dudit montage. I1 est généralement nécessaire, sur un récepteur de télévision en couleurs, de disposer d1 un réglage manuel de l'amplitude des signaux de chrominance EB-Ey et ER'Ey' de façon à modifier la saturation des cculeurs de l'image reçue ; il est alors impératif de veiller à ce que ledit réglage n'ait aucune influence sur la valeur de la composante continue desdits signaux ce qui produirait un décalage inadmissible du niveau du noir à chaque manoeuvre de la commande de saturation. De plus, dans le cas particulier d'une image transmise suivant le système SECAM, le temps de rétablissement de la composante continue après chaque séquence de suramplification des lignes d'identification de couleurs pendant le retour trame entrainerait une dégradation de la partie supérieure de l'image. De nombreux circuits à éléments discrets permettent un con tr2le efficace de la saturation de couleurs sans apparition des effets secondaires gênants précités ; toutefois, la structure même desdits circuits les rend à peu près impossible à intégrer de façon rationnelle. Un des buts de la présente invention est la réalisation d'un dispositif intégrant les fonctions limiteur, détecteur, variateur d'amplitude et amplificateur pour les deux voies de chrominance "bleu" et "rouge" d'un récepteur de télévision. Selon l'invention, le procédé de réglage de l'amplitude d'un signal de chrominance démodulé par un montage connu sous le nom de détecteur à coincidence à double alternance", lui-même précédé d'un montage dit "limiteur d'amplitude", ledit détecteur à coin cidence comportant entre autres deux groupes de deux transistors parcourus par des courants instantanés dont la somme est constante, est notamment remarquable en ce que lesdits courants sont amenés à traverser deux autres groupes de deux transistors constituant un double amplificateur différentiel à gain ajustable au moyen d'une tension continue variable appliquée entre deux groupes d'électrodes de commande réunies deux à deux desdits transistors. De cette façon, la variation entre zéro et une valeur déterminée de la tension continue variable fait varier symétriquement entre zéro et un maximum, de part et d'autre d1 une valeur stable de courant, les courants instantanés parcourant l'un ou l'autre groupe de transistors. La chute de tension aux bornes d'une résistance insérée dans l'ur. des groupes de transistors est intégrée au moyen d'un condensateur, ce qui permet de recueillir une tension constituant le signal de chrominance démodulé. Egalement, selon l'invention, le dispositif pcur la mise en oeuvre du procédé précité, coopérant avec un montage détecteur à coincidence comportant notamment quatre transistors dont les collecteurs snt reliés deux à deux pour constituer les deux bornes de sortie dudit montage, est notamment remarquable en ce que lesdites bornes sont reliées aux émetteurs réunis deux à deux de deux groupes de transistors dont les collecteurs, croisés deux à deux et réunis par une résistance, constituent les bornes de sortie du dispositif selon l'invention, les bases des deux groupes de transistrs, également croisées deux à deux, mais en sens invez se de celui des collecteurs, étant connectées, l'une au curseur t::n pctenti mètre disposé entre les deux bornes de même polarité de deux sources de tension continue possédant une borne commune, et l'autre à une extrémité dudit potentiomètre. Une telle structure ne comportant que des transistors, des résistances et un seul condensateur de faible valeur permet une intégration aisée de l'ensemble du dispositif. La description qui va suivre en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente le schéma synoptique d'un circuit démodulateur amplificateur fournissant à partir de deux sous-porteuses de chrominance deux signaux de différences de couleurs réglables en amplitude. La figure 2 représente le schéma de principe de l'une des voies de démcdulation-amplification de la figure 1. La figure 3 représente la forme des courants en différents endroits du variateur selon l'invention lorsque l'amplitude de sortie est maximale. La figure 4 représente la forme des courants lorsque l'amplitude de sortie du variateur est de valeur moyenne. La figure 5 représente la forme des courants lorsque l'amplitude de sortie du variateur est nulle. Sur la figure 1, deux bornes d'entrée actives la et 2b, et passives 2a et lb sont reliées à deux circuits limiteurs 3a et 3b munis chacun de deux bornes de sortie 4a, 4b et 5a, 5b. Les bornes de sortie 4a et 4b des circuits limiteurs 3a et 3b sont respectivement reliées à deux réseaux déphaseurs 6a et 6b d'une part, et à une première entrée de deux circuits détecteurs 7a et 7b d'autre part, les bornes de sortie 5a et 5b étant par ailleurs respectivement réunies à une deuxième entrée desdits circuits détecteurs. Deux bornes de sortie 8a et 8b des réseaux déphaseurs 6a et 6b sont respectivement reliées à une troisième entrée des circuits détecteurs 7a et 7b. Deux bornes de sortie 9a, 9b et 10a, lOb de chacun des circuits détecteurs 7a et 7b sont respectivement reliées à deux circuits variateurs d'amplitude lla et llb munis chacun de deux bornes de sortie 12a, 12b et 13a, 13b. Les bornes de sortie 12a, 12b et 13a, 13b des circuits variateurs d'amplitude lla et llb sont repectivement reliées à deux circuits adaptateurs-amplificateurs 14a et 14b munis chacun d'une borne de sortie 15a et 15b. Un circuit 16 d'alimentation en tension est muni d'une borne commune 17 reliée à une masse 18 et de six bornes 19, 20, 21, 22, 23 et 24 connectées respectivement aux circuits limiteurs 3a et 3b, aux circuits détecteurs 7a et 7b, aux circuits variateurs d'amplitude lla et llb et aux circuits adaptateurs-amplificateurs 14a et 14b. Les signaux de sous-porteuse de chrominance issus du circuit permutateur (dans le cas où l'émission reçue est codée suivant le système SECAM) sont appliqués, après éorêtage par les circuits limiteurs 3a et 3b directement aux circuits détecteurs à coincidence 7a et 7b dtune part, et à ces memes détecteurs par l'inter~ médiane des réseaux déphaseurs 6a et 6b, d'autre part. Les signaux démodulés issus des circuits détecteurs 7a et sont appliqués aux variateurs d'amplitude lla et llb selon l'invention, ladite variation d'effectuant au moyen d'une tension continue réglable appliquée conjointement auxdits variateurs. Après passage dans les circuits adaptateurs-amplificateurs 14a et 14b, on obtient entre les bornes 15a et 15b et les bornes 17 reliées à la masse 18, des signaux de différences de csuleurs et F - réglables en amplitudmais dont la valeur de la composante de tension continue reste rigoureusement constante. Sur la figure 2, dont les références sont communes à la figure 1, le circuit limiteur 3a comporte un premier transistor 26 de type NPN dont la base est reliée à la borne positive 24 dune source de tension Vbl dont le pôle négatif est relié à la borne 17 faisant partie de la masse commune 18. L'émetteur du transistor 26 est relié par une résistance 27 à la masse 18, tandis que le collecteur est connecté aux deux émetteurs réunis de deux transistors 28 et 29 de type NPN. La base du transistor 28 est reliée à la borne d'entrée passive 2a d'une part, et à la borne positive 19 dtune source de tension b2 dont le pôle négatif est réuni à la masse 18 d'autre part.La base du transistor 29 est couplée à la borne d'entrée active la par le condensateur 30, une induc tance de choc 31 étant par ailleurs disposée entre les bases des transistors 28 et 29. Les collecteurs des transistors 28 et 29 sont reliés tout à la fois par deux résistances 33 et 34 à'un conducteur positif 32 réuni à la borne positive 20 d'une source de tension Vb3 dont le pôle négatif est réuni à la masse l et aux bases de deux transistors 35 et 36 de type NPN. Les collecteurs des transistors 35 et 36 sont directement réunis au conducteur positif 32, tandis que les émetteurs, qui constituent les bornes de sortie et 5a, sont respectivement reliés à la masse 18 par deux résistances 37 et 38. Le fonctionnement du limiteur 3a est bien connu : l'amplificateur différentiel constitué par les transistors 28 et 29 est alimenté par le transistor 25 monté en générateur de courant ; la sous-porteuse de chrominance est appliquée entre les bases des transistors 28 et 29, le signal écrêté étant recueilli entre les collecteurs pour être appliqué aux bases des deux transistors 35 et 36 montés en émetteur-suiveur. Le réseau déphaseur 6a comporte un premier condensateur 39 disposé entre la borne de sortie 4a et le point commun d'une cellule LCR constitué par une inductance 40, un second condensa- teur 42 et une résistance 1 montés en parallèle, autre point commun de ladite cellule étant relié au conducteur positif 32. La borne de sortie 8a du réseau déphaseur est constituée par le point commun à la cellule LCR et au condensateur 39. Le détecteur à colncidence 7a comporte un transistor 43 de type NPN dont l'émettéur est relié à la masse 18 par une résistance 44, la base étant connectée directement à la borne 24. Le collecteur du transistor 43 est réuni au point commun à deux résistances 45 et 46 disposées entre les émetteurs de deux transistors 47 et 48 de type NPN dont les bases sont respectivement reliées aux bornes de sortie 4a et 5a du circuit limiteur 3a. Le collecteur du transistor 47 est relié aux émetteurs réunis de deux transistors 49 et 50 de type NPN ; de la même façon, le collecteur du transistors 48 est relié aux émetteurs réunis de de deux autres transistors 51 et 52, également de type NPN. Les bases réunies des transistors 50 et 51 sont reliées au conducteur positif 32, tandis que les bases réunies des transistors 49 et 52 sont connectées à la borne de sortie 8a du réseau déphaseur 6a. Les collecteurs réunis des transistors 49 et 51 constituent la première borne de sortie 9a du détecteur, la seconde borne 10a étant connectée aux collecteurs réunis des deux autres transistors 50 et 52. Le fonctionnement du détecteur à coSncidence 7a est également bien connu : le signal direct issu du limiteur 3a est appliqué entre les bases/ e et $ s, Wnis que le signal dépnasé est appliqué aux bases réunies des transistors 49 et 52. Les impulsions de courant de rapport cyclique variable circulant dans les collecteurs réunis des transistors 49-51 et les collecteurs réunis des transistors 50-52 constituent alors les signaux de chrominance démodulés. Le variateur d'amplitude lla selon l'invention comporte un premier groupe de deux transistors 53 et 54 de type NPN dont les émetteurs réunis sont reliés à la borne de sortie 9a du détecteur 7a, et un second groupe de deux transistors 55 et 56 de type NPN dont les émetteurs réunis sont reliés à la borne de sortie 10a dudit détecteur. Les bases réunies des transistors 53 et 56 sont reliées par une résistance 57 au curseur d'un potentiomètre 58 disposé entre les bornes 21 et 22 constituant respectivement le pôle positif de deux sources de tension Vb4 et Vb5 dont les pales négatifs sont réunis à la borne 17 faisant partie de la masse commune 18. Par ailleurs, les bases réunies des transistors 54 et 55 sont reliées par une résistance 59 aux bases des transistors 53 et 56 d'une part, et à la borne 21 d'autre part. Les collecteurs réunis des transistors 53 et 55, reliés à la borne 22 constituent la première borne de sortie 12a du variateur, tandis que les collecteurs réunis des transistors 54 et 56, reliés à la borne 22 par une résistance 60, constituent la seconde borne de sortie 13a. Un condensateur intégrateur 61 est disposé aux bornes de la résistance 60. Le fonctionnement du variateur d'amplitude selon l'invention peut être expliqué à l'aide des figures 3, 4 et 5 qui représentent la forme des courants impulsionnels circulant en différents endroits dudit variateur pour différentes amplitudes de sortie. Dans un but de simplification, les courants impulsionnels sont représentés de durées égales sur les trois figures. Les courants 62 et 63 issus du détecteur à coinoidence 7a par les bornes 9a et 10a sont d'amplitudes égales et constantes, mais de sens de variation opposés en raison du fonctionnement alternativement conducteur et bloqué des deux groupes de transistors 49-51 et 50-52. Les bases des transistors 54 et 55 sont polarisées de façon fixe par la source de tension Vb4, tandis que les bases des transistors 53 et 56 sont polarisées de façon variable à l'aide du potentiomètre 58 de réglage d'amplitude : lorsque le curseur dudit potentiomètre est du côté de la source Vb5, qui est plus positive que la source Vb4, les transistors 53 et s6 sont très conducteurs et la quasi totalité des courants 62 et 63 circulent depuis la source Vb5 dans lesdits transistors (courants 64 et 65 figure 3). Dans ces conditions, le courant 68 (figure 3) qui circule dans la résistance 60 est pratiquement de même amplitude que le courant 65. Lorsque le curseur du potentiomètre 58 est dans une position intermédiaire, les transistors 53 et 56 sont moins conducteurs et les courants 62 et 63 se partagent inégalement entre les transistors 53 et 56 d'une part (courants 69 et 70, figure 4) et les transistors 54 et 55 d'autre part (courants 71 et 72, figure 4). Le courant 73 (figure 4) qui circule dans la résistance 60, représente alors la somme algébrique des courants circulant respectivement dans les transistors 54 et 56. En comparant le courant 68 de la figure 3 et le courant 73 de la figure 4, on peut voir que ce dernier est d'une amplitude deux fois moindre et que cette réduction s'est effectuée de part et d'autre d'une valeur médiane de courant 74. Lorsque le curseur du potentiomètre 58 est du côté de la source Vb4, les polarisations des que transistors 53, 54, 55 et 56 sont égales et les courants 62 et 63 se partagent également entre eux (respectivement courants 75-76 et 77-78, figure 5) ; il en résulte que la somme algébrique des courants impulsionnels dans la résistance 60 est nulle et que celle-ci est alors parcourue par un courant continu égal à la valeur médiane 74 (figure 5). On peut voir dans ces conditions que la manoeuvre du potentio- mètre 58 permet de faire varier l'amplitude du signal de sortie depuis un maximum åusqutà une valeur nulle en étant toujours rigoureusement centré sur le courant médian de référence 74. De façon non représentée, il est possible d'inverser la polarisation des signaux de sortie ; il suffit de polariser négative- ment les bases des transistors 53 et 56 par rapport à celles des transistors 54 et 55. Le courant instantané circulant dans la résistance 60 a pour expression dans laquelle I43 est le courant collecteur du transistor 43, th la tangente hyperbolique, VT = KT ~ 25 mV à 200 C, VE1 la tension w instantanée entre les bases des transistors 47 et 48, VE2 la tension instantanée entre les bases des transistors 49-52 d'une part, et 50-51 d'autre part, et VE3 la tension réglable de commande de gain appliquée entre les bases des transistors 53-56 d'une part et 54-55 d'autre part. Comme en montage base commune a-1, on peut voir que lorsque VE2 = O, le courant de sortie I60est pratiquement égal à I43/2, qui représente le courant médian de référence. Pour une valeur de VE3 différente de zéro, le courant instantané varie symétriquement de part et d'autre du courant de référence pour atteindre sensiblement à la limite la valeur de Un condensateur 61 intègre les variations de courant dans la résistance 60 en une tension variable constituant le signal démodulé de chrominance qui est disponible entre les bornes 12a et 13a. L'adaptateur-amplificateur 14a comporte un premier transistor 80 de type NPN dont la base est reliée à la borne 24, et dont émetteur est réuni par une résistance 81 à la masse 18. Les collecteur et base d'un second transistor 82 de type NPN, sont respectivement reliés aux bornes 12a et 13aide sortie du signal démo dulie. L'émetteur du transistor 82 est relié par une résistance 83 à la connexion commune au collécteur du transistor 80 et a' l'émet- teur d'un troisième transistor 84 de type NPN dont la base, découplée à la masse 18 par un condensateur 85, est réunie au conduc- teur positif 32. Le collecteur du transistor 84, qui constitue la borne de sortie 15a du signal démodulé, est relié ar une résistance 86 à la borne positive 23 d'une source de tension Vb6 dont le poule négatif est réuni à la masse commune 18. L'adaptateur 14a permet d'obtenir entre la base 15a et la masse le signal démodulé amplifié, ou en l'absence de modulation, une tension continue stable constituant le niveau de référence ; la combinaison de l'étage émetteur suiveur 82 et du montage en base commune 84 permet une compensation efficace des dérives de la tension Vbe de chacun des transistors en fonction des variations de température. De façon non représentée, le potentiomètre 58 commande simultanément les deux voies de chrominance afin d'obtenir une variation égale sur celles-ci. Dans un but de simplification, les diverses tensions d'alimentation du dispositif de Vbl à Vb6, ont été représentées par des bornes d'alimentation extérieures ; en réalité, elles sont pour une part fournies à partir-du bloc d'alimentation 16 faisant par- tie de l'ensemble du circuit intégré qui comprend tous les éléments du schéma synoptique de la figure 1 à ltexclusion des réseaux déphaseurs 6a et 6b, et d'éléments tels que linductance 31 et le potentiomètre 58. A titre d'exemple, le circuit intégré incorporant le disposée tif de réglage d'amplitude suivant l'invention présente les caractéristiques suivantes Vb5 = 12,5 V IVb5 # 19 mA Vb6 = 20 V IVb6 # 1,5 mA Résistance de charge = 12 K# Puissance dissipée = 250 mW Tension HF d'entrée : nominale = 1 V crête à crête maximale = 2 V Taux de limitation : # 20 dB (variation de la tension d'entrée correspondant à une variation delO ss du signal de sortie) Amplitude du signal de sortie EB-EY pour une excursion de + 230 KHz du signal d'entrée correspondant : nominale = 5,4 V minimale = 4,3 V maximale = 6,7 V Amplitude du signal - pour une excursion de + 230 z : - 350 KHz : + 500 KHz : ss Linéarité du signal ER-Ey pour une excursion de + 280 KHz : + 350 KHz : - 500 KHz : 5 % Dérive du niveau de référence en fonction de la commande de gain: % Dérive du niveau de référence pour # t de 25 à 60 C : -REVENDICATIONS 1.- Procédé de réglage de l'amplitude d'un signal de chrcmi- nance démodulé par un montage connu sous le nom de "détecteur à coincidence à double alternance", lui-même précédé d'un montage dit "limiteur d'amplitude" ledit détecteur à colncidence ccmpor tant entre autres deux groupes de deux transistors parcourus par des courants instantanés dont la somme est constante, caractérisé en ce que lesdits courants sont amenés à traverser deux autres groupes de deux transistors constituant un double amplificateur différentiel à gain réglable au moyen d'une tension continue variable appliquée entre deux groupes d'électrodes de commande réunies deux à deux desdits transistors. 2.- Dispositif pour la mise en oeuvre du procédé selon la revendication 1, coopérant avec un montage détecteur à coinciez dence comportant quatre transistors dont les collecteurs sont reliés deux à deux pour constituer deux bornes de sortie dudit montage, caractérisé en ce que lesdites bornes sont reliées aux émetteurs réunis deux à deux de/groupes de transistors dont les collecteurs croisés deux à deux et réunis par une résistance, constituent les bornes de sortie du dispositif selon l'invention, les bases des deux groupes de transistors, également croisées deux à deux, mais en sens inverse de celui des colleçteurs, étant connectées, l'une au curseur d'un potentiomètre disposé entre les deux bornes de même polarité de deux sources de tension con tinue possédant une borne commune, et l'autre à une extrémité dudit potentiomètre. 3.- Dispositif selon la revendication 2, caractérisé en ce qu'un condensateur est disposé en parallèle sur la résistance. 4. Dispositif selon l?une des revendications 2 et 3, carac térisé en ce qu'une résistance est disposée entre les bases réu nies deux à deux de deux groupes de transistors. 5.- Dispositif selon l'une des revendications 2 à 4, carac térisé en ce que l'un des groupes de collecteurs croisés est réuni à l'autre extrémité du potentiomètre. 6.- Dispositif selon l'une des revendications 2 à 5, carac térisé en ce qu'un des bornes de sortie est reliée au collecteur d'un transistor. 7.- Dispositif selon l'une des revendications 2 à 6, carac térisé en ce que l'autre borne de sortie du dispositif est reliée à la base d'un transistor. su 8. Dispositit' selon l'une des revendicati ns 2à 7, caracterise en ce qu'il @@@@ @@@@@@@@@@@@