.2094025 La présente invention se rapporte à un convertisseur numérique-analogique sans échelle de comptage, et concerne plus précisément un procédé et un montage pour convertir des signaux d'entrée numériques en signaux de sortie analogiques en utilisant des techniques basées sur la largeur des impulsions. 5 Nombreuses sont, en électronique, les applications exigeant une conver sion analogique-numérique ou inversement. En général, à mesure que les montages électroniques deviennent de plus en plus compliqués et élaborés, il se pose continuellement le problème de la réalisation de convertisseurs qui soient petits, fiables et légers. En particulier, la technique a pendant long-10 temps cherché à subminiaturiser ces montages, chaque fois que cela est possible et, notamment, lorsque les convertisseurs sont installés à une certaine distance, à des stations terminales ou la subminiaturisation est essentielle. Un exemple d'une telle situation est le cas où les convertisseurs sont utilisés dans des systèmes de transmission de données opérant en multiplex afin de 15 simplifier le ciblage et d'alléger le poids des installations. De plus, la technique s'est continuellement efforcée de développer des convertisseurs numériques-analogiques satisfaisants en tirant profit de la technologie MOS et un certain nombre de convertisseurs numériques-analogiques utilisant cette technique existent. Toutefois, en général, ces convertisseurs 20 exigent l'utilisation de réseaux ohmiques en échelle et d'un amplificateur pour réaliser le mode de décodage adopté. Or, ces composants sont encombrants et relativement coûteux, à quoi s'ajoute le fait qu'ils risquent souvent de dégrader la fiabilité du convertisseur. Il est possible que les dimensions de l'échelle soient, au mieux, égales à celles de. la partie restante du conver-25 tisseur mais en général, elles sont plus grandes, selon le mode de fabrication et la précision exigée. En conséquence, un objectif, constant de- la technique est de développer un convertisseur numérique-analogique utilisant la technologie MOS et qui ne nécessite pas l'emploi d'un réseau de comptage à résistances classique. 30 De plus, on désire produire un convertisseur numérique-analogique qui ne dépende pas de composants critiques, tels que des résistances et des condensateurs de précision, de sorte que ce montage peut se prêter automatiquement.a la fabrication sous la forme d'une plaquette monolithique. Un tel mode de fabrication favorise la vitesse de fonctionnement avec de faibles consommations 35 d'énergie. De plus, un problème constant dans le développement des convertisseurs numériques-analogiques qui utilisent des intégrateurs est de réaliser un montage dans lequel le signal de sortie analogique soit indépendant des variations de la constante de temps d'intégration, de la tension de compensation de l'am-40 plificateur de sortie et des variations de gain. On désire également éviter le 71 17565 2 2094025 recours à des composants adaptés ou appariés, tels que des paires de résistances ou de condensateurs, et pouvoir utiliser des composants dont les valeurs peuvent présenter des variations importantes par rapport à leur valeur nominale sans avoir une influence nuisible sur la précision du montage. En outre, compte 5 tenu des contraintes ci-dessus, un objectif spécifique de la technique est de développer un convertisseur qui réalise une conversion de nombres à bits multiples à des vitesses élevées. En conséquence, l'un des buts de la présente invention est de réaliser un convertisseur numérique-analogique sans échelle de comptage. 10 Un autre but de l'invention est de réaliser un convertisseur numérique- analogique qui utilise la technologie MOS et qui soit adapté à être fabriqué sur une plaquette monolithique. L'invention se propose également de réaliser un convertisseur numérique-analogique de ce genre ayant une résolution de 12 bits avec une précision de 15 +0,1%. L'invention vise également de réaliser un convertisseur numérique-analogique ayant une faible consommation d'énergie et pouvant opérer dans une gamme étendue de températures. L'invention se propose encore de réaliser un convertisseur numérique-analo-20 gique qui n'utilise pas d'échelle à résistance, pas de composants appariés ou de composants ayant des tolérances critiques. Enfin, l'invention se propose de réaliser un convertisseur numérique-analogique qui se prête à une construction hybride. Pour résoudre les problèmes de la technique antérieure et pour apporter 25 une solution à ces problèmes, compte tenu des contraintes exposées ci-dessus, la présente invention a pour objet un convertisseur numérique-analogique sans échelle de comptage qui comporte dés moyens pour recevoir un signal d'entrée numérique et des moyens pour engendrer un signal analogique sous la forme d'une impulsion dont la largeur est une fraction de celle d'une impulsion 30 maximale ou totale prédéterminée, la largeur de cette impulsion étant représentative, de la- grandeur du signal d'entrée numérique. Un intégrateur est prévu pour engendrer un signal de sortie'analogique qui est, lui aussi, une représentation du signal d'entrée. Une source de potentiel de référence est appliquée à l'entrée de l'intégrateur pendant une période de temps déterminée par la 35: largeur de l'impulsion produite par le générateur de signaux analogiques. Sur ordre, le signal de sortie analogique de l'intégrateur est reçu et est conservé par des moyens de conservation comprenant un condensateur de charge. Le signal de sortie de ces moyens de conservation constitue le signal de sortie analogique du convertisseur. Ce signal- de sortie anàlogique est continu et est mis 40 àr jour à chaque cycle''de conversion. Le signal de sortie analogique est aussi 71 17565 3 2094025 appliqué, par un circuit de rétroaction, à l'entrée de l'intégrateur,- sur ordre, pendant une période de temps égale au temps d'intégration total ou, en d'autres termes, à la largeur maximale de l'impulsion de signal. En fonctionnement, le potentiel de référence est d'abord appliqué à l'en-5 trée de l'intégrateur pendant une période de temps égale à la largeur de l'impulsion représentant le signal d'entrée numérique. A la.fin de cette intégration, le signal de sortie de l'intégrateur est reçu et est conservé dans les moyens de conservation. Le signal de sortie des moyens de conservation, qui constitue le signal de sortie du convertisseur, est alors appliqué à l'entrée 10 de l'intégrateur pendant une période de temps égale au temps d'intégration total. Le signal de sortie analogique est intégré par l'intégrateur, de sorte qu'à la fin de cette intégration, lejsignal apparaissant à la sortie de celui-ci est nominalement égal à zéro. La différence entre le signal de sortie de l'intégrateur, à ce point, par rapport à zéro, représente l'erreur du signal. 15 de sortie du convertisseur. Ce cycle est ensuite répété en partant avec le signal d'erreur présent à la sortie de l'intégrateur. Il en résulte que lors de la mise à jour du signal contenu dans les moyens de conservation, le signal d'erreur s'additionne au signal de sortie dans le sens voulu pour annuler cette erreur. De cette manière, au cours des cycles successifs, l'erreur du 20 signal de sortie approche successivement de zéro. Comme décrit, chaque cycle de conversion se compose ainsi d'une phase de rétroaction, d'une phase de décodage et d'une phase de transfert de données ou de mise à jour. Dans un second mode de réalisation, on applique la technique décrite ci-dessus à deux circuits de conversion en parallèle. L'un de ces deux circuits 25 de conversion produit une représentation analogique des six bits les plus significatifs du signal d'entrée numérique, tandis que l'autre convertisseur produit un signal de sortie analogique qui représente les six bits les moins significatifs de ce signal d'entrée. Le signal de sortie du convertisseur des bits les moins significatifs est également appliqué à l'entrée du convertisseur 30 des bits les plus significatifs pendant une période de temps qui est l/64eme ) du temps d'intégration total, de sorte que le signal de sortie du conver- 2 tisseur des bits les plus significatifs est une représentation analogique fidèle du signal d'entrée numérique. D'autres caractéristiques et avantages de l'invention ressortiront de la 35 description qui va suivre, donnée uniquement à titre d'exemple non limitatif, en référence au dessin annexé, dans lequel : - la figure 1 est un schéma de principe détaillé, sous forme synoptique, d'un convertisseur numérique-analogique conforme à l'invention; - la figure 2 est un diagramme du signal de sortie du circuit drintégra-40 tion et du signal de sortie du convertisseur en fonction du temps pendant 71 17565 4 '2094025 plusieurs cycles de conversion consécutifs; et, - la figure 3 illustre deux convertisseurs numériques-analogiques conformes à l'invention montés en parallèle pour exécuter, simultanément à.plus grande vitesse, deux conversions de nombres comportant de multiples bits. 5 En se référant à la figure 1, on voit un convertisseur numérique-analogique conforme à l'invention, qui a été désigné en son entier par la référence 10. Le convertisseur 10 comprend une source 11 de signaux numériques qui doivent être décodés et transformés en un signal de sortie analogique. Les signaux fournis par la source 11 de la figure 1 sont des nombres binaires à six bits délivrés 10 en parallèle pour être mémorisés dans un registre d*entrée 14. L'introduction des signaux binaires de la source 11 dans le registre 14 est commandée par un signal d'entrée de données appliqué à ce registre 14 par une entrée 12. Les données numériques sont introduites périodiquement dans le registre 14, comme elles sont reçues. 15 Le convertisseur 10 peut être utilisé aussi bien pour décoder des signaux numériques positifs que négatifs en détectant la polarité des signaux contenus dans le registre 14 au moyen d'une bascule 18. En utilisant un tel circuit de détection de polarité, il suffit de prévoir un seul registre d'entrée à six bits 14, alors que dans le cas contraire, il en faudrait un pour chaque polari-20 té. Quand le signal d'entrée est positif, un signal de conditionnement est fourni à une porte 21 par un conducteur 22. D'autre part, lorsque le signal d'entrée est négatif, un signal de conditionnement apparaissant sur le conducteur de sortie 24 de la bascule 18 est appliqué à une porte 23. Ainsi, quand la seconde entrée de l'une ou l'autre des deux portes 21 ou 23 reçoit un second 25 signal de conditionnement, un signal de sortie apparaît soit sur le conducteur 26, soit sur le conducteur 27, signal qui sera utilisé de la manière décrite ci-après. Une source 30 de signaux d'horloge peut être mise en marche et arrêtée sous la commande d'un signal de marche et d'arrêt. Les signaux d'horloge de la sour-30 ce 30 sont appliqués à un compteur binaire à six étages 32 par un conducteur 33 et à un registre de programme 34 par un conducteur 35. Le registre de programme 34 fournit un certain nombre de signaux logiques et de coordina4--' pour commander le fonctionnement des divers composants du convertisseur, comme il sera expliqué plus en détail ci-après. 35 Un signal de transfert de données est appliqué, par un conducteur 34, à une porte 38 qui, quand elle est conditionnée par le signal du conducteur 37, transfère les données numériques du registre 14 dans le compteur binaire 32. En même temps, la bascule 18 est placée conformément au signe du nombre binaire contenu dans le registre 14. _ „ 40 ■ • Un circuit d'entrée sélectivement programmable, désigné en m-;; ipiior BÀD OfltâlNAL 71 17565 5 2094025 par 41, constitue sélectivement soit une source positive, soit une source négative de tension de référence aux bornes d'entrée 43 et 44 qui aboutissent au noeud d'entrée 45 d'un circuit d'intégration désigné en son entier par la référence 46. 5 La tension de sortie de l'intégrateur 46 est transférée, sur un ordre provenant du registre de programme 34, à un condensateur de charge 47 faisant partie d'un circuit de conservation et de réception désigné en son entier par 48. Le circuit de conservation 48 comporte un amplificateur-tampon de sortie 50. La tensionjde sortie de cet amplificateur-tampon, qui apparaît à la borne 10 49, constitue la tension de sortie analogique du convertisseur 10, et représente le signal numérique d'entrée fourni par la source 11. La source de la tension de référence négative apparaissant à la borne 43 est connectée à un commutateur 51 qui est en circuit avec le noeud 45. Une référence négative est nécessaire du fait de l'inversion inhérente de l'inté- 15 grateur. Defpréférence, le commutateur 51 est un commutateur électronique, tel qu'un transistor à effet de champ, dont les caractéristiques de commutation sont commandées par un circuit 52 qui est connecté au conducteur 26 partant de la porte 21. Ainsi, quand la porte 21 est conditionnée, un signal de conditionnement apparaît sur le conducteur 26 pour actionner le circuit de commande 20 52 afin de fermer le commutateur 51. Quand le commutateur 51 est fermé, la source de signaux négatifs aboutissant à la borne 43 est connectée au noeud 45 et devient la tension d'entrée du circuit d'intégration 46. La période de temps pendant laquelle le commutateur 51 reste fermé détermine ainsi la durée pendant laquelle le signal de référence négatif est appliqué au noeud 45. 25 De même, la source des signaux de référence positifs appliqués à la borne 44 est en circuit avec un commutateur 54 qui est aussi relié au noeud 45. La conduction du commutateur 54 est commandée par un circuit 55 qui est connecté au conducteur 27 de la porte 23. Ainsi, quand la porte 23 est conditionnée, un signal de conditionnement apparaît sur le conducteur 26 et actionne le cir-30 cuit de commande 55, lequel, de son côté, fait que le signal de référence négatif de la borne d'entrée 44 est appliqué, à travers le commutateur 54, au noeud 45. Le signal de sortie analogique apparaissant à la borne 49 est également transféré, par un conducteur 56, au noeud 45 quand le commutateur 57 a été 35 fermé par l'action d'un circuit de commande 58. Le circuit de commande 58 est actionné par un signal provenant du registre de programme 34 par le conducteur 59. Les signaux du noeud 45 sont appliqués, à travers une résistance d'entrée 61, à la borne négative d'un amplificateur opérationnel 63 dpnt la borne posi-40 tive est connectée à une source de potentiel de référence ,62 qui, dans le mode 71 17565 6 2094025 de réalisation spécifique représenté, est la masse. L'amplificateur 63 comporte un condensateur d'intégration 64 branché entre sa sortie et son entrée négative afin de produire, à un noeud de sortie 65, une tension qui est une représentation analogique de l'intégrale de la tension appliquée au noeud 45. 5 Le signal analogique apparaissant au noeud 65 est reçu et est conservé par le condensateur de charge 47 lorsque le commutateur de transfert 70 se ferme. La fermeture du commutateur 70 est commandée par un circuit 71 qui, de son côté, est commandé par un signal provenant du registre de programme 34 par un conducteur 72. 10 La sortie de l'amplificateur opérationnel 50 est connectée à la borne 49, comme il a été indiqué ci-dessus, et comporte un conducteur 75 reliant directement sa sortie à sa borne d'entrée négative. Le montage de la figure 1 convertit fidèlement des signaux numériques de la source d'entrée 11 en signaux analogiques apparaissant à la borne 49 en 15 comparant les aires tension-temps du signal de sortie et le signal numérique désiré. La comparaison résultante est utilisée pour corriger le signal de sortie jusqu'à ce que la différence des aires entre deux aires tension-temps soit négligeable. Le fonctionnement est le suivant : en supposant qu'un cycle de conversion 20 vient juste d'être achevé, de sorte qu'une tension représentant le signal d'entrée numérique est présente au noeud 65, signal qui a été transféré dans le condensateur 47, de sorte qu'une tension de signal mise à jour est présente à la borne de sortie 49 pour représenter le signal d'entrée numérique, un signal de conditionnement appliqué par le registre de programme 34 au conducteur 37 25 fait que la donnée numérique conservée dans le registre 14 est transférée dans le compteur 32 à travers la porte 38. Le registre 34 délivre aussi un signal de conditionnement par le conducteur 59 au circuit de commande 58 afin de fermer le commutateur de.rétroaction 57. Le commutateur 57 se ferme pendant un temps T égal au temps d'intégration total qui, dans le mode de réalisation 30 préféré est égal au temps qui s'écoule pendant 2^ ou 64 impulsions d'horloge. La tension de sortie de la borne 49 est ainsi intégrée par le circuit d'intégration 46 et à la fin du cycle, la tension de sortie de ce circuit, apparaissant au noeud 65 sera nominalement égale à zéro. La diminution de la tension de sortie du circuit d'intégration pendant ce temps, qualifiée de "phase de 35 rétroaction", est représentée par la courbe 80 sur la figure 2. Si la tension de signal apparaissant à la borne de sortie 49 est exactement égale à la tension de sortie de l'intégrateur apparaissant au noeud 65 au commencement de cette intégration, alors, à la fin de l'intégration, la tension de sorti,e de,l'rit^.té-grateur au noeud 65 sera exactement zéro, comme indiqué en 81 sur la figure 2. 40 Dans le cas où il y aurait une erreur quelconque, par exemple due au 71 17565 7 2 0,9 4 Q 25 paramètre du circuit ou à l'amplificateur 50, de sorte que le signal de sortie apparaissant à la borne 49 ne serait pas égal au signal de sortie de l'intégrateur au noeud 65 au commencement de cette intégration, alors la tension de sortie de l'intégrateur au noeud 65 ne serait pas zéro en 81, mais aurait une 5 certaine valeur représentant l'erreur. A la fin du temps T, désigné par le point 81 sur la figure 2, le registre de programme 34 délivre, par le conducteur 83, une impulsion au compteur 32 pour que celui-ci commence à compter les impulsions appliquées par l'horloge 30 au conducteur 31 jusqu'à ce que le nombre des impulsions comptées soit égal 10 au nombre initialement contenu dans le compteur. Quand ce nombre d'impulsions a été compté, ceci est détecté par le registre 34. C'est ainsi, par exemple, qu'une technique effective consiste à conserver le complément de la donnée numérique provenant de la source 11 dans le compteur 32 et de faire en sorte que le registre 34 détecte le moment où les six étages du compteur binaire 15 atteignent un compte maximal de 64. D'autre part, un compteur opérant à rebours, c'est-à-dire qui décompte, peut remplir la même fonction en conservant le nombre binaire d'entrée dans le compteur et en détectant le moment où le compte dans le compteur atteint zéro. Le détecteur de programme applique un signal de conditionnement aux conducteurs 87 et 88 au moment où le compteur commence à 20 compter, ce signal se terminant quand le compteur a compté un nombre d'impulsions d'horloge égal au nombre binaire initialement contenu dans le compteur. Il en résulte que les signaux de conditionnement des conducteurs 87 et 88 ont une largeur d'impulsion qui est proportionnelle à la grandeur du signal d'entrée numérique, ces signaux de conditionnement étant respectivement appliqués 25 aux secondes entrées des portes 21 et 23. En supposant que la donnée numérique de la source 11 est positive, la porte 21 sera activée par un signal du conducteur 22, tandis que la porte 23 sera désactivée, puisqu'aucun signal de conditionnement n'apparaît sur le conducteur 24. Ainsi, quand les signaux analogiques apparaissent sous la forme 30 de la largeur d'une impulsion sur les conducteurs 87 et 88, un signal de conditionnement est appliqué sur le conducteur 26, mais pas sur le conducteur 27. Il en résulte que le commutateur 51 se ferme de sorte que la tension de référence négative de la borne 44 est appliquée au noeud d'entrée 45. Le signal de conditionnement du conducteur 26 est constitué par une impulsion dont la largeur 35 est égale à celle des signaux appliqués sur les conducteurs 87 et 88 et, par conséquent, qui correspond au signal d'entrée numérique. Si le signal d'entrée numérique avait été posiLif, le signal analogique représenté par la largeur d'une impulsion aurait été produit sur le conducteur 27. Etant donné que le signal analogique engendré sur le conducteur 26 (ou sur le conducteur 27 dans 40 le cas de signaux négatifs) représente le signal d'entrée numérique, il est 71 17565 8 2094025 clair que la tension de référence est appliquée à l'entrée de l'intégrateur pendant une période de temps variable qui est fonction de la grandeur du signal d'entrée numérique. Ainsi, la tension de sortie de l'intégrateur représente, à la fin du cycle de décodage le signal d'entrée numérique. 5 Cette phase de décodage est représentée sur la figure 2 par la partie de la courbe portant la référence 89 et illustre la tension de sortie de l'intégrateur, laquelle s'élève jusqu'à un niveau indiqué par le point 90, dont la grandeur est déterminée par celle du signal numérique d'entrée, plus ou moins la tension d'erreur apparaissant à la sortie de l'intégrateur à la fin de la 10 phase de rétroaction. Ensuite, la tension de sortie de l'intégrateur 46 apparaissant au noeud 65 est reçue par le condensateur de charge 47 du fait de la fermeture du commutateur 70 en réponse à un signal de conditionnement du conducteur 72 qui est . appliqué au circuit de commande 71. Le signal de transfert est figuré par la 15 partie de la courbe désignée par 91 sur la figure 2, le signal de sortie de l'intégrateur étant reçu et conservé à ce moment par le condensateur 47 afin de produire un signal de sortie à jour à la borne 49. Ensuite., le second cycle de conversion commence quand le eommutateur de rétroaction 57 se ferme et que la donnée numérique, du registre 14 est à nouveau transférée dans le compteur 20 32 de la manière qui vient d'être décrite. A 1a. fin de la phase de décodage, la tension de signal de sortie de l'intégrateur 63, en supposant que cette tension est nulle au commencement de la phase de décodage, est donnée par la formule suivante : v = f H£. 25 int ref T dans laquelle E^^ est la valeur de la tension de référence, n est la valeur du signal numérique d'entrée, t est la durée des impulsions d'horloge, T est le temps d'intégration total ou, en d'autres termes, la largeur d'impulsion maximale du signal analogique engendré en réponse au signal d'entrée numérique. 30 Etant donné que le signal d'entrée comporte six bits, la valeur de T est de 2^ impulsions d'horloge. La quantité nt représente la largeur de l'impulsion analogique ou bien, en d'autres termes, le temps d'intégration pendant le cycle de décodage. Il ressort de l'équation ci-dessus que si la tension de référence -E était appliquée pendant toute la durée du temps d'intégration 35 r totale T au cours du cycle de décodage, la tension de sortie de l'intégrateur s'éleverait de zéro à E^^. En conséquence, quand la tension de sortie de la borne 49 est appliquée à l'intégrateur durant la phase de rétroaction pendant le temps d'intégration total T, la tension de sortie de l'intégrateur change d'une quantité égale à la tension de sortie présente à la borne 49. 40 Par conséquent, à la fin de la phase de rétroaction, la tension de sortie de 71 17565 9 2094025 l'intégrateur sera égale à la différence entre la tension de sortie de l'intégrateur à la fin de la phase de décodage et de la tension présente à la borne 49 et, ainsi, représente l'erreur entre ces deux tensions. Ensuite, à la fin de la periode de décodage suivante, cette tension d'erreur est addition-5 née à la tension déterminée en intégrant la tension de référence pendant la durée de la largeur de l'impulsion déterminée par le signal numérique d'entrée. Ainsi, quand la tension de sortie de l'intégrateur est transférée dans le condensateur de charge 47, la tension de signal qui est transférée dans ce dernier est déterminée par le signal numérique d'entrée plus ou moins la 10 tension d'erreur qui existe à la sortie de l'intégrateur au commencement de la phase de décodage et à la fin de la phase de rétroaction. Cette tension d'erreur a la polarité qui convient pour corriger l'erreur présente dans la tension de signal de sortie de la borne 49. Quand le système opère pendant plusieurs cycles avec le même signal numérique d'entrée, l'erreur est réduite 15 à une valeur négligeable par les corrections répétées apportées au signal de sortie par le processus décrit ci-dessus. Comme on peut le voir sur la figure 2, un second cycle de conversion comporte une phase de rétroaction durant laquelle la tension de sortie de l'intégrateur 46 décroît suivant la courbe 94. La phase de décodage du second 20 cycle de conversion est figurée par la partie ascendante 95 de la courbe et le cycle de transfert de données est indiqué par la référence 96. La partie de la courbe désignée par 95 représente le décodage d'une nouvelle donnée numérique qui fait que le signal de sortie figuré par la courbe 98 s'élève du niveau 99 au niveau 100 pendant le cycle de transfert des données. 25 Toutefois, comme il a été expliqué ci-dessus, chaque signal d'entrée numérique est normalement décodé plusieurs fois afin de rendre l'erreur négligeable dans le signal de sortie. La technique qui vient d'être décrite réduit à un minimum la nécessité de composants critiques car, par exemple, le condensateur d'intégration 64, le 30 condensateur de charge 47 et l'amplificateur tampon 48 peuvent avoir des tolérances normales sans affecter les performances du convertisseur. Un tel montage a permis une résolution de 6 bits avec une précision de + 0,1 % à pleine échelle. On obtient une tension de sortie de +• 7 V, tandis que la consommation d'énergie ne dépasse pas 300 mW. Ce montage fonctionne de façon 35 satisfaisante dans une plage de températures allant de - 55° C à + 125° C et à une altitude allant du niveau de la mer à plus de 30 000 m. Lorsque le temps de conversion est critique, le montage de conversion représenté sur la figure la le défaut d'exiger un cycle relativement long lorsque le signal d'entrée binaire comporte un nombre de bits relativement grand, par 40 exemple 12 bits. Le temps de conversion est T + nt où T est égal à 4096~t 71 17565 10 2094025 12 dans un système à 12 bits (puisque 2 = 4096), n étant le nombre numérique décodé et t l'intervalle entre les impulsions d'horloge. En utilisant une horloge de 50 MHz, ce qui représente pratiquement une limite supérieure pour les circuits MOS, le temps de conversion total correspondant est approximativement 5 de 200 ^is, ce qui, dans de nombreuses applications est excessif. Toutefois, en utilisant la technique décrite ci-dessus pour les 6 bits les plus significatifs, conjointement avec un circuit identique pour les 6 bits les moins significatifs, le signal de sortie désiré peut être produit plus rapidement. Dans le convertisseur représenté sur la figure 3, la vitesse de conversion 10 est augmentée en séparant les données numériques d'entrée en une partie comprenant les bits les plus significatifs et en une seconde partie comprenant les bits les moins significatifs. En effectuant simultanément les conversions sur le groupe comprenant les bits les plus significatifs et sur le groupe com- . prenant les moins significatifs, conformément aux enseignements de la présente 15 invention décrits en regard de la figure 1, puis en combinant les tensions de sortie, la vitesse de conversion peut être considérablement augmentée. En conséquence, le convertisseur numérique-analogique pour exécuter la conversion des bits les moins significatifs de la donnée numérique, est désigné en son entier par 110, tandis que le convertisseur numérique-analogique pour conver-20 tir les bits les plus significatifs en un signal analogique est indiqué en 111, Pour chacun des convertisseurs 110 et 111, les composants qui correspondent à ceux utilisés dans le convertisseur de la figure 1 ont été désignés par les mêmes références numériques. Le registre de programme 34 n'a pas été représenté avec toutes ses connexions, de sorte que les composants dont le fonctionne-25 ment est programmé ont été munis de l'indication "vers le registre de programme". Dans le mode de réalisation représenté sur la figure 3, l'horloge 30 fournit des signaux d'horloge par un conducteur 112, à un compteur 113 affecté aux bits les plus significatifs et par un conducteur 114 à un compteur 115 affecté aux bits les moins significatifs. Une source de signaux numériques 116 30 du même type que celle décrite en regard de la figure 1 fournit un signal numérique de 12 bits à un circuit 120 qui divise en deux nombres à six bits, dont l'un comprend les 6 bits les plus significatifs et l'autre les six bits les moins significatifs. Les bits les moins significatifs sont transférés par un canal 121 à un circuit 122 qui opère d'une manière analogue au compteur 32 35 de la figure 1. Le bloc désigné par 125 est un circuit logique qui représente le circuit de détection de polarité de la figure 1 et qui applique un signal de conditionnement à l'un des deux conducteurs 26 ou 27 afin de commander respectivement le commutateur 51 ou 54, comme il a été expliqué ci-dessus. Les bits les plus significatifs sont appliqués, par un canal 130, à un 40 circuit 131 qui préétablit le compteur 113. Le circuit logique 136 de la 71 17565 11 2094025 figure 3 applique des signaux de conditionnement aux conducteurs 26 et 27, comme décrit ci-dessus à propos de la figure 1. La tension de sortie totale de la conversion des six bits les moins si- n ,6 gnificatifs du circuit 110 n'est que l/64eme ou(l ) du signal de sortie total 5 2 de la conversion réalisée par le convertisseur 111. La tension de sortie du convertisseur des bits les moins significatifs 110 apparaît sur le conducteur 140 et est appliquée à l'entrée du commutateur 141. Le commutateur 141 est commandé par un signal de conditionnement provenant du registre de programme. 10 Le signal de conditionnement de ce registre actionne le circuit de commande 143 qui provoque la fermeture du commutateur 141 pendant une période d'horloge avant de transférer la donnée de la sortie de l'intégrateur 46 dans le condensateur de charge 47. Une période d'horloge représente 1 de la période totale 6 2 15 20 25 d'intégration précédemment décrite. De cette manière, la valeur des bits les moins significatifs s'additionne au signal de sortie de l'intégrateur 63 du convertisseur 111 des bits les plus significatifs et, par conséquent, à la tension de signal de sortie du convertisseur 111. La durée des conversions individuelles est sensiblement réduite par la technique décrite en regard de la figure 3. C'est ainsi, qu'une vitesse de conversion de 10 Jis peut être réalisée. Le signal de l'horloge 30 a une fréquence de l'ordre de 13 MHz, alors que des signaux d'horloge d'environ 50 MHz sont nécessaires dans les convertisseurs à 12 bits n'utilisant qu'un seul intégrateur pour obtenir un cycle de conversion de 200 ps. On voit donc que l'invention décrit un convertisseur numérique-analogique qui élimine les échelles de comptage classiques. Il va de soi que de nombreuses modifications peuvent être apportées aux exemples représentés et décrits, sans sortir pour autant du cadre de l'invention. 71 17565 12 2094025 REVENDICATIONS 1.- Convertisseur numérique-analogique pour convertir un signal d'entrée numérique en un signal de sortie analogique, caractérisé en ce qu'il comprend des moyens pour recevoir un signal numérique, des moyens pour engendrer un 5 premier signal analogique qui est une représentationcfe ce signal numérique, des moyens d'intégration pour engendrer un signal de sortie analogique intégré, des moyens de conservation pour recevoir et conserver ledit signal de sortie analogique intégré, et des moyens de programmation grâce auxquels ledit premier signal analogique et ledit signal de sortie analogique intégré sont 10 respectivement appliqués auxdits moyens d'intégration pendant des périodes de temps prédéterminées. 2.- Convertisseur selon la revendication 1, caractérisé en ce que lesdits moyens de réception sont constitués par un registre de mémoire. 3.- Convertisseur selon la revendication 1, caractérisé en ce que les 15 moyens qui engendrent ledit premier signal analogique produisent une impulsion dont la largeur est proportionnelle audit signal numérique. 4.- Convertisseur selon la revendication 3, caractérisé en ce que lesdits moyens de génération comprennent une source d'impulsions d'horloge, un compteur pour recevoir ledit signal numérique et des moyens pour faire en sorte que 20 ledit compteur reçoive lesdites impulsions d'horloge jusqu'à ce que le compte qu'il contient atteigne une grandeur prédéterminée, ce qui fait que le nombre des impulsions d'horloge fournies audit compteur pour que celui-ci enregistre ledit compte prédéterminé, détermine la largeur des impulsions constituant le premier signal analogique. 25 5.- Convertisseur selon la revendication 3, caractérisé en ce qu'il com porte en outre, une source de signaux de référence et des moyens pour faire en sorte qu'un signal provenant de cette source de signaux de référence soit appliqué auxdits moyens d'intégration pendant une période de temps déterminée par la largeur de l'impulsion constituant le premier signal analogique. 30 6.- Convertisseur selon la revendication 5, caractérisé en ce qu'il com prend une seconde source de signaux de référence dont la polarité est le contraire de celle de la première source de signaux de référence, lesdits moyens de génération incluant un circuit pour détecter la polarité du signal numérique, de sorte que l'un ou l'autre desdits signaux de référence peut sélectivement 35 être appliqué auxdits moyens d'intégration pour produire un signal analogique de sortie intégré qui présente, à la fois, la grandeur et le signe du signal d'entrée numérique. 7.- Convertisseur selon la revendication 3, caractérisé en ce que lesdits moyens de programmation font en sorte qu'un signal de référence est ensuite 40 appliqué audit intégrateur pendant une période de temps déterminée par ledit 71 17565 13 .2094025 premier signal analogique et pour que le signal de sortie analogique intégré soit appliqué audit intégrateur "pendant une période de temps prédéterminée. 8.- Convertisseur selon la revendication 7, caractérisé en ce.que lesdits moyens de programmation sont,en outre, capables de faire en sorte que le signal 5 de sortie analogique intégré est reçu par lesdits moyens de conservation. 9.- Convertisseur selon la revendication 1, caractérisé en ce que lesdits moyens de réception comprennent,en outre, des moyens pour produire un premier signal numérique qui comprend les bits les plus significatifs dudit signal numérique et un second signal numérique qui comprend les bits les moins signifi- 10 catifs dudit signal numérique. 10.- Convertisseur selon la revendication 9, caractérisé en ce que ledit signal numérique est le premier signal numérique et èn ce qu'il comprend, en outre, des moyens pour engendrer un troisième signal analogique qui est une représentation dudit second signal numérique; des moyens d'intégration pour 15 engendrer un second signal de sortie analogique intégré; des moyens de conservation pour recevoir et conserver ledit second signal de sortie analogique intégré; et des moyens de programmation pour faire en sorte que le second signal analogique et le second signal de sortie intégré soient respectivement appliqués aux seconds moyens d'intégration pendant des périodes de temps pré-20 déterminées. 11.- Procédé pour convertir un signal d'entrée numérique en un signal de sortie analogique, caractérisé en ce qu'il consiste à recevoir un premier signal d'entrée numérique, à engendrer un premier signal analogique qui est ■une représentation dudit signal numérique, à engendrer, au moyen d'un inté-25 grateur, un second signal analogique qui est fonction du premier signal analogique et dudit signal de sortie analogique, à recevoir et à conserver le second signal analogique afin de produire ledit signal de sortie analogique, et à faire sélectivement en sorte que le premier signal analogique et le signal de sortie intégré soient respectivement appliqués audit intégrateur pendant des 30 périodes de temps déterminées. 12.- Procédé selon-la revendication 11, caractérisé en ce que l'étape pour recevoir ledit signal numérique comprend une étape de conservation de ce signal numérique. 13.- Procédé selon la revendication 11, caractérisé en ce que l'étape pour 35 engendrer le premier signal analogique consiste à conserver ledit signal analogique et à compter un certain nombre d'impulsions, dont chacune a une largeur prédéterminée, afin d'engendrer ledit premier signal analogique qui est, en outre, défini comme ayant une largeur d'impulsion qui est une représentation dudit signal numérique. 40 14.- Procédé selon la revendication 11, caractérisé en ce que l'étape de ; 7 h 17665 « "*'2094025 généiration est, en outre, définie par une étape pour engendrer un premier signal analogique ayant une" largeur d'impulsion qui est une représentation de la grandeur dudit signal numérique. 15.- Procédé selon la revendication 14, caractérisé en ce que l'étape 5 pour engendrer le second signal analogique comprend une étape d'intégration d'un signal de référence pendant une période de temps déterminée par le premier signal analogique. 16.- Procédé selon la revendication 15, caractérisé en ce que l'étape pour engendrer le second signal analogique est, en outre, définie par une 10 étape d'intégration dudit signal de sortie analogique pendant une période de temps prédéterminée. 17.- Procédé selon la revendication 16, caractérisé en ce que l'étape d'intégration dudit signal de sortie intégré pendant une période de temps prédéterminée est suivie d'une étape d'intégration dudit signal de référence 15 pendant une période de temps déterminée par le premier signal analogique. 18.- Procédé selon la revendication 15, caractérisé en ce que l'étape de génération est suivie de l'étape de réception et de conservation. 19.- Procédé selon la revendication 18, caractérisé par une étape supplémentaire pour détecter la polarité dudit signal numérique et pour appliquer 20 sélectivement un signal de référence ayant une polarité donnée. 20.- Procédé selon la revendication 10, caractérisé en ce qu'il consiste à engendrer un premier signal numérique qui comprend les six bits les plus significatifs dudit signal d'entrée numérique et un second signal numérique qui comprend les bits les moins significatifs dudit signal d'entrée numérique, 25 cependant que l'étape de génération du premier signal analogique est, en outre, définie en ce que ledit premier signal analogique est une représentation du premier signal numérique, 21.- Procédé selon la revendication 20, caractérisé en ce qu'il consiste, en outre, à engendrer un troisième signal analogique qui est une représentation 30 du second signal numérique, à engendrer un quatrième signal analogique qui est fonction du premier signal analogique et dudit troisième signal analogique, et à recevoir et à conserver le quatrième signal analogique pour produire ledit signal de sortie analogique. 22.~ Convertisseur numérique-analogique pour convertir un signal d'entrée 35 numérique à bits multiples en un signal de sortie analogique, caractérisé en ce qu'il comprend des moyens pour recevoir ledit signal numérique à bits multiples, des moyens pour engendrer un premier signal analogique qui est une représentation analogique des bits les moins significatifs dudit signal numérique, des moyens pour engendrer un second signal analogique qui est 40 une représentation analogique des bits les plus significatifs dudit signal 71 17565 15 2094025 numérique, et des moyens pour appliquer ledit second signal analogique auxdits seconds moyens pendant une période de temps prédéterminée. 23.- Convertisseur selon la revendication 19, caractérisé en ce que ladite période de temps est déterminée par 1'expression 1_ dans laquelle n 2n est le nombre de bits du chiffre le moins significatif et du chiffre le plus significatif.