« 70 33465 2061722 La présente invention concerne la combinaison d'un transistor bipolaire latéral utilisée avec base à la masse et d'un transistor à effet de champ, dans laquelle le collecteur du transistor bipolaire est la source (ou le drain) du transistor à 5 effet de champ. L'une des caractéristiques intéressantes d'un transistor & effet de champ (TEC) est une impédance d'entrée extrêmement élevée. Un avantage de cette impédance d'entrée élevée est qu'il suffit d'un courant.très faible mais avec une tension relativement 10 élevée pour la source des signaux entrants. Par contre, les cir-?-cuits bipolaires ont une impédance d'entrée faible, et par suite ils nécessitent des courants entrants relativement importants et ils produisent des signaux sortants de tension faible. Il existe par suite des problèmes pour l'utilisation d'un circuit bipolaire 15 ou de n'importe quel circuit ayant une caractéristique d'impédance de sortie comparable pour obtenir des tensions ayant les niveaux nécessaires pour la commande d'un circuit à transistor à effet de champ. Une solution au problème ci-dessus est l'utilisation 20 d'un circuit intermédiaire à transistor à effet de champ. Cependant, un tel circuit nécessite en général un grand nombre de constitua :its. Cette quantité importante de constituants est indésirable, en particulier dans le cas des circuits intégrés parce qu'elle entraîne une dépense plus importante pour'l'établissement 25 des réserves, un rendement de production faible et d'une façon plus importante l'utilisation d'une superficie de pastille de semi-conducteur qui pourrait être plus avantageusement utilisée pour d'autres circuits. Le circuit intermédiaire doit aussi être prévu pour empêcher l'établissement de tensions excessives aux 30 bornes du circuit d'entrée à impédance élevée et à capacité faible du circuit intermédiaire. En outre, le circuit intermédiaire introduit un retard de temps indésirable. La présente invention a pour objet un circuit comportant un transistor à effet de champ en combinaison avec un tran-35 sistor bipolaire d'une façon similaire à celle décrite dans le brevet des Etats Unis d'Amérique, N® 3.286.189 (actuellement abandonné) . La formation d'un circ\iit intégré sur un semi-conducteur EAD ORIGINAL 70 33465 2 2061722 comportant un premier transistor bipolaire ayant un émetteur, un collecteur et une base et un second transistor à effet de champ ayant une source et un drain définissant un canal de conduction, avec un dispositif pour commander la conduction dans ce canal, 5 est connue. Le trajet de sortie du premier transistor est connecté en série avec le canal de conduction du second transistor. Un tel circuit intégré peut être construit pour que l'émetteur et le collecteur du premier transistor comportent respectivement au moins une première région et une seconde région espacées d'un pre-10 mier type de conductivité s'étendant dans un substrat d'un second type de conductivité„ La source et le drain du second transistor sont aussi formés dans le substrat. Suivant un mode de mise en oeuvre préféré de l'invention, la source ou le drain du second transistor est la seconde 15 région et le drain ou la source est d'une troisième région du premier type de conductivité qui s'étend aussi dans le substrat. La troisième région est espacée de la seconde région et la partie du substrat située entre la seconde et la troisième régions, forme le canal de conduction du second transistor. 20 Les caractéristiques de l'invention ressortiront plus particulièrement de la description suivante, donnée à titre d'exemple et faite en se référant aux dessins annexés sur lesquels : La figure 1A représente schématiquement un circuit selon un mode de mise en oeuvre de l'invention, 25 La figure 1B est une vue schématique en perspective d'une partie d'un circuit intégré selon un mode de mise en oeuvre de l'invention, La figure 2A représente schématiquement un circuit selon un autre mode de mise en oeuvre de 1'invention convenant 30 comme porte logique, La figure 2B est une coupe schématique d'une partie du circuit intégré de la figure 2A et, La figure 3 est une coupe suivant la ligne 3-3 de la figure 2B„ 35 Le circuit représenté sur la figure 1A comporte un transistor bipolaire PNP 12 comportant une base 14 connectée à la masse, un émetteur 16 connecté à un point 17 et un collecteur 20. Le point 17 est connecté à travers la résistance 19 à une source BAD ORIGINAL 70 33465 3 2061722 de signaux 18, La source 18 peut être n'importe quelle source de courant produisant un signal de tension positive relativement basse de la façon indiquée à gauche de la source. La résistance 19 représentée en tirets peut ne pas être une résistance réelle 5 mais représenter la somme de l'impédance de la source de signaux et de la résistance base-à-émetteur du transistor 12, Cette résistance est indiquée schématiquement pour les besoins de l'analyse donnée ci-après s Le collecteur 20 du transistor 12 est couplé à une charge 10 22. La charge 22 comporte un dispositif 24 semi-conducteur à électrode de commande isolée du type de conductivité P, c'est à dire un transistor à effet de champ du type P-MOS (appelé aussi métal-oxyde-silicium) 24 dont la région source est commune avec le collecteur 20 du transistor 12 et qui comporte un drain 26 connecté 15 à une source de tension _VDD et une électrode de commande 30. L'électrode de commande 30 est connectée soit à une source de tension en courant continu de valeur -V , soit pour minimiser la gg dissipation de l'énergie, à une source de signaux de rythme dont la tension maximale de polarisation peut être ~Vgg* Le substrat 20 du transistor 23 est identique à la base du transistor 12 et il est commun à cette base de la façon représentée sur la figure 1B et il est connecté à la masge. Le transistor P-MOS 24 est un transistor fonctionnant comme une résistance dont l'impédance est fonction de la polarisation dans le sens direct appliquée à l'électrode de 25 commande et la source du transistor. Bien que la valeur de la résistance dépende aussi de la tension drain-à-source» il peut être admis que la valeur de la résistance est principalement déterminée par la tension électrode de commande-à-source. Par suite, l'impédance drain-à-source du transistor 24 est d'autant plus faible 30 que la tension V ou tension du signal de rythme est plus négative. gg La figure 1B représente schématiquement en perspective une partie du circuit de la figure 1A construit sous la forme d'un circuit intégré monolithe. Les références portées sur la figure 1B correspondent à celles de la figure 1A, Le substrat type N 14 35 forme le corps ou "châssis" dans lequel tous les éléments sont formés par diffusion de régions de type P. Le transistor à effet de. champ 24 est formé par les BAD ORIGINAL 70 33465 4 2061722 régions type P 20 et 26 espacées qui définissent les extrémités d'un canal de conduction» L'espace compris entre les deux régions type P 20 et 26, c'est à dire le canal, est couvert d'une couche isolante 31, par exemple en bioxyde de silicium Si°2' sur laquelle 5 est appliquée une électrode métallique 30 qui constitue l'électrode de commande du transistor. Dans un transistor P-MOS la source est définie comme étant celle des deux électrodes du canal de conduction à laquelle est appliquée la tension la plus positive. Par suite, dans le cas 10 des figures 1A et 1B, la région P-20, qui est normalement à une tension positive par rapport à la région P 26, est appelée la source. Cependant, il doit être rappelé qu'un transistor à effet de champ est un dispositif bi-directionnel et que par suite le courant peut passer dans un sens ou dans l'autre* Il est par sui-15 te évident que l'une des électrodes 20 ou 26 définissant une extrémité du canal de conduction peut être la source pour un sens de conduction et le drain pour le sens opposé de conduction» La figure 1B montre que le transistor bipolaire latéral PNP 12 est formé par une région P 16 (émetteur du transistor 20 12) espacée de la région P voisine 20 (collecteur du transistor 12) par une région étroite de conductivité type N du substrat 14, cette région formant la base du transistor 12. Le transistor à effet de champ 24 formé sur le même substrat seulement de deux régions diffusées, l'une des deux régions étant une région commune 25 (électrode 20) aux deux transistors. Pendant le fonctionnement du circuit, la source de signaux 18 engendre des impulsions d'une amplitude maximale de +V volts et d'une tension minimale représentée par le potentiel de la masse de la façon indiquée sur la figure 1A„ Ces impulsions 30 provoquent le passage d'un courant d'émetteur (Ifi) dans la région émetteur-base du transistor 12. Le courant I est approximative- €> ment égal à l'amplitude du signal (+V) moins la chute de tension entre l'émetteur et la base (V ^) divisée par la résistance 19 comportant l'impédance de la source de signaux 18 et la résistance 35 d'entrée du transistor 12, c'est à dire s +V - V , T eb * = *19 BAD ORIGINAL « 70 33465 5 2061722 Les valeurs de +V, Vgb et R^g peuvent être typiquement 5,4 volts, 0,6 volt et 2.000 ohms ce qui donne pour I une valeur de 2,4 mA« -G Le courant d'émetteur I provoque un courant de collecteur I qui © C est lié à Ie par le facteur de multiplication du courant sur le 5 mode base à la masse ( £& ). Autrement dit I est égal à (C I » c e Le transistor 12 est appelé un transistor latéral et son facteur (X est en général faible. Cependant, même si est égal à 0,5 (ce qui est une valeur extrêmement faible et improbable) la tension de sortie Vq sur le collecteur 20 tombe à près de zéro 10 volt quand le transistor 12 devient conducteur» La tension V est c égale à plus Of* i multiplié par la résistance drain-à-source R _ du transistor 24, c'est à dire V = -V__ +oC 1 R__0 En sup-DS c DD e DS posant à titre d'exemple que RDg est égal à 10 kilohms et que -V est égal à -12 volts, un maximum de 1,2 mA pour I = I suf-DD e c 15 fit pour entraîner Vc entre 0 volt et _VDD volts» Cependant, comme l'impédance d'entrée des circuits à transistors P-MOS (non représentés) connectés au collecteur 20 du transistor 12 est de -14 l'ordre de 10 ohms, il n'y a aucune raison pour que R ne DS soit par, bien supérieur à 10 kilohms. Par exemple si R__ est égal 6 20 à 1 mégohm (10 ohms), un courant I de 0,012 mA suffit pour entraîner le collecteur' du transistor 12 entre _VDD et 0 volt» Le courant engendré dans la source de signaux passe ainsi dans l'émetteur du transistor 12 et provoque un courant de collecteur. Le courant de collecteur circule dans une impédance 25 extrêmement élevée ce qui établit un gain élevé en tension. La tension basse à la sortie de la source de signaux, qui peut être soit un générateur de courant soit un® source de tension ayant une impédance élevée, est ainsi convertie en une excursion importante de la tension^ Des circuits logiques bipo-30 laires standards tels qu'un circuit logique transistor-diode (LTD) ou un circuit logique transistor-transistor (LIT) peuvent ainsi être couplés directement à un circuit selon l'inventicnc De même, des circuits linéaires fonctionnant à des niveaux de tension d'alimentation relativement bas et avec des signaux sortants de 35 tension basse peuvent maintenant être couplés directement à la pastille comportant le transistor à effet de champ» BAD ORIGINAL 70 33465 6 2061722 Un autre avantage du circuit décrit ci-dessus est , qu'il présente une impédance d'entrée extrêmement faible aux circuits extérieurs tout en étant compatible avec des impédances très élevées à la sortie» Ainsi, tout en apportant les avantages 5 de la transformation de l'impédance» le circuit selon l'invention assure la protection du circuit à transistor à effet de champ en empêchant l'établissement de tensions excessives sur la borne d'entrée» Comme la tension aux bornes de l'entrée ne peut jamais devenir très importante, le circuit supprime la nécessité de cir-10 cuits de protection connectés aux bornes d'entrée des circuits à transistor à effet de champ» Dans le circuit de la figure 2A, le convertisseur de niveau peut être connecté comme une porte logique dont l'entrée est compatible pour différents circuits logiques bipolaires et 15 dont la sortie est compatible avec les tensions existant sur le groupe de circuits. Le transistor 12a comporte plusieurs émetteurs dont le nombre est limité à trois 16a, 16b et 16c pour faciliter la représentation» Chaque émetteur est adapté pour être couplé à des sources différentes de signaux désignées respectivement 20 et e^o Le circuit de charge 22a de la figure 2A comporte un transistor 24 identique à celui de la figure 1A mais dont l'électrode de commande et le drain sont connectés ensemble pour être couplés à une source de signaux de rythme Çf . La charge 22a comporte aussi un condensateur 40 dont un 25 côté est connecté à la région collecteur-source 20 et dont l'autre côté est connecté à une borne 41 qui reçoit un signal de rythme Le signal sortant apparaissant sur la région collecteur-source 20 est transmis au reste du circuit intégré par un transistor de passage ou transistor porte 42 dont l'électrode de comman-30 de reçoit aussi le signal de rythme Le circuit de la figure 2A (dont "le transistor 42 n'est pas représenté) est représenté sous la forme de circuit intégré sur la figure 2B* Le transistor bipolaire 12a, comme dans le cas de la figure 1, comporte une région émetteur 16, une région , 35 collecteur 20 et une région base qui est une partie du substrat 14» La région émetteur est représentée par la figure 2B par l'émetteur 16a» Le transistor à effet de champ 24 comporte aussi la région 20 70 33465 ' 2061722 formant la source ou le drain et une région 26 formant l'autre électrode, c'est à dire le drain ou la source^ Le condensateur 40 est formé par dépôt d'une couche isolante mince sur une partie de la région collecteur-source 20 et en déposant une électrode métal-5 lique 41 sur cette couche isolante. Le condensateur 40 comporte ainsi ijin côté commun avec le collecteur du transistor bipolaire 12a et l'autre côté formé par l'électrode métallique à laquelle peut être appliqué le signal. La figure 3 est une coupe suivant la ligne 3-3 de la 10 figure 2B montrant la structure des trois émetteurs considérés à titre d'exemple. Le signal de rythme précharge la région collecteur-source 20. Les signaux de rythme ÇS^ et varient de 0 volt, par exemple, jusqu'à une tension négative -V^ volts supérieure à la 15 tension considérée ci-dessus. Quand 0^ passe à -V la tension de la région collecteur-source 20 passe approximativement à -V volts si, et uniquement si la tension appliquée aux émetteurs 16a, 16b et 16d est égale ou inférieure à 0 volt. Il sera noté que la tension de seuil du transistor 24 empêche que la 2o tension de la région collecteur-source 20 devienne plus négative que -(v^ ~ ^-e signal ^ est seul appliqué. Si une tension positive est appliquée à l'un quelconque des émetteurs, la région collecteur-source 20 est bloquée au potentiel de la masse. Par suite, quand ÇS^ subit une excursion de 0 à -V^ volts, si toutes 25 les entrées sont au niveau- de la masse la capacité associée à la région collecteur-source 20 est préchargée approximativement à -V^ volts. Par contre, si un signal entrant ou tous les signaux entrants sont positifs la capacité associée à la région collec-teur-source 20 est déchargée et le potentiel de la région 20 30 devient sensiblement égal à 0 volt. Le transistor porte 42 est préparé pour la conduction pendant la durée d'une impulsion (c'est à dire seulement quand #2 est à -V^ volts). La fonction de 0^ et du condensateur 40 est de relever le niveau du signal et d'établir un intervalle de temps 35 pour la lecture pendant que Qf^ est à -V volts» Par suite, quand Gfj passe de 0 à -V volts il ouvre la porte de transmission 42 pour la transmission du signal du collecteur 20 aux autres cir- 70 33465 s 2061722 cuits du groupe à transistors P-MOS. Le rôle du signal 0^ et du condensateur 40 peut être mieux compris en considérant le fonctionnement du circuit. Si la tension sur la région collecteur-source 20 est O volt, le signal 5 de rythme 0^> qui passe de 0 à -V^ volts, est transmis par le condensateur 40 à la région P 20. Si l'un des signaux e^» e2» e3 est au niveau élevé (+V) le transistor 12 est conducteur et la région collecteur-source 20 est approximativement à 0 volt» Au moment de l'application 10 d'une impulsion 02 une pointe négative aigûe apparaît et elle est rapidement déchargée à la masse» Par contre, si les signaux e^, e^ et e^ sont au niveau bas (0 volt), la région collecteur-source étant déjà chargée à une tension négative par 0^„ le signal 0^ provoque le passage d'une 15 charge plus négative à travers la capacité de la jonction PN inverse (région P 20 et substrat N 14)„ La tension sur la région collecteur-source 20 est ainsi rendue encore plus négative que -Vr Quand la porte de transmission 42 reçoit l'impulsion d'ouverture, une tension d'amplitude supérieure à -V^ est transmise 20 ^ l'étage suivant, ce qui évite les difficultés pouvant résulter du décalage de la tension de seuil du transistor 24 limitant la tension sur la région collecteur-source 20 à une chute de tension de seuil au-dessus de L'utilisation du condensateur 40 et du signal 0^ assure ainsi la production de signaux finis d'ampli-25 tude importante pour la retransmission au reste du système. Le fonctionnement du circuit comme porte logique peut être mieux compris en définissant d'abord les niveaux de tension d'un système logique équivalent. Pour les niveaux logiques positifs (les signaux entrants du transistor 12) le potentiel de la masse est le 30 niveau logique "O" et une tension positive +V est le niveau logique "1" , et pour les niveaux logiques négatifs (le signal sortant du transistor 12 et du reste du circuit intégré) le potentiel de la masse est le niveau logique "0" et une tension négative -V^est le niveau logique "l"o 35 D'après ce qui précède, le signal sortant V sur la région collecteur-source 20 est -V^ volts ou plus (niveau logique "1") quand les signaux entrants e, = e _ _ „ , 1 «2 - e3 = o volt (niveau 70 33465 9 2061722 logique "O"). Le signal sortant Vc peut ainsi être représenté par l'expression V = e + e_ + e_ » C'est l'expression classique C X & j pour un signal sortant NI et le transistor 12 avec ces émetteurs 5 multiples fonctionne ainsi en porte NI. Il sera noté qu'en utilisant les définitions logiques ci-dessus et un seul émetteur comme dans le cas de la figure 1 a, le circuit selon l'invention fonctionne en inverseur ou circuit réunion-négation. 10 La fabrication du transistor latéral représenté sur les figures 1A et 1B à émetteurs multiples des figures 2A et 2B ne nécessite aucune étape supplémentaire par rapport aux opérations actuelles de formation des transistors P-MOS„ Le condensateur 40 de la figure 2 peut être facilement 15 formé par dépôt d'une couche d'isolant sur une partie de la région 20 et par dépôt d'une électrode métallique sur cet isolant. L'addition des signaux et ÇS^ qui sert à pré-charger la région collecteur et à la lecture, à un moment donné, de l'information apparaissant sur le collecteur, permet de rendre l'impédance du 20 transistor 24 à la forme appelée " sans rapport". Autrement dit, comme le signal pré-charge la région collecteur-source 20 et le signal Çf' augmente 'la tension sur le collecteur, le rapport d'impédance du transistor 24 peut être rendu optimal, par exemple pour la vitesse de fonctionnement, et il n'est pas limité à un 25 rapport d'impédance nécessaire pour la conduction ou la non-conduction de l'étage suivant. Cette caractéristique de la forme "sans rapport" de la charge conjointement avec la fonction d'inverseur du transistor PNP latéral permet un fonctionnement extrêmement rapide. Avec ce type de convertisseur, il est possible de 30 décoder des signaux sortants LTD ou LTT à des vitesses déterminées par des circuits logiques LTD et LTT. Un circuit selon l'invention avec des émetteurs multiples convient par suite idéalement pour le décodage à grande vitesse d'une mémoire, de signaux multiplex et d'autres signaux logiques à tension positive pour des convertis-35 seurs de niveau d'un groupe de circuit à transistor P-MOS» Bien que les circuits décrits ci-dessus soient formés sur un substrat de conductivité N avec des régions P diffusées, 70 33465 10 2061722 il est évident que les types de conductivité peuvent être inversés De même, bien que les dispositifs représentés soient des dispositifs à effet de champ à électrode de commande isolée, il est évident que l'invention peut être utilisée avec n'importe quel type connu de dispositif à effet de champ» Bien entendu, la description qui précède n'est pas limi tative, et l'invention peut être mise en oeuvre suivant d'autres variantes, sans que l'on sorte de son cadre. 70 33465 h 2061722 REVENDICATIONS 1» Circuit semi-conducteur intégré caractérisé par un premier transistor bipolaire comportant un émetteur, un collecteur et une base, un second transistor à effet de champ comportant une 5 source et un drain définissant un canal de conduction et un dispositif pour commander la conduction dans ce canal, la sortie du premier transistor étant connectée en série avec le canal de conduction du second transistor, l'émetteur et le collecteur du premier transistor étant formés respectivement par au moins une pre» 10 mière région et une seconde région espacées d'un premier type de conductivité s'étendant dans un substrat d'un second type de conductivité, la source et le drain du second transistor étant formés aussi dans le substrat, la source ou le drain du second transistor étant constitué par la seconde région et le drain ou la source de 15 ce second transistor étant constitué par une troisième région du premier type de conductivité s'étendant aussi dans le substrat et cette troisième région étant espacée de la seconde région et la partie du substrat située entre la seconde et la troisième régions formant le canal de conduction du second transistor. 20 2. Circuit semi-conducteur intégré selon la revendica tion 1 caractérisé par une couche isolante sur la surface du canal de conduction et par-une électrode métallique sur cette couche isolante pour constituer le dispositif de commande de la conduction. 3. Circuit semi-conducteur intégré selon l'une des 25 revendications 1 et 2 caractérisé en ce que la seconde région est adaptée pour servir comme borne de sortie du circuit, le circuit étant, de plus, adapté pour recevoir une tension d'excitation entre la troisième région et le substrat et l'électrode métallique étant adaptée pour recevoir une tension d'une polarité polarisant 30 le transistor à effet de champ dans le sens direct pour le rendre conducteur. 4. Circuit semi-conducteur intégré selon la revendication 3 caractérisé en ce que le substrat est à la masse» 5„ Circuit semi-conducteur intégré selon l'une des 35 revendications 3 et 4 caractérisé en ce que les régions de l'un des types de conductivité sont formées par de la matière semi-conductrice type P et les régions de l'autre type de conductivité sont formées par de la matière semi-conductrice type N„ 70 33465 12 2061722 6* Circuit semi-conducteur intégré selon l'une des revendications 1 à 5 caractérisé en ce que le transistor bipolaire comporte plusieurs régions constituant un nombre correspondant d'émetteurs. 5 7. Circuit semi-conducteur intégré selon la revendica tion 6, caractérisé par un condensateur ayant deux électrodes, l'une des électrodes et la région collecteur étant communes, et par une première et une seconde sources de signaux de rythme, la première source étant couplée à l'électrode de commande du tran-10 sistor à effet de champ et la seconde source étant couplée à la seconde électrode du condensateur.