L'invention concerne des systèmes de traitement de signaux et plus particulièrement des dispositifs de quantification des signaux pour ces systèmes de traitement. I)ans un système de traitement, en effet, quand la quantité d'informations à mettre en mémoire est importante il est nécessaire de quantifier grossièrement ces informations pour éviter d'avoir des mémoires de taille trop importante. Cette quantification grossière introduit des erreurs et du bruit dans la suite du traitement. Une méthode permettant de lisser les erreurs dues à la quantification consiste à ajouter du bruit au signal avant que celui-cine soit quantifié. Mais le bruit ajouté se retrouve en sortie de traitement. I1 est possible, toutefois d'éliminer partiellement ce bruit en lui conférant des propriétés spectrales telles qu'il se situe en dehors de la bande passante du système. Un objet de la présente invention est de proposer un dispositif de quantification qui ne présente pas les inconvénients précédents et qui, en particulier, ne nécessite pas l'adjonction de bruit au signal à traiter. Suivantune caractéristique de l'invention, ut dispositif de quantification pour un système de traitement de signaux reçus sous forme d'échantillons successifs, comportant des moyens de quantification et de mise en mémoire des échantillons est carattérisé en ce qu'il comporte des moyens de soustraction de la valeur de chaque échantillon avant quantification à celle du même échantillon après quantification et des moyens d'addition de la différence ainsi obtenue à la valeur de l'échantillon suivant. Les échantillons successifs appliqués aux dispositifs peuvent se présenter sous la forme d'une suite simple comme, par exemple, les amplitudes successives d'un signal échantillonné ou sous la forme d'une suite double comme, par exemple, les valeurs successives des composantes cartésiennes ou polaires d'un vecteur représentatif d1un signal échantillonné. Ce dernier cas se rencontre le plus souvent dans les systèmes de traitement de radars. L'invention sera mieux comprise à la lecture de la description qui suit illustrée par les figures qui représentent - La figure 1, un dispositif de quantification suivant l'invention pour une suite simple d'échantillons. - La figure 2, une variante du dispositif précédent, et - La figure 3, un dispositif de quantification pour une suite double d'échantillons. La figure 1 représente un dispositif de quantification suivant l'invention, pour une suite simple d'échantillons. Il stagit, par exemple, des échantillons successifs représentant les contenus des fenêtres de distance découpées dans le signal de réception dpun radar. Ces échantillons sont appliqués à l'entrée E du dispositif. La borne E est connectée d'une part à un additionneur 1 et d'autre part à un circuit retardateur 6. La sortie du retardateur 6 est connectée à l'entrée + d'un soustracteur 5 dont la sortie est connectée à l'additionneur 1. L'entrée du soustracteur 5 reçoit le signal de sortie du dispositif après passage dans un-retardateur 7. Entre la sortie de l'additionneur I et la sortie S2 du dispositif, sont connectés en série, successivement un circuit de transformation reversible 2 qui permet de réduire la dynamique d'amplitude des échantillons reçus, un circuit de quantification 3, et un circuit de transformation 4 inverse de celle opérée en 2. Une sortie S1 est connectée à la sortie du quantificateur 3. Ainsi les signaux de sortie peuvent être soit des signaux compressés (St) soit des signaux dont la dynamique est redevenue semblable à celle des signaux d'entrée. Les signaux en S2 sont donc semblables aux signaux à l'entrée E, aux erreurs de quantification restantes près. La transformation dans le circuit 2 est par exemple un passage linéaire-logarithmique. La transformation T 1 dans le circuit 4 est alors une expansion exponentielle d'amplitude. La sortie Si est prévue pour délivrer des signaux quantifiés dont la dynamique est compressée afin de réduire le nombre de niveaux de quantification et par suite le nombre de mémoires nécessaires pour une amplitude maximum donnée. Le retard provoqué dans les circuits 6 et 7 est égal à la période de répétition des échantillons appliqués à l'entrée. Le dispositif représenté effectue la différence entre l'échantil lon d'entrée a. et l'échantillon quantifié b. i i ta différence ainsi, retardée par le jeu des retardateurs 6 et 7 est ajoutée à l'échantillon suivant qui devient ai*t - ai+1 + a.- b. lequel subit la transformation T puis la quantification et devient bi+1 à la sortie 52. La figure 2 représente une variante du dispositif représenté sur la figure 1; Tous les circuits sont identiques à ceux de la figure précédente sauf les deux circuits retardateurs 6 et 7 qui sont supprimés et remplacés par un retardateur unique 8 disposé entre le circuit soustracteur 5 et l'entrée correspondante de l'additionneur 1. La figure 3 représente un dispositif de quantification, suivant l'invention, pour une suite double d'échantillons successifs. Ces échantillons représentent par exemple les coordonnées cartésiennes d'un vecteur représentatif d'un écho de radar. Ils sont produits à la sortie de deux détecteurs amplitude-phase recevant chacun d'une part les signaux de réception d'un radar, en fréquence intermédiaire, ces détecteurs étant alimentés d'autre part, par un signal de référence fourni par un oscillateur local, l'un étant alimenté directement et l'autre à travers un circuit de déphasage de 900. Cette suite double est donc appliquée aux bornes d'entrées El et E2 du dispositif. Ces bornes sont connectées à des additionneurs 10 et 11 respectivement dont les sorties sont connectées aux entrées d'un circuit de conversion 12. La conversion.T opérée par ce circuit transforme les coordonnées cartésiennes X et Y en coordonnées polaires P et O. Les sorties des convertisseurs 12 sont connectées à des transformateurs 13 et 14. La transformation T opérée par le circuit 13 sur l1amplitude P peut être par exemple un passage linéaire logarithmique comme dans les exemples précédents. La transformation T2 sur la phase O peutetre une transformation linéaire faisant correspondre à tout angle O la valeur a F où n est un nombre entier. Les signaux de sortie des transformateurs 13 et 14 sont appliqués à ces circuits de quantification 15 et 16 respectivement qui délivrent des signaux de sortie aux bornes S11 et S12 respectivement. La quantification réalisée par le circuit 15 est semblable à celle des circuits 3 des figures 1 et 2. La quantification réalisée par le circuit 16 peut consister,par exemple, à prendre la partie entière de a . Chaque valeur d'angle est ainsi codée en l'un des n premiers entiers. Des transformateurs inverses 17 et 18 connectés respectivement aux quantificateurs 15 et 16 permettent de restituer à des sorties S21 et 522 des signaux semblables à ceux fournis par le convertisseur 12, aux erreurs de quantification restantes près: Le lissage de ces erreurs de quantification est obtenu, comme dans les cas précédents, du moyen des additionneurs 10 et il qui ajoutent à chaque échantillon d'entrée, la différence entre l'échan- tillon précédent et le même échantillon après quantification. Cette opération est effectuée pa deux soustracteurs 25 et 26 respectivement connectés aux additionneurs 10 et 11. L'une des entrées (entrée +) de ces soustracteurs reçoit les échantillons d'entrée par l'intermédiaire d'un retardateur. Le retardateur 23 est connecté entre l'entrée El et le soustracteur 25 tandis que le retardateur 24 est connecté entre l'entrée E2 et le retardateur 26. Les sorties S21 et S22 sont connectées à un circuit 19 qui réalise la conversion~inverse de celle du circuit 12. Les signaux de sortie du convertisseur 19 représentent donc des coordonnées cartésiennes. Des circuits- retardateurs 21 et 22 réunissent les sorties du convertisseur 19 et les autres entrées des soustracteurs 25 et 26. Le fonctionnement du dispositif est identique à celui des cas précédents. lies deux suites d'échantillons, regroupées dans les convertisseurs 12 sont à nouveau restituées par le convertisseur inverse 19 après quantification pour effectuer le lissage des erreurs de quantification. Ce lissage est obtenu de la même manière, en ajoutant à chaque nouvel échantillon la différence entre l'échantillon précédent et ce même échantillon après quantification. Comme dans le cas de la figure 2, les quatres circuits de retard 21 à 24 inclus peuvent être supprimés et remplacé par deux circuits seulement, insérés entre les soustracteurs et les additionneurs. Ge dispositif de lissage des erreurs peut s'appliquer à tout système de traitement numérique nécessitant une quantification grossière par suite d'une grande quantité d'information à traiter. L'invention trouve son application par exemple dans les systèmes de traitement par corrélation, ou par transformation de Fourrier à une ou deux dimensions. Ces systèmes font partie soit dlun sys tème radar, soit d'un système sonar. REVENDICATIONS 1. Dispositif de quantification pour un système de traitement de signaux reçus sous forme d'échantillons successifs, comportant des moyens de quantification et de mise en mémoire desdits échantillons quantifiés, caractérisé en ce qu'il comporte des moyens de soustraction de la valeur de chaque échantillon avant quantification à celle du même échantillon après quantification et des moyens d'addition de la différence ainsi obtenue à la valeur de ltéchantillon suivant. 2. Dispositif suivant la revendication 1,pour une suite simple d'échantillons, comportant une borne d'entrée (E), une borne de sortie (S1) et, entre ces bornes, un circuit (2) de transformation non linéaire d'amplitude en série avec un circuit de quantification (3) caractérisé en ce qu'il comporte en outre un circuit additionneur (1) à deux entrées inséré entre l'entrée (E) et le transformateur (2), un circuit (4) de transformation inverse connecté en série avec un circuit de retard (7) à la sortie du circuit de quantification (3), un circuit de retard (6) connecté à l'entrée (E) et un circuit soustracteur (5) à deux entrées respectivement connectées aux circuits de retard (6) et (7) et dont la sortie est connectée à la deuxième entrée du circuit addition (i). 3. Dispositif suivant la revendication 1, pour une suite simple d'échantillons, comportant une borne d'entrée (E), une borne de sortie (S1) et, entre ces bornes, un circuit (2) de transformation non liroaire d'amplitude en série avec un circuit de quantification (3) caractérisé en ce qu'il comporte en outre un circuit additionneur (1) à deux entrées inséré entre l'entrée (E) et le transformateur (2), un circuit (4) de transformation inverse connecté à la sortie du circuit de quantification (3), un circuit soustracteur (5) à deux entrées respectivement connectées à l'entrée (E) et la sortie du transformateur inverse (4) et un circuit de retard (8) connecté entre la sortie du circuit soustracteur (5) et la deuxième entrée du circuit additionneur (i). 4. Dispositif suivant l'unie des revendications 2 et 3, caractérisé en ce que le retard introduit par lesdits circuits de retard (6 et 7 fig 1, 8 fig 2) est égal à la période de répétition des échantillons. 5. Dispositif suivant l'un des revendications 2 et 3,caractérisé en ce que le circuit de transformation (2) d'amplitude est un circuit de compression logarithmique d'amplitude. 6. Dispositif suivant la revendication t, pour une suite double d'échantillons successifs, comportant deux bornes d'entrées(E1,E2), un circuit de conversion de coordonnées (12) dont les sorties sont connectées à deux circuits dé quantification (15,16) par l'intermédiaire de circuits de transformation respectifs (13, 14), caractérisé en ce qutil comporte deux circuits d'addition (io et 11) respectivement connectés entre les entrées (E1,E2) et le circuit de conversion (12), un circuit de conversion inverse (19) connecté aux circuits de quantification (15 et 16) par l'intermédiaire de circuits de transformation inverse (15, 16), un premier soustracteur (25) dont une entrée est reliée à une entrée (Ei) du dispositif par l'intermédiaire d'un circuit de retard (23), dont la sortie est reliée à l'additionneur (10) qui est relié à ladite entrée (El) et dont l'autre entrée est reliée à la sortie du circuit de conversion inverse (t9)correspondant à ladite entrée (El), par l'intermédiaire d'un circuit de retard (2t) et un second soùstracteur (26) dont une entrée est reliée à l'autre entrée (E2) par l'intermédiaire d'un circuit de retard (24), dont l'autre entrée est reliée à l'autre sortie du circuit de conversion inverse (19) par l'intermédiaire d'un circuit de retart (22) et dont la sortie est connectée à l'autre additionneur (11) relié à ladite autre entrée (E2). 7. Dispositif suivant la revendication 1, pour une suite double d'échantillons successifs, comportant deux bornes d'entrée (E1,E2), un circuit de conversion de coordonnées (12) dont les sorties sont connectées à deux circuits de quantification (15,16) par l'intermédiaire de circuits de transformation respectifs (13, 14) caractérisé en ce qu'il comporte deux circuits d'addition (10 et 11) respectivement connectés entre les entrées (Eî,E2)et le circuit de conversion (12), un circuit de conversion inverse (19) connecté aux circuits de quantification (15,16) par l'intermédiaire de circuits de transformation inverse (15, 16), un premier circuit (26) dont une entrée est reliée à une entrée (Et) dudispo- sitif, dont l'autre entrée est reliée à la sortie du circuit de conversion inverse (19) correspondant à ladite entrée (El) et dont la sortie est reliée à l'additionneur (10) qui est relié à ladite entrée (El), par l'intermédiaire d'un circuit de retard, et un second soustracteur (26), dont les entrées sont respectivement connectées à la deuxième entrée (E2) et la deuxième sortie du circuit de conversion inverse (19) et dont la sortie est reliée à l'autre additionneur (11) par l'intermédiaire d'un autre circuit de retard. 8. Dispositif suivant l'une des revendications 6 et 7, caractérisé en ce que lesdits circuits de retard (21,22,23,24) introduisent un retard égal à la période de répétition des échantillons. 9. Système de traitement de signaux, caractérisé en ce qu'il comporte un dispositif de quantification suivant l'une des revendications précédentes.