-1 - La présente invention se rapporte à des circuits intégrés et concerne, en particulier, un procédé de fabrication de dispositifs de logique d'in- jection intégrée comportant des contacts de base auto-alignés, et la structure résultante. Des circuits et des dispositifs de logique d'injection intégrée sont connus dans la technique et ont fait l'objet de nombreux brevets et publications. Voir, par exemple, le brevet des E.UJA. n0 3 962 917 de O'Brien. Ce brevet décrit une logique d'injection intégrée souvent désignée sous le nom de "dispositif 12L" formée dans une région isolée à l'oxvde d'une couche épitaxiale de matériau semi- conducteur. L'utilisation de silicium polycristallin dopé au bore comme source de diffusion Dour des régions du type p de dispositifs I2L est également connue. Voir par exemple "Polycristalline-Silicon as a Diffusion Source and Interconnect Layer in I2L Realizations" (Silicium polycristallin comme source de diffusion et couche d'interconnexion dans des réalisations I 2L) par Middelhoek et Kooy, IEEE Journal of Solid State Circuits, Vol. SC-12, nO 2 avril 1977. Toutefois, les circuits I2L de la technique antérieure présentent certains inconvénients relatifs à la vitesse, à la densité, au nombre de sortances permises et à l'intersection de telles structures par des lignes d'interconnexion métalli- ques. Un des buts de la réalisation de structures de logique d'injection est de maintenir la résistance de la région de base tout en augmentant le bêta du transistor. Dans les structures antérieures, on y est parvenu en échelonnant la structure en direction horizontale ou verticale. A partir d'un certain point toutefois, l'échelonnement ne permet plus d'améliorer le bêta du fait que le collier p+ qui entoure les -2- collecteurs n+ détermine la résistance de la base et le bêta. L'invention vise une structure de logique d'injection intégrée, qui offre des améliora- tions en ce qui concerne la vitesse, la densité, le nombre d'interconnexions, le nombre de sortances et la conception de la disposition générale par rapport aux structures de la technique antérieure. Le procédé de fabrication du dispositif de logique d'injection intégrée suivant l'invention dans une poche d'une couche épitaxiale d'un premier type de conductibilité, séparée d'un substrat du type de conductibilité oppo- sé audit premier type par une région intermédiaire dudit premier type de conductibilité comprend les opérations consistant: à introduire une impureté dudit type de conductibilité opposé dans une première partie de la couche épitaxiale; à déposer un premier matériau auquel est incorporée une impureté dudit type de conductibilité opposé sur une seconde partie de la couche épitaxiale, cette seconde partie comprenant au moins une portion de la première partie; à traiter ledit premier matériau de manière à faire pénétrer au moins une partie de l'impureté dudit type de con- ductibilité opposé qu'il contient dans la couche épitaxiale; et à introduire une impureté dudit pre- mier type de conductibilité dans une troisième partie de la couche épitaxiale, cette troisième partie com- prenant au moins une portion de la première partie mais ne comprenant aucune portion de la seconde partie. La cellule de logique d'injection formée en utilisant un tel procédé présente un contact de base en silicium polycristallin qui est auto-aligné avec la région de base. En outre, la résistance de la base est presque indépendante de la zone de base extrin- sèque. De plus, une telle structure peut etre aisément - 3- fractionnée pour permettre à des lignes d'interconne- xion d'intersecter la région du substrat en silicium dans laquelle le dispositif de logique d'injection est formé. L'invention sera mieux comprise à la lecture de la description détaillée qui suit, et à l'examen des dessins joints qui en représentent, à titre d'exemples non limitatifs, des modes de réalisa- tion. Sur ces dessins: La Figure 1 est une vue en coupe trans- versale d'une des premières opérations de la fabrication de dispositifs I 2L, représentant le substrat semi-con- ducteur, la couche enterrée, la couche épitaxiale et l'isolement en oxyde; La Pigure 2 montre l'aspect d'une telle structure après la formation de couche de silicium poly- cristallin 22 et d'oxyde 24 sur des parties choisies de la couche épitaxiale; 20. La Figure 3 est une vue en coupe trans- versale après l'élimination d'une partie du silicium polycristallin; *La Figure 4 représente la structure après la formation d'oxyde additionnel 26; 25. La Figure 5 représente la structure après l'élimination d'une partie de l'oxyde 26 et l'in- troduction d'une impureté du type n; La Figure 6 est une vue de dessus de la structure de la Figure 5; 30. La Figure 7 est une vue en coupe transversale de la structure représenté sur la Figu- re 6; La Figure 8 est un schéma simplifié du circuit 12L formé conformément au rrocédé des Figu- res 1 à 7; 2475292' -4- Les Figures 9 à 11 représentent une technique de variante permettant de fabriquer un dis- positif I2L en utilisant des couches d'oxyde obte- nues par croissance thermique et une corrosion au plasma; et La Figure 12 représente une structure I2L allongée dont la réalisation est rendue possible par l'invention. Les Figures 1 à 6 représentent un pro- cédé de fabrication de la structure de logique d'in- Jection intégrée suivant l'invention. Comme représenté sur la Figure 1, en utilisant la technologie des circuits intégrés bien connue, on a formé une couche enterrée 12 de matériau du type de conductibilité n, entre un substrat de matériau du type p et une couche épitaxiale 15 de matériau du type n. La couche épita- xiale 15 est électriquement isolée des autres parties de la structure de circuit intégré (non représentée) par un anneau isolant d'oxyde 18, généralement du dioxyde de silicium (silice), qui entoure la couche épitaxiale 15. En utilisant des techniques d'implan- tation ionique bien connues, on a introduit une impureté 20 du type p dans la région 21 de la couche épitaxiale 15. Le substrat 10 est généralement en silicium monocristallin d'une résistivité de 2 à 5 ohms-cm. La couche enterrée 12 qui formera les col- lecteurs des transistors de la logique d'injection intégrée doit présenter une concentration en impureté de 2 x 10I atomes par centimètre cube, tandis qu'une dose de matériau du type p d'environ 1012 atomes par centimètre carré à 190 keV est introduite dans la couche épitaxiale 15 pour donner à des parties de celle-ci le type de conductibilité p. Ensuite, comme représenté sur la Figure -5- 2, on dépose une couche de silicium polycristallin 22 à travers la surface supérieure de la structure de circuit intégré. On peut déposer le silicium poly- cristallin 22 en utilisant une technique bien connue quelconque, par exemple par dépôt de vapeur chimique. Dans un mode de réalisation particulier, le poly- silicium 22 a une épaisseur de 5000 Angstrbms. Le silicium polycristallin 22 contient également la concentration désirée d'impureté du type p, afin de pouvoir être utilisé comme source de dif- fusion au cours du traitement ultérieur. Dans un mode de réalisation particulier de l'invention, on ajoute 1015 atomes par centimètre carré de bore au silicium polycristallin. Ensuite, comme également représenté sur la Figure 2, on dépose une couche de dioxyde de silicium 24 d'environ 500OAngstrëms d'épaisseur sur la surface du silicium polycristallin 22, par exemple par dépôt de vapeur chimique. Puis le dioxyde de silicium 24 est convenablement configuré en utilisant des techniques photolitographiques bien connues. Les ouvertures de la couche d'oxyde 24 sont alors utilisées comme masque pour l'élimination de régions de la couche de silicium Dolycristallin 22. On peut éliminer le silicium polycristallin 22 en utilisant des procédés de corrosion chimique bien connus, par exemple une corrosion avec un mélange d'acides fluorhydrique et nitrique. L'aspect de la structure après l'élimination des parties ainsi ex- posées de la couche de silicium nolycristallin 22 est représenté sur la Figure 5. La corrosion chimique produit un "décrochement", c'est-à-dire que la largeur de la couche de dioxyde de silicium 24 est légèrement plus grande que celle du silicium polycristallin sous-jacent 22. (Voir Figure 3). Comme on le verra plus loin, ce décrochement, habituellement considéré -6- comme indésirable, est utilisé avantageusement dans un mode de réalisation particulier de l'invention. Ensuite, comme représenté sur la Figu- re 4, on oxyde thermiquement la structure de circuit intégré en la chauffant à 10000C. pour créer des régions de dioxyde de silicium 26 entre les régions de polysilicium 22. L'oxyde 26 a, dans un exemple type, une épaisseur de 1000 Angstrêms et le traitement thermique épaissit aussi légèrement l'oxyde 24. Puiscomme représenté sur la Figure 5, on corrode une partie des régions de dioxyde de sili- cium 26, généralement en utilisant un procédé de corrosion au plasma bien connu quelconque pour éviter le décrochement. Dans un exemple type, on utilise un plasma contenant du chlore. L'oxyde 26 recouvrant la partie de la couche épitaxiale 15 qui n'a pas été dopée de n en p n'est pas corrodé. Comme on le verra plus loin, cette partie de la couche épitaxiale 15 joue le rôle de base du transistor pnp. L'aspect de l'oxyde 26 résiduel est représenté sur la Figure 5. On remarquera que des régions de l'oxyde 26 subsistent sur les extrémités de cha.ue région de silicium poly- cristallin 22. Des ouvertures peuvent etre pratiquées ultérieurement, au cours de la mise en oeuvre du pro- cédé, à travers cet oxyde 26 subsistent sur les extré- mités du polysilicium 22, pour permettre l'établissemert de connexions ohmiques avec ce dernier. Des impuretés 28 du type n sont ensuite implantées à travers les ouvertures de l'oxyde 24 et 26. Dans un mode de réa- lisation particulier, on utilise de l'arsenic ou du phosphore pour former les impuretés du type n et une concentration de 102î atomes par centimètre cube est créée dans la couche épitaxiale 15. On chauffe ensuite la pastille à 10000C pour faire pénétrer les impuretés du type n et, à ce moment, le bore présent dans les -7- régions de silicium polycristallin 22 se diffuse également dans le silicium monocristallin au- dessous des régions 22, comme représenté sur la Figure 5. Une technique de traitement de varian- te, utilisée pour créer la couche de dioxyde de sili- cium 24 consiste à oxyder thermiquement le polysiliciu4 au lieu de procéder à un dépôt de vapeur chimique. Si l'on choisit cette technique, l'oxyde 24 formé par croissance sur le silicium polycristallin 22 ne peut pas 4tre aussi épais que s'il était formé en utilisant un dépôt de vapeur chimique, du fait que les tempéra- tures élevées peuvent diffuser le bore à partir du polysilicium 22 dans le silicium monocristallin 15 trop rapidement et convertir ainsi la région de base pnp du type n au type p. En conséquence, on obtient par croissance une couche relativement mince (3000 Angs- tr8ms) d'oxyde 24 à une basse température, par exemple de 9000C. Après configuration de cette couche et élimi- nation du polysilicium sous-jacent 22, comme représenté sur la Figure 3, on fait croltre l'oxyde 26 jusqu'à environ 1000 Angstrfms d'épaisseur, puis cette couche est corrodée au plasma également avec un plasma con- tenant du chlore, le reste du processus se déroulant conformément à la description relative à la Figure 5. La Figure 6 est une vue de dessus de la structure représentée sur la Figure 5. On remarquera que la région de silicium polycristallin 22 est sub- divisée en deux parties, à savoir une région 22a qui sert de contact avec l'émetteur d'un transistor pnp, 45 (voir Figure 8) et une région 22b qui sert de con- tact pour les régions de base des transistors npn, 50 à 53 (voir Figure 8). A noter que le silicium poly- cristallin 22 s'étend au-dessus de régions 25 du type p. tandis que des régions 28 du type n sont formées dans les intervalles entre les régions 25 du type p. -8- La Figure 7 est une vue en coupe trans- versale suivant la ligne 7-7 de la Figure 6. La Figure 7 représente l'interconnexion en silicium polycristal- lin 22b décalée par rapport aux régions du type n, 28, qui sont formées entre les régions 25 du type p. La Figure 8 est un schéma simplifié du circuit créé par la structure représentée sur les Fi- gures 5, 6 et 7. On remarquera qu'on a donné aux élé- ments de la Figure 8 des désignations numériques cor- respondant aux régions appropriées représentées sur les Figures 5, 6 et 7. Une technique de variante, permettant de fabriquer une structure-I2L en utilisant la présente invention, est représentée sur les Figures 9 à 11. On obtient la structure représentée sur la Figure 9 en effectuant les mêmes opérations de traitement que cel- les qui sont indiquées sur les Figures 1, 2 et 3, à cela près qu'au lieu de former la couche d'oxyde 24 par dépôt de vapeur chimique, on la crée par oxydation thermique. En raison du fait qu'elle est formée par oxydation thermique, la couche d'oxyde 30 de la Figure 9 a été désignée par une référence numérique différente de celle de la couche d'oxyde 24 de la Figure 2, alors que, bien entendu, ces deux couches sont constituées par du dioxyde de silicium et assurent la même fonction. En raison du fait que la température élevée prolongée nécessaire pour engendrer un oxyde aussi épais que la couche 24 diffuserait du bore hors de la couche de silicium polycristallin 22 et dans le silicium mono- cristallin sous-jacent trop rapidement, ce qui abais- serait la tension de -laquage entre la base et la couche enterrée, on fait croître une couche d'oxyde plus mince à une température plus basse. Généralement, l'oxvde 30 a une épaisseur d'environ 3000 Angstrdms et est créé par oxydation thermique i 9000C. -9- Une fois que la couche de dioxyde de silicium 30 et la couche polycristalline 22 ont été corrodées comme décrit à propos de la Figure 3, on fait croître une couche plus mince de dioxyde de silicium 27 sensiblement à la même température que la couche 30. La couche 27 présente, dans un exemple type, une épaisseur d'environ 1000 Angstrfms. L'aspect de la structure au moment de cette opération du procédé, est représenté sur la Figure 10. Ensuite, comme représenté sur la Figure 11, on utilise un processus de corrosion au plasma pour pratiquer dans la couche 27 une ouverture à tra- vers laquelle des impuretés du type n peuvent être introduites pour former la région 28. Lorsque la pastique est chauffée pour faire pénétrer les impuretés de manière à former la région 28, du bore, ou autre impureté de dopage du type p, se diffuse hors du sili- cium polycristallin 22 pour former des régions du type p sous-jacentes 25, également comme représenté sur la Figure 11. La structure résultante offre le même as- pect de surface que celui qui est représenté sur la Figure 6. Un autre avantage de la structure 12L suivant l'invention est représenté sur la Figure 12. Du fait que la région de silicium polycristallin 22b est auto-alignée audessus des régions de base des transistors npn, la résistance de base entre les bases npn est extrêmement faible, de l'ordre de 100 ohms. Ces résistances sont désignées par 31a, 31b et 31c sur la Figure 8. La faible résistance permet de fractionner et d'allonger la structure, comme représenté sur la Figure 12, pour permettre à une ou plusieurs lignes conductrices 33 de traverser la structure. Avec les structures I2L de la technique antérieure, un tel allon- gement créait des résistances de base inadmissiblement -10- élevées et, par conséquent, nécessitait des lignes d'interconnexion compliquées et longues comportant un grand nombre de spires pour éviter l'intersection de la structure 12L. ^475292 -11- REVENDICATIONS 1. Procédé de fabrication d'un dispositif de logique d'injection intégrée dans une poche de couche épitaxiale (15) d'un premier type de conductibilité sé- parée d'un substrat du type de conductibilité opposé audit premier type par une région intermédiaire (12) dudit premier type de conductibilité, ladite poche étant entourée d'un matériau isolant (18) qui s'étend de ma- nière à contacter ladite région intermédiaire, ledit procédé étant caractérisé en ce qu'il comprend les opé- rations consistant: à introduire une impureté (20) du- dit type de conductibilité opposé, dans une première partie (21) de la couche épitaxiale (15); à déposer un premier matériau (22) qui contient une impureté dudit type de conductibilité opposé sur une seconde partie de la couche épitaxiale, cette seconde partie comprenant au moins une portion de la première; à traiter ledit pre- mier matériau (22) de manière à faire pénétrer au moins une certaine quantité d'impureté dudit type de conducti- bilité opposé dans la couche épitaxiale; et à introduire une impureté (28) dudit premier type de conductibilité dans une troisième partie de la couche épitaxiale, cette troisième partie comprenant au moins une portion de la première partie mais ne comprenant aucune portion de la seconde partie. 2. Procédé suivant la revendication 1, caracté- risé en ce que le premier matériau (22) est déposé sur une pluralité de régions espacées de la couche épitaxiale et est déposé sur une région du matériau isolant de ma- nière à connecter chacune desdites régions espacées à 3o chacune des autres. 3. Procédé suivant la revendication 2, caracté- risé en ce que la seconde partie de la couche épitaxiale 2475292- -12- comprend au moins quelques-unes des régions de la couche épitaxiale disposées entre lesdites régions espacées. 4. Procédé suivant la revendication 1, carac- térisé en ce que l'impureté dudit premier type de con- ductibilité est une impureté du type de conductibilité N. 5. Procédé suivant la revendication 1, caracté- risé en ce que le premier matériau est du silicium poly- cristallin. 6. Procédé suivant la revendication 5, caracté- risé en ce que l'opération de traitement du premier ma- tériau s'effectue par chauffage de celui-ci. 7. Procédé suivant la revendication 1, caracté- risé en ce que l'opération de dépôt comprend les étapes consistant: à former une couche d'un premier matériau (22) sur toute l'étendue de la couche épitaxiale et du matériau isolant; à former une couche d'un second maté- riau (24) sur toute l'étendue du premier matériau; à éliminer le second matériau (24) au-dessus de régions o le premier matériau (22) n'est pas désirable; et à éliminer les régions ainsi exposées du premier maté- riau (22). 8. Procédé suivant la revendication 7, caracté- risé en ce que l'opération d'introduction d'impureté du- dit premier type de conductibilité comprend les étapes consistant: à former des régions (24) d'un second maté- riau pour recouvrir toute l'étendue de la couche épitaxia- le; à éliminer des parties du second matériau surjacen- tes à la seconde partie de la couche épitaxiale (reste 26); et à insérer une impureté -dudit type de conducti- bilité opposé dans ladite seconde partie. 9. Structure de logique d'injection intégrée formée dans une poche de matériau épitaxiale (15) sépa- rée d'un substrat d'un premier type de conductibilité ^-475292 -13- par une région intermédiaire (12) du type de conducti- bilité opposé audit premier type, ladite poche étant entourée d'un matériau isolant (18) qui s'étend de ma- nière à être en contact avec ladite région intermédiaire, ladite structure étant caractérisée en ce qu'elle com- prend: une pluralité de régions espacées (28a, b, c, d) de matériau dudit premier type de conductibilité formées dans la poche, chacune desdites régions espacées étant plus fortement dopée que la couche épitaxiale; une plu- ralité de régions (26) dudit type de conductibilité op-. posé formées dans la poche pour séparer chacune desdites régions espacées des autres régions espacées; et une ré- gion de matériau électriquement conducteur (22b) dispo- sée pratiquement sur toute l'étendue de chacune desdites régions espacées et sur le matériau isolant. 10. Structure suivant la revendication 9, carac- térisé en ce que la région de matériau électriquement con- ducteur est du silicium polycristallin. 11. Structure suivant la revendication 9, carac- térisée en ce qu'elle comprend des moyens pour établir un contact électrique avec chacune des régions (26) dudit type de conductibilité opposé. 12. Structure suivant la revendication 9,carac- térisée en ce que le premier type de conductibilité est le type P. 13. Structure suivant la revendication 9, carac- térisée en ce que chacune des régions espacées s'étend d'un premier côté de la poche à un second cOté de celle- ci. 14. Procédé de fabrication d'un dispositif de logique d'injection intégrée dans une poche (15) électri- quement isolée de matériau d'un premier type de conduc- tibilité sous laquelle s'étend une région enterrée (12) dudit premier type de conductibilité, ledit procédé étant -14- caractérisé en ce qu'il comprend les opérations consis- tant: à introduire une impureté (20) du type de conduc- tibilité opposé audit premier type dans une première par- tie de la poche; à déposer un premier matériau (22) sur au moins une seconde partie de la poche; à introduire une impureté (28) dudit premier type de conductibilité dans la poche à partir dudit premier matériau; à recou- vrir toute l'étendue du premier matériau avec un maté- riau isolant (24) sauf aux emplacements o le premier matériau est en contact avec la poche; à déposer un second matériau (22) contenant une impureté dudit type de conductibilité opposé sur toute l'étendue de la po- che et sur tous les matériaux surjacents à la poche à l'exception d'une troisième partie de la poche, ladite première partie de celle-ci n'incluant aucune fraction de ladite troisième partie; et à traiter le zecond matériau (22) pour faire pénétrer l'impureté qu'il con- tient dans la poche. 15. Procédé suivant la revendication 14, carac- térisé en ce que la seconde région est entièrement dis- posée à l'intérieur de la première. 16. Procédé suivant la revendication 15, carac- térisé en ce que ledit premier type de conductibilité est le type N. 17. Procédé suivant la revendication 14, carac- térisé en ce que chacun des premier et second matériau est du silicium polycristallin, et en ce que le maté- riau isolant est du dioxyde de silicium.