- 1 - L'invention a trait, d'une part, à un procédé de codage et de dé- codage de données binaires et de l'horloge synchrone associée et, d'autre part, à un dispositif permettant l'application de ce procédé. On connaît déjà différents procédés de transmission de données du type synchrone. Ces procédés connus nécessitent deux paires métalli- ques, l'une étant affectée à la transmission de données binaires et, l'au- tre étant affectée à l'horloge. Il est également nécessaire de prévoir, soit un modulateur-démodulateur, soit un convertisseur en bande de base. Toutefois, le coût des dispositifs utilisant ces procédés connus est relativement élevé. La présente invention a pour but de fournir un procédé de trans- mission synchrone, half-duplex, différentielle en réception, permettant non seulement une réduction importante du coût du dispositif mais égale- ment d'avoir une bonne immunité aux parasites induits sur la ligne. A cet effet, l'invention concerne un procédé de codage et de dé- codage de données binaires et de l'horloge synchrone associée, caractéri- sé en ce que la transmission est une transmission half-duplex en récep- tion effectuée sur une seule paire métallique assurant aussi bien la transmission des données binaires que la transmission de l'horloge asso- ciée. L'invention concerne également un dispositif pour l'application du procédé conforme à l'invention caractérisé en ce qu'il comporte pour le décodage des données binaires et de récupération de l'horloge synchro- ne pour chaque ligne un amplificateur différentiel et un pont de résis- tances autorisant la di3crimination du signal reçu par rapport au bruit induit sur la chaîne de transmission. L'invention sera bien comprise en se référant à la description suivante faite à titre d'exemple non limitatif et au dessin ci-annexé dans lequel: - la figure 1 est le schéma de principe du dispositif permettant l'appli- cation du procédé conforme à l'invention - la figure 2 est un chronogramme. On se réfère à la figure 1. Le dispositif 1 comporte une logique de traitement 2 alimentée entre les potentiels Vo et Vss. De cette logique de traitement 2 part un signal binaire transmis par l'intermédiaire d'une liaison 3 reliée, d'une part, à l'entrée 4 d'un inverseur 5 et, d'autre part, à une entree 6 d'une première porte ET 7. La sortie 8 de l'inverseur 5 est reliée à -2- une entrée 9 d'une seconde porte ET 10. De même, l'émission de l'horloge est transmise par une liaison Il depuis la logique de traitement 2, d'une part, vers la seconde entrée 12 de la seconde porte ET 10 et, d'autre part, vers la seconde entrée 13 de la première porte ET 7. La sortie 14 de cette première porte ET 7 est reliée par une liai- son 15 à la base 16 d'un premier transistor 17 dont l'émetteur 18 est relié à la masse électrique 19 et dont le collecteur 20 est relié à la première ligne 21 d'une paire métallique 22. De même, la sortie 23 de la seconde porte ET 10 est reliée par une liaison 24 à la base 25 d'un se- cond transistor 26 dont l'émetteur 27 est relié à la masse électrique 28 et dont le collecteur 29 est relié à la seconde ligne 30 de la paire mé- tallique 22. Pour la réception, on prévoit un premier amplificateur différentiel 31 dont l'entrée positive 32 est reliée, d'une part, à une extrémité 33 d'une première résistance 34 et, d'autre part, à une extrémité 35 d'une seconde résistance 36. L'autre extrémité 37 de la première résistance 34 est reliée au potentiel 38. L'autre extrémité 39 de la seconde résistance 36 est reliée, d'une part, à la ligne 21 et, d'autre part, à une extrémité 40 d'une troisième résistance 41 dont l'autre extrémité 42 est reliée à la masse électrique 43. L'entrée négative 44 du premier amplificateur différentiel 31 est reliée, d'une part, à la ligne 30 et, d'autre part, à une extrémité 45 d'une quatrième résistance 46 dont l'autre extrémité 47 est reliée à la masse électrique 48. La sortie 49 du premier amplificateur différentiel 31 est reliée, d'une part, à l'extrémité 50 d'une cinquième résistance 51 dont l'autre extrémité 52 est reliée au potentiel 53 et, d'autre part, à une entrée 54 d'une première porte NON-ET 55 et à une entrée 56 d'une troisième por- te NON-ET 57. La sortie 58 de la première porte NON-ET 55 est reliée à la logique de traitement 2 et restitue l'horloge réception 59. La sortie de la troisième porte NON-ET 57 est reliée, d'une part, à la logique de traitement 2 et restitue les données de réception 61 et, d'autre part, à une des entrées 62 d'une deuxième porte NON-ET 63. Par ailleurs, on prévoit un second amplificateur différentiel 64 dont l'entrée positive 65 est reliée, d'une part, à une extrémité 66 d'une sixième résistance 67 et, d'autre part, à une extrémité 68 d'une septième résistance 69. L'autre extrémité 70 de la sixième résistance 67 - 3- est reliée au potentiel 71. L'autre extrémité 72 de la septième résistan- ce 69 est reliée, d'une part, à la ligne 30 et, d'autre part, à l'extré- mité 45 de la quatrième résistance 46. L'entrée négative 73 du second amplificateur différentiel 64 est reliée, d'une part, à la ligne 21 et, d'autre part, à l'extrémité 40 de la troisième résistance 41. La sortie 74 du second amplificateur différentiel 64 est reliée, d'une part, à l'extrémité 75 d'une huitième résistance 76 dont l'autre extrémité 77 est reliée au potentiel 78 et, d'autre part, à la seconde entrée 79 de la seconde porte NON-ET 63 et à la seconde entrée 80 de la première porte NON-ET 55. La sortie- 81 de cette seconde porte NON-ET 63 est reliée à la seconde entrée 82 de la troisième porte NON-ET 57. Les portes 57 et 63 sont assemblées de manière à constituer une bascule RS. En ce qui concerne le fonctionnement: 15. Pour l'émission: on a deux signaux He, De prenant deux états logiques O et 1 et on trans- met un signal composé: (a') = He De (a) = He De (b') = He De (b) = He De 20. Pour la réception, un état stable est assuré par un déséquili- bre des tensions d'entrée de l'amplificateur différentiel. L'état logique O de (a) ou de (b) correspond à un état physique Vb. L'état logique 1 de (a) ou de (b) correspond à un état physique Vh. Donc, en raison de la structure du codage, (a) et (b) ne sont jamais au niveau Vb en même temps. Il en résulte que les sorties a" et b" des amplificateurs diffé- rentiels sont de la forme, a" = a = He De b" = b = He De HR = a".b" = He De. He De = He De + He De = He De + He De = He (De + De) d'o HR = He On se réfère maintenant au chronogramme. La première ligne correspond à He La deuxième ligne correspond à De La troisième ligne correspond à De La quatrième ligne correspond à a' = Me De La cinquième ligne correspond à b' = He De -4- La sixième ligne correspond à a = a" = Re De La septième ligne correspond à b = b = Hie De La huitième ligne correspond à HR La neuvième ligne correspond à DR = Q Il en résulte que DR = De Bien que l'invention ait été décrite à propos d'une forme de réalisation particulière, il est bien entendu qu'elle n'y est nullement limitée et qu'on peut y apporter diverses modifications de formes, de matériaux et de combinaisons de ces divers éléments, sans pour cela s'é- loigner du cadre et de l'esprit de l'invention. -5 - Revendications 1. Procédé de codage et de décodage de données binaires et de l'horloge associée caractérisé en ce que la transmission est une trans- mission half-duplex en réception, effectuée sur une seule paire métalli- que (22) assurant aussi bien la transmission des données binaires que la transmission de l'horloge associée. 2. Dispositif pour l'application du procédé selon la revendica- tion I caractérisé en ce qu'il comporte, pour le décodage des données binaires et de récupération de l'horloge synchrone, pour chaque ligne (21) , (30) de la paire métallique (22) un amplificateur différentiel (31) (64) et un pont de résistances (34), (36), (41) et (67), (69)9 (46) res- tituant le signal reçu et n'étant pas influencé par le bruit induit sur la chaîne de transmission. 3. Dispositif selon la revendication 2 caractérisé en ce que la sortie (49) de l'amplificateur (31) pourvue d'une résistance (51) compor- te une liaison reliant cette sortie (49), d'une part, à une entrée (54) d'une première porte NON-ET (55) et, d'autre part, à une entrée (56) d'une porte NON-ET (57) d'une bascule RS. 4. Dispositif selon la revendication 2 caractérisé en ce que la- sortie (74) de l'amplificateur (64) pourvue d'une résistance (76) compor- te une liaison reliant cette sortie (74), d'une part, à la seconde entrée (80) de la première porte NON-ET (55) et, d'autre part, à une entrée (79) d'une porte NON-ET (63) de la bascule RS, la sortie (81) de cette porte NON-ET (63) étant reliée à la seconde entrée (82) de la porte NON-ET (57) de la bascule RS. 5. Dispositif selon la revendication 2 caractérisé en ce que la sortie (58) de la porte NON-ET (55) comporte une liaison reliant cette sortie (58) à une entrée "HR" d'une logique de traitement (2). 6. Dispositif selon la revendication 2 caractérisé en ce que la sortie (60) de la porte NON-ET (57) comporte une liaison reliant cette sortie (60), d'une part, à une entrée "DR" de la logique de traitement (2) et, d'autre part, à la seconde entrée (62) de la porte NON-ET (63) de la bascule RS. 7. Dispositif selon la revendication 2 caractérisé en ce qu'une sortie "He" de la logique de traitement (2) comporte une liaison (11) reliant cette sortie "He", d'une part, à une entrée (13) d'une première porte ET (7) et, d'autre part, à une entrée (12) d'une seconde porte - 6 - ET (10). 8. Dispositif selon la revendication 2 caractérisé en ce qu'une sortie "De" de la logique de traitement (2) comporte une liaison (3) re- liant cette sortie "De", d'une part, à l'entrée (4) d'un inverseur (5) dont la sortie (8) est reliée à la seconde entrée (9) de la seconde porte ET 10 et, d'autre part, à la seconde entrée (6) de la première porte ET (7). 9. Dispositif selon la revendication 2 caractérisé en ce que la sortie (14) de la première porte ET (7) comporte une liaison (15) reliant cette sortie (14), à travers un transistor (17), à une des lignes (21) de la paire métallique (22). 10. Dispositif selon la revendication 2 caractérisé en ce que la sortie (23) de la seconde porte ET (10) comporte une liaison (24) re- liant cette sortie (23), à travers un transistor (26) à l'autre ligne (30) de la paire métallique (22).