L'invention concerne un circuit de séparation de signaux de synchronisation, servant à séparer d'un signal de télévision une partie située entre le niveau de crête et le niveau de palier d'un signal de synchronisation, ce circuit comportant un circuit de détection de niveau 5 de crête couplé à l'entrée peur signal vidéo du circuit, détectant les crêtes des impulsions de synchronisation, un circuit de détection de niveau de palier couplé à l'entrée pour signal vidéo et comportant une entrée pour signal de sélection pour l'application d'un signal de sélection de temps, un circuit de combinaison couplé à une sortie du circuit de 10 détection de niveau de crête ainsi qu'à une sortie du circuit de détection de niveau de palier, circuit de comMnaison dont au moins une sortie est oouplée à une entrée de référence d'un premier circuit de sélection d'amplitude limiteur dans les deux sens, alors qu'une entrée pour signal du premier circuit de sélection d'amplitude est couplée à l'entrée pour 15 signal vidéo du circuit. Dans le brevet britannique N8 1*143*241, on décrit un circuit du genre envisagé ci-dessus avec lequel une sortie du'circuit de séparation de signal de synchronisation est couplée directement à l'entrée de sélection du circuit de détection de niveau de palier. Ce circuit est 20 appelé à être utilisé dans des récepteurs de télévision de qualité professionnelle. Par suite du développement rapide de la technique des circuits intégrés, le circuit nécessitant un nombre assez élevé de composants est également intéressant pour des récepteurs de télévision à usage domestique. En effet avec ce circuit, on obtient toujours une bonne sépara-25 tion du signal de synchronisation indépendamment du rapport déterminé par l'émetteur entre l'amplitude du signal de synchronisation et du signal d'image. Toutefois, pour cette application, le fonctionnement du circuit connu s'avère instable pour de petits signaux d'entrée qui ont un mauvais rapport signal/bruit. 30 L'invention a pour but d'éliminer cet inconvénient. Un circuit de séparation de signaux de synchronisation limiteur dans les deux sens du genre envisagé dans le préambule est caractérisé en ce que l'entrée pour signal de sélection est couplée à l'entrée pour signal vidéo du circuit par l'intermédiaire d'un deuxiwise circuit 35 de sélection d'amplitude. , A l'aide d'une tension d'ajustage obtenue à l'aide du circuit de combinaison et appliquée à l'entrée de référence du circuit d'amplitude limiteur dans les deux sens, les niveaux de limitation du circuit de sélection d'amplitude sont adaptés à l'amplitude du signal de synchro-40 nisation dans le signal vidéo. De ce fait, même pour de fortes variations BAD ORIGINAL. 71 01594 2 2077217 de cette amplitude ou du rapport d'amplitude entre le signal de synchronisation et le reste du signal vidéo, la position mutuelle du signal de synchronisation et des niveaux de limitation reste aussi favorable que possible pour une "bonne séparation des signaux de synchronisation exempte 5 de perturbations. La description qui va suivre en regard des dessins annexés fera bien comprendre comment l'invention peut être réalisée.. La fig. 1 est un schéma siirplifié d'un exemple de réalisation d'un séparateur de signaux de synchronisation conforme à l'invention. 10 La fig. 2 illustre, à l'aide de quelques courbes, le fonc tionnement d'un séparateur de signaux de synchronisation conforme à lHn-vention» La fig. 3 est un schéma simplifié d'un autre exemple de réalisation d'un séparateur de signaux de synchronisation conforme à 15 l*invention. La fig. 4 est un schéma -simplifié d'un exemple de réalisation correspondants dans les grandes ligness à l'exemple-de la fig® 3> les circuits de détection étant réalisés comme circuits de rétablissement de la composante de courant continu. 20 Sur la fig:. 1, une entrée pour signal vidéo 1 est reliée à une entrée 3 d'un circuit de détection de niveau de palier' 5» à une entrée 7 d'un circuit de détection de niveau de crête 9 et à une entrée pour signal 11 d'un circuit de sélection à*amplitude limiteur dans les' deux sens 13. A l'entrée pour signal vidéo 1 est appliqué un 3ignal vidéo 25 qui peut être déparasité par exemple de façon connue et comporter ou non ' une composante de courant continu. Une entrée de référence 15 du circuit de sélection d'amplitude 13 est reliée à une entrée 17 d'un circuit de combinaison 19» Une entrée 21 du circuit de combinaison 19 est reliée à une entrée 25 du cir— 30 cuit de détection de niveau de palier 5 et une entrée 23 de ce circuit de combinaison est reliée à une entrée 27 du circuit de détection de niveau de crete 9® L'entrée 3 du circuit de détection de niveau de palier 5 est reliée au collecteur d'un transistor n-p-n 29« La base du transistor 35 29 est reliée par l'intermédiaire d'une "êsistance 31 à une entrée pour signal de sélection 33 du circuit de détection de niveau de palier 5» L'émetteur du transistor 29 est connecté à une borne d'un premier condensateur de détection 35» à une extrémité d'une première résistance de détection 36 et à la sortie 25 du circuit de détection de ni-/sau de palier 40 5* L'autre borne du premier condensateur de" détection 35 et de la première BAD ORIGINAL 71 01594 5 2077217 résistance de détection 36 est à la aaase. Si à 1*entrée pour signal de sélection 33 du circuit de détection de niveau de palier 5 est appliqué un signal de sélection qui rend le transistor 29 conducteur uniquement pendant l'apparition def par 5 exemple, le palier arrière, la tension aux bornes du condensateur 35 devient pratiquement égale au niveau de palier dans le signal vidéo appliqué à l'entrée 3 du circuit de détection de niveau de palier 5- Cette tension de niveau de palier détectée est appliquée, par l'intermédiaire de la sortie 25 du circuit de détection de niveau de palier 5» à l'entrée 10 21 du circuit de combinaison 19» Pour obtenir un bon fonctionnement du circuit pour des signaux & faible amplitude présentant unemauvais rapport signal/bruit, il faut, comme la demanderesse l'a déterminé, que l'entrée pour signal de sélection 33 soit couplée à l'entrée du oirouit par l'intermédiaire 15 d'un second circuit de sélection d'amplitude (non représenté). L'entrée 7 du circuit de détection de niveau,de crête $ est reliée & l'anode d'une diode 37 dont la cathode est reliée & une extrémité d'un deuxième condensateur de détection 39» & une extrémité d'une deuxième résistance de détection 41 et & la sortie 27 du circuit de dé-20 tection de niveau de crête 9« L'autre extrémité du condensateur 39 et de la résistance 41 »e trouve & la masse. Lorsqu'on applique un signal vidéo avec crêtes de signaux de synchronisation positives, & l'entrée 7 du circuit de détection de niveau de crête 9, le condensateur 39 est chargé jusque pratiquement la 25 tension de' crête de signaux de synchronisation dans le signal vidéo. Cette tension est appliquée & l'entrée 23 d'un circuit de combinaison 19» par l'intermédiaire de la sortie 27 du circuit de détection de niveau de crête 9* Le circuit de combinaison 19 comporte une résistance 43 30 insérée entre les entrées 21 et 23* résistance dont une prise est reliée & la sortie 17 du circuit de combinaison 19. A la sortie 17 du circuit de combinaison 19 apparaît une tension qui a une valeur située entre la valeur de crête et la valeur de palier de la tension â l'entrée pour signal vidéo 1 du circuit. Cette va-35 leur reste & une distance relativement fixe entre la valeur de crête et la valeur de palier pour chaque amplitude de signal vidéo â l'entrée 1 du circuit. La tension â la sortie 17 est appliquée à l'entrée de référence 15 du circuit de sélection d'amplitude 13* 40 L'entrée pour signal 11 du circuit de sélection d'amplitude BAD. ORIGINAL 71 01594 4 2077217 13 est reliée à la base d'un transistor n-p-n 45' Ce transistor 45 est connecté en émetteur suiveur. Son collecteur est relié à une tension d'alimentation positive et son émetteur est relié & la base d'un transistor 47 et par l'intermédiaire d'une résistance 494 & la masse. Le colleo-5 teur du transistér 47 est relié par l'intermédiaire d'une résistance 51 â une borne d'alimentation portée â une tension positive. L'émetteur est connecté & la masse par l'intermédiaire d'une résistance 53 et d'autre part à l'émetteur d'un transistor n-p-n 55- Le collecteur du transistor 55 est relié â une sortie 57 du circuit et par l'intermédiaire d'une ré-10 sistance 59 & une borne d'alimentation portée â une tension positive. La base du transistor 55 est reliée & la masse par l'intermédiaire d'une résistance 61 et est connectée par ailleurs à un transistor n-p-n 63 qui est monté en émetteur suiveur et dont le collecteur est relié â une borne d'alimentation portée & une tension positive et dont la base est reliée 15 & l'entrée de référence 15 du circuit de sélection d'amplitude 13. On va maintenant décrire, en regard de la fig. 2, le fonctionnement du circuit Ae séparation de signaux de synchronisation. Sur la partie supérieure de la fig. 2, on a représenté deux courbes caractéristiques 65 et 67 quelque peu idéalisées, qui repré-20 sentent la tension VQ à la sortie 57 en fonction de la tension à l'entrée 11 pour deux valeurs différentes ^ref et de la tension à l'entrée de référence 15. Les deux courbes caractéristiques 65 et 67 sont représentées par souci de clarté â la même hauteur et ne sont pas dessinées & l'échelle. 25 Dans la partie inférieure de la fig, 2, on a représenté en fonction du temps, deux signaux vidéo 69 et 71 ayant respectivement une grande et une petite amplitude, tels qu'ils peuvent se présenter à l'entrée pour signal 11 du circuit de sélection d'amplitude 13, l'axe d'amplitude étant commun & la partie supérieure et à la partie inférieure 30 de la figure. Si le signal 69 & grande amplitude se produit à l'entrée pour signaux 11 du circuit de sélection d'amplitude 13 il apparaît simultanément à la sortie 27 du circuit de détection de niveau de crête 9 une tension continue et à la sortie 25 du circuit de détection de niveau 35 de palier 5 une tension continue Ve . 1 la sortie 17 du circuit de combi- 1 naison 19 apparaît alors une tension continue ^T0f avec une valeur qui dépend de l'ajustage de la résistance 43 et qui se situe entre les tensions V_ et VQ qui, est de préférence égal & la valeur moyenne de ces 1 1 deux tensions. BAD ORIGINAL 71 01594 5 2077217 La tension continue ^XBf est appliquée â l'entrée de référence 15 du circuit de sélection d'amplitude 13. A cette tension Vrej correspond la courbe caractéristique 65 du circuit de sélection d'amplitude 13. Seule la partie hachurée de l'impulsion de synchronisation 5 du signal vidéo 69 est transmise. De même lors de l'apparition d'un signal vidéo & faible amplitude à l'entrée pour signal 11 du circuit de sélection d'amplitude 13 il apparaît & l'entrée pour signal de référence 15 une tension continue ayant une valeur qui est line moyenne entre le niveau de crête 10 et le niveau de palier Ve . Le circuit de sélection d'amplitude présente 2 alors la courbe caractéristique 67. Hors de ce signal vidéo c'est également la partie hachurée de l'impulsion de synchronisation qui est sélectionnée et transmise â la sortie 57 du circuit de sélection d'amplitude 13. 15 II est par ailleurs évident que du fait que la tension d'ajustage suit chaque amplitude de signal du signal vidé», on a chaque fois une partie du signal de synchronisation séparée qui se situe aux environs d'une valeur moyenne du niveau de crête et du niveau de palier, de sorte que l'on obtient un signal de synchronisation pratiquement exémpt 20 de perturbations à la sortie 37 du circuit de sélection d'amplitude 13. Bien que dans ce çii précède on ait utilisé comme circuit de sélection d'amplitude 13 une paire de transistors montés en amplificateur différentiel, cela n'est pas essentiel pour l'invention; on peut utiliser n'importe quel circuit limiteur dans les deux sens. 25 Le circuit de détection de niveau de crête 9 donne par suite de la tension de seuil de la diode non idéale 37 un décalage de niveau qui pour de très petits signaux Ividéo peut rendre le fonctionnement du circuit moins efficace. Une amélioration peut être obtenue en utilisant un circuit de détection de niveau de crête 9 verrouillé agissant â 30 l'instant d'apparition du niveau de synchronisation de crête dans le signal vidéo, en analogie avec le circuit utilisé comme circuit de détection de niveau de palier 5* En général*, donc en utilisation des détecteurs avec un même décalage de niveau éventuellement complétés par un circuit de correction de niveau. 35 II est d'autre part évident qu'un circuit conforme à l'in vention peut être adapté pour des signaux vidéo obtenus à partir d'un signal de télévision â modulation positive. Sur la fig. 3* les parties correspondant â celles de la fig. 1 portent les mêmes références, de sorte que pour la description du BAD ORIGINAL 71 01594 6 2077217 fonctionnement de ce dispositif on se repartera à la description du circuit de la fig. 1. t Les circuits de détection 5 et 9 et le circuit de sélection d'amplitude 13 sont réalisés autrememt que ceux de la fig. 1, tandis que 5 d'autre part quelques couplages entre les deux circuits de détection sont prévus pour rendre le circuit encore moins sensible aux perturbations. Le circuit de détection de niveau de palier 5 comporte un transistor n-p-n 73 dont l'émetteur est relié à l'entrée 3• La base du transistor 73 est connectée, par l'intermédiaire d'une résistance 75» â. 10 l'entrée pour signal de sélection 33» tandis que le collecteur est relié, par l'intermédiaire d'une résistance 77» & une borne d'alimentation portée & «ne tension positive et & la cathode d'une diode 79* L'anode de la diode 79 est reliée à la sortie 25 et par l'intermédiaire d'une première résistance de détection 81, à taie borne d'alimentation portée â une tension 15 positive et à une électrode d'un premier condensateur de détection 83. L'autre électrode du condensateur de détection 85 est reliée & une entrée 85 du circuit de détection de niveau de palier 5. Le circuit de détection de niveau de crête 9 comporte une résistance 89 reliée d'une part â l'entrée 7 et d'autre part à l'émetteur 20 d'un transistor n-p-n 87. La base du transistor 87 est reliée, par l'intermédiaire d'une résistance 91• & un condensateur de détection 93 dont l'autre électrode est & la masse. Le noeud de la résistance 91 et du deuxième condensateur de détection 93 est relié à une sortie 95 et à la sortie du circuit 25 de détection de niveau de crête 9» Le collecteur du transistor 87 est relié â une sortie 97 du circuit de détection de niveau de crête 9 et, par l'intermédiaire d'une résistance; 99» è. une borne d'alimentation portée & une tension positive. La jonction émetteur-base du transistor 87 sert d'élément 30 de détection et charge le condensateur 93 chaque fois pratiquement jusqu'au niveau de crête du signal de synchronisation dfun signal vidéo appliqué & l'entrée 7* Comme deuxième résistance de détection on utilise une combinaison en série de deux résistances 101 et 103 qui sont insérées entre les entrées 21 et 23 du circuit de combinaison 19 et dont le noeud 35 est relié à la sortie 17. Etant donné qu'à l'entrée 21 du circuit de combinaison 19 apparaît une tension continue provenant du circuit de détection de niveau de palier 5» tension dont la valeur correspond donc pratiquement au niveau de palier dans le signal vidéo appliqué à l'entrée 7 du circuit de détection de niveau de crête 9» l'échange de charge du con-40 densateur de détection 93 en dehors des intervalles de temps pendant BAD ORIGINAL 71 01594 7 2077217 lesquels les iapulsions de synchronisation apparaissent dans le signal vidéo dépend de la différence entre le niveau de noir appliqué â, l'entrée 21 du circuit de combinaison 19 et le niveau de crête qu'atteint chaque fois le deuxième condensateur de détection 93* De ce fait, on obtient 5 que la profondeur de pénétration du circuit de détection de niveau de crête 9 est toujours adaptée à l'amplitude du signal vidéo. Par "profondeur de pénétration" on attend la différence de niveau entre le niveau de crête du signal de synchronisation dans le signal vidéo & l'entrée 7 et le miveau dans le signal vidéo & l'entrée 7 du circuit de détection 10 de niveau de crête 9» correspondant au niveau de tension continue obtenu & la sortie 27 du circuit de détection de niveau de crête 9* Cette différence de niveau est tributaire du courant qui circule pendant l'apparition des crêtes du signal de synchronisation par l'intermédiaire de la jonction base-émetteur du transistor 87 & partir du deuxième condensais teur de détection 93 et donc de l'échange de charge de ce condensateur en dehors de ce temps. De ce fait» on obtient que la position relative du niveau de référence & la sortie 17 du circuit de combinaison 19 par rapport au niveau de crête du signal de synchronisation ef au niveau de noir dans le signal vidéo reste mieux constante que pour un circuit de 20 détection de niveau de crête avec une résistance de détection vers une tension fixe. Le transistor 87 n'est conducteur que pendant l'apparition des crêtes de signaux de synchronisation dirigées négativement, du signal vidéo & l'entrée 7* Par conséquent, il apparaît au collecteur du transis-25 tor 87 des impulsions de tension dirigées négativement, amplifiées, qui sont appliquées par l'intermédiaire de la sortie 97 du circuit de détection de niveau de crête 9 & l'entrée pour signal de sélection 33 du circuit de détection Ai niveau de palier 5« Ces impulsions & lancée négatives atteignant la base du transistor 73 et bloquent celui-ci. Le signal vidéo 30 appliqué par l'intermédiaire de l'entrée 3 du circuit de détection de palier à l'émetteur du transistor 73 ne peut influenoer le courant traversant ce transistor 73 en dehors des périodes de crête de signal de synchronisation, lu collecteur de ce transistor 73 apparaît alors tin signal vidéo dans 1lequel les valeurs les plus basses correspondent au 35 niveau de palier dans le signal vidéo. La combinaison en série des résistances 99 et 75 qui sert de résistance de base au transistor 73 est dimensionnée de telle façon que le transistor 73 est pratiquement entièrement saturé en dehors des périodes de crête de signal Ae synchronisation, de sorte que le potentiel de collecteur est pratiquement identique au 40 potentiel d'émetteur. BAD ORIGINAL 71 01594 8 2077217 L©s valeurs minimum de signal au collecteur êu transistor 73 « «lui correspondent aux paliers dans le signal vidéo, sont transmises par l'intermédiaire de la diode 79 au premier condensateur de détection 85 oui en dehors des temps de palier,, échange de nouveau partiellement 5 3a charge par l'intermédiaire de la première résistance de détection 81 '/ers une tension positive. La constante de temps de la première résistance de détee-tioa 81 avec le premier condensateur de détection 33 doit être élevée I>orr pouvoir maintenir pratiquement 1© niveau de palier également, pendant 10 l'apparition dos impulsions d® synchronisation de trames dans le signal vidé© â la sortie 25. Des variations d'amplitmd® rapides qui peuvent par exemple provenir âsaa signal basse fréquence perturbateur ou du ronflement ne pourrait pas alors être suivies par la tension â la sortie 25 de sorte que 1s niveau â cette sortie ne serait pas me image fidèle du niveau de 15 palier Qt 1® niveau de référence potir le circuit de sélection d'amplitude ne serait pas non plus correct. Pour éviter cela, ces variations d'amplitude rapides sont appliquées par l'intermédiaire de l'entrée 85 de sorte que le noexyi d® la première résistance de détection 81 du premier condensateur de détection 83 suit ces variations d'amplitude sans que la charge 20 du condensateur 83 doive être corrigée. Les variations d'amplitude rapides sont obtenues hors du riveati de crête dm signal d® synchronisation détecté qui apparaît â la sortie 95 du circuit de détection de niveau de crête 9» La constante de temps du deuxième condensateur de détection 93 et de la deuxième résis- 25 tance de détection 101, 103 est suffisamment petite pour suivre des varia- ) tiens rapide®. Celle-ci ne peut en effet pas être trop élevée pour pouvoir suivre suffisamment rapidement des variations de niveau dans le signal vidéo et pour éviter qu'une seule pointe perturbatrice qui se présenterait sur une crête de synchronisation ait trop longtemps une in-30 fluence sur la tension de référence â obtenir. La tension de niveau de crête du signal de synchronisation détecté est appliquée, â partir de la sortie 95, par l'intermédiaire d'un premier transistor n-p-n monté en émetteur suiveur 105, & la base d'un deuxième transistor n-p-n également monté en émetteur suiveur. La base du transistor 105 est à cet effet re-35 liée & la sorti© 95, le collecteur â un® borne d'alimentation portée â une tension positive et l'émetteur â la base du transistor 107. Le collecteur du transistor 107 est relié à une borne d'alimentation portée à une tension positive et l'émetteur est à la masse, par l'intermédiaire d'une résistance 109. 40 Le circuit de sélection d'amplitude limiteur dans les deux BAD ORIGINAL 71 01594 9 2077217 sens 13 comporte un transistor n-p-n 111 dont la base est reliée & l'entrée pour signal de référence 15» l'émetteur, par IIintermédiaire d'une résistance 15» & l'entrée pour signal 11 et le collecteur par l'intermédiaire d'une combinaison en parallèle d'une résistance 115 et d'une diode 117» 5 â une borne d'alimentation portée à une tension positiva. Le transistor 111 est bloqué lorsque son émetteur est positif par rapport à la base c'est-à-dire lorsque le niveau de signal vidéo & l'entrée 11 est supérieur au niveau de signal de référence à l'entrée de référence 15» Ce n'est que pendant l'apparition des impulsions de synchrénisation que cette polarité 10 varie et que le transistor 111 peut être conducteur. Le rapport entre la résistance de collecteur 115 et la résistance d'émetteur 113 est choisi tel qu'une très faible différence de tension entre la base et l'émetteur rend ce transistor déjà, saturé, de sorte qu'également avec ce circuit, on obtient une séparation de signaux de synchronisation qui sépare le 15 signal de synchronisation du signal vidéo entre deux niveaux situés & proximité d'un niveau de référence. L'entrée pour signal vidéo 1 du circuit de' séparation de signaux de synchronisation est de préférence commandée à partir d'une source & basse impédance,par exemple un émetteur suiveur. 20 II est évident qu'au besoin on peut également utiliser des transistors p-n-p ou des tubes, si le reste du circuit est adapté en conséquence. Sur la fig. 4» on a représenté un exemple de réalisation qui correspond principalement & celui de la fig. 3 et dans lequel les^ 25 éléments correspondants portent les mêmes références. Le circuit de détection de niveau de palier 5 et le circuit de détection de niveau de crête 9 sont cependant réalisés comme circuits de rétablissement de la composante de courant continu , tandis que le circuit de sélection d'amplitude 13 n'a plus d'entrée pour signal vidéo 30 distincte. Entre la sortie 25 du circuit de détection de niveau de palier 5 et l'entrée 21 du circuit de combinaison 19 se trouve par ailleurs un circuit de commutation 119 qui est relié, par l'intermédiaire d'une entrée 121, à l'entrée pour signal perturbateur 123 du séparateur signaux 35 de synchronisation. En série avec la diode 79 se trouve, vers le collecteur du transistor 73» «ne autre diode de correction de niveau 125. Les émetteurs des transistors 73, 87 et 111 sont cette fois reliés à la tension d'alimentation V. La résistance de collecteur 77 du transistor 73 dans le 40 eircuit de détection- de niveau de palier § a été supprimée. BAD ORIGINAL 71 01594 10 2077217 Bans le circuit de détection de niveau de crête 9 se trouve un deuxième condensateur de détection 93 d'une part relié à l'entrée 9 et d'autre part relié & la base du transistor 87 et aux sorties 27 et 95. Le circuit de commutation 119 comporte un transistor n-p-n 5 127 qui est monté en émetteur suiveur et dont la base est reliée â la sortie 25 du circuit de détection de niveau de palier 5» le collecteur à. une tension d'alimentation positive et l'émetteur au collecteur d'un transistor n-p-n 129 remplissant la fonction de commutateur et par l'intermédiaire d'une résistance 131, à 1& masse. La base du transistor 129 est 10 reliée, par l'intermédiaire d'une résistance 133, & l'entrée 121 et l'émetteur est relié à l'entrée 21 du circuit de combinaison 19. Le transistor 129 est normalement conducteur et n'est bloqué que lorsqu'un signal de perturbation â l'entrée, & lancée négative, est appliqué à l'entrée pour signal perturbateur 123. L'entrée 21 du circuit de combinaison 19 15 est alors flottante et du fait que le circuit de combinaison sert également de résistance de détection pour le circuit de détection de niveau de crête 9 charge du deuxième condensateur de détection 93 ne varie pratiquement plus. Il n'existe alors aucun risque que lors de l'absence pendant un certain temps de signaux te synchronisation par suite d'un dé-20 parasitage du signal vidéo à l'entrée pour signal vidéo 1 du circuit pour une impulsion perturbatrice durant longtemps le circuit de sélection d'amplitude 13 laisse passer une partie du signal vidéo. Le circuit de détection de niveau de palier 5 et le circuit de détection de niveau de crête 9 fonctionnent comme on l'a déjà dit 25 cosane rétablisseurs de la composante continue. Aux sorties 25 ou 27 de ces circuits apparaît le signal vidéo dont le niveau de palier ou le niveau de crête, abstraction faite de décalages de niveau adaptés entre eux, ont pris le potentiel 7. Ces signaux sont appliqués au circuit de combinaison 19 et â la sortie 17 de ce circuit apparaît le signal vidéo dont 30 un niveau situé entre le niveau de palier et le niveau de crête a le potentiel V qui est également appliqué â l'émetteur du transistor 111 du circuit de sélection d'amplitude 13. Ce signal est appliqué à l'entrée 15 du circuit de sélection d'amplitude 13 qui, hors de ce signal, sélectionne de nouveau une partie de l'impulsion de synchronisation à proximité immé-35 diate du potentiel V. Cette partie conaer-oâ toujours relativèment la même position par rapport au niveau de crête et au niveau de palier dans le signal vidéo. Le circuit de commutation 119 peut éventuellement être inséré entre l'entrée 23 du circuit de combinaison 19 et la sortie 27 du 40 circuit de détection de niveau de crête 9» Dans le circuit â® la fig. 3, BAD ORIGINaL 71 01594 11 2077217 on peut prévoir pour le même but un transistor de commutation commandé par des signaux perturbateurs, monté entre l'émetteur du transistor 105 et la base du transistor 107 est portée à un potentiel fixe par l'intermédiaire d'un condensateur servant d'éléments à mémoire. 5 Dans les exemples de réalisation décrits oi-dessus le cir cuit de combinaison 19 est réalisé de façon très simples 11 est clair pour le spécialiste que l'on peut utiliser éventuellement un circuit compliqué pour déterminer une valeur moyenne encre là niveau ie creia et le niveau de palier, alors que la moyenne peut au besoin être pondérée 10 de sorte que le niveau de référence peut etre choisi p:ès le la créta ou du palier. BAD ORIGINAL 71 01594 12 2077217 REVEHPICATIQKS i 1-> Circu.it de séparation de signaux de synchronisation, ser vant â séparer d'un signal de télévision tin© partie située entre le niveau de crête et le niveau de palier d'un signal de synchronisation, ce 3 circuit comportant m circuit de détection de niveau de crête couplé â l'entré® pour signal vidéo du circuit, détectant les crêtes des impulsions âe synchronisation® un circuit d© détection de niveau de palier couplé â l'entrée pour signal -?idéo et comportant une entrée pour signal de sélection pous? l'application d'en signal d® sélection de temps, un cir-10 sait de combinaison couplé â une sortie du circuit de détection de niveau de erêie ainsi qu'à une sortie du circuit d® détection de niveau de palier, circuit de combinaison dont mx moias uns sortie est couplée à une entras de référence d'un premier eircnit de sélection d'amplitude limi-'ims â&m les dsux s©ns9 alors qu'une entrée pour signai du premier eir-15 «ait de sélection d'amplitude est etmplée â l'entrée pour signal vidéo du eireiîit, o® circuit de séparation #fcatat ©aractérissf en se que l'entré® pamr sigaal de sélection est couplé© â l9entrée pour signal vidéo du cir-euît pas? 1°intei-aéâiair© d'un âeœcièse cirouit de sélection d'amplitude. 20 ' Circuit de séparation de signaux de synchronisation selon 20 la rsirendieavion 1 s dont le circuit de détection de niveau de" crête corn-» porto ma transistor dont 1s jonction base—Saetteur est montée comme élément de détection âe crête et dont le collecteur est couplé â l'entrée pour signal âe détection du circuit de détection de niveau de palier. 3c Circuit de séparation de signaux de synchronisation selon 25 l'une des revendications 1 ou 2, caractérisé en ce que le circuit de détection de niveau d® crête et le circuit de détection de niveau de palier sont conçus comme circuit rétablisseur de la composante continue, tandis que l'entrée pour signaux du circuit de sélection d'amplitude constitue l'entrée de référence. BAD ORIGINAL