La présente invention concerne un transistor à effet de champ à jonction de gate à canaux multiples et notamment un transistor à effet de champ dans lequel le courant longitudinal est réglé latéralement. De tels transistors sont parfois appelés t'transistors à effet de champ à jonction de gate, verticale ". les transistors de ce type, sont connus et décrits dans un certain nombre de brevets tels que par exemple lesbrevetsU,S. 3 025.438, 3 274 461, 3 497 777 et 3 767 962. Le gate est encore, quoique rarement, appelé gr ou électrode de déclenchement. Les transistors à effet de chami' Les tr#nsi verticaux à jonctions multiples présentent l'avantage de permettre le passage d'un courant élevé et ainsi d'une puissance importante.Un autre avantage est que l'on obtient facilement des caractéristiques de triode. Cela résulte du fait que le rapport entre la longueur du canal et la largeur du canal peut rester très réduit. La présente invention a pour but de créer un transistor à effet de champ à jonction de gate, ayant des caractéristiques améliorées. Â cet effet, l'invention concerne un t ransistor à effet de champ dont la région de source est formée d'un matériau dopé à des niveaux différents de concentration en impureté, les deux régions de source ayant une concentration en impureté, supérieure à la région de canal et à la région de drain. La région de source qui est la plus éloignée du canal a la concentration la plus élevée alors que l'autre région de source qui se trouve entre la première région de source et le canal, a le niveau de conc6n- tration le plus faible et vient en saillie en forme de languette dans chaque canal. De façon plus particulière, l'invention concerne un transistor à effet de champ à jonction de gate à canaux multiples, donnant de bonnes caractéristiques de triode, sur un substrat en un matériau semi-conducteur à concentration en impureté relativement faible, d'un premier type de conductivité. On réalise une région de gate semi-conductrice en forme de mosaSque, de conductivité de type opposé sur le substrat, en-dessous de l'une de ses surfaces principales ; la forme de mosaïque de la région de gate délimite un ensemble de fenttres remplies de part es de substrat qui formen ainsi des canaux allant au corps principal du substrat ; la partie restante du substrat forme la région de drain du transis tor.On a une couche isolante en forme de mosaïque, relativement épaisse, qui recouvre de façon correspondante la région de gate en forme de monarque en ayant un ensemble de fenêtres qui sont plus faibles que les fenêtres de la région de gate, mais de même forme 9 les fenêtres de la couche isolante sont alignées avec les fenêtres de la région de. gate. La source se compose de deux régions, l'une fortement dopée en impureté d'un premier type de conductivité et l'autre moins dopée que la première région de source, mais plus dopée que la région de drain et que la région de canal. La première région de source est remplie par J fenêtres de la région de gate alors que la seconde région de source est partiellement remplie de ces fenêtres et descend comme une languette, en partie dans le canal. On a des électrodes pour les régions de sources de gate et de drain. Le substrat est de préférence du silicium de type N ayant un niveau de dopage de 1014 à atomes/ ,3. La première région de source présente de préférence un dopage supérieur à 5 x 1019 atomes/cm3 alors que la seconde région de source et ses languettes a un niveau de dopage compris entre 1016 et 1018 atomes/cm3. Si le niveau de dopage de la seconde région de source est égal à 1018 atomes/cm3, il est possible d'avoir un substrat dopé à 1016 atomes/cm3. De façon particulière, l'invention concerne un transistor à effet de champ à jonction de porte, ayant des caractéristiques analogues à celles d'une triode, sans pour autant diminuer la tension de claquage entre le gate et la source. Enfin, l'invention concerne un transistor à effet de champ, à jonction de porte de type vertical, ayant de bonnes caractéristiques ohmiques, pour le contact de la source. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels - la figure 1 est une coupe transversale d'lit transistor à effet de champ à canaux multiples, connu. la figure 2 est une coupe transversale d'un mode de réalisation préférentiel de 1 'inventai - la figure 3 est une vue en plan du mode de réalisation de la figure 2. - les figures 4 à 13 représentent schématiquement les diverses phases de la fabrication du mode de réalisation préférentiel de l'invention représenté aux figures 2 et 3. - la figure 14 est une coupe transversale d'un autre mode de réalisation de l'invention. Avant de procéder à la description des modes de réalisation préférentiels de l'invention on se reportera aux transistors à effet de champ connus, représentés à la figure 1. Un substrat semi-conducteur 1 à silicium de type N- et N+, constitue le corps principal du transis tor formant la région de drain. La région de gate (appelée également électrode de déclenchement ou grille) semi-conductrice 2, de type P+ est diffusée et est réalisée suivant un modèle en mailles à la surface supérieure du substrat 1, qui présente de ce fait une forme de mosallque pour cette région de gate ; cette région présente un ensemble de fenêtres contenant des parties de substrat pour donner un ensemble de canaux 3. Une couche isolante 4 relativement épaisse recouvre la surface supérieure du substrat comprenant la région de gate 2. La couche isolante est formée d'une mosallque dont les fenêtres sont alignées avec les fenêtres; de la région de gate, mais avec une surface en coupe transversale plus réduite. Un ensemble de régions de source 5, fortemer.+ ~dopées, de type N+, sont réalisées dans les fenêtres de la couche isolante 4 et en contact avec la surface supérieure respective des régions de canal. Une électrode de source 6, une électrode de gate 7 et une électrode de drain 8 sont prévues comme représenté. La région fortement dopée N+ dans la partie inférieure du substrat 1 est destinée à établir un bon contact ohmique entre l'électrode 8 et le corps principal du matériau semi-conducteur de type N-, f#r:na#t le drain du transistor. On a constaté qu'il était difficile de diminuer encore plus la résistance de source sans diminuer la tension de claquage entre la région de gate 2 et la rég on de source 5. Pour éviter que ces deux caractéristi ques ne diminuent, il faut que la concentration en impureté de la région de source 5 soit faible ; or, cela entrain un mauvais contact ohmique pour la région de source. La figure 2 représente un mode de réalisation preférentiel de l'invention, dans lequel le transistor 25 à effet de champ, à jonction de gate, a une structure analogue à celle du transistor de la figure 1, en étant toutefois différent de par la nature de la structure des régions de source et des canaux. Le transistor à effet de champ à jonction de gate 25 représenté à la figure 2, se compose d'un substrat 10 ayant une région semi-conductrice de type Nen silicium, cette région étant formée sur une région 14 de type N+. Une région de gate 16 de type P+ est diffusée dans la surface supérieure du substrat 10, sous la couche isolante 19, qui donne un modèle en forme de mailles correspondant à une mosaSque dont les fenêtres sont occupées par des parties de substrat 10 de type NI, la région de canal 21 et la partie supérieure du substrat 10 forment une jonction de redressement PN avec la région de gate 16 de type P+. La couche d'isolation 19 relativement épaisse, par exemple en dioxyde de silicium (Si02) est noyée sélectivement dans le substrat de silicium recouvrant la région de gate 16 en forme de mailles. Un ensemble de régions de source 20B de silicium de type N, fortement dopées, s'étendent vers le bas entre les fendtres de la couche d'isolation 19 à partir de la surface extérieure jusqu'à un point légèrement au essus fenttres de la couche d'isolation 19.Un ensemble de régions de source auxiliaires 20A de silicium de type N à dopage intermédiaire, sont formées dans la partie inférieure restante des fenêtres et comportent des languettes lui descendent dans les parties supérieures des canaux 21. la ature des modèles en monarque de la couche isolante 19 et de La région de gate 16 apparat clairement à la figure 3 qui est me vue en plan du mode de réalisation de la figure 2. Les concentrations de page ,référentielles des principales régions sont les suivantes : a région 10 de type N- qui contient également les régions de fanal 21 est de préférence dopée jusqulà 1014-1015 atomes/cm3. le niveau de concentration de dopage des régions de source 20A e type N, est compris de préférence entre 106 et 1018 atomes/cm^ Le niveau de concentration de dopage des régions de source 20B de type N+ est de préférence supérieur à 5 x 1019 atomes/cm3. Si le niveau de concentration de dopage de la région 20t de type N est dans la partie supérieure de cette plage à savoir 1018 atomes/cm3, il est possible de doper la région 10 de type N- et les régions de canal 21 jusqu'à 1016 atomes/cm3. On a constaté que la structure ci-dessus avait de bonnes caractéristiques de diode. Comme représenté, on prépare un substrat 10 de silicium de type N, que l'on dope légèrement avec du phosphore P constituant l'impureté. La concentration en impureté est de l'ordre de 1014 à 1015 atomes/cm3. La région légèrement dopée 10 devient ultérieurement la région de drain du transistor à effet de champ. On diffuse une région 14 de type N, fortement dopée, à partir de la surface inférieure du substrat 10. La région 14 fortement dopée, a une concentration en impureté suffisamment élevée de façon à donner un bon contact ohmique pour l'électrode de drain que lton déposera sur cette surface au cours d'une phase ultérieure.De façon préférentielle, cette concentration en impureté est supérieure à 5 x 1019 atomes/cm3. r Divers procédés peuvent s'utiliser pour réaliser la couche 14 de type N sur le substrat comme par exemple une couche épitaxiale 10 de type N peut se former sur un substrat 14 N L'électrode de source 22 est formée à la surface supérieure de la couche isolante 19 en contact avec les extrémités supérieures des régions de sourie 203. On a une électrode de gate 23 qui traverse la couche isolante pour venir en contact avec la région de gate 16.Une électrode de drain 24 est prévue à la surface inférieure de la région 14 de type Nf ; cette région 14 de type Nf est prévue de façon à assurer un bon contact ohmique entre l'électrode 24 et le corps principal 10 qui forment la région de drain. Le transistor à effet de champ décrit ci-dessus peut se réaliser facilement comme cela est indiqué schématiquement aux figures 4 à 13. Selon la figure 4, on dépose successivement à la surface du substrat 10 de type N, une première couche isolante 11 telle qut par exemple du dioxyde de silicium (SiO2), une seconde couche isolante 12 comme par exemple du nitrure de silicium Si3N4) et une troisième couche isolante 13 comme par exemple du dioxyde de silicium Si02. On choisit une première couche 11 ayant de bonnes caractéristiques physiques pour le substrat de silicium 10. ha seconde couche 12 est choisie de façon que ses caractéristiques d'attaque chimique soient différentés de celles de la première couche Il et qu'elle présente une caractéristique de résistance vis-à-vis d'une oxydation thermique. Le nitrure de silicium (Si3N4) est un matériau bien connu pour servir d'écran d'oxydation. La troisième couche 13 est choisie de façon qu'elle présente de bonnes caractéristiques d'écran de corrosion pour l'attaque chimique de la seconde couche isolante. il est bien connu qu'une couche photo-résistante n'est pas suffisante comme écran d'attaque chimique pour la couche de nitrure à cause de la dureté du nitrure. Pour cette raison, on choisit Si02 pour la troisième couche 13. La figure 5 représente la seconde phase au cours de laquelle on attaque successivement trois couches isolantes 11, 12 et 13, pour réaliser des modèles en forme de mailles. La seconde couche 12 est attaquée chimi- quement en utilisant le masque formé par la troisième couche 13. La première couche 1 1 est attaquée en utilisant le masque de la seconde couche 12. On réalise un alignement automatique au cours des phases ci-dessus. il subsiste un ensemble de couches isolantes. Par diffusion sélective à travers les fenttres 15 des trois couches isolantes 11, 12 et 13, on réalise une région 16 de gate de type P+. La région de gate 16 a un modèle en forme de mailles correspondant aux modèles des couches isolantes. La figure 5 prise en combinaison avec la figure 3 montre que la région de gate de type P présente un modèle en forme de mailles. La concentration en impureté de la région de gate de type P est relativement élevée et de préférence approximativement égale à 1018-102 ato mes/cm3. La diffusion sélective de la région de gate forme un ensemble de canaux verticaux entourés par une jonction de redressement PN. Au cours de la troisième phase, représentée à la figure 6, on a une partie extérieure '7 de la seconde et de la troisième couches isolantes que l'on corrode en laissant toutefois la partie intérieure. Cette troisième couche de dioxyde de silicium 15 est corrodée et est enlevée sans aucun écran ou masque, et en meme temps, on attaque sélectivement la première couche de dioxyde de silicium 11 à l'aide du masque de nitrure 12. En réglant le temps d'attaque chimique (corrosion), on attaque également légèrement une partie de la première couche de dioxyde de silicium 11 sous le masque de nitrure 12 (figure 7). On dégage par attaque l'ex- trémité de la jonction de redressement PN entre la région de gate de type P+ et le substrat N-.Les parties du canal adjacent à la jonction PN sont également dégagées. On attaque sélectivement à partir de la surface supérieure et en utilisant comme masque d'attaque chimique la première couche de dioxyde de silicium 11, le substrat de silicium comprenant la partie principale 10 et les régions de gate 16 de type P+ (figure 8). Par attaque chimique, on réalise une rainure 18 dans le substrat de silicium, cette rature correspondant à un modèle en mailles. La profondeur des rainures 18 est réglée de façon très précise. La figure 9 montre la phase suivante au cours de laquelle on oxyde la surface exposée de la rainure par oxydation thermique. ha seconde couche 12 du nitrure de silicium agit comme masque d'oxydation lorsque le substrat de silicium est exposé à la vapeur à une température comprise entre 90000 et 110000. La surface inférieure -doit outre recouverte d'un autre masque. La couche 19 obtenue par oxydation ther tque et qui est constituée par du dioxyde de silicium, épais, s'est développée dans la rainure et la surface de la couche de dioxyde de silicium 19, devient pratiquement plate et se trouve à fleur avec la surface de silicium initiale étant donné la dilatation de l'oxyde thermique. 'épaisseur de la couche épaisse d'oxyde 19 est de 1 à 2 mieroms Les couches isolantes Il et 12 sont enlevées comme représenté à la figure 10 et on laisse subsister la couche épaisse d'oxyde 19. On dégage un ensemble de parties en relief (mesa3 10A de silicimm de type N. Ces parties en mesa 10A sont entourées par la couche épaisse d'oxyde 19 en forme de mailles. On diffuse les premières régions de source 20A à partir de la surface supérieure lOA de l'ensemble des surfaces en mesa, en direction des parties de canal 21 comme représenté à la figure 11. La concentration en impureté des premières régions de source 20A est de préférence égale à 1017 atomes/cm3 et dans tous les cas, cette concentration est comprise entre 1016 et 1018 atomes/cm3, en fonction des caractéristiques de tension de claquage entre la source et le gate. il est préférable que les extrémités inférieures des premières régions de source 20A s'étendent à la manière de languettes dans les régions de canal 21. Etant donné cette forme des premières régions de source 20A, la longueur de canal est très courte et donne de bonnes caractéristiques analogues à celles d'une triode. Les extrémités inférieures des régions de source 20A sont de préférence très proches ou adjacentes des régions de gate 16. Une jonction N--N entre le canal 21 de type N- et les premières régions de source 20t se termine à la surface de la rainure, en regard de la couche épaisse d'oxyde 19. La jonction de redressement de gate se termine également à la surface de la rainure de silicium en regard de la couche épaisse d'oxyde 19. On peut réaliser les premières régions de source 20A non seulement par diffusion normale mais également par implantation d'ions. Le procédé d'implantation d'ions qui est bien connu, consiste à introduire des impuretés dans le matériau semi-conducteur. La figure 10 montre une seconde phase de diffusion pour former les secondes régions de source 20B à la surface supérieure 10A de chaque mesa. La couche épaisse d'oxyde 19 agit comme masque de diffusion pour la première diffusion N ainsi que pour le second procédé de diffusion N+. Les secondes régions de source 20B ont une concentration en impureté supérieure à celle des premières régions de source 20A, ces concentrations étant par exemple supérieures à 5 x 1019 atomes/cm3, ce qui constitue une valeur préférentielle pour de bonnes caractéristiques ohmiques.L'extrémité de la jonction N~N+ entre la première région de source 20A et la seconde région de source 20B se trouve en regard et se termine au niveau de la surface de la couche épaisse d'oxyde 19. La profondeur des secondes régions de source 20B est telle que ces régions se terminent un peu avant les parties inférieures des fenêtres de la couche isolante 19. Comme représenté à la figure 13, on dépose un matériau conducteur tel que de l'aluminium (AI) sur les deux surfaces du dispositif. Après attaque sélective de l'aluminium, on forme trois électrodes à savoir l'élee- trode de source 22, l'électrode de gate 23 et l'électrode de drain 24. L'électrode de source 22 recouvre et touche toutes les secondes régions de source 203 formées sur les mesas du semi-conducteur. Cette électrode recouvre et touche également la surface supérieure de la couche épaisse d'oxyde 19. On peut former une région fortement dopée à la périphérie de la surface supérieure pour servir d'électrode de drain à la place de l'électrode inférieure ou électrode de fond 24. le matériau conducteur des électrodes ne se limite pas à un métal, mais il peut par exemple s'agir de silicium polycristallin fortement dopé. Ce silicium polycristallin fortement dopé peut se déposer par un procédé chimique de dépit à la vapeur, par exemple pour recouvrir la couche épaisse d'oxyde 19 ainsi que la surface supérieure des mesas. La figure 14 représente un second mode de réalisation de l'invention. La tension de pincement Vp devient importante lorsqu'il existe une première région de source 201. Plus la première région de source est profonde et plus la tension Vp est élevée. En utilisant cette remarque, il est possible de réaliser un transistor à effet de champ ayant une caractéristique de coupure large. La structure représentée à la figure 14 est très voisine de celle de la figure 2, mais la première région de source 20A est formée seulement sous une partie des régions de course 20B et non sous toutes ces régions de source. Une telle structure s'obtint en modifiant le modèle de la première région de source 20A au cours de la phase correspondant à la figure 10. Bien que la description cidessus concerne un transistor à effet de champ à canal X, il est évident que l'invention stappliqun également à un transistor à effet de champ à canal P, et à cet effet, il suffit simplement de modifier le type de conductivité des diverses régions semi-conductrices. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. RE#END1 CÂTI ONS 10) Transistor à effet de champ à jonction de gate à canaux multiples, comprenant un substrat semi-conducteur à concentration relativement faible en impureté d'un premier type de conductivité, une région de gate semi-conductrice en forme de mosaSque à conductivité du type opposé, formée dans ce substrat sous une surface principale de ce substrat, la forme en mosaïque de la région de gate correspondant à un ensemble de fenêtres remplies de parties de substrat qui forment les canaux du transistor à effet de champ, le corps principal du substrat constituant le drain du transistor à effet de champ, une couche d'isolation, relativement épaisse, en forme de mosaSque, recouvrant la région de gate en forme de masque et ayant un ensemble de fendtres plus réduites que les fenêtres de la région de gate et de même forme que celles-ci en étant alignées sur les fenêtres de cette région de gate ainsi qu'une première région de source, fortement dopée en impuretés du premier type, complètement à l'intérieur des fenêtres de la couche d'isolation s'étendant vers le bas à partir de la surface extérieure de la couche isolante, jusqu'en un point peu au-dessus du fond des fenêtres de cette couche isolante, transistor caractérisé en ce qu'il comporte une seconde région de source s étendant vers le bas à partir d'au moins l'une des premières régions de source, en étant moins fortement dopée que cette première région de source mais plus fortement que le substrat, le dopage étant réalisé à l'aide d'une impureté du premier type, la seconde région de source se trouvant tn partie dans une fenêtre de la couche isolante et s'étendant en-dessous de cette fenêtre de la couche isolante, pour pénètrer partiellement dans un canal. 20) Transistor à effet de champ selon la revendication j, caractérisé en ce que les régions de source, de canal et de drain sont en silicium. 30) Transistor à effet de champ selon la revendieation 1, caractérisé en ce que les régions de drain sont du silicium de type N dopé en impureté suivant une concentration comprise entre 1014 et 1015 atomes/cm-'. les premières régions de source étant du silicium de type P avec wr dopage en impureté égal à 5 x 1019 atomes/cm3 et les secondes régions de source étant du silicium de type N dopé en impureté suivant une concentration de 1016 de 1018 atomes/cm3. 40) Transistor à effet de champ selon la revendication 1, caractérisé en ce que la couche isolante est formée de trois couches composées d'une couche de dioxyde de silicium, d'une couche de nitrure de silicium et d'une couche de dioxyde de silicium. 50) Transistor à effet de champ selon la revendication 1, caractérisé en ce que le nombre des secondes régions de source correspond à celui des premières régions de source. 60) Transistor à effet de champ selon la revendication 1, caractérisé en ce que les secondes régions de source s'étendent à moins de la moitié des premières régions de source. 70) Transistor à effet de champ à jonction de gate, comportant un ensemble de canaux, transistor caractérisé en ce qu'il comprend une région de drain d'un premier type de conductivité en un matériau semi-conducteur commun à l'ensemble des canaux, une région de gate en forme de maille, réalisée sur la région de drain du second type de conductivité et formant une jonction de redressement P-N avec la région de drain et définissant un ensemble de canaux, un ensemble de premières régions de source d'un premier type de conductivité formées sur ces canaux, un ensemble de secondes régions de source d'un premier type de conductivité formées sur au moins une partie des canaux en étant adjacentes à ceuxci, les premières régions de source ayant une conductivité en impureté supérieure à celle des secondes régions de source, des électrodes conductrices pour les régions de source, de gate et de drain. 80) Transistor à effet de champ selon la revendication 7, caractérisé en ce que les secondes régions de source viennent en saillie dans les canaux.