La présente invention concerne des dispositifs de traitement de données et elle concerne particulièrement des dispositifs logiques Booléens qui peuvent être réalisés sous forme de circuits intégrés, afin d'accepter une information d'entrée binaire,réaliser des opérations logiques internes dans un système 5 sur des nombres de base supérieure à deux et produire une information de sortip binaire. Dans l'art antérieur, certains calculateurs ont été conçus pour réaliser des calculs en base trois. Ces calculateurs nécessitent soit que les données soient enregistrées et transmises en base 2, ou que des convertisseurs 10 digital-digital soient prévus pour changer les bases. Cependant,la présente invention réalise des dispositifs de traitement de données qui sont parfaitement compatibles avec les systèmes de traitement d'information binaires dans lesquels des nombres exprimés dans un système de numération ayant une base supérieure à deux ne sont utilisés qu'à l'intérieur du dispositif logique 15 lui-même. La présente invention concerne des dispositifs de traitement de données et particulièrement, des dispositifs logiques Booléens pour recevoir une information d'entrée binaire, convertir l'information d'entrée en une information interne dans un système> de numération ayant une base supérieure à deux, 20 et réaliser des opérations logiques sur cette information interne de manière à produire un signal de sortie ne contenant que l'information binaire représentant une combinaison Booléene de l'information d'entrée. Un tel dispositif logique peut être considéré comme un élément binaire pour toutes les fonctions externes, puisqu'il accepte un signal d'entrée 25 binaire et produit un signal de sortie binaire. Mais à l'intérieur du dispositif il peut y avoir une réduction du nombre des éléments actifs étant donné que l'on utilise une information exprimée dans un système ayant une base supérieure. □ans cet exposé, la base supérieure sera choisie égale à trois ou égale à quatre, mais on peut utiliser des bases encore plus élevées. Ainsi l'inven-30 tion concerne un dispositif pour une opération en base "N+2" puisque la base utilisée sera égale à un entier N quelconque ajouté à 2. Si N est égal à 1, N+2 = 3 pour la base trois, etc... En particulier, des dispositifs logiques constitués de circuits intégrés peuvent utiliser des bases plus grandes encore car les effets des changements de température et des déviations par rapport 35 aux normes d'étude sur les composants tels que les résistances ont tendance à s'annuler dans un circuit logique intégré calculé correctement. D'autres objets, caracéristiques et avantages de la présente invention, rassortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préférée de celle-ci. 40 La figure 1 représente un diagramme d'un circuit de commutation de courant — if r\ RAD nRfamftfft 05652 2 2006398 utilisé avec les réalisations représentées de l'invention. La figure 2 est un graphique montrant le fonctionnement du circuit de la figure 1. La figure 3 est un tableau montrant les résultats des opérations logiques 5 réalisées par le circuit de la figure 1. La figure 4 est un diagramme d'un circuit qui peut être utilisé comme un circuit logique ou comme un additionneur conformément à la présente invention. La figure 5 est un graphique montrant divers niveaux de signaux dans le circuit de la figure 4. 1Q La figure 6 est un tableau montrant les résultats des opérations logiques réalisées par le circuit de la figure 4. La figure 7 représente le schéma d'un circuit OU Exclusif conformément è la présente invention. La figure 8 est un graphique montrant les niveaux des signaux utilisés par 15 le circuit de la figure 7. La figure 9 est un tableau montrant les résultats des opérations logiques réalisées par le circuit de la figure 7. La figure 1 représente un circuit de commutation de courant classique qui peut être utilisé conformément à la présente invention pour obtenir de 20 nouveaux résultats. Deux transistors B et 7, montés sous forme d'un commutateur de courant, ont leurs émetteurs connectés è une source de courant constant comprenant une résistance 5 et une tension de polarisation négative - Ve. Le collecteur du transistor B est connecté par l'intermédiaire d'une résistance 8 à la masse et le collecteur du transistor 7 est connecté par l'intermédiaire 25 d'une résistance 4 à la masse. La base du transistor 6 peut être polarisée par un signal A et la base du transistor 7 par un signal B. Un signal C est pris è la jonction du transistor 7 et de la-résistance 4, et un signal C est pris à la jonction du transistor B et de la résistance 8. Un commutateur de courant tel celui eprésenté sur la figure 1 est génêra-30 lement utilisé avec des niveaux binaires appliqués à une entrée du commutateur et un potentiel de référence fixe appliqué à l'autre entrée. Cependant, la présente invention montre que cette limitation n'est pas nécessaire. Un commutateur de courant fonctionne à cause de la différence relative entre les niveaux aux entrées du dispositif. Il n'est pas nécessaire qu'un tel comnu-35 tateur soit actionné par des différences absolues de niveaux entre les diverses entrées et le niveau de masse par exemple. Les commutateurs peuvent être utilisés pour plus de deux niveaux de signaux. Le no~ibre maximin possible ce niveaux dépend de la conception la plus défavorable du commutateur utilisé. Cette conception le plus défavorable est améliorée en utilisant des circuits 40 intégrés dans lesquels les résistances et les éléments actifs varient qoins en BAD ORIGINAL 1 05652 3 2006398 fonction des tolérances de fabrication st des variations de température. Ainsi, une réalisation de la présente invention utilise des circuits intègres. Trois rivcai-x d3 signauy (+," st sont utilidûs dans l'explication qui suit, Cependant, les polarités utilisées ne sont pas absolues nais relatives. 5 Ainsi, le signal positif o^t plus positif nu et le signal négatif est plus négatif nue le signal zSrc ou positif. Cependant, les polarités utilisées ne sont pas nécessairement réf^rencfen par rapport h la masse. La figure 2 est une représentation graphique du fonctionnement du conruta-10 teur de courant rie la figure I.Les courbes caractéristiques A , A°, et £+ sont représentées pour trois niveaux (-,D et +] du signal d'entrée A. Les - 0 + courbes B , S et B sont représentées pour trois niveaux du signal d'entrée B. Les niveaux relatifs entre les signaux A et B sont tels que A+ est plus + 0 positif que B qui est plus positif que A etc..., ce qui peut s'exprirer .» + + 00--. 15 mathématiquement de la maniéré suivante :A>F>A>B>A>B Le point d'intersection des courbes respectives A et B représentant les conditions d'entrée existantes montre le courant I nui circule dans la résistance e 5 pour polariser cette résistance. La tableau de la figure 3 représente les signaux de sortie binaires 20 résultants C et C pour trois niveaux de signaux appliqués aux entrées du circuit de la figure 1. Ce tableau indique que pour un circuit à deux entrées, les sorties sont binaires et associées aux entrées d'une manière utile et prédéterminée bien que les entrées soient composées de signaux dans un système de numération de base supérieure à deux. 25 La figure 4 représente un dispositif logique utilisant quatre niveaux dans certains circuits logiques internes, mais acceptant les signaux d'entrée binaires et produisant des signaux de sortie binaires. Pour faciliter l'explication le dispositif logique a été représenté sous forme d'un additionneur complet. Cependant, on peut aussi utiliser en mê^e dispositif conrre dispositif 20 logique à décision de majorité dans les applications aux circuits r^dondents. Dans un additionneur complet, troip signaux d'entrée X,Y et Z peuvent représenter deux nombres h ajouter nt un report provenant d'un étage précèdent de 1 'additonneur nn-rlet. Ensuite 1« signal d° sertie "5 "t le signal Hp «sorti*' de report 33 représentent les bits de sow>e et de report provenant d" 1' 35 tinnneijr complet. Dans un dispositif logique décision de ra^oritd, les trois sirn'w X,Y et Z peuvent représenter les résultat^ d° trois opérations legieuos indépendantes, identiques, réalisées sur les nênes données par trois dispositifs logiques distincts. Si les trois dispositifs logiques distincts fonctionnent 4Q tous correctement pour produire le mène signal de sortie, X,Y et Z seront - -v \ T 69 05652 4 2006398 10 15 2D 25 3P "3C identiques. Si un des trcis dispositifs logiques fonctionnent mal et produit un signal de sortie incorrect, deux dos trois valeurs X,Y,Z seront identiques ri la trois! ^e nura -jnc valeur différente. Le dispositif lexique de décision de r-aj^rit' suppose pup les deux voleurs identicues sont correctes. Le signal sur le lige- 23 fsignrl appelé report) représente le valeur najoritaire et censtitue le signal de sertie principal du dispositif logique représenté lorsqu'il est utilisé co~~e circuit logique de décision de majorité. Le signal sur le ligne 35 [signal appelé scrâne] coïncident avec le signal sur la ligne 32 lorsque les trcis entrées sont identiques et ne coïncident pas avec lui lorsqu'elles pb scr.t pçs identiques.Ainsi en utilisant les signaux 33 et 35 ccr^n entrées à une perte Cl.' EXCLUSIF (nen représentée] une ind-' reticr :'.s rauvais fonctionnement peut être obtenue. Le commutateur de courant associé-à l'entrée X comprend les transistors 13 --.t 11 ayant leurs émetteurs reliés s une source de courant constant comprenant une résistance 2G et une polarisation négative -Ve. Le collecteur du trc.nsis.tor 1C est connecté à la ligne 3C qui fome un premier noeud interne et le collecteur du transistor 11 est connecté à la ligne 31 qui fer^e un second noeud interne. Les lignes 30 et 31 sont connectées respectivement par 1'intemédiaire des résistances 25 et 26 à la masse. La base du transistor 10 est connectée de façon à recevoir le signal X. La base du transistor 11 est connectée pour recevoir un signal de référence V . V R R est réglé à une valeur quelconque intermédiaire entre les deux valeurs possibles de X de sorte que si X > V , le transistor 1R soit conducteur et le h transistor 11 soit bloqué. Si V > X, le transistor 11 conduit et le transis- R ter 1T est bloqué. Un circuit analogue pour l'entrée Y est réalisé en utilisant les transistors 12 et 13 et la résistance 21. Un autre circuit analogue pour l'entrée 7 est réalisé en utilisant 1ns transistors 14 et 15 et la résistance 22. Le diagramme de la figure 5 eenporte trois lignes cnur indiquer les niveaux des signaux sur les différentes lignes. Les lignes seront identifiées de la manière suivante : la ligne en trait plein [niveau de la ligne 30) la ligne en trait pointillé long, [niveau de la ligne 31) et la ligne en trait poirtillé court (niveau de le ligne 32).Les conditions d'existence de ces lignes avec les amplitudes relatives représentées, sont établies au bas de le figure. La partie la plus à gauche existe pour les trois signaux fX,Y,Z) négatifs. Le partie suivante n'existe que pour deux signaux positifs et la partie la plus è. droite pour les trcis signaux positifs. On va maintenant se référer à la figure 4. Le passage du courant dans l'un des transistors 10,12 ou 14 donne un courant supplémentaire dans la résistance 25 ce nui abaisse la tension {c'est-à-dire augmente la tension @AD ORfâPAL 05652 5 2006398 négative) sur la ligne 30, d'un pas. Le passage du courant à travers deux ou trois transistors 10,12 et 14 provoque une diminution de tension sur la ligne 30 de deux ou trois pas par rapport au niveau lorsque toutes les entrées sont négatives. Sur la figure 5 la ligne en trait plein montrant le niveau Comme les transistors, 11, 13 et 15 sont toujours dans des états de conduction opposés à ceux des transistors 10, 12 et 14 le niveau de tension de la ligne 31 augmente d'un pas chaque fois que le niveau de la ligne 30 diminue d'un pas. Le niveau de la ligne 31 est donné par les transistors 11,13 pt 15 10 réglant le passage du courant dans la résistance 26. Les divers niveaux de la ligne 31 sont représentés par la ligne en trait pointillé long de la figure 5. Les lignes 30 et 31 peuvent prendre un quelconque des quatre niveaux stables représentant les signaux logiques. Les lignes 30 et 31 sont connectées aux bases d'un commutateur de courant formées par des transistors 1G et 17. 15 Les transistors 16 et 17 ont leurs émetteurs reliés en commun à une source de courant constant comprenant une résistance 23 et une polarisation négative - Ve. Le transistor 16 a son collecteur connecté S la masse par l'intermédiaire de la résistance 27. Le transistor 17 a son collecteur connecté par l'intermédiaire de la résistance 36*a une tension de polarisation négative -Vc. 20 L'amplitude de Vc est égale à la moitié de la valeur d'un pas du changement de tension sur la ligne 30 ou sur la ligne 31 comme c'est représenté sur la figure 5 et est mesurée par rapport au niveau de la masse. Un signal de sortie binaire de report 33 est pris à la jonction du transistor 16 et de la résistance 27. Ce signal de report aura sa valeur la plus 25 positive lorsque le transistor 16 est bloqué et sa valeur la plus négative lorsque le transistor 16 est conducteur. Le transistor 16 conduit lorsque le signal sur la ligne 30 est plus positif que le signal sur la ligne 31 c'est-à-dire lorsque deux signaux d'entrée binaires au moins X,Y,Z sont dans leur état négatif, ce qui fait que lr ni~nel 30 de report binaire est dans son état le plus négatif. Le transistor 16 est bloqué lorsque le signal sur la ligne 30 est plus négatif que le signal sur la ligne 31 c'est-à-dire, lorsque deux signaux d'entrée au moins X,Y et Z sont dans leur état positif, ce nui fait que le signal de report binaire est dans son état le plus positif. 35 II y a un signal binaire sur la ligne 32 qui est représenta par la ligne en pointillé sur la figure 5, et qui a un niveau plus négatif et un niveau plus positif. Lorsque le signal de report (ligne 33) est positif ce signal binaire (ligne 32) est S son niveau plus négatif et vice-versa. L'amplitude du signal sur la ligne 32 est telle qu'elle est toujours entre les premier 5 de la ligne 30 représente ces étapes. 40 et second niveaux du signal sur la ligne 30 ou entre les troisième et BAD 05652 2006398 quatrième niveaux du signal sur la ligne 30. L'n examen du circuit de la figure 4 montre que le signal de la ligne 32 , est toujours à son niveau plus positif lorsque le signal de la ligne 30 est a l'un ou l'autre de ses niveaux plus positifs et le signal sur la ligne 32~ est toujours à son niveau plus négatif lorsque le signal sur la ligne 3C est fi l'un ou l'autre de ses deux niveaux plus négatifs. La ligne 32 est connectée à la base du transistor 18 et la ligne 30 est connectée à la bssp du transistor 19, les émetteurs des transistors 18 et 19 sont connectés à une source de courant constant comprenant la résistance 24 et la tension do polarisation négative - Ve formant ainsi un'commutateur de courant. Les collecteurs des transistors 18 et 10 sont connectés respectivement par l'intermédiaire des résistances 28 et 29 è la masse. Les sorties des transistors 18 et 19 sont amenées sur les lignes 34 et 35. Lorsque le niveau de la ligne 32 est plus positif que lè niveau de la ligne 30, la sortie sur la ligne 35 est à son niveau plus positif et la sortie sur la ligne 34 est à son niveau plus négatif.Lorsque le niveau de la ligne 30 est plus positif que le niveau de la ligne 32, la sortie sur la ligne 35 est à son niveau plus négatif et la sortie sur la ligne 34 est à son niveau plus positif. Ainsi, il y a un signal de sortie binaire sur les lignes 33, 34 et 35. La figure G est une table de vérité représentant la relation entre les entrées X, Y et Z et les sorties sur les lignes 35 et 33. La figure 7 représente un dispositif logique utilisant trois niveaux pour le circuit logique interne mais acceptant des signaux d'entrée binaires et produisant des signaux de sortie binaires. Le dispositif logique de la figure 7 est un circuit logique OU EXCLUSIF. Les signaux d'entrée binaires D et E sorvt appliqués au circuit sur les lignes 56 et 58 respectivement. Un signal de référence V,ayant une amplitude H moyenne entre les niveaux binaires, des deux signaux d'entrée, est appliqué aux lignes 57 et 58. Le commutateur dp courant associé à l'entrée D comprend les transistors 50 et 51, ayant leurs émetteurs reliés à une source de courant constant comprenant une résistance 60 et une polarisation négative - Ve. Le collecteur du transistor 50 est connecté à la ligne C2 qui forme un premier noeud interne et le collecteur du transistor 51 est connecté à la ligne 63 qui fome un second noeud interne. Les lignes 62 et f?3 sont connectées respectivement par l'intermédiaire des résistances R4 r.t 05 h la masse.' La base du transistor 51 est connectée pour recevoir ur r.ignal de référence V . Si D > V , le transistor R K 50 conduit et le transistor 51 est bloqué. Si V > F, le transistor 51 conduit R et le transistor 50 est bloqué. BAD ORIGINAL 0S652 2006398 Un circuit analogua pour l'entrée E est réalisé en 'jtilirnnt les transistors 52 et 53 et la résistance 51. Le diagramme de la figurp S conport© trois niveaux de signaux depuis, 1? niveau le plus positif au s or .met de la figure, jusqu'au niveau le plus négatif, 5 au bas de la figure. Trois niveaux 1,2 et 3 plus le niveau de réf'rence V sont représentés. Le niveau 1 correspond au niveau binaire le plus positif du signal d'entrée ou de sertie. Le niveau 2 errr^sperd au niveau binair" In plus négatif du signal d'entrée ou de sortie. Le niveau 3 ne correspond à aucun signal binaire et il est plus négatif que les signaux binaires. L Le niveau de tension F sur la ligne F2 est à sen niveau le dus élevé c'est-à-dire niveau 1 [approximativement niveau de la nasse] quard les transistors 5F1 et 53 sont bloqués, c'est-à-dire, lorsque V > D at E! > V . H r. Ceci se produit lorsque D est niv-au 2 st que C est au nivrau 1. Peur les 15 mènes conditions d'entrée, le niveau de tensien G sur la ligne R3 est à son niveau le plus bas, c'est-à-dire le niveau 3. Ces conditions sont établies sur les quatre premières colonnes de la ligne inférieure du tableau sur le figure 9. La figure 9 représente aussi les niveaux des signaux F et -G peur les trois autres combinaisons possibles 20 des signaux d'entrée binaires. On peut noter que les signaux F et G sont au même niveau lorsque les signaux d'entrée binaires 0 et E sont égaux et que les signaux F et G sont à des niveaux différents lorsque les signaux d'entrée binaires ne sont pas égaux. Deux transistors 54 et 55 sont montés en parallèle, leurs collecteurs 25 sont reliés par l'intermédiaire d'une résistance FR è la masse st leurs émetteurs sont reliés a une source de courant constant comprenant une résista" tance 58 et une tensien de polarisation négative - Ve. Un autre transistor 70 a son émetteur conrr-cté par l'intermédiaire de la résistance 56 ?' la tension de polarisation négative - Ve ce qui forme un commutateur dp courant. 30 Le collecteur du transistor 70 est connecté par l'intermédiaire d'une résistance 71 à la masse. Le transistor 70 a sa base pclarisée par la tension de référence VD. Les bases des transistors 54 et 55 sont polarisées respectivement par le signal G provenant de la ligne 03 et par le signal F provenant rie la ligne 02. 35 Un signal de sortie H est pris à partir de la ligne 7^ à la jonction du collecteur du commutateur 7P et de la résistance 71. Un autre signal de sortie H est pris à partir de la ligne 67 à la jonction des collecteurs des commutateurs 54 et 55 et de la résistance BS. Si V est plus positif que le signal F ou que le signal G, le commuta-R 40 teur à transistor 70 conduira et les transistors 54 et 55 seront bloqués. Tf BAD 05652 P 2006398 Mais si le signal F ou le signal G est plus positif que V alors celui des transistors 54 et 55 qui sera polarisé le plus positivement conduira, bloquant le transistor 70. Ainsi, si V > F et V > G, H sera au niveau 2 et H au ni- K K veau 1. Ainsi, le circuit dp la figure 7 fonctionne comme un circuit Qll EXCLUSIF. Bien que cette invention ait été représentes en utilisant les transistors NPPJ, il est évident pour l'horme de l'art que l'on peut aussi utiliser des dispositifs PNP si cela est souhaitable. L'invention a été représentée pour des circuits logiques particuliers mais l'idée d'utiliser un système de numération interne de base supérieure a deux, a de nombreuses applications. Bien que l'on ait décrit dans ce qui précède, et représenté sur les dessins-les caractéristiques essentielles de l'invention, appliquées s un mode de réalisation préférée de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. î'—- - BAD ORfâîMAL 69 05.652 g 2006398 REVENDICATIONS 1 °- Dispositif logique comportant f-î+1 bornes d'entrée, K étant un nombre entier différent de 0, donnant sur.ses bornes de sortie des signaux binaires qui représentent une combinaison logique des signaux binaires d'entrée, carac-5 térisé en ce qu'il comprend un réseau comportant deux noeuds internes pouvant prendre N + 2 niveaux de tension différents, chacun de ces deux noeuds étant connectés d'une part à un commutateur de courant et d'autre part aux W + 1 bornes d'entrée par f-J + 1 circuits de commutation de courant dits premiers circuits de commutation et aux bornes de sortie par d'autres circuits de com--10 mutation dits seconds circuits de commutation pour donner au moins un_ signal binaire de sortie caractérisant les niveaux ce tension sur les deux noeuds internes. 2°- Dispositif selon la revendication 1 jouant le rôle de circuit logique 15 OU EXCLUSIF comportant deux bornes d'entrée, deux noeuds internes et une ou deu* bornes de sortie dans lequel les premiers circuits de commutation sont tels que les deux noeuds internes se trouvent à un niveau intermédiaire de tension quand les deux signaux d'entrée sont au même niveau binaire et à deux autres niveaux différents dits niveaux extrêmes quand les deux signaux 20 d'entrée sont à des niveaux binaires différents. Les deuxièmes circuits de commutation sont tels qu'en réponse au niveau intermédiaire de tension sur les deux noeuds ils donnent un signal d'un premier niveau binaire sur une borne de sortie et qu'en réponse à des niveaux de tension extrêmes snr les noeuds ils donnent un signal d'un deuxième niveau binaire sur cette borne de 25 sortie. A 3°- Dispositif logique selon la revendication 1, jouant le rôle de circuit de majorité ou de circuit additionneur binaire dans lequel FJ = 2 et les premiers circuits de commutation sont tels que l'un des deux noeuds se 30 trouvent à un premier niveau de tension extrême et l'autre noeud à un deuxième niveau de tension extrême quand les signaux d'entrée sont tous à un premier niveau binaire. Les niveaux de tension extrêmes sur les deux noeuds sont permutés quand les signaux d'entrée sont tous à un deuxième niveau binaire. Ces noeuds se trouvent à un premier et un deuxième niveaux de tension inter-35 médiaires quand un et seulement un des trois signaux d'entrée est d'un premier niveau binaire. Ces niveaux de tensions intermédiaires sur les deux noeuds sont permutés quand un et seulement un des trois signaux d'entrée est à un deuxième niveau binaire. Les deuxièmes circuits de commutation sont tels que la présence d'un premier niveau de tension extrême fou intermédiaire) sur CAD OftlGlNAl* 05652 1C 2006398 1g premier noeud et la présence simultanée du deuxième niveau de tension extrême Cou intermédiaire] dur le deuxième noeud produisent un signal d'un premier niveau binaire sur l'une dns deux sorties. La présence du second niveeu de tension intermédisirr (ou extrême] sur le premier noeud et la pré-E sonce simultanée du premier niveau de tension intermédiaire (ou extrême] sur le deuxième noeud produisent un signal d'un second niveau binaire sur cette borne de sortie. 4°- Dispositif selon la revendication 3 comportant une deuxième borne 10 de sortie et des circuits de commutation connectés à cette borne de sortie de façon que la présence du premier niveau extrême ou du second niveau intermédiaire sur le premier noeud produit 1p premier niveau binaire sur cette seconde borne de sottie et la présence du premier niveau intermédiaire ou du second niveau extrême sur ln premier noeud preduit le deuxième niveau 15 binaire sur la seconde borne de sortie. 5°-Dispositif selon chacune des revendications précédentes dans lequel les premiers circuits de comutation de courant comportent deux transistors a émetteurs communs, les deux collecteurs étant connectés aux deux noeuds 2P du niveau interne, le circuit de base d'un des deux transistors étant utilisé comme circuit d'entrée binaire, la base de l'autre transistor étant polarisée à une tension de référence comprise entre les deux volumes de tension représentant les deux niveaux binaires du signal d'entrée appliqué sur la base du premier transistor. COPY