La présente invention concerne un système d'horloge numérique et de synchronisation qui peut être utilisé dans des récepteurs de données synchrones avec des signaux de données d'entrée et, plus particulièrement, un système de commande de phase automatique qui peut être utilisé dans des systèmes d'enregis-5 trement magnétiques afin de produire des impulsions d'horloge de référence qui compensent les variations de la vitesse de la bande lors de la lecture d'informations enregistrées magnétiquement. Les mécanismes d'horlogerie numériques dans les systèmes d'enregistrement magnétiques ont été conçus jusqu'à présent en utilisant des boucles de blocage 10 de phase du type analogique. Cependant, ces boucles présentent de façon inhérente plusieurs inconvénients. Ces inconvénients comprennent le besoin d'un réglage manuel du potentiomètre et un temps de blocage pouvant s'étaler sur des périodes de 20 bits pour un décalage de fréquence de 20% entre la fréquence d'entrée et la fréquence de sortie nominale. En outre, les dispositifs produisant 15 des signaux d'erreur analogiques ont une bande étroite et sont relativement instables. Dans l'art antérieur, on a utilisé également, des systèmes oscillateurs qui fonctionnent suivant le mode numérique, dans lesquels un signal d'erreur numérique est utilisé pour commander les oscillateurs, CependantJ ces systèmes 20 numériques procèdent seulement à des corrections de fréquence sur l'oscillateur et non pas à des corrections de phase. En résumé, la présente invention se présente comme un système d'horloge numérique utilisant une boucle de blocage de phase totalement numérique afin . de produire des impulsions horloge de référence qui peuvent simuler le fonction-25 nement d'une boucle de blocage de phase analogique de premier, second ou troisième ordres. En outre, ce système d'horloge numérique va offrir plusieurs avantages par rapport aux boucles de blocage de phase analogiques de l'art antérieur. Les circuits numériques ne nécessitent aucun réglage manuel tandis que les circuits analogiques équivalents nécessitent deux à trois réglages du potentiomè-30 tre. L'agencement fonctionnel requis pour les circuits horloge numériques est moins important que celui nécessaire pour les circuits analogiques équivalents. On peut très facilement faire varier la réponse de l'horloge numérique de façon électronique, et le temps de verrouillage pour toute la boucle de blocage de phase numérique peut avoir une durée correspondant à une période d'un bit. 35 Le système horloge totalement numérique comprend 5 parties fondamentales: [1) le compteur de référence, (23 l'oscillateur principal, C3) le détecteur de phase, (4) le compteur d'impulsions et [5] l'intégrateur de fréquence. Le train des impulsions de donnée d'entrée est envoyé au détecteur de phase qui compare la valeur contenue dans le compteur de référence au moment où apparaît chaque 40 impulsion d'entrée à une valeur de compteur de référence prédéterminée qui a 69 44495 2 2028341 été sélectionnée de manière à déclencher l'impulsion horloge dé sortie, La différence entre ces deux valeurs est l'erreur de phase détectée et elle est transférée avec son signe particulier au compteur d'impulsions. Le compteur d'impulsions accumule et pondère l'erreur de phase de manière à produire les induisions 5 de correction de phase et de fréquence requises. Les impulsions de correction de fréquence sont envoyées à l'intégrateur de fréquence qui intègre les corrections de fréquence et produit un signal de référence de fréquence qui, à son ds tour, commande la longueur du cycle /compteur de référence ou bien la fréquence de l'oscillateur principal. Les impulsions de correction de phase sont envoyées 10 au compteur de référence et permettent au compteur de référence soit d'ajouter soit de soustraire un ou plusieurs comptes de la longueur du cycle en .cours, suivant que l'erreur de phase détectée est positive qu négative. L'oscillateur principal fait progresser le compteur de référence à une fréquence qui correspond à plusieurs fois celle du signal d'entrée. Le compteur de référence amorce 15 l'impulsion horloge de sortie à une valeur ds compte prédéterminée quelconque, La présente invention peut être réalisée sous au moins deux formes logiques générales; un agencement utilisant uniquement des compteurs binaires, l'autre utilisant une combinaison de compteurs et d'additionneurs binaires. Cependant, l'agencement qui utilise des compteurs et additionneurs fournit un systè-20 me plus souple. Ainsi, un objet d8 la présente invention consiste à fournir une boucle de blocag8 de phase totalement numérique qui assure des corrections de phase ainsi que des corrections de fréquence à une horloge de référence. Un autre objet de la présente invention consiste à fournir une boucle de 25 blocage de phase totalement numérique avec une réponse ou ,un gain de boucle qui peut être une constante, qui peut être fonction de l'erreur de phase détectée instantanée, fonction de plusieurs erreurs de phase détectées préalables, fonction d'une commande externe quelconque ou qui peut être une combinaison de ces .différentes possibilités. 30 Un autre objet de la présente invention consiste à fournir une boucle de blocage de phase totalement numérique qui soit capable de fournir plusieurs sorties représentant une seule fréquence instantanée avec plusieurs relations de phase différentes. Un autre objet de la présente invention consiste à fournir une boucle de 35 blocage de phase numérique qui ne nécessite qu'une période d'un bit pour le verrouillage ou l'acquisition des données. Un autre objet de la présente invention consiste à fournir une boucle de blocage de phase totalement numérique qui ne nécessite aucun réglage manuel. D'autres objets caractéristiques et avantages de la présente invention 40 ressortiront de la description qui va suivre, donnée à titre d'exemple non limi 69 44495 3 2028341 tatif, en se reportant aux dessins "annexés. La figure 1 représente un diagramme de fonctionnement général de la boucle fondamentale de blocage de phase totalement numérique dans laquelle les corrections de phase ainsi que les corrections de fréquence commandent le compteur 5 de référence. La figure 2 représente un diagramme de fonctionnement général d'une autre boucle fondamentale de blocage de phase totalement numérique dans laquelle les corrections de fréquence commandent l'oscillateur principal. La figure 3 représente un diagramme de fonctionnement général d'une boucle 10 totalement numérique utilisant uniquement des compteurs binaires» La figure 4 représente un diagramme de fonctionnement général d'une boucle totalement numérique utilisant des additionneurs ainsi que des compteurs binaires. La figure 1 représente schématiquement le fonctionnement général de la bou 15 cle fondamentale de blocage de phase totalement numérique. Le rOle général de la boucle consiste à produire des signaux sous forme d'impulsions de sortie qui présentent une différence de phase moyenne minimale par rapport aux signaux sous forme d'impulsions d'entrée. Les signaux d'entrée, ainsi que les signaux de sortie, représentent ainsi un train d'impulsions de données. Lorsque la bou-20 de de blocage de phase totalement numérique est utilisée pour la lecture d'informations enregistrées magnétiquement, les signaux d'entrée représentent les crêtes des impulsions de données qui sont lues sur la bande. Les cinq éléments fondamentaux de la boucle de blocage de phase totalement numérique sont interconnectés de la façon suivante. Un oscillateur principal 25 10 fait progresser le compte d'un compteur, de référence 12 par la ligne 14. Le compteur de référence amorce un signal sous forme d'une impulsion de sortie sur la ligne 16, impulsion qui a une valeur de compte quelconque prédéterminée j il fournit également la valeur de son compte en cours sur la ligne 18 chaque fois qu'une impulsion d'entrée apparaît aux .bornes d'entrée du détecteur de phase 30 20. Les signaux d'entrée pénètrent dans la boucle par la ligne 22, La sortie du détecteur de phase 20 est communiquée au compteur d'impulsions 24 par la ligne 26. Le compteur d'impulsions 24 produit des impulsions de correction de pha se sur la ligne 28 qui est connectée directement au compteur de référence. Le compteur d'impulsions produit également des impulsions de correction de fréquen 35 ce sur la ligne 30 qui est connectée à l'intégrateur de fréquence 32. L'intégra teur de fréquence fournit un signal de référence de fréquence sur la ligne. 34 qui est connectée au compteur de référence et commande la longueur de son cycle L'oscillateur principal 10 oscille è une fréquence qui correspond à plusieurs fois celle de la fréquence du signal d'entrée. Le rapport des deux fré-40 quences représente la résolution numérique de la boucle de blocage de phase. 69 44495 4 2028341 Le rôle fondamental de l'oscillateur principal consiste à faire progresser le compte du compteur de référence, Le compteur de référence 12 est le dispositif de synchronisation fondamental de toute la boucle de blocage de phase numérique, Son compte progresse grâce 5 à l'oscillateur principal 10. Il a une longueur de cycle nominale prédéterminée par exemple, de 25 comptes) cependant, cette longueur de cycle nominale peut varier dans certaines limites par exemple, de 10 comptes à 32 comptes. Aussi, le compteur de références est-il décrit commB ayant un cycle de comptage de longueur variable. Une valeur de compte prédéterminée du compteur de référence a-■J0 morce un signal de sortie sur la ligne 16. Cette valeur prédétrminée est normalement fixée au point milieu de la longueur nominale du cycle. Le compteur de référence est également utilisé pour fournir un moyen de synchronisation à la mesure de l'erreur de phase entre les signaux d'entrée et de sortie. Chaque fois qu'un signal d'entrée apparaît sur la ligne 22, le compte en cours dans le comp-15 teur de référence est comparé au compte prédéterminé qui amorce le signal de sortie dans le détecteur de phase, La différence entre les deux comptes représente l'erreur de phase, Le compteur de référence joue également le rele d'intégrateur pour toutes les impulsions de correction de phase produites par le compteur d'impulsions 24 étant donné que ces impulsions permettent au compteur 20 de référence d'ajouter ou de retrancher un compte à partir de la longueur du cycle en cours du compteur de référence. Le compteur de référence est recyclé à une cadence déterminée par l'intégrateur de fréquence 32 qui fait varier la longueur du cycle du compteur et* partant, la fréquence de sortie. Le détecteur de phase 20 compare la différence des comptes entre le compte 25 au moment où apparait une impulsion de données d'entrée et le compte du compteur de référence 12 qui déclenche un signal de sortie, Cette comparaison peut se faire de nombreuses façons différentes. Cependant, le type le plus simple de détection de phase se fait en lisant l'erreur de phase directement du compteur de référence 12 au moment où apparait un signal d'entrée. Le procédé peut être 30 décrit de la façon suivante. Prenons un compte central correspondant à une valeur d'erreur de phase nulle, par exemple 16, S'il apparait une impulsion d'entrée et si la valeur du compte du compteur de référence est inférieure à 16, l'erreur de phase représente la valeur de la différence entre les comptes; elle a un signe négatif, Si le compte, au moment de l'impulsion d'entrée, est supé?--35 rieur à 16, l'erreur représente à ouveau la valeur de la différence entre les comptes mais elle a maintenant un signe positif, Dans l'un ou l'autre des deux cas, la valeur de l'erreur de phase détectée avec son signe approprié est transférée à l'accumulateur du compteur d'impulsions 24. Le rôle du compteur d'impulsions 24 consiste à assurer la pondération des 40 erreurs de phase accumulées de manière à produire les corrections de fréquence 69 44495 5 2028341 et de phase requises. La pondération correspond à une détermination du nombre de fois où les erreurs de phase accumulées doivent être utiliser pour le début des corrections des signaux de sortie, et le moment où elles doivent l'être. Par exemple, un décalage de phase de 4 unités pourrait être corrigé en une seu-5 le fois ou une unité à la fois pourrait être corrigée sur quatre cycles du signal d'entrée. Dans un fonctionnement normal, les corrections de phase se font relativement rapidement tandis que les corrections de fréquence ne commencent qu'après la réalisation d'un certain nombre de corrections de phase. Cependant, ce mode de fonctionnement peut être modifié pour certaines réponses requises, 10 par exemple, durant le verrouillage, pour que les corrections de fréquence puissent être faites très rapidement. Dn va maintenant donner une brève description générale du compteur d'impulsions. Le compteur d'impulsions va accumuler les erreurs de phase détectées et, pour des valeurs prédéterminées de l'erreur de phase accumulée, il va produire 15 des impulsions de correction de fréquence et de phase qui sont envoyées respectivement au compteur de référence et à l'intégrateur de fréquence. La fonction d'accumulation peut se faire par des compteurs binaires ou par des additionneurs binaires et la valeur de leur compte peut être contrôlée par des circuits de décodage ET ou par des circuits logiques de seuil. En faisant varier la valeur 20 des comptes qui produisent des impulsions de correction de phase de fréquence, la fonction de pondération du compteur d'impulsions est modifiée; cette modification va commander la réponse du signal de sortie par rapport au signal d'entrée, étant donné que le temps pour procéder aux corrections de fréquence et de phase a été modifié. En conséquence, en contrôlant qu'elles sont les valeurs 25 des erreurs de phase détectées accumulées qui produisent les impulsions de correction de fréquence et de phase, il est possible de faire en sorte que les corrections du signal de sortie soient fonction de l'erreur de phase alors échantillonnée, de l'erreur de phase accumulée, ou d'une commande externe. L'intégrateur de fréquence 32 intègre toutes les impulsions de correction 30 de fréquence sur la ligne 30 afin de fournir une référence de fréquence sur la ligne 34. La référence de fréquence apparaît sous la forme d'un multiplet à la sortie de l'intégrateur, et est utilisée pour commander la fréquence du signal de sortie en faisant varier la longueur du cycle du compteur de référence. L'intégrateur de fréquence peut être des deux types ou une combinaison de ces der-35 niers; ce peut être, par exemple, un compteur binaire progessif-régressifj cependant, un intégrateur du type additionneur peut être utilisé. Seuls l'oscillateur principal 10 et le compteur de références 12 fonctionnent continuement. Tous les autres éléments fonctionnent uniquement après l'apparition d'un signal d'entrée. En conséquence, le compteur de référence 12 néces-40 site une logique numérique la plus rapide possible, tandis qu'une logique plus 69 4449S 6 2028341 lente peut habituellement être utilisée pour remplir les autres fonctions. Les corrections de fréquence et de phase sont faites de la façon suivante. Le détecteur de phase 20 compare la valeur de compte du compteur de références 12 au moment où apparaît le signal d'entrée sur la ligne 22 à une valeux* prédé-5 terminée du compteur de référence, valeur qui a été fixée pour amorcer une impulsion horloge de sortie. La différence entre les comptes représente l'erreur de phase qui est transférée avec son signe approprié au compteur d'impulsions 24 par la ligne 26. Le compteur d'impulsions 24 accumule et pondère l'erreur de phase de manière à produire les impulsions de correction ds phase requises 10 sur la ligne 2B, et les impulsions de correction de fréquence requises sur la ligne 30, de sorte que la différence de phase et de fréquence entre le signal d'entrée et le signal de sortie soit réduite. L'intégrateur de fréquence 32 intègre les impulsions de correction de fréquence et fournit un signal de référence de fréquence sur la ligne 34 qui commande la longueur du cycle du compteur 15 de références qui, à son tour, commande la fréquence de sortie. Les impulsions de correction de phase permettent au compteur de référence soit d'additionner soit de soustraire les comptes à partir de la longueur de son cycle en cours. La synchronisation initiale pour l'opération de verrouillage peut se faire en un temps correspondant seulement à un bit, et ce, de la façon suivante. Le 20 compteur de références 12 est restauré à son point milieu qui est la valeur appropriée du compte amorçant l'impulsion horloge de sortie; l'intégrateur de fréquence 32 est restauré à son point milieu qui représente la fréquence nominale et l'accumulateur du compteur d'impulsions 24 est ramené à zéro. Lorsque la première impulsion de données d'entrée arrive, le compteur de référence 12 commence 25 à compter à la cadence déterminée par l'oscillateur principal 10 jusqu'à l'apparition de la seconde impulsion de données d'entrée. A ce moment, l'erreur de phase est lue à partir du compteur de référence et est ajoutée directement à l'intégrateur de fréquence 32 changeant la valeur de la référence de la fréquence sur la ligne 34, valeur qui varie en fonction de la longueur du cycle du 30 compteur de référence et, partant, règle la fréquence de sortie à celle du signal d'entrée. Le compteur de référence 12 est restauré à son point milieu et la boucle est maintenant en phase avec le signal d'entrée et ce, presque à la même fréquence. En bref, un rapide verrouillage peut se faire en utilisant l'erreur de phase détectée entre les deux premières impulsions d'entrée de données 35 comme une correction de fréquence qui est immédiatement amorcée. Durant le fonctionnement normal de la boucle de blocage de phase, on produit un seul signal de sortie pour chaque signal d'entrée. Ce signal de sortie est amorcé lorsque le compte du compteur de référence 12 atteint une valeur prédéterminée, habituellement, le point milieu de la longueur du cycle du comp-40 teur de référence. Cependant, en amorçant une impulsion de sortie à différents 69 44495 7 2028341 comptes du compteur de référence, comptes qui sont ensuite soumis ensemble à une condition OU, la boucle de blocage de phase est capable de produire plusieurs signaux de sortie sur la ligne 38 à une seule fréquence instantanée mais avec différentes relations de phase, 5 La figure 2 représente la même boucle fondamentale de blocage de phase to talement numérique que celle représentée sur la figure 1, si ce n'est que l'oscillateur principal 36 est du type à fréquence variable, par exemple, un oscillateur à fréquence variable commandé par tension dont la fréquence pourrait varier de plus ou moins quelques centièmes de la fréquence de référence, au moyen 10 d'un convertisseur classique du type numérique-analogique. La référence de fréquence sur la ligne 38 est maintenant utilisée pour commander la fréquence de l'oscillateur principale 36 plutât que la longueur du cycle du compteur de référence. 12 et cette opération va, à son tour, commander la fréquence du signal de sortie sur la ligne 16. Autrement, le fonctionnement des boucles de blocage 15 de phase est le même. Bien entendu, la longueur du cycle du compteur de référence n'a pas besoin maintenant d'être variable. Le système d'oscillateur principal à fréquence variable offre des avantages dans les systèmes où plusieurs boucles fonctionnent en parallèle à environ la même fréquence. Dans ce cas, le même oscillateur peut desservir toutes les bou~ 20 cles en parallèle ainsi que toute autre logique de commande de machine extérieure aux boucles. Cependant, l'oscillateur principal à fréquence variable utilisé avec plus d'une boucle nécessite que les fréquences de transmission des données soient presque égales. Le système oscillateur principal à fréquence constante ne fait pas appel à cette exigence. 25 Un mode de réalisation d'une boucle de blocage de phase totalement numéri que n'utilisant que des compteurs binaires est représenté sur la figure 3. Le fonctionnement de la boucle se fait de la façon suivante. L'oscillateur principal à à fréquence constante 50 oscille/une fréquence qui est k fois la fréquence du signal d'entrée et fait avancer le compteur de référence à longueur de cycle 30 variable 52, Pour les besoins du mode de réalisation, la longueur du cycle a une longueur nominale de 57 comptes et un point central correspondant à 32. En conséquence, un signal d'entrée apparaissant au moment où le compteur de références se trouve en 32 produit une erreur de phase nulle. Le compteur de référence comprend 6 bits et va procéder à un compte de 63 et il est ramené à une 35 valeur quelconque entre 0 et 14 comme cela est déterminé par la sortie de l'intégrateur de fréquence 54. Le compteur de référence amorce une impulsion de sortie sur la ligne 56 chaque fois que son compte atteint le compte de son point central de valeur 32, Les impulsions du signal d'entrée apparaissent sur la ligne 58. L'erreur 40 de phase entre chaque impulsion du signal d'entrée et chaque impulsion du si- 69 44495 8 2028341 gnal de sortie est mesurée par le détecteur de phase 59 chaque fois qu'apparaît un signal d'entrée. La détection d'erreur de phase se fait de la façon suivante, L'inverseur 60 est connecté au point central du compteur de référence de sorte que pour des comptes inférieurs au point central de 32, un signal positif appa-5 rait au réseau ET 62 et à la porte ET 64, et pour des comptes supérieurs au point central de 32, des signaux positifs apparaissent au réseau ET 66 et à la porte ET 68. Une entrée de chacune des portes ET dans le réseau ET 66 est connectée au cOté "actif d'un des cinq premiers bits d'ordre inférieur du compteur de référencei de façon semblable, une entrée de chacune des portes ET du 10 réseau ET 62 est connectée au côté "inactlf" d'un des cinq premiers bits d'ordre inférieur du compteur de référence, La troisième entrée appliquée aux réseaux ET 62 et 66 est le signal d'entrée. Ainsi, si le signal d'entrée apparait à un compte supérieur à 32, les conditions d'entrée des circuits appropriés ET dans le réseau ET 66 vont être remplies. De façon semblable, si le signal d'en-15 trée apparaît à un compte inférieur à 32, les conditions d'entrée aux portes appropriées ET du réseau ET 62 vont être remplies. Les comptes dérivés de ces réseaux ET représentent l'erreur de phase entre le signal d'entrée et le signal de sortie étant donné que le signal de sortie apparaît toujours à une valeur de 32. Cependant, étant donné que cette information relative à la phase se pré-20 sente sous forme parallèle, et que les compteurs d'impulsions 70 et 72 «ont formés de compteurs binaires, et, partant, accèptent uniquement une information binaire sous forme série, ce compte en parallèle doit être converti en un compte en série. Cette conversion du mode parallèle au mode série se fait par le compteur d'erreurs 74, L'erreur de phase détectée, qu'elle soit positive ou né-25 gative, est insérée dans le compteur d'erreurs par les circuits OU 76 et va déterminer le moment où les conditions d'entrée de la porte ET 78 sont satisfaites. Par exemple, si la valeur absolue de l'erreur de phase est trois, ces conditions sont satisfaites lorsque le compte du compteur d'erreurs a atteint 3, Lorsque le signal d'entrée apparait sur la ligne 58, 11 déclenche le circuit 30 à verrouillage 80 (circuit actif). Ainsi, le circuit ET 82 va conduire le signal reçu à partir de l'oscillateur principal sur la ligne 84 et, ainsi, va faire progresser le compteur d'erreurs 74. Lorsque le compteur d'erreurs a compté jusqu'à une valeur correspondant à l'erreur de phase détectée, les conditions d'entrée de la porte 78 sont satisfaites, la bascule à verrouillage 80 va être 35 restaurée, le circuit ET 82 ne va plus être conducteur et, ainsi, l'oscillateur principal ne va plus faire progresser le compteur d'erreurs, L'erreur de phase détectée a ainsi été convertie en une série d'impulsions sur la ligne 86. Ces impulsions sont insérées dai)S le compteur d'impulsions de phase positive 70 ou dans le compteur d'impulsions de phase négative 72 selon que la porte ET 64 40 ou la porte ET 68 est conductrice ou non. 69 44495 S 2028341 L'erreur de phase détectée est accumulée dans le compteur binaire approprié du compteur de phase positive ou du compteur de phase négative. Les compteurs de phase négative et positive, avec les circuits de décodage appropriés, remplissent le rôle de cadrage. Une correction de phase positive a lieu chaque fois 5 que les circuits de décodage ET SB délivrent un signal de eortie. Les entrées appliquées au circuit ET 68 sont connectées au compteur de phase positive de sorte qu'une sortie va apparaître à une valeur prédéterminée du compte du compteur de phase positive, par exemple, au compte de deux, quatre et six. Bien que troi3 circuits de décodage ET soient représentés, leur nombre peut varier 10 suivant la réponse de boucle requise. Les circuits de décodage négatifs ET 90 fonctionnent d'une façon semblable. Les sorties en provenance des circuits de décodage ET 88 et 90 sont soumises à une condition OU dans les circuits respectifs OU 92 et 94. Les sorties provenant de ces circuits OU sont connectées directement au compteur de référence et permettent au compteur de référence d'ad-15 ditionner ou de soustraire un compte à partir de sa longueur de cycle en cours. Les impulsions de correction de fréquence sont dérivées des circuits ET 96 et 98 qui décodent également leur compteur de phase respectif à une valeur de compte prédéterminée par exemple, huit. Une sortie provenant de ces circuits ET restaure leur compteur de phase respectif. En outre, leur sortie est insérée 20 dans l'intégrateur de fréquence 54 qui comprend un compteur progressif-régressif. L'intégrateur de fréquence va ajouter des impulsions de correction de fréquence et déterminer à quelle valeur le compteur de référence va commencer à compter. Ainsi, va-t-11 déterminer la longueur du cycle du compteur de référence la fréquence de la sortie de référence sur la ligne 56. La valeur de l'intégra-25 teur de fréquence est transmise au compteur de référence chaque fois que le compte dans le compteur de référence a atteint la valeur de 63, comme cela est déterminé par les portes ET 100. La figure 4 représente un mode de réalisation d'une boucle de blocage de phase totalement numérique qui utilise des compteurs binaires ainsi que des ad— 30 ditionneurs binaires. Le fonctionnement de cette boucle est semblable à celui de la boucle représentée sur la figure 3 si ce n'est que le fonctionnement du compteur d'impulsions se fait par un compteur d'impulsions du type à additionneur plutôt que par un compteur d'impulsions du type à compteur binaire. Le fonctionnement du compteur de référence 52, de l'intégrateur de fréquence 54 35 et du détecteur de phase comprenant les réseaux ET 62 et 66 et l'inverseur 60, est identique à celui décrit ci-dessus. Etant donné que le compteur d'impulsions du type à additionneur binaire accepte l'erreur de phase sous forme parallèle, il n'y a pas besoin de conversion du mode parallèle au mode série en utilisant un compteur d'erreurs. L'erreur de phase détectée est insérée dans l'ad-40 ditionneur 102 par le réseau OU 104. L'additionneur 102 représente cinq addi 69 44495 10 2028341 tionneur en parallèle dans la boucle étant donné que les cinq bits de plus faible poids du compteur de référence doivent être décodés. Cependant, le nombre va varier avec le compte du point central. Le registre d'erreurs 106 représente cinq circuits à verrouillage en parallèle qui fonctionnent avec les addition-5 neurs pour accumuler les erreurs de phase détectées sous forme parallèle. Le circuit logique de décodage de seuil 108 est un circuit de seuil classique qui a été fixé è une valeur quelconque prédéterminée, Lorsque les erreurs de phase accumulées atteignent cette valeur prédéterminée, le circuit logique de décodage de seuil fournit une impulsion de sortie de correction de phase. Si la va-10 leur prédéterminée a été dépassée dans le sens positif, une impulsion de correction de phase positive va apparaître sur la ligne 110 et, si cette valeur a été dépassée dans le sens négatif, une impulsion de correction de phase négative va apparaître sur la ligne 112. L'impulsion de correction de phase positive sur la ligne 110 va déclencher le registre 114 qui emmagasine une constante néga-15 tive prédéterminée. Cette constante négative est ensuite ajoutée à l'additionneur 102 par les circuits OU 104, De façon semblable, une impulsion de correction de phase négative sur la ligne 112 va déclencher le registre 116 qui emmagasine une constante positive prédéterminée qui est ajoutée à l'additionneur 102 par le circuit OU 104. Les lignes 110 et 112 sont connectées directement 20 au compteur de références 52 de sorte qu'une impulsion de correction de phase permette au compteur de référence de procéder à une addition ou à une soustraction, suivant qu'il s'agit d'une correction négative ou positive, d'un compte provenant de la longueur du cycle en cours. Les impulsions de correction de phase sont également insérées dans l'inté-25 grateur de fréquence intermédiaire 118, L'intégrateur de fréquence intermédiaire accumule les impulsions de correction de phase pour une valeur de compte quelconque prédéterminée et, ensuite, produit une impulsion de correction de fréquence qui est insérée dans l'intégrateur de fréquence 54. L'intégrateur de fréquence intermédiaire pourrait par exemple comprendre deux compteurs binaires 30 en parallèle, un pour intégrer les impulsions de correction de phase positive, l'autre pour intégrer les impulsions de correction de phase négative et, en utilisant des circuits de décodage classiques ET, les impulsions de correction de fréquence positive ou négative pourraient être produites chaque fois que le compteur binaire approprié a atteint un compte prédéterminé. L'intégrateur de 35 fréquence détermine alors la valeur à laquelle le compteur de référence va commencer de compter, de la manière décrite ci-dessus, et un changement de la longueur du cycle du compteur de référence va provoquer un changement proportionnel de la fréquence de sortie. L'ordre de la boucle de blocage de phase est déterminé par le nombre de 40 pôles dans la transformation de Laplace de la réponse de la boucle, Ces pôles. 44495 n 2028341 à leur tour sont déterminés par le nombre d'intégrateurs dans la boucle de blocage de phase. Dans les boucles représentées sur les figures 3 et 4, l'intégration a lieu dans le compteur de référence 52 et dans l'intégrateur de fréquence 54 et, ainsi, ces boucles sont elles du second ordre. En éliminant l'intégrateur de fréquence, oo peut réalisé une boucle de blocage de phase d'ordre premier. Dans cette boucle, seules les corrections de phase sont faites sur le'signal de sortie, Ainsi, la présente invention peut être considérée comme une simulation totalement numérique d'une boucle de blocage de phase analogique d'ordre premier ainsi que d'une boucle de blocage de phase d'ordre second. Dé façon semblable, une boucle de troisième ordre peut être simulée si la fonction d'accumulation du compteur d'impulsions est renforcée. Xl~reste bien entendu que la description qui précède n'a été donnée qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre et de la portée de la présente invention. 69 44495 12 2028341 REVENDICATIONS 1.- Système d'horloge numérique pourvue d'une coucle de blocage de phase totalement numérique permettant de générer des impulsions d'horloge de sortie 5 en synchronisme avec les impulsions de données appliquées à l'entrée, caractérisé en ce que la boucle comprend un oscillateur oscillant à plusieurs fois la fréquence d'entrée des impulsions de données appliquées à l'entrée, un compteur qui progresse par les impulsions de sortie de l'oscillateur, un circuit sensible à un compte prédéterminé du compteur et produisant une impulsion d'horloge de 10 sortie lorsque ce compte prédéterminé est atteint, un détecteur de différence entre la valeur du compte prédéterminé et la valeur du compte dans le compteur à l'apparition d'une impulsion de données appliquée à l'entrée, un accumulateur pour accumuler le compte différence, un circuit couplé à l'accumulateur et produisant des impulsions de correction de phase pour des valeurs de comptes pré-15 déterminées de l'accumulateur, un circuit sensible aux impulsions de correction de phase qui amène le compteur à additionner ou à soustraire des comptes, un circuit couplé à l'accumulateur et produisant des impulsions de correction de fréquence pour des valeurs de comptes prédéterminées de l'accumulateur, un intégrateur des Impulsions de correction de fréquence, et un circuit couplé à 20 l'intégrateur afin de contrôler soit la longueur du cycle du compteur soit la fréquence de l'oscillateur, de telle sorte que les impulsions d'horloge de sor~ tie sont synchronisées avec les Impulsions de données appliquées à l'entrée, 2.- Système d'horloge selon la revendication 1, caractérisé en ce que le 25 compteur comprend un compteur binaire de longueur variable .possédant plusieurs étages binaires rangés par ordre numérique, en ce que le détecteur de différence comprend un premier réseau de portes couplé au côté actif des étages binaires d*ordre numérique inférieur au compte prédéterminé, un second réseau de portes couplé au côté inactif des étages binaires d'ordre numérique inférieur au comp-30 te prédéterminé, et un organe de contrôle sensible aux impulsions de données appliquées à 1^entrée et couplé aux premier et second réseaux de portes afin de contrôler tour à tour l'un et l'autre réseau, selon que le compte du compteur est supérieur ou inférieur au compte prédéterminé, 35 3,- Système d'horloge selon la revendication 1, caractérisé en ce que l'ac cumulateur comprend des circuits de verrouillages et des additionneurs du type parallèle, en ce que le circuit couplé à l'accumulateur et produisant des impulsions de correction de phase comprend un circuit logique à seuil qui génère les impulsions de correction de phase, et en ce que le circuit couplé à l'accu-40 mulateur et produisant des impulsions de correction de fréquence comprend un 69 44495 13 2028341 autre intégrateur afin de générer une impulsion de correction de fréquence pour un nombre prédéterminé d'impulsions engendrées par le circuit logique à seuil. 4.- Système d'horloge selon la revendication 1, caractérisé en ce que l'ac-5 cumulateur comprend un premier compteur binaire accumulant les valeurs positives des différences de comptes et un second compteur binaire accumulant les valeurs négatives des différences de comptes, en ce que le circuit générant les impulsions de correction de phase comprend plusieurs portes du type ET couplées à chaque compteur binaire afin d'engendrer des impulsions de correction de phase 10 pour des valeurs de compte prédéterminées des compteurs binaires, et en ce que le circuit générant les impulsions de correction de fréquence comprend une seule porte du type ET couplée à chacun des compteurs binaires afin d'engendrer une impulsion de correction de fréquence pour un compte prédéterminé de chacun des compteurs binaires. 15 5.- Méthode de synchronisation d'impulsions d'horloge recueillies à la sortie d'une boucle de blocage de phase entièrement numérique, caractérisée par un comptage digital des oscillations d'un oscillateur de référence, une génération d'une impulsion de sortie pour une valeur de compte prédéterminée des oscilla- 20 tions, une détermination de la différence de compte entre le compte au moment où une impulsion d'entrée apparait et la valeur de compte prédéterminée, une accumulation des différences de compte déterminées, une production d'impulsions de correction de phase pour des valeurs de compte du système d'accumulation, une addition ou une soustraction de comptes du système de comptage en réponse 25 aux impulsions de correction de phase, une production d'impulsions de correction de fréquence pour des valeurs de compte du système d^accumulation, une intégration des impulsions de correction de fréquence afin de produire un signal de contrôle et un contrôle de la longueur du cycle du système de comptage ou de la fréquence de l'oscillateur de référence au moyen du signal de contrôle.