La présente invention concerne un dispositif de détection de défaut de transmission d'un signal numérique. Un tel dispositif s'applique tout particulierement a la détection des défauts de transmission de signaux téléphoniques transmis en modulation par impulsions codées, tels qu'ils sont définis dans l'avis G 732 du CCITT. Le dispositif de détection est alors situé dans unéquipement servant d'interface entre les lignes de transmission de signaux téléphoniques et les organes de commutation d'un central téléphonique temporel. Conformément a l'avis précité, le signal numérique transmis est constitué d'éléments binaires transmis a la fréquence 2,048 MHZ, chaque groupe de 8 éléments binaires constituant un intervalle de temps1 et chaque groupe de 32 intervalles de temps constituant une trame.L'intervalle de temps de rang 0 d'une trame sur deux, dit intervalle de temps de synchronisation a une configuration fixe, dite code de verrouillage de trame, ce qui permet de recréer, à la réception, une répartition des éléments binaires reçus, en intervalles de temps et en trames, identique a la répartition créée a l'émission. L'avis précité indique deux types de défauts de transmission devant être détectés par le dispositif de détection de défaut de transmission. Un premier type de défaut de transmission correspond un taux d'erreur sur l'intervalle de temps de synchronisation supérieur ou égal a 10-3 pendant une durée globale comprise entre 4 et 5 s. Si pendant une durée globale comprise entre 4 et 5 secondes la configuration des intervalles de temps de synchronisation du signal numérique reçu differe du code de verrouillage de trame dans une proportion supérieure ou égale a 10 3, le dispositif de détection de défaut de transmission doit déclencher une alarme indiquant une anomalie dans la synchronisation à la réception. Un second type de défaut de transmission correspond a un pourcentage d'au moisas 75Z d'éléments binaires reçus, pendant une durée globale comprise entre 4 et 5 secondes, ayant la valeur binaire "un". Dans ce cas, le dispositif de détection de défaut de transmission doit déclencher une alarme indiquant une défaillance des circuits de transmission du signal numérique. Jusqu'a présent, les dispositifs de détection de défaut de transmission étaient réalisés a l'aide de composants analogiques, et présentaient par conséquent tous les inconvénients inhérents a ce type de composants t manque de précision, manque de fiabilité, nécessité de réglages, enconbrement important. La présente invention a pour but de remédier a ces inconvénients. Le dispositif de détection conforme a l'invention est en effet réalisé uniquement a l'aide de composants logiques. Il peut également être réalisé en circuit intégré, ce qui réduit encore considérablement son encombrement. Selon une caractéristique de l'invention, le dispositif de détection, pendant une durée globale T, d'un défaut de transmission d'un signal numérique1 comporte un circuit de détection de faute élémentaire, muni d'une entrée de données qui reçoit le signal numérique et d'une entrée d'initia T lisation qui reçoit un signal d'horloge de période n, n éléments de mémori- sation de faute élémentaire, munis chacun d'une entrée de données reliée à la sortie du circuit de détection de faute élémentaire, d'une entrée d'initialisation qui reçoit un signal d'horloge de période T et d'une entrée de validation, un circuit de validation successive, pendant une durée globale T, des n éléments de mémorisation de faute élémentaire, muni d'une entrée qui reçoit le signal d'horloge de période T et de n sorties reliées respectivement n aux entrées de validation des n éléments de mémorisation de faute élémentaire, un circuit de détection de faute globale, muni de n entrées de données reliées respectivement aux sorties des n eléments de mémorisation de faute élémentaire, et un élément de mémorisation de faute globale, muni d'une entrée de données reliée a la sortie du circuit de détection de faute globale, d'une entrée de validation qui reçoit le signal d'horloge de période T et d'une sortie qui fournit un signal de détection de défaut de transmission. Les objets et caractéristiques de la présente invention apparaîtront plus clairement a la lecture de la description suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins ci-annexés dans lesquels La figure I est un schéma synoptique d'un dispositif de détection de défaut de transmission conforme à l'invention ; La figure 2 montre un premier exemple de réalisation d'un dispositif de détection de défaut de transmission d'un signal téléphonique transmis en modulation par impulsions codées, lorsque le défaut de transmission à détecter est du premier type précité ; La figure 3 montre un second exemple de réalisation d'un dispositif de détection de défaut de transmission d'un signal téléphonique transmis en modulation par impulsions codées, lorsque le défaut de transmission à détecter est du second type précité. Le dispositif de détection de défaut de transmission d'un signal numérique s, pendant une durée globale T, montré à la figure I comporte un circuit 1 de détection de faute élémentaire, muni d'une entrée de données qui reçoit le signal numérique s et d'une entrée d'initialisation qui reçoit un signal d'horloge h de période T Le dispositif de détection de défaut de transmission comporte également n éléments de mémorisation de faute élémentaire, 21 a 2n, ayant chacun une entrée de données reliée à la sortie du circuit 1, une entrée d'initialisation qui reçoit un signal d'horloge H de période T et une entrée de validatien. Le dispositif de détection de défaut de transmission comporte également un circuit 3 de validation successive des n éléments de mémorisation de fauteélémentaire, muni d'une entrée qui reçoit le signal d'horloge h et de n sorties qui sont reliées respectivement aux entrées de validation des n éléments de mémorisation 21 à 2 . Le dispositif de détection de défaut de n transmission comporte également un circuit 4 de détection de faute globale, muni de n entrées reliées respectivement aux sorties des n éléments de mémori sation 21 à 2 . Le dispositif de détection de défaut de transmission comporte n enfin un élément de mémorisation de faute globale 5, muni d'une entrée de données reliée à la sortie du circuit 4, d'une entrée de validation qui reçoit le signal d'horloge H et d'une sortie qui fournit un signal d de détection de défaut de transmission. Le circuit 1 est destiné à détecter une faute élémentaire, c'est-à-dire un défaut de transmission du signal numérique s pendant une durée élémen taire T Le circuit 1 est donc réinitialisé à chaque durée élémentaire T n n de sorte que le signal de sortie du circuit 1 est remis à un premier niveau logique à la fin de chaque durée élémentaire T . Si, au cours d'une durée T n élémentaire n , un défaut de transmission est détecté sur le signal numérique s, le signal de sortie du circuit 1 est mis à un second niveau logique.Grâce au circuit de validation 3, les n niveaux logiques pris successivement par le signal de sortie du circuit 1 au cours d'une durée globale T sont mémorisés respectivement dans les éléments de mémorisation 21 à 2 n A la fin de chaque durée globale T, si les signaux de sortie des n éléments de mémorisation 21 à 2 ont un second niveau logique, le niveau lo n gique du signal de sortie du circuit 4 indique qu'une faute globale, c'està-dire un défaut de transmission du signal s, pendant la durée globale T, a été détectée. Sinon, le niveau logique du signal de sortie du circuit 4 indique qu'aucun défaut de transmission du signal s n'a été détecté pendant la durée globale T considérée. D'autre part, à la fin de chaque durée globale T, le signal de sortie du circuit 4 est mémorisé dans l'élément de mémorisation 5. En outre, à la fin de chaque durée globale T, et apres que le signal de sortie du circuit 4 ait été mémorisé dans l'élément de mémorisation 5, les n éléments de mémorisation 21 à 2 sont réinitialisés, de sorte que le signal n de sortie de chacun de ces n éléments de mémorisation reprend le premier niveau logique. Le même processus peut alors se dérouler pour la durée globale T suivante. Le dispositif de détection de défaut de transmission montré à la figure 2 est destiné à détecter un défaut de transmission d'un signal s téléphonique transmis en modulation par impulsions codées, conforme à l'avis G 732 du CCITT, ce défaut de transmission étant du premier cycle précité. Ce dispo sitif de détection de défaut de transmission est donc destiné à détecter un taux d'erreur sur l'intervalle de temps de synchronisation supérieur ou égal à 10 , et pendant un durée globale comprise entre 4 et 5 secondes. La durée globale T est choisie égale à 4,096 secondes. En effet, la fréquence de transmission des éléments binaires du signal s étant égale à 2,048 MHz, en 4,096 secondes, on reçoit un nombre entier d'intervalles de temps de syn chronisation, égal à 16384, soit 214.La durée élémentaire T est choisie n égale à 1,024 seconde, ou encore le nombre n est choisi égal à 4. Pendant 1,024 seconde > le dispositif de détection de défaut de transmission reçoit 4096 soit 212 intervalles de temps de synchronisation. Un taux d'erreur sur l'intervalle de temps de synchronisation égal à 10 3 correspond alors à 4 intervalles de temps de synchronisation, parmi les intervalles de temps de synchronisation reçus pendant 1,024 seconde, ayant une configuration dif férente du code de verrouillage de trame. Sur la figure 2, le dispositif de détection de défaut de transmission comporte 4 éléments de mémorisation de faute élémentaire : 21, 22, 23 et 24 qui sont constitués chacun par une bascule bistable du type "RS". Les entrées R et S d'une bascule bistable "RS" constituent à la fois les entrées de données, d'initialisation et de validation de l'élément de mémorisation qu'elle constitue. Il est donc prévu un circuit 7 de commande des entrées R et S de ces bascules ayant pour fonction à la fois la validation successive de ces 4 bascules, au cours d'une durée globale de 4,096 secondes, l'écriture du signal de sortie du circuit de détection de faute élémen- taire, dans la bascule validée, et la réinitialisation de ces 4 bascules a la fin de chaque durée globale de 4,096 secondes.Le circuit 7 comporte un compteur asynchrone à 14 éléments binaires, constitué lui-même par 14 bascules bistables, du type "D" , 81 à 814 L'entrée d'horloge de la bascule 8 reçoit un signal d'horloge stre de fréquence égale à la fréquence d'apparition de l'intervalle de temps de synchronisation dans le signal s reçu. L'entrée d'horloge des bascules 82 ... 814 est reliée à la sortie inversée des bascules 81 .... 813 et chacune des bascules 81 à 814 a son entrée D reliée à sa sortie inversée. Soient CS13 et CS14 les signaux fournis par les sorties des bascules 813 et 814 etC 13 et CS14 les signaux fournis par les sorties inversées de ces deux bascules. Si l'on considère une durée globale de 4,096 secondes constituée par une première, une deuxième, une troisième et une quatrième durées élémentaires consécutives de 1,024 seconde chacune, on voit que pendant la première durée élémentaire, les signaux CS13 et CS14 ont la valeur binaire "un".De même, pendant la deuxième durée élé- dentaire, les signaux CS13 et CS14 ont la valeur binaire "un"; pendant la troisième durée élémentaire, les signaux CS13 et CS14 ont la valeur binaire "uh"; et pendant la quatrieme durée élémentaire, les signaux CS13 et CS14ont la valeur binaire "un". Les signaux CS13, CS14, C513 et CS14 permettent ainsi d'identifier les quatre durées élémentaires successives de 1,024 seconde chacune, constituant une durée globale de 4,096 secondes. C'est pourquoi le circuit 7 comporte également 4 portes "ET" à deux entrées : 9I, 92' 93 et 94 dont les entrées reçoivent respectivement les signaux CS13 et CS14 , CS13 et CS14, CS13 et C514 , CS13 et CS14 permettant de valider successivement, pendant une durée globale de 4,096 secondes, les 4 bascules bistables 21 à 24.Le circuit 7 comporte également 4 bascules du type "D" : 107, 1025 103 et 104 dont l'entrée D est reliée respectivement à la sortie des portes "ET" 92, 93 et 94 et dont l'ventrée d'horloge reçoit le signal d'horloge stre inversé, noté stre. Le circuit 7 comporte également 4 portes "ET" à trois entrées 111, 112, 113 et il 4. La porte "ET" 11. (i variable de 1 à 4) a une entrée reliée à la sortie de la porte "ET" 9i une entrée reliée à la sortie inversée de la bascule 10i et une entrée qui reçoit le signal d'horloge stre. La sortie de la porte "ET" 11. est reliée à l'entrée S de la bascule 2.. Le i i circuit 7 comporte enfin 4 portes "NON OU" à deux entrées 121, 122, 123 et 124. La porte "NON OU" 12. (i variable de 1 à 4) a une entrée reliée à la sortie inversée de la bascule 10. et une entrée reliée à la sortie du circuit 1. La sortie de la porte "NON OU" 12. est reliée à l'entrée R de la bascule 2. Le fonctionnement du dispositif sera mieux compris en raisonnant tout d'abord sur la bascule 21. Au cours de la première durée élémentaire, seul le signal de sortie de la porte "ET" 91 a pour valeur binaire "un"; par conséquent, seul le signal fourni par la sortie inversée de la bascule 101a pour valeur binaire "zéro". Et le signal de sortie du circuit 1 est appliqué sur l'entrée R de la seule bascule 21, le signal appliqué sur l'entrée S de la bascule 21 ayant la valeur binaire "zéro". Ainsi, lorsqu'un défaut de transmission est détecté par le circuit 2 pendant la première durée élémentaire, le signal de sortie de la bascule 21 prend la valeur binaire "zéro". Pendant la deuxième, la troisièmeet la quatrième durée élémentaire, le signal de sortie de la bascule 21 est maintenu à la valeur acquise pendant la première durée élémentaire, grâce à l'application de la valeur binaire "zéro" simultanément sur les entrées R et S de la bascule 21. Entre la fin de la quatrième durée élémentaire et le début de la première durée élémentaire suivante, c'est-àdire entre les deux fronts du signal d'horloge stre qui séparent le passage des valeurs CS13 = 1 et C514 = 1 aux valeurs CS13 = O et CS14= O. La sortie scule 21 est remise à la valeur binaire "zéro", grâce à la présence de la bascule 101 activée par les fronts du signal stre de sens opposé aux fronts d'activation de la bascule 81. le même raisonnement s'applique aux bascules 22, 23 et 24. Le circuit 4 de détection de faute globale est constitué par une porte "ET" à 4 entrées reliées aux sorties inversées des bascules 21, 22, 23 et 24. Le signal de sortie de la porte "ET" 4 ne prend la valeur binaire "un" que lorsque la détection d'une faute élémentaire a été mémorisée dans les quatre bascules 21, 22, 23 et 24. L'élément de mémorisation de faute globale 5 est constitué par une bascule de type "D", dont l'entrée D est reliée à la sortie de la porte "ET" 4 et dont l'entrée d'horloge reçoit le signal d'horloge H de période4,096 s. Le signal d de détection de défaut de transmission est fourni par la sortie de la bascule 5. Le signal d est un signal numérique dont la valeur binaire est remise en cause toutes les 4,096 secondes.Lorsque le signal d est positionné à la valeur binaire "un", cela signifie qu'un défaut de transmission du premier type a été détecté pendant les 4,096 secondes précédentes. Lorsque le signal d est positionné à la valeur binaire "zéro", cela signifie qutaucun defaut de transmission du premier type n'a été détecté pendant les 4,096 secondes précédentes. Le circuit 1 est constitué par un compteur par 4, noté 13, muni d'une entrée d'horloge reliée à la sortie d'un circuit 14 de détection de non identité entre la configuration des intervalles de temps de synchronisation du signal s et le code de verrouillage de trame. Le circuit 14 ne fait pas l'objet de la présente invention et ne sera donc pas décrit de façon plus détaillée. Le compteur 13 est muni d'une entrée de remise à zéro reliée à la sortie d'une porte "OU" 15 à quatre entrées qui reçoivent les signaux RZ RZ2, RZ3 et RZ4 de sortie des portes "ET" liiez 112, 113 et 114. La sortie "retenue" du compteur 13 fournit le signal de sortie du circuit 1. La porte "OU" 15 permet de remettre à la valeur binaire "zéro" les deux sorties du compteur 13 toutes les 1,024 secondes. En effet, toutes les 1,024 secondes un des signaux RZ1 à RZ4 a la valeur binaire "un". Une fois que les sorties du compteur 13 ont été remises à zéro, pendant la durée élé- mentaire de 1,024 seconde suivante, le compteur 13 s'incrémente de 1 à chaque fois que le circuit 14 fournit une impulsion, c'est-à-dire à chaque fois qu'il détecte une différence entre la configuration d'un intervalle de temps de synchronisation reçu pendant cette durée élémentaire et le code de verrouillage de trame. Si, àu cours de la durée élémentaire considérée, le compteur 13 atteint la valeur 4, ce qui signifie qu'une faute élémentaire a été détectée.Le signal fourni par la sortie "retenue" du compteur 13 prend la valeur binaire "un", et cette faute élémentaire est mémorisée dans celle des bascules 21 à 24 qui est validée pendant cette durée élémentaire. Par contre, si, au cours de la durée élémentaire considérée, le compteur 13 n'a pas atteint la valeur 4, ce qui signifie qu'aucune faute élémentaire n'a été détectée, le signal fourni par la sortie "retenue" du compteur 13 conserve la valeur binaire "zéro", et aucune faute élémentaire n'est mémorisée dans celle des bascules 21 à 24 qui est validée pendant cette durée élémentaire. Le dispositif de détection de défaut de transmission montre à la figure 3 est destiné à détecter un défaut de transmission d'un signal s téléphonique transmis-en modulation par impulsions codées, conforme à l'avis G 732 du CCITT, ce défaut de transmission étant du second type précité. Ce dispositif de détection de défaut de transmission est donc destiné à détecter un pourcentage d'au moins 75% d'éléments binaires reçus pendant une durée globale comprise entre 4 et 5 secondes, ayant la valeur binaire "un". Comme dans le cas de la figure 2, la durée globale T est choisie égale a T 4,096 secondes et la durée élémentaire n est choisie égale à 1,024 s. Pendant 1,024 seconde, le dispositif de détection de défaut de transmission reçoit 2097152, soit 221 , éléments binaires. Un pourcentage de 75% d'éléments binaires ayant la valeur binaire "un" correspond à un pourcentage de 25% d'éléments binaires ayant la valeur binaire "zéro", c'est-à-dire à 524288, soit 219, éléments binaires ayant la valeur binaire "zéro". Par conséquent, le circuit 1 de détection de faute élémentaire est constitué par un compteur par 219, noté 17, muni d'une entrée d'horloge qui reçoit le signal s, et une d'une entrée de remise à zéro qui reçoit le signal de sortie d'une porte "OU" 18 dont les entrées reçoivent les signaux RZ1 à RZ4 (visibles sur la figure 2).Le compteur 17 est muni d'une sortie "retenue", qui prend la valeur binaire "un" uniquement lorsque le signal d'horloge de ce compteur présente 219 impulsions entre deux remises à zéro successives de ce compteur, c'est-à-dire uniquement lorsque le signal s présente 219 changements de valeur binaire pendant 1,024 seconde, La sortie "retenue" du compteur 17 fournit le signal de sortie du circuit 1 de détection de faute élémentaire. Sur la figure 3 les éléments référencés 21, 22, 23, 24, 4, 5 et 7 sont identiques aux éléments de la figure 2 portant les mêmes références et remplissent les mêmes fonctions. Le signal d fourni par la bascule 5 de la figure 3 est tel que, lorsqu'il a la valeur binaire "un", cela signifie qu'un defaut de transmission du second type a été détecté pendant les 4,096 secondes précédentes. Par contre, lorsqu'il a la valeur binaire "zéro", cela signifie qu'aucun défaut de transmission du second type n' a été détecté pendant les 4,096 secondes précédentes. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. REVENDICATIONS 1. Dispositif de détection de défaut de transmission d'un signal numérique, ce défaut de transmission devant être détecté pendant une durée globale T, caractérisé en ce qu'il comporte un circuit de détection de faute élémentaire, muni d'une entrée de données qui reçoit le signal numérique et d'une entrée d'initialisation qui reçoit un signal d'horloge de période T/n, (n entier) n éléments de mémorisation de faute élémentaire, n munis chacun d'une entrée de données reliée à la sortie du circuit de détection de faute élémentaire, d'une entrée d'initialisationquireçpitunsignal d'horloge de période T, et d'une entrée de validation, un circuit de validation successive, pendant une durée globale T, des n éléments de mémorisation de faute élémentaire, muni d'une entrée qui reçoit le signal d'horloge de période T et de n sorties reliées aux entrées de validation des n éléments de mémorisation de faute élémentaire, un circuit de détection de faute globale, muni de n entrées reliées aux sorties de n éléments de mémorisation de faute élémentaire, et un élément de mémorisation de faute globale, muni d'une entrée de données reliée à la sortie du circuit de detection de faute globale, d'une entrée de validation qui reçoit le signal d'horloge de période T et d'une sortie qui fournit le signal de détection de défaut de transmission. 2. Dispositif selon la revendication J, dans lequel le signal numérique est un signal téléphonique modulé par impulsions codées, et dans lequel le défaut de transmission à détecter pendant la durée globale T est un taux d'erreur de x% sur l'intervalle de temps de synchronisation, caractérisé en ce que le circuit de détection de défaut de transmission du T signal numérique pendant une durée élémentaire n est un compteur par X.x, X étant le nombre d'intervalles de temps de synchronisation reçus pendant la durée élémentaires T s muni d'une entrée d'horloge reliée à la sortie n d'un circuit de détection de non identité entre la configuration de l'intervalle de temps de synchronisation et le code de verrouillage de trame, et d'une entrée de remise à zéro constituant l'entrée d'initialisation du circuit de détection de défaut de transmission du signal numérique pendant T une durée élémentaires n 3. Dispositif selon la revendication 1, dans lequel le signal numérique est un signal téléphonique modulé par impulsions codées, et dans lequel le défaut de transmission à détecter est un taux de y % d'éléments binaires du signal numérique ayant une valeur binaire prédeterminée, caractérisé en ce que le circuit de détection de défaut de transmission du signal numérique pendant une durée élémentaire T , est un compteur par Y. y, Y étant le n nombre d'éléments binaires du signal numérique reçus pendant une durée élé- mentaire . muni d'une entrée d'horloge qui reçoit le signal numérique, et n d'une entrée de remise à zéro qui constitue ventrée d'initialisation du circuit de détection de défaut de transmission du signal numérique pendant T une durée élémentaire T/n.