L'invention concerne un montage pour convertir des signaux numériques constitués par différents bits notamment des signaux à modulation par impulsions codées, en des tensions analogiques correspondant à ces signaux, moyennant l'utilisation d'un réseau itératif d'impédances, constitué par des impédances transversales branchées en série et par des impédances de dérivation reliées à ces impédances transversales qui possèdent respectivement une valeur résistive R tandis que les impédances de dérivation possèdent respectivement une valeur résistive 2R, une tension correspondant aux bits du signal numérique respectif pouvant être appliquée auxexaémités des impédances de dérivation, qui sont situées à l'opposé des extrémités relEesalx impédances transvenales tandis que la tension analogique, correspondant au signal numérique respectif, peut être prélevée au point de liaison d'une impédance de dérivation et d'au moins une impédance transversale. Un montage du type-indiqué précédemment est déjà connu d'après le brevet américain nO 3.051.938. Dans le cas de ce montage connu, les impédances du réseau itératif d'impédances sont constituées par des impédances individuelles discrètes. Cependant cela nécessite un encombrement non négligeable.De ce fait ce montage connu convient mal pour des circuits qui doivent être réalisés avec une taille particulièrement petite-, On connaît également déjà un convertisseur numéri- que-analogique (brevet américain n" 3.646.587), dans lequel un grand nombre d'impédances commutables constituées par des transistors à effet de champ et comportant chacune une voie de courant et une électrode de commande, sont reliées entre elles de telle manière que toutes les voies de courant soient parallèles entre elles. Les valeurs résistives des voies de courant considérées sont entre elles dans le rapport de puissances de 2.Les électrodes de commande des transistors à effet de champ considérés sont reliées aux électrodes de sortieEdtautres transistors de commande à effet de champ, qui sont commandées séparément par les bits du signal numérique devant être respectivement converti et qui, de ce fait, commandent de façon à les rendre eonducteurs les transistors à effet de champ qui leur sont respectivement associés et qui sont utilisés respectivement en tant qu'impédance commutable. Aux voies de courant parallèles entre elles des transistors à effet de champ indiqués en premier est relié, du c8té entrée, un amplificateur qui délivre, du c8té sortie, la tension de sortie correspondant au signal numérique respectif.Bien que tous les transistors prévus danse convertisseur numérique-analogique connu puissent autre constitués par des transistors à effet de champ de type MOS, l'utilisation de transistors à effet de champ en tant qu'impédances commutables possédant des valeurs résistives, qui sont dans le rapport de puissance de deux dans le cas du convertisseur numérique-analogique considéré connu, entrain des difficultés en ce qui concerne la réalisation d'un tel circuit, étant donné qu'il faut mettre en oeuvre un grand nombre de transistors à effet de champ qu'il faùt dimensionner de façon différente. L'invention a pour but de fournir un moyen permettant de n'utiliser qu'un nombre relativement réduit de composants devant être dimensionnés de façon différente, pour convertir un signal numérique en un signal analogique, dans une structure possédant une constitution d'encombrement réduit. Le problème indiqué précédemment est résolu conformément à l'invention à partir d'un montage du type indiqué plus haut, grace au fait que toutes les impédances du réseau itératif d'impédances sont constituées par les voies source-drain de transistors MOS parmi lesquels les transistors MOS constituant les impédances transversales sont toujours à l'état conducteur et possèdent, avec leurs voies source-drain, respectivement une valeur résistive égale à R, tandis que les transistors MOS constituant les impédances de dérivation possèdent à l'état conducteur, avec leurs voies source-drain, respectivement une valeur résistive égale à 2R, qu'aux transistors MOS constituant les impédances transversales du réseau itératif sont reliés deux groupes de transistors MOS constituant les impédances de dérivation du réseau itératif d'impédances, dans lesquels les transistors MOS d'un premier groupe sont à un potentiel fixe par leurs extrémités situées à l'opposé des extrémités qui sont reliées aux transistors MOS constituant les impédances transversales du réseau itératif d'impédances, tandis que les transistors MOS du second groupe sont placés à un second potentiel différant déterminé, par leurs extrémités qui sont situées à l'opposé des extrémités qui sont reliées aux transistors MOS constituant les impédances transversales du réseau itératif d'impédances, et que les transistors MOS, raccordés par une de leurs électrodes à une mEme électrode d'un transistor MOS constituant une impédance transveisale du réseau it-ratif d'iddances des deux groupes de transistots MOS sont n r cadpspt imrsp rodes de porte à des sorties activées de façon alternative d'un circuit de commande auquel peut être envoyé, du caté entrée, respectivement un bit du signal numérique respectif. L'avantage apporté par l'invention réside dans le fait qu'il suffit d'utiliser des transistors MOS dimensionnés de façon différente et pouvant être réalisés sous une forme particulièrement petite et ce en nombre particulièrement réduit, pour convertir des signaux numériques en des tensions analogbques correspondant à ces signaux. Suivant une forme de réalisation appropriée de l'invention, les circuits de commande comportent respectivement deux inverseurs branchés en série aux sorties desquels sont raccordées les électrodes de porte des transistors MOS, qui sont raccordées en commun à une même électrode d'un transistor MOS servant d'impédance transversale du réseau itératif et qu'en outre respectivement un bit du signal numérique respectif peut être envoyé au premier inverseur faisant partie du montage en série des inverseurs. On obtient de ce fait l'avantage d'une dépense de commande, particulièrement faible. Suivant une autre forme de réalisation appropriée del'invention, les inverseurs sont constitués par des transistors MOS. De ce fait on obtient avantageusement une dépense particulièrement faible, du point de vue de la technique des circuits, pour les inverseurs. Suivant une autre forme de réalisation appropriée de l'invention, les impédances de charge constituées par des transistors MOS sont branchées en série avec les voies drain-source des transistors MOS constituant les inverseurs. De ce fait on obtient l'avantage que tous les composants du montage conforme à l'invention sont réalisés à l'aide de transistors MOS et que de ce fait on peut se contenter de liaisons particulièrement simples entre les différents composants. Suivant une autre forme de réalisation appropriée de l'invention, les transistors MOS constituant les impédances de charge indiquée sont constitués par des transistors MOS du type à appauvrissement. De ce fait on obtient l'avantage qu'il suffit d'utiliser des tensions de commande de porte, qui sont identiques aux tensions de drain des transistors MOS constituant les inverseurs. Suivant une autre forme de réalisation de l'invention, lors de l'apparition de signaux numériques qui comportent, en plus des bits indiquant l'amplitude d'une tension analogique correspondant à ces signaux, encore au moins un bit de signe, indiquant la polarité de cette tension, ledit second potentiel différent déterminé est délivré par deux sources de potentiel rendues alternativement actives par le bit de signe et qui délivrent des potentiels possédant des polarités diffFrentes. De ce fait on obtient l'avantage que, d'une façon relativement simple, des bits de signe dans des signaux numériques peuvent être également pris en compte du point de vue de la délivrance de tensions analogiques correspondantes. Suivant une autre forme de réalisation appropriée de l'invention, en parallèle avec un ensemble de transistors MOS situés aux extrémités du réseau itératif d'impédances et constituant respectivement des impédances de dérivation, est branchée respectivement la voie source-drain d'un transistor MOS supplémentaire, qui est toujours conductrice et possède la valeur résistive 2R. De ce fait on est certain d'une façon relativement simple qu'avec chaque transistor MOS correspondant à une impédance de dérivation, dans le réseau itératif d'impédances, est branchée en parallèle une telle résistance identique. Suivant une autre forme de réalisation appropriée de l'invention les transistors MOS constituant les impédances transversales du réseau itératif d'impédances sont constitués par des transistors MOS du type à enrichissement. De ce fait on obtient l'avantage que les transistors MOS considérés peuvent être commandés dans leur état conducteur en utilisant directement la tension d'alimentation négative ou positive la plus élevée. Suivant une autre forme de réalisation appropriée de l'invention, les transistors MOS constituant lesimpédances de dérivation du-réseau itératif d'impédances sont constitués par des transistors MOS du type à enrichissement. De ce fait on obtient l'avantage que, d'une façon relativement simple, on peut se tirer d'affaire sans dépense particulière de circuits, pour faire passer les transistors MOS dans l'état non conducteur, lorsque leur utilisation n'est pas nécessaire. Suivant une autre forme de réalisation appropriée de 1' invention tous les transistors MOS sont contenus dans un circuit intégré commun. De ce fait on obtient l'avantage d'une taille de constitution particulièrement faible pour l'ensemble du montage conforme à l'invention. En outre cette disposition rend possible l'utilisation avantageuse du montage conforme à l'invention dans un codeur fonctionnant selon le procédé itératif, du type qui a déjà été proposé dans le brevet fanis n" 74-09 451. A titre d'exemple on a décrit ci-dessous et illustré schématiquement au dessin annexé une forme de réalisation du dispositif suivant l'invention. Le montage représenté sur le dessin contint, comme partie constitutive essentielle, un réseau itératif qui, comme cela ressortira à l'évidence, représente un réseau itératif d'impédances. Ce réseau itératif est réalisé au moyen de transistors MOS. Ainsi font partie du réseau itératif considéré les transistors Tla à Tlm branchés en série, utilisés comme impédances transversales au moyen de leurs voies source-drain et qui pourraient être ici constitués par des transistors MOS du type à enrichissement à canal P. En outre font partie du réseau itératif considéré les transistors MOS T2a, T2b à T2n et T2a', T2b' à T2n' utilisés dans le réseau itératif mentionné et reliés par une de leurs électrodes (principale) aux voies source-drain des transistors MOS Tla à Tlm, aux points de liaison A, B à M et qui pourraient être ici constitues par des transistors MOS du type à enrichissement à canal P. Le point de liaison M peut être par exemple le point de liaison où l'on peut prélever une tension analogique qui correspond à un signal numérique dont les bits -comme cela apparaitra encore ultérieurement de façon évidente- sont utilisés pour réaliser la commande du réseau itératif d'impédances. Les transistors MOS T2a' à T2n' appartiennent, comme cela apparaîtra encore ciaprès de façon évidente, à un premier groupe de transistors MOS constituant des impédances de dérivation, tandis que les transistors MOS T2a à T2n appartiennent à un second groupe de transistors MOS constituant des résistances de dérivation.Les transistors MOS appartenant au premier groupe sont reliés, par l'intermédiaire de leur autre électrode (principale) respective, à un potentiel fixe, en particulier à la masse ; les transistors MOS appartenant au second groupe sont placés, comme cela apparaitra de façon évidente, à un second potentiel fixe déterminé différent, dont la polarité peut être de préférence modifiée. Les transistors MOS Tla à Tlm utilisés comme impédances transversales dans le réseau itératif d'impédances, et ce au moyen de leurs voies source-drain, possèdent à l'état conducteur respectivement la valeur résistive R ; les autres transistors MOS, utilisés comme impédances de dérivation, desdits transistors MOS indiqués précédemment possèdent, à l'état conducteur, respectivement la valeur résistive 2R. A l'état bloqué tous les transistors MOS mentionnés possèdent une valeur résistive qui est supérieure à 105R. Un transistors MOS T2x et un transistors MOS T2y sont respectivement branchés en parallèle, par leur voie sourcedrain, sur les voies source-drain des transistors T2a' et T2n' situés aux extrémités du réseau itératif d'impédances. Ces transistors MOS T2x et T2y possèdent à l'état conducteur respectivement la valeur résistive 2R entre leur source et leur drain. Les électrodes de porte des transistors T2x, T2y et Tla à Tlm sont reliées en commun à une borne de raccordement -U1 conduisant une tension négative. Si l'on utilise pour ces transistors MOS, des transistors du type à appauvrissement à canal E, les transistors MOS considérés sont conducteurs lorsqu' il existe une différence de potentiel dans leur voie sourcedrain. Les transistors MOS T2a, T2a' ainsi que T2b, T2b' à T2n à T2n', qui sont reliés par une de leurs électrodes principales -source ou drain- à une même électrode principale -source ou drain- de l'un des transistors MOS Tla à Tlm constituant les impédances transversales du réseau itératif d'impédances, et dont l'un desdits transistors appartient à un groupe de transistors MOS constituant des impédances de dérivation tandis que l'autre fait partie du second groupe de transistors MOS constituant des impédances de dérivation, sont raccordés, par leurs électrodes de porte, respectivement aux sorties d'un circuit de commande associé Stl, St2 à Stn. Ces circuits de commande Stl, St2 à Stn reçoivent, du côté entrée, les bits du signal numérique devant être convertis respectivement en une tension analogique, et ce aux bornes d'entrée el, e2 à en. Les circuits de commande Stl à Stn sont constitués, dans le cas présent, respectivement par deux inverseurs branchés en série, qui sont réalisés au moyen de transistors MOS ; ce sont les transistors MOS Till, Til2, et Ti21, Ti22,...Tinl, Tin2, qui peuvent être du type à enrichissement à canal E. Les voies source-drain de ces transistors MOS sont situées respectivement en série avec un transistor MOS Tell, Tl2, Tu21, T2,.,.Tn1, Tin2, utilisé comme impédance de charge, entre une borne de raccorde ment -U1 conduisant une tension négative et une borne de raccordement U2 conduisant une tension positive.Les transistors MOS indiqués en dernier lieu sont ici du type à appauvrissement à canal p afin de pouvoir disposer de toute la tension, présente sur la borne de raccordement -U1, sur l'électrode de porte de celui des transistors MOS T2a, T2a' à T2n, T2n', qui doit Entre respectivement commandé. Les électrodes de porte de premiers transistors MOS, à savoir des transistors MOS Tille Ti21 à Tinl dans les différents circuits de commande ST1, ST2 à STn sont relies directement aux bornes d'entrée el, e2 à en.Les électrodes de porte des transistors Til2, Ti22 à Tin2, qui font également partie des circuits de commande respectifs St"l, St2 à Stn et qui sont utilisés en tant qu'inverseurs, sont raccordés respectivement aux pointsde liaison de la voie source-drain des transistors MOS Tilt, Ti21 à Tinl, constituant les autres inverseurs respectifs du circuit de commande considéré, et des transistors MOS Tell, Tt21 à Tinl, associés aux transistois précédents et constituant des impédances de charge.Les électrodes drain des transistors MOS appartenant aux circuits de commande Stl, St2 à Stn et constituant chacun un inverseur, sont reliées aux électrodes de porte des deux transistors MOS respectifs qui sont reliés en tant qu'impédances de dérivation du réseau itératif d'impédances, au moyen de leurs voies source-drain, à une même électrode dtun transistor MOS constituant une impédance transversale du réseau itératif d'impédances considéré. En liaison avec les circuits de commande considérés précédemment Stl à Stn on remarquera encore que, à l'opposé des conditions mentionnées précédemment, on peut également procéder éventuellement de la façon suivante : les électrodes de porte des transistors MOS raccordées par leurs voies source-drain à une électrode commune drun transistors MOS constituant une impédance transversale du réseau itératif d'impédances et agissant en tant qu'impédance de dérivation, peuvent être reliées respectivement à un circuit de commande dans lequel le bit, envoyé à ce circuit, du signal numérique devant être respectivement converti est utilisé pour réaliser la commande directe de l'électrode de porte de l'un des transiston MOS mentionnés et, par l'intermédiaire d'un inverseur unique, pour réaliser la commande de lrélectrode de porte de l'autre desdits transistors MOS mentionnés. Les transistors MOS T2a, T2b à T2n, qui font partie du second groupe des transistors MOS constituant respectivement des impédances de dérivation du réseau itératif d'impédances, sont raccordés en commun à un conducteur, auquel un potentiel déterminé peut être appliqué, au moyen de leurs extrémités situées à l'opposé des extrémités par lesquelles les transistors MOS considérés sont reliés aux transistors Tla à Tlm constituant les impédances tràns- versales du réseau itératif d'impédances. Dans le cas présent, deux diviseurs de tension constitués par des transistors MOS sont reliés par leur prise respective au conducteur considéré. Les deux diviseurs de tension constituent, comme cela apparaîtra de façon évidente, des sources particulières de potentiel qui peuvent être rendues alternativement actives.L'un des diviseurs de tnsion comporte les deux transistors T3o et T3u ; ces transistors MOS peuvent être des transistors du type à enrichissement à canal E. L'autre diviseur de tension comporte les transistors T40 et T4u ces transistors MOS peuvent être des transistors du type à enrichissement à canal P. Les transistors MOS -T3o et T3u, constituant l'un des diviseurs de tension, sont raccordés par leurs voies source-drain en série entre la borne de raccordement -U3, conduisant une tension négative, et la masse. Lès transistors T40 et T4u, qui font partie de l'autre diviseur de tension, sont raccordés par leurs voies source-drain en série entre la borne de raccordement U2, conduisant une tension positive, et la masse. Les points de liaison des voies source-drain des transistors MOS T30, T3u, T40, T4u, qui font partie des deux diviseurs de tension, sont reliés entre eux.Les électrodes de porte des transistors MOS appartenant respectivement à un diviseur de tension sont également reliées entre elles. Les électrodes de porte des transistors MOS T30 et T3u sont raccordées directement à une borne d'entrée ev les électrodes des transistors MOS T4c et T4u, qui font partie de l'autre diviseur de tension, sont également reliées entre elles ainsi qu'au drain d'un transistor MOS Tv fonctionnant en tant qu'inverseur, dont la source est reliée à la masse et dont llélec- trode de porte est reliée à la borne d'entrée mentionnée ev.Le drain du transistor MOS Tv, qui peut être du type à enrichissement à canal E, est relié par l'intermédiaire diun transistor MOS Tv, utilisé comme impédance de charge et qui peut être du type à appauvrissement à canal E, à une borne de tension -U4 conduisant une tension négative. A la borne d'entrée ev est envoyé respectivement un bit, devant être considéré comme bit de signe, du signal numérique devant être respectivement converti, et ce en supposant que le signal numérique respectif comporte, outre des bits indiquant l'amplitude dlun signal analogique correspondant à ce signal numérique, un bit indiquant la polarité ou le signe de ce signal analogique. Maintenant que la constitution du montage conforme à l'invention, représenté sur la figure, vient d'être expliquée plus haut, on va considérer maintenant de façon détaillée le mode de fonctionnement de ce montage.. Dans le cas de l'absence d'un signal d'entrée sur les bornes d'entrée el à en -ce qui correspond à l'absence de bits " et donc à la présence de bits "0"- on suppose que les transistors Ti12, Ti22 à Tin2, situés dans les différents circuits de commande Stl, St2 à Stn, sont conducteurs. On suppose ici qu'un bit ttott est constitué par une tension positive et -qu'un bit "1" est constitué par une tension négative.Par conséquent tous les transistors MOS T2a', T2b' à T2n', appartenant au premier groupe de transistors MOS et constituant respectivement des impédances de dérivation dans le réseau itératif d'impédances, sont conductueurs S'il apparat un bit "1" à l'une des bornes d'entrée el, e2 à en, le transistor MOS Till, Ti21 à Tinl, qui est respectivement commandé de ce fait directement, passe à l'étant conducteur. De ce fait le transistor MOS commandé directement par ce transistor MOS fonctionnant en tant qu'inverseur, et qui fonctionne luimême également en tant qu'inverseur (et qui était jusqu'alors conducteur) passe à l'état non conducteur ou bloqué. Cela signifie que le transistor MOS relié par son électrode de porte à ce transistor MOS indiqué en dernier et qui fait partie du premier groupe de transistors MOS T2a1 à T2n', constituant respectivement des impédances de dérivation, passe à l'état bloqué. Cependant pour ce faire, le transistor MOS, qui est relié audit transistor- MOS par la même électrode d'un transistor MOS, constituant une impédance transversale du réseau itératif d'impédance, et qui fait partie du second groupe de transistors MOS T2a à T2n constituant respectivement des impédances de dérivation, est placé à l'état conducteur. De ce fait une tension déterminée est appliqué au point de liaison, par exemple A, de la voie source-drain de ce transistor MOS et du transistor MOS constituant l'impédance transversale entrant en jeu du réseau itératif d'impédances. Cette tension est réduite respectivement du facteur 2 de point de liaison (par exemple A) en point de liaison (par exemple B) par les transistors MOS du réseau itératif d'impédances, qui se trouvent à l'étant conducteur. La polarité de la tension appliquée au point respectif A, B à M de liaison respectivement de deux transistors MOS, servant d'impédances de dérivation du réseau itératif d'impédances, tels que les transistors MOS T2a et T2a' et d'au moins un transistor MOS constituant une -impédance transversale, tel que la transistor MOS Tla, dépend de celui des deux diviseurs de tension mentionnés plus haut qui est rendu actif. Cela dépend du fait qu'il apparaît à la borne d'entrée tv un bit "0" ou bien un bit "1". S'il apparaît un bit "0" -on suppose que ce soit dans le cas présent une tension positive- les transistors MOS Tv et T3o, T3u doivent être bloqués ; dans ce cas les transistors MOS T40, T4u, sont conducteurs, ce qui provoque l'application d'une tension positive dans le conducteur relié en commun aux voies drainsource.S'il apparait au contraire sur la borne d'entrée ev un bit "1" -on suppose que c'est dans le cas présent une tension négative- les transistors MOS Tv et T30, T3u doivent etre dans leur état conducteur. Dans ce cas les transistors MOS T40, T4u sont à l'état bloqué. De ce fait une tension négative est alors appliquée au conducteur mentionné précédemment. Pour terminer on remarquera encore, en ce qui concerne le montage représenté sur la figure, qu'il est constitué uniquement par des transistors MOS reliés directementedre .Decefait le montage considéré convient de préférence pour une intégration totale. Comme cela a déjà été mentionné précédemment, le montage considéré peut être éventuellement également monté dans un convertisseur analogique-numérique fonctionnant selon le procédé itératif, et ce en prévoyant un convertisseur analogique-numérique réalisé uniquement au moyen d'un unique circuit intégré monolithique et dont notamment le montage considéré conforme à l'invention fait partie. Pour le fonctionnement du montage conforme à l'invention explicité ci-dessus, on a utilisé les tensions suivantes une tension de -24V sur la borne -U1, une tension de +5V sur la borne U2, une tension de -5V sur la borne -U3 et une tension de -12V sur la borne -U4. A ltopptsé des conditions explicitées, on peut également utiliser, pour les transistors MOS, des transistors possédant respectivement l'autre type par rapport à celui qui st indiqué edou l'autre type de canal par rapport à celui qui est indiqué; dans ce cas on réalise une modification correspondante ae la polarité et éventuellement de l'intensité des tensions-- devant être mises en jeu. En ce qui concerne la tension qui doit être envoyée aux électrodes de porte des transistors MOS T2a à T2n et T2a' à T2n' constituant les impédances de dérivation du réseau itératif d'impédances, on remarquera encore pour terminer qu'on s' efforce de choisir cette tension relativement élevée ; plus cette tension est choisie élevée, plus les exigences en linéarité en ce qui concerne la commande des transistors MOS indiqués sont aisées à satisfaire sur un domaine de fonctionnement étendu. REVENDICATIONS 1. Montage pour convertir des signaux numériques constitués par différents bits, notamment des signaux à modulation par impulsions codées, en des tensions analogiques correspondant à ces signaux, moyennant l'utilisation d'un réseau itératif d'impédances, constitué par des impédances transversales branchées en série et par des impédances de dérivation reliées à ces impédances transversales qui possèdent respectivement une valeur résistive R tandis que les impédances de dérivation possèdent respectivement une valeur résistive 2R, une tension correspondant aux bits du signal numérique respectif pouvant etre appliquée aux entrées des impédances de dérivation, qui sont situées à I'opposé des extrémités m2Eesaux ip es tEnsversales, tandis que la tension analogique, correspondant au signal numérique respectif, peut être prélevée au point de liaison d'une impédance de dérivation et d'au moins une impédance transversale4 caractérisé par le fait que toutes les impédances du réseau itératif d'impédances sont constituées par les voies source-drain de transistors MOS parmi lesquels les transistors MOS la à Tlm) constituant les impédances transversales sont toujours à l'état conducteur et possèdent, avec leurs voies source-drain, respectivement une valeur résistive égale à R, tandis que les transistors MOS (T2a, T2a', T2b, T2b' à T2n, T2n') constituant les impédances de dérivation possèdent à l'état conducteur, avec leurs voies source-drain, respactivement une valeur résistive égale à 2R, que les transistors MOS (T2a, T2a', T2b, T2b' à T2n, T2n') constituant les impédances de dérivation du réseau itératif d'impédances forment deux groupes de transistors MOS, dans lesquels les transistors MOS (T2a' à T2n') d'un premier groupe sont à un potentiel fixe par leurs extrémités situées à l'opposé des extrémités qui sont reliées aux transistors MOS (Tla à Tlm) constituant les impédances transversales du réseau itératif d'impédances, tandis que les transistors MOS(T2a à T2n) du second groupe sont placés à un second potentiel différent déterminé, par leurs extrémités qui sont situées à l'opposé des extrémités qui sont reliées aux transistors MOS (Tla à Tlm) constituant les impédances transversales du réseau itératif d'impédances, et que les transistors MOS (par exemple T2a, T2a'), raccordés par une de leurs.électrodes à une même électrode d'un transistor MOS (par exemple Tla) constituant une impédance trans versas du réseau itératif d'impédances, des deux groupes de transistors MOS sont raccordés par leurs électrodes de porte à des sorties activées de façon alternative d'un circuit de commande (Stlw St2, Stn) auquel peut être envoyé, du cate entrée, respectivement un bit du signal numérique respectif. 2. Montage suivant la revendication 1, caractéri sé par le fait que les circuits de commande (st (Stl, St2 à Stn) com- portent respectivement deux inverseurs branchés en série aux sorties desquels sont raccordées les électrodes de porte des transistors MOS ( par exemple T2a, T2a'), qui sont raccordées en commun à une même électrode d'un transistor MOS (Tla) servant d'impédance transversale du réseau itératif d'impédances et que respectivement un bit du signal numérique respectif peut être envoyé au premier inverseur faisant partie du montage en série des inverseurs. 3. Montage suivant la revendication 2, caractérisé par le fait que les inverseurs sont constitués par des transistors MOS (Tin, Til2 ; Ti22 ; Tinl, Tin2). 4. Montage suivant la revendication 3, caractérisé par le fait que desimpédances de charge constituées par des transistors MOS-(Till, Ti12 ; Tut21, TQ22 ;Tnl, Tu12) sont branchéesen série avec les voies drain-source des transistors MOS constituant les inverseurs. 5. Montage suivant la revendication 4, caractérisé par le fait que les transistors MOS constituant les impédances de charge indiquées sont constitués par des transistors MOS du type à appauvrissement. 6. Montage suivant l'une quelconque des revendications l à 5, caractérisé par le fait que lors de l'apparition de signaux numériques qui comportent, en plus de bits indiquant l'amplitude d'une tension analogique correspondant à ces signaux, encore au moins un bit de signe, indiquant la polarité de cette tension, ledit second potentiel différent déterminé est délivré par deux sources de potentiel rendues alternativemant actives par le bit de signe et qui délivrent des potentiels possédant des polarités différentes. 7. Montage suivant l'une quelconque des revendications 1 à 6, caractérisé par le fait qu'en parallèle avec un ensemble de transistors MOS (T2a', T2n') situés aux extrémités du réseau itératif d'impédances et constituant respectivement des impédances de dérivation, est branchée respectivement la voie sourcedrain d'un transistor MOS supplémentaire (T2x, T2y) qui est tou jours conductrice et possède la valeur résistive 2R. 8. Montage suivant l'une quelconque des revendications 1 à 7, caractérisé par le fait que les transistors MOS (Tla à Tlm) constituant les impédances transversales du réseau itératif d'impédances sont constitués par les transistors MOS du type à enrichissement. 9. Montage suivant l'une quelconque des revendications 1 à 8, caractérisé par le fait que les transistors MOS constituant les impédances de dérivation du réseau itératif d'impédance ces sont constitués par des transistors MOS du type à enrichissement. 10. Montage suivant l'une quelconque des revendications 1 à 9, caractérisé par le fait que tous les transistors MOS sont contenus dans un circuit intégré commun.