La présente invention concerne de façon générale un dispositif d'affichage d'instruction de séquence utilisé avec un dispositif de commande de séquence programmable pour afficher une instruction de séquence et l'état 'ouvert ou fermé"de l'élément cor- respondant d'entrée ou de sortie. Un dispositif de commande de séquence programmable com- mande automatiquement un objet réglé, comme une machine-outil, en fonction d'un programme de séquence, qui comporte un grand nombre d'instruction de séquence. Le dispositif d'affichage de la technique antérieure permet d'afficher des blocs de séquence voulus, dont chacun est constitué d'un élément de sortie et de plusieurs élé- ments d'entrée, et d'afficher en outre l'état fermé ou ouvert" (marche ou arrêt) des éléments. Un semblable dispositif est décrit dans le brevet des Etats-Unis d'Amérique n0 3 964 026. A l'aide du dispositif de la technique antérieure, un opérateur peut vérifier un bloc de séquence lorsqu'une panne de machine se produit ou, en d'autres termes, lorsqu'un élément de sortie n'a pas été excité, et il peut déterminer la cause de la panne de machine ou un élément d'entrée qui est associé à l'excitation de l'élément de sortie. De plus, l'opérateur peut vérifier les instructions de séquence d'un certain bloc de séquence et modifier celles-ci s'il le désire. Toutefois, un semblable dispositif d'affichage de la technique antérieure ne peut être utilisé qu'avec un dispositif de commande de séquence qui possède la fonction lui permettant d'ac- cepter un signal d'interruption de la part du dispositif d'affi- chage afin d'arrêter l'exécution de ses opérations de commande de séquence et de délivrer le programme de séquence mémorisé dans sa mémoire de programme au dispositif d'affichage. Le dispositif d'affichage de la technique antérieure est doté de moyens permet- tant de désigner une adresse de mémorisation de la mémoire de programme de façon qu'une certaine instruction de séquence soit transférée au dispositif d'affichage pendant le temps que l'exécu- tion des opérations de commande de séquence est interrompue. L'inter- ruption peut provoquer une défaillance dans le processus de commande de séquence, parce que le balayage de la mémoire de programme dans le dispositif de commande de séquence est interrompu et altère ainsi la commande d'un objet réglé. De plus, certains dispositifs de commande de séquence, qui sont relativement petits et peu coûteux, ne possèdent pas de semblable fonction d'interruption. En particulier, un dispozitif de commande de séquence du type dit à plaqu-tre unique, qui est constitué de circuits imprimés plaqués sur U? uniquz substrat, ne possède pas une semblable fonction. Ainsi, il est souhaitabie que soit proposé un dispositif d'affichage pousvant être utilisé - avec un dispositif de commande de séquence ne possédant pas la fonction d'interruption, et il est également eoubaitable que soit proposé un dispositif d'affichage qui n'interrompt pas l'exécution du processus de commande de séquence d'un dispositif de commande de séquence. Ainsi, un but premier de l'invention est de proposer un dispositif d'affichage d'instruction de séquence perfectionné per- mettant d'afficher une instruction de séquence et l'état fermé ou ouvert de l'élément correspondant d'entrée ou de sortie qui n'inter- rompt pas le processus de commande de séquence d'un dispositif de commande de séquence utilisé avec lui. Un autre but de l'invention est de proposer un dispositif d'affichage d'instruction de séquence perfectionné, tel que défini ci-dessus, qui permette de mémoriser un bloc de séquence voulu dans une mémoire tampon du dispositif sur la base d'une liaison directe avec le balayage d'une mémoire de programme d'un dispositif de com- mande de séquence utilisé avec lui. En résumé, selon l'invention, pour atteindre les buts énoncés, ainsi que d'autres, on propose un dispositif d'affichage d'instruction de séquence permettant d'afficher les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants, ainsi que cela est mentionné ci-après. On utilise le dispositif d'affichage d'instruction de séquence avec un dispositif de commande de séquence qui comporte une mémoire de programme permettant de mémoriser un programme de séquence constitué de plusieurs blocs de séquence, dont chacun possède une instruction de sortie et au moins une instruction d'entrée. Un moyen de mémorisation est prévu pour mémoriser les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants.Un moyen de transfert de données est connecté au moyen de mémorisation afin de transférer les ins- tructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants l'un après l'autre, du dispositif de commande de séquence au moyen de mémorisation, en synchronisme avec le balayage de la mémoire de programme du dispositif de commande de séquence. Un moyen de désignation est connecté au moyen de transfert de données afin de désigner une instruction de sortie voulue. Un moyen de mémo- risation de blocs de séquence est connecté au moyen de transfert de données afin de détecter que le bloc de séquence qui possède l'ins- truction de sortie désignée par le moyen de désignation est mémorisé dans le moyen de mémorisation et, ainsi, empêcher que le moyen de transfert de données ne continue de transférer les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants au moyen de mémorisation. Un moyen d'affichage est connecté au moyen de transfert de données afin de lire l'une des instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants dans le moyen de mémorisation et pour en faire l'affichage. La description suivante, conçue à titre d'illustration 2Q de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est un schéma de principe montrant un dispositif de commande de séquence programmable et un dispositif d'affichage d'instruction de séquence selon l'invention; - la figure 2 montre le détail d'un panneau de manipu- lation et d'affichage présenté sur la figure 1; - la figure 3 montre un exemple de circuit de relais; - la figure 4 est une vue explicative présentant le détail d'une mémoire de programme du dispositif de commande de séquence programmable de la figure 1, ainsi qu'un programme de séquence mémorisé dans celle-ci; - la figure 5 est un organigramme illustrant le processus de traitement qu'un calculateur présenté sur la figure 1 effectue pour mémoriser dans une mémoire tampon présentée sur la figure 1 un bloc de séquence voulu transmis depuis le dispositif de commande de séquence; - la figure 6 est un organigramme illustrant le processus de traitement que le calculateur effectue pour afficher une inotruc- - tion de séquence voulue et!état feri_- ou ouvert de!Iélément cor- respondant d'entrée ou de sortie; - les figure 7(a) et 7(b) sont des vu piicaives montrant le détail de la mémoire tampon ei un pzograae de s6quencz qui y est mémorisé; - la figure 8 est un Ochée de rinc!pe montrznt un deuxième mode de réalisation de 1inventicn - les figures 9 et 10 sont des co igrz:mes iIIusarant le processus de traitement suivi par un calcu!tr présanté sur la figure 8; et - la figure Il est une vue empricetive m=nl nt le déeail d'une mémoire tampon présentée sur la figure 8 2t un prngrasme de séquence qui y est mémorisé. Sur les dessins. des numéros ou des caraztêres de référence identiques se rapportent à des parties identiques ou se correspondant d'une partie à leautre. Sur la figure l, sDnt illustrés un dispositif de commande de séquence programmable SC et un disposi- tif d'affichage d'instruction de séquence DS selon L-invention. Le dispositif de commande dd séquence programmable SC compred un compteur de programme 10, une mémoire de programme l.: une section 12 de traitement logique et de commande, et des sections d'entrée et de sortie 13 et 14. La section 12 de traitement logique et de com- mande est connectée à la mimoire de programme 11 et aux sections d'entrée et de sortie 13 et 14. La section d'entrée 13 est connectée à des éléments d'entrée 15, par exemple des interrupteurs limiteurs, et la section de sortie 14 est connectée à des éléments de sortie 16, par exemple des relais. Dans la mémoire de programme 11 est mémorisé un programme de séquence qui comporte un certain nombre d'instruction d'entrée et de sortie, ainsi que cela sera décrit ci-après. La mémoire de programme 11 possède de nombreuses cellules de mémorisation ayant des adresses de mémorisation de 12 bits suivant un ordre régulier, et est adressée par le compteur de programme 10 auquel elle est connectée. La section 12 de traitement logique et de commande est dotée d'un registre d'image IR, d'un bit de débit de puissance PF et d'une pile PDS de façon à effectuer, en fonction du programme de séquence mémorisé dans la mémoire 11, une série d'opérations de commande de séquence en effectuant à répétition des essais sur les éléments 15 et 16 d'entrée et de sortie connectés aux sections 13 et 14 d'entrée et de sortie, l'excitation et la désexcitation des éléments de sortie 16 reposant sur les résultat de ces essais. La description détaillée et le fonctionnement du registre d'image IR, du bit de débit de puissance PF et de la pile PDS sont donnés dans le brevet des Etats-Unis d'Amérique n0 4 215 395. Toutefois, le dispositif de commande de séquence SC ne se limite pas au dispositif décrit dans ce brevet, et d'autres types de dispositifs de commande de séquence peuvent être utilisés avec le dispositif d'affichage DS selon l'invention. L'instruction, qui est un code binaire formé de plusieurs bits, par exemple 16 bits, est mémorisée dans chaque cellule de mémorisation de la mémoire de programme 11. Chaque instruction est constituée d'une partie de commande permettant de commander une opération de commande de séquence et d'un opérande contenant une donnée d'adresse permettant de choisir un des éléments d'entrée et de sortie 15 et 16. La partie de commande s'écrit au moyen de mots de commande présentés dans le tableau suivant TABLEAU Mot de commande Signification MEM Mémorise le contenu du registre PF dans la pile PDS. Un bit adressé du registre d'image IR est transféré au registre PF. OU Le bit adressé du registre d'image est soumis à une opération de réunion logique (fonction OU) avec le contenu du- registre PF, et le bit résul- tant remplace le contenu du registre PF. ET Le bit adressé du registre d'image est soumis à une opération d'intersection logique (fonction ET) avec le contenu du registre PF, et le bit résul- tant remplace le contenu du registre PF. SOR Le contenu du registre PF est mis dans l'emplace- ment du bit adressé du registre d'image IR. Parmi les mots de commande, il y a des ordres d'essai (MEM, OU et ET), et un ordre de sortie SOR. L'instruction d'entrée est constituée d'un ordre d'essai unique, et l'instruction de sortie 249972? est constituée d'un ordre de sortie unique. Les exemples d'instruc- tions d'entrée et de sortie sont donnés respectivement par i1EM Xl et SOR Y4, ou XI et Y4 représente des éléments d'entrée et de sortie 15 et 16. Une série de plusieurs instructions définit un bloc de séquence et cellesci sont métmorise!s de façon ordonnee dans les cellules de mémorisation possédanc une série d'adresses de mémorisation. Le bloc de séquence est con-situé d'une instruction de sortie unique et d'au moins une instructiorn d'entrée. Par con- séquent, le progranmme de séquence consiste en un certain nombre de ces blocs de séquence. Le dispositif DS d'affichage d'instruction de séquence permettant d'afficher une instruction de séquence voulue et l'état fermé ou ouvert de l'élément correspondant d'entre ou de sortie 15 ou 16 comprend un calculateur 20, une mémoire fixe ROM, une mémoire tampon BM et un panneau de manipulation et d'affichage MD. Le cal- culateur 20 possède une mémoire à accès direct RLMI et un compteur d'adresse A&, ainsi qu'un drapeau FG, afin de conmmnder le processus de traitement suivi par le dispositif d'affichage DS en fonction d'un programme de système contenu dans la mémoire fixe ROM. Les caractères de référence AI, A2 et A3 désignent respectivement uns première, une deuxième et une troisième ligne commune d'adresses servant à transmettre une adresse de mémorisation, et les caractères de référence Di, D2 et D3 désignent respectivement une première, une deuxième et une troisième ligne commune de données permettant de transmettre un programme de séquence et le signal d'état "ouvert ou fermé" des éléments d'entrée et de sortie 15 et 16. Le calculateur 20 est connecté, par l'intermédiaire des deuxièmes lignes communes d'adresse et de donnée A2 et D2 à la mémoire fixe ROM et au panneau de manipulation et d'affichage MD via un circuit d'interface 23. Des deuxièmes portes d'adresse et de donnée GA2 et GD2 servent à connecter respectivement les deuxièmes lignes communes d'adresse et de donnée A2 et D2 aux troisièmes lignes communes d'adresse et de donnée A3 et D3, si bien que le calculateur 20 est connecté à la mémoire tampon BM, laquelle est connectée aux troisièmes lignes communes d'adresse et de donnée A3 et D3. Des premières portes d'adresse et de donnée GAI et GD1 servent à connecter les troisièmes lignes communes d'adresse et de donnée A3 et D3 aux premières lignes communes d'adresse et de donnée Ai et Dl afin de permettre le trans- fert du programme de séquence, du dispositif de commande de séquence SC au dispositif d'affichage DS. Une ligne Ll connectée à la première porte de donnée GD1 sert à transmettre l'état fermé ou ouvert des éléments d'entrée et de sortie 15 et 16. Une porte de cadencement G4 est connectée à la mémoire tampon BM afin de transmettre des signaux d'horloge CS via une ligne L2 et, ainsi, permettre à la mémoire tampon BM de mémoriser un programme de séquence en relation directe avec le balayage de la mémoire de programme 11 du dispositif de commande de séquence SC. En d'autres termes, en fonction des signaux de cadencement, la mémorisation d'un programme de séquence de la mémoire tampon BM est synchronisée avec la lecture de celui-ci dans la mémoire de programme 11. La mémoire tampon BM a une capacité lui permettant de mémoriser le plus grand bloc de séquence du programme de séquence. Dans ce mode de réalisation, la mémoire tampon BM pos- sède soixante-quatre cellules de mémorisation et peut mémoriser un bloc de séquence contenant soixante-quatre instructions de séquence, et elle est adressée par une adresse de mémorisation de 6 bits qui est constituée des six derniers bits de l'adresse de mémorisation de 12 bits transmise depuis le dispositif de commande de séquence SC par l'intermédiaire de la première et de la troisième ligne commune d'adresse AI et A3. Un registre RG est connecté à la deuxième ligne commune de donnée D2 afin de mémoriser une instruction de sortie qui est un signal de sortie du calculateur 20. Un comparateur 27 est connecté au registre RG et délivre un signal de coïncidence S1 à une porte G5 lorsqu'il détecte la coïncidence de l'instruction de sortie mémorisée dans le registre RG avec une instruction de sortie transmise depuis le dispositif de commande de séquence SC par l'intermédiaire de la troisième ligne commune de donnée D3. La porte G5 est connectée via une ligne L3 aux premières portes d'adresse et de donnée GAl et GD1 et à la porte de candencement G4. Les portes GAi, GD1 et G4 s'ouvrent en réponse à un signal de sortie L du calculateur 20 et se ferment lorsque le signal de coïncidence SI leur est fourni par le comparateur 27 via la porte G5 et la ligne L3. Un registre de verrouillage LR est connecté à la deuxième ligne commune de données D2, à la ligne L3, et à la troisième ligne d'adresse A3 afin de mémoriser une adresse de mémorisation transmise par l'intermédiaire de la troisième ligne commune d'adresse A3 en provenance du dispositif de commande de séquence SC, lorsque le signal de coïncidence S1 est délivré par le comparateur 27. Le calculateur 20 peut être un calculateur du type à. usages multiples ou peut être un microprocesseur d'un type large- ment utilisé dans divers dispositifs de com.ande. La figure 2 montre le détail du panneau de manipulation et d'affichage MD qui est conçu pour afficher une instruction de séquence voulue et est utilisé pour introduire et modifier un programme de séquence. Le panneau MD comprend un commutateur 30 de sélection de mode permettant de choisir un mode parmi le-mode AFFICHAGE, le mode PROGRAtME, et le mode TRANSFERT, des dispositifs de visualisation 31 à 34 permettant d'afficher une instruction de séquence, des touches d'instruction 35 à 39 permettant de commander à l'ordinateur 20 d'effectuer diverses opérations, et des touches de mise en forme 40 à 43 permettant d'introduire un nouveau pro- gramme de séquence et de modifier le programme de séquence mémorisé dans la mémoire de programme 11. Les dispositifs de visualisation comportent un dispositif 31 de visualisation d'adresse permettant d'afficher une adresse de mémorisation de la mémoire de programme 11 à laquelle l'instruction de séquence à vérifier est mémorisée, un indicateur 32 de mot de commande permettant d'indiquer le mot de commande de l'instruction de séquence, un dispositif 33 de visualisation de donnée d'adresse permettant d'afficher une donnée d'adresse de l'élément d'entrée ou de sortie correspondant 15 ou 16 et un indicateur 34 d'état "fermé ou ouvert" permettant d'indiquer l'état fermé ou ouvert de l'élément d'entrée ou de sortie 15 ou 16. Les touches d'ins- truction, qui sont utilisées dans le mode AFFICHAGE, comportent des touches numériques 35 permettant de désigner une adresse de mémo- risation ou une donnée d'adresse d'un élément d'entrée ou de sortie 15 ou 16, une touche de contrôle 36 permettant de commander d'afficher sur l'indicateur 34 d'état fermé ou ouvert l'état fermé ou ouvert de l'élément d'entrée ou de sortie 15 ou 16 qui a été désigné par les touches numériques 35, une touche de recherche 37 permettant de commander d'afficher sur les dispositifs de visualisation 31 à 34 une instruction de séquence et les informations associées, une touche de lecture 38 permettant de commander d'afficher sur l'in- dicateur 32 de mot de commande et sur le dispositif 33 de visuali- sation de donnée d'adresse une instruction de séquence qui a été. mémorisée à l'adresse de mémorisation désignée par les touches numériques 35, et une touche de déplacement 39 permettant de déterminer quelle adresse de mémorisation ou quelle donnée d'adresse les touches numériques 35 doivent désigner. Les touches de mise en forme, qui sont utilisées dans le mode PROGRAMME, comportent des touches de commande 40 permettant de désigner une instruction de séquence, comme MEM pour mémorisation, ET pour intersection logique, OU pour réunion logique, NON pour inversion logique, et SOR pour sortie, une touche d'entrée 41, une touche d'insertion 42 et une touche de suppression 43, afin de pouvoir introduire une nouvelle instruction de séquence désignée par les touches de commande 40 et les touches numériques 35 dans la mémoire de programme Il et modifier un programme de séquence mémorisé dans la mémoire de pro- gramme 11. La figure 3 montre un exemple d'un circuit de relais qui comprend des éléments d'entrée X1, X2, X3 et X4 ayant des données d'adresse 100, 101, 102 et 103, et un élément de sortie Y4 ayant une donnée d'adresse 200. La figure 4 montre une partie de la mémoire de programme 11 qui mémorise aux adresses de mémorisation m à m+4 un bloc de séquence représentant le circuit de relais présenté sur la figure 3. Le bloc de séquence consiste en instructions d'entrée MEM XI, OU X2, ET X3, ET X4 qui correspondent respective- ment aux éléments d'entrée Xl, X2, X3 et X4, et en une instruction de sortie SOR Y4 qui correspond à l'élément de sortie Y4. Bien que le contenu mémorisé dans ure cellule de mémorisation présentant une adresse de mémorisation soit exprimé en termes d'une instruction de séquence sur la figure 4, une instruction de séquence est codée sous forme d'un code binaire de 16 bits à mémoriser dans la mémoire de programme 11, ou le mot de commande, comme EM ou SOR est codé en un code binaire de 3 bits et l'opérande, conne Xl et Y4, est codé en un code binaire de 12 bits représentant sa donnée d'adresse. Le bit unique restant est réservé pour reprdsenter l'état fermé ou ouvert de l'élément d'entrée ou de sortie correspondant 15 ou 16. Lorsqu'une panne de machine s'est produite ou qu'un élément de sortie n'a pas été excité, il est nzcessaire de localiser un élément d'entrée qui est associé à l'excitation de l'élément de sortie pour déterminer la cause de la panne de machine. A cet effet, l'opérateur manipule le commutateur 30 de sélection de mode de façon à choisir le mode AFFICHAGE; puis manipule les touches num- riques 35 pour désigner la donnée d'adresse de lélément de sortie. Après cela, une fois la touche de recherche 37 enfoncée, le proces- sus de traitement du calculateur 20 commence à mémoriser dans la mémoire tampon BM un bloc de séquence possédant l'instruction de sortie correspondant à l'élément de sortie désigné. Ensuite, à chaque enfoncement de la touche de recherche 37, le calculateur 20 produit l'affichage sur le panneau de manipulation et d'affichage MD d'instructions de séquence du bloc de séquence mémorisé, ainsi que de l'état fermé ou ouvert des éléments d'entrée et de sortie cor- respondant, l'un après l'autre. On va expliquer ci-après le processus suivi par le calculateur 20, en prenant comme exemple un circuit de relais et le programme de séquence correspondant, indiqué sur les figures 3 et 4. Lorsque l'élément de sortie Y4 possédant la donnée d'adresse 200 n'est pas excité, l'opérateur commence par localiser un élément d'entrée se rapportant à l'excitation de l'élément de sortie Y4. Lorsque quelquesunes des touches numériques 35 ont été enfoncées pour la désignation d'adresse de l'élément de sortie Y4 à vérifier, puis lorsque la touche de recherche 37 a été enfoncée, le calculateur effectue une opération de mémorisation afin de mémo- riser dans la mémoire tampon BM un bloc de séquence qui possède l'instruction de sortie désignée SOR Y4 et une opération d'affi- chage afin d'afficher sur les dispositifs de visualisation 31 a 34 l'une des instructions de séquence du bloc de séquence, en relation avec les étapes de traitement présentées sur les figures 5 et 6. Plus spécialement, lorsqu'on manipule les touches numé- riques 35 de façon à désigner la donnée d'adresse 200 de l'ins- truction de sortie SOR Y4, et que l'on enfonce successivement la touche de recherche 37, le calculateur 20 ferme la porte G5 dans l'étape 10 et place dans le registre RG l'instruction de sortie SOR Y4 dans l'étape Il. A cette phase du traitement, puisque le signal L est délivré par le calculateur 20, les portes GAl, GD1 et G4 sont toutes ouvertes si bien que les instructions de séquence et les états "fermé ou ouvert" des éléments d'entrée et de sortie corres- pondants 15 et 16 sont envoyés dans la mémoire tampon BM en prove- nance du dispositif SC de commande de séquence via les lignes com- munes Al, A3, Dl et D3 et la ligne Ll. Les signaux d'horloge DS sont également délivrés à la mémoire tampon BM via la ligne L2 et la porte G4. Par conséquent, les instructions de séquence et les états "fermé ou ouvert" sont mémorisées dans la mémoire tampon BM en synchronisme avec le balayage de la mémoire de programme 11 pendant la lecture du programme de séquence sur celle-ci. Après avoir maintenu la fermeture de la porte O5 pendant une durée pré- déterminée Tl dans l'étape 12, le calculateur 20 ouvre la porte G5 dans l'étape 13 et la maintient ouverte pendant une durée prédéter- minée T2. Lorsque le comparateur 27, après que la porte G5 a été ouverte dans l'étape 13, détecte la coïncidence de l'instruction de sortie qu'il contient avec une instruction de sortie transmise depuis le dispositif FC de commande de séquence via la troisième ligne commune de donnée D3, le signal de coïncidence SI est délivré de façon à fermer les portes GAl, oDI et GA. En résultat, la mémoire tampon BM met fin à la mémorisation d'un bloc de séquence qui com- porte l'instruction de sortie désignée SOR Y4 et est mise dans l'impossibilité de mémoriser d'autres instructions de séquence et les états "fermé ou ouvert" transmis en provenance du dispositif SC de commande de séquence. La durée Tl est fixée à une valeur plus grande que la durée nécessaire pour lire le bloc de séquence le plus grand dans la mémoire de programme 11, et la durée T2 est fixée à une valeur plus grande que la durée nécessaire pour balayer complètement le programme de séquence mémorisé dans la mémoire de programme Il. - Dans ce mode de réalisation, les portes G%1, GD1 et G4 sont conçues pour se fermer immédiatement après la fin de la mfmo- risation de l'instruction de sortie dans la mémoire tampon BM sur la base du temps de réponse du comparateur 27 et de la porte G5. Toutefois, si cela est souhaitable, -il est porsible de prévoir un circuit retardateur pour ajuster l'instant a2quel les portes Gil, GD1 et G4 doivent être fermées. Par conséquent, avec l'exécution des étapes de traite- ment 10 à 14, le bloc de séquence voulu associe aux états "ferné ou ouvert se mémorise dans la mémoire tampon BM. Les figures 7(a) et 7(b) montrent la mémoire tampon BM et les instructions de séquence qu'elle contient. Ainsi que cela a été mentionné ci-dessus, le dernier bit d'une instruction de séquence est réservé pour la représentation de l'état "fermé ou ouvert" de l'élément correspondant d'entrée ou de sortie 15 ou 16, et l'état "fermé ou ouvert" est indiqué par une valeur logique 1 ou 0 attachée à chaque instruction de séquence. Par exemple, l'ins- truction d'entrée MEM X1 ', qui est mémorisée à une adresse de mémorisation n de la mémoire tampon BM, représente l'état fermé de l'instruction d'entrée correspondante X1 ayant la donnée d'adresse 100. De plus, il faut noter que la mémoire tampon BM est adressée par les six derniers bits de l'adresse de mémorisation de 12 bits transmise via la première et la troisième ligne commune d'adresse A1 et A3, si bien que, après qu'une instruction de séquence, par exemple ET X3 0 a été mémorisée à la dernière adresse de mémo- risation 63, l'instruction suivante ETX4 1 est mémorisée à la première adresse de mémorisation 0, ainsi que cela apparalt sur la figure 7(b). Ultérieurement, le calculateur 20 exécute les étapes de traitement 20 à33, comme le montre la figure 6, afin d'afficher les instructions de séquence du bloc de séquence mémorisé dans la mémoire tampon BM, l'une après l'autre à chaque fois que l'on enfonce la touche de recherche 37. Plus spécialement, le calculateur 20 recherche dans la mémoire tampon BM l'instruction de sortie désignée SOR Y4 au cours de l'étape 20, et localise une instruction de sortie SOR Y3 qui a été mémorisée avant l'instruction de sortie désignée SOR Y4, au cours de l'étape 21. S'il est assuré, au cours de l'étape 22, qu'il existe une semblable instruction de sortie SOR Y3, le pro- cessus de traitement avance à l'étape 23. Toutefois, si ce n'est pas le cas, le processus de traitement avance à l'étape 28. Dans. l'étape 23, le calculateur 20 place dans le compteur d'adresse AC le nombre AO+1, o A0 est l'adresse de mémorisation à laquelle l'instruction de sortie localisée SOR Y3 est mémorisée. Ensuite, S'il a été vérifié au cours de l'étape 27 que le contenu AO+l du compteur d'adresse AC vaut 64, son contenu est transformé en 0, désignant la première adresse de mémorisation de la mémoire tam- pon BM au cours de l'étape 28. S'il n'est pas vérifié que le contenu est 64 au cours de l'étape 27, l'étape 29 est alors atteinte. Après l'étape 27 ou 28, le calculateur 20 lit l'instruction de séquence IEM Xl 1 dans la cellule de mémorisation ayant l'adresse de mémo- risation AO+l ou 0 désignée par le compteur d'adresse, dans l'étape 29. On note que, dans l'exemple présenté sur la figure 7(a), AO cor- respond n-l et AO+l correspond à n, et l'instruction de séquence MEM Xl est la première instruction du bloc de séquence mémorisé dans la mémoire tampon BM. Dans l'étape 30, le calculateur 20 effectue l'affichage du mot de commande MEM, de la donnée d'adresse 100 et de l'état "fermé" de l'instruction de séquence lue MEM Xl 1 sur le dispositif 32 de visualisation de mot de commande, le dis- positif 33 de visualisation de donnée d'adresse et l'indicateur 34 d'état "fermé ou ouvert". Au cours de l'étape 31, le calculateur 20 calcule l'adresse de mémorisation de 12 bits,mde la mémoire de programme Il à laquelle l'instruction de séquence lue MEM Xl est mémorisée, et affiche cette dernière sur le dispositif 31 de visuali- sation d'adresse de mémorisation. Ce calcul est effectué en coopé- ration avec le registre de verrouillage LR, o l'adresse de mémori- sation de 12 bits,m+4,est mémorisée en réponse au signal de colnci- dence Sl délivré par le comparateur 27, et on obtient l'adresse de mémorisation de 12 bits,m,en soustrayant 4 de m+4, o 4 est la différence entre les adresses de mémorisation de 6 bits,n et n+4, auxquelles l'instruction lue MEM Xl et l'instruction de sortie désignée SOR Y4 sont mémorisées, tandis que m-4 est l'adresse de mémorisation de 12 bits mémorisée dans le registre de verrouii- lage LR. Après le calcul et l'affichage de l'adresse de mémorisa- tion de 12 bits m au cours de l'étape 31, De calculateur 20 vérifie, au cours de l'étape 32, si l'instruction de;quence affichée MEM X1 1 est une instruction de sortie ou non. S'il s'agit d'uile instruction de sortie, le drapeau FG- est positionné au cours de l'étape 33. Si ce n'est pas le cas, le processus de traitement du calculateur 20 revient à un programme principal, non représente. Ensuite, lorsque l'on enfonce la seule touche de recherche 37, le calculateur 20 exécute les étapes 24 a 33 en affi- chant l'instruction de séquence et l'état fermé ou ouvert qui sont mémorisés à la suite de l'instruction de séquence MEIM X1 1 qui a été affichée lors de l'opération d'affichage précédente. Plus spécialement, le calculateur 20 vérifie au cours de l'étape 24 si le drapeau FG est positionné ou non. Si c'est le cas, le processus de traitement avance jusqu'à l'étape 25 de façon A repositionner le drapeau FG, puis a l'étape 21. Si ce n'est pas le cas, le traitement passe a l'étape 26 pour ajouter 1 compteur d'adresse AC, puis les étapes 27 à 33 suivantes sont exécutées. Avec le même exemple, puisque l'instruction d'entrée MEM Xl a été affichée et que le drapeau FG a été repositionné, le calculateur 20 exécute les étapes 26 a 33 de façon à afficher l'instruction de séquence suivante OU X2 en même temps que son état "ouvert". A chaque fois que la touche de recherche est enfoncée, le calculateur 20 exécute les étapes 26 à 33 afin d'afficher l'ins- truction de séquence suivante jusqu'à ce qu'une instruction de sortie soit affichée dans l'opération précédente. Après que l'ins- truction de sortie SOR Y4 a été affichée, l'enfoncement de la touche de recherche 37 fait avancer le processus de traitement suivi par le calculateur 20 de l'étape 24 à l'étape 25, puisque le dra- peau FG a été positionné. En résultat, l'instruction d'entrée MEM X1 et son état'fermé" sont de nouveau affichés. Par conséquent, ltopérateur est en mesure de vérifier chaque instruction de séquence du bloc de séquence mémorisé dans la mémoire tampon BM en enfonçant à répétition la touche de recherche 37. Du fait de l'existence des étapes 27 et 28, les instructions de séquence sont successivement affichées, même si certaines d'entre elles sont mémorisées séparément dans la mémoire tampon BM, ainsi que cela est indiqué sur la figure 7(b). Dans ce cas, après que l'instruction d'entrée ET X3 a été affichée, l'instruction d'entrée suivante ET X4 est affichée, parce que le contenu du compteur d'adresse AC passe de 63 à 0 par l'exécution des étapes 27 et 28. On va expliquer le deuxième mode de réalisation du dis- positif DS d'affichage d'instruction de séquence en relation avec les figures 8 à 11. Le dispositif d'affichage DS, par comparaison avec le premier mode de réalisation présenté sur la figure 1, com- porte en outre un compteur 50, un décodeur 51, un inverseur 52, un compteur auxiliaire 53, une porte "ET" AG et une porte GA 4, tandis que la porte G5 a été supprimée. Le compteur 50 est connecté à la troisième ligne commune d'adresse A3 via la porte GA4 de façon 2È à effectuer la désignation d'adresse de la mémoire tampon BM. A chaque fois que la mémoire tampon BM mémorise une instruction de séquence en réponse au signal d'horloge CS qui est transmis en provenance du dispositif SC de commande de séquence via la porte G4, le contenu du compteur 50 est incrémenté d'une unité. La porte "ET" AG est connectée au comparateur 27 par l'intermédiaire de l'inver- seur 52 et à la troisième ligne commune de donnée D3 par l'intermé- diaire du décodeur 51 de façon à délivrer un signal S2 lorsqu'une instruction de sortie est transmise depuis le dispositif SC de com- mande de séquence. Le contenu du compteur 50 est remis à zéro en réponse au signal S2. Toutefois, lorsque le signal de coïncidence SI est délivré par le comparateur 27, le signal S2 n'est pas produit. Par conséquent, lorsqu'un bloc de séquence constitué de plusieurs instructions de séquence est transmis depuis le disposi- tif SC de commande de séquence, la première instruction est mémorisée à la première adresse de mémorisation 0 de la mémoire tampon BM, et les instructions suivantes sont mémorisées dans l'ordre aux adresses suivantes. Lorsque la dernière instruction, qui est une instruction de sortie, est transmise, le compteur 50 est repositionné en réponse au signal S2, s'il ne s'agit pas de l'instruction de sortie désignée par les touches numériques 35. S'il s'agit de l'instruction de sortie désignée à vérifier, le compteur 50 n'est tou-efois pas repositionné, et les portes GAl et GD1 sont amendes à se ermer en réponse au signal de coincidence S1 afin d'empocher la m1moire tampon BM de mémoriser une autre instruction de séquence. En résultat le bloc de séquence possédant l'instruction de sortie désignée est mémorisée dans la mémoire tampon BM. Le compteur auxiliaire 53 est destiné à retarder la fermeture des portes GA1 et GD1 jusqu'à ce que le signal de coincidence Si ait été délivré deux fois afin d'éviter qu'un bloc de séquence incomplet soit mémorisé dans la mémoire tampon BM. On va expliquer ci-après le processus de traitement suivi par le calculateur 20 dans le deuxième mode de réalisation, en prenant pour exemple un circuit de relais et le programme de séquence corres- pondant présenté sur les figures 3 et 4. Lorsqu'un certain nombre des tuches numériques 35 ont été enfoncées pour désigner l'adresse de l'élément de sortie Y4 à vérifier, et que la touche de recherche 37 a été enfoncée, le pro- cessus suivi par le calculateur 20 commence par l'exécution des étapes 35 et 36 indiquées sur la figure 9 afin de mémoriser dans la mémoire tampon BM un bloc de séquence qui possède l'instruction de sortie désignée SOR Y4, puis les étapes 42 à 48 présentées sur la figure 10 afin d'afficher l'une des instructions de séquence du bloc de séquence. Plus-spécialement, lorsque l'on manipule les touches numériques 35-pour désigner la donnée d'adresse 200 de l'instruction de sortie SOR Y4 et que l'on enfonce successivement la touche de recherche 37, le calculateur 20 place dans le registre RG l'instruc- tion de sortie SOR Y4 au cours de l'étape 35. A cette phase du trai- tement, puisque le signal L est délivré par le calculateur 20, les portes GAI, GD1 et G4 s'ouvrent de sorte que les instructions de séquence et les états "fermé ou ouvert" des éléments d'entrée et de sortie 15 et 16 sont envoyés dans la mémoire tampon BM en pro- venance du dispositif SC de commande de séquence. En réponse aux signaux d'horloge CS transmis via la ligne L2, les instructions de séquence sont mémorisées aux adresses de mémorisation de la mémoire tampon BM qui sont désignées par le compteur 50. Dans l'étape 36, l'avance du processus de traitement est empêchée pendant une durée prédéterminée T3, laquelle est fixée suffisamment longue pour permettre au signal de coïncidence Sl d'être délivré deux fois par le comparateur 27. Par conséquent, par l'exécution des étapes de traitement 35 et 36, le bloc de séquence voulu ainsi que les états "fermé ou ouvert" sont mémorisés dans la mémoire tampon BM par l'intermédiaire du compteur 50, de la porte "ET" AG du comparateur 27, etc. Après l'attente d'une durée T3, le calculateur 20 exé- cute les étapes 42 à 48 suivantes afin d'afficher la première instruction de séquence MEM Xl du bloc de séquence mémorisé dans la mémoire tampon BM. Après mémorisation du bloc de séquence dans la mémoire tampon BM de la manière présentée sur la figure 11, le calculateur 20 positionne 0 dans le compteur d'adresse AC afin de désigner la première adresse de mémorisation 0 au cours de l'étape 42. Puis le calculateur 20 exécute les étapes 44 à 48, qui sont identiques aux étapes 29 à 33 présentées sur la figure 6, afin d'afficher sur les dispositifs de visualisation 31 à 34 l'instruction de séquence MEM Xl et l'état "fermé" dans ce cas, qui sont mémorisés à l'adresse de mémorisation désignée par le compteur d'adresse AC. Ensuite, lorsque seule la touche de recherche 37 est enfoncée, le calculateur 20 vérifie, au cours de l'étape 40, si le drapeau FG est positionné ou non. S'il est positionné, le traite- * ment passe à l'étape 41 afin de repositionner le drapeau FG, puis à l'étape 42 afin de placer dans le compteur d'adresse AC la pre- mière adresse de mémorisation 0. S'il est vérifié au cours de l'étape 40 que le drapeau FG a été repositionné, le traitement passe à l'étape 43 afin d'ajouter une unité au compteur d'adresse AC. Après l'étape 42 ou 43, le calculateur 20 reprend l'exécution des étapes 44 b 48 afin d'afficher l'instruction suivante OU X2 et l'état "ouvert" dans ce cas. Ainsi que cela a été mentionné ci-dessus, selon l'in- vention, une instruction de séquence et son état "fermé ou ouvert" sont transférés de la mémoire de programme 1l du dispositif SC de commande de séquence à la mémoire tampon B- dc dispositif DS d'af- fichage d'instruction de séquence sur la bane d'une relation directe avec le balayage de la mémoire de programme Il dans le dispositif SC de commande de séquence. Par conséquent, le processus de commande de séquence du dispositif SC de commande de s4quence n'est pas inter- rompu. De plus, le dispositif DS deaffichage d'instruction de séquence O10 selon l'invention peut être utilisé avec un dispositif de commande de séquence qui ne possède pas de fonction d'interruption. Bien entendu, l'homme de l'art sera en mesure d'imaginer, A partir du dispositif dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses va- riantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Dispositif d'affichage d'instruction de séquence utilisé avec un dispositif (SC) de commande de séquence qui comporte une mémoire de programme (11) destinée à mémoriser un programme de séquence constitué de plusieurs blocs de séquence, dont chacun pos- sède une instruction de sortie et au moins une instruction d'entrée, ledit dispositif (DS) d'affichage d'instruction de séquence destiné à afficher des instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants étant caractérisé en ce qu'il comprend un moyen de mémorisation (BM) destiné à mémoriser les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants; un moyen de transfert de données (Al, A2, A3, Dl, D2, D3, Ll, L2, L3, GAi, GA2, GDI, GD2, G4, G5) connecté audit moyen de mémorisation afin de transférer les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants l'un après l'autre depuis ledit dispositif de commande de séquence audit moyen de mémorisation en synchronisme avec le balayage de ladite mémoire de programme du dispositif de commande de séquence; un moyen de désignation (35, 40) connecté audit moyen de transfert de données afin de désigner l'instruction de sortie voulue; un moyen de mémorisation de bloc de séquence (RG, 27, LR) connecté audit moyen de transfert de données afin de détecter que le bloc de séquence qui possède l'instruction de sortie désignée par le moyen de désignation est mémorisé dans ledit moyen de mémori- sation, de façon à empêcher que ledit moyen de transfert de donnée ne transfère encore les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants audit moyen de mémorisation; et un moyen d'affichage (MD) connecté audit moyen de trans- fert de données afin de lire l'une des instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants dans ledit moyen de mémorisation pour en effectuer l'affichage. 2. Dispositif selon la revendication 1, caractérisé en ce que le moyen de mémorisation (BM) possède une capacité lui per- mettant de mémoriser le plus grand bloc de séquence mémorisé dans la mémoire de programme; et le moyen de transfert de données comprend une ligne (L2) permettant de transférer des signaux d'horloge (CS) du dispositif de commande de séquence au moyen de mémorisation afin de synchro- niser la mémorisation des instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants dans ledit moyen de mémorisation avec la lecture des instructions d'entrée et de sortie dans le dispositif de commande de séquence. 3. Dispositif selon la revendication 2, caractérisé en ce que le moyen de transfert de données comprend en outre des portes (GAI, GA2> GD1, 0D2) permettant de commander le transfert des instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants. 4. Dispositif selon la revendication 3, caractérisé en ce que ledit moyen de mémorisation de bloc de séquence comprend: un registre (RG) destiné à mémoriser l'instruction de sortie désignée par le moyen de désignation; et un comparateur (27) destiné à détecter la coïncidence de l'instruction de sortie mémorisée dans ledit registre avec l'ins- truction de sortie transférée depuis le dispositif de commande de séquence par l'intermédiaire dudit moyen de transfert de données afin de délivrer un signal (SI) auxdites portes, lesdites portes étant fermées en réponse à ce signal de manière à empêcher le trans- fert des instructions d'entrée et de sortie et des états "fermé ou ouvert" correspondants audit moyen de mémorisation. 5. Dispositif selon la revendication 4, caractérisé en ce que le moyen d'affichage (MD) comprend: un moyen de recherche (37) permettant de chercher dans le moyen de mémorisation une certaine instruction de séquence; un moyen de calcul (20) permettant de calculer l'adresse de mémorisation de l'instruction de séquence cherchée; et un dispositif de visualisation (31 a 34) permettant d'afficher le mot de commande, l'état ouvert ou fermé correspondant et l'adresse de mémorisation de ladite instruction de séquence cherchée. 6. Dispositif selon la revendication 3, caractérisé en ce qu'il comporte en outre un compteur permettant de désigner les adresses de mémorisation dudit moyen de mémorisation, de sorte que les instructions d'entrée et de sortie et les états "fermé ou ouvert" correspondants transférés depuis le dispositif de commande de séquence soient mémorisés aux adresses de mémorisation désignées dudit moyen de mémorisation.