ta présente invention a trait à un circuit de Schmitt. Le circuit de Schmitt est utilisé en tant que circuit de contrô- le de la limite supérieure ou de la limite inférieure de tensions, et en tant que circuit pour convertir un signal analogique en un signal numérique. I1 est également utilisé dans un circuit de mise en forme d'impulsions, etc. C'est un circuit électronique largement utilisé. te circuit de Schmitt délivre à la sortie un signal numérique "ouvert" ou "fermé" selon qu'une tension d'entrée est soit supérieure, soit inférieure à une tension donnée. La tension d'entrée pour ouvrir le circuit et la tension d'entrée pour le fermer ne sont pas égales, et présentent nécessairement une différence. Ceci s'appelle le phénomène d'hystérésis. Un circuit à phénomène d'hystérésis réduit est recherché par les utilisateurs pour les applications précitées. Le circuit fondamental du circuit de Schmitt est tel qu'indiqué à la Fig. 5. Il comprend les transistors Q1 et Q2 dont les émetteurs sont reliés à la masse à travers une résistance commune d'émetteur RE. Le collecteur du transistor Q1 est relié à la base du transistor Q2. Les collecteurs des transistors Q1 et Q2 sont reliés à une source d'énergie à travers des résistances de charge RC1 et RC2, respectivement. Un état dans lequel le transistor Q1 se bloque et le transistor Q2 devient conducteur, correspond au cas où la tension d'entrée est inférieure à la tension de référence.Une tension d'entrée VA pour laquelle le transistor Q1 passe de l'état bloqué à l'état conducteur est calculée ci-dessous VCC = RCl.IB+ VBE2 + RE.hfE.IB (1) VA = RE.hfE.IB + VBE1 (2) de (1) on tire IB= (VCC-VBE2)/(RCl + RE.hfE) (3) VA=RE.hfE (VCC-VBE2)/(RCl + RE.hfE) + VBE1 (4) (où hfE désigne le coefficient d'amplification en courant émetteur à la masse du transistor Q2 à la saturation). Une tension VB, à laquelle le transistor Q1 passe de l'état conducteur à l'état bloqué et le transistor Q2 de l'état bloqué à l'état conducteur, est calculée de façon similaire ci-dessous VB = (VCC- V (Sat) ) / ( RC1 + RE ) + VBE1 (5) (où V$(Sat) aésigne la tension de saturation collecteur-émetteur du transistor Q1) La tension d'hystérésis est exprimé par VA-VB, qui est calculée ci-dessous VA-VB = RE.hfE(VCC-VBE2)/(RCl + RE.hfE)-(VCC-VCE)RE/ (RC1 + RE) (6) tant donné qu'ici (VCC-VCE) = (VCC-VBE2), des comparaisons doivent entre faites entre i .hfv (RCl + RE.hfE) et RB/(RCl + RE) I1 apparaît en conséquence qu'afin de rendre petite la tension d'hystérésis, la résistance d'émetteur RE peut être rendue petite par rapport à la résistance de charge RCl Afin de fixer une tension de référence élevée, toutefois, le rapport de la résistance d'émetteur RE à la résistance de charge RCl doit être rendu grand. Ceci conduit inévitablement à une tension d'hystérésis importante. La pratique courante dans le circuit de Schmitt a été jusqu'ici de rendre important le rapport de la résistance d'émetteur à la résistance de charge et, afin de réduire le phénomène d'hystérEsis à une tension de référence donnée, d'amener la tension de base du transistor Q2' en ajoutant une résistance de polarisation, proche de la tension d'émetteur dans l'étant où le transistor Q1 devient conducteur En conséquence, le circuit de Schmitt de 1' art antérieur présentait l'inconvénient que les résistances devaient être réglées chaque fois que la tension de référence était modifiée. Un circuit à hystérésis faible est connu dans lequel une tension directe est appliquée à une diode, la tension d'émetteur étant maintenue sensiblement constante en tirant parti du fait que des variations de tension ddes à des variations de courant sont faibles du fait de la caractéristique tension-courant de la diode, et la résistance directe de la diode est utilisée en tant que résistance d'émetteur. L'inventeur a précédemment conçu un dispositif de circuit de Schmitt qui vise à maintenir la tension d'émetteur sensiblement constante en tirant parti de la caractéristique tension-courant d'une diode Zener polarisée en inverse. Les deux circuits présentent un hystérésis faible.Ils sont désavantageux, toutefois, du fait que la tension de référence ne peut pas être modifiée de façon arbitraire.En particulier, dans le premier cir cuit utilisant la connexion selon la direction passante de la diode, la tension de référence est limitée à approximativement zéro volt. La présente invention a été développée afin de résoudre les pro blèmes précités, et a pour but de proposer un circuit de1tSchmitt dans lequel let phénomène d'hystérésis est faible et qui facilite une déterminatkon sdre de tensions de référence. ---ta réalisation fondamentale (1) de la présente invention pour attepdre le bSt précité est caractérisée en ce que les transis- tors Q1 et Q2 sont reliés à la masse à travers une résistance d'6mettèur commune RE, en ce que le collecteur du transistor Q1 est relié à la base du transistor Q2, en ce que les collecteurs des transistors Q1 et Q2 sont respectivement reliés à travers des résistances de charge RC1 et RC2 à une source de tension, et en ce que des moyens pour provoquer une circulation de courant dans la même direction que celle d'un courant circulant à travers la résistance d'émétteur RE, sont reliés à l'émetteur du transistor Q1 ou Une autre réalisation (2) de la présente invention est caractérisée en ce que, en tant que moyens selon la réalisation (1) pour provoquer la circulation d'un courant dans la résistance d'émetheur, on utilise un transistor Q3 dont le collecteur est relié à la source de tension et.dont l'émetteur est relié à la résistance d'émetteur RE, en ce que la base du transistor Q1 constitue une borne d'entrée, en ce que le collecteur du transistor Q2 constitue une borne de sortie, et en ce que la base du transistor Q3 constitue une borne de tension de référence. Encore-uneJautre réalisation (3) de la présente invention est N caractérisée, dans le circuit selon la réalisation (2), en ce que la base du transistor Q1 constitue une borne de tension de référence, en ce que le collecteur du transistor Q2 constitue une borne de sortie, ;et en ce que la base du transistor Q3 constitue une borne d'entrée. La Fig. I Qst un schéma de circuit représentant un acide de réalisation du circuit de Schmitt selon la présente invention. La Fig. 2 est un schéma de circuit représentant un autre mode de réalisation de la présente invention. La Fig. 3 ést un graphique des courbes caractéristiques de la tension de softie en fonction de la tension d'entrée du circuit de la Fig. 1. La Fig. 4 est un graphique des courbes caractéristiques de la tension de sortie en fonction de la tension d'entrée du circuit de la Fig. 2. La Fig. 5 est un schéma de circuit représentant la constitution fondamentale des circuits de Schmitt. Un mode de réalisation du circuit de Schmitt selon la présente invention est représenté à la Fig 1. En se référant à la figure, les transistors Q11 Q2 et Q3 sont reliés à la masse à travers une résistance commune d'émetteur RE, le collecteur du transistor Q1 est relié à la base du transistor Q2, les collecteurs des transis-tors Q1 et Q2 sont respectivement reliés ê travers des résistances de charge RC1 et RC2 à une source d'alimentation YCc, et le collez teur du transistor Q3 est relié à la source d'alimentation Dans le circuit, la base du transistor Q1 est reliée à une borne d'entrée IN, le collecteur du transistor Q2 est relié à une borne de sortie OUT, et la base du transistor t3 est reliée à uneitension- de référence V5. Selon l'amplitude d'une tAnsion d'entrée, le circuit est, soit dans l'état dans lequel le transistor Q1 conduit ou dans l'état dans lequel le transistor Q2 conduit. Afin que le transistor Q3 puisse toujours provoquer la circulation d'un courant dans la résistance d'émetteur indépendamment des états, la résistance h est fixée à une valeur faible approprlee. Les transistors Q1 et Q3 ont alors un comportement similaire à celui d'un amplificateur différentiel, et les.états du circuitsont inversés par une légère modification de l'entrée. Par consé- quent, le phénomène d'hystérésis devient très faible. La tension de référence de telle façon que la circulation du courgnt--dans le transistor Q3 soit de même sens que celui dwun courant à travers la résistance d'émetteur & provoqué par le transistor Q1 ou Q2 Du fait de l'adoption d'un procédé selon lequel la tension de référence VS est appliquée à la base du transistor Q3, un-courant devant etre délivrF par la source d'alimentation de référence peut être petit.Par conséquent, l'influence de l'impédance interne de la source de tension de référence est faible. La fourniture de la tension de référence stable VS peut en conséquence dtre rendue relativement aisée. Les caractéristiques des tensions de sortie en fonction des tensions d'entrée pour VcC- 7,5 V, VS = 5 V, RC1 et RC2 = 10 kn et h = 4,3 k dans le circuit du mode de réalisation, ---ont été appréciées expérimentalement. Les résultats des caractéristiques entrée-sortie sont représentées sur la Fig. 3. Une différence de tension due au phénomène d'hystérésis à la Figure 3 s'élève à ap proximativement 0,01 V. Comme exposé ci-dessus à propos du mode de réalisation, la présente invention peut atteindre son but et produire ses effets. La raison en est donnée c -après. Ainsi qu'on l'a précédemment expliqué, une des causes du phénomène dthystérésis se trouve dans la résistance d'émetteur. Selon la présente invention, la résistance d'émetteur est rendue petite dans une certaine mesure, si bien que le phénomène d'hystérésis est réduit. En ce qui concerne la tension de référence, la source de tension est à nouveau réglée. Dans le cas de la réalisation de l'art antérieur, chaque fois que la tension de référence est fixée, les résistances à utiliser en différents endroits doivent être calculées. Au contraire, selon la présente invention, l'arrangement de circuit peut etre le meme pour des tensions de référence quelconques. En outre, le phénomène d'hystérésis est faible. De cette façon, la délivrance de tensions de référence stables devient possible relativement facilement. En plus du mode de réalisation qui précède, la présente invention peut etre mise en oeuvre de la façon décrite ci-dessous. Comme réprésenté à la Fig. 2, dans le circuit de la Fig. 1 la base du transistor Q1 constitue la borne de tension de référence, le collecteur du transistor Q2 constitue encore la borne de sortie, et la base du transistor Q3 constitue la borne d'entrée. Même dans ce cas, exactement le meme effet que dans le mode de réalisation précédent, peut etre produit. Selon l'arrangement de circuit, puisque le collecteur du transistor Q3 est relié à la source d'alimentation VCC, le transistor Q3 n'est pas saturé à moins qu'un signal d'entrée d'amplitude considérable soit appliqué. En conséquence, l'impédance d'entrée vue de la borne d'entrée est élevée dans ce circuit. Meme lorsque l'impédance interne d'une source de signal est élevée, la tension d'entrée effective à appliquer à la borne d'entrée peut etre empêchée de décroître. A la Fig. 4 sont montrées les relations entre les tensions d'entrée et les tensions de sortie pour VCC = 7,5 V, VS = 5 V, RC1 et R 2 = 10 SZ et R = 4,3 ,xn dans le circuit précédent. Dans ans le mode de réalisation de la Fig. 2, la polarité de la tension de sortie est opposée à celle dans le mode de réalisation de la Fig 1. Le phénomène d'hystérésis est de petite valeur, approxi mativement 0,01 V comme dans le cas de la Fig. 1. Le transistor Q3 peut également être relié à la source d'alimentation à travers une résistance. Une résistance ou analogue peut être connectée entre le collecteur du transistor Q1 et la base du transistor G2 de sorte que le transistor Q2 peut se bloquer sans faute même si la tension de saturation du transistor Q1 est élevée. Le transistor Q3 peut également être connecté en montage Darlington. Une résistance appropriée peut également être connectée à la borne d'entrée. De plus, un transistor à effet de champ peut également être utilisé pour le transistor Q3. Dans les réalisations de la présente invention, la tension de référence peut, bien entendu, être obtenue avec une source de courant convenable, en plus du procédé selon lequel, comme représenté sur les modes de réalisation, on fait circuler un courant dans la résistance d'émetteur par l'emploi du transistor. De plus, étant donné que le circuit est un circuit à réaction positive, les bornes d'entrée et de sortie peuvent être disposées en d'autres endroits convenables que ceux indiqués ci-dessus. REVESiDICATIONS I - Circuit de Schmitt, caractérisé en ce qu'il comporte un premier transistor et un second transistor dont les émetteur sont reliés à la musse à travers une résistance d'émetteur cmune, le collecteur d#it premier transistor étant relié à la base dudit second transistor, les collecteurs desdits premier et second transistors étant respectivement reliés à travers une premier et une seconde résistances de charge à une source de tension, et des moyens pour faire circuler un courant dans ladite résistance d'émetteur dans le même sens que celui d'un courant circulant dans ladite résistance d'émetteur, lesdits moyens étant reliés à l'un ou l'autre desdits émetteurs desdits premier et second transistors. 2 - Circuit de Schmitt selon la revendication 1, caractérisé en ce que lesdits moyens pour faire circuler un courant dans ladite résistance d'émetteur sont constitués par un troisième transistor dont le collecteur est relié à ladite source de tenion et dont l'émetteur est relié à ladite résistance d'émetteur, et en ce que ladite base dudit premier transistor constitue une Morne d'entrie, ledit collecteur dudit second transistor constitué une borne de sortie et > 21a base dudit troisième transistor constitue une borne de tension de référence. 3 - Circuit de Schmitt selon la revendication 1, caräctérisé en ce que lesdits moyens pour faire circuler un eourant dans ladite résistance d'émetteur sont constitués par un troisième transistor dont le collecteur est relié à ladite source de tension et dont l'émetteur e relié à ladite résistance d'émetteur, et en ce que ladite base dudit premier transistor constitue une borne de ten sion de référence, ledit collecteur dudit second transistor cons- titue une borne de sortie et la base dudit troisième transistor constitue und borne d'entrée.