La présente invention se rapporte à la conver- sion de signaux audio analogiques en manifestations numé- riques et au codage et à la mise au format des manifes- tations numériques pour l'enregistrement ou la transmis- sion Plus particulièrement, elle se rapporte à un système o des signaux périodiques et auxiliaires de commande ou réglage sont incorporés dans le courant des bits numé- riques sans nécessiter une compression ou une dilatation importante, dans le temps, du signal audio. L'arrivée des convertisseurs analogiques/numéri-' ques et numériques/analogiques relativement peu coûteux et des supports d'enregistrement de forte densité et de grande largeur de bande, a rendu possible l'enregistre- ment de signaux audio de haute fidélité sous format numé- l 5 rique Un signal audio converti en un signal numérique peut être enregistré et traité sans perte sensible de la qualité du signal En effet, le signal peut être codé avec une information de correction d'erreur afin que le système de restitution de signaux puisse reconnaître et corriger les erreurs dans le signal restitué. Des systèmes d'enregistrement et de restitution comme des systèmes de vidoédisque et de bande vidéo s'adaptent facilement à l'enregistrement et à la restitu- tion de signaux audio numériques Des systèmes audio numériques couramment en développement utilisent géné- ralement ces types de système vidéo et, dans des buts de correction en bases des temps dusignalrestitué des supports d'enregistrement, mettent le signal à un format semblable à un signal vidéo composite Le signal codé est groupé en segments séquentiels séparés par des si- gnaux de synchronisation (correspondant aux signaux de synchronisation horizontale) Les signaux de synchroni- sation sont utilisés pour surveiller la vitesse de res- titution de signaux et pour offrir un moyen pour ajuster l'allure de la restitution Dans des systèmes sur bande à exploration hélicoïdale, des signaux correspondant aux signaux de synchronisation vertioleddaatêtme incorporés pour permettre le changement de la tête de la bande d' enregistrement/restitution entre les pistes du signal. Des systèmes d'enregistrement de disques par ailleurs peuvent avoir des signaux enregistrés sur un seul sillon en spirale Par conséquent, le changement de piste et les intervalles d'effacement vertical ne sont pas requis. Cependant, du fait des extrêmement petites dimensions du sillon et de la tête de lecture, la têtepeut être éjectée du sillon par des microdéfauts et/ou des particules dans le sillon Dans certains systèmes du vidéodisque sont prévus des numéros d'identification des spires, dans l'in- formation enregistrée, qui sont surveillés pour déterminer si la tête suit bien des spires successives ( lapartie du sillon luepar la tête de lecture en un tour du disque est appelée une spire) Si le transducteur ne suit pas les spires successives, un mécanisme directeur de la tête de lecture la ramène à la bonne spire. Il est important que les spires s Qient bien sui- vies dans des disques enregistrés d'un signal audio de qua- lité, parce que la correction d'erreur pour la perte du signal de toute une spire n'est pas pratique Par consé- quent, les signaux d'identification des spires doivent être incorporés dans l'iformation enregistrée pour surveiller la position de la tête de lecture Il est avantageux de diviser chaque spire en segments et de prévoir une identifi- cation de la spire et du segment pour permettre au dispo- sitif de restitution de déterminer rapidement et de corri- ger des positions incorrectes de la tête de lecture. Jusqu'à maintenant, on a considéré nécessaire de comprimer le signal audio numérique pour obtenir des intervalles périodiques pour l'inclusion des signaux d'iden- tification de spire ou de piste Cela nécessite l'inclu- sion d'un circuit dans le dispositif de restitution pour retirer subséquemment le signal d'identification et di- later le signal audio comprimé en un signal continu dans le temps Cela nécessite généralement une mémoire tampon ayant la capacité de stocker la plus grande partie du si- gnal contenu entre des numéros successifs d'identification, ce qui ajoute de façon importante au prix et à la complexi- té du dispositif de restitution. Normalement un système numérique d'enregistrement/restitution audio doit pouvoir se ré- tablir de chutesbr= limites du signal (erreurs) dépassant considérablement une ligne, c'est-à-dire la période entre des signaux successifs de synchronisation, si l'on veut obtenir une performance acceptable de restitution Le temps requis pour l'inclusion du signal d'identification de spire ou de piste est de l'ordre d'une à deux pé- riodes d'une ligne Par un choix approprié d'un code de correction d'erreur de synchronisation de sous-porteuse de chrominance, le segment du signal audio se présentant pendant les périodes désignées pour les signaux d'identi-' fication de spire ou de piste peut être éliminé et être remplacé par le signal d'identification Le décodeur de correction d'erreur de restitution traitera le signal d'identification comme une erreur de synchronisation de sous-porteuse de chtominance et reconstruira le signal audio à partir du signal codé restant. Selon les principes de l'invention, une manifes- tation numérique d'un signal analogique continu dans le temps est enregistrée sur un support d'enregistrement. La manifestation numérique du signal analogique comprend une série alternée de segments de bits de données numéri- ques et de signaux de synchronisation Les segments sont codés avec des bits de code de correction d'erreur Une information numérique auxiliaire remplace des segments prescrits. Selon un aspect de l'invention, un dispositif pour enregistrer un signal analogique continu dans le temps à la façon décrite ci-dessus, comprend une source de signaux numériques représentant le signal analogique. Des moyens sont prévus pour comprimer, dans le temps, le signal numérique en segments succesifs d'une durée pré- déterminée Les segments sont alors codés au moyen d'un code de correction d'erreur Le processus de codage de correction d'erreur produit une information de vérifi- cation d'erreur Cette information de vérification d'erreur est multiplexée-par répartition dans le temps avec l'information numérique en un ou plusieurs segments successifs Il y a également des moyens pour produire des signaux de synchronisation et une information auxiliai- re Enfin, un moyen multiplexeur met les signaux de syn- chronisation entre les segments des signaux numériques codés et remplace des segments prescrits de signaux numé- riques codés par l'information auxiliaire. Selon un autre aspect de l'invention, un dispo- sitif pour le traitement d'une manifestation numérique précédemment enregistrée d'un signal analogique comme on l'a décrit ci-dessuse comprend un moyen pour détecter les bits du signal numérique dans la manifestation en- registrée Un décodeur de détection d'erreur décode et corrige le signal numérique détecté L'information numé- rique auxiliaire, qui avait été subsistituée à un seg- ment prescrit, est traitée sous forme d'une erreur de synchronisation de sous-porteuse de chrominance par le décodeur Le segment qui avait été remplacé par l'infor- mation auxilbire est recontruit par le codeur Les seg- ments numériques détectés et reconstruits sont alors convertis en un signal analogique continu dans le temps. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exem- ple illustrant un mode de réalisation, et dans lesquels: les figures 1, 2 et 3 sont des représentations schématiques d'un signal codé numérique pour enregistroeent dans un système d'enregistrement de haute densité; la figure 4 donne un schéma bloc d'un dispo- sitif de conversion de signaux analogiques-numériques et de codage; la figure 5 donne un schéma bloc d'un dispo- sitif de restitution audio numérique; la figure 6 donne un schéma bloc d'un codeur particulier d'erreur qui peut être mis en oeuvre par le dispositif de la figure 4; et la figure 7 donne un schéma bloc d'un déco- deur particulier de correction d'erreur qui peut être mis en oeuvre dans le dispositif de la figure 5. En se référant à la figure 1, le format selon l'art antérieur d'un signal audio numérique enregistré sous une forme compatible avec ou semblable à un signal vidéo composite est illustré Le signal comprend deux grands segments désignés par trame impaire (a)et paire (b), chacun étant subdivisé en 262,5 plus petits segments désignés par lignes horizontales cu H Dix sept lignes et demie de chaque trame forment un intervalle vertical o sont incorporées des impulsions de temporisation afin de synchroniser le système de restitution et/ou de donner une durée pour inhiber périodiquement un transducteur de lecture de signaux, par exemple pour commuter les tê- tes de lecture dans un dispositif de restitution d'enre- gistreur sur bande On peut par exemple se référer au brevet U S NO 4 138 694 L'information numérique est codée dans les 245 lignes restantes Cette information peut contenir une information d'identification de piste ou de spire. Le signal enregistré dans les 245 lignes de données ou d'information représente la manifestation numérique d'un signal continu dans le temps Pour obte- nir un signal restitué qui soit continu dans le temps, il faut que la partie du signal qui se produirait normale- ment pendant les intervalles verticaux, soit comprimée dans le temps, dans les 245 lignes restantes de chaque trame Pour reconstituer le signal comprimé sous une forme continue dans le temps, il faut une mémoire d'accu- mulationpartouieo une grande partie de l'information dans les 245 lignes de données L'information est intro- duite dans la mémoire tampon à une allure en rapport avec la restitution de signaux, ensuite l'information est extraite plus lentement pour dilater l'information dans le temps, afin qu'elle comprenne toute la période d'une trame On notera que deux de ces mémoires tampons sont requises,,une pour l'introduction du signal resti- tué tandis que l'autre extrait le signal dilaté et in- versement Si chacune des 245 lignes de données contient bits de l'information de signal, il faut environ 50 K bits de mémoire plus le circuit de support pour suppor- ter la dilatation du signal Sur la figure 1, c indique la donnée numérique, d l'intervalle vertical, e la don- née (audio) et f la donnée ( piste d'identification spire). La figure 2 montre un format de signal numéri- que également divisé en trames Ce format de signal est compatible pour l'enregistrement et la restitution dans un système de restitution de disques o le signal est enregistré dans un seul sillon en spirale Les périodes correspondant à celles allouées à l'intervalle vertical du format de la figure 1 ont été agencées pour contenir la donnée enregistrée En comparant les signaux continus dans le temps enregistrés sur les formats des figures 1 et 2, il faut une bien moindre compression de temps dans le format de la figure 2. Sur la figure 2, 261 lignes des 262 lignesai-otalde la trame paire et 262 lignes des 263 lignes au total de la trame impaire contiennent la donnée (information du signal enregistré) La première ligne de chaque trame est réservée à l'information d'identification de spire. Si l'identification de spire contient un code de recon- naissance pour alerter le système que la ligne particu- lière restituée estl'information d'identification de spire, le code de reconnaissance peut avoir une fonction de syn- chronisation verticale Un système de restitution de dis- que décrivant un système comprenant l'usage d'un code de reconnaissance pour le cadrage, c'est-à-dire la synchro- nisation du dispositif sur le restant de la trame est décrit dans la demande de brevet U S NO 84 393 déposée le 12 Octobre 1979. Selon le type d'erreurs de signaux que les mi- lieux d'enregistrement imposent sur le signal enregistré, il peut être avantageux d'incorporer un nombre plus ou moins important d'identification de spires et de lignes de cadrage pour une ligne de donnée d'un numéro particu- lier Rien ne dicte que le format de la figure 2 corres- ponde au format de trame vidéo composite typique de la figure 1 pour un système de restitution de disque à signal numérique spécialisé Il faut noter qu'il peut être avantageux d'utiliser deux lignes consécutives par bloc de lignes de données pour suivre l'information d'iden- tification de spire ou I D. Comme a) il est nécessaire de coder l'informa- tion numérique enregistrée pour obtenir une correction d'erreur et b) le codage doit tenir compte des erreurs de synchronisation de sous-porteuse de chrominance de longueurs multiples de ligne, il n'est pas nécessaire de comprimer dans le temps, la donnée continue dans le temps,pour tenir compte des périodes de signal allouées à l'identification de spire Au contraire, la donnée est enregistrée sous forme d'une information généralement non comprimée (sur base de trame) avec la donnée cor- respondant aux périodes d'identification de spire sim- plement ignorée Quand le signal est restitué, le dispo- sitif de traitement de signaux de donnée reconnaît l'iden- tification de spire -sous forme d'une erreur de synchro- nisation de sous-porteuse de chrominance de donnée, et la corrige en reconstruisant l'information perdue à par- tir du signal codé restant Ainsi, la mémoire tampon requise pour dilater une trame du signal zomprimé n'est pas requise. La figure 3 montre, à titre d'exemple, le détail du signal enregistré correspondant à une ligne de l'infor- mation de donnée que l'on peut utiliser dans un format de signal de la figure 1 ou de la figure 2 Le code ERREUR DONNEE particulier illustré cependant correspond à ce- lui qui sera produit par le codeur de la figure 6 (que l'on décrira ciaprès) Le code choisi a pour résultat un temps du système relativement important parce qu' un bit sur trois est un bit de vérification d'erreur La séquence des échantillons 1, 2, 3, 4, 5 et 6 correspond à l'échantillon du canal gauche 1 (Li), à l'échantillon du canal droit 1 (Rl), L 2, R 2, L 3, R 3 respectivement. Chaque ligne contient une impulsion de synchro- nisation'horizontale (g), une salve ou composante de synchronisation de sous-porteuse de chrominance d'oscil- lations à 1,53 M Hz et l'information du signal sous forme numériquement codée Le signal codé pour chaque ligne correspond à un signal continu dans le temps correspondant à une période qui s'étend sur tout le temps d'une ligne. Ainsi, sur une base ligne par ligne, le signal codé est comprimé dans le temps pour laisser de l'espace pour les signaux de synchronisation horizontale et de salve et il doit finalement être dilaté avant réception par l uti- lisateur Cependant, la dilatation peut être accomplie à la cadence de la conversion numérique/analogique du fait du nombre limité d'échantillons par ligne Sur la figure 3, i désigne 144 bits (fréquence des bits de 3,06 M Hz), i: bit de vérification c(:n+ 2), k échan- tillon 2 bits 6 b n+ 2), 1 échantillon 2 bits 5 a Cxi+ 2), m bit vérification c(n + 1) N échantillon 2 bii 4 b(n + 1), o échantillon 2 bits 3 a(n + 1), ú bit vérification c(n), q échantillon 2 bits 2 b(n), r échantillon 2 bits 1 (n), s bit vérification c(n 1), t échantillon un bit 16 b(n-1), u échantillon un bit 15 a(n 1), v bit vérification c(n 2). La figure 4 illustre un dispositif de codage numérique pour composer un signal audio sur deux canaux, sous format numérique, avec des signaux appropriés de synchronisation pour un enregistrement sur un disque Sur la figure, des signaux audio analogiques des canaux gauche et droit sont appliqués aux bornes respectives d'entrée de convertisseurs analogiques/numériques 10 et 11 Chacun des convertisseurs analogiques/numériques produit à sa sortie, une manifestation numérique à 16 bits en parallè- le du signal d'entrée échantillonné à des intervalles réguliers Les signaux à 16 bits en parallèle sont ensui- te multiplexés par répartition dans le temps dans le cir- cuit 12, par exemple pour produire un signal ayant la for- me de l'échantillon Ll à 16 bits en série, de l'échantil- lon Rl à 16 bits en série, de l'échantillon L 2 à 16 bits en série, de l'échantillon R 2 à 16 bits en série, et autres Le multiplexeur 12 peut se composer de deux regis- tres à décalage à entréesen parallèle-sortiesen série à 16 bits, ayant leurs bornes de sortie en série couplées ensemble Un registre reçoit les entrées en parallèles du convertisseur analogique/numérique 10, l'autre du con- vertisseur analogique/numérique 11 Les deux registres à décalage sont alternativement déclenchés pour émettre la donnée en série à une allure en rapport avec la production de la compression requise, dans le temps, d'une ligne Le signal audio numérique multiplexé est appli- qué au codeur 14 de correction d'erreur qui produit des bits de vérification d'erreur qui sont fonction du signal multiplexé appliqué Les bits produits de vérifi- cation d'erreur sont régulièrement intercalés avec le signal audio numérique en série pour un usage subséquent par le décodeur après restitution du signal du disque. La temporisation des convertisseurs analogiques/numériques , 11, du multiplexeur 12 et du codeur 14 est telle que- la donnée à la sortie du codeur se présente par segments successifs séparés par des périodes prescritesde temps. Un multiplexeur 17 reçoit le signal codé du codeur 14 et les signaux de synchronisation de sous- porteuse de chrominance et de synchronisation horizon- tale d'un générateur 15 etil superpose les signaux des circuits 14 et 15 pour produire un signal composite tel qu'illustré sur la figure 3. Un générateur 16 de signaux d'identification de spires, produit des nombres en séquence en même temps qu'un code de reconnaissance A des périodes pres- crites de lignes, ces signaux d'identification de spire remplacent le signal audio numérique donné qui doit être normalement placé dans ces lignes respectives par le mul- tiplexeur 17 Le signal de sortie module la fréquence d'une porteuse dans le modulateur 18 La porteuse modulée est alors enregistrée sur un disque 19 Une horloge de temporisation 13, comprenant un oscillateur stable, produit des signaux d'horloge qui controlent, de façon synchrone, le fonctionnement des divers éléments du cir- cuit. La figure 5 montre un dispositif de restitution de disque pour restituer les signaux audio numériquement codés Une tête 30 delecture de signaux, coopérant avec un circuit de lecture 31, engage le disque 19 et détecte le signal enregistré quand une vitesse relative est créée entre la tête et le disque Le signal détecté est appli- qué à un démodulateur de modulation de fréquence 32 qui le convertit en un signal sur bande de base ayant le for- mat dela figure 2 Le signal démodulé est appliqué au circuit de correction en base des temps 36 qui compare la fréquence de sous-porteuse de chrominance à un oscil- lateur stable et produit un signal de réglage ou de com- mande et réponse à la différence de fréquences Le signal de réglage est appliqué à un transducteur 38 de correction de vitesse qui est couplé à la tête de lecture 30 Le transducteur de correction de vitesse, ou extenseur de bras, déplace la tête de lecture le long du siflon de dis- que pour maintenir la vitesse relative souhaitée entre la tête 1 et le disque. Le correcteur en base des temps 36 produit également un signal à la fréquence d'horloge qui est syn- chrone sur la donnée enregistrée Ce signal à la fréquen- ce d'horloge est appliqué à un générateur de signaux d'hor- loge 37 qui produit des signaux de temporisation pour-des circuits respectifs du système. Le signal démodulé à la sortie du démodulateur 32 est également appliqué à un détecteur d'identification de spire 34 qui reconnaît la présence d'un signal d'iden- tification de spire Le circuit 34 détecte alors le signal et le conditionne pour une utilisation dans les circuits de commande 35 à microprocesseur Le microproces- seur est programmé pour reconnaître des numéros d'identi- fication de spire hors séquence indiquant des erreurs de déplacement, comme des sauts ou des sillons bloqués et' autres Quand une telle erreur se produit, un signal de réglage est appliqué au transducteur 39 de direction du lecteur de signaux qui à son tour replace la tête de lec- ture dans la spire appropriée. La partie ci-dessus décrite du dispositif de restitution de disque est semblable au tourne-vidéodisque CED de RCA Corporation, modèle SFT-100, qui est commer- cialisé. Le signal démodulé à la sortie du circuit 32 est appliqué au circuit détecteur numérique 40 qui conditionne la donnée numérique pour une utilisation par le décodeur de correction d'erreur 42 Le décodeur 42 vérifie le signal restitué à la recherche d'erreurs et il corrige les erreurs dans sa capacité. Le signal à la sortie du décodeur est appliqué à un démultiplexeur 43 qui sépare les échantillons du signal du canal droit des échantillons du signal du canal gauche et applique les signaux respectifs aux convertisseurs numériques/analogiques 45 et 44 Les convertisseurs numériques/analogiques produisent deux signaux analogiques continus dans le temps aux bornes de sortie 46 et 47 Il faut noter que cette dilatation, dans le temps, du signal comprimé basé sur une ligne, peut être accomplie soit par l'allure à laquelle les signaux sont appliqués à la connexion de sortie du démul- tiplexeur 43 ou bienperl'allure à laquelle les convertis- seurs numériques/analogiques peuvent changer de potentiel de sortie. Le fonctionnement -des circuits 40, 42, 43, 44 et 45 est synchronisé par des signaux de commande et d'hor- loge qui sont produits dans le circuit logique-de tempori- sation 41 Le circuit logique de temporisation 41 répond au générateur de signaux d'horloge 37 qui développe le signal d'horloge principale Comme le générateur de signaux d'horloge 37 est synchrone sur la donnée restituée, les impulsions de temporisation produites par le circuit logi- que 41 sont également synchrones sur la donnée restituée. Le circuit logique de temporisation 41 répond également à la commande par microprocesseur Le micropro- cesseur 35, répondant à la reconnaissance du signal d'id Ei-} tification de spire, contrôle la cadence ou temporisation de la détection de la donnée numérique afin que le décodeur n'applique une information que pendant les périodes d'un intervalle de ligne o la donnée numérique est présente. La figure 6 montre un codeur spécifique de si- gnaux de code de spire qui peut être mis en oeuvre pour le codeur de correction d'erreur 14 de la figure 4 Ce circuit peut coder un signal numérique pour une correc- tion d'erreur de synchronisation de sous-porteuses de chrominance qui ont "KI' bits successifs de long o K est un nombre entier arbitraire. Le codeur a un signal d'entrée qui est appliqué àlaborne 50 et il émet un signal codé à la borne 63. On considère queles Lnald'a Etrêettuncourant de bits en série avec des bits alternés désignés par a(m) et b(m) Le si- gnal à la sortie du décodeur est un courant de bits en sé- rie comprenant le courant de bits d'entrée o sont inter- calés des bits de vérification d'erreur c(m), par exem- ple si le signal d'entrée est le courant de bib a( 1), b( 1), a( 2), b( 2), a( 3), b( 3), etc, le signal de sortie a la forme a( 1), b( 1), c( 1), a( 2), b( 2), c( 2), a( 3), b( 3), c( 3), etc. Les bits de vérification d'erreur sont déri- * vés de l'équation donnée par: c(m)=b(m-3 k) (D b(m-4 K) O a(m-5 K) G a(m7 K) ( 1) o le symbole Q indique une addition en modulo 2. (Addition en base 2 avec report éliminé). Sur la figure, des positions alternées et succes- sives de bits se présentant à la borne d'entrée 50 sont commutées entre deux connexions 61 et 62 par le commuta- teur 65 La connexion 61 sertde canal b(m) et la connexion 62 sert de canal a(m) Les bits successifs del'information a(m) sont appliqués à un élément à retard 51 qui retarde les bits de signal de cinq fois "K" positions de bit pour produire un signal retardé a(m-5 K) à sa connexion de sor- tie 53 Ce signal est appliqué à l'élément retardateur qui retarde le signal a(m) encore de deux fois "K" bits Le signal dont on dispose à la sortie 65 de l'élé- ment retardateur 55 est décrit par a(m-7 K). Les bits b(m) sont de même retardés dans le ca- nal b par les éléments retardateurs 52 et 56 Les élé- ments retardateurs 52 et 56 retardent le signal de 3 fois "K" et de I fois 'K'Ui respectivement pour produire les signaux b(m-3 K) et b(m-4 K) aux connexions de sortie 54 et 64 des éléments retardateurs 52 et 56 respectivement. Une porte OU exclusif 57, connectée aux con- nexions 53 et 65 de sortie des éléments retardateurs, additionne en modulo 2, les signaux a(m-5 K) et a(m-7 KI Une porte OU exclusif 58 additionne de même en modulo 2, les signaux b(m-3 K) et b(m-4 K) Les résultats produits par les portes 57 et 58 sont additionnés en modulo 2 dans la porte OU exclusif 59 pour produire le signal c(m) à la borne 60 On peut voir que les bits de vérification d'er- reur c(m) sont retardés de 3, 4, 5 et 7 fois "'K" bits par rapportai signal en-temps réel Par conséquent, si une par- tie du signal codé a(m), b(m), a(m+ 1) et autres, est perdue ou effacée, les bits de vérification d'erreur pour les positions particulières des bits a(m), b(m>, sont décalés dans le temps et ils sont disponibles pour reconstruire la donnée perdue. Le signal à la sortie du codeur est produit à la borne 63 simplement en commutant la connexion entre les bornes 62, 61 et 60 dans cet ordre par le commutateur 66. Les éléments retardateurs 51, 52, 55 et 56 peu- vent typiquement être des combinaisons de registres à décalage en série par exemple ayant 1024 bits de long. Cependant, la fonction peut être bien mise en oeuvre avec des mémoires à accès aléatoire La figure 7 montre un décodeur spécifique compa- tible au décodage du signal codé produit par le circuit de la figure 6, lequel décodeur peut être mis en oeuvre pour le décodeur 42 de la figure 5 Le décodeur a une bor- ne d'entrée 75 et une borne de sortie 110 Le signal d'en- trée requis est un courant de bits en série de format a(m), b(Mr), c(m), a(m+ 1), b(m+ 1) etc Le signal de sortie est un courant de bits en série retardé de 7 fois "K" bits et avec les bits de vérification d'erreur retirés, c'est-à-dire que le signal de sortie a la forme a"(m-7 K), b"(m7 K), a"(m+ 1-7 K), b"(m+ 1-7 K) et autres (Les doubles primes sur les désignations des bits indiquent que le signal a été restitué d'une transmission sur un support d'enregistrement et décodé de façon que des erreurs détectées soient corrigées). Dans le décodeur, le signal d'entrée est commuté per icommutateur 111 purdirigerlesbitsdesignauxcodés a' (m), b'(m) et c'(m) respectivement vers les canaux de signaux de décodeur "a","b" et "c" (les primes simples sur les désignations des bits indiquent que le signal a été res- titué d'un support de transmission ou d'enregistrement sans décodage et peut contenir des erreurs), Les bits de signaux a'(m) sont appliqués à la connexion en série d'un élément retardateurde 5 fois "K" ( 76) etde 2 fois "K" ( 78) pour produire le signal a'(m-5 K) à la connexion 77 et le signal a'(m-7 K) à la connection 79 De même les bits de signaux b'(m) sont appliqués à la connexion en sé- rie de l'élément retardateur de 3 fois "K"( 82) et de l'élément retardateur de une fois "K" ( 84), qui produi- sent le signal b'(m-3 K) à la connexion 83 et le signal b'(m-4 K) à la connexion 85 Une porte OU exclusif 92 additionne en modulo 2, les signaux a'(m-5 K) et a'(m-7 K) dont on dispose aux connexions 77 et 79 Une porte OU exclusif 93 additionne en modulo 2 les signaux b'(m-3 K) et b'(m-4 K) dont on dispose aux bornes 83 et 85 respec- tivement Les signaux à la sortie des portes OU exclu- sif 92 et 93 sont additionnés en modulo 2 dans la por- te OU exclusif 91 pour produire un signal c'(m) à la con- nexion 74 L'équation définissant c'(m) est la suivante: c'(m)=a'(m-5 K) + a'(m-7 K) + b'(m-3 K) + b'(m-4 K)( 2) Si les bits de signaux restitués a'(m), b'(m) et c'(m) ont été restitués sans erreur, le bit de vérifi- cation c'(m) produit par le décodeur à la connexion 74 est égal au bit codé de vérification c(m) Cette condition est vérifiée dans le canal de bits de signaux "c" du déco- deur. Les bits de vérification transmis ou c(m) et les bits de vérification produits par le décodeur c'(m) sont appliqués à la porte OU exclusif 94, dont la sortie passe à l'état haut à la condition que ses deux signaux d'entrée soient logiquement différents pour indiquer une erreur L'erreur est traitée dans les éléments de 14588 circuit 97, 98, 100, 102, 104, 105 et 106 pour déterminer si l'erreur est à l'emplacement du bit reçu a'(m), b'(m) ou c'(m) Si l'erreur est déterminée comme étant dans le canal "a", le bit de signal a'(m-7 K) est additionné en mo- dulo 2 dans la porte OU exclusif 80 avec un signal de correction de bit développé à la connexion 96 pour pro- duire un bit corrigé a"(m-7 K) à la borne 81 De même, si un bit dans le canal "b" est déterminé comme étant dans l'erreur, un bit de correction développé à la connexion 101 est additionné en modulo 2, à un signal b'l(m-5 K) à la con- nexion 87 (formé par un élément retardateur 86 à I fois "K")par la porte OU exclusif 88 produisant un bit corri- gé b"(m-5 K) La sortie de la porte OU exclusif 88 est appliquée à l'élément retardateur 89 qui retarde les bits des signaux b"(m-5 K) de 2 fois de plus "K" bits pour trans- mettre le signal du canal "b" en bonne relation dans le temps avec le signal du canal "a", c'est-à-dire de façon qu'à la fois un bit a'(m) et un bit b'(m) subissent un retard de 7 fois "K" bits La borne de sortie 110 est commutée entre les connexions 81 et 90 respectivement pour recevoir les bits des signaux corrigés a"(m) et b"(m), sous la forme ci-dessus décrite. Le fonctionnement du canal du décodeur "c" sera décrit à l'aide des équations qui suivent. c'(m)=b'(m-3 K) + b'(m-4 K) + a'(m-5 K) + a'(m-7 K) ( 3) Si le bit b'( 0) est dans l'erreur, l'équation pour c'(m) sera dans l'erreur après retard de b'( 0) de 3 K bits et de 4 K bits En effet: c'( 3 K)=b'( 0))b'(-K) ( a'(-2 K) O)a'(-4 K) ( 4) et c'( 3 K)=b'(K) ( b'( 0) a'(-K) ( a'(-3 K) ( 5) Les erreurs dans c'(m) produites par une erreur en b'( 0) se produisent en des temps séparés de "K" bits. Par ailleurs, si une erreur se produit dans le bit a'( 0), les éuationsrésultantes donnent: c' ( 5 K)=b'( 2 K) + b' (K) + a'( 0) + a'(-2 K) ( 6) 44588 et c'( 7 K)=b'( 4 K) + b'( 3 K) + a'( 2 K) + a'(O) ( 7) Deux erreurs sont produites dans le signal c'(m), qui sont séparéesde 2 fois "K"' bits Une erreur dans le bit de vérification d'erreur qui est transmis par ailleurs ne se produit qu'une fois pour ce bit A la lecture de ce qui précède, il faut faire la discrimination, et cela est possible, du bit qui est dans l'erreur quand les signaux c(m) et c'(m) indiquent une erreur de transmission/ resti- tution de signaux. En se référant de nouveau à la figure 7, on considère une erreur du bit du canal "b" en b'(O) Quand ce bit arrive à la connexion 83, la porte OU exclusif 94 émet une impulsion de signal d'erreur à la connexion 95 selon l'équation 4 La connexion 96 est normalement à l'état bas donc l'impulsion d'erreur passe par la porte OU exclusif 97 vers l'élément retardateur 98 de 1 fois "K" bits Comme le bit dans l'erreur (bt(O)) progresse par l'élément retardateur 84 d'une fois "K"I du canal "b", simultanément le signal d'impulsion d'erreur progresse à travers l'élément retardateur 98 d' une fois "'K" bits. Quand le bit dans l'erreur b'(O) avance à la connexion , la première impulsion d'erreur a avancé à la connexion 99 La porte 94 produit une seconde impulsion d'erreur selon l'équation 5 Le bit dans l'erreur b'(O) progresse alors vers l'élément retardateur 86 de une fois "K" bits. La connexion 101 est normalement à l'état bas donc la pre- mière impulsion d'erreur progresse à travers l'élément retardateur 102 de 1 fois"K"lts La seconde impulsion d'er- reur progresse à travers l'élément retardateur 98 comme la première impulsion d'erreur Le bit dans l'erreur b'(O) arrive à la connexion 87 et les premier et second signaux d'impulsion d'erreur arrivent simultanément aux connexions 103 et 99 et sont appliqués à la porte ET 104 qui produit un bit de correction d'erreur à sa connexion de sortie 101 Ce bit de correction est ajouté en modulo 2, au bit dans l'erreur b'( 0), par la porte OU exclusif 88, changeant l'état logique de b'( 0) et cor- rigeant ainsi l'erreur Le bit de correction d'erreur émis par la porte ET 104,est simultanément ajouté en modulo 2, à la seconde impulsion d'erreur par la porte OU exclusif 100 qui est connectée entre les éléments retardateurs 98 et 102 Cela empêche la seconde impulsion d'erreur d'être combinée, dans une porte ET, à une impul- sion subséquente d'erreur se présentant une fois "K" bits plus tard et produisant une impulsion de correction d'er- reur parla porte 104 Par une analyse semblable, on peut voir qu'une erreur de bit dans le bit a'(O) produira deux impulsions d'erreur à la porte 94, séparées de deux fois "K' bits et que la porte ET 105 répondant aux impulsions d'er- reur séparées de deux fois "K" bits(c'est-à-dire par les éléments retardateurs combinés 98 et 102) produira un si- gnal de correction d'erreur Ce signal de correction d'er- reur est additionné en modulo 2 au bit dans l'erreur a'( 0) par la porte OU exclusif 80 pour corriger l'erreur et il est simultanément ajouté en modulo 2, à la seconde-impul- sion d'erreur par la porte OU exclusif 97 donc la seconde impulsion d'erreur ne peut être combinée à une impulsion d'erreur subséquente pour produire un faux bit de correction d'erreur. Les portes ET 104 et 105 produisent des bits de correction d'erreur uniquement pour des impulsions suc- cessives d'erreur respectivement séparées de une et deux fois "K" bits Les éléments retardateurs 84 et 78 dans les canaux "b" et "a" garantissent que les erreurs des bits b'(m) et a'(m) produiront des impulsions d'erreur à la connexion 95 séparées de une et deux fois "K" bits Les erreurs se produisant dans les bits de vérification c'(m) par ailleurs, ne produisent pas de secondes impulsions d'erreur pouvant produire des bits de correction d'erreur dans les portes ET 104 et 105 à moins que les erreurs de bit de vérification se présentent en coïncidence, en étant séparées exactement de une ou deux fois "K" bits Si cette condition se produit cependant, une erreur est produite dans le signal de sortie du décodeur. REVENDICA-TIONS 1 Dispositif pour l'enregistrement de manifestations numériques d'un signal analogique continu dans le temps, caractérisé par: une source ( 10, 11,12) des signaux numériques un moyen ( 13) pour comprimer, dans le temps, le signal numérique en segments successifs d'une durée prescrite; un moyen de codage de correction d'erreur ( 14) répondant au signal numérique comprimé dans le temps pour coder le signal numérique avec une information de vérifica- tion d'erreurs, ladite information de vérification d'erreur correspondant à un segment particulier qui est multiplexé par répartition dans le temps avec le signal numérique en un ou plusieurs segments successifs; un moyen ( 15) pour produire des signaux de synchroni- sation; un moyen ( 16) pour produire une information numérique auxiliaire; un moyen-multiplecxur( 17) répondant aux signaux numériques codés,aux signaux de synchronisation et à l'information numérique auxiliaire pour incorporer lesdits signaux de synchronisation entre les segments des signaux numériques codés et remplacer dés segments prescrits des- dits signaux numériques codés par l'information numérique. 2 Dispositif selon la revendication 1, caractérisé en ce que le moyen de codage de correction d'erreur ( 14) précité comprend un codeur de code de spire, ledit codeur produisant une information de vérification d'erreur suffisante pour reconstruire le signal numérique comprimé dans le temps d'un segment correspondant. 3 Dispositif selon la revendication 2, caractérisé en ce que le codeur ( 13) précité comprend: une entrée ( 50) et une borne de sortie ( 63); des premier ( 51), second ( 55), troisième ( 52) et quatrième ( 56) moyens retardateurs de signaux ayant des 14583 connexions respectives d'entrée et de sortie, les retards desdits moyens retardateurs ayant une durée inégale; un moyen ( 53) reliant en série les premier et second moyens retardateurs de signaux; un moyen ( 54) reliant en série les second et trcisième moyens retardateurs de signaux; un moyen ( 65) pour commuter la connexion de la borne d'entrée entre les connexions d'entrée des premier et troisième moyens retardateurs de signaux, en synchronisme avec l'allure des bits d'un signal numérique appliqué à la- dite borne d'entrée; un additionneur en modulo deux ( 57,58,59) pour additionner les signaux se présentant aux connexions d'entrée et de sortie dudit second moyen retardateur de signaux, aux signaux se présentant aux connexions d'entrée et de sortie dudit quatrième moyen retardateur de signaux, ledit moyen d'addition produisant, à sa connexion de sortie, un bit moins important de la somme en modulo deux; et un moyen ( 66) pour commuter la connexion de ladite borne de sortie entre la connexion d'entrée dudit premier moyen retardateur de signaux, la connexion d'entrée dudit second moyen retardateur de signaux et la connexion de sortie dudit additionneur en modulo deux. 4 Dispositif selon la revendication 3, caractérisé en ce que les premier ( 51), second ( 55), troisième ( 52) et quatrième ( 56) éléments retardateurs produisent des retards de cinq, deux, trois et une unités respectivement et en ce qu'un unité est un nombre entier arbitraire supérieur au nombre de bits du signal numérique dans un segment. 5 Dispositif selon l'une quelconque des revendica- tions précédentes caractérisé en ce que la manifestation numérique précitée est en format de signal vidéo à l'exclusion des intervalles d'effacement vertical les segments précités correspondent à des séquences horizontales; le moyen de codage de correction d'erreur ( 14) précité ajoute l'information de vérification à des séquences horizontales subséquentes, les séquences horizontales codées subséquentes contenant une information suffisante pour corriger une erreur de salve du signal d'une longueur égale à au moins une séquence horizontale; le moyen multiplexeur( 17) précité ajoute des signaux de synchronisation horizontale entre les séquences horizon- tales; l'information auxiliaire précitée est composée de signaux d'identification d'image; le moyen multiplexeir( 17) précité remplace la première séquence horizontale numérique de chaque groupe successif de nombre prescrits de séquences horizontales par les signaux d'identification de trame. 6 Dispositif pour le traitement d'une manifestation numérique enregistrée d'un signal analogique continu dans le temps, caractérisé en ce que ladite manifestation numérique est comprimée dans le temps en segments, lesdits segments sont codés avec des bits de code de correction d'erreur se rapportant aux segments précédents et ont des signaux de synchronisation incorporés entre les segments, et en ce que des segments prescrits parmi ceux-ci sont remplacés par un information numérique auxiliaire;ledit dispositif comprenant: un moyen ( 30,31,32,34,35,36,37, 38,39,40,41) pour détecter les bits du signal numérique dans ladite manifes- tation enregistrée; un décodeur de détection d'erreur ( 42) répondant au signal numérique détecté pour décoder le signal codé, ledit décodeur reconnaissant l'information numérique auxiliaire sous forme d'une salve d'erreursdu signal et reconstruisant le segment du signal numérique substitué par ladite information numérique auxiliaire un moyen ( 43,44, 45) pour convertir les segments du signal numérique décodé en un signal analogique continu dans le temps. 7 Dispositif selon la revendication 6, caractérisé en ce que: le moyen précité pour détecter les bits numériques comprend un moyen ( 30,31,32) pourrestituer le signal enregistré sur le support d'enregistrement, un moyen ( 34) répondant au signal restitué pour détecter l'information numérique auxiliaire, un moyen ( 35) répondant à l'infor- mation numérique auxiliaire détecté-pour produire des signaux de réglage, un moyen ( 36,37) répondant au signal restitué pour produire des signaux de temporisation en synchronisme avec l'information numérique restitués et un moyen ( 40,41) répondant au signal restitué, auxdits signaux de temporisation et ai xdits sigiaux de rég 1 age pour détecter les signaux numériques correspondant à la manifestation numérique dudit signal analogique; et le moyen de conversion comprend un convertisseur numérique- analogique ( 44,45) répondant aux signaux de temporisation pour convertir le signal numérique dont l'erreur est corrigée, en un signal analogique continu dans le temps. 8 Dispositif selon l'une quelconque des revendications 6 ou 7, caractérisé en ce que le décodeur ( 42) précité comprend un décodeur de code de spire 9 Dispositif selon l'une quelconque des revendica- tions 6 ou 7, caractérisé en ce que le décodeur précité comprend: une entrée ( 75) une borne de sortie ( 110) des premier ( 76), second ( 78), troisième ( 82), et quatrième ( 84) éléments retardateurs de signaux d'une longueur inégale, lesdits éléments retardateurs ayant chacun des connexions respectives d'entrée et de sortie, lesdits premier et second éléments retardateurs de signaux étant en connexion en série et lesdits troisième et quatrième éléments retardateurs étant en connexion en série; Un premier additionneur en modulo deux -( 91,92,93) ayant une connexion de sortie,etayantdes connexions respectives d'entrée connectées aux connexions de sortie desdits premier, second, troisième et quatrième éléments retardeurs; un second additionneur en modulo deux ( 94) ayant une première entrée connectée à la connexion de sortie dudit premier additionneur en modulo deux et ayant une seconde connexion d'entrée; un moyen ( 111) pour commuter la connexion de la borne d'entrée entre la connexion d'entrée duditremier élément retardateur, la connexion d'entrée dudit troisième élément retardateur et la seconde connexion d'entrée dudit second additionneur en modulo deux; un cinquième-( 86) élément ztardateur ayant un retard égal audit quatrième élément retardateur, et ayant des connexions respectives d'entrée et de sortie; des troisième ( 80) et quatrième ( 88) additionneurs en modulo deux ayant des connexions respectives de sortie et des première et seconde connexiornsrespectives dans d'entrée; un moyen ( 79) connectant la première connexion d'entrée du troisième additionneur en modulo deux à la connexion de sortie du second élément retardateur; un moyen ( 85,87) connectant les connexions d'entrée et de sortie dudit cinquième élément retardateur, respec- tivement à la connexion de sortie dudit quatrième élément retardateur et à la première connexion d'entrée dudit quatrième additionneur en modulo deux; un moyen interconnectant la connexion de sortie dudit quatrième additionneur en modulo deux ( 88) à la connexion d'entrée d'un sixième élément retardateur ( 89); un moyen ( 97,98,100,102, 104, 105,106) ayant des première ( 96) et seconde ( 101) connexions de sortie respectivement connectées à la seconde connexion d'entrée des troisième et quatrième additionneurs en modulo deux, ayant une entrée connectéeà la connexion de sortie du second additionneur en modulo deux pour produire un signal de correction d'erreur à sa première connexion de sortie à chaque fois que ledit second additionneur en modulo deux émet-deux impulsions séparées d'un temps égal au retard du signal du second élément retardateur, et produisant un signal de correction d'erreur à sa seconde connexion de sortie, retardé d'un temps équivalent au retard produit par ledit quatrième élément retardateur après que deux impulsions d'erreur séparées d'un temps équivalent au retard dudit quatrième élément retardateur ont été produites à la connexion de sortie dudit second additionneur en modulo deux. Dispositif selon la revendication 9, caractérisé en ce que les premier ( 76), second ( 78), troisième ( 82) et quatrième ( 84) éléments retardateurs produisent des retards de cinq, deux, trois et une unités respectivement et en ce qu'une unité est un nombre entier arbitraire supérieur au nombre de bits du signal numérique dans unekéquence de signaux. 11 Dispositif selon l'une quelconque des revendica- tions 6, 7, 8, 9 ou 10, caractérisé en ce que la manifes- tation précitée est enregistrée sous format d'image; les segments précités sont des lignes de séquences de signaux comprimés dans le temps; lesdits séquences sont codées au moyen de bits de vérification de correction d'erreur suffisants pour reconstruire une erreur de salve du signal d'une longueur égale à au moins une séquence de signal et l'information numérique auxiliaire et un signal d'identification d'image remplaçant une séquence particu- lière du signal codé de chaque image.