PROCEDE DE TRANSMISSION NUMERIQUE D'IMAGES VIDEO DU TYPE TELEVISION ET EMETTEUR-RECEPTEUR CORRESPONDANT L'invention concerne un procédé de transmission numérique d'images vidéo du type télévision ainsi qu'un émetteur-récepteur mettant en oeuvre ce procédé. Il est connu de transmettre des donnees numériques en modulation différentielle de phase, dite DPSK selon l'abréviation cor respondant à l'appellation anglo-saxonne "Differential Phase-Shift Keying". Cette technique de transmission permet de s'affranchir de la phase de référence qu'il est nécessaire de connaître dans le cas d'une modulation de phase PSK pour décoder- Je message et le récupérer en cas de coupures de la transmission. II est connu par ailleurs dans le domaine radar et accessoi- rement en télécommunication, d'utiliser la technique dite à agilité de fréquence ou à diversité de fréquence.L'impulsion d'émission est remplacée par un groupe d'impulsions successives correspondant aux différentes fréquences prévues. L'agilité de fréquence permet d'assurer une protection efficace contre le brouillage par élargissement du spectre de fréquence. Le but de l'invention est d'assurer par voie hertzienne une transmission d'images vidéo de télévision avec un maximum de discrétion, une grande sûreté et avec une grande difficulté d'interne ception et de décodage par des tiers. Pour résoudre ce problème, on utilise conjointement les tech niques prévues, les changements de fréquences amenant dans une bande large une grande résistance au brouillage, et la modulation DPSK permettant le codage. Un objet de l'invention est de réaliser un érnetteur récepteur qui procède, à l'émission, après mise sous forme numérique du signal vidéo, à son stockage dans une mémoire d'image tampon. Les données sont extraites ligne par ligne pendant une durée inférieure à la période ligne et traitées par un codage différentiel en vue d'une modulation de phase DPSK d'une porteuse haute fréquence. La fréquence de la porteuse est modifiée à chaque ligne ou après un certain nombre de lignes en utilisant un nombre prédéterminé de fréquences distinctes dont l'apparition successive est rendue atéa- toire.A la réception, après filtrage dans une bande sélective correspondante et transposition de fréquence, le signal est traité par démodulation DPSK, décodage des synchronisations d'image, restitution de l'horloge de bit et du signal vidéo de visualisation. Les particularités de l'invention apparaîtront dans la description qui suit, donnée à titre d'exemple à l'aide des figures annexées qui représentent: - Fig. 1, un diagramme général de la partie émission d'un dispositif de transmission numérique conforme à l'invention; - Fig. 2, un schéma de codeur différentiel utilisé; - Fig. 3, des formes d'ondes illustrant le fonctionnement des étages convertisseurs d'entrée de l'émetteur; - Fig. 4, un schéma illustrant une formation de séquence aléatoire des différentes fréquences d'émission; - Fig. 5, un diagramme relatif à la partie diversité de fréquence de l'émetteur; - Fig. 6, un diagramme général de la partie réception d'un dispositif de transmission numérique selon l'invention; et - Fig. 7, un diagramme d'un circuit d'acquisition de fréquence utilisé à la réception. En se reportant à la Fig. 1, le générateur vidéo 1 d'images de télévision (caméra T.V., magnétoscope, etc.) transmet le signal analogique vidéo SV à un convertisseur analogique - numérique 2. Un circuit séparateur 3 est utilisé le cas échéant, lorsque le signal issu du générateur 1 est un signal composite, pour dériver les signaux de synchronisation ligne SL et trame ST. Le circuit 2 se compose d'un circuit d'échantillonnage 4 du signal analogique SV à la cadence point, et d'un circuit de quantification 5 à n bits par point. La synchronisation de ces circuits est produite respectivement par le signal SP à la cadence point TP et le signal horloge de bit SB (cf. Fig. 3). Un circuit de base de temps 6 produit les signaux SB, SP ainsi que les signaux de synchronisation dits également de suppression ligne SL et trame ST. L'amplitude du signal vidéo est ainsi traduite pour chaque point par un mot de n bits; 2 niveaux d'amplitude peuvent ainsi être distingués par ce codage entre les valeurs limites correspondant au noir et au blanc. Le fonctionnement de ces circuits est connu et rappelé à titre indicatif par la Fig. 3, où l'on a considéré n = 3, soit 8 niveaux distincts codés 000 à 111. Le signal vidéo ainsi traduit sous forme numérique S I est entré dans une mémoire d'inscription et de lecture 7, telle une -mémoire RAM , qui constitue une mémoire d'image tampon. A la lecture, les données sont extraites ligne par ligne en prélevant les mots de n bits des points successifs d'une ligne, mais ce prélèvement est réalisé à une cadence plus élevée que celle TB de bit, en sorte que la durée de lecture d'une ligne est inférieure à la partie TL de ligne présentée à l'écriture. Néanmoins, la ligne suivante n'est extraite qu'au bout de la durée TL de période ligne du signal SV. Les données S2 extraites bit par bit pour chaque point sont appliquées à un circuit codeur de phase différentiel 8 Avec une ligne- à retard, par exemple électroacoustique, le schéma de ce circuit peut correspondre à la Fig. 2. Le signal S2 est retardé de TF + TB dans la ligne 8 A pour former la sortie S20 et n'est retardé que de TF pour former la sortie intermédiaire S21 . La durée TB correspond à la période de bit, par exemple de 25 ns. Les sorties S20, S21 alimentent l'amplificateur différentiel 8B . La durée TF sera plus importante, par exemple 1 micro-seconde, pour réduire les effets de variation thermique.La sortie S3 du codeur 8 présente ainsi un état binaire lorsqu'il n'y a pas changement d'état de S1 d'un bit au suivant, et l'autre état binaire lors d'une transmission 0 à 1 ou i à O de S1. Le signal S3 constitue le signal de modulation d'une porteuse HF pour produire un signal HF modulé DPSK; L'incorpo ration des données périodiques et invariables de synchronisation ligne et trame est obtenue en utilisant, par exemple, une petite mémoire de lecture annexe 9, où les signaux SL et ST sont inscrits avec des mots particuliers prédéterminés et qui sont avantageusement constitués par des codes pseudo-aléatoires. L'étage modulateur est représenté en 10. Conformément à l'invention, la porteuse HF S4 appliquée au modulateur DPSK 10 change périodiquement de fréquence. Le générateur HF est composé d'un circuit synthétiseur de fréquence 11 qui est commandé par un signal numérique S5 produit par un circuit générateur de clé 12. Le circuit synthétiseur est prévu pour produire un certain nombre p de fréquences porteuses différentes F1 à Fp. Ces fréquences sont produites à partir d'une fréquence de base FB d'un oscillateur appliquée à des multiplicateurs de fréquences pour obtenir les différentes fréquences Fj = FB X Kj. L'oscillateur est avantageusement constitué par celui à haute stabilité du circuit de base de temps 6 et la fréquence de base peut correspondre à la fréquence de bit du signal SB. Le signal de commande S5 est numérique, composé par exemple d'un mot de u=3bits pour commander au plus huit fréquences distinctes : FI = 000, F2 = 001, F3 = 010, F4 = 011, F5 = 100, F6 = 101, F7 = 110 et F8 = 111. Selon, I'invention, les fréquences respectives sont commandées de manière aléatoire - par le générateur de clé 12. Un procédé consiste à former les mots de commande successifs S5 au moyen d'un code pseudo-aléatoire. Ainsi, dans le cas simple envisagé précédemment et pour un code pseudo-aléatoire CPA représenté à titre d'exemple sur la Fig. 4, on obtient les fréquences successives F2, F6, F4,.F7,... indiquées, sans ordre préétabli. La périodicité du changement de la fréquence porteuse peut être celle de trame ou multiple de celle de ligne, selon la discrétion désirée. Pour assurer une haute discrétion, le changement à chaque ligne est préféré. Le code CPA peut être obtenu par un montage registre à décalage à réaction ou être inscrit dans une mémoire, et les mots S5 en sont extraits successivement pour commander le synthétiseur 11. La Fig. 5 représente un exemple de réalisation de l'ensemble 11-12. Le code CA est inscrit dans le registre 20 à décalage à réaction . La liaison SS ayant le nombre u de bits voulus est transmise au circuit démultiplexeur 21 qui la répartit sur p sorties à u bits. Chaque sortie commande un interrupteur 22 j par l'intermédiaire d'un circuit ET exclusif 23 et de circuits compléments 24 éventuels. Le cas représenté correspond au code 011, soit Fj = F4 de l'exemple considéré. Les codes pseudo-aléaltoires utilisés dans la mémoire 9 dif- férent de celui utilise dans le générateur de clé 12. Après modulation, le signal 56 est transmis vers l'aérien, de préférence à travers un filtre accordable à commande numerique 13. Le mot de comrnande est avantageusement choisi, le même 55 que celui du synthétiseur.Le filtre accordable 13 présente une bande passante reduite adaptée à la fréquence Fj d'émission et permet ainsi d'accroître le rapport signalXlbruitcEn e mission VHF, le montage comporte une transposition de fréquence par battement dans un mélangeur I avec une onde locale S7 provenant d'un oscillateur 15 Les autres circuits figurés de l'émetteur sont l'étage amplificateur de puissance 16 et l'antenne d'émission 17 Le temps libre disponible entre la fin d'une extraction ligne de la mémoire 7 et le début d!extraction de la ligne - suivante est mis à profit pour commander, le cas échéant, une commutation de fréquence du synthétiseur 11, et pour produire les signaux de syn chrollisation SL et ST sous forme numérique de codes pseudo-aléa- toires. La base de temps 6 permet, à partir d'une horloge à quartz, de produire les divers signaux de synchronisation de l'émetteur et du générateur vidéo 1 Le synthétiseur est capable de former aisément les diverses fréquences avec des temps de commutation très faibles de l'ordre de 10 microsecondes. L'amplification de sortie 16 peut être un circuit solide ou un tube à ondes progressives, selon la puissance à transmettre. La figure 6 représente un diagramme d'un récepteur équipé de moyens de dérnodulation et de décodage appropriés à traiter l'onde haute fréquence transmise par l'émetteur décrit précédemment. Le récepteur comporte, une antenne réceptrice 30 suivie d'un amplificateur haute fréquence 31 qui attaque un mélangeur 32 rece vant une onde locale d'oscillation S10 d'un circuit 33 pour produire une détection superhétérodyne. Le signal S11 issu des amplificateurs haute fréquence 31 est appliqué de préférence, comme à l'émission, à travers un filtre passe-bande 34 en sorte d'accroître la fiabilité et le rapport signal à bruit du récepteur. Le filtre 34 est de même, de type accordable et commandé à partir d'un générateur de clé 35 ; ce dernier commande également un étage synthétiseur de fréquence 33, éventuellement par le même mot de commande S12 -que pour le filtre.Le signal 513 transposé en fréquence intermédiaire est ensuite amplifié dans un circuit moyenne fréquence 36 avant d'attaquer en parallèle un circuit démodulateur DPSK 37 et un circuit de décodage 38 des signaux de synchronisation ligne SL et trame ST. Les circuits 33,.34 et 35 sont analogues aux circuits synthétiseur de fréquence 11, filtre sélectif 13 et générateur de clé 12 qui ont été utilisés à l'émission; en particulier, l'ensemble générateur de clé 35 et le synthétiseur de fréquence 33 sont déterminés pour reproduire les différentes fréquences selon la même séquence pseudo-aléatoire que celle qui a été produite à l'émission. Le problème consiste à amener en coîncidence cette séquence locale avec les fréquences successives du signal reçu. Pour cela, il est prévu un circuit logique d'acquisition de fréquence 39. Le circuit de décodage 38 identifie les codes correspondant aux périodes de suppression ligne TSL (Fig. 3) et de suppression trame, et donc les signaux de synchronisation qui encadrent les intervalles utiles du signal vidéo SV. Le décodage des signaux SL, ST est résolu par corrélation ou filtrage adapté des codes pseudoaléatoires qui sont utilisés pour représenter ces signaux à l'émission. Le circuit de décodage 38 peut consister en deux lignes électroacoustiques à ondes de surface, pour décoder les codes de synchronisation SL et ST sans avoir besoin d'horloge locale L'utilisation de lignes à retard électroacoustiques permet de prélever le signal utilisé pour le décodage avant démodulation DPSK. Le circuit logique d'acquisition 3,9 reçoit les signaux de synchronisation S17 décodés par le circuit 38 et il commande par sa sortie S18 le générateur de clé 35 pour effectuer le passage à la fréquence suivante par commande du circuit synthétiseur 33. L'acquisition en fréquence s'effectue de la manière suivante: au départ, le récepteur se trouve en attente sur une fréquence Fj correspondant à l'état initial de l'ensemble 33, 34 et 35. Le signal S10 délivré par le synthétiseur 33 correspond donc à la fréquence Fj, au montant près de la moyenne fréquence selon le principe de la détection superhétérodyne. Lorsque la fréquence d'émission correspond à la fréquence Fj, le signal reçu S11 est transmis à travers le filtre 34 centré et accordé sur Fj et est détecté par le mélangeur 32. La sortie S13 détectée par celui-ci est amplifiée et limitée par l'amplificateur moyenne fréquence 36.La sortie S14 de l'amplificateur est appliquée à la boucle 39, 35, 33 et 34 pour passer à la fréquence suivante et ainsi de suite, ceci dans la mesure où les fréquences successives comcident. Si la séquence ne comcide pas avec celle d'émission, c'est-à-dire lorsque la fréquence suivante ne coïncide pas avec celle du message reçu, le récepteur va se trouver de nouveau en position d'attente sur cette fréquence locale suivante. La figure 7 représente à titre indicatif un exemple de réalisation du circuit logique d'acquisition 39. On considère que la fréquence est changée à chaque ligne et que la sortie S17 du décodeur 38 appliqué vers la logique d'acquisition 39 est constituée par les signaux de synchronisation ligne. Le circuit d'acquisition comporte essentiellement un compteur 45 qui est commandé par la synchronisation ligne SL décodée en 38 et dans lequel s'effectue le comptage d'un signal d'horloge SH délivré par un oscillateur ou un circuit de base de temps 46. Lorsque la capacité du compteurestatteinte, celui-ci déclenche un circuit monostable 47 pourproduire une impulsion de fenêtre qui est récupérée en sortie d'un circuit ET48 qui reçoit par sa deuxième entrée le signal de synchronisation SL.La fenêtre S18 produite en sortie va commande; le générateur de clé 35. La fréquence locale du circuit horloge 46, la capacité du compteur 45, et la durée du monostable 47 sontdéterminés en sorte que cette fenêtre se trouve centrée sur le signal de suppression ligne suivant et l'englobe. Le décodage éventuel d'un signal parasite au lieu d'un signal de synchronisation ligne se traduirait par une non colcidence de la fenêtre avec le signal de synchronisation ligne suivant et replacerait le récepteur en position d'attente et d'acquisition de. fréquence. Le démodulateur DPSK 37 est constitué par une ligne à retard électroacoustique comportant une prise distante de la durée de bit de la sortie, comme pour le circuit 8A de la Fig. 2. Le produit dans un mélangeur des signaux issus de cette prise intermédiaire et des signaux de sortie permet, après filtrage, de disposer du signal démoduléS 15. Ce dernier est transmis à un circuit de synchronisation de. bits 40 chargé de reconstituer une horloge locale de bits permettant la restitution du signal vidéo. Le circuit de restitution du signal vidéo 41 reçoit le signal démodulé S 15 , le signal S 16 de synchronisation de bits reconstitué et un signal S 17 du circuit de décodagè. Il permet de mémoriser le signal vidéo de chaque ligne pour le restituer à sa longueur normale, réaliser une conversion numérique-analogique, et ajouter les signaux de synchronisation ligne et trame afin de reconstituer le signal vidéo directement utilisable par un moniteur de télévision conventionnel. La synchronisation de bits 5 16 peut être obtenue de deux manières. Une première solution utilise une boucle de phase classique incluant un oscillateur à haute stabilité, par exemple un oscillateur à quartz commandé par tension (VCXo) ; une seconde solution utilise le pic de corrélation issu du décodage des mots de synchronisation ligne SL pour mettre à zéro dans un circuit 42 un compteur par n attaqué par une horloge interne fonctionnant sur une fréquence nF , F étant la fréquence horloge d'émission. L'horloge interne est choisie de stabilité élevée, par exemple meilleure que 10 S. Dans ces conditions, le glissement de phase de l'horloge interne entre deux lignes est inférieur à la largeur de bit, et il y a synchronisation à chaque ligne. Cette seconde solution est représentée en pointillé et dans ce cas, le circuit 40 est supprimé. REVENDlCATJONS 1 - Procédé de transmission numérique d'images vidéo du type télévision, comportant à l'émission: la mise sous forme de données numériques du signal vidéo analogique par échantillonnage et quantification à n bits par point; l'inscription des données successives en mémoire; I'extraction des données de la mémoire à la cadence ligne d'une ligne à la suivante, mais durant une durée déterminée inférieure à celle de ligne pour les points d'une ligne considérée; le codage différentiel des données extraites en vue d'une modulation de phase DPSK d'une porteuse haute fréquence; le changement périodique de la fréquence porteuse après une durée au moins égale à la période ligne ou multiple de celle-ci, en utilisant p valeurs distinctes de fréquence dont l'ordre d'apparition est aléatoire, étant lié aux valeurs successives de bits d'un code pseudo-aléatoire;; le filtrage passe-bande dans une bande sélective correspondant à celle de la porteuse modulée DPSK et à fréquence agile I'amplification de puissance et l'émission du rayonnement; et comportant à la réception: la détection dudit rayonement suivi de préamplification; le filtrage passe-bande dans une bande sélective correspondant à celle de la porteuse détectée; la transposition de fréquence superhétérodyne avec une onde d'oscillation locale dont la fréquence varie en relation avec celle de la porteuse détectée et filtrée; la démodulation DPSK du signal moyenne fréquence issu de la transposition ; le décodage des synchronisations lignes et trames incluses dans le signal moyenne fréquence pour commander les variations de fréquence de l'onde locale en correspondance et en synchronisation avec la fréquence porteuse détectée;; la restitution de synchronisation de bits; la décision ;de bits et la restitution du signai vidéo analogique. 2 - Procédé de transmission numérique d'images selon la revendication 1 , caractérisé en ce que à l'émission, les signaux de synchronisation ligne et trame sont remplacés par un codage pseudo-aléatoire respectif, ensuite codé différentiel en vue modulation DPSK ; et à la réception, le décodage des synchronisations est obtenu par corrélation. 3 - Emetteur de transmission numérique d'images vidéo du type télévision, caractérisé en ce qu'il comporte: un convertisseur numérique-analogique (2) pour quantifier à n bits par points le signal vidéo analogique (SV) ; une mémoire d'image-tampon (7) alimentée à l'ouverture par la sortie du convertisseur pour stocker point par point et ligne par ligne les mots de n bits successifs d'une image; une mémoire de lecture (9) comportant des mots binaires correspondant aux signaux de synchronisation ligne (SL) et trame (ST); un circuit codeur différentiel (8) pour coder les données numériques desdites mémoires en vue d'une modulation DPSK; un modulateur DPSK (10) pour moduler une porteuse HF par le signal de modulation délivré par le codeur différentiel;; un synthétiseur de fréquences (11) pour produire différentes valeurs distinctes de fréquence (F1 à Fp) de l'onde porteuse; un générateur de clé (12) pour commander le synthétiseur et produire un changement de fréquence périodique après chaque période de durée prédéterminée égale ou multiple de la période de ligne, et pour produire les différentes fréquences sans ordre préétabli, à partir d'un code pseudo-aléatoire; un filtre accordable (13)alimenté par la sortie du modulateur DPSK et dont l'accord est commandé par le générateur de clé (12) en relation avec les fréquences d'émission successives, la sortie du filtre étant appliquée à travers un amplificateur de puissance tlb) à une antenne (17). 4 - Récepteur d'une transmission numérique d'images vidéo du type télévision par un émetteur selon la revendication 3, caractérisé en ce qu'il comporte: une antenne réceptrice (30) suivie d'un amplificateur HF (31); un filtre accordable(34) alimenté par la sortie de l'amplifi capteur HF et dont l'accord est commandé par un générateur de clé (35) identique à celui de l'émetteur; un circuit de transposition en fréquence intermédiaire de la sortie du filtre par battement dans un mélangeur (32) avec l'onde locale d'un synthétiseur de fréquence (33) analogue à celui d'émission, la sortie du mélangeur étant appliquée à un circuit amplifi -cateur limiteur (36);; un circuit démodulateur DPSK (37) alimenté par ~ l'amplifi- cateur limiteur et dont la sortie est appliquée à un circuit de restitution vidéo (41); un circuit de décodage (38) des synchronisations ligne et trame alimenté également par l'amplificateur limiteur et qui commande par une première sortie le circuit synthétiseur de fréquence à travers une logique d'acquisition(39), par une deuxième sortie le circuit générateur de clé et qui est connecté au circuit de restitution par une troisième sortie; un circuit de restitution du signal horloge de bit (40 ou 42) destiné au circuit de restitution du signal vidéo. 9 - Récepteur selon la revendication 4, caractérisé en ce que le circuit logique d'acquisition (39) comporte un compteur (45) commandé par la synchronisation ligne issue du circuit décodeur, recevant un signal local d'horloge (SH) et qui commande par sa sortie un circuit monostablé (47) pour produire une fenêtre centrée sur l'impulsion de synchronisation ligne suivante, et un circuit ET (48) alimenté par la fenêtre et la synchronisation ligne pour délivrer le signal de commande (S18) du générateur de clé (35).