^ 2004131 la présente invention se rapporte à un filtre numérique d'ordre deux servant à traiter des échantillons codés d'un signal d'entrée, les échantillons codés présentant une période de T, afin de produire des valeurs numériques qui puissent être décodées pour 5 donner une version à passage totale et égalisation des phases du signal d'entrée. Les caractéristiques de déphasage on fonction de la fréquence des éléments d'un système introduisent souvent une distorsion des signaux, les tentatives effectuées pour compenser de toiles distor-10 sions ont été réalisées en utilisant des filtres à passage total. D'une manière idéale, ces filtres présentent une caractéristique de déphasage de compensation tout en assurant un affaiblissement sensiblement invariable, l'importance de la compensation dépend "bien entendu des limitations qu'on rencontre pour la conception 15 et la construction du filtre. Afin d'obtenir une meilleure compensation, on a envisagé d'utiliser le filtrage numérique. En bref, le filtrage numérique consiste à traiter les valeurs numériques d'un signal d'entrée échantillonné et codé pour produire des valeurs numériques qui 20 peuvent être décodées afin do donner une version filtrée du signal d'entrée. Un tel filtrage présente un certain nombre d'avantages par rapport au filtrage analogique. Par exemple, on peut obtenir une plus grande précision. De plus, on peut construire une plus grande diversité do filtres, y compris des ensembles relativement 25 petits et économiques présentant de bonnes caractéristiques à basse fréquence. De plus encore, ces filtres utilisent des circuits numériques qui présentent un certain nombre d'avantages par rapport au circuit de filtrage analogique.D'abord, les circuits numériques présentent une plus grande tolérance vis-à-vis des variations de 30 valeurs des composants. Secondement, les circuits numériques ne nécessitent pas de selfs, ce qui constitue un avantage lorsqu'on utilise des circuits imprimés et intégrés. Les filtres numériques de la technique antérieure, ainsi que la théorie de leur fonctionnement, sont décrits par exemple dans : 35 (1) "Sone Practical Considérations in the Reçlizstion of linear Digital Pilters", par J.F. Kaiser, dans Proceedings of the Third Annual Allerton Conférence on Circuit and System Theory (1965) I (2) "Digital Pilters" par J.P. Kaiser,dans System Analysis by bad original. 69 07537 _2. 2004131 Digital Computer. édité par F.F. Kuo et J.F. Kaiser (J. Wiley & Sons, 1966) ; ot (3) "Digital Filtcr Design Techniques in the Frequency Domain" par C.M. Rader and B. G-old dans le numéro de Février 1967 de Proceedings - 0 f • the IEEE. D'autres références 5 sont citées dans les bibliographies qui sont incorporées à ces références. Une étude des références indiquées ci-dessus montre que les filtres numériques à passage total de la technique antérieure utilisent une série de circuits multiplicateurs et de circuits tempo-10 risateurs. Bien que le nombre de ces circuits puisse ne pas être gênant lorsqu'on construit et utilise un seul filtre ou deux filtres, ce nombre devient gênant lorsqu'il faut des quantités importantes de filtres numériques à passage total montés en cascade, par exemple pour des applications téléphoniques. Des filtres nucié-15 riques à passage total utilisant un nombre moindre de circuits multiplicateurs et de circuits temporisateurs sont "de ce fait souhaitables. Ce problème est résolu suivant la présente invention en redisposant les éléments de filtre numérique et en formant une pre-20 nière sous-section comprenant deux appareils temporisateurs montés en série dont chacun assure un retard sensiblement égal à la période T, un conducteur d'entrée étant connecté à une première extrémité de ces combinaisons en série des appareils temporisateurs, un premier conducteur de sortie étant connecté à l'autre 25 extrémité de cette combinaison d'appareils temporisateurs montés en série, et un second conducteur de sortie étant connecté à la jonction entre les appareils temporisateurs montés en série, une seconde sous-section sensiblement identique à la première, une troisième- sous-section comprenant un premier, un second et un troi-30 sième appareils d'addition, un premier multiplicateur monté entre la sortie du premier appareil d'addition et une entrée du troisième appareil d'addition et un second multiplicateur monté entre la sortie du second appareil d'addition et une- entrée du troisième appareil d'addition, ot des circuits de connexion connectant le 35 premier, le sucond et le troisième appareils d'addition de la troisième sous-section au conducteur d'entrée.et au second et au premier conducteurs de sortie, respectivement de la première sous-section et de plus, au premier et au se.cond conducteurs de sortie bad gbiginal 69 07537 _3_ 2004131 et au conducteur d'entrée, respectivement, de la seconde sous-section. Suivant un prenier aspect, la présente invention se rapporte à la réduction du nombre de sections temporisatrices nécessaires en 5 réalisant une quatrième sous-section sensiblement identique à la première et à la seconde, une cinquième sous-section sensiblement identique à la troisième sous-section et en connectant ces circuits de manière à connecter la seconde sous-section à la cinquième d'une manière semblable amla connexion réalisée entre la première 10 sous-section et la troisième et en connectant la quatrième sous-section à la cinquième sous-section d'une manière semblable à la connexion réalisée entre la seconde sous-section et la troisième. Cette disposition permet de réduire le nombre de circuits multiplicateurs en reordonnant les opérations de multiplication et d'ad-15 dition.. En particulier, les données do chaque paire d'un certain nombre de paires de données codées sont d'abord additionnées et ensuite multipliées par une constante au lieu de multiplier chaque jeu de données par une constante et ensuite d'additionner les paires de produits ainsi obtenus. Cet agencement suivant la présente in-20 vention permet de réduire le nombre de circuits multiplicateurs nécessaires à la moitié de ceux qui étaient nécessaires auparavant. Suivant la présente invention, le nombre des circuits temporisateurs est réduit en faisant partager les circuits temporisateurs par les sections de filtres combinées en cascade voisines. En par-25 ticulier, la Demanderesse a découvert que chaque jeu de données retardé qui apparaît comme sorties de la première moitié des circuits temporisateurs d'une section d'un filtre sont également présentes, bien qu'à un moment antérieur,comme sorties de la seconde moitié des circuits temporisateurs de la section qui la précède inmédiate-30 ment. Par suite, une caractéristique de l'invention réside dans le montage de la seconde moitié des circuits temporisateurs de chaque section du filtre comme première moitié des circuits temporisateurs de la section suivante du filtre. Du fait de cette caractéristique, il ne faut que n (s+1) circuits temporisateurs au lieu de 2n(s) 35 circuits, où n est l'ordre des sections et êj leur nombre. D'autres avantages et caractéristiques de la présente invention ressortiront au cours de la description détaillée qui va suivre faite en regard du dessin annexé qui donne à titre explicatif, mais BAD ORIGINAL 69 07537 . 2004131 nullement limitatif, une feras de réalisation coafome à l'invention. Sur ce dessin, La figure 1 tst un schéma -synoptique d'un filtre numérique 5 représentant une caractéristique de l'invention ; et La figure 2 est ma autre schénr. synoptique d'un filtre numé-rique comportant un certain nombre de caractéristiques de l'invention. La figure 1 représente un filtre numérique d'ordre deux 10 semblable à une version d'ordre deux à passage total du filtre représenté sur la figure 1 do l'article de IEEE. La différence entre ces filtres est le fait qu'un certain nombre de circuits multiplicateurs ont été supprimés par la présente invention. Occi s été réalisé en commençant d'abord par additionner les données 15 codées qui ont un multiplicateur commun et en multipliant ensuite-la s or'me par un nouveau multiplicateur. La description qui va suivre s'étend sur cette différence. Le filtre selon la figure 1 peut être considéré suivant l'un quelconque d'un certain nombre de points de vue. Dans la descrip-20 tion qui va suivre-, il est considéré comme comprenant deux sous-sections semblables indiquées en 11 et 12 et une autre sous-sc-ction indiquée en 13. Chacune des sous-soctions 11 et 12 comprend deux circuits temporisateurs montés en série donnant un retard sensiblement égal à la durée de la période T qui est la période dos 25 échantillons codés. Oes circuits temporisateurs sont indiqués dans la sous-section 11 par les références numériques 14 et 15. Chacune des sous-sections 11 et 12 comprend un conducteur d'entrée connecté à une première extrémité de la combinaison en série, tel que par exemple le conducteur 16 connecté à l'entrée du circuit tempo-30 risateur 14. Chaque sous-section comprend également un premier conducteur de sorti-:, connecte à l'autre extrémité de la combinaison en série et un second conducteur de sortie connecté à la jonction entre le s circuits temporisateurs, tels que par exemple les conducteurs 17 et 18 de lr seus-section 11. 35 La sous-section 13 comprend trois circuits d'addition 19, 20 et 21., un premier circuit multiplicateur 22 monté entre le circuit d'addition 19 et le circuit d'addition 20 et un second circuit multiplicateur 23 monté entre le circuit d'addition 21 et le circuit bad original 69 07537 _i;_ 2004131 d'addition 20. Les trois sous-scctions sont connectées entre elles de telle sorte que les circuits d'addition 19, 20 et 21 sont connectés au conducteur d'entrée, au prvuier ot au second conducteurs de sortie 5 de la sous-section 11, respectivement, et de plus au premier conducteur de sortie, eu conducteur d'entrée et au second conducteur de sortie de la sous-section 12, respectivement. Suivant la présente invention, les données qui apparaissent sur les seconds conducteurs de sortie des sous-sections 11 ot 12 10 sont additionnées par le circuit d'addition 21 et sont ensuite multipliées par une constante Par 1° circuit nultiplicatour 23. De même, les données qui apparaissent sur le conducteur d'entrée de la sous-section 11 et sur le premier conducteur de sortie de la sous—section 12 sont additionnées dans le circuit d'addition 19 15 et sont ensuite multipliées par une constante x.j par le circuit multiplicateur 22. Ceci se traduit par l'utilisation d'une moitié seulement du nombre de circuits multiplicateurs nécessaires pour les circuits de la technique antérieure. La figure 2 représente, sous la forme d'un schéma synoptique 20 un mode de réalisation de filtres en cascade qui comprend la combinaison de la figure 1. Ce mode de réalisation comprend également une sous-section 24 dont la fouie est identique à cellu de la sous-section 13 et qui est connectée à la sous-section 12 de la même manière que la sous-section 13 est connectée à la sous-section 11. 25 Ce mode de réalisation comprend de plus une sous-section 25 qui est identique aux sous-sections 11 et 12 et qui de plus est connectée à la sous-section 24 de la même manière que la sous-section 12 est connectée à la sous-section 13. Des paires supplémentaires de sous-sections peuvent bien entendu être ajoutées pour augmenter 30 le nombre de sections dans la combinaison en cascade. Cependant, la figure 2 comporte un nombre suffisant de sous-sections pour montrer la réduction des circuits temporisateurs qu'on obtient à l'aide de la présenta invention . En se reportant plus an détail à la figure 2, il convient do 35 noter que la sous-soction 12 fonctionne comme dernière moitié des circuits temporisateurs de la section du filtre qui comprend la sous-section 13 ot de plus comme première moitié des circuits temporisateurs de la section du filtre qui comprend la sous-section V 69 07537 _6_ 2004131 24. Cette double utilisation de la sous-seetion 12 pemet de réduire le nombre de circuits temporisateurs nécessaires. En particulier lorsque s est égal au nombre de sections de la combinaison en cascade, (deux sur la figure 2) et n est égal à l'ordre des sections 5 du filtre (égalenent deux sur la figure 2), alors les modes de réalisation de le présente invention utilisent n(s+1) circuits tenporisateurs à la place de 2n(s) circuits. Ceci se traduit par la suppression de n(s-1) circuits temporisateurs. De plus, plus l'ordre de la combinaison est faible, moins il faut de circuits 10 temporisateurs. la division, par deux du nombre de circuits multiplicateurs, qui a été décrite pour la figure 1, existe également sur la figure 2. Il va de soi que la présente invention n'a été décrite ci-15 dessus qu'à titre explicatif, mais nullement limitatif et qu'elle est susceptible de diverses variantes sans sortir de son cadre. bM3 ORDINAL. 69 07537 2004131 REVENDICATIONS 1. Filtre numérique d'ordre doux servant à traiter des échantillons codés d'ion signal d'entrée, où les échantillons codés présentent raie période- d:- 2, afin de produire dus valeurs numéri- 5 ques qui peuvent Sur: décodées pour donner une version à passage total à égalisation i- phase du signal d'entrée, caractérisé en cc qu'il comprend : 'ï.-; première sous-section (11) comprenant deux appareils temporisateurs montés en série (14 et 15) dont chacun assure un retard sensiblement égal à le période T, un conducteur 10 d'entrée (16) connecté à un... première extrémité do la combinaison en série des appareils temporisateurs, un. premier conducteur de-sortie (17) connecté à l'autre extrémité de la combinaison eii série des appareils temporisateurs, et un second conducteur de sortie (18) -connecté à la jonction entre les appareils temporisateurs montés 15 on série, une seconde sous-section (12) sensiblement identique à la première sous-section, une troisième sous-section (13) comprenant un premier (19)> un second (21) ot un troisième (20) appareils d'addition, un premier multiplicateur (22) monté entre la sertie du premier appareil d'addition (19) et une entrée du troisième 20 appareil d'addition (20) et un second multiplicateur (23) monté entre la sortie du second -appareil d'addition (21) ot une entrée du troisième appareil d'addition (20), et des circuits de connexion connectant le ï>remier, le second et le troisième appareils d'addition de la troisième sous-srction au conducteur d'entrée et au 25 second et au premier conducteurs de sortie, respectivement, de la première sous-section, et de plus au premier et au second conducteurs de sortie et au conducteur d'entrée, respectivement de la seconde sous-section. 2. Filtre numérique d'ordre deux suivant la revendication 1, 30 caractérisé en ce qu'il comprend une quatrième sous-section (25) sensiblement identique à la première et à la seconde sous-sections, une cinquième sous-section (24) sensiblement identique à la troisième sous-section, ot des circuits de connexion connectant la se- -conde seus-sectien à la cinquième d'une manière semblable aux 35 connexions réalistes entr^ la première sous-section ot la troisième et connectant la quatrième sous-section à la cinquième d'une manière semblable aux connexions réalisées 6*0