i I-a présente invention se rapporte -à un circuit séparateur ou d'isolement et plus particulièrement à un tel circuit-utilisant un condensateur de réaction pour commander l'application à l'électrode de sortie d'un composant de commutation, tel qurun 5 composant ou transistor MOS, d'une tension approximativement à l'amplitude de l'impulsion de rythme apparaissant sur sonné-lectrode d'entrée, de telle sorte que lë bruit,apparaissant sur l'électrode de sortie soit neutralisé et de façon à présenter une faible impédance de sortie. 10 Des circuits logiques à transistors MOS, tels que des circuits de conditionnement à phaseg&ultiples, sont astreints à une limitation de vitesse inhérente due à du bruit transmis par couplage capacitif à la sortie du circuit..et par suite à la capacité de sortie du circuit. Le problème pourrait être élimi-15 né si un circuit d'isolement ou de séparation à transistor MOS pouvait être interposé entre le circuit logique et sa sortie pour neutraliser "le bruit et éliminer le problème associé à la capacité de sortie. Un tel circuit séparateur serait particulièrement propre à 20 être utilisé dans un montage de conditionnement à plusieurs phases s'il pouvait avoir une basse impédance de sortie pendant 'que le signal de sortie serait au niveau de travail. Des circuits de conditionnement classiques à transistors MOS ont des impédances de sortie élevées pendant que leur signal de sortie est au ni-25 veau de travail. Un montage préféré aurait aussi la propriété de décharger le condensateur de sortie à la masse pour indiquer' un niveau de repos ou niveau de masse et pour bloquer des transistors MOS du montage quand cela serait nécessaire en vue d'un fonctionnement 30 approprié du montage. L'invention fournit un montage séparateur ayant les propriétés indiquées ci-dessus. En bref, le dispositif selon l'invention comprend un condensateur de réaction connecté entre l'électrode de sortie d'un 35 composant ou transistor MOS et son électrode de commande, une impulsion de rythme étant appliquée à sa troisième électrode. Le condensateur est chargé et déchargé conditionnellement de telle sorte que le transistor MOS est débloqué en fonction de 69 34455 2027839 2 la charge du condensateur. La tension de sortie est appliquée par réaction à travers le condensateur à l'électrode de commande ou grille du transistor pour faire passer la sortie de ce transistor à un niveau de la tension approximativement égal à 1"am-5 plitude des impulsions de rythme. En conséquence, le bruit apparaissant à la sortie est neutralisé et une basse impédance de sortie est obtenue. L'invention se propose en conséquence de fournir : -'un montage séparateur interposé entre une borne de sortie et 10 un circuit logique pour neutraliser le bruit à la sortie et réduire l'impédance dé sortie; - l'installation d'un condensateur de réaction entre la sortie d'un circuit d'isolement à transistor MOS et une électrode de commande pour commander ce transistor de façon à neutraliser la 15 tension de bruit et produire une basse impédance"de sortie. - un accroissement de la vitesse de commutation de la tension de la borne de sortie d'un circuit logique à transistor MOS par neutralisation du bruit à la borne de sortie du circuit. - un circuit séparateur dans lequel la tension apparaissant ini-20 tialement sur la grille d'un transistor MOS est amplifiée lorsque le signal de sortie de ce circuit séparateur est au niveatl de travail. - l'isolement de la grille du transistor MOS d'un circuit séparateur de la charge de sortie de celui-ci. 25 - un. montage séparateur qui commande de'manières égales le passage d'une borne de sortie aussi bien à niveau logique de travail qu'à un niveau logique de repos.- - ion circuit séparateur qui transfère par conditionnement à une borne de sortie Tin signal plus intense que celui qui est appliqué 30 à la grille d'un transistor MOS appartenant au circuit. D'autres caractéristiques et avantages de la présente invention ressortiront de la description qui va suivre, faite en regard des dessins annexés et donnant "à titre explocatif mais nullement limitatif des formes de réalisation conformes à l'in-35 vention. Sur ces dessins : - la figure' 1 représente une forme de réalisation d'un montage séparateur interposé entre une borne de sortie et un 69 34455 2027839 circuit de conditionnement logique à plusieurs phases. - la figure 2 représente un second exemple de réalisation d'un montage séparateur ayant un arrangement de conditionnement différent; et 5 - la figure 3 représente les impulsions de rythme utilisées par le montage de la figure 1. - la figure 1 représente un circuit séparateur ou d'isolement 1 à transistor MOS, connecté entre un circuit de conditionnement 2 à plusieurs phases et une borne de sortie 3- Le circuit de con-10 ditionnement 2 comprend un réseau logique 5 à deux bornes ayant des entrées logiques 6, 6' et 6", un transistor MOS 7 branché entre la borne négative -V d'une source de tension et la borne 4 du réseau logique 5, et un transistor MOS. 8 qui est connecté er>tre la borne 4 et le condensateur 10. Le condensateur.10 est utili-15 sé pour représenter la capacité de l'électrode de sortie 21 du transistor MOS 8 et du conducteur relié à cette électrode. Un signal de rythme 0-j_+2 sous forsge d'impulsions est appliqué à l'électrode de commande 9 du transistor MOS 7 et à la borne 19 du réseau logique 5. Un signal de rythme 0 est ap-20 pliqué à l'électrode de commande ou grille 11 du transistor MOS 8 et à l'électrode de commande 18 du transistor MOS 17. Le complément ^2+3 siSnal rythme est appliqué aux électrodes 16 et 20 des transistors MOS respectifs 13 et 17. Le circuit séparateur 1 comprend un transistor MOS 13 ayant 25 une grille 12 reliée à l'électrode de sortie 21 du transistor MOS 8 et à- une borne de la capacité 10. L'autre borne de la capacité 10 est reliée à la masse ou à un point à un potentiel de polarisation approprié. L'électrode 16 du transistor MOS 13 est reliée à la source d'impulsion de rythme complémentaire $2+3 e"t 30 à l'électrode 20 du transistor MOS 17. L'électrode 15 du transistor MOS 13 est reliée à la borne de sortie 3 et à l'électrode de sortie 22 du transistor MOS 17. D'après le dessin, on voit que la capacité 23 est branchée entre la borne de sortie 3 et la masse. Elle est utilisée pour 35 représenter la capacité associée aux électrodes de sortie des transistors MOS 13 et 17 et aux conducteurs qui leur sont reliés et les capacités de grille des transistors MOS constituant les 69 34455 4 2027839 étages suivants. Le condensateur ou capacité 14 est branché entre la borne de sortie 3 et l'électrode de commande 12 du transistor 13 MOS de façon à appliquer par réaction la tension de sortie à l'électrode de commande pour accroître la tension de 5 commande appliquée au transistor MOS 13 de la manière qui sera décrite ci-après. Le circuit séparateur comprend aussi un transistor MOS 17 dont la grille 18 est connectée à la source d'impulsions de rythme 02+^ dont l'électrode de sortie 22 est reliée à la borne 10 de sortie 3 et dont la troisième électrode 20 est reliée à la source d'impulsions de rythme complémentaire . Les connexions communes entre le transistor MOS 17 et le transistor MOS 13 ont été décritegfcrécédemment. On décrira le fonctionnement du montage en-considérant les 15 intervalles de phases définis par les impulsions de rythme représentées sur la figure 3. Par exemple, pendant l'intervalle 0^+2 , le transistor MOS 7 est débloqué et la capacité inhérente au réseau logique 5 est préalablement chargée. Pendant l'intervalle 02» le transistor MOS 8 est débloqué et la capacité 10, 20 ainsi que la capacité 14 sont chargées conditionnellement à une tension de l'ordre de - V. Pendant l'intervalle de temps sortie 3 est au potentiel de la masse puisque le transistor 17 est débloqué et puisque le signal est au niveau zéro ou du potentiel de la masse. Pendant l'intervalle de temps 0^, les 25 signaux d'entrée du réseau logique 5 sont évalués et, si la fonction logique accomplie par le réseau logique donne un bit de travail, la borne 19, qui est au potentiel de la masse pendant l'intervalle de temps 0^, est connectée par l'intermédiaire du réseau logique 5 et du transistor MOS 8 de façon à décharger les 30 condensâteurs 10 et 14 à la masse. Toutefois, si la fonction logique donne un bit de repos ces condensateurs restent chargés pendant l'intervalle de temps 0^„ Si les condensateurs sont chargés pendant l'intervalle de temps 0^, le transistor MOS 13 est débloqué et le reste pendant 35 1'intervalle de temps 0^ durant lequel prend le niveau négatif dans l'exemple de réalisation représentée. La variation de la tension de sartie à partir de la valeur zéro est appliquée par réaction à travers le condensateur 69 34455 2027839 ou capacité 14 de façon à accroître la tension de commande appliquée à la grille 12 du transistor MOS 13. Etant donné que la tension de commande augmente, la borne de sortie 3 est soumise à une tension égale à lramplitude de l'impulsion d'horloge 02+3* 5 Dans le cas habituel, les capacitég/lO et 14 sont chargées à une tension égale à -V plus la tension de seuil de l'un ou l'autre des transistors MOS 7 et 8 selon le processus décrit précédemment. Par exemple les capacités peuvent être chargées à environ -10 volts (en supposant une chute de tension de seuil de 5 volts.) 10 Si l'amplitude des impulsions de rythme est de -15 volts et si le condensateur 14 a une capacité beaucoup plus grande que la capacité 10, la borne de sortie peut être portée à -15 volts à cause de la réaction de la borne de sortie vers la grille. C'est-à-dire que la tension de la capacité 14 passe alors de -10 volts 15 à -25 volts tandis que la tension de sortie passe de 0 à -15 volts. En fait, le transistor MOS engendre sur son électrode de sortie un signal plus intense que celui qui apparait initialement sur sa grille. Dans le cas où la capacité 14 n'est pas beaucoup plus grande 20 que la capacité 10, la tension de réaction se divise entre les deux capacités de sorte qu'une tension de grille moins grande est produite. Par exemple, si les capacités étaient dans un.rapport tel que la capacité 14 serait chargée à -17 volts, la tension de sortie passerait seulement à -12 volts (en supposant une tension 25 de seuil de 5 volts). Dans ce cas, le transistor MO£jkmplifierait le signal de grille initial. En général, la tension engendrée sur la grille après la réaction doit dépasser la tension de sortie souhaitée'd'une quantité au moins égale à la tension de seuil. 30 Quand le transistor MOS 13 est pleinement conducteur, c'est- à-dire quand la tension de seuil est compensée,.le bruit positif apparaissant à la sortie est facilement neutralisé. En outre, puisque le transistor MOS 13 présente une résistance très'faible entre la borne de sortie et la'sourcè d'impulsion de rythme, une 35 impédance de sortie relativement basse est fournie. En conséquence, la sortie peut passer rapidement d'une tension négative à une tension réelle (potentiel de la masse) et vice-versa». En outre, line puissance adéquate est disponible sur la borne de sortie 69 34455 2027839 6 pour commander des étages suivants. Pendant l'intervalle de temps 0^ suivant, le transistor MOS 17 est débloqué de façon à porter la borne de sortie au potentiel nul (de la masse), de telle sorte que le condensateur 14 puisse 5 être déchargé complètement au cas où la fonction logique accomplie par le réseau logique 5 donnerait un bit de travail. Si le transistor MOS 17 n'avait pas été débloqué, et si la capacité 23 est faible, la capacité 14 aurait pu seulement s'être déchargée à une tension égale à la tension de seuil du transistor MOS 13. 10 En conséquence, le transistor MOS pourrait être débloqué prématurément par suite de la tension de bruit etc... et provoquer l'apparition d'un signal de sortie incorrect. Si la capacité 23 est grande, ie transistor MOS 17 n'est pas nécessaire parce qu'elle a une valeur suffisante pour absor-15 ber le courant traversant la capacité 14 quand cette dernière est déchargée à la masse. En fg.it, si la capacité 23 est grande, la borne de sortie est maintenue approximativement au potentiel de la masse jusqu'au moment où la capacité 14 atteint, après s'être déchargée, un potentiel approximativement égal à celui de 20 la masse. En outre, le transistor MOS 17 empêche le potentiel de la borne de sortie de devenir positif pendant l'intervalle de temps quand la tension de la grille 12 passe d'un niveau négatif au niveau zéro (potentiel de la masse). Sans le transistor MOS 17, 25 la tension positive pourrait être appliquée à la borne de sortie par l'intermédiaire de la capacité 14 et provoquer-ainsi un conditionnement erroné à moins que la borne de sortie ne soit connectée à une grande charge capacitive. On remarquera aussi qu'il suffit que le circuit de condi-30 tionnement logique charge et décharge les capacités 10 et 14 respectivement pendant les intervalles de temps 0^ et 0^ pour commander la tension de l'électrode de sortie. En d'autres termes, puisque la capacité 23 est déjà chargée à la tension zéro pendant l'intervalle de temps 02, il suffit de faire passer la tension de 35 la capacité 14 à la valeur zéro. En fait, la grille est isolée de la capacité 23 de l'électrode de sortie. " La figure 2 représente une variante un peu différente du montage de la figure 1 dans laquelle les impulsions de rythme 69 34455 2027839 7 01 et ^ son"t substituéeq&uï impulsions de rythme décrites en référence à la figure 1. Par ailleurs, les circuits sont les mêmes. Pendant 1'intervalle de temps 0^, les transistors MOS 7' et 5 8' du circuit de conditionnement 2' sont débloqués pour charger conditiêmnellement les condensateurs 101 et 14' à environ -Y en fonction de l'état du réseau logique 5'. En d'autres termes, si la fonction logique accomplie par le réseau donne un signal de sortie de travail, les condensateurs 10 ou capacités développent une tension nulle. Si la fonction logique donne un signal de repos, les capacités sont chargées à environ -Y. Pendant l'intervalle de temps 0^, le transistor MOS 17' du circuit séparateur est bloqué de façon à porter la borne de sortie 3 au potentiel de la masse. 15 Bien que le transistor 17 ne soit pas nécessaire dans le montage de la figure 1 quand la capacité 23 est grande, dans un système à deux phases, tel que celui qui est représenté sur la figure 2, ce transistor est nécessaire pour établir inconditionnellement un potentiel de masse (niveau logique de repos" ) à la 20 sortie pendant l'intervalle de temps 0^ . Si les capacités 10' et 14' ont été chargées pendant l'intervalle de temps 0^, pendant l'intervalle de temps 0^ le transistor MOS 13' est débloqué, lorsque le signal de sortie devient plus négatif, la tension est appliquée par réaction, par l'inter-25 médiaire du condensateur 14', de façon à augmenter la tension de commande appliquée à l'électrode de commande 12' du transistor MOS 13'. Puisque la tension de commande augmente, la tension de seuil du transistor MOS 13* est compensée de sorte que la tension de l'électrode de sortie 15' du transistor MOS 13' devient égale 30 à l'amplitude de l'impulsion de rythme 0^ P0^ les raisons qui ont été exposées en référence à la figure 1. Pour que le transistor MOS 131 reste débloqué et ait par conséquent une basse impédance de sortie, il est nécessaire que la tension de la capacité 10f, la capacité 14' (électrode 12e) 35 l'amplitude des impulsions de rythme 0^ et la tension de seuil ("7"^) des transistors MOS soient liés entre eux par l'inéquation suivante : 69 34455 8 2027839 i V12« " ^2 ^1 + Gut^ VT Si la capacité de réaction 14' est beaucoup plus grande que 5 la capacité 10', la tension entre la grille et l'électrode de sortie reste approximativement constante et égale à la valeur de la tension de sortie initiale du circuit de conditionnement 2'. Cette équation est aussi applicable au montage de la figure 1. 10 II est bien entendu, que, bien que des transistors MOS de commutation aient été représentés et décrits, on peut aussi utiliser d'autres éléments de commutation tels que des composants MRS, MNOS ou des composants à effet de champ accentué. 15 la description précédente que le potentiel de la^masse représente des niveaux logiques de repos ou "0". Dans d'autres variantes, le niveau logique "0" peut être représenté par des niveaux de tension positifs ou négatifs. Dans ce cas, les niveaux de tension de travail ou "1" apparaissant sur les électrodes de sortie 20 auraient une valeur différente,, On comprendra en conséquence que l'invention ne doit pas être considérée comme limitée aux modes de réalisation décrits et représentés, qui "n'ont été donnés qu'à titre d'exemples susceptibles de recevoir diverses variantes sans s'ecarter du cadre 25 et de l'esprit de l'invention. Il est bien entendu également que l'on a considéré dans LEGENDE DES DESSINS Figures 2 3 I! Repères A B C Entrées Impulsions de rythme Intervalles de phases 69 34455 9 2027839 REVENDICATIONS 1 - Circuit séparateur interposé entre une borne de sortie et un circuit de conditionnement logique, caractérisé en ce qu'il comprend un composant de commutation ayant une électrode de com-5 mande èorMêcïée au circuit logique, une électrode de sortie connectée à ladite "borne de sortie, et une troisième électrode connectée à une borne soumise à un signal de rythme, un moyen capacitif connecté entre la borne de sortie et l'électrode de commande pour appliquer par réaction la tension de sortie pendant 10 un intervalle préétabli du signal de rythme de façon à augmenter la tension de commande du composant de commutation jusqu'au moment où la valeur de tension de.sortie est supérieure à la tension de sortie du circuit de conditionnement logique. 2.- Circuit séparateur selon la revendication 1, caractéri-15 sé en ce que la tension de sortie est égale à l'amplitude des impulsions constituant le signal de rythme. 3 - Circuit séparateur selon la revendication 1, caractérisé en ce que la tension de commande dépasse la tension de sortie d'une quantité au moins égale à la tension de seuil du fonc- 20 tionnement du composant de commutation de façon à présenter une basse impédance de sortie. 4 - Circuit séparateur selon la revendication 1, caractérisé en ce qu'il comprend un second composant de commutation en parallèle avec le premier composant de commutation pour porter 25 la borne de sortie à un niveau logique de repos ou "0" pendant l'intervalle de temps précédant ledit intervalle préétabli du signal de rythme de façon à empêcher des transitions vers des valeurs positives de la tension développée sur la borne de sortie quand la charge du condensateur passe de ladite valeur de 30 la tension de sortie à un niveau logique "0". 5 - Circuit séparateur selon la revendication 1, caractérisé en ce que le moyen capacitif est chargé conditionnellement approximativement au niveau de tension du circuit de conditionnement logique et qu'une capacité de sortie relativement grande 35 est connectée entre la borne de sortie et une borne à un niveau logique "0", pour maintenir cette borne de sortie à un niveau logique "0" pendant le temps précédant ledit intervalle préétabli du signal de rythme quand la tension du moyen capacitif 69 34455 10 2027839 passe d'une valeur égale audit niveau de tension à un niveau logique "O". 6 - Circuit séparateur selon la revendication 1, caractérisé en ce que pendant l'intervalle de temps précédant ledit 5 intervalle préétabli, la tension de sortie du circuit de conditionnement constitue une tension de commande appliquée à l'électrode de commande pour débloquer le composant de commutation de façon à porter l'électrode de sortie à une tension égale à l'amplitude du signal de rythme pendant cet intervalle» 10 7 - Circuit séparateur selon la revendication 1, caracté risé en ce que le circuit de conditionnement comprend un moyen de charge pour charger inconditionnellement le moyen capacitif pendant un premier intervalle et pour décharger conditionne11e-ment ce moyen capacitif pendant un second intervalle, ces deux 15 intervalles étant antérieurs audit intervalle préétabli, la tension de l'électrode de sortie prenant une valeur logique "0" pendant le premier intervalle et étant maintenue à cette valeur logique "0" pendant le second intervalle, de sorte qu'il est nécessaire de charger et décharger le moyen capacitif de 20 l'électtfcde de commande pour commander la tension de ltelectrode de sortie. 8 - Circuit séparateur selon la revendication caractérisé en ce qu'il comprend un second composant de commutation connecté en parallèle sur le premier composant de commutation 25 de façon à faire prendre à la tension de sortie de l'électrode de sortie un niveau logique "0" pendant un intervalle de temps précédant ledit intervalle préétabli ;si la tension de l'électrode de commande prend le niveau logique "0" pendant le même intervalle.