La présente invention concerne un circuit de suppression des signaux parasites dans les réseaux de commutation de données binaires. Dans ce type de réseaux de commuvazion, des émetteurs de signaux et des récepteurs de signaux sont interconnectés par un ensemble de lignes. Ces lignes ont pour fonction de transférer individuellement des signaux binaires, c'est-à-dire sous la forme de deux niveaux de potentiel différent ou sous la forme d'impulsions, d'un émetteur de signaux vers-un récepteur de signaux choisi. Etant donné les variations rapides du potentiel de terre entre l'émetteur et le récepteur ou à cause du couplage inductif ou capacitif entre les lignes plus ou moins étendues du réseau de commutation, il apparats fréquemment des signaux parasites sur la ligne. Pour remèdier à cet inconvénient, on utilise généralement une transmission multifilaire, des amplificateurs différentiels étant utilisés avec un mode de réjection dans le récepteur. Cependant, il faut alors prévoir des appareils de réception chers. Dans la plupart des utilisations dans lesquelles les valeurs des tensions de bruit et des différences de potentiel de terre ne sont pas trop élevées et où le transfert d'information peut être retardé d'un court instant sans que l'information soit déformée,on connaît des dispositifs moins chers. A titre d'exemple, il est connu d'utiliser un circuit récepteur comprenant quatre circuits NON-ET etdeuxrécepteurs dans lequel les deux valeurs de signauxne peuvent autre déformées, mais dans lequel la transmission peut être impossible pendant de courtes périodes de temps (demande de brevet allemande 1.762.159). Un objet de la présente-invention consiste à prévoir un circuit de suppression des signaux parasites dans les réseaux de commutation de données binaires dans lequel seule la transmission sans faute d'une valeur de signal est importante et ou on peut se permettre une interruption courte de la transmission. Ce problème présente un intérêt là où l'information est transférée dans des registres qui ont été auparavant ramenés sans ambiguité à l'état zéro.c'es -à-dire Dar effacement. Dans ce cas. il est très impar portant qu'un O transmis ne soit paq7erreur converti en un 1 alors que le transfert d'un 1 peut être troublé par des parasites dus à des couplages d'impulsions. Suivant une caractéristique de l'invention, il es prévu un circuit dans lequel chacune des lignes transmettan des signaux binaires relie un émetteur de signaux et un récepteur de signaux par deux fils parallèles, un inverseur étant monté sur un des fils au voisinage de l'émetteur de signaux, un inverseur étant monté sur l'un ou l'autre de ces fils au voisinage du récepteur de signaux, et un circuit de porte étant prévu dans le récepteur de signaux pour vérifier la correspondance des signaux sur les deux fils de connexion. ce L'avantage principal defcircuit sur ceux de la technique anterieure tient à l'économie qu'il procure. Les inverseurs, dont on a besoin, peuvent être facilement montés très près de l'émetteur de signaux ou du récepteur de signaux de manière que les distances restantes représentent des longueurs de lignes non critiques en ce qui concerne les couplages inductifs ou capacitifs. Si les émetteurs et récepteurs à relier sont conçus en circuits intégrés, les valeurs de signaux contradictoires, peuvent satyre généralement dérivées à partir de points de circuits contradictoires, c'est-à-dire de bascules qui existent de toute façon. Si l'on utilise des techniques de circuits intégrés, on n'a pas besoin pour un inverseur supplémentaire, au moins, de phase de production supplémentaire. Le principe de l'invention tient à ce que chaque signal est transmis dans un sens sur ur fil et dans l'autre sens sur le fil dans la région où il subit 'influence des interférences (avec une interférence de type général convertissant les deux valeurs inverses en des valeurs équivalentes),et à ce que, à la station de réception, on réalise un réassemblage logique des signaux provenant des deux fils de manière qu'une paire de signaux contradictoires corresponde à une valeur de signal qui est sure de ne pas avoir été causée par une interférence,et à ce que l'autre paire de signaux contradictoires ainsi que les deux paires de signaux équivalents correspondent à la valeur de signal qui peut avoir été causée par une interférence. On suppose donc ici qu'un fil ne reçoit pas une impulsion d'inteMErence positive en même temps que l'autre fil recevrait une impulsion d'interférence négative. Suivant une autre caractéristique de la présente invention, il est prévu un circuit dans lequel les deux inverseurs sont montés sur le mdme fil et dans lequel un circuit ET relie les deux fils du coté récepteur de signaux. Dans ce circuit, on est assuré que la réception d'un 1 n'a certain ement pas été causée par un couplage parasite positif ou négatif, ou autrement dit, que les valeurs O de signal transmis sont toujours reçues-sous la forme d'un signal de valeur 0. Suivant une autre caractéristique de l'invention, l'inverseur coté émetteur est monté sur un fil tandis que l'inverseur coté récepteur est monté sur l'autre fil, un circuit NON-ET reliant les deux fils coté récepteur. Dans ce circuit, on est sur qu'un O reçu n'a pas été causé par un couplage positif ou négatif, ou,en d'autres5mots que la valeur de signal 1 transmise est toujours reçue--sous la forme d'un signal de valeur 1. Suivant une autre caractéristique de l'invention,coté récepteur, un circuit OU-exclusif supplémentaire relie les deux fils derrière le second inverseur afin d'avoir une sortie indiquant le cas d'interférence. Dans le cas d'interférence, la cause peut donc être alors cherchée après sélection et éliminée. Cependant7 dans certains cas, il suffira de prévoir de tels circuits OU-exclusifs uniquement sur les trajets de signaux les plus importants d'un réseau de commutation principal, de combiner les signaux de sortie des circuits OU-exclusifs dans un circuit OU et, en cas d'interférence, d'éviter que le réseau ne continue de fonctionner avec les signaux présentant des erreurs. D'autre caractéristiques de la présente invention apparatt- ront plus clairement à la lecture de la description d'exemples de réalisation, ladite description étant faite avec les dessins joints, dans lesquels, la Fig. 1 représente un circuit suivant l'invention avec deux inverseur sur le même fil, la Fig. 2 représente un circuit, suivant l'invention avec deux inverseurs placés sur des fils différents, la Fig. 3 représente-un circuit suivant l'invention, monté dans le récepteur de signaux , et la Fig. 4 représente un circuit suivant l'invention, dans lequel le récepteur de signaux est une bascule. Dans le circuit de la Fig. 1,les signaux binaires, c'està-dire sous la forme de potentiel de O V et 12 V, sont à transmettre à partir de l'émetteur S vers le récepteur E par la ligne L. Des couplages d'interférence positive peuvent survenir qui, au moins dans les intervalles de temps courts, engendrent un potentiel positif sur la ligne transportant la tension de O V, ce potentiel étant alors considéré comme un 1 (12 V). Le même effet d'interférence se présente quand les potentiels de terre représentés symboliquement pas EP1 --et EP2 sont soumis à des variations courtes sur certaines parties du circuit. Dans le circuit de la Fig. 1, les points A et B sont reliés par deux fils parallèles a et b. Côté émetteur S, un inverseur I1 est monté sur le fil a et côté récepteur E, un inverseur I2 est monté sur le même fil a. Coté récepteur E, derrière l'in- verseur I2, les fils a et b sont reliés par un circuit ET U1. Si un signal O est émis au point A, l'inverseur I1 délivre un signal 1 sur le fil a pendant que le signal 0 d'origine est transmis sur le fil b; côté récepteur E, l'inverseur I2 reconvertit le signal 1 provenant du point C en un signal 0, de manière que un signal O soit appliqué à chaque entrée du circuit ET U1. Le circuit ET U1 délivre un signal de sortie 1 au point B si un signal 1 est appliqué à ses deux-entrées. Si un signal 1 est transmis à partir du point A, il apparat un signal O au point C et, à travers l'inverseur I2, il apparat un signal 1 sur les deux entrées du circuit ET U1, ce qui entrasse un signal 1 au point B. Si un couplage d'interférence positive en phase affecte les deux fils a et b, un signal en phase 1 apparat au point C et D quelque soit le signal O ou 1 transmis par le point A. Ainsi dans le cas d'un couplage d'interférence positive, quelque soit le signal transmis à l'origine, l'inverseur I2 transmet un signal O au circuit ET U1, qui reçoit le signal parasite 1 sur le fil b. On a donc un signal O au point B. Dans le cas d'un couplage d'interférence négative, en phase, sur les deux fils a et b, un signal 1 transmis à l'origine du point A devient un signal O sur le fil b au point D, tandis que le signal O délivré par l'inverseur I1 sur le fil a se retrouve au point C. Dans le cas d'un signal O émis à l'origine du point A, le signal inversé 1 se transforme en signal O sur le fil a au point C alors que le signal d'origine est conservé au point D. Ainsi, -dans le cas d'un couplage d'interférence négative, quelque soit le signal transmis à l'origine, un signal 1 est transmis au circuit ET U1 qui reçoit sur le fil b le signal original 0, qui ne peut pas être influencé par un couplage d'interférence négative. Ainsi, quelque soit le signal transmis à l'origine O ou 1, un signal 1 est appliqué uniquement à l'entrée basse du circuit ET U1 dans le cas d'une interférence positive et uniquement à l'entrée haute dans le cas d'une interférence négative, alors que l'autre entrée reçoit respectivement et simultanément le signal 0. Pour chaque interférence, le point B reçoit ainsi un signal 0.Dans la suite, on prendra comme notation pour les valeurs de signal mentionné ci-dessus: n pour un signal non affecté par les parasites, + pour un signal affecté positivement et - pour un signal affecté négativement dans le cas des signaux originaux O ou 1 au point A, de manière que, à la sortie de l'inverseur I2, on obtienne la notation suivante: 12 (O,n/+/-) = 0/0/1 ; I2 (1,n/+/-) = 1/0/1 Donc la notation pour le point D sera: D (O,n/+/-) = o/l/o ; D (1,n/+/-) = 1/1/0. Ainsi, la notation pour le point B sera: B (O,n/+/-) = 0/0/0 ; B (1 ,n/+/-) = 1/0/0. Cela veut dire que la valeur de signal 1 au point B ne peut apparattre que pour des conditions non affectées par les parasites et la valeur de signal O transmise du point A ne peut jamais entre reçue comme un signal 1 au point B. I3 Dans le circuit de la Fig. 2, un inverseur/est monté sur le fil a, côté émetteur S, Côté récepteur E, un inverseur I4 est monté sur le fil b et une porte NON-ET Ni relie les deux fils a et b. Avec les notations ci-dessus, on a au point A,O ou 1, ou en détail: A (O,n/+/-) = 0/0/0 ; A (i,n/+/-) = 1/1/1, c'est-à-dire que le point A ne doit pas être influencé par les parasites.Au point F, on obtient ce qui suit: F (O,n/+/-) = 1/1/0 ; F (1,n/+/-) = 0/1/0 et au point G, ce qui suit: G (O,n/+/-) = 0/1/0 ; G (i,n/+/-) = 1/1/0. Ainsi, au point Hderrière l'inverseur 14, on obtient les signaux suivants: H (O,n/+/-) = 1/0/1 ; H (1,n/+/-) = 0/0/1. Finalement, le circuit NON-ET Ni combine les signaux des fils a et b pour donner le signal du point B, dont la notation abrégé devient: B (O,n/+/-) = O/1/1 ; B (i,n/+/-) = 1/i/i. Cela veut dire qu'un signal O ntapparaRt au point que si un signal 0 a été transmis du point A et qu'aucune interférence 'a affecté la Sransmission. D'autre part, on peut dire que, si un signal 1 est transmis du point A, on n'aura jamais un signal O au point B même avec interférence. Dans le circuit de la Fig. 3, on a prévu en plus du récepteur de signaux E de la Fig. 1 comprenant l'inverseur I2 et la porte ET U1, un circuit OU -exclusif 201, qui relie les deux fils a et b derrière l'inverseur I2 et la porte ET U1, un circuit OU-exclusif (e01, qui relie les deux fils a et b derrière l'inverseur I2. A la sortie de l'inverseur I2 toujours avec les mêmes notations, on a le signal I2 (O,n/+/-) = 0/0/1 ; I2 (I,n/+ = 1/0/1, Le signal appliqué à l'entrée basse M du circuit OU-exclusif Eo1 est alors M (O,n/+/-) = O/l/O ; M (1,n/+/-) = 1/1/0. Le circuit OU-exclusif OU E01 combine les signaux pour donner le signal: St (O,n/+/-) = 0/1/1 ; St (1,n/+/-) = o/i/l. Cela veut dire qu'un signal 1 n'apparaît à la sortie d'indication d'interférence St que si un couplage d'interférence a affecté la transmission. A l'apparition du signal 1 à la sortie St, le traitement des signaux peut être, par exemple, interrompu. Le circuit de la Fig. 4 a été prévu pour montrer que, dans de nombreux cas, le circuit de porte reliant les fils a et b n'implique pas de dépenses supplémentaires. Par exemple, la bascule FF avec ses sorties Q et Q, comme il apparat sur la figure, comporte fréquemment un circuit qui, sur l'une ou sur plusieurs de ses entrées réalise une opération logique de la forme J = J1 . J2 pour deux ou plusieurs entrées. Ces entrées peuvent autre alors directement reliées à la sortie de l'inverseur I2 ou au fil b. En principe, une telle bascule FF comporte, comme il est bien connu, une entrée d'horloge séparée T et une entrée de commande utilisée comme l'entrée de remise à zéro R , commandée de l'extérieur de manière que, pour un tel récepteur de signaux E, les conditions d'utilisation du circuit suivant l'invention sont remplies. Bisque les principes de la présente invention aient été décrits ci-dessus en relation avec des exemples particuliers de réalisation, il faut comprendre que ladite description n'a été faite qu'à titre d'exemple et ne limite pas la portée de l'invention. REVENDICATIONS 1) Circuit destiné à la suppression des signaux parasites dans les réseaux de commutation de données binaires, caract se en ce que chacune des lignes (L) transmettant les signaux binaires (0,1) relie un émetteur de signaux (S) et un récepteur de signaux (E) par deux fils parallèles (a et b), en ce qu'an inverseur (I1 ou I3) est monté sur l'un des fils (a) à proximité de l'émetteur de signaux (S), en ce qu'un inverseur (I2 ou I4) est monté sur l'un ou l'autre fil à proximité du récepteur de signaux (E) et en ce qu'un circuit de porte (g1 ou N1) relie les deux fils (a et b) côté récepteur (E) pour verifier la correspondance des signaux sur les deux fils. 2) Circuit suivant la revendication 1, caractérisé en ce que les deux inverseurs (I1, I2) sont montés sur le m!me fil et qu'un circuit ETUI relie les deux fils (a et b) coté récepteur (E). 3) Circuit suivant la revendication 1, caractérisé en ce que l'inverseur (13), côté transmetteur (S),est monté sur l'un des fils (a) tandis que l'inverseur (I4), côté récepteur (E) est monté sur l'autre fil (b) et qu'un circuit NON-Er relie les deux fils (a et b), coté récepteur (E). ') Circuit suivant l'une des revendications 1 à 3, caractérisé en ce qu'un circuit OU-exclusif (E01) relie de plus,coté récepteur (E), les deux fils (a et b) derrière 9e second inverseur (I2 ou I4) pour délivrer un signal de sortie d'indication d'interférence (St).