La présente invention se rapporte à un circuit de protection pour circuits intégrés. Les circuits intégrés sont souvent endommagés par des tensions transitoires qui surchargent un ou plusieurs dispositifs individuels contenus dans le circuit intégré, faisant ainsi fondre ou détruisant autrement le dispositif. Jusqu'à maintenant, divers dispositifs et circuits ont été employés dans des buts de protection, sur des structures de circuits intégrés afin d'empêcher leur destruction par de telles tensions transitoires. Dans le passé, des circuits à diodes et à transistors ont été utilisés pour la protection interne contre les tensions transitoires. Tandis que de tels dispositifs offrent une certaine mesure de protection des circuits intégrés o ils sont incorporés, une protection supplémentaire est souhaitable. La présente invention se rapporte à un circuit de protection qui offre une protection contre les tensions transitoires pour un circuit intégré. Le circuit de pro- tection comprend un thyristor (SCR) construit sous forme d'un dispositif à deux bornes, de préférence en tant que partie du circuit intégré qui doit être protégé. Le circuit de protection comprend une structure du type PNPN o une couche isolante recouvre la région du type N qui est entre les deux régions du type P. Une couche conductrice recouvre la couche isolante et est en contact avec la région dutype N à l'extrémité de la structure PNPN, agissant ainsi comme la porte d'un transistor MOS à canal du type P (PMOS) tout en agissant simultanément comme l'une des deux bornes du circuit de protection. Ainsi, s'il y a une tensdon transitoire qui est négative par rapport à la région du type P à l'extrémité de la structure du type PNPN, le transistor du type PMOS est mis en conduction et le circuit de protection agit comme une diode par laquelle la courant peut s'écouler sans nuire au circuit protégé. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invaTiUcn etdas lesquels - la figure 1 est une vue en coupe transversale du mode de réalisation préféré de l'invention; - la figure 2 est un modèle schématique de l'in- vention. En se référant à la figure 1, on peut y voir une vue en coupe transversale du circuit de protection 10 selon le mode è réalisation préféré de l'invention. Le circuit de protection 10 se compose d'un substrat 12, qui est en un matériau de silicium du type P dans le mode de réalisation préféré de l'invention. Une couche épitaxiée 14 du type Nforme une jonction PN 16 avec le substrat 12 du type P. Une région 18 du type P est formée dans la couche épitaxiée; 14 du type N, formant une jonction PN 20 avec la couche 14. Une région 22 du type N+ est formée dans la région 18 du type P et elle forme une jonction PN 24 avec la région 18 du type P. Une région 32 du type P+ s'étend àpartir de la surface du dispositif 10 pour un contact ohmique avec le substrat 12. La région 32 du type P+ entoure de préférence le dispositif 10. Un conducteur 34 contacte la région 32 du type P+. Une couche isolante 26 recouvre la surface- du dispositif 10. Dans le mode de réalisation préféré de l'invention, la couche isolante 26 se compose de bioxyde de silicium. Une couche conductrice 28 recouvre la couche isolante 26, recouvrant la zone o la région 14 du type N- est adjacente à la surface du dispositif 10, et recouvrant au moins partiellement la région 32 du type P+ et la région 18 du type P. La couche conductrice traverse également une ouverture 30 dans la couche isolante 26 pour venir en contact avec la région 22 du type N+. La couche conductrice 28 et le conducteur 34 se composent typiquement d'aluminium mais ils peuvent se composer de tout autre matériau apprqrIé comme un système trimétallique. En se référant maintenant à la figure 2, on peut y voir une représentation schématique 100 du circuit de protection 10 de la figure 1. Dans la représentation schématique 100, le circuit de protection comprend un transistor Q1 du type PNP, un-transistor Q2 du type NPN, un transistor à effet de champ à porte isolée à canal du type P (IGFET)Q3, et deux condensateurs C1, C2. Le transistor Q1 représente les régions 32, 14 et 18 de la figure 1, respectivement du type P, du type N- et du type P. En conséquence, l' émetteur, la base et le collecteur du transistor QI sont désignés en utilisant les repères 132, 114, et 118, respectivement, selon la représentation schématique 100. De même, le transistor Q2 représente les couches 14, 18, 22, de la figure 1, respectivement du type N-, du type P et du type N+. En conséquence, le collecteur, la base et l'émetteur du transistor Q2 sont représentés par les repères 114 ( qui est également la base du transistor Ql, 118 ( qui est également le collecteur du transistor Q1) et 122, respectivement. De même, le transistor Q3 comprend un drain 118, une source 132 et une porte 128, qui est également une borne du circuit de protection 100. Les condensateurs C1 et C2 représentent la capacité de jonction des jonctions 20 et24 du type PN de la structure de la figure 2. Les deux bornes 128, 134 de la représentation schématique 100 correspondent aux deux interconnexions en métal 28, 34 respectivement. Le circuit de protection est semblable, par son fonctionnement, à un thyristor(SCR), à l'exception qu'il est construit sous forme d'un dispositif à deux bornes qui contient un transistor IGFET à canal du type P. De même, le circuit de protection est conçu pour être dédenché soit par une haute tension entre les deux bornes 128, 134 ou par une allure élevée de changement de la tension ( dv/dt) entre les deux bornes 128, 134. En conséquence, le circuit de protection diffère d'un thyristor traditionnel parce qu'un thyristortraditionnel est un dispositif à trois bcnes qui est conçu pour éviter le déclenchement en se basant sur la tension entre son anode et sa cathode ou sur l'allure du changement de tension entre son anode et sa cathode. Dans la pratique, le conducteur 34 ( borne 134) est connecté à la masse, tandis que le conducteur 28 (borne 128) est connecté au circuit qui est conçu pour être protégé. En conséquence, si la borne 128 devient négative par rapport à la masse à une allure élevée, le circuit de protection est mis en circuit ( bornes128 et 134 électriquement connectées l'une à l'autre), forçant le courant en excès à passer vers la masse. Contrairement au dispositif de protection selon lMnvention, un thyristor traditionnel présenterait une résistance de faible valeur à travers le condensateur C2, pouvant empêcher cet allumage. Dan le cas o il y a un changement lntc]a tension à la borne 128, un très faible courant, de l'ordre des nanoam- pères, s'écoule à travers le transistor Q2 sans provoquer de verrouillage du circuit, parce que le gain en boucle total est choisi pour être inférieur à 1. Quand la tension à la borne 128 est suffisamment négative, le transistor Q3 se met en circuit, forçant le transistor Q2 à-se mettre en circuit afin de produire un gain suffisant en boucle pour gara:tir que le gain total dans la boucle sera supériewr à 1. De nouveau, le circuit de protection fera passer le courant en excès vers la masse. Afin de fabriquer le dispositif selon l'invention, on part d'un substra semi-conducteur, de préférence en silicium ( 100) du type P ayant une résistivité de l'ordre de 10 à 30 ohms-cm. On fait croître ou on tire alors une couche épitaxiée du type N d'une résistivité de l'ordre de 1000 ohms/carré sur une épaisseur comprise entre environ 10 et 12 microns. Ensuite, une couche de "photoresist" est appliquée sur la surface du dispositif. Le "photoresist" est défini en utilisant un photomasque qui est développé pour former des ouvertures par o un dopant du type P approprié, tel que du nitrure de bore, est déposé et diffusé pour former les régions d'isolement 32 du type P+. Les régions d'isolement 32 du type Pu ont une conductivité de surface de l'ordre de ohms/carré, et elles contactent le substrat 12 après diffusion. Ensuite, une nouvelle couche de "Photoresist" est appliquée et définie en utilisant un second photomas- que pour former une ouverture o la région 18 du type P sera formée. Un accepteur approprié d'impuretés est déposé ( soit directement ou par implantation d'ions), et il est diffusé pour former la région 18 du type P sur une profondeur de l'ordre de 2,1 à 2,2 microns. La région 18 du type P a de préférence une résistivité de surface de l'ordre de 200 ohms/carré. D'une façon analogue, la région 22 du type N+ est formée en utilisant un troisième photomasque et une étape photolithographique. Des donneurs d'impuretés sont déposés et diffusés pour former la région 22 ayant une résistivité de surface de l'ordre de 2-5 ohms/carré Ensuite, la couche d'oxyde 26 est tirée et les ouverture sont définies et formées en utilisant une autre étape lithographique. Enfin, une couche conductrice 28 telle qu'une couche d'aluminium est appliquée à la surface du disposi- tif. La couche conductrice 28 est définie en utiLisant une quatrième étape photolithographique, afin de compléter ainsi la formation du dispositif 10. R E V E N D I C A T I 0 N S 1. Circuit de protection pour circuits intégrés caractérisé par: (a) un substrat (12) en matériau semi-conducteur d'un premier type de conductivité; (b) une couche de semi-conducteur (14) d'un second type de conductivité sur ledit substrat (12), ladite couche ayant une surface; (c) une première région (18) dudit premier type de conductivité et s'étendant dans ladite couche (14) de semi-conducteur à partir de ladite surface, ainsi une jonc- tion PN (20) est formée entre ladite première région (18) etles parties adjacentes de ladite couche (14); (d) une seconde région (22) dudit second type de conductivité, ladite seconde région (22) s'étendant dans ladite première région (18) à partir de ladite surface, ainsi une jonction (24) du type PN est formée entre ladite seconde région (22) et ladite première région (18); (e) une troisième région (32) qui est dudit premier type de conductivité, ladite troisième région (32) s'étendant de ladite surface à travers ladite couche (14) jusqu'audit substrat (12), ladite troisième région (32) étant séparée de ladite première région (18) par une partie de ladite couche (14) qui s'étend jusqu'à ladite surface; (f) une couche isolante (26) sur ladite surface, qui s'étend au-dessus de ladite surface entre ladite seconde région (22) et ladite troisième région (32) et qui recouvre la partie de ladite première région (18) qui s'étend jusqu'à ladite surface, ladite.partie de ladite couche (14) qui s'étend jusqu'à ladite surface et au moins des parties de laditi seconde région (22) et de ladite troisième région (32) sur ladite surface; (g) un moyen (34)pour former un contact électri- que avec ladite troisième région (32); (h) un moyen conducteur (28) recouvrant ladite couche isolante (26), ledit moyen conducteur (28) recouvrant au moins des parties de ladite pemière région (18) et de ladite troisième région (32), ainsi que la partie de ladite couche (14) qui setrouve entre elles, ainsi ledit moyen conducteur (28) avec ladite couche isolante (26) et lesdites régions sous-jacentes (18, 32) et ladite couche (14) forment un transistor à effet de champ à porte isolée. (i) un moyen (30) pour produire simultanément un contact électrique avec ladite seconde région (22) et ledit moyen conducteur (28). 2. Circuit selon la revendication 1, caractérisé en ce que le substrat (12) précité a une conductivité du type P. 3. Circuit selon la revendication 2, caractérisé en ce que la couche (14) précitée est une couche epitaxiée de conductivité du type N, la première région (18) précitée est de conductivité du type P et la seconde région (22) précitée est de conductivité du type N. 4. Circuit selon la revendication 3, caractérisé en ce que le substrat (12) précité est formé de silicium. 5. Circuit selon la revendication 4, caractérisé en ce que la couche isolante (26) précitée se compose de bioxyde de silicium. 6. Circuit selon la revendication 5, caractérisé en ce que le moyen conducteur (28) précité se compose d'une couche de métal recouvrant la couche de bioxyde de silicium (26) précitée. 7. Circuit selon la revendication 6, caractérisé en ce que la troisième région (32) précitée est une région du type P très dopée qui s'étend de la surface de la couche (14) précitée jusqu'au substrat sous-jacent (12) du type P précité.