La présente invention concerne une mémoire semi-conductrice permanente. On connait dans l'art des ensembles de matrices pour réaliser des capacités de mémoire et de logique. Un ensemble matriciel comprend habituellement, un premier ensemble de conducteurs électriques, un second ensemble de conduc-5 teurs électriques, et des éléments ou cellules qui réalisent l'interconnexion entre le premier et le second ensembles de conducteurs. Comme exemple, plusieurs lignes horizontales et verticales peuvent être connectées en des points de croisements sélectionnés par des cellules, tels què des diodes ou des condensateurs pour réaliser une connexion électrique entre les conducteurs horizon-10 taux et verticaux formant les croisements. Une utilisation de telle matrice dans l'industrie des ordinateurs est une mémoire permanente, c'est-à-dire une mémoire que l'on peut lire mais dans laquelle on ne peut réaliser aucune incription. Dans les mémoires permanentes du type matriciel on peut considérer chaque point de croisement comme empla-15 cernent de bit, une connexion par cellule au point de croisement représentant un état, tel qu'un "un" binaire, et l'absence d'une connexion au point de croisement représentant un état opposé, tel qu'un "zéro" binaire. Un mot, formé de plusieurs bits binaires, peut être lu par l'application d'un courant ou potentiel sur l'un des premiers groupes de conducteurs et par la détection 20 des potentiels ou courants de réponse sur toute ou une partie de l'autre groupe de conducteurs qui "croisent" le premier groupe de conducteurs. La quantité détectée différera selon que les lignes sont connectées par des cellules à la ligne excitée ou non. Comme cité ci-dessus, les exemples de cellules peuvent être des conden-25 sateurs et des diodes. La difficulté avec de telles matrices est que le fabricant de matrices doit réaliser des matrices différentes pour chaque client dont les nécessités d'information sont différentes. Par exemple, il est des plus probable que deux utilisateurs de matrice de mémoire permanente devront lettre en mémoire des informations différentes dans leur mémoire permanente 30 respective. Puisque les interconnexions de cellule déterminent le contenu de données de la mémoire permanente, on devra fabriquer un dispositif différent pour chaque client. Il serait préférable d'obtenir une mémoire permanente dans laquelle le choix des connexions aux points de croisements puissent être réalisé après 35 fabrication. Une telle mémoire est effectivement une mémoire permanente "à écriture unique". De tels dispositifs ont été proposés dans l'art antérieur. Un tel dispositif de l'art antérieur considère l'utilisation d'une diode en série avec un fusible à chaque point de croisement. On peut programmer ou altérer la matrice en brûlant sélectivement le fusible dans les endroits où 48 un point de croisement "sans connexion", est désiré. 70 33133 2 2063161 Dans la technologie à état solide, les fusibles de la combinaison fusible-diode étaient constitués de bandes d'aluminiuti minces et nécessitaient des courants élevés' pour les brûler. Les courants importants nécessaires pour leur destruction ont rendu les dispositifs à fusible non satisfaisants pour 5 les mémoires à circuit intégré à échelle importante. Les mémoires à circuit intégré à échelle importante, comprenant un grand nombre d'emplacements de bits, comportent un circuit de .décodage faisant partie de la structure intégrée pour l'adressage des lignes de mot et de bit. Les circuits à diode intégrée ne peuvent pas supporter les courants importants nécessaires pour 10 la destruction d'un fusible. Une autre tentative a été d'utiliser des jonctions PN polarisées inversement, connues autrement comme diodes en opposition, comme les cellules d'une matrice programmable ; Il a été tenté d'altérer une cellule donnée par destruction de la jonction de la diode- polarisée inverse. Une cellule 15 avec une diode détruite forme un trajet électriquement conducteur au point de croisement en opposition à la barrière non conductrice formée par les diodes en opposition. Pour des raisons décrites ci-après, il s'est révélé que cette dernière tentative était ni satisfaisante, ni utilisable pour les mémoires de circuit intégré à échelle importante. 20 Selon la présente invention on réalise une mémoire permanente à écriture unique, comprenant des cellules qui peuvent être altérées de façon prévisible. En outre, selon la présente invention on réalise une cellule altérable pour être utilisée dans une matrice, cellule qui puisse être facilement altérée par des potentiels et courants de niveaux relativement faibles. La cellule 25 est formée d'une paire.de diodes en opposition formées monolithiquement ayant des potentiels de claquage inégaux et comprenant un contact métallique connecté directement à la région du semi-conducteur formant la partie commune des dites diodes monolithiques en opposition. On a découvert que la cellule à diodes en opposition proposée par l'art 30 antérieur n'est pas satisfaisante pour être utilisée corrme mémoire permanente à écriture unique. Premièrement, une destruction complète de la barrière p-n par le procédé de. claquage thermique utilisé dans l'art antérieur nécessite l'application de quantités relativement importantes d'énergie à la cellule. Les nécessités 35 importantes de courant de "destruction" limitent de façon importante la densité de bit du bloc. Par exemple, en supposant une densité raisonnable de 512 bits de mémoire, [environ 2000 composants) sur un bloc de 3,05 mm par 3,05 mm, le courant le plus important que l'on peut utiliser est d'environ 200 ma. Ce courant est insuffisant pour la destruction de la jonction p-n dans l'une des 40 diodes en opposition de l'art antérieur, mais plus que suffisant pour créer 70 33133 3 2063161 un court-circuit dû à un alliage métal-semi-conducteur dans la jonction selon la présente invention. Deuxièmement la destruction d'une cellule sélectionnée dans la matrice peut être évitée par des trajets parasites créés en partie par les cellules 5 précédemment détruites et fournissant un autre trajet électrique entre les lignes horizontales et verticales sélectionnées. Le problème des trajets parasites est surmonté en réalisant les diodes de la paire de diodes de telle sorte que la diode qui doit être détruite ait un potentiel de claquage inférieur à celui de la diode qui ne doit pas être détruite. 10 D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés à ce texte, et qui représentent des modes de réalisations préférés de celle-ci. La figure 1 est un diagraimie d'une matrice à diodes. La figure 2 représente un diagramme d'une partie de la matrice de la 15 figure 1 et illustre un problème surmonté par la présente invention. La figure 3 représente un graphique du potentiel en fonction du temps, quand le potentiel traverse une diode polarisée en inverse durant sa destruction. La figure 4 représente une vue latérale en coupe d'un exemple spécifique 20 de cellule semi-conductrice pouvant être détruite. La figure 5 représente la vue de dessus de la cellule de la figure 4. La figure 6 représente une vue de dessus d'une partie d'un dispositif de circuit monolithique comprenant plusieurs cellules destructibles et les interconnexions entre elles. 25 La figure 7 représente une vue latérale en coupe d'une partie de la figure 6 qui comprend une connexion inférieure. La figure 8 représente schématiquement l'utilisation de cellules destructibles comme partie d'une" mémoire permanente à écriture unique. La figure 9 représente une vue latérale en coupe d'une cellule destruc-30 tible comprenant une résistance fusible. Une matrice de diode en opposition à 12 bits représentée dans la figure 1 illustre le montage d'une cellule d'une mémoire permanente. La matrice est formée de 4 lignes de bits BQ - B3, de trois lignes de mots WQ - W2 et de douze cellules connectées chacune entre une ligne de bits et une ligne de 35 mots. On identifie ici les cellules par les lignes auxquelles elles sont connectées, par exemple, la cellule contenant les diodes D^ et D^ est identifiée comme la cellule Bqwq ou cellule 00. Les diodes en opposition évitent la conduction entre les lignes de mot et de bit à condition que le potentiel appliqué soit inférieure au potentiel '' -iodes polarisées en inverse. On a découvert que la 70 33133 4 2063161 diode polarisée en inverse peut être court-circuitée en lui appliquant un courant de niveau relativement bas. Ce phénomène appelé fusion, peut être appliqué sélectivement aux cellules par application d'un potentiel ou courant de fusion entre ou à une ligne de mot et une ligne de bit. En supposant que la 5 cellule 21 soit choisie pour la destruction et que la polarité du signal appliqué soit telle que la diode D14 soit polarisée en inverse, la diode D14 sera détruite et ainsi un trajet très conducteur sera réalisé entre W1 et B2 dans la direction directe de la diode non détruite D13. On peut maintenant dire que la cellule 21 représente un état qui est 10 opposé à l'état qu'elle occupait précédemment. Les deux états peuvent être détectés dans une matrice classique par application d'un potentiel ou courant à une ligne connectée à la cellule et en détectant la modification dans le courant ou potentiel dans l'autre ligne connectée à cette cellule. Une matrice du type ainsi décrit peut agir comme une mémoire permanente à écriture 15 unique. Comme indiqué ci-dessus, l'un des problèmes de l'art antérieur dans l'utilisation des diodes en opposition d'une matrice était dû aux trajets paraiites qui peuvent éviter la destruction de la diode sélectionnée et entraîner la destruction des diodes directes dans une cellule non sélectionnée. On 20 illustre ce problème dans la figure 2 qui représente une matrice partielle comprenant quatre cellules 21, 31, 22 et 32. On suppose que la polarité des potentiels et courants appliqués est telle que les diodes n'ayant que des nombres pairs sont les diodes polarisées en inverse, et que les diodes ayant des nombres impairs sont les diodes polarisées dans le sens direct. Les 25 court-circuits au travers des diodes D14 dans la cellule 21 et D24 dans la cellule 32 indiquent que les cellules 21 et 32 ont déjà été "écrites". On suppose que l'on désire maintenant réaliser l'écriture dans la cellule 31. Comme décrit ci-dessus on éalise cela en appliquant la quantité électrique correcte entre les lignes et B3 pour détruire la diode D16. On peut voir 30 qu'un autre trajet entre et existe et quiest : la diode 013, la ligne B2, la diode 22, la diode D21, la ligne W2 et la diode D23. En conséquence, le potentiel de polarisation inverse appliqué à la diode D21 est le même que celui appliqué à la diode cible D1B à l'exception des petites chutes de potentiel directes des diodes D13 et D23. En conséquence, la diode D21 peut 35 être altérée de façon permanente même si cela n'est pas désirable. On résout le problème des trajets parasites selon la présente invention en faisant de telle sorte que les diodes de la cellule qui doivent être détruites aient des potentiels de claquage inférieurs à ceux de celles qui ne doivent pas être détruites. Par exemple, un potentiel de claquage de sept volts pour 40 les diodes à numéros pairs de la figure 2 et un potentiel de claquage de 20 70 33133 5 2063161 volts pour les.diodes de numéros impairs de la figure 2 assurera que dans la situation décrite ci-dessus, la diode D16 seule sera détruite. L'autre problème important rencontré dans les matrices à diodes en opposition de l'art antérieur, comme décrit brièvement ci-dessus, vient des grandes 5 quantités d'énergie nécessaires pour détruire la jonction p-n de la diode polarisée en inverse. On a trouvé qu'une énergie de niveau relativement faible peut court-circuiter une jonction p-n planaire. On a découvert que lorsqu'une énergie suffisante, par application de courant ou de potentiel, est appliquée à la diode durant un temps suffisant, un alliage métal semi-10 -conducteur se forme sur la surface du matériau semi-conducteur, mais au- dessous de la couche de recouvrement d'oxyde et relie les parties métalliques des deux côtés de la jonction ce qui court-circuite la jonction. On a utilisé des courants bien au-dessous de 200 ma pour détruire des diodes de cette façon avec des durées du domaine de la milliseconde. On a réalisé cela en 15 envoyant de force un courant à travers la diode en inverse et ce, par un générateur de courant et en laissant supporter le potentiel à la diode. Le potentiel passe du potentiel de claquage d'approximativement 7 ou 8 volts à un potentiel inférieur à un volt en quelques millisecondes. Une inspection visuelle des photomicrographies des jonctions détruites montre une connexion 20 du type métallique qui se développe entre les parties métalliques. On pense que le courant appliqué à la diode chauffe la diode dans la zone de la jonction à la température eutectique du métal semi-conducteur entrainant un alliage atomique du métal et du semi-conducteur. Les graphiques du potentiel au travers des diodes, durant la destruction 25 apparaissent comme les graphiques du potentiel de "destruction" en fonction du temps représentés dans la figure 3. Des observations suggèrent ce qui suit. La zone 1 du graphique représente le potentiel de claquage de jonction qui est d'environ sept volts pour les. diodes utilisées. Dans la zone 2 du graphique le chauffage du matériau semi-conducteur se fait de façon intrinsèque et dans 30 la zone 3 la formation d'alliage métal-semi-conducteur se produit. Dans la zone 4 l'alliage métal semi-conducteur établit une liaison entrainant un court-circuit entre les parties métalliques. On a aussi observé que le temps de destruction diminue avec la distance entre les parties métalliques, et ainsi dans une réalisation préférée de la cellule de la présente invention, la 35 séparation des parties métalliques est aussi petite que le permettent les tolérances de fabrication. On représente une réalisation préférée de la cellule altérable de la présente invention dans les figures 4 et 5 qui représentent respectivement des vues latérales et de dessus de la même cellule. 40 Un substrat semi-conducteur p- 48 comprend une région de "sous-collecteur" 70 33133 6 2063161 n+ 46 qui est sousjacent aux deux diodes de la cellules. Le sous-collecteur n'est pas nécessaire mais comme cela est bien connu dans l'art, améliore les caractéristiques du dispositif. Une couche épitaxiale n 50 est formée sur le substrat p- 48, et la cellule est isolée électriquement {intérieurement) des 5 autres éléments du même bloc par une région d'isolement de type p+ 44. Deux régions p 38 et 42 formées par diffusion dans la.couche épitaxiale 50, forment les diodes en opposition du fait des frontières p-n créées. Dans le but de diminuer le potentiel de claquage inverse de l'une des diodes on forme une région n+ 40 dans la couche épitaxiale 50 entre les deux régions p 38 et 42, 10 et qui touche la région p38. Le fait que la région n+ 40 touche la région p 38 entraine un potentiel.de claquage inverse dans la barrière pn* qui est inférieure au potentiel de claquage inverse de la barrière p-n formée par chacune des régions p 38, et 42 et la région épitaxiale 50. Le matériau semi-conducteur est de préférence du siliciun mais d'autres 15 sont aussi convenables, comme le reconnaîtront les spécialistes de l'art. Un revêtement isolant 30, tel que du dioxyde de silicium recouvre la surface du bloc et on y réalise des trous dans le but de contacter le matériau semi-conducteur avec des conducteurs métalliques dans des conditions appropriées Le métal 34 formant une ligne de bit, est en contact avec la région p 38 j 20 le métal 36 formant une ligne de mot est en contact avec la région p 42 ; un métal 32 entre en contact avec la région de conductivité de type n, et plus spécifiquement avec la région n+ 40. Le métal est de préférence de l'aluminium mais on peut utiliser d'autres métaux tels que aluminium-cuivre ou or. Pour, la sélection des matériaux semi-conducteurs et des métaux, convenables, 25 un critère supplémentaire au critère classique utilisé dans le procédé de sélection de réalisation du circuit intégré nécessite que la température eutectique du métal-semi-conducteur soit inférieure au point de fusion, soit du métal, soit du semi-conducteur. On définit ici le métal 32 cormie métal libre, contact métallique libre, 30 ou partie métallique libre. La désignation "libre" signifiant que le métal appliqué à la région n+ n'est pas connecté à d'autres éléments de circuit du bloc. Par exemple, la ligne de bits 34 doit être connectée à un groupe de diodes et à des détecteurs d'amplification et à d'autres circuits ; la ligne de mots 36 doit être connectée à un groupe de diodes et un circuit de com-35 mande de mots et probablement à d'autres circuitsOn applique le potentiel ou le courant de destruction aux lignes de bit et de mot. Le métal libre 32 est utilisé dans le but de réaliser une borne pour la connexion d'alliage aluminium-silicium formée durant le procédé de destruction, et il agit comme un fournisseur d'atome d'aluminium pour la formation de l'alliage aluminium-si-40 licium. 70 33133 7 2063161 Dans la figure 5 les régions épitaxiales p, n+ et n sont délimitées par des lignes pointillées. Les carrés apparaissant sur le métal 32, 34 et 36 désignent les trous de contact à travers le revêtement d'oxyde 30. Dans un exemple spécifique la distance entre la métallisation du trou de 5 contact pour la région n+ 40 et la région p 38 est de 0,635 mm et la concentration de dopant des régions conductrices sont comme suit : 19 diffusion p — 10 atomes de bore/cc 21 diffusion N+ — 10 atomes de phosphore/oc 21 diffusion p+ — 10 atomes de bore/cc 16 10 épitaxial N — 10 atomes d'arsenic/cc 21 sous-collecteur N+ — 10 atomes d'arsenic/cc On a trouvé qu'un dispositif ayant les caractéristiques décrites était détruit Cdans ce cas passait de B volts à moins de 1 volt) en environ 1 à 10 millisecondes sous un courant de 100 milli-ampères, le courant étant appliqué 15 par un générateur de courant constant.Un connecteur d'alliage aluminium-silicium relie les parties métalliques 34 et 32 au-dessous du revêtement d'oxyde 30 et court-circuite la jonction p-n+. On doit remarquer que la diode n'est pas détruite au sens où une jonction p-n ou p-n+ n'existe plus. Cependant, puisqu'elle est court-circuitée elle ne sert plus comme barrière pour l'écou-20 lement de courant entre les lignes de mot et de bit. On représente sur la figure 6 un exemple d'une partie d'une matrice monolithique intégrée formée de plusieurs cellules et de leursinterconnexions respectives. Là vue de dessus de la partie représentée de la matrice monolithique ne représente que 8 cellules 5Qa-50h mais il est apparent que 25 beaucoup plus de cellules peuvent être disposées avec le même schéma. Les cellules 50a-50h sont identiques aux cellules représentées dans les figures 4 et 5. On utilise les indices a~h pour représenter les caractéristiques identiques des cellules 50a à 50h et ainsi on omettra dans la description les indices et l'on décrira les cellules collectivement à l'aide du numéro de 30 référence uniquement. Les cellules 50 comprennent des connexions de métallisation 52a, 54a et 56a qui sont respectivement connectées aux régions p, n+ et p. La diode en "inverse" ou diode destructible est formée par les régions semi-conductrices auxquelles les métallisations 54a et 56a sont connectées. Le dessin représente aussi la ligne de mot ou ligne de métallisation hori-35 zontale 70 et 72 et la ligne de bit ou ligne de métallisation verticale 80, 82, 84, 86. Chaque ligne de métallisation de bit est connectée à une colonne de cellule et chaque métallisation de ligne de mot est connectée à une rangée de cellules. Par exemple, la ligne de bit 80 est connectée aux cellules 50b et 50g [ et aussi aux autres cellules de la même colonne non 40 représentées) par la métallisation 56b et 56g. La ligne de mot 70, par exemple 70 33133 8 2063161 est respectivement connectée aux cellules 50a, 50b, 50c et 50d. Une connexion inférieure connecte la métallisation de ligne de mot sur les côtés opposés des lignes de bit. Cela permet l'utilisation d'une couche unique de métallisation pour les lignes de bit et de mot malgré la caractéristique de croisement 5 de la configuration. Les interconnexions inférieures sont connues dans l'art et sont formées habituellement d'une région de matériau semi-conducteur dopée de façon à être relativement très conducteur.La métallisation est en contact avec la région dopée sur ses extrémités opposées. Une vue latérale en coupe d'une partie monolithique de la figure 6 10 qui représente la connexion inférieure est représentée sur la figure 7. Une région p+ 98 est formée par diffusion de matériau dopant au-dessus du sous-collecteur n+ 92. Une diffusion d'isolement p+ 94 isole la région de la connexion par passage inférieure du reste de la structure intégrée. Toutes les diffusions sont réalisées dans la couche épitaxiale n 96, à l'exception de la 15 diffusion du sous-collecteur qui est réalisé dans le substrat p- 90. Le sous-collecteur empêche la prolongation de la connexion inférieure 96 vers le substrat p- et permet ainsi la formation de la région inférieure p + 98 et la réalisation de la diffusion d'isolement p + 94 en une seule étape dans la procédure de fabrication. 20 La métallisation de ligne de mot 70 se prolonge à travers les trous de contact et contacte la région inférieure 98. Ainsi, une ligne de mot conductrice continue va de la partie de métallisation droite 70 à travers la région 98 vers la métallisation gauche 70. A l'exception des trous de contact la surface de la région 98, aussi bien que la surface de la structure intégrée 25 est recouverte d'un oxyde isolant 30. Les lignes de bit 80 et 82 croisent la ligne de mot 70 sur la région de passage inférieure et en sont isolées électriquement par l'oxyde 30. La séquence de formation de la matrice représentée dans la figure 6 et qui comprend les dispositifs représentés dans les figures 4, 5 et 7 est 30 comme suit : on part d'un bloc semi-conducteur p- j on diffuse les régions sous-collectrices n+ pour les zones de cellule et les zones par passage inférieur, on fait croître une couche épitaxiale n sur le substrat, on fait diffuser les régions d'isolement et de passage inférieur P+, on diffuse les régions P, puis les régions n+ des cellules son oxyde la surface et on 35 réalise les trous de contact dans l'oxyde ; on forme la configuration métallique de surface. Chacune des étapes ci-dessus peut être réalisée selon des techniques de fabrication, bien connues. Comme un spécialiste de l'art le comprendra, la structure monolithique ou intégrée comprendra aussi des circuits de commande, de détection et de 40 décodage sur le mime bloc. Comme ces types de. circuits sont bien connus dans 70 33133 9 2063161 l'art, et en outre puisque la forme spécifique du circuit ne fait pas partie de la présente invention, on ne la décrira pas en détail ici. Un diagramme schématique partiel d'une disposition du circuit des éléments formés sur un bloc est représenté dans la figure 8, pour une matrice de 16 x 16 lignes. 5 La matrice est formée de 16 lignes horizontales ou lignes de mot et de 16 lignes verticales ou lignes de bit. Une connexion par cellule existe à chaque point de croisement de lignes de mot et de lignes de bit mais on ne les représente pas afin de ne pas surcharger le dessin. Chaque ligne de mot est connectée à un circuit de commande 81 qui fonctionne lorsqu'il 10 est conditionné pour connecter la ligne de mot respective à une masse ou à potentiel relativement positif. On choisit une ligne de mot à l'aide d'un code binaire à quatre bits qui est appliqué à partir d'une alimentation extérieure au dispositif de décodage 83. Ce dernier dispositif conditionne le circuit de commande de mot connecté à la ligne adressée. 15 Chacune des 16 lignes de bit du groupe est connectée à un circuit amplificateur de détection 87 par l'une de ses extrémités et à l'une des portes respectives 89 par l'autre de ses extrémités. On sélectionne une ligne de bit particulière à l'aide d'une adresse binaire à quatre bit appliquée extérieurement qui provient d'un circuit de décodage 91. La sortie du circuit de 20 décodage 91 conditionne la porte 89 qui est connectée à la ligne de bit adressée, ce qui connecte la ligne de bit adressée aux bornes - V0 et I„. □ c Afin de détruire la diode en inverse à l'intersection de la ligne de bit x et de la ligne de mot y, les adresses x et y sont appliquées respectivement au circuit de décodage 91 et au circuit de décodage 83 et un généra-25 teur de courant constant qui engendre 100 milliampères est connecté à la borne Iç. Comme représenté, l'écoulement de courant positif se fait dans la direction allant de la ligne de mot à la ligne de bit. La diode en inverse est détruite et on obtient ainsi une connexion libre entre la ligne de mot Y et la ligne de bit x dans une direction. 30 Pour la lecture, une ligne de bit et une ligne de mot sont adressées et un potentiel négatif de niveau relativement faible est appliqué à la borne - Va. Le signal détecté par l'amplificateur de détection 87 indique si D la cellule adressée contient une diode détruite ou non, ce qui peut être interprété comme un "un" binaire ou un "zéro". 35 L'arrangement particulier représenté dans la figure 8 n'est pas exclusif, et les spécialistes pourront découvrir d'autres arrangements semblables. On a découvert en outre qu'il n'est pas nécessaire que le dispositif destructible de la cellule soit une diode, elle peut être une région d'un 40 matériau semi-conducteur à résistivité relativement haute dans laquelle on 70 33133 10 2063161 réalise les contacts de bit et de métal libre. On représente dans la figure 9 un exemple d'une cellule à "résistance" destructible. Comme représenté, une couche épitaxiale n 102 est formée sur un substrat p- et le dispositif de cellule est isolé du reste de la structure intégrée ou monolithique à l'aide 5 d'une région d'isolement diffusée p+ 106. Une région p 104, formée par diffusion de bore par exemple, dans la région épitaxiale 102, forme la résistance. Une partie métallique 108 forme une connexion avec une ligne de bit et une partie métallique 112 forme une connexion à une ligne de mot. Le métal 108 est connecté, par le trou de contact dans le revêtement d'oxyde 114 à 10 la région p 107 et pour la réalisation décrite, doit être polarisé : ar un potentiel positif. Le métal 112 est connecté, par le trou de contact du revêtement d'oxyde 114, à la région p 104. La partie métallique libre 110 est en contact avec la jonction d'une région n+ 105 et la région p 104 ce qui court-circuite la jonction. La région n+ 105 peut être formée par diffusion 15 d'impuretés dans le matériau semi-conducteur. Le but de la région n+ est de réaliser un contact entre la partie métallique 110 et la région épitaxiale 102. Pour la destruction on applique un courant suffisant, dans le sens direct de la diode de la cellule, pour chauffer la zone autour des contacts métalliques 110 et 112 ce qui entraine la formation d'un alliage métal-semi-conducteur 20 et interconnecte les contacts 110 et 112.La cellule détruite aura une résistance totale très inférieure à celle d'une cellule non détruite et ces deux états peuvent facilement être détectés. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins, les caractéristiques principales de l'invention, appliquées à des modes 25 de réalisation préférée, il est évident que l'homme de l'art, peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention. 70 33133 n 2063161 REVENDICATIONS 1. Cellule semi-conductrice dont l'état ne peut être modifié qu'une seule fois du genre comprenant un corps de matériau semi-conducteur comportant un substrat d'un premier type de conductivité, une couche d'un deuxième type de conductivité située sur le substrat et deux régions du premier type de 5 conductivité s'étendant dans ladite couche à partir de sa surface libre, ces deux régions étant séparées par une partie de ladite couche du deuxième type, caractérisée en ce qu'elle comporte en outre une première et une seconde bandes métalliques situées respectivement en contact électrique et physique avec les deux dites régions du premier type de conductivité et une ! 10 bande métallique libre en contact avec ladite couche du deuxième type de conductivité, cette bande étant positionnée entre les deux premières bandes métalliques. 2. Cellule semi-conductrice selon la revendication 1, caractérisée en ce que la couche du second type de conductivité comporte une région ayant une 15 plus forte concentration d'impureté que le reste de ladite couche, cette région s'étendant à partir de la surface de ladite couche et pénétrant la région du premier type de conductivité, qui est en contact avec la seconde bande métallique, ladite bande métallique libre étant elle-même en contact avec cette région. 20 3. Cellule semi-conductrice selon la revendication 2 caractérisée en ce que les dites régions du premier type de conductivité sont du type de conductivité p et la région du second type de conductivité est une région du type de conductivité n. 4. Mémoire semi-conductrice monolithique du genre à programme permanent 25 comportant : un corps semi-conducteur, plusieurs lignes de mots électriquement conductrices situées sur ledit corps, plusieurs lignes de bit électriquement conductrices situées sur ledit 30 corps,caractérisée en ce qu'elle comporte : plusieurs cellules électriques dont l'état ne peut être modifié qu'une seule fois, chacune ayant,, avant la modification permanente^une caractéristique tension/courant très différente de la caractéristique tension/courant apparaissant après la modification de l'état de la cellule, et chaque cellule 70 33133 12 2063161 étant d'autre part connectée entre une ligne de mot et une ligne ce pour former une matrice de cellules, des moyens, qui en réponse à des données cocées d'adresse peuvent modifier de façon permanente les cellules choisies, et 5 des moyens qui en réponse à d'autres données d'adresse codées peuver-, lire la condition de l'état modifié ou non des cellules adressées. 5. Mémoire selon la revendication 4 caractérisée en ce que chacune des cellules comprend deux diodes en opposition, la première diode ayant une 10 tension de claquage inverse différente de celle de la seconde diode. 6. Mémoire selon les revendications 4 ou 5, caractérisée en ce que les dites cellules sont du type défini dans l'une qufelconque des revendications 1à 3 et en ce que les cellules sont connectées entre une ligne de mot et une ligne de bit par l'intermédiaire de liaisons électriques s'étendant depuis ces 15 dites lignes jusqu'aux première et seconde bandes métalliques. 7. Mémoire semi-conductrice selon la revendication 6 caractérisée en ce que certaines des cellules comportent en outre un alliage métal semi-conducteur reliant ladite bande métallique libre à ladite seconde bande métallique, cet alliage étant situé à la surface dudit matériau semi-conducteur. 20 0. Cellule semi-conductrice ou mémoire semi-conductrice selon l'une quelconque des revendications précédentes, caractérisée en ce que le matériau semi-conducteur est du silicium et en ce que les bandes métalliques sont de l'aluminium. 9. Procédé pour modifier de façon permanente la caractéristique de l'impédan-25 ce d'un dispositif semi-conducteur, ce dispositif semi-conducteur ayant au moins un premier et un second contacts métalliques situés sur une de ces surfaces, caractérisé en ce que : on fait passer à travers ledit dispositif un courant ayant une amplitude suffisante, et ce,pendant un temps suffisant pour créer un alliage 30 métal-semi-conducteur reliant les dits premier et second contacts métalliques situés sur la surface du semi-conducteur, puis on enlève ledit courant- 10. Procédé selon la revendication 9, caractérisé en ce que le dispositif semi-conducteur renferme une première jonction p-n s'étendant sur sa surface, 35 et comporte d'autre part, un troisième contact métallique situé sur la sur- BAD ORIGINAL 70 33133 13 2063161 face du dispositif semi-conducteur et ce, sur la région du type de conductivité opposé à celui de la région où sont situés les premier et second contacts métalliques, et en ce que, pour faire passer le courant, on relie un générateur de courant aux dits premier et troisième contacts métalliques 5 dans un sens tel que la première jonction p-n soit polarisée en direct. 11. Procédé selon la revendication 10, caractérisé en ce que le courant fourni par le générateur de courant est inférieur à 200 milli-ampères. 12. Procédé selon la revendication 11, caractérisé en ce que le courant est fourni pendant un temps de 10 milli-secondes maximum.