La présente invention se rapporte à l'enregistrement d'information numérique binaire ou données numériques binaires destinées à être utilisées dans des calculatrices électroniques, et plus particulièrement à un procédé et à des moyens nouveaux-et amélio-5 rés pour coder et décoder de telles données ou information en fonction du temps ou par l'intermédiaire d'un moyen produisant des variations d'amplitudes et de base de temps. Pour donner ion exemple pratique d'application du procédé de codage et de décodage décrit, on considérera ci-après une bande magnétique comme support 10 d'information. Il a été conçu jusqu'à présent différents procédés pour écrire ou coder une information numérique sous forme d'impulsions électriques ou des changements de valeurs limites d'un courant continu représentant les chiffres "1" et "0" du système de numération bi-15 naire qui est utilisé couramment dans les calculatrices électroniques. D'une manière typique, l'écriture ou enregistrement de telles données sur une bande magnétique est accomplie par passage du courant traversant l'enroulement de la tête d'écriture par des niveaux ou valeurs prédéterminés différents pendant que la bande 20 magnétique défile continuellement devant la tête (Enregistrement. La surface de la bande, pendant qu'elle se déplace directement sous la tête, est aimantée de telle sorte qu'elle enregistre une distribution de flux magnétique continue et variable indiquant le traitement dans un canal ou piste s'étendant le long de la bande. 25 La largeur du canal ou piste est déterminée par la largeur de l'entrefer magnétique de la tête d'écriture, et les éléments d'information successifs, appelés bits des données numériques, sont limités le long du canal enregistré par des lignes imaginaires délimitant une zone aimantée appelée "spot magnétique". 30 Etant donné que l'on exige des systèmes de traitement de donnée numérique qu'ils fonctionnent à des vitesses de plus en plus grandes, il se pose de nombreux problèmes dans l'écriture ou enregistrement -et la lecture de l'information numérique sur une bande magnétique. Les longueurs des spots magnétiques sont 35 nécessairement devenues de plus en plus petites, ce qui a augmenté en correspondance les densités de groupement ou d'emmagasinage d'impulsions et a rendu l'enregistrement et la lecture des informations sans erreurs de plus en plus exigeants et difficiles. En outre, avec les systèmes de codage et de décodage connus, le 70 00702 2 2028112 décodage s'effectue à l'aide d'une base de temps, ce gui nécessite un déphasage ou des changements de temps de retard dans les cas où la lecture est souhaitée ou nécessaire à des vitesses supérieure ou inférieure à celle de l'écriture initiale. 5 L'invention se propose en conséquence de fournir : - un procédé et des moyens nouveaux et améliorés pour coder et décoder des données numériques qui évitent les insuffisances de tels systèmes connus de codage et de décodage et qui, lorsqu'ils sont utilisés avec un support d'information tel qu'une bande ma-10 gnétique, permettent une lecture directe à des fréquences supé-rieureqfou inférieures à la vitesse d'écriture ; - un procédé de codage et de décodage de données numériques à deux canaux dans lequel l'information de rythme est enregistrée avec redondance, ce qui permet de décoder une donnée au moins 15 pendant une fraction du temps égale à 50 %, même si une impulsion de rythme manque, ainsi que d'employer l'une ou l'autre piste pour un contre-examen de l'autre piste en vue d'une recherche d1erreurs ; - un procédé de codage et de décodage de données numériques 20 du type décrit précédemment, dans lequel les variations de la vitesse de la bande sont sans importance, en supposant que la vitesse de défilement de la bande devant la tête de lecture reste au-dessus de la limite Inférieure suffisante pour produire un signal de lecture minimal, l'intervalle de temps et la dis-25 tance séparant les bits de donnée étant sans importance. On remarquera à ce propos que, ainsi qu'il sera exposé ci-aprês d'une manière plus détaillée, il suffit que le-décalage mutuel dans le temps entre les deux canaux du système soit maintenu dans certaines limites de tolérance ; 30 - un procédé et des moyens de codage et de décodage nouveaux et améliorés du type décrit,dans lesquels des changements de signe des bits de donnée transportent l'information au lieu de changements de niveau d'un courant continu, et dans lesquels des circuits détecteurs de valeur de crête de signaux sont utilisés 35 pour décoder l'information. Des variations d'amplitudes de signaux sont ainsi rendues relativement sans importance, ce qui augmente la précision de la transmission. Une telle modulation par changement de signe d'un signal a pour avantage supplémentaire d'être appropriée aux transmissions par lignes téléphoniques et 70 00702 3 2028112 radio-électrique/ dans lesquelles, lors du décodage, la détection peut être effectuée soit par détection de passages par zéro, soit par détection de valeurs de crête, selon ce qui est le plus approprié . 5 D'autres caractéristiques et avantages de la présente inven tion ressortiront de la description qui va suivre, faite en regard des dessins annexés et donnant à titre explicatif mais nullement limitatif vuie forme de réalisation conforme à l'invention. Sur ces dessins, 10 la figure 1 représente schématiquement un système de codage de données classique à un seul canal ; les figures 2a, 2b et 2c sont des graphiques représentant les suites d'infusions constituées respectivement par les impulsions de rythme, Les bits de données et les signaux de sortie résultants 15 du système de codage classique de la figure 1 ; la figure 3 est un schéma logique typique d'un montage pour décoder le signal unique de donnée numérique produit par le montage de la figure 1 ; les figures 4a, 4b, 4c, 4d et 4e sont des représentations 20 graphiques respectives des signaux résultants reproduits par la tête de lecture, du signal de sortie de l'organe de retard (1), du signal de sortie de l'organe de retard (2), du signal de sortie de donnée et du signal de sortie de rythme engendrés par l'ensemble de circuits logiques de la figure 3 ; 25 la figure 5 comprend des graphiques représentatifs des diffé rentes formes d'onde représentatives des données enregistrées par le système selon l'invention, ainsi que des formes d'ondes des signaux de donnée décodés et des signaux engendrés dans le système logique de décodage de la figure 7, au moyen duquel un décodage 30 est réalisé ; la figure 6 est un schéma logique du montage logique de codage ou d'écriture de l'information ; et la figure 7 est un schéma logique illustrant le dispositif de décodage de données codées par le procédé selon l'invention. 35 Le procédé de codage de donnée et d'information de rythme dans un seul canal à information par l'utilisation de techniques diverses de déphasage ou de doublement de fréquence est bien connu. Dans de tels systèmes des signaux de données entrants et des signaux de rythme sont combinés par réunion après que chaque signal 70 00702 4 2028112 de donnée a été retardé d'un intervalle de temps égal à la moitié de la période de répétition des bits de donnée. Ainsi qu'il est illustré par la figure 1, les impulsions de rythme et les bits de données, désignés respectivemett par t* et d*, sont appliqués 5 à un circuit OU, désigné par 10, les bits de données d* étant d'abord retardés d'un intervalle de temps égal à la moitié d'une période des bits de donnée dans un organe de retard 11. Le signal mixte résultant change l'état d'un basculeur 12 dont les changements d'état successifs provoquent des inversions du courant tra-10 versant une tête d'écriture 13. Ainsi, la direction d'aimantation dans la bande T est inversée chaque fois qu'un bit représentatif d'une impulsion de rythme ou un bit de donnée Ml" ou, selon une variante un bit de donnée "O" se présente. La figure 2a représente les bits ou impulsions de rythme. La figure 2b représente les 15 bits de donnée à enregistrer, et la figure 2c représente le signal de sortie résultant mixte du basculeur 12. Il est ainsi évident que, dans le cas limite où tous les chiffres binaires à emmagasiner seraient des "0", un signal rectangulaire d'une fréquence égale à la fréquence de rythme serait engendré. Si tous les chif-20 fres à en egisfcarer étaient des chiffres binaires "1", le signal rectangulaire aurait une fréquence double de la fréquence des impulsions de rythme. Le décodage de l'information numérique enregistrée s'effectue comme suit : la tête de lecture produit une suite d'impulsions 25 mixtes (figure 4a) à chaque transition du niveau du signal enregistré (figure 2c). La suite d'impulsions mixtes est transmise, comme représenté par le schéma logique de la figure 3, de façon à produire à la sortie du réseau de retard 14 des impulsions de sortie (4b) ayant un retard (1), qui sont utilisées dans le ré-30 seau de retard 15, lequel produit un signal rectangulaire ayant un retard (2) et constituant une tension de commande de conditionnement ayant une durée égale à environ les trois-quarts de la période de bit ou intervalle de bit (Fig. 4c) et ayant pour effet de permettre de détecter une inversion de flux représentant 35 un chiffre "1" ou un chiffre "0" (le chiffre "1" étant envisagé dans 1'exemple considéré), selon la valeur binaire choisie comme valeur active pour l'enregistrement. Les signaux sous forme d'impulsion de données décodée et les impulsions de rythme Sortantes,. représentés par les figures 4d et 4e respectivement, peuvent 70 00702 5 2028112 être facilement synchronisés, si on le souhaite ou si on l'exige, avant leur entrée dans l'ensemble de circuits logique d'utilisation. On remarquera en particulier que, dans de tels procédés classiques de codage et de décodage, contrairement au procédé 5 selon l'invention, des mesures de temps et de distance sont nécessaires pour déterminer si un chiffre binaire représenté par une inversion de l'aimantation est en fait un bit de rythme ou un bit de donnée. Dans le procédé selon l'invention, il est effectué des enre-10 gistrRmentssur deux pistes, l'une d'elles enregistrant des bits de donnée "1" et l'autre enregistrant des bits de donnée "0" par l'utilisation du procédé et décrit précédemment en référence aux figures 1 et 2. Ainsi, comme représenté sur la figure 5, deux suites de signaux rectangulaires sont produites, les signaux de 15 la piste A représentant les chiffres "1" de la donnée à écrire et les signaux de la piste B représentant les chiffres "0" de la donnée à écrire. La figure 6 représente le schéma logique du montage d'écriture dans lequel les bits de donnée entrants et des impulsions de 20 rythme entrantes sont combinées par un circuit OU après que la donnée a été retardée de la moitié de la période des bits ou des impulsions de rythme. Des signaux de donnée entrants sont appliqués (en étant inversés par rapport à la piste ou canal B) pour enregistrer sélectivement des bits de donnée "1" sur la piste A 25 et des bits de donnée "0" sur la piste B. Dans chaque canal ou piste, le signal mixte résultant fait changer d'état un basculeur dont les états de sortie alternés provoquent une variation périodique des courants d'écriture traversant les têtes d'écriture respective. Le flux engendré par ces courants d'écriture variable 30 sature la bande magnétique dans des sens alternativement opposés. Les variations de flux dues à des bits de rythme sont garanties dans les deux canaux, et chaque bit de donnée provoque une variation dans un seul des canaux. A ce propos, il est à remarquer que la fréquence fondamentale minimale obtenue sur 1'une ou 35 l'autre piste est la fréquence de bits de donnée, c'est-à-dire la fréquence de bits de rythme. On remarquera aussi que les pistes contiennent toute l'information de rythme nécessaire pour le décodage suivant une base de temps indépendante et que des bits de rythme successifs dans l'un ou l'autre canal délimitent les spots 70 00702 6 2028112 successifs ou intervalles de bits successifs. En outre, chaque canal contient des éléments d'information de donnée, le premier canal, désigné par canal ou piste A, subissant une inversion de flux chaque fois que le bit de donnée est un bit "1" et le second 5 canal, désigné par canal B, subissant une inversion de flux chaque fois qu'un bit "O" se présente. Ainsi qu'on l'a remarqué précédemment, chaque bit de donnée est emmagasiné sous forme d'une inversion de flux approximativement au milieu de chaque spot. Il est à remarquer en particulier que, chaque fois que le 10 canal A contient line transition représentative d'un bit de donnée, le canal B n'en contient pas et réciproquement, chaque fois que le canal B contient un bit représentatif de donnée, le canal A n'en contient pas. On va examiner maintenant le procédé de décodage en se rëfé-15 rant aux figures 5 et 7. Les étages initiaux du décodeur sont des préamplificateurs classiques qui reçoivent leurs signaux d'entrée à partir de deux têtes de lecture magnétiques jumelées (non représentées), correspondant respectivement aux deux canaux et qui transforment les signaux en les portant à un niveau approprié 20 pour des circuits logiques arithmétiques, chaque canal à donnée restant indépendant du décodeur à cet étage. Les signaux représentatifs de chiffre étant ainsi engendrés d'une manière classique, on décrira ci-après les différentes caractéristiques utiles et originales du procédé selon l'invention. 25 On va supposer que l'information dans chaque canal est déca lée dans un registre à décalage. Un bit (ou spot) du canal A comprend deux parties de bit a 1 et a 2 et chaque intervalle de bit ou spot dans le canal B comprend deux parties de bit g1 et 0^ (figure 5) . Chaque moitié d'un spot emmagasine une 30 partie de bit indépendamment (figure 7). Maintenant, si (i n'est pas égal à Œ le bit codé était initialement un bit "1" (on remarquera que le canal B contient P ^ * j^) . Si, d'autre part, a t = et.2 (évidemment, maintenant, les parties de bits P1 ^ P 2 sont emmagasinées dans le registre du canal B), le 35 bit de donnée était un "0". Puisque la longueur d'un spot ou intervalle de bit importe peu tant que les deux canaux à information restent synchronisés, il est possible d'échantillonner leur état. Il existe quatre états possibles pour chaque bit décodé : 70 00702 2028112 7 IABLEAU ai = a2 & pi = P2 a1 = «2 & p1 £ p2 «1 f= a2 & pi £ p2 Toutefois, deux états seulement à savoir : a1 = a2 & pi £ P2 10 a1 f a2 & pi = P2 existent quand la donnée est correcte. Par conséquent, vin programme de détection d'erreur peut être exécuté pour détecter ces conditions. En outre, le signal peut être décodé d'une manière 15 non équivoque sans référence à une base de temps absolue. Ainsi, les spots peuvent être aussi longs qu'on le souhaite sans nécessiter que des réglages soient exécutés. Puisque deux états seulement parmi les quatre états possibles sont utilisés pour décoder correctement la donnée ou l'information (fonction du 20 type "OU" exclusif), les deux états restants peuvent être utilisés pour détecter une erreur. L'ensemble de circuits logiques destiné à exécuter le procédé de décodage et de détection d'erreur est illustré par la figure 7, ses éléments étant désignés par des références correspondant à celles des formes d'onde des signaux 25 décodés de la figure 5. Le montage logique de décodage illustré par la figure 7 comprend trois éléments principaux, à savoir : un élément à registre à décalage et à décodeur 16, un élément identique 17 à registre de décalage B et à décodeur, et un élément 18 à registre de dé-30 calage C-D et à décodeur. Le registre de décalage est utilisé pour emmagasiner les deux parties de bit d'un spot et, lors de l'apparition d'un signal de commande de détection, le décodeur compare a,l à a 2. Si • 1 = a,2 pendant l'existence du signal de commande de détection, le spot contient un bit de donnée "0" et aucune impulsion n'est 40 présente à la sortie. 70 00702 8 2028112 Le registre à décalage B fonctionne d'une manière analogue. Si P 1 P _ pendant l'existence du signal de commande de détection, une impulsion est engendrée à la sortie d , ce qui indique qu'un bit de donnée "O" est contenu dans le spot. Réci-5 proquement, si P -, = P 7, un bit de donnée "1" est décodé et aucune impulsion n'apparaît à la sortie d . L'élément à registre de décalage C-D et à décodeur délimite l'intervalle de commande de détection sans ambiguïté. Les registres de décalage à circuits ET sont interrogés seulement quand 10 le signal de commande est actif, et ceci se produit seulement pendant la seconde moitié d'un intervalle de bit. Il est évident que 1'emploi du procédé de codage et de décodage de données numérique décrit précédemment, dans lequel deux pistes sont utilisées même si chaque piste est essentiellement 15 synchronisée sur elle-même, présente les avantages suivants : 1. L'information peut être décodée autrement qu'à l'aide d'une base de temps. 2. Si des impulsions de rythme sont engendrées dans le procédé de décodage, l'une d'elles peut être absente sans perturber l'in- 20 formation. 3. Chaque canal peut être utilisé pour contrôler la donnée contenue dans l'autre canal et, par une manipulation logique, des signaux d'erreur peuvent être engendrés. 4. Des variations d'amplitude ne perturbent pas la donnée, 25 puisque des variations de flux sont utilisées, au lieu de niveaux d'amplitude, pour commander le processus de décodage. 5. Des détecteurs de signaux nuls peuvent être employés. Ainsi, le signal peut être limité de la même manière que dans la discrimination en modulation de fréquence, ce qui a pour avantage 30 de permettre de détecter un signal dont l'amplitude a été réduite notablement. 6. Les variations de vitesse de la bande sont sans importance, puisque l'intervalle de temps et/ou la distance séparant les limites des spots n'ont pas d'importance. 35 Bien qu'on ait décrit le procédé de codage et de décodage de données en considérant son utilisation avec une bande magnétique comme support d'information, il est bien entendu que ce procédé pourrait être utilisé avec tout autre support d'information, tel qu'une pellicule photographique, au moyen duquel des variations 70 00702 9 2028112 d'amplitude et de base de temps peuvent être -reproduites. Il doit donc être entendu que l'invention ne doit pas être considérée comme limitée au mode de réalisation décrit et représenté, qui n'a été donné qu'à titre illustratif et non limitatif 5 de l'invention. LEGENDE DES DESSINS Figures Repères 3,7,6 A Circuit ET 4 B Signal mixte 10 2 C Signal de sortie de l'organe de retard 1 2 D Signal de sortie de l'organe de retard 2 2,3 E Signal de donnée sortant 2,3 F Signal de rythme sortant 5,7 G Canal 15 1,6,7 H Circuit OU 7 K Commande de détection 6 M Niveau de donnée. 3 S Signal mixte 70 00702 10 2028112 REVENDICATIONS 1. Procédé d'enregistrement pour enregistrer avec redondance, en fonction du temps sur deux canaux séparés d'un support d'information susceptible d'enregistrer des variations d'amplitude et 5 de base de temps, des données numériques binaires sous forme de bits successifs représentant des bits de donnée "1" et "O" apparaissant chacun dans un spot parmi les spots successifs délimités par des bits de rythme apparaissant successivement, ce procédé étant caractérisé en ce qu'il consiste â retarder des bits de 10 donnée "1" d'environ la moitié de la période de bit et à les appliquer, ainsi que les bits de rythme, à un circuit OU dont le signal mixte de sortie change l'état d'un premier basculeur, dont le signal de sortie alternatif provoque des inversions correspondantes d'un courant d'un transducteur d'un premier canal pendant 15 qu'en même temps des bits de donnée "0" sont retardés pareillement d'environ la moitié de la période de bit et sont appliqués ensuite avec les impulsions de rythme à un second circuit OU dont le signal de sortie dit "second signal mixte", fait changer d'état vin second basculeur dont le signal alternatif de sortie pro-20 voque des inversions correspondantes du courant d'un transducteur d'un second canal, et à appliquer finalement les signaux de sortie des transducteurs des premier et second canaux à deux canaux mutuellement synchronisés du support d'information. 2. Procédé d'enregistrement pour enregistrer avec redondance, 25 en fonction du temps, sur deux pistes séparées d'une bande magnétique, des données numériques binaires sous forme de bits successifs représentant les chiffres "1" et "0" apparaissant chacun respectivement dans chacun des intervalles de bit limités respectivement par des impulsions de rythme successives, ledit procédé 30 étant caractérisé en ce qu'il consiste à retarder les bits de données "1" d'un intervalle de temps égal approximativement à la moitié de la période de bit, et à les appliquer, conjointement avec les bits de rythme à un circuit OU dont le signal de sortie mixte fait changer d'état un premier basculeur dont le signal de 35 sortie alternatif provoque des inversions correspondantes du courant traversant une tête d'écriture d'un premier canal ou piste, tout en retardant en même temps, de même les bits de données "0" de la moitié environ de la période de bit et en les appliquant, ainsi que les impulsions de rythme, à un second circuit OU qui 70 00702 ii 2028112 fournit un second signal mixte servant à faire changer d'état un second basculeur dont le signal alternatif de sortie provoque des inversions du courant traversant une tête d'écriture d'un second canal, et à enregistrer simultanément les signaux de sortie des 5 têtes d'écriture des premier et second canaux dans deux canaux mutuellement synchronisés de la bande magnétique. 3. Montage logique pour enregistrer avec redondance en fonction du temps sur deux canaux séparés d'un support d'information susceptible d'enregistrer des variations d'amplitude et d'une base 10 de temps, des données binaires sous forme de bits représentant des chiffres binaires "1" et "O" qui apparaissent chacun au cours d'un intervalle de bit respectif d'une succession d'intervalles de bit délimités respectivement par des impulsions de rythmes successives, ledit montage logique étant caractérisé en ce qu'il 15 comprend un moyen de retard pour retarder les bits de donnée "1" et "0" d'un intervalle de temps égal à environ la moitié de la période de bit.ou intervalle de bit, une entrée à signal entrant de niveau de donnée, ion premier circuit ET, le signal d'entrée de niveau de donnée et le signal de donnée numérique étant appli-20 quës aux entrée* du premier circuit ET, un premier circuit OU recevant à ses entrées le signal résultant sortant du premier circuit ET ainsi que l'impulsion de rythme, vin basculeur de premier canal recevant vin signal de commande constitué par le signal de sortie du premier circuit Ou et appliquant son signal de sortie 25 à un transducteur de premier canal pour l'exciter, un second circuit ET et un inverseur étant prévus, le signal d'entrée de niveau de donnée étant appliqué, par l'intermédiaire de l'inverseur, ainsi que le signal de donnée numérique aux entrées du second circuit ET, dont le signal de sortie est appliqué à un second 30 circuit OU qui reçoit à son autre entrée le signal de rythme, le signal de sortie du second circuit OU étant appliqué, à titre de signal de commande, au basculeur de second canal, dont le signal de sortie est appliqué à un transducteur de second canal pour 1'exciter. 35 4. Montage logique selon la revendication 3, caractérisé en ce que le support d'information est une bande magnétique,et les transducteurs des premier et second canaux sont des têtes d'écriture relativement fixes destinées à produire des enregistrements le long de pistes ou canaux séparés de la bande mobile. 70 00702 12 2028112 5. Procédé pour décoder sans ambiguïté, et sans se rapporter à une base de temps absolue,des données numériques binaires enregistrées avec redondance par le procédé selon la revendication 2, et dans lequel les bits de donnée sont divisés chacun en deux 5 parties de bit d'une durée individuelle de l'ordre de la moitié de la période de bit, les première et seconde parties de chaque bit "1" étant désignées respectivement par d 1 et a 2 et les première et seconde parties de chaque bit "O" étant désignées respectivement par P l et P2, ledit procédé consistant à em-10 magasiner les deux parties de chaque bit de donnée "1" dans un registre à décalage et. , tout en emmagasinant en même temps les deux parties de chaque bit "0" dans un registre à décalage P , puis à comparer les deux parties ( a 1 et a 2) de chaque bit."1" pour déterminer si elles sont identiques ou non, tout en compa-15 rant en même temps les deux parties de bit "O" correspondantes ( P 1 et P 2) pour déterminer si elles sont égales ou non, pendant des intervalles de commande de détection s'étendant chacun approximativement sur la seconde moitié de l'intervalle de bit respectif, l'inégalité des deux parties de chaque bit "1" ou "O" 20 indiquant, d'une manière mutuellement exclusive, qu'il s'agit d'un bit "1" ou "O", respectivement.