La présente invention est relative b un convertisseur analogique numérique à faible temps de conversion permettant notamment le codage de la phase relative de signaux électromagnétiques et au dispositif de codage de phase comportant un tel convertisseur. Pour réaliser la conversion d'un signal analogique en une série dtinformations numériques les dispositifs usuels procèdent en général aux opérations successives d'échantillonnage du signal analogique, de quantification et de codage de l'échantillon sous forme binaire. La codage établit une correspondance biunivoque entre les grandeurs quantifiées et leur expression sous forme binaire. D'une manière générale le temps de conversion de tels dispositifs est proportionnel à la somme des opérations successives précitées. Ires durées correspondant aux opérations de quantification et de codage du signal échantillonné sont d'autant plus grandes que les cireuits permettant leur mise en oeuvre sont complexes. Cette complexité ne permet pas une optimalisation du temps de conversion global du convertisseur. Des dispositifs, tels que décrits dans le brevet français publié sous le N 1 529 822, délivrent un résultat de mesure de phase sous forme numérique selon un code binaire pur. De tels dispositifs présentent toutefois l'inconvénient d'une bande passante de fréquence des signaux analysables limitée du fait dtune part de la complexité des circuits logiques utilisés pour le codage introduisant un premier facteur de la limitation précédemment citée, et d'autre part de la nécessité de mettre en oeuvre des circuits échantillonneurs2 notamment à l'entrée des circuits de codage et à leur sortie pour se prémunir des amoiguités inhérentes par transitiofla multiples de bits en code binaire pur.La mise en oeuvre de ces circuits échantillonneurs introduit un deuxième facteur de limitation pour le temps de conversion de tels dispositifs et en particulier de leur utilisation pour l'analyse de signaux de fréquence élevée. Un objet de la présente invention est la mise en oeuvre d'usa convertisseur analogique numérique ne présentant pas les inconvénient précités par simplification des circuits logiques et suppression des circuits écbastillonnewls, Un autre objet de la présente invention est la mise en oeuvre d'un convertisseur analogique numérique à faible temps de conversion et de grande précision permettant d'analyser la phase de signaux dont la fréquence est comprise entre zéro et plusieurs dizaines de mégahertz. Le convertisseur analogique numérique à N bits objet de l'invention comprenant deux bornes d'entrée d'une première et d'une deuxième composante représentatives chacunes du signal analogique à analyser et des moyens d'engendrer des tensions de référence quantifiées comporte en outre des moyens logiques d'engendrer les trois bits d'ordre supérieur N, N - 1, N - 2 par comparaison directe dudit signal analogique aux tensions de référence ouontifées correspondantes, et des moyens de codage dudit signal analogique pour les bits d'ordre inférieur N - 3 à 1, lesdits bits d'ordre supérieur et d'ordre inférieur étant délivrés selon un code binaire réfléchi De tels convertisseurs sont utilisables dans tous dispositifs de codage de phase et en particulier ceux pour lescuels la rapidité est essentielle, dispositifs tels que les systèmes interférométriques effectuant la mesure de phase différentielle de deux signaux issus d'une même source et reçus sur deux récepteurs distincts ou dispositifs de détection é.ectromagnétique lors de ia mesure de la différence de phase entre une impulsion écho et une oscillation en phase avec l'onde porteuse de l'impulsion d'émission. D'autres caractéristiques de l'invention apparattront dans la description et dans les dessins ci-après dans lesa---e's - la figure 1 représente un convertisseur analogique numérique à N bits de la présente invention - les figures 2a et 2b représentent de manière graphique la relation de codage en code binaire réfléchi des deux composantes représentatives du signal analogique - la figure 3 représente un mode de réalisation particulier de l'objet de l'invention pour un convertisseur analogique numérique à 4 bits. Selon la figure 1, le convertisseur analogique numérique objet de l'invention comporte deux bornes d'entrée A et B d'une première et d'une deuxième composante représentatives chacunes du signal analogique à analyser et des moyens 1 d'engendrer des tensions de référence quantifiées. Ires moyens ; comportent par exemple deux sorties 11 et 12 délivrant respecti7ement une tension de réérence nulle, la masse du dispositif par exemple, et une série de tensions bipolaires servant de référence pour le codage du signal analogique. Ce signal analogique peut représenter, par exemple, la phase de signaux électromagnétiques. Conformément au mode de réalisation de la figure 1, les deux composantes A et B peuvent par exe-le être constituées par les signas proportionnels respectivement, pour la borne A, au sinus de la phase relative des signaux électromagnétiques,fonction sin 4, et, pour la borne B, au cosinus de cette même phase, fonction cos 4. Ires signaux formant les première et deuxième composantes peuvent par exemple entre issus de détecteurs de phase aui fournissent des tensions proportionnelles au sinus et au cosinus de cette phase. De préférence les première et deuxième composantes sont des fonctions linéaires de la phase et de même signe aue les fonctions sinus 4 et cosinus 9 .En ce cas les première et deuxième compo- santes sont obtenues par application de signaux carrés aux détecteurs de phase. Dans la suite de la description la réponse des détecteurs de phase est considérée comme linéaire et 7a décompo- sition du signal analogique en une première e t une deuxième composante permet d'effectuer une mesure linéaire de cette phase relative sans ambiguité à 2 # près. Selon l'invention le convertisseur analogique numérique à N bits comporte des moyens logiques d'engendrer les trois bits d'ordre supérieur N, N - 1, N - 2, tar comparaison directe du signal analogique aux tensions de référence quantifiées correspondantes. Ces moyens logiques d'engendrer les trois bits d'ordre supé- rieur N, N - 1, N - 2 comprennent trois chaînes parallèles compor- tant chacune un comparateur 4, 5, 7. Les comparateurs 4, 5, 7 ont une entrée 42, 52 et 72 connectée respectivement à la sortie 11 et à la sortie 12 des moyens 1. Les entrées 51, 71 et 41 des comparateurs 5, 7 et 4 sont respectivement connectées à la borne d'entrée A de la première composante et à la borne d'entrée 5 de la deuxième composante du signal analogique Ires comparateurs 5 et; = ont leur sortie 53 et 43 respectivement connectée aux bornes de sorties SN et SN-1 du convertisseur par l'intermédiaire d'un inverseur 10 et 9. Les bornes de sorties SN et SN-1 délivrent respectivement les bits d'ordre N et d'ordre N - 1.La borne de sortie 73 du comtara- teur 7- est directement connectée à la borne de sortie SN-2. Celleci délivre le bit d'ordre N - 2. Ire convertisseur comporte pour les bts d'ordre inférieur N - 3 à 1 des moyens de codage, les bits d'ordre supérieur et d'ordre inférieur étant délivrés selon un code binaire réfléchi. A cet effet les moyens de codage pour les bits d'ordre inférieur N - 3 à 1 comprennent deux codeurs binaire réfléchi à N - 3 bits 2 et 3. Les codeurs 2 et 3 ont leurs entrées respectives 22 et 32 connectées à la sortie 12 des moyens d'engendrer les tensions de référence quantifiées et les entrées 30 et 20 respectivement connectées aux bornes d'entrée A et 3, des première et deuxième composantes du signal analogique.Les codeurs 3 et 2 comportent chacun N - 3 sorties vtn-3) à 31 et 2(n- ) à 21 formant respectivement une première voie G correspondant à ladite première composante et une deuxième voie D correspondant à ladite deuxième composante. Un dispositif de commutation 6 comporte une entrée de commande 60 connectée en sortie 73 du comparateur 7 un organe de commutation 600 et N - 3 sorties 5(n-3) à 61. Les deux voies formées par les sorties 3(n-3) à 31 et 2(n-3) à 21 des codeurs 3 et 2 sont connectées aux entrées de commutation C1 et C2 du dispositif de commutation 6.Les sorties 6(n-3) à 61 du dispositif de commutation 6 connectées respectivement aux bornes de sortie SN-3 à S1 du convertisseur délivrent les bits d'ordre N-3 à 1. Le fonctionnement du convertisseur analogique numérique selon la fleure 1 est le suivant La représentation selon le code binaire réfléchi du signal analogique mesurant la phase est représentée figures 2 et 2b. Selon la figure 2a les deux composantes sont représetées par yA et yB dans un repère gradué en valeur de phase selon l'axe des abscisses et en amplitude de la fonction y représentative de cette phase selon l'axe des ordonnées. Selon la figure 2a les première et deuxième composantes représentées par yA et y3 sont des fonctions périodiques linéaires de la phase ya, yb à variation respectivement identique à celle du sinus et du cosinus de cette phase. Les fonctions ya et yb ont une amplitude calibrée prise égale à 1.Le convertisseur analogique numérique selon l'invention permet de coder sous forme numérique selon un code binaire réfléchi les valeurs des composantes A et y3 dans la moitié inférieure de leur dynamique et de déterminer sans ambiguité, en fonction des polarités des première et deuxième composantes, la valeur de la mesure de la phase. Selon la figure 2b la borne de sortie SN délivre le bit ordre N tel que le bit N = S ou S désigne la variable logique représentant le signe de la fonction ya, fonction sinus #. La variable logique S est telle que S = 1 pour ya > 0 et S = 0 pour ya C = 1 pour yb > 0 et C = 0 pour yb Selon la figure 2b les bits d'ordre N-3 à 1 délivrés par les sorties SN-3 à S1 du convertisseur sont déterminés de la manière suivante : les bits d'ordre N-3 à 1 issus de chacz des codeurs de niveau 3 et 2 relatifs à la fonction y et à la fonction sont désignés par aiya et aiyb.Les bits délivrés par le convertisseur d'ordre i pour i compris entre 1 et N-3,1#i#N-3, sont tels que le bit i = Ai avec Ai = aira. M + aiyb. M où le signe + désigne la somme logique. L'information de phase présentée sous la forme des composantes yA et yB est codée en amplitude, pour les bits d'ordre N-3 à 1, par l'intermédiaire des codeurs à N-3 bits 3 et 2 selon un code binaire réfléchi. Le codage est effectué à partir des tensions de références quantifiées représentatives selon le code binaire réfléchi de valeurs de phase quantifiées symétriquement par rapport à la valeur # = 4 9 par valeur quantifiée égale à # comme représenté figure 2b pour le bit d'ordre ?T-p. Les références de riveau ou tensions de référence quantifiées permettant de coder les composantes YA et yB sont fournies par les moyens 1 d'engendrer lesdites tensions de référence. Les moyens 1 comportent par exemple un dispositif diviseur de tension à résistances délivrant la tension de référence nulle au niveau de la borne 11 par exemple, et des tensions de signe opposé par ure série de bornes différentes représentées globalement sur la figure 1 par la borne 12. Les comparateurs 4 et 5 déterminent le signe des composantes yA et yB. Le choix du codage de chaque composante dt et yB selon le code binaire réfléchi est effectué par le dispositif de commutation 6.Le dispositif de commutation 6 est commandé par les signaux issus du comparateur 7. La commutation de la voie G reliée selon la figure 1 par l'organe de commutation 600 en position I aux sorties 6n-3 à 61 est effectuée pour |ya|# soit |yb|#, l'organe de commutation 600 commuté en position II mettant alors en relation la voie D avec les sorties 6n-3 à 61. Le codage des première et deuxième composantes sur la seule moitié inférieure de leur dynamique est ainsi obtenu. Les bits d'ordre 1 à N-3 sont obtenus directement aux bornes S1 à SI Le dispositif objet de l'invention permet une conversion de signaux analogiques en signaux numériques selon un codage à 7 bits nécessitant la transition d'un seul bit lors du passage du signal analogique d'une valeur à une valeur quantifiée immédiatement voisine. Une meilleure précision du convertisseùr est obtenue d fait du codage des composantes yA et yB ans la moitié inférieure de leur dynamique en raison de la meilleure linéarité de ces composantes à ce niveau. Selon un mode de réalisatlon particulier de l'invention le convertisseur analogique numérique représenté figure 3 est un convertisseur à 4 bits. Sur la figure 3 les éléments constitutifs correspondant-aux éléments de la figure 1 sont retrésentés en traits mixtes. Les fonctions des comparateurs 5 et r délivrant les variables logiques S et C représentatives du signe des composantes yA et et y3 sont réalisées par les comparateurs 312 et 311.Ces comparateurs analogiques ont leur borne d'entrée négative connectée respectivement aux bornes 105 et 203 délivrant des tensions de référence Uo et Vo nulles, et leur borne d'entrée positive respectivement connectée aux bornes d'entrée A et B des composantes yA et yB. Le codeur de niveau 3 e code binaire réfléchi de ls composante yA est constitué par un circuit logique NON-OU 318 et par les comparateurs analogiques 315 et 316 dont les entrées positives reçoivent chacones la composante y et dont les entrées négatives reçoivent respectivement par l'intermédiaire des bornes 103, 104 les tensions de référence quantifiées U3 et U4 proportionnelles à sin # sin # sin #/8 et - sin #/8, U3 = k , U4 = - k.Les sorties 3150 8 8 et 3160 des comparateurs analogiques 315 et 316 sont connectées aux entrées 3181 et 3182 du circuit NON-OU 318. De la même façon le codeur de niveau 2 est constitué par un circuit logique NON-OU 321 et par les comparateurs analogiques 319 et 320 dont les entrées positives reçoivent chacunes la composante y3 et dont les entrées négatives reçoivent respectivement par l'intermédiaire de bornes 201 et 202 les tensions de référence quantifiées V1 et V2 proportionnelles à cos 8 et à - cos . Le dispositif de commutation 6 est constitué par les circuits NON-OU 323, 324 les sorties 3231 et 3241 de ces circuits étant connectées respectivement aux entrées 3251 et 3252 d'un circuit OU 325. Le circuit OU 325 est réalisé sous forme de circuit OU ciblé dans lequel en technologie ECL les électrodes d'émetteur sont connectées en parallèle sur une meme résistance de charge permettant une simplification de réalisation du circuit. La sortie 3253 du circuit OU 325 est directement connectée à la sortie S1 du convertisseur laquelle délivre le bit d'ordre 1. Le comparateur 7 est constitué par le circuit OU 317 et par les comparateurs analogiques 313 et 314 dont les entrées positives sont connectées à la borne d'entrée A de la composante yA et dont les entrées négatives reçoivent respectivement par l'intermédiaire des bornes 101 et 102 les tensions de référence quantifiées U1 et U2 respectivement proportionnelles à sin 4 et - sin 4, U1 = k sin U2 = - k sin #/4. La sortie 3130 et 3140 des comparateurs 313 et 314 est connectée aux entrées respectives 3171 et 3172 d'un circuit logique OU cablé 317. La sortie 3173 du circuit OU 317 est connectée à l'entrée 3220 d'un circuit NON-OU 322 monté en inverseur. Les inverseurs 9 et 10 sont constitués par des circuits NON-OU 329 et 330 montés en inverseur. Dans le cas où les comparateurs analogiques 311 et 312 comportent une sortie complémentée les circuits 329 ut 33C sont supprimés, les borirra 53 et 54 du, convertisseur étant respectivement connectées à ces sorties complémentées. Le convertisseur analogique numérique à quatre bits précédemment décrit est constitué avantageusement par un maximum de circuits logiques OU câblés à émetteurs couplés en technologie ECL permettant une simplification de réalisation de l'ensemble du convertisseur. De tels convertisseurs permettent en particulier des applications de conversion analogique numérique à haute rapidité avec un temps de conversion inferieur à 10 nanosecondes, ces convertisseurs sont utilisables en particulier pour le codage de phase de signaux électromagnétiques à très haute fréquence. REVENDICATIONS 1. Convertisseur analogique numérique à N bits d'un signal analo- gique, comprenant deux bornes d'entrée d'une première et d'telle deuxième composante représentatives chacunes du signal logique à analyser et des moyens d'engendrer des tensions de référence quantifiées, caractérisé en ce qu'il comporte des moyens logiques d'engendrer les trois bits d'ordre supérieur N, N-1, N-2 par comparaison directe dudit signal analogique aux tensions de réf é- rence quantifiées correspondantes et des moyens de codage dudit signal analogique pour les bits d'ordre inférieur N-3 à 1, lesdits bits d'ordre supérieur et d'ordre inférieur étant délivrés séton un code binaire réfléchi. 2. Convertisseur analogique numérique selon la revendication 1, caractérisé en ce que lesdits moyens logiques d'engendrer les trois bits d'ordre supérieur N, N-1, N-2 comprennent trois ces paral pèles comportant chacune un comparateur (4, 5, 7) dont les entrées respectives (42, 52 et {2) sont connectées à une sortie (11 et 12) des moyens d'engendrer les tensions de référence quantifiées déli- vrant une tension de référence nulle, et dont les entrées (51, 71 et 41) sont respectivement connectées à la borne d'entré de la dite première composante et à la borne d'entrée de ladite deuxième composante, lesdits comparateurs (5 et 4) comportant une borne de sortie (53 et 43) connectée respectivement aux bornes de sortie SN et SN-1 du convertisseur par l'intermédiaire d'un inverseur (10 et 9) et délivrant respectivement le bit d'ordre N et le bit' d'ordre N-1, ledit comparateur (7) comportant une borne de sortie (73) connectée directement à la borne de sortie S.t-2 du convertisseur et délivrant directement les bits d'ordre N-2. 3. Convertisseur analogique numérique selon les revendications 1 et 2, caractérisé en ce que lesdits moyens de codage pour les bits d'ordre inférieur N-3 à 1 comportent deux codeurs en code binaire réfléchi (3 et 2) à N-3 bits comprenant respectivement des entrées (32 et 22) connectées à une sortie (12),des moyens (1) drengendrer les tensions de référence quantifiées, et des entrées (30 et 20) respectivement connectées auxdites bornes d'entrée des première et deuxi ème composantes du signal analogique, lesdits codeurs (3 et 2) comportant chacun N-3 sorties notées (3n-3 à 31) et (2n-3 à 21) constituant respectivement une première voie correspondant à ladite première composante et une deuxième voie correspondant à ladite deuxième composante, lesdits moyens de codage comportant en outre un dispositif de commutation (6) comprenant une entrée de commande (60) connectée en sortie (73) du comparateur (7), N-3 sorties (6n-3 à 61) et un organe de commutation (600) permettant la commutation de chaque voie sur lesdites N-3 sorties (6n-3 à 61), lesdites sorties (61 à 6n-3) étant respectivement connectées aux bornes de sortie S1 à SN-3 du convertisseur et délivrant les bits d'ordre 1 à N-3 correspondants. 4. Convertisseur analogique numérique selon la revendication 2, caractérisé en ce que lesdits comparateurs (4 et 5) sont respectivement constitués par deux comparateurs analogiques (311 et 312) et dont la borne d'entrée négative est alimentée respectivement par les bornes (203 et 105) par des tensions de référence nulle Uo = Vo = O et dont la borne positive est alimentée respectivement par lesdites composantes YB et 5 Converti.wseur analogique numérique .selon la revendiction 2, caractérisé en ce que le codeur en code binaire réfléchi (3) est constitué par un circuit logique NON-OU (318) et par des comparateurs analogiques (315 et 316) comprenant chacun une entrée positive connectée à la borne d'entrée A de la composante A et une entrée négative connectée à des bornes (103, 104) délivrant respectivement des tensions de référence quantifiées U3 et U4 proportionnelles à sin 8 et - sin 8 respectivement U3 = k sin 8 8 8 8 U4 = - k sin 6.Convertisseur analogique numérique selon la revendication 2, caractérisé en ce que le comparateur (7) est constitué par deux comparateurs analogiques (313 et 314) comprenant chacun une entrée positive connectée à la borne dtentrée de ladite première compo sante y# et une entrée négative connectée aux bornes (101, 102) délivrant respectivement des tensions de référence quantifiées U1 = k sin #/4 et U2 = - k@sin #/4, lesdits comparateurs analogiques (313 et 314) comportant en outre me sortie (3130 et 3140) connectée aux entrées (3171 et 3172) d'un circuit logique OU ciblé (317). 7. Convertisseur analogique numérique selon la revendication 3, caractérisé en ce que le dispositif de commutation (o) est constitué par les circuits NON-OU (323, 324) comportant des sortiea (3231 et 3241) connectées respectivement aux entrées (3251 et 3252) d'un circuit OU ciblé (325). 8. Dispositif de codage de phase analogique numérique confortant un convertisseur selon l'une des revendications précédentes.