La présente invention se rapporte aux dispositifs de codage numérique et concerne plus particulièrement un dispositif de codage destiné à l'enregistrement magnétique. De nombreux procédés de codage ont été développés en vue de 5 l'enregistrement d'informations numériques de grande densité sur un support magnétique. L'un de ces procédés consiste à introduire peu de transitions dans le contexte des informations considérées. Plus précisément, ce procédé consiste à n'introduire Jamais plus d'une transition par élément binaire d'information et au 10 moins une transition tous les deux éléments binaires. Les règles de ce procédé de codage sont les suivantes : Un inversion de flux se produit au milieu de chaque cellule d'élément binaire (c'est-à-dire de l'intervalle de temps qui définit un élément binaire) contenant le chiffre UN. 15 Une inversion de flux se produit entre deux cellules voi sines contenant des chiffres ZERO. En raison de son caractère arythmique (avec trois périodes différentes) qui résulte de l'application des règles de codage énoncées ci-dessus, le signal correspondant est appelé "signal codé 20 à trois fréquences". Dans les dispositifs connus, les règles ci-dessus sont généralement mises en application par des circuits à retard tels que multivibrateurs monostables, lignes à retard, circuits de temporisation à résistance et condensateur. Ces circuits à retard permet-25 tent de réduire le nombre d'organes d'enregistrement nécessaires dans certains de ces dispositifs, mais ils sont sensibles à la fréquence. Ces dispositifs antérieurs ont donc l'inconvénient que la précision du rythme peut varier avec la fréquence et avec la température. En outre, les tolérances de ces circuits à retard 30 peuvent poser d'importants problèmes dus au décalage d'éléments binaires. Un autre inconvénient de ces dispositifs antérieurs réside dans le fait qu'ils nécessitent un grand nombre d'organes différents de mémoire et de portes logiques. Il en résulte une augmen-35 tation du coût et un manque d'uniformité. D'autres dispositifs antérieurs de codage font usage de dispositifs de commutation pour assurer xes fonctions logiques qui sont nécessaires et qui, dans certains cas, peuvent poser des problèmes de temps. La présente invention concerne un dispositif de codage per-40 fectionné qui délivre des signaux arythmiques à trois fréquences 71 24530 2098177 et qui ne comporte aucun organe sensible à la fréquence. La présente invention concerne un c-odeur qui traduit un signal de données entrantes sans retour à zéro en un signal arythmique à trois fréquences comportant un signal d'une première phase, 5 constitué d'impulsions qui n'apparaissent qu'aux limites des moments d'éléments binaires dudit signal de données et un signal de seconde phase constitué d'impulsions qui n'apparaissent que dans lesdits moments d'éléments binaires, ledit codeur comportant un organe de mémoire bistable commandé par horloge et dont l'entrée 10 "HORLOGE" reçoit ledit signal de première phase et dont l'entrée "DONNEES" reçoit ledit signal sans retour à zéro, ledit organe de mémoire étant agencé de manière à délivrer deux signaux complémentaires de données retardés chacun d'un moment d'élément binaire par rapport audit signal d'entrée sans retour à zéro; une première 15 porte qui reçoit l'un des deux signaux et ledit signal de seconde phase, ladite première porte laissant passer les impulsions dudit second signal lorsque l'état dudit premier signal représente le "UN" logique dan§4èdit moment d'élément binaire; une seconde porte qui reçoit l'autre desdits signaux, l'inverse dudit signal d'entrée 20 et ledit signal de première phase, ladite seconde porte laissant passer les impulsions dudit signal de première phase lorsque les états desdits signaux indiquent que le signal d'entrée comporte deux "ZERO" logiques successifs; et un organe bistable d'inversion ou de complémentation de sortie connecté aux première et seconde 25 portes et agencé de manière à délivrer des signaux arythmiques dans lesquels les transitions se produisent dans les éléments binaires "UN" et aux limites entre deux éléments binaires "ZERO" successifs. La présente invention concerne donc un circuit logique de codage à deux phases. Ce circuit comporte une horloge à deux 30 phases combinée avec un unique circuit basculeur commandé par horloge, en série avec un circuit basculeur de complémentation de sortie. Plus particulièrement, l'horloge fonctionne à 2 I éléments binaires/seconde de manière à se synchroniser avec les éléments 35 binaires d'un flux de données entrantes à la fréquence de N éléments binaires/seconde. Dans le présent mode de réalisation, l'horloge est constituée d'un circuit basculeur connecté de manière à complémenter ou inverser. Les sorties du circuit basculeur sont combinées par des portes logiques de manière à délivrer des si-40 gnaux de sortie à deux phases. Le premier signal de sortie pilote 71 24530 3 2098177 les éléments binaires du flux de données entrantes dans le dispositif de codage. Ce même signal de sortie fait basculer le circuit basculeur commandé par horloge à un moment prédéterminé en fonction des éléments binaires entrants, de manière à les retarder 5 élément par élément. Les portes logiques combinent les signaux du flux de données entrantes avec la sortie du circuit basculeur commandé par horloge, en faisant passer d'abord ce dernier signal de sortie au moyen du signal de seconde phase de manière à délivrer des im-10 pulsions qui représentent des éléments binaires "UN" et en faisant passer ensuite les éléments binaires du signal du flux de données entrantes inversé et le signal de sortie inversé du circuit basculeur, au moyen du signal de première phase, de manière à produire des impulsions représentant les éléments binaires "ZERO". 15 Les éléments binaires "UN" et "ZERO" sont ensuite émis à la sortie du circuit basculeur qui les inverse ou complémente afin de produire le signal arythmique codé. Le circuit basculeur commandé par horloge change d'état sur le flanc arrière des impulsions du signal de première phase, 20 de sorte que le dispositif de codage produit des transitions entre les éléments binaires "ZERO" successifs sans faire apparaître de condition de temps. D'autres caractéristiques et avantages de l'invention res-sortiront de la description qui va suivre faite en regard d'un 25 mode de réalisation donné à titre explicatif et non limitatif. Sur le dessin annexé : la figure 1 représente le schéma général du dispositif de codage selon l'invention, la figure 2 montre plus en détails un mode de réalisation 30 préféré de l'horloge à deux phases de la figure 1, et la figure 3 est le diagramme de temps représentant une série de formes d'onde montrant la relation entre les signaux en différents endroits du dispositif de codage de la figure 1. La figure 1 montre que le dispositif de codage comporte 35 une horloge 10 à deux phases qui délivre des signaux de sortie 0 1 et 0 2 de première et de seconde phase. Le signal de sortie de phase 0 1 est appliqué à l'entrée d'horloge d'un registre 100 commandé par horloge, d'un type courant et qui assure l'enregistrement momentané des informations binaires contenues dans le si-40 gnal du flux de données qui doit être codé. 71 24530 * 2098177 En outre, le signal de sortie 0 1 est connecté à l'entrée d'horloge T du circuit basculeur 20 de manière à rythmer la sortie des éléments binaires d'information F1 appliqués à l'entrée de données D du circuit basculeur 20. 5 Dans le cadre de la présente invention, un circuit basculeur commandé par horloge peut être défini comme un organe à deux états comportant au moins une entrée de données, une entrée d'horloge et des sorties complémentaires. Ces sorties sont désignées par Q et §. 10 Un exemple de circuit basculeur commandé par horloge, appelé circuit basculeur D est décrit à la page 126 du "Logical Design of Digital Computers" par M. Phister Jr . publié en 1958 par John Wiley & Sons, Inc. Il y a lieu de noter que d'autres types de circuits basculeurs 15 tels que les RST et les JK peuvent être réalisés de manière à fonctionner de la même manière. Par exemple, un circuit basculeur RST peut être modifié en circuit basculeur D en lui ajoutant une porte NON-ET à l'entrée UN(S) et en reliant l'entrée de la porte NON-ET à l'entrée R. De même, une modification équivalente peut être faite 20 pour transformer un circuit basculeur JK en un circuit basculeur D. L'état logique appliqué à l'entrée des données D apparaît à la sortie Q après apparition de l'impulsion d'horloge, un moment d'élément binaire plus tard. Dans le schéma représenté, le circuit basculeur 20 bascule 25 sur le flanc arrière des impulsions 0 1 et délivre un signal de sortie F2. Le signal du flux de données entrantes est appliqué à une porte 22 qui, dans le présent mode de réalisation, est repré-senté^symboliquement comme une porte NON-ET. Il est bien connu que la porte NON-ET assure une fonction IT inversé. Dans le cas présent, 30 cette porte ne comporte qu'une seule entrée et elle fonctionne donc comme un inverseur. Il y a lieu de noter que les deux entrées de la porte NON-ET peuvent être reliées ensemble ou que l'entrée non utilisée peut être connectée à une tension représentant l'état logique UN. 35 La sortie UN(Q) du circuit basculeur 20 est appliquée à une porte NON-ET 24 à laquelle sont également appliquées les impulsions 0 2. La porte NON-ET 24 délivre un signal de sortie F3 qui obéit à l'expression Booléenne: P 3 = WJfè. (1 ) 40 II y a lieu de noter que, dans cette expression ainsi que 71 24530 2098177 dans les autres qui seront rencontrées au cours de le. description, l'état logique UN représente le niveau positif ou niveau haut et l'état logique ZERO représente le potentiel de masse ou la tension basse, ainsi que le montre la figure 3, 5 Le signal de sortie de la porte NON-ET 22 est appliqué à une autre porte NON-ET 26 à laquelle est également appliqué le signal Se! , inversion retardée du signal du flux de données entrantes, ainsi qu^ie signal de phase 0 1. La porte NON-ET 26 délivre un signal de sortie F4 qui obéit à la relation Booléenne suivante: 10 F4 = WîM.01 (2) Les signaux F3 et F4 sont appliqués, par l'intermédiaire d'une autre porte NON-ET 28 , au circuit basculeur de complémentation 30. Ainsi que le montre la figure 1, ce circuit basculeur peut être un circuit basculeur D connecté de manière à complémen-15 ter. Le signal de sortie arythmique à trois fréquences F6 est ensuite appliqué à un circuit pilote (non représenté). La figure 2 représente un mode de réalisation de l'horloge à deux phases 10. Cette horloge comporte un seul circuit basculeur 12 de complémentation dont les sorties Q et Q sont appliquées res-20 pectivement à des portes NON-ET 1- et 16. De même que le circuit basculeur 12, ces portes sont commandées par les impulsions appliquées par un générateur (non représenté) à un fil CI de manière à délivrer des impulsions 0 1 et 0 2 qui, ainsi que le montre la figure 3, sont décalées de 180° l'une par rapport à l'autre.Bien 25 qu'il soit possible d'utiliser n'importe quel type de générateur, en raison de la grande précision nécessaire dans un système déterminé, il est souhaitable d'employer un oscillateur à cristal à cause de son coût relativement peu élevé et de sa précision extrême . 30 Le fonctionnement du dispositif de codage ds la figure 1 sera décrit maintenant en se reportant aux figures 1 et. 3. Ainsi que le montre la figure 3, le signal du flux de données entrantes F1, est décalé hors du registre de données 100 par l'application des impulsions 0 1, et ce signal F1 est ensuite appliqué au circuit bas-35 culeur 20. Ce signal sans retour à zéro est codé de manière à représenter 1'information binaire 1010011. Ainsi que le montre la figure 3, les impulsions du train d'impulsions 0 1 sont positionnées de manière telle que leurs flancs arrières apparaissent à la limite 40 des moments d'éléments binaires d'information alors que les 71 24530 6 2098177 flancs arrières des impulsions du train d'impulsions 0 2 apparaissent au milieu des cellules d'éléments binaires d'information . Les impulsions 0 1 appliquées à l'entrée d'horloge T du 5 circuit basculeur 20 provoquent le retard de chacun des éléments binaires d'information de la durée d'un moment d'élément binaire, ainsi que le montre la courbe F2 sur la figure 3. Lorsqu^te signal sans retour à zéro contient un élément binaire UN, la porte NON-ET 24 est ouverte par le signal F2 déli-10 vré par le circuit basculeur 20 et elle laisse passer les impulsions 0 2 vers l'entrée d'horloge T du circuit basculeur de complémentation 30 par l'intermédiaire de la porte N0N-ÊT 28. Cela apparaît sur la courbe F3 de la figure 3. Lorsque le signal sans retour à zéro contient deux éléments 15 binaires ZERO successifs, la porte NON-ET 26 est ouverte par le signal de sortie fe> du circuit basculeur 20 et le signal inversé F1, et elle laisse passer les impulsions 0 1 qui, par l'intermédiare de la porte NON-ET 28, sont appliquées à l'entrée d'horloge du circuit basculeur 30 , ainsi que le montre la courbe F4. Il 20 y a lieu de noter qu^4.e circuit basculeur 20 passe dans l'état UN sur le flanc arrière des impulsions 01. Le signal de sortie F4 est donc produit san^elation de temps. Ainsi que le montre la forme d'onde F5 sur la figure 3, la porte NON-ET 28 commande le circuit basculeur 30 en lui appliquant 25 les impulsions de sortie des portes NON-ET 24 et 26 de manière que ce circuit basculeur délivre un signal arythmique à trois fréquences correspondant à la forme d'onde F6. Ainsi que le montre la courbe F6 de la figure 3, le circuit basculeur 30 change d'état sur le flanc arrière des impulsions appliquées pair les portes 30 24 et 26. Il est cependant possible de 1' adapter dçéianière qu'il bascule sur le flanc avant de chacune de ces impulsions. La transition "UN" apparaît au centre de chaque moment d'élément binaire UN du signal d'entrée F1. Les transitions "ZERO" apparaissent seulement à la limite entre deux éléments binaires 35 ZERO successifs du signal d'entrée F1. Le signal de sortie est donc codé de manière qu'une transition au centre d'un moment d'élément binaire représente un chiffre UN et que l'absence de transition au centre d'un élément binaire représente le chiffre ZERO. Ainsi que mentionné précédemment, le signal de sortie F6 convient 40 bien à l'enregistrement de hautes densités d'informations numéri- 71 24530 7 2098177 ques sur un support magnétique. Le dispositif perfectionné de codage à deux phases qui vient d'être décrit n'utilise qu'un nombre minimal de circuits basculeurs et de portes. Ce dispositif de codage est facile à réaliser 5 avec des circuits intégrés peu coûteux car les portes et les circuits basculeurs utilisés sont tous du même type. Par exemple, ces circuits basculeurs et ces portes peuvent être réalisés en circuits logiques MOS du type de ceux décrits dans un article intitulé "MOS complex array system design" par L.L. Boysel et G.P. Carter 10 paru en février 19^9 dans une revue intitulée "Electro-Technology". Grâce au fait que les circuits basculeurs de codage sont commandés par des signaux à plusieurs phases, le dispositif peut délivrer des signaux très précis quelles que soient les variations de l'environnement . 15 II y a lieu de noter que des modifications peuvent être ap portées au mode de réalisation décrit sans sortir du cadre de l'invention. Par exemple,des portes équivalentes peuvent remplacer les portes NON-ET. Des types de circuits basculeurs équivalents peuvent également remplacer les circuits basculeurs D précités. A 20 cet effet, il est possible de consulter le texte de Phister précité. 71 24530 8 2098177 REVENDICATIONS 1 - Codeur destiné à traduire un signal de données entrantes sans retour à zéro en un signal arythmique à trois fréquences comportant un signal de première phase dont les impulsions n'appa- 5 raissent qu'aux limites des moments d'éléments binaires dudit signal de données et un signal de seconde phase dont les impulsions n'apparaissent qu'à l'intérieur desdits moments d'éléments binaires, caractérisé en ce qu'il comporte un organe bistable de mémoire commandé par horloge et comportant une entrée d'horloge à laquelle 10 est appliqué ledit signal de première phase et une entrée de données à laquelle est appliqué ledit signal d'entrée sans retour à zéro, ledit organe de mémoire étant agencé de manière à délivrer deux signaux sans retour à zéro complémentaires retardés chacun d'un moment d'élément binaire par rapport audit signal d'entrée 15 sans retour à zéro, une première porte connectée de manière à recevoir l'un des deux signaux et ledit signal de seconde phase, ladite première porte étant commandée de manière à laisser passer les impulsions dudit signal de seconde phase lorsque ledit premier signal est dans un état qui indique qu'un UN logique est apparu 20 dans ledit premier moment d'élément binaire, une seconde porte connectée de manière à recevoir l'autre des deux signaux, l'inverse dudit signal d'entrée et ledit signal de première phase, ladite seconde porte étant commandée de manière à laisser passer les impulsions dudit signal de première phase lorsque lesdits signaux 25 sont dans un état qui indique que ledit signal d'entrée comporte deux ZERoè^fuiceisifs, et un organe de sortie bistable de complémentation connecté auxdites première et seconde portes et commandé de manière à changer d'état et à produire ledit signal arythmique dans lequel des transitions se produisent dans les éléments bi-30 naires "UN" et aux limites entre éléments binaires ZERO successifs. 2 - Codeur destiné à traduire les éléments binaires d'un flux de signaux de données entrantes à la fréquence de N éléments binaires par seconde en un signal arythmique à trois fréquences, caractérisé en ce qu'il comporte une horloge à deux phases qui dé- 55 livre des impulsions de première et de seconde phase à partir d'un signal d'horloge entrant à la fréquence de 2N impulsions par seconde et dans une relation de phase prédéterminée par rapport aux-dits éléments binaires d'information, un organe de mémoire bistable commandé par horloge et comportant une entrée d'horloge, à 40 laquelle sont appliquées lesdites impulsions de première phase, 71 24530 9 2098177 ainsi qu'une entrée de données, ledit organe de mémoire étant connecté de manière à basculer d'un état à l'autre en fonction desdits signaux du flux de données entrantes appliqués à ladite entrée de données et sur le flanc arrière desdites impulsions 5 afin de délivrer un premier signal de données retardé d'un moment d'élément binaire par rapport audit signal du flux de données entrantes, un premier circuit porte auquel sont appliqués ledit premier signal de données et lesdites impulsions de seconde phase, ladite porte étant agencée de manière à délivrer une impulsion de 10 sortie lorsqu'un UN logique apparaît dan^Ledit signal du flux de données en coïncidence avec une impulsion de seconde phase, un second circuit porte auquel sont appliqués lesdites impulsions de première phase et lesdits signaux du flux de données entrantes, ladite seconde porte étant agencée de manière à délivrer une im-15 pulsion de sortie lorsqu'un ZERO logique apparaît pendant plus de deux impulsions de première phase successives, une troisième porte connectée aux sorties desdites première et seconde portes et un organe de mémoire bistable d'inversion ou de complémentation, connecté à ladite troisième porte et commandé de manière à 20 produire ledit signal arythmique codé à trois fréquences dont les transitions se produisent dans un élément binaire UN et entre deux éléments binaires ZERO successifs. 3 - Codeur selon la revendication 2, caractérisé en ce que toutes lesdites portes sont des portes NON-ET. 25 4 - Codeur selon la revendication 2, caractérisé en ce que ledit organe de mémoire commandé par horloge et ledit organe de mémoire et de complémentation sont des circuits basculeurs du type D. 5 - Codeur selon la revendication 2, caractérisé en ce 30 qu'il comporte également un registre de données à décalage auquel sont appliquées lesdites impulsions de première phase et qui est agencé de manière à appliquer les éléments binaires dudit signal de flux de données entrantes à ladite entrée ds données dudit circuit basculeur commandé par horloge,de manière à établir ladi-35 te relation de phase prédéterminée entre lesdits éléments binaires et lesdites impulsions de première et de seconde phase. 6 - Codeur selon la revendication 2, caractérisé en ce qj.e ladite horloge à deux phases comporte un organe de mémoire bistable de complémentation auquel sont appliquées les impulsions 40 d'entrée d'horloge et qui délivre deux signaux de sortie complé- 71 24530 10 2098177 mentaires, des première et seconde portes à chacune desquelles sont appliqués lesdites impulsions encrantes et l'un différent desdits signaux de sortie complémentaires, lesdites première et seconde portes étant commandées de manière à délivrer respective-5 ment leadits signaux de première et de seconde phase. 7 - Codeur destiné à traduire les éléments binaires d'un flux de signaux F1 de données entrantes à la fréquence de N éléments binaires par seconde en un signal arythmique, caractérisé en ce qu'il comporte un générateur d'horloge à deux phases qui dé-10 livre des impulsions 0 1 et 0 2 de première et de seconde phase en réponse à un signal d'horloge entrant à la fréquence de 2N impulsions par seconde de manière que les impulsions 0 1 coïncident avec les limites desdits éléments binaires et que les impulsions 0 2 coïncident avec le centre desdits éléments binaires, un organe bistable commandé par horloge, comportant une entrée d'horloge à laquelle sont appliquées lesdites impulsions 0 1 et une entrée de données à laquelle sont appliqués lesdits signaux de données F1, ledit organe bistable étant commandé par ledit signal F1 de manière à basculer sur le flanc arrière desdites impulsions 0 1 et à pro-20 duire un signal F2 et son complément.retardés chacun d'un moment d'élément binaire par rapport audit signal F1, une première porte à laquelle sont appliqués ledit signal F2 et lesdites impulsions 0 2, ladite porte étant commandée de manière à délivrer un signal de sortie F3 qui obéit à l'expression F3 - F2.02, une seconde por-25 te à laquelle sont appliqués le complément dudit signal F2, le complément dudit signal F1 et lesdites impulsions 0 1, ladite deuxième porte étant commandée de manière à produire un signal de sortie F4 selon l'expression F4 = FÏ\F2.01,et un organe bistable de complémentation de sortie comportant une porte connectée auxdites 30 première et seconde portes et qui délivre un signal d'entrée de complémentation F5 selon l'expression F5 = F3 + FÎ, ledit organe bistable étant commandé de manière à basculer pendant un moment d'élément binaire lorsque ledit signal du flux de données entrantes contient un UN et entre des moments d'éléments binaires lors-35 que ledit signal du flux de données entrantes contient deux ZEROS successifs. 8 - Codeur selon l'une quelconque des revendications 1,6 et 7, caractérisé en ce que lesdits organes bistables sont des circuits basculeurs du type D et lesdites portes sont des portes 40 NON-ET. 71 24530 2098177 11 9 - Codeur selon la revendication 7, caractérisé en ce qu'il comporte également un registre de données à décalage auquel sont appliquées lesdites impulsions 0 1 et qui est commandé de manière à appliquer les éléments binaires dudit signal de données 5 à ladite entrée de données de manière à établir ladite coïncidence entre lesdits éléments binaires et lesdites impulsions 0 1 et 0 2. 10 - Codeur selon la revendication 7, caractérisé en ce que ledit générateur d'horloge à deux phases comporte un organe bistable de complémentation qui délivre deux signaux de sortie 10 complémentaires à partir dudit signal d'horloge entrant et des première et seconde portes à chacune desquelles sont appliqués ledit signal d'horloge entrant et l'un différent desdits signaux de sortie complémentaires, lesdites première et seconde portes étant commandées de manière à produire respectivement lesdites 15 impulsions 0 1 et 2 à la fréquence de N impulsions par seconde et déphasées de 180° les unes par rapport aux autres.