La présente invention concerne de façon générale des circuits de reproduction de données, et plus particulièrement un circuit de reproduction de données annulant une série de données quand une lacune est détectée dans un signal de donnée lu à partir d'un signal d'enregistrement, et envoie seulement une donnée correcte ne comportant pas de lacune à un circuit externe. Récemmient, on a mis au point des appareils capables de reproduire un signal d'information enregistré à partir d'un support d'enregistrement rotatif (désigné ci-après simplement par le terme de disque) Sur le disque est enregistré un signal d'information principal tel qu'un signal vidéo et un signal audio sur une piste en spirale formée sur le disque. L'appareil de reproduction balaye le disque au moyen d'un style de reproduction ou tête de lecture comportant une électrode par exemple, et reproduit le signal d'information principal enregistré sous forme de variations de la capaci- tance électrostatique entre l'électrode de la tête de lecture et le disque Dans le disque du type ci-dessus, par exemple, quatre trames du signal vidéo sont enregistrées sur chaque spire de la piste formée sur le disque Une donnée de chapi- tre indiquant un numéro de programme du signal d'information principal est enregistrée à la dix-septième période H (H représentant une période de balayage horizontal) à partir d'une partie montante d'un signal de synchronisation verticale, à l'intérieur d'une période de suppression verticale dans chaque trame En outre, une donnée de temps indiquant une position enregistrée (adresse) du signal d'information prin- cipal à partir de la position o l'enregistrement a démarré lors de la reproduction du temps, est enregistrée sur le disque à la dix-huitième période H Par exemple, ces données sont des signaux de données utilisant le code spatial biphasé. Dans le type de disque ci-dessus, quand il y a une lacune dans le signal de donnée lu à partir du disque par la tête de lecture, le signal de donnée est reproduit sous forme d'un signal contenant une donnée erronée En conséquence, quand on utilise un signal contenant une donnée erronée due à une lacune et analogue, on obtient une donnée de chapitre erronée et une donnée de temps erronée, ce qui constitue un inconvé- nient. D'un autre côté, le signal vidéo de quatre trames est enregistré sur une spire de la piste du disque, comme décrit ci-dessus Il existe donc quatre périodes de suppression verticale sur chaque spire de la piste du disque Ceci signi- fie que des signaux contenant la même donnée sont enregistrés dans quatre positions sur chaque spire de la piste du disque. Donc, quand la reproduction de la donnée est entachée d'erreur du fait de la lacune indiquée ci-dessus, ou analogue, il n'y a pas d'inconvénient à ne pas utiliser la donnée erronée et d'utiliser à la place la donnée située dans d'autres positions de la période de suppression verticale sur la même spire de la piste. En conséquence, un objet général de la présente invention est de créer un circuit de reproduction de données nouveau et utile, éliminant les inconvénients mentionnés ci-dessus. Un autre objet plus spécifique de la présente invention est de créer un circuit de reproduction détectant des lacunes quand des lacunes sont introduites dans le signal de donnée lu à partir d'un support d'enregistrement, et annule le signal de donnée dans lequel existe la lacune. Un autre objet encore de la présente invention est de créer un circuit de reproduction de données, annulant le signal de donnée, de manière que ce signal de donnée ne soit pas envoyé à un circuit externe quand la lacune ci-dessus a été détectée. Un autre objet encore de la présente invention est de créer un circuit de reproduction de données dans lequel une mémoire est remise à son état initial quand la lacune ci- dessus est détectée, de manière à vider le contenu de la mémoire. Un autre objet encore de la présente invention est de créer un circuit de reproduction de données qui supprime toutes les données situées dans un intervalle prédéterminé, quand la lacune ci-dessus est introduite dans l'intervalle prédéterminé tel qu'une période de balayage horizontal repré- senté et sectionné par un code de cadrage. D'autres objets et caractéristiques de la présente inven- tion apparaîtront plus clairement à la lecture de la descrip- tion détaillée qui suit, avec référence aux dessins ci- annexes. La fig 1 est un schéma de principe par blocs représen- tant un exemple d'un-appareil de reproduction de dupport d'enregistrement rotatif utilisant un circuit de reproduction de données selon la présente invention. La fig 2 est une schéma de principe par blocs représen- tant un premier mode de réalisation d'un circuit de reproduc- tion de données selon la présente invention. Les fig 3 A à 3 F représentent respectivement les formes d'onde en chaque partie du système selon le schéma par blocs de la figure 2. La fig 4 est un schéma de circuit représentant un mode de réalisation d'un circuit effectif constituant une partie essentielle du système du schéma par blocs représenté à la figure 2. La fig 5 est un schéma de circuit représentant un second mode de réalisation d'un circuit de reproduction de données selon la présente invention. La fig 1 représente un support d'enregistrement rotatif (ci-après désigné simplement par le terme de disque) 10 sur lequel est enregistré un signal vidéo, le support étant entraîné en rotation à une vitesse de rotation prédéterminée par une platine 11 Un style de reproduction ou tête de lecture 13 du dispositif de lecture de signaux 12 établit le contact avec la surface d'enregistrement du disque 10, de manière à lire et reproduire le signal enregistré sur le disque 10 Dans le présent mode de réalisation de l'invention, le signal vidéo est enregistré sur le disque 10 sous forme de variations de configuration géométrique, et le signal vidéo enregistré est reproduit à partir du disque 10 sous forme de variations de capacitance électrostatique entre le disque 10 et l'électrode de la tête de lecture 13 Des signaux de référence destinés à la commande de suivi de la piste sont enregistrés sur le disque 10 à côte du signal vidéo, et ces signaux de référence sont reproduits en même temps que le signal vidéo. Le signal lu et reproduit à partir du disque 10 est envoyé à un démodulateur 15 d'un circuit de commande de suivi de piste 16, par l'intermédiaire d'un amplificateur de tête 14 Les signaux de référence destinés à la commande de suivi de piste sont séparés au niveau du circuit de commande de suivi de piste 16, et un signal de commande de suivi de piste est formé à partir de ces signaux de référence Le signal de commande de suivi de piste ainsi formé par le circuit de commande de suivi de piste 16 est envoyé à une bobine de suivi de piste montée à l'intérieur du dispositif de lecture de signaux 12 En conséquence, la commande de suivi de piste est réalisée de manière que la tête de lecture 13 balaye avec précision les pistes du signal vidéo formées sur le disque 10. D'un autre c 8 té, le signal vidéo lu est démodulé par le démodulateur 15, puis envoyé à un circuit de traitement de signaux vidéo 17 o est réalisé un traitement prédéterminé de ce signal De ce fait, le signal vidéo démodulé ainsi soumis au traitement prédéterminé est envoyé au tube image du récep- teur (non représenté) par l'intermédiaire d'une borne 18, et reproduit sous forme d'une image de reproduction Le signal obtenu du démodulateur 15 est envoyé à un circuit d'extrac- tion de donnée 19 o la donnée est extraite Le signal de donnée extrait est envoyé à un circuit de reproduction de donnée 20. Comme décrit ci-dessus, le signal de donnée mentionné comprend une donnée de chapitre existant pour chaque période de balayage horizontal à la dixseptième période H a partir de la partie montante du signal de synchronisation verticale, à l'intérieur de la période de suppression verticale et/ou d'une donnée de temps existant dans une période de balayage horizontale à la dix-huitième période H Ce signal de donnée comprend un signal de donnée de code spatial biphasé comme indiqué aux figures 3 A et 3 B Comme indiqué à la figure 3 A, ce signal indique un niveau bas (niveau B) et un niveau élevé (niveau E) avec un rapport de durée de 50 % à l'intérieur d'un intervalle T d'un bit quand la donnée est " 1 " Quand la donnée est " O ", le signal ci-dessus indique un niveau B ou un niveau E sur la totalité de l'intervalle T d'un bit De ce fait, le signal ci-dessus se présente selon la forme d'onde b o se succèdent en alternance des périodes de niveau B et de niveau E. Un premier mode de réalisation du circuit de reproduction de donnée 20 est représenté à la fig 2 Le signal de donnée b extrait du circuit d'extraction de donnée 19, représenté à la fig 1, est envoyé à un circuit détecteur (reproducteur) d'horloge ou de rythme 32 et à un circuit démodulateur de données 33, à partir d'une borne d'entrée 31 Le circuit détecteur de rythme 32 détecte et reproduit un signal d'horlo- ge c synchronisé avec l'intervalle T, comme représenté à la fig 3 C Ce signal d'horloge c est envoyé au circuit démodu- lateur de données 33, à un circuit de commutation d'horloge ou de rythme 34, et à un circuit détecteur d'intervalle d'impulsion 42 pour détecter l'intervalle d'impulsion du signal d'horloge ou de rythme. Le circuit démodulateur de données 33 reçoit le signal d'horloge c et démodule le signal de donnée modulé b qui est obtenu de la borne 31 Le circuit démodulateur de données 33 produit ainsi un signal de donnée démodulé d et envoie ce signal de donnée démodulé d à une mémoire 35 La mémoire 35 comprend un registre à décalage Le circuit de commutation de rythme 34 est normalement à l'état de commutation permettant le passage du signal d'horloge c obtenu du circuit détecteur de rythme 32 La mémoire 35 emmagasine le signal de donnée d sous forme d'un signal e de non retour à zéro (NRZ) indiqué à la figure 3 E, avec la synchronisation du signal d'horloge c obtenue par le circuit de commutation de rythme 34. La série de données indiquée à la figure 3 A représente une section d'un bloc de données dans un intervalle de 1 H, et par exemple un code de cadrage tel que " 1100 " est inclus au commencement de l'intervalle 1 H Quand il n'y a pas de lacune dans le signal de donnée qui est lu et, quand le circuit détecteur de rythme 32 et le circuit démodulateur de données 33 fonctionnent normalement, un code de cadrage est détecté par un circuit détecteur de code de cadrage 36 lorsque la mémoire 35 enregistre normalement un signal de donnée d'un bloc de données Le code de cadrage détecté est envoyé à une borne de mise à l'état initial d'une bascule 37 pour mettre cette bascule 37 à l'état initial. Une sortie obtenue d'une borne de sortie Q de la bascule 37 mise à l'état initial est envoyée à un contrôleur de système 21 comprenant un microordinateur représenté à la fig 1 sous forme d'un signal d'instruction, par l'intermé- diaire d'une borne 39 Ce signal d'instruction indique au contrôleur de système 21 que le signal de donnée est correcte- ment démodulé et reproduit sans lacune et emmagasiné dans la mémoire 35 En outre, le signal d'instruction obtenu de la sortie Q de la bascule 37 est également envoyé au circuit de commutation de rythme 34 En conséquence, le circuit de commutation de rythme 34 se trouve connecté par un c 8 té x une borne 40 Le contrôleur de système 21 produit une impulsion d'horloge en vue de la lecture à partir du signal d'instruc- tion ci-dessus et applique cette impulsion d'horloge à la borne 40 L'impulsion d'horloge destinée à la lecture et envoyée au contrôleur de système 21 par la borne 40 est envoyée à la mémoire 35 par l'intermédiaire d'un circuit de commutation de rythme 34 Le signal de donnée e qui est lu de la mémoire 35 par l'impulsion d'horloge en vue de la lecture est envoyé au contrôleur de système 21 par l'intermédiaire d'une borne 38. Quand le contrôleur de système 21 termine la lecture de la donnée dans la mémoire 35, le contrôleur de système 21 applique un signal de remise à l'état initial à une borne 41. Le signal de remise à l'état initial obtenu de la borne 41 est appliqué à une borne de remise à l'état initial de la bascule 37 par l'intermédiaire d'une porte OU 44 En conséquen- ce, la bascule 37 est remise à l'état initial et est prête pour l'opération suivante. Quand il existe une lacune Db dans le signal de donnée b obtenu de la borne 31, comme indiqué par la ligne en tiretés de la fig 3 B, une lacune est introduite dans le signal d'horloge c obtenu du circuit détecteur de rythme 32, comme indiqué par la ligne en tiretés Dc de la figure 3 C En outre, une lacune est introduite dans le signal de donnée d obtenu du circuit démodulateur de données 33, comme indiqué par une ligne en tiretés Dd de la fig 3 D Dans ce cas, bien que la tête de lecture 13 lise le signal enregistré en effectuant le balayage d'une période de balayage horizontal sur le disque o existe un bloc de données, tous les bits (vingt-neuf bits par exemple) formant un bloc de données ne sont pas utilisés dans la mémoire 35 Il en résulte que le code de cadrage n'est pas détecté dans ce cas par le circuit détec- teur de code de cadrage 36, et que le signal d'instruction n'est pas obtenu de la bascule 37 Cependant, la tête de lecture 13 balaye et reproduit la trame suivante sur le disque 10, pour commencer à reproduire le bloc de données contenu dans la période de suppression verticale qui suit. Alors que la première partie du signal de donnée est emmaga- sinée dans la mémoire 35, tous les bits d'un bloc de données sont utilisés dans la mémoire 35, et le code de cadrage est détecté par le circuit détecteur de code de cadrage 36 Le signal d'instruction est ensuite obtenu de la bascule 37. Quand la mémoire 35 commence l'opération de lecture dans le cas décrit cidessus, le signal de donnée contenu dans la mémoire 35 a un contenu erroné et comprend une combinaison de données anciennes et une partie de données nouvelles Il- n'est donc pas souhaitable que cette donnée dont le contenu est erroné soit envoyée au contrôleur de système 21. Dans le circuit de reproduction de données 20 selon la présente invention, des mesures sont prises pour ne pas rencontrer les problèmes indiqués cidessus, en utilisant la construction qui suit Un intervalle TL légèrement plus important que l'intervalle de donnée (intervalle de rythme) T du signal d'horloge obtenu du circuit détecteur de rythme est réglé dans le circuit détecteur d'intervalle d'impulsion 42. Le circuit détecteur d'intervalle d'impulsion 42 est déclen- ché par la montée du signal d'horloge c Quand le signal d'horloge c de l'intervalle T indiqué sur le côté gauche de la fig 3 C est normalement envoyé au circuit détecteur d'in- tervalle d'impulsion 42, le circuit détecteur d'intervalle d'impulsion 42 est excité de façon continue par la montée du signal d'horloge c qui suit, du fait que ce signal d'horloge c qui suit est obtenu à l'intérieur de l'intervalle TL. Ainsi, le circuit détecteur d'intervalle d'impulsion 42 continue à rester à un niveau élevé, comme indiqué en fl à la fig 3 F Cependant, quand il y a une lacune Db dans le signal de donnée b et quand la lacune Dc est de ce fait introduite dans le signal d'horloge c, le signal d'horloge qui suit n'est pas obtenu, même après l'écoulement de l'intervalle T à partir de la montée du signal d'horloge qui est antérieur à la lacune Dc En conséquence, le circuit détecteur d'interval- le d'impulsion 42 passe à un niveau bas comme indiqué en f 2 à la fig 3 F Ceci signifie que le circuit détecteur d'inter- valle d'impulsion 42 a détecté la lacune. Le circuit détecteur d'intervalle d'impulsion 42 produit des sorties fl et dû obtenues en inversant les niveaux fl et f 2 ci-dessus Ces sorties XT et ? 2 sont envoyées & une borne de remise à l'état initial de la bascule 37 par l'intermédi- aire de la porte OU 44 La bascule 37 n'est pas remise & l'état initial par le niveau bas ET, mais est remise à l'état initial par le niveau élevé f 2 De ce fait, même quand on obtient une donnée ayant un contenu erroné du fait de la lacune et de ce que le code de cadrage est détecté erronément, le signal d'instruction n'est pas obtenu de la bascule 37 On évite ainsi que le contrôleur de système 21 lise une donnée reproduite de façon erronée De plus, les sorties fi et lÉ du circuit détecteur d'intervalle d'impulsion 42 sont égale- ment envoyées à la mémoire 35, et la mémoire 35 est remise à l'état initial par la sortie f 2 de détection de lacune Quand le bloc de données de la trame qui suit est reproduit, cette donnée est donc introduite successivement et correctement dans la mémoire 35 qui est à l'état vide. Un mode de réalisation d'un circuit réel correspondant à une section de circuit comprenant le circuit détecteur d'inter- valle d'impulsion 42, la porte OU 44 et la bascule 37 du système représenté par le schéma par blocs de la fig 2 est représenté à la fig 4 Le signal d'horloge c provenant du circuit détecteur de rythme 32 est appliqué à une borne 51, puis est envoyé à une borne de déclenchement d'un multivibra- teur monostable réenclenchable 52 Les signaux de sortie fi et f 2 sont obtenus d'une borne de sortie Q du multivibrateur monostable 52, et envoyés à une borne de rythme d'une bascule 53 du type à retard (type R) L'intervalle pendant lequel la sortie est maintenue par un déclenchement du multivibrateur monostable 52 est réglé sur TL La bascule 53 est remise à l'état initial par la sortie f 2 du multivibrateur monostable 52 Une sortie Q de la bascule 53 est appliquée à une borne de donnée de la bascule 37 de type R Le signal de sortie détecté provenant du circuit détecteur de code de cadrage 36 est appliqué à une borne de rythme de la bascule 37 par l'intermédiaire d'une borne 54 La sortie Q de la bascule 37 est envoyée au contrôleur de système 21 par l'intermédiaire de la borne 39, en tant que signal d'instruction. Quand il y a une lacune dans la donnée reproduite, la sortie Q de la bascule 53 est mise à l'état initial par la sortie T 2 du multivibrateur monostable 52 Donc, même quand le signal de sortie détecté est envoyé à la bascule 37 par l'intermédiaire de la borne 54 après que la bascule 53 ait été mise à l'état initial, la sortie Q de la bascule 37 n'est pas obtenue et le signal d'instruction n'est pas envoyé au contrôleur de système 21 La bascule 53 est remise à l'état initial par le signal de synchronisation horizontale obtenu de la borne 43 La sortie Q de la bascule 37 est envoyée au circuit de commutation de rythme 34 par l'intermédiaire d'une borne 55, sous forme d'un signal de commutation de rythme. On décrira maintenant, avec référence à la fig 5 un second mode de réalisation du circuit de reproduction de données selon la présente invention A la fig 5, les parties qui sont les mêmes que celles qui sont déjà représentées à la fig 2 sont désignées par les mêmes références numériques, et il n'en sera pas fait de description Dans le présent mode de réalisation de l'invention, la sortie du circuit détecteur d'intervalle d'impulsion 42 n'est pas envoyée à la mémoire 35 en tant que signal de remise à l'état initial La sortie inversée de la bascule 37 et le signal de synchronisation horizontale provenant de la borne 43 sont envoyés a une porte ET 61. Quand il n'y a pas de lacune dans le signal reproduit et quand la reproduction des données s'effectue normalement, la sortie détectée n'est pas introduite dans le circuit détec- teur d'intervalle d'impulsion 42 Quand le code de cadrage est détecté par le circuit détecteur de code de cadrage 36, la bascule 37 est mise à l'état initial De ce fait, la sortie Q est obtenue de la bascule 37 et le signal d'instruc- tion est envoyé au contrôleur de système 21 par la borne 39. Comme dans le premier mode de réalisation de l'invention décrit ci-dessus, la donnée normale est donc lue de la mémoi- re 35 Il n'y a pas de sortie Q provenant de la bascule 37. D'un autre côté, quand il y a une lacune dans le signal reproduit, le code de cadrage est détecté par le circuit détecteur de code de cadrage 36, et la bascule 37 n'est pas mise à l'état initial Ainsi, la bascule 37 est dans son état antérieurement remis à l'état initial o il n'y a pas de sortie Q et o il y a une sortie Q Du fait de la lacune ci- dessus, le code de cadrage n'est pas détecté comme décrit ci- dessus, bien que le balayage et la reproduction soient effec- tués pour chaque période de balayage horizontal En conséquen- ce, quand on obtient une sortie Q de la bascule 37, une opération ET est effectuée par la porte ET 61 quand le signal de synchronisation horizontale est envoyée à la porte ET 61, de manière à obtenir une sortie Cette sortie de la porte ET 61 est envoyée à la mémoire 35 pour remettre cette mémoire 35 à l'état initial et la vider de son contenu En conséquence, dans le présent mode de réalisation de l'invention, dans le cas o une donnée erronée est obtenue du fait d'une lacune ou analogue, et lorsque le code de cadrage ne peut pas être détecté normalement, le contenu de la mémoire 35 à l'intérieur d'une période de balayage horizontal est totalement effacé après que se soit écoulée la période de balayage horizontal dans laquelle existe la lacune ci-dessus. Comme il va de soi, l'invention ne se limite nullement à ces modes de réalisation, et diverses variantes et modifications il peuvent lui être apportées sans S 'écarter de son champ d'ap- plication. REVENDICATIONS 1 Circuit de reproduction de données comprenant des moyens ( 31) pour fournir un signal de donnée modulé compor- tant un code de cadrage représentant une série de signaux de donnée, des moyens ( 32) de détection et de reproduction de signaux d'horloge auxquels est envoyé ledit signal de donnée démodulé en vue de détecter et reproduire un signal d'horlo- ge, des moyens ( 33) de démodulation de signal de donnée auxquels est envoyé ledit signal de donnée modulé pour démodu- ler ce signal de donnée, des moyens de mémoire ( 35) destinés à l'enregistrement et à la lecture d'un signal de donnée démodulé par lesdits moyens de démodulation de signal de donnée, des moyens ( 36) pour détecter un code de cadrage à l'intérieur d'un signal lu par lesdits moyens de mémoire, des moyens ( 37) pour produire un signal d'instruction répondant à la détection dudit code de cadrage par lesdits moyens de détection de code de cadrage en vue de produire un signal pour commander la lecture desdits moyens de mémoire, caract 6- risé en ce que sont en outre prévus des moyens ( 42) pour détecter des lacunes dans ledit signal de donnée modulé qui leur a été envoyé et pour produire une sortie détectée de manière que lesdits moyens de production de signal d'instruc- tion ne produisent pas ce signal d'instruction. 2 Circuit de reproduction de données selon la revendica- tion 1, caractérisé en ce que lesdits moyens ( 42) de détec- tion de lacune détectent une lacune à l'intérieur d'un signal d'horloge détecté et reproduit par lesdits moyens de détection et de reproduction de signal d'horloge ( 32). 3 Circuit de reproduction de données selon la revendi- cation 1, caractérisé en ce que les moyens de production de signal d'instruction comprennent une bascule ( 37) qui est mise à l'état initial par une sortie provenant desdits moyens de détection de code de cadrage ( 36) et est remise à l'état initial par une sortie desdits moyens de détection de lacune ( 42), et produit ledit signal d'instruction à partir d'une borne de sortie Q. 4 Circuit de reproduction de données selon la revendication 1, caractérisé en ce que les moyens de détec- tion de lacune ( 32) remettent à l'état initial et vident les moyens de mémoire ( 35) au moyen de sa sortie détectée. Circuit de reproduction de données selon la revendica- tion 1, caractérisé en ce que ladite série de signaux de données existe à l'intérieur d'une période de balayage hori- zontal prédéterminée dans une période de suppression verti- cale d'un signal de télévision, et comprend en outre des moyens d'effacement ( 61) pour remettre à l'état initial et vider lesdits moyens de mémoire ( 35) à la réception d'un signal de synchronisation horizontale lorsqu'ils sont dans un état dans lequel le code de cadrage n'est pas détecté par lesdits moyens de détection de code de cadrage ( 36). 6 Circuit de reproduction de données selon la revendi- cation 5, caractérisé en ce que lesdits moyens de production de signal d'instruction comprennent une bascule ( 37) qui est mise à l'état initial par une sortie desdits moyens de détec- tion de code de cadrage ( 36) et produit ledit signal d'ins- truction à partir de sa borne Q, et en ce que les moyens d'effacement ( 61) comprennent une porte ET à laquelle est envoyée une sortie Q provenant d'une borne de sortie Q de la bascule ( 37) et le signal de synchronisation horizontale, et produit une sortie pour remettre à l'état initial et effacer lesdits moyens de mémoire quand on leur envoie ledit signal de synchronisation horizontale alors que la sortie U lui est appliquée. 7 Circuit de reproduction de données selon la revendi- cation 6, caractérisé en ce que la bascule ( 37) est remise à l'état initial par une sortie provenant desdits moyens de détection de lacune ( 42).