La présente invention concerne un dispositif semiconducteur monolithique multicouche comprenant au moins un transistor d'entrée et un transistor de sortie et comportant au moins un substrat d'un premier type de conductivité recouvert d'une couche épitaxiale plus faiblement dopée et de type opposé, la base du transistor de sortie étant une portion de ladite couche épitaxiale, une région de contact de base du transistor de sortie, plus fortement dopée, s'étendant localement depuis la surface jusqu'a ladite couche épitaxiale et ledit substrat constituant le collecteur du transistor de sortie. On connaît les circuits électroniques amplificateurs dits Darlington, qui comprennent deux transistors, un transistor d'entrée commandant la base d'un transistor de puissance (ou transistor de sortie). Les amplificateurs Darlington comprenant deux transistors bipolaires ont des gains élevés, mais ils présentent par rapport a un simple transistor, l'inconvénient d'avoir en commutation des temps de réponse plus importants. D'autre part, leur impédance d'entrée se situe dans une gamme de valeurs qui n'est pas compatible avec les circuits logiques rapides, par exemple les circuits de type TTL (de l'anglais transistor-transistor-logic) ou les circuits de type C-MOS (capacité-métal-oxyde semiconducteur) et qui, dans ces cas, nécessite des circuits d'interface supplémentaires.En outre, les transistors bipolaires intégrés dans les amplificateurs Darlington sont le plus souvent sensibles au phénomène de second claquage. On connait par ailleurs les transistors à effet de champ à structure MOS et en particulier les transistors à effet de champ à sillons, structure caractérisée par l'orientation oblique du canal qui résulte de la forme en V des sillons. Ceux-ci sont obtenus par décapage anisotropique selon des plans cristallographiques préférentiels. Ces transistors n'ont pas les inconvénients mentionnés ci-dessus et sont insensibles au phenomenede second claquage, ont des temps de commutation très faibles et une très forte impédance d'entrée, mais leur tension de saturation est trop élevée pour la plupart des applications. La présente invention a notamment pour but de fournir un dispositif tel qu'un amplificateur du type Darlington, évitant certains inconvénients des transistors bipolaires et les inconvénients des transistors à effet de champ, en présentant cependant les principaux avantages des uns et des autres. Selon l'invention, un dispositif semiconducteur monolithique conforme au préambule, est remarcruable principalement en ce que le transistor d'entrée est un transistor à effet de champ du type MOS, à canal par enrichissement situé le long d'une rainure en V, en ce que l'émetteur du transistor de sortie et la source du transistor d'entrée comportent des zones superficielles de profondeur, de dopage et de profil de concentration sensiblement identiques, en ce que le drain du transistor d'entrée est formé par le collecteur du transistor de sortie, en ce que ladite rainure en V pénètre dans un prolongement de ladite région de contact de base du transistor de sortie et dans la portion de couche épitaxiale sous-jacente, exposant ainsi la tranche dudit prolongement et de ladite couche à l'effet de la grille du transistor d'entrée, qui est formée dans la rainure en V par une couche de diélectrique recouverte d'une électrode métallique. Un dispositif selon l'invention réalise notamment le schéma de la figure 1 des dessins annexés. Le transistor d'entrée est un transistor à effet de champ de type MOS, à canal par enrichissement, dans lequel le nombre de porteurs de charge dans le canal est fonction de la polarisation de la grille, l'absence de polarisation entrainant l'absence de canal et ne laissant passer entre source et drain qu'un éventuel courant de fuite. Ce transistor d'entrée évite les risques de second claquage, car il a un coefficient de température négatif, son temps de commutation est très faible, car il n'y a pas de stockage de porteurs de charge, et son impédance d'entrée est très élevée, de l'ordre de 1000 fois plus élevée que celle d'un dispositif à transistor bipolaire, ce qui le rend utilisable en interface direct de circuits logiques tels que les circuits de type TTL ou de type C-MOS. Le transistor de sortie est un transistor bipolaire et de ce fait la tension de saturation du dispositif est de l'ordre de celle d'un amplificateur Darlington à transistor bipolaire de type classique. La structure du dispositif est homogène, les deux transistors étant formés l'un et l'autre dans les mêmes couches de matériau et ayant des régions correspondantes de même profondeur, même dopage et meme profil de concentration La fabrication n'entraine pas d'opérations supplémentaires par rapport à la fabrication d'un dispositif à structure multicouche ne comportant que des transistors bipolaires, à l'exception de la rainure en V qui ne présente pas de difficultés particulières Il va de soi que le dispositif peut comporter plusieurs rai nures, par exemple un faisceau de rainures parallèles.Il y a en effet intérêt à augmenter la largeur du canal du transistor d'en trée et pour ce faire à augmenter la longueur de la rainure et de l'électrode de grille ; la surface de plaquette disponible peut être mieux utilisée si plusieurs rainures sont mises en parallèle par une électrode de grille commune. En outre la continuité et la similitude des régions correspondantes des deux transistors font que le rapport puissance/sur face de cristal est au moins comparable à ùelui d'un transistor bipolaire de puissance équivalente. De préférence, le collecteur du transistor de sortie et le drain du transistor d'entrée sont formés conjointement dans un substrat qui est constitué d'une plaquette de matériau semiconduc teur fortement dope, recouverte d'une première couche épitaxiale faiblement dopée du même type de conductivité et la rainure en V est creusée jusqu a pénétrer dans ladite première couche épitaxiale. Il y a lieu de rappeler ici que le qualitificatif "fortement dopé s'applique aux parties de dispositif présentant une concen tration d'impuretés de dopage supérieure à 1 17 atomes/cm3 et de préférence supérieure à 1018 et le qualificatif "faiblement dope" dans le cas de concentration inférieure à 1017 atomes/cm3 et de préférence inférieure à 1016. Lorsque le substrat est formé d'une plaquette recouverte d'une couche épitaxiale faiblement dopée, le dispositif bénéficie des avantages de cette structure, gain élevé, tension de claquage élevée, et des avantages dus à la qualité et aux possibilités des matériaux épitaxiaux. Il est avantageux que le transistor de sortie, qui est le transistor de puissance du dispositif, soit du type dit LEC (de l'anglais low emitter concentration). L'émetteur du transistor de sortie comprend dans ce cas une zone fortement dopée, de pro fondeur de dopage et de profil de concentration sensiblement les mêmes que la source du transistor d'entrée, et une portion de couche épitaxiale superficielle, faiblement dopée, du même type de conductivité que le substrat. On sait que les transistors bipolaires ayant une telle structure multiépitaxiale ont un bon comportement à forte puissance, ont un gain élevé et une bonne tenue au second claquage, avantages dont bénéficie le dispositif amplificateur. En dehors de l'électrode de grille du transistor d'entrée qui est inscrite dans le V de la rainure, les connexions du dispositif peuvent être réalisées sur les surfaces planes dans les conditions les plus favorables. Une connexion est assurée entre la base du transistor de sortie et la source du transistor d'entrée au moyen d'une électrode métallique plane en contact direct avec la région de contact de base du transistor de sortie, avec la zone superficielle fortement dopée formant la source du transistor d'entrée et avec le prolongement de la région de contact de base pénétrée par la rainure en Vu ainsi est assurée la liaison entre les deux transistors, ainsi que la liaison entre la source et une extrémité du canal du transistor d'entrée, cette dernière liaison fixant la référence de polarisation de la grille par rapport au canal selon le schéma de la figure 1. L'invention concerne également le procédé de réalisation du dispositif décrit. Selon l'invention, le procédé de réalisation d'un tel dispositif est remarquable principalement en ce que, sur un substrat constituant le collecteur du transistor de sortie et le drain du transistor d'entrée, on dépose au moins une couche épitaxiale plus faiblement dopée constituant la base du transistor de sortie et une zone de canal du transistor d'entrée, en ce qu'une région de contact de base du transistor de sortie et une autre zone de canal du transistor d'entrée sont realisees par une même opération de dopage à forte concentration de dopant, en ce que l'émetteur du transistor de sortie et la source du transistor d'entrée sont réalisés par une même opération de dopage à forte concentration de dopant et en ce qu'une rainure à profil en V est creusée jusqu'à atteindre ledit substrat, une couche diélectrique est formée au moins dans ladite rainure et des électrodes métalliques sont déposées dans ladite rainure, sur ledit émetteur, sur la région de contact de base, sur ladite source et sur ledit substrat. Les régions de l'un et l'autre transistors sont ainsi réalisés simultanément, peuvent être localisées par les mêmes masques, ce qui permet la meilleure utilisation de la surface et la meilleure économie de moyens. De préférence, on part d'une plaquette fortement dopée et on dépose sur cette plaquette une couche épitaxiale faiblement dopée et de même type de conductivité puis on dépose la couche épitaxiale faiblement dopée, de type de conductivité opposé a celui de la plaquette, pour constituer la base du transistor de sortie et une zone de canal du transistor d'entrée, puis on dépose une troisième couche épitaxiale, faiblement dopée du même type de conductivité que la plaquette, dont une portion constituera une zone d'émetteur plus faiblement dopée, après quoi la région de contact de base du transistor de sortie et une zone de canal du transistor d'entrée sont obtenues par une diffusion jusqu'à une profondeur supérieure à l'épaisseur de la troisième couche épitaxiale, et une zone plus fortement dopée de l'émetteur du transistor de sortie ainsi que la source du transistor d'entrée sont diffusées simultanément jusqu a une profondeur inférieure à celle de ladite troisième couche. Les opérations décrites ci-dessus sont similaires à celles qui constituent les procédés de réalisation de transistors bipolaires épitaxiaux multicouches de structure LEC, elles ne présentent pas de difficultés spécifiques. La description qui va suivre en regard des dessins annexés fera bien comprendre comment l'invention peut être réalisée. La figure 2 est une coupe schématique d'un dispositif comprenant au moins un transistor à effet de champ de structure MOS à rainure en V et un transistor bipolaire. La figure 3 est une coupe schématique suivant la ligne XX de la figure 4 d'un autre dispositif de même fonction, dans une variante de réalisation. La figure 4 est une vue en plan du dispositif de la figure 3. Le dispositif décrit en regard de la figure 1 est un amplificateur Darlington réalisé sur un substrat 1 d'un premier tvpe de conductivité recouvert d'une couche épitaxiale 2 du type de conductivité opposé. Il comporte des régions superficielles localisées 3 et 4 du même type de conductivité que le substrat et une région superficielle localisée 5 du type de conductivité opposé, plus fortement dopée que la couche 2. Une rainure 6 est creusée en forme de V à travers la région 3, la région 5 et la couche 2, jusqu a atteindre le substrat 1. Les flancs de la rainure 6 sont recouverts d'une couche diélectrigue 7 et celle-ci est recouverte d'une électrode métallique 8.Une électrode métallique 10 assure un contact sur la région 4 et une autre électrode métallique 9 réalise un court-circuit entre la région 3 et la région 5. Un dépôt métallique 14 recouvre la face arrière du substrat 1. Le transistor d'entrée du dispositif est ainsi un transistor MOS a effet de champ dont la source est la région 3, le drain est cons titué par la partie 12 du substrat 1, la grille est 11 électrode 8 et le canal est formé par la couche d'inversion provoquée par une polarisation de l'électrode 8 dans les parties 11 et 13 de la couche 2 et de la région 5, adjacentes aux flancs de la rainure 6. Le transistor de sortie du dispositif est un transistor bipolaire dont l'émetteur est la région 4, la base est une portion de la couche 2 et le collecteur est constitué par le substrat 1.L'électrode 9 et la région 5 réalisent la liaison élec- trique SB du schéma de la figure 1, entre la base du transistor de sortie et la source du transistor d'entrée. Le dispositif représenté sur la figure 3 est un amplificateur Darlington comprenant un transistor d'entrée à effet de champ de type MOS à rainure en forme de V et un transistor de sortie bipolaire de type LEC multiépitaxial, reliés selon le schéma de la figure 1. Il est à noter que, pour une meilleure compréhension du dessin, une seule rainure a été représentée sur la coupe de la figure 3, alors que, comme le montre la vue en plan de la figure 4, le transistor d'entrée du dispositif comporte un faisceau de rainures parallèles. Dans le même but, la rainure unique représentée a été considérablement grossie par rapport aux dimensions en surface des régions du transistor de sortie. Le dispositif est réalisé, avec un certain nombre d'autres dispositifs identiques, à partir d'une plaquette 21 de silicium de type N orienté selon le plan (1.0.0.), dopée pour présenter une résistivité de 10 mecs, d'une superficie de 4 mm x 4 mm par dispositif et d'une épaisseur de l'ordre de 0,4 mm. Sur cette plaquette on dépose une couche épitaxiale 22 de type N de 12 Um d'épaisseur, dopée pour présenter une résistivité de 3 Qcm. Une seconde couche 32 recouvre la couche 22. La couche 32 a 10 pm d'épaisseur et une résistivité de 7 Qcm, elle est dopée au bore pour présenter le type de conductivité P. Une troisième couche 34 est déposée sur la couche 32.La couche 34 a 5 um d'épaisseur, une résistivité de 3 Scm, elle est dopée au phosphore pour présenter le type de conductivité N. Une région 25, de type de con ductilité P+ (le signe + indiquant un matériau fortement dopée), de b pm de profondeur est obtenue par un dépôt localisé de bore, suivi de diffusion. Des régions 24 et 23, de type de conductivité N+, de 4 pm de profondeur sont obtenues par un dépôt localisé de phosphore, suivi de diffusion. A ce stade il est préférable d'effectuer la gravure des gorges qui vont servir d'amorce au découpage de la plaquette pour separer les dispositifs les uns des autres. Cette gravure chimique atteint le substrat 21 ; les gorges sont ensuite passivées. Puis, des rainures à flancs 26 inclinés en V selon des plans cristallographiques (1.1.1.) sont réalisées par un décapage anisotropique atteignant la couche 22. Les rainures sont parallèles, elles peuvent avoir un pas de 40 um. Les flancs 26 des rainures sont recouverts d'une couche 27 de dioxyde de silicium SiO2, obtenue par voie thermique en atmos phère oxydante, cette couche diélectrique a une épaisseur de l'ordre de 0,10 a 0,20 um, selon la tension de polarisation et la sensibilité prévues pour le dispositif. Des électrodes métalliques 38,39, 40 sont obtenues par un dépôt suivi de photogravure d'aluminium, sur les flancs de la rainure et sur les régions 23, 25 et 24. De même, une couche métallique 44 est déposée sur la face arrière du substrat 21, par exemple une couche de chrome-nickel-or, pour permettre le contact électrique et thermique sur une embase faisant fonction de dissipateur. L'émetteur du transistor de sortie est constitué par la région 24 et la portion de couche 34 sous-jacente. La base du transistor de sortie est constituée par une portion de couche 32 sous jacente à l'émetteur et la région de contact de base est cons tituée par la région diffusée 25. Le collecteur du transistor de sortie est constitué par le substrat 21 et par la portion de couche 22 située sous la base. La zone 42 du substrat 21 et l'autre portion de couche 22 constituent par ailleurs le drain du transistor d'entrée, dont la source est formée par la région 23. Lorsque l'électrode 38 est polarisée positivement par rapport au drain et à la source, à une tension suffisante, une zone d'inversion se produit dans les zones 33 de la couche 25 et dans les zones 31 de la couche 22, le long des flancs de la rainure en V et cette zone d'inversion constitue le canal de type N du transistor d'entrée. - REVENDICATIONS 1.- Dispositif semiconducteur monolithique à structure multicouche comprenant au moins un transistor d'entrée et un transistor de sortie et comportant au moins un substrat d'un premier type de conduotivité recouvert d'une couche épitaxiale plus faiblement dopée et de type opposé, la base du transistor de sortie étant une portion de ladite couche épitaxiale, une région de contact de base du transistor de sortie, plus fortement dopée, s'étendant localement depuis la surface jusqu'à ladite couche épitaxiale et ledit substrat constituant le collecteur du transistor de sortie, caractérisé en ce que le transistor d'entrée est un transistor à effet de champ du type MOS, à canal par enrichissement situe le long d'une rainure en V, en ce que l'émetteur du transistor de sortie et la source du transistor d'entrée comportent des zones superficielles de profondeur, de dopage et de profil de concentration sensiblement identiques, en ce que le drain du transistor d'entrée est formé par le collecteur du transistor de sortie et en ce que ladite rainure en V pénètre dans un prolongement de ladite région de contact de base du transistor de sortie et dans la portion de couche épitaxiale sous-jacente, exposant ainsi la tranche dudit prolongement et de ladite couche à l'effet de la grille du transistor d'entrée, qui est formée dans la rainure en V par une couche diélectrique recouverte d'une électrode métallique. 2.- Dispositif selon la revendication 1, caractérisé en ce que le collecteur du transistor de sortie et le drain du transistor d'entrée sont formés dans un substrat constitué par une plaquette fortement dopée recouverte d'une première couche épita- xiale faiblement dopée de même type de conductivité, la rainure en V pénétrant au moins dans ladite première couche. 3.- Dispositif selon l'une des revendications 1 et 2, carac térisé en de que l'émetteur du transistor de sortie comprend une zone fortement dopée, de profondeur, de dopage et de profil de concentration sensiblement les mêmes que la source du transistor d'entrée, et une portion de couche épitaxiale superficielle, faiblement dopée, du même type de conductivité que le substrat. 4.- Dispositif selon l'une des revendications 1 à 3, carac térisé en ce qu'une connexion est assurée entre la base du transistor de sortie et la source du transistor d'entrée au moyen d'une électrode métallique en contact direct avec la région de contact de base du transistor de sortie, avec la zone superficielle fortement dopée formant la source du transistor d'entrée et avec le prolongement de la région de contact de base pénétrée par la rainure en V. 5.- Procédé de réalisation d'un dispositif selon l'une des revendications I à 4, caractérisé en ce que, sur un substrat constituant le collecteur du transistor de sortie et le drain du transistor d'entrée, on dépose au moins une couche épitaxiale plus faiblement dopée constituant la base du transistor de sortie et une zone de canal du transistor d'entrée, en ce qu'une région de contact de base du transistor de sortie et une autre zone de canal du transistor d'entrée sont réalisées par une même opération de dopage à forte concentration de dopant, en ce que l'emet- teur du transistor de sortie et la source du transistor d'entrée sont réalisés par une même opération de dopage à forte concentration de dopant, et en ce qu'une rainure à profil en V est creusée jusqu'à atteindre ledit substrat, une couche diélectrique est formée au moins dans ladite rainure et des électrodes métalliques sont déposées dans ladite rainure, sur ledit émetteur, sur ladite région de contact de base, sur ladite source et sur ledit substrat. 6.- Procédé selon la revendication 5, caractérisé en ce que, une plaquette fortement dopée étant préalablement recouverte d'une couche épitaxiale faiblement dopée du même type de conductivité pour constituer le substrat, une couche superficielle épitaxiale faiblement dopée du même type de conductivité est déposée sur la couche constituant la base du transistor de sortie et une zone de canal du transistor d'entrée, après quoi la région de contact de base du transistor de sortie et une autre zone de canal du transistor d'entrée sont diffusées simultanément jusqu'à une profondeur supérieure à l'épaisseur de ladite souche superficielle, l'émetteur du transistor de sortie et la source du transistor d'entrée étant diffusés simultanément jusqu'à une profondeur inférieure à l'épaisseur de ladite couche superficielle.