La présente invention concerne un transistor à effet de champ et un procédé de fabrication de ce transistor et notamment un transistor à effet de champ à caractéristiques non saturées. Ia couche d'appauvrissement a été étudiée et utilisée longtemps dans les composants semi-conducteurs. Toutefois, certaines des propriétés n'ont pas été analysées complètement. Pour cette raison, on décrira tout d'abord brièvement la notion de couche d'appauvrissement. Lorsqu'une région de type p est une région de type n sont contigus l'une à l'autre dans un matériau semi-conducteur, il se forme une jonction pn ; les porteurs respectifs (trous et électrons) sont très différents du point de vue de leur densité de part et d'autre de la jonction ; la densité de trous est plus grande dans la région de type p que dans la--région de type n et la densité en électrons est beaucoup plus grande dans la région de type n que dans la région de type p. C'est pourquoi, au voisinage de la jonction pn, les trous tendent à s'éloigner de la région de type p pour passer dans la région de type n à travers la jonction pn ; les électrons cheminent de la région de type n vers la région de type p. On forme ainsi une partie à charge négative dans la région de type p voisine de la jonction pn. De la même façon, on forme une partie à charge positive dans la région de type n au voisinage de la jonction pn. On obtient ainsi une double couche électronique. Dbs que cette double couche est formée, il s'établit un gradient de tension évitant tout autre cheminement entre zones des porteurs de charge. Cette région à double couche est appelée région de charge d'espace ou couche d'appauvrissement. Ces couches d'appauvrissement ont été utilisées efficacement dans les transistors à effet de champ. Dans un transistor à effet de champ du type à jonction, les canux des porteurs, dans lesquels passent les porteurs de charge, sont généralement déterminés et commandés par une couche d'appauvrissement partant d'une jonction pn entourant la région de la grille plus communément désignée "gate". Cependant de tels transistors à effet de champ classiques, ont des caractéristiques courant de drain/tension de drain qui sont saturées. Récemment, on a développé un transistor à effet de champ assimilable à une triode (par exemple brevet US 3 628 230)0 Dans un tel transistor à effet de champ non saturé, la couche d'appauvrissement s'étendant de la région de gate, est destinée à fermer le canal dit de courant, mtme lorsqu'une tension de polarisation de gate nulle, est appliquée. Ainsi les porteurs de charge doivent pouvoir pénétrer à travers la couche d'appauvrissement pour aller de la source vers le drain, quel que soit l'état de fonctionnement. Le transfert de charge de la couche d'appauvrissement a été examiné comme dans le vide. On a considéré la possibilité de passage de courant comme étant proportionnelle à la section transversale du canal de courant. Selon cette conception, pour arriver à un transistor à effet de champ à possibilité de passage de courant important la surface de canal devrait de préférence titre aussi grande que possible.Or, pour fermer une telle surface de canal, importante, la concentration en porteurs dans le canal de courant doit être inférieure à une certaine valeur et de préférence titre aussi faible que possi- ble. 3n d'autres termes, plus la concentration en impureté ie la région semi-conductrice qui forme un canal de courant est faible et plus important est le courant qui peut passer. Lorsqu'on applique les considérations ci-dessus à un transistor à effet de champ, à jonction, vertical, à canaux multiples comme décrit dans le brevet US 3 380 188, il devrait titre possible de réaliser des composants de puissance très grande. Toutefois, l'augmentation de la section de ce canal de courant est accompagnée par une diminution correspondante de la concentration en impureté et aboutit à une résistance interne plus grande, c' est#-dire une résistance de drain, ce qui se traduit par un faible facteur d'amplification. En outre, l'utilisation d'un semi-conducteur extrêmement pur rend la pratique du procédé de fabrication de ces composants, très difficile à cause de la faible quantité de matière intrinsèque, qui pourrait modifier complètement les caractéristiques électriques du matériau. En outreS la courbe caracté ristique de polarisation#nulle -de gate, dans la fonction courant de drain/tension de drain selon la structure ci-dessus, est distance de l'axe des courants, d'une distance importante. Cela signifie une forte résistance de branchement et une perte de puissance. La présente invention a pour but de résoudre ces problèmes et se propose de créer une structure utilisable en pratique d'un transistor à effet de champ, non saturé, facile à fabriquer, ainsi que le procédé de fabrication d'un tel transistor. A cet effet, l'invention concerne un transistor à effet de champ ayant une éleotode de source, de gate et de drain, une région semi-conductrice d'un premier type de conductivité, reliant l'électrode de source et ltélectrode de drain, une région semi-conductrice de gate, d'un autre type de conductivité, transistor caractérisé en ce qu'il comprend une région de canal formée d'une partie de la région semi-conductrice adjacente à la région de gate et ayant une concentration en impureté comprise entre 1 x 1013 à I x ioI5 atomes/cm3 ainsi qu'une couche d'appauvrissement, développée à partir de la jonction entre la région semi-conductrice de gate et cette région semi-conductrice et une région neutre extrêmement étroite (c'est-à-dire la région d'existence des porteurs) de cette région semi-conductrice d'un type de conductivité lorsqu'aucune tension de polarisation de gate n'est appliquée à l'électrode de gate. Suivant une autre caractéristique de l'invention, la région de canal présente une concentration en impureté comprise entre 5 x 1013 et 5 x 1014 atomes/cm3. L'invention concerne également un procédé de fabrication d'un tel transistor, ce procédé étant caractérisé en ce qu'onze ffectue la croissance d'une couche semi-conductrice épitaxiale d'un premier type de conductivité avec une concentration en impureté comprise entre 5 x 1013 et 5 x to14 atomes/cm sur un substrat semi-conducteur de même type de conductivité mais de concentration en impureté plus grande, on réalise une région semi-conductrice de gate de conductivité de type opposé et on réalise une structure de mailles ayant un ensemble d'orifices avec un diamètre minimum - compris entre 2 et 15 microns, on fait cro#tre#une autre couche épitaxiale de ce type de conductivité et avec une concentration en impureté plus faible que celle de la couche épi taxiale sur la couche épitaxiale précédente, on relie les électrodes au substrat à la région de gate et à l'autre couche épitaxiale. Ainsi, l'invention concerne un transistor à effet de champ facile à fabriquer, présentant des caractéristiques non saturées, une tension de rupture élevée, une faible distorsion, une conductance de transfert ou pente élevée et une densité de courant élevée. L'invention crée ainsi un transistor à effet de champ ayant au moins un canal de courant dont la concentration en impureté varie entre 1 x 1013 et 1 x 1015 atomes/cm avec une largeur de canal comprise entre 2 et 15 microns, ces deux éléments pouvant se réaliser avec une bonne reproductibilité. L'invention concerne également un transistor à effet de champ ayant une électrode de source, de gate et.de drain, une région semi-conductrice d'un premier type de conductivité, reliant l'électrode de source et l'électrode de drain, une region semi-conductrice de gate, d'un autre type de conductivité, transistor caractérisé en ce qu'il comprend une région de canal formée dvune partie de la région semi-conductrice adjacente à la région de gate et ayant une concentration en impureté comprise entre 1 x ##1013 à i x 1015 atomes/cm3 ainsi qu'une couche d'appauvrissement, développée à partir de la jonction entre la région semi-conductrice de gate et cette région semi-conductrice et une région neutre extrêmement étroite (c'est-à-dire la région d'existence des porteurs) de cette région semi-conductrice d'un type de conductivité lorsqu7 aucune tension due polarisation de gate n'est apptiquée à l'élec- trode de gate. L'invention concerne egalement un transistor â effet de champ, caractérisé en ce que la largeur de la région de canal est de l'ordre de 2 à 15 microns et le transistor présente des caractéristiques non saturées. L'invention concerne un transistor à effet de champ, caracterise en ce que- la région de canal présente une concentration en impureté comprise entre 5 x 1013 et 5 x 1014 ato#es/cm3. concerne concerneun transistor caractérisé en ce que la largeur de la région de canal est comprise entre 3 et 10 mi#rons. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels : - la figure I est une coupe transversale d'un transistor à effet de champ, horizontal, classique. - la figure 2 est un graphique des caractéristiques connues du courant de drain en fonction de la tension de drain pour le transistor à effet de champ classique de la figure 1. - la figure 3 est une coupe transversale schématique d'un transistor à effet de champ. - la figure 4 est une coupe transversale dlun transistor à effet de champ, vertical, développé récemment. - la figure 5 est un graphique des caractéristiques courant de drain/tension de drain du transistor à effet de champ de la figure 4. - la figure 6 est un graphique montrant la relation entre la largeur de la couche d'appauvris- sement et la concentration en impureté, le paramètre étant la diffOrence de potentiel total sur la- jonction. - la figure 7 est une coupe transversale d'un mode de réalisation d'un transistor à effet de champ, vertical, non saturé, selon ltintention. - les figures Sa ... 8h sont des coupes transversales des diverses phases de fabrication du transistor à effet de champ selon la figure 6. - la figure 9 est un graphique montrant l'introduction du dopant dans le semi-conducteur. - les figures 10a ... 10c représentent des exemples de modèle de gate. - la figure il est une coupe transversale d'un autre mode de réalisation atun transistor à effet de champ vertical, non saturé, selon l'invention. X les figures 12a ... 12e sont des coupes transversales de la fabrication du transistor à effet de champ selon la figure 10. - la figure 13 est un graphique montrant les variations de capacité gate/source et gate/drain par rapport à la différence de tension totale sur la jonction. - les figures 14a ... 140 représentent les caractéristiques# courant de drain/tension de drain selon les modes de réalisation des figures 7 et 11. - la figure 15 est une coupe transversale d'un mode de réalisation de transistor à effet de champ, latéral, non saturé selon l'invention - la figure 16 est une coupe transversale d'un autre mode de réalisation d'un transistor à effet de champ latéral, non saturé selon l'invention. - les figures 17a et 17b sont des vues de-dessus de la structure source-gate-drain utiliser ble dans les deux modes de réalisation des figures 15 et 16. - la figure 18 est une coupe transversale d'un autre mode de réalisation d'un transistor à effet de champ vertical, non saturé selon l'invention. - la figure 19 est une coupe trwisvera# d'un autre mode de réalisation d'un transistor à effet de champ vertical, non saturé, selon l'invention. La figure 1 représente un exemple d'un transistor à effet de champ horizontal, classique, qui comporte un canal 1, de courant de type n, parallèle i la surface principale du composant. Dans le canal de courant, on a une région de gate 2 de type p de façon à réduire la surface de la section transversale du canal de courant i. Une jonction pn est formée entre la région de canal 1 et la région de gate 2 (le Jatte est encore appelé parfois grille ou électrode de commande)0 Lorsqu'une tension de gate inverse est appliquée, il se forme une couche d'appauvrissement 3 qui commande la surface de la section transversale du canal de courant réel (région non appauvrie). Les courbes caractéristiques d'un tel transistor à effet de champ classique sont représentées à la figure 2. Le courant source/drain est saturé par rapport à la tension source/drain. La raison de cette saturation était longtemps ignorée , récemment, on a trouvé que cette saturation résultait de l'augmentation de la résistance de drain. Cela sera décrit plus en détail en se reportant à la figure 3. A la figure 3, le canal de courant 1 est délimité par la couche de déplétion 3 qui s'étend de la jonction pa autour de la région de gate 2. Lorsqu'unie tension de polarisation inverse est appliquée aux gates S1 et G2, la couche de déplétion 3 augmente et le chemin de courant 4 est écrasé par la couche d'appauvrissement 5 qui devient plus mince et plus longue. Comme la résistance du chemin de courant 4 est proportionnelle à la surface de la section transversale en étant inversement proportionnelle à la longueur de ce chemin, la résistance du chemin de courant 4 augmente lorsque la tension de gate, inverse, augmente en valeur absolue. Cela constitue une simple réaction négative et donne la saturation. La figure 4 représente un transistor à effet de champ, vertical, proposé récemment. Ce transistor présente les caractéristiques non saturées représentées à la figure 50 A la figure 4, on a une région pratiquement intrinsèque 11 (de type n) qui se développe sur un + substrat 10 de type n et une région de source 14 déposée sur la région intrinsèque Il avec une faible concentration en porteurs, cette concentration étant supérieure à celle de la région intrinsèque 11. Une région de gate 12 de type p est formée entre la région de source 14 et la région intrinsèque 11. La région de gate a une structure en mailles avec des orifices formant des canaux de courant.Le diamètre de chaque orifice est choisi de façon que la région d'appauvrissement qui se développe à partir de la région de gate, ferme (coupe) le canal de courant même lorsque la polarisation de gate est nulle. Comme le canal de courant est déjà coupé, il ne peut pas se former un canal long, résistant, mince, et c'est pourquoi, on n'arrive pas à une variation notable de la résistance du canal de courant. Ainsi, il ncy a pas de raison pour que les courbes caractéristiques présentent de la saturation. Les courbes caractéristiques d'un tel transistor à effet de champ vertical sont représentées à la figure 5. Ces courbes ne traduisent aucune saturation. A la figure 5 cependant la courbe de polarisation nulle représentée par la référence A est séparée de l'axe des ordonnées d'une distance importante. Cela signifie une perte de puissance inévitable lorsqu'on souhaite utiliser cet élément avec une polarisation inverse puisque la polarisation dans le sens passant entrain inévita blement certains problèmes tels que l'augmentation du courant de gate et la distorsion. La présente invention a pour but de résoudre ces divers problèmes et concerne à cet effet un transistor à effet de champ ayant d'excellentes caractéris- tiques courant de draii tension de drain, sans saturation, et de façon que la courbe de polarisation nulle de ce transistor à effet de champ soit proche de l'axe des ordonnées (axe des intensités) par rapport à ce qui est possible pour un transistor à effet de champ classique, non saturé. La présente invention est partie tout d'abord du réexamen des concepts de base du transistor à effet de champ, vertical, décrit ci-dessus, à caractéristiques non saturées. On définira tout d'abord en se reportant à la figure 3, divers termes utilisés dans la présente description. La longueur de source Ts est la distance minimale entre l'électrode de source (ou région fortement dopée assimilable à une électrode) et la région de gate. La longueur de canal t est la longueur de la région de gate suivant la direction de passage du courant. La largeur a de canal est le diamètre du cercle inscrit le plus grand d'un canal La longueur de drain XD est la distance minimale entre l'électrode de drain (ou région fortement dopée assimilable à une électrode) et la région de gate. Ces paramètres ainsi que la concentration en impureté du semi-conducteur déterminent principalement les caractéristiques de base d'un transistor à effet de champ. Selon le transistor à effet de champ non saturé, classique, la largeur de canal a est choisie de façon que les couches dappauvrissement se développent à partir des régions de gate Jusqu'au voisinage immédiat du chemin de courant. La séparation yrte/gate est limitée en pratique par leg limites de la technique des masques et elle est de préférence supérieure à environ 5 microns. Pour fermer un chemin de courant d'une telle dimension, il faut que la concentration en impureté de la région de canal reste suffisamment faible On a considéré que la concentration en impureté de la région de canal est de préférence aussi faible que possible. En outre, lorsque l'ouverture du canal devient grande, la capacité en courant devient d'autant plus grande. Pour réaliser un composant de puissance importante, selon ce principe, il faudrait que la largeur du canal soit grande et pour fermer une telle largeur importante de canal, la concentration en porteurs devrait être diminuée d'autant. Dans l'état actuel de la teekni que des croissances des cristaux semi-conducteurs, la formation d'une région ayant une concentration en impureté donnée égale à 5 x 1013 atomes/cm3, constitue la limite pratique et il est très difficile d'arriver à une concentration en impureté plus faible pour une impureté donnée, avec une bonne reproductibilité. Cependant, selon la présente invention, on a toutefois constaté que si la surface du canal était augmentée, le courant autorisé à traverser le canal n'augmentait pas comme on pouvait le prévoir. On peut considérer que dans une couche d'appauvrissement, les porteurs de charge ne se comportent pas à la manière d'éléments isolés comme dans le vide. En fonction de cette considé- ration, la présente invention propose la concentration en im- pureté et la largeur de canal les plus efficaces. Avant de procéder à la description de la présente invention, on décrira la relation entre la largeur de la couche de déplétion et la concentration en impureté. La figure 6 représente la relation entre la largeur de la couche d'appauvrissement et la concentration en impureté. Dans cette figure, ~T concerne la différence de potentiel totale sur la jonction, c'est-à-dire la tension propre et la tension extérieure appliquée. il ressort de cette figure que la largeur de la couche de déplétion W correspond à l'équation suivante o dans cette équation A est une constante déterminée par le ma tériau semi-conducteur et N est la concentration en impureté. Lorsque la concentration en impureté dans la région de canal est 8supérieure à 5 x atomes/cm3 et notamment si cette concentration est supérieure b 1 x 1015 atomes/cm#, la largeur de la couche de déplétion (ou appauvrissement) est très faible.C'est pourquoi, la distance gate-gate doit être prévue faible S le fait de réaliser une faible distance gate-gate rend à son tour difficile de réaliser de façon précise cette distance gate gate. Cela se traduit à son tour par une exigence de précision très grande dans la réalisation du gate ainsi qu'une diminution du rapport de la surface efficace du canal et de la surface totale de la plaquette semi-conductrice, étant donné l'augmentation de la surface de la région de gate. Uie forte concentration en impu -reté comme indiqué ci-dessus, se traduit par une trbs grande dispersion (variance) des caractéristiques du transistor. Â cela s'ajoute que pour augmenter le facteur d'amplification, il faut que la résistance de drain soit élevée. Puis la réaction négative résultant de la région conductrice étroite et longue, devient apparente et cela détériore la linéarité des caractéristiques ainsi que la non saturation recherchée. Lorsque la concentration en impureté est inférieure à 5 x 1013 atomes/cm3, la couche d'appauvrissement est large. Cependant, dans l'état de développement industriel actuels il est très difficile de réaliser une telle région avec un bon rendement. En outre, une région de gate ayant une concentration en impureté suffisamment élevée, dans une telle région à concentration en impureté aussi faible, sans modifier les propriétés initiales du canal est également difficile à réaliser. Sur le plan pratique, il existe un autre problème. En effet dans les caractéristiques courant de draingtension de drain, la résistance 2X pour la polarisation nulle de gate a une très grande importance du point de vue de la consommation de puissance. Pour réduire cette résistance RON' qui reste appliouieil est préférable de travailler dans des conditions telles que le chemin de eourantre soit pas fermé par la couche d'appauvrissement. La résistance d'une telle couche non appauvrie (région neutre) est inversement proportionnelle à la concentration en impureté. Ainsi, de ce point de vue, la concentration en impureté de la région de canal devrait être aussi grande que possible. Si la concentration en impureté et la largeur a du canal ont toutes deux des valeurs importantes, on ne peut cependant ni améliorer le facteur d'amplification ni sa linéarité et on aboutit à des courbes caractéristiques à résistance variable. Ainsi, selon l'invention, la concentration en impureté de la région de canal et la largeur du canal sont choisies de façon que la région de canal comporte un chemin de courant neutre pour la polarisation nulle de gate, et que si la polarisation de gate s'inverse, le chemin de courant neutre, disparate (ctest-à-dire que le chemin de courant se ferme). En outre, les courbes caractéristiques sont bien alignées parallèlement et donnent une faible résistance en ligne t Les valeurs détaillées de la concentration en impureté, les paramètres dimensionnels a, TS et TD peuvent varier suivant l'élément voulu, mais les facteurs les plus importants sont la concentration en impureté de la région de canal et la largeur a du canal.La longueur Q du canal et la longueur de drain TD se rapportent à la résistance de drain et ainsi du facteur d'amplification apparent. La longueur de source Ts et la longueur de drain TD concernent la tension de rupture et doivent titre au dessus de certaines valeurs. On décrira deux modes de réalisation de transistors à effet de champ verticaux selon l'invention. La figure 7 représente un mode de réalisation d'un transistor à effet de champ vertical selon l'invention et les figures 8a ... 8i représentent les diverses phases de fabrication de ce transistor. Sur un substrat semi-conducteur 20 de type ns à très forte cond#ctibiiité, on dépose une couche épitaxiale 21 de type n ayant une concentration en impureté comprise entre 5 x 1013 et 5 x 1014 atomes/cm3 ; cette concentration est de façon caracteristie égale à 1 z î014atomes/cm3 cette couche épitaxiale 21 forme la région de drain 21 fortement résistive. Dans la surface de la région de drain 212 on a réalise tme région de gate 22 en forme de grille, dont la con centration en impureté est comprise entre 1 x 1018 et 5 x 1019 atomes/cm3, en procédant selon une technique de dopage connue. Cette maille de gate est formée parallèlement à la surface principale. Sur la région de drain 21 on a une région de source 25 épitaxiale de type n ayant une concentration en impureté comprise entre 1 x 1014 et 5 x 1015 atomes/cm3 et de façon caractéristique 1 x 1015 atomes/cm3 sauf pour la région de câblage de ltélectrode de gate 22'. Les électrodes de drain, de gate et de source 31, 32,#33 sont reliées à ces régions respectives. Dans ce mode de réalisation, on peut utiliser divers modèles de gate. Les concepts de base pour la réalisation des modèles de gate sont que la surface de la plaquette doit titre utilisée efficacement et que l'exis- tence d'une rupture dans le modèle de gate maintient néanmoins le contact électrique de cette région de gate. Certains exemples de modèles de gate sont représentés aux figures 10a ... 10c. La figure 10a est une structure en nid d'abeilles, la figure 10b une structure en quinconce et la figure 10c un réseau rectangulaire. Le facteur le plus important dans la réalisation de la forme du gate est la largeur a des mailles du gate. Cette largeur a est choisie de façon que les couches d'appauvrissement soient étroitement voisines l'une de l'autre sans toutefois se toucher. On décrira ci-après les diverses phases de fabrication du transistor à effet de champ selon la figure 7 en se reportant aux figures 8a ... 8i. On prépare un substrat de silicium 20 de type n+. Sur ce substrat 20 de type n+, on dépose une couche épitaxiale desiiciin 91 de type n par dépit en phase vapeur et en utilisant un procédé de dopage intermittent (figure 8a). Le dopage intermittent est un procédé consistant à ajouter de façon intermittente le dopant aux gaz porteurs, comme représenté à la figure 9. Le temps de dopage ton et la temps de non dopage t0ff sont ehoisis de façon adéquate d en général, chacun de ces temps correspond à une minute s on forme ainsi une couche épitaxiale ayant une concentration en impureté choisie en général 5 x 1013 åtomes/~n Selon ce procédé, les couches dopées et non dopées sont formées alternativement dans la direction de la croissance cristalline.L'épaisseur des couches respectives cependant, est choisie de façon que la distribution des impuretés soit nivellée de façon uniforme par la diffusion thermique pendant les phases de croissance cristalline. Ce procédé est très efficace pour réaliser une région semi-conductrice à concentration en impureté, faible mais précise. Après la croissance de la couche épitaxiale de type n , on fait subir aux plaquettes de silicium 20 et 21 un traitement thermique dans une atmosphère d'oxygène pour former des films de dioxyde de silicium (silice) 24 sur les surfaces (figure 8b). Le film de dioxyde de silicium, se trouvant sur la surface principale est attaqué par un procédé d'attaque chimique par photographie, pour former un modèle de masque correspondant au modèle de gate. Â travers ce masque, on fait un dopage d'une impureté donnée de type p telle que du bore, de l'aluminium, de l'indium, dans la couche épitaxiale 21 par diffusion thermique ou par un procédé d'implantation ionique pour former une région de gate 22 semi-conductrice de type p ayant une concentration en impureté comprise entre 1 x 1018- 5 x 1019 atomes/ (fi- gure 8e). Après la réalisation de la région de gate 22, on enlève les films de dioxyde de silicium 24 par dissolution dans l'acide fluorique dilué (figure 8d). La surface ainsi dégagée de la couche épitaxiale 21 comprenant la région de gate 22 est alors dopée par une impureté de type n, évaporée telle que de l'arsenic ou du phosphore, pour former ainsi une couche de silicium 25 contenant une impureté. La plaquette semi-conductrice portant la couche de silicium 25 est alors placée dans une atmosphère d'oxygbne et de phosphore. Puis, on forme une couche de surface 26 de verre phosphoreux (figure 8e). Ce film mince 25 de type n a une concentration-en impureté qui n'est pas supérieure à la partie de surface de la région de gate 22 et qui est formée pour compenser l'impureté enlevée de la région de gate 22.La concentration en impureté de ce film mince 25 est choisie de façon que dans la phase finale de fabrication, il ne reste plus aucune région ayant une concentration en impureté relativemert élevée. Cette phase selon la figure 8e est effectuée juste avant la phase d'enlèvement du verre de phosphore et dA nettoyage de la surface. Cette phase peut titre remplacée par une implantation ionique pour former la couche mince 25. L'implantation ionique peut former une couche dopée en impureté g ayant une épaisseur de l'ordre de 0,1 micron, de façon très précise et uniforme. Cependant, selon cette dernière phase qui est une variante, on ne forme pas du verre phosphoreux puisque cette phase est totalement différente de la phase précédente concernant un procédé de dopage thermique. Dans la phase selon la figure Se après avoir enlevé le verre phosphoreux par de l'acide fluorique, on soumet la plaquette semiconductrice à un traitement thermique d'environ 120000 dans une atmosphère d'hydrogène pour nettoyer la surface (figure 8f). Dans ce procédé, l'impureté du gate tend à diffuser et à s'éva- porer et le film de compensation 25 mince assure la compensation pour l'impureté de type p. La concentration en impureté du film mince 25 diminue par suite de l'évaporation, de la diffusion et de la compensation. après ce procédé de réduction de l'impureté dans une atmosphère d'hydrogène, on forme une seconde couche épitaxiale 23 jusqu'à une épaisseur d'environ 5 microns sur la première couche épitaxiale 21 en introduisant du mono-silane gazeux (Si114) à une température comprise entre 900 et 110000. Après croissance de cette couche épitaxiale, la région 25 dopée en impureté as a disparu (figure 8g).Après formation de la seconde couche épitaxiale 23, on recouvre sa surface de bioxyde de silicium (silice). Puis, on attaque par un procédé de photo-corrosion connu, la partie de la surface de bioxyde de silicium placée auodessus de la région de gate 222 de type p (figure Eh). Puis, on attaque la surface dégagée résultante de la seconde couche épitaxiale 23 en utilisant la couche de bioxyde de silicium restante comme masque (figure 8i)* Puis, on branche les électrodes en utilisant des procédez connus.Il est-à remarquer que si aucune mesure n'est prise pour éviter l'accroissement de la diffusion de surface et l'évaporation de l'impureté de gate, une grande partie des régions de. canal, deviennent des régions de type p. Puis9 le composant peut présenter des caractéristiques de composant bipolaire. Dans ce procédé, on a formé une couche de eompensat on et la température de croissance de la seconde couche épitaxiale est abaissée pour éviter qu'un tel phénomène indésirable ne se produise. Dans le mode de réalisation ci-dessus, la région de gate est placée dans la première couche épitaxiale 21 par diffusion sélective dans cette première couche épitaxiale. En variante, la région de gate peut titre formée sur la première couche épita iale en réalisant de façon uniforme 'rie couche de type p. De façon plus particulière selon les figures 11, 12a ... 12e, on réalise une couche épi taxiale 41 dé type n , ayant une concentration en impureté inférieure à 5 1014 atomes/cm3 sur '# substrat de silicium 40 de type n d forte condutlvité. Cette couche épitaxiale 41 travaille comme une région de drain. Sur cette région de drain, épitaxiale, on forme un mcdèle de gate 42, avec une couche épitaxiale semi-conductrice de type p, ayant une forte concentration en impureté. Sur ces couches épitaxiales, on réalise une autre couche épitaxiale 43 ayant une concentration en impureté non inférieure à celle de la région de drain.Sur la région d'électrode de gate 42t, on dope une impureté de type p pour former une région de sortie de gate 44 de type p+. Le potentiel de gate appliqué à l'électrode de gate 52 est transmis à la région de gate 42 par ces régions 44 et 42'. Les phases de fabrication du composant selon la figure 11 sont représentées aux figures 12a ... 12e. On développe une couche épitaxiale 41 de silicium de type n#, sur un substrat 40 de silicium de type n+, comme pour le mode de réalisation précédent. Sur cette couche épita xiale 41 de silicium de type n#, on dépose par la vapeur une couche 42 de silicium de type p+. Sur cette couche 42 de type p on forme un film 46 constituant un masque, par exemple un film de nitrare de silicium (S % N4) (figure 12a). Ce film de nitrure 46 est attaqué pour donner le modèle de la structure de gate (figure 12b). Br utilisant ce film de nitrure comme masque, on oxyde sélectivement une couche semi-conductrice de type p (figure 12c > . Puis, on enlève cette couche semiconductrice 42, de type p, oxydée et le film de nitrure 46 (figure 12d). Le réseau restant de la région de type p travaille comme une région de gate. -0' est pourquoi pour cette réalisation de gate, il faut une précision toute particulière. Par enlèvement selon les techniques de corrosion au plasma, on arrive à réaliser des bandes minces ayant une largeur égale ou inférieure à 5 microns. A la place de l'oxydation sélective, on peut également utiliser le procédé d'attaque anisotropique, le choix du procédé dépendant de l'orientation du cristal. Dans ce dernier cas, la couche épitaxiale se développe suivant la surface (lOO coordonnées cristallographiques) puisque l'attaque dégagera les surfaces (111 2 coordonnées cristallographiques). Puis, on fait dévellopper une autre couche épitaxiale 43 sur les ragions 42 et 41 par dépit de vapeur. Sur la partie 42' de la région de gate, on forme une région dopée 44 de type p pour amener la région de gate à la surface (figure 12e). Puis, on forme les électrodes 51, 52, 55 sur les régions respectives pour arriver à la structure représentée à la figure 11. Suivant le procédé de croissance épitaxiale de la région de gate, on peut réduire la longueur t du canal. On donnera ci après divers exemples de paramètres de dimensions des modes de réalisation ci-dessus : Exemple I (région de gate diffusée) pour a = 7 m, l= 10 m et TD = 25 m, le facteur d'ampli fication = 9, la résistance de drain égale rD - 8 # et la conductance de transfert gm = 1,2 #-1 Exemple 2 (région de gate diffusée) pour a' = 7 m, l = 10 m et TD = 20 m = 5, rD = 5# et gm = 1,0#-1 Exemple 3 (région de gate (régiondiffusée) pour a = 4 m, l = 10 m et TD= 30 m dans une plaquette petite, = 30, rD = 1k# et gm = 30 m#-1 Exemple 4 (région de gate d croissance épitaxiale) pour a = 9 m, l'= m et TD = 25 m, = 6, rD = 5# et gm = 1,2 # Les valeurs a et t sont en pratique liées l'une à autre. Lorsqu'on veut un a faible, la détermination de a par les seules dimensions du masque est difficile ; il faut utiliser le réglage du temps de diffusion0 Dans ces conditions, e correspond normalement à une valeur importante. La croissance de la couche d'appauvrissement et la fermeture du chemin de courant peuvent entre déduites facilement des variations de capacité représentées à la figure 13. Dans cette figure, les ordonnées représentent les capacités en pF et les abscisses représentent la différence de tension totale (tension propre + tension appliquée) ; la lettre C## représente la capacité entre la source et le gate ; CGD représente la capacité entre le gate et le drain. On a tracé pour IMEZ. Â mesure que la tension augmente, la capacité diminue. Â partir d'environ 2 volts, la capacité gate-drain présente une chute rapide très prononcée.Cela correspond à la fermeture du chemin de courant et à une asmi- nution rapide de la surface de la couche de déplétion du côté du drain. On voit qu'il n'y a pas de variation anormale pour la courbe C#. Les courbes caractéristiques selon les modes de réalisation ci-dessus sont représentées aux figures 14a, 14b et 14c. La figure 14a correspond au cas de TD + 1/2 l = 30 m. La figure 14b correspond au cas de TD + 1/2l = 200 m. La figure 14c correspond au cas où la largeur a du canal est grande pour permettre le passage d'une puissance importante. Les valeurs numériques de la concentration en impureté, comprise entre 1 x 1013 I z 1Q15 atomes/cm3 de la région de canal et la plage des valeurs numériques de 2 à 10 microns pour la largeur a du casa donnent de bonnes caractéristiques. Pour arriver notamment à d'excellentes caractéristiques en particilier pour des appareils audio, il est intéressant d'avoir une concentration en impureté comprise entre 5 x 1013 - 5 x 1014 atomes/cm3 et une largeur de canal a comprise entre 3 et 10 microns. La présente invention n'est pas limitée à un transistor à effet de champ vertical s l'invention s'applique également à un transistor à effet de champ latéral. Les figures 15 et 16 représentent des modes de réalisation dits #'horizontaux". Selon la figure 15, on développe sur un substrat 60 de type p une couche épitaxiale 61 de type n- ayant une concentration en impureté comprise entre 5 x 1013 et 5 x 1014 atomes/cm3. Ce substrat de type p peut former une seconde région de gate. Une région de gate 62 de type p est formée par diffusion de la surface de la couche épitaxiale 61. Des régions 64 et 65 de type'n fortement dopées, sont formées sous les électrodes de source et de gate pour arriver à un contact ohmique à faible résistance. Les bords des couches d'appauvrissement sont représentés -par les lites en tiretés 67 et 68. La concentration en impuretd et la largeur de canal #a sont choisies de façon analogue à ce qui a été décrit dans les modes de réalisation précédents. Selon la présente invention, la largeur a du canal est inférieure à 10 microns s cette largeur est supérieure à celle des transistOrs à effet de champ latéraux, classiques, par suite de la concentration en impureté relativement faible de la région de canal comme dans le mode de réalisation précédent. La figure 16 représente un autre transistor à effet de champ, latéral dans lequel la région 66 à dopage de type n est formée sur un substrat 60 de type p par diffusion de façon à laisser une partie en saillie de la région de type p sous la région de gate. Ainsi, la seconde région de gate a une forme localement enfoncée et la distanee entre le drain et la surface 66' de jonction de substrat est diminuée de façon à améliorer la tension de rupture En outre, la résistance en série, entre la source et le drain peut être diminuée en augmentant la conductance de transfert. Les figures 17a et 17b repré- sentent des exemples caractéristiques de montage source-drain pour un transistor de type latéral, comme représenté aux fi gures 15 et 16. Alors gie les figures 15 et 16 représentent des coupes transversales d'un canal, les régions respectives peuvert comporter plusieurs canaux comme représenté aux figures 17a et 17b. Bien que les modes de réalisa, tion décrits ci-dessus sont tous des composants à gate à jonction, la présente invention concerne également des transis- tors à effet de champ non saturés du type à gate isolé. A la figure 18, la région de gate est formée par une électrode da gate 82 par exemple en poly-silicium ou en un métal et un film isolant 85 ayant une épaisseur d'environ 0,2 micron recouvre l'électrode de gate.Les couches d'appauvrissement se développent à partir de la jonction de l'isolant 85 et de la -masse semi-conductrice 81 dans celle-#i. Ude électrode de drain 91 est fixée sous le substrat 80. Les -électrodes de source 93- sont prévues sur la région de canal de la masse semi-conduc- trice 81 ;; l'électrode de gate 92 est reliée à la région de sortie de gate 82'. Comme ce mode de réalisation est du type à canal n à appauvrissement, on applique une tension négative au gate et une tension positive au drain de façon qu'une sa- riation positive de la tension de gate augmente le courant de drain et qu'une variation négative diminue le courant de drain. À la figure 19, la région de gate est formée par une partie semi-conductrice 102 de type p et un film isolant 105 par exemple d'une épaisseur de 0,2 micron recouvrant la partie semi-conductrice 102. Ce film isolant 105 sert à séparer la partie semineonductrice de gate 102 de la région de source 103 par exemple en poly-silicium. Les couches d'appauvrissement se développe#t de la jonction de la partie semi-conductrice de gate 102 et de la masse semi-conduc- trice 101 dans cette dernière. Une électrode de drain 101 est fixée sous le substrat 100. Une électrode de source 113 est déposée sur la région de source 103 et une électrode de gate -112 est reliée à la région de sortie de gate 102'.La région de source 103 peut être supprimée et on peut brancher directe- ment l'électrode de source 113- sur la masse semi-conductrice 101 et le film isolant 105. Ce composant est ainsi Un composant à canal n à appauvrissement, dont le fonctionnement est le même que celui décrit ci-dessus. Les modes de réalisation des figures 18 et 19 à film isolant dans la région de gate présentent une capacité remarquablement diminuée entre les régions. Rien entendu, lfinvention 'est pas limitée aux exemples de réalisation ci-dessus décrits et repré- sentés, à partir desquels on pourra prévoir d'autres modes et d'au- formes de réalisation sans pour cela sortir du cadre de l'invention. R E V E N D I C A T I O N S 1 ) Transistor à effet de champ ayant une électrode de source, de gate et de drain, une région semi-conductrice d'un premier type de conductivité, reliant l'électrode de source et l'électrode de drain, une région semi-conductrice de gate, d'un autre type de conductivité, transistor caractérisé en ce qu'il comprend une région de canal formée d'une partie de la région semi conductrice adjacente à la région de gate et ayant une concentration en impureté comprise entre 1 x 1013 à 1 x 1015 atomes/cm3 ainsi qu'une couche d'appauvrissement, développée à partir de la jonction entre la région semi-conductrice de gate et cette région semi-conductrice et une région neutre extrtmement étroite (c'est-à-dire la région d'existence des porteurs) de cette région semi-conductrice d'un type de conductivité lorsqu'aucune tension de polarisation de gate n'est appliquée à l'électrode de gate. 20) Transistor à effet de champ selon la revendication 1, caractérisé en ce que la largeur de la région de canal est de l'ordre de 2 à 15 microns et le transistor présente des caractéristiques non saturées. ~99) Transistor à effet de champ selon la revendication 2, caractérisé en ce que la région de canal présente une concentration en impureté comprise entre 5 x 1013 et 5 x 1014 atomes/cm3. 40) Transistor à effet de champ selon la revendication 2, caractérisé en ce que la largeur de la région de canal est comprise entre 3 et 10 microns. 5 ) Transistor à éffet de champ, selon la revendication 3, caractérisé en ce que la largeur de la région de canal est comprise entre 3 et 10 microns. 60) Transistor b effet de champ selon la revendication 2, caractérisé en ce que la région de gate a une structure en mailles laissant un grand nombre de canaux, et le plan de la maille est parallèle à la surface principale da transistor,. 7Q) Transistor à effet de champ selon la revendication 6, taractérise en ce que la région de gate est formée par une couche de croissan.ce épitaxiale. 80) Transistor à effet de champ selon la revendication 6, caractérisé en ce que la région semi-conductrice se compose de deux parties, l' me étant située entre les mailles du gate et l'électrode de drain, en ayant une concentration en impureté comprise entre 5 x 1913 et 5 x 1014 atomes/cm3, l'autre partie étant située entre les mailles du gate et l'électrode de source ayant une concentration en impureté qui n'est pas plus faible que celle de l'autre partie. 90) Transistor à effet de champ selon la revendication 2, caractérisé en ce que le rapport entre la largeur et la longueur de la région de canal est compris entre 0,1 et 10. 100) Transistor à effet de champ selon la revendication 2, caractérisé en ce que les éléctrodes de source, de gate et de drain sont formées sur une surface principale du transistor, la région de canal étant parallèle à cette surface principale. 11 ) Procédé de réalisation d'un transistor à effet de champ, procédé caractérisé en ce qu'on effectue la croissance d'une couche semi-conductrice épitaxiale d1un premier type de conductivité avec une concentration en impureté comprise entre 5 x 1013 et 5 x 1014 atomes/cm3 sur un substrat semi-conducteur de même type de conductivité mais de concentration en impureté plus grande, on réalise une région semi-conductrice de gate de conductivité de type opposé et on réalise une structure de maillot ayant un ensemble d'orifices avec un diamètre minimum compris entre 2 et 15 microns, on fait croire une autre couche épitaxiale de ce type de conductivité et avec une concentration en impureté plus faible que celle de la couche épitaxiale sur la couche épita xiale précédente, on relie les électrodes au substrat à la région de gate et à l'autre couche épitaxiale. 12 ) Procédé selon la revendi- cation 11, caractérisé en ce qu'on réalise une région de gate par croissance d'une couche semi-conductrice épitaxiale de conductivité de type opposé sur cette couche épitaxiale et on enlève par corrosion sélective un ensemble de parties formant orifices de fanon à laisser une structure en mailles liées. 13 ) Procédé selon la revendi- cation 11, caractérisé en ce que la réalisation de la région de gate consiste à doper sélecti#ement une impureté de conduc- tivité opposée dans la surface de la couche épitaxiale et à former un film semi-conducteur mince, dopé par une impureté susceptible d'évaporer, de ce type de conductivité, sur cette couche épitaxiale. 140) Transistor à effet de champ selon la revendication 1, caractérisé en ce que la région de gate comprend une région d'isolant.