La présente invention se rapporte â des dispositifs et a des circuits a semiconducteurs~, et concerne plus particulièrement un réseau de protection destiné à éviter que la tension dépasse une valeur prédéterminée aux bornes de certains noeuds,dans les dispositifs a grille isolée. Les dispositifs a grille isolée et, plus particulièrement, les transistors à effet de champ à grille isolée (TEFGI), risquent d'être endommagés de façon définitive lorsque la tension appliquée aux bornes de l'isolant ou de la couche dielectrique placee sous la grille dépasse la tension de claquage ou de percement de l'isolant. En cas de dépassement de la tension de claquage de l'isolant, le transistor est détruit et, en général, le circuit dont il fait partie aussi. De plus, même lorsque la tension de percement de l'isolant n'est pas atteinte,le fait d'appliquer des tensions dépassant quelques volts (par exemple, 10 V) aux bornes de la région isolée d'un TEFGI, peut modifier les caractéristiques de celui-ci. Or, ceci est à éviter, en particulier dans les montages# linéaires, tels que les amplificateurs différentiels, ot les transistors formant la section différentielle doivent entre étroitement adaptés les uns aux autres. En conséquence, on voit que,dans certaines applications,des réseaux de protection sont nécessaires pour éviter que des différences de tensions élevées, de l'ordre de 10 volts ou plus, soient appliquées aux bornes de l'isolant ou entre certaines électrodes (par exemple, entre la grille et la source) des TEFGI. Les réseaux de protection de ce genre peuvent comprendre des diodes qui, pour les signaux ayant une certaine polarité,sont traversées par un courant direct,et qui, pour les signaux ayant la polarité opposée, laissent passer un certain courant inverse quand leur tension inverse ou d'avalanche (VB) est atteinte Les diodes de protection doivent avoir un faible courant de fuite. Le principal avantage des transistors à effet de champ à grille isolée (TEFGI) est leur impédance d'entrée extrêmement élevée (1012 à 1015 ohms).Or, lorsqu'un réseau de protection connecté à la grille d'un TEFGI comporte une diode à fuites, par exemple, une diode dont la résistance ou l'impédance inverse effective est très inférieure à 1012 ohms, on conçoit que l'impe- dance d'entrée effective du TEFGI s'en trouve abaissée,et que l'un des avantages résultant de son utilisation est perdu. Pour faciliter l'exposé, on se propose de considérer ici la résistance ou l'impédance inverse des diodes. On sait que,plus le courant de fuite pouvant circuler en sens inverse à travers une diode est grand, plus est basse sa résistance inverse. En conséquence, on peut dire indifféremment qu'une diode de protection doit avoir une résistance ou une impédance inverse élevée ou un faible courant de fuite. De préférence, les diodes de protection doivent aussi avoir une faible impédance dynamique en sens direct et en sens inverse, dans la direction d'avalanche. Par faible impédance dyna inique, on veut dire que les diodes ont une faible résistance interne, ce qui implique que des courants intenses peuvent circuler dans le réseau sans développer de tensions importantes. Il est aussi préférable que le réseau de protection soit le plus simple possible, et que le nombre des contacts électriques et l'importance de la métallisation associée à ce réseau soient réduits afin de maximiser la densité du circuit. Dans un circuit intégré, le réseau de protection doit, de préférence, être isolé des autres composants' afin de permettre de le brancher entre ou aux bornes de n'importe quelles électrodes ou noeuds choisis du circuit. Toutefois, un réseau de protection ayant les caractéristiques ci-dessus est extremement difficile à produire dans un circuit intégré. C'est ainsi, par exemple, que dans le brevet américain NO 3 712 995 de G.W. Steudel,intitulé INPUT TRANSIENT PROTEC TION FOR COMPLEMENTARY INSULATED GATE FIELD EFFECT TRANSISTOR INTEGRATED CIRCUIT DEVICE", on voit, aux pages 3 et 5, des diodes montées dos à dos entre la grille et la source des transistors à protéger. Toutefois, l'une des diodes (87) destinées à pro téger l'un des transistors (12') a pour anode une région de caisson P (69) et pour cathode une région de substrat (34'). Les régions de caisson P et de substrat sont des régions légèrement dopées, et la diode formée à leur jonction a de fortes fuites et une faible impédance dynamique. Etant donné que l'une des régions de la diode est le substrat, elle n'est pas isolée du transistor qu'elle doit protéger et, de ce fait, ne peut pas être indifféremment branchée sur les divers éléments du circuit. Des diodes dos à dos destinées à protéger un transistor TEFGI sont aussi représentées dans le brevet américain N03 470 390 de R.C. Lin,intitulé "INTEGRATEr > BACK-TO-BACK DIODES TO PREVENT BREAKDOWN OF MIS GATE DIELECTRIC". Dans ce brevet, la région coa- mune aux deux diodes comporte une zone formant une diode parasite avec le substrat. (La région P 22 est l'anode de la diode,et le substrat N 10 est la cathode de celle-ci) .La diode parasite est, normalement, polarisée en sens inverse (puisque le potentiel le plus positif du circuit est appliqué au substrat N 10). Mais cette diode parasite a de fortes fuites,dues aux faibles niveaux de dopage du substrat et à la grande aire de sa jonction.Le courant de fuite de la diode parasite circule en sens direct à travers les diodes de protection du circuit, montées dos à dos. En conséquence, dans les textes auxquels il est fait référence ci-dessus, les diodes de protection, tout en empêchant que des tensions excessives soient appliquées aux TEFGI aux bornes desquels elles sont branchées, comportent une voie de fuite relativement importante, qui a une influence nuisible sur les performances du circuit et/ou sur les signaux appliqués à celui-ci. La présente invention est fondée, en partie, sur la remarque que les fuites sont dues à des diodes parasites, formées en même temps que la diode de protection, et dont la résistance inverse peut être de plusieurs ordres de grandeur inférieure à celle de la diode de protection. L'invention réside aussi dans des moyens pour isoler les diodes parasites, à fuites, et pour réduire leur influence sur le circuit et sur les signaux, dans des conditions de fonctionnement normales. Les circuits intégrés conformes à l'invention comprennent des transistors à effet de champ à grille isolée protégés par un réseau comportant des diodes montées dos à dos ayant des résistances ou des impédances inverses élevées. Ces diodes dos à dos ont une région commune à laquelle est associée une voie de fuite. Cette voie comprend une diode parasite ayant une résistance inverse qui est plus basse que la résistance inverse de l'une ou l'autre des diodes montées dos à dos. La diode parasite, ainsi que les diodes dos à dos,travaillent normalement avec une polarisation inverse, de sorte que la résistance inverse de la diode-parasite est en série avec la grande résistance inverse de l'une ou l'autre des deux diodes montées dos à dos. D'autres caractéristiques et avantages de l'invention res sortiront de la description qui va suivre, donnée uniquement à titre d'exemple nullement limitatif, en référence au dessin annexé dans lequel: - la Fig. 1 est une coupe schématique à travers une partie d'un circuit intégré conforme à l'invention; et, - la Fig. 2 est un schéma de principe d'un circuit équi- valent à celui représenté sur la Fig. 1. La Fig. 1 est une coupe partielle à travers un circuit in tégré dont le transistor à effet de champ 14 est protégé par un réseau à diodes. Le circuit intégré comprend un substrat 10 ayant une conduction P, sur lequel est formée une couche épitaxiale 11 à conduction N. Des régions P fortement dopées 16 ont été diffusées dans la couche épitaxiale 11, afin d'isoler certaines parties lia et llb de cette couche entre elles. Un transistor 14 a été formé en diffusant deux régions P espacées 14s et 14d dans la partie lia de la couche N. L'espace compris entre les régions 14s et 14d est couvert par une couche d'oxyde 17 sur laquelle a été formée une grille 14g,qui peut, par exemple, être en métal ou en polysilicium. Le substrat local Ila du transistor 14 est relié à la région de source au moyen d'une région 14N ayant une conduction N diffusée près de la région 14s. -Un-#ntaet -électrique- 18 > --#qui est commun aux-régions 14N etw 14s, complète la connexion du substrat 11a à la source 14s. Un réseau de protection est connecté entre la grille et la région de source du transistor 14. Ce réseau comprend une région P 12 formée dans la région llb de la couche épitaxiale N. Les régions llb et 12 sont laissées flottantes,du point de vue électrique. Aucune connexion métallique n'aboutit à ces régions, et aucun potentiel n'est directement appliqué à l'une ou à l'autre. Elles ont été désignées respectivement comme les "caissons flottants N 1 et Na 2". La région P 12 peut être formée en même temps que les régions P 14s et 14d et peut s'étendre à la même profondeur. Deux régions N fortement dopées 22 et 24 sont diffusées dans la région 12 pour former des diodes D1 et D2. La région 12 forme les anodes des deux diodes, tandis que la région 24 forme la cathode-de la diode D1, la région 22 formant celle de la diode D2. Des scnnexions métalliques sont établies entre la région 24 et la source 14s et entre la région 22 et la grille 14g du transistor 14. Comme il a été indiqué plus haut, des diodes parasites se forment en même temps que les diodes de protection. C'est ain Si que les régions 12 et lob forment une diode Dpl dont l'anode est constituée par la région 12 et la cathode par la région llb. De même, les régions llb et 10 forment une diode Dpl, la région llb constituant la cathode et la région 10 l'anode de celle-ci. Il est à noter que les diodes parasites Dpl et Dp2 se forment chaque fois qu'une diode de protection unique D1 ou D2 est formée Si une seule diode de protection (par exemple, D1) était présente dans le circuit, sa cathode (par exemple, 24) serait connectée à la source 14s du transistor 14,et son anode (région 12) serait connectée à la grille du transistor 14. Les diodes parasites Dpl et Dp2 formées entre la région 12 et le substrat 10 seraient alors directement connectées à la grille du transistor 14. Il en résulterait un courant de fuite relativement important à la grille. En conséquence, deux diodes montées dos à dos D1 et D2 sont nécessaires pour isoler les diodes parasites des électrodes ou des régions du transistor devant être prote- gées des surtensions. Pour fixer les idées, les niveaux de dopage des différentes régions du circuit intégré peuvent être les suivants: le subs trat P10 peut 8.1014 3 trat P 10 peut avoir 8.1014 accepteurs par cm3; les couches épi- taxiales îîa, llb, peuvent avoir 1015 donneurs par cm3 ; les régions diffusées P 14s, 14d et 12 peuvent avoir, à leurs surfaces supérieures des concentrations de 5 . 1018 accepteurs par cm3 ; et les régions 22 et 24 pourraient avoir, à leurs surfaces supérieures, des concentrations de 1021 donneurs par cm3. En conséquence, on voit que les régions 10, lIa et llb sont légèrement dopées, tandis que les régions 12, 14s, 14d, 22 et 24 sont fortement dopées. On sait que le courant de fuite d'une jonction PN est inversement proportionnel au niveau de dopage des régions formant la jonction. En conséquence, le courant de fuite par unité de surface entre les régions 10 et llb est beaucoup plus grand qu'entre les régions 22 ou 24 et la région 12,ou entre les régions 12 et llb. De plus, l'aire de la jonction entre les régions 10 et llb est beaucoup plus grande que celle de toute autre jonction. En conséquence, la diode Dpl a un courant de fuite qui est beaucoup plus grand (au moins dix fois) que celui de la diode D1 ou D2. A cause de son niveau de dopage inférieur et de sa grande aire, la diode Dp2, lorsqu'elle est polarisée inversement, produit aussi des courants de fuite plus grands que la diode D1 ou D2. Les régions 22 et 24 sont fortement dopées afin de s'assurer qu'elles forment des jonctions a très faible fuite avec la région 12, qui est aussi fortement dopée. De plus, les niveaux élevés de dopage abaissent la tension de percement ou de claquage de la jonction aux environs de 6 à 10 volts. La cathode, région 24, de la diode D1 est connectée à la région de source du transistor 14,et la cathode, région 22, de la diode D2 est connectée à la grille, 14d, du transistor 14. Les jonctions parasites Dpl et Dp2 sont, de ce fait, isolées du transistor 14 et du trajet des signaux par la résistance inverse des diodes D1 et D2. Aucune connexion métallique n'a besoin d'être établie avec la région 12 ou llb. Le réseau de protection à diodes qui comprend les régions 13, 22 et 24 ne nécessite que très peu de surface et peut, de ce fait, être très petit. Avant la métallisation, les cathodes des diodes D1 et D2 n'ont pas d'affectation, en ce qu'elles sont isolées et indépendantes de tout autre point du circuit. Pour cette raison, leurs cathodes peuvent être branchées entre deux noeuds choisis quelconques. Ceci, ainsi que d'autres avantages de l'invention, sera mieux LLlL compris en se référant à la Fig. 2,qui est#schéma de principe d'un circuit équivalent au montage de la Fig. 1. Sur la Fig. 2, on voit le transistor 14 avec sa source 14s reliée, à travers une résistance R1, à une borne positive (+V volts) et son drain connecté, à travers une résistance R2, au point le plus négatif (-V volts) du circuit. La grille 14gest connectée à un noeud 31,auquel est appliqué un signal d'entrée. Les diodes D1 et D2, qui sont montées dos à dos, sont branchées entre la source et la grille du transistor 14. Les diodes parasites Dpl et Dp2 sont branchées dos à dos entre le substrat 10 et la région 12. Le potentiel le plus négatif, -V volts, est appliqué au substrat 10 qui constitue l'anode de la diode Dpl. Ceci fait que, normalement, la diode Dpl est polarisée inversement, et la diode Dp2 est polarisée en sens direct. Le signal d'entrée appliqué à la borne 31 et le potentiel présent à la région 14s sont normalement plus positifs que -V V. En conséquence, les diodes Dl et D2 travaillent normalement avec une polarisation- inverse, leurs cathodes étant plus positives que leurs anodes. Dans des conditions de fonctionnement normales, le courant de fuite traversant en sens direct la diode Dp2, et en sens inverse la diode Dpl, doit aussi traverser en sens inverse soit la diode D1, soit la diode D2. Or, étant donné que les diodes Dl et D2 ont des fuites extrêmement faibles, on conçoit que le courant de fuite circulant à travers les diodes Dpl et Dp2 est limité par la présence des diodes D1 et D2. Une diode ayant des fuites peut être considérée comme un composant dont la résistance inverse est plus basse que celle d'une autre diode ayant moins de fuites. On peut donc dire que la résistance inverse relativement élevée de la diode Dl ou D2 est en série avec la résistance directe extrêmement basse de la diode Dp2, et avec la résistance inverse relativement basse de la diode Dpl. Il est donc clair que la résistance inverse élevée des diodes D1 et D2 contrôle et limite le courant de fuite des diodes parasites Dpl et Dp2. Quand le signal d'entrée (VIN) devient positif et dépasse la tension de percement ou d'avalanche (VB) de la diode D2, la résistance inverse de celle-ci s'effondre. La diode Dl peut alors conduire-en sens direct, si le potentiel à la région 12 (VIN-VB) est plus positif que (V+VBE) volts . Quand la##résistanc#e invers de D2 s'effondre, le courant de fuite des diodes parasites n'est plus limité par la faible résistance inverse des diodes D2 ou Damais il n'est pas nécessaire de limiter le courant de fuite,dans ces conditions. Au contraire, la nouvelle voie de fuite laisse circuler un courant qui, autrement, aurait dû traverser la diode Dl. Quand le signal d'entrée devient négatif et dépasse la tension de percement ou d'avalanche (VB) de la diode D1, cette dernière s'effondre et devient conductrice en sens inverse, tandis que la diode D2 conduit en sens direct. A nouveau, le courant de fuite des diodes parasites n'est plus limité, mais ceci tend à contribuer à éviter que des tensions excessives se développent aux bornes du transistor 14. On voit donc que les diodes D1 et D2 isolent le signal de la voie de fuite formé par les diodes parasites sur toute I'étendue des signaux d'entrée utiles qui est comprise entre la valeur positive de VIN, qui provoque l'effondrement de la diode D2 et la valeur négative de VIN, qui provoque celui de la diode D1. Quand le niveau du signal d'entrée dépasse les limites utiles, la résistance inverse de la diode Dl ou D2 s'effondre, et le courant de fuite à travers les diodes parasites concourt à dissiper l'excès de courant de signal. L'utilisation de deux diodes de protection montées dos à dos assure une fixation symétrique du niveau des signaux dans le sens positif et négatif. Ceci découle, toutefois, de la fonction principale pour laquelle les diodes dos à dos sont utilisées,qui est d'isoler les diodes parasites associées à l'une des régions des diodes de protection. Du fait que le réseau de protection est symétrique et qu'il est isolé des autres dispositifs présents sur ou dans le circuit intégré, on conçoit qu'il peut être utilisé pour protéger aussi bien des dispositifs à canal N que des dispositifs à canal P. La structure représentée sur la Fig. 1 pourrait être inversée, c'est-à-dire, que les régions 10, 12, 14s, 14d pourraient être du type N, et que les régions lia, llb, 22 et 24 pourraient être du type P. Dans ce cas, le potentiel le plus positif du circuit serait appliqué au substrat. La région commune des diodes de protection serait celle de leurs cathodes, tandis que leurs anode-s--#eraient#-bran-chées--entre les deux 8rints--chnisis pour être protégés. REVENDICATIONS 1. Circuit de protection pour un dispositif semiconducteur, qui comprend: un corps de matière semiconductrice comportant une pre mière couche (10) et une seconde couche (11) ayant respectivement un premier mode de conduction (P > et un second mode de conduction (N) et formant une première jonction PN (Dpl) entre elles; une première région (12) ayant ledit premier mode de conduction (P) disposé dans ladite seconde couche (11) et formant une seconde jonction PN (Dp2) avec elles; une seconde et une troisième régions espacées (22,24) ayant le second mode de conduction (N) disposées dans la première région (12) et formant respectivement une troisième et une quatrième jonctions PN (D1, D2) avec elles;; et des moyens reliés à la seconde et à la troisième régions pour connecter la troisième et la quatrième jonctions PN afin de former des diodes série opposées entre les points de circuit (par exemple, 14s, 14g) à protéger contre les surtensions, caractérisé en ce que les niveaux de dopage de la première, de la seconde et de la troisième régions (12, 22, 24) sont plus grands que les niveaux de dopage de la première et de la seconde couches (10,11), ce qui fait que la diode (Dp1) définie par la première jonction PN présente une plus grande fuite et une résistance ou une impédance inverse plus basse que les diodes (Dl, D2) définies par la troisième et la quatrième jonctions PN quand la tension appliquée aux bornes dudit circuit de protection a la polarité qui convient pour polariser inversement la première, la troisième et la quatrième jonctions PN (Dpl, D1, D2), et pour polariser en sens direct la seconde-jonction pN (Dp2). 2. Dispositif semiconducteur selon la revendication 1, comportant aussi un transistor à effet de champ (14) comprenant une quatrième et une cinquième régions espacées (14s, 14d) ayant le premier mode de conduction (P) disposées dans ladite seconde couche (11), à une surface de celle-ci, et une grille (14g) s'étendant au-dessus de cette surface entre lesdites quatrième et cin quième régions (14s, 14d), caractérisé en ce que lesdits moyens de connexion relient ladite grille (14g) à l'une (22) desdites seconde, troisième régions (22,24),et l'une (14s) desdites quatrième et cinquième régions (14s, 14d) à l'autre (24) desdites seconde et troisième régions. 3. Dispositif semiconducteur selon la revendication 2, carac irise en ce que la première région (12) est isolée dans la seconde couche tell) de la quatrième et de la cinquième régions (14s,14d). 4. Dispositif semiconducteur selon la revendication 3, caractérisé en ce que la première région (12) est isolée de la quatrième et de la cinquième régions (14s, 14d) au moyen d'une région diffusée (16) ayant le premier mode de conduction (P) formée dans la seconde couche (11) et s'étendant pratiquement à travers celle-ci. 5. Dispositif semiconducteur selon l'une quelconque des revendications 1, 2, 3 ou 4, caractérisé en ce que la seconde et la troisième régions (22,24) sont plus fortement dopées que la pre mièvre région (12). 6. Dispositif semiconducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que la première région ayant le premier mode de conduction est dépourvue de contact électrique externe, à l'exception de ses contacts avec les régions ayant le second mode de conduction qui sont disposés dans ladite première région.