2G02292 La présente invention se rapporte à tin procédé utilisé dans ion récepteur à modulation par impulsions codées, auquel des signaux codés en binaire sont transmis à partir d'un émetteur en mltiplex à partage du temps par un certain nombre de 5 canaux utilisés cycliquement, procédé dans lequel un chiffre "binaire occupant une certaine position dans chaque canal est utilisé, non pour transmettre une information, mais pour synchroniser un répartiteur de positions de bit, ainsi qu'un répartiteur de canaux avec les dispositifs correspondants de l'é-10 metteur, et à un montage servant à me"ttîeen oeuvre ce procédé. Lorsqu'on émet ou transmet en multiplex à partage du temps des signaux modulés par impulsions codées dans un certain nombre de canaux, chaque chiffre olxtenu du cSté récepteur correspond à une certaine position dans un certain canal„ Pour déter— 15 miner la position numérique et le canal auquel appartient un chiffre, il existe dans le récepteur un répartiteur de bits et un répartiteur de canaux qui doivent fonctionner en synchronisme avec les dispositifs correspondants de l,émetteur. Pour vérifier qu*il en est bien ainsi, on peut, par exemple, réserver 20 un bit de chaque canal à l'information de synchronisation. A cet effet, par exemple, le dernier bit de chaque canal n*est pas utilisé pour émettre ou transmettre une information mais reçoit au contraire une valeur définie. Si le synchronisme cesse, on n'obtient pas cette valeur numérique, côté récepteur, à la der— 25 -lière position de bit, et ce fait indique qu'il existe un manque de synchronisme. L'émetteur reçoit alors un signal du récepteur, après quoi l'émetteur émet un signal qui commence par mettre le répartiteur de bits et le répartiteur de canaux du récepteur à un certain état et il transmet ensuite le chiffre 50 correspondant à cet état, ce qui implique que le synchronisme ait été rétabli. De ce fait, ce procédé nécessite qu'il soit possible de transmettre l'information du récepteur à l'émetteur, ce qui rend équipement beaucoup plus coûteux,, La présente invention est en conséquence destinée à fournir un procédé 35 permettant de régler le répartiteur de bits et le répartiteur de canaux dans un récepteur à modulation par impulsions codées, en synchronisme avec les dispositifs correspondants de l'émetteur, de façon à supprimer cet inconvénient, et à fournir un 69 043:64 a 2002292 montage permettant de mettre en oeuvre ce procédé. La présente invention'va être décrite plus en détail en liaison avec un exemple, en se reportant'aux "dessins annexés qui donnent à titre explicatif, mais nullement limitatif, une 5 forme de réalisation conforme à l'invention. Sur ces dessins, La fig. 1 représente l'information de synchronisation utilisée, La fig. 2 représente un schéma synoptique de la partie de 10 1*émetteur qui est utilisée pour la synchronisation, et La fig. 3 représente un diagramme des états de divers points du montage suivant la fig. 2. Dans la rangée supérieure de la fig. 1, on a indiqué les numéros des seize canaux par lesquels, dans l'exemple considé— 15 ré, l'information est transmise cycliquement vers le récepteur sous une forme multiplex à partage du temps. Dans la rangée inférieure, la dernière position de "bit de chaque canal est indiquée, cette position étant utilisée pour transmettre une information de synchronisation. Dans ce qui va suivre, on supposera 20 que cette position de "bit est la huitième du canal respectif, c'est-à-dire qu'elle est précédée par sept "bits qui représentent sous une forme binaire l'information transmise par le canàL. Comme on peut le voir sur la fig. 1, l'information de synchronisation est constituée par une configuration régulière compo-25 sée par exemple de "zéros" et de "uns" qui se présentent d'une manière alternée, et de deux irrégularités qui se présentent pour les canaux 8 et 16. La manière d'utiliser cette configuration sera décrite plus en détail en liaison avec les diagrammes représentés sur la fig. 3j Sur la fig. 2, la référence I indique l'entrée d'un récepteur à modulation par impulsions codées, auquel une information est transmise par seize canaux en multiplex à partage du temps, chaque canal comprenant sept bits d'information et un bit de 35 synchronisation. Seule la partie du récepteur qui fait prendre aux signaux incidents la position et le canal corrects est représentée. L'entrée est connectée à un générateur d'impulsions d'horloge E produisant une impulsion pour chaque bit incident. 69 04364 5 2002292 Le générateur d'Impulsions d'horloge est connecté à un compteur BR constitué par trois "bascules binaires Y1} Y2 et Y3 par l'intermédiaire d'une porte ZT G1. Les sorties des bascules, sur lesquelles peuvent se présenter huit combinaisons de chif-5 fres différentes, sont connectées à un répartiteur de bits Bï1 pourvu de huit sorties B1-B8, de sorte qu'un signal apparaît à une sortie qui est définie par les états des bascules, et que cette sortie détermine la position de bit à laquelle doit être envoyé le bit arrivant à l'entrée du récepteur. La sortie B1 10 est de plus connectée à l'entrée d'un compteur SE constitué par quatre bascules montées en série Y4, Y5, V6 et Y7, par l'intermédiaire d'une porte ET G2, dont le fonctionnement sera expliqué plus loin. Les sorties de ces bascules sont connectées à un répartiteur de canaux EF pourvu de seize sorties, telle ou 15 telle sortie du répartiteur de canaux étant actionnée suivant les états des bascules, ce qui a pour résultat que les signaux incidents sont appliqués au canal correspondant. La sortie B1 est de plus connectée à une première entrée d'une porte ET G3, à l'autre entrée inversée de laquelle sont connectées les sor-20 ties 8 et 16 par l'intermédiaire d'une porte OTJ G4. A la sortie de la porte G3S on obtient ainsi un signal de sortie chaque fois que la sortie 1 du répartiteur de bits est actionnée si les sorties 8 ou 16 du répartiteur de canaux ne le sont pas. Ce signal de sortie commande une bascule bistable Y8 à la sor-25 tie de laquelle on obtient un signal dont la valeur change lorsque la répartition des bits commence dans un canal, à moins que le canal ne présente le numéro 8 ou le numéro 16. La sortie IM de cette bascule est connectée à une première entrée d'un circuit de comparaison D, à l'autre entrée duquel sont appliqués 30 les signaux incidents modulés par impulsions codées arrivant à l'entrée I. Le circuit de comparaison est monté de telle sorte que si les deux signaux d'entrée ne sont pas égaux, on obtient un signal à sa sortie J. La sortie J est connectée à une première entrée d'une porte ET G5, a l'autre entrée de laquelle 35 est connectée la sortie B8 du répartiteur de bits. Une première sortie S d'une bascule bistable Y9 munie de deux sorties S et S est connectée à une troisième entrée de la porte ET G5. L'état de cette bascule indique si l'émetteur et le récepteur 69 04364 4 2002292 sont en synchronisme, auquel cas la sortie S est actionnée, tandis que, dans le cas opposé, la sortie S est actionnée, comme expliqué plus loin. La sortie de la porte G5 est connectée à une première entrée d'une porte ET G6 dont la sortie est conneo-5 tée, d'une part, à une entrée 0 de remise à zéro d'un compteur G et, d'autre part, à une entrée inversée de la porte ET G1. Le compteur comporte une sortie E qui est rendue active si son compte est inférieur à 3- L'autre entrée de la porte G6 est connectée à la sortie E du compteur C. De ce fait, le compteur 10 BE n'est pas avancé pas à pas par le générateur K d'impulsions d'horloge si les signaux d'entrée du circuit de comparaison D ne sont pas égaux au moment où la sortie B8 du répartiteur de bits est actionnée, si la bascule V9 indique qu'il n'y a pas de synchronisme et si le compteur G indique une valeur infé-15 rieure à 3» La sortie J du circuit de comparaison est de plus connectée à une entrée inversée d'une porte ET G7, aux trois antrés entrées de laquelle sont connectées la sortie E4- du compteur, la sortie S de la bascule V9 et la sortie B8. La sortie de la porte G7 est connectée à une entrée d'avance pas à 20 pas +1 du compteur 0, de sorte que ce compteur compte les impulsions de sortie de la porte® La sortie E du compteur est é-galement connectée à une entrée inversée d'une porte ET G8, dont l'autre entrée est connectée à la sortie de la porte G5 et dont la sortie est connectée, d'une part à l'entrée de com-25 mande de la bascule 79» et, d'autre part, à une entrée de deux portes ET G9 et G10o L'autre entrée de la porte G9 est connectée à la sortie IM de la bascule Y8 et sa sortie est connectée à une entrée 1^ du compteur KE, l'excitation de cette entrée ayant pour résultat que la sortie K9 du répartiteur de canaux 30 est actionnée. D'une manière correspondante, l'autre entrée inversée de la porte G10 est connectée à la sortie IM et la sortie de la porte est connectée à une entrée 1^ du compteur KE, dont l'excitation a pour résultat que la sortie K1 du répartiteur de canaux est actionnée. La sortie S de la bascule Y9 est 35 connectée à l'autre entrée de la porte G2, de sorte que le répartiteur de canaux n'est pas actionné lorsque.l'émetteur et le récepteur ne sont pas en synchronisme. On va expliquer maintenant le fonctionnement du montage décrit, plus en détail, 69 04364 5 2002292 en se reportant à la fig» 3« Les diagrammes de la fig» 3 représentent les états de divers points du montage de la fig» 2, en supposant au préalable que lorsque le processus représenté est amorcé, il n'y a pas 5 de synchronisme entre l1émetteur et le récepteur. Ceci est indiqué par le fait que la "bascule Y9 est à un état tel que sa sortie S est actionnée. De plus, on suppose que ni la sortie E8 ni la sortie K16 du répartiteur de canaux ne sont excitées. Sur la fig. 3a, les digits "binaires fournis par l1 émetteur à 10 l'entrée I du récepteur sont représentés. En dessous de chaque digit, on a indiqué la position de "bit à laquelle appartient le digits c'est-à-dire le numéro de la sortie du répartiteur de "bits qui doit être excitée lorsque le digit est reçu pour réaliser le synchronisme. On suppose de plus que les signaux 15 qui se trouvent à la position de bit 8 suivant la fig. 1 forment une configuration régulière constituée par des zéros et des uns alternés. Sur la ligne b, on a représenté les impulsions d'horloge provenant =du générateur E qui est commandé par les digits. On suppose de plus que le flanc décroissant des chif-20 fres binaires donne naissance à une impulsion d'horloge. Sur la ligne ç, on a représenté les Impulsions d'horloge qui traversent la porte G1 et qui, par l'intermédiaire du compteur BR, font avancer pas à pas le répartiteur de bits "BP„ Les lignes de B1 à B8 représentent l'excitation des sorties correspondan-25 tes du répartiteur de bits BP et la ligne IM représente les signaux produits par la bascule Y8. Enfin, la ligne J représente le signal de sortie provenant de la sortie J du circuit de comparaison D. Lorsque la première impulsion représentée sur la ligne a, 30 qui appartient à la position de bit 8 est reçue, la sortie B5 du répartiteur de bits B5 est excitée, suivant la figure, c'est à.dire que le répartiteur de bits est à un état qui n'est pas synchrone. L'impulsion d'horloge (ligne b) produite par l'impulsion fait avancer d'un pas le compteur, de sorte qu'il a exci-35 té la sortie B6 dans le répartiteur de bits au moment où l'impulsion suivante est reçue, et cette avance pas à pas est répétée pendant les deux impulsions suivantes, de sorte que la sortie B8 du répartiteur de bits est excitée lorsque l'impulsion 69 04364 6 2002292 qui appartient à la position de "bit 3 se présente à l'entrée du récepteur. Après cette impulsion, cependant, aucune impulsion d'avance n'est plus appliquée au compteur BR,, car suivant les conditions de la figure, on obtient un signal à .la sortie 5 de la porte G6, ce qui a pour résultat que les impulsions d'horloge ne peuvent traverser la porte G1. De plus, le signal de sortie de la porte G6 met le compteur G à zéro. Ce signal de sortie ne cesse lorsque disparaît le signal présent à la sortie . J, c'est-à-dire lorsqu'on a obtenu une conformité entre le si-10 gnal de la bascule Y8 qui est zéro et ,1e signal correspondant ' à l'impulsion appartenant à la position de bit 5 et appliquée à l'entrée I, ce dernier signal présentant également la valeur zéro. De ce fait, le compteur C est avancé pas à pas par l'intermédiaire de la porte G7 et l'avance pas à pas du compteur 15 BR et les excitations successives des entrées de B1 à B7 commencent à nouveau au moment même où la bascule Y8 change d'état lors de l'excitation de la sortie B1. Le premier bit recevoir après que la sortie B8 a été à nouveau excitée est un zéro (appartenant à la position de bit 5)s de sorte que la porte G1 20 bloque les impulsions d'horloge allant au compteur BR, car du " fait de l'état de la bascule Y8, la sortie 7 du circuit de comparaison est excitée. En mime temps, le compteur G est mis à zéro. L'impulsion suivante à recevoir présente cependant la valeur un ; de sorte que l'avance pas à pas du compteur BR est à 25 nouveau déclenchée, cependant que le compteur G est avaneé d*un pas et que la bascule Y8 change de valeur de sortie. Après l'es-citation suivante de la sortie 8 du répartiteur de bits, les deux premières Impulsions (positions 6 et 7) à recevoir sont des "uns". La bascule Y8 étant à son état zéro, les impulsions 50 d'horloge qui suivent ces impulsions ne traversent pas la porte G1. La troisième impulsion à recevoir présente cependant la valeur zéro et du fait que cette impulsion appartient à la position de bit 8, le répartiteur de bits du récepteur est amené à une valeur qui est synchrone avec celle de l'émetteur. Si on 35 suppose que le processus représenté sur la fig. 3 s'effectue, dans les canaux dans lesquels le dernier bit présente une configuration régulière de zéros et de "uns" disposés d'une manière alternée, l'excitation suivante de la sortie B8 du 69 04364 7 2002292 répartiteur de "bits ne se traduit pas; du fait des. changements d'état de la "bascule V8, par un signal de sortie de la porte G5. Ceci est dîL au fait que, lorsque le répartiteur de "bits est dans cet état, on n'obtient aucun signal à la sortie J du cir-5 cuit de comparaison De Ceci fait cesser l'application des impulsions de remise à zéro au compteur C„ Si le compteur est alors avancé de trois pas sans que se présente d'impulsion de remise à zéro, on peut considérer que les répartiteurs de bits de l'émetteur et du récepteur sont en synchronisme. Le signal 10 de sortie du compteur cesse, ce qui fait bloquer les portes G6 et G7. Lorsque l'émetteur après une période d'une certaine durée transmet ou émet le dernier bit du canal 8 ou du canal 16, on obtient un signal de sortie c3e la porte G5 du fait de l'irrégularité de la configuration^de synchronisation» Ce signal est 15 appliqué par l'intermédiaire de la porte G8 à l'entrée de commande S de la bascule V9, tandis que cesse l'excitation de la sortie S„ Le signal de sortie de la porte G8 règle de plus le compteur KR par l'intermédiaire des entrées I]_ ou Ig d'une manière telle que la sortie El ou E9 du répartiteur de canaux esi~ 20 excitée, de sorte que l'émetteur et le récepteur sont mis en synchronismeo Après cela, les signaux cessent de se produire en même •cemps à la sortie B8 du répartiteur de bits et à la sortie J du circuit de comparaison, du fait que la bascule V8 ne change pas de valeur entre les canaux 7 et 8 et 15 et 16, respect!-25 vement. Ceci dépend du fait que les sorties de canaux E8 et Kl6 sont connectées à l'entrée inversée de la porte G3 par l'intermédiaire de la porte G4-. Pour indiquer si le synchronisme a cessé à nouveau, il suffit par suite en principe de connecter la sortie B8 du ré— 30 partlteux- de bits et la sortie o du circuit de comparaison aux entrées d'une porte ET non représentée sur la fig. 2, et de faire amenez' par ce signal de sortie la bascule Y9 à zéro, ce qui fait recommencer le processus de synchronisation décrit plus haut. Ce signal de sortie peut également être utilisé pou-35 amener le répartiteur de canaux à un état approprié, c'eet-à-dire à un état suivant lequel ni la sortie K8 ri la sortie El5 ne sont excitées. Le code de synchronisation décrit plus haut n'est, comme 69 04364 8 2002292 indique plus haut, qu'un exemple de la manière suivant laquelle on peut utiliser- le procédé de l'invention, la caractéristique importarte du code de synchronisation est, bien entendu, qu'il est constitué par une partie régulière utilisée pour régler le répartite-or de "bits et par des irrégularités qui se présentent dans certains ceu-.ux et qui servent à régler le répartiteur de canaux. La partie régulière peut, bien entendu, être constituée également par des zéros seuls et l'irrégularité peut être constituée par l'apparition d'un "un". L'idée principale de 1'invention est par suite que le réglage du répartiteur de "bits et du répartiteur de canaux du récepteur s'effectue en deux états de manière à obtenir très rapidement l'état de synchronisme avec l'émetteur» Il va de soi que la présente invention n'a été décrite et représentée qu'à titre explicatif, mais nullement limitatif, et qu'elle est susceptible de diverses variantes sans sortir de son cadre. bad original 69 04364 9 2002292 KETTSIBICAIIOITS 1. Procédé mis en oeuvre dans un récepteur à modulation par impulsions codées auquel des signaux codés en "binaire sont transmis à partir d'un, émetteur en multiplex à partage du temps par plusieurs canaux utilisés cycliquement et dans lequel un chiffre binaire occupant une certaine position dans chaque canal est utilisé non pour transmettre une information mais pour synchroniser un répartiteur- de positions de "bits et un répartiteur de canaux avec les dispositifs correspondants de l'émetteur, et caractérisé en ce que certains des chiffres "binaires qui se présentent périodiquement dans lIémette\ir reçoivent des valeurs telles qu'ils présentent une première configuration sensiblement régulière dans laquelle II existe au moins une irrégularité, une irrégularité déterminée se produisant dans un canal déterminé tandis que, pour la synchronisation du récepteur, une deuxième configuration correspondant à la partie régulière de la première configuration est produite dans ce récepteur, la configuration incidente étant comparée avec cette deuxième configuration et le réglage de la position de bit é-tant modifié jusqu'à ce qu'on obtienne une conformité entre les configurations d1émetteur et de récepteur, après quoi lors de 1*apparition d'une nouvelle différence entre les deux configurations, le récepteur est réglé de manière à recevoir le canal qui suit le canal indiqué par ladite irrégularité» 2. Procédé suivant la revendication 1, caractérisé en ce que la configuration régulière est constituée par des chiffres binaires de même valeur et en ce que l'irrégularité est constituée par l'apparition d'un shiffre d'une autre valeur. 3. Procédé suivant la revendication 1, caractérisé en ce que les chiffres successifs de la configuration régulière présentent des valeurs différentes et en ce que l'irrégularité est constituée par l'apparition de deux chiffres successifs de même valeur„ 4. Appareil pour mettre en oeuvre le procédé suivant la revendication 1, caractérisé en ce qu'il comprend, d'une part, un sélecteur de positions de bits (BP, BP) qui, lorsqu'il reçoit des impulsions d'avance pas à pas successives, constituées par les impulsions appliquées à l'entrée de l'appareil, excite 69 04364 10 2002292 toux à tour un certain nombre de sorties (B1-B8) qui correspondent aux numéros des positions de "bits dans -un canal, un "bit incident étant appliqué à l'entrée de la position de "bit associée à la sortie excitée et, d'autre part, une mémoire binaire 5 (V8) comportant une entrée de commande connectée à l'une des sorties (B1) et changeant d'état lorsque cette sortie est excitée, un circuit de comparaison (D) dont l'une des entrées est connectée à la sortie de la mémoire et.dont l'autre entrée est connectée à 1*entrée (I) du montage, et un circuit logique "•0 (G5j G-6, G7, GÇ) pourvu de trois entrées et de trois sorties, dont une première entrée est connectée à la sortie (J) du circuit de comparaison, dont une seconde entrée est connectée à la sortie (138) du compteur qui correspond à la position d'impulsion qui constitue le signal de synchronisation, et dont une "15 troisième entrée est connectée à la sortie (S) d'un second compteur- (C), une première sortie étant connectée à une entrée de remise à zéro (0) du second compteur et de plus à une entrée de blocage du sélecteur de positions de bits, cette première sortie étant excitée lorsque les trois entrées sont toutes ex-20 citées, et une seconde sortie étant connectée à une entrée d'avance pas à pas (+1) du second compteur (0) et étant excitée lorsque les première et seconde entrées sont excitées alors que la troisième entrée ne l'est pas, et une troisième sortie étant connectée aux entrées (I>|, I0) d'ion sélecteur de canaux (KE, 25 KF) de sorte que, lorsqu'elle est excitée, cette troisième sortie règle le sélecteur de canaux sur le canal qui suit ledit canal déterminé.