on 1 la plupart des amplificateurs à large bande comprennent' non seulement des éléments actifs tels que des transistors ou des tubes à vide, mais également une série d'autres éléments, utilisés par exemple pour définir le gain par étage ou pour met-5 tre en forme la réponse du circuit.de façon, à améliorer sa linéarité ou compenser les défauts de linéarité d'autres circuits ou autres dispositifs-. Les amplificateurs à large; bande de ce type ne sont pas bien adaptés aux techniques de construction des circuits intégrés semi-conducteurs en particulier ceux qui sont fa-10 briqués avec des jonctions PII comme moyen pour isoler les régions des collecteurs de la matière du substrat, du fait des capacités élevées qui sont associées à ces structures. Ces capacités, en liaison avec les impédances du circuit, limitent sérieusement la largeur de bande de 11amplificateur habituel transformé en une 15 structure de circuit intégré. Suivant la présente invention, un amplificateur à large bande bien adapté aux techniques des circuits intégrés comprend deux dispositifs de commande à montage différentiel, par exemple des transistors, aux bornes d'entrée desquels sont couplés respec 20 tivement deux dispositifs d'entrée. Les dispositifs d'entrée présentent chacun une caractéristique de la tension en fonction du courant qui est logarithmique et qui transforme la sortie du circuit différentiel en une fonction linéaire et amplifiée de l'entrée. Les dispositifs d'entrée précités comprennent d'une manière 25 appropriée des transistors dont les jonctions base-émetteur sont reliées essentiellement aux bornes d'entrée ou de commande des dispositifs de commande précités pour obtenir ces caractéristique logarithmiques. De préférence, les dispositifs d'entrée sont montés de telle sorte que des courants d'entrée complémentaires 30 qui leur sont appliqués sont également ajoutés aux courants de sortie des étages de façon à augmenter le gain en courant. Par exemple, d'une manière appropriée, les collecteurs de dispositifs d'entrée se présentant sous la forme de transistors sont connectés aux collecteurs de transistors de commande respectifs, sui-35 vant une relation de phase additive. les étages d'amplification suivant la présente invention peuvent être montés en cascade, la sortie de courant d'un étage constituant l'entrée de courant de l'étage suivant. A peu près 69 01676 2000399 2 aucun élément de couplage n'est incorporé dans l'amplificateur en cascade d'ensemble? cet amplificateur ne comprenant principalement que des.dispositifs de commande et des dispositifs d'entrée. Le circuit selon la présente invention présente" un gain de 5 courant sans oscillation de tension appréciable de sorte" qtte les difficultés dues aux capacités sont à peu près complètement sup- ■ primées. On a obtenu des durées de croissance par étage inférieures à la nanoseconde. Le gain du circuit est stable et" linéaire sur une gamme étendue de conditions- de fonctionnement, èt il est 10 très insensible aux variations de température. Le gain est, en fait, directement proportionnel à un ou plusieurs courants ët il peut être réglé avec précision, tandis que le produit de là largeur de bande par le gain de l'étage d'un circuit se rapproche du" des transistors, 15 En conséquence, la présente invention se proposé de fournir : - un circuit amplificateur de courant perfectionné' 'caractérisé par un produit de la largeur de bande par le gain plus élevé et qui est adapté à.être fabriqué par des techniques de circuits intégrés; . ' 20 - un circuit amplificateur perfectionné et peucompliqué -adapté à des techniques de circuit intégré, lequel amplificateur présente un fonctionnement linéaire et dans lequel les oscillations de tension sont pratiquement supprimées afin de réduire les effets des capacités des circuits intégrés; 25 - un amplificateur linéaire perfectionné adapté aux tech- • niques des circuits intégrés, dans lequel le gain peut être prédéterminé avec précision; ' ■ - un circuit amplificateur perfectionné adapté aux techniques des circuits intégrés, dans lequel les éléments de couplage 30 passifs entre les étages soni^ratiquement supprimés; - un amplificateur perfectionné n'utilisant presque entièrement que des éléments actifs, tels que des transistors, dans lequel l'amplificateur est très stable et permet d'obtenir le produit de la largeur de bande par le gain maximal possible; 35 - un amplificateur de courant perfectionné de grande linéa rité adapté à des techniques de fabrication de circuits intégrés dans lequel le gain du circuit est à peu près complètement indépendant de la température; BAD Ort/GINAL 69 01676 2000899 - un amplificateur perfectionné adapté particulièrement à des procédés de fabrication de circuits intégrés plans . D'autres avantages et caractéristiques de la présente invention ressortiront au cours de la description détaillée qui va 5 suivre, faite en regard des dessins annexés qui donnent à titre explicatif, mais nullement limitatif, plusieurs formes de réalisation conformes à l'invention. Sur ces dessins : la figure 1 est un schéma de circuit utilisé pour expliquer 10 la présente invention ; la figure 2 est le schéma d'un premier circuit amplificateur différentiel suivant la présente invention ; la figure 3 est le schéma d'un second amplificateur différentiel suivant la présente invention ; 15 la figure 4 un tracé de la caractéristique de réponse linéaire d'un circuit suivant la présente invention, en comparaison de celle d'un circuit antérieur ; la figure 5 est le schéma d'un troisième circuit amplificateur différentiel préféré selon la présente invention ; 20 la figure 6 représente un courant alternatif de sortie d'un circuit suivant la présente invention, dans lequel on fait varier le gain du circuit ; la figure 7 représente le schéma d'un amplificateur monté en cascade suivant la présente invention j 25 la figure 8 est le schéma d'un circuit de réaction suivant la présente invention, servant à rendre l'amplification du circuit à peu près complètement indépendante du bêta du transistor ; la figure 9 est le schéma d'un circuit multiplicateur différentiel à quatre quadrants suivant la présente.invention ; 30 la figure 10 est lë schéma d'un circuit suivant la pré sente intention dans lequel le gain est réglé de manière à être à peu près complètement indépendant des courants d'alimentation ; la figure 11 est le schéma d'une autre forme d'un circuit d'amplificateur suivant la présente invention, qui peut être 35 utilisé comme multiplicateur à -juâtre quadrants ; la figure 12 représente un-^courant alternatif de sortie d'un multiplicateur à quatre quadrants ; et la figure 13. est le schéma d'une autre forme d'amplificateur 69 01676 ^003^9 en cascade suivant la présente invention. La figure 1 représente le circuit d'un amplificateur différentiel qui va être décrit en préliminaire pour expliquer le fonctionnement de la présente invention. Le circuit de la figure 1 5 comprend deux dispositifs de commande ou transistors 10 et 12 dont les émetteurs sont connectés ensemble en commun en 14. Une tension d'entrée v est appliquée à la borne de commande ou base du transistor 10 tandis que la borne de commande ou base du transistor 12 peut recevoir une tension d'entrée complémentaire de 10 v, ou bien peut être mise à la masse comme indiqué en pointillé en 16. TJn courant commun I est appliqué à la borne 14 tandis que des courants de sortie IQ ^ et 1^ sont produits aux sorties ou aux collecteurs des transistors 10 et 12. Les courants de sortie respectifs du circuit, lorsque la base du transistor 16 est à la 15 masse, sont donnés par les expressions suivantes î T = pqy/kt T c1 -] + gav/irt * e 20 Ic2 = 1 + * Ie où. £ est la charge d'un électron, t est la température absolue et k la constante de Boltzmann. Le circuit de la figure Vproduit un courant de sortie différentiel réglé, mais il est clair que la fonction de commande assurée par le circuit de la figure 1 n'est 25 pas linéaire et qu'elle est très sensible à la température. On considérera maintenant le circuit qui est représenté sur la figure 2. Ce circuit comprend également des dispositifs ou transistors 10 et 12 de commande montés d'une manière différentielle dont les bornes d'entrée communes sont connectées ensemble 30 en 14. La borne commune 14 est à nouveau alimentée avec un courant Ig. De plus, un premier dispositif d'entrée constitué ici par un transisse* 18 est relié à la borne de commande ou base du transistor 10. Le collecteur et la base du transistor 18 sont connectés à la base du transistor 10, et l'émetteur du transistor 35 18 est à la xsasse.Iie dispositif d'entrée formé par le transistor 18 est de ce fait monté de manière à présenter une jonction semi-conductrice, c'est-à-dire la jonction base-émetteur du transistor 18, qui est montée à peu près en parallèle sur l'entrée du 69 01676 2000899 transistor 10. Comme décrit plus c omplètement plus loin, le dispositif d'entrée formé par le transistor 18 fonctionne suivant une caractéristique logarithmique agissant de manière à améliorer d'une manière appréciable la linéarité du circuit d'ampli-5 fication suivant la présente invention, la caractéristique logarithmique est améliorée par la connexion de réaction suivant laquelle le collecteur du transistor 18 est relié à sa base. Un second dispositif d'entrée constitué ici par un transistor 20 est connecté d'une manière semblable à la borne de commande 10 ou base du transistor 12, tandis que des courants d'entrée appropriée xID et (1 - x)Xp sont appliqués respectivement aux bases des transistors 18 et 20. les courants d'entrée sont complémentaires et il va de soi que x varie entre 0 et 1. 1a- valeur de x constitue alors la véritable variable d'entrée de l'étage et peut 15 être considérée comme un indice de modulation du courant 1^, ce dernier étant d'une manière avantageuse constant. En variante, la base du transistor 12 peut être mise à la masse et les émetteurs des transistors 18 et 20 peuvent être renvoyés à une source de courant appropriée. Au moyen de telles configurations diffé-20 rentes, une entrée à une seule borne peui^tre transformée en une sortie différentielle. On considérera maintenant les tensions aux bornes de la jonction base-émetteur des divers transistors ; comme on le voit sur la figure 2, des courants d'entrée xljj et (l-x)^ étant ap-25 pliqués comme indiqué, le courant d'entrée xl^ produit une tension d'entrée Q entre la base et la masse du transistor 18, et une tension R est produite à la jonction base-émetteur du transistor 10, De même, il existe des tensions T et S aux jonctions base-émetteur des transistors 20 et 12. Il va de soi qu'avec des 30 valeurs modérées du courant d'entrée des transistors, les oscillations de tension produites sont très faibles, par exemple de l'ordre de quelques millivolts. Ces tensions peuvent être exprimées comme suit : 69 01676 2000899 kt (V1]) S-= f- log . * 1 s _ T-^-log-ï— Dans les équations ci-dessus, k, -t et £ ont les significations qui ont été définies précédemment et i se rapporte S aux courants de saturation des jonctions qui sont sensiblement les mêmes lorsque les dispositifs 10, 12, 18 et 20 sont réalisés 10 sur la même structure de circuit intégré monolithique plane. De plus, on considérera les chutes de tension entre masse et masse, Q - R = I - S et par suite : xIt\ O-X)^ log -y log Y j— = o X1 e ~ ■ 1 15 ?n tD n u e ± ^ ±j e x 4 0U los ^ (1-x)ID ~ 0 ' et 3^ (1-xjIj ~ 1 De ce fait, xID(Ie-I1) = (l-xjl^^ ou, xIDIe = 1^ [(1-x)lD + xID] 20 II en résulte que 1^ = xle . ■ , De ce fait, le courant qui apparaît à la sortie ou au collecteur du transistor 10 est égal à l'indice d'entrée x multiplié par le courant commun d'émetteur I ,'et il est à peu près complètement indépendant de la valeur de 1^, et dé la température, 25 Le circuit fournit un gain linéaire de sorte que la sortie au collecteur du transistor 10 constitue une fonction linéaire et. amplifiée de x tandis que la sortie complémentaire au collecteur du transistor 12 est égale à (l-x)le L'analyse mathématique ci-dessus suppose que- 1^ est faible ou de même ordre de grandeur que Ig, I-^ étant d1 habitude un peu plus petit que I , L'analyse ci-dessus suppose également que les transistors utilisés présentent des bêtas très élevés et que 35 ??!?»> 1* De plus, les transistors doivent présenter des résis- i£ u 69 01676 200089 n 15 7 tances globales faibles dans leur jonction base-émetteur. Le gain de l'étage est, en ce qui concerne le facteur d'entrée x égal à Ie , étant bien entendu que la sortie doit être prise comme une D différence de courant entre les bornes de sortie ou les collec-5 teurs des transistors 10 et 12. La figure 3 représente un circuit suivant la présente invention dans lequel les courants d'entrée xl^ et (1-x)l^ sont fournis par des sources négatives complémentaires. Cette configuration est très utile comme on le verra plus loin. Les élé-^ ments semblables de ce mode de réalisation sont indiqués par les mêmes références numériques que celles qui ont été utilisées plus-haut. Les courants des collecteurs sont respectivement (l-x)le et xi . Comme dans le cas du circuit de la figure 2, seul le rap-© port des courants d'entrée est important pour déterminer la sortie. La figure 4 représente la caractéristique de transfert 22 £our deux éléments excités en tension tels que ceux représenter? • sur la figure 1, avec la caractéristique de transfert 24 pour les deux éléments excités en courant modifiés tels que ceux repré-20 sentés, par exemple sur la figure 3. Ce tracé a été pris sur la représentation donnée par un oscilloscope, et l'amélioration de linéarité qu'il présente est très apparente. La figure 5 représente un mode de réalisation préféré de la présente'invention lequel présente une amélioration du gain. 25 Dans ce circuit, les transistors d'entrée, qui sont indiqués ici par les références 18' et 20r, sont montés de mr.nière à ajouter les courants d'entrée, xl^ et (1-x)l^ aux courants de sortie de l'amplificateur. Dans le mode de réalisation représenté, le collecteur du transistor 18', au lieu d'être connecté 30 à la base mise à la masse du transistor, est connecté à la borne de sortie ou collecteur du transistor 12'. De même, le collecteur du transistor 20' est connecté au collecteur du transistor 10'. De ce fait, les courants d'entrée sont combinés avec les courants de sortie dans le sens d'une phase additive de sorte 35 que les sorties aux bornes de sorties 26 et 28 deviennent respectivement x(Ijj + Ie) et ( 1—x) (ID + Ig), ce qui assure un gain supplémentaire au circuit. De ce fait, même pour Ig = 0, I 69 01676 h f\ a r- OTi -u'JUU :/. „■ le gain de courant du circuit est presque l'unité, mais pour un I fini, le gain devient ("1+1 /i-p.) cette valeur étant précise 6 6 il pour des rapports assez faibles de Ie/lD. La figure 6 représente un courant alternatif de sortie fourni entre les bornes 26 et 28, 5 lorsqu'on fait varier le gain du circuit entre 1 et 4, c'est-à-dire lorsqu'on fait varier T^/X-^ de 0 à 3. Il est souhaitable dans le circuit de la figure 5> comme dans les circuits précédents, que le gain par étage soit maintenu à une valeur assez faible du fait que lorsque le rapport Ie/ID 10 s'élève, les effets du bêta du transistor sont plus prononcés, et il est souhaitable que le fonctionnement soit sensiblement indépendant du bêta. De plus, les effets de la résistance globale sont faibles pour de faibles rapports de Ig/I^. De ce fait, le gain supplémentaire obtenu en ajoutant les courants d'entrée 15 au courant de sortie a une certaine importance. Les circuits amplificateurs suivant la présente invention sont d'une manière avantageuse montés en cascade, les courants de sortie d'un étage constituant les courants d'entrée de l'étage suivant. En particulier, la configuration de circuit préférée de 20 la figure 5 est montée d'une manière avantageuse en cascade, comme représenté sur la figure 7. Bien qu'un certain nombre de tensions d'alimentation soient utilisées, il ne faut qu'une très faible différence de tension d'alimentation par étage. Dans un mode de réalisation qui a été construit, il n'y avait qu'une 25 oscillation de 38 millivolts de tension aux points d'entrée pour des variations de l'indice x entre 0,2 et 0,8. De ce fait, les différences de tension d'alimentation nécessaires peuvent être faibles, des exemples de valeurs étant donnes sur la figure 7. La figure 7 représente un amplificateur type à trois étages 30 dans lequel les éléments semblables sont indiqués par des références numériques semblables, chaque étage de l'amplificateur correspondant sensiblement au circuit du mode de réalisation de la figure 5. La durée de croissance dans une version construite de cet amplificateur a été de 0,6 nanoseconde par étage, et l'oscil-35 lation maximale de sortie aux bornes de sortie finales du courant 30 et 32 a été de plus ou moins 100 milliampères. Le circuit en cascade de la figure 7 est pourvu également d'une manière appropriée de résistances de charge 34 et 36 qui 69 01676 2000899 relient respectivement les "bornes 30 et 32 à une borne d'alimentation positive 38 assurant une oscillation de tension de sortie aux "bornes 30 et 32. A volonté, deux transistors d'isolement (non représentés) peuvent être montés entre les résistances de 5 charge 34 et 36 et le restant du circuit. Par exemple, le cirouit collect.ëîxrv-énetteir? d'un tel . transistor peut être introduit entre la résistance 34 et la "borne 30 tandis que le circuit collecteur-émetteur d'un autre transistor peut être introduit entre la résistance 36 et l§/fcorne 32. Les bases de ces transistors 10 seraient alors connectées à une source de tension positive appropriée qui, dans l'exemple de la figure 1, serait d'environ 6 volts. Il convient d'observer qu'aucun élément d'interconnexion ou de couplage n'est utilisé dans les étages du circuit de la figure 15 7« De ce fait, l'amplificateur en cascade est adapté d'une manière idéale à une fabrication de circuit intégré semi-conducteur Ï3PE" plan. Bien entendu, on peut en variante utiliser des transistors PNP ou des éléments semblables. Du fait qu'aucun élément d'intercouplage n'est utilisé, les inconvénients de ces éléments dans une 20 construction de circuit intégré sont supprimés. De plus, du fait que les oscillations de tension qui se produisent dans le circuit tendent à être très faibles, les difficultés decapacité sont évitées ou supprimées à peu près complètement. Les courants d'entrée de l'amplificateur de la figure 7 sont 25 fournis d'une manière appropriée par deux transistors 40 et 42 dans lesquels la base du transistor 40 est connectée à la borne d'entrée 44 du circuit et la base du transistor 42 est mise à la masse d'une manière appropriée. Les émetteurs des transistors 40 et 42 sont connectés à une borne commune 46jpar des résistances 30 48 et 50, respectivement, et la borne 46 est connectée à une première source de courant 1^. Les résistances 48 et 50 coopèrent pour appliquer des courants complémentaires aux collecteurs des transistors 40 et 42 en réponse à l'application d'une tension d'entrée à la borne 44. Le gain du circuit peut être réglé en 35 réglant 1^ et en réglant le rapport des courants d'alimentation 1^, 1^ et I2 par rapport à 1^. Un avantage supplémentaire assuré par le circuit en cascade de la figure 7 se rapporte à sa dissipation d'énergie minimale. 69 01676 2300899 10 Les conditions de repos sont satisfaites automatiquement du fait que le courant de repos de chacun des étages successifs augmente suivant exactement le même taux lorsque le signal oscille. De ce fait, il ne se produit qu'une dissipation d'énergie minimale 5 pour obtenir une oscillation donnée du courant de sortie» et tous les étages se limitent au mêmejuiveau d'entrée. De plus, bien entendu, la tension appliquée à chaque étage est faible et de ce fait on peut faire fonctionner le circuit avec des niveaux de courant raisonnablement élevés sans rencontrer des problèmes de dis-10 sipation de l'énergie. De plus, il ne se produit dans ce circuit aucune saturation des collecteurs avec les problèmes correspondants de la durée de récupération en cas de surcharge. De plus, suivant le circuit de la présente invention, on peut monter en cascade un nombre optimal d'étages pour obtenir 15 une largeur de bande maximale, en supposant qu'on puisse calculer un seul pôle sur l'axe réel pour chaque étage. Pour des gains modestes, par exemple des gains de courant de 10 à 50 fois, le nombre optimal peut être de trois à cinq étages. Avec un circuit ordinaire, on ne peut pas utiliser le nombre optimal d'étages du 20 fait du coût prohibitif des transistors rapides, et de ce fait la largeur de bande peut en souffrir. Lorsqu'on utilise le circuit qui est décrit ici, et qui est réalisé suivant des techniques de circuits intégrés, un tel compromis désavantageux n'a pas besoin d'être fait du fait que le coût des étages supplémentaires 25 dans le cas d'un circuit complet sur une seule matrice a peu d'importance, les frais principaux étant dus au garnissage. Un circuit semblable au circuit de la figure 7 est représenté sur la figure 13 dans lequel les éléments semblables sont indiqués par des références numériques semblables. Dans le cir-30 cuit de la figure 13, les points d'alimentation en tension intermédiaire multiples sont supprimés. En revenant pour un moment au circuit de la figure 7, les transistors de commande 10' et 12' fonctionnent pour des tensions au collecteur effectivement plus é-levéèe que les transistors d'entrée 18' et 20', du fait des 35 tensions émetteur-base des transistors 10* et 12'. Le circuit de la figure 13 tire profit de cette différence de tension et les collecteurs des transistors d'entrée 18" et 20" sont connectés respectivement en "parallèle" sur les bornes 30 et 32 suivant une 69 01676 2000899 ■ 1 1 relation de phase additive, au lieu d'être connectés en série avec le transistor d'entrée suivant. Par ailleurs, le circuit est sensiblement le même que la partie portant des références semblables de la figure 7. 5 La figure 8 représente un circuit permettant de compenser l'effet du bêta du transistor sur le gain d'ensemble. Bien que cet effet soit faible, en particulier lorsque le. valeur du bêta est élevée et lorsque le rapport de courant précité Ig/lp est faible, le circuit de réaction suivant la figure 8 peut être 10 utilisé pour supprimer à peu près complètement l'effet du bêta. En se reportant au circuit de la figure 8, le bloc 52 est constitué par les étages d'amplificateurs en cascade tels que ceux représentés sur la figure 7 et un dispositif d'excitation 54 correspond aux transistors 40 et 42 qu'on voit sur la figure 7. Un 15 diviseur de tension constitué par des résistances 56 et 58 montées en série est disposé entre les bornes de sortie 30 et 32. La prise centrale 60 entre les résistances 56 et 58 produit une tension de mode commun B qui dépend du bêta. C'est une caractéristique de l'amplificateur que le gain du mode commun dépend du bêta 20 en proportion de la manière dont le gain différentiel dépend du bêta. La borne 60 est connectée à un amplificateur de zéro 62 qui produit sur une connexion 64 une sortie proportionnelle au signal de mode commun. Le conducteur 64 est ensuite connecté dans le sens d'une réaction négative aux étages d'amplificateur 25 en cascade du bloc 52. Par exemple, le conducteur 54 peut être monté suivant un sens de réaction négative pour modifier le courant appliqué à une borne 14' ou pour modifier le courant 1^ (voir figure 7). La figure 9 représente un multiplicateur à quatre quadrants 30 suivant la présente invention qui utilise une première paire de transistors 66 et 68 à montage différentiel dont les émetteurs sont connectés en commun à un collecteur d'un transistor 70 d'alimentation en courant. Un premier signal d'entrée, qui est indiqué par M, est appliqué à la base du transistor 66 tandis 35 que' la base du transistor 68 peut être connectée à une source de polarisation. Une seconde paire de transistors à montage différentiel 72 et 74 présente des émetteurs qui sont connectés ensemble et qui sont connectés au collecteur du transistor 66. De BAD ORIGINAI 69 01676 12 2000399 ■ même, une troisième paire de transistors à montage différentiel 76 et 78 comporte des émetteurs qui sont connectés au collecteur du transistor 68. La seconde et la troisième paires de transistors à montage différentiel présentent des collecteurs qui sont 5 connectés suivant un montage croise à des résistances de charge 80 et 82 par l'intermédiaire desquelles un courant d'alimentation est fourni à partir d'une source positive. La sortie est prise entre des "bornes 84 et 86 qui sont connectéds respectivement aux extrémités des résistances de chargecui sont opposées à la source de 10 courant. Une quatrième paire de transistors à montage différentiel 88 et 90 dont les émetteurs sont reliés respectivement par des résistances 92 et 94 à une source de courant sont utilisés pour produire des courants de collecteurs différentiels qui sont pro-15 portionnels à un signal d'entrée I! appliqué à la "base du transistor 88. La "base du transistor 90 est connectée à une source de polarisation. Le collecteur du transistor 88 est connecté aux "bases des transistors 72 et 76, tandis que le collecteur du transistor 90 est connecté aux bases des transistors 74 et 78. 20 Deux transistors d'entrée 96 et 98 présentent des collec teurs qui sont connectés à une source positive,leurs bases étant à la masse et leurs émetteurs étant connectés respectivement aux -collecteurs des transistors 88 et 90. Le circuit de la figure 9 agit de manière à produire entre 25 les bornes 84 et 86 une sortie qui est proportionnelle au produit des signaux d'entrée M et N, en tenant compte des signes respectifs de M et de lï. De ce fait, on réalise un multiplicateur à quatre quadrants ne comportant à peu près aucun élément de couplage entre les circuits et qui peut être adapté facilement à des 30 techniques de circuits intégrés. De plus, les transistors d'entrée 96 et 98 assurent la linéarisation de la sortie par rapport au signal d'entrée H de la même manière que celle décrite précédemment pour les circuits amplificateurs. De ce fait, les transistors 96 et 98 forment les dispositifs d'entrée pour les tran-35 sistors.de commande 72, 74, 76 et 78. La figure 10 représente un circuit suivant la présente invention servant à obtenir un gain précis en dépit de variations possibles du courant d'alimentation. Ce circuit est basé sur le " bad original 69 01676 .20008.99 13 circuit représënté sur la figure 2 et les éléments, -semblables. sont indiqués par des références numériques semblables. Un courant ■d'entrée xl^ est appliqué à une borne 100 et un courant d'entrée complémentaire (1 - x) est appliqué à une borne 102. Dans ce 5 circuit, les émetteurs des transistors 18 et 20 sont connectés ensemble et de ce fait le courant 1^ traverse le transistor monté en diode 104 qui est utilisé-afin de présenter une chute de tension. De môme, le courant 1^ traverse le transistor monté en diode 106 et une résistance 108 pour aller à une borne de retour commune 10 110. La jonction entre l'émetteur du transistor 104 et la connexion base-collecteur du transistor 106 est connectée à la base d'un transistor amplificateur 112, l'émetteur de ce dernier étant connecté à la borne de retour commune 110 par l'intermédiaire d'une résistance 114. Le facteur de gain du circuit comprenant le transistor 112 15 est indiqué par A et ici il est égal au rapport de la valeur de la résistance 115 à la valeur de la résistance 108. De ce fait, un courant A 1^ traverse le circuit du collecteur du transistor 112, Le collecteur du transistor 112 est connecté à la borne 14, de sorte que le courant commun allant aux transistors 10 et 12 20 est égal à A I|, On voit alors que les courants de sortie aux bornes 116 et 118 qui sont connectées respectivement aux collecteurs des transistors 10 et 12 sont égaux à AxI^ et A(1-x)l^. L'amplification du circuit par rapport à l'indice d'entrée x est égal à A et n'est pas influencée par les variations du courant d'alimentation 1^. 25 La figure 11 représente un autre circuit selon la pré sente invention qui est semblable à 1'étage amplificateur représenté sur la figure 5 . En se reportant à la figure 11 des transistors à montage différentiel 120 et 122 présentent des émetteurs qui sont connectés ensemble afin de recevoir un courant I à une O 30 borne 124. La sortie de cet étage est fournie d'une manière différentielle entre des bornes 126 et 128 connectées aux collecteurs des transistors 120 et 122. Les transistors d'entrée 130 et 132 présentent des émetteurs connectés aux bases des transistors 120 et 122, respectivement, leur base étant à la masse. Des courants 35 d'entrée complémentaires il^ et (1 - x) i^ sont appliqués aux émetteurs des transistors 130 et 132. Le circuit tel qu'il a été décrit jusqu'ici fonctionne de la même manière que celui représenté sur la figure 3 en fournissant des courants de sortie complémentaires BAD ORIGINAL 69 01676 : .30399 . "H amplifiés linéaires en réponse à des courants-d ' entrée complémentaires, le cotirant.-.provenant du collecteur du transistor 120 est éê?al à (1 - x)l et le courant provenant du collecteur du transistor s . . - 122 est égal à xi . .Cependant, dans le circuit suivant la figure 5-, 11, les courants d'entrée xl^ et (1 - x)!^ sont ajoutés dans un sens de déphasage aux courants de sortie. Le collecteur du tr?™-^«-tor 130 est connecté au collecteur du transistor 120, et- le collecteur du .transistor 132 est connecté au collecteur du-transistor 22, ceci constituant' essentiellement l'inverse de la configuration 10 de la figure 5. l'examen du circuit de la figure 11 montre - que - si I est égal à Xp , la sortie différentielle entre les bornes 126 et 128 est nulle. Cependant, la sortie devient plus importante si on augmente ou on diminue IQ par rapport à la valeur.de 1^ . Le cir-15 cuit selon la figure 11 peut être utilisé pour fonctionner comme multiplicateur à quatre quadrants. Dans ce but, la sortie du circuit doit être prise d'une manière différentielle entre les bornes 126 et 128. La figure 12 représente tin courant alternatif de sortie 20 tel que celui qu'on obtient entre les bornes de sortie d'un multiplicateur à quatre quadrants tel que celui représenté sur la figure 9. On voit que la polarité du signal de sortie change lorsque change la polarité de I qui correspond à un signal d'entrée. On se rend compte bien entendu que les circuits décrits 25 ci-dessus peuvent être également utilisés comme multiplicateurs à un seul quadrant. On voit ainsi que la présente invention fournit un amplificateur différentiel à large bande présentant un gain linéaire et dans lequel les oscillations de tension sont pratiquement sup-30 primées. La largeur de bande de gain produite par l'amplificateur se rapproche du fT des transistors. Le circuit suivant la présente invention est bien adapté aux techniques des circuits intégrés du fait qu'aucun élément de couplage n'a besoin d'être utilisé entre les étages et que la capacité des circuits intégrés ne présente ' 35 aucune difficulté. Le circuit est très stable mais son gain peut être réglé à volonté et peut être préréglé en faisant varier le courant qui est appliqué de l'extérieur. De plus, le circuit peut être destiné à former un multiplicateur dans lequel l'un des termes BAD ÔRiGIN^ 69 01676 2C0C899 15 multipliés est un tel courant qui est fourni de l'extérieur. Le circuit est également peu compliqué et il est très insensible au:: variations de température. Le circuit suivant la présente invention est bien adapté 5 au procédé de fabrication des circuits intégrés plans. En fait, un certain nombre des avantages du circuit selon la présente invention sont rendus possibles par une telle fabrication. Par exemple, le courant de saturation I décrit précédemment est sensible-ment le même pour les transistors formés sur la même matrice. De 10 plus, le couplage theimique est très sex-ré, de sorte que les résistances d'équilibrage thermique utilisées couramment sont supprimées et qu'une autre source de perte de puissance est supprimée. De plus, la réussite de la mise en oeuvre des circuits en cascade suivant la présente invention est aidée par l'utilisation de transistors 15 présentant des tensions de saturation des collecteurs qui sont faibles, ce qui peut être le cas avec des dispositifs de circuits intégrés. Il va de soi que la présente invention n'a été décrite et représentée qu'à titre explicatif mais nullement limitatif, 20 et qu'elle est susceptible de diverses variantes sans sortir de son cadre. LEGECTDE DES DESSINS Figures Repères 8 C. Signal de sortie 25 • D Signal d'entrée E Alimentation .en courants de puissance F Polarisation de commande 9 G- Courant de queue M H Courant de queue F 30. J Polarisation 69 01676 ie 2000899 EEVEroiCATIONS 1. Circuit amplificateur différentiel comprenant deux dispositifs de commande serai-conducteurs-dont chacun est pourvu d'une borne de sortie, d'une borne de commande et d'une borne commune, 5 les bornes communes étant connectées ensemble, circuit caractérisé en ce qu'il comprend de plus deux dispositifs d'entrée semiconducteurs. destinés à recevoir des courants d'entrée et qui sont reliés respectivement aux bornes de commande des dispositifs de commande pour fournir un signal d'entrée app3.iqué à chacun de 10 ceux-ci depuis la jonction semi-conductrice d'un tel dispositif d'entrée,. les dispositifs d'entrée présentant des caractéristiques logarithmiques adaptées à peu près complètement à celles des deux dispositifs de commande semi-conducteurs afin de produire une sortie linéaire aux bornes de sortie des dispositifs de commande semi-1 5 c onduc t eur s. 2. Circuit amplificateur suivant la revendication 1, caractérisé en ce que les dispositifs d'entrée sont également reliés aux bornes de sortie afin de combiner les courants d'entrée avec les courants de sortie aux bornes de sortie des dispositifs de 20 commande semi-conducteurs. 3. Circuit amplificateur suivant la revendication 2, caractérisé en ce que les dispositifs d'entrée sont reliés aux bornes de sortie des dispositifs de commande en relation de phase afin de combiner par addition les courants d'entrée avec les courants 25 de sortie aux bornes de sortie. 4. Circuit amplificateur suivant la revendication 2, caractérisé en ce que les dispositifs d'entrée sont reliés aux bornes de sortie des dispositifs de commande en relation de phase afin de combiner en les retranchant les courants d'entrée et les courants 30 de sortie aux bornes de sortie. 5. Circuit amplificateur suivant la revendication 1, caractérisé en ce que les deux dispositifs de commande sont constitués par deux transistors dont les émetteurs sont connectés ensemble et dans lequel les dispositifs d'entrée sont constitués par des 35 taansistors présentant une.jonction semi-conductrice destinée à recevoir- des courants d'entrée et à fournir entre ces jonctions le signal d'entrée qui est appliqué aux bases des transistors de commande. 6« Circuit amplificateur suivant la revendication5,caractérisé 69 01676 2:00899 en ce que deux "bornes de chaque transistor d'entrée sont connectées ensemble pour former une configuration de diode. 7. Circuit suivant la revendication 1, caractérisé en ce que les dispositifs de commande et les dispositifs d'entrée res-5 pectifs sont constitués par des transistors fabriqués sur mie structure commune semi-conductrice de circuit intégré. 8. Circuit amplificateur suivant la revendication 5, caractérisé en ce que les émetteurs des transistors d'entrée sont coa-nectés aux bases respectives des transistors de commande, les 10 collecteurs des transistors d'entrée et des transistors de commande respectifs étant connectés pour combiner les courants d'entrée avec les courants de sortie provenant des dispositifs de commande, les courants d'entrée étant appliqués aux bornes des transistors d'entrée, le circuit comprenant de plus un moyen formant me 15 source de courant commune aux émetteurs connectés entre eux des transistors de commande. 9. Circuit amplificateur suivant la revendication 1, caractérisé en ce qu'il comprend de plus une seconde paire de dispositifs de commande semi-conducteurs pourvus respectivement d'une borne 20 de sortie, d'une borne de commande et d'une borne commune, les dernières bornes commîmes étant reliées ensemble, une seconde paire de dispositifs d'entrée semi-conducteurs reliés respectivement ans bornes de commande de la seconde paire dé dispositifs de commande semi-conducteurs et recevant des courants d'entrée des bor-25 nés de sortie de la première paire de dispositifs de commande semiconducteurs afin de fournir à la seconde paire de dispositifs d'entrée semi-conducteurs les entrées appliquées à chacun des seconds dispositifs semi-conducteurs, la seconde paire de dispositifs d'entrée présentant des caractéristiques logarithmiques adaptées à 30 peu près complètement à celles de la seconde paire de dispositifs de commande afin, de produire depuis ceux-ci une sortie linéaire. 10. Circuit suivant la revendication 9, caractérisé en ce que la seconde paire de dispositifs d'entrée semi-conducteurs reçoit du courant à peu près directement des bornes de sortie 35 respectives de la première paire de dispositifs de commande semi-conducteurs sans éléments à impédance de couplage pour former un amplificateur en cascade composé à peu près entièrement de ces dispositifs de commande, de ces dispositifs d'entrée et de leurs 9000RÛO 69 01676 18 -0UUl- ' ' connexions. 11» Circuit suivant la revendication-9, caractérisé en ce que les dispositifs d'entrée semi-conducteurs de la première paire sont reliés respectivement aux bornes de sortie de la première paire 5 de dispositifs de commande semi-conducteur s, les dispositifs d'entrée semi-conducteurs de la seconde paire étant reliés respectivement aux bornes de sortie de la seconde paire de dispositifs de commande semi-conducteurs. 12. Circuit amplificateur suivant la revendication 9, 1C caractérisé en ce qu'il comprend de plus un moyen fournissant une sortie de mode commun des bornes de sortie de la seconde paire de dispositifs de commande, un moyen de réaction servant à coupler la sortie de mode commun dans un sens d'entrée négatif à deux dispositifs de commande. 15 13. Circuit amplificateur suivant la revendication 1, carac térisé en ce qu'il comprend de plus un amplificateur servant à fournir du courant aux bornes communes des deux dispositifs de commande, l'amplificateur étant relié aux bornes des dispositifs d'entrée pour régler le courant fourni aux bornes communes des 20 dispositifs de commande suivant la somme des courants fournis aux dispositifs d'entrée. 14. Circuit amplificateur différentiel suivant la revendication 1, destiné à fonctionner comme multiplicateur à quatre quadrants, caractérisé en ce qu'il comprend une seconde paire de 25 dispositifs de commande semi-conducteurs dont chacun est pourvu respectivement d'une borne de sortie, d'une borne de commande et d'une borne commune, les dernières bornes communes étant reliées ensemble, des moyens servant également à coupler respectivement les dispositifs d'entrée semi-conducteurs,aux bornes de commande 30 de la seconde paire de dispositifs de commande semi-conducteurs, et des moyens connectant en les croisant les bornes de sortie de la première et de la seconde paires des dispositifs de commande semi-conducteurs.