La présente invention concerne un perfectionnement à un comparateur de phase et de fréquence numérique très connu destiné à être utilisé dans une boucle à verrouillage de phase. Cette boucle peut etre utilisée, par exemple, dans le système d'horloges d'un central téléphonique MIC, pour produire un signal d'horloge locale à partir d'un signal d'horloge centrale. Le schéma de ce comparateur de phase et de fréquence connu est représenté à la figure 1. Il est construit autour de deux bascules R-S I et 2 dont les sorties sont référencées respectivement par Q1 et Q2. Il possède deux entrées El et E2 recevant respectivement des signaux cp in et 4? out à comparer, et deux sorties UP et DW. La table de vérité du comparateur est représentée à la figure 2. Ce comparateur mesure le déphasage entre le front de descente du signal + out et le front de descente du signal in. Il délivre une impulsion O sur l'une des sorties UP ou DW, suivant le sens du déphasage, la largeur de l'impulsion étant proportionnelle à la valeur du déphasage. Si le signal out de l'entrée E2 (figure 3.b) est en avance sur le signal + in de l'entrée El (figure 3.a), le comparateur délivre sur la sortie DW une impulsion O proportionnelle au déphasage (figure 3.d) alors que la sortie UP reste à 1 (figure 3.c). Si le signal out (figure 4.b) est en retard sur le signal + in (figure 4.a), le comparateur délivre sur la sortie UP une impulsion O proportionnelle au déphasage (figure 4.c) alors que la sortie DW reste à 1 (figure 4.d). Si le déphasage est nul entre les signaux out et in (figures 5.a et 5.b), le comparateur délivre seulement une impulsion parasite très brève O à la fois sur les sorties UP et DW (figures 5.c et 5.d), cette impulsion étant due aux temps de réaction des circuits du comparateur. Comme on peut le constater à partir des diagrammes des figures 6.a à 6.d et 7.a à 7.d, le comparateur fonctionne correctement quel que soit le rapport cyclique du signal d'entrée + in. Un tel comparateur à deux sorties permet d'obtenir facilement une sortie à trois états (o, I et haute impédance), ce qui est avantageux notamment dans une boucle à verrouillage de phase, comme celle très classique représentée à la figure 8. La sortie à trois états est obtenue par un circuit connu 3 à deux diodes dit "charge pump", dont les entrées sont reliées aux sorties du comparateur désigné par la référence 4. Un inverseur 5 est placé sur la sortie DW.Le circuit "charge pump" 3 est suivi par un intégrateur 6 à amplificateur opérationnel qui commande un oscillateur commandé en tension 7 dit "VCO". Ainsi la tension de sortie de l'intégrateur augmente lorsqu'une impulsion O est présente sur la sortie UP du comparateur, diminue lorsqu'une impulsion O est présente sur la sortie DW et reste fixe lorsqu'aucune impulsion n'est présente ni sur la sortie UP ni sur la sortie DW. La sortie du VCO 7 est reliée à l'entrée E2 du comparateur 4 par l'intermédiaire d'un diviseur 8 par n dans le cas où la fréquence du signal de sortie du VCO doit être n fois plus grande que celle du signal d'entrée in du comparateur. Le comparateur de phase et de fréquence décrit ci-dessus présente toutefois un inconvénient majeur lorsqu'il manque une impulsion dans le signal d'entrée in. Le signal d'entrée in peut en effet comporter des "trous", par exemple un "trou" toutes les mille périodes, afin de constituer un signal de synchronisation. Lorsque le signal cp out est en retard sur le signal + in et qu'il manque une impulsion positive dans le signal in (figures 9.a et 9.b), le comparateur fonctionne correctement avant l'impulsion manquante (figures 9.c et 9.d), mais il place la sortie DW à O dès l'apparition dans le signal out du front de descente a suivant l'impulsion manquante (figure 9.d).Ce front de descente a est déphasé par rapport au front de descente suivant b du signal + in d'une valeur supérieure à Tr, ce qui a alors pour effet de maintenir la sortie DW à O. L'impulsion O sur DW va être très longue et va avoir pour effet de diminuer la fréquence du VCO alors que celle-ci devrait augmenter pour rétablir l'équilibre. La boucle ne peut donc pas fonctionner correctement : elle n'accrochera pas si elle est en phase d'acquisition, et elle décrochera si elle est accrochée. On constate, à partir des diagrammes des figures 10.a à lO.d, que le phénomène est exactement le même lorsqu'il manque une impulsion négative dans le signal + in Ceci s'explique du fait que le comparateur fonctionne sur des fronts. Lorsque le signal out est en avance sur le signal + in et qu'il manque une impulsion positive dans le signal in (figures ll.a et ll.b), le comparateur fonctionne correctement avant l'impulsion manquante (figures ll.c et ll.d), mais il place la sortie DW à O dès l'apparition dans le signal Q, out du front de descente c suivant l'impulsion manquante (figure ll.d). Ce front de descente est, comme dans le cas précédent, déphasé par rapport au front de descente suivant d du signal in d'une valeur t supérieure à s. Comme on peut le déduire à partir de la table de vérité de la figure 2, la sortie DW reste à O jusqu'au front de descente d du signal in.Mais ici, contrairement au cas précédent, l'impulsion O sur la sortie DW, relatiyement courte (une période à une période et demie), va agir dans le bon sens en retardant le signal ss out, et ltéquilibre sera donc atteint plus rapidement. Aucune correction n'est par conséquent nécessaire. On constate, à partir des diagrammes des figures 12.a à 12.d, que le phénomène est exactement le même lorsqu'il manque une impulsion négative. Bien entendu, le comparateur de phase et de fréquence venant d'être décrit réagit aux sauts de phase brusques de la même façon qu'aux impulsions manquantes. Ces dernières sont d'ailleurs équivalentes à un saut de phase. La présente invention a précisément pour objet un comparateur de phase et de fréquence perfectionné pouvant fonctionner de façon satisfaisante dans une boucle à verrouillage de phase même lorsqu'il manque des impulsions ou lorsque le signal d'entrée comporte des sauts de phase brusques. Selon une caractéristique de l'invention, le comparateur de phase et de fréquence venant d'être décrit comporte en outre - des premiers moyens pour supprimer une impulsion dans le signal out lorsqu'une impulsion manque ou lorsqu'il se produit un saut de phase gênant dans le signal in - des seconds moyens pour inhiber les premiers moyens lorsque le signal + out est initialement en avance sur le signal in. D'autres caractéristiques et avantages de la présente invention apparaîtront au cours de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels - la figure 13 représente le schéma du comparateur de phase et de fréquence perfectionné selon l'invention ;; - les figures 14.a à 14.g représentent des diagrammes de signaux relatifs au comparateur selon l'invention, dans le cas où 4? out est en retard sur 4? in et où il manque une impulsion - les figures 15.a à 15.g représentent des diagrammes de signaux relatifs au comparateur selon l'invention, dans le cas où out est en avance sur + in et où il manque une impulsion - les figures 16.a à 16.g représentent des diagrammes de signaux relatifs au comparateur selon l'invention, dans le cas où + out est en retard sur + in et où il n'y a pas d'impulsion manquante - les figures 17.a à 17.g représentent des diagrammes de signaux relatifs au comparateur selon l'invention, dans le cas où out est en avance sur + in et où il n'y a pas d'impulsion manquante. 1. Principe de l'invention Le principe de l'invention consiste à supprimer artificiellement une impulsion danse signal d'entrée out-du comparateur lorsqu'il manque une impulsion ou lorsqu'il se produit un Saut de phase gênant dans le signal d'entrée ss in. Cette impulsion n'est supprimée dans le signal d'entrée 4? out que dans le cas où le signal out est initialement en retard sur le signal in. 2. Dispositif selon l'invention (figure 13) Le principe selon l'invention est mis en oeuvre par le dispositif 9 associé au comparateur de phase et de fréquence classique déjà décrit. Ce dispositif comporte - une bascule J-K 10 de suppression d'impulsion dont la sortie Q contrôle une porte ET 11 placée sur l'entrée E2 du comparateur, ladite porte recevant le signal d'entrée + out issu du VCO. La bascule 10 délivre un signal 'out actif à l'état 0. L'entrée K est reliée à l'entrée J par un inverseur 12 de façon à obtenir en permanence des états logiques opposés sur ces deux entrées. L'entrée J est reliée à la sortie DW du comparateur. La bascule 10 est contrôlée, au moyen de son entrée d'horloge CK, par les fronts de descente du signal d'entrée out - une bascule R-S 13 de détection de retard de phase dont la sortie A est mise à 1 par les impulsions o sur la sortie UP du comparateur et remise à O par le signal de sortie 'out actif de la bascule 10. L'état de la bascule 13 est enregistré dans une bascule J-K 14 contrôlée, au moyen de son entrée d'horloge CK, par les fronts de descente du signal +'out. L'entrée J est reliée à l'entrée K par un inverseur 15 de façon à obtenir en permanence des états logiques opposés sur ces deux entrées. L'entrée K est reliée à la sortie A de la bascule 13. La sortie Q de la bascule 14 commande la remise à O de cette même bascule en étant reliée à entrée CLR. Cette sortie Q commande également la mise à 1 de la bascule 10 en étant reliée à l'entrée PR. 3. Fonctionnement 3.1 + out en retard sur in et impulsion manquante Le signal 4? in avec impulsion manquante est représenté à la figu re 14.a. Le signal out est représenté à la figure 14.b. Avant l'impulsion manquante, le signal sur l'entrée E2 (figure 14.c) du comparateur est identique à + out et des impulsions O courtes sont délivrées sur la sortie UP (figure 14.d), comme il a été expliqué pr6té- demment,alors que la sortie DW est à 1 (figure 14.e). La sortie A de la bascule 13 est mise à 1 par les impulsions O sur la sortie UP (figure 14.f). L'apparition sur l'entrée E2 du front de descente e suivant l'impul sion manquante a pour effet de mettre la sortie DW à O et de la maintenir à 0, comme il a été expliqué précédemment. Le front de descente suivant f de Q out va mettre à O le signal de sortie 'out de la bascule 10 (figure 14.g). Comme la sortie A de la bascule 13 est à 1, le front de descente de tout va maintenir à 1 la sortie Q de la bascule 14, laissant alors inactive l'entrée PR de la bascule 10. Le signal 'out reste donc à 0. La bascule 13 est remise à O lorsque le signal +'out passe à 0. Le signal 'out à l'état O a pour effet de bloquer la porte ET 11 et de supprimer ainsi sur l'entrée E2 l'impulsion positive suivante contenue dans le signal 0 out. Comme on peut le déduire à partir de la table de vérité de la figure 2, cette impulsion manquante sur l'entrée E2 a pour effet de remettre à 1 la sortie DW lors du front de descente suivant g du signal in sur l'entrée El, alors que la sortie UP reste à 1. La sortie DW étant à 1, le front de descente suivant h du signal out va remettre à 1 le signal de sortie 'out de la bascule 10, et le fonctionnement reprend normalement. Ainsi l'impulsion O sur L'entrée DW a été limitée à une durée tout à fait acceptable comprise entre une période et demie et deux périodes. Cette impulsion entraine seulement une Légère modification dans le mauvais sens, du signal out, insuffisante pour empêcher la boucle d'accrocher si elle est en phase d'acquisition ou pour la faire décrocher si elle est accrochée. 3.2 3.2 4? out en avance sur # in et impulsion manquante Le signal in avec impulsion manquante, présent sur l'entrée El du comparateur, est représenté à la figure 15.a. Le signal out est repré senté à la figure 15.b. Avant l'impulsion manquante, le signal sur l'entrée E2 du compara teur rfigure 15.c) est identique à out et des impulsions O courtes sont délivrées sur la sortie DW (figure 15.e), comme il a été expliqué précé- demment, alors que la sortie UP est à 1 (figure 15.d). La sortie A de la bascule 13 reste à o du fait qu'il n'y a pas d'impulsion O sur la sortie UP (figure 15.f). L'apparition sur l'entrée E2 du front de descente i précédant l'impulsion manquante a pour effet de mettre la sortie DW à 0, comme il a été expliqué précédemment. Le front de descente suivant j du signal out va mettre à O le signal de sortie 'out de la bascula 10 (figure 15.g). Comme la sortie A de la bascule 13 est à 0, le front de descente de 'out va mettre à O la sortie Q de la bascule 14, ce qui a pour effet d'activer l'entrée PR de la bascule 10 et de remettre ainsi à 1 le signal 'out. La sortie Q de la bascule 14 est immédiatement remise à 1 par l'intermédiaire de l'entrée CLR rendue active. Le signal #'out présente donc une impulsion O très courte qui nta pas d'effet sur le signal Out. Il en résulte qu'aucune impulsion du signal # out n'est supprimée sur l'entrée E2 du comparateur. La sortie DW est remise à 1 sur le front de descente suivant du signal 0 in présent sur El. Le fonctionnement du comparateur n'est ainsi pas modifié par le dispositif selon l'invention. il est indispensable de bloquer le fonctionnement du dispositif selon l'invention dans le cas venant d'être considéré. En effet, la suppression d'une impulsion sur l'entrée E2 du comparateur placerait ultérieurement la sortie UP à O pendant une longue durée, entraînant à nouveau un mauvais fonctionnement de la boucle. 3.3 + out en retard sur # in, sans impulsion manquante Comme on peut le constater à partir des diagrammes représentés aux figures 16.a à 16.g, la sortie UP du comparateur délivre des impulsions O de largeur proportionnelle au déphasage, alors que la sortie DW reste à 1. Conne me la sortie DW est constamment à 1, le signal de sortie 'out de la bascule 10 reste à 1 et ne bloque jamais le signal # out. Le dispositif selon l'invention n'a aucune action sur le comparateur. 3.4 # out en avance sur 4? n3 sans impulsion manquante Comme on peut le constater à partir des diagrammes représentés aux figures 17.a à 17.g, la sortie DW du comparateur délivre des impul sions O de largeur proportionnelle au déphasage, alors que la sortie UP reste à 1. Compte tenu du retard, dû aux circuits du comparateur, entre le passage par O de la sortie DW et le passage par O de l'entrée E2, l'entrée J de la bascule 10 est encore à 1 lorsque l'entrée d'horloge CK reçoit le front de descente du signal rp out. Le signal de sortie #'out reste donc à 1 et ne bloque pas le signal # out. Le dispositif selon l'invention n'a aucune action sur le comparateur. Bien que la présente invention ait été décrite avec un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée audit exemple et qu'elle est susceptible de variantes ou modifications sans toutefois sortir de son cadre. REVENDICATIONS 1. Comparateur de phase et de fréquence numérique à deux entrées El et E2 et à deux sorties UP et DW, recevant sur les deux entrées o et E2 respectivement les signaux in et out à comparer et délivrant, sur la sortie UP si cb out est en retard sur 4? in, ou sur la sortie DW si out est en avance sur in, une impulsion de largeur proportionnelle è la valeur du déphasage, caractérisé en ce qu'il comporte en outre - des premiers moyens pour supprimer une impulsion dans le signal cb out lorsqu'une impulsion manque ou lorsqu'il se produit un saut de phase gênant dans le signal + in - des seconds moyens pour inhiber les premiers moyens lorsque le signal 4? out est initialement en avance sur le signal in. 2. Comparateur selon la revendication 1, caractérisé en ce que les premiers moyens de suppression d'impulsion comportent - une première bascule J-K fonctionnant sur des fronts de descente dont l'entrée J est reliée à la sortie DW, dont l'entrée K est reliée à l'entré J par un inverseur, et dont l'entrée d'horloge CK reçoit le signal + out ; - une porte ET placée sur l'entrée E2 du comparateur, dont une entrée reçoit le signal ss out et dont l'autre entrée est reliée à la sortie Q de la première bascule J-K. 3. Comparateur selon la revendication 1 ou 2, caractérisé en ce que les seconds moyens d'inhibition comportent - une bascule R-S dont l'entrée de mise à 1 est reliée à la sortie UP et dont l'entrée de remise à O est reliée à la sortie Q de la première bascule J-K - une second bascule J-K fonctionnant sur des fronts de descente, dont l'entrée K est reliée à la sortie de la bascule R-S, dont l'entrée J est reliée à l'entrée K par un inverseur, dont l'entrée d'horloge CK est reliée à la sortie Q de la première bascule J-K, et dont la sortie Q est reliée d'une part à entrée CLR de mise à O de cette seconde bascule J-K et d'autre part à l'entrée PR de mise à 1 de la première bascule J-K.