La pressente invention concerne un réseau de commutation num- rique à division du temps destiné à commuter des données synchrones provenant du multiplexage temporel de donnes composantes ayant des débits différents et plus particulièrement de données composantes ayant aussi des formats différents. On connatt des réseaux de commutation numérique destinés à commuter des voies numériques du troisième ordre à 2,048 Mbits/s résultant du multiplexage de 32 voies numériques du second ordre à 64 kbitfss ces dernières voies résultant de multiplexage de voies numériques du premier ordre à 9,6; 2,4 ou o,6 kbit/s. La demande de brevet 74-18467 du 20 mai 1974 a décrit un tel réseau de commutation numérique à monocadence, c'est-à-dire dans lequel les voies numéri- ques du second ordre sont formées par multiplexage de voies composantes du premier ordre acheminant des caractères à huit bits dtin- formation.Lors du multiplexage, les caractères sont transformés en octets à multiplexer, ces octets comprenant un bit de verrouillage de multitrame, six bits d'information et un bit état. Ltinsertion du bit de verrouillage de multitrame et du bit d'état a pour effet d'augmenter d'un tiers les débits des voies du premier ordre qui deviennent respectivement 12,8; 3,2 ou 0,8 kbit/s. Dans la demande de brevet précitée, on multiplexe en une multitrame des voies composantes d'un meme débit déterminé, cinq voies numériques à 12,8 kbit/s ou 20 voies numériques à 3,2 kbit/s ou 80 voies numé- riques à 0,8 kbit/s.Chaque voie numérique du second ordre peut résulter du multiplexage de voies numériques du premier ordre d'un quelconque débit détermine parmi tous les débits possibles, mais rien que de ce débit. Les mots d'une m8he voie composante du premier ordre se retrouvent de cinq en cinq ou de vingt en vingt ou de quatre-vingts en quatre-vingts mots dans une multitrame de 80 mots d'une voie numérique du second ordre. La demande de brevet 74-43116 du 27 décembre 1974 a décrit un réseau de commutation numérique à multicadence dans lequel chaque voie numérique du second ordre peut résulter du multiplexage de voies numériques du premier ordre à débits différents dans la meme voie. Par temple, chaque voie numérique du second ordre peut résulter du multiplexage de x voies composantes à t2t8 kbit/s, de y voies composantes à 3,2 kbit/s et de z voies composantes à 0,8 kbitSs avec 16 x + 4 y + z = 80 Dans ce cas, on trouve dans une mune voie numérique du second ordre des mots à la recurrence de cinq, des mots à la récurrence de vingt et des mots à la récurrence de quatre-vingts dans une multi- trame de 80 mots. La demande de brevet 74-43512 du 31 décembre 1974 a décrit un réseau de commutation numérique qui peut être à monocadence ou à multicadence et dans lequel les mots d'information relatifs à voie sont des quadri-octets. Dans quatre octets successifs de la même voie comprenant au total 32 bits, on a découpé trois eiwe1oes ayant chacune huit bits d'information. Les bits de la séquence pseudo-aléatoire des enveloppes sont ceux des octets. Les bits d'état des enveloppes sont trois des bits dtétat des octets, le bit d'état d'un des octet étant inutilisé. Les demandes de brevets précitées ont décrit des calculateurs d'adresses de voies qui permettent de connattre à quelle voie appartiennent les octets du multiplex du troisième ordre à haute cadence et ont également décrit une unité de commande permettant d^'établir une communication entre deux voies numériques de premier ordre reliées au réseau de commutation numérique. Ltunité de commande reçoit à chaque fente temmorelle de multiplex à haute cadence les donnes de base suivantes : l'adresse de la voie correspondant à cette fente temporelle, le caractère émis par l'abon- né, un bit de signalisation émis par l'abonné et un mot de commande inscrit dans une mémoire de marquage associée au roseau de commutation.Durant la même fente temporelle, l'unite de commande doit émettre vers le réseau de commutation les données de base suivan- tes : un mot de signalisation, un mot de commande destiné éventuel- lement à se substituer au mot de commande inscrit dans la moire de marquage, adresse d'écriture de ce mot de commande dans la mémoire de marquage et un ordre d'écriture dans cette mémoire de marquage. L'octet de signalisation doit être obligatoirement émis à chaque intervalle de temps par l'unité de commande. Il est inscrit dans la mémoire tampon du réseau de commutation à l'adresse de la voie incidente, c'est-à-dire qu'il est envoyé en retour à l'abonné dont on vient de recevoir un caractère. Toutefois, si l'abonne est dans un état de communication, 11 octet de signalisation envoye par l'unité de commande ne lui est pas transmis .Le roseau de commutation est donc capable de discerner deux états sur mne voie : l'état de communication dans lequel il échange les informations des voies demanderesse et demandée, et l'état de signalisation dans lequel il effectue simplement un bouclage de la voie demanderesse en ré- en pondant par un octet de signalisation à chaque caractère qu'il en reçoit. En résumant, on peut dire qucà chaque intervalle de temps, ltunité de commande reçoit deux mots, un caractère en provenance de I'abonné,assocfe à un bit de signalisation,et un-mot de commande, et qutelle émet deux mots, un octet de signalisation et un mot de commande. Dans la pratique, l'unité de commande doit pouvoir recevoir une quarantaine de bits et émettre une quarantaine de bits pendant un intervalle i temps d'un multiplex à 2,048 Mbit/s, ctest-à-dire pendant 488 ns. En supposant que cet intervalle de temps est divisé en deux parties égales pour la réception et pour ltémissionwl'unité de commande devrait avoir un débit de 1'ordre de 160 Mbit/s. Cette valeur de débit dépasse celle des calculateurs universels. Conformément à l'invention, l'unité de commande contient deux processeurs, un préprocesseur à logique cablée fonctionnant en synchronisme avec le multiplex interne du réseau de commutation et un microprocesseur à logique programmable non synchronisé avec le multiplex, et le préprocesseur est constitué essentiellement par une table de décision contenant, à des adresses représentatives de l'état actuel des voies et dépendent du bit de signalisation et du mot de commande, une pluralité de mots en caténation successive comprenant chacun un caractère normalement attendu de la voie comme représentant une requitte d'un des états futurs pouvant découler de l'état actuel et une instruction de programme du microprocesseur à logique programmable associé audit caractère attendu, par un comparateur comparant successivement le caractère normalement attendu existant dans les mots en caténation successive avec le caractère effectivement reçu de la voie et par des moyens d'appliquer au microprocesseur l'instruction associée au caractère attendu qui a été trouvé, par le comparateur, identique au caractère reçu de la voie. L'inventIon va titre maintenant décrite en détail en relation avec les dessins annexés, dans lesquels : - la Fig. I représente sous la forme d'un diagramme de blocs le réseau de commutation numerique de l'invention et son unité de commande - la Fig. 2 est un schéma logique du préprocesseur de l'unité de commande - la Fig. 3 représente, à titre d'exemple, des mots de la table de décision; et - la Fig. 4 représente un exemple de fonctionnement de l'unité de commande. En se référant à la Fig. 1, les voies composantes entrantes à l'une quelconque des cadences précédemment indiquées sont appliquées à un multiplexeur à deux étages 1 qui les regroupe d'abord en voies multiplex à 64 kbit/s puis regroupe ces voies multiplex à 64 kbit/s en un multiplex interne unique à 2,048 Xbit/s dans- lequel les octets sont entrelacés et en parallèle sur huit fils. Dans le premier étage du multiplexeur, un générateur de séquence pseudo-aléatoire de verrouillage 7 insère dans les octets un premier bit de séquence de verrouillage de multitrame. Le premier étage du multiplexeur peut entre distant. Le multiplexeur est relié à un calculateur d'adresses de voies 2 qui fournit, à chaque intervalle de temps du multiplex interne, les adresses AVO des voies, et à un aligneur 3 qui reconstitue les caractères CR à partir des octets. Ainsi qu'il est expliqué dans les demandes de brevet rappelées dans 11 entrée en matière, les octets sortant du multiplexeur sont des octets dont le premier bit est le bit de verrouillage de multitrame, le dernier bit, le bit d'état et qui ne contiennent que six bits d'information.Les caractères émis par les émetteurs numériques raccordés au réseau de commutation sont eus-mEmes des octets et, par suite du multiplexage et plus particulièrement du verrouillage de multitrame, les bits significatifs des caractères sont à cheval sur deux octets d'une mEme voie du multiplex à 2,048 Mbit/s. il en résulte qu'en quatre inte s lles de temps (6 bits x 4 = 24 bits), l'aligneur ne délivre que trois caractères (8 bits x 3 = 24 bits). L'aligneur reconstitue les caractères CR à partir des octets de la voie et délivre également un bit ICR drinhibition d'un caractère sur quatre.Ainsi, pendant trois intervalles de temps sur quatre, l'aligneur "octets-caractè res" est capable d'extraire de l'octet reçu et du pénultième octet reçu de la mdme voie un caractère de huit bits CR correctement aligné. Ce caractère et le bit d'état associé S sont transmis à l'unité dXe commande 100. La structure d'un aligneur "octets-caractères" est complètement décrite dans la demande de brevet 74-43512 précitée et n'a nul besoin d'outre décrite de nouveau dans la présente spécification. L'adresse de voie AVO est envoyée à la mémoire de marquage 8 pour l'adresser, à l'unité de commande 100 et à la logique dtaiguil- lage 5. Un mot de commande LMC associé à la voie entrante traitée pendant l'intervalle de temps considéré est lu à l'adresse AVO et transmis en meme temps que cette adresse à l'unité de commande 100. Le mot de commande LSiC est également transmis à la logique d'aiguil- lage 5. A chaque intervalle de temps, l'unité de commande-reçoit donc d'une voie donnée l'adresse de cette voie AVO, le mot de commande LMC associé à la voie, un caractère CR et un bit d'état S,ce dernier éventuellement non significatif (bit d'inhibition LOIR). En retour, l'unité de commande émet à chaque intervalle de temps un octet de signlisation OSE destiné à cette voie qui ne servira que si la voie n'est pas en connexion. En outre, l'unité de commande peut à volonté, comme il sera expliqué dans la suite, modifier les mots de commande de la mémoire de marquage 8, à raison d'une modification par intervalle de temps. Pour cela, elle émet vers le réseau de commutation un signal CEM de commande d'écriture en mémoire de marquage, l'adresse AMC du mot à modifier dans cette mémoire et le nouveau mot à écrire EMC. Le mot de commande LMC a deux fonctions distinctes selon que la voie est en connexion ou non, les deux cas étant distingués par le dernier bit C du mot. On supposera pour fixer les idées que le mot de commande a 16 bits. Lorsque la- voie est en connexion, les bits du mot de commande servent à indiquer l'adresse du correspondant. Lorsque la voie n'est pas en connexion, le mot de commande LMC contient des informations utilisées par l'unité de commande pour gérer l'état de la voie associée: libre, occupée, appelante, en attente, etc. A chaque intervalle de temps, la logique d'aiguillage 5 du réseau de commutation écrit un octet dans la mémoire tampon 4. Si la voie entrante traitee pendant cet intervalle de temps est en connexion, c'est l'octet reçu de cette voie qui est inscrit à l'adresse fournie par le mot de commande. Si la voie entrante traitée pendant l'intervalle de temps considéré n'est pas en connexion, c'est l'octet OSE émis par l'unité de commande qui est inscrit à l'adresse AVO de la voie entrante concernée Cet aiguillage d'information et d'adresse est fait par les portes ET 54-56 en ce qui concerne l'information et 55-57 en ce qui concerne l'adressage. Ces portes ET sont commandées par le bit C et se retrouvent dans la Fig. 6 de la demande 74-43512 précitée à laquelle on pourra se reporter pour plus de détails. La mémoire tampOn 4 est lue séquentiellement sous la commande de la base de temps 6 le générateur de séquence pseudo-aléatoire de verrouillage 7 insérant, comme premier bit des octets, un bit de verrouillage. Puis les octets verrouillés en multitrame sont démultipléxés dans le démultiplexeur à deux étages 9 dont le deuxième étage peut titre distant. En se référant à la Fig. 2, l'unité de commande 100 comprend un préprocesseur 10 et un microprocesseur 200 Le numéro de réfé rence 101 désigne le registre d'entrée de l'unité de commande dans lequel viennent s'inscrire à chaque intervalle de temps du multiplex interne les données suivantes venant du réseau de commutation : - l'adresse des voies AVO (16 bits); cette adresse de voie comprend notaniment deux bits TTt qui servent à distinguer les voies de type "données synchrdnes"(TT' = I0),"données asynchrones"(TTt = 01) ou télex (TTt = 00) - le caractère reçu par la voie CR plus le bit d'état S de la voie au total 9 bits ; - le mot de commande LbiC (16 bits). La structure de l'unité de commande tient compte du fait qu'une voie est définie par un état qui est l'état dans lequel l'unité de commande l'a placée, car une voie n'est pas libre de se placer elle-meme dans un état déterminé. L'état temporaire de la voie (quand celle-ci n' est pas en connexion) est défini par les bits de poids 10 à 15 du mot LMC qui seront désignés par SO S1 S2 S3 S4 Ce A ces bits, il faut ajouter les bits TTt qui définissent la claase de service de la voie. Une voie peut seulement requérir un changement d'état et, pour ce faire, le transmetteur de données de l'aboulé dispose du carac tère CR et du bit d'état S. Le préprocesseur 10 fonctionne à la manière d'une table de décision. Sur des lignes dont les adresses correspondent aux états actuels possibles d'une voie sont rangés des paramètres définissant les états futurs que peut prendre cette voie à partir de son état actuel. Panai les paramètres de définition de l'état futur figure le caractère CAT attendu sur la voie qui voudrait passer dans cet état futur. Ces caractères CAT sont lus successivement et comparés au caractère CR effectivement reçu sur la voie* Quand la comparaiscn est positive, les paramètres définissant la décision sont ceux qui accompagnent le caractère attendu CAT. En fait, comme le nombre d'états futurs possibles dépend de l'état actuel et est très variable avec l'état actuel, mais qu'un état futur possible est plus probable que les autres, l'état futur le plus probable a été inscrit dans une mémoire principale de décision 103 et les autres états futurs possibles dans une mémoire com- plémentaire de décision 123 liée à 103 par un dispositif de chatnage. Les bits TT'S S0S1 S S S4 C inscrits dans le registre d'en 23 trée 101 sont appliqués au concentrateur d'adressage 102 qui contient 512 mots de 7 bits (il y a donc redondance d'adresses) qui sont les adresses possibles des lignes de la mémoire de décision 103' L'information lue dans la mémoire principale de décision 103 comprend un groupe de bits et de mots qui ont été représentés dans le registre de lecture 104 de cette mémoire. Ce groupe de bits et de mots comprend - CAR qui est le caractère à attendre (8 bits > - RS, CAR 1, t NLAV, CAR 2 qui sont des bits indiquant la nature du caractère à émettre sur la voie.Le role exact de ces bits apparat- tra dans l'exemple de fonctionnement donné in fine ; - MP1 qui est l'adresse d'une instruction à activer dans le microprocesseur dans le cas où-le caractère reçu est bien le caractère attendu - C1 est un bit de chinage qui indique au processus séquentiel qu'il doit s'arrêter ou se poursuivre dans la mémoire complémentaire de décision 123 - MP2. Dans le cas où le processus séquentiel doit s'arrêter (C1=1), MP2 est l'adresse d'une instruction à activer dans le microprocesseur ; dans le cas ou le processus séquentiel doit se poursuivre (Cîno), NP2 est l'adresse de chinage ; - OSE qui est le carractère à émettre sur la voie. Le caractère attendu CAT inscrit dans le registre de lecture 1Q4 et le caractère reçu inscrit dans le registre d'entrée 101 sont comparés dans le comparateur 105 qui a une sortie positive indiquant la coincidence des caractères et une sortie négative indiquant la non-cotncidence. On voit sur la Fig. 2 que les étages du registre de lecture 104 contenant le mot MP1 sont reliés à l'entrée du microprocesseur 20 à travers des portes ET 106 ouvertes par le signal de coincidence du comparateur et que les étages du registre de lecture 104 contenant le mot MP2 sont reliés d'une part au registre d'adresse 122 de la mémoire 123 à travers des portes ET 107 ouvertes par la coexistence du bit C1=0 (analyse à poursuivre) et du bit de non-codncidence et, d'autre part, à l'entrée du microprocesseur 20 à travers des portes ET 108 ouvertes par la coexistence du bit C1=1 (analyse à arrêter) et du bit de non-concidence. La mémoire complémentaire de décision 123 contient les mots et les bits indiqués sur la Fig. 2. Ce sont les mêmes que dans la mémoire principale de décision 103 à ltexception des bits HS, NLAV et des mots OSE, les mots MP3 et MP4 résignant des adresses d'instructions similaires à MP1 et MP2 et le bit C2 étant un bit de chaînage semblable à C1. Comme tétait l'adresse dtinstruction MPl, l'adresse dtinstruction MP2 est transmise au microprocesseur 20 à travers des portes ET 126 ouvertes par le signal de coïncidence d'un comparateur 125 semblable à 105.Comme l'était ltadresse d'instruction NP2, l'adresse d'instruction MP4 est transmise, soit au registre d'adresses 122 à travers des portes ET 127 ouvertes dans les mimes conditions que les portes ET 107, soit au micro processeur 20 à travers des portes ET 128 ouvertes dans les mêmes conditions que les portes ET 108. Alors que les portes ET 107 et 108 étaient commandées par le bit de chaînage C1 et le compara teur 105, ce sont le bit de chatnage C2 et le comparateur 125 qui commandent les portes ET 127 et 128. Le fonctionnement de l'unité de commande va maintenant être expliqué au cours des étapes successives suivantes d'une communi cation numérique t I - ligne libre II- attente de l'invitation à numéroter III- invitation à numéroter IV- attente de progression d'appel V - émission du caractère de progression dtappel VI- attente de connexion fli connexion I - LIGNE LIBRE L'état de ligne libre est un état permanent dont aucune temporisation ne limite la durée.L'abonné peut y rester, auquel cas I,1 : CR = Ô S = O (on désigne par O un octet ne contenant que des zéros) ou procéder à un appel, auquel cas I,2 t CR = 1/6 S = 1 Le signal 1/6 est un signal de~code télégraphique international du CCITT N 5, ce signal étant le signal de la ligne 6 de la colonne 1 dudit code. Cas 1,1 - Le mot d'adresse lu dans le registre d'adresse 101 est TT' S SO S1 S2 S3 S4 C = 0 1 0 0 0 0 0 0 0 en supposant que la voie appelante est une voie de données syn chronos pour laquelle TTt = 10. A cette adresse, le concentrateur d'adresses 102 fait correspondre une certaine adresse et à cette dernière adresse on trouve dans la mémoire principale de décision 103 le groupe de mots de la Fig. 3a. On voit que, parmi les mots lus, on a CAT = CR = O dont la comparaison dans le comparateur 105 est positive HS = O c'est-à-dire que le traitement est fait par le préprocesseur et qu'il nty a pas de message à envoyer au microprocesseur. Le bit HS = O ferme les portes 106 de transmission de 1 au microprocesseur 20; CARI = O c1 est-à-dire que le caractère émis vers la mémoire tampon est le caractère OSE du groupe de mots lus. Il est envoyé au réseau de commutation à travers les portes 112 ouvertes par le bit CAR1 = O et la sortie positive du comparateur 105. Cas 1,2 - Le mot d'adresse lu dans le registre d'adresse 101 est TT' S S0 S1 S2 S3 S4 # 0 1 1 0 0 0 0 0 0 A l'adresse transcodée de cette adresse, on trouve dans la mémoire principale de décision 103 de la table de décision le groupe de mots de la Fig. 3b. On voit que, parmi les mots lus, on a CAT = CR = 1/6 donc la comparaison dans le comparateur 105 est positive HS = 1 c'est-à-dire que le traitement est fait par le microprocesseur et qu'il y a donc un message à lui transmettre. On voit que les portes 106 sont ouvertes par le bit de coincidence du comparateur 105 et par le bit HS = 1 et que MP1 est transmis au microprocesseur 20. Le message comprend l'adresse de la voie AVO qui est transmise à travers les portes ET 110 ouvertes par le bit NLAV = O. L'envoi de AVO+MP1 au microprocesseur provoquera l'envoi par ce dernier à la mémoire de commande 8 d'un mot de commande EMC désignant une voie dans l'état d'attente d'invitation à numéroter EMC se substitue à LMC. CAR1 = O c'est-à-dire que le caractère émis vers la mémoire tampon est le caractère OSE du groupe de mots lus. Il est envoyé au réseau de commutation à travers les portes 112 ouvertes par le bit CAR1=O et la sortie positive du comparateur 105. Si le caractère attendu n'est pas le caractère reçu CAT f CR il n'y a pas de chatnage vers la mémoire complémentaire de décision puisque C1 = 1 mais le bit C1 ouvre les portes ET 108 et l'adresse dtinstruction MP2 qui est ici une instruction d'erreur est envoyée au microprocesseur 20. CAR2 = O ctest-à-dire que le caractère émis vers la mémoire tampon est le caractère OSE du groupe de mots lus. Il est envoyé au réseau de commutation à travers les portes 112 ouvertes par le bit CAR2 = O et la sortie négative du comparateur 105. II - ATTENTE DE L'IvvITATION A NUMEROTER Cet état peut entre qualifié d'état semi-permanent puisqu'unie temporisation est associée à l'envoi de l'invitation à numéroter qui interdit que la voie y demeure trop longtemps. A ce stade, l'abonné peut exercer deux actions - se libérer en faisant passer son bit S à l'état O - attendre et envoyer de façon permanente S=1 OR = 1/6 Dans le premier cas, le préprocesseur doit décider l'envoi dtun message de libération au microprocesseur qui provoquera le retour de la voie à l'état de ligne libre. Le second cas ne nécessite qu'un traitement purement local, c'est-à-dire l'envoi d'un caractère OSE = O par le préprocesseur lui-meme. III - INVITATION A NI3ROTER C'est encore un état semi-permanent. La voie a été placée dans cet état par le microprocesseur consécutivement à une demande d'appel. Un abonné dans cet état peut, selon la procédure, soit demander sa libération, soit envoyer ses caractères de numérotation ou le caractère (2/11) de fin de numérotation, ou bien encore attendre l'accusé de réception de son message de numérotation. On doit donc encore ici distingueur deux cas S = 0 : l'abonné demande à se libérer et une instruction est envoyée au microprocesseur S = 1 : on doit alors distinguer selon le caractère reçu Si CR = 1/6, alors le traitement est local et consiste en l'envoi du caractère CE = 2/11 l'abonné n'a pas encore commencé sa numérotationl Si OR = 2/11, l'abonné vient de terminer sa numérotation, une instruction de fip de numérotation est envoyée au microprocesseur.Si le caractère reçu est different de 1/6 et de 2/Il, il est susceptible dire un caractère de numérotation; dans ce cas également, une instruction contenant le caractère de numérotation est envoyé au microprocesseur. Le codage de chacun de ces cas ne présente aucune difficulté, la seule différence avec les exemples précédents est que, cette fois-ci, la ligne de la table de décision comportera trois ensembles de mots et qu'il faudra avoir recours au chinage dans la mémoire complémentaire de décision. IV - ATTENTE DE PROGRESSION D'APPEL Dès qu'il a reçu l'avis de fin de numérotation, le microprocesseur place la voie considérée dans état d'attente de progression d'appel qui est également un état semi-permanent qui lui permet effectivement d'attendre que le microprocesseur accomplisse toutes les taches préparatoires à la connexion et élabore le carac titre de progression d'appel. Dans cet état, l'abouté peut exercer deux actions: - attendre, en émettant s=1 CR = 1/6 ce qui ne nécessite qu'un traitement local avec l'émission par le préprocesseur du caractère CE = 1/6 - demander sa libération avec S=O dans ce cas, l'instruction de demande de libération est envoyée par le processeur au microprocesseur. Ce cas peut entre codé sous forme d'un seul mot dans la mémoire principale de décision. V - MISSION DU CARACTERE DE PROGRESSION D'APPEL Ctest un état transitoire, car le caractère de progression d'appel n'est émis qu'une seule fois sur une voie donnée, ctest-à- dire que le préprocesseur doit, pour cet état, envoyer au microprocesseur une instruction de rechercher et d'envoyer le caractère de progression d'appel. VI - ATTENTE DE CONNEXION Lorsque le caractère de progression d'appel est émis par le microprocesseur, ce dernier envoie également à la mémoire de mar clouage un mot EMC plaçant la voie dans l'état d'attente de connexion. Ce cas ne diffère en rien de l'état d'attente de progression d'appel dont on a parlé précédemment et on pourra meme utiliser le même emplacement physique de mémoire dans la mémoire principale de décision pour un seul et mAme groupe de mots. VII - COMMUNICATION L'état de communication est un état permanent qui est l'abou tissement de la procédure d'établissement drun circuit. Deux cas peuvent se présenter à partir de cet état : S ~ 1 : alors le préprocesseur n'a pas à tenir compte du caractère reçu, l'abonné demeure en communication, aucun traitement n'est nécessaire. S = O : signifie que l'abonné vient demander un service au commutateur, il y a alors lieu d'utiliser le caractère reçu. Si CR = 0/3, l'abonné demande la libération de la communication en cours mais annonce un rappel immédiat Ceei se traduit par l'envoi d'un message comportant l'adresse de la voie et la notification du rappel immédiat. Si CR # 0/3, le cas est interprété comme une demande de libération et une instruction de libération est envoyée au microprocesseur. La Fit. 4 est un tableau donnant pour chaque étape dtune communication numérique (étapes I à VII précédentes), l'intitulé de l'état actuel de la voie, la valeur du bit de signalisation S, le caractère attendu ou les caractères attendus possibles CAT dans l'état actuel de la voie, la décision prise si le caractère attendu est égal au caractère reçu et la décision prise si le caractère attendu est différent du caractère reçu. La décision prise peut entre exécutée par le préprocesseur lui-même en envoyant directement à la mémoire tampon l'octet de signalisation convenable OSE; ou elle peut entre confiée au microprocesseur auquel cas une instruction adéquate lui -est appliquée. Ce dernier cas est marqué par la mention PR (programme) et l'indication de l'adresse d'instruction transniiae au ieroprocesseur. REYENDICAPIONS Réseau de commutation numérique à division du temps comprenant - des transmetteurs et des récepteurs de données numériques émettant et recevant des caractères sur des voies numériques de données du premier ordre, lesdits caractères comprenant éventuellement un bit de signalisation ; - des premiers moyens de mutiplexage dans lesquels les caractères des voies numériques de données du premier ordre sont transformée en mots contenant chacun une partie d'un caractère, lesdits mots ayant des premiers débits différents mais multiples les uns des autres et les mots subissant un premier multiplexage les assemblant en multiplex du second ordre - des second moyens de mutiplexage dans lesquels les multiplex du second ordre subissent un deuxième multiplexage les convertissant en un multiplex unique du troisième ordre ;; - un commutateur numérique possédant au moins un calculateur adresses de voies, une mémoire tampon dans laquelle lesdits mots du multiplex unique du troisième ordre sont rassemblés sélec- tivement à des adresses de voies ; - un dispositif d'alignement reconstituant les caractères à partir de deux mots successifs du multiplex unique du troisième ordre - une mémoire de marquage contenant des mots de commande caractérisé en ce qutil comprend en outre une unité de commande contenant deux processeurs, un préprocesseur à logique cablée fonctionnant en synchronisme avec le multiplex unique du troisième ordre et un microprocesseur à logique programmable non synchronisé avec ledit multiplex, et que le préprocesseur est constitué essentiellement par une table de décision contenant, à des adresses représentatives de l'état actuel des voies et dépendant du bit de signalisation et du mot de commande, une pluralité de mots en Ca- ténation successive comprenant chacun un caractère normalement attendu de la voie comme représentant une requête d'un des états futurs pouvant découler de iSétat actuel, l'adresse dtune instruction de programme du microprocesseur à logique programmable et un caractère à émettre vers la voie, associés audit caractère attendu, par un comparateur comparant successivement le caractère normale lement attendu existant dans les mots en caténation successive avec le caractère effectivement reçu de la voie et par des moyens d'envoyer au microprocesseur 11 adresse de l'instructlon associée au caractère attendu qui a été trouvé, par le comparateur, identique au caractère reçu de la voie.