On a fait beaucoup de tentatives pour obtenir des convertisseurs â grande vitesse d'analogique en numérique, qui soient simples et consomment un minimum d'énergie. Une forme simple de convertisseur d'analogique en numérique utilise un encodeur binaire dit "étage par étage" où plusieurs étages sont reliés en cascade et où chaque étage produit un seul bit numérique. Toutefois, cet arrangement repose sur une sortie de reste venant d'un étage précédent lorsqu'une décision numérique a été effectuée par celui-ci, de sorte que la sortie globale est produite sur une base étage par étage et, comme telle, est par nature lente. Les convertisseurs d'analogique en numérique qui emploient le code binaire réfléchi ou code de Gray dans lequel chaque valeur successive du code diffère de la valeur précédente seulement par un emplacement de bit sont en vogue du fait que le circuit de codage binaire peut être grandement sim- plifié. Les vitesses de conversion présentées par les convertisseurs de la technique antérieure ont dépassé 2,5 M Hz, mais mgme cette vitesse est considérée dans l'état actuel de la technique comme relativement lente. D'autres arrangements de conversion qui donnent des vitesses de conversion dépassant 10 M Hz nécessitent un circuit complexe qui comprend un nombre de comparateurs variant exponentiellement avec le nombre de bits à coder. Seloa la présente invention, un convertisseur d'analogique en numérique combine les qualités de grandes vitesses de conversion et de simplicité dans la production d'une sortie en code de Gray. Un signal analogique est converti en un courant différentiel complémentaire pour piloter la première cellule d'une pluralité de cellules empilées. Chaque cellule comprend un comparateur pour produire un bit numérique, et un amplificateur de valeur absolue pour générer un courant différentiel complémentaire résiduel qui passe dans la cellule suivante de l'eipilement pour titre traité par celleci.Lorsqu'un signal analogique en grandeur naturelle est appliqué, chaque cellule de l'empilemeat commence à réagir aux courants complémentaires différentiels avant achèvement diane décision numérique par la cellule précédente de sorte que les sorties successives ondulent du chiffre le plus ai- gnificatif au chiffre le moins significatif à une vitesse de sept nanose condé par bit. Cela permet une vitesse d'échantillonnage d'environ 36 M Hz pour une sortie en code de Gray à 4 bits. Da fait que les cellules de conversion sont identiques, on peut empiler n'inporte quel nombre N-1 de cellules pour obtenir une sortie à N bits. En développant le système on doit noter que la contrepartie d'une résolution accrue est une vitesse de conversion réduite. Toutefois, avec le présent convertisseur d'analogique en numérique, la vitesse de conversion pour une sortie à 8 bits, qui fournit une résolution convenable dans la plupart des ouas, est approximativement de 9 M Hz. Un objectif de la présente invention est donc de fournir un convertisseur amélioré, à grande vitesse, d'analogique en numérique. Un autre objectif de la présente invention est de fournir un convertisseur d'analogique en numérique à grande vitesse qui soit peu coûteux et utilise un minimum d'éléments de circuit. Un objectai de la présente invention est aussi de fournir un convertis- seur cellulaire d'analogique en numérique utilisant des cellules identiques qui peuvent être empilées pour permettre une réalisation économique d'une sortie à N bits. Un objectif de la présente invention est encore de fournir un convertisseur d'analogique en numérique à étages multiples où les étages succes sifs se mettent à réagir à un signal résiduel avant l'achèvement de l'étage immédiatement précédent de sorte que le temps de conversion total est inférieur à la somme des temps de conversion des étages individuels. D'autres objectifs et avantages de la présente invention apparattront évidents aux personnes compétentes en la matière à la lecture de la des cription détaillée qui suit, donnée en se référant aux dessins joints. La fig 1 représente un schéma synoptique d'un convertisseur d'analogique en numérique selon la présente invention. La fig 2 représente un schéma synoptique détaillé d'une seule cellule de conversion. La fig 3 représente un schéma détaillé d'une seule cellule de conversion. La fig 4 est un diagramme en échelle des formes d'onde, illustrant le fonctionnement des circuits représenté8 sur les fig 1 à 3. La fig 1 représente un schéma synoptique d'un convertisseur d'analogique en numérique, conforme à la présente invention. Une entrée de signal analogique est appliquée par une borne d'entrée 7 à un amplificateur différentiel 3. L'amplificateur différentiel 3 génère une sortie à courant ana logique différentiel complémentaire : , I-i1, conformément au signal ana- logique d'entrée, pour piloter une première cellule de conversion 5. A environ mi-chemin dans la plage dynamique du courant différentiel complémentaire, soit lorsque i1 = 1-i1, un comparateur dans la cellule de conversion 5 commute et produit un bit numérique à la borne de sortie 7, qui est celle du bit le plus significatif. La cellule de conversion 5 comprend un générateur de courant résiduel qui produit un courant différentiel complémentaire i2, 1-i2 pour piloter une seconde cellule de conversion 9. Le générateur de courant résiduel est un amplificateur de valeur absolue dont la source est un courant constant et qui est piloté par le courant différentiel complémentaire analogique venant de l'amplificateur différentiel 3. Par conséquent, les courants i2 1-i2 parcourent deux cycles complets à chaque cycle unique complet des courants i1 . On peut voir cette action dans le diagramme en échelle des formes d'onde de courant représenté sur la fig 4.Sur cette figure, on a représenté successivement de haut en bas t le signal d'entrée analogique à la borne 1; le signal de sortie de l'amplificateur différentiel 3; les courants de valeur absolue 90 dans une cellule de conversion; les courants de valeur absolue décalés 91; la sortie analogique de la cellule de conversion 5t la sortie analogique de la cellule de conversion 9; la sortie analogique d'une cellule de conversion 13; le signal numérique sur la borne 7; le signal numérique sur la borne suivante 11; le signal numérique sur la borne 15 qui suit; et le signal numérique sur une borne 23 qui est celle du bit le moins significatif. La cellule de conversion 9 présente une constitution identique à celle de la cellule de conversion 5. Le comparateur interne commute des états de sortie quand i2 = 1-i2 et il produit une sortie de bits numériques sur la borne 11. Un signal de courant différentiel complémentaire résiduel iN,1, 1 - iN,i est généré, de la manière indiquée plus haut, pour piloter une cellule de conversion 13 suivante qui est identique aux cellules de conversion 5 et 9.La cellule de conversion 13 produit une sortie de bits numériques à la borne 15, et elle produit un signal de courant différentiel com- plémentaire résiduel iNs 1 - iN. Les courants différentiels complémentaires mentionnés en dernier lieu sont appliqués à des résistances de charge 17 et 19 qui fournissent la mme charge qu'une cellule de conversion additionnelle. Un comparateur 21 est monté sur les lignes de sortie de courant finales et commute des états lorsque i = 1 - ix pour produire une sortie de bits nu- mériquess sur la borne 23. En considérant le schéma synoptique décrit ci-dessus en même temps que le diagramme en échelle des formes d'onde de courant de la fig 4, on peut voir que,- lorsqu' un signal analogique passe de son niveau minimal à son niveau maximal, les divers courants ondulent à travers les cellules de conversion successives pour produire une sortie en code de Gray sur les bornes 71 11, 15 et 23. Les formes d'onde représentées ont été idéalisées pour montrer les effets de la conversion d'analogique en numérique par ondulation et ont été représentées par des ondes triangulaires. Toutefois on doit conprendre que l'on peut utiliser des ondes de n'importe quelle forme et n'importe quelle amplitude à l'intérieur des niveaux minimal et maximal, à condition de ne pas dépasser la limité de fréquence supérieure du convertis seur. De plus, on peut se rendre compte que tous les comparateurs commutent quand les courants complémentaires qui leur sont appliqués sont égaux5 cependant, pour des raisons de clarté, les lignes verticales en pointillé allant des pointa de commutation du comparateur aux fronts avant de transition des sorties à bits numériques n'ont été représentées que pour le premier instant de commutation de chaque comparateur. De plus, alors qu'on a représenté un système de conversion à code de Gray à 4 bits, on compreadra que l'on peut obtenir une plus grande résolution en ajoutant des cellules de conversion additionnelles. Par exemple, on peut ajouter quatre cellules de conversion additionnelles pour obtenir une sortie à 8 bits si l'on veut cette sorte de résolution. Avec un signal analogique en grandeur naturelle appliqué au convertisseur d'analogique en numérique illustré dans la forme de schéma synoptique de la fig 1 chaque cellule de l'empilement se met à réagir aux courants différentiels complémentaires avant ltachèvement d'une décision numérique par la cellule précédente, de sorte que les sorties successives sur les bornes 7, 11, 15 et 23 ondulent du chiffre le plus significatif à la borne 7 au chiffre le moins significatif à la borne 23 à une vitesse de 7 nanosecondes par bit. En augmentant le nombre de cellules N-1 pour fournir une sortie à N bits, on obtient une résolution accrue à une vitesse de conversion réduite. La fig 2 donne un schéma synoptique détaillé d'une des cellules de conversion précédemment mentionnées. Par commodité, on supposera qu'il s'agit de la cellule de conversion 5 et que le courant appliqué à des bornes 30 et 31 est le courant différentiel complémentaire ; n - i1 Un comparateur 33 est relié aux lignes d'entrée et il commute quand il s I - i1 ce qui produit une sortie numérique à la borne 7. Les courants différentiels complémentaires sont appliqués à un amplificateur de valeur absolue 35 pour produire des courants de valeur absolue complémentaires.En d'autres termes, la valeur de iî - il , en 90 sur la fig 4, chute de Sa valeur maximale au niveau moyen indique par une ligne en pointillé au point situé à mi-chemin, puis remonte à son niveau maximal lorsque le signal analogique progresse de son niveau minimal à son niveau maximal. Simultanément, le courant il monte de son niveau minimal au point situé à mi-chemin, puis retombe au niveau minimal. Ces courants de valeur absolue sont déca lés chacun d'une valeur (iman - iman)/4 qui est produite par un générateur min de courant de décalage 37 ou 39. On peut en voir l'effet en 91 sur la fig 4.Du fait quelles courants de valeur absolue décalés ont alors exactement la moitié de la valeur voulue pour la sortie de courants différentiels complémentaires résiduels, leurs valeurs peuvent être doublées par un mul tiplicateur de courant qui peut faire partie de l'amplificateur 35 ou constituer un circuit séparé. Cette sortie doublée donne alors les courants dif férentiels complémentaires i2, 1 - i2 à des bornes 41 et 43 respectivement. Les détails de la cellule de conversion sont représentés sur la fig 3. Par commodité, ce sera à nouveau de la cellule de conversion 5 que l'on parlera et les éléments qui ont été donnés dans les descriptions précédentes porteront les mêmes références. Des transistors 50 et 52 sont couplés par leurs émetteurs à travers une résistance 54 pour former un amplificateur différentiel. Une source de courant constant 55 est reliée à l'émetteur du transistor 50 et une source de courant constant 57 est reliée à l'émetteur du transistor 52. La base du transistor 52 est mise à la terre, et un signal analogique est appliqué par la borne d'entrée 1 à la base du transistor 50. Le circuit est tel que, lorsque le signal analogique est à sa valeur minimale, un pourcentage plus grand du courant d'émetteur disponible s'écoule dans le transistor 52.Lorsque le signal analogique progresse de sa valeur minimale à sa valeur maximale, le coursant est linéairement déplacé du transistor 52 au transistor 50 jusqu'à ce qu'un plus grand pourcentage du courant s'écoule dans le transistor 50. Cette action produit les courants différentiels complémentaires i1 à la borne 30 et 1 - i1 à la borne 31. Ces courants peuvent avoir ntimporte quelle valeur prédéterminée. Des transistors 61, 63, 65 et 67 forment une cellule à gain de Gilbert ou un multiplicateur à quatre quadrants comme décrit dans le brevet américain NO 3.689.752. Les transistors 61 et 63 sont commandés suivant un mode à base commune, ce qui développe des signaux de tension dans des résistances 69 et 71 pour commuter le comparateur 33. Les émetteurs des transistors 65 et 67 sont reliés en commun à une source de courant constant 73. Les courants différentiels complémentaires qui s'écoulent dans les bornes 30 et 31 sont par conséquent doublés sur les collecteurs des transistors 65 et 67 respectivement. Ces valeurs doublées de courant sont alors appliquées à des transistors 75, 77, 79 et 87 de l'amplificateur de valeur absolue. L'amplificateur de valeur absolue comprend une première paire de transistors 75 et 77 couplés par leurs émetteurs et une seconde paire de transistors 79 et 81 couplés par leurs émetteurs. Les bases des transistors 77 et 79 sont couplées ensemble et commandées par un signal de polarisation venant du collecteur du transistor 61. De manière similaire, les bases des transistors 75 et 81 sont couplées ensemble et commandées par le signal de polarisation apparaissant sur le collecteur du transistor 63. Pendant la première moitié de la plage dynamique, quand 1 - i1 est plus grand que i1, le collecteur du transistor 63 est plus négatif que le collecteur du transistor 61. Par conséquent, les transistors 77 et 79 sont polarisés pour être conducteurs tandis que les transistors 75 et 81 sont bloqués. Les valeurs doublées des courants complémentaires venant des collecteurs des transistors 65 et 67 s'écoulent alors dans les transistors 77 et 79 vers les bornes de sortie 41 et 43 respectivement Dans la seconde moitié de la plage dynamique, quand i1 est plus grand que 1 - i1, les transistors 77 et 79 sont bloqués tandis que les transistors 75 et 81 sont passants.Ainsi, le courant croissant est commuté du transistor 77 au transistor 75, tandis que le courant décroissant est commuté du transistor 79 au transistor 81, si lton suppose que l'entrée analogique à la borne 1 croit de sa valeur minimale vers sa valeur maximale. Cette action a pour effet de commuter les polarités aux bornes de sortie 41 et 43, de sorte que les valeurs absolues des courants d'entrée complémentaires se trouvent produites. Les générateurs de courants de décalage 37 et 39 décalent les courants de sortie complérentaires à des niveaux utilisables de courants i2 et 7 - i2. Le décalage nécessaire est égal à un quart de la plage dynamique totale de sorte que les valeurs de courants 1 - i2 et i2 sont complémentaires pour la comparaison de tension de l'étage suivant. Une variante de la méthode d'obtention d'une plage de tension convenable sur les résistances 69 et 71 pour commuter le comparateur 33 consiste à doubler la taille des valeurs des résistances 69 et 71 pour chaque étage successif au lieu de doubler le courant. Cela nécessite que les résistances 69 et 71 soient reliées extérieurement si les cellules de conversion sont réalisées sous forme de circuit intégré et exige un accord précis. En résumé, le convertisseur d'analogique en numérique comprend une pluralité de cellules de conversion reliées selon un empilement. Un signal analogique est appliqué à un amplificateur différentiel qui produit un courant pilote complémentaire pour piloter la première cellule de conversion de l'empilement. Chaque cellule de conversion produit un courant différen tiel.complémentaire résiduel en réponse au courant pilote venant de l'étage précédent, de sorte que les courants des signaux analogiques ondulent dans 11 empilement pour produire des mots numériques. Chaque cellule de conversion comprend un comparateur qui a ses deux entrées reliées à une paire de lignes d'entrée recevant le courant pilote complémentaire, de sorte que ce comparateur est commuté quand les courants pilotes sont équilibrés, ce qui produit un changement d'état de la sortie numérique. Dans la réalisation préférée, chaque cellule de conversion comprend en outre un circuit de valeur absolue pour produire la valeur absolue du courant pilote d'entrée, cette valeur absolue étant doublée et ayant son niveau décalé pour donner un courant de sortie résiduel qui a la même plage totale d'amplitude dynamique que le courant pilote appliqué à la cellule. Les courants réels produits par les générateurs de courant dans le circuit peuvent avoir n'importe quelle valeur compatible avec le système d'ensemble. Il apparattra évident aux personnes compétentes en la matière que lion peut apporter beaucoup de modifications ou changements dans les détails de la réalisation préférée de l'invention décrite ci-dessus, sans sortir de l'esprit et de la portée de l'inrention. REVENDICATIONS 1 - Convertisseur d'analogique en numérique, caractérisé en ce qu'il comprend : des moyens d'entrée pour recevoir un signal analogique et le convertir en un signal de courant différentiel analogique; des moyens générateurs répondant à ce signal de courant différentiel pour produire une pluralité de signaux de courants différentiels résiduels successifs; et des moyens de sortie numérique répondant à ce signal de courant différentiel analogique et à ces courants différentiels résiduels pour produire une pluralité de signaux de sortie numériques. 2 - Convertisseur d'analogique en numérique selon la revendication 1 caro- térisé en ce que les moyens de sortie numérique comprennent une pluralité de comparateurs. 3 - Convertisseur d'analogique en numérique selon la revendication 1 caractérisé en ce que les moyens d'entrée comprennent un amplificateur dif férentiel. 4 - Convertisseur d'analogique en numérique selon la revendication 7, caractérisé en ce que les moyens générateurs produisant les signaux de courants différentiels résiduels comprennent une pluralité de circuits amplificateurs de valeur absolue. 5 - Convertisseur d'analogique en numérique selon la revendication 1 caractérisé en ce que les moyens générateurs produisant les signaux de courant différentiel résiduel comprennent des moyens générateurs de courants de décalage pour décaler les courants différentiels résiduels à des niveaux complémentaires. 6 - Convertisseur d'analogique en numérique selon 1'une quelconque des re vandinations 7 et 2, caractérisé en ce que t les moyens d'entrée contertissent le signal analogique en un courant différentiel complémentaire;; les moyens générateurs sont reliés à la manière d'un empilement et les moyens de sortie numérique produisent une sortie numérique en code de Gray0 7 - Convertisseur d'analogique en numérique selon la revendication 6, caractérisé en ce que les moyens générateur8 comprennent une pluralité de moyens amplilicateurs pour produire des courants de valeur absolue diffF- rentiels, chacun de ces moyens amplificateurs comprenant une paire d'en triées et une paire de sorties dans lesquelles chaque paire d'entrées est couplée aux sorties d'un moyen amplificateur précédent. 8 - Convertisseur d'analogique ea numérique selon la revendication 7, caractérisé en ce que les moyens générateurs comprennent des moyens qui déplacent le courant de chaque borne de sortie d'une quantité prédéterminée de manière que les courants de valeur absolue différentiels soient complé- mentaires. 9 - Convertisseur d'analogique en numérique selon la revendication 1, Ca- ractérisé en ce qu'il comprend : une pluralité de cellules de conversion identiques reliées à la manière d'un empilement pour traiter successivement un signal analogique qui ondule à travers elles; des moyens pour convernir ce dernier signal analogique en un courant analogique différentiel complémentaire; des moyens dans chaque cellule de conversion pour produire un signal de courant analogique différentiel proportionnel à la valeur absolue du signal de courant analogique différentiel entrant dans cette cellule, de manière que la cellule de conversion suivante opère sur une portion moins significative dudit dernier signal analogique; et des moyens binaires dans chaque cellule de conversion pour produire une sortie numérique, chaque sortie numérique successive représentant un bit moins significatif et ces moyens binaires commutant en réponse à des niveaux prédéterminés des courants différentiels. 10 - Convertisseur d'analogique en numérique selon la revendication 9, caractérisé en ce que : N-l cellules de conversion sont prévues et d'autres moyens binaires sont reliés à la sortie de la derniere des cellules de conversion successives de sorte que l'on obtient une sortie en code de Gray à N bits. 11 - Convertisseur d'analogique en numérique selon la revendication 9, caractérisé en ce que les cellules de conversion contiennent aussi des moyens pour déplacer les signaux de courants analogiques différentiels à des niveaux complémentaires de sorte que les signaux de valeur absoluesoient équilibrés au point milieu de leurs plages dynamiques. 12 - Convertisseur d'analogique en numérique selon la revendication 11, caractérisé en ce que les moyens binaires comprennent des moyens comparateurs qui commutent des états logiques lorsque les signaux de valeur absolue sont équilibrés. 13 - Convertisseur d'analogique en numérique selon la revendication 9, caractérisé en ce que les moyens pour convertir ledit dernier signal analogique en un courant analogique différentiel complémentaire sont constitués par un amplificateur différentiel ayant une première entrée adaptée pour recevoir ce signal analogique et une seconde entrée couplée à un potentiel de référence.