La présente invention concerne un arrangement de circuits intégrés à semiconducteurs comportant au moins deux dispositifs partageant une zone commune, c 'est-à-dire une structure de transistor avec un autre dispositif à partir duquel peut se produire une injection de porteurs minoritaires provoquant, en combinaison avec la structure de transistor un effet thyristor parasite; dans l'arrangement de la présente invention des mesures sont prévues pour empêcher une interaction indésirable entre les dispositifs. A mesure que la densité de tassement des dispositifs d'un circuit intégré à semiconducteur s'accroît et que l'espacement entre les dispositifs diminue, il devient de plus en plus nécessaire de tenir compte des effets parasites rencontrés dans de telles structures. Ceci s'applique, en particulier, aux circuits monolithiques à semiconducteur dans lesquels, comme il est bien connu, tous les éléments du circuit sont soumis aux mêmes étapes de traitement au cours de la fabrication. Il en résulte que les éléments concernés sont interdépendants dans une certaine mesure. Il est possible par exemple, de choisir le matériau de départ et les diverses étapes de traitement d'une manière telle que des transistors NPN optimaux soient obtenus mais ceci généralement au détriment des autres dispositifs.Par conséquent, en pratique, des compromis doivent être acceptés en ce qui concerne les caractéristiques des dispositifs. Ceci signifie que les caractéristiques de fonctionnement des dispositifs individuels ne seront plus idéales de sorte que, du fait du compromis qui aura été établi, des effets parasites accrus s'écartant de l'état idéal devront être acceptés. Pour citer un exemple décrit dans la technique, le processus de conduction de courant d'une diode de Schottky directement polarisée constituée par un contact en aluminium sur du silicium de type N n'est plus exclusivement fonction des porteurs majoritaires mais au moins dans certains modes de fonctionnement, il est également influencé dans une mesure importante par les courants d'injection de porteurs minoritaires. Afin de supprimer le couplage susceptible de se produire entre une structure de transistor et un autre dispositif voisin dans une configuration de dispositifs à semiconducteur du type intégré, on peut prendre d'abord les mesures ci-apres: a) accroître l'espacement entre la base du transistor NPN et le dispositif injecteur de trous de façon qu'il soit égal à un multiple de la longueur de diffusion des porteurs minoritaires. Cependant, cette mesure présente l'inconvénient de nécessiter beaucoup d'espace étant donne que la longueur de diffusion est souvent du même ordre de grandeur que les dimensions du transistor; ceci est, en particulier, le cas des régions épitaxiques faiblement dopées. b) prévoir entre la base du transistor NPN et le dispositif injecteur de trous une couche d'isolement, par exemple en dioxyde de silicium disposée dans des évidements formés dans le corps semiconducteur. Mais cette mesure n'est possible que lorsque le procédé de fabrication prévoit la formation de telles zones d'isolement (diélectrique) ce qui généralement nécessite des étapes de traitement plus complexes. En outre, cette solution nécessite l'emploi pour sa réalisation, de surfaces additionnelles sur le substrat semiconducteur. c) disposer, entre la base du transistor NPN et le dispositif d'injection de trous une région collectrice de type P à laquelle un potentiel approprié est appliqué. Mais dans ce cas également, on doit accepter le fait que la configuration de dispositifs a des besoins accrus en espace qui sont generale- ment indésirables. En ce qui concerne cette dernière solution, on citera en tant que document établissant l'état de la technique antérieure la demande de brevet français n0 1 594 824. La présente invention a pour but de proposer des mesures perfectionnées pour supprimer les couplages nuisibles, et, en particulier, les effets du type décrit ci-dessus grâce auxquelles on obtient au moins la même efficacité que celle offerte par les solutions connues et grâce auxquelles en outre, la surface supplémentaire de semiconducteur qui aurait été normalement nécessaire est considérablement réduite voire supprimée. Ce but est atteint, conformément aux enseignements de l'invention. Dans un circuit du type ci-dessus mentionné, l'invention est caractérisée en ce que dans la zone semiconductrice commune aux dispositifs intégrés voisins, au nombre de deux ou davantage, il est prévu entre la zone de base de la structure de transistor et la région de l'autre dispositif à semiconducteur, une région qui est plus fortement dopée que la zone semiconductrice commune et qui sert simultanément de région de contact de la zone semiconductrice et de barrière vis à vis du courant d'injection de porteurs minoritaires. L'invention sera plus complètement décrite ci-après à l'aide d'un mode de réalisation et en se référant aux dessins annexés dans lesquels: la figure 1 est une vue en coupe d'une configuration monolithique intégrée classique de dispositifs à semiconducteur comprenant un transistor NPN et une diode de Schottky utilisant une zone commune; la figure 2 représente le schéma d'une cellule de mémoire dans laquelle la configuration de dispositifs représentée sur la figure 1 peut être utilisée; la figure 3 représente le schéma d'un circuit équivalent du circuit de la figure 1 qui correspond à celui d'un thyristor à semiconducteur; les figures 3A et 3B sont respectivement une vue en coupe et une vue en plan de la configuration de dispositifs à semiconducteur représentée sur la figure 1 après avoir été perfectionnée conformément à l'invention. la figure 4A représente > à plus grande échelle, la région comprise entre la zone de base du transistor et la diode de Schottky de la configuration de dispositifs représentée sur la figure 3A; et la figure 48 est un graphique de la concentration en porteurs minoritaires p (x) de la région de type N, entre le contact de Schottky et la zone de base du transistor de la figure 4A. La figure 1 est une vue en coupe d'une configuration monolithique classique de dispositifs à semiconducteur qui comprend un transistor NPN qui est intégré avec un autre dispositif, dans le présent cas une diode de Schottky, utilisant une zone commune. Une couche 2 de type N faiblement dopée, de préférence une couche épitaxique, est formée dans un substrat semicondujteur 1 qui est, par exemple, un substrat de silicium à dopage de type P. La configuration de dispositifs représentée comporte également une zone de sous-collecteur 3 à dopage relativement élevé, connue en soi.Au moyen d'étapes de traitement classiques de photolithographie, de gravure et de diffusion ou d'implantation ionique, une zone de base 4 à dopage de type P comprenant une zone d'émetteur 5 de type N fortement dopée est produite pour former une structure de transistor connue. Ainsi, le transistor NPN est formé par la couche épitaxique 2 servant de zone de collecteur ainsi que par la région dopée 4 servant de zone de base et par la région dopée 5 servant de zone d'émetteur. Les références B et E désignent respectivement les bornes extérieures de la base et de l'émetteur. Une diode de Schottky est formée adjacente à ce transistor dans la zone de collecteur de ce transistor, à savoir la couche épitaxique 2, sous forme dtun contact métal /semiconducteur avec le contact métallique 6. La fabrication de telles diodes de Schottky et, en particulier, le choix du métal et de la matière semiconductrice respectifs sont connus en soi et ne font pas l'objet de la présente invention. La jonction redresseuse d'une telle diode est, située à la région d'interface 7 c'est-à-dire entre le contact métallique 6 et la couche épitaxiale 2. Une borne extérieure de la diode de Schottky, dans le présent cas la borne d'anode, a été désignée par la référence A. La cathode de la diode étant formée par la matière semiconductrice cons ti tutrice de la couche épitaxiale 2. La configuration monolithique de dispositifs à semiconducteur de type courant représentée sur la figure 1, qui sert de point de départ à la présente invention, peut être isolée d'autres zones de circuit à l'intérieur du même corps semiconducteur d'une manière en soi connue au moyen de zones d'isolement en forme d'encadrement formées par des jonctions PN polarisées en inverse et/ou des régions d'isolement diélectrique. Ceci est cependant sans insert dans le cadre de la présente invention. Sur la figure 1, les bornes extérieures ainsi que les formes des espacements relatifs et les dimensions des régions dopées ont été représentés d'une manière entièrement schématique.Etant donné que l'invention qui sera décrite ci-après est basée sur une telle structure connue, les données typiques relatives aux matières et aux dopages utilisés seront indiqués ci-dessous. Ainsi, par exemple, le contact métallique 6 peut être en aluminium. La concentration de surface du dopage de la zone d'émetteur peut être d'environ 4 x 102 atomes/cm3 et celle de la zone de base peut être d'environ 4 x 1019 atomes/cm3. La concentration de dopage de la couche épitaxiale 2 peut être de 2 x 1016 atomes/cm3. La configuration de dispositifs à semiconducteur comportant un transistor et une diode intégrés ensemble peut être utilisée, par exemple, dans un circuit de cellule de mémoire monolithique similaire à celui dont une partie a été schématiquement représentée sur la figure 2. La cellule de mémoire est connue en soi et est essentiellement constituée par une bascule bistable comportant deux transistors à couplage direct en croix dont, par exemple, les émetteurs sont connectés en commun à une première ligne de sélection (ligne de mot), non représentée, et dont les noeuds de circuit N1, N2 situés de leur coté collecteur peuvent être connectés, pour leur part, à une tension de commande, par l'intermédiaire d'éléments de charge non représentés. Pour coupler une telle cellule de mémoire à d'autres lignes de sélection BO, B1 (lignes de bits) des diodes de Schottky D1, D2, sont utilisées.Chacune de ces diodes est intégrée avec un transistor NPN fonctionnant dans le mode normal, de la manière décrite ci-dessus, de telle sorte que la zone de collecteur du transistor NPN est fusionnée dans chaque cas avec la cathode de la diode de Schottky. Ainsi, la figure 1 peut être considérée comme représentant une vue en coupe d'une configuration de dispositifs à semiconducteur formant les éléments D1 et T1 de la cellule représentée sur la figure 2. On a constate, cependant, qu'une configuration telle que celle décrite en se référant à la figure 1 peut entraîner la production d'un effet de thyristor (ou redresseur au silicium commande) parasite bien que le flux de courant de la diode de Schottky soit constitué essentiellement par l'injection d'électrons dans le métal 6 (figure 1). Dans le cas ou de fortes densités de courant, qui sont nécessaires pour le mode de fonctionnement en mémoire et qui résultent de la nécessité de réduire la surface nécessaire et d'assurer une vitesse d'écriture élevée, la proportion des trous injectés (porteurs minoritaires) du métal 6 dans la région 2 de type N (zone de collecteur de transistor NPN) peut s'accroître dans une mesure telle qu'un courant de capture important peut atteindre la base du transistor NPN.Sur la figure 1, ce ~courant d'injection de trous est représenté schématiquement par des flèches; ce courant de capture s'écoulant dans la base du transistor NPN a été désigné par Icoîl sur la figure 1. Ainsi, un transistor latéral est formé dont l'émetteur serait le métal 6 de la diode de Schottky, dont la base serait formée par le collecteur du transistor NPN, à savoir la couche épitaxique 2, et dont le collecteur serait forme par la base du transistor NPN, à savoir la région 4 de dopage P. Ainsi, le schéma du circuit équivalent de la figure 3 est obtenu qui correspond a celui d'un thyristor à semiconducteur. Les conditions de commutation à l'état conducteur du thyristor à semiconducteur ainsi formé sont: g NPN . ss PNP > 1 ou ss NPN . 6 PNP > 1 pour a PNP ss sont respectivement les facteurs de gain en courant d'un transistor fonctionnant en base commune ou en émetteur commun. Pour une valeur réaliste de f3 NPN = 100, une valeur extrêmement faible de a PNP > 0,01 est suffisante pour commuter à#l'état conducteur le thyristor. Lorsqu'il est à l'état conducteur, le thyristor produit un court-circuit indésirable entre la diode de Schottky et l'émetteur du transistor NPN voisin. Cet effet thyristor est provoqué par les porteurs minoritaires qui sont injectés aux fortes densités de courant par la diode de Schottky polarisée dans le sens direct et qui sont partiellement recueillis par la zone de base du transistor NPN adjacent (figure 1). Lorsqu'une telle configuration transistordiode est utilisée dans une cellule de mémoire (figure 2), comme supposé dans cet exemple, ceci entraîne un effet très nuisible au cours de l'écriture dans la cellule de mémoire. Ainsi, dans le cas de exemple, le but de l'invention est de supprimer le gain en courant a PNP sans accroître de façon notable la surface de la cellule de mémoire de telle sorte qu'une densité de tassement aussi élevée que possible peut être conservée pour les nombreuses cellules de mémoire d'un ensemble de mémoire ainsi formé. Les figures 3A et 3B sont respectivement une vue en coupe et une vue en plan de la configuration de dispositifs à semiconducteur représentée sur la figure 1, perfectionnée conformément à l'invention. Dans la mesure ou les éléments de ces figures correspondent à ceux représentés sur la figure 1, ils ont été désignés par les mêmes références. La configuration de dispositifs comprend également une structure de transistor NPN (zones 5, 4, 2) avec une diode de Schottky adjacente partageant une zone semiconductrice commune et réalisée sous forme d'une jonction métal/semiconducteur (couches 6-2).En plus de la disposition représentée sur la figure 1, la configuration de dispositifs peut être isolée par un isolement particulièrement avantageux constitué par un isolement di électrique/électrique combiné disposé de préférence sous la forme d'un cadre (figure 2B). Les réions utilisées à cette fin sont des régions d'oxyde 30 disposées dans des évidements formés dans la matière semiconductrice et situées au-dessus des régions P31 fortement dopées. Conformément a la présente invention, la zone semiconductrice 2 située entre la zone de base 4 du transistor NPN et la région dans laquelle la diode de Schottky est formée et qui est commune aux deux dispositifs intégrés comprend une région 32 du même type de conductivité que la zone commune (collecteur) mais dont le niveau de dopage est plus élevé de telle sorte que cette région 32 représente simultanément la région de séparation et la région de contact nécessaire pour cette zone semiconductrice. Cette région de contact et de séparation 32 peut être introduite en utilisant les techniques de diffusion ou d'implantation ionique connues. Elle peut être également avantageusement produite en même temps que la zone d'émetteur 5 ou que d'autres régions de dopage identique ou similaire qui doivent être formées sur la microplaquette de semiconducteur.Comme représenté par les lignes en traits mixtes sur la figure 3A, la région de contact et de séparation 32 peut avoir une plus grande profondeur que celle représentée et s'étendre, si nécessaire, jusqu'S la région de sous-collecteur 3, si une telle région est présente. On a constaté que, dans une telle structure, la région 32 peut être utilisée très efficacement comme une barrière vis à vis des porteurs minoritaires diffusant latéralement à partir du contact de Schottky, supprimant l'effet de thyristor parasite ci-dessus mentionne dans une telle structure ou dans une structure similaire. La jonction latérale N+/N- entre la couche epitaxique 2 et la région de separation et de contact 32 fournit un champ qui repousse les trous de sorte que la plupart d'entre eux sont repoussés. Sur la figure 3A, cet effet de repoussement a été schématiquement représenté par des flèches. Pour illustrer l'effet de barrière vis à vis des porteurs minoritaires, on a représenté sur la-figure 4A une vue agrandie de la région comprise entre la zone de base 4 du transistor et la diode de Schottky de la configuration sur la figure 3A. La vue de la figure 4A est une vue symétrique de la figure 3A de façon que le sens de la coordonnée x corresponde au diagramme de la figure 4B. Ce diagramme est une représentation quantitative de la concentration en porteurs minoritaires p(x) de la région N 2 entre le contact de Schottky 6 (en métal) et la zone de base 4 du transistor NPN. La courbe de concentration désignée par la référence (a), est obtenue si l'on suppose qu'il n'y a pas de région de séparation et de contact 32 tandis que la courbe (b) représentée en traits interrompus est obtenue par l'introduction d'une telle région conformément à l'invention. On notera également que le courant de trous jusqu'a la base (et, par conséquent, le courant parasite 1p qui doit être supprimé) est proportionnel au gradient des porteurs minoritaires dp/dx (loi de la diffusion). Cette relation est également montrée sur la figure 4B. Aux points ou le dopage change (par exemple le long de la périphérie de la région Nu32) la concentration en porteurs minoritaires p varie en fonction des conditions de dopage conformément à la relation: P1/P2 = N2/N1 Cette condition est conforme à la loi de Boltzmann. Ni et N2 sont les concentrations de dopage c'est-à-dire le nombre des atomes de dopage par centimètre cube dans les régions correspondantes. La continuité du courant nécessite que le rapport dp/dx soit égal dans toutes les régions.Cette analyse néglige l'influence des recombinaisons qui, si elle était prise en considération montrerait encore plus fortement l'interêt des mesures proprosées par l'invention. il résulte de ce qui précède que le rapport dp/dx, a savoir le gradient de la courbe de concentration et ainsi le courant 1p diminuent lors du franchissement de la barrière Nt formée par la région dopée 32 ce qui est très clairement montre sur la figure 48. La raison de ce phénomène est que, dans la région N+, avec un rapport dp/dx donné, la concentration en porteurs minoritaires doit diminuer relativement plus fortement que dans la région N (région épitaxîque 2) étant donné que la concentration p est, en valeur absolue, moins forte que dans la région N+. En résumé, on peut dire que, dans le cas du mode de réalisation auquel on s'est référé, l'effet thyristor parasite est efficacement supprime par l'interposition de la région de contact du collecteur sans qu'il soit nécessaire d'utiliser une région de semiconducteur supplémentaire et, ainsi un espace de cellule de mémoire supplémentaire.Naturellement, l'invention n'est pas limitée à deux dispositifs intégrés mais, en particulier, dans le cas de la technologie des circuits monolithiques intégrés, plusieurs dispositifs et structures de circuit peuvent partager une zone semiconductrice commune de telle sorte que les courants de porteurs de charge minoritaires parasites sont supprimées en prévoyant dans la région de dopage du même type de conductivité, qui est nécessaire pour constituer la zone commune, une région de dopage accrue constituant une région de contact et de séparation située sur le trajet que ces courants doivent emprunter. Les problèmes que l'invention vise a résoudre et les solutions proposées ne sont pas limitées au cas des diodes de Schottky injectant des porteurs minoritaires décrites ci-dessus a titre d'exemple. Bien au contraire, l'invention se rapporte au problème général de l'intégration d'une structure de transistor bipolaire, de préférence un transistor NPN, avec d'autres dispositifs injectant des trous ou porteurs minoritaires, et partageant au moins une zone semiconductrice commune afin de supprimer les effets thyristor ou de redresseur au silicium commandé parasite. De tels autres dispositifs peuvent être: - des diodes PN - des transistors NPN fonctionnant dans le mode de saturation. - des transistors NPN fonctionnant dans le mode inverse (oppose au mode normal) - des transistors PNP des éléments conduisant principalement des courants de porteurs majoritaires mais qui dégénèrent aux fortes densités de courant, conduisant alors un courant de porteurs minoritaires, qui bien que faible, ne peut être ignore en ce qui concerne ses effets parasites. Ce dernier type de dispositifs comprend notamment la diode de Schottky, sur laquelle le mode de réalisation décrit est basé. Enfin on notera que les mesures selon la présente invention conservent leur signification et leur efficacité, même lorsque les type de conductivité respectifs sont inverses, en tenant compte des paramètres (de fonctionnement) électriques et physiques respectifs. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées a un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention. Revendications 1.- Circuit intégré a semiconducteurs comportant au moins deux dispositifs partageant une zone commune, qui comprend une structure de transistor avec un autre dispositif, à partir duquel peut se produire une injection de porteurs minoritaires provoquant, en combinaison avec la structure de transistor, un effet thyristor parasite, caractérisé en ce que, dans la zone semiconductrice (2) commune auxdits dispositifs intégrés au nombre de deux ou davantage, il est prévu entre la zone de base (4) de la structure de transistor et la région de l'autre dispositif à semiconducteur, une région (32) qui est plus fortement dopée que la zone semiconductrice commune (2) et qui sert simultanément de région de contact avec la zone semiconductrice (2) et de région de barrière vis à vis du courant d'injection de porteurs minoritaires causé par ledit autre dispositif. 2.- Circuit intégré a semiconducteurs selon la revendication 1 caractérisé en ce que la structure de transistor est un transistor NPN,-dont la zone de collecteur contient l'autre dispositif à semiconducteur. 3.- Circuit intégré à semiconducteurs selon l'une des revendications 1 ou 2 caractérisé en ce que ladite région (32) s'étend vers le bas a partir de la surface du corps semiconducteur approximativement jusqu'a la profondeur de la zone d'émetteur (5) de la structure de transistor qui est produite simultanément. 4.- Circuit intégré a semiconducteurs selon l'une des revendications 1 ou 2 caractérisé en ce que ladite région (32) s'étend à travers la couche de semiconducteur (2) qui est constituée par une couche épitaxique jusqu' atteindre la zone de sous-collecteur (3) ou venir a proximité de cette zone. 5.- Circuit intégré à semiconducteurs selon l'une des revendications 1 à 4 caractérisé en ce que l'autre dispositif à semiconducteur est une diode intégrée dans la zone de collecteur de la structure de transistor. 6.- Circuit intégré a semiconducteurs selon l'une des revendications 1 à 4 caractérisé en ce que l'autre dispositif a semiconducteur est un dispositif conduisant principalement du courant de porteurs majoritaires mais qui dégénère aux courants élevés, conduisant alors un courant de porteurs minoritaires qui n'est plus négligeable. 7.- Circuit intégré à semiconducteurs selon l'une des revendications 1 a 4 caractérisé en ce que l'autre dispositif à semiconducteur est une diode de Schottky intégrée dans la zone de collecteur de la structure de transistor. 8.- Circuit intégré à semiconducteurs selon l'une des revendications 1 a 4 caractérisé en ce que l'autre dispositif a semiconducteur est un transistor de type NPN fonctionnant soit dans le mode de saturation soit dans le mode inversé. 9.- Circuit intégré à semiconducteurs selon l'une des revendications 1 à 4 caractérisé en ce que l'autre dispositif à semiconducteur est un autre transistor complémentaire dudit transistor. 10.- Circuit intégré à semiconducteurs selon l'une des revendications 1 à 10 caractérisé en ce que la structure de transistor constitue l'un des transistors d'une cellule de mémoire et en ce que l'autre dispositif est l'élément de circuit associé servant a établir la sélection de la cellule de mémoire par l'intermédiaire d'une ligne de sélection.