La présente invention concerne des convertisseurs numérique-analogique du type comportant un certain nombre de sources de courant formées par des transistors et raccordées à un réseau itératif ou réseau en échelle R-2R pour dévelop- per des courants pondérés en binaire. Plus particulièrement la présente invention concerne des convertisseurs de ce type équipés de moyens permettant de réduire au minimum les erreurs résultant de tensions résiduelles dans les sources de courant formées par les transistors. Un convertisseur numérique-analogique habituellement utilisé eslz décrit dans le brevet acco.rdé aux E;U.A. soe&. le N0 Re 28.633 (Pastoriza).et comporte des sources de courant forrées par des transistors séparés et raccordées selon une configuration en base commune, tandis que leurs émetteurs sont accouplés à un réseau de résistan- ces afin de développer des courants de bits pondérés en binaire dans les transistors. Les surfaces des émetteurs des transistors sont proportionnelles aux courants de bits correspondants de manière à fournir des densités de courant identiques dans les transistors, ce qui entraîne la produc- tion de tensions d'émetteur identiques qui suivent les variations de la température. En utilisant un dispositif de réaction à transistor de référence, on peut stabiliser tous les courants de bits vis-à-vis de toute variation de la température, ce qui permet d'éviter de façon substantielle des erreurs de température dans le courant analogique de sortie. Bien que l'agencement à surfaces d'émetteur pro- portionnées, décrit ci-dessus, soit un moyen efficace pour éviter des erreurs dues à des tensions résiduelles, il nécessite une surface relativement importante de micro- plaquette à circuits intégrés,en particulier lorsqu'il est utilisé dans des convertisseurs à résolution élevée montés sur une microplaquette unique. Afin d'éviter ceci, une autre solution au problème posé est présentée dans le brevet accordé aux Etats-Unis d'Amérique sous le numéro 3.940.760 (Brokaw). Dans ce document, les sources de courant sont des transistors équilibrés, c'est-à-dire possédant des surfaces d'émetteur identiques, de sorte que les tensions résiduelles VBE ne varient pas avec la température. Les bases des transistors sont interconnectées par des résis- tances respectives et un courant proportionnel à la tempé- rature absolue (PTAT) circule dans toute les résistances montées entre les bases et branchées en série. Ce courant produit des tensions de compensation entre bases, sensibles à la température et qui correspondent aux tensions AVBE pré- sentes entre les transistors successifs constituant les sources de courant. Ainsi les émetteurs de tous les transis- tors constituant les sources de courant sont maintenus à un même, potentiel de sorte qu'il, n'existe aucune variatio. des courants de bits traversant le réseau de résistances de réglage du courant, provoquée par la température et résul- tant de variations des tensions résiduelles. L'agencement décrit ci-dessus de résistances dispo- sées entre les bases est un moyen efficace pour réduire des erreurs dues à des variations de la source de courant VBE et a connu une utilisation commerciale développée. Cependant cet agencement nécessite l'adjonction d'un ensemble de résistances bien équilibrées et d'un montage associé. Ainsi il s'est avéré souhaitable d'assurer une compensation des tensions résiduelles, d'une manière plus efficace. Dans une forme de réalisation préférée de la présen- te invention, qui va être décrite ci-après de façon détail- lée, il est prévu un convertisseur numérique-analogique comportant un certain nombre de sources séparées de courant formées par des transistors et raccordées selon une configu- ration en base commune à un réseau itératif R-2R. La résis- tance d'extrémité (2R) du réseau itératif est raccordée à une source de tension développant une tension d'extrémité qui est plus positive, d'une valeur 2(kT/q)ln 2,que celle de l'émetteur du dernier étage du convertisseur. Cette tension produit dans les résistances en série du réseau itératif, un courant de compensation qui développe des com- posantes correspondantes de tension appariées aux tensions AVBE entre les étages successifs, de sorte que la tension aux bornes de chacune des résistances parallèles du réseau itératif n'est pas affectée par des variations de la tension résiduelle. Ainsi les courants de bits peuvent être maintenus constants indépendamment de variations de VBEI produites par la température. C'est pourquoi un but principal de la présente invention est de fournir un convertisseur numérique-analogi- que perfectionné. Un autre but de l'invention est de fournir des moyens de qualité supérieure pour réduire au minimum les erreurs dues à des variations de la tension résiduelle des sources de courant,constituées par les tran- sistors, d'un convertisseur numérique-analogique. D'autres aspects et avantages de la présente inven- tion ressortiront de la description donnée ci-après d'une forme de réalisation préférée de l'invention considérée en association avec les dessins annexés, sur lesquels: la figure 1 est un schéma de montage représentant une partie d'un convertisseur numérique-analogique classi- que comportant un réseau itératif R-2R; la figure 2 est une représentation schématique d'un réseau itératif destiné à faciliter l'explication des principes de la présente invention; la figure 3 est une représentation schématique réduite d'un réseau itératif destiné à faciliter l'expli- cation des principes de la présente invention; la figure 4 représente un agencement d'extrémité du réseau itératif, conforme à la présente invention; la figure 5 montre un autre agencement d'extrémité du réseau itératif; et la figure 6 montre un autre agencement d'extrémité du réseau itératif. La figure 1 représente, dans ses grandes lignes, une partie d'un circuit basé sur un type connu de convertisseur numérique-analogique. Un tel convertisseur comporte un cer- tain nombre de transistors identiques 10 branchés en tant que sources decourant et dont les bases sont reliées à un conducteur commun 12, tandis que leurs émetteurs sont raccor- dés à des résistances en parallèle respectives 14 d'un réseau itératif R2R 16 possédant des résistances en série 18. Le conducteur de base 12 est maintenu à une tension fixe désignée par -VB et la sortie d'un amplificateur opération- nel 20 applique une tension-d'excitation à la borne d'entrée 22 du réseau itératif. Les courants de collecteur des transistors 10 sont additionnés de façon sélective en 24 de manière à produire le signal de sortie analogique désiré correspondant à un signal numérique appliqué, par exemple au moyen du montage du type représenté dans le brevet àccordé aux Etats-Unis d'Amérique sous le No. 3.961.326 (Craven). La tension d'excitation du réseau itératif est commandée par une boucle de réaction comportant un transis- tor de référence 26 dont l'émetteur est raccordé par l'inter- médiaire d'une résistance 2R 28 à la sortie de l'amplifica- teur opérationnel 20. La base de ce transistor est reliée au conducteur commun 12 des bases et son collecteur est raccordé à une borne d'entrée de l'amplificateur.. De même à cette borne d'entrée se trouve raccordée une source de courant de référence constant comportant un transistor de référence 30 et une source stable de tension de référence VREF. L'amplificateur 20 compare en permanence le courant de collecteur à ce courant de référence et règle la tension à l'extrémité inférieure de la résistance 28 de manière à maintenir le courant de collecteur égal au courant de référence. Etant donné que-la tension au niveau de l'extré- mité inférieure de la résistance 28 est également appliquée à la borne d'entrée 22 du réseau itératif, la commande de cette tension par l'amplificateur 20 sert également à stabi- liser les courants des collecteurs des transistors 10 formant sources de courant. Un problème se présentant dans un tel convertisseur réside dans le fait que les transistors 10 formant sources de courant possèdent des tensions résiduelles (V BE) diffé- rentes, ce qui est dû au fait que ces transistors fonction- nent avec des densités de courant différentes. En outre la différence entre ces tensions résiduelles (AVBE) est sensi- ble à la température de sorte qu'il n'est pas possible de réaliser de façon simple un réglage compensatoire des valeurs du réseau de résistances de manière à absorber la différence d'un étage à l'autre. Cependant on a trouvé que ce problème peut être résolu en appliquant à la résistance d'extrémité usuelle du réseau itératif une tension qui est plus positive que celle de l'émetteur du dernier transistor formant source de cou- rant, d'une quantité égale au double de AVBE, à savoir 2(kT/q)ln 2. Ceci produira dans le réseau itératif R-2R, des courants pondérés en binaire et non affectés par des varia- tions de VBE dans les transistors formant sources de courant. Pour montrer qu'il en va ainsi, on se réfère d'abord à la figure 2 qui représente un schéma simplifié destiné à faciliter l'explication de certains aspects de la présente invention. Si l'on suppose que les tensions des branches en parallèle, désignées par "V", sont nulles, les extrémités des résistances en parallèle 14 du réseau itératif 16 seront toutes à la même tension, précisément comme dans les dispo- sitifs de compensation de l'art antérieur décrits précédem- ment. Dans ce cas, une tension d'excitation E appliquée à l'extrémité gauche du réseau itératif provoquera l'applica- tion d'un courant dans la résistance en parallèle 2R située la plus à gauche et les éléments ultérieurs du réseau ité- ratif diviseront le courant dans un rapport 2:1 au niveau de chaque étage de sorte que le courant dans la seconde branche 2R possède une intensité égale à la moitié de l'intensité du courant circulant dans la première branche, et ainsi de suite. Cependant, si les résistances en parallèle 14 sont raccordées à leurs extrémités à des émetteurs non compensés de transistors à base commune adaptés (comme dans le cas de la figure 1), la tension dans chaque branche sera modifiée. En supposant qu'une tension E est produite en rapport avec la tension du premier émetteur, l'émetteur raccordé à l'extrémité de la seconde branche sera à une tension qui est plus positive, environ de la valeur (kT/q)ln 2, étant donné que le second transistor fonctionnera avec une densité de courant environ deux fois moindre que celle du premier transistor, et l'émetteur relié à l'extrémité de la troisiè- me branche sera, de façon similaire, plus positif d'environ (kT/q)ln 2 que celui de la seconde branche, et ainsi de suite d'un étage au suivant du réseau itératif. On notera que la différence de tension entre des étages successifs n'est pas égale de façon précise à (kT/q)ln 2 étant donné que la présence de la tension résiduelle d'un émetteur non compensé modifiera légèrement le taux de division du courant par rapport au rapport idéal 2:1. On suppose maintenant que la première branche en parallèle sur la figure 2 est perturbée par une tension V (comme représenté), que la seconde branche est perturbée par une tension qui est égale exactement à 2V, et ainsi de suite. De même on suppose que la résistance d'extrémité 32 du réseau itératif (possédant une valeur de 2R) est placée à une tension qui est supérieure de 2V à la tension de la dernière branche active possédant une tension résiduelle nV. Les courants circulant dans les branches seront alors à nouveau soumis à une pondération binaire précise. Si c'est le cas, les transistors adaptés 10 produiront des tensions résiduelles différant exactement de (kT/q)ln 2 par étage. Afin de démontrer que les courants circulant dans les branches en parallèle seront soumis à une pondération binaire précise dans les conditions supposées on va se référer à la figure 3 montrant un circuit réduit du réseau itératif et de l'agencement d'extrémité de la figure-2. Pour simplifier, on a supposé l'excitation E réglée à zéro. Les branches en parallèle 2R du réseau itératif étant supprimées (hormis pour la résistance d'extrémité 32 située sur la droite), la résistance totale, à laquelle est appliquée la tension d'extrémité (n+2)V sera la somme des n résistances en série 18 de valeur R et de la résistance d'extrémité 32 de valeur 2R, à savoir (n+2)R. Le courant résultant sera égal précisément à V/R. Lorsque ce courant circule à travers la chaîne des résistances 18 de valeur R, il produit une tension V aux bornes de chacune de ces résistances. La tension au noeud 1 sera égale à V de sorte que, si la première branche 2R et sa tension résiduelle V étaient introduites dans le circuit, aucun courant ne circu- lerait dans cette branche. De façon similaire la seconde branche de R pourrait être réinsérée dans le circuit et sa tension résiduelle 2V serait compensée par la tension 2V au noeud 2, de sorte qu'aucun courant ne circulerait dans cette branche. En continuant de cette manière, toutes les branches et leurs générateurs respectifs de tensions rési- duelles pourraient être réintroduits dans le circuit et aucun courant ne s'écoulerait dans lesdites branches. Etant donné que, dans ces conditions, les courants circulant dans les branches représenteraient les courants d'erreur produits par introduction des tensions résiduelles, il ressort à l'évidence que ces erreurs sont annulées. Alors, par application du principe de superposition, une tension d'excitation E non nulle peut être à nouveau établie sans aucune perturbation de la correction d'erreur introduite. Etant donné que les tensions d'erreur sont suppo- sées être constantes, l'excitation développera des courants pondérés de façon précise en binaire, dans les branches du réseau itératif. De tels courants produiront, sur les émetteurs des transistors 10, des tensions résiduelles différant de multiples exacts de (kT/q)ln 2,en satisfaisant aux hypothèses initiales. La figure 4 représente le schéma d'un simple circuit destiné à développer une tension de 2(kT/q)ln 2 pour la résistance d'extrémité 2R 32. Ce circuit comporte un montage suiveur 33 possédant une tension résiduelle propre de valeur (kT/q)ln 4 = 2(kT/q)ln 2. Un peut utiliser un agencement encore plus simple dans des convertisseurs ayant des spécifications de fonction- nement moins exigeantes.. Si la tension aux bornes de la résistance d'extrémité 32 est importante par rapport à la tension 2(kT/q)ln 2, le courant circulant dans cette résis- tance diffèrera seulement légèrement du courant circulant dans le dernier étage actif. Dans ce cas, comme cela est représenté sur la figure 5, il serait possible d'utiliser un transistor supplémentaire 34 dont l'émetteur possède une surface comprise entre 4 et 5 fois celle de l'émetteur du dernier étage et dont la base est reliée à toutes les autres bases, afin de fournir une correction raisonnable avec seulement une faible erreur. Comme cela est représenté sur la figure 6, on peut également mettre en oeuvre la présente invention en utili- sant une source de courant, représentée en 36 et qui, dans ce cas, est agencée de manière à introduire dans l'extrémité du réseau itératif un courant I. = kT ln 2. Ceci fera circu- ler le courant approprié de compensation à travers la résis- tance série R du réseau itératif. Bien que l'on ait décrit de façon détaillée des formes de réalisation préférées de l'invention, on compren- dra que ces dernières ne sont indiquées qu'à titre d'illus- tration de l'invention et ne doivent pas être considérées comme limitant nécessairement la portée de l'invention, étant donné qu'il ressort à l'évidence que de nombreuses modifications peuvent être apportées par les spécialistes de la technique aux formes de réalisation décrites, de manière à convenir pour des applications particulières. REVENDICATIONS 1. Convertisseur numérique-analogique du type compor- tant plusieurs transistors (10) servant de sources de courant et possédant des émetteurs ayant des surfaces identiques, des moyens (12) de raccordement des bases des transistors les unes aux autres, un réseau itératif R-2R (16) dont les résistances en parallèle (14) sont raccordées aux émetteurs respectifs des sources de courant de manière à réaliser une pondération binaire des courants des transistors (10), et une source de tension d'excitation raccordée au réseau itératif (16) de manière à développer les courants pondérés en binaire à travers lesdits transistors (10), caractérisé en ce que, pour réduire au minimum les erreurs dues aux ten- sions résiduelles dans les transistors (10), il comporte des dispositifs de compensation (33; 34; 36) raccordés au réseau itératif (16) de manière à développer le passage d'un courant de compensation dans les résistances série (18) de ce réseau, le courant de compensation possédant une intensité apte à produire aux bornes de chacune des résistances série (18) une composante de tension de compensation au moins sensiblement égale à la différence entre les tensions rési- duelles des sources successives de courant (10) formées par les transistors. 2. Convertisseur selon la revendication 1, caracté- risé en ce que le réseau itératif (16) comporte, à l'une de ses extrémités, une résistance d'extrémité possédant une valeur 2R et que les moyens de compensation (33; 34; 36) comportent une source de tension (33; 34) raccordée à l'ex- trémité de la résistance d'extrémité (32) de manière à appliquer à cette dernière une tension qui est supérieure d'une valeur 2(kT/q)ln 2, à la tension présente au niveau du transistor (10) constituant la source de courant voisine. 3. Convertisseur selon la revendication 2, caracté- risé en ce que la source de tension d'excitation (33; 34) est raccordée à l'autre extrémité du réseau itératif (16). 4. Convertisseur selon la revendication 1, caracté- risé en ce que la composante de tension de compensation possède une valeur égale au moins sensiblement à 2(kT/q)ln 2. 5. Convertisseur selon la revendication 1, caracté- risé en ce que les moyens de compensation (33; 34; 36) com- portent un générateur de tension (33; 34) sensible à la température, une résistance d'extrémité (32) située à une extrémité du réseau itératif (16) , et des moyens raccordant le générateur de tension (33; 34) à la résistance d'extré- mité (32) de manière à développer le courant de compensation à travers cette dernière et dans les résistances série (18). 6. Convertisseur selon la revendication 1, caracté- risé en ce que les moyens de compensation (33; 34; 36) comportent un dispositif suiveur (33) produisant une tension résiduelle égale à 2(kT/q) ln 2 et raccordé entre l'émetteur du dernier étage (10) du convertisseur et une résistance d'extrémité (32) possédant une valeur 2R de manière à déve- lopper le courant de compensation dans les résistances série (18). 7. Convertisseur selon la revendication 1, caracté- risé en ce que les moyens de compensation (33; 34; 36) comportent un transistor supplémentaire (34) dont la base est raccordée au conducteur de base des transistors (10) constituant des sources de courant et dont l'émetteur est raccordé par l'intermédiaire d'une résistance (32) à une extrémité du réseau (16) de manière à produire la circulation d'un courant à travers lesdites résistances série (18), le transistor supplémentaire (34) possédant un émetteur d'une surface nettement supérieure à la surface d'émetteur des transistors (10) constituant les sources de courant. 8. Convertisseur selon la revendication 7, caracté- risé en ce que la surface de l'émetteur du transistor supplémentaire (34) est au moins égale à 4 fois la surface de l'émetteur des transistors (10) et que la résistance (32) est raccordée au transistor supplémentaire (34) et possède une valeur 2R de manière à former une terminaison correcte du réseau itératif (16). 9. Convertisseur selon la revendication 1, caracté- risé en ce que les moyens de compensation (33; 34; 36) comportent une source de courant (36) produisant un courant de sortie sensible à la température et dirigé vers une extrémité du réseau itératif (16).