i 2026696 La présente invention concerne un circuit semiconducteur intégré avec des. transistors complémentaires et/ou des transistors à effet de champ du type à jonction dans un substrat unique. 5 II est connu en soi de réaliser des dispositifs semiconduc teurs intégrés complémentaires, c'est-à-dire des transistors pnp et npn dans un corps semiconducteur. Pour les réaliser on part par exemple d'un substrat d'un pranier type de conductivité et on porte dessus une couche 10 épitaxiale d'un deuxième type de conductivité. Pour former les transistors npn, on peut alors prévoir, par exemple dans le cas d*une couche épitaxiale de conductivité n," et selon la technique utilisée dans les transistors planar, une zone p et une zone n. Dé plus» on peut dans la couche de conductivité diffuser une 15 zone p, cette zone p, la couche épitaxiale et le substrat formant respectivement l'emetteur, la base et le collecteur d'un transistor pnp. Une telle façon de réaliser un transistor pnp dans un circuit intégré a cependant l'inconvénient de limiter les possibilités de montage du circuit intégré. En effet, dans 20 les circuits intégrés, le substrat est en règle générale à la masse, de sorte que le transistor pnp dont le substrat forme le collecteur ne peut pas être branché d'une manière quelconque car son potentiel est fixé. Il est également connu, de réaliser, dans les circuits 25 intégrés, des transistors pnp appelés transistors latéraux. A cet effet on prévoit, dans une couche épitaxiale d'un certain type dè conductivité réalisée sur un substrat, deux zones voisines de l'autre type de conductivité, qui servent de collecteur et d'émetteur du transistor, tandis que la partie de la 30 couche épitaxiale située entre ces deux zones représente la base. Ces transistors ont l'inconvénient d'avoir un coefficient d'amplification en courant très faible. Une autre possibilité connue de réaliser à la fois des transistors pnp et npn dans un circuit intégré consiste à dis-35 poser, dans une couche épitaxiale située sur un substrat, au moyen du procédé planar, une succession ou série de zones pnp à côté d'une succession ou série de zones npn. En utilisant les mêmes phases de diffusion pour les deux séries de zones, on n'obtient pas des transistors ayant les meilleures caractéristi-40 ques possibles. En utilisant des diffusions séparées pour les 69 44085 2 2026696 deux séries de zones, il faut mettre en oeuvre un nombre de phase de diffusion trop important. La présente invention a pour but de fournir un circuit semiconducteur intégré qui permet d'éviter les inconvénients des 5 dispositifs connus et qui comporte des transistors complémentaires avec amplification en courant élevée, entièrement isolés l'un de l'autre, ainsi que des transistors à effet de champ du type à jonction. Pour atteindre ce but-, le dispositif semiconducteur 10 intégré conforme à l'invention, du type à transistors complé- mentaires, et pourvu dans une couche épitaxiale d'un second type de conductivité située sur un corps semiconducteur d'un premier type de conductivité, des zones de second type de conductivité étant disposées dans le corps semiconducteur sous les régions 15 de la couche épitaxiale dans lesquelles sont formés les transistors, est caractérisé par le fait que des zones du deuxième type de conductivité, en forme de cadre, traversent la couche épitaxiale de manière à former, avec les zones du deuxième type de conductivité se trouvant sous les régions de transistors, des 20 cuvettes dans lesquelles des régions de la couche épitaxiale sont entièrement enfermées, qu'une partie des zones du deuxième type ' de conductivité situées sous les régions de transistors formant avec les zones associées, en forme de cadre, des collecteurs de transistors d'une première série de zones, les régions de la cou-25 che épitaxiale enfermées par les zones du deuxième type de conductivité et les zones associées en forme de cadre du deuxième type de conductivité formant des bases alors que d'autres zones du deuxième type de conductivité prévues dans ces régions de la couche épitaxiale forment les émetteurs de ces transistors, et 30 que les régions de la couche épitaxiale enfermées entièrement par une autre partie des zones du deuxième type de conductivité situées sous les régions de transistors et les zones associées du deuxième type de conductivité, en forme de cadre, forment des collecteurs de transistors d'une deuxième série de zones, alors 35 que l'on réalise dans ces régions de la couche épitaxiale, par la technique planar, une série de zones avec deux zones l'une du deuxième type, l'autre du premier type de conductivité qui forment la base et l'émetteur des transistors de la deuxième série de zones. 40 " D'autres caractéristiques et particularités de l'inven 69 44085 3 2026696 tion sont données dans la description suivante d'un exemple de réalisation illustré par les figures. On va décrire, à l'aide des figures 1 à 6, la fabrication d'un circuit semiconducteur intégré avec des transistors complé-5 mentaires. Dans un corps semiconducteur 1, qui est dans le présente exemple de réalisation, un monocristal de silicium de conductivité n, on produit, par diffusion a travers un masque d'oxyde 18, des zones p 2 et 3 (fig. l). Ces deux diffusions peuvent être aussi réalisées l'une après l'autre de manière à 10 pouvoir obtenir des profondeurs de pénétration et des concentrations en impureté différentes. Par exemple, on peut réduire la résistance collecteur des transistors npn et/ou augmenter le coefficient d'amplification en courant des transistors pnp. Après enlèvement de la couche d'oxyde 18, on porte par épitaxie, sur 15 le corps semiconducteur, une couche de silicium 4 de conductivité n, dont l'épaisseur est par exemple de 10p (fig. 2). La phase opératoire suivante est représentée sur la figure 3. A l'aide d'un masque d'oxyde 19 dont la fenêtre est en forme de cadre, on diffuse une substance produisant la conducti-20 vite n, ce qui donne les zones 5 et 6 ; on obtient des cuvettes formées par les zones de conductivité p 2,5 et 3,6 qui enferment entièrement les régions 7 et 8 de conductivité n dë la couche épitaxiale 4. Ensuite, on produit, suivant la figure 4, un nouveau 25 masque d'oxyde 20 à travers lequel on diffuse, dans les régions 7 et 8 de la couche épitaxiale 4, des zones 9 et 10 de conductivité p. Dans certains cas, on peut aussi, dans ces régions, effectuer les diffusions l'une après l'autre pour pouvoir choisir des concentrations en impureté et dès profondeurs de pénétration 30 différentes. Puis, selon la figure 5 on réalise la diffusion de régions 30, 11 et 31 de conductivité n à travers un nouveau masque d'oxyde 21. On a ainsi réalisé, sur le côté gauche de la figure 5, un transistor npn formé par les zones 11, 10 et 7 et 35 sur le côté droit un transistor pnp formé par les zones 9, 8 et 3. Selon la figure 6, ces transistors sont garnis, de manière connue, par exemple par transformation de masque d'oxyde - 22 dans cette figure - avec un métal tel que l'aluminium, pour réaliser 40 les contacts. Le transistor npn 7, 10, 14 reçoit un contact 69 44085 4 2026696 collecteur 12, un contact base 13 et un contact émetteur 14 et le transistor pnp 3, 8, 9 un contact collecteur 15, un contact base 16 et un contact émetteur 17. La zone n+30 dans la région collecteur 7 du transistor npn ainsi que la zone n+31 dans la région de 5 base 8 du transistor pnp servent, de manière connue, à améliorer les propriétés ohmiques de chaque contact. Pour augmenter le coéfficient d'amplification en courant du transistor pnp 3, 8, 9, on peut prévoir, conformément à un développement de l'invention, que la zone n+31 entoure l'émetteur 10 9 comme un anneau. La distance entre les limites des deux diffusions n'est pas supérieure à quelques y .11 peut même être utile que la zone n+31 soit en contact avec la zone p 9, c'est-à-dire que les zones se touchent ou que la zone 31 pénétré dans la zone 9. '15 Dans un montage, il est utile de mettre les régions p, 5, qui entourent les transistors npn au potentiel le plus négatif et le corps semiconducteur de base 1, de conductivité n, au potentiel le plus positif. A cet effet on se sert des contacts 32 et 33. 20 La figure 7 montre un exemple de réalisation d'un tran sistor à effet de champ de type à jonction conforme à l'invention. Un tel transistor à effet de champ peut être fabriqué en même temps et dans le même substrat que des transistors complémentaires conformes à la forme de réalisation de la figure 6. 25 Cependant on n'a représenté sur la figure 7 que la réalisation du transistor à effet de champ. Dans un corps semiconducteur 71 recouvert d'une couche épitaxiale 74, qui est par exemple du silicium n, on a prévu conformément à la forme de réalisation de la figure 6, une zone 30 73 ainsi qu'une zone 76, en forme de cadre, de conductivité p, qui enferme complètement une région 78 de conductivité n de la couche épitaxial 74. Dans cette région de conductivité n, on prévoit deux zones n+80 et 81 qui munies des contacts 82 et 83 forment les électrodes source et drain du transistor à effet de 35 champ. Une zone p 79 se trouvant entre les zones 80 et 81 dans la région 78 de conductivité n représente avec son contact 89 une électrode de commande du transistor à effet de champ. De plus, on peut munir la zone en forme de cadre 73, 76 d'un autre contact 86 qui constitue une deuxième électrode de commande pour le transistor 40 à effet de champ. 69 44085 5 2026696 La zone de diffusion 79 peut conformément à un autre développement de l'invention s'étendre au point d'entrer en contact avec la zone 76 en forme de cadre. On réalise ainsi un canal à résistance ohmique très élevée entre les contacts 5 82 et 83. A la surface de la couche épitaxiale 74 se trouve à nouveau une couche de Si02 72, qui - par des modifications correspondantes - sert de masque pour les diverses diffusions ainsi que xle couche de passivation pour le dispositif terminé. 10 La structure réalisée selon la figure 7 peut aussi servir de résistance de valeur élevée dans un circuit intégré. Les contacts 82 et 83 servent alors de bornes de la résistance ; la couche n 78 sous la couche de diffusion 79 détermine dans ce cas la valeur de la résistance. 69 44085 6 2026696 REVENDICATIONS 1. Dispositif à semiconducteur intégré, avec des transistors complémentaires dans un corps semiconducteur d'un premier type de conductivité caractérisé par le fait que l'on 5 prévoit des zones (2, 3) d'un deuxième type de conductivité dans le corps semiconducteur (l), qu'une couche épitaxiale (4) du premier type de conductivité est déposée sur la surface du corps semiconducteur (l) et est en contact avec les zones (2, 3) du deuxième type de conductivité, que des zones (5, 6) en forme de 10 cadre du deuxième type de conductivité traversent la couche épitaxiale (4) de manière à former avec les zones (2, 3) du deuxième type de conductivité se trouvant sous les régions de transistor, des cuvettes, dans lesquelles des régions (7, 8) de la couche épitaxiale (4) sont entièrement enfermées, qu'une 15 partie des zones (3) du deuxième type de conductivité dans le corps semiconducteur, avec les zones (6) en forme de cadre, forment des collecteurs de transistors d'une première série de zones, tandis que les régions (8) de la couche épitaxiale (4), enfermées par les zones (3) du deuxième type de conductivité 20 et les zones associées (6), en forme de cadre, du deuxième type de conductivité forment des bases et d'autres zones (9) du deuxième type de conductivité prévues dans ces régions (8) de la couche épitaxiale (4) forment les émetteurs de ces transistors, et que les régions (7) de la couche épitaxiale (4) enfermées entièrement 25 par une autre partie des zones (2) du deuxième type de conductivité et les zones associées (5) en forme de cadre du deuxième type de conductivité forment des collecteurs de transistors d'une deuxième série de zones, alors que dans ces régions on prévoit par la technique planar une série de zones avec deux zones (10, 30 11)» l'une du deuxième type, l'autre du premier type de conductivité, qui forment la base et l'émetteur des transistors de la deuxième série de zones. 2. Dispositif à semiconducteur intégré suivant la revendication 1, caractérisé par le fait que dans les régions (8) 35 de la couche épitaxiale (4) qui forment les bases des transistors de la première série de zones sont prévues des zones (31) servant de contacts, fortement dopées et situées à la surface de la couche épitaxiale, ces zones en forme d'anneau entourant les zones (9) agissant comme émetteur et n'étant, à la surface, séparées 40 de celles-ci que d'une distance inférieure à quelques y . 69 44085 7 2026696 3. Dispositif à semiconducteur intégré suivant la revendication 1, caractérisé par le fait que les zones (31) en forme d'anneau servant de contacts dans les régions (8) de la couche épitaxiale (4) sont en contact avec les zones (9) agissant 5 comme émetteur. 4. Dispositif à semiconducteur intégré suivant l'une quelconque des revendications 1, 2, 3, caractérisé par le fait que les zones (5) en forme de cadre du deuxième type de conductivité qui entourent les transistors de la deuxième série de 10 zones et la couche épitaxiale (4) entre les transistors complémentaires sont munis de contacts (32, 33). 5. Circuit semiconducteur intégré avec des transistors complémentaires conformes a la revendication 1 et des transistors à effet de champ additionnels de type à jonction et des résistances 15 ohmiques, caractérisé par le fait que les régions (78) de la couche épitaxiale (74) enfermées par les zones en forme de cadre (76) du deuxième type de conductivité et les zones (73) du deuxième type de conductivité se trouvant sous les régions des transistors dans la couche épitaxiale (74) sont munies d'électro-20 des représentant les électrodes source et drain des transistors à effet de champ, que dans les régions enfermées (78) de la couche épitaxiale sont prévues d'autres zones (79) du deuxième type de conductivité agissant comme zones de commande. 6. Circuit semiconducteur intégré avec des transistors 25 complémentaires conformes à la revendication 1 ou des transistors à effet de champ additionnels de type à jonction ou des résistances ohmiques, caractérisé par le fait que les régions (78) de la couche épitaxiale (74) enfermées par les zones en forme de cadre (76) du deuxième type de conductivité et les zones (73) du 30 deuxième type de conductivité se trouvant sous les régions des transistors dans la couche épitaxiale (74) sont munies d'électrodes représentant les électrodes source et drain des transistors à effet de champ, que dans les, régions enfermées (78) de la couche épitaxiale sont prévues d'autres zones (79) du deuxième 35 "type de conductivité agissant comme zones de commande. 7. Dispositif à semiconducteur intégré suivant l'une ou l'autre des revendications 5 et 6, caractérisé par le fait que les zones (79) du deuxième type de conductivité agissant comme zones de commande s'étendent longitudinalement assez oien pour 40 se trouver en contact avec les zones en forme de cadre (76).