La présente invention concerne les mémoires monolithiques et plus particulièrement las dispositifs de régénération de données dans des cellules de mémoire à charge emmagasinée en opposition aux cellules de mémoire bista-bles. 5 La demande de brevet déposée en France par la demanderesse le 7 Juillet 1970 sous le n° 7026586 décrit une cellule de mémoire qui conserve la donnée sous forme d'une charge électrique dans la capacité inter-électrode d'un premier transistor à effet de champ et est adressée pour lscture et écriture par deux autres transistors à effet de champ. Ces transistors à effet de 10 champ adressables sont polarisés non conducteurs lorsque la cellule n'est pas adressée pour une lecture ou une écriture de telle sorte que la charge conservée dans la capacité inter-électrode du transistor à effet de champ devra être dissipée à travers les impédances présentées par l'état non conducteur des transistors à effet de champ d'adressage. Cependant, quelque soit 15 la valeur élevée de ces impédances de l'état non conducteur, la charge se dissipera avec le temps et la donnée emmagasinée sera perdue dans ce type de cellule de mémoire. Pour surmonter cette caractéristique d'une cellule de mémoire du type à charge emmagasinée, il est par conséquent nécessaire que la donnée dans la cellule de mémoire soit régénérée périodiquement ou 20 en d'autres termes que la charge électrique soit restaurée à des intervalles suffisamment courts pour Stre sOr que la donnée emmagasinée dans la cellule de mémoire ne soit pas perdue du fait des fuites. On a suggéré que la régénération soit obtenue en réalisant des cycles séquentiels complets de lecture et d'écriture, c'est-à-dire en restaurant la charge dans la cellule en lisant 25 la donnée emmagasinée dans la cellule par l'amplificateur de détection des mémoires dans les registres de mémoire et en re-écrivant de nouveau la donnée dans la mémoire avec les circuits de commande de bits et de mots. Cela naturellement occupe les amplificateurs de détection et les registres de la mémoire durant un temps considérable pendant lequel ils pourraient être utilisés plus 30 avantageusement pour des accès à la mémoire pour réaliser des fonctions machine. Selon la présente invention, on réalise la régération de données dans les cellules de mémoire à charge emmagasinées a l'intérieur de la matrice de mémoire. On lit périodiquement la donnée de la cellule de mémoire sur 35 une ligne d'adresse de la cellule de mémoire et là on l'utilise pour former une impulsion d'écriture pour ré-éarire la donnée dans la cellule de mémoire pour terminer la régénération. Un objet de la présente invention est de réaliser un dispositif de régénération pour une cellule de mémoire à charge emmagasinée» 40 Un objet de la présente invention est de réaliser une cellule de mémoire 70 37885 2 2068822 à charge emmagasinée à fonctionnement plus rapide. Un objet de la présente invention est de réaliser une cellule de mémoire à charge emmagasinée qui utilise les capacités inter-électrodes des lignes d'adressage de la cellule pour régénérer la donnée dans la cellule. 5 D'autres objets» caractéristiques et avantages ds la présente invention rassortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente une mémoire monolithique conforme à la présente invention} 1Q La figure 2 reprisante un graphique du potentiel utilisé pour accéder aux cellules de mémoire de la mémoire monolithique représentée dans la figura 1. La figure 1 représente une mémoire dans laquelle les cellules de mémoire 10 sont accidées par des lignes de mots X0 à Xm et des lignes de bits YO 15 à Yn. Les cellules sont identiques et sont adressées identiquement dans la matrice. Comme on le montre pour la cellule de mémoire 10a, chaque cellule de mémoire est adressée par deux lignes de mots X0 et X1 et une ligne de bits YO et utilise la capacité C entre la borne de porte et la borne source * d'un transistor à effet de champ à porte isolée 12 comme élément de mémoire 20 de la cellule. Lorsque la capacité C est déchargée, un "0" binaire est en mémoire dans la cellule et lorsque la capacité C est chargée un "1" est en mémoire dans la cellule. Le transistor àeffet de champ de mémoire 12 est adressé par deux trana» istors à effet de champ d'adressage 14 et 18. Le transistor à effet de champ 25 (FET) 14 connectant la porte du FET '32 à le ligne de bits Y0 et à le ligne de mots XO est le transistor à effet da champ d'écriture pour la cellule de mémoire alors que le transistor à effet de champ 16 couplant le drain du transistor à effet de champ 12 à la ligne de bits Y0 et la ligne de mots X1 et le transistor à effet de champ de lecture. 30 Pendant qus la cellule n'esst pas adressée pour lecture, écriture ou régénération, les FET 14 et 1B sont maintenus non conducteurs. Cela signifie que la charge de la capacité C de la cellule de mémoire sera conservée durant un temps considérable,, puisque iss impédance ds l'état non conducteur dss * FET 14 et 16 et que les impédances porte à drain et source du dispositif 35 12 sont très élevées» Lors de l'adressage de la mâmoire pour la lecture,, l'écriture ou la régénération les décodeurs de bits et de mots correspondants 16 et 20, sont rendus conducteurs pour transférer les impulsions 1, $2, $3 et B/L à une cellule sélectée alors que les décodeurs de lignes de mots et de bits des cellules non choisies restent non conducteurs pour isoler 40 les cellules des impulsions 1, 2, $3 et B/L. La conduction et le blocage BAD 70 37885 3 2068822 des décodeurs 18 et 20 est réalisée par l'impulsion de restauration R et l'impulsion SAR. D'abord on applique l'impulsion de restauration R aux portes des FET 22 et 24 dans tous les décodeurs 18 et 20 pour charger les noeuds A et B pour polariser les transistors à effet de champ 26, 28 et 30 conduc-5 teurs aux impulsions 1, 2, et 3. Ensuite, dans les décodeurs de bits et de mots 18 et 20 des cellules non choisies, un sscond FET 32 ou 34 est rendu conducteur par l'impulsions SAR pour décharger les noeuds A et B rendant les FET 26, 28 et 30 de ces décodeurs non conducteurs aux impulsions $1, (f>2, ou $3 ce qui isole les cellules non choisies des séquences d'adressage. 10 Dans les décodeurs des cellules choisies, ici la cellule 10a, aucune impulsion SAR n'est appliquée aux portes des FET 32 et 34. Ainsi dans ces décodeurs, les transistors à effet de champ 26, 28 et 30 restent conducteurs aux impulsions 2 et 3 dans les séquences d'écriture, lecture ou régénération. Dans la séquence d'écriture, les FET 16 et 40 sont rendus conducteurs 15 par l'application simultanée des impulsions $2 et $3 pour extraire la donnée emmagasinée dans la cellule 10a pendant que le complément de la donnée à écrire dans la cellule est disposé dans la capacité CO par le circuit de commande de bits 42. Ensuite, le transistor à effet de champ d'écriture 14 est rendu conducteur par une impulsion $1 traversant le transistor à effet 20 de champ 28 provenant du circuit de commande de mots 36 de la mémoire. L'impulsion 1 rend conducteur le transistor à effet de champ d'écriture 14, ce qui connecte la porte du FET 12 à la ligne de bits Y0. Si la capacité C0 de la ligne Y0 est chargée lorsque l'impulsion 1 est appliquée à la ligne de mots XO, il y aura suffisamment de potentiel sur la ligne de bits Y0 pour 25 chargsr la capacité C à travers le FET 14 pour stocker un "1". Si la capacité C0 n'est pas chargée à ce moment, la capacité C restera non chargée conservant un "0" dans la cellule de mémoire. Le potentiel de la capacité C0 est restauré maintenant en rendant le FET 38 conducteur avec l'impulsion de restauration R. Un second cycle de 30 lecture écriture de ce type avec la donnée réelle qui doit être mise en mémoire placée sur la ligne de bits, terminera l'écriture de la donnée dans la cellule. Si un "1" doit être mis en mémoire, la ligne de bits est maintenue au potentiel de masse durant la première impulsion 3 et est maintenue à +V durant la seconde impulsion 3. Si un "0" doit être mis en mémoire, la ligne B/L est 35 maintenue à +V durant la première impulsion $3 et à la masse durant la seconde impulsion 3. Los cellules restantes connectées aux lignes de mots YO et X1 seront régénérées durant l'opération d'écriture. Après chaque cycle d'écriture, la charge de la capacité C0 est restaurée en rendant le dispositif 38 conducteur au courant provenant de l'alimentation 40 +V par l'impulsion de restauration R. 70 37885 4 2068822 Pour lire la donnée en mémoire dans la cellule de mémoire, le transistor de lecture 16 est rendu conducteur par une impulsion 2 appliquée à la ligne X1 par l'intermédiaire du décodeur de mots 20 après que la ligne YO ait été restaurée pour charger la capacité CO. Si la capacité C est chargée à ce 5 moment, le FET 12 conduira court-circuitant la ligne YO à la masse à travers les FET 16 et 12, Cela décharge la capacité de ligne au potentiel de masse et produit une impulsion sur la ligne de bits YO, Si la capacité C n'est pas chargée, le FET 12 ne conduira pas de telle sorte qu'un trajet de courant n'est pas réalisé à la masse à travers les FET 12 et 16 lorsque l'impulsion 10 2 est appliquée à la ligne de mots de lecture X1. Dans ce cas, la capacité CO n'est pas déchargée et le potentiel sur la ligne de bits YO reste substantiellement inchangé. t Simultanément à l'application de l'impulsion 2 sur la ligne X1, une impulsion 3 est appliquée au drain du transistor à effet de champ 26 rendant 15 le FÉT 40 conducteur. Lorsque le FET 40 conduit des impulsions produites sur la ligne de bits YO seront transmises à l'amplificateur de détection et de commande de bits 42, Par conséquent, si un "1" est en mémoire dans la cellule de mémoire 10a, l'impulsion produite sur la ligne de détection Y0 « lorsque la donnée Bst lue sera détectée comme étant un "I" en mémoire par 20 l'amplificateur de détection. Si un "0" est en mémoire dans la cellule 10a, l'absence de l'impulsion sur la ligne de détection Y0 lorsque la donnée est lue sera détectée comme un "0" par l'amplificateur de détection. Après, un cycle de lecture, la charge de la capacité CO est restaurée par une impulsion de restauration qui rend le FET 38 conducteur. Les cellules de mémoire 10 25 ne sont pas des bistables mais reposent sur la mémorisation de la charge dans la capacité C, Ainsi, la charge de la capacité C diminue avec le temps amenant la perte de la donnée de la cellule de mémoire si la charge n'est pas restaurée périodiquement. On réalise la restauration par un cycle de régénération. Dans ce cycle de régénération, une impulsion 2 est d'abord 3Q appliquée à la ligne d8 mots X1 rendant le FET 16 conducteur alors que la capacité de ligne CO est chargé. Si un "1" est en mémoire dans la cellule, le FET 12 sera aussi conducteur court-circuitant la capacité C0 à la masse. CBla décharge la capacité C0 et par conséquent emmagasine un "O" dans la capacité C0, ce "0" est alors ré-écrit dans la cellule de mémoire 10a par appli-35 cation d'une impulsion 1 à la ligne XÛ rendant le FET 14 conducteur et déchargeant la capacité C au potentiel de masse. En lisant successivement la donnée de la cellule et en écrivant la donnée lue de nouveau dans la cellule de cette façon, la donnée conservée dans la cellule est rendu complémentaire de la donnée de la cellule qui s'y trouvait 40 avant les cycles successifs de lecture et d'écriture. Pour ramener la donnée 70 37885 5 2068822 à sa forme vraie, un second ensemble de cycles successifs de lecture et d'écriture est réalisé. Cependant, le potentiel de la capacité CO est d'abord restauré en rendant le FET 38 conducteur avec l'impulsion de restauration R. Ensuite, le FET 1B est rendu conducteur par une impulsion $2 appliquée 5 à la ligne de bits X1, Puisqu'un "0" est maintenant en mémoire, la capacité C n'est pas chargée et par conséquent, le FET 12 sera non conducteur, laissant le potentiel sur la ligne de détection YQ à son niveau restauré. Ensuite, lorsqu'une impulsion $1 est appliquée à la ligne de mots XO et que le FET 14 est rendu conducteur, la capacité C est chargée à travers le FET 14 à 10 son niveau haut mettant un "1" en mémoire dans la cellule. On peut voir que deux cycles consécutifs de lecture écriture du type décrit restaurent la donnée dans la cellule 10a à sa valeur vraie. Si un "0" a initialement été mis en mémoire dans la cellule 10a, après deux cycles lecture/écriture, un "0", sera encore en mémoire dans la cellule. 15 Les FET 22 8t 34 et 34 et 32 forment des décodeurs. Les FET 32 et 34 sont représentés comme étant excités par l'impulsion SAR, Chacun de ces FET 32 et 34 est représentatif de tout nantire ds dispositif couplé en shunte avec lui, pour réaliser la fonction de décodage» Si l'un de ces FET est conducteur, Iss FET 26, 2S, 30 seront rendus nonjonducteurs. De cette façon 20 des lignes de bits et de mots correctes sont choisies pour des opérations de lecture, écriture et régénération. La mémoire concernée est une mémoire orientée par mot, ce qui signifie que par la sélection des lignes de mots XO et XI, un nombre de cellules placées ls long des lignes de mots X0 et X1 est accédé comme décrit pour la 25 cellule X1 mais seule l'une de ces cellules est connectée à l'amplificateur de détection et de commande de bits durant les cycles de lecture ou écriture. Toutes les cellules subissent la fonction de régénération simultanément. Dans le cas d'une fonction d'écriture la donnée en mémoire dans la cellule dépendra naturellement de la donnée atteignant les lignes de bits Y0 à Yn 30 en provenance du circuit de commando de bit 18. Tous les cii'cuits ds commande de bits 18 sont identiques à l'exception naturellement du circuit de décodage en ce que les FET de décodage 34 auront les portes couplées à das entrées différentes^ es telle sorte que las lignes de bits puissent être choisies individuellement. Ceci "est aussi vrai pour 35 les décodeurs 20, Ils sont aussi identiques excepté que les portes des FET 32 sont connectées à des entrées différantes, de telle sorte que les lignes de mots puissent être choisies individuellement0 Tous les FET sont des transistors à effet de champ à porte isolée, l'application de potentiel aux portes de l'un de ces dispositifs augmentant la 40 conduction à travers le dispositif. 70 37885 6 2068822 On a décrit ci-dessus une réalisation de l'Invention, Dans cette réalisation on peut voir que les données des cellules de mémoire 10 peuvent être régénérées en laisant la donnée sur la ligne de bits et sn la concervant dans la capacité de ligne de bits CO at en écrivant ensuite la donnée dans 5 la cellule de mémoire avec deux cycles successi-Fs lecture/écriture, la donnée emmagasinée dans la cellule est régénérée. On doit comprendre que de nombreuses modifications peuvent Être réalisées avec cette idée fondamentale sans sortir du cadre de la présente invention. Bien que l'on ait décrit dans es qui précède Gt représenté sur 1e dessin, 10 les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci» il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, ♦ sans pour autant sortir du cadre de ladite invention. 70 37885 7 2068822 REVENDICATIONS 1.« Dispositif de régénération de données pour des cellules de mémoire à charge emmagasinée, adressées par la sélection de plusieurs lignes parmi une grille de lignes d'adressage pour la matrice, pour restaurer périodique- 5 ment la donnée conservée dans la cellule de mémoire, caractérisé en ce qu'il comprend: des moyens de lecture pour lire la donnée en mémoire dans toute cellule donnée et la disposer sur l'une des lignes d'adressage de la cellulej des moyens de mémoire couplés à ladite ligne pour conserver temporaire-10 ment la donnée lue sur ladite ligne; et des moyens d'écriture pour écrirs la donnée en mémoire dans le moyen de mémoire de nouveau dans la cellule de mémoire donnée. 2,~ Dispositif selon la revendication 1 caractérisé en ce que le moyen de mémoire comprend la capacité de ligne de l'une des lignes et des moyens de 15 restauration pour restaurer la charge sur ladite capacité de ligne après un cycle de régénération consistant en la lecture de la donnée emmagasinée dans ladite cellule donnée sur la capacité de lignes et dans l'écriture de la donnée ainsi emmagasinée dans la capacité de ligne de nouveau dans ladite cellule donnée, 20 3.- Dispositif de régénération de données pour restaurer périodiquement la donnée en mémoire dans une cellule de mémoire d'une matrice orientée par mot, la cellule de mémoire ayant trois dispositifs semiconducteurs, le premier dispositif concervant la donnée sous forme d'une charge dans l'une de ses capacités inter-électrodes et les deux autres dispositifs semiconducteurs cou-25 plant ledit premier dispositif au lignes de mots et de bits pour adresser la cellule particulière, caractérisé en ce qu'il comprend: des moyens de lecture couplés aux lignes de mots pour rendre l'un desdits autres deux dispositifs semiconducteurs d'une cellule particulière conducteur afin de lire la donnée en mémoire dans toute cellule particulière sur la ligne 30 de bits pour ladite cellule particulière, des moyens de mémoire couplés aux lignes de bits pour conserver temporairement la donnée extraite de la cellule particulière des lignes de bits, et des moyens d'écriture couplés aux lignes de mots pour rendre le second 35 des deux autres dispositifs semiconducteurs conducteurs pour écrire la donnée en mémoire dans le moyen de mémoire de nouveau dans ladite cellule particulière. 70 37885 8 2068822 4.» Dispositif selon la revendication 3 caractérisé en ce que ledit moyen de mémoire comprend : la capacité de ligne des lignes de bits, et dès moyens de restauration pour restaurer la charge de ladite capacité de ligne après un cycle de régénération consistant en la lecture de la donnée en mémoire 5 dans la cellule particulière et dans l'inscription de la donnée ainsi conservée sur la capacité de lignes de nouveau dans la cellule particulière. 5.- Dispositif selon la revendication 4 caractérisé en ce qu'il comprend des moyens pour accéder les moyens de lecture, les moyens d'écriture et les moyens de restauration pour réaliser deux cycles de régénération et pour 10 restaurer la charge dans ladite capacité de ligne entre lesdits cycles de régénération. , 6.- Dispositif selon la revendication 3 caractérisé en ce que les cellules à trois dispositifs semiconducteurs comprennent: un dispositif semiconducteur conservant la donnée dans sa capacité inter-15 électrode» un second dispositif semiconducteijr pour charger et décharger la charge de la capacité inter-électrode pour écrire la donnée dans la cellule et un troisième dispositif semiconducteur pour déterminer la charge conservée dans la capacité inter-électrode pour lire la donnée conservée dans la 20 cellule de mémoire, 7.- Dispositif selon la revendicaton S caractérisé en ce que lesdits dispositifs semiconducteurs sont des transistors à effet de champ.