La présente invention concerne un procédé de synchronisation et de détection utilisable dans un système de transmission de données numériques à modulation d'amplitude et, en particulier, à modulation avec non retour à zéro (modulation Mit). Elle concerne également un synchronisateur-détecteur mettant en oeuvre le procédé de l'invention. Outre le demandeur, Monsieur J.P. Peronnet avait participé également au développement du procédé suivant l'invention et des moyens permettant de le mettre en oeuvre. Comme on le sait, dans un système de transmission de données numériques, la synchronisation, à la réception, consiste, en bande de base, à estimer les instants de transition du signal numérique reçu pour fournir une base de temps ;et la détection consiste à récupérer, à laide de cette base de temps, l'information transmise, c'est à dire à décider les différents états de la modulation. Ces opérations de synchronisation et de détection sont délicates car le signal modulé reçu est bruité et gigué. Dans des procédés de synchronisation et de détection actuellement connus, on utilise des synchronisateurs à- seuil. Un synchronisateur à seuil comporte, en général, un organe de décision ferme fournissant les instants de passage du signal reçu à- une seuil judicieusement choisi. Derrière cet organe de décision, il est prévu un organe du genre différentiateur qui fournit des impulsions se reproduisant au rythme de la modulation et en phase avec elle. Ces impulsions forment la base de temps propre au signal reçu. Les organes précédents sont associés à des filtres adaptés, au nombre de deux pour un signal numérique binaire, qui sont formés de circuits intégrateurs ou accumulateurs. Les sorties de ces filtres sont alors comparées pour fournir la meilleure décision.Ces procédés ont pour inconvénient d'être très vulnérable au bruit. De plus, l'estimation de la phase du signal reçu n'est satisfaisante que si elle se base sur un grand nombre de passages au seuil. L'acquisition de la phase est donc très lente et, par conséquent, un tel procédé manque tout à fait de l'agilité nécessaire pour suivre des évolutions rapides de la phase, comme cela se produit en présence de gigue. Dans d'autres procédés de synchronisation et de détection connus, on utilise un synchronisateur harmonique qui comporte, en général, un filtre nonlinéaire à large bande fournissant plusieurs composantes spectrales harmoniques de la fréquence de la modulation utilisée pour la transmission numérique. Une fréquence harmonique précise, habituellement l'harmonique 2, est ensuite récupérée à l'aide d'un filtre à bande étroite souvent réalisé sous la forme d'une boucle à verrouillage de phase. Comme dans les procédés déjà mentionnés, la détection proprement dite est effectuée à l'aide de filtres adaptés. Ces procédés ont de mauvaises performances pour une transmission vérifiant le premier critère de Nyquist, ainsi que pour une transmission en présence de gigue aléatoire. Dans d'autres procédés de synchronisation et de détection connus, on utilise un synchronisateur à corrélation dont le principe consiste à faire plusieurs hypothèses distinctes sur la phase et à ne retenir que celle qui conduit à la corrélation la plus forte avec le signal reçu. Des synchronisateurs à corrélation sont par exemple décrits dans l'ouvrage "Telecommunication Systems Engineering", édité par Lindsey & Simon, dans les chapitres "The Digital Transition Tracking Loop (DTTL)", pp. 442-457-et "The Early-Late Gate Symbol Synchronizer and a Comparison of Several Synchronizer Configurations", pp. 458-465. Dans le synchronisateur du type DTTL, mentionné ci-dessus, le signal est traité dans deux branches parallèles en relation de phase constante. Une branche en phase estime la polarité des transitions du signal reçu. L'autre branche en quadrature estime le degré de déphasage, c'est à dire la désynchronisation. Chaque branche comporte un intégrateur ou un accumulateur dont la sortie est échantillonné tous les symboles. La branche en phase comprend aussi un limiteur pour les décisions - 1 et un détecteur de transitions, alors que la branche en quadrature introduit un retard. Le produit des signaux de sortie des deux branches constitue le signal d'erreur.Ce signal d'erreur est filtré de façon linéaire et le signal de sortie du filtre commande la fréquence instantanée d'un oscillateur commandé par la tension ou 0.C.T. qui sert de base de temps. Comme dans les procédés déjà mentionnés, ce synchronisateur est associé à des filtres-adaptés pour l'opération de détection. En pratique, les synchronisateurs à corrélation ont l'inconvénient de nécessiter un temps d'acquisition relativement grand, proportionnel au nombre d'hypothèses avancées, et sont donc tout à fait incapables de suivre des variations rapides de la phase. De plus, la synchronisation n'est fournie que tous les k symboles, avec k supérieur à 1, alors que, dans nombre d'applications, on souhaite avoir une estimation permanente de la phase. Suivant une caractéristique de la présente invention, il est prévu un procédé de synchronisation et de détection de données numériques à modulation d'amplitude NRZ, dans lequel il est procédé à une comparaison entre un signal reçu échantillonné et une valeur prévue de l'amplitude de l'échantillon reçu, les instants d'échantillonnage étant déterminés par un oscillateur à phase variable commandable, dont la fréquence est égale à un multiple du rythme des données numériques, le résultat de la comparaison étant une valeur d'innovation, dans lequel de plus, la valeur d'innovation est multipliée par trois valeurs de gain de manière à ce que la multiplication de la valeur d'innovation par par la première valeur de gain donne une estimation de la variation du déphasage courant entre la phase du signal reçu et celle de l'oscillateur d'échantillonnage, la multiplication de la valeur d'innovation par la seconde valeur de gain donne, après intégration, une estimation du déphasage initial entre phase du signal reçu eut la phase initiale de l'oscillateur, et la multiplication de la valeur d'innovation par la troisième valeur de gain donne une estimation de la variation d'amplitude entre l'amplitude échantillonnée d'un processus lié au signal reçu et l'amplitude de sa valeur prévue1 l'estimation de ladite variation d'amplitude étant filtrée, par intégration, pour donner l'estimation de l'amplitude échantillonnée qui est transmise à un détecteur de signe, ltestimation du déphasage initial étant réduit de la valeur accumulée du signal de commande de décalage appliqué audit oscillateur pour réduire le déphasage initial afin d'obtenir le signal de commande à chaque échantillon, la valeur accumulée du signal de commande de décalage étant additionnée à une valeur accumulée d'intervalles de temps locaux entre échantillons, ladite valeur accumulée d'intervalles de temps locaux étant remise à zéro à chaque début de période de symbole, afin d'obtenir la valeur du temps futur d'échantillonnage, à laquelle on retranche l'estimation du déphasage courant pour obtenir une valeur de prévision qui, quand elle se trouve entre deux valeurs prédéterminées, indique un changement de symbole à l'instant d'échantillonnage suivant, ladite valeur de prévision étant utilisée pour, à l'instant d'échantillonnage suivant, remettre à zéro l'estimation antérieure de l'amplitude échantillonnée du processus lié au signal reçu, l'estimation antérieure de l'amplitude échantillonnée du processus lié au signal reçu et la valeur accumulée d'intervalles de temps locaux diminuée de l'estimation du déphasage initial étant utilisées, d'une part, pour obtenir la valeur prévue de l'amplitude de ltéchantillon reçu et, d'autre part, pour obtenir les trois futures valeurs de gain, ladite valeur de prévision étant encore utilisée pour modifier les trois valeurs de gain futur. Suivant une autre caractéristique, ladite valeur de prévision est utilisée pour réinitialiser les trois valeurs de gain. Suivant une autre caractéristique, ladite valeur de prévision est utilisée pour réinitialiser ledit détecteur de signe. Suivant une autre caractéristique, les circuits de calcul de gain et de filtrage utilisés pour mettre en oeuvre le procédé de l'invention constituent un comparateur de phase non linéaire, dont les caractéristiques de non linéarité sont variables dans le temps. Les caractéristiques de la présente invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'un exemple de réalisation, ladite description étant faite en relation avec les dessins, joints, parmi lesquels: la Fig. 1 est le bloc diagramme d'un synchronisateur-détecteur fonctionnant suivant le procédé de l'invention, les Figs. 2a à 2i montrent les représentations symboliques des circuits fonctionnels utilisés dans les différents circuits du synchronisateur-détecteur de la Fig. 1, la Fig. 3 est le schéma d'un circuit non linéaire de calcul de gains utilisé dans le synchronisateur de la Fig. 1, la Fig. 4 est le schéma d'un circuit de filtrage numérique utilisé dans le synchronisateur de la Fig. 1, la Fig. 5 est le schéma d'un générateur de signal utilisé dans le synchronisateur-détecteur de la Fig. 1, la Fig. 6 est le schéma du détecteur de la Fig. 1, et les Figs, 7a à 7c représentent des formes d'onde de signal pour illustrer le fonctionnement du synchronisateur de la Fig. 1 et, donc, le procédé de synchronisation suivant l'invention. A la Fig. 1, la borne 1, à laquelle est reçu le signal numérique à modulation d'amplitude à démoduler, est reliée à l'entrée de signal d'un échantillonneur 2 dont la sortie est reliée à la première entrée d'un circuit soustracteur 3. La sortie du circuit soustracteur 3 est reliée en parallèle aux premières entrées de trois circuits multiplieurs -4 à 6 dont les sorties sont respectivement reliées aux trois entrées d'un circuit de filtrage numérique 7 par trois fils 8 à 10. Le circuit 7 comporte 5 sorties 11 à 15. La sortie 11 est reliée à l'entrée de signal d'un détecteur 16 dont la sortie délivre à la borne 17 le signal démodulé.La sortie 12 du circuit 7 est reliée à l'entrée de commande d'un oscillateur 18 ou OCT dont la fréquence est commandée par la tension appliquée à son entrée de commande et dont la sortie délivre les impulsions d'horloge à l'entrée d'horloge de l'échantillonneur 2. La sortie 13 du circuit 7 est reliée, d'une part, à l'entrée 13 d'un circuit non linéaire 19 de calcul de gain et, d'autre part, à l'entrée 13 d'un générateur de signal 20. La sortie 14 du circuit 7 est reliée, d'une part, à l'entrée 14 du circuit 19 et, d'autre part, à l'entrée 14 du générateur 20. Enfin, la sortie 15 du circuit 7 est reliée, d'une part, à l'entrée 15 du circuit 19 et, d'autre part, à une entrée de commande 15 du détecteur 16. La sortie du générateur 20 est reliée à la seconde entrée du circuit soustracteur 3.Le circuit 19 comporte trois sorties 21 à 23 qui sont respectivement reliées aux secondes entrées des circuits multiplieurs 4 à 6. Avant de décrire en détail chacun des circuits de la Fig. 1, on va, en relation avec les Figs. 2a à 2i, définir les représentations symboliques des circuits fonctionnels qui y sont utilisées. La Fig. 2a montre un additionneur représenté par un carré, dans lequel est inscrit le signe +, qui comporte deux entrées marquées a et b et une sortie marquée c, et qui effectue l'opé- ration algébrique c = a + b, où a, b et c sont les valeurs des signaux appliqués respectivement à a et b et délivré par c. D'une manière analogue, la Fig. 2b montre un soustracteur représenté par un carré, dans lequel est inscrit le signe -, qui comporte deux entrées marquées a et b et une sortie marquée c, et qui effectue l'opération algébrique c = a - b.La Fig. 2c montre un multiplieur simple représenté par un carré, dans lequel est inscrit le signe X, qui comporte deux entrées marquées a- et b et une sortie marquée c, et qui effectue l'opération algébrique c = a X b. La Fig. 2d montre un diviseur représenté par un carré, dans lequel est inscrit le signe ./., qui comporte deux entrées marquées a et b et une sortie marquée c, et qui effectue l'opération algébrique c = a/b. La Fig. 2e montre un circuit multiplieur-accumulateur représenté par un rectangle, dans lequel est inscrit NA, qui comporte sur un grand côté deux entrées marquées al et a2, sur un petit côté deux entrées bl et b2, et une sortie marquée c, et qui effectue l'opération algébrique c = (a1 X b1) + (a2 X b2) La Fig. 2f montre un commutateur représenté par un carré, dans lequel est figuré un contact électrique, qui comporte deux entrées marquées a et b, une sortie marquée c et une entrée de commande marquée zj et qui effectue l'opération suivante:: a = c si T/k 4 p b = c si O Q p La Fig. 2g montre une mémoire élémentaire représentée par un cercle qui comporte une entrée d'écriture marquée e et une sortie de lecture marquée s et qui fonctionne comme une mémoire vive. La Fig. 2h montre une autre mémoire élémentaire représentée par un cercle qui comporte une sortie de lecture marquée s et qui fonctionne comme une mémoire morte, la quantité délivrée à chaque lecture étant, en pratique, repérée par une référence alphabétique inscrite à l'intérieur du cercle. La Fig. 2i montre un circuit de décision représenté par un rectangle, dans lequel est classiquement figurée une transition de -1 à +1, qui comporte une entrée de signal marquée e et une sortie marquée s, et qui délivre une valeur +1 ou -1 selon le signe du signal appliqué à son entrée. On notera que le soustracteur 3 est un circuit du type montré à la Fig. 2b et que les multiplieurs 4 à 6 sont du type montré à la Fig. 3c. L'échantillonneur 2 reçoit de la borne 1 un signal y(t) de la forme de celui qui est montré à la Fig. 7a il reçoit également de l'oscillateur 18 des impulsions de commande aux temps ... tn-2, tn-1, tn, tn+1 .... En conséquence, il délivre à l'entrée a du soustracteur 3 les échantillons ... yn-1, yn, yn+1 ... L'échantillonneur 2 peut être un circuit classique. Le générateur 20 délivre à l'entrée b du soustracteur 3 les signaux #n-2, #n-1, #n, #n+1 ... aux instants d'échantillonnage correspondants. On verra dans la suite comment sont engendrés les signaux #i. Toutefois, on peut dès à présent indiquer que les signaux y.i sont les signaux prédits par les circuits du synchronisateur-détecteur de la Fig. 1 aux instants d'échantillonnage i. D'une manière évidente, le soustracteur 3 délivre à sa sortie c les différences entre les signaux yi et Yi, c'est à dire les signaux d'erreur qui représentent ce qu'il est convenu d'appeler dans la suite les signaux d'innovation ou plus simplement l'innovation. Dans le filtre 7, l'entrée 8 est reliée à l'entrée a d'un additionneur 24 dont la sortie c est reliée à la sortie 15 de 7 et dont l'entrée b est reliée à la sortie c d'un soustracteur 25. Le soustracteur 25 a sa sortie c également reliée à la sortie 14 de 7, son entrée a reliée à la sortie d'un additionneur 26 et son entrée b reliée à la sortie d'un additionneur 27. L'additionneur 26 a son entrée a reliée à la sortie d'un additionneur 28 et son entrée b reliée à la sortie d'un additionneur 29. L'additionneur 27 a son entrée a reliée à la sortie d'une mémoire vive 30 dont l'entrée d'écriture est reliée à la sortie de 27, et son entrée b reliée à l'entrée 9 de 7. L'additionneur 28 a son entrée b reliée à la sortie d'une mémoire vive 31 dont l'entrée d'écriture est reliée à la sortie de 28, et son entrée a reliée à la sortie d'une mémoire morte 32. L'additionneur 29 a son entrée a reliée à la sortie d'un circuit convertisseur 33 et son entrée b reliée à la sortie d'une mémoire vive 34 dont l'entrée est reliée à la sortie de 29. L'entrée du circuit 33 est reliée à la sortie d'un soustracteur 35 dont l'entrée b est reliée à la sortie de la mémoire 34 et dont l'entrée a est reliée à la sortie de l'additionneur 27. La sortie du circuit 33 est également reliée à la sortie 12 de 7. L'entrée 10 du filtre 7 est reliée à l'entrée a d'un additionneur 36 dont la sortie est reliée à la sortie 11 de 7 et dont l'entrée b est reliée à la sortie c d'un commutateur 37. Le commutateur 37 a sa sortie également reliée à la sortie 13 de 7, son entrée a reliée à la sortie d'une mémoire vive 38 dont l'entrée est reliée à la sortie de 36, et son entrée b reliée à la sortie d'une mémoire morte 39. L'entrée p du commutateur 37 est reliée à la sortie d'une mémoire vive 40 dont l'entrée est reliée à la sortie de l'additionneur 24. Dans le calculateur 19, les entrées 13 et 14 sont respectivement reliées aux deux entrées d'adressage de lecture d'une mémoire morte double 41 comportant deux sorties de données 42 et 43. La sortie 42 de 41 est reliée à l'entrée a d'un multiplieur 44 dont l'entrée b est reliée à la sortie d'une mémoire morte 45 et dont la sortie est, d'une part, reliée à l'entrée a d'un diviseur 46 et, d'autre part, à l'entrée a d'un additionneur 47. Le diviseur 46 a sa sortie reliée à la sortie 21 de 19, donc à l'entrée b du multiplieur 4, et son entrée b reliée à la sortie d'un additionneur 48, L'additionneur 47 a sa sortie reliée à l'entrée al d'un multiplieur-accumulateur 49 et son entrée b reliée à la sortie d'un multiplieur accumulateur 50. L'additionneur 48 a son entrée a reliée à la sortie de 49 et son entrée b reliée à la sortie d'une mémoire morte 51.Le multiplieur-accumulateur 49 a son entrée a2 reliée à la sortie d'un multiplieur-accuuulateur 52, son entrée bl reliée à la sortie 42 de 41 et son entrée b2 reliée à la sortie 43 de 41. La sortie du multiplieur-accumulateur 50 est encore reliée, d'une part, à l'entrée a d'un diviseur 53 et, d'autre part, à l'entrée - d'un multiplieur 54. Le diviseur 53 a son entrée b reliée à la sortie de l'additionneur 48 et sa sortie reliée, d'une part, à la sortie 22 de 19, d'autre part, à l'entrée a du multiplieur 54 et, enfin, à l'entrée b d'un multiplieur 55. La sortie 22 est, bien entendu, reliée à l'entrée b du multiplieur 5. La sortie du multiplieur-accunalateur 52 est encore reliée, d'une part, à l'entrée a d'un diviseur 55, d'autre part, à l'entrée a du multiplieur 55 et, enfin, à l'entrée a d'un multiplieur 57. Le diviseur 56 a son entrée b reliée à la sortie de l'additionneur 48 et sa sortie reliée, d'une part, à la sortie 23 de 19, reliée à l'entrée b du multiplieur 6, et, d'autre part, à l'entrée b du multiplieur 57. La sortie du multiplieur 54 est reliée à l'entrée b d'un soustracteur 58 dont l'entrée a est reliée à la sortie d'une mémoire vive 59 et dont la sortie est reliée, d'une part, à l'entrée de 59 et, d'autre part, à l'entrée a1 du multiplicateur-accumulateur 50. La sortie du multiplieur 55 est reliée à l'entrée b d'un soustracteur 60 dont l'entrée a est reliée à la sortie d'une mémoire vive 61 et dont la sortie est reliée à l'entrée a d'un commutateur 62. Le commutateur 62 a son entrée b reliée à la sortie d'une mémoire morte 63 et sa sortie reliée, d'une part, à l'entrée de la mémoire 61, d'autre part, à l'entrée a2 du multiplieur-accusulateur 50 et, enfin, à l'entrée al du multiplieur-accumulateur 52.Les entrées b1 et b2 de 50 sont respectivement reliées aux sorties 42 et 43 de 41. La sortie du multiplieur 57 est reliée à l'entrée b d'un soustracteur 64 dont l'entrée a est reliée à la sortie d'une mémoire vive 65 et dont la sortie est reliée à l'entrée a d'un commutateur 66. Le commuateur 66 a son entrée b reliée à la sortie d'une mémoire morte 67 et sa sortie reliée, d'une part, à l'entrée de la mémoire 65 et, d'autre part, à l'entrée a2 du multiplieur-accumulateur 52. Les entrées bl et b2 de 52 sont respectivement reliées aux sorties 42 et 43 de 41. Dans le générateur de signal 20, Fig. 5, l'entrée 13 est reliée à l'entrée d'un circuit de décision 68, semblable au circuit montré à la Fig. 2i, dont la sortie est reliée à l'entrée a d'un multiplieur 69. L'entrée 14 est reliée à l'entrée d'un générateur d'échantillons d'une forme d'onde prédéterminée 70 dont la sortie est reliée à l'entrée b du multiplieur 69. La sortie de 69 est reliée à l'entrée b du soustracteur 3. Dans le détecteur 16, Fig. 6, l'entrée 11 est reliée à l'entrée b d'un additionneur 71 dont l'entrée a est reliée à la sortie d'une mémoire vive 72 et dont la sortie est reliée d'une part, à l'entrée a d'un commutateur 73 et, d'autre part, à l'entrée b d'un commutateur 74. Le commutateur 73 a son entrée b reliée à la sortie d'une mémoire morte 75 et sa sortie reliée à l'entrée de la mémoire 72. Le commutateur 74 a son entrée a reliée à la sortie d'une mémoire vive 76 et sa sortie reliée à l'entrée d'un circuit de décision 77, semblable au circuit montré à la Fig. 2i. La sortie du circuit 77 est reliée, d'une part, à l'entrée de la mémoire 76 et, d'autre part, à la borne 17 qui délivre le signal démodulé. La sortie 15 du filtre 7 est reliée, en parallèle, aux entrées de commande de tous les commutateurs des circuits 19 et 16, c'est à dire les commutateurs 62 et 66 dans 19, et 73 et 74 dans 16. L'oscillateur 18, qui peut être d'une structure classique, comporte un oscillateur proprement dit dont la phase est réglée par la tension appliquée à son entrée de commande, et un circuit de mise en forme engendrant des impulsions d'échantillonnage à partir du signal fourni par l'oscillateur. Dans l'exemple de réalisation décrit, il est prévu que la tension appliquée à l'entrée de l'oscillateur 18 a une valeur numérique ce qui explique le montage, dans le filtre 7, du circuit quantificateur 33 à l'entrée duquel est appliqué un signal analogique et qui délivre un signal quantifié à la sortie 12. Selon la valeur des signaux appliqués à l'oscillateur 18, les impulsions d'échantillonnage qu'il délivre sont avancées ou retardées. Le sens des contenus de la mémoire 41 et du générateur 70 sera décrit après avoir considéré ci-dessous le principe de fonctionnement du synchronisateur-détecteur. Si l'on considère un système de communication transmettant des données dans un canal bruité et non dispersif, on peut représenter le signal reçu par: y(t) = s (t, 8, , ak) + b(t), avec t > , 0 (1) où t est le temps, # un déphasage initial, X le déphasage courant à l'instant considéré, ak la valeur d'un symbole transmis et b(t) le bruit dans le canal. Les symboles a k ont tous la même durée T. Ils sont supposés être statistiquement indépendants. Pour simplifier l'exposé, on suppose que la modulation est, comme on l'a déjà mentionné, une modulation NRZ avec deux niveaux + 1 et - 1. On suppose encore encore que le signal y(t) est en bande de base et que les caractéristiques de fréquence du canal de transmission satisfont au critère de Nyquist. Le signal reçu est échantillonné dans 2 à des instants t autour d'une n fréquence nominale qui est un harmonique de 1/T. Comme le montre la Fig. 7a qui correspond au cas due quatre échantillons par symbole, la fréquence d'échantillonnage délivrée par iroscillateur 18 peut être égale nominalement à 4/T. A la Fig. 7a, on a montré un signal reçu en phase avec ltóscillateur 18. Dans la suite les indices des échantillons et des symboles transmis seront respectivement désignés par n et k. Si l'on considère-un signal fictif #(t) qui serait le signal reçu sans gigue et en phase avec stt) à l'instant initial t = o, s(t) étant le signal de la Fig. 7a, il apparait que e est la difference entre la phase du signal fictif #(t) et la phase de l'oscillateur 18. Cette différence de phase initiale n'est évidemment pas connue, mais elle est constante.Donc, on a: n+1 n en (2) On appelle Ân la différence de phase entre la phase de s(t) et celle de l'oscillateur 18 à l'instant t et v 1 la gigue, ces deux grandeurs étant n n-i reliées par la relation: n+î #n +Vn (3) Comme on le sait, la gigue de phase peut avoir plusieurs origines: les instabilités des oscillateurs à la fois à l'émission et à la réception, la composante purement aléatoire du décalage Doppler dans une liaison spatiale entre un-satellite et une station au sol en mouvement relatif, la vitesse non constante d'une bande magnétique sur laquelle les données numériques sont enregistrées, etc. On suppose que les valeurs de gigue v sont non corrélées, n ont une valeur moyenne nulle et une variance qv du point de vue statistique. Si 1 on considère le processus aléatoire x défini par l'équation suivante: n xn+1 = (1 - f) xn + f wn (4) où wn est une suite de variables aléatoires, statistiquement indépendantes, à distribution gaussienne et ayant une moyenne nulle et une variance Dans l'équation (4), f est une fonction logique qui prend la valeur 0 ou 1, dans les conditions suivantes: - si x et x 1 correspondent à des échantillons appartenant au n n+i même symbole, on a: f = 0 xn+1 = xn - si xn et xn+1 correspondent à des échantillons appartenant à des symboles différents, on a: f = 1 xn+i w n Ainsi, f = 1, si, entre les instants tn et tn+1, on a un instant de transition, c'est à dire un instant de passage d'un symbole au suivant. Dans les autres cas, f = 0. Bien entendu, la valeur de f dépend de, la valeur de n.Mais elle dépend également du déphasage du signal reçu au temps tn. Cela est illustré aux Figs. 7b et 7c, où, dans la première courbe, on voit que, comme il y a une transition entre tn et tn+1, f = 1 à l'instant tn+1, et, dans la seconde courbe, dû à une forte gigue, comme il n'y a pas de transition entre tn et tn+1, f = 0. On peut résumer ce qui précède dans la formule suivante: f (#n, n) = si, entre tn et tn+1, il y a un instant de transition possible avec une gigue égale à n - #n (5) dans le cas contraire. Les données binaires que l'on cherche à détecter sont représentées par le signe de x. On a donc: ak = #n = signe de xn avec pk + 1 # n Il en résulte que l'on peut écrire: avec où n/p est le plus grand entier inférieur ou égal à n/p, et bn est le bruit additif d'observation, tandis que # indique la forme d'onde du signal. En ce qui concerne cette forme d'onde, on suppose que sa valeur est nulle à l'extérieur de l'intervalle (0, T), mais on ne fait aucune hypothèse sur sa forme proprement dite dans cet intervalle, laquelle peut être rectangulaire, sinusoïdale, etc. On suppose encore que les dérivées de la fonction 9 existent. Il résulte de ce qui précède que la formulation en variables d'état du problème à résoudre pour la synchronisation et la détection correspond à l'ensemble des formules (2Y, (3), (4) et (7) ci-dessus. Pour résoudre ce problème, on va utiliser la théorie du filtrage non linéaire basé sur le critère de l'erreur quadratique minimale. On sait que, suivant cette théorie, une approche globale du problème consiste à résoudre l'équation de Kushner dont la solution est la densité de probabilité "a posteriori" du vecteur état. Cette approche a été utiliséé pour estimer la gigue et les données, comme il est décrit dans l'article intitulé "PCM Bit-synchronization and Detection by Non-linear Filter Theory" par G.M. Lee etJ.J. Komo, paru dans la revue-"IEEE Transactions on Communication Technology", Vol. IT-23, N l, pp. 117-126, janvier 1977. En quantifiant l'espace d'état, le problème est transformé en un test d'un nombre fini d'hypothèses.Cela est équivalent à l'utilisation d'une approximation aux différences finies pour résoudre l'équation aux dérivées partielles stochastique sur la densité "a posteriori". Le schéma d'estimation est globalement quasi-optimal, mais la complexité de la mise en oeuvre augmente avec le nombre des niveaux de quantification. Suivant l'invention, pour résoudre le problème énoncé plus haut, on a développé un algorithme récursif adaptatif quasi-optimal qui permet de calculer 11 espérance mathématique du vecteur d'état conditionnellement à toutes les observations passées. Une approche similaire a déjà été suivie dans d'autres applications, par exemple comme il a été décrit dans le texte de la communication intitulée "Synchronisation d'un signal numérique par. filtrage non linéaire récursif" par P.R. Hirschler et J-P Péronnet, publiée dans "Les Actes du 6ème colloque sur-le traitement du signal et ses applications", pages 91/1 à 91/6, Nice, 1977. En partant de la formulation indiquée plus haut, soit X le vecteur d'état à trois dimensions: # X = ### et h la fonction d'observation non linéaire, c'est à dire: h(Xn,n) = A en #(#n,n) (9) On introduit le vecteur H des dérivées partielles, soit: &alpha;h &alpha;h &alpha;h H = () = (O H2 H3) &alpha;# &alpha;# &alpha;x A noter que suivant l'équation (2) H1 est nul. &alpha;n &alpha;n ssn Vn = #&alpha;n &alpha;n + qv ssn# ssn ssn &gamma;n et ne dépend que des trois coefficients &alpha;, ss et Avant de donner les formules de récurrence sur les coefficients de covariance, on va considérer le gain vectoriel du filtre Kn, dont les composantes Kn1, Kn2 et Kn3 se déduisent de &alpha;n, ssn et #n par un calcul simple. Si l'on définit les variables intermédiaires suivantes: An = &alpha;nHn2 + ssnHn3 (14) Bn = ssnHn2 + &gamma;nHn3 (15) Dn = AnHn2 + BnHn3 + qn (16) où qn est dèfini par: qn = qv(Hn2)2 + qb (17) où qv est la variance de la gigue, comme on l'a vu ci-dessus, les composantes du gain K sont données par les formules suivantes: A K1 n (18) n D n An + qvHn2 Kn2 = (19) n B Dn Kn3 = (20) Dn Le développement des équation en temps discret du filtre de Kalman généralisé, comme l'indique l'ouvrage "Stochastic Processes and Filtering Theory" par A.H.Jaswinski, publié par "Academic Press" en 1970, conduit pour le calcul de #n et définis comme suit: #n = E #Xn \ yj, j#n# Vn = E #(Xn - #n) (Xn - #n)* #yj, j Än+1 = #n + Kn+1 2 #n+1 (11) #n+1 = [1 - f(#n,n)] #n + Kn+1 3 #n+1 (12) où l'innovation ou pseudo-innovation # est donnée par la formule n = yn - A. #(#n-1,n) . signe de [1 - f(#n-1,n-1)] (13) Des calculs montrent que la matrice de covariance V est de la forme: On peut maintenant obtenir les formules de récurrence des coefficients de covariance, -c'est à dire: &alpha;n+1 = &alpha;n - Kn1An (21) - Kn1Bn. . . . si f(#n,n) = 0 (22) rn+1 = . . . si f(#n,n) f Ô (22') #n+1 = qw . . . . si f(#n,n) # 0 (23') Il apparaît que, connaissant les valeurs de #n-1, #n-1, #n-1, &alpha;n, ssn, #n on peut:: - par les formules (14), (15) et (16), calculer les variables intermé diaires An, Bn et Dn, ce qui s'effectue dans le circuit de calcul de la Fig. 3, - par les formules (18), (19) et (20), calculer les gains Kn1, Kn2 et Kn3, ce qui s'effectue encore dans le circuit de calcul de la Fig. 3, - par les formules (10), (11) et (12), calculer les nouvelles valeurs de # , #n et #n, ce qui s'effectue dans le filtre de la Fig. 4, - par les formules (21), (22-22') et (23-23'), calculer les coefficients &alpha;n+1, ssn+1 et &gamma;n+1, ce qui s'effectue dans le circuit de calcul de la Fig. 3. On va supposer tout d'abord, que l'on connatt, à la réception, la forme d'onde du signal #(#n,n). On charge la mémoire morte 41 avec deux tables de valeurs qui doivent représenter les dérivés partielles H- et H3, dont les valeurs sont respectivement délivrées aux sorties 42 et 43. Les entrées de la mémoire 41 sont les valeurs #n n-1, qui représente la valeur prévue de #n d'après la valeur déterminée de x 1 et t 1 - Q # qui représente une valeur estimée de l'argument des fonctions calculées, ces valeurs étant respectivement appliquées en 13 et 14.Il doit être bien entendu que, si la forme d'onde est celle de la Fig. 7a et que l'on prévoit quatre échantillons par symbole, on aura par symbole quatre valeurs tn+1 = #n dont chancune peut varier d'un symbole à un autre. La valeur tn+1 est obtenue à la sortie de l'additionneur 26 du filtre 7. La mémoire morte 32 contient la valeur T/k, c'est à dire dans le cas de la courbe de la Fig. 7a la valeur T/4. T'additionneur 28 délivre donc la valeur nT/k (modulo T). L'additionneur 26 somme cette valeur nT/k et la valeur indiquée à la sortie de l'additionneur 29, soit #1n di, dont on verra la signification exacte plus loin, mais dont on sait qu'elle est voisine de #n. A noter encore que si l'on soustrait les relations (10) et (11), il vient #n+1 - #n+1 = (Kn+11 - Kn+12) #n+1 (24) Dans le circuit de calcul 19, Fig. 3, on va, pour décrire le fonctionnement, admettre que les entrées a1 et a2 du multiplieur-accumulateur 50 reçoivent respectivement les valeurs &alpha;;n et , et que les entrées a1 et a2 du multiplieur-accumulateur 52 reçoivent respectivement les valeurs t et n Donc la sortie de 50 délivre la valeur A n suivant la formule (14) et la sortie de 52 délivre la valeur B n suivant la formule (15). Dans la mémoire 45 est inscrite qv, donc la sortie du multiplieur 44 délivre la valeur q H2. La sortie de l'additionneur 47 délivre la valeur A + q H2. La sortie du multiplieur-accumulateur 49 délivre la valeur n vn (An + qvHn2)Hn2 + BnHn3. Dans la mémoire 51 est inscrite la valeur de qb, donc, conformément aux formules (16) et (17), l'additionneur 48 délivre la valeur Dn. Conformément aux formules (18), (19) et (24) le diviseur 46 délivre la valeur de gain Kn2 - K1. Conformément à la formule (18), le diviseur 53 délivre la valeur de gain Kn1 et, conformément à la formule (20), le diviseur 56 délivre la valeur de gain Kn3. En admettant que le soustracteur 3 délivre l'innovation An on voit que le multiplieur 4 délivre, suivant l'équation (24) l'estimation de la gigue #n+1 - #n+1. La sortie de l'additionneur 27, qui procède en relation avec la mémoire 30 à une accumulation, délivre l'estimation #n du décalage initial. De même, tant que la fonction f(#n,n) n'est pas égale à 1, l'additioneur 36 délivre la valeur accumulée #n et, dans le cas contraire, la mémoire 39 contenant une valeur nulle, il délivre la valeur K3 , ce qui est conforme à la formule (12). Par ailleurs, le commutateur 37 délivre la valeur #n/n-1 qui est transmise à-l'entrée 13 de la mémoire 41, Fig. 3, et à l'entrée du circuit 68, Fig. 5. La sortie de l'additionneur 36 délivre la valeur x à une entrée de l'additionneur n 71, Fig. 6. Admettant, comme mentionné ci-dessus, que l'additionneur 29 délivre la valeur n d., le soustracteur 35 retranche cette valeur de la valeur 8n. La il différence obtenue est quantifiée dans le circuit 33 qui délivre la valeur dn. Cette valeur d correspond à une correction quantifiée du décalage qui est n appliquée à l'entrée de commande de l'oscillateur 18, où elle agit pour réduire le décalage courant. D'autre part, la valeur d est ajoutée, dans 29, à n l'ancienne valeur #1@ di. Donc, la sortie de 29 applique la somme des signaux de décalage, qui, sauf dans la période initiale de fonctionnement, a normalement une valeur voisine de en La somme #1n di est ajoutée, dans 26, à la valeur délivrée par l'additionneur 26, pour obtenir la valeur tn 1. Le soustracteur 25 délivre la différence tn+1 - #n. On observera que la fonction f(#n,n) est égale à 1, si la valeur tn+1 - #n est, par exemple, comprise entre O et T/k, c'est donc qu'on estime qu'il y a un instant de transition possible entre le dernier échantillon d'un symbole et le premier du suivant, l'échantillon observé étant supposé etre précisément le premier échantillon d'un symbole. En cas de déphasage faible ou nul, on a le cas de la Fig. 7b. Quand la gigue devient importante, comme le montre la Fig. 7c, la différence tn+1 - #n peut ne devenir comprise entre O et TA qu'entre le premier et le second échantillon d'un symbole. Chaque fois que tn+1 - i est compris entre O et T4, les commutateurs 62 et 66 ont leurs contacts respectifs reliés à la sortie de la mémoire 63, laquelle contient une valeur nulle conformément à la formule (22'), et à la sortie de la mémoire 67,laquelle contient la valeur qw conformément à la formule (23'). Mais, c'est quand sur 1'intervalle de temps (tn+1, tn+2) tn+1 - #n a été compris entre O et T4, que le commutateur 37 a son contact relié à la sortie de la mémoire 39, laquelle contient une valeur nulle, c'est à dire un instant qui suit celui où les autres commutateurs sont commutés à leurs entrées b. Dans le circuit de calcul 19, Fig. 3, le multiplieur 54 délivre la valeur Kn1An qui est soustraite de &alpha;n, dans 58, pour donner &alpha;n+1 suivant la formule (21). Le multiplieur 55 délivre la valeur B qui est soustraite de ssn, dans 60, pour donner à l'entrée a de 62 la valeur ssn+1 suivant la formule (22). Le multiplieur 57 délivre la valeur pnBn qui est soustraite de #n, dans 64, pour donner à l'entrée a de 66 la valeur #n+1 suivant la formule (23). -Dans le générateur 20 de la Fig. 5, le circuit 70, qui est une mémoire, contient une table de valeurs correspondante aux ordonnées de la fonction # de la formule (8). Donc, quand circuit 70 reçoit de 14 la valeur t ~ il délivre un échantillon correspondant à #(tn+1 - #n). Par ailleurs, le détecteur de signe 68 reçoit la valeur #n/n-1 et, selon le signe de cette valeur délivre +1 ou - 1. Donc, le multiplieur 69 délivre à sa sortie un échantillon positif ou négatif qui doit être comparé avec l'échantillon de signal reçu qui va être délivré par 2 au prochain instant d'échantillonnage déterminé par l'oscillateur 18. A titre d'exemple, quand l'oscillateur 12 a rattrapé son éventuel déphasage initial, s'il n'y a pas de gigue et que le prochain échantillon n'est pas le premier d'un. symbole, le multiplieur 69 délivre normalement un échantillon voisin de l'échantillon du signal reçu. Dans le détecteur 16 de la Fig, 6, sauf aux instants-de transition, étant donné l'état du commutateur 73, la mémoire 72 accumule les valeurs successives de x qui, ajoutées à la dernière valeur reçue, sont présentent n à la sortie de l'additionneur 71+ mais ne sont transmises au détecteur de niveau 77 qu'à chaque instant de transition déterminé par la valeur de l'entrée 15 qui commute 74. Donc, entre deux instants de transition, la valeur de sortie de 77, soit +1 ou -1, est conservée par l'intermédiaire de la mémoire 76. A chaque instant de transition, la mémoire 72 est remise à zéro par le commutateur 73, car la mémoire 75 contient une valeur nulle. Il faut bien comprendre que les valeurs des tables introduites dans la mémoire double 41 sont, en principe, des valeurs que l'on détermine en fonction de l'allure de la fonction 4, puisqu'il s'agit de dérivées partielles de cette fonction. Toutefois, ces valeurs peuvent être ensuite ajustées, au cours de périodes d'essais, pour améliorer le fonctionnement du synchronisateur détecteur. Il en est de même des valeurs q qv, qw et On pourra noter que le soustracteur 3 et le circuit de calcul 19 forment, avec les multiplieurs 4 à 6, un ensemble fonctionnel qui délivre à l'oscillateur 18 et au générateur 20 des signaux de correction d'erreurs, c'est à dire que cet ensemble fonctionnel se comporte comme un comparateur de phase dans un système classique à boucle de verrouillage de phase.Les caractéristiques de fonctionnement du comparateur de phase du synchronisateur-détecteur de l'invention sont non linéaires, mais de plus, elles sont variables dans le temps, comme le montrent les équations mentionnées plus haut. On doit également comprendre que les diverses opérations de calcul prévues dans les circuits du synchronisateur-détecteur sont effectuées de préférence en temps partage, suivant les techniques de calcul modernes. Des simulations slAivant la méthode de Monte Carlo du comportement transitoire du synchronisateur-détecteur ont été effectuées. Elles montrent que, dans le cas d'un rapport signal à bruit de 4 dB, la synchronisation est établie après 14 transitions, quand il n'y a pas de gigue, et après 18 transitions, quand il y a de la gigue. Dans le cas d'un rapport signal à bruit de O dB, en absence de gigue, les simulations montrent que la synchranisation s'établirait après 37 transitions, en moyenne. REVENDICATIONS 1) Procédé de synchronisation et de détection de données numériques à modulation d'amplitude NRZ, dans lequel il est procédé à une comparaison entre un signal reçu échantillonné et une valeur prévue de l'amplitude de l'échantillon reçu, les instants d'échantillonnage étant déterminés par un oscillateur à phase variable commandable, dont la fréquence est égale à un multiple du rythme des données numériques, lerésultat de la comparaison étant une valeur d'innovation, caractérisé en ce que la valeur d'innovation est multipliée par trois valeurs de gain de manière à ce que la multiplication de la valeur d'innovation par la première valeur de gain donne une estimation de la variation du déphasage courant entre la phase du signal reçu et celle de l'oscillateur d'échantillonnage, la multiplication de la valeur d'innovation par la seconde valeur de gain donne, après intégration, une estimation du déphasage initial entre la phase du signal reçu et la phase initiale de l'oscillateur, et la multiplication de la valeur d'innovation par la troisième valeur de gain donne une estimation de la variation d'amplitude entre l'amplitude échantillonnée d'un processus lié au signal reçu et l'amplitude de sa valeur prévue, l'estimation de ladite variation d'amplitude étant filtrée, par intégration, pour donner l'estimation de l'amplitude échantillonnée qui est transmise à un détecteur de signe, l'estimation du déphasage initial étant réduit de la valeur accumulée du signal de commande de décalage appliqué audit oscillateur pour réduire le déphasage initial afin d'obtenir le signal de commande à chaque échantillon, la valeur accumulée du signal de commande de décalage étant additionnée à une valeur accumulée d'intervalles de temps locaux entre échantillons, ladite valeur accumulée d'intervalles de temps locaux étant remise à zéro à chaque début de période de symbole, afin d'obtenir la valeur du temps futur d'échantillonnage, à laquelle on retranche l'estimation du déphasage courant pour obtenir une valeur de prévision qui, quand elle se trouve entre deux valeurs prédéterminées, indique un changement de symbole à l'instant d'échantillonnage suivant, ladite valeur de prévision étant utilisée pour, à l'instant d'échantillonnage suivant,remettre à zéro l'estimation antérieure de l'amplitude échantillonnée du processus lié au signal reçu, l'estimation antérieure de l'amplitude échantillonnée du processus lié au signal reçu et la valeur accumulée d'intervalles de temps locaux diminuée de l'estimation du déphasage initial étant utilisées, d'une part, pour obtenir la valeur prévue de l'amplitude de l'échantillon reçu et, d'autre part, pour obtenir les trois futures valeurs de gain, ladite valeur de prévision étant encore utilisée pour modifier les trois valeurs de gain futur. 25 Procédé suivant la revendication 1, caractérisé en ce que ladite valeur de prévision est utilisée pour réinitialiser les trois valeurs de gain. 35 Procédé suivant la revendication 1 ou 2, caractérisé en ce que ladite valeur de prévision est utilisée pour réinitialiser ledit détecteur de signe. 4) Circuits de calcul de gain et de filtrage utilisés pour mettre en oeuvre le procédé suivant l'une des revendications 1 à 3, caractérisés en ce qu'ils constituent un comparateur de phase non linéaire, dont les caractéristiques de non linéarité sont variables dans le temps.