La présents invention concerne des registres à décalage à l'état solide. Plus particulièrement, elle concerne un registre à décalage à circuit intégré à transistor à effet de champ sous forme simplifiée qui peut être plus petit que les registres à décalage à transistor à effet de champ classiques, et qui 5 est par conséquent particulièrement bien adapté aux applications des mémoires à grande capacité. Un circuit d'emmagasinage pour registre à décalage à transistor à effet de champ peut utiliser deux transistors à effet de champ désignés ci-après sous l'appellation FET connectés ensérie, un condensateur étant placé entre 10 la porte du second FET et un noeud entre les deux FET. Cette solution réduit le nombre des éléments de circuit nécessaires, dans chaque circuit d'emmagasinage du registre à décalage, à deux dispositifs actifs et un condensateur. Tandis que cette solution représente un grand progrès dans la technique des registres à décalage à FET, une valeur de capacité relativement élevée 15 est nécessaire à dBS niveaux de tension qui peuvent être utilisés avec les circuits intégrés à FET pour s'assurer que l'information peut être décalée d'un circuit de mémoire à l'autre avant de se perdre. Pour ce'tte raison, chaque circuit d'emmagasinage dans un tel registre à décalage est relativement important, même s'il ne contient que trois éléments de circuit. 20 Une autre réalisation bienqu'elle possède un total de deux condensateurs et de deux FET dans chaque cellule de mémoire peut être réalisée sous une forme plus compacte que pour la cellule de mémoire FET comprenant seulement un condensateur entre deux FET connectés en série. Il est même passible d'obtenir un circuit d'emmagasinage à registre à décalage même plus compact 25 que dans la réalisation précédente, si on trouve un moyen de réduire le nombre de condensateurs nécessaires, sans exiger une augmentation correspondante de la zone de circuit intégré pour les éléments capacitifs restants. Le brevet français n° 1 459 332 déposé le 12.10.1965 par la demanderesse décrit un registre à décalage à FET dans lequel les valeurs de capacité n'ont 30 pas besoin d'être aussi élevées que pour un condensateur placé entre deux FET connectés en série. Cependant, les circuits qui y sont décrits bien qu'ils puissent être réalisés plus petits que le condensateur entre les deux FET connectés en série, demandent un total d'au moins trois FET par circuit d'emmagasinage de registre à décalage, au lieu de deux dans le montage 35 comprenant un condensateur placé entre deux FET connectés en série. En conséquence, un objet de l'invention est de réaliser un registre à décalage sous forme de circuit intégré avec à la fois un nombre minimum d'éléments actifs dans sa cellule d'emmagasinage et des cellules d'emmagasinage de plus faibles dimensions. 40 Un autre objet de l'invention est de réaliser un registre à décalage 71 02570 2 2077378 à transistor à effet de champ dans lequel un dispositif d'emmagasinage ë^t connecté à la porte d'un transistor à effet de champ et une impulsion est appliquée à travers le même transistor à effet de champ indépendamment de l'information dans le dispositif d'emmagasinage. 5 Un autre objet de l'invention est de réaliser un registre à décalage à FET comportant un dispositif d'emmagasinage capacitif connecté à la porte du transistor à effet de champ et dans lequel est appliquée une impulsion à travers le même transistor à effet de champ, quelle, que soit l'information qui est emmagasinée dans le dispositif d'emmagasinage capacitif, pour un 1D dispositif d'emmagasinage capacitif d'un circuit d'emmagasinage subséquent. Un autre objet de l'invention est de proposer un registre à décalage à FET dans lequel un circuit d'emmagasinage du registre comprend seulement deux FET, et ayant une cellule de dimensions plus petites que celle des registres à décalage à FET renfermant plus de FET par circuit d'emmagasinage. 15 Un autre objet de l'invention est de proposer un registre à décalage comportant seulement deux FET et un dispositif d'emmagasinage unique pour chaque cellule d'emmagasinage dans le registre, ces cellules d'emmagasinage étant sous une forme plus compacte. Un autre objet de l'invention est de proposer un circuit d'emmagasinage 20 à registre à décalage à FET comportant un premier FET qui fournit une impulsion au dispositif d'emmagasinage d'un circuit d'emmagasinage ultérieur et un second FET fonctionnant comme un commutateur entre le premier FET et le dispositif d'emmagasinage dans lequel un autre dispositif d'emmagasinage entre le premier et le second FET n'est pas nécessaire. 25 Un autre objet de l'invention est de réaliser un circuit d'emmagasinage à registre à décalage comportant seulement deux FET et un condensateur, ce condensateur servant à la fois comme dispositif d'emmagasinage de donnée et comme moyen pour fournir une impulsion de charge à un condensateur d'em- * magasinage dans un circuit d'emmagasinage ultérieur du registre à décalage, 30 et en outre, de proposer un registre à décalage sous la forme d'un circuit intégré utilisant de tels circuits d'emmagasinage. La réalisation matérielle de ces objets est possible par le procédé de la présente invention, qui est basée sur le fait que les impulsions peuvent être appliquées à travers un FET dont la porte est connectée à un dispositif 35 d'emmagasinage, indépendamment de l'état du dispositif d'emmagasinage. En plus de ce transistor à effet de champ, chaque circuit d'emmagasinage du registre comporte un second transistor à effet de champ fonctionnant comme un commutateur entre le premier transistor à effet de champ et le dispositif d'emmagasinage d'un circuit d'emmagasinage suivant dans le registre. 40 Conformément à l'invention, il est réalisé un circuit comportant un 71 02570 3 2077378 premier et second FET, chacun équipé de deux électrodes d'écoulement de courant et d'une électrode porte, les deux FET étant connectés avec leurs électrodes d'écoulement de courant en série. Un moyen d'emmagasinage, de préférence de nature capacitive, est connectée à la porte du premier transistor. 5 Une entrée de donnée est connectée au moyen d'emmagasinage. Des moyens sont fournis pour appliquer une impulsion à travers le premier FET quelle que soit l'état du moyen d'emmagasinage. Un dispositif utilisant l'énergie provenant de l'impulsion, habituellement une mémoire d'un autre circuit d'emmagasinage, est connecté à l'électrode d'écoulement de courant dusecond FET éloigni du 10 premier FET. Une source d'impulsions d'horloge est coupléi°rendre conducteur le second FET, qui sert à isoler le premier FET, et les dispositifs utilisant l'énergie, provenant de l'impulsion en l'absence d'une impulsion d'horloge. L'application des impulsions à travers le premier FET, qui reçoit aussi 15 des données à sa porte, signifie qu'un transistor à effet de champ peut être utilisé pour ces deux fonctions qui nécessitent deux transistors à effet de champ dans les registres à décalage classiques. L'élimination d'un transistor à effet de champ distinct pour l'une de ces fonctions peut être réalisée sans augmentation correspondante de la surface de cellule pour les 20 composants passifs à cause de la façon selon laquelle la cellule peut fonctionner. Les objets de la présente invention dont on a parlé ci-dessus peuvent être réalisés à cause du fait que le condensateur pour la mémoire temporaire placé entre les deux FET connectés en série peut être éliminé dans une 25 mémoire à registre à décalage si une impulsion appliquée à un condensateur d'emmagasinage d'un circuit d'emmagasinage ultérieur est appliqué en même temps qu'une impulsion d'horloge est appliquée au second FET de façon que leurs durées se recouvrent. Conformément à l'invention, un circuit d'emmagasinage pour registre à 30 décalage, ne demande pas plus d'élément que les éléments mentionnés ci-dessous. Un premier et second transistors à effet de champ, chacun muni d'une première et d'une seconde électrodes d'écoulement de courant et d'une électrode porte sont connectées en série par la seconde électrode d'écoulement de courant du premier FET et la première électrode d'écoulement de courant 35 du second FET. Une première mémoire de préférence de nature capacitive est connectée à l'électrode porte du premier FET. Une source d'un signal (par exemple, un signal d'entrée de donnée) est connectée à la première mémoire. Il est prévu des moyens pour appliquer une impulsion à la seconde mémoire d'un circuit d'emmagasinage suivant indépendamment du signal appliqué à partir 40 de la première mémoire à la porte du premier FET. Une source d'impulsion 71 02570 2077378 d'horlogeest connectée à la porte du second FET et est adaptée pour fournir une impulsion d'horloge se recouvrant avec l'impulsion pour la seconde mémoire du circuit d'emmagasinage suivant. En appliquant l'impulsion d'horloge à la porte du second FET, servant de 5 commutateur entre la seconde mémoire et le premier FET, se recouvrant avec l'impulsion pour la seconde mémoire, la nécessité d'une mémoire temporaire entre le premier et le second FET est supprimée réduisant ainsi à la fois la nombre d'éléments de circuits nécessaires dans un circuit d'emmagasinage et la surface de ce circuit d'emmagasinage sous la forme intégrée. _ 10 Sous une forme préférée, l'impulsion est appliquée à la seconde mémoire [qui est un condensateur) par l'intermédiaire- du premier FET en connectant la source et la porte du premier FET avec un condensateur, quisert comme première mémoire et en appliquant l'impulsion pour le second condensateur d'emmagasinage à la source du premier FET. Par couplage capacitif, la com-15 posante alternative de cette impulsion est aussi appliquée à la porte du premier FET, le rendant conducteur si une impulsion dB signal n'est pas déjà appliquée à sa porte et par conséquent permettant la transmission de l'impulsion pour le second condensateur d'emmagasinage par l'intermédiaire du premier FET indépendamment de tout signal distinct appliqué à la porte du 20 premier FET. Le second condensateur d'emmagasinage, qui représente le condensateur d'emmagasinage d'un circuit d'emmagasinage suivant, est aussi placé entre la porte et la source du premier FET dans le circuit d'emmagasinage suivant. Un registre à décalage utilisant cette réalisation de l'invention possède par conséquent simplement un condensateur par cellule d'emmagasinage 25 dans le registre. □'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés à ce texte qui représentent un mode de réalisation préférée de celle-ci. La figure 1 représente un schéma d'un circuit confbrmément au procédé 30 de la présente invention constituant un circuit d'emmagasinage unique d'un . registre à décalage. La figure 2 est un schéma représentant une partie du registre à décalage composé de plusieurs circuits de la figure 1. La figure 3 représente un ensemble d'impulsions utilisées pour propager 35 les données à travers la partie du registre à décalage de la figure 2. Les figures 4A et 4B sont des vues de dessus d'une partie d'un registre à décalage sous forme d'un circuit intégré conformément à l'invention, avec des ouvertures partielles pour représenter un détail. Les figures 5A et 5B sont des dessins schématiques correspondant du 40 circuit intégré des figures 4A et 4B. 71 02570 5 2077378 La figure 6 est une coupe transversale du circuit intégre de la figure 4A, pris salon la ligne 6-6 j La figure 7 8st un schéma d'une autre réalisation de l'invention qui peut être utilisé en combinaison avec la réalisation de la figure 1 pour 5 donner un autre registre à décalage amélioré. La figure B est un schéma d'une autre réalisation d'un circuit conformément à l'invention réalisant un circuit de mémoire du registre à décalage. La figure S est un schéma représentant une partie du registre à décalage composée de plusieurs circuits de la figure 8. 10 La figure 10 est un ensemble d'impulsions réalisé pour propager les données à travers les parties du registre à décalage dans la figure 9. La figure 11 est une coupe transversale d'une réalisation en circuit intégré du circuit représenté dans la figure 0. La figur» 12 est un schéma d'une autre réalisation de l'invention qui 15 peut être utilisée en combinaison avec la réalisation de la figure 8 pour donner un autre registre à décalage amélioré. En se référant maintenant aux dessins et plus particulièrement à la figure 1, il est représenté un circuit unique d'emmagasinage SC1 à registre à décalage qonforme à la présente invention. Dans la discussion suivante, 20 tous les FET sont supposés être de type à canal n. Des FET à canal P peuvent être utilisés alternativement auquel cas, la polarité positive des signaux appliqués aux portes des FET dans la discussion suivante devra êtte inversée. 11 est en outre supposé que le circuit d'emmagasinage sous forme intégrée fonctionne avec une polarisation négative du substrat de sorte que les FET 25 fonctionnent dans le mode d'enrichissement. FET T1 équipé de deux électrodes d'écoulement de courant S1, D1 et le FET T2 équipé de deux électrodes d'écoulement de courant S2 et 02 sont connectées en série par leurs électrodes d'écoulement de courant D1 et S2. La source de données 10 est connectée à la porte G1 du FET T1 par la ligne 11. L'électrode 12 du condensateur d'em-3Q magasinage C1 est aussi connectée à la porte G1. L'autre électrode 14 du condensateur d'emmagasinage C1 est connectée à l'électrode d'écoulement de courant SI du FET T1. La source P1 connectée par la ligne 11 à l'électrode d'écoulement de courant S1 du FET T1 et à l'électrode 14 du condensateur d'emmagasinage C1, 35 fournit des impulsions à travers le FET T1 indépendamment de la charge sur le condensateur d'emmagasinage C1. Pour permettre aux impulsions de la source P1 d'être transmises à travers le FET T1 lorsqu'il n'y a aucune charge sur le condensateur d'emmagasinage C1, une impulsion provenant de la source P1 sert à rendre conducteur le FET T1 par couplage capacitif à la porte G1 40 par l'intermédiaire du condensateur C1. Lbs données envoyées de la source de 71 02S70 6 2077378 donnée 10 peuvent être considérées comme une tension continue dans le cas d'un "1" et comme l'absence de tension continue dans le cas d'un "0'', quand on les compare à la durée des impulsions provenant de la source P1. Par conséquent, la transmission de l'impulsion provenant de la source P1 par 5 l'intermédiaire de C1 à la porte G1 du FET T1 n'affecte pas les données. Le FET T2 est rendu conducteur par l'application d'une impulsion provenant de la source 01, connectée à sa porte G2 par la ligne L1. Le condensateur CO, ayant une électrode 16 connectée à la porte G2 du FET T2 et son autre électrode 18 connectée à l'électrode d'écoulement de 10 courant S2 da FET T2, est utilisée pour l'emmagasinage temporaire de l'énergie provenant de la source P1 jusqu'à ce que l'impulsion provenant de la source 01 rende conducteur le FET T2 pour permettre la transmission de l'énergie de la source P1 au condensateur d'emmagasinage Cla d'un circuit d'emmagasinage ultérieur connecté par son électrode 20 à l'électrode d'écoulement 15 de courant D2 du FET T2. On trouve une forme modifiée de cette invention, dans le brevet E.U.A. intitulée "Modified Storage Circuit for Shift Register" de William K. Hoffman et John W. Sumilas, déposée aux E.U.A. le 28 janvier 1970, dans laquelle l'impulsion provenant de la source P1 et envoyée au condensateur d'emmagasinage Cla et l'impulsion provenant de la source 01 20 se superposent, permettant ainsi d'éliminer le condensateur CO. La source continue 21 établit un niveau de polarisation sur les condensateurs d'emmagasinage C1 et C1a de la figure 1 et sur les autres condensateurs correspondants du registre à décalage. Cette polarisation continue réduit la taille nécessaire du condensateur CO par rapport à la capacité 25 parasite Cp et au condensateur C1a, en empêchant le passage du courant dans la direction opposée de l'électrode D2 vers l'électrode S2 du FET T2 à la fin d'une impulsion provenant de la source 0 1 parce que la polarisation assure que le niveau de tension de seuil entre les électrodes D2 et G2 du FET T2 pour le passage du courant en sens inverse n'est pas obtenu. 30 Lorsque l'impulsion provenant de la source 01 rend conducteur FET T2, la charge sur le condensateur C0 fournie par la source P1 est transmise au condensateur d'emmagasinage C1a du circuit d'emmagasinage ultérieur, si la donnée envoyée par la source de donnée 10 et emmagasinée sur le condensateur C1 est "0", c'est-à-dire aucune charge de donnée ne se trouve à la porte G1 35 du FET T1. Une charge supplémentaire pour le condensateur d'emmagasinage C1a est aussi appliquée par l'impulsion provenant de la source 01 par l'intermédiaire du condensateur CO. La présence d'énergie fournie par l'impulsion provenant de la source P1 sur le condensateur CO avant l'application de l'impulsion provenant de la source 01 signifie que la valeur du condensateur 40 C0 peut être réduite suffisamment pour donner une taille de cellule d'environ 71 02S70 7 2077378 «g 2 25,8 10 cm quand un registre à décalage est réalisé comme dans les figures 4A et 4B, ce qui sera expliqué en détail ci-dessous. Si un signal positif est appliqué à la porte G1 du FET T1 provenant de la source de donnée 10, indiquant un "1M, un parcours aboutissant à la masse par l'intermédiaire du 5 FETT2, du FET T1, de la source P1 et de la source 21 est réalisé pour décharger toute charge pré-existante sur le condensateur d'emmagasinage C1a et la charge résultante de l'impulsion provenant de la source P1 emmagasinée temporairement sur le condensateur CO. Les données provenant de la source de donnée 10 sont par conséquent emmagasinées sous une forme inversée dans 10 le condensateur d'emmagasinage C1a par le fonctionnement du circuit. A l'intérieur du registre à décalage, la source 10 de donnée comprend un circuit identique à celui représenté. En fait, le circuit décrit ci-dessus constitue une. source de donnée pour le FET T1a, qui est une partie du circuit d'emmagasinage de donnée ultérieur. Le fonctionnement du circuit 15 représenté dans la figure 1, est expliqué avec plus de détail dans l'application de William K. Hoffman, intitulé "Field Effect Transistor Circuit" déposée aux U.S.A. le 28 janvier 1970. Les figures 2 et 3 représentent le fonctionnement des circuits d'emmagasinage comme représenté dans la figure 1 avec plus de détail dans un 20 registre à décalage, en décrivant les impulsions nécessaires pour décaler une donnée "1" du circuit d'emmagasinage SC4 à travers SC3, SC2 et SC1 jusqu'au circuit d'emmagasinage SC4a dans la figure 2. SC1 et chacun des autres registres d'emmagasinage SC4, SC3, SC2 et SC4a dans la figure 2 contient un montage correspondant à celui appelé SC1 dans la figure 1. Dans 25 l'explication suivante, il est supposé qu'il y a d'autres données se trouvant dans la partie du registre à décalage représenté, à cause du fonctionnement précédent de la façon expliquée ci-dessous, mais le mouvement de ces autres données ne sera pas suivi en détail. Les circuits d'emmagasinage SC4 à SC4a sont disposés de façon à fonctionner avec des impulsions d'horloge alter-30 nées provenant des sources d'impulsion d'horloge 04, 03, 02 et 01 connectées à chacun des circuits d'emmagasinage par les lignes L4, L3, L2 et L1, respectivement. Les interconnexions 22, 23, 24, 25, 26, et 26a connectent le second FET du circuit d'emmagasinage placé à gauche de l'interconnexion au condensateur d'emmagasinage d'un circuitd'emmagasinage placé à droite de 35 l'interconnexion. Par exemple, l'interconnexion 22 relie le FET T2 du circuit d'emmagasinage SC1 au condensateur d'emmagasinage C1a du circuit d'emmagasinage SC4a. On peut par conséquent voir aussi que le circuit d'emmagasinage SC2 de la figure 2 réalise la fonction de la source de donnée 10 de la figure 1 pour le circuit d'emmagasinage SC1. 40 La source d'impulsion P1 est connectée aux circuits d'emmagasinage SC4, 71 02570 6 2077378 SC1, SC4a par les lignes 28, 11 et 12 respectivement. La source d'impulsion P2 est connectée aux circuitsd'emmagasinage SC3 et SC2 par les lignes 30 et 32 respectivement. Dans un registre à décalage complet les circuits d'emmagasinage sont connectés aux sources d'impulsions P1 et P2 en groupes alternatives 5 de deux. Le programme d'impulsion de la figure 3 commence par l'impulsion 34 provenant de la source P2 et une impulsion d'horloge 36 provenant de la source d'impulsion d'horloge 01 représentée comme simultanée dans un faut de clarté et pour économiser du temps dans les opérations de décalage. L'impulsion 34 10 est destinée à fournir de l'énergie au condensateur d'emmagas'inage C1 du circuit d'emmagasinage SC1 par l'intermédiaire du circuit d'emmagasinage SC2 de la façon décrite ci-dessus et pour fournir aussi bien de l'énergie au condensateur d'emmagasinage correspondant dans le circuit d'emmagasinage SC2 par l'intermédiaire du circuit d'emmagasinage SC3. A la fin de l'impulsion 34, 15 une charge provenant de celle-ci est temporairement emmagasinée sur les condensateurs dans le circuit d'emmagasinage SC2 et le circuit d'emmagasinage SC3 correspondants au condensateur CQ dans le circuit d'emmagasinage SC1. L'impulsion d'horloge 36 crée une vacance dans le circuit d'emmagasinage SC1 en transférant sous forme inversée toute information emmagasinée dans le 20 condensateur d'emmagasinage C1 sur le condensateur C1a, le condensateur d'emmagasinage du circuit SC4a. L'impulsion 36 est aussi appliquée à un circuit d'emmagasinage correspondant d'un groupe précédent de quatre cellules d'emmagasinage (non représentées) et introduit par conséquent le bit de donnée "1" représenté à la gauche de la figure 2 dans le condensateur d'emmagasinage 25 du circuit d'emmagasinage SC4 sous la forme d'une charge positive sur le condensateur d'emmagasinage. L'impulsion 38 provenant de la source d'impulsion d'horloge 02, rend conducteur le second FET dans le circuit d'emmagasinage SC2 et charge ou décharge le condensateur C1 selon les données se trouvant à la porte du premier FET dans le circuit d'emmagasinage SC2. L'impulsion 38 30 crée par conséquent une vacance sur le condensateur d'emmagasinage du circuit d'emmagasinage SC2 en transférant sous une forme inversée l'information qui est sur son condensateur d'emmagasinage sur le condensateur d'emmagasinage C1 du circuit d'emmagasinage SC1. A ce moment la source d'impulsion P1 fournit une impulsion 40 qui trans-35 met de l'énergie à travers le circuit d'emmagasinage SC1 au condensateur d'emmagasinage C1a associé au circuit d'emmagasinage SC4a et au condensateur d'emmagasinage correspondant du circuit d'emmagasinage SC3 par l'intermédiaire du circuit d'emmagasinage SC4. L'impulsion 42 provenant de la source d'impulsion d'horloge 03 crée maintenant une vacance dans le condensateur d'emma-40 gasinage du circuit d'emmagasinage SC2. 71 02570 9 2077378 A ce moment l'application de l'impulsion 44 provenant de la source d'impulsion d'horloge 0 4 transfère le bit de donnée "1" sous une forme inversée (c'est-à-dire absence de charge] du condensateur d'emmagasinage du circuit SC4 sur le condensateur d'emmagasinage du circuit SC3 et simultanément, 5 crée une vacance sur le condensateur d'emmagasinage du circuit SC4. On reconnaîtra qu'une vacance est créée de la même façon sur le condensateur d'emmagasinage C1a du circuit SC4a, qui représente le circuit d'emmagasinage initial d'un groupe suivant de quatre circuits d'emmagasinage. La source de donnée "1" représente un groupe précédent de circuits d'emmagasinage, dont 10 le second FET da son dernier circuit d'emmagasinage est connecté à la source 01. La séquence ci-dessus est répétée pour les impulsions 46, 48, 50, 52, 54 et 56 excepté que le bit de donnée "1" est transféré, une fois encore sous une forme inversée (et par conséquent retrouve sa charge positive initiale] 15 du condensateur d'emmagasinage du circuit d'emmagasinage SC3 au condensateur d'emmagasinage du circuit d'emmagasinage SC2 par l'impulsion 54 provenant de la source 03. Dans la séquence des impulsions 58,60, 62, 64, 66 et 68, le bit de donnée "1" est transféré du condensateur d'emmagasinage du circuit d'emmagasinage SC2 au condensateur d'emmagasinage C1 du circuit d'emmaga-20 sinage SC1 par l'impulsion 62 provenant de la source 02. Le bit de donnée "1" est emmagasiné sur le condensateur d'emmagasinage C1 comme une absence de charge. L'impulsion 64 provenant de la source P1 est transmise par l'intermédiaire du FET T1 au condensateur CO. Le couplage capacitif à travers le condensateur C1 rend conducteur le FET T1 pour transmettre l'impulsion 64, 25 même si aucune charge ne se trouve à l'entrée de la porte G1 du FET T1 provenant de l'information emmagasinée sur le condensateur C1. A la fin de l'impulsion 64, FET T1 est mis hors circuit et le condensateur C1 revient à sa condition d'emmagasinage de donnée, c'est-à-dire, absence de charge. L'impulsion 64 a été utilisée pour charger le condensateur C0. Dans le groupe 30 suivant d'impulsions 70, 72, 74, 76, ?8 et 80, l'impulsion 72 provenant de la source 01 rend conducteur le FET T2 et permet à la charge provenant de l'impulsion 64 d'être temporairement emmagasinée sur le condensateur C0 pour charger le condensateur d'emmagasinage C1a du circuit d'emmagasinage SC4a. La charge additionnelle pour le condensateur d'emmagasinage C1a est fournie 35 par l'impulsion 72 provenant de la source 01 par l'intermédiaire du condensateur C0 par couplage capacitif. A la fin de l'impulsion 72 provenant de la source 01, le FET T2 est mis hors circuit et le condensateur d'emmagasinage C1a du circuit d'emmagasinage SC4a est isolé par le FET T2 du reste du circuit d'emmagasinage SC1. Le transfert de bit de donnée "1" à travers les 40 quatre circuits d'emmagasinage SC4 à SC1 au circuit d'emmagasinage SC4a du 71 02570 10 2077378 groupe suivant de quatre circuits d'emmagasinage a été réalisé. En transférant l'information chacun des circuits d'emmagasinage SC4 à SC4a, comportant chacun un circuit décrit dans la figure .1, fonctionne comme des inverseurs» Ainsi, le bit de donnée "1" emmagasiné comme.une charge 5 positive sur le condensateur d'emmagasinage du circuit d'emmagasinage SC4 devient une charge nulle sur le condensateur d'emmagasinage du circuit SC3, une charge positive à nouveau pour le condensateur d'emmagasinage du circuit d'emmagasinage SC2, une charge nulle à nouveau pour le condensateur d'emmagasinage SC1 du circuit d'emmagasinage SC1 et une charge positive pour le 10 condensateur d'emmagasinage C1a du circuit d'emmagasinage SC4"a du groupe suivant de quatre cellules d'emmagasinage. Le concept d'impulsion d'horloge alternée signifie que, avec quatre impulsions d'horloge comme représentées, on a besoin seulement d'un circuit d'emmagasinage vide de l'information désirée pour trois circuits d'emmaga-15 sinage contenant l'information désirée. Les registres à décalage classiques nécessitent un circuit d'emmagasinage vide de l'information désirée pour chaque circuit d'emmagasinage contenant l'information désirée, puisque toute l'information est décalée à la fois par des impulsions d'horloge simultanées. 20 On peut voir à partir de la figure 3 que les impulsions d'horloge de charge 34, 46, 58 et 70 provenant de la source P2 coïncident avec les impulsions d'horloge 36, 48, 60 et 72 provenant de la source 01. Ces impulsions peuvent être par conséquent fournies à partir de la même source. Les impulsions de charge 40, 52, 64 et 76 provenant de la source P1 coïncident 25 avec les impulsions d'horloge 42, 54, 66 et 78 provenant de la source 03. Ces impulsions peuvent aussi être fournies à partir de la même source. Ceci signifie qu'il est seulement nécessaire de fournir les quatre sources d'impulsion d'horloge 01, 02, 03, 04 dans un registre à décalage, fournissant-alors des interconnexions adéquates pour permettre aux sources 01 et 03 d'être 30 utilisées comme source d'impulsion d'horloge P2 et P1 respectivement. Les figures 4A, 4B, 5A, 5B et 6 décrivent une partie du registre à décalage sous forme de circuit intégré réalisant l'invention, en même temps qu'un circuit schématique du circuit intégré représenté. Les figures 4A et 4B représentent deux rangées 82 et 84 d'un registre à décalage sur un susbtrat 35 86 et sont électriquement connectées par le transistor T2d comportant une région mince d'oxyde 87 pour permettre l'écoulement des donné® dans le registre de la façon représentée par les flèches 88, 90 et 92. Dans un registre à décalage réel à circuit intégré on peut ajouter des rangées supplémentaires au-dessus et au-dessous des rangées 82 et 84 espacées des rangées 82 et 84 40 par une distance égale à la séparation entre les rangées 82 et 84. De telles 71 02570 11 2077378 rangées supplémentaires n'ont pas été dessinées dans un but de clarté. Oe gauche à droite, les lignes de phase d'aluminium L1, L2, L4, L3, L4a, L2a et Lia constituent généralement des colonnes parallèles et recouvrent les parties des diffusions formant les éléments de circuit du registre à décalage. La 5 couche isolante d'oxyde 93 sépare les lignes de phase d'aluminium de tout autre métallurgie de circuit du substrat semi-conducteur 86, excepté aux endroits où un contact électrique au substrat 86 est voulu. Ces lignes de phase L1 à Lia sont connectées aux sources d'impulsion d'horloge correspondantes 01 à 04 pour fournir les impulsions d'horloge nécessaires aux FET 10 dans le registre à décalage. Les lignes d'interconnexions diffusées 11, 12, I1a et I2a parallèles aux lignes de phase L1 à Lia sont connectées aux sources d'impulsion correspondantes P1 et P2, et servent à fournir des impulsions au premier FET de chaque circuit d'emmagasinage pour charger les capacités d'emmagasinage* de chaque circuit d'emmagasinage suivant. Le registre à 15 décalage en circuits intégrés représenté constitue une partie du circuit d'emmagasinage SC1 à travers une partie du circuit d'emmagasinage SC1b. En commençant au circuit d'emmagasinage SC1, la diffusion 94 dans le substrat 86 constitue une électrode de drain D2 du FET T2 représentée dans la figure 5A. Puisque la réalisation représentée utilise des FET à canaux n, 20 ls substrat 86 est du type de conductivité p, et la diffusion 94 aussi bien que le reste des diffusions dans le substrat 86, sont de type n. La configuration de métallisation 98 est connectée à la iffusion 94 au contact 99 pour permettre la connexion du drain D2 du FET T2 à-la porte G1a du transistor T1a, Ce transistor étant constitué par une extension 100 de la ligne 25 d'interconnexion diffusée 11 et la diffusion 102 dans le substrat 86. Le condensateur d'emmagasinage C1a du circuit SC4a a sa première électrode 104 constituée par la ligne d'interconnexion métallique 98 et sa seconde électrode 106 constituée par la ligne d'interconnexion diffusée 11.La région mince d'oxyde 108(qui est mieux représentée dans la figure 6) sert à la fois comme 30 couche isolante entre les électrodes 104 et 106 du condensateur C1a, et comme couche isolante pour la porte G1a du FET T1a. La région mince d'oxyde 108, et les autres régions minces d'oxyde dans le circuit ont des épaisseurs de l'ordre de 500 angstroms. Le reste de la couche isolante d'oxyde 93 a une épaisseur de l'ordre, par exemple, de 5000 angstroms. La plus grande largeur 35 de la configuration de métallisation 98 et de la ligne d'interconnexion diffusée 11 comparée à la ligne de phase métallique L4 sert à augmenter la capacité du condensateur C1a. La source S1a du transistor T1a constituée par l'extension 100 de l'interconnexion diffusée 11 reçoit des impulsions provenant de la source P1 pour charger le condensateur d'emmagasinage C1b 40 à travers le FET Tla.Le drain D1a du FET T1a est constitué par la diffusion feriifa.. 71 02570 12 2077378 102, qui constitue aussi la source S2a du transistor T2a. Le condensateur COa, connecté entre la porte G2a et la source S2a du FET T2a, est constitué par une partie 109 de la ligne de phase d'aluminium L4 recouvrant la région de diffusion 102 et la région mince d'oxyde 110. L'électrode 111 du condensa-5 teur COa comprend cette partie de ligne de phase L4. L'électrode 112 du condensateur COa comprend la diffusion 102 constituant la source S2a du FET T2a. La diffusion 113 constituant le drain D2a du transistor T2a est connectée à l'interconnexion d'aluminium 114 à l'extrémité par le contact 115. L'autre extrémité de l'interconnexion 114 constitue la porte G1b du transistor 10 T1b et l'électrode 116 du condensateur C1b. L'électrode 118 du-condensateur C1b est constituée par la configuration d'interconnexion diffusée 12. La partie 120 de l'interconnexion diffusée 12 constitue la source S1b du transistor T1b. Larégion mince d'oxyde 122 isole l'électrode 116 de l'électrode 118 du condensateur C1b. Le drain D1b du transistor T1b est constitué par la 15 diffusion 124. D'une façon identique les diffusions restantes, métallisation, et régions minces d'oxyde du substrat 86 constituent lœ FET et condensateurs restants représentés dans les figures 5A et 5B. Les FET et condensateurs restants pour le circuit représenté ont été appelés dans les figures 5A et 5B transis-20 tors T1c à T1h, T2b à T2g, Clc à C1h et COb à Cfig. Les régions de diffusions, métallisations, et les régions minces d'oxydé pour ces éléments sont identiques à ceux décrits déjà, à l'exception de la région mince d'oxyde 87 constituant la couche isolante de la porte G2d du FET T2d, qui sert à connecter les rangées 82 et 84 du registre à décalage. 25 II est à remarquer que ce dispositif comprenant au moins^plusieurs circuits d'emmagasinage dans chaque rangée interconnectée oblige que deux lignes de phase doivent croiser seulement chaque autre circuit d'emmagasinage. A cause de la synchronisation des impulsions, les lignes de phase L1 et L3 peuvent simultanément fournir des impulsions d'horloge à un second 30 FET du circuit d'emmagasinage dans la rangée 82 Bt un second FET correspondant d'un circuit d'emmagasinage dans la rangée 84 au-dessous du second FET du circuit d'emmagasinage dans la rangée 82. Par exemple, la ligne de phase L3 fournit des impulsions d'horloge simultanées au FET T2b dans la rangée 82 et au FET T2f dans la rangée 84.Les lignes d'interconnexion diffusées 35 H, 12, I1a, I2a peuvent aussi être utilisées de façon plus efficace. La ligne d'interconnexion 11 constitue l'électrode 106 du condensateur C1a dans la rangée 82, et une électrode correspondante 126 du condensateur C1h dans la rangée 84 se trouvant directement au-dessous de l'électrode 106. Le circuit intégré représenté peut être constitué par les procédés connus 40- dans l'art antérieur. Par exemple, le procédé de fabrication du circuit inté 71 02570 13 2077378 gré d'un transistor à effet de champ sst décrit dans la demande de brevet déposée en France par la demanderesse le 4.12.69 sous le n° PV 6 941 864. Avec un registre à décalage sous forme de circuit intégré comme représenté dans les figures 4A et 4B et dans la figure 6, les impulsions représentées 5 dans la figure 3 ont une amplitude de l'ordre de 8 volts aux circuits d'emmagasinage. Ceci est à peu près la tension la plus élevée qui peut être appliquée aux circuits d'emmagasinage du registre à décalage sous forme de circuits intégrés sans nuire aux performances du registre à décalage dues aux signaux non désirés provenant des transistors à effet de champ à oxyde 10 épais parasites qui se produisent aux endroits où une région épaisse d'oxyde 93 recevant une interconnexion métallique sur sa surface recouvre un canal entre deux diffusions. En fournissant une impulsion à travers le premier FET T1 du circuit d'emmagasinage SC1 pour charger le condensateur CO dans le but de fournir 15 de l'énergie au condensateur d'emmagasinage C1a du circuit d'emmagasinage SC4a, il est possible de réduire le condensateur CO à environ 0,2 picofarads. Au même moment, le condensateur C1 doit être accru jusqu'à une valeur d'un niveau identique. En comparaison, la capacité parasite Cp de la figure 1 a une valeur de l'ordre de 0,03 picofarads. Avec les circuits intégrés des 20 figures 4A et 4B, on a besoin substantiellement de moins de surface sur le bloc de circuit intégré pour augmenter le condensateur C1 que pour augmenter le condensateur C0. Le fait de réduire le condensateur C0 à 0,2 picofarads et d'augmenter le condensateur C1 à la même valeur entraine que, avec des impulsions de 8 volts et avec les circuits intégrés des figures 4A et 4B, 25 chaque circuit d'emmagasinage nécessite une surface de seulement 25, 80 ~6 2 10 cm » soit une réduction importante de la surface. Avec cette taille et des impulsions de 8 volts, des performances excellentes peuvent être obtenues dans un registre à décalage renfermant jusqu'à 100 cellules d'emmagasinage du type représenté dans la figure 1. La sortie de ce registre à décalage 30 peut être connectée à son entrée et l'information emmagasinée dedans peut êtremaintenue en circulation pendant'de langues périodes de temps jusqu'à ce qu'on en ait besoin, avec une faible consommation de puissance. La figure 7 représente une autre réalisation de l'invention qui peut être utilisée avec la réalisation de la figure 1 pour donner un signal de 35 sortie accru. Cornue dans la figure 1, le circuit comporte deux transistors à effet de champ T1 et T2, connectés en série par leurs électrodes d'écoulement de courant S1 et S2. Le condensateur C1 est connecté entre l'électrode d'écoulement de courant S1 et l'électrode de porte G1 du FET T1 par ses électrodes 12 et 14. Le condensateur C0 est connecté entre l'électrode 40 d'écoulement de courant S2 et l'électrode de porte G2 du FET T2 par ses 71 02S70 14 2077378 électrodes 16 et 18. Le condensateur C1a est connecté à l'électrode d'écoulement de courant 02 du FET T2 et à la source en continu 21 par ses électrodes 20 et 127 respectivement. Le FET T3 est ajouté au circuit du FET T1 pour donner un signal de charge accru pour le condensateur d'emmagasinage C1a. 5 L'électrode d'écoulement du courant S3 et l'électrode de porte G3 du FET T3 possèdent une connexion commune à l'électrode d'écoulement de courant S1 du FET T1 et à la source d'impulsion P1 par les lignes 128 Bt 11. L'électrode d'écoulement de courant 03 du FET T3 est connectée à l'électrode d'écoulement du courant 01 du FET 11. 10 Dans cette configuration le FET T3 agit comme une diode'FET. Ainsi le FET T3 peut être remplacé par n'importe quel autre type de diode, par exemple, une diode de Schottky. Une partie de l'impulsion de charge pour le condensateur d'emmagasinage C1a continue à passer à travers le FET T1 à cause de la connexion capacitive C1 entre son électrode d'écoulement de courant S1 et son 15 électrode de porte G1. Le reste de l'impulsion de charge provenant de la source P1 passe à travers le FET T3. Si on désire faire passer toute l'impulsion de charge provenant du condensateur d'emmagasinage C1a à travers le FET T3.1'électrode 14 du condensateur C1 peut être reliée à la masse plutôt que connectée à la source P1. Cette solution s'appliquant à la cellule 20 d'emmagasinage de sortie du registre à décalage est souvent avantageuse du point de vue de la réduction du bruit. Les deux composantes de l'impulsion charge le condensateur C0 temporairement jusqu'à ce que l'impulsion d'horloge provenant de la source 01 rende conducteur le FET T2, permettant ainsi au condensateur d'emmagasinage C1a d'être chargé si les données qu'il renferme 25 ne contiennent pas de charge ou de ne pas être chargé si les données qu'il renferme représentent une charge positive. Lorsqu'elle est utilisée comme cellule de sortie de donnée d'un registre à décalage, l'information est lue du registre au terminal de sortie 130. Les données du terminal 132 sont connectées ausecond FET du circuit d'emmaga-30 sinage précédent dans le registre à décalage. La réalisation de la figure 7 peut aussi être utilisée corrfne circuit d'emmagasinage d'entrée de donnée ou circuit initial du registre à décalage. Quand il est utilisé ainsi, les données du terminal 132 sont connectées à un circuit d'entrée.adéquat (non représenté] pour le registre à décalage. Quand 35 il est utilisé comme circuit d'emmagasinage d'entrée de donnée initial du registre à décalage, le condensateur C1 peut être omis, et toutes les impulsions de charge du condensateur d'emmagasinage C1a envoyées au FET T3 si on le désire. Le terminal de sortie de donnée 130 du circuit est connecté à la porte du premier FET du circuit d'emmagasinage suivant, et l'électrode 40 127 du condensateur d'emmagasinage C1a est connectée à une électrode 71 C2570 15 2077378 d'écoulement de courant du mime FET d'une façon analogue au condensateur C1. L'utilisation du circuit de la figure 7 comme circuit d'emmagasinage d'entrée de donnée initial et circuit d'emmagasinage de sortie de donnée du registre à décalage signifie qu'une impulsion de charge substantiellement 5 accrue peut être fournie à l'extrémité d'ehtrée du registre et un signal de Bortie substantiellement accru peut être obtenu à la fin du registre, cela sans une utilisation accrue de la surface du bloc de circuit intégré. On reconnaîtra que l'utilisation d'un FET T3 comme dans la figure 7 entraîne un circuit sous forme intégrée plus grand que celui de la figure 1, dû aux 10 lignes d'interconnexion supplémentaires nécessaires et son utilisation comme cellule d'emmagasinage interne du registre à décalage nécessite un peu plus de surface que dans la réalisation de la figure 1. La description ci-dessus a été réalisée en termes de circuits d'emmagasinage individuels ou de différents circuits d'emmagasinage constituant une 15 partie d'un registre à décalage complet. Un registre à décalage complet réel contiendra jusqu'à 100 circuits du type représenté dans la figure 1. A cause du circuit d'emmagasinage plus petit et simplifié plusieurs registres à décalage contenant chacun jusqu'à 100 circuits d'emmagasinage peuvent être contenus dans un seul bloc de circuit intégré, mesurant seulement environ 20 0,25 cm par 0,25 cm et renfermant un total de 2800 circuits représentés dans la figure 1, 8 portes de phase à impulsion d'horloge, 12 circuits entrée-sortie pour les registres à décalage, et des blocs de connexion pour permettre la communication avec l'extérieur. Il est maintenant évident qu'on a réalisé un circuit d'emmagasinage et 25 un registre à décalage renfermant le circuit d'emmagasinage adéquat pour atteindre les buts fixés par la présente invention. Le nombre d'éléments actifs nécessaires dans un circuit d'emmagasinage à registre à décalage a été réduit, tout en éduisant en même temps, la surface nécessaire pour un circuit d'emmagasinage pour registre à décalage. Le résultat est obtenu en 30 fournissant un circuit d'emmagasinage.dans lequel à la fois l'entrée de donnée et une impulsion pour les dispositifs d'emmagasinage dans le circuit sont fournies à travers le même FET. Les caractéristiques d'un circuit d'emmagasinage simplifié et d'un circuit d'emmagasinage plus petit permettent aux registres à décalage utilisant l'invention d'être particulièrement 35 bien adaptées aux applications de mémoire à grande capacité. L'invention rend réalisable une mémoire à grande capacité capable d'emmagasiner environ 10 000 000 de bits d'information à un coût qui est assez bas pour les applications de mémoire à grande capacité, avec un temps d'accès moyend'environ 50 microsecondes. Une telle capacité de mémoire a jusqu'à présent été 40 réalisable seulement au prix de grandes difficultés dans les mémoires 71 02S70 16 2077378 magnétiques et statiques au avec des mémoires à accès électro-mécaniques telles que des piles de disque, qui sont beaucoup plus lentes et beaucoup moins sûres. En revenant maintenant aux dessins plus particulièrement à la figure 8, 5 il est représenté une autre réalisation unique d'un circuit d'emmagasinage pour registre à décalage unique SC1 conforme à la présente invention. Dans la discussion suivante tous les FET sont supposés être de type à canaux n. Les FET à canaux p peuvent alternativement être utilisés, dans quel cas la polarité positive des signaux appliquée aux partes de FET dans la discussion 10 suivante seront inversés. En supposant en outre que le circuit sous sa forme intégrée fonctionne avec une polarisation du substrat négative, obligeant le FET à fonctionner dans le mode d'enrichissement. Le FET T1 comportant les électrodes d'écoulement de courant S1 et 01 et le FET T2 comportant les électrodes d'écoulement de courant S2 et 02 sont connectées en série par 15 leurs électrodes d'écoulement de courant D1 et S2. La source d'entrée de donnée 210 est connnectée par la ligne 212 à l'électrode 214 du condensateur d'emmagasinage C1 qui est aussi connecté à la porte G1 du FET T1.L'autre électrode 216 du condensateur d'emmagasinage C1 est connectée à l'électrode d'écoulement de courant S1 du FET T1. 20 Le condensateur d'emmagasinage C2 d'un circuit d'emmagasinage ultérieur est connecté à l'électrode d'écoulement de courant D2 du FET T2 par son électrode 218. La source P2 connectée par la ligne 11 à l'électrode d'écoulement de courant S1 du FET T1 à l'électrode 216 du condensateur d'emmagasinage Cl, fournit dés impulsions au condensateur d'emmagasinage C2 d'un 25 circuit d'emmagasinage ultérieur par l'intermédiaire des FET T1 et T2. Pour permettre la transmission des impulsions provenant de la source P2, au condensateur d'emmagasinage C2, une impulsion provenant de la source P2 sert à rendre conducteur le FET T1 par couplage capacitif- à la porte G1 par l'intermédiaire du condensateur C1 en l'absence d'un autre signal à sa porte. 30 Si un autre signal est déjà envoyé sur la porte G1 du FET T1 grâce à une charge emmagasinée sur le condensateur d'emmagasinage C1, le FET T1 est déjà conducteur l'impulsion provenant de la source P2 est simplement transmise par l'intermédiaire du FET T1. Pour rendre conducteur le FEJ T1 en l'absence d'un autre signal à la porte G1 du FET T1, la composante alternative de 35 l'impulsion provenant de la source P2 transmise par l'intermédiaire du condensateur C1 doit être d'amplitude suffisante pour dépasser la tension de seuil du FET T1. Les données provenant de la source d'entrée de données 210 et emmagasinées sur le condensateur d'emmagasinage C1 peuvent être considérées comme une charge constante dans le cas d'un "1" comme une absence de charge 40 constante dans le cas d'un "0", lorsqu'on établit une comparaison avec la 71 02570 17 2077378 durée des impulsions provenant de la source P1. La connexion capacitive par l'intermédiaire de C1 n'affecte pas l'état des données ni la transmission de l'impulsion de la source P2 à la porte G1 du FET T1 par l'intermédiaire de C1. A la fin d'une impulsion provenant de la source P2, le condensateur 5 d'emmagasinage C1 maintient son état de donnée pré-existant. Le FET T2 est rendu conducteur par l'application d'une impulsion provenant de la source 01 connectée à sa porte G2 par la ligne L1. L'impulsion d'horloge provenant de la source 01 chevauche l'impulsion pour le condensateur d'emmagasinage C2 provenant de la source d'impulsion P2. C'est-à-dire l'impulsion d'horloge 10 commence tandis que l'impulsion provenant de la source P2 est encore appliquée ou bien avant l'application de l'impulsion provenant de la source P2, et continue ensuite une fois que l'impulsion allant de la source P2 au condensateur d'emmagasinage C2 est terminée. L'opération de cette façon * permet au condensateur d'emmagasinage C2 d'un circuit d'emmagasinage subséquent 15 d'être chargé par l'impulsion provenant de la source P1 par l'intermédiaire des FET T1 et T2, puis d'être déchargée ou ne pas être déchargée selon la présence ou l'absence d'un signal de donnée provenant du condensateur d'emmagasinage C1 appliqué à la porte G1 du FET T1. Si un signal est appliqué provenant du condensateur d'emmagasinage C1 à l'électrode de porte G1 du 20 FET T1, indiquant la présence d'un M1", le FET T1 est rendu conducteur et la charge sur le condensateur d'emmagasinage C2 est envoyée à la masse par l'intermédiaire des FET T1, T2 et la source P2. Si aucun signal n'est appliqué à partir du condensateur d'emmagasinage C1 à la porte G1 du FET T1, le FET T1 est hors circuit et aucun trajet conduttcur jusqu'à.la masse n'existe 25 pour décharger le condensateur d'emmagasinage C2. Dans sa condition chargée, le condensateur d'emmagasinage C2 agit pour fournir un signal positif à la porte G1a du FET T1a, emmagasinant sous une forme inversée l'absence d'une charge constatés sur le condensateur d'emmagasinage C1 du circuit d'emmagasinage SC1 dans le circuit d'emmagasinage 30 subséquent. Le FET T1a constitue le premier FET du circuit d'emmagasinage SC4a représenté dans la figure 9, qui est identique au circuit SC1 de la figure 6. Dans sa conditiondéchargée le condensateur d'emmagasinage C2 n'applique aucun signal à la porte G1a du FET T1a indiquant l'emmagasinage sous une forme inversée dans le circuit d'emmagasinage SC4a d'une charge présente 35 sur le condensateur d'emmagasinage C1 du circuit d'emmagasinage SC1. Les données provenant du condensateur d'emmagasinage C1 sont par conséquent emmagasinées sous une forme inversée sur le condensateur d'emmagasinage C2 par le fonctionnement du circuit SC1. A l'intérieur du registre à décalage; la source d'entrée de donnée 210 comporte réellement un circuit identique 40 à celui représenté, connecté au condensateur d'emmagasinage C1 du circuit 71 G2570 18 2077378 d'emmagasinage SC1. Chacun des condensateurs dans le registre à décalage sert à la fois comme un condensateur d'emmagasinage d'un circuit et comme un moyen pour appliquer une impulsion à travers le premier FET d'un circuit d'emmagasinage pour le condensateur d'emmagasinage d'un circuit d'emmagasinage 5 suivant, indépendante du signal distinct appliqué à la porte du premier FET. Les figures 9 et 10 représentent le fonctionnement des circuits d'emmagasinage, comme représentés par la figure 8 avec plus de détails, dans un registre à décalage en décrivant les impulsions nécessaires pour décaler un bit de donnée "1" du circuit d'emmagasinage SC4 au circuit d'emmagasinage 10 SC4a dans la figure 9. Les circuits d'emmagasinage SC4, SC3, SC2, SC1 et SC4a comportant chacun des circuits identiques aux circuits d'emmagasinage SC1 de la figure 8 sont disposés pour fonctionner avec des impulsions d'horloge alternées provenant des sources d'impulsion d'horloge 04 à 01 connectées à chacun des circuits d'emmagasinage par lss lignes L4 à L1 respectivement. Les 15 interconnexions 220, 222, 224, 226, 228, et 230 servent chacune à connecter le second FET d'un circuit d'emmagasinage placé à gauche de l'interconnexion et le condensateur d'un circuit d'emmagasinage placé à droite de l'interconnexion. Par exemple, l'interconnexion 222 relie le drain D2 du FET T2 dans le circuit d'emmagasinage SC1 et le condensateur d'emmagasinage C2 du circuit d'emma-20 gasinage SC4a. Le circuit d'emmagasinage SC2 de la figure 9 constitue la source d'entrée de donnée 210 dans la figure 8pour le circuit d'emmagasinage SC1, et le circuit d'emmagasinage SC1 constitue la source d'entrée pour le circuit d'emmagasinage SC4a. La source d'impulsion P1 est connectée aix circuits d'emmagasinage de numéros pairs, c'est-à-dire aux circuits SC4, SC2 25 et SC4a par les lignes 14, I2et I4a respectivement. La source d'impulsion P2 est connectée aux circuits d'emmagasinage de numéros'-impairs c'est-à-dire aux circuits SC3, et SC1, par les lignes 13 et 11, respectivement. Cette même configuration est réalisée dans les circuits d'emmagasinage précédents et suivants dans le registre à décalage. Un registre complet contiendra 30 habituellement jusqu'à 100 et plus circuits d'emmagasinage. Dans la discussion suivante il est supposé qu'il y a d'autres informations se trouvant dans le registre en plus du bit de donnée "1", représenté à l'entrée 230 du circuit d'emmagasinage SC4 du fonctionnnment précédent du registre, de la façon décrite ci-dessous mais les autres données ne seront 35 pas identifiées ou leurs déplacements décrits en détail. Le programme d'impulsions de la figure 10 commence avec une impulsion 242 provenant de la source d'impulsion P2 et une impulsion simultanée 244 provenant de la source d'impulsion d'horloge 01. A ce moment, on suppose qu'il y a une vacance de l'information désirée sur le condensateur d'emmagasinage C2 du circuit 40 d'emmagasinage SC4a et la fonction de ces deux impulsions est de transférer 71 02570 19 2077378 les données se trouvant sur le condensateur d'emmagasinage C1 du circuit d'emmagasinage SC1 sur le condensateur d'emmagasinage C2 du circuit d'emmagasinage SC4a. Pendant le temps où les impulsions 242 et 244 coïncident, les deux FET T1 et T2 sont conducteurs et l'impulsion 242 provenant de la 5 source P2 appliquée à l'électrode de source S1 du FET T1 est transmis par l'intermédiaire des deux FET au condensateur d'emmagasinage C2. L'impulsion 242 est aussi transmise au premier FET du circuit d'emmagasinage SC3 seulement en raison d'une ligne d'interconnexion commune 232 provenant de la source P2. L'impulsion 242 n'apporte aucune fonction utile au circuit 10 d'emmagasinage SC3, puisqu'aucune vacance n'existe sur le circuit d'emmagasinage SC2 pour transférer l'information du circuit d'emmagasinage SC3. La source 03 ne fournit pas d'impulsion au second FET du circuit d'emmagasinage SC3 à ce moment, aussi l'impulsion 242 n'atteint pas le condensateur d'emmagasinage du circuit d'emmagasinage SC2. De même les autres impulsions 15 provenant des sources P1 et P2 fournissent des impulsions au circuit d'emmagasinage transférant l'information et à d'autres circuits. L'impulsion 242 se termine tandis que l'impulsion 244 continue, et la charge sur le condensateur d'emmagasinage C2 est envoyée maintenant à la masse si une charge provenant de données emmagasinés sur le condensateur d'emmagasinage 20 C1 se trouve sur l'électrode de porte G1 du FET T1i si aucune charge provenant des données emmagasinées sur le condensateur d'emmagasinage C1 ne se trouve sur l'électrode de porte G1 du FET T1, il n'existe aucun trajet de décharge relié à la masse pour la charge sur le condensateur d'emmagasinage C2, et la charge reste. Les données se trouvant sur le condensateur 25 d'emmagasinage C1 sont par conséquent transférées sous forme inversée sur le condensateur d'emmagasinage C2 et une vacance est créé sur le condensateur d'emmagasinage C1. On remarquera, que pour chaque transfert d'un bit d'information, de gauche à droite il y a une vacance créée sur le condensateur d'emmagasinage à partir duquel l'information a été transférée. 30 La fin de l'impulsion 244 provenant de la source d'horloge 0 1 met maintenant le hors circuit FET T2 et isole l'information sur le condensateur d'emmagasinage C2 du circuit d'emmagasinage SC4a du reste du circuit SC1. Des impulsions simultanées 246 provenant de la source P1 pour charger le condensateur d'emmagasinage C1 du circuit SC1 et l'impulsion 248 provenant de la source 35 d'impulsion d'horloge 02 fonctionne maintenant pour transférer l'information du condensateur d'emmagasinage du circuit d'emmagasinage SC2 sur le condensateur d'emmaginage C1 du circuit d'emmagasinage SC1 et créé une vacance sur le condensateur d'emmagasinage du circuit d'emmagasinage SC2. Ce transfertest réalisé de la même façon que ci-dessus. De même à la fin 40 d'une impulsion 248 provenant de la source d'impulsion d'horloge 02 des 71 02S70 20 2077378 impulsions simultanées 250 provenant de la source d'impulsion P2 et les impulsions 252 provenant de la source d'impulsiond'horloge 03 agissent pour transférer les données du condensateur d'emmagasinage du circuit d'emmagasinage SC3 au condensateur d'emmagasinage du circuit d'emmagasinage SC2 et créént 5 une vacance sur le condensateur d'emmagasinage du circuit d'emmagasinage SC3. A la fin de l'impulsion 252 provenant de l'impulsion d'horloge 03 les circuits d'emmagasinage sont maintenant prêts pour effectuerle transfert du bit de donnée 1 représenté dans le circuit d'emmagasinage SC4 au circuit d'emmagasinage SC3. 10 L'impulsion254 provenant de la source d'impulsion P1 fournit l'impulsion de charge à travers le circuit d'emmagasinage SC4 pour le condensateur d'emmagasinage du circuit d'emmagasinage SC3, qui est connecté au drain du second FET du circuit d'emmagasinage SC4. Puisque la donnée est un "1", une charge positive, le premier FET dans le circuit d'enmagasinage SC4 est 15 conducteur et l'impulsion 254 est transmise par son intermédiaire. Simultanément l'impulsion d'horloge 256 provenant de la source d'impulsion d'horloge 04 rend conducteur le second FET dans le circuit d'emmagasinage SC4 pour permettre à l'impulsion de charge 254 d'atteindre le condensateur d'emmagasinage du circuit d'emmagasinage SC3. L'impulsion de charge 254 se 20 termine maintenant, mais l'impulsion d'horloge 256 continue, laissant le second FET du circuit d'emmagasinage SC4 conducteur.Puisqu'un bit de donnée "1" se trouve dans un noeud d'entrée 230 du circuit d'emmagasinage SC4 un signal positif est appliqué à la porte du premier FET du circuit d'emmagasinage SC4, et il est aussi oonducteur. Un chemin conducteur relié à la terre est 25 par conséquent prévu pour décharger le condensateur d'enmagasinage du circuit d'emmagasinage SC3 par l'intermédiaire des FET T2 et T1 et de la source P1 entrainant ainsi une absence de charge sur le condensateur d'emmagasinage du circuit d'enmagasinage SC3 indiquant le bit de donnée "1" se trouvant initialement sur le circuit d'emmagasinage SC4 sous forme inversée. Une 30 vacance a maintenant été créée dans le circuit d'emmagasinage SC4. Simultanément une vacance est créée sur le circuit d'enmagasinage SC4a à cause du ' transfert de l'information par son intermédiaire. De la mêmefaçon, les impulsions 256, 260, 262, 264, 266, 268, 270, 272 transfèrent un bit d'information à travers chacun des circuits d'emmagasi-35 nage SC4 à SC1, avec le bit de donnée "1" emmagasiné maintenant dans le circuit d'emmagasinage SC3 étant transféré au circuit d'emmagasinage SC2 par les impulsions se chevauchant 266 provenant de la source P2 et 268 provenant de la source 03. Le transfert de l'information à travers les quatre circuits d'emmagasinage SC4 à SC1 continue avec les impulsions 274, 40 276, 278, 280, 282, 284, 286 et 288. Le bit de donnée "1" est transféré du 71 02570 21 2077378 circuit d'emmagasinage SC2 au condensateur d'emmagasinage C1 du circuit d'emmagasinage SC1 sous la forme d'absence d'une charge par les impulsions se chevauchant 276 provenant de la source P1 et l'impulsion d'horloge 280 provenant de la source 02. Les impulsions 290, 292, 294, 296, 298, 300, 302 5 et 304 continuent le transfert de l'information. Le bit de donnée "1" est transféré du circuit d'emmagasinage SC1 au circuit d'emmagasinage SC4a par Ibs impulsions ss chevauchant 290 provenant de la source d'impulsion P2 et l'impulsion 292 provenant de la source d'impulsion d'horloge 01. Le bit de donnée "1" est présent sous forme de l'absence d'une charge sur le 10 condensateur d'emmagasinage C1 du circuit d'emmagasinage SC1. L'impulsion 290 est appliquée à l'électrode de source S1 du FET T1 et, par couplage capacitif à travers le condensateur d'emmagasinage C1, £ composante alternative de l'impulsion 290 à la porte G1 rend conducteur le FET T1, permettant à l'impulsion 290 d'être transmise à travers le FET T1 dans l'application de 15 tout autre signal sur l'électrode de porte G1. Simultanément, l'impulsion 292 provenant de la source 01 à la porte G2 du FET T2 rend conducteur le FET T2, permettant à l'impulsion 290 d'être transmise par l'intermédiaire du FET T2 au condensateur d'emmagasinage C2 du circuit d'emmagasinage SC4a, le chargeant. L'impulsion 290 se termine maintenant et le FET T1 est mis hors 20 circuit . L'impulsion 292 se termine et met hors circuit le FET T2 et isole le condensateur d'emmagasinage chargé C2 du circuit d'emmagasinage SC4a du reste du circuit d'emmagasinage SC1. Le transfert du bit de donnée"1" à travers les quatre circuits d'emmagasinage SC4 à SC1 est maintenant fini. Le concept d'impulsion d'horloge alternée ci-dessus signifie qu'avec 25 quatre impulsions d'horloge comme représenté, seulement un circuit d'emmagasinage vacant de l'information désirée a besoin d'être prévu pour chaque trois circuits d'emmagasinage renfermant l'information désirée. Les registres à décalage classiques nécessitent un circuit d'emmagasinage vacant de l'information désirée pour chaque circuit d'enmagasinage contenant l'infor-30 mation désirée, puisque toute l'information est décalée à la fois par des impulsions d'horloge simultanéesplutôt qu'alternées. Il est à remarquer que les impulsions se superposant de la figure 10 ont été décrites comme provenant de sources distinctes ce qui n'est pas nécessaire. Les impulsions 242 et 244 peuvent provenir de la même source pourvu que de 35 le circuit de déclenchement provoque la fin l'impulsion 242 avant la fin de l'impulsion 244. La figure 11 représente un circuit d'emmagasinage SC1 de la figure 8 sous une forme intégrée. Il est représenté un substrat semi-conducteur 306 présentant une couche isolante 308 sur sa surface 309. les électrodes de 40 source et de drain SI et D1 du FET T1 sont constituées par les diffusions 310 71 02570 22 2077378 et 312 respectivement. L'électrode de porte G1 du FET T1 est constituée par la couche de métallisation 314 recouvrant le canal 316 entre les diffusions 310 et 312 dans le substrat 306. L'électrode 214 du condensateur d'emmagasinage C1 est aussi constituée par 5 la couche ds métallisation 314. L'autre électrode 216 du condensateur d'emmagasinage C1 comprend la diffusion 310. La partie 318 de la couche isolante 308 entre la couche de métallisation 314 et la diffusion 310 constitue le diélectrique du condensateur C1. La couche-de métallisation 314 est connectée à la source d'entrée de donnée 210 et la diffusion 310 est connectée à la 10 source d'impulsion P2. En plus de la formation du drain D1 du FET T1, la diffusion 312 constitue aussi l'électrode de source S2 du FET T2. La ligne de métallisation 320 constitue l'électrode de porte G2 du FET T2 et est connectée à la source d'impulsion d'horloge 01. La diffusion 322 constitue le drain D2 du FET T2. 15 L'électrode 218 du condensateur d'emmagasinage C2 dans la circuit d'emmagasinage SC4a est constituée par la configuration de métallisation 324, qui est reliée à la zone de diffusion 322 par le contact 326. L'autre électrode 328 du condensateur C2 est constituée par la diffusion 330. La partie 332 de la couche isolante 308 entre la configuration de métallisation 324 et 20 la diffusion 330 constitue le diélectrique du condensateur d'emmagasinage C2. Le circuit intégré de la figure 11 peut être constitué par les procédés connus dans l'art. Par exemple, le procédé de réalisation des circuits intégrés FET décrit dans la demande de brevet déposé en France le 4.12.69 sous le n° PV 6 941 864. 25 Lorsque réalisé sous la forme de circuit intégré représenté dans la figure 11, et avec une amplitude de l'ordre de 8 volts pour les impulsions représentées dans la figure 10, les condensateurs d'emmagasinage d'un registre à décalage peuvent avoir une valeur de l'ordre de 0,2 picofaradset donner-d'excellentes performances dans le registre à décalage ayant plus de 100 30 cellules d'emmagasinage. Le niveau de 8 volts pour les impulsions de charge et les impulsions d'horloge constitue approximativement le maximum qui peut être envoyé aux circuits d'emmagasinage du registre à décalage sans abaisser les performances a cause de signaux non désirés produits par les dispositifs parasites FET à couche d'oxyde épaisse.De tels dispositifs sont réalisés 35 toutes les fois qu'une configuration de métallisation recouvre une région d'oxydeépaisse 334 sur un canal entre deux diffusions. Parce que la nécessité d'un condensateur d'emmagasinage temporaire entre le premier et le second FET, du circuit d'emmagasinage a été éliminé, par superposition des impulsions d'horloge, la taille du circuit d'emmagasinage sous forme intégrée ~ 6 2 40 peut atteindre seulement 19,35 10 cm avec la valeur de capacité et les 71 02S70 23 2077378 tensions d'impulsions ci-dessus. Ceci peut être comparé avec la taille de _ g 2 25,80 10 cm lorsque les impulsions d'horloge superposées ne sont pas fournies et, qu'un condensateur d'emmagasinage temporaire entre le premier et le second FET du circuit d'emmagasinage est nécessaire. 5 La figure 12 représente une autre réalisation de l'invention qui peut être utilisée avec la réalisation de la figure 8 pour donner un signal de sortie amplifié. Comme dans la figure 8, le circuit comporte deux FET T1 et T2 connectés en série par leurs électrodes d'écoulement de courant D1 et S2. Le condensateur d'emmagasinage C1 est connecté entre l'électrode 10 d'écoulement de courant S1 et l'électrode de porte G1 du FET T1 par ses électrodes 214 et 216. Le condensateur d'emmagasinage C2 est connecté à l'électrode d'écoulement de courant D2 du FET T2 par son électrode 218, et est relié à la masse par son électrode 328. Le FET T3 est ajouté au circuit au travers du FET T1 pour donner un signal de charge amplifié pour le conden-15 sateur d'emmagasinage C2. L'électrode d'écoulement de courant S3 et l'électrode de porte G3 du FET T3 sont toutes deux reliées è l'électrode d'écoulement de courant S1 du FET T1 et à la source d'impulsion P1 par les lignes 11 et 335. L'électrode d'écoulement de courant D3 du FET T3 est connectée à l'électrode d'écoulement de courant D1 de FET T1. 20 Dans cette configuration -le FET T3 agit comme une diode FET. Ainsi le FET T3 peut être remplacé par tout autre type de diode, par exemple, une diode de Schottky. Une partie de l'impulsion de charge pour le condensateur d'emmagasinage C2 continue à passer à travers le FET T1 en vertu de la connexion à travers le condensateur C1 entre l'électrode d'écoulement de 25 courant S1 et l'électrode de porte G1. Le reste de l'impulsion de charge provenant de la source P1 passe à travers le FET T3. Si on désire faire passer toute l'impulsion de charge pour le condensateur d'emmagasinage C2 par l'intermédiaire du FET T3, l'électrode 216 du condensateur C1 peut être reliée à la masse, plutôt que connectée à la source P1. Cette solution 30 s'appliquant à la cellule d'emmagasinage de sortie du registre à décalage est souvent avantageuse du point de vue de la réduction du bruit. Les deux composants de l'impulsion provenant de la source P1 sont envoyés sur le condensateur d'emmagasinage de charge C2 par l'intermédiaire du FET T2, à cause de l'application d'une impulsion simultanée provenant de la source 01 35 appliquée à la porte G2 du FET T2. Quand on l'utilise comme cellule de sortie de donnée d'un registre à décalage, l'information est lue hors du registre sur le terminal de sortie des données 336. Le terminal d'entrée des données 338 est connecté au second FET du circuit d'emmagasinage précédent dans le registre à décalage. 40 Le circuit de la figure 12 peut aussi être utilisé comme circuit initial 71 02570 24 2077378 ou circuit d'emmagasinage d'entrée de données du registre à décalage. Quand il est utilisé ainsi, le terminal d'entrée des données 336 est connecté à un circuit d'entré adéquat [non représenté) pour le registre à décalage. Quand utilisé comme le circuit d'emmagasinage d'entrée de donnée initial du 5 registre à décalage, le condensateur d'emmagasinage C1 peut être omis, et toute l'impulsion de charge pour le condensateur d'emmagasinage C2 envoyé à travers le FET T3, si on le désire. Le terminal de sortie de donnée 336 du circuit est connecté à la porte du premier FET du circuit d'emmagasinage suivant, et l'électrode 328 du condensateur d'emmagasinage C2 est connectée 1□ à l'électrode d'écoulement de courant du même FET, d'une façon analogue à celle du condensateur C1. L'utilisation du circuit dans la figure 12 comme circuit initial d'emmagasinage d'entrée de données et circuit de sortie de donnée du registre à décalage signifie qu'une impulsion de charge substantiellement accrue 15 peut être fournie à l'entrée du registre, et un signal de sortie substantiellement accru peut être obtenu à la sortie du registre, dans les deux cas sans utilisation accrue de la surface du bloc de circuit intégré. On reconnaîtra que l'utilisation du FET T3 comme dans la figure 12 résulte en un circuit Sous forme de circuit intégré quelque peu plus grand que celui 20 de la figure 8, à cause des lignes d'interconnexion supplémentaires nécessaires, et l'utilisation de la réalisation de la figure 12 comme un circuit d'emmagasinage interne du registre à décalage n'est pas par conséquent aussi avantageuse que l'utilisation du circuit de la figure 8, du point de vue de l'utilisation de la surface du circuit intégré. 25 La description ci-dessus a été réalisée en terms de circuits d'emmagasi nage individuels ou de différents circuits d'emmagasinage constituant une partie d'un registre à décalage complet. Un registre à décalage complet réel contiendra plus de 100 circuits du type représenté dans la figure 8. A cause d'un circuit d'emmagasinage plus petit et simplifié, plusieurs regis-30 très à décalage contenant chacun plus de 100 circuits d'emmagasinage peuvent être contenus dans un bloc de circuit intégré unique mesurant seulement 0,25 cms sur 0,25 cms et renfermant un total de 2000 circuits représentés dans les figures 8 et 11, les 8 portes de phase d'impulsion d'horloge, 12 circuits entrée-sortie pour les registres à décalage, et des connexions 35 conductrices pour permettre la transmission avec l'extérieur. Il apparaît maintenant qu'un circuit d'emmagasinage de construction , simplifiée et un registre à décalage renfermant le circuit d'emmagasinage adéquat pour atteindre les buts proposés par l'invention ont été réalisés. Le nombre d'éléments de circuit a été réduit à deux éléments actifs et un 40 dispositif d'emmagasinage, tout en réduisant en même temps la zone nécessaire 71 02570 25 2077378 pour le circuit d'emmagasinage du registre à décalage. Ce résultat est obtenu en fournissant des impulsions de charge pour le dispositif d'emmagasinage d'un circuit d'emmagasinage ultérieur à travers un premier FET dans le circuit, et des impulsions d'horloge se superposant au second FET dans le circuit, 5 éliminant ainsi la nécessité d'un dispositif d'emmagasinage temporaire entre le premier et le second FET. Les caractéristiques d'un circuit d'emmagasinage simplifié et d'un circuit d'emmagasinage plus petit permet aux registres à décalage d'utiliser l'invention particulièrement utile dans les applications aux mémoires à grande capacité. L'invention permet de réaliser une mémoire 10 à grande capacité capable d'emmagasiner environ 12 millions de bits d'information à un coût de production suffisamment faible pour les applications de mémoire à grande capacité avec un temps d'accès moyen de l'ordre de 50 microsecondes. Une telle capacité de mémoire à jusqu'ici été réalisée seulement avêc beaucoup de difficultés dans les mémoires magnétiques statiques 15 ou avec des mémoires à accès électro-mécaniques, telles que les piles de disques, qui sont beaucoup plus lentes et moins sures. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention, appliquées à un mode de réalisation préférée de cellé-ci, il est évident que l'homme de l'art peut 20 y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortr du cadre de ladite invention. 71 02570 26 2077378 REVENDICATIONS 1. Circuit caractérisé en ce qu'il comprend : a/ un premier et un second transistors à effet de champ ayant chacun deux électrodes d'écoulement de courant et une électrode porte, les deux transistors étant connectés avec leurs.électrodes d'écoulement de courant 5 en série, b/ des moyens d'emmagasinage connectés à l'électrode porte du premier transistor, c/ des moyens d'entrée de donnée couplés aux moyens d'emmagasinage, d/ dès moyens pour fournir une impulsion à travers ce premier transistor 10 indépendante de l'état des moyens d'emmagasinage, e/ des moyens utilisant l'énergie provenant de l'impulsion et couplés à l'électrode d'écoulement de courant du second transistor éloignée du premier transistor et, f/ une source d'impulsion d'horloge couplée pour rendre conducteur 15 ce second transistor. 2.Registre à décalage caractérisé en ce qu'il comprend plusieurs circuits d'emmagasinage selon la revendication 1, dans lequel les moyens d'entrée de données des circuits d'emmagasinage à l'exception du premier circuit d'emmagasinage du registre à décalage comprennent un tel circuit d'emmagasinage 20 précédent. 3. Circuit d'emmagasinage caractérisé en ce qu'il comprend : a/ un premier transistor à effet de champ ayant deux électrodes d'écoulement de courant et une électrode de porte, b/ un condensateur connecté entre l'une des électrodes d'écoulement 25 de courant et l'électrode de porte de ce premier transistor à effet de champ c/ une entrée de donnée à la porte dudit premier transistor à effet de Ghamp, d/ une source d'impulsion connectée à l'électrode d'écoulement de courant du premier transistor à effet de champ à laquelle le condensateur est connecté 30 e/ un second transistor à effet de champ ayant deux électrodes d'écou lement de courant et une électrode porte l'une de ces électrodes d'écoulement de courant étant connectée à l'autre électrode d'écoulement de courant du premier transistor à effet de champ, f/ un condensateur connecté à l'autre électrode d'écoulement de courant 35 du second transistor à effet de champ, g/ une source d'impulsion d'horloge connectée à la porte du second 11 02570 27 2077378 transistor à effet de champ. 4. Circuit d'emmagasinage caractérisé en ce qu'il comprend : a/ un premier transistor àeffet de champ ayant deux électrodes d'écoulement de courant et une électrode porte, 5 b/ un condensateur connecté entre l'une des électrodes d'écoulement de courant et l'électrode porte du premier transistor à effet de champ, c/ une entrée de donnée couplée pour charger ce condensateur, d/ une source d'impulsion connectée à l'électrode d'écoulement de courant du premier transistor à effetde champ à laquelle ce condensateur est connecté, 10 e/ un second transistor à effet de champ ayant deux électrodes d'écou lement de courant et une électrode porte l'une des électrodes d'écoulement de courant étant connectée à l'autre d'écoulement de courant du premier transistor à effet de champ, f/ un condensateur connecté à l'autre électrode d'écoulement de courant 15 du second transistor à effet de champ, g/ une source d'impulsion d'horloge couplée de façon à fournir des impulsions d'horloge pour rendre conducteur le second transistor à effet de champ en chevauchement avec les impulsions fournies par la source d'impulsion. 20 5. Registre à décalage caractérisé en ce qu'il comprend : a/ plusieurs circuits d'emmagasinage selon la revendication 4, interconnectés, b/ un circuit d'emmagasinage d'entrée de donnée au commencement du registre à décalage, 25 c/ un circuit d'emmagasinage de sortie de donnée à la fin dudit registre à décalage, d/ des circuits d'emmagasinage d'entrée de donnée et de sortie de donnée comprenant chacun, 1/ un premier et unsecond transistors à effet de champ, chacun ayant deux électrodes d'écoulement de courant et une électrode de 30 porte et étant connectés en série par électrode d'écoulement de courant, 2/ une diode connectée en parallèle au premier transistor à effet de champ au travers des deux électrodes d'écoulement de courant du premier transistor à effet de champ, de façon à permettre au courant de circuler autour du premier transistor à effet de champ vers le second transistor à effet de 35 champ, 3/ une source d'impulsion couplée de façon à passer une impulsion à travers la diode jusqu'au second transistor à effet de champ, 4/ un condensateur connecté à l'électrode d'écoulement de courant du second transistor à effet de champ éloignée du premier transistor à effet de champ, 5/ une source d'impulsion d'horloge adaptée pour fournir une impulsion d'horloge 71 02570 26 2077378 en chevauchement avec l'impulsion fournie par la source d'impulsion couplée à la diode, à la porte du second transistor à effet de champ, 6. Circuit caractérisé en ce qu'il comprend : a/ un premier et un second transistors à effet de champ, chacun ayant 5 deux électrodes d'écoulement et une électrode porte les deux transistors étant connectés avec leurs électrodes d'écoulement de courant en série, b/ des moyens d'emmagasinage connectés à l'électrode de porte du premier transistor, c/ une entrée de donnée à ces moyens d'emmagasinage, 10 d/ des moyens pour fournir une impulsion au moyen d'emmagasinage d'un circuit d'emmagasinage ultérieur à travers le premier transistor indépendanment de l'état de l'entrée de donnée, e/ une source d'impulsion d'horloge adaptée pour fournir une impulsion d'horloge en chevauchement avec l'impulsion pour ces moyens d'emmagasinage 15 fournis par les moyens de fourniture d'impulsion. 7. Registre à décalage caractérisé en ce qu'il comprend plusieurs circuits d'emmagasinage selon larevendication 6, avec les moyens d'enmagasinage de circuits d'emmagasinage successifs connectés par l'électrode d'écoulement du courant du second transistor d'un circuit d'emmagasinage précédent éloi- 20 gnée du premier transistor de ce circuit d'emmagasinage précédent. B. Circuit d'emmagasinage caractérisé en ce qu'il comprend : a/ un premier transistor à effet de champ ayant une première et une seconde électrodes d'écoulement de courant et une électrode de porte, b/ un condensateur connecté entre l'électrode de porte et la première 25 électrode d'écoulement de courant du premier transistor à effet de champ, c/ unsecond transistor à effet de champ ayant une première et une seconde électrodes d'écoulement de courant et une électrode de porte ayant sa première électrode d'écoulement de courant connectée à la seconde élec-. trode d'écoulement de courant du premier transistor à effet de champ, 30 d/ un condensateur ayant l'une de ces électrodes connectée à la seconde électrode d'écoulement de courant du second transistor à effet de champ, e/ une source d'impulsion connectée à la première électrode d'écoulement de courant du premier transistor à effet de champ, 35 f/ une source d'impulsion d'horloge couplée pour fournir une impulsion d'horloge pour rendre conducteur ce second transistor à effet de champ en chevauchement avec l'impulsion pour les moyens d'enmagasinage fournis par 71 02570 29 2077378 la source d'impulsion, g/ une source de signal d'entrée connectée à la porte du premier transistor à effet de champ. 9. Registre à décalage suivant l'une des revendications 3, 4 ou 8, caracté-5 risé en ce que le condensateur connecté entre une électrode et la porte du premier transistor à effet de champ est aussi le condensateur connecté à l'autre électrode du second transistor à effet de champ d'un circuit d'emmagasinage précédent dans le registre à décalage, et ce condensateur connecté à l'autre électrode du second transistor à effet de champ est aussi 10 le condensateur connecté entre l'une des électrodes d'écoulement de courant et l'électrode de porte du premier transistor à effet de champ d'un circuit d'emmagasinage subséquent dans le registre à décalage. 10. Registre à décalage selon l'une des revendications 2,7 ou 9, caractérisé en ce que les circuits sont arrangés en plusieurs groupes, les sources 15 d'impulsion d'horloge des circuits d'emmagasinage dans ce groupe fournissant ensemble une série d'impulsions d'horloge échelonnées, le nombre des circuits d'emmagasinage dans chacun de ces groupes correspondant au nombre des différentes impulsions d'horloge. 11. Registre à décalage caractérisé en ce qu'il comprend : 20 a/ plusieurs circuits d'emmagasinage selon l'une des revendications 3 ou 4, interconnectés, b/ un circuit d'emmagasinage d'entrée de donnée au commencement du registre à décalage, c/ un circuit d'emmagasinage de sortie de donnée à l'extrémité du regis-25 tre à décalage, ces circuits d'emmagasinage d'entrée et de sortie de donnée comprenant chacun 1/ un premier un second transistors à effet de champ, chacun ayant deux électrodes d'écoulement de courant et une électrode de porte et étant connectés en série par leurs électrodes d'écoulement de courant , 2/ un troisième transistor à effet de champ ayant deux électrodes 30 d'écoulement de courant et une électrode de porte, une première de ces électrodes d'écoulement de courant et l'électrode de porte du troisième transistor à effet de champ étant connecté en commun à l'électrode d'écoulement de courant du premier transistor à effet de champ éloignée du second transistor à effet de champ, l'autre électrode d'écoulement de courant du 35 troisième transistor à effet de champ étant connectée à l'autre électrode d'écoulement de courant du premier transistor à effet de champ, 3/ une source d'impulsion connectée à la première électrode d'écoulement de courant du 71 02570 30 2077378 troisième transistor à effet de champ, 4/ un condensateur connecté à l'électrode d'écoulement de courant du second transistor à effet de champ éloignée du premier transistor à effet de champ, et 5/ une source d'impulsion d'horloge connectée à la porte dusecond transistor à effet de champ. 5 12. Circuit d'emmagasinage comprenant : a/ un premier et un second transistors à effet de champ, chacun ayant deux électrodes d'écoulement de courant et une électrode de porte, les deux transistors étant connectés avec, leurs électrodes d'écoulement de courant en sétiç, 10 b/ un condensateur connecté entre la porte du second transistor à effet de champ et l'électrode d'écoulement de courant du second transistor à effet de champ qui est connecté à l'électrode d'écoulement de courant du premier transistor à effet de champ, c/ une source d'impulsion d'horloge connectée à la porte du second 15 transistor à effet de champ, d/ une entrée de donnée à la porte du premier transistor à effet de champ et, e/ des moyens pour appliquer une charge au condensateur avant une impulsion provenant de la source d'impulsion d'horloge et indépendamment 20 de l'état de l'entrée de donnée. 13. Circuit d'emmagasinage selon la revendication 12, caractérisé en ce que les moyens pour appliquer une charge au condensateur sont constitués par un autre condensateur connecté entre l'électrode d'écoulement de courant du premier transistor à effet de champ éloignée du second transistor à effet 25 de champ et la porte du premier transistor à effet de champ et une source d'impulsion connectée à l'électrode d'écoulement de courant du premier transistor à effet de champ auquel l'autre condensateur est connecté. 14. Circuit d'emmagasinage caractérisé en ce qu'il comprend : a/ un premier et un second transistors à effet de champ connectés en série, 30 b/ des moyens d'emmagasinage de donnée commandant le premier transistor, c/ des moyens pour appliquer une impulsion de commande au second transistor, d/ des moyens d'impulsion indépendants de l'impulsion de commande provenant des dits moyens pour appliquer une impulsion de commande de façon 35 à fournir une énergie à travers le second transistor pour être utilisée à une sortie dépendant de l'état du moyen d'emmagasinage de donnée. 71 02570 31 2077378 15. Circuit caractérisé en ce qu'il comprend : a/ un premier et*un second transistors à effet de champ chacun ayant deux électrodes d'écoulement de courant et une électrode de porte, les deux transistors étant connectés avec les électrodes d'écoulement de courant en série, 5 b/ un premier moyen d'emmagasinage connecté à l'électrode de porte du premier transistor à effet de champ, c/ une entrée de donnée connectée à ces moyens d'emmagasinage, d/ des moyens pour appliquer une impulsion pour le second moyen d'emmagasinage d'un circuit d'emmagasinage suivant à travers ledit circuit 10 indépendamment de l'information emmagasinée dans les premiers moyens d'emmagasinage et, e/ des moyens couplés au second transistor à effet de champ pour fournir une impulsion d'horloge en chevauchement avec 1'impulsion provenant des moyens pour appliquer l'impulsion au second moyen d'emmagasinage de façon 15 à rendre conducteur le second transistor à effet de champ. 16. Registre à décalage caractérisé en ce qu'il comprend plusieurs circuits d'emmagasinage selon larevendication 15. 17. Circuit d'emmagasinage caractérisé en ce qu'il comprend : a/ un premier et unsecond transistors à effet de champ, connectés en 20 série, b/ des moyens d'emmagasinage de donnée commandant le premier transistor, c/ des moyens pour appliquer une impulsion de commande au second transistor, d/ des moyens d'impulsion indépendants de l'impulsion de commande 25 provenant des moyens pour appliquer une impulsion de commande pour fournir de l'énergie à travers le second transistor pour son utilisation à une sortie dépendante suivant l'état deç moyens d'emmagasinage de donnée, ces impulsions pour fournir de l'énergie fournissant une impulsion en chevauchement avec l'impulsion de commande en provenance des moyens pour appliquer 30 l'impulsion de commande et se terminant avant la fin de l'impulsion provenant des moyens pour appliquer l'impulsion de commande. 16. Circuit selon l'une des revendications 1, 6, 14, 15 ou 17, caractérisé en ce que les moyens d'emmagasinage sont un condensateur. 35 19. Circuit d'enranagasinage selon la revendication 13, caractérisé en ce que le premier condensateur est connecté entre une électrode porte et une 71 02570 32 2077378 électrode d'écoulement de courant du premier transistor à effet de champ, et comprend en même temps qu'une source d'impulsion de charge couplée à la même électrode d'écoulement de courant du premier transistor à effet de champ des moyens d'impulsion pour fournir de l'énergie. 5 20. Circuit .d.emmagasinage selon la revendication 3, caractérisé en ce qu'il comprend en outre : a/ un condensateur connecté entre la porte et l'électrode d'écoulement de courant du second transistor à effet de champ qui est connecté au premier transistor à effet de champ. 10 21. Registre à décalage comprenant plusieurs circuits interconnectés selon l'une des revendications 3, 4,8, 9, 10, 12, 13, 14, 17, 19, ou 20, sous forme de circuits intégrés. 22. Circuit selon la revendication 18 dans lequel les transistors sont des transistors à effet de champ à porte isolée. 15 23. Circuit selon l'une des revendications 9, 21 ou 22, caractérisé en ce que la porte des transistors à effet de champ à porte isolée est l'une des électrodes du condensateur et un substrat semi-conducteur dans lequel le transistor est formé, est l'autre électrode du condensateur. 24. Circuit selon la revendication 9 ou la revendication 22, caractérisé 20 en ce que la porte d'un transistor à effet de champ à porte isolée est l'une des électrodes du condensateur et une diffusion formant une électrode d'écoulement de courant du transistor à effet de champ à porte isolée est l'autre électrode du condensateur. 25. Registre à décalage comprenant plusieurs circuits interconnectés selon 25 la revendication 24 sous forme intégrée caractérisé en ce que le condensateur CSS d'emmagasinage de chacun de/ circuits forme avec le premier transistor à effet de champ du circuit, les moyens pour fournir une impulsion au second moyen d'emmagasinage d'un'circuit suivant. 26. Circuit d'emmagasinage selon la revendication 14, caractérisé en ce 30 que les moyens d'impulsions pour fournir de l'énergie comprennent un condensateur couplé à un point entre le premier et le second transistors. 27. Circuit d'emmagasinage selon la revendication 26, caractérisé en ce qu'une 71 02570 33 2077378 électrode du condensateur est connectée à un point entre le premier et le second transistor, et une seconde électrode du condensateur est connectée à une électrode de commande du second transistor. 28. Circuit d'emmagasinage selon l'une des revendications 14 ou 17, caracté-5 risé en ce que les moyens d'impulsion pour fournir de l'énergie comprennent une diode connectée entre une source d'impulsion et une électrode d'écoulement de courant du second transistor à effet de champ proche du premier transistor à effet de champ. 29. Circuit d'emmagasinage selon la revendication 28, caractérisé en ce que 10 la diode est un transistor à effet de champ ayant une électrode de porte et une électrode d'écoulement de courant toutes deux connectées à l'électrode d'écoulement de courant du premier transistor à effet de champ éloignée du second transistor à effet de champ. 30. Circuit d'emmagasinage selon la revendication 18 caractérisé en ce qu'il 15 a un second condensateur connecté à la sortie et dans lequel l'énergie fournie par les moyens d'impulsion pour fournir l'énergie est utilisée pour charger ce second condensateur. 31.Registre à décalage selon la revendication 21 caractérisé en ce qu'il comprend en outre des circuits d'emmagasinage initial et final ayant : 20 a/ un premier et un second transistors à effet de champ connectés en série, b/ des moyens d'emmagasinage commandant le premier transistor à effet de champ, c/ une source d'impulsion d'horloge couplée pour rendre conducteur le second transistor à effet de champ, 25 d/ un troisième transistor à effet de champ avec une connexion commune entre l'électrode de porte et une électrode d'écoulement de courant, une autre électrode d'écoulement de courant du troisième transistor à effet de champ étant connectée à une électrode d'écoulement de courant du second transistor à effet de champ proche du premier transistor à effet de champ et 30 e/ une source d'impulsion couplée à l'électrode d'écoulement de courant du troisième transistor à effet de champ éloignée du second transistor à effet de champ. 32. Registre à décalage selon la revendication 31 caractérisé en ce que le circuit d'emmagasinage final est couplé au circuit d''emmagasinage initial Q C pour permettre la recirculation des informations dans le registre à décalage.