i 2103592 Da présente invention concerne une cellule de mémoire bistable . pouvant être formée dans un circuit intégré, et en particulier un - circuit basculeur à couplage croisé comportant des éléments actifs de transfert de charges pour assurer la fonction d'une résistance 5 de charge dans le basculeur. Différents types de cellules de mémoires à transistors à effet de champ à électrode de commande métallique isolée par ton oxyde, appelés, habituellement dispositif métal-oxyde-semiconducteur (MOS) sont actuellement formés en groupes en utilisant la technique des 10 circuits intégrés pour la mise en mémoire d'informations numériques. Une cellule de mémoire à transistors métal-oxyde-semiconducteur ou MOS du type "statique", est un basculeur à couplage croisé comportant deux transistors à effet de champ du type métal-oxyde-semiconducteur (transistor MOS) servant comme résistances statiques de 15 charge pour les deux transistors MOS actifs du circuit. Un inconvénient de la cellule de mémoire du type MOS statique est que les dispositifs de charge doivent avoir une impédance nettement supérieure à l'impédance des transistors actifs pour assurer la stabilité et réduire les besoins en courant. Les dispositifs de charge à impé-20 dance supérieure sont matériellement assez longs et ils occupent une superficie particulièrement importante quand ils sont formés par la technique des circuits intégrés sur un support convenable en semiconducteur, par exemple un support en silicium type JI ou P légèrement dopé. Un avantage de la cellule de mémoire MOS du type 25 statique est qu'elle est bistable de façon inconditionnelle, c'est-à-dire qu'elle conserve indéfiniment son état quand elle n'est pas adressée. La superficie d'une cellule de mémoire MOS peut être réduite en utilisant une cellule de mémoire MOS du type dynamique. Une mémoire de ce dernier type est bistable quand elle est adressée, 30 mais elle a l'inconvénient que la stabilité est perdue si le circuit n'est pas adressé à nouveau périodiquement, et par suite elle a des performances inférieures à celles d'une cellule statique. Par suite, la superficie plus faible de la cellule de mémoire MOS dynamique habituelle est obtenue aux dépens de la complication du sys-35 tème nécessaire pour maintenir l'état bistable de la cellule, c'est-à-dire pour conserver l'emmagasinage de l'information. La présente invention a pour objet une nouvelle cellule de mémoire MOS perfectionnée ayant à la fois la stabilité des états bis-tables et la faible superficie des cellules de mémoires MOS stati-40 ques et dynamiques. 71 31230 2 2103592 L'invention a aussi -pour objet la formation-d'une cellule de mémoire perfectionnée en utilisant la technique des circuits intégrés. L' invention a aussi pour objet un nouvel élément de circuit 5 intégré générateur de courant excité par des impulsions. L' invention concerne ainsi, une nouvelle cellule de mémoire bistable pouvant être fabriquée dans un groupe de cellules en utilisant la technique des circuits intégrés et comportant deux éléments actifs à transfert de charges à la place des transistors cons-10 tituant les résistances statiques de charge, utilisés dans les combinaisons de basculeurs à couplage croisé habituels des cellules de mémoires statiques. Les éléments à transfert de charges et une paire de transistors MOS actifs sont formés sur un support commun, et chaque élément à transfert de charges comporte une région à dopage 15 type P ou N diffusée ou formée autrement dans le support, une couche d'isolement de l'électrode de commande et une première couche d'électrode de commande conductrice commune aux deux éléments à transfert de charges. L'élément à transfert de chargés utilise un phénomène de pompage des charges afin que des charges électriques 20 soient transférées à travers une jonction de semiconducteur-polarisée dans le sens inverse, l'application d'une tension puisée répétitive à 1'électrode de commande des éléments provoquant le passage d'un courant d'une amplitude dépendant de l'amplitude et de la fréquence de la tension appliquée. La connexion en circuit série de 25 chaque transistor MOS et de 1' élément de "transfert de charge associé a lieu à travers la région dopée respective, de l'élément. Par suite, dans une cellule de mémoire unique, il existe une première et une seconde régions dopées communes au premier et au second transistors MOS actifs et à leurs éléments à transfert de charges associés, et 30 une troisième région dopée commune aux deux transistors MOS actifs. Une seconde et une troisième couches conductrices de formes convenables assurent le couplage croisé entre les électrodes de commande des transistors actifs et les points nodaux du circuit de la cellule. Les caractéristiques de l'invention ressortifont plus parti-35 culièrement de la description suivante, donnée à titre d'exemple, et faite en se référant aux dessins annexés sur lesquels : La figure 1 représente schématiquement une cellule de mémoire MOS du type statique d'un type connu, la figure 2 représente schématiquement une cellule de-mémoire 40 MOS du type dynamique d'un type connu, 71 31230 3 21035.92 la figure 3 représente schématiqueme211 une cellule de mémoire MOS selon un mode de réalisation de l'invention, la figure 4 est une vue en plan de la cellule de mémoire de la figure 3 représentée dans un cadre en tirets, et 5 la figure. 5 et une vue en perspective dé la cellule de mémoire de la figure 4 avec une coupe suivant la ligne 5-5 de la figure 4. La figure 1 représente une cellule de mémoire MOS statique d' un type connu qui est constituée par un basculeur à couplage croisé comportant deux transistors MOS 10 et 11 à drains et électrodes de 10 commande connectés ensemble et servant comme résistances de charge statique pour les deux transistors MOS actifs 12 et 13» respectivement. Les quatre transistors MOS 10, 11, 12 et 13 sont du même type de conductivité et ils sont représentés sous la"forme de dispositifs à canaux P de sorte que les électrodes drains et les électrodes de 15 commande des transistors formant les résistances de charge statique 10 et 11 sont connectées à une source commune de tension d'alimentation négative en courant continu -V-p-p* Une cellule de mémoire du même type comportant des dispositifs à canaux U est obtenue en inversant les polarités et un dispositif à canaux N et à canaux P con-20 nectés de façon complémentaire est aussi possible pour une cellule de mémoire de ce type, et par suite l'invention illustrée schématiquement par la figure 3 comportant seulement des dispositifs à canaux P n'est pas limitée à ce cas, et elle peut être utilisée avec des dispositifs ne comportent que dés canaux N ou comportant 25 des dispositifs à canaux U et -à canaux P connectés de façon complémentaire. Une troisième paire de-transistors MOS 14 et 15 constitue les éléments d'accès pour adresser la cellule unique de mémoire, les sorties de charge de ces transistors (électrodes drains et électrodes sources) étant connectées aux points nodaux du circuit et aux 30 lignes de transmission des données. Ainsi, les sorties de charge du transistor 14 sont connectées à une première ligne 16 de termes binaires ou bits et à un point nodal 18 du circuit (point commun entre la source du transistor 10 et le drain du transistor 12). De façon semblable, les sorties de charge du transistor 15 sont connectées à 35 la ligne de termes binaires complémentaires 17 (fcôfc)et au point nodal 19 (point commun entre la source du transistor XI et le drsin lu transistor 13). Les électrodes de commande des transistors d'accès 14 et 15 sont connectées à une ligne de sélection -de mot 20 qui reçoit des signaux de sélection de mot à deux niveaux de tension pour 40 provoquer la commutation à la conduction ou la non-conduction des 71 31230 4 2103592 transistors d'accès, c'est-à-dire que le ligne de sélection de mot 20 est excitée pour provoquer la conduction des transistors 14 et 15 quand une cellule de mémoire particulière est sélectionnée pour les opérations de lecture ou d'écriture ou inscription." L'accès ou 5 adressage de la cellule de mémoire peut avoir lieu de différentes autres façons, bien connues de l'homme de l'art, que celle représentée sur la figure 1. Un circuit détecteur convenable (non représenté) des lignes de données 16 et 17 détecte le niveau du courant dans ces lignes pendant l'opération de lecture. Comme la pré-10 sente invention concerne essentiellement la cellule de mémoire représentée dans le cadre en tirets de la figure 3> le circuit détecteur de niveau de courant, les différences entre les opérations de lecture et d'écriture et les circuits des transistors d'accès, bous bien connus, ne sont pas décrits ci-après. 15 Le fonctionnement de la cellule de mémoire MOS du type stati que de la figure 1 peut être résumé de la façon suivante . La cellule de mémoire est un circuit basculeur à couplage croisé comportant deux branches, chacune ayant un transistor MOS actif et un transistor MOS statique (résistance de charge) connectée en série 20 entre la source de tension connectée aux électrodes de comman des des transistors statiques 10 et 11 et un point de potentiel commun (masse) connecté aux sources des transistors actifs 12 et 13 et au support. Les points nodaux 18 et 19 du circuit sont connectés de façon croisée aux électrodes de commande des transistors actifs op-25 posés 13 et 12 afin que l'un des transistors actifs soit conducteur pendant que l'autre est non conducteur, le changement d'état de 1' un des transistors provoquant le passage de l'autre transistor à l'état opposé en raison de l'action régénératrice assurée par le couplage croisé, en permettant ainsi deux états stables de mise en 30 mémoire d'éléments binaires. La caractéristique de cettè cellule de mémoire d'être bistable de façon inconditionnelle (c'est-à-dire de conserver son état indéfiniment quand elle n'est pas adressée) est évidente et hautement désirable. Cependant, pour assurer la stabilité et aussi pour réduire les besoins en courant, les transistors 35 de charge 10 et 11 doivent avoir une impédance nettement supérieure à celle des transistors 12 et 13, de sorte que les transistors 10 et 11 ont des dimensions matérielles assez grandes en surface quand ils sont formés- sur un support en semiconducteur tel que du silicium type P ou type M. Inversement, les transistors 10 et 11 peu-40 vent avoir des superficies faibles et les transistors 12 et 13 des 71 31230 5 2103592 superficies nettement supérieures pour assurer la stabilité'(mais avec augmentation des besoins en courant), cette dernière solution se traduisant aussi par une superficie importante (cette fois pour les transistors 12 et 13). 5 Gomme un avantage important des circuits intégrés est la réduc tion du volume ds matière nécessaire pour obtenir les différentes fonctions d'un circuit, il est évident qu'il est hautement désirable d'obtenir me cellule de mémoire MOS d'une superficie réduite par comparaison à celle de la cellule de mémoire du type statique repré-10 sentée sur la figure 1. Une façon d'obtenir une cellule de mémoire MOS de superficie réduite consiste à utiliser une cellule de mémoire du type dynamique telle que celle représentée sur la figure 2. La cellule de mémoire de la figure 2 est aussi un basculeur à couplage croisé comportant les transistors MOS actifs 12 et 13 comme dans le 15 cas de la figure 1, mais comportant des transistors MOS actifs 21 et 22 pour assurer à la fois les fonctions d'accès et de résistances de charge. La ligne de sélection de mot 20 est connectée aux électrodes de commande des transistors 21 et 22 et les sorties de charge des transistors 21 et 22 sont connectées aux lignes de données 16 et 20 17 et aux points nodaux 18 et 19 du circuit comme sont connectés les transistors d'accès de la figure 1. La cellule de mémoire dynamique de la figure 2 correspond ainsi à la cellule de mémoire statique de la figure 1 sans les transistors 10 et 11 formant les résistances de charge occupant la superficie. La cellule de mémoire de la figure 25 2 est bistable tant qu'elle est adressée dans des conditions de polarisation de lecture, c'est-à-dire tant que la ligne de sélection de mot 20 reçoit des signaux de sélection de mot pour maintenir conducteurs les transistors 21 et 22 et tant que la tension de polarisation est appliquée aux lignes de données 16 et 17. Quand le cir-30 cuit de la figure 2 n'est pas adressé, il conserve temporairement la stabilité en raison de la capacité parasite 23, 24 (représentée en tirets) couplée aux points nodaux du circuit. Une décharge progressive de ces condensateurs par le courant de fuite entraine la perte de la stabilité du circuit sauf si la cellule est adressée à 35 nouveau ou si tin circuit convenable est ajouté. La suppression des résistances de charge dans la cellule de mémoire dynamique de la figure 2 permet ainsi une réduction désirable de la superficie de la cellule de mémoire, mais avec des performances plus faibles du système. Les performances du système peuvent bien entendu'être amélio-40 rées au moyen d'un circuit supplémentaire pour le maintien de la 71 31230 6 2103592 stabilité et par suite la conservation en mémoire de l'information dans la cellule de mémoire, mais cela augmente la superficie de la cellule de mémoire. Une caractéristique d'une cellule de mémoire selon l'invention 5 telle que celle représentée sur la figure 3 est la stabilité et la superficie faible apportant les avantages à la fois des circuits de mémoire statique et dynamique des figures 1 et 2. Il sera noté que les circuits des figures 1 et 3 sont très semblables du point de vue des circuits. La différence entre les circuits des figures 1 10 et 3 provient de l'utilisation de dispositifs actifs 31 et 32 formant des résistances de charge à charges pompées (pompage Q) à la place des dispositifs 10 et 11 formant les résistances statiques de charge de la figure 1, et de l'utilisation d'un signal de tension du type alternatif ou du type puisé pour exciter les disposi-15 tifs à charges pompées. Il sera noté que les dispositifs à charges pompées de la figure 3 sont du type à canaux P, chacun comportant une seule région dopée type P diffusée ou formée autrement dans le support. Gomme il a été indiqué ci-dessus, les dispositifs 31 et 32 peuvent aussi être du type ècanaux Jî avec inversion convenable des 20 polarités de la tension. La tension puisée (de pompage des charges) pour l'excitation des dispositifs 31 et 32 et par suite pour la commande de leur résistance, est appliquée aux électrodes de commande des dispositifs à travers une ligne de pompage Q 33. L'amplitude de crête de la tension de pompage Q doit être supérieure à la tension 25 de seuil des dispositifs 31 et 32, et dans le cas de dispositifs à canaux P cette tension est de sens-négatif. Le phénomène de pompage des charges est décrit dans un article "Charge Pumping in MOS Devices" (Pompage des charges dans les dispositifs MOS) de J.S. Brugler et P.G. Jespers dans la publication 30 "IEEE Transistions on Electron Devices", Vol. ED-16 pages 297-302, mars 19^9, mais l'utilisation de ce phénomène a été très limitée. Le phénomène de pompage des charges provoque un transfert commandé des charges électriques (électrons ou trous) à travers une jonction de semiconducteur polarisée dans le sens inverse du fait d'une struc-35 ture à effet de champ similaire à celle du transistor MOS, mais utilisant une seule région dopée diffusée dans le support. Un transfert répétitif des charges établit un courant commandé qui peut être utilisé pour de nombreuses applications, et en particulier pour la mécanisation de dispositifs matériellement petits,fonction-40 nant comme résistances d'une valeur relativement élevée pour l'uti 71 31230 21035.92 lisation dans une structure de circuit intégré telle qu'une cellule de mémoire MOS du type considéré. De ce fait,les dispositifs actifs à transfert de charges (à pompage de charges) décrits dans le présent texte peuvent être considérés comme des générateurs de courant 5 ou des résistances (charge). Le fonctionnement de la résistance de charge à pompage de charges est décrit ci-après avant la description détaillée de la structure de la cellule de mémoire formée par un basculeur MOS comportant une paire de ces résistances actives. D'une façon générale, 10 une résistance à charges pompée est constituée par un support en semiconducteur, une source (région dopée du type de conductivité opposé dans le support), une couche d'isolement de l'électrode de commande et une couche conductrice formant l'électrode de commande à laquelle est connectée une borne d'électrode de commande. En con-15 sidérant une construction du type à canal P, l'application à l'électrode de commande d'une tension négative supérieure à la tension de seuil provoque la formation d'un canal P dans le support en dessous de l'électrode de commande, comme dans les transistors MOS classiques, la charge positive nécessaire pour former le canal é-;;0 tant fournie par la source (région P) . Le passage consécutif de la tension de commande à une valeur inférieure à la tension de seuil provoque le démarrage de l'écoulement de charges du canal en retour à la source. Quand la charge du canal est réduite, sa conductivité décroît et, à un certain point pour lequel le retard dans le 25 temps dans le canal distribué (provoqué par la conductance et la capacité distribuées) est supérieur au temps de coupure de la tension de commande, une partie des charges du canal ne peut pas revenir à la source avant que le canal soit bloqué, et ces charges sont emprisonnées sous 1'électrode de commande et subsistent en tant que 30 charges dans le support. Une composante de charges, en plus de la composante "géométrique" considérée ci-dessus, est transférée à partir de la source à travers le canal au support par un mécanisme attribué à la densité d'état de surface "rapide", chaque fois que le dispositif subit la commutation de l'état conducteur à l'état 35 non conducteur. La commutation de la tension de commande au dessus et en dessous de la tension de seuil provoque le transfert (pompage) d'une partie des charges à partir de la région source du support, et si la tension de commande subit la commutation à une fréquence de répétition constante, le courant de charges par cycle delà 40 tension se traduit par un courant de la source au support, la va- 71 31230 2103592 leur de ce courant dépendant de la forme géométrique du canal, du temps de coupure de la commande, de l'amplitude et de la fréquence de la tension appliquée et du nombre d'états de surface rapides dans la région du canal. Par suite, en utilisant la source précitée 5 (région P) comme points nodaux du circuit (18, 19), un générateur de courant est formé à partir des points nodaux jusqu'au support, et il peut être utilisé comme résistance de charge dans une cellule de mémoire selon l'invention. Dans le circuit de la figure 3,une tension alternative ou puisée d'une fréquence et d'une amplitude 10 commandées, supérieure à la tension de seuil, est appliquée à partir d'une source convenable à travers la ligne 33 qui peut- être appelée ligne de charges ou de pompage Q. La ligne de pompage Q 33 est connectée aux électrodes de commande des dispositifs à charges pompées 31 et 32 et les pulsations de la tension de commande provo-15 quent le pompage ou 1'emprisonnement de charges dans le support (commun) et le passage résultant de courant des points nodaux 18 et 19 vers le support. Comme l'amplitude des courants des points nodaux au support des dispositifs 31 et 32 est facilement commandée par commande de la fréquence ou de la vitesse de répétition de la 20 tension appliquée à la ligne de pompage Q 33» H est évident que l'utilisation selon l'invention du phénomène de pompage des charges dans une cellule de mémoire bistable établit une structure de circuit intégré équivalant à une résistance, et, en particulier, peut former une résistance de valeur élevée pour réduire le prix du cir-25 cuit en raison des dimensions matérielles réduites, et en permettant en même temps des performances supérieures du circuit du fait que la résistance peut être facilement commandée par commande de la tension appliquée au conducteur 33* Une cellule de mémoire bistable selon l'invention représente ainsi une amélioration fondamentale 30 pour la technique des résistances des circuits intégrés. En considérant la vue en plan de la figure 4 qui représente les éléments situés à l'intérieur du rectangle en tirets de la figure 3, et la vue en perspective de la figure 5, qui comporte une coupe suivant la ligne 5-5 de la figure 4, la structure matérielle d'une 35 cellule de mémoire à pompage de charges est décrite ci-après. Cette structure est décrite dans le cas de dispositifs ne comportant que des canaux P, mais cependant il doit être compris, comme il a été indiqué ci-dessus, que des dispositifs ne comportant que des canaux S ou des dispositifs à canaux N et à canaux P connectés de façon 40 complémentaire, entrent dans le cadre de l'invention. 71 31230 9 21035.92 L'élément constituant le support d'une cellule de mémoire selon l'invention peut être en n'importe quelle matière convenable, mais de préférence, ce support est la matière semiconductrice utilisée pour former les quatre dispositifs interconnectés 12, 13, 31 5 et 32 formant la cellule de mémoire. Par exemple, un support 40 en semiconducteur type U, tel que du silicium type ^ légèrement dopé, supporte la cellule de mémoire décrite . Le support 40 comporte trois régions type P fortement dopées 41, 42, 43 diffusées ou formées autrement et qui sont délimitées par des lignes en tirets sur 10 la figure 4. La région P 41 est commune au dispositif à charges pompées 32 et au transistor MOS 13 et elle constitue la source du dispositif 32 et le drain du transistor 13. D'une façon analogue, la région P 42 est commune aux dispositifs 31 et 12 et elle forme respectivement la source et le drain de ces dispositifs. La région 15 P 43 est commune aux transistors MOS 12 et 13 et forme les sources de ces transistors. Une couche isolante 44 en matière convenable, telle que du bioxyde de silicium, est déposée ou formée autrement sur le support 40 pour couvrir toute la surface supérieurede celui-ci (à 1'exception des régions des points nodaux 18 et 19 pour la 20 connexion croisée des régions P), sous la forme d'une couche mince dans certaines zones et d'une couche épaisse dans les autres zones de la façon indiquée plus clairement sur la figure 5. La couche d'isolant électrique 44 a une épaisseur supérieure au dessus des régions du support en semiconducteur qui ne sont pas activées par le 25 fonctionnement du circuit, par exemple le long et à côté des bords (à l'exception des connexions pour les transistors d'accès et les cellules de mémoires voisines) et de la région centrale séparant les quatre dispositifs 12, 13, 31, 32 en deux circuits série 12, 31 et 13, 32. Une première couche en conducteur électrique d'une forme 30 convenable 34 est déposée ou formée autrement sur la couche isolante 44 pour former les électrodes de commande des dispositifs 31 et 32 qui sont connectées au conducteur de pompage Q 33 recevant la tension négative pour l'excitation de ces dispositifs. Dans le cas d'un groupe de cellules de mémoires selon 1'invention, le conduc-35 teur 34 est un élément continu commun à tous les dispositifs à charges pompées du groupe (c'est-à-dire le groupe comportant toutes les -rangées et toutes'les colonnes des cellules de mémoires interconnectées). Gomme le montre plus-particulièrement la figure 5i le conducteur 34 n'est pas un élément plan parce qu'il "passe au-dessus 40 des parties minces et épaisses de la couche'd'oxyde 44. Plus parti- 71 31230 10 2103592 culièrement, le conducteur 34 s'étend au dessus de la partie 44a de la couche épaisse d'oxyde dans la région centrale de la cellule de mémoire séparant les quatre dispositifs actifs 12, 13, 31, 32 en deux circuits série 12, 31 et 13, 32. Le conducteur 34 recouvre de 5 préférence légèrement une première partie marginale des régions P 41 et 42 ("bien que la cellule de mémoire puisse fonctionner si ces premières parties marginales 41a et 42a qui communiquent avec les régions P 41, 42 se trouvent approximativement en dessous du bord inférieur du conducteur 34). Les deux régions du conducteur 34 com-10 muniquant avec les régions P 41, 42 s'étendent au dessus de parties de la couche mince d'oxyde, et elle constituent les électrodes de commande des dispositifs à charges pompées 31, 32. Suivant un mode de réalisation préféré d'une cellule de mémoire selon l'invention, la couche 34 a une forme rectangulaire en plan pour faciliter la fa-15 brication. Bien entendu, la couche conductrice d'électrode de commande 34 (et les couches 35 et 36) peut avoir d'autres formes, si cela est désiré. Comme il a été indiqué ci-dessus, la région P 41 constitue le couplage du circuit série entre le dispositif à charges pompées et le transistor 13, et la région P 42 assure le cou-20 plage entre le dispositif 31 et le transistor 12. Le couplage entre les points nodaux 18 et 19 et les électrodes de commande des transistors 13 et 12, respectivement, est assuré par une seconde et une troisième couches conductrices 35 et 36 de formes convenables. Les couches conductrices 35 et 36 peuvent être 25 formées sur la couche isolante 44 par la même technique que celle utilisée pour former la couche 34.-Une première extrémité de la couche 35 se termine approximativement au centre de la région P 42 et elle constitue le point nodal 18. La seconde extrémité de la couche 35 constitue l'électrode de commande du transistor MOS 13, et sa 30 largeur est suffisante pour qu'elle communique avec lés régions P 41 et 43. Pour assurer que la couche 35 couvre complètement la couche mince d'oxyde entre les régions 41 et 43, la seconde extrémité de la couche 35 est élargie pour couvrir une partie de la région 44a de la couche épaisse d'oxyde, de la façon représentée. En dehors des deux 35 extrémités de la couche 35 (et d'une longueur faible 35a au dessus de la région P 43), la partie principale de la couche conductrice 35 est formée à côté d'environ la moitié du pourtdur de la cellule de mémoire, et par-.suite elle est formée sur la partie épaisse de la couche isolante 44. La couche conductrice 36 a une" longueur bien 40 plus faible que la couche 35 et comporte une première extrémité en 71 31230 2103592 contact approximativement avec le centre de la région P 41, et elle constitue le point nodal 19 du circuit. La seconde extrémité de la couche 36 constitue 1'électrode de commande du transistor MOS 12 et sa largeur est suffisante pour qu'elle communique avec les régions 5 P 42 et 43, et elle peut venir à recouvrement par rapport à une partie de la couche épaisse d'oxyde, de la façon représentée sur la figure 5. La partie centrale de la couche conductrice 36 est formée, sur la région en couche épaisse 44a séparant les dispositifs 12, 13, 31, 32 en deux circuits série. Les couches conductrices 34, 35 et 36 10 sont espacées les une des autres pour qu'il n'y ait pas de courtcir-cuit entre deux conducteurs voisins et pour que le seul couplage entre ces conducteurs ait lieu à travers les régions P associées à ces conducteurs. Une borne convenable est formée sur la couche conductrice 34 pour la connexion à une source extérieure de tension de 15 pompage des charges. Il sera noté sur la figure 4 que la région P 42 du support 40 s'étend jusqu'au bord supérieur et que les régions P 41 et 43 s'étendent jusqu'au bord inférieur de la cellule de mémoire (telle qu' elle est vue sur la figure 4). L'extension des région P 41 et 42 20 jusqu'aux bords assure le couplage nécessaire (de la région P suivant le mode de réalisation particulier) avec les transistors d'accès 14 et 15, qui peuvent être formés sur le même support 40, à côté du bord supérieur et du bord inférieur. L'extension de la région P 43 assure la connexion commune pour les cellules de mémoires voi-25 sines ou pour 1'électrode commune extérieure (à la masse), Ainsi, une borne de charge du transistor d'accès 14 est connectée au point nodal 18 par la région P 42 s'étendant au delà du bord supérieur de la cellule de mémoire de la figure 4, et une borne de charge du transistor d'accès 15 est connectée au point nodal 19 par la régionP 30 41 qui s'étend au-delà du bord inférieur de la cellule de mémoire. La largeur des régions P 41, 42, 43 bords (et à côté des bords) de la cellule de mémoire est inférieure à la largeur au voisinage des points nodaux pour permettre un espacement convenable par rapport aux couches conductrices 34, 35, 36 dans les régions dans les-35 quelles le support ne doit pas être activé. Bien qu'une cellule de mémoire unique soit utile, plusieurs cellules sont plus souvent formées pour constituer un groupe en formant plusieurs cellules de mémoires et leurs transistors d'accès associés en rangées et en colonnes (c'est-à-dire suivant une disposi-40 tion x-y) sur un même support ayant plusieurs lignes de sélection de 71 31230 2103592 mots communes à une rangée particulière de cellules de mémoires et aux transistors d'accès, chaque colonne étant cor. ame pour une paire particulière parmi plusieurs paires de lignas de données 16 et 17. A titre d'exemple d'une superficie faible sur la surface d'un 5 support pour une cellule de mémoire selon l'invention, sans que cela limite l'invention, des dimensions typiques d'un circuit intégré terminé tel que celui de la figure 3 (y compris le transistor d'accès) sont de 75 microns par 100 microns. Par contre, des dimensions typiques pour le circuit complet de la figure 1 sont de 125 microns 10 par 150 microns. Il est ainsi évident que la présente invention per met d'obtenir une cellule de mémoire occupant une superficie très faible sur le support, cette superficie étant considérablement plus petite que celle occupée par une cellule de mémoire classique du type statique et cette cellule ayant l'avantage important de la cel 15 lul^de mémoire du type statique du fait qu'elle est bistable de façon inconditionnelle, avantage que ne possède pas la cellule de mémoire du type dynamique classique. Les dispositifs à charges pompées 31, 32 selon l'invention remplacent les résistances de charge 10 et 11 d'une cellule de mémoire du type statique classiquemais ils ne 20 sont pas des résistances. D'une façon plus réelle,ils sont des géné rateurs de courant activés par du courant alternatif ou des impulsions. Le circuit de la cellule de mémoire représentée schématiquement sur la figure 3 a un. fonctionnement stable en fonction du signal sur la ligne de pompage Q 33 comme le circuit de cellule de 25 mémoire statique classique dépend d'une ligne d'alimentation en courant continu. Par suite, aucun synchronisme n'est nécessaire entre la ligne de pompage Q 33 et la ligne de sélection de mot 20 selon l'invention, et le fonctionnement de ce circuit est réellement statique . 30 Une autre caractéristique importante d'un circuit selon l'in vention est le courant faible inhérent au repos. Bien que la puissance réelle nécessaire pour le maintien de la tension des points nodaux dans n'importe quel basculeur MOS soit très faible (en raison des courants de fuite très faibles des régions diffusées pola-35 risées dans le sens inverse), il n'a pas été possible, dans la pratique, d'atteindre cette puissance faible sans qu'il existe des effets secondaires indésirables. Sans considérer en détail différentes approximations courantes pour la réduction de la puissance, il peut être estimé qu'une cellule de mémoire selon l'invention est '"0 caractérisée de façon intrinsèque par un besoin plus faible de puis— 71 31230 2103592 sance que n'importe quelle autre cellule, sauf une, la cellule MOS complémentaire, gui, en raison de la complexité de formation et de la superficie occupée, n'est pas un élément économique pour la formation d'une mémoire. 5 Bien que la description qui précède concerne une cellule de mémoire à dispositif à charges pompées à canaux P, il est évident qu'une telle cellule peut être facilement formée sous la forme d'un circuit à dispositifs dutypeà canaux N (en utilisant les polarités convenables pour la tension) ou à canal lî et canal P connectés sur 10 le mode complémentaire (avec les modifications voulues des connexions) , et que les conducteurs d'interconnexion 35 et 36, en particulier, peuvent être disposés sous des formes différentes de celles représentées sur les figures 4 et 5. De plus, les dispositifs 12, 13, 31 et 32 ne sont pas limités à un type quelconque particulier 15 métal-oxyde-semiconducteux, ces dispositifs pouvant être de n'importe quel type à couche conductrice métallique ou non métallique et oxyde ou à couche isolante non en oxyde et semiconducteur, tels que ceux utilisés pour les circuits intégrés. De même, il n'est pas nécessaire que les sources des dispositifs 31 et 32 soient respec-20 tivement communes avec les drains des transistors 12 et 13» et par suite elles peuvent être des"régions dopées séparées interconnectées par des conducteurs électriques de formes convenables. Enfin, bien que le support et les sources des transistors 12 et 13 soient représentés comme étant au même potentiel (à la masse ou à zéro 25 volt dans le cas de la figure 3), ils peuvent être à des tensions différentes suivant les besoins du circuit. Comme il va de soi et comme il résulte d'ailleurs déjà de ce qui précède, 1' invention ne se limite nullement à celui de ses modes d'application, non plus qu'à ceux des modes de réalisation de 30 ses diverses parties, ayant été plus spécialement indiqués ; elle en embrasse, au contraire, toutes les variantes. 71 31230 14 2103592 REVENDICATION S 1. Cellule de mémoire bistable propre à être fabriquée par la technique des circuits intégrés, caractérisée par le fait qu'elle comporte un premier et un second transistors à effet de champ à cou- 5 che conductrice, couche isolante et semiconducteur, chacun comportant une électrode drain couplée de façon croisée à l'électrode de commande de l'autre transistor," les électrodes sources de ces transistors étant connectées à un point de potentiel commun, et un troisième et un quatrième dispositifs actifs à transfert de charge à 10 couche conductrice, couche isolante et semiconducteur ayant des électrodes sources connectées respectivement aux électrodes drain du premier et du second transistors et ayant des électrodes de commande connectées à une source de tension variable répétitive ayant une amplitude de crête supérieure à la tension de seuil des disposi- 15 tifs à transfert de charges, une commutation de la tension de commande des dispositifs à transfert de charges au dessus et en dessous de la tension de seuil provoquant le transfert de charges des électrodes sources'de ces dispositifs aux régions du semiconducteur pour développer des courants d'une amplitude dépendant de la fré- 20 quence de la tension appliquée aux électrodes de commande. 2. Cellule de mémoire bistable selon la Revendication 1, caractérisée par le fait qu'elle comporte des dispositifs d'accès connectés à un premier point nodal défini par le point commun drain-sourcë du premier transistor et du troisième dispositif de transfert 25 de charges et à un second point nodal défini par le point commun drain-source du second transistor .et du quatrième dispositif à transfert de charges pour adresser la cellule de mémoire, 3. Cellule de mémoire bistable selon la Revendication 1, caractérisée en ce que le premier transistor et le troisième dispositif 30 à transfert de charges sont du même type de conductivité et le second transistor et le quatrième dispositif à transfert de charges sont du même type de conductivité. 4. Cellule de mémoire bistable selon la Revendication 3, caractérisée en ce que le premier transistor et le second transistor ~5 et le troisième et le quatrième dispositifs à transfert de charges sont tous du même type de conductivité. 5. Cellule de mémoire bistable selon la- Revendication 4, caractérisée en ce que le premier et le second transistors et le troisième et le quatrième dispositifs à transfert de charges sont du 40 type conductivité P. 71 31230 15 21035.92 6. Cellule de mémoire bistable selon la Revendication 4, caractérisée en ce que le premier et le second transistors et le troisième et le quatrième dispositifs à transfert de charges sont du type de conductivité U. 5 7. Cellule de mémoire bistable selon la Revendication 1, ca ractérisée en ce que le premier et le second transistors et le troisième et le quatrième dispositifs à transfert de charges sont formés sur un support semiconducteur commun, le troisième et le quatrième dispositifs à transfert de charges comportant seulement chacun 10 une région dopée unique formée dans le support, la région dopée formant l'électrode source du dispositif à transfert de charges. 8. Cellule de mémoire bistable selon la Revendication 7, caractérisée par le fait qu'elle comporte une première et une seconde régions dopées du troisième et du quatrième dispositifs à transfert 15 de charges formant les électrodes drains du premier et du second transistors pour établir des connexions de 1'électrode source de chaque dispositif à transfert de charges à l'électrode drain du transistor correspondant. 9. Cellule de mémoire bistable selon la Revendication 8, ca-20 ractérisée en ce que le premier et le second transistors comportent une troisième région dopée commune formée dans le support, la troisième région dopée formant les électrodes sources du premier et du second transistors et la première, la seconde et la troisième régions dopées étant espacées les unes des autres et étant du même ty-25 pe de conductivité. 10. Cellule de mémoire bistable selon la Revendication 9, caractérisée par le fait qu'elle comporte une couche isolante couvrant le support, une première couche conductrice de forme déterminée couvrant une première partie de la couche isolante et comportant une 30 première extrémité formée à travers la couche isolante pour être connectée à la première région dopée et une seconde extrémité au-dessus de la région du support séparant la seconde et la troisième régions dopées pour former 1'électrode de commande du second transistor, la première couche conductrice de forme déterminée établissant 35 le couplage entre l'électrode drain du premier transistor et l'électrode de commande du second transistor, et une seconde couche conductrice de forme déterminée couvrant une seconde partie de la couche isolante et ayant une première extrémité formée à travers la' couche isolante pour être connectée à la seconde région dopée et une 40 seconde extrémité au-dessus de la région du support séparant la pre 71 31230 16 2103592 mière et la troisième régions dopées pour former 1'électrode de commande du premier transistor, la seconde couche conductrice de forme déterminée établissant le couplage entre 1'électrode drain du second transistor et l'électrode de commande du premier transistor. 5 11. Cellule de mémoire bistable selon la Revendication 10, ca ractérisée par le fait qu'elle comporte une troisième couche conductrice- de forme déterminée couvrant une troisième partie de la couche isolante au-dessus de la première et la seconde régions dopées pour former les électrodes de commande du troisième et du qua-10 trième dispositifs à transfert de charges. 12. Dispositif constituant une résistance active à charges pompées propre à être fabriqué par la technique des circuits intégrés, caractérisé par le fait qu'il comporte un support en semiconducteur, une région dopée unique de conductivité du type opposé à 15 celle du support et formée dans le support, une couche d'isolement de 1'électrode de commande et une couche conductrice d'électrode de commande comportant un dispositif pour la connexion à une source de tension variable répétitive ayant une amplitude de crête supérieure à la tension de seuil du dispositif à charges pompées, une commuta-20 tion de la tension de commande du dispositif à charges pompées au-dessus et en dessous de la tension de seuil provoquant le transfert de charges de la région dopée au support semiconducteur pour produire, de la région dopée au support, un courant d'une amplitude fonction de la fréquence de la tension appliquée à 1'électrode de 25 commande, le courant variable établissant l'aptitude du dispositif à charges pompées pour la formation d'un dispositif de résistance active équivalente pouvant être commandé et ayant une valeur élevée de résistance pour des dimensions matérielles faibles du dispositifs