La présente invention concerne un dispositif détecteur de signaux périodiques à fonctionnement asservi présentant une forte immunité aux parasites. L'invention est utilisable-notannent dans les centraux téléphoniques pour détecter les diverses tonalités émises sur les lignes d'opératrices lors des essais systématiques desdites lignes. Le détecteur selon l'invention permet la détection des fréquences de 50 et 450 hertz qui composent les tonalités suivantes - tonalité de numérotation : 50 hertz, impulsion de 100 ms, - tonalité d'occupation : 450 hertz, cadence 0,75/0,75 s, - tonalité d'intervention : 450 hertz, cadence 0,025/0,375 s. Les signaux de tonalité émis sur une ligne subissent un affaiblissement con- sidérable à travers les circuits a inductance de ladite ligne par exemple relais d'alimentation, bobines d'induction. De ce fait, pour les essais des lignes d'opératrices, la détection des signaux reçus doit être précédée d'une amplification desdits signaux. Ceci avait pour inconvénient jusqu a présent de provoquer des détections erronées dues a l'amplification d'éventuels signaux parasites. C'est ainsi que lors des-essais systématiques des lignes des tables d'opératrices, des courants phoniques, induits en ligne par le microphone du poste de l'opératrice, pouvaient déclencher a tort le détecteur pendant la phase des essais de tonalité ce qui obligeait a débrancher les casques des opératrices avant de procéder auxdits essais. Le détecteur selon l'invention a pour but de remédier a ces inconvénients, en restant insensible aux signaux parasites tout en gardant une grande sensibilité pour la détection des tonalités d'essais des lignes. Le dispositif détecteur selon l'invention est remarquable en ce qu'il reçoit d'une part, les signaux forts de tonalité prélevés directement aux bornes du générateur de fréquences par exemple machine d'appels et, d'autre part lesdits signaux affaiblis après leur passage a travers la ligne prise en essais. La réception conjointe des signaux forts et faibles autorise la détection des signaux faibles recueillis en sortie de ladite ligne. L'invention a pour objet un dispositif détecteur designaux périodiques comportant des circuits récepteurs desdits signaux périodiques affaiblis par leur transmission en ligne signaux faibles), des circuits récepteurs desdits signaux périodiques captés aux bornes du générateur (signaux forts), des circuits de détection des signaux faibles et des circuits de commande, les circuits récepteurs des signaux faibles et les circuits récepteurs des signaux forts étant reliés en parallèle sur les circuits de détection de maniere asservir la comnande de détection des signaux faibles à la réception des signaux forts. Cette disposition permet de n'autoriser la détection que lorsqutune tonalité est émise en ligne. En effet, les parasites (signaux faibles), ayant une amplitur de peu importante par rapport à celle des signaux de tonalité (signaux forts) de la machine d'appels, ne peuvent être confondus avec lesdits signaux forts par le détecteur, on élimine ainsi le risque d'interpréter la réception de signaux parasites comme étant une tonalité détectée. Les avantages et caractéristiques de l'invention ressortiront mieux de la description ci-après d'un exemple de réalisation qui va être donnée à l'aide des trois figures annexées d'après lesquelles - la figure I montre schématiquement la disposition du raccordement des entrées du détecteur sur la machine d'appels et sur les circuits de la ligne en essais, - la figure 2 représente le schéma des circuits électroniques du détecteur selon l'invention, - la figure 3 représente la forme des signaux reçus par le détecteur et élaborés aux differents étages des circuits dudit détecteur. Le détecteur de signaux DS représenté figure I reçoit directement sur ses entrées 3 et 4 les signaux de tonalité délivrés par une machine d'appels MA. Ces meme signaux sont émis parallèlement sur la ligne prise en essais LE, puis reçus affaiblis sur les entrées 1 et 2 du détecteur, lequel délivre un signal de commande en sortie 5. Le dispositif détecteur de signaux DS selon l'invention comporte les étages suivants (figure 2) - un premier étage amplificateur des signaux alternatifs faibles comprenant un transistor Ti, - un second étage de mise en forme des signaux faibles amplifiés comprenant un transistor T2, - un troisième étage régulateur égalisant la longueur des alternances afin de rendre les signaux exploitables comprenant deux transistors T3 et T4 constitués en bascule monostable, - un quatrieme étage inverseur comprenant un transistor T5, - un cinquième étage détecteur intégrant les signaux faibles en signaux de tension continue comprenant une diode D2 et un condensateur C7, - un sixième étage d'asservissement comprenant un transistor T6 et un pont de redressement à diodes D4 à D7, en liaison avec l'étage inverseur (T5), et l'étage détecteur (D2 C7) assujettissant la détection des signaux faibles à la réception des signaux forts, - un septième étage de commande et signalisation comprenant un transistor T7 et une diode D3 électroluminescente. Le transistor Tt de l'étage amplificateur est du type PNP. Son émetteur est connecté à une polarité positive et sa base est reliée en point commun : à une résistance Ri dont l'extrémité opposée est connectée à une polarité positive, à un condensateur Cl dont l'armature opposée est connectée àl'entrée I du détecteur, à un condensateur C3 en parallèle sur la résistance Ri, à une résistance R2 en parallèle sur la Jonction collecteur base. La polarité positive connectée à la résistance Ri est également connectée à un condensateur C2 dont l'armature opposee est reliée à l'entrée 2 du détecteur. Le collecteur du transistor T1 est relié à une résistance R3 connectée à la polarité négative d'une part, et au second étage à travers le condensateur de liaison C4 d'autre part. Le second étage de mise en forme rectangulaire des signaux est constitué par le transistor T2 de type PNP dont l'émetteur est connecté à la polarité positive, dont la base est connectée au condensateur C4 et à une polarité positive à travers une résistance R4. Le collecteur dudit transistor est relié d'une part, à une résistance R5 connectée à une polarité négative, d'autre part à la bascule monos table à travers un condensateur de liaison C5 et une diode Dl en série. Les transistors T3 et T4 de la bascule monos table constituant l'étage régulateur sont de type PNP. L'émetteur du transistor T3 est connecté à une polarité positive, sa base étant reliée à trois éléments, à savoir la cathode de la diode Di, une résistance R6 connectée à la polarité négative, un condensateur C6. Le collecteur du transistor T3 est relié d'une part, à une polarité négative à travers une résistance R7 et d'autre part, à la base du transistor T4 à travers une résistance R8. L'émetteur du transistor T4 est connecté à la polarité positive. Le collecteur du transistor T4 est relié au condensateur C6, à une polarité négative à travers une résistance R9 et, enfin, à l'étage inverseur à travers une résistance R10. Le transistor T5 de l'étage inverseur est de type PNP son émetteur est connecté à la polarité positive ; sa base est reliée à la résistance R10 et à une résistance Ril dont l'extrémité est connectée à la polarité positive. Le collecteur du transistor T5 est raccordé à l'étage détecteur. Le transistor T6 de type NPN, de l'étage détecteur dépend également, par son circuit de base à l'étage d'asservissement, ledit circuit de base etant intégré au pont de redressement. L'émetteur du transistor T6 est connecté à la polarité négative et son collecteur est relié à une résistance R12 dont l'extrémité est reliée au collecteur'du transistor T5 et à la cathode d'une diode D2. L'anode de la diode D2 est reliée d'une part à un condensateur C7 dont l'armature opposée est connectée à une polarité positive, d'autre part, à-une résistance R13 dont l'extrémité opposée est reliée à l'étage de commanda et signalisation. L'étage de commande et signalisation comprend le transistor T7 de type PNP dont l'émetteur est connecté à la polarité positive et dont la base est reliée en point commun à la résistance R13 et à une résistance R14 connectée à une polarité positive. Le collecteur du transistor T7 est relié à la sortie 5 et r à une résistance R15 dont ltextrémité opposée est reliée à l'anode d'une diode électroluminascente D3 la cathode de ladite diode étant connectée à une polarité négative. L'étage d'asservissement est constitué par le pont de redressement dont les entrées 3 et 4 sont reliées directement à la machine d'appels. L'entrée 3 est reliée à un condensateur C8 dont l'armature opposée est raccordée en parallèle à la cathode d'une diode D4 et à l'anode d'une diode D6. A l'anode de la diode D4 sont connectés en point commun une résistance R16, un condensateur C10, l'anode d'une diode D5 et une polarité négative. A la cathode de la diode D6 sont connectées en point commun l'extrémité opposée de la résistance R16, l'armature opposée du condensateur C10, la cathode d'une diode D7 et la base du transistor T6. La cathode de la diode D5 et l'anode de la diode D7 sont reliées à un condensateur C9 dont l'armature opposée est reliée à l'entrée 4. Le fonctionnement du détecteur de tonalité décrit ci-dessus est le suivant : Au repos (absence de signaux) le transistor Tl n'est pas saturé et le transistor T2 est bloqué. La bascule monostable a ses transistors T3 passant et T4 bloqué ; le condensateur C6 est chargé à travers la jonction émetteur base de T3 et la résistance R9. Le transistor T6 étant bloqué (base à la polarité négative à travers R16), le condensateur C7 n'est pas chargé et Le transistor T5 ne peut débiter à travers la résistance R12. Le transistor T7 est également bloqué. Les-signaux-de tonalité de la machine d'appels sont reçus direetement, donc sans affaiblissement (signaux forts TN figure 3) sur les entrées 3 et 4 du détecteur.Ces signaux sont également reçus sur les entrées 1 et 2 mais après avoir subi un affaiblissaient important dû à leur passage à travers la ligne (signaux faibles). Ces signaux faibles sont amplifiés par le transistor Tt et, pour la fréquence de 50 hertz, apparaîssent au collecteur dudit transistor sous la forme indiquée par le diagrwmv CTl figure 3. Les pointes de tension positive bloquent le transistor T2 et les pointes de tension négative saturent ce dernier de sorte que les signaux CTI appliqués sur la base dudit transistor T2, engendrent sur son collecteur les signaux rectangulaires représentés sur le diagrame CT2 de la figure 3.On notera que ces signaux ont une fréquence double de celle des signaux forts TN de la machine d'appels. La bascule monostable de l'étage régulateur (transistors T3, T4) a pour but de modifier la longueur des signaux de manière à obtenir des alternances de rapport 1 permettant de faciliter la détection. Cette bascule prend l'état instable sous l'effet de l'impulsion positive CT2 appliquée sur la base du transistor T3 : transistor T3 bloqué, T4 saturé. Le condensateur C6 se décharge partiellement dans la résistance R9. A la fin de l'impulsion positive, le condensateur C6 se charge à travers T4 saturé et à travers R6, ce qui maintient unetension positive sur la base de T3 qui reste ainsi bloqué tant que le condensa teur n est pas entièrement chargé. Le signal négatif au collecteur de T3 (diagramme CT3 figure 3) est donc agrandi par rapport au signal positif CT2 de manière à égaler la mr > itié de l'alternance des signaux forts TN. Le condensateur C6 étant chargé, la tension négative de la résistance R6 polarise à nouveau la base de T3 et la bascule reprend l'état stable (T3 passant, T4 bloqué) jusqu'à l'apparition d'une nouvelle impulsion CT2 positive. Les signaux délivrés au collecteur du transistor T4 (diagraisne CT4 figure 3) sont inversés par rapport à ceux (CT3) apparaissant au collecteur du transistor T3. il en va de meme des signaux délivrés au collecteur du transistor T5 (CT5), lesdits signaux étant inversés par rapport aux signaux de sortie (CT4) de la bascule. Cependant, les signaux CT5 ne sont effectifs que si le transistor T6 est saturé et alimente la résistance R12, c'est-à-dire si les signaux forts TN sont reçus sur les entrés 3 et 4 du pont de redressement. Dans ce cas, en effet, une tension continue polarise positivement la base du transistor T6 qui alimente l'étage détecteur (diode D2, condensateur C7) durant les phases de blocage du transistor T5. Durant les phases de saturation du transistor T5, la diode D2 est bloquée et le condensateur C7 se décharge lentement à travers les résistances R13 et R14. Une tension négative pratiquement stable est ainsi appliquée sur la base du transistor T7 (diagramme VBE T7) qui délivre une polarité positive en sortie 5 et excite la diode électroluminescente D3.La sortie 5 pourra etre raccordée par exemple à un récepteur permettant l'enregistrement du rythme de la cadence de la tonalité détectée. Le fonctionnement décrit ci-dessus a été donné pour la détection des signaux de 50 hertz, cette fréquence étant doublée par le dispositif qui exploite les pointes de distorsion des signaux faibles apparatssant à chaque front d'alternance (diagramme CTI, figure 3). Ce doublement de la fréquence des signaux de fréquence basse favorise la détection de cadences courtes de tonalité ou celle d'une impulsion courte de signaux basse fréquence. Dans le cas de détection de signaux de fréquence plus élavée, par exemple d'une tonalité de 450 hertz, les signaux faibles reçus par le detecteur ne subissent pas la distorsion indiquée pour ceux de 50 hertz. Lesdits signaux de 450 hertz sont donc détectés à leur fréquence propre, le fonctionnement des dif férents étages du détecteur restant inchangé. -En supposant que des signaux parasites proviennent de la ligne pendant la phase de silence d'une cadence : fréquence vocale induite en ligne par le microphone d'un poste téléphonique par exemple, lesdits signaux faibles seront sans effet sur le dispositif au niveau de l'étage de détection. En effet, l'amplitude des signaux parasites est insuffisante pour que la tension continue élaborée par le pont de redressement atteigne le seuil de déblocage du transistor T6. L'étage détecteur D2 C7 n'étant pas alimenté, le transistor T7 reste bloqué. Bien entendu, l'invention n'est pas limitée au mode de réalisation décrit et représenté qui nta été donné qu'à titre d'exemple. On peut sans sortir du cadre de l'invention, apporter des modifications de détail, changer certaines dispositions ou remplacer certains moyens par des moyens équivalents. En particulier on pourra inverser le type des transistors en prenant soin toutefois d'inverser également les polarités d'alimentation ainsi que le sens des diodes. REVEND ICAT IONS il Dispositif détecteur de signaux périodiques, notamment de signaux de tonalité transmis sur une ligne téléphonique d'opératrice par un générateur, caractérisé par le fait qu'il comporte des circuits récepteurs desdits signaux périodiques affaiblis'par leur transmission en ligne (signaux faibles), des circuits récepteurs desdits signaux périodiques captés aux bornes du générateur (signaux forts), des circuits de détection des signaux faibles et des circuits de commande, les circuits récepteurs des signaux faibles et les circuits récepteurs des signaux forts étant reliés en parallèle sur les circuits de détection de manière à asservir la commande de detection des signaux faibles à la réception des signaux forts. 2/ Dispositif détecteur selon la revendication 1, caractérisé par le fait que les circuits récepteurs des signaux faibles comportent trois étages à transistor en cascade, à savoir un etage amplificateur (Ti), un étage de mise en forme (T2) et un étage régulateur (T3,T4) de manière à rendre lesdits signaux faibles exploitables pour les circuits de détection. 3/ Dispositif détecteur selon la revendication 1 ou 2, caractérisé par le fait que l'étage régulateur des signaux est constitué par une bascule monostable dont les transistors d'entree (T3) et de sortie (T4) ont leurs émetteurs respectivement connectés à une polarité donnée, leurs collecteurs respectivement connectés à une polarité contraire à travers une résistance (R7, R9), la base du transistor d'entrée étant reliée en point commun à une diode (D1) du circuit de liaison à l'étage équarrisseur, à une résistance de polarisation (R6) connectée à la polarité contraire, à une armature d'un condensateur (C6) dont l'autre armature est reliée au collecteur du transistor de sortie, de sorte que les impulsions périodiques courtes, de polarité donnée, délivrées par ltetage de mise en forme sur réception de signaux de fréquence basse (50 hertz), soient élargies durant l'état de travail de la bascule monostable de façon à obtenir des signaux rectangulaires alternés pour faciliter la 4/ Dispositif détecteur selon la revendication 1 ou 2, caracterise par le fait que les circuits récepteurs des signaux forts sont constitués par un étage d'asservissement, ledit étage comprenant d'une part, un pont de redressement (D4 à D7), de la tension alternative des signaux forts en une tension continue et, d'autre part, un transistor (T6) de commutation fournissant l'alimentation à l'étage détecteur, la base dudit transistor étant reliée à la sortie du pont et le collecteur étant relié à l'étage détecteur de manière à ne délivrer l'alimen- tation audit étage qu'à la réception des signaux forts. 5/ Dispositif détecteur selon l'une des revendications I à 4, dans lequel l'étage détecteur comprend une diode (D2) dont l'anode est reliée d'une part à un condensateur (C7) connecté à une polarité donnée et d'autre part, à un circuit restant (R13, R14) connecté à ladite polarité donnée, caractérisé par le fait que ledit étage détecteur est en liaison avec l'étage régulateur par l'intermédiaire d'un étage inverseur à transistor (T5) dont la base est reliée par une résistance au collecteur du transistor de sortie (T4) de la bascule monostable et dont le collecteur est relié à une électrode de la diode détectrice, ladite électrode étant également reliée par une résistance (R12) au collecteur du transistor de commutation d'alimentation (T6) de sorte que le condensateur (C7) de l'étage détecteur se charge sur le circuit de commutation d'alimentation (T6, R12) durant les impulsions de polarité donnée reçues par l'étage inverseur et que ledit condensateur se décharge dans le circuit résistant (R13, R14) durant les impulsions de polarité contraire, une tension continue stable de durée égale à la durée des signaux reçus étant ainsi fournie au point commun à la diode et au condensateur dudit étage détecteur. 6/ Dispositif détecteur selon la revendication 1, caractérisé par le fait que les circuits de commande comportent un transistor (T7) dont l'émetteur est relié à une polarité donnée, dont la base est reliée à une partie du circuit résistant de l'étage détecteur et dont le collecteur est relié d'une part, à la sortie (5) du dispositif et, d'autre part, à une diode électroluminescente (D3) connectée à une polarité contraire, de manière à signaler toute commande de signaux détectés, délivrée en sortie.