-1- "DISPOSITIF SEMICONDUCTEUR FORMANT MEMOIRE MORTE PROGRAMMABLE A TRANSISTORS" La présente invention concerne un dispositif semiconduc- teur à circuit intégré comportant notamment une matrice mé- moire XY au moins et un ensemble de circuits complémentaires de ladite matrice dont notamment un sous-ensemble de déco- dage permettant d'effectuer une programmation de ladite mé- moire par la voie du claquage de jonction(s) PN, laquelle mémoire et au moins lequel sous-ensemble comportent chacun une pluralité de transistors à structure verticale créés dans une plaquette semiconductrice et répartis dans des cais- sons limités latéralement par un cordon diélectrique, les- quels transistors présentent, en direction verticale au moins, des caractéristiques dimensionnelles et physiques sensible- ment identiques. L'invention 1 dans le cadre des mémoires mortes programma- bles à transistors, concerne tous dispositifs de ce genre sus- ceptibles d'être programmés électriquement, comme par exemple des ensemble de décodage ou des circuits logiques, souvent associés à des mémoires. Par l'expression "ensemble de circuits complémentaires de ladite matrice" employée ci-dessus, il faut entendre des circuits annexes liés fonctionnellement à la mémoire, réalis 3 s sur le même cristal semiconducteur que cette dernière et qui permettent, par exemple, la lecture,l'écriture à l'instant de la programmationl'adressage des signaux et leur amplificà- tion D'autre part)l'expression "caractéristiques dimension- nelles et physiques sensiblement identiques" sous-entend qu' il s'agit de transistors réalisés selon un processus opéra- toire commun et dont les régions correspondantes ont donc des épaisseurs sensiblement égales alors que la nature des impu- retés et les niveaux de concentration en ces mêmes impuretés dans ces régions correspondantes sont aussi comparables. 2512999 * -2- Faire les transistors de la matrice mémoire et ceux des divers sous-ensembles du dispositif simultanément pré- sente un intérêt certain du point de vue de la fabrication. Mais la similitude entre les transistors rend la program- mation ultérieure de la matrice plus délicate à réaliser en effet, les jonctions-qui doivent être "claquées" dans les transistors de la matrice mémoire ont les mêmes ten- sions de claquage que celles des transistors desdits sous- ensembles, en particulier ceux du sous-ensemble de déco- dage qui sont destinés à aiguiller les impulsions de cla- quage Aussi, faut-il créer par ailleurs une disparité qui fasse que les tensions de claquage soient relativement in- férieures côté transistors de la matrice mémoire. Dans ce but peut-être, mais aussi pour des raisons de réduction de l'énergie nécessaire au claquage en même temps que de gain de temps dans la programmation, il a été propo- sé des structures diverses, pour les transistors de la ma- trice mémoire, qui facilitent le claquage. Un transistor étudié dans cet esprit est décrit dans les brevets américains no 4 145 702 et no 4 153 949 Dans ce transistor, un double contact est réalisé sur la région d'émetteur: d'une part, le contact métallique normal relié électriquement au circuit, d'autre part le contact d'une petite bande de métal (aluminium) qui est laissée "en l'air" et dont le matériau contribue à la formation d'un chemin de court- circuit dans le silicium lors du claquage C'est une disposition que l'on retrouve dans d'autres brevets ou publications De plus, la mise en oeuvre, pour la réalisa- tion du transistor, d'une technique connue dans l'industrie des semiconducteurs, dite "à émetteur lavé", permet que les deux susdits contacts soient disposés très près de la jonc- tion base-émetteur La combinaison des deux dispositions permet que l'énergie et le temps de claquage soient réduits dans une forte proportion par comparaison avec les transis- tors de matrices mémoires selon l'art antérieur. -3- Un premier inconvénient de l'utilisation de transistors du modèle tel que décrit ci-dessus sied en le risque d'un claquage non programmé initialement de la jonction émetteur. base et qui se produit spontanément au cours du temps (la jonction et la bande d'aluminium étant très proches l'une de l'autre) par l'effet de la solubilité du silicium dans l'aluminium selon une réaction de diffusion à l'état solide, phénomène qui se manifeste de façon significative même à une température relativement basse Un autre inconvénient réside en la nécessité de réaliser différemment les tran- sistors des circuits associés à la mémoire qui, eux, doivent avoir une bonne tenue au claquage De plus, la présence de ladite petite bande de métal sur 1, région d'émetteur des transistors mémoire accroît la difficulté de leur réalisa- tion. La présente invention permet de remédier à ces incon- vénients Elle apporte notamment une solution simple au problème de la différenciation nécessaire entre les tran- sistors d' une matrice mémoire et ceux des sous-ensembles y associés, notamment le sous-ensemble de décodage. Selon l'invention, un dispositif semiconducteur tel que défini au début du présent mémoire, est notamment remar- quable en ce que la région d'émetteur des transistors de la matrice mémoire confine audit cordon diélectrique, tandis que celle des transistors desdits circuits complémentaires et, en particulier, ceux du sous-ensemble de décodage,en est distante. L'invention met à profit, d'une part la forme particu- lière, dite "en bec d'oiseau", que prend, au voisinage de la surface d'une plaquette de silicium, un cordon diéleo- trique profond d'oxyde de silicium réalisé, dans une creu- sure de la plaquette, par oxydation du matériau de cette plaquette, d'autre part le fait que les concentrations en impuretés dans le silicium au voisinage immédiat du cordon sont localement modifiées en raison de la présence de ce 2512999, -4- cordon, pour obtenir des conditions favorables à un abais- sement de la tension de claquage de jonctions formées au voisinage dudit cordon. Dès lors qu'une différence peut être obtenue au cla- quage entre deux endroits d'une couche de silicium, il suffit, entre deux transistors par ailleurs semblables, de placer celui dont on désire qu'il ait la plus faible tension de claquage -dans le cas présent, le transistor de la matrice mémoire en la région de la couche voisine du cordon diélectrique et le transistor dont on attend une meilleure tenue -en l'occurrence, le transistor du sous- semble de décodage en une région éloignée de ce cordon. La simplicité de structure et la simplicité de réali- sation sont les avantages du dispositif selon l'invention. Il suffit, en effet, de jouer sur la géométrie des masques en ce qui touche aux emplacements des régions des émetteurs et des bases par rapport au cordon diélectrique latéral pour obtenir la dissymétrie recherchée entre les transis- tors des deux ensembles considérés. Diverses variantes de réalisation du dispositif selon l'invention sont possibles,qui visent à introduire des dissemblances plus ou moins marquées entre les transistors de chaque type> dissemblances qui se traduisent par des dif- férences en tension de claquage. Ainsi, il peut être fait que la région de base des transistors de la matrice mémoire, sur une fraction plus ou moins longue de son périmètre, confine selon son entière épaisseur au cordon diélectrique Le cordon coupe alors la partie profonde, parallèle à la surface, de la jonction base-collecteur. Il peut être fait aussi que cette même région de base des transistors de la matrice mémoire, également sur une fraction plus ou moins longue de son périmètre, ne confine que sur une partie seulement de son épaisseur au cordon diélectrique Alors, le cordon, dans ladite fraction, ne coupe pas la partie profonde, parallèle à la surface, de la jonction basecollecteur, mais seulement la partie latérale, incurvée en direction de la surface,de cette jonction. Cette disposition vise à diminuer les tensions de claquage émetteur-base et base-collecteur de ces transistors ainsi que l'énergie de claquage nécessaire. Dans le cadre de chacune des deux variantes ci-dessus, il peut être fait que la région de base des transistors du sous-ensemble de décodage confinesur une partie de son épaisseur au moins et sur une fraction plus ou moins longue de son périmètre,au cordon diélectrique Il peut être fait aussi que cette région de base soit distante dudit cordon. La description qui va suivre, en regard des dessins annexés, fera mieux comprendre en quoi réside l'invention en ses divers aspects. La figure l illustre, de façon très schématique, la par- tie d'un dispositif semiconducteur formant mémoire morte programmable à laquelle se rapportel'invention. Les figures 2 représentent, disposés cxte côte,selon des vi en coupe (figure 2 A, axe II-II de la figure 2 B) et en plan (figure 2 Ba un transistor de la matrice mémoire selon une première forme de réalisation et un autre transistor du dis- positif, notamment un transistor du sous-ensemble de décodage. Les figures 3 montrent, toujours selon une vue en coupe d'une part (figure 3 A, axe III-III de la figure 3 B) et une vue en plan d'autre part (figure 3 B), un transistor de la matrice mémoire selon une deuxième forme de réalisation. La figure 4 est une vue agrandie en coupe de la partie de la figure 3 située près du cordon diélectrique latéral. Il est à noter que>sur les figures} les rapports dimen- sionnels correspondant à la réalité n'ont pas été respectés; ceci, dans le souci d'assurer à ces figures la clarté indis- pensable. Dans le dispositif schématique de la figure 1, on dis- tingue, symbolisés sous la forme de quadrilatères, deux des constituants d'une matrice mémoire programmable. -6- Un premier rectangle 10 représente la matrice mémoire elle-même,qui comporte une pluralité de conducteurs de lignes X 1, X 2, X 3, et de colonnes Y 1, Y 2, YV isolés les uns des autres, aux croisements desquels sont branchées des cellules constituées chacune par un transistor 11, par exemple de type NPN; l'émetteur de chaque transistor est branché par exemple à un conducteur de ligne X, tandis que le collecteur est relié à un conducteur de colonne Y, la base restant en l'air ou pouvant être connectée pour les besoins de la programmation. Un deuxième rectangle 12 représente un des sous-ensem- bles du dispositif, associés à la matrice 10; il s'agit notamment du sousensemble de décodage, relié à la matrice XY et qui intervient pour la programmation Les transistors 14 de type NPN qui équipent cet ensemble peuvent être con- nectés de diverses façons pour former ledit ensemble; le schéma de liaison n'a pas été tracé. Tout ceci est bien connu de l'homme de l'art et n'a été tracé que pour situer le cadre de l'invention, invention qui se rapporte aiux transistors 11 et 14. Les performances exigées des transistors 11 et 14 font qu'ils peuvent être réalisés selon un modèle identique ou très voisin; leur réalisation est donc conduite simultané- ment Reste à les différencier sur le plan de la tenue au claquage, les transistors 14 du sous-ensemble de décodage devant, impérativement, avoir une meilleure tenue que ceux, 11, de la matrice mémoire. On se reporte maintenant aux figures 2 de vues compa- ratives en coupe et en plan, respectivement d'un transistor 11 et d'un transistor 14, montrant comment la différence souhaitée est obtenue entre ces deux transistors. Ces transistors ll et 14 ont été créés dans une même plaquette semiconductrice 20 composée d'un substrat 21 d'un premier type de conductivité recouvert d'une couche épita- xiale 22 du deuxième type de conductivité et présentant -7- une face supérieure 200 qui est le côté actif de cette pla- quette, celle o aboutissent tous les composants et sur la- quelle sont effectuées les liaisons Lesdits transistors sont répartis dans des caissons limités latéralement par un cordon diélectrique 23 et, en profondeur, par une couche enterrée 26 du deuxième type de conductivité (la présence de cette couche n'est pas impérative) Ils présentent, l'un et l'autre, une région de collecteur constituée par la cou- che 22, une région de base 24 du premier type de conducti- vité et une région d'émetteur 25, du deuxième type de con- ductivité, incluse dans la région de base 24 (pour la faci- lité de la distinction, il est convenu de désigner sous les repères 24 A et 24 B respectivement les régions de base des transistors 11 et 14, 25 A et 25 B leurs régions respectives d'émetteur) Des plages de contact 220, 250, 240, ( 220 A, 250 A, pour le transistor 11, 220 B, 250 B, 240 B pour le tran- sistor 14) permettent l'accès électrique respectivement aux régions de collecteur, d'émetteur et de base t ce dernier contact étant facultatif pour le conducteur de base du tran- sistor 11, il n'a pas été tracé de plage de contact 240 A). Les transistors Il et 14, du fait de leur réalisation simultanée, présentent en direction verticale (selon un axe traversant la plaquette en épaisseur), des caractéristiques dimensionnelles et physiques très sensiblement identiques les épaisseurs des régions d'émetteur, de base, de collec- teur sont les mêmes; les types de conductivité et les gradients de concentration en impuretés à niveau égal de profondeur dans la plaquette sont aussi les mêmes. Pour obtenir une différence significative sur le plan tenue au claquage il faut donc créer une dissemblance sui- vant la direction horizontale: selon l'invention, "la ré- gion d'émetteur 25 A des transistors 11 de la matrice mémoire confine audit cordon diélectrique 23, tandis que celle ( 25 B) des transistors 14 du sous-ensemble de décodage 12 en est distante". -8- Comme il a été rappelé dans la première partie du présent mémoire, la zone de la couche semiconductrice 22 voisine du cordon diélectrique 23 est une zone o les concentrations en impuretés sont perturbées et qui se trouve affaiblie sur le plan tenue au claquage Dès lors>il est clair que c'est dans cette zone que les transistors 11 claqueront, à une tension pour laquelle les transistors 14 tiendront encore parfaitement. Pour concentrer l'énergie de claquage, on a intérêt à ce que l'émetteur 25 A ne confine au cordon 23 que sur une faible distance de son périmètre; ceci explique que, sur les figures) l'émetteur 25 A ne touche au cordon 23 que selon le-petit côté de son contour et non selon sa longueur. Divers cas de réalisation sont possibles qui établissent des dissemblances diverses entre les transistors 11 et 14 et qui se traduisent par des différences entre les tensions de claquage émetteur- base,base-collecteur et émetteur-collecteur de ces transistors. Ainsi dans les transistors des figures 2 et pour une pre- mière forme de réalisation les régions dé base 24 A et 24 B con- finent toutes deux sur leur entière épaisseur et sur la plus grande fraction de leur périmètre au cordon diélectrique 23; seules les régions d'émetteur 25 A et 25 B sont dissemblables en position par rapport audit cordon. Selon une autre forme de réalisation,on peut faire que la région de base 24 B du transistor 14 soit distante du cordon 23 Cette variante correspond au tracé 27 en trait point-tire- té sur la figure 2 Alors> une différence marquée en tension de claquage entre les transistors 11 et 14 sera observée soit/ et sur les tensions émetteur-base base-collecteur et émetteur- collecteur. La variante de réalisation d'un transistor 11 qui permet d'obtenir le plus fort abaissement de ses tensions de cla- quage correspond à celle illustrée sur les figures 3 et 4. Dans cette variante l'invention met à profit à la fois les perturbations du matériau semiconducteur au voisinage du cor- don 231 et la forme de ce cordonpour obtenir un abaissement très net des tensions de claquage émetteur-base et base-col- lecteur des transistors 11 par rapport à celles des transis- tors 14. 9- La forme du cordon diélectrique est caractéristique de celle obtenue par oxydation des parois d'une gorge creu- sée dans du silicium Il est superflu de revenir i-ci sur les conditions de réalisation d'un tel cordon -conditions bien connues de l'homme de l'art et, en ce qui concerne l'invention, il suffit de s'en tenir au résultat: le cor- don 23 a la forme dite "en bec d'oiseau", le raccord oxyde de silicium-silicium, considéré du fond du cordon en direc- tion de la surface, étant marqué par un évasement de l'o-' xyde et présentant généralement en surface une surépaisseur 230. Dans la variante de réalisation d'un transistor 11 qui correspond aux figures 3 et 4, la région de base 24 A, comme la région d'émetteur 25 A, ne confinent que sur une partie seulement de leur épaisseur au cordon 23 Ledit cordon 23 coupe alors seulement les parties latérales 34 et 35, incur- vées en direction de la face 200, respectivement des jonc- tions J 1 (émetteur-base) et J 2 (base-collecteur), à l'ex- clusion des parties profondes, parallèles à la face 200, de ces jonctions L'inter-région 36 de base, située entre les parties latérales 34 et 35 forme une bande étroite dont la zone la plus étranglée est située au voisinage du cordon 23 C'est dans cette zone 36, affaiblie à la fois en dimen- sion et en qualité de matériau (concentration en impuretés) que se produira préférentiellement la décharge amenant au claquage de l'une ou de l'autre des jonctions émetteur-base ou base-collecteur du transistor Il à l'instant de -la pro- grammation de la mémoire. La forme évasée du cordon 23, qui constitue, en soi, un défaut des dispositifs à isolement par oxyde, en raison des irrégularités de planéité qu'elle provoque, est utilisée ici avec bénéfice par contre, ainsi qu'il est montré sur la figure 4. Il a été supposé par exemple que les régions 24 A et 25 A sont formées par implantation, comme il est fréquent de le -10- faire désormais dans l'industrie des circuits intégrés En ce qui concerne la réalisation des parties marginales des régions 24 A et 25 A -celles représentées sur la figure 4- c'est le cordon 23 lui-même qui remplit le rôle de masque d'implantation L'épaisseur du "bec d'oiseau" 230 diminuant progressivement en direction de la droite de la figure, c'est-à-dire à mesure qu'il s'effile, les profondeurs d'im- plantation croissent régulièrement; c'est ce que traduisent les tracés obliques, situés sous ledit "bec d'oiseau", des traits 41 et 42 figurant respectivement, pour les impuretés de base et pour les impuretés d'émetteur, les limites d'im- plantation de ces impuretés Du non parallélisme de ces tracés obliques, lié notamment aux différences des énergies mises en jeu pour chacune des impuretés ainsi qu'à la na- ture de celles-ci, résulte, après le recuit qui suit les séquences d'implantation, une largeur irrégulière de la zone 36 de base comprise entre les Jonctions émetteur-base J 1 et base-collecteur J 2 ' la moindre largeur se situant au voisinage immédiat du cordon 23. Pratiquement et suivant un exemple de réalisation mis en oeuvre par la Demanderesse, on implante d'abord de l'ar- senic pour former la région d'émetteur, ceci sous une éner- gie de l'ordre de 30 ke V; puis on implanté du bore (région de base) sous une énergie de l'ordre de 40 ke V; enfin, on procède à un recuit à 7500 C durant 30 minutes Dans ces conditions, la tension de claquage collecteurémetteur dans la zone 36 se situe vers 6 V; elle est voisine de 10 V pour les transistors de décodage réalisés sous des énergies d'implantation identiques. Au procédé d'implantation peut être substitué celui de la diffusion, le sillon 23 jouant toujours le rôle de masque. Pour influer sur le résultat à obtenir, on peut jouer sur plusieurs facteurs: notamment sur les conditions de diffu- sion ou d'implantation, et aussi sur la forme du "bec d'oi- seau" qui peut être plus ou moins épais et effilé, ce qui donne une certaine souplesse à la réalisation. -11- Certainement, entre les différents transistors il d'une matrice mémoire réalisés simultanément, ladite zone 36 n'est-elle pas strictement comparable en largeur et les niveaux de claquage sont-ils un peu différents Mais le but à atteindre ici n'est pas tellement de réduire la dispersion entre transistors 11 que d'établir la dissemblance la plus marquée entre ces transistors il et les transistors 14 de l'ensemble de décodage, dans le cadre bien sûr, d'une parfaite cohérence avec les exigences de fonctionnement du dispositif semiconducteur qui les en- globe Il est certain aussi que c'est la structure d'un transistor 11 correspondant aux figures 3 et 4 qui permet d'avoir les plus faibles tensions de claquage et qui permet donc d'atteindre aux plus faibles énergies mises en jeu et au maximum de rapidité lors de la programmation. 12999 -12- -REVENDICATIONS - l. Dispositif semiconducteur à circuit intégré com- portant notamment une matrice mémoire XY au moins et un ensemble de circuits complémentaires de ladite matrice dont notamment un sousensemble de décodage permettant d'effectuer une programmation de ladite mémoire par la voie du claquage de jonction(s) PN, laquelle mémoire et au moins lequel sous-ensemble comportent chacun une plura- lité de transistors à structure verticale créés dans une plaquette semiconductrice et répartis dans des caissons limités latéralement par un cordon diélectrique,lesquels transistors présentent en direction verticale au moinsdes caractéristiques dimensionnelles et physiques sensiblement identiques,caractérisé en ce que la région d'émetteur des transistors de la matrice mémoire confine audit cordon dié- lectriquetandis que celle des transistors desdits circuits complémentaires et en particulierceux du sous-ensemble de décodage,en est distante. 2. Dispositif semiconducteur selon la revendication 1, caractérisé en ceque la région de base des transistors de la matrice mémoire, sur une fraction plus ou moins longue de son périmètre, confine selon son entière épaisseur au cordon diélectrique. 3. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la région de base des transistors de la matrice mémoire, sur une fraction plus ou moins longue de son périmètre, ne confine que sur une partie seulement de son épaisseur au cordon diélectrique. 4. Dispositif semiconducteur selon l'ensemble des re- vendications 2 et 3, caractérisé en ce que la région de base des transistors de l'ensemble de décodage confine, sur une partie de son épaisseur au moins et une fraction plus ou moins longue de son périmètre, au cordon diélectrique. 5. Dispositif semiconducteur selon l'ensemble des re- vendications 2 et 3, caractérisé en ce que la région de base des transistors de l'ensemble de décodage est distante du cordon diélectrique.