i 2010993 La présente invention concerne des lignes à retard telles que celles utilisées riana les égaliseurs transversaux des systèmes de transmission de données sur voies téléphoniques» Le facteur principal limitant la vitesse à laquelle les données peuvent 5 être transmises par l'intermédiaire d'une voie téléphonique est l'interférence entre symboles résultant des variations du temps de propagation de groupe et des caractéristiques d'atténuation dans la bande de fréquences utilisée pour la transmission.) De ce fait, il s'ensuit que l'égalisation est une des façons profitables d'améliorer la performance des systèmes de transmission de donnéeso 10 Dans les dernières années, une grande attention a été portée aux problèmes de développement de l'égalisation automatique des voies de transmission de données. Dans ce domaine, la plus grande partie du travail est basée sur l'utilisation d'égaliseurs transversaux présentant les avantages suivants : la variation dans les caractéristiques peut être effectuée en changeant simplement une résistance et la 15 synthèse d'une réponse particulière en fonction du temps est une chose simple lorsque le fonctionnement de l'égaliseur est observé dans le domaine du temps. Une des exigences fondamentales d'un égaliseur transversal consiste en la possession d'une mémoire temporaire de façon à pouvoir mémoriser les données directement précédentes. 20 La présente invention prévoit une ligne à retard à prises comprenant un certain nombre de paires d'éléments de mémoire identiques connectés en série, chaque élément d'une paire étant équipé d'un condensateur, de moyens d'isolement fonctionnant en réponse à des impulsions de commande faisant partie d'un train d'impulsions d'horloge, de moyens permettant de transférer une tension mémorisée sur un condensa-25 teur d'un élément vers le condensateur de l'élément suivant lorsque les moyens d'isolement ne sont pas en fonctionnement, tous les moyens d'isolement du premier élément de chaque paire étant sensibles aux impulsions de commande d'un premier-train d'impulsions et tous les moyens d'isolement du second élément de chaque paire étant sensibles aux impulsions de commande d'un second train d'impulsions similaire, 30 les premier et second trains d'impulsions étant déphasés de 180° l'un par rapport à l'autre» Dans une réalisation préférée de l'invention, les moyens de transfert de la tension dans chaque élément de mémoire comprennent un circuit à grande résistance d'entrée dont le signal d'entrée est la tension aux bornes du condensateur précédant 35 immédiatement ce circuit et isolé par les moyens d'isolement des condensateurs le précédant et le suivant immédiatemento Dans cette réalisation de l'invention, les moyens d'isolement de chaque élément comprennent une paire de diodes montées en opposition, une de chaque côté des moyens de transfert, de sorte que ces diodes sont bloquées lorsque les impulsions 40 du train d'impulsions de commande approprié se produisents chaque élément comprenait BAD ORIGINAL j 69 11727 2 2010993 également des moyens permettant de ramener le condensateur dans une condition initiale équivalant à la mémorisation d'un zéro en réponse à un train d'impulsions de remise en condition de repos, les moyens de remise en condition de repos dans les premier et second éléments étant sensibles, respectivement, aux impulsions de remise 5 en condition de repos d'un premier et d'un second trains similaires, les trains d'impulsions de remise en condition de repos étant déphasés de 180° l'un par rapport à l'autre et ayant la même fréquence que les trains d'impulsions de commande ainsi qu'un rapport de phase prédéterminé avec les trains d'impulsions de commande, ce qui permet une remise en condition de repos d'un condensateur après le transfert de 10 la tension mémorisée vers le condensateur suivant. Dans une variante de l'invention, les moyens d'isolement de chaque élément comprennent un transistor à effet de champ dont le circuit source/drain est interposé entre les moyens de transfert d'un élément et le condensateur de l'élément suivant» L'invention sera mieux comprise à la lecture de la description qui va 15 suivre, donnée à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent : - la figure 1, un diagramme fonctionnel d'un égaliseur transversal j - la figure 2, un circuit représentant un élément d'une ligne à retard capacitive utilisant des diodes d'isolement ; 20 — la figure 3» un diagramme des temps des impulsions de commande et de remise en condition de repos du circuit de la figure 2 ; - la figure 4, un circuit représentant un élément d'une ligne à retard capacitive utilisant des transistors à effet de champ comme moyens d'isolement» Pour décrire cette invention, il n'est pas nécessaire d'approfondir la 25 théorie relative au fonctionnement d'un égaliseur transversal, cependant, des explications suffisantes sont données de façon à permettre que les exigences de la mémoire temporaire soient appréciées» Un diagramme fonctionnel des éléments essentiels d'un égaliseur transversal est représenté sur la figure 1 » Il se compose d'une ligne à retard à prises 1 30 dont les signaux de sortie commandent un groupe de multiplicateurs 3 pouvant multiplier les signaux de sortie des prises par une valeur quelconque, généralement de l'ordre de ± 1» Les signaux de sortie du multiplicateur sont additionnés dans le réseau 5 afin de donner le signal de sortie 6 de l'égaliseur» On met au point l'égaliseur en réglant les valeurs des multiplicateurs de façon à fournir un signal 35 de sortie satisfaisant certains critères sélectionnés» La ligne à retard à prises fournit la mémoire temporaire permettant de mémoriser les données directement précédentes. L'accumulation précise des données mémorisées n'est pas nécessaire si une distorsion quelconque se produisant prend la forme d'un affaiblissement d'amplitude 40 ou d'une interférence entre symboles ajoutés, étant donné qu'une distorsion de cette BAD ORIOINAL ■—-_v V"* 69 11727 3 2010993 nature (si elle n'est pas trop sévère) est évidemment supprimée au moyen du processus d * égalisation. Etant donné que les temps de mémorisation nécessaires correspondent normalement à environ 10-20 périodes de symboles, qui pour la transmission de données 5 dans la bande de fréquences acoustiques sont de l'ordre de 5—10 ms, il est possible d'utiliser la mémorisation capacitive et de mémoriser la séquence des informations en fonction de ses valeurs au moment de l'échantillonnage. ïïn circuit prévu pour une ligne à retard du type registre à décalage est représenté sur la figure 2. Il faut expliquer ici qu'en fait la ligne à retard exige 10 deux éléments pour chaque prise équivalente de la ligne à retard» ceci étant dû aux constantes de temps des circuits capacitifs. Cependant, tous les éléments sont identiques et ainsi la figure 2 ne représente que l'ensemble d'un élément en même temps que sa connexion avec les éléments directement précédent et suivant# Chaque élément comprend un condensateur 20, un circuit de transfert et 15 une paire de diodes d'isolement 21-22. Le circuit de transfert est fondamentalement un circuit à grande résistance d'entrée comprenant deux transistors 23, 24 connectés de la façon représentée sur la figure 2. La diode 25 est utilisée de manière à compenser la tension entre la base et l'émetteur du transistor 23. Les résistances 26 et 27 sont choisies de façon qu'au repos le potentiel 20 de base du premier transistor approche très près de zéro volt. Tandis que la charge sur le condensateur de mémorisation en est ainsi augmentée, toute atténuation dans la valeur des informations mémorisées tend à être moins dépendante de sa polarité. La diode 21 sert à protéger d'une polarisation inverse excessive la jonction base-émetteur du premier transistor ; sa chute de tension directe est compensée par la 25 diode 22. Le système fonctionne par des impulsions de commande et de remise en condition de repos de deux phases différentes. Les impulsions d'horloge PC1 sont appliquées à la base du transistor 23 par l'intermédiaire de la diode 28 et les impulsions de remise en condition de repos PR1 au condensateur 20 par l'intermédiaire 30 de la diode 29. Le circuit de transfert est alimenté par les tensions +Y et •=¥. Les composants correspondants des éléments adjacents représentés sur la figure 2 portent les références respectives 22' et 20", 21", 28" et 29"® Les deux phases des impulsions d'horloge PG1 et PC2 sont représentées sur 35 la figure 3 5 ces impulsions sont déphasées de 180° l'une par rapport à l'autreo Les deux phases des impulsions de remise en condition de repos PU et PS2 sont également représentées sur la figure 3 ; ces impulsions sont à noœrea» déphasées de 180° l'une par rapport à l'autre. Comme le montre la figure 3g les impulsions PR1 et PC1 deviennent positives ensemble ainsi que les impulsions PE2 et P02o 40 L'opération consistant à transférer les informations dAïa élément à BÂD ÛBlQINAL^ 69 11727 4 2010993 l'élément suivant se compose de trois phases qui sont s la remise ®a position zéro, la charge et le maintien® Lorsqu'une impulsion positive PC1 est appliquée, les diodes 21 et 22 sont polarisées en sens inverse, ce qui isole le condensateur 20 de la base du transistor 23» Cette impulsion positive PC1 correspond aux phases de remise en 5 condition de repos et de charge® Une impulsion négative PC1 correspond à la phase de mai Titien ou la charge du condensateur 20 est disponible pour être transférée par les diodes débloquées 21 et 22» Lorsque les diodes 21 et 22 sont d'abord bloquées par une impulsion positive PC1, une impulsion positive PR1 est appliquée au condensateur 20 par la 10 diode 29 et le condensateur est chargé à sa valeur la plus positive® A la fin de 1'impulsion PR1, le condensateur se décharge jusqu'à la tension de sortie du circuit de transfert de l'étage précédent, la diode 22® étant débloquée® Lorsque l'impulsion PC1 devient négative et l'impulsion PC2 positive, les diodes 22* et 21" sont bloquées et les diodes 21 et 22 débloquées® La tension aux bornes du condensateur 20 est alors 15 appliquée à la base du transistor 23 et cette tension apparaît à l'émetteur du transistor 24® Entre temps, le condensateur 20" a été chargé jusqu'à atteindre sa valeur la plus positive par l'application d'une impulsion PR2, après quoi il se décharge jusqu'à la tension apparaissant à l'émetteur du transistor 24® Cette suite d'opérations est répétée à chaque étage® Un signal de sortie provient d'éléments 20 alternés® Le circuit de la figure 2 a des limitations dues en premier lieu aux différences existant entre les chutes de tension directes des diodes 21, 22 et 25 et celle de la jonction base-émetteur du transistor 23, ce qui se traduit par une tension d'erreur ajoutée aux quantités mémorisées au moment où elles sont décalées 25 dans les éléments, ce qui donne un rapport entrée-sortie se présentant sous la forme: V = K? + Si s e S V étant la tension d'erreur et K une constante® Ceci a pour résultat de rendre l'égaliseur sensible étant donné que son effet diffère selon que les signaux sont positifs ou négatifs® L'effet peut être 30 clairement minimisé en faisant varier la tension d'entrée aussi largement que possible ; des valeurs de i 20 volts constituent des valeurs types pouvant être utilisées avec les présents transistors»» Il peut être également minimisé en réalisant le circuit de façon à rendre les valeurs positives et négatives de Sv équiprobables, de sorte qu5en moyenne l'effet n'est pas cumulatif® La seconde lisî— 35 iation est la réduction de la valeur de la quantité mémorisée en raison du fait que le circuit possède une constante ds temps finie. ; l'atténuation par des facteurs allant de quatre à cinq n'est pas susceptible de causer des problèmes^ La disponibilité des transistors à effet de champ à un prix raisonnable donne naissance à une variante de circuit représentée sur la figure 4c La principe ORIGINAL 69 11727 5 2010993 est semblable à celui de la figure 2 mais la commutation est réalisée par les transistors à effet de champ 41, 41 * o Le circuit de transfert comprend des transistors 43, 44, une diode 45 et des résistances de polarisation. Aucune impulsion PR de mise en condition de repos et de charge n'est nécessaire pour cette disposition. 5 Lorsque le transistor 41 est bloqué par l'application de l'impulsion appropriée PC1, la tension aux bornes du condensateur 40 est la tension de sortie du circuit de transfert précédent, lorsque le transistor 41' est bloqué, la tension aux bornes du condensateur 40 est transférée par l'intermédiaire du transistor 41 au condensateur 40". Le circuit de la figure 4 est d'une construction et d'un fonctionnement plus 10 simples, mais, de plus, n'a que deux chutes de tension par élément comparées aux quatre chutes de tension de la figure 2» L'avantage d'un système de mémorisation capacitive par rapport à une ligne à retard à constantes localisées d'un type conventionnel est que le retard par étage est sous la commande d'une impulsion d'horloge et peut, de ce fait, facilement 15 changer pour convenir à la transmission à différentes vitesses. De plus, il n'ajoute aucune interférence entre symboles comme le fait une ligne à retard à constantes localisées, en raison de la non linéarité dans ses caractéristiques» Il est bien évident que la description qui précède n'a été donnée qu'à titre d'exemple non limitatif et que de noEfcreuses variantes peuvent être envisagées 20 sans sortir pour autant du cadre de l'invention. 69 11727 6 2010993 REVEHDIGATIONS 1« Ligne à retard à prises comprenant un certain nombre de paires d'éléments de mémoire identiques connectés en série, chaque élément d'unè paire comprenant un condensateur, des moyens permettant d'isoler ce condensateur des éléments adjacents, lesdits moyens d'isolement fonctionnant en réponse aux impulsions de commande d'un 5 train d'impulsions d'horloge, des moyens permettant de transférer une tension mémorisée sur un condensateur d'un élément vers le condensateur de l'élément suivant lorsque les moyens d'isolement ne sont pas en fonctionnement, tous les moyens d'isolement du premier élément de chaque paire étant sensibles aux impulsions de commande d'un premier train d'impulsions et tous les moyens d'isolement du second 10 élément de chaque paire étant sensibles aux impulsions de commande d'un second train d'impulsions similaire, les premier et second trains d'impulsions de commande étant déphasés de 180° l'un par rapport à l'autre» 2. Ligne à retard à prises conforme à la première revendication, dans laquelle les moyens de transfert de la tension dans chaque élément comprennent un 15 circuit à grande résistance d'entrée dont le signal d'entrée est la tension aux bornes du condensateur précédant immédiatement ce circuit et isolé par des moyens d'isolement des condensateurs le précédant et le suivant immédiatement. 3. Ligne à retard à prises conforme à la deuxième revendication, dans laquelle chaque élément comprend un premier et un second transistors de types 20 opposés, la base du premier transistor étant connectée au condensateur précédant directement les moyens de transfert et étant polarisée à environ zéro volt, la base du second transistor étant connectée au collecteur du premier transistor, le collecteur du second transistor étant connecté à 1'émetteur du premier transistor et l'émetteur du second• transistor au condensateur suivant immédiatement les moyens 25 de transfert par l'intermédiaire de moyens d'isolemento 4. Ligne à retard à prises conforme à chaque revendication précédente, dans laquelle les moyens d'isolement de chaque élément comprennent une paire de diodes montées en opposition, une de chaque côté des moyens de transfert, de sorte que lesdites diodes sont bloquées lorsque les impulsions du train d'impulsions de 30 commande approprié se produisent, chaque élément comprenant également des moyens de ramener le condensateur dans une condition initiale équivalant à une mémorisation d'un zéro en réponse à un train d'impulsions de remise en condition de repos, lesdits moyens de remise en condition de repos dans les premier et second éléments étant sensibles,respectivement, aux impulsions de remise en condition de repos d'un premier 35 et d'un second trains similaires, lesdits trains d'impulsions de remise en condition de repos étant déphasés de 180° l'un par rapport à l'autre et ayant la même fréquence que les trains d'impulsions de commande et un rapport de phase prédéterminé avec les trains d'impulsions de commande, ce qui permet la remise en condition de repos d'un 69 11727 7 2010993 condensateur après le transfert de la tension mâaorisée vers le condensateur suivant» 5» Ligne à retard à prises conforme à chacune des revendications 1 à 3» dans laquelle les moyens d'isolement de chaque élément se composent d'un transistor à 5 effet de champ dont le circuit source/drain est interposé entre les moyens de transfert d'un élément et le condensateur suivant»