Cette invention fournit une mémoire à association, dotée de moyens de recherche améliorés, afin de compulser la dite mémoire, et y retrouver tous les mots d'ordre plus élevé, inférieur ou égal à un mot de compulsation. Bien que les mémoires à association appelées encore mémoires associatives 5 soient bien connues, la description suivante d'une mémoire à association typique, servira d'introduction utile aux caractéristiques et à la terminologie qui s'appliquent, en particulier, à cette invention. Une mémoire à association typique est dotée de cellules de stockage disposées en rangées et en colonnes. Chaque cellule de stockage peut être conditionnée dans l'un ou l'autre de deux 10 états, afin de stocker un UN binaire ou un ZERO binaire. Dans un circuit particulier, qui sera décrit par la suite, les cellules sont des circuits bista-bles à transistors. Les cellules d'une rangée particulière constituent un mot de données, et les cellules d'une colonne particulière représentent la même position de bit, dans chaque mot. Les cellules sont interconnectées, dans le 15 sens des colonnes, à des lignes de bits, et les dites cellules sont interconnectées, dans le sens des rangées, à des lignes de mots (ainsi qu'il sera exposé par la suite, une ligne de bits ou une ligne de mots peuvent être constituées par un oonducteur assurant des fonctions multiples, ou par des conducteurs multiples, dont chacun ne remplit qu'une fonction particulière). 20 Dans une opération de stockage, les lignes de bits sont excitées confor mément aux signaux issus d'une registre qui contient le mot ou les données, à mettre en mémoire. La ligne de mot du mot adressé de la mémoire est excitée, afin de permettre la commutation des cellules de stockage du mot adressé dans les états de stockage représentés par les signaux des lignes de bits associées 25 Dans une opération de recherche, appelée encore opération de compulsation un mot de compulsation est stocké dans le registre et les lignes de bits sont excitées, conformément à la valeur binaire de la position de bit correspondante du mot de compulsation. Chaque cellule de stockage qui n'est pas assortie à la position correspondante du mot de compulsation produit un signal de 30 désassortiment pour le mot, même si le dit mot peut être assorti au mot de compulsation dans d'autres positions de bits. Chaque mot de la mémoire possède un registre d'assortiment, qui est enclenché en réponse è un signal de désassortiment, et reste restauré, en l'absence d'un signal de désassortiment, stockant ainsi, en conséquence, les résultats de la compulsation. 35 Dans une opération de lecture, la ligne de mot du mot adressé est excitée afin que les cellules associées fournissent, dans leurs lignes de bits , un signal qui représente l'état de stockage de la cellule. Ces signaux sont trans mis, à partir des lignes de bits, dans des registres, ou autres systèmes, asso ciés au tableau de mémoire. L'adressage est habituellement fondé sur les ré-40 sultats d'une recherche antérieure, et est commandé par les registres d'assor 69 20442 2 2012714 timent. Dans le cas des opérations qui produisent des assortiments multiples, des moyens sont fournis, afin de progresser dans la mémoire en lisant les mots assortis un par un, selon uns séquence prédéterminée. A es point de la description de la mémoire type, il apparait qu'une com-5 pulsation identifie un, ou plusieurs mots de mémoire, qui sont assortis à un mot de compulsation. Les mémoires à association servent également à la réalisation de compulsations où les mots stockés sont supérieurs au mot de compulsation, ou lui sont inférieurs. Un objet de cette invention est de fournir une mémoire à association améliorée, dotée de cette aptitude. 10 Conformément à cette invention, une mémoire à association stocke un mot de n bits, dans n+1 positions, sous une forme qui facilite une compulsation élevée, basse, ou égale. La mémoire utilise un troisième état de stockage, qui sera désigné par X, et se traduit par un assortiement, soit par un UN, soit avec un ZERO, dans la position correspondante du mot de compulsation. Par exeen-15 pie, pour stocker le mot 1010, la mémoire stockera le mot original 1010, un mot 0XXX, un mot 11XX, un mot 100X et un mot 1011. Les mots 0XXX et 100X définissent deux arrangements de mots, qui sont tous deux inférieurs au mot original, et, le mot 11XX définit un arrangement de mots qui sont plus élevés que le mot original. Le mot restant, de l'exemple, 1011, est plus élevé que le mot 20 original. Les cinq mots de l'exemple sont stockés dans une tableau de 4 x 5 cellules de stockage, disposées comme suit: 0 X X X 1 1 X X 25 1 0 0 X 10 11 10 10 Dans ce tableau, la rangée la plus basse correspond au mot original. Le tableau est relié diagonalement au mot original de la façon suivante: 30 C La diagonale portant l'indication C correspond au complément du mot original. La diagonale à droite de la diagonale de complément, ne contient que des termes X. La diagonale T fournit la valeur vraie du mot original. Les colonnes, sous la diagonale vraie répètent les valeurs de bits de la diagonale 69 20442 3 2012714 vrais. La mémoire à association de cette invention contient des lignes de mots diagonales, qui commandent le positionnement d'une opération d'écriture, selon les diagonales appropriées, du groupe de mots adressé. Une opération d'écriture 5 a lieu en deux étapes. Dans une première étape, les lignes de bits sont excitées conformément à la valeur vraie du mot original, la totalité des lignes de mots de la rangée du groupe de mot adressé sont excitées, et les lignes diagonales sont excitées, afin de ne permettre l'écriture que le long de la diagonale vraie et le long des diagonales positionnées à gauche de la diagonale 10 vraie. Dans la seconde étape, les lignes de bits sont excitées conformément au complément du mot original, la totalité des lignes de mot sont excitées, et les lignes de mot diagonales sont excitées, afin de ne permettre une opération d'écriture que le long de la diagonale de complément. Pendant une opération de compulsation, un mot et seulement un mot de cha™ 15 que groupe de mots fournira un assortiment. Dans la réalisation préférée de l'invention, le dit mot est, par convention, lu dans la mémoire, ce après quoi il est examiné afin de déterminer s'il est supérieur, inférieur ou égal, par rapport au mot de compulsation. Dans l'exemple du mot original 1010, la rangée du haut est inférieure au 20 mot original, la rangée suivante est plus élevée, la suivante, inférieure, et la rangée suivante soit, l'avant dernière, plus élevée. En dehors du fait que la rangée du bas représente toujours le mot original, il n'existe pas de relation générale entre la position d'une rangée et le fait qu'elle évoque une relation d'infériorité ou de supériorité par rapport au mot original. Par exem-^ pie, dans le cas du mot original 0000, tous les mots en relation avec ledit mot sont d'ordre plus élevé. Pour les trois rangées du haut, le terme UN ou ZERO, de droite, indique si le terme est plus élevé que le/ou inférieur au/ mot de compulsation. Par exemple, dans la rangée 0XXX, le terme zéro signifie que la série de mots, défi nie par le mot 0XXX, sont tous inférieurs au mot original. (Le mot 0XXX définit une série de nombres allant de 0000 à 0111 et, partout., il n'existe de relation définie d'infériorité ou de supériorité qu'avec des nombres extérieurs à cette série; dans le cas présent, qu'avec des nombres plus élevés) . En conséquence, l'assortiment signifie que le mot original est plus élevé que le mot de compul-35 sation. Un UN, situé en position de gauche dans l'une des trois rangées du haut signifiera, de même, que le mot original est inférieur au mot de compulsation. La mémoire à association de cette invention est dotée de moyens pour interroger le terme UN ou ZERO positionné le plus à droite, afin de détecter si le mot original est d'ordre plus élevé, ou inférieur, à l'ordre du mot de compul-40 sation. 69 20442 4 2012714 La mémoire possède également des moyens lui permettant de distingusr le mot original du mot de chaque rangée suivante, jusqu'à la dernière. Ces mots différents uniquement par leur position de bit de droite, et les valeurs de bit, seules, n'indiquent pas si le mot est le mot original, ou le mot des rGïi-5 gées suivantes, jusqu'à la dernière comprise. Cette position de bit est comparée avec la position de bit d'extrême droite du mot de compulsation; si les termes coïncident, la mot original est égal au mot de compulsation; si i&ï-mes ne coïncident pas, un UN dans le mot de compulsation indique que le mot original est d'ordre inférieur, et, un zéro signifie que la mot original est 10 supérieur. En résumé, cette invention fournit à une mémoire à association dotée cvivr, minimum de circuits suppplémentaires, si on la compare à une mémoire à asss*" ciation du type habituel, une aptitude de compulsation de supériorité, d'infériorité ou d'égalité. La mémoire ainsi conçue s'avère particulièrement utils 15 comme indicateur, pour 1'adressage associé d'un mot de mémoire plus long stocké dans une mémoire supplémentaire, et qui est identifié par le groupe de mtca L'aptitude à discerner la supériorité, l'infériorité et l'égalité est utile dans d'autres fonctions logiques, et une mémoire conçue pour l'addition et la soustraction sera décrite par la suite. 20 Ce qui précède et les autres objets, caractéristiques et avantages da l'in vention, rassortiront de la description plus particulière, suivante, d'une réalisation préférée de l'invention, telle qu'elle est illustrée dans les dessins joints. La figure 1 est une représentation, sous forme de diagramme, de la mssisâr© 25 à association de cette invention. La figure 2 est une vue schématique d'une cellule de mémoire à assoeiatisr; telle qu'elle est utilisée dans la mémoire préférée. La figure 3 est la représentation, sous forme de diagramme, de la mémoire de cette invention, dans une réalisation qui effectua l'addition et la sousti-ss 30 tion. On considéra tout d'abord les caractéristiques habituelles de la mémoire à association, représentée dans les dessins, avec une introduction relative aux caractéristiques nouvelles de ladite mémoire, ce qui permettra, ensuite* de considérer la cellule de mémoire préférée de la figure 2, puis les partieu-35 larités plus spéciales de l'invention, telle qu'elle est représentée dans le figure 1, et telle qu'elle pourrait, par ailleurs, être réalisée. La mémoire comprend un tableau, 12, contenu dans un coffret représente en pointillés. Dans le tableau, les cellules de mémoire, 13, sont disposées en rangées, définissant les mots, et en colonnes, définissant les positions 40 de bits. Les cellule de mémoire d'un même mot sont reliées à une ligne conmine BAD ORIGINAL 69 20442 5 2012714 14, qui joue le rôle d'une ligne de détection de mot et transporte les signaux de désassortiment issus des cellules pendant une opération de compulsation. Les cellules d'un même mot sont également reliées à un conducteur commun, 15, qui remplit la fonction d'une ligne de commande de mot et transporte les si-5 gnaux de sélection d'un mot de la mémoire, pour une opération de mémorisation ou pour une opération de lecture. Les lignes de bits, disposées dans le sens des colonnes, sont constituées par deux fils, 20, 21, pour chaque position de bit. Les lignes 20 sont indiquées par "0" dans le dessin et, pendant une opération de lecture, les lignes 20 portent un signal représentant le fait que 10 la position de bit associée du mot adressé est dans un état de mémorisation ZERO. Les lignes 20 sont mises en action, soit pour stocker un UN dans la position correspondante, soit pour rechercher des UNS, dans la position de bit correspondante. Les lignes 21 ont, de même, pour fonction de mémoririser, ou de rechercher, des ZEROS et de lire un UN. 15 A chaque ligne de détection de mot, 14, correspond un registre d'assorti ment, 22, dont une entrée d'enclenchement est reliée de façon à recevoir un signal de désassortiment, dans la ligne de détection de mot qui lui est associée. . Les registres d'assortiment sont également dotés d'entrée de restauration, qui sont reliées (par des fils non représentés) à des circuits de type 20 habituel, afin de restaurer les registres d'assortiment, pour le début d'une compulsation. Chaque registre d'assortiment est doté de deux bornes de sortie, dans lesquelles apparaissent les signaux représentant les états de mémorisation UN et ZERO du registre, et le résultat, d'assortiment, ou de désassortiment, d'une compulsation. 25 Pour chaque mot, un circuit de commande, 23, est relié de façon à fournir des tensions dans la ligne de commande 15 d'un mot adressé, afin d'assurer les opérations de lecture et de stockage. Chaque circuit de commande 23 possède une entrée 24 connectée de façon à recevoir un signal en provenance du registre d'assortiment, et une entrée 25, connectée de façôn à recevoir les signaux 30 d'adressage et de chronologie. Ces entrées fournissent une fonction logique ET, et régissent le circuit de commande, afin de permettre la lecture des mots qui ont été assortis lors d'une opération de compulsation précédente, et de permettre de mémoriser les données constituant les mots dans des positions sélectionnées par des circuits de type habituel (non représentés) qui sont asso-35 ciés aux bornes d'entrée 25. Des moyens habituels (non représentés) sont également associés aux bornes"d'entrée 25, afin de lire les assortiments multiples selon une séquence prédéterminée. Conformément à cette invention, la mémoire est organisée par groupes de cinq mots pour chaque mot original de quatre bits stocké dans la mémoire. Le 40 dessin représente les cellules correspondant à un groupe de mots de cinq mots. 69 20442 6 2012714 et les cellules sont marquées 1, 0 et X, afin de représenter le contenu mémorisé, correspondant au mot original 1010. Selon cette invention, on a prévu trois séries de lignes de commande de mots diagonales, 27, 28, 29, pour chaque groupe de mot. Chaque ligne diagonale est reliée à un circuit de commande, 30, 5 31, 32. Les lignes 33 relient la ligne diagonale 27 à d'autres cellules, constituant un tableau triangulaire. Les lignes 34 relient la ligne diagonale 29 à d'autres cellules, constituant un autre tableau triangulaire. Le dessin représente également deux mots appartenant au groupe de mots suivant, afin d'indiquer les interconnexions entre groupes de mots. 10 Les opérations de mémorisation ont lieu dans les cinq positions de mot d'un groupe de mots, et, ainsi que l'invention est représentée dans la figure 1, il existe une entrée commune 37 pour Inapplication de signaux de stockage et d'écriture, aux bornes 25 du groupe de commandes de mot associé. Pendant une opération de lecture, seul le mot assorti reçoit des signaux à ses deux 15 bornes 24 et 25. Pendant une opération de stockage (lorsque les registres d'assortiment sont tous restaurés), chacune des commandes du groupe de mots adressé est enclenchée et les positions de mémoire sont choisies par les lignes de mots diagonales. Conformément à cette invention, un circuit logique 38 est fourni, afin 20 de détecter si un mot extrait de la mémoire est supérieur, inférieur ou égal au mot de compulsation. Un registre 39, destiné à appliquer les mots de mémorisation et de compulsation aux lignes de bits, est conçu pour fournir sélectivement son contenu en clair ou le complément de son contenu. La cellule de mémoire à association de la figure 2 est fondée sur une réa-25 lisation décrite en détail dans le brevet américain 3 354 440. Les transistors 40 et 41 sont interconnectés avec les résistances 42 et 43, entre deux sources d8 tension, de façon à constituer un circuit bistable. Dans l'état conducteur, le transistor 40 stocke un UN binaire, cependant que, dans l'état conducteur, le transistor 41 stocke un ZERO binaire. Dans ce circuit, la borne de base de 30 chaque transistor est reliée aux bornes de collecteur de l'autre transistorj en conséquence, les bornes de collecteur sont des bornes d'entrée pour la réception de signaux en provenance des lignes de bits 20, 21, dans les opérations de compulsation et de mémorisations les dites bornes sont des bornes de sortie, pour la production de signaux dans les lignes 20 et 21, pendant une 35 opération de lecture. Les bornes de collecteur des transistors 44 et 45 sont reliées aux lignes de bits 20, 21, de telle sortie que les signaux des lignes de bits permettent à l'un des transistors 44, 45, choisi d'être conducteur pendant les opérations de compulsation, et d'être ouvert pendant les opérations de mémorisation, et 4q ceci, de telle façon que les signaux en provenance de la cellule apparaissent 69 20442 7 2012714 dans l'une des lignes de bits, pendant une opération de lecture. Les bornes d'émetteur des transistors 44, 45, sont reliées l'une à l'autre et sont reliées par des conducteurs au fil de commande diagonale 27 Cou 28, 29) grâce à la combinaison parallèle du circuit émetteur-collecteur d'un transistor 48 et du circuit base-émetteur d'un transistor 49. La ligne de mots diagonale 27 est ren-5 due négative de la façon qui convient, afin de permettre le fonctionnement de la cellule, ou bien elle est rendue positive de la façon qui covient afin d'en interdire le fonctionnement. Le transistor 48 est relié par sa borne de base à la ligne de commande de mots 15 et, pendant une opération de mémorisation ou de lecture, il reçoit un potentiel de base approprié, afin d'être conduc- 10 teur, en même temps que le transistor 44, ou le transistor 45 l'est. Pendant une opération de lecture, le transistor 48 est rendu conducteur afin de permettre la conduction du transistor 44 ou 45. Le transistor 40 ou 41, lorsqu'il est non conducteur et possède la borne de collecteur la plus positive, commande l'ouverture de son transistor associé 45 ou 44, et la produc- 15 tion par lui d'un signal dans la ligne 20 ou 21. Pendant une opération de mémorisation, l'un ou l'autre des transistors 44, 45, se voit conférer un potentiel de collecteur approprié, afin de commander au transistor associé 41 ou 40, de devenir ou de rester conducteur, et à l'autre transistor, de devenir non conducteur ou de le rester. Pendant une opération de compulsation, un si- 20 gnal est appliqué à l'une ou l'autre des lignes 20 ou 21. Si le transistor correspondant, 44, 45, est conditionné pour conduire grâce aux transistors 40, 41, le transistor de la ligne de bits choisie devient conducteur et fournit un courant de base au transistor 49. Le transistor 49 devient conducteur et produit un signal de désassortiment dans la ligne de détection de mots 14. Si le tran- 25 sistor 44, 45, n'est pas conditionné pour la conduction, le transistor 49 ne devient pas conducteur pour fournir un signal de désassortiment. La compréhension de la mémoire sera meilleure lorsque les éléments de la figure 1 auront été étudiés danp leur fonctionnement, au cours d'une suite d'opérations de mémorisation, de compulsation, et de lecture. 30 En ce qui concerne la mémorisation, supposons que le groupe de cinq mots, représenté dans la figure 1, doit mémoriser les données qui sont représentées dans le dessin. Tout d'abord, les registres d'assortiment 22 sont tous restaurés, (ou sinon les circuits de commandes 23 sont conditionnées pour répondre à un signal de mémorisation, apparaissant dans la ligne 37). Le mot original, 35 1010, est stocké dans le registre 39, et la ligne de bit appropriée 20 ou 21, correspondant à chaque position de bit, est excitée conformément à l'étage correspondant du registre. Les signaux de bit apparaissent sur l'une où l'autre des entrées 50, 51 de chacune des cellules de la mémoire, mais les cellules ne répondent pas aux signaux de bit, en l'absence des signaux appropriés 40 69 20442 8 2012714 fournis dans les lignes de commande de rangée 15 et dans les lignes de commande diagonales 27, 28 et 29. Les cinq circuit de commandes 23, correspondant au groupe de mots adressé, sont rendus conducteurs et la ligne de mot diagonale 29 est excitée, afin de permettre uns opération de mémorisation dans le 5 tableau triangulaire de cellules reliées à la dite ligne. La ligne diagonale 28 reçoit la commande d'interdire toute opération de mémorisation le long de son parcours diagonal. Le registre est alors actionné, afin de fournir le complément du mot original dans les lignes de bit; , le lignes de commande de rangée sont excitées, 10 et les commandes diagonales, 28 et 29, sont contrôlées de façon à permettre au complément du mot d'être stocké seulement le long du parcours diagonal de la ligne 28. □ans le cas des cellules da mémoire binaires ordinaires, les cellules de mémoire X ne fonctionnent pas dans la mémoire, et il est indifférent qu'elles 15 stockent des UNS ou des ZEROS. En ce qui concerne une opération de compulsation, un mot de compulsation est mémorisé dans le registre 39, et les lignes de bits 20, 21 sont excitées, afin de fournir un signal dans la ligne de détection de mot, 14, pour toute cellule qui ne s'assortit pas à la position de bit correspondante du mot de 20 compulsation. Les lignes de mot diagonales 28 et 29 sont excitées afin de permettre l'opération de compulsation, et la ligne diagonale 27 est excitée, afin d'interdire aux cellules de mémorisation X de produire un signal de désassorti-msnt dans les lignes de détection de mot. En réponse à un signal de désassortiment, le registre d'assortiment associé, 22, est enclenché, afin d'exciter sa 25 sortie 1 et de désexciter sa sortie 0. Dans chaque opération de compulsation, un seul des registres d'assortiment reste dans son état restauré et, partant, permettra à la commande associée, 23, de fonctionner pour la prochaine opération. □ans une opération de lecture, les lignes d'adressage 37 de chaque groupe 30 de mots sont excitées, à la suite, les unes des autres et les mots assortis sont extraits individuellement du tableau. La ligne diagonale 27 est excitée afin d'interdire les signaux en provenance des cellules de mémoire X et les lignes diagonales 28 et 29 sont conditionnées pour permettre l'opération de lecture dans les cellules où sont mémorisés des UNS et des ZEROS. En conséquence, 35 des signaux apparaissent dans l'une des lignes 20 ou 21 pour indiquer les états de mémorisation de UN ou de ZERO, et l'absence de signaux signifie l'état de mémorisation de X. Ces signaux sont fournis au circuit logique 38, qui détecte une condition de supériorité, d'infériorité, ou d'égalité. Les détails du circuit logique 38 sont représentés sous une forme algé-40 brique, du fait que les circuits logiques individuels appropriés à la fonction 69 20442 9 2012714 logique ou à une fonction équivalente sont bien connus. Les lignes de bits sont marquées de A à H. Deux lignes, marquées J et K sont issues de la position d' extrême droite du registre 39, et l'une ou l'autre de ces lignes est excitée, afin d'indiquer que le bit d'extrême droite du mot de compulsation est un UN ou un ZERO. 5 Un signal dans l'une ou l'autre des lignes G ou H signifie que le mot as sorti est, soit le dernier mot du groupe de mots, soit le mot qui précède le dernier mot du groupe de mots. Si le bit de droite du mot de compulsation et le bit de droite du mot assorti sont identiques, le mot assorti est le mot original. De la sorte, la fonction logique GJ + HK = 1 signifie que le mot assorti 10 est égal au mot compulsé. Lorsque cette condition est détectée, le circuit 30 excite sa ligne de sortie d'égalité. Si un signal existe dans les lignes G ou H, mais qu'il n'est pas assorti au signal des lignes J ou K, le mot assorti est celui qui précède le dernier mot du groupe de mots et le mot original est, soit supérieur, soit inférieur 15 au mot de compulsation. Ainsi que le représente l'exemple fourni, un UN dans la position de bit d'extrême droite du mot assorti, indique que le mot assorti est supérieur au mot original (1011 est supérieur au mot original 1010) ou, inversement, que le mot original est inférieur au mot de compulsation. En conséquence, le circuit logique, destiné à exciter la sortie inférieure du bloc 20 38, contient le terme Gij et la logique correspondant à la sortie d'ordre élevé contient le terme HK. Un signal dans l'une ou l'autre des lignes G ou H signifie également que la sortie du bloc 38 doit être indépendante des signaux des lignes de A à F. La logique de la sortie basse contient le terme (G + H), qui est logiquement 25 combiné à chacun des termes E, C et A, afin d'interdire à ces termes de fournir une sortie erronée à la borne de sortie haute. □e la m§me façon, le terme (G+H) est l'objet d'une addition ET avec les termes E, C et A, afin d'empêcher toute sortie erronée à la borne de sortie basse. 30 Ainsi, en réponse à un assortiment avec un dernier mot ou avec l'avant dernier mot d'un groupe de mots, le circuit logique 38 fournira un signal de sortie haute, basse ou égale. Supposons, que le mot assorti contient un X dans sa position d'extrême droite et contient un UN ou un ZERO dans la position voisine, dans l'exemple, 100X. Aucune des lignes G ou H n'est porteuse d'un si-35 gnal. Si la ligne F transporte un signal (comme c'est le cas dans l'exemple 100X), le mot original est supérieur au mot de compulsation. Les circuits logiques représentés par l'expression (G + H) E fournissent un signal à la borne de sortie haute du circuit 38» les circuits, représentés par l'expression . [G + H) F ' "fournissent m®me un signal à la borne de sortie basse du circuit 69 20442 10 2012714 38, lorsque l'avant dernier bit de droite est un N. Un signal dans l'une ou l'autre des lignes E ou F, signifie également que l'opération avec les termes A, B, C et D doit être interdite, afin d'empêcher une sortie erronée, et le terme CE + F) apparaît dans tous les expressions faisant intervenir ces positions de bits. Le circuit assurant la fourniture d'une sortie haute ou basse, lorsque l'assortiment a lieu, ressortira des dessins et de la description, ci-dessus, du fonctionnement relatif au mot.assorti 1QQX. En ce qui concerne les opérations qui suivent la fin d'une opération de lecture, le bloc logique 38 fournit une sortie indiquant que le mot original du groupe de mots, est supérieur, inférieur, ou égal, au mot de compulsation. Les circuits destinés à fournir le signal d'adressage dans la ligne 37 indiquent le groupe de mots particulier auquel la sortie du détecteur s'applique. Ainsi qu'il a été expliqué dans l'introduction présentant cette invention, cette information est utile pour identifier une position de mémoire additionnelle, non représentée dans les dessins, et pour travailler sur le mot mémorisé dans cette position. Une opération sur ce mot de mémoire additionnelle peut conduire à une opération de mémoire ayant pour but de modifier le mot adressé de la mémoire à association, ou la mémoire peut entreprendre la lecture du mot assorti suivant et laisser le mot précédemment assorti inchangé. Dans la réalisation préférée, le tableau diffère aussi peu que possible d'un tableau ordinaire, et des circuits et opérations supplémentaires ont été adjoints, afin de réaliser la compulsation de supériorité, d'infériorité et d'égalité. Diverses modifications de cette mémoire à association peuvent être réalisées tout en conservant l'esprit de cette invention et sans perdre de vue les buts qu'elle revendique, par exemple en construisant le tableau de façon à ce qu'il assure quelques unes des fonctions logiques qui, dans la mémoire préférée, sont assurées par des circuits extérieurs au dit tableau. □ans la mémoire représentée sur les dessins, la fonction qui consiste à fournir à la fois la valeur vraie et la valeur complémentaire du mot original est fournie par le registre 39, et en imposant une chronologie à l'opération de mémorisation, afin qu'elle ait lieu en étapes séparées, pour les valeurs vraie et complémentaire„ Avec une cellule de mémoire quelque peu modifiée, la fonction du stockage des valeurs vraie et complémentaire peut être assurée dans la cellule, et l'opération de mémorisation peut être accomplie en une seule étapB. Par exemple, les cellules peuvent être conçues de façon à répondre à une ligne de mots diagonale reliée aux lignes 20 et 29 afin de mémoriser sélectivement le complément de la valeur vraie du mot dans le registre 39. Dans la mémoire préférée, la fonction détectant si le mot assorti est supérieur, inférieur ou égal, est assuré, à l'extérieur du tableau, par le circuit logique 38. Le tableau peut assurer cette fonction par lui-même: le mot situé 69 20442 11 2012714 la plus bas dans le groupe de mots s'avère toujours égal au mot de compulsation; l'avant dernier mot est supérieur ou inférieur au mot original, selon que son bit de droite est un UN ou un ZERO; de mime, les mots restants, d'un groupe de mots, sont supérieur ou inférieur au mot original, ainsi que l'in-5 dique l'état de mémorisation de UN ou de ZERO d'une cellule spécifique, qui peut être reliée en permanence, afin de fournir un signal approprié, indicateur de la supériorité ou de l'infériorité. Lorsque la logique de détection est prévue dans le tableau lui-même, le tableau peut encore être modifié, afin de ne fournir une opération d'assortiment, ou une opération de lecture qui suit 10 celle d'assortiment que lorsqu»le mot original possède un rapport pré-établi de supériorité, d'infériorité ou d'égalité avec le mot de compulsation. Jusqu'à ce point de la présente explication du fonctionnement de cette mémoire, chaque groupe de mots ne représente pas des données utiles à l'exté- . rieur de la mémoire, mais identifie une position de mot, dans une mémoire ad-15 ditionnelle, qui est accessible lorsque le mot assorti du groupe de mots est lu. Cette invention est également utile dans le cas où le mot original lui-même doit être lu. Le mot original peut être écrit en double,dans la position de la mémmoire additionnelle, ou le tableau peut être construit de façon à assurer l'extraction directe du mot original du groupe du mot assorti. 20 En ce qui concerne la réalisation de la figure 3, il convient de remarquer que l'aptitude à la compulsation d'infériorité, d'égalité et de supériorité de cette mémoire est utile pour permettre la soustraction du mot de compulsation de chacun des mots de la mémoire. L'opération de soustraction s'effectue bit par bit depuis les positions de gauche jusqu'aux positions de droite (ou 25 dans tout autre ordre arbitraire] et, au cours de l'opération, il existe (effectivement) deux étapes dans chaque position de bit. L'une des étapes comporte l'opération de OU EXCLUSIF, dans une position de bit particulière, qui sera dénommé la position d'opération. Dans l'autre étape, l'opération de compulsation de supériorité, d'infériorité, ou d'égalité, déjà décrite, est effectuée 30 d'une manière qui indique si les positions de bit situées à droite de la position d'opération produisent une retenue dans la position d'opération. Si une retenue se présente, le résultat de l'opération OU EXCLUSIF (reçoit un complément, afin de fournir le résultat correspondant à la position d'opération. Du fait que les cellules de mémoire et leurs conneEions avec les lignes 35 de bits et de mots ont été commentées dans la description de la mémoire de la figure 1, ces éléments sont représentés dans la figure 3 par un tableau correspondant de nombres qui représentent un mot original 1001. Le groupe de quatre par cinq mots correspondant au mot original est stocké dans le tableau en double exemplaire 12a et 12b. Correspondant à chacun des mots de quatre bits des 40 tableaux 12a, 12b, il existe un mot de cinq bits dans le tableau 60a, BOb, qui 69 20442 12 2012714 est relié par la même ligne de détection de mots 14, afin de mémoriser les désassortiments dans le même registre 22. Les blocs entourant les tableaux représentent des distinctions fonctionnelles mais pas nécessairement structurelles entre les quatre tableaux. Les tableaux 12a, 12b, sont compulsés, afin de 5 réaliser l'opération de retenue, et les tableaux 60a, 60b sont compulsés, afin de réaliser l'opération de OU EXCLUSIF. Les autres éléments co-opérant avec les tableaux seront décrits, au fur et à mesure de leur apparition, dans l'exemple suivant d'une opération de soustraction. Dans l'exemple du dessin, un mot de compulsation 0110, est contenu dans 10 un registre de compulsation 39a, et doit être soustrait du mot 1001 et d'autres mots, non représentés, de la mémoire. Une table, relative à cette opération particulière, est représentée à gauche des tableaux de la figure 3. La colonne des résultats représente les résultats de toute soustraction qui produit une comparaison dans la rangée correspondante. Ce résultat apparait à la 15 sortie d'un circuit 67, qui sera décrit ultérieurement. La colonne d'assortiment représente la position de bit du résultat, dans l'exemple particulier de la figure 3 sur la même rangée des tableaux que le mot assorti. Dans cet exemple, des assortiments successifs se produisent dans des mots différents, mais, il peut se produire que des assortiments successifs se produisent dans le même 20 mot. Ainsi que le représente la liste d'assortiments de la figure 3, le résultat de la soustraction de deux nombres de quatre bits est un nombre de cinq bits. Dans la cinquième position de bit, un UN signifie que le résultat est négatif et se présente sous la forme de son complément à deuxj un ZERO signi-25 fie que le résultat est positif, et possède sa forme vraie. (Ainsi qu'il sera exposé par la suite, la cinquième position de bit des tableaux 60a, 60b, fournit un signe positif ou négatif au mot du registre de compulsation). Un registre de masque, de type habituel, 63a, est conçu pour transmettre un nombre choisi de positions de bit de droite, du mot de compulsation aux 30 tableaux 12a, 12b. Dans l'opération de recherche de la retenue dans la cinquième position de bit, toutes les positions sont démasquées, et l'opération est identique à l'opération décrite à propos de la mémoire de la figure 1. Dans l'exemple du dessin, le mot mémorisé 1001 est plus grand que le mot de compulsation 0110, et il n'y a pas de retenue dans la cinquième position. Pendant 35 la compulsation, un assortiment se produit avec le mot 0XXX (dans la tableau 12a, comme il sera expliqué). Le mot 0XXX est lu, et est détecté dans le circuit 38 comme signifiant que le mot original est plus élevé que le mot de compulsation. Un assortiment égal aurait, bien entendu, la même signification dans l'opération de retenue, et une comparaison basse indiquerait une retenue. La sor-40 tie du circuit indique le résultat de retenue, ou de non retenue de cette com 69 20442 13 2012714 pulsation, et, dans la logique spécifique de la figure 3, un UN, à la sortis du circuit 38, indique une retenue. Un circuit OU EXCLUSIF 67 est relié de façon à recevoir le signal de retenue et à recevoir également les résultats de l'opération de OU EXCLUSIF ef-5 fectuée dans la position d'opération dans les tableaux 63a, 63b puis à fournir le résultat relatif à la position d'opération. Pendant l'opération concernant les tableaux 12a, 12b qui vient d'être décrite, un registre de masque 63b, et un registre de compulsation 39b, coopèrent afin d'assurer une compulsation concernant exclusivement la cinquième po-10 sition de bit des tableaux 60a, 60b. Le registre de compulsation 39b contient le mot de compulsation 00110, dans lequel le ZERO de la cinquième position de bit signifie que le nombre sst positif, et, où les autres positions sont les mêmes que dans le mot de compulsation du registre 39a. Le tableau supérieur, 60a contient en partie le mot original. En conséquence, une compulsation ef-15 fectuée dans les tableaux du haut 12a, 60a, indique que la fonction OU EXCLUSIF du mot de compulsation et du mot mémorisé est un ZERO. Le tableau du bas 60b contient, en partie, les valeurs complémentaires, de telle sorte qu'un assortiment indique que la fonction OU EXCLUSIF est un UN, pour la position non masquée. 20 Des circuits sont prévus, afin de fournir une entrée signifiant UN, au circuit OU EXCLUSIF 67 en réponse à l'enclenchement d'un registre d'assortiment pour tout mot des tableaux du haut 12a, 63a. Chaque circuit de commande 23 a sa sortie reliée par un élément d'isolation 65 et par une ligne commune d'entrée, au circuit 67. Du fait que cette entrée est le complément de la fonc-25 tion OU EXCLUSIF, le circuit 67 est conçu pour assurer l'inverse de la fonction logique OU EXCLUSIF. En conséquence, la sortie du circuit 67 est le résultat de la soustraction en ce qui concerne la position d'opération. La cinquième position de bit du tableau 60a contient des ZEROS dans chaque rangée afin de fournir un assortiment lorsque le mot de compulsation est 30 positif, et la cinquième position de bit du tableau 60b contient des UNS dans chaque rangée afin de de fournir un assortiment lorsqu*le mot de compulsation est négatif. Dans l'opération concernant la quatrième position de bit du résultat, la ■ position de registre de masque 63a est actionnée, afin de compulser les trois 35 positions de bit de droite des tableaux 12a, 12b. Ainsi que le représente la table des opérations, cette opération fournit un assortiment avec la portion 1XX du mot complet 11XX du tableau 12b. Lorsque ce mot est lu, le circuit 38 indique que les trois bits de droite du mot original sont inférieurs aux trois bits de droite du mot de compulsation et qu'une retenue se présente dans la 40 quatrième position du résultat. 69 20442 14 2012714 Les mots OXXX des tableaux 12a, 12b sont masqués afin d'empêcher un assortiment qui autrement aurait lieu si seuls les trois bits de droite desdits mots étaient compulsés. Dans les tableaux 63a, 63b la quatrième position de bit, de ces mots, est dotée d'un état de désassortiment permanent, qui est désigné 5 par Z, dans les dessins. Un état de désassortiment peut être fourni en établissant un parcours conducteur entre chaque ligne de détection de bits et la ligna de détection de mots, dans la position de désassortiment. On peut également fournir un désassortiment, grâce à des paires de circuits bistables couplés séparément à une ligne de bits et enclenchés dans des états de stockage, afin 10 de produire des signaux de désassortiment quand l'une ou l'autre des lignes de bits est interrogée. Les termes Z sont positionnés autre part, dans les ta~ bleaux 63a, 63b afin de fournir des désassortiments seulement quand les termes X ^paraîtront dans n'importe quelle position non masquée d'un mot des tableaux 12a, 12b. 15 La table des opérations de la figure 3 représente les étapes de la recher che des résultats pour les autres positions du Bésultat. Les opérations correspondant aux positions trois et deux reproduisent l'opération qui a été décrite pour la position quatre. Du fait que le résultat correspondant à la position un est le résultat d'une fonction OU EXCLUSIF du bit de droite du mot 20 de compulsation et du mot mémorisé,, l'opération correspondant à la position UN a lieu avec la position de registre 39a totalement masquée. La sortie de niveau ZERO du circuit 38 fournit une entrée de correction au circuit 68 pour cette opération. Bien que cette invention n'ait été représentée et décrite qu'en ce qui 25 concerne des réalisations préférées, il sera évident, pour le spécialiste, que ce qui précède, et toute modification dans la forme et dans détail, peut être réalisée, sans, pour autant, se départir de l'esprit et des buts de l'invention. 69 20442 15 2012714 REVENDICATIONS 1.- Mémoire associative comprenant des cellules de stockage disposées selon des rangées et selon n colonnes et interconnectées le long des colonnes aux fils de bits et de détection afin de recevoir les signaux de bits pendant les 5 opérations de mémorisation et de recherche et afin de transporter les signaux issus des cellules adressées pendant l'opération de lecture et interconnectées le long des rangées aux fils d'adressage de mots et de détection de désassortiment, caractérisée en ce que, dans chaque groupe de mots de (n+1î positions de mots, un premier fil placé en diagonale connecte les n cellules de 10 stockage de la diagonale afin de contrôler, conjointement avec les autres fils les opérations de lecture et d'écriture ls long de la dite diagonale, et un second fil placé en diagonale connecte les n cellules de stockage de la diagonale afin de contrôler, conjointement avec les autres fils, les opérations de lecture et d'écriture le long de cette seconde diagonale. 15 2.- Mémoire associative selon la revendication 1, caractérisée en ce qu'un moyen d'interconnexion connecte d'autres cellules sélectionnées disposées selon un tableau triangulaire avec les cellules de la seconde diagonale afin d'assurer leur contrôle grâce au second fil diagonal. 3.- Mémoire associative selon la revendication 2, caractérisée par un troi-20 sième fil diagonal connectant les autres cellules d'un groupe de mots disposées selon un tableau triangulaire, et par des moyens pour exciter la troisième diagonale afin d'empêcher le désassortiment pendant une opération de recherche. 4.- Mémoire associative selon la revendication 3, caractérisée en ce que des 25 moyens d'excitation sont prévus qui excitent les fils diagonaux et les autres fils afin d'écrire un mot original prédéterminé dans les positions de bit du tableau triangulaire et afin d'écrire le complément de ce mot le long de la première diagonale, dans laquelle mémoire une opération de mémorisation entraîne l'établissement de Cn+1) mots définissant des ensembles de mots qui, 30 par apport au mot original, sont supérieurs, inférieurs ou égaux. 5.- Mémoire associative selon la revendication 4, caractérisé par un registre de masque qui fonctionne pour effectuer la recherche des positions de bits d'un ordre inférieur déterminé afin d'assurer une opération de retenue, et par les moyens de réaliser la fonction logique OU EXCLUSIF entre la position de bit 35 immédiatement supérieure du mot de compulsation et le mot original afin d'as 69 20442 16 2012714 surer la soustraction du mot de compulsation du mot original. 6.- Mémoire associative selon la revendication 5, caractérisée par le fait que les moyens réalisant la fonction OU EXCLUSIF comprennent un premier et un second ensemble de (n+1) par (n+1) cellules d'emmagasinage afin de mémoriser 5 partiellement, d'une part le mot original d'un groupe de mots et d'autre part le complément de ce mot orginal, et connectés pour former des mots avec les positions de mots dudit groupe de mots, par un registre de mot de (n+1) bits afin de stocker les n bits de compulsation et un bit de signal, et par un registre de masque pour la compulsation sur une seule position de bit à la fois 10 en vue de produire un assortiment dans le premier ou le second ensemble de cellules, selon la résultat de la fonction logique DU EXCLUSIF de la position de bit du mot de compulsation et du mot d'origine. 7.- Mémoire associative selon la revendication 6, caractérisée par le fait que dans les premier et second ensembles de cellules se trouvent des cellules 15 indiquant un désassortiment permanent qui sont placées de façon à masquer les mots du tableau.n par (n+1) qui, lors de l'opération de masquage occupent uniquement des états d'assortiment permanent.