CIRCUIT COMPARATEUR MOS L'invention concerne des circuits électroniques, et notamment des circuits semi-conducteur à oxyde métallique, appelés circuits MOS utilisés pour comparer l'amplitude relative de deux tensions qui varient de façon indépendante. On connait des circuits électroniques pour mesurer ou comparer des tensions. Cependant, la plupart de ces circuits antérieurs présentent l'inconvénient d'être complexes ou difficiles à fabriquer sous forme de circuits intégrés. On connait également des dispositifs pour brancher une alimentation auxiliaire en cas de panne de l'alimentation principale. Cependant, de tels dispositifs antérieurs sont soit des commutateurs mécaniques ou relais, soit des circuits électroniques compliqués. De nombreux dispositifs antérieurs sont difficiles ou impossibles à réaliser sous forme de circuit intégré. En outre, avec l'apparition de microprocesseurs et d'autres dispositifs tels que des mémoires à semiconducteurs, une interruption de l'alimentation peut détruire des informations importantes. Il faut alors réintroduire de telles informations, si elles sont encore disponibles, ce qui constitue une opération longue et coûteuse. Selon l'invention un circuit pour détecter un changement de la différence entre une première et une deuxième tension comprend, un circuit de détection de courant branché entre la première tension et la masse pour faire passer un premier courant. Un amplificateur branché entre la deuxième tension et la terre est relié au circuit de détection de courant pour faire passer dans l'amplificateur, un deuxième courant égal au premier lorsque la première tension est égale à la deuxième. Un inverseur à impédance variable est relié au circuit de détection de courant et à l'amplificateur, l'impédance variable étant commandée par le circuit de détection de courant de façon que la sortie de l'inverseur soit liée à la différence entre la première et la deuxième tension. Le circuit suivant l'invention peut permettre de commander une source d'alimentation auxiliaire et la brancher presque instantanément en cas de panne de la source d'alimentation principale. Le circuit suivant l'invention peut donc servir à commander une alimentation de secours à piles pour les micropresseurs comportant des mémoires dans lesquelles les informations seraient perdues en cas de panne de l'alimentation principale. Le circuit suivant l'invention peut aussi servir à créer un circuit monostable susceptible d'être déclenché pour produire un retard précis. La présente invention sera mieux comprise à l'aide de la description suivante donnée à titre d'exemple non limitatif en référence aux dessins annexés dans lesquels La figure l est un schéma d'une mode de réalisation du circuit de l'invention, La figure 2 est un diagramme montrant le fonctionnement du circuit de la figure 1, La figure 3 représente une application du circuit de la figure 1 pour commander l'alimentation de secours à piles d'une mémoire vive, La figure 4 représente le circuit de l'invention utilisé pour réaliser un circuit monostable pour produire un retard précis; La figure 5 est un diagramme représentant le fonctionnement du circuit de la figure 4. La figure 1 est un schéma d'un mode de réalisation du circuit de l'invention. Comme représenté sur la figure 1, des transistors MOS il et 12 sont branchés entre une première tension V1 et une tension de référence Vss. Généralement Vss est le potentiel de masse. Cependant, comme on le verra par la suite on peut choisir d'autres potentiels. Le transistor Il est un transistor MOS du type à déplétion dans lequel la grille est reliée à la source. Le transistor 12, branché en série avec le transistor Il a son drain et sa grille reliés à la grille et à la source du transistor 11, tandis que la source du transistor 12 est reliée au potentiel Vss. De façon connue, la combinaison des transistors 11 et 12 forme une source de courant dans laquelle passe un courant IREF entre le noeud 1 et le noeud 7 (YVs), en passant par le noeud 2. Des transistors MOS supplémentaires 13 et 14 sont branchés entre les potentiels V2 et Vss. Le transistor 14 est également un transistor MOS du type à déplétion, et dans les modes de réalisation préférés de l'invention est apparié au transistor 11. En d'autres termes les transistors Il et 14 seront réalisés dans un circuit intégré de manière à avoir des dimensions identiques et à être très proches l'un de l'autre. La grille et la source du transistor 14 sont reliés l'un à l'autre, tandis que la grille du transistor 13 est reliée à celle du transistor 12. La source du Transistor 13 est reliée au potentiel Vss. De plus, des transistors MOS 15 et 16 sont branchés en série entre les potentiels V2 et V5s, le drain du transistor 16 étant relié au potentiel V2 et la source du transistor 15 étant relié au potentiel Vss. La grille du transistor 16 est reliée au potentiel V1 tandis que la grille du transistor 15 est reliée au drain du transistor 13 et au court-circuit source-grille du transistor 14. Dans certains modes de réalisation de l'invention le noeud 4 peut être utilisé pour fournir un signal de sortie. Toutefois dans d'autres modes de réalisation il est souhaitable d'ajouter deux autres transistors 17 et 18 qui forment un inverseur pour inverser le signal de sortie provenant du noeud 4. Les transistors 17 et 18 sont branchés en série, le drain du transistor 18 du type à enrichissement étant relié au potentiel V2 et la source du transistor 17 étant relié au potentiel Vss. La source et la grille du transistor 18 sont court-circuitées et reliées au drain du transistor 17, tandis que la grille du transistor 17 est reliée au noeud 4, c'est-à-dire au drain du transistor 15 et à la source du transistor 16. Le signal de sortie est prélevé au noeud 5 qui correspond au drain du transistor 17 et au court-circuit grille-source du transistor 18. Le fonctionnement du circuit de la figure 1 apparaîtra plus clairement en se référant à la figure 2 qui représente la tension en fonction du temps aux noeuds 1 à 7 de la figure 1. Les potentiels V2 et Vss de la figure 2 sont supposes être constants; le potentiel V2 du. fait qu'il est fourni par une source auxiliaire, par exemple une batterie, et le potentiel Vss du fait qu'il s'agit de la masse. Les différentes courbes de la figure 2 sont désignées par les mêmes références que le noeud auquel la tension est mesurée. On supposera tout d'abord que le potentiel V1 est plus élevé que V2. Cette condition est représentée entre les instants to et ti. La différence entre les potentiels V1 et Vss a pour effet de produire un courant passant dans les transistors 11 et 12, tandis que la différence entre les potentiels V2 et Vss produit un courant dans les transistors 13 et 14. Du fait que les transistors 11 et 14 sont appariés et comme le potentiel V1 est plus important que V2. le courant est plus important au noeud 2 qu'au noeud 3. La valeur de V1 plus élevée que V2 rend le transistor 16 conducteur, de sorte que le noeud 4 prend approximativement le potentiel V2. Ce niveau élevé au noeud 4 rend le transistor 17 conducteur, et le noeud 5 se met sensiblement au potentiel Vss, ce qui donne au signal de sortie une valeur basse. Le noeud 3 a une valeur faible car le noeud 2, qui commande la grille du transistor 13, est maintenu à une tension approximativement constante quel que soit le potentiel V2. Les transistors 17 et 18 peuvent être considérés comme des commandes du signal de sortie. On va supposer maintenant que le potentiel V1 commence à diminuer. Ceci est représenté sur la figure 2 par les courbes situées entre les instants t1 et t2. Cette diminution de V1 peut provenir d'une panne du système fournissant la différence de potentiel entre V1 et Vss, et apparait sur la figure 2 comme une pente descendante de la tension au noeud 1. Au cours de sa décroissance le potentiel V1 atteint un niveau prédéterminé qui change l'état du circuit de la figure 1. Ce niveau présélectionné peut être choisi supérieur à la tension V1, égal à V1, ou plus faible, en réglant les dimensions respectives des transistors 11, 12, 13 et 14 lors de leur fabrication dans le circuit intégré. A titre d'exemple on s'est arrangé pour que le signal de sortie au noeud 5 passe au niveau haut sensiblment lorsque le potentiel V1 devient égal à V2. Pour ce faire on fabrique les transistors Il et 14 de manière que l'opération de commutation commence lorsque le potentiel V1 est légèrement au dessus de V2, pour tenir compte du retard de propagation dans les transistors 15, 16, 17 et 18, comme représenté sur la figure 2. Dans le mode de réalisation utilisé pour détecter une panne d'alimentation, ce retard de propagation est négligeable. Dans une telle réalisation, les transistors 11, 12, 13 et 14 peuvent être choisis de façon que l'opération de commutation du noeud 5 commence lorsque V1 et V2 sont égaux. On peut obtenir ce résultat car le temps de descente de V1 est suffisamment long pour que le retard de propagation au travers des transistors 15, 16, 17 et 18 soit négligeable. Lorsque V1 et V2 sont égaux les potentiels aux noeuds 2 et 3 sont égaux. Lorsque V1 atteint le même potentiel que V2, chaque transistor 11 et 14 présente la même chute de potentiel que les transistors 12 et 13. Lorsque le potentiel V1 continue à baisser, la conductivité du transistor 16 diminue, ce qui fait chuter la tension au noeud 4. Le transistor 13 est bloqué par le chute de potentiel du noeud 2, ce qui fait augmenter le potentiel du noeud 3 et rend le transistor 15 conducteur, mettant ainsi le noeud 4 à la masse. La chute de tension au noeud 4 bloque le transistor 17, ce qui met le noeud 5 au potentiel V2. Tant que le potentiel V1 est inférieur à V2, c'est-à-dire entre les instants t2 et ta, le noeud 2 est maintenu à un niveau bas, le noeud 3 à un niveau élevé, le noeud 4 à un niveau bas, et par conséquent le noeud 5 à un niveau élevé. Si le potentiel V1 remonte, par exemple du fait que la tension d'alimentation principale est de nouveau appliquée au noeud 1, le signal de sortie du noeud 5 retombe à sa valeur basse. En eff et, lorsque V1 augmente les potentiels des noeuds 2 et 4 passent de nouveau à un niveau élevé par suite de la conductivité des transistors 11 et 16. Le potentiel du noeud 3 chute du fait que l'augmentation de courant dans les transistors Il et 12 rend le transistor 13 conducteur. cette chute de potentiel du noeud 3 bloque le transistor 15, et le potentiel du noeud 4 devenu plus élevé rend le transistor 17 conducteur. Par conséquent, le noeud 5 retombe à son niveau bas. 6 2493636 L'impédance variable du transistor 16, qui sert de charge pour un étage amplificateur constitué par les transistors 15 et 16, résulte des variations de conductivité des transistors lorsque le potentiel de la grille augmente en fonction de V1. Une tension V1 élevée implique un raport impédance de charge - impédance d'attaque élevé, tandis qu'une tension V1 faible implique un rapport impédance d'attaque - impédance de charge élevé. Lorsque V1 est supérieur à V2, l'impédance du transistor 16 diminue, ce qui fait passer le noeud 4 au niveau élevé, tandis que l'augmentation de potentiel du noeud 3 fait diminuer le potentiel du noeud 3 et bloque le transistor 15. Une application du circuit 10 de la figure 1 est représentée schématiquement sur la figure 3. Le but de cette application est de relier une batterie 21 à une mémoire vive 22 si le potentiel V1 de l'alimentation principale devient inférieur au potentiel Vbatt de la batterie. Normalement le potentiel V1 dépasse le potentiel Vbatt de la batterie 21 d'une valeur correspondant à la chute de potentiel aux bornes de deux diodes (diodes 24 et 25). Par conséquent la batterie 21 est chargée petit a petit. Comme expliqué précédemment, le noeud 5 est à une valeur basse, ce qui bloque le transistor 23 lequel, en association avec le diode 24, empêche que la tension de la batterie soit appliquée aux bornes de la mémoire vive 22. Le transistor 23 peut être du type soit à enrichissement soit à déplétion. On supposera maintenant que l'alimentation fournissant le potentiel V1 tombe en panne. Approximativement à l'instant o le potentiel V1 atteint le potentiel Vbatt, le noeud 5 passe à son niveau élevé rendant conducteur le transistor 23 qui branche la batterie 21 aux bornes de la mémoire-22. Une autre application du circuit 10 est représentée sur la figure 4. Cette application est un circuit monostable redéclenchable donnant un signal de sortie correspondant à un retard de grande précision. La combinaison de transistors 33, 34 et 35 fonctionne comme une source de Wilson 51, ou circuit de polarisation. Les transistors 36, 37, 38, 39 40 et 41 servent de verrouillage. Le circuit 10 est représenté avec les mêmes numéros de noeuds que sur la figure 1. On supposera qu'une impulsion d'amplitude positive est appliquée au conducteur située au bas de la figure. Le flanc descendant de cette impulsion fait débuter le retard en bloquant le transistor 31. Durant le niveau haut de l'impulsion de déclenchement, le transistor 31 remet à zéro la tension aux bornes du condensateur 43. L'impulsion de déclenchement relie également la sortie du circuit de verrouillage 50 au potentiel Vss en rendant le transistor 41 conducteur. Par conséquent le signal de sortie existe et le transistor 32 est bloqué. Lorsque l'impulsion de déclenchement est terminée, la source de Wilson 51 commence à faire laisser le potentiel du noeud 8 (voir fig. 5). Le transistor 42 suit le potentiel du noeud 8. Lorsque le potentiel du noeud 1 est le même que le potentiel V2, appliqué au noeud 6 du circuit 10, le noeud 5 passe au niveau élevé comme expliqué précédemment. Le transistor 38 devient conducteur, faisant passer le noeud 9 à un niveau bas. La tension basse au noeud 9 et l'absence d'une impulsion de déclenchement maintiennent les transistors 40 et 41 bloqués, ce qui fait passer la sortie au niveau haut. Ce niveau élevé de sortie rend le transistor 32 conducteur, ce qui rétablit le potentiel aux bornes du conducteur 43 jusqu'à l'impulsion de déclenchement suivante. La figure 5 est un diagramme illustrant le fonctionnement du circuit de la figue 4. On remarquera que la durée du retard, qui correspond au temps pendant lequel le potentiel de sortie est inférieur au potentiel V2, peut être réglée en faisant varier la capacité du condensateur 43 ou en modifiant les caractéristiques des transistors 33, 34 ou 35. Le flanc ascendant de l'impulsion de déclenchement met la sortie au niveau bas, tandis que le flanc descendant fait débuter le retard, c'est-à-dire l'intervalle de temps pendant lequel la sortie est maintenue au niveau bas. Bien que l'invention ait été décrite en se reférant à des modes de réalisation particuliers, différentes modifications peuvent y être apportées sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit pour détecter un changement de la différence entre une première et une deuxième tension et fournissant un signal de sortie correspondant caractérisé en ce qu'il comprend: - un circuit de détection de courant branché entre la m première tension et une tension de référence pour faire passer un premier courant - un amplificateur branché entre la deuxième tension et la tension de référence et relié au circuit de détection de courant pour faire passer dans l'amplificateur, un deuxième courant fonction du premier courant lorsque la première tension est égale à la deuxième et, - un premier inverseur comportant une impédance variable reliée à la première tension et à l'amplificateur, l'impédance variable étant commandée par le circuit de détection de courant de façon que le signal de sortie du premier inverseur soit lié à la différence entre la première èt la deuxième tension. 2. Circuit suivant la revendication- 1 caractérisé en ce qu'il comprend un second inverseur relié au premier inverseur pour fournir un signal de sortie inversé par rapport au signal de sortie du premier inverseur. 3. Circuit suivant l'une des revendication 1 ou 2 caracté- risé en ce que le circuit de détection de courant comprend un premier transistor dont le drain est relié à la première tension, et un deuxième transistor dont la source est reliée à la tension de référence, la source et la grille du premier transistor étant reliées au drain et à la grille du deuxième transistor. 4. Circuit suivant la revendication 3 caractérisé en ce que l'amplificateur comprend un troisième transistor dont la source est reliée à la tension de référence, et un quatrième transistor dont le drain est relié à la deuxième tension, le drain du troisième transistor étant relié à la grille et à la source du quatrième transistor, et la grille du troisième transistor étant reliée à la grille du deuxième transistor. 5. Circuit suivant la revendication 4, caractérisé en ce que le premier inverseur comprend un cinquième transistor dont la source est reliée à la tension de référence, et un sixième transistor dont le drain est relié à la deuxième tension, le drain du cinquième transistor étant relié à la source du sixième transistor pour fournir le signal de sortie du premier inverseur, la grille du cinquième transistor étant reliée au drain du troisième transistor et la grille du sixième transistor à la première tension. 6. Circuit suivant la revendication 2 caractérisé en ce que le deuxième inverseur comprend un septième transistor dont la source est reliée à la tension de référence, et un huitième transistor dont le drain est relié à la deuxième tension, le drain du septième transistor étant relié à la grille et à la source du huitième transistor pour fournir le signal de sortie du deuxième inverseur; et la grille du septième transistor étant branchée de manière à recevoir le signal de sortie du premier inverseur. 7. Circuit suivant la revendication 2, caractérisé en ce que le signal de sortie du deuxième inverseur est appliqué à un transistor de commutation pour commuter la deuxième tension aux bornes d'un circuit souhaité. 8. Circuit suivant la revendication 7, caractérisé en ce qu'une première et une deuxième diode sont branchées entre les première et deuxième tensions; et le transistor de commutation étant branché aux bornes de la deuxième diode, entre la deuxième tension et le circuit souhaité. 9. Circuit suivant la revendication 8, caractérisé en ce que le circuit souhaité comprend une mémoire vive à semiconducteurs. 10. Circuit suivant la revendication 4 caractérisé en ce que les premier et quatrième transistors sont appariés. 11. Circuit suivant la revendication 10, caractérisé en ce que les premier et quatrième transistors sont des transistors MOS du type à déplétion. 12. Circuit suivant la revendication 1 destiné à produire un signal de retard sur une borne de sortie, caractérisé en ce que le signal de sortie du premier inverseur; est appliqué à un circuit de verrouillage possédant une borne de sortie; un condensateur est branché d'une part entre la première tension et le circuit de détection de courant et d'autre part entre la première tension et le premier inverseur; des moyens de décharge sont reliés à la deuxième tension et au conducteur pour décharger progressivement le condensateur; des moyens de remise à zéro sont reliés au circuit de verrouillage et branchés de manière à commander un premier commutateur aux bornes du condensateur; et le circuit de verrouillage est branché de manière à commander un deuxième commutateur aux bornes du condensateur.