Procédé de mise en mémoire d'informations numériques par inscription des états paraZZeZes de registres digitaux dans une matrice a : semi - conducteurs amorphes DESCRIPTION a) La présente invention concerne un procédé de mise en mémoire d'informations numériques par inscription des états pa raZZdZes de registres digitaux dans une matrice à semi - conducteurs amorphes b) Dans les dispositifs connus de mise en mémoire statique le code est généralement inscrit en mémoire dans des matrices à tares, des disques, des bandes magnétiques, ou autres . Ces équipements sont généralement d'un volume assez important et sont très rarement employés pour des dispositifs de faible encombrement .De plus la plupart de ces dispositifs font appel à des procédés électro - mécaniques donc lents et peuvent de ce fait subir des altérations lors d'une coupure inopinée du secteur c) Le dispositif suivant l'invention permet de conserver un nombre tres important d'informations dans un très faible volume et ceci même si une coupure du secteur survient, sans avoir recours à des batteries incorporées b) Le procédé de mise en mémoire, objet de l'invention comporte: un oscillateur composé de la porte NON - ET A,de la résistance R 1 et du condensateur Ci (PL. I/5).La fréquence étant déterminée par la constente de temps (Ri - C1). Les impulsions déZivrées par l'oscillateur sont aiguillées vers la porte NON - ET B. Ces impulsions entrent ensuite dans le compteur quatre digits composé des flip-fZops C et D (PL.I/5). La porte G (Pl.I/5) permet de remettre à zéro ce compteur à chaque mise sous tension ou par une intervention exterieure 53 (la cons tente de temps est déterminée par R2 - C2) (PL.I/5). L'autorisation de comptage est donnée par Si (PL.I/5) a travers le monostabte t: du même type que celui décrit (PL.II/5).Lorsque l'impulsion est transmise au Flip - Flop F la sortie Q passe à l'état logique.1. et les bits délivrées par l'oscillateur sont dirigés vers le compteur quatre bits. L'état "quatre" est décodé par la porte E et vient interdire toute sortie d'impulsions par forçage J.K. sur l'horloge du Flip - Flop F. A ce moment Q passe au niveau logique O et interdit l'entrée de la porte : B.Les quatre impulsions venant de la sortie de cette porte sont aiguillées vers l'horloge du registre quatre bits : A (Pl. II/5). Les entrées : EA.ED.EC.ED. permettent d'inscrire le nombre voulu dans le registre.'entrée R donne l'ordre d'inscription interne et de synchronisation au cours de la Zecture.L'entrée "auto" transmet l'ordre de remise a zéro du compteur quatre bits : C,D (Pl.I/5). Quand les quatre impulsions venant de S2 (PZ;I/5) entrent dans le registre A (Pl. II/5) les informations contenues sont transmisent par la sortie S1 (Pl.II/5) vers les registres "n.bits" Ra, Rb, Rc, (Pl. III 5).Ces registres sont du même type que le registre : A (Pl.II/5). La sortie 52 (PZ.I/5) est commune à tous les registres.Les liaisons S et E venant des registres : Ra,Rb,Rc sont les sorties et les entrées paralleles : A B C D (PZ.III/5).La sortie S2 (Pt.III/5) permet l'ordre de Zecture-mémoire au niveau des semi conducteurs amorphes.La sortie S1 permet une "saisie série" des informations contenues dans les registres : Ra,Rb,Rc (Pl.III/5). Nous allons voir la composition de la partie mémoire à acces parallele (semi-conducteurs amorphes).Les mémoire quatre bits a semi-conducteurs amorphes : 0V 1,OV 2, et OV 3 (Pl. IV/5) permettent d'enregistrer les informations numériques venant des registres Ra,Rb,Rc (Pl.III/5). Les amplificateurs de lec- ture D, F, G (PL. IV/5) adaptent les sorties de registres (T.T.l./ OVONIC). Les liaisons S viennent des registres Ra, Rc, Rb, (Pl. III/5), l'entrée R.A.Z. mémoire efface uniquement les mémoires élémentaires au niveau OV1, OV2, OV3 lorsque l'utilisateur le désire. L'entrée I autorise les amplificateurs : D.F.G. a inscrir les nombres de quatre digits en mémoire OV1,OV2 et OV3. Ceci sur ordre de l'utilisateur ou au moment d'une coupure secteur (PL. V/5. Les amplificateurs d'écriture A.B.C (PL.IV/5) permettent de faire la transposition (ovonic/T.T.L.) au moment de la lecture mémoire, ordre donné en L et sur la liaison 52 (PL.III/5) qui se trouve être le "load" des registres. Les liaisons E des amplificateurs d'écriture A.B.C. sont reliées aux entrées de présélection des registres Ra,Rb,Rc (Pl.III/5) chaque liaison S et E des registres de la (Pl.III/5) correspondent a chaque liaison des amplificateurs lecture/écriture (PL. IV/5). L'alimentation du dispositif est symbolisée (PL. V5) par le transformateur d'alimentation T.1. la diode de redressement D1 le condensateur de découplage C1, le circuit de stabilisation S. Nous allons voir que si une coupure secteur se produit la mise en mémoire des informations est faite automatiquement. En effet par le potentiomètre P1 nous prélevons une partie de la tension redressée mais non stabilisée (VR). VR polarise un transistor N.P.N. TRi dont la tension d'alimentation est la tension régulée (VS).La valeur de R1 n'est pas tellement critique : # 500 # Le collecteur de TR1 étant relié à l'entrée d'une porte inverseuse GI, si VR chute (coupure ou abaissement de la tension secteur) le transistor TR1 qui était saturé (niveau logique 1 en sortie de G1) ce bloque et son potentiel de collecteur passe de (O - V sat.) à # + Vcc soit environ le niveau logique 1. A ce moment la sortie de G1 passe au niveau logique O et donne l'ordre de lecture aux amplificateurs D.F.G. (PL. IV/5) de lire le contenu des registres Ra, Rb,Rc, (PL.III/5) par la liaison : I.Dans ce cas aucune altération ne s'est produite et à la remise sous tension l'utilisateur remettra les registres Ra, Rb, Rc, (PL. III/5) dans leurs états d'origine par l'ordre L (PL.IV/5). Si une remise à zéro des registres Ra, Rb, Rc, (PL.III/5) s'impose l'ordre peut être transmis par la liaison "commande R.A.Z." (PL. V/5). l'oscillateur de remise à zéro est constitué de deux portes "trigger" G2 et G3 et la constante de temps déterminée par R2 C2 (PL.V/5). Dans ce cas :0Ri.C2 (PLV/5) # R1 # C1 (PL.I/5). Un train d'impulsions est délivré aux registres Ra, Rb, Rc, (PL. III/5) et l'entrée série du registre A (Pl.II/5) étant à l'état logique O, dans l'exemple cité tous les registres sont a zéro au bout de douze impulsions (R.A.Z.) (PL. V/5) REVENDICATIONS 1 - Procédé de mise en mémoire d'informations par lecture des états paralleles de registres. Caractèrisé par le fait que le contenu de la mémoire n'est pas altéré par une coupure de secteur 2 - Dispositif selon revendication 1 Caracterisé par le fait que les informations mises en mémoire peuvent etre des informations numériques ou alpha - numériques (24) ou (26, 27, 28, ect.). 3 - Dispositif selon revendication 1 Caractèrisé par le fait que la mise en mémoire peut etre aussi les états paraZZèZes ou l'état série d'un compteur n; bits ou n. digits. 4 - Dispositif selon revendication 1 Caractèrisé par le fait que la mise en mémoire de ces informations est obtenue grâce au phénomene de claquage de semi - conducteurs amorphes (OVONIC) 5 - Dispositif seZon revendication 1 Caractèrisé par le fait que la mise en mémoire est faite en accès parallèle (exemple décrit dans le brevet). 6 - Dispositif selon revendication 1 Caractèrisé par le fait que le contenu de la mémoire ne peut pas par définition être modifiée par une absence d'alimentation (le support de mémoire centrale étant composé d'éléments a deux états stables : semi - conducteur amorphe). 7 - Dispositif selon revendication 2 Caractèrisé par le fait que la mise en mémoire transit des information au niveau des registres peut être faite par des circuits de types : D.T.L. T. T.T.L. E. E.C.L. H. M.O.S. , cos - mos ou autres 8 - Dispositif selon revendication 3 Caractèrisé par le fait que la saisie des informations au niveau de la mémoire à semi - conducteurs amorphe peut - être obtenue par un balayage matricieZ ou par une entrée a accès aléatoire 9 - Dispositif selon revendication 6 Caractérisé par le fait que la non destruction de la mémoire en l'absence de tension n'est pas obtenu par des batteries parallè- les incorporées, mais par la caractéristique de commutation des semi - conducteurs amorphes (deux états stables). 10 - Dispositif selon revendication 4 Caractérisé par le fait que le dispositif se compose d'un circuit permettant la mise en mémoire immédiate des informations au moment d'une défaillance de l'alimentation ou d'une coupure du secteur