La présente invention concerne un dispositif de mesure des temps d'accès d'un circuit électronique logique. Elle s'applique plus particulièrement à la mesure des temps d'accès de toutes espèces de mémoires. Le temps d'accès d'un organe logique notamment celui d'une mémoire adressable, est défini comme la durée qui s'écoule entre le moment où ######55####nedonné#à lire ouàécrire est transmise auxcircuits d1adressage de la mémoire, et celui où la donnée commence à être enregistrée dans la position de mémoire (données écrites) ou à se constituer dans le circuit de sortie (donnée LLe). Sur une unité de disques par exemple, le temps d'accès à un secteur de disque est le temps que met le bras support de la tête de lecture pour arriver sur le secteur disque sélectionné. Il est facile dans ce cas, de repérer l'instant du début de positionnement du bras par une première impulsion et de repérer de la même manière par une autre impulsion l'instant où le secteur disque se trouve sous la tête de lecture. Le temps d'accès sera alors déterminé par un dispositif mesurant l' intervalle lede temps qui sépare les deux impulsions précitées. Un dispositif connu permettant de mesurer un temps d'accès à partir de deux impulsions comporte une horloge très stable délivrant des impulsions à fréquence de récurrence fixe ; cette horloge est associée à des circuits logiques qui permettent de loger les impulsions qu'elle produit, dans l'intervalle de temps qui sépare les deux impulsions représentatives du temps d'accès. Le dénombrement par un compteur, des impulsions d'horloges contenues entre les deux impulsions délimitant le temps d'accès, indique alors ce temps d'accès. L'horloge doit être très stable pour que le dispositif soit fidèle ; elle doit délivrer des impulsions à une fréquence de recurrence excessivement élevée pour que ce dispositif soit sensible et précis. Des horloges très stables en fréquence existent dans le commerce mais, pour que les mesures qu'elles permettent d'effectuer puissent être précisent il est nécessaire qu'elles délivrent des impulsions à des fréquences voisines de plusieurs centaines de Mégahertz. Le prix de ces horloges est alors très élevé. Un autre dispositif connu est constitué d'un oscilloscope à échantillonnage qui permet la mesure de temps d'accès sur des signaux échantillonnés. Il faut cependant un temps assez long pour échantillonner les signaux d'entrée et de sortie du circuit dont on veut mesurer le temps d'accès. C'est ainsi qu'il faut 8 heures pour mesurer le temps d'accès d'une mémoire qui comporte 1024 mots de 4 bits. En effet, il est nécessaire pour cela, d'effectuer plusieurs centaines de milliers de mesures. La présente invention a pour buts, d'une part d'augmenter la précision des mesures des temps d'accès de circuits électroniques logiques et d'autre part diaccroltre la rapidité de ces mesures tout en diminuant leur prix de revient L'invention a donc pour objet un dispositif de mesure des temps d'accès d'un circuit électronique logique. Ce dispositif comporte essentielle ment 1- Des moyens qui provoquent un changement d'état des signaux logiques appliqués aux entrées du circuit logique considéré 2- Des moyens permettant de mesurer l'intervalle de temps qui sépare le changement d'état des signaux d'entrées du circuit logique et le changement corrélatif d'état des signaux sur chaque sortie de ce circuit. Ce dispositif est principalement caractérisé en ce que les moyens qui permettent de mesurer l'intervalle de temps précité, c'est à dire le temps d'accès######5 , comportent un ungénérateur d'impulsions à retard réglable par rapport à un signal de départ,la mise en marche de ce générateur est commandée par le signal de départ provenant des moyens qui provoquent le changement d'état des signaux d'entrée du circuit logique. b/ des moyens qui permettent de repérer le changement d'état des signaux sur chaque sortie du circuit logique et de déterminer si l'impulsions à retard réglable, survient avant ou après le changement d'état des signaux de sortie du circuit logique. D'autres caractéristiques, et avantages de l'invention ressor tiront mieux de là description qui va suivre avec références aux dessins annexés représentant à titre purement illustratif et nitilement limitatif un mode de réalisation préféré de l'invention. Danscces dessins la figure 1 est un diagramme représentant partiellement lesschangements d'états des signaux à l'entrée et à la sortie du circuit dont on veut mesurer le temps d'accès tA. La figure 2 représente schématiquement un mode de réalisation du dispositif de l'invention. En se référant à la figure 1 on a représenté schématiquement, à l'aide des diagrammes a, b, c, le principe de fonctionnement du dispositif demeure de temps d'accès, conforme à l'invention. On supposera que sur les différentes entrées d'un circuit logique, les différents signaux sont dans un premier état figuré schématiquement sur le diagrammea par le niveau Ai entre les instants tO et tl et que brusquement, à l'instant I, les signaux passent un état différent figuré schématiquement sur le diagramme # , par le niveau A2. Si les signaux aux entrées, ont changé d'état au temps t1, il va en résulter un changement d'état des signaux de sortie du circuit logique. On a représenté sur le diagramme b, ce changement d'état pour l'une des sorties du circuit logique a tester. Sur cette sortie , quand est intervenu, en ti, le changement d'état des signaux entrée, lesssignaux étaient dans un état représenté par le niveau A'1 et ce n'est qu'au temps t3, que les signaux sur cette sortie, vont passer dans un état différent représenté par le niveau A'2. Le temps d'accès tA est alors la différence entre t3 et tl, c'est à dire que l'on peut écrire tA = t3 - tl. Le diagramme C de la figure 1 permet de comprendre le principe de la mesure de tA. La mesure consiste ,en prenant comme référence l'instant tl de changement d'état des signaux d'entrée, å produire une impulsion II, en un temps t4, et à déterminer si l'impulsion t1 au temps t4, survient avant ou après le changement d'état sur la sortie considérée, qui fait passer les signaux sur cette sortie, de l'état Ai , à l'état A'2. Ici, I'im- pulsion survient avant le changement d'état et on peut en conclure que t4 est inférieur au temps d'accès tA.On a représenté de la même manière une impulsion 12 survenant au temps t8, en prenant comme nouvelle référence de temps, le temps t'l quucorrespond au nouveau changement d'état A1-A2 des signaux d'entrée;; ce changement d'état provoque corrélativement sur la même sortie que précédemment, un changement d'état A'1-At2. Ici l'impulsion 12, survient en t5, après le changement d'état A'1-A'2. On peutenconclure que le temps d'accès tA est inférieur au temps t5, mais supérieur au temps t4,. La précision et la sensibilité du dispositif selon llinvention çdépendront bien entendu du retard appliqué a chaque impulsion, et de la largeur L de cette impulsion. Ici, plus la différence t5-t4 sera faible plus le dispositif sera sensible et précis. En se référant à la figure 2 on a représenté le dispositif i, de mesure du temps d'accès tA. d'un circuit électronique logique 2, par exem ple une mémoire morte programmable possédant 8 entrées référencées de 3 à 10 et 4 sorties référencées de 11 à 14. Le dispositif comporte tout d'abord des moyens 15, permettant de provoquer un changement d'état des signaux logiques appliqués aux entrées 3-10 de la mémoire morte 2. Les entrées de la mémoire ainsi que ses sorties 11-14 sont connectées à des moyens 16 qui permettent de mesurer l'intervalle de temps ou temps d'accès tA ; le temps tA sépare le changement d'état des signaux logiques aux entrées 3-10 du circuit 2, du changement d'état qui en résulte, pour les signaux des sorties 11-14 de ce circuit;les moyens 16 sont constitués par un générateur d'impul sions 17, à retard réglable. Ces moyens 16 comportent aussi des circuits 18 qui permettent de mémoriser le niveau auquel se trouve le signal de sortie du circuit logique durant l'impulsion I. On a aussi représenté sur la figure 2, un calculateur 19 qui bpermet d'analyser les états échantillonnés par les circuits 18, et de déterminer si l'impulsion fl survient avant ou après le changement d'état des signaux de sortie. On va tout d'abord décrire les moyens 15. qui permettent de provoquer un changement d'état des signaux appliqués sur les entrées 3-10 de la mémoire 2. Ces moyens sont constitués par deux compteurs 22 et 23 dont on a représenté schématiquement l'état binaire de chacune des huit bascules qu'ils cont#énnent ; ainsi par exemple, les bascules du compteur 22 seront dans des états binaires D01001 11 tandis. que les bascules du compteur 23 seront dans des états binaires 00111010. L'état de ces bascules change grâce à des impulsions fournies par une horloge 24. Le départ de cette horloge peut être commandé, par exemple par le calculateur 19 envoyant un signal de départ à une entrée de commande 25, de l'horloge 24. Les sorties 26 à 33 et 34 à 41 de chacun des compteurs, sont connectées à un commutateur qui permet, d'une part de connecter les entrées 3-10 de ltorgane 2 à tester, aux sorties de I l'un ou l'autre des compteurs, et d'autre part > de commander la synchronisation du générateur d'impulsions à retard réglables 17. Ce commutateur est consti tué des portes logiques 42 à 57 et des portes logiques 58-59 , par exemple de type ET et "NON ET". Il comprend aussi les portes 61 à 67, par exemple de type OU.L'une des entrées par exemple l'entrée 68, de chacune des portes 42, 44, 46, 48, 50, 52, 54, 56, est connectée aux sorties correspondantes 26 à 33 du compteur 22 ; de la même manière, I'une des entrées par exemple, l'entrée 69, de chacune des portes 43, 45, 47, 49, 51, 53, 55, 57 > est connectée aux sorties correspondantes 34 à 41, du compteur 23. L'autre entrée > par exemple entrée 70, des portes 42, 44, 46, 48, 50, 52, 54, 56, est connectée à la sortie de la porte ET 58, tandis que l'autre entrée, par exemple l'entrée 71 des portes 43, 45, 47, 49, 51, 53, 55, 57, est connectée à la sortie de la porte "NON ET" > 59.Chaque porte "OU" 60 à 67 a une entrée connectee à la sortie d'une porte ET correspondant au compteur 22, tandis que l'autre entrée de la même porte OU est connectée à la sortie d'une porte ET correspondant au compteur 23. Ainsi, la porte 60 a une entrée 72 connectée à la sortie de la porte ET 42, dont l'entrée 68 est connectée à la sortie 26 du compteur 22. L'autre entrée, 73 de la porte OU 60 est connectée à la sortie de la porte ET 43, dont l'entrée 69 est connectée à la sortie 34-du compteur 23. Le commutateur est commandé par les portes Se et 59. Les entrées 76, 77 de chacune de ces portes recoivent un signal de commande passant par exemple de 0 à 1. Avant la réception de ce signal de commande, la sortie 78 de la porte 58 est au niveau 0, tandis que la sortie 79 de la porte 59, est au niveau I ; il s'ensuit que les oortes 42, 44, 46, 48, 50, 52, 54, 56 sont bloquées et que les portes 43, 45, 47, 49, 51, 53, 55, 57 sont Dassantes donc, les entrées 3 à 10 de la mémoire 2, reçoivent les signaux binaires des sorties 34 à 41 du compteur 23, c'est à dire les signaux 00111010. Supposons alors que le signal de commande sur les entrées 76, 77 des pores 58, 59 passe brusquement de O à 1, il s'ensuit que la sortie 78 de la oorte 58 Danse à 1 et que la sortie 79, de la porte 59 Osasse à 0.Il en résulte que les portes 42, 44, 46, 48, 50, 52, 54 sont passantes et que les pores 43, 45, 47, 49, 51, 53, 56, 57 sont bloquées. Donc les entrées 3 à 10 de la mémoire 2 reçoivent les signaux binaires des sorties 26 à 33 du comoteur 22, c'es à dire les signaux 00100111. C'est a partir de ce changement d'état des signaux d'entrées de la mémoire 2, que lton va mesurer le temps d'accès en mesurant l'intervalLe de temps qui va s'écouler pour que chaque sortie change telle aussi d'état. L'échantillonnage des signaux de sortie de ia mémoire 2 est effectué grâce au circuit 18. Le circuit comporte des comparateurs 80-83, qui sont par exemple ceux de type Moi 651 décritsdans le catalogue de la Société MOTOROLA - Année 1973. Ces comparateurs fonctionnent de la manière suivante Si le signal sur entrée 84 est à 0,(tension sur la sortie 11, inférieure à une tension de référence V1 le comparateur qui reçoit l'imoulsion sur l'entrée 98 est transparent quand il reçoit cette imoulsion, mais mémorise le dernier état du signal reçu en 84, quand llimpulsion retombe ; c'est à dire que dans le cas où le signal reçu en 84 estS, 0, le comparateur mémorise l'état 0.Par contre, s'il y a un changement d'état et que le signal en 84 passe de 0 à 1, à la suite d'un changement d'état sur les entrées 3-10, de la mémoire 2, le comparateur qui reçoit l'impulsionl, va mémoriser l'état 1, quand l'impulsionIva retomber. Ainsi, en se référant à la figure 1, l'impulsion I1 est située avant le changement d'état sur la sortie Il de la mémoire 2, tandis que l'impulsion 12 est située après le changement d'état. Le comparateur, lorsqu'il reçoit l#impulsion#2, a donc sa sortie 20 qui passe de 0 à 1 et reste à I, ce qui permet au calculateur 11, de déterminer que le temps d'accès pour la sortie Il de la mémoire, est compris entre tî et t2; Un générateur à courant constant 98, commandé par le calculateur 19, débite dans unqndensateur 99. Il apparait alors aux bornes de ce condensateur une rampe de tension oroportionnelle au temps. Cette rampe de tension est appliquée à l'entrée négative du comparateur 93. L'entrée positive de ce comparateur reçoit une tension variable issue d'un convertiseur digital analogique 100 lui aussi commandé par le caiculateur 19. Lorsque la tension atteinte à l'entrée négative du comparateur 93 dépasse celle qui est atteinte à l'entrée positive, sa sortie bascule et on retrouve à la sortie 103 une impulsion L obtenue grâce àuncircuit d'obtention d'impulsions constitué des portes "NON OU" 101 et 102. La largeur de chaque impulsion est égale au retard introduit par la porte "NON OU" 101. La rampe de tension appliquée à l'entrée négative du compara-- teur 93 est proportionnelle au temps, il en résulte que plus la tension appliquée à entrée positive du comparateur est élevée, plus le basculement de la sortie du comparateur est éloigné du pied de la rampe de tension. La rampe de tension est appliquée au comparateur au moment du changement d'état des signaux d'entrée de la mémoire 2, c'est à dire au moment où les portes 58 et 59 reçoivent par exemple un signal logique passant de 0 àl. Le temps de retard de l'impulsion produite est fixé par la' valeur de la tension appliquée à l'entrée positive du comparateur 93. Cette valeur est fixée par le calculateur 19 agissant sur le convertisseur digital analogique 100. 9 On peut avec untel générateur obtenir des impulsions dont le retard peut varier par bonds de 1 nano seconde ; ces impulsions ont une largeur L de 2 nano secondes environ. La sensibilité du dispositif de mesure est donc de l'ordre de 3 nano secondes. Ce dispositif permet de mesurer des temps d'accès avec une grande précision. Les mesures sont rapides, et pour un organe logique dont on veut mesurer le temps d'accès de n entrées, on peut effectuer 2n combinaisons de mesures sur ces entrées. Il a été ainsi constaté que pour mesurer les temps d'accès d'une mémoire morte programmable ayant une capacité de 4 kilo bits avec 1024 adresses, il faut 12 secondes . Les dispositifs de l'art antérieur ne permettent d'effectuer ces mesures qu'en un temps supérieur à 8 heures. Il est bien évident que dans le mode de réalisation du dispositif selon l'invention, les moyens décrits auraient pu être remplacés par des moyens équivalents, sans sortir du cadre de l'invention. REVENDICATIONS Dispositif de mesures des temps d'accès d'un circuit électronique logique, comportant 1./ des moyens pour provoquer un changement d'état des signaux logiques appliqués aux entrées du circuit élecfronique logique. 2./ des moyens pour mesurer l'intervalle de temps qui sépare le changement d'état des signaux d'entrée et le changement corrélatif d'état des signaux sur chaque sortie du dit circuit électronique, ces moyens étant connectés d'une part aux entrées du dit circuit logique et d'autre part aux dits moyens pour provoquer un changement d'état des signaux logiques d'entrées. Dispositif caractérisé par le fait que les moyens pour mesurer le dit intervalle de temps comportent un ungénérateur d'impulsions à retard réglable par rapport à un signal de départ;lamise en marche de ce générateur est commandée par le signal de départ provenant desrnoyens qui provoquent un changement d'état des signaux d'entrée;; b/ des moyens pour repérer le changement d'état des signaux à chaque sortie du circuit électronique et pour déterminer si l'impulsion à retard réglable survient avant ou après le changement d'état des signaux de sortie 2/ Dispositif selon la revendication 1, caractérisé par le fait que les dits moyens pour déterminer si l'impulsion à retard réglable survient avant ou après te changement d'état des signaux de sortie du circuit électronique, sont constitués par un comparateur d'états connecté, d'une part, en sortie du dit circuit électronique > et d'autre part en sortie du dit généra teur d'impulsion à retard réglable. 3/ - Dispositif selon la revendication.2, caractérisé par le fait que le dit générateur d'impulsion à retards réglables comporte : - un générateur de courant - un comparateur connecté à la sortie du générateur - un condensateur connecté entre la sortie du générateur de courant et un potentiel de référence. - un circuit convertiseur digital-analogique dont la sortie est connectée à une autre entrée du comparateur de manière à commander la tension appliquée à cette entrée. - un circuit d'obtention d'impulsions connecté à la sortie du comparateur. 4/ - Dispositif selon la revendication 2, caractérisé par le fait que le dit comparateur d'états est un amplificateur différentiel à découpage dont une entrée différentielle reçoit les signaux de sortie du dit circuit électronique, une autre entrée différentielle étant portée à un potentiel de référence tandis qu'une entrée de découpage est connectée à la sortie du dit générateur d'impulsion à retards réglables 5/ Dispositif selon la revendication 4, caractérisé par le fait que les dits moyens pour provoquer un changement d'état des signaux d'entrée du dit circuit électronique comportent - un premier compteur délivrant des valeurs binaires correspondant aux signaux logiques appliqués aux entrées du dit circuit électronique avant le changement d'état; - un deuxième d'état - un commutateur, apte d'une part, à connecter les entrées du dit circuit électronique aux.sorties de l'un ou l'autre des compteurs, et d'autre part, à commander la synchronisation du dit générateur d'impulsions à retards réglables 6/ Dispositif salon la revendication 3, caractérisé par le fait que le circuitdobtention d'impulsions est constitué: de deux portes "NON OU" connectées en série.