La présente invention concerne les dispositifs semiconducteurs intégrés et leurs fabrications. Plus particulièrement cette invention concerne la fabrication et l'arrangement, des diodes transistors, résistances et autres composants intégrés dans une même plaquette semiconductrice, dans des conditions telles que des effets indésirables notamment des effets thyratrons parasites résultant de la mise sous une tension appropriée d'un système à quatre couches PNPN, soient éliminés. La fabrication des circuits semiconducteurs intégrés pose souvent un problème qui résulte directement de la construction même du circuit semiconducteur, du fait de la proximité de couches successives horizontalement et verticalement de type de conduction P et N, et qui ont pour conséquence la création d'un nombre incalculable de transistors NPN ou PNP parasites, dont l'existence peut conduire à des résultats-non désirés, notamment en modifiant de façon substantielle les caractéristiques électriques des différents composants intégrés sur la plaquette semiconductrice. Il en résulte pour le dispositif semiconducteur un risque de fiabilité mauvaise et également un risque de rejets lors des tests finals.Dans certaines conditions, qui impliquent d'une part un ordonnancement approprié de couches semiconductrices et des tensions appliquées convenables, un thyratron parasite, peut naître dans le corps même de la plaquette, et s'allumer générant alors de violents courants ces derniers auront pour effet de perturber complètement le bon fonctionnement du circuit électrique intégré sur la plaquette d'autant que ce thyratron ne pourra généralement être éteint que très difficilement.Dans la fabrication d'un dispositif intégré semiconducteur de l'art antérieur comportant sur un substrat de type P, une couche épitaxique de type N, cette dernière étant divisée en compartiments ou poches indépendantes par des diffusions d'isolement de type P réalisées de façon classique, rejoignant ledit substrat; pour réaliser l'isolement électrique entre les différents compartiments, les jonctions PN c'est-a-dire substrat ou isolation/couche epitaxiale seront polarisées en inverse, dans cette intention un point du substrat sera connecté à la source de tension la plus négative alors que le lit épitaxique de type N sera connecté, dans des conditions identiques à la source la plus positive.De façon habituelle il existera à l'intérieur des poches d'isolement des parties de la couche épitaxique de type Nnon connectées à ladite source la plus positive, le besoin ne s'en faisant pas ressentir, c'est le cas de résistances diffusées dans lesdites poches d'isolement. On se trouve alors en présence, d'une première couche épitaxique de type N(non connectée à la source de tension positive) une zêne de type P (diffusion d'isolement), une zone de type N épitaxique connectée à la source de tension la plus négative, et s'il se trouve dans cette zone de type N une couche de type P, celle-ci formera une quatrième et dernière zne P d'une structure électronique à quatre couche PNPN.Par exemple, cette dernière couche serait l'anode connectée à la tension positive, la seconde zne de type P, appelée gate ou porte étant connectée au travers d'une résistance parasite, qui serait celle du substrat de type P entre la zne mise en évidence dans l'effet parasite et le contact de la tension la plus négative et enfin la première couche qui serait la cathode. Si la tension la plus positive est appliquée en premier lieu, le thyratron ainsi défini s'allume et ne peut plus être éteint apportant de graves perturbations au bon fonctionnement du circuit. Un objet de la présente invention par conséquent consiste à réaliser un procédé nouveau et perfectionné de fabrication de dispositifs semiconduc teurs qui surmonterait les problèmes crées par la formation d'éléments parasites au sein de la masse de la plaquette semiconductrice. Un autre objet de l'invention consiste à réaliser un procédé nouveau et perfectionné de fabrication de dispositifs semiconducteurs, dans lequel des thyratrons parasites résultant de la combinaison de quatre couches semiconductrices PNPN convenablement polarisées seraient dans l'impossiblité de s'allumer. Un autre objet encore de cette invention consiste à produire une structure semiconductrice parfaitement fiable et de fonctionnement sûr dans laquelle des effets thyratrons parasites ne pourraient se former. Un autre objet plus particulier de cette invention consiste à produire une structure semiconductrice dans laquelle le lit des résistance de conductivité de type P, dont une extrémité est connectée à la borne V+, est enfermé dans un compartiment parfaitement isolé par une diffusion P fortement dopée, le contact ohmique ramenant le potentiel positif dans le lit épitaxique dans lequel ledit lit de diffusion P a été formé étant placé en son centre, et que le fond du compartiment rassemblant toutes ces résistances est tapissé par une couche enterrée de type N fortement dopée. Encore un autre objet de cette invention consiste à associer à l'objet précédent, une diffusion d'isolement fortement dopée de type P , qui soit continue sur toute la surface de la plaquette semiconductrice et dont au moins une partie est reliée de façon ohmique et en surface avec la source de potentiel négatif. Conformément à la forme particulicre de l'invention, le procédé de neutralisation des effets thyratrons parasites produits intempestivement en cours de fonctionnement du circuit intégré comporte dans la suite des étapes de fabrication, la formation dans le compartiment qui est relié à la source la plus positive, d'une couche enterrée d'un type de conductivité N , c'està-dire très fortement dopée entre la couche épitaxiale de type N et le subs trat de type P, cette couche enterrée entourant le contact du V et donc réduisant considérablement la résistance qui existe entre la partie de la couche épitaxique mise en jeu par l'apparition de l'effet thyratron parasite, et le point de contact ohmique, qui amène par une métallurgie appropriée le potentiel de la source positive.On établira avec profit, ledit contact ohmique avec ladite couche epitaxique par une zone N De plus, la diffusion d'isolement P+ qui divise la plaquette semiconductri ce en compartiments indépendants du point de vue ohmique sera continue de telle sorte que, d'un point quelconque sur la plaque choisie sur cette diffusion, la résistance existante ente ledit point et la source de tension la plus négative soit très faible, la zône continue fortement dopée P+ étant faiblement résistive. L'invention a trait également à un dispositif semiconducteur intégré dans lequel les effets thyratrons parasites ont été parfaitement maitrisés, présentant en combinaison les caractéristiques suivantes: une couche enterrée fortement dopée N dans le lit épitaxique qui est relié par un contact ohmique à la source de tension la plus positive, des murs d'isolement de type P faiblement résistif obtenus par diffusion présentant la caractéristique d'être continus et étant en contact en un point avec la source de tension la plus négative. Les objets énumérés plus haut ainsi que d'autres objets, caractéristiques et avantages de la présent invention ressortiront davantage de la description qui va suivre, d'un mode de réalisation préféré de l'invention, ladite description étant effectuée à la lumière des dessins annexés sur lesquels: La figure 1 représente un schéma de circuit électrique classique composé d'un commutateur de courant sortant sur un circuit émetteur suiveur (encore appelé collecteur à la masse), l'ensemble étant du type classique à logique transistor-résistance. La figure 2 représente en plan une version monolithique intégrée du circuit de la figure 1 tel qu'il apparaît de façon commune dans les descriptions de l'art antérieur. La figure 3 est une vue en coupe du circuit monolithique de la figure 2 selon les flèches 3-3'. La figure 4a représente le thyratron parasite tel qu'il a été déterminé expérimentalement avec ses différentes connexions et l'émetteur suiveur qui lui est associé. La figure 4b représente, le courant d'entrée dans la jonction Fisc Nu en fonctionnement normal (courbe I) et quand l'effet thyratron parasite s'établit (courbe II). La figure 4c est le schéma équivalent classique du thyratron parasite décrit dans la figure 4a. La figure 5 représente en plan une version monolithique intégrée du circuit de la figure 1, mettant en oeuvre les différents principes enseignés par l'inventeur. La figure 6 est une vue en coupe du circuit monolithique de la figure 5 selon les flèches 6-6'. Description du circuit à transistor représenté sur la figure 1. Si l'on se réfère maintenant à la figure 1, on voit que l'on y a représenté un circuit à transistors bien connu dans la technique maintenant et qui se trouve décrit de façon détaillée entre autres circuits dans le brevet français n0 1 194 433 portant le titre: Circuits de commutation à transistors, déposé en France le 13 Novembre 1957 en revendication d'une priorité américaine du 15 Novembre 1956, au nom de l'IBM Corporation. Ce circuit peut néanmoins être décrit de façon rapide pour la bonne com- préhension de la suite de la description. Dans sa forme la plus simple qui est celle représentée sur la figure 1, il se compose d'un amplificateur différentiel constitué par les deux transistors Il et T2 chargés respectivement sur leurs collecteurs par les résistances R5 et R4, qui sont par ailleurs reliés à une source de tension positive appellée ci-après V . Les émetteurs des deux transistors Il et T2 sont chargés par une résistance R6 commune qui est connectée par son autre extrémité à la source de tension négative, ciaprès dénommée V . La base du transistor T1, est reliée à une borne Or qui est connectée à un potentiel de référence (en général la masse ou potentiel O) par l'intermédiaire de la résistance R1.La base du transistor T2 quant à elle est reliée par l'intermédiaire d'une résistance R2, à la borne d'entrée Vi. La cellule ainsi constituée est tout à fait semblable à un amplificateur différentiel dont une des deux entrées serait placée à un potentiel déterminé. La sortie se fait sur le collecteur de T2 et attaque directement un transistor T3 monté en émetteur suiveur, l'émetteur de T3 est chargé par une résistance R3 connectée au V , la sortie des signaux se fait sur l'émetteur de T3 à la borne Vo. Le fonctionnement d'un tel circuit est très simple et peut être brièvement rappellé: quand le potentiel de l'entrée Vi se trouve être négatif (niveau bas) seul le transistor Il est conducteur et fonctionne comme un générateur à courant constant, le transistor T2 est bloqué, le potentiel sur son collecteur est V , ce potentiel est reporté par l'émetteur suiveur à la borne de sortie Vo, quand le potentiel de Vi, remonte au niveau haut (potentiel de la masse), on force ainsi le transistor T2 à passer conducteur, cet afflux de courant provoque une auto-polarisation croissante dans R6, cette polarisation au travers de R6, la source V et la résistance R1 tend à bloquer le transistor T1.Finalement, le transistor T1 est bloqué, T2 conduit et le potentiel de sortie est déterminé par le pont de résistance R4 et R6 et par la valeur des potentiels V et V , ce potentiel est reporté en Vo. La présence de l'émetteur suiveur T3 est souvent rendue nécessaire pour des raisons de mise en forme des signaux et d'adaptation des impédances. il convient de noter que le circuit représenté à la figure 1 constitue un ensemble logique susceptible de nombreuses variantes. De plus, ce circuit a été choisi dans le seul but d'imager de façon claire et simple les divers principes apportés par les enseignements de la présente invention. il est bien évident qu'une grande multitude de circuits logiques, une fois intégrés sur un bloc semiconducteur monolithique pourront présenter des effets parasites, notamment transistors ou thyratrons, lesdits effets indésirables par les perturbations qu'ils apporteront pourront être facilement évités ou réduits par la mise en oeuvre des différents moyens proposés dans ce mémoire par l'inventeur. Description de la structure intégrée monolithique à semiconducteurs selon l'art antérieur (figures 2 et 3). Afin de comprendre pleinement les avantages présentés par les procédés et dispositifs semiconducteurs de la présente invention, on va considérer d'abord la fabrication d'une structure intégrée monolithique de l'art antérieur ainsi que le problème de l'apparition des effets thyratrons parasites qui en découle. En se référant maintenant plus particulièrement aux figures 2 et 3, on y voit représentées une plaquette intégrée semiconductrice 10, ainsi qu'une section particulière de ladite plaquette.Bien que l'on ait représenté une plaquette semiconductrice ne comportant que trois transistors et six résistances afin de rendre le dessin et l'explication plus clairs, on comprendra qu'en général un ensemble de plusieurs centaines de transistors, diodes, ré sistances, et autres composants actifs ou passifs peuvent être simultanément fabriqués sur une seule plaquette semiconductrice constituée par un matériau approprié tel le germanium, le silicium, l'arseniure de gallium ou encore un quelconque composé intermétallique semiconducteur. Pour les besoins de cette explication et de celles qui vont suivre, on supposera que les différents éléments de case des différentes plaquettes ou substrats sont en silicium. L'élément de départ ou substrat 11 est une plaquette de silicium monocristalline d'orientation crystalline de terminée par exemple selon le plan III, parfaitement polie sur ses deux faces, généralement on commence par un rodage mécanique pour terminer par un polissage chimique très fin, la plaquette résultante peut être consideree comme parfaitement plane au poli-optique, son épaisseur est alors de l'ordre de O,2rnrn. Le silicium utilisé peut être soit du type ii soit du type P ainsi qu'il est bien connu; dans la présente invention on supposera que le substrat est de conductivité de type P , la résistivité est choisie dans la gamme 10 - 20 Q cm, et le bore à très grande pureté peut être utilisé comme dopant.Le but de l'étape suivante est de former une couche enterrée sous les résistances R1 et R2, qui sont des résistances de passage inférieur et dont la valeur doit être calibrée de façon très précise. On procédera initialement par une oxydation du substrat P sur ses deux faces en trois passages successifs, dans des atmosphères respectivement d'oxygène sec, de vapeur d'eau et d'oxygène et d'oxygène sec pendant des temps respectifs voisins de 15mn/120mn/?5mn jusqu'à l'obtention d'une épaisseur de bioxyde de silicium de 6000A.Par une étape de photogravure bien connue de l'homme de l'art, et qui peut consister d'abord d'un revêtement sur les deux faces oxydées du substrat 11 d'un matériau photorésistant ou photosensible tel que KPR (Kodak Photo Resist) ou le KTFR tKodak,Thin Film Resistl tous les deux produits par la compagnie américaine Eastman Kodak, l'application d'un masque approprié, exposition à la lumière ultraviolette, les parties éclairées au travers du masque sont polymérisées et deviennent dures, alors que les parties non éclairées, après une courte étape de chauffage pourront être facilement enlevées par trempage de la plaquette dans un développant convenable comme le J100 tEastman Kodak Co.). Cette étape de photolithographie conduit à créer des ouvertures dans la couche de SiO2 aux emplacements désirés des couches enterrées 12 qui vont être maintenant formées par une diffusion d'une impureté de type donneur, c'est-à-dire de conductivité de type N, on peut choisir dans notamment, le groupe antimoine, phosphore ou arsenic, ce dernier est particulièrement intéressant à la fois par sa haute solubilité dans le silicium et aussi par le fait que sa constante de diffusion est faible ce qui est très utile quand des étapes ultérieures prévoyant des températures élevées (épitaxie, diffusions sont prévues, afin qu'il n'y ait pas un bouleversement des types de conductivité dans la masse semiconductrice.On peut utiliser avec profit la diffusion en tube fermé en utilisant une source pulvérente de silicium dopée par de 20 3 l'arsenic pur sublimé de concentration voisine de 16 ID At/cm . C'est donc une couche enterrée 12 fortement dopée qui est recherchée c'est-à-dire, d'une conductivité du type N La température de diffusion est de 11060C et la durée de 16 heures. Un équilibre thermodynamique s'établit dans la capsule fermée, et quand la masse de la source dopée est très grande par rapport à la quantité que l'on veut diffuser, la concentration de la vapeur saturante en impuretés est voisine de celle de la source et ainsi, la concentration de surface de la plaquette sera également voisine de la concentration de source; # la courbe concentration fonction de la distance mesurée à partir de la surface affecte la forme classique de la couche de la distribution gaussienne. Une nouvelle oxydation est alors entreprise, qui va créer une marche sur le pourtour des zones diffusées d'arsenic. Cette marche servira aussi au repérage de ces zones après épitaxie.La température d'oxydation est voisine de 97O0C, les trois cycles successifs ont pour durée respective 15mn-65mn-15mn respectivement dans une atmosphère de 02 sec/vapeur d'eau + 02/ #2 sec, l'épaisseur recherchée est de 50duo A. On entreprend alors l'épitaxie qui comporte deux étapes principales, la première consiste en une élimination de l'oxyde, par attaque par de 1 'aci- de fluorhydrique concentré après avoir préalablement rincé la plaquette dans de l'eau désionisée, et enfin sèchage sous un gaz neutre sec et chaud, la seconde étape est précisément le dépôt de la couche épitaxique. On désire obtenir une couche de silicium dopé de conductivité de type N qui poursuive l'orientation crystalline du substrat et de résistivité uniforme. De nombreux composés peuvent être utilisés pour atteindre ce but qui se fait dans un réacteur épitaxique de type conventionnel.De préférence à la phosphine (PH3) on utilisera l'arsine CAsH3) sous forme gazeuse comme source de dopage, de façon bien connue on utilisera du tétrachlorure de silicium (SiCl4) comme source de silicium et de l'hydrogène tH2) comme gaz porteur. La température du substrat pendant l'opération est d'environ 11500C, la résistivité et l'épaisseur de la couche épitaxique 13, recherchés sont de l'ordre de 0,1Q cm, et 6# respectivement. Le substrat revêtu de la couche épitaxique 13 est alors oxydé sur les deux faces dans les conditions suivantes: température 97O0C, cycles: IOmn 70mn-10mn, dans des atmosphères respectives: #2 sec/vapeur d'eau + 02/ 02 sec, l'épaisseur désirée est de 5000 A environ, puis une étape de photogravu- re classique, on ouvre les fenêtres d'isolement dans la couche d'oxyde afin de procéder dans l'étape ultérieure à une diffusion d'isolement à haute concentration, les jonctions ainsi formées entre les murs d'isolement tels que 14 et la couche épitaxique seront ultérieurement polarisées en inverse et donc assurent une parfaite isolation électrique des divers composants entre eux. La diffusion se fait en tube fermé à environ 11750 pendant 3 heures. La source est constituée par de la poudre de silicium très pur et de silicium fortement dopé. La profondeur des murs d'isolement est suffisante pour rejoin- dre le substrat 11 de type P ainsi qu'il est représenté sur la figure 3. La diffusion d'isolement ne se fait que sur la face supérieure de la plaquette, la face inférieure reste recouverte par sa couche protectrice de SiO2. Une nouvelle oxydation est alors entreprise à 116O0C, dans des conditions identiques à celles de la première oxydation, l'épaisseur recherchée est de 4000 A. Par photogravure on forme les fenêtres de diffusion bases et résis tances) dans la couche d'oxyde supérieure. Le dopant, de conductivité de type P utilisé peut être du bore. On portera son choix sur la diffusion en tube fermé pour la diffusion base car la profondeur de pénétration ainsi que le contrôle de la concentration de surface sont importants. Une source de silicium dopé au bore de concentration voisine de 6 10 At/cm peut contenir, une durée de 90mm à 10500C. On termine par un étalement (drive in) de l'impureté en faisant une nouvelle oxydation jusqu'à obtenir une épaisseur d'oxyde de 3500 A.La profondeur de diffusion est alors de 2# environ. Cette diffusion crée les zOnes 15 qui sont suivant l'utilisation qui en est faite soit la base des transistors T1, T2 ou T3 soit le lit des résistances R3, R4, R5 ou R6. Une nouvelle étape de photogravure crée des ouvertures appropriées aux emplacements des contacts des résistances de passage inférieur (RI, R2Z, des zOnes émetteurs et collecteurs des transistors (11, T2 et T3). Une diffusion de type N+ c'est-à-dire fortement dopée est alors entreprise.La nécessité d'avoir des zOnes N 16 apparaît lorsque l'on sait que l'aluminium, qui est le métal couramment utilisé pour faire les interconnexions métalliques et les contacts ohmiques à la surface de la plaquette semiconductrice, est un dopant de type P, en surdopant ces zOnes avec une impureté de type Non peut donc être sûr que le contact Al/Si sera purement ohmique et donc non redresseur. Pour atteindre une concentration de surface importante, on utilise une source illimitée de dopant de sorte que qu'elle soit égale à la limite de solubilité maximale du dopant dans le silicium.Ces considérations nous conduisent à prendre une diffusion à tube ouvert, la source choisie est l'oxychlorure de phosphore (POCl3 à 200C), les conditions opératoires sont les suivantes: gaz d'entraînement Nz et 02 > les débits source 0,2 1/mon, N2 3,0 1/mon, 02 = 0,1 1/mon, et on opérera l'étape de diffusion en trois phases, 10 mn sans source, 30mn avec source, 40mn sans source. La profondeur recherchée est de 1,6p. il se forme pendant cette étape de façon, du verre au phosphore, qui agit vis à vis de la plaquette semiconductrice comme source de dopant.Un dépôt de quartz protecteur est formé selon l'un des procédés bien connus: évaporation sous vide, pulvérisation cathodique, il est d'environ 2000 A. Une nouvelle étape de photogravure permet de créer les trous de contact avec les bases, émetteurs et collecteurs des différents transistors et les extrémités des diverses résistances. On procède alors à la métallisation de la plaquette selon l'un des procédés bien connus par évaporation, néanmoins on l'aura au préalable nettoyé dans une solution transformée de décapant. On dépose sur toute la surface une épaisseur d'aluminium pur d'environ 2000A, et les contacts ohmiques sont alors réalisés par un traitement thermique particulier à 6000C durant une vingtaine de minutes sous atmosphère d'azote. Pour réaliser la personnalisation des interconnexions métalliques une étape de photogravure est faite, afin d'éliminer l'aluminium des endroits non désirés et laisser les conducteurs électriques tels que 17 relier les différents points du circuit entre les différents points de contacts ohmiques tels que 18 et les bornes de connexions prévues Vo, V etc.. Une ultime couche de verre ou mieux de quartz 20 est déposée dans les mêmes conditions que ci-dessus suivi par une dernière étape de photogravure. La couche protectrice qui comporte les résidus des différentes couches de SiO2, déposées successivement lors des premières étapes du procédé de fabrication, les parties de verre au phosphore, le premier revêtement de quartz, a été représentée très schématiquement par la couche 19. Cette étape de photogravure a pour but d'ouvrir dans la couche protectrice six ouvertures dans lesquelles on va par une dernière étape de métallisation évaporer en premier lieu trois couches métalliques 21 successives, de chrome (1300A) de cuivre (4100A) et d'or t1200A), selon les techniques désormais classiques puis déposer des blocs de soudure (alliage Pb-Sn) à une température d'environ 2000C, un traitement thermique à 3500 sous H2 va transformer ces blocs de soudure en des billes de soudure 22. Enfin cette description s'achèvera en remarquant que la bille du V contacte le bord extérieur du mur d'isolement 14 à l'emplacement 23. De même que le potentiel V est ramené par une courte connexion de la bille 22 a l'emplacement 24 au-dessus du lit épitaxique 13, par le contact ohmique 18. La compréhension du procédé de fabrication aussi bien que la structure qui en résulte peut donc être parfaitement appréhendée à la lumière de la description qui vient d'être faite et qui avait pour but de décrire une structure classique de l'art antérieur. Mise en évidence des effets thyratrons parasites (figure 2) La figure 2 montre plus particulièrement l'association d'une résistance de type R2 tà faible valeur) et d'une résistance du type R4 tà valeur élevée) séparées par le mur d'isolation 14 fortement dopé de type F Lorsque dans des conditions particulières de fonctionnement du circuit représenté à la figure 1, on applique simultanément le V et la tension d'entrée Vi avant les tensions négatives d'alimentation V , il a été observé fréquemment un courant d'entrée très violent souvent supérieur à 25 ou 50 mA. Ce courant n'était pas supprimé lors de l'application de la tension négative à la borne V . Cependant quand cette alimentation négative était appliquée avant Vi et V le courant d'entrée était normal. Si l'on prend en considération la couche enterrée N 12, le mur d'isolation F 14, le lit épitaxique 13 et la zône de diffusion P'tS de la résistance h4 et les diverses connexions électriques aux différentes bornes de tension on fait apparaitre un dispositif à quatre couches dont le schéma équivalent est donné à la figure 4a. Description des effets thyratrons parasites dans la strucrure de l'art antérieur (figures 4a, b, c) Le thyratron ainsi déterminé est représenté sur la figure 4a, avec entre l'anode A connectée au V et la cathode K reliée à la tension d'entrée Vi successivement les quatre couches: la couche P t153 de la résistance R4 représentée par Pr, la couche N du lit épitaxique 1133 sous cette résistance indiquée par Nepi, le mur d'isolation P fortement dopé 1141 représenté par Piso et enfin la couche enterrée N t12) placée sous la résistance R2 et que l'on retrouvera tout au long de cette description comme référencée par Nu. il faut introduire maintenant deux résistances parasites importantes dont le rêle est déterminant dans l'apparition des effets thyratrons parasites dans le circuit monolithique de l'art antérieur.En premier lieu on appellera Rp, la résistance, qui existe entre la partie du mur de l'isolation 14 impliquée par le dispositif parasite à quatre couches et la source de V , cette résistance est représentative du chemin résistant que le courant doit parcourir dans le substrat P fortement résistif pour se fermer à la source du V au point de connexion 23. Ensuite une seconde résistance référencée par Rn qui est représentative de la résistance existante entre la partie de la couche épitaxique 13 et le point de contact de la source du V avec le lit épitaxique, à l'emplacement 24. la couche épitaxique de type N étant peu épaisse et très résistive. Les deux chemins parasites peuvent être suivis avec profit à l'aide des figures 2 et 3. Enfin pour compléter le schéma, on a représenté le transistor T3 monté en émetteur suiveur entre le V+ et le V , avec sa résistance R3 chargeant son émetteur. Supposons que le V ne soit pas appliqué immédiatement si on considère le chemin électrique entre le V et Vi, qui comprend le transistor 13 dont la base est chargée par R4, R3, Rp et la diode Piso-Nu, on se rend compte que cette diode est polarisée en direct et qu'un courant circule par ce chemin qui vient d'être énoncé. Le courant i1 qui circule alors est donné par la figure 4b, courbe I qui représente le courant débité à travers la jonction émetteur base du thyratron T4. Ce dernier qui se trouve polarisé entre le V et Vi (déjà appliqué) et sous certaines conditions de gain des deux transistors T5 et T6 qui constituent précisément ce thyratron (c'est-à-dire le transistor formé par Nu Piso Nepi et celui formé par Pr Nepi Fise) soient assez élevés pour que le thyratron s'allume, essentiellement décrit par la condition uT5 + aT6 > 1, le courant i1 joue le relue de courant de grille. Dans le circuit du thyratron, il n'y a aucune résistance pour limiter le courant et celui-ci peut être très élevé, seulement limité par les chemins résistifs à l'intérieur même du thyratron T4.Le courant i1 devient le courant i2 = f(V) qui est représenté sur la figure 4b sous la référence Il. Si maintenant on applique le V , en se référant plus particulièrement à la figure 4c, qui détaille plus précisément les deux transistors NPN T5 et PNP T6 qui constituent le thyratron T4, le thyratron qui a été précédemment allumé ne peut s'éteindre, et les équations qui définissent son fonctionnement sont les suivantes, les jonctions Piso ,'u et Pr Repi sont polarisées en direct, les chutes de tensions respectives dans ces deux jonctions sont supposées ales en valeur absolue et représentée par VB, et représentent la chute de potentiel base-émetteur ce qui avec les conventions de signe couramment en usage VPiso-Nu = VD et VNepi Pr - VD étant un nombre essentiellement positif. (1) iA = ipnp +iRn en appliquant les lois de Kirchoff au noeud E. Je plus dans la maille 1 on peut écrire (2) i = Vi + VPiso-Nu-V- soit i = Vi + VD + |V-| Rp Rp Rp Rp Fp R P P enfin (3) = - VPr.Nu = VD Rn Rn Rn le thyratron ne s'éteindra pas si (4) iA > > ipnp + iRn or i &num; i &num; i pnp C2 Rp car le courant collecteur de TE est voisin de son courant émetteur et iC2 se subdivise en deux courants, un courant ibl qui rentre réellement dans la base de T5 et un courant qui n'est autre que iRp comme ibl est faible on a donc iC2 # iK finalement à l'aide de (1) (2) et (3) on établit à partir de (4) iA > > Vi + Vo + |V| + VD Rp Rn p or, on a intérêt à ce que cette relation ne soit pas vérifiée et donc que le second membre soit le plus grand possible donc Rn et Rp le plus petit possible. Si cette condition est réalisée on remarquera que si l'on n'empêche pas l'effet thyratron de se produire, lorsque les entrées V et Vi sont appliquées avant l'entrée V , on pourra néanmoins bloquer le thyratron dès l'apparition de la tension V sur la borne d'alimentation négative et les fonctions logiques du circuit pourront alors etre réalisées convenablement. Si l'on veut empêcher maintenant que l'effet thyratron parasite se produise, ou du moins avec la force que l'on connaît, les moyens proposés ne peuvent avoir pour but que de réduire dans les plus grandes proportions possibles les gains des transistors parasites T5 et T6, moyens qui devront être combinés avec les moyens proposés par la présente invention et qui ont essentiellement pour but de réduire au maximum les résistances Rn et Rp. Description des moyens fournis par l'invention pour lutter contre les effet thyratrons parasites selon les figures 5 et 6. TABLEAU SYNOPTIQUE Effet recherché Moyens proposés par la présente invention Réduction gain Augmenter l'épaisseur de l'isolement du transistor notamment à l'emplacement du mur 14 T5 (Nu Piso Nepi) Réduction du gain Gain vertical: formation d'une couche du transistor T6 enterrée fortement dopée. (Fr Nepi Pison en fait Gain latéral: éloignement supérieur des deux transistors l'un résistance du type R4 par rapport au mur vertical, l'autre d'isolement 14. latéral. Diminution de Rn Une couche enterrée fortement dopée sous les résistances du type R4 jusque dessous le point de contact qui amène la source de tension V avec le lit épitaxique. Le con tact étant fait à travers une diffusion N Diminution de Rp Une diffusion d'isolement P fortement dopée, continue , qui réalise une conti nuité entre le contact que fait la source V avec ladite diffusion d'isolement et la source d'isolement impliquée dans la naissance de l'effet thyratron parasite. En se référant plus particulièrement aux figures 5 et 6, on remarquera que les points de description qui sont identiques à ceux des figures 2 et 3 reçoivent des références identiques. La fabrication de la plaquette semiconduc trice 1U selon l'invention ne nécessitant aucune étape nouvelle, au niveau du procédé on se bornera essentiellement à faire ressortir les modifications au niveau de la structure. On comprendra ainsi que la plaquette 10 selon l'invention ne nécessite en fait que des masques photolithographiques différents de ceux qui ont été utilisés pour élaborer la plaquette selon l'art antérieur. De façon plus précise, l'étape de fabrication qui implique la formation de couche enterrée 12 sous les résistances du type R2 (d faible valeur) voit égaler le masque précédemment utilisé modifié afin de permettre la formation d'une nouvelle couche enterrée 12' sous les résistances du type R4 (à forte valeur) qui sent précisément connectée au contact issu da la borne V .De même dans une étape ultérieure lors de la diffusion des murs d'isolement du type 14, dans la structure de la présente invention, le mur d'isolement F qui est compris entre les extrémités des résistance R1 et R2 qui sont connectées respectivement à la base de T1, et à la base de T2 et la-partie des résistances R4 et k5 non connectée au V , ledit mur d'isolement a été considérablement élargi et a été référencé par 14'. Un notera par ailleurs que la diffusion d'isolement P est faite de façon continue, de sorte que la résistance Rp parasite, qui est fonction du chemin résistif entre la zêne de R2 mise en cause par le thyratron parasite et le contact 23-qui connecte le V , à l'isolement en passant de façon continue par des zones fortement dopées P , soit très réduite. Conformément aux divers enseignements de la présente invention la diffusion base de type de conductivité P, qui sert de lit aux résistances R4 et R5 a été substantiellement écartée du mur d'isolement 14' sa nouvelle position a été représentée par 15'. Enfin, la bille 22 du V est ramenée entre les résistances R4 et R5 au moyen d'une interconnexion 17 jusqu'à un contact classique 18, qui établit une jonction non redresseuse avec une diffusion fortement dopée FJ à l'emplacement 24' réalisée de façon simultanée avec les zones de type 16. Le chemin résistif générateur de Rn entre R4 et le point de contact 24 voit sa résistivité considérablement réduite grâce à l'introduction de la couche enterrée 12' et à la position toute particulière du contact ohmique à l'emplacement 24'. Le problème est résolu de façon symétrique pour l'association des résistances RI et R5 sur le trajet d'un second thyratron parasite autre que T4 (figures 2, 3 et 4). L'agencement de la plaquette de l'art antérieur et les modifications apportées pour tirer parti des moyens proposés par l'invention ont été considérablement simplifiés dans le but de faire apparaître clairement les avantages retirés de leur mise en oeuvre. il faut bien comprendre enfin, que la description faite tout au long de ce mémoire n'entednd être d'aucune façon limitative dans sa portée. On peut voir notamment que sur un circuit intégré monolithique fabriqué à partir d'une plaquette semiconductrice comportant plusieurs dizaines ou centaines d'éléments actifs ou passifs bien connus dans l'art ou même de blocs logiques élémentaires tel que celui décrit à la figure 1, les effets thyratrons parasites pourront être facilement conbattus en mottant en oeuvre les divers enseignements de la présente invention et que notamment, la bille V pourra faire contact directement avec le lit épitaxique, dans une compartiment isolé par des murs de diffusion P , toutes les résistances ayant une extrémité con nectée à la dite borne V étant rassemblées dans ce compartiment, qui a été préalablement tapissé par une couche enterrée fortement dopée de type N , passant au dessous du V , et l'entourant. On peut très bien imaginer ce compartiment ayant une position centrale dans la plaquette semiconductrice. Par ailleurs, la diffusion F d'isolement qui doit être continue afin de réduire de façon substantielle la résistance Rp, peut affecter par ailleurs, des formes géométriques ou des dimensions très diverses. Enfin bien que la présente invention ait été représentée et décrite à propos d'un mode de réalisation préféré de l'inventeur, l'homme de l'art comprendra que l'on peut sans s'écarter de son esprit et de sa portée y apporter les modifications indiquées ci-dessus ainsi que d'autres modifications do forme ou de détail. REVENEICATIONS 1.- Structure intégrée semiconductrice comprenant - un substrat d'un premier type de conductivité - une couche épitaxique d'un second type de conductivité opposé au premier formé sur ledit substrat, ladite couche épitaxique étant compartimentée en caisons indépendants par une diffusion d'isolement créant des murs d'isolement et rejoignant ledit substrat, d'une impureté déterminant ledit premier type de conductivité - ledit substrat et lesdits caSsons étant reliés on un point quelconque de la structure avec une première source de tension - au moins un caisson d'un premier type comportant une zûne de diffusion du premier type de conductivité réalisée dans la couche épitaxique, un point de ladite zOne de diffusion étant connecté à une seconde source de tension et un point quelconque de ladite couche épitaxique étant relié, soit directement, soit indirectement à ladite seconde source de tension, lesdites sources de tension du premier et du second types étant de polarité judicieusement choisie pour permettre une polarisation inverse des jonctions formées par le substrat et les murs d'isolement associés d'un premier type de conductivité et la couche épitaxique d'un second type de conductivité - au moins un caisson d'un second type adjacent au premier caisson et séparé par un mur d'isolement dont le contenu est formé par la couche épitaxique élle-même, un point de la couche épitaxique étant relié au potentiel d'entrée caractérisé en ce que on évite l'effet thyratron parasite, dû à la juxtaposition de quatre couches alternées sucessives, (c'est-à-dire en partant de la source d'un second type de tension le lit de diffusion, la couche épitaxique du caisson du premier type, le mur d'isolement, la couche épitaxique du caisson du second type) quand on applique simultanément les sources de tension du second type et la tension d'entrée avant la tension du prelier type, ce qui génère un courant parasite à travers la résistance du substrat suffisant pour allumer le thyratron ainsi formé, par l'introduction d'une couche enterrée fortement dopée du second type de conductivité tapissant le fond du caisson du premier type et venant juste sous le point de contact ramenant la tension du second type. 2.- Structure semiconductrice intégrée selon la revendication 1, caractérisée en outre en ce que la diffusion d'isolement est continue. 3.- Structure semiconductrice intégrée selon la revendication 1, dans laquelle le mur d'isolement est élargi de façon à réduire le gain du transistor parasite dont il constitue la base. 4.- Structure semiconductrice intégrée dans laquelle le contact de la tension du second type occupe une position centrale, sur la plaquette semiconductrice les résistances du caisson du premier type étant rangées dans une zone autour de ce point et ladite couche enterrrée tapissant tout le fond de cette zône. 5.- Structure semiconductrice selon la revendication 1, caractérisée en ce que le premier type de conductivité est P et que la source de tension du premier type est plus négative que la source de tension du second type.