L'invention concerne un circuit de coincidence servant à transmettre un train d'impulsions de synchronisation destinées à un oscillateur; une première borne d'entrée de ce circuit réalisé à l'aide d'une porte ET, est connectée à une source fournissant le train dcim- pulsions de synchronisation; une deuxième borne d'entrée de ce circuit est couplée à une sortie de l'oscillateur tandis qu'une borne de sortie du circuit peut etre connectée à un discriminateur de phase pour la synchronisation de l'oscillateur. Un circuit de coincidence de ce genre est décrit dans le brevet américain No. 3.223.942. La porte ET est constituée par un transistor dont la base est reliée d'une part, à la première borne d'entrée du circuit, par l'intermédiaire d'un condensateur et, d'autre part, à la masse, par l'intermédiaire d'une résistance de fuite. La deuxième borne d'entrée est connectée à travers une résistance, au collecteur du transistor dont l'émetteur est à la masse. La borne de sortie du circuit est reliée, par l'intermédiaire d'un condensateur de couplage, au collecteur du transistor et à la masse, à travers une résistance.Le transistor est du type pnp de sorte qu'unie impulsion de synchronisation de polarité positive peut bloquer le transistor, tandis qu'avec le condensateur et la résistance de fuite on obtient une tension de polarisation à la première borne d'entrée, de sorte que le transistor peut être conducteur, en l'absence d'impulsion de synchronisation. A la deuxième borne d'entrée du circuit est appliqué un signal impulsionnel de polarité négative, déduit du signal de l'oscillateur.La durée des impulsions de ce signal, au cours de laquelle le transistor peut être conducteur, est supérieure à la durée de l'impulsion de synchronisation bloquant le transistor. I1 s'ensuit que la borne de sortie du circuit de colnciden- ce ne fournit une impulsion que lorsqu'une impulsion de synchronisation et le signal impulsionnel déduit du signal de l'oscillateur se produisent simultanément. Cette impulsion de sortie est transmise au discriminateur de phase qui, sous son influence, engendre une tension de com- mande déterminée, à l'aide de laquelle la fréquence de l'oscillateur est réglée, par l'intermédiaire d'organes de régulation. Avec le circuit de coincidence, le domaine d'accrochage du discriminateur de phase est agrandi, du fait que lorsqu'il existe une difference de fréquence entre les impulsions de synchronisation et le signal de ltoscillateur, la fréquence de I'oscillateur peut être corri- gée par à-coups dans un sens. Dans le brevet précité, on mentionne que le circuit de coTn- cidence convient particulièrement pour la synchronisation de lignes d'un récepteur de télévision. A cet effet, les impulsions de synchronisation sont prélevées sur une source conçue sous la forme d'un séparateur d'impulsions de synchronisation de lignes auquel est appliqué un signal vidéo. Le circuit de coincidence fonctionne également bien, en général, lorsque le train d'imoulsions de synchronisation comporte à la fois des impulsions de synchronisation de lignes, des impulsions d'égalisation étroites et de larges impulsions de synchronisation de trames. L'utilisation du circuit de colncidence a notamment pour conséquence que la-durée plus longue des impulsions de synchronisation de trames ne se traduit pas par le fait qu'une ligne verticale est courbée à la partie supérieure de l'écran de reproduction. Toutefois, en pratique, on constate que Iorsquton utilise un circuit de colncidence auquel sont appliquées à la fois des impulsions de synchronisation de lignes, des impulsions d'égalisation et des impulsions de synchronisation de trames, il se produit avec certains standards de télévision, un phénomène de papillotement à demi-fréquence de trames, à la partie supérieure de ltécran de reproduction. Ce phénomène de papillotement se produisant sur 5 à 10% de la hauteur de ltécran, à partir du bord supérieur, est particulièrement gênant dans le cas d'une transition noir-blanc avec grand contraste. Si lton examine de près, ce phénomène consiste en une déchiqueture, en forme de peigne, de la transition. L'invention vise à réduire ce phénomène de papillotement qui, selon toute vraisemblance, est causé par des impulsions de synchronisation de durée différente et à cet effet, le circuit de colncidence conforme à l'invention est remarquable en ce que la première borne d'entrée du circuit de confidence connectée à la source d'impulsions de synchronisation est couplée à un réseau intégrateur et à un dispositif additionneur; la source fournit des impulsions de synchronisation nominales, étroites et un nombre impair d'impulsions de synchronisation larges; le réseau intégrateur, intégrant les larges impulsions de synchronisation est relié au dispositif additionneur dont une borne de sortie fournissant les impulsions de synchronisation additionnées aux larges impulsions de synchronisation intégrées apparaissant avec la même polarité, fait partie de la porte ET précitée, L'invention repose sur l'iodée que c-e phénomène de oapillote- ment se produisant au bord supérieur de l'écran est provoqué par le fait que les larges impulsions de synchronisation de trames se présentent en un nombre impair avec certainsstandard-s de-telévision;; c'est le cas notamment avec les standards CCIR (Comité Consultatif International des Radiocommunications) avec le standard OIR (Organisation Internationale de Radiodiffusion) et les standards Belges à 625 et 819 lignes. Avec le standard CCIR on a cinq larges impulsions de synchronisation de trames, précédées et suivies de cinq impulsions d'égalisation étroites. Le papillotement provient du fait que le discriminateur de phase associé à l'oscillateur de lignes reçoit pendant le premier intervalle d'égalisation et de synchronisation de trames, trois impulsions de synchronisation de trame précédées et suivies de deux impulsions d'égalisation étroites, taudis que pendant l'intervalle suivant, deux larges impulsions de synchronisation de trames sont précédées et suivies de trois impulsions d'égalisation.Le déphasage de l'oscillateur de ligne ainsi provoqué sous l'influence du discriminateur de phase donne lors de la transition entre deux trames, ce phénomène de papillotement. La description qui va suivre, en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée. La fig. 1 représente un exemple de réalisation d'un circuit de colncidence conforme à l'invention. Les figures 2 et 3 représentent chacune un train d'impulsions transmises dans un système de télévision à standard déterminé. La fig. 4 illustre le fonctionnement d'un circuit de colncidence conforme à l'invention. La fig. 5 représente un deuxième exemple de réalisation. Sur la fig. 1, une source SS fournit un train d'impulsions Us à une borne d'entrée (1) d'un circuit de coïncidence conforme à l'invention. La source SS peut faire partie d'un récepteur en noir et blanc ou en couleurs dans lequel, par exemple, un signal vidéo est appliqué, de façon non représentée, à la source SS conque sous la forme d'un séparateur de signaux de synchronisation. Le train US d'impulsions de synchronisation représenté en fonction du temps, comprend trois sortes d'impulsions. La référence L désigne une des impulsions de synchronisation de lignes qui se produisent avec une période l et qui ont par exemple une durée de 0,09 1. La référence R désigne la dernière impulsion d'une série de cinq impulsions de synchronisation de trames qui ont une période de 0,5 1 et une durée de 0,41 1. La référence E désigne une impulsion d'égalisation dont cinq d'entre elles précèdent et suivent les impulsions de synchronisation de trames. La période d'une impulsion d'égalisation E est de 0,5 1 et sa durée de 0,045 l. Après la dernière impulsion de synchronisation de trames, on a marqué un instant t entre la première o et la deuxième impulsion d'égalisation. Sur les figures 2 et 3 on a représenté plus en détail que sur la fig. i les impulsions de synchronisation aux environs du changement de trame d'un balayage de ligne avec interlignage. Les trains d'impulsions représentés sur les figures 1, 2 et 3 correspondent à un système de télévision à standard CCIR, à standard OIR ou au standard belge à 625 lignes. Avec le standard belge à 819 lignes ona a sept impulsions de chaque sorte au lieu de cinq. La borne d'entrée (1) est reliée, à travers une résistance (2), à la base d'un transistor npn (3), dont l'émetteur est à la masse. Le transistor (3) est monté en série avec un autre transistor npn (4) dont l'émetteur est connecté au collecteur du transistor (3). Le collecteur du transistor (4) est relié, par l'intermédiaire d'une résistance (5), à une borne portée au potentiel +Va qui fait partie d'une source d'alimentation non représentée, dont l'autre borne est à la masse. La base du transistor (4) est reliée à une résistance (6) dont l'autre extrémité est connectée, d'une part, par l'intermédiaire d'une résistance (7), à la borne +Va et d'autre part, à travers le condensateur (8), à une deuxième borne d'entrée du circuit de coincidence. A la borne d'entrée (9) est appliqué un signal U représenté à côté de cette borne0 p Le signal U varie paraboliquement en une période de ligne 1.La droite p en pointillé indique un niveau dont la position est déterminée par les valeurs des résistances (6) et (7) et au-dessus duquel le transistor (4) peut devenir conducteur. Le transistor (4) peut être mis à même de devenir conducteur pendant un intervalle de temps égal à 0,15 1, par le signal U . S'il se produit pendant cet intervalle de temps, par exemple, p une impulsion de synchronisation de ligne L dans le train d'impulsions de synchronisation US le transistor (3) peut également devenir conduc. teur. Les transistors (3) et (4) fonctionnent donc ensemble comme une porte ET (3, 4). L'impulsion de synchronisation de ligne L, dont la durée (0,09 1) est supposée inférieure à l'intervalle de temps (0,15 1) pendant lequel le transistor (4) peut être conducteur, se présente allant dans le sens négatif sur le collecteur du transistor (4) et à la borne de sortie (10) du circuit de colncidence, qui est connectée à ce collecteur. La borne de sortie (70) est connectée à un discriminateur de phase PD. Dans le discriminateur de phase PD est engendrée une tension de régulation UpD qui est appliquée à un. oscillateur de lignes LO. La tension de régulation UPD est obtenue par comparaison des impulsions de synchronisation qui se présentent à la borne de sortie (10) du circuit de coincidence et d'une tension de référence UV prélevée sur l'oscillateur de ligne LO. Pour la tension de référence Uv on a représenté une variation en dents de scie sur une période de ligne 1, cette variation pouvant également avoir une autre allure. Le flanc dscendant de la tension de référence en dents de scie Uv se produit pendant la course de retour de la déviation de ligne qui est d'environ 0,2 1.Dans ltoscilla- teur de ligne LO la fréquence de la tension de référence Uv est rendue identique à la fréquence des impulsions de synchronisation de lignes L à l'aide d'organes de régulation tandis cue la phase peut être ajustée de telle façon que les impulsions de synchronisation de ligne L se produisent au milieu de la course de retour de ligne. L'oscillateur de lignes LO, ainsi synchronisé, commande un générateur de balayage de lignes LG à l'aide duquel se fait la déviation de lignes dans le récepteur de télévision. Dans le générateur de balayage de lignes LG, peut également être engendrée la THT nécessaire pour le récepteur de télévision.Une sortie du générateur de balayage de lignes LG est connectée àla deuxième borne d'entrée (9) du circuit de coincidence. Pour obtenir un signal à variation parabolique Up, ladite sortie du générateur de balayage de lignes LG peut être connectée à un condensateur prévu dans ce générateur pour la correction en S, pour la déviation de lignes. Une variation suivant une parabole ou par exemple suivant un triangle, du signal U offre l'avantage qu'un autre ajustage du niveau représenté par p la ligne en pointillé s'accompagne d'une modification du temps pendant lequel le transistor(4)est conducteur. Le circuit de coincidence décrit jusqu'à présent fonctionne en général de façon acceptable. Pour certains standards déjà cités on observe cependant que sur 5 à 10i0 de la hauteur de l'écran, à partir du bord supérieur, il se produit un phénomène de papillotement à demifréquence de trames, qui est très gênant. Pour éviter ce phénomène, le circuit de colncidence conforme à l'invention est réalisé avec un circuit intégrateur et un dispositif additionneur. La borne d'entrée (1) est connectée à une résistance (11) montée en série avec une combinaison en parallèle d'un condensateur (12) et d'une résistance de fuite (13), l'autre borne de cette combinaison en parallèle étant reliée à la masse. Le noeud des résistances (t1) et (13) et du condensateur (12), porté à la tension U., est relié par l'interméd aire d'une résistance (14), à la base d'un transistor npn (vis) dont le trajet émetteur-collecteur est connecté en parallèle sur celui du transistor (7). De cette façon, le circuit intégrateur (11, 12) est connecté à un dispositif additionneur (3, 15) alors que les collecteurs interconnectés des transistors (3) et (ils) forment une borne des sortie (16). Cette borne de sortie (16) du dispositif additionneur (3, 15) fait ainsi partie de la porte ET (3, 4). Le dispositif additionneur (3, 15) peut être réalisé sous la forme d'une porte OU. A la borne de sortie (16) du dispositif additionneur (3, 15) il peut se présenter une tension constituée par le train d'impulsions de synchronisation US superposé à la tension UiS résultat de l'intégration des impulsions larges de trames R.Cette superposition se fait lorsque la tension intégrée Ui a une valeur plus élevée que la tension de seuil du transistor (15), indiquée par VUE. On suppose qu'après l'in stant t entre la première et la deuxième impulsion d'égalisation E, o suivant la dernière impulsion de synchronisation de trames R (train US) la tension U. se trouve au-dessous de la tension de seuil Pour illustrer l'invention on a représenté sur les figures 2 et 3 en fonction du temps deux trains d'impulsions de synchronisation US2 et Us3 Les trains d'impulsions de synchronisation U52 et Us3 sont représentés aux alentours d'une transition de trame.Ils sont constitués, comme on l'a déjà dit pour le train d'impulsions de synchronisation Us sur la fig. 1, par des impulsions de synchronisation de ligne L à durée nominale, par d'étroites impulsions d'égalisation E et par de larges impulsions de synchronisation de trames R. Le train d'impulsions de synchronisation U52 représenté sur la fig. 2 correspond à une trame dans laquelle la dernière ligne balayée est une ligne entière. Le train U53 correspond à une trame dans laquelle le dernier balayage se fait sur une demi-ligne, ce qui provient du fait que le balayage se fait avec interlignage. Dans les trains US2 et US3 on a représenté un instant t1 qui se présente une demi-période de ligne après la dernière impulsion d'égalisation E.Les flèches montrent les instants auxquels le circuit de coincidence de la fig. 1, sous l'influence du signal U à la borne d'en p trée (9), laisse passer les impulsions qui se produisent à la borne d'entrée (1), entièrement ou partiellement, en direction de a borne de sortie (10). On constate que dans l'intervalle d'égalisation et de synchronisation de trames du train U52 le circuit de coincidence fournit successivement troi impulsions d'égalisation E, deux impulsions de synchronisation trames et trois impulsions d'égalisation E. Pour le train US3 on a successivement deux impulsions d'égalisation E, trois impulsions de synchronisation de trames R et deux impulsions d'égalisation E. La différence entre les impulsions transmises dans l'intervalle d'égalisation et de synchronisation de trames, de deux trames successives, à savoir 6 E et 2R par ranort à 4E et 3H, peuvent être expliquées à l'aide de la fig. 4. Sur la fig. 4 on a représenté la tension de référence UV appliquée au discriminateur de phase PD sur la fig. 1, une partie entourant la course de retour de lignes. Le temps de retour de lignes est environ 0,2 1. Le signal Up est représenté en liaison avec celui-ci. Comme on l'a déjà fait remarquer, le circuit de coincidence peut fournir une impulsion pendant le temps d'environ 0,15 1 au cours duquel le signal Up dépasse le niveau représenté par les lignes en pointillé. Partant de la situation pour laquelle l'oscillateur de ligne LO est en synchro nisme avec les impulsions de synchronisation de lignes L, on peut par exemple supposer que l'impulsion L se produit au milieu de la course de retour de ligne.A ceci correspond par exemple une tension de régula tion UPD ayant une valeur UL. Si lors du synchronisme les impulsions de synchronisation de ligne L sont appliquées au discriminateur de phase PD, les valeurs de la tension de régulation UpD avant et après l'impul sion L seront identiques. Toutefois, lorsqu'une impulsion d'égalisation E est appliquée au discriminateur de phase PD, il se produit un saut dUE dans la tension de régulation UPD. Une impulsion de synchronisation de trames R a pour conséquence qu'il apparait un saut A UR de polarité inverse dans la tension de régulation UPD. Il s'ensuit que la phase du signal fourni par l'oscillateur de ligne LO au générateur de balayage de ligne LG varie. Sur la fig. 4 on a indiqué par UpD2 la façon dont sous l'ac tion du train d'impulsion de synchronisation US2 la tension de régulation UPD fournie par le discriminateur de phase PD varie en fonction du temps, lorsque l'invention n'est pas appliquée. Trois sauts A sont suivis flE par deux sauts a UR dans le sens inverse après quoi on a de nouveau trois sauts #UE. La tension de régulation UPD3 est valable pour les trains d'impulsions de synchronisation US3. On constate que deux sauts #UE précèdent et suivent trois sauts #UR. Il ressort également de la fig. 4 que les valeurs des tensions de régulation UPD2 et UPD3 à l'instant t1 diffèrent fortement l'une de l'autre. La valeur de la tension de régulation UPD3 est alors environ égale à la valeur UL de sorte qu'à ln fin de l'intervalle de synchroni sation de trames et d'égalisation dns la série User, le signal fourni par l'oscillateur de ligne LO au générateur de balayage de ligne LG a pra tiquement la phase correcte pour le balayage de lignes.La valeur de la tension de régulation UpD2 à l'instant t1 diffère cependant fortement de la valeur UL de sorte que le signal fourni par l'oscillateu,r de ligne LO présente un déphasage qui peut durer des dizaines de périodes de ligne tout en diminuant jusqu'à ce que la tension de régulation UpD2 soit revenue à la valeur ULv S'il se produit par exemple une transition noir-blanc verticale au bord supérieur de l'image, il résulte du déphasage précité dans le balayage de ligne entre deux trames successives que les lignes claires de la première trame s'étendent plus loin que dans l'autre trame. Il s'ensuit un phénomène de papillotement à demi-fréquence de ligne ayant la forme d'un déchiquetement en forme de peigne. Selon l'invention le phénomène dd papillotement peut être fortement réduit; il suffit d'additionner au train d'impulsion de synchronisation U52 une tension U. obtenue par intégration. On obtient ainsi que l'action de l'impulsion d'égalisation se produisant avant et à proximité de l'instant t dans le train Us2, est remplacée par o tion de l'impulsion de synchronisation de trames. En effet à l'aide de la tension U. et du transistor (15) connecté en parallèle avec le transistor (3) sur la fig. 1, le transistor (4) peut se trouver à l'état conducteur pendant tout le temps déterminé par le signal U (en coopé p ration avec le transistor (vis)) au lieu de l'être uniquement pendant la durée d'une impulsion d'égalisation (en coopération avec le transistor (3)).Le résultat obtenu est expliqué sur la fig. 4 avec la tension de régulation UPti Trois sauts UE sont suivis par trois sauts UR dans le sens inverse, après quoi il se produit deux sautsUE . On constate donc qu'à l'instant t1 la valeur dd la tension de régulation-UpD1 est nettement inférieure à celle de la tension UpD2. En pratique, il s'avère que le phénomène de papillotement a fortement diminué et qu'il est ainsi ramené à un niveau acceptable qui n'est plus gênant. La tension Ui, qui influence le fonctionnement du train d'impulsions de synchronisation Us2, ne doit pas avoir d'effet sur le fonc tionnement du train U . En d'autres termes, la tension U. doit avoir S3 i une valeur instantanée suffisamment élevée pour qu'autour de la première impulsion d'égalisation E suivant la dernière impulsion de synchronisation de trames R (train Us2) le transistor (15) puisse devenir conducteur, tandis que lors de la deuxième impulsion d'égalisation E (train Us3) cela n'est certainement pas le cas. L'influence de la deuxième impulsion d'égalisation E dans le train U53 ne doit en effet pas varier. A partir de l'instant t figuré dans la tension U. de la fig 1, le o i tran-istor (15) ne peut plus être conducteur. Pour les différentes valeurs de durée d'impulsion envisagées, la tension U. doit varier sous l'influence de la résistance de fuite (13) de-telle façon que la durée de conduction possible du transistor (15) après la dernière impulsion de synchronisation de trame R soit au minimum d'environ 0,25 1 (0,09 1 + 0,15 1) et au maximum d'environ 0,55 1 (oxo9 1 + 0,5 1). Sur la fig. 5 on a représenté une deuxième forme de réalisa tion d'un circuit de colncidence conforme à l'invention. Les composants de la fig. 1 qui remplissent la même fonction dans le circuit de la fig. 5 portent les mêmes références. La première borne d'entrée (1) du circuit de colncidence est reliée, par l'intermédiaire d'une résistance (17), à la base d'un transistor npn (18). Le collecteur du transistor (18) est connecté, par l'intermédiaire d'une résistance (19), à la borne portée au potentiel +Va. . L'émetteur du transistor (18) est à la masse par l'intermédiaire de a deux résistances montées en série (20) et (21) tandis qu'en parallèle avec celles-ci se trouve une résistance (22) montée en série avec un condensateur (23). La référence (24) désigne le noeud des résistances (20) et (21) qui est connecté à la base du transistor (3). Les composants (3) à (10) que l'on a déjà rencontrés sur la fig. 1 sont montés de la même façon dans le circuit de la fig. 5. Sous l'influence du train d'impulsions de synchronisation US appliqué à la borne d'entrée (1), la tension Ui se produit au noeud de la résistance (22) et du condensateur (23). Le circuit intégrateur comporte donc la résistance (22) et le condensateur (23), alors que le circuit de décharge du condensateur (23) comprend les résistances (22), (20) et (21). Les résistances (21) et (20) forment le dispositif additionneur dont on a désigné la borne de sortie par (24). Cette borne (24) remplit en plus la fonction de borne d'entrée de la porte ET (3,4). La tension de seuil VBE indiquée dans la tension Ui de la fig. 1 est fournie dans le circuit de la fig. 5 par le transistor (3). L'explication donnée en regard des figures 2, 3 et 4 est également valable pour le circuit de la fig. 5.Dans le circuit de la fig. 5, on obtient l'effet recherché du fait qu'après le blocage du transistor (18) suivant l'impulsion d'égalisation envisagée E dans le train Us, le circuit intégrateur (22,23) fournit encore suffisamment de courant au circuit de décharge (20,21) pour amener le transistor (3) à conduire pendant le temps requis. Le transistor (18) monté comme amplificateur par tout ou rien, peut également être connecté en émetteur suiveur. On constate qu'avec les circuits de colncidence suivant les figures 1 et 5 pour la synchronisation de lignes d'un récepteur de télévision, il est essentiel d'utiliser un circuit intégrant les larges impulsions de synchronisation de trames (11,12 ou 22,23). La tension engendrée U. peut être utilisée éventuellement après un découpage dans les -deux sens, pour la synchronisation de trames du récepteur. Abstraction faite des condensateurs (8), (12) et (23) utilisés dans les circuits de coincidence des figures 1 et 5 les composants du circuit peuvent être intégrés de façon simple dans un corps semiconducteur. Quelques valeurs utilisées pour la réalisation d'un circuit de colncidence conforme à l'invention sont mentionnées ci-après; il ne s'agit que des composants essentiels: sur la fig. 1 résistance il = 10 k condensateur 12 = 47 nF résistance 13 = 8,8 k# résistance 14 = 2,2 k# et sur la fig. 5: résistance 20 = 6,9 k# résistance 21 = 789 # résistance 22 = 2,7 k# condensateur 23 = 4,7 nF REVENDICATIONS: 1. Circuit de colncidence servant à transmettre un train d'impulsions de synchronisation destinées à un oscillateur; une première borne d'entrée de ce circuit réalisé à l'aide d'une porte ET, est connectée à une source fournissant le train d'impulsions de synchronisation; une deuxième borne d'entrée de ce circuit est couplée à une sortie de l'oscillateur tandis qu'une borne de sortie du circuit peut être connectée à un discriminateur de phase pour la synchronisation de l'oscillateur, ce circuit de colncidence étant caractérisé en ce que la première borne d'entrée du circuit de colncidence connectée à la source d'impulsions de synchronisation est couplée à un réseau intégrateur et à un dispositif additionneur; la source fournit des impulsions de synchronisation nominales, étroites et un nombre impair dtimpulsions de synchronisation larges; le réseau intégrateur, intégrant les larges impulsions de synchronisation est relié au dispositif additionneur dont une borne de sortie fournissant les impulsions de synchronisation additionnées aux larges impulsions de synchronisation intégrées apparaissant avec la même polarité, fait partie de la porte ET précitée. 2. Circuit de colncidence selon la revendication 1, convenant pour être utilisé pour la synchronisation de lignes d'un récepteur de télévision, caractérisé en ce que pour l'utilisation avec les standards de télévision CCIR, OIR et les standards belges, avec un train d'impulsions de synchronisation comportant des impulsions de synchronisation de lignes, d'étroites impulsions d'égalisation et un nombre impair de larges impulsions de synchronisation de trames, on connecte en parallèle avec le condensateur faisant partie du circuit intégrant les larges impulsions de synchronisation de trames, au moins une résistance, la constante de temps du circuit RC ainsi formé étant telle que le temps de décharge du condensateur jusqu'à un niveau de seuil déterminé par un transistor dont une électrode est connectée à la borne de sortie du dispositif additionneur, et présentant une tension de seuil base-émetteur déterminée est situé entre environ un quart et la moitié d'une période de ligne. 3. Circuit de colncidence selon l'une des revendications 1 et 2, caractérisé en ce que la porte ET comporte une combinaison en série d'un premier et d'un deuxième transistor et d'une résistance connectée à une source d'alimentation, l'électrode de base du premier transistor étant couplée à la première borne d'entrée du circuit de colncidence, alors que le deuxième transistor est couplé avec la deuxième borne d'entrée du circuit de colncidence, tandis qu'unie extrémité de la résistan ce située à l'opposé de la-source d'alimentation, est- connectée à la borne de sortie du circuit. 4. Circuit de colncidence selon l'une des rtendications 1, 2 et 3, caractérisé en ce que le circuit intégrateur conçu sous la forme d'une résistance montée en série~avec un condensateur, est relié à la première borne d'entrée, le noeud de la résistance et du condensateur étant couplé à la base d'un troisième transistor connecté en parallèle avec le premier transistor présent dans la porte ET alors que deux électrodes identiques interconnectées du premier et du troisième transistor constituant le dispositif additionneur, et forman une borne d'entrée du dispositif additionneur font partie de la porte ET. 5. Circuit de coincidence selon l'une des revendications 1, 2 et 3, caractérisé en ce que la base du premier transistor situé dans la porte ET est connectée à la borne de sortie du dispositif additionneur, constituée par le noeud de deux résistances montées en série, tandis qu'en parallèle à ces deux résistances est connecté le circuit intégrateur constitué par une résistance en série avec un condensateur, cette combinaison en parallèle étant incorporée dans le circuit émetteurcollecteur d'un transistor dont la base est couplée à la première borne d'entrée du circuit de coincidence. 6. Circuit de coincidence selon l'une des revendications 1, 2, 3, 4 et 5, caractérisé en ce que les composants du circuit sont en ma jeure partie intégrés dans un corps semi-conducteur. 7. Récepteur de télévision convenant pour les standards CCIR, OIR et les standards de télévision belges, caractérisé en ce que ledit récepteur est muni d'un circuit de coincidence suivant l'une des revendications 1, 2, 3, 4, 5 et 6.