Le besoin de transistors complémentaires est connu. Un certain nombre de procédés de fabrication de transistors complémentaires ont été proposés, dans lesquels un transistor bipolaire vertical et un transistor bipolaire latéral complémentaire étaient formés simultanément. Des dispositions spéciales ont été prices pour améliorer le fonctionnement du transistor latéral en réduisant l'efficacité de l'injection de l'émetteur sur la partie horizontale de la jonction de l'émetteur vis à vis des parties verticales c'est- -direque l'injection des porteurs, faite par l'émetteur, est renforcée sélectivement sur la surface du semiconducteur située entre 1 'émetteur et le collecteur de chaque transistor latéral. Un tel procédé est décrit dans l'article de David F. Militer intitule "A High Performance Lateral Geometry Transistor For Complementary Integrated Circuits" paru en Juillet 1967 dans "IEEE Transactions On Electron Devices" pages 281-385. Comme l'article cité le décrit, la densité des porteurs injectés par la partie horizontale de la jonction de l'émetteur du transistor latéral est réduite en utilisant la double diffusion d'une impureté de type N sortant d'une couche enterrée mixte (phosphore et antimoine), située initiale ment dans le substrat, et diffusant ultérieurement vers la couche epitaxiale supérieure.Le phosphore et l'antimoine diffusent hors de la couche afin de produire un piédestal ou support N à l'intérieur d'une poche N . Le support N+ est situé sous l'émetteur du transistor latéral. En résumé, la partie horizontale (la plus basse) de la jonction de l'émetteur du transistor latéral touche une région de base (support N+) plus fortement dopée que la région de base (épitaxie N) attenante aux parties verticales (les plus hautes) de la jonction de l'émetteur. L'efficacité d'injection de l'emetteur est inversement proportionnelle à la concentration du dopant de la région de base attenante, en conséquence, l'injection des porteurs est renforcée sélectivement sur la surface du transistor latéral et en conséquence augmente le gain du transistor latéral. Il est préférable que l'enrichissement du transistor latéral soit réalisé par un procédé simplifié n'utilisant pas d'opération spéciale ou supplémentaire. Il est également avantageux d'augmenter l'étendue de la partie verticale de la jonction de l'émetteur du transistor latéral afin de renforcer davantage le gain du transistor latéral Un transistor bipolaire vertical et un transistor bipolaire latéral enrichi sont formés simultanément dans une couche épitaxiale recouvrant un substrat semiconducteur, sans opération supplémentaire. Des couches enterrées, à grande concentration d'impuretés, sont disposées dans le substrat sous chaque transistor. Les couches enterrées sont d'un type de conductivité opposé à celui du substrat.Des régions fortement dopées dont la vonductivite est identique à celle du substrat, sont formées d'une part entre les couches enterrées, (afin de former des murs d'isolation), et d'autre part à l'intérieur même des couches enterrées associées aux transistors latéraux sous les emplacements où seront disposés ultérieurement les émetteurs de ces transistors latéraux. Une couche épi taxi aie d'un type de conducti vi té opposé à celui du substrat est déposé sur la structure finale. Des régions d'oxyde encastrées peuvent être disposées dans la couche épi taxi aie de manière à coïncider et à être en contact avec les murs d'isolation déjà formés. Des régions fortement dopées, du même type de conductivité que celui du substrat, sont introduites ensuite dans la couche épi taxi aie afin de former la base de chaque transistor bipolaire vertical, un collecteur et un émetteur de grande profondeur pour chaque transistor bipolaire latéral. L'émetteur de grande profondeur s'étend de la surface de la couche épitaxiale à la couche enterrée, fortement dopée, située en-dessous, ce qui réduit de façon importante l'injection des porteurs venant de la partie horizontale de la jonction de l'émetteur et ce qui renforce le gain du transistor latéral. Les transistors sont ensuite terminés de la manière habituelle. Les figures 1A à 1F sont des coupes simplifiées représentant des transistors complémentaires formés suivant la présente invention à différentes étapes de leur fabrication. La figure 2 est un ensemble de courbes représentant les profils des impuretés suivant la coupe verticale 2-2 de la figure 1D. La figure 3 est un ensemble de courbes représentant les profils des impuretés suivant la coupe verticale 3-3 de la figure 1E. Référons-nous à la figure 1A, les régions N+, 1 et 2, sont diffusées 15 dans le substrat P , 3 dont la concentration en impuretés est de 1015 atomes/cc. L'arsenic est de préférence employé comme dopant de type N afin que son exodiffusion soit limitée pendant les opérations ultérieures. Un transistor bipolaire vertical NPN et un transistor bipolaire latéral PNP seront formés respectivement sur les régions 1 et 2. Il est compréhensible que d'autres régions N (non indiquées sur la figure) peuvent être formées simultanément dans le substrat 3 pour la création d'autres paires de transistors complémentaires, Le substrat 3 est oxydé afin de produire une couche 4 de bioxyde de silicium. Comme l'indique la figure 1B, des fenêtres de diffusion sont ouvertes dans la couche d'oxyde, dans les zones 5, 6 et 7 délimitant ainsi les emplacements des murs d'isolationqui les entourent, et dans la zone 8 délimitant l'emplacement de l'émetteur du transistor latéral PNP qui sera formé ultérieure ment. Une impureté de type P est diffusée à travers les fenêtres 5 à 8, créant ainsi les régions P+ indiquées. A ce niveau du procédé, les concentrations de surface en impuretés des régions N+ et P sont, par exemple, d'environ 4.1020 atomes/cc et 7.1019 atomes /cc, respectivement. Les profondeurs des régions N+ et P+ sont respectivement d'environ 1,3 et 1,15 microns. L'impureté de type P est de préférence le bore. La couche d'oxyde 4 est enlevée et une couche epitaxiale de type N , 9 dont la concentration en impuretés est de 1016 atomes/cc, est alors déposée sur le substrat 3, comme le montre la figure 1C. La couche épitaxiale 9 est oxydée afin de produire la couche 10 de bioxyde de silicium. Une couche 11 de nitrure de silicium est déposée sur la couche d'oxyde 10. Comme le montre la figure 1D, des fenêtres sont alors ouvertes dans les couches 10 et il dans les zones 12 à 16 et la structure est oxydée afin de produire les régions d'oxyde encastrées qui pénètrent jusqu'aux régions P+, 5, 6 et 7. La couche de nitrure 11 est alors enlevée, laissant la structure dans I-' état montré sur la figure 1D. Bien que les régions d'oxyde encastrées soient utilisées de préférence, elles peuvent être omises et la couche de nitrure 11, rendue inutile, dans ce cas, il suffisait de prolonger les régions P+, 5, 6 et 7 jusqu'à la surface de la couche épitaxiale 9. Les profils des impuretés suivant la coupe 2-2 de la figure 1D sont représentés par les courbes de la figure 2. La courbe 17 de la figure 2 représente la couche enterrée dopée par de l'arsenic 2. La courbe 18 représente la région 8, dopée au bore, après que celui-ci ait diffusé vers la couche épitaxiale 9 au cours des l'opérations à haute température associée aux figures 1C et ID. Il est à remarquer que, bien que le bore (18) ait été initialement introduit dans le substrat 3 avec une concentration inférieure à celle de l'arsenic (17), le bore a diffusé vers la couche épitaxiale 9 sur une plus grande étendue en raison de son plus fort coefficient de diffusi vite. Comme le montre la figure 1E, des fenêtres sont alors ouvertes dans la couche 10 de bioxyde de silicium, dans les zones 19 et 20, et les régions diffusées de traversée N+ indiquées sont formées afin de créer une région de contact de collecteyur 19 pour le transistor NPN et une région de contact de base 20 pour le transistor PNP. La structure est oxydée à nouveau et des fenêtres sont ouvertes dans les zones 21 à 24 afin de former des régions diffusées P+ pour la base du transistor NPN (région 21), pour le collecteur (régions 22 et 24) et pour l'émetteur (region 23) du transistor PNP latéral. Il est à remarquer que la région 23 de l'émetteur se combine avec la région exodiffusée 8 afin de former un émetteur plus profond s'étendant à partir de la urface de la couche épi taxi ale 9 jusqu'à la couche enterrée N+, 2. Les profils des impuretés suivant la coupe 3-3 de la figure 1E sont représentés par les courbes de la figure 3. Référons-nous à la figure 3, les courbes 25, 27 et 26 représentent respectivement la partie introdiffusée 23 de l'émetteur, la partie exodiffusé 8 de l'émetteur et la couche de base enterrée 2 du transistor PNP latéral. On peut voir que la partie horizontale (la plus basse) de la jonction de l'émetteur est située le long de l'interface entre la région 8 de l'émetteur et la couche enterrée de la région de base 2, la concentration en impureté de la couche 2 étant d'environ 2.1018 atomes/cc; comme le montre l'intersection des courbes 27 et 26 de la figure 3. Au contraire, la concentration de la région de base (couche épi taxi ale) est d'environ 2.1016 atomes/cc, c'est à-dire deux ordres de grandeur en moins, le long des parties verticales de la jonction de l'émetteur, comme le montre la partie horizontale de la courbe 26. Il faut remarquer que les courbes 25 et 26 représentent également les profils des impuretés de la base 21 et des régions 1 et 9 du collecteur du transistor bipolaire vertical NPN, alors que la courbe 27 représente aussi les parties 5, 6 et 7 des murs d'isolation P . Ainsi, l'enrichissement du transistor latéral PNP est terminé sans que soit introduite une seule opération supplémentaire, dans la fabrication du transistor NPN vertical. Ledit enrichissement est simplement réalisé frâce à la création d'une fenêtre de diffusion supplémentaire permettant les formations simultanées de la région P+, 8 et des régions d'isolation 5, 6 et 7 au cours de l'opération de diffusion décrite en corrélation avec la figure 1B. Les transistors complémentaires sont terminés de la manière habituelle. La région 28 de l'émetteur est diffusée dans la base 21 du transistor NPN. La même opération de diffusion N+ est utilisée de préférence pour augmenter la concentration en impureté de type N de la région de contact 35 de la base NPN. Ensuite, des fenêtres de contact 31, 32, 33 et 34 sont ouvertes sur les régions P+, créant ainsi la structure montrée dans la figure 1F. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins, les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut yeapporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Procédé de fabrication de paires de transistors complémentaires l'un vertical et l'autre latéral caractérisé en ce qu'il comprend les étapes suivantes: élaboration d'un substrat semiconducteur d'un premier type de conductivité, formation de premières régions fortement dopées à un type de conductivité opposé à chaque emplacement prévu pour constituer un transistor et destinées à devenir ultérieurement des régions sub-côllecteurs enterrées, formation dans le substrat de secondes régions fortement dopées et du premier type de conductivité d'une part entre les différents emplacements. prévus pour constituer un transistor et destinés ultérieurement lors de la croissance épitaxiale à devenir des régions d'isolement enterrées et d'autre formation simultanée d'au moins une région discrète dans une desdites régions à l'emplacement de l'émetteur du transistor lateral, croissance d'une couche épitaxiale du type de conductivité opposé, pendant cette étape lesdites premières et secondes régions exo-diffusent dans la couche épitaxiale, et de façon peu importante pour lesdites secondes régions que pour les premières régions, formation de régions fortement dopées du premier type de conductivité pour constituer la base du transistor vertical et le collecteur du transistor latéral et simultanément l'émetteur de ce dernier, de sorte que ladite région discrète se prolonge dans la couche enterrée correspondante et formation de régions fortement dopées du type de conductivité opposé pour former l'émetteur et le collecteur dudit transistor vertical et éventuellement la région de contact avec la base du transistor latéral. 2.- Procédé de fabrication selon la revendication 1 dans lequel le transistor vertical est du type NPN et le transistor latéral du type PNP. 3.- Procédé selon la revendication 1 ou 2 dans lequel ledit premier type de conductivité est le type P. 4.- Procédé selon la revendication 1, 2-ou 3 dans lequel le dopant des couches enterrées de type N est l'arsenic et le dopant des couches enterrées de type P est le bore. 5.- Procédé de fabrication selon la revendication 1, 2, 3 ou 4 dans lequel l'isolation est complétée aux emplacements des dites secondes régions fortement dopées par des régions d'oxyde encastrées.