L'invention concerne un montage constitué par plusieurs modules numériques intégrés, pour la réception et la mémorisation transitoire de valeurs numériques d'informations qui doivent etre traitées ultérieurement et qui arrivent de façon irrégulière. Malgré de nombreux avantages que présentent les circuits intégrés actuels, il existe des arguments qui vont à l'encontre d'un emploi de familles confirmées de circuits, dans des cas déterminés d'utilisation. Ainsi par exemple, la consommation élevée de courant des circuits intégrés par rapport aux montages usuels à relais bistables, outre la sensibilité au parasitage, ne plaide pas en faveur d'une utilisation de circuits intégrés dans des ensembles de télécommunications dans la technique de la téléphonie. Les relais bistables ne sont commandés que par des impulsions et possèdent en outre encore l'avantage d'une séparation galvanique du circuit de commande et de travail. Dans les cas où la séparation galvanique n'est cependant pas nécessaire, il faut néanmoins que les relais bistables aient une faible consommation de courant. Le problème de la consommation de courant se pose notamment lorsqutil arrive un très grand nombre de valeurs d'informations et que ces dernières doivent store mémorisées à bref délai à l'aide de dispositifs de mémorisation constitués suivant la technique des circuits intégrés. L'invention a pour but de réaliser un montage du type indiqué plus haut, de telle manière qu'il se caractérise par une consommation de courant aussi faible que possible. Ce problème est résolu conformément à l'invention pour le montage indiqué plus haut gr ce au fait que la tension d'alimentation des unités de mémoire enregistrant les différentes valeurs d'informations et des circuits logiques, qui leur sont as- sociés, n'est appliquée que pendant la durée de la réception et de la mémorisation des valeurs d'informations. Le montage conforme à l'invention permet une utilisation de circuits intégrés avec économie de courant, étant donné que la tension d'alimentation des différentes unités de mémoire et des circuits logiques, qui sont associés à ces dernières, n'est branchée que pendant la durée d'un processus de traitement. De façon avantageuse, la tension d'alimentation est branchée par les valeurs d'informations, devant autre traitées, elles-mSnies. Ceci est obtenu suivant une variante conforme à l'invention grâce au fait que les valeurs d'informations arrivantes actionnent un commutateur qui branche la tension d'alimentation des unités de mémoire et des circuits logiques, et qu'après la mémorisation, les valeurs d'informations mémorisées maintiennent ouvert ce commutateur, pendant la durée de leur mémorisation. Le branchement individuel de la tension d'alimentation de différentes unités de mémoire et des circuits logiques, qui leur sont associés, s'effectue de cette façon automatiquement sans grande dépense, au moyen des valeurs d'informations arrivantes. Si les différents montages du type indiqué plus haut sont commandés respectivement au moyen d'un signal d'adresse, tel que par exemple par le marquage dans des ensembles de télécom- munications, le signal d'adresse peut alors être utilisé pour réaliser le branchement de la tension d'alimentation. Une variante correspondante de l'invention est caractérisée par le fait que le signal d'adresse actionne un commutateur qui branche la tension d'alimentation des unités de mémoire et des circuits logiques, et qu'à la fin du signal d'adresse les valeurs d'informations mémorisées maintiennent ouvert ce commutateur pendant la durée de leur mémorisation. A titre d'exemple, on a décrit ci-dessous et illustré schématiquement aux dessins annexés plusieurs exemples de réalisation de l'objet de l'invention. La figure 1 représente un montage constitué par des modules numériques intégrés pour la mémorisation de valeurs d'informations numériques et dans lequel la tension d'alimentation est branchée par les valeurs d'informations elles-mêmes. La figure 2 représente un montage constitué par des modules numériques intégrés pour la mémorisation de valeurs d'informations numériques et dans lequel la tension d'alimentation est branchée au moyen d'un signal d'adresse. La figure 1 montre le schéma de principe d'un montage constitué conformément à l'invention. Dans l'exemple représenté, ce montage contient quatre unités de mémoire FF1 à FF4 qui sont constituées sous la forme d'étages à bascule bistable. L'information devant être mémorisée parvient par l'intermédiaire des lignes ou conducteurs LI à L4, sous une forme numérique codée en parallèle, aux unités de mémoire. Il ressort du dessin que, dans le cas d'une information arrivant dans les conducteurs LI à L4, les portes G6 et G7 fournissent à leurs sorties un potentiel L, en sorte que les deux transistors T1 et T2 deviennent passants et que la tension d'alimentation est appliquée aux unités de mémoire ainsi qu'aux circuits logiques associés. En ce qui concerne la tension d'alimentation, les différentes unités de mémoire et les circuits logiques sont désignés sur la figure 1 par ICI à IC3, et les étages à bascule bistables représentés FFI à FF4 ainsi que la porte G5 sont des parties constitutives de ces circuits intégrés désignés par ICI à IC3.Dans exemple représenté, les portes G6 et G7 ne peuvent pas être des parties constitutives des circuits intégrés car elles sont utilisées pour le branchement de la tension d'alimentation. Ces deux portes doivent être des parties constitutives d'un circuit intégré qui est toujours relié à la tension d'alimen- tation indépendamment de l'application d'une information. Un tel circuit intégré est désigné par ICO dans le présent exemple de réalisation. Si aucune information n'est plus appliquée à l'entrée du montage, ce qui signifie que les valeurs d'informations sont mémorisées dans les unités de mémoire FF1 à FF4, l'alimentation en courant est maintenue par l'information mémorisée, par l'intermé- diaire de la porte G5 et de la porte GS, le transistor T1 restant passant. Si l'information mémorisée est traitée, c'est-à-dire si les unités de mémoire FFI à FF4 peuvent être effacées, une instraction ou un ordre de remise à l'état initial est envoyée à ces unités de mémoire par l'intermédiaire des conducteurs R de remise à l'état initial.A la suite de cela, aucune des sorties des unités deméioire ne fournit un potentiel L, en sorte que le transistor TI et le transistor T2 sont à nouveau bloqués, et de ce fait l'alimentation en courant est débranchée. Sur la figure 2, on a représenté le même montage que sur la figure 1, à cela près qu'ici une commande du montage est réalisée au moyen d'un signal d'adresse qui est envoyé par l'in termédiaire d'un conducteur aux lignes ML de marquage. Ce signal d'adresse rend actives une fois les entrées d'informations du montage, par l'intermédiaire des portes G1 à G4, et rend d'autre part simultanément passants les deux transistors T1 et T2 par l'intermédiaire de la porte GS, en sorte que la tension-d'ali=en- tation est branchée. Après disparition du signal adresse et mémorisation de l'information, l'information mémorisée assure, éga- lement dans ce montage, le branchement de la tension d'alimenta- tion par l'intermédiaire des portes G5 et G6. Dans l'exemple de réalisation représenté, la porte G6 doit être une partie constitutive d'un circuit intégré ICO raccordé de façon permanente à la tension d'alimentation. Si dans le cas du montage représenté sur la figure 2 il ne se produit aucune réception de valeurs d'informations au cours du signal d'adresse ou pendant le marquage, les sorties des unités de mémoire FFI à FF4 restent au potentiel 0, et la tension d'alimentation est à nouveau -débranchée à la fin du signal d'adresse ou du marquage. Le schéma de principe représenté sur les figures 1 et 2 n'est destiné qu'à représenter les fonctions logiques, nécessaires pour la compréhension de l'invention, des montages. On n'a pas représenté une technique intégrée déterminée de circuits étant donné que, lors de la connaissance de l'invention, l'homme de l'art sait comment on peut réaliser un montage constitué conformément à l'invention, suivant une technique intégrée déterminée des circuits. RE V#ND I CATI ONS 1. Montage constitué par plusieurs composants numériques intégrés, pour la réception et la mémorisation temporaire de valeurs d'informations numériques devant être traitées ultérieurement et arrivant de façon irrégulière, caractérisé par le fait que la tension d'alimentation des unités de mémoire recevant les différentes valeurs d'informations et des circuits logiques, associés à ces unités, n'est appliquée que pendant la durée de la réception et de la mémorisation des valeurs d'informations. 2. Montage suivant la revendication 1, caractérisé par le fait que les valeurs d'informations arrivantes actionnent un commutateur qui branche la tension d'alimentation des unités de mémoire et des circuits logiques, et qu'après la mémorisation les valeurs d'informations mémorisées maintiennent ouvert ce commuta- teur pendant la durée de leur mémorisation. 3. Montage suivant la revendication 1, du type commandé au moyen d'un signal d'adresse, caractérisé par le fait que le signal d'adresse actionne un commutateur qui branche la tension d'alimentation des unités de mémoire et des circuits logiques, et qu'à la fin de ce signal d'adresse les valeurs d'informations mémorisées maintiennent ouvert ce commutateur pendant la durée de leur mémorisation. 4. Montage suivant la revendication 2, caractérisé par le fait que les unités de mémoire sont constituées par des étages à bascule bistable (FF1 à FF4), que les conducteurs de positionnement (Li à L4) des différentes unités de mémoire (FF1 à FF4), par l'intermédiaire desquels sont envoyées les valeurs d'informations devant être reçues, sont reliés aux entrées d'une porte OU (G7), que la sortie de cette porte OU (G7) est reliée à un dispositif électronique de commutation (T1, T2) branchant ou débran- chant la tension d'alimentation, et que les conducteurs de sortie des unités de mémoire (FF1 à FF4) sont reliés également par l'in termédiaire d'une autre porte OU (G5) à ce dispositif de commutation (T1, T2). 5. Montage suivant la revendication j, caractérisé par le fait que les unités de mémoire sont constituées par des étages à bascule bistables (FFi à FF4), que les conducteurs de positionnement CLI à L4) des différentes unités de mémoire (FF1 à FF4), par l'intermédiaire desquels sont envoyées les valeurs dtinforma- tions devant être reçues, passent respectivement par des portes ET (G1 à G4) dont d'autres entrées sont reliées à un conducteur de marquage (ML) conduisant le signal d'adresse, que le conducteur de marquage (ML) est relié par ailleurs à un dispositif électronique de commutation (T1, T2) branchant ou débranchant la tension d'alimentation, et que les conducteurs de sortie des unités de mémoire (FF1 à FF4) sont reliés également à ce dispositif de commutation (T1, T2) par l'intermédiaire d'une porte OU (G5).