Ia présente invention concerne un circuit de synchronisation de signaux de télévision, et en particulier un circuit de synchronisation de signaux de télévision provenant de deux ou plusieurs sources d'information vidéo, par exemple, deux ou plusieurs caméras de télévision. Dans la programmation des programmes de télévision, il est souvent souhaitalle de couvrir deux ou plusieurs 4avènements concuramment, et de donner, au télespectateur,des effets spéciaux tels que des images partielles. Cela est accompli en appliquant deux ou plusieurs signaux vidéo et audio de source séparé à un dispositif connu sous le nom de commutateur vidéo. Le commutateur vidéo peut être programmé pour utiliser une information de plusieurs sources, pur montrer au spectateur, des scènes dans lesquelles certaines lignes produisant l'image représentent une source vidéo, tandis que les lignes restantes représentent une seconde source vidéo.Une telle image représente un évènement placé au-dessus de l'autre. Il est également possible d'utiliser des parties d'une ligne pour représenter une ou plusieurs sources d'information vidéo et produire une image, les évènements étant côte à côte. Un évènement peut également être inséré n'importe où dans la scène. Des appareils pour accomplir des effets spéciaux de cette nature sont bien connus de ceux qui sont compétents en la matière. Pour accomplir les effets spéciaux ci-dessus décrits, il est nécessaire que les signaux vidéo arrivant au commutateur vidéo soient en cowlncidence de phases. Pour assurer cette coincidence de phases, il est courant de prévoir un signal pilote de reférence sous forme d'un signal vidéo externe auquel toutes les sources vidéo telles que les caméras de télévision sont bloquées par un procédé bien connu sous le nom de ?IGENLOCKI1. Cependant, l'utilisation de ce procédé n'assure par une coincidence des phases du signal vidéo entrant, provenant de plusieurs sources. Cela est particulièrement vrai quand des signaux de caméras éloignées, placées dans plusieurs studios et/ou plusieurs emplacements, doivent être mélangés avec un programme du réseau.Le traitement des signaux à distance et du signal pilote de référence par des liaisons par câbles et par micro-ondes, produit invariablement un déplacement des phases des signaux vidéo arrivant aux bornes du commutateur vidéo, ce qui rend virtuellement impossible le mélange réussi des signaux provenant des sources vidéo. Selon la présente invention, on prévoit un circuit de synchronisation de signaux de télévision qui comprend un oscilla teur contrôlé par la tension, relié à un circuit générateur de signaux de synchronisation, pour produire des signaux de tempori sation ou de cadence pour la télévision. Un détecteur de phase est relié au générateur de signaux de synchronisation.Une source de signaux de référence et un oscillateur sont prévus pour 'produire une tension de contrôle représentant la phase relative des signaux obtenus par le générateur de signaux de synchronisa tion et la source de signaux de référence, pour contrôler la fré quence de l'oscillateur et amener en coincidence les phases des signaux de référence et du générateur de signaux de synchronisation0 La liaison entre le détecteur de phase et le signal de référence ou le signal du générateur de signaux de synchronisation comprend un moyen retardateur réglable, pour ajuster sélectivement la cadence des signaux du générateur de signaux de synchronisation par rapport aux signaux de référence. L'invention sera mieux comprise et d'autres buts, caractéris tiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre, faite en référence aux dessins schématiques annexés, donnés uniquement à titre d'exemple, illustrant un mode de réalisation de l'invention et dans lesquels - la figure 1 donne le schéma bloc d'un générateur de signaux de synchronisation pur la télévision selon la présente invention - la figure 2 est un schéma de circuit illustrant un mode de réalisation préféré de la présente invention ; et - la figure 3 illustre les formes d'ondes représentant le fonctionnement de l'appareil des figures 1 et 2. Sur la figure 1, un oscillateur réglé par la tension (VC0) 300, opérant à une fréquence centrale de t4, 318 MEZ, a une borne de sortie reliée à la borne d'entrée d'un circuit diviseur par sept 400. La borne de sortie du diviseur 400 est reliée à la borne d'en trée d'horloge du circuit générateur de signaux de synchronisation 500,appliquant ainsi la fréquence d'horloge de base de 2,0454 M au circuit 500.Le générateur 500, qui est sous forme de circuit intégré, produit les signaux de cadence ou de temporisation de camera de télévision requis sous forme de signaux vidéo de synchronisation (a), de signaux vidéo d'effacement (b), de signaux de synchronisation de chrominance (c), de signaux de commande de lignes (.d) et de signaux de commande de trames (e), comme illustré sur la figure 1. De plus, le circuit 500 engendre un signal de sortie à la moitié de la fréquence horizontale, qui est indiqué par H et qui, comme cela sera décrit ci-après, est utilisé comme 2 signal de comparaison pour la phase horizontale des formes d'ondes de temporisation à la sortie du circuit 500. le signal de sortie f"H du circuit 500 est appliqué à la borne d'entrée B du circuit 2 de réglage de phase 100.La borne de sortie D du circuit de réglage f' 100 produit un signal l H qui est appliqué à une borne d'entrée 2 d'un détecteur de phase 200. Un signal pilote horizontal de référence externe H est appliqué à la borne d'entrée d'un circuit diviseur par deux 600 qui, à son tour, est relié à une seconde borne d'entrée du détecteur de phase 200, lui appliquant un signal fOH se rapportant au signal de référence H. Le détecteur de phase 2 00 compare la coincidence dans le temps du flanc négatif du signal de référence f H avec le flanc négatif du signal f H du circuit 2 2 de réglage 100, et produit, comme signal de sortie, une tension de commande en courant continu. La sortie du détecteur de phase 200 est reliée à la borne de commande de l'oscillateur réglé par la tension 300, fermant ainsi la "boucle". Cette "boucle" est couramment appelée une boucle verrouillée en phase et maintiendra, sur son étendue de fonctionnement, la sortie du circuit générateur de signaux de synchronisation fixée au signal de référence H. Cependant, comme on l'a mentionné ci-dessus, il est souhaitable de prévoir dans une telle boucle verrouillée en phase, des moyens pour faire avancer et retarder les signaux de sortie du circuit générateur de signaux de synchronisation, pnur compenser les retards du système Un moyen pour accomplir ce changement de la cadence ou temporisation horizontale cnnsiste à prévoir un circuit à retard dans la boucle verrouillée en phase, par exemple, dans le circuit de réglage 100, qui retarde efficacement le flanc avant du signal de sortie à f" H avant son application au détecteur de 2 phase 200 Comme le détecteur de phase 200 est connecté en mode de phase nid les flancs négatifs des deux signaux d'entrée f H et H sont toujours forcés à être en coTncidence. Par consé2 2 quent; quand la boucle verrouillée en phase est fermée, comme cela est illustré sur la figure 1, le signal de sortie du circuit générateur de signaux de synchronisation, représenté par H , sera 2 avancé par rapport au signal de référence horizontal H ref de la quantité du retard introduit dans le circuit de réglage 100. Si ce retard est variable, l'avance résultante sera également variable. Par exemple, si le retard introduit par le réglage 100 est rendu variable sur une étendue commençant avant une période horizonte et se terminant après une période horizontale, alors les signaux de temporisation à la sortie du circuit générateur de signaux de synchronisation 500, en comparaison du signal de référence H, seront modifiés d'une avance effective à un retard effectif Des circuits analogiques à retard à utiliser dans des boucles verrouillées en phase peuvent présenter une instabilité pour de longs retards, ainsi qu'une répétabilité variable0 De plus, des circuitsawAogiqlesne sont pas faciles à contrôler d'un emplacement éloigné, à moins que l'on exerce un contrôle soigneux du traitement des signaux à distance. Cependant, comme cela sera décrit ci-après, la performance et la facilité de temporisation d'une caméra dans un système d'effets spéciaux, sont fortement améliorées si le circuit à retard a la forme d'un circuit commandé numériquement.L'utilisation d'un circuit à retard numérique améliore fortement la stabilité de la boucle verrouillée en phase, en particulier dans le cas où l'on utilise de longs retards, car tous les flancs des signaux de temporisation sont sous le contrôle d'une seule source de signaux d'horloges Un circuit à retard numérique offre également l'avantage d'une programmation éloignée du retard par le moyen d'une ligne de données, et sert de mémoire où le délai peut être reproduit ou des changements être anticipés pendant la période de marcheyóu d'arrêt de toute caméra particulière. Sur la figure 2, le schéma bloc de la figure 1 est reproduit avec les éléments du circuit de réglage de phase 100 illustrés sous forme schématique. Dans le circuit 100, trois compteurs synchrones à quatres bits 112, 113 et 114, reliés en série, forment un compteur de base à douze bits. Chaque compteur 112, 113 et 114 peut être programmé par l'introduction de données appropriées aux entrées des compteurs désignées par les bornes 9, 10, 1, 15 quand ces entrées sont à l'état bas. Les compteurs sont connectés en cascade en reliant les bornes de sortie des données désignées par la borne 12 sur chaque compteur, à la borne d'entrée de comptage désignée par la borne 5 sur chaque compteur.De cette façon, la borne de sortie des données de chaque compteur produit une impulsion dont la largeur est égale au signal d'entrée de comptage quand le compte programmé ~ dans chaque compteur est atteint. L'entrée d'horloge des compteurs 112, 113 et 114 est dérivée du signal d'horloge à 14,318 z du générateur de signaux de synchronisation, bien qu'il soit évident que d'autres fréquences d'horloge, qui sont un multiple de la fréquence de 14,318'MRz de l'oscillateur réglé par lakension 300 pourraittgalement être utilisés De même, on pourrait utiliser une horloge séparée construite, par exemple, sous forme d'une partie intégrale du circuit de réglage 100. En fonctionnement, le signal f"H à la sortie du circuit 2 générateur de signaux de synchronisation 500 est appliqué à une porte d'enclenchement 109 par le moyen d'un formeur d'impulsions monostable redéclenchable 115. le signal de sortie de la porte 109 force la porte 111 à s'ouvrir, ce qui permet aux impulsions d'horloge de l'oscillateur 100 d'être appliquées à l'entrée de comptage de la chaîne de compteurs112, 113, 114. Les compteurs commencent à compter les impulsions d'horloge et continuent à le faire jusqu'à ce que le nombre d'impulsions d'horloge comptées soit égal au nombre numérique introduit par les entrées de données des compteurs 112, 113, 114.Comme on l'a mentionné ci-dessus, les compteurs 112, 113, 114 sont formes d'une combinaison en série de trois compteurs synchrones à quatre bits, qui sont capables d'un compte total de 212 ou 4096 impulsions d'horloge. Quand le compte final est atteint, une impulsion de sortie des données (borne 12 du compteur 114) est réappliquée à-la porte d'enclenchement 110 qui, à son tour, remet la porte 111 à zéro, et remet également toutes les entrées de données à l'état bas. Le système de comptage attend maintenant l'apparition d'une autre impulsion de dédlenche- ment à la borne B pour recommencer le cycle.Pendant cet état bas, les entrées des données peuvent être reprogrammées soit par les commutateurs individuels de données 700 ou par une programmation éloignée de ces mêmes lignes de données La plage d'avance ou de retard disponible est déterminée par la période des impulsions d'horloge dérivées de l'oscillateur 300 à 14,318 XTHz, et elle est à peu près égale à 70 nanosecondes. Un tableau des retards de temps en fonction de l'état de l'entrée des données donne les valeurs suivantes de retard Entrée des données Retard 2' 69,84 nanosecondes 22 159,68 nanosecondes 279,365 nanosecondes 24 558,73 nanosecondes 1,117 microsecondes 26 2,235 micrsecondes 4,470 microsecondes 28 8,94 micssecondes 29 17,88 micssecondes 210 35,76 micmsecondes 211 71,52 miCrecondes 212 143,03 microsecondes Le fonctionnement des circuits des figures 1 et 2 sera mieux compris en se reportant aizformoed'ondesde la figure 3, avec le tableau des valeurs des retards par période d'impulsion d'horloge. En utilisant les dix premiers bits du nombre à douze bits, on obtient une plage de retard de O à 71,44 microsecondes, avec la valeur la moins importante d'un bit ou environ 70 nanosecondes. Les deux derniers bits produisent un retard de 53,64 microsecondes qui, par rapport à la période horizontale de 63,55 microsecondes (normes ETC), peut être considéré comme une avance de 9,91 microsecondes sur l'impulsion synchronisatrice suivante du générateur de signaux de synchronisation 500. Comme cela est illustré sur la figure 2, les deux bits les plus importants (bornes d'entrée des données 9 et 10 du compteur 114) sont au niveau haut, ce qui donne, au système, un retard fixe de 53,64 microsecondes. les huit bits restants sont rendus variables par exemple par des commutateurs 700 ou une ligne de données distance. Ainsi, on obtient une plage de retard numérique incrémentiel de 17,79 microsecondes avec une résolution de 70 nanosecondes.Cette programmation procure une avance de phase de 9,91 microsecondes jusqu'à un retard de phase de 7,88 microsecondes. En se reportant à la figure 3, la forme d'onde A illustre le signal de référence horizontale H tandis que la forme d'onde B illustre le signal de sortie - H du circuit diviseur par deux 600. La forme d'onde C est la2 forme d'onde de sortie f' H à la borne D du circuit de comptage 100 de la figure 2. En 2 fonctionnement, on considère que toutes les entrées de données des compteurs 112, 113, 114 sont programmées à un état bas pour un compte de 1024 et qu'un signal f H est appliqué à la borne B 2 du circuit 100 de la figure 2. Une impulsion de déclenchement à la porte 109, représentée par la forme d'onde E de la figure-3 débute le compte des impulsions d'horloge, en activant lE porte 111. Le compte à 1024 est représenté par la forme d'onde D. A la fin du compte, un signal de sortie des données à la porte 110 est appliqué à la porte 111 et il arrête le compte.Comme la boucle verrouillée en phase était fermée et que c'et une caractéristique d'une boucle numérique verrouillée en phase, de forcer les flancs négatifs des signaux d'entrée ##### et ##### à être en coïncidence, le flanc négatif H de la forme d'onde B représentant fO et la sortie retardée du circuit 100 représentée par le 2 flanc négatif I sont forcés être en coïncidence0 Cela force l'impulsion de charge représentée par la forme d'onde E à la position dans le temps illustrée, qui produit une avance de phase de 9,91 microsecondes0 Cette impulsion de charge correspond à la sortie du générateur de signaux de synchronisation 500 représentée par la forme d'onde G, qui illustre l'avance de phase par la période désignée t -t a o De même, les parties des formes d'ondes du côté droit de la figure 3 illustrent le retard maximum de phase quand les entrées de données des compteurs 112, 113, 114 sont toutes à l'état haut pour un compte de 768 Le retard maximum de phase de 7,88 microsecondes est indiqué par la période désignée par to -tr.Pendant le fonctionnement, les entrées de données des compteurs 112, 113, 114 peuvent être reprogrammées à la fin de chaque cycle de comptage, ctest-à-.ire à chaque fois qu'elles sont à un état bas, soit par le moyen des commutateurs manuels de données 700 ou par une ligne de données à distance, pour faire varier le compte de 1024 à 768, qui correspond à une avance de phase égale à 9,91 microsecondes représentant la désignation du temps ta, à to à tr qui représente un retard de phase de 7,88 microsecondes pour une période totale d'avance et de retard de 17,79 microsecondes. Le mode de réalisation illustré sur la figure 2 a été construit avec les circuits intégrés et composants commercialisés suivants, et l'on -a trouvé qu'ils fonctionnaient de façon satis faisant selon l'invention décrite. 101-108 Résistances de 10E Og Ohm 109, 110, 111 Texas Instruments Quad-gate SN7400 112, 115, 114 Texas Instruments Compteur SN74LS193 115 Motorola Monostable MC8601 200 Motorola détecteur de phase - MC4344 300 Motorola oscillateur réglé par la tension MC4024 400 Texas Instruments TI 7493 500 National Semiconductor générateur de signaux de synchronisation NM5320 600 Motorola bascule JK MC853 +V 5 volts courant continuO Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre des revendications qui suivent. R E V E N D I C A T I O N S 1 - Circuit de synchronisation de signaux de télévision du type comprenant un oscillateur réglé par la tension relié à un circuit générateur de signaux de synchronisation pour produire des signaux de temporisation, une source de signaux de référence, un détecteur de phase relié audit générateur, à ladite source et audit oscillateur pour produire une tension de réglage représentant la phase relative des signaux obtenus dudit générateur et de ladite source, pour régler la fréquence dudit oscillateur et amener la phase des signaux de ladite source et dudit générateur en coinci- dence, caractérisé par un moyen à retard réglable relié entre ledit détecteur de phase et les signaux de source ou du générateur, pour régler sélectivement la temporisation desdits signaux du générateur par rapport audits signaux de référence. 2 - Circuit selon la revendication 1, caractérisé en ce que le moyen à retard réglable précité est réglable d'un retard inférieur à la période d'une ligne de télévision à retard supérieure à cette période pour donner aux signaux du générateur, un retard avance par rapport auxdits signaux de référence. 3 - Circuit selon la revendication 1, caractérisé en ce que le retard précité est réglable à partir d'une période inférieure à la période d'une ligne de télévision jusqu'à une période supérieure à cette période pour donner, aux signaux de référence, une avance - retard par rapport aux signaux du générateur. 4 - Circuit selon l'une des revendications 1 ou 2, caractérisé en ce que le moyen à retard réglable précité est relié pour retarder les signaux du générateur par rapport aux signaux de référence, et en ce qu'il comprend un circuit de compteurs programmabl réagissant aux signaux du générateur, et un circuit de portes de marche et d'arrêt, reliant les signaux du générateur au circuit de compteurs, ledit circuit de portes validant ledit circuit de compteurs lors de l'application du signal du générateur audit circuit de portes, et inhibant le circuit de compteurs quand il atteint son compte programmé, ainsi les signaux du générateur sont retardés d'une période égale au compte programmé du circuit de compteurs. 5 - Circuit selon l'une quelconque des revendications précédentes, caractérisé en ce que l'oscillateur réglé par la tension précité comprend une source d'impulsions d'horloge.