i 2004250 L'invention concerne les systèmes de mémoire à tores magnétiques à coïncidence de courants, dans lesquels, pendant les cycles de lecture et drécriture, des courants de demi-sélection sont appliqués aussi bien aux fils de bits au'aux fils de mots» 5 Dans les systèmes de mémoire à tores magnétiques, la ten dance est d'augmenter la capacité de la mémoire et d'abréger la durée du cycle. Pour atteindra ces buts, on a aiminué potablement la dimension des tores. Toutefois, si on diminue la dimension des tores, ilcfevient plus difficile d^enfiler à travers chacun des to-10 res les quatre fils d'un système cubique (3B) à coïncidence de courants. Un quatrième fil est habituellement nécessaire dans un système 3D étant donné qu'il faut un enroulement d'inhibition pour séparer les groupes de tores en plans de bits pendant l'opération de réécriture. 15 Pour assurer un équilibre plus favorable entre circuit ma gnétique et circuit électronique, on a conçu un système 2 1/2 D qui utilise un maximum de trois fils. Ce système conserve les avantages d'un système 3D quand au décodage mais il présente certains des avantages d'un système plan (2D) de sélection linéaire, auant au 20 prix de revient. Le système 2 l/2 D combine un cycle de lecture h coïncidence de courants et un cycle d'écriture à sélection linéaire. Plus orécisément, ce système sépare les groupes de tores en " prévoyant des appareils de commande de courant de bit distincts dans chaque plan de bit, chacun de ces plans comprenant un seul 25 groupe de fils ou lignes de bits. Pendant le cycle de lecture, un courant de demi-sélection est envoyé sur un fil de mot choisi et un courant de demi-sélection est aussi envoyé sur un fil de bit de chaque groupe. De cette manière, les tores sélectionnés sont mis dans l'état "O". 30 II est usuel de disposer des tores d'un plan de bits au- dessus d'un plan de masse sur' lequel on pose ensuite les fils de bits et les fils de mot. En outre, un appareil de commande courant de bit est relié à l'extrémité gauche ou a 1 '•extrémité droite de tous les fils de bits du groupe associé a ce plan de masse. De 35 cet ce manière, l'acoareil de commande de cojrant ce bits affecté à chaque groupe de fils de bits fournit dans ces fils un courant de demi-sélection, dans une seule direction sur le plan de masse. Par suite, un courant unidirectionnel de demi-sélection est induit dans le plan de masse et s'étale sur ce plan. Pour 40 des fils de bits situés sensiblement au centre du plan de masse, le courant de base induit oeut s'étaler dans toutes les direc- r BAD ORIQIMAL 69 07942 2 2004250 tions. Mais pour des fils de bits qui se trouvent au bord du plan de masse, le courant induit est restreint, ce qui entraine une variation dans les caractéristiques de passage du courant de demi-sélection à travers ces fils de bit. Plus'précisément, la varia-5 tion de caractéristiques est en relation avec une variation d'amplitude du courant, une variation du temps d'établissement et des réflexions de bruit. En outre, les systèmes de mémoire 2 1/2 D assurent une intensité de courant notablement plus grande d'un côté à l'autre du 1Q plan de masse. En conséquence, on a besoin d'un retour de masse à faible impédance entre l'appareil de commande de courant de bit et les interrupteurs de bits qui relient les fils de bits à un point de potentiel de référence. Pour assurer ce retour de masse a faible impédance, on a utilisé des condensateurs de manière à assu-15 rer un découplage entre l'excitateur et le point de référence. Si l'on utilise un tel parcours capacitif de retour de masse, il est important que les conducteurs du condensateur soient assez courts. Toutefois,' dans beaucoup de systèmes, les côtés du plan de masse sont matériellement assez distants l'un de l'autre et par suite 20 les conducteurs du condensateur doivent avoir une longueur notable» Le système de mémoire selon l'invention comprend une matrice à tores comportant une pluralité de fils de bits, ceux-ci étant disposés en plusieurs groupes. Au moins une paire de groupes 25 de fils de bits est disposée sur l'un de plusieurs plans de masse. Les fils de bits du premier groupe d'une paire sont séparés par les fils de bits du deuxième groupe de cette paire. De cette manière, les fils de bits d'une paire de groupes sont imbriqués. Dans chaque paire de groupes, on applique à un fil de bit choisi dans le pre-30 mier groupe un courant de demi-sélection dans un premier sens ; on applique/un fil de bit choisi dans le deuxième groupe un courant de demi-sélection en sens opposé. Des interrupteurs de bits assurent la sélection de fils adjacents pour le passage des courants de demi-sélection. Ainsi, selon l'invention, en imbriquant les fils de bits 35 et en faisant passer les courants de demi-sélection en sens opposés dans des fils adjacents, on obtient un équilibrage des courants induits de masse. En conséquence, on obtient au total un courant de masse qui, à la limite, est proche de zéro. La description qui va suivre en regard du dessin annexé 40 donné à titre d'exemple non limitatif fera bien comprendre comment 69 07942 3 2004250 l'invention peut être r La figure 1-est un schéma simplifié d'un système de mé-■" moire selon l'invention : les figures 2 et 3 illustrent plus en détail certains aspects de l'invention. La figure 1 montre un plan de masse 10 d'une matrice de mémoire a tores à coïncidence de courants comportant une pluralité 10 de tels plans. Le plan de masse 10 comporte deux groupes de fils de bits qui passent par des tores 19, chaque groupe comprenant huit fils de bits. Le premier groupe de fils de bits comprend les fils 11-llg et le deuxième groupe comprend les fils 12—12g. Un appareil de commande de courant de bit 16 est relié à l'extrémité gauche 15 des fils 12-12g et un appareil de commande de courant de bit 17 est relié a l'extrémité droite des fils 11-llg. L'extrémité droite des fils 12-I2g est reliée à des interrupteurs de bits 20 et l'extrémité gauche des fils 11-llg est reliée à des interrupteurs de bits 22. Les groupes de fils sont disposés de telle sorte qu'un fil 20 du premier groupe est adjacent à un fil du deuxième groupe. Autrement dit, les fils sont imbriqués, en ce sens que les fils d'un groupe sont séparés par des fils de l'autre groupe. Les appareils de commande 16 et 17 sont actionnés pendant le cycle de lecture de manière à donner des courants de derai-sélec-25 tion dans le même sens, soit de bas en haut en partant des appareils comme on l'a indiqué, soit de haut en bas en allant vers ceux-ci. De cette manière, le courant qui. passe dans un fil sélectionné du groupe 11-llg est toujours de sens opposé à celui d'un fil sélectionné du groupe 12-12g. Les interrupteurs de bits 20 et 22 sont 30 actionnés de manière à sélectionner un seul fil de bit de chaque groupe et à relier ce fil à un point de potentiel de référence ou à la masse. Des systèmes de mémoire 2 1/2 D comportant une pluralité de plans de masse et comprenant des appareils de commande de courant de bit et des interrupteurs de bits sont décrits en détail dans un 3'3 article de T.J. Gilligan, "2 1/2 D High Speed ï.iemory Systems - Past, Present and Future", dans IEEë Transactions on Electronic Computers, volume EC-15, n° 4, pages 475 sq., Août 1966. Les interrupteurs âe bits 20 et 22 comprennent chacun une pluralité d'interrupteurs de bits, respectivement 21-2îg et 23-23g, 40 chaque interrupteur étant associé à un fil de bit correspondant. BAD ORIGINAL 69 07942 4 2004250 Le circuit logique de sélection de la calculatrice associée à la matrice de mémoire actionne un seul interrupteur de bit à la fois de manière à relier à la masse les fils de bits associés. En même temps que les interrupteurs,, le circuit logique de sélection ac-5 tionne les appareils de commande de bits 16 et 17» Plus précisément à chaque temps, l'interrupteur 21 associé au fil 12 et l'interrupteur 23 associé au fil 11 peuvent être actionnés de façon telle que des courants de demi-sélection de lecture s'écoulent respectivement des appareils 16 et 17 dans le sens inc' ,. ~ sur le ae^ ' 10 Ainsi, les fils aajacents 11 et 12 ont été sélectionnés. A un autre moment, l'interrupteur 21d associé au fil 12d et l'interrupteur 23d associé au fil lld peuvent être actionnés de façon que des courants de demi-sélection de lecture passent par ces fils adjacents seulement. 15 Selon l'invention, les interrupteurs de bits 20 et 22 sont actionnés par le circuit logique de sélection de la calculatrice de manière à assurer le passage d'un courant de dèmi-sélec— ticn, pendant le cycle de lecture, seulement vers un seul fil de bit du groupe 11-llg et un seul fil du groupe 12-12g, les fils de 20 bits sélectionnés étant adjacents. Grâce à la disposition des fils de bits en deux groupes imbriqués et à l'application des courants de demi-sélecticn en sens opposés à des fils adjacents seulement, il se produit une annulation ou un équilibrage du courant induit de masse. Cet effet d'équilibrage est illustré en détail par la fi~ "iûvo " 25 cure 2. Sur cette figure 2, les lignes en trait interrompu indi-quent le sens du courant inouit de masse dans le plan de masse 10. Ainsi, quand un courant,de demi-sélection de lecture passe dans le fil 11, dans le sens indicué de droite à gauche, il en résulte, au-30 tour de ce fil, un courant induit de masse qui passe de gauche à droite. De même, lorsque un courant de demi-sélection de lecture passe de gauche s droite dans le fil 12, le courant de masse passe de droite à gauche. De cette manière, les courants induits de masse engendrés car le oassage du courant dans des fils de bits adjacents 35 se recouvrent et produisent un courant net ou résultant de masse.qui, à la limite, est proche de zéro. On comprend maintenant que, selon l'invention, deux croupes de fils de bits sont prévus pour un même plan de masse 10. L'un des groupes de fils de bits assure un courant de demi-sélection de 4C lecture cans un sens et l'autre groupe assure un courant de demi- 69 07942 5 2004250 sélection de lecture dans l'autre sens, les courants de demi-sélec-tion passant seulement dans des fils adjacents. De cette manière, les courants induits de masse sont pratiquement équilibrés, ce qui produit un courant induit résultant de masse qui est proche de zéro 5 a la limite. Grâce à cet équilibrage, on évite la variaticn de caractéristiques des courants de demi-sélection passant dans des fils de bits qui ne sont pas pratiquement centrés sur le plan de masse 10. Un avantage supplémentaire de la disposition des fils de 10 bits en deux groupes imbriqués sur un même plan de masse est que les fils peuvent être très peu espacés les uns des autres, ce qui est très désirable dans la construction des dispositifs de mémoire. Toutefois, dans les circuits imprimés, il est difficile d'arrêter des fils très rapprochés à des terminaisons très rapprochées elles 15 aussi, par exemple espacés de O,6 mm. Ainsi* s'il y avait un seul groupe de fils de bits sur le plan de masse 10, tous les fils se termineraient sur une même ligne droite, les terminaisons étant espacées de 0,6 mm. Par contre, comme le montre la figure 1, quand on imbrique les deux groupes de fils de bits, les fils adjacents peu-20 vent être espacés de 0,6 mm mais les terminaisons adjacentes sont espacées de 1,2 mm» Plus précisément, les connexions de l'appareil de commande 17 assurent des espacements de 1,2 mm entre fils adjacents 11-llg. De même, les connexions ou terminaisons adjacentes de l'appareil de commande 16 sont espacées de 1,2 mm. En outre, les 25 terminaisons adjacentes des fils 12-î2g dans les interruoteurs 20 et des fils 11-llg dans les interrupteurs 22 sont espacées de 1,2 mm. De façon usuelle, en partant de la gauche de la fleure 1, un premier fil de mot 30 passe par les tores 19 d'une première 30 colonne puis par une deuxième colonne de tores. Un deuxième fil de mot 31 passe par une troisième colonne puis par une quatrième colonne de tores 19. Ainsi, chaque fil de irot passe dans deux tores sur chacun ces fils de bits 11-llg et 12-!2g. Pour plus de simplicité, on n'a pas représenté les autres fils de mot des colonnes res-35 tantes du plan 10. Un courant de demi-sélection de lecture, dans un sens déterminé par le circuit logique de sélection de la calculatrice, est fourni par une source de courant dé mot 33 qui applique un courant à une extrémité de chacun des fils 30 et 31. Les autres extrémités des fils de mot 30 et 31 sont reliées respectivement à des 40 interrupteurs usuels de mot 35 et 36. 69 07942 6 2004250 En outre, on a- prévu un circuit capteur classique dont les fils capteurs comprennent un premier demi-fil .40 et un deuxième demi-fil 41, reliés a des amplificateurs de lecture 45 et 46. La structure et le fonctionnement des systèmes de courant de mot et 5 du circuit capteur sont décrits par exemple dans l'article déjà cité de Gillîgan,. pages 473 et 481, et dans un article de H.P. Zinschlag, "A 2 1/2 D Integrated Circuit Memory", dans Computer Design, Septembre 1966, oages 26 et suivantes. Dans le cycle d'écriture, le circuit logiiue de sél~--10 tion de la calculatrice actionne les appareils de commande de courant de bits 16 et 17 et les interrupteurs respectifs 20 et 22 pour faire passer un courant de demi—sélection d'écriture dans un sens prédéterminé. L'opération d'écriture est décrite dans l'article. de Gilligan, déjà cité. 15 La figure 3 montre comment un découplage capacitif est de assure entre les appareils de commande de courant de bits /la figure 1 et le potentiel de référence. L'homme de l'art comprendra que dans un système réel de mémoire, Il existe une seule source de courant qui est située dans la section d'alimentation du système 20 de mémoire de la calculatrice. Cette, unique source de courant est représentée par la batterie 50 sur la figure 3. La source 50 est reliée par l'intermédiaire d'impédances à une pluralité d'appareils de commande de courant de bits faisant partie du système de mémoire. Ces Impédances sont inévitables du fait que divers appa-25 relis de commande sont situés à des distances finies de la source de courant j par exemple la source 50 est reliée aux appareils de commande 17 et 16 par l'Intermédiaire d'impédances 52 et 53 respectivement. Quand les appareils de commande 16 et 17-sont actionne::,-30 des chutes de tension apparaissent aux impédances 52 et 53 sous la forme d'impulsions de tension. Ces impulsions sont difficiles à contrôler car les Impédances 52 et 53 sont elles-mêmes difficiles à contrôler» Aussi, il est connu de brancher un condensateur 55 entre l'appareil de commande 17 et le point de masse 56 situe s une ex- GS*fc 35 trémité du plan de masse 10. Le point de masse 59/situé à une autre extrémité du plan 10. On comprend qu'il existe une impédance inévitable dans le parcours de masse 60 entre les points 56 et 59, à savoir l'impédance 62 qui comprend des éléments d'inductance et de résistance du plan de masse 10 et du bâti du système de mémoi-40 re. En conséquence, on ne peut pas orédire exactement l'impédance 69 07942 7 2004250 62 Avec un seul condensateur 55,"on oeut .considérer oue le courant passant "ar le fil de bit 11 passe dans le sens indiqué, par 11 interrupteur 23 pour arriver au point de raasse 59 puis, oar 5 un parcours de retcur de ir.asse 60 et l'impédance 62, au point de masse 56 auquel est effectivement relié le condensateur 55. Par suite, l'impédance-62 fournit une impulsion-de tension incontrôlée au point ae référence 59. Selon l'invention, afin d'éliminer cette impulsion de tension, produite au ooint de référence 59 par rapport 10 au point de référence 56, un condensateur 65 est branché entre le ■ point 59 et l'appareil de commande 16. En conséquence, quand les appareils de commande 16 et 17 sont en action, on peut considérer qu'un courant alternatif passe par le fil de bit 11, l'interrupteur 23, le point de référence 59, le condensateur 65, l'apparéil de 15 commande 16, le fil de bit 12, l'interrupteur 21, le point 56, le condensateur 55 et l'appareil de commande 17 pour revenir au fil de bit 11. Dans cette boucle, tous les paramètres des fils de bits et des appareils de commande sont soigneusement réglés en impédance et par suite on peut prédire exactement le passage du courant. 20 En outre, étant donné qu'il ne passe aucun courant alternatif par la connexion de masse 60 et l'impédance 62, il n'y a pas de différence de potentiel entre les points de référence-56 et 59 et,, par suite,-on peut considérer l'un ou l'autre corme un point de référence véritable. 25 II va de soi qu'il est possible d'apporter de nombreuses modifications à l'invention telle qu'elle est décrite ci-dessus. Par exemple, les appareils de commande de courant de bits et les interrupteurs de bits peuvent être du type décrit en-détail dans la denar.de de brevet français n° PV 6905012 du 26 Février 1969. 30 On utilise ainsi un seul groupe de paires d'interrupteurs de bits qui sont reliés aux groupes de fils par des paires d'échelles dont le nombre correspond à celui des fils de bits d'un groupe. Chaque paire d'échelles ec-t reliée a un seul fil de bit de charnue grou'oo. Chacue caire drinterz-u- tcurs de bits relie à la masse l'un 35 des conducteurs a'une 032re e 'échelles, mais non les deux. fils imbriqué-s peuvent être discosés sur chaque plan de masse.- Plusieurs oaires de qroures oeuver.t être disposées sur un même plan 4G de lecture passant en sens opposés à ti^avers'des fils adjacents On comorencra crue clus ae deux arouces de fils de bits à courants de demi-sélection bad original ! 69 07942 s 2004250 seulement. Le système de monoire selon l'invention comprend une matrice de torec qui -->eut être divisée en mots c'information et en bits d'information constituant les mots. Chaque fil de bit passe : ans des tores représentant la même position de bit dans 5 los mots. bad original 69 07942 9 2004250 REVENDIS A-TIQ-MS 1. Dispositif de mémoire comprenant : — une matrice de tores divisée en mots d'information et en bits d'information constituant les mots t d - une pluralité ae fils de bits dont chacun passe dans des tores représentant la même position de bit dans les mots, les-dits fils de bits étant disposés en plusieurs groupes ; — une pluralité de plans de masse» au moins une paire de groupes de fils de bits étant disposée sur chaque plan de masse 10 et les fils de bits d*un premier groupe d'une paire, sur un plan de masse, étant séparés par les fils de bits drun deuxième groupe de cette paire ; — un premier dispositif de commande adjoint à chaque premier groupe associé s un plan de masse déterminé de manière 15 à faire passer un courant de demi-sélection dans un premier sens à travers un fil choisi du premier groupe ; — et un deuxième dispositif de commande adjoint à chaque deuxième groupe, associé audit plan de masse de manière à faire passer un courant de demi-sélection dans un fil choisi du deuxiè— 20 me groupe, dans un deuxième sens opposé au premier.. 2. Dispositif selon la revendication 1 dans lequel il est prévu pour chaque plan de masse un premier dispositif d'interruption adjoint au premier groupe et pouvant être actionné de manière à relier le fil de bit sélectionné à un point de potentiel de 25 référence en vue du passage du courant de demi—sélection dans un premier sens, un deuxième dispositif drInterruption adjoint au deuxième groupe et pouvant être actionné de manière à relier le fil de bit sélectionné à un point de potentiel de ré férence en vue au passage du courant de demi-sélection dans le 30 deuxième sens, et des moyens propres à actionner simultanément dans le cycle de lecture le premier et le deuxième appareils de commande pour assurer le oassace du courant de demi-sélection en sens opposés, seulement -ar des fils adjacents associés au même plan de masse. 35 3. Dispositif selon la revendication 2, dans lequel il est prévu de multiples fils de mot dont chacun passe dans des tores déterminés sur les fils de bits, et un dispositif de commande de 69 07942 10 2004250 mot relié à ces fils de mot et pouvant être actionné pour faire passer un courant de derni-séleetlon dans un fil de mot déterminé. 4. Dispositif selon la revendication I, dans lequel chacun des groupes de fils de bits comprend un nombre égal de fils et le 5 système comporte une pluralité de paires de conducteurs, le nombre de ces paires correspondant seulement au nombre de fils de bits dIun groupe, des moyens unidirectionnels étant prévus pour relier une extrémité de chaque fil de bit drun groupe à une paire respective et différente de conducteurs, de sorte que chaque paire est 10 associée seulement à un fil de bit de chaque groupe, un dispositif d*interruption étant adjoint à chaque paire de conducteurs et pouvant itre actionné de manière à relier les deux conducteurs d'une paire à un point de potentiel de référence pour boucler un parcours destiné au passage du courant de demi-sélection à travers les fils 15 de bits respectifs, et des moyens étant prévus pour actionner dans le cycle de lecture le premier et le deuxième appareils de commande et un dispositif d'Interruption choisi de manière à faire passer le courant de demi-sélection seulement par des fils de bits associés audit dispositif d'interruption et» en sens opposés, par des 20 fils adjacents associés à chaque plan de masse. 5. Dispo-sitif selon la revendication I, dans lequel il est prévu pour chaque plan de masse un premier élément capacitif branché entre le premier dispositif de commande et un premier point de potentiel de référence situé a une extrémité du plan de masse, et 25 un deuxième élément capacitif branché entre le deuxième dispositif de coîïïnande et un deuxième point de potentiel de référence situé à une autre extrémité du plan de masse, de sorte qu'il ne passe pas de courant alternatif a travers une impédance du pian de masse, entre ce premier et ce deuxième points.