la présente invention concerne des détecteurs de modulation de phase, du type détecteur de quadrature de phase, et elle concerne plus particulièrement un circuit pour réduire la conversion de la modulation d'amplitude des signaux en une modula-5 tion de phase parasite dans de tels détecteurs de quadrature de phase. Les détecteurs de quadrature de phase sont prévus pour être utilisés dans les détecteurs de modulation de fréquence à circuit intégré utilisés dans les récepteurs radio pour la radiodiffusion à modulation de fréquence destinée au public. 10 Un détecteur de quadrature de phase est un détecteur de modulation de fréquence qui comporte une source d'ondes modulées en phase ou angulairement, un réseau de décalage de phase, un multiplicateur dans lequel ûn signal électrique est multiplié par un autre et un filtre passe-bas. La source d'ondes modulées 15 en phase ou angulairement est reliée directement à une première entrée du multiplicateur et reliée , par l'intermédiaire du réseau de décalage de phase, à une seconde entrée du multiplicateur La sortie du multiplicateur est reliée à l'entrée du filtre passe-bas. Si le réseau de décalage de phase a un décalage 20 linéaire .-en fonction de la caractéristique de fréquence, le niveau de signal délivré par le réseau passe-bas est proportionnel à la fréquence des ondes modulées en phase ou angulairement. Le détecteur de quadrature de phase est généralement précédé par un limiteur qui élimine les variations d'amplitude des 25 ondes modulées en phase, car le détecteur de quadrature de phase est sensible,de façon indésirable, aux variations d'amplitude.De telles variations d'amplitude des ondes modulées en phase sont provoquées par des phénomènes d'interférence, de bruit et d'affaiblissement . La réponse du détecteur de quadrature 30 de phase a de telles variations d'amplitude peut interférer avec une récupération précise du signal désiré. Il est souhaitable, dans certaines applications, d'introduire un premier limiteur-amplificateur entre la source d'ondes modulées en phase et une première entrée du multiplicateur. Ceci 35 peut être fait pour faciliter un couplage direct ou continu du premier signal d'entrée au multiplicateur d'un circuit détecteur de quadrature de phase réalisé sous forme de circuit 71 30877 2 2103526 intégré par exemple. Le premier limiteur amplificateur comporte, de façon caractéristique, un retard qui varie en réponse au niveau variable des signaux d'entrée de l'onde modulée en phase. Ceci constitue une caractéristique indésirable. La variation 5 du retard avec le niveau de signal rend le détecteur de quadrature de phase sensible, de façon indésirable, aux variations d'amplitude'des ondes modulées en phase qui sont appliquées comme entrée au détecteur de quadrature de phase. Une forme de multiplicateur qui est souvent utilisée dans 10 les détecteurs à circuit intégré comporte deux transistors ayant leurs émetteurs couplés alimentés- par un courant variable comme première entrée du multiplicateur. Une tension de signal appliquée entre les bases des deux transistors constitue la seconde entrée du multiplicateur. Le produit des deux entrées 15 apparaît dans le courant de collecteur de l'un des transistors et un signal qui lui est exactement opposé apparaît dans le courant de collecteur de l'autre transistor. Si la seconde entrée appliquée entre les bases des transistors du multiplicateur est importante, les seconds signaux d'ertrre sont effectivement 20 limités avant le processus de multiplication. Le multiplicateur peut être utilisé sous forme équilibrés Deux combinaisons de multiplicateur, comme il a été décrit précédemment, sont prévues chacune avec une première entrée, lesdites premières entrées étant équilibrées l'une par rapport à 25- l'autre. C'est-à-dire que les premiers signaux d'entrée sont de forme identique mais ont des directions opposées. Les secondes entrées appliquées entre les bases des transistors de chaque multiplicateur sont les mêmes. Les collecteurs des multiplicateurs sont reliés de telle façon que leurs tensions de sortie 30 s'ajoutent de façon à donner raie sortie de détecteur augmentée. Les premières entrées des multiplicateurs décrits dans les deux paragraphes précédents sont souvent 'obtenues des collecteurs d'un amplificateur différentiel ; acouplage d'émetteuc Cet amplificateur différentiel a un signal d'entrée qui est 35 appliqué entre les bases de ses transistors.il est courant de donner à ce signal d'entrée une valeur suffisamment grande pour amener l'amplificateur différentiel" à fonctionner en limiteur. 71 30877 3 2103526 Ceci introduit un retard dans les premières entrées des multiplicateurs qui varie:, d'une façon non linéaire avec l'amplitude de signal et affecte, de façon néfaste, le manque de sensibilité du détecteur de quadrature de phase à la modulation 5 d'amplitude du signal. La présente invention peut remédier à cet inconvénient. Selon les principes de la présente invention , un second limiteur-amplificateur' àe construction identique au premier limiteur-amplificateur est introduit dans la seconde des entrées 10 du multiplicateur. L'effet sur le détecteur de quadrature de décalages^e phase en réponse aux variations d'amplitude qui se produisent dans le premier limiteur-amplificateur est compensé par des décalages de phases identiques en réponse aux variations d'amplitude ' qui se produisênt dans le second limiteur-amplifica-15 teur. De cette façon la sortie du détecteur de quadrature est rendue substantiellement insensible à une large gamme de variations d'amplitude des ondes modulées en phase qui sont appliquées comme entrées à la combinaison constituée par le limiteur-ampliffcateur et le détecteur de quadrature . 20 D'autres avantages et caractéristiques de l'invention apparaîtront au cours de la description qui va suivre. Dans les dessins annexés donnes uniquement à titre d'exemple: La figure 1 représente le schéma de montage d'un détecteur de modulation de phase équilibré selon un mode de réalisation de 25 la présente invention; Les figures 2A, 2B, et 2C sont des courbes de la sortie d'un détecteur de modulation de phase en fonction de la fréquence. En se référant aux dessins on voit que la figure 1 montre un détecteur de quadrature de phase comportant les transistors 30 310, 312, 318, 320, 322, et 324-, représentés comme étant montés dans une structure de circuit intégré 14. La plaquette de circuit intégré 14 peut contenir d'autres circuits qui ne sont pas indispensables à la compréhension de la présente invention et qui ne sont pas représentés.Tous les éléments de circuit sont 35 placés sur le circuit intégré 14 à moins qu'il soit spécifié qu'il en est autrement. Les transistors 310 et 312 ont leurs émetteurs reliés chacun au collecteur d'un transistor 317 qui leir 71 30877 4 2103526 délivre une polarisation à courant constant. Les émetteurs des transistors 31'8 et 320 sont reliés chacun au collecteur du transistor 310. Les émetteurs des transistors 322 et 324 sont reliés chacun au collecteur du transistor 312. 5 L'onde de signal modulée en fréquence "issue d'un simplificateur -limiteur précédent du circuit intégré 14 ( non représenté ) est appliquée, selon un montage symétrique, aux bases des transistors 310 et 312 par l'intermédiaire des points d'"entrée 234 et 236. L'onde de signal M décalée en phase est appliquée en commun 10 aux bases des transistors 318 et 322 comme il sera expliqué ci-après. Les bases des transistors 320 et 324 sont reliées à une tension constante prévue à l'émetteur d'un transistor 360. Les collecteurs des transistors 318 et 324 sont reliés ensemble et sont reliés par l'intermédiaire d'une résistance 326 15 à un point 370. Lès collecteurs des transistors 320 et 322 sont reliés ensemble et, par l'intermédiaire d'une résistance 328,à un point 372. Les points 370 et 372 sont reliés aux entrées d'un circuit amplificateur suivant ( non représenté ) . Les résistances 380 et 382 représentées en pointillés et reliant les points 2o 370 et 372 respectivement à la borne (B+) représentent des résistances équivalentes des entrées de ce circuit amplificateur suivant.Les composantes de repos et de signal des courants de collecteurs des transistors 318 et 324 sont délivrées par l'intermédiaire de la résistance équivalente 380.Les composantes de repos 25 et de signal des courants de collecteur des transistors 320 et 322 sont délivrées par l'intermédiaire de la résistance équivalente 382. La base du transistor 360 est reliée, par l'intermédiaire d'un point 306, à une source d'alimentation de puissance de 5,5 30 volts ( non représentée) , placée ailleurs sur le circuit intégré 14- La base du transistor 360 est reliée à une borne T., du 3 circui^intégré, cette borne étant reliée à une tension de référence de masse par .11 intermédiaire ^'un condenseur 348 extérieur au circuit intégré. Le transistor 3 60 a son émetteur 35 relié à la masse par l'intermédiaire d'une résistance 362 et son collecteur relié à la borne T,. .La borne T . est reliée à une 14 14 source de tension de fonctionnement (B+) placée à l'extérieir 71 30877 5 2103526 10 du circuit intégré. La borne de tension ^ assure la connexion entre les références de tension de masse à l'intérieur et à l'extérieur « du circuit intégré. La tension de fonctionnement ( B+ ) peut aller de 8 à 1-6 volis, en se référant à la tension de masse . Le point 306 est maintenu à une tension régulée de 5,5 volts La composante de repos de la tension aux points 234 et 236 est de 2,3 volts'environ. La variation du signal d'entrée est maintenu^ entre 1,5 et 3>5 volis environ. Un circuit limiteur-amplificateur préliminaire prévu pour délivrer des signaux aux points 234 et 236 du circuit représenté à la figure 1 est décrit dans lademande de brevet déposée aux Etats-Unis d'Amérique sous le numéro 66921 le 26 Août 1970 au ncm de Jack Avins , cédée à la société dite EGA CORPORATION" ^ et ayant pour titre"An amplifier-Limiter Circuit With Reduced AM To PM Conversion". Pour développer le signal à modulation de fréquence décalé en phase, le signal à modulation de fréquence présent aux points 234 et 236 est appliqué aux bases d'une paire de transistors 332 et 334 . Les émetteurs des transistors 332 et 334 sont reliés à la source de courant constant comportant le transistor 317. Le collecteur du transistor 334 est relié à la connexion de potentiel de fonctionnement 306 et le collecteur du transistor 332 est relié à l'émetteur d'un transistor 338. Une polarisation fixe est appliquée à la base du transistor 338 à partir de l'émetteur 336 dont le collecteur et la base sont reliés à la connexion . de potentiel. de fonctionnement 30û. Le collecteur du transistor 338 estrelié à la connexion 306 par l'intermédiaire d'une résistance 340. Le collecteur du transistor 338 est relié également à une borne Tg de la plaquette de circuit intégré 14. Un condensateur de faible valeur 342 est représenté comme étant monté entre les bornes Tn et T., . Le condensateur 342 9 15 20 25 30 35 peut être constitué uniquement par une" capacité parasite. La résistance 340 et le condensateur 342, en combinaison avec les inducteurs 346 et 350 et un condensateur 351 forment le réseau 62 de décalage de phase . L'inducteur 346 est monté 71 30877 6 2103526 entre les bornes et Tg . L'inducteur 350 efc le condensateur 351 sont montés en parallèle entre les bernes et ^13* Excepté en ce qui concerne la résistance 340 et le condensateur 342, les éléments du circuit ou réseau de décalage de phase 62 5 sont placés extérieusment au circuit intégré. La combinaison en parallèle constituée par le condensateur 351 et l'inducteur 350 entre en résonnance au voisinage de la fréquence centrale de l'onde appliquée. Le condensateur 351» l'inducteur 346 et 1'inducteur350 sont réglés de façon à 10 provoquer un décalage de phase de 90° dans le réseau de décalage pour la fréquence de la porteuse non modulée. Une fréquence de porteuse différente provoque un décalage de phase différent dans le réseau 62. La borne es^ reliée à la base d'un transistor à émetteur-15 follower 352.Le collecteur du transistor 352 est relié à la borne T14 (B+) et son émetteur est relié au potentiel. de référence de masse par l'intermédiaire d'une résistance 354. Le collecteur du transistQ'r317 est relié-aux ^émetteurs des transistors 310, 312, 332, 334. Le transistor 317 est prévu pour 20 donner un passage de courant de collecteur constant. Son émetteur est relié, par l'intermédiaire de la résistance 319» au potentiel. ~ de masse. Sa base et la base d'un transistor 325 sont reliées chacune à l'émetteur d'un transistor 323- L'émetteur du transistor 325 est relié, par l'intermédiaire 25 d'une résistance 321 , au potentiel, de masse. Le collecteur du transistor 325 est relié à la base du transistor 323 et relié, par l'intermédiaire d'une résistance 327» à la 'Connexion de potentiel de fonctionnement 306 . Le collecteur du transistor 323 est montré comme étant relié à laconnexion 306. Les émetteurs des transistors 310 et 312 sont reliés ensemble 30 et reliés à une source de courant constant comportant le transistor 317.L'onde modulée en fréquence, appliquée aux points 234 et 236, provoque le passage du courant constant entre les transistors 3Î-0 et 312. De la même façon le signal modulé en fréquence décalé en ^ phase fait passer le courant dans les transistors 318 et 322 .en fonction du courant dans les transistors 320 et 324 respectivement. La phase du signal décalé en phase change en fonction de la 71 30877 7 2103526 modulation de fréquence (déviation ) de l'onde de signal appliquée Il en résulte que lorsque le transistor 310 est conducteur,les angles de conduction relatifs des transistors 318 et 320 dans les résistances de charge 380 et 382 respectivement sont fonction 5 de la modulation de signal. Ceci a pour effet que la tension de sortie du détecteur, apparaissant entre les points 370 et 372, varie d'une valeur positive, passe par zéro et atteint une valeur minimale qui dépend directement des variations du décalage de phase entre l'onde de 10 signal en phase et l'onde de signal décalée Par conséquent si la relation de quadrature ( phase de 90° ) entre les ondes de signal à la fréquence de la porteuse n'est pas maintenue , la tension de sortie nulle est décalée ce qui entraîne un désiquili-brage du détecteur . Une caractéristique de déséquilibrage du 15 détecteur a pour effet que les moitiés positiveebnégative des ondes de signal détectées ne sont pas symétriques,ce qui introduit une distorsion non linéaire à l'onde de signal obtenue. la figure 2 montre les variations de la tension de sortie du détecteur en fonction d'une variation de fréquence pour trois 20 conditions de réception. En l'absence de modulation d'une onde porteuse d'entrée et avec une relation de quadrature parfaite entre les ondes de signal en phase- et décalées en phase apparaissant aux entrées des transistors de commutation 318,320, 322 et 324> la tension de sortie de détecteur moyenne est nulle comme il a été 25 décrit ci-dessus.Ceci est représenté par le point de croisement 702 des figures 2A et 2C. la figure 2A montre la tension de sortie de détecteur lorsqu' une onde de signal de faible niveau ou onde de signal faible est reçue. L'onde a une amplitude insuffisante pour être limitée. 30 L'onde est modulée à la fois en amplitude et en fréquence . Le changement de la tension de sortie à une fréquence donnée est causé par la modulation d'amplitude de l'enveloppe de l'onde de signal...modulée en fréquence .Pour obtenir la tension de sortie de détecteur représente^ la relation de quadrature entre l'onde 35 porteuse non modulée en phase et l'onde non modulée décalée en phase peut être maintenue pour -tous les niveaux de signal. La figure 2B montre la tension de sortie de detecteur lorsque 71 30877 8 2103526 la relation, de"quadrature entre les ondes de signal dans les circuits de transmission en phase et à. décalage de phase n'est pas maintenue pour tous les niveaux de signais, les niveaux de signal sont les mêmes que ceux utiliségfrour l'obtention de la 5 figure 2A. Il convient de remarquer que le point de croisement 702 est décalé de lVaxe de "tension nulle. Ceci provoque une distorsion non linéaire de l'onde de signal obtenue , comme il a été mentionné auparavant. La figure 20 montre la caractéristique de tension de sortie du ^0 détecteur lorsque :(1) la limitation est maintenue dans les deux circuits d'onde de signal et (2) lorsque la relation.de quadrature entre l'onde porteuse en phase et l'onde décalée en phase est" maintenue sur une large gamme de niveaux de signal plus élevés. Le détecteur de quadrature représenté à la figure 1 est un 15 mode de réalisation de l'invention. Une relation de quadrature peut être maintenue entre-les ondes de signal non modulées dans les circuits d'onde de signal 3n phase et décalé-en phase pour tous les niveaux de signal.Le détecteur a une caractéristique de tension de sortie en fonction de la fréquence selon la figure 20 2A pour les niveaux de signa^taibles et selon la figure 2C pour les niveaux de signal plus élevés. Dans le cas de signaux faibles , l'onde de signal modulée en fréquence obtenue à la sortie du circuit amplificateur -limiteur de fréquence intermédiaire précédent présente une modulation 25 d'amplitude non désirable. Par conséquent une limitation supplémentaire aussi importante que possible _doit être prévue par le circuit détecteur lui-même pour diminuer la quantité de modulation d'amplitude obtenue sur le signal détectée. Malheureusement lorsque l'amplificateur différentiel. comportant les 30 transistors 310 et 312 ej/commandé d'une façon suffisamment brusque pour ©ontribuer.à une limitation substantielle , la variation du retard de phase de cet amplificateur différentiel en fonction de l'amplitude du signal dégrade la suppression de modulation d'amplitude du détecteur. S'il n'y a pas de ^5 variation de compensation du retard de phase dans le circuit de transmission à décalage de phase , la variation du retard de phase dans le circuit de transmission en phase ne se distingue 71 30877 9 2103526 pas de la modulation angulaire désirée de l'entrée de signal. Cette composante de modulation de phase parasite sera détectée parle détecteur de quadrature ce qui est indésirable. le mode de réalisation représenté à la figure 1 écarte cette limitation. Le circuit de la figure 1 est réalisé comme il a été décrit 5 ci-dessus, de telle sorte que la même limitation et le même retard de phase du signal prennent place dans le circuit d'onde de signall/frrincipané et dans le circuit d'onde de signal décalés en phase. L'égalisation des retards dans les deux circuits d'onde ^ de signal est extrêment importante car elle empêche le décalage au point de croisement 702 et permet le fonctionnement à faible niveau désiré représenté à la figure 2A. Comme il a été indiqué ci-dessus , dans 1'art-antérieur, un.circuit détecteur de quadrature de phase commandé directement par le signal de sortie . à des niveaux de signal faibles , peut présente^un point de 15 • croisement détecté décalé comme représenté par le point 702 à la figure 2B. La modulation d'amplitude de l'enveloppe d'onde de signal modulée'en phase, lorsqu'elle est amplifiée ou amplifiée et limitée par un amplificateur différentiel( tel que celui formé 2q par les transistors 310, 312, ou par les transistors 332, 334 )> est soumise à un retard de phase. La valeur de ce retard de phase est une fonction non linéaire de l4aaiplitude de l'enveloppe de l'onde èe signal.C'est-à-dire que les retards de phase pour le maximun (crête ) etle minimum ( creux) de la modulation d'amplitude 25 ne sont pas égaux . Si cette différence de retard est désignée par AT ,la quantité dont l'onde de signal est décalée en phase est donnée 'par la formule. &©=At x f x 360° formule dans laquelle: A(^_= décalage de phase en degrés ^ t = temps en seconde f = fréquence en H.erz 71 30877 10 2103526 Ceci a le même effet que régler Ie réseau(62)de décalage de phase à A. & degrés pour le maximum et le minimum du cycle de modulation d'amplitude. Avec des retards de phase non linéaires, introduite à la fois dans les circuits de l'onde de signal en 5 phase et de l'onde de signal décalée en phase, comme dans le mode de. réalisation préférentiel de la présente invention ( figure 1 ) , le désaccord dynamique effectif pour le maximum et le minimum du cycle de modulation d'amplitude est sensiblement éliminé. L'utilisation de deux amplificateurs différentiels comprenant 10 les transistors 310, 312, et 332, 334 respectivement et fonctionnant en parallèle surmonte . le problème d'un décalage du point de croisement ( figure 2B.) avec le niveau de lionde de signal d'entrée.Ceci résulte du fait que tout retard de phase introduit dans le circuit de l'onde de signal en phase par les transistors 15 310 et 312 est compensé exactement par le retard dans le circuit de l'onde de signal par les transistors 332 et 334. Il n'y a pas de retard relatif ensuite entre les entrées des transistors multiplicateurs 318,319>322,324 et les angles de conduction des transistors multiplicateurs ne sont pas affectés 20 par les retards. Ceci rend le détecteur de quadrature de phase insensible au délai dans l'amplificateur différentiel comportant les transistors 310 et 312. Les décalages de phase provoqués par le'retard dans les transistors amplificateurs 310, 312 ou 332, 334 est diminué de 10° environ lorsqu'il fonctionne en 25 forte limitation avec des signaux d'entrée de niveau élevé. Dans-les circuits de l'art antérieur l'amplificateur différentiel comportant les transistors 310, 312 est utilisé seul . Il n'y a pas d'amplificateur différentiel auxiliaire comportant les transistors 332 et 334 fonctionnant en parallèle avec lui pour 30 délivrer des signaux au réseau de décalage de phase 62. Par conséquent dans les circuits de l'art antérieur,la relation de quadraturé de phase entre les ondes de signal dans le circuit en phase et dans le circuit décalé en phase, est détruite lorsque le niveau d'entrée change du niveau de limitation inférieur 35 au niveau de limitation avec décalage du point de croisement 702 (figure 2B ). On obtient une faible compensation supplémentaire pour les 71 30877 n 2103526 retards dans les deux circuits de signal en utilisant ut: transistor amplificateur à base commune 338 dans le circuit de signal décalé en phase. le retard non linéaire du transitor 338 dans le circuit d'onde de signal décalé en phase assure une contre 5 -partie aux retards non linéaires provoqués par les transistors 324, 318, 320, et 322 dans le circuit d'onde de signal en phase. le circuit décrit ci-dessus présente une différence de retard invariable aux collecteurs des transistors multiplicateurs 318 et 322 entre les circuits d'onde de signal en phase et 10 décalée en phase car l'onde de signal décalé en phase est appliquée aux bases afin de commander ou déclencher des courants de collecteurs et l'onde de signal en phase est appliquée aux émetteurs . La réponse aux signaux décalés en phase appliqués aux bases des transistors multiplicateurs 318 et 322 est retardée 15 davantage que la réponse aux signaux appliqués aux émetteurs. Ce retard dans le temps correspond à un retard de phase accru dans le circuit de signal décalé en phase.Si le circuit de transmission dé l'onde de signal décalé en phase est prévue pour donner un décalage de phase en avance globale de 90° pour une onde porteuse 20 non modulée, le réseau de décalage de phase doit donner plus de 90° de décalage de phase. Ce retard invariant dans le temps peut être compensé. L'inconvénient d'une telle pratique est qu',un êLément unique de réseau de décalage de phase ne peut donner plus de 90° de décalage de phase et des éléments additionnels sont nécessaires 25 dans le réseau de décalage de phase. Dans le mode de réalisation de la présente invention représenté à la figure 1, le réseau de décalage de phase est prévu -pour assurer un retard de presque 90° ( retard de phase ) et non une avance de 90° ( avance de phase ).Le retard du réseau de décalage 30 de phase est réglé de telle façon que son décalage de phase de 80° environ plus les 10° additionnel assuré par le retard de commande des bases des transistors multiplicateurs 318 et 322, assurent.un total de décalage de phase de 90° pour le signal porteur non modulé„ 35 Le retard supplémentaire de 10° introduit entre la base et le collecteur des transistors 318 et 322 reste sensiblement constant car les ondes de signal atteignant les bases sont toujours 71 30877 12 2103526 maintenues dans la gamme de fonctionnement linéaire pour la gamme de signal d'entrée utilisable. Ceci est réalisé en choisissant la.résistance de charge 340 pour qu'elle une valeur suffisamment faible pour que l'amplificateur différentiel 5 auxiliaire 332, 334 ne puisse donner, à la borne Tn , des y variations de tension trop importantes , même lors; ue cet amplificateur effectue une limitation totale . la caractéristique de filtre passe-bande dutéseau de décalage de phase filtre l'onde décalée en phase apparaissant à la borne donnant 10 essentiellement la même forme d'onde pour tous les niveaux de signal d'entrée. L'onde de signal d'entrée apparaissant aux points 234 et 236 peut avoir une valeur suffisante pour avoir été limitée par un amplificateur-limiteur de fréquence intermédiaire précédent.Elle pourrait être substantiellement un signal 15 carré avec des fronts d ' onde abrupts et le problème que surmonte la présente invention ne se présenterait pas. Lorsque l'onde de signal d'entrée se présentant au limiteur-amplificateur précédent est trop faible pour le maintenir en fonction de limitateur,1a tension apparaissant aux points 234 et 20 236 ,s'apparenté plus étroitement à une onde sinusoïdale 5 avec des bords en pente . La phase de l'onde sinusoïdale est. décalée de 10°environ lorsqu'elle est amplifiée dans les transistors 310 ou 312,lorsqu'elle est mesurée entre leurs tensions de base et les courants de collecteurs qu' elles délivreij/aux émetteurs 25 des transistors multiplicateurs 318 et 320. Il se produit un décalage de 3° environ de plus dans l'onde sinusoïdal^avant qu'elle apparaisse aux collecteurs du transistors de commutation 318 et 322. L'onde de signal d'entrée est délivrée également aux transistors 30 332 et 334 qui donnent un retard de dix degrés entre les signaux sinusoïsaux, la mesure étant faite entre leurs tensions de base et les courants de collecteur. Ce retard est égal au retard introduit par les transistors 310 et 312. L'onde de signal apparaissant au collecteur du transistor 332 est 35 délivrée à l'émetteur du transistor 338 et est soumise à un retard de phase supplémentaire de 3 degrés environ, avant d'apparaître au collecteur du transistor 338. Le retard de 71 30877 15 2103526 phase est.'égal au retard de phase de 3° introduit par les transistors de commutation 318 et 322. l'onde de signal apparais-sairtyfen Tcpst délivrée aux inducteurs 346 et 350 et au ' condensateur 351» qui, en conjonction avec la résistance de charge de collecteur ç 340, introduit un retard de phase de 80° environ par rapport à l'onde de signal à la "borne Tn . y Par conséquent l'onde de signal apparaissant à la borne se trouve en retard par rapport à l'onde de signal en phase de cette quantité. L'onde de signal à la borne es~k soumise à un .|q retard minimal lorsqu'elle est délivrée, par l'intermédiaire de la basé et de l'émetteur du transistor 352»à la base du transistor multiplicateur 318. Dans ce cas cependant l'onde de signal décalée en phase subit un retard de décalage de phase de 10° supplémentaire lorsqu'elle est amenée des bases aux 15 collecteurs du transistor 318 ou 322. Le décalage de retard de phase total inclut par conséquent les 10° introdui-fe par les transistors 332 ou 334 qui sont égaux aux 10° introduits par le transistor 310 ou 312 . Le~retard de décalage de phase de 3° introduit par le transistor 338 est égal 2Q aiytetard de décalage de phase de 3° introduit par les transistors multiplicateurs 318 et 322. A ce stade rien n'a été fait pour séparer la relation de phase des deux ondes de signal.Un retard additionnel de décalage de phase de 80° environ est introduit par les inducteurs 346 et 350 et les condensateurs 342 et 351 coopérant avec la résistance 340. Le transistor 318 introduit-approximativement un retard de décalage de phase de 10° supplémentaire . Ceci a pour effet que l'onde de signal décalée en phase se trouve de 90° sensiblement en arrière de l'onde de signal en phase, pour autant que les réponses qui leur sont faites ■jq aux collecteurs des transistors multiplicateurs 318 et 322 sont concernées. Un circuit équilibré de détection de modulation de fréquence du type représenté à la figure 1 assure un rejet de modulation d'amplitude supérieur , un seuil de limitation amélioré et un 3^ minimum de distorsion non linéaire. Certaines modifications du mode de réalisation représenté à la' figure 1 entrent dans le cadre de la présente invention . 71 30877 14 2103526 Par exemple les émetteurs des transistors 310, 312, 332 et 334 sont représentés comme étant reliés au collecteur d'un transistor à courant constant Tonique 317. Etant donné que les transistors 310 et 332 ont leuis jonctions base-émetteur reliés en parallèle, ils sont traversés par des courants égaux. De la même façon les transistors 312 et 334 ayant leuig jonctioiÊ base-émetteur en parallèle sont traversés par des courants égaux. Ce même résultat peut être obtenu en reliant les émetteurs couplés ûes transistors 332 et 334 au collecteur d'un transistor à courant constant qui est différent d'un transistor à courant constant ayant son collecteur relié aux émetteurs couplés des transistors 310 et 312 mais identiques à un tel transistor. La polariation base-émetteur du transistor à courant constant 317 ou des transistors à courant constant équivalent peut être effectuée par d'autres moyens connus différents de ceux qui sont représentés. Le réseau 62 de décalage de phase peut être modifié . Par exemple le réseau de décalage de phase pourrait comporter un transformateur doublement accordé avec des enroulements primaire et secondaiœjàccordés pour- être anti-:résonn"ant pour une fréquence d'onde porteuse non modulée et comportant un couplage entre enroulements choisi, pour un décalage de phase en quadrature à la fréquence de l'onde porteuse non modulée. L'enroulement primaire d'un tel transformateur serait commandé depuis la sortie de 1'amplifcateur différentiel auxiliaire. L 'enroulement primaire pourrait, par exemple , être commandé à partir "du collecteur du transistor 338 au lieu de l'être par la résistance 340 et le condensateur 342. Les extrémités de l'enroulement secondaire seraient reliées aux bases , connectées entre, elles , des transistors 320 et 324 respectivement.L'enroulement secondaire pourrait être relié à une extrémité d'une source de tension de polarisation pour donner un signal de commande décalé en phase,dissymétrique , aux transistors multiplicateurs 318-," 320, 322, et 324 d'une façon analogue à celle représentée à la figure 1. Selon un autre mode de réalisation l'enroulement secondaire pourrait être muni d'une prise centrale, celle-ci étant reliée à une tension de polarisation 71 30877 15 2103526 de telle sorte que les signaux décalés en phase symétriquement soient appliqués aux transistors multiplicateurs 318, 320, 322 et 324- Bien qu'il soit préférable d'appliquer le circuit de signal 5 décalé en phase aux "bases des transistors 318, 320, 322 et 324 et le circuit de signal en phase à leurs émetteurs, les circuits de signal pourraient être montés de façon opposée. Bien entendu l'invention n'est nullement limitée aux modes de -réalisation décrits et représentés qui n'ont été donnés 10 qu'à titre d'exemple . En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits aunsi que leurs combinaisons si celles-ci sont exécutées selon 1'esprit de 1'invention. 71 30877 16 2103526 RE-YENDI CATIO CT_S 1. Détecteur de quadrature de phase pour la détection d'ondes modulées en phase comportant une charge de détecteur , un multiplicateur ayant une sortie reliée à ladite charge et comportant une première et une seconde entrée ,des premiers et seconds moyens- de 5 couplage reliant respectivement les première et seconde entrée du multiplicateur à l'entrée du détecteur de quadrature , l'un desdits moyens de couplage incluant un réseau de décalage .de phase et les premiers moyens de couplage précités incluant un premier limiteur-amplificateur ayant une caractéristique indésirable 10 de variation de retard de phase avec les variations de l'amplitude de son signal d'entrée, ledit détecteur étant caractérisé en ce que les seconds moyens de couplage précités comportent un second limiteur-amplificateur ayant une caractéristique de variation de retard de phase avec la variation . de l'amplitude de son signal 15 d'en-trée qui est identique à celle du premier limiteur-amplificateur, de telle sorte que ledit détecteur de quadrature est rendu insensible à ladite caractéristique indésirable. 2. Détecteur selon la revendication 1 caractérisé en ce que le multiplicateur précité comporte, comme connu en soi , au moins 20 un premier et un second transistor ( 318 et 320 ) ayant leurs émetteurs reliés ensemble pour constituer ladite première entrée du multiplicateur, la sortie dudit multiplicateur étant obtenue à partir/l' au moins un des collecteurs du premier et du second transistor précités,en ce que le premier limiteur-amplificateur 25 comporte, comme connu en soi un troisième et un quatrième transistor(310 et 312) dont les émetteurs,reliés ensemble,sont connectés de façon à recevoir le courant de fonctionnement, les bases dudit troisième et dudit quatrième transistor étant reliés à l'entrée du détecteur de quadrature tandis que leuis 30 collecteuig fixment les sorties du premier limiteur-amplificateur précité, l'un desdits collecteurs étant relié à ladite première entrée du multiplicateur, en ce que le second . limiteur-amplificateur comporte un cinquième et un sixième transistor(332 et 334) dont les émetteurs,reliés ensemble, sont montés de façon à recevoir 35 le courant de fonctionnementf chacune de leurs bases étant reliée à l'une des deux bases du troisième et du quatrième transistor 71 30877 17 2103526 tandis que les collecteurs desdits cinquième et sixième transistor forment les première et seconde sortie du second limiteur-amplificateur respectivepentyét en cequele réseau de décalage de phase précité ( 62) est asservi en fréquence et _a une entrée 5 reliée à ladite première sortie du second limiteur-amplificateur et une sortie reliée à la seconde entrée dudit multiplicateur pour délivrer des tensions de signal entre les "bases du premier et du second transistor. 3. Détecteur selon la revendication 2 caractérisé en ce qu'il 10 comporte un septième transistor ( 338 ) monté en amplificateur à base commune comportant une entrée reliée à la première sortie du second limiteur-amplificateur et une sortie reliée au réseau de décalage de phase asservi en fréquence précité 4- Détecteur selon l'une des revendications 2 ou 3 caractérisé 15 en ce que les émetteurs des troisième,quatrième, cinquième, et sixième transistors sont reliés en commun à une source de courant de fonctionnement. 5. Détecteur selon l'une des revendications 2, 3> et 4 caractérisé en ce que l'amplitude de sortie du second limiteur-20 amplificateur est limitée à une valeur faible telle que la- réponse de la sortie du multiplicateur aux tensions de signal entre les bases du premier et du seeond transistor ne font pas apparaître un retard de phase non linéaire appréciable en fonction des amplitudes de signal. 25 6. Détecteur selon l'une des revendications 2 à 5 caractérisé en ce qu'il comporte deux transistors supplémentaires ( 322,324) dont les bases sont reliées' aux bases du premier du second transistor respectivement, leuns collecteurs étant reliésauxcollecteurs du second et du premier transistor respectivement et leurs émetteurs 30 étant reliés ensemble et reliés au second" des collecteurs des troisième et quatrième transistors .