i 2061795 La présente invention concerne un récepteur de signaux à sélection de fréquence à l'entrée duquel on applique un signal composé de fréquences différentes, qui vérifie la présence d'une ou de plusieurs fréquences déterminées dans ce signal et qui délivre un signal de sortie si la ou les fréquences recherchées 5 est ou.sont présentes. Les récepteurs de signaux utilisés ici pour des signaux qui sont composés d'une fréquence ou d'une combinaison de fréquences, sont équipés de circuits - résonnants à sélection de fréquence qui, comme cela' est généralement connuj sont composés d'inductances"et de capacités. 10 En particulier,dans le eas de signaux à basse fréquence tels que ceux uti lisés, par exemple, dans là signalisation à fréquence audio, dans les systèmes de -télécommunication, ces filtres sont coûteux et ne peuvent pas être réalisés en circuits intégrés. Dans le brevet allemand n° 1 267 272, il est décrit ton récepteur de signaux 15 à sélection de fréquence, qui permet d'éviter les filtres du type classique mentionné ci-dessus et qui, tout en maintenant la sélectivité requise, offre me réalisation avec des circuits mettant en oeuvre la technique des impulsions^ et.ainsi, dans une grande mesure, avec des circuits intégrés. Ce récepteur de signaux connu, toutefois, qui est basé sur l'utilisation 20 du principe de l'analyse de Fourler pour l'évaluation sélective de la fréquence, nécessite deux canaux séparés dont chacun est équipé d'un commutateur d'échantillonnage, d'un dispositif de multiplication, d'un circuit d'addition et d'un circuit de mise en forme, ainsi que d'un circuit d'addition commun aux deux canaux. En outre, un'élément de déphasage est nécessaire pour l'un des deux 25 canaux. La -nécessité vient du fait que, bien que la fréquence du signal à évaluer . et la fréquence de la source de tension alternative montée dans le récepteur de signaux correspondent," comme cela est supposé ici, elles ne sont pas appliquées en phase au dispositif d'inversion ; c'est la raison pour laquelle le signal 30 d'entrée doit être multiplié par le cosinus et par le sinus de la fréquence de recherche délivrée par le générateur de commande. La présente invention a pour objet de proposer un récepteur de signaux à sélection de fréquence qui fonctionne également sans filtre de type classique et, de plus, nécessite seulement un canal. 35 L'invention est caractérisée en ce que : - tin dispositif d'inversion de type connu, fonctionnant de préférence à la manière d'un modulateur en anneau, est relié à l'entrée ; - le dispositif d'inversion est commandé par un oscillateur oscillant à l'intérieur de la gamme de tolérances de la fréquence à évaluer ; 40 - un élément de couplage qui comporte essentiellement un condensateur, codêtermine BAD ORIGINAL 70 33904 2 2061795 la largeur de bande, de l'oscillateur et est monté entre l'entrée et l'oscillateur, "force" l'égalité en fréqùence et en phase entre la fréquence du signal à évaluer et celle de l'oscillateur ; - la sortie du dispositif d'inversion est, d'une manière connue,connectée à un 5 circuit d'addition présentant des caractéristiques de mémoire, dont le contenu est appliqué à un détecteur de seuil, selon le cycle d'un dispositif d'effacement bien connu fonctionnant périodiquement et dont on peut prélever un signal de sortie, Sur le récepteur de signaux connu, avec deux canaux, cette solution présente 10 l'avantage supplémentaire que le circuit de mise au carré, monté dans chacun des deux canaux, ainsi que le circuit d'addition commun, sont rendus non nécessaires. Selon une caractéristique avantageuse du récepteur de signaux, selon 1'invention, il est proposé : - que le récepteur de signaux soit précédé par un amplificateur ayant des 15 caractéristiques de limitation ; - que le circuit d'addition et le détecteur de seuil soient remplacés par une ligne à retard qui supervise le signal engendré à la sortie du dispositif d'inversion sous la forme d'une tension continue d'amplitude minimale et de durée minimale prédéterminées et d'où on peut prélever un signal de sortie. 20 Pour la réception et l'évaluation des signaux composés d'une combinaison de fréquences, il est proposé : - qu'à l'entrée de commande du dispositif d'inversion, on connecte un dispositif d'échantillonnage à circulât!on.cyclique, dont la fréquence de cycle est au moins équivalente au double de la fréquence maximale du signal et qui connecte 25 le dispositif d'inversion successivement,avec un oscillateur oscillant,dans chaque casadans la gamme de tolérances de l'une des fréquences à évaluer % - qu'à la sortie du dispositif d'inversion, on connecte un autre dispositif d'échantillonnage qui est synchronisé avec le premier dispositif d'échantillonnage, et qui connecte le dispositif d'inversion successivement avec plusieurs 30 circuits d'addition correspondant à plusieurs fréquences à évaluer ; - qu'un troisième dispositif d'échantillonnage, précédant le détecteur de seuil, connecte les circuits d'addition avec le détecteur de seuil dans un cycle de lecture ; - que le détecteur de seuil soit suivi par plusieurs circuits logiques corres-35 pondant à plusieurs fréquences à évaluer, lesquels circuits logiques sont, avec leurs entrées, connectés conjointement aux sorties du détecteur de seuil, les entrées de commande des circuits logiques étant libérées séparément par un quatrième dispositif d'échantillonnage synchrone avec l'échantillonnage des circuits d'addition associés. 40 D'autres caractéristiques de l'invention ressortiront de la description 70 33904 2061795 3 détaillée ci-dessous. Bien entendu la description et le dessin ne sont donnés qu'à titre indicatif et nullement limitatif de l'invention. La figure 1 représente un récepteur de signaux à sélection de fréquence, selon l'invention, destiné à l'évaluation d'une fréquence déterminée. 5 La figure 2 représente un récepteur digital, fonctionnant selon le même principe, mais a,vec un amplificateur ayant des caractéristiques de limitation connecté à son entrée", et avec une ligne à retard connectée à la sortie du dispositif d'inversion. Les figures 3a et 3b représentent un récepteur de signaux à sélection de fré-10 quence, qui est approprié pour l'évaluation d'un signal composé d'une combinaison de fréquences et qui, de plus,peut être commandé par un circuit de programmation central. Les figùres 4 et 5 illustrent la courbe de la tension de sortie du dispositif d'inversion d'un récepteur de signaux, selon les figures 1 et 2, respectivement. 15 Le récepteur de signaux, représenté sur la figure 1, comporte essentiel lement un dispositif d'inversion Mo qui est commandé par un oscillateur, un circuit d'addition SU, et un détecteur de seuil SD. Comme dispositif d'inversion,on peut utiliser l'un des modulateurs en anneau , bien connus. La ligne sur laquelle le signal est reçu est reliée à l'en-20 trée S du dispositif d'inversion Mo. Un oscillateur Gfl, par exemple tin multivibrateur astable est relié à l'entrée de commande STM du dispositif d'inversion Mo et à une fréquence naturelle correspondent à la fréquence fl du signal à évaluer. Dans le circuit d'addition, le signal de sortie du dispositif d'inversion 25 est emmagasiné. Le circuit d'addition peut être constitué, par exemple, par un montage de condensateur. On suppose qu'à l'entrée Es du récepteur, un signal est appliqué; il est constitué par un mélange de fréquences qui contient la fréquence fl à évaluer. Par l'intermédiaire des condensateurs de décalage Cs, ce mélange de fréquences 30 est tout d'abord appliqué à l'entrée S du dispositif d'inversion Mo„ Théoriquement, à la sortie A du dispositif d'inversion qui,comme cela est déjà mentionné, peut être un modulateur en anneau bien connu; une tension apparaît dont la fonction correspond à un signal ayant la fréquence fl délivrée par l'intermédiaire d'un redresseur double alternance, si le signal de commande pour le dispo- 35 sitif d'inversion est égal à la composante de fréquence fl.contenue dans le si- avec elle. gnal d'entrée et en phase/ • la forme est illustrée schématiquement sur la figure En utilisant un générateur de commande séparé., accordé sur une fréquence recherchée, il est possible d'engendrer un signal de commande qui est égal en fréquence,mais ce signal de commande ne satisfait pas à la condition de coïnci-^0 dence de phase,. comme le montre le montage connu. 70 33904 11 2061795 Comme la figure 1 le montre, les deux conditions peuvent être satisfaites si un tel oscillateur Gfl est relié à l'entrée de commande STM du dispositif d'inversion Mo, qui tout d'abord, est accordé sur la fréquence recherchée fl, et ensuite, compte tenu de son couplage à l'entrée Es, est mis en service par 5 le signal d'entrée, Le type de couplage qui est indiqué sur le dessin, par le condensateur de couplage Ck, présente une influence déterminante sur la gamme de tolérances à l'intérieur de laquelle la fréquence recherchée est évaluée, c'est-à-dire que le couplage est choisi de telle sorte que la synchronisation qu'il engendre 10 est maintenue sur une largeur de bande prédéterminée. Le signal apparaissant sous la forme d'impulsions unipolaires, à la sortie A du dispositif d'inversion Mo, est enregistré dans le circuit d'addition SU et traverse le détecteur de seuil SD. Au moyen de ce détecteur de seuil, il est possible de déterminer le seuil de réponse pour tin dispositif d'évaluation 15 (non représenté), qui peut être connecté à la sortie AS du récepteur. Le signal enregistré dans le circuit d'addition SU est effacé et supprimé par un commutateur Lt5, qui est fermé selon un certain cycle. Une modification du récepteur de signaux illustré sur la figure 1, est représentée sur la figure 2. Ce récepteur est particulièrement bien approprié 20 pour être utilisé comme récepteur sélectif pour une large gamme de niveaux du signal d'entrée. Dans ce récepteur, le dispositif d'inversion Mo est précédé, de manière appropriée, par un amplificateur VB ayant des caractéristiques de limitation. Ce type d'amplificateur est connu et peut être utilisé sous diverses formes. Ainsi, le signal apparaissant à l'entrée S du dispositif d'inversion 25 Mo est toujours-une tension à onde carrée. Sous les conditions décrites ci-dessus selon lesquelles, entre autre, le signal d'entrée est équivalent à la fréquence fl à évaluer, une tension continue est obtenue à la sortie A du dispositif d'inversion. Pour cette raison, le circuit d'addition SU et le détecteur de seuil SD 30 peuvent être remplacés par une simple ligne à retard ZG, avec un certain temps de travail et un seuil d'amplitude déterminé. Les figures 3& et 3b représentent . un récepteur de signaux qui est approprié pour la réception de signaux composés de plusieurs fréquences séparées. Dans un but de simplicité, la représentation sous forme 35 de blocs a été choisie. D'une manière générale, c'est un récepteur qui est réalisé de la même manière que le récepteur représenté sur la figure 1, mais présente quelques dispositifs supplémentaires. Par l'intermédiaire de condensateurs de découplage Cs, les signaux arrivant 40 à l'entrée Es du récepteur de signaux, sont appliqués à un amplificateur V, 70 33904 206Î795 5 où ils sont amplifiés. Le dispositif d'inversion Mo est connecté à la sortie de l'amplificateur V et, de la même manière, les oscillateurs Gfl .... Gfn sont connectés à la sortie de l'amplificateur V par l'intermédiaire d'éléments de couplage Ckl Ckn. Le nombre d'oscillateurs correspond au nombre de 5 fréquences à évaluer, chacun des oscillateurs étant accordé à l'une des fréquences fl .... fn. Pour.la réalisation de l'élément de couplage Ckl .... Ckn, les mêmes conditions que pour l'élément de couplage décrit précédemment,- en relation avec la figure 1, s'appliquent de .manière analogue. 10 Par l'intermédiaire d'un premier commutateur d'échantillonnage ATI, connecté à l'entrée de commande STM du dispositif d'inversion Mo, celui-ci est connecté, cycliquement à l'un des oscillateurs Gfl .... Gfn, et fonctionne à la fréquence correspondante fl .... fn. En vertu du principe d'échantillonnage, la fréquence du cycle est au moins le double de la fréquence fl .... fn la plus élevée du 15 signal. Le circuit d'addition SU, qui comporte n circuits d'addition individuels SU1 .... SUh, selon le nombre de fréquences fl .... fn, est relié à la sortie A-du dispositif d'inversion Mb, par l'intermédiaire d'un second commutateur d'échantillonnage AT2. 20 Le commutateur d'échantillonnage AT2 tourne en synchronisme avec le commutateur d'échantillonnage ATI, c'est-à-dire quand le commutateur d'échantillonnage ATI connecte l'oscillateur Gfl avec le dispositif d'inversion Mo. Le commutateur d'échantillonnage AT2 connecte la sortie A du dispositif d'inversion Mo, à l'entrée du circuit d'addition individuel SU 1. Ce fonctionnement 25 se répété ensuite de lui-même, d'une manière correspondante pour les autres circuits•d 'addition individuels SU 1 .... SUn, le résultat d1échantillonnage étant enregistré dans chaque circuit d'addition individuel. Dans le circuit d'addition SU, il est également proposé un circuit d'addition individuel particulier, dont l'entrée est de la même manière connectée 50 au commutateur d'échantillonnage AT2 et dont la fonction est expliquée ultérieurement. Chacun des circuits d'addition individuels SU 1 .... SUn, présente deux sorties, les premières sorties des circuits étant reliées conjointement à une même ligne. Sur cette ligne, les circuits d'addition reçoivent le critère 35 d'effacement. Chacune des secondes sorties des circuits d'addition individuels SU1 SUn, est reliée à un troisième commutateur d'échantillonnage AT3, qui interroge le circuit d'addition individuel, selon ce qui est appelé un cycle de lecture, dont la fréquence dépend de la largeur de bande requise des 40 . simples fréquences f I fn. Par "exemple, si la largeur de bande raqiri.se est 70 33904 , 2061795 6 de 50 hertz, ceci signifie qu'un cycle de lecture se forme toutes les 20 millisecondes. Ce cycle de lecture est suivi par le critère d'effacement déjà mentionné, de telle sorte qu'ensuite une nouvelle opération de mise en mémoire peut commencer. 5 Le détecteur de seuil SD est connecté à la sortie du troisième commutateur d'échantillonnage AT3, et la sortie de ce détecteur est multiplée respectivement sur une entrée de commande de chacune des n portes du type ET, A l'intérieur d'un cycle de lecture, un quatrième commutateur d'échantillonnage AT4, qui circule en synchronisme avec le troisième commutateur d'échantil-10 lonnage AT3 et auquel les circuits individuels U1 .... Un, du type ET, sont connectés avec leurs secondes entrées de commande respectives, libère juste une porte du type ET, dont le circuit d'addition individuel associé est échantillonné par le commutateur d'échantillonnage AT3. En conséquence, si un signal se présente à l'entrée Es du récepteur de 15 signaux, et si ce signal est composé, par exemple,des deux fréquences f 1 et f5, cette combinaison de fréquences est, par 1'intermédiaire de l'amplificateur V, appliquée au dispositif d'inversion Mo et les oscillateurs Gfl et Gf5 démarrent en même temps. Au cours de la connexion de l'oscillateur Gfl au dispositif d'inversion, 20 un signal apparaît à la sortie du dispositif d'inversion doit 3a forme a déjà été décrite en relation avec le montage selon la figure 1. Etant donné que le commutateur d'échantillonnage AT2 est synchronisé avec le commutateur d'échantillonnage ATI, ce signal est mis en mémoire dans le circuit d'addition SU 1. Ceci s'applique, d'une manière analogue, à la fréquence 25 f5 aussitôt que les commutateurs d'échantillonnage ATI et AT2 ont atteint la position 5. Avec le commencement du cycle de lecture, un circuit d'addition SU 1 est tout d'abord connecté au détecteur de seuil SD, par l'intermédiaire du commutateur d'échantillonnage ATJ. Si la valeur mise en mémoire dans le circuit 30 d'addition SU 1 excède la valeur de seuil, ce signal est appliqué à une porte U1 .... Un, du type ET, par l'intermédiaire de la sortie du détecteur de seuil. A cet instant seulement,la porte Ul, du type ET, a été rendue conductrice par l'intermédiaire du commutateur d'échantillonnage AT4, ce qui signifie qu'à la sortie 1, un signal apparaît et indique que la combinaison de 35 fréquences, à l'entrée du récepteur de signaux, contient la fréquence f 1. Celle-ci est ensuite évaluée et étalonnée d'une manière non représentée. Ici, de nouveau, le fonctionnement déjà décrit se répète pour la fréquence f5. Comme cela est représenté sur les figures 3a- et 3b, la commande des cycles d'échantillonnage, le cycle de lecture et l'effacement, peuvent être pris par 40 une commande centrale commune à une pluralité de récepteurs de signaux qui, 70 33904 7 2061795 quel que soit le signal à l'entrée de l'un des récepteurs, fonctionne selon un programme régulier. Etant donné, toutefois que le programme prend place, indépendamment du commencement du signal à l'entrée du récepteur, comme cela a déjà été mentionné, 5 il peut y avoir des pertes de temps dans l'évaluation du signal. En particulier, si les signaux sont très courts, ces pertes de temps peuvent avoir des consé-quenbes graves. Par exemple, si le temps de mesure, c'est-à-dire le temps entre deux cycles de lecture, est de 20 millisecondes, et que le signal commence 10 millisecondes 10 après un cycle de lecture, la portion du signal échantillonné au cours des 10 millisecondes restantes ne résulte plus d'une évaluation parce que le seuil déterminé (SD) sera à peine atteint. Si la durée totale du signal est seulement de 20 millisecondes, la part du cycle suivant sera également seulement de 20 millisecondes> la part du cycle suivant sera seulement de 10 millisecondes, 15 au mieux, ce qui n'engendre pas de nouveau une évaluation. Pour éviter ceci, le circuit d'addition SU peut être agrandi par un circuit d'addition individuel supplémentaire SUb. Ainsi, le cycle d'échantillonnage a avancé d'une position. Ce circuit d'addition SUb observe la largeur de bande totale du récepteur de signaux et , G0 en conséquence, présente' un temps de mesure plus court, qui est par exemple seulement de 1 à 2 millisecondes. Ceci signifie qu'un cycle de lecture est inséré par le circuit d'addition SUb toutes les une ou deux millisecondes. Si le circuit d'addition SUb engendre un état, celui-ci est notifié à la commande centrale, à la suite de quoi ce dernier provoque l'effacement de tous les circuits d'addi-25 tion individuels SU 1 .. . SUn. Le trajet des signaux provenant d'un circuit d'addition SUb peut s'acheminer de la même manière que cela_ a été décrit ci-dessus, par exemple par l'intermédiaire du commutateur d'échantillonnage ATj5;, du détecteur de seuil 3D, d'une porte correspondante U6 du type ET, et ensuite., de la sortie de cette porte ET jusqu'à 30 la commande centrale. On doit s'assurer, toutefois, par exemple au moyen d'un programme donné, que le cycle de lecture., pour ur. intervalle de une à deux millisecondes, s'applique seulement au circuit d'addition SUb. tandis que le cycle de lecture pour les autres circuits d'addition SU 1 .... SUn est conservé de la manière décrite 35 précédemment. En outre= un fonctionnement particulier d'effacement doit être prévu pour le circuit d'addition SUb. Par suite de cette disposition3la commande des récepteurs de signaux peut être centralisée sans que la fiabilité de l'évaluation soit pratiquement réduite. 40 Bien que les principes de la présente invention aient, été décrits ci-dessus en relation avec un exemple particulier de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la portée de l'invention. 70 33904 fl 2061795 o REVENDICATIONS 1°) Récepteur de signaux à -sélection de fréquence dont l'entrée reçoit un signal composé de fréquences différentes* qui vérifie la présence d'une ou de plusieurs fréquences déterminées dans le .signal composé, et qui engendre un 5 signal de sortie si la ou les fréquences recherchées est ou sont présentes* caractérisé en ce que : - un dispositif d'inversion;, fonctionnant de préférence * à la: manière d'un modulateur en anneau, est connecté à l'entrée ; - le dispositif d'inversion est commandé par un oscillateur oscillant à l'inté-10 rieur de la gamme de tolérances de la fréquence à évaluer ; - -un élément de couplage, qui comporte essentiellement un condensateur, codéter-mine la largeur de bande de l'oscillateur, est monté entre l'entrée et l'oscillateur, et force l'égalité en fréquence et en phase entre la fréquence du signal à évaluer et l'oscillateur ; 15 - la sortie du dispositif d'inversion est reliée à un circuit d'addition ayant des caractéristiques de mémoire, dont le contenu est appliqué à un détecteur de seuil selon le cycle d'un dispositif d'effacement fonctionnant périodiquement et d'où on peut prélevér un signal de sortie. 2°) Récepteur de signaux à sélection de fréquence, selon la revendication 20 1, caractérisé en ce que : - le récepteur de signaux est précédé par un amplificateur ayant des caractéristiques de limitation ; - le circuit d'addition et le détècteur de seuil sont remplacés par une ligne à retax-'d qui supervise le signal engendré à la sortie du dispositif d'inversion 25 sous la forme d'une tension continue d'amplitude minimale et de durée minimale prédéterminées, et d'où on peut prélever un signal de sortie. 3°) Récepteur de signaux à sélection de fréquence, selon la revendication 1, destiné à la réception de signaux composés d'une combinaison de fréquences, caractérisé en ce que ; 30 - seulement à l'entrée de commande du dispositif d'inversion,on connecte un dispositif d'échantillonnage à circulation cyclique, dont la fréquence du cycle est au moins équivalente au double de la fréquence maximale du signal, et qui connecte le dispositif d'inversion successivement, dans chaque cas,à un oscillateur oscillant dans la gamme de tolérances de l'une des fréquences à évaluer ; 35 - à la sortie du dispositif d'inversion, on connecte ion autre dispositif d'échantillonnage qui est synchronisé avec le premier dispositif d'échantillonnage et qui connecte le dispositif d'inversion, successivement,à plusieurs circuits d'addition correspondant à plusieurs fréquences à évaluer j - un troisième dispositif d'échantillonnage, précédant le détecteur de seuil, 40 connecte les circuits d'addition avec le détecteur de seuil dans ion cycle 70 33904 2061795 9 de lecture ; - le détecteur de seuil est suivi par un nombre de circuits logiques correspondant au nombre de fréquences à évaluer, lesquels circuits logiques sont, avec leurs entrées, reliés conjointement aux sorties du détecteur de seuil, les entrées de commande des circuits logiques étant libérées séparément par tin quatrième dispositif d'échantillonnages de manière synchrone, avec l'échantillonnage des circuits d'addition associés.