La présente invention concerne un circuit intégré hydride à couches épaisses multiples réalisé par un procédé céramique et le procédé pour réaliser ce circuit intégré. La technique de formation de circuits intégrés sur des 5 bases céramiques est trâs développée. Dans cette technique une lamette céramique est utilisée comme base sur laquelle le circuit est développé. Le circuit est formé par impression successive à l'aide des procédés de sérigraphie bien connus utilisant des encres adaptées à former des isolateurs, des conducteurs et des 10 résistances. Par exemple, une forme bien connue de circuits intégrés hydrides à couches épaisses emploie l'impression de conducteurs appropriés, suivis par superposition d'une impression de résistance appropriées, après quoi des "chips" de transistors et/ ou de diodes sont montés sur la base et des techniques de fixa-15 tion de conducteurs bien connues sont utilisées pour relier les transistors aux conducteurs et/ ou résistances pour former un circuit utile. La base peut ensuite être montée dans une enceinte appropriée et la liaison entre les conducteurs de l'enceinte et de la base sont faites par les techniques de câblage connues» Ce 20 procédé connu dans l'art demande la fabrication d'une série de modèles sur du rubylith, suivie de la fabrication de photo-masques, lesquelles sont utilisées pour fournir les modèles d'encrage sur le tamis pour le procédé de sérigraphie„ Une fois les tamis terminés, beaucoup de circuits peuvent être imprimés avant 25 que le tamis ne soit consumé et qu'un nouveau tamis doit être fait. Afin d'améliorer la variété de cette technique, des couches céramiques multiples ont été utilisées. Une manière de réalisation de celles-ci connue dans l'art est d'utiliser une base céramique 30 cuite sur laquelle sont imprimés des conducteurs et/ou résistances et d'appliquer sur ceux-ci une plaque céramique verte sur laquelle sont imprimés des résistances et/ou conducteurs, après quoi les deux bases sont unies en une seule unité par cuisson dans un four céramique. D'autres techniques sont■connues, telle 35 que l'utilisation de lamettes céramiques cuites multiples qui sont empilées les unes sur les autres et qui sont finalement unies pour former une masse unitaire pour donner un circuit céramique multi-couches. Une autre technique connue inclut l'utilisation 69 08855 2010312 d'une pluralité ce lanettes, céramiques finea séchées sur lesquelles sont formés des conducteurs et/ou résistances et qui présentent des trous traversant les conducteurs et/ou résistances c.'une manière appropriée pour permettre 1'interconnection avec 5 différentes lamettes au moyen d'une pâte métallique, l'assemblage étant cuit afin ce volatiliser tous les liants en même temps et agglomérer des particules céramiques par frittage pour former ain si une structure monolithique. L'utilisation des techniques de sérigraphie pour former le, un circuit intégré à couches épaisses avait jusqu'ici le grand avantage d'une simplicité extrême, d'un faible besoin de capitaux et de peu de frais pour des circuits individuels fabriqués par ce procédé. Avec l'arrivé des techniques connues dans l'art pour for mer des circuits céramiques à couches multiples, les. avantages de 15 la technique à couches épaisses sont perdus dû au fait des grands frais inhérents et la difficulté d'utiliser les techniques muiti-couches connues dans l'art. La présente invention concerne un circuit imprimé à couches multiples épaisses utilisant des techniques de production 20 relativement bon marché, sûres et simples. Conformément a la présente invention des couches d'une matière céramique vitreuse sont imprimées sur des couches de conducteurs, la couche de matière céramique vitreuse étant pourvue des le commencement de trous dans des espaces discrets où une 25 interconnection entre deux ou plusieurs couches de conducteurs et/ou résistances est désirée, 1'impression de chaque couche conductrice inclut l'impression à l'intérieur des trous laissés dans les couches vitreuses précédentes afin de contacter d'autres couches conductrices et/ou résistantes. 30 L'invention est particulièrement bien appropriée à la réa lisation d'un grand nombre de conducteurs, facilitant ainsi l'uti lisation de la technologie hybride dans laquelle des "chips" en silicium ou en d'autres matériaux contenant des résistances et/ou des dispositifs actifs réalisés ou bien en couches minces ou se-35' Ion un procédé de diffusion, peuvent être reliés d'une manière appropriée à une seule base hybride. L'invention élimine les difficultés de la préparation préalable d'un grand nombre de bases et profite avantageusement de toutes les techniques disponibles 69 08855 2010312 dans l'art relatifs au circuit intégré à couches épaisses réalisées au moyen de la sérigraphie. L'invention sera maintenant décrite avec référence au seul dessin annexé représentant une exécution préférée de la pré-5 sente invention. Les figures 1-6 représentent des sections montrant des pas successifs dans la préparation de circuits intégrés à couches multiples épaisses réalisés selon un procédé de sérigraphie conformément à la présente invention. 1C La figure 1 montre une lamette céramique 20 comme base pour un circuit intégré réalisé conformément à la présente invention. Cette lamette consiste de préférence en une matière céramique, telle que l'oxyde d'aluminum. Des laraettes de ce type sont vendues dans le commerce. La lamette est initiallement préparée 15 en la nettoyant à l'aide d'un détergent (du type bien connu dans l'industrie des serai-conducteurs) ou avec du méthanol» Maintenant, une première couche de matériaux conducteurs (tels que les conducteurs 22-25) est imprimée sous forme d'un modèle approprié. L'impression des conducteurs peut être accomplie conformément aux 20 techniques d'impression connues et nommées d'une manière générale technique de sérigraphie. L'encre utilisée pour l'impression est vendue dans le commerce. Elle peut consister p0 ex. en un vernis pour la céramique à l'or ou au platir© ces vernis étant formés .de particules d'or (ou de platineou d'un autre métal approprié), 25 de poudre de verre et d'un liant organique d'un type approprié, constitution conforme à l'art. Quand ce modèle a été imprimé, il est de préférence séché pour enlever l'excès de dissolvant afin d'éviter une haute concentration de dissolvant durant la cuisson au four céramique du modèle. Ceci peut être réalisé par exemple 30 à une température de 120°C pendant environ 15 minutes. De l'autre cOté le modèle peut aussi être séchée à la température ambiante pendant un temps plus long, ou le séchage peut être fait d'une autre manière désirée. Alors la première couche du modèle conducteur est cuite dans un four céramique afin d'agglomérer le modèle 35 conducteur par frittage. Ceci peut être fait à une température d'énviron 816°C à 982°C pendant une période de 5-20 minutes. L'atmosphère ambiante durant la cuisson contient de préférence de l'oxygène; l'air ordinaire a été trouvé satisfaisant . Âpres la 08855 '* 2010312 cuisson au premier modèle cbnducteur un contrôle visuel de continuité (c'est-à-dire pour voir si l'opération a été exécutée d'une manière convenable) est fait. Ainsi que montré dans la figure 2, le pas suivant est 5 cl ' imprimer une première couche de verre sur la première couche conductrice, telle que la couche de verre 28= L'impression du modèle pour cette couche comprend l'impression de verre sur toute la surface à l'exception des régions 20,-32 ou des interconnections entre des couches sont désirées. Ceci est une des caracté-10 ristiques de l'invention et elle consiste dans le fait que l'utilisation de couches multiples isolantes de verre permet l'impression de verre seulement dans les endroits nécessaires et élimine ainsi la nécessité de perçage, de coupage, et de corrodage ,de trous à travers une couche existante. L'encre au verre utilisée 15 durant l'impression peut être toute sorte appropriée de vernis céramique pourvu qu'il ait des qualités suffisantes diélectriques et/ou isolantes pour le circuit en préparation. En plus, le verre utilisé, chaque fois qu'une couche additionnelle conductrice et/ ou résistive doit être imprimée sur le verre, doit être du type 2G dévitrifiant: c'est-à-dire il ne doit pas redevenir fluide, quand il est chauffé à sa température de cuisson originale. Ainsi, une fois cuit, ce verre doit rester intact et dans l'état solide curant la cuisson des couches suivantes du circuit» En plus le matériel utilisé pour la couche de verre 28 doit être choisie 25 afin cle donner une surface relativement libre de trous, puisque les trous peuvent ruiner le circuit entier. Puisque la présente invention est le plus avantageusement utilisée pour des circuits complexes ayant un grand nombre de conducteurs et/ou résistances, la détermination des trous peut être très difficile. Cependant, 30 des encres pour la sérigraphie peuvent être achetées dans le commerce qui donneront une couche de verre 28 ayant une constante diélectrique très élevée, un facteur de perte relativement faible, une très haute résistance et de bonnes caractéristiques de régi-oita diélectrique avec pratiquement pas de trous» 35 En imprimant la couche 28, celle-ci est alignée avec la surface supérieure des régoins conductrices 22-2 5, mais le procédé d'impression permet par lui-même un fluage suffisant pour remplir c'une manière appropriée toutes les régions entre les con- 69 0885b 2010312 ducteurs ainsi que sur leur surface supérieure. La couche de verre, une fois séchee, est cuite dans un o four céramique à une température de 760-927 C pendant une période ce 5-1G minutes. 5 Si nécessaire, ce qui peut être le cas lorsque le problème des trous existe pour un matériau donné choisi pour d'autres raisons, deux pas d'impression et de séchage peuvent être faits avant la cuisson du verre. En d'autre mots, la couche de verre 23 peut consister en deux couches imprimées l'une sur l'autre, dont 10 chacune a été séchêe séparément, suivie d'une cuisson faisant des deux couches un feuilletage unique monolithique. Une autre alternative est d'imprimer, de sécher et de cuire deux couches de verre séparément pour donner ainsi une couche améliorée 28 sur la lamette du circuit. 15 Après que la première couche de verre ait été pourvue sur la première couche conductrice, une inspection est faite avant de continuer avec la fabrication du circuit pour s'assurer que les trous 30, 32 sont bien alignés sur les portions conductrices 24, 22. En cas d'un mauvais alignement dans la fabrication de la 20 couche de verre 28, certaines mesures correctives peuvent être prises, telles qu'enlever une masse de verre appropriée en grattant pour donner ainsi un accès adéquat aux portions conductrices 30, 32. De l'autre côté, si des mesures correctives ne peuvent pas - être prises, la lamette est jetée. 25 Le pas suivant (Figure 3) du procédé est d'imprimer une seconde couche d'un modèle conducteur de la même façon que la première couche pour donner ainsi des zones conductrices, telles que les zones 34-36. Il est à noter que (tel que illustré dans la figure 3) 30 dans certains cas le second modèle conducteur correspondra et sera relié au premier modèle conducteur, tel que illustré par la zone 35 qui montre un conducteur général qui dépasse d'une certaine portion le second modèle conducteur et contacte la zone 24 à travers le trou 30„ De l'autre côté, la zone 34 est complètement 35 isolée de la première zone conductrice et les zones 25 et 23 sont complètement isolées de la seconde zone conductrice. La -zone 36 est représentative pour des barrettes qui peuvent être simplement imprimées pour faire une connection entre ceux couches} c'est-à- 69 0885o 6 2010312 dire il n'y a pas ce conduction dans la couche donnée, mis seulement à travers la couché. Il est à noter que l'impression des sones 34-36 est faite le tarais étant positionnée sur la surface supérieure de la couche ce verre 28, mais le procédé d'impression 5 est tel qu'il permet par lui-mène non seulement l'impression de sones (telle que la sone 34 et une partie de la zone 35) sur la surface supérieure de la couche de verre 28, mais qu'il permet c'imprimer partiellement à travers les trous dans la couche de verre 28 pour contacter ainsi la première couche conductrice (ce le qui est le cas pour la sone 36 contactant la zone 22, et la sone 35 contactant la sone 34). Ceci est une des caractéristiques de la présente invention. Elle ne demande pas des pas spéciaux ou un équipement de fabrication spécial pour réaliser les connections inter-couches. 15 Tel que montré dans la figure 4, le pas suivant du procé dé est de fournir toute couche additionnelle nécessaire de verre, telle que la couche 38. Cette couche peut être réalisée de la même façon que la couche 28. Ici, comme exemple, une couche conductrice finale (Figure 2C 5) comprend des zones conductrices et/ou résistantes impriraées sur la surface supérieure de la seconde couche de verre et dans quelques cas, elle contacte la seconde couche conductrice. Comme exemple, la couche 38 est représentée ayant des trous 40, 4-2 (qui sont réalisés par le modèle d'impression couvrant l'ensemble en-25 tier à l'exception des trous désirés) afin de permettre de faire des contacts avec les zones 34 et 36.'Par exemple, deux opérations d'impression peuvent avoir lieu, une donnant des zones résistantes telles que 42 et 44, et l'autre donnant des zones conductrices, telles que 46 et 48. 3n plus, une barrette appropriée 50 peut être 30 prévue pour permettre le montage d'un "chip". Un tel "chip" peut être un "chip" au silicium comprenant des résistances réalisées en couches minces ou par diffusion, ou comprenant une diode ou un transistor ou d'autres éléments actifs, ou une combinaison de ceux -ci, afin ce former un circuit intégra. La nature du "chip" 52 3 5 qui peut être monté sur la couche supérieure de l'ensemble, n'est pas important pour la présente invention. 3n admettant que la couche supérieure montrée dans la figure 5 est la couche finale des conducteurs, résistances et des contacts, alors par un ir.cntage 7 2010312 approprié c!e "chips" et la fixation des fils des interconnections peuvent être faites pour relier aux conducteurs et/ou résistances sur cette couche et, par le trou 40 et les trous 32, 42, vers d'autres couches du circuit, ainsi que vers des conducteurs expé-5 rieurs. Après cela la couche supérieure entière peut être coffrée (Figure 6) en imprimant sur elle un isolateur vitrifiant, tel que du verre doux, qui peut être cuit à une température suffisamment basse, afin de ne pas altérer les caractéristiques des zones résistantes 42, 44 ou endommager un composant quelconque du "chip" 10 52. Pour des raisons de simplicité le cablage a été éliminé de l'illustration (tel que montré dans la figure 6), parce que les techniques correspondantes sont bien connues dans l'art des serai-conducteurs et des micro-circuits et qu'elles ne font pas partie de la présente invention. 15 Bien entendu le mode d'exécution préféré de la présente invention décrit et représenté n'a été choisi qu'à titre d'exemple. 69 08855 2010312 j. VZJV £irTD ICATIOLiS 1. Un circuit intégré multi-couches réalisé par un procédé de sérigraphie, caractérisé par une pluralité de couches de zones conductrices représentant un modèle d'un circuit réalisées par un 5 procédé de sérigraphie et cuites, et des couches ce verre dévitrifiant intermédiaires ayant au moins un trou, au moins une zone de chacune des couches conductrices s"étendant partiellement à l'intérieur d'un trou de ladite couche de verre pour contacter une zone correspondante d'une autre des couches conductrices» 1C 2= Dans une méthode ce fabrication d'un circuit intégré multi-couches réalisé par un procédé de sérigraphie, les pas caractéristiques suivants: mise à disposition d'une base céramique; impression d'un premier modèle conducteur sur la surface de la 15 base; séchage et cuisson du premier modèle conducteur; impression d'un modèle isolant dévitrifiant sur la surface entière de ladite base et du modèle conducteur, ce modèle isolant comprenant des trous dans des zones discrètes du modèle conducteur où 20 un contact d'une zone conductrice suivante est désiré; séchage et cuisson du modèle isolant; impression d'une autre couche de matériau conducteur conformément à un modèle, cette couche conductrice coulant à travers les trous de la couche isolante pour contacter la couche conductrice; 25 et séchage et cuisson de- la dernière couche» 3» Le procédé selon la revendication 2, caractérisé par le pas additionnel qui comprend l'impression d'un modèle solide d'un verre vitrifiant sur la seconde couche de matériau conducteur. 4. Le procédé selon la revendication 2, caractérisé par le 30 pas additionnel qui comprend l'impression d'un modèle de matériaux résistant sur la seconde couche de matériau conducteur»