Systèmes de commande de gain. La présente invention se rapporte aux multiplicateurs d'électrons ou circuits de commande de gain, et elle concerne plus précisément des multiplicateurs analogiques avec réponses logarithmiques de commande. De nombreux systèmes, notamment ceux qui sont utili- sés pour les signaux sonores et les signaux d'image, compren- nent des circuits de gain en signaux, commandés en réponse à un signal de régulation électrique ou de commande de gain. Un circuit de commande de gain de ce type, appelé également "am- plificateur de commande de tension", est décrit et revendiqué dans le brevet américain no 3 714 462 délivré à David E. Blackmer le 30 janvier 1973 (les circuits revendiqués ci-après étant appelés collectivement "circuit de Blackmer"). Le circuit de Blackmer a été un succès commercial, en particulier pour l'utilisation dans les systèmes de réduction de bruit sonore, habituellement appelés "compresseurs-extenseurs". Le circuit de Blackmer est un dispositif analogique qui fournit une réponse logarithmique de commande. Ce circuit comprend généralement un premier moyen de conversion de signal pour fournir un premier signal qui est une fonction logarith- mique du signal d'entrée, et un deuxième moyen de conversion de signal. Ce dernier moyen est connecté au premier moyen de conversion de signal, de manière à fournir un signal de sortie qui est une fonction antilogarithmique de la somme du premier signal et du signal de commande de gain. Plus précisément, le circuit de Blackmer comprend un amplificateur opérationnel d'entrée comportant deux chaînes de réaction, l'une étant con- ductrice lorsque le signal d'entrée a une polarité positive et l'autre étant conductrice lorsque le signal d'entrée a une polarité négative. Sous la forme préférée du circuit de Black- mer, chaque chaîne de réaction comprend un dispositif logarith- mique pour mettre sous la forme logarithmique le signal d'en- trée de la polarité correcte. A chaque dispositif logarithmique de chaque chaîne, est connecté un dispositif antilogarithmique prévu pour mettre sous la forme antilogarithmique le signal logarithmique ainsi que le signal de commande de gain. A dé- faut d'une meilleure expression, la chaîne de transmission des signaux formée entre l'entrée de chaque dispositif logarithmi- que et la sortie du dispositif antilogarithmique correspondant auquel il est couplé, sera appelée ci-après "chaîne de trans- mission logarithmique-antilogarithmique". Les dispositifs lo- garithmiques sont, de préférence, des circuits collecteurs- émetteurs de transistors de types opposés de conductivité, c'est-a-dire des transistors de type p-n-p et de type n-p-n, puisque ces circuits présentent des caractéristiques de trans- mission logarithmique-linéaire. De même, les dispositifs anti- logarithmiques sont, de manière caractéristique, des circuits émetteurs-collecteurs de transistors de types opposés de con- ductivité, puisque ces circuits présentent des caractéristiques de transmission antilogarithmique-linéaire. Un signal de com- aveç mande est additionne/le signal logarithmique de chaque chaîne par l'application de la tension aux bases des transistors lo- garithmiques et antilogarithmiques, ce qui permet de commander le gain du circuit. Bien que le circuit de Blackmer, utilisant les qua- tre transistors comme dispositifs logarithmiques et antiloga- rithmiques (appelés ci-après pour plus de commodité "transis- tors primaires"), provoque théoriquement une distorsion sensi- blement nulle, en pratique les transistors disponibles sur le marché ne sont pas parfaits. Le signal de sortie du circuit peut donc inclure une certaine distorsion détectable bien que, dans le cas d'applications sonores, cette distorsion puisse être difficile à discerner pour un auditeur moyen. Cette dis- torsion peut être attribuée, du moins en partie, à deux carac- téristiques inhérentes aux transistors primaires, c'est-à-dire que 1) chaque transistor a un gain limité en courant et 2) chaque transistor présente une résistance inhérente non nulle ou résistance parasite de base. Par suite du gain limité, lorsqu'un courant de base est prévu dans la base du transistor, il en résulte une erreur de tension de base et une composante de distorsion sera créée du fait de la chute de tension aux bornes de la résistance parasite de base. Lorsque les transis- tors de conversion logarithmique et de conversion antilogarith- mique de chaque chaîne de transmission des signaux sont appa- riés, pour un gain unité les distorsions provoquées par les transistors logarithmiques et antilogarithmiques de chaque chaîne de transmission des signaux, sont égales et opposées et elles s'élimineront l'une l'autre. Cependant, lorsque le gain s'écarte du gain unité, la valeur du signal dans les tran- sistors de conversion logarithmique est différente de celle du signal dans les transistors de conversion antilogarithmique et les distorsions ne sont pas égales et ne s'élimineront donc pas l'une l'autre. De manière caractéristique, la composante de distor- sion apparaîtra dans les essais normalisés de distorsion (in- termodulation) SMPTE IM. La tension d'erreur aux bases de ces dispositifs peut être considérée comme étant un autre signal de tension de commande qui fait varier le gain du circuit lorsque le signal varie de sorte que, lorsque le gain s'écarte du gain unité, la valeur de la distorsion a tendance à croître. Diverses techniques ont été proposées pour corriger cette distorsion. Une technique proposée, décrite dans la de- mande de brevet américain n 943 859 déposée le 19 septembre 1978, modifie le circuit de Blackmer en incorporant un moyen pour créer un signal de correction d'erreurs dérivé d'une com- paraison des signaux de sortie et d'entrée du circuit de Blackmer, et un moyen pour additionner ce signal de correction d'erreurs au signal de commande et au signal logarithmique. L'addition de ce signal de correction d'erreurs permet de ré- duire la composante de distorsion à la sortie. Une autre technique proposée et commercialement ex- ploitée actuellement, incorpore un élément à diode dans la chaîne d'émetteur de chaque transistor primaire du circuit de Blackmer, de manière à former quatre dispositifs composés lo- garithmiques et antilogarithmiques. Pour plus de commodité, ce circuit sera appelé ci-après "amplificateur de commande de tension à cellule de quatre diodes et quatre transistors". Pour former l'amplificateur de commande de tension à cellule de quatre diodes et quatre transistors, l'émetteur de chaque tran- sistor primaire du circuit de Blackmer est connecté à un tran- sistor secondaire, ce dernier étant monté pour fonctionner en diode. Les transistors secondaires montés en diode sont d'une conductivité opposée à celle des transistors primaires corres- pondants auxquels ils sont connectés, de sorte que les émetteurs des transistors primaires logarithmiques et antilogarithmiques de type n-p-n d'une chaîne de transmission logarithmique-anti- logarithmique, sont connectés aux émetteurs correspondants des transistors secondaires montés en-diode et de type p-n-p, tan- dis que les émetteurs des transistors primaires logarithmiques et antilogarithmiques de type p-n-p de l'autre chaîne de trans- mission logarithmique-antilogarithmique sont connectés aux é- metteurs correspondants de transistors secondaires montés en diode et de type n-p-n. Les bases et les collecteurs des tran- sistors secondaires montés en diode et de type p-n-p sont con- nectés ensemble et à une première source de courant. Les ba- ses et les collecteurs de transistors secondaires montés en diode et de type n-p-n sont connectés ensemble et à une deu- xième source de courant. Cette première et cette deuxième sour- ces de courant sont connectées de manière à recevoir la sortie d'un amplificateur opérationnel d'entrée monté dans le circuit, dont l'entrée d'inversion reçoit le courant du signal d'entrée du circuit et dont l'entrée positive est mise à la terre. Lorsque le courant du signal d'entrée varie, l'intensité rela- tive du courant fourni par une source de courant aux deux tran- sistors secondaires montés en diode auxquels elle est connec- tée, varie par rapport à l'intensité du courant fourni par l'autre source de courant connectée aux deux autres transis- tors secondaires montés en diode, de sorte que la somme des courants fournis par les sources de courant aux transistors secondaires montés en diode, reste toujours sensiblement cons- tante. Les courants de polarisation au repos fournis aux émetteurs des transistors primaires correspondants par les sources de courant, par l'intermédiaire des transistors res- pectifs montés en diode, sont réglés de manière à fournir un dispositif symétrique de classe A qui présente par rapport au circuit de Blackmer, l'avantage d'une réduction sensible de la distorsion due à la résistance de la base propre aux tran- sistors logarithmiques et antilogarithmiques, cette réduction Sensible étant obtenue par l'élimination d'erreurs complémen- taires dans le groupe correspondant des résistances de la base des transistors secondaires d'une même chaîne de trans- mission. En outre, il y a une légère différence de tension par variation du courant de décade dans les transistors n-p-n et p-n-p. L'amplificateur de commande de tension à cellule de quatre diodes et quatre transistors élimine cette erreur puis- que un transistor n-p-n et p-n-p forme chaque convertisseur logarithmique et chaque convertisseur antilogarithmique de chaque chaîne de transmission. Un circuit perfectionné par rapport à l'amplifica- teur de commande de tension à cellule de quatre transistors et quatre diodes, est décrit dans la demande de brevet améri- cain déposée sous le no 131 225 en même temps que la présente demande et qui est une continuation de la demande de brevet américain déposée le ler novembre 1979 sous le n0 90 328. Cet- te demande de brevet n0 90 328 décrit un circuit de commande de gain comprenant un moyen d'amplification 1) disposé dans chaque chaîne de transmission logarithmique-antilogarithmique et 2) fournissant dans chaque chaîne de transmission un gain en signaux qui est une fonction du signal d'entrée du circuit. Le fait de réaliser un gain en signaux dans chaque chaîne de transmission, permet de réduire les exigences auxquelles doit répondre l'amplificateur d'entrée, et d'augmenter le produit de la largeur de bande par le gain par rapport à celui qui est fourni par l'amplificateur de commande de tension à cellu- le de quatre diodes et quatre transistors. L'exemple de réalisation décrit dans la demande de brevet américain déposée sous le n0 131 225 en même temps que le présente demande est un amplificateur de commande de ten- sion à cellule et à gain de huit transistors constituant un dispositif symétrique de classe A. Plus précisément, quatre transistors secondaires sont connectés aux émetteurs corres- pondants des transistors primaires de manière à fournir un gain en signaux qui est supérieur à"unt'dans chaque chaîne de transmission logarithmique-antilogarithmique, ce gain étant une fonction du signal d'entrée du circuit. Chaque transistor secondaire est d'un type de conductivité opposé à celui du transistor primaire avec lequel il est apparié. Les bases des transistors secondaires d'une chaîne de transmission sont join- tes, mises à la terre par l'intermédiaire d'un condensateur et d'une résistance montés en série, et connectées à la sortie de l'amplificateur opérationnel d'entrée. Les collecteurs des au- tres transistors secondaires, c'est-à-dire ceux de l'autre chaîne de transmission, sont connectés ensemble et à l'entrée d'un étage de gain en courant différentiel, tandis que leurs bases sont connectées ensemble et à la sortie de cet étage de gain. Comme on l'a décrit dans la demande de brevet déposée sous le no 131 225 en même temps que la présente demande, aussi longtemps que les niveaux de repos restent égaux à au moins deux fois le niveau maximal prévu en réponse au niveau maximal d'entrée, la somme des courants de polarisation passant par les émetteurs des transistors primaires reste sensiblement constante. Bien que l'amplificateur de commande de tension à cellule et à gain de huit transistors, constituant un disposi- tif symétrique de classe A décrit dans la demande de brevet déposée sous le n0 131 225 en même temps que la présente de- mande, représente un système perfectionné par rapport à l'am- plificateur de commande de tension à cellule de quatre diodes et quatre transistors, il y a des applications pour lesquelles l'utilisation d'un amplificateur de classe AB est préférable. Ces applications comprennent les circuits exigeant des courants de polarisation d'entrée qui soient faibles et indépendants du gain, et les circuits dans lesquels les niveaux de bruit doivent être maintenus à une valeur minimale absolue. En conséquence, la présente invention a pour objet de fournir un circuit de commande de gain de classe AB qui présente les avantages de l'amplificateur de commande de ten- sion à cellule à gain de huit transistors décrit dans la de- mande de brevet américain déposée sous le n0 131 225 en même temps que la présente demande. Un autre objet de la présente invention est de ré- duire la distorsion harmonique et d'intermodulation existant dans la cellule à gain de huit transistors. Ces objets et d'autres encore de la présente inven- tion sont réalisés par un circuit perfectionné de commande de gain du type comprenant un moyen d'amplification disposé dans chaque chaîne de transmission logarithmique-antilogarithmique du circuit de commande de gain pour réaliser dans chacun de ces circuits un gain en signaux en fonction du signal d'entrée du circuit de commande de gain. Ces moyens perfectionnés com- prennent 1) un moyen pour faire fonctionner le circuit comme un amplificateur de classe AB avec un courant réglé de polari- sation au repos, et 2) un moyen fournissant une compensation en fonction d'une comparaison établie entre le courant du si- gnal d'entrée et le courant du signal de sortie du circuit, afin de régler la distorsion harmonique et d'intermodulation du signal de sortie du circuit. La présente invention sera bien comprise à la lecture de la description suivante faite en relation avec les dessins ci-joints, dans lesquels: - la figure 1 représente un exemple préféré de réa- lisation du circuit de commande de gain pouvant fonctionner comme un amplificateur de classe AB; - la figure 2 représente une modification de l'exem- ple de réalisation du circuit de la figure 1, permettant de fournir une compensation afin de réduire la distorsion due à la résistance parasite de base inhérente aux transistors pri- maires et secondaires de la cellule de gain; et - la figure 3 représente un autre exemple possible de réalisation du circuit de la figure 2. On se reportera maintenant aux dessins sur lesquels des références identiques ont été utilisées pour désigner des composants identiques. A la figure 1, le courant du signal d'entrée est appliqué à la borne 10 d'entrée de courant du circuit de com- mande de gain représenté. La borne 10 est connectée à la borne d'entrée négative de l'amplificateur opérationnel 12, dont l'entrée positive est mise à la terre. L'entrée négative de l'amplificateur opérationnel 12 est connectée à la jonction 14 qui constitue l'entrée de la cellule de gain formant les deux chaînes ae transmission logarithmique-antilogarithmique du circuit. La jonction d'entrée 14 est formée par la connexion des deux collecteurs des transistors primaires logarithmiques 16 et 18, le premier de ces transistors étant un transistor p-n-p, tandis que le deuxième est un transistor n-p-n. Les collecteurs des transistors primaires antilogarithmiques 20 et 22 sont connectés à la jonction de sortie 24 de manière à former la borne de sortie 26 du courant. Comme il apparaîtra plus clairement ci-après, le transistor logarithmique 16 et le transistor antilogarithmique 20 forment, en partie, une chaîne de transmission logarithmique-antilogarithmique, tan- dis que le transistor logarithmique 18 et le transistor anti- logarithmique 22 forment, en partie, l'autre chaîne de trans- mission logarithmique-antilogarithmique. Le signal E de com- c mande de gain est appliqué à la borne d'entrée 28 du signal de commande. Cette borne est connectée aux bases d'un transis- tor logarithmique d'une chaîne de transmission logarithmique- antilogarithmique, et d'un transistor antilogarithmique de l'autre chaîne. Comme le représente la figure, la connexion est faite aux bases des transistors primaires 18 et 20. Afin de réaliser une symétrie dans les transistors primaires 16, 18, 20 et 22, la base du transistor antilogarith- mique qui ne reçoit pas la tension de commande, c'est-à-dire du transistor 22, est mise à la terre, par l'intermédiaire de la résistance 34, et est connectée à une source réglable 38 de tension continue, par l'intermédiaire d'une autre résis- tance 36, tandis que la base de l'autre transistor logarith- mique, c'est-à-dire du transistor 16, est mise à la terre. Comme il est bien connu de l'homme de l'art, le réglage de la source 38 assure la symétrie recherchée pour corriger la som- me des désappariementsdu dispositif Vbe à transistors d'une chaîne de transmission logarithmique-antilogarithmique, compa- rativement aux désapparlemrentsdu dispositif à transistors de l'autre chaîne de transmission logarithmique-antilogarithmique. Jusqu'à présent, les émetteurs des transistors 16 et 20 et les émetteurs des transistors 18 et 22 ont été couplés ensemble pour former le circuit de Blackmer. Cependant, sui- vant l'invention décrite dans la demande de brevet américain déposée sous le n 131 225 en même temps que la présente de- mande, le circuit de Blackmer est modifié de telle sorte que les moyens d'amplification, sous la forme des transistors se- condaires 40, 42, 44 et 46, sont connectés chacun à un émetteur correspondant d'un transistor primaire et connectés à l'inté- rieur du circuit, de manière à réaliser un gain en signaux dans chaque chaîne de transmission logarithmique-antilogarith- mique. Plus précisément, l'émetteur de chaque transistor primaire logarithmique 16 et 18 est connecté à l'émetteur du transistor secondaire logarithmique correspondant 40 et 42, chacun des transistors secondaires logarithmiques étant d'un type de conductivité opposé à celui du transistor primaire logarithmique avec lequel il est apparié. De même, l'émetteur de chaque transistor primaire antilogarithmique 20 et 22 est connecté à l'émetteur du transistor secondaire antilogarith- mique respectif dont la conductivité est du type opposé à cel- le du transistor primaire antilogarithmique auquel il est ap- parié. Les collecteurs des transistors secondaires de chaque chaîne de transmission logarithmique-antilogarithmique sont joints ensemble et leurs bases sont connectées ensemble égale- ment. Ceci a pour résultat de réaliser ce qu'on a appelé et décrit, dans la demande de brevet déposée en même temps que la présente demande, comme étant un "amplificateur de commande de tension à cellule et à gain de huit transistors". L'exemple de réalisation de l'amplificateur de commande de tension à cel- lule et à gain de huit transistors décrit dans la demande de brevet déposée en même temps que la présente demande, fonction- ne en amplificateur de classe A. Des courants de polarisation, dont la somme reste sensiblement constante, sont fournis par l'intermédiaire des émetteurs des transistors primaires, les niveaux de repos du courant de polarisation étant au moins é- gaux à deux fois les niveaux maximaux prévus des signaux trans- mis en réponse au niveau maximal d'entrée. De cette façon, le courant traverse les transistors pendant tout le cycle d'entrée et aucune distorsion due au passage par zéro ne se produit. Suivant un de ses aspects, la présente invention fournit un circuit de commande de gain de classe AB qui offre les avantages du dispositif de classe A décrit dans la demande de brevet déposée sous le no 131 225 en même temps que la pré- sente demande. Comme le montre la figure 1, afin d'obtenir un fonctionnement de classe AB, la jonction des collecteurs des transistors secondaires 40 et 44 et la jonction des collecteurs des transistors secondaires 42 et 46 sont connectées chacune à-une source de tension à faible impédance qui est dérivée des transistors utilisés pour maintenir la tension de la source de manière à fournir les différents courants désirés de polarisa- tion. Comme le représente la figure, la jonction des collec- teurs des transistors secondaires 40 et 44 est connectée à l'émetteur du transistor n-p-n 48 dont le collecteur est porté à un potentiel positif et dont la base est branchée sur le côté positif d'une source 50 de tension continue. De même, les collecteurs joints des transistors 42 et 46 sont connectés à l'émetteur du transistor p-n-p 52 dont le collecteur est porté à un potentiel négatif et dont la base est connectée au côté négatif d'une source 54 de tension continue. Le côté positif de la source 54 est connecté à la sortie de l'amplificateur opérationnel d'entrée 12 qui est connecté, à son tour, au côté négatif de la source 56 de tension continue. Le côté négatif de la source 50 et le côté positif de la source 56 sont connec- tés aux bases des transistors secondaires 40 et 44, tandis que les bases des transistors secondaires sont connectées au côté positif de la source 54 et au côté négatif de la source 56. Les sources 50 et 54 fournissent une polarisation suffisante pour faire fonctionner les transistors 48 et 52 afin de maintenir les tensions des collecteurs des transistors 40, 42, 44. et 46 au voisinage de leur tension de base et réduire au minimum l'échauffement de la jonction dans ce dernier groupe de tran- sistors car les gradients thermiques résultants peuvent provo- quer des erreurs de gain et une distorsion significatives. Il est préférable que les sources de tension conti- nue 50, 54 et 56 soient des transistors connectés en diode, dont les caractéristiques de transfert V. correspondent à De celles des transistors primaires 40, 42, 44 et 46, et connec- tés à une commande appropriée en courant (non représentée) a- fin de créer la chute de tension désirée aux bornes de chacun des transistors connectés en diode. Les tensions fournies par les sources 50, 54 et 56 sont telles qu'une tension de pola- risation est appliquée à la base de chacun des transistors se- condaires 40, 42, 44 et 46 afin de créer un courant de repos (c'est-àdire lorsque le courant du signal d'entrée à la borne d'entrée est nul) dans les jonctions collecteur-émetteur des transistors primaires 16, 18, 20 et 22.Aussi longtemps que le courant da signal d'entrée à la borne 10 d'entrée sera nul et que le courant de polarisation de l'amplificateur 12 sera nul également, un courant de repos égal circulera dans chacun des transistors 16 et 18 et dans chacun des transistors 20 et 22, et le courant de sortie à la borne 26 sera nul. Le niveau d'amplitude du courant de repos est réglé bien en dessous de celui du courant maximal prévu du signal d'entrée afin de four- nir un fonctionnement de classe AB. En fonctionnement, lorsque le courant du signal d'entrée à la borne 10 d'entrée affectera une première repré- sentation, la polarité étant par exemple une polarité positi- ve, le courant du signal d'entrée positif sera appliqué à la jonction 14. Lorsque le courant du signal d'entrée à la borne deviendra positif, le signal d'entrée à la borne d'entrée négative de l'amplificateur opérationnel d'entrée 12 deviendra positif, ce qui aura pour résultat que le signal de sortie de l'amplificateur deviendra négatif. Lorsque le signal de.sortie de l'amplificateur 12 deviendra négatif, les transistors se- condaires 42 et 46 deviendront plus conducteurs puisqu'une sortie négativement croissante de l'amplificateur 12 aura pour résultat une tension négativement croissante à la base des transistors 42 et 46 et, par conséquent, une augmentation de la tension base-émetteur appliquée aux transistors secondaires 42 et 46. Un courant plus important circulera donc dans les transistors 18, 22, 42 et 46. En même temps, le signal de sor- tie de l'amplificateur opérationnel 12 a pour effet de rendre moins conducteurs les transistors secondaires 40 e.t 44, ce qui a pour conséquence qu'un courant moins important circule dans les transistors 16 et 20. Au fur et à mesure que le courant d'entrée à la borne 10 augmente, et que l'autre sortie de l'am- plificateur opérationnel 12 devient plus négative, les transis- tors 42 et 46 deviennent complètement conducteurs tandis que les transistors 40 et 44 deviennent complètement non conduc- teurs. La chaîne de transmission logarithmique-antilogàrithmi- que formée par les transistors 18, 42, 22 et 46 applique donc - 2 à la borne 26 de sortie un signal qui est une fonction antilo- garithmique de la somme du signal de commande Ec en courant continu appliqué à la borne 28, et d'un signal qui est une fonction logarithmique du signal d'entrée. Réciproquement, lorsque le courant du signal d'en- trée à la borne d'entrée 10 affectera une représentation in- verse, c'est-à-dire que la polarité sera une polarité négati- * ve, le courant du signal d'entrée négatif sera appliqué à la jonction 14. Lorsque le courant du signal d'entrée à la borne 10 deviendra négatif, le signal d'entrée de l'amplificateur opérationnel d'entrée 12 deviendra négatif, ce qui aura pour résultat que le signal de sortie de l'amplificateur deviendra positif. Lorsque le signal de sortie de l'amplificateur de- viendra positif, les transistors secondaires 40 et 44 devien- dront plus conducteurs puisqu'une sortie positivement croissan- te de l'amplificateur 12 aura pour résultat une tension posi- tivement croissante à la-base des transistors 40 et 44 et, par conséquent, une augmentation de-la tension base-émetteur ap- pliquée aux transistors secondaires 40 et 44. Un courant plus important circulera donc dans les transistors 16, 20, 40 et 44. En même temps, le signal de sortie de l'amplificateur opé- rationnel 12 a pour effet de rendre moins conducteurs les transistorssecondaires 42 et 46, ce qui a pour conséquence qu'un courant moins important circule dans les transistors 18 et 22. Au fur et à mesure que le courant négatif d'entrée à la borne 10 devient plus négatif et que la sortie de l'ampli- ficateur opérationnel 12 devient plus positive, les transis- tors 40 et 44 deviennent complètement conducteurs tandis que les transistors 42 et 46 deviennent complètement non conduc- teurs. Par conséquent, la chaîne de transmission logarithmique- antilogarithmique formée par les transistors 16, 40, 20 et 44 applique à la borne 26 de sortie un signal qui est une fonc- tion antilogarithmique de la somme du signal de commande Ec en courant continu appliqué à la borne 28, et d'un signal qui est une fonction logarithmique du signal d'entrée. Le dispositif décrit fournit donc un-fonctionnement de classe AB. Un autre aspect de la présente invention est décrit avec référence aux figures 2 et 3. Plus précisément, on a représenté aux figures 2 et 3 le circuit de la figure 1 avec, en plus, un moyen pour fournir une compensation tirée d'une comparaison des signaux d'entrée et de sortie de manière à réduire sensiblement ou à supprimer les composantes de dis- torsion dans le signal de sortie, attribuables aux résistan- ces parasites de base propres aux transistors de chacune des chaînes de transmission logarithmique-antilogarithmique. On se reportera à la figure 2. Les résistances 60 et 62 de valeurs identiques sont connectées respectivement en- tre le collecteur du transistor secondaire 40 et l'émetteur du transistor 48, et entre ce dernier et le collecteur du tran- sistor secondaire 44. De même, des résistances identiques 64 et 66 sont connectées respectivement entre le transistor secon- daire 72 et l'émetteur du transistor 52, et entre ce dernier et le transistor 74. Les courants créés dans chacune des ré- sistances 60, 62, 64 et 66 seront sensiblement égaux respecti- vement au courant de polarisation augmenté du courant d'entrée Iin lorsque ce dernier a une polarité négative, au courant de polarisation augmenté du courant de sortie Iout lorsque ce dernier a une polarité négative, au courant de polarisation augmenté du courant d'entrée Iin lorsque ce dernier a une po- larité positive, et au courant de polarisation augmenté du courant de sortie Iout lorsque ce dernier a une polarité posi- tive. Par conséquent, la tension différentielle créée entre les collecteurs des transistors secondaires 40 et 44, sera proportionnelle à la différence entre les signaux d'entrée et de sortie lorsque ces derniers ont une polarité négative, tan- dis que la tension différentielle créée entre les collecteurs des transistors secondaires 42 et 46, sera proportionnelle à la différence entre les signaux d'entrée et de sortie lorsque ces derniers ont une polarité positive. Ainsi, pour un gain unité, lorsque les courants des signaux d'entrée et de sortie sont égaux, les tensions créées aux bornes des résistances 60 et 62 ou aux bornes des résistances 64 et 66 sont égales et les tensions différentielles seront nulles. Des moyens sont prévus pour mesurer la différence de potentiel entre les collecteurs des transistors 40 et 44 (c'est- à-dire aux bornes des résistances 60 et 62) et entre les col- lecteurs des transistors 42 et 46 (c'est-à-dire aux bornes des résistances 64 et 66) et pour fournir une compensation en fonc- tion de ces différences de potentiel afin de réduire sensible- ment ou supprimer la composante de distorsion dans le signal de sortie, attribuable aux résistances parasites de base pro- pres aux transistors 16, 18, 20, 22, 40, 42, 44 et 46. Le mo- yen pour mesurer la différence de potentiel et fournir la com- pensation nécessaire, représenté à la figure 2, comprend une paire de transistors 68 et 70 et une autre paire de transistors 72 et 74, chaque paire étant connectée comme une paire diffé- rentielle. Plus précisément, les transistors 68 et 70 sont des transistors du type p-n-p appariés de préférence avec les tran- sistors 16, 20, 40 et 44, leurs bases étant connectées respec- tivement aux collecteurs des transistors secondaires 40 et 44, leurs émetteurs étant connectés ensemble à la source de cou- rant 76, et leurs collecteurs étant connectés respectivement aux bases des transistors secondaires 40 et 44. De même, les transistors 72 et 74 sont des transistors du type n-p-n appa- riés de préférence avec les transistors 18, 22, 42 et 46, leurs bases étant connectées respectivement aux collecteurs des transistors secondaires 42 et 46, leurs émetteurs étant connec- tés ensemble et à la source de courant 76, et leurs collecteurs étant connectés respectivement aux bases des transistors se- condaires 40 et 44. De même, les transistors 72 et 74 sont des transistors du type n-p-n appariés de préférence avrec les tran- sistors 18, 22, 42 et 46, leurs bases étant connectées respec- tivement aux collecteurs des transistors secondaires 42 et 46, leurs émetteurs étant connectés ensemble et à la source de courant 78, et leurs collecteurs étant connectés respectivement aux bases des transistors secondaires 42 et 46. Les résistan- ces désignées par les références 80, 82, 84 et 86 sont inter- calées entre les bases correspondantes des transistors seconi- daires 40, 42, 44 et 46 et le point correspondant auquel sont connectées les bases dans l'exemple de réalisation de la figu- re 1. Lorsque le circuit fonctionne avec un gain unité, le signal d'entrée est égal au signal de sortie. Par conséquent, dans le cas de signaux d'entrée négatifs, les courants circu- lant dans les résistances 60 et 62 seront égaux et la tension entre les collecteurs des transistors 40 et 44 sera égale à zéro. La tension de base du transistor 68 est donc égale à la tension de base du transistor 70 et des courants égaux circu- lent des transistors 68 et 70 vers les bases respectives des transistors 40 et 44. De même, dans le cas de signaux d'entrée positifs, les courants circulant dans les résistances 64 et 66 sont égaux et la tension entre les collecteurs des transis- tors 42 et 46 sera nulle. Les tensions de base des transistors 72 et 74 sont donc égales et les courant venant des transis- tors 72 et 74 sont égaux. Lorsque le gain s'écartera du gain unité, un courant plus important circulera dans l'une des résistances 60 et 62, par rapport au courant circulant dans l'autre résistance, puis- que le courant circulant dans la résistance 60-est égal au courant du signal d'entrée, augmenté du courant de polarisation venant du transistor 48, tandis que le courant circulant dans la résistance 62 est égal au courant du signal de sortie, aug- mente du même courant de polarisation venant du transistor 78 et que, pour un gain différent de "un", le courant du signal de sortie n'est pas égal au courant du signal d'entrée. Il existe donc entre le collecteur du transistor 40 et le collec- teur du transistor 44 une différence de tension qui est fonc- tion de la différence entre le courant du signal d'entrée et le courant du signal de sortie. Cette différence de tension crée une sortie de courant différentiel des transistors 68 et vers les bases des transistors 40 et 44. Ce courant diffé- rentiel est convertien tension aux bornes de la résistance 80 ou de la résistance 84, tension qui s'ajoute au signal loga- rithmique pour réduire sensiblement ou supprimer l'erreur de tension créée par les résistances parasites de base propres aux transistors 16, 20, 40 et 44. Un résultat analogue est obtenu dans le cas des signaux d'entrée positifs, pour un gain différent de "un", dans l'autre chaîne de transmission loga- rithmique-antilogarithmique formée par les transistors 18, 22, 42 et 46. Les courants venant des sources 76 et 78 sont réglés chacun pour fournir précisément le gain entre les signaux de tension venant des collecteurs des transistors 40 et 44 et des collecteurs des transistors 42 et 46, afin d'appliquer exacte- ment la tension de correction requise aux bornes des résistan- ces 80, 82, 84 et 86. Ceci est particulièrement utile dans les circuits intégrés lorsque les courants de correction peuvent être appliqués comme courants extérieurs pour permettre le ré- glage.- Dans la disposition en variante, représentée à la figure 3, la paire différentielle de transistors 68 et 70 et la source 76 de courant peuvent être remplacées par une paire de résistances croisées 90 et 92. La résistance croisée 90 est connectée entre le collecteur du transistor 40 et la base du transistor 44. La résistance croisée 92 est connectée entre la base du transistor 40 et le collecteur du transistor 44. De même, la paire différentielle de transistors 72 et 74 et la source 78 de courant sont remplacées par les résistances croi- sées 94 et 96. La résistance croisée 94 est connectée entre la base du transistor secondaire 42 et le collecteur du transis- tor 46, et la résistance croisée 96 est connectée entre la base du transistor secondaire 46 et le collecteur du transis- tor 42. Avec un gain unité, des courants égaux circulent dans les résistances 60 et 62 ou dans les résistances 64 et 66, et les tensions de base des transistors 40 et 44 ou des transis- tors 42 et 46 seront les mêmes. En conséquence, la tension aux bornes de la résistance 90 sera sensiblement égale à la tension aux bornes de la résistance 92, et la tension aux bor- nes de la résistance 94 sera sensiblement égale à la tension aux bornes de la résistance 96. Lorsque le gain s'écartera du gain unité, les courants des signaux d'entrée et de sortie se- ront différents. Selon la polarité du signal d'entrée, la chu- te de tension aux bornes de la résistance 90 sera différente de la chute de tension aux bornes de la résistance 92, et la chute de tension -aux bornes de la résistance 94 sera différen- te de la chute de tension aux bornes de la résistance 96, du fait des tensions différentielles respectives entre les collec- teurs des transistors 40 et 44 et-entre les collecteurs des transistors 42 et 46. Puisque les courants qui circulent dans les résistances 60 et 64 sont toujours égaux au courant du signal d'entrée, augmenté du courant de polarisation (selon la polarité du signal d'entrée) et puisque, de même, les cou- rants qui circulent dans les résistances 62 et 66 sont tou- jours égaux au courant du signal de sortie, augmenté du cou- rant de polarisation, la différence entre les courants circu- lant dans les résistances 90 et 92 et les courants circulant dans les résistances 94 et 96, est fonction de la différence entre les courants des signaux d'entrée et de sortie. La dif- férence de courant est convertie de nouveau en une tension ap- pliquée à la base du transistor secondaire approprié o elle s'ajoute au signal logarithmique pour éliminer ou réduire sen- siblement la composante de distorsion due aux résistances pro- pres aux transistors 16, 18, 20, 22, 40, 42, 44 et 46. L'exem- ple de réalisation de la figure 3 présente, par rapport à ce- lui de la figure 2, l'avantage de permettre une compensation respective d'un désappariement quelconque entre les transistors et 44 et entre les transistors 42 et 46, par un réglage des valeurs relatives des résistances 90 et 92 et des valeurs re- latives des résistances 94 et 96. La présente invention fournit un circuit de commande de gain approprié pour le fonctionnement en classe AB et pour corriger la composante de distorsion dans le signal de sortie, attribuable aux résistances parasites de base propres aux tran- sistors qui forment les circuits de transmission logarithmique- antilogarithmique. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au con- traire susceptible de variantes et de modifications qui appa- raîtront à l'homme de l'art. REVENDICATIONS 1. Circuit de commande de gain caractérisé en ce qu'il comprend deux chaînes de transmission logarithmique, une chaîne transmettant la partie de signal de chaque représenta- tion d'un signal d'entrée et chacune de ces chaînes comprenant a) un premier moyen de conversion de signal pour fournir un premier signal de sortie qui est une fonction logarithmique de la partie respective du signal d'entrée; b) un premier mo- yen d'amplification disposé dans chacune de ces chaînes de transmission pour amplifier ce premieç signal de sortie en fonction du signal d'entrée de manière à fournir un premier signal de sortie amplifié; c) un moyen pour additionner un signal de commande de gain avec le premier signal de sortie amplifié; d) un deuxième moyen de conversion de signal pour fournir un deuxième signal de sortie qui est une fonction an- tilogarithmique de la somme du premier signal de sortie ampli- fié et du signal de commande de gain; e) un deuxième moyen d'amplification disposé dans chacune des chaînes de transmis- sion pour amplifier ce deuxième signal de sortie en fonction du signal d'entrée de manière à fournir un deuxième signal de sortie amplifié; f) un moyen pour créer un courant de polari- sation au repos dans le premier et dans le deuxième moyens de conversion de signal de chacune des chaînes de transmission à des niveaux inférieurs aux niveaux maximaux prévus du signal d'entrée et du deuxième signal de sortie amplifié de chacune des chaînes de transmission; et g) un moyen connecté au pre- mier et au deuxième moyens d'amplification de chacune des chaînes de transmission pour régler les courants de polarisa- tion circulant dans le premier moyen de conversion de signal et dans le deuxième moyen de conversion de signal de chacune des chaînes de transmission en réponse aux variations du si- gnal d'entrée de sorte que le circuit fonctionne en amplifi- cateur de classe AB. 2. Circuit suivant la revendication 1, caractérisé en ce que le premier et le deuxième moyens d'amplification com- prennent chacun un transistor dont le collecteur et l'émetteur sont connectés pour transmettre le courant de polarisation ap- proprié et dont la base est connectée pour répondre au signal d'entrée. 3. Circuit suivant la revendication 2, caractérisé en ce que la base du transistor du premier moyen d'amplifica- tion de chaque chaîne de transmission est connectée à la base du transistor du deuxième moyen d'amplification de la même chaîne, ce circuit comprenant en outre un moyen pour polariser les bases des transistors du premier et du deuxième moyens - d'amplification d'une chaîne de transmission, par rapport aux bases des transistors du premier et du deuxième moyens d'am- plification de l'autre chaîne de transmission. 4. Circuit suivant la revendication 3, caractérisé en ce que le moyen de polarisation comprend un moyen pour main- tenir une tension continue entre les bases des transistors du premier et du deuxième moyens d'amplification d'une chaîne de transmission, par rapport aux bases des transistors du premier et du deuxième moyens d'amplification de l'autre chaîne de transmission. 5. Circuit suivant la revendication 2, caractérisé en ce qu'il comprend en outre un moyen pour créer un signal de 20. compensation pour chacune des chaînes de transmission, dérivé d'une comparaison d'un premier signal qui est fonction du si- gnal d'entrée de la chaîne de transmission, avec un deuxième signal qui est fonction-du deuxième signal de sortie amplifié de la chaîne de transmission; et un moyen pour additionner ce signal de compensation avec le premier signal de sortie amplifié de manière à réduire la distorsion dans le deuxième signal de sortie amplifié. 6. Circuit suivant la revendication 5, caractérisé en ce que chacun des premier et deuxième moyens de conversion de signal comprend respectivement un transistor logarithmique et un transistor antilogarithmique; et en ce que le moyen d'addition comprend un moyen pour appliquer le signal de com- mande à la base d'un transistor logarithmique d'une chaîne de transmission et à la base d'un transistor antilogarithmique de l'autre chaîne de transmission. 7. Circuit suivant la revendication 5, caractérisé en ce que le moyen pour créer ce signal de compensation com- prend un moyen pour mesurer la tension différentielle entre une résistance dans le circuit collecteur du transistor du premier moyen d'amplification de chaque chaîne de transmission, et une autre résistance dans le circuit collecteur du tran- sistor du deuxième moyen d'amplification correspondant de la même chaîne de transmission; un moyen pour créer un courant différentiel proportionnel à cette tension différentielle; et un moyen pour appliquer ce courant différentiel aux bases appropriées des transistors du premier et du deuxième moyens d'amplification correspondants de la même chaîne de transmis- sion. 8. Circuit suivant la revendication 5, caractérisé en ce que le moyen pour créer ce signal de compensation com- prend une paire de transistors connectés en paire différen- tielle de transistors au premier et au deuxième moyens d'am- plification afin de créer un courant à la base du transistor de chacun des premier et deuxième moyens d'amplification de la chaîne de transmission correspondante, en fonction de la différence de tension entre les collecteurs des transistors du premier et du deuxième moyens d'amplification de la chaîne de transmission correspondante. 9. Circuit suivant la revendication 7, caractèrisé en ce que le moyen pour créer ce signal de compensation com- prend une paire de résistances croisées connectées entre le collecteur de l'un des transistors d'une chaîne de transmis- sion et la base de l'autre transistor de la même chaîne de transmission. 10. Circuit de commande de gain caractérisé en ce qu'il comprend deux chaînes de transmission logarithmique-an- tilogarithnmique, une chaîne transmettant la partie de signal de chaque représentation d'un signal d'entrée et chacune de ces chaînes comprenant a) un premier moyen de conversion de signal pour fournir un premier signal de sortie qui est une fonction logarithmique de la partie respective du signal d'en- trée; b) un premier moyen d'amplification disposé dans cha- cune de ces chaînes de transmission pour amplifier ce premier signal de sortie en fonction du signal d'entrée de manière à fournir un premier signal de sortie amplifié, c) un moyen pour additionner un signal de commande de gain avec le premier signal de sortie amplifié; d) un deuxième moyen de conversion de signal pour fournir un deuxième signal de sortie qui est une fonction antilogarithmique de la somme du premier signal de sortie amplifié et du signal de commande de gain; e) un deuxième moyen d'amplification disposé dans chacune des chaî- nes de transmission pour amplifier ce deuxième signal de sor- tie en fonction du signal d'entrée de manière à fournir un deuxième signal de sortie amplifié; f) un moyen pour créèr un signal de compensation dérivé d'une comparaison d'un pre- mier signal qui est fonction du signal dtentrée, avec un deuxième signal qui est fonction du deuxième signal de sortie amplifié; et g) un moyen pour additionner ce signal de com- pensation avec le premier signal de sortie amplifié dans cha- que chaîne de transmission de signal de manière à réduire la distorsion dans le deuxième signal de sortie amplifié. 11. Circuit suivant la revendication 10, caractérisé en ce que le premier et le deuxième moyens d'amplification comprennent respectivement des transistors dont la jonction collecteur-émetteur est connectée respectivement pour trans- mettre le signal d'entrée et le deuxième signal de sortie am- plifié, et dont les bases sont connectées respectivement pour répondre à ce signal d'entrée. 12. Circuit suivant la revendication 11, caractérisé en ce que le moyen pour créer ce signal de compensation eom- prend un moyen pour mesurer la tension différentielle entre le collecteur du transistor du premier moyen d'amplification de chaque chaîne de transmission, et le collecteur du transis- tor du deuxième moyen d'amplification correspondant de la même chaîne de transmission; un moyen pour créer un courant dif- férentiel proportionné à cette tension différentielle; et un moyen pour appliquer ce courant différentiel aux bases appro- priées des transistors du premier et du 'deuxième moyens d'am- plification correspondants de la même chaîne de transmission. 13. Circuit suivant la revendication 12, caractérisé en ce que le moyen pour créer ce signal de compensation comprend une paire de transistors connectés en paire différentielle de transistors au premier et au deuxième moyens d'amplification afin de créer un courant à la base du transistor de chacun des premier et deuxième moyens d'amplification de la chaîne de transmission correspondante, en fonction de la différence de tension entre les collecteurs des transistors du premier et du deuxième moyens d'amplification de la chaîne de transmis- sion correspondante. 14. Circuit suivant la revendication 12, caractérisé en ce que le moyen pour créer ce signal de compensation com- prend une paire de résistances croisées connectées entre le collecteur de l'un des transistors d'une chaîne de transmis- sion et la base de l'autre transistor de la même chaîne de transmission.