La présente invention se rapporte à un délesteur pour installation électrique polyphasée,avec dispositif d'équilibrage des phases. Sur le marché actuel, il existe de nombreux déles teursdont le rôle est de permettre à l'abonné la souscription d'une puissance d'alimentation électrique inférieure à la totalité de ses besoins:par exemple, la totalité des besoins de l'utilisateur étant 24 KW, l'abonnement de 15 KW associé au délestage évitera le déclenchement perpétuel du disjoncteur,mais surtout économisera,pour l'abonné, la différenee de redevance annuelle entre l'abonnemont pour une puissance de 24 KW et celui pour une puissance de 15 KW. Outre son intérêt financier direct, le délestage est préconisé par l'Eleetrieité de France,pour minimiser la puissance souscrite et limiter les appels de courant en période de chauffage. Les délesteurs actuels possadent,d'une façon géné- rale,les inconvénients ou insuffisances suivants Jles appareils existants se présentent sous la forme de dispositifs indépendants pour chaque phase,qui détectent la variation d'intensité soit par un capteur à tore,soit par un capteur thermique,et qui en cas de surcharge coupent l'alimentation de la phase correspondante, le fonctionnement se faisant suivant le principe du " tout ou rien".Il n'est pas prévu de com- binaison des effets obtenus sur les trois phases en association avec un délestage partiel de l'installation, ce qui permettrait de répartir ou d'atténuer ces effets tout en répondant au but premier savoir la limitation de la puissance instantanée con soiimée.Dans le cas d'une installation comprenant des appareils de chauffage électrique,le iode d'action des délesteurs actuels est,pour ces raisons, nuisible au confort. - La plupart des appareils proposés sur le marché imposent des temps de relestage après délestage variant de 4 à 15 minutes,ce qui est aussi nuisible au confort, et il apparat donc souhaitable de réduire le temps de relestage, tout en respectant les normes. Par ailleurs,l'Electricité de France exige des électriciens qu'ils répartissent les puissances de l'installation d'une manière équilibrée sur les trois phases. Cette opération n'est pratiquement damais réalisée du fait qu'elle nécessite un appareillage particulier(pinces ampèremétriques). Le but principal de la présente invention est d'adjoindre, à un délesteur, un dispositif permettant à l'installatEur d'équilibrer aisément les trois phases. En association avec ce but principal, l'invention propose aussi une modification de conception du délesteur lui-même,qui remédie aux inconvénients signalés plus haut à propos des appareils actuels, et qui rend ce délesteur particulièrement adapté à une installation comprenant des appareils de chauffage électrique. À cet effet,l'invention a essentiellement pour objet un délesteur pour installation electrique polyphasée, avec dispositif d'équilibrage des phases,comprenant pour chaque phase un circuit de mesure apte à délivrer un signal en cas de détection d'une surintensité,et dans lequel les sorties de tous les circuits de mesure,d'une part,sont toutes reliées aux entrées d'un même circuit logique OU par l'intermédiaire duquel est commandé un délestage partiel sur l'ensemble des phases,et d'autre part,sont reliées chacune à une première entrée d'un circuit logique ET associé à une phase et par l'intormé- diaire duquel est commandé le délestage total de la phase correspondante,la sortie du circuit OU précité étant reliée aussi à une deuxième entrée de tous les circuits ET par l'intermédiaire d'un circuit à retard, muni de moyens de neutralisation en vue de l'équilibrage des phases,opération pour laquelle sont prévus en outre des voyants lumineux,au nombre de doixpar phase, indicateurs d'un fonctionnement normal ou d'un délestage, voyants qui sont branchés à la sortie de chacun des circuits logiques ET. Ce délesteur se caractérise ainsi par des circuits logiques qui permettent de combiner les signaux issus des circuits de mesure associés à chaque phase,pour procurer les résultats suivants -Dès l'apparition d'une surcharge, l'appareil commande un délestage partiel,concernant par exemple la moitié de la puissance, sur l'ensemble des phases. Ce n'est donc pas un délestage " tout ou rien " susceptible de nuire au confort. -Au bout d'un certain temps, déterminé par le circuit à retard, si une surcharge subsiste sur une phase,cette phase est délestée de manière complète.Le délestage total se produit donc touJours alors que les phases sont déjà "allégées" par le délestage partiel. -Si la cause de la surcharge disparait,le délestage total cesse; le relestage peut s'effectuer en un temps qui sera, au minimum, celui défini par le circuit à retard, temps qui pourra, sans difficulté,être prévu de l'ordre de la minute pour privilégier le confort.Avantageusement, il est prévu un deuxième circuit logique OU, dont une entrée est reliée à la sortie du premier circuit OU,c'està-dire celui recevant les signaux issus de tous les circuits de mesure, et dont une autre entrée est reliée à la sortie du circuit à retard, atin que le relestage lui aussi s'effectue non pas brutalement, mais en passant par une étape intermédiaire de délestage partiel. -Le nntraisation du circuit à retard, combinée aux voyants lumineux associés à chaque phase, offre la possibilité d'opérer l'équilibrage des phases en mettant à profit les circuits de mesure et les circuits logiques du délesteur lui-mme. La neutralisatio; du circuit à retard perset d'avoir une réaction immédiate des voyants, lesquels indiqueront l'état normal ou surchargé de chaque phase. Si une phase est surchargée, il faut bien évidemment répartir une partie de ses charges sur une ou deux phases non surchargées, et ensuite effectuer un nouveau test.De préférence, les moyens de neutnalisation du circuit à retard, en vue de l'équilibrage des phases,sont couplés à une commande de suppression du délestage partiel, pour éviter l'apparition de tout effet qui ne serait pas contr8lable visuellement à l'aide des voyants lumineux. Suivant un mode de réalisation particulier de l'invention, la sortie de chaque circuit de mesure, associé à une phase, est reliée à l'entrée correspondante du premier circuit logique OU, ainsi qu'à la première entrée du circuit logique ET correspondant,par l'intermédiaire d'une mémoire associée à un oscillateur délivrant un signal formé d'impulsions périodiques qui déclenchent la mise en mémoire à des instants déterminés, l'oscillateur contrôlant encore une mémoire supplémentaire in tercalée entre le premier circuit logique OU et le deuxième circuit logique OU, et des moyens étant prévus pour faire délivrer à cet oscillateur soit un signal de période relativement longue,correspondant au moins au temps minimal de délestage imposé, soit un signal de période beaucoup plus brève en vue de l'équilibrage des phases. Dans cette forme de réalisation particulière, la combinaison de mémoires(pouvant hêtre constituées par plusieurs compartiments d'une mémoire unique), et d'un oscillateur délivrant des impulsions périodiques,avec deux fréquences possibles, réalise l'équivalent du circuit à retard et de ses moyens de neutralisation(la grande fréquence délivrance du signal de plus /par l'oscillateur permet- tant une réaction quasi-instantanée des voyants,pour opérer l'équilibrage).Suivant une autre caractéristique de l'invention, tous les circuits logiques ET com- prennent une troisième entrée, qui est reliée à l'oscillateur,par exemple par l'intermédiaire d'un transistor, de manière à interrompre le délestage pendant la durée de chaque impulsion du signal délivré par l'oscillateur. Cette dernière disposition permet de rétablir périodiquement le courant correspondant à la puissance totale demandée, donc d'effectuer périodiquement un nouveau test afin de vérifier si la cause ayant provoqué le délestage subsiste, ce qui peut éviter certaines fluctuations ou instabilités. De toute façon, l'invention sera mieux comprise & BR Figure 1 est un schéma de principe d'un délesteur triphasé selon l'invention; Pigure 2 est un schéma détaillé des circuits de ce délesteur; Figure 3 montre un mode de réalisation de la face avant de l'appareil; Figure 4 est un diagramme illustrant le fonctionne- ment du délesteur considéré. L'appareil représenté très schématiquement sur la figure 7 comprend trois circuits de mesure identiques,dé- signés de façon générale par le repère 1. Chaque circuit de mesure 1 possède un capteur d'intensité 2,traversé par l'une des trois phases P1, P2 et P3 de l'installation électrique; la sortie du capteur 2 est reliée à l'entrée d'un amplificateur 3, alimenté par un circuit électronique 4 branché entre la phase P1, P2 ou P3 et le conducteur neutre N. Le gain de chaque amplificateur 3 est modifiable au moyen d'un sélecteur 5 associé à plusieurs résistances de calibrage 6, correspondant par exemple à des courants de consigne de 15,20,25 et 30 ampères.Les trois sélecteurs 5 sont couplés à une com- mande commune, réalisable sous la forme d'un organe rotatif à fente 7, manoeuvrable à l'aide d'un tournevis (voir figure 3). La sortie de chaque amplificateur 3 est reliée,par l'intermédiaire d'un coupleur optique 8, à l'une des trois entrées d'un premier circuit logique OU 9, dont la sortie est reliée d'une part à l'entrée d'un circuit à retard 10, et d'autre part à l'une des deux entrées d'un deuxième circuit logique OU 11. Trois circuits logiques ET 12 à deux entrées sont prévus; une entrée de chaque circuit ET 12 est reliée à la sortie de l'un des trois circuits de mesure 1, tandis que l'autre entrée est reliée à la sortie du circuit à retard 10 . Cette sortie est aussi raccordée à la seconde entrée du deuxième circuit OU 11. Les sorties des trois circuits ET 12 sont reliées, respectivement, à des points de branchement DI, D2 et D3, pour des circuits de puissance non représentés qui commandent le délestage total respectivement sur les phases P1,P2 et P3. La sortie du deuxième circuit OU Il est reliée à un autre point de branchement D4, pour un circuit de puissance commandant un délestage partiel sur l'ensemble des trois phases P1, P2 et P3. Lis sorties des trois circuits ET 12 peuvent aussi être reliées aux entrées d'un troisième circuit OU 13, dont la sortie est reliée à un autre point de branchement D5,pour un circuit de puissance commandant le délestage complet d'un appareil donné de l'installation, notamment d'un appareil qui serait alimenté simultanément par plusieurs phases. Pour permettre l'équilibrage des trois phases P1, P2 et P3, le délesteur selon l'invention est complété par un bouton 14 permettant la neutralisation du circuit à retard 10, ainsi que par deux séries de trois voyants lumineux, respectivement 15 et 16. La sortie de chaque circuit logique ET 12 est reliée, d'une part,à l'un des trois voyants 15,qui sont de couleur verte pour indiquer un fonctionnement normal, et d'autre part,à l'un des trois voyants 16, qui sont de couleur rouge pour indiquer un délestage de la phase correspondante. La figure 3 montre une disposition possible de tous ces organes sur la face avant de l'appareil, laquelle peut être encastrée dans un tableau de commande plus complet, notamment le tableau d'une armoire de régulation et de programmation pour une installation de chauffage électrique. La figure 1 permet aussi de comprendre le principe de fonctionnement du délesteur considéré En fonctionnement normal, le bouton 14 est mis sur la position "N" (voir figure 3) qui autorise l'intervon- tion du circuit à retard 10. En cas de surcharge de l'une des phases P1, P2 et P3, détectée par le circuit de mesure 7 correspondant, ' l'on obtient immédiatement un niveau logique "1 " au point A, c'est-à-dire à la sortie du premier circuit OU 9. Ce signal provoque,par l'intermédiaire du second circuit OU 11, la délivrance au point de branchement D4 d'un ordre de délestage partiel sur l'ensemble des phases P1 P2 et P3. Après un intervalle de temps, d'une minute environ, déterminé par le circuit à retard 10, un niveau logique "1" est aussi obtenu au point B situé à la sortie de ce circuit à retard. Si, malgré le délestage partiel provoqué précédemment, une surcharge subsiste sur l'une des phases PI, P2 et F3, le circuit ET 12 correspondant recevra à ses entrées deux niveaux logiques n 1", et il délivrera au point de branchement D1, D2 ou D3 un ordre de délestage total de la phase sur laquelle se manifeste la surcharge. Les deux autres phases restent délestées partiellement. Dans le cas oû le point de branchement DF est utili sé, ce dernier délivre un ordre de délestage complet quelle que soit la phase P1,P2 ou P3 sur laquelle subsiste une surcharge, ceci grâce au troisième circuit OU 13. I1 est à noter que, dans tous les cas, le délestage total se produit toujours à un moment où les phases sont déjà allégées. La ou les phases concernées par le déles- tage total sont signalées par l'éclairement du ou des voyants rouges 16 correspondants. A partir du moment où disparaît la cause de la surcharge,qui a provoqué le délestage, l'ordre de délestage total au point D1, D2 ou D3 cesse immédiatevent compte tenu du branchement des circuits ET 12. Par contre, du fait de l'intervention du circuit à retard 10, et compte tenu du branchement du circuit OU 11, l'ordre de délestage partiel, au point D4,subsistera pendant encore 1 minute environ. Avantageusement, ce délestage partiel consiste en une coupure de la moitié de la puissance de chaque phase,divisée en deux branches, et un système de commutation non représenté coupe alternativement la première branche et la seconde branche de chaque phase si l'ordre de délestage partiel se prolonge,pour ré- partir ce délestage sur l'ensemble de l'installation électrique. Pour procéder à l'équilibrage des phases,après l'achaverent de l'installation et sa mise sous tension, le bouton 14 est placé en position n E" (voir figure 3), ce qui neutralise le circuit à retard 10 si bien que les signaux aux points Â et B seront identiques à tout moment. Une phase surchargée sera ainsi signalée immédiatement par l'éclairement du voyant rouge 16 correspondant. L'électricien pourra alors très facilement reporter une partie des charges de cette phase sur une autre phase dont le voyant vert 15 s'est éclairé, indiquant par là un fonctionnement normal. L'opération peut être répétée sur un calibre 6 inférieur, choisi par le sélecteur 5, pour affiner l'équilibrage. La figure 2 montre un mode de réalisation possible des circuits du délesteur selon l'inventionsdont la figure 1 donne le schéma de principe. Pour ne pas surcharger cette figure 2, le détail des trois circuits de mesure identiques 1 n'a été représenté que pour l'un d'entre eux, à savoir celui associé à la phase PI. Le capteur d'intensité de chaque circuit de me sure est constitué par un shunt 2. L'une des bornes du shunt 2 est reliée,par l'intermédiaire d'un condensateur 17 et d'une résistance variable 8, à 'entrée inversée de l'amplificateur 3. L'autre borne du shunt 2 est reliée, par l'intermédiaire d'un condensateur 19, & l'entrée non inversée de l'amplificateur 3. Le circuit d'alimentation 4 de l'amplificateur 3 fournit une tension continue,par exemple de 12 volts, au moyen d'une résistance 20, d'une diode 21 ,d'une diode Zener 22 et d'un condensateur de filtrage 23. En tre les bornes de ce dernier condensateur 23 est branché un pont diviseur, formé de deux résistancen 24 et 25 de même valeur, dont le point milieu est relié à l'entrée non inversée de l'amplificateur 3, colui-ci étant ainsi monté en n alternatif". La résistance de calibrage 6, choisie & l'aide du sélecteur 5, est intercalée dans le réseau de contreréaction de l'amplificateur 3 et détermine ainsi le gain de cet amplificateur ). La sortie de l'amplificateur 3 aliiente,par l'intermédiaire d'une diode Zener 26,une photodiode 27 appartenant au coupleur optique8 0n alimente ainsi la photodiode 26 par une tension égale à la différence entre le seuil de la diode Zener 26, par exemple 9 volts, et le point de repos de l'amplificateur 3, réglé à 6 volts par le pont diviseur 24-25 dans le cas d'un circuit d'alimentation 4 délivrant une tension continue de 12 volts. Une résistance 28, montée en série avec la photodiode 27, fixe le potentat au repos et évite de capter des parasites. Le coupleur optique8coaprend encore un phototransistor 29, monté en parallèle avec un condensateur 30 qui est associé à une résistance de charge 31. Dans le circuit de mesure 1, chaque passage de la crête de la sinusoïde au-dessus du seuil défini par la diode Zener 26 provoque l'alimentation de la photodiode 27 et,par conséquent, la conduction du phototransistor 29 éclairé par cette photodiode. Le photo transistor 29 court-circuite alors le condensateur 30. La résistance de charge 31 est choisie de manière à donner une constante de temps très supérieure à la période des impulsions délivrées par le circuit de mesure 1, qui est la période du secteur auquel sont raccordées les trois phases P1,P2 et P3. Par conséquent, tant que le circuit de nesure 1 délivre des impulsions, le con- densateur 30 ne peut se recharger. Ce condensateur 30 convertit donc la présence ou l'absence d'impulsions périodiques, délivrées par le circuit de mesure 1, en un signal continu qui représente un niveau logique O 0 " ou 1". Les signaux ainsi obtenus, correspondant aux trois phases Fl, P2 et F3, sont amenés aux entrées de trois des compartiments d'une quadruple mémoire 32, les niveaux logiques mis en mémoire étant désignés par Q1, Q2, Q3 et Q4. Les sorties des trois premiers compartiments de la mémoire 32 sont reliées aux trois entrées d'une porte ET 9' qui réalise l'équivalent du premier circuit logique OU 2 de la figure 1, compte tenu de la complémentarité des niveaux logiques entre les figures 1 et 2. Les mêmes sorties de la mémoire 32 sont aussi reliées, respective ment;, à l'une des entrées de trois portes OU 12' à trois entrées, qui réalisent l'équivalent des trois circuits logiques EX 12 de la figure 1. Les sorties des trois portes OU 12' sont reliées,comme déjà décrit plus haut, aux points de branchement D1, D2, D3 et éventuellement D5(par l'intermédiaire d'une porte EX 13' qui équivaut au circuit logique OU 13), ainsi qu'aux trois voyants verts 15 et aux trois voyants rouges 16; ces derniers sont réalisables sous la forme de diodes électroluminescentes,montées en série avec des résistances, respectivement 33 et 34. La sortie de la-porte OU 9 est reliée à deux des entrées d'une porte ET 11' à trois entrées,qui réalise l'équivalent du circuit logique OU Il de la figure 1. Cette sortie est aussi reliée à l'entrée du quatrième compartiment de la mémoire 32, par l'intermédiaire d'un circuit à retard constitué par une résistance 35 et un condensateur 36. La sortie du dernier compartiment de la mémoire 32 est reliée à la troisième entrée de la porte Elt 11', ainsi qu'à la deuxième entrée de chacune des trois portes OU 12'. A la mémoire 32 est associé un oscillateur "dissymé- trique " 3?, fournissant un signal T constitué par un niveau " 1" interrompu périodiquement par de brèves impulsions de niveau n on, deux résistances 38 et 39 définissant le rapport entre la durée de ces impulsions et la période d'oscillation.Cette période d'oscillation est aussi déterminée par la mise en circuit de l'un ou l'autre de deux condensateurs 40 et 41, de capacités très différentes, la sélection du condensateur 40 ou 41 étant obtenue par un contact inverseur 14alié au bouton 14 qui permet de sélectionner le fonctionnement normal ou l'équilibrage des phases (respectivement positions N et E). I1 est à noter que ce bouton 14 est lié aussi à un second contact 14b intercalé entre la sortie de la porte ET 11' et le point de branchement D4 pour la com- mande du délestage partiel sur l'ensemble des trois phases. La sortie de l'oscillateur 37,délivrant le signal T, est reliée non seulement à la mémoire 32, mais encore, par l'intermédiaire d'une résistance 42, à la base d'un transistor 43 monté en série avec une autre résistance 44; le transistor 43, constituant un inverseur, est relié à la troisième entrée de.chacune des portes OU 12'. En fonctionnement normal du délesteur, le bouton 14 met en circuit le condensateur 40, dont la capacité est choisie de façon à obtenir un signal T dont la pé- riode est d'environ 1 minute, et il assure aussi la liaison entre la porte ET 11' et le point D4 ( cet état des circuits étant celui représenté sur la figure 2). Si aucune des trois phases P1, P2 et P3 n'est surchargée, tous les circuits de mesure 1,associés aux condensateurs 30,délivrent des signaux El, E2 et E3 de niveau logique "1" " aux entrées correspondantes de la mémoire 32.Les contenus Q1,Q2 et Q3 des trois premiers compartiments de la mémoire 32 restent au niveau " 1". Dès que l'intensité I1, I2 ou I3 de l'une des phases dépasse un seuil S (voir le diagramme de la figure 4),le signal E1,E2 ou E3 délivré par le circuit de mesure correspondant 1 et le condensateur associé 30 passe au niveau logique" O". Cependant le contenu Q1, Q2 ou Q3 du compartiment correspondant de la mémoire 3t passe à l'état " O" seulement au premier instant t où cette mémoire 32 reçoit une impulsion du signal T en provenance de l'oscillateur 37. Dès cet instant ti, les portes logi- ques 9' et 11' font apparaître, au point D4, un niveau logique "O " qui constitue l'ordre de délestage partiel. Compte tenu de 11 intervention du circuit à retard 55- 36, qui introduit un retard de l'ordre de 2 secondes par exemple, le signal E4 présent à entrée du quatrième compartiment de la mémoire 32 passe au niveau "O" après la fin de l'impulsion t1, si bien que le contenu Q4 de ce dernier compartiment parvient à l'état " O" seulement à l'impulsion suivante t2. Si la surcharge subsiste à cet instant t2 (ce qui est le cas de le première phase,dans l'exemple de fonctionnement illustre par le diagramme de la figure 4), la porte logique 12' correspondant à la phase concernée intervient pour faire apparaître, au point tel que D1, un niveau logique no" qui constitue l'ordre de délestage total de la phase. Le transistor 43 est commuté par les impulsions du signal périodique T, ce qui a pour effet d'interrompre le délestage durant ces impulsiona, donc de rétablir momentanément toute la puissance de la phase(ce que le diagramme montre, à l'instant t3, pour la première phase -remarquer que le signal au point D1 revient au niveau 1" durant cette impulsion t3). A partir de l'instant ( t4 dans le cas de la pre misère phase) où la surcharge n'est plus constatée,le contenu Q1, Q2 ou Q3 de la mémoire 32 revient à l'état 1", et les circuits logiques font immédiatement cesser l'ordre de délestage total de la phase concernée.Par contre, l'intervention du circuit ê retard 35-36 a pour effet de permettre au contenu 1 de la mémoire 32 de revenir à l'état " 1 seulement à partir de l'impulsion suivante (t5 dans l'exemple ici considéré). Le délestage partiel est donc maintenu durant un intervalle de temps supplémentaire. Le diagramme de la figure 4 illustre aussi la combinaison, par les circuits logiques, des signaux logiques résultant de surcharges sur plus d'une phase (en supposant qu'une surcharge, apparaissant sur la deuxième phase, est mémorisée à l'instant de l'impulsion t4). La description qui vient d'être faite montre que les circuits de la figure 4 permettent bien d'obtenir le fonctionnement dont le principe a été décrit en référence à la figure 1( dont le circuit à retard, symbolisé par le bloc 10, résulte en fait de la combinaison de la mémoire 32 et de l'oscillateur 37 qui fournit une " base de temps"). En vue de procéder à l'équilibrage des phases,on déplace le bouton 14 pour mettre en circuit le condensatour 41, ce qui permet à l'oscillateur 37 de délivrer des impulsions beaucoup plus rapprochées (par exemple: une impulsion par seconde),pour que les voyants 15 et 16 puissent donner une indication quasi-instantanée (le fonctionnement se faisant comme décrit précédemtnent,mais à une vitesse beaucoup plus élevée).Par son contact 14b, le bouton 14 coupe aussi la liaison avec le point de branchement D4, pour que l'équilibrage puisse s'opérer en distinguant simplement les phases surchargées et non surchargées,directement repérables par les voyants prévus, et en excluant tout délestage partiel de l'ensemble des phases. Comme il va de soi, l'invention ne se limite pas à la seule forme de réalisation de ce délesteur pour installation électrique polyphasée,avec dispositif d'équilibrage des phases, qui a été décrite ci-dessus à titre d'exemple; elle en embrasse, au contraire, toutes les variantes comportant des dispositions constituant des équivalents des éléments décrits. -BEVENDICATIONS 1.- Délesteur pour installation électrique polyphasée,avec dispositif d'équilibrage des phases,comprenant pour chaque phase un circuit de mesure apte & délivrer un signal en cas de détection d'une surintensité,caractérisé en ce que les sorties de tous les circuits de mesu- re (1), d'une part, sont toutes reliées aux entrées d'un même circuit logique OU (9) par l'intermédiaire duquel est commandé un délestage partiel sur l'ensemble des phases (P1,P2,P3), et d'autre part, sont reliées chacune à une première entrée d'un circuit logique ET (12) associé à une phase (P1,P2,P3) et par l'intermédiaire duquel est commandé le délestage total do la phase correspondante, la sortie du circuit OU précité (9)étant reliée aussi à une deuxième entrée de tous les circuits ET par l'intermédiaire d'un circuit à retard (10),muni de moyens de neutralisation (14) en vue de l'équilibrage des phases (P1,P2,P3), opération pour laquelle sont prévus en outre des voyants lumineux (15w,16), au nom- bre de deux par phase,indicateurs d'un fonctionnement normal ou d'un délestage, voyants qui sont branchés à la sortie de chacun des circuits logiques ET(12). 2.- Délesteur selon la revendication 1caractErisé en ce qu'il est prévu un deuxième circuit logique OU (11), dont une entrée est reliée à la sortie du premier circuit OU (9),c'est--dire celui recevant les signaux issus de tous les circuits de mesure (1),et dont une autre entrée est reliée à la sortie du circuit à retard (10). 3.- Délesteur selon la revendication 2,caractérisé en ce que les sorties de tous les circuits logiques ET (12) sont reliées aux entrées d'un troisième circuit logique OU (13),par l'intermédiaire duquel est commandé le délestage complet d'un appareil donné de l'installa tion,notammont d'un appareil alimenté simultanément par plusieurs phases. 4.-Délesteur selon l'une quelconque des revendica tions 7 à 3,caractérisé en ce que les moyens de neutralisation (14) du circuit à retard (10), en vue de 1'équilibrage des phases (PV,P2,P3), sont couplés à une commande (14b) de suppression du délestage partiel. 5.- Délesteur selon la revendication 2 ou 3,caractérisé en ce que la sortie de chaque circuit de mesure (1), associé à une phase (P1,P2,P3), e.t reliée à L'en- trée correspondante du premier circuit logique OU (9), ainsi qu'à la première entrée du circuit logique ET correspondant (12),par l'intermédiaire d'une mémoire(32) associée à un oscillateur (37) délivrant un signal (T) formé d'impulsions périodiques qui déclenchent la mise en mémoire à des instants déterminés,l'oscillateur (37) contrant encore une mémoire supplémentaire intercalée entre le premier circuit logique OU(9) et le deuxième circuit logique OU(11), et des moyens (14a, 40,41) étant prévus pour faire délivrer à cet oscillateur (37) soit un signal (T) de période relativement longue,correspondant au moins au temps minimal de délestage imposé,soit un signal (T) de période beaucoup plus brève,en vue de l'équilibrage des phases (P1,P2,P3). 6.*Délesteur selon la revendieation 5,caractérisé en ce que la sortie du premier circuit OU (9) est re- liéeà l'entrée de la mémoire supplémentaire (32)par l'intermédiaire d'un circuit à retard (35,36). 7.- Délesteur selon la revendication 5 ou 6caracté- risé en ce que les moyens permettant à l'oscillateur (37) de délivrer un signal (e) de période longue ou brève sont constitués par deux condensateurs (40,41),de capacités très différentes, dont l'un ou l'autre est mis en circuit par un contact inverseur (14a). 8.- Délesteur selon l'une quelconque des revendications 5 à 7,caractérisé en ce que tous les circuits logiques ET(12) comprennent une troisième entrée,qui est reliée à l'oscillateur (37),par exemple par l'intermédiaire d'un transistor (43), de manière à interrom- pre le délestage pendant la durée de chaque impulsion du signal (T) délivré par l'oscillateur (37).