i 2064120 La présente invention concerne un organe de mémoire .contenant une structure à couches semiconducteur-isolant-isolant-métal. Dans les systèmes de communication électroniques et dans 5 les ordinateurs on a besoin de dispositifs de mémoire électroniques capables d'emmagasiner une pièce dTinformations d'entrée binaires. Bans un type de dispositif, une tension est appliquée à l'organe mémoire, fournie par l'électrode de commande d'un transistor à effet de champ à électrode de commande isolée. La présence de cette 1C tension de signal, ou son absence, peut être lue en contrôlant le courant source-drain à un instant ultérieur quelconque. Toutefois, l'électrode de commande de ces transistors à effet de champ comporte une couche de métal intermédiaire qui tend à limiter le temps de rétention de la mémoire par suite des courants de fuite dans ce T5 métal. De plus, ces organes de néaoire, ainsi que d'autres types d'organes connus sont affectés par les bruits dûs aux concentrations variables dans le temps des états d'interface à la surface de séparation entre le semiconducteur et la couche isolante. Il est bien connu que ces états d'interface dégradent les. performances des or-20 ganes de mémoire, car une tension sur l'électrode de commande induit un courant source-drain dont l'intensité dépend en partie de / la concentration des états d'interface. Aussi le type de fonctionnement qui dépend du passage des porteurs de charge électrique à travers l'isolant à partir du semiconducteur est-il indésirable 25 car-la concentration des états d'interface se trouve modifiée, par peeségs'cfes pcrteuïs au droit de cette interface. Il est donc souhaitable de disposer d'un organe mémoire ayant une structure telle qu'elle évite cette variation de la concentration des états d'interface au droit de la séparation entre le semiconducteur et l'isolant. 30 L'organe mémoire selon l'invention, qui apporte une solu tion au problème qui vient d'être évoqué, se caractérise en ce que la hauteur de la barrière d'énergie . entre la seconde couche isolante et la couche de métal est plus petite que la hauteur de la ' barrière d'énergie entre la première couche isolante et le semi-35 conducteur, de telle sorte que le passage des porteurs de charge électrique à travers ladite seconde couche isolante entre le métal et l'interface comprise entre les deux couches isolantes, en réponse à une tension appliquée, se produise avec une probabilité d'au moins un ordre de grandeur plus grande que le passage des porteurs de charge électrique à travers la première couche iso 70 35343 2 2064120 lante entre ladite interface et le semiconducteur. Le circuit électrique contient ainsi un organe mémoire ayant un© structure semiconducteur-isolant 1 -isolant 2 -métal, ou symboliquement structure SI La première couche isolante 5 se trouve en contact physique avec une surface principale du semiconducteur , et la seconde couche isolante Ig se trouve située entre la première couche isolante 1^ et la couche de métal M. Selon l'invention il importe que la probabilité de passage des porteurs de charge à travers la première couche isolante entre le semiconduc-10 teur et la surface de séparation entre les couches 1^ et Ig soit au moins d'un ordre de grandeur inférieur à celui du passage des porteurs de charge à travers la seconde couche isolante entre la couche de métal M et la surface de séparation entre les couches l£ et I.j. En pratique? cela signifie habituellement que la hauteur de 15 la barrière d'énergie entre le semiconducteur et la première couche isolante I^ soit plus élevée que la hauteur de la barrière d'énergie entre la couche de métal et la seconde couche isolante Ig- (en supposant une masse effective égale des porteurs de charge dans les première et seconde couches isolantes)» Parmi 2C les matériaux isolants convenant pour constituer la couche I^, figurent, à titre d'exemples typiques, l'oxyde de silicium SiC^, -l'oxyde de zirconium ZiO^ et l'oxyde d'aluminium Al^O^. Parmi les matériaux convenant pour constituer la couche Ig figurent, à titre d'exemples typiques, le sulfure de zinc ZnS, l'arséniure de gai™ 25 liuta GaAs et le phosphure de gallium GaP» Gomme il ne se produit qu'un passage négligeable dans la couche 1^, la modification de la concentration des états d'interface se trouve évitée pendant le fonctionnement. L'épaisseur de la seconde couche isolante Ig est avan-30 tageusement rendue suffisamment grande en sorte que dans la gamme des tensions relativement grandes appliquées à l'électrode de métal, la probabilité qu'il se produise un passage de porteurs de charge est indépendante de l'épaisseur, tout au moins dans la gamme des intensités de champ électrique dans cette seconde couche 35 isolante, établies par ces tensions appliquées. L'épaisseur de la seconde couche isolante est cependant, dans le cas de GaAs ou GaP, avantageusement limitée par la prescription que la résistance la- 10 térale soit au moins de l'ordre de 10 ohms par carré. Le fonctionnement du dispositif selon l'invention peut être décrit brièvement comme suit. On applique une tension de si~ 70 35343 3 2064120 gnal et, par suite du passage des porteurs de charge qui se déplacent à partir de (ou vers) l'électrode de métal en réponse à ce signal, l'interface entre les deux couches isolantes 1^ et I2 retient ou libère ces porteurs de charge selon le signe algébrique 5 de la valeur instantanée de la tension de signal. On peut ainsi obtenir une lecture non destructive continue de l'état de la structure en surveillant l'organe mémoire à l'aide d'un détecteur à ca= pacitance, par exemple. 33ans une version à circuit intégré, la fonction mémoire 10 est caractérisée par une lecture non destructive. Le semiconducteur sert dans ce cas de support pour un transistor à effet de champ à électrode de commande isolée dans lequel l'électrode de commande comporte les deux couches isolantes et la couche de métal comme on l'a vu plus haut. La lecture de l'état de la mémoire est effectuée 15 en contrôlant le courant source-drain du transistor à effet de champ. L'invention sera décrite en détails ci-après en se référant aux dessins joints sur lesquels: - la figure 1 est un schéma d'une première forme de réa-20 lisation d'un dispositif mémoire selon l'invention; - la figure 2 est un schéma d'une deuxième forae de réalisation d'un dispositif mémoire selon l'invention; La figure 1 montre une plaquette de silicium monocris- tallin 11, de type N, ayant par exemple une épaisseur de 127 à 254 25 micronss et une densité de donneurs d'électrons de l'ordre de 15 5 x 10 d'impuretés par centimètre cube. La plaquette 11 sert de substrat à une couche diélectrique 12, constituée d'oxyde de sili- -2 cium, ayant une épaisseur de l'ordre de 5 x 10 micron . L'épaisseur de la couche 12 est choisie aussi faible afin d'assurer une 30 capacitance électrique relativement grande. La couche 12 est, par exemple, formée en oxydant la plaquette 11 nettoyée dans de l'oxygène sec, ainsi qu'il est bien connu, afin qu'elle se caractérise par tine rigidité diélectrique élevée avec un minimum d'états de « surface du semiconducteur. Une couche 13 de sulfure de zinc, ayant 35 par exemple une épaisseur de 0,1 micron environ, se trouve en contact avec la couche 12. La couche 13 peut, par exemple, être déposée sur la couche 12 à la température ambiante. Une électrode d'or 14 est encore disposée au dessus de la structure 10 et une électrode 15, constituée d'un alliage de chrome et d'or, est disposée en dessous de la structure 10, formant ainsi ensemble une structure 70 35343 2064120 métal-isolant-isolant-semiconducteur, ou structure MEIS. Cette structure 10 sert d'organe mémoire dans le circuit représenté sur la figure 1. L'électrode 14 est connectée à une borne commune 17-5 5 dTun commutateur bipolaire 17 par l'intermédiaire d'un conducteur 16. L'électrode 15 est connectée à une borne commune 19 par l'intermédiaire d'un conducteur 18. Le pôle positif de la batterie 20 et le pôle négatif de la batterie 21 sont également connectés à la. borne 19- Un premier contact 20.5 du commutateur 17 est connectée 10 au pôle négatif de la batterie 20, et un second contact 21.5 du même commutateur 17 est connectée au pôle positif de la batterie 21. Les tensions des batteries 20 et 21 sont habituellement de l'ordre de 100 volts. Lorsque l'armature du commutateur 17 se trouve sur le 15 contact 20.5, la batterie 20 fait circuler des électrons à travers la couche 13 depuis l'électrode 14 vers l'interface 12.5 entre les couches 12et 13. Les électrons se trouvent ainsi capturés et retenus dans cette interface 12.5 aussi longtemps que l'armature du commutateur 17 n'est pas amené sur le second contact 21.5. 20 Si l*on place ensuite l'armature du commutateur 17 sur ce contact 21.5, connectant ainsi le circuit sur la batterie 21, les électrons qui étaient capturés se trouvent attirés vers l'électrode 14- Il en résulte alors une libération instantanée de la charge retenue dans l'interface 12.5, ce qui produit l'effacement de la mémoire. 25 II faut remarquer ici que par suite du fait que la hauteur de la barrière d'énergie au droit de l'interface 13-5 est plus élevée que celle de la barrière d'énergie au droit de l'interface 11«5, il ne se produit aucun passage notable d'électrons dans la couche isolante 12 entre l'interface 12.5 et le semiconducteur 11. 3C D'autre part, on peut effectuer une lecture continue de l'état de la charge retenue dans l'interface 12.5 au moyen d'un circuit de surveillance capacitif classique contenant usuellement une source de signal 23 et un détecteur de courant 22, connectés à la borne 17.5 du commutateur 17 et à la borne commune 19. Comme 35 la capacitance de la structure 10 dépend de l'état de la charge capturée, le courant mesuré par le détecteur 22 dépend également de l'état de la charge capturée par l'interface 12.5. Le détecteur 22 fournit ainsi la lecture continue voulue de l'état de la charge capturée dans l'organe mémoire formé par la structure 10 dans le circuit de la figure 1. Ce montage constitue donc'une mémoire à 70 35343 5 2064120 lecture continue et non destructive. La figure 2 illustre un circuit contenant une structure 30 similaire à la structure 10 décrite plus haut, mais réalisée . sous forme intégrée avec un transistor à effet de champ servant de .5 dispositif de lecture. Une plaquette de silicium monocristallin de type N forme le support 31 d'une couche d'oxyde de silicium 32 sur laquelle est déposée à son tour une couche 33 de sulfure de zinc. Les couches 32 et 33 sont essentiellement identiques aux couches 12 et 13 de la structure 10 décrite plus haut. En particu-10 lier, la couche 33 est suffisamment mince que pour permettre qu'elle soit traversée par les électrons pour les tensions de fonctionnement appliquées à l'électrode de commande. La couche 32, quant à •lie, est suffisamment mince que pour assurer une capacitance re- ïativeMént grande ~ët "donc Une quantité suffisammént grande de 15 'Chargé capturée dans l'interface 32.5 pour une tension appliquée donnée. Le support 31 est essentiellement identique au support 11 sauf qu' il contient également une région de source 43 et une région de drain 44. Ces régions ont une forte conductivité de type P Çce qui est représenté par le symbole P+) par suite de la diffu-20 sion d'impuretés accépteuses d'électrons dans le substrat de sili-cium originel, ainsi qu'il est connu dans le domaine de la techna-=_-Iogie des transistors à effet de champ. Une source de signal 37 est connectée entre la région de source TJ^ëFTT' éTectrode de commande 34, comme le montre la fi= 25 gure 2, de manière à appliquer le signal à la structure 30. La source de signal 37 fournit à la fois des impulsions positives et des impulsions négatives, ayant usuellement un niveau de 20 à 100 ■volts environ pendant une période de 1* ordre de quelques microsecon-des au moins pour chaque impulsion. Ces signaux sont appliqués par 30 1a source 37 à l'électrode 34 afin de produire ou d'effacer une charge électrique dans l'interface 32.5. Une batterie 41, un com-mutateur 41.5 et undétecteur de courant 42 sont connectés en série entre la région de source 43 et la région de drain 44, comme on le' voit sur la figure 2. 35 Lorsqu'on ferme le commutateur 41.5, il est possible d'effectuer au moyen du galvanomètre 42 une lecture continue et non destructive de l'état de la charge'capturée dans l5interface 32.5 et produite par la source 37. Le signal ainsi appliqué à l'électrode de commande 34 fait passer des électrons de l'électrode 34 vers l'interface 32.5, ou inversement, selon le signe algé 70 35343 6 2064120 brique du signal. La source 37 fournit avantageusement des impulsions positives et négatives de manière à faire croître et décroître de façon binaire, respectivement, la charge capturée dans l'in terface 32.5. 5 On voit dès lors que le circuit représenté sur la figu re 2 constitue une mémoire à lecture non destructive, qui conserve la séquence d'impulsions appliquées par la. source de signal 37 à l'électrode 34- De plus, la structure 30 joue également le rôle d'un transistor à effet de champ constitué par les régions de sour 10 ce 43 et de drain 44 conjointement à une couche d'inversion ou canal formée entre les régions précédentes sur la surface supérieure du substrat 31. Bien que l'on ait décrit l'invention dans le cas d'un semiconducteur de silicium combiné à ..d&â7Âiâlar.t-p.i-giiag constitués T'JTT^oxySe "de silicium et de sulfure de zinc, il va de soi que l'on peut utiliser d'autres matériaux semiconducteurs et isolants à condition qu'ils satisfassent aux relations voulues en ce qui concerne les hauteurs des barrières d' énergie . Il est également évident que l'on peut combiner de nombreux organes mémoires, selon 20 l'invention, sur un seul support semiconducteur afin de former un réseau de mémoires. : T .— 70 35343 7 2064120 HEVEHDIGATIONS■ 1Organe de mémoire comportant une structure à souches semiconducteur-isolant-isolant-métal, caractérisé en ce que la hauteur de la barrière d'énergie entre la seconde couche isolante 5 et la couche de métal est plus petite que la hauteur de la barrière d'énergie entre la première couche isolante et le semiconducteur, de telle sorte que le passage des porteurs de charge électrique à travers ladite seconde couche isolante entre le métal et l'interface comprise entre les deux couches isolantes, en réponse à une ten-10 sion anpliquée, se produise avec une probabilité d'au moins un ordre de grandeur plus grande que le passage des porteurs de charge électrique à travers la première couche isolante entre ladite interface et le semiconducteur. 2.- Organe de mémoire selon la revendication 1, caraeté-15 risé en ce que le semiconducteur contient une première et une seconde région ayant une conductivité de type opposé à celui de la conductivité de la partie au moins du semiconducteur avec laquelle la première couche isolante se trouve en contact, et une première et une seconde électrode se trouvant en contact physique avec lesdi-20 tes première et seconde régions, respectivement, de manière à former un transistor à effet de champ dans lequel ces première et seconde électrodes constituent les électrodes de source et de drain, respectivement, et dans lequel la couche de métal constitue l'électrode de commande. 25 3.- Organe de mémoire selon l'une quelconque des reven dications 1 et 2, caractérisé en ce que la première couche isolante est constituée essentiellement d'oxyde de silicium et en ce que la seconde couche isolante est constituée essentiellement de sulfure de zinc. 30 4-- Organe de mémoire selon la revendication 3, caracté risé en ce que la première couche isolante a une épaisseur de l'ordre de 0,05 micron. 5.- Organe de mémoire selon la revendication 3, caracté*-risé en ce que la seconde couche isolante a une épaisseur de 35 0,1 micron environ. 6.- Organe de mémoire selon la revendication 3, caractérisé en ce que la seconde couche isolante a une épaisseur de 0,1 micron environ et en ce que la première coucne allante a une épaisseur de l'ordre de 0,05 micron. 70 35343 8 2064120 7.- Organe de mémoire selon la revendication 3« caractérisé en 5e que le semiconducteur est constitué de silicium. 8c- Organe de mémoire selon l'une quelconque des revendi cations 1 et 2, caractérisé en ce que la seconde couche isolante 5 est constituée d'un matériau compris dans le groupe comprenant le sulfure de zinc, l'arséniure de gallium et le phosphure de gallium 9.- Organe de mémoire selon l'une quelconque des revendi cations 1 et 2, caractérisé en ce que la première couche isolante est constituée d'un matériau compris dans le groupe comprenant 10 l'oxyde de silicium, l'oxyde de zirconium et l'oxyde d'aluminium. 10.- Dispositif mémoire à semiconducteur, caractérisé en ce qu'il comprend l'organe de mémoire selon l'une quelconque des revendications 2 à 9, un dispositif pour appliquer une tension de signal à ladite première électrode, et un dispositif pour survei^-15 1er le courant parcourant le transistor à effet de .hamp entre les électrodes de source et de drain.