2G67058 La présenta invention concerne les procédés de fabrication et les structures semiconductricas résultantes, et plus particulièrement, un nouveau procédé pour former une structure de transistor à socle pour circuit intégré mais aussi un nouveau procédé pour former un dispositif semiconducteur auto-isolé sous forme 5 • monolithique. Dans la fabrication des dispositifs semiconducteurs en circuits intégrés monolithiques, il est extrêmement important d'obtenir des densités de conditionnement élevé sans sacrifier aux qualités de fonctionnement- électrique. Comme on le connait bien, isolement électrique doit être réalisé entre les dispositifs ssemiconducteurs adjacents sur un substrat monolithique. Normalement, on obtient l'isolement électrique en réalisant des régions de diffusion d'isolement qui atteignent à travers une couche épitaxiale, (cette couchB étant d'un premier type de conductivité] une couche soujacente d'un type de coductivité opposé. Oe telles techniques de diffusion d'isolement de l'art antérieur limitent l'ob-15 tention de densité de conditionnement élevée. On a aussi montré qu'un gradiant d'impureté réduit était désirable dans la région collecteur d'un transistor afin d'augmenter leur fonctionnement en fréquence élevée. Un tel gradiant est celui dans lequel la concentration d'impureté passe par un maximum dans la région sous-collectrice vers un minimum à la jonc-20 tion collecteur base. On a montré aussi récemment que les structures du transistor du type à socle présentent de nombreux avantages notamment le fonctionnement en fréquence élevée. Une structure de collecteur du type à socle tel que décrit dans la demande de brevet déposée en France par la demanderesse le 6.11.1964 et obtenue sous 25 le I\l° 1.413.586, évite en partie ce compromis nécessaire tout en améliorant encore la réponse en fréquence élevée. Ce brevet de l'art antérieur décrit la façon d'obtenir des bases de largeurs minces des augmentations de résistance base attenante minimales en utilisant un contact de base relativement important. Afin que la capacité de jonction base-collecteur alors plus importante ne soit 30 pas sacrifiée au fonctionnement à haute fréquence, une couche intrinsèque (matériau) est disposée à partir de la partie opérationnelle extrinsèque de la jonction base-collecteur jusqu'à la surface du dispositif. Cependant, afin d'obtenir un fonctionnement du transistor dans le domaine des fréquences très élevées, g par exemple dans les gigahertz (10 ], il est nécessaire de considérer de nombreux 35 autres paramètres qui se rapportent aux procédés de fabrication du dispositif avec des tolérances très serrées. Les paramètres suivants sont extrêmement importants pour le fonctionnement en fréquence élevée. On a trouvé que le retard de temps base, un facteur important, de F_, est di- 2 rectement proportionnel au carré de la largeur de base W , et est par conséquent, 40 très sensible aux modifications du potentiel collecteur. De plus, l'élargissement 10 36820 2 2067058 de largeur de base dynamique est important lorsque la densité de courant injectée à partir de l'émetteur amène un effet de neutralisation de charge dans la région collecteur proche de la jonction base collecteur. Ce phénomène, auquel on se réfère quelquefois comme étant l'effet "Kirk" se produit lorsque la den-5 sité de courant émetteur est comparable au dopage global collecteur et aboutit à l'enfoncement électrique de la jonction collecteur dans la masse même de la région collecteur. En conséquence, le retard de temps de largeur de base est particulièrement sensible lorsque l'élargissement de base est important. Aussi, le phénomène d'élargissement de base ou effet "KirK" impose une restriction sur 10 l'utilisation finale de dispositifs à géométries ou dimensions plus petites. Normalement, les dimensions plus petites sont accompagnées d'écoulement de densité de courant plus élevée ce qui augmente encore le problème d'élargissement de base. Ainsi, un compromis est nécessaire entre l8s petites dimensions et les effets du phénomène d'élargissement de base. 15 Dans le passé, on réduit le temps de transition d'appauvrissement collecteur en maintenant l'épaisseur de la couche d'appauvrissement, X , ë une petite va- m leur. L'abaissement de la résistivité sur le côté de la jonction collecteur dans lequel la plus grande partie de la couche d'appauvrissemement se développe, favorise ce résultat- désiré. Naturellement, l'épaisseur de couche d'appauvris-20 sement, Xm> et son influence "sùr-..i8 fonctionnement en fréquence élevée est fonction de V , la vitesse limitée de propagation . des porteurs. En outre, on sait qu'une phase excessive dépend directemenir^e^i^r^ champ formé dans la région base. La fréquence de coupage pour le facteur de transport de base est théoriquement à un angle de phase de 45°. Empiriquement, 25 cet angle est supérieur et a été mesuré avec une phase supérieure de plus de 12° par rapport à la valeur de 45° pour des transistors à base graduelle. Cette phase excessive dépend de la profondeur du gradiant d'impureté base, N*/ N , où N' est la concentration d'impureté de base sous la jonction émet- D DL D teur et N™ est la concentration d'impureté de la région collecteur. En consé-□c 30 quence de cette production, le fonctionnement à fréquence élevée d'un transistor du type émetteur à la masse est associé avec une constante de correction de phase, K0, la valeur K0 est optimisée vers KQ = 1 en produisant un champ retardateur dans la région base. Un autre facteur qui se rapporte au temps de transit base est la constante 35 de diffusion dans la région ou les régions de base gracuelles. De façon très significative, les effets des résistances collecteurs et émetteurs et leur capacité de transition respective exercent une commande sur le fonctionnement à fréquence élevée. Comme on l'a déjà mentionné, la largeur de base élevée est un facteur significatif en fonctionnement à hautes fréquences et l'on doit 40 réaliser que pour une structure de base graduelle la résistance de feuille de 70 36820 3 2067058 base, Rg est fonction dB g/W où 8 est la résistivité en ohms centimètres. La valeur RQQ pour le fonctionnement en fréquence élevée est significative et doit tenir compte du rapport N'/Na_, N' o oC wnb* U et la mobilité des électrons dans la base 5 En conséquence, les procédés nouveaux pour optimiser ces nombreux paramètres de conception du produit sont nécessaires afin d'obtenir un fonctionnement à fréquence élevée dans les dispositifs à circuits intégrés monolithiques résultants. Les choix et les modifications de tolérance que l'on pouvait se permettre avec les dispositifs de transistor discrets ou même les disposittifs monolithi-■jq ques fonctionnant à des fréquences relativement grandes ne peuvent plus être utilisés. Plus particulièrement, lorsqu'on fabrique un transistor à socle formé dans un substrat et une couche épitaxiale, tous les deux d'un même type de oonductivité, on peut obtenir un fonctionnement en fréquence élevée qui est amélioré -)5 dans une structure auto-isolée en commandant la concentration d'impureté dans la région base extrinsèque. Si l'on s'attache plus particulièrement à la technique d'isolement telle que nous l'enseigne la présente invention on pourra déduire un second mode de réalisation caractérisé par une structure plus simple^ 2Q On remarquera que la façon par lagiielie^^Sn obtient l'isolement électrique entre les élémntBd^j^o^ai^rSSt^e monolithique doivent être compatibles avec 1-' uursntlôfrdeperf ormancBS électriquss élBvées dss dispositifs isolés. On psut montrer, par exemple, qu'un gradient d'impureté décroissant est désirable dans la région collecteur de transistor afin d'augmenter la fréquence de coupure 25 et les caractéristiques de transport de courant. Un tel gradient est un gradient où la concentration d'impureté diminue, à partir d'un maximum dans la région sous-collecteur vers un minimim à la jonction collecteur. Le profil d'impureté désirable n'sst pas obtenu à l'aide des procédés de l'art antérieur où l'on forme des dispositifs auto-isolés dans la couche épitaxiale d'une structu-30 re cristalline monolithique. L'auto-isolement associé à une densité élevée de dispositifs et des performances de fonctionnement électriques élevées est obtenu à l'aide d'un procédé épitaxial à rétrodiffusion dans lequel deux dopants d'un type de oonductivité sont disposés dans un substrat de type de oonductivité opposé dans les régions 35 sousjacentes aux emplacements auxquels des poches isolées dudit premier type de oonductivité doivent être formées dans une couche épitaxiale obtenue par croissance sur le substrat. Les deux dopants sont caractérissés par des vitesses de diffusion différentes et par des concentrations initiales différentes dans le substrat. Plus particulièrement, le dopant de vitesse de diffusion 40 inférieure a la concentration la plus élevée alors que le dopant à vitesse de 70 36820 4 2067058 diffusion la plus élevée à la concentration la plus faible. Dans une réalisation préférée, de l'arsenic et du-phosphore (ayant des vitesses de diffusion inférieure et supérieure respectivement) t)sont diffusés avec des concentrations appropriées aux emplacements désirés d'un substrat de silicium P . Une couche épita-5 xiale de silicium P est déposée sur le subsitrat dopé et l'arsenic et le phosphore sont rétrodiffusés à travers la couuche épitaxiale jusqu'à ce que le phosphore à diffusion plus rapide atteigne la surface supérieure de la couche épitaxiale. De cette façon, une poche de type de oonductivité N est formée dans une couche épitaxiale P sur un substrat P . Les dispositifs semiconducteurs désirés 10 peuvent être formés dans les poches isolées N respectives par des étapes de traitement supplémentaire et classique bien connu aux spécialistes de l'art. Un fait important de la présente invention provient du fait que chaque poche isolée est produite par rétrodiffusion de dopant vers le haut à partir de l'interface couche-substrat épitaxial plutôt que par diffusion par le bas du dopant 15 à partir de la surface supérieure de la couche épitaxiale. La dite rétrodiffu-sion produit une poche N caractérisée par un profil d'impureté en régression qui varie d'une région la plus basse relativement très dopée (N+) vers une région supérieure relativement peu dopée (N). Le profil en régression améliore de façon importante les caractéristiques de fonctionnement électriques d'un transis-20 tor qui est formé dans la poche isolée. Naturellement, on peut aussi former d'autres dispositifs autres que des transistors à l'intérieur des poches respectives isolées selon les nécessités de circuit. Par conséquent, un objet de la présente invention est de réaliser un procédé nouveau de fabrication de dispositif auto-isolé, tel que des transistors et des 25 diodes sous forme monolithique. Un autre objet dB la présente invention est de réaliser un nouveau procédé épitaxial unique pour la fabrication de transistors à socle en circuits intégrés adapté convenablemsnt pour les formes monolithiques qui éliminent ies restrictions quant à l'obtention de dimensions plus petites, et en éliminant les pro-30 blêmes indésirables d'élargissement de base et des capacités base-collecteur. Un autre objet de la présente invention est de réduire la capacité de base-collecteur dans un transistor à socle formé d'un substrat et d'une couche épitaxiale unique afin d'améliorer le fonctionnement en fréquence élevée du dispositif résultant. 35 En accord avec les objsts mentionnés ci-dessus, la présente invention apporte un procédé nouveau pour la fabrication de dispositifs monolithiques auto-isolés par rétrodiffusion sélsctive à partir d'un substrat,; sur lsquel a été obtenue par croissance une couche épitaxiale. Le substrat et la couche épitaxiale sont du même type de oonductivité. Aussi, la présente invention apporte un nouveau 40 procédé de fabrication de transistors.à socle pour former des dispositifs à 70 36820 5 2067058 socle sur un substrat d'un type de oonductivité sur lequel a été formé une couche épitaxiale de même type de oonductivité, afin de réduire la capacité globale base et collecteur pour ce type de structure par rétrodiffusion d'une impureté pour former une région sous-collecteur et rétrodiffusion d'une autre impureté 5 'ayant une vitesse de diffusion supérieure pour former une région socle. D'autres objets, caractéristiques et avantages de la présente invention ressor-tiront mieux de l'exposé qui suit fait en référence aux dessins annexés à ce texte et qui représentent un mode de réalisation préféré de celle-ci. La figure 1A représente une vue illustrant une coupe partielle d'un transis--jq tor en circuit intégré monolithique connu ayant une région base épitaxiale dont profil d'impureté est représenté dans la figure 1B. La figure 2A représente le nouveau dispositif auto-isolé de la présente invention et les figures 2B et 2C représentent son profil d'impureté respectivement dans la région émetteur et la base extrinsèque. 15 Les figures 3 à 6 représentent, dans une vue en coupe, une partie du circuit intégré monolithique et les étapes de procédé successives lors de la fabrication d'une structure de transistor à socle selon la présente invention, aussi bien que le procédé d'auto-isolement de la présente invention. La figure.7 représente une série de vues en coupe simplifiée d'un dispositif 20 de transistor auto-isolé caractéristique du second mode de réalisation durant les diverses étapes de l'exécution du présent procédé. La figure 8 représente un tracé du profil d'impureté en un point intermédiaire du procédé tel que représenté dans la figure 1. La figure 9 représente le tracé du profil d'impureté des transistors terminés 25 réalisés selon la présente invention. Le circuit intégré monolithique de la figure 1A illustre un transistor planaire à base épitaxiale formé sur un substrat 12 P selon les techniques classiques de la photolithographie, du décapage et de la diffusion. Le collecteur est formé d'une région sous-collBcteur N+14 et la couche épitaxiale de type 30 P16 forme la région base. Les régions traversantes 22 et 23 fournissent un trajet à conductivité faible vers la région 14 sous-collectrice enterrée. Des contacts appropriés 24, 26 et 28 forment les bornes du dispositif avec le collecteur, la basB et l'émetteur, respectivement. Le transistor résultant de la figure 1A est auto-isolé et ne nécessite pas une diffusion supplémentaire d'isole-35 ment. La région sous-collecteur 14 et les régions 22 et 23 définissent une jonction PN avec le substrat de la couche épitaxiale afin d'isoler électriquement les dispositifs transistors des autres dispositifs formés sur le substrat 12, durant le fonctionnement. Dans la structure connue de la figure 1A, la région entre les lignes 32 et 34, lorsqu'on la prolonge transversalement à travers le 40 dispositif, forme la partie intérieure du transistor. Cela signifie, que c'est 70 36820 6 2067058 dans cette région du dispositif que le transistor fonctionne. Les régions situées à gauche et à droite des lignes 32 et 34 respectivement, forment les régions extrinsèques du dispositif. Ces régions extrinsèques ne sont pas réellement indispensables pour le fonctionnement des transistors mais sont nécessaires pour 5 la formation d'un contact électrique avec les éléments bases. La jonction globale base collecteur détermine la capacité base collecteur qui est un facteur important dans la limitation de fonctionnement en fréquence élevée. La jonction base collecteur est formée d'une paire de jonctions verticales 36 et 37, une jonction horizontale 38 localisée entre les lignes 32 et 34, et une paire de 1Q jonctions horizontales extrinsèques 40 et 42. On a trouvé que les jonctions extrinsèques base collecteur 40 et 42 forment une partie principale de la capacité globale base collecteur. Les jonctions verticales 36 et 37 sont très peu profondes comparées à la longueur de la partie horizontale de la jonction et ainsi ne sont pas un facteur important. Comme on le montre dans la figure 1B, 15 un niveau de dopage de base constant, courbe 43, coupe les courbes de diffusion émetteur et collecteur, représentées respectivement 44 et 45. Ainsi, une capacité élevée collecteur-base ne peut être évitée dans la zone extrinsèque. La structure socle de la présente invention, comme représentée dans la figure 2A, réduit la capacité base collecteur dans les régions extrinsèques hori-20 zontale et verticale du transistor et en conséquence, diminue la capacité globale base collecteur et améliore le fonctionnement à fréquence élevée. Cela a particulièrement lieu dans les dispositifs à petite géométrie où la zone émetteur devient de plus en plus petite comparée à la zone de jonction totale collecteur-base. Le dispositif transistor à socle est formé sur un substrat P 50. 25 Se développant à partir du substrat 50 dans une couche épitaxiale 52 se trouve une partie du collecteur : le socle intérieur 54 et, on trouve une région collecteur extrinsèque 56 à gauche et à droite des lignes 60 et 62. La région comprise à l'intérieur des lignes 62 et 54 forme la partie de fonctionnement interne du dispositif à socle. La région base 64 de type P 64 et la région émetteur 66 de 30 type N terminent les éléments intérieurs du dispositif socle. Les régions collecteurs 54 et 56 sont formées à partir d'une impureté de oonductivité de type N+. Les régions N+ 56 forment un trajet à faible résistivité des contacts collecteurs 70 et 74 à la partie sous-collecteur enterrée du transistor. Une zone de diffusion de base de type P 76 et 78 formée dans la couche épitaxiale P 52 35 forme un contact de résistivité faible avec la région base intérieure 64 et connectent la paire des contacts de base 80 et 82. Finalement, un contact classique 84 forme le contact électrique avec la région émetteur 66. Comme on le montre dans la figure 2A, les jonctions horizontales base-collecteur extrinsèques représentées en 86 et 88 sont définies par une impureté de oonductivité de type 40 P dans la couche épitaxiale P dont le faible dopage et une impureté de type 10 36820 7 2067058 de oonductivité N dans la région collecteur extrinsèque. Cette région base extrinsèque légèrement dopée, en comparaison du niveau de dopage de la région base intérieure, aboutit à une capacité base-collecteur diminuée aux jonctions 86 et 88. Comme on l'a déjà mentionné, ces jonctions 86 et 88 contribuent en grande 5' partie à la capacité globale base-collecteur et par conséquent, une réduction dans la capacité de ces zones réduit de façon significative la capacité globale et aboutit en fréquence élevée à un fonctionnement amélioré du transistor. On obtient ce résultat car la capacité due à une jonction est commandée principalement par le côté de la jonction qui est le plus légèrement dopé, ou encore, le 10 c6té faible en dopage. Le matériau P dopé plus légèrement dans la région base-extrinsèque permet une région d'appauvrissement plus importante et une diminution correspondante de la capacité. Une comparaison des profils d'impureté des figures 2B et 2C montre les avantages de la présente invention de façon légèrement différente. Pour la région 15 située sous l'émetteur, représentée dans la figure 2B, la courbe 90 représente la concentration d'impureté pour la diffusion base; la courbe 92 représente la concentration du profil d'impureté pour une rétrodiffusion du phosphore qui forme la région socle; et la courbe 94 représente le profil d'impureté pour un sous-collecteur à l'arsenic rétrodiffusé enterré qui rencontre la couche épita-20 xiale P à l'endroit de la courbe indiqué en 96. Par conséquent, comme on peut le voir par intersection des courbes 90 et 92 au point 98, la concentration entre les régions base et oollecteur sur la partieentière de la région horizontale intérieure base-collecteur est élevée. Cependant, le profil d'impureté dans la partie extrinsèque, comme il est représenté dans la figure 2C montre 25 que le niveau de dopage est commandé afin de réduire la capacité globale base-collecteur. L'impureté dans la région base est représentée par la courbe 100 qui coupe la ligne horizontale 102 qui représente la région de base épitaxiale P . Le profil d'impureté collecteur-extrinsèque diminué est aussi représenté dans la courbe 104 qui coupe la courbe 102 au point 108. La séparation entre 30 les points 106 et 108 représente le niveau de dopage commandé sur cette distance pour une jonction base-collecteur unique extrinsèque telle que représentée en 86. Le profil de la région intérieure du transistor est encore presque celui donné par la figure 2A pour satisfaire au besoin d'un fonctionnement avec densité de courant élevée. Aussi, la modification de l'épaisseur de la couche épita 35 xiale 32 permet une certaine liberté pour atteindre le niveau de concentration final du point 98. Les figures 3 à 6 représentent les étapes successives pour la fabrication d'un transistor à socle et un dispositif auto-isolé selon la présente invenrtion Dans la figure 3, un substrat de type p- 112 est soumis aux étapes de diffusion + + 40 classiques afin de produire une région N 114 et plusieurs régions de type N 70 36820 8 20670158 diffusées sélectivement. La région 114 est formée par région diffusion d'une impureté telle que de l'arsenic dans le substrat P 112. Une impureté telle que le phosphore est aussi introduite dans la région 114 pour former des régions 116, 118 et 120. Le phosphore a une vitesse de diffusion approximativement 5 quatre fois supérieure à celles de l'arsenic. Les régions 118 et 118 constituent les régions d'auto-isolement et la région 120, définit la région collecteur socle. Ensuite, une couche épitaxiale P est obtenue par croissance sur la surface 122 afin de produira une couche épitaxiale 124, comme représenté dans la figure 4. Durant la formation de la couche épitaxiale 124, les régions 10 d'arsenic et de phosphore rétrodiffusent dans la couche épitaxiale 124. Les régions d'isolement 116 et 118 rétrodiffusent dans la couche épitaxiale 124 afin de produire les régions 126 et 128 respectivement. La région collecteur socle localisée centralement 120 rétrodiffuse dans la couche épitaxiale 124 pour produire la nouvelle région 130. Puisque l'arsenic a une vitesse de dif-15 fusion faible, la région 114 rétrodiffuse dans la couche épitaxiale 124 avec une importance beaucoup moins grande et créée ce qui équivaut à une partie du sous-collecteur rétrodiffuse 132, se développant du substrat 112 dans la couche épitaxiale 124. Les figures 5 et 6 représentent la formation ddes régions intérieures base 20 et émetteur, la rétrodiffusion des nouvelles régions d'isolement 142 et 144, et la région collecteur 130 et finalement l'application des contacts, et les diffusions traversantes pour fournir des contacts à résistivité faible avec les éléments actifs des transistors à socle. Dans la figure 5, une région base de oonductivité de type P 136 est formée par diffusion dans la couche épitaxiale 25 124 de type P . Les régions bases extrinsèques 138 et 140 peuvent être formées en même temps que la région base 136; comme dans le procédé classique. Les régions 138 et 140 apportent le contact à faible résistivité provenant de la surface supérieure de la couche épitaxiale vers la région base intérieure. Dans un autre cas, on £eut obtenir le même résultat en déposant une couche d'oxyde 30 dopée au bore, sur la couche épitaxiale P . Le bore avec un niveau de dopage 19 de 10 atomes /cc peut être déposé sur la couche épitaxiale entière et ensuite éliminé dans des zones ou aucune autre diffusion ou contact ne doivent être réalisés. La rétrodiffusion à partir de la source de bore formera un trajet à faible résistivité vers la région base intérieure aussi bien qu'une protec-35 tion contre l'inversion de la surface épitaxiale supérieure P . Durant le traitement ou la formation de la région base P diffusée 136 et les régions 138-140, les régions 126 et 128 sont rétrodiffusées vers la surface supérieure de la couche épitaxiale P 124 et sont représentées maintenant comme étant les régions 142 et 144. Durant la formation de la région émetteur de oonductivité de type 40 N, 146, Cfigure 6], les régions N+ 142 et 144 sont effectivement rétrodiffu- 70 36820 9 2067058 sées jusqu'à la surface 150 de la couche épitaxiale P 124. Il peut être nécessaire de réaliser des diffusions de oonductivité N+ convenable pour fournir les valeurs de résistance faibles précises compatibles avec les contacts collecteurs 152 et 154. On peut réaliser cela en introduisant la même diffusion émetteur 5 . 146 dans les régions 152 et 154. Cependant, dans des buts d'isolement, la rétro-diffusion N des régions 142 et 144, durant le traitement, donne naissance aux régions N 156 et 158 qui définissent une jonction PN avec le substrat P~, et ainsi isole le transistor à socle. La région sous-collecteurs 170 formée par la rétrodiffusion d'arsenic dans le substrat P 112 définit une jonction PN avec 10 le substrat P afin de terminer complètement l'isolement pour le dispositif transistor à socle. Les contacts classiques 162 et 164 sont utilisés pour réaliser un contact électrique avec les régions base Bt émetteur , respectivement. Les procédés représentés dans les figures 3 à 6 décrivent ainsi un nouveau 15 procédé et le dispositif à socle résultant, en plus d'un procédé nouveau pour former un dispositif semiconducteur auto-isolé pour utilisation sous forme monolithique. Les régions latérales en surplomb telles que 132, 176 et 178, sont désirables mais peuvent être éliminées sans limiter les avantages fondamentaux de cette invention. Les jonctions 86 et 88 sont encore formées entre la couche 20 épitaxiale légèrement dopée P et une diffusion sous-collectrice d'arsenic Bien que la structure résultante et lss pirocédés relatifs à cette structure aient été appliqués à un transistor NPN, on doit comprendre que les principes peuvent être aussi appliqués à un transistor PNP. Les concentrations de oonductivité et les matériaux exemplaires pour la structure fabriquée selon les étapes 25 du procédé des figures 3 à 6 sont décrites ci-dessous. Ces valeurs sont purement illustratives et ne doivent être en aucune façon considérées comme limitant l'invention décrite. + Valeurs de concentration caractéristiques 30 Substrat initial P (112) 10-15 cm. ?n h C = 2 x 10 /cm o Couche arsenic enterrée (170) Régions rétrodiffusées (156, 158,172) 6 x 10 ,16 à la surface Région base intrinsèque (174) Région base extrinsèque (176 C = 10 19 o 178) Région émetteur (146) Couche épitaxiale (124) o 40 Ces valeurs caractéristiques correspondent aux régions qui sont représentées 70 36820 10 2067058 Dans ce qui va suivre on décrira un second mode de réalisation selon les principes de la présente invention. On se réfère d'abord à la figure 7Aj initialement on oxyde avec une couche de dioxyde de silicium 102, un substrat de sili- — 4 c q cium P 1 Cla concentration impureté ne dépassant pas 10 atomes par cm' ) ayant 5 une résistivité de surface d'environ 10 ohms cm. On décape une fenêtre 103 dans l'oxyde 102 à l'aide d'une technique photorésistante classique comme représenté dans la figure 7B. On diffuse l'arsenic qet le phosphore 104 par la fenêtre 103 dans le substrat 101 à l'aide des techniques bien connues comme dans la figure 7C. Les profils d'impureté représentatifs sont décrits dans la figure 8 pour 10 l'arsenic et le phosphore dans le substrat 101 à ce moment du procédé. Ensuite, le revêtement d'oxyde 102 est éliminé du substrat et une couche épitaxiale P 105 est obtenue par croissance épitaxiale comme représenté dans la figure 7D. Les profils d'impureté caractéristiques de l'arsenic et du phosphore aussi bien que les concentrations de dopant dans le substrat 101 et dans 15 la couche épitaxiale 105 sont représentés dans la figure 9. Les courbes en pointillés 106 et 107 représentent les profils respectifs d'arsenic et de phosphore, alors que les lignes 108 et 109 représentent respectivement un dopage du substrat P et le dopage de la couche épitaxiale P . Dans l'étape suivante du procédé de la présente invention, on forme la couche d'oxyde 110 sur la surface su-, 20 périeure de la couche épitaxiale 105 et les impuretés d'arsenic et de phosphore sont rétrodiffusées jusqu'à ce que le phosphore atteigne à travers la couche épitaxiale 105 la surface supérieure de cette dernière comme représenté dans la figure 7E. A ce moment, une poche isolée de matériau de type de oonductivité N111 est formée à l'intérieur de la couche épitaxiale P 105 et du substrat 25 P~101. La poche isolée est caractérisée par une région 112 d'un matériau de oonductivité de type N relativement fortement dopée [concentration d'impureté d'en-20 3 viron 10 atomes par cm ) comprenant de l'arsenic et du phosphore et une région 113 ayant une concentration d'impureté de type N1 relativement inférieure 17 3 30 (environ 10 atomes par cm ) comprenant du phosphore rétrodiffuse. En accord avec les besoins de conception et d'étude des circuits, divers éléments de circuits semiconducteuB peuvent être formés à l'intérieur des poches isolées similaires à la poche 111. Par exemple, on peut former un transistor en ouvrant une fenêtre dans la couche d'oxyde 110 et en réalisant une diffusion base clas-35 sique pour fournir la région base 116 de type"de oonductivité P à l'intérieur de la région collecteur 113 de type de oonductivité N, comme représenté dans la figure 7F.. Le bore est une impureté convenable pour l'étape de diffusion de base citée ci-dessus. Les diffusions de contact émetteur et collecteur sont réalisées par des fenêtres respectives 117..et 118 dans la couche d'oxyde 102 de 40 la figure 7G pour former la structure finale de transistor décrite dans la 70 36820 n 2067058 figure 7H. La phosphore ou l'arsenic sont convenables pour réaliser les diffusions de contact émetteur et collecteur N+ 119 et 120, respectivement. La structure du transistor terminée est caractérisée par les valeurs paramétriques suivantes: épaisseur de couche épitaxiale 3 micronsj résistivité de la couche épi-5 . taxiale 1 ohm-cm, profondeur de la jonction du collecteur 0,77 ps profondeur de la jonction émetteur 0,40 pj largeur de base 0,37 y. On doit remarquer que les paramètres de fabrication comprenant les profils d'impureté décrits dans la spécification précédente ne sont qu'exemplaires. En général, les niveaux de dopage du substrat, de la couche épitaxiale et la concen- ■jQ tration initiale du dopant (arsenic et phosphore par exemple) dans le substrat, et la profondeur de jonction, peuvent être modifiés selon les considérations de conception établie détermées par la nature du dispositif semiconducteur qui doit être formé dans une poche isolée N. En considérant la concentration initiale de l'arsenic introduite dans le substrat, on a observé que des concentrations 21 3 15 élevées dépassant environ 10 atomes par cm entraînent un déplacement latéral de l'arsenic le long de l'interface entre la couche épitaxiale et le substrat pendant la croissance de la couche épitaxiale. Un tel déplacement n'est pas désirable car il a tendance à augmenter la distance nécessaire entre les poches isolées adjacentes N et, dans le pire des cas, peut même les relier et créer 20 ainsi des courts-circuits entre les poches adjacentes N. On peut éviter ce problème de nombreuses façons, dont certaines sont décrites dans l'ouvrage: Silicon Semiconductor Technology par W.R. Runyan, McGraw Hill, 1965, page 70. Il est possible que la méthode la plus simple soit de réduire la valeur de la 21 concentration de surface de l'arsenic initial au-dessous de 10 atomes par 25 cm La présente invention permet la souplesse dans l'introduction des deux dopants tpar exemple, l'arsenic et le phosphore) dans le substrat. Les deux dopants peuvent être introduits par diffusion simultanée à partir d'une source mélangée , chacun peut être introduit à partir d'une source différente à des mo-30 ments distincts. La dernière technique est utilisée dans la procédure détaillée suivante pour produire un transistor bipolaire auto-isolé selon le procédé de la présente invention. On utilise une pastille de 10 ohms cm, une pastilla de - 15 3 silicium 100 dopé au bore, P (environ 10 atomes par cm ). La pastille est initialement oxydée à 970°C pour produire une couche de dioxyde de silicium de O 35 5.000 A sur la pastille. L'oxyde est masqué et décapé de façon classique pour ouvrir une fenêtre à travers laquelle le phosphore est diffusé en utilisant un système P0C1 à tube ouvert durant 30 minutes et une température de 900°C. Cette O diffusion produit une résistivité de surface de 40 ohms par carré et une profondeur de jonction de 0,38 microns. Le verre de P 0g qui s'est formé sur la pas-40 tille revêtue d'oxyde durant l'étape de diffusion du phosphore est éliminé et 70 36820 12 2067058 on diffuse ensuite de l'arsenic à travers la même fenêtre dans l'oxyde à l'aide d'un procédé en capsule fermée en utilisant une alimentation à 1% d'arsenic durant 5 heures à une température de 110Q°C. Cette seconde diffusion réduit la résistivité de surface du substrat dopé à 4 ohms par carré et enfonce la jonc-5 tion jusqu'à 2,8 microns. A la fin de la seconde diffusion, on oxyde la pastille et les dopants arsenic et phosphore sont diffusés à une température de 1200°C dans des atmosphèress successives d'oxygène durant 15 minutes, de vapeur durant 24 minutes, et ensuite d'oxygène pour cinq minutes supplémentaires. Ce traitement aboutit à une résis-10 tivité de surface du substrat d'snviron 3,2 ohms par carré , une jonction enfoncée de 5,6 microns au-dessous de la surface du substrat. On dépose ensuite une couche épitaxiale de silicium sur le substrat à environ 1200°C pour obtenir une épaisseur de 3 microns. La couche épitaxiale est oxydée pour produire une épaisseur de 4.750 ohms de dioxyde de silicium à température de 1200°C dans 15 les atmosphères successives d'oxygène durant 40 minutes, de vapeur durant 15 minutes suivies par une atmosphère d'oxygène pour 5 minutes supplémentaires. Durant le même cycle dê croissance d'oxyde, les dopants d'arsenic et de phosphore dans le substrat sont rétrodiffusés dans la couche épitaxiale jusqu'à ce que le dopant diffusant le plus rapidement Cle phosphore) atteigne la surface supé-20 rieure de la couche épitaxiale pour former une poche N isolée à l'intérieur de la couche épitaxiale et le substrat. On forme un transistor à l'intérieur de la poche N à l'aide des techniques classiques photorésistantes de décapage suivies par une diffusion de bore à l'aide du procédé par une capsule à une température de 1.000°C durant 60 minutes, 25 produisant une résistivité de surface de 722 ohms par carré et une profondeur de jonction collecteur de 0,38 y au-dessous de la couche épitaxiale. Le dispositif est alors oxydé à une température de 1.000°C dans les atmosphères successives d'oxygène 45 minutes, vapeur d'eau 40 minutes et d'oxygène pour 5 minutes supplémentaires. La résistivité de la surface résultante est de 212 ohms par carré et 30 la profondeur de jonction collecteur augmente jusqu'à 0,76 microns. On forme une fenêtre dans la couche d'oxyde produite durant l'oxydation de la base et effectue l'étape de diffusion de dépôt émetteur en utilisant du phosphore dans un système P0C13 tube ouvert à une température 900°C durant 20 minutes. L'étape de dépôt émetteur aboutit à une résistivité de surface de 67 ohms par carré, 35 d'une profondeur de jonction émetteur de 0,28 microns et une couche de revêtement de verre de P2^5 c'e 400 R d'épaisseur. Ensuite, l'oxydation et la diffusion sont réalisées à 900°C dans les atmosphères successives d'oxygène durant 5 minutes puis de vapeur d'eau durant 20 minutes et ensuite dans l'oxygène encore pendant 5 minutes. La résistivité résultante de 45. ohms par carré avec une 40 profondeur de jonction de 0,4 microns et une largeur de base de 0,36 microns. 70 36820 13 2067058 Certains paramètres caractéristiques du transistor auto-isolé produits à l'aide du procédé précédent sont: Gain de courant montage émetteur commun en petit signal (Hfe) 22 Fréquence à laquelle Hfe est égal à l'unité 630 MHz 5 Tension de claquage base-collecteur avec émetteur ouvert 14 Volts Tension de claquage base-émetteur avec collecteur ouvert 6 volts Tension de claquage émetteur-collecteur avec base courfrcircuitée 14 volts 10 Tension de claquage collection-émetteur avec base ouverte B volts Tension de claquage collecteur-substrat 120 volts Capacité base-collecteur 2PF à 2 volts Capacité base-émetteur 2,4PFà 2 volts Capacité substrat collecteur 2,1PFà 2 volts 15 On doit noter que le substrat dans lequel on fait croître la couche épitaxiale selon la présente invention, peut lui-même, être une couche épitaxiale de toute autre couche de matériau semiconducteur convenable comme récepteur d'impureté. Le terme "substrat" est utilisé dans les revendications en ce sens. Un transistor bipolaire auto-isolé réalisé selon la présente invention possè-20 de l'avantage d'une capacité d'isolement collecteur à substrat réduite et le fonctionnement aux fréquences élevées est amélioré. La capacité d'isolement réduite aussi bien que le profil d'impureté collecteur régressif dont on a déjà parlé sont les conséquences directes de la formation d'une poche d'impureté N rétrodiffusée à l'intérieur d'un emplacement qui est entouré entièrement par 25 le matériau semiconducteur P . Comme on le montre dans la figure 7H, par exemple, l'isolement collecteur à substrat est réalisé par la jonction entre la région N 113 d'une part et la couche épitaxiale P 105 et le substrat P 101 d'autre part. La couche enterrée N+ à faible résistivité 112, comme on le conçoit bien, ré-30 duit la résistance collecteur et ainsi réduit un potentiel de saturation collecteur dans le cas où un transistor bipolaire est formé à l'intérieur de la poche isolée N111 comrie dans la réalisation décrite de l'invention. La dite couche enterrée peut être fonctionnellement supprimée lorsque, par exemple, une résistance diffusée est formée à l'intérieur de la poche N isolée. Si la couche iso-35 lée N+ est incluse à l'intérieur de la poche isolée, elle n'est pas en interface avec le matériau semiconducteur P dans lequel elle est formée. Le matériau N d'intervention qui sépare partout le matériau N+ du matériau P forme une jonction d'isolement N/P et N capacité d'isolement réduite ce qui améliore le fonctionnement à fréquence élevée du circuit qui est formé à l'intérieur de 40 la poche isolée N. 70 36820 14 2067058 Bien que l'on ait décrit dans ce qui précède at représenté sur les dessins les caractéristiques principales de l'invention appliquées à des modes de réalisation préférés de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détails qu'il juge utiles sans pour autant sortir du cadre de ladite invention. 70 36820 15 2067058 REVENDICATIONS 1.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques caractérisé en ce qu'il comprend les étapes suivantes: 5 • a) on élabore un substrat semiconducteur d'un premier type de conductivité b) on introduit au moins une impureté d'un second type de oonductivité, opposé au premier, dans ledit substrat dans au moins un emplacement désiré c) on forme une couche épitaxiale dudit premier type de conductivité sur ledit substrat 10 d) on soumet ledit substrat ainsi revêtu d'une couche épitaxiale à un traitement thermique afin que ladite impureté du second type de conductivité rétrodif— fusé à travers ladite couche épitaxiale, pour atteindre la surface supérieure, c'est à dire, opposée à la surface qui réalise l'interface avec ledit substrat, formant ainsi une région appropriée pouvant recevoir ultérieurement au moins un 15 composant semiconducteur actif ou passif, ladite région formant avec la couche épitaxiale et/ou le substrat une jonction PN pouvant servir à l'isolement dudit composant. 2.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques 20 selon la revendication 1 dans lequel dans l'étape Cb) on introduit deux impuretés de vitesse de diffusion différentes dans ledit substrat. 3.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques selon la revendication 2 dans lequel on introduit l'impureté à grande vitesse 25 de diffusion dans plusieurs emplacements situés dans une région obtenue par l'impureté de plus faible vitesse de diffusion. 4.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques selon la revendication 2 dans lequel la concentration de l'impureté ayant la 30 plus petite vitesse de diffusion est supérieure à la concentration de l'impureté ayant la vitesse de diffusion 3a plus élévée. 5.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques selon la revendication 3 caractérisé en outre en ce que ladite impureté ayant 35 la plus faible vitesse de diffusion rétrodiffuse également à travers la couche épitaxiale lors du traitement thermique mais de façon insuffisante pour atteindre ladite surface supérieure définissant ainsi une région sous-collecteur. 6.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques 40 selon l'une quelconque des revendications 2 à 5 dans lequel les dites impuretés 70 36820 16 2067058 ayant la plus faible et la plus élevée vitesse de diffusion sont respectivement l'arsenic et le phosphore. .7.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques caractérisé en ce qu'il comprend les étapes suivantes: a) on élabore un substrat semiconducteur d'un premier type de conductivité b) on introduit au moins deux impuretés d'un type de conductivité opposé audit premier type et de vitesse de diffusion différentes dans au moins un emplacement déterminé du substrat c) on fait croître une couche épitaxiale dudit premier type de conductivité sur ledit substrat et rétrodiffuser une région sous collecteur enterrée et une région socle collecteur à partir dudit substrat dans la couche épitaxiale, ladite région socle collecteur étant formée à partir d'une impureté ayant une vitesse de diffusion plus élevée que celle de l'impureté utilisée pour former la région sous-collecteur enterrée d) on forme une région base sur ladite région socle collecteur, ladite région base ayant une concentration plus élevée en impureté que la concentration en impureté de la surface épitaxiale e) on traite enfin ledit substrat revêtu de la couche épitaxiale pour former une région base extrinsèque plus légèrement dopée aux limites externes de la jonction active base collecteur, ladite région extrinsèque constituant une partie de ladite couche épitaxiale* 8.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques comprenant au moins un dispositif à socle caractérisé en ce qu'il comprend les étapes suivantes: a) on élabore un substrat semiconducteur d'un premier type de conductivité b) on forme au moins une première région collecteur dans ledit substrat en introduisant une première impureté d'un second type de conductivité opposé au dit premier type de conductivité c) on forme au moins une seconde région collecteur à l'intérieur de ladite première région collecteur en introduisant unfi seconde impureté du second type de conductivité, ladite seconde impureté ayant une vitesse de diffusion plus élevée que celle de la première impureté d) on forme une couche épitaxiale sur ledit substrat et on rétrodiffuse les dites première et seconde régions collecteurs à travers ladite couche épitaxiale, ladite seconde région collecteur s'étendant plus loin à l'intérieur de la couche épitaxiale que ladite première région afin de former une région interne constituant un socle pour la région collecteur dudit dispositif semiconducteur et ladite première région électrodiffusant également pour former une région 70 36820 17 2067058 sous collecteur enterrée e] on introduit une impureté du premier type de conductivité pour former dans ladite couche épitaxiale la région base et f] on introduit une impureté du second type de conductivité dans ladite ré-5 gion baqe pour former une région émetteur, cette dernière étant située approximativement au-dessus de la région socle. 9.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques selon la revendication 8 dans lequel les première et seconde impuretés sont res- 10 pectivement l'arsenic et le phosphore. 10.- Dispositif semiconducteur intégré comportant au moins une structure de transistor à socle caractérisé en ce qu'il comprend un substrat d'un premier type de conductivité 15 une couche semiconductrice dudit premier type de conductivité formée sur ledit substrat un socle collecteur d'un second type de conductivité opposé au premier type s'étendant à partir dudit substrat jusque dans ladite couche une région base située au-dessus dudit socle collecteur et dans le prolonge-20 ment de celui-ci, ladite région base ayant une concentration supérieure à la concentration de ladite couche une région base extrinsèque constituée par une portion de ladite couche une région collecteur extrinsèque, cette dernière formant avec ladite région base extrinsèque une jonction extrinsèque formant ainsi une capacité base col-25 lecteur réduite. 11.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques selon la revendication 10 dans lequel ladite couche est expitaxique et de conductivité de type P. 30 12.- Dispositif seminonducteur intégré caractérisé en ce qu'il comprend un matériau semiconducteur d'un premier type de conductivité ayant une con- 15 3 centration en impureté non supérieure à 10 at/cm une poche semiconductrice ayant une concentration en impureté de l'ordre de 17 3 35 10 at/cm de croissance à partir de la surface de ladite poche et s'étendant à l'intérieur dudit matériau un élément semiconducteur formé entièrement à l'intérieur de ladite poche. 13.- Procédé de fabrication de circuits intégrés semiconducteursmanolithi-40 ques selon la revendication 12 dans lequel le matériau semiconducteur a un 70 36820 18 2067058 type de conductivité P et qu'il est composé d'un substrat revêtu d'une couche épitaxiale. 14.- Procédé de fabrication de circuits intégrés semiconducteurs monolithiques selon la revendication 12 dans lequel ladite poche semiconductrice est munie d'une couche enterrée de type de conductivité N+ et de concentration en 20 3 impuretés voisine de 10 at/cm , ladite poche entourant complètement ladite couche enterrée.