fgw*7 69 43761 , 2026876 • lia présente invention concerne d' une manière générale les dispositifs à semi-conducteur et, plus particulièrement, un procédé de fabrication de circuits intégrés à semi-conducteur. Dans un circuit intégré les fonctions de plusieurs éléments 5 électroniques individuels sont assurés par un corps unique de matière semi-conductrice. Ces techniques posent des problèmes fondamentaux car lèursr structures fonctionnelles relativement complexes nécessitent des procédés de fabrication également complexes et par conséquent coûteux. 10 La fabrication des circuits intégrés classiques isolés par jonction nécessite au moins une opération de croissance épitaxiale, jusqu'à sept opérations de masquage photolithographique séparées et jusqu'à cinq opérations de diffusion sélective, y compris la métallisation de la première couche d'électrode. Ces opérations 15 correspondent à la formation sélective des zones suivantes : Collecteur "enfoui" de- type U+, isolation de type P+, contact de collecteur profond de type H"+, base de type P, émetteur de type N+, fenêtres de contact à travers la couche protectrice d'oxyde et première couche de métallisation d'électrode. 20 Etant donné que chaque opération sépaïée du traitement a une influence sensible sur le prix de revient total du dispositif, il est souhaitable de réduire à un minimum le nombre d'opérations. La présente invention a pour objet un procédé permettant de réduire le nombre d'opérations entrant dans la fabrication d'un 25 circuit intégré à semi-conducteur. Le circuit intégré à semiconducteur de la présente invention est du type à isolation par jonction PN et sa fabrication nécessite sensiblement moins d'opérations que celle des structures classiques. . Selon une caractéristique essentielle de l'invention, un 30 nouveau type d'isolation des éléments semi-conducteurs fonctionnels d'un circuit intégré monolithique consiste à réaliser une zone annulaire entourant l'élément fonctionnel et formant avec lui' une jonction PN, les espacements et les niveaux de dopage étant établis pour que lorsqu^La jonction annulaire est polarisée en sens inverse 35 d'une valeur inférieureau seuil d'avalanche , la région d'appauvrissement de cette jonction couvre tout le dessous de l'élément fonctionnel qui est ainsi complètement isolé. 69 43761 2 2026876 Selon une autre caractéristique essentielle de l'invention, un transistor bipolaire peut être réalisé en circuit intégré avec seulement trois opérations de masquage et une seule opération de diffusion sélective permettant également de déposer la 5 première couche de métallisation des électrodes. Le transistor est formé dans une plaquette semi-conductrice constituant un substrat à résistivité relativement -élevée et comportant une région superficielle à résistivité relativement faible dont la majorité est également du premier type de conductivité. Une zone centrale 10 d'émetteur entourée d'une zone annulaire de collecteur, toutes deux d'un second type de conductivité, descendent à une même profondeur à partir de ladite surface. La zone collecteur et la zone émetteur forment respectivement une jonction PU collecteur-base et une jonction PU" émetteur-base avec le reste de la région superficielle du 15 substrat. Lès parties de sa surface qui sont comprises entre la zone éùetteur et la zone collecteur, ainsi que les régions de la couche superficielle qui sont comprises entre la zone émetteur et le substrat constituent ensemble la base du transistor. Les distances et les résistivités relatives de ces zones et de ces ré-20 gions sont déterminées de manière qu'en condition normale, la région d'appauvrissement de la jonction annulaire collecteur-base s'étende dans le substrat sous la zone émetteur et forme une structure d'isolation et de collecteur comprenant la zone collecteur et la région d'appauvrissement qui lui est associée. 25 L'un des procédés de réalisation d'une telle structure con siste à diffuser uniformément des impuretés de dopage dans un substrat à résistivité relativement élevée d'un premier type de conductivité pour former une région superficielle de résistivité relativement plus basse et du même type de conductivité. D'autres 30 typés d'impuretés sont ensuite diffusés/sélectivement simultanément dans la région superficielle pour constituer les zones émetteur et collecteur d'un second type de conductivité. Cette opération ne nécessite qu'un seul masque photographique. Deux autres opérations de masquage permettent de constituer des fenêtres de contact dans 35 une couche superficielle diélectrique de passivation et de déposer la première couche de métallisation des électrodes. TJn second procédé consiste à ;ajouter des zones enfouies 69 43761 3 2026876 • >. i. ■ \ \ i" • localisées d'un second type de conductivité dans la structure décrite ci-dessus pour réduire- l'extension de la zone d1appauvrissement de la jonction collecteur-base nécessaire pour isoler scomplè-teaent le dessous de la zone émetteur et ainsi améliorer 5 "les caractéristiques de transport courant du dispositif. Cette structure nécessite une opération de masquage et une opération de diffusion supplémentaires pour former les zones enfouies localisées, ainsi qu'une opération de croissance épitaxiale. • Divers autres éléments fonctionnels, par exemple des diodes, 10 des Résistances et des condensateurs, peuvent être isolés de la maniéré décrite ci-dessus, le ou les éléments fonctionnels à isoler soiit entourés d'une zone annulaire dont la région d'appauvrissement peut être rendue continue sous le ou les éléments fonctionnels à"isoler. Ceci permet d'inclure les éléments à l'intérieur 15 d'une structure d'isolation unitaire constituée par la zone annulaire ë"t sa région d'appauvrissement. D'autres caractéristiques et avantages de la présente invention ressortiront au cours de la description qui va suivre faite en regard des dessins annexés et donnant'à titre indicatif, 20 mais nullement limitatif, plusieurs formes de réalisation conformes à l'invention. Sur ces desgins : la figure 1 est une vue en plan d'un transistor bipolaire fabriqué selon un premier procédé de l'invention ; 25 les figures 2 à 4 sont des coupes du transistor de la figure i\ au cours des différentes opérations du processus de fabrication ; la figure 5 est une coupe du transistor de la figure 1 indiquant ses potentiels de fonctionnement ; 30 la figure 6 est une vue en plan d'un transistor bipolaire fabriqué selon un second procédé de l'invention ; les figures 7 à 11 sont des coupes du transistor de la figtire 6 au cours des différentes opérations de sa fabrication ; ■ ; la figure 12 est une coupe du transistor de la figure 6 35 indiquant ses potentiels de fonctionnement. ■v - " la figure 1 représente schématiquement une vue en plan d'un trans'is-lbr 21 et de deux transistors similaires voisins 22 et 23 69 43761 4 2026876 réalisés sur une partie 24 de plaquettes de semi-conducteur monocristallin . Les traits pleins indiquent les électrodes métallisées qui établissent un contact électrique aux éléments du transistor. Les ligne $clis. continue s représentent la position des 5 jonctions PU en dessous de la surface d'une couche diélectrique., passivante qui recouvre les régions semi-conductrices, sauf aux endroits où elles sont en contact avec les électrodes. Les lignes discontinues représentent donc les limites des diverses zones semi-conductrices constituant les transistors. 10 Plus précisément, le transistor 21 comprend une zone émetteur rectangulaire délimitée par la ligne discontinue 25 et en contact électrique avec l'électrode métallique 26, une zone base rectangulaire délimitée par la ligne discontinue 27 et en contact électrique avec l'électrode métallique 28 et une zone 15 collecteur annulaire délimitée par les deux rectangles discontinus 26 et 29 et en contact électrique avec les électrodes métalliques 30 et 31. Pour plus de clarté, seules sont représentées les parties des transistors 22 et 23 qui sont voisines du transistor 21. 20 II va de soi que dans la suite de la présente description, le terme "annulaire" ne désigne pas obligatoirement une surface délimitée par deux cercles concentriques, mais également toute surface délimitée par deux polygoaes inscrits l'un flans l'autre. Les figures 2 à 4 représentent des coupes de la plaquette 25 semi-conductrice de la figure 1 au cours des différentes opérations de la fabrication du circuit intégré, selon un premier procédé de la présente invention. La figure 2 représente au début de la fabrication le substrat semi-conducteur monocristallin 41. Ce substrat peut, par 30 exemple, être une tranche d'un monocristal de silicium à conductivité de type P obtenu par dopage au bore, de façon à avoir une résistivité sensiblement uniforme supérieure à environ 10 ohm-cm. Le substrat 41 a par exemple une épaisseur de quelques microns à quelques centaines de microns et peut être préparé en 35 vue du traitement ultérieur par rodage et polissage mécaniques ou par gravure chimique, ces deux techniques étant bien connues. L'opération suivante consiste à former sur le substrat 41 69 43761 5 2026876 une couche 42 de type P dont la résistivité est relativement plus basse. La couche 42 peut être réalisée soit par une diffusion non sélective d'une impureté acceptrice dans toute la surface du substrat, soit par une opération classique de croissance épitaxia-5 lèaou d'implantation ionique, soit encore par tout autre procédé connu permettant de modifier le type de conductivité d'un semiconducteur. La résistivité et l'épaisseur de la couche 42 peuvent varier d'une application à l'autre, mais l'épaisseur est par---exemple de l'ordre de 1 micron; eè-j; si la couche a été formée par dif-10 fusion ou implantation ionique, la concentration superficielle 1 Q d'impuretés peut être de l'ordre de 10 atomes par centimètre chfee La ligne discontinue 43 représente la limite entre les couches 41 et 42. Il va de soi qu'en fait le terme de limite n'est employé qu'au sens figuré. La ligne 43 représente simplement le 15 point à partir duquel la concentration en impureté acceptrice. ionisée de la couche 42 a diminué suffisamment pour atteindre Hà concentration relativement uniforme des impuretés acceptrices ionisées contenues dans le substrat 41. L'opération suivante consiste à appliquer un masque pour 20 former sélectivement une zone collecteur annulaire 44 de type ÎT entourant une zone émetteur 45» comme illustré à la figure 3. Ces zones peuvent être formées par diffusion sélective d'impuretés phosphoreuses à travers un masque d'oxyde de silicium 46, comme représenté, jusqu'à une profondeur d'environ 1,0 micron et-avec 20 25 une concentration superficielle d'environ 10 atomes par centimètre cube. En variante, les zones 44 et 45 peuvent être formées par implantation ionique sélective, le masque 46 étant dans ce cas une barrière arrêtant les ions incidents. Ce masque peut par par exemple être une couche d'un métal tel que l'or ou le platiEne 0 30 épaisse d'environ 3000 à 10 000 A. Comme on le verra par la siadlte, les zones 44 et 45 sont avantageusement formées à une profcaaâeiar égale ou supérieure à celle de la'limite" 43 séparant fictivement les couches de type P, 41 et 42. Dans une réalisation pratique dans laquelle le substrat 41 35 a une résistivité d'environ 100 ohm-cm et la couche superficielle 42 est dopée jusqu'à une concentration superficielle d'environ 18 10 atomes par centimètre cube, la largeur de la zone annulaire 69 43761 6 2026876 44 peut être de I-1 ordre de 2 microns et le petit côté de la jonction rectangulaire,représenté par la ligne continue 27 de la figure 1, peut être long d'environ 10 microns. La zone émetteur rectangulaire 45 mesure environ 10 microns par 6 microns et est 5 séparée de la jonction représentée par la ligne 27 d'au moins 1 micron sur toute sa longueur. On complète la structure du transistor, comme représenté à la figure 4» par une couche isolante 51 de passivation et des connexions ohmiquea à faible résistance 26, 28, 30 et 31 aux rggions 10 fonctionnelles. La couche 51 peut être en oxyde de silicium, en nitrure de silicium, en alumine, en oxyde de zirconium ou en couches multiples constituées par des combinaisons de ces isolants. Il va de soi que d'autres matières isolantes passivantes peuvent également être utilisées. '15 H est clair que diverses dispositions peuvent être adop tées pour réaliser le contact électrique aux régions semi-conduc-trices et pour interconnecter les ensembles intégrés d'éléments fonctionnels. Il est connu qu'une région d'appauvrissement de la charge 20 d'espace est associée à chaque jonction PU, même lorsqu'aucune tension ne lui est appliquée. Les régions d'appauvrissement senti., représentées en blanc sur les figures. La figure 4 représente la jonction -annulaire 52 formée entre la zone collecteur annulaire 44 de type ÏT et les régions 41 et 42 de type P. La ligne discon-25 tinue 53 représente les positions approximatives des limites de la région d'appauvrissement associée à la jonction annulaire 52 en l'absence de tensions de polarisation. Il va de soi que les limités des régions d'appauvrissement ne sont ni régulières ni distinctes et que les lignes discontinues tracées sur les figures 30 ne sont qu'une vue de l'esprit. La région d'appauvrissement entourant la zone émetteur 26 est représentée sur la figure 4. En fonctionnement, la jonction émetteur-base est cependant polarisée dans le sens direct, ce qui réduit la région d'appauvrissement entourant l'émetteur à une dimension insignifiante. 35 la figure 5 représente s.chématiquement une application nouvelle de la région d'appauvrissement de la jonction collecteur— base d'un transistor permettant d'assurer simultanément la fonction 69 43761 7 2026876 "collecteur" et la fonction "isolation". Plus précisément, la figure 5 représente sciiématiquement uri premier potentiel appliqué aux électrodes 30 et 31 consti-tuant le collecteur. Un second potentiel es^ appliqué à l'élec-5 trode de base 28 alors que l'électrode d'émetteur 26 est reliée à la masse, c'est-à-dire au potentiel zéro. Le substrat 41 est supposé "flottant", c'est-à-dire qu'il n'est directement relié à aucune source de potentiel. Lorsque le transistor fonctionne dans sa plage active normale, V^ est par exemple 0,7 .à 0,8 volt et 10 est quelque peu supérieur, par exemple 1 à 5 volts. Dans ce cas, la jonction émetteur-base formée par la zone 45 de type U et la zone 42 de type P est polarisée dans le sens direct et la région d'appauvrissement qui lui est associée est relativement étroite. Comme on l'a vu ci-dessus, la région d'appauvrissement de la jone-15 tion émetteur-base n'a que peu ou pas d'Influence sur la suite du -fonctionnement, de sorte qu'elle n'est pas représentée sur la figure 5. La région d'appauvrissement associée à la jonction annulaire collecteur-base 52 est par contre d'une grande importance dans le 20 cadre de la présente invention. Etant donné que la résistivité du substrat 41» par exemple 100 ohm-cm, est beaucoup plus importante que la résistivité de la couche 42 qui est de l'ordre de 0,1 ohm-cm, la région d'appauvrissement de la zone annulaire 44 ne peut s'éten-•dré beaucoup dans la couche 42, mais son extension est beaucoup 25 plus considérable dans le substrat 41. On comprendra cependant que la disposition de la oouche 42 est importante pour la détermination de la forme et de l'extension de l'a région d'appauvrissement partant de la zone 44. En particulier, comme illustré sur la figure 5» lorsque l'on applique une polarisation inverse de quel-30 " ques volts à la jonction annulaire 52» les parties de la zone d'appauvrissement qui sont associées à des secteurs opposés de la jonction annulaire se rejoignent. Dans ces conditions, la région d'appauvrissement couvre tout le dessous de la matière semi-conductrice contenue- dans la zone annulaire 44. Sur la figure 5» 35 les limites de la région d'appauvrissement collecteur-base sont indiquées par les lignes discontinues 55 et 56. On comprendra que lorsque les régions d'appauvrissement 69 43761 8 2026876 collecteur-base se rejoignent, elles isolent électriquement la matière située au-dessus d'ellésde la matière de type P qui entoure la zone annulaire, comme une isolation formée de diodes ' montées dos à dos. On notera cependant que la structure a été 5 obtenue par un traitement sensiblement simplifié par rapport aux procédés classiques. L1extension de l'appauvrissement de la charge d'espace pour une contre-polarisation donnée de la jonction collecteur-base dépend principalement du niveau de dopage de la matière semi-10 conductrice voisine de la jonction. TJn niveau de dopage inférieur implique évidemment une plus grande extension de la zone d'appau-vrissement pour une tension donnée. La zone collecteur annulaire est donc avantageusement formée jusqu'à une profondeur égale ou supérieure à celle de la "limite" 43 séparant les couches 41 et ^15 42 de type P, comme représenté à la figure 3» car la couche 42 est généralement plus fortement dopée que le substrat 41. Les exemples numériques qui suivent sont approximatifs et ne sont donnés qu'à titre d'exemple des.dimensions de la structure décrite ci-dessus. Il est bien connu que la largeur d'une région 20 d'appauvrissement dépend des niveaux de dopage de part et d'autre de la jonction et varie avec la tension qui lui est appliquée. Dans un circuit intégré classique, la tension maximale de polarisation inverse que l'on peut appliquer à la jonction d'isolation de collecteur est limitée à une valeur inférieure au seuil d'ava-25 lanche. Dans une jonction N+-P dans laquelle la matière de type P a une résistivité sensiblement uniforme de 100 ohm-cmf le seuil d'avalanche est supérieur à 100 volts. Cependant, du fait du dopage élevé de la surface de la région de type P dans laquelle sont formées les jonctions annulaires décrites précédemment, le seuil 30 d'avalanche effectif associé aux jonctions annulaires est d'environ 6 à 8 volts. Pour une contre-polarisation de 1,0 volt, la largeur de la zone d'appauvrissement de la charge d'espace de la matière de type P est d'environ 4 microns. Pour une.contre-polariâation de 5»0 volts, cette largeur augmente jusqu'à environ 35 8 microns. On comprend donc que le rayon intérieur maximal de la jonction annulaire d'isolation décrite ci-dessus est limité à une valeur pratiqué de l'ordre de 10 microns pour une résistivité 69 43761 9 _2026876 de substrat dlenviron 100 ohm-cm. associée à une surface dopée uniformément à une valeur plus élevée. Il va .de soi que cette région superficielle fortement dopée peut être omise dans les cas où. il est plus important d'obtenir une zone drisolation large que 5 de bonnes performances à haute fréquence des dispositifs isolés. 11 est également possible d'utiliser degkubstrats dont la résistivité est plus élevée, par exemple 2500 ohm-cm. La seconde forme de l'invention illustrée aux figures 6 à 12 est avantageuse pour certaines applications dans lesquelles on 10 désire obtenir une région d'appauvrissement continue sous l'émetteur pour une polarisation inverse minimale de la jonction collec-teur-base et avec une région isolée plus grande que celle dont le rayon est limité, comme on l'a vu précédemment. La figure 6 représente schématiquement une vue en plan d'un 15 transistor 121 et de certaines parties de deux transistors similaires voisins 122 et 123 réalisés sur un morceau de plaquettes semi-conductrices 124 par un second procédé décrit ci-après. Comme il apparaîtra dans la suite, le transistor 121 de la figure 6 est -semblable au transistor 21 de la figure 1 en ce qui concerne sa 20 géométrie de surface, mais diffère quelque peu en ce qui concerne les zones semi-conductrices fonctionnelles. Comme dans le cas de la figure 1, les électrodes métalliques sont représentée par des lignes continues et les lignes discontinues indiquent la position des jonctions PU en délimitant les différentes zones semi-conduc-25 trices constituant les transistors. Plus précisément, le transistor 121 comprend une zone émetteur rectangulaire délimitée par une ligne discontinue- 125,en contact électrique avec une électrode métallique 126, une sone base rectangulaire délimitée par une ligne 127»en contact électrique 30 avec une électrode métallique 128 et une zone collecteur annulaire délimitée par les lignes discontinues 127 et 129» 132 et 129, 133 et 129»en contact délectrique avec les électrodes métalliques 130 et 131. Pour plus de clarté, les transistors voisins 122 et 123 ne sont que partiellement représentés. 35 Les figures 7 à 11 sont des coupes de la plaquette de la figure 6 correspondant aux différentes opérations du second procédé de l'invention. 43761 10 2026876 lia figure 7 représente la première étape du procédé dans laquelle on part d'un substrat semi-conducteur monocristallin 141 à résistivité relativement élevée, le substrat 141 peut par exemple être une tranche d'un monocristal de silicium.à conductivité 5 de type P obtenu par un dopage au bore correspondant à une résistivité sensiblement uniforme supérieure à K) ohm-cm. le substrat n'a généralement qu'une épaisseur de quelques microns à quelques centaines de microns et peut être préparé pour les traitements suivants par rodage ou polissage mécaniques ou par gravure chimique 10 procédésqui sont bien connus des spécialistes. Des zones rectangulaires 148 et 149 de type N sont formées dans le substrat 141 par n'importe quelle technique classique décrite dans le cadre du premier procédé, les zones 148 et 149 sont par exemple formées par diffusion à l'état solide par des techni-15 ques classiques de photolithogravure à travers un masque d*oxyde. Une impureté donneuse à diffusion relativement lente, elle que l'antimoine ou l'arsenic, peut être diffusée dans le substrat 141 20 avec une concentration de surface égale ou supérieure à 10 atomes d'impureté par centimètre cube et sur une profondeur dlen-20 viron 1 à Ê microns. Après la formation des zones 148 et 149, on forme sur la. surface du substrat 141 (et des zones 148 et 149) une couche 142 à résistivité relativement faible par n'importe quel procédé classique, par exemple par croissance épitaxiale. Pour les dispositifs 25 à haute fréquence, la couche 142 doit avoir une' épaisseur à environ 2 microns. Dans une forme de réalisation pratique, cette couche peut être épaisse de 1 micron et dopée au bore pour avoir une résistivité sensiblement uniforme d'environ 0,1 ohm-cm. lorsque l'on forme la couche 142 par croissance épitaxiale, 30 il faut procéder par la suite à un traitement thermique. Pendant ce traitement, il se produit une certaine diffusion supplémentaire des zones 148 et 149 de la couche 142. l'extension de cette diffusion peut être réglée en faisant varier les paramètres du traitement thermique et en choisissant pour les zones enfouies 148 35 et 149 des impuretés à diffusion plus ou moins rapide. Dans l'exemple considéré, on utilise de l'antimoine et, après traitement thermique, la diffusion supplémentaire est de 0,25 micron 69 43761 n 2026876 , dans, une couche épitaxiale de 1 micron. l'opération suivante représentée à la figure 9 consiste à q diffuser uniformément des impuretés de type P dans toute la sur-faoe de la couche 142 pour former une région superficielle à 5 dopage plus élevé, dans laquelle la concentration des impuretés •acceptrices ionisées décroît lorsque l'on progresse vers l'intérieur. Cette couche n'est pas essentielle à la pratique de l'invention et les raisons principales conduisant à son adjonction et à. son omission seront décrites en détail ci-après. Dans l'exem-10 pie considéré, cette couche est obtenue par diffusion non sélec- .tive de bore jusqu'à une concentration superficielle d'environ " Q • 10 atomes par centimètre cube et une profondeur d'environ 0,6 mx- • cron dans la couche 142. la ligne discontinue 143 indique le point auquel la concentration des impuretés acceptrices ionisées de la 15 couche superficielle a diminué jusqu'au niveau de la concentration normale de la couche 142. ^ l'opération suivante, représentée à la figure 10, est une .^diffusion sélective finale d'impuretés donneuses à travers un mas--que 146 pour former des zones 144 et 145 de type N à résistivité 20 relativement faible, la zone 144 est de forme annulaire entourant -la zone 145 et limite l'extension latérale de la zone base 147 en fournissant une partie de la région de collecteur et une partie de l'isolation du transistor 121. Dans le cadre de la présente description, la zone base 147 est considéréë comme étant en matière 25 de type P entourée par la zone annulaire 144. la zone annulaire 144 est avantageusement formée de manière à intersecter les zones enfouies 148 et 149 pour assurer une résistance série minimale- au collecteur. Il est évident que la zone annulaire 144 étant en coh-. tact avec les zones enfouies 148 et 149 et les trois zones étant 30 .du même type de conductivité, la structure qu'elles constituent peut être considérée comme monobloc. -_ r ; la zone émetteur 145 est disposée directement au-dessus • de l'espace compris entre les zones enfouies 148 et 149. Cette disposition de la zone émetteur permet la formation simultanée 35-ide^la zone annulaire 144 et de la zone 145 sans que la zone ; émetteur touche, c'est-à-dire entre en contact électrique, avec lfune des zones collecteur enfouies . Dans l'exemple particulier 69 4376 T 12 2026876 considéré, les zones 144 et 145 sont formées simultanément par diffusion à l'état solide d'atomes de phosphore jusqu'à une, con- 20 centration de surfacçâ.'environ 10 atomes par centimètre cube ou plus, l'espacement des zones 148 et 149 est d'environ 5 microns 5 et la largeur de la zone émetteur 145 est d'environ 2 microns. Comme on l'a vu précédemment, la diffusion de la couche superficielle de type P à basse- résistivité n' est pas obligatoire dans la pratique de l'invention, mais plusieurs facteurs doivent être pris en considération avant de prendre une décision sur ce 10 point. Tout d'abord, une diffusion de type P produit une.concentration plus élevée en impuretés de type P au voisinage des parois latérales de l'émetteur que sous ce dernier. Ceci tend à supprimer l'injection de porteurs minoritaires à travers les parois latérales de l'émetteur, les porteurs minoritaires à travers l'émetteur ayant 15 peu de chance d'être recueillis par le collecteur, cette suppression améliore le rendement de l'injection d'émetteur et le facteur de transfert direct, d'où un accroissement du gain de transistor. Deuxièmement, le profil de diffusion dès impuretés engendre dans la zone basse un champ électrique interne dont l'orientation tend 20 à l'opposer au mouvement des porteurs minoritaires vers la surface» Cet effet tend à réduire sensiblement la re-combinaison des por- . t'eurs minoritaires à la surface et également le volume effectif dont disposent les porteurs minoritaires dans la zone basse, l'adjonction de la couche supplémentaire a un inconvénient évident qui 25 est d'ajouter une opération rendant le processus de fabrication plus coûteux. la figure 11 représente un dispositif terminé comportant une couche isolante de passivation 151 et une électrode métallique 126 reliée à la zone émetteur 145» une électrode 128 reliée à la 30 zone basse 161 et des électrodes 130 et 131 reliées à la zone collecteur 134. Comme dans la première forme de réalisation, la couche 151 peut être en n'importe quelle matière isolante couramment utilisée pour la passivation des dispositifs semi-conducteurs, par exemple en oxyde de silicium, en nitrure de silicium, en 35 oxyde de zirconium, en oxyde d'alumine, etc. Comme dans le premier cas, il est évident que différentes techniques, telles que les conducteurs omnibus, peuvent être utilisées pour former les élec 69 43761 13 2026876 trodes métalliques et pour réaliser l'interconnexion de matrices intégrées d'éléments fonctionnels. La figure 12 représente le transistor 121 terminé et indique ses tensions de fonctionnement. l'électrode -d'émetteur 126 5 est reliée à la masse, c'est-à-dire au potentiel zéro. Les électrodes 130 et 131 de collecteur sont reliées l'une à l'autre et reçoivent un potentiel positive-7^. L'électrode de base 128 est reliée à un second potentiel positif 72 inférieur à 7^. En mode actif normal» 72 est par exemple de 0,7 à 0,8 volt, et 71 est 10 plus grand, par exemple 1 à 5 volts. Il est évident que pour de telles tensions, la jonction collecteur-base est polarisée en sens inverse. Il est également évident que, comparé au dispositif de la figure 5» le transistor de la figure 12 nécessite une polarisa-15 tion inverse de sa jonction collecteur-base moins importante pour réaliser une région d'appauvrissement continue sous l'émetteur. / Cette région d'appauvrissement est représentée en blanc sur la figure 12. Ceci est dû au fait que les zones 148 et 149 sont plus proches l'une de l'autre dans la forme de la figure 12 que ne 20 l'étaient les zones 44 dans la forme de la figure 5. Le transistor 121 représenté à la figure 6 peut donc être avantageux dans certaines- applications grâce à la polarisation inverse réduite que nécessite sa jonction collecteur-base. Le transistor 21 représenté à la figure 1 a cependant l'avantage d'être moins coûteux-à fabri-25 quer et convient bien à des applications nécessitant des performances moins élevées. Il va de soi que l'invention a été décrite ci-dessus à -titre illustratif, mais nullement limitatif, et que l'on pourra y apporter toutes variantes entrant dans son cadre et son esprit. 30 Par exemple, dans certaines applications, il peut être souhaitable de supprimer l'une des deux zones enfouies représentéeS/éiux figures 6 à 12. Plus précisément, il apparaît clairement sur la figure 11 que la zone collecteur annulaire 144 n'est pas équidistante de la zone émetteur 145 du fait de la pré-35 sence de. l'électrode de base 128. Dans certaines applications, la zone enfouie 148, qui s'étend sous le contact de base, peut être conservée et la zone enfouie 149 peut être supprimée. 69 43761 14 2026876 II ressort elle la description précédente que les mêmes procédés peuvent être appliqués au prix de quelques modifications à la formation et/ou à l'isolation de diodes,de résistances, de condensateurs, de transistors à effet de champ, etc. 5 De même, il est évident qu'en utilisant un semi-conducteur de type N pour le substrat et la couche épitaxiale et en prenant une seconde conductivité de type P, il est possible de réaliser les transistors bipolaires PNP et des structures complémentaires. 63. 43761 is 2026876 • ï \ «j» .À • ! REVENDICATIONS ; c fii'.c ; ^1* Dispositif semi-conducteur comportant une isolation pour ■■Pi##Apurs zones semi-conductrices constituant les éléments fonction- " 'M. ■ . dr'lin circuit intégré monolithique, ladite isolation étant ca- 5 raptérisée en ce qu'elle comprend une zone délimitée par deux courbes fermées et désignée ci-après par l'expression "zone annulaire" bien^qiië h' étant pas nécessairement comprise entre deux courbes circulaires concentriques, ladite zone entourant un élément fonction-- et qui constitue nel ayçc la matière semi-conductrice dont elle est formée/une jonction 10 PB" "annulaire", les distances et les niveaux de dopage relatifs étant prévus de manière que la jonction "annulaire" soit polarisée en sens invërse à une valeur inférieure au seuil d'avalanche, la région dfeppauvrissement de ladite jonction couvrant tout le dessous de l'élément fonctionnel, de manière que celui-ci soit complètement 15 entouré* dans la matière semi-conductrice »par une structure isolante comprenant ladite zone "annulaire" et la région d'appauvrissement qui lui: est associée. '2. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la zone "annulaire" et la région d'appauvris-20 sement qui lui est associée sont des composants fonctionnels dudit élément. . 3• Dispositif semi-conducteur selon la revendication 2, caractérisé en ce que l'élément fonctionnel est un transistor dont -la zone "annulaire" constitue une zone de collecteur. 25 4. Dispositif semi-conducteur comportant -inné uiie isolation pour plusieurs zones semi-conductrices constituant les éléments fonctionnels d'un circuit intégré monolithique, ledit dispositif semi-conducteur étant caractérisé en ce qu'il comprend une plaquette dont la majeure partie est en matière semi-30 conductrice d'un premier type de conductivité et de résistivité relativement élevée recouverte d'une couche superficielle du même type de conductivité mais de résistivité relativement faible, ladite couche constituant une des surfaces de la plaquette, une zone "annulaire" d'un second type de conductivité s'étendant dans la 35 surface de la plaquette dans une partie de ladite couche qui est du premier type de conductivité, la zone "annulaire" constituant une jonction PU "annulaire" avec la partie de la couche qui l'entoure, ladite zone '.'annulaire" entourant latéralement un élément 69 43761 16 2026876 fonctionnel du circuit,. la majeure partie de la plaquette étant dfune résistivité suffisamment élevée pour que la jonction PU "annulaire" étant polarisée en sens inverse d'une certaine valeur inférieure au seuil d'avalanche, la région d'appauvrissement de 5 cette jonction s'étende au-dessous.de l'élément fonctionnel,de façon que ce dernier soit complètement séparé de la matière semi-conduc-trice extérieure par une structure d'isolation comprenant la zone "annulaire" et la région d'appauvrissement qui lui est associée. 5. Transistor caractérisé en ce qu'il comprend une plaquette 10 semi-conductrice présentant une surface principale plane, la majeure partie de ladite plaquette étant en matière semi-conductrice d'un premier type de conductivité à résistivité relativement élevée recouveiTB et étant/ d'une couche dont la surface constitue ladite surface plane principale de la plaquette, plusieurs zones distinctes d'un »15 second type de conductivité étant formées selon un certain motif à partir de ladite surface jusqu'à une profondeur sensiblement identique dans la région par ailleurs à relativement faible résistivité du premier type de conductivité, au moins une partie de ladite région. constituant la zone de base du transistor, lé motif de zones 20 comprenant une première zone centrale constituant un émetteur du transistor et une seconde zone "annulaire" entourant à distance ladite' première zone, la zone "annulaire" constituant le collecteur du transistor et limitant l'extension latérale de la zone de base, les distances et les résistivités relatives de la zone, de la ré-25 gion et du reste du substrat étant telles que lorsque la jonction "annulaire" est polarisée en sens inverse par une tension inférieure au seuil d'avalanche, sa région d'appauvrissement s'étende dans la majeure partie mentionnée précédemment de la plaquette, sous la zone d'émetteur, de façon que les régions d'appauvrissement provenant 30 des .secteurs opposés de la jonction "annulaire" se rejoignent, la zone de base, et la zone d'émetteur qu'elle entoure étant alors complètement isolées de la matière semi-conductrice extérieure par la structure isolante du collecteur comprenant la zone "annulaire" et les'régions d'appauvrissement qui lui sont associées. 35 6. Transistor selon la revendication 5, caractérisé en ce que la zone "annulaire" est €istante, de la première zone de manière qu'aucune partie de ladite zone "annulaire" ne se trouve directement en dessous d'une partie de ladite première zone. 69 43761 n 2026876 7. Transistor selon la revendication 5, caractérisé ert ce' que le premier type de semi-conductivité est le type P et en ce que le second type de semi-conductivité est le type N. 8. 'Transistor selon la revendication 5, caractérisé en ce 5 que le diamètre intérieur de la zone "annulaire" est en tous points inférieur à environ 20 microns. 9. Procédé de fabrication de circuits intégrés semi-conducteurs monolithiques, caractérisé en ce qu'il consiste à former une couche relativement mince et à résistivité relativement faible d'un 10 premier type de conductivité sur une surface d'un corps mono- cristallin à résistivité relativement élevée du même type de conductivité, à former simultanément selon un motif déterminé des zones localisées d'un second type de conductivité s'étendant toutes sensiblement jusqu'à la même profondeur dans ladite couche, chacune 15 desdites zones formant avec la couche une jonction PU, à former des connexions d'électrodes aux zones et à la couche, le motif selon lequel sont disposées les zones comportant une zone "annulaire" qui isole urîe partie de la couche, les distances et les niveaux de dopage relatifs des zones, de la couche et du corps étant tels que la 20 jonction entre la zone "annulaire" et la couche étant polarisée en sens inverse à une valeur inférieure au seuil d'avalanche, la zone d'appauvrissement associée à cette jonction couvre tout le dessous de la partie de la couche qui est entourée par la zone "annulaire", • cette partie de couche étant électriquement isolée des autres par-25 ties du premier type de conductivité. 10. Procédé de fabrication d'un, circuit intégré semiconducteur monolithique, caractérisé en ce qu'il consiste à former selon un premier motif déterminé des zones localisées d'un premier type de conductivité à partir d'une surface d'un corps d'un second 30 type de conductivité, à former une couche relativement mince à résistivité relativement élevée d'un second type de semi-conductivité au-dessus de ladite surface du corps et dudit premier motif, à former simultanément à proximité de la surface de la couche un second motif de zones localisées du premier type de conductivité, chacune 35 des zones du second motif formant une jonction PU avec la couche et s'étendant à partir de sa surface jusqu'à une même profondeur, à former des connexions d'électrodes au second motif de zones et à la couche, le premier motif de zones comprenant une paire de zones / ; 69 43761 18 2026876 séparées l'une de l'autre, et le second motif de zones comprenant une zone d'isolation "annulaire" à l'intérieur de laquelle est disposée une zone d'émetteur sans contact physique, la zone d'émetteur étant plus petite que l'espace séparant ladite paire de zones du 5 premier motif, et étant entre les deux zones de la paire, la zone "annulaire" étant placée de manière à être en contact avec les deux zones de la paire, de façon que l'espace compris entre les deux zones de la paire puisse être appauvri en porteur de charges libres pour assurer l'isolation électrique de la matière semi-conductrice 10 qui est située dans ledit espace.