kQW7 1 2067080 La présente invention se rapporte à des circuits intégrés et. plus particulièrement., à des circuits intégrés comportant plusieurs transistors ayant un collecteur commun. De tels circuits de transistors à collecteur commun peu-5 vent être utilisés en tant que circuits de commutation à vitesse s levée et chaque transistor de tels circuits peut être fabriqué, par txeu.pl e, au rroyen de matériaux seœi-conducteurs du type "p" et-au type "n" étant diffusés successivement dans une grande région ae matériau du type n pour former respectivement- les régions de 10 base, d'émetteur et de collecteur d'un transistor du type n-p-n. La grande région du type n formant le collecteur commun est habituellement formée par une augmentation épitaxiale sur un substrat de type p. Les transistors formés par ce procédé à faible proximité les uns aux autres auront, en plus d'avoir une région de eol-15 lecteur commun, des caractéristiques électriques équitablement et étroitement égalisées. Dans ces agencements, il est commun d'appliquer aes signaux d'entrée séparés aux connexions de base différentes des transistors, ces transistors effectuant une fonction logique ou d'acheminement requise. Des signaux d'entrée par impul-20 sien qui sont- appliqués aux connexions de base sont habituellement requis pour avoir des bords de transition de niveau particulière-meiit rapides qui peuvent avoir des temps de montée et des temps de chute moindre que 10 nanosecondes. Le signal de sortie résultant obtenu depuis le circuit de commutation est nécessité pour avoir 2'5 des caractéristiques semblables, et alors que ceci est aisément effectué lorsque chaque base de transistor est connectée à une source de signaux d'entrée, des difficultés s'élèvent lorsque l'une ou davantage des connexions de base sont laissées flottantes, c'est-à-dire non connectées, et les transistors commutés, comme 30 c'est l'usage, sont, lorsqu'ils sont conducteurs, en condition saturée. Dans ces conditions, l'impulsion de sortie peut être distordue et avoir des bords insuffisamment rapides, et une telle distorsion s'applique à une distorsion d'entrée flottante. Cette distorsion se produit de façon prédominante lorsque n'importe lequel 35 ou. davantage, des transistors de commutation mentionnés ci-dessus ont été maintenus dans leur état conducteur saturé pendant une longueur de temps appréciable, par exemple supérieure à 10 msecondes, et sont subséquemment déclenchés par impulsion dans leur état non conducteur, causant une variation correspondante dans le signal de 40 sortie. Dans ces conditions, la variation dans le niveau de signal bad original 70 40407 CL 2067080 de sortie n'est pas souvent de vitesse requise èt de profil requis mais révèle la distorsion d'entrée flottante"mentionnée ci-dessus. Un .procédé qui a été proposé pour éliminer cette distorsion d'entrée flottante comporte la connexion d'une résistance à 5 chacune des connexions de base des transistors de "commutation," et le maintien de l'autre extrémité de chaque résistance à un potentiel fixé; la valeur des résistances et le potentiel fixé étant agencés de façon que la distorsion d'entrée flottante soit grandement réduite ou sensiblement éliminée. L'utilisation de telles ré-10 si stances a cependant amené des désavantages et, en particulier, elle affecte par contre l'impédance d'entrée du circuit de commutation, augmente la capacitance d'entrée, et peut altérer la valeur de seuil auquel un signal d'entrée amène un transistor de commutation à se commuter. 15 Une solution à ce problème de la distorsion d'entrée flot tante n'est pas en conséquence totalement satisfaisante et la présente invention tente de fournir des circuits de commutation intégrés améliorés qui éliminent l'utilisation de telles résistances mais qui permettent une réduction sensible dans la distorsion d'en-20 trée flottante. La présente invention sera maintenant décrite en relation avec les dessins ci-joints dans lesquels La figure 1 représente un diagramme de circuit d'un agencement de circuit de commutation connu du type auquel se rapporte 25 la présente invention. La figure 2 représente les distributions de potentiel se rapportant aux circuits de la figure 1. La figure 3 est une vue en coupe d'une partie d'un circuit intégré réalisé selon le circuit de la figure 1, et 30 La figure 4 est une vue en coupe d'une partie d'un cir cuit intégré selon un exemple de réalisation de la présente inven- u X QJTi « La demanderesse a pensé que la distorsion d'entrée flottante qui se produit souvent dans les circuits de commutation inté-35 grés à vitesses élevées du type utilisant de multiples transistors avec un collecteur commun, résulte généralement de la combinaison de deux effets séparés, bien qu'il existe d'autres effets connus qui sont cependant d'importance secondaire. Ces effets principaux seront décrits en référence aux figures 1 à 3 des dessins. 40 La figure 1 représente un circuit intégré de commutation bad original 70 40407 3 2067080 simplifié comportant deux transistors d'entrée A et B dont les• connexions de base sont connectées aux bornes d'entrée T1 et T2 respectivement. Les émetteurs des transistors A et B sont connectés ensemble et à une extrémité d'une résistance RI, dont l'autre 5 extrémité est connectée à une source de potentiel-V. Les collecteurs (qui, en fait, 3ont communs) des transistors A et B sont connectés à une extrémité d'une résistance R2, et également à une borne de sortie T3. L'autre extrémité de la résistance R2 est connectée au potentiel à la terre, comme représenté, 10 qui est positif par rapport à -V. Si, comme représenté, des signaux d'entrée sont appliqués à la borne d'entrée T1 du transistor A, et que la borne d'entrée T2 du transistor B soit déconnectée, il est alors souvent trouvé qu'au lieu du niveau de tension à la borne d'entrée T3 variant en 15 correspondance d'une manière soudaine,comme représenté dans la figure 2 au diagramme (a),il existe une variation distordue dans le niveau, comme représenté au diagramme (b). Cette distorsion est la distorsion d'entrée flottante à laquelle on se réfère et cette distorsion est au pire si le transistor A est dans un état conduc-20 teur saturé pendant une longueur de temps sensible avant d'être subséquemment soudainement polarisé dans son état non conducteur. Si le signal d'entrée est appliqué à la fois aux bornes T1 et T2 simultanément, il n'existe alors aucune distorsion. La première des deux causes principales de distorsion est 25 due on le croit aux capacités de jonction ou capacités entre les électrodes qui existent toujours entre les électrodes de base et d'émetteur et de base et de collecteur d'un transistor. Ces capacités de jonction sont représentées en lignes pointillées dans la figure 1 pour le transistor 3 comme CRF et CgC respectivement. 30 Lorsque le transistor A varie brusquement depuis un état conducteur à un état non conducteur comme décrit précédemment, la tension sur les bornes d'émetteur et de collecteur du transistor B augmente brusquement en conséquence et du fait des effets entre les capacités auxquelles on s'est référé précédemment, la différence de ten-35 sion entre la base et l'émetteur du transistor B augmente également et peut fournir momentanément une tension de polarisation directe pour le transistor B. Avec la valeur de circuit et les agencements souvent utilisés, en l'absence de tout autre effet, cette tension de polarisation n'est pas de grandeur suffisante pour commuter le 40 transistor B. 70 40407 4 2067080 Cependant, en plus de cet effet, il existe également la seconde des causes principales à laquelle on s'est référé. Cette seconde cause est une interaction de transistor parasite entre les bornes A et B. Le mode de fonctionnement d'une action de transis-5 tor parasite est représenté par la figure 3 qui est une portion d'une partie d'un circuit intégré de commutation semblable à celui représenté dans la figure 1. Cette figure est quelque peu simplifiée et n'est pas à l'échelle. Une région semi-conductrice d'un matériaux semi-conducteur de type n forme une région de collecteur 10 c(n-p-n) des deux transistors n-p-n A et B. Les transistors A et B sont formés avec des régions de base du type p, indiquées comme b(n-p-n) sur le dessin, et avec des émetteurs de type n représentés comme e(n-p-n). Le transistor p-n-p parasite est formé par les deux régions de base des transistors n-p-n A et B, et la région de 15 collecteur commun, l'émetteur du transistor p-n-p, les régions de base de collecteur étant désignés e(n-p-n), b(p-n-p) et c(p-n-p) respectivement dans le dessin. Lorsqu'un transistor n-p-n est utilisé en tant que transistor de commutation, il est habituellement utilisé dans la condition saturée, c'est-à-dire que la tension ap-20 pliquée à sa base est plus positive que son collecteur. En supposant que ceci soit le cas avec le transistor A de la figure 3* lorsque le transistor A est dans un état conducteur, à la fois sa jonction base-émetteur et sa jonction base-collecteur seront polarisées directement, la dernière jonction à un degré moindre que la 25 première. Ainsi, la jonction base-émetteur du transistor p-n-p qui est formée par la base et le collecteur du transistor n-p-n A respectivement sera polarisée directement et un courant de transistor p-n-p sera collecté par la région de base du transistor B qui est flottante et agit comme un collecteur pour le transistor p-n-p 30 parasite. Le courant parasite sera alors partiellement chargé sur la capacitanee base-émetteur du transistor B et s'écoulera partiellement depuis la région de base du transistor B dans la région de l'émetteur e(n-p-n). Lorsque la capacitance se charge, la proportion du courant circulant dans la région de l'émetteur s'élève 35 de 0 à un maximum lorsque la capacitance est totalement chargée. Lorsque le transistor A est coupé, la charge sur la capacitance base-émetteur se combine avec la variation brusque ou saut de tension qui s'y produit dû à l'effet de couplage de capacité que l'on a discuté précédemment pour amener le transistor B à être commuté 40 ou mis en circuit. Lorsque la charge sur la capacitance base- 70'. 40407 5 2067080 émetteur se décharge, le transistor est graduellement coupé. Jusqu'à ce que le transistor B soit complètement coupé, la tersjon de sortie ne doit pas.effectuer son niveau de correction du fait qu'il existe une élévation plus lente dans le niveau 5 de sortie que dans le niveau d'entrée, cette élévation plus lente étant la déformation d1 entrée flottante. La déformation d'entrée flottante est plus prononcée lorsque le transistor A a été dans son état conducteur pendant une longueur de temps appréciable, à savoir plus grande que 10 mS, comme établi précédemment, puisque le cou-10 rant do transistor p-n-p parasite a le temps de charger totalement la capacitance base-émetteur du transistor B. Selon la présente invention, un circuit intégré de commutation à vitesse élevée ayant une pluralité de transistors de commutation avec une région de collecteur commun mais avec des ré-15 giors de base et d'émetteur séparées, comporte des moyens pour inhiber ou réduire l'action de transistor parasite entre les régions de base des transistors adjacents. De préférence, les moyens pour inhiber ou réduire l'action de transistor parasite comprennent une région du même type de con-20 ductiuiiité comme région de base, interposée entre celles-ci. En pratique, les transistors de commutation seront normalement des transistors n-p-n et cette région sera,, en conséquence, une région au type p à laquelle un potentiel négatif est appliqué pendant le fonctionnement.. ; 25 Bien que l'utilisation de moyens d'inhibition sous la for me d'une région de matériaux de même conductibilité que les régions de base pour empêcher l'action de transistor parasite est-préférée, d'autres formes de moyens d'inhibition sont possibles. Par exemple, une région dopé« peut être produite qui réduit le facteur de 30 transport du transistor parasite. Dans ce cas, si les transistors de commutation n-p-n sont utilisés, le dopant doit être de l'or ou une impureté n+. Si désiré, la nécessité de produire toute forme de région dopée ou diffusée en tant que moyens d'inhibition peut être élimi-35 née par l'utilisation d'une.plaque de champ sur la surface semi-conductrice entre les régions de.base de transistors, à laquelle plaque est appliquée un potentiel positif ou négatif approprié (dépendant du type de transistor de commutation utilisé.) pour inhiber l'action de transistor .parasite. -40 Un agencement de transistor, de commutation selon la:pré- 70 40407 6 2067080 sente invention est représenté dans la figure 4. Cette figure représente en.partie une partie d'un circuit de commutation intégré semblable à la figure 3 avec en plus une région çlifÇusée (i) Le courant collecté est éliminé par la borne T4 qui est maintenue à un potentiel qui est de préférence le même que le potentiel -V représenté dans la figure 1. La profondeur du matériau de type p d'inhibition n'a pas besoin d'être grande puisque l'on 15 croit que l'action de transistor p-n-p parasite est.de façon prédominante un effet de surface, et la profondeur de diffusion de type p semblable à celle des régipns de base.des transistors A et B est satisfaisante. L'utilisation d'une région.I de type p est considérée 20 comme un moyen d'inhibition ie plus.satisfaisant mais-il existe d'autres formes qui pourraient réduire=1'action de transistor parasite. Par exemple, la région entre les:bases des transistors A et B peut être dopée pour réduire le facteur de transport du transistor p-n-p, et pour réduire ainsi son effet; des dopants appro-25 priés sont des dopants d'or ou un dopant n+ si les transistors de commutation sont des transistors n-p-n. L'effet de transistor p-n-p peut également être inhibé ou sensiblement réduit par la présence d'une plaque de champ à la surface semi-conductrice entre les bases des transistors et, sur cette plaque,, est. appliquée une 30 tension appropriée qui à nouveau peut être le potentiel -V. Evidemment, la présente invention n'est en aucun cas limitée aux circuits intégrés de commutation comportant seulement deux transistors avec une région de collecteur commun, mais couvre également des circuits ayant plusieurs de ces transistors de commu 35 tation, dont entre chaque paire peut être situé un moyen d'inhibition selon la présente invention. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire sus ceptible de variantes et de modifications qui apparaîtront à l'hom 40 me de l'art. 70 40407 7 2067080 REVENDICATIONS 1 - Circuit intégré de commutation à vitesse élevée, caractérisé en ce qu'il comprend plusieurs transistors de commutation avec une région de collecteur commun mais avec des régions de 5 base et d'émetteur séparées, ce circuit intégré comprenant des moyens pour inhiber ou réduire l'action de transistor parasite entre les régions de base des transistors voisins. 2 - Circuit intégré selon la revendication 1, caractérisé en ce que les moyens pour inhiber ou réduire l'action de transis- 10 tor parasite comprennent une région de même type de conductibilité que les régions de base, interposées entre celles-ci'. 3 - Circuit intégré selon la revendication 1 ou la revendication 2, caractérisé en ce que les transistors de commutation sont des transistors n-p-n et en ce que ladite région est une ré- 15 gion du type p, des moyens étant prévus pour appliquer un potentiel négatif à cette région. 4 - Circuit intégré selon la revendication 1, caractérisé en ce que les moyens pour inhiber ou réduire l'action de transistor parasite entre les régions de base des transistors voisins com- 20 prennent une région dopée pour réduire le taux de transit du transistor parasite interposé entre les régions de base. 5 - Circuit intégré selon la revendication 4, caractérisé en ce que les transistors de commutation sont des transistors n-p-n et en ce que le dopant est de l'or. 25 6 - Circuit intégré selon la revendication 4, caractérisé en ce que les transistors de commutation sont des transistors n-p-n et en ce que le dopant est une impureté n+. 7 - Circuit intégré selon la revendication 1, caractérisé en ce que les moyens pour inhiber ou réduire l'action de transistor 30 parasite entre les régions de base des transistors voisins comprennent \me plaque de champ sur la surface semi-conductrice entre les régions de base de transistor et des moyens pour appliquer un potentiel à cette plaque.