La présente invention se rapporte aux dispositifs de codage numérique et concerne plus particulièrement un dispositif de codage destiné à l'enregistrement magnétique. De nombreux procédés de codage ont été créés en vue de l'en-5 registrement d'informations numériques de grande densité sur un support magnétique. L'un de ces procédés consiste à introduire peu de transitions dans le contexte des informations considérées. Plus précisément, ce procédé consiste à n'introduire jamais plus d'une transition par élément binaire d'information et au 10 moins une transition tous les deux éléments binaires. Les règles de ce procédé de codage sont les suivantes : Un^Lnversion de flux se produit au milieu de chaque cellule d'élément binaire (c'est-à-dire de l'intervalle de temps qui définit un élément binaire ) contenant le chiffre UN. 15 Une/inversion de flux se produit entre deux cellules voisines contenant des chiffres ZERO. En raison de son caractère arythmique (avec trois périodes différentes) qui résulte de l'application des règles de codage énoncées ci-dessus, le signal correspondant est appelé "signal 20 codé à trois fréquences". Dans certains dispositifs connus, les règles ci-dessus sont généralement mises en application par des circuits à retard tels que multivibrateurs monostables, lignes à retard, circuits de temporisation à résistances et condensateurs etc... Ces circuits à 25 retard permettent de réduire le nombre d'organes d'enregistrement nécessaires dans certains de ces dispositifs, mais ils sont sensibles à la fréquence, Ces dispositifs antérieurs présentent donc l'inconvénient que la précision du rythme peut varier avec la fréquence et avec la température, ce qui pose des problèmes de 30 décalage d'éléments binaires. Un autre inconvénient de ces dispositifs antérieurs réside dans le fait qu'ils nécessitent de nombreux organe^de mémoire et portes logiques différents. Il en résulte une augmentation du coût et un manque d'uniformité. En outre, ces dispositifs sont 35 difficiles à fabriquer sous forme de circuits intégrés. La présente invention concerne un dispositif de codage perfectionné, qui délivre des signaux arythmiques à trois fréquences et qui ne comporte aucun organe sensible à la fréquence. Le codeur selon l'invention traduit des signaux de données 40 entrants sans retour à zéro en signaux arythmiques à trois fré 71 24529 2 2098176 quences comportant un signal d'une première phase, constitué d'impulsions qui n'apparaissent qu'aux limites des moments d'éléments binaires dudit signal de données, et des signaux de seconde et de troisième phases constitués chacun d'impulsions qui n'apparaissent 5 qu'à des instants successifs prédéterminés à l'intérieur desdits moments d'éléments binaires, ledit codeur comportant: un organe de mémoire bistable commandé par horloge, dont l'entrée "HORLOGE" reçoit ledit signal de troisième phase et dont l'entrée "DONNEES" reçoit ledit signal sans retour à zéro, ledit organe de mémoire 10 étant agencé de manière à délivrer deux signaux complémentaires de données retardés chacur d'une partie d'un moment d'élément binaire par rapport audit signal sans retour à zéro, une première porte à laquelle sont appliqués l'un desdits signaux complémentaires de données, ledit signal sans retour à zéro ayant été in-15 versé et ledit signal de seconde phase, ladite première porte étant ouverte de manière à laisser passer les impulsions desdits signaux de seconde phase lorsque ledit signal de données et ledit signal cans retour à zéro sont au même état représentant l'apparition d'éléments binaires ZERO successifs dan^4.edit signal sans 20 retour à zéro, une seconde porte à laquelle sont appliqués ledit signal sans retour à zéro et ledit signal de troisième phase, ladite seconde porte étant ouverte de manière à laisser passer ledit signal de troisième phase quand ledit signal sans retour à zéro est à l'état représentant un élément binaire UN, une troisième 25 porte à laquelle sont appliquées les impulsions sortant desdites première et seconde portes et un circuit basculeur de complémentation de sortie connecté à ladite troisième porte et commandé par lesdites impulsions de manière à produire ledit signal à trois fréquences dans lequel les changements de valeur se produisent 50 au milieu d'un élément binaire UN et entre des éléments binaires ZERO successifs. La source d'impulsions d'horloge peut fonctionner à la fréquence de 4N éléments binaires par seconde de manière à se synchroniser avec un flux de données entrantes d'une fréquence de N 35 éléments binaires par seconde. Selon le présent mode de réalisation, l'horloge est constituée d'un certain nombre de circuits basculeurs connectés en série de manière à former un registre à décalage. Les sorties du registre sont combinées avec les entrées de la source de signaux d'horloge de manière à produire des 40 signaux de sortie à quatre phases. Une première sortie pilote les 71 24529 2098176 éléments binaires des signaux du flux de données provenant d'un registre de travail du dispositif de codage. Gela établit la relation de phase voulue entre chacune des sorties et les moments des éléments binaires du signal de données. Une autre sortie commande le basculement du circuit basculeur en réponse aux éléments binaires de manière à retarder chaque élément binaire de moins d'un moment. Des portes logiques combinent les signaux du flux"de données entrantes avec les signaux délivrés par le circuit basculeur commandé par l'horloge en les faisant passer par une porte, de manière 10 à produire des impulsions représentant les éléments binaires UN. Le complément des signaux du flux de données entrantes et l'inverse des signaux de sortie du circuit basculeur passent par une porte avec les signaux de phase intermédiaire de manière à produire des impulsions représentant les éléments binaires ZERO. Les élé-15 ments binaires UN et ZERO sont ensuite traités par le circuit basculeur de sortie qui _es inverse ou complémente de manière à produire les signaux arythmiques codés à trois fréquences. D'autres caractéristiques et avantages de l'invention res-sortiront de la description qui va suivre faite en regard d'un 20 mode de réalisation donne à titre explicatif et non limitatif. Sur les dessins annexés : la figure 1 représente le diagramme générai du dispositif de codage selon l'invention; la figure 2 représente plus er. détails, un mode de réalisa-25 tion préféré du circuit 'r.orlcje à quatre phases : e le- fit-ure 1 ; la figure 3 est un diagramme de temps montrant les formes d'onde d'une série de signaux et leurs relations dans différentes parties du codeur de la figure 1. Ainsi que le montre la figure 1, le dispositif de codage com-30 porte un circuit d'horloge 10 à quatre phases qui délivre des signaux de sortie 0 1, 0 2, 0 3 et 0 - respectivement de première, seconde, troisième et quatrième passes successives. Seules les sorties ,6-1, 0 2, et 0 sont utilisées. Ainsi que le montre la figure 2, la porte correspondant à la sortie 0 3 a été supprimée. 35 La sortie de phase 0 1 est connectée à l'entrée d'horloge d'un registre 100 de mots de données qui assure la mise en mémoire momentanée des éléments binaires des signaux du flux de données entrantes qu'il faut coder. La sortie de phase 0 ~ est connectée à l'entrée d'horloge 40 T d'un circuit basculeur 20 de manière à contrôler les éléments 71 24529 4 2098176 binaires de la sortie W appliqués à l'entrée "DONNEES", D, du circuit basculeur 20. En ce qui concerne son application à la présente invention, un circuit basculeur commandé par horloge peut être défini comme 5 un circuit à deux états et comportant au moins une entrée "DONNEES" une entrée "HORLOGE" et des sorties complémentaires. Ces sorties sont désignées par Q et Q. Un exemple de circuit basculeur commandé par horloge est le circuit basculeur D décrit à la page 128 de "Logical Design 10 of Digital Computers" de M.Phister Jr. publié en 1958 par John Wiley & Sons, INC. Il faut noter que d'autres circuits basculeurs tels que les RST et JK peuvent fonctionner de manière similaire. Par exemple, un circuit basculeur RST peut être transformé en circuit basculeur 15 D en ajoutant une porte NON-ET à son entrée S et en reliant l'entrée de la porte NON-ET à l'entrée R. De même, une modification identique peut être apportée à un circuit basculeur JK pour le transformer en circuit basculeur D. L'état logique de l'entrée D "DONNEES" apparaît à la sorr-20 tie Q après l'apparition de l'impulsion d'horloge , moins d'un intervalle d'élément binaire plus tard. Dans le circuit représenté, le circuit basculeur 20 change d'état sur le flanc arrière (c'est-à-dire sur le flanc négatif) des impulsions 0 4 et il délivre un signal de sortie wT sa sortie Q, trois quarts de moment d'élé-25 ment binaire plus tard. Les signaux W du flux de données sont appliqués à une porte 22 qui, dans le mode de réalisation illustré, est représentée symboliquement comme un porte NON-ET. Il est bien connu qu'une porte NON-ET assure la fonction d'une porte ET inversée. Il faut 30 noter que les deux entrées de la porte NON-ET peuvent êtr^feliées ensemble, ou que l'entrée non utilisée peut être connectée à une source de tension qui représente le UN logique, La sortie de la porte NON-ET 22 est connectée à une autre porte NON-ET 24 à laquelle sont également appliquées les inverses 35 des signaux W du flux de données entrantes désignés par WT, et également les signaux 0 2. La porte NON-ET 24 produit un signal de sertie F1 qui obéit à l'expression Booléenne: F1 = (W. AT. 0 2) (1 ) il y a lieu de noter que dans cette exprèssion, ainsi que 40 dans les autres contenues dans la présente description, il est 71 24529 5 2098176 supposé que le UN logique est défini par une tension preitive ou niveau haut et que le ZERO logique es'- défini 'par la r„a£se ou niveau de tension basse. Les signaux du flux de données sont également appliqués à uns porte NON-E^%;i reçoit aussi les impulsions 0 x. La porte NON-ET 26 délivre- un signal de sortie ?2 qui obéit à la relation Booléenne: F2 = W. 0 4 Les signaux FI et F2 sont appliqués, par une autre porte NON-ET 28, à un circuit basculeur de complémentation 30. Ce dernier peut être un circuit basculeur du type D connecté de manière à com-plémenter, ainsi que le montre la figure 1. Le signal arythmique de sortie F4 à trois fréquences est ensuite appliqué à un circuit pilote (non représenté). L'horloge 10 est constituée de quatre circuits basculeurs K"), X2, X3, X4 connectés en série de manière à former un registre à décalage. Ces circuits basculeurs peuvent aussi être du type D précité . Un générateur (non représenté; applique des impulsions par un fil C1 à l'entrée d'horloge de tous les circuits basculeurs afin de les faire progresser. Bien que n'importe quel type de générateur puisse convenir, en raison de la précision nécessaire dans ce dispositif, il est souhaitable d'utiliser un oscillateur à cristal, car il est relativement peu coûteux et extrêmement précis. Les sorties binaires "UN!!I des trois premiers circuits basculeurs sont réintroduites paijûne porte 12 à l'entrée D du premier basculeur X1 de manière à inhiber l'entrée d'éléments binaires "UN" dans le registre à décalage jusqu'à ce que les trois premiers circuits basculeurs soient à l'état "ZERO" . A ce moment, l'impulsion, d'horloge suivante fait passer le premier circuit basculeur X1 à l'état "UN". La porte 12 qui assure la fonction d'inhibition est représentée symboliquement par une porte 1~I. Cette porte est ouverte en accord avec la fonction Booléenne: F = XÏ". X2. Xj. (3) Bn outre, les sorties binaires "UN" des circuits basculeurs X1, X2 et X- sont contrôlées par les portes 1-,16 et 18 avec les signaux d'horloge. Ces portes sont également représentées symboliquement par des portes E0K-2T, Lorsque ces portes sont ouvertes par la présence simultanée d'un lignai de sortie ae l'un des circuits basculeurs X1, X2 et X4 et d'une impulsion d'horloge, elles délivrent les impulsions 0 1, 0 2 et 0 4 décalées entre elles de 90° comme le montre la figure 3. 71 24529 6 2098176 Il est bien évident que les circuits logiques décrits peuvent être remplacés en partie par d'autres circuits équivalents, mais cette substitution conduirait à utiliser un nombre de portes plus important. 5 Le fonctionnement du codeur sera maintenant décrit en regard des figures 1 et 3. Les figures 2 et j montrent que l'horloge 10 à quatre phases reçoit des impulsions par le fil C1. En supposant que tous les circuits basculeurs se trouvent dans l'état "ZERO" , la premiè-re impulsion d'horloge fait passer le premier circuit basculeur X1 à l'état "UN". La raison en est que, du fait que les entrées de la porte NI 12 sont ;outes à "ZERO", cette dernière applique un signal dont le niveau représente le "UN" à l'entrée D du circuit basculeur X1 qui passe donc à l'état "UN" à l'arrivée de la 15 première impulsion d'horloge. Les impulsions suivantes provoquent le décalage de cet état "UN" le long de la chaîne des circuits basculeurs X2, XJ et X4, ce que montre la figure 3> par les formes d'onde X1, X2 et X4. Lorsque les portes NON-ET 1^,16 et iS reçoivent les signaux de 20 sortie des circuits basculeurs X1, X2 et X4 en même temps que les impulsions d'horloge du fil C1 , elles délivrent donc des impulsions 0 1 , 0 2 et 0 4 positionnées les unes par rapport aux autres de la manière représentée par les formes d'onde 0 1, 0 2 et 0 4 de la figure j5. 25 - Il est supposé, sur la figur 3 , que les circuits bas culeurs basculent sur le flànc :e:. impulsions d'horloge, mais il est bien entendu qu'ils pourraient tout aussi bien basculer sur le flanc arrière de ces impulsions. Ainsi qu'indiqué précédemment ces circuits basculeurs peuvent être du type D ou d'un type équi-30 valent. La figure 3 montre que les éléments binaires des signaux W du flux de données entrantes sont décalés hors du registre de données 100 par l'application des impulsions 0 1 à ce registre. Ce flux est ensuite basculé par des impulsions 0 4 dans le circuit 35 basculeur 20. Ces signaux sans retour à zéro (NRZ) sont codés de manière à représenter l'information binaire 100101. Ainsi que le montre la figure 3, les impulsions à la sortie de phase 0 1 sont positionnées de manière telle que leurs flancs avant se situent à la limite, ou dans l'intervalle entre éléments 40 binaires d'information. Les impulsions de phase 0 2 et 0 4 se situent respectivement au premier et au troisième quart 71 24529 7 2098176 de la durée d'un élément binaire. Les impulsions 0 4 appliquées à l'entrée d'horloge T du circuit basculeur 20 lui font^retarder des trois quarts de la durée d'un élément binaire, les signaux d'éléments binaires qui 5 lui sont appliqués, ainsi que le montre la forme d'onde wT, Lorsque le signal sans retour à zéro contient un élément binaire "UN", la porte NON-ET 24 est ouverte par le signal W et elle laisse passer les impulsions 0 4 vers l'entrée d'horloge T du circuit basculeur de complémentation 30 à travers la porte NON-ET 28. Cela est re-10 présenté en F2 sur la figure 3. Lorsque le signal sans retour à zéro contient deux éléments binaires "ZERO" successifs, la porte NON-ET 26 est ouverte par le signal WÏ venant de la sortie du circuit basculeur 20, version inversée du signal W,de sorte que les impulsions 0 2 15 peuvent passer à travers la porte NON-ET 28 vers l'entrée d'horloge T du circuit basculeur 30. Ainsi que le montre la courbe F3 sur la figure 3, la porte NON-ET 28 fait changer d'état le circuit basculeur 30, ou provoque la complémentation en lui appliquant les sorties F1 et 20 des portes NON-ET 2h et 26, produisant ainsi le signal arythmique à trois fréquences représenté par la forme dlonde F4. Ainsi que le montre la figure 3, Ie circuit basculeur 30 change d'état sur le flanc arrière des impulsions délivrées par les portes 24 et 26. Mais le circuit basculeur 3-0 peut tout aussi bien être agen-25 cé "pour basculer sur le flanc avant de ces impulsions. Les changements d'état, ou transitions, correspondant aux "UN" se produisent au milieu de la durée d'un élément binaire "UN" du signal d'entrée W. Les transitions correspondant aux "ZERO" n'apparaissent qu'aux limites entre deux éléments binaires 30 "ZERO" successifs du signal d'entrée W. Le signal de sortie est donc codé de manière qu'une transition au centre d'un moment d'élément binaire représente le chiffre "UN" et que l'absence de transition au centre représente un chiffre "ZERO". Ainsi que déjà mentionné, la forme d'onde F- convient particulièrement bien à 35 l'enregistrement des densités élevées d'informations numériques sur un support magnétique. Le dispositif selon la présente invention constitue donc un codeur perfectionné à quatre phases qui utilise un nombre de circuits basculeurs et de portes réduit au minimum. Dans le mode 40 de réalisation décrit, les circuits basculeurs et les portes uti- 71 2k529 2098176 Usées sont tous du même type;de sorte que le codeur peut être réalisé facilement avec des circuits intégrés peu coûteux. Par exemple, les circuits basculeurs et les portes peuvent être réalisés en éléments logiques MOS tels que ceux décrits dans un article 5 de L.L. Boysel et G.F. Carter, intitulé "MOS Complex Array System Design publié en février 19^9 dans la revue "Electro-Technology". En outre, le dispositif de codage peut délivrer des signaux de forme très précise en raison du fait que les circuits basculeurs de codage sonÇdéclenchés par des signaux multi-phase. 10 II est bien entendu que différentes modifications peuvent être apportées au mode de réalisation décrit. Par exemple, ]es portes NON-ST peuvent être remplacées par des portes équivalentes, et les circuits basculeurs du type D peuvent être remplacés par d'autres types de circuits. A cet effet, le texte précité 15 de Phister peut être consulté. 71 24529 9 2098176 •REVEND ICATIONS 1 - Codeur destiné à traduire signal de données entrantes sans retour à zéro en un signal arythmique à trois fréquences comportant un signal d'une première phase dont les impulsions 5 n'apparaissent qu'aux limites des moments d'éléments binaires dudit signal de données et des signaux de seconde et de troisième phase dont les impulsions n' apparaissent qu'à des instants successifs prédéterminés desdits moments d'éléments binaires, caractérisé en ce qu'il comporta un organe cistable de mémoire commandé 10 par horloge et comportant une entrée d'horloge à laquelle est appliqué ledit signal de troisième phase et une entrée de données à laquelle est appliqué ledit signal d'entrée sans retour à zéro, ledit organe de mémoire étant agencé de manière à produire deux signaux de données complémentaires retardés chacun d'une partie 15 d'un moment d'élément binaire par rapport audit signal d'entrée sans retour à zéro, une première porte à laquelle sont appliqués l'un desdits signaux complémentaires, l'inverse dudit signal sans retour à zéro et ledit signal de seconde phase, ladite première porte étant agencée de manière à être ouverte et laisser passer les 20 impulsions dudit signal de seconde phase lorsque ledit signal de données et ledit signal sans retour à zéro sont dans le même état représentant l'apparition d'éléments binaires "ZERO" successifs dans ledit signal sans retour à zéro, une seconde porte à laquelle sont appliqués ledit signal sans retour à zéro et ledit signal de 25 troisième phase,ladite seconde porte étant agencée de manière à laisser passer les impulsions dudit signal de troisième phase lorsque ledit signal sans retour à zéro est dans l'état qui représente un élément binaire "UN", une troisième porte à laquelle sont appliquées les impulsions de sortie desdites première-et deuxième 30 portes et un circuit basculeur d'inversion ou de complémentation de sortie, connecté à ladite troisième porte et agencé de manière que lesdites impulsions fassent apparaître ledit signal à trois fréquences dans lequel les transitions se produisent au centre d'un élément binaire "UN" et entre deux éléments binaires "ZERO" 35 successifs. 2 - Codeur selon la revendication 1, caractérisé en ce que les impulsions desdits signaux de seconde et de troisième phase apparaissent respectivement au quart et au:-: trois quarts de la durée dudit moment d'élément binaire. 40 3 - Codeupdestiné à traduire les éléments binaires d'un 71 24529 10 2093176 ~ \ • •.'. ee -.'.or.::-0"n:r • - ■ " •• • à tero ^ n *• ■— . _ ar-r- tnrlqu -arao:érisé "e . . ree :orte une àusleurs phases qui làii'ce •." . . - • : ; plusieurs • ■ -.ses - .r^aat au ~oins une première.. ,ee s-..•-.. ;....ie e . une troisuèaie pnase lié?? r les unes aux autres par une r - - „ .-ux .. rr_on ■ . -t' ti_n , caract-ri-u. . . que 1 edi je . plus!-:eu . pr-ete- .emporte ur. . ert ue 40 circuits oaee..e_eues connectés en série de manière „ constituer 'un — u'val COPY 71 24529 n 2 0 3 S176 registre à décalage, un circuit porte destiné à connecter les sorties d'un nombre prédéterminé desdits circuits basculeurs de manière à constituer une entrée de remise en cycle du registre à décalage, ladite horloge comportant en outre un ensemble de circuits porte dor.t le nombre correspond au nombre desdites phases et qui sont connectés à certains circuits basculeurs prédéterminés afin d'en extraire lesdits signaux de première, seconde et troisième phase. 5 - Codeur selon la revendication 5» caractérisé en ce que ledit dispositif de synchronisation comporte un registre de données à décalage agencé de manière que son contenu soit décalé par les impulsions dudit signal de premier: phase,de manière à établir ladite relation de phase prédéterminée entre lesdits éléments binaires et les impulsions desdites première , seconde et troisième phases. 6 - Codeur selon la revendication -, caractérisé en ce que ledit circuit porte comporte un; port: 171 et ledit ensemble de circuits porte consiste en portes IIOL'-ET. 7 - Codeur destiné à traduire les élémentgfcinaires d'un flux i de signaux de données V 71 24529 2098176 12 complémentation de sortie comportant une porte connectée de manière à recevoir lesdits signaux de sertie F1 et F2, ladite porte étant commandée de manière à délivrer un signal F3 selon la relation F> - F1 + F£ et faisant basculer ledit organe bistable pendant un 5 moment d'élément binaire lorsque le signal du flux de données contient un élément binaire "UN" et e..tre des moments d'éléments binaires quand le signal du flux do données contient deux "ZEROS" successifs. 8 - Codeur selon la revendication 7, caractérisé en ce que 10 lesdits organes bistables sont des circuits basculeurs et lesdites portes sont des portes NON-ET. 9 - Codeur selon la revendication 7, caractérisé en ce qu'il comporte également un registre de données à décalage agencé de manière à recevoir lesdites impulsions 0 1 et commandé de manière à 15 appliquer les éléments binaires dudit signal du flux de données à ladite entrée de données afin d'établir lesdites coïncidences entre chacune desdites impulsions et lesdits éléments binaires. 10 - Codeur selon la revendication 7, caractérisé en ce que ladite horloge à quatre phases comporte un certain nombre de circuits 20 basculeurs X1, X2, X3 et connectés en série de manière à constituer un registre à décalage , chacun desdits circuits basculeurs comportant une entrée d'horloge et une entrée de données, une porte connectée de manière à recevoir les signaux de sortie desdits circuits basculeurs X1, X2, et X3 et à appliquer un signal de sortie 25 F à l'entrée de données dudit circuit basculeur X1, ladite porte étant commandée de manière à délivrer ledit signal F selon la relation F = XT.X2.XJ, ladite horloge comportant également un ensemble de portes connectées chacune à l'un différent desdits circuits basculeurs X1,X2, et X4 et auxquelles sont appliqués lesdits signaux 30 d'horloge entrants de manière à délivrer lesdites impulsions 0 ■] , 0 2 et 0 4. 11 - Codeur selon la revendication 10 , caractérisé en ce qie les impulsions 0 2 et 0 4 apparaissent respectivement au quart et aux trois quarts dudit moment d'élément binaire. 35 12 - Codeur selon la revendication 10, caractérisé en ce que ladite porte est une porte i;i et ledit ensemble de portes consiste exportes N0N-EÏ. 13 - Codeur selon l'une des revendication 1 et 3, caractérisé en ce que lesdites portes sont des portes NON-ET. 71 24529 13 2Q93176 1^ - Codeur selon l'une quelconque des revendications 1,3 ,4 8 et 10, caractérisé en ce que lesdits circuits basculeurs sont du type D.