- -1- "DISPOSITIF DE MEMOIRE A SEMICONDUCTEUR" L'invention concerne un dispositif semiconducteur contenant au moins une cellule de mémoire comportant un corps semiconducteur possédant une région superficielle d'un premier type de conduction, qui est recouverte d'une couche iscanteépaisse dans laquelle est ménagée au moins une ouverture à l'endroit d'un élément d'emmagasinage de la cellule de mémoire, élément d'emmagasinage qui comprend un condensateur présentant une première armature en matériau électro-conducteur et une deuxième armature constituée d'une partie du corps semiconducteur séparée par un diélec- trique de la première armature et reliée par l'intermédiaire d'une région de canal commandée par une électrode de porte, à une zone semiconductrice d'un deuxième type de conduction qui est opposé au premier type de conduction, l'électrode de porte étant connectée à une première ligne de sélection de la cellule de mémoire, en matériau conducteur, ligne de sélection qui passe au-dessus d'une deuxième ligne de sélec- tion de la cellule de mémoire,constituée d'une zone semi- conductrice. De tels dispositifs semiconducteurs trouvent une application dans les mémoires dynamiques, par exemple pour des machines à calculer, des microprocesseurs et plusieurs autres dispositifs servant à l'emmagasinage de données et au traitement de données. Un dispositif semiconducteur du genre mentionné ci-dessus est connu du brevet japonais n' 53 76 687. Le dis- positif selon ce brevet japonais comporte une cellule de mémoire qui est réalisée dans une ouverture ménagée dans une -2- couche d'oxyde épais prévue sur le corps semiconducteur. La cellule de mémoire est constituée, entre autres, par un condensateur d'emmagasinage qui est connectéjpar une région de canal commandéelà une zone semiconductrice d'un type de conduction opposé au type de conduction du corps semicon- ducteur. L'état de conduction de la région de canal est déterminé par la tension électrique appliquée à une élec- trode de porte à l'endroit du canal de conduction, électro- de de porte qui est connectée électriquement à une première ligne de sélection de la cellule de mémoire. Ladite zone semiconductrice appartient à une deuxième ligne de sélec- tion de la cellule de mémoire. La première ligne de sélection est disposée de façon à croiser la deuxième ligne de sélection au niveau de l'ou- verture ménagée dans l'oxyde épais et à en être séparée par une couche d'oxyde mince. Il en résulte une capacité para- site élevée accompagnée d'un couplage par capacité entre les deux lignes de sélection. Ce couplage peut aboutir à une sélection erronée de la cellule de mémoire en question ou à un enregistrement ou lecture d'information erroné. Le dispositif selon ledit brevet japonais est en ou- tre muni de régions dites d'arrêt de canal, zones de même type de conduction que ledit corps semiconducteur, mais présentant un dopage plus élevé en impuretés pour empêcher la formation de canaux entre les diverses cellules de mé- moire. D'une façon générale, la zone semiconductrice appar- tenant à la deuxième ligne de sélection présente un dopage élevé afin d'empêcher une résistance série élevée dans la ligne de sélection. Dans le dispositif représenté, ladite zone semicon- ductrice confine à une région d'arrêt de canal et constitue ainsi une jonction pn. Par suite des dopages d'impuretés élevés mutuels, cette jonction pn présente une tension de claquage relativement basse. De plus, cette jonction pn représente une capacité parasite additionnelle dont la valeur augmente avec le dopage dans la région d'arrêt de canal. L'invention vise, entre autres, à fournir un dis- positiP semiconducteur du genre mentionné ci-dessus dans lequel la capacité entre une zone semiconductrice apparte- nant à la deuxième ligne de sélection, et le corps semicon- ducteur qui l'entoure, dans lequel sont réalisées les regions d'arrêt de canal, est aussi faible que possible et dans lequel, de plus, la tension de claquage obtenue entre la zone semiconductrice et le corps semiconducteur qui l'en- toure est aussi élevée que possible. De plus, elle vise à fournir un tel dispositif dans lequel le couplage par capacité entre lesdites lignes de sélection est notablement réduit. L'invention est basée, entre autres, sur l'idée que, vue en plan, une région d'arrêt de canal peut être disposée sensiblement à côté de ladite zone semiconductrice sand qu'il ne se forme, entre cette région d'arrêt de canal et la zone semiconductrice, une jonction pn entre deux régions semiconductrices à dopage élevé. De plus, elle est basée sur l'idée que le coup- lage par capacité entre les deux lignes de sélection peut être réduit notablement par un positionnement favorable de ces lignes, l'une par rapport à l'autre. Un dispositif semiconducteur conforme à l'inven- tion est caractérisé en ce que la zone semiconductrice s'é- tend quasi entièrement au-dessous de la couche isolante épaisse, couche isolante épaisse qui s'étant à l'endroit de la zone conductrice dans le corps semi-conducteur jusqu'à sur une autre profondeur que celle à d'autres endroits de la surface. Il y a lieu de noter que l'application au-dessous de l'oxyde épais de la zone semi-conductrice est connur en soi de IBM Technical Picture, Vol. 15, no. 4, p. 1163. Grâce à cette disposition, le diélectrique entre les deux lignes de sélection présente une épaisseur plusi- eurs fois supérieure (5 à 10 fois) à celle dans le disposi- tif selon le brevet japonais. Ainsi, ledit couplage par capacité est réduit d'un même facteur et le risque d'erreur -4- concernant la sélection, l'enregistrement ou la lecture est notablement réduit. Une forme de réalisation préférentielle conforme à l'invention est caractérisée en ce qu'à l'endroit de la o5 zone semiconductrice,la cuheisolante présente une plus gran- de épaisseur que celle du reste dela couche isolante. Ainsi, on obtient que la capacité entre la zone semiconductrice et le corps semiconducteur qui l'entoure est essentiellement déterminée par la jonction pn entre la zone semiconductrice et le corps semiconducteur à dopage faible. Du fait que le corps semiconducteur présente un dopage faible, la couche de déplétion de la jonction pn sous la tension de blocage s'étend sur une grande distance dans ce corps semiconducteur, ce qui implique que la capa- cité correspondant à cette jonction est faible, alors que la tension de claquage correspondante est augmentée. De plus, il est possible de disposer des régions d'arrêt de canal au dessous de la couche isolante moins épais à côté des zones semiconductrices. A l'endroit de la zone semiconductrice, la couce isoLante épaîsse sètend de préfé&ence dans le corps semiconducteur jusqu'à une profondeur qui est au moins égale à la profondeur-maximale des régions d'arrêt de canal. Il en résulte l'avantage que, vues en plan, la région d'arrêt de canal et la zone semiconductrice peuvent être disposées, l'une à côté de l'autre, sans qu'elles ne se touchent. Ainsi, on empêche la formation d'une jonction pn à capacité élevée sous la tension de blocage et à faible tension de claquage, comme il a été décrit ci-dessus. Le même avantage s'obtient dans une autre forme de réalisation de l'invention, qui est caractérisé en ce qu'à l'extérieur de la région de la zone semiconductrice,b coudce >isoae épisse s'étend dmsle corps semiconducteur jusqu'à une profondeur qui est au moins égale à la profondeur maximale de la jonc- tion pn entre la zone semiconductrice et le corps semicon- ducteur. -5- La description ci-après, en se référant aux dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée. La figure 1 montre une vue en plan d'un dispositif semiconducteur conforme à l'invention. La figure 2 représente une section transversale selon la ligne II-II de la figure 1, alors que les figures 3, 4 et 5 montrent des variantes du dispositif selon la figure 2 et que les figures 6 à 9 montrent le dispositif selon la figure 2 à divers stades de réalisation. Les figures sont représentées schématiquement et non à l'échelle: pour la clarté du dessin, les sections trans- versales, notamment les dimensions dans la direction de l'épaisseur, sont fortement exagérées. D'une façon générale, les zones semiconductrices de même type de conduction sont représentées de façon hachurée dans la même direction; dans les divers exemples de réalisation, les pièces corres- pondantes portent en général les mêmes chiffres de réfé- rence. La figure 1 montre une vue en plan et la figure 2 une section transversale suivant la ligne II-II de la figure 1 d'un dispositif semiconducteur contenant une cellule de mémoire. Le dispositif semiconducteur des figures 1 et 2 comporte un corps semiconducteur en silicium formant un substrat 2. Ce substrat est du type p et présente une résis- tivité de 10 à 100 ohm.centimètre. La surface 3 du substrat 2 est recouverte d'une couche 4 en oxyde de silicium, d'une épaisseur d'environ 0,5 micromètre. Dans cet oxyde épais 4 est ménagée une ouverture 5 à l'endroit d'un élément d'em- magasinage de la cellule de mémoire. Cette cellule de mémoire peut constituer une cellule simple ou faire partie d'un plus grand système de barres croisées, formé d'un pre- mier groupe de lignes de sélection et d'un deuxième groupe de lignes de sélection, des cellules de mémoire étant pré- sentes à l'endroit des croisements du système de barres croisées. -6- Dans l'ouverture 5, la surface 3 est recouverte d'une couche mince 6, 8 en matériau isolant, dans cet exem- ple de l'oxyde de silicium. La partie 8 de cet oxyde mince constituant un diélectrique, une première armature 7 en matériau électro-conducteur et la région sous-jacente 9 du substrat semiconducteur 2 constituent un condensateur d'em- magasinage d'un élément de mémoire. Dans cet exemple, le matériau électroconducteur de la première armature 7 est par exemple en silicium polycristallin présentant une résis- tance par carré de 20 à 30 ohms/. Le contenu de l'élément de mémoire est déterminé par la charge emmagasinée dans ce condensateur. En vue de pou- voir charger ou décharger le condensateur, le dispositif est muni d'une électrode de porte 10 qui est séparée, par la partie 6 de l'oxyde mince, d'une région de canal sous- jacente il dans le substrat 2. Dans cet exemple, l'électro- de de porte 10 fait partie d'une-première ligne de sélec- tion 13 en matériau conducteur, par exemple de l'aluminium. Des tensions électriques appliquées à l'électrode de porte 10 permettent de mettre la région de canal sous-jacente il à l'état conducteur ou non, de sorte que la région 9 est connectée électriquement à une zone semiconductrice 12, qui fait partie d'une deuxième ligne de sélection. Cette zone semiconductrice à dopage élevé 12 est de type n et présente une résistance par carré de 30 ohms/ a. Conformément à l'invention, la zone semiconductrice 12 se trouve quasi entièrement au-dessous de l'oxyde épais 4. Grâce à la grande épaisseur de cette couche de telles cellules, cela implique que le couplage par capa- cité entre les lignes de mot et les lignes de bit du système est pratiquement négligeable. -7 - Dans le présent exemple, ledit couplage par capaci- té entre les lignes de sélection 13 et les zones semicon- ductrices 12 est réduit davantage du fait qu'à l'endroit de la zone semiconductrice 12, l'oxyde 4 présente une plus grande épaisseur (environ 0,8 micromètre) qu'ailleurs. Ainsi, il est en outre possible d'utiliser une région d'ar- rêt de canal pratiquement uniforme 14 sans risque d'effets gênants entre plusieurs cellules de mémoire. En effet, si, à l'endroit de la zone semiconductrice 12, l'oxyde 4 s'é- tend, dans le corps semiconducteur 1, au moins jusqu'à la profondeur maximale de la région d'arrêt de canal 14, la zone semiconductrice 12 est délimitée de tous côtés par le substrat à faible dopage 2. Cela implique que la région d'appauvrissement correspondant à la jonction pn entre la zone semiconductrice 12 et le substrat 2, lorsque la jonc- tion pn 15 fonctionne dans le sens de blocage, s'étend en majeure partie dans le substrat 2. La capacité parasite correspondant à la jonction pn 15 est ainsi faible alors que la capacité parasite de la jonction pn 16, c'est-à-dire la partie de la jonction pn 15 comprise entre la zone semi- conductrice 12 et la région d'arrêt de canal 14 ou bien le substrat semiconducteur, pour autant que celui-ci confine à la surface, est très faible, ce qui implique que la cel- lule de mémoire présente de courtes durées d'enregistrement et de lecture. D'autre part, cette disposition augmente la tension de claquage de la jonction pn 15, 16. Les derniers effets (courtes durées d'enregistrement et de lecture, tension de claquage élevée) s'obtiennent avec, en outre, un plus faible couplage entre la ligne de sélection 13 et la zone semiconductrice 12, dans la réali- sation selon la figure 3, du fait que l'oxyde épais 4 est plus profondément enfoncé à l'endroit de la zone semiconduc- trice 12 dans le corps semiconducteur qu'à d'autres endroits de la surface. Dans cette réalisation, l'oxyde présente une épaisseur pratiquement uniforme. Du reste, les chiffres de -8 - référence ont la même signification que sur la figure 2. Une autre réalisation d'un dispositif semiconduc- teur conforme à l'invention est illustrée sur la figure 4. Dans cet exemple, l'oxyde épais 4 est plus profondément enfoncé dans le corps semiconducteur à l'endroit des ré- gions d'arrêt de canal 14 qu'à l'endroit de la zone semi- conductrice 12. Cet oxyde 4, qui présente également une épaisseur pratiquement uniforme dans cet exemple, s'étend dans le substrat 2 jusqu'à une profondeur au moins égale à la profondeur de la jonction pn 15 entre la zone semicon- ductrice 12 et le substrat 2. Ce dernier effet s'obtient également dans la réali- sation selon la figure 5 o l'oxyde épais 4 est plus épais à l'endroit des régions d'arrêt de canal 14 qu'à l'endroit de la zone semiconductrice 12. Du reste, les chiffres de référence sur les figures 4 et 5 ont la même signification que sur la figure 2. Le dispositif semiconducteur selon les figures 1 et 2 peut être réalisé de la façon suivante. On part d'un corps semiconducteur 1 comportant un substrat de type p, à orientation 100, à résistivité de 10 à 100 ohm.centimètre. Sur la surface 3 du substrat 2 est ensuite appliquée une couche double 17, 18 constituée par une couche 17 en oxyde de silicium, d'une épaisseur d'environ 40 nanomètres, et d'une couche 18 en nitrure de silicium, d'une épaisseur d'environ 75 nanomètres. Dans cette couche double 17, 18 est formée, par voie photolithographique, une configuration permettant de définir les zones semiconductrices 12. Dans cet exemple, ces zones semiconductrices 12 constituent les lignes de bit d'une matrice de mémoire. A cet effet, des ouvertures 19 sont ménagées dans la couche double 17, 18. Ces ouvertures en forme de ligne présentent une largeur de 2 à 3 micromètres. Les zones semiconductrices 12 sont for- mées par l'intermédiaire de ces ouvertures dans le substrat 2 par implantation d'arsenic avec une concentration de 5.1015 ions arsenic/cm2 et à l'énergie de 100 keV. Il en résulte une résistance par carré d'environ 30 ohms/= pour les zones semiconductrices 12 (figure 6). Ensuite, une couche en oxyde de silicium 20 d'une épaisseur d'environ 0,3 micromètre est formée par oxydation locale à l'endroit de l'ouverture 19. Lors de cette oxyda- tion, les atomes donneurs (arsenic) sont repoussés par l'oxyde en formation dans le substrat 2 et il se forme, vers le bord de l'oxyde 20, le long de ce qu'on nomme bec d'oiseau, un dopage d'atomes d'arsenic dont l'épaisseur aussi bien que la concentration décroissent. En vue de définir les régions actives sur la surface semiconductrice 3, on y applique une couche 21 en photorésist qui est en- suite transformée en une configuration par voie photolitho- graphique. Afin d'obtenir une bonne séparation électrique entre les éléments de mémoire, on forme ensuite l'arrêt de canal par implantation d'ions accepteurs (du bore) avec une concentration de 1013 ions bore/cm2 à l'énergie de 30 keV, le même photorésist 21 servant de masque pendant ce traite- ment. La région d'arrêt de canal 14 se forme. Pour obtenir une capacité faible et une tension de claquage élevée pour, notamment, la jonction pn 16, c'est-à-dire la partie de la jonction pn 15 comprise entre la zone semiconductrice 12 et le substrat 2, qui confine, de façon directe, à la surface 3, cette implantation peut être effectuée au besoin dans une direction plus ou moins oblique (suivant la flèche 22' et non suivant la flèche 22). De ce fait, entre la zone semiconductrice 12 et la région d'arrêt de canal 14, une partie du substrat à faible dopage peut s'étendre jusqu'à la surface 3, par exemple sur une largeur de 0,1 micromètre. Cette distance peut être notablement plus petite que dans le cas o l'on n'utilise que des méthodes photolithographi- ques (figure 7). Ensuite, on enlève d'abord la partie du nitrure 18 non recouverte par la couche de photorésist 21. Après enlé- -10- vement de la couche de photorésist 21, la surface découver- te est localement oxydée jusqu'à une épaisseur d'environ 0,5 micromètre, la partie restante de la couche double 17, 18 servant de masque. A l'endroit de la zone semiconductri- ce 12, l'oxyde 4 acquiert une épaisseur d'environ 0,8 micro- mètre. Puis, la couche double subsistante 17,18 est enlevée dans l'ouverture 5. Ensuite, la surface 3 dans l'ouverture de l'oxyde épais 4 est munie d'une pellicule d'oxyde pro- pre mince (environ 50 nanomètres). Au besoin, une implan- tation de bore peut être effectuée à l'aide de l'oxyde 4 servant de masque pour régler rigoureusement la tension de seuil déterminant la conduction de la zone de canal 11. De plus, à ce stade, des fenêtres peuvent être formées dans l'oxyde pour des contacts à d'autres endroits sur le corps semiconducteur. Puis, toute la surface est munie d'une cou- che en silicium polycristallin 7 présentant une résistance par carré de 20 à 30 ohms/o qui est ensuite transformée en une configuration par voie photolithographique (figure 8). L'ensemble est ensuite porté dans une ambiance oxy- dante, par exemple dans une atmosphère de vapeur d'eau. Il se forme une couche d'oxyde 23 qui protège le silicium poly- cristallin 7 cependant que, simultanément, l'oxyde 6 à l'en- droit de la région de canal Il acquiert une épaisseur légè- rement supérieure (figure 9). La vitesse de croissance de l'oxyde 23 est à peu près 4 fois plus élevée que celle de l'oxyde 6, ce qui permet d'obtenir un bon isolement entre la plaque conductrice 7 et la ligne de sélection 13 qui sera formée ultérieurement, alors que l'oxyde 6 reste suffisam- ment mince pour assurer une bonne commande à l'aide de l'é- lectrode de porte 10. Entre ces deux dernières étapes, la cellule de mémoi- re peut, au besoin, être protégée temporairement si, par exemple pour les transistors de la logique périphérique, il faut effectuer des implantations pour des régions de traite- ment des entrées/sorties. Après application des fenêtres de -11- contact nécessaires pour ces logiques périphériques, l'en- semble est recouvert d'une couche d'aluminium contenant 1% de silicium pour une configuration de cablage. Ensuite, en même temps que d'autres lignes, les lignes de sélection 13, dans cet exemple des lignes de mot contenant également l'é- lectrode de porte 10, sont définies par voie photolithogra- phique. On a alors obtenu le dispositif semiconducteur selon les figures 1, 2. Après définition de l'ouverture 19 sur la figure 6, il est possible de ménager, par décapage, dans le substrat une rainure d'une profondeur d'environ 0,2 micromètre. Eventuellement, la première étape d'oxydation permettant d'obtenir l'oxyde 20 peut être omise de façon qu'il se for- me la configuration selon la figure 3. Pour obtenir les dispositifs semiconducteurs selon les figures 4 et 5, on peut former d'abord, par exemple, les régions d'arrêt de canal 14 à l'aide d'ouvertures ména- gées dans la couche double 17,18. Ici aussi, il est possi- ble de former d'abord par décapage un enfoncement à l'en- droit de ces régions d'arrêt de canal 14, enfoncement dans lequel sont ensuite définies les régions d'arrêt de canal, après quoi la couche double est enlevée par voie photolitho- graphique à l'endroit des zones semiconductrices à former 12 et, après définition desdites zones semiconductrices 12, une couche épaisse 4 en oxyde est formée par oxydation locale (figure 4), ou bien une oxydation locale est effec- tuée d'abord à l'endroit des régions d'arrêt de canal 14 et, ensuite, après définition des zones semiconductrices 12, l'oxyde épais 4 est achevé (figure 5). Dans tous les exem- ples représentés, la distance comprise entre la région d'ar- rêt de canal 14 et la zone semiconductrice 12, vues en plan, est inférieure à 0,5 micromètre et en général inférieure à 0,1 micromètre, tandis qu'on assure néanmoins une capacité faible de la jonction pn 15 entre la zone semiconductrice 12 et le substrat 2, et de la jonction 16 entre la zone semi- -12- conductrice 12 et la région d'arrêt de canal 14 ou une par- tie interjacente du substrat. Evidemment, l'invention n'est pas limitée aux exem- ples décrits ci-dessus. C'est ainsi que, dans le corps semiconducteur, les types de conduction peuvent être inver- sés (simultanément). De plus, la cellule de mémoire peut être réalisée dans une couche épitaxiale appliquée sur un substrat. Egalement, dans la région partielle du corps semiconducteur constituant la deuxième armature du conden- sateur peut être effectuée une implantation d'arsenic, par exemple simultanément avec la formation des régions de traitement des entrées/sorties dans les logiques périphéri- ques. La couche d'arsenic ainsi formée constitue alors la deuxième armature du condensateur. Egalement, les couches 7 en silicium polycristallin constituant une première arma- ture des divers condensateurs peuvent être connectés à une tension de référence, par exemple la terre. De plus, diverses variantes sont possibles dans la méthode de réalisation. C'est ainsi que l'oxyde épais n'est pas nécessairement appliqué par oxydation locale; il est ainsi possible d'appliquer une couche épaisse d'oxyde sur toute la surface (dans laquelle sont déjà réalisées les zones semiconductrices 12 et, éventuellement, les régions d'arrêt de canal 14). Dans cette couche 4 en oxyde épais peuvent être ménagées, par exemple par décapage ionique réactif, des ouvertures 5 découvrant la surface 3 pour la réalisation de la cellule de mémoire proprement dite. REV\ENDICATIONS: 1. Dispositif semiconducteur contenant au moins une cellule de mémoire comportant un corps semiconducteur pos- sédant une région superficielle d'un premier type de con- duction qui est recouverte d'une couche isolante épaisse (4) dans laquelle est ménagée au moins une ouverture (5) à l'endroit d'un élément d'emmagasinage de la cellule de mé- moire, élément d'emmagasinage qui comprend un condensateur présentant une première armature (7) en matériau électro- conducteur et une deuxième armature constituée d'une partie (9) du corps semiconducteur séparée par un diélectrique (8) de la première armature (7) et reliée par l'intermédiaire d'une région de canal (11) commandée par une électrode de porte (1o) à une zone semiconductrice (12) d'un deuxième type de conduction qui est opposé au premier type de con- duction, l'électrode de porte (lo) étant connectée à une première ligne de sélection (13) de la cellule de mémoire en matériau conducteur, ligne de sélection (13) qui passe au-dessus d'une deuxième ligne de sélection de la cellule de mémoire, constituée d'une zone semiconductrice (12), caractérisé en ce que la zone semiconductrice (12) s'étant quasi entièrement au-dessous de la couche isolante épaisse qui d'étant à l'endroit de la zone semi-conductrice jusqu'à une autre profondeur dans le corps semi-conducteur qu'à d'autres endroits de la surface. 2. Dispositif semiconducteur selon la revendication 1, caractérisé en ce qu'à l'endroit de la zone semiconduc- trice (12) la couche isolante épaisse (4) présente une épaisseur supérieure à celle du reste de la couche isolante épaisse. 3. Dispositif semiconducteur selon l'une des reven- dications 1 ou 2, comportant des régions d'arrêt de canal (14) disposées entre plusieurs cellules de mémoire au-des- sous de la couche isolante épaisse (4), caractérisé en ce qu'à l'endroit des zones semiconductrices (12), la couche isolante épaisse (4) s'étend, dans le corps semiconducteur, jusqu'à une profondeur au moins égale à la profondeur maxi- male des régions d'arrêt de canal (4). 4. Dispositif semiconducteur selon la revendication 1 comportant des régions d'arrêt de canal (14) appliquées entre plusieurs cellules de mémoire au-dessous de l'oxyde épais (4), caractérisé en ce qu'à l'extérieur de la région de la zone semiconductrice (12), la couche isolante épaisse (4) s'étend, dans le corps semiconducteur, jusqu'à une profondeur au moins égale à la profondeur maximale de la jonction pn (15) entre la zone semiconductrice (12) et le corps semiconducteur. 5. Dispositif semiconducteur selon l'une des reven- dications 3 ou 4, caractérisé en ce que, vu en plan, la distance maxima comprise entre la zone semiconductrice (12) et la région d'arrêt de canal (14) est d'au maximum 0,5 micromètre. 6. Dispositif semiconducteur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que la zone semiconductrice (12) fait partie d'une ligne de sélection enterrée commune à plusieurs cellules de mémoire. 7. Dispositif semiconducteur selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la première armature (7) en matériau conducteur du condensateur contient *du silicium polycristallin. 8. Dispositif semiconducteur selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la première ligne de sélection (13) appartient à un premier groupe de lignes qui constituent un système de barres croisées, en association avec un deuxième groupe de lignes auquel appar- tient la deuxième ligne de sélection, et en ce que les cel- lules de mémoire se trouvent à l'endroit des croisements du système de barres croisées.