2S477 1 2065604 La présente invention concerne un dispositif de protection contre les surcharges, et plus particulièrement un dispositif de ce genre utilisé pour empêcher un courant excessif de traverser un étage d'attaque de ligne à émetteur asservi. De plus, l'invention 5 concerne une technique de protection à deux niveaux, dans laquelle un étage de protection est d'abord préparé alors que l'étage d'attaque à protéger est déjà parcouru par un courant, et qui ensuite, au second niveau, provoque le blocage de l'étage d'attaque par la lecture d'un état de faute, le courant excessif dû. à la faute pas-10 sant par l'étage de protection. Un grand nombre de dispositifs de protection ont déjà été proposés, dont certains spécifiquement destinés à la protection d'étages d'attaque de ligne de systèmes logiques. Entre autres particularités, ils utilisent des circuits intégrés qui bloquent 15 un étage d'attaque à émetteur asservi lorsqu1 il se présente un état de faute ou de surcharge. Les dispositifs de protection de types connus mentionnés ci-dessus présentent plusieurs inconvénients. Premièrement, ils ont tendance à être complexes. Deuxièmement, ils ne répondent pas à 20 plusieurs situations qui, après une analyse soigneuse, s'avèrent d'une importance, capitale dans une protection sûre et efficace contre les surcharges. Les dispositifs connus ont en particulier été incapables de séparer efficacement la préparation de la protection et la fonction 25 protection proprement dite. Plus précisément, on n'avait pas proposé de dispositif simple et efficace permettant de ne valider le circuit de protection qu'après que les conditions logiques correctes sont apparues, mais avant que la faute réelle ne se soit produite. de Un autre inconvénient des systèmes / protection connus est 30 qu'en certaines occasions, ils délivrent du courant au circuit de charge alors que la logique du système montre que ce courant ne doit pas être délivré. Par conséquent, la présente invention concerne un dispositif de protection pour étage d'attaque de ligne qui, de manière efficace 35 et effective, tient compte de tous les états possibles des trois variables du circuit, à savoir : l'état du signal logique d'entrée, l'état de l'étage d'attaque et la présence de faute. Suivant une particularité essentielle du dispositif de 70 25477 2 2065604 protection contre les surcharges pour étage d'attaque à émetteur asservi selon l'invention, la sortie d'un étage de sortie de protection est couplée avec la sortie de l'émetteur asservi, ledit étage de sortie ayant un circuit de commande couplé avec l'entrée 5 dudit émetteur asservi et ayant un circuit d'entrée agéncé pour recevoir un signal .de polarisation et de validation, un dispositif de polarisation et de validation étant destiné-à recevoir un signal d'entrée et/délivrer un signal de validation ayant un niveau de polarisation prédéterminé et un dispositif de "blocage du circuit 10 d'entrée dudit émetteur asservi .étant commandé par ledit dispositif de polarisation et de validation, ledit dispositif de polarisation et de validation comprenant les circuits pour établir ledit niveau de polarisation prédéterminé et pour autoriser ledit étage de sortie de protection à ne laisser passer le courant que lorsque ledit éta.ge 15 d'attaque est passant en réponse à.un signal d'entrée ayant le . niveau "1" et qu'un état .de surcharge est détecté par ledit circuit de sortie de protection qui. provoque une chute de la tension à la sortie dudit étage d'attaque au-dessous dudit niveau de polarisation prédéterminé. 20 D'autres, caractéristiques, et avantages de l'invention ressor- tiront de la description qui va suivre faite en regard du dessin. annexé illustrant un mode de réalisation dpnné à titre explicatif et-non limitatif. : Sur ce dessin : - - - La figure 1 est le diagramme général d'un dispositif de 25 protection d'étage d'attaque de ligne selon l'invention ; - la figure ta est un diagramme. logique ou "table de vérité" montrant les différents états d'un signal logique d'entrée "I", la . présence de faute "F", l'état de l'étage d'attaque "D", la situation résultante permettant la protection de l'étage de sortie "E" 30 et la situation du signal de commande de protection "P" ; - la figure 2 est le schéma d'une réalisation selon l'invention ; - la figure 2^ est le schéma d'une variante du circuit 220 représenté dans la figure 2 ; 35 - la figure 2b est un. schéma montrant une variante sous, la forme de circuit intégré-pour,les diodes utilisées dans les réalisations selon l'invention ; et - la figure 2q. montre une forme de transistor en circuit 70 25477 3 2065604 intégré convenant pour la capacité C 211. Sur la figure 1, un signal entrant désigné par I' est appliqué au dispositif de découplage 100 qui délivre un signal de sortie I correspondant au complément logique du signal I'. le dispo-5 sitif de découplage 100 comporte en plus un circuit non inverseur qui délivre un signal la', correspondant directement à I' qui polarise un dispositif de validation ou d'autorisation 200. Le dispositif d'autorisation 200 délivre un signal de sortie E qui sera défini plus précisément ci-après. Le signal E est appliqué à 10 l'étage de protection de sortie 400 qui délivre un signal de commai>-de P appliqué à l'entrée de l'étage d'attaque de ligne 300 recevant également le signal I. Le circuit de sortie dé lrétage 400 est relié à la sortie de l'étage d'attaque 300 où le signal sortant D correspond à l'état de l'étage d'attaque ainsi que décrit plus 15 loin. La ligne aboutit à une charge 500 qui peut appartenir à différents types de dispositifs d'utilisation ne faisant pas l'objet de la présente invention. Un trait pointillé, affecté du symbole F représente un cas possible de faute sur la ligne. La signification des signaux I, F, D, E et P ainsi que leurs relations mutuelles 20 seront examinées en se reportant aux figures 1 et 1a. Huit états possibles de fonctionnement peuvent exister selon la valeur du signal I, de l'état F, et la valeur du signal D. En commençant par la ligne (1) de la Figure 1_a, on remarque que si tous les signaux sont à "0", le système est dans un état tel que le 25 signal sortant I a "la valeur "0" de sorte qu'aucun courant ne traverse la charge 500. On a supposé que dans ce cas il n'y avait pas de faute, niais, s'il en était autrement comme dans le cas (3), aucune action ne serait nécessaire. Par conséquent, hormis la faute, les cas (1) et (3) sont les mêmes. Dans le cas (2) seul le 30 signal D sortant de l'étage d'attaque est supposé avoir la valeur "1". Ce cas ne peut exister car, par définition, l'étage d'attaque ne peut pas être passant quand le signal d'entrée I = 0. En (4) est Représenté un cas similaire impossible dans lequel l'état de faute/et- l'étage d'attaque sont à "1". Puisque les cas (2) et (4) 35 ne peuvent se produire, aucune valeur n'est donnée pour E et P. Le cas (5) représente une situation dont beaucoup de systèmes de protection ne tiennent pas compte correctement quand le signal d'entrée est "1" mais que le signal d'attaque D est encore "0". 70 25477 4 2065604 Si le circuit de protection était ouvert dans cette situation, le courant serait fourni par l'étage de sortie de protection qui empêcherait le fonctionnement propre de l'étage d'attaque de ligne. Par conséquent, le cas (5) est une situation importante à considérer 5 dans le cadre du conditionnement de la présente invention. Dans le cas (6) l'étage d'attaque et le signal d'entrée sont à "1", le circuit de protection 400 peut être-ouvert mais aucune protection n'est encore nécessaire puisqu1aucune faute P n'est présente. Dans le cas (7) nous trouvons là situation du cas (5) où. 10 le signal logique d'entrée est "1" mais l'étage d'attaque n'est pas "1". Il y a lieu de prendre des précautions dans les cas (5) et (7) pour empêcher l'ouverture du dispositif de protection. Il faut noter que puisque l'étage d'attaque n'est pas passant dans ce cas, aucune protection n'est vraiment nécessaire. Le cas (8) représente la 15 seule situation où une protection est réellement nécessaire. Ici l'étage d'attaque a déjà répondu au signal "1M d'entrée et une faute est apparue. Par conséquent, le dispositif d'autorisation 200 délivre un signal E de niveau convenable et l'étage de sortie de protection 400 bloque l'étage d'attaque 300 et dérive le courant 20 de faute excessif en dehors de l'étage d'attaque. On se reporte maintenant à la figure 2 qui montre un transistor T 101 dont le collecteur délivre un signal de sortie I inversé correspondant au complément du signal d'entrée I'. Une résistance de charge R 101 relie le collecteur de T 101 à une tension d'ali-25 mentation convenable représentée par +V. L'émetteur du transistor T 101 est relié à une résistance R 103 donnant un signal de sortie la1 en phase avec le signal d'entrée I'. Le signal I est appliqué T 301 dans le circuit 300 à un premier transistor/ayant une résistance de collecteur R 301 relié au +Y et une résistance d'émetteur R 303 30 qui est à la masse. L'émetteur du transistor T 301 est relié à la base d'un deuxième transistor T 302 dont la résistance de collecteur R 302 est également au +V. Le transistor T 302 constitue l'étage de sortie à émetteur asservi qui attaque la ligne, et par conséquent, l'émetteur de ce transistor délivre le signal de sortie 35 D. La charge 500 est montrée comme comportant une résistance R 501 qui représenté une charge résistive typique. Dans le circuit de protection 400 un transistor T 401 est représenté avec son émetteur connecté à l'émetteur de ï 302. 70 25477 5 2065604 Le circuit 400 comprend également une diode D 401 dont la cathode est reliée au collecteur du transistor T 401 et l'anode à la base de T 301. La base de T 401 reçoit le signal E représentant la fonction de validation ou d'autorisation mentionnée précédemment. Le 5 signal E est délivré par le circuit 200 au moyen d'un circuit qui y est référencé par 220 dont une forme spécifique est représentée dans la figure 2 et "dont la figure 2a représente une variante. Le signal I' traversant le transistor ï 101 est appliqué à un circuit 210 constituant une partie du dispositif 200. Précisé-10 ment, un transistor T 211 reçoit le signal I' sur sa base. L'émetteur de T 211 est relié à la masse et le collecteur de T 211 est connecté à la masse à travers un condensateur C 211. La figure 2c montre une forme en circuit intégré du condensateur C 211. Le collecteur de T 211 attaque également l'entrée du circuit 220 qui, 15 dans le cas de la figure 2 est représenté comme comportant un transistor T 221 dont le collecteur est relié à la tension +V à travers une résistance R 221 et l'émetteur est relié à la masse à travers une résistance R 223, L'émetteur de T 221 délivre le signal E qui est appliqué au circuit 400. 20 La base du transistor T 221 est reliée à la masse à travers une résistance R 225 et à la cathode d'une diode D 221 dont l'anode est reliée à la tension + V à travers la résistance R 227. Le fonctionnement du circuit de la figure 2 doit être examiné en se reportant à nouveau à la figuré 1a. Lorsque le signal I est 25 "0" correspondant àu niveau complémentaire !'1" du signal entrant I' appliqué à la base du transistor T 101, ce dernier devient passant. Cela signifie que le niveau "0" du signal I est voisin du potentiel de la masse et par conséquent bloque le transistor T 301 du circuit 300. Ceci entraîne le blocage du transistor T 302 de sorte 30 qu'aucun courant ne traverse la charge 500 et le système est dans l'état (1) de là figure 1a. Quand le signal I est "0", le signal I' est "1" parce que l'état passant du transistor T 101 fait que la tension aux bornes de la résistance R 103 augmente. Cette augmentation dé tension est 35 reportée à son tour sur le transistor T 211 et après un> délai qui sera expliqué plus loin, la tension à la base du transistor T 221 diminue,. En conséquence, ce transistor T 221 se bloque, le signal E est supprimé au transistor T 401 du circuit de protection 400 70 25477 6 2065604 qui ne peut donc pas être rendu passant par l'apparition d'une faute. Ceci correspond à l'état (3) de la figure 1a. Les deux autres états (2) et (4) de la figure 1a ont été précédemment indiqués comme impossibles puisqu'ils impliquent que le 5 signal d'attaque D est- "1" même si le signal d'entrée/ë st "0". Les séries d'états suivants qu'il y a lieu de considérer d'après la figure 2 sont les états (5) à (8) de la figure 1 a. Dans ce cas le signal I est supposé à "1" ou niveau haut. Cela signifie que le signal I1- doit "représenter le-niveau logique "0". Si le 10 signal I atteint un niveau positif relativement élevé au collecteur du transistor ï 101, il rend passant le transistor T 301 qui à son T tour rend passant le -transistor/302 ce qui entraîne que le signal d'attaque D est dans l'état "1". • Quand un signal I est appliqué à la base de T 301, un signal 15 la' est appliqué à la base .du transistor T 211. C'est à ce moment que l'effet du condensateur C 211 prend de l'importance. Le temps nécessaire pour charger le condensateur C 211 au niveau haut en réponse au blocage du transistor T 211 retarde la commande de déblocage du transistor T 221. Par conséquent, le signal d'autorisation 20 E qui en résulte, ne peut pas apparaître-avant que le signal D soit "1". Ceci évite donc dans lé cas (5) la validation ou l'autorisation du signal E avant que le signal D soit "1". Il est important d'examiner à ce moment comment la valeur "1" ou niveau d'autorisation du signal E doit être choisie. Le but de 25 cet état "1" du signal E est de ne polariser le transistor T 401 que dans le cas de lecture de présence de faute. C'est-à-dire que le potentiel E au niveau "1" n'est pas suffisant pour débloquer le transistor T 401 à moins qu'un état de faute sé soit produit ayant abaissé le niveau de tension à l'émetteur de T 302 au-dessous du 30 niveau dangereux. Par conséquent, du point de vue logique, le transistor T 401 n'est pas conducteur à moins que, premièrement le signal D soit à "1" et, deuxièmement, il y ait faute. Si cela se produit, le système se trouve dans le cas (8) de 35 la figure 1a. Ce n'est que dans ce cas que le signal d'autorisation E est à n1"^et que le circuit de protection 400 intervient. Quand, de cette manière," le circuit de protection 400 intervient, le transistor T 401 est conducteur et son collecteur passe 70 25477 7 2065604 à un niveau qui est légèrement plus élevé que le niveau de la faute. Cette position est considérée correspondre à l'état "1" du signal P apparaissant au collecteur de T 401. Les résistances R 301 et R 303 sont déterminées de façon à ce que le transistor T 301 5 soit bloqué quand le signal P est "1". Après que T 301 a été bloqué de cette manière, T 302 est aussi bloqué et arrête le passage du courant dans la ligne. Le transistor T 401 ne peut pas être surchargé, car il reçoit son courant collecteur à travers la résistance R 101 choisie suffi-10 samment grande pour pourvoir à cette protection nécessaire. Du point de vue logique, la fonction du circuit de la figure 2 est simplement de n'autoriser le circuit de protection qu'après que l'étage d'attaque de ligne est passant et de ne provoquer cette opération de protection du circuit 400 qu'après l'apparition de 15 1'état de faute. Une variante de circuit pouvant remplacer le circuit 220 de la figure 2 est représenté par la figure 2a. Dans ce cas, le signal d'autorisation est extrait d'un réseau qui comporte une résistance R 229 amenant la tension + Y à l'anode d'une diode D 222 dont la 20 cathode est reliée à l'anode d'une diode D 223. La cathode de la diode D 223 délivre le signal E et est connectée à l'anode de la diode D 224 dont la cathode est reliée à l'anode de la diode D 225. La cathode de la diode D 225 est reliée à l'anode de la diode D 226 dont la cathode est connectée à la masse. La fonction de cette va-25 riante de circuit est simplement de transformer le,signal pris au y collecteur du transistor T 211 en un signal à deux états où E est à .peu près au niveau de la masse quand le transistor T 211 est àn1 " tandis que E passe au niveau de polarisation défini ci-dessus lorsque le transistor 211 est à "0". 30 Bien que les diodes aient été représentées dans leur forme classique, elles peuvent, dans la technique actuelle des circuits intégrés, apparaître sous la forme représentée par la figure 2b. Dans ce cas, un simple élément de diode est obtenu en reliant ensemble la base et le collecteur. Le condensateur C 211 est représenté 35 dans la figure 2c dans sa forme de circuit intégré où le collecteur et l'émetteur sont connectés ensemble et la base est reliée à la masse. La capacité résulte des jonctions de manière bien connue. On pourrait souhaiter une liaison plus directe entre le 70 25477 s 2065604 signal D et le signal E évitant l'utilisation d'un retard tel que le condensateur C 211. Dans ce cas on peut coupler le collecteur du transistor T 302 à la base du transistor T 211, supprimant toutes les autres connexions représentées dans la figure 2. Ce 5 couplage peut s'effectuer par un circuit à chute de tension tel que séries de diodes de sorte que lorsque le transistor T 302 est passant et abaisse la tension à son collecteur- à un niveau bas, la tension est insuffisante pour débloquer le transistor T 211. Ceci entraîne le déblocage du transistor T 401. Puisque le collecteur du 10 transistor T 302 ne peut atteindre cette position de tension réduite après que l'état passant soit établi, la relation voulue entre D et E est obtenue pour cette condition. Quand le signal D est dans l'état "0", la tension au collecteur de T 302 prend un niveau correspondant à + V qui est alors suffisant pour débloquer le transis-15 tor T 211 et ainsi interdire le signal. En résumé, les liaisons et circuits sont automatiquement en accord avec la définition logique ci-après pour le courant circulant dans l'étage' d'attaque dans l'éventualité d'un état de faute représenté pas l'état "un" de la condition "P" : I F D E P (1} -0 0 0 0 0 (2) 0 0 1 (3) 0 1 0 0 0 (4) 0 11 (5) 1 0 0 0 0 (6) 1 0 1 10 (7) 11 0 0 0 (8) 1 11 11 Il va de soi que la présente invention n'a été décrite et 30 représentée qu'à titre explicatif, mais nullement limitatif, et qu'elle est susceptible de diverses variantes sans sortir de son cadre. 20 25 70 25477 9 2065604 REVENDICATIONS 1. Dispositif de protection contre les surcharges, destiné à un étage d'attaque de ligne à émetteur asservi, caractérisé en ce qu'il comporte un étage de sortie de protection ayant sa sortie 5 couplée à la sortie de l'étage d'attaque à émetteur asservi, ledit étage de sortie ayant un circuit de commande couplé à l'entrée dudit émetteur asservi et ayant un circuit d'entrée agencé pour recevoir un signal de polarisation et de validation ou d'autorisation, un dispositif de polarisation et validation pour recevoir un signal 10 d'entrée et produire un signal d'autorisation ayant un niveau de polarisation prédéterminé, et un dispositif de blocage du circuit d'entrée dudit étage d'attaque à émetteur asservi par ledit dispositif de polarisation et de validation qui comporte les circuits pour l'établissement dudit niveau prédéterminé de polarisation et 15 pour autoriser ledit étage de sortie de protection à n'être passant que si ledit étage d'attaque est passant en réponse à un signal ayant le niveau logique "un" et quand un état de surcharge est constaté par ledit circuit de sortie de protection qui provoque la-chute de la tension à la sortie dudit étage d'attaque, cette tension ■ 20 descendant au-dessous dudit niveau de polarisation prédéterminé. 2. Dispositif de protection contre les surcharges, destiné à un système logique d'attaque dans lequel le niveau "un" d'un signal d'entrée est utilisé pour rendre passant un étage d'attaque à émetteur asservi pour faire circuler un courant dans une charge, et le 25 niveau "zéro" du signal d'entrée est utilisé pour bloquer ledit étage d'attaque, ledit dispositif bloquant le passage du courant dans ledit étage d'attaque seulement après que le courant a traversé ledit étage d'attaque et que la tension aux bornes de ladite charge tombe au-dessous d'un niveau de faute prédéterminé, caractérisé en 30 ce qu'.il comporte un premier dispositif pour recevoir ledit signal d'entrée et produire un signal de polarisation et de validation ou autorisation ayant un niveau d'autorisation quand ledit signal d'entrée est "un", et un niveau d'interdiction quand ledit signal d'entrée.est "zéro", et un second dispositif ayant un circuit d'en-35 trée pour recevoir ledit signal de polarisation et de validation ou autorisation, un circuit de sortie couplé avec ladite charge et un circuit de commande couplé audit étage d'attaque de ligne, le niveau d'autorisation du signal de polarisation et d'autorisation 70 25477 10 2065604 étant déterminé pour dépasser ledit niveau de faute d'une quantité suffisante pour polariser davantage ledit second dispositif en présence d'une faute, et ledit circuit de commande intervenant pour bloquer ledit étage d'attaque de ligne. 5 3. Etage d'attaque de ligne caractérisé en ce qu'il com porte un étage de sortie présentant un circuit de basse impédance pour un courant circulant dans une charge en réponse à 1'état "un" dudit signal logique, un dispositif de validation pu d'autorisation comprenant les circuits pour fournir un signal d'autorisation ayant 10 un niveau de polarisation prédéterminé toutes les fois que ledit étage de sortie délivre du courant à ladite charge, et un dispositif de protection réagissant audit signal d'autorisation pour déri-. ver un courant excessif hors dudit étage de sortie à l'apparition d'une faute qui abaisse la tension aux bornes de ladite charge aus 15 dessous dudit niveau de polarisation prédéterminé. 4. Etage d'attaque caractérisé en ce qu'il comporte un premier transistor ayant un premier émetteur couplé à la charge, un deuxième transistor ayant son émetteur couplé à ladite charge et un dispositif de protection fonctionnant toutes les fois qu'un courant 20 est délivré par ledit premier émetteur à ladite charge, pour établir une polarisation dudit deuxième transistor telle que l'apparition d'une faute, qui abaisse la tension de sortie audit premier émetteur au-dessous de ladite polarisation, provoque le déblocage dudit second transistor et le déblocage dudit premier transistor. 25 5. Etage d'attaque selon la revendication 4, .caractérisé en ce que ledit dispositif de protection comporte un premier circuit réagissant à un signal d'entrée "un" pour développer un signal préliminaire de polarisation, et un second circuit réagissant audit signal préliminaire de polarisation pour produire ladite polarisa-30 tion après un délai prédéterminé suffisant pour être sir que ce courant est d'abord fourni à ladite charge. 6. Etage d'attaque selon la revendication 4, caractérisé en cè que ledit dispositif de protection comprend un couplage direct entre ledit premier transistor et un troisième transistor tel que 35 toutes les fois qu'un courant est délivré par ledit premier transistor, ledit troisième transistor délivre un signal représentant la dite polarisation. 7. Etage d'attaque selon la revendication 5, caractérisé en ce 70 25477 n 2065604 que ledit dispositif de protection comporte un circuit de polarisation et d'autorisation pour produire un signal E ayant un niveau d'interdiction quand ledit premier transistor est bloqué et ayant un niveau d'autorisation quand ledit premier transistor est passant. 5 8. Etage d'attaque selon la revendication 7, caractérisé en ce que ledit circuit de polarisation et d'autorisation comporte au moins une diode ou un équivalent, et un transistor. 9. Etage d'attaque selon la revendication 7, caractérisé en ce que le circuit de polarisation et d'autorisation ne comporte que 10 des diodes ou des équivalents en transistors. 10. Etage d'attaque logique destiné à délivrer un courant à une charge en réponse à un signal d'entrée I, la condition de présence de courant dudit étage étant représentée par un signal D, ledit étage d'attaque étant caractérisé en ce qu'il comporte un 15 dispositif d'isolement pour recevoir un signal d'entrée I' et délivrer un signal de sortie I, un dispositif de polarisation et d'autorisation pour recevoir un signal correspondant au signal I' et produire un signal E d'autorisation ou d'interdiction, un étage de protection pour recevoir le signal E et délivrer un signal P de 20 commande de protection, ledit étage de protection ayant un circuit de sortie couplé au circuit de sortie dudit étage d'attaque, et un dispositif de détection d'état de faute représenté par F, les liaisons et circuits dans chacun des dispositifs mentionnés ci-dessus étant automatiquement en accord avec la définition logique ci-après 25 pour le blocage du courant circulant dans !■'étage ^d'attaque dans l'éventualité d'un état de faute représenté par l'état "un" de la . condition "F" : I F D E P (1) 0 0 0 0 O 30 (2) 0 0 1 (3) 0 1 0 0 0 (4) 0 1 1 ' (5) 1 0 0 0 0 (6) 1 0 1 1 0 35 (7) 1 1 0 0 0 (8) 1 1 t 1 1