24C4599 La présente invention concerne de façon générale la tomographie par émission de positons et, en particulier,des dispositifs qui utilisent un réseau de détecteurs à scintillation pour détecter le rayonnement d'annihilation produit par désinté- gration de positons et qui utilisent cette information afin de reconstituer une image de la distribution des isotopes d'émission de positons dans un corps. La tomographie par émission de positons constitue une technique de mesure de la concentration d'un isotope émettant des positons à travers un plan de section d'un corps. L'isotope est normalement utilisé pour marquer une substance qui circule avec le sang et qui peut être absorbée dans certains tissus. La technique permet de déterminer la concentration présente dans la tranche si le dispositif est convenablement étalonné. Certains isotopes se désintègrent en émettant une particule chargée positivement de même masse que l'électron (posi- ton)et le neutrino du noyau. Selon ce processusun des protons du noyau devient un neutron,de sorte que son numéro atomique diminue tandis que son poids atomique reste constant. Ce positon est éjecté avec une énergie cinétique pouvant atteindre 2 MeV selon l'isotope considéré et perd cette énergie par des collisions pendant qu'il traverse un espace de quelques millimètres dans l'eau. Quand il a atteint un certain niveau d'énergie thermique,il interagit avec un électron et ils s'annihilent mutuellement. La masse restante dJesu particules est transformée en 2 rayons gamma de 511 keV qui sont émis à 180 , en considérant les coordonnées du "centre de masse" des particules originelles. Les 2 rayons gamma peuvent être détectés par des dispositifs appropriés. Si ces dispositifs mesurent l'énergie des rayons gamma à 511 keV et enregistrent cette énergie presque simultanément,on peut supposer que l'origine du rayonnement est sur une ligne droite entre les 2 détecteurs. Plusieurs détecteurs peuvent être utilisés dans un agencement de manière à pouvoir obtenir des images d'un grand nombre d'évènements en coïncidence pendant le même intervalle de temps. Les informations données par ces détecteurs sont traitées ensuite par un ordinateur en utilisant des techniques de reconstruction d'image en vue de définir la zone de distribution de l'isotope émettant des positons. On va maintenant définir les composants d'un appareil d'examen avec formation d'image. Cet appareil d'examen opérant avec un rayonnement d'annihilation de positons se compose des parties fondamentales suivantes: (1) un certain nombre de détecteurs disposés selon un modèle géométrique précis. Ces détecteurs sont normalement des détecteurs à scintillation placés dans un ou plusieurs plans, et ils sont normalement disposés selon un modèle polygonal ou au- tour de la circonférence d'un cercle. Les détecteurs à scintilla- tion émettent un éclair lumineux à chaque fois qu'ils absorbent un rayonnement gamma qui peut ou non résulter de l'annihilation mutuelle d'un positon et d'un électron. L'intensité de l'éclair lumineux est proportionnelle à l'énergie du rayonnement gamma. (2) Le dispositif doit contenir un moyen pour convertir l'éclair lumineux en une impulsion de charge électrique L'amplitude de l'impulsion est proportionnelle à l'intensité lumi- neuse. (3) Le dispositif doit comporter un moyen pour déterminer si l'impulsion de charge a pu être produite par un rayon gamma dont l'énergie est approximativement équivalente à la masse de l'électron au repos (511 keV). (4)Le dispositif doit comporter un circuit élec- deux deux trique conçu pour déterminer s'il y a / et seulement / détecteurs ayant enregistré des rayons gamma d'une énergie appropriée dans un court intervalle de temps (temps de résolution de coînciden- ce). Ces détecteurs sont considérés comme ayant enregistré un "évènement de coïncidence'. (5)Le dispositif doit comporter un circuit élec- trique pour déterminer quels sont les deux détecteurs des nombreuses combinaisons possibles ayant enregistré "l'événement de coïncidence" (6) Le dispositif doit comporter une mémoire dans laquelle il peut enregistrer combien de fois chaque paire de détecteurs a enregistré un "évènement de coïncidence". La mémoire peut faire partie de la mémoire à accès aléatoire d'un ordinateur d'utilisation générale. (7) Le dispositif doit utiliser un algorithme par lequel les informations contenues dans la mémoire peuvent être transformées en une image de la distribution d'annihilation de positons par unité de temps dans une section droite entourée par les détecteurs. La séquence de phases définie par cet algorith- me peut être programmée dans un ordinateur d'utilisation générale. La présente invention a pour objet: -un moyen pour déterminer si deux des détecteurs ont enregistré un événement simultanément; -un moyen pour coder les numéros de détecteurs d'une seule façon et pour transmettre ces informations à une mé- moire o elles peuvent être utilisées pour reconstituer une image de la distribution d'isotope émettant des positons dans une sec- tion droite d'un corps dont l'image est formée; -un moyen pour déterminer que seulement deux événements se sont produits et quels détecteurs ont été mis en oeuvre pour détecter et enregistrer ces événements aussi rapide- ment que possible pour réduire, le temps mort du circuit de coin- cidence au minimum; -un moyen pour n'utiliser que des circuits inté- grés du commerce facilement disponibles qui ne nécessitent pas de techniques de programmation spéciales pour engendrer l'adresse; l'application d'un schéma de codage qui permet d'enregistrer des coïncidences entre des événements qui corres- pondent à une paire de détecteurs dont la ligne de jonction ne traverse pas l'objet examiné.Ces détecteurs ne peuvent être mis en oeuvre que pour des "événements aléatoires" ou des "évènements de coïncidence diffusés". Ces informations peuvent être utilisées dans la technique de reconstitution d'image pour mesurer les coïncidences diffusées et aléatoires pour des dé- tecteurs dont la ligne de jonction ne traverse pas l'objet examiné permettant ainsi d'effectuer des corrections pour ces évènements non désirés. D'autres caractéristiques et avantages de la présente invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif,en référence aux dessins annexés dans lesquels: Fig. 1 est un schéma fonctionnel d'ensemble d'un dispositif selon l'invention; Fig.2 est un schéma fonctionnel du circuit d'analyse de coïncidence; Fig.3 est un chronogramme de fonctionnement du circuit d'analyse de coïncidence; Fig.4 est un schéma détaillé des composants individuels du générateur d'adresse qui est inclus dans le bloc de la figure 2 délimité par des tirets; Fig.5 est une représentation en noir et blanc des "données brutes" obtenues par l'examen d'un vrai patient. Le mode de réalisation préféré du dispositif d'examen 1 avec formation d'image opérant avec un rayonnement d'annihilation de positons est représenté sous forme esquissée sur la figure 1. Le dispositif 1 se compose d'un ou de plusieurs anneaux de détecteurs 2 qui entourent l'objet dont l'image est formée dans un ou plusieurs plans. La lumière d'entrée des détec- teurs active des photo-multiplicateurs 3 associés. Les signaux électriques provenant de ces détecteurs sont amplifiés par des amplificateurs 4d, 4b-4n et les niveaux de signaux de ceux-ci sont discriminés dans des discriminateurs 5a,5b-5n, et les signaux de sortie de ces discriminateurs d'énergie sont traités par le circuit d'analyse de coïncidence 6,objet de la présente invention. Le circuit d'analyse de coïncidence 6 a principalement deux fonctions.si première fonction est de déterminer si deux ou plus de détecteurs enregistrent un évènement simultanément. Si deux détecteurs exactement enregistrent un évènement simultanément, le circuit d'analyse de coïncidence 6 calcule l'adresse de ces deux détecteurset quand cette adresse est trouvée dans une mé- moire à laquelle il est relié,le circuit fait progresser cette valeur d'emplacement de mémoire. Les informations contenues en mémoire sont ensuite traitées par un programme de reconstitution d'image quiau moment du traitement,dispose du nombre de fois o un évènement de coïncidence s'est produit entre toutes les combinaisons possibles de détecteurs du réseau. Sur la figure 1,62 représente une porte OU, 64 un élément à retard, 66A et 66B des registres de mémorisation,68 des registres d'adresses et 7 une mémoire. Sur la figure 2,on a représenté de façon plus détaillée le circuit d'analyse de coïncidence 6 de la figure 1. La circulation de base des informations dans ce schéma se fait de gauche à droite en partant des 64 sorties de discriminateurs jusqu'à la formation d'adresse à 12 bits qui est envoyée à la mémoire de l'ordinateur. L'exemple de réalisation préféré de l'invention contient des anneaux de 64 détecteurs et les sorties de ces détecteurs sont connectées aux discriminateurs 5a-5n de la figure 1. Les discriminateurs sont déclenchés chaque fois qu'un des détecteurs enregistre un évènement qui est dans la gamme d'énergie souhaitée et les signaux de sortie des discriminateurs sont envoyés à une porte OU 200 à 64 entrées et à un circuit à retard de 64 bits 230. Le signal à la sortie de la porte OU 200 est à l'état vrai chaque fois qu'un des 64 détecteurs enregistre un événement. Le signal de sortie de la porte OU est retardé par un circuit à retard 210 et il déclenche une bascule de type D 220 (détecteur de bord ou de transition) de la figure 2,le signal de sortie de cette bascule étant utilisé pour charger un registre de maintien de 64 bits 240. Le registre de retard de 64 bits 230 et le circuit à retard 210 associé à la propagation des signaux dans la porte OU et le détecteur de bord 220 détermi- nent le temps de résolution de coïncidence. Le circuit à retard 210 peut faire varier le temps de résolution par unités de 3 nanosecondes (le délai de propagation dans une porte pour les circuits utilisés). Le registre de retard se compose de 64 inver- seurs ayant un délai de propagation significatif (10 nsec)comparé aux circuits logiques TTL de Schottky utilisés dans le reste du dispositif, c'est-à-dire le temps pendant lequel deux détecteurs peuvent être considérés comme ayant enregistré chacun des deux rayons gamma émis par annihilation de positon. Le signal de sortie du registre de maintien de 64 bits 240 est juste l'état des détecteurs environ 15 nsec (qui est un temps de résolution de coïncidence réglable)après que le premier détecteur a enregistré un évènement. Huit codeurs de priorité octale 250/258 sont connectés à la sortie du registre de maintien. Chaque codeur de priorité comporte 8 lignes d'entrée et 4 lignes de sortie.Trois des signaux de sortie contiennent une adresse octale de la ligne d'entrée de poids fort. Le signal sur la quatrième ligne de sortie est à l'état vrai chaque fois qu'un ou plusieurs signauxdes lignes d'entrée sontà l'état vrai. Ce quatrième signal de sortie de chaque codeur de priorité est envoyé à une entrée d'un circuit de contrôle de parité 260 dont la fonction est de déterminer si un nombre impair ou pair de détecteurs est mis en oeuvre pour cet évènement. Cela peut être effectué très rapidement. Puisque la plupart du temps (environ 90-98% du temps)un seul détecteur est mis en oeuvre,cet étage élimine la plupart des informations qui n'ont pas besoin d'être traitées. Quand la parité de l'évènement d'entrée est détectée comme étant paire,les 32 signaux de sortie des 8 codeurs de priorité sont mémorisés dans un registre de vali- dation de 32 bits 262. La fonction du registre de validation est de garder en mémoire des évènements de parité paire jusqu'à ce que le générateur d'adresse puisse déterminer exactement quels sont les deux détecteurs mis en oeuvre pour cet évènement particulier. Si l'on se réfère brièvement au chronogramme de la figure 3,on peut voir que le "temps mort" du registre de maintien de 64 bits n'est que d'environ 50. nsec. Cela signifie que le circuit peut traiter environ un million d'évènements en une seconde avec un "temps mort" de seulement 5%. Ce circuit peut évidemment traiter beaucoup plus d'évènements par seconde que cela pour un temps mort proportionnellement plus élevé. L'aspect essentiel de la présente invention est le générateur d'adresse 68 qui détermine quels sont les deux dé- tecteurs mis en oeuvre pour un évènement particulier. Le schéma fonctionnel du générateur d'adresse 68 est inclus dans le bloc délimité par des tirets de la figure 2 et les composants présents utilisés sont représentés dans le circuit de la figure 4.Les 32 bits dans le registre de validation peuvent être divisés en deux groupes. Un groupe de 8 contient 1 bit pour chacun des 8 codeurs de priorité 250-258 connectée au registre de maintien 240. Ces 8 lignes de sortie du registre de validation sont reliées aux entrées d'un autre codeur de priorité 401. Les trois sorties du codeur de priorité 401 contiennent l'adresse du codeur de priorité de poids fort connecté à l'entrée. C'est-à-dire qu'en fait,les trois bits de poids fort de l'adresse demandée sont les trois bits de poids fort du détecteur ayant le numéro le plus élevé qui est mis en oeuvre pour un évènement de coïncidence. Ces trois signaux de sortie sont envoyés à trois éléments différents. Tout d'abord,ils forment une adresse de groupe élevée qui est envoyée à l'ordinateur par un circuit premier entré-premier sorti FIFO 270. Deuxièmement,ils sont envoyés à une entrée d'adresse d'un multiplexeur de 8 sur 1,411. L'entrée de données de ce multiple- xeur 411,qui est une des entrées des six multiplexeurs 410,41-1, 412,413, 414 et 415,est connectée au registre de validation 262 comme les autres entrées de données des cinq autres multiplexeurs et fournissent les 24 autres bits au registre de validation de 32 bits 262. Les sorties de ces multiplexeurs de 8 sur 1,410-415 contiennent l'adresse de détecteur du groupe 8 correspondant au détecteur de poids fort. A ce niveau du circuit,les 6 bits du détecteur de numéro le plus élevé mis en oeuvre pour cet évènement de coïncidence ont été déterminés. Les signaux de sortie du codeur de priorité 401 sont également envoyés à un décodeur octal 440 dont la fonction est de régénérer les 8 lignes correspondant aux entrées initiales du codeur de priorité 401. Un seul de ces signaux de sortie est à l'état vrai et il correspond à l'entrée de poids fort du codeur de priorité. Il est utilisé comme masque,-dans un circuit de masqua- ge de groupe élevé 450-457,pour éliminer l'entrée de poids fort des entrées d'un second codeuide priorité 402.Puisque la ligne de poids fort a été éliminée de la prise en considération par le second codeur de priorité 402,ses trois sorties déterminent l'adresse du groupe de poids faible de 8 détecteurs mis en oeuvre pour l'évènement de coïncidence. Ses signaux de sortie sont ensuite envoyés à nouveau de trois façons, semblables aux signaux de sortie du premier codeur de priorité 401?et les six bits de poids faible de l'adresse sont ainsi déterminés. Cette opération est répétée une fois de plus dans les circuits 441,460-467 et 403,pour assurer que seulement deux détecteurs sont mis en oeuvre pour chaque évène- ment. Une adresse à 12 bits est ainsi engendrée,celle-ci pouvant être utilisée pour faire progresser un emplacement de mémoire dans la mémoire de l'ordinateur ou calculateur. L'adresse de sortie est mémorisée dans un regis- tre de premier entré-premier sorti (FIFO) de façon à ce que la vitesse instantanée des évènements puisse être supérieure à celle des données à la porte d'entrée du calculateur. Ce registre est chargé avec l'adresse calculée et cette adresse est ensuite extraite quand le calculateur peut l'utiliser. Cette mémoire peut être conçue comme une zone de mémoire carrée de 64 x 64 mots de capacité (voir figure 1) contenant toujours le numéro de détecteur le plus élevé sur l'axe Y (les 6 bits de poids fort)et le numéro X de détecteur (les 6 bits de poids faible)le long de l'axe XX'. On remarquera qu'en raison de la structure de priorité de ces données,les évènements ne sont collectés que dans une zone au-dessus d'une diagonale tracée entre les coins en bas à gauche et en haut à droite du carré de mémoire. Comme cela peut constituer une petite perte d'espace de la mémoire du calculateur,le circuit d'analyse de coïncidence contient des moyens pour établir le complément des adresses du détecteur de numéro le plus élevé et du détecteur de numéro le plus bas dans certaines circonstan- ces. Le réseau de détecteurs tourne en arrière et en avant (2,8',c'est-àdire la moitié de la distance angulaire entre des détecteurs adjacents) pendant la collecte de données. Un codeur de position indiqué dans son ensemble par la référence 480 sur la figure 2,qui est connecté au réseau de détecteurs,est utilisé pour une liaison avec un groupe de tampons 280, 282,284 ou avec un autre groupe de tampons 290,292,294 qui forment le circuit de sortie relié au calculateur. Les tampons qui sont validés pour le réseau de détecteurs tournant à partir de sa position normale,c'est-à-dire les tampons 290,292,294, établissent le complé- ment de chaque bit de l'adresse,remplissant ainsi sous forme d'image de miroir de groupes de données le coin en bas à droite de l'espace des adresses du carré,comme il est représenté sur la figure 5. Comme le calculateur n'est pas toujours prêt à accepter des événements aussi rapidement qu'ils sont engendrés par le circuit d'analyse de coîncidence,un registre de premier entré-premier sorti (FIFO)qui a une capacité de 16 mots est utili- sé pour mémoriser temporairement les données provenant du généra- teur d'adresse et à transmettre au calculateur. La figure 5 représente une matrice de "données brutes" produites par le dispositif de l'invention à partir d'un examen typique de patient. Les couleurs les plus lumineuses (blanc)correspondent au compte le plus élevé dans un élément de la matrice. Les régions blanches 502,504,correspondent à une évalua- tion de compte élevé faite à partir d'une tumeur au cerveau. Les lignes 520,522,524,526,correspondent à des comptes faits à par- tir du crâne du patient. Les régions 540,542,correspondent à des comptes faits à partir du cerveau.Les régions 580,582,584,586, correspondent à des événements aléatoires entre des détecteurs dont la ligne de jonction ne traverse pas le patient. Ces évène- ments peuvent être utilisés pour estimer la valeur de compte aléatoire calculée à partir d'autres paires de détecteurs.Les carrés noirs 591 à 598 ne contiennent pas de données.Les détec- teurs correspondant à ces régions sont reliés au même codeur de priorité d'entrée 250,258. Si deux de ces détecteurs ont enregistré un événement simultanément,le circuit de l'invention détecte un seul événement et le rejette. Ces données brutes sont utilisées pour reconstituer une image d'une section transversale de la tête du patient. Les avantages de la présente invention peuvent être résumés de la façon suivante: 1. Le circuit électronique qui vient d'être décrit offre un moyen efficace pour déterminer qu'il n'y a que deux détecteurs dans un grand réseau de détecteurs ayant enregistré un événement simultanément. Tous les autres événements sont rejetés. il 2. Un seul circuit est nécessaire pour analyser les évènements avec 64 détecteurs. 3. La présente invention permet de manière efficace de déterminer quels sont les deux détecteurs mis en oeuvre pour chaque évènement de coïncidence. 4. Le moyen selon l'invention ne nécessite pas de composants autres que des composants du commerce facilement disponibles à l'heure actuelle. 5. Le circuit de génération d'adresse de l'inven- tion ne nécessite pas de mémoire morte pour déterminer l'adresse, ce qui élimine la nécessité de construire ou de programmer un circuit spécial pour effectuer cette détermination. 6 Le circuit de l'invention est conçu de façon à éliminer les évènements les plus communs (évènements simples) en les éliminant d'une autre considération. 7. Les éléments individuels du circuit selon l'invention traitent les données de façon asynchrone,ce qui permet de réduire le temps mort à des vitesses de comptage élevées. -REVENDICATIONS - 1. Circuit détecteur de coïncidence pour recevoir un ensemble de signaux d'entrée pulsés,un ensemble de paires de signaux coïncidents ayant des niveaux prédéterminés égaux se pro- duisant pendant un intervalle de temps de résolution de coïncidence sélectionné devant être identifiées,caractérisé en ce qu'il com- prend: (a) un circuit à retard de plusieurs bits auquel est envoyé un signal de niveau discriminé pour chacun dudit ensem- ble de signaux d'entrée; (b) un registre de maintien de plusieurs bits recevant des signaux de sortie du circuit à retard de plusieurs bits; (c) un ensemble de codeurs de priorité (octale) connectés pour recevoir des signaux de sortie du registre de maintien;lesdits codeurs comportant un ensemble de groupes de signaux de sortie dont chacun contient une adresse (octale) de l'entrée de poids fort et un autre signal de sortie quand un ou plusieurs signaux d'entrée sont égaux à celui-ci; (d)un registre devalidation de plusieurs bits recevant ledit ensemble de groupes de signaux de sortie des co- deurs de priorité (octale),le registre de validation étant agencé pour retenir des paires de parité paire des signaux d'entrée pulsés; (e) un codeur de priorité de groupe élevé connecté pour recevoir des signaux de sortie du registre de validation,le codeur de priorité comportant trois sorties dont chacune contient une adresse de la priorité de poids fort dans le registre de maintien; (f) un décodeur de groupe élevé (octal) connecté pour recevoir des signaux de sortie du codeur de priorité de groupe élevé,le décodeur de groupe élevé régénérant des signaux d'entrée du codeur de priorité de groupe élevé; (g) un circuit de masquage de groupe élevé connecté pour recevoir les signaux d'entrée régénérés du déco- deur de groupe élevé,ledit circuit de masquage de groupe élevé éliminant le signal de poids fort des signaux d'entrée pulsés; (h) un codeur de priorité de groupe bas connecté pour recevoir des signaux de sortie du circuit de masquage de groupe élevé et comportant trois signaux d'adresse de sortie; (i)un décodeur de groupe bas (octal)connecté pour recevoir les trois signaux de sortie du codeur de priorité de groupe bas; (j) un circuit de masquage de groupe bas connecté pour recevoir des signaux de sortie du décodeur de groupe bas (octal)et du circuit de masquage de groupe élevé; (k)un codeur de priorité supplémentaire connecté pour recevoir les signaux de sortie du circuit de masquage de groupe bas;et (l) un ensemble de multiplexeurs connectés pour recevoir lesdites paires de signaux de parité paire du registre de validation,les multiplexeurs comportant des signaux d'adresse de sortie correspondant aux signaux d'entrée de poids fort de l'ensemble de signaux d'entrée,les multiplexeurs comportant des signaux d'adresse de sortie correspondant au groupe de poids faible de signaux d'entrée de l'ensemble de signaux d'entrée.