La présente invention est relative à un convertisseur analogique-numérique et a pour objet de réaliser un tel convertisseur sous une forme avantageuse. Conformément à la présente invention, on réalise ut convertisseur analogique-numérique comprenant un comparateur numérique;des moyens pour fournir une succession de signaux numériques de façon cyclique à une première entrée dudit comparateur; une source de référence numérique pour fournir un signal de référence numérique vers une seconde entrée dudit comparateur, ledit comparateur étant agencé pour engendrer une impulsion de sortie chaque fois que le signal numérique cyclique est égal au signal de référence numérique et pour mettre fin à ladite impulsion de sortie à l'achèvement d'une succession de signaux depuis ledit moyen; un circuit de moyenne pour produire un premier signal analogique représentant la valeur moyenne d'un signal de sortie provenant dudit comparateur; un comparateur analogique pour comparer ledit premier signal analogique avec un second signal analogique qui doit être converti sous une forme numérique, la sortie dudit comparateur analogique étant agencée pour régler ledit signal de référence numérique d'une manière tendant à rendre minimal. le signal de sortie dudit comparateur analogique; et des moyens d'inhibition pour inhiber le réglage dudit signal de référence numérique par le signal de sortie dudit comparateur analogique lorsque l'amplitude de ce dernier se situe dans des limites prédéterminées. L'invention va maintenant etre plus particulièrement décrite en se référant au dessin annexé dans lequel La figure I est un schéma représentant un exemple d'un convertisseur analogique-numérique construit selon la présente invention la figure 2 représente trois formes d'ondes -typiques produites en divers points du convertisseur représenté dans la figure 1, la figure 3 est un schéma représentant une variante de l'exemple représenté dans la figure 1, la figure 4 est un graphique représentant l'effet produit par la variante de la figure 3, et les figures 5 et 6 sont -des vues analogues aux figures 3 et 4, mais relatives à une autre variante. Comme représenté dans la figure 1, le convertisseur analogique-numérique comprend un comparateur numérique 10 qui peut etre constitué par deux circuits additionneurs CD 4008 fabriqués par la Société Radio Corporation af America, la comparaison étant obtenue en ajoutant un signal d'entrée au complément de l'autre. A une série d'entrées du comparateur 10, on fournit de façon cyclique une succession de signaux numériques à sept bits depuis un compteur 11, et à une seconde série d'entrées on fournit un signal de référence numérique à sept bits depuis une source de référence numérique comprenant un compteur-décompteur 12. Le compteur 11 est excité par un générateur d'impulsions d'horloge 13 qui peut etre constitué par un circuit Trigger de Schmidt "DUAL NAND" de type SN 7413 de la Société Texas Instruments, relié aux résistances R1, R2 et à un condensateur C1 comme représenté pour fonctionner à 500 KHZ. Le compteur 11 est remis à 127 par l'impulsion suivante après avoir atteint zéro de sorte qu'il compte de façon cyclique entre 127 et zéro.Le compteur-décompteur 12 est excité par un signal de sortie du compteur 11 qui possède une fréquence égale à la fréquence d'horloge divisée par soixante-quatre, de façon à compter ou décompter, suivant un signal de demande reçu d'un comparateur analogique sous la forme d'un amplificateur d'erreur 15, vers la première entrée duquel est fourni un signal analogique depuis un potentiomètre 16 qui peut faire partie d'un transducteur, afin d entre converti sous forme numérique et vers l'autre entrée duquel est fourni un signal analogique représentant la valeur moyenne d'un signal de sortie du comparateur numérique. Le comparateur 10 est connecté pour produire un signal de sortie chaque fois que le compte numérique dans le compteur 11 est inférieur à celui du compteur 12. Ainsi, dans chaque cycle du compteur 11, le signal de sortie est zéro pendant la partie initiale du cycle, il se transforme en un signal logique 1, lorsque les comptes numériques sont égaux, et il revient à zéro au départ du cycle suivant. Ainsi la longueur de l'impulsion dépendra de la valeur du compte pendant la durée de séjour dans le compteur 12 et la valeur moyenne de la tension au comparateur 10 dépendra de la me me façon de ce compte. En se référant à la figure 2, cependant, on voit que la figure 2(b) représente la sortie du comparateur 10, les lignes interrompues représentant la forme d'onde théorique et la ligne continue la forme d'onde réelle obtenue dans la pratique, en résultat de la charge emmagasinée à l'intérieur des dispositifs semi-conducteurs qui constituent le comparateur 10. La longueur d'impulsion réelle dépasse la longueur d'impulsion désirée et ceci doit conduire à l'inexactitude de la tension moyenne. Pour éliminer ce défaut, un circuit flip-flop 17 à déclenchement latéral, qui est un circuit intégré de Type SN 7474 de la Société Texas Instruments, est relié à la sortie du comparateur et à l'horloge 13, pour produire la forme d'ondé de la figure 2(c). Ce circuit fonctionne en commutant sa sortie entre ses deux niveaux logiques en synchronisme avec les impulsions d'horloge immédiatement après les changements de niveau de la sortie du comparateur. Ainsi l'impulsion d'-horloge vers le compteur Il qui amène la sortie du comparateur à changer n'a pas d'effet sur la sortie du circuit 17, mais le bord menant de l'impulsion suivante commute la sortie du circuit 17 vers son autre état. Comme représenté dans la figure 3(c), l'impulsion de sortie est de la forme d' onde requise, mais simplement retardée dlune-période d'impulsion d'horloge. La sortie du circuit 17 est connectée à un amplificateur push pull 18 qui lui-meme fournit ses impulsions d'amplitude vers un circuit RC 19 de filtre passe-bas qui produit une sortie de courant continu représentant la moyenne de durée du signal de sortie de l'amplificateur 18. Le circuit représenté-dans la figure 1 comprend une ligne d'alimentation 20, une ligne à la masse 21, et deux lignes intermédiaires 22,23. Une chaine de résistances R3, R4, R5 interconnecte ces lignes pour établir des niveaux de tension fixes sur les lignes intermédiaires, des condensateurs C2, C3, C4 étant connectés en parallèle avec les résistances R3,-R4 et 4 respective- ment R5. Les extrémités du potentiomètre 16 sont connectées vers les lignes 22, 23 et son curseur est connecté à la ligne 23 par une résistance R6 et un condensateur C5, en série, et une résistance R7 qui couple le potentiomètre 16 au comparateur 15 est reliée à l'interconnexion de la résistance R6 et du condensateur C5, de sorte que ces composants agissent comme un filtre passe-bas pour éliminer le bruit de haute-fréquence créé lors du déplacement du curseur du potentiomètre 16. L'amplificateur 18 comprend une chaîne de résistances R8,R9, R10, R111 connectée entre les lignes 20 et 21, une autre résistance R12 reliant l'interconnexion des résistances R9 et R10 à la ligne 20. Deux condensateurs C6, C7, sont connectés à travers les résistances Rg et respectivement Rlo. Le signal-d'entrée vers l'amplificateur depuis le circuit 17 est appliqué à l'interconnexion des résistances Rg et R La base d' un transistor .pnp Q1 est reliée à l'interconnexion des résistances R8 et Rg et son émetteur est relié à la ligne 22. La-base d'un transistor npn Q2 est -reliée à l'interconnexion des résistances Rlo et R et son émetteur est relié à l'interconnexion de deux résistances R13 et R14 connectées en série entre les lignes 22 et 23. Les collecteurs des deux transistors Q1 et Q2 sont reliés ensemble et fournissent la sortie de l'amplificateur 18. Le filtre passe-bas 19 est un simple circuit de filtre passif à trois étages composé de trois résistances R15, R16 et R17 en série et trois condensateurs C8, Cg et C10 reliant respectivement l'interconnexion des résistances R15 et R16, l'interconnexion des résistances R16 et R17, et l-extrémité opposée de la résistance R17 à la ligne 23. Le filtre réalise une coupure nette à une fréque- ce un peu plus élevée que la fréquence de répétition des impulsions de sortie du circuit 17, c'est-à-dire la fréquence de l'horloge 13 divisée par 128. La sortie du filtre 19 est donc un signal de courant continu, lissé, d'amplitude dépendant de la valeur moyenne du signal d'entrée du filtre, c'est-à-dire du rapport repèreespacement du signal de sortie du circuit 17. Le comparateur 15 comprend un amplificateur opérationnel de circuit intégré 24 à l'entrée inversable duquel la résistance R7 est reliée et à l'entrée non inversable duquel le signal de sortie du filtre 19 est appliqué. L'amplificateur 24 est protégé par une paire de diodes D1 et D2 reliées en sens opposés à travers leur entrée et une tension de polarisation est appliquée à la borne non inversable par l'intermédiaire d'une résistance R18 reliée à l'interconnexion de deux résistances R19 et R20 connectées en série entre les lignes 20 et 21. Une résistance de réaction R21 est connectée entre la borne de sortie de l'amplificateur 24 et l'entrée inversable. La valeur de la résistance R21 est choisie de façon à limiter le gain de l'amplificateur à environ 125. La sortie du comparateur 15 est appliquée-à deux circuits de détection de niveau 25 et 26, qui détectent si la tension d'erreur depuis- l'amplificateur 24 dépasse la tension sur la ligne 22 ou est inférieure à la tension-sur la ligne 23. Le circuit 25 consiste donc en un transistor npn Q3 avec son émetteur connecté à la ligne 22, et sa base reliée, par l'intermédiaire d'une résistance R22, à la ligne 20 et par l'intermédiaire-d'une diode D3 à la sortie de l'amplificateur 24. Le circuit 26 consiste en un transistor npn Q4, avec son émetteur relié par l'intermédiaire d'une résistance R23 à la ligne 21 et par l'intermédiaire d'une diode D4 à la sortie de l'amplificateur 24, sa base étant reliée à la ligne 23.Les diodes D3 et D4 sont connectées en opposition à la sortie de l'amplificateur 24, c'est à dire que la cathode de la diode D3 y est connectée et que l'anode de la diode D4 y est connectée. Les collecteurs des deux transistors Q3 et Q4 sont connectés par les résistances respectives R24 et R25 à la base d'un transistor pnp Q5, dont l'émetteur est relié à la ligne 20 et dont le collecteur est relié à la ligne 21 par une resistance R26. Une première connexion de sortie est prise depuis le collecteur du transistor Q5 qui est sensiblement à la même tension que la ligne 20 chaque fois que la tension du signal de l'amplificateur 24 est supérieure à la tension sur la ligne 22 ou inférieure à la tension sur la ligne 23. L'émetteur d'un autre transistor pnp Q6 est connecté à la ligne 20, son collecteur étant relié par llin- termédiaire d'une résistance R27 à la ligne 21 et sa base étant reliée par l'intermédiaire d'une résistance R28 au collecteur du transistor Q4. Une seconde connexion de sortie est prise depuis le collecteur du transistor Q6 qui est sensiblement à la même tension que la ligne 20 seulement lorsque la tension du signal de sortie de l'amplificateur 24 est inférieure à la tension sur la ligne 23. La première connexion de sortie est reliée à une entrée d une porte NON-OU 27 par 1' intermédiaire d'un inverseur 28. La porte NON-OU commande le passage des impulsions d'horloge de basse fréquence depuis le compteur 11 vers le compteur 12 de façon qu'aucune impulsion ne puisse passer vers le compteur 12 chaque fois que la tension du signal de sortie de l'amplificateur 24 se situe entre les tensions des lignes 22, 23. La seconde borne de sortie est connectéeàuneentrée d'une porte NON-ET 29 et. par l'in~ termédiaire d'un inverseur 31 à une entrée d'une porte NON-ET 30. L'autre entrée de chaque porte 29,30 est connectée à la sortie des impulsions d'horloge.basse fréquence du compteur 11. Ainsi lorsqu'il se produit un signal de sortie de la seconde connexion de sortie une impulsion de sortie déphasée de 1800 par rapport aux impulsions d'horloge basse-fréquence est fournie par la porte 29 et un signal de sortie continu est fourni par la porte 30. Les sorties des portes 29 et 30 sont respectivement connectées à deux autres portes NON-ET 32,et 33 qui ont leurs autres entrées reliées en croix à leurs sorties ce par quoi la porte 32 produit une sortie continue lorsque la seconde connexion de sortie remet un signal de sortie et la porte 33 ne produit aucun signal de sortie lorsque la seconde connexion de sortie émet un signal de sortie. Les portes 32 et 33 sont reliées aux bornes de détection du compteur 12 de façon que le sens du comptage soit commandé pour amener l'état de comptage du compteur 12 à s accroître par les impulsions atteignant le compteur lorsqu'il se produit un signal de sortie de la seconde borne de sortie et à décroître lorsqu'il ne se produit pas un tel signal de sortie, mais lorsqu'il se produit un signal de sortie de la première borne de sortie. Le convertisseur fonctionne donc comme suit Lorsque le compte. emmagasiné dans le compteur 12 est inférieur à l'équivalent numérique du signal du potentiomètre 16, le signal moyen du circuit 17 est inférieur à ce signal de potentiomètre, du fait que la longueur de la durée de chaque cycle du compteur 11 pour lequel le compte du compteur 11 dépasse le compte du compteur 12 est plus courte que ce qu'elle devrait être. Donc, le signal de sortie de l'amplificateur 24 est faible et il est plus faible que la tension de la ligne 23, la porte 27 va admettre des impulsions basse fréquence vers le compteur 12 pour accroître l'état de son comptage. Ceci amène la tension du signal à la sortie de l'amplificateur 25 à s'élever jusqu'à dépasser la tension sur la ligne 23, après quoi la porte 27 empêche d'autres impulsions d'atteindre le compteur 12.Lorsque l'état de comptage du compteur 12 est supérieur à la valeur numérique équivalente du signal de potentiomètre, l'état du comptage s'abaisse jusqu'à ce que la tension du signal de sortie de l'amplificateur 25 soit en dessous de la tension sur la ligne. I1 se produit donc une bande morte dans laquelle aucune impulsion n'est amenée au compteur 12. La largeur de cette bande morte est sélectionnée, grâce au gais choisi de l'amplificateur 25, qui est inférieur à l'accroissement analogique correspondant à un accroissement du compte numérique de 1. Ainsi, tel serait le c as sila valeur analogique réelle correspondant à une valeur numérique de 51,4, du compte était arrêtée à 51 ou 52 en fonction de ce que le compteurserait excité vers le haut ou vers le bas. Si aucune bande morte n'était réalisée le signal de sortie du compteur 12 oscillerait entre 51 et 52. De la même façon si le compte correct devait être exactement 51, le compte oscillerait entre 50 et 52 du fait des tensions de bruit. Le circuit décrit ci-dessus présente une relation linéaire entre l'entrée analogique et la sortie numérique. Lorsqu'une relation non linéaire est requise, par exemple pour compenser la nonlinéarité du transducteur dont le potentiomètre 16 fait partie, l'amplifIcáteur 18 peut être modifié, comme représenté dans la figure 3 ou la figure 5. La variante représentée dans la figure 3 comprend l'adjonction d'une résistance R31 entre le collecteur du transistor Q1 et la sortie de l'amplificateur 18. Comme représenté dans la figure 4, le signal- de sortie numérique du circuit croit donc plus rapidement avec les signaux analogiques lorsque le signal d'entrée analogique est faible que lorsqu'il est élevé. Dans la variante représentée dans la figure 5, la résistance additionnelle R32 est reliée entre le collecteur du transistor Q2 et la borne de sortie. Le signal de sortie numérique croit donc plus lentement, lorsque le signal analogique croit , quand le signal analogique d'entrée est bas que quand il est élevé. R E V E N D I C A T I O N S 1. Convertisseur analogique-numérique caractérisé par le fait qu'il comprend un comparateur numérique, des moyens pour fournir de façon cyclique une succession de signaux numériques à une première entrée du comparateur, une source de référence numérique pour fournir un signal de référence numérique à une seconde entrée dudit comparateur, ledit comparateur étant agencé pour engendrer une impulsion de sortie chaque fois que le signal numérique cyclique est égal au signal de référence numérique et pour mettre fin à làdite impulsion de sortie à l'achèvement de la succession de signaux depuis ledit comparateur, un circuit de moyenne pour produire un premier signal analogique représentant la valeur moyenne d'un signal de sortie dudit comparateur, un comparateur analogique pour comparer ledit premier signal analogique avec un second signal analogique qui doit être convèr- ti sous forme numérique, la sortie dudit comparateur analogique étant agencée pour'régler ledit signal de référence numérique d'une manière tendant à rendre minimal le signal de sortie dudit comparateur analogique, et un moyen d'inhibition pour inhiber le réglage dudit signal de référence numérique par le signal de sortie dudit comparateur analogique lorsque l'amplitude de ce dernier se situe dans les limites prédéterminées. 2. Convertisseur analogique-numérique selon la revendication 1, caractérisé par le fait que ledit moyen pour fournir une suite de signaux numériques comprend un compteur numérique cyclique et un générateur d'impulsions d'horloge pour exciter ledit compteur cyclique. 3. Convertisseur analogique-numérique selon la revendication 2, caractérisé par le fait que la source de signaux de référence numériques comprend un compteur-décompteur excité en fonctionnement à une fréquence sensiblement inférieure à la fréquence du générateur d'impulsions d'horloge et dans un sens déterminé par le signal de sortie du comparateur analogique. 4. Convertisseur analogique-numérique selon la revendication 3, caractérisé par le fait que le compteur-décompteur -numérique est excité par des impulsions provenant d'un étage du compteur cyclique à une fréquence qui est une fraction de la fréquence du générateur d'impulsions d'horloge. 5. Convertisseur analogique-numérique selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend en outre un premier circuit de détection de niveau connecté à la sortie du comparateur analogique et actionné par lui lorsque sa tension de signal de sortie tombe en dessous d'un premier niveau prédéterminé, et un second circuit de détection de niveau connecté à la sortie du comparateur analogique et actionné par lui lorsque sa tension de signal de sortie s'élève au-dessus d'un second niveau prédéterminé, ledit moyen inhibiteur comprenant un circuit connecté auxdits premier et second circuits de détection de niveau et actionnable-par eux seulement lorsqu'aucun des circuits de détection de niveau n'est actionné par la sortie du comparateur analogique. 6. Convertisseur analogique-numérique selon la revendication 5, caractérisé par le fait qu'il comprend une rangée de portes logiques électroniques commandant le sens du comptage dudit compteur-décompteur et commandées par le signal de sortie d'un desdits circuits de détection de niveau. 7. Convertisseur analogique-numérique selon l'un quelconque des revendications précédentes, caractérisé par le fait que ledit circuit de moyenne comprend un filtre passe-bas passif RC à trois étages. 8. Convertisseur analogique-numérique selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend un amplificateurpush-pu11 auquel sont fournis les signaux provenant dudit comparateur numérique pour amplification avant ledit circuit de moyenne.- 9. Convertisseur analogique-numérique selon la revendication 8, caractérisé par le fait que ledit amplificateur push-pull comprend une paire complémentaire de transistors, les collecteurs desdits transistors étant reliés à l'entrée du circuit de moyenne. 10. Convertisseur analogique-numérique selon la revendication 9, caractérisé par le fait que les collecteurs des transistors sont reliés directement à l'entrée du circuit de moyenne de façon à réaliser une relation linéaire entre l'entrée analogique et la sortie numérique du convertisseur. 11. Convertisseur analogique-numérique selon la revendication 9, caractérisé par le fait que le collecteur d'un des transistors est relié directement à l'entrée du circuit de moyenne et que le collecteur de l'autre transistor est relié à lui par l'intermédiaire d'une résistance.