_1 - La présente invention concerne des circuits électroniques de traitement de signaux numériques et elle se rapporte plus particulièrement à l'emploi d'une unique tension de référence aussi bien pour les excur- sions de tension positives que pour les excursions de tension négatives avec de tels circuits. Dans de nombreux circuits différents, tels que les Codeurs-Décodeurs, un signal analogique est comparé à une tension de référence alors que l'amplitude du si- gnal analogique peut être inférieure ou égale à la ten- sion de référence. Un Codeur-Décodeur comprend essen- tiellement un convertisseur d'analogique en numérique (A/N) non linéaire et un convertisseur de numérique en analogique (N/A) non linéaire. Ces fonctions de conver- sion A/N et N/A utilisent à la fois des tensions de si- gnal positives et des tensions de signal négatives. Par conséquent, ceci a nécessité jusqu'à présent l'emploi de deux tensions de référence d'égale grandeur, l'une pour les signaux positifs et l'autre pour les signaux négatifs. Ceci a souvent créé des problèmes ou des in- convénients du fait qu'il était nécessaire que les deux tensions de référence soient égales - une condition qui est difficile et onéreuse à réaliser. Diverses solutions ont été suggérées pour évi- ter la nécessité d'avoir à utiliser deux références. Par exemple, dans un article intitulé "A TDwo-Chip PCM CODEC for Per Channel Applications" (Un Codeur-Décodeur à mo- dulation par impulsions codées à deux microplaquettes pour applications par canaux) de James B. Cecil, Edwin M.W. Chow, John A. Fl-ink et James E. Solomon, publié dans "IEEE International Solid State Circuits Conference" (Conférence internationale sur les circuits à l'état so- lide de l'Institut des Ingénieurs Electriciens et Elec- troniciens des EUA) février 1978, pages 176-177 les au- teurs ont décrit un agencement dans lequel deux réfé- -2- rences sont engendrées à partir d'une unique référence. Cependant, ceci présente l'inconvénient que (a) les deux valeurs de référence engendrées peuvent ne pas être égales; et (b) il nécessite des circuits supplémen- taires pour engendrer la seconde référence. Suivant une autre solution, telle que décrite dans un article inti- tulé "A Two Chip CMIOS CODEC" (Un Codeur-Décodeur à YICS complémentaires à deux microplaquettes) de George F. Landsburg et George Smarandoui, publié dans "IEEE International Solid State Circuits Conference", février 1978, pages 180-181, les auteurs ont utilisé deux réfé- rences séparées engendrées en dehors des microplaquettes, ce qui présenterait les mêmes inconvénients que la pre- mière solution. Dans encore un autre agencement décrit dans un article intitulé "A PCH Voice CODEC With On- Chip Filters" "Un Codeur-Décodeur vocal à modulation par impulsions codées muni de filtres formés sur la micro- plaquette) de J. Terry, T. Caves, Chong H. Chan, Stanley D. Rosenbaum, Lesters Sellars, John B. Terry, publié dans "IEEE International Solid State Circuits Conference" février 1978, pages 182-183, les auteurs ont essentiel- lement engendré deux tensions de référence en utilisant des diviseurs de tension à résistances. De ce fait, tou- te erreur dans les valeurs des résistances du diviseur se traduit par une erreur dans la tension de référence. Par conséquent, un but général de la présente invention est de proposer un circuit et un procédé pour utiliser une unique tension de référence avec des cir- cuits A/N ou N/A qui, antérieurement, nécessitaient l'emploi de deux références de tension et qui évite les inconvénients des tentatives effectuées antérieurement en vue de résoudre ce problème. Un autre but plus spécifique de l'invention est de réaliser un circuit à une seule tension de réfé- rence qui peut être fabriqué sous la forme d'un disposi- -3- tif à semiconducteur à circuit intégré pour effectuer la conversion de numérique en analogique ou d'analogique en numérique de signaux positifs ou négatifs. D'autres buts de l'invention sont de réaliser des circuits électroniques de conversion N/A et/ou A/N en utilisant une unique tension de référence qui sont plus précis, qui nécessitent moins de surface de sili- cium sur une microplaquette de circuit intégré et qui sont d'une fabrication plus économique. Conformément aux principes de l'invention, un circuit à une seule tension de référence pour un Codeur- Décodeur (partie A/N) utilise un tableau de condensa- teurs pour définir les niveaux de décisions correspon- dant aux points terminaux des segments de compression- expansion. Les plaques supérieures de tous les condensa- teurs du tableau sont connectées en parallèle, par l'in- termédiaire d'un unique interrupteur, entre la source de signal analogique et l'entrée négative d'un comparateur. Chacune des plaques inférieures des condensateurs est connectée à un commutateur à trois voies séparé et ces commutateurs sont connectés en parallèle à: (1) un bus VREF alimenté sous la tension de référence (VREF); (2) une borne de mise à la masse; et (3) une cha5ne li- néaire de résistances qui engendrent des fractions de la tension VREF et sont commandées par des interrupteurs supplémentaires. Ces derniers interrupteurs, ainsi que les commutateurs à trois voies des plaques inférieures des condensateurs, sont commandés par un circuit logique appelé également "Un Registre d'approximations succes- sives" (RAS) connecté à la sortie du comparateur. Un échantillon du signal analogique est appli- qué aux plaques supérieures des condensateurs par la fermeture de l'interrupteur d'entrée de signal pendant que les plaques inférieures de tous les condensateurs du tableau de condensateurs sont chargées à la tension de -4- référence VRAF du fait que les commutateurs des plaques inférieures ont été actionnés de façon à-les connecter au conducteur commun VREF. Après que le signal a été acquis, au temps T, l'interrupteur d'entrée s'ouvre (tandis que la position des commutateurs des plaques inférieures n'est pas modifiée). Le signe du signal de données d'entrée est alors détecté par le comparateur. Si le signe est positif, les plaques inférieures sont connectées à la masse et les plaques supérieures ré- échantillonnent le signal analogique. Si le signe du signal est négatif, les plaques inférieures sont connec- tées au conducteur commun VREF et les plaques supérieu- res ré-échantillonnent le signal analogique. On suppose la tension VRF négative. Le procédé de redistribution de charge de la conversion d'analogique en numérique (A/N) consiste à essayer de ramener à zéro la tension des plaques supé- rieures en manipulant les tensions appliquées aux pla- ques inférieures du tableau ou réseau en échelle de con- densateurs. Cette opération est effectuée par un cir- cuit logique et par une commande appropriée des commuta- teurs et interrupteurs pour manipuler les tensions ap- pliquées aux plaques inférieures des condensateurs con- formément à des principes bien connus des spécialistes de la technique. Pour obtenir ce résultat, l'interrupteur d'en- trée de données de signal est ouvert, les commutateurs des plaques inférieures sont alors actionnés sélective- ment pour provoquer des changements de la tension appli- quée à la plaque inférieure de chaque condensateur du tableau dans un sens qui conduirait à annuler la tension de sa plaque supérieure. Les changements permis des ten- sions appliquées à chaque plaque inférieure sont de - VREF ou des divisions de + VEF (à savoir - n V (n = O à 32)). Les excursions positives ou négatives de r- la tension VREF sont produites en commutant la plaque inférieure de la tension VREF à la masse ou vice-versa. Les fractions de la tension VREF qui peuvent être re- quises sont engendrées par la chaîne linéaire de résis- tances et des divisions appropriées de la tension VREF sont disponibles sur les plaques inférieures de tous les condensateurs du tableau. Ainsi, chaque plaque in- férieure peut être commutée de + n VEF à la masse et vice-versa en réponse à des signaux du circuit logique formant registre d'approximations successives précité. D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la descrip- tion qui va suivre considérée en combinaison avec le dessin annexé dans lequel: la Figure unique est un schéma-bloc et un schéma de circuit combiné du circuit à une seule ten- sion de référence selon la présente invention. La Figure unique du dessin, à laquelle on se référera, représente un circuit 10 qui met en oeuvre les principes de la présente invention et qui utilise une unique tension de référence pour réaliser une con- version d'analogique en numérique ou de numérique en analogique de signaux positifs ou négatifs. Le circuit peut faire partie d'un Codeur- Décodeur et il est, de préférence, réalisé sous forme d'une partie d'un dispo- sitif à circuit intégré composé de résistances, de con- densateurs et de transistors à effet de champs métal- oxyde-silicium (TEC MOS) interconnectés. Cependant, la Figure représentée est suffisante pour illustrer les caractéristiques et fonctions nouvelles et originales de l'invention. Comme représenté, le signal analogique V IN qui est traité est appliqué par un conducteur d'entrée 12 à un dispositif de filtrage qui est typiquement constitué par un filtre passe-haut 14, de préférence du type à condensateurs commutés. Le signal de ce filtre est appliqué à l'entrée négative d'un amplificateur opérationnel 16 qui fournit le signal de sortie du fil- tre limiteur de bande pour un circuit d'échantillonnage de données typique. Un conducteur de réaction 18 de cet amplificateur opérationnel contient un autre réseau de condensateurs commutés représenté par le bloc 20. Une boucle de mise à zéro automatique, dont les éléments sont représentés par le bloc 24, est connectée à l'en- trée positive de l'amplificateur opérationnel 16 par un conducteur 22. Cette boucle de mise à zéro automatique est prévue pour éliminer les décalages dans le circuit et une telle boucle a été décrite dans la demande de brevet des EUA n0 06/170,041 déposée le 18 juillet 1980 par la demanderesse (inventeurs: Yusuf Haque et Richard Blasco) et ayant pour titre "Dual Bandwidth Autozero Loop for Voice Frequency CODEC" ("Boucle de mise à zéro automatique à deux bandes passantes pour Codeur-Décodeur à fréquence vocale") et incorporée ici par référence. Un condensateur 26 dont la plaque supérieure est connec- tée au conducteur 22 et dont la plaque inférieure est connectée à la masse fait partie de cette boucle d'annu- lation du décalage. Le signal d'entrée de la boucle de mise à zéro automatique est fourni, par l'intermédiaire d'un conducteur 28, par un réseau 30 formant registre d'approximations successives (RAS) et circuit logique de commande qui fournit également le signal de sortie de la conversion d'analogique en numérique A/N du circuit représenté. Le signal d'entrée du circuit logique et RAS est fourni par un comparateur 32 qui comporte deux fi entrées. Une entrée du comparateur 32 est connectée, par un conducteur 34, à une borne d'un interrupteur 36 à une seule entrée, dont l'autre borne est connectée au conducteur de sortie 38 de l'amplificateur opérationnel -7-. 16 qui fournit le signal d'entrée analogique filtré. Les plaques supérieures d'un certain nombre de conden- sateurs 40, qui forment un réseau de condensateurs en échelle couramment utilisé pour la conversion d'analo- gique en numérique, sont connectées au conducteur 34. Ces condensateurs ont des capacités qui diffèrent pro- gressivement les unes des autres de sorte qu'en commen- çant par un premier condensateur de capacité unité C, chaque condensateur a une capacité double de celle du condensateur qui le précède immédiatement, à savoir 2C, 4C, 8C, 16C, 32C, 64C et 128C. La plaque inférieure de chaque condensateur de l'échelle est connectée à un commutateur séparé à trois bornes fixes 42 de sorte qu'il y a autant de tels commu- tateurs qu'il y a deondensateurs. Les premières bornes fixes 44 de tous ces commutateurs sont connectées en parallèle par un conducteur 46 au conducteur de sortie 48 d'un amplificateur séparateur 50 qui fournit la ten- sion de référence. Cet amplificateur reçoit la tension de référence d'origine VREF sur un conducteur 52 et sé- pare cette tension en fournissant une forte impédance d'entrée de sorte qu'il n'est pas appelé une quantité de courant significative de la source de tension de ré- férence d'origine VREF par l'intermédiaire du conducteur 52. Le conducteur de sortie 48 de l'amplificateur séparateur est connecté à une chaîne linéaire de résis- tances composé d'une série de résistances 54. A la borne d'entrée de chaque résistance est raccordée la borne 56 d'un interrupteur 57 dont l'autre borne est raccordée à un conducteur commun 60. L'autre extrémité de cette chaîne linéaire de résistances est connectée à la masse, formant ainsi un réseau diviseur de tension. Les secondes bornes 62 de tous les commuta- teurs 42 de condensateur sont connectées en parallèle -&- par l'intermédiaire d'un conducteur 64 au conducteur commun 60 de la chaîne linéaire de résistances. Les troisièmes bornes 66 de tous les commuta- teurs 42 de condensateur sont connectées en parallèle à un conducteur commun 68 qui est connecté à l'autre en- trée du comparateur 32 et également à la masse. L'interrupteur 36 d'entrée de signal, les com- mutateurs 42 de condensateur et les interrupteurs 57 de connexion de résistance ont été tous représentés symbo- liquement comme étant des interrupteurs et commutateurs indépendants. En pratique, tous ces commutateurs et in- terrupteurs sont de préférence réalisés sous forme de dispositifs à transistors à effet de champ à porte iso- lée métal-oxyde-silicium (TEC MOS) de même également que les éléments des divers amplificateurs, des circuits logiques et du comparateur de sorte que le circuit peut être facilement fabriqué sous forme d'un circuit inté- gré en utilisant des procédés et modes opératoires de conception et de construction classiques. Les commutateurs 42 de condensateur et les interrupteurs 57 de connexion de résistance sont tous commandés par des signaux émis par-le circuit logique de commande et RAS 30 transmis par les conducteurs 70 et 72 représentés en traits interrompus. - Au cours du fonctionnement du circuit 10, un signal analogique reçu sur le conducteur 12 est filtré par le réseau de filtrage passe-haut 14 et appliqué à l'entrée négative de l'amplificateur opérationnel 16. Le signal de sortie de cet amplificateur, qui est essen- tiellement le signal de sortie du réseau de filtrage limiteur de bande totale, est appliqué à l'interrupteur 36 d'échantillonnage de signal qui est commandé de façon à s'ouvrir et à se fermer périodiquement par un généra- teur de signaux d'horloge (non représenté) d'une cons- truction bien connue, lors du prélèvement de chaque 2 4 8 7 1 4 2 échantillon. L'interrupteur de signal est fermé pendant une durée suffisante pour permettre à la plaque supé- rieure de chaque conducteur 40 de se charger à la ten- sion analogique échantillonnée. En même temps, les com- mutateurs 42 de condensateur sont tous commandés par le circuit logique de commande 30 de façon à connecter la plaque inférieure du condensateur à la première borne 44 respective et, par conséquent, de façon à connecter cette plaque au bus 48 portant la tension de référence VREF afin d'alimenter cette plaque avec la tension de référence. Après acquisition du signal analogique, au temps T, l'interrupteur de signal s'ouvre mais les com- mutateurs de condensateur restent fermés. Le signe du signal est alors déterminé par le comparateur 32, et, si le signe est positif, la plaque supérieure de chaque condensateur du réseau en échelle ré-échantillonne le signal analogique (VIN) en fermant l'interrupteur 36 après que les plaques inférieures ont été connectées à la masse. Si le signe du signal échantillonné est néga- tif, la plaque supérieure de chaque condensateur ré- échantillonne le signal analogique alors que sa plaque inférieure a été connectée à la ligne portant la tension de référence VREF par le circuit logique de commande 30, en supposant la tension de référence V F négative. Le procédé de redistribution de charge de la conversion d'analogique en numérique (A/N) consiste maintenant à ramener à zéro la tension de la plaque su- périeure d'un condensateur choisi (le "condensateur d'accord") dans l'échelle de condensateurs 40. Le con- densateur d'accord est déterminé par une technique sé- quentielle suivant laquelle la tension de la plaque in- férieure de chaque condensateur 40 du tableau, en com- mençant par le condensateur ayant la plus petite capa- cité, est changée de -VREF (une transition positive, pour un signal négatif) en commutant le commutateur 42 -10- de la plaque inférieure du condensateur choisi à la masse ou de +VREF (une transition négative, pour un si- gnal positif) en commutant le commutateur 42 de la pla- que inférieure du condensateur à la tension VREF jusqu'à ce que le comparateur change de signe. Le condensateur choisi lorsque le comparateur change de signe est appe- lé le "condensateur d'accord". On utilise ensuite la chaîne linéaire de résistances 54 pour présenter diver- ses tensions à la plaque inférieure du condensateur d'accord en vue d'essayer d'annuler la tension du conden- sateur d'accord. La tension du condensateur d'accord n'est pas, en général, ramenée à zéro lorsque le conden- sateur change de signe au moment oû le condensateur d'ac- cord est déterminé. Les tensions disponibles qui peuvent être appliquées à la plaque inférieure sont + V ou n REF des divisions de - VRF (c'est-àdire A VR (n = O à 32)). Les excursions positive et négative de la tension VREF pour chaque condensateur sont obtenues en commutant la plaque inférieure de VR à la masse ou vice-versa. Les fractions de la tension VRF qui peuvent être re- quises sont engendrées par la chaîne linéaire de résis- tances et des divisions appropriées de la tension VREF sont disponibles sur les plaques inférieures du tableau de condensateurs. Ainsi, la plaque inférieure peut être connectée de + A VR à la masse et vice-versa. En dé- terminant celui des condensateurs qui est le condensa- teur d'accord et celle des fractions de la tension - VREF qui doit être appliquée à la plaque inférieure du condensateur d'accord pour produire un niveau de tension nul sur la ligne 54, on obtient une représentation nu- mérique de la tension analogique (VIN) appliquée à l'en- trée du convertisseur d'analogique en numérique. De nombreuses modifications de construction et des modes de réalisations et applications très diffé- 515 rents qui entrent néanmoins dans le cadre et l'esprit -11 - de l'invention se présenteront à l'esprit des spécia- listes de la technique à laquelle l'invention se_ rap- porte. La description qui précède n'a été donnée qu'a titre d'illustration et ne doit pas être interprétée dans un sens limitatif. -12- REVENDICATIONS 1. Un circuit de conversion d'analogique en numérique pour convertir des signaux analogiques, aussi bien positifs que négatifs, sous une forme numérique, caractérisé en ce qu'il comporte: 5. des moyens d'entrée comprenant un amplificateur opérationnel (16) ayant une première borne d'entrée pour recevoir et filtrer un signal analogique d'entrée à des intervalles prédéterminés par horloge, une seconde borne d'entrée et une borne de sortie; 10. une boucle de mise à zéro automatique (24) ayant un conducteur de sortie (22) connecté à la seconde borne d'entrée de l'amplificateur opérationnel et une borne d'entrée (28); un conducteur commun (34) ayant une première et une seconde extrémités; un interrupteur de signal (36) connecté entre la borne de sortie de l'amplificateur opérationnel et la première extrémité du conducteur commun; un comparateur (32) ayant une première borne d'entrée connectée à lae seconde extrémité du conducteur commun, une seconde borne d'entrée reliée à la masse, et une borne de sortie; un circuit logique de commande (301 connecté à la borne de sortie du comparateur et comportant une borne de sortie connectée à la borne d'entrée de la boucle de mise à zéro automatique; une première série de moyens de commutation comportant une série de M commutateurs (42) ayant chacun une première, une seconde et une troisième bornes (44, 62, 66); un tableau de condensateurs comprenant une série de M condensateurs (40) qui ont chacun une plaque supérieure -13- et une plaque inférieure, chaque plaque supérieure de condensateur étant connectée au conducteur commun (34) et chaque plaque inférieure de condensateur étant exclusive- ment connectée à un commutateur homologue parmi les M commutateurs de la première série de moyens de commuta- tion; une série de résistances (54) connectées en série et formant une chaîne de résistances, cette chaîne ayant une première extrémité et une seconde extrémité et une série de noeuds, le noeud étant formé à la liaison de chaque résistance de ladite série; une source de tension de référence (50) unique connectée à la première extrémité de la chaîne de résis- tances; 15. un point de référence de masse connecté à la seconde extrémité de la chaîne de résistances; une seconde série de moyens de commutation contenant des interrupteurs (57) à deux bornes, la première borne de chaque interrupteur étant exclusivement connectée à un noeud choisi de la chaîne de résistances, et les secondes bornes de tous les interrupteurs étant connectées en commun; la première borne (44) de chacun des commutateurs de la première série de moyens de commutation étant connectée directement à la tension de référence, la seconde borne (62) de ces commutateurs étant connectée aux secondes bornes connectées en commun des interrupteurs de la seconde série de moyens de commutation, et la troisième borne (66) des commutateurs de la première série étant connectée à la masse du circuit; le circuit logique de commande étant connecté de façon à commander chacun des commutateurs et interrupteurs - 14- des première et seconde séries de moyens de commutation de façon à: déterminer le condensateur d'accord parmi le tableau de condensateurs, en commutant la plaque inférieure de chaque condensateur de ce tableau, en commençant par la capacité la plus faible, de la masse vers la tension de référence si le signal d'entrée se trouve être positif, ou de la tension de référence vers la masse si le signal d'entrée se trouve être négatif, jusqu'à ce que le signal de sortie du comparateur change de signe, ledit condensateur d'accord étant le condensateur qui, lorsqu'on le commute, provoque le changement de signe du comparateur; - relier séquentiellement la plaque inférieure de ce condensateur d'accord aux noeuds de la chaîne de résis- tances, de manière à déterminer auquel des noeuds correspond un signal de sortie du comparateur le plus voisin de zéro; et - fournir une représentation numérique du signal ana- logique d'entrée en fonction du signe de ce signal mémorisé sur le tableau de condensateurs, de celui des condensateurs du tableau qui est le condensateur d'accord, et de celui des noeuds de la chaîne de résis- tancesqui correspond au signal de sortie du comparateur le plus voisin de zéro lorsqu'il est relié à la plaque inférieure du condensateur d'accord. 2. Circuit de conversion d'analogique en numé- rique pour convertir des signaux analogiques aussi bien positifs que négatifs, comprenant des moyens d'entrée pour recevoir un signal analogique d'entrée avec une borne d'entrée reliée à un amplificateur opérationnel (16), un tableau de condensateurs (40) dont chacun des condensa- - 15- teurs comporte une plaque supérieure et une plaque infé- rieure, un interrupteur (36) de signal connecté entre la borne de sortie de l'amplificateur opérationnel et les plaques supérieures du tableau de condensateurs, un comparateur (32) ayant une première borne d'entrée connectée aux plaques supérieures du tableau de conden- sateurs, une seconde borne d'entrée connectée à la masse et une borne de sortie connectée à un circuit logique de commande (30), une échelle de résistances à prises intermédiaires ayant N résistances (54) connectées en série et N+1 noeuds, cette échelle ayant une première extrémité et une seconde extrémité, la première extrémité étant connectée à la masse, ce circuit étant caractérisé en ce qu'il comporte: 15. une source de tension de référence unique connectée à la seconde extrémité de l'échelle de résis- tances; des moyens (42) pour connecter sélectivement la plaque inférieure de chaque condensateur (40) du tableau, soit à la masse, soit à la source de tension de référence, soit à l'un des noeuds de la série de noeuds de l'échelle de résistances; le circuit logique de commande manipulant l'interrupteur de signal et les moyens de commutation de façon à déterminer le condensateur d'accord parmi le tableau de condensateurs, en commutant la plaque inférieure de chaque condensateur de ce tableau, en commençant par la capacité la plus faible, de la masse vers la tension de référence si le signal d'entrée se trouve être positif, ou de la tension de référence vers la masse si le signal d'entrée se trouve être négatif, jusqu'à ce que le signal de sortie du comparateur change -16- de signe, ledit condensateur d'accord étant le conden- sateur qui, lorsqu'on le commute, provoque le change- ment de signe du comparateur; - relier séquentiellement la plaque inférieure de ce condensateur d'accord aux noeuds de la chaîne de résistances, de manière à déterminer auquel des noeuds correspond un signal de sortie du comparateur le plus voisin de zéro; et - fournir une représentation numérique du signal analogique d'entrée en fonction du signe de ce signal mémorisé sur le tableau de condensateurs, de celui des conden- sateurs du tableau qui est le condensateur d'accord, et de celui des noeuds de la chaîne de résistancesqui correspond au signal de sortie du comparateur le plus voisin de zéro lorsqu'il est relié à la plaque inférieure du condensateur d'accord. 3. Circuit selon la revendication 1, caractérisé en ce que la chaîne de résistances est composéede N résistances (54) connectées en série, toutes les résistances ayant approximativement la même valeur, et en ce que la chaîne de résistances contient N+1 noeuds, le premier noeud étant situé à l'extrémité de la chaîne de résistances connectée à la tension de référence, le ième noeud étant situé au point d'interconnexion entre la ième résistance et la (i+l)ème résistance et le (N+1)ème noeud étant situé au point o la Nème résistance est connectée à la masse. 4. Circuit selon l'une des revendications 1 et 2, caractérisé en ce que le circuit de conversion d'analogique en numérique est construit sous la forme d'un dispositif à semi-conducteur monolithique. 5. Circuit selon l'une des revendications 1 et 2, caractérisé en ce que les commutateurs et inter- -17- rupteurs sont formés par des transistors métal-oxyde- semi-conducteur. 6. Procédé de conversion d'un signal analogique en une représentation numérique de ce signal analogique, utilisant une structure comportant: des moyens d'entrée comprenant un amplifica- teur opérationnel (16) ayant une première borne d'entrée pour recevoir et filtrer un signal analogique d'entrée à des intervalles prédéterminés par horloge, une seconde borne d'entrée et une borne de sortie; une boucle de mise à zéro automatique (24) ayant un conducteur de sortie (22) connecté à la seconde borne d'entrée de l'amplificateur opérationnel et une borne d'entrée (28); 15. un conducteur commun (34) ayant une première et une seconde extrémités; un interrupteur de signal (36) connecté entre la borne de sortie de l'amplificateur opérationnel et la première extrémité du conducteur commun; 20. un comparateur (32) ayant une première borne d'entrée connectée à la seconde extrémité du conducteur commun, une seconde borne d'entrée reliée à la masse, et une borne de sortie; un circuit logique de commande (30) connecté à la borne de sortie du comparateur et comportant une borne de sortie connectée à la borne d'entrée de la boucle de mise à zéro automatique; une première série de moyens de commutation comportant une série de M commutateurs (42) ayant chacun une première, une seconde et une troisième bornes (44, 62, 66); un tableau de condensateurs comprenant une -18- série de M condensateurs (40) qui ont chacun une plaque supérieure et une plaque inférieure, chaque plaque supé- rieure de condensateur étant connectée au conducteur commun (34) et chaque plaque inférieure de condensateur étant exclusivement connectée à un commutateur homologue parmi les M commutateurs de la première série de moyens de commutation; une série de résistances (54) connectées en série et formant une chaîne de résistances, cette chaîne ayant une première extrémité et une seconde extrémité et une série de noeuds, le noeud étant formé à la liaison de chaque résistance de ladite série; une source de tension de référence (50) unique connectée à la première extrémité de la chaîne de résis- tances; un point de référence de masse connecté à la seconde extrémité de la chaîne de résistances; une seconde série de moyens de commutation contenant des interrupteurs (57) à deux bornes, la première borne de chaque interrupteur étant exclusivement connectée à un noeud choisi de la chaîne de résistances, et les secondes bornes de tous les interrupteurs étant connectées en commun; la première borne (44) de chacun des commuta- teurs de la première série de moyens de commutationétant connectée directement à la tension de référence, la seconde borne (62) de ces commutateurs étant connectée aux secondes bornes connectées en commun des interrupteurs de la seconde série de moyens de commutation, et la troisième borne (66) des commutateurs de la première série étant connectée à la masse du circuit; procédé caractérisé en ce qu'il consiste à -19- connecter la plaque inférieure de chaque condensateur (40) du tableau à la tension de référence (VREF); - fermer l'interrupteur de signal (36) échantillonnant ainsi la tension d'entrée en chargeant chaque condensateur du tableau de condensateurs à la tension d'entrée analogique échantillonnée appliquée à ladite borne d'entrée (12) moins la tension de référence; - ouvrir l'interrupteur de signal après un intervalle de temps suffisant pour charger complètement les plaques supérieures du tableau de condensateurs à la tension d'entrée analogique échantillonnée; - déterminer le signe de laetension d'entrée telle que mémorisée par le tableau de condensateur; - connecter les plaques inférieures du tableau de condensateurs à la masse, si la tension mémorisée par le tableau de condensateurs est positive ou à connecter les plaques inférieures du tableau de condensateurs à la tension de référence si la tension mémorisée par le tableau de condensateurs est négative; - fermer l'interrupteur de signal pour ré- échantillonner la tension d'entrée en chargeant les plaques supérieures du tableau de condensateurs à la tension d'entrée; - déterminer le condensateur d'accord parmi le tableau de condensateurs, en commutant la plaque infé- rieure de chaque condensateur de ce tableau, en commen- çant par la capacité la plus faible, de la masse vers la tension de référence si le signal d'entrée se trouve être positif, ou de la tension de référence vers la masse si le signal d'entrée se-trouve être négatif, jusqu'à ce que le signal de sortie du comparateur change de signe, ledit 20- condensateur d'accord étant le condensateur qui, lorsqu'on le commute, provoque le changement de signe du compara- teur; - relier séquentiellement la plaque inférieure de ce condensateur d'accord aux noeuds de la chaîne de résistances, de manière à déterminer auquel des noeuds correspond un signal de sortie du comparateur le plus voisin de zéro; et - fournir une représentation numérique du signal analogique d'entrée en fonction du signe de ce signal mémorisé sur le tableau de condensateurs, de celui des condensateurs du tableau qui est le condensateur d'accord, et de celui des noeuds de la chaîne de résistancesqui correspond au signal de sortie du comparateur le plus voisin de zéro lorsqu'il est relié à la plaque inférieure du condensateur d'accord. 7. Procédé de conversion d'un signal analogique en une représentation numérique de ce signal analogique, utilisant une structure comportant: des moyens d'entrée pour recevoir un signal analogique d'entrée avec une borne d'entrée reliée à un amplificateur opérationnel (16), un tableau de condensateurs (40) dont chacun des condensa- teurs comporte une plaque supérieure et une plaque infé- rieure, un interrupteur (36) de signal connecté entre la borne de sortie de l'amplificateur opérationnel et les plaques supérieures du tableau de condensateurs, un comparateur (32) ayant une première borne d'entrée connectée aux plaques supérieures du tableau de conden- sateurs, une seconde borne d'entrée connectée à la masse et une borne de sortie connectée à un circuit logique de commande (30), une échelle de résistances à prises inter- médiaires ayant N résistances (54) connectées en série et N+l noeuds, cette échelle ayant une première extrémité -21- et une seconde extrémité, la première extrémité étant connectée à la masse, une source de tension de référence unique connectée à la seconde extrémité de l'échelle de résistances; des moyens (42) pour connecter sélec- tivement la plaque inférieure de chaque condensateur (40) du tableau, soit à la masse, soit à la source de tension de référence, soit à l'un des noeuds de la série de noeuds de l'échelle de résistances; procédé caracté- risé en ce qu'il consiste à: 10. connecter la plaque inférieure de chaque condensateur (40) du tableau à la tension de référence (VREF); fermer l'interrupteur de signal (36) échantillonnant ainsi la tension d'entrée en chargeant chaque condensateur du tableau de condensateurs à la tension d'entrée analogique échantillonnée appliquée à ladite borne d'entrée (12) moins la tension de référence; ouvrir l'interrupteur de signal après un intervalle de temps suffisant pour charger complètement les plaques supérieures du tableau de condensateurs à la tension d'entrée analogique échantillonnée; déterminer le signe de la tension d'entrée telle que mémorisée par le tableau de condensateur; connecter les plaques inférieures du tableau de condensateurs à la masse, si la tension mémorisée par le tableau de condensateurs est positive ou à connecter les plaques inférieures du tableau de condensateurs à la tension de référence si la tension mémorisée par le tableau de condensateurs est négative; 30. fermer l'interrupteur de signal pour ré- échantillonner la tension d'entrée en chargeant les plaques supérieures du tableau de condensateurs à la tension d'entrée; -22- déterminer le condensateur d'accord parmi le tableau de condensateurs, en commutant la plaque inférieure de chaque condensateur de ce tableau, en commençant par la capacité la plus faible, de la masse vers la tension de référence si le signal d'entrée se trouve être positif, ou de la tension de référence vers la masse si le signal d'entrée se trouve être négatif, jusqu'à ce que le signal de sortie du comparateur change de signe, ledit condensateur d'accord étant le conden- sateur qui, lorsqu'on le commute, provoque le changement de signe du comparateur; relier séquentiellement la plaque inférieure de ce condensateur d'accord aux noeuds de la chaîne de résistances, de manière à déterminer auquel des noeuds correspond un signal de sortie du comparateur le plus voisin de zéro; et fournir une représentation numérique du signal analogique d'entrée en fonction du signe de ce signal mémorisé sur le tableau de condensateurs, de celui des condensateurs du tableau qui est le condensateur d'accord, et de celui des noeuds de la chaîne de résistances qui correspond au signal de sortie du comparateur le plus voisin de zéro lorsqu'il est relié à la plaque inférieure du condensateur d'accord.