L'invention concerne un circuit de mémoire comportant des condensateurs de mémorisation métal-premier isolant-second isolantsemiconducteur dans lesquels une surface limite entre le premier isolant et le second isolant peut entre chargée et déchargée électriquement. On connaît déjà des circuits de mémoire comportant des transistors métal-nitrure-oxyde -s ilicium (transistor MNOS). De tels circuits présentent l'avantage que les informations enregistrées sont conservées mEme lors de la disparition de la tension d'alimentation Un autre avantage réside dans le fait que l'encombrement de tels circuits est relativement faible. La présente invention se propose de réaliser un circuit de mémoire présentant encore un encombrement plus faible. Ce problème est résolu suivant l'invention, dans un circuit de mémoire du type ci-dessus, grace au fait que les condensateurs de mémorisation sont formés à partir d'une couche d'oxyde de silicium qui se trouve sur un substrat en silicium qui est dopé de façon à posséder un type de conductivité, d'une couche de nitrure de silicium ou d'oxyde d'aluminium, qui se trouve sur la couche d'oxyde de silicium, d'une électrode de commande métallique, qui se trouve sur la couche de nitrure de silicium ou d'oxyde d'aluminium et qui constitue une électrode du condensateur, et d'une zone, noyée dans le substrat, qui présente un type de conductivité opposé à celui du substrat et qui constitue une contre-électrode du condensateur, cette contreélectrode étant décalée latéralement dans le substrat par rapport à la couche d'oxyde de silicium et s 'étendant uniquement sur une faible zone marginale sous cette couche d'oxyde de silicium, et que le substrat comporte une borne de masse. Le5 condensateurs utilisés conmoe éléments de mémoire suivant l'invention présentent la propriété que la tension de seuil ou tension de bande plate de ces condensateurs peut ètre commutée sur une valeur élevée ou faible, en appliquant à une électrode du condensateur un potentiel électrique positif ou négatif, par rapport à la contre-électrode. La tension de bande plate désigne la tension qui doit agir sur la structure métal-isolant-semi-conducteur, de façon que les bandes d'énergie du semiconducteur, de L'isolant et du Étal ne présentent aucun bombemént, c'est-à-dire soient plates, on se référera aussi au R.S.C. Cobbold "Theory and applications of field-effect transistors", New York (1970) page 188. Aux différentes tensions de seuil correspondent, pour une tension identique appliquée aux électrodes du condensateur, différentes valeurs de capacité de ces condensateurs. De façon correspondante, l'enregistrementd'une information dans un circuit de mémoire suivant l'invention est effectué grace ai fait qu'un ou plusieurs condensateurs sont commandés de façon à prendre des ca pacités différentes, et l'extraction des informations est effectuée grace au fait que ces capacités différentes peuvent être détectées. La pressente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation particulière donnée à titre d'exemple et représentée au dessin annexé dans lequel les figures 1 à 3 sont des vues en coupe de condensateurs de mémorisation pour un circuit de mémoire suivant 1' invention, dans des états de fonctionnement différents. La figure 4 représente la capacité des condensateurs de mémorisation en fonction de la tension appliquée. La figure 5 représente un circuit de mémoire suivant l'invention comportant un circuit dlévaluation. Les figures 6 à 9 représentent des courbes utilisées pour l'explication des modes de fonctionnement du circuit de mémoire suivant l'invention. Suivant une forme de réalisation préférée, la matrice de mémoire est réalisée suivant la technique au silicium. De façon correspondante, les figures 1 à 3 se rapportent à cette forme de réalis at ion. Suivant la figure 1, sur un substrat 1, qui est par exemple de type n, est déposée une couche 2 d'oxyde de silicium (SiO2), sur laquelle se trouve une autre couche 3 de nitrure de silicium (Si3N4) sur laquelle se trouve encore une électrode de commande métallique 4. Comme contre-électrode 5 on utilise une zone dopée, présentant un type de conduction opposé à celui du substrat, qui est noyée dans ledit substrat et qui s'étend légèrement sous la couche d'oxyde de silicium. Le substrat est mis par exemple au potentiel de la terre, par l'intermédiaire d'une borne 10. Entre l'électrode de commande et la borne 6 peut être appliquée la tension UG, et entre la contre-électrode et la borne 6 peut etre appliquée la tension UD.Dans un premier état de fonctionnement, la tension UG est positive par rapport au potentiel de la terre, et la tension UD possède la valeur 0. Dans le substrat de type n, il se forme une couche 1L du type à enrichissement qui est constituée par des porteurs de charge négatifs. Sur la surface limite entre la couche d'oxyde de silicium et la couche de nitrure de silicium des pièges 10 captent également des porteurs de charge négatifs, c'est-à-dire que cette surface limite est chargée à partir du substrat. En raison de la charge de cette surface limite, la tension de seuil de ce condensateur se décale dans la direction ## une va- leur de tension positive. Si l'on utilise un substrat de type p à la place du substrat de type n, la tension de seuil se décale dans la direction opposée. La figure 2 représente un état-de fonctionnement pour lequel UG présente une valeur fortement négative. Il se forme ici, sur la surface limite de la-couche d'oxyde de silicium et du substrat, une couche d'inversion 12. Cette couche d'inversion 12 est de type p. Cette couche d'inversion de type p représente, avec la zone de type p de la contre-électrode 5, une électrode commune. Si cette contre-électrode, comme représenté, se trouve à O V, la tension commune UG ai niveau de l'isolant, c'est-à-dire au niveau des couches d'oxyde de silicium et de nitrure de silicium, décrott. Les pièges se trouvant au niveau de la surface limite entre ces deux couches sont déchargés . Il reste une charge résiduelle posi tive par 1' intermédiaire de laquelle la tension de seuil du condensateur est décalée vers des valeurs de tensions négatives. Si, comme représenté dans la figure 3, on applique aussi à la contre-électrode une tension négative dont la valeur absolue est supérieure à la valeur absolue de la tension UC, la tension au niveau de l'isolant décroît uniquement d'une valeur correspondant à la différence de ces deux tensions. Lors d'un choix correspondant de la tension UD, la tension résultante au niveau de Isolant peut être maintenue suffisamment faible pour que l'état de charge des pièges 10, voir figure 1, ne soit pas modifié. En faisant varier les tensions UG et Un, on peut donc charger les pièges, voir figure l, ou les décharger, voir figure 2, ou les laisser dans l'état on ils se trouvent, voir figure 3. D'après la figure 3, on voit que l'état de charge peut aussi entre maintenu lorsque les tensions Ut et UD disparaissent, c'est-à-dire prennent la valeur O V; les informations mémorisées sont donc conservées aussi lors de perturbations de fonctionnement, par exemple lors de la disparition de la tension d'alimentaton. La figure 4 représente la valeur de la capacité des con dansateurs représentés dans les figures 1 à 3 en fonction de la ~ tension UG qui est appliquée sur l'électrode de commande. La ten, sion UG est portée en abscisses, et le rapport de la capacité totale CT du condensateur à la capacité CI de l'isolant est porté en ordonnéea.Tant que la tension UG possède une valeur positive ou très faiblement négative, le rapport des capacités reste égal à 1. Cet état correspond à l'état de fonctionnement qui est représenté dans la figure 1. Si la tension UG prend une valeur plus fortement négative, le substrat est appauvri en porteurs de charge mobiles au niveau de la surface limite de l'isolant, et la capacité CT devient plus faible. Dès que la tension UG suffit pour créer la couche d'inversion 12 dans le substrat, la capacité CT se remet à crottre, et le rapport CT/CI est égal à 1. Ceci est représenté par la courbe 40. La courbe 40 correspond donc à l'allure de la capaci té dans le cas où is pièges 10 sont chargés. Dans le cas où les pièges sont déchargés on obtient une allure de capacité telle que celle donnée par la courbe 41. Cette courbe à la meme forme que la courbe 40, mais est cependant décalée vers les valeurs négatives de UG. les valeurs U40, U41 > au niveau des minima des courbes, correspondent respectivement à la tension de seuil du condensateur pour l'état de fonctionnement considéré. Si. l'on applique maintenant une tension de lecture, par exemple la tension U40 ou U41, à deux condensateurs, qui reçoivent des tensions de seuil différentes, ces condensateurs présentent des capacités différentes pour les tensions données. Le rapport des capacités des deux condensateurs est compris entre 4/1 et 5/1. On peut maintenant attribuer à ces deux capacités les nombres binaires 0 et 1, c'est-à-dire que l'on peut enregistrer des informations dans une matrice de mémoire qui est réalisée à partir de tels condensateurs. La figure 5 est un schéma d'une telle matrice de mémoire et d'un circuit d'évaluation.Pour simplifier la vue d'ensemble, on a seulement représenté une matrice 2 x 2. Cette matrice comporte les condensateurs de mémorisation lol, 102, 103 et 104. Ces condensateurs de mémorisation sont raccordés auspoints de croisement des lignes de commande 110, 120 et des lignes de colonnes 111, 112. Les lignes de commande sont raccordées aux circuits d'évaluation 106, 107 qui ont tous deux la mEme constitution et contiennent une bascule. Les circuits d'exploitation sont reliés aux sorties A1 et A2. On va maintenant décrire l'effacement et l'enregistrement d'informations. Pour enregistrer un "O" on applique une impulsion de tension sur la ligne de commande 110, c'est-à-dire que cette ligne de commande est à un potentiel qui est positif par rapport au potentiel de la terre appliqué aux lignes de colonnes 111, 112. De ce fait, un 110,1 est enregistré dans les condensateurs de mémorisation 101 et 102. Si l'on doit maintenant par exemple enregistrer un "1" dans le condensateur 102, on applique à la ligne de commande 110, une impulsion de tension négative par rapport au potentiel de la terre, la ligne de colonne 112 se trouvant au potentiel de-la terre, De ce fait, un Itllt est enregistré dans le condensateur de mémorisation 102. Pour éviter l'enregistrement simultané d'un "11' dans le condensateur de mémorisation 101, une tension négative doit aussi etre appliquée à la ligne de colonne 111 pendant l'enregistrement du "L" dans le condensateur 102.De façon correspondante à l'état de fonctionnement représenté dans la figure 3, la charge des pièges dans le condensateur 111 peut ne pas être modifiée. Dans le condensateur 111 est donc maintenant enregistré un "d' et dans le condensateur 102 est enregistre un "1". La lecture ou l'extraction des informations se fait de la façon suivante . Sur la ligne de commande 110 est appliquée la tension de lecture, c'est-à-dire une tension qui correspond soit à la tension U40, soit à la tension U41 dans la figure 4. Par 1' intermé- diaire des lignes de colonnes 111 et 112, qui se trouvent par exemple au potentiel de la terre, les condensateurs 101 et 102 sont maintenant chargés, par l'intermédiaire de la résistance 200, à cette tension de lecture. le temps T pour la charge est déterminé par la capacité : T = RC, R étant la valeur de la résistance 200 et C la capacité du condensateur respectif.Si un condensateur est dans l'état lad', une tension correspondant à 9070 de la tension de lecture est atteinte quatre ou cinq fois plus vite que lorsque le condensateur se trouve dans l'état "1". Ceci va etre expliqué en se référant aux figures 6 et 7. Pour un court intervalle de temps tLZ la ligne de commande se trouve à la tension UL, voir figure 6. Pendant cet intervalle de temps, un condensateur dans l'état "1" se charge, suivant la figure 7, jusqu'à la tension U1, un condensateur dans l'état "0" se charge jusqu'à la tension UO qui correspond approximativement à quatre ou cinq fois la valeur de la tension U1. La lecture des informations s'effectue maintenant de la façon suivante. On doit par exemple lire l'information figurant dans le condensateur 101. A cet effet, on applique sur la ligne de colonne 111 la tension O V, sur la ligne de commande 110 la tension de lecture UL, de meme que sur la ligne de colonne 112, pour éviter une modification de l'état de charge des pièges du condensateur 102. On supposera qu'un "O" est mémorisé dans le condensateur 101. Par conséquent, pendant l'intervalle de temps tL la tension sur la ligne de commande 110 augmente jusqu a la valeur UO, en correspondance avec la figure 7. Pendant cet intervalle de temps, la tension U130 est appliquée sur l'électrode de commande du transistor 130, voir figure 9, de sorte que ce transistor conduit. Par conséquent, la bascule est mise dans son état instable. A la fin d'un intervalle de temps tL > la tension U131 est appliquée sur l'électrode de commande du transistor 131, voir figure 8, ce transistor 131 devenant conducteur. Par conséquent, la tension UO est appliquée au noeud 133 de la bascule, et celle-ci bascule dans l'état opposé à l'état préférentiel. Le signal atteint la sortie par l'in termédiaire de l'amplificateur A1. Pour la bascule, il s'agit d'une bascule non symétrique. Cette absence de symétrie peut entre obtenue par exemple par des résistances de charge 134, 135 de valeurs différentes. Le condensateur 140 relié au point de liaison de la bascule et de la sortie A1 sert à ce que, lorsqu'un court circuit de la bascule par l'intermédiaire du transistor 130, elle arrive de façon parfaite au point de fonctionnement instable. Si un "1- est mémorisé dans le condensateur 101, la tension U1 dans la figure 7 ne suffit pas pour amener la bascule dans l'état opposé à l'état préférentiel. Par conséquent, la bascule le revient dans son état préférentiel. REVENDICATIONS 1 - Circuit de mémoire comportant des condensateurs de mémorisation métal -premier isolant-second isolant-semiconducteur > dans lesquels une surface limite entre le premier isolant et le second isolant peut entre chargée et déchargée électriquement, caractérisé par le fait que les condensateurs de mémorisation (101, 102, 103, 104) sont formés à partir d'une couche (2) d'oxyde de silicium (SiO2) qui se trouve sur un substrat en silicium (1) qui est dopé de façon à posséder un type de conductivité, d'une couche (3) de nitrure de silicium (Si3N4) ou d'oxyde d'aluminium (A1203), qui se trouve sur la couche (2) d'oxyde de silicium, d'une électrode de commande (4) métallique, qui se trouve sur la couche (3) de nitrure de silicium ou d'oxyCtrd'alumlnium, et qui constitue une élec tende du condensateur, et d'une zone, noyée dans le substrat qui présente un type de conductivité opposé à celui du substrat et qui constitue une contre-électrode (5) du condensateur, cette contre-électrode étant décalée latéralement dans le substrat par rapport à la couche (2) d'oxyde de silicium, et s'étendant uniquement sur une faible zone marginale sous cette couche d'oxyde de silicium, et que le substrat comporte une zone de masse (6). 2 - Circuit de mémoire suivant la revendication 1, carac térisé par le fait que le substrat en silicium est dopé de type n. 3 - Procédé pour mémoriser des informations dans un circuit de mémoire suivant l'une des revendications 1 ou 2, caractérisé par le fait que les condensateurs de mémorisation sont commandés de façon à prendre une valeur de capacité élevée ou faible, en appliquant à l'électrode de commande un potentiel positif ou négatif par rapport à la masse, ce potentiel étant tel que des pièges (10) situés à la surface limite de la couche de SiO2 et de la couche de Si3N4 sont chargés ou déchargés. 4 - Procédé pour l'extraction d'informations mémorisées dans un circuit de mémoire suivant l'une des revendications 1 ou 2, caractérisé par le fait que l'on utilise des circuits d'évaluation (106, 107) comportant des bascules non symétriques. 5 5 - Circuit d'évaluation pour la mise en oeuvre du procédé suivant la revendication 4, caractérisé par le fait qu'il comporte une bascule comprenant deux résistances de charge (134, 135) de valeurs différentes.