La présente invention se rapporte, d'unemanière générale, aux systèmes de traitement de données ou d'informations et concerne plus particulièrement l'interconnexion de tels systèmes dans un réseau de traitement de données distribué. Pour éviter toute ambiguïté, il convient de préciser la signification du terme "fichier" et de l'expression "système de traitement de données distribué". Un "fichier"est une collection organisée dtinformations orientée vers un certain but. C'est ainsi, par exemple, qu'un fichier peut comprendre une série d'instructions d'un programme destiné à être utilisé par un système de traitement de données ou bien peut comprendre un bloc de données devant être traité en réponse aux instructions contenues dans un autre fichier. Dans le contexte du présent mémoire descriptif, un fichier est spécifié par un identificateur unique. En général, cet identificateur est un nom commun que la personne formant le fichier lui attribue. Un "réseau de traitement de données distribué" comprend des systèmes de traitement de données interconnectés. Un tel réseau est caractérisé par le fait que chaque système opère séparément des autres, tout en ayant la possibilité de transférer des fichiers à un autre système quelconque du réseau. Dans le passé, des systèmes de traitement de données ont déjà été interconnectés afin d'opérer comme des réseaux distribués. Dans sa forme la plus simple, un tel réseau comprend deux systèmes de traitement de données interconnectés au moye#n d'un circuit de liaison. Ce type d'interconnexion permet à divers dispositifs d'entre connectés à chaque système de traitement de données et d'opé- rer de façon indépendante avec ce système pendant que la liaison transfère des fichiers entre les systèmes. Ainsi, les fichiers sont conservés de façon redondante. De tels systèmes de traitement de données distribués sont parfois qualifiés de "réseaux répliqués". Ils sont relativement faciles à réaliser lorsqu'ils ne comprennent que deux systèmes de traitement de données interconnectés.Par contre, si lton tente de construire un réseau répliqué composé de trois systèmes ou plus, l'interconnexion et la programmation des commandes nécessaires pour le fonctionnement du réseau deviennent extraordinairement complexes. De ce fait, les réseaux répliqués ont tendance, pour des raisons pratiques, à se limiter à ceux ne comprenant que deux systèmes de traitement de données indépendants. Une autre approche pour interconnecter des systèmes de traitement de données de façon à produire des réseaux distribués consiste à interconnecter deux ou plusieurs systèmes de ce genre dans une relation pilote-asservi. Dans un mode de réalisation spécifique, l'un des systèmes de traitement de données joue seul le rôle de système pilote, tous les autres systèmes connectés à ce système pilote étant des systèmes asservis. Le système pilote commande toutes les communications entre les systèmes asservis individuels. Toutefois, quand le système pilote est un système de traitement de données déterminé, une grande partie de la redondance est perdue dans le système répliqué. Comme on le verra, en cas de dérangement ou de panne du système pilote, tout le réseau devient inopérant. Dans un autre mode de réalisation piloteasservi, tous les systèmes de traitement de données sont en parallèle, mais l'un d'entre eux est, en outre, programmé pour jouer le rôle de système pilote. Ceci diminue le risque des pannes du fait que le programme pilote peut être transféré dans n'importe quel autre système de traitement de données du réseau. Toutefois, la charge supplémentaire résultant de la nécessité de jouer le rôle du système pilote risque de surcharger le système considéré.Quand une telle surcharge affecte le fonctionnement du système pilote, il en résulte un ralentissement ou une diminution de l'efficacité du réseau tout entier. Dans les grands réseaux de traitement de données distribués, les systèmes de traitement de données individuels se partagent toute la mémoire principale à accès direct ou une partie de eellFci. Plus précisément, des circuits de commutation complexes relient entre eux les divers modules qui consti- tuent la mémoire principale, les multiples unités de traitement centrales et les multiples unités de commande d'entrée et de sortie. Ces réseaux exigent aussi une programmation de commande étendue et nécessitent l'arbitrage entre de multiples demandes conjointes d'accès à une mémoire particulière provenant à la fois des unités de traitement centrales et des unités d'entrée et de sortie, afin d'éviter des problèmes de "compétition" pour accéder à la partie commune de la memoire principale.Ceci a pour effet de rendre plus cher le réseau de traitement de données distribué. Dans toutes les approches précédentes, à mesure que les programmes de commande deviennent plus compliqués, leur exécution demande plus de temps. En effet, ces programmes de commande exécutent des opérations de service qui prennent un temps se soustrayant de celui pouvant être alloué aux programmes de traitement délivrant des informations utiles. On conçoit donc que le fait d'augmenter le temps accordé à ces programmes de service rend les systèmes de traitement de données sensiblement plus lents ; en d'autres termes, le temps d'exécution des programmes dans les réseaux de traitement de données distribués est plus long que le temps nécessaire pour l'exécution du même programme dans un système de traitement de données unique déterminé. En conséquence, l'un des buts de la présente invention est de fournir une unité pour interconnecter plusieurs systèmes de traitement de données faisant partie d'un réseau distribué. Un autre but de l'invention est de fournir une unité pour interconnecter plusieurs systèmes de traitement de données qui comprend des circuits électroniques offrant une grande souplesse dans la préparation des programmes de commande. L'invention se propose également de réaliser une unité pour interconnecter plusieurs systèmes de traitement de données qui est simple à réaliser et à utiliser. Enfin, l'invention vise à apporter une unité pour interconnecter des systèmes de traitement de données multiples qui réduit à un minimum le temps d'exécution des programmes de commande. Selon la présente invention, chaque système de traitement de données d'un réseau distribué est connecté à une unité d'interconnexion. Lorsqu'un réseau de traitement de données particulier a besoin de transférer un fichier, il demande l'accès à l'unite d'interconnexion. Quand cette demande est aecordée par l'unité d'interconnexion, un centrale exclusif sur cette dernière est attribué au système de traitement de données demandeur. Le système demandeur transfère alors des informations dans une partie d'une mémoire à laquelle peuvent accéder tous les autres systèmes de traitement de données du réseau.Quand l'information a été introduite dans la mémoire, le système ayant le contrôle exclusif peut faire en sorte que l'unité d'interconnexion interromptles opérations du système auxquelles les informations ont été envoyées. En réponse, l'autre système demande le contrôle de l'unité a'interconnexion, ce qui lui permet de récupérer et de traiter les informations. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif, en référence au dessin annexé, dans lequel - la figure 1 est un schéma par blocs d'un réseau de traitement de données distribué construit conformément à l'invention ; - les figures 2A à 2D représentent quatre registres spécifiques qui sont associés à chacun des circuits d'interface de la figure 1 ;; - la figure 3 est un schéma par blocs détaillé de la section de commande du circuit de commande et la section de commande correspondante du circuit d'interface de la figure 1 - la figur#e 4 est un schéma par blocs détaillé de la section de données du circuit de commande et de la section de données correspondante du circuit d'interface de la figure 1 - la figure 5 est un schéma par blocs détaillé de la section de commande de lignes du circuit d'interface de la figure 1 ; et, - la figure 6 est un schéma par blocs détaillé d'un circuit d'interface de l'unité de traitement locale représentée sur la figure 1. 1. Discussion générale La figure 1 représente un réseau de traitement de données distribué qui comprend trois systèmesde traitement de données référencés 10, 11 et 12. Le système 12 représente les 'Inièmes,, systèmes de traitement, "n" correspondant au nombre maximum de systèmes de traitement de données qui peuvent être connectés au réseau. Le montage spécifique de chaque système de traitement de données du réseau dépend de l'application particulière pour laquelle celui-ci est conçu. En général, chaque système de traitement de données comprend, au minimum, les unités représentées dans le système 10. Celui-ci comprend une unité de traitement centrale 13 qui communique, par un système de ligne 14 avec une mémoire à accès direct 15 et avec une ou plusieurs unités périphériques 16. Une unité-périphérique peut comprendre des dispositifs d'entrée et de sortie tels que des télescripteurs et des dispositifs vidéo d'affichage et de clavier, des dispositifs de sortie, tels que des imprimantes et des dispositifs de conservation d'information secondaires tels que des mémoires à disques. Les systèmes de traitement de données restant de la figure 1 ont une structure similaire. En continuant à se référer à la figure 1, on voit qu'une unité d'interconnexion 17 construite conformément à l'invention comprend un certain nombre de circuits. Un circuit d'interface relie chaque système de traitement de données au réseau. Sur la figure 1, ces circuits portent les références 20, 21 et 22. En considérant plus particulièrement le circuit d'interface 20, on voit qu'il est relié aux lignes 14 et, de ce fait, établit une liaison entre l'unité d'interconnexion 17 et le système de traitement de données 10. Chacun des circuits d'interface 20, 21 et 22 est aussi relié à l'un des circuits d'interface 23, 24 et 25 au moyen de lignes 30, 31 et 32. Chaque circuit d'interface comprend plusieurs sections, le circuit d'interface 23 étant ainsi divisé en une section 23B reliee à la ligne 30, en une section 23C qui est reliée à la section 23B et en une section 23D qui est aussi reliée à la section 23B. Chacune de ces sections de commande et de données, telles que les sections 23C et 23D est reliée à un circuit de commande 33. Le circuit de commande 33 comporte une section de commande 34 et une ligne 35 reliant la section 34 à chaque section de commande des circuits dtinerface, telle que la section de commande 23C. De même, une section de données 36 communique avec chaque section de données des circuits d'interface telle que la section 23D, par une ligne 37. Chacun des systèmes de traitement de données du réseau représenté sur la figure 1 opère indépendamment des autres. Plus précisément, chaque section répond au programme contenu dans sa propre mémoire et aux signaux reçus de et transmis à ses propres dispositifs périphériques. Toutefois, l'unité d'interconnexion 17 est aussi connectée à tous les systèmes de traitement de données. De ce fait, elle habilite l'un des systèmes comme étant un "système demandeur" afin de transférer un fichier à ou de n'importe lequel des autres systèmes, jouant le rôle de 11système destinataire", dans le réseau. Un transfert est déclenché quand le système demandeur réclame le contrôle soit de la section de commande 34, soit de la section de données 36 de l'unité d'interconnexion 17.Quand l'unité d'interconnexion 17 accorde le contrôle au système demandeur, celui-ci transfère l'infor mation à la section correspondante de commande ou de données 34 ou 36. Le système demandeur peut alors interrompre les opérations du système destinataire. C'est ainsi, par exemple que lorsque le système de traitement de données -10, au cours de ses opérations, a besoin de transférer un fichier au système 11, il devient un système demandeur et fait une demande de contrôle de la section de commande 34. Le circuit d'interface interne 20 transmet -cette demande au circuit d'interface 23 par la ligne 30 et elle aboutit dans la section de commande 23C. La section de commande 34 du circuit de commande 36 examine les demandes en cours et identifie l'une d'entre elles. Quand le circuit de commande 33 accorde le contrôle au système 10, la section de commande 34 et la section de commande 23C renvoient un signal au circuit d'interface interne 20 afin d'indiquer au système de traitement de données qu'il a-le contrôle exclusif sur l'unité d'interconnexion 17. Le système de traitement de données 10 spécifie alors quel système il choisit comme "système destinataire" devant recevoir le-fichier et exécute les autres fonctions de commande en transférant des informations à ou en recevant des informations de la section de commande 34, cette dernière contenant des informations relatives à chaque système du réseau. Une fois que toutes ces informations ont été transférées, le système demandeur 10 abandonne le contrôle de la section de commande 34 et réclame le contrôle exclusif de la section de données 36. Par un processus analogue, le contrôle exclusif est transféré au système de traitement de données 10. Ensuite, le fichier devant être transféré est dirigé par le circuit d'interface local 20, au moyen de la ligne 30, et par les sections 23B et 23D et par la ligne 37 dans la section de données 36. Une fois que le transfert est achevé, la section de commande 33 et le circuit d'interface 24 coopèrent pour notifier au système destinataire, c'est-àaire, au système de traitement de données 11, que le fichier est disponible. Le système de traitement de données 11 devient alors un système demandeur et obtient le contrôle soit de la section de commande 34, soit de la section de données 36, soit encore des deux, l'une après l'autre. Une fois que le contrôle de la section de données 36 à été obtenu, le fichier est transféré de la section 36, par la ligne 37, le circuit d'interface 241 la ligne 31 et le circuit d'interface local 21 dans le système de traitement de données 11. Eventuellement, le système de traitement de données Il et l'unité d'interconnexion 17 pourraient coopé- rer afin de notifier au système de traitement de données 10 que le transfert à été achevé. Ainsi, l'unité d'interconnexion représentée sur la figure 1 habilite un système de traitement de données demandeur à obtenir un contrôle exclusif et à transférer des informations à l'unité d'interconnexion 17. L'unité d'interconnexion 17 conserve temporairement cette information jusqu'à ce que le système destinataire ait été notifié et que, en tant que système demandeur, il complète le transfert. Pendant que le système de traitement de données connecté à l'unité d'interconnexion 17 opère indépendamment l'un de l'autre, l'unité 17 habilite chaque système à transférer des fichiers à n'importe quel autre système du réseau. La structure "radiale" de l'interconnexion des systèmes est apparente sur la figure 1.Cette configuration radiale permet aussi un transfert entre deux systèmes de traitement de données, inddpendamment de tous les autres systèmes du réseau. Ainsi, le réseau représenté sur la figure 1, est, conformément à la définition précédente, un véritable réseau de traitement de données distribué. De plus, ce résultat est obtenu sans modifier si peu que ce soit la structure des systèmes de traitement de données individuels. 2. Description d'un mode de réalisation spécifique Pour simplifier l'expose des idées qui sont à la base de l'invention et de la réalisation matérielle de celles-ci, il sera utile de décrire un mode de réalisation spécifique de celle-ci. En conséquence, l'expose qui va suivre décrit une unité d'interconnexion 17 qui opère en association avec plusieurs systèmes de traitement de données PDP11 fabriqués par la société américaine "Digital Equipment Corporation" de Maynard, Etat du Massachusetts. a. Lignes Chaque système de traitement de données PDP11 communique avec l'unité d'interconnexion 17 en exécutant des opérations de lecture et d'écriture par ses propres lignes qui correspondent aux lignes 14 du système. Chaque fois qu'une telle communication est nécessaire, une certaine unité du système, normalement l'unité de traitement centrale 13, devient une unité "pilote". Une unité pilote déclenche une opération en prenant d'abord le contrôle de la ligne 14. Ensuite elle transmet des signaux d'adresse et de commande par cette ligne 14. Les signaux d'adresse désignent un emplacement spécifique dans la mémoire 15 ou dans une unité périphérique 16 quelconque ; cette unité devient l'unité "esclave" ou "asservie" pendant la durée de l'opération. Certains signaux de commande dits "signaux de direction" spécifient si l'opération exécutée par la ligne est une opération de lecture ou d'écriture. Dans le cas d'une opération d'écriture, l'unité pilote transmet aussi des données par la ligne 14, conjointement avec les informations d'adresse et de commande. L'unité pilote transmet ensuite un signal de synchronisation. L'unité asservie répond à ces signaux en exécutant l'opéra- tion spécifiée puis renvoie à l'unité pilote un signal de synchronisation qui permet aux deux unités d'achever l'opération de la ligne. b. Registres-tampons de données et d'états de commande L'unité d'interconnexion 17 contient un certain nombre d'emplacements de conservation d'information ou de registres qui sont accessibles à chacun des systèmes de traitement de données. Plus précisément, ces emplacements comprennent un groupe de quatre registres qui sont associés à chaque système de traitement de données. Le groupe de registres associé au système 10 est représenté sur la figure 2 ; les groupes de registres associés aux autres systèmes sontidentiques. Chaque groupe comprend un registre d'état de commande 40 représenté sur la figure 2A qui contient diver#s étages. Ces étages comprennent des circuits de la section de commande 23C du circuit d'interface 23 et sont associés à la section de commande 34. La figure 2B représente un registre-tampon 41 destine à contenir des données pour la section de commande. il 51 agit, en fait, d'un registre "fictif" dont l'adresse est décodée en même temps que les signaux de direction afin d'identifier soit la porte d'entrée, soit la porte de sortie d'une mémoire 41 de la section de commande 34 (la même -référence numérique servant à identifier à la fois le registre-tampon et la mémoire qui est représentée sur la figure 3).La figure 2C représente un registre 42 contenant des informations de l'état de commande d'une section de données, registre qui comprend des circuits de la section 23D du circuit d'interface 23, tandis que la figure 2D représente un registre-tampon 43 qui est, lui aussi, un registre fictif qui correspond à une mémoire 43 de la section de données qui est représentée sur la figure 4. En se référant maintenant au registre 40 représenté sur la figure 2A, on voit que chaque registre d'état de commande comprend un certain nombre d'étages individuels qui sont constitués par diverses bascules et portes logées dans la section de commande correspondante de l'unité d'interface. Dans cette description du fonctionnement de chaque étage, on a utilise la même référence nimerique pour identifier l'étage de la figure 2 et ltélément de circuit spécifique des autres figures qui reçoivent ou transmettent le signal correspondant. Plus précisément, les étages les moins significatifs du registre 40 conservant les états de commande sont les étages MY ID 50. Ces étages sont des étages fixes ou "morts" qui reflètent les signaux transmis par un circuit 50 représenté sur la figure 3. Le circuit 50 produit une combinaison unique de signaux MY ID pour chaque système de traitement de données. Dans le présent exemple spécifique, on utilise quatre bits. En conséquence, ce mode de réalisation particulier de l'unité d'interconnexion 17 peut desservir åusqu'à seize systèmes de traitement de données. L'étage 51, est un étage d'écriture seulement et est constitué par un circuit ET-NON 51représenté sur la figure 3. Chaque fois qu'un signal correspondant à une interruption de la section de commande est reconnu pendant une opération d'écriture dans le registre 40, le circuit E2-NON 51 est active. L'unite d'interconnexion répond au signal d'interruption de la section de commande C INT en interrompant un système de traitement de données qui est spécifié par les positions prédéterminées des bits dans les étages de COMMANDE D'ADRESSE 52, ces étages étant constitues par un verrou d'adresse 52 représenté sur la figure 3. La bascule 53 de la figure 3 constitue un étage de lecture et d'écriture C REQ. Quand le système de traitement de données 10 exécute une opération d'écriture qui a pour résultat de transférer des données dans le registre d'état de commande 40 et de poser la bascule 53, le circuit d'interface 23 établit une demande de contrôle sur l'unité d'interconnexion 17. Quand le contrôle exclusif est accordé, un circuit ET 54 (c'est-à-dire, l'étage fixe CE RDY) de la figure. 3 délivre un signal CE RDY (indiquant que la ligne de commande est prêt ). Si le système de traitement de données 10 exécute alors une opération de lecture pour récupérer le contenu du registre 40, il est assuré d'avoir un contrôle exclusif sur la section de commande 34 de l'unité d'interconnexion 17. Un étage C IE 55 (habilitation de l'interruption de la section de commande) assure un transfert plus efficace du contrôle au système de traitement de données. Une bascule 55 de la figure 3 constitue l'étage de lecture et d'éeri- ture C IE. Lorsque la bascule C IE 55 est posée alors que le signal CE RDY est réclamé, la section de commande 23C et le circuit d'interface local 20 interrompent le système de traitement de données 10. Ceci constitue une indication positive pour le système 10 qu'il a le contrôle exclusif de l'unité d'interconnexion 17. Les étages de COMMANDE D'ADRESSE 52 sont des étages de lecture et dté- eriture. En plus de l'identification du système de traitement de données quand le signal C INT est demande, ces étages fournissent une adresse pour un emplacement particulier de conservation de la mémoire 41 auquel il sera accédé pendant une opération de ligne impliquant le registre-tampon de commande 41. Comme il a été indique plus haut, le registre-tampon 41 est un registre fictif. Quand une unité pilote du système de traitement de données 10 émet une adresse qui identifie ce registre, l'unité d'interconnexion 17 relie l'emplacement identifié par le verrou d'adresse 52 aux conducteurs de données de la ligne 14. En se référant maintenant au registre d'état de commande 42 de la section de données représenté sur les figures 2C et 4, on voit un étage MPB CLR 60 qui est un étage d'écriture seulement. Quand il est posé, il initialise l'unité d'interconnexion 17. Les circuits correspondants n'ont pas été représentés sur la figure 4. Un étage FI CLR 61, qui est aussi un étage d'écriture seulement, est représenté sur la figure 4 sous la forme d'un circuit ET 61. Quand le circuit ET 61 est active, le compteur 62 de la figure 4 est placé sur une valeur initiale. L'étage P UP 63 est un étage fixe qui est posé lorsque le circuit de commande 33 est activé. Cet étage habilite ainsi un système de traitement de données à déterminer si l'unité d'interconnexion t7 est en marche et opère. Ces circuits spécifiques n'ont pas été représentés. L'étage W/R 64 est un étage de lecture et d'écriture qui comprend une bascule 64 sur la figure 4. Cet étage commande, en combinaison avec les signaux de direction, l'avancement du compteur 62 pendant les transferts de ou vers la mémoire 43. L'étage D INT 65 est un étage d'écriture seulement représenté par un circuit ET 65 sur la figure 4. Quand le circuit ET 65 de l'un des circuits d'interface est activé, un autre circuit d'interface connecte au système de traitement de données identifié par les étages de destination 66 interrompt ce système de traitement. Les étages 66 sont représentés par un verrou d'adresse de données 66 sur la figure 4. Ces étages coopèrent aussi avec des signaux du compteur 62 pour identifier les emplacements de conservation unique de la mémoire 43. L'étage DM REQ 67 correspond à l'étage C REQ 53 et est un étage de lecture et d'écriture constitué par une bascule 67 sur la figure 4. Quand le système de traitement de données 10 exécute une-opération d'écriture qui transfère les données dans le registre 42 et qui pose la bascule 67, des circuits de la section de données 23D du circuit d'interface 23 établissent une demande de contrôle sur la section de données 36 de l'unité d'interconnexion 17. Quand le contrôle exclusif a été accordé, un circuit ET 68 de la figure 4 confirme un signal DM RDY. Si, le système de traitement de données 10 est alors en train d'exécuter une opération de lecture de ligne avec le registre d'état de commande 42, il sera assuré qu'il a le contrôle exclusif de la section de commande 36 de l'unité d'interconnexion 17. Lorsqu'un étage de lecture et d'écriture D IE 70, représenté par une bascule 70 est posé, un certain nombre de conditions, parmi lesquelles l'activa- tion du circuit ET 68, peuvent habiliter l'unité d'interface locale 20 à interrompre le système de traitement de données 10. Ainsi, une fois que le contrôle est donné au système de traitement de données, la notification de ce contrôle peut être renvoyée au système d'une manière positive. Un étage d'écriture seulement CLR INT 71, comprenant des circuits ET 71A (figure 4) et 71B (figure 3) et un circuit ET-NON 71C (figure 4) supprime certaines conditions d'interruption quand il est active. L'étage fixe DI PEN 72 comprend une bascule 72 sur la figure 4. La bascule 72 est posée par une commande d'interruption (c'est-à-dire, par la confirmation du signal D INT par un autre système) qui spécifie aussi le système 10. Le signal DI PEN indique que cette interruption a été reçue et qu'elle est en suspens. Lorsque la bascule D IE 70 est aussi posée, l'operation du système de traitement 10 est interrompue. Lorsque les signaux CLR INT et DI PEN sont confirmés au cours d'une opération d'écriture de données dans le registre d'état de commande 42, le circuit ET 71A annule la bascule 72. De même, une bascule 73 de la figure 3 constitue l'étage de lecture seulement CI PEN 73. Quand la bascule 73 et la bascule D IE 70 sont toutes deux posées, le système de- traitement de données 10 est interrompu. Lorsque les signaux CLR INT et CI PEN sont confirmés pendant une opération d'écriture dans le registre d'état de commande 42, le circuit ET 71B annule la bascule 73. c. Mémoires de commande En se référant maintenant aux mémoires du circuit de commande 33 repré- sente# sur la figure 1, on voit que la mémoire 41 de la figure 3 comprend un certain nombre d'emplacements. Dans ce mode de réalisation spécifique, le verrou d'ADRESSE DE COMMANDE 52 contient huit étages de sorte que 256 emplacements dif férents peuvent être spécifiés. Avec la limite précédente de seize systèmes de traitement de données du réseau, il y a dans la mémoire 41 seize emplacements alloués à chaque système de traitement. Ces registres contiennent des informations d'état et de commande qui sont utiles pendant le transfert des fichiers. C'est ainsi, par exemple, que ces emplacements pourraient contenir des informations indiquant si la mémoire 43 représentée sur la figure 4 est pleine ou vide.Parmi les autres informations, on peut citer l'identification d'un système de traitement de données demandeur. La Mémoire 143 comporte, d'autre part, des blocs d'emplacements qui correspondent à une dimension pratique de blocs de données. Dans un système de traitement de données PDP11, les fichiers sont conservés dans des mémoires à disques. Les blocs de données de base-de ces mémoires à disques sont des secteurs ayant 256 mots. En conséquence, la mémoire 43 comprend 4096 emplacements et 256 emplacements sont assignés à chaque système de traitement de données. d. Trajets des données La figure 5 représente les trajets des données dans la section de commande 23B du circuit d'interface 23 de la figure 1. Tous les circuits d'interface ont les memes trajets de données. Dans ce mode de réalisation, les signaux sont transférés entre les circuits d'interface locaux et les circuits d'interface correspondantsen utilisant des transferts de signaux différentiels. Pendant une opération d'écriture dans l'un des registres de la figure 2, les données entrantes de la ligne 30 activent des récepteurs différentiels 44.Les signaux BD (données de lignes) des récepteurs 44 passent soit dans un circuit émetteur-recepteur 45 en tant que signaux CBD (données de lignes de commande) vers la section de données 35D de la ligne 35, soit à un circuit émetteur-recepteur 46 en tant que signaux DBD (données de lignes de données) pour gagner la section de données 37D de la ligne 37. Pendant une opération de lecture de ligne de l'un quelconque des registres de la figure 2, les signaux d'entrée CBD et DBD passent dans les réeepteurs- émetteurs respectifs 45 et 46 vers un multiplexeur à quatre entrées 47 en tant que signaux CD (signaux pour la section de commande) ou DD (signaux pour la section de données). Les autres entrées du multiplexeur reçoivent respectivement des signaux CCSR (registre d'état de la section de commande) et DCSR (registre d'état de la section de données). Les signaux d'adresse (A1 et A2) sélectionnent les signaux d'entrée du multiplexeur 47 qui doivent être transmis par celui-ci aux émetteurs différentiels quand le signal MUXEN est confirmé. Les émetteurs diffé- rentiels 48 transmettent les signaux sélectionnés par la ligne 30 en réponse à un signal DREN (habilitation de lecture de données). 3. Fonctionnement d'un mode de réalisation spécifique de l'invention a. Transfert du contrôle à un système de traitement de données demandeur On se propose de décrire maintenant les circuits représentés sur les diverses figures plus en détail en se référant aux étapes successives du transfert d'un fichier du système de traitement de données 10, constituant le système demandeur, au système de traitement de données 11 constituant le système destinataire. Les transferts de fichiers entre d'autres systèmes s'effectuent de la même manière ou d'une manière analogue. Le système de traitement de données 10 initie le transfert en obtenant successivement le contrôle des sections de commande et de données 34 et 36. Bien que l'exposé qui va suivre se rapporte à une opération dans laquelle il n'est pas tenu compte d'autres transferts simultanés de fichiers, on verra par la suite que les sections de commande et de données sont independantes. Par "indépendantes", on entend que les deux sections opèrent séparément, de sorte qu'il est possible que la section de commande soit sous le contrôle exclusif d'un système de traitement de données particulier, pendant que la section de données est sous le contrôle exclusif d'un autre système de traitement de données. Un transfert de fichier est déclenché quand le système de traitement de données demandeur 10 exécute une opération d'écriture vers le registre d'état de commande 40 de la section de commande 23C du circuit d'interface- 23. Pendant cette opération, l'étage C INT 51 et les étages de COMMANDE D'ADRESSE 52 ne sont pas utilisés. L'étage C REQ 53 est pose. Aux fins de l'explication, on suppose également que l'étage C TE 54 est pose. Quand l'unité de traitement centrale 13 declen- che l'operation d'écriture, elle eonfirme-un signal BC1 indiquant une opération dtecriture et un signal de synchronisation pilote BMSYN, en plus des données et des adresses pour le registre d'état de commande 40. Ces signaux sont reçus par le circuit d'interface local 20 représenté en détail sur la figure 6. Les signaux d1 adresse sont transportés à un comparateur d'adresses 80 par des conducteurs d'adresse 14A et des conducteurs de commande 14C de la ligne 74. Le signal de synchronisation pilote (BMSYN) habilite le comparateur 80 à produire un signal de sortie lorsque les signaux d'adresse incident des conducteurs 14A correspondent à l'une quelconque des adresses prédéterminées des registres représentés sur la figure 2. Lorsque l'une des quatre adresses est reçue, le comparateur 80 et le signal BMYSEN activent un circuit ET 81 afin de transmettre ainsi un signal ME Le signal ME est transporté, à travers un circuit à retard 82 aux émet teurs différentiels 83 pour apparaître sous la forme de signaux MS sur la ligne 30.Le signal ME est aussi transporté à un circuit ET 84 qui est ainsi activé par le signal de confirmation BC1 pendant une opération d'écriture afin de transmettre un signal DATO. Le signal DATO du circuit ET 84 pendant chaque opération d'écriture conditionne les transmetteurs différentiels 85 pour transmettre les signaux des conducteurs de données 14D de la ligne 14 à des conducteurs appropries de la ligne 30. Le signal DATO commande aussi, à travers un inverseur 86 et un circuit ET 87, le transfert des signaux de données à travers des circuits d'activation des émetteurs-recepteurs 88 pendant les opératiorsde lecture. Les émetteurs différentiels 83 transportent aussi des signaux d'adresse de bas ordre Ai et A2 pour identifier l'un des quatre registres, et un signal C1, dérivant du signal BC1, sur des conducteurs correspondants de la ligne 30 pendant les opérations de lecture et d'écriture. A la section de commande 23C du circuit d'interface 23 représenté sur la figure 5, les récepteurs différentiels 89A passent les signaux d'adresse Ai et A2 à un décodeur 90. Les signaux différentiels produits par les signaux Ms passent dans un récepteur différentiel 91 pour former le signal BMSYN. Quand le signal BC1 est actif au cours d'une opération d'écriture, un circuit ET 92 transmet un signal de commande D-TO-M. Ce signal conditionne les émetteurs-récepteurs 45 et 46 pour transporter les signaux des récepteurs différentiels 44 soit sur les conducteurs CBD 35D, soit sur les conducteurs DBD 37D, si le signal CB RDY ou le signal DM RDY est confirmé. Le signal BMSYN commande le signal de sortie du de codeur 90. Pendant une opération d'écriture un circuit ET 93 produit une impulsion d'écriture (WP). Plus précisément, le signal BC1 des récepteurs différentiels 89 et le signal BMSYN des récepteurs différentiels 91 activent le circuit ET 93 åusqutà ce qu'un circuit à retard 94 désactive le circuit ET 93 à travers un inverseur 95. L'impulsion d'écriture résultante habilite de décodeur 90 è produire soit une implusion LCCSR, soit une implusion LDCSR selon les signaux d'adresse des récepteurs différentiels 89A. Dans ce cas, le décodeur 90 transmet une impulsion LCCSR qui charge les divers étages de lecture et d'écriture et de lecture seulement du registre d'état de commande 40. Le signal du circuit à retard 94 et le signal Ai qui spécifie le registre d'état de commande 40 activent un circuit ET 96 qui produit un signal CSRSSYN. Ce signal est appliqué, à travers des circuits OU 97 et 98 et à travers un circuit ET 99 qui est habilité par le signal BMSBJ. Le circuit ET 99 active les émetteurs différentiels 100, produisant ainsi des signaux SS qui sont renvoyés au circuit d'interface local 20 de la figure 6. Les récepteurs différentiels 101 appliquent aussi les signaux SS à la ligne 14 en tant que signal BSSYN. Comme l'on sait, le signal BMSYN est alors terminé et le circuit ET 99 de la figure 5 termine ensuite les signaux SS. Ceci achève l'operation d'écriture. Une fois que cette opération est achevée, le système de traitement de données peut commencer le traitement d'un autre programme quelconque. En se reportant à la figure 3S on voit une horloge 102 qui produit des impulsions de chronometrage T1 et T2 qui sont déphasées l'une par rapport à l'autre. Chaque impulsion T1 est appliquée à une entrée d'horloge (CLK) d'un compteur 103 qui a un module correspondant au nombre de systèmes de traitement de données connectés au réseau de traitement de données. Dans ce mode de réalisation spécifique le module est 16. Des comparateurs prévus dans chaque circuit d'interface, tels que le comparateur 104 de la figure 3, reçoivent les signaux de sortie du compteur 103. Quand le compteur 103 engendre un nombre correspondant à l'iden tite du système de traitement de données 10, le comparateur 104 active un circuit ET 105 qui est habilité quand la bascule 53 est posée.Le circuit ET 105 transmet un signal C REQ par l'un des conducteurs correspodants 35C. Ce signal C REQ conditionne une bascule C GRANT 106 de la section de commande 34 de façon à être posée par l'impulsion T2 suivante de l'horloge 102. Quand cette bascule est. posée, elle engendre un signal C GRANT et désactive le compteur 103, de sorte que celui-ci ne peut plus avancer. Le signal C GRANT est renvoyé à tous les circuits d'interface par l'un des conducteurs correspondants 35C et active le circuit ET 54 du circuit d'interface 23 quand ce circuit a été habilité par la bascule 53 et par le comparateur 104, afin de transmettre ainsi le signal CB RDY. En conséquence, la confirmation du signal CB RDY indique qu'un contrôle exclusif sur la section de commande 34 a été accordé au système de traitement de données 10. Une notification positive du transfert du contrôle est assurée par le fait que l'étage C IE 55 est pose. Lorsqu'il en est ainsi, le signal CB RDY active un circuit ET 107 qui est représenté sur les deux figures 3 et 5. Comme on le voit sur la figure 5, le circuit ET 107 active les émetteurs différentiels 108 pour transmettre les signaux CG par la ligne 30. Les récepteurs différentiels 101 du circuit d'interface local 20 de la figure 6 produisent un--signal CGOINT en réponse aux signaux CG.Le signal CGOINT constitue l'un des signaux d'entrée d'un circuit d'interruption jumelé 109 qui répond au signal CGOINT en interrompant le fonctionnement du système de traitement de données. le circuit d'interruption 109 est un cir- cuit classique qui est utilisé danslessystémes de traitement de donnees PDPi i, de sorte qu'il serait superflu de le decrire en détail ici. b.fie#termination de l'étant du système destinataire Normalement, le système de traitement de données 10 traite une telle interruption en détermilant si la partie de la mémoire 43 de la figure 4 qui est allouée au système destinataire est pleine. Comme il a été indique précédemment, un emplacement correspondant à chacun des systèmes de traitement de données de la mémoire 41 contient cette information. L'unité de traitement centrale 13 de la figure 1 obtient cette information d'état en lisant l'information contenue dans cet emplacement pendant une opération de lecture. Il est possible que ltopération d'écriture qui produit la demande introduise simultanément l'adresse de l'emplacement de conservation dans le verrou d'adresse 52. Si ceci n'est pas fait, l1operation de lecture doit être précédée par une autre opération d'écriture. Pendant une telle opération d'écriture, l'unité de traitement centrale 13 transmet par les conducteurs de données 14D des signaux cor#respondants à l'adresse de mémoire et au signal C REQ. L'apparition du signal C REQ pendant ltopération d'écriture maintient ltétage 53 posé pour conserver le contrôle sur l'unité d'interconnexion 17.Dans tous les cas, tant que le signal CB RDY de ltétage 54 est confirmé, les portes 113 transmettent les signaux d'adresse par les conducteurs 35A à une entrée d'adresse de la mémoire 41. Quand le système de traitement de données 10 exécute une opération de lecture, il accède à une adresse du registre-tampon de données de commande 41. Par ailleurs, le signal BC1 est inactif, de sorte que le circuit ET 84 de la figure 6 n'est pas active et que le signal DATO est inopérant. Ainsi, les émetteurs diffé- rentiels 85 sont inactifs, tandis que les émetteurs-re#cepteurs 88 sont conditionnés pour transporter des signaux des récepteurs différentiels 112, par les conducteurs 14D, à la réception du signal BSSYN. Les signaux d'adresse A1 et A2 des récepteurs différentiels 89 A de la figure 5 conditionnent maintenant le décodeur 90 de sorte que celui-ci transmet un signal CMMSYN à la réception du signal BMSYN des récepteurs différentiels 91.Plus précisément, quand les signaux d'adresse identifient l'un des registres de données, le décodeur 90 ne peut transmettre ni le signal LCCSR, ni le signal LDCSR pour introduire des informations respectivement dans les registres d'état de commande 40 et 42. Toutefois, un circuit ET 115 est activé soit pendant la lecture, soit pendant l'ecrfture, par le signal BMSYN après le délai déterminé par le circuit à retard 94. Dans ce cas, le décodeur 90 transmet un signal CMMSYN retarde qui est transmis par l'un des conducteurs correspondants 35A. Ce signal CMMSYN est alors transporté à un circuit de commande de mémoire 116 de la section de commande 34. Puisque le signal Cl est inactif pendant l'opération de lecture, les données de l'emplacement adressé sont récupérées et produites à une sortie de la mémoire 41 d'où elles sont transportées par les émetteursrdcepteurs 117 sur les conducteurs 35D en tant que signaux CBD. Après un intervalle établi par le temps nécessaire pour récupérer les informations de la mémoire 41, le circuit de commande 116 transmet un signal CMSSYN par une ligne 35A. Ce signal est transporté à un circuit OU 97 de la figure 5. Quand le circuit OU 97 est active, il transmet le signal MUXEN qui habilite le multiplexeur 47 à transmettre les signaux des conducteurs CBD 35D à la ligne 30. Comme il a été décrit plus haut, les circuits OU 97 et 98 et le circuit ET 99 font que l'émetteur diff-e- rentiel 100 engendre le signal SS, terminant ainsi ltopération de lecture. Lorsqu'un autre système de traitement de données tente d'accéder à la mémoire 41 de la figure 3 pendant qu'il n'a pas le controle de la section de commande 34, des circuits, non représentés, engendrent un signal DEFCSSYN en tant que signal de défaut. De même, une tentative pour accéder à la mémoire 143 de la figure 4 produit un signal DEFDSSYN. Chacun de ces deux signaux active le circuit OU 98, terminant ainsi l'operation. Il est bien évident que les données impliquées dans un tel transfert n'ont aucune valeur. c. Abandon du contrôle exclusif de l'unité d'interconnexion Après que les précédentes opérations de lecture et d'écriture par les lignes et les autres transferts d'informations nécessaires avec la section de commande ont été achevées, l'unité de traitement centrale 13 abandonne le contrôle de unité d'interconnexion 17. Ceci est fait en#executant une autre opération d'écriture pour le registre d'état de commande 40. Toutefois, cette opération d'écriture annule l'étage C REQ 53. En conséquence, la bascule 53 est annulée et le circuit ET 105 est désactivé. Ceux-ci transfèrent le signal C REQ du circuit ET 105 à un état de non-conformation, de sorte que l'impulsion de chronométrage T2 suivante de l'horloge 103 annule la bascule 106, terminant ainsi le signal CBGRANT.Quand le signal CBGRANT passe à un niveau non-confirmé, il active le compteur 103 pour répondre aux impulsions T1 de l'horloge 102. Ainsi, le compteur 103 identifie les systèmes de traitement de données successifs jusqu'à ce qu'il tombe sur un système dans #lequel le signal C REQ est actif, après quoi le contrôle est transféré à ce système. d. Transfert d'un fichier dans la mémoire 43 L'étape suivante consiste è transférer des données dans la mémoire 43 de la figure 4 pour obtenir le contrôle exclusif de la section 36. L'unité de traitement centrale 13, ou une autre unité pilote, obtient ce contrôle en exécutant une opération d'écriture par une ligne vers le registre de commande d'etat 42 de la section des données. Les signaux qui sont transmis conjointement à cette opération sont transportés à travers l'interface locale20 de la figure 6 et sont reçus par les circuits de la figure 5. Les signaux Ai et A2 identifient maintenant le registre 42, de sorte que le décodeur 90 transmet l'impulsion LDCSR qui est appliquée aux circuits qui correspondent aux étages d'écriture seulement et d'écriture-lecture du registre 42. En se référant à la figure 2C, on voit que les données transmises par l'unité de traitement centrale 13 comprennent un signal pour poser ltétage W/R 64, indiquant ainsi que des données vont être inscrites dans la mémoire 43, un signal pour poser l'étage DM REQ 67 et un signal pour poser l'étage D IE 70. Le numéro d'identification du système de traitement de données destinataire apparat alors dans les étages de destination 66. Quand la bascule 67 de la figure 4 a été posée, elle habilite un circuit ET 1. La section de donnée 36 contient aussi un compteur 132 qui est habilité tant qu'une bascule D GRANT 133 est annulée. Chaque signal T1 de l'hors loge 192 représentée sur la figure 3 fait avancer le compteur. Quand le nombre contenu dans le compteur 132 correspond au numéro d'une section de données particulière du circuit d'interface, un comparateur, tel que le comparateur 131 de la figure 4 active le circuit ET 130, à condition que la bascule 67 soit posée. Le circuit ET 130 transmet un signal D REQ par les conducteurs 37C. Ce signal est reçu par la bascule 133 qui est alors posée par l'impulsion T2 suivante, empêchant ainsi le compteur 132 de continuer à avancer.Le signal DGRANT de la bascule 133 est alors renvoyé par les conducteurs 37C pour activer le circuit ET 68 qui est habilité par la bascule 67 et par le comparateur 131 afin de transmettre le signal DM RDY. Lorsque la bascule 70 de la figure 4 est posee, indiquant que des interruptions sont permises, le signal DM RDY active un circuit OU 134. Le circuit ET NON 71C habilite le circuit ET 135 à être activé de sorte qu'un circuit ET 136, lui aussi représenté sur la figure 5, provoque la transmission de signaux DG par les conducteurs 30. Les récepteurs différentiels 101 de la figure 6 reçoivent les signaux DG et transmettent un signal M OINT qui est applique au circuit d'interruption 109, interrompant ainsi le système de traitement de données 10. Lorsque le verrou D'ADRESSE 66 de la figure 4 contient le numéro du système destinataire, les portes 142 transmettent le code de destination aux conducteurs 37A. Ces signaux sont alors introduits dans des positions de bits d'ordre élevé de l'entrée d'adresse ADR de la mémoire 43. Le compteur 62 fournit les bits d'adresse restants. Ainsi, lorsque la mémoire 43 possède 256 emplacements alloués à chacun des systèmes de traitement de données, le compteur 62 est un compteur à huit bits. Normalement, cette opération d'écriture est aussi utilisée pour s'assurer que le compteur 62 de la figure 4 a été vidé. Ceci est accompli en posant l'étage FICLR représenté par un circuit ET 61. Quand ce circuit est active, un autre circuit ET 61A qui est habilité par le signal DM RDY du circuit ET 68 est activé par celui-ci, produisant un signal FIFOCLR qui est transporté à une entrée d'effacement ou de remise à zéro du compteur 62. Quand le système de traitement de données demandeur a pris le contrôle de la section de données, il transfère les mots constituant les données ou les informations successivement dans la mémoire 43. Pendant chacun de ces transferts, l'unité pilote transmet l'adresse du registre-tampon fictif 43 par les conducteurs 14A. Le circuit d'interface local 20 produit aussi le signal ME qui est appliqué à la section de commande de ligne par la ligne 30. A la section de commande 23B représentée sur la figure 5, l'action combinée du signal BMSYN des récepteurs dif férentiels 91 et des signaux Ai et A2 des récepteurs différentiels 89A conditionne le décodeur 90 de manière à transmettre une impulsion DMMSYN. Pendant une opération d'écriture, le verrou 64 de la figure 4 est posé de sorte que chaque signal DMMSYN active un circuit ET 43 si le signal BC1 est confirmé. Un circuit OU 144 et un circuit ET i14#, qui est habilité par le circuit DM RDY du circuit ET 36, transmettent une impulsion FIFOCLK qui est appliquée au compteur 62 dans la section de données 36. Ainsi, à l'achèvement de chaque transfert dans la mémoire 43, le compteur 62 avance pour identifier l'emplacement suivant. Le signal Cl dérivant du signal BC1 de la ligne 14 active un circuit ET 146 et ce signal est applique à une commande mémoire 147 de la section 36. La commande de mémoire 147 conditionne la mémoire 43 pour exécuter une opération d'écriture et conditionne les émetteurs-re#cepteurs 148 de manière à transmettre les données des conducteurs 37D à l'entrée de la mémoire 43. A la fin de chaque opération, la commande de mémoire 147 transmet un signal DBSSYN qui active le circuit OU 97 de la figure 5, habilitant ainsi les émetteurs différentiels 100 à transmettre le signal SS qui est renvoyé au système de traitement de données en tant que signal de synchronisation. Cette succession d'étapes continue jusqu'd ce que tous les mots devant être transférés, normalement les mots d'un secteur, ont été chargés dans la mémoire 43. Quand ce transfert de données dans la mémoire 43 est achevé, le système de traitement de données demandeur est normalement programmé pour interrompre le fonctionnement du système de traitement de données destinataire 11. Ceci est accompli quand le système de traitement de données demandeur exécute une autre opération d'écriture dans le registre d'état de commande 42 de la figure 2. Normalement, cette opération d'écriture implique le transfert de signaux seulement dans les étages D INT, D TE et DM REQ, puisque l'information présente dans les étages destinataires 66 identifie habituellement le système destinataire. A ce moment, les circuits 142 transfèrent la destination sur les conducteurs 37A. Ainsi, pendant l'exécution de ltopération d'écriture, le circuit ET 65 transmet le signal DGOINT sur les conducteurs 37A. Pour bien comprendre le fonctionnement du système de traitement de données destinataire en réponse à une opération d'écriture qui produit une interruption, il convient de se référer encore une fois à la figure 4 en supposant maintenant que le circuit de commande d'interface représenté sur cette figure est connecté au système de traitement de données destinataire et non pas au système demandeur. Tous les circuits représentés sur la figure 4 qui sont associés à chaque unité d'interface reçoivent l'adresse et les signaux DGOINT. Chaque section de données contient, en outre, un comparateur d'adresses de données, tel que le comparateur 150 représenté sur la figure 4, qui répond à la réception de sa propre adresse par les conducteurs 37A.Quand les signaux d'adresse identifient le sys tème de traitement de données correspondant, le comparateur 150 habilite un circuit ET-NON 151 de sorte que le bord postérieur du signal DGOINT de la ligne 37A pose la bascule DI PEN 72. Le signal DI PEN résultant active le circuit ET 134, de sorte que les circuits ET 135 et 1-36 produisent le signal DG. Comme il a été expliqué plus haut, ceci interrompt le système connecté au circuit d'interface, dans le cas présent, le circuit de traitement de données destinataire. En consé- quence, ce circuit déclenche l'execution d'une interruption croisée. Après que l'interruption du système destinataire a été achevée, le système de traitement de données demandeur libère la section de données 36. Ceci est accompli en exécutant une autre opération d'écriture dans le registre d'état 42, toutefois, cette fois en annulant l'étage DM REQ 67, de sorte que la bascule 67 est annulée et le circuit ET 130 désexcité. Il en résulte que l'impulsion T2 suivante désactive la bascule DGRANT 133 et habilite le compteur 132 à avancer au nom suivant. L'annulation de la bascule 133 désactive aussi le circuit ET 68, terminant ainsi le signal DM RDY et désactivant tous les circuits qui transfèrent des données sur les conducteurs 37. e. Transfert d'un fichier de la mémoire 43 En réponse à cette interruption, le système de traitement de données destinataire exécute une routine d'interruption qui accomplit un certain nombre d'opérations. Initialement, le système de traitement de données destinataire récu- père un certain nombre d'informations de commande de la mémoire 41. Ceci est aceom- pli quand l'unité centrale du système destinataire exécute une opération d'écriture pour prendre le contrôle de la section de commande 34, comme il a été expliqué. Une fois que ce contrôle a été acoordé au système de traitement de données destinatiare, celui-ci peut lire le contenu des emplacements appropriés de sa mémoire, qui correspond à la mémoire 41 de la figure 3, et peut interpréter ces informations. Plus précisément, l'unité de traitement centrale exécute une opération d'écriture pour charger l'adresse du registre d'état de commande 42 dans les verrous d'adresse correspondant aux verrous 52 représentés sur la figure 3 et pour maintenir le verrou 53 posé. Ensuite, le système de traitement de données destinataire exécute une opération de lecture pour identifier le registre-tampon 41 de la section de données par les conducteurs d'adresse 14A. En réponse à cette opération, le décodeur 90 de la figure 5 produit une impulsion CMMSYN en réponse au signal BMSYN du récepteur différentiel 91 et des signaux d'adresse Al et A2 des récepteurs différentiels 891. En se référant à la figure 3, l'impulsion CMMSYN est appliquée aux conducteurs 35A et de là à la commande de mémoire 116 afin de transmettre ainsi l'information de sortie de la mémoire 41 sur les conducteurs 35D par l'intermédiaire des émet teurs-r6cepteurs 117. Pendant une opération de lecture, le circuit ET 92 de la figure 5 est désexcité, tandis qu'un circuit ET 153 transmet un signal DREN. Avec le circuit ET 92 inactif, les émetteurs-recepteurs 45 et 46 sont conditionnés pour renvoyer les données des mémoires 41 et 43 sur la ligne 30. Dans ce cas, le signal CM RDY est actif, de sorte que ces signaux sont transmis par le récepteur-émetteur 45 au multiplexeur 47. L'action combinée des signaux Ai et A2 et du signal MUXEN du circuit OU 97 en réponse au signal CBSSYN a pour effet que le multiplexeur 47 transporte les signaux aux émetteurs différentiels 48 qui ont été activés par le signal DREN du circuit ET 153, transférant ainsi les données des emplacements correspondants de la mémoire 41 sur les conducteurs 30.Quand ceci est achevé, l'unité centrale dn système destinataire exécute une autre opération d'écriture pour annuler l'étage 53 en abandonnant ainsi son contrôle sur l'unité d'interconnexion 17. Ensuite, le système de traitement de données destinataire obtient le contrôle de la section de données 36 représentée sur la figure 4, comme il a été expliqué plus haut. Après cela, le système exécute une séquence d'opérations de lecture du registre-tampon fictif 42. Pendant chaque opération successive de lecture, le de codeur 90 de la figure 5 transmet une impulsion DMMSYX. De plus, le circuit ET 153 est active, tandis que le circuit ET 92 est inactif. En se référant à la figure 41 on voit que le signal DMYSYN active un circuit ET 152 qui a été habilité par le fait que l'étage WR 64 est annulé et que le signal BC1 nta pas été confirmé pendant une opération de lecture. Ceci habilite le circuit OU 144 et le circuit ET 145 à transmettre les impulsions FIFOCLK pour avancer le compteur 62, afin d'identifier ainsi les emplacements successifs.Les bits d'ordre élevé qui désignent le système destinataire sont ainsi transmis dans les verrous d'adresse de données 66 Pendant chaque transfert, les données passent de la mémoire 43 et des -émetteurs-recepteurs 148 sur les conducteurs 37fi. Comme représenté sur la figure 5, ces signaux DBD sont reçus par les émetteurs-récepteurs 46 qui sont conditionnés pour faire passer les données dans le multiplexeur 47. Quand l'adresse du registre-tampon de données est indiquée, le multiplexeur 47 est conditionnoe pour transférer les signaux DD des e-metteurs--recepteurs 46 aux émetteurs différentiels 48, ces émetteurs ayant été allumes par le signal DREN du circuit ET 153. Après que toutes les données ont été transférées, le système de traitement de données destinataire exécute une autre opération d'écriture pour annuler l'étage DM REQ 67 et pour terminer son contrôle exclusif sur la section de données de l'unité d'interconnexion 17. Pendant une séquence typique de transfert d'un fichier, le système de traitement de données destinataire demande à nouveau le contrôle de la section de commande 34 afin d'effacer les bits qui indiquent que son registre-tampon est plein, permettant ainsi à d'autres systèmes de traitement de données de transférer des fichiers dans celui-ci. Il pourrait aussi transférer des informations dans un emplacement de la mémoire 41 correspondant à l'unité de traitement centrale du système demandeur afin de confirmer positivement sa réception du fichier.Dans le cas d'un tel échange, une opération d'écriture de données a lieu dans la némoire-tanpon 41. Après que cette information a été inscrite dans la mémoire 41 le système demandeur exécute une autre opération d'écriture dans le registre d'état 40 afin de transférer au verrou 52 le numéro du système demandeur et pour transférer un signal C INT dans l'étage C INT 51. En se référant à la figure 3, on voit un circuit ET-NON correspondant au circuit ET-NON 51 qui transmet le signal CGOINT qui est reçu par un circuit ET 160. Comme il a été décrit précédemment à propos du verrou DI PEN 72 de la figure 4, chaque section de commande d'interface contient un comparateur d'adresse 161. Le système de traitement de données demandeur reçoit l'adresse du système destinataire et active le circuit ET 160, posant ainsi le verrou 73. En se référant à la figure 4, on voit que le signal CI PEN du verrou 73 active alors le circuit OU 134 et produit les signaux DG qui interrompent la marche du système de traitement de données demandeur. Le verrou DI PEN 72 de la figure 4 et le verrou CI PEN 73 de la figure 3 sont annulés après que les séquences d'interruption ont été exécutées. Pour annuler le verrou CI PEN 73 de la figure 3, le système de traitement de données qui reçoit l'interruption exécute une opération d'écriture afin d'appeler l'adresse du registre d'état de commande 42. L'information qui est transmise à ce registre pose l'étage CLR INT 71 et l'étage CI PEN 73. Ceci a pour résultat que le circuit ET 71B produit la remise du verrou 73. De même, l'opération d'écriture vers le registre de commande d'état 42 qui pose l'étage CLR INT 71 et l'étage DI PEN 72 fait que le circuit ET 71A annule le verrou 72. En résumé, on vient de décrire un mode de réalisation spécifique d'une unité d'interconnexion qui permet à un certain nombre de systèmesde traitement de données indépendants d'opérer ensemble sous la forme d'un réseau distribué et dans lequel les systèmes de traitement de données individuels peuvent être situés à des emplacements physiquement éloignés. L'unité d'interconnexion comprend deux sections de base, à savoir :une section de commande et une section de données. Chaque section est reliée à tous les systèmes de traitement de données du réseau et chaque réseau peut accéder séparément aux sections de données et de commande par des opérations d'écriture. Des compteurs accordent le contrôle exclusif des sections de données et de commande à l'un des systèmes de traitement de données demandeur à la fois. Pendant qu'un système de traitement de données a le contrôle d'une section correspondante, il peut transférer des informations dans les emplacements de conservation ou récupérer des informations de ces emplacements du circuit de commande qui lui ont été assignés ou de n'importe quel autre système de traitement de données du réseau. De plus, chaque système de traitement de données peut interrompre les opérations d'un autre système de traitement de données quelconque. Ces commandes permettent, de ce fait, à chaque système de traitement de données d'opérer de façon indépendante , tout en facilitant le transfert des fichiers entre ces systèmes, suivant le besoin. L'unité d'interconnexion-prédédente a été décrite dans le cadre d'un mode de réalisation particulier qui est adapté à- être utilisé avec un système de traitement de données spécifique. Il est toutefois clair que d'autres modes de réalisation de la-présente invention peuvent être produits et permettent d'obtenir certains ou tous les avantages précédents. C'est ainsi, par exemple, que lorsque les systèmes de traitement de données sont physiquement proches, les fonctions de transmission et de réception exécutées par l'interface du système de traitement local et par les circuits d'interface peuvent être éliminées. Dans une telle installation, les fonctions restantes pourraient être combinées dans un seul circuit d'interface, éliminant ainsi les circuits discrets représentés sur la figure 1. De plus des mémoires séparées ont été représentées comme étant associtées à chacune des sections. Bien qu'un tel montage assure un fonctionnement très efficace du fait que les sections de commande et de données sont complètement indépendantes, les mémoires# pourraient néanmoins être combinées. Il est également possible d'allouer certains emplacements spécifiques à chaque système ; toutefois, dans certains réseaux ces allocations peuvent être exécutées sur une base dynamique. De plus, avec- d'autres modifications, le mode de réalisation spécifique peut être adapté à opérer avec d'autres systèmes de traitement de données. En conséquence, il va de soi que de nombreuses modifications peuvent être apportées aux exemples de réalisation représentés et décrits, sans sortir pour autant du cadre de 11 invention. REVENDICATIONS 1. Unité d'interconnexion pour relier entre eux un certain nombre de systèmes -de traitement de données dont chacun comprend des lignes, des moyens pour conserver des fichiers connectés à ces lignes pour conserver des blocs d'informations sous la forme de fichiers et des moyens connectés aux lignes pour transférer des informations, comprenant des informations relatives aux fichiers et des informations de demande de contrôle vers et à partir des lignes, ladite unité d'interconnexion étant caractérisée en ce qutelle comprend A. un certain nombre de premiers moyens de transfert dont chacun peut être connecté aux lignes dans l'un des systèmes de traitement de données afin de recevoir des informations de ce système de traitement de données et pour en transférer à celui-ci par les lignes ;; B. des moyens de sélection de demande connectés aux différents premiers moyens de transfert afin de transférer un contrôle exclusif de ladite unité d'interconnexion à l'un desdits systèmes de traitement de données en réponse à la réception d'informations de commande de demande par lesdits premiers moyens de transfert ; C. un certain nombre d'aires de stockage, chacune desdites aires de stockage étant allouée à l'un desdits systèmes de traitement de données ; et, D. des seconds moyens de transfert connectés à tous les premiers moyens de transfert et auxdites aires de stockage pour transférer des informations entre lesdits premiers moyens de transfert et lesdits moyens de stockage. 2. Unité d'interconnexion selon la revendication 1, caractérisée en ce que les premiers moyens de transfert comprennent I. des registres de commande d'état pour conserver les informations de demande de contrôle ; et, Il. des moyens de commande de transfert connectés audit registre d'état de commande et qui en réponse aux informations de demande de commande de transfert du système de traitement de données correspondant transfèrent les informations de demande de contrôle audit registre d'état de commande. 3. Unité d'interconnexion selon la revendication 2, caractérisée en ce que les moyens de commande de transfert comprennent, en outre I. des moyens d'interface pouvant être connectés auxdites lignes ; et, Il. des récepteurs-émetteurs interconnectant lesdits moyens d'interface avec lesdits moyens de commande de transfert, permettant ainsi au système de traitement de données d'être éloigné dans le réseau. 4. Unité d'interconnexion selon la revendication 2, caractérisée en ce que C. - lesdits moyens de sélection de demande comprennent I. des moyens d'identification connectés à chacun desdits premiers moyens de transfert afin d'identifier chaque système de traitement de données successivement ; et, Il. des moyens accordant le contrôle connectés auxlitsmoyens d'identification, et, B. en ce que chaque premier moyen de transfert comprend : I. des moyens de verrouillage constituant l'un des étages dudit registre de commande d'état pour engendrer un signal de demande de contrôle ; II. des moyens pour engendrer un signal de demande en réponse au signal de demande de contrôle et des signaux venant desdits moyens d'identification situés dans lesdits moyens de sélection de demande qui identifient le système de traitement de données correspondant, lesdits moyens pour accorder ledit contrôle étant connectés auxdits moyens de génération afin d'arrêter la séquence d'identification en réponse au signal de demande. 5. Unité d'interconnexion selon la revendication 4, caractérisée en ce que lesdits moyens de génération situés dans chacun desdits premiers de transfert comprennent des moyens pour engendrer des signaux qui identifient de façon unique le système de traitement de données auquel lesdits premiers moyens de transfert sont connectés et des moyens de comparaison qui en réponse aux signaux desdits moyens de génération et desdits moyens d'identification engendrent le signal de demande. 6. Unité d'interconnexion selon la revendication 4, caractérisée en ce que lesdits moyens d'identification comprennent un compteur et des moyens connectés à ce compteur pour faire avancer celui-ci. 7. Unité d'interconnexion selon la revendication 4, caractérisée en ce que chacun desdits premiers moyens de transfert comprend, de plus, des moyens de signalisation de préparation connectés auxdits moyens de verrouillage, auxdits moyens de génération et aux moyens accordant ledit contrôle afin d'engendrer un signal de préparation en réponse aux signaux desdits moyens de verrouillage, desdits moyens de génération et desdits moyens accordant le contrôle# 8.Unité d'interconnexion selon la revendication 7, caraetérisée en ce que les informations de demande de contrôle comprennent des informations de permission d'interruption, lesdits premiers moyens de tr#ansfert comprenant, de plus : I. des seconds moyens de verrouillage constituant un second étage dudit registre d'état de commande pour répondre auxdites informations de permission d'interruption ; 11. des moyens pour engendrer des signaux d'interruption connectés auxdits moyens de préparation et auxdits seconds moyens de verrouillage pour engendrer un signal d'interruption, interrompant ainsi le fonctionnement du système de traite ment # de données. 9. Unité d'interconnexion selon la revendication 4, caractérisée en ce que les informations de demande de contrôle comprennent des informations d'interruption croisée et en ce que chaque premier moyen de transfert comprend I. des moyens de permission d'interruption croisée répondant à la réception des informations d'interruption croisée en engendrant un signal de permission d'interruption croisée LI. des moyens pour engendrer des signaux d'adresse indentifiant un autre système de traitement de données qui doit être interrompu ; III. des moyens de réception connectés à tous lesdits moyens de permission d'interruption croisée et auxdits moyens d'adresse pour recevoir les signaux de permission d'interruption croisée et les signaux d'adresse ; et, IV. des moyens d'interruption en suspens répondant à la réception d'un autre desdits premiers moyens de transfert, de signaux d'adresse qui identifient le système de traitement de données correspondant, en réponse au signal de permission d'interruption croisée et aux signaux desdits moyens de sélection qui identifient les moyens de traitement de données correspondant, engendrent un signal d'interruption, lesdits premiers moyens de transfert appliquant ledit signal d'interruption aux lignes du système, interrompant ainsi le fonctionnement du système de traitement de données identifié par les signaux d'adresse. 10. Unité d'interconnexion selon la revendication 2, dans laquelle lesdites aires de stokage comprennent, au moins, un emplacement de stockage ayant une adresse pour conserver les informations du fichier, caractérisée en ce que les premiers moyens de transfert comprennent I. des moyens de verrouillage d'adresse constituant d'autres étages dudit registre d'état de commande pour recevoir, durant le transfert d'informations audit registre de commande d'état, des signaux d'adresse qui identifient une aire de stockage spécifique II. des moyens qui en réponse aux signaux d'adresse desdits moyens de verrouillage d'adresse et d'une demande provenant du système de traitement de données, transfèrent des informations de fichier vers et hors desdites aires de stockage afin de réaliser un transfert d'informations entre les lignes du système et un emplacement de stockage spécifique. 11. Unité d'interconnexion pour relier entre eux un certain nombre de systèmes de traitement de données dont chacun comprend des lignes, des moyens de stockage de fichiers connectés aux lignes pour conserver des blocs d'informations sous la forme de fichiers, et des moyens connectés aux lignes pour transférer des informations, incluant des informations de fichier, des informations d'état et des informations de demande de contrôle, vers et entre lesdites lignes, ladite unité d'intereonnexion étant caractérisée en ce qu'elle comprend A. une première section de commande ayant des moyens de commande de mémoire pour conserver des informations d'état, des moyens de commande de mémoire pour transférer des informations dans les deux sens auxdits moyens de mémoire, et d'es moyens de sélection pour identifier sélectivement des systèmes de traitement de données spécifiques ; B. une première section de données ayant une mémoire pour conserver des fichiers, des moyens de commande pour transférer des fichiers vers et hors de ladite mémoire et des moyens de sélection pour identifier sélectivement un système de traitement de données spééifique ; C. un certain nombre de circuits d'interface pour véhiculer des signaux vers et hors des lignes, chacun desdits circuits d'interface incluant des moyens pour connecter les lignes à l'un des systèmes de traitement de données ;; D. un certain nombre de secondes sections de commande dont chacune est connectée à un circuit d'interface correspondant et à la première section de commande et comprend des moyens qui en réponse à la réception des informations de demande de contrôle du système de traitement de données auquel ils sont connectés transmettent à cette première section de commande une demande de contrôle de ladite première section de commande et des moyens qui en réponse au transfert d'autres informations transfèrent les informations hors et vers ladite mémoire de ladite première section de commande ; et, E. un certain nombre de secondes sections de données dont chacune est connectée à un circuit d'interface correspondant et à la première section de données et comprend' d'es moyens qui en réponse à la réception des informations de demande de contrôle du système de traitement de données auquel ils sont connectés transmettent à ladite première section de données une demande de contrôle de ladite première section de données et des moyens qui en réponse au transfert d'autres informations transfèrent l'information vers et hors de ladite mémoire de ladite première section de données. 12. Unité d'interconnexion selon la revendication 11, caractérisée en ce que chacune desdites secondes sections de commande et desdites secondes sections de données comprend I. un registre d'état de commande pour conserver des informations de demande de contrôle ; et, 11. des moyens de commande de transfert connectés audit registre de commande d'état et qui en réponse au transfert d'informations de demande de con trêle provenant du système de traitement de données correspondant transfèrent les informations de demande de contrôle dans ledit registre d'état de commande. 13. Unité d'interconnexion selon la revendication 12, caractérisée en eew que chacun desdits circuits d'interface comprend I. des moyens d'interface pouvant être connectés auxdites lignes du système ; et, Il. des moyens de transfert interconnectant lesdits moyens d'interface à chacune desdites secondes sections de commande et à chacune desdites secondes sections de données, permettant ainsi aux systèmes de traitement de données d'oc cuper une position éloignée dans le réseau. 14. Unité d'intereonnexion selon la revendication 12, caractérisée en ce que chacun desdits moyens de sélection de système de la première section de commande et de données comprend respectivement I. des premiers et des seconds moyens d'identification connectés à cha cune desdites secondes sections de commande et à chacune desdites secondes sections de données afin d'identifier successivement chaque système de traitement de données ; et, Il. des premiers et des seconds moyens pour accorder le contrôle connectés respectivement audit premier et audit second moyens d'identification ; et en ce que chacune desdites secondes sections de commande et chacune desdites secondes sections de données comprend I. des moyens de verrouillage constituant l'un des étages du registre de commande d'état pour engendrer un signal de demande de contrôle ; II. des moyens pour engendrer un signal de demande en réponse au signal de demande de contrôle et aux signaux provenant desdits moyens d'identification contenus dans lesdits moyens de sélection de demande connectés à ceux-ci qui identifient le système de traitement de données correspondant, lesdits moyens pour accorder le contrôle étant connectés auxdits moyens de génération afin d'arrêter la séquence d'identification correspondante en réponse au signal de demande. 15. Unité d'interconnexion selon la revendication 14, caractérisée en ce que chacun desdits moyens de génération comprend des moyens pour engendrer des signaux qui identifient de façon unique le système de traitement de données et des moyens de comparaison qui en réponse aux signaux desdits moyens de génération et desdits moyens d'identification engendrent le signal de demande. 16. Unité d'interconnexion selon la revendication 14, caractérisée en ce que chacun desdits moyens d'identification comprend un compteur et des moyens connectés à ce compteur pour le faire avancer. 17. Unité d'interconnexion selon la revendication 14, caractérisée en ce que chacune desdites secondes sections de commande et chacune des secondes sections de données comprend, en outre, des moyens de signaux de préparation connectés auxdits moyens de verrouillage, auxdits moyens de génération et auxdits moyens accordant le contrôle pour engendrer un signal de préparation en réponse aux signaux desdits moyens de verrouillage, desdits moyens de génération et desdits moyens accordant le contrôle. 18. Unité d'interconnexion selon la revendication 17, caractérisée en ce que les informations de demande de contrôle comprennent des informations de permission d'interruption et en ce que chacune desdites secondes sections de commande et de données comprend, de plus I. des seconds moyens de verrouillage constituant le second étage dudit registre d'état de commande pour répondre auxdites informations de permission d' interruption ; il. des moyens de génération de signaux d'interruption connectés auxdits moyens de signaux de préparation et auxdits seconds moyens de verrouillage pour engendrer un signal d'interruption en interrompant ainsi le fonctionnement du système de traitement de données. 19. Unité d'interconnexion selon la revendication 14, caractérisée en ce que les informations de demande de contrôle comprennent des informations d'interruption croisée et en ce que chacune desdites secondes sections de commande et chacune desdites sections de données comprend I. des moyens de permission d'interruption croisée qui en réponse à la réception des~informations d'interruption croisée engendrent un signal de permission d'interruption croisée Il. des moyens d'adressepour engendrer des signaux d'adresse qui identifient un autre système de traitement de données qui doit être interrompu III. des moyens de réception connectés à tous les moyens de permission d'interruption croisée et auxdits moyens d'adresse pour recevoir des signaux de permission d'interruption croisée et les signaux d'adresse ; et, IV. des moyens d'interruption en suspens qui en réponse à la réception, d'un autre desdits premiers moyens de transfert de signaux d'adresse qui identifient le système de traitement de données correspondant, du signal de permission d'interruption croisée et des signaux des moyens de sélection du système correspondant identifient le système de traitement correspondant et engendrent un signal d'interruption, lesdits circuits d'interface appliquant ce signal d'interruption aux lignes afin dtinterrompre- ainsi le fonctionnement du système de traitement de données identifié par les signaux d'adresse. 20. Unité d'interconnexion selon la revendication 12 dans laquelle chaque mémoire comporte, au moins, un emplacement de stockage ayant une adresse pour conserver des informations, earaetérisée en ce que chacune desdites secondes sections de commande et chacune desdites secondes sections de données comprend I. des moyens de verrouillage d'adresse constituant les autres étages dudit registre d'état de commande pour recevoir, durant le transfert d'informations audit registre d'état de commande, des signaux d'adresse qui identifient une aire de stockage spécifique ; ; Il. des moyens qui en réponse aux signaux d'adresse desdits moyens de verrouillage et d'une demande du système de traitement de données transfèrent des informations vers et hors desdites aires de stockage, en transférant ainsi des informations entre les lignes du système et un emplacement de stockage spécifique.