La présente invention concerne un générateur de tension de référence, qui est constitué de transistor à effet de champ MISFET (l'abréviation MISFET désignant des transistors à effet de champ du type à grille isolée). Deux transistors à effet de champ MISFET, dont les électrodes de grille sont constituéespar des matériaux possédant des fonctions de travail différentes l'une de l' autre, présentent des tension de seuil différentes l'une de l'autre La différence entre les tensions de seuil des deux transistors MISFET est égale à la différence des fonctions de travail des électrodes de grille dans les transistors MISFET respectifs La différence des tensions de seuil peut être utilisée en tant que tension de réfé- rence Etant donné que la tension de référence ainsi obte- nue possède une valeur déterminée par la différence des fonctions de travail des deux électrodes de grille, cette tension est moins susceptible de présenter des effets nui- sibles attribués à des dispersions des caractéristiques des éléments du circuit. C'est pourquoi, lorsqu'il est réalisé sous la for- me d'un circuit intégré, un générateur de tension de réf 6- rence utilisant la différence des fonctions de travail pro- dut une tension de référence possédant un valur relati- vement précise en dépit de dispersions comparativement im- portantes caractéristiques des différents éléments contenus dans le circuit intégré. Cependant les recherches de l'inventeur ont révé- lé que la tension de référence présente une dépendance vis-à-vis de la température et une dépendance vis-à-vis de la tension d'alimentation, qui ne sônt pas négligeables. C'est pourquoi un but de la présente invention est de fournir un générateur de tension de référence déli- vrant une tension de référence possédant un niveau stable indépendamment de fluctuations de la température. Un autre but de la présente invention est de four- nir un générateur de tension de référence qui délivre une tension de référence d'un niveau stable indépendamment de fluctuations de la tension d'alimentation. Un autre but de l'invention est de fournir un gé- nérateur de tension de référence, qui contient un nombre réduit d'éléments de circuit. Un autre but de la présente invention est de four- nir un générateur de tension de référence qui convient pour être fabriqué sous la forme d'un circuit intégré CMOS (abréviation issue de l'expression anglaise "Complementary Metal Oxyd Semiconductor" désignant un métal-oxyde-ensemble semiconducteur-complémentaire). D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description qui va sui- vre prise en référence aux dessins annexés, sur lesquels: La figure 1 représente le schéma d'un générateur de tension de référence composé conformément à la présen- te invention; la figure 2 est un diagramme montrant l'interval- le de bande ou bande interdite E du silicium et la varia- tion de cet intervalle de bande en fonction de la tempéra- ture; la figure 3 est un diagramme montrant les carac- téristiques, en fonction de la température,des niveaux de Fermi d'un silicium de type N et d'un silicium de type p, dont les densités d'impuretés sont prises en tant que pa- ramètres; la figure 4 est le schéma du circuit d'un généra- teur de tension de référence qui représente une forme de réalisation de la présente invention; les figures 5 A et 5 B sont des vues en coupe d'une partie d'un circuit intégré CMOS; les figures 5, 7 et 8 sont des schémas montrant chacun une autre forme de réalisation de la présente in- vention; la figure 9 est un graphique montrant les cour- bes caractéristiques des circuitsdes figures 1 et 4; les figures 10 A, 1 OB et 10 C sont des diagrammes montrant chacun un circuit fournissant un courant en rap- port géométrique; la figure il montre le schéma du circuit d'un vé- rificateur de batterie; la figure 12 un diagramme d'une forme d'onde de fonctionnement du circuit de la figure 11; et la figure 13 est le diagramme du circuit illus- trant une autre forme de réalisation du générateur de tension de référence. Antérieurement à la présente demande, l'inven- teur avait proposé un générateur de tension de référence possédant l'agéncement illustré sur la figure 1. Ce générateur de tension de référence est cons- titué par un circuit B qui délivre une tension de réfé- rence Vref 2 I et un circuit A qui délivre une tension de polarisation Vref 1 devant être envoyée au circuit B. Dans le circuit B, deux transistors MISFET du type à canal p Q 14, et Q 15, ont leurs électrodes de gril- le constituées par des couches de silicium polycristallin possédant des types de conductivité réciproquement opposés. C'est-à-dire que l'électrode de grille du transistor MISFET Ql,, est formée par une couche de silicium polycristallin de type n, tandis que l'électrode de grille du transistor MISFET Ql,, est constituée par une couche de silicium po- lycristallin de type p. En raison des connexions du circuit telles que représentées sur la figure, la tension de référence Vref 2 devant être délivrée par le circuit B est réglée à une valeur prodhe de la différence (Vth Vth 2) entre la ten- sion de seuil Vthl du transistor MISFET Q 14 ' et la tension de seuil Vth 2 du transistor MISFET Q 151 Etant donné que la différence des tensions de seuil (Vthl Vth 2) est éga- le à la différence entre le niveau de Fermi de la couche de silicium polycristallin de type N et le niveau i Fermi de la couche de silicium polycristallin de type p, la tension de référence Vref 2 prend une valeur proche de la différence des niveaux de Fermi entre la couche de sili- cium polycristallin de type N et la couche de silicium polycristallin de type p Dans le cas o une impureté déterminant le type de conductivité dans la couche de si- licium polycristallin du type N et dans la couche de sili- cium polycristallin du type p est présente avec une densi- té élevée égale par exemple à 1018 atomes/cm' ou plus, la différence des niveaux de Fermi prend une valeur proche de l'intervalle de bande ou bande interdite du silicium La tension de référence Vref 2 prend par conséquent une valeur proche de l'intervalle de bande du silicium. Dans le générateur de tension de référence pré- senté, la tension de sortie Vref 2 est stabilités indépen- damment de fluctuations de la température et de fluctua- tions de la-tension d'alimentation, comme cela va être ex- pliqué ci-après. L'intervalle de bande du silicium dépend de la température La physique des semiconducteurs est expliquée d'une manière très détaillée dans bon nombre d'articles de littérature Parmi les ouvrages de la littérature on peut mentionner la publication "Physics of Semiconductor Devi- ces" (physique des dispositifs à semiconducteurs) de S M. SZE, publiéepar John Wiley & Sons en 1969, et notamment le chapitre 2 "Physics and Properties of Semiconductors" (physique et propriétés des semiconducteurs) pp 11 à 65. La page 24 de ce document fournit la relation existant entre l'intervalle de bande E et la températu- re pour plusieurs semiconducteurs, et la figure 2 annexée à la présente demande reproduit la relation relative au silicium De façon analogue le niveau de Fermi du silicium de type N et le niveau de Fermi du silicium de type p dé- pendent de la température La figure 3 illustre les rela- tions existant entre le niveau de Fermi et la température pour des matériaux formés de silicium de type N et de si- licium de type p, et ce pour différentes densités d'impu- retés. Comme on le comprendra en se référant aux figures 2 et 3, la différence des tensions de seuil (vthl Vth 2) entre les transistors MISFET Q 14, et Q 15,i représentés sur la figure 1 implique une dépendance vis-à-vis de la tempé- rature et sa valeur diminue lorsque la température augmen- te. Par conséquent, dans le générateur de tension de la figure 1, le courant de fonctionnement du transistor MISFET Q 14, et celui du transistor MISFET Q 15, sont en dé- séquilibre approprié de manière qu'une tension substantiel- le de compensation de la température puisse être produite par les transistors MISFET Q 14, et Q 15- Le rapport entre le courant de fonctionnement du transistor MISFET Q 14, et celui du transistor MISFET Q 15, est réglé à une valeur ap- propriée grâce à un réglage correct des dimensions des transistors MISPET Q 11 ' Q 13 ' constituant un circuit fournissant un courant en rapport géométrique, et grâce à un réglage correct des dimensions des transistors MISFET Q 16, et Q 17, constituant un autre circuit fournissant un courant en rapport géométrique. Le générateur de tension de référence de la fi- gure 1 est également équipé d'un circuit similaire au cir- cuit B, à savoir le circuit A constitué des transistors MISFET Q 10 Q 17, afin de réduire les dépendances, vis- à-vis de la tension d'alimentation, des courants d'entrée des circuits délivrant des courants en rapport géométrique et constitués des transistors MISPET Q 11, Q 121, etc Dans le circuit A, les courants de fonctionnement des transis- tors MISFET Q 14 et Q 15 sont rendus égaux Etant donné que les courants de fonctionnement du transistor MISFET Q 14 du type à canal p comportant une électrode constituée par une couche de silicium polycristallin de type n, et du transistor MISFET Q 15 du type à canal p comportant une électrode de grille constituée par une couche de silicium polycristallin de type p sont rendus égaux, la tension de sortie Vref 1 du circuit A prend par conséquent une valeur constante, non perturbée par des fluctuations des cou- rants de polarisation, même lorsque ces derniers, qui sont délivrés par les transistors MISFET Q 12 et Q 13 dans le circuit A, ont varié par suite d'une fluctuation de la tension d'alimentation VDD C'est-à-dire que la tension de sortie Vrefl prend une valeur égale à la différence entre les niveaux de Fermi du silicium de type N et du silicium de type p Etant donné qu'un transistor MISPET Q 10, du type à canal N situé dans le circuit B est alimenté par la tension de polarisation constante Vrefl appliquée en- tre sa grille et sa source, il délivre un courant de drain constant qui n'est pas perturbé par la fluctuation de la tension d'alimentation VDD On a supposé que les courants de polarisation devant être délivrés par les drains des transistors MISFET Q 121 et Q 13, en réponse au courant de drain mentionné précédemment ne devraient pas avoir de dépendance vis-àvis de la tension d'alimentation Par conséquent on a supposé que la tension de référence Vref 2 devant être délivrée par le circuit B ne présenterait aucune dépendance vis-à-vis-de la tension d'alimentation. Cependant le générateur de tension de référence représenté requiert un nombre important d'éléments cons- titutifs du circuit étant donné qu'il est constitué de deux circuits possédant des agencements réciproquement semblables, à savoir le circuit A servant à stabiliser les courantsde polarisation indépendamment de fluctua- tions de la tension d'alimentation et le circuit B ser- vant à déterminer la tension de sortie Vref 2 et réali- sant une compensation en température de cette tension. En outre l'inventeur s'est aperçu que, en dépit de com- pensation de température, la caractéristique de varia- tion de la tension de sortie du générateur de tension de référence en fonction de la température est légèrement incurvée vers le haut, comme cela est repéré par une courbe caractéristique L 1 sur la figure 9, à titre d' 2510-781 exemple En d'autres termes il était difficile de réali- ser sur la tension de sortie Vref 2: et ce dans une gamme étendue de températures, une compensation satisfaisante de l'action de la température. Conformément à la présente invention, il est prévu un générateur de tension de référence possédant un nombre relativement réduit d'éléments de circuit et dont la compensation en température est réalisée de façon sa- tisfaisante dans une gamme étendue de températures. Conformément à la présente invention, le premier d'un couple de transistors MISFET dotés de tensions de seuil différentes de l'autre est connecté en diode Le second du couple des transistors MISFET constitue un circuit en source suiveuse, qui reçoit la tension de drain du premier transistor MISFET La source du second transis- tor MISFET délivre par conséquent une tension possédant un niveau correspondant à la différence des tensionsde seuil entre le premier transistor-MISFET et le second transistor MISFET Il est prévu un circuit approprié de polarisation destiné à appliquer des courants de polari- sation au premier et au second transistors MISFET Le circuit de polarisation inclut un transistor MISFET qui reçoit, aux bornes de sa grille et de sa source, la ten- sion délivrée par la source du second transistor MISFET. Les courants de polarisation devant être envoyés au pre- mier et au second transistors MISFET sont déterminés par le transistor MISFET situé dans le circuit de polarisation. Etant donné que le transistor MISFET situé dans le circuit de polarisation possède une caractéristique appropriée de variation de sa tension de seuil en fonction de la tempé- rature, la différence des tensions de seuil entre le pre- mier et le second transistors MISFET ou la tension devant être délivrée par la source du second transistor MISFET est compensée en température. La figure 4 montre le schéma d'un générateur de tension de référence constituant une première forme de réalisation de la présente invention Dans cette forme de réalisation, bien qu'il ne faille y voir aucune limita- tion particulière, des transistors MISFET à canal p et des transistors MISFET à canal N constituent des circuits complémentaires et sont formés sur une seule puce ou mi- croplaquette de silicium moyennant l'utilisation de la technologie connue descircuitsintégrés CMOS, utilisant la techniqued'auto-alignement du silicium polycristallin. Une couche de silicium polycristallin, qui sert d'électrode de grille d'un transistor MISFET Q 1 à canal n, possède pour sa majeure partie une conductivité de type p Une couche de silicium polycristallin qui sert à constituer les électrodes de grille des transistors MISFET Q 2 et Q à canal n, est formée avec le type de conductivité N tout comme l'électrode de grille d'un transistor MISFET à canal N ordinaire, qui est fabriqué selon la technique connue d'auto-alignement du silicium polycristallin Les électrodes de grille des transistors MISFET Q 4 et Q 5 de type p sont constituées par une couche de silicium polycristallin du type de conductivité p Le transistor MISFET, tel que le transistor MISFET Q 1, dont l'électrode de grille est réaliséeavec un matériau du type de conductivité opposé Su type de conductivité du canal de ce transistor, est entouré d'un cercle Etant donné que les autres transistors MISFET usuels ne sont pas entourés de cercles, ils se trouvent par conséquent bien distingués par rapport au transistor MISFET indiqué précédemment, tel que le transistor MISFET Q 1 On a adopté la même disposition sur les schémas d'autres formes de réalisations, que l'on décrira ultérieurement. Les figures 5 A et 5 B représentent des vues en coupe des transistors MISFET. La surface principale d'un substrat 1 en mono- cristal de silicium de type N est parallèle au plan d' orientation cristalline ( 100) et l'on forme sur cette surface une pellicule d'oxyde de champ épaisse 2 ayant une épaisseur égale par exemple à environ 1 Dam, au moyen de la technique connue d'oxydation locale Les parties du substrat 1, qui ne sont pas recouvertes par la pellicule d'oxyde de champ 2, sont utilisées en tant que régionsac- tives servant à former les éléments du circuit. Le transistor MISFET Q 4 à canal p est constitué par la région de source 4 a et la région de drain 4 b pos- sédant le type de conductivité b, qui sont formées dans la surface du substrat 1, et par une couche de silicium polycristallin 7 a de type b qui est formée sur la surfa- ce du substrat 1 au-dessus d'une pellicule d'isolant de grille 6 a La couche de silicium polycristallin de type p 7 a constitue l'électrode de grille du transistor MISFET Q 4. Dans la surface du substrat 1 se trouvent formées des régions de puits de type p 3 a et 3 b servant à former les transistors MISFET Q 1 et Q 2 à canal n. Le transistor MISFET Q 1 est constitué par une ré- gion de source 5 a et une région de drain 5 b réalisées en un matériau du type N et qui sont formées danr la surface de la région de puits de type p 3 aet par une couche de silicium polycristallin 7 b qui est formée sur la surface de la région de type p 3 a au-dessus d'une pellicule d'iso- lant de grille 6 b La partie centrale G 2 de la source de silicium polycristallin 7 b est du type p Sans que l'in- vention y soit particulièrement limitée, les deux zones ou parties d'extrémité G 1 et G 2 de la couche de silicium polycristallin 7 b sont du typehon " Le transistor MISFET Q 2 est constitué par une région de source 5 c et une région de drain 5 d, qui sont toutes-deux du type N et qui sont formées dans la surface de la région de puits de type p 3 b, et par une couche de silicium polycristallin de type n 7 c, qui est formée à la surface la région de puits de type p 3 b, au-dessus d'une pellicule d'isolant de grille 6 c. La surface de la région de puits de type p 3 a est munie d'une région de contact de type p 4 c comme cela est représenté sur la figure 5 B. Une pellicule isolante 8 constituée par exemple par du verre aux phosphosilicates est formée sur la pel- licule d'oxyde de champ 2 et sur la surface des parties du substrat 1 munie des transistors MISFET A la surface de la pellicule isolant 8 se trouvent formées des couches de câblage 9 a à 9 g constituées par exemple par de l'alu- minium déposé par évaporation Les couches de câblage 9 a à 9 g sont maintenues en contact ohmique avec les différen- tes régions des transistors MISFET Afin dtaccroitre les tensions de rupture grille-drain des différents transis- tors MISFET et également afin d'empêcher que des impure- tés indésirables ne s'introduisent dans les couches de silicium polycristallin 7 a à 7 c, on réalise sur les sur- faces de ces couches de silicium polycristallin 7 a à 7 c, des pellicules d'oxyde minces au moyen d'une action ther- mique, avant de réaliser la formation de la pellicule isolante 8 Cependant, sur l'illustration de la figure 5 A, de telles pellicules d'oxyde minces sont omises de maniè- re à éviter une complication des dessins. Le circuit intégré tel que représenté sur les fi- gures 5 A et 5 B peut être fabriqué en-utilisant la techno- logie de la fabrication des circuits intégrés CMOS, et ce sans adjonction d'une phase opératoire particulière de fabrication. A titre d'exemple, après que les régions de puits de type p 3 a et 3 b, la pellicule d'oxyde de champ 2 et les pellicules d'isolant de grille 6 a à 6 c aient été formées, on réalise une couche de silicium polycris- tallin sur l'ensemble de la surface du substrat 1, en utilisant le processus connu de dépôt chimique en phase vapeur Moyennant une attaque chimique sélective de cet- te douche de silicium polycristallin, on forme les cou- ches de silicium polycristallin 7 a à 7 c. 251078 1 il Ultérieurement, on forme sur la surface du substrat 1, en utilisant le processus de dépÈt chimique en phase va- peur, une première pellicule d'oxyde de silicium destinée à être utilisée en tant que masque introduisant une impure- té On met en oeuvre l'attaque chimique sélective de maniè- re à éliminer les parties de la première pellicule d'oxyde de silicium qui recouvrent les parties dans lesquelles doi vent être formés les transistors MISFET à canal p, la par- tie G 2 de la couche de silicium polycristallin 7 b est la partie dans laquelle doit ôtre formée la région de contact 4 c Ultérieurement on introduit une impureté de type p, tel que du bore, au moyen du processus de diffusiond'im- puretés à l'intérieur des couches de silicium polycristal- lin et à l'intérieur des parties de la surface du substrat, qui ne sont pas recouvertes par la première couche d'oxyde de silicium On forme ainsi les régions semiconductrices de type b 4 a à 4 c En outre, l'ensemble de la couche de silicium polycristallin 7 a et la partie centrale G 2 de la couche de silicium polycristallin 7 b sont réalisées avec le type de conductivité p Ensuite, on enlève la première pellicule d'oxyde de silicium, à la suite de quoi on forme sur le substrat 1 uane second pellicule d'oxyde de silicium destinée à être utilisée en tant que masque introduisant une impureté. On élimine la seconèbpellicule d'oxyde de silicium, au ni- veau de ses parties qui recouvrent les parties destinées à former les régions de source et de drain du transistor MISFET Q 1, les parties d'extrémité G 1 et G 3 de la couche de silicium polycristallin 7 b et la partie dans laquelle doit être formé le transistor MISFET Q 2. Ensuite, on introduit une impureté de type n, telle que du phosphore, dans les couches de silicium polycristallin et dans les parties superficielles des ré- gions de puits de type b-3 a et 3 b, qui sont mises à nu. Il en résulte que se trouvent ainsi formées les régions semiconductrices de type N 5 a et 5 b En outre, les par- ties d'extrémité G 1 et G 3 de la couche de silicium poly- cristallin 7 b et de l'ensemble de la couche de silicium polycristallin 7 c sont réalisées avec le type n+ L'im- pureté de type N est introduite dans les parties d'extré- mité G 1 et G 3 de la couche de silicium polycristallin 7 b, de sorte que les positions des parties d'extrémité des régions de source et de drain de type N 5 a et 5 b du transistor MISFET Q 1 peuvent être déterminées par la cou- che de silicium polycristallin 7 b, c'est-à-dire que, en d'autres termes, les régions 5 a et 5 b peuvent être formées en utilisant la technique d'auto-alignement Les largeurs des parties d'extrémité G 1 et G 3 sont déterminées par la précision d'alignement du masque. Le transistor MISFET Q 1 à canal N possède une valeur de seuil Vthl possédant une valeur relativement importante étant donné que la partie G 2 de son électro- de de grille est constituée par la couche de silicium polycristallin de type p Le transistor MISFET Q 2 à canal N possède une tension de seuil relativement fai- ble Vth 2 étant donné que son électrode de grille est constituée par la couche de silicium polycristallin de type N Les régions de puits de type p 3 a et 3 b, dans lesquelles les canaux des transistors MISFET respectifs Qet Q 2 sont formés, sont réalisées simultanément en utilisant la technologie de fabrication des circuits intégrés, de sorte qu'elles contiennent l'impureté dé- terminant le type de conductivité, et ce en des densités réciproquement égales Etant donné que les pellicules d'isolant de grille 6 b et 6 c sont fôrmées de façon simul- tanée, elles sont constituées par le même matériau et en des épaisseurs identiques Etant donné que les régions de canal des transistors MISFET Q 1 et Q 2 possèdent des caractéristiques identiques et que les pellicules d'iso- lant de grille 6 b et 6 c sont constituées par le même ma- tériau et possèdent la même épaisseur, la différence entre les tensions de seuil Vth 1 et Vth 2 devient égale à la différence entre le niveau de Fermi du silicium poly- + cristallin de type p et le niveau de Fermi du silicium + polycristallin de type N Le silicium polycristallin + de type N, qui contient l'impureté déterminant le type de conductivité en une densité élevée égale par exemple à 1018 atomes/cm 3,possède un niveau de Fermi proche de la base de la bande de conduction dudit matériau De fa- çon analogue, le silicium polycristallin de type b pos- sède un niveau de Fermi proche de la valeur supérieure de la bande de valance dudit matériau Par conséquent la dif- férence des tensions de seuil (Vthl Vth 2) prend une va- leur qui est proche de l'intervalle de bande ou bande in- terdite du silicium. * Sur la figure 4, le transistor MISFET Q 1 est monté en diode, c'est-àdire que le drain et la grille du transistor MISFET Q 1 sont raccordés l'un à l'autre. Le drain du transistor MISFET Q est raccordé à la grille du transistor MISFET Q 2, qui doit être apparié au transistor MISFET Q 1 ' Le transistor MISFET Q 2 cons- titue un circuit en source suiveuse tor MISFET Q 3 Un courant de polarisation devant s'écou- ler entre le drain et la source du transistor MISFET Q 2 est déterminé par le transistor MISFET Q 3 Le drain et la grille de ce transistor MISPET Q 3 sont raccordés de telle manière que le courant de polarisation mentionné précédemment peut être déterminé par une tension de sortie Vref qui est délivrée par la source du transis- tor MISFET Q 2 C'est-à-dire que le transistor MISFET Q 3 est monté en diode Afin d'envoyer un courant de po- larisation au transistor MISFET Q 1 ' il est prévu un circuit CM 1 de production de courant en rapport géomé- trique, constitué par les transistors MISFET Q 4 et Q 5 à canal p Le circuit CM 1 délivrant un courant en rap- port géométrique constitue une source de courant cons- tant Compte-tenu îes raccordements du circuit tels qu'indiqués sur la figure, le courant de polarisation d' entrée de la source de courant constant du type à courant à rapport géométrique est délivré par le drain du transis- tor MISFET Q 2 ' Par conséquent un courant de polarisation destiné à s'écouler à travers le transistor MISFET Q 1 se trouve dans un rapport précis avec le courant de polarisa- tion traversant le transistor MISFET Q 2. Sur la figure 4, les grilles respectives de sub- strat (c'est-à-dire le substrat en silicium de type N 1 tel-que représenté sur la figure 5 A) des transistors MISFET Q 4 et Q 5 à canal p sont raccordés à une source d'alimentation en énergie VDD, ainsi que leurssources respectives Sur la figure cependant, les conducteurs de câblage situés entre les grilles de substrat des transis- tors MISFET Q 4 et Q 5 et la borne d'alimentation en énergie sont omis afin de conserver la clareté du dessin De fa- çon similaire les conducteurs de câblage reliant les tran- sistors MISFET à canal p aux grilles de substrat sont omis des schémas des autres formes de réalisation que 'l' on décrira ultérieurement. Les grilles de substrat respectives des transis- tors MISFET Q 1 et Q 3 canal n, ainsi que leurs sources respectives, sont raccordées à une borne de potentiel dl référence GND qui est maintenue à un potentiel tel que le potentiel de masse du circuit. Dans cette forme de réalisation, il est souhai- table que la différence des tensions de seuil (Vthî - Vth) entre les transistors MISFET Q 1 et Q 2 ne soient pas perturbée par un quelconque autre facteur que la différence entre les niveaux de Fermi du silicium poly- cristallin de type p et du silicium polycristallin de type N Si la grille de substrat du transistor MISFET Q 2 est raccordée à la borne de potentiel de référence GND, une tension égale à la tension de sortie Vref sera appliquée entre la source et la grille de substrat du transistor MISFET Q 2 Par conséquent la tension de seuil Vth 2 augmentera sous l'effet de la polarisation du substrat. La valeur de l'accroissement de la tension de seuil, qui est provoqué par l'effet de polarisation du substrat, est affectée par le niveau de Fermi d'un semiconducteur Au contraire la tension de seuil Vth I n'est pas affectée par l'effet de polarisation du substrat, étant donné que la source et la grille de substrat du transistor MISFET Q 1 sont au même potentiel Par conséquent la différence des valeurs de seuil (Vth 1 Vth 2) prend une valeur inféricu- re à la différence des niveauyx de Parmi. Dans cette forme de réalisation, bien que iiin- vention n'y soit pas spécialement limitée, la grille de substrat dutransistor MISFET Q 2 est raccordée à sa sour- ce de façon similaire au transistor MISFT Q appar O _ de manière à empêcher la diminution indésirable de la diffé- rence des tensions de seuil i Vthl Vth 2). Ci-après on va décrire les caractéristiques électriques du circuit représenté. En supposant que m désigne uni facteur de multi- plication de courant dans 12 circuit C d M 1 délivrant un courant en rapport géométrique et constitué par les tran- sistors MISFET Q 4 et Q 5 est que 10 désigne le courant de polarisation du transistor MISFET Q 2, le courant de pola- risation, qui envoyé au drain du transistor MISSFT Q prend la valeur (m x Io) En supposant ue /L O (W 2/L 2) et o (W 3/T 3 L L la largeur d'un canal), ds signent les transc nductan- ces des transistors MISFET respectifs Q 1 l Q 2 et Q 39 en supposant que Vthl et Vth 2 désignent les tensions de seuil des transistors MISFET respectifs QI et Q 2 c Om-e décrit précédemment et en supposant que Vth 3 désigne la tension de seuil du transistor MISFET Q 3, la tension de sortie Vref prend une valeur satisfaisant à la relation suivante: f / W Vref = (Vth I Vth 2) ( 1) Ici le courant de polarisation I 1 prend une va- leur qui est déterminée par le transistor Q 3 et qui satis- fait à la relation ( 2): 1 (W 3 V 2 1 ( 2) I o 2 3 ( Vref Vth 3) ( 2) A partir des relations ( 1) et ( 2), on obtient par conséquent la tension de sortie Vref, conformément à la relation ( 3): N Vref (Vthl Vth 2)) A Vth 3 I /( 1A) ( 3) dans laquelle le terme A est une constante qui est four- nie par la relation ( 4): AW 3 'W ( ' /w W 2) )/(__ ((_ A = (L)/(T) VW( 7 i/22) ( 4) 3 f' / 2 Comme cela ressort des relations ( 3) et ( 4), la tension de sortie Vref prend une valeur déterminée unique- ment par les dimensions et les tensions de seuil des tran- sistors MISFET respectifs et ne dpeén-d pas de la tension d'alimentation VDD. Comme cela est visible d'après la relation ( 4), la valeur de la constante A est rendue nulle lorsque 1 ' on donne des valeurs appropriées au facteur de multipli- cation de courant m et au rapport des dimensions de transistors MISFET Q 1 et Q 2 A titre d'exemple, lorsque le facteur de multiplication de courant m est égal à 1 (un) et que les tailles des transistors MISFET Q 1 et Q 2 sont identiques, la constante A devient nulle Alors la tension de sortie Vref devient égale à la différence des tensions de seuil (Vthl Vth 2), c'est-à-dire à la diffé- rence des niveaux de Fermi entre le silicium polycristal- + + lin de type p et le silicium polycristallin de type N, comme cela est visible d'après la relation ( 3). Cependant il faut prendre soin de tenir compte du fait que l'intervalle de bande du silicium dépend de la température, comme cela est représenté sur la figure 2, et du fait que les niveaux de Fermi du silicium de type p et du silicium de type N dépendent de la température, comme cela est représenté sur la figure 3. Dans le cas o les électrodes de grille des transistors MISFET Q 1 et Q 2 sont constituées par du sili- cium polycristallin comme cela est décrit ci-dessus, la différence des tensions de seuil (Vth 1 Vth 2) présente une courbe caractéristique de température conformément à de telles dépendances des niveaux de Fermi des maté- riaux en silicium polycristallin, vis-à-vis de la tem- pérature A titre d'exemple, dans le cas o l'on fait diffuser du bore et du phosphore à des densités impor- tantes et sensiblement égales aux densités de satura- tion, dans les couches de silicium polycristallin des- tinées à former les électrodes de grille des transistors MISFET Q 1 et Q 2 en vue d'obtenir une différence des ten- sions de seuil (Vthl Vth 2) d'environ 1,2 volt, le coefficient de température mesuré de la différence des tensions de seuil (Vthl Vth 2) était égale à environ 0,3 N 0,5 m V/ C. Dans cette forme de réalisation, on note la dé- pendance, vis-à-vis de la température, de la différence des tensions de seuil (Vth 1 Vth 2) et de la tension de seuil Vth. Lorsque l'on prend la dérivée partielle du mem- bre de droite de la relation ( 3) par rapport à la tempé- rature T, on obtient la relation ( 5) suivante indiquant la dépendance de la tension de sortie Vref par rapport à la température: e V S -v Vref _ (Vthl Vth 2 6 V Vth 3 1/( 1A) ( 5) T T AT Afin d'annuler la dépendance de la tension de sortie Vref vis-à-vis de la température, il est possi- ble de régler la constante A en tenant compte de la dépen- dance, vis-à-vis de la température, de la différence des tensions de seuil (Vth 1 Vth 2) et de la tension de seuil Vth de manière à annuler les termes situés au numérateur du membre de droite de la relation ( 4) Comme cela res- sort de cette relation ( 4), la constante A est détermi- née par les rapports des dimensions des transistors MIS- FET respectifs et par le facteur de multiplication de courant e Comme on le comprendra d'après les figures 2 et 3, la courbe caractéristique de variation de la dif- férence des tensions de seuil (Vthl Vth 2) en fonction de la température est légèrement convexe Bien que cela ne soit pas représentée, la courbe caractéristique de variation de la tension de seuil Vth 3 du transistor MIS- FET Q 3 en fonction de la température est légèrement con- vexe tout comme celle de la différence des tensions de seuil (Vthî Vth 2). Dans le cas précédent du circuit de la figure 1, la tension de compensation en température, qui est formée essentiellement par les transistors MISFET Q 14 ' et Q 151, dont les courants de fonctionnement ne sont pas équilibrés, peut corriger la différence des ten- sions de seuil uniquement sur une gamme relativement étroite de températures Il en résulte que la tension de sortie Vref 2 du circuit de la figure 1 présente une variation incurvée tout comme la courbe L 1 de la figure 9, auquelle on s'est référé précédemment. Au contraire, dans le cas du circuit de la forme de réalisation de la figure 4, la tension de seuil Vth 3 possède une dépendance vis-à-vis de la température, simi- laire à celle de la différence des tensions de seuil (Vthl Vth 2), de sorte que la dépendance de cette différence des tensions de seuil (V V) vis-à-vis de la tem- thl th 2) vsvsdlat- pérature peut être compensée de façon satisfaisante sur une plage étendue de températures. La courbe L 2 représentée sur la figure 9 dési- gne le résultat mesuré de la tension de sortie Vref lorsque les dimensions des transistors MISFET Q 1 et Q 3 sont rendues réciproquement identiques et lorsque l'on rend égal à 1,5 le facteur de multiplication de courant 251078 1 mu du circuit CM 1 délivrant un courant en rapport géométri- que et constitué par les transistors MISFET Q 4 et Q 51, c'est-à-dire lorsque l'on rend la constante A égale à 0,22. Comme cela ressort de la figure, le coefficient de temp 4 rature de la tension de sortie V re f est constan t indépendammuent des temnpératures Le coefficient & 3 e tempé- rature peut être rendu sonsilzlement nul 'r CI à:tin ge approprié de la conistantto A i O La figure 6 montre la circt 1-t d 1 uno D au Thre formue de réalisation Danc; uee ci Dort des courants enrele 1 , e. Q 2 est ré';glé de façon er Etant douner 1 t c*i d polarisa tion dest Iné à Q 1 et Q 2 et que les t 3 i llios 1 To Q 2 et Q 3 sont correccmîent rt 1 qcl, d'I ceil i obtenir, comme dans lei circui e 1 î f igur 4, _ tension de sortie Vl, su 2 s tbei- à-vis de variations de lai areetdfluunes de l'aimtentation e-n énergie. Dans le circuit de la fiur, le rapport des courants de polarisation dev 2 nt raere les tran-sistors MISFET Q 1 et Q 2 peut être égalemaent correctement réglé au moyen d'un réglage appropriê du rapport C des dimensions entre les transistors MISFET Q 5 et Q 7 constituant le - circuit CM 3 délivrant un courant en rapport géométrique, au lieu de modifier le rapport des dimensions entre les transistors MISFET Q 3 et Q 6 ' Conformément au circuit de la figure 6, le drain du transistor MISFET Q 2 est maintenu à une tension élevée, étant donné qu'il est raccordé à une borne d'alimentation en énergie VDD Par conséquent le circuit de la figure 6 fonctionne de façon satisfaisante même avec une tension d'alimentation possédant une valeur inférieure à la ten- sion limite inférieure de fonctionnement du circuit de la figure 4. La figure 7 montre le circuit d'une autre forme de réalisation Dans ce circuit de la figure 7, le cou- rant de drain d'un transistor MISFET Q 3 est envoyé à un circuit CM 4 délivrant un courant en rapport géométrique et qui est constitué par les transistors MISFET Q 7,Q 6 et Q 4. Un courant de sortie du circuit CM 4 délivrant un courant en rapport géométrique est envoyé à un tran- sistor MISFET branché en diode Q 1 ' tandis que le reste du courant de sortie est envoyé à un circuit CM 5 déli- vrant un courant en rapport géométrique et qui est constitué par les transistors MISFET Q 8 et Q 5. Un courant de polarisation estenvoyé à force à travers un transistor MISFET Q 2 par le circuit CM 5 délivrant un courant en rapport géométrique. Les transistors MISFET Q 1 ' Q 2 et Q 3 sont cons- titués par destransistors MISFET possédant des structu- res semblages à celles des transistors MISÉET Q 1 ' Q 2 et Q 3 des figures 4 et 6. Etant donné que les transistors MISFET Q 1 ' Q 2 et Q 3 sont raccordés comme cela est représenté sur la figure 7, on peut tirer une tension constante Vref sur la grille du transistor MISFET Q 3. Les courants de polarisation devant'traverser les transistors MISFET Q 1 et Q 2 sont réglés selon un rap- port approprié par modification du facteur de multiplica- tion de courant d'au moins l'un des circuits CM 4 et CM 5 délivrant des courants en rapport géométrique. Le circuit de la forme de réalisation de la fi- gure 7 a pour avantage que sa tension de sortie Vref peut être difficilement perturbée par une fluctuation d'une tension d'alimentation, comme cela est décrit ci-après. La tension source-drain du transistor MISFET Q 4 est modifiée par suite de la fluctuation de la tension d'alimentation Lorsque la tension source-drain est mo- difiée de cette manière, l'intensité 'du courant dedrain du transistor MISFET Q 4 varie sous l'effet de l'action connue de modulation de la longueur du canal Par consé- quent l'intensité du courant de polarisation du transis- tor MISFET Q 1 est modifiée. Cependant, dans cette forme de réalisation, de façon appropriée le courant de drain du transistor MISFET Q 6 est modifié en même temps que le courant de drain du transistor MISFET Q 4, sous l'action de l'effet de modula- tion de la longueur du canal Par conséquent le rapport entre le courant dedrain du transistor MISFET Q 4 et le courant de drain du transistor MISPET Q 6 est réglé à une valeur essentiellement constante correspondant au rapport des dimensions entre les transistors MISFET Q 4 et Q 61 in- dépendamment de la fluctuation de la tension d'alimenta- tion Le transistor MISFET Q 5 constituant un circuit CM 5 délivrant un courant en rapport géométrique possède sa tension drain-source maintenue constante par le transis- tor MISFET Q 2 Par conséquent le facteur de multiplica- tion de courant du circuit CM 5 délivrant un courant en rapport géométrique est maintenu à une valeur constante indépendamment de la fluctuation de la tension d'alimen- tation. Par conséquent le rapport entre les courants de polarisation devant traverser les transistors MISFET Q 1 et Q 2 est maintenu à une valeur essentiellement constante indépendamment de la fluctuation de la tension d'alimenta- tion Etant donné que de cette manière le rapport des courantsde polarisation des deux transistors MISFET Q 1 et Q 2 est maintenu à la bonne valeur, la variation, qui est imposée à la tension de sortie Vref dans le cas de la fluctuation de la tension d'alimentation, devient suffi- samment faible. La figure 8 montre le circuit d'uneautre forme de réalisation de la présente invention Conformément au circuit de cette forme de réalisation représentée sur la figure 8, la dépendance d'une tension de sortie Vref vis- à-vis de la tension d'alimentation est améliorée d'une manière plus satisfaisante Dans un transistor MISEET qui fonctionne dans sa plage de saturation, même lorsqu' une tension de polarisation constante est appliquée en- tre sa grille et sa source, le courant source-drain de. ce transistor est modifié sous l'effet connu de modula- tion de longueur de canal, comme décrit ci-dessus, par suite d'une modification de la tension source-drain de ce transistor. Dans le cas du circuit tel que représenté sur la figure 4, la grille et le drain d'un transistor MIS FET Q 5 constituant le circuit CM 1 délivrant un courant en rapport géométrique sont raccordés en commun et par conséquent la tension source-drain de ce transistor est maintenue à une valeur essentiellement égale à sa ten- sion de seuil Par conséquent la tension source-drain du transistor MISFET Q 5 est maintenue à une valeur es- sentiellement constante indépendamment de la fluctua- tion de la tension d'alimentation VDD Au contraire la tension sourcedrain du transistor Q 1 branché en diode est amenée à une valeur essentiellement constan- te, de sorte que la tension source-drain de l'autre transistor MISFET Q 4 constituant le circuit CM 1 déli- vrant un courant en rapport géométrique varie conformé- ment à la fluctuation de la tension d'alimentation VDD Le courant de drain du transistor MISFET Q 4 est par consé- quent modifié d'une manière relativement importante con- formément à la fluctuation de la tension d'alimentation VDD Etant donné que le courant de drain du transistor MISFET Q 4 est modifié, le facteur m de multiplication de courant du circuit CM 1 délivrant un courant en rapport géométrique est modifié conformément à la fluctuation de la tension d'alimentation VDD Pour cette raison la tension Vref, qui est délivrée par le circuit représen- té sur la figure 4, vient à posséder une certaine dépen- dance vis-à-vis de la tensicn d'alimentation. Dans le circrit represcnté sur la figure 8, un circuit CM 1 délivrant un courant en rapport géomr Ltrique est constitué par des transistors MISFF' T Q 5 et Q 4 canal p En outre un amplificateur differentiel D 4 P est cons- titué par les transistors MISFET Q 7 et Q 8 à cn"a p ser- vant à réaliser une amplification, et par les rar sisors MISFET Q 9 et Q 10 à óanal N brancrl Ps de mani're h __ne un circuit délivrant un courant en rapport géoneói_ue Un transistor MISFET Q 6 à canal r est inerposè entre le drain du transist-or MISFET Q 4 de sortie dans le circuii k CM 1 délivrant un courant en r-pp 9 rqt géomtrique e t re la grille et le drain d m ntransis Uur Ml ST' Q br e diode La grille du transistor Q est al Imentêe par le sil gnal de sortie de 1 l' plif 4,teur di ftrentúel DZA ilo Compte-tenu des lcn Zr s:ns rep:rdse kes ies ten- sions de drain des tranzistor:I _-FEU Q 5 ec en- voyées à i'amplificateur diff re hie l-i IP La S 3 r:ie de l'amplificateur différ nil -M P a -:o-nce par contre-réaction à la giille du transishor MISFET Q 6 ' Comme conséquence du fonctionneiret en contre- rac Cio'g la tension de drain du transistor MISFET Qk passe a u're valeur égale à celle du transistor MISFET Q 5. Etant donnd que les tensions source-drain des transistors MISFET Q 4 et Q 5 sont randues égales l'une a l'autre, les variations relatives des courants source-drain des transistors MISFET Q 4 et Q 5, basées sur les effets res- pectifs de modulation de longueur de canal de ces transis- tors, deviennent réciproquement égales Par conséquent le facteur de multiplication de courant m du circuit CM 1 dé- livrant un courant en rapport géométrique est maintenu constant indépendamment de la fluctuation de la tension d'alimentation VDD. Etant donné que le facteur de multiplication m est maintenu constant, une tension Vref,qui est délivrée par le circuit représenté sur la figure 8, ne présente essentiellement aucune dépendance vis-à-vis de la tension d'alimentation. Chacune des figures 10 A à 10 C montrent 1 ' agencement d'un circuit CM 1 délivrant un courant en rap- port géométrique, dont le facteur d'amplification de cou- rant m varie légèrement par suite de l'effet de modulation de la longueur de canal. Chaucun des circuits des figures 10 A à 10 C peut être remplacé par le circuit CM 1 délivrant un courant en rapport géométrique et représenté sur la figure 4, ou bien par le circuit CM 1 délivrant un courant en rapport géométrique ou l'amplificateur différentiel D-AMP et le transistor MISFET Q 6 représentés sur la figure 8 Le cir- cuit représenté sur la figure 10 A est constitué par le nombre le plus faible de transistors MISFET Lorsque, dans le circuit de la figure 1 OB ou de la figure 10 C, au moins les transistors MISFET Q 23 et Q 24 sont dotés de tensions de seuil identiques, les tensions source- drain des transistors MISFET Q 4 et Q 5 peuvent être ren- dues essentiellement égales l'une à l'autre Afin de rendre égales les tensions de drain des transistors MIS- FET Q 4 et Q 5 indépendamment du facteur de multiplication de courant ô,, le rapport entre les dimensions des tran- sistors MISFET Q 23 et Q 24 peut être rendu égal au rap- port entre les dimensions des transistors MISFET Q 4 et Q 0. La présente invention peut être largement utilisée en tant que-générateur de tension de référence. Par exemple ce dispositif convient pour former la tension de référence d'un contrôleur de pile,, tel que représenté sur la figure 11, qui délivre une alarme lors de la diminution de la tension d'une pile et * qui est utilisé dans un calculateur électronique de bu- reau, etc La raison en est qu'il comporte un nombre ré- duit d'éléments utilisés et qu'il peut être aisément mis sous la forme d'un circuit intégré MIS tenant sur une microplaquette. Ce circuit fonctionne comme indiqué ci-après, En premier lieu il est prévu un générateur non représenté de signaux de remise à l'état initial et un signal de re- mise à l'état initial est produit par ce générateur au mo- ment de la fermeture d'une alimentation en énergie Un circuit à bascule bistable FF est,de façon correspondante, ramené à l'état initial par le signal de remise à l'état initial envoyé à sa borne de remise à l'état initial lors de la fermeture de l'alimentation en énergie Une tension divisée (R 2 E 0)/(R 1 + R 2), qui délivrée par un diviseur -de tension constitué par les résistances R 1 et R 2,est rem- placée par une tension de pile E O Cette tension divi- sée et la tension de référence délivrée par le générateur de tension de référence sont comparées par un comparateur CMP. Dans le cas o la tension de pile E est supérieure à une valeur prédéterminée, la sortie du com- parateur CMP est placée à un niveau bas, qui est essen- tiellement égal au potentiel de masse. Dans le cas o la tension E est devenue infé- rieure à la valeur prédéterminée, la sortie du compara- teur CMP est placée, en réponse, à un niveau haut, qui est essentiellement égal au niveau de la tension de pile E 0. La bascule bistable FF est par conséquent placéel dans son état positionné Un dispositif d'affichage non représenté est commandé par le signal de sortie de posi- tionnement de la bascule bistable FF, c'est-à-dire que l'affichage ou l'indication ou analoguelde l'alarme d'une pile déchargée est réalisé Les formes d'onde de fonctionnement sont représentées sur la figure 12. Cette invention n'est pas limitée aux exemples de réalisation précédents Au lieu de la réalisation, dans laquelle en vue de rendre inégales les tensions de seuil des transistors MISFET respectifs, on donne aux types de conductivité des couches de silicium polycris- tallin servant d'électrodes de grille, des valeurs dif- férentes comme décrit précédemment, il est possible d' adopter une constitution dans laquelle on donne des valeurs différentes à différents facteurs aptes à influen- cer les tensions de seuil Par exemple dans le cas de l'utilisation de différences entre les fonctions de tra- vail des électrodes de grille, on peut réaliser l'élec- trode de grille de l'un de deux transistors MISFET avec du silicium polycristallin et l'électrode de grille de l'autre transistor MISFET en aluminium, en molybdène ou analogue On peut également modifier la densité d'une impureté déterminant le type de conductivité dans une partie devant être utiliséeen tant que région de canal d'un transistor MISFET, en utilisant la technique d'im- plantation ionique ou analogue Si cela est nécessaire on peut utiliser des transistors MISFE'T à canal p au lieu de transistors MISFET à canal N pour constituer les transistors MISFET tels que Q 3 représentéssur les figu- res 4, 6 et 8 et qui sont branchés en diode afin de déterminer les niveaux des courants de polarisation Dans le cas o une tension de référence relativement élevée est nécessaire, il est possible de combiner par exemple le circuit représenté sur la figure 4 avec un amplifica- teur linéaire possédant un gain approprié On peut utili- ser tout aussi bien un circuit possédant un agencement tel que représenté sur la figure 13 - REVENDICATIONS 1 Générateur de tension de référence, caractéri- sé en ce qu'il comporte une borne de sortie, un circuit de polarisation (CM 1-Q 1 à Q 5), comprenant un premier transis- tor MISFET (Q 3), auquelest appliquée,entre sa grille et sa source, une tension Vref présente entre la borne de sortie et un point de référence (GND) et qui délivre un courant drain-source possédant un niveau correspondant à la ten- sion appliquéeentre la grille et la source, ledit circuit de polarisation produisant un premier et un second courants de polarisation possédant des niveaux proportionnels au courant drain-source du premier transistor MISFET (Q 3), un second transistor MISFET (Qi), dont la voie drain-source est branchée entre un premier noeud et ledit point de réfé- rence (GND) et dont la grille est accouplée au drain, la voie drainsource étant alimentée par le premier courant de polarisation, et un troisième transistor MISFET (Q 2) qui possède une grille accouplée au premier noeud, une source accouplée à ladite borne de sortie, et un drain et dont la tension de seuil est établie à une valeur inférieu- re à celle du second transistor MISFET (Qj) et dont la voie drain-source est alimentée par le second courant de polarisation, une tension correspondant à une différence entre la tension de seuil du premier transistor MISPET et celle du troisième transistor MISFET étant appliquée par le troisième transistor MISFET à la borne de sortie. 2 Générateur de tension de référence selon la revendication 1, caractérisé en ce qu'une différence de potentiel, qui est appliquée entre la grille de substrat et la source du troisième transistor MISFET (Q 1),est ren- due égale à une différence de potentiel qui est appliquée entre la grille de substrat et la source du second transis- tor MISFET (Q 1). 3 Générateur de tension de référence selon la revendication 1, caractérisé en ce que le second transis- tor MISFET (Q i) et le troisième transistor (Q 2) ont des longueurs et des largeurs de canal réciproquement égales entre elles et que le premier courant de polarisation pos- sède une valeur supérieure au courant de polarisation. 4 Générateur de tension de référence selon la revendication 1, caractérisé en ce que la voie drain-sour- ce du premier transistor MISFET (Q 3) est branchée entre la borne de sortie et le point de référence (GND) , tandis que la grille de ce transistor est accouplée à son drain. Générateur de tension de référence selon la revendication 4, caractérisé en ce que le circuit de po- larisation comporte un circuit (CM 1,Q 4#Q 5) délivrant un courant en rapport géométrique et qui est alimenté par un courant de drain dudit troisième transistor à effet de champ (Q 1) de manière à fournir le premier courant de polarisations 6 Générateur de tension de référence selon la revendication 5, caractérisé en ce que le circuit (CM 1) produisant un courant en rapport géométrique est consti- tué par un quatrième transistor MISFET (Q 4) dont la gril- le et le drain sont accouplés et qui possède un type de conductivité opposé au celui du troisième transistor MIS- PET (Q 1), et un cinquième transistor (Q 5) dont la grille est accouplée à la grille du quatrième transistor MISPET (Q 4 Y, dont la source est accouplée à la sourceidece transis- tor et qui possède le même type de conductivité que ce- lui de ce quatrième transistor (Q 4). 7 Générateur de tension de référence selon la revendication 6, caractérisé en ce qu'il comporte en ou- tre un circuit additionnel (Q 61 D-AMPQ 7-Q 10), qui rend la tension source-drain du cinquième transistor MISFET (Q 5), essentiellement égale à celle du quatrième transis- tors MISFET (Q 4). 8 Générateur de tension de référence selon la revendication 7, caractérisé en ce que le circuit addi- tionnel est constitué par un sixième transistor MISFET (Q 6)' dont la voie source-drain est branchée entre le drain du cinquième transistor MISFET (Q 5) et le drain du second transistor MISFET (Q 1) et qui possède le même type de conductivité que celui du cinquième transistor MISFET (Q 5), et un amplificateur différentiel (D-AMP,Q 7 à Q 10) qui possède une borne d'entrée non inverseuse alimentée par une tension de drain du quatrième transistor MISFET (Q 4), une borne d'entrée inverseuse qui est alimentée par une tension de drain du cinquième transistor MISFET (Q 5) et uneborne de sortie qui délivre une tension devant être envoyée à la grille du sixième transistor MISFET (Q 6). 9 Générateur de tension de référence selon la revendication 4, caractérisé en ce que le circuit de po- larisation comporte un quatrième transistor MISFET, dont la grille et la source sont raccordées en commun à la grille et à la source du premier transistor MISFET, et un circuit (CM 4) produisant un courant en rapport géométrique et qui est alimenté par un courant de drain du quatrième transistor MISPET, de manière à produire ainsi le premier courant de polarisation. 10 Générateur de tension de référence selon la revendication 1, caractérisé en ce que le circuit de pola- risation comporte un circuit (CM 4,CM 5) délivrant un cou- rant en rapport géométrique et qui est alimenté par le cou- rant de drain du premier transistor MISFET (Q 3) de manière à produire ainsi les premier et second courants de polari- sation. 11 Générateur de tension de référence selon la revendication 10, caractérisé en ce que le circuit (CM-, Q 71 Q 6,Q 41 CM 5) produisant un courant en rapport géométrique est constitué par un quatrième transistor MISFET poss&dant une grille et un drain raccordés en commun au drain du premier transistor MISFET et qui possède un type de conduc- tivité opposé à celui du premier transistor MISFET, et un cinquième et un sixième transistors MISFET dont les grilles et les sources sont raccordées respectivement à la grille et à la source du quatrième transistor MISFET et qui possèdent - le même type de conductivité que celui du quatrième tran- sistor MISFET, ce qui a pour effet que le premier courant de polarisation est délivré par le drain du sixième tran- sistor MISFET et que le second courant de polarisation est délivré par le drain du cinquième transistor MISFET. 12 Générateur de tension de référence selon la revendication 11, caractérisé en ce que le circuit (CM 4; CM 5,Q 8;Q 5) produisant un courant en rapport géométrique comporte en outre un septième transistor MISFET, dont la grille et le drain sont raccordés en commun au drain du cinquième transistor MISFET et qui possède le même type de conductivité que celui du premier transistor MISFET, et un huitième transistor MISFET dont une grille et une source sont raccordéesrespectivement en commun à la gril- le et à une source du septième transistor MISFET, et qui possède le même type de conductivité que celui du pre- mier transistor MISFET, grâce à quoi le second courant de polarisation est produit sur le drain dudit huitième transistor MISFET. 13 Générateur de tension de référence selon la revendication 1, caractérisé en ce que les premier, se- cond et troisième transistors MISFET (Q 3 'Q 1,Q 2) sont for- més sur un substrat semiconducteur ( 1) qui constitue un circuit intégré CMOS. 14 Générateur de tension de référence selon la revendication 12, caractérisé en ce que la grille du se- cond transistor MISFET (Q 1) et la grille du troisième transistor MISFET (Qi 1) sont constituées en des matériaux possédant des fonctions de travail différentes l'une de l'autre. Générateur de tension de référence selon la revendication 14, caractérisé en ce que la grille du se- cond transistor MISFET (Q 1) et la grille du troisième transistor MISFET (Q 2) sont réalisées en silicium. 16 Générateur de tension de référence selon la revendication 15, caractérisé en ce que le second et troi- sième transistors MISFET (Q 1,Q 2) sont du type à canal n. 17 Générateur de tension de référence selon la revendication 16, caractérisé en ce que la grille du se- cond transistor MISFET (Q 1) est du type p, tandis que la grille du troisième transistor MISFET (Q 1) est du type n. 18 Générateur de tension de référence selon la revendication 17, caractérisé en ce que le second et le troisième transistors MISFET (Q 1,Q 2) sont formes sur des régions de puits de type p, qui sont formées sur une sur- face dudit substrat semiconducteur ( 1), en étant électri- quement indépendantes l'une de l'autre.