La présente invention concerne un convertisseur analogique-numérique (A-ff) et elle a trait, plus particulièrement, à un convertisseur A-N du type à conversion tension-temps, c'està-dire un convertisseur A-N du type à intégration. Rn convertisseur A-! du type à conversion-tension-temps tel que celui représenté sur la figure 5, est connu d'une façon générale. Par exemple, un schéma synoptique d'un tel circuit est représenté sur la figure lus page 101 de l'ouvrage Japonais intitulé "transistor GIZUXSU" publié en Janvier 1975. Sur la figure 5 un condensateur C0 et un transistor de commutation Q0 sont branchés en parallèle l'un avec l'autre et entre une source 1o de courant constant et le potentiel de masse de manière à former un circuit de charge et de décharge. L'autre extrémité de la source 1o de courant constant est reliée à une borne Vcc d'une source de tension d'alimentation0 Un comparateur Ao comporte une borne d'entrée positive reliée à une borne d'entrée Vin à laquelle est appliquée une tension d'entrée analogique et une borne d'entrée négative reliée au point d'interconnexion de la source 1o de courant constant et du circuit de charge et de décharge de manière que la sortie du circuit de charge et de décharge lui soit appliquée.Le transistor de commutation Q0 du circuit de charge et de décharge est commandé par une impulsion d'horloge #d qui arrive à un certain intervalle de temps (long). La tension de sortie V0 du comparateur de tension a et une impulsion inversée ss d formée par inversion du signal d'impulsion d'horloge # d de char- ge et de décharge dans un inverseur L5 sont appliquées à un circuit logique ET L6 conjointement avec un signal d'impulsion d'horloge # qui arrive à la suite et qui a une période plus courte. La sortie Vout de ce circuit ET L6 constitue la sortie convertie. Le principe de fonctionnement de ce circuit est-le suivant. Lorsque l'impulsion d'horloge # d de charge et de décharge se trouve à un niveau haut "H" niveau "1"), le transistor de commutation Qu est conducteur et, par conséquent, la charge emmagasinée dans le condensateur Co se décharge à travers le transistor Qo . Si on choisit la capacité C0 de manière qu'elle soit faible, cette décharge s'effectue d'une façon relativement rapide et complète. La tension aux bernes du condensateur C0 devient alors nulle, c'est-à-dire plus faible que la tension d'entrée Vin . De ce fait, le comparateur A0 fait apparattre un niveau haut "R" à la sortie V0 .Ensuite, lorsque l'impulsion d'horloge td de charge et de décharge prend un niveau "L" (niveau "o") , la sortie inversée prend un niveau "R" A ce stade, le transistor de commutation QO cesse d'être conducteur et ouvre le circuit de décharge du condenv sateur C0 . Le condensateur C0 est alors chargé progressivement par le courant provenant de la source 1o de courant constant et, par conséquent, la tension aux bornes de ce condensateur augmente progressivement. Si on désigne par Td la période du niveau "L" du signal d'impulsion #d , la tension maximale Vmax du condensateur C0 est lo d/CO .Pendant la période tl durant laquelle l'impulsion d'horloge #d se trouve au niveau "1" et la tension aux bornes du condensateur C0 est plus faible que la tension d'entrée Vin, la tension de sortie V0 du comparateur de tension Ao se trouve au niveau "R" et, par conséquent, le circuit logique ET L6 transmet la forme d'onde de l'impulsion d'horloge arrivant à la suite à la sottie Vout Quand la tension aux bornes du condensateur Co dépasse la tension d'entrée Vin, la relation des entrées du comparateur de tension AO change. La sortie V0 du comparateur À0 s'inverse et prend ainsi le niveau "L".Par conséquent, la porte du cir cuit ET L6 se ferme et la sortie V de ce circuit est mainte out nue au niveau '1L" . On peut donc connattre la tension d'entrée analogique en mesurant la période t1 au cours de laquelle l'impulsion d'horloge p apparat, c'est-à-dire est présente, à la sortie Vout ou bien en comptant le nombre de ces impulsions d'horloge dans un compteur, etc.. Le circuit convertisseur ci-dessus présente toutefois les inconvénients suivants (1) Dans le convertisseur À-I général du type à intégration représenté sur la figure 5, le fonctionnement du circuit est basé sur la période comprise entre le moment où le condensateur C0 se décharge complètement jusqu'au moment où ce condensateur C0 se charge à la tension d'entrée. Par conséquent, l'opération de charge et de décharge demande une certaine période de temps, et la vitesse de conversion, c'est-à-dire le temps de réponse)est faible ou élevée. (2) Comme le transistor Qo passe de façon répétée d'un état conducteur à un état non conducteur et vice versa, il apparut une tension résiduelle. La tension aux bornes du condensateur ne peut donc pas tomber complètement au niveau de la masse. En d'autres termes, le niveau de la masse diffère pour chaque opération de commutation. On ne peut donc pas obtenir une conversion précise. (3) La résisstancse du transistor à à état conduc- teur présente une dispersion, c'est-à-dire un écart, par rapport à la valeur nominale définie au moment de la fabrication. Ceci aboutit à une constante de temps de décharge différente d'un transistor à un autre. Quand on a recours à une production en grande série, la reproductibilité est médiocre et il n'est pas possible d'améliorer le produit fabriqué. C'est pourquoi la présente invention a pour objet de réaliser un convertisseur A- capable de résoudre tous les problêmes classiques. a présente invention a encore pour objet de réaliser un convertisseur A- du type à conversion tension-temps présentant un temps de réponse bref. La présente invention a aussi pour objet la réalisation d'un convertisseur A-N utilisant un circuit de charge et de décharge comprenant un condensateur ainsi qu'un élément de commutation et capable d'effectuer une conversion précise A-E. La présente invention a encore pour objet la réalisation d'un convertisseur A- du type à intégration exempt de l'influence de l'écart de la constante de temps de décharge résultant des différences de reproductibilité å la fabrication de la résistance que présente à l'état conducteur l'élément de commutation commandant la décharge. La présente invention a également pour objet la réaliser tion d'un convertisseur A- à intégration commandé par des impulsions d'horloge et présentant une erreur de conversion A-! minime. La présente invention a encore pour objet la réalisation d'un convertisseur A-! adapté pour entre utilisé dans un système d'affichage d'exposition à circuits intégrés (ICs) pour caméras, Selon un aspect caractéristique de la présente invention, on utilise 5 pour parvenir aux obJets ci-dessus, un convertisseur A-E comprenant au moins un premier et un second comparateur de tension pourvu chacun de deux bornes d'entrée et d'une borne de sortie, et un circuit de charge et de décharge comprenant un condensateur branché entre les première et se con- de bornes d'alimentation d'énergie par l'intermédiaire d'un circuit de source de courant constant et un moyen de commutation branché en parallèle avec le condensateur et commandé par un signal de commande de charge et de décharge, le premier comparateur comportant une première borne d'entrée à laquelle est appliquée une tension d'entrée et une seconde borne d'entrée reliée à la première borne d'alimentation en énergie par l'intermédiaire du circuit de source de courant constant , le second comparateur de tension comportant une première borne d'entrée à laquelle est appliquée une tension de référence prédéterminée présentant une certaine relation avec la tension entrée et une seconde borne d'entrée reliée à la seconde borne du premier comparateur de tension. Quand la tension aux bornes du condensateur diminue et devient inférieure à la tension de référence lors de l'opération de décharge, 11 action de la décharge est stoppée. Un signal converti est engendré sur la base des sorties des premier et second comparateurs de tension, c'est-à-dire au moment où la tension aux bornes du condensateur est comprise entre la tension de référence et la tension d'entrée.Quand la tension aux bornes du condensateur augmente et devient supérieure-à la tension d'entrée lors de l'opération de charge, le signal converti est stoppé sur la base des sorties des premier et second comparateurs de tension. D'autres objets, caractéristiques et avantages de la présente invention apparattront au cours de la description détaillée faite ci-après en référence au dessin annexé, sur lequel la figure 1A est un schéma synoptique d'un convertisseur A-N selon un mode de réalisation de la présente invention la figure 13 est un diagramme des formes d'onde de tension servant à expliquer le fonctionnement du circuit de la figure lÀ ; la figure 2 est un schéma de circuit d'un exemple du comparateur de tension à utiliser dans la présente invention la figure 3 est un schéma synoptique de circuit d'un exemple d'application du présent convertisseur A-m ;; la figure 4A est un schéma de circuit d'un convertisseur A-! selon un autre mode de réalisation de la présente invention la figure 4b est un diagramme de formes d'onde de tension servant à expliquer le fonctionnement du circuit de la figure 4A ; la figure 5 est un schéma de circuit d'un exemple de convertisseur À-N classique. La figure 1A montre un mode de réalisation d'un convertisseur A-R comprenant (a) des premier et second comparateurs de tension A1 et A2 formés chacun par un amplificateur opérationnel comportant, d'une part, deux bornes d'entrée comprenant une borne d'entrée non inversante (+) qui assure dans l'amplificateur opérationnel une mise en phase du signal d'entrée dans le sens de variation du signal de sortie et une borne d'entrée inversante (-) qui assure une mise en phase opposée dans ledit sens de variation et, d'autre part, une borne de sortie, et (b) un circuit 1 de charge et de décharge comprenant , d'une part, une connexion en série qui comprend un circuit Iol de source de courant constant et un condensateur C branchés entre une borne VCC de source de tension et une borne GND de potentiel de masse et, d'autre part, un transistor de commutation npn Q1 branché entre le point d'interconnexion du condensateur C et du circuit Iol de source de courant constante et la borne GND de potentiel de masse Dans le premier comparateur de tension Â1 mentionné ci-dessus, la borne d'entrée non inversante (+) reçoit une tension d'entrée analogique Vin et la borne d'entrée inversante (-) est reliée au point de sortie du circuit 1 de charge et de décharge s c'est-à-dire le point d'application de la tension présente aux bornes du condensateur C. Dans le second comparateur de tension la la borne d'entrée non inversante (+) est reliée au point de sortie du circuit 1 de charge et de décharge et la borne d'entrée inversante (-) reçoit une tension de référence Vref qui est déterminée au préalable en fonction de la valeur minimale de la tension analogique d'entrée Vin et qui est inférieure à cette tension.Par exemple, dans le cas dwun système d'affichage d'exposition de circuits intégrés ICs de caméra que iton décrira par la suite, cette tension d'entrée analogique basée sur la brillance de la scène ne prend jamais une valeur nulle. La valeur minimale de la tension peut donc etre choisie de manière à représenter celle qui correspond à la brillance de la scène lors d'un jour pluvieux, (c'est-à-dire qui correspond au niveau d'image permis le plus bas). La tension de référence Vref peut être déterminée de manière à être légèrement plus faible que cette tension minimale.Un signal V4 de commande de charge et de décharge est appliqué à la porte ou électrode de commande du transistor de commutation npn Q1 w On forme le signal de commande V4 en appliquant à un circuit logique NON-ET Ni un signal d'impulsion #d arrivant à un intervalle constant ainsi que la sortie V2 du second comparateur de tension et et en inversant la sortie V3 du circuit logique NON-ET L1 dans un circuit inverseur L2 . Un circuit logique ET L4 est utilisé pour obtenir l'état logique EX de quatre entrées, à savoir les sorties V1 et V2 des comparateurs de tension A1 et la la sottie #d d'un circuit inverseur L3 servant à in- verser le signal d'impulsion d , et une impulsion d'horloge #0. La largeur d'impulsion du signal d'impulsion #d représen- te un intervalle de temps plus long que la constante de temps CR du circuit de décharge comprenant le transistor Q1 et le condensateur C et la durée de cet intervalle constant est déterminé par le nombre maximal d'impulsions d'horloge pouvant être émis et compté en tant que signal de sortie du circuit logique EU L4 . La fréquence de récurrence du signal d'impulsion d'horloge #0 est déterminée en fonction de la précision de conversion exigée par le convertisseur A-M . La sortie Vout de ce circuit ET L4 constitue la sortie du convertisseur A-N Dans la structure ci-dessus, on peut atteindre les objectifs de la présente invention comme on va le voir dans la description ci-après du fonctionnement. La figure 13 montre des formes d'onde de tension aux divers points du circuit de la figure layon va décrire ci-après le fonctionnement du circuit en se référant aux figures 1A et 1B. On supposera que l'intervalle de la commande de charge-décharge, c'est-à-dire de l'imtulsion de chronodéclenchement; et la période d'arrivée de l'impulsion d'horloge +0 sont telles que représenté sur la figure 1B. En premier lieu, quand la tension d'alimentation Vcc est appliquée, le condensateur C du circuit 1 de charge et de décharge est chargé par la tension d'alimentation Vcc à travers le circuit Iol de source de courant constant. De ce fait, la tension VD aux bornes du condensateur, à atteint le niveau Vcc (la ligne en traits mixtes représentant sur la figure 13 la tension V aux bornes du condensateur).Pourvu que la tension d'entrée analogique Vin ait une forme d'onde tell que celle représentée par la ligne en trait plein sur la figure IB, la tension de sortie V1 du premier comparateur de tension A1 prend, dans ces conditions, le niveau bas o' étant donné que la tension VD à la borne d'entrée inversante (-) est plus élevée que la tension V. à la borne d'entrée non inversante (+) .En outre, si la tension de référence V est choisie de manière à Qtre celle qui est représentée par la ligne en traits interrompus sur la figure 13 et qui satisfait la condition mentionnée ci-dessus, la sortie V2 du second comparateur de tension A2 prend le niveau haut 1", étant donné que la tension VD présente à la borne d'entrée non inversante (+) est plus élévée que la tension Vref présente à la borne d'entrée inversante (-).En raison du niveau bas ,,Ou de la sortie V1 du premier comparateur de tension A1, la sortie Vout du circuit logique ET L4 se trouve alors au niveau bas "O" quels que soient les niveaux des autres entrée s0 Ensuite, lorsque l'impulsion td de commande de charge et de décharge est appliquée (c'est-à-dire atteint le niveau al" au mOment du chronodéclenchement, comme représenté sur la figure 1B, le circuit logique NO-ET L1 est ouvert par les niveaux "1" de cette impulsion ssd et de la sortie V2 du second comparateur de tension A2 de manière à engendrer un niveau "0" à la sortie V3 .Par conséquent, la sortie V4 de l'inverseur L2 atteint le niveau "1' et rend conducteur le transistor de commutation Q1 . Au moment où le transistor Q1 est rendu conducteur, le condensateur C commence à se décharger et la tension VD aux bornes du condensateur C commence à diminuer en se rapprochant du niveau du potentiel de masse GND .La largeur- de l'impulsion d de chronodéclenchement est choisie de manière à couvrir un intervalle de temps légèrement plus long que le temps pris par le condensateur C pour se décharger jusqu'à la tension de référence Bref V Pendant la décharge de ce condensateur C, la tension Vd aux bornes de ce condensateur diminue et les états de eo- tie aux divers points du circuit varient en conséquence.En particulier, quand la tension h aux bornes du condensateur C atteint, en diminuant, une valeur inférieure à la tension d'entrée analogique Vin , la tension d'entrée V. présente à la borne d'entrée non inversante (+) du comparateur de tension A1 devient supérieure à l'autre tension d'entrée VD et, par conséquent, la sortie V1 du premier comparateur de tension A1 prend, par inversion, le niveau haut 1", En outre, quand la tension VD aux bornes du condensateur C atteint, en diminuant, une valeur inférieure à la tension de référence Vref s le second comparateur de tension A2 prend un niveau "0" étant donné que la tension d'entrée Vref présente à la borne d'entrée inversante (-) devient supérieure à l'autre tension d'entrée V1) présente à la borne d'entrée non inversante (+) Àu moment où la sortie V2 du second comparateur de tension A2 atteint le niveau "O", la sortie V3 du circuit logique NON-EE L1 prend par inversion un niveau "ln et, par con séquent, la sortie V4 de l'inverseur L2 prend, par inversion , le niveau "0".Par conséquent, le transistor de commutation Q1 passe à l'état non conducteur au moment qui, après l'inversion à l'état "0" de la sortie du second comparateur de tension A2, est déterminé par le temps de réponse du circuit NON-ET L1, t de l'inverseur S2 et du transistor Q1 Le condensateur G recommence dont à se charger. La tension VD aux bornes du condensateur devient alors inférieure à la tension de référence Vref, que la sortie V2 se trouve ou non à un niveau O", en raison de la réponse retardée du circuit NON-ET 11, de l'inverseur T2 et du transistor Q1 à la sortie V2, c'est-à-dire en raison du temps de retard total du circuit NON-ET 11, de l'inverseur T2 et du transistor Q1 . Lorsque la tension VD aux bornes du condensateur C de vient de nouveau supérieure à la tension de référence Vref, la sortie V2 du second comparateur de tension A2 prend un niveau "1". À ce moment, la sortie V1 du premier comparateur de tension A1 se trouve au niveau "1" et l'impulsion de chronodéclenchement de charge et de décharge se trouve au niveau "0", et par conséquent le signal inversé Ça se trouve à un niveau "1" et l'impulsion d'horloge Po apparat directement à la sortie Vout du convertisseur à travers le circuit ET 14 En outre, lorsque la tension VD aux bornes du condensateur C dépasse la tension d'entrée Vin par suite de la charge du condensateur C , la sortie V1 du premier comparateur de tension passe, par inversion, au niveau bas nO't car la tension VD présente à la borne d-'entrée inversante (-) devient supérieure à la tension présente à la borne d'entrée non inversante (+). Par conséquent, la sortie Vout du circuit ET 14 prend un niveau bas wOu r Comme on peut le voir d'après l'exposé ci-dessus, on peut obtenir la représentation numérique de la tension d'entrée analogique en mesurant la période tl durant laquelle l'impulsion d'horloge est présente à la borne de sortie Vout ou en comptant dans un compteur ou autre dispositif de comptage le nombre d'impulsions d'horloge qui arrivent. En outre, même lorsque le niveau de la tension d'entrée Vin est relativement bas, les impulsions d'horloge apparaissent à la borne de sortie Vout par des opérations similaires ayant lieu comme on peut le voir, dans la période T2 de la figure 1B. On peut obtenir la conversion numérique en mesurant la période ou le nombre des impulsions d'horloge qui arrivent dans ces conditions. On obtint la conversion A-E d'une façon similaire dans les cas suivants. Comme on le voit d'après la description ci-dessus du mode de réalisation, on peut obtenir les divers avantages décrits ci-après. (1) La charge du condensateur C du circuit 1 de charge et de décharge n'est pas déchargée complètement jusqu'à O volt mais est arrêtée lorsque la tension aux bornes du condensateur devient inférieure à la tension de référence Vref . Ensuite, la charge du condensateur C s'effectue. L'opération de conversion est déclenchée au moment où la tension de charge dépasse la tension de référence V mentionnée ci-dessus. Par conséquent, la vitesse de conversion se trouve accrue par rapport au cas classique où le condensateur se décharge complètement jusqu'au potentiel O (G!D) et où l'actbn de conversion est ensuite dé clenchée. (2) Dans le procédé classique, l'opération d'ouvertuee et de coupure du transistor Q1 a lieu de façon répétée. De ce fait, il se pose un problème de tension résiduelle ; le condensateur C peut ne pas être déchargé complètement. Selon la présente invention, le condensateur C peut ne pas etre complètement déchargé et, par conséquent, le problème ci-dessus est éliminé. Par conséquent, la précision de la conversion est améliorée. (3) Même lorsque la résistance du transistor Q1 à l'état conducteur présente une certaine différence par rapport à la valeur nominale, cette différence a une influence plus faible sur la constante de temps de décharge étant donné que le condensateur C peut ne pas être complètement déchargé jusqu'à la tension nulle. Cette opération de décharge s'arrête au voisinage de la tension de référence Vref et la différence ci-dessus n'a plus d'influence notable sur la constante de temps de décharge déterminée par le produit de la capacité du condensateur C par la résistance du transistor Q1 à l'état passant, comme c' est le cas dans le circuit classique. De ce fait, on peut envisager une production plus grande dans le cas d'une fabrication en série. La figure 2 montre un exemple concret du circuit des comparateurs de tension A1 et A2 devant être utilisés dans le circuit convertisseur A-N de la présente invention. Dans le circuit, les transistors npn p et Q3 à émetteurs couplés reçoivent sur leurs bases respectives des entrées IN1 et IN2 . L'émetteur commun est relié à une borne (V00) de tension d'alimentation par l'intermédiaire d'un circuit 102 de source de courant constant. Les collecteurs sont reliés à une borne (GED) de masse par l'intermédiaire de circuits respectifs I03 et 104 de source de courant constant. Une résistance de charge RL et un transistor npn Q4 sont branchés en série entre la borne Vcc de tension d'alimentation et la borne GED de masse de manière à former un circuit de sortie. La sortie Vout du circuit est prélevée au noeud de connexion de la résistance RL et du transistor Q4 .La base du transistor Q4 de la paire de transistors Q3 et i différentielle est reliée au collecteur du transistor Q3 à émetteur couplé. Grace à l'utilisation des comparateurs de tension formés par des transistors bipolaires, comme représenté sur la figure 2, lesdits comparateurs peuvent être intégrés à un substrat semiconducteur monoplaquette dans un circuit intégré conjointement avec d'au- tres composants de circuit de la structure de convertisseur. De ce fait, le degré d'intégration peut être amélioré. La structure du comparateur de tension n' est pas limitée à celle représentée sur la figure mais peut être de n'importe quel type0 La figure 3 montre le système d'affichage d'exposition d'un circuit intégréde caméra comprenant le présent conver tisseur A . Le circuit permet d'obtenir un affichage d'alarme de sur- et de sous-exposition. Comme on peut le voir sur la figure, la brillance de la scène est détectée par un convertisseur photoélectrique 2, comme par exemple une photodiode GaAsP ou une cellule photoconductrice CdS. On comprime de façon logarithmique le courant photoélectrique détecté en utilisant la caractéristique de courant de collecteur (Ic) en fonction de la tension base-émetteutr (v3E) d'un transistor bipolaire. D'pitre part, la valeur F (iris) choisie et la vitesse de l'obturateur comprenant l'indice d'exposition (ASÀ) sont transformées en tension pour fournir une tension P et une tension B de vitesse -1bturatur. ees trois signaux de tension sont introduits dans un circuit arithmétique 3 et ils sont traités de manière à fournir une sortie correspondant aux tensions d'entrée respectives. Cette tension de sortie est amplifiée dans un amplificateur 4. La sortie amplifiée est convertie en une valeur numérique dans un convertisseur A-N 5. La valeur numérique est comptée dans un compteur 6 pour fournir le signal de compte à un décodeur 7 comprenant une fonction de commande. Le décodeur 7 sert à convertir le signal compté en un signal de commande pour l'affichage. Une photodiode appropriée, c'est-à-dire la diode électro-luminescente (IED) correspondante d'un affichage 8 comprenant un rang de photodiodes Sied, par exemple à sept points, est mise en fonction par ce décodeur 7L'agencement est tel que l'exposition appropriée est assurée lorsque la photodiode centrale LED est mise en fonction comme on peut le voir sur la figure. Ce procédé est appelé le procédé d'affichage à points fixes. Quand le convertisseur À-N du mode de réalisation précédent est utilisé dans un tel système, on peut obtenir un affichage d'exposition extrêmement; précis. La presente invention n'est pas limitée à un utilis tion dans le système d'affichage d'exposition d'un circuit intégré de caméra tel que décrit ci dessus, mais peut être appliquée à diverses utilisations comme, par exemple, un enregistreur de données pour des systèmes de mesure ou plur des systèmes de calcul numérique La figure 4 montre un autre mode de réalisation du convertisseur A-N de la présente invention mode de réalisation dans lequel un circuit 1o à courant constant, constituant un circuit 1 de charge et de décharge , est formé par des transistors Q5 à Q9 et le fonctionnement du circuit est commandé par un transistor de commutation Q10 . La première paire de transistors pnp Q5 et Q6 constitue un premier circuit miroir de courant, tandis que la seconde paire de transistors Q7 et 28 constitue un second circuit miroir de courant.Un transistor 9 fournit un courant continu au transistor t8 à partir d'une source de tension d'alimentation Vref Le courant continu traversant le-transistor Q8 est commandé par le transistor Q10 .En outre, un circuit de commande destiné à commander le transistor Q10 comprend des circuits inverseurs L5, L8 et 110 et des circuits NON-EX L7 et t ainsi qu'un cir- cuit bistable temporisé 16 . Les formes a'onde de tension aux divers points du circuit de la figure 4A sont celles représentées sur la figure 43. Dans ce mode de réalisation la charge est arrêtée à partir du moment où la tension aux bornes du condensateur C0 atteint la tension de référence Vref jusqu'au moment où arrive l'impulsion d'horloge suivante de manière à maintenir la tension aux bornes à Vref. . Grâce à cette disposition, la période nécessaire pour que la tension. aux bornes s'élève de la tension de référence Vref jusqu'à une tension d'entrée inconnue peut etre représentée numériquement de façon précise. Dans le présent mode de réalisation, l'erreur de conversion peut être réduite par rapport au cas où le temps mis par la tension aux bornes des condensateurs CO pour atteindre la tension de référence Cref n'est pas synchronisée avec l'impulsion d'horloge. I1 est bien entendu que la description qui précède n'a été donne qu'à titre purement illustratif et non limitatif et que des variantes ou des modifications peuvent y être apportées dans le cadre de la présente invention dont l'étendue est définie par les revendications ci-annexées. R E V E N D I C A T I O N S 1. Circuit convertisseur analogique-numérique (À-N) comprenant des premier et second comparateurs de tension (A1, A2) comportant chacun deux bornes d'entrée et une borne de sortie ;; un circuit (1) de charge et de décharge branchée entre une première borne (Vcc) d'alimentation en énergie et une seconde borne (GND) d'alimentation en énergie et comprenant une connexion en parallèle d'un condensateur (C, C0) et d'un moyen de commutation (Q1 Q0) commandé par un signal de commande de charge et ds décharge, ledit premier comparateur de tension (À1) comportant une première borne d'entrée à laquelle est appliquée une tension d'entrée (Vin) et une seconde borne d'entrez reliée à la première borne d'alimentation en énergie par l'intermédiaire dudit condensateur, ledit second comparateur de tension (A2) comprenant une première borne d'entrée à laquelle est appliquée une tension de référence (Vref) déterminée au préalable en fonction de ladite tension d'entrée et une seconde borne d'entrée reliée à la seconde borne dudit premier comparateur de tension ; et un moyen logique (T1 à L9, os Qlo) destiné à arrê- ter l'action de décharge et à engendrer un signal converti (veut) sur la base des sorties desdits premier et second comparateurs de tension lorsque la tension aux bornes dudit condensateur, pendant l'opération de décharge, devient inférieure à ladite tension de référence et à arrSter l'élaboration dudit signal converti sur la base des sorties desdits premier et second comparateurs de tension lorsque la tension aux bornes dudit condensateur, pendant l'opération de charge devient supérieure à ladite tension d'entrée. 2. Circuit convertisseur À-N suivant la revendication 1, caractérisé par le fait que ledit moyen logique comprend : un circuit ET (L4) auquel est appliquée la sortie dudit premier comparateur, la sortie dudit second comparateur, l'équivalent inversé dudit signal de commande de charge-décharge qui détermine la période de l'opération de charge et de décharge dudit circuit de charge et de décharge, et une impulsion dtherloge, et fait apparaître au côté de sortie ledit signal converti ; un circuit NON-E (X1) auquel est appliquée la sortie dudit second comparateur et ladite impulsion déterminant la période de charge et de décharge ; et un inverseur (L2) destiné à inverser la sortie dudit circuit NGN-ET, la sortie dudit inverseur étant appliquée à l'électrode de base dudit transistor de commutation (Q1) de manière à former un circuit de décharge à travers la jonction collecteur-émetteur du transistor de commutation. 3. Circuitconvertisseur A-N selon la revendication 2, caractérisé par le fait que la largeur de ladite impulsion déterminant la période de charge et de décharge est choisie de manière à être plus grande que la période de décharge maximale par rapport à la tension de référence. 4. Circuit convertisseur A-N suivant la revendication 2, caractérisé par le fait que ladite impulsion déterminant la période de charge et de décharge est appliquée audit circuit ET par l'intermédiaire dudit inverseur (L3). 5. Circuit convertisseur A-N suivant la revendication 2, caractérisé par le fait qu'il comprend, en outre, un circuit de source de courant constant et un circuit pour maintenir la tension aux bornes du condensateur à ladite tension de référence par arrêt de l'opération de charge depuis le moment où la tension aux bornes dudit condensateur atteint la tension de référence pendant ladite charge jusqu'au moment où arrive l'impul- sion d'horloge suivante, les deux circuits étant branchés entre ladite première borne dtalimentation d'énergie et ledit condensateur. 6. Circuit convertisseur A-E suivant la revendication 5, caractérisé par le fait que ledit circuit de maintien servant à maintenir la tension aux bornes du condensateur comprend : une bascule électronique (N6) mise à l'état "I" par l'impulsion d'horloge et remise à 11 état ItO" par la sortie inversée dudit second comparateur ; un second circuit NON-ET (L7) auquel est appliquée la sortie de ladite bascule et la sortie dudit second comparateur ; un troisième circuit NON-E (X9) auquel est appliquée la sortie dudit second circuit NQE-EX et l'impul- sion d' horloge ; et un transistor t10 commandé par le signal inversé de la sortie dudit second circuit NON-EX et commandant ledit circuit de source de courant constant,la sortie inversée dudit troisième circuit NON-E1 étant appliquée audit circuit ET sous la forme de l'impulsion d'horloge.