La présente invention concerne des circuits de reconnaissance de fréquences utilisables notamment dans les récepteurs des signaux de numérotation à fréquences vocales de postes téléphoniques à clavier pour identifier chaque fréquence caractéristique d'une information de numérotation. Dans les systèmes téléphoniques du futur, la numérotation au cadran par impulsions, que l'on utilise actuellement, sera avantageusement remplacée par la numérotation au clavier. La numérotation au clavier, c'est-à- dire par boutons-poussoirs, permet de numéroter près de trois fois plus rapidement et, en conséquence, de réduire le temps dtoccupation des récepteurs de signaux de numerotation et des enregistreurs, dont le nombre pourra être plus petit qu'avec la numérotation au cadran. Cependant, les récepteurs de fréquences vocales sont sensibles aux bruits parasites.La protection nécessaire contre la voix a conduit à un code à deux fréquences, dans lequel chaque chiffre est représenté par une combinaison de deux oscillations de fréquences données qui appartiennent à deux bandes de fréquences séparées l'une de l'autre, les deux oscillations étant transmises simultanément. Une autre particularité de la numérotation au clavier est que la durée d'un signal de numérotation est individuellement déterminée par l'abonné. La durée moyenne d'action sur un bouton-poussoir est d'environ 200 ms. Cependant, le récepteur doit répondre correctement à un signal d'une durée de 40 ms et identifier le chiffre numéroté. Le temps d'évaluation d'un récepteur est, de plus, réduit à un temps minimal de 35 ms car les transitoires au début de l'information de numérotation ne peuvent pas être utilisés dans ltévaluation. Une possibilité d'évaluation d'un signal de numérotation consiste d'abord a séparer les deux fréquences constituant le signal, à compter dans le récepteur plusieurs passages par zéro des oscillations respectives, et à mesurer le temps entre le premier et le dernier passage par zéro de chaque oscillation. On en tire les deux fréquences et par conséquent l'information de numérotation. Une description plus détaillée de cette méthode sera donnée ci-dessous. Cette méthode présente une difficulté qui peut résulter de la présence des transitoires déjà mentionnés ou etre causée par du bruit, et qui porte sur le choix du passage par zéro pour lequel on commence à mesurer le temps dans le récepteur. Pendant les transitoires ou à cause du bruit, l'information de numérotation est modulée en amplitude et en fréquence. La modulation d'amplitude peut etre facilement éliminée par une limitation d'amplitude. Cependant, la modulation de fréquence a une influence directe sur le nombre des passages par zéro comptés et, par conséquent, sur la sélectivité du récepteur. En conséquence, pour avoir une reconnaissance fiable de l'information de numérotation dans le récepteur, il faut prévoir une synchronisation parfaite de l'évaluation avec l'information de numérotation entrante. Un objet de la présente invention consiste donc à satisfaire à cette condition d'une manière optimale. Suivant une caractéristique de la présente invention, il est prévu un dispositif de mesure fournissant les périodes de temps entre les passages par zéro successifs dudit signal, une mémoire à n rangées permettant l'enregistrement des n dernières périodes de temps mesurées, un circuit d'addition effectuant la somme des valeurs contenues dans les n rangées de la mémoire pendant chaque période de temps, et une commande centrale qui, après chaque passage par zéro dudit signal commande le transfert dans la mémoire de la dernière période de temps mesurée et le transfert dans un circuit d'évaluation de la somme des n précédentes périodes de temps fournie par le circuit d'addition, cette somme étant inversement proportionnelle à la fréquence dudit signal. L'invention sera mieux comprise a la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, un bloc diagramme d'un récepteur de signaux multifréquences ; - la figure 2, un bloc diagramme d'un circuit de reconnaissance de fréquences suivant l'invention ; - la figure 3, un diagramme de temps permettant d'expliquer le fonctionnement du circuit de la figure 2. La figure 1 montre le bloc diagramme d'un récepteur destiné à la reconnaissance d'informations de numérotation à fréquences vocales. Un signal entrant de numérotation e(t), qui comprend deux fréquences, est séparé en deux groupes de fréquences. Cela est réalisé au moyen d'un filtre passe-bas TP et d'un filtre passe-haut HP. Les signaux de sortie respectifs e11(t) et e12(t) du filtre passe-bas TP et du filtre passe-haut HP sont amplifiés et limités en amplitude dans des circuits amplificateurs V. Les signaux de sortie e21(t) et e22(t) des amplificateurs V sont des signaux rectangulaires dont la fréquence moyenne représente l'information de numérotatien. Des circuits de mesure M1 et M2 mesurent le temps T entre k passages par zéro.Si ce temps T se trouve dans l'intervalle (k-1) (T - ATB)C TC (k-1) (T + ATB) un circuit d'évaluation ASl,AS2 reconnalt un signal qui a la fréquence La largeur T détermine la largeur de bande B du récepteur. o Ayant identifié un signal comme appartenant à l'un des deux groupes de fréquences, les circuits d'évaluation ASI et AS2 actionnent leurs sorties respectives. Un circuit à coin cidence KS détermine alors l'information de numérotation à partir de la sortie active des deux circuits d'évaluation AS1 et AS2. Les circuits de mesure M1 et M2 sont commandés par une commande centrale KS. La synchronisation nécessaire avec les signaux e21(t)et e22(t) 22 est assurée par les circuits de synchronisation SYNI et SYN2. C'est ici que se pose le problème de la synchronisation mentionne ci-dessus. Si, par exemple, le récepteur synchronise l'évaluation avec un passage par zéro qui appartient a' une interférence et survient juste avant un signal de numerotation de durée minimale, le récepteur ne peut pas reconnaltre le signal de numérotation car son temps d'évaluation doit être presque aussi long que la durée du signal de numérotation pour se garantir contre les interférences. La figure 2 montre le bloc diagramme d'un circuit suivant l'invention prévu pour la reconnaissance d'informations de numérotation comprenant deux oscillations à fréquences différentes. Seul le circuit permettant la reconnaissance d'une oscillation appartenant au groupe supérieur de fréquences est montré. Le circuit complet est obtenu en insérant les composants correspondants entre les points 1 (à 'entrez) et 2, 3, 4 et 5 (a' ltentrée du circuit de coincidenoe KS). La commande centrale ZS est commune aux deux circuits équivalents. Comme on l'a dit en relation avec la figure 1, la fréquence supérieure du signal e(t) à analyser est séparée par le filtre passe-haut HP, amplifiée puis limitée en amplitude par l'amplificateur V. Après etre passé à travers un élément logique U, le train d'impulsions rectangulaires e22(t) attaque un dispositif de mesure Z, de préférence un compteur, qui additionne des impulsions d'horloge à la fréquence f pendant chaque alternance du train dtimpulsions, la fréquence f étant beaucoup plus grande que les fréquences a reconnaitre Au passage par zéro suivant du train d'impulsions e22(t), la commande centrale ZS fait remettre å zéro le dispositif Z et la période de temps mesurée Ti, c'est-a-dire le nombre k (Ti) des impulsions d'horloge comptées entre deux passages par zéro successifs, est transmise à travers les éléments logiques Ul (dont un seul est montré), une mémoire tampon VS, et les éléments logiques U2, vers une mémoire S.Dans un exemple de réalisation préféré, toutes les informations enregistrées dans la mémoire sont décalées d'une rangée, le contenu de la dernière rangée S étant perdu car on écrit n à sa place le contenu de la rangée S 1 En conséquence, la mémoire S contient les n dernières périodes de temps mesurées Ti entre chaque couple de passages par zéro successifs de ltoscillation à reconnaltre. Une autre possibilité de transfert de la période de temps mesurée dans la mémoire consiste à mettre à jour les n rangées S1,...,Sn successivement. Dans les deux exemples de réalisation, la plus vieille période de temps mesurée T. est ainsi l-n remplacée par la période de temps nouvelle T.. Pendant chaque période de temps Ti, les contenus des rangées Sl,...,Sn sont ajoutés ensemble. Cette opération est réalisée de la manière suivante : le contenu de la dernière rangée Sn est transmis à un circuit d'addition AS et, en meme temps, écrit dans la première rangée S1 tandis que les contenus des autres rangées S1,...,Sn 1 '5n-lavancent d'une rangée, c'est-à-dire passent en Sf''''S ' Cette opération est répétée n fois jusqu'à ce que les contenus de toutes les n rangées aient été ajoutés dans le circuit d'addition AS, la mémoire S ayant alors le meme contenu qu'avant le début de I'opération d'addition. L'opération décrite ci-dessus constitue une opération cyclique qui est répétée à chaque passage par zéro. La nouvelle période de temps mesurée T. est transférez dans la rangée S1 et l'ancien contenu de la rangée Sn est perdu. Donc à chaque nouveau passage par zéro, le contenu de la mémoire S est mis à jour et, pendant la période de temps suivante jusqu'au prochain passage par zéro, les contenus-des n rangées de la mémoire S sont additionnés. L'évaluation de l'information (ctest-à-dire la sonme des n dernières périodes de temps mesurées), qui est alors transmise à travers une mémoire de travail A dans le circuit d'évaluation DS, est réalisée comme suit : le circuit d'évaluation DS examine si la somme des périodes de temps (ctest-à-dire le total des impulsions d'horloge reçues du dispositif de mesure Z) tombe dans l'un des intervalles de valeurs déterminés par les fréquences d'un groupe. Si c'est le cas, la fréquence à reconnaître a été identifiée et le circuit d'évaluation DS rend une de ses sorties active suivant la fréquence reconnue. Un circuit de coincidence KS, monté à la suite, reçoit cette information ainsi que par les entrées 2,...,5, l'information correspondante concernant la fréquence reconnue dans le groupe inférieur des fréquences. A partir de ces deux informations, le circuit de coincidence KS détermine l'informati de numérotation et la transfère à un registre de sortie AUS, l'information étant alors disponible pour un traitement ultérieur sur les sorties A1,...,A8 de AUS. Toutes ces opérations sont commandées par la commande centrale ZS sur les liaisons de commande L1,...,L6. La figure 3 résume les séquences de temps des opérations décrites ci-dessus. A chaque passage par zéro, le dispositif de mesure Z commence à compter les impulsions d'horloge de fréquence f. Au passage par zéro suivant du signal e22(t), le dispositif de mesure Z a compté un nombre k d' impulsions d'horloge proportionnel à la durée T1 entre les deux passages par zéro. Le nombre k (Ti) est alors écrit dans la mémoire S, ce qui est indiqué par k (Ti) S. Le dispositif de mesure Z est remis à zéro et le cycle recommence, etc. Il est bien évident que la description qui précède nia été donnée qutà titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de ltinvention. REVENDICATIONS 1. Circuit de reconnaissance de la fréquence d'un signal qui lui est appliqué, utilisable notamment pour le décodage des informations de numérotation à fréquences vocales dans des systèmes téléphoniques, caractérisé en ce qu'il comprend un dispositif de mesure fournissant les périodes de temps entre les passages par zéro successifs dudit signal, une mémoire à n rangées permettant l'enregistrement des n dernières périodes de temps mesurées, un circuit d'addition effectuant la somme des valeurs contenues dans les n rangées de la mémoire pendant chaque période de temps, et une commande centrale qui, après chaque passage par zéro dudit signal, commande le transfert dans la mémoire de la dernière période de temps mesurée et le transfert dans un circuit d'évaluation de la somme des n précédentes périodes de temps fournie par le circuit d'addition, cette somme étant inversement proportionnelle à la fréquence dudit signal. 2. Circuit suivant la revendication 1, caractérisé en ce que le dispositif de mesure est un compteur qui additionne des impulsions d'horloge pendant chaque période de temps séparant deux passages successifs par zéro dudit signal, et qui est remis à zéro à la fin de chaque période de temps après le transfert du compte dans la mémoire. 3. Circuit suivant la revendication 1, caractérisé en ce que la mémoire est conçue comme un registre à décalage, le contenu de chaque rangée étant transféré à la rangée suivante à chaque enregistrement d'une nouvelle période de temps, ledit enregistrement s'effectuant dans la première rangée et le contenu de la dernière rangée étant éliminé. 4. Circuit suivant la revendication 1, caractérisé en ce que la mémoire possède une commande d'écriture cyclique, les périodes de temps mesurées étant cycliquement introduites dans les rangées successives et l'inscription dans une rangée effaçant le contenu précédemment enregistré. 5. Circuit suivant la revendication 1, caractérisé en ce que le circuit d'évaluation vérifie si la somme des n périodes de temps fournie par le circuit d'addition tombe dans un des intervalles de temps qui correspondent aux fréquences à reconnaître et, si c'est le cas, fournit un signal de sortie caractérisant la fréquence reconnue.