De nombreux circuits détecteurs de pics sont déjà connus dans l'art antérieur. La plupart de ces circuits sont utilisés dans des applications qui nécessitent des transformateurs pour le couplage d'un signal (tel qu'un signal porteur de référence) à un circuit (tel qu'un démodulateur) dans lequel un 5 détecteur de pics est utilisé. Cette configuration de circuit est relativement coûteuse et difficile à fabriquer. En outre, de nombreux circuits détecteurs de pics de l'art antérieur utilisent des éléments et des dispositifs semi-conducteurs. Ce dernier type de circuit détecteur de pics est relativement complexe et coûteux. En 10 outre, ces circuits sont fréquemment difficiles à fabriquer, plus spécialement par des techniques de circuits intégrés. La présente invention est mise en pratique dans un détecteur de pics qui comporte un dispositif pour relier une source de signaux périodiques à un dispositif d'enregistrement et pour développer sur le dispositif d'enregistrer 15 ment un signal qui varie en fonction de la tension de pics du signal périodique; un commutateur dont une première entrée est reliée au dispositif d'enregistrement, ce commutateur fonctionnant selon une première et une seconde condition en réponse à l'apparition d'un signal au-dessus et au-dessous d'un niveau donné, ce signal étant appliqué à l'entrée et à un autre point du commutateur; 20 et un dispositif de sortie relié à et fonctionnant en réponse à une première et une seconde condition du commutateur pour produire un signal de sortie à un premier et à un second niveau respectivement. Selon un mode préféré de réalisation de l'invention, un premier dispositif semi-conducteur tel qu'un transistor métal-oxyde-semi-conducteur 25 (MOS) est également prévu, ce transistor étant branché pour recevoir les signaux périodiques et pour produire par exemple, à la sortie à charge de source du transistor MOS, un signal qui est une fonction de la valeur instantanée du signal périodique. Le premier dispositif semi-conducteur est branché de manière que le signal du premier dispositif semi-conducteur soit appliqué à l'autre point 30 du dispositif de commutation. Avec le montage décrit ci-dessus, plus spécialement lorsque le premier et le second dispositif semi-conducteur sont des transistors MOS à seuils pratiquement identiques, le commutateur détecteur de pics est actionné par un signal dont l'amplitude ne dépend pas du seuil du premier dispositif 35 semi-conducteur. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif, en référence au dessin annexé dans lequel : 72 11109 2 2132208 - la figure 1 est un schéma d'un mode de réalisation de l'invention - la figure 2 est un schéma des formes d'ondes associées au circuit représenté sur la figure 1; et - la figure 3 est un schéma d'un autre mode de réalisation de l'in- 5 vention. Dans la description suivante, des composants identiques portent les mSmes références. La figure 1 représente un schéma d'un mode préféré de réalisation de l'invention. Une source d'entrée 10 délivre un signal d'entrée qui est une fonction périodique, par exemple une onde sinusoïdale. L'ampli-10 tude pic à pic du signal d'entrée, ainsi que son niveau en courant continu doivent être relativement stables ou varier uniquement très légèrement pour que le fonctionnement du circuit ait un rendement optimal. En outre, au moins trois transistors MOS actifs représentés par les références Ql, Q2 et Q3 sont prévus. Les transistors Ql et Q2 sont du type MOS à canal N diffusés 15 dans un puits P dans un substrat convenable. Le transistor Q3 est un transistor MOS à canal P diffusé dans le m6me substrat. En outre, les diodes 11 et 12 ainsi que les résistances 13, 14, 15 et 16 peuvent être des dispositifs semiconducteurs appropriés formés sur le substrat mentionné ci-dessus. Bien que des techniques de fabrication à circuit intégré puissent Être utilisées, le 20 circuit n'est pas limité à ce type de fabrication. En particulier, la source d'entrée 10 est reliée à l'anode de la diode 11 et à la jonction commune de l'électrode de commande et du drain du transistor Ql. La source du transistor Ql est reliéeà la masse ou à toute autre source de référence convenable à travers la résistance 13. En outre, 25 la source du transistor Ql est reliée à la source du transistor Q2. Le drain du transistor Q2 est relié à une source convenable de tension + à travers la résistance 15. La tension 4-V^ est définie comme étant égale ou supérieure à la tension de pic du signal d'entrée, et supérieure au seuil N ou P (le plus grand des deux). 30 La cathode de la diode 11 est reliée à l'anode de la diode 12. La jonction commune des diodes 11 et 12 est reliée à la masse ou à tout autre potentiel de référence convenable à travers la résistance 14. La cathode de la diode 12 est reliée à l'électrode de commande du transistor Q2. Le condensateur 20 est branché entre l'électrode de commande du transistor Q2 et un 35 potentiel convenable de référence, par exemple la masse. De manière courante, le condensateur 20 peut représenter la capacité de l'électrode de commande du transistor Q2. Le drain du transistor Q2 est relié à l'électrode de commande 72 11109 3 2132208 du transistor Q3. La source du transistor Q3 est reliée à la source + tandis que le drain du transistor Q3 est relié à la masse à travers la résistance 16. Le dispositif d'utilisation de sortie 17 est relié au drain du transistor Q3. 5 La description du fonctionnement du circuit sera faite en référen ce à la figure 2. Comme noté, la source d'entrée 10 délivre un signal d'entrée qui est une fonction périodique telle qu'une onde sinusoïdale comme représenté par la courbe appelée entrée sur la figure 2. L'onde sinusoïdale d'entrée (ou similaire) est appliquée à l'anode de la diode 11 et au drain du tran-10 sistor Ql. Tant que la résistance 14 a une valeur très grande, le courant passant dans la diode 11 de la résistance 14 a une intensité très faible et produit une chute de tension petite (approximativement 0,2 V) aux bornes de la diode 11. Par conséquent, le signal au point A (c'est-à-dire l'anode de la diode 12) suit pratiquement identiquement la forme d'onde du signal d'entrée, 15 mais a une amplitude instantanée d'approximativement 0,2 V de moins que le niveau du signal d'entrée. Comme il a été noté précédemment, tandis que le condensateur 20 peut, dans quelques applications, être un condensateur séparé, la capacité de l'électrode de commande du transistor Q2 à unité N est fréquemment suffisam-20 ment important pour que le circuit fonctionne convenablement. L'application du signal A à travers la diode 12 charge le condensateur 20 à une tension pratiquement égale au pic de l'onde du signal A à l'anode de la diode 12. Ainsi, le signal détecté au point B sera identique à la tension de pic ou tension maximale produite par le signal d'entrée au point A dans le circuit. 25 Par conséquent, lorsque la diode 12 sera dans des conditions de régime permanent, elle présentera une chute de tension négligeable à ses bornes dans le sens direct . En outre, la diode 12, qui est de préférence une diode à jonction en gradins a de très faibles pertes inverses. De manière similaire, l'électrode de commande du transistor Q2 n'a pratiquement pas de perte étant donné son 30 impédance extrêmement élevée. Par conséquent, sans perte significative, une tension constante B est appliquée à l'électrode de commande du transistor Q2. La tension pratiquement constante en B est égale à la tension de pic produite au point A. Il faut noter qu'en prévoyant un trajet approprié, la tension en B peut suivre des variations plus prochesde l'amplitude de la tension du signal 35 d'entrée (et des variations correspondantes de l'amplitude apparaissant au point A). 72 11109 4 2132208 Simultanément, le signal d'entrée est appliqué au drain et à l'électrode de commande du transistor Ql. Ainsi, le transistor Ql fonctionne pratiquement à charge de source. La valeur de la résistance 13 est choisie élevée par rapport à l'impédance du transistor Ql lorsqu'il conduit, de 5 manière qu'un courant de faible intensité circule dans le transistor Ql. Puisque le transistor Ql est parcouru par un courant relativement petit, la tension de seuil à ses bornes est pratiquement indépendante de la tension . d'entrée. Par conséquent, la tension au point C suit de manière presque identique le signal d'entrée mais a une amplitude instantanée inférieure au 10 signal d'entrée d'une valeur égale à la tension de seuil auxbornes du transistor Ql. Le signal au point C est appliqué à la source du transistor Q2. Le transistor Q2 étant un transistor de type N est rendu conducteur lorsque la tension appliquée à sa source est négative d'une quantité égale au seuil N (ou davantage) par rapport à la tension appliquée à son 15 électrode de commande. Pendant la période T0-T1 (figure 2) le signal d'entrée est un signal de potentiel croissant. De manière similaire, les signaux de tension aux points A, B et C sont également des signaux croissants. (Etant donné ce qui précède, il faut noter que le niveau du signal au point B du circuit est représenté sur la figure 2 comme ayant pratiquement atteint le 20 seuil de tension en régime permanent équivalent au pic du signal détecté au point A, Il faut noter que la tension au point B n'atteindrait pas le seuil de tension équivalent à la tension de pic du signal au point A à moins qu'il ne se produise un ou plusieurs cycles du signal d'entrée). Etant donné la relation entre les signaux aux points C et B, le 25 transistor Q2 est conducteur de l'instant TO à l'instant Tl. Le transistor Q2 étant conducteur, le signal au point B (c'est-à-dire l'électrode de commande du transistor Q3) est pratiquement identique en ce qui concerne sa forme et son niveau de tension au signal au point C pendant l'intervalle TO-T1. Ces conditions existent car la résistance 15 est choisie d'une valeur très 30 supérieure à l'impédance du transistor Q2 lorsqu'il est conducteur, et lorsqu'il ne se produit que peu ou pas de chute de tension aux bornes du transistor Q2. Les signaux C et D sont pratiquement contigus pendant l'intervalle désigné. Cependant, le signal C est représenté en pointillé , et décalé du signal D uniquement pour simplifier le dessin. 35 Le signal au point D est relativement négatif par rapport à la tension + V-, appliquée à l'électrode de source du transistor Q3, et par consé-quent ce transistor Q3 est rendu conducteur pendant l'intervalle T0-T1. 72 11109 5 2132208 L'impédance de la résistance 16 est choisie très supérieure à la résistance du transistor T3 lorsqu'il est à l'état conducteur. Par conséquent, il n'y a pratiquement pas ou peu de chute de tension aux bornes du transistor Q3 lorsque le signal de sortie détecté sur le dispositif de sortie 17 est iden-5 tique au niveau de tension + pendant la période de temps TO-T1. Sur la figure 2, le signal de sortie est représenté par une ligne en pointillé appelée sortie, pour mieux la distinguer des autres formes d'ondes. A l'instant T1 le signal au point C atteint un niveau de tension égal à la tension au point B moins la tension de seuil du transistor Q2. 10 A cet instant, le transistor Q2 cesse d'être polarisé pour la conduction et est rendu non conducteur. Bien que le trajet du circuit passant par le transistor Q2 soit interrompu, la tension au point C continue de suivre le signal d'entrée comme représenté par la ligne en pointillé. Cependant, lorsque le transistor Q2 est non conducteur, le niveau de tension au point D n'est 15 plus commandé par le signal C, et par conséquent, croît rapidement en direction de la tension + Vjj. Puisque les tensions appliquées à l'électrode de commande et de source du transistor Q3 sont pratiquement identiques, il existe entre elles une différence insuffisante pour compenser la tension de seuil du transistor Q3. Par conséquent, le transistor Q3 est rendu non conducteur. 20 Le transistor Q3 étant non conducteur, le signal de sortie est rapidement commuté vers la tension relativement négative appliquée à la borne intérieure de la résistance 16, qui dans ce cas, est approximativement égala au potentiel de la masse. Plus clairement, dans la condition critique, c'est-à-dire lorsque la différence entre les tensions aux points B et C est inférieure à la tension 25 de seuil du transistor Q2 (période Tl) le signal de sortie passe rapidement du niveau très positif +V^ à un niveau relativement négatif par exemple le potentiel de la masse. Cependant, à l'instant T2 le signal d'entrée a passé le pic et a amorcé une pente descendante de la courbe. Naturellement, les seuils des 30 tensions aux points A et C suivent le signal d'entrée. A l'instant T2, la tension au point C a chuté jusqu'à un point pour lequel la différence entre les tensions aux points B et C est équivalente à la tension de seuil du transistor Q2. Lorsque la différence de tension de seuil est atteinte, le transistor Q2 est rendu conducteur, et le seuil de tension au point D chute rapi-35 dement pour se rapprocher du niveau de tension au point C. Le niveau de tension au point C est suffisamment différent de la tension de source + pour que le transistor Q3 soit rendu conducteur. Lorsque le transistor Q3 72 11109 6 2132208 est conducteur, la tension de source + est à nouveau appliquée au dispositif de sortie 17 de manière que le signal de sortie passe rapidement du potentiel de la masse au niveau + V^. Ce type de fonctionnement et la production du signal au dispositif de sortie 17 se poursuit pour chaque pic du signal ^5 d'entrée. Par conséquent, le circuit décrit est un circuit qui détecte les pics d'une forme d'onde sinusoïdale ou similaire. La largeur du signal de sortie (c'est-à-dire la période T1-T2) engendré pour coupler le pic du signal d'entrée est une fonction du rapport de l'amplitude pic à pic du signal 10 d'entrée sinusoïdal à la chute de tension aux bornes de la diode 11 dans la région de la tension de pic du signal d'entrée. En réglant convenablement la chute de tension aux bornes de la biode D1 (qui est également une fonction de la valeur de la résistance 14), le circuit détecteur de pics peut fonctionner très précisément en termes de commutation au pic du signal d'entrée. 15 En outre, en équilibrant parfaitement les transistors Ql et Q2, et en établissant un courant très faible dans Ql depuis l'entrée, on obtient une chute du seuil indépendante de la tension aux bornes de Ql. En outre, la chute du seuil sur les transistors Ql et Q2 est également équilibrée avec précision, par conséquent, l'interconnexion des transistors Ql et Q2 constitue un 20 commutateur indépendant du seuil relié à la source du transistor Q2. En d'autres . . .. v termes',- la tension appliquée entre les électrodes de commande et de source du transistor Q2 ne dépend pas du seuil du transistor Ql ni de celui du transistor Q2, mais est simplement une fonction de la tension sur le condensateur C20 et de la tension aux bornes de la résistances R13. Puis, les chutes 25 de tension de seuil des transistors Ql et Q2 sont effectivement annulées. La figure 3 représente un autre mode de réalisation de l'invention. Dans ce mode de réalisation, le drain du transistor Ql est relié à la source +Vp au lieu d'être relié à l'entrée. L'éLectrode de commande du transistor Ql est également reliée à l'entrée 10 pour recevoir le signal d'entrée. Le reste 30 du circuit est identique à celui de la figure 1. Les principes de fonctionnement du circuit représenté, sur la figure 3 sont pratiquement identiques à ceux du circuit de la figure 1. Le circuit de la figure 3 n'impose pas une charge aussi grande au circuit d'entrée que le circuit de la figure 1. C'est-à-dire que la source + applique 35 le courant au transistor Ql. En outre le circuit de la figure 3 ne possède pas un degré de précision aussi important que le détecteur de pics du circuit de la figure 1. C'est-à-dire, que même si la valeur de la résistance 13 est 72 UIO1) 7 2132208 très élevée par rapport à la résistance du transistor Ql (lorsqu'il conduit) le courant passant dans le transistor Ql et dans la résistance 13 est soumis à une gamme de variation supérieure à celle du premier circuit. Par conséquent le fonctionnement du circuit peut varier légèrement, entraînant ainsi une 5 légère imprécision dans la fonction de détection des pics. Cependant, il faut iioter que cette légère imprécision n'a pas d'importance, dans la plupart des applications du circuit. Les modes de réalisation précédents peuvent Être interchangés. La configuration du circuit de la figure 1 est utilisée lorsqu'une précision 10 supplémentaire de la direction du pic est nécessaire. La configuration du circuit de la figure 3 est utilisée lorsqu'il est nécessaire d'empêcher la charge de la source d'entrée. L'invention décrit donc un circuit détecteur de pics qui détecte les points de tension de pic d'un signal d'entrée périodique. Le circuit 15 décrit fonctionne, en outre pour détecter un pic positif du signal. En inversant les polarités de la source et les types de canductivité et/ou les sens des semi-conducteurs, un circuit détecteur de picsnégatifs peut être obtenu. Les détecteurs de pics positifs et négatifs peuvent être reliés ensemble, pour une détection des signaux à pics positifs et négatifs pour 20 un signal d'entrée périodique. En outre, le circuit a été décrit en termes de transistors, de diodes et de résistances, il est bien entendu que ces composants peuvent être combinés selon une structure de circuit intégré monolithe, une configuration de circuit hybride ou une configuration à composants discrets 25 et bipolaires. Il va de soi que l'invention décrite est susceptible de nombreuses modifications ou variantes sans pour autant sortir de son cadre. 72 11109 8 2132208 *JJL0JLLÇAXL9_0 1. Détecteur de pics comportant un dispositif pour relier une source de signaux périodiques à un dispositif d'enregistrement, le dispositif 5 de connexion développant sur le dispositif d'enregistrement un signal qui est une fonction de la tension de pic du signal périodique, un commutateur ayant une première entrée au dispositif d'enregistrement, le commutateur fonctionnant pour une première et une seconde condition en réponse à un signal situé au-dessus et au-dessous d'un niveau donné, appliqué à l'entrée 10 et à un autre point à l'intérieur du commutateur; et un dispositif de sortie relié et fonctionnant en réponse à la première et à la seconde condition du commutateur pour produire un signal de sortie du premier et du second niveau, respectivement, ce détecteur étant caractérisé en ce qu'il comporte un premier dispositif semi-conducteur relié pour recevoir des signaux pério-15 diques et pour produire un signal qui une fonction de la valeur instantanée du signal périodique; l'autre point du commutateur étant relié pour recevoir le signal provenant du premier dispositif semi-conducteur. 2. Détecteur selon la revendication 1, caractérisé en ce que le commutateur comporte un second dispositif semi-conducteur comme élément 20 actif; et en ce que le niveau donné du signal pour lequel le commutateur passe de la première à la seconde condition est le seuil du second dispositif semi-conducteur; le signal développé par le premier dispositif semi-conducteur étant appliqué au second dispositif semi-conducteur, et oscillant entre des limites suffisantes pour que la différence de niveau aux bornes de la première 25 entrée et de l'autre point du commutateur soit inférieure et supérieure au seuil du second dispositif semi-conducteur. 3. Détecteur selon la revendication 2, caractérisé en ce que le premier dispositif semi-conducteur est du même type de conductivité, et a un seuil de fonctionnement pratiquement identique au second dispositif semi- 30 conducteur. 4. Détecteur selon l'une quelconque des revendications précédentes caractérisé en ce que le second dispositif semi-conducteur comporte une première et une seconde borne qui définissent les extrémités d'un trajet de conduction et une borne de commande fonctionnant en réponse à un signal qui lui est appli-35 qué pour déterminer.la conduction du trajet de conduction; le signal provenant du dispositif d'enregistrement étant appliqué à la borne de commande du second dispositif semi-conducteur; le premier dispositif semi-conducteur ayant 72 11109 9 2132208 un premier et un second trajet de conduction définissant les bornes et une borne de commande du type décrit ci-dessus, le premier dispositif semi-conducteur fonctionnant en outre pour développer sur l'une de la première et de la seconde borne le signal qui est une fonction de la valeur instantanée du signal périodique, l'une des première et seconde bornes du second dispositif semi-conducteur à laquelle le signal est développé étant reliée à la borne correspondante parmi la première et la seconde du second dispositif semi-conduc-teur.