la présente invention concerne les mémoires permanentes, comprenant une double jonction, ainsi que leur procédé de réalisation. Parmi les divers circuits et dispositifs de mémoire, on a 5 mis au point des mémoires permanentes qui contiennent&es informations disponibles et qu'on ne peut plus modifier. En plus d'un circuit auxiliaire, ces mémoire comprennent un réseau comportant des rangées et des colonnes de conducteurs électriques associés à des dispositifs à résistance variable, par exemple des diodes, 10 reliant des intersections choisies de rangées et de colonnes. Ce type de mémoire n'est pas capable de recevoir des informations supplémentaires, ni d'être modifié une fois programmé. Bien qu'il soit possible de réaliser un réseau de diodes pour mémoire permanente ou analogue de diverses façons, on constate 15 qu'il est avantageux de former ce réseau sous forme d'un circuit intégré unique. Suivant la pratique habituelle, on utilise un programme particulier d'informations pour réaliser le circuit intégré, et il faut donc des opérations séparées mettant en oeuvre des masques pour chaque mémoire différente. Bien que le produit 20 obtenu soit particulièrement avantageux, ce procédé présente des inconvénients, car il coûte cher, à la fois en réalisation qu'en temps de fabrication. On a déjà noté qu'il était très avantageux de réaliser un réseau de diodes qu'on peut ensuit^ravailler pour fixer les 25 trajets conducteurs en fonction de programmes séparés pour diverses mémoires. Ce procédé a l'avantage de permettre de réaliser chaque réseau dans des conditions identiques, et. une opération électrique relativement simple permet d'établir les trajets conducteurs voulus dans le réseau. Dans cette optique, on a mis au point un procédé 30 selon lequel les intersections du réseau comprennent une diode, chaque diode étant associée par un fil de "ITichrome" ou analogue jouant le rôle d'un fusible, si bien que lors -du passage d'un -courant important , le fil fond- et coupe la liaison de diodes choisies du réseau. Un inconvénient de ce procédé est son prix 35 de mise en oeuvre. L'invention concerne la réalisation de réseaux identiques pour toutes les mémoires permanentes de même dimension. On réalise 71 25539 ' 2098369 alors la programmation des mémoires séparées en formant des trajets conducteurs en surface au niveau de l'une des deux jonctions p-n à des intersections choisies des rangées et des colonnes,.en fonction du programme voulu. A 1a place d'un réseau de diodes, l'invention 5 permet la formation de ce qu'on peut appeler un réseau de transistors dans lequel chaque intersection comporte deux jonctions p-n placées dos à dos. En pratique, on peut réaliser matériellement chacune de ces liaisons sous forme d'un transistor, les jonctions émetteur;— hase et "base -collecteur, étant montées en série entre une rangée 10 et une colonne. Le réseau brut peut comprendre une connexion de la base pour chaque transistor et on peut mettre facilement en mémoire toute information voulue dans le réseau en appliquant une surtension ou une tension dépassant la valeur de fonctionnement de la jonction entre les contacts de la base et de l'émetteur ou 15 du collecteur de transistors choisis. Ceci provoque la formation d'un au court-circuit/' niveau de l'une des jonctions, et il ne reste qu'une et seule jonction montée entre l'intersection d'une rangée/d'une colonne particulières et forme l'équivalent d'une connexion par diode. 20 L'invention concerne un procédé de fabrication de réseaux de mémoire permanente sous forme de circuit intégré, l'application de signaux électriques-permettant l'introduction ultérieure de programmes individuels dans les divers réseaux. On en assure la fabrication par diffusion de deux jonctions ou diodes p-n placées 25 dos à dos à chaque intersection de rangées/de colonnes conductrices du réseau. L'introduction des informations dans le réseau est donc réalisée par modification du réseau brut par application d'une tension électrique aux bornes d'une jonction, dans le sens de polarisation inverse, de manière à court-circuiter électriquement 30 la jonction. On peut appliquer facilement et rapidement cette information et ce programme à un réseau sans qu'il faille utiliser des masques séparés pour les divers réseaux, comme c'était le cas dans la technique antérieure. De façon générale, l'invention s'applique à la réalisation 35 de connexions électriques entre des contacts ohmiques choisis à la surface d'un dispositif à circuit Intégré. On réalise la connexion ou le court-circuit électrique avec le métal du contact ohmique qui s'étend par exemple sous une couche protectrice d'oxyde 71 25539 3 2093369 à la surface du dispositif, et on peut la réaliser en appliquant une énergie électrique suffisante au trajet voulu. Ainsi, dans le cas de court-circuit de la jonction base-émetteur d'un transistor, il est possible, avec une configuration convenable du dispositif, 5 d'appliquer une tension entre l'émetteur et le collecteur de manière à dissiper suffisamment d'énergie entre l'émetteur et la base pour assurer le court-circuit voulu. Bien que la description précédente se réfère à des transistors, il est bien entendu qu'on peut assurer loèourt-circuit de résistances et d'autres éléments dis-10 sipateurs d'énergie de circuits intégrés sans sortir du cadre cle 1'invention. D'autres caractéristiques et avantages de l'invention res-sortiront mieux de la description qui va suivre, faite en référence aux dessins annexés sur lesquels : 15 la figure 1 représente un réseau de diodes de la technique antérieure ; la figure 2 représente un réseau brut selon l'invention, représenté sous forme de transistors ; la figure 3 est une coupe transversale d'un transistor de 20 l'invention, et elle montre les emplacements classiques de parties d'un réseau selon l'invention ; la figure 4 représente la connexion d'un transistor unique entre des rangées et des colonnes d'un réseau, ainsi que les connexions destinées à la mise en oeuvre du procédé de l'invention ; 25 la figure 5 est une vue de dessus d'un transistor unique d'un réseau selon l'invention, et elle représente schématiquement le court-circuit d'une jonction qu'on peut réaliser par le procédé de l'invention lors de la fabrication d'une mémoire permanente après réalisation du réseau brut; 30 la figure 6 est une vue partielle en plan d'un circuit intégré particulièrement avantageux selon l'invention ; la figure 7 est une coupe suivant la ligne 7-7 de la figure 6 ; la figuré 7A est un schéma du transistor de la figure 7 et '35 elle montre les trajets du courant lors du court-circuit de la jonction dans une variante de l'invention ; et 71 25539 4 2098369 la figure 8 représente un^transistor unique d'un réseau avec les connexions destinées/ la mise en oeuvre du procédé par un court-circuit entre la "base, et le collecteur, selon la figure 7A. On se réfère d'abord à la figure 1 des dessins qui représente 5 un réseau classique de diodes. Le réseau comprend plusieurs rangées de conducteurs X^, X2, X^, etc. et plusieurs colonnes de conducteurs Y^, Yg, Y y etc., isolées .électriquement des rangées. Les diodes 12 sont montées aux intersections voulues de rangées et de colonnes et. assurent: une connexion entre la rangée 10 et là colonne particulières de l'intersection. On peut mettre en mémoire des informations dans ce type de réseau en considérant par exemple que la connexion des diodes entre et Y^ représente un 1 binaire et que le manque de connexion entre Y^ et X2 représente un zéro binaire. 15 L'invention concerne un réseau à circuit intégré comportant deux jonctionsp-n placées dos à dos ou ce que l'on appelle dans le présent mémoire un transistor, monté à chaque intersection, comme le montre la figure 2. Chaque transistor 16 a un émetteur 17 relié à une rangée et un collecteur 18 relié à une colonne, 20 ou inversement. La connexion 19 de la base du transistor n'est reliée ni aux colonnes ni aux rangées. Il faut noter que le transistor est en fait une paire de jonction#£]Pacées dos à dos, ce qui empêche le passage de courant dans la plage de tensions de travail du circuit. L'invention concerne le court-circuit de 25 l'une de ces jonctions pour les transistors choisis, de manière à laisser une jonctionp-n unique aux intersections voulues en formant l'équivalent électrique d'un réseau de diodes de la figure 1. Sur la figure 3, on peut voir sous forme schématique et en coupe un transistor unique d'un réseau à circuit intégré selon 30 l'invention. La figure 3 représente un transistor unique 30 comme comprenant une région collectrice n+ enrobée 32 placée dans le corps de silicium au-dessous d'une région collectrice 31 de type n au sommet de laquelle se trouve une région 33 de base de type £ avec une région d'émetteur n+ 34. Un couche 36 d'oxyde 35 isole la face supérieure du silicium et recouvre les jonctions pn. Il existe des orifices dans la couche 36, pour un contact 37 d'émetteur, un contact 38 de base et un contact 39 de collecteur. 71 25539 5 2098369 Comme dans la pratique classique, on a représenté une région 41 de contact de collecteur n+. La région 32 a pour rôle d'assurer un trajet à faible résistance entre la région 41 et la jonction base-collecteur qui se trouve entre les régions 31 et 33. Le 5 transistor représenté schématiquement sur la figure 3 est classique et on peut le réaliser par des techniques connues. On peut réaliser la programmation des transistors tels que représentés sur la figure 3, comme on l'a schématiquement représenté sur la figure 4 dans laquelle la rangée X représente une 10 connexion commune des contacts 37 de plusieurs transistors et la colonne Y représente une connexion commune des contacts 39 des collecteurs de plusieurs transistors dont l'ensemble est différent de l'ensemble précédent. Selon l'invention, une des jonctions de transistors choisis, par exemple celui représenté sur 15 la figure 4, est court-circuité et on a représenté ce fait par la connexion d'une alimentation 46 entre les contacts 38 et 39. On a représenté cette connexion comme étant réalisé par un interrupteur 47 qui indique que cette connexion est amovible. L'application d'une tension dépassant nettement la tension de pola-20 risation inverse de la jonction base-collecteur provoque un court-circuit 42 de surface entre la face supérieure de la matière semi-conductrice, sous la couche 36, ce qui relie efficacement les contacts de la base et du coleecteur. Cette connexion superficielle 42 est réalisée à l'aide de la matière du contact ohmiaue 25 des contacts 38 et 39, par exemple en aluminium ou en or. Cette matière forme,comme on l'a indiqué, un trajet présentant une faible résistance au passage du courant. Après application de cette tension, il ne reste en circuit que la jonction base-émetteur qui forme une diode ou une jonction unique reliant l'intersection 30 de X et Y. Dans une variante, il est possible selon l'invention de court-circuiter la jonction base-émetteur, comme on l'a représenté schématiquement par l'alimentation 48 reliée par un commutateur ou analogue 49 entre les contacts 38 et-37. L'application d'une 35 tension suffisante entre ces contacts provoque un court-circuit de surface à la partie supérieuï-e du transistor, entre les contacts de l'émetteur et de la base, sous la couche d'oxyde, en assurant 71 25539 s 2098369 le court-circuit efficace de la jonction base-émetteur. Il ne reste que la jonction base-collecteur en circuit. Il faut noter comme on l'a vu précédemment, qu'on peut court-circuiter soit la jonction base-émetteur, soit la jonction base-collecteur 5 transistor, mais l'invention ne concerne pas le cas où. on court-circuite ces deux jonctions. La figure 5 est une vue partielle en plan représentant schématiquement un transistor d'un réseau selon l'invention, avec un trajet conducteur 42 formé à la partie supérieure de la 10 matière semi-conductrice du transistor 30 entre les contacts 38 et 39. Il faut aussi noter que le court-circuit superficiel des transistors est un phénomène bien connu et se produit normalement par application inadvertante d'une surtension à un transistor dans un circuit. Lors de l'utilisation normale du transistor, 15 un court-circuit de surface provoque une panne de transistor et le remplacement du dispositif ; cependant, l'invention concerne la réalisation intentionnelle de courts-circuits de surface pour former sélectivement des connexions à l'aide d'une jonction unique p-n dans un réseau. 20 On fabrique le réseau de l'invention suivant les techniques classiques dans la technique des semi-conducteurs, en faisant diffuser un transistor à chaque Intersection de rangées et de colonnes du réseau. Celui-ci,qu'on peut appeler un réseau brut, est alors prêt à recevoir un programme ou un jeu d'informations 25 à mettre en mémoire. On peut réaliser facilement et rapidement cette mise en mémoire en appliquant simplement des connexions électriques appropriées aux connexions de la base et de l'émetteur, par exemple, de transistors choisis et en appliquant une énergie suffisante entre ces connexions pour provoquer un court-circuit 30 superficiel qui met la jonction hors circuit. La nécessité d'utiliser des masques séparés pour diverses mémoires permanentes se trouve ainsi éliminée, et le prix de fabrication et le temps nécessaire à la réalisation de mémoires séparées sont réduit de façon importante. Chaque transistor de réseau de la figure 2 a 35 un contact séparé pour la base, et ainsi, pour un programme quelconque voulu, il suffit .de faire coopérer les rangées ou colonnes appropriées et les connexions de base avec l'alimentation qui 71 25539 2098369 fournit une tension suffisante pour provoquer le court-circuit nécessaire des jonctions. On utilise le réseau à l'aide d'un circuit classique de mémoire permanente coopérant avec les rangées et les colonnes. 5 On a décrit jusqu'à présent un mode de réalisation de l'in vention concernant à la fois une mémoire permanente à circuit intégré et un procédé de fabrication et de programmation de celle-ci. Il faut cependant noter que l'invention s'applique aussi à d'autres cas, notamment dans le domaine des circuits intégrés. la formation 10 intentionnelle de courts-circuits en surface par application d'énergie destinée à provoquer la formation avec la matière du contact ohmique d'un trajet conducteur le long ou sur la surface ■ d'un semi-conducteur, peut s'appliquer dans des domaines très divers. Par exemple, l'invention présente de nombreux avantages 15 pour former des connexions électriques sur des résistances obtenues par diffusion. Ainsi, bien qu'on ait décrit l'invention à propos de la réalisation de mémoires permanentes, elle ne se limite pas à cette application particulière. Comme on l'a vu précédemment, l'invention concerne la réali-20 sation de connexions électriques par application d'énergie après fabrication d'un circuit intégré par exemple. En ce qui concerne notamment les mémoires permanentes, il est possible selon l'invention de former des configurations particulières de circuits intégrés selon lesquelles ont peut réaliser la formation de 25 programmes et de connexions électriques sans qu'il faille avoir accès à trois points du transistor ou de la structure comportant des diodes placées dos à dos. Il faut noter qu'il est avantageux d'éliminer les contacts et les conducteurs électriques d'un, circuit intégré quelconque. La réduction de la dimension est aussi 30 très importante lorsqu'on conçoit et qu'on fabrique des dispositifs à circuit intégré, et 1'élimination d'un jeu de connexions électriques d'un grand nombre de transistors, par exemple, réduit de façon importante la complexité nécessaire du dispositif et réduit encore l'espace nécessaire. A cet égard, on se réfère 35 aux figures 6 et 7 qui représentent une configuration particulière à circuit intégré qui s'applique notamment à la réalisation de mémoires permanentes selon l'invention. 71 25539 2098369 La figure 6 est une vue partielle en plan d'une mémoire permanente à circuit intégré selon l'invention. La figure 7 est une coupe d'une partie de la mémoire de la figure 6 et on voit qu'une couche 61 de base de type £ est diffusée dans la surface 5 supérieure d'une région 62 de type n. Une couche 63 d'émetteur n+ est diffusée à la partie supérieure de la région 61 d'un de ses côtés. Une couche d'oxyde 64 recouvre la face supérieure du semiconducteur, en laissant un orifice au-dessus de la région 63 pour permettre la coopération d'un contact ohmique 66 avec la région 10 de l'émetteur à travers la couche d'oxyde. Un contact 67 de base passe par un autre orifice de la couche d'oxyde et coopère avec la région 61. Une région collectrice enrobée 68 en matière semi-conductrice de type n+ se trouve sous une petite région 69 de contact de 15 collecteur de type n+ ayant un contact ohmique 71 coopérant par un orifice de la couche 64. Il faut noter, comme le montre la figure 6, que la région 68 dépasse au-dessous de la région 69 seulement vers le bord de la région 61. Le collecteur 68 dépasse cependant latéralement des deux côtés du dispositif vers des 20 transistors séparés, mais non au-dessous. Le contact 71 dépasse du contact 69 sous forme d'un contact de rangée et le contact 66 d'émetteur dépasse d'un contact de colonne avec plusieurs émetteurs. Comme le montre la figure 6, les transistors voisins distants latéralement en travers du dispositif peuvent être inversés 25 alternativement, comme il est courant de le faire pour réduire l'espace occupé, et limiter le nombre de saillies latérales des régions collectrices enrobées nécessaires. Dans le cas de la configuration particulière des figures 6 et 7, notamment dâns la région du collecteur enrobé, la figure 30 7A représente schématiquement un transistor unique tel que représenté sur la figure 7, mais présentant le trajet du courant. Dans les cas où l'on souhaite programmer le transistor de la figure 7 de manière qu'il existe une connexion électrique en court-circuitant la jonctionbàse-émetteur, il est possible d'ap-35 pliquer de l'énergie entre les contacts 66 et 71 d'émetteurs et . de collecteurs. On applique cette énergie sous forme d'une tension supérieure à la tension de claquage en inverrse de la .jonction 71 25539 9 2098369 "base-émetteur de manière que le courant circule en sens inverse par cette jonction. Dans le cas d'un dispositif à circuit intégré au silicium, la tension de rupture en inverse de la jonction base-émetteur peut être de l'ordre de 6,5 volts. Selon l'invention, 5 lorsqu'on veut programmer le transistor particulier, on applique une tension dépassant cette tension de rupture entre l'émetteur et le collecteur de façon que le courant circule comme représenté par la flèche sur la figure 7A. en.pénétrant dans l'émetteur et en sortant au collecteur, comme indiqué par une autre flèche. 10 Dans le transistor lui-même, il faut noter que le courant passe au niveau de la jonction base-émetteur et qu'une partie de ce courant peut passer, comme indiqué par le trait interrompu 81, en court-circuitant la jonction base-collecteur juste au-dessous de l'émetteur par l'intermédiaire de la région 62 du type n et 15 le collecteur enrobé. D'autre part, étant donné la résistance relativement élevée de la région 62 de type n, une quantité importante de courant circule pratiquement le long de la surface du semi-conducteur depuis la région de l'émetteur au contact 67, puis latéralement dans ce contact et vers le bas dans la jonction 20 base-collecteur vers le collecteur enrobé, comme le montre le trait continu 82 de la figure 7A. Cqéourant, une fois qu'il a atteint le collecteur 68, remonte vers la région 69 puis dans le contact 71. Malgré le décalage du collecteur 68 par rapport à la région de l'émetteur, il existe en réalité un trajet de 25 résistance relativement faible pour le courant suivant le trait continu 82 de la figure 7A si bien qu'il circule un courant notable et qu'il existe un certain chauffage sur la face supérieure du semi-conducteur entre les contacts 66 et 67. On suppose que ceci provoque une migration du métal des contacts à la partie supérieure 30 du semi-conducteur, sous la couche d'oxyde, en formant un trajet conducteur entre les contacts de la base et de l'émetteur. On voit qu'un tel trajet conducteur a pour rôle de court-circuiter la jonction bas-émetteur. En conséquence, la connexion entre la rangée et la colonne de ce transistor est assurée par la jonction 35 base-collecteur, c'est-à-dire par une diode unique. On considère maintenant la configuration particulière des figures 6 et 7 et on voit que, bien qu'il existe un contact 67 71 25539 10 2098369 pour la région de la base du transistor, il n'existe pas de fil électrique pour ces contacts de base. L'élimination de tels fils est assurée par la configuration particulière selon laquelle la région enrobée du collecteur est décalée de la région de l'émetteur 5 d'une quantité suffisante pour qu'un courant électrique notable passe le long du trajet indiqué par le trait continu 82 de la figure 7A. Il faut noter que le circuit électrique d'une mémoire permanente ayant la configuration décrite à propos des figures 6 et 7, 10 est légèrement différent du circuit de la figure 2. A cet égard, on se réfère à la figure 8 qui représente la partie d'une mémoire permanente ayant un transistor ou un élément équivalent monté entre la colonne et la rangée à chaque intersection. On considère que les collecteurs sont reliés aux rangées et les émetteurs aux 15 colonnes et on a représenté en traits interrompus l'application d'une tension de programmation assurant une connexion par diode unique entre la rangée et la colonne Y2* On a schématiquement représenté cette connexion par un interrupteur 91 et une batterie 92 montés entre la rangée et la colonne de manière que la tension 20 appliquée, comme décrit à propos de la figure 7A, produise en réalité un court-circuit de la jonction base-émetteur du transistor particulier en laissant seulement la jonction base-collecteur montée entre la rangée X^ et la colonne Y2. Bien qu'on puisse considérer qu'il est également avantageux d'assurer une connexion 25 électrique aux bornes de la jonction base-collecteur, on note qu'une telle jonction a normalement une tension de rupture en inverse qui est plus importante que celle d'une jonction émetteur-base. Ainsi, pour faire circuler un courant en sens inverse 30 dans la jonction, il est nécessaire d'appliquer une tension élevée qui peut probablement provoquer une détérioration d'autre éléments du circuit reliés à la mémoire permanente. Il faut aussi noter que, dans la mesure ou l'application d'énergie est suffisante pour assurer le court-circuit selon l'invention, il est concevable 35 d'utiliser une tension dans le sens direct aux bornes d'une jonction. Un inconvénient d'une telle application d'énergie est que la faible tension directe nécessaire pour faire passer 71 25539 2098369 un courant dans la jonction nécessite l'application d'une intensité très élevée pour fournir la quantité voulue d'énergie nécessaire à la formation du court-circuit. Ceci peut nécessiter l'emploi d'une intensité très importante dans le circuit associé. Ainsi, 5 en pratique, on constate que la programmation la plus avantageuse du réseau brut de l'invention pour réaliser une mémoire permanente, consiste à former un court-circuit électrique de la jonction base-émetteur en polarisant en inverse cette jonction avec une tension suffisante pour provoquer le passage d'un courant notable. 10 II faut noter qu'il est possible de court-circuiter électriquement une jonctionp-n de façon interne dans un dispositif à semi-conducteur ; on notera à cet égard la demande de brevet des Etats-Unis ' d'Amérique N° 54 531 du 13 juillet 1970, déposée par Joseph Donald Rizzi et Lloyd Dale Fagan. Cependant, l'invention concerne 15 la réalisation d'un chemin conducteur à faible résistance à la surface d'un semi-conducteur ou à son voisinage par migration d'atomes du métal de contact ohmique le long de la surface. Il faut noter qu'une configuration particulière du circuit intégré est nécessaire pour la mise en oeuvre de l'invention pour assurer 20 que la connexion électrique ou le court-circuit voulu existe en réalité. Des essais montrent qu'on obtient des résultats très reproductibles en mettant en oeuvre l'invention, qui se recommande donc sur le plan industriel. Il est bien entendu que l'invention n'a été décrite et 25 représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence techniques dans ses éléments constitutifs sans pour autant sortir du cadre de l'invention, qui est défini dans les revendications annexées. 71 25539 2098369 HETTOIC-MIONS 1. Réseau de mémoire permanente à circuit intégré, caractérisé en ce qu'il comprend plusieurs rangées de conducteurs électriques, plusieurs colonnes de conducteurs électriques croisant les- 5 dites rangées sans être à leur contact, deux diodes placées dos à dos et montées entre les conducteurs des rangées et des colonnes, une diode de chaque paire ayant.une jonction court-circuitée en surface, de manière qu'il n'existe qu'une seule connexion par diode entre les rangées et les colonnes choisies,en formant une 10 mémoire programmée dans ledit réseau, 2. Réseau selon la revendication 1, caractérisé en ce que chacune des paires de diodes comprend un transistor ayant des régions d'émetteur,de base et de collecteur à sa surface protégées par une couche isolante, des contacts ohmiques séparés 15 traversant la couche isolante et étant au contact desdites régions, la matière des contacts ohmiques passant le long de la surface sous la couche_ isolante entre deux desdites régions des transistors choisiÔS des paires/de diodes, en formant un court-circuit électrique superficiel. 20 3. Réseau selon la revendication 2, caractérisé en ce que chacun des transistors a une région de contact de collecteur extrêmement dopée au niveau de ladite surface et coopérant avec le contact ohmique du collecteur, une région de collecteur enrobé extrêmement dopée placée à une certaine distance au-dessous de 25 ladite région de contact de collecteur et passant sur une longueur notable à une certaine distance au-dessous de la région de base, la matière de contact ohmique passant à la surface entre les contacts d'émetteur et de base en formant ledit court-circuit des transistors des paires choisies de diodes. 30 - 4. Réseau de mémoire permanente à circuit intégré, caractérisé en ce qu'il comprend un corps unique de semi-conducteur comportant plusieurs transistors et une couche isolante placée sur une de ses faces et comportant des orifices donnant accès aux régions d'émetteur, de base et de collecteur de chaque tran- 35 sistor, plusieurs conducteurs ; électriques placés sur la couche isolante, chaque conducteur coopérant avec l'émetteur de transistor placé dans l'alignement par des saillies passant par lesdits 71 25539 2098369 orifices de la couche en contact ohmique avec les régions d'émetteur, lesdits conducteurs formant des colonnes de réseau, plusieurs régions de collecteur enrobé extrêmement dopées,placées sous les régions de base et en travers par rapport à plusieurs tran-5 sistors comprenant un transistor de chaque colonne et formant des rangées de réseau, et un trajet à faible résistance placé à la surface dudit corps sous ladite couche et court-circuitant une jonction de transistors choisis en formant une mémoire programmée. 5. Réseau selon la revendication 4, caractérisé en ce que est" 10 la région de collecteur enrobé de chaque rangée du réseau/placée entre les transistors de cette rangée avec un décalage latéral comporte par rapport aux régions de base des transistors, et/des parties dépassant latéralement sous le bord des régions de base, au-delà de la région d'émetteur du même transistor, le trajet à 15 faible résistance des transistors choisis se trouvant entre les régions de base et d'émetteur de ceux-ci. 6. Réseau à circuit intégré destiné à une mémoire permanente, caractérisé en ce qu'il comprend un corps unique de semi-conducteur ayant des canaux d'isolement séparant le corps en plusieures 20 rangées isolées, plusieurs transistors formés dans chacune des rangées avec des régions de base et d'émetteur atteignant une face du corps, une couche isolante recouvrant cette face et comportant des orifices donnant accès aux régions de base et d'émetteur, des conducteurs électriques placés sur ladite couche isolante entre 25 les rangées, chaque conducteur étant au contact d'une région d'émetteur dans chaque rangée par l'orifice de la couche en formant ainsi des conducteurs de colonne, une région de collecteur enrobé extrêmement dopée, et placée le long de chacune des rangées, décalée de régions de base et ayant des parties 30 placées le long des régions de base en face de la région d'émetteur associée / au-dessous desdites régions de base, et des contacts ohmiques passant à travers ladite couche isolante et assurant la connexion électrique avec chaque région enrobée de collecteur sous forme de contacts de rangées dudit réseau. 35 7. Procédé de réalisation d'un circuit intégré de mémoire permanente, caractérisé en ce qu'on relie électriquement les collecteurs de plusieurs transistors placés suivant des rangées, 71 25539 14 2098369 on relie électriquement un émetteur de chaque transistor de chaque rangée en formant plusieurs colonnes et on court-circuite la région de hase de chacun des transistors choisis et une autre région dudit transistor en formant un trajet superficiel à faible 5 résistance, en appliquant une tension suffisante pour que du courant passe suivant ledit trajet en court-circuitant une jonction du transistor choisi, de manière à réaliser un programme pour la mémoire permanente. 8. Procédé selon la revendication 7, caractérisé en ce 10 qu'on forme chacun des courts-circuits électriques en appliquant une tension inverse suffisante à la jonction à court-circuiter de manière à faire circuler en sens inverse du courant au voisinage de la surface du réseau. 9. Procédé selon la revendication 7, caractérisé en ce 15 qu'on dispose une région de collecteurs enrobés extrêmement conductrice voisine latéralement de la région de base de chaque transistor et du côté latéral opposé à la région de l'émetteur, et on applique une tension entre les régions d'émetteur et de collecteur des transistors choisis avec une polarisation en in-20 verse de la jonction base-émetteur et une intensité suffisante pour que du courant circule en sens inverse dans ladite jonction, le courant passant à la surface du transistor entre la base et l'émetteur formant ledit trajet à faible résistance. 10. Procédé de réalisation d'un réseau à circuit intégré 25 destiné à une mémoire permanente, caractérisé en ce qu'on fait diffuser plusieurs transistors dans un corps unique, on forme des canaux d'isolement dans ledit corps pour délimiter des rangées séparées de transistors ayant un collecteur commun et isolées transistors d'autres rangées, on forme une couche isolante 30 à la surface du corps, avec des orifices donnant accès aux régions de base et d'émetteur des transistors, on forme un contact électrique avec chaque collecteur commun sous forme de contacts de rangées du réseau, on applique des contacts ohmiques aux régions de base et d'émetteur par les orifices de la couche isolante et 35 on relie électriquement une région d'émetteur' de chaque rangée de manière à former plusieurs colonnes conductrices, et on forme une région de collecteurs enrobés très conductrice le long de 71 25539 15 2098369 chaque rangée, chaque région étant décalé latéralement d'une petite distance par rapport aux régions de base de la rangée du côté du contact de base opposé au côté du contact d'émetteur, si bien que le réseau est capable d'être programmé par application d'une 5 tension entre les rangées et colonnes choisies.