I La présente invention se rapporte au domaine des cir- cuits de lignes téléphoniques et des circuits de communication correspondants formant l'interface entre des lignes d'abonnés et des jonctions téléphoniques à transmission analogique ou numéri- que et un réseau de commutation numérique. En particulier, l'in- vention concerne un circuit de ligne numérique fournissant une adaption automatique de l'impédancedes lignes ou jonctions ter- minées par un coupleur différentiel électronique ainsi que la synthèse automatique à l'intérieur du coupleur différentiel de l'impédance de terminaison adaptée à la ligne sans qu'il soit nécessaire d'avoir recours à des composants discrets et avec une dissipation d'énergie réduite'au minimum. Dans l'art antérieur, pour ce qui se rapporte à la conversion de 2 à 4 fils, le problème causé par la désadaptation d'impédance dans le central téléphonique entre les lignes ou jonctions et leur impédance de terminaison est bien connu. Une telle désadaptation entraîne des caractéristiques d'affaiblisse- ment d'adaptation médiocres, donc des réflexions ou échos sur le trajet de retour du circuit à 4 fils par l'intermédiaire du cou- pleur différentiel qui, pour fonctionner correctement, exige que l'impédance de ligne et l'impédance de terminaison soient égales à la fois en phase et en amplitude dans -la bande passante de la voie téléphonique. Les impédances de terminaison passives fixes ont jusqu'à présent représenté un compromis, excepté à une fré- quence spécifique, de par le fait qu'une telle impédance de com- promis est une combinaison soit en série, soit en parallèle d'une résistance et d'un condensateur. Une impédance simple de ce type aboutit à une adaptation médiocre de l'impédance de ligne. D'or- dinaire, le fonctionnement du coupleur différentiel qui effectue la conversion de 2 à 4 fils dépend d'une adaptation assez rigou- reuse entre les impédances de ligne et de terminaison, et, pour un fonctionnement optimal, une bonne adaptation sur toute la gamme des fréquences intéressées est nécessaire. On a essayé de compenser cette désadaptation dans l'art antérieur avec l'aide de réseaux d'équilibrage ou de lignes artificielles (simulateurs de ligne) qui font partie du coupleur différentiel, et qui, pour une ligne donnée, sont de conception spéciale. Un autre problème de à la désadaptation d'impédance à l'extrémité éloignée de la ligne peut se poser si ladite exizémi- té est improprement terminée. Une réflexion non désirée ou écho est retournée à l'extrémité proche. Si l'impédance de terminai- son de l'extrémité proche est égale à l'impédance de ligne et si l'affailissement dans le coupleur différentiel est nul, on obtient alors un fonctionnement optimal de l'équipement associé à l'extrémité prbche. L'écho de l'extrémité éloignée peut aussi être réduit au minimum par l'emploi de techniques d'annulation de l'écho par soustraction d'un signal d'écho estimé. De telles techniques d'annulation de l'écho de l'art antérieur dépendent d'une connaissance à priori du signal trans- mis localement et d'une relation supposée non-corrélative entre le signal transmis par l'extrémité proche et le signal reçu pro- venant de l'extrémité éloignée. Par l'emploi de techniques d'égalisation adaptatives, avec ou sans signaux d'apprentissage, la partie corrélative de la réflexion sur l'extrémité éloignée, présente dans le signal reçu à l'extrémité proche, peut 4tre régénérée en utilisant un égaliseur adaptatif, et soustraite de ce signal reçu localement. Certaines conditions doivent 8tre remplies pour un fonctionnement correct de l'égaliseur adaptatif. Ce dernier doit avoir un rapport signal/bruit qui permette une convergence de l'égaliseur, et une caractéristique de réseau linéaire. Une énergie suffisante doit être contenue dans la bande afin que des signaux de contre-réaction corrects soient fournis pour les ré- glages des coefficients des filtres numériques.Il ne doit pas y avoir de transmission simultanée-de signaux de parole dans les deux sens pendant le processus d'égalisation. Ensuite, et de manière plus significative, lpe central numérique local qui doit servir d'interface aux boucles d'abonné analogiques doit alors ajouter deux convertisseurs de deux à quatre fils. Auparavant, avec les centraux analogiques, on n'avait pas besoin de ces convertis- seurs. Ces convertisseurs ou coupleurs différentiels nouvel- lement introduits peuvent amener des réflexions ou des signaux de retour non désirés. Précédemment, pour des commutateurs ana- logiques, ces coupleurs supplémentaires n'étaient pas présents. Ainsi, sans un fonctionnement amélioré du coupleur différentiel, un central numérique a potentiellement un fonctionnement moins bon que son prédécesseur analogique. Le problème de l'amorçage d'oscillations ou pour plus de clarté, l'instabilité potentielle du réseau au sens de Nyquist, résulte de la réaction non-désirée qui se produit à cause des conversions de deux à quatre fils et le système peut réellement osciller si l'on ne prend pas les précautions néces- saires. De manière classique, le plan de transmission utilisé sur les chalnes à 4 fils prend en considération cette condition en insérant de façon appropriée des atténuations à travers le réseau de façon régulière, et en précisant que l'affaiblissement d'adaptation des coupleurs différentiels doit atteindre certains critères minimaux aux points du réseau o se produisent les conversions de 2 à 4 fils. Auparavant, pour obtenir l'atténuation qui pouvait être insérée dans les réseaux existants, on ne prenait en consi- dération que les centraux (ou circuits) qui employaient des convertisseurs de deux à quatre fils. Pour des centraux ana- logiques locaux ne nécessitant pas de convertisseurs de deux à quatre fils, une atténuation nulle était spécifiée, et l'affai- blissement d'insertion admissible était et n'est que de quelques dizièmes de décibel. Ainsi, le problème de la conception d'un central local numérique ayant des performances équivalentes à celles d'un central analogique dans un environnement analogique est aggravé par le plan de transmission existant. Des résultats expérimentaux montrent que l'adjonction d'une atténuation (4 dB) dans le central local pour surmonter ce problème a seulement servi à réduire la "qualité de service", c'est-à-dire qu'en com- paraison, les utilisateurs du téléphone peuvent détecter le fonc- tionnement plus médiocre dû à l'augmentation de l'atténuation. Les égaliseurs automatiques en eux-mêmes sont connus dans le domaine de la transmission de données numériques, des exemples étant fournis par les brevets américains nos 3 579 109 et 3 984 789. Le brevet américain n0 3 633 105 décrit un égaliseur adaptatif numérique, et le brevet américain n0 3 798 560 décrit un égaliseur adaptatif transversal qui emploie un filtrage numérique de second ordre multiplexé dans le temps. La présente invention concerne un coupleur différantièl f numérique entre un circuit de transmission numérique à quatre fils et une ligne téléphonique à deux fils, dans lequel la conversion deux fils-quatre fils s'effectue avec synthèse automatique d'une impédance de terminaison adaptée à la ligne. Plus particulièrement, cette impédance adaptée à la ligne est simulée à l'entrée du circuit de ligne dans le central télé- phonique, sans faire appel à des composants discrets. Le coupleur sépare numériquement les signaux analogiques bi- directionnels de la ligne d'abonné et les signaux numériques sur les trajets de codage et de décodage du circuit de ligne. L'un des objets principaux de l'invention est d'éliminer les convertisseurs analogiques de deux à quatre fils dans le circuit de ligne téléphonique en effectuant la fonction de conversion de deux à quatre fils numériquement. Un autre objet de l'invention est de fournir une adaptation automatique de l'impédance de ligne à l'établisse- ment d'un appel, par synthèse numérique dans le circuit de ligne d'une impédance de terminaison adaptée à la ligne d'abonné. L'invention consiste en outre à réaliser un circuit téléphonique de ligne en technologie IGE; à minimiser de manière significative les échos dus aux déséquilibres des coupleurs différentiels et à des défauts d'adaptation d'impé--- dance dans le centre de commutation téléphonique; à fournir une fonction d'égalisation automatique du système constitué par le poste et la ligne d'abonné, dans laquelle l'égalisation est ré- alisée numériquement par l'emploi d'un filtre numérique récursif ayant des coefficients programmables pour minimiser l'erreur entre l'entrée du filtre et une référence; à fournir un temps d'égalisaition rapide en conservant les derniers coefficients de filtrage numérique établis pendant l'appel précédent et en les utilisant comme coefficients de départ pour un nouvel appel. L'invention et ses avantages seront mieux compris à la lecture de la description détaillée qui va suivre, faite à titre d'exemple non limitatif en se reportant aux figures annexées qui représentent: - la figure 1, un circuit électronique différentiel de type connu pour les transitions 2 fils/4 fils d'un système de transmission; la figure 2, un circuit numérique d'interface d'une ligne téléphonique d'abonné, utilisant un coupleur différentiel conforme à l'invention; - la figure 3A, un circuit de synthèse numérique d'une admittance de sortie; la figure 3B, un schéma fonctionnel simplifié de l'adaptation d'impédance dans un coupleur différentiel conforme à l'invention; - la figure 4, un amplificateur à transconductance; - la figure 5, un égaliseur récursif automatique - la figure 6, un schéma fonctionnel d'un filtre numérique généralisé; - la figure 7, un schéma fonctionnel d'un égaliseur - la figure 8, un schéma fonctionnel d'un conver- tisseur numérique généralisé de deux à quatre fils; - la figure 9, un schéma fonctionnel d'une réalisation préférentielle d'un égaliseur pour un circuit de ligne téléphonique; - la figure 10, une première partie de mémoire de l'égaliseur de la figure 9, - la figure 11, une seconde partie de mémoire de l'égaliseur de la figure 9; - la figure 12, un organigramme général du fonctionnement de l'égaliseur; - la figure 13, un multiplexeur/distributeur associé à cet égaliseur; - la figure 14, les connexions d'interface entre l'égaliseur de la figure 9 et le multiplexeur/distributeur de la figure 13. La figure 1 illustre de manière générale en 10 un coupleur différentiel de l'état actuel de la technique, qui accomplit les fonctions suivantes: 1) adaptation du coupleur à l'impédance de ligne vue entre ses bornes de sortie 12 et 14 et représentée dans la figure 1 comme une impédance localisée ZL en 16. 2) réduction du signal de retour-non désiré sur le trajet 1 par la fourniture d'un signal complémentaire sur le trajet 2, de telle sorte qu'à la sortie de l'amplificateur de réception 18, le signal transmis soit annulé ou très réduit. Ce coupleur différentiel 10 fonctionne comme suit les impédances Z8 en 20, ZL et Z3, Z4 en 22 et 24, respective- ment, forment un montage en pont avec l'amplificateur de trans- mission 26 agissant comme source de commande et l'amplificateur de réception 18 agissant comme amplificateur de zéro. Si le montage en pont est bien équilibré, la sortie de l'amplifica- teur récepteur 18 sera nulle pour tout signal transmis vers la ligne d'abonné. En même temps, tout signal apparaissant entre les fils a et b de la ligne d'abonné sera reçu à la sortie de l'amplificateur 18. Ainsi, des signaux de retour non-désirés sont éliminés, ce qui fournit la fonction de conversion de deux à quatre fils du coupleur différentiel. L'impédance vue par ZL est Z8 en parallèle avec Z1 en 28. Si Zt est beaucoup plus grand que Z8, la ligne d'abonné voit Z8 comme impédance de ter- minaison de ligne. En pratique, Z8 est fixé à une valeur établie, ordinairement de 900 ohms en série avec 22 microfarads, et on fait varier ou l'on choisit Z3 et Z4 pour obtenir l'équilibre correct, ce qui minimise le signal de retour non désiré. Les inconvénients de ce circuit sont les suivants: 1) puisque Z8 n'est pas égal à Z L pour toutes les li- gnes d'abonné, l'affaiblissement d'adaptation du circuit 10 L Z8 Aa = 20 log10 (Eq. t) L 8 n'est pas infini, ce qui est cependant la valeur optimale né- cessaire pour minimiser les réflexions des signaux qui arrivent de l'extrémité éloignée. 2) Z3 et Z4 doivent 9tre choisis sur une base de com- promis pour que le même circuit 10 puisse convenir à différentes lignes, ou bien Z et Z doivent 4tre choisis manuellement ou 3 4 automatiquement par un ensemble approprié de signaux de commande qui activent un réseau de commutation analogique introduisant les valeurs appropriées de Z3 et Z4 dans le circuit, selon un cer- tain procédé de commande. 3) la plus grande partie des impédances représentées -dans le circuit de laifigure t sont des impédances complexes et nécessitent donc des éléments à la fois résistifs et capacitifs. 4) le circuit de la figure l est fondamentalement analogique par nature et ne se prtte pas à une réalisation par les techniques d'intégration à grande échelle qui conduisent i des coûts et une consommation peu élevés. ) le circuit de la figure 1 requiert des composants stables, précis et donc coûteux, pour fonctionner correctement pendant toute la durée de vie de l'équipement avec lequel il est utilisé. 6) l'entrée et la sortie du côté à quatre fils du circuit de la figure t viennent des circuits décodeur et codeur dans le codec utilisé dans un système de commutation numérique. Ainsi, pour fonctionner correctement, le circuit de ligne pour 7 2493080 un central numéi'ique doit comprendre un codec et un coupleur différentiel séparés, en plus des filtres habituels du codec. La figure 2 représente de manière générale en 100 un circuit de ligne numérique selon la présente invention dans le- quel la fonction du coupleur différentiel de deux à quatre fils s'effectue par des moyens numériques donc avec l'élimination des composants analogiques discrets, précédemment associés. Le cir- cuit t00 fournit également une synthèse numérique automatique de l'impédance de terminaison de ligne pour toẻ caractéristique de transmission de la ligne, en éliminant les composants analogiques précédemment utilisés. Ces caractéristiques rendent possible un circuit IGE réalisant les fonctions complètes de couplage diffé- rentiel électronique et d'adaptation d'impédance comme faisant partie d'une fonction globale du codec, permettant à ces fonctions d'être réalisées sur une seule puce IGE sans circuit d'équilibra- ge ou de réglage analogique extérieur important. Le circuit de ligne téléphonique ainsi réalisé a donc un coût et une consomnm- tion peu élevés, une grande densité d'intégration et une parfaite fiabilité. On va maintenant décrire les techniques sur lesquelles ce circuit est basé. En revenant maintenant à la figure t, si l'impédance Z8 pouvait 9tre rendue exactement égale à l'impédance Z sur 8. ZL toute la gamme des lignes de transmission pour lesquelles l'impé- dance est conçue, les impédances Z 3et Z4 pourraient être des éléments résistifs égaux, aboutissant à l'élimination des signaux de retour et fournissant une adaptation d'impédance exacte afin de maximaliser l'affaiblissement d'adaptation comme on l'a précé- demment décrit. Le circuit de la figure 2 assure cette fonction par l'utilisation d'un filtrage numérique et de techniques de contre-réaction sans l'emploi de composants analogiques utilisés jusqu'ici. En se reportant maintenant à la figure 2,1'impédance vue des bornes 102 et 104 des fils de ligne a et b est adaptée à la ligne, c'est-à-dire égale à son impédance caractéristique Z L L'impédance de terminaison de ligne Z8 décrite à propos de la figure 1 est synthétisée numériquement par une boucle numérique du circuit 100 qui est formée par la commande du commutateur 106 et établit une contre-réaction à partir du trajet du codeur 108 sur le trajet du décodeur 110 par l'intermédaire de la ligne 112. La figure 3B représente un schéma fonctionnel simplifié d'une synthèse numérique de ce type. Un amplificateur 200 à 8 2493080 transconductance g est un dispositif qui convertit une tension d'entrée Vx en un courant de sortie -gVx. Il a une impédance de sortie infinie ou une admittance de sortie nulle. Ce type de circuit est bien connu dans l'état actuel de la technique. Dans sa forme la plus simple, il est équivalent à un tube pentode ou à un transistor à effet de champ dans lequel les courants de plaque ou de drain sont proportionnels aux tensions grille- plaque ou grille-drain respectivement. Le circuit représenté par la figure 4 en 200 est un exemple de réalisation de ce type de circuit avec un amplificateur opérationnel à gain élevé en boucle ouverte (gain = 10) et une résistance d'entrée dont la conduc- tance est g mhos. L'amplificateur 200 est en pratique l'amplificateur de sortie du décodeur 114 et ne représente pas un composant ajouté. Il n'est représenté de manière fonctionnelle séparément que par souci d'explication. Le décodeur 114 est un dispositif qui con- vertit un signal numérique en une tension analogique et cette fonction peut être réalisée par des dispositifs numériques/ana- logiques bien connus dans l'état actuel de la technique. Le filtre H est un filtre numérique ayant des coefficients pro- grammables qui peut 9tre réalisé en employant les procédés bien connus dans l'état actuel de la technique du filtrage numérique comme on va l'expliquer dans ce qui suit. Le filtre H 1t6 est précédé d'un circuit d'addition numérique 118 comme le montre la figure 3B. La fonction du préfiltre 120 est de limiter la bande passante du signal d'entrée du décodeur 114 à la région intéres- sée, c'est-à-dire située en-dessous de la fréquence d'échantil- lonnage du codeur 122, de manière à éviter un repliage spectral et à optimiser les caractéristiques signal-bruit du codeur 122. Le préfiltre 120 peut comprendre un simple filtre passe-bas pas- sif à deux pôles puisqu'il est de nature analogique. Le codeur 122 est de préférence du type sigma delta connu. Le postfiltre 125 du codeur remplit les fonctions de limitation de la bande passante, de décimation (sous-échantil- lonnage) et fournit une réponse en fréquence de type passe-bas en combinaison avec le préfiltre 120, de telle sorte que le gain composé est égal à l'unité dans la bande de fréquence intéressée, et décroit de façon monotone en dehors de cette bande. Avec le système ainsi défini, la réponse et l'admittance de sortie aux points indiqués dans la figure 3B peuvent être reliés par: Vs' = -gH o (Bq. 2) V YL tgH YL = YL + Ybf + Ypf(Eq2) l'admittance de sortie, qui dépend de celles de l'alimentation par batterie 125 (Ybf) du préfiltre 120 (Y pf) et de la ligne (YL), étant égale à: Y = YL +.gH (Eq. 3) Dans la figure 3A, la synthèse numérique d'une admit- tance de sortie est représentée par un circuit simplifié et géné- ralisé, qui peut être employé.pour de nombreuses applications dans lesquelles il est souhaitable de synthétiser numériquement une admittance de sortie spécifique, les convertisseurs A/N et N/A n'étant pas forcément des circuit spécialisés inclus dans des codeurs/décodeurs d'un système téléphonique. La fonction du pré- filtre A/N 250 est de limiter la bande passante du signal d'en- trée VE sur la ligne 252 pour empocher un repliage spectral dé à un souséchantillonnage. Après la conversion analogique/numérique par le convertisseur A/N 252, le postfiltre A/N 254 égalise la réponse en amplitude pour'fournir une caractéristique globale de type passe-bas à gain unité sur le trajet A/N 256. L'amplificateur g 200 et le filtre numérique H 116 sont décrits par ailleurs. Le préfiltre N/A 258 règle le gain du trajet N/A 260 à la valeur gH. Le post-filtre N/A 262 élimine ou minimise les effets du processus de quantification N/A qui se produit dans le convertisseur N/A 264. Les effets de quantification sont définis comme le bruit, dé à l'erreur N/A dans l'approximation d'un signal de sortie analo- gique continu. Dans le cas o les impédances du préfiltre et de l'ali- mention par batterie (admittances), sont grandes (petites) par rapport à l'impédance de ligne (admittance), elles peuvent 4tre négligées. Normalement, l'impédance de l'alimentation est conçue pour avoir cette caractéristique afin d'empêcher un affaiblisse- ment du signal et le couplage de signaux non-désirés dans le codec. Le préfiltre peut aussi être conçu pour avoir cette caractéris- tique par utilisation d'une résistance en série élevée ou de l'impédance d'entrée élevée de l'électrode de commande d'un transistor à effet de champ. Dans ces conditions Y'L = YL' et l'admittance de sortie est: Ys = YL + gH (Eq. 4) si gH est rendu égal à YL' on a alors: s = - 1/2 (Eq. 5) VE et l'impédance de sortie du circuit est adaptée à l'impédance de ligne. En conséquence, le signal transmis VE retardé et atté- nué du facteur - 1/2 apparaîtra à une entrée du circuit d'addi- tion 270 de la figure 3B. Si le filtre numérique F 272 fournit une atténuation de 1/2 et un retard absolu correspondant au temps de propagation sur la boucle partant de l'entrée du filtre 116 jusqu'à la sortie du post-filtre 125 du codeur, le filtre de sortie 272 annulera la fraction réfléchie du signal VE à la sor- tie du circuit d'addition 270, entrainant une tension de sortie Vs qui ne contient aucune partie du signal transmis VE. La réa- lisation du filtre F 272 est, dans ces conditions, simplifiée puisqu'il peut ne comprendre qu'un simple élément de retard tel qu'un registre à décalage. Une atténuation de 1/2 est réalisée en décalant la valeur binaire de àIa tension V d'un rang vers la E doite et en arrondissant le résultat. Pour une application plus générale de cette technique o-les immitances du préfiltre et de l'alimentation par batterie ne sont pas négligeables mais sont connues, on peut changer gH pour éliminer les effets de charge des immitances sur la ligne, c'est-à-dire: gH = YL Yx Y correspondant à leurs admittances combinées. Dans ces cir- X constances, le gain en boucle (sur les trajets de codage et de décodage 108 et 110, respectivement), change pour devenir: Vy' Vss - 1/2 + x (Eq. 7) VE 2YL et l'admittance nette vue par la ligne entre les bornes 102 et 103 reste égale à Y, L'effet du second terme à droite de l'équa- tion 7 représente l'effet de la modification du filtre H t116 pour compenser Yx. Ceci a pour conséquence que le filtre F 272 est modifié de telle sorte que: F =__gH (Eq. 8) 2YL pour annuler le signal réfléchi nondésiré renvoyé à la sortie t il 2493080 de réception en Vs En utilisant la transformation en Z des données échan- tillonnées, la fonction de transfert du filtre est de la forme: H(Z) = Ko Z K1Z - K9 Ko N(Z) (Eq. 9) Z K Z + K, D(Z) 3 4 Ko E2 K1Z + K2 = Ko N(Z) E + z-' + NZ E KI+3Z-+ K4Z D(Z1) Z étant un opérateur de retard, les coefficients K étant des coefficients programmables, et N et D représentant respective- ment les polynomes du numérateur et du dénominateur de la fonc- tion de transfert. Les pôles et les zéros du filtre sont locali- sés à l'intérieur du cercle unité du plan Z. Si l'on met en rapport ce qui précède avec YL synthé- tisé, cela permet à YL d'être équivalent à toute combinaison de résistances, de condensateurs et d'inductances dans laquelle il n'y a pas plus de deux éléments non-résistifs. Cette restriction n'est pas inhérente à la technique. Elle a été choisie pour sim- plifier la forme du filtre H 116 du point de vue de la réalisa- tion d'un circuit matériel IGE afin d'obtenir un filtre numéri- que récursif'simple ayant cinq coefficients. De plus, la limita- tion du nombre des éléments composant YL comme on le décrit dans ce qui précède, représente une bonne approximation pratique de la fonction. Pour des applications autres que des circuits de ligne téléphonique, on peut étendre la définition du filtre H 116 se- lon la complexité des immitances impliquées, basée sur les tech- niques décrites ici. Par exemple, dans le cas o Y a une compo- x sante non-résistive, gH, correspondant à YL - Y, peut être con- çu pour avoir des polynomes de troisième degré dans son numéra- teur et son dénominateur. Ce qui permettrait à YL synthétisé de satisfaire l'exigence précédente de ne pas dépasser deux éléments non- résistifs. On va maintenant décrire l'auto-égaliseur récursif 130 en se référant à la figure 5. La nécessité d'établir les coeffi- cients du filtre H 116 de manière que gH = YL (ou YL - Yx) est satisfaite par la fonction de l'égaliseur 130. Le "système égaliseur" 130, sous la commande du système de maintenance, vé- rifie régulièrement que les coefficients du filtre numérique sont 1 2 corrects après avoir établi leur valeur initiale. L'égaliseur fonctionne hors ligne (pas d'appel en cours) et peut être parta- gé dans le temps par N lignes. Une fois que les coefficients du filtre sont établis, ces coefficients n'ont besoin que d'être vérifiés périodiquement, sous la commande du système de mainte- nance, puisque toute caractéristique de ligne téléphonique donnée ne varie normalement pas de jour en jour. Ceci permet à l'égali- seur d'être partagé dans le temps parmi un certain nombre de circuits de ligne, ce qui amortit effectivement son colt sur un certain nombre de lignes. La figure 5 illustre les conditions dans lesquelles l'égaliseur récursif de la présente invention fonctionne. Les commutateurs 106 et 107 de la figure 2, quand ils sont ouverts, déconnectent le filtre F 272 et la conire-réaction sur la ligne 112 venant du trajet de codage 108. Le filtre H 116 est réglé pour être dans le mode passe-bas (le filtre H est effec- tivement court-circuité entre les bornes d'entrée/sortie, c'est- à-dire gH = 1). On peut décrire la figure 2 comme suit: Le trajet de codage 108 comprend un préfiltre de codage 133, un codeur delta sigma 135 et un filtre décimateur passe-bas 137. La sortie du filtre 137 et celle du filtre F 272 sont addi- tionnées dans le circuit d'addition 139 pour dériver la sortie de réception intermédiaire sur la ligne 141, qui est filtrée par le filtre deréception à fréquences vocales 143. La sortie du filtre 143 est le signal de réception du coté quatre fils de ce circuit de ligne, sur la ligne 145. Le signal de transmission en 4 fils sur la ligne 147 est filtré par le filtre de transmission à fré- quences vocales 149. 1a sortie du filtre 149, ou entrée de trans- mission intermédiaire, est couplée au filtre H 116 par l'inter- médiaire du circuit d'addition 151, o le signal intermédiaire de transmission est ajouté au signal de contre-réaction sur la ligne 112, quand le commutateur 106 est fermé, sous la commande du multiplexeur/distributeur (MULDIS) 157. Avant le décodage dans le décodeur 114, le signal transitoire préfiltré est traité par un filtre d'interpolation 153. Le générateur de signaux pro- grammable 155 représenté sur la figure 2 n'est pas concerné par l'invention, mais on peut se reporter au brevet américain NO 4 161 633 qui décrit ce circuit de manière détaillée. L'égaliseur comprend des moyens de distribution de coefficients de com- mande pour 1... N circuits de ligne,représentés de manière géné- rale par le multiplexeur-distributeur (MULDIS), et comprend un *1 3 2493080 égaliseur numérique à fréquences vocales 159 et un générateur de référence numérique 161. Un poste téléphonique d'abonné à l'extrémité d'abonné de la ligne est placé en condition de décrochage par une action de maintenance. Au point d'entrée de transmission intermédiaire, le générateur 161 fournit un signal de référence ayant des com- posantes d'énergie uniformes (égales) à l'intérieur de la bande utile des fréquences vocales et une énergie nulle en-dehors de cette bande. Le signal de sortie S(Z) sera correct quand, par rapport à la figure 5: E(Z) = 0 (o Z est l'opérateur de retard) avec (Eq. 10) E(z) s(z) - R(Z' ZL (Eq. l) Le terme Z compense les retards d'échantillonnage absolus connus à travers la boucle. Dans ces conditions: N(Z -) Ko = YL(Z), (Eq. 12) 1L D(Z-) ce qui est le résultat souhaité, et les coefficients résultants des filtres récursifs Ko, K1, K3, K4 ont été correctement établis et peuvent être chargés dans le filtre H 116 pour un fonctionne- ment normal. A la mise en route de l'égaliseur 130, le filtre H 116 est chargé avec des coefficients d'essai ou les dernières valeurs de coefficients précédents, ce qui permet à l'égaliseur de converger rapidement. L'égaliseur résoud effectivement un système d'équations aux dérivées partielles, ce qui minimise le carré moyen G entre R(nT-LT) et S(nT) en tant que fonction du coefficient Y. Ceci qst représenté comme suit: AG = i [S(nT) - R(nT-LT)T S(nT) (Eq. 13) 1- XX n OKk selon une théorie établie, comme par exemple celle de Lucky et Rudin dans le BSTJ de novembre 1967 et Weiner -Time Series Analysis- MIT Press, publié en 1964, appendice B. Les sorties, Po0(nT), P1(nT), etc., représentent les dérivées partielles de S (nT) par rapport aux coefficients du filtre. Ces sorties, quand elles sont multipliées terme à terme avec E(nT) et les résultats cumulés sur un nombre défini de pé- riodes par un registre approprié qui tronque et arrondit la somme partielle( Pk (nT).E(nT) pour donner les sorties \n-1 - Ck, permettent aux polynomes N(Z) et D(Z -1) d'être mis à jour par rapport aux nouveaux coefficients selon l'équation: 1 a Nouveau Kk = Ancien Kk Ck q. 4) LEq. 14) A étant un accroissement ou facteur de réglage par échelon. Cette technique de calcul des nouveaux coefficients et les moyens d'appliquer l'équation 14, sont connus dans le domaine des auto- égaliseurs à structures non-récursives. Le circuit de la figure , cependant, réalise uniquement une fonction d'égaliseur auto- matique avec une structure d'égaliseur récursif. Le circuit de la figure 5 fournit les termes Pk qui tiennent compte de l'inte- raction des coefficients Kk, qui jusqu'à présent a été considérée comme l'un des facteurs de limitation dans les structures d'éga- liseurs récursifs. Ceci peut être l'une des raisons pour lesquel- les les structures d'égaliseurs non-récursifs ont prévalu dans l'art antérieur, notamment la simplicité inhérente de l'obtention des fonction partielles pour les auto-égaliseurs fonctionnant sur le critère de l'erreur du carré moyen. Une telle structure non- récursive de l'art antérieur nécessite 30 à 60 coefficients com- plexes, alors qu'une structure récursive selon la présente invention ne nécessite que cinq coefficients, et une réduction correspondante de la complexité du circuit et du matériel concommitant. Le schéma fonctionnel de la figure 5, qui illustre le fonctionnement d'un égaliseur récursif, a permis de déterminer que les équations impliquées sont les suivantes: O Po(Z) = A(Z) N(Z-) (Eq..5) D(Z) P1(z) = A(Z) o( (Eq. 16) D(Z-1) P2(z) = z1 P1(z) (Eq. 17) -K Z-1 (Eq. 18) P3(Z) = O Po(Z) (Eq 18) D(Z) P4(z) = Z1 P3(z) (q. 19) (Eq. 20) S(Z) = K0 P(z) E(Z) = S(Z) - R(Z) (Eq. 21) N Nouveau C = Pk(nT). E(nT) (Eq. 22) n = 1 Nouveau k = ancien Kk nouveau Ck x L (Eq. 23) En utilisant les équations précédentes de façon itérative, les coefficients du filtre H 116 sont continuellement mis à jour jusqu'à un point o les coefficients C sont négligeables par rapport à certaines valeurs: Ck Oak -- (Eq. 24) Les valeurs de k dépendent du bruit et autres facteurs et sont prédéterminées empiriquement. Quand le critère de l'équation 24 est atteint, l'égaliseur a accompli sa tâche et peut 4tre réassi- gné à une autre ligne. Les valeurs obtenues pour les coefficients sont char- gées dans le filtre H. Dans le cas o Yx = 0, la caractéristique de transfert F du filtre 272 est simplement 1/2 et un retard absolu correspondant aux délais d'échantillonnage dans les fil- tres numériques sur toute la boucle, soit Z- dans le domaine des transformées en Z. Dans le cas o YX 0, le processus d'égalisation va donner: N(Z-) Ko = YL(Z).+ Y(Z) (q. 25) D(z-)- Pour obtenir la valeur désirée pour gH, on doit sous- traire la quantité cornnue Yx, multipliée par deux: gH(Z) = N(Z-^1 K 2YX(Z) = YL(Z) - Y x(Z) (Eq. 26) D(Z-) o Dans ce cas, le nombre de fonctions partielles Pk peut être augmenté pour s'adapter à des polynômes du troisième degré pour N(Z -1) et D(Z), afin de se conformer à une admittance de type polynomial du premier degré pour Yx(Z). La fonction de transfert F du filtre 272, dans ces conditions, devient: F = gH = L x (Eq. 27) 2YL 2YL L' Lm: Cette valeur pour la fonction de transfert F du filtre 272 peut être calculée dans le système de maintenance, partir des résultats d'égalisation obtenus en fonction de laeétermina- tion de gH et de la valeur connue de Y. Sinon, l'égaliseur peut être utilisé pour déterminer la valeur de F directement. Cette opération s'accomplit comme suit: Les coefficients du filtre 116 sont chargés, le commu- tateur 106 dans le trajet de contre-réaction 112 de la figure 2 est fermé par un signal de commande de commutation venant du MULDIS 157; le commutateur 102 du trajet du filtre 272 est ouvert, et le processus de l'égaliseur 130 s'effectue. Cette séquence de fonctionnement donnera: N(Z) Y,= 2YL (Eq. 28) 1 o D(Z) YL - Yx et donc ( = D- (Eq. 29) N(Z -1) Ko o Ce qui précède fournit des coefficients pour un filtre récursif de môme type que le filtre 116, ayant des polyn8mes de troisième degré pour N(Z-1) et D(Z 1), pour un Y du type poly- nomial du premier degré. Un réalisation pratique des filtres H et F peut être effectuée par des procédés connus dans l'état actuel de la technique. La figure 6 représente des filtres H et F généralisés 116 et 272 destinés à traiter des polynomes N(Z) et D(Z) de degré k/2 selon l'équation 30. Y(Z) =K + Kz + K2Z2 +... + k/2 _ (Eq. 30) 3 =5 X(Z) i + + '' + z-k / Des coefficients et des données sont emmagasinés dans une mémoire RAM (mémoire à accès sélectif) à semiconduc- teurs organisée en piles inversées 300 et 302 et en piles à recirculation 304 et 306 afin de faciliter la recherche et le stockage de l'information. A chaque période d'échantillonnage T, des données extraites des piles 300-306 de la mémoire RAM sont appliquées à un circuit de multiplication/addition 308 qui cal- cule la sortie souhaitée Y sur la ligne 310 par multiplication n séquentielle et accumulation des résultats selon l'équation 31. Y = K En + K1Xnt + + k/2Xn-k/2[ (Eq. 31) Fk/2 + 1yn-1 + *-+ KkYnzk/2) Le premier terme calculé est K X avec les commutateurs À o n S1 en 312 et S2 en 314 en position 1. S est alors placé en po- sition 3 et les termes X sont calculés. Après cette opération, S1 et S2 sont placés en position 2 et les termes Y sont calculés. Ainsi (k + 1) opérations de multiplication/addtion sont impli- quées. Ceci peut être réalisé aisément à l'intérieur de la pério- de d'échantillonnage, en partageant la même mémoire, le multipii- cateur 308 et l'accumulateur 316 pour les deux filtres H et F. Ainsi pour les filtres H et F ayant six coefficients (k = 6), quatorze opérations de multiplication/addition sont impliquées, ce qui accorde approximativement une microseconde pour chacune de cesdites opération avec une période d'échantillonnage T de 14 microsecondes. On peut traiter des polyn8mes d'un degré plus élevé en ajoutant un parallélisme dans les opérations arithmé- tiques et de mémoire. D'autres formes de filtres récursifs sont possibles, et la structure du filtre de la figure 6 n'est qu'un exemple. t Selon la présente invention, on peut obtenir diffé- rentes réalisations de la structure d'égaliseur. Une réalisation préférentielle emploie une mémoire RAM à semiconducteur, une unité arithmétique et une unité logique de commande pour former une structure de traitement de signal numérique capable d'éxé- cuter les opérations impliquées par les précédentes équations. De plus, bien que l'algorithme de l'erreur quadratique moyenne ait été illustré ici comme la base du fonctionnement de l'éga- liseur, on peut utiliser d'autres algorithmes pour déterminer les coefficients des filtres H et F. Par exemple, l'algorithme décrit est basé sur la détermination des valeurs de Ck au moyen d'un nombre d'échantillons égal à NT. Chaque fois que les coef- ficients sont calculés, les coefficients Kk sont mis à jour tous les N échantillons, ainsi mNT Ck (M(T) = m) Pk(nT). E(nT) (Eq. 32) n = Im-1)NT 1 et les nouvelles valeurs des coefficients sont calculées sur la base des composantes Ck du vecteur gradient de l'équation 33: Kk(m) = Kk(m-1) Ck(m) (Eq. 33) En simplifiant le calcul de Ck par approximation: Ck(nT) = signe de Pk(nT). signe de E(nT) (Eq. 34) on peut mettre à jour les coefficients X à chaque période d'é- chantillonnage T, ce qui permet une convergence plus rapide vers les valeurs finales et réduit la quantité de matériel nécessaire. Cet algorithme est une simplification qui conduit à l'approxima- tion de la fonction d'erreur quadratique moyenne dans un filtre récursif et qui est avantageuse, particulièrement quand on sou- haite une convergence rapide et un matériel réduit. Les filtres numériques utilisés pour développer les sorties partielles Pk peuvent être réalisés de la m9me manière que les filtres F et H. En ce qui concerne la figure 9, elle représente un schéma fonctionnel d'une réalisation spécifique de l'égaliseur 159. Une unité arithmétique et logique (UAL) partagée dans le temps 500 effectue des' opérations logiques et arithmétiques sé- quentielles sur les informations sLckées dans la mémoire de l'égaliseur 502 sous la commande de signaux logiques provenant d'une unité de commande 504, et ces signaux logiques de commande sont synchronisés par une horloge 506. La fréquence de l'horloge de commande 506 est, à son tour, synchronisée avec le signal d'horloge d'échantillonnage des données, et en est un multiple. La première et la seconde mémoire RAM, 508 et 510, qui à elles deux constituent la mémoire de l'égaliseur 502, sont commandées par une série de mots de commande, chacun de ces mots de commande régissant également le fonctionnement de l'unité arithmétique et logique 500. Des mots externes de commande sur la ligne 512 sont chargés dans un registre à décalage 514 pour commanderdes portes 1 9 logiques 514Aafin de fournir des mots de commande sur la ligne 516, sous le contrôle de l'unité logique de commande 504. On peut charger des constantes dans la mémoire 502 sous une commande extérieure, les contenus de la mémoire peuvent 9tre examinés extérieurement et le processus d'égalisation peut être initialisé extérieurement lui-aussi. Un signal de sortie logique FE (Fin d'égalisation) est fourni sur la ligne 572 quand l'égalisation est accomplie. La figure 10 représente l'organisation de la première mémoire 508, qui comprend quatre piles inversées 520, 522, 524 et 526, les détails fonctionnels de la pile 520 étant représen- tés. Les piles 522, 524 et 526 fonctionnent comme la pile de mémoire 520. Chacune des piles 520 à 526 fonctionne de telle sorte que chaque nouveau mot d'entrée sur le bus 528 de la mé- moire et la ligne 530 remplace le dernier mot introduit dans la pile et ce dernier mot est extrait de la pile. Ceci est une opération "Premier Entré, Dernier Sorti". On peut accéder direc- tement à chaque emplacement de données dans chaque pile ou en lire le contenu. La pile de registres 520 emmagasine les mots A(n), A(n-1)... la pile 522 emmagasine Po(n), Po(n-1)..., la pile 524 emmagasine Pl(n), Pl(n1)..., la pile 526 emmagasine P3(n), P3(n-1)... Le décodeur 532 décode les mots de commande sur la ligne 516, puis les signaux de commande individuels de chaque pile. La sortie correspondant à chaque opération de lec- tre est emmagasinée dans un registre de mémoire 534, et cette sortie est une entrée pour l'unité arithmétique et logique 500. La figure Il représente l'organisation de la deuxième mémoire 510, qui comprend les sections de mémo e 540, 542, 544 et 546. La section de mémoire 540 emmagasine les constantes Kk, soit KG à K4. La section de mémoire 542 emmagasine les mots de données Sk' soit S à S4. La section de mémoire 544 emmagasine les mots de données R(n) venant du générateur de référence 161, qui sont introduits par l'intermédiaire du registre à décalage 548. La section de mémoire 546 emmagasine E(n). Toutes les entrées vers toutes les sections de memoire peuvent être intro- duites séparément dans la mémoire ou lues par des mots de com- mande appropriés qui sont décodés par le décodeur 550. Tout mot de données adressé dans n'importe laquelle des sections de mé- moire 540-546 est transféra dans le registre de mémoire 552 par l'intermédiaire des portes logiques 554. La section 544 est organisée comme une pile de mémoire inversée dans laquelle tout mot de données emmagasiné R(n), R(n-1)... R(n- ) peut être adres- sé directement. L'unité logique et arithmétique 500 (figure 9) a comme entrées les sorties des registres 534 et 552 venant des mémoires 508 et 510, respectivement. Cette unité arithmétique et logique effectue le traitement arithmétique approprié sur ces signaux de -sortie, traitement après lequel les résultats sont placés dans l'accumulateur 556. Ces résultats sont alors trans- férés pour être stockés dans la mémoire par la logique de com- mande 504. Les opérations logique et arithmétique réelles effec- tuées par l'unité arithmétique et logique 500 vont maintenant être résumées: FONCTION OPERATION. Multiplication C(Rr).C(R2)-- ACC Multiplication/Addition C(RI).C(R2)+ C(ACC)--. ACC Soustraction/Addition C(*Rl)*C(*R2)+C(ACC).)ACC Accroissement + C(M2)+ES(eb l$ioi_\) signa.floaUzlx;--)m - C(M2)- IEMs-iM2 Si signal ACC est - Complément ACC, si négatif S signal AC) est - 2N-c' (ACC)--...ACC Zéro ACC Valeur "O"-->ACC Initialisation Début d'un processus d'égalisation Pour réaliser la fonction de multiplication, les contenus des registres de mémoire 534 et 552 sont multipliés et emmagasinés dans l'accumulateur 556. Pour réaliser la fonction multiplication/addition, les contenus des registres de mémoire 534 et 552 sont multipliés, et le résultat est ajouté au contenu de l'accumulateur 556. Pour réaliser la fonction soustraction/addition, les contenus de l'un ou l'autre ou des deux registres 534 et 552, avec des changements de signe appropriés sous la commande d'un code de zone, sont ajoutés au contenu de l'accumulateur 556. Pour réaliser l'opération d'accroissement ou de dé- croissance *A, le contenu de l'emplacement de mémoire parti- culier est augmenté ou diminué si le signe du contenu de l'accu- mulateur en 560 est respectivement positif ou négatif (valeur de l'eb le moins significatif), également selon le code de zone. Pour réaliser la fonction "Complément accumulateur si négatif", le signe du contenu de l'accumulateur est changé pour devenir positif quand il est négatif. Pour réaliser la fonction "zéro accumulateur", on Emmagasine dans l'accumulateur la valeur numérique zéro. Pour réaliser la fonction d'initialisation, qui permet le chargement externede constantes si un signal de commande d'écri- ture externe est- présent, l'accumulateur est effacé et les dra- peaux de l'accumulateur en 562 sont remis à l'état initial. La structure des mots de commande transmis de la logi- que de commande 504, par l'intermédiaire de la ligne 516, dans les registres de mémoire 534 et 552, comprend, par exemple, une zone de mémoire M1 à 6 eb, une zone de mémoire M2 à 7 eb et une zone d'unité t5 commande est dessous: arithmétique et logique 500 à 5 eb. Chaque mot de alors de 18 eb. Ce qui précède est représenté ci- Zone de Mémoire M1 Zone de Mémoire M2 Zone d'unité logique et arithmétique Mot de Commande Ml1 *II M2 1 1 Opé rat Entrée Adresse Sélection Sous-total 2 I 1 I 2 1 6 eb Lect./Ecriture Adresse Sélection Sous-total 1 1 3 I 2 | 7 eb Sous-total eb 1 Zone Zone Zone d'Instruction d'Instruction d'instruction Mémoire Ml Mémoire M2 Unité arithmétique tÀ et logique I 6 1 7 I 5 Total 118 eb On va maintenant décrire la figure 12, qui représente un organigramme du fonctionnement de l'égaliseur. Il se déroule selon le processus suivant: Etape t Initialisation A partir d'un signal de départ sur la ligne 570, le signal de fir. d'égalisation (Drapeau FE) sur la ligne 572 est remis à O et on efface les emplacements de mémoire, l'accumula- teur 556 et les registres associés. Si un signal extérieur d'écri- ture est présent sur la ligne 574, la logique de commande 504 permet aux coefficients initiaux Kk et 3k d'être chargés exté- rieurement par l'intermédiaire du registre à décalage 576. I I :ion Quand il n'y a aucun signal extérieur d'écriture, des valeurs internes contenues en mémoire des coefficients Kk et Sk sont appliquées par l'intermédiaire de la logique de commande 504. Etape 2 Calcul de Po(n) 3 Les valeurs A(n), R(n) sont obtenues extérieurement à l'instant d'échantillonnage nT. R(n) et A(n) sont introduits dans leurs mémoires respectives 520 et 544, et on transfère A (n-2) et K2 dans le registre 534 de la mémoire I et le registre 552 de la mémoire 2, respectivement. Leur produit est calculé par l'unité arithmétique et logique 500 et maintenu dans l'accumulateur 556. De la même manière, le produit A(n-1). K1 est ensuite calculé et ajouté au contenu de l'accumulateur 556. Toujours de la même manière, on ajoute ensuite A(n) au contenu de l'accumulateur. Les termes du produit assodés au terme de contre-réaction P sont o soustraits de l'accumulateur selon l'équation: nouveau P0(n) = A(n)+K1A(n-l)+K2A(n-2)-K3P (n)-K4P (n-1) (Eq. 35) Cette opération correspond à la fonction N(Z-1 D(Z) représentée dans la figure 5. Le résultat Po(n) est introduit dans la mémoire de Po, 522. Etape 3 Calcul de P3(n) Le terme P3(n) correspondant à la sortie du filtre -Ko Z 1illustré par la figure 5 est calculé d'une manière D(Z) semblable selon: nouveau P3 (n) = - K0P0(n-l)-P3(n)K3-P3(n-1)K4 (Eq. 36) 3o le résultat est introduit dans la pile 526 de la mémoire P3' Etape 4 Calcul de Pl(n) De la même manière, Pl(n) est calculé et introduit dans la pile de la mémoire P1 selon: Nouveau P1 (n) = KoA(n-t)-K3P1(n)-K4P1(n- 1) (Eq. 37) ce qui correspond à la fonction du filtre KoZ-1 - D(Z-1) la figure 5. illustrée dans 23 2493080 Etape 5 Calcul de E(n) Le terme d'erreur est calculé selon: E(n) = Po (n) Ko - R(n-1) (Eq. 38) on conserve E(n), c'est-à-dire qu'on l'emmagasine dans l'emplace- ment prescrit. Cette opération correspond à la fonction d'addi- tion illustrée par la figure 5. Etape 6 et 7 Calcul des C Mise à jour des Kk k Les coefficients C sont calculés sur la base de l'approche simplifiée décrite plus haut. Cette opération implique un accroissement ou une diminution unitaire de K selon le signe du terme du vecteur gradient Ck, c'est-à-dire: Ck(n) = Pk(n)E(n) Augmenter X si le signe est négatif k Diminuer Kk si le signe est positif (Eq. 39) Etapes 8, 9 et 10 Contrôle de l'égalisation Complète La valeur absolue de Ck est calculée en changeant le signe de Ck si celui-ci est négatif. La valeur correspondante de ïk est soustraite de la valeur absolue de Ck. Si le résultat dans l'accumulateur est positif, le drapeau de contrôle DC est mis à l'état 1. S'il est négatif, la bascule du drapeau de contr8le DC reste dans l'état précédent, c'est-à-dire: Ck k= ++ --- DC = 1 -, DC INCHANGE I Cette étape s'effectue pour chaque terme Ck du vecteur gradient, c'està-dire, CO à C4. A la fin de cette procédure, on examine le drapeau de contrSle DC. Si ce dernier est égal à 0, indiquant qu'aucun terme Ck n'a excédé la valeur correspondante de sk, l'égalisation est alors Trminée. Cependant, si le drapeau de contrôle est égal à 1, indiquant qu'au moins une valeur de ICki a excédé la valeur correspondante de k, l'égalisation dans ce cas n'est pas terminée et le cycle doit etre répété. La logique de commande 504 reviendra à l'étape 2 pour attendre le prochain signal d'échantillonnage à l'intervalle de T unités. Quand le drapeau de contrôle DC = 0, on transmet le signal de fin d'égali- sation FE pour qu'il soit reconnu à l'extérieur, et la procédure se termine, ce qui permet au système extérieur de lire les 249308e valeurs de K à K! à partir de la mémoire pour une utilisation externe. L'égaliseur peut aussi être réaffecté à ce moment à l'une des autres lignes. Du point de vue des temps d'exécution, l'égaliseur peut aller de l'étape 2 à l'étape 9 dans un temps inférieur ou égal au temps d'échantillonnage T. Pour un temps d'échantillonnage T correspondant à la technique courante d'échantillonnage des si- gnaux téléphoniques de parole, 125 microsecondes est un temps adéquat, correspondant à une fréquence.d'échantillonnage de 8kHz. Sur la base de l'exécution d'un maximum de 50 mots de commande de l'étape 2 à l'étape 9, chaque mot de commande doit être exécuté dans un temps d'environ deux microsecondes. Ainsi, dans le pire des cas o un mot de commande consistant à chercher deux mots dans la mémoire 508 et la mémoire 510, à les multiplier entre eux puis à les ajouter à l'ACC, les exigences de fonctionnement peuvent être spécifiées comme suit: Accès Mémoire 0,5 microseconde Multiplication 1,0 microseconde Addition 0,5 microseconde Total 2,0 microsecondes Ces spécifications nécessitent que les transferts de registre-à- registre et les opérations arithmétiques'soient effectuées en parallèle. Pour une arithmétique à 13 eb, qui répond aux exigen- ces de la téléphonie, ces exigences de fonctionnement peuvent être atteintes dans la technologie IGE (intégration à grande échelle), par utilisation de la structure d'égaliseur décrite ici. Des microordinateurs d'usage général actuellement dis- ponibles du type de 8 à 16 eb, seraient incapables de répondre aux exigences de fonctionnement ci-dessus par utilisation des techniques classiques de programmation. Les nouvelles caracté- ristiques décrites jusqu'ici de la structure del'égaliseur que l'on vient d'exposer lui permettent d'atteindre ces performances. Une brève récapitulation desdites caractéristiques du nouvel égaliseur comprend, entre autres: 1) Des mémoires multiples qui peuvent être adressées simultanément; 2) Une organisation de mémoire spéciale facili- tant les opération requises (des piles inversées à adressage direct; 3) Des moyens arithmétiques de multiplication/addition parallèles; 4) Des mots de commande micro-codés qui commandent simultanément les mémoires et l'unité arithmétique et logique; 249jO8O ) Des mots de commande directement apparentés à l'opération spécifique nécessaire, par exemple MULTIPLICATION/ADDITION, COMPLEMENT ACC. SI NEG/ACCROISSEMENT i 4. Une autre réalisation de l'égaliseur que l'on vient de décrire peut être obtenue en utilisant une unité de traitement de signal d'usage général comportant des moyens de traitement arithmétique et de mémoire spéciaux. La figure 7 représente un schéma fonctionnel simplifié d'une unité de traitement d'usage général de ce type; Les circuit numériques décrits sont tous réalisables par intégration à grande échelle (IGE). Par addition des boucles de contre-réaction et des boucles à action vers l'avant des fil- tres F et H et en remplaçant l'amplificateur de sortie classique du décodeur par l'amplificateur à transconductance, il est possi- ble d'obtenir un circuit de ligne complet sur une seule puce IGE. Les filtres F et H sont des filtres récursifs simples, ce qui rend possible d'inclure lesdits filtres sur une puce codec et/ou codec et filtres. Ainsi, la présente invention élimine les éléments ana- logiques de l'art antérieur, c'est-à-dire le coupleur différentiel de 2 à 4 fils et les réseaux de terminaisons et d'équilibrage, en les remplaçant par les circuits numériques programmables IGE dé- crits. Ceci entraîne des coûts de fabrication, d'installation et de maintenance plus faibles, en plus d'un fonctionnement amélioré. Bien que l'on puisse utiliser pour les filtres H et F des filtres nonrécursifs, les coûts de ces derniers excéderaient ceux des filtres récursifs décrits. De la même manière, un égali- seur non-récursif, basé sur l'état actuel des techniques connues aurait pu être employé pour les filtres F et H qu'ils soient ou non récursifs, mais aurait une efficacité inférieure à celui mentionné dans ce qui précède. Une conversion des structures de filtrage non-récursives d'un égaliseur non-récursif pourrait être employée pour obtenir une structure récursive du type décrit, par utilisation de l'algorithme de Fletcher-Powell tel qu'il est dé- crit dans IEEETrans. Audio Electro Acoust. Vol. AU-20, pp. 257- 263, Oct. 1972. Là encore, de telles techniques nécessitent un matériel considérablement plus grand que la structure entièrement récursive de la présente invention. La mémoire 330 de la figure 7 comprend des parties affectées en 336 pour le stockage des coefficients Ck' en 338 pour le stockage des coefficients Kk, en 340 pour le stockage des sommes corrélatrices, en 342 pour le stockage des valeurs de et k, en 344 pour le stockage des résultats intermédiaires A(n), Pk(n),... Pk(n-2), et en 346 pour le stockage d'un programme de commande permettant d'accéder aux données emmagasinées selon les adresses fournies par la logique de commande 332. Le calcul se fait par l'intermédiaire de l'unité arithmétique 334. La figure 8 illustre un convertisseur numérique géné- ralisé de deux à quatre fils pour des signaux bidirectionnels simultanés sur la ligne 400. Le codeur a un gain unité et com- prend un préfiltre analogique numérique402, un convertisseur analogiquenumérique 403, et un post-filtre analogique-numérique 404. Sur le plan opérationnel, le circuit de la figure 8 fonc- tionne de la même manière que celui de la figure 3B par le fait que l'adaptation d'impédance avec la ligne s'obtient de façon similaire. La boucle du décodeur comprenant le convertisseur numérique-analogique406, le préfiltre 408 et le post-filtre 410 convertit les signaux numériques transmis sur la ligne 412 en signaux analogiques sur la ligne 400. L'amplificateur à trans- conductance 414 fournit une admittance de sortie nulle. Le système égaliseur automatique 130 fournit -une mise à jour des coefficients du filtre, et commande les filtre H, 416, et F, 418, avec une élimination du signal de retour non-désiré dans'le si- gnal reçu au point d'addition 420. La contre-réaction du codeur et le signal transmis sont combinés au point d'addition 421. L'inclusion dans le circuit à la fois de la contre-réaction du codeur et du filtre F 418 est déterminée par les commutateurs 422 et 424, respectivement, sous la commande de l'égaliseur 130. Le multiplexeur/distributeur (MULDIS) 157 décrit d'une manière générale en se reportant à la figure 2, est représenté plus en détail dans la figure 13. Le MULDIS 157 permet à l'égali- seur d'être partagé par une pluralité de lignes I à N. Essentiel- lement, le MULDIS 157 détermine laquelle des lignes doit être connectée à l'égaliseur. Le MULDIS 157 multiplexe les signaux A(n) à partir de la pluralité de circuits de ligne et distribue les coefficients de filtrage, les signaux de commande des com- mutateurs et du mode de filtrage et le signal de sortie du géné- rateur de référence 161 au circuit de ligne choisi, sous la commande d'un système'de maintenance. Des signaux venant du générateur numérique de référen- ce t61, R(n) sont couplés aux lignes t à N par l'intermédiaire de portes logiques 600, qui remplissent la fonction ET avec ADR 1... ADRN à partir du système de maintenance à la logique 602. L'adresse appropriée est chargée dans le registre à déca- lage 604 décodée par le décodeur 606 et couplée à la logique 600 comme le montre la figure 13. Les signaux d'horloge et de commande des commutateurs et du mode de filtrage venant du système de maintenance sont couplés au lignes 1 à N par l'intermédiaire des portes logiques 608. Ces signaux sont couplés à des bascules 610 et 612, et l'opération ET est effectuée sur les signaux de sortie de ces bas- cules et le signal ADR I à N.approprié venant du décodeur 606. Les mots A(n) venant des lignes 1 à N sont choisis par les portes logiques 614 et couplés à l'égaliseur comme si- gnal de sortie de la porte OU 616. L'opération ET est effectuée pour chaque entrée A(n) venant des lignes t à N avec les signaux ADR 1 à N venant du décodeur 606, par les portes ET de la logi- que 614. Les coefficients des filtres F et H pour chacune des lignes t à N comme, par exemple,le filtre F 272 et le filtre H 116 d'un des circuits de lignes 1 à N, sont couplés à partir de l'é- galiseur à la ligne appropriée parmi les N lignes, par l'inter- médiaire des portes logiques 618. La logique 618 effectue l'opé- ration ET sur les coefficients des filtres et les signaux respec- tifs ADR 1 à N venant du décodeur 606 pour choisir la ligne correcte. * En se reportant maintenant à la figure 14, qui repré- sente un schéma fonctionnel des principales connexions d'inter- face entre l'égaliseur, le système de maintenance, le MULDIS et les circuits de lignes. Le système de maintenance 650 peut com- prendre une scurce de données classique, telle qu'un ordinateur et sa mémoire associée. Les signaux de données et de commande représentés, que l'on a décrit dans ce qui précède fournissent la synchronisation et l'établissement des liaisons entre l'éga- liseur, le système de maintenance et les circuit de ligne par l'intermédiaire du MULDIS 157. Il est bien évident que la description qui précède n'a été faite qu'à titre d'exemple non-limitatif et que d'autres variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. 28 2493080 REVENDICATIONS 1. Circuit de séparation numérique de signaux d'information émis et reçus en mode bidirectionnel simultané sur une ligne de transmission à deux fils en une paire de signaux numériques d'émission et de réception distincts, caractérisé par le fait qu'il comprend un codeur (135) pour convertir les signaux analogiques d'émission et de réception en un train de données numériques composite (VS), des moyens (130) de fournir des données de commande de coefficients représentatives des caractéristiques de transmission de ladite ligne à deux fils (a,b), un premier filtre numérique (272) qui reçoit le signal numérique d'émission (VIE) et comporte une matrice de coefficients par laquelle il multiplie ledit signal numérique d'émission pour fournir un signal de sortie numérique représentatif d'une fraction de signal indésirable à partir dudit signal numérique d'émission, ladite matrice de coefficients étant déduite des données de commande de coefficients, de sorte qu'un affaiblissement d'adaptation pratiquement infini soit obtenu entre les signaux numériques séparés d'émission (VE) et de réception (VS), un second filtre numérique (116) qui reçoit ledit signal numérique d'émission et comporte une matrice de coefficients variables sous le contrôle desdites données de commande de coefficients pour synthétiser une impédance adaptée à ladite ligne à deux fils, un décodeur (114) pour convertir ledit signal numérique d'émission en un signal analogique de réception après passage dans un amplificateur tension-courant (200) ayant une impédance de sortie pratiquement infinie, et des moyens (139 ou 270) de combiner ledit signal de sortie du premier filtre numérique (272) avec ledit train de données numériques composite (VS) pour annuler toute réflexion dudit signal numérique d'émission dans ledit train de données et fournir un signal de sortie (VS) constituant ledit signal numérique de réception. 2. Circuit conforme à la revendication 1, caractérisé par le fait que ledit premier filtre numérique (272) est commandé par lesdites données de commande de coefficients de manière à fournir une atténuation de 1/2 et un retard correspondant au temps de propaga- tion du signal numérique d'émission sur les deux trajets de décodage (110) et de codage (108) du circuit. 3. Circuit conforme à la revendication 1, caractérisé par le fait que les moyens de fournir des données de commande de coefficients comprennent un égaliseur automatique (159). 4. Circuit conforme à la revendication 3, caractérisé par le fait qu'il comprend des moyens de multiplexage (157) permettant le partage dans le temps dudit égaliseur automatique (159) entre une pluralité de lignes à deux fils (1 à N) et comportant des moyens de mémoire (502) pour enregistrer des données de commande de coefficients représentatives des caractéristiques de transmission individuelles de chacune desdites lignes à deux fils, ainsi que des moyens (157) de distribution desdites données de commande de coefficients aux premier et second filtres numériques respectifs associés à chacune desdites lignes à deux fils, de façon que l'adaptation d'impédance et la séparation des signaux soient maintenues pour chacune desdites lignes à deux fils en fonction de leurs données de commande de coefficients respectives. 5. Circuit conforme à la revendication 1, caractérisé par le fait que ledit codeur (135) est un codeur sigma-delta. 6. Circuit conforme à la revendication 5, caractérisé par le fait que ledit codeur (135) comprend des moyens de préfiltrage (133) pour limiter la largeur de bande des signaux analogiques d'entrée du codeur et des moyens de postfiltrage (137) pour établir une caractéris- tique de gain de contre-réaction souhaitée. 7. Circuit conforme à la revendication 1, caractérisé par le fait qu'il comprend des moyens de commutation (106) pour établir un trajet de contreréaction dudit train de données numériques composite (V5) sur ledit signal numérique d'émission, afin que ce dernier soit combiné audit train de données composite avant d'être couplé audit second filtre numérique (116). 8. Circuit conforme à la revendication 1, caractérisé par le fait que lesdits premier et second filtres numériques (272, 116) sont de type récursif. 9. Circuit conforme à la revendication 8, caractérisé par le fait que chacun desdits filtres numériques récursifs comprend un maximum de cinq coefficients (K0 à K4). 10. Circuit conforme à la revendication 1, caractérisé par le fait que le décodeur (114) comporte des moyens de préfiltrage (153 ou 258) pour établir une caractéristique de gain désirée sur le trajet de décodage et des moyens de postfiltrage (262) pour réduire le bruit de quantification dans le signal de sortie dudit décodeur. 11. Circuit numérique de conversion deux fils-quatre fils pour ligne téléphonique d'abonné, caractérisé par le fait qu'il comprend un premier filtre numérique (116) et des moyens associés (130) pour lui fournir un ensemble de coefficients de filtrage mis à jour (KK) en rapport avec l'impédance de la ligne d'abonné (ZL), lesdits coefficients étant produits tandis que la ligne d'abonné est en condition de fermeture de boucle (décrochage), de manière que ladite ligne soit terminée sur une impédance adaptée (gLH) synthétisée dans gH ladite condition de décrochage, des moyens de compenser les coefficients de filtrage mis à jour à une référence pour minimaliser l'erreur entre ladite référence et les coefficients, des-moyens de convertir ces derniers en coefficients de filtrage simplifiés pour un second filtre numérique (272) qui reçoit un signal numérique entrant (VE) et le multiplie par lesdits coefficients simplifiés pour en déduire une représentation négative d'un signal réfléchi par ledit circuit, des moyens d'addition (139 ou 270) qui combinent ladite représentation négative avec un signal de transmission (VI) comprenant ledit signal réfléchi afin d'en éliminer la fraction constituée par ce dernier et des moyens de décodage (114) pour convertir le signal de sortie du premier filtre numérique (116) en un signal analogique de parole. 12. Circuit numérique de conversion deux filsquatre fils conforme à la revendication 11, caractérisé par le fait que lesdits premier et second filtres numériques (116, 272) sont du type récursif. 13. Circuit numérique de conversion deux fils-quatre fils conforme à la revendication 12, caractérisé par le fait qu'il comprend des moyens de multiplexage temporel (159) des signaux de transmission d'une pluralité de lignestéléphoniques d'abonnés, de sorte que lesdits moyens (130) fournissant l'ensemble de coefficients de filtrage soient partagés dans le temps par ladite pluralité de lignes (1 à N). 14. Circuit numérique de conversion deux fils-quatre fils conforme à la revendication 12, caractérisé par le fait que les coefficients de filtrage numérique simplifiés sont en nombre inférieur à celui desdits coefficients de filtrage numérique mis à jour (K0 à K4). 15. Circuit numérique de conversion deux fils-quatre fils conforme à la revendication 11, caractérisé par le fait que ladite référence est un bruit gaussien à bande limitée (R(n)). 16. Circuit numérique de conversion deux fils-quatre fils conforme à la revendication 12, caractérisé par le fait qu'il comprend des moyens de mémoire (502) pour enregistrer lesdits coefficients de filtrage numérique simplifiés, pendant que la ligne d'abonné est en condition d'ouverture de boucle (raccrochage), afin que ces coefficients simplifiés puissent être retrouvés en mémoire à la prochaine condition de décrochage de la.ligne et que le temps d'égalisation soit ainsi réduit d'un appel à l'autre. 17. Circuit numérique de conversion deux fils-quatre fils conforme à la revendication 12, caractérisé par le fait qu'il comprend des moyens de multiplexage temporel (157) des signaux de transmission d'une pluralité de lignes (1 à N) sur lesdits moyens (130) fournissant l'ensemble de coefficients de filtrage, et des moyens de mémoire (502) pour enregistrer les coefficients de filtrage numérique simplifiés relatifs à chaque ligne, de manière que les coefficients d'adaptation d'impédance de chaque ligne soient enre- gistrés en mémoire pendant un appel et utilisés pour le prochain appel sur une quelconque desdites lignes multiplexées. 18. Circuit numérique de conversion deux fils-quatre fils conforme à la revendication 9, caractérisé par le fait qu'il comprend des moyens de préfiltrage (120) pour limiter la largeur de bande de signaux analogiques de parole, des moyens de conversion analogique- numérique (122) pour convertir lesdits signaux de parole à bande limitée en signaux de transmission numérique, des moyens d'addition (270) de ces signaux de transmission numérique avec un signal réfléchi négatif pour éliminer toute réflexion de signaux par ledit circuit et des moyens de retarder (272) le signal négatif d'annulation des réflexions d'un temps égal au temps de propagation de signaux réfléchis de l'entrée (118) à la sortie (270) du circuit.