L'invention concerne une installation de traitement de données comportant une unité centrale contenant une mémoire principale et des unités périphériques qui sont raccordées à ladite unité centrale et qui, en fournissant des signaux d'interruption, commandent un système d'interruption qui, lors de l'apparition d'un signal d'interruption, interrompt le programme dans l'unité centrale et provoque le traitement prioritaire de l'interruption, les signaux d'interruption étant traités avec des priorités différentes. Des installations de traitement de données, notamment des calculateurs de conduite de processus industriels, doivent réagir rapidement à des évènements extérieurs, tels que des alarmes, des messages déterminés et des résultats de mesure. A cet effet, le programme en cours est interrompu en appliquant à l'unité centrale un signal d'interruption provenant d'une unité périphérique. Différentes priorités de traitement sont assignées aux interruptions, en correspondance avec leur importance, afin que l'installation de calcul traite le plus rapidement possible les interruptions les plus urgentes. Pour traiter chaque interruption, on fait appel à un programme de système déterminé qui se déroule alors dans l'unité centrale. Une phase de préparation du traitement des interruptions est leur analyse suivant leur lieu d'émission et leur cause. La présente invention se propose de réaliser une installation de traitement de données permettant d'effectuer rapidement cette analyse. Ce problème est résolu suivant l'invention grâce au fait que l'unité centrale comporte un circuit de priorité qui détermine la priorité des signaux d'interruption délivrés à l'unité centrale par les équipements périphériques, et dont le signal de sortie est un numéro caractérisant l'équipement périphérique délivrant le signal d'interruption, à partir duquel un générateur d'adresses forme des adresses de cellules de la mémoire principale qui contiennent des indications de consigne, qu'un comparateur compare les indications de consigne délivrées par la mémoire principale avec les indications réelles contenues dans les signaux d'interruption et concernant l'interruption et, lorsqu'il y a égalité, commande un autre générateur d'adresses qui forme une adresse qui est associée à l'indication de consigne coincidant avec l'indication réelle et à l'aide de laquelle sont appe lées des cellules de la mémoire principale dans lesquelles est décrit le programme pour traiter le signal d'interruption. Un tel dispositif permet d'obtenir une vitesse élevée de l'analyse de l'interruption. Cependant, une souplesse d'analyse suffisante est assurée. La présente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation-particulière donnée à titre d'exemple et représentée au dessin annexé dans lequel La figure 1 est un schéma de blocs del'ensemble d'une installation de traitement de données suivant l'invention. La figure 2 est un schéma de blocs de l'une des parties du système d'interruption d'une installation de traitement de données suivant l'invention. Les figures 3a, 3b, 4a, 4b, 5 et 6 représentent des listes et des tables d'adresses pour le fonctionnement du système d'interruption. La figure 7 représente le schéma de blocs de la seconde partie du système d'interruption. Dans la figure 1, la référence HSP désigne la mémoire principale d'une installation de traitement de données, par exemple d'un calculateur pour la conduite de processus industriels, qui est reliée, par l'intermédiaire d'un coordinateur HSPK-de mémoire principale, d'une part à un processeur entrée/sortie EAP et d'autre part à un processeur central ZP, respectivement par l'intermédiaire d'un interface SI. Les deux processeurs échangent des données entre eux et avec la mémoire principale uniquement par l'intermédiaire du coordinateur HSPK de mémoire principale. Le processeur entrée/sortie possède plusieurs postes de connexion S2, S3 ... Sn, par l'intermédiaire desquels il est relié aux unités périphériques PEG.Le processeur central et le processeur entrée/sortie peuvent aussi outre intégrés pour former un processeur unique qui correspond avec la mémoire principale pour le déroulement du programme et le trafic entrée/sortie. Chaque poste de connexion S2, S3 ... Sn du processeur entrée/sortie est caractérisé suivant qu'il fonctionne dans le mode simplex ou dans le mode multiplex. Dans le premier cas, comme représenté pour S2, S3, une seule unité périphérique y est raccordée, et dans le second cas, comme représenté pour Sn, plusieurs unités périphériques y sont raccordées. Chaque poste de connexion comporte entre autres une entrée pour des signaux d'interruption périphériques. La cause de chaque interruption est représentée par des mots d'indications. Dans le cas de postes de connexion qui fonctionnent en multiplex, le numéro de l'unité provoquant l'interruption est aussi considéré comme une cause. Le processeur entrée/sortie EAP appelle la mémoire principale HSP ou le processeur central ZP par l'intermédiaire de l'interface SI. Il place dans la mémoire principale des informations pour le système d'interruption ; le système d'interruption est excité par l'appel du processeur central ZP. L'interface SI du processeur central ZP sert au trafic ou échange de données avec le processeur entrée/sortie EAP ou la mémoire principale HSP. Le processeur central ZP possède une entrée commune pour des interruptions de programme périphériques. A chaque entrée d'interruption du processeur entrée/sortie EAP est associé un emplacement d'un registre d'interruption. Chaque emplacement est complété par un signe distinctif indiquant si le poste de connexion correspondant fonctionne suivant le mode simplex ou multiplex. La figure 2 représente la partie du système d'interruption associé au processeur entrée/sortie EAP. Les informations délivrées aux interfaces à partir des unités périphériques arrivent dans un circuit de priorité PRN1 dans lequel est déterminée la priorité du poste de connexion où apparat un signal d'interruption. Le signal de sortie du circuit de priorité PRN1 est le numéro du poste de connexion occupé par le signal d'interruption possédant la priorité la plus élevée. Ce numéro commande entre autres un réseau de multiplexage MPX1 qui prend alors en charge des indications d'interruption dans un registre d'indications ANZI. En outre, le signal de sortie du circuit de priorité PRNI provoque la délivrance, par la commande d'un circuit de démultiplexage DMPX, de l'accusé de réception du signal d'interruption. Dans un circuit de décision TYP1 des types de postes de connexion, on détermine si le poste de connexion au niveau duquel apparat le signal d'interruption fonctionne dans le mode simplex ou multiplex. Dans le dernier cas, le circuit TYP1 commande une unité GNR qui détermine, à partir des indications d'interruption qui lui sont en outre appliquées, le numéro de ltunité périphérique qui a délivré le signal d'interruption. A A partir du numéro du poste de connexion, délivré par le circuit de priorité PRN1, et.du numéro d'unité périphérique, délivré par l'unité GNR, dans un générateur d'adresses ADRG1 est formée une adresse qui est envoyée à la mémoire principale. En outre, des indications d'interruption provenant de l'unité ANZI sont appliquées à des zones de stockage d'indications ANZD contenues dans la mémoire principale. Ces indications d'interruptions sont mémorisées dans les cellules possédant l'adresse formée dans le générateur d'adresses ADRGI, ou dans des cellules possédant des adresses dérivées à partir des précédentes. En outre, le numéro de la connexion possédant la priorité la plus élevée est transmis au processeur central. Par conséquent, dans la mémoire principale sont contenues des zones de stockage pour les indications, et à vrai dire une zone de stockage pour les connexions en mode simplex et une zone de stockage pour les connexions en mode multiplex. Ces deux zones de stockage sont illustrées dans les figures 3a et 3b. La première zone (figure 3a) est prévue pour les connexions fonctionnant dans le mode simplex. Elle commence par l'adresse KI. A chaque connexion sont associés x mots, en correspondance avec la longueur d'une indication, la connexion 0 correspondant par conséquent aux emplacements de mémoire KI ... K1 + x - 1, la connexion 1 correspond aux cellules de mémoire K1 + x#... K1 + 2x - 1, etc. La zone spécifique aux unités périphériques, représentée dans la figure 3b, commence avec l'adresse de début K2. A chaque unité périphérique sont également associées x cellules, de sorte que les indications pour l'unité périphérique 2 figurent dans les cellules possédant les adresses K2 + 2x ... K2 + 3x - 1. La valeur x dépend du nombre de mots de chaque indication ainsi que des règles de représentation entre des mots de données mémorisés internement et délivrés périphériquement. A ce sujet, on fera l'hypothèse qu'outre les zones de stockage d'indications, d'autres zones de la mémoire principale sont associées au système d'interruption. Ces autres zones de mémoire principale sont constituées par deux tables d'adresses ADR1 et ADR2, une liste d'indications de consigne SA et une liste d'adresses du programme de système. Les cellules de mémoire de la table d'adresses ADR1 (figure 4) sont adressées à l'aide des numéros des connexions fonctionnant en mode simplex, et les cellules de mémoire de la table d'adresses ADR2 (figure 4) sont adressées à l'aide des numéros des unités périphériques qui sont raccordées à des connexions fonctionnant dans le mode multiplex. Le contenu des tables d'adresses ADR1 et ADR2 est constitué par dés paires d'adresses.Chaque paire désigne une liste d'indications de consigne SAL et une table d'adresses de programmesde système SYS. Il est possible que l'on soit renvoyé à des listes d'indications de consigne ou des tables d'adresses de programmes de système identiques à partir de connexions ou d'unités périphériques différentes. Ceci permet d'économiser de la place en mémoire. Deux ou plusieurs paires d'adresses ont par exemple une liste dwindi- cations de consigne commune et une table d'adresses de programmes de système commune, lorsque les unités périphériques sont de mê- me type. Deux ou plusieurs paires d'adresses ont une liste d'indications de consigne commune mais des tables d'adresses de programmes de système différentes lorsque les unités périphériques sont de typesdifférents mais délivrent des indications de consigne identiques du point de vue formel.Deux ou plusieurs paires d'adresses ont une table d'adresses de programmes de système commune mais une liste d'indications de consigne individuelle lorsque les unités périphériques sont de types différents mais que les indications de consigne différentes nécessitent des mesures identiques. Ce n'est que lorsque les unités périphériques associées possèdent des types différents et n'ont aucune similarité formelle, que deux paires d'adresses possèdent respectivement une liste individuelle d'indications de consigne et une table d'adresses individuelle de programmes de système. Les listes d'indications de consigne ont une constitution telle que celle représentée dans la figure 5. Le premier mot contient le nombre maximal Z des interruptions différentes possibles U1, U2 ... Uz pour chaque connexion ou chaque unité périphérique. De telles interruptions sont par exemple des alarmes, des interruptions de fin avec des caractéristiques d'indications secondaires. Ensuite, les interruptions individuelles sont décrites dans la liste d'indications de consigne, et ceci à l'aide d'un nombre déterminé de mots égal au nombre de mots des indications réelles. Les interruptions ou événements peuvent être classées suivant des critères pouvant être choisis librement, les emplacements des listes possédant des adresses d'ordre faible pouvant par exemple être occupés par des événements de priorité élevée, par exemple des alarmes, ou par des événements fréquents. Dans chaque table d'adresses du programme de système se trouvent les adresses de parties de codé utilisables simulta nément et invariables à l'entrée. Les adresses sont disposées suivant la mdme séquence que les interruptions dans la liste d'indications de consigne associée. A la fin de chaque table d'adresses se trouve une adresse pour laquelle il n'existe aucune interruption correspondante. Cette adresse est destinée à être affectée à des indications réelles non définies du code de traitement. Elle peut aussi être utilisée pour réduire en permanence, éventuellement jusqu'à zéro, le nombre des interruptions figurant réellement dans la liste.Ceci peut être déterminé librement et arbitrairement à l'aide du logiciel du système, de même que l'affectation de routines de traitement communes ou individuelles à des interruptions différentes figurant dans la liste. Ces listes sont chargées à partir du logiciel du système et interprétées exclusivement par le système d'interruption suivant l'invention du processeur central. Une autre liste est constituée par le registre d'interruption secondaire SUR qui commence avec une adresse constante et dont les adresses, rapportées à l'adresse de début, correspondent aux numéros des unités périphériques qui sont raccordées aux connexions fonctionnant en mode multiplex. Le registre est chargé par le processeur entrée/sortie EAP et interprété et effacé par le processeur central ZP. Une fois que le processeur entrée/sortie EAP a placé les données caractéristiques pour l'entrée d'interruption, possédant la priorité la plus élevée, de ces points de connexion dans la zone de stockage d'indications et éventuellement dans le registre d'interruption secondaire, il appelle le processeur central ZP. La figure 7 représente le schéma de blocs de principe du système d'interruption dans la mesure où il est contenu dans le processeur central. Le processeur central est appelé par le processeur entrée/sortie du fait que celui-ci introduit dans le registre d'interruption UR du processeur central ZP les points de connexion d'où provient une interruption. Le système d'interruption du processeur central répond. Le déroulement du programme en cours est interrompu dans le cas où le processeur central se trouve dans un état qui peut être interrompu. Le registre d'interruption UR commande un circuit de priorité PRN2. La fonction de ce circuit consiste à déterminer l'interruption possédant la priorité la plus élevée, sous la forme d'un numéro de connexion. A l'ai de de ce numéro, un circuit de décision TYP2 du type de connexion indique si la connexion travaille en mode simplex ou multiplex. Dans la suite, on supposera que la connexion d'où provient l'interruption-fonctionne en mode simplex. A partir du numéro ro délivré par le circuit de priorité PRN2, par l'intermédiaire d'un commutateur USI, un générateur d'adresses ADRG2 délivre l'adresse des cellules de mémoire de la zone d'indications dans lesquelles est mémorisée l'indication associée. Cette adresse est placée en outre dans un registre standard STR. Les indications sont lues dans une unité ANZ2. L'adresse des cellules de mémoire associées dans la liste d'adresses ADR1 ou ADR2 (voir figures 4a et 4b) est formée dans un générateur d'adresses ADRG3, à partir du numéro délivré par le circuit de priorité PRN2, par l'intermédiaire d'un commutateur US2. L'adresse de la liste d'indications de consigne figurant dans ces emplacements de mémoire est introduite dans un registre SOLR et l'adresse de la table d'adresses de programmes de système est introduite dans un registre SYSTR. Ensuite, au moyen d'un générateur de recherche SUG, le nombre maximal Z d'interruptions différentes, qui provient de la première cellule de la liste d'indications de consigne SAL, est porté dans un compteur RZ. En outre, le générateur de recherché SUG permet d'appeler successivement les cellules de la liste d'indications de consigne SAL. Les contenus de ces cellules sont comparés, dans un comparateur VGL, avec les indications figurant dans l'unité ANZ2. Lors d'une égalité, le processus de recherche est interrompu et, au moyen d'une adresse formée par un générateur d'adresses ADRG4, à partir de l'état du compteur RZ, la cellule, correspondant à la dernière cellule appelée de la liste d'indications de consigne, de la table d'adresses du programme de système dont l'adresse de début se trouve dans le registre SYSTR, est appelée. Le logiciel du système reçoit les informations contenues dans ces cellules. S'il n'existe aucune identité entre une indication de consigne et une indication réelle, le processus de recherche est également interrompu à la fin de la liste et le logiciel du système est interrogé. Dans les deux cas, il traite directement les causes de l'interruption apparue. il peut même interpréter les indications réelles apparaissant en fait, étant donné que leurs adresses sont contenues dans le registre standard STR. Toutes les indications réelles possibles n'ont donc pas besoin obligatoirement de figu rer dans la liste d'indications de consigne. Dans chaque cas, le logiciel du système doit faire en sorte que les indications réelles apparues soient effacées dans la zone de stockage des indications. Dans ce qui précède, on a décrit le cas où un signal d'interruption apparatt au niveau d'une connexion fonctionnant en mode simplex. Lors de l'apparition d'un signal d'interruption au niveau d'une connexion fonctionnant en mode multiplex, une phase supplémentaire précède les phases décrites pour le fonctionnement en mode simplex.Les numéros d'unités périphériques contenus dans le registre d'interruption SUR secondaire commandé par le générateur d'adresses ADRG1 (figure 2) sont recherchés dans un décodeur de numéros NUDE, en se basant sur la priorité de l'unité périphérique associée, et le numéro obtenu de l'unité périphérique présentant la priorité la plus élevée est appliqué aux commutateurs US1 et US2. Lors d'un fonctionnement en mode multiplex, les commutateurs sont commandés, par le circuit de décision TYP2 du type de connexion, de façon que le signal de sortie du décodeur de numéros NUDE soit appliqué aux générateurs d'adresses ADRG2 et ADRG3. Dans le système d'interruption décrit, on suppose une séparation nette entre le processus proprement dit de l'interruption et les données commandant le processus. Le processus peut se dérouler totalement dans le matériel. Celui-ci reçoit des données d'entrée provenant des unités périphériques et interprète en outre des données commandant le processus et préparées par le logiciel du système. De ce fait, on obtient l'avantage que le processus d'analyse des interruptions périphériques se déroule en fonction de l'endroit d'origine et des causes, que pour le processus proprement dit aucun emplacement de la mémoire principale n'est nécessaire, et que le processus peut être influencé de fa çon souple par des données commandant ce processus. Etant donné que le processus, et par conséquent l'analyse de l'interruption, se déroule dans le matériel, on obtient un temps de réaction court.En outre, la fréquence du déclenchement de l'interruption est augmentée et le temps nécessaire du point de vue gestion pour le programme de système est réduit. Ces propriétés sont avantageuses notamment pour toutes les utilisations en temps réel. Des procédures de logiciel pour traiter des interruptions périphériques occupent seulement une place de mémoire prin cipale identique à celle immanquablement nécessaire pour le traitement individuel d'une interruption totalement identifiée. Du fait que le déroulement de la mise en oeuvre du matériel, y compris l'établissement des sorties, et par conséquent des transitions avec le logiciel, peut entre commandé par l'intermédiaire des données du logiciel, le système dtinterruption global se prête facilement à des essais, à des modifications, à des extensions et à l'entretien. Les données commandant le processus peuvent être fournies lors de ltétablissement du logiciel du système ; cependant, il est aussi possible de modifier dynamiquement les données en des endroits sélectionnés.Ceci est particulièrement avantageux lorsque des causes d'interruption sont une fonction de l'instruction précédente de l'unité périphérique, par exemple une transmission d'entrée, de sortie, binaire ou alphanumérique. En outre, les données commandant le processus peuvent être utilisées de façon simple plusieurs fois pour différentes unités périphériques, avec les techniques de renvoi. décrites. On va maintenant décrire la fonction du système d'interruption, à l'aide d'un exemple. On supposera que l'unité périphérique comportant le numéro 2, qui est raccordée à la connexion I fonctionnant en mode multiplex, délivre un message. Par conséquent, suivant la figure 4b, on doit appeler la liste d'indications de consigne SAS et la table d'adresses SYS4. On supposera en outre que la troisième indication de consigne de la liste d'indications de consigne SAS est l'indication réelle contenue dans le signal d'interruption. Le message de l'unité périphérique numéro 2 arrive au multiplexeur MPX (figure 2). En outre, le circuit de priorité PRN1 détermine que le message est introduit par l'intermédiaire de la connexion 1 ; il fournit par conséquent le chiffre 1 comme signal de sortie. Le démultiplexeur DMPX fournit un accusé de réception du message en délivrant un signal sur la connexion 1. A partir de la connexion numéro 1, le circuit de décision TYPI du type de connexion détenirine cue le ## est arrtré par l'intermédSdre d'une oe# nexionfoe#:Lainantenmodemu1tiplex, et il commande par conséquent l'unité GNR qui détermine, à partir de l'indication réelle prélevée entre temps dans le registre d'indication ANZ1, que l'unité périphérique numéro 2 a délivré le message. Le numéro 1 correspondant à la connexion et le numéro 2 correspondant à l'unité périphérique sont par conséquent appliqués au générateur d'adres sesADRGI. Celui-ci forme à partir de cela les adresses pour la zone de stockage d'indications, suivant la figure 3, et le registre d'interruption SUR.Ce registre peut 8tre par exemple une mémoire comportant des cellules possédant respectivement une capacité d'un bit, qui sont respectivement associées à une unité périphérique. La cellule associée à l'unité numéro 2 est mise dans l'état excité. Par conséquent, dans la liste d'indications suivant la figure 3b, l'indication réelle provenant du registre d'indications ANZ1 est enregistrée dans l'emplacement qui est prévu pour l'unité périphérique 2. Le message peut être par exemple qu'une valeur de mesure déterminée est disponible. Le numéro I correspondant à la connexion et délivré par le circuit de priorité PRN1 est enregistré dans le registre d'interruption UR (figure 7). Le circuit de priorité PRN2 prélève du registre d'interruption UR le numéro de la connexion qui possède la priorité la plus élevée parmi les connexions figurant dans le registre d'interruption UR. Ce n'est que lorsque des interruptions, qui ont été envoyées par des connexions qui possèdent une priorité plus élevée que la connexion 1, sont traitées, que leur circuit de priorité PRN2 délivre le numéro de connexion 1. Le circuit de décision TYP2 du type de connexion détermine qu'il s'agit pour cette connexion d'une connexion fonctionnant en mode multiplex.Par conséquent, il bloque le commutateur USI pour le signal de sortie du circuit de priorité PRN2, et le libère pour le décodeur de numéros NUDE qu'il excite avec le même signal de sortie. Ce décodeur de numéros recherche dans le registre d'interruption secondaire SUR l'unité périphérique possédant la priorité la plus élevée. Si c'est l'unité périphérique 2, le décodeur de numéros NUDE délivre le numéro d'unité périphérique aux générateurs d'adresses ADRG2 et ADRG3. Le générateur d'adresses ADRG2 fournit alors l'adresse de l'emplacement de mémoire de la liste d'indications suivant la figure 3b dans lequel sont contenues les indications réelles concernant l'unité périphérique 2. Ces indications réelles sont de ce fait appelées et enregistrées dans le registre d'indications ANZ2. Le générateur d'adresses ADRG3 délivre, après avoir été commandé par le décodeur de numéros NUDE, l'adresse des emplacements de mémoire du tableau d'adresses de la figure 4b qui sont associés à l'unité périphérique 2. Dans ces emplacements de mémoire se trouve l'adresse de début de la liste d'indications de con signe SAS et du tableau d'adresses de programmes de système 4. L'adresse de début de la liste d'indications de consigne SAS est enregistrée dans le registre SOLR et les autres adresses de début sont enregistrées dans le registre SYSTR. La liste d'indications de consigne se présente sous la forme représentée dans la figure 5. Ensuite, le nombre Z d'indications de consigne, par exemple quatre, est donc enregistré dans le compteur RZ qui compte dans le sens décroissant. En outre, le générateur de recherche SUG appelle la première indication de consigne qui est celle qui caractérise l'événement U1 et qui est ensuite appliquée à la seconde entrée du comparateur VGL. On rappelle qu'on a supposé que l'événement U3 apparat au niveau de l'unité périphérique 2.Le comparateur ne détermine aucune corncidence entre les indications de consigne et les indications réelles ; par conséquent, il diminue l'état du compteur RZ d'une unité, pour le mettre au chiffre 3. Simultanément, le générateur de recherche appelle la seconde indication de consigne. Là non plus, aucune coincidence avec l'indication réelle n'est déterminée, de sorte qu'au cours du cycle suivant la troisième indication de consigne, qui est celle correspondant à l'événement U3, est comparée à l'indication réelle. L'état du compteur RZ est de nouveau réduit d'une unité et devient par conséquent égal à 2.Le compteur détermine maintenant une coincidence entre l'indication de consigne et l'indication réelle, arrête par conséquent le générateur de recherche SUG et délivre en outre au générateur d'adresse ADRG4 l'ordre de former, à partir de l'adresse de début contenue dans le registre d'adresses SYSTR du programme de système et à partir de l'état du compteur RZ, l'adresse du programme de système qui doit être traitée lors de l'apparition de l'événement U3. Les programmes de système A, B, C et D, suivant la figure 6, appartenant aux indications de consigne, sont enregistrés suivant la me- me séquence dans la table d'adresses de programmes de système, comme les indications de consigne associées. Etant donné que la troisième indication de consigne coïncide avec l'indication réelle, le troisième programme de système est appelé en raison des nombres contenus dans le registre SOLR et le compteur RZ. Ce programme de système est caractérisé par son adresse de début. Ce programme traite l'interruption déterminée à partir de l'unité périphérique 2. Si unité périphérique 2 avait délivré une indication qui n'était pas contenue dans la liste d'indications de consigne suivant la figure 5, l'état du compteur RZ aurait été nul après l'appel des quatres indications de consigne. Ceci constitue le signal qui est prévu pour le traitement de ce cas particulier et qui doit être appelé pour le générateur d'adresses ADRG4 et le programme de système D. Ce signal permet d'effectuer par exemple des centrales et des tests. REVENDICATIONS 1. Installation de traitement de données comportant une unité centrale contenant une mémoire principale et des unités périphériques qui sont raccordées à ladite unité centrale et qui, en fournissant des signaux d'interruption, commandent un système d'interruption qui, lors de l'apparition d'un signal d'interrup- tion, interrompt le programme dans l'unité centrale et provoque le traitement prioritaire de l'interruption, les signaux dtinter- ruption étant traités avec des priorités différentes, caractérisée par le fait que ltunité centrale (ZE) comporte un circuit de priorité (PRN1, PRN2) qui détermine la priorité des signaux d'interruption délivrés à l'unité centrale (ZE) par les unités périphériques (PEG), et dont le signal de sortie est un numéro caractérisant l'unité périphérique délivrant le signal d'interruption, à partir duquel un générateur d'adresses (ADRG3) forme des adresses de cellules de la mémoire principale (HSP) qui contiennent des indications de consigne, qu'un comparateur (VGL) compare les indications de consigne délivrées par la mémoire principale (HSP) avec les indications réelles contenues dans les signaux d'interruption et concernant l'interruption et, lorsqu'il y a égalité, commande un autre générateur d'adresses (ADRG4) qui forme une adresse qui est associée à l'indication de consigne coïncidant avec l'indication réelle et à l'aide de laquelle sont appelées des cellules de la mémoire principale dans lesquelles est décrit le programme pour traiter l'interruption. 2. Installation suivant la revendication 1, caractérisée par le fait qu'elle comporte un premier registre d'indications (ANZ1) dans lequel est mémorisé un signal d'interruption qui apparait, et par le fait qu'un circuit d'accusé de réception délivre, après introduction du signal d'interruption dans le registre d'indications (ANZ1), un signal d'accusé de réception à l'unité périphérique (PEG) envoyant le signal d'interruption. 3. Installation suivant l'une des revendications 1 ou 2, caractérisée par le fait que le circuit de priorité contient un décodeur de connexion (PRN1) qui délivre comme signal de sortie le numéro de la connexion par l'intermédiaire de laquelle le signal d'interruption est transmis à l'unité centrale (ZE), et qui d'une part commande, à l'aide de ce numéro, un générateur d'adresses (ADRG1) qui forme les adresses de cellules d'une liste d'in- dications dans la mémoire principale (HSP) dans laquelle sont mé morisées les indications réelles contenues dans le signal d'interruption, et qui d'autre part enregistre le numéro de la connexion par l'intermédiaire de laquelle le signal d'interruption a été appliqué à l'unité centrale dans un registre d'interruption (UR) auquel est raccordé le circuit de priorité (PRN2) qui détermine, à partir des numéros enregistrés dans le registre d'interruption (UR), l'unité périphérique présentant la priorité la plus élevée, et commande à l'aide de ce numéro un générateur d'adresses (ADRG2) qui appelle, à partir de la liste d'indications, les indications réelles correspondant à l'unité périphérique possédant la priorité la plus élevée dans un registre d'indications (ANZ2) auquel est raccordée une entrée du comparateur (VGL). 4. Installation suivant l'une quelconque des revendications 1 à 3, caractérisée par le fait que l'unité centrale (ZE) comporte plusieurs connexions numérotées qui fonctionnent au moins partiellement en mode simplex, et que le décodeur de connexion (PRN1) et/ou le circuit de priorité (PRN2) délivrent le numéro d'une connexion en tant que signal de sortie. 5. Installation suivant l'une quelconque des revendications 1 à 4, caractérisée par le fait qu'au décodeur de connexion (PRN1) est raccordé un circuit de décision (TYP1) du type de connexion qui détermine si la connexion par l'intermédiaire de laquelle est introduit le signal d'interruption fonctionne en mode simplex- ou en mode multiplex, et dans ce dernier cas commande une unité, reliée au registre d'indications (ANZ1) qui délivre, à partir des indications réelles, un numéro partiel d'unité péri phérique qui, en association avec le numéro de connexion, fournit le numéro complet de l'unité périphérique et qui est appliqué aux générateurs d'adresses (ADRG1 et ADRG2 ou ADRG3). 6. Installation suivant l'une quelconque des revendications 1 à 5, caractérisée par le fait que dans le cas où un signal d'interruption est introduit par l'intermédiaire d'une connexion fonctionnant en mode multiplex, le générateur d'adresses (ADRG1) introduit dans un second registre d'interruption le numéro de l'unité périphérique délivrant le signal d'interruption, qu'au circuit de priorité (PRN2) est raccordé un second circuit de décision (TYP2) du type de connexion qui, dans le cas où le circuit de priorité (PRN2) délivre le numéro d'une connexion fonctionnant en mode multiplex, excite un décodeur de numéros (NUDE) qui recherche, à partir des numéros d'unité périphérique mémori sés dans le registre d'interruption secondaire (SUR), le numéro de l'unité périphérique présentant la priorité la plus élevée, efface 1'emplacement de mémoire correspondant, et applique le numéro déterminé aux générateurs d'adresses (ADRG2, ADRG3), par l'intermédiaire d'un commutateur (US1) commandé par le circuit de décision (TYP2) du type de connexion. 7. Installation suivant la revendication 6, caractérisée par le fait que le registre d'interruption secondaire (SUR) est constitué par des emplacements de la mémoire principale. 8. Installation suivant llune quelconque des revendications 3 à 7, caractérisée par le fait que dans une première zone de stockage des indications réelles sont mémorisées les indications réelles qui apparaissent par l'intermédiaire de connexions fonctionnant en mode simplex, l'adresse étant formée à partir du numéro de la connexion, et que dans une seconde zone de stockage d'indications réelles sont mémorisées temporairement les indications réelles introduites par l'intermédiaire des connexions fonctionnant en mode multiplex, les adresses étant formées à partir des numéros des unités périphériques. 9. Installation suivant l'une quelconque des revendications 1 à 8, caractérisée par le fait que le générateur d'adresses (ADRG3) excite des cellules, faisant partie d'une table d'adresses, qui sont respectivement associées à une unité périphérique ou à une connexion et qui contiennent respectivement l'adresse de début d'une de plusieurs listes d'indications de consigne qui sont mémorisées dans un registre d'adresses (SOLR) d'indications de consigne qui est relié à un générateur de recherche (SUG) qui appelle les unes après les autres les indications de consigne contenues dans la liste d'indications de consigne et les transmet au comparateur (VGL), 10. Installation suivant la revendication 9, caracteri- sée par la fait que l'on prévoit deux tables d'adresses (ADRI, ADR2), les cellules de l'une des tables comportant des adresses formées à partir des numéros de connexion, tandis que les cellules de l'autre table comportent des adresses qui sont formées à partir de numéros qui sont associés aux unités périphériques raccordées, à des connexions fonctionnant dans le mode multiplex. 11. Installation suivant l'une des revendications 9 ou 10, caractérisée par le fait que les cellules des tables d'adresses contiennent respectivement l'adresse de début d'une de diffé rentes listes de programmes de système dans lesquelles sont contenues les adresses des programmes de système associés aux indications de consigne, que lors de l'appel d'une cellule d'une table d'adresses par le générateur d'adresses (ADRG3), l'adresse de début, contenue dans cette cellule, d'une table d'adresses de programmes de système est mémorisée dans un registre (SYSTR) de tables d'adresses de programmes de système, qu'après chaque comparaison d'une indication de consigne avec une indication réelle, l'état d'un compteur (RZ) est modifié d'une unité, et que lors de la coincidence des indications de consigne et des indications réelles, le programme de système qui est déterminé par l'état du compteur et l'adresse contenue dans le registre (SYSTR) de tables d'adresses de programmes de système, est appelé pour le traitement. 12. Installation suivant la revendication 11, caractérisée par le fait que le compteur (RZ) est chargé, après l'appel de l'adresse de début d'une liste d'indications de consigne, par le nombre d'indications de consigne de cette liste, et que son état est diminué d'une unité après chaque processus de comparaison. 13. Installation suivant l'une des revendications Il ou 12, caractérisée par le fait que le nombre des adresses de programmes de système contenu dans les tables d'adresses de programmes de système est supérieur d'une unité au nombre d'indications de consigne associées, et que, lorsqu'aucune coincidence n'est déterminée entre l'indication réelle et une indication de consigne, le programme de système supplémentaire est appelé.