L'invention concerne un dispositif de synchronisation antiparasite qui peut être utilisé en particulier, mais non exclusivement, pour des circuits comprenant des thyristors. Le but de l'invention est de fournir des signaux synchronisés débarrassés de toute perturbation qui peuvent servir par exemple à commander l'allumage de thyristors. En effet, si des thyristors reçoivent des signaux d'un réseau perturbé, les fronts de commutation de ces signaux se confondent avec les fronts parasites et ne peuvent plus servir à la synchronisation de l'allumage des thyristors. Il est donc nécessaire, en partant du signal perturbé, d'obtenir un signal synchrone exempt de perturbation. C'est là le but de l'invention. Elle a pour objet un dispositif de synchronisation antiparasite comprenant deux bornes d'entrée recevant un signal perturbé et deux bornes de sortie émettant des signaux synchronisés en opposition de phase caractérisé par le fait que les deux bornes d'entrée sont reliées à l'enroulement primaire d'un transformateur dont l'enroulement secondaire a un point milieu connecté à la masse, chaque extrémité de l'enroulement secondaire étant reliée à un circuit comprenant, en série, une diode, un transistor et une porte logique, à deux entrées et une sortie, choisie parmi les portes NON-ET et NON-OU, la jonction émetteur-collecteur du transistor étant connectée entre la masse et une source de tension positive, le collecteur du transistor étant relié à une entrée du circuit logique, la seconde entrée de chaque circuit logique étant reliée à la sortie de l'autre circuit logique, les sorties des deux circuits logiques étant reliées respectivement aux deux bornes de sortie du dispositif. Chacune des bornes de sortie peut servir à l'obtention des signaux en synchronisme avec le signal de départ, mais dépourvus des perturbations de celui-ci. L'invention sera mieux comprise à l'aide de la description ci-après d'un exemple d'utilisation du dispositif selon l'invention, en relation avec les dessins annexés dans lesquels La figure 1 représente un schéma d'un dispositif qui emploie le dispositif selon l'invention. La figure 2 représente des diagrammes des signaux apparaissant en différents endroits du dispositif selon l'invention. La figure 3 est une variante du dispositif de l'invention. L'exemple qui va suivre se rapporte à un circuit de charge d'une batterie d'accumulateur, mais le dispositif selon l'invention peut être employé dans des circuits tout à fait différents. La figure 1 représente schématiquement le circuit de charge d'une batterie B qui se compose d'un transformateur de puissance TP alimenté sur son primaire par le secteur alternatif et de deux thyristors TH1 et TH2 qui redressent chacun une alternance du courant du secteur. Comme on le voit sur la figure, l'anode du thyristor TH1 est connectée à une extrémité du secondaire du transformateur TP et l'anode du thyristor TH2 est connectée à l'autre extrémité de ce secondaire. Les cathodes des thyristors TH1 et TH2 sont connectées l'une à l'autre et au pôle positif de la batterie B à travers une impédance de régularisation L. Le pôle-négatif de la batterie B est connecté au point milieu du secondaire du transformateur TP.Les thyristors TH1 et TH2 reçoivent les signaux de commande sur leurs gâchettes G1 et G2 respectivement. Avec un tel circuit, si les signaux de commande des thyristors sont donnés directement par le secteur, même lorsque le secteur donne un signal non perturbé la commande est défectueuse. En effet lors de l'allumage de l'un des deux thyristors, l'autre est encore conducteur, du fait que son extinction n'est pas immédiate (retard de l'ordre de 50 à 200 microsecondes). Le secondaire du transformateur est alors mis en court-circuit, ce qui donne une baisse momentanée de la tension du signal. il y a alors confusion entre les fronts de commutation du signal et les fronts parasites dus à l'extinction des thyristors. Le signal appliqué aux gâchettes G1 et G2 des thyristors est donc donné par le dispositif selon l'invention qui est représenté sur la figure 1 dans un cadre en pointillé. On prélève la tension existant sur l'anode des thyristors TH1 et TH2 aux points 1 et 2 et on l'applique à l'enroulement primaire d'un transformateur TR. Le secondaire de ce transformateur TR a des extrémités a et b et un point milieu o. Le point milieu o est mis à la masse. Les points a et b sont respectivement connectés à l'anode des deux diodes D1 et D2. La cathode de la diode D1 est connectée à une borne d'une résistance R1 dont l'autre borne est connectée à la masse par une résistance R3 d'une part et à la base d'un transistor npn T1 d'autre part. De même, la cathode de la diode D2 est connectée à une borne d'une résistance R2 dont l'autre borne est connectée à la masse par une résistance R4 d'une part et à la base d'un transistor npn T2 d'autre part. Les émetteurs des transistors T1 et T2 sont reliés à la masse. Le collecteur du transistor T1 est relié à une source de tension positive par une résistance R5 d'une part, et à une première entrée W d'une porte NON-ET Q1 d'autre part. Le collecteur du transistor T2 est relié à une source de tension positive par une résistance R6 d'une part et à une première entrée Z d'une porte NON ET Q2 d'autre part. La seconde entrée X de la porte Q1 est connectée à la sortie S2 de la porte Q2 et la seconde entrée Y de la porte Q2 est connectée à la sortie S1 de la porte Q1. Le fonctionnement du dispositif est le suivant. Si l'on se reporte à la figure 2, un premier diagramme 2.1 représente la variation avec le temps de la tension Vab aux points a et b qui est l'image de la tension aux points 1 et 2 de la figure 1. Comme on le voit sur ce diagramme, la tension s'annule entre les instants t1 et t2, ou les instants t4 et t5 situés entre les temps t et t3 ou t3 et t6 d'annulation normale par changement de sens. Ces annulations sont dues aux retards d'extinction des thyristors TH1 et TH2. Les diagrammes 2.2 et 2.3 représentent la variation avec le temps des tensions VD1 et VD2 sur les cathodes de D1 et D2 respectivement. Comme on le voit, les diodes redressent alternativement les tensions du diagramme précédent et effacent la perturbation correspondant à la partie de l'alternance qui est annulée. La tension VD1 apparaissant à la cathode de D1 présente la perturbation entre t1 et t2, mais la perturbation des instants t4 à t5 a disparu. La tension VD2 apparaissant à la cathode de D2 présente la perturbation entre t4 et t5, mais la perturbation des instants t1 et t2 a disparu. Les diagrammes 2.4 et 2.5 représentent la variation des tensions VT1 et VT2 sur les collecteurs des transistors T1 et T2 respectivement. Comme on le voit les transistors T1 et T2 mettent en forme et inversent la phase des signaux. En effet à l'instant to, le transistor T se bloque et le transistor T1 o 2 se sature. L'entrée W de la porte Q1 passe à l'état bas, donc sa sortie S1 passe à l'état haut. L'entrée Z de la porte Q2 est à l'état haut, et son entrée Y est à l'état de S1, donc à l'état haut. La sortie S2 est à l'état bas Comme l'état de X est le même que celui de S2, S2 confirme l'état haut de S1. Entre les instants t1 et t2, le transistor T1 se désature et le transistor T2 reste bloqué. L'entrée W est à l'état haut, l'entrée X à l'état bas. S1 reste donc à l'état haut. 52 ne change pas d'état A l'instant t3, le transistor T1 se bloque et le transistor T2 se sature. L'entrée Z passe à l'état bas, la sortie S2 à l'état haut, ainsi que l'entrée X. L'entrée W étant aussi à l'état haut, la sortie S1 passe à l'état bas, confirmant l'état haut de S2. Entre les instants t4 et t5 le transistor T2 se désature, tandis que le transistor T1 reste bloqué. L'entrée Z reste à l'étant bas. La sortie S2 reste donc à l'état haut, tandis que S1 reste à l'état bas. On a représenté sur le diagramme 2.6 les variations avec le temps de la tension VS1 apparaissant à la sortie S1. On voit que l'on a en S1 un signal redressé synchrone du signal apparaissant en a et b, mais exempt des perturbations des instants tl t2, t4 et t5. De même en S2 on a un signal analogue, mais en opposition de phase avec celui de S1. Les sorties S1 et S2 des portes Ql et Q2 sont les sorties du dispositif selon l'invention. Si l'on envoie le signal apparaissant en S1 à un système SC de commande des thyristors THi et TH2, comme représenté sur la figure 1, les signaux sortant en G1 et G2 du système de commande pourront être appliqués aux gâchettes de TH1 et TH2 sans présenter l'inconvénient de signaux issus directement des points 1 et 2 du circuit de charge. En outre la synchronisation ne présente pas le retard qu'apportent les filtres classiques. La figure 3 représente une variante de réalisation du dispositif représenté dans le rectangle pointillé de la figure 2. On utilise cette fois des portes NON-OU Q' et Q'z, ayant respectivement les-entrées W', X' et Y', Z', et les sorties S'2 et S'1. Les transistors T'1 et T' sont des transistors pnp. i i 2 Les diodes D'1 et D'2 ont leur cathode reliées respectivement aux deux bornes du secondaire du transformateur TR. L'anode de D' est reliée à la masse par les résistances R'1 et R'3. La base de T'1 est reliée au point commun de R'1 et R'3. L'émetteur de T'1 est porté à une source de tension positive alors que son collecteur est à la masse à travers une résistance R' Enfin le collecteur de T'1 est relié à une entrée W' de la porte Q'2. L'anode de la diode D'2 est reliée à la masse par les résistances R'2 et R'4 ; la base de T'2 est reliée au point commun à R'2 et R'4. L'émetteur de T'2 est porté à une source de tension positive alors que son collecteur est à la masse à travers une résistance R'6. Enfin, le collecteur de T'2 est connecté à une entrée Z' de la porte Q'2. Les secondes entrées X' et Y' des portes Q'1 et Q'2 sont reliées respectivement aux sorties S'1 et Le fonctionnement du circuit de la figure 3 est analogue à celui de la figure 1, mutatis mutandis. Le signal de sortie de la porte Q'2 peut être adressé à un système de commande SC des thyristors TH1 et TH2, dans l'application à la charge d'une batterie d'accumulateurs. L'invention trouve une application particulièrement intéressante dans la charge des batteries d'accumulateurs à l'aide d'un circuit à thyristors. L'invention peut également être utilisée pour antiparasiter les entrées d'un circuit d'horloge piloté par un secteur perturbé de manière à éviter la prise en compte d'impulsions erronnées qui feraient fonctionner l'horloge à une fréquence trop élevée. REVENDICATIONS 1. Dispositif de synchronisation antiparasite comprenant deux bornes d'entrée recevant un signal perturbé et deux bornes de sortie émettant des signaux synchronisés en opposition de phase caractérisé par le fait que les deux bornes d'entrée sont reliées à l'enroulement primaire d'un transformateur dont l'enroulement secondaire a un point milieu connecté à la masse, chaque extrémité de l'enroulement secondaire étant reliée à un circuit comprenant, en série, une diode, un transistor et une porte logique, à deux entrées et une sortie, choisie parmi les portes NON-ET et NON-OU, la jonction émetteurcollecteur du transistor étant connectée entre la masse et une source de tension positive, le collecteur du transistor étant relié à une entrée du circuit logique, la seconde entrée de chaque circuit logique étant reliée à la sortie de l'autre circuit logique, les sorties des deux circuits logiques étant reliées respectivement aux deux bornes de sortie du dispositif. 2. Dispositif de synchronisation antiparasite selon la revendication 1, caractérisé par le fait que, les circuits logiques étant des circuits NON ET, les transistors sont des transistors npn dont ltémetteur est à la masse et le collecteur reçoit une tension positive, les diodes étant orientées de manière que leur anode soit du côté de l'enroulement secondaire du transformateur. 3. Dispositif de synchronisation antiparasite selon la revendication 1 caractérisé par le fait que, les circuits logiques étant des portes NON-OU, les transistors sont des transistors pnp dont le collecteur est à la masse et l'émetteur reçoit une tension positive, les diodes étant orientées de manière que leur cathode soit du côté de l'enroulement secondaire du transformateur.