La présente invention a pour objet un dispositif de conférence multiple pour centraux téléphoniques et plus particulièrement pour centraux téléphoniques utilisant la technique de commutation temporelle. L'utilisation du mode temporel numérique pour la transmission de parole se fait par l'émission de signaux analogiques qu'on échantillonne à une fréquence de 8 kHz, et qu'ensuite on code numériquement suivant une loi logarithmique approchée par seize segments de dix pas Ce codage logarithmique permet ainsi d'obtenir des échantillons ne représentant pas les signaux analogiques mais leur logarithme. La technique de conférence nécessite d'effectuer des additions d'échantillons. L'addition de deux échantillons A et B qui ont été codés numériquement suivant la loi logarithmique est donnée par Péquation suivante: Log A + Log B = Log A.B Le résultat obtenu est la multiplication des deux signaux. Le produit de deux signaux ne procure pas un signal audible, il apparaît par conséquent un problème lors de la constitution d'une conférence. Un deuxième problème lié à la conférence apparaît au niveau des centraux de forte capacité. Dans les centraux de capacité importante les échantillons émis par les conférenciers se trouvent répartis sur plusieurs voies modulées par impulsion et codage, appelées plus communément voies MIC. Pour établir la conférence, il faut que le ou les circuits de conférence aient accès à toutes les voies MIC du système. Pour réaliser ceci il est nécesaire d'utiliser des circuits extrêmement lourds. Pour résoudre les problèmes rencontrés lors de conférences au niveau des échantillons des signaux du fait de leur dispersion sur plusieurs voies MIC on utilise classiquement le réseau de connexion. Ce réseau de connexion permet de concentrer sur une seule voie MIC les différents échantillons appartenant à des voies MIC. Pour résoudre les problèmes dus à la non-linéarité de la loi logarithmique on a recours classiquement à une addition en mode analogique. Cette addition en mode analogique se fait à l'aide de décodeurs digitalanalogique, d'additionneurs et de codeurs analogique-digital. Trois signaux échantillonnés de trois correspondants arrivent sur une même voie MIC. Cette voie MIC est présentée à l'entrée de trois décodeurs, chacun décode le signal relatif à un correspondant. Le décodage permet de transformer le signal numérique en signal analogique. Ainsi les décodeurs ne réalisent leur fonction que toutes les 125 'i . Trois additionneurs permettent d'additionner le signal décodé des trois correspondants. Le premier additionneur réalise l'addition du signal 1 et du signal 2 relatifs aux premier et deuxième correspondants. Le deuxième additionneur réalise l'addition du signal 2 et du signal 3, le troisième réalise l'addition du signal 1 et du signal 3. Les sorties de chaque additionneur sont reliées chacune à un codeur. Chaque codeur transforme le signal analogique qu'il reçoit en un signal digital logarithmique. Ces signaux constituent la voie MIC sortante. Une autre méthode existe pour résoudre les problèmes dus à la nonlinéarité de la loi logarithmique. Elle consiste, en l'addition en mode digital sans décompression, c'est-à-dire qu'il n'y a pas de conversion du signal digital logarithmique en signal analogique. Pour cela on utilise une mémoire morte de 64 x 1024 x 8 eb. Cette mémoire est programmée pour obtenir le logarithme de la somme des signaux relatifs à chaque corres pondant Cette dernière méthode permet de réaliser plusieurs conférences en 1251lus 125 us correspondent à la durée d'une trame MIC, c'est-àdire à trente échantillons numériques. On peut à l'aide de circuits réaliser dix conférences à trois pendant le temps d'une trame, en additionnant les échantillons 3 par 3.La mémoire de 64 x 1024 x 8 eb utilisée se révèle être trop coûteuse. La présente invention propose un circuit permettant de réaliser des conférences multiples, sans avoir à utiliser des moyens trop coûteux, ou trop encombrants Selon une caractéristique de l'invention, le système de conférence comporte: - des moyens de décompression situés en amont des moyens de stockage des échantillons d'entrée; - des moyens de compression situés en aval des moyens de stockage des échantillons et des moyens de traitement constitués par un générateur de fonction arithmétique et logique commandé par une unité de com mande. D'autres caractéristiques de l'invention ressortiront de la description détaillée ci-dessous. Bien entendu la description et le dessin ne sont donnés qu'à titre indicatif et nullement limitatif de l'invention. - la figure I représente une première partie du dispositif de conférence; - la figure 2 représente une deuxième partie du dispositif de conférence; - la figure 3 est l'assemblage des figures 1 et 2, et représente le circuit de conférence en entier; - la figure 4 représente le diagramme des temps des signaux de commande utilisés lors d'une conférence. Le dispositif de conférence multiple pour centraux temporels numériques selon l'invention est connecté à un réseau de connexion RCX, lequel reçoit des signaux sous forme numérique par impulsions codées qui constituent alors des voies MIC. Ledit réseau permet de concentrer les différents échantillons participant à la conférence sur une seule voie MJC. Cette voie MIC entrante ainsi constituée, comprend n échantillons qui sont reçus en série par un registre COVI qui les transmet après synchronisation en parallèle sur huit fils. Sept fils sont utilisés pour le codage de l'échantillon et le huitième pour le codage du signe. Les sept fils permettent d'adresser les moyens de décompression Ml, M2, M3, par l'intermédiaire d'une ligne omnibus LBI. Les moyens de décompression sont constitués par exemple par des mémoires, dites de décompression, qui sont programmées de sorte que l'on ait en sortie, non plus le logarithme de l'amplitude de l'échantillon, mais le code linéaire. Les mémoires de décompression utilisées présentent un résultat codé sur 4 eb. Pour programmer le code linéaire d'un échantillon se présentant sur 12 eb, il faut trois mémoires de ce type. Les quatre sorties des deux premières, me moires, les trois sorties de la troisième mémoire et la huitième sortie du registre COVI sont connectées à une ligne omnibus LB2 plus communément appelée bus. Cette ligne omnibus LB2 va permettre d'aller stocker les échantillons dans six registres de stockage d'entrées et sorties parallèles, pendant un temps défini par les signaux venant du réseau de commande. Les deux premiers registres de stockage des échantillons d'entrée Rl et R2 vont stocker ou restituer les données sur Mordre des signaux CS1 et LREI. Ces deux premiers registres sont équivalents à un registre ayant n.m entrées, n.m sorties. Dans cet exemple de réalisation on a 12 entrées, 12 sortie Les troisième et quatrième registres R3 et R4 vont stocker ou restituer les données sur l'ordre du signal LRE3. Ces deux registres sont équivalents à un deuxième registre à n.m entrées, n.m sorties. Les cinquième et sixième registres R5 et R6 vont stocker ou restituer les données sur l'ordre des signaux CS2 et LRE2. Ces deux registres sont équivalents à un troisième registre à n.m entrées, n.m sorties. On connecte les huit entrées du registre R1, du registre R3 et du registre R5 et quatre entrées du registre R2, du registre R4 et du registre R6 au bus de données LB2. Les huit sorties du registre R3 et les quatre sorties du registre R4 forment un "bus" de données LB3 connecté aux huit entrées de trois registres de logique trois états R7, R8, R9 appartenant aux moyens d'aiguillage. Le circuit d'aiguillage comporte les registres R7, R8, R9 munis de huit entrées en parallèle et de deux groupes de quatre sorties en parallèle. Les huit sorties du registre R7, les quatre premières sorties du registre RS, les huit sorties du registre R1 et les quatre sorties du registre R2 forment un premier bus d'adresse BUS1. Le registre R7 avec ses huit sorties, et le registre R8 avec ses quatre premières sorties sont équivalents à un registre à douze sorties aiguillant ainsi des échantillons de douze eb. Les huit sorties du registre R9, les quatre sorties restantes du registre R8, les huit sorties du registre R5 et les trois sorties du registre R6 forment un deuxième bus d'adresse BUS2. Le registre R9 avec ses huit sorties, et le registre R8 avec ses quatre autres sorties sont équivalents à un registre à douze sorties. Comme le montre le figure 2, les deux bus ainsi formés vont être connectés d'une part à trois comparateurs CPI, CP2, CP3, d'autre part à trois générateurs de fonctions arithmétiques et logiques à 4 eb, du type 745381 de Texas dans cette réalisation, ces deux types de circuits étant ainsi situés sur le même plan. La liaison BUS1 est reliée aux entrées B3, A3, A CPI, aux entrées BO, B1, B2, B3, A BO, BI, B2, B3 du comparateur CP3. La liaison BUS2 est reliée à l'entrée A > B du comparateur CPI, aux entrées A0, Al, A2, A3, A > B du comparateur CP2, aux entrées A0, Al, A2, A3 du comparateur CP3. Un douzième fil partant de chacune de ces deux liaisons "bus" va directement sur les entrées A3 et A4 d'une mémoire programmable PRX. Les sorties A B des comparateurs CPI et CP2 et les sorties A cB, A > B et A = B du comparateur CP3, sont connectées aux entrées d'un quatrième comparateur CP4 qui va délivrer trois signaux de sortie A B connectés à trois entrées de la mémoire programmable PRX. Un générateur de fonction est dans cette réalisation constitué par trois unités arithmétiques et logiques CTI, CT2, CT3. La liaison BUS1 est reliée aux entrées A0, Al, A2, A3 des "ULA" CTI, CT2 (ULA = unité arithmétique et logique). Ces "ULA" sont activées par les signaux 50 et S1 conformément au diagramme des temps. Cette liaison est reliée à l'unité arithmétique et logique CT3 par ses entrées A0, Al, A2. Cette "ULA" est activée par les signaux S0 et S1 conformément au diagramme des temps. La liaison BUS2 est reliée de la même façon, mais cette fois ci sur les entrées B des unités arithmétiques et logiques CTl, CT2, CT3. Lesdites unités arithmétiques et logiques utilisent un système de report de retenue. Ce système de report de retenue est effectué par un circuit CARR relié aux calculateurs. La retenue est réinjectée dans les commandes de retenue des deuxième et troisième unités arithmétiques et logiques. Ce circuit CARR permet lorsque le résultat de l'addition donne un code binaire plus grand que 1111 pour le premier calcul de forcer le résultat à 0000, et d'ajouter 1 au résultat du calculateur CT2. La commande S2 est générée par les unités arithmétiques et logiques elles-mêmes sur ordre du douzième e.b. du résultat. Ce douzième e.b., dit e.b. de dépassement de capacité, n'est généré que lorsque la fonction est A plus B, A et B étant de même signe. Dans ce cas l'ensemble des onze e.b. du résultat est à 1, c'est à dire que le résultat de l'addition donne l'échantillon numérique maximum. Seules cinq fonctions de ces unités arithmétiques et logiques sont utilisées : fonction effaçage, fonction B moins A, fonction A moins B, fonction A plus B, fonction présélection. Les commandes des calculateurs sont fonction des échantillons présents sur les "bus" (BUS 1, BUS2) et du rapport existant entre A et B. Les relations existantes entre les différentes caractéristiques des échantillons présents sur les BUS1 et BUS2 et les commandes à générer vers les unités arithmétiques et logiques des calculateurs sont gravées dans l'unité de commande qui est une mémoire de commande des "ULA". Cette mémoire délivre trois signaux. La sortie SdUT donne le signe de l'échantillon qui est envoyé à une liaison "bus' LB5 reliée aux entrées des registres R10, Rîl de stockage, les signaux 50 et S1 activent les générateurs de fonctions arithmétiques et logiques Ainsi, lorsque A est égal à B et que A et B sont de signe opposé, la mémoire PRX est programmée de sorte que 50 et S1 soient à 0, 52 étant à 0 également, ce qui correspond à la fonction effaçage. Lorsque B est inférieur à A et A et B sont de signe opposé, S2 est à 0, la mémoire PRX est programmée de sorte que S0 soit égal à 1 et S1 soit égal à O, ce qui correspond à la fonction A moins B. Lorsque B est supérieur à A et que A et B sont de signe opposé, S2 est à 0, la mémoire PRX est programmée de sorte que S0 soit égal à 0, et S1 soit égal à 0, ce qui correspond à la fonction a moins A. Lorsque A et B sont de même signe, 52 est à 0, la mémoire PRX est programmée de sorte que S0 soit égal à 1, S1 soit égal à 1, ce qui correspond à la fonction A plus B. Lorsque l'addition de A et de B déborde sur 12 eb, à ce moment-là 52 est égal à 1, la mémoire PRX est programmée de sorte que sa et S1 soient à 1, ce qui correspond à la fonction de présélectrion. Les onze éléments binaires du résultat constituent une liaison "bus" LB4 qui va adresser une mémoire de compression CMP. Cette mémoire est com mandée par un signal CS. Elle fournit à deux registres de stockage réalisés en technologie trois états, R10, Rîl qui la suivent, des résultats codés suivant la loi logarithmique de compression. Les registres de stockage R10, Rîl sont reliés par leurs entrées à un "bus" LB5 formé à partir des sept sorties de la mémoire CMP. Ces deux registres sont sélectionnés par un signal VAL1 pour R10 et VAL2 pour Rîl et activés par des signaux LRT1 et LRT2 respectivement Leurs huit sorties sont aussi reliées au "bus" LB5 qui est de plus connecté aux huit entrées d'un convertisseur parallèle-série C0V2. Ce convertisseur est commandé par les signaux LDS, HE indiqué sur la figure 4 et par un signal CK1. La sortie de ce convertisseur C0V2 est connectée à l'entrée d'un registre tampon RT réalisé en technologie trois états Cette sortie délivre le signal de conférence VMIC0UT. Les signaux de commande crées pour activer les circuits, à savoir: CS1, CS2, CS31, CS32, LREI, LRE2, LRE3, LDS sont délivrés à partir d'un circuit- de type "PAL" logique programmable. Le circuit utilisé dans cette réalisation est le circuit PAL 10H8. La programmation est effectuée par le fabricant au moyen d'un calculateur existant sur le marché à partir des équations logiques citées ci-dessous.Les signaux sortant de ce circuit sont donnés par les équations logiques suivantes: CS1 = CS.ss CS2 = Cl.# CS31 =CSss.# CS32 = CS. .# LRE1 = DEC1.&alpha;.ss.#.HE LRE2 = DEC2.&alpha;.ss.#.HE LRE3 = CS.&alpha;.ss.#.HE LDS =CKl.HE Les signaux de commande eB ,y, CS, CKl, DEC1, DEC2 sont obtenus à l'aide de compteurs synchrones CP et de portes "ET". Les compteurs synchrones reçoivent en entrée les signaux SYNCE et HE issus du réseau de connexion. D'autres signaux de commande logique ont été créés pour activer les circuits: ils sont spécifiés par leurs équations: CS = IT3.1T6.IT9.ITl 2.IT 15.IT 18.IT21.IT24.IT27.IT35 LRT1 = CS31..HE LRT2 = CS32..HE VAL 1 = IT4.IT7.IT11...IT13.IT16.IT19.IT22.IT25.IT28.IT31 VAL2 = lT0.IT5.IT8.IT11.IT14.IT17.IT20.IT23.IT26.IT29. Pour la conférence à trois, en prenant trois échantillons appartenant respectivement aux conférenciers C1, C2 et C3, on pratique de la façon suivante: IT.0 + IT1 formera l'IT4 de la voie MIC sortante IT0 + IT2 formera l'IT5 IT2 + IT1 formera l'IT6. Un exemple de conférence à quatre est décrit de la façon suivante en relation avec les tableaux I et 2 ci-dessous. Le principe étant toujours d'additionner les échantillons de manière à reconstituer une voie MIC sortante: Tableau I numéro de O 1 2 3 4 5 6 7 8 9 Pinter- valle de temps ) premier passage voie MIC dans le entrante C1 C2 C3 C4 ( circuit ) RCX voie MIC ) sortante C1+ C1 C2 C3+ C3 C4 C2 C4 Tableau 2 voie MIC entrante C1 C2 C3+ C3 C4 C4 ) deuxième C4 C2 ( passage voie MIC C1+ C1+ C2+ C3+ C3+ C4+ ) dans le sortante C2 C3+ C3+ C4 C1+ C1+ ( circuit C4 C4 C2 C2 ( RCX Cl, C2, C3, C4 sont des échantillons correspondant aux conférenciers 1, 2, 3, 4. Lors du premier passage, la VMIC entrante est organisée comme décrit sur le tableau 1. On obtient en sortie des additions partielles sur les IT4 et IT7. La voie sortante est ré injectée dans le réseau de connexion qui réorganise la voie destinée au circuit conférence ; cette fois, on obtient les échantillons de conférence à quatre sur les IT5, 6, 8 et 9. Lors des passages suivants dans le circuit conférence, la VMIC entrante est identique à VMIC du tableau 2. Avec ce dispositif de conférence on peut effectuer dix conférences à trois, la conférence à trois nécessite trois intervalles de temps d'une trame MJC. On passe une seule fois par le réseau de connexion RCX. On peut effectuer cinq conférences à quatre.Il faut six intervalles de temps pour la conférence à quatre On passe alors deux fois par le réseau de connexion. La figure 3 est constituée de deux blocs, le premier bloc 1 représente une première partie du circuit de conférence, le deuxième bloc 2 représente une deuxième partie de ce circuit. Le bloc 1 est relié au bloc 2 par l'intermédiaire du BUSI et du BUS2. La figure 4 représente le diagramme des temps des signaux de commande utilisés pour activer ou sélectionner les circuits du dipositif de conférence pour une conférence à quatre. Les six premiers intervalles de temps concernent la première conférence. On peut effectuer cinq conférences à quatre avec une trame de 32 intervalles de temps ; sachant qu'une voie MIC est découpée en 32 intervalles de temps égaux - chaque intervalle de temps dénommé IT dure 3,9us. La première ligne SYNCE est un signal issu du réseau de connexion RCX. Ce signal est un signal de synchronisation de trame. Au début de chaque trame ce signal présente une impulsion de durée égale à 488 nanosecondes. La deuxième ligne HE est le signal d'horloge issu du réseau de connexion RCX, il a une période égale à 488 nanosecondes. La troisième ligne cx est le signal de comptage des eb, de période 976 ns. La quatrième ligne ss est le signal de comptage des intervalles de temps, de période l,952p s. La cinquième ligne y est le signal de comptage de demi IT. La période du signal y est de 3,9 us. Les signaux a, 5, y sont obtenus à partir des signaux SYNCE, HE au moyen des compteurs CP. La sixième ligne est le diagramme des temps du bus d'entrée transmettant la voie MIC. Le premier intervalle de temps est nommé IT0, Le deuxième ITI Le trente-deuxième IT31. Pendant l'intervalle de temps ITO, les huit éléments binaires du premier échantillon arrivent en série. Pendant l'intervalle de temps Tut1, les huit eb du deuxième échantillon arrivent en série. Chaque eb est présent pendant un temps égal à IT/8. La septième ligne donne la forme du signal H1. Ce signal est d'abord nul pendant l'intervalle de temps 'TO. A l'instant t8, ce signal présente un front front montant, le signal reste égal à 1 pendant un temps égal à IT/8 , puis le signal redevient nul jusqu'à l'IT4. La huitième ligne donne la forme du signal H2. H2 est égal à H1 avec un retard égal à un IT. La neuvième ligne donne la forme du signal H3. H3 est égal à H1, avec un retard égal à 2lT. Les signaux VMICE, HE, Hl, H2, H3 sont utilisés lors de la réception des échantillons concernant la première conférence. La dixième ligne donne la forme du signal CSl. CSl est nul de t24 à t26, c'est-à-dire pendant le passage des premiers eb de l'IT3. Il est égal à 1 de t26 à t28 pendant le passage des 3ème et 4ème eb de l"T3. Il est nul entre t28 et t30 pendant le passage des 5ème et 6ème eb. Il est égal à I entre t30 et t32 pendant le passage des 7 et 8 eb. Ce signal est ensuite nul pendant les intervalles de temps IT4 et IT5. La onzième ligne donne la forme du signal CS2. CS2 est nul pendant le passage des quatre premiers eb de l'IT3, il est égal à 1 pendant le passage des quatre autres eb de l'lT3, il est égal à I pendant le passage des quatre autres eb de l'IT3. Ce signal est nul ensuite pendant les intervalles de temps IT4 et IT3. La douzième ligne donne la forme du signal CS32. CS32 est nul pendant le passage des quatre premiers eb de l'IT3, il est égal à 1 pendant le passage des eb4 et eb5, puis il redevient nul. La treizième ligne donne la forme du signal CS31. CS31 est nul pendant le passage des deux premiers eb de l'lT3, il est égal à 1 pendant le passage des 2 eb qui suivent. Il redevient nul ensuite. La quatorzième ligne donne la forme du signal LRTI. LRTI présente un front montant à l'instant t27. Ce signal passe de l'état 0 à l'état l à cet instant et reste égal à 1 pendant un temps égal à lT6o Il est nul ensuite. La quinzième ligne donne la forme du signal LRT2. LRT2 est le 31T même signal que LRTI avec un retard égal à 16. La seizième ligne donne la forme du signal CS. CS est égal à 1 pendant toute la durée de 1'il3. Il est nul à partir de t32. La dix-septième ligne donne la forme du signal VALI. VALI est égal au signal CS, il a un retard égal à IT par rapport à CS. La dix-huitième ligne donne la forme du signal VAL2. VAL2 est égal au signal CS, avec un retard égal à 21T. La dix-neuvième ligne donne la forme du signal LDS. LDS présente des fronts montats aux instants t32, t40, t48..., il reste égal à 1 pendant un temps égal à 8T. Ce signal est égal à O en dehors de ces instants 8 Les signaux CSI, CS2, CS32, CS31, LRT1, LRT2, CS, VALI, VAL2, LDS sont utilisés lors des additions et lors de l'émission des échantillons de conférence. REVENDICATIONS 1. Dispositif de conférences multiples pour central téléphonique utilisant la technique de commutation temporelle numérique pour la transmission de parole comportant: des moyens de stockage d'échantillons d'entrée, des moyens d'aiguillage connectés aux sorties des moyens de stockage, des moyens de traitement des échantillons d'entrée connectés aux sorties des moyens d'aiguillage, des moyens de stockage connectés aux sorties des moyens de traitement, des moyens de commande pour activer l'ensemble des autres moyens, caractérisé en ce qu'il comporte: - des moyens de décompression situés en amont des moyens de stockage des échantillons d'entrée; - des moyens de compression situés en aval des moyens de stockage des échantillons de sortie; et en ce que les moyens de traitement sont constitués par un générateur de fonctions arithmétiques et logiques commandé par une unité de commande. 2. Dispositif de conférences multiples selon la revendication l, caractérisé en ce que le générateur de fonctions arithmétiques et logiques comporte n unité arithmétiques et logiques (CT1, CT2, CT3) présentant le résultat des opérations sur m éléments binaires, n.m étant le nombre d'éléments binaires nécessaires au codage d'un échantillon. 3. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que les moyens de décompression sont constitués par une mémoire programmable (tu1, M2, M3) adressée par les échantillons d'entrée. 4. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que les moyens de compression sont constitués par une mémoire programmable (CMP) adressée par les sorties du générateur de fonctions arithmétiques et logiques. 5. Dispositif de conférences multiples selon les revendications 1 et 2, caractérisé en ce que les "n" unités arithmétiques et logiques sont associées à "n" comparateurs (CPI, CP2, CP3) dont les entrées sont reliées aux entrées de données des "n" unités arithmétiques et logiques, et dont les sorties sont reliées à l'unité de commande (PRX). 6. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que les moyens de stockage d'échantillons d'entrée comportent trois registres (R1, R2, R3, R4, R5, R6) de n.m éléments binaires, dont les entrées de données sont connectées aux sorties des moyens de décompression (M1, M2, M3) et dont les entrées de commande sont connectées aux sorties des moyens de commande (PAL). 7. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que les moyens de stockage d'échantillons de sortie comportent au moins un registre (R10, Roll) de n m éléments binaires, dont les entrées de données sont connectées aux sorties des moyens de compression (CMP), et dont les entrées de commande sont connectées aux sorties des moyens de commande. 8. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que les moyens d'aiguillage comportent un premier et un deuxième registre d'état (R7, R8), de n m eb, dont les entrées de données sont reliées aux sorties du deuxième registre de stockage d'échantillons d'entrée (R3, R4), dont les entrées de commande sont reliées aux moyens de commande (PAL), les sorties du premier registre trois états et les sorties du premier registre de stockage (R1, R2) forment une première ligne omnibus (BUSI), les sorties du deuxième registre trois états, et les sorties du troisième registre de stockage (R5, R6) forment une deuxième ligne omnibus (BUS2). 9. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que les moyens de commande "PAL" sont constitués par un circuit de type PAL. 10. Dispositif de conférences multiples selon la revendication 1, caractérisé en ce que l'unité de commande est constituée par une mémoire programmable (PRX).