La présente invention concerne un circuit de commande de transistors de puissance et plus particulièrement un circuit de ce type comportant un transformateur de courant à travers lequel, les transistors de commande attaquent les transistors de puissance. Elle concerne également les dispositifs tels que les convertisseurs, par exemple, qui comportent un tel circuit. I1 est indispensable que les circuits de ce type puissent assurer un dosage de la puissance d'excitation des transistors permettant de ne pas leur fournir un courant de base excessif ce qui conduirait à des retards de commutation dûs à un allongement du temps de stockage. Il est également nécessaire de disposer d'un courant inverse de base assurant ltévacuation convenable de porteurs de charges et d'éviter les chevauchements de conduction des transistors de puissance au moment des changements d'état, chevauchement qui entrainerait des surintensités dans les transistors, leur désaturation et en conséquence des pertes importantes. La présente invention a pour but de réaliser un circuit d'attaque de transistors présentant toutes ces qualités. Elle concerne plus particulièrement un circuit du type comportant au moins deux transistors de commande attaquant respectivement au moins deux transistors de puissance conduisant alternativement à travers un transformateur de courant, - caractérisé par le fait que le secondaire du transformateur comporte au moins un enroulement dit de réaction accomplissant une double fonction : la première étant de réguler, durant la période de condtition du transistor concerné, le courant de base an fonction du courant qui circule dans le circuit cpllecteur, la seconde étant d'assurer l'évacuation des porteurs de charge en évitant le chevauchement de conduction entre les transistors de paissance au moment des changements d'état. L'invention sera mieux comprise à l'aide des explications qui vont suivre et des figures jointes parmi lesquelles - la figure 1 représente une première variante de réalisation d'un circuit conforme à l'invention, relatif à l'attaque de deux transistors en opposition de phase ; et - la figure 2 représente une seconde variante d'un circuit conforme à l'invention plus spécialement adaptée pour l'attaque de transistors de puissance montés en push-pull. ta figure 1 représente un schéma d'un circuit d'attaque de deux transistors de puissance Q1 et Q'1 en opposition de phase. les signaux rectangulaires 1 et 2 sont appliqués aux entrées A et B du circuit de la figure 1 reliées respectivement aux bases des transistors QO et Q'O à travers les résistances R1 et R2. La borne positive 5 d'une source de tension continue Va est reliée aux .deux bases de ees transistors ~~~~~~~~~~~~~~~~~~~~~~ Qo et Q'o respectivement à travers les deux résistances R3 et R. Cette borne positive 5 est également reliée aux émetteurs desdits transistors dont les collecteurs sont respectivement reliés à une première borne des demi enroulements primaires carac térisés par leur nombre de spires Npo et Np'o du transformateur 21. T te point commun P de ces deux demi enroulements Np et Np'0 est relié à travers la résistance Ro à la borne négative 10 de la source de tension continue Va. Deux diodes Do et Dto ayant leur cathode reliée à la borne positive 5 de la source Va, sont montées entre les deux collecteurs des transistors Q et Q' et jouent pour ceux-ci o un rôle de protection. Conformément à l'invention, le secondaire du transformateur T1, comprend trois enroulements dont le premier et le troisième respec- tivement référencés par leur nombre de spires Ns1 et Nus'1 sont associés aux transistors de puissance Q1 et Q'1, le second étant un enroulement caractérisé par son nombre de spires N dit de réaction et dont le montage et la double fonction sont décrits ci-dessous. La base du transistor Q1 et la base du transistor Q'1 sont respectivement reliées à une première borne de l'enroulement Ns1 et Ns'1 tandis que les émetteurs de ces mimes transistors sont reliés à la seconde borne respectivement desdits enroulements Nsf et Ns1 Le collecteur du transistor Q1 reçoit une tension positive +Ve tandis que l'émetteur du transistor Q'1 reçoit une tension négative -Ve. Le point commun P1 à l'émetteur du transistor Q1 et au collecteur du transistor Q'1 est relié au point P2 correspondant à la fois à la seconde borne de 1 enroulement Ns1 et à la première borne de 1' enroulement de réaction NR, tandis que la seconde borne dudit enroulement NR est reliée au transformateur de puissance 17.Deux diodes D1 et D'1 dont le point P3 commun à l'anode de D1 et à la cathode de D' est relié à la seconde borne de l'enroulement NR sont montées entre le collecteur de Q1 et l'émetteur de Q'1. Si Qu et Q1 zip sont à l'état conducteur l'enroulement de réaction NR du transformateur voit un courant Tc1 qui est retransféré dans 1' enroulement Ns1 commandant la base du transistor Q1 dans le rapport du nombre de spires, de sorte que la base reçoit le cour Le deuxième terme, qui doit simplement suffire à amorcer la conduction de Q1 lorsque Q0 devient conducteur, peut entre petit, il s'en suint que lb est pratiquement proportionnelle à IC1 puisque le premier terme est largement prépondérant. Ceci permet donc d'adopter une résistance R élevée qui définit des courants Ipo et Ipso de valeur faible o permettant l'amorçage des eonductions. Lorsque les attaques sur Q0 et Q'0 changent d'état, intervient alors un régime transitoire. Qo cesse de conduire, Q'o se met à conduire. il se trouve alors-que Ti est sollicité : - d'une part, par l'enroulement de réaction NR tendant à maintenir la conduction de Q1 avec une polarité positive sur sa base - d'autre part, par la conduction de Q'0 tendant à appliquer une polarité allant à l'encontre de la polarité imposée par l'enroulement de réaction NR. I1 s'ensuit que le courant circulant dans l'enroulement ER va tendre à passer non plus vers l'enroulement Ns1 mais vers les enroulements primaires Np et Np'O, y trouvant un chemin à très basse impédance. Ceci provoque un court-circuit aux bornes du transformateur T1 et supprime le courant d'attaque du transistor Q1. En effet, la tension chutant aux bornes du transformateur T1, le transistor Q1 ne reçoit plus de courant Ib1 ; par contre, le courant 1c1 se poursuit durant le temps de stockage. L'enroulement Ns1 recueille un courant Ib2 et un courant lp circule dans 1'enroulement primaire La tension aux bornes du transformateur T1 pendant cet intervalle est définie par la circulation du courant Ip dans le primaire du transformateur et les chutes de tension qu'elle entrain dans les enroulements Npo et Np'o.La relation suivante est alors vérifiée : Up = VD + VQ + 2Rp 1P dans laquelle les différents termes représentent respectivement : la : la tension de déchet du transistor Q0 ou Q'0 ; Rp : la résistance de l'enroulement Npo ou Np' la : la tension de déchet de la diode Do ou D'o. o o relus Rp est petit, plus Ip circulant sous basse impédance est fort-, donc plus lb2 est fort ce qui assure une évacuation efficace des porteurs de charge. A la fin du stockage, le courant dans NR disparait et le court-circuit au niveau du primaire également. Q'0 continue de conduire, dès lors chargé normalement par Np'o et Ro. La conduction de Q'1 peut alors s'amorcer, puis être renforcée par son courant collecteur circulant dans NR. te processus se poursuit ainsi sur les conductions de Q'0 et Q' et l'on a la même équation que précédemment Ib'1 = Ic'1 NR + Np'o Ns'1 Ns'1 avec lob'1 pratiquement proportionnel à Ic'1. Un tel circuit permet de calibrer le courant de base en proportion du courant qui circule dans le circuit collecteur, et permet également de résoudre efficacement les problèmes dfls au temps de stockage en évitant tout chevauchement de conduction des deux transistors de puissance. La figure 2 représente le sehéma d'une variante de réalisation d'un circuit conforme à l'invention plus particulièrement adapté pour attaquer des transistors de puissance Qc et Qc1 montés en pushpull. Be circuit d'attaque est essentiellement constitué de quatre transistors Qa, Qb, Qa1, Qa1 Qb1 montés en pont, et de leurs diodes antiparallèles Da, Dal, Db, Db1 et alimenté par une tension continue Va à travers une résistance R.La borne positive de la source de tension Va est reliée respectivement à travers la résistance R au collecteur du transistor Qa, à la cathode de la diode Da et de la diode Da1, ainsi qu'au collecteur du transistor Qa. Ta borne négative de la source de tension Va est reliée respectivement à l'émetteur du transistor Qb, à l'anode des diodes Db et Db1, et à l'émetteur du transistor Qb1.D'une part, l'émetteur du transistor Qa, le collecteur du transistor Qb, l'anode de la diode Da, la cathode de la diode Db sont reliés à une première borne (borne de sortie) de l'enroulement primaire Np du transformateur 21 d'autre part, l'émetteur du transistor Qa1, le collecteur du transistor Qb1, la cathode de la diode Db1 et l'anode de la diode Da1 sont reliés à la seconde borne (borne d'entrée) de l'enroulement primaire Np du transformateur 21 tes cathodes des diodes Da et Da1 sont reliées aux collecteurs des transistors Qa et Qa1 tandis que les anodes des diodes Db et Db1 sont reliées aux émetteurs des transistors Qb et Qb1. Comme dans le cas de la variante précédemment décrite, une des caractéristiques essentielles de l'invention se situe au niveau du transformateur TA Plus particulièrement, elle consiste à introduire au niveau du secondaire dudit transformateur quatre enroulements un premier et un second enroulements de réaction NRo et NR1 d'une part, et un troisième et quatrième enroulements Ns et Ns1 d'autre o part. Be premier et le second enroulements de réaction NRo et NR ont chacun une première borne, et une seconde borne: commune au point r10 reliée à une première borne négative d'une source de tension Ve. te troisième enroulement Ns a une borne reliée à la o fois à la première borne de NRo et à l'émetteur du transistor Qc et une autre borne reliée à la base du transistor Qc. le quatrième enroulement Ns1 a une borne reliée à la fois à la première borne de NP et à l'émetteur du transistor Qc1, tandis que son autre borne est reliée à la base du transistor Qc1. tes collecteurs des transistors Qc et Qc1 sont respectivement reliés aux deux bornes du primaire d'un transformateur de puissance T dont le point milieu P11 est 2 relié à la seconde borne positive de ladite source de tension Ve. Le fonctionnement d'un circuit tel que représenté sur la figure 2 est décrit ci-dessous. rour une meilleure compréhension de la description, la forme des signaux en fonction du temps est représentée sur la figure 3 dans laquelle, les diagrammes a, b, c et d correspondent aux signaux d'excitation appliqués respectivement sur les bases des transistors Qa, Qb, Qa1 zain et Qb1. Ta courbe (e) représente les signaux apparaissant au primaire du transformateur T1. Enfin, les courbes (f) et (g) représentent les signaux d'excitation qui en résultent: appliqués rnspectivement sur les bases des deux transistors de puissance Qc1 et Qc. Si l'on considère le cas où les transistors Qa et Qb1 sont attaqués en même temps par un signal les rendant conducteur, cas correspondant par exemple au temps référencé A, un courant circule alors à travers la résistance R, le transistor Qa, l'enrou- lement primaire Np du transformateur T1 et le transistor Qb1. ta conduction de Qc1 va être amorcée et on aura aux bonnes de l'enroulement Ns1 la tension base-émetteur du transistor Qc1, soit VRE(Qc1).Il en résulte aux bornes du primaire une tension et le courant circulant dans l'enroulement primaire Ip est défini par la relation : Tp = (Va - Vx) t R te transistor Qc1 débitant, un courant circule dans l'enroulement de réaction NR1 ; ce courant qui est le courant collecteur 1c1 du transistor Qc1 est transféré vers l'enroulement Ns1 dans le rapport des nombres de spires, de sorte que la base de Qc reçoit la somme de deux courants Le deuxième terme est petit : Ip est défini de manière à permettre l'amorçage de la conduction du transistor Qc1. il en résulte que le courant de base lb ) est pratiquement proportionnel au courant collecteur Ic(Qc1 ) du transistor Qc1. (lu transistor Qc1. Si l'on considère ensuite le fonctionnement correspondant au cas où le transistor Qa a cessé de conduire, par exemple au temps B, ltenroulement Np ne peut plus être excité par la source d'alimentation auxiliaire Va et l'onde aux bornes du transformateur T7 est à un potentiel intermédiaire voisin de zéro. Lorsque le transistor Qa a juste cessé de conduire (temps C par exemple), le transistor Qb est devenu passant. D'une part, l'enroulement ER1 a conservé le transistor Qc1 à 11 état passant avec une polarité positive sur sa base, d'autre part, l'enroulement primaire Np débite sur une tension nulle au travers du transistor Qb et la diode Db1.Le courant circulant dans Np se refermant sur une impédance pratiquement nulle, le courant dans NR1 est renvoyé intégralement vers Np et le transistor Qc1 n'est plus attaqué. Néanmoins, le phénomène se poursuit tant que les porteurs de charge du transistor Qc ne sont pas évacués, ce qui correspond au temps de stockage. rendant ce temps, l'enroulement Ns1 devient également récepteur et il recueille le courant lb2 du transistor Qc1. A la fin du temps de stockage, le courant dans KR1 disparaît et le court-circuit aux bornes du transformateur aussi. Ensuite, le système est au repos jusqu'à ce que le transistor Qa1 reçoive un signal de commande provoquant l'excitation du transformateur T1 avec une polarité positive sur les entrées et provoquant la mise en conduction du transistor Qc. On retrouve alors un fonctionnement symétrique de celui qui a été décrit précédemment, les conductions des transistors Qa, Qbfl, Qc étant remplacées par celles des transistors Qa1, Qa1, Qb et Qc. tes transistors de commande montés en pont produisent donc, aux bornes du transformateur 21 une onde à trois niveaux dont un palier zéro qui permet d'éviter le chevauchement des conductions entre les transistors de puissance comme le montre d'ailleurs la figure 3. Il en résulte en effet aux bornes des transistors de puissance Qc et Q c les signaux d ' excitation respectivement représentés par les diagrammes (f) et (g). Dans l'exemple décrit, les signaux d'excitation (a) et (b) des transistors Qa et Qb sont en opposition de phase ainsi que les signaux d-'excitation (c) et (d) des transistors Qa1 et Qb ce dernier groupe de signaux étant décalé dans le temps par rapport au premier groupe de signaux (a) et (b). Cependant, dans le cas où ce décalage dans le temps n'existe pas, on retrouve toujours aux bornes du transformateur T1 une onde à trois niveaux mais le palier zéro est alors constitué uniquement par le temps de stockage de Qc et Qc1. Des variantes peuvent être réalisées. Dans un premier caa, par exemple, un demi-pont de puissance tel que Q1 et Q'1 de la figure 1 peut 8tre attaqué par un étage de commande en pont tel que Qa, Qb, Qal, Qbl de la figure 2 : dans ces conditions, le contrôle de l'angle de conduction des transistors de puissance est obtenu dès .1' étage préamplificateur. Dans un second cas, un étage push-pull de puissance tel que Qc et Qcl de la figure 2 peut être attaqué par un étage de commande en push-pull tel que Qo, Q1 o de la figure 1 lorsque Qc et Qcl doivent travailler en ondes carrées alternées (rapport cyclique fixe 1/2). tes moyens mis en oeuvre dans l'invention interdisent une conduction simultanée des transistors de puissance, ce qui a pour résultat d'éviter la création au niveau de ceux-ci de surcourants qui causeraient des pertes importantes. tes circuits d'attaque conformes à l'invention peuvent être utilisés dans un grand nombre de dispositifs comme, par exemple, les convertisseurs statiques dans lesquels ils constituent l'étage de commande des transistors de puissance. BEVENDICAIIONS 1. Circuit de commande de transistors de puissance du type comportant au moins deux transistors de commande recevant respectivement sur leur base deux signaux rectangulaires en opposition de phase, et excitant en fonction de ceux-ci à travers un transformateur de courant alternativement au moins un premier et un second transistors de puissance, caractérisé en ce que, le secondaire dudit transformateur comporte au moins un enroulement de réaction accomplissant une double fonction ; la première étant de réguler durant la période de conduction du transistor concerné, le courant de base en fonction du courant qui circule dans le circuit collecteur ; la seconde étant d'assurer l'évacuation des porteurs de charge et d'éviter le chevau- chement de conduction entre les transistors de puissance au moment de leur changement d'état. 2. Circuit de commande de transistors de puissance selon la revendication 1, caractérisé en ce que d'une part, les transistors de commande étant au nombre de deux sont montés en émetteur commun reliés à l'une des bornes d'une source de tension auxiliaire Va, leur collecteur étant relié respectivement à une borne d'un premier et second enroulement primaire du transformateur de courant, dont le point commun r est re' é à la seconde borne de latte source d'alimentation auxiliaire Va 9 d'autre part, les transistors de puissance Q1 et Q'1 étant également au nombre de deux, le secondaire dudit transformateur comporte trois enroulements ::un premier Ns dont une première borne est reliée à la base de Q1 et dont la seconde borne est reliée au point r2 commun à une première borne d'un second enroulement NR dit de réaction, un troisième Ns'1 dont les première et seconde bornes sont respectivement reliée9 à la base et à l'émetteur du transistor Q'1 ; ledit point commun r2 étant relié à l'émetteur de Q1 et au collecteur de '1 la seconde borne dudit enroulement de réaction NR soit Pg étant reliée à l'anode de la diode D1 à la cathode de la diode D'1 et à une charge ou transformateur de sortie (17). 3. Circuit de commande de transistors de puissance selon la revendication 1, caractérisé-en ce que d'une part, les transistors de commande sont au nombre de quatre montés en pont et recevant chacun sur leur base l'un des quatre signaux carrés de commande, les entrées dudit pont étant reliées à une source de tension auxiliaire Va et les sorties aux bornes de l'enroulement primaire dudit transformateur de courant, d'autre part, les transistors de puissance Qc et Qc1 étant au nombre de deux montés en push-pull, le secondaire dudit transformateur de courant comporte quatre enroulements - un premier et un second enroulements de réaction NRo et NR1 ayant chacun une première borne et une seconde borne commune au point P10 reliée à une première borne d'une source de tension e ;; - un troisième enroulement Nso ayant une borne reliée à la fois à la première borne de NRo et à l'émetteur de Qc et une autre borne reliée à la base du transistor Qc - un quatrième enroulement Ns1 ayant une borne reliée à la fois à la première borne de NR1 et à l'émetteur de Qc1 l'autre borne étant relié à la base de Qc1; le collecteur de Qc et Qc1 étant relié respectivement aux deux bornes du primaire d'un transformateur de puissance dont le point milieu P11 est relié à la seconde borne de ladite source de tension Vé. 4. Circuit de commande de transistors de puissance selon la revendication 3, caractérisé en ce que les signaux (a) et (b) appliqués respectivement sur les bases des transistors Qa et Qb sont en opposition de phase ainsi que les signaux (c) et (d) appliqués respectivement sur les bases des transistors Qa1 et Qb1. 5. Circuit de commande de transistors de puissance selon la revendication 4, caractérisé en ce que le groupe des signaux (a) et (b) d'une part, et le groupe des signaux (c) et (d) d'autre part, sont décalés dans le temps. 6. Dispositif comportant au moins un étage comprenant des transistors de puissance caractérisé en ce que le circuit de commande desdits transistors de puissance est conforme au circuit selon l'une des revendications précédentes.