i 2090207 La présente invention se rapporte à un boitier d'un type nouveau pour élément semiconducteur au silicium qui convient particulièrement bien pour des dispositifs semiconducteurs de puissance. On connait des redresseurs semiconducteurs au silicium qui 5 utilisent du verre à la fois pour former la matière de passivation de jonction et tout le boitier hermétique et isolant de l'élément semiconducteur au silicium. Comme exemple particulier, on peut citer le redresseur A14 fabriqué par la " GENERAL ELECTRIC COMPANY". Bien que cette encapsulation hermétique donne tout à fait satisfac-10 tion pour des dispositifs à éléments semiconducteurs au silicium de petits diamètres et pour des courants relativement faibles, les différences entre les coefficients de dilatation thermique du silicium et du verre passivant empêchent d'appliquer cette structure à la fabrication de dispositifs dans lesquels l'élément 15 semiconducteur au silicium a une largeur approchant 3,75 mm puisque de plus gros éléments produisent des contraintes bien plus fortes dans le verre. Des recherches poussées ont été effectuées dans ce domaine pour trouver un verre qui soit à la fois approprié comme passivant 20 de jonction et qui présente un coefficient de dilatation thermique suffisamment proche de celui du silicium pour permettre son application satisfaisante à des éléments en silicium de grands diamètres comme seule matière d'étanchéité et d'encapsulation. Bien qu'on ait mis au point un certain nombre de verres qui ont un 25 coefficient de dilatation thermique se rapprochant suffisamment de celui du silicium, ces verres se sont généralement avérés 'inappropriés pour établir une liaison directe avec des surfaces en silicium soit du fait des températures de fusion extrêmement élevées, en particulier supérieures à 900°C, soit du fait de la 30 dégradation des propriétés électroniques des éléments semiconducteurs au silicium dans leur jonction, c'est à dire une absence de caractéristiques appropriées de passivation. Du fait qu'on n'a pas pu trouver de verre passivant pouvant également former un boitier hermétique pour des éléments semi-35 conducteurs de puissance au silicium, on a utilisé par le passé de minces couches de verre passivant liées aux bords des éléments semiconducteurs à passiver. Du fait de leur fragilité et de leur capacité limitée à exclure à elles seules tous les contaminants 71 18101 2 2090207 de l'élément semiconducteur, ces minces couches de passivant ont été utilisées en combinaison avec d'autres matières de passivation et d'encapsulation. On a déjà proposé un dispositif semiconducteur de puissance dans lequel une mince couche de verre passivant est 5 complétée par un passivant aux silicones qui est entouré d'un boitier moulé. Dans une autre disposition, une mince couche de verre passivant peut être placée sur le bord d'un élément semiconducteur de puissance au silicium qui est placé dans un boitier hermétiquement fermé. 10 L'invention a pour but de fournir un boitier d'un type nouveau dans lequel une matière d'isolement composite peut être utilisée à la fois comme passivant de jonction et comme boitier isolant unique pour un élément semiconducteur au silicium, en particulier un élément semiconducteur de puissance ayant une largeur supérieu-15 re à 3,75 mm. Ce but est atteint à l'aide d'un ensemble comprenant un élément semiconducteur au silicium comportant une jonction qui coupe un bord du dit élément. Une monture en céramique, qui sera désignée par la suite par le terme " préforme " par analogie avec 20 la terminologie américaine, comporte une surface de forme correspondant à celle du bord d'élément coupé par la jonction et espacée de ce bord de moins de 0,025 mm. La monture a un coefficient de dilatation thermique sensiblement adapté à celui de l'élément semiconducteur au silicium. Un verre passivant assure la liaison 25 du bord d'élément coupé par la jonction avec la surface correspondante de la monture. Le verre passivant a un coefficient de dilatation thermique supérieur à celui du silicium et inférieur à 45 x 10" /°C et une température de cuisson inférieure à celle de la monture. 30 D'autres avantages et caractéristiques de l'invention seront mis en évidence dans la suite de la description, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels : la Fig. 1 est une coupe verticale d'un sous-ensemble suivant 35 l'invention ; la Fig. 2 est une coupe verticale d'un dispositif semiconducteur agencé suivant l'invention ; la Fig. 3 est une coupe verticale d'une variante du dispositif 71 18101 3 2090207 semiconducteur suivant l'invention ; la Fig. 4 est une coupe verticale d'un thyristor suivant l'invention ; la Fig. 5 est une coupe de détail de la fixation d'une grille 5 suivant l'invention. Pour améliorer le dessin, on a exagéré sur chaque figure l'épaisseur des éléments semiconducteurs par comparaison à leur largeur. En outre, on a éliminé les hachures des éléments semiconducteurs pour donner plus de clarté au dessin. 10 Sur la Fig. 1, on a représenté un élément semiconducteur au silicium 1 comportant une première surface de contact 3 et une seconde surface de contact 5 parallèle et espacée de la première. Une région 7 d'un premier type de conductivité est formée dans l'élément dans une zone adjacente à la première surface de contact 15 tandis qu'une région 9 de second type de conductivité est formée dans l'élément dans une zone adjacente à la seconde surface de contact. Une jonction 11 est située dans l'élément à l'intersection des deux régions* La jonction coupe un bord périphérique 13 de l'élément qui joint la première surface à la seconde. Lorsque 20 la première et la seconde surface sont circulaires, la surface périphérique est annulaire. Lorsque l'élément semiconducteur est polyédrique, la surface périphérique est formée de plusieurs faces. Par exemple, dans la forme représentée où les surfaces 3 et 5 de l'élément semiconducteur sont carrées, la surface périphérique 25 est constituée de quatre faces trapézoïdales. Dans la forme préférée représentée, le bord périphérique 13 de l'élément semiconducteur est biseauté de ma.nière à couper le bord périphérique de la jonction suivant un angle aigu. Lorsque la région 7 présente une résistivité supérieure à celle de la région 9, le bord périphéri-30 que est dit biseauté positivement . L'effet"du biseautage est d'étaler le gradient de champ en surface correspondant à la jonction sur le bord périphérique. Pour des biseaux positifs, l'étalement du gradient de champ en surface est progressivement amélioré à mesure que l'angle d'intersection du bord périphérique avec la 35 jonction diminue de 90 à 0°. Ainsi un angle aigu d'intersection du bord périphérique avec la jonction permet d'apporter une certaine amélioration au gradient de champ en surface. Lorsque la résistivité de la région 9 dépasse celle de la région 7, l'élément 71 18101 4 2090207 semiconducteur est dit biseauté négativement. Dans ce cas, on peut obtenir une amélioration du gradient de champ en surface lorsque l'angle aigu d'intersection du bord périphérique avec la jonction est inférieur à environ 20°. Les avantages d'un biseautage de la 5 surface périphérique ont été précisés plus en détail dans le brevet des Etats Unis d'Amérique n° 3491 272. Il est prévu une préforme en céramique 15 pourvue d'une surface 17 dont le profil est adapté à celui du bord périphérique 13- La surface 17 est espacée du bord 13 de moins de 0,025 mm. Les 10 autres surfaces de la préforme n'ont pas une influence critique et elles peuvent avoir toutes formes appropriées. Bien que la préforme ait été représentée comme ayant une épaisseur correspondant à celle de l'élément semiconducteur, il va de soi qu'elle peut avoir seulement une épaisseur suffisante pour permettre au bord 17 d'être 15 situé au dessus de la partie du bord périphérique 13 qui est adjacente à la jonction. Cependant dans la plupart des applications pratiques, la préforme a une épaisseur au moins égale à celle de l'élément semiconducteur, en général inférieure à 0,5 mm. La préforme en céramique doit avoir un coefficient de dilata- 20 tion thermique correspondant sensiblement à celui du silicium, —7 c'est à dire compris entre 30 et 37 x 10" /°C. Bien qu'il soit nécessaire dans la mise en pratique de l'invention d'avoir une correspondance assez précise entre les coefficients de dilatation de la préforme et du silicium dans la plage de valeurs indiquées, 25 il n'est cependant pas essentiel d'adapter exactement les coefficients puisqu'on sait que le silicium monocristallin présente des coefficients de dilatation thermique différents dans des plans cristallographiques différents. Puisque la préforme est placée, dans de nombreuses configurations de dispositifs, entre l'anode 30 et la cathode ( ou bien entre l'émetteur et le collecteur ), il est préférable que cette préforme ait une résistance diélectrique d'au moins 100 volts/0,025 mm et une résistivité d'au moins 1010 ohms-cm. On peut utiliser des substances céramiques cristallines ou vitreuses. Egalement il est possible d'employer des combi-35 naisons de matières céramiques. Par exemple on peut utiliser une préforme en matière céramique vitrifiée. Il est préférable d'utiliser des matières céramiques vitreuses, c'est à dire des verres, puisqu'ils peuvent être fabriqués intégralement exempts de pores. 71 18101 5 2090207 Cependant il est à noter qu'on peut employer des préformes en matières céramiques permés-bles aux fluides. On connait des matières céramiques appropriées pour constituer des préformes, par exemple des verres au borosilicate et à l'aluminosilicate. Comme exemples 5 de verres au borosilicate disponibles dans le commerce, on peut citer les verres Corning n° 7720, n° 7740 et n° 7770. Du fait de sa faible teneur en substances alcalines, le verre Corning n° 7723 est utilisé de préférence. Comme exemples de verres à l'aluminosilicate, on peut citer les verres Corning n° 1710 et 1720. Comme 10 exemple particulier d'une composition de verre du type précité, le verre Corning n° 7720 contient, en pourcentage en poids, 73 $ de Si02> 16,5/- de ®2^3' 4,5$ de E^O et de 1^0, 6fo de PbO et le complément d'ingrédients sous forme de traces tandis que le verre Corning n° 7740 se compose de 80,5^ ^e SiOg, de 12,9 $ de B^O^, de 15 3,8 °p de Ua20 , de 0,4?" de E^0 , de 2,2 fo d'AlgO^ et le reste d'ingrédients sous forme de traces. Un verre de passivation 19 est interposé entre et lié au bord périphérique 13 et à la surface 17. Le verre de passivation présente une épaisseur maximale de moins de 0,025 mm dans une direc-20 tion perpendiculaire aux surfaces. Il est lié solidement à la fois à la préforme et à l'élément semiconducteur- Puisque la surface de la préforme doit épouser le profil du bord de l'élément semiconducteur au silicium avec une certaine précision, il est essentiel que la composition du verre de passivation soit choisie de manière que 25 la liaison soit établie en dessous de la température de cuisson, c'est à dire la température de ramollissement, de la préfGrme en céramique. Cela présente peu de difficultés puisque des verres de passivation se ramollissent en dessous de 700°C alors que des préformes en céramique ayant les compositions indiquées plus haut 30 présentent une température de cuisson ou de ramollissement supérieure à 900°C. Une condition plus rigoureuse imposée au verre de passivation est qu'il présente un coefficient de dilatation «y thermique inférieur à 45 x 10 /°C. Des verres de passivation satisfaisant aux critères indiqués plus haut ont été décrits dans 35 les brevets des Etats Unis d'Amérique n° 3 441 422 et 3 113 878. L'assemblage des éléments pour former le sous-ensemble 20 de la Eig. 1 peut être réalisé simplement en plaçant une fritte finement divisée et formée du verre de passivation entre l'élément 71 18101 6 2090207 semiconducteur et la préforme et en chauffant les éléments jusqu'à la température de liaison du verre de passivation. De préférence le verre de passivation doit être chauffé à sa température de recuit, bien qu'on puisse obtenir une liaison suffisante simple-5 ment en portant le verre à sa température de ramollissement. Pour transformer le sous-ensemble en un dispositif semiconducteur, il suffit de lier des contacts aux surfaces 3 et 5 d'une manière bien connue. Dans un mode de réalisation, une ou plusieurs couches d'un métal de contact peuvent être déposées par vaporisation, par bom-10 bardement ou autrement sur les surfaces de contact et on peut employer une brasure douce pour lier l'élément semiconducteur aux bornes du âispositif. Sur la Fig. 2, on a représenté un dispositif semiconducteur 100 comportant le sous-ensemble 20. Des plaquettes d'appui 102 et 15 104 en métal réfractaire sont liées ohmiquement aux surfaces de contact 3 et 5 à l'aide d'une matière 106. La matière de liaison 106 assure également la fixation des plaquettes d'appui sur la préforme 15 en céramique. Les plaquettes d'appui en métal réfractaire sont choisies de façon à présenter un coefficient de dila- —7 20 tation thermique inférieur ou égal à 55 x 10 /°C et elles peuvent être formées de tungstène ou de molybdène par exemple. Il est ainsi possible de limiter les contraintes thermiques qui sont exercées par les plaquettes d'appui sur l'élément semiconducteur. La matière de liaison contient soit une brasure dure, soit une 25 brasure douce et elle peut être formée de plusieurs couches de compositions identiques ou différentes, comme cela est bien connu. On voit que les plaquettes d'appui 102 et 104 sont liées à la préforme en céramique 15 de façon à former un boitier entourant entièrement l'élément semiconducteur. Lorsque la préforme est 30 constituée d'une matière imperméable aux fluides, par exemple de verre, le boitier encapsule hermétiquement l'élément semiconducteur en le protégeant contre des substances contaminantes. Même si la préforme n'est pas entièrement imperméable aux fluides, le verre de passivation peut cependant assurer une protection de 35 l'élément semiconducteur contre des contaminants externes. Cela s'explique du fait que, bien que le verre de passivation forme seulement une mince couche sur la surface périphérique de l'élément semiconducteur, il est physiquement protégé contre une rupture par 71 1Ô1Û1 7 2090207 la préforme en céramique. Une limitation de l'épaisseur du verre de passivation le protège contre des contraintes thermiques et contre une rupture qui pourrait résulter d'un échauffement du dispositif en cours de service. En utilisant une préforme en céra-5 mique dont le coefficient de dilatation thermique est sensiblement adapté à celui de l'élément semiconducteur en silicium, on protège additionnellement le verre de passivation contre une rupture. Ainsi les problèmes de fragilité normalement rencontrés dans des dispositifs semiconducteurs pourvus de minces couches de verre de 10 passivation sont résolus. En outre, on obtient un boitier simple, unitaire, compact et de faible prix pour l'élément semiconducteur. Egalement, puisque la préforme en céramique présente des caractéristiques de dilatation thermique sensiblement adaptées à celles de l'élément semiconducteur en silicium, le boitier suivant 15 l'invention peut être appliqué à des éléments semiconducteurs de puissance, c'est à dire des éléments ayant une largeur supérieure à 3,75 mm. Un autre mode d'encapsulation utilisant le principe de l'invention a été mis en évidence sur la Fig. 3• le dispositif semi-20 conducteur 200 peut comporter l'élément semiconducteur au silicium 1 précédemment décrit. Des plaquettes d'appui 202 et 204 en matière réfractaire sont respectivement liées aux surfaces de contact 3 et 5 par une matière 206 appropriée. La matière de liaison et les plaquettes d'appui peuvent être identiques à celles du dispositif 25 100, excepté que dans ce cas les plaquettes d'appui ont une étendue correspondant aux surfaces de contact et ne dépassant' pas de l'élément semiconducteur. En outre, dans le dispositif 200, les plaquettes d'appui sont associées à l'élément semiconducteur avant le dépôt du verre de passivation. Le verre de passivation 208 30 recouvre dans ce cas non seulement le bord périphérique 13 mais également la lisière périphérique des plaquettes d'appui. La préforme en céramique 210 comporte une surface 212, dont le profil correspond à celui de la surface périphérique de l'élément semiconducteur, ainsi que des surfaces adjacentes 214 et 2l6 qui 35 épousent le profil des surfaces périphériques des plaquettes d'appui 202 et 204. La préforme est espacée de l'élément semiconducteur et des surfaces marginales de la plaquette d'appui d'une distance inférieure à 0,025 mm. Le verre de passivation et la 71 18101 8 2090207 préforme en céramique sont choisis comme décrit plus haut. Ce mode de réalisation diffère du précédent en ce que les plaquettes d'appui sont formées avant le verre de passivation et la préforme en céramique. En outre dans ce cas, le verre de passivation est 5 utilisé pour lier la préforme aux plaquettes d'appui afin de former un boitier hermétique autour de l'élément semiconducteur alors que, dans le dispositif 100, la matière de liaison 106 est utilisée pour assurer cette herméticité. La Fig. 4 montre l'application de l'invention à un dispositif 10 semiconducteur comportant une électrode de commande ainsi que des électrodes principales de conduction de courant, comme cela est le cas pour des thyristors et des transistors. Dans l'exemple représenté, le dispositif semiconducteur 300 est un thyristor comprenant un élément semiconducteur en silicium 302. L'élément 15 semiconducteur comporte une première surface de contact 304 et une seconde surface de contact 306 reliées par une surface périphérique 308. Quatre couches 310, 312, 314 et 316 de conductivités alternées sont réparties séquentiellement entre les surfaces de contacti Des jonctions 318, 320 et 322 sont formées entre des 20 couches adjacentes. Comme indiqué sur le dessin, chaque jonction coupe le bord périphérique 308 bien que seule la jonction 320 doive obligatoirement couper ce bord. Il est à noter que la jonction 318 coupe la première surface de contact et qu'une partie de la couche intermédiaire 312 est placée dans une position adja-25 cente à cette surface. Une couche de verre de passivation 324 est liée à la surface périphérique de l'élément semiconducteur du thyristor ainsi qu'à une surface correspondante 326 de la préforme en céramique 328. La relation entre l'élément semiconducteur, le verre de passivation 30 et la préforme est similaire à celle du sous-ensemble 20 excepté que dans ce cas le verre de passivation recouvre trois jonctions au lieu d'une. Une plaquette d'appui 330 en métal réfractaire qui peut être identique à la plaquette 104 est liée ohmiquement à la surface de contact 306 par une matière de liaison 332 conductrice. 35 Cette matière 332 assure également la liaison de la plaquette d'appui avec la préforme. D'une manière similaire, une plaquette d'appui 334 de forme annulaire est liée à la surface de contact 304 par une matière conductrice 336 qui assure également la liaison 71 18101 9 2090207 de la plaquette d'appui annulaire avec la préforme en céramique. La plaquette d'appui annulaire est pourvue d'un trou central 338 de manière que le bord intérieur de la plaquette se termine à l'extérieur de l'intersection de la jonction 318 avec la surface 5 de contact 304. Un fil d'électrode de commande 340 est lié à la couche intermédiaire 312 dans une zone adjacente à la surface de contact 304 par l'intermédiaire d'un contact ohmique 342. Sur la figure, une matière diélectrique de protection 344 est placée dans le trou de la plaquette d'appui annulaire de manière à 10 coopérer avec le fil d'électrode de commande. Dans un mode préféré de réalisation, la matière diélectrique assure la passivation de la jonction 318 dans la zone de son intersection avec la surface de contact et la liaison entre la plaquette d'appui et le fil d'électrode de commande. Cependant cela n'est pas essentiel puisque 15 la jonction 318 n'intervient habituellement pas pour arrêter l'écoulement du courant dans le thyristor. normalement la fonction de blocage du courant que pourrait remplir la jonction 318 peut être assurée plus efficacement par la jonction 322. Puisqu'il n'est pas nécessaire d'assurer un degré élevé de protection de la jonc-20 tion 318, on peut utiliser une matière protectrice telle qu'une laque ou une résine aux silicones, une résine fluorocarbonée, etc. Bien que ces matières établissent des liaisons correctes et constituent des passivants de jonction satisfaisants, elles sont perméables dans une certaine mesure à des substances contaminantes. A la 25 place de matières de ce type, il est également possible d'employer un verre présentant un coefficient de dilatation thermiquë correspondant sensiblement à celui de l'élément semiconducteur en silicium. Par exemple on peut employer un des verres Oorning indiqués plus haut. Bien que des tels verres établissent un joint imperméa-30 ble et ne se rompent pas en cours de marche du dispositif, ils ont un effet immédiat d'altération sur la jonction 318 qui peut cependant rester acceptable lorsqu'elle n'a pas à présenter des caractéristiques de blocage particulièrerrent bonnes- Une connexion d'électrode de commande correspondant à un mode 35 préféré de réalisation de l'invention et présentant les avantages d'une passivation initiale et d'une protection complète contre une pénétration ultérieure de substances contaminantes a été représentée en détail sur la Fig. 5- Une préforme en céramique 346 est 71 18101 10 2090207 liée au fil à'électrode de commande qui peut être fixé par exemple par brasage sur la préforme. La surface extérieure de la préforme épouse la forme de la surface de contact et du bord intérieur de la plaquette d'appui annulaire avec un espacement inférieur à 5 0,025 mm. Un verre de passivation 348 assure la liaison de la préforme avec la plaquette d'appui et avec l'élément semiconducteur en silicium. Le verre de passivation recouvre également la jonction dans sa zone d'intersection avec la surface de contact. Le verre de passivation et la préforme eh céramique sont de 10 préférence choisis en utilisant les critères définis plus haut pour le sous-ensemble 20. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés, elle est susceptible de nombreuses variations accessibles à l'homme de l'art, suivant les 15 applications envisagées, et sans s'écarter pour cela de l'esprit de l'invention. Par exemple, bien que l'invention ait été décrite en référence à des diodes à jonction unique, il va de soi qu'elle peut être appliquée d'une façon générale à des dispositifs à jonctions multiples et à deux bornes tels.que des diacs et des 20 diodes Shockle:/. En outre, bien qu'on ait décrit une application de l'invention à un thyristor, il va de soi que le même mode d'encapsulation peut être commodément utilisé pour des transistors, en particulier des transistors de puissance. 71 18101 11 2090207 REVENDICATIONS 1. Dispositif semiconducteur, caractérisé en ce qu'il comprend un élément semiconducteur en silicium comportant une jonction interne coupant un bord du dit élément, une monture en céramique 5 comportant une surface dont le profil correspond à celui du bord de l'élément coupé par la jonction, et espacée de ce bord de moins de 0,025 mm, la dite monture ayant un coefficient de dilatation thermique correspondant sensiblement à celui de l'élément semiconducteur en silicium, et un verre de passivation reliant le bord 10 d'élément coupé par la jonction à la dite surface correspondante de 1a. monture, le dit verre ayant un coefficient de dilatation —7 thermique supérieur à celui du silicium et inférieur à 45 x 10 /°C et une température de cuisson inférieure à celle de la monture. 2. Dispositif semiconducteur suivant la revendication 1, carac-15 térisé en ce que le bord coupé par la jonction a une forme annulaire et en ce que l'élément semiconducteur en silicium a un diamètre supérieur à 3,75 mm. 3. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le bord coupé par la jonction a une forme polyé- 20 drique et en ce que l'élément semiconducteur en silicium a une largeur supérieure à 3,75 mm dans le plan du dit bord. 4. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit bord coupe la dite jonction suivant un angle aigu. 25 5. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit bord d'élément semiconducteur coupé par la dite jonction présente un biseautage positif. 6. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit bord d'élément semiconducteur coupé par la 30 dite jonction est biseauté négativement d'une valeur suffisante pour réduire le gradient de champ en surface de la dite jonction dans une zone adjacente au dit bord. 7. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la dite monture est composée de verre. 35 8. Dispositif semiconducteur, caractérisé en ce qu'il comprend un élément semiconducteur en silicium comportant une première et une seconde surface de contact espacées et un bord périphérique reliant les surfaces de contact et coupé par au moins une jonction 71 18101 12 2090207 située à l'intérieur de l'élément semiconducteur entre les dites surfaces de contact, une monture en céramique entourant l'élément semiconducteur et comportant une surface de profil correspondant à celui du dit "bord périphérique de l'élément et espacée du dit 5 bord d'une distance inférieure à 0,025 mm, la monture en céramique ayant un coefficient de dilatation thermique correspondant sensiblement à celui de l'élément semiconducteur en silicium, et un verre de passivation liant le dit bord périphérique de l'élément à la dite surface correspondante de la préforme et présentant un 10 coefficient de dilatation thermique supérieur à celui du silicium —7 et inférieur à 45 x 10" /°C et une température de cuisson inférieure à celle de la monture. 9- Dispositif semiconducteur, caractérisé en ce qu'il comprend d'une part un élément semiconducteur en silicium comportant une 15 première et une seconde surface de contact espacées et un bord périphérique reliant les surfaces de contact et coupé par au moins une jonction située à l'intérieur de l'élément semiconducteur entre les dites surfaces de contact et d'autre part un boitier pour encapsuler hermétiquement l'élément conducteur et se composant 20 d'une monture en céramique entourant l'élément semiconducteur et comportant une surface de profil correspondant au bord périphérique de l'élément et espacée de ce bord d'une distance inférieure à 0,025 mm, la dite monture ayant un coefficient de dilatation thermique correspondant sensiblement à celui de l'élément semiconduc-25 teur en silicium, d'un verre de passivation liant le bord périphérique de l'élément à la dite surface correspondante de la monture et présentant un coefficient de dilatation thermique supérieur à —7 celui du silicium et inférieur à 45 x 10" /°C et une température de cuisson inférieure à celle de la monture, d'un premier organe 30 de contact lié à la dite première surface de contact et à la dite monture et d'un second organe de contact lié à la dite seconde surface de contact et à la dite monture dans une zone espacée du dit premier organe de contact. 10. Dispositif semiconducteur suivant la revendication 9, 35 caractérisé en ce qu'au moins un des dits organes de contact comprend une plaquette d'appui en métal réfractaire présentant un —7 coefficient de dilatation thermique inférieur à 55 x 10 /°C. 11. Dispositif semiconducteur suivant la revendication 10, 71 18101 13 2090207 caractérisé en ce que le dit verre de passivation assure la liaison de la plaquette d'appui avec la monture. 12. Dispositif semiconducteur suivant la revendication 10, caractérisé en ce que la dite plaquette d'appui est liée à la 5 monture par un métal de liaison intermédiaire. 13. Dispositif semiconducteur suivant la revendication 9, caractérisé en ce que la monture est composée de verre. 14. Dispositif semiconducteur suivant la revendication 9, caractérisé en ce que ladite monture est formée de verre. 10 15. Dispositif semiconducteur suivant la revendication 9, caractérisé en ce que le verre de passivation est un verre au borosilicate de zinc- 16. Thyristor, caractérisé en ce qu'il comprend d'une part un élément semiconducteur en silicium comportant quatre couches 15 successives formant entre elles trois jonctions, des couches adjacentes ayant des conductivités de types opposés, une première couche superficielle étant adjacente à une première surface de contact et l'autre couche superficielle étant adjacente à une seconde surface de contact, une couche intermédiaire adjacente à 20 la première couche superficielle s'étendant également jusqu'à la première surface de contact de manière que la jonction intermédiaire s'étende jusqu'à la dite première surface de contact et une surface périphérique s'étendant entre les dites surfaces de contact et coupant au moins une des dites jonctions, et d'autre part un 25 boitier d'encapsulation de l'élément semiconducteur, se composant d'une monture en céramique entourant l'élément semiconducteur et comportant une surface de profil correspondant au bord périphérique de l'élément et espacée du dit bord de moins de 0,025 mm, la monture ayant un coefficient de dilatation thermique correspondant 30 sensiblement à celui de l'élément semiconducteur en silicium, d'un verre de passivation liant le bord périphérique de l'élément à la surface correspondante de la monture et présentant un coefficient de dilatation thermique supérieur à celui du silicium et —7 inférieur à 45 x 10 ~ /°C et une température de cuisson inférieure 35 à celle de la monture, d'un premier organe de contact principal conducteur de courant relié à une grande zone de la dite première couche superficielle, le long de la première surface de contact, et à la monture, d'un organe de contact d'électrode de commande 71 18101 14 2090207 relié à la couche intermédiaire sur la première surface de contact en un endroit séparé du premier organe de contact principal de conduction de courant par la dite jonction située entre la première couche superficielle et la couche intermédiaire, d'un second 5 organe de contact principal de conduction de courant lié à la seconde surface de contact et à la monture en un endroit espacé du premier organe de contact et d'une matière isolante interposée entre l'organe de contact d'électrode de commande et le premier organe de contact principal de conduction de courant. 10 17. Thyristor suivant la revendication 16, caractérisé en ce que le dit bord périphérique a une forme annulaire et en ce que l'élément semiconducteur en silicium a un diamètre supérieur à 3,75 mm. 18. Thyristor suivant la revendication 16, caractérisé en ce 15 que le dit bord périphérique a un profil polyédrique et en ce que le dit élément semiconducteur en silicium a une largeur supérieure à 3,75 mm dans le plan du dit bord- 19. Thyristor suivant la revendication 16, caractérisé en ce que le dit bord périphérique coupe au moins une des dites jonc- 20 tions suivant un angle aigu. 20. Thyristor suivant la revendication 16, caractérisé en ce que le dit bord périphérique est biseauté positivement par rapport à au moins une des dites jonctions. 21. Thvristor suivant la revendication 16, caractérisé en ce 25 que le dit bord est biseauté négativement par rapport à une des dites jonctions d'une valeur suffisante pour réduire le gradient de champ en surface de la dite jonction dans une zone adjacente au dit bord. 22. Thyristor suivant la revendication 16, caractérisé en ce 30 que la dite matière isolante est un passivant de jonction. 23. Thyristor suivant la revendication 16, caractérisé en ce que la dite matière isolante comprend une monture en céramique liée au contact de grille et un verre de passivation reliant la monture à la première surface de contact et au premier organe de 35 contact principal de conduction de courant. 24. Thyristor suivant la revendication 16, caractérisé en ce que la monture est formée de verre-