STRUCTURE INTEGREE D'OPERATEURS LOGIQUES BIPOLAIRES ET SON PROCEDE DE FABRICATION La présente invention concerne les circuits intégrés bipolaires et elle a pour objet plus particulier une nouvelle structure d'opérateurs logiques inspirée des structures connues d'opérateurs dits " injection". Dans la technique dite I2L (de l'anglais Integrated Injection Logic qui signifie Logique à Injection Intégrée), l'opérateur de base comprend deux transistors étroitement interconnectés, à savoir un transistor de type NPN à plusieurs collecteurs constituant les sorties de l'opérateur logique, et un transistor PNP dont le collecteur est relié à la base du transistor NPN et dont la base est reliée à l'émét- teur du transistor NPN. L'entrée de signal se fait sur la base du transistor NPN et un courant d'injection est introduit par une entrée d'injection sur l'émetteur du transistor PNP. Cet opérateur est représenté schématiquement à la figure 1. On connait aussi une variante de ce circuit dans laquelle les diverses sorties de l'opérateur sont reliées au collecteur unique du transistor NPN par des diodes Schottky, c'est-à-dire qu'en pratique les sorties se font par des métallisations directement en contact avec une région de collecteur de type N peu dopée. Un cas particulier de structure d'un tel opérateur est représenté à la figure 2. Cette structure connue comprend essentiellement un substrat I de type P recouvert d'une couche épitaxiée 2 de type N, avec une couche enterrée 3, de type N+, localisée à certains endroits audessous de l'opérateur logique pour empêcher la fuite de trous vers le substrat ; des murs d'isolement 4 de type P sont diffusés à partir de la surface de la couche épitaxiée 2 et rejoignent le substrat 3 ; ces murs isolent les opérateurs les uns des autres, et, à l'intérieur d'un opérateur, isolent le transistor PNP d'injection de courant du transistor NPN de sortie.Le transistor PNP est un transistor latéral comprenant deux régions de type P, 5 et 6, diffusées toutes deux à partir de la surface de la couche épi taxiée 2, ces régions de type P constituant respectivement l'émetteur et le collecteur du transistor PNP; chacune reçoit à sa surface une électrode (7, 8 respectivement); la base est constituée par la couche épitaxiée 2 entre les régions 5 et 6. Le transistor NPN, isolé du premier par un mur 4 de type P, comprend une région de base 9 de type P, diffusée à partir de la surface de la couche épitasiée 2, un région d'émetteur 10 de type N+, diffusée dans la région de base 9, avec des électrodes de base 11 et d'émetteur 12. Le collecteur est constitué par la couche épi taxiee 2 de type N, et les sorties de l'opérateur logique sont formées par des métallisations 13 déposées les unes à coté des autres sur la surface de la couche épitaxiée 2 dans la merme région d'opérateur que le transistor NPN décrit, c'est-à-dire dans le même caisson, délimité par deux murs d'isolement 4, que le transistor NPN.Ces métallisations constituent des diodes Schottky de sortie car elles sont déposées sur une couche semiconductrice peu dopée. Pour compléter la structure, il faut encore dire : que la base du transistor PNP, constituée par la couche épitaxiée 2, est reliée à la masse par une électrode 14 déposée à la surface de la structure; que le collecteur du transistor PNP (électrode 8) est relié extérieurement (par des métallisations de surface par exemple) à la base du transistor NPN (électrode 11), que l'émetteur de ce dernier (électrode 12) doit être relié à la masse; que l'émetteur du transistor PNP (électrode 7) doit être relié à une source de tension apte à fournir un courant d'injection à l'opérateur. On n'a pas représenté sur la figure 2 une couche d'oxyde de silicium qui recouvre la surface du semiconducteur. La structure ainsi décrite est une structure particulière d'opérateur logique à injection qui présente, par rapport à d'autres structures connues des avantages essentiels qui sont - une grande rapidité de fonctionnement contrairement à d'autres structures dans lesquelles l'émetteur du transistor est au-dessous du collecteur et où le gradient de décroissance du dopage de la base va du collecteur vers l'émetteur et crée un champ électrique retardateur ralentissant le fonctionnement de la fi tructure; - une certaine densité d'intégration grâce au fait que les sorties de l'opérateur se distinguent les unes des autres non pas par des régions dopées séparées les unes des autres, mais par de simples métallisations séparées qui peuvent être placées en grand nombre sur une surface relativement petite. Malheureusement, la densité d'intégration globale de plusieurs opérateurs sur un substrat est quand même limitée par le transistor PNP qui doit être prévu pour chaque opérateur et qui doit être placé dans un caisson isolé (par des murs d'isolement) du reste de l'opérateur. La présente invention propose en conséquence une structure nouvelle qui permet de conserver la rapidité de fonctionnement de la structure de la figure 1 tout en augmentant beaucoup la densité d'intégration de l'opérateur par une incorporation du transistor PNP au caisson isolé contenant le transistor NPN et ses sorties à diodes Schottky. La structure intégrée d'opérateurs logiques bipolaires à injection selon l'invention comprend - un substrat d'un premier type de conductivité, - une couche épitaxiée du type opposé recouvrant le substrat, - une région dopée enterrée dans le substrat, du second type de conductivité, dite couche enterrée, - des régions d'isolement profondes traversant la couche épitaxiée jusqu'à la couche enterrée; ces régions d'isolement délimitent des caissons individuels contenant chacun un opérateur logique individuel complet à l'exception d'un moyen de connexion avec la couche enterrée et avec le substrat, moyens qui sont prévus en dehors desdits caissons et qui sont communs à plusieurs opérateurs; la couche enterrée s'étend continûment sous plusieurs caissons individuels sans être interrompue par les régions d'isolement qui délimitent ces caissons, - une région de base enterrée, dopée avec une impureté du premier type de conductivité, s'étendant immédiatement au-dessus de la couche enterrée et sous la totalité de la surface de chaque opé rateur individuel, mais sans remonter jusqu'à la surface de la couche épitaxiée, - une région d'accès à la base enterrée, dopée avec une impureté du premier type de conductivité, localisée en un endroit de chaque caisson et traversant la partie supérieure de la couche épitaxiée depuis sa surface jusqulà la région de base enterrée, avec un dépôt métallique de surface recouvrant au moins partiellement cette région pour constituer une entrée de signal de l'opérateur correspondant à ce caisson, - des métallisations séparées les unes des autres, déposées en surface de la couche épitaxiée en dehors de la région d'accès à la base enterrée, pour constituer des diodes Schottky de sortie de l'opérateur. Un certain nombre dtoperateurs logiques sont ainsi définis par les régions ou murs d'isolement. On prévoit en principe, en dehors des opérateurs, un puits d'accès à la couche enterree (une région fortement dopée dv second type de conductivité diffusée à partir de la surface dans la couche épitaxiée et rejoignant la couche enterrée) ; ce puits est entouré par un mur d'isolement ; on prévoit aussi un puits d'accès au substrat, qui est constitué par une diffusion de forte concentration du premier type de conductivité faite à partir de la surface à travers la couche épitaxiée, dans une zone de cette surface au-dessous de laquelle on aura prévu une interruption de la couche enterrée. Ces deux puits d'accès sont communs à tous les opérateurs de la pastille de semiconducteur, ce qui permet d'ob- tenir la grande densité d'intégration cherchée. Le puits d'accès au substrat sert à une injection de courant (le substrat servant d'émetteur du transistor inJecteur). Les murs d'isolement sont en oxyde épais de silicium, pénétrant dans la couche épitaxiale depuis la surface de celle-ci jusqu'à la couche enterrée. Le procédé de fabrication de cette structure comporte, selon l'invention, les étapes suivantes - en partant d'un substrat de type P, on effectue deux dopages successifs de types opposés à la surface de ce substrat, d'une part un dopage de type N localisé sur presque toute la surface du substrat à l'exception d'emplacements qui sont destinés à servir pour des puits d'accès au substrat (un seul puits d'accès pour plusieurs opérateurs logiques), et d'autre part un dopage de type P sur pratiquement toute la surface du substrat. Le dopage de type N peut être fait par dépôt d'antimoine et recuit pour diffusion à l'intérieur du substrat. Le dopage de type P peut être fait par implantation ionique de bore, et il est en principe fait après celui de type N; - On fait croitre ensuite une couche épitaxiée de type N faiblement dopée.Dans les opérations ultérieures à température relativement élevée, les impuretés de type N et P du substrat remonteront dans la couche épitaxiée pour former des couches enterrées dopées différemment du substrat et de la couche épitaxiée. Les impuretés sont choisies avec des vitesses de diffusion différentes, celle de type P ayant une vitesse plus grande de sorte qu'elle remonte plus haut que celle de type N et forme une couche ditedebase enterrée du transistor NPN (dopage p-) air#dessus d'une oeucheenterréell résultant de la remontée des impuretés de type N dans la couche épitaxiée. Toutefois, même l'impureté diffusant le plus rapidement ne remonte pas jusqu'à la surface de la couche épitaxiée et laisse une région N épitaxiée faiblement dopée; - on oxyde la surface de la couche épitaxiée - on creuse dans le silicium par attaque chimique des ou vertures d'isolement profondes. On oxyde ces ouvertures intérieurement pour former des murs d'isolement allant de la surface de la couche épitaxiée jusqu'au moins la couche enterrée de type N+.Les ouvertures sont creusées selon des motifs tels que les murs d'isolement forment ensuite des caissons enfermant chacun un opérateur logique, au-dessus de la couche enterrée N+, des murs d'isolement étant de plus créés pour isoler l'un de l'autre des puits d'accès dopés (crées ultérieurement) vers le substrat et la couche enterrée de type N - on creuse dans l'oxyde superficiel une ou plusieurs ouvertures au-dessus de la couche enterrée de type N+ et on effectue à travers elles un dopage de type N qui rejoint la couche enterrée en formant un accès à cette couche; - on creuse dans l'oxyde superficiel une ouverture à l'intérieur de chaque caisson correspondant à un opérateur, et au moins une ouverture dans une région ne se situant pas au-dessus de la couche enterrée N+.On effectue par ces ouvertures un dopage de type P+ qui, pour les ouvertures intérieures aux caissons, constitue un accès à la région de base enterrée, et, pour les autres, constitue un accès au substrat. - on creuse dans l'oxyde superficiel des ouvertures de contact au-dessus des régions dopées P v au-dessus des régions dopées Ni, et, à l'intérieur de chaque caisson correspondant à un opérateur, au-dessus de la surface de la couche épitaxiée n'ayant pas subi de dopage ultérieur particulier. - on effectue une metallisation par dépôt dans ces ouvertures et au-dessus de la couche d'oxyde résiduelle superficielle, pour constituer les connexions d'acces nécessaires au fonctionnement des opérateurs logiques. On notera que le dopage de type P (au bore) effectué dans le substrat peut être fait avec ou sans masque ç si étape ultérieure de dopage de type N dans les puits d'accès à la couche enterrée est faite avec une concentration suffisamiment élevée pour que les impu retés traversent largement la région de base enterrée, on p#eut se passer de masque; sinon, il faut éviter de doper le substrat avec une impureté de type P dans les régions où on créera ulterieurement les puits d'accès à la couche enteriez . un masque est nécessaire. On notera aussi que si l'ouverture de contact créée audessus de la région P+ d'accès à la base enterrée d'un opérateur déborde latéralement au delà de la région P+ jusqu a la région epi- taxiée N, et si la métallisation suit ce débordement, une diode Schottky d'anti-saturation se trouve automatiquement créée entre la base et le collecteur du transistor NPN de l'opérateur; ceci est avantageux à condition toutefois que le métal utilisé pour créer cette diode soit différent de celui utilisé pour les métallisations de sortie (diodes Schottky de sortie), et plus précisément que la tension de seuil du premier soit plus élevée que celle du second. Enfin, on verra qu'il est souhaitable, lors de la création des murs d'isolement, d'effectuer un dopage de type P à l'intérieur des ouvertures creusées pour former ces murs, avant l'étape d'oxydation, pour éviter la création d'une couche dite "d'inversion", N+, tout autour des murs d'isolement qui seraient court-circuités par cette couche. Parmi les nombreux avantages de la structure d'opérateur intégré selon l'invention, on peut citer - la grande densité d'intégration possible sur une plaquette de semiconducteur. En effet, d'une part l'opérateur est entièrement intégré dans un caisson d'isolement unique, une connexion de masse et une connexion d'injection étant prévues en dehors de ce caisson mais étant communes à un grand nombre d'opérateurs; d'autre part, les sorties peuvent être très proches l'une de l'autre puisqutelles consistent seulement en dépôts métalliques sur une surface uniformément dopée sans que chaque dépôt corresponde à une région dopée isolée d'une autre région dopée voisine; enfin, la seule autre électrode prévue dans le caisson d'un opérateur est l'entrée de signal consistant en un dépôt métallique au-dessus d'une région dopée directement dans la couche épitaxiée.Il n'y a pas d'électrode d'injecteur ou de masse dans le caisson. L'encombrement global est donc très faible lorsqu'on a plusieurs opérateurs intégrés sur une même pastille semiconductrice. - la fabrication est relativement simple pour cette structure multicouches, notamment du point de vue de l'alignement vertical des régions : pratiquement, les seules étapes qui posent des problèmes de précision sont le positionnement du dopage P par la surface par rapport aux murs d'isolement du caisson, et le positionnement des ouvertures de contact et de la couche de métallisation par rapport aux régions de dopage P+. Le nombre de masques nécessaires est de six ou sept. Les couches de métallisation sont simplifiées puisqu'il n'y a pas de nécessite de connexions métalliques pour relier chaque opérateur à l'alimentation et à la masse, ni pour relier entre elles les différentes parties d'un même opérateur. - L'opérateur logique possède une bonne vitesse de fonctionnement grâce au fait que le transistor NPN possède bien une base dopée avec un gradient allant du collecteur vers 1' émetteur (dopage plus élevé du coté émetteur); la vitesse de fonctionnement est aussi améliorée par la présence de diodes Schottky de sortie qui ont un temps de commutation particulièrement faible. - on peut noter aussi que l'invention permet d'utiliser avec une efficacité qui n existait pas dans la technique antérieure, le principe de la diffusion vers le haut, par dopage avant épitaxie puis remontée du dopant dans la couche épitaxiale lors des cycles thermiques ultérieurs. En effet, cette technique était peu utilisée à cause d'un inconvénient important qu'elle présente et qui est la difficulté d'aligner ensuite optiquement des masques au-dessus de régions précises ainsi diffusées, par suite du mauvais repérage de ces régions dv à la couche épitaxiée qui les recouvre.Ici, la région enterrée P- est présente uniformément à la partie infe- rieure de toute la couche épitaxiée, sauf peut-etre au-dessus d'une seule région d'accès à la couche enterrée N s mais cette région d'ac- ces peut être de dimension relativement importante (donc facile à aligner) car elle est commune à plusieurs opérateurs. L'isolation par oxyde épais entre opérateurs permet en particulier de n'avoir pas à interrompre localement la région de base enterrée P- ou à créer des caissons internes d'isolement supplémentaire du collecteur de sortie du transistor NPN en plus des caissons d'isolement entre opérateurs. D'autres caractéristiques et avantages de l'invention apparaitront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels - la figure I représente le schéma théorique d'un opérateur logique élémentaire réalisé dans la technologie I L; - la figure 2 représente une coupe transversale d'une structure intégrée d'opérateur logique dérivéde la technique antérieure; - la figure 3 représente une coupe transversale d'une structure d'opérateur logique intégré selon l'invention; - les figures 4a à 4g représentent les étapes successives de fabrication de la structure de la figure 3. Les figures 1 et 2 ont déjà été décrites, la figure I représentant le schéma théorique d'opérateurs I2L que la présente invention cherche à réaliser d'une manière autre que celle qui s'est faite dans la technique antérieure. A la figure 3, on voit la coupe transversale de ltopé- rateur selon l'invention. Sur cette coupe on peut distinguer deux parties, la première qui représente un opérateur intégré unique à l'intérieur d'un caisson d'isolement, d'autres opérateurs similaires étant prévus à coté de celui-ci et n'étant pas représentés autrement que par des pointillés séparant la première partie de la figure (à gauche) de la seconde (à droite); la deuxième partie représente plus spécialement les éléments de structure servant à l'injection d'un courant dans les différents transistors NPN de plusieurs opérateurs, ainsi qu'à la mise à la masse des émetteurs de ces transistors NPN. La structure du circuit intégré logique à injection est formée sur un substrat 20 de type P sur lequel on a fait croître une couche épitaxiée 21 de type N après avoir dopé le substrat avec un dopant de type N et un dopant de type P pour créer deux couches enterrées qui s étendent à l'intérieur de la couche épitaxiale par remontée des impuretés du substrat à l'intérieur de cette couche épitaxiale. Plus précisemment, la structure comprend une couche enterrée 22 de type N , surmontée d'une couche enterrée 23 de type P (peu dopée), cette dernière couche étant appelée ci-après "région de base enterrée" car elle servira de base des transistors NPN des opérateurs logiques. Il reste au-dessus de la région de base enterrée 23 une région de silicium épitaxial 21 car la région de base enterrée 23 ne remonte pas jusqu'à la surface de la couche épitaxiale de type N. On reviendra plus tard sur la manière de réaliser les couches enterrées 22 et 23. La partie droite de la figure 3 montre simplement des puits d'accès à la couche enterrée 23 d'une part et au substrat 20 d'autre part, permettant de relier cette couche et le substrat à des électrodes métalliques sur la surface du circuit intégré. L'opérateur logique proprement dit, dont un exemplaire est visible sur la partie gauche de la figure 3 est formé essentiellement à partir des quatre couches de types de dopage différents qui sont res pectivement, dans l'ordre croissant de bas en haut, le substrat 20 de type P, la couche enterrée 22 de type N , la région de base enterrée 23 de type P-, et la région supérieure épitaxiale 21 de type N (peu dopée). Le substrat 20 constitue l'émetteur du transistor PNP d'injection de ltopérateura la couche enterrée 22 sert de base à ce transistor PNP; la région de base enterrée 23 sert d'une part de base au transistor NPN de l'opérateur, et d'autre part de collecteur au transistor PNP d'injection; enfin, la région épitaxiée supérieure 21 sert de collecteur au transistor NPN. L'entrée de ltopérateur, qui doit s'effectuer sur la base du transistor NPN (voir figure 1), est réalisée grace à une zone dopée 24 de type P+ > qui part de la surface de la couche épitaxiale, et traverse la zone épitaxiale 21 jusqu'à la région de base enterrée dans laquelle elle pénètre Un dépôt métallique sur la surface de silicium au-dessus de la zone 24 sert à amener un signal d'entrée à l'opérateur logique. Ce dépôt métallique 25 fait partie d'une couche de métallisation générale du circuit intégré. Il est fait notamment en meme temps que des dépota métallique 26 servant de sorties de signal de l'opérateur. Les sorties de l'opérateur sont reliées au collecteur du transistor NPN et elles consistent simplement en diodes Schottky individuelles dont les cathodes sont constituées par la région épitaxiale 21 et les anodes par les dépôts métalliques 26. Chaque dépôt 26 est en contact direct avec la région épitaxiale N; les dé pts sont séparés les uns des autres et permettent de constituer par conséquent les sorties individuelles isolées les unes des autres par la tension de seuil apparaissant entre le métal du dépôt et le sili cium peu dopé de la région épitaxiale. Comme cela est classique, un oxyde de silicium recouvre la partie supérieure du silicium sur toute la surface de celui-ci, à l'exception des endroits où un contact métallique est ménagé pour accéder à une région particulière du silicium. On a ainsi décrit la disposition verticale des différentes régions dopées ou non dopées du silicium. La disposition horizontale est la suivante Chaque opérateur logique intégré est situé à l'intérieur d'un caisson d'isolement qui le sépare des autres opérateurs voisins et qui le sépare des puits d'accès à la couche enterrée 22 et au substrat 20. Ce caisson d'isolement est réalisé à partir de murs d'iso- lement 28 qui entourent chaque opérateur unitaire et qui sont constitués par une région d'oxyde épais partant de la surface du silicium (et rejoignant en fait l'oxyde superficiel 27 recouvrant cette sur face), et pénétrant à l'intérieur de la couche épitaxiale jusqu'à la couche enterrée 22. A l'intérieur du caisson délimité par les murs 28, on trouve - au niveau supérieur du silicium, essentiellement une région épitaxiale 21 n'ayant pas subie de dopage postérieur à la croissance épitaxiale, et, uniquement en une petite zone de cette région, une région 24 dopée de type P+ servant d'accès à la base du transistor NPN; le reste de la région épitaxiale 21 intérieure au caisson d'isolement est simplement de dimension suffisa.lte pour permettre de loger le nombre de contacts métalliques isolés 26 que l'on désire prévoir comme sorties de l'opérateur; - au-dessous de la région 21, une région de base enterrée 23 s'étendant uniformément entre les murs d'isolement 28, sans interruption mais avec simplement une légère pénétration de la région 24 dopée P+ en un point de la zone 23; - au-dessous de la région de base enterrée 23, la couche enterrée 22 de type N s'étend uniformément entre les différents opérateurs unitaires voisins car les murs d'isolement 28 du caisson ne péuètrent pas suffisamment dans la couche enterrée 22 pour l'interrompre de place en place;; - le substrat 20 de type P s'étend aussi sans interruption au-dessous de tous les opérateurs unitaires. On remarque que la surface nécessaire pour chaque opé rateur individuel est simplement la surface qu'il faut prévoir pour loger les multiples sorties 26, en fonction du nombre désiré, ajoutée à la surface de la zone 24 d'accès à la base du transistor NPN, et ajoutée de la surface nécessaire à la constitution des murs d' iso- lement 28 en oxyde épais. Les intervalles de garde nécessaires pour permettre pratiquement la réalisation du circuit compteotenu de la précision des techniques de masquage utilisées, seront bien entendu pris en compte pour la détermination de cette surface. Ayant ainsi décrit les opérateurs unitaires proprement dits constitués par les deux transistors NPN et PNP imbriqués, il faut encore décrire la manière dont on accède à la base et à l'émet- teur du transistor PNP puisqu'il faut prévoir des liaisons distinctes pour ces deux électrodes Etant donné que la couche enterrée 22, constituant la base du transistor PNP, s'étend sans interruption au-dessous de plusieurs opérateurs logiques, et qu'il en est de même pour le substrat 20, on prévoit un accès unique à cette couche enterrée 22 pour plusieurs opérateurs, et un accès unique au substrat 20 pour ces opérateurs. Ces accès peuvent être ponctuels ou s'étendre en ligne le long de plusieurs opérateurs, ou encore entourer ceux-ci etc, selon la place dont on dispose sur la pastille de circuit intégré. La figure 3 montre donc, sous sa partie gauche, une coupe transversale au niveau de ces régions d'accès. La région d'accès à la couche enterrée 22 est un puits 31 constitué par une zone dopée de type N (dopage à partir de la surface) qui pénètre à travers la couche épitaxiale 21 et la base enterrée 23 jusqu'à la couche enterrée 22. La zone 31 de dopage N est isolée des opérateurs proprement dits par des murs d'isolement en oxyde épais; l'un de ces murs peut être un mur 28 commun avec un ou plusieurs opérateurs, et l'autre un mur d'isolement 29 entourant la zone 31 et séparant celle-ci notamment du puits d'accès au substrat. Un dépôt métallique 32 vient en contact, à travers une ouverture de contact dans la couche d'oxyde superficielle 27, avec la surface supérieure du silicium au niveau de la zone 31.Ce dépôt métallique fait partie de la couche de métallisation superficielle du circuit intégré et il sert à la mise à la masse de la couche enterrée 22, c'est-à-dire à la fois de la base du transistor PNP et de l'émetteur du transistor NPN des opérateurs. Le puits d'accès au substrat est constitué par une zone 33 de dopage P (dopage à partir de la surface), qui s'etenå a travers la couche épitaxiale déposée sur le substrat jusqu a ce dernier. On notera que la couche enterrée 22 ne s'étend pas au-dessous de la région 33 qui sert de puits d'accès au substrat afin que le dopage P effectué à travers la surface puisse aller jusqu'au substrat sans être arrêté par la présence d'une couche enterrée de type N+. C'est la raison pour laquelle on a dit que la région enterrée 22 s'étendait sur presque toute la surface du substrat, et en tout cas au-dessous de tous les opérateurs unitaires proprement dits, l'exception étant l'interruption de la couche enterrée 22 au-dessous des puits d'accès 33 au substrat 20.Un dépôt métallique 34 est effectué à la surface du silicium au niveau de la zone 33 pour venir en contact avec celle-ci et constituer une électrode servant à l'injection de courant dans le transistor PNP (dont l'émetteur est constitué par le substrat) de tous les opérateurs. La région 33 d'accès au substrat, ponctuelle, ou en ligne, ou en boucle fermée, est isolée des opérateurs proprement dits ainsi que des zones d'accès à la couche enterrée par des murs d'isolement en oxyde épais, par exemple d'une part par le mur 29 déjà mentionné et par un mur 30 situé de l'autre coté. On peut mentionner ici que la région de base enterrée 23, qui s'étend au-dessous de tous les opérateurs logiques, et qui peut s'étendre sans problème au-dessous de la région d'accès au substrat puisque cette région d'accès est constituée par un dopage de type P ou P , peut être interrompue au niveau de la région d'accès à la couche enterrée, c'est-à-dire entre les murs d'isolement 28 et 29. Cette interruption présente l'avantage de faciliter la pénétration du dopage de type N de la zone 31 jusqu'à la couche enterrée 22; elle présente par contre l'inconvénient de nécessiter un masque pour la loca libation de cette interruption de la base enterrée. Les figures 4a à 4g montrent les étapes essentielles successives de fabrication de la structure de circuit intégré selon la présente invention. La première étape consiste à doper le substrat 20, de type p, dont la surface a enté convenablement preparee, par un dopant de type N à forte concentration, de préférence de l'antimoine (Sb). Ce dopage par la surface crée dans le substrat 20 de type P une couche superficielle de type N qui d'une part constituera une partie de la couche enterrée 22 de la structure selon l'invention et d'autre part servira elle#ii#me de source de diffusion vers le haut lorsqu on aura fait croître une couche épitaxiale sur la substrat, cette diffusion vers le haut complétant la couche enterrée 22 de la figure 3. L'antimoine est diffusé sur pratiquement la totalíte de la surface du substrat 20, à l'exception toutefois des régions que l'on veut reserver pour la constitution des puits d'accès 33 au substrat. Après cette opération de diffusion d'antimoine, et éventuellement après enlèvement de la couche d'oxyde superficiel qui a pu se former à la surface du silicium à la fin de la diffusion, on effectue une nouvelle opération de diffusion (figure 4b). Il s'agit de la diffusion d'un dopant de type de conductivlté opposée, c'està-dire de meme type que le substrat. Par exemple il s'agit de bore. Cette diffusion a lieu soit sur toute la surface du substrat, soit à travers un masque constitué par de l'oxyde non élimine a la surface du silicium, selon que l'on veut que la région de base enterrée 23 s'étende partout ou qu'au contraire elle ne s 'étendue pas dans les régions de puits d'accès 31 à la couche enterrée 22.La zone super ficielle ayant subi le dopage de type P par le bore servira de source de diffusion vers le haut lorsqu'on aura fait croître une couche épitaxlale sur la surface du substrat pour constituer la région de base enterrée 23 au-dessus de la couche -enterrée 22 de type N Les impuretés de type N et de type P qui sont choisies dans ces deux opérations de diffusion sont des impuretés ayant des vitesses de diffusion différentes, l'impureté de type P ayant une vitesse de diffusion supérieure à l'impureté de type N, pour que l'impureté de type P remonte plus haut dans la couche épitaxiale que l'impureté de type N lors des cycles thermiques subis ultérieurement par les plaquettes de silicium.On conçoit bien qu'il faut choisir convenablement les concentrations d'impureté du substrat, de l'antimoine lors de la première diffusion, et du bore lors de la deuxième diffusion, compte tenu de la concentration qu'aura la couche épitaxiale de type N, pour que l'on ait bien à la fin des couches superposées qui sont respectivement un substrat de type P, une couche enterrée de type N , une région de base enterrée de type P et une couche épitaxiale résiduelle de type N. En particulier, il faut que l'impureté de type P diffuse assez loin vers le haut dans la couche épitaxiale pour que la partie contenant des impuretés de type P au-dessus de la couche enterrée 22 ait bien une concentration de type P, ou plus exactement de type P-, neutralisant et surcompensant le dopage de type N de la couche épitaxiale. La troisième étape de fabrication est représentée à la figure 4c; il s'agit de la croissance d'une couche épitaxiale 21 de type N sur la surface du substrat 20 dépouillée de la couche d'oxyde superficiel qu'elle portait éventuellement à la fin de l'étape de diffusion de bore. La croissance de la couche épitaxiale 21 se fait de manière classique, par exemple en exposant la surface supérieure dénudée du substrat à une atmosphère de silane à 10000 centigrades environ en présence d'un dopant de type N. Pendant cette étape de croissance épitaxiale de silicium, et pendant les étapes ultérieures de traitement à haute température, les impuretés de type P et N précédemment diffusées dans le substrat remontent dans la couche épitaxiale pour former la couche enterrée 22 et la région de base enterrée 23.A la fin de l'étape de croissance épitaxiale, on se trouve en présence d'une plaquette de silicium dont la surface supérieure est uniformément constituée par une couche épitaxiale de type N.On fait croitreensuitesur celle-ciunecouche superficielled'oxydedesiliciumSiO227. L'étape suivante est représentée schématiquement à la figure 4d. Il s'agit de la formation, en réalité en plusieurs sousétapes, des murs d'isolement 28, 29, 30, en oxyde de silicium épais, séparant d'une part les opérateurs logiques les uns des autres, et d'autre part isolant les régions d'accès à la couche enterrée et d'acces au substrat. La formation des murs d'isolement se fait de la manitre suivante :après dépôt d'une couche de nitrure de silicium on attaque sélectivement le nitrure, puis l'oxyde superficiel puis le silicium en profondeur à l'emplacement de ces murs. La profondeur des ouvertures creusées dans le silicium est telle qu'elle atteigne la couche enterrée 22. De préférence, on intercale ici une étape de diffusion d'une impureté P dans les ouvertures, pour neutraliser la concentration N+ qui risque de se former tout autour des ouvertures lorsqu'on fera croire de l'oxyde épais à l'intérieur. On fait croire ensuite cet oxyde épais dans un four d'oxydation jusqu'à ce que les ouvertures creusées soient totalement remplies d'oxyde SiO2 comme cela est représenté sur la figure 4d et les figures suivantes. Un seul masque est nécessaire pour les opérations de formation des murs d'isolement. L'étape suivante représentée à la figure 4e consiste à créer dans la couche superficielle d'oxyde 27 une ou plusieurs ouvertures 31' pour dénuder la surface du silicium dans ces ouvertures; on diffuse alors une impureté de type N à forte concentration pour former les régions 31 d'accès à la couche enterrée. Bien entendu les ouvertures 31' se situent entre deux murs d'isolement 28 et 29. A la fin de cette opération de diffusion, un oxyde superficiel recouvre a nouveau toute la surface du silicium. L'étape suivante, représentée à la figure 4f consiste à éliminer l'oxyde superficiel 27 à certains emplacements pour former des ouvertures d'accès à la surface du silicium en vue d'un dopage avec une impureté de type P à forte concentration. Ces ouvertures correspondent d'une part à une ouverture 24' pour chaque opérateur, à l'intérieur d'un caisson d'isolement contenant cet opérateur, et d'autre part une ou plusieurs ouvertures 33', entre les murs d'isolement 29 et 30, à des emplacements correspondants aux puits d'accès au substrat 20. Les ouvertures 24' et 33' étant formées en utilisant un masque, on effectue un dopage de type P par ces ouvertures, après quoi la couche d'oxyde 27 recouvre à nouveau tout le silicium. Lors de cette étape, on a donc créé d'une part des régions 24 P+ d'accès à la base enterrée, et d'autre part des régions 33 d'accès au substrat. Finalement, comme on le voit à la figure 4g, on ouvre à nouveau des ouvertures dans la couche d'oxyde superficiel 27, en vue du dépôt de contacts métalliques sur la surface de silicium dénudée dans ces ouvertures. Les ouvertures créées simultanément sont - une ouverture 25' au-dessus de la région 24, pour chaque opérateur, pour constituer une électrode d'entrée de signal de ltopé- rateur, - des ouvertures 26' pour constituer les diodes Schottky de sortie de l'opérateur; l'ouverture 25' est sensiblement identique en réalité à l'ouverture 24' de l'étape précédente mais elle doit être recréée dans l'étape de la figure 4g, - des ouvertures 32' permettant une métallisation venant en contact avec les régions 31 d'accès à la couche enterrée 22, les ouvertures 32' étant prévues entre deux murs d'isolement 28 et 29; - des ouvertures 34' destinées à laisser le passage à des contacts de métallisation sur les régions 33 d'accès au substrat 20. La formation de toutes ces ouvertures de contacts de métallisation se fait par attaque chimique à l'aide d'un masque unique. La dernière étape de fabrication, non représentée, permet de parvenir à l'obtention de la structure de la figure 3, c'està-dire du circuit intégré final selon l'invention. Cette dernière étape consiste en un dépôt de métallisation, à l'aide d'un masque correspondant au motifs de métallisation que l'on veut établir pour permettre l'accès electrique aux diverses entrées et sorties des opérateurs. La métallisation se fait par exemple par dépôt d'aluminium sous vide. On remarquera en regardant la figure 3 que les dépôts métalliques 25, 26, 32, 34 pénètrent à l'intérieur des ouvertures de contacts formées dans l'étape de la figure 4g, et qu'ils recouvrent partiellement les bords de la couche superficielle d'oxyde délimitant ces ouvertures. Une variante d'exécution de la métallisation, non repre.- sentée, consiste à prévoir que l'ouverture 25' correspondant à l'acces à la base enterrée par la région 24 de type P s'étend sur une surface recouvrant la jonction entre la région 24 de type P et la région 21 épitaxiale (contrairement à la figure g et à la figure 3 où l'ouverture 25' de contacts est située en plein milieu de la région 24). Cette variante de disposition permet ensuite que le dépôt métallique recouvre la jonction entre la région 24 et la région 21. La partie métallique au-dessus de la région 24 constitue simplement un contact conducteur d'accès a la base enterrée car la région 24 est fortement dopée P+. Au contraire, la région 21 est faiblement dopée et la partie de contacts métallique 25 qui la recouvre alors constitue non pas un contact chimique entre 1V électrode et la région 21 mais constitue plutôt une diode Schottky qui, électriquement, se trouve en parallèle entre la base du transistor NPN de chaque opérateur et le collecteur de ce transistor. Cette diode Schottky est utile car elle assure une fonction d'antisaturation du transistor NPN. Toutefois, pour que ltoperateur logique continue à fonctionner normalement, le transistor NPN fonctionnant par conséquent comme inverseur, il faut que la tension de seuil de la diode Schottky d'antisaturation ainsi créée soit supérieure à la tension de seuil des diodes Schottky de sortie de l'opérateur. Ceci nécessite que le métal dépose dans l'ouverture 25' soit un métal différent de celui qui est déposé sur les ouvertures 26'. Par exemple on peut déposer du platine dans l'ouverture 25' et du titane dans les ouvertures 26', car le platine en contact avec le silicium présente une tension de seuil plus élevée que le titane en contact avec le s#licîum Cette variante de réalisation nécessite par conséquent deux masques de métallisation au lieu d'un et deux opérations de métallisation distinctes. On a ainsi décrit une structure d'opérateurs logiques à injection présentant une densité d'intégration particulièrement élevée et une bonne rapidité de fonctionnement. Des différences de détail peuvent être apportées à la structure et au procédé décrits sans sortir du cadre de l'invention, par exemple en ce qui concerne la manière de constituer les différentes couches de dopages différents. L'implantation ionique peut remplacer par exemple la diffusion pour la réalisation de certaines couches. Si l'on veut réaliser un opérateur logique dont le transistor inverseur est un transistor PNP et le transistor d'injection un transistor NPN, c'est-à-dire le contraire de ce qui a été décrit jusqu'ici, il suffit d'établir une structure dans laquelle tous les types de conductivité décrits sont inversés, mais alors, la réalisation de la couche enterrée 22 et de la base enterrée 23 ne peut se faire par diffusion vers le haut comme cela a été décrit que si l'on utilise comme impuretés de dopage des matières telles que l'impureté N diffuse plus vite, donc plus loin, que l'impureté P. REVENDICATIONS 1. Structure intégrée d'opérateurs logiques à injection, com- prenant un substrat d'un premier type de conductivité, une couche épi taxiée du type oposé recouvrant le substrat, une région dopée enterrée dans le substrat, du second type de conductivité, dite couche enterrée, et des régions d'isolement profondes traversant la couche épitaxiée jusqu'à la couche enterrée, caractérisée par le fait - que les régions d'isolement délimitent des caissons individuels contenant chacun un opérateur logique individuel complet à l'exception de moyens de connexion avec la couche enterrée et avec le substrat, moyens qui sont prévus en dehors# desdits caissons et qui sont communs à plusieurs opérateurs;; - que la couche enterrée s'étend continument sous plusieurs caissons individuels sans être interrompue par les régions d'isolement qui délimitent ces caissons; - qu'une oeucheditedebase enterrée,dopée avec une impureté du premier type de conductivité s'étend immédiatement au-dessus de la couche enterrée et sous la totalité de la surface de chaque opérateur individuel, mais sans remonter jusqu'à la surface de la couche épi taxiée;; - qu'il est prévu une région d'accès à la base enterrée, dopée avec une impureté du premier type de conductivité, localisée en un endroit de chaque caisson et traversant la partie supérieure de la couche épitaxiale depuis sa surface jusqu'à la région de base enterrée, avec un dépôt métallique de surface recouvrant au moins partiellement cette région pour constituer une entrée de signal de l'ope- rateur correspondant à ce caisson; - et qu'il est prévu des métallisations séparées les unes des autres, déposées en surface de la couche épitaxiée en dehors de la région d'accès à la base enterrée, pour constituer des diodes Schottky de sortie de l'opérateur. 2. Structure d'opérateur logique selon la revendication 1, caractérisée par le fait que la région dopée enterrée du second type de conductivité est présente à la fois dans le substrat et dans la couche épitaxiée, et que la région de base enterrée s'étend à l'in térieur de la couche épitaxiée uniquement. 3. Structure d'opérateur logique selon l'une des revendications 1 et 2, caractérisée par le fait que les régions profondes d'isolement sont en oxyde épais de silicium. 4. Structure d'opérateur logique selon l'une des revendications 1 à 3, caractérisée par le fait qu'il est prévu, en dehors des caissons isolés définissant chacun un opérateur individuel, une région d'accès au substrat, formée par une région dopée du premier type de conductivité s'étendant de la surface de la couche épitaxiée jusqu'au substrat en un endroit où la région enterrée du second type de conductivité est interrompue, pour constituer une entrée d'injection de courant de l'opérateur. 5. Structure d'opérateur logique selon la revendication 4, caractérisée par le fait qu'une électrode de contact métallique est déposée à la surface de la région d'accès au substrat. 6. Structure d'opérateur logique selon l'une des revendications 4 et 5, caractérisée par le fait qu'il est prévu, en dehors des caissons individuels et isolée du puits d'accès au substrat par une région d'isolement profonde, une région d'accès à la couche enterrée, constituée par une région dopée du second type de conductivité, traversant la couche épitaxiée depuis sa surface jusqu'à la couche enterrée, avec un dépôt métallique à la surface de cette région. 7. Structure d'opérateur logique selon l'une des revendications I à 6, caractérisée par le fait que le premier type de conduc tivité est P et le second est N, que la couche enterrée du second type a une forte concentration d'impuretés N, que la région de base enterrée a une faible concentration d'impuretés P, que la couche épitaxiée a une faible concentration N, et que les différentes régions d'accès ont des fortes concentrations. 8. Structure d'opérateur logique selon l'une des revendications 1 à 7, caractérisée par le fait que le dépôt métallique constituant l'entrée de signal de chaque opérateur recouvre aussi une partie de région épitaxiée en dehors de la région d'accès a la base enterrée. 9. Procédé de fabrication d'une structure integrée selon l'une des revendication 1 à 8, caractérisé par le fait qu'il comprend les étapes consistant, à partir d'un substrat de semiconducteur d'un premier type de conductivité, à - doper la majeure partie de la surface du substrat avec une impureté du type de conductivité opposé à l'exception d'emplacements d'accès au substrat; - doper la majeure partie de la surface du substrat avec une impureté du premier type de conductivité diffusant plus vite que l'impureté du second type; - faire croître une couche épitaxiée faiblement dopée, du second type de conductivité;; - oxyder la surface du semiconducteur, - creuser dans le semiconducteur, par attaque chimique, des ouvertures profondes allant de la surface jusqu'à la région dopée par l'impureté du second type, et oxyder ces ouvertures intérieurement pour former des murs d'isolement en oxyde épais, le motif des ouverture s creusées correspondant 2 la délimitation de caissons enfermant chacun un opérateur logique individuel et à la séparation entre ces caissons et des régions d'accès au substrat et à la région dopée avec une impureté du second type, - creuser dans l'oxyde superficiel recouvrant la couche épitaxiée, une ou plusieurs ouvertures au-dessus de la région dopée par une impureté du second type, en dehors des caissons, et effectuer à travers ces ouvertures un dopage du second type rejoignant la région dopée du second type et formant un accès à cette région, - creuser dans l'oxyde superficiel une ouverture à l'in térieur de chaque caisson et ou moins une ouverture dans une zone ne se situant pas au-dessus de la région dopée par le second type d'impureté, et effectuer à travers ces ouvertures un dopage par une impureté du premier type de conductivité, - creuser dans l'oxyde superficiel des ouvertures de contact au-dessus des régions dopées à partir de la surface de la couche epitaxiee, et au-dessus des régions intérieures aux caissons et n'ayant pas subi de dopage postérieur à la croissance de la couche épitaxiée, - déposer un métal dans ces ouvertures et au-dessus de la couche d'oxyde résiduelle superficielle, pour constituer les connexions d'accès nécessaires au fonctionnement des opérateurs logiques. 10. Procédé selon la revendication 9, caractérisé par le fait que les impuretés de dopage du substrat sont respectivement le bore pour le premier type de conductivité, et l'antimoine pour le second type.