La présente invention concerne de façon géné- rale les systèmes de traitement de données et, en particu- lier, des systèmes de traitement de données dans lesquels des soussystèmes périphériques doivent être disponibles pour plus d'une unité centrale de traitement et le matériel asso- cié. Il est prévu pour le multiplexeur d'entrée/sortie un dispositif qui permet de transférer de façon efficace des informations entre plus d'une unité d'interface de commande et l'ensemble des sous-systèmes périphériques reliés au mul- tiplexeur d'entrée/sortie. L'utilisation d'un multiplexeur d'entrée/sor- tie pour constituer une interface entre l'unité d'interfa- ce de commande etle matériel périphérique est généralement connue dans la technique. Dans l'art antérieur, un sous-sys- tème périphérique n'est disponible que pour une seule unité centrale de traitement. Lorsqu'on voulait avoir accès à un multiplexeur d'entrée/sortie et donc aux périphériques asso- ciés par plusieurs unités d'interface de commande, il é- tait nécessaire de prévoir un dispositif de disponibilité et de décision de structure complexe pour commander l'échange de signaux de données. Des caractéristiques prises en consi- dération dansla conception d'une telle interface concernent l'activité présente du multiplexeur d'entrée/sortie, la prio- rité des demandes, la durée d'attente pour un transfert, etc.. Un objet de la présente invention est une uni- té de traitement de données perfectionnée. Un autre objet de l'invention est de permettre à plus d'une unité centrale de traitement d'avoir accès à un sous-système périphérique. Un objet plus particulier de l'invention est un dispositif permettant à plus d'une unité d'interface de comman- dede transférer des signaux de données à un multiplexeur d'en- trée/sortie. Un autre objet plus particulier de l'invention est de permettre le transfert de données à un multiplexeur d'entrée/sortie en rendant alternativement disponible le mul- tiplexeur d'entrée/sortie pour plusieurs unités d'interfa- ce de commande. 2 2472778 Selon la présente invention, il est prévu un registre de transfert dans le multiplexeur d'entrée/sortie associé à chaque unité d'interface de commande. Un bit de si- gnal d'état est affecté à chaque registre de transfert. Les signaux d'état indiquent aux circuits logiques du multiplexeur d'entrée/sortie qu'un groupe de signaux de données est en at- tente de transfert dans le registre d'entrée du multiplexeur. Quand le registre d'entrée du multiplexeur d'entrée/sortie est disponible, les signaux de données sont transférés, à l'ai- de d'un commutateur commandé à partir du registre de transfert associé à l'unité d'interface de commande. Le bit de signal d'état indique que des séries de groupes de signaux liés sont transférés de façon séquentielle. L'unité d'interface de com- mande introduit un intervalle de temps d'horloge avant l'en- trée d'un groupe de signaux de données non liés dans le regis- tre de transfert. La période d'horloge pendant laquelle un bit d'état n'est pas présent permet de commencer à transférer jus- qu'au multiplexeur d'entrée/sortie des groupes de signaux de données en provenance de l'autre unité d'interface de comman- de. D'autres caractéristiques et avantages de la présente invention seront mis en évidence dans la descrip- tion suivante, donnée à titre d'exemple non limitatif, en ré- férence aux dessins annexés dans lesquels: Fig. 1 est un schéma fonctionnel d'un système de traitement de données à toutes fins. Fig. 2 est un schéma fonctionnel d'un disposi- tif commandant l'interface entre un multiplexeur d'entrée/sor- tie et deux sous-systèmes centraux selon la présente inven- tion. Fig. 3 est un chronogramme indiquant en fonc- tion du temps le transfert de signaux de données des unités d'interface de commande au multiplexeur d'entrée/sortie de la figure 2. Fig. 4 est un schéma fonctionnel d'un dispositif de commande d'un transfert de groupe de signaux de données en- tre un multiplexeur d'entrée/sortie et une multiplicité de sous- système centraux-selon l'invention. 3 2472778 Fig. 5 est un schéma fonctionnel, de la logique de commande nécessaire pour un multiplexeur d'entrée/sortie. Sur la figure 1, un système de traitement de don- nées est constitué par deux sous-systèmes centraux et un sous-système périphérique partagé. Une unité centrale de traitement 15 est reliée à une unité d'interface de comman- de Il qui est reliée à une mémoire principale 13 et à un multiplexeur d'entrée/sortie 10. Une unité d'interface de commande 12 est reliée à une unité centrale de traitement 16, à une mémoire principale 14 et au multiplexeur d'entrée/ sortie 10. Le multiplexeur d'entrée/sortie 10 est relié au sous-système périphérique partagé 9. Dans la présente inven- tion, il est nécessaire qu'un seul des sous-systèmes péri- phériques soit actif. La fonction de traitement essentiel- le est exécutée dans une unité centrale de traitement, la mémoire principale contient les données nécessaires à l'uni- té centrale de traitement, et l'unité d'interface de comman- de assure la commande de l'entrée des données dans l'unité centrale de traitement. Un sous-système central est cons- titué par ces unités fonctionnelles, bien qu'elles peuvent être groupées de façon différente ou désignées autrement. Sur la figure 2, un dispositif du sous-système central 4 est relié à un registre de transfert 51, et un dis- positif du sous-système central 5 est relié à un registre de transfert 52. Les registres 51 et 52 sont reliés à un registre d'entrée 55 du multiplexeur d'entrée/sortie par l'intermédiaire d'un commutateur 53, et ils sont reliés également à un circuit logique de commande 54. Plus spéci- fiquement, un composant de registre 5ia et un composant de registre 52a sont reliés au circuit logique de commande 54 pour lui envoyer un signal qand les registres associés con- tiennent des groupes de signaux de données. Le circuit lo- gique de commande 54 est relié au sous-système central 4 et au soussystème central 5 pour leur envoyer des signaux invalidant le transfert de signaux de données respective- ment aux registres 51 et 52. 4 2472778 Sur la figure 3, on a représenté un chronogram- me du mouvement des signaux de données, provenant du sous- système central 4 et du sous-système central 5, en direction du registre 55 du multiplexeur d'entrée/sortie. ces signaux sont représentés en relation avec les impulsions d'horloge et ils indiquent l'état des différents registres. Le transfert des groupes de signaux de données pendant les six premiers cycles d'horloge de la figure 3 est effectué de la façon suivante - Cycle d'horloge 1: pas d'activité - Cycle d'horloge 2: le sous-système central 4 est prêt à transférer A (1-1), le sous-système central 5 est prêt à transférer B(1-1). - Cycle d'horloge 3: le registre de transfert 51 contient A(l-l), le registre de transfert 52 contient B(l-l), le signal de maintien est envoyé au sous-système central 5. - Cycle d'horloge 4: le sous-système central 4 est prêt à transférer A(21), le registre de transfert 52 contient B(1-1), le registre d'entrée 55 contient A(l-l). - Cycle d'horloge 5: le sous-système central est prêt à transférer B(2-1), le registre de transfert 51 contient A(2-1), le registre d'entrée contient B(1-1). - Cycle d'horloge 6: le sous-système central 4 est prêt à transférer A(31), le registre de transfert 52 contient B(2-1), le registre d'entrée 55 contient A(2-1). Les groupes de données provenant du sous-systè- me central 5 sont désignés par la lettre B. Les chiffres associés aux lettres A et B désignent le numéro de la série de groupes de données et le numéro de-groupe de données, c'est-à-dire que, par exemple, (3-4) indique le quatrième élé- ment de groupe de la troisième série de groupes de données à transférer. Sur la figure 4, on a représenté le dispositif selon l'invention servant à constituer une interface entre un seul multiplexeur d'entrée/sortie et un ensemble de sous- 2472778 systèmes centraux. Chacun des sous-systèmes centraux N-M de l'ensemble est relié à un registre de transfert, de 61 à 62. Chaque registre de transfert est relié à un registre d'en- trée 67 par l'intermédiaire d'un commutateur 66. La posi- tion de commutateur assurant l'adressage du registre 67 est déterminée par des signaux provenant d'un circuit logique de commande 64. Le circuit logique de commande 64 est aussi relié aux positions de bit la à 2a des registres 61 à 62. Le circuit logique de commande 64 est en outre relié à chaque unité d'interface de commande pour envoyer un signal de main- tien à chaque unité dans des conditions appropriées. Sur la figure 5, on a représenté un circuit lo- gique de commande 64 ainsi que les signaux qu'il reçoit et qu'il émet. Des signaux d'horloge et des signaux provenant des registres 61 à 62 sont envoyés au circuit logique de com- mande 64 quand ces registres contiennent des groupes de si- gnaux de données à transférer au registre 55. Le circuit logi- que de commande 64 émet des signaux de sélection de position en direction du commutateur 66 et des signaux de maintien en direction des unités d'interface de commande en réponse à des signaux de "registre plein" et selon l'ordre séquentiel des registres. Un critère important à considérer dans le systè- me de traitement de données selon l'invention pour effectuer le transfert d'informations du sous-système central au multi- plexeur d'entrée/sortie est de prévoir un registre d'entrée de données (registre 55 sur la figure 2 et registre 67 sur la figure 4) qui reçoive des groupes de signaux de données mis à jour pendant chaque cycle d'horloge dans la mesure du possible. Afin d'élargir au maximum ce critère tout en rédui- sant au minimum la complexité du dispositif de l'invention, il faut que chaque sous-système central, c'est-à-dire l'u- nité d'interface de commande associée, crée une séparation d'un cycle d'horloge entre les phases d'application de grou- pes de signaux de données indépendants au registre de trans- fert du multiplexeur d'entrée/sortie associé à chaque sous- système central. Une série de groupes de signaux de données, associée à un seul traitement de sous-système périphérique, 6 2472778 est envoyée au registre d'interface sans séparation par un cycle d'horloge. C'est ainsi que le sous-système n'intro- duit pas de séparation entre des éléments d'une série de groupes de signaux de données, alors qu'il introduit une sé- paration d'un cycle d'horloge à chaque fois entre deux sé- ries de groupes de signaux de données. Sur la figure 2, le dispositif selon l'inven- tion est représenté en détail comme reliant le multiple- xeur d'entrée/sortie 10 aux sous-systèmes centraux 4 et 5. Les registres 51 et 52 contiennent chacun une cellule de registre qui fournit un signal de "registre plein" quand le registre reçoit un groupe de signaux de données et tant que le groupe de signaux de données reste dans le registre. Les cellules de "registre plein", 51a et 52a sont reliées au circuit logique de commande 54 auquel elles envoient des signaux logiques tant qu'un groupe de signaux de données est maintenu dans le registre de transfert en attendant un transfert au registre d'entrée 55. Les signaux de "regis- tre plein", de même que les signaux d'horloge provenant du système de traitement de données, sont les signaux envoyés au circuit logique de commande 54. Le circuit logique de commande 54 envoie des signaux au commutateur 53 qui déter- mine quel registre de transfert sera relié au registre d'entrée 55. Le circuit logique de commande 54 envoie éga- lement des signaux appropriés (de maintien) aux unités d'- interface de commande pour empêcher de superposer une écri- ture de groupes de signaux de données dans le registre de transfert duquel des données ont été transférées. Le cir- cuit logique de commande 54 extrait, selon l'adresse du commutateur 53, le signal de "registre plein" du registre de transfert en train d'envoyer des données au registre d'entrée 55. Quand un groupe de données est envoyé au re- gistre de transfert, le signal de "registre plein" est remis à zéro. En se référant aux figures 2 et 3, on voit comment sont transférés des exemples de séries de groupes de signaux de données. Au début du cycle d'horloge 1, on sup- pose qu'il n'y a pas de séries de groupes de signaux de don- nées à transférer à partir d'un sous-système central. Pen- dant le cycle d'horloge 2, des groupes de signaux de données provenant du sous-système central 4, A(l-l), et du sous- système central 5, B(ll), sont envoyés aux registres 51 et 52. Pendant le cycle d'horloge 3, le groupe de signaux A(l-l) est envoyé au registre 51 et un signal de "registre plein" provenant de la cellule 51a est envoyé au circuit lo- gique de commande 54. En même temps, le groupe de signaux B(l-l) est envoyé au registre 52 et un signal de "regis- tre plein" provenant de la cellule 52a est envoyé au circuit logique de commande 54. Dans le cas o les signaux de "re- gistre plein" sont envoyés simultanément, le contenu du re- gistre 51 a la priorité première et il est transféré au re- gistre 55 pendant le cycle d'horloge 4. Le circuit logique de commande 54 rend le commutateur associé au registre 51 actif et émet un signal de maintien en direction du sous- système central 5 relié au registre 52. Le signal de main- tien interdit l'envoi d'autres données au registre 52. L'exemple choisi sur k figure 3 indique que les groupes A(l-l) et B(l-l) sont des séries à un seul élé- ment. Comme les sous-systèmes centraux séparent des séries individuelles de groupes de signaux de données d'un cycle d'horloge, pendant le cycle d'horloge 4 le registre 51 ne reçoit pas le groupe de signaux de données suivant. Le signal de maintien pour le registre 52 est supprimé etle signal de "registre plein" provenant de la cellule 52a est toujours envoyé au circuit logique de commande 54. Pendant le cycle d'horloge 5, le contenu du registre 52 est envoyé au regis- tre 55 par l'intermédiaire du commutateur 53 et sous la com- mande du circuit de commande 54. Le groupe de signaux A(2-1), envoyé aux cir- cuits de sortie du sous-système central pendant le cycle d'horloge 4, est transféré au registre 51 pendant le cy- cle d'horloge 5 et au registre 55 pendant le cycle d'hor- loge 6. 8 2472778 Sur la-figure 3, on a représenté l'exemple d'une série de plusieurs groupes A(3-1), A(3-2), A (3-3) commençant avec le cycle d'horloge 6. Comme les groupes de signaux de données de la série ne sont pas séparés quand ils sont transférés au registre 51, le signal de "registre plein" provenant dela position 51a du registre 51 est réappliqué en permanence. Le circuit logique de comman- de 54 dontinue à activer le commutateur 53 de façon que le contenu du registre 51 soit transféré au registre 55 en séquence. Pendant ce transfert, le signal de maintien est envoyé en permanence au sous-système central 5 relié au registre 52, ce qui empêche de recouvrir les signaux de données dans le registre 52.. Les fonctions exécutées pendant certains cy- cles d'horloge de la figure 3 ont été définies plus haut pour les six premiers cycles d'horloge. Ainsi il apparaît qu'en séparant des séries de groupes de signaux de données, on peut avec un dispositif relativement simple avoir accès alternativement au multiplexeur d'entrée/sortie entre deux unités d'interface de commande. Le dispositif selon l'invention est moins efficace quand un seul sous-système central émet des sé- ries de simples groupes de signaux de données. Dans ce cas, le rendement serait de 50%. Cependant, quand les sé- ries de groupe uniques de signaux de données constituent une exception comme cela est confirmé pour l'exemple de réali- sation préféré de l'invention, le rendement de transfert est augmenté. De plus, l'activité de l'autre sous-système cen- tral augmente aussi le rendement. Sur la figure 4, on a représenté une exten- sion du schéma fonctionnel de la configuration à deux sous- systèmes centraux à une configuration dans laquelle une mul- tiplicité de sous-système centraux sont reliés à un seul multiplexeur d'entrée/sortie. Un commutateur 63 comporte, sur la figure 4, autant d'éléments qu'il existe de sous-systèmes centraux et de registres de transfert dans le multiplexeur d'entrée/sortie. Sur la figure 5, on a représenté la fonc- tionnalité supplémentaire que doit posséder le circuit logique de commande 64 de la figure 4 pour réaliser la configuration à plusieurs sous-systèmes centraux. En par- ticulier, la complication introduite par les multiples sous-systèmes centraux, par rapport aux deux sous-sys- times centraux de la figure 2, exige que le dispostif selon l'invention contienne des moyens pour détecter, pour le registre suivant et dans une séquence prédéter- minée, qu'un signal de "registre plein" provenant de la cellule de registre associé a été envoyé au circuit logi- que de commande64. Ce signal de "registre plein" inter- venant dans la séquence est ensuite envoyé au regis- tre 67 ainsi que les éléments suivants, éventuellement existants, de la même série de groupes de signaux de données. Le circuit logique de commande 67 doit aussi envoyer à nouveau un signal de maintien au soussystème central, duquel des données ont déjà été transférées, si une série de groupes de signaux de données est envoyée au registre après le cycle considéré. Le transfert d'une série de groupes de signaux de données provenant de ce sous-système central doit attendre l'adressage de la position de commutateur associée à ce sous-système. L'a- dressage est déterminé par une commande séquentielle des unités centrales de traitement et par les signaux de "registre plein" envoyés aucircuit logique de commande 64. 2472778 REVENDICATIONS 1. Dispositif pour recevoir des groupes de signaux de données d'une pluralité de sous-systèmescen- traux d'un système de traitement de données qui échangent des données avec des sous-systèmes périphériques par l'in- termédiaire d'un multiplexeur d'entrée/sortie, des séries des groupes de signaux de données étant envoyées aux bor- nes de sortie de chaque sous-système central en étant sé- parées par un cycle d'horloge de système, caractérisé en ce qu'il comprend: un registre de transfert (51,52) relié à cha- cun des sous-systèmes centraux (4,5), chaque registre de transfert comprenant une cellule de registre (51a, 52a) pour engendrer un signal indiquant la présence d'un grou- pe de signaux de données non transféré dans le registre de transfert associé; -un commutateur (53) relié à l'ensemble des re- gistres de transfert; un registre d'entrée (55) relié au commutateur pour recevoir chaque groupe de signaux de données à envoyer au multiplexeur d'entrée/sortie (10); et un moyen de commande (54) agencé pour rece- voir des signaux de l'ensemble des cellules de registre d'indication, ledit moyen de commande étant agencé en outre pour recevoir des signaux d'horloge de système et pour dé- terminer un registre de transfert présent par lequel des groupes de signaux de données peuvent être transférés au moyen de signaux d'adresse envoyés au commutateur, lesdits signaux d'adresse étant déterminés par une séquence prédé- terminée pour les sous-systèmes centraux, et par le conte- nu des cellules de registre, un nouveau registre de trans- fert présent pouvant être déterminé pendant un des cycles d'horloge de système de séparation. 2. Dispositif selon la revendicatio 1, ca- ractérisé en ce que 'les sous-systèmes centraux reliés au multiplexeur d'entrée/sortie (10) sont au nombre de deux (4,5). il 2472778 3. Dispositif selon la revendication 1, ca- ractérisé en ce que le moyen de commande (54) est agencé en outre pour effacer le contenu de la cellule de registre (52a) du registre de transfert (52) présent à chaque trans- fert d'un groupe de signaux de données. 4. Dispositif selon la revendication 1, carac- térisé en ce que le moyen de commande (54) est relié à cha- cun des sous-systèmes centraux (4,5). 5. Dispositif pour transférer des groupes de Io signaux de données à un multiplexeur d'entrée/sortie à partir d'une pluralité de sous-systèmes centraux d'un système de traitement de données qui échangent des groupes de signaux de données avec une pluralité de sous-systèmes périphériques par l'intermédiaire du multiplexeur d'entrée/sortie, carac- térisé en ce qu'il comprend X un premier registre (67) pour transmettre lesdits groupes de signaux de données au multiplexeur d'en- trée/sortie; un commutateur (66) relié au premier regis- tre; une pluralité de seconds registres (61-62) pour mémoriser de façon temporaire les groupes de signaux de données,chacun des seconds registres étant relié au commu- tateur et comprenant un moyen indicateur associé (61a-62a) indiquant la présence d'un groupe de signaux de données dans le second registre associé, ledit moyen indicateur étant acti- vé par l'entrée d'un groupe de signaux de données dans le se- cond registre associé; - un moyen de commande (64) relié au commuta- teur (66), au moyen indicateur (61a-62a) et à une horloge de système, ledit moyen de commande étant agencé pour déterminer lequel des seconds registres est relié au premier registre (67) en réponse à ladite horloge de système et au moyen indi- cateur; et -un moyen de sortie associé à chacun des sous- systèmes centraux (N-M) et relié à un des seconds registres, ledit moyen de sortie introduisant un cycle d'horloge de 12 2472778 système entre des séries de groupes de signaux de données. 6. Dispositif selon la revendication 5, ca- ractérisé en ce que le moyen de commande (64) est agencé en outre pour permettre au commutateur (66) de relier un nouveau registre (61-62) au premier registre (67) uniquement pendant ledit cycle d'horloge séparantle transfert de séries de grou- pes de signaux de données. 7. Dispositif selon la revendication 5, ca- ractérisé en ce que ledit moyen de commande (64) est relié à l'ensemble des sous-systèmes centraux (N-M), le moyen de commande interrompant le transfert de groupes de signaux de données en réponse à des signaux d'horloge et des signaux de moyen indicateur prédéterminés. 8. Dispositif pour transférer des groupes de signaux de données d'une pluralité de sous-systèmes centraux à un multiplexeur d'entrée/sortie, lesdits sous-systèmes cen- traux (N-M) étant contenus dans un système de traitement de données et ayant une interface avec des sous-systèmes péri- phériques par le multiplexeur d'entrée/sortie, caractérisé en ce qu'il comprend un circuit de sortie associé à chacun des sous-systèmes centraux pour envoyer des signaux de données à une borne de sortie de chaque soussystème central (N-M), des éléments de séries différentes de signaux de données n'étant pas envoyés à la borne de sortie pendant des cycles d'horloge de système consécutifs; - des registres de transfert (61-62) relié aux bornes de sortie, chaque sous-système central ayant un registre de transfert associé, ledit registre ayant un moyen indicateur (61a-62a)associé qui est activé quand un groupe de signaux de données est introduit dans le registre de trans- fert associé; - un moyen d'entrée (67) pour envoyer des groupes de signaux de données au multiplexeur d'entrée/sor- tie; - un commutateur (66) relié aux registres de transfert et au moyen d'entrée; et 13 2472778 un moyen de commande (64) relié aux moyens indicateurs à l'horloge de système et au commutateur, le- dit moyen de commande envoyant des signaux au commutateur, déterminés quand le contenu d'un registre de transfert est envoyé au moyen d'entrée en réponse aux signaux d'horloge de système et au contenu des moyens indicateurs. 9. Dispositif selon la revendication 8, caractérisé en ce que ledit moyen de commande (64) est agencé en outre pour permettre qu'un registre de transfert déterminé change à la fin d'une série de groupes de signaux de données. 10. Dispositif selon la revendication 8, ca- ractérisé en ce que le moyen de commande (64) est relié au- dit circuit de sortie pour empêcher la transmission de grou- pes de signaux de données aux bornes de sortie. 11. Dispositif selon la revendication 8, caractérisé en ce que le moyen de commande (64) est relié aux moyens indicateurs pour changer de contenu d'un de ces moyens indicateurs quand un groupe de signaux de données dans le registre associé est transféré au moyen d'entrée (67).