La présente invention se rapporte à un transistor à effet de champ, et plus particulierement à un transistor à effet de champ où les régions qui constituent ce transistor sont disposées dans une couche semi-conductrice composée sur un substrat semi-isolant fait d'un composé semi-conducteur semblable, et elle se rapporte à un procédé de fabrication d'un tel transistor. Un transistor à effet de champ ordinaire qui est actuellement largement utilisé est construit de façon qu'une couche d'un semi-conducteur du type N faite en un composé semi-conducteur tel que GaAs soit tirée par épitaxie sur un substrat semi-isolant fait du même composé semi-conducteur, qu'une électrode formant source et une électrode formant drain ayant un intervalle prédéterminé sient attacheesà la surface de la couche de semi-conducteur avec des contacts ohmiques et qu'une électrode formant porte dans une jonction de barrière de Schottky dans la couche de semi-conducteur soit disposée entre les électrodes de source et de drain. Une telle construction est révélez dans l'article de Charles #.Liechti intitulé "Microwave Field-Effect Transistor-1976", I.E.E.E. Transaction on Microwave Theory and Techniques, Vol. MTT-24, N06 pages 279 - 300 Juin 1976. Dans un transistor de cette construction, une couche diélectrique s'étend dans la couche de semi-conducteurà w tir de la jonction de Schottky selon la grandeur d'une tension de commande imprimée entre la porte et la source, ainsi l'aire en section transversale d'un trajet de courant de drain dans la couche de semi-conducteur est rétrécie selon la tension de commande de porte. Par ailleurs, le transistor construit comme décrit ci-dessus pose les problèmes qui suivent. D'abord, comme la couche de semi-conducteur est tiré par épitaxie sur le substrat semi-isolant, dans la plupart des cas, des parties de la couche de semi-conducteur à proximité du substratorosenterrt des défauts cristallins. De tolus, comme ces parties sont formées au stade initial de la croissanceépitaxiale, la concentration en impureté est difficile à rendre uniforme du fait de la technique de fabrication. Pour cette raison, il est extrêmement difficile de rendre uniforme les caractéristiques du transistor à la coupure7 ou à proximité de cette dernière, du courant de drain quelque soit le réglage précis de l'épaisseur de la couche de semi-conducteur au p#rocédé subséquent des étapes de fabrication du transistor. Ainsi, ce problème est l'un des facteurs diminuant le rendement des transistors satisfaisants Cela est plus particulièrement vrai dans des transistors assemblés en un circuit intégré.Par exemple, il est souhaitable de commander par tout ou rien le courant de drain avec une tension de commande de porte relativement faible de l'ordre de + 1 volt, & 'épaisseur de la couche de semi-conducteur devient de l'ordre de 0,1 à 0,15 P pour 1 x 1017 à 5 x 1016 cl 3 de concentration d'impureté du type N dans GaAs et le problème produit par la construction ci-dessus décrite a pour résultat une forte dispersion de la tension de coupure du courant de drain(rincement de porte). Pour cette raison, il est difficile d'assembler des transistors en un circuit intégré pour un usage commercial. Par ailleurs, le transistor de ce type est fabriqué par-les étapes consistant à former une couche de semiconducteur d'un type de conductivité en implantant des ions d'une impureté dans une surface d'un substrat semi-isolant fait en un composé tel que GaAs, de former des électrodes de source et de drain en contact ohmique avec la surface du substrat, puis de former une électrode de porte pour former une jonction de Schottky. Des transistors préparés par ce procédé sont révélés dans un article de B.W.Welch et autres intitulé "Gallium Arsenide Field Effect Transistor by Ion Implantation", Journal of Applied Physics, vol.45, n08, pages 3685-3687, Aoflt 1974 et dans un article de R.G. Hunsperger et autres intitulé "Ion-Implanted Microwave Field Effect Transistors in GaAs",Solid State Electronics, Vol. 18, pages 349-352. Avec le transistor ayant la construction ci-dessus décrite, afin de rétablir la structure cristalline déformée provoquée par les ions implantés qui sont implantés dans le substrat semi-conducteur pour former la couche de semi-conducteur et d'activer électriquement les ions implantés d'une impureté, il est nécessaire de soumettre le substrat implanté à un traitement de recuit où le substrat est chauffé à une température élevée de 800 à 9000C. Cependant ce traitement de recuit est accompagné du problème qui suit.Plus particulièrement, des impuretés résiduelles telles que du chrome, du silicium, et autres, contenues dans le substrat au moment de la préparation du substrat semi-conducteur semi-isolant, ont tendance à se diffuser où des impuretés externes non voulues peuventdincorporer, ou bien des impuretés implantées dans une partie prédéterminée à une concentration prédéterminée ont tendance à se diffuser. De#plus, quand la surface du substrat semi-conducteur semi-isolant est soumise à la haute température ci-dessus décrite, une surface d'un semi-conducteur composé tel que GaAs se décompose souvent.Du fait de divers phénomènes apparatssant au moment du recuit, il est difficile d'obtenir, avec une très bonne reproductibil4 un semiconducteur d'une épaisseur uniforme et contenant une impureté à une concentration uniforme. Cela produit également une dispersion de la tension de coupure de courant de drain du transistor résultant, diminuant ainsi le rendement. En conséquence, la présente invention a pour objet principal un transistor à effet de champ et un procédé de fabrication à un haut rendement, lui permettant d'être assemblé comme un circuit intégré. La présente invention a pour autre objet un transistor à effet de champ et son procédé de fabrication permettant de résuire la dispersion de la coupure du courant de drain. La présente invention a pour autre objet un transistor à effet de champ perfectionné pouvant être utilisé dans un circuit logique ne consommant que peu de courant électrique. La présente invention a pour autre objet un transistor à effet de champ et son procédé de fabrication permettant de déterminer la dimension d'un canal à former selon la précision d'un masque utilisé au moment de la fabrication du transistor, et ayant une caractéristique uniforme, et pouvant être fabriqué à un rendement supérieur aux transistors à effet de champ selon l'art antérieur. La présente invention a pour autre objet un transistor à effet de champ et son procédé de fabrication, pouvant avoir d'excellentes caractéristiques, non affectées par la qualité du cristal d'une couche composéede semiconducteur formée par croissance sur un substrat semi-conducteur composé semi-isolant. La présente invention a pour autre objet un transistor à effet de champ et son procédé de fabrication, ayant une caractéristique non affectée par divers facteurs provoqués par un traitement de recuit aux hautes températures, utilisé au moment où une couche de semiconducteur du type N est formée dans un substrat semiisolant par une technique d'implantation d'ions du type N. Selon l'invention, ces objets et d'autres encore peuvent être atteints en prévoyant un transistor à effet de champ comprenant une couche semi-isolante faite en un semi-conducteur composé, une couche semi-conductrice compose d'un premier type de conductivité et formée sur la couche semi-isolante, au moins deux régions de porte espacées ayant un second type de conductivité, différent du premier, et s'étendant jusqu'à ou près de la couche semi-isolante à partir d'une surface principale de la couche de semi-conducteur, des électrodes de source et de drain disposées sur les côtés opposés des régions de porte, les électrodes de source et de drain étant en contact ohmique avec la couche de semi-conducteur, et une électrode de porte en contact ohmique avec les régions de porte et électriquement isolée des régions de la couche de semi-conducteur autres que les régions de porte, le pourtour du transistor résultant étant en contact avec au moins deux régions de porte en semi-conducteur. Selon la présente invention, ces objets et d'autres encore peuvent être accomplis par un procédé de fabrication d'un transistor à effet de champ comprenant#les étapes de former une couche semi-isolante faite en un semiconducteur composé et une couche de semi-conducteur composé qui est disposée sur la couche semi-isolante, d'implanter des ions d'une impureté du type Påpartirdelasurfacepricipale de la couche de semi-conducteur composé pour former au moins deux régions de porte qui s'étendent de la surface principale pour atteindre sensiblement la couche semiisolante et qui sont disposées à un intervalle prédéterminé, l'impureté étant différente du premier type de conductivité, et le second type de conductivité étant différent du premier type de conductivité, et d'agglomérer ou de fritter des couches métalliques sur les régions de porte en contact ohmique ou sur des côtés opposés des couches de semi-conducteur, les régions de porte étant interposées pour former des électrodes de porte, de source et de drain, la seconde étapé comprenant de plus une étape de placer au moins deux des régions de porte de façon que ces régions soient en contact avec la région limite du transistor à construire. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparattront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels - la figure 1 est une vue en perspective montrant un mode de réalisation d'un transistor à effet de champ selon l'invention - la figure 2 est une coupe transversale faite suivant la ligne II-II de la figure 1 - la figure 3 est une coupe longitudinale faite suivant la ligne III-III de la figure 1 - la figure 3A est une coupe détaillée montrant la façon d'étendre une couche diélectrique représentée sur la figure 3 - les figures 4A à 4E montrentlssétapessuccessives d'un procédé de fabrication du transistor représenté sur la figure 1 ; - les figures 5 à 10 montrent d'autres modes de réalisation du transistor à effet de champ selon l'invention - les figures 11A à 11J montrent des étapes successives d'un autre procédé de fabrication d'un transistor selon l'invention - les figures 12, 13A et 13B montrent des modifications du procédé de fabrication de la figure Il - la figure 14 est une vue en perspective montrant les parties principales d'un autre mode de réalisation du transistor à effet de champ selon la présente invention;; - la figure 15 est une coupe transversale faite suivant la ligne XV-XV de la figure 14 - la figure 16 est un graphique montrant les courbes tension-courant obtenues quand des électrodes sont formées sur un substrat GaAs du type P - la figure 17 est un graphique montrant les courbes tension-courant obtenues quand les électrodes sont formées sur un substrat GaAs du type N - les figures 18A à 18F montrent les étapes successives d'un autre procédé de fabrication du transistor à effet de champ des figures 14 et 15 ; et - la figure 19 est une coupe transversale montrant les parties principales d'un mode de réalisation modifié du transistor à effet de champ des figures 14 et 15. Un mode de réalisation préféré du transistor à effet de champ 10 représenté sur la figure 1 comprend un substrat semi-conducteur Il fait en composés tels que GaAs ou inP. Le substrat 11 a une épaisseur de l'ordre de 200 à 400 et une forte résistivité spécifique de 106 ohm-centimètre ou plus. Sur le substrat Il est formée une couche 12 d'un composé semi-conducteur semblable du type N, par exemple en GaAs par une technique de croissance épitaxiée. La couche 12 a une concentration en impureté du type N de 5 x 1016 atomes/cm3, par exemple, et une épaisseur de 0,1 à I r. Des couches 13 et 14 en métaux tels que or-étain et or-germanium sont appliquées en parallèle sur la surface principale de la couche de semi-conducteur 12, à une distance appropriéenpar exemple 5-10 r, pour former des électrodes de source et de drain, et ces couches en métal sont en contact ohmique avec la couche de semi-conducteur 12. Un certain nombre de régions de porte de semiconducteur du type P 15a-15d sont formées dans la couche 12 le long d'une ligne droite à peu près au centre entre les couches en métal 13 et 14 et parallèle à elles. Ces régions 15a-15d sont formées en implantant des ions de Be, par exemple, dans la couche 12 et leur configuration en section transversale est circulaire, et elles atteignent l'interface entre la couche 12 et le substrat semi-isolant Il ou s'étendent au-delà de l'interface, dans le substrat 11. La température du traitement de recuit après l'implantation de Be ci-dessus décrite pour restituer la structure cristalline endommagée par l'implantation et activer électriquement les ions Be en impuretés du t##ype P est extrêmement faible, par exemple 550 à 6000C, en comparaison à la température de recuit pour une implantation d'une impureté du type N. Par conséquent, des phénomènes non voulus introduits pendant un traitement de recuit à haute température après implantation d'une impureté du type N sont annulés dans le cas de l'implantation de Be dans le cas du type P. Les parties des régions de porte qui sont exposées sur la couche 12 sont reliées par contact ~ ohmique à une couche en métal 17 faite en or-zinc et servant d'électrode de porte. La couche 17 est couverte d'une couche isolante 18 telle que Si02 et est séparée de la surface principale de la couche 12 à l'exception des parties 17a-17d en contact avec les régions de porte 15a-15d, respectivement. Dans l'exemple représenté, la couche isolante 18 couvre la surface exposée de la couche de semi-conducteur 12 et des couches en métal 13 et 14. Dans ce mode de réalisation, en vue d'isoler divers éléments, une partie de la couche 12 de semi-conducteur est attaquée sous forme d'une structure mésa pour exposer une partie du substrat semi-isolant 11. Dans ce cas, la partie attaquée de la couche 12 peut venir en contact avec une région de porte en semi-conducteur (dans l'exemple de la figure 1, la région 15a). Pour cette raison, la couche en métal 17 forme également un contact ohmique avec la région de porte 15a à une paroi latérale de la structure mésa. Ce transistor fonctionne comme suit. Ainsi, quand une source de polarisation prédéterminée (non représentée) est reliée entre l'électrode de source 13 et l'électrode dedrain 14, le courant de drain traverse un trajet passant par l'électrode de drain 14-la couche de semi-conducteur 12- qes parties entre les régions respectives de porte en semi-conducteur-la couche de semi-conducteur 12l'électrode de source 13.Dans ces conditions, quand une tension de commande est appliquée entre les électrodes de porte 17a-17d et l'électrode de source 13 commme les jonctions PN formées entre la couche de semi-conducteur 12 et les régions de porte respectives sont polarisées en inverse, des couches diélectriques 20a, 20b, 20c et 20d (représentées en pointillés sur les figures 2 et 3) peuvent s'étendre vers la couche 12 à partir des régions respectives 15a-15d comme cela est indiqué par les flèches sur les figures 2 et 3.En conséquence, dans les régions 12a-12c (voir figure 3) de la couche de semi-conducteur 12, par où s'écoule le courant de drain entre les régions respectives de porte en semi-conducteur 15a-15d, des couches diélectriques s'étendent des régions 15a et 15b, 15b et 15c et 15c et 15d jusqu'aux régions respectives adjacentes 12a-12c, diminuant ainsi la largeur de ces régions selon la tension de porte inverse appliquée. En conséquence, le courant de drain passant par ces régions diminue#graduellement avec l'augmentation de la tension de commande de porte en polarisation inverse et est finalement coupé. Le transistor à effet de champ construit comme ci-dessus présente les avantages qui suivent (i) comme plusieurs régions de porte en semi-conducteur sont formées à travers une couche de semi-conducteur consistant en un semi-conducteur composé formé sur une couche semi-isolante de semi-conducteur faite d'un composé semblable, de la surface principale de la couche de semiconducteur jusqu'au semi-conducteur semi-isolant, il est possible d'obtenir des transistors à effet de champ d'une qualité uniforme à un très bon rendement, adaptés à une fabrication de circuits intégrés.Plus particulièrement, les couches diélectriques s'étendant des régions de porte de semi-conducteur formées sensiblement à angle droit à la couche de semi-conducteur 12, sont formées sensiblement parallèlement à la direction de l'épaisseur de la couche de semi-conducteur et s'étendent vers les régions te porte de semi-conducteur opposées. Par exemple, l'état de la couche diélectrique sera décrit en plus de détail en se référant à la figure 3A. La couche diélectrique est plus ou moins déformée en une partie 12a de la couche de semi-conducteur proche du substrat, du fait de défauts de cristal ou une concentration non uniforme de l'impureté, et dans un état normal; la couche diélectrique stétend mrunefihs ande longueur que d'autres parties du fait de la moindre concentration des impuretés du type N.Pour cette raison, ces parties 20a1 et 20b1 sont reliées ensemble un peu plus tôt que d'autres parties. Ces parties sont placées à proximité du substrat à quelques centaines d'Angstr#ms , ce qui est extrêmement plus petit que l'épaisseur (1 r, par exemple) de la couche de semi-conducteur 12. Pour cette raison, quelleae soit la variation des caractéristiques de ces parties 20 1 et 20b1, Le contrôle du courant de drain, c'est-à-dire la caractéristique de porte, est déterminé par l'état d'allon gement des couches diélectriques relativement uniformes aux parties autres que les parties 20a1 et 20b1. Ainsi, il est possible d'obtenir des transistors ayant des caractéristiques uniformes.Par ailleurs, selon l'invention, comme les couches diélectriques s'étendent endirection opposée, même si l'épaisseur de la couche de semiconducteur est extrêmement réduite à quelques centaines d'Angstrdms, par exemple, afin d'obtenir des transistors logiques à une faible consommation de puissance, les caractéristiques de "pincement" de la porte des transistors ne sont pas affectées par les défauts cristallins ou une concentration non uniforme de l'impureté dans la direction de ltépaisseur. Ainsi, il est possible d'obtenir des transistor à effet de champ consommant moins de puissance que les transistors selon l'art antérieur. (2) par ailleurs, comme il est possible de déterminer la largeur du canal selon l'espace entre les régions de porte de semi-conducteur, la caractéristique,' de contrôle ou commande de porte du transistor peut être déterminée par la précision d'un masque utilisé pour former les régions de porte. Par ailleurs, comme l'épaisseur de la couche de semi-conducteur n'est pas prédéterminée pour déterminer la largeur du canal comme dans l'art antérieur, il est possible de choisir toute épaisseur souhaitée pour la couche de semi-conducteur, produisant alnsilfacilement un transistor à effet de champ à une valeur de courant souhaitée. (3) de plus, selon l'invention, les régions de porte de semi-conducteur aux deux extrémités d'un agencement de ces régions sont placées awpourtoursou régions limites de la région du transistor, il est donc possible d'obtenir un transistor non influencé par la construction au pourtour de sa région. (4) comme on l'a décrit ci-dessus, comme les régions de porte de semi-conducteur aux deux extrémités de leur agencement sont placées aurcpourtours de la région du transistor, il est possible d'empêcher la caractéristique de commande de porte d'être affectée par les parois latérales formées quand le transistor est du type mésa. (5) de plus, en plaçant les régions de porte de semi-conducteur aux pourtours de la région du transistor, même si la précision de la mise en place d'un masque utilisé pour former les pourtours du transistor peut plus ou moins diminuer, il est possible d'obtenir, à de très bons rendements, des transistors ayant les caractéristiques souhaitées. Cet avantage peu être amélioré en augmentant la dimension des régions de porte de semi-conducteur en contact avec le pourtour dans la direction d'alignement de ces régions de porte. Le transistor à effet de champ ayant la construction ci-dessus décrite peut être préparé par le procédé qui suit : d'abord, on prépare un substrat semi-isolant 31 fait en un semi-conducteur composé, GaAs, d'une résistivité supérieure à 106 ohms-cm et d'une épaisseur de 300 . Alors, une couche de semi-conducteur 32 faite en GaAs contenant une impureté du type N tale que Si, S ou Se à une concentration de 5 x 1016 atomes.cm3 est tirée par épitaxie à une surface du substrat 31, sur une épaisseur de I r. Les parties non voulues de la couche de semiconducteur 32 sont retirées par un processus d'attaque sélective pour former une couche de semi-conducteur 32b ayant des parois latérales 32a de construction mésa. Alors, une partie du substrat semi-isolant 31 est exposée comme cela est représenté sur la figure 4A. Ensuite, des ions d'une impureté du type P comme Be sont implantés par une technique bien connue d'implantation d'ions, pour former des régions de porte de semi-conducteur du type P 34a, 34b, 34c et 34d qui s'étendent de la surface principale de la couche de semiconducteur 32b jusqu'au substrat semi-isolant 31. La région 34a est formée à la position d'un pourtour d'un transistor à former. Dans ce mode de réalisation, les régions 34b-34d ont la forme de cylindres tandis que la région de porte 34a a la forme d'une effipse dont l'axe majeur est dans la direction d'alignement des régions de porte et dont l'axe mineur a la même longueur que le diamètre des autres régions 34b-34d. Avec cette construction, au pourtour de la région du transistor, comme la couche de semi-conducteur 32b a des parois latérales 32a de construction mésa, les ions du type P implantés pour former la région de porte 34a pénètrent plus profondément dans le substrat 31 que ceux utilisés pour former les autres régions 34b-34d.Cependant, comme le substrat 31 ne contribue pas aux caractéristiques de fonctionnement du transistor résultant, une profonde pénétration des ions implantés n'affecte pas les caractéristiques. Cet état est illustré sur la figure 4B. Alors, des couches en métal 36a et 36b par exemple, en or-germanium, sont formées par un procédé connu, aux parties où doivent être formées les électrodes de source et de drain d'un transistor à effet de champ. Cet état est illustré sur la figure 4C. Alternativement, les couches en métal 36a et 36b peuvent être formées par dépôt à la vapeur de métal sur toute la surface exposée puis par photo-attaque de la couche de métal déposée afin de ne forcer que les parties agissant comme électrodes de source et de drain à rester. Ensuite, les parties restantes sont frittées ou agglomérées à une température de 4500C pendant 30 secondes pour forcer l'or-germanium à former des alliages avec GaAs pour obtenir des contacts ohmiques avec GaAs du type N. De cette façon, on peut obtenir des électrodes de source et de drain en contact ohmique avec le semi-conducteur 32b. Ensuite, une pellicule isolante 38 comme une pellicule de SiO2 ou Si3N4 est formée sur toutes les surfaces du substrat semi-isolant exposé 31, la couche de semiconducteur 32b et ses parois latérales 32a, sur une épaisseur de 0,2 à 1 p. Alors, des fenêtres 38a-38d, plus petites que les régions de porte 34a-34d, sont formées à travers la pellicule isolante pour exposer les parties supérieures des régions de porte comme cela est illustré sur la figure 4D. Dans cet exemple, une partie 38e de la pellicule isolante 38 recouvrant la paroi latérale 32a contiguë à la région de porte exposée 34a et une partie 38f recouvrant le substrat semi-isolant 31 sont également retirées. Enfin, une couche de métal de Au-Zn, par exemple, est déposée à la vapeur sur la partie de la pellicule isolante aux parties 38a-38f-où la pellicule isolante 38 a été retirée et sur la partie de la pellicule isolante entre ces parties 38a-38f pour former une électrode de porte 40. Alternativement, l'électrode 40 peut être formée en déposant, à la vapeur, une couche de métal, sur toute la surface à la suite de l'étape illustrée sur la figure 4D puis en retirant les parties non voulues par une technique de photo-attaque pour former une électrode de porte comme cela est représenté sur la figure 1. Ensuite, la pellicule isolante inutile 38 est retirée. Dans cet exemple, des parties de la pellicule isolante sur les électrodes de source et de drain sont retirées, et cet état est illustré sur la figure 4E. Le transistor à effet de champ ainsi obtenu a la construction représentée sur la figure 1. On comprendra que la présente invention n'est pas limitée au mode de réalisation spécifique ci-dessus décrit et que de nombreux changements et modifications peuvent être faits sans s'écarter du cadre de l'invention. Par exemple, bien que dans le mode de réalisation représenté sur les figures 1 à 4, la surface du transistor à effet de champ soit couverte d'une pellicule isolante, il est également possible d'isoler électriquement des parties reliant des régions respectives de semi-conducteur de l'électrode de porte de la couche de semi-conducteur 32b sans utiliser la pellicule isolante. Une telle construction peut être obtenue en remplaçant l'étape de formation de la pellicule isolante 38 représentée sur la figure 4D par une étape de formation d'une couche de 'tphotorésist't et après avoir former l'électrode de porte représentée sur la figure 4E, la couche de "photoresist" est retirée par attaque. Cet état est représenté sur la figure 5 où des éléments correspondant à ceux de la figure 1 sont désignés par les mêmes repères. La figure 6 montre un transistor à effet de champ modifié selon l'invention, ayant une fonction d'inverseur, où une électrode de connexion d'alimentation 50 est disposée en contact ohmique avec la couche de semiconducteur 12 sur le côté opposé à l'électrode de source 13,à une distance prédéterminée de l'électrode de drain 14 du transistor représenté sur la figure 1. Cette construction permet d'utiliser la région de semi-conducteur 12f entre l'électrode de drain 14 et l'électrode de connexion 50 comme résistance de charge du transistor, maintenant ainsi la tension de sortie dérivée à l'électrode de drain à une valeur constante. Plus particulièrement, la tension de sortie Vsor du transistor peut être exprimée par l'équation qui suit: Vsor =IxR où R représente la valeur de la résistance de charge, et I le courant de drain s'écoulant dans la résistance de charge. Selon l'invention, comme la région de résistance de charge est formée dans la direction de l'épaisseur de la couche de semi-conducteur, le courant I varie proportionnellement à l'épaisseur de cette couche. Au contraire, la résistance de charge est proportionnelle à la longueur de la couche de semi-conducteur et inversement proportionnelle à sa largeur et sa hauteur. Dans ce cas, la hauteur de la résistance de charge correspond à l'épaisseur de la couche de semi-conducteur. En conséquence, la tension de sortie Vsor est proportionnelle à la longueur de la couche de semi-conducteur et inversement proportionnelle uniquement à la largeur, ces valeurs étant déterminées par la précision d'un masque utilisé pour la fabrication du transistor, et considérées comme étant sensiblement constantes. Ainsi, avec cette construction, il est possible de maintenir la tension de sortie à une valeur constante quelle que soit la variation de l'épaisseur lors de la construction de la couche de semi-conducteur. Comme on peut le voir en pointillés sur la figure 5, une couche tampon très résistante 60 du type P ou consistant en un composé semi-conducteur semblable peut être interposée entre le substrat semi-isolant 11 et la couche de semi-conducteur12. Bien que dans les modes de réalisation qui précèdent une électrode de porte soit interposée entre les électrodes de source et de drain, plusieurs électrodes de porte peuvent être prévues comme cela est représenté sur les figures 7, 8 et 9. Ainsi, un transistor modifié 70 ayant une fonction d'inverseur, qui est représenté sur la figure 7, comprend un substrat semi-isolant 71 fait d'un composé, une couche de semi-conducteur du type N 72 faite d'un composé semblable, des électrodes de source et de drain 74 et 75 et deux électrodes de porte 76a et 76b disposées entre les électrodes de source et de drain 74 et 75 formées sur une surface principale de la couche 72 de semiconducteur du type N. Comme celles représentées dans les modes de réalisation qui précèdent, les électrodes de porte sont en contact ohmique avec les régions de porte de semi-conducteur du type P 77a, 77b, 77c, 80a et 80b qui s'étendent de la surface principale jusqu'au substrat 71 dans la direction de 1'épaisseur de la couche 72. Les régions 77b et 77c reliées à une électrode de porte 76b sont en contact avec les pourtours 78a et 78b du transistor tandis que la région 77a reliée à l'électrode de porte 76a est disposée pour définir une zone triangulaire avec les régions 77b et 77c entre les régions 77b et 77c et l'électrode de drain. L'électrode de drain 75 sert également de borne de sortie pour les étages suivants, et une électrode de connexion d'alimentation 79 à une distance définie de l'électrode de drain 75, est disposée en contact ohmique avec la surface principale de la couche de semi-conducteur 72, ainsi un transistor de charge est formé entre l'électrode de drain 75 et l'électrode de connexion d'alimentation 79.Dans ce cas, l'électrode de drain est en contact ohmique avec les régions 80a et 80b de semi-conducteur du type P en trime de piliersou colonnes qui sont formé dans la couche de semi-conducteur 72 entre l'électrode i drain 75 et l'électrode de connexion 79 afin d'utiliser le transistor de charge du transistor à effet de champ d'attaque. Comme on le sait bien, la charge de ce type est utilisée pour résoudre les problèmes mis en cause lors des étapes de fabrication ainsi qu'un problème concernant la grandeur de l'impédance de charge et la dimension de la charge. Dans ce mode de réalisation, l'électrode de source 74 est à la masse. Avec cette constructionle transistor formant inverseur 70 peut accomplir diverses opérations-logiques en choisissant de façon appropriée un espace de canal dAB entre les régions de porte de semi-conducteur 77a et 77b ou 77c et l'espace de canal dBB entre les régions 77b et 77c, et en combinant les entrées A et B appliquées aux électrodes de porte 76a et 76b, respectivement. Bien que dans cette modification, les régions de porte de semi-conducteur 77b et 77c soient en contact ohmiqueen commun avec une électrode de porte 76b, ces régions peuvent être en contact ohmique avec des électrodes de porte différentes. Alors, le nombre de combinaison des opérations logiques peut être accru par rapport à la combinaison ci-dessus décrite. La figure 8 montre une modification du transistor représenté sur la figure 7. Le dispositif 100 représenté sur 'a figure 8 se compose de deux transistors d'attaque 101 et 102 et d'un transistor de charge 103 agencés sous la forme d'une lettre Y. Ces éléments sont formés sur une couche de semi-conducteur 106 du type n sur un substrat semi-isolant 105 d'un semi conducteur composé. Les transistors 101 et 102 ont une électrode commune de drain 107. Le transistor 101 est constitué par l'électrode 107, une électrode de source 108 disposée sur la couche de semi-conducteur 106 placée à 1'extrémité externe d'une branche du Y,-des régions de porte de semi-conducteur en forme de pilier I10a et 110b qui s'tendent dans la direction de l'épaisseur de la couche 106 entre les électrodes de drain et de source 107 et 108, et des électrodes de porte Plia, Illb et Illc en contact ohmique avec ces régions.De la même façon que dans les modes de réalisation qui précèdent, les régions 110a et 110b de semi-conducteur de porte s1 étendent de la surface principale de la couche de semi-conducteur 106 jusqu'à proximité ou jusqu'au substrat 105.Les régions 110a et 110b sont adjacentes aux pourtours 112a et 112b du transistor comme dans les modes de réalisation qui précèdent. Le transistor 102 est constitué par l'électrode de drain 107, une électrode de source 115 montée sur la couche de semi-conducteur 106 à l'extrémité externe de l'autre branche du Y, les régions de porte de semi-conducteur en forme de pilier 110b et 110c qui s'étendent dans la direction de l'épaisseur de la couche de semi-conducteur 106 entre les électrodes de source et de drain 115 et 107 et les électrodes de porte 111b et Illc en contact ohmique avec ces régions de porte.Comme dans cette modification, la région de porte de semi-conducteur 110b et l'électrode de porte Illb en contact ohmique avec elle sont prévues pour les deux transistors 101 et 102, la région de porte 110b et l'électrode de porte 111b sont utilisées en commun pour les deux transistors. Comme pour les régions de porte 110a et 110b, la région de porte 110c s'étend également de la surface principale de la couche de semi-conducteur 106 jusqu'à ou près du substrat 105. De la même façon que dans les modes de réalisation qui précèdent, les régions 110b et 110c sont en contact avec les pourtours 116a et 116b du transistor 102. Une électrode de connexion d'alimentation 118 est disposée sur la surface principale de la couche de semiconducteur 106 en contact ohmique et à une distance définie de l'électrode commune de drain 107. Pour cette raison, un transistor de charge 103 est formée entre l'électrode de drain 107 et l'électrode de connexion d'alimentation 118. L'électrode 107 est également en contact ohmique avec les régions de semi-conducteur du type P 119a et 119t en forme de pilier qui sont formées dans la couche de semi-conducteur 706 entre I'électrode de drain 107 et l'électrode de connexion d'alimentation 118 pour former un transistor à effet de champ de charge. Dans ce mode de réalisation, les électrodes de source 108 et 115 sont mises à la masse par des résistances 120 et 121. Quand l'espace de canal dAC entre les régions de porte de semi-conducteur 110a et 110b et l'espace de canal dBC entre les régions de porte 110b et 110c sont avantageussiient choisis, des sorties de diverses opérations logiques peuvent être dérivées par des combinaisons appropriées des entrées A, B et C appliquées aux électrodes de porte IIIa-IIIc. La figure 9 illustre une autre modification du transistor à effet de champ selon l'invention. Un dispositif 130 qui y est représenté est une modification de la figure 7, avec une disposition différente de l'électrode de porte et de la région de porte de semi-conducteur. Plus particulièrement, des régions de semi-conducteur du type P 131a-131d sont formées entre l'électrode de drain 75 et l'électrode de source 74 et les électrodes de porte 132a-132d sont en contact ohmique avec des régions respectives 131a-131d. Les régions de porte de semi-conducteur respectives 131a et 131b sont en contact avec le pourtour 78a du dispositif 130 tandis que les régions de porte 131c et 131d sont en contact avec le pourtour 78b. Avec cette construction également, en choisissant de façon appropriée l'espace de canal dAC entre les régions 131a et 131c et l'espace de canal dBD entre les régions 131b et 131d, et en combinant de façon appropriée les entrées A-D appliquées aux électrodes 132a-132d, diverses opérations logiques peuvent être accomplies par le dispositif. Les régions de porte de semi-conducteur caractérisant l'invention peuvent avoir la forme d'un rectangle, d'un triangle, d'une étoile, d'un diamant ou toute autre forme souhaitée en plus d'un cercle et d'une ellipse. Bien que dans le mode de réalisation qui précède on ait utilisé une construction mésa dans le but d'isoler électriquement les éléments, toute autre construction de séparation peut être utilisée. Par exemple, la figure 10 est une coupe montrant clairement ~ que des régions de porte de semi-conducteur 141a et 141c sont placées au pourtour du transistor. En réalité, les électrodes de source et de drain sont disposées sur la région 142 en contact ohmique sur les côtés opposés des régions de porte 141a-141c et dans un plan perpendiculaire à la feuille du dessin. La même construction peut être obtenue en implantant des ions d'oxygène dans une région d'une couche de semi-conducteur du type N sur une couche semi-isolante autre que la région de transistor afin de convertir la couche de semi-conducteur du type N en cette partie, en une région isolante. Dans tous les cas, deux régions de porte de semi-conducteur d'un agencement doivent être en contact à la fois avec les pourtours de l'élément à isoler avec la région isolante. Bien que dans le mode de réalisation précédent, la couche semi-isolante soit faite d'un semi-conducteur composé comme GaAs ou InP, d'autres semi-conducteurs composés ayant une résistivité spécifique supérieure à 106ohms-cm peuvent être utilisés. Si la résistivité spécifique est inférieure à 106ohms-cm, un courant de fuite s'écoulant dans le semi-conducteur composé exerce un effet non souhaitable sur la caractéristique du transistor à effet de champ formé. Les figures lIA à 11J illustrent un autre exemple d'un procédé de fabrication du transistor à effet de champ selon l'invention. D'abord, on prépare un substrat semi-isolant 170 fait en un semi-conducteur composé comme GaAs ayant une résistivité supérieure à 106ohms-cm et une épaisseur de 200 à 400 . Alors, on forme, sur la surface de ce substrat 170, une couche de semi-conducteur du type N 171 faite d'un composé comme GaAs ayant une épaisseur de l'ordre de 0,1 à 1 . La couche 171 peut, par exemple être tirée par épitaxie. Cet étàt est repré sente sur la figure liA. Une couche isolante protectrice 172 faite en SiO2, Si3N4 et autres, d'une épaisseur de l'ordre de 0,05 à 0,5 p est formée au-dessus de la couche de semi-conducteur du type N 171. La couche protectrice est formée par une méthode traditionnelle comme un dépôt de vapeur chimique ou une technique de pulvérisation. Une couche de "photoresist" 173 est subséquemment formée sur la coche protectrice 172 sur-une épaisseur comprise entre 0,5 et 3 . Cet état est illustré sur la figure 11B. La couche de "photoresist" 173 est alors pourvuS en alignement, d'un certain nombre de fenêtres ou trous 173a à 173e par une technique de photo-attaque. Les trous dans ce cas sont de forme rectangulaire et sont espacés à des intervalles réguliers les uns des autres. Cet état est illustré sur la figure 11C. En utilisant la couche de photoresist 173 pourvue des trous, comme masque, les ions d'une impureté comme Be sont implantés du dessus dans une direction indiquée par la flèche A, dans des conditions, par exemple, de 100KeV et à une dose d'ions Be de l'ordre de 5 x 1014 cm#2. - Les ions Be ainsi implantés par les trous 173a à 173e de la couche de "photoresist" 173 peuvent pénétrer dans la couche protectrice 172 ainsi que la couche de semi-conducteur 171 et atteindre jusqu'à la partie supérieure du substrat semi-isolant 170 à proximité de lui, avec pour résultat des régions implantées d'ions Be 174a à 174e formées aux parties correspondant à ces trous 173a à 173e. Cet état est représenté sur la figure 11D. Les parties de la couche protectrice 172 qui sont exposées par les trous 173a à 173e sont alors retirées en utilisant la couche de "photoresist" 173 comme masque. Cela est effectue, par exemple, en utilisant une technique d'attaque au plasma ou de pulvérisation traditionnelle. La couche 173 est alors enlevée par attaque en utilisant, par exemple, un agent d'enlèvement du "photoresist" et analogue. Cet état est représenté sur la figure lIE. On soumet alors à un traitement de recuit à une basse température par exemple entre 500 et 6600C pendant 20 à 60 minutes. Comme le traitement de recuit pour l'activation électrique des impuretés du type P est entrepris à basse température, il n'y aura presque pas d'effet provoqué par le recuit à haute température pour l'impureté du type N comme on l'a mentionné ci-dessus. Les régions 174axa 17/te gnn sont implantés des ions sont ainsi activées, restaurant ainsi les cristaux du semiconducteur des dégats provoqués par l'implantation d'ions et reforment es régions 174a à 174du des régions de porte de semi-conducteur du type P 175a à 175e. Par suite, une jonction PN se forme entre les régions de porte de semi-conducteur du type P 175a à 175e et les régions de semi-conducteur du type N restantes dans la région de semi-conducteur 171. Cet état est illustré sur la figure 11F. Une bande d'une couche métallique 177 d'une épaisseur de l'ordre de 0,1 à 1 ç est formée pour relier les régions de porte de semi-conducteur 175a à 175e qui sont disposées en alignement, en utilisant les trous 172a à 172e de la couche protectrice 172 comme masque. La couche métallique 177 est formée soit par dépôt à la vapeur ou pulvérisation, et elle est en contact ohmique avec les régions 175a à 175e pour servir d'électrode de porte. Dans ce cas, la couche métallique 177 est formée, par exemple, d'un alliage Au-Zn; Cet état est représenté sur la figure 110. Les couches protectrices 172 des deux côtés de la bande de la couche métallique 177 sont alors retirées en attaquant selon un motif prédéterminé pour former des gorges 172g et 172h parallèles aux régions 175a à 175e. Cet état est représenté sur la figure 11H. La figure 11H montre la partie indiquée par la ligne H-H de la figure 110, en coupe transversale. Des couches conductrices 178a et 178sous forme d'une bande, sont alors formées pour venir en contact ohmique avec la couche de semi-conducteur 171 qui est exposée dans les gorges 172g et 172h. Les couches conductrices sont faites d'alliage Au-Ge et servent d'électrodes de source et de drain du transistor à effet de champ à construire. Cet état est illustré sur la figure 11I. La configuration du transistor à effet de champ ainsi obtenu est illustrée sur la figure IIJ. Le transistor à effet de champ ainsi obtenu et représenté sur la figure 11J a un courant de saturation ISD de 86 mA si la tension appliquée à l'électrode de porte est nulle, avec une transconductance de 20 mS exprimée par les changements pour 1 volt de ISD de la tension VsD entre la source et le drain, avec une tension de pincement de porte de -9V, ce qui rend la valeur de ISD nulle. La figure 12 montre une modification du procédé représenté sur la figure 11. La coupe de la figure 12 correspond à celle représentée sur la figure 11C. Comme onle comprendra en considérant cette figure, la couche de semi-conducteur 171 est exposée par les trous 173a à 173e formés en alignement dans la couche de "photoresist" 173; cela est da au fait que la couche de "photoresist" 173 est formée directement sur la couche de semi-conducteur 171 sans la couche protectrice précédente. Quand des ions sont implantés dans cet état, la tension d'accélération au moment de l'implantation des ions peut être réduite en comparaison au procédé de la figure 11. On notera de plus que la couche 173 peut servir à isoler dans l'espace les couches de semi-conducteur du type Na moment du dépôt de l'électrode de porte puis être retirée par attaque pour obtenir une structure semblable à celle de la figure 5. On la retire parce que ne peut résister au traitement subséquent à haute température. Les figures 13A et 13B montrent d'autres modifications de l'exemple de la figure 11. D'abord, le procédé suivant celui de la figure 11D est représenté sur la figure 13A, ou les parties des régions de porte de semi-conducteur du type P 175a à 175e à proximité de la surface, sont retirées sur une épaisseur de l'ordre de 0,1 à 0,5 1l, par exemple, par attaque en utilisant la couche 173 comme masque. Dans ce cas, les régions 175a à 175e sont quelque peu étendues dans la direction de la surface inférieure de la couche protectrice 172, s'étendant du bord du trou de la couche protectrice 172 du fait des procédés d'implantation d'ions et de recuit subséquents au procédé de la figure 11E. Par conséquent, les régions de porte de semi-conducteur du type P sont configurées selon la lettre U en coupe transversale par le traitement d'attaque décrit ci-dessus, et la couche de semi-conducteur 171 ne peut être exposée. La bande de la couche métallique est alors disposée sur les régions de porte de semiconducteur par un procédé semblable à celui représenté sur la figure IIG pour former une électrode de porte 177 en contact ohmique avec ces régions et on soumet de plus au- procédé représenté sur la figure 11H.Les couches protectrices 172 placées sur les côtés opposés, avec les régions de porte de semi-conducteur 175a à 175e interposées entre elles, sont retirées. Après avoir retiré les couches protectrices 172 pendant le procédé de la figure 11H, les couches métalliques 178a et 178b sont disposées sur les parties exposées de la couche de semi-conducteur 171, pour former les électrodes de source et cqe drain en contact ohmique avec la couche de semi-conducteur 171. La figure 13B montre le transistor à effet de champ ainsi construit, cette figure étant une coupe de la figure 13A faite suivant la ligne B-B. il est par conséquent possible d'exposer les parties des régions de porte de semi-conducteur formées par la technique d'implantation d'ions là où l'impureté du type P a la plus forte concentration, permettant ainsi un plus faible contact ohmique des régions avec les électrodes de porte 177 disposées par dessus. Le procédé de fabrication d'un transistor à effet de champ illustré sur la figure Il peut être modifié de diverses façons. Par exemple, après ou pendant les étapes représentées sur la figure 11C, la couche protectrice eut être retirée selon lé motif de fenêtres du "photoresist",et cnpeutsoumettre à l'étape d'implantation de la figure 11D. il est également possible d'avoir une très forte concentration à proximité de la surface principale de la couche de semi-conducteur, par des implantations multiples. Par cette façon, il n'est plus nécessaire de retirer la surface des régions de semi-conducteur du type P par attaque comme cela est illustré sur la figure 13. Les figures 14 et 15 montrent un autre mode de réalisation modifié du transistor à effet de champ selon l'invention. Sur le dessin, le substrat semi-conducteur 211 est fait en un composé tel que GaAs ou InP. Le substrat 211 a une épaisseur de l'ordre de 300 P et une forte résistivité spécifique de 106ohms-cm ou plus. Sur le substrat 211 est formée une couche de semiconducteur composé 212 du type N faite, par exemple, de GaAs ou InP, par croissance épitaxiée. La couche 212 a une concentration en impureté de 5 x 106 atomes/cm , par exemple, et une épaisseur de l'ordre de 1 . A la surface principale de la couche 212 sont agencées des couches en métal 219. et 214 comprenant de l'or-étain et vie lor-germanium ou analogue, parallèlement, à un intervalle adapté, par exemple de 5 à 10 mm pour former les électrodes de source et de drain. Ces couches de métal 213 et 214 sont agencées afin d'être en contact ohmique avec la couche de semi-conducteur 212. Un certain nombre de régions de porte de semi-conducteur du type P 21 Sa, 215b, 215c et 215d sont formées dans la couche de semi-conducteur 212 le long d'une ligne droite à peu près au centre entre les couches an métal 213 et 214, et elles s'étendent parallèlement à elles avec un intervalle, par exemple, de 4 11mm, la concentration en impureté étant de 1 à 20 x 1018 ato#es/cm3. Ces régions 215a à 215d sont formées par implantation d'ions de Be, Cd ou Zn dans la couche 212, et leur configuration en coupe transversale est sensiblement circulaire, s'étendant de la surface principale de la couche 212 soit jusqu'à l'interface entre la couche 212 et le substrat semi-isolant 211 ou plus profondément dans ce dernier.Une couche de métal 217, en molybdène ou en chrome, est agencée comme électrode de porte sur les régions de porte 215a à 215d et sur les régions de canal 212a à 212c de la couche 212 qui se trouvent dans les espaces entre ces régions de porte 215a à 215d. La couche 217 est en contact direct avec les régions de semi-conducteur du type N 212a, 212b et 212c interposées entre chaque région de porte 215a à 215d pour former une barrière de Schottky. La figure 16 est un graphique des caractéristiques afin de prouver que quand des couches en métal sont appliquées sur une région de porte de semi-conducteur du type P, un contact ohmique se forme entre elles tandis que la figure 17 est un graphique des caractéristiques afin de prouver que quand des couches en métal sont appliquées sur une couche de semi-conducteur du type N, une jonction de Schottky se forme. La figure 16 montre la courbe tension-courant obtenue en formant la première électrode en Mo, de 42 11 de diamètre et de 0,2 à 0,3 11 d'épaisseur sur le substrat en GaAs du type P, en formant la seconde électrode en No de 52 P de diamètre interne et de 0,2 à 0,3 11 d'épaisseur agencée concentriquement à la première électrode circulaire et en appliquant une tension entre les électrodes, la concentration en impureté à la surface du substrat en GaAs étant supérieure à environ 5 x 1018 cm#3 , chaque électrode en Mo étant formée par des techniques de dépôt sous vide en chauffant à une température de 300 à 5000C. Comme le montre la courbe linéaire tension-courant, quand les électrodes sont formées sur un substrat en GaAs du type P, un contact ohmique se forme. La figure 17 montre la courbe tension-courant obtenue en formant lespremiereet seconde électrodes d'une dimension semblable au cas de la figure 16 sur un substrat en GaAs du type N ayant une concentration en impureté de moins de 3 x 1017cm-5 dans une condition semblable à la figure 16, et en appliquant une tension. La courbe tension-courant semblable à une courbe de diode, indique qu'une jonction de Schottky se forme entre les électrodes et un substrat en GaAs du type N quand les électrodes sont formées sur ce substrat. La structure décrite ci-dessus comme dans le mode de réalisation qui précède, permet à i couche de semi- conducteur d'avoir l'effet qui suit en plus de l'effet obtenu en prévoyant une région de porte de semi-conducteur du type P en forme de colonne dans une couche de semiconducteur du type N formée sur un substrat semi-isolant. La couche en métal 217 formant l'électrode de porte peut former unejoncionde Schottky 216a, 216b et 216c avec des régions de semi-conducteur du type N même si la couche en métal 217 n'est pas nécessairement appliquée sur les régions de porte de semi-conducteur 21 5a à 21 5d mais sur les régions de semi-conducteur du type N 212a à 212c interposées entre les régions de porte de semiconducteur du type P, ainsi que sur la région de semiconducteur du type N entourant chaque région de porte de semi-conducteur. La jonction ainsi formée peut être utilisée comme jonction de porte avec les jonctions en colonne P-N 217a, 217b, 217c et 217d formées par les régions de porte de semi-conducteur en forme de colonne et la région de semi-conducteur du type N adjacente. En plus de détail, quand une polarisation prédéterminée est appliquée sur l'électrode de porte, les couches diélectriques 218a à 21 8d s'étendant de la jonction P-N entre la région de porte de semi-conducteur du type P et la région de semi-conducteur du type N adjacente dans une direction parallèle à la surface-principale et de plus, des couches diélectriques 219a à 21 9c s'étendent des jonctions de Schottky 21 6a à 216c dans la direction de l'épaisseur de la couche de semi-conducteur 212 ou la direction du substrat semi-isolant 211. Les parties des couches diélectriques 21 8a à 218d qui sont plus proches du substrat 211 s'étendent avant les autres parties pour la même raison que celle décrite pour les modes de réalisation qui précèdent.Par conséquent, quand une tension de polarisation est appliquée pour former des régions diélectriques indiquées par les vignes en pointillés sur la figure 15 et tandis que la tension de polarisation inverse augmente. les régions entourées par les lignes en pointillés rétrécissent encore pour finalement atteindre la condition de coupure. En d'autres termes, dans la structure représentée dans le mode de réalisation, même si la région de porte de semi-conducteur est diminuée au minimum, la couche en métal 217 formée par dessus ne nécessite pas une précîson de fabrication correspondant à la dimension de la surface de la région en forme de colonne. En conséquence, cette structure permet de simplifier le procédé de fabrication qui sera décrit ci-après.Il est inutile de mentionner que dans un cas comme celui-ci, la couche diélectrique de la jonction de Schottky n'atteint pas nécessairement le substrat semi-isolant 211. La structure de transistor, dans son ensemble, peut être simplifiée parce que la couche de métal 217 formant 11 électrode de porte peut être incorporée dans le transistor en la plaçant simplement sur la couche de semi-conducteur 219 comprenant les régions de porte de semi-conducteur. Les figures 18A à 18F montrent un mode de réalisation du procédé de fabrication du transistor à effet de champ des figures 14 et 15. D'abord, on prépare un substrat semi-isolant 230 comprenant un semi-conducteur composé de GaAs ou analogue, ayant une résistivité spécifique supérieure à 1 06ohms-cm et une épaisseur de 200 à 400 11. Alors, à la surface principale du substrat 230, on forme une couche de semi-conducteur du type N 231 comprenant un composé semi-conducteur tel que GaAs ou InP avec une concentration en impureté de surface de 101 5#3 x 1017ci 3 et une épaisseur de O,1 à 1 u. Dans ce mode de réalisation, la concentration en impureté de la couche de semiconducteur est déterminée dans cette gamme afin de former une jonction de Schottky entre la couche de semi-conducteur et la couche en métal à placer par dessus. La couche 231 est formée nar exemple par procédé de croissance par épitaxie comme cela est représenté sur la figure 18A. Alors, une couche de "photoresist" 233 est formée sur la couche de semi-conducteur 231 sur une épaisseur d# 0,# à 3 . ITn certain nombre de fenêtres ou ouvertures 233a à 233d sont formées dans la couche 233 par méthode de photo-attaque, formant une ligne .Les ouvertures des fenêtres dans ce mode de réalisation ont des configurations circulaires et sont agencées pour être uniformément espacées, comme on peut le voir sur la figure 18B Des ions d'impureté du type P comme Be, Zn ou Cd sont implantés dans la direction de la flèche marquée P en utilisant la couche de"photoresist" 233 avec les ouvertures comme masque. Dans ce cas, l'implantation peut être de 150 KeV à une dose d'impureté de 5 x 1014cm-2. Par suite, les ions d'impureté sont implantés dans la couche de semi-conducteur 231 et de plus dans la couche supérieure du substrat semi-isolant 230 en dessous, par les ouvertures 233a à 233d de la couche deXphotoresist 233 afin de former des régions implantées 234a, 234b, 234c et 234d sur les parties correspondant aux ouvertures 233a à 233d, comme on peut le voir sur la figure 18C. La couche 233 est alors retirée par attaque er utilisant un avent l'enlevant. Le substrat est soumis à un traitement de recuit à basse température de 500 à 6000C pendant 20 à 60 minutes afin d'activer les régions implantées 234a à 234d pour récupérer les dégâts provoqués par l'implantation et donner aux ragions d'implantation dans les régions de porte de semi-conducteur du type P 235a à 2358, une concentration en impureté de surface supérieure a 5 x 1018cm-3. Par suit 11 se forme une ,ionefion P-ri entre les ruions de porte du type P 2 5a à 235d e' le reste de la couche ou région de semi-conducteur du type N 231a dans la couche de semi-conducteur 231 comme onpeut le voir sur la figure 18D. La surface de la couche de semi-conducteur 231 est o retirée sur une épaisseur de 10 à 100 A, en l'attaquant légèrement. La solution d'attaque peut être un mélange bien connu d'acide sulfurique, de peroxyde d'hydrogène et d'eau. A un stade suivant, une couche en métal sous forme d'une bande 240 est formée sur les régions 234a à 234d sur la couche de semi-conducteur 231 et sur la région de semi-conducteur du type N 231a interposée entre ces régions de porte. La couche de métal 240 peut, par exemple, être en un métal tel que Mo ou Cr pour servir d'électrode de porte. La couche 240 est formée sur une épaisseur de 0,1 à 1 p par procédé de dépôt sous vide à la température de 300 a 5000C comme cela est illustré sur la figure 18E. La couche 240 peut être déposée dans une direction perpendiculaire à sa section transversale > s'étendant au-delà des régions de porte de semi-conducteur du type P 235a à 235d. Ensuite, des couches en métal 242 et 243 sont formées de façon que ces couches soient agencées des deux côtés de la bande en métal 240 et espacées des régions de porte de semi-conducteur d'une distance appropriée, en étant parallèles à la ligne de direction des régions de porte de semi-conducteur 235a à 235d comme cela est illustré sur la figure 18F. La figure 18F montre le substrat dont la coupe transversale est illustrée sur la figure 18E, en coupant suivant la ligne F-F. Les couches 242 et 243 sont formées, par exemple, d'un alliage Au-Ge pour servir d'électrodes de source et de drain du transistor à effet de champ qui doit être formé.Les couches 242 et 243 sont déposées sur une épaisseur de 0,1 à 0,3 pbpar exemple,par un procédé bien connu de dépôt sous vide puis sont frittées- pendant plusieurs secondes à plusieurs minutes à 400-5000C. Toute la configuration du transistor ainsi obtenu est identique à celle représentée sur la figure 14. Dans ce mode de réalisation, les électrodes de source et de drain sont formées après la formation de l'électrode de porte. Par conséquent, quand les couches en métal 242 et 243 qui doivent former les électrodes de source et de drain ultérieurement sont formées, la précision de fabrication peut être d'une étendue relativement faible. On comprendra facilement que les électrodes de porte peuvent être formées après les électrodes de source et de drain. Dans le mode de réalisation des figures 14 et 15, des métaux tels que Mg, Li, Zn, Be ou Cd peuvent être appliqués à la surface de chaque région de porte de semi-conducteur du type P 215a, 215b... d'une façon semblable au cas représenté sur la figure 19, par des techniques de diffusion ou d'implantation dans la formation des régions de semi-conducteur du type P+ ou P++ afin d'assurer le contact ohmique entre les régions de porte de semi-conducteur du type P 215a, 215b et la couche en métal pour l'électrode de porte 217. Par ailleurs, des ions Be ou Cd peuvent être implantés puis recuits aux surfaces des régions de semi-conducteur du type N 212a, 212b... pour former des surfaces N compensées 252a, 252b... représentées sur la figure 19. Par ailleurs, des ions 02 ou des protons peuvent également être implantés aux surfaces des régions 212a, 212b... . Dans ce cas, les régions de surface résultantes 252a, 252b... sur les régions 212a, 212b... de la figure 19 isolent sensiblement le métal 217 des régions 212a, 212b... et la tension de commande de porte peut être plus importantequer#nslemode de réalisation du type à barrière de Schottky dans une condition de polarisation directe. La structure représentée sur la figure 19 permet de former la couche en métal pour l'électrode de porte en un métal arbitraire. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier,elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans le cadre de la protection comme revendiquée. REVENDICATIONS 1. Transistor à effet de champ, caractérisé en ce qu'il comprend une couche semi-isolante faite d'un semiconducteur composé (11) ; une couche de semi-conducteur composé (12) d'un premier type de conductivité, formée sur ladite couche semi-isolante ; au moins deux régions (15a-15b) de porte semi-conducteur espacées, ayant un second type de conductivité différent du premier, et s'étendant jusqu'à ladite couche semi-isolante ou à proximité d'elle à partir d'une surface principale de ladite couche de semi-conducteur ; des électrodes de source et de drain (13,14) disposées sur des côtés opposées desdites régions de porte, lesdites électrodes de source et de drain étant en contact ohmique avec ladite couche desemi-conducteur ; une électrode de porte (17) en contact ohmique avec lesdites régions de porte et électriquement isolée des régions de ladite couche de semi-conducteur autres que lesdites régions de porte, le pourtour du transistor résultant étant enoeftactavec au moins deux desdites régions de porte de semi-conducteur. 2. Transistor selon la revendication I, caractérisé en ce qu'un certain nombre de régions de porte de semiconducteur sont alignées le long d'une ligne droite, en ce que les électrodes de source et de drain précitées sont parallèles à ladite ligne droite et deux desdites régions de porte de semi-conducteur aux deux extrémités de l'alignement sont en contact avec le pourtour du transistor à effet de champ résultant. 3. Transistor selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que l'électrode de porte précitée se compose d'une seule électrode reliée en commun aux régions de porte précitées. 4. Transistor selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que l'électrode de porte précitée se compose d'un certain nombre d'électrodes de porte respectivement reliées aux régions de porte précitées 5. Transistor selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que les régions de porte de semi-conducteur précitées en contact avec le pourtour dudit transistor effet de champ sont oblongues en direction d'alignement desdites régions de porte. 6. Transistor selon l'une quelconque des revendications 1 ou 2, caractérisé en ce qu'il comprend de plus une électrode de connexion d'alimentation (50) s'étendant parallèlement à la direction d'alignement des régions de porte précitées et montée sur la couche de semi-conducteur composé d'un côté de l'électrode de drain précitée opposé à l'électrode de source précitée, ladite électrode de connexion étant espacée d'une distance définie de ladite électrode de drain, ainsi une région de ladite couche de semi-conducteur entre ladite électrode de connexion et ladite électrode de drain est utilisée comme charge dudit transistor à effet de champ. 7. Transistor selon la revendication 6 caractérisé en ce que la charge précitée est du type transistor à effet de champ. 8. Transistor selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que le pourtour dudit transistor a une construction mésa. 9. Transistor selon l'une quelconque des revendications I ou 2, caractérisé en ce que le pourtour dudit transistor est délimité par un semi-conducteur semiisolant. 10. Transistor selon la revendication 1, caractérisé en ce qu'il comprend de plus une pellicule isolante (18) sur la couche de semi-conducteur précitée, et en ce que les régions de porte de semi-conducteur précitées sont reliées à l'électrode de porte précitée par des ouvertures prévues dans ladite couche isolante. 11. Transistor selon l'une des revendications 1 ou 2, caractérisé en ce qu'il comprend de plus une couche tampon (60) interposée entre la couche semi-isolante précitée et la couche de semi-conducteur précitée, et ayant une plus forte résistivité que ladite couche de semiconducteur et une plus faible concentration en impureté qu'elle. 12. Transistor à effet de champ selon la revendication 1, caractérisé en ce qu'il comprend trois régions de porte de semi-conducteur du second type de conductivité, disposées en triangle avec un intervalle prédéterminé entre elles, la conductivité desdites régions de porte de semi-conducteur étant différente de la couche de semi-conducteur du premier type une première électrode de porte en contact ohmique avec ladite région de porte de semi-conducteur qui est la plus proche de l'électrode de drain, ladite électrode de porte étant isolée des autres régions sur ladite couche de semi-conducteur une seconde électrode de porte en contact ohmique avec lesdites régions de porte de semi-conducteur autres que celles en contact avec ladite première électrode de porte, et isolée des autres régions de la couche de semi-conducteur la région limite du transistor ainsi construit étant en contact avec deux régions de porte de semi-conducteur où est montée ladite seconde électrode de porte. 13. Transistor à effet de champ selon la revendication I, caractérisé en ce qu'il comprend: trois régions de porte de semi-conducteur d'une seconde conductivité, s'étendant de la surface principale de ladite couche de semi-conducteur et atteignant sensiblement ladite couche semi-isolante, placées à un intervalle prédéterminé les unes par rapport aux autres, ladite seconde conductivité étant différente de la première un moyen formant électrode de source et un moyen formant électrode de drain disposés sur des côtés opposés desdites régions de porte de semi-conducteur, et en contact ohmique avec ladite couche de semi-conducteur trois électrodes indépendantes de porte en contact ohmique avec des régions respectives de porte de semiconducteur et isolées des autres régions sur ladite couche de semi- conducteur ; ledit moyen formant électrode de source étant composé de deux électrodes espacées, ledit moyen formant électrode de drain étant une électrode de drain commune, deux desdites régions de porte de semiconducteur étant en contact avec les régions limites de l'un des deux transistors qui doivent être construits tandis que chaque région de semi-conducteur restante est en contact avec la région limite des deux transistors à construire. 14. Transistor à effet de champ selon la revendication 1, caractérisé en ce qu'il comprend quatre régions de porte de semi-conducteur d'un second type de conductivité, s'étendant de la surface principale de ladite couche de semi-conducteur et atteignant. sensiblement ladite couche semi-isolante et disposées avec des intervalles prédéterminés les unes par rapport aux autres, la seconde conductivité étant différente de la première quatre électrodes de porte disposées afin d'être en contact ohmique avec chaque région de porte de semi-conducteur et isolées des autres régions de la couche de semiconducteur la région limite du transistor à construire étant en contact avec chacune des quatres régions de porte de semiconducteur. 15. Transistor selon l'une quelconque des revendications 12, 13 ou 14, caractérisé en ce qu'il comprend de plus une électrode de connexion d'alimentation (50) espacée d'une distance prédéterminée de l'électrode de drain précitée, ladite électrode de connexion étant en contact ohmique avec la surface principale de la couche de semi-conducteur précitée, afin de former une résistance de charge entre ladite électrode de drain et ladite électrode de connexion. 16. Transistor selon la revendication 15, caractérisé en ce qu'il comprend de plus des régions de semi-conducteur du type de conductivité opposée, formées dans la couche précitée de semi-conducteur entre l'électrode de drain précitée et l'électrode de connexion d'alimentation précitée, ladite électrode de drain étant en contact ohmi- que avec lesdites régions de semi-conducteur de conductivité opposée, pour que la charge constitue ainsi un transistor à effet de champ. 17. Transistor selon la revendication 16, caractérisé en ce que l'électrode de drain précitée est utilisée pour dériver une sortie, l'électrode de source précitée est mise à la masse et les entrées sont appliquées aux régions de porte précitées. 18. Transistor selon la revendication 16, caractérisé en ce que l'électrode de drain précitée est utilisée pour dériver une sortie, les électrodes de source précitées sont à la masse respectivement par des résistances. 19. Transistor selon l'une quelconque des revendications 1, 12,13 ou14, caractérisé en ce que la couche de semi-conducteur précitée est préparée en implantant des ions d'une impureté dans le substrat semi-isolant précité. 20. Transistor selon l'une quelconquedesrevendications 1 12, 13, ou 14 caractérisé en ce que la couche de semi-conducteur précitée est tirée par épitaxie sur la couche semiisolante précitée. 21. Transistor selon l'une quelconque des revendications 1,12, 13 ou 14, caractérisé en ce que la couche semi-isolante précitée se compose d'un matériau semi conducteur composé ayant une résistance spécifique supérieure à environ 106 ohms-cm. 22. Procédé de fabrication d'un transistor à effet de champ, caractérisé en ce qu'il comprend les étapes de former une couche semi-isolante faite d'un semiconducteur composé et une couche d'un semi-conducteur composé disposée sur ladite couche semi-isolante implanter des ions d'une impureté à partir de la surface principale de ladite couche de semi-conducteur composé pour former au moins deux régions de porte de semi-conducteur qui s'étendent de ladite surface principale pour atteindre sensiblement ladite couche semi-isolante et sont disposées à un intervalle prédéterminé, ladite impureté étant différente du premier type de conductivité et le second type de conductivité étant différent du premier ; et fritter des couches métalliques sur la région de porte de semi-conducteur en contact ohmique et sur des côtés opposés de ladite couche de semi-conducteur avec lesdites régions de porte de semi-conducteur interposées entre pour former des électrodes de porte, de source et de drain ladite seconde étape comprenant de plus une étape de placer au moins deux régions de porte de semiconducteur de façon que lesdites régions viennent en contact avec la région limite du transistor à construire. 23. Procédé selon la revendication 22 caractérisé en ce que la couche de semi-conducteur composé du premier type de conductivité précitée est tirée par épitaxie sur le substrat semi-isolant précité. 24. Procédé selon la revendication 22, caractérisé en ce que la première étape précitée comprend l'étape d'implanter des ions d'une impureté d'un premier type de conductivité sur toute la surface du substrat semiisolant précité fait en un semi-conducteur afin de former ainsi une couche semi-isolante et une couche de semi-conducteur disposée par dessus. 25. Procédé selon l'une quelconque des revendications 22, 23, ou 24, caractérisé en ce que la seconde étape précitée comprend les étapes de former, une couche isolante sur la couche de semi-conducteur précitée former sur ladite couche isolante, une couche protectrice faite en un matériau différent de celui de ladite couche isolante former des fenêtres sur ladite couche protectrice en des parties qui correspondent aux parties où les régions de porte de semi-conducteur de ladite couche protectrice doivent être formées implanter des ions d'une impureté d'une seconde conductivité pour former une région d'une impureté d'une seconde conductivité s'étendant de la surface principale de ladite couche de semi-conducteur qui correspond aux fenêtres mentionnées, et atteignant ladite couche semiisolante enutilisant ladite couche protectrice comme masque retirer ladite couche protectrice ; et former ladite région de l'impureté du second type de conductivité en régions de porte de semi-conducteur en soumettant à un traitement thermique. 26. Procédé selon l'une quelconque des revendications 22, 23, ou 24, caractérisé en ce que la seconde étape précitée comprend les étapes de former une couche protectrice sur la couche de semiconducteur précitée former des fenêtres en des positions sur ladite couche protectrice qui correspondent aux endroits où les régions de porte de semi-conducteur précitées doivent être formées implanter des ions d'une impureté d'un second type pour former une région de seconde conductivité qui s'étend de la surface principale de ladite couche de semi-conducteur correspondant auxdites fenêtres et atteignant la couche semi-isolante précitée, en utilisant ladite couche protectrice comme masque former la région de seconde conductivité en une région de porte de sei-conducteur ; et en ce que la troisième étape précitée comprend l'étape de retirer la couche protectrice après formation de chaque électrode. 27. Procédé selon l'une des revendications 22, 23 ou 24, caractérisé en ce que la seconde étape précitée. consiste à former une couche isolante sur la couche de semiconducteur précitée former sur ladite couche isolante, une couche protectrice faite en un matériau différent de celui de ladite couche isolante former des fenêtres sur ladite couche protectrice en des parties correspondant aux emplacements où les régions de porte de semi-conducteur doivent être formées implanter des ions d'une impureté d'une seconde conductivité, en utilisant la couche protectrice comme masque, pour former une région qui s'étend de la surface principale de la couche de semi-conducteur, correspondant auxdites fenêtres et atteignant ladite couche semiisolante former des fenêtres sur ladite couche isolante en utilisant ladite couche protectrice comme masque retirer ladite couche protectrice ~ former la région de seconde conductivité en une région de porte de semi-conducteur par traitement thermique ; et retirer ladite couche de semi-conducteur qui est exposée sur une profondeur prédéterminée. 28. Transistor à effet de champ selon la revendication 1, caractérisé en ce que le moyen formant électrode de porte précité ayant un contact ohmique avec lesdites régions de porte de semiconducteur a de plus un contact de Schottky avec la couche de semi-conducte# interposée entre lesdites régions de porte de s#ni-conduteur. 29. Transistor selon la revendication 28, caractérisé en ce que sur une surface-principale des régions de porte de semi-conducteur précitées sont formées des régions de porte de semi-conducteur d'un type identique mais ayant une concentration en impureté supérieure aux premières. 30. Transistor selon l'une quelconque des revendications 28 et 29, caractérisé en ce que sur une surface principale du semi-conducteur qui est en contact de Schottky avec le moyen formant électrode de porte précitée, sont formées des régions de semi-conducteur du type identique à la couche de semi-conducteur précitée, mais à une concentration en impureté plus faible que ladite couche, 31.Procédé de fabrication d'un transistor à effet de champ, selon la revendication 22, caractérisé en ce que la seconde étape précitée consiste à localiser les deux régions de porte de semi-conducteur afin qu t elles soient en contact avec le pourtour du transistor résultant et la troisième étape précitée consiste à appliquer la couche en métal à utiliser comme électrode de porte afin qu'elle soit en contact ohmique avec les régions de porte de semi-conducteur et de plus en contact de Schottky avec la couche de semi-conducteur interposée entre les régions de porte de semi-conducteur. 32. Procédé selon la revendication 31, caractérisé en ce que les électrodes de source et de drain précitées sont formées après la formation de l'électrode de porte à la troisième étape précitée. 33. Procédé selon l'une quelconque des revendications 31 ou 32, caractérisé en ce que la seconde étape précitée comprend de plus un procédé de formation de régions de forte concentration faites d'une impureté du type identique au type de la région de porte de semi-conducteur sur une surface principale. 34. Procédé selon l'une quelconque des revendications 31, 32 ou 33, caractérisé en ce que la seconde étape précitée comporte un procédé consistant à former une région à une concentration inférieure aux autres régions de semi-conducteur à la surface de la couche de semiconducteur précitée entre les régions de porte de semi-conducteur.