La présente invention se rapporte généralement à la conversion analogique-numérique ou analogue plus particulièrement, elle concerne et a essentiellement pour objet un appareil ou dispositif destiné à exécuter une telle conversion, dans lequel un signal analogique vidéo ou d'image est quantifié ou mis sous une forme numérique par un circuit à quantification multiple pour rendre minimale la perte accompagnant la conversion et les diverses applications et utilisations résultant de la mise en oeuvre d'un tel appareil ainsi que les systèmes, ensembles, machines, équipements et installations qui en sont pourvus. Cette invention trouve une utilité particulière dans un système radar récepteur où il est nécessaire de transformer des signaux vidéo de retour reçus en une certaine forme numérique. Actuellement, presque tous les systèmes radar d'un degré quelconque de complexité, tels que par exemple un système radar d'acquisition et de poursuite pendant le balayage ou l'exploration, à détection automatique, emploient des ordinateurs ou calculateurs pour traiter automatiquement tous les signaux vidéo de retour provenant du radar de surveillance. Ces signaux vidéo de retour sont généralement quantifiés ou mis sous forme numérique avant d'être fournis aux ordinateurs ou calculateurs pour mise en mémoire ou emmagasinage et traitement. A cet effet, les systèmes radar comportent, incorporés à ceux-ci, des convertisseurs analogiques-numériques qui convertissent les signaux vidéo de retour en un train d'impulsions d'égale durée distribuées en temps réel sur l'axe des distances ou des portées, de manière à représenter un signal vidéo numérique correspondant aux signaux vidéo de retour.Un type classique de tels convertisseurs analogiques-numériques comprend un intégrateur vidéo dans lequel les signaux vidéo de retour sont, après amplification, intégrés pendant chaque intervalle de distance, également connu sous l'appelation de case de distance, la case de distance étant fixée en réponse à des signaux de réglage dans le temps fournis par une source de réglage dans le temps du système. tes signaux vidéo de retour ainsi intégrés sont ensuite fournis à undetecteur de seuil qui compare la valeur intégrée avec un niveau de référence ou d'effleurement et produit une grandeur de sortie logique chaque fois que la valeur intégrée est égale ou supérieure au niveau d'effleurement. Cependant, le convertisseur analogique-numérique de ce type tend à manquer de convertir correctement des signaux vidéo de retour en des signaux vidéo numériques, si l'une des impulsions d'égale durée, représentant un morceau d'information sur la course suivie ou poursuite, est dans une position telle qu'elle s'étend sur deux cases de distance adjacentes, de sorte qu'elle est divisée sensiblement également par celles-ci.Dans ce cas, la perte de conversion, résultant de l'intégration des signaux vidéo, serait de 6 db Conformément à cette invention, les signaux vidéo de retour sont quantifiés ou mis sous une forme numérique par un circuit de quantification multiple qui fonctionne de façon à intégrer les signaux vidéo de retour pendant une pluralité de cases de distance ayant des durées égales mais des phases différentes les unes des autres, de valeurs prédéterminées, par rapport aux signaux vidéo de retour. En agissant ainsi, la perte de conversion, accompagnant l'intégration des signaux vidéo, est grandement réduite. C'est un but primordial de l'invention de créer un type perfectionné de convertisseur analogique-numérique. Un autre but de l'invention est de créer un appareil hautement fiable ou sûr et précis pour convertir un signal analogique vidéo en une certaine forme appropriée à l'utilisation dans un système de traitement de données numériques. Un autre but de l'invention est de réaliser un convertisseur analogique-numérique pour un système radar qui convertit des signaux vidéo de retour en un signal vidéo numérique avant de les fournir à un ordinateur ou calculateur incorporé au système. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement à la lecture de la description explicative qui va suivre en se reportant aux dessins schématiques annexés donnés uniquement à titre d'exemples non limitatifs illustrant divers modes de réalisation de l'invention et dans lesquels - la figure 1 représente un schéma synoptique fonctionnel d'un exemple des convertisseurs analogiques-numériquessse la technique antérieure; - la figure 2 est un diagramme schématique simple de la commande de réglage dans le temps, de rythme ou de cadence à interrupteur ou commutateur à bascule, représentée sur la figure 1; - la figure 3 représente un diagramme de distribution du temps, de rythme ou de cadence pour le circuit de la figure 2;; - la figure 4 représente un schéma de circuit d'un détecteur d'écho ou analogue de la figure 1; - la figure 5 représente graphiquement un diagramme de cadence, de rythme ou de coordination dans le temps pour le convertisseur analogique-numérique de la technique antérieure de la figure 1; - la figure 6 est un graphique représentant la perte de conversion se produisant avec l'appareil de la figure 1; - la figure 7 est un schéma synoptique fonctionnel du convertisseur analogique-numérique conforme àun mode de réalisation de cette invention; - la figure 8 est une vue semblable à la figure 4 mais montrant un autre détecteur d'écho utilisé dans l'appareil de la figure 7; - la figure 9 est un diagramme de rythme pour le convertisseur de la figure 7;; - la figure 10 est une vue semblable à la figure 6 mais montrant la perte de conversion se produisant avec le convertisseur de la figure 7; - la figure 11 est un schéma synoptique fonctionnel montrant un autre mode de réalisation de cette invention; - la figure 12 est un schéma montrant les autres détecteurs d'écho représentés sur la figure 11; et - la figure 13 est un graphique montrant la perte de conversion se produisant avec l'appareil de la figure 11. Avant de décrire plus spécifiquement des modes de réalisation de l'invention, il sera utile de discuter ou de décrire la structure et le fonctionnement du convertisseur analogiquenumérique de la technique antérieure sur lequel cette invention est basée. En se référant maintenant à la figure 1, il y est représenté le convertisseur analogique-numérique qui est conçu pour être utilisé dans un système radar pour quantifier ou mettre sous forme numérique des signaux radar analogiques de fréquences vidéo avant d'être introduits dans un ordinateur ou calculateur incorporé au système radar. En bref, une entrée d'un intégrateur vidéo 10 est connectée à umamplificateur vidéo (non représenté) pour recevoir des signaux analogiques radar vidéo amplifiés de celui-ci. Comme le savent ceux qui sont familarisés avec la technique du radar, l'amplificateur vidéo est connecté à un récepteur indicateur comprenant -des circuits classiques de mélangeage et de détection pour fournir les signaux analogiques radar vidéo en réponse à des signaux vidéo de retour reçus d'une antenne radar. L'intégrateur vidéo 10 est également alimenté, à l'autre entrée, avec des signaux de rythme ou de cadence provenant d'un organe de commande de rythme ou de cadence à interrupteur à bascule 11. D'une façon fondamentale, la fonction de l'intégrateur vidéo 10 est d'intégrer les signaux analogiques radar vidéo pendant chaque intervalle de distance également connu sous le nom de case ou de créneau de distance et de fournir les signaux vidéo intégrés à un détecteur de seuil 12. L'intégrateur vidéo 10 est habituellement du type à longues impulsions séparées par de courtsintervallessusceptible de fournir une grandeur de sortie représentant la valeur de pointe, de crête ou maximale des signaux fournis et intégrés pendant chaque période de temps. Sur la figure 2 est représenté schématiquement un exemple préféré de l'organe de commande de cadence ou de rythme 11 à interrupteur à bascule. t' organe de commande de rythme oute cadence 11 comprend deux multivibrateurs bistables ou circuits flip-flop F/B1 et F/F2 qui sont rythmés ou cadencés, c'est-à-dire activés par des impulsions d'horloge d'une période de répétition égale (T/2 > xs ) par une source de réglage chronométrique du système (non représentée), de façon à réagir à des signaux à leurs entrées S et R. La période de temps T est égale à la longueur d'une case ou d'un créneau de distance et, dans l'exemple représenté, est choisiede façon à être égale à la largeur ou durée d'une impulsion transmise, émise par le radar.L'entrée de réenclenchement ou de repositionnement (R) du circuit flip-flop ou multivibrateur bistable F/F1 est connectée à un circuit "ET" 13 auquel est appliqué un signal de zéro de distance ayant une forme d'onde telle que représentée sur la figure 3. Au circuit "ET" 13 est également appliquée la valeur de sortie de positionnement ou d'enclenchement (S) du circuit flip-flopF/F1, la valeur de sortie de repositionnement ou de réenclenchement (R) de celui-ci étant retournée à l'entrée de positionnement (S) de celui-ci. La valeur de sortie de repositionnement (R) du circuit flip-flop F/F1 est également fournie à des circuits "ET" 14,15 qui sont connectés aux entrées respectivement de positionnement (S) et de repositionnement (R) du circuit flip-flop F/F2. Ces circuits "ET" 14,15 sont également alimentés, à leurs entrées respectives, avec les valeurs de sortie respectivement de repositionnement (R) et de positionnement (S) du circuit flip-flop F/F2. le fonctionnement de l'organe de commande de rythme à interrupteur à bascule 11 est représenté graphiquement sur le diagramme des temps ou de cadence formant chronogramme de la figure 3. Dans ce cas, on se rendra compte que les valeurs de sortie du circuit flip-flop F/F2 comprennent la valeur de sortie de l'organe de commande de rythme 11. La grandeur de sortie de l'organe de commande de rythme est fournie à l'intégrateur vidéo 10 pour repositionner, réenclencher ou ramener à l'état initial celui-ci à la fin de chaque case ou créneau de distance, de façon à réagir aux signaux analogiques radar vidéo fournis pendant une case ou un créneau de distance subséquent. En revenant à la figure 1, le détecteur de seuil 12 est capable d'engendrer des grandeurs de sortie logiques indiquant la polarité d'un défaut de tension électrique se produisant entre un signal d'entrée et une tension électrique de référence, comparé au potentiel de la masse ou de la terre. En plus des signaux analogiques radar vidéo intégrés, provenant de l'intégrateur vidéo 10, le détecteur de seuil 12 reçoit un signal de tension électrique représentant un niveau de seuil ou de référence et provenant d'un organe de commande de niveau de eeu1 16. Dans l'exemple représenté, le détecteur de seuil 12 compare la valeur d'entrée vidéo intégrée et le niveau de seuil et fournit une valeur de sortie vraie ou un signal d'écho chaque fois que la valeur d'entrée vidéo est égale ou supérieure au niveau de seuil L'organe de commande du niveau de seuil 16 peut être du type formant potentiomètre susceptible d'être réglé manuellement ou automatiquement pour fournir un niveau de seuil désiré. ta valeur de sortie vraie du détecteur de seuil 12 est fournie à un détecteur d'écho 17 dont la fonction est de réaliser un réglage de temps, de rythme ou chronométrique pour la valeur de sortie logique en réponse à des impulsions d'horloge provenant de la source chronométrique ou de rythme du système (non représentée). La grandeur de sortie du détecteur d'écho comprend un signal numérique radar vidéo ayant une largeur ou durée d'impulsion égale à celle de l'impulsion radar transmise qui est fournie à un ordinateur ou calculateur ou à une unité de traitement de données numériques radar (non représentée). Sur la figure 4 est représenté, à titre d'exemple, un schéma de circuit du détecteur d'écho 17. te détecteur d'écho 17 comprend un circuit flip-flop asynchrone 18 comportant deux circuits "NON ET" G1 et G2, l'entrée de positionnement () du circuit "NON ET" G1 étant connectée à travers un circuit "NON ET" G3 à la sortie du détecteur de seuil 12. te circuit "NON ET" G3 est alimenté avec la valeur de sortie F/F1 de repositionnement (R) provenant du circuit flip-flop F/F1 de la figure 2, de sorte que le circuit "NON ET" G3 fournit une valeur de sortie fausse quand la valeur d'entrée (F/F1) est dans le niveau vrai pendant la détection d'écho, c'est-à-dire pendant que la valeur de sortie de l'intégrateur vidéo reste supérieure au niveau de référence. La valeur de sortie fausse est fournie au circuit flip-flop asynchrone 18 de façon à réenclencher, à repositionner ou à ramenr à 1' étant initial celui-ci. La fonction du circuit flip-flop asynchrone 18 et d'élargir ou d'allonger en impulsior ou de corriger le flanc d'impulsion du signal d'écho fourni par le détecteur de seuil 12, de façon à réaliser un réglage chronométrique du signal par rapport au circuit flip-flop de détection d'écho suivant F/F . Un 3 tel réglage de temps estfournien réponse à un signal TR de repositionnement par bascule appliqué au circuit "NON ET" G2. Le signal TR comprend des impulsions d'horloge inversées ou renversées telles que représentées sur la figure 5.L'entrée de repositionnement (R) du circuit flip-flop de détection d'écho F/F3 est connectée à travers un circuit "NON ET" G4 à la sortie de positionnement (S) du circuit flip-flop asynchrone 18. te circuit flip-flop F/F3 est également alimenté avec des impulsions d'horloge d'une période de répétition de Ts par la source de réglage chronométrique du système (non représenté), de façon à réagir aux signaux fournis à ses entrées, en produisant ainsi un signal numérique radar d'écho d'une durée de Tjis. Pour une meilleure compréhension du fonctionnement du convertisseur analogique-numérique décrit ci-dessus, un chronogramme est représenté sur la figure 5. A titre d'exemple, on supposera que le signal analogique radar vidéo "A" est dans une position telle qu'il s'ajuste de façon juste dans un créneau ou une case de distance bien déterminé par le signal F/F2 et que les signaux analogiques radar vidéo "B" et "C" sont respectivement dans des positions telles qu'ils sont divisés également eRdans le rapport de 2/3 à 1/3 par les deux cases ou créneaux de distance adjacents.Comme cela a été décrit ci-dessus, les signaux radar vidéo "A", "B" et "C" sont intégrés par l'intégrateur vidéo 10 pendant chaque case ou créneau de distance et, quand les valeurs intégrées des signaux vidéo "A" et "C" excèdent le niveau de seuil tel que représenté par la ligne droite discontinue en traits interrompus 20, le détecteur de seuil 12 produit respectivement des valeurs de sortie A1 et C1 qui sont fournies au détecteur dlécho 17.Comme cependant le signal analogique radar vidéo "B" est dans une position telle qu'il est divisé également par les deux cases ou créneaux de distance adjacentes, la valeur intégrée du signal vidéo "B" n'atteint pas le niveau de seuil et par conséquent il ne se produit aucune détection d'écho résultant du signal vidéo "B. tes grandeurs de sortie A1 et C1 du détecteur de seuil 12 sont inversées par le circuit "NON ET" G3 pour former respectivement des faux signaux A2 et C2 pendant le temps où la valeur F/F1 reste dans le niveau vrai. Ces signaux A2 et C2 sont ensuite inversés et élargis ou allongés en impulsion ou corrigés en flanc d'impulsion par le circuit flip-flop synchrone 18 pour produire respectivement des signaux A3 et C3 et ensuite sont fournis au circuit flip-flop de détection d'écho F/F3 pour réglage chronométrique. Il en résulte que des signaux numériques radar vidéo A4 et C4 sont obtenus de la sortie du circuit 4 flip-flop de détection d'écho F/F3. Avec le convertisseur analogique-numérique tel que décrit ci-dessus, la perte de puissance, accompagnant une telle conversion, peut être calculée par l'équation suivante perte de conversion (en dB) = - 201og P1/ PO où PO = la puissance possédée par un signal analogique radar vidéo; et P1 = la puissance effectivement intégrée pendant une case ou un créneau de distance. La perte de conversion du signal analogique radar vidéo "A" est de O dB, puisque PO = P1 quand il est dans la position telle que décrite ci-dessus. Par ailleurs, la perte, résultant de la conversion du signal vidéo "B", s'élève à 6 dB puisque le signal vidéo "B" est également divisé par les deux cases ou créneaux de distance adjacente. La figure 6 est une représentation graphique de la perte de conversion théorique qe produisant pour différents rapports en lesquels un signal analogique radar vidéo est divisé par deux cases ou créneaux de distance adjacents D'après la description précédente et la représentation graphique de la figure 6, on se rendra compte qu'une perte de conversion excessive est inévitable pour le convertisseur analogique-numérique de la technique antérieure. Conformément aux enseignements de l'invention, il est prévu un convertisseur analogique-numérique perfectionné caractérisé par une perte de conversion réduite. En se référant à la figure 7, il y est représenté un convertisseur analogique-numérique construit conformément à un mode de réalisation de cette invention. En plus de la combinaison représentée sur la figure 1, le convertisseur analogique-numérique, tel que représenté ici, comprend organe de réglage chronométrique, de rythme ou de cadence 25 à commutateur ou interrupteur glissant ou à curseur coulissant et un ensemble ou groupe composé de l'intégrateur vidéo iota, du détecteur de seuil 12a et du détecteur d'écho 17a.L'organe de réglage de rythme à commutateur glissant ou à curseur coulissant 25 comprend un circuit flip-flop (non représenté) qui est rythmé ou cadencé par des impulsions d'horloge d'une période de répétition T/2vus , de façon à faire glisser, décaler, différer ou retarder le signal de rythme F/B2, provenant du commutateur ou interrupteur à bascule 11, d'une quantité égale à un demi-intervalle d'une case de distance en produisant ainsi une valeur de sortie S. F/F2. La videur de sortie S. F/F2 est fournie à une entrée de l'intégrateur vidéo 10a. L'autre entrée de celui-ci est connectée à l'amplificateur vidéo (non représenté), de façon à être alimenté avec des signaux analogiques radar vidéo amplifiés provenant de celui-ci.L'intégrateur vidéo îOa possède des caractéristiques de performances identiques à celles de l'intégrateur vidéo 10 et produit une grandeur de sortie représentant la valeur de pointe oate crête des signaux analogiques radar vidéo fournis et intégrés pendant chaque case de distance. La valeur de sortie de l'intégrateur vidéo 1Oa est fournie au détecteur de seuil suivant 12a ayant exactement les mêmes caractéristiques de-performance que le détecteur de seuil 12. te détecteur de seuil 12a est également alimenté avec un niveau de référence ou d'effleurement par l'organe de commande de niveau de seuil 16 et produit une grandeur de sortie logique de la manière décrite ci-dessus en corrélation avec le détecteur de seuil 12. La grandeur de sortie logique du détecteur de seuil 12a est fournie au détecteur d'écho 17a où elle est élargie ou allongée en impulsion ou corrigée en flanc d'impulsion et est ensuite soumise au réglage de rythme ou de temps. La valeur de sortie du détecteur d'écho 17a est à son tour fournie au détecteur d'écho 17. le détecteur d'écho 17 est susceptible de réagir à des signaux d'écho obtenus des deux détecteurs de seuil 12 et 12a pour effectuer un réglage de ryhtme ou de cadence des signaux d'écho les uns par rapport aux autres. La valeur de sortie du détecteur d'écho 17;qui se présente sous la forme de signaux numériques radar, est fournie à l'ordinateur ou calculateur suivant (non représenté). Sur la figure 8, un exemple préféré du détecteur d'écho 17a est représenté conjointement avec le circuit flip-flop aslrachrone 18 du détecteur d'écho 17. Comme cela est représenté, le détecteur d'écho 17a comprend un autre circuit flip-flop asynchrone comportant des circuits "NON ET" G5 et G6, une entrée du circuit G5 étant connectée à la sortie d'un circuit "NON ET" G7. te circuit "NON ET" G7 comporte trois entrées dont l'une est alimentée avec la valeur de sortie logique provenant du détecteur de seuil 12a et dont l'autre est alimentée avec le signal G4 provenant du circuit "NON ET" G4 du détecteur de seuil 17 (figure 4). La troisième entrée du circuit "NON ET" G7 est connectée à la sortie de positionnement (S) du circuit flip-flop F/F1 pour recevoir le signal F/F de celui-ci,de façon à effectuer un réglage de rythme de la valeur de sortie du détecteur de seuil par rapport au circuit flip-flop asynchrone suivant. L'autre entrée du circuit "NON ET" G5 est connectée à la sortie du circuit "NON ET" G6 et une entrée du circuit G6 est connectée à la sortie du circuit G5. le circuit "NON ET" G6 est alimenté, à l'autre entrée, avec un signal S.TR comprenant des impulsions d'horloge inversées ou renversées qui sont différentes en phase du signal TR (figure 4) d'une quantité égale à un demi-intervalle d'une case de distance comme cela est visible au mieux dans le diagramme de réglage de rythme ou chronogramme de la figure 9. te circuit flip-flop asynchrone, comprenant les circuits G5 et G6, fonctionne de façon à élargir en impulsion ou à corriger en flanc d'impulsion la grandeur de sortie du circuit G7 en réponse au signal S.TR.La grandeur de sortie du circuit flip-flop ssynchrone est fournie à une entrée à circuit "NON ET" G8 pour être inversée ou renversée tandis que le signal F/F1, appliqué à l'autre entrée, reste dans le niveau vrai. Comme on le voit d'après la figure 8, le circuit "NON ET" G1, qui fait partie du circuit flip-flop asynchrone 18 du détecteur d'écho 17, est pourvu d'une entrée supplémentaire qui est connectée à la sortie du circuit "NON ET" G8 pour recevoir le signal d'écho de celui-ci. On comprendra ainsi que le circuit flip-flop asynchrone 18 peut être réglé ou positionné par les valeurs de sortie fausses fournies par l'un ou l'autre des circuits "NON ET" G8 ou G3. Après que le circuit flip-flop asynchrone 18 a été réglé ou positionné, la détection d'écho F/F3 (représentée sur la figure 4) produit des signaux numériques radar vidéo qui sont fournis à l'ordinateur ou calculateur suivant. Le fonctionnement du convertisseur analogique-numérique, ayant deux canaux ou voies de quantification, sera décrit plus en détail à l'aide du diagramme de réglage dans le temps formant chronogramme de la figure 9. Comme cela a été décrit précédemment, des signaux analogiques radar vidéo sont intégrés par l'un ou l'autre des intégrateurs vidéo 10 et 1Oa pendant chacune des cases de distance respectives établies par les signaux de rythme F/F2 et S. F/F2. En considérant tout d'abord le signal analogique radar vidéo "D", la valeur intégrée, obtenue de l'intégrateur vidéo 10, est comparée par le détecteur de seuil suivant 12 qui produit un signal d'écho D1 quand lalfTaleur intégrée a excédé la valeur de seuil tlle qu'indiqu par la ligne droite discontinue en traits interrompus. Le signal d'écho D1 est inversé pour être transformé en un signal faux D2 par le circuit "NON ET" G3 du détecteur d'écho 17 pendant le temps où une autre valeur d'entrée F/F1 reste dans le niveau vrai. te signal D2 est converti en un signal D3 par le circuit flip-flop asynchrone 18 et ensuite est traité par la détection d'écho F/F3 en fournissant ainsi un signal numérique radar vidéo D4. Pr ailleurs, la valeur intégrée du signal analogique radar vidéo "r", qui est obtenue de l'intégrateur vidéo 10a, est fournie au détecteur de seuil suivant 12a pour comparaison avec le niveau de seuil fourni par l'organe de commande de niveau de seuil 16. Puisque, comme cela esikeprésenté, la valeur intégrée excède le niveau de seuil, le détecteur de seuil 12a fournit un signal d'écho r5 à sa sortie, lequel est fourni à l'une des trois entrées du circuit "NON ET" G7 comme cela est indiqué sur la figure 7.Cependant, le signal G4, qui est fourni à une autre entrée du circuit "NON ET" G7, est maintenu dans le faux niveau pendant que le circuit flip-flop asynchrone 18 produit le signal D3 représentant la détection d'écho par le détecteur de seuil 12. Ainsi, on se rendra compte que,tant qu'il se produit une détection d'écho dans le détecteur de seuil 12, le circuit "NON ET" G7 ne répond pas au signal d'écho r5 fourni par le détecteur de seuil 12a, en ne produisant pas de telle valeur de sortie comme cela est indiqué par D6. Dans un but explicatif, on supposera que le signal analogique radar vidéo n E" est dans une position telle qu'il est également divisé par les deux cases ou créneaux de distance adjacents fixés par F/F2, mais qu'il s'ajuste de façon juste dans une certaine case de distance déterminée par S.F/F2. La valeur intégrée, fournie par l'intégrateur vidéo 10, n'excède pas le niveau de seuil, mais la valeur intégrée, obtenue de lfintégrateur vidéo 10a, excède le niveau-de seuil en ayant pour résultat un signal d'écho E1 à la sortie du détecteur de seuil 1osa. Puisque, comme cela a été décrit ci-dessus, le signal G4 est dans le niveau vrai pendant le temps où aucune détection d'écho ne se produit dans le détecteur de seuil 12, le circuit "NON ET" G7 répond au signal d'écho E1 provenant du détecteur de seuil 12a en fournissant un signal inversé ou faux E2à sa sortie. te signal faux E2 est ensuite élargi en impulsion par le circuit flip-flop asynchrone suivant pour produire un signal vrai E3 qui est converti à son tour en un signal faux E4 par le circuit "NON ET" G8. le signal E4 est fourni à une entrée de positionnement (S) du circuit flip-flop asynchrone 18 comprenant les circuits G1 et G2, de façon à régler celui-ci en produisant ainsi un signal vrai E . à sa sortie. Lejsignal E4a est fourni à la détection d'écho suivante F/F3 (représentée sur la figure 4) pour réglage de temps ou de rythme.La grandeur de soiie de F/F3,qui est indiquée par E5 sur la figure 9,comprend la grandeur de sortie du convertisseur analogique-numérique à fournir à l'ordinateur ou au calculateur (non représenté). La figure 10 est une représentation graphique semblable à la figure 6 mais montrant la perte de conversion théorique se produisant avec le convertisseur analogique-numérique de cette invention, décrit ci-dessus. Par comparaison, la perte de conversion, se produisant avec le convertisseur analogique-numérique de la technique antérieure, est représentée par les lignes discontinues en traits interrompus. Comme cela ressort de la représentation graphique, la perte de conversion maximale est produite quand un signal analogique radar vidéo est divisé par deux cases ou créneaux de distance adjacents dans le rapport de 3/4 à 1/4 et la valeur maximale peut être calculée comme suit perte de conversion maximale = - 20 log 3/4 = 2,5 dB. On se rendra compte ainsi qu'avec l'agencement tel que représenté sur la figure 7, la perte de conversion peut être grandement réduite à une basse valeur telle qu'égale au plus à 2,5 dB. Sur la figure 11 est représenté un autre mode de réalisation de cette invention. Comme cela ressort facilement d'une comparaison avec la figure 7, le convertisseur analogique-numérique, tel que représenté ici, comprend un organe retardateur ou temporisateur vidéo 30 et deux groupes d'intégrateurs vidéo 10b, 10c, de détecteurs de seuil 12b, 12c et de détecteurs d'écho 17b, 17c, en plus de la combinaison représentée sur la figure 7. L'organe retardateur vidéo 30 est connecté par son entrée à l'amplificateur vidéo (non représenté} de façon à être alimenté avec des signaux analogiques radar vidéo amplifiés proenant de celui-là. La fonction de l'organe retardateur vidéo 30 est de retarder ou de différer les signaux analogiques radar vidéo d'une quantité égale à T/4Jis et de les fournir aux intégrateurs vidéo suivants 1Ob et 10c.Comme cela est représenté, l'intégrateur vidéo 1Ob est également alimenté avec le signal de rythme F/F2 provenant de l'organe de commande de rythme à commutateur à bascule il et l'intégrateur vidéo 10c est également alimenté avec le signal de rythme s.F/F2 provenant de l'organe de commande de rythme à commutateur glissant 25. Avec cet agencement, les différences de phase, entre un certain signal analogique radar vidéo et le signal de rythme fourni à chacun des intégrateurs vidéo 10, 1Oa, 1Ob et 10c, sont différentes les unes des autres de T/4*s . Ces quatre intégrateurs vidéo sont identiques les uns aux autres par leurs caractéristiques de performances et sont connectés par leurs sorties respectives aurdétecteurs de seuil suivants 12, 12a, 12b et 12c ayant également des caractéristiques de performance5 identiques. Ces détecteurs de seuil sont alimentés avec un niveau de seuil égal provenant de l'organe de commande de niveau de seuil 16. tes grandeurs de sortie des détecteurs de seuil 12, 12a et 12b et 12c sont fournies à leurs détecteurs d'écho associés t7, 17a, 17b et 17c et les grandeurs de sortie des détecteurs d'écho 17a, 17b et 17c sont ensuite fournies aux entrées du détecteur d'écho 17. Sur la figure12, un exemple préféré des détecteurs d'écho 17b et 17c est représenté conjointement avec une portion du détecteur d'écho 17. Comme cela est représenté, le détecteur d'écho 17b comprend un circuit "NON ET" G9 dont la sortie est connectée à une entrée supplémentaire du circuit "NON ET" G1 comprenant le circuit flip-flop asynchrone 18 du détecteur d'écho 17. Le circuit "NON ET" Gg comporte trois entrées dont l'une est connectée à la sortie du détecteur de seuil 12b et dont les deux autres sont connectées au circuit flip-flop F/F1 (figure 2) et au circuit "NON ET" G4 (figure 4) pour recevoir respectivement des signaux F/F1 et G4 de ceux-ci.La fonction du,circuit "NON ET" Gg est d inverser la grandeur de sortie du détecteur de seuil 12b quand les signaux F/F1 et G4 restent dans le niveau vrai en positionnant ainsi le circuit flip-flop asynchrone suivant 18. Comme cela a été décrit précédemment, le signal G4 sert à empêcher une double détection d'un signal d'écho résultant d'un morceau particulier d'information de poursuite ou de course Le détecteur d'écho 17c comprend un circuit flip-flop asynchrone composé de circuits "NON ET" G10 et G11, une entrée du circuit "NON ET" G10 étant connectée à la sortie d'un circuit "NON ET" G12. te circuit "NON ET" G12 comporte quatre entrées dont l'une est connectée à la sortie du détecteur de seuil 12c, de façon à être alimentée avec un signal d'écho provenant de celui-ci.Le circuit "NON ET" G 2 est également alimenté aux deux autres entrées avec les signaux F/F1 et G4. L'entrée restante du circuit "NON ET" G12 est connectée à un circuit "NON" 31 dont l'entrée est connectée au circuit "NON ET" G5 du détecteur d'écho 17a (figure 8). te signal G5 sert également à empêcher une double détection d'écho résultant d'un morceau particulier d'information de poursuite ou de course. te circuit "NON ET" G12 fonctionne pour inverser le signal d'écho provenant du détecteur de seuil 12c quand toutes les autres valeurs d'entrée sont dans le niveau vrai. La grandeur de sortie inversée du circuit G12 est élargie en impulsion par le circuit flip-flop asynchrone en réponse au signal S. TR et est ensuite fournie à un circuit "NON ET" G13. te circuit "NON ET" G13 produit une grandeur de sortie inversée quand le signal F/F est dans le niveau vrai. La valeur de sortie inversée est fournie à son tour au circuit "NON ET" G1 pour régler ou positionner le circuit flip-flop asynchrone 18. Avec l'agencement tel que décrit ci-dessus, il est possible d'obtenir un signal radar vidéo numérique qui est sous la forme d'un signal d'écho radar correctement réglé dans le temps et d'une durée égale de T As, à partir des quatre canaux de quantification sans produire de double détection. Sur la figure 13 qui est semblable aux figures 6 et 10, les lignes continues en traits pleins représentent la perte de convenGkn se produisant avec le convertisseur analogique- numérique compoitxt les quatre canaux de quantification, comme cela est représenté sur la figure 11. Dans la représentation graphique, les pertes de convier s ion, se produisant avec le convertisseur analogique-numérique de la technique antérieure et avec le présent convertisseur analogiquenumérique comportant deux canaux dè quantification (indiqués sur la figure 7), sont également représentées par les lignes en traits interrompus. Comme on le voit, le convertisseur analogique-numérique à quatra canaux de quantification de cette invention présente la perte de conversion maximale quand un signal analogique radar vidéo est divisé par deux cases créneaux de distance adjacents dans le rapport de 1/8 à 7/8, la valeur maximale (-20 log 7/8) était égale à 1,16 dB. On comprendra ainsi que, conformément à cette invention, la perte de conversion est grandement réduite jusqu'à 1,16 dB au plus. Cette amélioration de gain a pour résultat l'accroissement de la portée maximale de détection du radar, puisque la perte de puissance de 6 dB se traduit par la diminution de 30% de la portée maximale de détection mais la perte,égale à 1,16 dB conduit à une dnnutiond'environ 6,5% seulement de la portée maximale de détection. Bien que cette invention ait été représentée et décrite en corrélation avec les deux modes de réalisation ayant deux et quatre canaux de quantification, il doit être entendu que l'accroissement du nombre de canaux de quantification a pour résultat une amélioration supplémentaire du gain de conversion. Il est à noter en outre que cette invention est applicable à beaucoup d'autres systèmes nécessitant la conversion analogique-numérique, autres qu'un système radar. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemples. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons, si celles-ci sont exécutées selon l'esprit de l'invention. REVENDICATIONS 1.- Appareil pour convertir un signal vidée analogique en une forme appropriée à un système de traitement d'informations numériques, cet appareil comprenant des moyens pour engendrer ledit signal vidéo analogique, des moyens vidéo intégrateurs à déclenchement dans lesquels le signal vidéo est intégré pendant un intervalle de temps prédéterminé, des moyens détecteurs de seuil associés auxdits moyens intégrateurs et des moyens détecteurs à structure logique associés auxdits détecteurs de seuil, caractérisé en ce qu'il comprend une pluralité d'ensembles convertisseurs analogiques-numériques comportant des moyens intégrateurs à déclenchement précités, des moyens détecteurs à seuil précités et des moyens détecteurs à structure logique, et des circuits logiques assurant la coopération desdits ensembles accordée chronométriquement par rapport au signal vidéo précité. 2.- Appareil selon la revendication 1, caractérisé en ce qu'il comprend des moyens générateurs de signaux de rythme déphasés de valeurs prédéterminées par rapport au signal vidéo analogique précité, chaque signal de rythme étant associé à un ensemble convertisseur pour déterminer l'intervalle d'intégration précité. 3.- Appareil selon la revendication 2, caractérisé en ce qu'un des ensembles convertisseurs précités forme un canal principal de quantification, dont la sortie sert de sortie à l'appareil entier, et que les autres ensembles forment des canaux de quantification supplémentaires, dont les sorties sont adaptées audit canal principal par des circuits logiques précités, les entrées de tous les canaux de quantification étant reliées ensemble. 4.- Appareil selon la revendication 3, caractérisé en ce que les circuits logiques de chaque canal supplémentaire comprennent des moyens pour assurer le développement chronométriquement accordé de signaux numériques à partir d'un signal d'entrée analogique, et des moyens reliés aux circuits logiques des canaux recevant un signal de rythme moins déphasé par rapport au signal vidéo analogique précité que son propre signal de rythme pour assurer que, parmi tous les canaux de quantification excités à répondre à un signal d'entrée analogique, seulement le canal engendre un signal numérique, qui reçoit le signal de rythme le moins déphasé. 5.- Appareil selon la revendication 4, caractérisé en ce que les sorties des canaux supplémentaires sont reliées aux circuits logiques incorporés au canal principal pour assurer l'adaptation chronométrique par rapport au signal vidéo analogique des signaux numériques produits. 6.- Appareil selon la revendication 5, caractérisé en ce que tous les circuits logiques précités sont incorporés aux détecteurs à structure logique et que les sorties des détecteurs à structure logique de tous les canaux supplémentaires sont reliées à des entrées du détecteur à structure logique du canal principal. 7.- Appareil selon ltune quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend une unité de commande de niveau de seuil pour fournir un niveau de seuil à la pluralité précitée. de détecteurs de seuils. 8.- Appareil selon la revendication 1, caractérisé en ce que le moyen générateur de signaux de rythme précité comprend des moyens pour engendrer une pluralité d'impulsions horloge; un organe de commande de réglage de rythme à commutateur ou à interrupteur à bascule susceptible de réagir auxdites impulsions d'horloge pour engendrer un premier signal de rythme pour déterminer un premier intervalle de temps; et des moyens susceptibles de réagir audit premier signal de rythme pour produire un second signal de rythme, ledit second signal de rythme étant différent en phase dudit premier signal de rythme, de la moitié dudit intervalle de temps prédéterminé. 9.- Appareil selon la revendication 1, caractérisé en ce que les moyens générateurs de signaux analogiques vidéo précités comprennent un organe retardateur vidéo pour retarder ledit signal analogique vidéo d'une quantité égale à un quart de l'intervalle de temps prédéterminé précité.