-1- CIRCUIT DE CHARGE DIFFERENTIELLE REALISE A L'AIDE DE TRANSISTORS A EFFET DE CHAMP L'invention concerne un circuit de charge différen- tielle réalisé à l'aide de transistors à effet de champ fonctionnant selon le mode d'enrichissement, ce circuit comportant une première et une deuxième bornes d'entrée ainsi qu'une borne commune, un premier et un deuxième tran- sistors à effet de champ de premier type de conduction dont les sources sont raccordées à la borne commune et dont les électrodes de commande sont interconnectées, le drain du premier transistor étant raccordé à la première borne d'en- trée et le drain du deuxième transistor étant raccordé à la deuxième borne d'entrée. Un tel circuit de charge est connu entre autres de la Publication "IEEE Journal of Solid-State Circuits", Volume SC-13, no 3, pages 285 à 294, parue en juin 1978e voir en particulier la figure 4 o ce circuit est utilisé comme circuit générateur de courant par l'établissement d'une réaction positive entre le drain et l'électrode de commande du premier transistor, et est incorporé, pour le découplage de signal, aux circuits de drain de deux transis- tors branchés comme paire différentielle. Un tel miroir de courant utilisé comme circuit de charge est affecté par l'inconvénient que la tension entre les électrodes d'au moins le premier transistor est supé- rieure à la tension de seuil de ce transistor, cette tension de seuil pouvant être relativement élevée et, par exemple, être égale à 4 volts. Etant donné que pour le fonctionnement correct de l'amplificateur, les transistors de la paire différentielle doivent rester en état de saturation et ne -2- doivent donc pas fonctionner en régime linéaire, la tension en mode commun ("common-mode voltage") sur les électrodes de commande des transistors amplificateurs n'est pas à même de devenir, par rapport audit point commun, très inférieure à ladite tension de seuil, et n'est pas à même par exemple de devenir inférieure à 2 volts. Par ailleurs, la tension de sortie n'est pas indépendante de la tension d'entrée en mode commun en conséquence du couplage direct établi entre la borne de sortie et le drain d'un des transistors ampli- ficateurs, tandis que la tension de sortie exerce une réac- tion relativement importante sur le circuit de charge. De ce fait, le circuit de charge ci-dessus convient moins bien pour être utilisé dans des amplificateurs d'entrée pouvant recevoir une tension d'entrée en mode commun variant suivant une plage relativement étendue, et cela sans influencer trop fortement l'amplification de la tension différentielle pré- sente à l'entrée de ces amplificateurs d'entrée. Or, l'invention vise à réaliser un dispositif de charge différentielle appartenant au genre mentionné dans le préambule et convenant pour être utilisé dans un étage d'entrée différentiel qui, sans influencer de façon trop perceptible l'amplification de la tension d'entrée diffé- rentielle, doit pouvoir recevoir une tension d'entrée en mode commun variant suivant une large plage. A cet effet, le circuit de charge différentielle conforme à l'invention est remarquable en ce qu'il comporte un troisième et un quatrième transistors à effet de champ dont les électrodes de commande sont interconnectées, une première et une deuxième sources de courant devant fournir des courants de repos auxdits troisième et quatrième tran- sistors, le drain du troisième transistor étant raccordé à la première source de courant et le drain du quatrième transistor étant raccordé à la deuxième source de courant, alors que la source du troisième transistor est raccordée au drain du premier transistor, la source du quatrième tran- -3 - sistor étant raccordée au drain du deuxième transistor et les électrodes de commande de ces troisième et quatrième transistors étant raccordées à celles des premier et deu- xième transistors, tandis qu'au moins une première borne de sortie est raccordée au drain du quatrième transistor, le circuit comportant également des moyens permettant de régler le potentiel sur les électrodes de commande des premier, deuxième, troisième et quatrième transistors de façon à ce que, par les troisième et quatrième transistors, passent les courants de repos fournis par les sources de courant. Ce circuit de charge respecte les exigences posées à son égard du fait que la tension des première et deuxième bor- nes d'entrée est égale à la tension entre l'électrode de commande et la source du premier transistor et du deuxième transistor, diminuée de la tension entre l'électrode de commande et la source du troisième transistor et du quatriè- me transistor, ladite tension pouvant être notablement in- férieure à la tension de seuil des transistors utilisés sans que les premier et deuxième transistors sortent complè- tement du régime de saturation. Dans la pratique, une ten- sion résiduelle, par exemple égale à environ 1 volt, sur les bornes d'entrée du circuit de charge est très bien réa- lisable du fait que la tension sur le drain du quatrième transistor dépend peu de la tension sur la deuxième borne d'entrée, ainsi que du fait que le deuxième transistor fait office d'impédance de source fortement ohmique du quatrième transistor, ce qui réduit notablement la réaction de la tension sur le drain du quatrième transistor. En ce qui concerne lesdits moyens de réglage de potentiel, le circuit de charge conforme à l'invention peut être remarquable en ce que ces moyens comportent une réac- tion positive entre le drain et l'électrode de commande du troisième transistor. Ce mode de réalisation est très simple et convient pour une sortie asymétrique. Dans le cas o l'on désire une -4- sortie différentielle symétrique du fait d'ajouter une borne de sortie au drain du troisième transistor, il n'est pas possible de pratiquer une réaction positive entre le drain et l'électrode de commande du quatrième transistor, réaction positive qui, dans sa forme la plus simple, est un court-circuit. Un mode de réalisation convenant pour une sortie différentielle symétrique peut être remarquable en ce que - les électrodes de commande des premier, deuxième, troisième et quatrième transistors à effet de champ sont raccordées à une source de tension de référence, et que lesdits moyens de réglage de potentiel comportant un amplificateur de réaction positive pour fournir le niveau de tension en mode commun (en anglais "Common-Mode level") aux drains des troisième et quatrième transistors et pour commander les première et deuxième sources de courant de façon qu'en ce qui concerne le niveau de courant en mode commun, ces sour- ces suivent le niveau de courant en mode commun dans les trajets de drain des troisième et quatrième transistors. Un circuit de charge différentielle réalisé en variante de celui spécifié ci-dessus peut être remarquable en-ce que les moyens de réglage de potentiel comportent un amplificateur de réaction positive pour fournir le niveau de tension en mode commun aux drains des troisième et qua- trième transistors et pour commander les électrodes de com- mande communes des premier, deuxième, troisième et quatrième transistors de façon qu'en ce qui concerne le niveau de cou- rant de drain en mode commun, les troisième et quatrième transistors suivent le niveau de courant en mode commun des première et deuxième sources de courant. Un circuit de charge réalisé conformément à l'inven- tion et qui, sur ses deux bornes d'entrée, est commandé par un premier amplificateur différentiel comportant 'un cinquiè- me et un sixième transistors de deuxième type de conduction opposé au premier type de conduction, ces cinquième et -5- sixième transistors étant montés en paire différentielle et les électrodes de commande de ces deux transistors cons- tituant une entrée alors que le drain du cinquième transis- tor est raccordé au drain du premier transistor et que le drain du sixième transistor est raccordé au drain du deu- xième transistor peut être remarquable en ce que la premiè- re source de courant est constituée par le montage en série des canaux d'un septième et d'un neuvième transistors à effet de champ de deuxième type de conduction et que la deuxième source de courant est formée par le montage en série des canaux d'un huitième et d'un dixième transistors à effet de champ de deuxième type de conduction, alors que les sources des septième et huitième transistors sont rac- cordées à une deuxième borne commune et que les électrodes de commande de ces deux transistors sont interconnectées et raccordées aux électrodes de commande des neuvième et di- xième transistors, tandis que le drain du neuvième transis- tor est raccordé au drain du troisième transistor et que le drain du dixième transistor est raccordé au drain du qua- trième transistor, alors que la source du neuvième transis- tor est raccordée au drain d'un onzième transistor à effet de champ de premier type de conduction et que la source du dixième transistor est raccordée au drain d'un douzième transistor à effet de champ de premier type de conduction, l'électrode de commande du onzième transistor à effet de champ étant raccordée à celle du cinquième transistor et l'électrode de commande du douzième transistor étant raccor- dée à celle du sixième transistor, tandis que les sources de ces onzième et douzième transistors sont interconnectées. Un tel circuit constitue un enchevêtrement de deux paires différentielles dont les types de conduction sont opposés, chaque paire différentielle comportant un circuit de charge conforme à l'invention et constituant la source de courant de repos de l'autre. L'étendue de la plage de tension d'entrée en mode commun d'un tel circuit s'étend -6- même au-delà de la valeur des deux tensions d'entrée (ten- sions positive et négative). La description qui va suivre, en regard des dessins annexés, le tout donné à titre d'exemple, fera bien com- prendre comment l'invention peut être réalisée. La figure 1 illustre un premier mode de réalisation d'un circuit de charge conforme à l'invention, utilisé dans un amplificateur différentiel. La figure 2 illustre une variante du circuit de charge utilisé dans l'amplificateur selon la figure 1. La figure 3 illustre une Autre variante du circuit de charge utilisé dans l'amplificateur selon la figure 1. La figure 4 montre une combinaison de deux amplifi- cateurs différentiels selon la figure 1, le type de conduc- tion du premier amplificateur étant opposé à celui du deu- xième amplificateur et les circuits de charge de ces deux amplificateurs étant enchevêtrés. La figure 5 illustre une variante du circuit de char- ge utilisé dans l'ensemble selon la figure 4. La figure 6 illustre un mode de réalisation d'un amplificateur de réaction positive commun utilisé dans les ensembles selon les figures 4 et 5. La figure 1 montre un amplificateur différentiel muni d'un circuit de charge conforme à l'invention. Ce circuit de charge comporte un amplificateur différentiel à transis- tors 5, 6 à canal de type de conduction p, les sources de ces transistors 5, 6 étant raccordées à un générateur de courant 25 fournissant un courant 2I1. Les électrodes de commande des transistors 5, 6 sont raccordées à des entrées 17 et 18. Le circuit de charge comporte des transistors 1, 2, 3, 4, à canal de type de conduction n. Les électrodes de commande des transistors 1 à 4 sont raccordées directement au drain du transistor 3. Il est possible également de réa- - liser une liaison à travers un circuit suiveur de tension. Les sources des transistors 1 et 2 sont raccordées a une -7- borne d'alimentation négative -Vss; le drain du transistor 1 est raccordé à la source du transistor 3 ainsi qu'au drain du transistor 5, tandis que le drain du transistor 2 est raccordé à la source du transistor 4 ainsi qu'au drain du transistor 6. Les drains des transistors 3 et 4 sont raccordés à des générateurs de courant de repos 21, 22 qui fournissent chacun un courant Io. Au drain du transistor 2 est raccordée une borne de sortie asymétrique 15. Une tension différentielle entre les entrées 17 et 18 provoque la répartition du courant 211 dans les drains des transistors 5 et 6. Le courant passant dans le trajet de drain du transistor 5, drain qui conduit à une entrée 13 du circuit de charge, peut alors être écrit sous la forme I1 + i, tandis que le courant passant dans le trajet de drain du transistor 6, drain qui conduit à l'entrée 14 du circuit de charge, peut être écrit sous la forme I - i, la référence I indiquant le courant de sortie en mode com- mun alors que la référence i indique la composante de signal. A travers la source du transistor 3, source qui est peu résistante comparativement au drain du transistor 1, et à travers la liaison entre le drain du transistor 3 et l'é- lectrode de commande du transistor 1, ce transistor 1 est commandé de façon à ce qu'il absorbe le courant I + i ainsi que le courant 10 passant par l'intermédiaire du transistor 3. Le courant I0 + I1 + i passant par le transistor 1 est réfléchi quasi complètement vers le transistor 2; une fai- ble différence est possible en raison du fait que les tran- sistors 1 et 2 fonctionnent à la limite de l'état de satu- ration. Du fait que l'entrée 14 du circuit de charge reçoit le courant Il - i, le transistor 4 est parcouru par un cou- rant égal à 10 + 2i, courant dont la partie de signal 2i apparaît à la sortie 15. Le courant de-signal 2i apparaît à la sortie 15, et le niveau de tension continue sur la sortie 15 n'est pas limité par le niveau de tension continue en mode commun aux -8 - entrées 17 et 18 de la paire différentielle 5, 6, ce qui serait bien le cas lors de l'emploi d'un miroir de courant conventionnel dans les trajets de drain des transistors 5 et 6, avec comme conséquence que la sortie serait raccordée au drain du transistor 6. Du fait qu'à l'égard du transis- tor 4, le transistor 2 fait office de charge de source de résistance interne relativement élevée, la réaction de la tension de signal de la sortie 15 est faible. En ce qui concerne la plage de tension en mode com- mun aux entrées 17 et 18, le circuit de charge fonctionne de la façon suivante: les électrodes de commande des tran- sistors 3 et 4 sont le siège d'une tension égale à la ten- sion source-électrode de commande-V du transistor l.--La gsi tension source-électrode de commande des transistors 3 et 4 est égale à Vgs3, de sorte que la tension continue sur les entrées 13 et 14 du circuit de charge est égale à Vgsl5Vgs2 Bien que chacune des tensions sourceélectrode de commande Vgsl et Vgs2 soit supérieure à la tension de seuil des tran- sistors à effet de champ utilisés et est, par exemple, égale à 3 volts, la tension V sl - Vgs2 est notablement plus fai- ble et par exemple égale à 1 volt. Cela signifie dans cet exemple de réalisation que la tension en mode commun sur les entrées 17 et 18 de la paire différentielle peut même être négative sans que les transistors 5 et 6 sortent de l'état de saturation, ce qui n'est pas le cas lors de l'em- ploi d'un miroir de courant conventionnel dans les trajets de drain des transistors 5 et 6, auquel cas la tension sur au moins un des drains des transistors 5 et 6 est limitée, par exemple à 2 volts, par la tension de seuil des transis- tors utilisés. Suivant une réalisation pratique du circuit selon la figure 1, l'amplificateur différentiel fonctionnait encore de façon satisfaisante en présence d'un niveau de tension d'entrée en mode commun s'étendant au-delà de la tension d'alimentation négative Vs.5 -9- Dans le but de faire fonctionner encore de façon satisfaisante les transistors 1 et 2 en régime de satura- tion, le niveau de tension continue sur les points 13 et 14 du circuit de charge peut être influencé en donnant des dimensions adéquates aux canaux des transistors 1 et 2 comparativement aux canaux des transistors 3 et 4, et notam- ment de façon que le rapport W/L - la référence W indiquant la largeur de canal et la référence L indiquant la longueur de canal - des transistors 1 et 2 soit faible comparative- ment au rapport W/L des transistors 3 et 4, ce qui peut s'exprimer en disant que dans les mêmes conditions de tra- vail, les transistors 1 et 2 représentent une impédance en courant continu plus élevée que les transistors 3 et 4. La figure 2 illustre une variante du circuit de charge susceptible d'être utilisé dans l'amplificateur selon la figure 1, l'amplificateur de différence d'entrée formé par les transistors 5 et 6 n'ayant pas été représenté sur ladite figure dans un but de simplification. Dans le cas du circuit de charge selon la figure 2, les électrodes de commande des transistors 1, 2, 3, 4 ne sont pas commandées depuis le drain du transistor 4 mais par la tension en mode commun sur les drains des transis- tors 3 et 4. De plus, le drain du transistor 3 est raccordé à une borne de sortie 16. En conséquence de la commande en mode commun à l'aide de l'amplificateur 19 (un exemple d'un tel amplificateur est montré entre autres dans la demande de brevet français NI 2.222.691, les courants de repos I0 passent par les transistors 1, 2, 3 et 4, et la partie en mode commun I1 des courants fournis aux entrées 13 et 14 passe par les transistors 1 et 2. Les composantes de signal +i et -i des courants fournis aux entrées 13 et 14 passent, à travers les sources peu résistantes des transistors 3 et 4, vers les bornes de sortie symétriques 15 et 16. Comparativement au circuit de charge utilisé dans l'amplificateur selon la figure 1, les transistors 1 et 2 -10- sont parcourus par les courants en mode commun Il + Io tandis que les courants de signal s'écoulent vers les sor- ties différentielles symétriques 15 et 16, alors que dans le circuit de charge que montre la figure 1, les transis- tors 1 et 2 sont parcourus par les courants en mode commun I0 + I ainsi que par la composante de signal +i en prove- nance du transistor 5, de sorte que vers la sortie asymé- trique 15 s'écoule un courant de signal égal à 2i. Comme le montre les lignes en traits interrompus sur la figure 2, l'amplificateur 19 peut comporter une source de tension de référence 36. Le réglage est alors tel que le niveau de tension en mode commun aux sorties 15 et 16 correspond à la tension de ladite source 36. Une telle tension de référence peut exister également de façon impli- cite dans l'amplificateur, 19. La figure 3 illustre une variante du circuit selon la figure 2, variante suivant laquelle les électrodes de commande des transistors 1, 2, 3 et 4 présentent une ten- sion constante en provenance d'une source de tension de référence 20. Un amplificateur 19 calibre les sources de courant 21 et 22 de façon que leurs courants en mode commun correspondent aux courants en mode commun dans les tra- jets de drain des transistors 3 et 4. Les sources de courant 21 et 22 sont formées par des transistors 7 et 8, à canal de type de conduction p, l'amplificateur 19 commandant ces transistors à travers leur électrode de commande commune. Pour le reste, le fonctionnement du circuit correspond com- plètement à ce qui a été précisé à l'égard du circuit selon la figure 2. Dans l'amplificateur selon la figure 1, la plage de tension d'entrée en mode commun sur les entrées 17 et 18 est au moins égale à la tension d'alimentation négative -VSS ' mais n'atteint pas la valeur de la tension d'alimentation positive Vdd. L'excursion positive de la tension d'entrée est limitée par la tension source-électrode de commande du -11- du transistor 3 ainsi que par la tension nécessaire à la source de courant 21, ce qui, au total, peut atteindre par exemple 4 volts. Un circuit qui autorise dans les deux sens une ex- cursion maximale de tension d'entrée est illustré sur la figure 4 qui comporte l'amplificateur selon la figure 1, alors que les sources de courant 21 et 22 sont formées par le circuit de charge d'un amplificateur identique mais con- plémentaire dont les sources de courant de repos à leur tour sont formées par le circuit de charge de l'amplifica- teur cité en premier lieu. Dans la moitié complémentaire, les composants 7, 8, 9, 10, 11, 12 correspondent aux compo- sants 1, 2, 3, 4, 5 tandis que les points +VDD, 23, 24, 15, 17 et 18 correspondent aux points VSS, 13, 14, 15, 17 et 18 alors que les trajets de drain des transistors 9 et 10 constituent les sources de courant de repos pour le circuit de charge à transistors 1, 2, 3, 4 et que les trajets de drain des transistors 3 et 4 constituent les sources de courant de repos pour le circuit de charge & transistors 7, 8, 9, 10. Le fonctionnement des deux moitiés correspond com- plètement au fonctionnement de l'amplificateur selon la figure 1, mais toutefois de façon complémentaire. Une ten- sion différentielle entre les entrées 17 et 18 conduit à un courant de signal de sortie à la sortie 15. La première moi- tié du circuit fonctionne pour une tension en mode commun sur les entrées 17 et 18 jusqu'au-delà de la tension d'ali- mentation négative -V l'autre moitié du circuit fonc- tionnant pour une tension en mode commun sur les entrées 17 et 18 jusqu'au-delà de la tension d'alimentation positive +VDD. Pour régler l'intensité des courants de repos, une résistance 27 est branchée entre les trajets de drain des transistors 3 et 9 et est parcourue par un courant dont l'intensité est égale a (VDD + - 2V) /R, formule dans 3 lql le Vi laS gs laquelle la référence 2Vg indique la somme des tensions -12- électrode de commande-source des transistors 1 et 7 alors que la référence R indique la valeur ohmique de la résis- tance 27. Comme le montrent les lignes en traits interrom- pus sur la figure 4, la résistance 27 peut être remplacée par une source de courant.- De la même façon que le circuit selon la figure 4 est formé par deux versions complémentaires du circuit selon la figure 1, également les circuits selon les figures 2 et 3 peuvent être réalisés à l'aide de leur complément. A titre indicatif, la figure 5 montre le circuit de charge selon la figure 4, formé par le complément de ce circuit, complément dans lequel les transistors 7, 8, -9, 10 corres- pondent aux transistors 1, 2, 3 et 4 et sont complémentaires à ceux-ci. L'étage différentiel d'entrée à transistors 5, 6, 11 et 12 (figure 4) n'a pas été représenté afin de ne pas compliquer la figure 5. L'amplificateur 19 commande les électrodes de commande des transistors 7, 8, 9 et 10. Le circuit de charge à transistors 1, 2, 3 et 4, munis comme sources de courant de repos, des ensembles transistorisés 7,9 et 8,10, correspond au circuit de charge selon la figu- re 3 tandis que la situation vue depuis le circuit de char- ge à transistors 7, 8, 9 et 10 munis, comme sources-de cou- rant de repos, des ensembles transistorisés 1,3 et 2,4 cor- respond à la réalisation complémentaire du circuit de charge selon la figure 2. A titre indicatif, la figure 6 montre un exemple de réalisation d'un amplificateur 19 qui est utilisable dans les circuits selon les figures 3 et 5 et, de façon complé- mentaire, dans le circuit selon la figure 2. L'amplificateur 19 comporte deux transistors 28 et 29 branchés en parallèle et à canal de type de conduction n, les électrodes de com- mande de ces transistors recevant la tension sur les sorties et 16. Le courant I2 qui circule dans le trajet de drain commun des transistors 28 et 29 est donc fonction de la ten- sion de mode commun sur les sorties 15 et 16. En guise de -13- tension de référence interne, on utilise ici la tension électrode de commande-source des transistors 28 et 29. Par l'intermédiaire d'un transistor 34 à canal de type de con- duction p et à électrode de commande et drain interconnec- tés, le courant I2 est converti en une tension qui apparaît sur le point 35 qui est raccordé aux électrodes de commande des transistors 7 et 8. En coopération avec les transistors 7 et 8 dans les circuits selon les figures 3 et 4, le tran- sistor 34 opère comme miroir de courant. REVENDICATIONS: 1. Circuit de charge différentielle réalisé à l'aide de transistors à effet de champ fonctionnant selon le mode d'enrichissement, ce circuit comportant une pre- mière et une deuxième bornes (17), (18) d'entrée ainsi qu'une borne commune -Vss, un premier (1) et un deuxième(2)transis- tors à efet de champ de premier type de conduction dont les sources sont raccordées à la borne commune et dont les électrodes de commande sont interconnectées, le drain du premier transistor étant raccordé à la premae borne d'entrée et le drain du deuxième transistor étant raccor- dé à la deuxième borne d'entrée, caractérisé en ce que ce circuit de charge comporte un troisième (3) et un quatrième É4 transistors à effet de champ dont les électrodes de com- mande sont interconnectées, une première (21) et une deuxiè- me (22)sources de courant devant fournir des courants de repos auxdits troisième et quatrième transistors, le drain du troisième transistor(3)étant raccordé à la pre- mière source de courant (21) et le drain du quatrième tran- -20 sistor (4)étant raccordé à la deuxième source de courant 22, alors que la source du troisième transistor(3) est rac- cordée au drain du premier transistor (1), la source du quatrième transistor (4) étant raccordée au drain du deu- xième transistorC2) et les électrodes de commande de ces troisième et quatrième transistors étant raccordées à celles des premier et deuxième transistors(1) et(2), tan- dis qu'au moins une première borne de sortie(15) est rac- cordée au drain du quatrième transistor, le circuit com- portant également des moyens permettant de régler le po- tentiel sur les électrodes de commande des premier, deu- xième, troisième et quatrième transistors de façon à ce que par les troisième et quatrième transistors passent les courants de repos fournis par les sources de courant. 2. Circuit de charge différentielle selon la revendication 1, caractérisé en ce que lesdits moyens de réglage de potentiel comportent une réaction positive entre le drain et l'électrode de commande du troisième transistor (3). 3. Circuit de charge différentielle selon la revendication 1, caractérisé en ce que les électrodes de commande des premier, deuxième, troisième et quatrième transistors à effet de champ sont raccordées à une source de tension de référence(36) et que lesdits moyens de ré- glage de potentiel comportant un amplificateur de réac- tion positive (19)pour fournir le niveau de tension en mode commun (en anglais "Common-Mode level") aux drains des troisième et quatrième transistors et pour commander les première et deuxième sources de courant de façon qu'en ce qui concerne le niveau de courant en mode commun, ces sources suivent le niveau de courant en mode commun dans les trajets de drain des troisième et quatrième transis- tors. 4. Circuit de charge différentielle selon la revendication 1, caractérisé en ce que les moyens de ré- glage de potentiel comportent un amplificateur de-r6ac- tion positive (19)pour fournir le niveau de tension en mo- de commun aux drains des troisième et quatrième transis- tors et pour commander les électrodes de commande commu- nes des premier, deuxième, troisième et quatrième transis- tors de façon qu'en ce qui concerne le niveau de courant de drain en mode commun, les troisième et quatrième tran- sistors suivent le niveau de courant en mode commun des première(21) et deuxième(22) sources de courant. 5. Circuit de charge différentielle selon l'une quelconque des revendications 1 à 4 et qui, sur ses deux bornes d'entrée, est commandé par un premier ampli- 3o ficateur différentiel comportant un cinquième(5)et un sixième(6)transistors de deuxième type de conduction op- posé au premier type de conduction, ces cinquième et si- xième transistors étant montés en paire différentielle et les él6ctrodes de commande de ces deux transistors formant une entrée, alors que le drain du cinquième transistor est raccordé au drain du premier transistor et que le drain du sixième transistor est raccordé au drain du deu- xième transistor, caractérisé en ce que la première sour- ce de courant est constituée par le montage en série des canaux d'un septième(7)et d'un neuvièmeQ9)transistors à effet de champ de deuxième type de conduction et que la deuxième source de courant est formée par le montage en - série des canaux d'un huitièmeQ8)et d'un dixième (O)tran- sistors à effet de champ de deuxième type de cnnduction, alors que les sources des septièmes et huitième transis- tors sont raccordées à une deuxième borne commune + VDD et que les électrodes de commande de ces deux transistors sont interconnectées et raccordées aux électrodes de com- mande des neuvième et dixième transistors, tandis que le drain du neuvième transistor est raccordé au drain du troisième transistor et que le drain du dixième transis- tor est raccordé au drain du quatrième transistor, alors que la source du neuvième transistor est raccordée au drain d'un onzième transistor à effet de champ de premier type de conduction et que la source du dixième transis- tor est raccordée au drain d'un douzième transistor à effet de champ de premier type de conduction, l'électrode de commande du onzième transistor à effet de champ étant raccordée à celle du cinquième transistor et l'électrode de commande du douzième transistor étant raccordée à cel- le du-sixième transistor, tandis que les sources de ces onzième et douzième transistors sont interconnectées. 6. Circuit de charge différentielle selon les revendications 2 et 5, caractérisé en ce que les électro- des de commande des septième (7), huitième (8), neuvième (9) et dixième (10) transistors sont raccordées au drain du neuvième transistor (9) dans le sens de réaction posi- tive, tandis qu'un élément (27) déterminant l'intensité de courant est branché entre les drains des troisième et neuvième transistors. 7. Circuit de charge différentielle selon les revendications 3 et 5, caractérisé en ce qu'une sortie de l'amplificateur de réaction positive (19) est reliée aux électrodes de commande communes des septième, hui- tième, neuvième et dixième transistors. 8. Circuit de charge différentielle selon l'ensemble des revendications 4 et 5, caractérisé en ce que les électrodes de commande des septième, huitième, neuvième et dixième transistors sont raccordés à une sour- ce de tension de référence. 9. Circuit de charge différentielle selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le rapport entre la largeur et la longueur des canaux des premier et deuxième transistors est relativement fai- ble comparativement au rapport entre la largeur et la longueur des canaux des troisième et quatrième transis- tors. 10. Circuit de charge différentielle selon l'une quelconque des revendications 5, 6, 7 et 8, carac- térisé en ce que le rapport entre la largeur et la lon- gueur des canaux des premier, deuxième, septième et hui- tième transistors est relativement faible comparativement au rapport entre la largeur et la longueur des canaux des troisième, quatrième, neuvième et dixième transistors.