la présente invention concerne un transistor à film mince ainsi que des panneaux d'affichage utilisant de tels composants. Les transistors à effet de champ, à film mince, sont bien connus ; de façon caractéristique, on utilise du sulfure de cadmium ou du séléniure le cadmium comme semi-conducteur. On a utilise de l'or, de l'aluminium et de l'indium-or, comme contact de source et de drain pour de tels composants. Les transistors à effet de champ à double gâchette sont bien connus dans la technique à la fois dans le cas des composants au silicium et dans le cas des transistors à film mince. Un transistor à film mince à double gâchette est décrit dans le brevet UIS; 5.5005142. Ltune des applications principales des transistors à film mince selon l'invention est constituée par les dispositifs d'affi- chape sous forme de panneaux plats de grande surface. dents de tels dispositifs, on a une répartition de transistors à film mince, sur un substrat, ces transistors servant à commander et à régler le moyen l'affichage lié à chaque cellule d'affichage caractéristique, qu se retrouve dans toute la zone du panneau d'affichage.De tels dispositifs sont décrits dans le brevet U.S. 3.640.695, dans lequel une répartition de transistors à film mince, est intégrée b un panneau d'afficbage à cristaux liquides. Daxw de tels panneaux d'affi- chage plats, commandés et entraînés par des transistors à film mince, la répartition des éléments d'affichage est imbriquée par les transistors à film mince à l'aide de barres conductrices (bus) horizontales et verticales. Les lichettes d'une rangée des transistors à film mince sont reliées à une barre conductrice horizontale et sont isolées électriquement des barres conductrices de source, verticales.Les divers éléments d'affichage peuvent entre adressés par l'intermédiaire de la barre conductrice de source seulement si une polarisation positive est appliquée à la gâchette du transistor à film mince correspondant et rend conducteur ce transistor. Pour afficher des informations sur le panneau, on applique des signaux électriques aux barres conductrices correspondant à la fois à la gâchette et à la source, et ces signaux ne doivent pas présenter de distorsion. il y a des court-circuits entre les gâchettes et les sources, il se produit des effets de diaphonie, très graves entre les divers éléments d'afficbage, qui donnent des images non nettes. D'autres milieux d'affichage que les cristaux liquides peuvent Entre utilisés dans de tels panneaux d'affichage, notamment des moyens, d'affichage au phosphore e'lectroluminesceni:. le milieu électrolu- minescent pose un problème plus complexe que le milieu d'affichage à cristaux liquides, car il nécessite une tension de travail plus élevée pour donner un signal de sortie, lumineux. Un problème important de l'art antérieur dans le cas des composants tels que des transistors à film mince, est que le contact de source et le contact de drain utilisés ne permettaient pas au composant de résister à des tensions importantes entre le drain et la source.De tels dispositifs connus ne peuvent de ce fait Store utilisés efficacement pour la commande d'un nanneau d'affichage électroiluminiscent. Un paramètre de fonctioemement important du transistor, servant à commander des panneaux d'affichage plats, est que les transistors présentent une transconductance élevée. Une transoonductance élevée signifie que le composant présente un rapport conduction-blocage, élevé, nécessaire à cause des schémas d'adressage selon lesquels l'information à afficher doit Outre stocké sur une ligne des élé- ments d'affichage et être maintenue à un niveau très constant 3ue- qu'à l'arrivée du cadre de renouvellement. Dans le circuit de commande de cellule, préférentiel, pour un dispositif d'affichage à panneau plat, on a un transistor de commutation ou transistor logique, dont la gâchette est reliée à une barre conductrice fournis- sant un signal de synchronisation, qui rend conducteur le transistor de commutation ou transistor logique et permet à l'information d'affichage d'être adressée au condensateur de stockage par lin termédiaire du transistor.Le transistor logique ou de commutation est alors bloqué et il reste à l'état bloqué, la tension aux bornes du condensateur étant appliquée à la gâchette d'un transistor de commande qui commande en fait la puissance alimentant le moyen d'affichage électroluminescent. Il est très important que la tension aux bornes du condensateur de stockage reste relativement constante jusq'à l'arrivée du cadre de renouvellement. Un autre problème des transistors à film mince, connus, est la prise de charge qui peut se traduire par un déplacement des caractéristiques de fonctionne- ment du composant.Cela est un problème en particulier aux vitesses de commutation élevées par exemple les vitesses de commutation en technique vidéo, pour lesquelles le panneau d'affichage conviendrait. la présente invention concerne un transistor à film mince placé sur un substrat isolant, le transistor comprenant une couche semi-conductrice placée sur le substrat isolant, une couche mince d'indium placée au voisinage d'un côté de la couche semi-conductrice, des contacts conducteurs de source et de drain qui se chevauchent sur les cotés opposés de la couche semi-conductrice, les contacts conducteurs de source et de drain étant formés d'une couche d'in dium et d'une couche de cuivre, une couche isolante étant prévue sur la couche semi-conductrice et sur une partie des contacts de source et de drain, une gâchette conductrice étant prévue par dessus la couche isolante au-dessus de la couche semi-conductrice, le composant présentant une transconductance très améliorée et une prise de charge réduite, ainsi que des caractéristiques de haute tension améliorées de façon significative. Selon un mode de réalisation del'invention, une gâchette~ conductrice est placée sur le substrat et une couche isolante recouvre la gâchette, cette dernière s'étendant au-delà de la couche isolante, et la couche semi-conductrice étant prévue sur la couche isolante recouvrant au moins une partie de la gâchette conductrice, cette dernière pouvant être reliée électriquement à l'autre chet- te conductrice. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels s - la figure 1 est une coupe transversale à échelle agrandie d'un transistor à film mince selon l'invention. - la figure 2 est un schéma d'un panneau d'affichage à film mince, comportant des transistors selon la figure 1. - les figures 3A et 3B sont des graphiques montrant les ca ractéristiques de fonctionnement des transistors selon la présente invention, avant et après le recuit; - la figure 4 est un graphique des caractéristiques de fonctionnement du composant, montrant la stabilité à haute fréquence du composant. - les figures 5A et 5B permettent la comparaison entre les caractéristiques à haute tension d'un transistor à film mince selon ltart antérieur, utilisant des contacts de source et de drain en aluminium et les caractéristiques d'un composant selon l'ir*vention. - la figure 6 est une coupe transversale à échknre agrandie d'une variante de réalisation d'un transistor à film mince. Selon la figure 1, le transistor à film mince 10 est place sur un substrat de verre, mince 12. le transistor à film mince 10 est déposé à la vapeur sur le substrat de verre, au cours de phases successives Une première électrode de vachette 14 est placée directement sur le substrat de verre t il s'agit de façon caracteris;; tique d'une couche d'aluminium d'une épaisseur d'environ 600 Angs- troncs. Une première couche isolante 16 est placée par-dessus la première électrode de gâchette 14 2 cette couche est de façon caractéristique une couche d'oxyde d'aluminium d'une épaisseur d'envirion 5.000 Migstroms. la première électrode de gêchette 14 s'étend au-delà de la couche isolante sur au moins un cOté, pour permettre le branchement.Une plaquette de séléniure de cadmium, semi-conduc- trice 18 est déposée sur la première couche isolante, de façon à recouvrir généralement la première électrode de gâchette. Il est préférable de déposer le sélénure de cadmium suivant une épaisseur allant de 100 à 200 Angstroms. Dans le mode de réalisation de la figure 1, on dépose une couche mince d'indium 20 par-dessus le séléniure cadmium, et de façon à correspondre à la plaquette de séléniure de cadmium. L'indium est déposé suivant une couche très mince, d'une épaiseur caractéraitique d'environ 5 Angstroms.L'indium peut se déposer soit sur la surface inférieure soit sur la surface supérieure de séléniure de cadmium de façon que cet indium puisse être déposé directement sur la première couche isolante et etre recouvert par le séléniurede cadmium ou encore Outre déposé sur les deux côtés du séléniure de cad mium. Un contact conducteur de source 22 et un contact de drain 24 sont placés de façon à le recouvrir, sur les d tés opposés du canal semi-conducteur de séléniure de cadmium. Les contacts de source et de drain vont du substrat de verre jusqu'au niveau de la première couche isolante et recouvrant une partie du séléniure de cadmium. le contact de source 22 et Le contact de drain 24 jont une combinaison d'une première couche mince d 1indium 22a, 24a qui a une épaisseur allant de quelques Angstroms à environ 500 Angstroms, avec une épaisseur notamment de 100 Angstroms. la couche d'indium est recouverte d'une couche de cuivre 22b, 24b qui a une épaisseur de 600 à 2.000 Angstroms et notamment de 1.000 Angstroms. lorsque la couche d'indium dépasse environ 500 Angstroms, comme couche de contact initiale, indium diffiise dans le canal de séléniure de cadmium pendant le recuit et influence de façon gênante les caractéristiques du canal. l'épaisseur de la couche de cuivre est déterminée en grande partie par les conditions relatives au passage du courant à travers le composant. Il faut une couche de cuivre d'épaisseur minimale pour protéger l'indium et éviter l'oxydation et la diffusion. l'espacement entre les contacts de source et de drain au niveau du séléniure de cadmium est de l'ordre de 25 b 75 microns. Une seconde couche isolante 26 est alors déposée par dessus le contact de source et le contact de drain ainsi que la couche de sélénjurede cadmium recou- verte par l'indium. La seconde couche isolante 26 est également de préférence constituée par de l'oxyde d'aluminium d'une épaisseur de l'ordre de 5.000 Angstroms.Une seconde électrode de gâchette 28 est placée par dessus la seconde couche isolante et elle recouvre le canal semi-conducteur de séléí.Surede cadmium ; cette seconde gâchette est de façon caractéristique une couche d'aluminium d'une épaisseur d 'environ 600 Angxtroms. la première et la seconde élec- trodes de gâchette sont reliées électriquement au-delà de la première et de la seconde plaquettes isolantes. Les dimensions du canal semi-conducteur de séléniure de cadmium, entre les contacts de source et de drain peuvent Entre modifiées en fonction de l'utilisation du composant.Une longueur réduite pour le canal, de l'ordre de 25 microns donne un rapport de conduction-blocage élevé à cause de l'effet de capacité, plus réduit pour le dispositif. La longueur du canal doit soutenir la tension de travail ; on a constaté qu'une longueur de canal de l'ordre de 50 b 60 microns convenait pour les applications aux dispositifs d'affichage sous forme de panneaux plats électrcluminescents. Le masque d'évaporation utilisé à la fabrication limite également la longueur du canal.' la largeur du canal n'est pas limitée.Pour un transistor de commutation ou transistor logique T1, il convient d'utiliser une largeur de 50 microns; pour un transistor de commande ou de puissance T2, il convient d'utiliser une largeur de 125 microns1 La figure 2 représente schématiquement un panneau d 'affi- chage plat, comportant des transistors selon l'invention. Le trait en tireté entoure une seule cellule d'affichage entre les barres condusctrices horizontales Yj, Yj+1 des signeux de commutation et les barres conductrices verticales Xi, Xi+1, Xi+2 pour des signaux d'information. Une barre conductrice verticale, parallèle, supplé- mentaire P est prévue pour constituer une électrode commune pour le branchement de l'alimentation servant au fonctionnement du compo sans. Un transistor logique ou transistor de commutation T1 est relié par sa gâchette à la barre conductrice Tj du signal de comita- tion, la source étant reliée à la barre conductrice verticale pour les signaux d'infomation. Le drain du transistor de commutation ou transistor logique 21 est relié à une borne du condensateur de stockage C8 à film mince ainsi qu'à la gâchette du transistor de puissance ou transistor de commande T2. L'un des contacts du transistor T2 est reliéà une électrode du dispositif d'affichage électroluminescent, qui peut couvrir une partie de l'ensemble de la surface d'une cellule. L'au- tre contact du transistor T2 est relié au conducteur de référence ou de masse.L'autre électrode de la cellule électroiluminiscente est branchée à une source de tension de commande de haute fréquence. L'autre borne du condensateure de stockage Cs est également reliée à la barre conductrice fournissant le potentiel de référence. le transistor, selon l'invention, pris isolément, ou de façon plus caractéristique à un montage de tels transistors dans une matrice d'affichage telle que celle de la figure 2, sont d'abord fabriqués, puis recuits dans une atmosphère non oxydante telle qu'une atmos- phare d'azote pendant environ 10 heures à une température de l'ordre de 400 C.Le procédé de recuit améliore les caractéristiques électriques de l'appareil.' Â la figure 3A, on a représenté les caractéristiques électriques du composant avant le recuit ; la figure 33 montre les caractéristiques de fonctionnement électriques du composant après le recuit ss on constate des trasconductances plus élevées, un rapport conduotion-blocage, plus élevé à la suite du recuit.Aux fi- gures 3A et 3B, on a représenté une famille de courbes créées pour un fonctionnement à 60 cycles. D'ase vertical représente le courant de drain, chaque division verticale correspondant à 10 microampères à la figure 3A et à 20 microampères à la figure 33. L'axe horizontal représente la tension source-drain, chaque division correspon- dant à 2V. La polarisation de la gâqchette est échelonnée de 2V en 2V pour gréer une famille de courbes.La transconductance est défi- nie comme le rapport du courant de drain à la polarisation de la gâchette ; on voit facilement que la transconductance du composant après recuit est sensiblement doublée. La figure 4 représente le fonctionnement du dispositif et la stabilité améliorée de ce dispositif réduisant considérablement la prise rapide de charge dans ce dispositif. A la figure 4, on a tracé une famille de courbes V-I pour le composant selon l'invention, le tracé étant fait pour 60 cycles. L'axe vertical est le courant de drain, correspondant à 20 microampères par division 3 l'axe horizontal est la tension source-drain avec 2 volts par division. La polarisation de gâchette est échelon- née de 2 volts en 2 volts pour créer la famille de courbes. En gu- perposition à la famille de courbes, et à la fin de chaque courbe repérée par Xi on a le signal de sortie créé en appliquant une impulsion de polarisation de cette pendant 80 microsecondes, an moment de la tension source-drain maxiale. La correspondance entre le tracé de la famille des courbes montre l'absence de prise de cha;;e. Les figures SA et 5B représentent l'un des principaux awan- tages du composant selon l'invention. La figure SA montre les ca ractéristiques d'un transistor à film mince à double gâchette, se- lon l'art antérieur, utilisant des contacts de source et de drain en aluminium. La figure SA montre que la haute tension du dispositif s'affaisse de façon caaactéristique à environ 100 volts. La figure 5B montre les caractéristiques de haute tension du dispositif selon l'invention, avec des contacts indium-cuivre pour la source et le drain ; cette figure 5B montre que le dispositif peut résister à des tensions supérieures à 350 volts sans affaissement ni claquage. Les figures SA et 53 représentent sur l'axe vertical le courant de drain, avec 20 microampères pour une division à la figure SA et 50 microampères pour une division à la figure 5B; L'axe horizontal représente la tension source-drain, avec 10V par division à la iigure SA et 20V par division à la figure 53. La polarisation de la gâchette est échelonnée de 2 volts en 2 volts dans chaque cas. La figure 6 représente une variante de réalisation du transistor à film mince selon l'invention. Le transistor 40 se distingue de l'autre mode de réalisation uniquement en ce que ce composant est un composant à une seule gâchette. Ia couche de séléniure de cadmium 42 est placée directement sur le substrat isolant 44. Une couche mince d'indium 46 est prévue sur la couche de séléniure de cadmium 42. Les contacts de la couche de source et de drain 48 se chevauchent aux extrémités opposées du séléniure de cadmium. Les contacts 48 sont formés d'une couche d'indium initiale 48a et d'uns couche de cuivre 48b recouvrant la précédente comme déjà décrit dans le cas de l'exemple de réalisation de la figure 1* Une coupe isolante 50 recouvre le canal semi-conducteur et une par des con- tacts. La gâchette 52 est prévue sur l'isolant 50, sur tout le canal semi-conducteur. Le composant à double gâchette de la figure 1 augmente l'im- duction de charge du canal semi-conducteur de séléniure de cadmium alors que le composant à une seule gâchette de la figure 6 est une variante. 3ien entendu L'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et répresentés, à partir desquels on pourra prévoir d'autre modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. REVNDICATI0NS 10) Transistor à film mince placé sur un substrat isolant, transistor caractérisé en ce qutune couche semi-conductrice recouvre le substrat isolant avec suffisamment d'indium incorporé dans la couche semi-conductrice pour stabiliser le transistor, des contacts conducteurs de source et de drain recouvrant les cotés opposés de la couche semi-conductrice, ces contacts condùcteurs de source et de drain étant formés d'une couche d'indium et d'une couche de cuivre, une couche isolante étant placée sur la couche semi-conductrice et une partie des contacts de source et de drain, une gâchette conductrice étant placée sur la couche isolante, au-dessus de la couche semiconductrice. 20) Transistor selon la revendication 1, caractérise en ce qutune gâchette conductrice est prévue sur le substrat, une couche isolante étant prévue sur la gâchette, cette dernière dépassant la couche isolante, et la couche semi-conductrice est placée sur la couche isolante recouvrant au moins une partie de la gâchette conductrice, cette dernière étant susceptible d'être reliée électriquement à l'autre gâchette conductrice. 30) Transistor selon l'une quelconque des revendications 1 et 2, caractérisé en ce que le semi-conducteur est du séléniure de cadmium. 40) Transistor selon l'une quelconque des revendiea- tions 1 à 3, caractérisé en ce qu'une couche d'indium est placée sur au moins un côté de la couche semi-conductrice avec une épaisseur de tordre de 5 Angstroms, l'indium étant incorporé dans la couche semi-conductrice par recuit. 50) Transistor selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les contacts conducteurs de source et de drain sont formés d'une couche d'indium qui a une epaisseur allant jusqu'à 500 Angstroms, une couche de cuivre recouvrant l'indium, cette couche de cuivre ayant une épaisseur comprise entre 600 et 2.000 Angstroms. 60) Transistor selon la revendication 5, caractérisé en ce que la couche d'indium a une épaisseur d'environ 100 Angstroms et la couche de cuivre a une épaisseur d'environ 1.000 Angstroms. 70) Transistor selon la revendication 2, caractérisé en ce qu'il est monté sur un substrat de verre résistant aux tem peratures élevées et comprenant une première couche de gâchette d'aluminium placée sur le substrat de verre, une première couche isolante d'oxyde d'aluminium placée au-dessus de la première gâchette conductrice, en aluminiup, la première gâchette d'aluminium dépassant la première couche isolante, une couche semi-conductrice de séléniure de cadmium étant prévue sur la première couche isolante en recouvrant au moins une partie de la première gâchette d'aluminium avec suffisamment d'indium incorporé dans la couche semi-conductrice pour stabiliser le transistor, des contacts conducteurs de source et de drain recouvrant et touchant les cotés opposés de la couche semi-conductrice, les contacts conducteurs de source et de drain comprenant une couche d'indium dont l'épaisseur peut atteindre environ 500 Angstroms, et une couche de cuivre recouvrant la couche d'indium, en ayant une épaisseur comprise entre 600 et 2.000 Angstroms, une seconde couche isolante d'oxyde d'aluminium étant prévue sur la couche d'indium, au-dessus de la couche semi-conductrice, et au moins une partie des contacts de source et de drain qui recouvre la couche semi-conductrice, ainsi qu'une seconde gâchette d'aluminium par dessus la seconde couche isolante au-dessus de la couche semiconductrice. 80) Transistor selon la revendication 7, caractérisé en ce qu'un canal mince de séléniure de cadmium constitue le canal semi-conducteur de passage de courant, une couche mince d'indium étant prévue sur au moins un cté du canal mince de séléniure cadmium, cet indium étant incorporé au sélénium de cadmium par recuit en atmosphère non oxydante, les contacts de source et de drain aux extrémités opposées du canal de séléniure de cadmium étant formés d'une couche mince d'indium et d'une couche de cuivre, recouvrant 1 l'indium. 90) Transistor selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le composant est recuit dans une atmosphère non oxydante à une température d'environ 4000C pendant environ 10 heures. 100) Procédé pour obtenir un transistor stabilisé à effet de champ, en film mince, dans lequel le matériau semiconducteur est du séléniure de cadmium, ce transistor présentant une tension transversale élevée, procédé caractérisé en ce qu'on dépose plusieurs contacts de source et de drain sur les extrémités opposes -de la couche de séléniure de cadmium, avec une première couche constituée d'indium et une seconde couche de cuivre, par dessus l'indium, on dépose de l'indium en contact avec le séléniure de cadmium sur les surfaces entre les contacts de source et de drain, puis on recuit le transistor en le chauffant en atmosphère non oxydante à une température suffisante pour incorporer 1'indium déposé sur les surfaces entre la source et le drain à l'intérieur du séléniure de cadmium 110) Procédé selon la revendication 10 caractérisé en ce que l'indium déposé sur les surfaces entre la source et le drain est déposé suivant une épaisseur d'environ 5 Angstroms.