La présente invention concerne un dispositif de commutation électronique de signaux pour la commande à répétition cyclique de circuits de commutation de signaux à des instants programmés de façon déterminée, dans un cycle par exemple hebdomadaire. Les dispositifs de commutation de signaux servent à créer des signaux à l'aide de générateurs de signaux tels que des sonneries, des alarmes ou à commander toute autre opération, à des instants programmés au préalable, par exemple dans des écoles, des usines ou installations analogues. A cet effet, ces dispositifs sont couplés à des horloges principales ou des horloges auxiliaires, de façon à permettre la comparaison entre l'instant programmé et le temps réel. Dans les dispositifs de commutation de signaux connus, les instants des signaux sont perforés dans une bande perforée, bouclée, qui fait par exemple un tour en sept Jours.Dans ce cas, il faut que chaque instant de signal qui se répète Journellement, soit programmé séparément t en outre, un tel dispositif de commutation de signaux nécessite un moyen d'entrainement mécanique assuré par lthorloge principale ou l'horloge auxiliaire. Dans les nouvelles horloges principales, électroniques, il n'y a pas d'entraînement mécanique, ce qui ne permet pas d'utiliser de telles horloges en combinaison avec des dispositifs de commuta- tion de signaux usuels. Une transposition du principe connu des dispositifs de commutation de signaux en un montage électronique est peu économique car il faut un nombre trop élevé itemplacements de mémoire.La présente invention a pour but de créer un dispositif de commutation électronique de signaux applicable à des installa- tisons dthorloge électroniques, et qui se suffit d'un nombre relativement faible d'emplacements de mémoire tout en offrant un grand nombre de possibilités de variante, et une programmation ssimP ple. A cet effet, l'invention concerne un dispositif du type cidessus, caractérisé par une première et une seconde mémoire de programme ayant des zones de mémoire associées de façon fixe, chaque zone de la première mémoire de programme pouvant titre programmée suivant au moins un instant du Jour et chaque zone correspondante de la seconde mémoire de programme pour recevoir un certain nombre de Jours de la semaine, les zones de mémoire branchées en parallèle des deux mémoires de programme étant susceptibles autre interrogées par un compteur d'adresses, en parallèle, respectivement pendant un cycle d'interrogation, les instants Journalisre, programmés, étant comparés dans un dispositif de comparaison avec l'instant réel du jour, et les jours de la semaine programmés dans la zone de mémoire correspondante, sont commandés par le jour réel de la semaine, pris sur un compteur de Jours, et en ce qutenfin, en cas de cotncidence simultanée des instants Journaliers d'une part et des Jours de la semaine d'autre part, le circuit met en oeuvre un circuit de commutation de signaux. Dans les dispositifs de commutation de signaux selon 1 'in- vention, on programme séparément d'une part des instants Journaliers et d'autre part les Jours de la semaine, de sorte qu?il suffit de programmer une fois chaque instant de signal. Le nombre d 'emplace- mente de mémoire peut Outre ainsi réduit à un minimum, si bien que les dispositifs de commutation de signaux restent petits et sont d'une fabrication peu onéreuse. Suivant les dimensions des deux mémoires de programme, on a des possibilités de variante supplémentaires. On peut par exemple programmer deux instants Journaliers dans une mOrne zone de mémoire de la première mémoire de programme, si les deux instants de signaux doivent servir les mêmes Jours de la semaine pour les mêmes circuits de commutation de signaux. Il est en outre prévu de façon avantageuse de programmer dans chaque zone de mémoire de la seconde mémoire à programme, sélectivement plusieurs circuits de commutation de signaux pour chaque Jour de la semaine. Suivant une autre caractéristique avantageuse du dispositif de l'invention, les instants des signaux sont programmés suivant une trame de minutes dans la première mémoire de programme et sont susceptibles dtEtre lus également suivant un cycle de minutas Pour pouvoir comparer les instants journaliers aux informations fournies par une horloge numérique principale, on enregistre les instants Journaliers en code BCD dans la première mémoire de programme, les divers chiffres correspondant à un instant journalier étant fournis en série au dispositif de comparaison. Pour des instants de signaux qui se répètent périodiquement pendant un Jour, il est avantageux dans le but de réduire le nombre d'emplacements de mémoire, de ne programmer pour de tels instants, que les chiffres qui restent les mamies, dans une première mémoire de programme, alors que les chiffres variables sont programmés suivant un mot de code qui n'existe pas en code 3OD. Pour ce mot de code, on peut prévoir un dispositif de comparaison de code, branché en parallèle au dispositif de comparaison de temps, de sorte qu'en présence de ce mot de code, on court-circuite le dispositif de com- paraison de temps et on simule une comparaison positive. Les sorties du dispositif de comparaison de temps et du dispositif de comparaison de code mentionnés sont envoyées avanta- geusement en parallèle à un circuit d'exploitation comportant un registre à décalage. Le nombre d'étages du registre à décalage correspond au nombre de chiffres de l'instant d'horloge ; dans le cas d'une trame de minutes, il faut ainsi un registre à décalage à quatre étages. Le résultat de la comparaison de chacun des divers chiffres est introduit dans le registre à décalage et pour une comparaison quatre fois positive, les sorties parallèles du regis- tre à décalage peuvent crier un signal de libération pour la seconde mémoire de programme, par l'intermédiaire dtun organe de coïncidence. Si la zone de mémoire qui est en cours de détection, contient en programme le Jour de la semaine, qui est commandé par le compteur de Jours, le signal de libération actionne le circuit de commuta- tion de signaux, programmé dans la zone de mémoire correspondante. De façon avantageuse, cette commande se fait par l'intermédiaire dtun monoflop comportant un organe de temporisation réglable. Pour commuter le compteur de Jours, on combine une cadence de Jours par une fonction logique à partir des cadences fournies par l'horloge principale. Pour cela, il est avantageux d'utiliser le passage de l'information de 10 heures allant de 2 à 0, par l'in- termédiaire d'un registre à décalage. Suivant une caractéristique avantageuse, il est en outre prévu d'envoyer une cadence supplémen- taire au compteur de Jours par l'intermédiaire d'une touche de réglage. Comme compteur de Jours, on utilise avantageusement un compteur à trois bits dont les sorties parallèles peuvent s'utiliser à la remise à l'état initial, de sorte que le nombre 1 apparatt après le nombre 7. L'état du compteur Journalier peut avantageusement Outre affiché notamment par des diodes photo-émissives. Ia présente invention sera décrite plus en détail à l'aide deux exemple de réalisation représenté dans les dessins annexés, dans lesquels t - la figure I est un schéma de signaux correspondant aux informations fournies par une horloge numérique principale - la figure 2 est un schéma quelque peu simplifié du dispo- sitif de commutation de signaux selon l'invention. - la figure 3 est un schéma dans le temps de la commande du compteur d'adresses de la figure 2. - la figure 4 est un schéma pour la commnnde de la mémoire selon la figure 2. - la figure 5 est un tableau d'exemples pour programmer divers instants de signaux. - la figure 6 est un schéma pour la commande du compteur de Jours selon la figure 2. Dans le présent exemple du dispositif de commutation de signaux selon l'invention, on suppose qu'une horloge numérique principale fournit les signaux et les informations représentés dans le schéma de la figure 1. La cadence de multiplexage MUX est fournie par une horloge à quartz par l'intermédiaire de diviseurs ; cette cadence correspond par exemple à une fréquence de 1,6 kHz.Le temps correspondant est fourni è quatre sorties (20, 21, 22, 23) suivant un code SCD. comme on ne dispose que de quatre sorties, les diverses valeurs de temps (10 h, 1 h, 10 min, 1 min, 10 sec, I sec) sont fournies selon un procédé de multiplexage dans le temps, si bien que Oe8 signaux arrivent à la sortie sous forme de signaux série. la valeur des nombres BCD respectivement fournis, est indiquée par une cadence de temps (1 min, 10 min, et) ornée simultanément. Du fait de ces cadences de temps, on peut identifier la succession de nombrea ou de chiffres, en code BCD selon la figure 1, ce qui correspond par exemple à l'instant 14 s 52 s 48 h. En plus des signaux ci-dessus, l'horloge principale fournit des impulsions de minutes d'une durée de 2 secondes (non représentée à la figure 1) et qui apparaissent au début de chaque minute. La figure 2 représente le circuit d'un dispositif de commutation électronique de signaux selon l'invention. Ce dispositif comporte essentiellement deux mémoires, à savoir une mémoire dwadreo- ses ASP et une mémoire d'état SSP ; ces deux mémoires sont comman- dées en parallèle par un compteur d'adresses ÂZ. Dans les diverses zones de la mémoire d'adresses ÂSP, on a programmé des instants de signaux alors que dans les zones commandées en parallèle de la mémoire d'état SSP, on a programmé les Jours de semaine correspondant aux divers instants des signaux ainsi que les circuits de commutation des signaux.Pour la programmation des instants des signaux, on utilise une grille de minutes, c'est-à-dire que l'on utilise quatre chiffres pour chaque instant (10 h, 1h, 10 min, 1 min) ; la programmation en code BCD signifie qu'il faut un emplacement de mémoire de 4 x 4 = 16 bits par valeur de temps. Le compteur deadreo- ses AZ appelle successivement au début de chaque minute, les valeurs de temps mises en mémoire et ces valeurs sont comparées dans le comparateur VG, avec les temps réels fournis par l'horloge principale.Pour cela, les quatre chiffres d d'une valeur de temps sont envoyés en série, successivement au comparateur ; une comparaison positive pour tous les quatre chiffres d'une valeur de temps est envoyée par le registre à décalage SRI pour former un signal de libération FS qui libère pendant un court instant les sorties de la mémoire d'état SSP. comme indiqué, les diverses zones de la mémoire d'état SSP sont commandées en parallèle à la mémoire a'adresses ASP par le compteur d'adresses AZ. En outre, dans les zones de mémoire de cette mémoire d'état SSP, on commande les divers Jours de la semaine, programmés, à l'aide d'un compteur de jours TZ, de sorte qu'en présence d'un signal de libération FS, on commande les circuits de commutation de signaux SK1 ... SK4 programmés, selon le Jour de la semaine, correspondant de la zone de mémoire qui est commandée. Aux sorties SK1 ... SK4, on a des bascules monostables (monoflop) MF1 ... MF4, dont la durée des signaux se régle respectivement (par des éléments RC, variables). Ces monoflop commandent chacun des relais RL1 ...RL4 par l'intermédiaire des transistors TR1 ... TR4 ; ces relais commandent à leur tour des circuits de commutation branchés de façon usuelle. On décrira oi-après de façon détaillée le fonctionnement des divers éléments du dispositif de commutation de signaux de la figure 2. Le compteur d d'adresses AZ reçoit comme cadence de comptage, la cadence de I sec (figure 1) fournie par l'horloge principale. Toutefois, cette cadence passe par la porte NON-OU, NR1 et la porte NON-ET NDI, de sorte que le compteur d'adresses ne reçoit des ca dences que si une impulsion de minutes MIN, de 2 secondes est appliquée à la porte NON-Et ND1 et si d'autre part la sortie 2 du compteur d'adresses AZ est nulle. La figure 3 représente un diagram- me de temps correspondant.Ce diagramme montre tout d'abord la cadence de 1 seconde qui est appliquée en permanence à l'entrée de la porte NON-OU NR1. L'impulsion de minutes MIN apparaît à l'entrée de la porte NON-ET ND1 au début d'une minute et cette impulsion de minutes commande le passage de la cadence de une seconde vers le compteur d'adresses AZ (cadence AZ-E). Le compteur AZ compte alors Jusqu'à 64 en fonction des 64 temps de signaux, programmables dans la mémoire d'adresses ASP. A la 64ième cadence de comptage, la sortie 26 passe à ltétat logique 1 et bloque ainsi le passage de la cadence de I seconde, à la porte NON-OU NR1. Le compteur d'adresses reste en position après un passage, de sorte que la mémoire d'adresses ASP n'est interrogée qu'une seule fois au début de chaque minute. Le flanc positif de l'impulsion des minutes MIN ramène à l'état initial le compteur d'adresses AZ par l'entrée R. La commande des deux mémoires ASP et SSP de la figure 2 sera décrite de façon détaillée à l'aide de la figure 4. les deux mémoires aussi bien la mémoire d'adresses ASP que la mémoire d'état SSP possèdent dans le présent exemple une capacité de 256 x 4 bits. Ainsi chacune des deux mémoires comporte 32 zones de mémoire qui sont commandées en parallèle par le compteur d'adresses AZ, à l'aide des 5 bits 21 ... 2 . Dans une telle zone de mémoire, on dispose de nouveau de 8 emplacements de mémoire programmables par 4 bits. Dans la mémoire d'adresses ASP, on programme à ces 8 emplacements de mémoire, respectivement deux instants de signaux à quatre chif- fres. A chaque emplacement de mémoire, on enregistre ainsi un chif- fre en code 3OD (4 bits). Pour distinguer les deux instants de signaux d'une zone de mémoire dans la mémoire d'adresses ASP, on utilise un autre bit 20 pour le compteur d'adresses AZ. la sortie de comptage 20, qui va dans la mémoire dtadresses ASP, est choisie parmi les deux instants d'horloge, commandés, d'une zone de mémoire. Les divers chiffres de la valeur de temps, programmés, sont commandés en série.Cela se fait à l'aide d'une commande de chiffre qui est formée par deux portes NON-ET ND2 et ND3 (figure 2). Les deux portes NON-ET reçoivent les cadences 1 h, 1 min, 10 min(figure 1) fournies par l'horloge principale, de sorte que leur combinaison permet d'appeler les divers chiffres des temps de signaux mis en mémoire, en synchronisme avec l'horloge principale, pour les envoyer au comparateur VG. Les zones de mémoire susceptibles d'être commandées par les 5 bits 21 ... 25, par le compteur d'adresses AZ en parallèle à la mémoire d'adresses ASP, dans la mémoire d'état SSP, comportent également 8 emplacements de mémoire à 4 bits chacun.Aces 8 emplacements de mémoire, on peut programmer les Jours de la semaine, le huitième emplacement de la mémoire restant libre. En fonction des 4 bits, d'un emplacement de mémoire dans la mémoire d'état SSP, on peut commuter quatre circuits de signaux qui sont programmés à chaque emplacement de mémoire pour le Jour correspondant de la semaine. Comme les 8 emplacements de mémoire d'une zone de mémoire de la mémoire d'adresses ASP peuvent être programmés à chaque fois avec deux instants de signaux (2 x 4 chiffres) on dispose dans ce cas, touJours de la programmation des mêmes circuits de signaux pour les mêmes Jours de la semaine, pour chaque deux instants de signaux. Comme de tels cas se présentent très fréquemment en pratique, cela ne correspond pratiquement à aucune limitation de l'emplacement de mémoire, utilisable. Comme indiqué, à l'aide des 5 bits (21 25) du compteur d'adresses, on commande dans la mémoire d'état SSP, les diverses zones de mémoire à 8 emplacements de mémoire. Dans ces zones, on commande un emplacement de mémoire déterminé en fonction du Jour de la semaine correspondant, à laide de 3 autres bits d'un emplacement de mémoire déterminé, avec le compteur de Jours TZ. En présence du signal de libération FS (figure 2) on active ainsi à la sortie de la mémoire d'état SSP, seulement les circuits de commutation de signaux qui sont programmés pour le Jour réel de la semaine dans la zone de mémoire corr espondante. La comparaison des divers instants de signaux, programmés, et des temps Journaliers, réels, fournis par l'horloge principale est effectuée en série dans le comparateur V. Pour cela, on applique les divers chiffres en code 3CD, les entrées AO ... A3 recevant les chiffres des instants de signaux programmés, choisis par la commande de chiffres ND2 et ND3, et les entrées BO ... 33 reçoivent les chiffres fournis par lthorloge principale correspondant aux instants réels, Journaliers; ces deux types de chiffres sont introduits en synchronisme. Pour chaque comparaison positive, la sortie du comparateur V; envoie un état logique un dans le registre à décalage SR par l'intermédiaire de la fonction logique OU NR2, N1. L'information qui est appliquée, est reçue dans le registre à décalage SRI, avec la cadence de multiplexage inversée MUX (par N3). Si la comparaison est positive quatre fois de suite, les sorties paral- lèles du registre à décalage SR1 satisfont la condition relative à la porte NON-ET, ND4, de sorte que la porte de négation N2 fournit un signal de libération positif FS à la mémoire d'état SSP. Les cadences de 10 sec et 1 sec mettent respectivement à éro le registre à décalage SRI '. Pour réduire les emplacements de mémoire mis en oeuvre pour la répétition périodique d 'instants de signaux, il est en outre possible par programmation d'un nombre qui n'existe pas en code BCD, de contourner le comparateur VG. De la façon la plus simple cela se fait en programmant le nombre 15 (en écriture binaire, ce nombre correspond à 1111). Lorsque le nombre 1111 apparaît lors d'une interrogation d'un emplacement de mémoire de la mémoire d'adres- ses ÂSP, la porte NON-ET, quadruple ND5 et la porte de négation N4 consécutive, fournissent un état logique un au registre à décalage SR1 ; cela signifie que l'on simule une comparaison de temps, positive.Pour des instants de signaux qui reviennent périodiquement, on programme ainsi dans la mémoire dtadresses ASP, seulement les chiffres qui restent identiques. Pour les autres chiffres, on programme chaque fois X = 1111 . Le signal de libération FS de la mémoire d'état SSP est touJours créé si la comparaison est positive pour les chiffres programmés, puisque la programmation x simule toujours une comparaison positive. Le tableau de la figure 5 donne quelques exemples. Dans la colonne gauche, on a indiqué l'instant respectivement programmé (Progr.-Z) alors que dans la colonne droite, on a indiqué tous les instants correspondant à une mise en oeuvre du dispositif de commu- tation de signaux (Anspr.-Z). la première colonne indique un instant normal, programmé à savoir 16.15 h ; le dispositif de commutation de signaux n'est mis en oeuvre que cet instant 16.15 h. La seconde ligne indique comme instant programmé xx.x5. Comme cela ressort de la colonne droite, le dispositif de commutation de signaux est alors mis en oeuvre lorsque la comparaison de temps est positive pour un dernier chiffre égal à 5.Cela se produit toutes les 10 minutes à savoir aux instants 00 2 05 ; 00 : 15 ; 00 : 25 etc. La troisième ligne donne un autre exemple pour la programmation d'ins- tante de signaux qui se répètent périodiquement. Dans ce cas, seules les minutes sont programmées par le chiffre 15 alors que pour les heures, on a xx. Le dispositif de commutation de signaux est ainsi mis en oeuvre à chaque heure à savoir aux instants 00 t 15 t Ol s 15 etc. la création de la cadence Journalière pour le compteur de jours TZ sera décrite en relation avec la figure 6 qui représente un complément au circuit de la figure 2 . L'information pour la cadence journalière résulte du passage de l'information de 10 h, de 2 à 0. Ce passage de 2 à O ne se produit qu'au début drupe nouvelle Jour ade. L'information 10 h alterne ainsi à chaque passage aux entrées 30 ... 33 du nombre 0010 au nombre 0000. Pour créer la cadence Jour nalière, il suffit ainsi d'exploiter l'alternance de l'état t à l'état O à l'entrée 31. A cet instant, le registre à décalage R2 reçoit l'information de B 1 à la cadence 10 h. A l'aide de la porte NON-OU NR4 et de la porte de négation N9, on détecte le passage de 1 à O et on le transforme en une courte impulsion TT qui fait avan- cer d'une unité le compteur journalier TZ par l'intermédiaire de la porte NON-OU NR5. Une touche de réglage NT permet également de créer manuellement l'impulsion de réglage.Cela est nécessaire pour la mise en route ou en cas d'incident. Les deux portes NON-OU, NR6 et NR7 slppriment tout effet de rebondissement du commutateur de réglage. Le compteur journalier TZ a une structure à trois étages ; il compte à la cadence TT chaque fois de 1 i 7. les trois sorties sont combinées par la porte NON-ET, ND6, de sorte qu'après le chif- fre 7 (écriture binaire 111), le compteur est remis à zéro par la porte NON-OtT NR8 et la porte de négation NI O. En outre, les sorties du compteur journalier TZ commandent des diodes photo-émissives LD1, LD2, LD3 par l'intermédiaire des transistors TR4, TR5, TR6, de façon à afficher l'état du compteur Journalier. A l'aide de la touche TA, on coupe le cas échéant cet affichage lumineux. Bien entendu, l'invention n'est pas limitée à l'exemple de réalisation ci-dessus décrit et représenté, à partir duquel on pour- ra prévoir dtautres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. R E V E N D I C A T I O N S 10) Dispositif de commutation électronique de signaux pour la commande à répétition cyclique de circuits de commutation de signaux à des instants programmés de façon déterminée, dans un cycle par exemple hebdomadaire, dispositif caractérisé par une première et une seconde mémoire de programme (AsP, SSP), ayant des zones de mémoire associées de façon fixe, chaque zone de la première mémoire de programme (ASP) pouvant être programmée suivant au moins un instant du Jour et chaque zone correspondante de la seconde mémoire de programme (SSP) pour recevoir un certain nombre de Jours de la semaine, les zones de mémoire branchées en parallèle des deux mémoires de programme étant susceptibles d'être interrogées par un compteur d'adresses (AZ), en parallèle, respectivement pendant un cycle d'interrogation, les instants Journaliers, programmés, étant comparés dans un dispositif de comparaison (VG) avec l'instant réel du jour, et les Jours de la semaine programmés dans une zone de mémoire correspondante, sont commandés par le Jour réel de la semaine, pris sur un compteur de Jours (TZ), et en ce qu'enfn, en cas de coîncidence simultanée des instants journaliers d'une part et des Jours de la semaine autre part, le circuit met en oeuvre un circuit de commutation de signaux. 20) Dispositif selon la revendication 1, caractérisé en ce que chaque fois deux instants Journaliers des zones de mémoire de la première mémoire de programme (ASP)'sont associés à une zone de mémoire de la seconde mémoire de programme (SSP). 30) Dispositif selon l'une quelconque des revendications i et 2, caractérisé en ce que plusieurs circuits de commutation de signaux, (I ... E4), sont programmés dans chaque zone de mémoire de la seconde mémoire de programme (SSP) pour chaque Jour de la semaine. 40) Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les instants Journaliers mis en mémoire dans la première mémoire de programme (AS2) sont programmables suivant une trame de minutes et peuvent entre interrogée suivant un cycle de minutes. 5Q) Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les instants journaliers de la première mémoire de programme (ASP) sont mis en mémoire en code BCD et sont envoyés au dispositif de comparaison (VG). 60) Dispositif selon la revendication 4, caractérisé en oe que seuls les chiffres identiques sont programmés dans le cas d'ins- tants de signaux qui se répètent périodiquement pendant une Journée, et en ce que les autres chiffres sont programmées par un mot de code qui n'existe pas en code BCD, cé mot de code pouvant être exploits par un dispositif de comparaison de code (ND5), en parallèle au dispositif de comparaison de temps (VG). 70) Dispositif selon la revendication 6, caractérisé en ce que le dispositif de comparaison de code est un montage de cotnci- dence (NDS). 80) Dispositif selon l'une quelconque des revendications 6 et 7, caractérisé en ce que les dispositifs de comparaison (VG, ND 5) sont suivis par un registre à décalage dont le nombre d'étages correspond au nombre de chiffres de instant de l'horloge, programme, l'ensemble des sorties en parallèle créant par l'intermédiaire d tun élément de coïncidence (ND4), un signal de libération (PS) pour la seconde mémoire de programme (SSP). 90) Dispositif selon l'une quelconque des revendications t à 8 caractérisé en oe que les divers circuits de commutation de signaux sont reliés par l'intermédiaire d'un monoflop (MF1 ... ayant des éléments de temporisation réglables, à la seconde mémoire de programme (SSP). 10 ) Dispositif selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le compteur Journalier (2Z) est commuté par une cadence de Jour, qui est créée par une combinaison logique à l'aide du passage des signaux de 10 heures, allant de 2 à O. 110) Dispositif selon la revendication 10, caractérisé:en ce que le compteur Journalier (TZ) reçoit une cadence supplémentaire en parallèle aux cadences Journalières par 1 t intermédiaire d'une touche de réglage (NT). 120) Dispositif selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le compteur Journalier est un compteur à trois bits dont les sorties parallèles sont utilisées pour la remise à zéro, par l'intermédiaire d'un élément de coïncidence (ND6). 130) Dispositif selon l'une quelconque des revendications 1 à 12, caractérisé en ce que les sorties du compteur Journalier (2Z) sont combinées respectivement pour la commande deux dispositif d'affichage (LD1, LD2, LD3). 140) Dispositif selon la revendication 13, caractérisé en ce que le dispositif d'affichage est formé par des diodes photo-émissi- ves (LD1, LD2, LD3).