La présente invention concerne des convertisseurs statiques à semi-conducteurs du type continu-continu dans lesquels deux demienroulements primaires d'un transformateur exactement symétriques sont alimentés alternativement en courant continu au moyen de deux transistors identiques disposés symétriquement et dont l'un devient conducteur à l'instant où l'autre cesse de l'être. Théoriquement, pour obtenir un bon rendement de ce type de convertisseur, on s'efforce d'introduire un délai quasi nul entre l'instant où cesse la conduction d'un transistor et l'instant où commence la conduction de l'autre. Celà conduit à rechercher des caractéristiques parfaitement identiques, non seulement pour les deux transistors, mais également pour tous les éléments qui leur sont associés, résistances, capacités, demi-enroulement primaire, ce qui est en soi une condition très difficile à satisfaire. Dans la pratique, il est très difficile de réaliser la commutation simultanée de deux transistors, ceci principalement parce qu'il est assez rare de trouver deux éléments parfaitement identiques et surtout parce que le délai d'établissement du courant dans le transistor qui commence à conduire est beaucoup plus faible que le délai d'annulation du courant dans le transistor qui doit cesser de conduire. Ce phénomène, dû à la capacité dynamique entre émetteur et base des transistors de puissance, est inhérent au principe même de fonctionnement des transistors à injection de courant. Ce phénomène est la cause d'une perte de rendement beaucoup plus grave que celle due à la perte de temps que l'on s'efforce de réduire, en effet, si au moment de la commutation, il arrive que pendant un court laps de temps les deux transistors conduisent simultanément, les deux demi-primaires sont alimentés, le flux résultant est nul et le transformateur qui, normalement, se comporte comme une réluctance et une résistance en parallèle devient une résistance pure (résistance ohmique des enroulements) toujours très faible. La tension appliquée étant importante, il en résulte une forte augmentation du courant (de l'ordre de 10 à 15 fois le courant normal) qui, non seulement constitue une perte de rendement par l'énergie dissipée, mais peut détruire les transistors. Le temps d'inversion du flux dans le noyau magnétique au moment de la commutation est souvent plus important que le retard à la mise en conduction de transistors rapides, ce qui provoque aussi un surcourant de commutation. De plus, les surintensités produisent des interférences radioélectriques très importantes. L'invention, dont le but est de remédier à ces inconvénients, principalement dans le cas des convertisseurs synchronisés par une fréquence extérieure qui sont les plus répandus, est caractérisée en ce qu'elle comporte, d'une part, des moyens pour rendre l'impédance de la source qui commande les deux transistors qu'il s'agit de commuter aussi faible que possible pour permettre de charger et de décharger rapidement la capacité entre émetteur et base des transistors de façon à réduire la plage dans laquelle il y a un risque de voir les deux transistors conduire en même temps, et, d'autre part, des moyens pour que la mise en état de conduction d'un transistor n'ait lieu que lorsque l'autre transistor a cessé de conduire, ces moyens consistant, soit en une porte logique réalisant la fonction NON-ET qui apporte un retard sur le front de montée du signal de commutation, soit en une porte logique ET dont une entrée reçoit la commande de la commutation et dont l'autre entrée reçoit un signal autorisant la transmission de la commande uniquement lorsque l'autre transistor a effectivement cessé de conduire. Selon cette variante, la porte ET ne permet la mise en état de conduction d'un transistor que lorsque l'effet de la conduction de l'autre transistor a disparu, c'est-à-dire lorsque le flux induit dans le noyau du transformateur commence à décroitre. L'invention sera bien comprise à la lecture de la description détaillée, donnée ci-après, avec référence au dessin annexé, à titre d'exemple non limitatif d'une forme de réalisation Sur le dessin, - la figure 1 montre comment on peut réaliser une alimentation à basse impédance des transistors de commutation, - la figure 2 montre comment on peut introduire un retard à la mise en état de conduction des transistors, - la figure 3 montre les détails de réalisation d'une partie de la figure 2, - la figure 4 est un diagramme montrant en fonction du temps l'évolution des différentes tensions, - la figure 5 est un schéma complet avec portes logiques ET, - la figure 6 est un diagramme des courants dans les transistors de commutation. La figure 1 représente dans un convertisseur comprenant, de fa çon connue, un transformateur avec un enroulement secondaire et un enroulement primaire alimenté en son point milieu par le pôle positif d'une source continu Vc, chaque demi-enroulement primaire étant alternativement relié par des transistors de commutation Q1 Q2 montés en émetteur commun à la borne négative de la source, les moyens pour obtenir la commande en basse impédance des transistors de commutation Q1 Q2 Pour la clarté de l'exposé, on a représenté sur le dessin en pointillé la capacité C1 entre émetteur et base du transistor Q1 et la capacité C2 entre émetteur et base du transistor Q2. Les tensions de base VB1 et VB2 des transistors Q1 et Q2 sont fournies à partir d'une tension continue +Va par des résistances R1 R2 et deux transistors rapides de petite puissance Q3 et Q4 montés en émetteur commun qui reçoivent des signaux de commande extérieurs VB3 et VB4 alternativement. Quand Q3 est en état de non-conduction, VB1 devient positif et Q1 passe à l'état de conduction ; si Va est faible, l'impédance R1 peut être choisie très faible et la montée en tension de VB1 est rapide en dépit de la capacité C1. Quand Q3 passe à l'état de conduction, la capacité C1 se décharge rapidement à travers la très faible impédance du transistor Q3 et la tension VB1 tend rapidement vers zéro mettant le transistor Q1 en état de non-conduction. I1 en va de même pour Q4 et Q2 avec la résistance R2. Pour avoir une symétrie parfaite, on fait : R1 = R2. On a reporté le problème des transistors de puissance Q1 Q2 aux transistors rapides Q3 et Q4, mais on a tout de même réalisé un gain car - la capacité dynamique entre émetteur et base d'un transistor est proportionnelle au courant d'émetteur. Or, il est possible de rendre le courant d'émetteur de Q3 et Q4 dix fois plus faible que celui de Q1 et Q2 - les transistors de puissance Q1 Q2 ont des capacités très supérieures aux transistors plus petits, toutes proportions gardées. Sur la figure 2, on a repris, avec les mêmes références, tous les éléments de la figure 1 et l'on trouve en plus les éléments permettant d'apporter un retard à la mise en conduction des transistors de commutation Q1 et Q2 sans apporter de retard à la mise en état de non-conduction. Les modules A1 et A2 sont deux portes logiques intégrées TTL (Transistor-Transistor Logique) réalisant la fonction NON-ET. Les composants Dg, D3, D1, R3, R7 et D6, D4, D2, R4, R8 forment des adaptateurs de niveau pour rendre compatibles, de façon connue, les sorties des modules logiques A1 et A2 avec les entrées des transistors Q3 et Q4. VB est la tension qui sert à l'alimentation des modules logiques. R5 et C5 permettent de régler le retard du front de montée de VB1 ; R6 et C6 permettent de régler le retard du front de montée de VB2. Comme on veut des retards identiques sur les deux voies, on fait : R5 = R6 et C5 = C6. Les modules A1 et A2 se comportent comme des portes à diodes, figure 3, dont on va rappeler à l'aide de valeurs chiffrées le fonctionnement, connu en soi, lorsqu'elles sont associées à un circuit de retard C5 R5 ou C6 R6. VB est la tension d'alimentation de la porte logique, environ 5 V. VR est une tension variable qui apparaît à la borne de la résis tance Rg. VX est la tension au point X. VS désigne la tension de seuil voisine de 1,5 V de la porte. V1 est une tension qui constitue le signal de commande et qui prend les valeurs 0 correspondant à l'état logique 0 et Vg correspondant à l'état logique 1. Quand V1 est à l'état logique 0, VR est voisin de zéro puisque le courant débité par Vg à travers R' se referme par D'1 ; aucun courant ne traverse D'2 et VX a une valeur faible, environ 0,7 V inférieure à la tension de seuil Vs. Quand V1 passe à l'état logique l(+Vg), le courant dans D'1 se coupe ; Vx remonte à + 2,1 V. Un courant va donc parcourir D'2 et charger le condensateur Cg. Lorsque VR va atteindre la valeur de seuil Vs voisine de 1,5 V, le courant va se couper dans D'2 et s'établir avec un retard Tr seulement dans D'3 commandant la mise en état de conduction du transistor Q'5, Q'5 étant conducteur, la tension au point VO est nulle. Si l'on revient à la figure 2, on voit que lorsque la tension VO est nulle, le transistor Q3 est bloqué ce qui met en état de conduction le transistor Q1 Lorsque V1 passe de la valeur logique 1 à 0 (de VB à 0 V), la tension de sortie de porte va revenir à sa valeur initiale sans que VR soit retombée à 0. On a bien produit un retard Tr sur un seul front de la commande V1 ce qui entait le but cherché. La figure 4 est un diagramme qui montre clairement comment apparaît le retard Tr. Une précaution est nécessaire pour la bonne réalisation de l'invention, qui consiste à prendre une bonne marge de sécurité en prenant pour Tr une valeur plus grande que le strict nécessaire en effet, d'une part on n'est pas sur que la valeur à donner à ce retard soit constante d'un appareil à l'autre, d'autre part, le circuit de retard n'est pas très stable en fonction de VB et de la température. On notera que la tension VA peut avantageusement être fournie, figure 2, par un condensateur C7 dont une borne est reliée au pôle négatif de la source et au point milieu d'un enroulement secondaire auxiliaire S de transformateur dont chaque demi-enroulement S et S2 est relié par une diode à l'autre borne de C7. La figure 5, dans laquelle les éléments déjà décrits dans les figures antérieures portent les mêmes références, donne un exemple de réalisation d'une variante dans laquelle la mise en état de conduction du transistor Q1 a lieu lorsqu'une porte ET reçoit les tensions V1 et VM et la mise en état de conduction du transistor Q2 a lieu lorsqu'une porte ET reçoit les tensions V2 et VN. Les tensions d'autorisation VM et VN sont obtenues en prolongeant les enroulements S1 et S2.VM n'apparaît que lorsque commence, dans le noyau du transformateur, la variation de flux magnétique produite par l'interruption du courant IC2 dans Q2 et de meme VN n1 apparaît que lorsque commence, dans le noyau du transformateur, la variation de flux magnétique produite par l'interruption du courant IC1 dans Q1- Les éléments R7, Rg, D1, D3, Dg, D7, Qs ainsi que R8, R10, D2, D4, D6, D8, Q61 constituent une porte ET à diodes à deux entrées en même temps qu'une adaptation entre VB3, VB4, et V1,V2. La figure 6 donne l'allure des courants IC1, IC2 dans Q1, Q2, en fonction des signaux V1, V2 et des tensions d'autorisation VM et VN. L'invention peut être utilisée dans les convertisseurs statiques pour protéger les transistors contre les surintensités et en augmenter le rendement. REVENDICATIONS 1 - Convertisseur statique à semi-conducteurs du type continucontinu synchronisé par une fréquence exterieure dans lequel deux demi-enroulements primaires symétriques d'un. transformateur sont alimentés alternativement en courant- continu au moyen de deux transistors de commutation identiques Qi, Q2 disposés symétriquement dont l'un devient conducteur à l'instant où l'autre cesse de l'être, caractérisé en ce qu'il comporte - d'une part, des moyens pour rendre l'impédance de la source qui commande les deux transistors de commutation Qi, Q2 aussi fai ble que possible, - d'autre part, des moyens pour déterminer un délai d'émission des signaux de mise en conduction V1, V2 des transistors de commutation Qi, Q2 2 - Convertisseur statique, selon la revendication 1, caractérisé en ce que les moyens d'affaiblissement de l'impédance de la source qui commande les transistors de commutation Qi, Q2 consistent en deux transistors rapides Q3, Q4 montés en émetteurs communs et en deux résistances R1, R2 de faible valeur alimentés par une faible tension continue VA. 3 - Convertisseur statique, selon la revendication 2, caractérisé en ce que la faible tension continue VA de commande des transistors de commutation Qi, Q2 est obtenue en intégrant par un condensateur C7 les tensions redressées des deux demi-enroulements S1, S2 d'un secondaire auxiliaire S de transformateur. 4 - Convertisseur statique, selon la revendication 1, caractérisé en ce que les moyens pour déterminer un délai d'émission des signaux de mise en conduction V1, V2 des transistors de commutation Q1, Q2 consistent en deux modules logiques A1, A2 à deux entrées réalisant la fonction NON-ET,dont les premières entrées reçoivent respectivement les signaux de mise en conduction V1, V2 et dont les deuxièmes entrées sont reliées respectivement à des circuits de retard constitués par des ensembles résistance-capacité (R5-C5, R6-C6) 5 - Convertisseur statique, selon la revendication 1, caractérisé par le fait que, pour déterminer un délai d'émission des signaux de mise en conduction V1, V2 des transistors de commutation Qi, Q2, il comporte des moyens pour que le premier transistor de commutation Q1 soit mis en état de conduction seulement lorsqu un premier signal d'autorisation VM indique que le deuxième tran sistor de commutation Q2 a cessé de conduire et pour que le deuxième transistor de commutation Q2 soit mis en état de conduction seulement lorsqu'un deuxième signal d'autorisation VN indique que le premier transistor de commutation Q1 a cessé de conduire. 6 - Convertisseur statique, selon la revendication 5, caractérisé par le fait qu'il comporte deux portes logiques ET à deux entrées dont les premières entrées reçoivent respectivement les signaux de mise en conduction V1, V2 des transistors de commutation Qi, Q2, et dont les deuxièmes entrées reçoivent respectivement les signaux d'autorisation VM, VN. 7 - Convertisseur statique, selon les revendications 5 et 6, caractérisé en ce qu'il comporte des moyens pour produire les signaux d'autorisation VM, VN, ces moyens consistant en ce que les demi-enroulements S1, S2,du secondaire auxiliaire S de transformateur, sont prolongés.