La présente invention concerne les structures de circuits intégrés semiconducteurs planaires, particulièrement les structures réalisant l'isolement des dispositifs dans les circuits intégrés ayant une densité élevée de dispositifs actifs et passifs par unité de surface." 5 Les développements récents de l'art semiconducteur sont dirigés vers une miniaturisation de plus en plus poussée des circuits intégrés semiconducteurs afin d'obtenir des vitesses de fonctionnement supérieure, des coûts de fabrication inférieurs, et une fiabilité supérieure. Puisque les circuits • intégrés nécessitent la formation d'un nombre de dispositifs actifs et passifs 10 allant jusqu'à des milliers dans un bloc de circuit intégré unique, l'un des problèmes principaux à résoudre avec le nombre de dispositifs en augmentation par unité de surface est celui de l'isolement électrique des dispositifs dans le circuit intégré ou bloc. La technique classique qui a probablement actuellement l'usage le plus grand dans l'isolement des dispositifs d'un 15 circuit intégré est connue comme procédé d'isolement par diffusion. Ce procédé est utilisé dans une structure de circuits intégrés dans laquelle les dispositifs sont formés dans une couche épitaxiale de type N formée sur un substrat de type P ou, moins fréquemment, vice versa. Une diffusion d'isolement du type P est réalisée à travers la couche épitaxiale de type N et entre en con-20 tact avec le substrat P, isolant ainsi le dispositif à l'intérieur d'une poche de type N entourrée par un matériau de type P. Une structure caractéristique de ce type est représentée et décrite dans le texte "Intégrâtsd Circuits", édité par R.M. Warner, Jr, de "Motorola séries on Solid State Electronics", particulièrement en référence à la figure 10-7, page 189. Cette structure 25 utilise actuellement une couche enterrée N+ ou sous collecteur formé à l'interface de la couche épitaxiale de type N et du substrat de type P. Bien que cette approche de diffusion d'isolement offre une excellente disposition d'isolement pour les structures intégrées ayant les densités de dispositifs utilisés dans les circuits intégrés existant, il a été prévu 30 que l'étape de diffusion d'isolement imposera potentiellement des limites aux densités de conditionnement par zône unitaire planaire. Comme les dispositifs sont disposés de plus en plus proche les uns des autres dans les circuits intégrés, il est à prévoir que les tolérances géométriques permises pour les aspects latéraux de la diffusion d'isolement peuvent être dépassées. 35 En conséquence, d'autres dispositions d'isolement pour les circuits intégrés sont recherchées dans l'art. En conséquence, un objet principal de la présente invention est de réaliser une nouvelle structure pour isoler électriquement des dispositifs à l'intérieur d'un circuit intégré. 40 Un autre objet de la présente invention est de réaliser une structure 17100 2 2048029 d'isolement qui permette des densités de conditionnement de dispositifs actifs et passifs supérieurs dans les circuits intégrés. Un autre objet de la présenté invention est de réaliser une structure semiconductrice qui évite la formation de canaux d'inversion à partir d'une 5 région enterrée à l'interface d'une couche épitaxiale et du substrat support. Un autre objet de la présente invention est de réaliser une nouvelle structure isolée de transistor dans un circuit intégré. Un autre objet de la présente invention est de réaliser une nouvelle structure de transistor pour circuits intégrés comprenant des moyens pour 10 éviter la formation de canaux d'inversion provenant dudit transistor, dans la région de l'interface entre la couche épitaxiale et le substrat à l'intérieur desquels ledit transistor est formé. Un autre objet de la présente invention est d'apporter un procédé de formation de dispositifs isolés dans un circuit intégré dont la procédure 15 soit plus simple que les procédés d'isolement existant. Un autre objet de la présente invention est de réaliser un nouveau procédé de réalisation de plusieurs étapes séquentielles d'exposition de photorésistant et de développement. La présente invention apporte une disposition d'isolement pour les dis-20 positifs de circuits intégrés, formés dans une structure composée, comprenant une couche de matériau semiconducteur, de préférence une couche épitaxiale, formée sur la surface d'un substrat semiconducteur. L'isolement est constitué par la formation, à l'interface du substrat d'une premier type de cônductivité et du semiconducteur ou couche épitaxiale, d'une poche formée partiellement 25 par une première région enterrée du type de cônductivité opposé. Cette première couche enterrée est en contact avec une région annulaire dudit type de cônductivité opposé qui se développe a partir de la surface extérieure de ladite couche épitaxiale. La région annulaire forme avec la première région enterrée, une poche enfermant et isolant une partie de la couche épitaxiale 30 qui est de préférence du môme type de cônductivité que le substrat. Une seconde région enterrée du premier type de cônductivité est de résistivité inférieure à celle du substrat est formée dans le substrat à l'interface de la couche épitaxiale et du substrat, cette seconde région entourant ladite première région enterrée et lui étant adjacente. La seconde région enterrée agit pour 35 éviter l'inversion le long de ladite interface, spécialement l'inversion du substrat à résistivité relativement élevée du premier type de cônductivité en un canal du type de cônductivité opposé dû à l'influencé de ladite première région enterrée qui est de préférence'de résistivité relativement basse. La poche formée par la région annulaire avec l'a première" région enterrée, 40 en plus de réaliser l'isolement du dispositif, fonctionne aussi de préférence 70 17100 2048029 comme partis active du dispositif que l'on isole. Par exemple, comme on le décrira ci-après en détail, la poche peut fonctionner soit comme collecteur, ou émetteur d'un transistor, la partie de la couche épitaxiale enfermée à l'intérieur de la poche fonctionnant comme base d'un transistor, et une région 5 supplémentaire diffusée dudit type de cônductivité opposé, enfermée à l'intérieur de la base, fonctionnant soit comme collecteur soit comme émetteur. La poche peut aussi fonctionner soit comme l'anode ou la cathode d'une diode, la partie épitaxiale enfermée servant respectivement comme la cathode ou comme l'anode. Cette poche peut aussi fonctionner comme partie d'un élément 10 passif, tel qu'un conducteur inférieur ou résistance, ou comme un élément d'un condensateur. Alternativement, cette poche peut servir comme isolement pour une résistance telle qu'une résistance inférieure. La présente invention apporte aussi un nouveau procédé de formation des circuits intégrés isolés. Le nouveau procédé utilise une combinaison 15 unique de plusieurs étapes d'exposition de photorésistants et de développement séquentiels dans lequel un masque est utilisé dans une étape d'exposition de photorésistant ultérieure, masque qui est l'inverse d'un masque utilisé dans une étape d'exposition précédente. Alternativement, on utilise un masque identique dans une paire d'étape d'exposition de photorésistant séquentielles 20 pour exposer un photorésistant positif dans l'une des étapes et un photorésistant négatif dans l'autre. Cela définit une région sélectionnée qui doit être traitée, telle que par une diffusion, dans une étape de traitement donnée qui est le complément d'une région sélectionnée qui a été traitée précédemment. Comme on le décrira ci-après avec plus de détails, chacune de ces deux techni-25 ques de traitement photorésistantes peut être utilisée dans la formation de la première région enterrée et la seconde région enterrée environnante. D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent des modes de réalisation préférés de celle-30 ci. La figure 1 est un diagramme en coupe représentant les étapes du procédé de fabrication d'une réalisation de cette invention. La figure 2 est un diagramme, en coupe d'une autre réalisation de la présente invention. 35 Dans la discussion du dispositif semiconducteur de cette invention, on utilisera le terminologie classique qui est bien connu dans le domaine des transistors. Pour les concentrations, on se référera aux porteurs majoritaires ou minoritaires. Par "porteurs" on indique les trous libres ou les électrons qui sont responsables du passage du courant à travers un matériau 40 semiconducteur.. Les porteurs majoritaires sont utilisés en référence aux 70 17100 4 2048029 porteurs du matériau concerné, c'est-à-dire, les trous dans un matériau de type P ou les électrons d'un matériau de type N. En utilisant les mots "porteurs minoritaires", on décrit les porteurs de la minorité, c'est-à-dire les trous dans un matériau de type N ou les électrons dans un matériau de 5 type P, Dans les types les plus courants des matériaux semiconducteurs utilisés dans les structures de transistors actuelles, la concentration de porteurs est en général dûe à la concentration de "l'impureté significative" ce qui signifie, de l'impureté qui donnen les caractéristiques de cônductivité au matériau semiconducteur extrinsèque. 10 Bien que dans le but de la description de cette invention, on se réfère à une configuration semiconductrice ou une région de type P- est utilisée comme substrat, et où les régions semiconductrices ultérieures de la structure semiconductrice composée sont formées des types de cônductivité représentés dans les dessins, il est facilement apparent que les mômes régions représentées 15 dans les dessins peuvent être de type de cônductivité inverse. En se référant à la figure 1, une pastille de cônductivité de type P-, ayant de préférence une résistivité de l'ordre de 10 ohm-cm et une épaisseur comprise environ entre 0,05mm et 0,5mm, est utilisée comme substrat de départ 10, représenté dans l'étape 1. Le substrat est de préférence une structure 20 de silicium monocristalline qui peut être fabriquée à l'aide des techniques classiques, telles que étirage de cristal à partir d'un fondu contenant la concentration d'impureté désirée, suivi par le découpage du cristal en plusieurs pastilles. Ce substrat peut aussi être une couche épitaxiale obtenue par croissance sur une autre surface. 25 En se référant à l'étape 2, un revêtement d'oxyde 11, composé de préfé rence de dioxyde de silicium ayant une épaisseur de 5000A°, est obtenu soit par croissance thermique à l'aide d'un chafffage classique dans l'atmosphère humide à 1050°C durant 60 minutes, soit par dépôt pyrolitique d'une couche d'oxyde. Autrement, on peut utiliser une technique de pulvérisation HF, telle 30 que celle décrite dans le brevet déposé en France par la demanderesse le 3 Janvier 1966 et obtenu sous le n° 1 429 226 pour former la couche de dioxyde de silicium. Ensuite, on forme une ouverture dans la couche d'oxyde de la façon suivante. Dans l'étape 3, une couche photorésistante 12 est appliquée sur la 35 couche d'oxyde 11. Cette couche photorésistante peut être constituée de tout matériau photorésistant classique. Le photorésistant utilisé dans l'étape particulière décrite ici est une couche photorésistantB négative, ce qui signifie que les régions du photorésistant ultérieurement exposées à la lumière vont devenir résistantes au développement, alors que les régions non expo-4q sées seront éliminées par le produit de développement. La couche de photo 70 17100 5 2048029 résistant négatif est alors mise en contact comme représenté dans l'étape 4, avec un masque approprié 13 dans lequel les régions que l'on veut résistantes sont exposées, alors que les régions de photorésistants qui doivent être éliminées par développement sont recouvertes. On comprendra aisément 5 que l'on peut utiliser une couche de photorésistant positive classique avec un masque qui serait l'inverse du masque 13 pour obtenir les mSmes résultats. La couche photorésistante est développée selon la façon classique, et ensuite, en utilisant la couche photorésistante pour protéger les régions d'oxyde qui doivent rester intactes, on réalise par décapags le trou 14 dans 10 la couche de dioxyde de silicium 11 en utilisant, une solution de décapage à l'acide fluohydrique classique comme représenté dans l'étape 5. La couche photorésistante est alors éliminée de façon classique, et on réalise une opération de diffusion pour diffuser par le trou 14 dans la surface exposée du substrat 10, une région de type.N* 15, comme représenté 21 -3 15 dans l'étape B, ayant un de l'ordre de 10 cm de porteurs majoritaires de typB N. L'opération de diffusion est une opération classique, réalisée de préférence dans une capsule de quartz vidée en utilisant une poudre de silicium dopé à l'arsenic dégénérée. Ensuite, on recouvre complètement la surface de la pastille 10 à l'aide 20 d'une couche de dioxyde de silicium 16 de la façon décrite précédemment, et une couche photorésistante 17, du même type que la couche précédente c'est-à-dire négative, est appliquée sur la couche d'oxyde 16, comme représenté dans l'étape 7. Ensuite, comme représenté dans l'étape 8, un masque 18, qui est l'inverse 25 du masque précédent 13, est placé en contact avec la couche photorésistante 17. Par "masque inverse" on signifie un masque identique au masque précédent dans toutes ses dimensions, sauf que les positions des zfines opaques et transparentes sont inversées, de telle sorte que les zânes transparentes dans le masque 13 soient opaques dans le masque 18 et vice versa. 30 Ensuite, en utilisant les étapes d'exposition et de développement du photorésistant déjà décrites, suivi par le décapage sélectif des couches de dioxyde de silicium, on forme les ouvertures 19 et 20 qui ont une position complémentaire à l'ouverture 14, comme représenté dans l'étape 9. □n peut réaliser la structure de l'étape 9 à l'aide de l'autre procédure 35 suivante. Au lieu du photorésistant négatif 17 utilisé dans l'étape 8, un photorésistant positif 17a est utilisé, comme représenté dans l'étape 8A. Avec un tel photorésistant positif, le masque 13, qui originellement a été utilisé dans l'étape 4, est de nouveau utilisé dans l'étape 8A. Après exposition et développement du photorésistant, suivi par le décapage classique 40 de la couche d'oxyde dans la structure de l'étape 8A, on forme la structure 17100 6 2048029 représentée dans l'étape 9. Ensuite, dans l'étape 10, on effectue une diffusion de type P, en utilisant de préférence une source de bore, par les ouvertures 19 et 20 pour former la région P+ 21 d'envrionnement. L'opération de diffusion est effectuée à 5 une température de 1050°C durant 5 minutes, en utilisant la technique de diffusion en capsule standard pour obtenir une région P+ 21 ayant un Cn de 18 -3 10 cm . La région d'environnement à basse résistivité 21 agit pour éviter la formation des canaux d'inversion de type N dans la zône de surface 22 se développant à partir de la région centrale N+ 15 durant l'application 10 ultérieure de la couche épitaxiale, tout en évitant aussi bien la formation de tels canaux d'inversion le long de la surface du substrat 10 avec la couche épitaxiale qui doit être appliquée ultérieurement. Les régions, pour éviter de telles inversions, peuvent être préparées par d'autres procédés. Par exemple, au lieu d'utiliser le masque 18, comme 15 représenté dans l'étape 8, on utiliss le masque 18b représenté dans l'étape 8Q, et l'on suit la procédure identique à celle décrite dans les étapes 8, 9 et 10 dans les étapes 8Q, 95 et 10B. On forme ainsi la structure représentée en 10B dans laquelle la région P* 21b à basse résistivité est écartée de la région centrale 15 à résistivité N+ mais l'entoure. 00 ' Une autre réalisation des régions 21 peut être obtenue à l'aide d'une diffusion de gallium. La structure représentée dans l'étape 6 peut être soumise à une vapeur contenant du gallium à une température de l'ordre de 1050°C durant 2 minutes. Puisque le gallium peut pénétrer et diffuser à travers le revêtement de dioxyde de silicium 11, il diffusera la long de la surface 25 entière de la pastille 10. On choisit une concentration de gallium telle que N+ ne soit pas Inversé ou modifié matériellement. Cependant, dans les régions de surface n'ayant pas une cônductivité N+, des régions P+ 21 se formeront. En conséquence, les étapes 7, 8 et 9 sont éliminées, et il est seulement nécessaire d'éliminer la couche d'oxyde 11 de la façon classique 30 pour arriver à la structure de l'étape 10. Ensuite, comme représenté dans l'étape 11, on fait croître épitaxialement la couche 23 sur la pastille 10. La couche 23 est- du silicium monocristallin ayant une résistivité d'apprixmatlvement 0,2 ohm-cm. La croissance épitaxiale est effectuée en utilisant des techniques classiques avec des températures 35 comprises entre 1000 et 1200°C. Dans la production du dispositif, on peut s'attendre à ce que les porteurs majoritaires des régions 15 et 21 rétrodif-fusent dans la couche épitaxiale d'une distance (non représentée) de l'ordre de un micron durant la croissance épitaxiale. Ensuite, selon l'étape 12, une région annulaire N+ 24 est diffusé à 40 travers la couche épitaxiale pour entrer en contact avec la région enterrée 17100 7 2048029 15. Cela abouti à l'encerclement complet de la partie centrale 25 de la couche épitaxiale à l'intérieur de l'enceinte formée par l'anneau Nt 24 et la couche enterrée 15. L'anneau 24 est formé par les techniques de diffusion de photo-résistant et de masque de type classique décrites ci-dessus, qui nécessitent 5 la formation d'une couche de dioxyde de silicium sur la surface de la couche épitaxiale 25 avec une ouverture convenable dans l'oxyde pour permettre la diffusion de l'anneau 24. On effectue cette diffusion en utilisant une technique à tube ouvert classique avec une source de phosphore telle que de l'oxy- 20 -3 chlorure de phophose. La région 24 a un CQ de 5 x 10 cm . L'enceinte formée 10 par les régions N+ 15 et 24 peut être utilisée comme collecteur d'un transistor NPN, la région centrale 25 formant la base. L'émetteur d'un tel transistor est ensuite réalisé, comme représenté par l'étape 13, par la formation de la région N+ 26. Cette région est aussi formée par les techniques de diffusion sélectives classiques décrites ci- 15 dessus. Une diffusion à tube ouvert en utilisant une source de phosphore est aussi préférable dans la formation de la région 26. Cette région a un 21 -3 CQ de 10 cm 8t elle se développe sur une profondeur d'environ 0,51 micron à partir de la surface de la couche épitaxiale 23. Bien que la structure de l'étape 13 ait été décrite comme transistor NPN avec un émetteur de surface 20 central 26, on doit comprendre qu'en modifiant la nature des contacts électriques appliqués ultérieurement à la structure semiconductrice, la région 26, peut servir comme collecteur d'un transistor NPN, l'enceinte formée par les régions 24 et 15 agissant comme l'émetteur, et la région 25 restant la base. Ensuite, comme représenté dans l'étape 14, on réalise les contacts ohmi-25 ques avec les régions 24, 25 et 26 en formant une couche de dioxyde de silicium 27 sur la surface de la couche épitaxial 23, en ouvrant des trous de contact sélectionnés dans la couche 27 de façon classique, et sn formant les contacts da collecteur 28, les contacts ds base 29, et les contacts d'émetteurs 30 dans lesdits trous. Ces contacts ohmiques peuvent être réalisés 30 de toutes façon classiques, par exemple par évaporation d'une couche d'aluminium sur la surface entière de la couche d'oxyde 27 et ensuite en éliminant sélectivement les parties non désirées pour laisser les contacts désirés et la configuration de conducteur métallique d'interconnexion sur la surface de la couche d'oxyde 27. 35 La demande de brevet intitulée "Structure de transistor et son procédé de fabrication", déposée par la demanderesse à la même date que la présente application, concerne un transistor à barrière de Schottky intégrable. Un tel transistor à barrière Schottky utilise un contact métallique de redressement à la place de la région 26 pour fournir la jonction collecteur-base 40 avec la région 25 servant comme base et l'enceinte formée par les régions 17100 8 2048029 25 et 15 agissant comme émetteur. La région enterrée 21 d'environnement de la présente invention peut être utilisée en combinaison avec la structure du transistor à barrière de Schottky de ladite demande de brevet dans le but d'éviter l'inversion le long de l'interface de la couche épitaxiale et du 5 substrat de la pastille. On doit remarquer que bien que le transistor à barrière de Schottky puisse avoir un l'émetteur du type N et la base du type P comme représenté dans la figure, les types sont de préférence inversés pour fournir un émetteur de type P et une base de type N. Selon une autre réalisation de la présente invention, la couche épitaxia- 10 le 23 est formée avec une concentration de porteurs majoritaires (bore) infé-15 rieure à 10 pour fournir une couche épitaxiale P- à résistivité élevée. Avec une telle couche, la rétrodiffusion décrite des porteurs N de la région N+ 15 au travers de l'interface dans la couche épitaxiale 23 durant la croissance épitaxiale convertit une région ayant une épaisseur approximative de 15 1 micron au-dessus de la région 15 en matériau intrinsèque ou I. Cette région I 31 est représentée dans l'étape 12A qui se trouve à l'étape équivalente de l'étape 12 sauf pour la région épitaxiale à haute résistivité. Ensuite, on forme une région 32 de type P en utilisant une technique de diffusion du bore en capsule fermée déjà décrite. La structure est repré-20 sentée dans l'étape 13A. Cela est suivi par la formation de la région '26 d'émetteur N+ (étape 14AÎ et les contacts collecteur, base et émetteur, 28, 29 et 30 (étape 15A) sont formés de la façon déjà décrite. Du fait de la résistivité élevée de la région épitaxiale 23, on préfère utiliser un anneau de garde de surface 35 pour éviter l'inversion de surface sous la couche 25 d'oxyde 27. Un transistor isolé obtenu selon la présenta invention présente des avantages supplémentaires par rapport aux structures de l'art antérieur. Par exemple, un transistor réalisé selon les étapes 1 à 14 peut être ajusté afin d'avoir une région base 25 à résistivité élevée. La région base 25 a une 30 concentration de porteurs majoritaires uniforme à la différence des régions base des transistors réalisés par le procédé d'isolement classique mentionné ci-dessus dans lequel la région base a une concentration de porteurs majoritaires graduée en conséquence de la diffusion à travers la surface. Du fait de la concentration de porteurs majoritaires uniformes, on peut obtenir une 35 région P à résistivité uniformément élevée à la fois le long des jonctions base collecteur et base émetteur. Dans les transistors classiques, avec des régions base diffusées, la concentration de porteurs majoritaires augmente, et en conséquence, la résistivité est abaissée dans la région P à l'endroit où les jonctions base-collecteur et base-émetteur approchent de la surface S0 extérieure de la structure. 17100 g 2048029 Les régions base à résistivité uniformément élevée de la structure concernée permettent de réaliser de faibles capacitances aux jonctions base-collecteur et base-émetteur. De telles basses capacitances sont désirables dans les dispositifs à vitesse de commutation-élevée. De plus, du fait que 5 la région base est une région à forte résistivité,,non compensée, une mobilité élevée de porteurs, qui contribue à la vitesse de commutation élevée, est aussi obtenue. Une région compensée est une région formée par conversion d'une région d'un type de cônductivité en un type de cônductivité opposée, par exemple, en formant par diffusion une région P dans un substrat précédem-10 ment N. Il est, naturellement, nécessaire de fournir unB concentration de porteurs majoritaires qui dépasse ou compense la concentration de. porteurs majoritaires opposée précédente avant d'arriver jusqu'au niveau de poteur majoritaire désiré. Dans la région base non compensée de la présente structure, la concentration de porteurs totale est inférieure à celle d'une structure 15 de base diffusée et compensée. Par conséquent, on peut s'attendre à une mobilité de porteurs supérieure. On doit remarquer que l'utilisation d'une région enterrée d'environnement 21 est une assurance contre toute inversion le long de l'interface du substrat 10 avec la couche épitaxiale 23 indépendamment de la valeur élevée de la 20 résistivité choisie pour la région épitaxiale 23. La région enterrée d'environnement 21 a été décrite-comme étant adjacente à la région enterrée 15. Par "adjacente" on veut dire soit en contact ou soit peu écarté. La région 21 est de préférence localisée à partir de la surface extérieure de la région épitaxiale 23. Par "localisé" on veut dire non connecté par un canal ou région 25 du môme type de cônductivité et du môme niveau de résistivité à ladire surface. Bien que la procédure de fabrication des étapes 1 à 14 permet de réaliser un transistor ayant les avantages mentionnés ci-dessus, on doit reconnaître que pour certaines applications, on peut désirer une capacité supérieure pour commander la largeur de la base intrinsèque. Dans les structures classi-30 ques de l'art antérieur, la technique de double diffusion pour la formation des émetteurs offrB un expédient connu pour la commande de largeur de base. Dans la structure fondamentale de la présente invention, on n'utilise qu'une diffusion unique pour la formation de la région base et émetteur. En conséquence, si l'on désire une commande supérieure sur la largeur de base, une autre 35 réalisation de la présente invention, décrite en référence aux étapes 12A à 15A, apporte une approche par double diffusion pour la formation de la base et de l'émetteur, donnant une commande de largeur de base supérieure sans diminution des autres avantages de la structure de transistors concernée tels que capacitance faible des jonctions base-collecteur et base-émetteur, 40 et mobilité de porteurs élevés à l'intérieur de la base. Dans cette structure 70 17100 10 2048029 qui utilise uns double diffusion constituée d'une diffusion d'une région de base de type P dans une couche épitaîdale de type P- suivie par une diffusion émetteur de type N dans la région basa de type P, on. obtient la corranande de largeur de base inhérente aux techniques de double diffusion. La région 5 I 31; à la jonction intrinsèque base collecteur, et la région épitaciale 25 P- dopée uniformément le long des parties restantes de la jonction collecteur bass, assurent d© faibles capacitances de jonction base collecteur! Aussi, puisque la diffusion d® la région de bas© 32 du type P n'est pas du type à compensation, c'ast-à-dire que c'est seulement une diffusion ds type P 10 dans une région de type P-, la concentration de porteurs dans la base n'est pas suffisamment augmentée pour affsctsr la mobilité de porteurs. La strucure isolée da la présente- invention offre une nouvelle structure dans-laquelle des transistors PNP et NPN complémentaires peuvent être facilement incorporés dans un circuit intégré. Selon un autre aspect'de la présente 15 invention représenté dans la figura 2, une telle combinaison de transistors PNP et MPN peut être réalisés an soumettant uns paire d'éléments intégrés identiques, ayant chacun la structura générais ds 1'élément de l'étape 13, à une étape ds diffusion sélective où une région P 36 est formés à l'intérieur deia région 26 de l'un des éléments de la paire de transistors s 20 T1, un transistor NPN - collecteur - les régions N 15 et 24 base - la région P 25 émetteur - région N 26 et 25 T2, un transistor PNP collecteur - la région P 25 base région N 26 émetteur région P 35= On peut obtenir la structure de transistors complémentaires car la région 30 N 28 n'a été formée que par une diffusion unique, en comparaison aux émetteurs des structures-de l'art antérieur qui sont réalisées par double diffusion. La réalisation d'une diffusion de-type P dans une tslle région N à double diffusion de l'art antérieur, ne s'est pas révélée être pratique» Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, 35 les caractéristiques essentielles ds 1'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadré de ladite "Invention." 70 17100 11 2048029 REVENDICATIONS 1.- Structure semiconductrice du genre comprenant un substrat semiconducteur d'un premier type de cônductivité et une couche de matériau semiconducteur sur la surface dudit substrat pour former un interface, caractérisé en ce 5 qu'il comprend! - une première région enterrée, de faible résistivité et du type de cônductivité opposé, située dans le substrat audit interface et, - une seconde région enterrée du premier type de cônductivité, située dans le substrat audit interface, et entourant la première région enterrée. 10 2.- Structure selon la revendication 1, caractérisée en ce que la première région enterrée forme une jonction redresseuse avec le substrat, et en ce que la seconde région enterrée peut être localisée à partir de la surface supérieure de ladite couche semiconductrice. 3.- Structure selon la revendication 2, caractérisée en ce que la couche 15 de matériau semiconducteur est du premier type de cônductivité. 4.- Structure selon la revendication 3, caractérisée en ce que la seconde région enterrée est du type de cônductivité P et de faible résistivité. 5.- Structure selon la revendication 3, caractérisée en ce que la seconde région enterrée a une résistivité plus faible que celle du substrat et en 20 ce que, une région annulaire du type de cônductivité opposé s'étend à partir de la surface supérieure de la couche semiconductrice jusqu'à entrer en contact avec la première région enterrée, cette région annulaire et cette région enterrée enfermant complètement une partie de la couche du premier type de cônductivité. 25 6.- Circuit semiconducteur intégré caractérisé en ce qu'il comporte au moins une structure semiconductrice selon la revendication 5 dans laquelle ladite partie enfermée de la couche du premier type de cônductivité formé la base d'un transistor, la région annulaire ainsi que la première région enterrée formant le collecteur dudit transistor. 30 7.- Circuit semiconducteur selon la revendication 6, caractérisé en ce que la structure semiconductrice comporte en outre, une région du type de cônductivité opposée, s'étendant à partir de la surface supérieure de la couche semiconductrice enfermée, et située à l'intérieur de cette partie enfermée 17100 12 2048029 de la couche semiconductrice du premier type de cônductivité. 8.- Circuit selon la revendication 7, caractérisé en ce que ladite région du type de cônductivité opposé, enfermée dans la couche semiconductrice, est l'émetteur d'un transistor, la couche semiconductrice du premier type 5 de cônductivité enfermée étant la base de ce transistor, la région annulaire ainsi que la première région enterrée formant le collecteur de ce transistor. 9.- Circuit selon la revendication 7, caractérisé en ce que la région du type de cônductivité opposé enfermée dans la couche semiconductrice, est le collecteur d'un transistor, la partie de la couche semiconductrice du 10 premier type de cônductivité enfermée étant la base du transistor, la région annulaire ainsi que la première région enterrée formant l'émetteur de ce transistor. 10.- Circuit selon les revendications 8 ou 9, caractérisé en ce que le substrat est un matériau du type P de forte résistivité. 15 11.- Circuit selon la revendication 6, caractérisé en ce qu'il comporte en outre, un contact métallique sur la surface de la base du transistor, ce contact formant jonction redresseuse et servant d'autre part comme jonction base-collecteur du transistor. 12.- Dispositif semiconducteur selon l'une quelconque des revendications pré-20 cédentes caractérisé en ce que la seconde région enterrée est espacée de la première région enterrée. 13.- Dispositif semiconducteur selon l'une quelconque des revendications précédentes caractérisé en ce que la seconde région enterrée est en contact avec la première région enterrée. 25 14.- Circuit semiconducteur intégré, comportant au moins deux structures semi-conductrices comme définies à la revendication 7, caractérisé en ce que, au moins deux de ces structures sont des transistors complémentaires et en qe que: - dans l'un de ces transistors, la région du type de cônductivité opposé 30 enfermée dans la couche semiconductrice est l'émetteur du transistor, la couche semiconductrice du premier type de cônductivité, qui est enfermée par la couche annulaire est la base, et la région annulaire ainsi que la première région enterrée forment le collecteur, et. 70 17100 13 2048029 - l'autre transistor renferme en outre une région additionnelle du premier type de cônductivité s'étendant depuis la surface supérieure de la couche semiconductrice et enfermée dans la région du type de cônductivité opposé, cette région additionnelle servant d'émetteur de ce deuxième transistor, 5 la région enfermée du type de cônductivité opposé,étant la base, et la région de la couche semiconductrice du premier type de cônductivité qui est enfermée par la couche annulaire étant le collecteur de ce deuxième transistor. * 15.- Structure selon la revendication 5, caractérisée en ce que la couche semiconductrice est de forte résistivité et an ce que d'autre part, une troi- 10 siême région du premier type de cônductivité ayant une résistivité plus faible que celle de la partie de la couche semiconductrice enfermée, s'étend à partir de la surface dans cette couche semiconductrice enfermée. 16.- Structure selon la revendication 15, caractérisée en ce qu'elle comporte en outre, une quatrième région du type de cônductivité opposé qui s'étend 15 à partir de la surface supérieure de la couche semiconductrice enfermée et ce, dans la troisième région. 17.- Structure selon la revendication 16, caractérisée en ce que la quatrième région du type de cônductivité opposé est l'émetteur d'un transistor, la troi- 20 siôme région du premier type de cônductivité étant la base de ce transistor, et la région annulaire ainsi que la première région enterrrée formant le collecteur de ce transistor. 18.- Procédé de fabrication d'une structure semiconductrice, caractérisé en ce que: 25 On forme un substrat semiconducteur d'un premier type de cônductivité, une région d'un type de cônductivité opposé et de faible résistivité s'étendant dans le substrat à partir de sa surface, - on forme, dans le substrat, une région du.premier type de cônductivité, s'étendant dans le substrat à partir de sa surface et entourant ladite région 30 de faible résistivité, et - on forme sur ladite surface du substrat, une couche de matériau semi- . conducteur de sorte que la région de faible résistivité ainsi que celle qui l'entoure, soient enterrées. 19.- Procédé selon la revendication 18, caractérisé en ce que la couche de 35 matériau semiconducteur est formée' par dépôt épitaxiale 70 17100 14 2048029 20.- Procédé selon la revendication 18, caractérisé en ce que la couche épitaxiale est formée d'un matériau semiconducteur du premier type de cônductivité et en ce que l'on forme dans cette couche semiconductrice, une région annulaire du type de cônductivité opposé, s'étendant depuis la surface supé- 5 rieure de cette couche jusqu'à entrer en contact avec ladite région enterrée de faible résistivité, cette région annulaire et cette région enterrée de faible résistivité enfermant une partis de ladite couche épitaxiale. 21.- Procédé selon les revendications 19 ou 20, caractérisé en de que le 10 substrat est du type de cônductivité P @t possède une résistivité plus élevée que celle de la région entourant la région ds faible résistivité. 22.- Procédé selon la revendication 21, caractérisé en ce que le dépôt épita-xial contient une impûreté déterminante du type P. 23.- Procédé selon la revendication 22„ dans lequel la couche épitaxiale 15 a une résistivité plus forte que celle ie la région entourant la région de faible résistivité. 24.- Procédé selon la revendication 19„ caractérisé en se que la région de faible résistivité et la région l'entourant sont toutes deux obtenues par diffusions sélectives pour lesquelles; 20 - on forme une couche d'oxyde sur ladite surface» - on applique une couche de photorésistant sur la couche d'oxyde, - on expose ladite couche photorésistante à la lumière à travers un masque et on développe la couche exposée pour former un® configuration photo-résistants, - on attaque la couche d'oxyde dans les ouvertures de la configuration photorésistants, et - on diffuse dans la surface à travers les ouvertures ainsi formées dans la couche d'oxyde. 25.- Procédé selon la revendication 24 c caractérisé en ce que le masque utilisé 30 pour l'exposition de la couche photorésistante lors de la diffusion de la région à faible résistivité est l'inverse du masque utilisé pour l'exposition de la couche photorésistante lors de la diffusion de la région entourant la région à faible résistivité. 26.- Procédé selon la revendication 24, caractérisé en ce que l'une des couches 35 photorésistantes est un photorésistant positif et l'autre couche photorésis 70 17100 15 2048029 tante est un photorisistant négatif, le mêmB masque étant utilisé pour exposer ces deux couches photorésistantes. 27.- Procédé pour fabriquer plusieurs régions .de type de cônductivité prédéterminé dans un élément semiconducteur, et ce à l'aide de plusieurs diffusions 5 d'impûreté déterminante à travers une surface de cet élément, caractérisé en ce que chacune des diffusions est respectivement réalisée en formant une couche d'oxyde sur ladite surface, en appliquant une couche photorésistante sur la couche d'oxyde, en exposant la couche photorésistante à la lumière à travers un masque et en développant la couche exposée pour former une con-10 figuration photorésistante, en attaquant la couche d'oxyde dans les parties ouvertes de la configuration photorësistante et en diffusant les impûretés dans la surface à travers les ouvertures ainsi formées, le procédé étant caractérisé en ce qu'on utilise un masque dans l'une desdites diffusions qui est l'inverse d'un masque utilisé dans une autre diffusion. 15 28.- Procédé de fabrication de plusieurs régions de type de cônductivité déterminé dans un élément semiconducteur, pour lequel on utilise plusieurs diffusions d'impûreté déterminante, caractérisé en ce que l'on applique un photorésistant positif pour l'une desdites diffusions et un photorésistant négatif pour une autre desdites diffusions, et que l'on utilise le mâme masque 20 pour exposer les deux photorésistants.