iftflinin 2002029 la présente invention se rapporte à des circuits logiques et, plus particulièrement, à des circuits logiques à couplage par les émetteurs. L'un des types de circuit logique à couplage par les émet— 5 teurs auxquels l'invention se rapporte comprend une paire de transistors à longue persistance qui forme un commutateur de courant dans lequel un niveau de commutation est défini par une tension de référence appliquée au contact de base de l'un des transistors de la paire et dans lequel un signal de sortie logi-10 que est obtenu sur le contact de collecteur de chaque transistor de la paire, par l'intermédiaire d'un circuit à charge d'émetteur, de aorte que, si un niveau logique supérieur apparaît sur la "borne de sortie de l'un des circuits à charge d'émetteur, un niveau logique inférieur s'établit sur la "borne de sortie de 15 l'autre circuit à charge d'émetteur. Le niveau de sortie logi-, que d'un circuit à charge d'émetteur donné dépend donc de la relation entre la tension de référence appliquée au contact de base de l'un des transistors et d'une tension de déclenchement ou de conditionnement appliquée au contact de base de l'autre transis-20 tor. Oe type de circuit logique à couplage par les émetteurs est très connu mais il présente certains inconvénients inhérents dont l'un des plus graves est l'effet défavorable des variations de température sur les niveaux de sortie logiques des circuits à charge d'émetteur. 25 L'invention a essentiellement pour but de permettre la réa lisation d'un circuit logique à couplage par les émetteurs dans lequel cet inconvénient est sensiblement éliminé. L'invention est matérialisée dans un circuit logique à couplage p«r les émetteurs comprenant un commutateur de courant qui 30 en réponse à la relation entre un signal de conditionnement et un signal de référence, produite l'un ou l'autre de deux niveaux logiques sur la borne de base d'un transistor monté en circuit à charge d'émetteur, pour établir des niveaux logiques de sortie sur son contact d'émetteur, et un dispositif de compensation 35 pour faire varier, avec la température, la tension de base de ce transistor, de manière à compenser les variations de tension v similaires qui se produisent, en fonctiàn des variations de température, aux bornes de la jonction base-émetteur de ce transistor, ce qui permet d'obtenir sur l'émetteur un niveau lôgi-40 que de sortie qui reste sensiblement constant indépendamment 69 03566 2 2002029 des variations de température» Le commutateur de courant peut se présenter sous la formel d'une paire de transistors à longue persistance dont le courais^ de persistance est maintenu sensiblement constant par un dispos!--5 tif de stabilisation de courant connecté aux contacts d'émetteur des deux transistors de la paire, et dans laquelle une tension, de référence, appliquée au contact de base de l'un des transistors de la paire, pour définir le seuil de commutation du commutateur, est produite par un dispositif de stabilisation de ten-10 sion„ Le dispositif de compensation peut comprendre un transistor qui peut être dénommé "transistor de compensation" et qui préseax-te des caractéristiques électriques analogues à celles du transistor formant le circuit à charge d'émetteur, la base de ce 15 transistor de compensation recevant une tension constante provenant du dispositif de stabilisation de tension, le collecteur ce transistor de compensation étant connecté à un composant de charge de la paire à longue persistance auquel la base du circuit à charge d'émetteur est connectée de manière à faire passer, à 20 ^avers ce composant de charge, un courant qui dépend de la température et qui présente une valeur propre à compenser les variations de tension apparaissant en fonction de la température aux bornes de la jonction base-émetteur du transistor formant le circuit à charge d'émetteur. Le dispositif de stabilisation de 25 courant qui est monté de manière à créer un courant constant pen= dant la persistance en courant de la paire de transistors à longue persistance peut comprendre un transistor que l'on peut dénommer "transistor de stabilisation", dont le collecteur est coa= necté aux émetteurs de la paire et dont l'émetteur est relié par ,30 une résistance à l'un des conducteurs omnibus d'alimentation, tandis que sa base reçoit une tension sensiblement constante provenant du dispositif de stabilisation de tension. Par conséquent, on se rend compte que, si le courant de persistance de la paire de transistors à longue persistance est 35 déterminé indépendamment des variations de la température, si le niveau de référence de la tension qui est appliquée à la base de l'un des transistors de la paire est également déterminé indépendamment des variations de température, et si, de plus, la variation de la tension existant aux bornes des jonctions base— 40 émetteur de chacun des circuits de sortie à charge d'émetteur 69 03566 3 2002029 est compensée, on obtient un montage sensiblement indépendant des variations de température et fournissant des niveaux logiques sensiblement constants. Le mot "transistor", dans son acception utilisée ici, con-5 cerne aussi bien des transistors faisant partie d'un circuit logique intégré que des transistors fabriqués individuellement et pouvant être vendus séparément. Les circuits logiques suivant l'invention conviennent particulièrement bien pour les circuits intégrés, car il est facile 10 avec les techniques relatives à ces circuits de fabriquer des transistors identiques ou très sensiblement similaires qui permettent d'atteindre un but important de l'invention, comme décrit plus loin. La description qui va suivre, faite en regard des dessins 15 annexés, donnés à titre non limitatif, permettra de mieux comprendre l'invention. La fig. 1 est un schéma de câblage d'un circuit logique connu à couplage par les émetteurs. La fig. 2 représente un circuit logique suivant l'invention. 20 La fig. 3 représente une variante du circuit logique sui vant 1'invention. La fig. 4 représente une autre variante de ce circuit logique. Le circuit représenté sur la fig. 1 est un circuit logique 25 à couplage par les émetteurs comprenant deux parties identiques représentées schématiquement et respectivement par les blocs en traits interrompus 1 et 1A et un circuit déterminateur de tension représenté schématiquement par le rectangle en traits interrompus 2. Etant donné que les circuits 1 et 1A sont identi-30 ques, l'étude ci-après concernera exclusivement le circuit représenté par le bloc en traits interrompus 1.•Ce circuit comprend une paire de transistors à longue persistance, formée par le transistor 3 et (comme décrit plus loin) par l'un des transistors 4, 4a, 4b ou 4_ç, qui sont montés en parallèle. Une résis-35 tance dénommée "de persistance" 5 est montée entre un conducteur omnibus négatif d'alimentation et les contacts d'émetteur > des transistors 4a, 4b, 4ç_, 4 et 3 de la paire de transistors à longue persistance. Des résistances de charge 6 et 7 sont respectivement connectées au collecteur du transistor 3 et à 40 la connexion commune des collecteurs des transistors 4a,. 4b, 4ç 69 03566 4 2002029 et 4 de la paire. Le contact de base du transistor 3 est connecté au contact d'émetteur du transistor 8 qui fait partie du circuit déterminateur de tension 2$' de sorte que la tension appliquée à la base du transistor 3 est établie de manière à dé-5 finir le niveau dé commutation de la paire à longue persistance. Les tensions apparaissant aux bornes des résistances 6 et 7 de la paire à longue persistance sont appliquées, par l'intermédiaire de transistors 9 et 10 montés en circuit à charge d'émetteur de manière à alimenter respectivement des bornes de sortie de 10 réunion-négation et de réunion. En conséquence, si la tension appliquée à l'une quelconque des bornes d'entrée À, B, 0 ou D, qui sont respectivement connectées aux contacts de base des transistors 4a, 4b, 4c et 4, dépasse la tension de référence appliquée au transistor 3j la tension de sortie de réunion s'élève 15 au niveau logique supérieur du fait que l'un des transistors 4œ, 4b, 4c et 4 peut être conducteur, et la tension de sortie de réunion-négation tombe au niveau logique inférieur étant donné que le transistor 3 est bloqué. Le fonctionnement de circuits de ce genre est bien connu 20 et il semble inutile de le décrire davantage pour faire comprendre l'invention. Ce montage connu présente, toutefois, certains inconvénients graves et l'un de ces inconvénients, auquel l'invention a pour but de remédier, réside dans le fait que la tension existant aux bornes de la jonction base-émetteur des tran-25 sistors 10 et 9 montés en circuit à charge d'émetteur est susceptible de varier avec la température à raison d'environ 2 millivolts par degré Celsius, de sorte que si l'on désire que le seuil de commutation logique reste au milieu de l'excursion logique, un coefficient analogue doit lui être appliqué. En raison 30 de cet inconvénient, des niveaux logiques différents doivent être prévus pour les différentes températures et, aux températures élevées, une saturation du transistor d'entrée peut se produire. Un autre inconvénient du montage représenté sur la fig. 1 réside dans le fait qu'avec le simple élément de persistance ré-35 sistif constitué par la résistance 5? des variations du courant "rémanent" avec la tension d'entrée et avec la température peuvent se produire. L'effet de ces variations est de faire varier le niveau logique supérieur à raison d'environ 2 millivolts par degré Celsius et de réduire le niveau logique inférieur. Ceci 40 rend également les circuits encore plus susceptibles de se saturer 69 03566 5 2002029 aux températures élevées. On va maintenant examiner la fig. 2, sur laquelle est représenté un exemple de montage suivant l'invention qui élimine pratiquement les inconvénients précités du montage connu. La paire 5 à longue persistance de ce circuit est définie par les transistors 12a, 12b, 12ç et 12 et par le transistor 11. La charge des transistors 12a, 12b, 12c et 12, qui sont montés en parallèle, est une résistance 13, et la charge du transistor 11 est une résistance 14. Le courant rémanent ou courant de persistance It 10 du circuit à charge d'émetteur est appliqué aux émetteurs des transistors 12, 12a, 12b, 12ç et 11, par l'intermédiaire du collecteur du transistor 15, dont l'émetteur est connecté à un conducteur omnibus négatif d'alimentation par l'intermédiaire de la résistance 16, et dont la base reçoit une tension constante pro-15 venant d'une chaîne de polarisation comprenant des diodes 17, 18, 19 et 20 et des résistances 21 et 22, toutes montées en série. Un transistor 23 reçoit sur sa base, à partir de la jonction des diodes 18 et 19j line tension constante. Un courant sensiblement constant traverse en conséquence le transistor 23, 20 entre son collecteur et son émetteur, de manière à appliquer à la base du transistor 11 une tension sensiblement constante établie entre le collecteur du transistor 23 et la résistance 24, dont l'extrémité opposée est connectée au conducteur omnibus d'alimentation à potentiel nul. 25 La partie de la description donnée ci-dessus montre déjà que le montage a été agencé de manière à obtenir un courant rémanent constant dans la paire à longue persistance, et une tension de référence constante sur la base du transistor 11, pour définir le seuil de commutation. 30 Pour éliminer l'inconvénient de la variation de la tension de la jonction base-émetteur des transistors 27 et.28 montés en circuit à charge d'émetteur, par l'intermédiaire desquels les niveaux logiques de sortie sont appliqués aux bornes 29 et 30, des transistors 31 et 32 sont prévus, et une tension constante 35 est appliquée à leurs connexions de base respectives par,l'intermédiaire de la jonction des résistances 25 et 26. Les émetteurs '' des transistors 31 et 32 sont connectés au conducteur omnibus négatif par l'intermédiaire de résistances 33 et 34 respectivement, tandis que leurs collecteurs sont connectés aux collec-40 teurs des transistors 12 et 11. 69 03566 6 2002029 On va maintenant considérer le fonctionnement du transistor 32 et la manière dont il compense des variations de tension sur la jonction base-émetteur du transistor 27. A condition que la tension de jonction base-émetteur du transistor 32 varie avec 5 la température de la mime manière que la tension de jonction base-émetteur du transistor 27, et à condition que la résistance d'émetteur 34 du transistor 32 soit égale à la résistance de collecteur 14 du transistor 11, toutes les variations avec la température de la tension base-émetteur du transistor 27 10 seront compensées. Si, par exemple, une tension constante de St8 volt est appliquée à la base du transistor 32, une tension de 0,8 volt ~ VBE (V-g-g étant la tension régnant entre la base et l'émetteur) apparaît sur son émetteur et, étant donné que les résistances 34 et 14 sont égales, une tension de 0,8 volt -V-g-g 15 apparaît également, par l'intermédiaire de la résistance 14, sur la base du transistor 27. On voit donc aisément que la tension sur la borne de sortie 29 est égale à 0,8 volt et, en fait, cette tension représente le niveau logique supérieur, le niveau logique inférieur é^ant égal à 0,8 volt plus le produit 20 du courant rémanent It par la valeur de la résistance 14. Si les transistors 22 et 27 sont formés par des techniques de circuit intégré, ils peuvent être sensiblement identiques, ce qui facilite la suppression des variations de la tension VBE a~ vec la température. 25 La fig. 3 est un schéma de câblage d'une variante du cir cuit suivant l'invention. Le fonctionnement de ce circuit ne sera pas décrit de façon très détaillée, étant donné qu'il apparaît clairement à la lecture de la description des fig. 1 et 2« On comprendra aisément que les caractéristiques les plus impor-30 tantes de l'invention j sont incluses. En particulier, le courant rémanent I de la paire de transistors à longue persistance formée par les transistors 34, 35, 35a, 35b et 35c, est maintenu constant par le transistor 36, dont la tension de base est définie par un réseau diviseur de tension comprenant des résis-35 tances 37 et 38 et des transistors 39 et 40, tous montés en série, les bornes de base et de collecteur des transistors étant interconnectées pour former des diodes. Les résistances 41, 42 et 43 forment un autre réseau diviseur de tension, qui détermine la tension de référence sur la base du transistor 34 de 40 la paire à longue persistance, et également la tension appliquée 69 03566 7 2002029 aux bases des transistors 44 et 45. Les transistors 44 et 45 présentent des caractéristiques électriques analogues à celles des transistors de sortie 46 et 47 montés en circuit à charge d'émetteur, et les résistances d'émetteur 48 et 49 des tran-^ sistors 44 et 45 ont la même valeur que les résistances de charge 50 et 51 de la paire à longue persistance. On comprendra donc aisément que la tension obtenue aux points 52 et 53 est le niveau logique supérieur présent sur l'une ou l'autre des bornes de sortie 54 et 55* 10 La fig. 4 représente un circuit logique mixte d'intersec tion et de réunion, dans lequel deux paires à longue persistance assurant chacune une fonction de réunion sont couplées avec un composant de charge commun pour assurer en outre une fonction d'intersection. 15 Le circuit comprend une première paire à longue persistance constituée par des transistors 56, 57 et 58 qui présentent sur leur base respective, des entrées de réunion U, Y et W, leurs collecteurs étant couplés à me résistance de charge commune 59» Ce jeu de transistors 56, 57 et 58 constitue l'une des moitiés 20 cLe la paire à longue persistance et l'autre moitié de celle-ci est formée par un transistor 60, dont la base reçoit une tension de référence "7-g-g et dont le collecteur est couplé avec une résistance de charge H. Les émetteurs des transistors 56, 57, 58 et 60 sont connectés à une source de courant constant 61. 25 Une seconde paire à longue persistance comprend des transis tors 62, 63 et 64 qui correspondent aux transistors 56, 57 et 58 et qui présentent des entrées de conditionnement de réunion 2, Y et Z respectivement. Une résistance de charge 65 est couplée avec les collecteurs des transistors 62, 63 et 64 et l'au» 30 tre moitié de la seconde paire à longue persistance est formée par un transistor 66 dont l'émetteur est connecté, avec ceux des transistors 62, 63 et 64, à une source de courant constant 67» La base du transistor 66 reçoit la tension de référence V-rvc, qui est également appliquée à la base du transistor 60, et J3i5 ' 35 le collecteur du transistor 66 est connecté au collecteur de ce transistor 60. '' On comprendra maintenant que le circuit fonctionne "à la manière d'un conditionneur ET/OU et que, si les bornes d'entrée U, Y ou W, et X, T ou Z sont rendues plus positives que V-g-g, les 40 transistors 60 et 66 se bloquent et la tension régnant sur leurs 69 03566 a 2002029 .collecteurs s'élève à un niveau logique supérieur. Etant donné que le courant nécessaire aux transistors 60 et 66 est appliqué par l'intermédiaire d'une résistance E, le niveau logique négatif qui s'établit lorsque les deux transistors 5 sont conducteurs risque, dans de nombreuses application d'être trop négatif. En conséquence, dans ce circuit, il est prévu un blocage dù'miveau logique inférieur avec compensation de température, comme décrit plus loin. Le niveau logique de sortie du circuit est appliqué à la 1D borne 68 par l'intermédiaire du transistor 69 monté en circuit à charge d'émetteur et à la base duquel le niveau logique établi aux bornes de la résistance E est appliqué. Une compensation de température (comme précédemment décrit à propos des fig. 2 et 3) est assurée par le transistor 70, dont le collecteur 15 est connecté à la base du transistor 69, une résistance E1 égale à la résistance E étant montée entre son émetteur et le conducteur omnibus négatif. La base du transistor 70 reçoit une tension de référence constante Yr. Il est maintenant évident que, dans le cas où le transistor 60' n'est pas conducteur, le ni-20 veau logique supérieur établi aux bornes de la résistance E peut être calculé comme suit:- Si Yr = 0,8 volt, la tension de l'émetteur du. transistor 70, aux bornes de la fésistance E1, est de 0,8 volt — Y _ (Yr,- ~R~F» Diili étant la tension base-émetteur du transistor 70). La tension 25 aux bornes de la résistance E est en conséquence également de ,0.?8 Vplt - Y-pp,, car on a E = Ei, et si la tension TBE du tran-• sistor 70 est égale à la tension Yg^, du transistor 69, le niveau logique supérieur apparaissant sur la borne de sortie 68 sera égal à 0,8 volt, et la tension Yg^, sera annulée. En conséquence, 30 le niveau logique supérieur est sensiblement indépendant de la température. Une compensation de température est ainsi obtenue comme décrit précédemment à propos des. fig. 2 et 3« Le niveau logique inférieur est bloqué, comme indiqué précédemment, et le circuit de blocage comprend un transistor 7.1 35 dont l'émetteur est connecté à la base du transistor 69. Le collecteur du transistor 71 est directement connecté au conducteur omnibus à potentiel nul et la base du transistor 71 est connectée à la jonction d'une résistance a et du collecteur d'un transistor 72. La base du transistor 72 reçoit la tension de 40 référence-stable Yr et l'émetteur du transistor 72 est connecté, - - COPV 69 03566 2002029 par 11 intermédiaire d'une résistance , au conducteur omnibus néèatif. Le.niveau logique négatif qui apparaît sur bornes de la résistance E et sur la borne de sortie 68 peut être obtenu com-5 me suit*-Si la tension Vr de la base du transistor 72 est de 0,8 volt, la tension de l'émetteur du transistor 72, vue à travers la résistance S est égale à 0,8 — V,,-. La tension me- -n n surée aux bornes de la résistance £ est en conséquence égale à 1,6 — 2Ygg (V-p-g étant la tension aux. bornes de la jonction base-10 émetteur du transistor ?«?). Si la tension du transistor 71 est égale à la tension YBÈ du transistor 72, la tension de l'émetteur du transistor 71* mesurée aux bornes de la résistance E (c'est-à-èire le niveau logique inférieur de E), est alors égale à 1,6 - VBE. 15 On voit donc aisément que, si le transistor 69 est étroi tement adapté aux transistors 71 et 72, la tension V^-g est annulée, et le niveau logique inférieur de sortie apparaissant sur la laorne 68 est égal à 1,6 volt. En conséquence, le niveau logique inférieur est bloqué par 20 un circuit à compensation de température, ce qui n'a évidemment aucun effet sur le niveau logique supérieur précédemment d.é—-terminé. Les spécialistes comprendront aisément que d'autres conditionneurs d'entrée et de sortie peuvent être adjoints à ce mon— 25 tage,sans qu'on s'écarte pour cela du domaine de l'invention. Les circuits qui- ont été décrits 'ci-avant en regard des fig. 2', '3 et 4- conviennent particulièrement bien pour la production de circuits intégrés, et ils constituent; en pratique uiie excellente approximation d'un circuit logique idéal, tous les 30 niveaux logiques, le seuil de commutation, i'inrmiinité contre le bruit, etc. étant essentiellement-" indépendants du milieu ambiant. Cette propriété est précieuse pour l'utilisateur, mais elle est également extrêmement avantageuse pour le fabricant, étant donné qu'elle facilite la solution de sfes problèmes de normalisation 35 et de contrôle et rend plus simple l'établissement des tolérances des circuits, en les rendant indépendantes de valeurs pré-> . cises de la tension base-émetteur des circuits à charge d'émetteur. 69 03566 io 20Ô2029 Des modifications peuvent être apportées aux modes de réalisation. décrits, dans le domaine des équivalences techniques, sans s'écarter de l'invention. t 69 03566 n 2002029 HETÏHICilIOIS 1.— Circuit logique à couplage par les émetteurs caractérisé en ce qu'il comprend un commutateur de courant qui, en réponse à la relation entre un signal de conditionnement et un signal 5 de référence, produit l'un ou l'autre de deux niveaux logiques sur la "borne de "base d'un transistor monté en circuit à charge d'émetteur, de manière à établir un niveau logique de sortie sur son contact d'émetteur, et un dispositif de compensation pour faire varier la tension de hase de ce transistor, en fonction de 10 la température, de manière à compenser des variations de tension similaires se produisant, en fonction des variations de température, sur sa jonction hase-émetteur, ce qui permet d'obtenir, sur l'émetteur considéré, un niveau logique de sortie sensiblement constant et indépendant des variations de température éven-15 tuelles. 2.— Circuit logique à couplage par les émetteurs suivant la revendication 1, caractérisé en ce que le commutateur de courant se présente sous la forme d'une paire de transistors à longue persistance, dont le courant de persistance est maintenu sensi- 20 blement coxurbant par un dispositif de stabilisation de courant connecté aux bornes d'émetteur des deux transistors de la paire, une tension de référence appliquée à la borne de base de l'un des transistor de la paire étant établie de manière à définir le seuil de commutation du commutateur. 25 5.- Circuit logique à couplage par les émetteurs suivant la revendication 2, caractérisé en ce que le dispositif de compensation comprend un transistor dénommé "transistor de compensatioiï ayant des caractéristiques électriques analogues à celles du transistor qui forme le circuit à charge d'émetteur, la base du 30 transistor de compensation étant connectée à une source de ten-r sion stable, le collecteur du transistor de compensation étant connecté à un composant de charge de la paire à longue persistance auquel la base du transistor monté en circuit à charge d'émetteur est également reliée, de manière à faire passer à travers 35 ce composant de charge un courant fonction de la température et dont la valeur est propre à compenser des variations de tension se produisant en fonction des variations de la température aux bornes de la jonction hase-émetteur du transistor qui forme le circuit à charge d'émetteur» 69 03566 12 2002029 4-.- Circuit logique à couplage par les émetteurs suivant la revendication 3, caractérisé en ce que le dispositif de stabilisation de courant, qui est monté de manière à établir un courant constant dans l'élément à persistance de la paire de 5 transistors à longue persistance, comprend un transistor dénommé "transistor de stabilisation1!, dont le collecteur est connecté aux émetteurs de la paire, dont 1'émetteur est connecté, par l'intermédiaire d'une résistance, à un conducteur omnibus d'alimentation, et dont la base reçoit une tension sensiblement cons-10 tante provenant du dispositif de stabilisation de tension. 5»- Circuit logique à couplage par les émetteurs suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend un circuit de blocage pour limiter au moins l'un des niveaux logiques à une valeur prédéterminée. 15 6.- Circuit logique à couplage par les émetteurs suivant la revendication 5, caractérisé en ce que le circuit de blocage comprend un dispositif de compensation de température tel que le niveau logique bloqué soit sensiblement constant lors de variations de la température. 20 7»- Circuit logique à couplage par les émetteurs suivant la revendication 6, caractérisé en ce que le circuit de blocage comprend un premier transistor dont l'émetteur est connecté à un composant de cliarge du commutateur de courant, dont la base est connectée à une jonction formée entre l'une des extrémités de 25 la première résistance et le collecteur du second transistor, dont la base reçoit une tension de référence et dont l'émetteur est connecté à l'une des extrémités d'une seconde résistance, le collecteur du premier transistor et l'autre extrémité de la première résistance étant connectés à un premier conducteur om-30 nibus d'alimentation, l'autre extrémité de la seconde résistance étant connectée à un autre conducteur omnibus d'alimentation de polarité opposée. 8.- Circuit logique à couplage par les émetteurs suivant l'une quelconque des revendications précédentes caractérisé en 35 ce qu'il est réalisé sous la forme d'un circuit intégré.