Le présent procédé pour la fabrication de dispositifs semi-conducteurs de petites dimensions se réfère particulièrement à la fabrication de transistors à effet de champ de type planaire. Le procédé décrit de façon spécifique la fabrication de transistors à ef-5 fet de champ ayant une porte du type barrière de Schottky. L'utilisation de très haute fréquence nécessite des éléments semiconducteurs de dimensions particulièrement petites. Dans un transistor à effet de champ à barrière de Schottky pour le travail à haute fréquence, il est de plus nécessaire que la largeur de l'électrode de porte dans le sens du courant soit 10 très petite. Le procédé de la présente invention fournit un tel transistor dont la largeur de porte est plus petite que celle que l'on a pu obtenir avec les procédés actuels. De plus, le procédé permet la fabrication d'un transistor qui est bien adapté pour utilisation dans les circuits intégrés puisque le transistor si 15 on l'utilise dans certaines configurations de circuit ne nécessite pas d'être isolé des dispositifs voisins du fait de la configuration particulière de son électrode. De plus, le procédé est adapté pour produire un transistor dont la résistance de porte est très petite, c'est-à-dire, la résistance de l'électrode de 20 porte dans la direction de sa plus grande longueur. De plus, le procédé ne nécessite qu'un petit nombre d'étapes et peut donc être effectué de façon facile et à bas prix. Bien que le procédé utilise les procédés de masques connus, il est conçu afin d'éviter les difficultés d'alignement précis de masques. 25 De plus le procédé est adapté pour produire un transistor suivant une dis position géométrique qui permet l'application de contacts électriques faciles sans nécessiter des zônes de contact spéciales. Finalement le procédé est adapté pour produire un transistor des types mentionnés dont l'électrode de porte est capable de supporter un très haut po-3° tentiel de rupture. Dans les procédés connus pour la fabrication de transistors à effet de champ à barrière de Schottky en technologie planaire, il est habituel, de produire, premièrement une couche conductrice sur un substrat intrinsèque ou à haute résistivité de, par exemple, silicium. On oxyde ensuite la surface de silicium, c'est-à-dire dans l'oxygène avec addition de vapeur. On grave alors des fenêtres dans la surface résultante de Si02 au moyen des techniques connues de photogravure pour les contacts de source et de drain respectivement. Ces derniers sont des contacts ohmiques et sont fabriqués par exemple par dé- p8t sous vapeur d'un matériau tel que l'or et l'antimoine. On allie les cou-40 ches métalliques avec le silicium à des températures élevées. Ensuite on BÂD ORlélMAl 69 20455 2 2012004 utilise un nouveau procédé de photogravure pour ouvrir une fenêtre pour le contact de porte entre les contacts déjà existants de source et de drain. Pour la production d'un contact à barrière de Schottky, on dépose de l'or mais on ne l'allie pas dans la surface de silicium. On rencontre des difficultés dans 5 ce procédé aussitôt que la largeur du contact de porte dans le sens du courant entre le drain et la source devient très petite, par exemple, inférieure à 3 Jim. La surface de SiO^ du transistor ayant déjà contenu des fenêtres gravées pour la source et le drain respectivement, elle n'est plus une surface homogène et par suite il n'est pas possible d'appliquer le photo-résistant d'une façon complètement uniforme; la couche contient plutôt des endroits d'épaisseur variée. La sensibilité à la lumière du photo-résistant cependant dépend de l'épaisseur de la couche et puisque la couche du fait de son épaisseur non uniforme a une sensibilité à la limière non uniforme, la définition de très fins dessins telle que par exemple, une électrode de porte de largeur 15 de 1 pm ou moins est difficile à obtenir. Ce qui suit est un procédé qui surmonte les difficultés ci-dessus mention nées par production des ouvertures nécessaires pour fabriquer les électrodes dans la couche isolante recouvrant le corps du semi-conducteur en une étape, c'est-à-dire par un seul masque photographique et seul un procédé de gravure. On produit de préférence trois contacts à barrière de Schottky pour la production de transistor à effet de champ au silicium du type à barrière de Schottky. Par dessus les électrodes de source et de drain respectivement sont transformées en contacts ohmlques alors que l'électrode de porte est recouverte avec un masque. Un dispositif semi-conducteur fait d'après le procédé auquel on se réfère ci-dessus, dans lequel une électrode de contrôle entoure une première électrode d'un autre type dans une boucle, est caractérisé ên ce que l'électrode de contrôle a avantageusement au moins deux points de contact. Les parties d'une deuxième électrode subdivisées peuvent essentiellement entourer l'électrode de contrôle ce qui fait que les zônes de contact de l'électrode de contrôle sont extérieures à la région d'influence capacitive de cette seconde électrode D'autres objets, caractéristiques et avantages de la présente invention, ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés à ce texte» et qui représentent un mode de réalisation préféré de celle-ci. La figure 1 est une vue de dessus d'une première réalisation d'un transis tor à effet de champ, La figure 2 est une vue en coupe d'une partie active de ce transistor à effet de champ, Les figures 3, 4 et 5 des masques qui sont utiles pour la fabrication du transistor de la figure 1, et 30 25 40 >V\ - BAD ORIGINAL 69 20455 3 2012004 La figure 6 est une autre réalisation d'un transistor à effet de champ. Première réalisation du procédé et Première réalisation du dispositif Le procédé commence avec le substrat de silicium 11, de type de conducti- 5 vité P à résistance élevée, {figure 2). Le substrat a de préférence une conduc tivité de 1000 Si on et est formé de silicium qui est dopé par exemple avec 13 3 1,5 x 10 atomes par cm . Habituellement l'épaisseur du substrat est de l'ordre de 0,2mm. On dépose épitaxialement sur le substrat une couche N 12 de bas- -17 3 se conductivité qui est dopée avec 10 atomes par cm , et qui à une conduc-10 tivité de 0,1 Q cm et une épaisseur d'environ 0,1 ym. On produit sur cette couche une couche continue 8 de Si02. On peut effectuer cela soit par pulvérisation cathodique ou préférablement par oxydation du silicium dans une atmosphère d'hydrogène et de vapeur à une température élevée, par exemple 1000 -1100°C. On recouvre la couche d'oxyde far un moyen connu avec un photo-résis-15 tant et au moyen d'un masque les parties 1, 2 et 3 nécessaires pour les électrodes de source, de porte et de drain, sont exposées simultanément. On développe alors le photo-résistant et les zônes exposées de la couche sont supprimées par utilisation d'un solvant approprié. Il ne reste seulement que les bandes 8 en forme de cadre et les bandes 9 de bordure tandis que la surface 20 entière restant de Si02 est décapée, par exemple, par l'acide fluorhydrique dilué, d'une façon connue. On doit observer que les fenêtres dans la surface d'oxyde pour les trois électrodes du transistor à effet de champ, c'est-à-dire pour la source, la por te et le drain, sont produites simultanément dans une et même opération de 25 photogravure. Pour cette opération unique, le photorésistant est appliqué sur la surface de SiO^ complètement uniforme, plene et régulière. Il en résulte me couche de photorésistant complètement uniforme et d'épaisseur régulière. Seule une telle couche est capable d'obtenir la résolution des.lignes très fines, les ponts 8 ont une largeur de l'ordre de 1 pm ou moins, nécessaire 30 dans ce cas. Le masque de ce procédé est décrit dans la figure 3. La ligne frontière 9 dans la figure 3 est utilisée pour délimiter le transistor des dispositifs voisins dans le même substrat. Une couche de chrome d'une épaisseur.de 50 R est d'abord déposée sur les surfaces de silicium exposées 1, 2 et 3, c'est-à-dire au moyen d'un procédé connu de dépôt par vaporisation. Sur 35 la couche de chrome, une seconde couche est appliquée foimée de nickel et a une épaisseur d'environ 150 A. A.son tour la couche de nickel est surmontée par une couche d'or 20 A. Lebut de la couche de chrome est de fournir un support régulier et un bon fixateur pour le nickel. De plus, elle évite le ris que de coagulation de l'or appliqué ensuite. Le nickel produit un contact à 40 barrière de Schottky sur la couche inférieure de silicium. Le but de l'or est **' bad or?c^'4l 69 20455 4 2012004 de compenser l'effet dit effet chasse-neige ou appelé dans la littérature Anglo-Saxonne "snow plow effect". L'effet mentionné sous le nom snow plow effect est un effet secondaire connu et indésirable de la fabrication de dispositifs semiconducteur. Il est 5 du à la différence d'affinité de la plupart des matériaux de dopa^ entre le silicium métallique et SiQ2- Dans le cas présent, dans lequel le canal est dopé avec de l'arsenic l'oxydation par laquelle les parties de silicium sont consommées par conversion en oxyde fait reculé en partie le matériau de dopage. Le résultat est une concentration élevée indésirable de matériau de dopa-10 ge juste au-dessous de la jonction oxyde-silicium. La conductivité du matériau de canal augmente en conséquence jusqu'à un montait indésirable. Comme l'or a la propriété de réduire la conductivité de silicium dopé, l'effet est essentiellement compensé. Naturellement, l'or ne devient actif que si il a diffusé dans le silicium. Il reste à décrire un traitement thermique approprié. 15 Jusqu'à maintenant, la surface ouverte du silicium a été recouverte par une fine couche de chrome, une couche de nickel quelque peu plus importante et une très fine couche d'or. Ces métaux ne couvrent cependant que les zones exposées de silicium car les ponts d'oxyie 8 sont aussi recouverts par le pho-torisistant durant le dépôt. Le photorésistant a été supprimé après le dépôt 20 par vaprisaticn ce qui fait que les couches de métal de recouvrement ont disparu. Toutes les surfaces libres du semi-conducteur c'est-à-dire les zones pour les électrodes de source, de porte et de drain ont maintenant des contacts à barrière de Schottky. Une nouvelle couche de photo résistant est maintenant appliquée sur la sur-25 face entière du transistor. Cette nouvelle couche est recouverte avec le masque décrit dans la figure 4 qui permet l'illumination d'une partie de la surface de la source et de la surface du drain. On peut observer que ce masque comme on le voit en comparaison de la figjre 4 et de la figure 3, est conçu dais ses dimensions de telle sorte que même avec des dimensions plus petites 30 des ponts 8, il n'existe pratiquement ajcun problème d'alignement puisque même un mauvais alignement important du masque de la figure 4 produira encore un recouvrement suffisent du dessin produit par le masque de la figure 3. En d'autres termes, il est suffisant que la fenêtre 15 du.masque de la figure 4 soit placée dans la zône de drain-3 de la figure 1 et que la zone 16 recouvre la 35 zone entière de l'électrode de porte désignée par le nunéro 2. Dans ces zones de la surface du transistor qui ont été laissées libres par le masque décrit dans la figure 4, des couches de 30A de chrome, 300 A d'or auxquelles on a qjouté 1% d'antimoine et une autre couche de 10 A de chrome sont ensuite déposées. On supprime le photograveur maintenant dans un solvant approprié. Le 40 transistor est sounis à un traitement thermique à 500°C pour permettre la'for- BAD ORIGINAL 69 20455 5 2012004 mation d'alliage dans les zônes de source et de drain. Les couches métalliques mentionnées ont pour but: La couche de chrome de 30 A fournit une bonne adhésion pour le dépôt ultérieur d'or. L'or lui-même sera allié dans les couches inférieures et servira 5 de support pour l'antimoine. La dernière couche de recouvrement de chrome très fine sert finalement de protection pour 1'or-antimoine sous jacent. Elle évite là possibilité de production de projection d'or qui'pourrait contaminer les autres parties du dispositif. "10 On a montré qu'avec cette stratification l'or aussi; bien que -l'antimoine actif sortait très facilement des surfaces respectives. Cette circonstance rend possible le recouvrement important du premier masque décrit dans la figure 3 et le second montré dans la figure 4. Bien que ce dernier masque recouvre une partie essentielle des zônes d'électrodes que l'on doit traiter, l'or et l'an-15 timoine déposés sur elle, s'étend sur la surface entière de ces électrodes durant le traitement thermique. Comme on l'a expérimenté en pratique, il n'est pas nécessaire de faire le masque de la façon indiquée dans la figure 4. En fait un masque qui recouvrirait essentiellement la surface entière des transistors et ne laisserait libre que seulement des petits trous dans dans zônes des 20 les électrodes de drain aussi bien que de source serait suffisant. Comme on l'a déjà indiqué ci-dessus, les métallisations des électrodes individuelles sont finalement renforcées gaiveniquement par des procédés connus et les connexions 5, 6 et 7 sont produites. Pour terminer, la surface entière du transistor peut être neutralisée, c'est-à-dire par dépôt par pulvérisation d'une 25 couche relativement épaisse de Si02 ou autre verre convenable. Cependant cela n'est p3S absolument nécessaire car aucune jonction sensible ni même des matériaux semiconducteurs ouverts ne sont exposés. Le transistor est maintenant prêt à l'utilisation. On doit encore observer que le transistor ci-dessus décrit, du fait de 3° la configuration d'électrode incluse, l'électrode extérieure dans plusieurs configurations de circuits pouvant être connectée à la terre, est bien adaptée pour utilisation dans des circuits intégrés. Deuxième réalisation du procédé : La procédure avec laquelle on commence est la même que celle décrite ci-35 dessus pour la première réalisation, c'est-à-dire les fenêtres .dans la couche d'oxyde pour la source, 1 a porte et le drain sont ouvertes simultanément. Sur ce on élimine les restes du photorésistant et une nouvelle couche de photo-résistant est appliquée. Ll'ensemble est exposé au moyen du masque décrit dans la figure 4. Dans les zônes illuminées le photo résistant est supprimé sélecti-40 vement. Un dépôt d'une première couche de chrome ayant une épaisseur d'environ BAD 69 20455 6 2012004 10 A et une seconde couche d'or comprenant 1% d'antimoine dont l'épaisseur est d'environ 300 A sont déposées. Ces couches sont déposées aussi bien dans les fenêtres où le photorésistant est supprimé que su r les parties restantes de l±iotorésistant. On dissous alors le photo résistant restant ce qui fait que la 5 couche métallique qui le recouvre disparaît aussi. La dissolution du photorésistant ouvre de nouveau la fenêtre pour l'électrode de porte. Le transistor est alors soumis à un traitement thermique à 500°C ce qui fait que les couches métalliques dans les zônes de source et de drain s'allient cfe telle sorte que les contacts dans ces endroits deviennent ohmiques. Comme on l'a décrit pour 10 le premier exemple, ici aussi l'or s'étendra sur la surface entière de ces é-lectrodes. Après alliage, une couche d'or pur de 300 A d'épaisseur est déposée. Le chrome, comme on l'a utilisé dans la première réalisation, n'est pas utilisésle ici, puisqu'il en résulterait que l'or colle sur les zônes recouvertes d'oxyde. 15 La couche d'or produit une électrode à contact de Schottky dens la fenêtre de porte ouverte. La nouvelle couche n'adhère pas très bien, sur les couches métalliques déjà existantes dans les zones de source et de drain ajssi bien que sur les ponts d'oxyde 8 on peut l'enlever par exemple par balayage avec du coton. Pour compenser "snow plow effect" on "peut diffuser de l'or dans le sili-20 cium de la zone de porte par traitement thermique comme on l'a déjà décrit c-i-dessus. Le transistor est maintenant terminé et les couches métalliques constituent les électrodes peuvent être renforcées galvaniquement par un procédé connu et les contacts nécessaires appliqués. On peut neutraliser la surface 25 du transistor par exemple, par application d'une couverture de verre. Troisième réalisation du procédé : Encore ici, le procédé corrmence de la même façon que décrite pour la première réalisation. Les fenêtres pour les électrodes de source, de porte et de drain, sont gravées simultanément en une seule étape dans le SiO^ qui recou-30 vre le canal eyent pour support le substrat de silicium. Par un pjrocédé d'oxydation courte, une fine couche d'environ 100 A de SiO^ est maintenant produite dais les fenêtres qui viennent d'être ouvertes. Sur ce un masque comme décrit dans la figure 5 est appliqué qui recouvre la surface de l'électrode de porte et les ponts de SiO^ des alentours. Par un 35 procédé de photogravure la nouvelle couche mince de SiO^ est suoprimée sur à la fois les électrodes de source et de drain. La dernière opération de masque mentionnée nécessite une étape d'alignement. Ceci cependant, n'est pas particulièrement difficile, puisque la largeur des ponts d'oxyde 8 de par exemple 1um peut être prise comme tolérance. 40 Dans une étape ultérieure, on effectue une diffusion dans les fenêtres BAD ORiGîNAL 69 20455 7 2012004 ouvertes 1 et 3 pour la source et le drain par quoi le phosphore en concentra--19 3 tion de 10 atomes/cm est diffusé à une température de 10D0°C. Finalement sans autrement masquer la surface, on grave le transistor dans de l'acide fluorhydrique dillué durant un temps juste nécessaire pour suppri-5 mer la couche fine de SiO^ qui recouvre encore l'électrode de porte 2. La couche relativement épaisse sur les ponts 8 isolants sera seulement légèrement attaquée dans cette étape. On dépose maintenant de l'or comme on l'a décrit cL-dessus. Ce métal produira un contact à barrière de Schottky sur le silicium de type de conductivité N peu résistant de l'électrode de porte et un contact 10 ohmique sur le silicium de type N+ des électrodes de source et de drain. Finalement les métallisations des électrodes du transistor comme on le sait déjà sont renforcées gai vaniquement et on applique des contacts. La surface entière peu encore être neutralisée pa1 recouvrement de verre ou autre couche protectrice. 15 Parmi les trois réalisations décrites dans ce qui précède, la dernière est la plus critique en considération de l'alignement de masque. D'un côté la tolérance qui est donnée par lalargsur des ponts est petite comparée au domaine de tolérance important des réalisations 1 et 2. D'un autre côté la diffusion dais le matériau semiconducteur ne s'étend pas latéralement et de façcn 20 sous-jacente au masque comme c'était le cas avec les procédés d' dliage utilisés dans les deux premières réalisations. Par conséquent, on doit prendre des soins de telle sorte que le masque recouvre aussi peu que possible les zônes actives d'électrode. Seconde réalisation du dispositif 25 Les réalisations du procédé décrit ci-dessus se fondaient sur une premiè re réalisation de dispositif du transistor dont la configuration géométrique est montrée dans la figure 1 et est conditionnée par la forme géométrique du mœque décrit dans la figure 3, 4 et 5 respectivement. Cette conf igjration d'un transistor à effet de champ peut présenter des inconvénients sous certai-30 nés conditions. En particulier pour l'utilisation de traisistor dans des circuits très rapides la capacité relativement importante vers l'électrode de source dûe aux larges zônes aux deux extrémités de l'électrode de porte sont un inconvénient. On va par conséquent décrire une autre configuration dans ce qui suit qui évitera les difficultés que l'on vient de mentionner. 35 Dans la configuration représentée à la figure 6, l'électrode de source est divisée en deux moitiés 17. L'électrode porte 18 est disposée sous forme de boucle comme c'était le cas dans la première réalisation et entoure complètement l'électrode de drain 19. Encore une fois, l'électrode de porte est particulièrement étroite et longue. Ces contacts sont tirés hors de la régions 40 de l'électrode de source et les zônes 20 nécessaire à l'application des lignes 1 BAD ORIGINAL 69 20455 8 2012004 de contact sont disposés à quelque distance de la métallisation de la source. Les zônes de contact sont maintenus aussi petites que possible, c'est-à-dire juste assez larges pour connecter un fil. La ligne 21 conduisant à la partie active de l'électrode de porte est renforcée pour éviter la possibilité d'une 5 maivaise influence d'une résistance élevée de cette ligie. On doit remarquer particulièrement dans cette réalisation que l'électrode de source entoure essentiellement complètement la boucle constituée par 1 a porte. Dans toutes les parties où la porte est opposée au drain, ou à une partie de celui là, une partie de l'électrode source est présente à l'extérieur de 10 la porte. Cela entraîne de façon aussi omplète que possible le blocage du courait dans le chemin source-porte-drain si la porte est polarisée convenablement. Comme on l'a déjà mentionné de bonnes caractéristiques du transistor parmi d'autres sont obtenues par le fait que l'électrode de porte dais sa prolon-15 gation entre la source et le drain est aussi étroite que possible. Un conduc- teir de dimension si étroite, la largeur peut être pratiquement de 1 ym ou moins, 8st très sensible, et même le petite dérangements dans le procédé peuvent causer son interruption. Le dessin sous forme de boucle permet de tolérer une interruption de l'électrode de porte, car il est improbable que les deux par-20 ties de la porte en forme de boucle soient interrompues simultanément. De plus, la résistance longitudinale de la porte c'est-à-dire la résistance dans le prolongement le plus important de la porte peut être réduit considérablement si 1» alimentation conduisant à la porte est connectée simultanément en deux points. 25 II est évident que les deux moitiés 17 de la source doivent être inter connectées, c'est-à-dire, la ligne conduisant à la source doit être reliée aïK deux moitiés simultanément. Les points de connexion sur la source et le drain non représentés dans la figure 6, sont positionnés similairement aux points de connexion 5 et 7 dais la figure 1. De plus, il est évident que les électro-30 des de source et de drain suivant les liaisions externes du transistor peuvent être interchangées. Les deux électrodes sont en contact ohmiques avec le semiconducteur du transistor et par conséquent, la source peut être utilisée comme drain et le drain comme source. Finalement, la manière dont les masques décrits dans les figures 3, 4 et 5 doivent être dessinés pour la fabrication de la 35 deuxième réalisation du transistor décrite ainsi qu'on vient de le faire est évidente. Bien que l'on aLt décrit dans ce qui précède et représenté sur les dessins, les caractéristiques principales de l'invention, appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans 40 pour autant sortir du cadre de ladite invention. BAD ORIGINAL 69 20455 9 2012004 REVENDICATIONS 1.- Procédé pour fabriquer un dispositif semiconducteur en particulier un transistor à effet de champ avec contact à jonction ou à barrière de Schottky du type planaire, caractérisé en ce que toutes les ouvertures nécessaires pour 5 la production des électrodes dans la couche isolante couvrant le corps semiconducteur sont produites simultanément. 2.- Procédé de fiirication de dispositif semiconducteur suivant la revendication 1 caractérisé en ce qus dans les étapes suivantes des électrodes d'un premier genre sont produites dans les ouvertures et que par la suite par un 10 traitement sélectif au moins l'une des électrodes est transformée en une électrode d'un second genre. 3.- Procédé de fabrication d'un dispositif semiconducteur suivant la revendication 2 caractérisé en ce que pour la fabrication d'in transistor à effet de champ au silicium avec contact à barrière de Schottky, trois contacts à bar-15 rière de Schottky sont tout d'abord produits et que par la suite en vue de là conversion des électrodes de source et de drain en contacts ohmiques, l'électrode de porte est masqiée. 4.- Procédé de f ebrication de dispositif semiconducteur suivant la revendication 3, caractérisé en ce que dans toutes les ouvertures, il est déposées 20 tout d' iiord une couche de chrome, ensuite une couche de nickel enfin sélectivement dais les ouvertures pour la source et le drain, une seconde couche de chrome, une couche d'or et d'antimoine et une troisième couche de chrome et caractérisé en plus en ce que par la suite, le transistor est soumis à un traitement thermique qui permet la diffusion de 1'or-antimoine à travers les cou-25 ches sous-jacentes et son alliage avec le silicium. 5.- Procédé de fArication suivant la revendication 4, caractérisé en ce que sur le substrat de silicium du type P à faible conductivité qui supporte une couche du type TJ à haute conductivité les couches suivantes sont déposées dens l'ouverture de la couche de dioxyde de silicium par évaporation. 30 - a] chrome 20 à 100 A - b) nichel 70 à 300 A et que par la suite sélectivement dais les ouvertures pour la source et le drain sont déposés - c) chrome 10 à 60 A 35 - d) or avec addition de 0,5 à 4% d'antimoine 100 à 600 A bad original 20455 10 20120C4 - e) chrome 5 è 20 A par et que/la suite le transistor est soumis à un traitement thermique à une température entre 350 à 550°C. 6.- Procédé de fabrication de dispositif semiconducteur suivant la revendice-5 tion 4, caractérisé en ce que en addition, une fine couche d'or est déposée sur la couche de nickel. 7.- Procédé de fabrication de dispositif semiconducteur suivant la revendâca-tion 4, caractérisé en ce que en addition, une fine couche d'or est déposée sur la première couche de chrome. 10 8.- Procédé de fabrication suivant la revendication 1 caractérisé en ce que pour la fabrication d'un transistor à effet de champ au silicium l'ouverture pour l'électrode de porte est masquée et que dens l'ouverture pour les électrodes de source et de drain respectivement, sont déposées des couches de chro me et d'or-antimoine et que ces couches sont alliées dans le silicium par trai 15 tement thermique et caractérisé en outre en ce que par la suite, une couche d'or est déposée dans l'ouverture de porte. 9.- Procédé de fabrication suivant la revendication 8, caractérisé en ce que dens l'ouverture pour les électrode de source et de drain respectivement, les couches suivantes sont déposées sélectivement par éveporatim. en ce que p ar traitement thermique à une température de 400 à 600°C les couches déposées sont alliées dans le silicium et q ue par la suite dans toutes les ouvertures, une couche de -c) or de 100 à 600 A est déposée 10.- Procédé de fabrication de dispositif semiconducteur suivant la revendi-25 cation 1 caractérisé en ce que par diffusion sélective de matière de dotation le matériau semiconducteur est altéré dans certaines ouvertures de telle façon que, sur déposition d'au moins une couche de métal dans les ouvertures, des électrodes d'un premier type sont produites dans les ouvertures sélectionnées et des électrodes d'un second type sont produites dans les autres ouvertures. 11.- Procédé de febrication suivant la revendication 10 pour des transistors 30 à effet de chanp à barrière de Schottky dans un substrat de silicium revêtu de bioxyde de silicium caractérisé en ce dans les ouvertures de la couche 20 -aï chrome 5 à 20 A -b) or avec addition de 0,5 à 4% d'antimoine 100 à 600 A et caractérisé BAD ORIGINAL 69 20455 n 2012004 d'oxyde une nouvelle couche d'oxyde d'épaisseur comparativement plus petite est fabriquée et - en ce que au moyen d'un masque la couche nouvelle créée est enlevée de nouveau dans les ouvertures pour les électrodes de source et de drain en vu 5 de la diffusion de matière de dotation et - en ce que une épaisseur suffisante d'oxyde est enlevée jusqu'à ce que la surface de l'électrode de porte soit de nouveau exposée et que les électrodes sont produites par déposition de métal dans les ouvertures. 12.- Procédé de fabrication suivant la revendication 11 par lequel sur un subs-10 trat de silicium à faible conductivité une couche de silicium de type N bien conductrice est disposée caractérisé en ce que dans les ouvertures pour la source et le drain respectivement, une diffusion sélective de phosphore est -19 -20 3 faite qui produit une concentration de 10 à 10 atomes par cm et en ce que par la suite uie couche d'or de 100 à 600 A d'épaisseur est déposée dans 15 toutes les ouvertures. 13.- Procédé de fabrication suivant les revendications 9 ou 12 caractérisé en ce que par la suite un traitement thermique est réalisé qui permet une diffusion de l'or dans le silicium. 14.- Dispositif semiconducteur produit suivant le procédé de fabrication de 20 la revendicd:ion 1, dans lequel une électrode de commande entoure, en forme de boucle,, une première électrode d'un genre différent, caractérisé en ce que l'électrode de commande a au moins deux points de connexion, que la seconde électrode d'un genre différent est subdivisée et que ses parties entourent essentiellement l'électrode de commande et de plus en ce que les points de 25 contact de l'électrode de commande sont dispesées en dehors du. rayon d'influence capacitif de la seconde électrode. ■ BAD ORl*iKVM-