L'invention concerne des procédés pour la fabrication de composants semi-conducteurs et, plus précisément, un procédé pour la fabrication de plusieurs composants semi-conducteurs compatibles dans un unique substrat de semi-conducteur. Elle vise également les composants semi-conducteurs obtenus à l'aide de ce procédé. Avec l'avènement des circuits intégrés, il est devenu souhaitable de disposer de moyens pour fabriquer des composants semi-conducteurs de conductivités opposées, par exemple des transistors PNP et NPN, dans une même plaquette en un matériau semiconducteur. Etant donné que ces composants ont des conductivités opposées et qu'ils sont formés dans un substrat commun, qui ne présente qu'un type de conductivité, ils doivent être isolés électriquement les uns des autres à l'intérieur de la plaquette de silicium.Quelques procédés pour l'isolement mutuel de ces é- léments ont été décrits dans l'état actuel de la technique et font intervenir la formation, à l'intérieur de la plaquette,d'i- lots de substance semi-conductrice, ayant tous le même type de conductivité, puis l'isolement de chaque ilot présentant l'un des types de conductivité par rapport à ceux qui appartiennent au type de conductivité opposé, au moyen d'une couche de bioxyde de silicium. Dans la grande majorité de ces techniques connues, les ilots étaient ordinairement formés de silicium de type de conductivité N. Ces ilots de silicium de type N constituaient les éléments de base pour les composants voulus et étaient formés par l'application de techniques de diffusion épitaxique selon la méthode planar, bien connue de l'homme de l'art.S'agissant de composants actifs, les ilots de silicium de type N peuvent former les électrodes de collecteur pour des transistors NPN ou peuvent constituer la couche de type N pour une diode PN. Dans le cas de composants passifs, les ilots de type N peuvent former une résistance à semi-conducteur ou constituer l'une des plaques d'un condensateur à diffusion ou à film mince. Lorsqu'il y a lieu de construire un circuit intégré qui comprend, non seulement des composants nécessitant une couche de fondation de type N, mais aussi des composants exigeant une couche de fondation de type P, comme dans le cas d'un transistor PNP, on procédait jusqu'ici en diffusant du silicium de type P dans un ilot de silicium de type N préalablement formé, de manière à surcompenser la conductivité N dans le sens d'une conduc tivité P. Lorsque les pilots de substance de type N sont formés de sorte que cette substance présente un degré élevé de conductivité de type N, le traitement de surcompensation de ces pilots pour former une couche de type P n'était pas suffisant pour ltob- tention d'une substance de type P de qualité également élevée. Dans vautres cas, lorsqu'un îlot de type N est modifié par le traitement de surcompensation, de sorte qu'i-l donne lieu à une fondation de type P de haute qualité, c'est nécessairement au détriment des caractéristiques des fondations de type N. Par conséquent, il serait évidemment souhaitable de disposer d'un procédé compatible pour former aussi bien des composants de type N que de type P dans un unique substrat, les caractéristiques des substances des deux types de conductivité étant également bonnes. L'invention a donc pour but de fournir la possibilité de préparer plusieurs composants semi-conducteurs compatibles présentant des types de conductivité opposés, isolés les uns des autres dans un unique substrat. Un autre but de l'invention est de fournir la possibilité de réaliser plusieurs transistors au silicium NPN et PNP compatibles dans une même pastille de silicium. En bref, ces buts sont atteints avec un procédé qui comprend un traitement d'isolation par oxyde, par une technique de masquage au bioxyde de silicium et de dépôt épitaxique, par la- quelle une substance semi-conductrice appropriée, du type de conductivité voulu, est déposée par épitaxie dans des zones d'une plaquette de semi-conducteur qui sont isolées les unes des autres par une couche d'oxyde. Bien que l'invention soit nettement caractérisée et revendiquée dans les revendications ci-annexées, on pourra se faire une idée complète de son mode de réalisation dans quelques formes d'exécution particulières, en considérant la description suivante, en référence aux dessins annexés. Les fig. 1A à 1N représentent graphiquement les phases successives du procédé de l'invention selon un mode de réalisation particulier. La fig. 2 représente un circuit intégré à semi-conducteur ainsi obtenu, comprenant des transistors NPN et PNP compatibles, formés d'après le procédé de l'invention. Les fig. 3A à 3J représentent graphiquement les phases successives du procédé de l'invention, selon un autre mode. de réa lisation particulier de celle-ci. Les fig. 4A à40,end nillustrent graphiquement les phases successives du procédé de l'invention, selon un autre mode de réalisation particulier. Sur la fig. 1A (phase A), il est reproduit,dans l'angle supérieur gauche, une vue en coupe à échelle agrandie, d'une pastille de semi-conducteur 1 en silicium monocristallin de type de conductivité N. Dans le mode de réalisation ci-après décrit, il sera question de la formation d'un transistor NPN et d'un transistor PNP dans une plaquette de type N, bien que l'invention ne se limite évidemment pas à la préparation de ces composants particuliers ou à une plaquette de silicium de type N. La grande majorité des composants semi-conducteurs font usage de régions fortement dopées de conductivité N ou P, qu'il est commode de représenter respectivement par N+ et P+, afin d'obtenir des performances optimales.C'est ainsi que la phase B du procédé de l'invention (fig. 1B) consiste à déposer une couche N+ mince 2 sur la couche 1 de type N, laquelle peut avoir par exemple 0,127 mm d'épaisseur environ et une résistance propre de 1 ohm- cm. La couche N+ peut être déposée par une technique de diffusion de phosphore, de façon connue en soi. A la phase C (fig. 1C) une couche mince isolante 3 de recouvrement, en une substance passivante telle que le bioxyde de silicium, est formée sur la couche 2 par une quelconque technique appropriée d'oxydation, par exemple par oxydation thermique, de façon connue en soi. A la phase D (fig. 1D), la couche 3 de bioxyde de silicium a été masquée et gravée, de manière à former une première série d'évidements ou rainures 4 et 5. Vus en plan, les évidements gravés à cette phase peuvent se présenter sous la forme de contre-hachures ou d'une grille qui recouvre toute la plaquette, ce qui permet de fabriquer simultanément un certain nombre de composants. La technique appliquée pour éliminer le bioxyde de silicium dans la région des évidements 4 et 5 peut comprendre un traitement de masquage et gravure photographiques, de façon connue en soi. A la phase E (fig.lE), il est visible que les évidements 4 et 5 ont fait l'objet d'une nouvelle gravure, de sorte qu'ils pénètrent maintenant à une profondeur notable dans les couches 2 et 1. Toute technique classique de gravure du silicium peut être appliquée pour cette opération. I1 est également visible que la couche 3 d'oxyde sert de masque pour protéger contre l'attaque, au cours de phase E, les parties des couches de silicium 1 et 2 qui ne se trouvent pas dans la région des rainures 4 et 5. La phase suivante F (fig. 1F) du procédé consiste à réoxyder la surface entière de la plaquette, de sorte que les rainures 4 et 5 soient revêtues de la couche 3 de bioxyde de silicium. A la phase G (fig. 1G), le composant est représenté après qu'une autre opération de masquage et de gravure a été exécutée pour former sélectivement un second groupe d'évidements ou cavités 6 par l'élimination d'une partie de la couche 3 de bioxyde de silicium à proximité du centre de la plaquette. La phase H (fig. 1H) correspond à l'état du composant après qu'un nouveau traitement de gravure a été exécuté, de sorte que la cavité 6 pénètre maintenant dans les couches 2 et 1 jusqu'à une profondeur notable. Conformément à l'invention, la première opération de dépôt épitaxique du procédé est alors exécutée, comme le montre la phase I (fig. 11), une substance 7 à base de silicium de type P étant déposée dans la cavité 6. Le dépôt épitaxique de silicium consiste en une croissance sélective de silicium sur une zone de silicium non oxydée, en procédant par exemple par un traitement de transport à la Vapeur d'iode qui, bien que récemment mis au point, est déjà devenu un procédé bien connu et très largement adopté dans la technique. Une autre phase facultative du procédé, mais qui doit être fortement recommandée pour former des -composants de haute qualité, consiste à diffuser une couche 8 de substance de type P+ dans la substance 7 de type P, à la phase J (fig. 1J). L'un des procédés connus pour diffuser la substance 8 de type P+ dans une substance 7 de silicium de-type P consiste à appliquer un traitement de'diffusion de bore, traitement qui est lui aussi bien connu dans la technique. Après que la substance 8 de type P+ a été diffusée dans la substance 7 de type P dans la cavité 6, la plaquette est réoxydée dans sa totalité une nouvelle fois, de sorte que la couche 8 de type P+ soit recouverte par la couche 3 de bioxyde de silicium. Cette opération est illustrée par la phase K (fig. 1K).Afin de former un support pour le composant lui conférant la résistance mécanique qui permet sa manipulation, une couche 9 de silicium polycristallin est déposée sur la couche 3 de bioxyde de silicium pour former un élément par-lequel le composant peut être saisi. Cette opération est illustrée par la phase L (fig. îL > . La phase suivante M (fig. 1M) du procédé consiste à éliminer la partie de la couche ou substrat 1 primitif de silicium jusqu'au revetement 3 de bioxyde de silicium qui recouvre le fond des rainures 4 et 5. Pour simplifier le dessin, l'ensemble a été représenté après avoir été retourné de 180 dans la phase M, le fond des rainures 4 et 5 se trouvant au haut de la figure. L'élimination de cette couche de silicium 1 peut s'effectuer par un procédé mécanique ou chimique quelconque, par exemple par gravure ou par abrasion. A la phase M (fig. 1M), la partie extrême de la couche 9 de silicium polycristallin, laquelle peut être rainurée comme on l'a indiqué à la phase L (fig. 1L) par suite du défaut de planéité du revêtement d'oxyde, a été éliminée par abrasion. A la phase N (fig. 1N), l'ensemble du composant est réoxydé avec une couche 10 de bioxyde de silicium, puis il est masqué et gravé selon le mode décrit précédemment à la phase D (fig. 1D), afin de dénuder une partie 11 de l'ilot 7 de silicium de type P, en préparation d'un traitement ultérieur de diffusion pour la formation d'une base. Il est bien entendu que d'autres zones peuvent être mises à nu à volonté, pour former des composants additionnels. La substance 7 de type P a été formée dans le dispositif par dépôt épitaxique de silicium et il est donc possible de la régler à des tolérances électriques rigoureuses, contrairement au procédé antérieurement connu de surcompensation d'une substance de type N par diffusion de type P.Le composant, tel qu'il est représenté à la phase N, peut maintenant être transformé. facilement en un circuit intégré comprenant des composants semi-conducteurs compatibles. On peut y parvenir par un procédé classique du type planar, faisant intervenir des techniques de masquage par oxyde et de diffusion. A des fins d'illustration, le composant tel qu'il se présente à la phase N a été représenté à échelle agrandie sur la fig. 2 , à la suite de l'exécution des différentes phases décrites : le composant constitue maintenant un circuit intégré dans lequel sont formés un transistor PNP 13 et un transistor NPN 14. Le transistor PNP 13 comprend la substance 7 de type P et la substance 8 de type P+ qui constituent sa région de collecteur, tandis que ses régions de base 15 et d'émetteur 16 sont formées par des techniques de masquage par oxyde et de diffusion dans la substance 7 de type P,telle qu'elle se présente à la phase N. De même, le transistor NPN comprend, à titre de région de collecteur, le silicium de type N primitif 1 et la région 2 de type N+, ses régions de base 17 et d'émetteur 18 étant formées par des tech- niques de masquage par oxyde et de diffusion dans la substance 1 de type N, telle qu'elle se présente àlaphase N.Il est manifeste que d'autres composants peuvent être formés dans les substances 7 et 1, par exemple des diodes PN ou NP, ainsi que des éléments passifs tels que résistances et condensateurs. Grâce au procédé de l'invention, de tels composants peuvent être formés avec un degré élevé de précision, de sorte qu'ils peuvent être parfaitement compatibles entre eux. Les fig. 3A à 3J correspondent à une autre forme possible du procédé de l'invention, un élément de silicium monocristallin 20 de type P est représenté à la phase A (fig.3A). A la phase B (fig 3B), la plaquette 20 de silicium de type P est garnie d'une couche 21 de bioxyde de silicium qui a été masquée sélectivement et photogravée pour former une paire d'évidements 22 et 23. A la phase C (fig. 3C), il a été déposé par épitaxie, sur la surface des évidements 22 et 23, des ilots 24 et 25 de silicium de type N, qui serviront éventuellement de régions de collecteur pour des composants semi-conducteurs de type N. Dans une forme d'exécution particulière, les îlots de silicium de type N sont déposés par épitaxie à une épaisseur de 0,025 mm environ et ont une résistance propre de 1 ohm-cm environ.A une phase facultative D (fig. 3D), une substance de type N+, ordinairement du phosphore, est diffusée dans les îlots 24 et 25 de type N, de sorte que les couches supérieures 26 et 27 de ces îlots aient une caractéristique N+. A la phase E (fig. 3E), l'ensemble du composant est réoxydé, de sorte que la couche 21 de bioxyde de silicium recouvre complètement la plaquette 20 de silicium et les îlots 24 et 25. A la phase F (fig. 3F), la couche 21 de bioxyde de silicium a été masquée et photogravée de manière à dénuder la partie centrale 28 de la plaquette 20 de silicium de type P. A la phase G (fig. 3G) du silicium de type P est déposé par épitaxie sur cette zone, pour former un îlot 29 qui constituera éventuellement la région de collecteur pour un composant semi-conducteur PNP.Etant donné qu'un procédé de dépôt épitaxique est appliqué pour former l'îlot de silicium de type P, il est possible d'observer des tolérances très strictes en ce qui concerne les caractéristiques électriques. Dans l'exemple considéré, une résistance propre de 1 ohm-cm peut être maintenue pour assurer la compatibilité avec les éléments NPN formés aux extrémités du composant au silicium.A la phase H (fig. 3H), l'îlot 29 de silicium de type P est représenté après qu'il a été revêtu d'une couche 30 de type P+, ce qui peut être effectué par une opération de diffusion au bore, comme mentionné précédemment. A la phase H également, l'ensemble du dispositif est représenté à l'état réoxydé avec la couche 21 de bioxyde de silicium, de sorte que l'îlot 29 de type P est recouvert. A la phase I (fig.3I), une couche polycristalline 31 est déposée sur la couche 21 de bioxyde de silicium, afin de donner au dispositif la résistance mécanique qui permettra sa manipulation. Etant donné que la couche 21 de bioxyde de silicium constitue une surface irréguliére, la face supérieure de la couche polycristalline 31 est elle aussi irrégulière. A 1 phase J (fig. 3J), le composant de la phase I a été retourné sens dessus-dessous dans son ensemble, et la totalité de la plaquette primitive 20 de silicium de type P a été éliminée par des techniques mécaniques ou chimiques. Grâce à la présence de la couche polycristalline 31, l'élimination de la plaquette 20 ne porte pas atteinte à la résistance mécanique du composant. D'autre part, à la phase J, la surface irrégulière de la couche polycristalline 31 a été rectifiée par abrasion. Tel qu'il est représenté à la phase J, le composant comprend maintenant des îlots de silicium des deux types P et N qui sont isolés mutuellement par l'oxyde, ce qui permet d'y former des composants semi-conducteurs compatibles.Le composant correspondant à la phase J est maintenant susceptible d'être transformé en un circuit intégré à semi-conducteur, identique ou semblable à celui de la fig. 2 il y a toutefois lieu de noter que d'autres composants semi-conducteurs peuvent également y être formés. De même que le traitement illustré par les fig. lA à IN, celui des fig. 3A à 3J permet le dépôt épitaxique d'un matériau semi-conducteur, aussi bien de type P que de type N, dans une unique plaquette, ce qui permet d'associer des composants compatibles, de types opposés de conductivité. Dans l'un et l'autre des deux procédés, ce type de structure a été réalisé par la combinaison d'une technique de masquage et d'isolement à l'oxyde et d'une technique de dépôt épitaxique. Les fig. 4A à 4 0 illustrent encore un autre mode de réalisation possible de l'invention. Dans ce cas, la phase A (fig. 4A) correspond à la préparation d'une plaquette 40 de silicium monocristàllin de type N+ et, à la phase B (fig. 4B), une couche d'une substance 41 de type N de conductivité a été déposée par épitaxie sur la plaquette 40. La couche 41 de type N peut être réglée de sorte que sa résistance propre soit égale à 1 ohm-cm et que son épaisseur soit égale à 0,025 mm. A la phase C (fig. 4C), la couche 41 de type N a été oxydée, de sorte qu'une couche 42 de bioxyde de silicium recouvre entièrement la couche 41. A la phase D (fig. 4D), un support de manipulation 43 polycristallin est déposé sur la couche 42 de bioxyde de silicium pour conférer au dispositif une résistance mécanique permettant sa manipulation. A la phase E (fig. 4E) la majorité de la substance de type N+ de la plaquette primitive 40 a été éliminée par gravure, ne laissant qu'une couche mince 40 de cette substance. La phase suivante F (fig. 4F) du procédé de la fig. 4 consiste à oxyder la couche inférieure 40 de type N+ pour former une couche 44 de bioxyde de silicium. Cette opération est suivie par un traitement de masquage et de photogravure (fig. 4G), afin de mettre sélectivement à nu des parties de la couche 40 dans des zones choisies 45 et 46 de la couche 44 de bioxyde de silicium. A la phase H (fig. 4H), les zones 45 et 46 mises à nu ont été gravées pour former des rainures 47 et 48 dans les deux couches 40 et 41, jusqu'à la face inférieure de la couche 42 de bioxyde de silicium. A la phase I (fig. 41), la face inférieure du composant a été réoxydée, de sorte que les rainures 47 et 48 sont garnies du revêtement 44 de bioxyde de silicium. Un autre support polycristallin 49 de manipulation est déposé sur la couche 44 à la phase J (fig. 4J) et le premier support polycristallin 43 est éliminé à la phase K (fig. 4K). Le rôle des supports polycristallins est simplement de donner une certaine résistance au dispositif et de permettre sa manipulation lors de son introduction et de son extraction des différents fours et appareils nécessaires pour l'exécution des traitements de l'invention.Ainsi, si la couche polycristalline 43 a, par exemple, été utilisée pour manipuler le dispositif lors des phases D à H, il est maintenant nécessaire, pour faciliter la manipulation, de déposer sur la face opposée du dispositif un autre support polycristallin 49, de sorte qu'il soit possible de traiter la surface supérieure du composant. Après que le support polycristallin 43 a été éliminé selon ce qui est illustré à la phase K, la couche 42 de bioxyde de silicium est à nu. La phase L (fig. 4L) correspond à l'état du dispositif après que la couche 42 de bioxyde de silicium a été masquée et gravée sélectivement dans ses parties centrale et d'extrême droite, des cavités 50 et 51, formées dans les régions mises à nu, étant également visibles sur la figure. La phase M (fig. 4M) illustre la diffusion d'impuretés de bore de type P+, 52 et 53 dans les cavités 50 et 51 respectivement. Comme on l'a déjà mentionné, cette opération est facultative, mais elle se ré- vèle nécessaire si l'on veut obtenir des composants de haute qualité.A la phase N (fig.4N), les cavités 50 et 51 sont remplies d'une substance semi-conductrice 54, 55 de type P, déposée par épitaxie, pour constituer les régions de collecteur pour des composants de type PNP qui doivent être formés. A la phase 0 (fig.4 O), le dispositif est représenté après qu'il a été réoxydé. Il est visible que le dispositif dans l'état de la phase 0 peut ê- tre soumis à un traitement du type planar, selon ce qui a été mentionné à propos de la fig. 2, pour y former à la fois des composants de type PNP et NPN qui seront parfaitement compatibles entre eux. De même que les traitements des fig. lA à 1N et 3A à 3J, celui des fig. 4A à 4 0 est appliqué dans l'ensemble par la combinaison d'un procédé de masquage par l'oxyde et de diffusion et/ou d'un procédé de dépôt épitaxique. Bien que les trois procédés décrits ci-dessus soient tous basés sur le même principe général de l'invention, il est visible qu'il existe certaines différences entre eux C'est ainsi que, dans le procédé des fig. 1A à 1N et dans celui des fig. 4A à 4 0, certaines parties de la plaquette primitive de silicium, représentée à la phase A, sont utilisées dans le composant semiconducteur final. Par contre, dans le procédé des fig. 3A à 3J, il est visible que la plaquette primitive 20 de type P (phase A) est éventuellement éliminée en totalité, de sorte que le composant final représenté à la phase J n'utilise rien de la plaquette primitive. Une autre différence entre les modes de réalisation décrits consiste en ce que le procédé des fig. 4A à 4 0 fait appel à deux supports de silicium polycristallin, de part et d'autre du dispositif, à différentes phases du traitement, alors que les procédés des fig. lA à 1N et 3A à 3J n'utilisent qu'un seul support de silicium polycristallin. Malgré ces différences entre les divers modes de réalisation, et peut-être d'autres qui apparaîtront à l'homme de l'art, on ne saurait dire que les formes d'exécution décrites constituent des inventions différentes ; ces différences seront évidentes pour l'homme de l'art et il apparaîtra également que-les trois modes de réalisation sont en fait des variantes de l'idée générale qui constitue l'invention. Comme il va de soi, et comme il résulte d'ailleurs déjà de ce qui précède, l'invention ne se limite nullement à ceux de ses modes d'application, non plus qu'à ceux des modes de réalisation de ses diverses parties, ayant été plus spécialement envisagés ; elle en embrasse, au contraire, toutes les variantes. REVENDICATIONS 1. Procédé pour la fabrication d'un corps semi-conducteur monolithique contenant plusieurs parties séparées de semi-conducteur monocristallin ayant des types de conductivité respectivement différents, isolées les unes des autres, caractérisé par le fait qu'il comprend les opérations consistant : à préparer un substrat de silicium monocristallin d'un premier type de conductivité, sa surface supérieure étant recouverte par une première couche d'oxyde ; à former dans le substrat une ou plusieurs rainures d'isolement qui traversent la première couche d'oxyde et délimitent plusieurs parties séparées dans le substrat ; à recouvrir la surface des rainures d'isolement avec une deuxième couche d'oxyde ; à former une cavité dans l'une au moins des parties séparées, traversant la première et la deuxième couches d'oxyde ; à déposer par épitaxie, dans chacune de ces cavités, une couche d'une substance semi-conductrice monocristalline ayant un type de conductivité opposé à celui du substrat ; à recouvrir la substance déposée par épitaxie par une troisième couche d'oxyde ; à déposer une couche de substance semi-conductrice polycristalline sur les couches d'oxyde ; et à éliminer suffisamment de matière de la surface inférieure du substrat pour mettre à nu la substance déposée par épitaxie au fond de chaque cavité et pour mettre aussi à nu la deuxième couche d'oxyde au fond de la rainure d'isolement, de sorte que plusieurs parties séparées de semi-conducteur monocristallin, ayant des types de conductivité respectivement différents, soient délimitées et isolées électriquement les unes des autres par les couches d'oxyde et la substance semi-conductrice polycristalline dans la rainure d'iisolement. 2. Procédé pour la fabrication d'un corps semi-conducteur monolithique selon la revendication 1, caractérisé par le fait que le substrat de silicium monocristallin comprend une première et une seconde parties, appartenant au même type de conductivité, mais la première partie ayant une résistance propre inférieure à celle de la seconde partie, et par le fait qu'une autre couche de substance déposée par épitaxie, du même type de conductivité, mais ayant une résistance propre inférieure, est déposée sur la couche déposée par épitaxie mentionnée en premier lieu, avant qu'elle soit recouverte par la troisième couche d'oxyde. 3. Procédé pour la fabrication d'un corps semi-conducteur monolithique du type à conductivités multiples, caractérisé par le fait qu'il comprend les opérations consistant : à préparer un substrat de silicium monocristallin d'un premier type de conductivité, dont la surface supérieure est recouverte par une première couche d'oxyde ; à former une première série d'un ou plu- sieurs évidements dans la première couche d'oxyde, de manière à mettre à nu une partie de la surface du substrat ; à déposer par épitaxie, sur chacune des surfaces du substrat mises à nu à travers lesdits premiers évidements, une première couche de silicium monocristallin ayant un type de conductivité opposé à celui du substrat ; à déposer par épitaxie, au-dessus de la première couche, une deuxième couche de silicium monocristallin ayant le même type de conductivité que la première couche mais une resis- tance propre inférieure ; à revêtir la face supérieure de l'en semble résultant par une deuxième couche d'oxyde ; à former une seconde série d'un ou plusieurs évidements, en mettant à nu des parties antérieurement non exposées du substrat, à travers les couches d'oxyde; à déposer par épitaxie, dans chaque évidement de la seconde série, une troisième couche de silicium monocristallin ayant le même type de conductivité que le substrat à déposer par épitaxie, au-dessus de la troisième couche, une quatrième couche de silicium monocristallin ayant le même type de conductivité que la troisième couche, mais une résistance propre inférieure ;à recouvrir la quatrième couche de silicium déposée par épitaxie avec une troisième couche d'oxyde, de 5010 que la surface supérieure de l'ensemble soit de nouveau entièrement recouverte d'une couche d'oxyde ; à déposer une couche de substance semi-conductrice polycristalline sur la troisième couche d'oxyde ; et à éliminer le substrat de façon à mettre à un corps semi-conducteur monolithique contenant plusieurs par ties séparées, déposées par épitaxie, ayant des types de condu tivité respectivement différents, isolées le-s unes des autres par lesdites couches d'oxyde. 4. Procédé pour la fabrication d'un corps semi-conducteur monolithique du type à conductivités multiples, caractérisé par le fait qu'il comprend les opérations consistant à : propre rer un substrat de silicium monocristallin ayant un premier type de conductivité, sa surface supérieure étant recouverte par une première couche d'oxyde ; à déposer une première couche de substance semi-conductrice polycristalline sur la première couche d'oxyde ; à éliminer une partie de la surface inférieure du substrat qui n'est pas recouverte par la première couche d'oxyde, jusqu'à une profondeur prédéterminée ; à recouvrir la surface ln- férieure, nouvellement mise à nu, du substrat par une deuxième couche d'oxyde ; à former dans le substrat une ou plusieurs rainures d'isolement à travers la deuxième couche d'oxyde, s'étendant à travers le substrat jusqu'à la première couche d'oxyde et délimitant un certain nombre de parties séparées dans ce substrat ; à recouvrir les surfaces des rainures d'isolement par une troisième couche d'oxyde ; à déposer une seconde couche de substance semi-conductrice polycristalline sur la troisième couche d'oxyde ; à éliminer la première couche de substance semi-conductrice polycristalline, de manière à mettre à nu la surface de la première couche d'oxyde ; à former une cavité dans au moins une partie séparée, s'étendant à travers la première couche d'oxyde ; et à déposer par épitaxie, dans chacune de ces cavités, une couche de substance semi-conductrice monocristalline ayant un type de conductivité opposé à celui du substrat. 5. Corps semi-conducteur monolithique comprenant plusieurs parties séparées de semi-conducteur ayant des types de conductivité différents, caractérisé en ce qu'il a été fabriqué par le procédé selon l'une quelconque des précédentes revendications. 6. Circuit intégré caractérisé en ce qu'il comporte au moins un corps semi-conducteur monolithique selon la revendication 5.