La présente invention a pour objet une mémoiretampon pour la mémorisation intermédiaire de données numériques délivrées d vitesse élevée de transmission par une source de données et retransmises à faible vitesse de transmission à un r8cep- teur de données, en particulier pour la mémorisation intermédiaire de données transmises au cours d'un trafic dialogué entre une installation de traitement des données et une unité d'entrée/sortie qui y est associée. Lors de 11 exploitation d'une installation de traitement des données, sont échangées des données numériques entre un opérateur et l'installation de traitement proprement dite. Cet échange de données est désigné par ltexpression trafic dialogué", ou plus simplement par "dialogue". Dans le cas ou les données sont, par exemple, entrées dans ou sorties d'un appareil de visualisation raccordé l'installation de traitement des données et sont transmises à cette même installation par l'intermédiaire d'une unité d'entrée-sortie, la vitesse de transmission des données entre l'appareil de visualisation et l'installation de traitement des données est relativement élevée.C'est ainsi, par exemple, que les données peuvent tre transmises à une cadence de 480 caractères par seconde. Il est souvent désirable de matérialiser sous la forme d'un document les données transmises, au moyen d'un enregistreur de données, par exemple d'un téléscripteur. La vitesse d'impression qu'il est possible d'atteindre avec un tel enregistreur est toutefois sensiblement inférieure à la vitesse de transmission proprement dite, et n'atteint par exemple que 20 caractères par seconde. Dans le cas d'un raccordement direct d'un enregistreur de données à l'unité d'entrée/sortie, les données ne pourraient etre transmises entre l'appareil de visualisation et l'installation de traitement des données qu'avec une vitesse de transmission conditionnée par la vitesse d'impression de l'enregistreur. De ce fait, donc, il ne serait pas possible d'utiliser pleinement la vitesse de transmission que rend possible l'appareil de visualisation des données. Des essais ont montré qu'au cours d'un trafic dialogué entre l'opérateur et l'installation de traitement des données le nombre des données sorties de cette installation n'est généralement pas très élevé. Une limitation de ce nombre des données s'impose, par exemple, du seul fait que dans un appareil de visualisation sur lequel les données sont représentées sur 16 lignes la première ligne disparaît déjà lors de l'inscription de la 17ème, et que l'opérateur ne peut plus enregistrer les données lorsqu'elles sortent en trop grand nombre. Il faut en outre compter avec le fait que les pauses qui surviennent entre une sortie de données et une entrée de données par l'opérateur sont relativement longues et que par ailleurs ces données ne peuvent etre introduites que d'une façon relativement lente par l'intermédiaire du clavier de l'appareil de visualisation. Il serait sans doute pensable d'insérer entre l'unité d'entrée/sortie et l'enregistreur de données une mémoire à accès facultatif, dans laquelle les données transmises pourraient être inscrites à grande vitesse et extraites à faible vitesse par l'enregistreur de données. Une telle mémoire présente toutefois l'inconvénient que la détermination dans chaque cas des cases de mémoire libres et occupées pour l'inscription et pour la lecture des données requiert la mise en oeuvre de moyens importants. La présente invention se donne en conséquence pour but de concevoir une mémoire-tampon simple destinée à ltenre- gistrement intermédiaire des données qui sont échangées au cours d'un trafic dialogué. Ce but est atteint, conformément à l'invention, et dans une mémoire-tampon du genre précité, grâce au fait que cette mémoire comprend un registre à décalage en anneau dans lequel les données sont inscrites et circulent à grande vitesse, et un étage de commutation qui est relié aux sorties de plusieurs cases successives du registre à décalage, qui détermine chaque fois aux fins d'inscription des données la première case libre de ces cases successives et y inscrit les données délivrées par la source de données, et qui détermine chaque fois la première case occupée de ces cases successives et effectue sur interrogation du récepteur de données la lecture des données contenues dans cette case et leur transmission audit récepteur. La mémoire-tampon selon l'invention présente l'avantage de ne réclamer qu'une dépense modique, du fait que la détermination des cases libres et des cases occupées s'effectue d'une manière particulièrement simple et sans recourir à l'emploi de compteurs. Elle peut en outre être constituée de manière compacte et économique à partir de composants numériques intégrés disponibles dans le commerce. L'emploi de cette mémoire-tampon permet d'utili ser à plein la capacité -de transmission du canal de transmission entre ltinstallation de traitement des données et l'appareil de visualisation au cours du trafic dialogué, tout en permettant à l'enregistreur de données d'effectuer l'impression des données transmises.C'est ainsi, par exemple, que peuvent être imprimées toutes les données pour les vitesses de transmission et d'impression précitées, si chaque fois que sont sorties dix données de l'installation de traitement des données trois données au moins sont introduites par l'opérateur, ou si toutes les 80 données sorties au moins 16 données sont introduites. On obtient une structure particulièrement simple de la mémoire-tampon lorsque le registre à décalage se compose d'un premier registre à décalage comportant un nombre élevé de cases et d'un second registre à décalage n'en possédant que quelques unes, les sorties de ce second registre étant reliées à l'étage de commutation, et ce second registre servant à l'inscription et à la lecture des données. Il est possible d'obtenir une grande vitesse de circulation des données dans le registre à décalage lorsque ces données sont mémorisées dans ce registre à décalage sous forme sérielle sur plusieurs pistes de données en bits parallèles et sans vide intermédiaire. Les cases libres et les cases occupées du registre à décalage peuvent être reconnues de façon simple si le registre à décalage comporte en parallèle sur les pistes de données une piste de commande dans laquelle deux valeurs binaires distinctes indiquent que les cases correspondantes des pistes de données sont libres ou sont occupées. Afin de pouvoir recevoir très rapidement dans le registre à décalage les données qui parviennent à vitesse de transmission élevée, il est recommandé que la vitesse à laquelle les données circulent dans le registre à décalage soit suffisamment élevée pour que, pendant la durée de cette circulation, au maximum un caractère de données soit délivré par la source de données. L'invention sera à présent décrite plus en détail à propos d'une forme de réalisation, donnée à simple titre d'exemple illustratif, et avec référence aux dessins ci-annexés, en les quels La figure 1 représente sous la forme d'un schéma de blocs un #gencement pour trafic dialogué entre un opérateur et une installation de traitement des données. La figure 2 est un schéma de blocs d'une mémoiretampon conforme à l'invention. La figure 3 illustre de façon schématique le contenu d'une. piste de commande lors de l'inscription de données dans la mémoire-tampon. La figure 4 illustre de façon schématique le contenu de la piste de commande lors de la lecture de. données dans cette mémoire-tampon. La figure 5 reproduit le schéma d'une partie du registre à décalage et d'un étage de commutation. Le schéma de blocs représenté à la figure 1 d'un agencement pour trafic dialogué entre un opérateur desservant un appareil de visualisation des données et une installation de traitement des données permet de reconnaître en DVA cette installation de traitement des données, laquelle est reliée par l'intermédiaire d'une unité d'entrée/sortie EAE à l'appareil de visualisation des données SG. L'appareil de visualisation des données permet de délivrer des données à l'installation de traitement, ou de fournir à partir de cette dernière des données à l'opérateur. La transmission des données s'effectue en l'occurrence sous une vitesse élevée de transmission de, par exemple, 480 caractères par seconde. Le nombre des données sorties de l'installation de traitement des données au cours d'un trafic dialogué est toutefois relativement réduit. La commande d'entrée/sortie est en outre reliée par l'intermédiaire d'une mémoire-tampon DP à un enregistreur de données DS. Cet enregistreur de données matérialise sous la forme d'un document le trafic dialogué qui s'établit entre l'appareil de visualisation et l'installation de traitement des données. L'enregistreur de données imprime les données transmises avec une vitesse d'impression de par exemple 20 caractères par seconde, qui est relativement faible par rapport à la vitesse de transmission de ces données entre l'installation de traitement des données et l'appareil de visualisation. Au cas où l'on renoncerait à l'emploi d'une mémoire-tampon, les données ne pourraient être sorties de l'installation de traitement des données qu'avec une vitesse de transmission qui correspondrait à la vitesse d'impression de l'enregistreur de données. Cet enregistreur de données serait alors directement relié à l'unité d'entrée/sortie, et pourrait être par exemple raccordé à un interface de cette unité du type connu sous la désignation "interface de données 38". Dans le cas où l'on désire toutefois conserver la vitesse de transmission élevée du canal de transmission établi entre l'installation de traitement des données et l'unité d'entrée/ sortie, il convient d'interposer entre l'enregistreur et l'unité d'entrée/sortie la mémoire-tampon DP. A cette mémoire-tampon sont fournies, provenant de l'unité d'entrée/sortie, les données à imprimer sous la forme de premiers signaux de données D1, ainsi que divers signaux de commande tels par exemple qu'un signal d'acceptation des données S1 dans la mémoire-tampon et des impulsions de cadence T1. La mcmoire-tampon délivre, après l'arrivée d'un signal d'interrogation S2, les données mémorisées à l'enregistreur de données sous la forme de seconds signaux de données D2.Simultanément est délivré à l'enregistreur de données un signal de transfert S3. En outre sont échangés entre l'unité d'entrée/sortie et ltenregis- treur de données divers autres signaux S4, qui indiquent par exemple que l'enregistreur de données est en circuit ou que le papier est mis en place. L'agencement ci-dessus sera maintenant décrit plus en détail en se référant au schéma de blocs de la mémoiretampon DP qui est représenté à la figure 2 des dessins. La mémoire-tampon représentée à la figure 2 comprend un premier registre à décalage SR1 possédant un nombre élevé de cases de mémorisation et un second registre à décalage SR2 pourvu de seulement quelques cases de mémorisation, ainsi qu'un étage de commutation SS et un générateur de cadence TG. Le premier registre à décalage SR1 et le second registre à décalage SR2 sont associés l'un à l'autre de manière à constituer ensemble un registre à décalage en anneau SR. Les données sont mémorisées dans le registre à décalage SR sous forme sérielle et en bits parallèles sur plusieurs pistes de données et sans vide intermédiaire . Il est toutefois également possible en principe de mém#oriser les données sous forme sérielle dans un registre à décalage ne comportant qu'une seule piste de données.Au registre à décalage SR sont fournies par l'unité d'entrée/sortie des impulsions de cadence Tl dont la fréquence de succession est constante et suffisamment élevée pour que le contenu du registre à décalage SR circule au moins une fois entre deux caractères de données délivrés par l'installation de traitement des données à l'appareil de visualisation. Le registre à décalage SR1 ne comporte, en plus de l'entrée pour les impulsions de cadence Tl,qu'une seule entrée sérielle et qu'une seule sortie sérielle pour les données SD en cours de circulation. L'entrée sérielle et la sortie sérielle du registre à décalage SR1 sont respectivement reliées à une sortie sérielle et a une entrée sérielle du registre à décalage SR2. En plus de ces entrées et sorties, le registre à décalage SR2, qui ne comporte par exemple que quatre cases sérielles dans lesquelles les données peuvent être mémorisées en parallèle, possède encore d'autres entrées parallèles pour les signaux de données 1 provenant de l'unité d'entrée/sortie et d'autres sorties parallèles pour les signaux de données DZ à fournir à l'enregistreur de données. En plus des pistes de données parallèles prévues pour la mémorisation des données, par exemple au nombre de sept, le registre à décalage SR comporte encore une autre piste en paral lèle qui sert de piste de commande pour l'indication des cases vides et des cases occupées du registre à décalage SR. La détermination des cases libres et des cases occupées du registre à décalage SR est effectuée par l'étage de commutation SS. A cet étage de commutation sont fournis des signaux S par les sorties des cases du registre à décalage SR2 qui sont associées à la piste de commande. Ces signaux S prennent la valeur binaire 1 lorsque les cases qui y sont associées dans les pistes de données du registre à décalage SR2 contiennent des données. Dans le cas contraires ces signaux ont une valeur binaire 0.L'étage de commutation SS délivre à l'enregistreur de données le signal de transfert S3 lorsqu'a été reconnue la première case occupée dans les pistes de données et lorsqu'il a été indiqué par l'enregistreur de données, par l'intermédiaire du signal 52,qu'il est disponible pour la réception de données. Au cas où des données provenant de l'unité d'entrée/sortie doivent être acceptées dans le registre à décalage SR, cette unité fournit à l'étage de commutation SS le signal SI. Lorsqu'à l'aide des signaux S la première case libre du registre à décalage SR2 a été déterminée, l'étage de commutation SS délivre un signal ES à ce registre à décalage SR2, et les données sont alors inscrites dans le registre à décalage SR2. La figure3illistre schématiquement un contenu instantané de la piste de commande SR28 du registre à décalage SR2 avant l'inscription d'un caractère de données dans le registre à décalage SR. Les données mémorisées sont décalées de la gauche vers la droite à travers le registre à décalageoSR2 constitué de quatre cases sérielles. En même temps que les données, sont décalés des signaux de commande ST à travers les cases sérielles du registre à décalage SR2 qui sont associées à la piste de commande.Les signaux présents sur les sorties AA...AD sont conduits à l'étage de commutation SS. Lorsque sont délivrés sur la sortie AD associée à la quatrième case du registre à décalage SR2 un signal de valeur binaire 1 et sur la sortie AC associée à la troisième case un signal de vale# binaire 0, l'étage de commutation reconnait alors la première case libre du registre à décalage SR. Dans le cas où un caractère de données doit être mémorisé dans le registre à décalage SR, celui-ci est inscrit par l'intermédiaire des signaux de données D1 dans les cases du registre à décalage SR2 disposées en parallèle sur cette troisième case.En même temps est inscrite dans la troisième case de la piste de commande du registre à décalage SR2 la valeur binaire 1, ceci afin d'indiquer que cette case est occupée. L'inscription du caractère de données et de la valeur binaire 1 qui y est associée dans la piste de commande est assurée au moyen d'une impulsion T3 qui est élaborée par l'étage de commutation à partir d'une impulsion T2 produite par le générateur de cadence TG. L'inscription de caractères de données peut se répéter jusqu'à ce que toutes les cases du registre à décalage SR soient occupées à l'exception d'une seule. Une case libre est en effet nécessaire pour permettre de reconnattre le début et la fin des données mémorisées. Au cas où la mémoire-tampon est vide,toutes les cases de la piste de commande prennent la valeur binaire 0, et des caractères de données peuvent dès lors être inscrits dans n'importe quelles cases. La figure 4 illustre schématiquement le contenu instantané des cases SR28 du registre à décalage SR2 qui sont associées à la piste de commande, ceci immédiatement avant la lecture d'un caractère de données dans le registre à décalage SR. Les données mémorisées sont à nouveau décalées de la gauche vers la droite, par l'intermédiaire des impulsions de cadence T1 à travérs les quatre cases sérielles du registre à décalage SR2.En même temps sont décalées de la gauche vers la droite et à travers Ives cases SR28 contenant la piste de dommande les valeurs binaires associées aux signaux de commande ST Dès qu'apparaissent dans la première des cases SR28 la valeur binaire 1 et dans la seconde case la valeur binaire 0, l'étage de commutation conclut à partir des signaux délivrés par les sorties AA et AB qu'il est possible d'effectuer la lecture du registre à décalage. Au cas où sont simultanément demandées des données par l'enregistreur au moyen du signal S2, celles-ci sont extraites de la première case du registre à décalage SR2 qui est associée aux pistes de données et sont délivrées sous la forme de signaux de données D2.A partir des impulsions D2 est élaboré un signal de transfert S3 qui est délivré en même temps que les signaux de données D2 à l'enregistreur de données. Tout de suite après est inscrite dans la première des cases SR28 la valeur binaire 0, ceci afin d'indiquer que les pistes de données sont à nouveau libres en cette première case du registre à décalage SR2. La figure 5 reproduit un schéma de la partie du registre à décalage SR2 et de l'étage de commutation SS qui est associée aux cases de mémoire SR28. Les valeurs binaires associées aux signaux de commande ST sont reconnues par un registre à décalage à 4 bits RE à travers lesquelles elles sont décaléessous forme sérielle de la gauche vers la droite et dans lequel elles peuvent être inscritesen parallèle. Un tel registre à décalage RE est, par exemple, disponible dans le commerce sous la désignation SN7495. En outre, la partie du registre à décalage SR2 qui est associée aux cases SR28 comporte quatre portes ET U1...U4 et deux portes OU D1 et D2. L'étage de commutation SS comporte cinq portes NON-ET N1...N5, deux inverseurs I1 et I2, sept portes ET U5...Ull, une porte OU D3 et un commutateur SK. Lors de la mise en circuit de la mémoire-tampon, un signal de remise à l'état initial RS prend la valeur binaire 0, et le registre à décalage RE est effacé par l'intermédiaire d'une porte ET U1 reliée à l'entrée sérielle SE du registre à décalage RE, ceci du fait que les impulsions de cadence T1 sont constamment appliquées à l'entrée de cadence TS pour le décalage sériel . Simultanément sont effacées les cases du registre à décalage SR1 qui sont associées aux pistes de données. En outre sont ramenées à leur état initial , au moyen du signal de remise RS, une première bascule bistable FF1 constituée des portes NON-ET N1 et N2 et une seconde bascule bistable FF2 constituée des portes NON-ET N3 et N4. Au terme de cette remise à l'état initial, le signal de remise RS prend la valeur binaire 1, et la porte ET U1 connecte à l'entrée SE les signaux ST de la piste de commande, lesquels possèdent tous la valeur binaire 0. A chaque impulsion de cadence T1, les valeurs binaires délivrées par le registre à décalage SR1 sont décalées à travers le registre à décalage RE et à nouveau délivrées au registre à décalage SR1 sur la sortie AD sous la forme de signaux de commande ST. Après remise à l'état initial des deux bascules bistables, les valeurs binaires 1 sont présentes sur les entrées de la porte ET U5, et par l'intermédiaire de la porte OU D3 la porte ET U6 se trouve préparée. Un signal d'acceptation S1 délivré par l'unité d'entrée/sortie EAE libère la porte ET U6, et celle-ci délivre le signal SB sur sa sortie. Par ce signal SB est préparée la porte ET U7 en vue de l'émission d'une cadence d'acceptation T3. En même temps apparaît par l'intermédiaire de la porte OU D1 la valeur binaire 1 sur une entrée de commande ST du registre à décalage RE, laquelle valeur le prépare à l'inscription en parallèle des valeurs binaires. Grâce à une impulsion T2, la cadence d'acceptation T3 est transmise à travers la porte ET U7 à la troisième case des pistes de données du registre à décalage SR2, et un caractère de données délivré par l'unité d'entrée/sortie EAE est alors inscrit dans le registre à décalage SR2. Simultanément, l'impulsion T2 produit, par l'intermédiaire de la porte ET U2 et sur une entrée de cadence TP pour l'inscription en parallèle, une impulsion qui provoque l'inscription des valeurs binaires présentes sur les entrées EA...ED du registre à décalage RE. Sur l'entrée EA est appliquée, par l'intermédiaire de la porte ET U3, la valeur binaire 0. Sur les entrées EB et ED sont pareillement appliquées des valeurs binaires 0. A l'entrée EC est conduit , par l'intermédiaire de la porte OU D2, le signal SB qui possède la valeur binaire 1. Lors de la délivrance d'une impulsion sur l'entrée de cadence TB, la troisième case du registre à décalage RE se trouve ainsi basculée, ceci afin d'indiquer que les pistes de données de cette case du registre à décalage SR2 sont occupées. Le signal SC présent sur la sortie AC prend la valeur binaire 1, et la seconde bascule bistable se trouve basculée par l'intermédiaire de l'inverseur Il. Simultanément, la porte ET U6 se trouve bloquée par l'intermédiaire de la porte ET US et de la porte OU D3. L'impuls#ion T3 est également délivrée à l'unité d'entrée/sortie EAE qui retire ainsi le signal d'acceptation Sl. Après une impulsion de cadence T1, le signal sur la sortie AD prend la valeur binaire 1 et la première bascule bistable FFl est pareillement basculée. Avec le caractère de données suivant à mémoriser, le signal d'acceptation S1 prend à nouveau la valeur binaire 0. Le commutateur SW délivre, dans la position représentée en trait plein, la valeur binaire 1 sur une entrée de la porte ET U8, cette valeur étant associée par exemple à une tension de 5 V. Il est indique dans cette position que la mémoire-tampon peut être remplie. A la seconde entrée de la porte ET U8 est appliqué , après inversion par l'inverseur I2, le signal présent sur la sortie AB. Dès que la valeur binaire 1 apparaît sur la sortie AD lors d'une circulation des données dans le registre à décalage SR, un signal SB est à nouveau produit.Ce signal SB provoque à nouveau l'inscription d'un caractère de données dans les pistes de données du registre à décalage SR2 et l'inscription d'une valeur binaire 1 dans la troisième case du registre à décalage RE. Ce processus se répète jusqu'à ce que ne soient plus délivrées de données par l'unité d'entrée/sortie EAE. Dans le cas où des données sont réclamées par l'enregistreur de données DS par l'intermédiaire du signal de transfert S2, ce dernier prépare la porte ET U10. Lorsqu'apparaît sur la sortie AA la valeur binaire 1, indiquant ainsi la première case occupée du registre à décalage SR, tandis qu'est présente sur la sortie AB la valeur binaire 0, la porte ET U10 est libérée et produit alors le signal LE. Par l'intermédiaire de la porte OU Dl, le registre à décalage RE est à nouveau préparé pour une inscription en parallèle. A l'impulsion T2 suivante, les valeurs binaires présentes sur les entrées EA...ED du registre à décalage RE sont inscrites dans ce dernier. Sur l'entrée EB apparat la valeur binaire O délivrée sur la sortie AB.Sur l'entrée EC apparaÎt, par l'intermédiaire de la porte ET U4 et de la porte OU T2, la valeur binaire délivrée sur la sortie AC, et sur l'entrée ED la valeur binaire délivrée sur la sortie AD. Sur l'entrée EA est présente la valeur binaire 0, puisque le signal SB possède la valeur binaire O et que la porte ET U3 se trouve ainsi bloquée. Par l'impulsion appliquée à l'entrée TP se trouve de cette manière inscrite dans la première case du registre à décalage RE la valeur binaire 0, ceci afin d'indiquer que cette case du registre à décalage RE a été lue et se trouve ainsi à nouveau libre.Simultanément est extrait un caractère de données des pistes de données associées à la première case du registre à décalage, lequel caractère est transmis sous la forme d'un caractère de données D2 à l'enregistreur DS.# Le signal de transfert S2 prend consécutivement et à nouveau la valeur binaire O jusqu'à ce que soit interrogé le caractère de données suivant.A chaque lecture d'un caractère la première bascule bistable FF1 est ramenée à son état initial, puis rebasculée à la circulation suivante des données dans le registre à décalage par 11 inter- médiaire de la porte NON-ET NS. La seconde bascule bistable FF2 est remise à son état initial par l'intermédiaire de la porte NON ET N6, lorsque la première bascule bistable à déjà été remise à son état initial et que l'on extrait un autre caractère. La porte ET US reliée aux sorties des deux bascules bistables indique lorsque le registre à décalage SR est totalement vide. Dans le cas où les données devraient être transférées sans mémorisation intermédiaire dans la mémoire-tampon de l'unité d'entrée/sortie à l'appareil de visualisation, le commutateur SW serait placé dans la position représentée en traits interrompus. Dans ce cas, il n'est possible d'inscrire dans le registre à décalage que lorsque celui-ci est complètement vide et que par l'intermédiaire de la porte ET US, de la porte OU D3 et de la porte ET U6 est produit le signal SB. Avant l'inscription d'un autre caractère de données, le contenu du registre à décalage SR doit être préalablement extrait. On obtient ainsi, en cas de besoin, une élimination de l'effet de mémorisation intermédiaire de la mémoire tampon. REVENDICATIONS 1. Mémoire-tampon pour la mémorisation intermédiaire de données numériques délivrées à vitesse élevée de transmission par une source de données et retransmises à faible vitesse de transmission à un récepteur de données, en particulier pour la mémorisation intermédiaire de données transmises au cours d'un trafic dialogué entre une installation de traitement des données et une unité d'entrée/sortie qui y est associée, caractérisée par-le fait qu'elle comprend un registre à décalage en anneau (SR1, SR2) dans lequel les données sont inscrites et circulent à grande vitesse, et un étage de commutation (SS) qui est relié aux sorties de plusieurs cases successives du registre à décalage (SR2), qui détermine chaque fois aux fins d'inscription des données la première case libre de ces cases successives et y inscrit les données délivrées par la source de données, et qui détermine chaque fois la première case occupée de ces cases successives et effectue sur interrogation du récepteur de données (DS) la lecture des données contenues dans cette case et leur transmission audit récepteur. 2. Mémoire-tampon selon la revendication 1, caractérisée par le fait que le registre à décalage est constitué d'un premier registre à décalage (SR1) comprenant un grand nombre de cases et d'un second registre à décalage (SR2) ne possédant que quelques cases, ce second registre à décalage ayant ses sorties reliées à l'étage de commutation (SS) et assurant l'inscription et la lecture des données. 3. Mémoire-tampon selon l'une des revendications 1 ou 2, caractérisée par le fait que les données sont mémorisées dans le registre à décalage (SR1, SR2) sous forme sérielle et sur plusieurs pistes de données en bits parallèles et sans vide intermédiaire. 4. Mémoire-tampon selon la revendication 3, caractérisée par le fait que le registre à décalage (SR1, SR2) comporte en parallèle sur les pistes de données une piste de commande (SR28) sur laquelle l'une ou l'autre de deux valeurs binaires distinctes ("O" et "1") indique que les cases correspondantes des pistes de données sont libres ou sont occupées. 5. Mémoire-tampon selon l'une quelconque des revendication 1 à 4, caractérisée par le fait que la vitesse à laquelle les données circulent dans le registre à décalage (SR1, SR2) est suffisamment élevée pour qu'au maximum un caractère de données soit délivré par la source de données (EAE) pendant la durée d'une circulation.