La présente invention se situe dans le domaine des mémoires numériques de calculatrices et, plus précisément, elle concerne des mémoires dynamiques dans lesquelles il se produit une circulation continue des données. les mémoires numériques de calculatrices selon I1 état antérieur de la technique ne remplissent ordinairement que la fonction rudimentaire d'accumulation de données. Ces mémoires peuvent être constituées par des éléments de mémorisation magnétiques ou à état solide ou il peut stagir de la variété mémoire fichier à très grande capacité, faisant appel à des supports magnétiques en mouvement. les fonctions de manipulation et de gestion des données, telles que le tri, la recherche, l'extraction et la mise à jour des données, sont effectuées ordinairement par l'unité de traitement centrale (cru), ce qui se traduit par une utilisation prolongée de la CPU, et souvent avec un rendement médiocre En plus, des réseaux extérieurs sont parfois employés en combinaison avec des mémoires de base pour remplir des fonctions hors ligne de manipulation et de gestion des données, notamment le tri. Cette approche exige un équipement supplémentaire qui est comateux et encombrant. L'invention fournit une mémoire numérique de calculatri; ce qui, outre la fonction fondamentale d'accumulation de données, effectue intérieurement toute une variété de fonctions de manipl tion et de gestion des données, telles que tri, recherche, extraction de données, mise à jour de données, chargement et déchargement de fichiers, offrant en outre la possibilité de reconfiguration de la mémoire dynamique. les résultats obtenus en utilisant la mémoire "intelligente't de la présente invention sont en général supérieurs pour ce qui est d'opérations correspondantes effectuées par une simple CPU utilisant une mémoire à accès aléatoire.Un avantage supplémentaire, concernaat les performances, tient au fait que la CPU du système est désormais disponible pour remplir d'autres taches de traitement, parallèlement au fonctionnement de la mémoire intelligente de la présente invention. Pour réaliser ces améliorations, l'invention a pour objet une mémoire numérique dynamique quicontient un ensemble de boucles de mémoire à circulation des données en série et un ensemble d'éléments de circuit de traitement des données, chaque élément de traitement des données étant monté en série dans chaque paire de boucles de mémoire circulantes, chaque boucle de mémoire circulante étant connectée en série par l'intermédiaire de deux des éléments de traitement des données en des points différents de la boucle. tes éléments de traitement sont construits et agencés de manière à effectuer les opérations de manipulation et de gestion des données en réponse à des signaux de commande de manipulation des données, tandis que les données numériques contenues dans les boucles circulent en série à travers les éléments de traitement. ta figure 1 est un schéma par blocs d'un module de mémoire selon la présente invention. La figure 2 est un schéma par blocs de -l'une des boucles de mémoire circulantes en série représentées sur la figure 1. La figure 3 est un schéma par blocs illustrant les états de conneziondes boucles de la figure 1. La figure 4 est un schéma par blocs montrant d'autres détails d'un élément de traitement selon la figure 1. La figure 5 est un schéma de circuit et un schéma logique de la partie de 1' élément de traitement de la figure 4 assurant la commande des boucles. La figure 6 est un schéma de circuit et un schéma logique de la partie de l'élément de traitement de la figure 4 qui assure la commande d'activité et de phase. La figure 7 est un schéma logique de la partie de hélé ment de traitement de figure 4 qui assure la commande de l'ex- traction statique. La figure 8 est un schéma par blocs de la partie comparatrice de l'élément de traitement de la figure 4. La figure 9 est un schéma logique du circuit logique de sortie du comparateur de la figure 8. La figure 10 est un schéma par blocs montrant une autre disposition possible pour l'élément de traitement de la figure 1. La figure il est un schéma de circuit et un schéma logique montrant une autre disposition possible pour la partie de la figure 4 qui assure la commande d'activité. Pour se référer aux figures 1, 2 et 3, la figure 1 représente un module d'une mémoire selon l'invention, un système de mémoire pouvant être composé d'un ou de plusieurs modules identiques de ce genre. Te nodule de mémoire de la figure 1 comprend des bou cles de mémoire circulantes en série 10 désignées par LI, t2...t n et des éléments de traitement il désignés par PE1, PE2... Pn, n étant un nombre pair supérieur ou égal à 2. Chacune des boucles demémoire 10 est un registre à décalage circulant, toutes les boucles étant décalées en synchronisme à partir d'une source commune de signaux a'horloge appliqués à une borne 12. On notera que les boucles de mémoire 10 peuvent être réalises sous forme de regis tres à décalage à état solide ou de dispositifs magnétiques à support mobile, par exemple des disques ou tambours à têtes multiples par piste ou similaires. ta figure 2 représente une boucle typique 10 qui se compose de deux registres à décalage 15 et 14 susceptibles d'etre connectés en boucle à travers les éléments de traitement il ou en communication par rapport à la boucle immédiatement voisine. tes deux états de connexion des boucles, susceptibles d'être choisis dans un elément de traitement 11,sontapm'"état direct" et "état" de communication", illustrés par la figure 3. Sur la figure 3, les traits continus à l'intérieur de chaque élément de traitement 11 représentent l'état direct qui isole les deux boucles de mémoire 10 pénétrant dans cet élément. tes flèches en traits discontinus à l'intérieur des éléments de traitement 11 indiquent l'état de communication qui, s'il est maintenu pendant une rotation complète du contenu des boucles pénétrant dans cet élément produit un échange des contenus de ces boucles. Si la connexion en communication est maintenue indéfiniment , elle réunit en fait les deux boucles qui pénètrent dans 11 élément en une seule boucle de longueur double. Si des dispositions sont prises pour que k-1 éléments de traitement contigus maintiennent la connexion en communication, il est formé une boucle de mémoire dont la taille est k fois supérieure à celle de la boucle de base. Un élément de traitement 11 est signalé comme inactif lorsqu'il se contente de maintenir indéfiniment la connexion en communication et, dans le cas contraire, il est signalé comme actif.Le modèle d'éléments de traitement (PE) actifs (signalés par A) et inactifs (signalés par T) est limité à la forme suivante: tes PE actifs sont considérés comme répartis en deux phases - impaire et paire. La phase impaire se compose des premier, troi- sième, cinquième...PE actifs et la phase paire est constituée par les PE restants. Pour en revenir à la figure 1, on peut voir qu'un ele- ment de traitement PE est en rapport avec des boucles de mémoire Li et Li+1 de telle manière que chaque élément de traitement 11 soit accouplé à deux boucles 10 adjacentes et que chacune des bL cles 10 soit accouplée à deux éléments de traitement 11 en des points de la boucle qui sont séparés l'un de l'autre par une demi- longueur de boucle. Des signaux de commande de manipulation de données et de mémoire sont appliqués au module de mémoire de la figure 1 par des lignes de commande d' omnidiffusion 15 et des lignes de commande de chaîne 16. Les lignes de commande d'omnidiffusion 15 appliquent en parallèle à tous les éléments de traitement 11 des signaux 4 E définissent le mode de mémoire, la zone d' indicatif, l'indicatif et des données de mise à jour, ainsi que d'autres signaux de est de.Les lignes de commande de chaîne 16 sont connectées en série entre les éléments de traitement 11 et l'information qu'elles wor- tent peut entre modifiée Par PR1 avant d'être transmise à PRi+1 L'état d'activité est assigné aux PE par les lignes de comme de chaîne 16. Les signaux de commande e d'omnidiffusion ne sont primiti- vement rendus opérationnels qu'au niveau des PR actifs et les signaux de commande d'omnidiffusion qualifiés d'impairs ou de xR ne sont rendus opérationnels qu'au niveau de PE actifs qui appar- tiennent respectivement aux phases impaire et paire.Une ligne de réponse 17 remplit une fonction OU à l'égard des réponses provena@@ de tous les PE actifs au module. La première boucle du module de mémoire et les lignes non connectées d dernier PE du module cons tituent les canaux de données 20 et 21 respectivement. En cas d'uti- lisation de deux ou de plu1 ours modules dans un système de mémoire, des signaux de commande d'omnidiffusion identiques sont appliqués à chacun d'entre eux en parallèle et les signaux de réponse provenant de chaque module sont réunis en une fonction OU.Les multiples modules sont accouplés en série en ce qui concerne leurs lignes de commande de channe et leurs canaux de données, des terminaisons spéciales étant nécessaires aux extrémités des canaux de données. le tableau 1 suivant donne la liste des modes de commun de d'omnidiffusion et des ensembles de modes : TABLEAU 1. TRI RECHERCHE = RECHERCHE > REChn TRI RECHERCHE Noté COMP MISE A JOUR OISIF RECONFIGURATION On constatera donc que la mémoire selon le présent mode de réalisation de l'invention peut effectuer, en plus de la fonction d'accumulation de données, un tri ascendant ou descendant du contenu de la mémoire, ainsi qu'une recherche associative du conte- nu de la mémoire en quSte d'articles qui sont égaux ou supérieurs à un indicatif donné.La mémoire est aussi en mesure de mettre à jour son contenu avec de nouvelles données, ainsi que de se reconfigurer en ce qui concerne le nombre et la taille des boucles de données cir culantes. Dans le mode OISIF, la mémoire remplit la fonction clas tique de stockage de données. Comme on peut le voir d'après le tableau t, les modes de tri ascendant et descendant forment un ensemble de modes de tri et les trois-modes de recherche forment un ensemble de modes de recherche; les ensembles demodes de tri et de recherche constituant un ensemble de modes de comparaison. te tableau 2 suivant donne la liste des différents signaux de-commnnde d'omnidiffusion, les signaux de commande de - ne et de réponse au niveau du module TABLEAU 2. OMNIDIFFUSION Zone d'indicatif - pairs Zone d'indicatif - impairs KTUR Indicatif, étiquette, mise à jour - pairs KTUO Indicatif, étiquette, mise à jour - impairs MODE (prend l'une des huit valeurs énumérées dans le tableau 1) NE Réponse suivante DSR Invalidation d'extraction statique COMMANDE DE CHAINE Ao, An Activation de PE SSO, SSn Rechedrche fructueuse REPONSE R Réponse à la recherche, Achèvement de tri. On peut donc voir que les lignes de commande d'ommi- diffusion 15 sont constituEes par neuf lignes dont trois servent à omnidiffuser la valeur en code binaire pour l'sa des huit modes énumérés dans le tableau 1. Les signaux et KFG exigent chacun une ligne pour transmettre des impulsions définissant la zone aux phases paire et impaire des PE au moment oh les bits de la zone de donnsée désirée traversent les PE associés.Les signaux KTUE et K2UD exigent chacun une ligne pour transmettre 1 impulsion définissant l'indicatif voulu, la donnée de mise à jour ou la zone d'étiquette aux PE impairs et pairs associés. les signaux NR et DER nécessitent chacun une ligne pour effectuer des fonctions concernant ltextrac- tion d'articles selon le mode qui sera décrit ci-après. On notera par ailleurs, d'après le tableau 2, que les lignes de commande de chaîne 16 comprennent deux conducteurs, l'un pour les signaux d'activation de PE , A1...An et l'autre pour les signaux de recherche fructueuse SSO, SS1... SS. La ligne de réponse 17 est constituée par un unique conducteur pour fournir le signal d'achèvement de tri relatif au module ou pour délivrer en série un ou plusieurs articles de données étiquetés en conséquence d'une procédure de recherche. La figure 4 est un schéma par blocs d'un élément de traitement 11 de la figure 1 (par exemple PEi > t'élément de traitement PEi se compose d'une partie de commande de boucle 22 et d'une partie de commande d'activité et de phase 23, d'une partie de commande d'extraction statique 24 et d'une partie comparatrice 25. tes signaux de commande d' omnidiffusion et de chaîne appliqués à l'élé- ment de traitement PEi, ainsi que le signal de réponse issu de celui-ci ont été définis précédemment à propos du tableau 2. les signaux intérieurs au PEi, désignés par les légendes, sont définis comme suit d'après le tableau 3. TABLEAU 3 KF ZONE D'INDICATIF KTU INDICATIF, ETIQUETTE, MISE A JOUR Xi SIGNAL D'ENTREE PROVENANT DE) la boucle de Yi SIGNAL DE SORTIE VERS ) mémoire Bi SS RECHERCHE FRUCTUEUSE INT ECHANGE MUTUEL RF ZONE DE REMPLACEMENT RD DONNEE DE REMPLACEMENT Ai PE. ACTIF i I SSi RECHERCHE FRUCTUEUSE PAR PEj, POUR UN CERTAIN j # i ER VALIDATION DE REPONSE EN L'ETAT INITIAL DU COMPARATEUR RL RECONFIGURATION DE BOUCLES Ri REPONSE DE PE i La commande de boucle 22 reçoit des signaux d'entrée de données Xi, et Xi+1, provenant respectivement des boucles correspondantes Li et Li+1' et elle délivre des signaux de sortie respectifs Yi et Yi+1 à ces boucles.La commande de boucle 22 reçoit le signal d'activité Ai en provenance de la connande d'activité et de phase 23, ainsi que le signal d'échange mutuel IRT, le signal de zone de remplacement RF et le signal de donnée de remplacement RD en provenance du comparateur 25. La commande de boucle 22 maintien un état approprié de connexion des boucles entre les boucles asso ciées Li et Li+1 en fonction de INT et Ai et elle utilise le signal RF pour commander l'insertion de donnée de remplacement en provenance de la ligne RD dans la boucle LiS des la zone de données dé celle-ci qui est définie par le signal sur la ligne RF. On se réfèrera pour l'instant à la figure 5 où a été reproduit un schéma de circuit et un schéma logique de la commande de boucle 22, en utilisant la symbologie des portes de transmission MOSFET. La commande de boucle 22 est constituée par une porte OU 26 qui répond au signal TNT et au complément du signal A. et par une porte ET 27 qui répond au signal Ai et au complément Ce signal INT. La commande de boucle 22 comprend par ailleurs des transistors à effet de champ (FET) 30-35.Lorsque RF est au niveau inférieur, le transistor 30 est rendu conducteur et le transistor 31 est rendu non conducteur, d'où il résulte la transmission de la donnée d'article Xi Par contre, lorsque le signal RF passe au niveau supérieur, définissant une zone de donnée de remplacement, le transistor 31 est rendu conducteur et le transistor 30 est rendu non conducteur, de sorte que ladornée de remplacement RD est transmise à la boucle ti Lorsque le signal A. est au niveau inférieur, ce qui rend inactif l'élément de traitement PEi, la porte ET 27 est invalidée et la porte OU 26 est validée, ce qui rend non conducteurs les transistors 32, 35 et conducteurs les transistors 33, 34. Dans cette situation, l'entrée X. est connectée à la sortie Y. et i i+1 l'entrée Xi+1 est connectée à la sortie Yi, ce qui joint les bou cles associées Li et Li+1 Par contre, lorsque le signal A. est au i I niveau supérieur, ce qui rend actif l'élément de traitement PE. associé, les états des transistors 32-35 sont commandés par le signal d'échange mutuel INT. Lorsque TNT est au niveau supérieur, la porte ET 27 est invalidée et la porte OU 26 est validée, ce qui rend conducteurs les transistors 33, 34 et fait passer la commande de boucle 22 dans son état d'échange mutuel.Par contre, lorsque le signal TNT est au niveau inférieur, la porte OU 26 est invalidée et la porte ET 27 est validée, ce qui rend conducteurs les transistors 32, 35 et, de la-sorte, fait passer la ccurande de boucle 22 dans son état direct. Pour en revenir à la figure 4, la co mande d'active et de phase 23 maintient l'état d'activité et calcule la phase pour l'élément de traitement PE.. La commande d'activité et de phase 23 reçoit le signal de commande de chalne Ai 1 et transmet le signal de commande de chaîne Ai à la commande de boucle 22, ainsi qu'à l'élément de traitement immédiatement suivant PE1+1. la commande d'activité et de phase 23 répond également aux signaux de commande d'omnidiffusion ESTE, KAPO, SITUE et RCUO et elle transmet le signal ou ou KFO sur la ligne KP au comparateur 25 et le signal ETUR ou KTUO sur la ligne K2U au comparateur 25, selon que l'élément detraitement PE. appartient à la phase paire ou impaire respectivement. La commande d'activité et de phase 23 reçoit aussi un signal de reconfiguration de mémoire El en provenance du comparateur 25. La figure 6, à laquelle on se réfèrera pour l'instant, est un schéma de circuit et un schéma logique de la commande d'ac tivité et de phase 23. La commande d'activité et de phase 23 comprend un multivibrateur bistable de retardement 36 et un maltivi- brateur bistable de déclenchement 37, ainsi que des portes 40-45 à transistors à effet de -champ. Dans le mode de reconfiguration, le comparateur 25 délivreun.signal à impulsion Rt à la commande d'activité et de phase 23, signal à partir du flanc antérieur duquel est dérivé, par des moyens classiques (non représentés), un signal à impulsion bRL qui sert à remettre en 1' état initial les multivibrateurs bistables 36 et 37.Par d'autres moyens classiques (non représentés), le signal de conditionnement RL conditionne l'application d'un signal d'horloge aux multivibrateurs bistables 36 et 57, signal qui introduit par décalage le mot d'activité sur la ligne de commande de chaîne 16 (figure 1). Ainsi, le multivibrateur bistable de retardement 36 constitue une cellule d'un registre d ac- tivation dans lequel le mot d'activité est introduit par décalage sous la commande du signal d'horloge conditionné par Rl lorsque la mémoire est dans le mode de reconfiguration. Le-multivibrateur bistable de déclenchement 37 détermine la phase de PE. en calculant la parité de la partie du mot d'activation qui a été décalé à travers le multivibrateur bistable 36. Si le bit Ai du mot d'ac- tivation est au niveau supérieur (ce qui indique que PE. est actif), les transistors 44 et 45 sont rendus conducteurs. Si par contre le bit d'activation Ai est au niveau inférieur (ce qui indique que PE. est inactif), les transistors 44 et 45 sont rendus non conducteurs. En conséquence du calcul de parité précité, l'une ou l'autre des sorties "E" ou "O" du multivibrateur bistable 37 sera à un niveau élevé, ce qui détermine la phase de PEi Si l'élément de traitement PE. appartient à la phase paire, les transistors 40 et 42 sont rendus conducteurs, d'où il résulte que les signaux KFE et REMUE sont transmis à travers les transistors 44 et 45 vers les entrées KF et KTU respectivement du comparateur 25 (figure 4). Si par contre l'élément de traitement PE. appartient à la phase im- paire, les transistors 41 et 43 rendus conducteurs, si bien que les signaux KFO et KTUO sont transmis aux entrées RF et KTU respectivement du comparateur 25. Comme on peut le voir en se référant de nouveau à la figure 4, la commande d'estraetion statique 24 de l'élément de traitement PEi est connectée de manière a recevoir le signal de commande de chaîne SSi 1 en provenance de l'élément de traitement PEi-1'les signaux de commande d'omnidiffusion NR et DER et le signal SS proveliant du comparateur 25; elle délivre, en tant que fonctions com- binées de ses signaux a1 entrée, le signal de commande de chaque SS. à l'élément de traitement PEi+1 et les signaux RC et ER au campara- teur 25. les fonctions combinées sont formées d'après les équations suivantes SSi = SSi-1 + SS ER = SSi-1 -SS + DS@ (1) RC = NR SSi-1 SS la commande d'extraction statique 24 détermine si PEi est un premier répondeur au cours d'opérations de recherche. Sur la figure 7 est représenté le schéma logique de la commande d'extraction statique 24. La commande d'extraction statique 24 est réalisée par des portes OU 50, 51 et par des portes ET 52, 53. Les portes 50-55 sont interconnectées de manière classique pour effectuer les fonctions logiques combinées des équations (1). Pour sn revenir à la figure 4, le comparateur 25 de l'élé- ment de traitement E. est connecté de manière à recevoir les signaux de mode d'ornidiffusion en provenance des lignes 15 de la figure 1, ainsi que des signaux d'entrée provenant des boucles de mémoire circulantes Li et L. associées, signaux d'entrée qui sont désignés par X. et Xi+1. te comparateur 25 reçoit en outre les signaux K?U et XF provenant de la commande d'activité et de phase 23, ainsi que les signaux RC et FR issus de la commande d'extraction statique 2z, et il délivre le signal RL à la commande d'activité et de phase 23, le signal ES à la commande d'extraction statique 24, les signaux IErT, RF et RD à la commande de boucle 22 et le signal Ri à la ligne de réponse 17 de la figure 1. te comparateur 25 effectue des comparaisons en série, soit entre les données accumulées dans les boucles Li et Li+1 associées, soit entre les données mémorisées dans la boucle Li et les données transmises par le signal ETU, il calcule les signaux de commande interne dont il a déjà été question, d'après ces comparaisons. La figure 8 est un schéma par blocs du comparateur 25 de l'élément de traitement PEi. le comparateur 25 se compose d'une machine d'état de comparateur 54 et d'un système logique 55 de sortie de comparateur. La machine d'état de comparateur 54 calcule une fonction séquentielle de ses signaux d'entrée Zi, Zizis MODE, KTU, KF et RC,et il a quatre états internes, appelés REPOS, EGAL(=), PLUS PETIT QUE ( ) Les signaux de sortie =, , issus de la machine d'état de comparateur 54, sont obtenus directement des trois états correspondants de celle-ci, selon un mode classique.La machine d'état de comparateur 54 est une machin@ à logique séquentielle qui peut être agencée facilement conformément aux préceptes connus de la théorie logique séquentielle,telle qu'exposée par exemple dans le manuel "Switching and Finite Automats Theory" de Zvi Kohavi, publié par McGrav-Hill Book Company en 1970.On pourra se faire une idée plus précise concernant ladiscipline de la théorie logique séquentielle en consultant le manuel '1Finite State Modela for Logical Machines" de F.C. Hennie, publié par John Wiley and Sons, Inc. en 1968.La machine d'état de comparateur 54 est conçue d'après la discipline de la théorie logique séquentielle, à partir du tableau logique de transitions suivant ETAT NOUVEL ETAT ACTUEL REPOS = > ----------------------------------------------------------------------------------- REPOS # bKF . COMP - ----------------------------------------------------------------------------------- = bKF . OISIF # Zi . Zi+1 . KF. Zi . Zi+1 . KF . + RC COMP COMP ------------------------------------------------------------------------------------ bKF . OISIF bKF . COMP # + RO ------------------------------------------------------------------------------------ > bKF . OISIF bKF . COMP - # + RO ------------------------------------------------------------------------------------ TABLEAU 4 tes entrées marquées d'un tiret dans le tableau 4 représententdes transitions interdites, tandis que l'entrée amp; signale toute combinaison de valeurs d'entrée autres que celles qui satisfont les équations logiques de transition données. tes signaux d'entrée Z et Z de la machine d'état de comparateur 54 sont i i+1 obtenus de manière classique d'après les équations logiques suivantes : Z. = l l (2) Zi+1 = XI+1 . TRI + KTU . RECHERCHE On peut donc voir que le signal d'entrée Zi+1 de la machine d'état de comparateur 54 est Xi+1 lorsque MODE est TRI et qu'il est KTU lorsque MODE est RECHERCHE, et que le signal d'entrée Z. est i. indépendamment de MODE.On notera par ailleurs que le i I signal bXF dans le tableau 4 est un signal à impulsion qui coincide avec le flanc antérieur du signal KF et qui est obtenu par un circuit classique (non représenté) à l'intérieur de la machine d'état de comparateur. Le système logique 55 de sortie de comparateur fournit les signaux de sortie ES, INT, RF, RD, Rt et Ri en tant que fonc tions combinées des signaux d'entrée MODE, KTU, XF, = ER d'après les équations logiques suivantes : SE = (RECHERCHE =) . ( = ) + (RECHERCHE ) ) + (RECHECHE > ). ( > ) INT = (TRT ) + (TRI > ). ( RF = KF . ETU RECHERCHE + KF. MISE A JOUR. (=) RD = KF. SS + KF RL = RECONFIGURATION Ri = Z. . SS . ER + INT i i tes équations logiques (3) sont réalisées de façon classique, selon ce qui est représenté sur la figure 9, par des portes ET 60-69 et des portes OU 70-74 interconnectées comme le montre la figure, ainsi que par la ligne 75 qui délivre le signal El. tes fonctions logiques décrites ci-dessus peuvent être réalisées par toute technologie dans laquelle des mémoires série (registres à décalage) et un système logique général sont disponi bles. Typiquement, les mémoires série que l'on peut utiliser sont des registres à décalage à domaines magnétiques à bulles, des registres à décalage CCD ou à brigade de godets, des registres à décalage à multivibrateurs bistables normaux ou des mémoires magnétiques à support mobile de n'importe quelle famille logique. Parmi les moyens typiques de réalisation du système lo- gique, on peut citer les éléments des types TTL, ETCS, NOS et d'au; tres familles d'éléments logiques ordinaires. Il y a lieu de noter qu'il sera avantageux de réaliser à la fois la mémoire série et le système logique du PE dans la même technologie,de sorte qu'ils puissent être intégérés sur une même plaquette.Beaucoup de ces formes de réalisation sont Possibles, y compris des combinaisons NOS-CCD, des systèmes logiques à injection intégrés, la technologie des domaines magnétiques, ainsi que d'autres Dans le fonctionnement de la forme de réalisation dSeri- te ci-dessus de la mémoire intelligente selon la présente invention, il est prévu six modes principaux, à savoir : TRI, CHARGEMENT/ DECHARGEMENT; RECHERCHE, EXTRACTION, MISE A JOUR et RECONFIGURATION. Dans les descriptions fonctionnelles qui suivent, les expressions S de performances sont données sur la baste des paramètres de mémoire suivants : Dimension de boucle- obits Durée de transfert d'un bit t secondes 4 Temps de cycle d'une boucle r =?t secondes Nombre de boucles n Comme on l'a déjà indiqué, des signaux d'omnidiffusion K, EPO, KTUE et KTUO sont appliqués aux éléments de traitement de la mémoire. tes signaux KFE (zone d'indicatif - pairs) et,EFO (zone d'indicatif - impairs) définissent le bloc arbitraire de positions de bit contiguës sur lequel un tri ou une recherche doit être effectué ou qui doit entre mis à jour.Ces signaux sont au nombre de deux, puisque les PE sont répartis en deux groupes ou phases, pairs et impairs, qui reçoivent tout groupe spécifié de bits à des instants espacés de lt/2, comme on peut le voir d'après la figure 1. les signaux KTUE (indicatif, étiquette, mise à jour pairs) et KTUO (indicatif, étiquette, mise à jour - impairs) sont répartis eux aussi en deux phases, de manière semblable à ce qui a été décrit à propos des signaux EF. les signaux KPUE et KTUO servent à de multiples fins. Au cours d'un TRI, ils ne sont pas utilisés et au cours d'une RECHERCHE la partie de ETU transmise sous le contrôle de KF fournit l'indicatif de recherche et les éventuels 1 de ETU en dehors de KF définissent une zone d'étiquette dans laquelle est déposé le résultat de la recherche (signal SS, c'està-dire RECHERCHE FRUCTUEUSE). Au cours d'une MISE A JOUR, XTU fournit la donnée de mise à jour. Pour exécuter une opération de TRI, les signaux d'entrée de commande de la mémoire sont constitués par les signaux KFE et KFO de définition de zone d'indicatif de tri et par le signal de mode de commande d'omnidiffusion égal à TRIou à TRI > , selon qu' un tri ascendant ou descendant du contenu de la mémoire est désiré. La zone d'indicatif de tri, spécifiée extérieurement, peut entre constituée par un bloc quelconque de 1 à lpositions de bit conti guës. le mode de fonctionnement d'un élément de traitement actif, par exemple PEi, pendant un cycle complet des boucles Li et Li+1 qui lui sont associées, est le suivant. Le cycle débute au moment où les parties zone d'indicatif des articles de données, qui sont par exemple mémorisés à raison d'un article par boucle, pénètrent dans PE, les bits d'ordre supérieur d'abord. lorsque le flanc antérieur du signal KF pénètre dans la machine d'état de comparateur 54 (figure 8), l'impulsion b est produite et amène séquentiellement la machine d'état de comparateur 54 dans l'état égal.C'est ce qu'on peut voir d'après: le tableau 4 donné ci-dessus, puisque quel que soit ltétat actuel de la machine d'état de comparateur 54, cette machine passe séquentiellement dans son état égal en réponse à la combinaison conjonctive de l'impulsion bEF et du mode COUP.Il va de soi que des circuits logiques évidents (non représentés), à l'intérieur de la machine d'état de comparateur 54, répondent aux signaux de mode d'omnidiffusion TRI , RECHERCHE =, RECHERCHE > et RECHERCHE TRI est omnidiffusé, la ligne INT du système logique 55 de sortie du comparateur est au niveau inférieur, ce qui place le circuit de commande de boucle 22 (figures 4 et 5) dans l'état direct. te cycle de tri se poursuit par la pénétration, dans PEi, des parties zone d'indicatif des articles de donnée provenant des boucles Li et Li+1 associées, les bits d'ordre supérieur d'abord. Tant que les deux courants de bits restent égaux, PE. conserve I'état de connexion directe. La première paire mixte de bits amène PE. à prendre, soit l'état direct, soit l'état d'échange mutuel, ce qui achemine de toute façon le bit zéro vers Li si TRI est spécifié, et à conserver cet état de connexion pendant le reste du cycle de tri. L'égalité des zones d'indicatif amène PE. à maintenir la connexion directe pendant la rotation complète de la boucle.C'est ce qu'on peut voir d'après le tableau 4 où il apparat que quand la machine d'état de comparateur 54 est dans l'état actuel =, que le mode COMP TRI ou TRIDoest omnidiffusé et que le signal KF est au-niveau supérieur, une paire mixte de bits amènera la machine d'état de comparateur à prendre, soit l'étato ,soit l'état: > , conformément à la logique de transition définie dans le tableau. tes équations (3) montrent que le signal INT (échange mutuel) sera au niveau supérieur ou inférieur d'après l'équation de INT, ce qui place lacomande de boucle de PEi, soit dans l'état direct,sit dans l'état d'échange mutuel, selon les exigences du tri et de la donnée qui arrive. Une fois que la machine d'état de comparateur 54 a pris l'état , la machine a besoin de l'impulsion b qui survient ensuite pour revenir à l'état égal. A tout instant pendant le tri, un article de donnée-peut être distribué entre un nombre de boucles contiguës qui peut atteindre trois. La mémoire exécute correctement un tri stable de son on- tenu-sur la zone d'indicatif spécifiée, dans le sens ascendant ou descendant selon le mode de tri qui est omnidiffusé et elle délivre un signal de tri achevé sur la ligne de réponse 17 (figure 1) lors de l'achèvement de celui-ci. te signal d'achèvement de tri est produit par un circuit logique évident (non représenté) qui décèle que la ligne de réponse 17 est restée au niveau inférieur pendant une rotation de boucle complète lorsqu'un mode tri est omnidiffusé. C'est ce qui ressort de l'équation (3) pour R. donnée ci-dessus, où il apparaît que Ri est au niveau supérieur toutes les fois qu'un comparateur quelconque délivre un signal d'échange mutuel pendant une rotation de boucle dans le mode tri. Ce n'est que quand tous les articles de donnée ont été correctement ordonnés que tous les PE actifs restent dans l'état direct pour une rotation de boucle complète. La durée maximale du tri est de nr/2 secondes. Des tris avec indicatifs multiples et indicatifs'non contigus sont exécutés par la répétition du tri stable de base à indicatif unique. Dans le mode d'opération recherche, les signaux d'entrée de commande d'omnidiffusion pour la mémoire sont constitués par les signaux EFE et KFO de définition de zone d'indicatif de recherche, par les signaux ETUE et ETUO d'indicatif de recherche et parle signal de mode d'omnidiffusion égal à RECHERCHE =, RECHERuas Cou RECHERCHE > . ta zone d'indicatif de recherche, gélifiée extérieure- ment, peut être constituée par tout bloc de 1 à 5positions de bit contiguës. tes signaux KTUE et UD fournissent l'indicatif de recherche et définissent les bits d'étiquette dans lesquels sont écrits les résultats d'une recherche fructueuse.On peut voir, d'après l'équation (3) de IT donnée ci-dessus que tous les éléments de traitement actifs restent dans l'état direct pendant toute la procédure de recherche. Le mode de fonctionnement d'un élément de traitement PEi actif au cours d'un cycle complet de la boucle L. i I qui lui est associée est le suivant. Au moment où le signal SP est appliqué initialement à la machine d'état de comparateur 54 (figure 8), l'impulsion bKF? qui coïncide avec le flanc antérieur de l'impulsion EF amène séquentiellement la machine dlétat de comparateur 54 dans l'état =, de manière semblable à ce qui a été décrit cidessus à propos du mode tri. t'élément de traitement PE. compare la dormée sur L avec l'indicatif de recherche sur la ligne K?U pendant l'intervalle défini par EF et il classe la donnée selon qu'elle est égale, inférieure ou supérieure à l'indicatif. ta classification est enregistrée par le moyen de l'état interne de la machine d'é- tat de comparateur 54 de la figure 8. La machine d'état de compara- teur 54 passe dans l'état approprié et s'y maintient, de manière semblable à ce qui a été décrit ci-dessus à propos du mode tri. Si la classification enregistrée est en conformité avec le mode de recherche de la commande d'omnidiffusion, le signal SS passe au niveau supérieur conformément à l'équation de SS donnée ci-dessus parmi les équations (3). Que la recherche soit ou non fructueuse pour PEi, après la chute de KF, SS peut être écrit dans la boucle L à titre de bit de réponse ou d'étiquette dans la zone spécifiée par KTU.C'est ce qu'on peut voir d'après les connexions de sortie RF, RD et SS entre le système logique 55 de sortie du comparateur (figure 8) et la commande de boucle 22 (figure 5), conformément aux équations logiques ( de RF, RD et SS données ci-dessus. La durée moyenne de recherche est de 3 r/2 secondes, y compris l'écriture du bit de réponse. En faisant appel à des séquences appropriées d'opera- tions de recherche, il est possible d'effectuer des recherches avec des indicatifs composés et multiples Par exemple, trois opérations de recherche permettent de réaliser une recherche nentre des limi teste. tes opérations de recherche ici décrites constituent un ensen- bie fonctionnelle@ent complet.Si S1 et S2 sont deux opérations zueIeonques de recherche ou séquences d'opérations de recherche qui peuvent entre effectuées par la mémoire, et Si tl et t2 sont les bits de réponse correspondants, des opérateurs logiques (négation), A(cononction) et # (union) appliqués à S1 et S2 peuvent entre réa lisés par des opérations de recherche secondaines comme suit S1 # S2 t1 t2 = "11" S1 # S2 t1 t2 > "OO" # S1 t1 t2 = "O" Une interprétation directe par le matériel de questions complexes à base de données est rendue possible par les opérations de recherche décrites ci-dessus. tes articles de donnée étiquetés en conséquence d'une recherche fructueuse, selon ce qui a été décrit ci-dessus, peuvent être extraits de la mémoire. Il existe deux catégories de problèmes d'extraction : l'extraction avec réponse unique et l'extraction avec réponse multiple. Dans le premier cas, les articles répondants, stils existent, sont connus comme étant uniques; dans le second cas, ils ne le sont pas nécessairement. Par exemple, pour une opération de RECHERCHE = dans un fichier d'articles faisant intervenir des numéros de plaque d'immatriculation ou des numéros de sécurité sociale, la réponse est urique en cas d'indication d'une recherche fructueuse à propos d'un indicatif de recherche d'un numéro particulier de plaque d'immatriculation ou de sécurité sociale.Si par contre la recherche s'effectue par exemple dans un fichier d'articles de clients contenant des noms de clients, une recherche d'un nom de famille particulier ne fournira pas forcément une réponse unique. Pour l'extraction avec réponse unique, la ligne de commande d'omnidiffusion DSR est mise au niveau supérieur. immédiatement après une recherche fructueuse, l'article répondant est acheminé directement et constamment vers la ligne 17 de sortie de réponse de la mémoire (figure 1). C'est ce qui ressort de l'équation (3) pour Ri, de l'équation (1) pour ER, de la commande d'extraction statique 24 de -la- figu-re 4 et du système logique 55 de sortie du comparateur de la figure 8. lorsque DSR est au niveau supérieur, ER passe au niveau supérieur et, étant donné que ES est au niveau supérieur en raison de la recherche fructueuse, l'équation de Ri montre que le signal d'entrée Z. du comparateur est acheminé vers la ligne de réponse Ri de l'élément de traitement associé. Etant donné que la boucle Li est connectée à l'entrée Z. du système logique 55 de i i sortie du comparateur (figure 8), l'équation (3) pour Ri montre que cet article est acheminé vers la ligne de réponse. La durée de réponse totale est en moyenne de 3 r/2 secondes. lorsqu'on peut stattendre à ce que la réponse à une recherche ne sera pas unique, on utilise une procédure d'extraction d'article de donnée à réponsemultiple, Il existe deux de ces procédures dans le cadre du mode de réalisation ici considéré, à savoir une extraction statique à réponse multiple et une extraction dynamique à réponse multiple. Dans l'extraction statique à réponse multiple, il n'y a pas de mouvement de données entre boucles. Afin d'extraire statiquement des articles à réponse multiple, le signal de commande d'omnidiffusion DSR est maintenu au niveau inférieur. Après une période d'attente appropriée T à la suite d'une opération de recherche, le signal de sortie ER de la commande d'extraction statique 24 (figures 4 et 7) est au niveau supérieur pour l'un au maximum des éléments de traitement PE.. S'il existe un tel PEi, c'est'l'élément de traitement qui a le plus petit index parmi ceux qui effectuent une recherche fructueuse. L'article répondant sur la boucle Li associée est acheminé de manière persistante vers la ligne de réponse de sortie 17 de la mémoire (figure 1). C'est ce qui ressort des équations (1) pour SS. - et ER, de l'équation (3) pour Ri et des figures 1, 4 et 7.A la suite d'une opération de recherche, SS est au niveau supérieur dans tous les PE ayant des articles répondant avec succès. étant donné que SS est un signal de commande de chaîne, on peut voir que tous les PE. dont l'index est supérieur au plus petit index parmi ces PE effectuant une recherche fructueuse, auront un signal d'entrée SSi 1 de niveau supérieur, ce qui fait passer ER au niveau inférieur pour ces PE. Ce n'est que le PE qui a le plus petit index qui a un signal d'entrée SS. 1 de ni i-1 veau inférieur, de sorte que sa ligne ER est au niveau supérieur. On peut donc voir, d'après les équations (3) pour Ri, que l'article associé au PE qui a 1'- index le plus petit parmi ceux qui effectuent une recherche fructueuse est délivré à la ligne de réponse 17 (figure 1). ta période d'attente T doit être au moins aussi grande que le temps nécessaire à un signal pour se propager asynchroniquement à travers la chaîne complète de commandes d'extraction statique 24, cette durée pouvant être choisie avec prudence égale à nt secondes. le temps total de réponse est 5 r/2 + nt + r = nt + 5 r/2 secondes. L'extraction de réponses successives est déclenchée par ltapplication par impulsions du signal d'entrée de commande d'omnidiffusion NR aux commandes d'extraction statique 24 de tous les BE. C'est ce qui ressort de l'équation (1) pour RC et du tableau 4, en ce sens que seule la ligne RC issue du PE ayant le plus petit index parmi ceux qui effectuent une recherche fructueuse passe au niveau supérieur, ce qui amène séquentiellement la machine d'état de compa rateur 54 associée à I1 état REPOS, provoquant à son tour une chute du signal SS associé. Cela permet au signal ER d'agir alors de la manière décrite ci-dessus sur le PE qui a l'index suivant dans l' ordre croissant parmi ceux qui effectuent une recherche fructueuse. Ainsi, par application par impulsions successives du signal d'entrée NR, tous les articles de recherche fructueuse sont acheminés vers la ligne de réponse 17 dans l'ordre croissant d'index. L'extraction de la kième réponse (k # 2) demande un délai supplémentaire de (nk+1)t+r secondes. Le temps de réponse d'extraction statique peut être notablement réduit par segmentation de la mémoire à l'instant de l'extraction et collationnement des segments de mémoire pour une réponse. Dans ce cas, le temps de réponse total pour la première. extraction est d'environ nt/s + 5 r/2 secondes, s étant le nombre de segments de mémoire d'égale longueur. te temps de réponse peut être réduit à un minimum si l'on choisit s = Dans la procédure d'extraction dynami f d'articles de données à réponse multiple, on fait appel à une opération de tri, telle que décrite ci-dessus, à la suite de ltoperation de de recherche, et le bit de réponse de recherche est utilisé comme indicatif de tri. B'un des deux canaux de données de mémoire 20 ou 21 (figure 1) est sélecté, comme canal d1 extraction et, 1' opération de tri appro priée, TRICQU TEX , est utilisée pour diriger les articles ré- pondants vers la borne de sortie du canal d'extraction sélecté. Un système logique supplémentaire de type classique (non repre'senté), au niveau du canal d'extraction, peut entre utilise pour rerettre en l'état initial le bit de réponse d'un article répondent au moment où il arrive à la borne de sortie et pour recharger l'article modifié par la borne d'entrée du canal d'extraction sélecté. On est ainsi assuré que tous les articles répondants seront à la fois ex traits et conservés à l'intérieur de la mémoire pour des opérations ultérieures. te temps de réponse total moyen pour la première extraction est d'environ nr/4 secondes.Comme on l'a indiqué cidessus à propos de la procédure d'extraction statique, le temps de réponse pour l'extraction dynamique peut entre abrégé par segmentation de la mémoire au moment de l'extraction. La mémoire peut titre vidée de toutes les données par omnidiffusion du mode OISIF et passage au niveau supérieur des - signaux EFE et KFO afin de ramener toutes les machines d'état de comparateur 54 (figure 8) de tous les PE dans l'état de REPOS (tableau 4). les signaux KFE et KFO sont alors amenés au niveau inférieur, le mode RECHERCHE = est omnidiffusé et les signaux KTUE et ETUO sont amenés au niveau supérieur pour un cycle complet de boucle. le fait que la mémoire est vidée par application de cette procédure ressort des équations (3) pour RF et RD et du circuit de commande de boucle de la figure 5.Par l'application des signaux de la manière décrite, le signal de zone de remplacement RF passe au niveau supérieur, tandis que le signal de donnée de remplacement RD passe au niveau inférieur. Il est donc visible sur la figure 5 que des données zéro sont acheminées à travers le tran- sistor 31 pour emplir complètement de zéros l'article de donnée t.. Etant donné que les signaux sont omnidiffusés à la mémoire entière, des zéros sont chargés dass chaque position de bit de celle-ci. l'ensemble de la séquence d'effacement prend environ r+t secondes Des fichiers de données peuvent être chargés dans la mémoire ou en astre décharges en utilisant l'un des deux canaux de données comme canal de chargement ou de déchargement et en donnant une terminaison appropriée à à autre canal. la mémoire est tout d'abord effacée de la manière décrite et le chargement de la mémoi- re est effectué en faiBant-appel à 11 opération de tri appropriée avec une zone d'indicatif recouvrant toute zone de donnée connue comme n'étant pas exclusivement emplie de zéros, zone qui peut constituer l'article entier. Le fichier est présenté en série à la borne d'entrée du canal de chargement". te déchargement de la mémoire est effectué de manière semblable. Une constante appropriée, O ou 1, est présentée à la borne d'entrée du canal de déchargement, une opération de tri est déclenche et le fichier apparat en série à la borne de sortie du cantal de déchargement. le chargement ou le déchargement de la mémoire entière prend nr secondes. Un chargement et un déchargement simultanés sont possibles toutes les fois que le fichier de chargement comporte une one de donnée dont les valeurs sont uniformément inférieures ou supérieures aux valeurs prises par la zone de donnée correspondante dans le fichier de déchargement. Cette condition peut être réalisée indépendamment de la donnée si un unique bit est consacré à cette, fin dans chaque fichier. Le chargement et le déchargement simultanés de la mémoire entière prennent nr secondes. te temps pour le chargement peut être encore réduit par fractionnement de la mémoire en un certain nombre de segments et par chargement des segments en parallèle à partir d'un même nombre de sources de données. La même considération s'applique au déchar gement de la mémoire dans un meme nombre de réceptacles de données. Une mise à jour de remplacement peut être effectuée en parallèle sur tous les articles qui répondent à une quelconque séquence S d'une ou de plusieurs opérations de recherche et qui sont étiquetés, par exemple dans le bit t. Une opération de recherche pour t = "1" est effectuée afin d'amener séquentiellement les machines d'état de comparateur 54 associées (figure 8) dans l'état Cette opération est suivie par une transition de mode vers MISE A JOUR. La mise à jour elle-même est omnidiffusée sur les lignes K et ETUO, en même temps que l'information de zone de mise à jour sur les lignes skS et XFO. tes détails de la piocédure de MISE A JOUR ressortent des équations (3) pour RF et RD et du schéma de la commande de boucle de la figure 5.Le temps total de mise à jour est en moyenne de 5 r/2 secondes. La "forme" de la mémoire peut être transformée pour être adaptée à diverses dimensions d'articles, en une opération de RECONFIGURATION. Avec n boucles de mémoire de base, d'une dimension de tbits, une reconfiguration à n/k boucles de dimension klbits pour une quelconque valeur de k (1 # k # n) est possible. La reconfi- guration est commandée par omnidiffusion du signal de mode RECONFIGURATION sur les -lignes de mode de commande d'omnidiffusion 15 (figure i) et par application d'un mot d'activation approprié à la ligne de commande de chaîne 16. Les détails de la procédure dereconfiguration ont été indiqués ci-dessus à propos de la commande d'activité et de phase 23, décrite en référence aux figures 4 et 6. Les opérations TRI, CHARGEMENT/DECHARGEMENT, RECHERCHE, EXTRACTION et MISE A JOUR s'appliquent à toutes les formes de la mémoire. Une simplification de la-forme de réalisation ci-dessus décrite de l'invention peut être réalisée en ce qui concerne les éléments de traitement PE. pour lesquels i est impair, et exclusivement en ce qui les concerne. Il va de soi que ces éléments de traitement, lorsqu'ils sont actifs, appartiennent nécessairement à la phase impaire. Il en sera ainsi pour toutes les formes de la mémoire. lies signaux de commande d'omnidiffusion EFE et KTUE n'ont donc pas besoin d'être prévus pour ces PE. Pour se référer plus particulièrement à la figure 4, ces signaux n'ont pas besoin d'être appliqués et la commande d'activité et de phase 25 est rebaptisée commande d'activité.En outre, à propos de la figure 6, le multivibrateur bistable de déclenchement 37 ainsi que les transistors 4043 n'ont pas besoin d'être utilisés. les figures 10 et 11 illustrent ces simplifications pour des PE à indice impair en ce qui concerne respectivement les figures 4 et 6, le numéro de référence 23 ayant été mis sous la forme 23' pour désigner la partie simplifiée. Dans cette forme de réalisation simplifiée, si PE. est actif, la commande d'activité 23' (figure 1Q) transmet les signaux KFO et KTUO au comparateur 25. Sur la figure il, le multivibrateur bistable de retardement 36 constitue l'une des cellules d'un registre d'activation dans lequel un mot d'activité est introduit par décalage sous la commande d'un signal d'horloge conditionné par El (non représenté) lorsque la mémoire est dans le mode RECONFIGURATION, de manièré semblable à ce qui a été décrit cidessus à propos de la figure 6. Bes opérations de mémoire décrite cidessus de TRI, CHARGEMENT/DECHARGERENT, RECHERCHE, EXTRACTION, MISE A JOUR et RECONFIGURATION demeurent inchangées avec cette forme de réalisation. La simnlification aboutit à une réduction d'environ 5% de la surface de la plaquette du PE sans aucune perte de capacité fonctionnelle. Une autre simplification peut être introduite dans la forme de réalisation ci-dessus décrite de l'invention en limitant la configuration de la mémoire à des multiples impairs de la lon- gueur de boucle de base. Avec cette restriction, la simplification s'applique à tous les éléments de traitement BE. pour lesquels i est pair, et exclusivement à ceux-ci. Il va de soi que ces éléments de traitement, lorsqu'ils sont actifs, appartiennent nécessairemeli à la phase paire. Gela s'applique à toutes les formes de mémoire dans lesquelles la longueur de boucle reconfigurée est un multiple impair de la longueur de boucle de base. Ainsi, les signaux de commande d'omnidiffusion KFO et KTUO ne sont pas appliqués à ces PE. Les modifications qui en résultent sont semblables à celles qui ont été décrites ci-dessus au sujet des SE à indice impair. On peut donc utiliser dans ce cas les figures 10 et 11 en remplaçant respectivement les signaux d'entrée EFO et ETVO par EFE et KTUE. Dans cette forme de réalisation, les opérations de mémoire décrites ci-dessus de TRI, chargement/dechargement, RECHERCHE, EXTRACTION, MISE A JOUR et RECOiNFIGURATION restent inchangées, à cette exception qu'avec n boucles de mémoire de base de dimension & its, une reconfiguration à n/k boucles de dimension k & its, pour toute valeur impaire de k ( 1 # k # n), est possible.Cette simplification aboutit a une réduction supplémentaire de 5# de la surface d'une plaquette, mais elle limite quelque peu la souplesse de reconfiguration de la mémoire. Il va de soi que les divers signaux de commande, tels que les signaux de commande d'omnidiffusion ELFE, EO, EXUE, ETIJO, NR et DSR, ainsi que les signaux de mode d'omnidiffusion TRI TRI > , RECHERCHE =, RECHERCHE > , RECHERCHE CHARGEMENT/DECHARGEMENT, , RECHERCHE, EXTRACTION, MISE A JOUR et RECONFIGURATION, mais il va de soi que d'autres fonctions peuvent être introduites dans la mémoire par l'inclusion de circuits appropriés dans les éléments de traitement. La mémoire de la présente invention est utilisée; aussi bien pour l'exécution des fonctions de manipulation de données et de reconfiguration de mémoire décrites ci-dessus que comme mémoire de données de base, par exemple par la commutation à l'état de REPOS (tableau 4) de toutes les machines d' état de comparateur 54 (figure 8). D'autres procédures pour effectuer une mémorisation de données de base peuvent êture envisagées d'après la description détaillée de l'invention qui précède. les formes de réalisation ci-dessus décrites de la présente invention peuvent être utilisées également pour une opération à accès aléatoire, en réservant une partie de chaque boucle pour l'enregistrement d'une adresse binaire unique. Ainsi, le-mode de recherche précédemment décrit peut être appliqué avec EF définissant la zone d'adresse et KTU fournissant l'adresse voulue. Etant donné que les adresses sont codées sous une forme unique, une réponse unique est fournie et l'article d'adresse est extrait par la procédure d'extraction à réponse unique précédemment décrite, sur la ligne de réponse 17 de la figure 1. On peut donc effectuer une LECTURE à accès aléatoire. On peut aussi exécuter une ECRITURE à accès aléatoire en adressant de nouveau la boucle voulue par application de la procédure de recherche, puis en introduisant le mode MISE A JOUE pour l'écriture dans la boucle répondante. fl est visible que les opérations de mémoire ci-dessus décrites de TRI, CHARGEMENT/DECHARGEMENT, RECHERCHE, EXTRACTION, MISE A JOUR et RECONFIGURATION sont des combinaisons diverses desl fçnctions primitives de la mémoire ; (A) COMPARAISON, (B) EOEANGE MUTUEL, (C) OMNIDIFFUSION DIE DONNEES et (D) REUNION DES REFONSES, comme le montre le tableau 5 suivant. TABLEAU 5. f 1 POB & 'PLOTiS C P,o- CK:IDI?X-uSION Ru"',T,ION R ILTITiTES RAISON MUTUEL DE DOKNEES REPONSEa OPSRhTIGUS ~~~~ . SI x x x CHARGEMERHT/ x BBCffARO B;T2- x x RSCHERCHE x x XTCTIO: x x x .,,. . J\J'jR x RECOi2IGUERA TICN De ce qui précède, il ressort que la mémoire de calculatrice selon l'invention, composée de boucles de mémoire circulantes en série et d'un système logique de traitement réparti, exé- cute, outre la fonction fondamentale de stockage d'information, un traitement de tri hors ligne, une recherche associative, une mise à jour et une extraction. ta mémoire est également capable de modifier dynamiquement la dimension de ses boucles pour s'adapter aux exigences variables concernant les données. En tant que l'un des éléments d'une hiérarchie de mémorisation d'une calculatrice, la mémoire trouve des applications dans le traitement de base des données et la gestion de mémoire.L'invention a donc pour objet une mémoire adressable, à auto-tri, restructurable, qui possède et commande les fonctions primitives de comparaison en série et d'échange mutuel en série de manière à disposer de ces possibilités en un unique dispositif de mémoire circulante. Il y a lieu de considérer que des formes de réalisation de l'invention mettant à profit les techniques LSI actuelles fourniront un dispositif dont le prix de revient est comparable à celui de mémoires à accès aléatoire utilisant les mêmes techniques, tout en offrant en plus les possibilités supplémentaires dont il a été question ci-dessus. Comparé à des-mémoires adressables de ltétat actuel de la technique, le présent dispositif de mémoire se révèle nettement moins coûteux en ce qui concerne l'exécution des fonctions qui sont communes aux deux types de mémoire. L'invention a été décrite sous ses formes de réalisation préférées, mais il est bien entendu que les termes qui ont été utilisés sont des termes descriptifs plut8t que limitatifs, et que des modifications peuvent être apportées dans les limites des revendications annexées, sans que lton s1 écarte pour autant de la portée réelle et de l'esprit de l'invention envisagée sous ses aspects plus larges. - REVENDICATIONS 1.- Dispositif de mémoire numérique pour stocker et traiter des;données numériques, caractérisé en ce qu'il comprend: plusieurs boucles de mémoire circulantes pour y mémoriser et y faire- circuler les données numériques; plusieurs circuits de traitement de données; chaque circuit de traitement de données étant monté en série dans une paire de boucles de mémoire circulantes; chaque boucle de mémoire circulante étant connectée en série à travers deux circuits de traitement de données en des points respectivement différents de la boucle; et des moyens pour appliquer des signaux de commande de manipulation aux multiples circuits de traitement de données; chaque circuit de traitement de données étant construit et monté de manière à effectuer plusieurs opérations de manipulation de données à l'égard des données numériques en réponse aux signaux de commande de manipulation de données, tandis que les données numériques circulent en série à travers ces circuits de traitement de données. 2.- Dispositif selon la revendication t, caractérisé en ce que les moyens pour appliquer des signaux'comprennent des moyens pour appliquer un signal définissant le mode aux multiples circuits de traitement de données. 3.- Dispositif selon la revendication 2, caractérisé en ce que les moyens pour appliquer des signaux comprennent en outre des moyens pour appliquer des signaux définissant des zones dtindi- catif aux multiples circuits de traitement de données. 4.- Dispositif selon la revendication 3, caractérisé en ce que les circuits de traitement de données comprennent : des moyens comparateurs qui répondent au fait que le signal définissant un mode spécifie un mode de tri, aux signaux définissant une zone d'indicatif et aus.données numériques qui circulent dans la paire de boucles de mémoire associée, en effectuant des comparaisons entre les données contenues dans la paire de boucles de mémoire dans les zones d'indicatif définies par les signaux définissant les zones 'd'indicatif, et en produisant un signal d'échange mutuel entre boucle- comformément à ces comparaisons de données; et des moyens de commande de boucle, montés en série dans la paire de boucles associée et réagissant au signal d'échange mutuel entre boucles en établissant sélectivement une connexion isolante ou d'échange mutuel de données entre les deux boucles, conformément au signal d'échange mutuel entre boucles; d'où il résulte qltest effectué un tri des données numériques qui circulent dans les multiples boucles de mémoire circulantes, en réponse au signal définissant le mode de tri. 5.- Dispositif selon la revendication 4, caractérisé en ce que les moyens pour appliquer des signaux comprennent en outre des moyens pour appliquer un signal définissant un indicatif aux multiples circuits de traitement de données. 6.- Dispositif selon la revendication 5, caractérisé en ce que les moyens comparateurs comprennent des moyens qui repondent au fait que le signal définissant le-mode spécifie un mode de recherche, aux signaux définissant une zone d'indicatif, au signal définissant un indicatif et aux données numériques qui circulent dans l'une des deux boucles de mémoire associées, en effectuant - des comparaisons entre les-données d' indicatif fournies par le signal définissant l'indicatif et les données contenues dans ladite boucle de mémoire dans les zones d'indicatif définies-par les signaux définissant les zones d'indicatif, et en produisant un signal de recherche fructueuse qui représente une recherche fructueuse ou infructueuse, d'après les comparaisons des données; ces moyens eomparateurs produisant le signal d'échange mutuel pour établir ladite connexion isolante dans les moyens de commande de boucle lorse que le signal définissant le mode de recherche est actif; d'où il résulte qu'est effectuée une recherche concernant la donnée d'indicatif des données numériques circulant dans les multiples boucles de mémoire- circulantes, en réponse au signal définissant le mode de recherche. 7.- Dispositif selon la revendication 6, caractérisé en ce que les moyens comparateurs comprennent des moyens pour produire un signal de zone de remplacement définissant une zone de remplacement des données numériques qui circulent dans ladite boucle de mémoire et un signal de donnée de remplacement définissant une donnée à insérer dans ladite zone de remplacement; et en ce que les moyens de commande de boucle comprennent des moyens qui répondent au signal de zone de remplacement et au signal de donnée de remplacement en insérant ladite donnée de remplacement dans ladite zone de remplacement tandis que les données numériques circulent à travers les moyens de commande de boucle. 8.- Dispositif selon la revendication 7, caractérisé en ce que. les moyens pour appliquer des signaux comprennent en outre des moyens pour appliquer un signal définissant une zone d'étiquet- te aux multiples circuits de traitement de données. 9. Dispositif selon la revendication 8, caractérisé en ce que les moyens comparateurs comprennent en outre des moyens pour rendre le signal de zone de remplacement égal au signal d6- finissant une zone d'étiquette lorsque le signal définissant le mode de recherche est actif et pour rendre le signal de donnée de remplacement égal au signal de recherche fructueuse, de manière à inserer-ce. signal.de recherche fructueuse dans la zone d'étique,,tte- définie par le signal définissant une zone d'étiquette dans le données numériques qui circulent dans ladite boucle de mémoire 10.- Dispositif selon la revendication 9, ca - éri- sé en ce que le dispositif de mémoire comprend au moins un canal de données à une extrémité des multiples' boucles de mémoire circulantes., et en ce que quand le signal définissant le mode de tri est actif et que le s signal définissant une zone d'indicatif est rendu égal au signal définissant une zone d'étiquette, les données numériques pour.lesquelles le signal de recherche fructueuse dans la zone d'é- tiquette représente une recherche fructueuse sont dirigées vers le canal de données en vue d'une extraction. 11.- Dispositif selon la revendication 7, caractérisé en ce que les multiples circuits de traitement de données sont disposés en séquence dans le dispositif de mémoire et en ce que les moyens comparateurs comprennent une sortie de réponse, ler sorties de réponse des multiples circuits de traitement de données étant connectées en commun pour constituer une ligne de réponse pour le dispositif de mémoire. 12.- Dispositif selon la revendication il, caractéri sé en ce que chaque circuit de traitement de données comprend des moyens de commande d'extraction de données qui répondent au signal de recherche fructueuse provenant des moyens comparateurs associés et à un signal de chaîne de recherche fructueuse provenant du circuit de traitement de données précédent dans ledit montage séquentiel, en fournissant un signal de validation de réponse aux moyens comparateurs associés et un signal de chaîne de recherche fructueuse au circuit de traitement de données immédiatement suivant; le signal de validation de réponse n'étant rendu actif qu'au niveau du premier circuit de traitement de données du montage séquentiel dont les moyens comparateurs fournissent un signal de recherche fructueuse qui représente une recherche fructueuse; le signal de chaine de recherche fructueuse fourni aux circuits de traitement de données qui font suite audit premier circuit de traitement de données rendant inactifs les signaux de validation de réponse de ceux-ci; chacun des moyens comparateurs comprenant des moyens pour diriger les données numériques qui circulent dans ladite boucle de mémoire associée vers la sortie de réponse, en réponse à un signal actif de validation de réponse; d'où il résulte une extraction des données numériques qui circulent dans ladite boucle de mémoire associée au premier circuit de traitement de données. -13. Dispositif selon la revendication 12, caractérise en ce que les moyens pour appliquer des signaux comprennent en outre des moyens pour appliquer un signal de réponse suivante aux multiples circuits de traitement de données. 14.- Dispositif selon la revendication 13, caractérise en ce que les moyens de commande d'extraction de données comprennent des moyens qui répondent au signal de réponse suivante en délivrant un signal de remise en l'état initial qui n'est rendu actif qu' au niveau du premier circuit de traitement de données qui, dans ledit montage séquentiel, a ses moyens comparateurs qui délivrent un signal de recherche fructueuse représentant une recherche fructueuse; et en ce que les moyens comparateurs comprennent des moyens pour ramener le signal de recherche fructueuse dans l'état représentant une recherche infructueuse en réponse à un signal actif de remise en l'état initial; d'où il résulte l'extraction des données numériques qui circulent dans ladite boucle de mémoire associée au circuit de traitement de données qui fait suite audit premier circuit de traitement de données et auquel est associé le signal de recherche fructueuse représentant une recherche fructueuse. 15.- Dispositif selon la revendication 10, caractérisé en ce que le canal de données comporte une borne d'entrée et en ce que lorsque le signal définissant le mode de tri est actif, que le signal définissant une zone d'indicatif recouvre une zone de données non emplie de zéros et qu'un fichier de données à charger est appliqué à ladite borne d'entrée, ce fichier de données est chargé dans le dispositif de mémoire. 16,- Dispositif selon la revendication 15, caractérisé en ce que le canal de données comporte une borne de sortie et en ce que lorsque le signal définissant le mode de tri est actif, que le signal définissant une zone d'indicatif recouvre une zone de données non emplie de zéros et qu'une constante est appliquée à ladite borne d'entrée, le contenu du dispositif de mémoire est déchargé au niveau de la borne de sortie. 17.- Dispositif selon la revendication 9, caractérisé en ce que les moyens pour appliquer des signaux comprennent en outre des moyens pour appliquer un signal définissant une zone de mise à jour et un signal définissant une donnée de mise à jour aux multiples circuits de traitement de données. 18.- Dispositif selon la revendication 17, caractérisé en ce que les moyens comparateurs comprennent des moyens qui repondent au fait que le signal définissant le mode spécifie un mode de mise à jour, en rendant le signal de zone de remplacement égal au signal définissant une zone de mise à jour et en rendant le signal de donnée de remplacement égal au signal définissant une donnée de mise à jour, de manière à mettre à jour, avec la donnée définie par le signal définissant une donnée de mise à jour, la zone de données définie, dans les données numériques sélectées qui circulent dans les multiples boucles de mémoire circulantes, par le signal définissant la zone de mise à jour, en réponse au signal définissant le mode de mise à jour. 19.- Dispositif selon la revendication 4, caractérisé en ce que chaque circuit de traitement de données comprend en outre des moyens de commande d'activité qui répondent au fait que le signal de définition de mode spécifie un mode de reconfiguration et a un signal d'activité, en rendant actif ou inactif le circuit de traitement de données d'après ce signal d'activité, ce signal d'ac tinté étant appliqué aux moyens de commande de boucle pour établir inconditionnellement la connexion d'échange mutuel de données pour un circuit de traitement de données inactif et pour rendre le signal d'échange mutuel entre boucles en mesure de sélecter la connexion d'échange mutuel de données ou la connexion isolante pour un circuit de traitement de données actif, de manière à effectuer une recozifLgu. ration du dispositif de mémoire en réponse au signal définissant le mode de reconfiguration. 20.- Dispositif selon la revendication 19, caractérisé en ce que la boucle de mémoire circulante est montée en série à travers deux circuits de traitement de données actifs en des points respectifs de la boucle qui sont distants d'une demi-longueur de boucle; en ce que les deux circuits de traitement de données actifs appartiennent respectivement à des phases impaire et paire; et en ce que les signaux définissant une zone d'indicatif appartiennent respectivement aux phases impaire et paire. 21.- Dispositif selon la revcndication 20, caractérisé en ce que les moyens de commande d'activité comprennent en outre des moyens de commande de phase qui répondent au fait que le signal définissant le mode spécifie le mode de reconfiguration et au signal d'activité en rendant efficaces les signaux de zone dtin- dicatif de phase impaire ou paire d'après la phase respective du circuit de traitement de données associé. 22.- Dispositif selon la revendication 12, caractérisé en ce que les moyens comparateurs sont constitués par : une machine d'état séquentiel qui répond au signal définissant le mode, au signal définissant une zone d'indicatif, au signal définissant un indicatif et aux données numériques qui circulent dans l'une au moins des deux boucles de mémoire associées, en effectuant lesdites comparaisons de données et en délivrant des signaux d'état d'après ces comparaisons; et un système logique de sortie de comparateur qui répond au signal définissant le mode, au signal définissant une zone d'indicatif, au signal définissant un indicatif, aux données numériques qui circulent dans l'une des boucles de mémoire associées, au signal de validation de réponse et aux signaux d'état, en délivrant ledit signal d'échange mutuel enfreboucles, ledit signal de recherche fructueuse, ledit signal de zone de remplacement, ledit signal de donnée de remplacement et ledit signal de sortie de réponse, conformément à ces signaux. 23.- Dispositif selon la revendication 1, caractérisé en ce que chaque circuit de traitement de données est monté en série'dans chacune de deux boucles de mémoire circulantes adjacentes. 24.- Dispositif selon la revendication 1, caractérisé en ce que chaque boucle de mémoire circulante est montée en série à travers le circuit de traitement de données en des points respectifs de la boucle qui sont distants d'une demi-longueur de boucle. 25,- Dispositif selon la revendication 1, caractérisé en ce que chaque boucle' de mémoire circulante est constituée par un registre à décalage à retour.