1. La présente invention concerne un circuit intégré et, plus particulièrement, un circuit intégré incorporant des circuits logiques à mode de fonctionnement par courant. Les circuits logiques à mode de fonctionnement par courant sont largement utilisés comme portes logiques au fonctionnement rapide. Un circuit logique à mode de fonctionnement par courant est fondamentalement constitué de deux transistors, les émetteurs des deux transistors étant connectés en commun à une source de courant, la base de l'un des transistors étant alimentée avec un signal d'entrée et la base de l'au- tre transistor avec une tension de référence. La tension de référence est généralement réglée à une valeur sensiblement moyenne de l'amplitude du signal d'entrée. Cette valeur de la tension de référence correspond à un niveau logique et a une signification importante. Dans un circuit intégré comportant une pluralité de circuits logiques à mode de fonctionnement par courant, on a pratiqué une méthode o une tension de référence est four- nie en commun à tous les circuits logiques depuis l'exté- rieur du circuit intégré.Dans une autre méthode, un circuit à tension constante commun est prévu dans le circuit intégré pour tous les circuits logiques de façon que la tension de référence produite par le circuit à tension constante soit 2. utilisée. Mais, dans la méthode o la tension de référence est fournie depuis l'extérieur à tous les circuits logiques à mode de fonctionnement par courant, la tension de référen- ce ne peut être réglée à une valeur centrale de l'amplitude du signal d'entrée pour tous les circuits logiques. Cette tendance est renforcée par les fluctuations dues à la fabri- cation, à la température et à la tension d'alimentation du circuit intégré. On se trouve ainsi devant l'inconvénient de îO la détérioration des marges de bruit. D'autre part, dans le cas o on utilise la tension de référence produite par le circuit à tension constante,les diverses fluctuations peuvent être compensées pour les si- gnaux du circuit intégré. Cependant, dans un circuit logique à mode de fonctionnement par courant alimenté avec le signal provenant de l'extérieur, la valeur du niveau logique de ce circuit apparaît décalée du côté source d'alimentation par les fluctuations dues à la source d'énergie, à la températu- re et autres fluctuations. Cela se traduit par l'inconvénient du décalage de la tension de référence par rapport à cette valeur moyenne, s'agissant du signal extérieur, de sorte que les marges de bruit se trouvent réduites. La présente invention a par conséquent pour objet de prévoir un circuit intégré équipé d'une pluralité de circuits logiques à mode de fonctionnement par courant pou- vant fonctionner avec des marges de bruit élevées. Unautre objet de la présente invention est de pré- voir un circuit intégré du type logique à commutation de cou- rant qui puisse fonctionner rapidement avec une faible con- sommation d'énergie. Selon la présente invention, on prévoit un circuit intégré comprenant une pluralité de circuits logiques à mode de fonctionnement par courant, caractérisé en ce qu'une ten- sion de référence provenant de l'extérieur est utilisée dans un étage d'entrée du circuit logique afin de recevoir un si- gnal extérieur et une tension de référence produite dans le circuit intégré est fournie aux circuits logiques restants. 3. Selon la présente invention, on prévoit un circuit intégré comprenant une borne d'entrée, une borne de sortie, une borne de tension de référence pour recevoir une tension de référence, un premier circuit logique à mode de fonction- nement par courant comprenant un point d'entrée et un point de référence, un second circuit logique à mode de fonction- nement par courant comprenant un point d'entrée recevant un signal produit dans le circuit intégré et un point de réfé- rence, un circuit générateur de tension de référence inter- iO ne pour produire une tension de référence interne, un premier moyen pour connecter la borne de tension de référence au point de référence du premier circuit logique à mode de fonctionnement par courant, un second moyen pour fournir la tension de référence interne produite par le générateur de tension de référence interne au point de référence du second circuit logique à mode de fonctionnement par courant, et un moyen de sortie pour fournir le signal de sortie du second circuit logique à mode de fonctionnement par courant à la borne de sortie. La présente invention-sera bien comprise lors de la description suivante faite en relation avec les dessins ci- joints dans lesquels: La figure 1 est un diagramme représentant un cir- cuit logique à mode de fonctionnement par courant classique; La figure 2 est un schéma de circuit représentant un circuit intégré du type à circuit logique à mode de fonc- tionnement par courant classique; La figure 3 représente des formes d'ondes d'un si- gnal d'entrée et d'un signal interne dans le circuit intégré à circuit logique à mode de fonctionnement par courant; La figure 4 est un schéma de circuit représentant un premier mode de réalisation de la présente invention; La figure 5 est un schéma sous forme de blocs re- présentant un exemple de circuit logique; La figure 6 est un schéma de circuit représentant un second mode de réalisation de la présente invention, dans lequel le circuit logique de la figure 4 est réalisé; 2466140 I -4. Les figures 7 et 8 sont des schémas de circuit re- présentant des exemples de sources à courant constant; et La figure 9 est un schéma de circuit représentant un exemple de circuit générateur de tension de référence interne. Dans la figure 1, on a représenté une structure de base d'un circuit logique à mode de fonctionnement par cou- rant. Les transistors Q1 et Q2 sont apairés de façon à commuter le courant d'une source de courant I située entre eux. Une tension de référence Vref est appliquée à la base du transistor Q2 par l'intermédiaire d'une borne 133 de sorte que l'opération de commutation est effectuée conformé- ment à la différence de potentiel entre la tension de signal à appliquer à la base (ou à une borne 132) du transistor Q1 par l'intermédiaire d'une borne 132 et la tension de réfé- rence citée ci-dessus. Des bornes 131 et 134 sont connec- tées à des sources de tension Vcc et VEE. Des éléments de charge 101 et 102 peuvent être des résistances. L'amplitude logique est déterminée par la chute de tension due à ces éléments de charge et aux courants les traversant, et les niveaux des courants sont sensiblement déterminés par la source de courant Il! de sorte qu'une am- plitude logique prédéterminée apparaît à une borne de sortie (Q). En liaison avec la figure 2,un circuit intégré du type à circuit logique à mode de fonctionnement par courant utilisant la tension de référence provenant de l'extérieur sera maintenant décrit. Le circuit intégré 1 comprend une pluralité de portes logiques du type à mode de fonctionnement par courant, certaines étant représentées par les références Gl...G3,et est équipée d'un groupe de bornes d'entrée 2, d'un groupe de bornes de sortie 3 et d'une borne de tension de référence 4. La porte G1 est une porte de l'étage d'entrée et comprend des éléments de charge Zil et Z12, les transistors Q1l et 2466140 1 5. Q12 et une source de courant constant Il,, o la base du transistor Ql1 est connectée à l'une des bornes d'entrée 2. Une porte G2 comprend des éléments de charge Z13 et Z14,des transistors Q13 et Q14 et une source de courant constant I12, o la base du transistor Q13 reçoit un signal intérieur (non représenté) produit à l'intérieur du circuit intégré 1. Une porte G3 est une porte de l'étage de sortie et comprend des éléments de charge Z15 et Z16, des transistors Q15 et Q16 et une source de courant constant I13. Le collecteur de transis- tor Q16 est couplé à l'une des bornes de sortie 3 de sorte qu'un signal de sortie s'y trouve produit. Les bases des transistors Q12' Q14 et Q16 sont alimentées en commun par la tension de référence VREF par l'intermédiaire de la borne 4. A ce stade, tous les circuits allant de la porte G1 de l'étage d'entrée à la porte G3 de l'étage de sortie sont similairement alimentés avec la tension de référence Vref et les opérations logiques peuvent être exécutées conformément à la différence entre la tension de référence Vref et la ten- sion de signal. Dans le circuit intégré du type logique à mo- de de fonctionnement par courant, le signal d'entrée prove- nant de l'extérieur et le signal interne produit dans le cir- cuit intégré sont de préférence réglés de façon à avoir la même amplitude d'excursion par rapport à la même tension de référence. Cependant, l'amplitude du signal d'entrée prove- nant de l'extérieur est généralement supérieure à celle du signal interne produit dans le circuit intégré, eu égard à la transmission du signal et à la nécessité d'éviter le bruit extérieur, et par conséquent, il est difficile de satisfaire l'objectif précédent. C'est-à-dire que les valeurs centrales (moyennes) du signal d'entrée et du signal intérieur ne peu- vent être réglées à la tension de référence. En outre, l'amplitude du signal interne est fré- quemment réduite par les fluctuations dues à la fabrication, à la température et à la tension de la source d'alimentation en énergie. En conséquence, la différence d'amplitude entre le signal d'entrée et le signal interne se trouve encore ac- crue, et cela se répercute sur la marge de bruit. Par exem- 2466140 i 6. pie, lorsque le signal d'entrée Vsig a une amplitude logi- que de 500 mV avec des excursions entre un niveau haut de 0 V et un niveau bas de -500 mV, le signal interne Vint a l'amplitude logique de 450 mV avec des excursions entre un niveau haut de 0 V et un niveau bas de -450 mV, comme cela est indiqué en figure 3. Dans ce cas, la tension de réfé- rence VREF fournie depuis l'extérieur du circuit intégré est réglée à -250 mV en correspondance avec une valeur cen- trale du signal d'entrée Vsig. Ainsi, une marge de bruit de 250 mV est obtenue dans l'étage d'entrée de la porte re- cevant le signal d'entrée Vsig du côté niveau bas et du cô- té niveau haut. Cependant, dans la porte recevant le signal interne Vint, la marge de bruit devient 200 mV du côté ni- veau bas, ce qui est insuffisant lorsqu'on prend en consi- dération les fluctuations dues à la source d'alimentation et à la température. En outre, la caractéristique-de réponse de la por- te recevant le signal interne Vint dépend d'une forme d'on- de du signal interne à appliquer par suite du déséquilibre des marges de bruit entre le côté de niveau haut et le côté de niveau bas. Par conséquent, on ne peut espérer un fonc- tionnement stable et rapide. En outre, si on a l'intention d'augmenter la marge de bruit du côté du niveau bas par augmentation de l'ampli- tude du signal interne, on se trouve devant l'inconvénient que la réduction de la puissance et de la vitesse dues à la réduction de l'amplitude logique interne n'est pas obte- nue. D'autre part, dans le cas o la tension de référen- ce produite à l'intérieur du circuit intégré n'est pas uti- lisée uniformément au lieu de la tension de référence Vref fournie de l'extérieur, les diverses fluctuations peuvent être compensées pour le signal produit dans le circuit inté- gré. Dans la partie recevant le signal externe, la tension de seuil semble dériver jusqu'au niveau de la tension d'ali- mentation V cc ou VEE par suite des fluctuations de la ten- sion de référence produite intérieurement. En conséquence, 7. le signal externe soit de niveau haut, soit de niveau bas a sa marge de bruit augmentée, alors que l'autre a sa mar- ge de bruit réduite, ce qui se traduit par un déséquili- bre. Cela signifie que la fluctuation de la tension de référence produite intérieurement dégrade les marges de bruit dans la partie de réception du signal externe. De plus, la-dérive de la tension de seuil provo- que la différence de durée pour que le signal externe (en- trée) atteigne la valeur de seuil conformément à sa forme d'onde (par exemple, du niveau haut au niveau bas, ou vice- versa). Il en résulte l'inconvénient que le déséquilibre est provoqué pendant le délai de réponse correspondant à la forme d'onde du signal externe. La présente invention sera maintenant décrite en liaison avec ses modes de réalisation. En liaison avec la figure 4, un circuit intégré du type à circuits logiques à mode de fonctionnement par cou- rant selon un premier mode de réalisation de la présente invention sera décrit. Ce circuit intégré 11 comprend un étage d'entrée avec des portes logiques G1l et G12, un éta- ge intermédiaire avec une porte logique G13 recevant les si- gnaux internes, un étage de sortie avec la porte logique G14 produisant un signal de sortie, un circuit générateur de tension de référence 14, un groupe de bornes d'entrée 12, un groupe de bornes de sortie 13, et une borne de tension de référence 20. La porte logique G1l comprend une paire de résis- tances de charge R1 et R2, trois transistors à émetteurs couplés Q21' Q22 et Q23' et une source de courant constant I21 o les bases des transistors Q21 et Q22 sont couplées aux bornes d'entrée 12-1 et 12-2, alors que la base du transistor Q23 est connectée à la borne de tension de réfé- rence 20, formant ainsi deux portes d'entrée NON OU. La por- te logique G12 comprend une paire de résistances de charge R3 et R4, trois transistors à émetteurs couplés Q24' Q25 et 2466140 7 8. Q26' et une source de courant constant 122. Les bases des transistors Q24 et Q25 sont couplées aux bornes d'entrée 12-3 et 12-4, alors que la base du transistor Q26 est cou- plée à la borne de tension de référence 20,formant ainsi une porte deux entrées NON OU. Le circuit générateur de la tension de référence 14 est constitué d'un circuit en série comprenant une ré- sistance R et une source de courant constant I251 insé- ré entre les bornes d'alimentation 21 et 22, une tension de référence interne étant obtenue à un point de jonction N4. La porte G13 comprend une paire de résistances de charge R5 et R6, trois transistors à émetteurs couplés Q27' Q28 et Q29' et une source de courant constant I23. Les ba- ses du transistor Q27 et Q28 sont connectées à un point de sortie N de la porte G11 et à un point de sortie N de la porte G12, respectivement, alors que la base du transistor Q29 est connectée au point N4 du circuit générateur de ten- sion de référence interne 14 de façon à recevoir la tension de référence interne et à fonctionner en porte OU à deux entrées. La porte G14 comprend une paire de résistances de charge R7 et R8,une paire de transistors à émetteurs couplés Q30 et Q31' et une source de courant constant 1241 o la ba- se du transistor Q31 est connectée au point N4 et la base du transistor Q30 reçoit un signal produit intérieurement, c'est-à-dire le signal provenant du point N3. Un point de jonction N5 de la résistance R au collecteur du transistor Q31 est couplé à une borne de sortie 13-1. Dans ce circuit intégré, l'amplitude du signal au groupe des bornes d'entrée est réglé à 500 mV (de O V à -500 mV), alors que l'amplitude des signaux internes, tels que les signaux provenant des points N1, N2 et N3, est ré- glée à 380 mV. La tension de référence VREF fournie à la borne 20 est alors réglée à -250 mV, alors que la tension de référence interne au point N4 est réglée à -190.mV. Les tensions de référence peuvent ainsi être ré- glées aux valeurs centrales respectives des amplitudes des 2466140 J 9. signaux devant être reçus dans toutes les portes. Ainsi, la tension de référence provenant de l'ex- térieur est pré-réglée dans le voisinage de la valeur cen- trale de la tension du signal externe, et la tension de ré- férence produite intérieurement est pré-réglée au voisinage de la valeur centrale du signal interne. Par conséquent, pour les deux signaux, les fluc- tuations dues à la fabrication du circuit intégré, à la température et à la tension de la source d'alimentation peuvent être compensées de façon que la tension de référen- ce puisse être à tout moment pré-établie au voisinage de la valeur centrale de la tension de signal. Il en résulte que par rapport au cas classique, o les opérations logiques sont exécutées à la tension uniforme de référence provenant de l'extérieur, les tolérances désirées de bruit peuvent être maintenues, même si l'amplitude du signal interne est diminuée de façon à réduire la puissance. Cela veut dire que l'augmentation de la vitesse peut être atteinte dans une mesure correspondant à la réduc- tion de l'amplitude du signal interne pour une même consom- mation d'énergie. En outre, par rapport au cas o les opérations lo- giques sont exécutées à la tension uniforme de référence produite intérieurement il est possible d'éliminer à la fois la réduction de la marge de bruit à l'étage d'entrée revevant les signaux externes, tels que G1, G2 due aux fluc- tuations de la tension de référence interne par suite des diverses fluctuations et du déséquilibre du temps de répon- se ou retard de propagation à la porte de l'étage d'entrée provoqués par le caractère variable de la forme d'onde d'en- trée externe. En liaison avec maintenant les figures 5 et 6, on procèdera à la description d'un second mode particulier de réalisation de la présente invention. Dans ce mode de réalisation, un circuit intégré comprend une porte NON OU G21 ayant deux entrées connectées à des bornes d'entrée 51 et 52, une porte ET G22 ayant une 2466140 -, 10. première entrée couplée à une borne d'entrée et une seconde entrée couplée à une sortie de la porte G21, comme cela est représenté en figure 5. Dans ce cas, la porte G22 reçoit à la fois le signal externe et le signal interne. Une structure détaillée du circuit de la figure 5 est représentée en figure 6. La porte NON OU G21 comprend une paire de résis- tances de charge R41 et R42, trois transistors à émetteurs couplés Q41' Q42 et Q43, et une source de courant constant I311 o les bases des transistors Q41 et Q42 sont connec- tées aux bornes d'entrée 51 et 52, alors que la base du transistor Q43 est connectée à une borne de tension de ré- férence 60 à laquelle est appliquée une tension de référen- ce VREF provenant de l'extérieur. Un transistor Q44 et une résistance R46 forment un premier circuit de décalage de niveau L et décalent un niveau à la borne d'entrée 53. Un transistor Q49 et une résistnace R47 forment un second cir- cuit de décalage de niveau L2 pour le décalage d'un niveau de la tension de référence VREF La porte G22 a une structure logique longitudinale qui comprend une première paire de transistors à émetteurs couplés Q45 et Q46' une seconde paire de résistances à émet- teurs couplés Q47 et Q48' et une source de courant constant I32* Un circuit générateur de tension de référence interne 74 est constitué d'une résistance R45 connectée en série avec une source de courant constant I331 et est placé entre une première borne d'alimentation recevant une tension d'ali- mentation Vcc et une seconde borne d'alimentation recevant une tension VEE, o une tension de référence interne est ob- tenue à un point de jonction N 10 Dans la première paire de transistors à émetteurs couplés Q45 et Q46' la base du tran- sistor Q45 reçoit un signal de sortie de la porte G21, alors que la base du transistor Q46 reçoit la tension de référence interne. Dans les seconds transistors à émetteurs couplés Q47 et Q48' la base du transistor Q47 reçoit un signal d'en- trée à niveau décalé par l'intermédiaire de la borne d'entrée 11. 53 et du premier circuit de décalage de niveau Li, et la base du transistor Q48 reçoit une tension de référence à ni- veau décalé par l'intermédiaire de la borne 60 et du second circuit de décalage de niveau L2. Même dans le cas de la figure 5, la porte logique longitudinale et le circuit de décalage de niveau, comme ce- la est représenté en figure 6, sont utilisés de façon que les signaux interne et externe puissent être facilement re- çus par les tensions de référence produites intérieurement et fournies depuis l'extérieur, dans le but d'effectuer les opérations logiques. Ainsi, les mêmes effets que ceux repré- sentés en figure 4 peuvent être obtenus. Bien que, incidemment, le signal externe (compre- nant la tension de référence), et son niveau décalé comme re- présenté en figure 6, des effets similaires peuvent être ob- tenus même si le signal interne (comprenant la tension de ré- férence) à son niveau décalé. * En liaison avec les figures 7 et 8, certains exem- ples de sources à courant constant, convenant pour les sour- ces I2...I25 de la figure 4, et I31"..I33 de la figure 6 seront maintenant décrits. En figure 7, un transistor QC, et une résistance en série RE entre une borne de sortie à courant constant Iout et la tension d'alimentation VEE constituent un trajet à courant constant, alors qu'un circuit en série comprenant une résistance R%, un transistor QC2 et une diode Zener placé en- tre les tensions d'alimentation Vcc et VEE polarise la base du transistor QC1. En figure 8, un circuit en série constitué de ré- sistances R81 et R82 est utilisé pour polariser la base du transistor Qci au lieu du circuit en série comprenant la ré- sistance RB, le transistor QC2 et la diode Dl. On décrira maintenant en liaison avec la figure 9, un exemple de circuit générateur de tension de référence in- terne 14 (figure 4) ou 74 (figure 6). Dans ce cas, comme source de courant constant (I25 en figure 4 ou I33 en figure 6), on utilise le circuit représenté en figure 7, et comme 2466140 'l 12. résistance R9 de la figure 4 ou R45 de la figure 6, on utili- se deux résistances RC ayant la même valeur et qui sont conn nectées en parallèle. La valeur de la résistance RC et la valeur de toutes les résistances de charge R1... R8 de la fi- gure 4, ou R41... R44 de la figure 6 sont choisies de façon à avoir la même valeur; un rapport précis entre les résistan- ces peut être obtenu dans cette structure utilisant un mon- tage en parallèle. Selon la présente invention, l'amplitude de signal à l'intérieur du circuit intégré peut être réduite et la consommation de puissance est proportionnelle à l'amplitude du signal; par conséquent un circuit intégré fonctionnant avec une faible consommation d'énergie se trouve obtenu,la réduction par rapport à un circuit intégré classique étant d'au moins 9 %. En outre, l'amplitude de signal peut être réduite et par conséquent un fonctionnement rapide être obtenu. Par exemple, le temps de montée tr en réponse à une montée du signal d'entrée se trouve ramené à 350 picosecondes pour 530 picosecondes dans un circuit classique, alors que le temps de chute tf en réponse à une chute du signal d'entrée est également réduit à 350 picosecondes contre 470 picose- condes dans un circuit classique pour une porte. Comme cela a été décrit précédemment, selon la présente invention, il est possible de réaliser un circuit intégré à logique à mode de fonctionnement par courant ne nécessitant qu'une faible consommation d'énergie, ayant une vitesse élevée et un comportement stable malgré les diver- ses fluctuations. Incidemment, le circuit générateur de tension de référence interne peut comprendre un circuit à tension cons- tante et un circuit diviseur de tension connus. En outre, il est arbitraire de pré-régler une plu- ralité de potentiels de référence en fonction des condi-, tions des unités logiques. 2466140 i 13. La présente invention n'est pas limitée aux exem- ples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. 2466140 I 14. REVENDICATIONS 1 - Circuit intégré, caractérisé en ce qu'il com- prend une borne d'entrée (12), une borne de sortie (13), une borne de tension de référence (20) pour recevoir une tension de référence, un premier circuit logique à mode de fonction- nement par courant (Gl) comprenant un point d'entrée et un point de tension de référence, un second circuit logique à mode de fonctionnement par courant (G13) comprenant un point d'entrée recevant un signal produit à l'intérieur du cir- cuit intégré et un point de tension de référence, un circuit générateur de tension de référence interne (14) pour produi- re une tension de référence interne, un premier moyen pour connecter la borne de tension de référence au point de ten- sion de référence du premier circuit logique à mode de fonc- tionnement par courant, un second moyen pour fournir la ten- sion de référence interne au point de tension de référence du second circuit logique à mode de fonctionnement par cou- rant, et un moyen de sortie (G14) pour fournir un signal de sortie du second circuit logique à mode de fonctionnement par courant à la borne de sortie. 2 - Circuit selon la revendication 1, caractérisé en ce que la tension de référence est supérieure à la ten- sion de référence interne en valeur absolue. 3 - Circuit selon la revendication 2, caractérisé en ce qu'il comprend en outre une première borne d'alimenta- tion (21) pour recevoir une première tension d'alimentation et une seconde borne d'alimentation (22) pour recevoir une seconde tension d'alimentation. 4 - Circuit selon la revendication 3, caractérisé en ce que le circuit générateur de tension de référence in- terne est couplé entre la première borne d'alimentation (21) et la seconde borne d'alimentation (22). - Circuit Selon la revendication 4, caractérisé en ce que le circuit générateur de tension de référence in- terne comprend un moyen pour diviser la-différence de ten- sion entre les première et seconde tensions d'alimentation. 6 - Circuit intégré,caractérisé en ce qu-'il com- 15. prend une pluralité de bornes d'entrée (12-1...4) une premiè- re borne d'alimentation (21), une seconde borne d'alimenta- tion (22), une pluralité de portes logiques dans un premier étage (Gl), chaque porte comprenant un point d'entrée, un point de référencQet un point de sortie,une pluralité de connexionsde circuit d'entrée connectant les bornes d'entrée aux points d'entrée des portes logiques du premier étage,un premier moyen pour connecter en commun la borne de tension de référence (20) aux points de référence des portes logi- ques du premier étage, une pluralité de portes logiques (G12) dans un second étage, chaque porte comprenant un point d'en- trée, un point de référence et un point de sortie, un géné- rateur de tension de référence interne (14) pour produire une tension de référence interne, une pluralité de connexions de circuit interne pour connecter au moins une partie des points de sortie des portes logiques du premier étage aux points d'entrée des portes logiques du second étage, et un second moyen pour appliquer la tension de référence interne aux points de référence des portes logiques du second étage. 7 - Circuit selon la revendication 6, caractérisé en ce qu'il comprend en outre une borne de sortie (13) et un circuit logique dans un troisième étage (G14) comprenant au moins une entrée couplée à au moins une partie des points de sortie des portes logiques du second étage et au moins une sortie couplée à la borne de sortie (13). 8 - Circuit selon la revendication 6, caractérisé en ce que les portes logiques du premier étage et les por- tes logiques du second étage sont des circuits logiques à mo- de de fonctionnement par courant. 9 - Circuit selon la revendication 8, caractérisé en ce que le circuit générateur de tension de référence in- terne (14) comprend un circuit constitué d'un moyen de résis- tance (R9) et d'une source (125) de courant constant en série qui est couplé entre les première et seconde bornes d'ali- mentation. - Circuit selon la revendication 8, caractérisé en ce que chaque porte logique du premier étage (Gl), et 2466140 I 16. chaque porte logique du second étage (G12) comprennent une paire d'éléments de charge (R1, R2, R3, R4), un premier transistor (Q211 Q24) ayant un collecteur couplé à l'une des paires d'éléments de charge,une nase couplée au point d'en- trée (12) et un émetteur, un second transistor (Q23' Q26) ayant un collecteur couplé-à l'autre paire d'éléments de charge, une base couplée au point de référence et un émet- teur couplé à l'émetteur du premier transistor et une sour- ce de courant constant (I21' I22) couplée aux émetteurs des premier et second transistors. 11 - Circuit selon la revendication 6, caractéri- sé en ce que l'amplitude de signal aux bornes d'entrée est supérieure à l'amplitude aux points d'entrée des portes logi- ques du second étage.