La presente invention concerne un transistor à effet de champ à plat. On sait que les transistors à effet de champ à plat sont classiquement cons titubes d'une plaquette semiconductrice monocristalline au sein de laquelle on a forme, par diffusion, des couches minces, par exemple horizontales, enrpilées les unes sur les autres, de divers types de conductibilite. Certaines de ces diffusions sont effectuées a travers des masques de manière a former des regions de divers types de conductibilite au sein d'une même couche. On a propose, la suite des travaux de Stanislas Teszner, et, notamment, pour des applications de puissance, de réaliser des transistors a effet de champ à plat comportant, dans une plaquette semiconductrice de type N à faible dopage, une grille horizontale dont les barreaux sont de type P à fort dopage, et sont connectes electriquement à une électrode de commande. Les intervalles de type N subsistant entre ces barreaux forment des canaux verticaux. Lorsque ces barreaux sont portes a un potentiel de commande negatif par rapport à ces intervalles, c'est-à-dire lorsque les jonctions P N limitant les canaux sont polarisees en inverse, il apparat dans le canal, au voisinage de ces jonctions, une zone de charge d'espace depourvue de porteurs de charge.On cree ainsi, pour le passage du courant d'un côté à l'autre de la grille dans le matériau de type N, un goulot d'autant plus etroit que la tension de polarisation est plus elevee. Pour un potentiel de commande suffisa ent eleve, les zones de charge d'espace occupent toute la largeur des canaux, qui se trouvent totalement fermes par une barrière de potentiel qui s'oppose à leur traversee par des porteurs de charge# Le transistor peut alors rester bloque en supportant, entre des électrodes principales une tension d'autant plus élevée que l'influence de celle-ai sur la barrière de potentiel est plus faible.Cette influence peut, en principe, être reduite par la diminution de la largeur des canaux et par l'augmentation de leur hauteur. La reduction de la largeur des canaux abaisse les performances du transistor en diminuant le courant admissible. L'augmentation de leur hauteur est liee a celle des barreaux de grille, qui, malheureusement, sont obtenus classiquement par diffusion à travers un masque. Il est difficile ou impossible de leur donner une hauteur suffisante pour que le transistor puisse supporter une tension aussi elevee qu'il conviendrait, notamment dans le cas d'un transistor de puissance. Les phénomènes mentionnés ici sont decrits avec plus de precision dans la coissinication de J.L. MORENZA GIL et ESTEVE "Properties of a diffused JFET with vertical channel arrangementn. (4th European solid state device research conference, Sept. 1974, Nottinghaa, G. B.) publie sous le n 1.191 par le laboratoire d'automatisme et d'analyse de systèmes du C.N.R.S., 7 Avenue du Colonel Roche, BP 4036-31055 Toulouse, France. La présente invention a pour but la réalisation d'un transistor a effet de champ à plat capable de supporter à l'état bloqué une tension accrue. Elle a pour objet un transistor a effet de champ à plat comportant - une plaquette semiconductrice d'un premier type de conductivité ; - dans cette plaquette semiconductrice, une couche de commande constituée d'une part par une grille dont les barreaux sont d'un deuxieme type de conductivité oppose au premier type, et, d'autre part, par les intervalles entre ces barreaux, ces intervalles etant du premier type de conductivite en continuite avec le reste de la plaquette ; - deux electrodes principales connectees d la plaquette de part et d'autre de la couche de commande ;; - une électrode de commande connectée la grille caractérise par le fait qu'il comporte, dans ladite plaquette, - une couche de commande inferieure avec une grille inférieure dont les barreaux sont du deuxième type de conductivite, - une couche de commande supérieure disposée sur ladite couche de commande inférieure avec une grille supérieure dont les barreaux sont du deuxième type de conductivité, et dont les intervalles sont en continuite avec les intervalles de la couche de commande inferieure, les barreaux de cette grille supérieure étant disposés au-dessus des intervalles de la grille inferieure sans contact avec les barreaux de la couche de commande inferieure, - une electrode principale supérieure étant connectée aux intervalles de la grille superieure, - une électrode principale inférieure étant connectée aux intervalles de la grille inferieure, - l'electrode de commande étant connectee a l'une au moins des deux grilles. A l'aide des figures schématiques 1 a 3 ci-jointes, on va décrire ci-après, a titre non limitatif, un mode de mise en oeuvre de l'invention. Les éléments qui se correspondent sur plusieurs de ces figures y sont desi gnes par les même signes de reference. La figure 1 represente une vue de dessus d'un transistor selon l'invention. La figure 2 represente une vue du transistor de la figure 1 en coupe par un plan A. La figure 3 représente une vue du transistor de la figure I en coupe par un plan B. Le transistor décrit est du type unipolaire mais il est bien evident que l'invention peut s'appliquer tout aussi bien a un transistor bipolaire. Le transistor decrit est réalisé a partir d'un support plat de silicium monocristallin 2 de type N, avec une résistivité de 40 à 60 ohm centimètre, et une épaisseur de 200 microns. Les faces superieure et inferieure de ce support sont representeres en 4 et 6 sur la figure 2. La face inferieure de ce support reçoit par diffusion des impuretes de dopage de type N, de manière a former une couche de "contact" inferieure 8 de type N a fort dopage, par exemple 1020 atomes/cm en surface, epaisse de 5 microns. Dans le cas d'un transistor bipolaire, cette couche de contact inferieure serait de type P. La face superieure du support 2 reçoit, par diffusion a travers un masque, des impuretes de type P pour former une grille inferieure dont les barreaux tels que 10 sont perpendiculaires au plan de la figure 2, ont une largeur de 80 microns, et sont separes par des intervalles tels que 12 de 20 microns de large à la surface du support 2. L'epaisseur de ces barreaux est de 25 microns. Ils ont un fort dopage de 1019 atoees/cm3. L'ensemble de ces barreaux et des intervalles entre ces barreaux forme la couche "de co ande" inferieure, precedeu ent mentionnee. La partie du support 2 situee entre cette couche de commande et la couche de contact inferieure 8 forme une "couche de base". Sur la face superieure du support 2, après la realisation des barreaux tels que 10, on a déposé une couche épitaxiée de silicium de type N, de résistivité de 2 ohmocentimètres, et epaisse de 8 microns, en continuite cristalline avec le support 2. A la surface de cette couche epitaxiee, on a réalisé les elements suivants par diffusion d'iEpuretés de dopage a travers des masques convenables :: d'une part, une grille supérieure constituée de barreaux tels que 14 à fort dopage de type P, avec une concentration de 1019 atomes/cm3 en surface, disposés au-dessus des intervalles tels que 12, parallèlement aux barreaux tels que 10, ces barreaux tels que 14 étant larges de 70 microns et épais de 5 microns ; d'autre part, dans les intervalles larges de 30 microns subsistant entre les barreaux tels que 14, des zones de contact telles que 16, de type N à fort dopage, par exemple 1020 atomeslci3 en surface, ces zones de contact étant larges de 20 microns et épaisses de 5 microns. Il subsiste une distance de 5 microns de chaque côte de' ces zones de contact jusqu'aulx barreaux voisins tels que 14.Les zones de contact telles que 16 sont disposees au-dessus et dans l'axe médian des barreaux tels que 10. On a choisi, pour les barreaux 10 et 14 une grande largeur de maniere a ce que ces barreaux se recouvrent mutuellement. Cette disposition est favorable pour permettre au transistor de supporter des tensions particulièrement elevees à l'état bloque. Cependant dans le cas od la tension a supporter å l'état bloque serait un peu moins élevée, et où le courant a transporter a l'état conducteur serait plus intense, il serait possible de choisir pour les barreaux 14 une largeur égale ou même plus faible que celle des intervalles 12, l'influence electrostatique de ces barreaux s'opposant alors à l'abaissement de la barrière de potentiel entre les barreaux 10 sous l'action de l'elevation du potentiel positif de l'electrode inferieure 20. La couche épitaxiée epaisse de 8 microns forme alors deux couches superposées. L'une de ces couches est la couche de commande supérieure precedemment mentionnée, épaisse de 5 microns, et constituée par l'ensemble des barreaux tels que 14 et des intervalles entre ces barreaux, ces intervalles comportant les zones de contact telles que 16. L'autre de ces deux couches est la couche de canaux précédemment mentionnée, épaisse de 3 microns et située entre les couches de commande supérieure et inferieure. A au moins une extrémité des barreaux tels que 14, on a réalisé, par diffusion, une barre de connexion de grille 18, perpendiculaire a ces barreaux, à fort dopage de type P, et et épaisse d'un peu plus de 8 microns de manière a ce qu'elle occupe toute l'épaisseur de la couche epitaxiee et vienne au contact des extrémités des barreaux tels que 10. Cette barre 18 assure ainsi la connexion electrique des grilles superieure et inférieure. Elle est représentée sur les figures 1 et 3. Cependant il peut être préférable dans certains cas de ne pas connecter electriquement la grille supérieure et la grille inférieure et de réaliser deux electrodes de commande distinctes pour permettre l'application de deux signaux de commande différents a ces deux grilles.Il serait encore possible de laisser l'une des grilles sans connection avec une electrode de commande, le potentiel de cette grille entant alors "flottant" ctest-à-dire qu'il s'etablit alors en suivant les potentiels appliques aux electrodes principales et à l'autre grille. Une électrode principale inférieure est constituee par une couche metallique 20 déposée au contact de la couche de contact inférieure 8 (drain). Une électrode principale supérieure est constituee par des bandes metalliques telles que 22, déposées sur les zones de contact telles que 16 (source). Une electrode de commande est constituée par une bande metallique 24 déposée sur la bande de connexion 18. Il apparaît que le transistor ainsi réalisé comporte, entre chaque intervalle de la grille inferieure tel que 12 et chaque zone de contact tel que 16, un canal de type N, horizontal, ctest- -dire parallèle aux couches formant le transistor d'épaisseur constante de 3 microns, et situé entre un barreau tel que 10 et un barreau tel que 14, tous deux à fort dopage de type P, et connectés a ltélectrode de commande 24. Le courant s'écoulant entre les électrodes principales 20 et 22 passe par ce canal, dont la longueur est de 30 microns dans le sens d'écoulement du courant, c'est- -dire dans le sens de la largeur des barreaux tels que 10 et 14. Ce canal peut être complètement fermé par les zones de charge d'espace sur toute cette longueur par application d'un potentiel négatif convenable à ltélec- trode 24 par rapport à l'electrode 22. Une forte augmentation de la tension entre les electrodes principales 20 et 22 n'affecte pas alors sensiblement la barrière de potentiel. On peut donc appliquer a l'electrode principale inferieure 20, par rapport à l'electrode principale superieure 22 un potentiel positif d'autant plus eleve que la couche de base est plus epaisse et plus faiblement dopee. Bien entendu, les dimensions précedemment indiquées peuvent être modifiées. REVENDICATIONS 1/ Transistor à effet de champ à plat comportant - une plaquette semiconductrice dd'un premier type de conductivité, - dans cette plaquette semiconductrice une couche de commande constituee d'une part par une grille dont les barreaux sont d'un deuxième type de conductivité oppose au premier type, et, d'autre part, par les intervalles entre ces barreaux, ces intervalles etant du premier type de conductivité en continuite avec le reste de la plaquette, - deux electrodes principales connectées à la plaquette de part et d'autre de la couche de commande, - une électrode de commande connectee à la grille, caracterise par le fait qu'il comporte, dans ladite plaquette :: - une couche de commande inferieure avec une grille inferieure dont les barreaux sont du deuxième type de conductivité, - une couche de commande supérieure disposée sur ladite couche de commande inferieure, avec une grille superieure dont les barreaux sont du deuxième type de conductivite et dont les intervalles sont en continuite avec les intervalles de la couche de commande inferieure, les barreaux de cette grille superieure entant disposés au-dessus des intervalles de la grille inferieure sans contact avec les barreaux de la couche de commande inferieure, - une électrode principale supérieure étant connectée aux intervalles de la grille superieure, - une electrode principale inferieure entant connectee aux intervalles de la grille inférieure, - l'electrode de commande etant connectée à l'une au moins des deux grilles. 2/ Transistor selon la revendication 1, caracterise par le fait qutune couche de canaux du premier type de conductivite est disposee sur la couche de commande inferieure en continuité avec les intervalles de la grille inferieure, la couche de commande supérieure entant disposée sur ladite couche de canaux, avec une grille supérieure dont les intervalles sont en continuite avec la couche de canaux, les barreaux de cette grille supérieure disposes au-dessus des intervalles de la grille inferieure stetendant atrdela des bords de ces intervalles au-dessus des barreaux de la grille inferieure de manière à ce qu'un intervalle de la grille superieure soit relie un intervalle voisin de la grille inférieure par un canal forme par la couche de canaux entre un barreau de la grille supérieure et un barreau de la grille inférieure. 3/ Transistor selon la revendication 1, caractérisé par le fait que ladite électrode de commande est connectez aux deux dites grilles. 4/ Transistor selon la revendication 1, caractérisé par le fait que chacune des deux dites grilles est constituée de barreaux parallèles entre eux et aux barreaux de l'autre grille. 5/ Transistor selon la revendication 2, caractérisé par le fait que ladite plaquette comporte une couche de contact inferieur a fort dopage, une couche de base à faible dopage du premier type de conductivité étant disposée sur cette couche de contact inférieure, ladite couche de commande inferieure étant disposee sur cette couche de base avec une grille inferieure a fort dopage du deuxième type de conductivité et des intervalles à faible dopage du premier type, ladite couche de canaux étant disposée sur la couche de commande inferieure avec un faible dopage du premier type, ladite couche de commande superieure étant disposée sur la couche de canaux avec une grille supérieure a fort dopage du deux type et des intervalles à faible dopage du premier type, des zones de contact à fort dopage du premier type etant disposes dans ces intervalles de la grille superieure sans contact avec les barreaux de cette grille supérieure, ladite electrode principale inférieure étant connectée a la couche de contact inférieur, ladite électrode principale supérieure étant connectée aux zones de contact de la couche de commande supérienre. 61 Transistor selon la revendication 5, caractérisé par le fait que chacune des deux dites grilles est constituée de barreaux parallèles entre eux et aux barreaux de l'autre grille, les barreaux de la grille supérieure etant réunis a l'une au moins de leurs extrémités par une barre de connexion de grille à fort dopage du deuxib e type, cette barre de connexion de grille occupant non seulement toute l'epaisseur de la couche de commande superieure, mais encore toute ltépaisseur de la couche de canaux de tanière venir en contact avec les barreaux de la grille inferieure.