TRANSISTOR A EFFET DE CHAMP DE TYPE PLANAR COMPORTANT DES ELECTRODES A PUITS METALLISES ET PROCEDE DE FABRICATION DE CE TRANSISTOR. L'invention concerne un transistor à effet de champ de technologie planar comportant des électrodes du type "à puits métallisés" ainsi que le procédé de fabrication de ce transistor. Dans un transistor à effet de champ de technologie planar, on trouve une structure que l'on peut qualifier de "latérale" tant par sa géométrie que par son fonctionnement. En effet, les électrodes de source, de grille et de drain sont formées ou déposées, selon qu'il y a lieu de constituer avec le semiconducteur un contact ohmique ou un contact Schottky, sur une face d'un solide semiconducteur. Parallèlement à cette rangée d'électrodes, on trouve la couche active formée par dépôt épitaxial préalable sur un substrat semiconducteur ou par implantation ionique d'impuretés dopantes dans la couche superficielle dudit substrat. En fonctionnement, le courant ne peut s'établir entre source et drain que dans la couche superficielle et la commande de ce courant a lieu par action verticale du potentiel de grille. Cette structure et ce mode de fonctionnement présentent plusieurs inconvénients, dont on citera quelques-uns ci-après: interface avec le substrat semi-isolant de résistivité mal contrôlée, notamment pour la réalisation de circuits intégrés en arséniure de gallium; existence de pièges à l'interface "substrat-couche active"; états de surface générateurs d'effets parasites sur l'étendue de la zone déserte, ce qui nuit au bon fonctionnement à bas potentiel; résistance ohmique de l'électrode de grille trop élevée, par suite des dimensions de celle-ci, même en structure interdigitée; résistance d'accès trop élevée au semiconducteur, notamment sur arséniure de gallium; encombrement trop important en surface, ce qui limite la densité d'intégration. On a proposé des structures de type vertical comportant des électro- des enterrées. Leur procédé de fabrication est difficile à mettre en oeuvre car les électrodes enterrées sont difficiles à réaliser et leur technologie exige la formation de régions semiconductrices fortement dopées prati- quement incompatible avec la présence d'un substrat semi-isolant, néces- saire dans les circuits intégrés sur arséniure de gallium. L'invention tend à remédier à la plupart de ces inconvénients. Le transistor à effet de champ selon l'invention est du type planar. Il comporte un substrat semiconducteur comportant lui-même une région à grande résistivité électrique. Sur ce substrat, du côté de la région à grande résistivité a été déposée une couche semiconductrice active. Des électrodes de source, de grille et de drain déposées sur la couche active établissent avec celle-ci respectivement un contact ohmique, un contact Schottky et un contact ohmique. Il est caractérisé en ce que l'électrode de grille est prolongée dans la profondeur du solide semiconducteur par une série de puits métallisés pénétrant dans la région de grande résistivité du substrat semiconducteur et formant une rangée située dans un plan normal à la direction du courant drain-source. Le procédé de fabrication du transistor selon l'invention comporte au moins les étapes suivantes: a) Délimitation d'une rangée de petites surfaces de la couche active par un premier masque en matériau résistant à la gravure ionique (alumi- nium par exemple); b) Formation de puits par gravure ionique (par exemple avec des ions d'argon) à travers les trous du masque formé à l'étape (a); c) Métallisation de l'intérieur des puits par pulvérisation cathodique d'un métal susceptible de former avec le solide semiconducteur un contact Schottky; d) Remplacement du premier masque par un deuxième masque délimi- tant une surface englobant la rangée de puits métallisés; e) Dépôt d'un métal susceptible de former avec le matériau semi- conducteur un contact Schottky sur la surface délimitée à l'étape (d), en vue de constituer l'électrode de grille. L'invention sera mieux comprise, et d'autres caractéristiques apparai- tront, au moyen de la description qui sait, et des dessins qui l'accompagnent parmi lesquels: - Les figures 1 et 2 représentent respectivement en perspective cavalière tronquée et en coupe longitudinale, un premier exemple de réalisation de l'invention. Les figures 3 et 4 représentent en coupe d'autres réalisations de l'invention. Un fragment de transistor selon l'invention est représenté en perspec- tive cavalière à partir d'une coupe transversale, figure 1, d'un solide semiconducteur. On a délimité en trait plein la frontière 10 entre le substrat semi- conducteur 1, par exemple en arséniure de gallium monocristallin, et une couche active 2. Celle-ci a été formée par exemple par dépôt épitaxial sur le substrat 1 en monocristal d'arséniure de gallium faiblement dopé de manière à présenter une très grande résistivité. La couche active 2 est par exemple de type n de conductivité et d'un taux de dopage de l'ordre de 8.1016 at.cm-3. Deux électrodes 3 et 4 sont formées sur la surface libre de la couche 2 par dépôts successifs de nickel, de germanium et d'or, pour constituer des contacts ohmiques destinés à servir de source et de drain. Une rangée de puits métallisés 5 a été formée par le procédé mentionné ci-avant. Elle est parallèle à la grande dimension des électrodes 3 et 4 et placée entre celles- ci. La métallisation est formée par des dépôts successifs par exemple de titane, de platine et d'or. Les dimensions sont par exemple les suivantes: 0,5 à 1 micron pour le diamètre des puits espacés de 0,5 à 0,8 micron. Ensuite la rangée est recouverte par un dépôt allongé 6 réalisé en utilisant les mêmes métaux que pour la métallisation des puits 5. Ce dépôt constitue bien l'électrode de grille 6 du transistor. A la figure 2, on a représenté en coupe suivant un plan perpendiculaire à la couche 2 et constituant un plan de symétrie longitudinal pour la rangée de puits 5. On a dessiné en trait interrompu la limite de la zone déserte située autour de l'électrode 6 pour un potentiel donné. Cette limite se trouve très près du contact Schottky (en 21) dans la partie de la grille plongée dans la couche 2, peu dopée, et beaucoup plus éloignée (en 22) de la grille dans le substrat moins dopé encore que la couche 2. Il en résulte que, pour ce potentiel, la région conductrice des porteurs de charge, au cours du 250 1913 fonctionnement du transistor, est limitée à l'espace situé entre les puits constituant les dents d'une sorte de peigne vertical. Au contraire les zones désertes entourant les extrémités des dents de ce peigne forment des régions tubulaires 22, lesquelles repoussent les porteurs de charge et renforcent le caractère semi-isolant du substrat. La résistance par mm de largeur de grille se trouve aussi divisée par un facteur non négligeable. A la figure 3, on a représenté, en coupe transversale (et non plus longitudinale comme à la figure 2) une réalisation de l'invention dans laquelle on a appliqué la technologie de fabrication des peignes verticaux avec puits métallisés aux électrodes 3 et 4. Toutefois on observe ici trois différences importantes: 1 ) La métallisation des puits 31 et 41 a été faite en utilisant des matériaux propres à former un bon contact ohmique (nickel, etc...) 2 ) Les puits 31 et 41 ne pénètrent que peu ou pas du tout dans la région du substrat 1. 3 ) On peut réaliser deux ou plusieurs' rangées de puits pour chaque électrode, celle-ci recouvrant l'ensemble des puits de source ou de drain. Dans cette réalisation la résistance ohmique et la résistance d'accès à la couche active sont divisées par un facteur non négligeable, ce qui contribue à améliorer encore le fonctionnement du transistor. A la figure 4, on a dessiné une coupe du transistor par un plan parallèle à la couche 2 et dans l'épaisseur de celle-ci. Dans cette variante on a réalisé deux rangées de puits 51 et 52, chaque rangée étant recouverte par une grille distincte G1 ou G2. On a représenté à titre d'exemple deux peignes verticaux de pas différents, les puits 51 étant moins espacés que les puits 52. Il est possible de réaliser aussi deux grilles G1 et G2 de même pas mais dont les rangées soient décalées longitudinalement. De tels transistors à effet de champ à deux grilles polarisées à des potentiels différents permettent de commander de différentes façons le courant délivré par le transistor et en outre de faire fonctionner le transistor en déphaseur. En effet, dans ce dernier cas les porteurs de charge, étant successivement déviés par les dents des deux peignes verticaux, ont 250 1913 des chemins parcourus variables en fonction des potentiels appliqués aux grilles G1 et G2* En ce qui concerne le procédé de fabrication des puits métallisés dans le cas la variante de la figure 3, ce procédé doit être complété comme suit: 1 ]) A l'étape (c) les puits destinés aux électrodes de source et de drain sont masqués pendant la métallisation à l'aide d'un produit de masquage électronique; 2 ) Dans une étape supplémentaire comprise entre les étapes (c) et (d), on trouve une opération analogue à celle de l'étape (c) dans laquelle les puits 1( destinés à l'électrode de grille sont masqués pendant la métallisation, à l'aide d'un produit de masquage électronique; ) A l'étape (d) le deuxième masque délimite uniquement la surface de la future électrode de grille; ) Après l'étape (e), on effectue des opérations analogues à celles des étapes (d) et (e) pour réaliser les électrodes de source et de drain à l'emplacement des puits correspondants. REVENDICATIONS 1. Transistor à effet de champ de type planar, comportant un solide semiconducteur comprenant un substrat (1), une couche sermiconductrice (2) située sur le substrat (1), des électrodes de source (3), de drain (4) et au moins une électrode de grille (6) étant déposées sur la couche (2), carac- térisé en ce que l'électrode de grille (6) est prolongée en profondeur dans le solide semiconducteur par une série de puits métallisés (5) pénétrant dans le substrat (1) et formant une rangée située dans un plan normal à la direction du courant drain-source. 2. Transistor selon la revendication 1, caractérisé en ce que les électrodes de source (3) et de drain (4) sont prolongés en profondeur dans la couche semiconductrice (2). 3. Transistor selon l'une des revendications 1 et 2, caractérisé en ce qu'il comporte au moins une électrode supplémentaire de grille (G2) compor- tant des puits métallisés (52). 4. Transistor selon la revendication 3, caractérisé en ce que la grille supplémentaire (O2) diffère de la grille initiale (G1) par un espacement différent des puits (51 et 52). 5. Transistor selon la revendication 3, caractérisé en ce que chaque grille supplémentaire (G2) diffère de la grille initiale (G1) par un décalage mutuel des rangées de puits (51 et 52) dans leurs plans parallèles. 6. Procédé de fabrication d'un transistor selon la revendication 1, caractérisé en ce qu'il comporte au moins les étapes suivantes: a) Délimitation d'une rangée de petites surfaces de la couche (2) du solide semiconducteur par un premier masque résistant à la gravure ionique; b) Formation de puits (5) par gravure ionique à travers les trous du masque formé à l'étape (a); c) Métallisation de l'intérieur des puits (5) par pulvérisation cathodique d'un métal susceptible de former, avec le solide semiconducteur un contact Schottky; d) Remplacement du premier masque par un deuxième masque délimi- tant une surface englobant la rangée de puits (5); e) Dépôt d'un métal susceptible de former avec le matériau semi- conducteur un contact Schottky sur la surface délimitée à l'étape (d) en vue de constituer l'électrode de grille (6). 7. Procédé de fabrication d'un transistor selon la revendication 2, caractérisé en ce qu'il comporte les étapes suivantes: a) Délimitation d'au moins trois rangée de petites surfaces de la couche semiconductrice (2) par un premier masque en matériau résistant à la gravure ionique; b) Formation de puits par gravure ionique à travers les trous du masque formé à l'étape (a); 1û c) Après masquage préalable des puits destinés aux électrodes de source et de drain, métallisation de l'intérieur des puits par pulvérisation cathodique d'un métal susceptible de former avec le solide semiconducteur un contact Schottky (c'); Après démasquage des puits destinés aux électrodes de source et de drain et masquage des puits destinés à l'électrode de grille, métallisation de l'intérieur des puits par pulvérisation cathodique d'un métal susceptible de former avec le solide semiconducteur un contact ohmique; d) Remplacement du premier masque par un deuxième masque délimi- tant une surface englobant la rangée de puits destinés à l'électrode de grille e) Dépôt d'un métal susceptible de former avec le matériau semi- conducteur un contact Schottky sur la surface délimitée à l'étape (d) en vue de constituer l'électrode de grille (6); f) Répétition des opérations des étapes (d) et (e) mais en inversant l'emplacement des masques pour former les électrodes de source et de drain.