PROCEDE DE FABRICATION DE TRANSISTORS A EFFET DE CHAMP, A GRILLE AUTO- ALIGNEE, ET TRANSISTORS AINSI OBTENUS. L'invention concerne un procédé de fabrication de transis- tors à effet de champ, plus particulièrement à grille auto-alignée. L'invention concerne également les transistors FET(i.e.field-effect transistor) ainsi obtenus. Très généralement, l'invention ressort du domaine de l'industrie électronique, plus spécifiquement de l'élabora- tion de dispositifs semi-conducteurs. De l'art antérieur, il est connu de réaliser des transis- tors à effet de champ, à grille auto-alignée, et l'on citera pour mé- moire un des premiers brevets, déposé aux Etats-Unis d'Amérique sur la technologie d'auto-alignement, le 10 marsl970, ayant pour titre: "Selfaligned gate field-effect transistor, and method of preparing", par Driver et d'autres, brevet délivré sous le numéro 3 678 573. Ces procédés ont notamment permis de réaliser des transis- tors FET, à grilles microniques, à partir de l'adaptation d'une tech- nologie commune telle que la photogravure. Mais, alors que d'une part, la réduction de la longueur de grille trouvait sa limite naturelle dans la dimension minimale des ou- vertures de masques utilisés et des effets de diffraction dûs à la longueur d'onde du rayonnement employé, (cette dimension minimale est à l'heure actuelle aux environs de 0,3 micron), d'autre part, avec les techniques habituelles de formation des électrodes drain ou source du transistor FET, par exemple en un alliage or-germanium (Au-Ge 80/20) de manière à obtenir un contact ohmique avec la couche semi-conductrice recouverte, il se forme des micro-zones surdopées dans l'alliage, de telle sorte que la densité de courant n'est pas uniforme dans l'élec- trode, et que la tension de claquage est sensiblement peu élevée. L'invention vise à pallier les susdits inconvénients, afin de réaliser des transistors FET dont les caractéristiques électri- ques sont améliorées, alors qu'en outre elle autorise la réalisation de transistors FET, à grille auto-alignée submicronique, sans qu'il soit nécessaire d'utiliser un masque submicronique. Le procédé de réalisation selon la présente invention est remarquable en ce que a) l'on dépose, sur un matériau semi-conducteur, une pre- mière couche métallique, en un métal formant un contact redresseur avec le matériau semi-conducteur; b) l'on recouvre ladite première couche métallique d'une laque photosensible; c) l'on expose ladite laque à un rayonnement sensibilisant, à travers un masque qui découvre une zone entière, définissant l'élec- trode de drain; d) l'on dissout la laque non sensibilisée, avec une so- lution appropriée; e) l'on effectue une sous-gravure, de ladite première couche métallique, sur une distance typiquement inférieure au micron; f) l'on dépose une deuxième couche métallique, alignée sur le bord de la laque précédemment sous-gravée, en un métal ou alliage métallique, formant un contact ohmique avec le matériau semi-conducteur, de manière à réaliser l'électrode de source, g) l'on enlève la laque sensibilisée, avec une solution appropriée; h) l'on grave le matériau semi-conducteur, dans la zone non recouverte délimitée par les première et deuxième couches métalli- ques, sous la forme d'une cavité à fond évasé; i) l'on dépose une troisième couche métallique, dans la- dite cavité, en un métal formant un contact redresseur avec le matériau semi-conducteur, de manière à réaliser l'électrode de grille, par auto- alignement sur les bords supérieurs de ladite cavité. Selon une réalisation de l'invention, dans le cas d'un matériau semi-conducteur en arséniure de gallium, on choisit comme pre- mière couche métallique formant contact redresseur, une couche en un alliage tuhgstène-titane déposé par exemple par pulvérisation. La description qui va suivre en. regard des dessins annexés donnés à titre non limitatif, permettra de mieux comprendre comment l'invention se réalise et se poursuit, et de mieux en apprécier sa portée. Les figures l à 6 représentent les diverses étapes du procé- dé de fabrication d'un transistor FET, selon la présente invention, en une vue en coupe. La figure 7 est une vue de dessus de ce même transistor FET. Les procédés de fabrication de transistors FET, selon l'art antérieur, par photogravure, ressortent de deux variantes: - une première variante, dite additive, développée vers 1964 - une seconde variante, dite soustractive, développée vers 1970. Selon la variante additive, telle que décrite et protégée par le brevet français 1 437 781, déposé le 21 avril 1965, sous priori- té des Pays-Bas du 21 avril 1964, au nom de la Société dite N.V. PHILIPS' GLOEILAMPENFABRIEKEN, le procédé de fabrication consiste en ce que l'on dépose une première couche métallique, qui est ensuite recouverte d'un matériau de masquage, résistant au décapage, sous la forme d'un mince ruban, puis que la couche métallique est retirée aux endroits non mas- qués et sous-gravée le long du masque, après quoi on applique la secon- de couche métallique, en tirant parti de l'effet d'ombre du matériau du masque, de manière à obtenir les deux électrodes de drain et de sour- ce, alignées sur les bords du masque, puis que le masque est enlevé. Ce procédé est dit additif, car le matériau semi-conducteur n'est pas soumis à gravure, alors que les configurations d'électrode sont déposées de façon additive sur ledit matériau. Selon la variante soustractive, telle que décrite et proté- gée par le brevet déposé aux Etats-Unis d'Amérique le 10 mars 1970, et délivré, sous le numéro 3 678 573,au nom de la Société cessionnaire WESTINGHOUSE ELECTRIC Corp., le procédé consiste à déposer une première couche métallique, à la recouvrir d'un matériau de masquage, qui laisse découvert un mince ruban, à décaper la couche métallique non recouverte et à graver le matériau semi-conducteur sous la forme d'une cavité, puis à déposer une deuxième couche métallique, au moins dans ladite cavité sous la forme d'un mince ruban dont les bords sont en alignement avec les bords des couches métalliques délimitant-ladite cavité, enfin à retirer le masque. Ce procédé est dit soustractif, car le matériau semi-conduc- teur est gravé sous la forme d'une cavité, alors qu'au moins une élec- trode (dans ce cas, l'électrode de grille) est déposée dans cette cavité. Ces deux variantes présentent toutefois un inconvénient com- mun, celui de nécessiter la présence d'un masque, présentant une ouver- ture de l'ordre du, ou même inférieure, au micron. Or la réalisation de ces masques, à ouverture micronique ou submicronique s'avère difficile et coûteuse, et ce d'autant plus que l'ouverture est faible. Le procédé selon la présente invention, reprend certaines étapes élémentaires connues antérieurement, mais selon un agencement différent qui produit un effet technique certain, notamment en ce qu'il permet d'éviter la réalisation de masque submicronique. Le matériau semi-conducteur 1, tel que référencé à la fi- gue 1, se présente sous la forme d'un plateau 2, ou "mésa", obtenu par photogravure d'une couche semi-conductrice, par exemple de type de con- ductivité n, avec un dopage de l'ordre de 1017 atomes/cm3 déposée par exemple par épitaxie en phase gazeuse, ou jet moléculaire,sur un subs- trat 3 typiquement semi-isolant, obtenu par exemple par dopage au chrome d'un matériau semi-conducteur en arséniure de gallium. Conformément à la présente invention, le procédé de fabri- cation de transistor à effet de champ consiste, dans une première étape, (figure 2) à déposer sur le plateau semi-conducteur 2, une première cou- che métallique 4, en un métal formant un contact redresseur avec le matériau semi-conducteur. L'épaisseur de cette couche 4, relativement mince, est par exemple de l'ordre de 2000 R Dans le cas d'un matériau semi-conducteur en arséniure de gallium, choisi pour ses qualités électriques intrinsèques remarquables, cette couche métallique 4 peut être utilement réalisée en un alliage tungstène-titane (W/Ti = 90/10) ou en aluminium. Sur cette couche métallique 4, il est alors déposé une cou- che de laque photosensible 5, qui est ensuite exposée aux rayons ultra- violets à travers un masque qui découvre une région entière définissant l'électrode de drain. La laque ainsi exposée et sensibilisée devient isoluble, c'est-à-dire qu'elle résiste à l'attaque par un acide. La laque non exposée est alors éliminée par une solution basique diluée (par exemple, une solution de soude diluée). La couche métallique 4 est ensuite gravée (figure 3) aux endroits non recouverts de laque, au moyen d'un plasma (CF 4+02) dans le cas de l'alliage tungstène-titane ou d'une solution de gravure ap- propriée, telle que de l'acide orthophosphorique dans le cas d'une couche d'aluminium. L'attaque est poursuivie jusqu'à ce qu'ilapparaisse une sousgravure d'environ 0,3 pm de la couche métallique 4, sous la laque protectrice 5. Il est alors déposé par évaporation une deuxième couche métallique 6, en un métal ou alliage formant un contact ohmique avec le matériau semi-conducteur recouvert. Par exemple, dans le cas d'un matériau semi-conducteur en arséniure de gallium (GaAs), l'alliage or-germanium déposé par exemple par évaporation (Au-Ge = 80/20) con- vient parfaitement pour ce contact ohmique. Cette couche métallique 6 est en fait séparée en deux parties distinctes, une première partie en contact avec le matériau semi-conducteur, dans la région destinée à devenir l'électrode de source, et dont un bord est aligné sur le bord de la couche de laque précédemment sous-gravée, et une deuxième partie déposée sur la laque restante. Cette laque restante, sensiblisée aux rayons ultra-vio- lets, est ensuite retirée (figure 4) au moyen d'un solvant approprié. Ainsi, dans le cas d'une laque positive du type "Shipley" (par exemple, la laque référencée AZ 1370) un solvant approprié est l'acétone. Avec le départ de laque sensibilisée, la couche métallique 6 qui la recouvre est également retirée (procédé dit de "lift-off" en anglo- saxon). La couche semi-conductrice est alors gravée, dans la zone non recouverte, délimitée par les première et deuxième couches mé- talliques 4 et 6, et par un masque en laque photosensible supplémentai- re, séparées par un interstice de longueur constante (environ 0,5 pm), sur une largeur qui peut atteindre une centaine de microns. Dans le cas du choix de l'arséniure de gallium, en tant que matériau semiconducteur, une solution de gravure appropriée peut être par exemple de l'acide citrique, et l'on obtient ainsi une ca- vité à fond évasé 7, telle que représentée à la figure 5. Enfin, on dépose, par exemple par évaporation, une troisième couche métallique 8 dans ladite cavité à fond évasé 7 (fi- gure 5) en un métal formant un contact redresseur avec le matériau semiconducteur 1, de telle sorte qu'il se forme dans ladite cavité 7 un mince ruban dont les bords sont en alignement avec les bords des première et seconde couches métalliques 4 et 6, du fait que le dépôt d'un corps par voie d'évaporation s'effectue toujours sensiblement en ligne droite, entre la zone d'évaporation et la zone de dépôt. Un tel métal 8 est choisi parmi les métaux formant un contact redresseur avec le matériau semi-conducteur 1, et dans le cas du choix de l'arséniure de gallium à titre de matériau semi-conducteur, on citera, sans que cette liste soit limitative, comme métaux ou al- liages, l'aluminium, le titane-tungstène suivis d'une couche d'or (Ti/W = 90/10), ou même des couches successives, préférentiellement le titane, platine, or, mais encore, le chrome, platine, or. D'autre matériaux convenables pourront être aisément choisis par l'homme de l'art sans pour cela faire oeuvre d'esprit, et l'on citera pour mémoire l'ouvrage de SZe ayant pour titre "Physics of semiconductor devices"' New-York, John Wiley (1969) qui traite de ce choix. Des revêtements de protection peuvent être également rajoutés, ainsi la figure 6 montre une vue en coupe du dispositif fi- nal, revêtu d'un verre de silice 9, que l'on peut déposer par exemple par pulvérisation, évaporation ou décomposition de silane (CVD) La figure 7 est une vue plane du même dispositif achevé o les éléments identiques sont représentés par la même référence, alors que l'axe V-V représente l'axe de coupe pour la précédente fi- gure 5. Il est bien évident pour l'homme de l'art que de nom- breuses variantes peuvent être imaginées sans pour cela sortir du ca- dre de la présente invention, tel que défini par les revendications ci-après annexées, ainsi pour le choix du matériau semi-conducteur, ou des différentes couches métalliques déposées. REVENDICATIONS 1. Procédé de fabrication de transistors à effet de champ, à grille auto-alignée submicronique, caractérisé en ce que: - a) l'on dépose, sur un matériau semi-conducteur, une pre- mière couche métallique, en un métal formant un contact redresseur avec le matériau semi-conducteur b) l'on recouvre ladite première couche métallique d'une laque photosensible; c) l'on expose ladite laque à un rayonnement sensibili- sant, à travers un masque qui découvre une zone entière, définissant l'électrode de drain; d) l'on dissout la laque non sensibilisée, avec une solu- tion appropriée; e) l'on effectue une sous-gravure, de ladite première couche métallique, sur une distance typiquement inférieure au micron f) l'on dépose une deuxième couche métallique, alignée sur le bord de la laque précédemment sous-gravée, en un métal ou allia- ge métallique, formant un contact ohmique avec le matériau semi-conduc- teur, de manière à réaliserl'électrode de source; g) l'on enlève la laque sensibilisée, avec une solution appropriée; h) l'on grave le matériau semi-conducteur, dans la zone non recouverte délimitée par les première et deuxième couches métalli- ques, sous la forme d'une cavité à fond évasé; i) l'on dépose une troisième couche métallique, dans la- dite cavité, en un métal formant un contact redresseur avec le matériau semi-conducteur, de manière à réaliser l'électrode de grille, par auto- alignement sur les bords supérieurs de ladite cavité. 2. Procédé de fabrication de transistors à effet de champ, à grille auto-alignée submicronique, selon la revendication 1, carac- térisé en ce que le matériau semi-conducteur est de l'arséniure de gallium. 3. Procédé de fabrication de transistors à effet de champ, à grille auto-alignée submicronique, selon la revendication 1 ou 2, ca- ractérisé en ce que la première couche métallique est en un alliage tungstène-titane. 4. Procédé de fabrication de transistors à effet de champ, à trille auto-alignée submicronique, selon l'une des revendications 1 à 3, caractérisé en ce que la deuxième couche métallique est en un alliage or-germanium. 5. Procédé de fabrication de transistors à effet de champ, à grille auto-alignée submicronique, selon l'une des revendications 1 à 4, caractérisé en ce que la troisième couche métallique est réali- sée sous la forme de plusieurs sous-couches métalliques, respectivement dans l'ordre de dépôt, de titane, de platine et d'or. 6. Transistors à effet de champ, à grille auto-alignée sub- micronique, obtenus par la mise en oeuvre du procédé selon l'une des revendications 1 à 5.