La présente invention concerne un dispositif électronique de mémoire d semiconducteurs d'inscription et de lecture à accès aléatoire, comportant au moins une matrice de mémoire qui contient au moins un élément de mémoire dynamique pour réaliser la mémorisation d'une information binaire ,comportant respectivement un décodeur d'adresses pour réaliser l'adressage et l'inscription de l'information, et comportant un dispositif de lecture pour la lecture de l'information et un dispositif de régénération pouvant être déclenché par un signal de déclenchement et prévu pour régénérer l'information mémorisée dans l'6lément de mémoire dynamique. Les dispositifs électroniques de mémoire d semiconducteurs d inscription et de lecture, à accès aléatoire, sont clvxés en tant que mémoires statiques ou mémoires dynamiques. Les dispositifs statiques de mémoire d semiconducteurs sont raccordés en permanence d une tension d'alimentation, tandis que les dispositifs dynamiques de mémoire nécessitent, dans un intervalle de quelques millisecondes, une suite d'impulsions qui provoque la régénération de l'information d la mémoire. La matrice de mémoire d'une mémoire dynamique à semiconducteurs est constituée par des éléments de mémoire dynamisues. Sous le terme "élément de mémoire dynamique" on doit comprendre un élément de mémoire qui perd A nouveau l'information mémorisée, en l'espace de quelques millisecondes.Les mémoires dynamiques à semiconducteurs sont décrits de façon détaillée, en ce qui concerne leur constitution et leur mode de fonctionnement, dans les publications suivantes "A 4096-Bit Dynamic MOS RAM" de J.A. Karp, W.M. Regitz, S. Chou dans ISSCC 72/Wednesday, 16 Février, "Sense amplifier Design is key to 1-transistor celi dans 4096-bit RAM" de Clinton Kuo, Nori Kitagawa, Ed Ward et Phil Drayer in Electronics/13 Septembre 1973, p 116 à 121 , MOS LSI Random Access, Read/Write Memory Device", Order * 91600211-6D dasAMS 6002, Octobre 1971 de AMS Inc.. Comme éléments de mémoire dynamiques utilisés, les publications indiquées mentionnent par exemple des mémoires à 1 ou 3 ou 4 transistors. Cependant d'autres éléments dynamiques de mémoire à transistors sont possibles. Etant donné que l'information est mémorisée de façon dynamique dans les éléments de mémoire, elle doit être régénérée à des intervalles de temps péri~diques. Cela est réalisé grâce d des dispositifs de régénération qui, commandés par des signaux périodiques de déclenchement ,déclenchent le processus de régénération. La seconde publication, mentionnée plus haut ,zest décrit et représente d la page 119, un tel dispositif de régénération. Il est constitué essentiellement par respectivement un circuit a bascule bistable évaluant l'information et qui est disposé dans chaque colonne de la matrice. Chaque processus de régénération est constitué par un cycle de régénération lors duquel tous les éléments de mémoire sont régénérés successivement ligne par ligne. Un tel cycle de régénération est en général nécessaire dans le cas des éléments d un transistor et dans le cas des éléments à trois transistors. Dans le cas de l'utilisation d'éléments d quatre transistors comportant une régénération de matrice, on peut se passer d'un tel cycle de régénération. Il est également possible de régénérer les éléments de mémoire individuellement et ce successivement au cours d'un cycle de régénération. Les éléments dynamiques de mémoire se caractérisent pas de faibles coûts par bits étant donné que l'encom- brement en surface de semiconducteur par bits est très faible. La dépense nécessaire pour la production uniforme des suites d'impulsions de régénération-est cependant élevée en sorte que l'utilisation du principe dynamique est justifiée du point de vue de la dépense pour l'organisation et le dispositif électronique de commande, uniquement dans le cas d'unités de mémoire assez importantes ( > 64 kbytes) Les mémoires statiques à semiconducteurs comportent des dépenses en bits plus importantes étant donné que le besoin en surface pour chaque bit est plus important. En outre elles exigent une puissance d'alimentation plus importante que les mémoires dynamiques d semiconducteurs.Leur organisation et leur fonctionnement sont cependant simples. Elles sont donc parti culièrement appropriées pour de petites unités de mémoire à semiconducteurs, telles que celles qui sont nécessaires pour des miniet des micro-ordinateurs ainsi que pour des calculateurs. L'invention a pour but d'indiquer une mémoire h semiconducteurs du type indiqué plus haut qui rassemble en soi les avantages des deux types de mémoires. Ce problème est résolu conformément à l'invention grâce au fait qu'il est prévu au moins un dispositif de commutation qui fournit, à au moins l'une de ses sorties, une tension de référence variant de façon monotone dans le temps avec la destruction de l'information, qu'd cette sortie du dispositif de commutation est raccordé au moins un premier commutateur à valeur de seuil, qui délivre d sa sortie le signal de déclenchement pour déclencher le processus de régénération lorsqu'une valeur de la tension de référence, pouvant être déterminée et correspondant d un état critique de l'information, est atteinte, et qu'il est prévu un dispositif de positionnement qui, après la délivrance de l'impulsion de déclenchement, place la sortie du dispositif de commutation à une tension initiale qui correspond à l'un des deux états binaires de l'information, dans un état non critique pouvant être prédéterminé. Avantageusement le dispositif de commutation comporte au moins un équivalent d'au moins la partie, mémorisant l'information, de l'élément dynamique de mémoire, une place de la partie effectuant la mémorisation, accessible en permanence pour le prélèvement de l'information, constituant la sortie. Avantageusement le dispositif de positionnement comporte un commutateur électronique qui est branché entre une source de tension, qui délivre pendant le processus de positionnement la tension de référence qui correspond à la valeur binaire de l'information dans l'état non critique pouvant & Tepr# déterminé, et la place, accessible en permanence pour l'informa- tion, de la partie réalisant la mémorisation, et comporte un générateur d'impulsions commandé par des signaux en vue de produire au moins une impulsion de commutation pour le commutateur électronique, et dans lequel une entrée des signaux est reliée à la sortie du commutateur à valeur de seuil, cependant que la sortie des impulsions de commutation du générateur d'impulsions est reliée à l'électrode de commande du commutateur électronique. Avantageusement le commutateur à valeur de seuil est constitué par au moins un commutateur électronique et un élément de charge, qui sont branchés suivant un montage en série entre deux sources de tension dont l'une délivre la première des deux valeurs binaires, qui correspond à l'information dans l'état non critique pouvant être prédéterminé, tandis que la seconde source de tension délivre une tension qui correspond à l'autre valeur binaire dans un état non critique pouvant être prédéterminé, que l'électrode de commande du commutateur électronique est reliée à la sortie du dispositif de commutation et que l'élec- trode, reliée à l'élément de charge, du commutateur électronique est reliée à la sertie du commutateur à valeur de seuil. Dans le cas de l'utilisation de matrices de mémoire, dans le cas desquelles l'information doit être renouvelée au cours d'un cycle de régénération, il est prévu avantageusement un générateur de cadence qui peut être branché par l'intermédiaire d'une entrée de démarrage, par le signal de déclenchement du dispositif de commutation et qui,à l'état branché, délivre à sa sortie au moins une série d'impulsions possédant une fréquence de récurrence pouvant être prédéterminée et un taux d'impulsions pouvant être prédéterminé et dont le nombre des impulsions est égal au nombre des adresses de lignes et/ou de colonnes, qu'il est prévu un circuit de comptage dont l'entrée de comptage est reliée à la sortie du générateur de cadence et qui, lors de l'introduction d'impulsions de comptage à l'entrée de comptage, fait passer toutes les adresses de lignes et/ou de colonnes à partir d'une adresse initiale et les délivre à des sorties en parallèle, et est ramenée à l'adresse initiale une fois que l'adresse terminale est obtenue, que, lorsque l'adresse terminale est obtenue, le circuit de comptage délivre à une sortie au moins une impulsion de positionnement pour le dispositif de positionnement et que les sorties en parallèle pour les adresses sort rel#es auxentre-# des décodeurs d'adresses. Avantageusement au moins le dispositif de commutation et/ou le commutateur à valeur de seuil et/ou le dispositif de positionnement et la matrice de mémoire sont intégrés sur le corps semiconducteur. Les commutateurs électroniques sont constitués de préférence par des transistors à effet de champ MIS. Les avantages des mémoires à semiconducteurs indiqués plus haut résident dans le fait qu'elles peuvent être fabriquées essentiellement à meilleur marché que les mémoires statiques à semiconducteurs (besoin plus faible en surface), et sont cependant d'une utilisation simple de façon identique. Elles peuvent être fabriquées suivant les technologies MOS les plus simples, par exemple suivant la technologie à porte d'aluminium. Le rendement est plus important que dans le cas des mémoires dynamiques à semiconducteurs usuelles, étant donné qu'elles permettent des réalisations qui adaptent le déclenchement du processus de régénération dans une plage étendue de températures à la destruction de l'information.La puissance dissipée peut être réduite du facteur 10 et plus pour les températures usuelles de fonctionnement et au-dessous de 40-C par rapport aux mémoires dynamiques usuelles, étant donné que les intervalles de temps adaptés à la destruction s'accroissent automatiquement dans cette plage de températures. A titre d'exemple on a décrit ci-dessous et illustré schématiquement au dessin annexé une forme de réalisation du dispositif suivant l'invention. La figure représente le schéma d'un dispositif pour la réalisation du cycle de régénération pour des mémoires å semiconducteurs comportant des éléments de mémoire à 1 transistor ou à 3 transistors. Sur lu figure le dispositif de commutation est constitué par le condensateur 1. C'est un équivalent des condensateurs de mémoire contenus dans les éléments de mémoire à 1 transistor ou à 3 transistors de la matrice. Une électrode du condensateur 1 est reliée à la masse-tandis que l'autre est reliée au dispositif de positionnement 2 et au commutateur à valeur de seuil 3. Le dispositif de positionnement 2 est constitué par le transistor 21 dont une électrode, qui n'est pas l'électrode de commande, est raccordée à l'autre électrode du condensateur 1. Le commutateur 8 valeur de seuil 3 est constitué par le transistor 31 et par un amplificateur 32, cependant que l'électrode de commande du transistor est raccordée à l'autre électrode du condensateur et qu'une autre électrode du transistor 31 est reliée à une entrée de l'amplificateur 32.La sortie de l'amplificateur constitue la sortie du commutateur à valeur de seuil. La sortie du commutateur à valeur de seuil et l'électrode de commande du transistor 21 sont reliées à un circuit de démarrageld'arrêt 4 qui est raccordé à son tour, par l'une de ses sorties à l'entrée de démarrage d'un générateur de cadence 5 qui peut être branché par un circuit de déclenchement. L'une des sorties du générateur de cadence est reliée à l'entrée de comptage d'un circuit de comptage 6. Une sortie du circuit de comptage est reliée à une entrée du circuit de démarra ge/d'arre#t. On va maintenant expliquer le mode de fonctionnement du circuit représenté sur la figure. Les électrodes-libres des transistors 21 et 31 sont mises à la tension d'alimentation ou sont raccordées à la masse.A la fin d'un cycle de régénération le transistor 21 est passant pendant un bref intervalle de temps en sorte que le condensateur 1 est chargé ou déchargé. Chacun de ces deux états correspond à un état non critique de l'une des deux va leurs binaires d'information. Après le blocage du transistor 21, l'information mémorisée dans le condensateur 1 est soumise à la même- destruction- que l'information dans les condensateurs des éléments de mémoire. Si l'on obtient une valeur de tension critique pour l'information, le transistor 31 se bloque ou devient passant et il apparaît à la sortie de l'amplificateur 32 un signal de déclenchement qui déclenche un nouveau cycle de régénération. Ceci est réalisé grâce au fait que le signal de déclenchement est envoyé d'abord au circuit 5 de démarrage/d'arret, y est converti, dans le cas où c'est nécessaire, en une impulsion de démarrage pour le générateur de cadence et est envoyé , de là, à l'entrée de démarrage du générateur de cadence 5. L'impulsion de démarrage provoque le démarrage du générateur de cadence, qui délivre à sa sortie, qui est reliée à l'entrée de comptage du circuit de comptage, des impulsions de cadence.Le circuit de comptage produit, à partir d'une adresse initiale, toutes les adresses nécessaires pour le processus de régénération, par exemple toutes les adresses de lignes, qui sont disponibles successivement aux sorties en parallèle 61 à 63 du circuit de comptage et sont envoyées aux décodeurs d'adresses correspondants ou à des registres ou à des mémoires tampons d'adresses présents. De ce fait l'information est renouvelée successivement dans les différentes cellules de mémoire de la matrice.Lorsque la dernière adresse est atteinte, le circuit de comptage délivre par exemple par l'intermédiaire du circuit de décodage, qui peut être constitué par un comparateur de mots numériques ou par un dispositif semblable, une impulsion qui est envoyée au circuit de démarrage/d'arr#t4. Cette impulsion est convertie, dans le circuit de démarrage/d'arrêt, dans le cas où c'est nécessaire, d'une part en l'impulsion de brève durée, qui rend passant le transistor 21, et d'autre part en une impulsion d'arrêt pour le débranchement du générateur de cadence. Le circuit 4 de démarrage/d'arrêt possède alors uniquement la fonction d'un dispositif formateur de signaux ou d'impulsions. On peut se passer du circuit de comptage lorsque par exemple on utilise des éléments de mémoire à 4 transistors comportant une régénération en matrice , au lieu de la régénération usuelle ligne par ligne. Du signal de déclenchement on peut tirer une impulsion d' inhibition qui interrompt automatiquemet lg -proces sus de calcul pendant le processus de régénération. REVENDICATIONS 1. Dispositif électronique de mémoire à semiconducteurs d'inscription et de lecture d accès aléatoire, comportant au moins une matrice de mémoire qui contient au moins un élément de mémoire dynamique pour réaliser la mémorisation d'une information binaire,comportant respectivement un décodeur d'adresses pourréaliser l'adressage et l'inscription de l'information, et comportant un dispositif de lecture pour la lecture de l'information et un dispositif de régénération pouvant être déclenché par un signal de déclenchement et prévu pour régénérer l'information mémorisée dans l'élément de mémoire dynamique, caractérisé par le fait qu'il est prévu au moins un dispositif de commutation qui fournit, à au moins l'une de ses sorties, une tension de référence variant de façon monotone dans le temps avec la destruction de l'information, qu'à cette sortie du dispositif de commutation est raccordé au moins un premier commutateur à valeur de seuil, qui délivre à sa sortie le signal de déclenchement pour déclencher le processus de régénération lorsqu'une valeur de la tension de référence, pouvant etre prédéterminée et correspondant à un état critique de l'information, est atteinte, et qu'il est prévu un dispositif de positionnement qui après la délivrance de l'impulsion de déclenchement, place la sortie du dispositif de commutation à une tension initiale qui correspond à l'un des deux états binaires de l'information, dans un état non critique pouvant etre prédéterminé. 2. Dispositif suivant la revendication 1, caractérisé par le fait que le dispositif de commutation comporte au moins un équivalent d'au moins la partie, mémorisant l'information, de l'élément dynamique de mémoire, une place de la partie effectuant la mémorisation, accessible en permanence pour le prélèvement de l'information, constituant la sortie. 3. Dispositif suivant la revendication 1 ou 2, caractérisé par le fait que le dispositif de positionnement comporte un commutateur électronique qui est branché entre une source de tension, qui délivre pendant le processus de positionnement la tension de référence qui correspond à la valeur binaire de l'information dans l'état non critique pouvant être déterminé, et la place, accessible en permanence pour l'information, de la partie réalisant la mémorisation, et comporte un générateur d'impulsions commandé par des signaux en vue de produire au moins une impulsion de commutation pour le commutateur électronique, et dans lequel une entrée des signaux est reliée à la sortie du commutateur à valeur de seuil, -cependant que la sortie des impulsions de commutation du générateur d'impulsions est reliée à l'électrode de commande du commutateur électronique. 4. Dispositif suivant l'une quelconque des revendications 1 à 3, caractérisé par le fait que le commutateur à valeur de seuil est constitué par au moins un commutateur électronique et un élément de charge, qui sont branchés suivant un montage en série entre deux sources de tension dont l'une délivre la première des deux valeurs binaires, qui correspond à l'information dans l'état non critique pouvant être prédéterminé, tandis que la seconde source de tension délivre une tension qui correspond à l'autre valeur binaire dans un état non critique pouvant être prédéterminé , que l'électrode de commande du commutateur électronique est reliée à la sortie du dispositif de commutation et que l'électrode, reliée à l'élément de charge, du commutateur électronique est reliée à la sortie du commutateur à valeur de seuil. 5. Dispositif suivant l'une quelconque des revendications 1 à 4, caractérisé par le fait qu'il est prévu un générateur de cadence qui peut être branché par l'intermédiaire d'une entrée de démarrage, par le signal de déclenchement du dispositif de commutation et qui, à l'état branché, délivre à sa-sortie au moins une série d'impulsions possédant une fréquence de récurrence pouvant être prédéterminée et un taux d'impulsions pouvant être prédéterminé et dont le nombre des impulsions est égal au nombre des adresses de lignes et/ou de colonnes, qu'il est prévu un circuit de comptage dont l'entrée de comptage est reliée à la sortie du générateur de cadence et qui, lors de l'introduction d'impulsions de comptage à l'entrée de comptage, fait passer toutes les adresses de lignes et/ou de colonnes à partir d'une adresse initiale et les délivre à des sorties en parallèle et est ramenée à l'adresse initiale une fois que l'adresse terminale est obtenue, que, lorsque l'adresse terminale est obtenue, le circuit de comptage délivre à une sortie au moins une impulsion de positionnement pour le dispositif de positionnement et que les sorties en parallèle pour les adresses sont reliées aux entrées des décodeurs d'adresses. 6. Dispositif suivant l'une quelconque des revendications 1 à 5, caractérisé par le fait qu'au moins le dispositif de commutation etlou le coiiutateur à valeur de seuil etlou le dispositif de positionnement et la matrice de mémoire sont intégrés sur le corps semiconducteur. 7. Dispositif suivant la revendication 6, caractérisé par le fait que les commutateurs électroniques sont constitués par-des transistors à effet de champ MIS.