L'invention concerne un procédé de transmission en modulation de fréquence de données codées en signaux binaires et un système modulateur-démodulateur pour la mise en oeuvre du procédé. L'utilisation et la transmission de données numériques ou alphabétiques codées en système binaire sont bien connues. A l'aide de deux états distincts d'un système électrique ou électronique appelés bits t'1" et "O", il est en effet possible de coder un alphabet cudecalculer en système binaire. I1 est inutile de rappeler l'importance et le nombre considérable d'applications dans le domaine notamment des calculateurs et des ordinateurs qui ont été rendues possible grâce à l'électronique appliquée à. I'algèbre de BOOLE. Les données numériques codées en système binaire permettent notamment une transmission digitale beaucoup plus précise qu' une transmission analogique, c'est-à-dire une transmission de valeurs proportionnelles à une donnée à. transmettre. Comme il a été dit les données se présentent sous la forme de séries de "bits" qu'il s'agit de confectionner et d'utiliser. Ils sont représentés par deux états distincts d'un système électrique et généralement par deux niveaux de tension1 le bit"O" correspondant dans une logique positive b une tension nulle. L'invention propose un procédé de transmission de données codées en binaire au moyen de deux signaux distincts représentant deux valeurs ou bits "1" et "O", remarquable en ce qu'il -const à représenter chaque bit "11'ou respectLvement "Olc)nar unnombre entrer N de périodes d'un signal périodique de fréquence F et chaque autre bit "O"(ou respectivement "i")par un nombre entier double 2N de périodes d'un signal périodique synchrone du précédent et de fréquence double 2F, de telle sorte que les deux types de bit sont représentés par des signaux périodiques de même durée, un modulateur d'émission et un démodulateur de réception étant prévus pour la mise en forme des signaux selon les systèmes d'émission et de réception utilisés. De préférence les signaux périodiques sont des signaux sinu soïdaux et le nombre de périodes pour les bits "1" et "O" sont respectivement N et 2N, le nombre N valant par exemple 4. Dans le cas on les bits "1" sont utilisés à la réception sous forme d'impulsions positives le démodulateur convertit chacun des signaux représentant les bits "1" et "O" respectivement par N impulsions et un niveau zéro, tandis qu' éventuellement 2N impulsions d'horloge sont créés pour chaque bit "1" et "O". L'invention concerne également un modulateur destiné à convertir des bits "1" et "O" représentés par deux niveaux distincts de tension ensignaux périodiques selon le procédé de l'invention ainsi qu'un démodulateur destiné à convertir les signaux représentant les bits "1" en N impulsions et éventuellement à créer 2 N impulsions d'horloge pour chaque bit "1" et "O". L'invention sera mieux comprise à. la lecture de la description qui va suivre et a' l'étude du dessin annexe dans lequel les figures 1 et 2 représentent schématiquement un modulateur ou convatisseur destiné a' convertir des signaux classiques binaires à deux niveaux en signaux modulés en fréquence, la figure 2 montrant les signaux à différentes étapes de la modulation, et les figures 3 et 4 représentent schématiquement un.démodulateur ou convertisseur destiné a' convertir des signaux modulés en fréquence en impulsions pour les bits"1", la figure 4 montrant les signaux a' différentes étapes de la démodulation. La figure 1 montre schématiquement un dispositif logique comportant deux portes "et non" 1 et 2 a' deux entrées respectivement la, lb et 2a, 2b. Un signal représenté en (a) sur la figure 2, de fréquence F en forme de crénaux est envoyé sur l'entrée la de la porte 1 et un signal (b) (figure 2) de fréquence 2F et synchrone du précédent est envoyé sur l'entrée 2a de la porte 2. Un signal codé en binaire (c) selon deux niveaux distincts et a la même fréquence que le signal (a) est envoyé directement sur l'entrée lb de la porte 1 et par l'intermédiaire d'un inverseur logique 3 sur l'entrée 2b de la porte 2. Le signal (c) est une suite de bits "1" et 11011 représentés en logique positive par une certaine tension pour le bit "1" et une tension nulle pour le bit "O",de telle sorte que la figure 2 représente une suite de trois bits respectivement "1", "O" et "1" 111. A la sortie de la porte 1, le signal aura la forme représentée en (d). En effet, cette porte laisse passer le signal (a) et l'inverse quand le niveau logique du signal (c) est a'- "1". A la sortie de la porte a le signal aura la forme représentée en (e) puisque ladite porte ne laisse passer et inverse le signal (b) que lorsque le niveau logique du signal (c) est a' " ", étant donné l'action de l'inverseur 3. Les sorties des portes I et 2 sont respectivement connectées aux entrées 4a et 4b d'une troisième porte "et non" 4. La sortie (f) est le résultat inversé de la multiplication logique des signaux (e) et (d ). Comme le montre la figure 2, les bits "1" et "O" sont représentés par des nombres entiers de périodes de signaux respectivement (a) et (b). Dans le cas montré le bit "1" est représenté par une période du signal (a) et le bit "0" par 2 périodes du signal (b) de fréquence double. Il est clair que d'autres fréquences pourraient être choisies, le but de la modulation étant de représenter le bit "1" ou "0" par un nombre entier de périodes d'un signal périodique et l'autre bit "0" ou "1" par un nombre double de périodes d'un signal de fréquence double. Ce schéma peut bien sûr être modifié sans sortir du cadre de l'invention. C'est ainsi par exemple que le même signal (f) peut être obtenu à. partir d'une lo gique négative en disposant alors l'inverseur 3 à l'entrée lb de la porte 1. Avec cette disposition et une logique positive les bits "1" seraient représentés par un signal de fréquence double de celui représentant les bits "0". En outre, le signal (f) est aisément mis en forme dinusoïdale par un dispositif suiveur dont la bande passante sera limitée à une valeur légèrement supérieure à 2F. La figure 3 montre un démodulateur destiné a convertir un signal tel que (at) figure 4 en une série d'impulsion. Le signal (f ) de la figure 2 convenablement mis en forme aura l'allure représentée en (a') figure 4. Cette figure montre pour simplifier et donner un exemple non limitatif, à gauche un signal représentant un bit "l" et à droite un signal représentant un bit "0". Le signal (a') attaque une bascule ou trigger de Schmitt 10 qui transforme le signal sinusoidal (a') en signal rectangulaire (b'). Pour ce faire la bascule 10 aura une très faible hystérésis autour du point zéro. La bascule 10 est suivie d'un intégrateur Il constitué par exemple classiquement d'une résistance R, d'une diode D et d'un condensateur C à la masse. Le signal à la sortie de cet intégrateur aura sensiblement l'allure représentée en (c') figure 4. La sortie de l'intégrateur se divise en deux circuits parallèles comprenant chacun un inverseur 12, 13 et un différentiateur 14, 15. Les seuils SI et S2 (figure 4) respectifs des inverseurs 12et 13 sont choisis de manière telle que les impulsions de plus courte durée provenant de l'intégrateur soient éliminées a' la sortie de l'inverseur 13 (signal (d') figure 4).Pour ce faire le seuil SI de 1' inverseur 12 est inférieur au seuil S2 de l'inverseur 13,ce dernier étant par ailleurs supérieur au niveau maximum des impulsions a éliminer.Il est clair qu'ainsi,le signal (d') a' la sortie de l'inverseur 13 sera formé d'un créneau représentant le signal (a') de fréquence F et d'une tension au niveau 1 pour le signal (a') de fréquence 2F. Par contre a' la sortie de l'inverseur 12 le signal aura la forme représentée en (e') pa" la figure 4. Les différentiateurs 14 et 15 peuvent être constitué de manière connue par une résistance R' et un condensateur C'. Les sorties des deux différentiateurs 14 et 15 sont connectées aux deux entrées respectives d'une porte "et non" 16, tandis qu'en dérivation la sortie du différentiateur 15 est connectée à un inverseur 17. Le signal (f') recueilli à la sortie de la porte 16, présentera l'allule montrée a' la figure 4.Etant donné les différentiations et la multiplication logique inversée de la porte 16, le signal (f') sera constitué de deux impulsions positives par bit destinées a' constituer des impulsions d'horloge. , A la sortie de l'inverseur 17, le signal résultant d'une différentiation et d'une inversion du signal (d') sera constitué d'une impulsion positive représentant le bit "1" et d'un niveau zéro représentant le bit "0". Il est clair que les dispositifs décrits schématiquement peuvent être modifiés sans sortir du cadre de l'invention. En outre leur réalisation peuvent faire appel à- toutes les techni quels connues eg électronique et plus particulièrement utiliser la techniques des circuits intégrés. Bien entendu, les signaux de départ et d'arrivée-peuvent également être tout autre, le but principal de l'invention étant de proposer un procédé ou mode de tra.lsmission et d'utilisation particulier de signaux binaires en modulation de fréquence. REVENDICATIONS 1 - Procédé de transmission de données codées en binaire au moyen de deux signaux distincts représentant deux valeurs ou bits "1" et 'tOt'scaractérisé en ce qu'il consiste a représenter chaque bit "I" (ou respectivement " ")parun nombre entier N de Dérodes d'un signal périodique de fréquence F et chaque autre bit "O"(ou respectivement "1")par un nombre entier double 2 N de périodes d'un signal périodique synchrone du précédent et de fréquence double 2F, de telle sorte que les deux types de bit sont représentés par des signaux périodiques de même durée, un modulateur d'émission et un démodulateur de réception étant prévus pour la mise en forme des signaux selon les systèmes d'émission et de réception utilisés. 2 - Procédé selon la revendication 1, caractérisé en ce que les signaux périodiques sont des signaux sinusoïdaux et que le nombre de périodes pour les bits "1" et "O" sont respectivement N et 2N, le nombre N valant par exemple 4. 3 - Procédé selon l'une des revendications 1 et 2 dans lequel les bits "1" sont utilisés a' la réception sous forme d'impulsions positives, caractérisé en ce que le démodulateur convertit chacun des signaux représentant les bits "1" et "O" respec-tivement par N impulsions et un niveau zéro, tandis qu'éventuellement 2N impulsions d'horloge sont créées pour chaque bit "1" et "0". 4 - Modulateur pour convertir des bits "i" et "O" repré- sentés par deux niveaux distincts en signaux périodiques selon le procédé des revendications 1 à 39 caractérisé en ce qu'il comporte deux portes logiques "et non" a' deux entrées, l'une d'entre elles recevant, d'une part, un signal périodique en forme de crénaux de fréquence N et, d'autre part, le signal codé en binaire a'- la même fréquence et l'autre porte un signal de fréquence 2N synchrone du premier et le signal codé en binaire, ce dernier étant inversé par un inverseur logique avant l'une des deux portes selon la logique positive ou négative choisie et la fréquence double ou moitié voulue pour un bit particulier par rapport à l'autre tandis qu'une troisième porte " et non" recueille les signaux de sortie des deux premières portes, un dispositif de mise en forme sinusoidale étant éventuellement prévue a' la suite de cette troisième porte. 5 - Démodulateur pour la mise en oeuvre du procédé selon l'ensemble des revendications 2 et 3, caractérisé en ce qu'il comporte une bascule ou trigger de "Schmitt", pour transformer les signaux sinusoidaux en signaux rectangulaires, suivi d'un intégrateur composé par exemple d'une résistance, d'un condensateur et d'une diode suivis de deux circuits en parallèle comportant chacun un inverseur logique et un différenciateur, du type RC par exemple, les seuils des inverseurs étant tels que les impulsions de plus courte durée sortant de l'intégrateur sont éliminées et enfin un inverseur dans le circuit où les impulsions de courtes durées sont éliminées a' la sortie duquel chaque bit "1" est représenté par N impulsions et chaque bit 11011 par un niveau zéro, tandis qu'une porte "et non" a'- deux entrées recueille les signaux provenant des deux différentiateurs de manière a' créer 2N impulsions d'horloge pour chaque bit.