La présente invention concerne un circuit d'atta- que pour des dispositifs électriques qui assure en perma- nence une répartition égale de la puissance entre les dispo- sitifs électriques, lorsque ces dispositifs sont connectés en parallèle dans un réseau branché à une charge. Il y a longtemps qu'on a reconnu quelorsqu'on souhaitait transmettre des niveaux de puissance élevés par un circuit à transistors et que la puissance nominale des transistors individuels disponibles pour l'utilisation dans un tel circuit était insuffisante, on pouvait obtenir un fonctionnement à puissance élevée en branchant et en fai- sant fonctionner en parallèle des transistors de plus faible puissance nominale. L'utilisation de transistors en parallè- le dans de tels circuits ne va pas sans soulever des problè- mes. Ces problèmes sont variés et un grand nombre d'entre eux ont été identifiés et résolus apparemment avec succès. Les circuits onduleurs constituent un montage caractéristi- que dans lequel on fait fonctionner des transistors en parallèle et dans lequel les transistors sont détruits de temps en temps par un échauffement excessif, sous l'effet du passage d'un courant excessif dans les transistors. Ces circuits onduleurs sont traditionnellement équipés de circuits de protection contre les courants excessifs. Les transistors de ces circuits doivent être soigneusement appariés, faute de quoi l'un des transistors absorbe la totalité de la charge correspondant au courant de sortie et est détruit. Le brevet U.S. 3 056 094 recon- naît ce problème d'appariement et il offre une solution qui fait circuler un courant équilibré dans un certain nom- bre de transistors connectés en parallèle sur une charge. On obtient l'équilibrage en connectant une résistance en série avec l'électrode de base de chaque transistor. La valeur de chacune de ces résistances commande indépendam- ment le courant de base du transistor associé. Cette comman- de indépendante permet de régler les courants de polarisa- tion de base de chacun des transistors de façon que chaque transistor apporte une contribution pratiquement égale au courant de charge de sortie, même si les transistors utili- sés ne sont pas appariés. Le brevet précité considère donc la puissance que peuvent absorber en régime permanent un certain nombre de transistors non appariés qui fonctionnent en parallèle, mais il ne considère pas le fait que les temps de blocage et de déblocage des transistors peuvent différer et le fait qu'un transistor peut être détruit par un échauf- fement excessif au cas o un seul transistor devient com- plètement conducteur avant un autre. De façon similaire, un transistor peut être détruit par un échauffement excessif si un transistor se bloque complètement avant un autre. L'invention décrite ci-après envisage le problème du blocage et du déblocage et elle remédie au problème de la destruc- tion par un échauffement excessif pendant ces durées d'une manière originale qu'on décrira ultérieurement de façon plus détaillée. Le brevet U..S. 4 099 225 reconnaît également la nécessité d'utiliser un circuit de protection en courant pour un onduleur équipé d'éléments de commande à semicon- ducteur. Ce brevet est basé sur la découverte de ce que la destruction par échauffement excessif des éléments de commande à semiconducteur dans des circuits qui emploient un circuit de protection contre un courant excessif résulte des courants de décharge dans les condensateurs des filtres du circuit de commande. De façon similaire au brevet U.S. 3 056 094 précité, le brevet U.S. 4 099 225 porte sur la détection et la commande du courant, tandis que l'invention qui fait l'objet du présent mémoire considère qu'on peut résoudre le problème d'un courant excessif si les transis- tors qui fonctionnent en parallèle peuvent être exactement appariés en ce qui concerne leur temps de conduction tota- le, ce temps de conduction totale faisant intervenir un appariement des temps de déblocage et de blocage pour les transistors. L'invention porte plus précisément sur un circuit d'attaque branché à des dispositifs électriques, qui peuvent être des semiconducteurs, connectés en parallèle dans un réseau. Les dispositifs électriques ont des durées totales de conduction distinctes lorsqu'ils sont mis en action simultanément. Le réseau comporte une source d'ali- mentation qui est branchée à une charge par l'intermédiaire des dispositifs connectés en parallèle. Le circuit d'atta- que comporte une source de signal qui est branchée à un pre- mier dispositif électrique et à un second dispositif élec- trique par un circuit de réglage de temps. On règle le cir- cuit de réglage de temps de façon que le temps de conduc- tion total du premier dispositif électrique coïncide avec le temps de conduction total du second dispositif électrique, pour faire ainsi en sorte que des puissances égales soient en permanence dirigées vers la charge par l'intermédiaire des dispositifs électriques. L'invention permet de faire en sorte qu'un certain nombre de dispositifs branchés en parallèle agissent comme un seul élément de commutation. Un but essentiel de l'invention est donc de réaliser un circuit d'attaque pour des dispositifs électri- ques à conduction commandée connectés en parallèle, ce cir- cuit faisant coïncider les temps de conduction totale des dispositifs électriques. L'invention a également pour but de réaliser un circuit d'attaque pour des dispositifs électriques connec- tés en parallèle permettant de faire fonctionner les dispo- sitifs électriques connectés en parallèle à la manière d'un seul élément de commutation. L'invention a également pour but de réaliser un circuit d'attaque pour assurer la commande de conduction de dispositifs à semiconducteur connectés en parallèle, ce circuit faisant en sorte que tous les dispositifs à semi- conducteur ainsi connectés acheminent simultanément une puissance égale. L'invention a également pour but de réaliser un circuit d'attaque destiné à la commande de la conduction de dispositifs à semiconducteur connectés en parallèle, pour faire en sorte que les temps de déblocage des disposi- tifs à semiconducteur soient appariés et/ou que les temps de blocage des dispositifs à semiconducteur soient appa- riés, gr3âce à quoi des courants égaux circulent en parallè- le dans les dispositifs à semiconducteur connectés en paral- lèle. Enfin, l'invention a pour but de réaliser un circuit d'attaque pour un dispositif à semiconducteur donné qui peut être employé avec des dispositifs à semiconducteurs connectés en parallèle, ce circuit ayant pour fonction d'optimiser les temps de déblocage et de blocage du dispositif à semiconduc- teur donné. Pour atteindre les buts précédents, le mode de réalisation préféré de l'invention consiste en un circuit d'attaque qui est branché à la base de transistors connectés en parallèle dans un réseau. Chaque transistor présente des durées distinctes en ce qui concerne le temps de déblocage, le temps de blocage et le temps de conduction totale, lorsque les bases respectives des transistors reçoivent des impulsions simultanées. Le réseau comprend une source d'ali- mentation qui est branchée à une charge par l'intermédiaire des transistors connectés en parallèle. Le circuit d'atta- que comprend une source de signaux d'impulsions de base des transistors, ayant une période prédéterminée, qui est bran- chée à la base d'un premier transistor par un circuit de réglage de temps, ainsi qu'à la base d'un second transistor. Le circuit de réglage de temps comprend un premier élément destiné à modifier l'instant initial de la durée de déblo- cage du premier transistor, pour permettre ainsi à la fin de la durée de déblocage du premier transistor de coïncider avec la fin de la durée de déblocage du second transistor. Un second élément est connecté au premier élément de façon à produire un signal à un instantsuivant le début de chaque signal d'impulsion de basereprésenté par la diffé- rence entre les temps de déblocage des premier et second transistors. Le signal qui provient du second élément demeure présent pendant une durée égale à la période du signal d'impulsion de base, moins la différence mentionnée précédemment entre les temps de déblocage des premier et second transistors. Un troisième élément est branché au second élément et il réagit à la fin du signal du second élément en modifiant l'instant de début du blocage du pre-- mier transistor, pour faire ainsi en sorte que le blocage du premier transistor coïncide avec la fin de la durée de blocage du second transistor. La description qui précède permet de voir que le circuit de réglage de temps est réglé de façon que le temps de conduction total du premier tran- sistor coïncide avec le temps de conduction total du second transistor, ce qui permet de faire en sorte qu'un courant égal circule en permanence vers la charge par les deux transistors. Un autre mode de réalisation de l'invention con- siste en un circuit d'attaque pour un dispositif à semicon- ducteur à trois bornes électriques, dans un circuit qui com- porte une source d'alimentation connectée à une première borne électrique du dispositif à semiconducteur, et une charge connectée à une troisième borne électrique du dispo- sitif à semiconducteur. Le circuit d'attaque comprend une source de signaux logiques. Un circuit de réaction positi- ve est branché entre la première borne électrique et une seconde borne électrique du dispositif à semiconducteur. Un circuit de déblocage, à impulsions de courant et à résonanceest branché à la seconde borne électrique.et il est commandé par la source de signaux logiques. Un circuit de blocage à impulsions de courant et à résonance est branché à la seconde borne électrique et il est commandé par la source de signaux logiques. Un circuit de déblocage à niveau de courant fixe est branché à la seconde borne électrique et il est commandé par la source de signaux logiques. Le dernier élément du circuit d'attaque se pré- sente sous la forme d'un circuit de polarisation inverse en régime établi, destiné au blocage, qui est branché à la seconde borne électrique et qui est commandé par la source de signaux logiques. Le circuit d'attaque décrit ci-dessus procure des vitesses optimales de blocage et de déblocage pour le dispositif à semiconducteur. L'invention sera mieux comprise à la lecture de la description qui va suivre de divers modes de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 représente un circuit de l'art anté- rieur, La figure 2 est un diagramme séquentiel de signaux morntrant un problème de déblocage qui apparalt dans le circuit de la figure 1, La figure 3 est un diagramme séquentiel de signaux montrant un problème de blocage qui apparaît dans le circuit de la figure 1, La figure 4 représente un circuit à transistors branchés en parallèle, associé à un circuit d'attaque de déblocage correspondant à l'invention, La figure 5 est un diagramme séquentiel de signaux montrant la solution du problème de déblocage que procure le circuit d'attaque de la figure 4, La figure 6 représente un circuit à transistors branchés en parallèle, associé à un circuit d'attaque de blocage correspondant à l'invention, La figure 7 est un diagramme séquentiel de signaux montrant la solution du problème de blocage que procure le circuit d'attaque de la figure 6, La figure 8 représente un mode de réalisation préféré d'un circuit d'attaque destiné à des transistors non appariés branchés en parallèle, qui utilise l'inven- tion, La figure 9 est un diagramme séquentiel de signaux qui montre les signaux présents dans le circuit de la figure 8, La figure 10 représente un circuit d'attaque correspondant à l'invention, La figure iQa représente un circuit de déblocage résonnant série qu'on trouve dans le mode de réalisation de la figure 10, La figure lOb représente un circuit de blocage résonnant série qu'on trouve dans le mode de réalisation de la figure 10, La figure 11 est un diagramme séquentiel de signaux qui montre les signaux présents dans le circuit de la figure 10, et La figure 12 montre comment on peut employer la configuration de circuit d'attaque de la figure 10 dans une configuration à transistors en parallèle. On va maintenant considérer la figure 1 sur laquelle on voit un circuit de l'art antérieur qui est pré- senté ici dans le but d'expliquer la nature du phénomène de fonctionnement sur lequel porte l'invention. On voit sur la figure 1 un circuit dans lequel des transistors Q1 et Q2 sont connectés en parallèle, de l'un de leurs côtés, à un conducteur 13, par l'intermédiaire de conducteurs électri- ques respectifs 11 et 12. On voit que le conducteur 13 se termine par une borne d'alimentation positive 14. De l'autre côté, les transistors Q1, Q2 sont connectés à un conducteur 18 par des conducteurs respectifs 16 et 17. Le conducteur 18 est connecté à une charge 19. La charge 19 est elle- meme connectée par un conducteur 21 à une borne d'alimentation négative 22. Pour les besoins de cet exem- ple, on a représenté une alimentation à 200 V, 200 A branchée entre les bornes d'alimentation 14 et 22. Il convient de noter que l'alimentation peut avoir n'importe quelle valeur mais, pour les besoins de cet exemple, on a pris arbitrairement une valeur élevée de 200 V, 200 A. Un signal de base-"de conduction" qui provient d'un réseau logique est transmis par une source de signal de déclenche- ment 23 à la base du transistor Q1, par des conducteurs 24, 26 et à la base du transistor Q2, par des conducteurs 24, 27. Pour apprécier la nature du problème que l'inven- tion se propose de résoudre, on va maintenant considérer la figure 2 qui représente un diagramme séquentiel de signaux faisant apparaître un problème de déblocage qui se mani- feste dans le circuit de l'art antérieur représenté sur la figure 1. Le signal que fournit la source de signaux de déclenchement 23 est représenté à la ligne A de la figure 2. Le signal de déclenchement est représenté par la courbe 31 qui présente une configuration classique de signal carré. On sait parfaitement que les possibilités d'ache- minement de courant des transistors tendent à 8tre limitées et que si on applique à un transistor et si on fait circu- ler dans ce transistor un courant dont le niveau dépasse le courant admissible pour le transistor, ce dernier sera détruit par un échauffement excessif. La configuration de transistors en parallèle de la figure 1 a été choisie pour montrer la division du courant entre et dans les transistors Q1 et Q2. Dans l'exemple de l'art antérieur, et uniquement pour faciliter l'explication, les transistors Q1 et Q2 sont représentés connectés en parallèle de façon que le courant de 200 V, 200A appliqué entre les bornes d'alimentation 14 et 22 se répartisse théoriquement de façon égale entre les transistors Q1 et Q2. La connexion en parallèle de la figure 1 est destinée à faire en sorte que le courant dans le transistor Q1, c'est-à-dire le courant il, soit égal à A, et que le courant dans le transistor Q2, c'est-à- dire le courant i2, soit égal à 100 A. Théoriquement, l'apparition simultanée sur les bases des transistors Q1 et Q2 d'un signal de déclenchement 31 provenant de la source de signaux de déclenchement 23, doit entraîner une division égale du courant entre ces transistors. Cependant, en pra- tique, cette situation idéale de conception a tendance à ne pas apparaître dans le fonctionnement dynamique d'un cir- cuit tel que celui qui est représenté sur la figure 1. En retournant à la figure 2, on voit sur la ligne B de cette figure une courbe 32 correspondant à un signal carré. On peut voir que le signal de la base du transistor Q1 que représente la courbe 32 est exactement en synchro- nisme avec la courbe de signal de déclenchement 31. On voit également sur la figure 2, à la ligne D, que la base du transistor Q2 reçoit le signal 33, de forme carrée, à un instant qui coïncide exactement avec celui auquel la base du transistor Q1 reçoit son signal. On sait que pour chaque transistor du commerce il existe un temps de déblocage prévu qui peut en réalité varier d'un transistor à un autre. Par conséquent, des transistors ayant des temps de déblocage égaux d'après les prévisions et les spécifications, peuvent en fait manifes- ter des temps de déblocage différents lorsqu'on les emploie dans un circuit tel que celui de la figure 1. La courbe qui est représentée à la ligne C de la figure 2 est destinée à montrer que le courant i1 traversant le transistor Q1 augmente de 0 à 100 A sur la durée qui est désignée par tcondl' On peut voir à la ligne E de la figure 2 que le courant traversant le transistor Q 2 augmente de O à 100 A sur une durée qui est représentée ici par t cod2 Par consé- quent, le courant i atteint une valeur de 100 A, correspon-. dant à une conduction complète, comme l'indique le point 36 sur la courbe 34. Lorsque le courant i est au niveau qui est indiqué par la référence 36, c'est-à-dire 100 A, on peut voir que le courant i 2, à cet instant désigné par la référence 37, se trouve à une valeur située quelque part entre O et 100 A. A l'instant que désignent les références 36 et 37, on observe que le courant i traversant le tran-. sistor Q1 correspond au courant nominal du transistor Q1.' Cependant, du fait que le transistor Q 1 est à cet instant dans un état de conduction complète, le courant qui traverse le transistor Q 1 a tendance à augmenter, comme l'indique la flèche qui est associée à la référence 38. La courbe de courant i1 est représentée ici sous une forme exagérée afin de mettre en évidence que pendant unr court instant à la suite de l'instant que désigne la référence 36, le cou- rant i1 augmente rapidement et tend à s'approcher du total de 200 A qui est appliqué aux bornes des transistors Q 1 et Q connectés en parallèle. Cette augmentation brutale du courant, désignée par la référence 38, tend à détruire le transistor Q1 par échauffement excessif, ce qui entratne un transfert de tout le courant vers et dans le transistor Q 2. Le transistor Q 2 doit alors acheminer un courant supérieur à son courant admissible et il est à son tour détruit par échauffement excessif. Du fait que les transistors Q 1 et Q2 n'étaient pas appariés en ce qui concerne leurs temps de déblocage, on se trouve en présence de ce qu'on appelle ici un problème de déblocage. L'invention qui sera décrite ci- après apporte une solution complète à ce problème de déblocage, m!ême lorsqu'on emploie des transistors dont les temps de déblocage ne sont pas appariés. On va maintenant considérer la figure 3 sur laquelle on voit un diagramme séquentiel de signaux qui représente un problème de blocage qui se manifeste dans le circuit de l'art antérieur de la figure 1. On décrira le diagramme séquentiel de signaux de la figure 3 en employant des numéros de référence identiques à ceux de la figure 2 chaque fois que les signaux représentés sur la figure 3 sont les m9mes que ceux de la figure 2. On voit donc à la ligne A de la figure 3 un signal de base "de conduction" qui pro- vient de la source de signaux logiques 23 et qui est repré- senté par la courbe de signal carré 31. L'état de la base Q1 est représenté par la courbe 32 à la ligne B. On va mainte- nant considérer les lignes C et E de la figure 3 qui repré- sentent respectivement les courants i1 et i2. Dans l'exemple qui est décrit, on suppose, pour les besoins de la descrip- tion, que les temps de déblocage des deux transistors Q1 et Q2 sont égaux et que les courbes 41, 42 correspondant aux temps de montée des courants i1, i2 sont appariées.On va maintenant considérer à nouveau la ligne C de la figure 3 et la partie droite de la courbe 39, sur laquelle on peut voir qu'à un point et un instant qui coincident avec la disparition du signal de la base du transistor Q1, c'est-à- dire le signal 32 de la ligne B, le blocage du transistor Q1 commence, à partir d'un point 40 de la courbe 39. Le blocage du transistor Q1 prend un intervalle défini qui est représenté par ts1 plus tfl. La durée ts, représente le temps de stockage de courant inhérent au transistor Q1' tandis que tf1 représente le temps de descente inhérent au transistor Q1. En considérant maintenant la ligne E de la figure 3, on remarque que la partie droite de la courbe 44 du courant i2 comporte, à son extrémité droite, un temps de blocage total pour le transistor Q2 qui est différent du temps de blocage total pour le transistor Q1. Le temps de blocage total pour le transistor Q2 est égal à t plus t 2 s2 Putf2- On peut voir sur la courbe 39 de la ligne C qu'au point 43 le courant i1 est tombé à zéro, avant que le courant i2 du transistor Q2 soit arrivé dans son temps de descente tf2 Du fait que le courant i1 du transistor Q1 a atteint un niveau égal à zéro au point 43 de la courbe 39, il se mani- feste immédiatement une augmentation de courant dans le transistor Q2' comme l'indiquent la référence 44 et la flè- che associée. Cette augmentation du courant i2 est à prévoir du fait que tout le courant peut maintenant passer vers le transistor Q2 et dans ce transistor, ce qui fait apparaître un courant de crtte approchant 200 A, comme l'indique la courbe 46, ceci entraînant la destruction du transistor Q2 par échauffement excessif. Il convient de noter que le problème de déblocage et le problème de blocage qu'on vient d'envisager peuvent être présents simultanément chaque fois que deux disposi- tifs à semiconducteur, ou davantage, sont connectés en parallèle entre une source d'alimentation et une charge. L'invention décrite ci-après apporte une solution complète au problème du blocage, ainsi qu'au problème du déblocage comme on l'a déjà indiqué. On va maintenant considérer la figure 4 qui représente un circuit à transistors en parallèle, combiné avec un circuit d'attaque de déblocage correspondant à l'invention. Dans la description de la figure 4, on utilise à nouveau, chaque fois que c'est possible, les numéros de référence désignant les composants décrits précédemment, pour décrire des composants similaires. Il ressort de la description qui précède que les transistors Q1 et Q2 sont connectés en parallèle sur une source d'alimentation à V, 200 A, branchée entre les bornes 14, 22. L'un des côtés des transistors Q1 et Q2 est connecté à la borne 14 par des conducteurs 11, 12 et 13. L'autre côté des tran- sistors Q1 et Q2 est connecté par des conducteurs respec- tifs 16, 17 à un conducteur 18 et à une charge 19. Il existe une source de signaux de déclenchement 23 et le signal de sortie de la source de signaux de déclenchement 23 est appliqué par le conducteur 51 à un circuit d'atta- que 52, représenté dans un cadre en pointillés. Le circuit d'attaque 52 produit deux signaux de sortie qui apparais- sent sur des conducteurs 53 et 54 qui sont respectivement connectés aux bases des transistors Q1 et Q2. Le circuit d'attaque 52 comprend un multivibrateur monostable 56 dont la fonction sera décrite ultérieurement en détail. L'entrée du multivibrateur monostable 56 est connectée par le con- ducteur 51 à la source de signaux de déclenchement 23. Le multivibrateur monostable 56 comporte une sortie qui est connectée à une porte ET 58 par le conducteur 57. La sortie de la porte ET 58 est connectée à la base du transistor Q1 par le conducteur 53. La base du transistor Q2 est connectée directement par le conducteur 54 au conducteur de sortie 51 de la source de signaux de déclenchement 23. On va maintenant considérer la figure 5 qui est un diagramme séquentiel de signaux représentant une solution au problème du déblocage que procure le circuit d'attaque 52 de la figure 4. On considérera initialement les courbes représentées aux lignes D et F de la figure 5, qui montrent respectivement les courants i et i2. Le courant il que représente la courbe 61 à la ligne D présente un temps de montée tlcond' comme le montre la partie 62 de la courbe qui correspond au temps de montée. Le courant i2 représenté par la courbe 66 à la ligne F présente un temps de déblocage t2cond qui couvre la durée représentée par la partie 67 de la courbe qui correspond au temps de montée. On notera qu'en ce qui concerne cet exemple, le temps de déblocage t1cond du transistor Q1 est plus court que le temps de déblocage t 2cond du transistor Q2. Cette condition est la même que celle qui a été présentée à l'occasion de l'exem- ple de problème de déblocage de l'art antérieur des figures 1 et 2. On notera que si le signal de base "de conduction" représenté par la courbe 31 de la ligne A de la figure 5 était appliqué simultanément aux bases des transistors Q1 et Q29 on aboutirait à la condition de destruction des transistors par échauffement excessif décrite précédemment. Aussi, dans cet exemple, il apparaît de façon visuelle, de par la position des courbes de courant 61, 66 des lignes D et F de la figure 5, que le problème disparaît si le tran- sistor Q1 présente un temps de déblocage tel que la fin de la courbe de temps de montée 62, au point 63, coïncide dans le temps avec la fin de la courbe de temps de montée 67, au point 68. Lorsque les courants il et i2 sont au niveau qui est indiqué par les références désignant les points 63 et 68,les deux transistors Q1 et Q2 sont dans un état instantané de conduction complète et le problème de la destruction par échauffement excessif est résolu. Pour obte- nir cet état de conduction instantanée simultanée des tran- sistors Q1 et Q2' il faut remarquer que le transistor Q1 qui a le temps de déblocage le plus court tlcond doit recevoir le signal de passage à l'état conducteur à un instant retardé par rapport à l'apparition du front de sens positif de la courbe 31. On parvient à ceci en insérant dans la connexion électrique entre la source de signaux de déclen- chement 23 et. la base du transistor Q1 le multivibrateur monostable 56 dont le temps de commutation est choisi de façon à être égal à la différence entre le temps de déblo- cage du transistor Q2 et le temps de déblocage du transis- tor Q1, c'est-à-dire t2cond - tlcond On va maintenant considérer les lignes A et B de la figure 5 qui montrent queolorsque le signal provenant de la source de signaux de déclenchement 23 et représenté par la courbe 31 est appliqué par le conducteur 51 au multivibrateur monostable 56, ce dernier produit un signal de sortie sous forme d'impulsion qui estreprésenté par la courbe 71. Le signal de sortie sous forme d'impulsion représenté par la courbe 71 est appliqué par le conducteur 57 à une entrée de la porte ET 58.. On voit également dans le circuit d'attaque 52 un conducteur 59 qui connecte le conducteur 51 à une seconde entrée de la porte ET 58. Le signal représenté par la courbe 31 de la ligne A de la figure 5 apparaît évidemment sur les conducteurs 51 et 59, et la porte ET 58 fournit seulement un signal de sortie, représenté par la courbe 74 à la ligne C de la figure 5, lorsque le front descendant négatif 72 de la courbe 71 est appliqué au symbole logique d'inversion, 60, de la porte ET 58. A cet instant, le signal de sortie de la porte ET 58 qui est représenté par la courbe 74 apparaît sur le conducteur 53 et est appliqué à la base du transistor Q1. L'apparition sur la base du transistor Q1 du signal de sens positif qui est représenté par la courbe 74 déclenche le passage du transistor Q1 à l'état conducteur, ce qui entraîne une conduction complète du transistor Q1 au point 63 de la courbe 61, après le temps de montée tlcond que représente la courbe 62. La conduction complète du transis- tor Q2 est indiquée par le point 68 sur la courbe 66. La description qui précède permet de voir que le problème de déblocage décrit en relation avec les figures 1 et 2 a été résolu. On évite complètement la destrtuction des transistors par échauffement excessif en mesurant simplement le temps de déblocage réel des transistors employés et en sélectionnant ensuite un dispositif de retard, tel que le multivibrateur monostable décrit, ce dispositif de retard ayant le retard nécessaire pour provoquer une conduction simultanée. Il convient de noter que le principe de l'inven- tion qui est présentée ici va au-delà de l'exemple utilisé pour son explication et, connaissant le principe de l'inven- tion, l'homme de l'art pourrait aisément concevoir des cir- cuits logiques pour trois dispositifs à semiconducteur, ou davantage, connectés en parallèle. On va maintenant considérer la figure 6 qui représente un circuit à transistors branchés en parallèle, associé à un circuit d'attaque de blocage 81 correspondant à l'invention. Les transistors Q1 et Q2 sont disposés d'une manière identique à celle décrite en relation avec les figu- res 1 et 4. Le c8té de sortie du circuit d'attaque de blo- cage 81 comporte des connexions électriques qui sont consti- tuées par des conducteurs 82, 83 connectés aux bases respec- tives des transistors Q1 et Q2. Une source de signaux de déclenchement 23 est connectée au coté d'entrée du circuit d'attaque de blocage 81 par le conducteur 84. L'entrée d'un multivibrateur monostable 86 à déclenchement sur les fronts descendants, est connectée à la source de signaux de déclenchement 23 par le conducteur 84. Le signal de sortie du multivibrateur monostable 86 apparaît sur le conducteur 87 et il est appliqué à une entrée de la porte OU 88. La porte OU 88 reçoit un second signal d'entrée qui provient de la source de signaux de déclenchement 23 par le conduc- teur 84, le conducteur 91, l'inverseur n0 1, 92, le conduc- teur 93, l'inverseur n0 2, 94 et enfin le conducteur 96. On va maintenant considérer la figure 7 qui est un diagramme séquentiel de signaux montrant la solution du pro- blème de déblocage que procure le circuit d'attaque 81 de la figure 6. On voit à la ligne A de la figure 7 le signal de base "de conduction", correspondant à la courbe 31, qui provient de la source de signaux de déclenchement 23. Les lignes B et C montrent les signaux résultants 97, 98 de l'inverseur n0 1 et de l'inverseur n0 2, désignés par les références 92 et 94 sur la figure 6. On considérera ensuite les courbes représentées aux lignes F, G, H et I, en portant une attention particu- lière aux parties de courbe de temps de montée, 1lO, 102, des courbes 99 et 100 correspondant aux courants i et i2. On supposera pour les besoins de cet exemple que les temps de montée des transistors Q1 et Q2 coïncident parfaitement et que le problème du déblocage envisagé en relation avec les figures 4 et 5 est absent. Pour les besoins de cet exemple, on a choisi le temps de blocage du transistor Q1 plus court que le temps de blocage du transistor Q2. Cette différence dans les temps de blocage est représentée gra- phiquement aux extrémités de droite de la courbe 99 du courant i1 et de la courbe 100 du courant i2. Le temps de blocage total pour le transistor Q1 est mesuré par la somme du temps de stockage tS1 du transistor Q1 et du temps de descente tfi du transistor Q1. Le temps de blocage pour le transistor Q2 est mesuré par la somme du temps de stockage ts2 du transistor Q2 et du temps de descente tf2 du tran- sistor Q 2 On rappelle qu'on a indiqué au cours de l'expli- cation de la figure 1 qu'en l'absence des circuits d'atta- que de l'invention, le front montant 35 de la courbe 31 * qui correspond au signal de la source de signaux de déclen- chement 23 qui est appliqué aux bases des transistors Q1 et Q21 provoque le début de la conduction de ces transistors Q1 et Q2. D'une façon similaire, si le front arrière de sens négatif, 45, de la courbe 31 est appliqué aux bases des transistors Q1 et Q2, il déclenche le blocage de ces tran- sistors. Du fait que le temps de blocage du transistor Q1 est inférieur au temps de blocage du transistor Q2e si le blocage des deux transistors est déclenché au même instant, le problème de blocage de la figure 3 se manifeste et le transistor Q2 est dézruit par échauffement excessif. Il apparaît visuellement que pour emp8cher que le blocage du transistor Q1 se produise dans des conditions qui font apparaître le problème de destruction par échauffement excessif décrit précédemment, l'instant de blocage du tran- sistor Q2 doit être retardé d'une durée suffisante pour permettre l'apparition de l'état simultané de conduction nulle qui est indiqué par les références 106 et 107, aux extrémités droites respectives des courbes 99 et 100. Comme on peut le voir, on mesure le retard nécessaire sur la ligne E de la figure 7, qui montre que le retard total nécessaire est: (ts2 - tsl) + (tf2 - tfi). Le front mon- tant de sens positif, 35, de la courbe 31 de la ligne A, provenant de la source de signaux de déclenchement 23, et transmis à l'entrée de la porte OU 88 par les conducteurs 84, 91, l'inverseur n 1, 92, le conducteur 93, l'inverseur n 2, 94 et le conducteur 96, entraîne le déblocage' du transistor Q1' par l'application du front de sens positif 111 de la courbe de signal 112 à la porte OU 88. Le multi- vibrateur monostable à déclenchement sur les fronts descen- dants, 86, est déclenché de façon à passer à l'état de con- duction par l'apparition du front arrière négatif 45 de la courbe 31 correspondant au signal de la source de signaux de déclenchement. Le signal de sortie du multivibrateur monostable 86 est représenté par la courbe 116 à la ligne D de la figure 7. On notera que la porte OU 88 a appliqué sur le conducteur 96 un signal d'entrée qui se prolonge jusqu'à un instant auquel le signal 98 de l'inverseur n 2, 94, disparaît. Légèrement avant cet instant, la porte OU 88 reçoit le signal de sortie du multivibrateur qui est repré- senté par la courbe 116 et, comme on peut le voir à l'extré- mité de droite de la courbe 112, un signal de sortie de la porte OU demeure pendant une durée qui se prolonge pendant le temps (tS2 - tsl) + (tf2 - tf1). Il apparaît ici claire- ment de façon graphique que la durée de retard du multivi- brateur monostable 86 doit être choisie de façon à correspon- dre à la durée mesurée par (ts2 - ts) + (tf2 - tfi). Avec un multivibrateur monostable 86 ayant la durée de retard qu'on vient d'indiquer, le temps de déblocage relatif à la base du transistor Q1 commence à l'instant qui est indiqué par le point 117 sur la courbe 99 de la ligne G de la figure 7. La description qui précède permet de voir que le problème du blocage décrit ci-dessus en relation avec les figu- res 1 à 3 a été résolu. La destruction d'un transistor par échauffement excessif est totalement évitéeen mesurant sim- plement le temps de blocage réel des transistors qui sont employés et en choisissant un dispositif de retard qui ait le retard nécessaire pour produire une conduction simulta- née. On va maintenant considérer la figure 8 qui représente un mode de réalisation préféré d'un circuit d'attaque 121 pour des transistors non appariés Q1 et Q2' branchés en parallèle. Les transistors Q1 et Q2 sont inter- connectés de la manière décrite précédemment en relation avec les figures 1, 4 et 6. L'entrée d'un circuit d'attaque 121 est connectée à la source de signaux de déclenchement 23 parun conducteur 122. La sortie du circuit d'attaque 121 est connectée aux bases des transistors Q1 et Q2 par des conducteurs respectifs 123, 124. La source de signaux de déclenchement 23 est connectée à une porte ET 132 par les conducteurs 122, 126, et par le conducteur 122, le multivibrateur monostable n0 1, 127, le conducteur 128 et le symbole logique d'inversion 129 de la porte ET 132. Un conducteur de sortie de la porte ET 132 est connecté par un conducteur 133 au multivibrateur monostable n0 2, 134. Le multivibrateur monostable n0 2, 134, est lui-même connecté à une porte OU 145 par des circuits électriques séparés. L'un des circuits comprend le conducteur 136, le multivibrateur monostable n0 3, 137 et le conducteur 138 qui est connecté à la porte OU 145. L'autre circuit comprend le conducteur 136, le conducteur 139, l'inverseur n0 1, 141, le conducteur 142, l'inverseur n0 2, 143 et le conducteur 144 qui est connecté à la porte OU 145. La sortie de la porte OU 145 est connectée au conducteur 123 qui est lui-même connecté à la base du transistor Q1. On va maintenant considérer la figure 9 qui est un diagramme séquentiel de signaux montrant la solution conjoin- te du problème du déblocage et du problème du blocage que procure le circuit de la figure 8. Dans la configuration de circuit à transistors en parallèle qui est représentée sur la figure 8, on suppose pour les besoins de cet exemple que les temps de déblocage et de blocage des transistors Q1 et Q2 ne coïncident pas. On suppose pour les besoins de cet exemple que le temps de déblocage du transistor Q1 est plus court que le temps de déblocage du transistor Q2 et que le temps de blocage du transistor Q1 est plus court que le temps de blocage du transistor Q2. Les conditions correspondant à cet ensemble d'hypothèses sont celles qui conduisent au risque maximal de destruction des transistors par échauffement excessif. En examinant la courbe 151 de la ligne D de la figure 9, qui représente le courant i1 traversant le transistor Q1, il ressort de façon évidente que -cette courbe présente les caractéristiques de déblocage de la courbe 61 de la figure 5 et les caractéristiques de blocage de la courbe 99 de la figure 7. La courbe 152 de la ligne F de la figure 9 présen- te les caractéristiques de déblocage de la courbe 66 de la figure 5 et les caractéristiques de blocage de la courbe de la figure 7. Le circuit d'attaque 121 constitue un réseau logique qui génère un signal d'impulsion de retard, correspondant à la courbe 153, à cause de la configuration de circuit qui comprend le multivibrateur monostable n0 1, 127, et la porte ET 132. La génération du signal d'impulsion de retard correspondant à la courbe 153 s'effectue de la manière décrite en relation avec la figure 5 et avec le cir- cuit d'attaque 52 de la figure 4. La présence de la courbe d'impulsion de retard 153 apporte une solution au problème de déblocage qui existe du fait de la discordance des temps de déblocage des transistors Q1 et Q2. La solution au problème du blocage est apportée par la courbe d'impulsion de retard 154 de la ligne K, et cette courbe d'impulsion de retard 154 est générée par le circuit-qui comprend le multivibrateur monostable n0 3, 137, l'inverseur n0 1, 141, l'inverseur n0 2, 143 etla porte OU 145. Ce dernier circuit fonctionne de la manière qui a été décrite en relation avec le circuit d'attaque 81 de la figu- re 6. La présence de la courbe d'impulsion de retard 154 apporte une solution au problème de blocage qui se manifeste à cause de la discordance entre les temps de blocage des transistors Q1 et Q21 comme le montrent les courbes de cou- rant 151 et 152. Les descriptions précédentes portent sur la solu- tion conjointe des problèmes de déblocage et de blocage, mais ne traitent pas de la durée pendant laquelle les deux transistors Q1 et Q2 sont dans un état entièrement conduc- teur, entre les intervalles de déblocage et de blocage. Dans cet exemple, il est évident que le transistor Q2 est amené à l'état de conduction sous l'effet de l'apparition du signal de déclenchement correspondant à la courbe 31, qui provient de la source de signaux de déclenchement 23 et qui est transmis à la base du transistor Q2 par les con- ducteurs 122 et 124. La courbe de signal de déclenchement 31 qui est représentée à la ligne A de la figure 9 présente un temps de conduction total qui est désigné par tbasellcondtI' Pour assurer un déclenchement simultané du blocage, le mul- tivibrateur monostable n0 2, 134, doit avoir une durée de temporisation sélectionnée de façon que son temps de con- duction soit égal à tbaseIlcond'l - (t2-cond- t cond). Lorsque le circuit d'attaque 121 fonctionne de la manière décrite, on remarque que la courbe de courant i de la ligne D et la courbe de courant i2 de la ligne F présentent l'état de conduction complète en coïncidence, comme il est indiqué respectivement aux points 156 et 157. De façon simi- laire, les points 158 et 159 de la courbe D du courant i1 et de la courbe F du courant i2 correspondent à une condition simultanée de courant nul ou bloqué. Le mode de réalisation préféré qui est représenté sur la figure 8 montre le cas le plus défavorable dans la mesure o il y a une discordance complète des temps de déblo- cage et de blocage. On peut trouver en pratique que les transistors ou les dispositifs à semiconducteur qui inter- viennent sont appariés soit pour les temps de déblocage, soit pour les temps de blocage et, dans ce cas, on peut employer les circuits d'attaque de la figure 4 ou de la figure 6 pour apporter une solution au problème de la destruction par un échauffement excessif et on peut combiner de la manière représentée sur la figure 8 l'un ou l'autre des circuits d'attaque 52, 81 de la figure 4 et de la figu- re 6, ou ces deux circuits d'attaque, pour faire en sorte que le temps de conduction total concide et que le problè- me de destruction des dispositifs à semiconducteur par échauffement excessif soit éliminé, pour une paire de dis- positifs à semiconducteurs ou de transistors. On va maintenant considérer la figure 10 qui représente un autre mode de réalisation d'un circuit d'atta- que correspondant à l'invention. Le circuit d'attaque com- prend un dispositif à semiconducteur à trois bornes électri- ques qui se présente sous la forme d'un transistor Q'1' dans un circuit comportant une source d'alimentation bran- chée entre une borne positive 161 et une borne négative 162, et un second dispositif à semiconducteur qui se présen- te sous la forme d'un transistor Q'2I représenté en pointil- lés et connecté en parallèle sur le transistor Q'1. La puissance appliquée entre les bornes positive et négative 161, 162 est transmise à une charge 166. La source d'ali- mentation est connectée à une première borne électrique 163 du transistor Q'1 et à une troisième borne électrique 164 du transistor Q'1, par des conducteurs 167, 168, un enrou- lement de transformateur de réaction positive 169 et un conducteur 170 qui est branché à la première borne électri- que 163. La première borne électrique 163 est en couplage électrique avec une seconde borne électrique 165 correspon- dant à la base du transistor Q'1, et la troisième borne électrique 164 est en couplage avec la base du transistor QI1 et elle est connectée par les conducteurs 171, 172 et 173 à la charge 166, cette dernière étant elle-même connec- tée à la borne d'alimentation négative 162. Le circuit d'attaque de la figure 10 comprend les principaux éléments suivants: une source de signaux logiques 178, représentée dans un cadre en pointillés à l'extrémité de gauche de la figu- re 10, et un circuit d'attaque à couplage par transforma- teur 179. Dans la source de signaux logiques 178, la réfé- rence 200 désigne une porte OU n0 1, la référence 201 dési- gne une porte OU n0 2, la référence 202 désigne un inver- seur A, la référence 203 désigne un inverseur B, la référen- ce 204 désigne un multivibrateur monostable n0 1 (à déclen- chement sur les fronts négatifs), la référence 205 désigne un multivibrateur monostable n0 2 (à déclenchement sur les fronts montants), la référence 206 désigne un multivibra- teur monostable n0 3 (à déclenchement sur les fronts mon- tants) et la référence 207 désigne un inverseur C. La sour- ce de signaux logiques 178 est connectée au circuit d'atta- que à couplage par transformateur 179, représenté dans un cadre en pointillés au centre de la figure 10, par des con- ducteurs électriques 181, 182, 183 et 184. Le circuit d'attaque à couplage par transforma- teur 179 comprend un circuit de réaction positive qui est intercalé entre la première borne électrique 163 et la seconde borne électrique 165 du transistor Q'1. Ce circuit de réaction positive comporte un enroulement de transforma- teur N. pour des raisons qui apparaîtront et qui seront expliquées de façon plus détaillée par la, suite. L'enrou- lement de transformateur N est en outre désigné par la référence 169. Cette réaction positive par l'enroulement N5 assure un meilleur rendement à charge partielle. Un circuit de signal de déblocage 186, du type résonnant et à impulsions de courant, représenté dans un cadre en pointillés, est couplé par l'enroulement de trans- formateur N3 à la seconde borne électrique 165 et il est commandé par la source de signaux logiques 178. Les détails du circuit de signal de déblocage à impulsions et de type résonnant, 186, sont présentés sur la figure lOa, et on les expliquera ultérieurement de façon plus détaillée. Un circuit de signal de blocage 187, à impulsions de courant et de type résonnant, représenté dans un cadre en pointillés, transmet par l'enroulement N4 un signal de blocage sous forme d'une impulsion d'une valeur supérieure à celle de l'impulsion de déblocage, pour produire un blocage rapide et effectif et pour vaincre la fraction de réaction positive du courant de base qui est appliqué au transistor QI 1Le circuit de signal de blocage à impulsions de courant et de type résonnant, 187, est branché par l'enroulement N4 à la seconde borne électrique 165 et il est commandé par la source de signaux logiques 178 d'une manière qu'on décrira ultérieurement de façon plus détaillée, au moment de la description de la figure-lob. Un circuit de déblocage à niveau de courant fixe est constitué par un chemin d'une source à 28 V= vers la masse 193, par les conducteurs 188, 189, l'enroulement de transformateur N2Y le conducteur 191, la combinaison tran- sistor-diode QB' D2 et le conducteur 192. Ce circuit de déblocage à niveau de courant fixe est couplé par les enroulements N2 et N6 et la résistance R3 à la seconde borne électrique 165 correspondant à la base du transistor Q'1. Le dernier élément du circuit d'attaque consiste en un circuit de polarisation inverse en régime permanent pour le blocage qui est établi par un chemin faisant inter- venir l'enroulement N1 et le transistor QA, pour assurer le blocage en régime permanent et la polarisation inverse du transistor Q'1. Le circuit d'attaque qu'on vient de décrire de façon générale assure des vitesses optimales de débloca- ge et de blocage pour le transistor Q' 1. On va maintenant considérer la figure 11 qui est un diagramme séquentiel de signaux montrant les signaux qui apparaissent dans le circuit de la figure 10. On voit à la ligne J de la figure 11 le signal de courant de base idéal désiré pour le transistor QI' 1 La description qui précède en ce qui concerne le problème du déblocage et du blocage permet de voir que pour assurer des temps de déblocage et de blocage définis et cohérents, le courant de base doit avoir une valeur supérieure au minimum nécessaire pendant les temps de déblocage et de blocage, afin d'avoir le déblo- cage et le blocage les plus rapides possibles. Par consé- quent, une impulsion carrée positive de déblocage par atta- que supérieure au minimum nécessaire, 196, et une impulsion négative de blocage par attaque supérieure au minimum néces- saire, 197, sont représentées à la ligne J de la figure 11. Le circuit d'attaque de la figure 10 est destiné à fournir une bonne approximation du courant de base désiré pour le transistor Q'1, représenté à la ligne J de la figure 11. Le signal résultant pour le courant de base du transistor Q'1 que fournit le circuit d'attaque est représenté à la ligne L de la figure 11. Le signal positif de déblocage avec atta- que supérieure au minimum nécessaire, appliqué à la base du transistor Q'1 et représenté sur la ligne L de la figure 11, est désigné par la référence 198. Le circuit de débloca- ge résonnant série 186 de la figure iQa fournit le signal 198. Le circuit de blocage résonnant série 187 de la figure lOb fournit l'impulsion négative d'attaque supérieure au minimum nécessaire, 199, qui est représentée à la ligne L de la figure 11. On se référera à nouveau à la figure 10 sur laquelle on voit une source de signaux de déclenche- ment 23 qui est connectée par le conducteur 177 à la source de signaux logiques 178. Le réseau logique qui est repré- senté dans la source de signaux logiques 178 montre un exemple de la manière selon laquelle on peut générer les signaux logiques nécessaires qui sont essentiels à la com- mande du circuit d'attaque à couplage par transformateur 179. En retournant à la figure 11, on voit sur la ligne A la courbe 31 qui correspond au signal apparaissant sur le conducteur 177 de la figure 10. Ce signal est du même type que celui décrit en relation avec les figures 2, 3, 5, 7 et 9. Le signal présent sur le conducteur 183 est représen- té à la ligne F. Le signal présent sur le conducteur 181 est représenté par la courbe qui figure à la ligne G. Le signal présent sur le conducteur 182 est représenté par le signal de la ligne H et, enfin, le signal présent sur le conducteur 184 est représenté par le signal de la ligne I. L'enveloppe du signal qui est représenté à la ligne L de la figure 11 est constituée par 4 parties de signal séparées et apparaissant simultanément. Le niveau de courant que représente la courbe 202 est fonction du nombre de spires de l'enroulement de transformateur N2, tandis que la courbe 203 est fonction du produit égal au rapport des enroulements de transformateur N5 et N6 par le courant de collecteur IC du transistor Q'1. augmenté du niveau de courant qui est repré- senté par la courbe 202. La courbe de courant de déblocage positif 198, correspondant à une attaque supérieure au mini- mum nécessaire, est fournie par le circuit de déblocage résonnant série de la figure 10a. Ce circuit de signal de déblocage résonnant série de la figure iOa est de nature classique. Le circuit de blocage résonnant série de la figu- re lOb est un circuit classique qui fournit la quatrième et dernière composante du courant de base de Q'1 qui est repré- senté à la ligne L de la figure 11. En ce qui concerne les figures iQa et lOb, ainsi que la figure 10, on notera que le circuit de signal de déblocage à impulsions de type résonnant, associé à l'enroulement N3 et nécessaire pour accélérer le déblocage, est obtenu par la combinaison résonnante du condensateur C1 et de l'inductance L du transformateur T1. L'impulsion de blocage 199 est obtenue par la combinaison du condensateur C2 avec l'inductance Lt du transformateur T1. La charge des condensateurs C1 et C2 est obtenue par les résistances respectives R et R2, tan- dis que les diodes D3 et D4 assurent l'arrêt de la conduc- tion résonnante après le premier demi-cycle. On va maintenant considérer la figure 12 qui représente sous forme de schéma synoptique la manière selon laquelle on peut employer les circuits, d'attaque de la figure 10 dans une configuration comportant des transistors Q'1 et Q'2 branchés en parallèle. Le transistor Q'2 était représenté en pointillés sur la figure 10. Dans la brève description de la figure 12, on utilise les mêmes numéros de référence que sur la figure 10 pour désigner les composants identiques. Ainsi, une sour- ce d'alimentation est branchée entre des bornes positive et négative 161 et 162. Une source de signaux de déclenchement 23 est connectée en parallèle aux sources de signaux logi- ques 178 et 178a, par les conducteurs 177, 177a et 177b. La source de signaux logiques 178 est connectée au circuit d'attaque à couplage par transformateur 179 par l'intermé- diaire des conducteurs 181, 182, 183 et 184. D'une façon similaire, la source de signaux logiques 178a est connectée au circuit d'attaque à couplage par transformateur 179a par l'intermédiaire des conducteurs électriques 181a, 182a, 183a et 184a. Les transformateurs T1 et T2 couplent respective- ment les circuits d'attaque précités 179, 179a aux transis- tors Q'1 et Q'29 de la manière représentée. La charge 166 est alimentée par les transistors Q'1, Q'2 branchés en parallèle. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit d'attaque branché à des dispositifs électriques (Q1' Q) connectés en parallèle dans un réseau, ces dispositifs électriques ayant des temps de conduction totaux distincts lorsqu'ils sont amenés simultanément à l'état conducteur, et le réseau comportant une source d'alimentation connectée à une charge (19) par l'intermé- diaire des dispositifs électriques connectés en parallèle, caractérisé en ce qu'il comprend, en combinaison: une source de signaux (23) qui est branchée par un circuit de réglage de temps (121) à un premier dispositif électrique (Q1) et à un second dispositif électrique (Q2), ce circuit de réglage de temps étant réglé de telle façon que le temps de conduction total du premier dispositif électrique coin- cide avec le temps de conduction total du second dispositif électrique, afin que des courants égaux circulent ainsi en permanence vers la charge (19) par les dispositifs électri- ques. 2. Circuit d'attaque branché à la base de tran- sistors (Qj, Q2) connectés en parallèle dans un réseau, ces transistors ayant des temps de déblocage et de blocage distincts et des temps de conduction totaux distincts lorsque leurs bases respectives reçoivent simultanément des impulsions, et le circuit comportant une source d'alimenta- tion qui est branchée à une charge (19) par l'intermédiaire des transistors connectés en parallèle, caractérisé en ce qu'il comprend, en combinaison: une source de signaux d'impulsions de base (23) pour les transistors, ayant une valeur prédéterminée, branchée par un circuit de réglage de temps (121) à la base d'un premier transistor (Q1) et à la base d'un second transistor (Q2), ce circuit de réglage de temps étant réglé de telle façon que le temps de conduction total du premier transistor coïncide avec le temps de con- duction total du second transistor, afin de faire circuler en permanence des courants égaux vers la charge (19) par les transistors. 3. Circuit d'attaque selon la revendication 2, caractérisé en ce que le circuit de réglage de temps (121) comprend des moyens (127, 132) qui sont destinés à modifier l'instant initial du temps de déblocage du premier transis- tor pour faire en sorte que la fin du temps de déblocage du premier transistor coïncide avec la fin du temps de déblocage du second transistor. 4. Circuit d'attaque selon la revendication 2, caractérisé en ce que le circuit de réglage de temps (121) comprend des moyens (137, 141, 143, 145) destinés à modi- fier l'instant initial du blocage du premier transistor pour faire en sorte que la fin du temps de blocage du premier transistor coïncide avec la fin du temps de blocage du second transistor. 5. Circuit d'attaque selon la revendication 2, caractérisé en ce que le circuit de réglage de temps (121) comporte des premiers moyens (127, 132) qui sont destinés à modifier l'instant initial du temps de déblocage du premier transistor pour faire en sorte que la fin du temps de déblocage du premier transistor coïncide avec la fin du temps de déblocage du second transistor; des seconds moyens (134) qui sont branchés aux premiers moyens de façon à déclencher un signal à un instant qui suit le début de chaque signal d'impulsion de base et qui corres- pond à la différence entre les temps de déblocage des pre- mier et second transistors, le signal des seconds moyens demeurant présent pendant une durée égale à la durée du signal d'impulsion de base diminuée de la différence entre les temps de déblocage des premier et second transistors; et des troisièmes moyens (137, 141, 143, 145) branchés aux seconds moyens et réagissant à la fin du signal des seconds moyens en modifiant l'instant initial du blocage du premier transistor pour faire en sorte que la fin du temps de bloca- ge du premier transistor coïncide avec la fin du temps de blocage du second transistor. 6. Circuit d'attaque selon la revendication 5, caractérisé en ce que les premiers moyens comprennent une porte ET (132) qui comporte une sortie branchée aux seconds moyens (134), et cette porte ET comporte deux entrées dont l'une est connectée à la source de signaux d'impulsions de base (23) et l'autre est connectée à la source de signaux d'impulsions de base par l'intermédiaire d'un premier multivibrateur monostable (127). 7. Circuit d'attaque selon la revendication 6, caractérisé en ce que les seconds moyens comprennent un second multivibrateur monostable (134) qui comporte une entrée branchée à la sortie de la porte ET (132) des pre- miers moyens et une sortie qui est branchée aux troisièmes moyens. 8. Circuit d'attaque selon la revendication 7, caractérisé en ce que les troisièmes moyens comprennent une porte OU (145) qui comporte une sortie branchée à la base du premier transistor (Q1), et cette porte OU comporte deux entrées dont l'une.est connectée à la sortie du second multivibrateur monostable (134) et l'autre est connectée à la sortie du second multivibrateur monostable (134) par l'intermédiaire d'un troisième multivibrateur monostable (137). 9. Circuit d'attaque pour un dispositif à semi- conducteur (Q'1) à trois bornes électriques, dans un cir- cuit qui comporte une source d'alimentation (161) connectée à une première borne électrique (163) du dispositif à semicon- ducteur et une charge (166) connectée à une troisième borne électrique (164) du dispositif à semiconducteur, caractérisé en ce qu'il comprend, en combinaison: une source de signaux logiques (178); un circuit de réaction positive (N5, N6) branché entre la première borne électrique et une seconde borne électrique (165) du dispositif à semiconducteur; un circuit de déblocage à impulsions de courant de type réson- nant (QCY N3, N6) qui est connecté à la seconde borne électrique et qui est commandé par la source de signaux logiques; et un circuit de blocage à impulsions de courant, de type résonnant (QD0 N4, N6) qui est branché à la seconde borne électrique et qui est commandé par la source de signaux logiques, grâce à quoi ce circuit d'attaque établit des vitesses optimales de déblocage et de blocage pour le dispositif à semiconducteur. 10. Circuit d'attaque selon la revendication 9, caractérisé en ce qu'il comporte un circuit de déblocage à niveau de courant fixe (188, 189, N2, 191, QB' D2, 192) qui est branché à la seconde borne électrique (165) et qui est commandé par la source de signaux logiques (178).