La présente invention concerne une méthode de fabrication d'un transistor à effet de champ à grille isolée du type métal-isolant-semi-conduc-teur (MIS) comprenant des régions de source, de drain et de canal, et une grille formée sur la région de canal. 5 On a trouvé qu'en fabriquant des transistors à effet de champ MIS de circuit intégré en utilisant une technologie de grille au silicium, c'est-à-dire en substituant du silicium polycristallin pour recouvrir la couche d'isolement de la grille à l'aluminium précédemment utilisé, on réduit considérablement la tension de seuil V^, (la tension qu'il est nécessaire 10 d'appliquer à la grille pour rendre le transistor conducteur) par rapport aux dispositifs précédents comportant une électrode d'aluminium pour recouvrir la couche d'isolement de la grille. Cependant, en ce qui concerne les grilles en silicium, la couche d'isolement de la grille et le silicium polycristallin chevauchent les jonctions PN définissant les régions de source et de drain 15 formées par les opérations de diffusion conventionnelles. Ce chevauchement résulte des concentrations d'impuretés s'étendant dans le semi-conducteur sous la couche d'isolement de la grille pendant la formation des régions de source et de drain. Ce chevauchement entraîne une capacité de rétroaction entre la grille et le drain, et entre la grille et la source, ce qui limite 20 la réponse en haute fréquence du dispositif. On a trouvé qu'en fabriquant un transistor à effet de champ MIS de circuit intégré en formant les régions de source et de drain au moyen d'une technique d'implantation ionique, on améliore la réponse en haute fréquence des dispositifs étant donné que les jonctions PN des régions de 25 source et de drain dans le semi-conducteur s'étendent verticalement sous les ouvertures des couches d'oxyde et ne pénètrent pas non plus sous la couche d'oxyde de la grille. L'amélioration de la réponse en haute fréquence est directement attribuable à la réduction de la capacité de contre-réaction de la grille aux régions respectives de source et de drain. Cette capacité 30 est équivalente à la capacité Miller d'un tube électronique. Cependant, on a trouvé qu'il n'y a pas de réduction appréciable de la tension de seuil de la grille si l'on utilise des techniques d'implantation ionique. L'implantation d'ions est une technique permettant de doper le substrat de silicium et de former les régions de la source et le drain en accélérant les impuretés de 35 dopage, telles que le phosphore ou le bore, à une énergie élevée — 40 000 à 30 000 électron-volts — et en bombardant le substrat de silicium jusqu'à ce que les ions pénètrent à la profondeur désirée, les zones où l'implantation d'ions n'est pas nécessaire étant masquées de façon appropriée par l'aluminium ou un masque d'oxyde de 12 000 8. de façon à absorber les ions. 40 Un objet de cette invention est d'obtenir un transistor à effet de 72 00703 2 2121725 champ MIS de circuit intégré ayant une réponse en fréquence améliorée tout en ayant simultanément taxe caractéristique de tension de seuil de grille meilleure. Un autre objet de cette invention est de combiner les technologies de grille au silicium et d'implantation ionique afin d'améliorer la caractéris-5 tique de tension de seuil de la grille et la réponse en fréquence des transistors à effet de champ MIS de circuit intégré. Selon un large aspect de cette invention, il est prévu une méthode de fabrication d'un transistor à effet de champ MIS comportant des régions de source, de drain et de canal, et une grille formée sur la région de canal, 10 qui comprend les différentes phases suivantes : formation d'une couche isolante sur un substrat semi-conducteur d'un certain type de conductivité ; formation sélective d'une couche de silicium-polycristallin sur la partie de la couche isolante recouvrant la région de canal ; réalisation d'une première et d'une seconde ouvertures dans la zone de la couche isolante adjacente à la région de 15 grille ; dopage du corps semi-conducteur par implantation ionique d'impuretés de conductivité opposée à celle du substrat à travers lesdites ouvertures, afin de former les régions respectives de source et de drain. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, en se reportant aux figures 20 annexées qui représentent : - les figures la à 41, les différentes phases de formation d'un dispositif conforme à cette invention ; - la figure 2, une autre réalisation de l'invention formée sur un substrat en saphir ; 25 - la figure 3, une variante du dispositif représenté sur la figure 2. La figure 4a représente le matériau de départ ou substrat, qui est une rondelle de silicium d'une conductivité de type N et d'une résistivité de 4A.cm, pouvant avoir une épaisseur de 0,25 à 0,3 mm et un diamètre de 30 mm, 30 et ayant une orientation cristalline 114. Des couches isolantes sont ensuite déposées sur le substrat comme l'indique la figure 1b. La couche 2 peut être une couche de bioxyde de silicium qu'on fait croître thermiquement sur la surface du substrat 1 dans une atmosphère saturée de vapeur â 1100°C, jusqu'à ce qu'une épaisseur d'environ 35 2000 S soit atteinte. La couche 3 peut être une couche de nitrurede silicium déposée sur la couche 2 à l1 aide de techniques de décharge thermoluminescente, à environ 400°C, jusqu'à ce qu'une couche de 3000 & soit formée. La couche 4 est une couche de bioxyde de silicium (commercialisé sous le nom de Silox) déposée sur la couche de nitrure 3 d'une manière connue, au moyen de silane 40 et d'oxygène à une teapërature de l'ordre de 455°Cjusqu'à ce qu'une couche 72 00703 3 2121725 d'environ 10 000 S d'épaisseur soit déposée. Une ouverture, ou fenêtre doit être découpée dans les couches isolantes au moyen de techniques photolithographiques classiques utilisant des résines photosensibles, telles que le KTFR. Une couche photosensible 5 développée et durcie 5 est formée d'une manière connue sur la couche .d'oxyde 4 (figure le). La partie non développée, c'est-à-dire non polymérisëe, de la couche de résine est alors dissoute par un révélateur pour exposer la partie 6 de la couche d'oxyde 4 comme l'indique la figure le. Un trou est maintenant formé dans la couche 4 à travers la partie exposée 6 de sa surface au moyen 10 d'une solution d'attaque telle qu'un réactif contenant de l'acide fluorhydrique dilué à 13/1, de façon à exposer une partie 7 de la couche de nitrure 3, puis le masque de KTFR durci est enlevé au moyen d'une solution adéquate (figure Id). Alors que la couche d'oxyde résiduelle 4 fournit un masque pour les parties sous-jacentes de la couche de nitrure de silicium 3, un trou est formé dans 15 la partie exposée de la couche de nitrure 3 de façon à découvrir la couche 2. La technique permettant de former ce trou est l'attaque chimique classique de la partie exposée de la couche de nitrure de silicium 3 par l'acide phosphorique concentré chauffé à environ 180°G. Les couches résiduelles d'oxyde 4 et de nitrure 3 servent alors de masque à la partie exposée de la couche 20 d'oxyde 2. La partie exposée de la couche d'oxyde 2 peut être enlevée à l'aide des techniques d'attaque précédemment décrites en utilisant de l'acide fluorhydrique dilué à JO/1 jusqu'à ce qu'une partie 8 de lasurface du corps de silicium 1 soit exposée comme l'indique la figure le. On fait ensuite croître thermiquement une couche de bioxyde de silicium sec dans une atmosphère 25 d'oxygène sec sur la zone exposée du corps de silicium de façon à former une couche 9 comme l'indique la figure lf. La croissance de cette couche s'effectue à 1150°C jusqu'à ce qu'elle atteigne une épaisseur d'environ 1000 X. Une couche de silicium polycristallin est déposée au moyen d'une méthode pyrolithique sur les couches 9 et 4 à une température d'environ 680°C 30 à partir d'une atmosphère contenant 2% de silane dans l'azote et un gaz porteur tel que l'hydrogène, jusqu'à ce que la couche de silicium polycristallin 10 (figure lg) atteigne une épaisseur d'environ 7000 à 8000 £.. En ce point, la couche de silicium polycristallin déposée 10 peut être dopée au moyen d'une impureté de type P, telle que le bore, par une technique de diffusion connue 35 utilisant un four de diffusion. Cependant, pour les transistors à effet de champ à canal P du type décrit, cette phase de dopage et de diffusion peut être omise. Dans la phase suivante, une couche de Silox 11 (figure lh) est déposée sur la couche de silicium polycristallin formée précédemment 10, sur 40 une épaisseur d'environ 3000 à 5000 S. Le dépôt de Silox peut s'effectuer dans 72 00708 4 2121725 les mêmes conditions que celles décrites précédemment pour la couche de Silox 4. En utilisasse des techniques photolithographiques conventionnelles, un masque 12 de résine KTFR est formé sur- la couche 11 au centre de la fenêtre 120 (figure li). Les zones exposées de la couche de Silox II sont alors 5 enlevées. Cette opération peut être réalisée au moyen des memes techniques d'attaque du Silox que celles qui ont été précédemment décrites, en utilisant l'acide fluorhydrique dilué à 13/1 comme réactif d'attaque, jusqu'à ce que les parties sous-jacentes de la couche polycristalline 10 soient exposées'. Le silicium polycristallin exposé est alors enlevé. Ceci peut être réalisé en 10 soumettant le silicium polycristallin à une solution d'attaque composée de 20 volumes d'eau pour 50 volumes d'acide nitrique, et trois volumes d'acide fluorhydrique. Pendant l'attaque du silicium polycristallin, la couche 12 de résine KTFR est également supprimée de façon à exposer la partie sous-jacente résiduelle de la couche de Silox 11. L'attaque chimique du silicium 15 polycristallin continue jusqu'à ce que la mince couche d'oxyde 9 et les parties restantes de la couche de Silox 4, indiquées par la figure lj, soient atteintes. Puis les parties exposées 9a et 9b de la couche d'oxyde sec 9 sont enlevées. Cette opération peut être effectuée au moyen de techniques d'attaque classiques précédemment indiquées en utilisant une solution d'acide 20 fluorhydrique dilué à 10/1. L'attaque continue jusqu'à cecjie toutes les parties exposées 9a et 9b de la couche d'oxyde 9 soient enlevées de façon à exposer les parties superficielles la et lb du substrat 1. Cfctte dernière phase d'attaque continue en fait jusqu'à ce que la couche de Silox résiduelle 11 soit également enlevée, si bien qu'on obtient évidemment une réduction de 25 l'épaisseur des parties résiduelles de la couche de Silox 4. Les résultats de cette dernière phase sont représentés sur la figure lk. Les rondelles de silicium obtenues de la façon précédemment décrite sont maintenant placées sur la cible d'une machine d'implantation ionique. En utilisant du trichlorure de bore comme source de dopage, la 30 machine fournit une source d'ions bore qui bombardent les parties superficielles exposées la et lb du substrat 1 et la surface de la couche polycristalline 10. Le bore étant une impureté, de type P, pénètre dans le substrat 1 en produisant des régions de source et de drain 13 et 14 de conductivité P qui déterminent des jonctions PN respectives 15 et 16 ne débordant pas sous les couches d'oxydes 35 résiduelles 2 et 9, comme l'indique la figure ld. Les conditions typiques de bombardement utilisées pendant l'implantation d'ions sont les suivantes, ; le niveau d'énergie est de 150 kEV ; le dosage ou le niveau du courant de faisceau électronique est de 400 pA.s. La cible, est refroidie, dans l'azote liquide à -19QiqÇ. pea4ast. lie; boBâïariîeîneait et l'~a»;gle de bonifeardieroeat est réglé à aéro pour 4® ©iîifceoàx des jonctions vextleales se tmmt e& «fesasats des couches 72 00708 5 2121725 d'oxyde 9 et 2, comme il en a été fait mention précédemment. La zone 2 • d'exploration de ce bombardement est d'environ 25 cm . Pendant cette opération, les ions bore sont non seulement implantés dans le substrat 1 nais encore pénètrentdans la couche de silicium polycristallin 10 si bien que cette dernière 5 est d'une conductivité de type P. Le dispositif est soumis maintenant à un recuit de façon à activer le bore implanté et d'obtenir ainsi la résistance la plus faible possible pour les zones de bore implantées. Le recuit dans cet exemple est effectué dans l'azote à 535°C pendant environ 30 minutes. La température aurait pu 10 évidemment être augmentée pour atteindre 820°C ou 850°C sans qu'on ait à s'inquiéter du bore implanté continuant à diffuser de façon appréciable dans la couche J. Lorsque ces dernières phases sont terminées, on obtient une structure telle que celle représentée sur la figure 11. On considère maintenant que la couche JO de silicium polycristallin est la grille du transistor à 15 effet de champ MIS obtenu. Il est connu que des contacts ohmiques peuvent être appliqués à la source, au drain et à la grille. Bien que la description de la fabrication du dispositif des figures la à 11 ne concerne que la formation d'un transistor à effet de champ, en pratique, de tels dispositifs sont formés simultanément sur une rondelle à 20 partir de laquelle on obtient des dispositifs discrets ou un certain nombre de dispositifs intégrés interconnectés en fonction des exigences de la réalisation, en les séparant les uns des autres à l'aide de techniques connues, par exemple rayage et clivage de la rondelle. Dans une variante de l'invention, la technique précédemment décrite 25 peut être adaptée pour fabriquer des dispositifs sur un substrat en saphir 20 (figure 2). La différence essentielle dans cet exemple réside dans le fait qu'on commence avec un substrat en saphir et qu'une couche de silicium 21 est déposée sur le substrat en saphir par un procédé connu de croissance ëpitaxiale jusqu'à ce qu'elle atteigne une épaisseur de 1 à 5 ym. Etant donne 30 que généralement le silicium formé par épitaxie a une grande résistivitê, il est souhaitable de diffuser dans la couche 21 une impureté de type N telle que le phosphore de façon à obtenir le type de conductivité et la résistivité recherchés. Après cette opération, la formation des couches 22, 23 et 24 est identique à celle des couches 2, 3 et 4 des figures lb à le. Les phases 35 nécessaires à la formation des couches 29 et 30 sont pratiquement identiques à celles requises pour former les couches 9 et 10 (figures Ih à lk) et les phases nécessaires à la formation de la source et du drain33 et 34 en même temps que leurs jonctions respectives 35 et 36 sont identiques aux phases correspondant à l'explication associée à la formation des régions 13 et 14 et 40 des jonctions respectives 15 et 16 de la figure II. La différence fondamentale 72 00708 6 2121725 entre les régions 33 et 34 (figure 2) et les régions 13 et 14 (figure 11) réside dans le fait que les jonctions associées aux régions 33 et 34 s'étendent verticalement sur toute l'épaisseur de la couche de silicium. Les parties 37 de la couche d'oxyde sont formées de façon à fournir un masque approprié 5 afin d'établir des contacts ohmiques 38, 39 et 40 pour la source, la grille et le drain 33, 30, 34. Ces contacts ohmiques sont formés de façon connue et sont en aluminium ou constitués par tout autre matériau conducteur approprié. Bien que les exemples représentés par les figures la-11 et 2 soient des dispositifs à canal P, des dispositifs à canal N peuvent être 10 pareillement formés, comme l'indique la figure 3. Dans ce cas, le corps de silicium 21 est constitué par un matériau de type P. Les régions de source et de drain 33 et 34 sont formées par un bombardement d'ions d'une impureté de type N telle que le phosphore. Cependant, les seules différences existant dans les phases de fabrication d'un transistor à effet de champ à canal N 15 (figure 3) sont les suivantes. Pendant la formation de la couche de silicium polycristallin 30, il est nécessaire de doper cette couche avec une impureté de type P au moyen de techniques de diffusion classiques, ce qui n'était qu'une phase optionnelle dans la formation du dispositif à canal P. De plus, avant que le bombardement ionique du matériau, de type N commence, il est nécessaire 20 de déposer une couche d'arrêt des ions sur la couche polycristalline 30. Dans le présent exemple, cette couche peut être une couche 39a d'aluminium qui sert également d'électrode de grille pour le dispositif. Toutes les phases concernant la fabrication de ce dispositif sont les mêmes que pour les dispositifs représentés sur les figures la~l et 2. En tant que variante de 25 l'utilisation de la couche d'aluminium 39a, des couches de bioxyde de silicium ou de nitrure de silicium peuvent être formées sur la couche 30, mais si l'oxyde de silicium est utilisé, il devrait avoir au moins une épaisseur de 12 000 £ de façon à constituer une barrière d'arrêt des ions. Il est bien évident que la description qui précède n'a été donnée 30 qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. 72 00708 7 2121725 REVENDICATIONS 1. Méthode de fabrication d'un transistor à effet de champ à grille isolée du type métal-isolant-semi-conducteur comportant des régions de source, de drain et de canal, et une grille formée sur la région de canal, caractérisée par le fait qu'elle comprend les phases suivantes : formation d'une couche 5 isolante sur un substrat semi-conducteur d'un certain type de conductivité ; formation sélective d'une couche de silicium polycristallin sur la partie de la couche isolante recouvrant ladite région de canal ; formation d'une première et d'une seconde ouvertures dans la zone de la couche isolante adjacente à la région de grille ; implantation ionique d'impuretés dopantes 10 d'une conductivité opposée à celle du substrat à travers lesdites ouvertures, afin de former les régions respectives de source et de drain. 2. Méthode conforme à la première revendication, dans laquelle le corps semi-conducteur est déposé épitaxialement sur un substrat de saphir. 3. Méthode conforme à la première revendication, comprenant la 15 phase de recuit des régions de source et de drain dans une atmosphère d'azote à une température voisine de 530°C, pendant environ 30 minutes. 4. Méthode conforme à la troisième revendication, comprenant la phase de formation de contacts ohmiques sur les régions respectives de source, de grille et de drain. 20 5. Méthode conforme à la première revendication, dans laquelle la couche isolante est formée par les opérations suivantes : formation d'une première couche de bioxyde de silicium sur la surface dudit substrat ; dépôt d'une couche de nitrure de silicium sur la première couche d'oxyde ; dépôt d'une seconde couche de bioxyde de silicium sur la couche de nitrure de 25 silicium ; formation d'une ouverture dans la première et la seconde couches d'oxyde et la couche de nitrure de façon à exposer une partie de ladite surface du corps semi-conducteur ; formation d'une troisième couche d'oxyde sur la partie exposée de ladite surface. 6. Méthode conforme à la cinquième revendication, dans laquelle la 30 première couche de bioxyde de silicium est obtenue par croissance thermique dans une atmosphère saturée de vapeur. 7. Méthode conforme à la sixième revendication, dans laquelle la première couche d'oxyde est obtenue par croissance thermique à environ 1100°C, jusqu'à ce que ladite couche atteigne une épaisseur d'environ 2000 iL 35 8. Méthode conforme à la cinquième revendication, dans laquelle ladite couche de nitrure est déposée par décharge thermoluminescente à environ 400°C jusqu'à ce qu'elle atteigne une épaisseur d'environ 3000 2.. 00708 8 2121725 9. Méthode conforme à la cinquième revendication, dans laquelle la seconde couche de bioxyde de silicium est déposée â partir d'une atmosphère contenant du silane et de l'oxygène, chauffée â environ 455°C, jusqu'à ce que cette seconde couche atteigne une épaisseur d'environ ÎOGOO 8. 10. Méthode conforme à la cinquième revendication, dans laquelle on fait croître thermiquement la troisième couche d'oxyde dans une atmosphère d'oxygène sec. 11. Méthode conforme à la dixième revendication, dans laquelle on fait croître thermiquement la troisième couche de bioxyde de silicium à une température d'environ 1150°C jusqu'à ce qu'elle atteigne une épaisseur d'environ 1000 S. 12. Méthode conforme à la première revendication, dans laquelle ladite implantation ionique est effectuée à un niveau d'énergie de 150 kEV et à un niveau de courant de faisceau de 400 ]iA. s. 13. Méthode conforme à la douzième revendication, dans laquelle ledit corps semi-conducteur est refroidi dans de l'azote liquide à environ -190°C pendant l'implantation ionique. 14. Méthode conforme à la treizième revendication, dans laquelle l'implantation ionique se fait sous un angle de bombardement nul afin d'obtenir des jonctions verticales associées aux régions de source et de drain.