La présente invention concerne un générateur de signaux a basse fréquence et se rapporte plus particulièrement à un tel générateur destiné a engendrer des signaux de tonalité, notamment en téléphonie. Les générateurs connus du type précité présentent un certain nombre d'inconvénients. Leur signal de sortie ne présente pas une stabilité de fréquence et d'amplitude satisfaisante Le taux de distorsion du signal de sortie est généralement important et la précision de la fréquence est souvent insuffisante. L'invention vise à remédier aux inconvénients des dispositifs connus en créant un générateur de signaux a basse fréquence, notamment de signaux de tonalité, qui délivre des signaux de sortie ayant une bonne stabilité de fréquence et d'amplitude, un faible taux de distorsion et une bonne précision de fréquence. Un tel générateur trouve son application dans les télécommunications. Elle a donc pour objet un générateur de signaux a basse fréquence, caractérisé en ce qu'il comprend au moins un registre décalage série/parallèle, au moins un générateur de signaux d'horloge connecté a l'entrée d'horloge dudit registre, au moins un générateur de signaux d'actionnement destiné à déterminer la période du signal de sortie du générateur, le nombre d'étages du registEe décalage étant égal à la moitié du rapport entre la fréquence du signal d'horloge et celle du signal d'actionnement, les sorties dudit registre étant connectées chacune à une grille d'un transistor Métal-Oxyde semi-conducteur par l'intermédiaire d'un multiplexeur, les trajets source-deain desdits transistors étant connectés en parallèle a une entrée d'un amplificateur opérationnel dont l'autre entrée est maintenue a une tension de référence. D'autres caractéristiques de llinvention apparaitront au cours de la description qui va suivre, faite en référence au dessin annexé, donné uniquement d titre d'exemple et sur lequel - la Fig. 1 est une vue schématique d'un mode de réalisation du générateur suivant l'invention - la Fig. 2 est un diagramme montrant les signaux électriques apparaissant en certains points du générateur de la Fig. 1 - la Fig. 3 est une vue schématique d'un autre mode de réalisation du générateur suivant l'invention. Le générateur représenté à la Fig. 1 comporte principalement un oscillateur à quartz 1 de fréquence fo connecté à un premier circuit diviseur par N1, 2 dont la sortie est connectée à l'entrée d'un deuxième diviseur par N2 programmable 3. La sortie du diviseur 3 est connectée à l'entrée d'un troisième diviseur par N3, 4 dont la sortie F est reliée à un registre à décalage 5 à N 3/2 étages à entrée série et sorties parallèles. Le registre 5 est par exemple du type CD 4035 A. L'entrée du diviseur 4 est en outre connectée d une autre entrée f du registre 5. Les sorties du registre 5 sont connectées chacune à une entrée d'un multiplexeur 6 commandé par le signal de sortie du diviseur 4, tandis que les sorties du multiplexeur sont reliées chacune à la grille d'un transistor à canal N, T1, ... TN dont les drains sont connectés à l'entrée inverseuse amplificateur opérationnel 7 et dont les sources sont reliées à la masse. Le multiplexeur 6 est par exemple du type CD 4016 A. L'entrée non inverseuse de l'amplificateur 7 est à une tension de référence VR. Le circuit de réaction de l'amplificateur 7 est constitué par un condensateur 8 et par le trajet source drainA d'un transistor 9 connecté en parallèle sur le condensateur. La grille du transistor 9 est maintenue à une tension VDD. Le fonctionnement du générateur qui vient d'être décrit va être examiné en référence aux Fig. 1 et 2. Un signal de base est engendré par l'oscillateur à quartz 1. La fréquence de ce signal est divisée une première fois par N1 par le diviseur 2 et le signal obtenu constitue une fréquence d'horloge convenable pour le diviseur programmable 3. Le signal de sortie du diviseur programmable 3 constitue le signal d'horloge du registre à décalage 5. C'est le signal + de la Fig. 2. Le signal + est divisé par N3 dans le diviseur 4 dont le signal de sortie F est également représenté à la Fig. 2. fo La fréquence du signal F est égale à N1 N2 N3 . N1 N2 N3 Dans le présent exemple, N3 a été choisi égal à 12. Dans ce cas, le registre à décalage 5 est un registre à six étages. Le signal F est appliqué au multiplexeur 6 afin que les sorties 1*, 2*, ... N*3/2 du registre à décalage 5 soient appliquées respectivement aux grilles des transistors T11 T2f". TN quand F = 1. 3/2 Quand F = 0, l'ordre est inversé, c'est-à-dire que la sortie 1* est appliquée à la grille du transistor TN t la sortie 2* étant appliquée au transistor TN3/2 t , etc. 3/2 Les signaux de sortie des six étages du registre à décalage 5 sont représentés par les courbes 1* à 6+. A l'intérieur de ces courbes, on a noté le nombre de transistors à canal N conducteurs. Lorsque tous les transistors à canal N, T1 à TN3/2. sont bloqués, la tension de sortie S de l'amplificateur opérationnel est égale à VR. La tension S augmente quand les transistors T1 à T deviennent conducteurs. N3/2 La tension de sortie S est représentée à la Fig. 2. C'est une tension obtenue à partir d'une tension en gradins dont la période est égale à celle de la tension F. La tension en gradins est obtenue de la façon suivante. Lorsque le signal F appliqué au registre S est au niveau 1, l'application au registre d'un premier signal # provoque d'abord le passage du premier étage du registre à l'état haut, ce qui rend conducteur le transistor T dont le signal de sortie est appliqué à l'amplificatenr 7, et combiné dans celui-ci à VR, ce qui entraîne une modification de sa tension de sortie S,matérialisée par un premier gradin. A l'application du signal # suivant, le signal F étant toujours à l'état 1, le transistor T1 reste conducteur, mais le transistor T2 le devient,de sorte que son signal de sortie vient s'ajouter à celui du transistor T1, ce qui provoque l'apparition à la sortie de l'amplificateur 7 d'un second gradin. Ainsi, la tension de sortie de l'amplificateur 7 augmente par degrés à mesure que les transistors T1 à TN sont rendus conducteurs, et ceci tant que le signal F est état 1. Le transistor T N n'est conducteur que pendant une période d'horloge. 3/2 A ce moment, le signal sinusoïdal atteint son amplitude maximale. A la période d'horloge suivante, le transistor T est bloqué et la sortie S commence à décroître par degrés successifs du fait des blocages successifs des transistors TN3/2 à T1. Ce mode de commandé rend le signal de sortie S symétrique par rapport à un axe aa. La taille des transistors T1 à tN à canal 'doit être choisie de façon a s'approcher au mieux de t rme idéale de la sinusoïde. La tension en gradins ainsi obtenue est filtrée par le circuit constitué par le condensateur 8 et le transistor 9 de telle façon que les composantes de Fourier d'ordre N3, N3-1 et N 3+1 soient réduites. Pour obtenir une bonne stabilité du niveau de sortie, il convient de choisir pour les transistors utilisés des résistances passantes ayant la même loi ;is-à-vis de la température et de la tension d'alimentation.Donc tous les transistors ont été choisis du même typ(cSmsrl On a besoin d'une faible valeur de la tension de référence ainsi que d'un niveau de sortie de quelques dizaines de millivolts, de telle façon qu'à la fois le transistor 9 et les transistors T1 àTN puissent être renduscconducteurs par les mêmes tensions grilQe-source et drain-source. La grille du transistor 9 étant re liée à la tension VDD, ce transistor est toujours conducteur. Si une augmentation du niveau de sortie d'une fréquence particulière a besoin d'être réalisée, un transistor,non représenté, peut être branché en paralle- è sur le transistor 9. Un décodeur supplémentaire commandé par les entrées de programmation, choisit entre le transistor 9 et le transistor supplémentaire, de façon à modifier le gain de l'amplificateur opérationnel 7, uniquement pour --cette fréquence. Ceci peut être interessant pour compenser l'atténuation des lignes téléphoniques qui est fonction de la fréquence. La précision de la fréquence F demandée peut être obtenue par un choix correct de la fréquence fo et des nombres N1, N2 et N3. La stabilité en fréquence du signal obtenu est donnée par la stabilité de l'oscillateur à quartz. La Demanderesse a réalisé un circuit générateur, y compris l'amplificateur opérationnel, suivant l'invention en utilisant la technologie des transistors MOS complémentaires, en vue de contrôler le réseau des transistors T1 à T N a canal N. Ce circuit comprend aussi l'amplificateur opératioKnel dansla même pastille de Silicium. Avec N3 = 24 et Cg = 150nF, la distorsion totale résultante du signal S est inférieure à 3% à 700 Hz. La stabilité du niveau de sortie est meilleure que 2%/V de la tension VDD " avec un niveau de sortie de 25 mV quand VDD = 4V et VR - 1,00V. Les variations du niveau de sortie en fonction de la température sont inférieures à 0,04%/ C. Le circuit représenté à la Fig. 3 est destiné à délivrer un signal constitué par l'addition de deux fréquences F1 et F2. I1 est constitué par l'ensemble du circuit de la Fig. 1 dont on reprend tous les numéros de référence, ce circuit étant complété par un second groupe de circuits analogues, formé d'un diviseur programmable 3', d'un diviseur 4', d'un registre à décalage 5' et d'un multiplexeur 6', branchés entre eux de la même façon que les éléments correspondants du circuit de la Fig. 1. Les sorties du multiplexeur 6' sont connectées aux grilles de transistors T'1, T'2 ... T'N dont les drains sont connectés à l'entrée inverseuse de l'ampSlficateur opérationnel 7. Les entrées de programmation des diviseurs 3 et 3' sont connectées à un circuit de codage 10, lui-même commandé par exemple par un clavier téléphonique 11 de composition de numéros d'appel. Lorsque l'utilisateur appuie sur un bouton poussoir du clavier 11, il provoque la programmation par le circuit de codage 10 dans les diviseurs 3 et 3 t de deux fréquences F1 et F2 nécessaires à l'identification du chiffre correspondant au bouton actionné. Les deux parties du circuit formées respectivement par les éléments , 5, 6, 7 et 4', 5', 6', 7 fonctionnent de la même manière que le circuit de la Fig. 1. Le multiplexeur commande les transistors T'1 T'N3/2 dont les sources sont à la masse et dont les drains sont reliés3/2 au point commun constitué par l'entrée négative de l'amplificateur différentiel 7 de telle manière que deux sinusoldes dont les fréquences sont respectivement égalés à F1 et F2 soient présentes additionnées à la sortie de l'amplificateur 7. REVENDICATIONS 1. Générateur de signaux à basse fréquence, caractérisé en àe qu'il comprend au moins un registre à décalage série/parallèle (5),au moins un générateur de signaux d'horloge t-1,2,3) connecté à l'entrée d'horloge dudit registre, au moins un générateur de signaux d'actionnement (1, 2, 3, 4) destiné à déterminer la période du signal de sortie du générateur, le nombre d'étages du registre à décalage étant égal à la moitié du rapport entre la fréquence du signal d'horloge et celle du signal d'actionnement, les sorties dudit registre étant connectées chacune à une grille d'un transistor Métal-Oxyde - Semi-conducteur (T1, ... TN ) par l'in termédiaire d'un multiplexeur (6), les trajets soultCe-drain desdits transistors étant connectés en parallèle à une entrée d'un amplificateur opérationnel (7) dont l'autre entrée est maintenue à une tension de référence. 2 Générateur suivant la revendication 1, caractérisé en ce que le générateur de signaux d'horloge comporte un oscillateur stable (1), un premier diviseur de fréquence (2) connecté à la sortie de l'oscillateur et un deuxième diviseur de fréquence programmable (3) connecté à la sortie du premier diviseur de fréquence, et en ce que le générateur de signaux d'actionnement est constitué par ledit générateur de signaux d'horloge à la sortie duquel est branché un troisième diviseur de fréquence (4), le rapport (N3) entre la fréquence des signaux d'entrée et la fréquence de sortie dudit troisième diviseur étant égal au double du nombre d'étages du registre à décalage (5). 3. Générateur suivant l'une quelconque des revendications 1 et 2, caractérisé en ce que lesdits transistors Métal Oxyde -Semi-conducteur sont des transistors MOS complémentaires. 4. Générateur suivant l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comporte en outre un filtre (8, 9) destiné à filtrer la tension de sortie en gradins (S) dudit amplificateur opérationnel (7). 5. Générateur suivant la revendication 4, caractérisé en ce que ledit filtre comprend un condensateur (8) et un transistor Métal-Oxyde-Semi-conducteur (9) montés en parallèle dans le circuit de réaction de l'amplificateur opérationnel (7), réalisé entierement avec des transistors MOS complémentaires. 6. Générateur suivant l'une quelconque des revendications 1 à 5, destiné à engendrer un signal de sortie contenant deux fréquences (F1 et F2), caractérisé en ce qu'il comprend un premier et un second registres à décalage série/parallèle (5;5'), deux générateurs de signaux d'horloge (1,2,3; 1,2,3') connectés respectivement aux entrées d'horloge desdits régistres, deux générateurs de signaux d'actionnement (1,2,3,4; 1,2,3',4') destinés à déterminer les périodes entrant dans la composition du signal de sortie du générateur, les sorties desdits premier et second registres étant connectées chacune à une grille d'un transistor Métal-Oxyde-Semi-conducteur (T1,...TN3/2, T'N3/2 par l'intermédiaire d'unepremier et d'un 2cond multiplexeúis (6;6'). 7. Générateur suivant la revendication 6, caractérisé en ce que les entrées de programmation des diviseurs de fréquence programmables (3, 3') sont connectées à un circuit de codage (10) actionnable par un clavier de sélection de fréquences (11).