OPERATEUR LOGIQUE BIPOLAIRE A INJECTION CAPABLE D'ALIbENTER EN COURANT UNE CHARGE SOUS LNE TENSION ELEVEE La présente invention concerne les circuits logiques bipolaires à injection, plus généralement connus sous le nom de circuits I 1.. L'opérateur fondamental en général utilisé dans ces circuits comprend un transistor PNP d'injection dont le collecteur et la base sont respectivement reliés a la base et à l'émetteur d'un transistor NPN inverseur; une entrée d'injection de courant est prévue sur l'émetteur du transistor PNP et une entrée de signal logique sur la base du transistor NPN; le ou les collecteurs du transistor NPN constituent la ou les sorties de l'opérateur. Un tel opérateur présente l'intéret de consommer une puissance extrêmement faible tout en ayant une grande rapidité de fonctionnement. D'autre part, il occupe une très petite surface et peut être fabriqué avec une très forte densité d'intégration sur une plaquette de silicium. Un inconvénient de cet opérateur est son faible courant de sortie lorsque le transistor NPN est rendu conducteur. De plus, lorsque ce transistor est bloqué, il ne supporte qu'une faible tension de quelques volts entre son collecteur et son émetteur, une tension supérieure risquant de produire un claquage de la jonction collecteur-base lorsque la base est reliée au même potentiel que l'émetteur. Ces deux contraintes font qu'il est difficile de connecter directement une charge en sortie de l'opérateur I2L. On est amené en particulier à interposer des étages d'adaptation et d'amplification, qui ont l'inconvénient de nécessiter plusieurs composants supplémentaires pour chaque sortie de l'opérateur logique (dont le transistor NPN comporte le plus souvent plusieurs collecteurs de sortie).Ces composants sont encombrants et réduisent considérablement la densité d'intégration du circuit intégré. La présente invention s'intéresse particulièrement au cas où on desire que l'opérateur logique commande une charge devant être alimentée par une forte tension (plusieurs dizaines de volts éventuellement) même avec un courant faible. C'est le cas par exemple pour réaliser la commande d'un dispositif d'affichage à cristaux liquides où une tension d'environ 40 volts est nécessaire. Il est hors de question d'aappliquer 40 volts aux bornes du transistor NPN de sortie de l'opérateur logique classique lorsque le courant doit entre interrompu dans la charge. En effet. transistor NPN de sortie de l'opérateur logique est généralement constitué avec un collecteur fortement dopé, en surface de la plaquette de silicium dans lequel l'opérateur est réalisé. Ce fort dopage du collecteur réduit considérablement la tension de claquage de la jonction collecteur-base qui ne peut alors supporter que quelques volts. L'idée de l'invention est d'utiliser un transistor supplémentaire, qui est un transistor normal dont le collecteur est peu dopé, et qui de plus est monté en base commune, c'est-à-dire avec une tension de base constante, tandis que l'application d'un signal logique a transmettre a la charge se fait par l'émetteur de ce transistor supplementaire, le collecteur constituant la sorti de l'opérateur logique modifié.Contrairement a la technique antérieure connue dans laquelle on a déjà propose d'adjoindre un transistor supplémentaire sous forme d'un étage d'amplification dans lequel le transistor supplémentaire est polarisé par des résistances, des diodes etc, on propose ici une dispositicn extrêmement simple nécessitant un minimum de composants, avec une capacité de tenir en sortie une tension très élevée. L'opérateur logique bipolaire a injection selon l'invention comprend donc, outre le transistor PNP d'injection et le transistor NPN d'inversion, le collecteur et la base du premier étant reliés respectivement à la base et à l'émetteur du second, un second transistor NPN dont la base est reliée à l'émetteur du transistor PNP, dont l'émetteur est relit à un collecteur du premier transistor NPN, et dont le collecteur constitue la sortie de l'opérateur, l'entrée de signal etant constituée par la base du premier transistor NPN et l'en- trée d'injection de courant étant prévue sur l'émetteur du transistor PNP de même que dans le cas d'un opérateur logique à injection classique. Le second transistor NPN a une surface d'émetteur au moins aussi grande que celle du premier transistor NPN afin que des conditions de polarisation convenables soient appliquées au second transistor NPN quel que soit le signal logique appliqué à l'entrée de l'opérateur. Cette disposition utilise comme on le voit un minimum de composants puisque l'opérateur modifié ne comporte qu'un transistor supplémentaire qui peut être connecté directement à la charge à commander alimentée par une tension élevée. Le Le second transistor NPN est capable de supporter une forte tension base-collecteur à courant émetteur nul et c'est ce qui permet cette alimentation par une tension élevée. On prévoit de préférence pour cela que le second transistor NPN possède un collecteur et une base formés par des régions de silicium peu dopées. Dans le cas général, le premier transistor NPN est un transistor à plusieurs collecteurs et on relie un second transistor NPN respectif à chaque collecteur du premier transistor NPN; les collecteurs des seconds transistors NPN forment les sorties multiples de l'opérateur, si du moins on a besoin de-plusieurs sorties pour des charges à tension élevée; dans le cas contraire, seules certaines sorties peuvent comporter un transistor NPN supplémentaire. Pour minimiser l'encombrement de l'opérateur ainsi mo difié, tout en respectant les conditions de polarisation nécessaires, on prévoit de préférence que le ou les seconds transistors NPN ont des surfaces d'émetteur identiques à la surface d'émetteur du premier transistor. Il est parfois souhaitable de prévoir de plus une résistance de limitation de courant insérée en série entre l'entrée d'injection de courant. c'est-à-dire l'émetteur du transistor PNP, et la base du second transistor NPN. Cette résistance permet une limitation de la saturation du second transistor NPN. D'autres caractéristiques et avantages de l'invention apparaitront à la lecture de la description détaillée qui suit et qui est faite en référence au dessin annexé dans lequel - la figure 1 représente un opérateur logique à injection classique; - la figure 2 représente l'opérateur logique à injection selon l'invention; - la figure 3 représente une variante du schéma de la figure 2. On a represente à la figure 1 l'opérateur de base clas- sique à injection : un transistor PNP T1 et un transistor NPN T sont interconnectés. La base du transistor Ti est reliée à l'émetteur du transistor T2; le collecteur du transistor T1 est LE à la base du transistor T2; l'émetteur du transistor T1 sert d'entrée d'injection de courant ídesignee par T); la base du transistor T sert d'entré de signal logique (designee par E), sur laquelle on applique un niveau logique o ou 1 correspondant respectivement soit au blocage du transistor T2, soit à une autorisation de passage d'un courant du collecteur du transistor T1 vers la base du transistor T2; le tran- sistor T2 possède un ou plusieurs collecteurs constituant une ou plusieurs sorties distinctes de l'opérateur. Une tension Vinj est appliquée à l'entrée I d'injection de courant, par exemple par l'intermédiaire d'une tension d'alimentation générale débitant dans une résistance en série avec l'entrée I. En réalité, la tension d'alimentation générale et ladite résistance, non représentées, alimentent tout un groupe d'opérateur logiques en parallèle dont les entrées d'injection sont communes. La valeur de la tension Vinj dépend du courant qui est à injecter, lequel dépend de la résistance; cette tension Vinj correspond, comme on peut le voir sur la figure 1, à une tension de jonction émetteur-base,polarisée en direct,du du transistor T1. Cette tension est constante et commune aux transistors PNP d'injection de toute une serie d'opérateurs d'une pastille de semiconducteur. La figure 2 représente la modification apportée par l'invention : un transistor T3, NPN, a son émetteur relié à la sortie du transistor T2, c'est-à-dire à l'un des collecteurs du transistor T2 s'il en a plusieurs (un seul collecteur a été représenté sur la figure 2); la base du transistor T3 est reliée à l'entrée d'injection I, c'est-à-dire à l'émetteur du transistor T1; le collecteur du transistor T3 sert de sortie a l'opérateur logique. Il peut être relié à une charge constituée par exemple par une résistance R qui est alimentée par ailleurs par une tension Vht qui peut être une tension relativement élevée.Si le transistor T2 a plusieurs collecteurs et que lton désire alimenter ainsi plusieurs charges, on prévoira un transistor T3 supplémentaire pour chaque collecteur du transistor T2. Lorsqu'on applique à l'entrée de signal logique E un niveau logique 0, le transistor T2 est bloqué puisque sa base et son émetteur sont au même potentiel. Son courant collecteur est donc nul et par conséquent le courant d'émetteur du transistor T3 est également nul. Il en résulte qu'aucun courant ne parcourt la charge R, mais la tension élevée Vht ne se retrouve pas pour autant aux bornes du transistor T2 mais plutôt aux bornes du transistor T3; en effet la base du transistor T3 reste polarisée à la faible tension Vinj (d'une valeur égale à une tension de polarisation directe d'une jonction PN), et l'émetteur du transistor T3 n'a pas de raison de monter au-dessus de ce potentiel Vi j lorsque les transistors T3 et T2 sont bloqués. Il en résulte que la condition pour qu'on puisse appliquer à la charge R une tension élevée Vht est que le transistor T3 supporte cette tension entre son collecteur et sa base lorsque son émetteur est en circuit ouvert. On peut facilément réaliser un transitor NPN dont la tension de claquage collecteur-base, émetteur en circuit ouvert, atteint environ 50 volts, pourvu que la base et le collecteur soient peu dopés. Il faut ensuite vérifier que lorsqu'un niveau logique l est appliqué à l'entrée de signal logique E, le transistor T3 soit polarisé convenablement pour laisser passer un courant suffisant dans la charge R. En même temps, le transistor T3 doit être pratiquement saturé de manière que la charge R retrouve bien à ses bornes la totalité de la tension Vht sans qu'une fraction de cette tension subsiste aux bornes du transistor T3. Lorsque l'entrée de signal E reçoit un niveau logique ), la jonction base-émetteur du transistor NPN'T2 peut être polarisée en direct, et la base du transistor T2 reçoit le courant collecteur du transistor TW qui est saturé. Cette polarisation en direct du transistor T2 permet le passage d'un courant collecteur du transistor T2 et on s'arrange, comme d'ailleurs dans un opérateur logique classique tel que ne;u de la figure 1, pour que le cransistor soit saturé par sa tension base-émetteur lorsque l'entrée de signal logique E reçoit un niveau 1 (cette saturation a lieu si on prévoit une tension et un courant d'infection suffisants à l'entrée I).Les valeurs d'infection déterminent le courant maximum qui peut parcouri le transistor T2 lorsqu'il est ainsi saturé, Soit I cc courant. Dans ces conditions, le transistor T2 étant saturé, sa tension collecteur-émetteur est très faible et il apparaît aux ber- nes de la jonction base-emetteur du transistor T3, une tension qui est pratiquement Vinj et qui est suffisante pour polariser en direct cette jonction et donc pour rendre conducteur le transistor T3. Il faut de plus que T3 soit saturé et laisse passer un courant pratiquement égal au courant 10. Ceci nécessite que la tension base-emet- teur du transistor T3 corresponde bien à un état de saturation du transistor T3 pour le courant IO.On obtient ce résultat si on prévoit que le transistor T3 a une transconductance au moins égale a celle du transistor 2, c'est-à-dire en pratique si le transistor T3 a une surface d'émetteur au moins égale à celle du transistor T2. Si cette condition n'était pas remplie, on aboutirait a une situation dans laquelle,en état de conduction des transistors T2 et T3, une tension subsisterait aux bornes du transistor T3 et la charge ne recevrait pas à ses bornes toute la tension Vht Comme d'autre part il est souhaitable de minimiser les dimensions de l'opérateur logique, on choisira un transistor T3 ayant pratiquement la même surface d'émetteur que le transistor T2. Il est souhaitable de perfectionner encore le schéma en utilisant la variante représentée à la figure 3. Cette variante consiste à insérer une résistance R' entre la base du transistor T3 et l'entrée d'injection I. En effet, la tension d'injection Vinj est fixe, et la tension de saturation du transistor T2 va avoir une vaieur à peu près constante dans l'état de conduction. Il peut se faire que la difference entre ces valeurs, différence qui est justenlent appliquée entre la base et l'émetteur du transistor T3 corresponde à une trop forte tension base-émetteur du transistor T3 et donc à un fort courant base qui est consommé inutilement puisqu'un plus faible courant suffirait ï saturer le transistor T3. La résistance R' évite cet inconvénient en faisant chuter la tension base-émetteur du transistor T3 d'autant plus que le courant base est important. On calculera la résistance R' de manière que le transistor T3 soit en principe juste saturé pour les valeurs probables de Vinj j et de la tension de saturation collecteur-émetteur du transistor T2. S'il y a un risque de sursaturation du transistor T3, la résistance R' fera chuter en conséquence la tension base-émet- teur du transistor T3 et rétablira une situation normale. A titre d'exemple, on peut prévoir une résistance R' d'environ 10 kilohms. On a ainsi décrit un opérateur logique à injection à trois transistors et éventuellement une résistance, capable de fournir directement une alimentation en courant d'une charge reliée à une tension relativement élevée. REVENDICATIONS 1. Opérateur logique bipolaire a injection, comprenant un transistor PNP d'injection (T1) dont le collecteur et la base sont respectivement reliés la base et l'émetteur d'un transistor NPN inverseur (T2), une entrée d'injection de courant étant prévue sur l'émetteur du transistor PNP et une entrée de signal logique sur la base du transistor NPN, caractérisé par le fait qu'il comprend en outre un second transistor NPN (T3) dont la hase est reliée à l'entrée d'injection, dont l'émetteur est relié à un collecteur dkl premier transistor NPN et dont le collecteur constitue la sortie de l'opérateur, le second transistor NPN ayant une surface d'éroettew au moins aussi grande que celle du premier transistor NPN. 2. Opérateur logique selon la revendication 1, caractérisé par le fait que le second transistor NPN peut spporter une forte tension base-collecteur a courant émetteur nul. 3. Opérateur logique selon la revendication 2, caractérisé par le fait que le second transistor NPN possède un collecteur et une base formes par des régions de silicium peu dopées. 4. Opérateur logique selon l'une des revendications 1 a 3, caractérisé par le fait que le premier transistor NPN est un transistor a plusieurs collecteurs et qu'un second transistor NPN respectif est relié à chaque collecteur du premier, les collecteurs des seconds transistors NPN fermnt les sorties de l'opérateur. 5. Opérateur logique selon l'une des revendications 1 a 4, caractérisé par le fait que le ou les seconds transistors NPN ont des surfaces d'émetteur identiques a la surface d'émetteur du premier transistor de manière à présenter la même transconductance. 6. Opérateur logique selon l'une des revendications 1 a 5, caractérisé par le fait qu'une résistance (R') de limitation de courant est inséré en série entre l'entrée d'injection de courant et la base du second transistor Np'.