La présente invention concerne la fabrication de transistors bipolaires en technique LSI. Elle est relative, plus particulièrement à un procédé de fabrication de ces transistors en vue d'obtenir une réduction considérable des dimensions des composants. Dans les réalisations de circuits par intégration à grande échelle (LSI) on cherche actuellement à aLteindre deux objectifs principaux. Le premier consiste à obtenir le nombre maximal de dispositifs sur une micro-plaquette donnée dont les dimensions sont aussi petites que la construction pratique le permet ; le second consiste à maintenir une vitesse opérationnelle spécifiée tout en conservant une très faible diss-ipation d'énergie. Pour les circuits LSI à transistors bipolaires. la dissipation d'énergie constitue un problème extrêment sérieux. Il est courant de dissiper, par exemple, un milliwatt par composant. Pour une microplaquette, supportant 5 000 composants. ceci donne. par conséquent, une dissipation d'énergie de 5 watts par micro-plaquette. Il apparat donc que ce problème pourrait devenir quasiment impossible à résoudre pour des micro-plaquettes contenant 40 à 50 000 composants. On peut tenter de résoudre ces deux problèmes en réduisant les dimensions des transistors individuels. Ceci permet de placer plus de transistors sur une plaquette de dimensions données tout en réduisant les capacités parasites de ces transistors. Ce dernier résultat permet un fonctionnement à une vitesse donnée avec un niveau d'impédance plus élevé, ce qui amène une dissipation d'énergie plus faible. Dans la réalisation classique de circuits LSI, les transistors bipolaires sont fabriqués en mettant en jeu un procédé comprenant plusieurs phases de diffusion sélective d'impuretés dans un support ou substrat semi-conducteur. Ce procédé est parfois appelé procédé par triple diffusion en raison des trois phases de diffusion séparées qui sont effectuées pour former les zones correspondant, respectivement, au collecteur à la base et à l'émetteur, zones se trouvant les unes dans les autres. Afin de définir les zones dans lesquelles les diffusions vont être effectuées, une opération séparée de masquage est exécutée pour chacune des diffusions ci-dessus mentionnées. Selon un procédé classique. cette opération de masquage est exécutée suivant un procédé photolithographique consistant à former une couche d'oxyde constituant le masque sur le substrat semi conducteur. à revêtir la couche d'oxyde d'une laque photosensible (photoresist), à exposer la laque photosensible à la lumière au travers d'un dessin de masque, à développer le dessin obtenu sur la laque photosensible et à attaquer la couche d'oxyde au travers du dessin de la laque photosensible jusqu'à ce que la surface du semi-conducteur soit atteinte et que les zones de diffusion soient ainsi définies. Une variante de ce procédé, variante qui a été utilisée pour effectuer un masquage sélectif en vue d'interdire le dépôt d'une impureté, est la suivante. Un support semi-conducteur est revêtu directement d'une laque photosensible ayant une épaisseur d'un micron ou plus, la laque photosensible est exposée à la lumière au travers d'un dessin de masque et le dessin sur la laque photosensible est développé. Ce dessin sur laque photosensible restant sur le substrat peut agir en tant que masque in situ pour interdire toute diffusion d'impuretés qui est exécutée par un appareil accélérateur d'ions.Le substrat en silicium peut comporter une mince couche d'oxyde, auquel cas, on confère aux ions une énergie suffisante, par exemple, 130 000 électrons/volts pour des couches de bioxyde de silicium ayant une épaisseur de 1 000 A, pour pénétrer dans la couche d'oxyde. mais non dans la laque photosensible. A titre de variante, la couche d'oxyde peut être enlevée avant l'implantation d'ions, auquel cas, une énergie d'implantation d'ions moins importante est requise. Après l'implantation d'ions, la couche de laque photosensible est enlevée et le substrat est placé dans un four à diffusion thermique pour diffuser l'impureté sur la profondeur requise. Le premier facteur limitant la réduction de dimensions d'un transistor obtenu par triple diffusion est la tolérance de positionnement des éléments dans le procédé photolithographique. La fabrication d'un transistor bipolaire par triple diffusion peut être considérée, sous une forme infiniment plus simple. comme étant analogue à la fabrication de trois tubes de bain placés concentriquement les uns dans les autres et pouvant être désignés respectivement, par analogie, par collecteur, base et émetteur dans le sens des dimensions décroissantes. Le collecteur est la zone la plus grande et il est diffusé dans le substrat. La base est la zone intermédiaire en dimensions et elle est diffusée dans la zone du collecteur. L'émetteur est la zone la plus petite et il se trouve diffusé dans la zone de base. Une importante règle à observer lors de l'étude d'une transistor est que les faces des zones diffusées, ou par analogie, des tubes, ne doivent en aucun cas. se troucher. Ce qui revient à dire que dans le sens des dimensions verticales, la couche de diffusion de l'émetteur est moins profonde que la couche de diffusion de la base qui, à son tour, doit être également moins profonde que la couche de diffusion du collecteur. Dans le sens des dimensions horizontales. cela exige. en outre, que la différence en dimension entre les zones adjacentes soit suffisante pour assurer que la tolérance de positionnement de ces zones l'une dans l'autre, soit respectée afin que les bords ne viennent pas en contact. Le respect de cette tolérance est le facteur qui limite la réduction des dimensions des transistors fabriqués selon le procécé par triple diffusion. Le procédé de fabrication d'un transistor bipolaire consiste. conformément à l'invention. à établir sur un substrat semiconducteur. un premier masque permanent dont le contour délimite une fenêtre de forme allongée ayant une longueur et une largeur prédéterminées. Une première diffusion est effectuée sur toute l'étendue de la fenêtre du masque. Une seconde et une troisième diffusions sont ensuite exécutées en masquant différentes parties prises sur la longueur de la fenêtre ce forme allongée du masque permanent de manière à laisser à découvert des zones de même largeur mais de longueurs plus faibles que la fenêtre originale du masque permanent, puis en diffusant une seconde et une troisième fois dans les zones découvertes de l'ouverture de forme allongée du masque. D'autres buts. avantages et caractéristiques de l'invention apparaitront è la lecture de la description des modes de réalisation préférés de l'invention, cette description étant faite en se référant aux dessins ci-annexés, sur lesquels : - la fig. 1 est une vue de dessus en plan, d'une partie d'un circuit LSI, conforme à l'invention, comprenant un ensemble de transistors bipolaires de forme allongée, - la fig. 2 est une coupe selon la ligne 2-2 de la fig. 1. - la fig. 3 est une coupe selon la ligne 3-3 de la fig. 1. - les fig. 4 à 12 sont des coupes illustrant la fabrication phase par phase, conformément à l'invention, de la structure LST des figures 1 à 3. in se référant maintenant aux fig. 1 à 3, on voit une par tie d'un circuit LSI comprenant un ensemble ou réseau de transistors bipolaires fabriqués selon le procédé de l'invention. Pour l'exemple concerné, ces transistors sont considérés comme étant du type NPN bien que ce procédé puisse s'appliquer aussi à la fabrication du type PNP. Chacun des transistors dans la vue de dessus, en plan, de la fig. 1 est montré comme étant délimité à l'intérieur d'un rectangle de forme allongée 10, deux de ces rectangles étant montrés dans leur totalité, alors que trois autres sont seulement montrés partiellement. A l'intérieur de chaque grand rectangle 10, se trouve un rectangle intérieur de forme allongée 12, mais plus petit que le rectangle 10, et disposé concentriquement à ce dernier. La zone annulaire ou périphérique 14 se trouvant entre les deux rectangles 10 et 12 représente les limites d'une structure de masquage permanent qui, en combinaison avec des structures de masquage secondaire. sert à masquer différentes parties de la zone se trouvant à l'intérieur du rectangle 12. La totalité de cette zone intérieure au rectangle 12 définit la zone du substrat semi-conducteur qui est exposée à la première diffusion dtimpu- resté. tandis que différentes parties de cette aire rectangulaire qui vont être par la suite, laissées à découvert, servent à définir les zones concernées par les diffusions ayant lieu après la première diffusion.Plus particulièrement, la zone périphérique ou annulaire 14 est formée en déposant une couche très épaisse de bioxyde de silicium puis en attaquant et éliminant les parties sélectionnées de cette couche épaisse. Les structures de masquage secondaire peuvent être constituées en déposant des couches nettement plus minces de bioxyde de silicium sur les zones non masquées du substrat, puis en attaquant ces parties constituées par la couche de bioxyde de silicium plus mince. A titre de variante, lorsque l'implantation d'ions est utilisée pour diffuser l'impureté, la structure de masquage secondaire peut être constituée par une couche de laque photosensible (photoresist).Lorsque dans ce qui suit, il sera question d'un masque secondaire. il est bien entendu que ce masque pourra être constitué indifféremment par une couche mince de bioxyde de silicium ou par une couche de laque photosensible. La largeur du rectangle intérieur 12 est représentée par une dimension "Stt et sa longueur est divisée en six parties égales, chacune ayant une longueur égale à la dimension "S". Le grand rectangle 10 est séparé du rectangle 12 plus petit par la dimension 3. Tous les rectangles 1C sont séparés les uns des autres dans le sens longitudinal aussi bien que dans le sens la téral par la même distance écale N la dimension si'. Cette dimension "S" représente la lus petite dimension pouvant correspondre aux tolérances de positionnement en accord avec le présent état d'avancement de la technique et elle est, à l'heure actuelle, évaluée à 2,5 . La signification de la dimension "S" va devenir plus claire au fur et à mesure de la description de la fabrication de la structure de transistors. On se référera maintenant aux fig. 2 et 3 qui montrent des coupes de la structure de transistors. L'ensemble des transistors bipolaires LSI comprend un substrat en matériau semi-conducteur, dans le cas présent en silicium du type P. Ce substrat 16 porte un ensemble de transistors 17 qui sont formés par diffusion de différentes concentrations d'impureté dans diffé-rentes régions du substrat. Dans la première opération, les zones de collecteur 18 sont formées en diffusant une impureté du type N dans le substrat 16, ceci est réalisé en formant un masque permanent 20 constitué par une couche épaisse de bioxyde de silicium dans les zones représentées par la zone périphérique ou annulaire 14, puis en superposant un masque secondaire sur le masque permanent et des parties du substrat 16 en laissant seulement une fenêtre rectangulaire de façon concentrique entre les rectangles 10 et 12. Sur la fig. 1, la première fenêtre rectangulaire est représentée par une droite horizontale s'étendant entre les points 1 et 5, une droite verticale entre les points 5 et , une droite horizontale entre les points 6 et 1G et une droite verticale entre les points 10 et 1. Dans la seconde opération, les zones de base 22 sont formes en diffusant une impureté du type P dans la zone de collecteur 18. Ceci est réalisé en superposant un masque secondaire sur le masque permanent 2O et des parties du substrat 16, laissant une fenêtre rectangulaire entre les points 3, 5. 6 et 8 et en laissant exposées toutes les zones du substrat entre les grands rectangles 10. La fenêtre rectangulaire est représentée par une droite horizontale tracée entre les points-3 et 5, une droite verticale entre les points 5 et 6, une droite horizontale entre les points 6 et 8 et une droite verticale entre les points 8 et 3. Outre la formation des zones de base 22 du type P, cette diffusion du type P procède à la formation des zones isolantes 24 du type P entourant chacun des transistors 17. Dans la troisième opération, une diffusion d'impureté du type N+ est effectuée pour former une zone d'émetteur 26 du type N+ àl'intérieur de la zone de base t2 et une zone de contact de collecteur 28 du type N+, dans la zone de collecteur 18. Cette diffusion est réalisée en superposant un masque secondaire sur le masque permanent 20 et sur des parties du substrat 16, laissant une fenêtre rectangulaire entre les points 4, 5. 6 et 7 et une autre fenêtre rectangulaire entre les points 1, 2, 9 et 10. Une fenêtre rectangulaire est représentée. par exemple. par une droite horizontale tracée entre les points 4 et 5. une droite verticale entre les points 5 et 6, une droite horizontale entre les points 6 et 7 et une droite verticale entre les points 7 et 4. Enfin, des contacts métalliques ohmiques sont réalisés pour les zones respectives de collecteu-r. d'émetteur et de base. Ainsi, un contact de collecteur 30 est réalisé sur la zone de collecteur 18 en déposant du métal sur la zone 28 de contact de collecteur ; un contact d'émetteur 32 est réalisé à la zone d'émetteur 26 en déposant du métal sur cette zone d'émetteur et un contact de base 34 est réalisé à la zone de base 22 en déposant du métal sur cette zone 22. Les contacts métalliques ohmiques au semi-conducteur. aux zones de collecteur, d'émetteur et de base sont réalisés en superposant un masque en bioxyde de silicium de mince épaisseur sur le masque permanent 20 et sur les zones de surface du substrat, excepté pour les aires de surface carrées 36, 38 et 40 qui sont les parties exposées des zones respectives de contact de collecteur 28, d'émetteur 26 et de base 22. Le masque mince en bioxyde de silicium est désigné par le numéro de référence 42 sur les fig. 2 et 3. Sur la fig. 1, les aires 36, 38 et 40 sont respectivement désignées par C, B et E pour indiquer les points de formation des contacts respectifs de collecteur, de base et d'émetteur. En observant les fig. 1 et 2 de gauche à droite, on voit qu'un intervalle "S" est prévu pour former la zone isolante diffusée 24. Un autre intervalle "S" est prévu pour séparer la zone isolante 24 de la zone de collecteur 18 et la zone de contact de collecteur 28 et, en outre, un autre intervalle "S" est prévu pour former la zone de contact de collecteur 28. Un intervalle "a" est prévu pour séparer la zone de contact de collecteur 28 de la zone Qe base 22, un autre intervalle S est prévu pour séparer le contact de base 34 du bord de la zone de base 2 et un intervalle "i" est prévu pour représenter la lar qeur du contact de base 34.Finalement un intervalle "~" sépare le contact de base 34 de la région d'émetteur 26 et un autre intervalle "S" est prévu pour former le contact d'émetteur 32. On se référera maintenant aux fig. 4 à 12 pour la description, phase par phase, du procédé de fabrication du transistor 17 selon l'invention. Sur un substrat 16 en silicium légèrement dopé avec une impureté du type P, telle que le bore, on forme un masque permanent 20 constitue par une couche épaisse de bioxyde de silicium, comme on le voit sur la fig. 4. Ce masque 20 est, de préférence, formé par la mise en oeuvre d'une technique photolithographique bien connue de l'homme de l'art. Selon cette technique, une couche continue de bioxyde de silicium est formée en chauffant le substrat 16 dans une atmosphère saturée en oxygène par de la vapeur d'eau à une température de 11000C pendant environ 4 heures ou jusqu'au moment où une couche ayant une épaisseur de 9 000 à 10 000 A est formée. Cette couche épaisse de bioxyde de silicium est ensuite recouverte par une couche de laque photosensible. Ensuite, cette laque photosensible est exposée à une source lumineuse ayant une longueur d'onde appropriée et passant au travers des fenêtres d'un masque photographique qui correspond aux emplacements où la couche épaisse de bioxyde de silicium doit rester. La laque photosensible se prend partout où elle est frappée par la lumière. et lorsqu'elle est traitée par un solvant, la partie de la laque non exposée est éliminée par lavage et dilution exposant, de ce fait, le bioxyde de silicium. Après traitement par l'acide fluorhydrique tamponné. le bioxyde de silicium exposé est attaqué et, par conséquent, éliminé tandis que les emplacements en bioxyde de silicium qui sont reco:i- verts de la laque photosensible priser c'est-à-dire solidifiée, sont conservés intacts. Les opérations suivantes comprennent la formation de plusieurs masques secondaires pour diffuser sélectivement des impuretés afin de former les zones de collecteur, de base et d'émetteur. Bien que la description va être faite pour la for mation du masque secondaire en bioxyde de silicium, il est bien entendu que ce masque secondaire peut être constitué par un matériau photosensible partout où il est désirable d'utiliser un implanteur d'ions dans la technique de déposition du dopant, comme on l'a décrit ci-dessus. La couche de laque photosensible a, par exemple, ue épaisseur voisine d'un micron ou même supérieure. En considérant maintenant la fig. 5, on voit que le substrat 16 est revêtu d'une couche mince 42 de bioxyde de silicium.Cette couche mince de bioxyde de silicium 42 peut être formée thermiquement d'une manière similaire à celle utilisée pour former la couche épaisse 20, c1est-à-dire > en chauffant le substrat 16 dans une ambiance saturée en oxygène avec de la vapeur d'eau, mais à une température inférieure à celle utilisée pour la couche épaisse 20. Par exemple. pour former une couche ayant une épaisseur de 2000A, le substrat 16 peut être chauffé à 9000C pendant 1 heure. A cette température plus basse, aucune augmentation d'épaisseur importante ne se produit dans le masque épais 20. Par un masquage photolithographique et par une attaque similaires à ceux décrits ci-dessus pour le masque permanent 20, des parties de la couche mince 42 sont enlevées des zones du substrat 16 dans lesquelles des diffusions doivent avoir lieu pour former les zones de collecteur. Comme on le voit sur la fig. 6t la couche mince 42 de bioxyde de silicium est laissée intacte dans les zones où aucune diffusion n'a lieu. La phase du procédé montrée en fig. 6, correspond à la formation. dans la fig. 1 > d'un masque secondaire en couche mince de bioxyde de silicium superposée au masque permanent 20 > de manière à recouvrir seulement les intervalles existant entre les grands rectangles 10 en laissant à découvert, la fenêtre rectangulaire délimitée par les points 1, 5, 6 et 10.L'acide fluorhydrique est utilisé pour attaquer la couche mince 42 de bioxyde de silicium. La couche épaisse de bioxyde de silicium qui constitue le masque permanent 20 est également attaquée, mais seulement légèrement et la réduction en épaisseur qu'elle subtit ne diminue pas sa capacité de masquage. La fig. 6 montre également la phase suivante qui consiste à diffuser une concentration modérée d'une impureté du type N dans le substrat de type P pour former les zones de collecteur 18 qui définissent extérieurement, les dimensions de chaque transistor 17. Les zones de collecteur 18 peuvent être formées. par exemples soit en diffusant thermiquement de l'arsenic dans le substrat semi-conducteur 16, soit en implantant des ions de r:s##Or sans ce substrat et en distribuant thermiquement en suite~ les atomes d'impureté. Le procédé d'implantation dotions présente certains avantages résidant en ce que la concentration en impuretés est plus uniforme dans la zone et leur répartition est plus facilement contrôlable. Après que les zones de collecteur 18 ont été formées une autre couche mince 42 de bioxyde de silicium est formée pour recouvrir le substrat 16 > comme le montre la fig. 7. Ensuite, des parties de cette couche mince de bioxyde de silicium 42 sont enlevées pour définir les zones où la diffusion suivante doit avoir lieu pour former les zones de base. Cette phase du procédé est montrée sur la fig. 8 et correspond à la formation. en fig. 1 > d'un masque secondaire constitué par une couche mince de bioxyde de silicium superposée au masque permanent 20 et de parties du substrat 16 à l'intérieur du rectangle intérieur 12 laissant une fenêtre rectangulaire entre les points 3 > 5. 6 et 8 et laissant exposées toutes les zones du substrat entre les grands rectangles 10. La phase suivante du procédé. également montrée sur la fig. 8, est destinée à convertir une partie des zones de collecteur du type N en zones de base 22 de type P et à former. en outre. les zones isolantes 24 de type P à l'intérieur des zones de type P du substrat 16 > de manière que ces zones isolantes 24 entourent les transistors 17. Ceci est réalisé en diffusant thermiquement une concentration modérée d'une impureté du type P telle que le bore. Après que les zones de base 22 et les zones isolantes 24 ont été formées, une autre couche mince 42 de bioxyde de silicium est formée pour recouvrir le substrat 16, comme le montre la fig. 9. Ensuite, des parties de cette couche mince 42 de bioxyde de silicium sont enlevées pour définir les zones dans lesquelles la diffusion suivante doit être exécutée pour former les zones d'émetteur et les zones de contact de collecteur. Cette phase du procédé est montrée sur la fig. 10 et correspond à la formation, en fg. I, d'un masque secondaire constitué par une couche mince de bioxyde de silicium superposée au masque permanent 20 et des parties du substrat 16, laissant une fenêtre rectangulaire entre les points 4 > 5 > 6 et 7 et une autre fenêtre rectangulaire entre les points 1 > 2, 9 et 10. La phase suivante du procédé est également montrée sur la fig. 10 et il s'agit de la diffusion d'une forte concentration d'une impureté du type N, telle que l'arsenic ou le phosphore pour former les zones d'émetteur 26 de type N+ à l'intérieur des zones de base 22 de type P et pour former également les zones de contact de collecteur 28 de type N+ a l'intérieur des zones de collecteur 18. Après que les zones d'émetteur 26 et les zones de contact de collecteur 28 sont formées. la phase suivante du procédé consiste à recouvrir le substrat 16 avec une autre couche mince 42 de bio- xyde de silicium. comme le montre la fig. 11. Des parties de cette couche mince de bioxyde de silicium 42 sont alors enlevées pour définir les zones dans lesquelles les contacts ohmiques vont être apportés au collecteur, à la base et à 11 émetteur par dépôt de métal. Comme on le voit sur la fig. 12, qui est similaire à la fig. 2, des ouvertures sont pratiquées dans la couche mince 42 de bioxyde de silicium au-dessus de la zone de contact de collecteur 28 de type N+, au-dessus de la zone d'émetteur 26 de type N+ et au-dessus de la zone de base 22.Dans ces ouvertures sont déposés des contacts métalliques qui sont identifiés comme contact de collecteur 30, contact d'émetteur 32 et contact de base 34. Les contacts métalliques peuvent s'étendre au-dessus de la couche de bioxyde de silicium 42 sous forme de bandes pour constituer différentes voies d'interconnexion. A titre d'exemple, des valeurs de résistivité. de profondeur de couche et de concentration d'impureté en surface. vont être maintenant données. La résistivité du substrat est de 3 ohm-cm correspondant à une concentration en atomes d'impureté de bore 15 3 égale à 2 x 10 /cm . Pour la première diffusion. la zone de collecteur 18 de type N a une profondeur. à sa jonction avec la zone de type P- du substrat 16, à partir de la surface de ce dernier, égale à 4,2 x 10 cm.La résistance de feuille ou de surface de la zone de collecteur 18 de type N est de 88 ohm/carré avec une concentration de surface égale à 1,8 x 1018 atomes 3 d'impureté par cm Pour la seconde diffusion, la résistance de surface de la zone de base 22 de type P et des zones isolantes de type P est de 116 ohm/carré et la profondeur aux jonctions à partir de la surface est de 1,9 x 10 cm. La concentration de surface est de 19 3 1,5 x 10 atomes de bore par cm .Enfin, pour-la troisième dif- fusion, la résistance de surface de la zone d'émetteur 26 de type > :+ et de la zone de contact de collecteur 28 de type N+ est de 4,2 ohm/carré. La profondeur aux jonctions, à partir de la surface, est de 1,4 x 1C cm et la concentration en atomes d'impureté 3 21 par cm est de 1,5 x 1021. Les zones Isolantes 24 de type P sont nécessaires pour isoler les transistors les uns des autres. Si ces zones isolantes 24 de type F n'existaient pas, les zones P- légèrement dopées dans lesquelles elles seraient omises, contiendraient une fine couche en surface de conductivité de type N qui provoquerait la formation de canaux conducteurs entre les transistors. Ces zones isolantes 24 de type P empêchent la formation de ces canaux conducteurs. Bien que dans le procédé décrit ci-dessus, on ait supposé qu'existait un alignement parfait des structures de masquage, un défaut d'alignement à chaoue phase du procédé égal approximativement à "5/2" peut être toléré sans pour cela altérer, de façon appréciable, la fonction de ces structures de masquage. Un avantage présenté par le procédé selon l'invention pour la fabrication de transistors bipolaires en circuit intégré ré- side en ce que la zone latérale est minimale. Des densités d'assemblage de composants très élevées peuvent, par conséquent, entre obtenues dans la pratique, densités qui peuvent atteindre 2 jusqu'à près de 10000 transistors par mm Un second avantage peut être trouvé dans le nombre relativement peu élevé de phases de procédé requises, lorsqu'on compare ce procédé au procédé classique. Cet abaissement du nombre de phases permet de meilleurs rendements et un coût plus faible. Un inconvénient présenté par le type de transistor bipolaire réside dans sa performance moins élevée. Ceci est dû au degré important de concentration d'impureté chimique dans la zone de base. Ceci réduit la mobilité et la fréquence de coupure. La structure est également limitée en tension de rupture à la jonction en raison des hautes concentrations en impureté à la surface. Cependant, ces inconvénients importent peu pour un grand nombre d'applications, particulièrement, dans les circuits de comutaticn à faible puissance tels que ceux qui sont communé- ment utilisés dans les dispositifs LSI.Les transistors bipolaires formés selon le procédé de l'invention peuvent remplacer les circuits du type MOS dans ce genre de circuits avec des avantages fort intéressants en ce qui concerne la stabilité, la vitesse et le prix. Dans la structure de transistor ci-dessus décrite, la base est disposée entre le collecteur t l'émetteur, de sorte que ce collecteur et cet émetteur sont nettement séparés. Bien qu'une telle structure soit préférable du point de vue du gain de place, on peut tout de même préférer sacrifier un peu d'espace pour obtenir un gain dans la réduction de la résistance parasite du collecteur. Deux de ces structures sont décrites dans la demande déposée ce même jour au même nom pour Transistors bipolaires sous forme de circuit intégré et procédé de fabrication de tels transistors". Dans une structure le transistor a une forme allongée comparable à celle décrite ici, mais le collecteur et la base sont disposés aux extrémités, l'émetteur se trouvant entre eux à la partie centrale. Dans une autre structure, le transistor a une forme à peu près carrée et le collecteur est situé à la fois près de l'émetteur et de la base.Il convient de noter que le procédé selon la présente invention décrite ci-dessus, peut être utilisé pour fabriquer les deux structures mentionnées dans ladite demande. Comme il va de soi et comme il résulte d'ailleurs déjà de ce qui précède, l'invention ne se limite nullement à ceux de ses modes d'application et de réalisation qui ont été plus spécialement envisagés ; elle en embrasse. au contraire, toutes les variantes. REV#NDICATI0NS 1. Procédé de fabrication d'un transistor bipolaire sous forme de circuit intégré caractérisé en ce qu'il consiste à a) former sur la surface d'un substrat semi-conducteur d'un premier type de conductlvité, un masque permanent définissant une fenêtre d'une longueur et d'une largeur prédéterminées b) diffuser en premier lieu une impureté d'un second type de conductivité dans la totalité de la fenêtre dudit masque permanent pour former une première zone du second type de conductivité dans ledit substrat c) masquer en premier lieu, une partie de ladite fenêtre du masque permanent ; d) diffuser en second lieu, une impureté dudit premier type de conductivité dans les parties non masquées de ladite fenêtre du masque permanent pour former une seconde zone dudit premier type de conductivité dans ladite première zone ;; e) masquer en second lieu, une partie différente de ladite fenêtre du masque permanent tout en laissant non masquée une partie à l'intérieur de et plus petite que ladite seconde zone ; et f) diffuser en troisième lieu, une impureté dudit second type de conductivité dans la partie non masquée de ladite fenêtre de masque permanent pour former une troisième zone dudit second type de conductivité à l'intérieur de ladite seconde zone. 2. Procédé selon la revendication 1, caractérisé en ce que ledit masque permanent est formé avec une fenêtre rectangulaire de forme allongée, et en ce que les phases de masquage desdites première et seconde parties consistent à masquer différentes parties dans la longueur de ladite fenêtre de masque de forme allon- gée afin de laisser à découvert, des parties ayant la même largeur que. mais de longueurs plus courtes que la longueur originale de ladite fenêtre de masque de forme allongée. 3. Procédé selon la revendication 1, caractérisé en ce que ladite seconde phase de masquage consiste à masquer la totalité de ladite fenêtre de masque permanent, excepté pour une partie à l'intérieur de et plus petite que ladite seconde zone et une partie à l'intérieur de et plus petite que ladite première zone et en ce que ladite troisième phase de diffusion consiste à diffuser une impureté dudit second type de conductivité dans les deu: 4. Procédé selon la revendication 1, caractérisé en ce que ledit masque permanent est obtenu en formant thermiquement puis en attaquant une couche épaisse de bioxyde de silicium sur un substrat en silicium et en ce que les masquages ultérieurs de ladite fenêtre de masque permanent sont effectués en formant thermiquement puis en attaquant des couches notablement plus minces de bioxyde de silicium déposées sur ledit substrat en silicium. 5. Procédé selon la revendication 3. caractérisé en ce que ledit substrat est constitué par du silicium de type P et en ce que lesdites première, seconde et troisième diffusions sont effectuées en diffusant respectivement, une impureté de type N, une impureté de type P et une impureté de type N. 6. Procédé de fabrication d'un transistor bipolaire sous forme de circuit intégré, caractérisé en ce qu'il consiste à a) former sur une surface de substrat semi-conducteur d'un pre#mier type de conductivité, un masque permanent délimitant une fenêtre rectangUlaire de largeur S et de longueur 6S, ladite fenêtre rectangulaire pouvant être divisée en six zones carrées d'égale superficie agencées suivant une rangée et identifiées comme zones 1 à 6 successives b) exécuter une première diffusion d'impureté d'un second type de conductivité dans les six zones de ladite fenêtre rectagulaire pour former une zone de collecteur du second type de conductivité dans ledit substrat c) masquer les zones 1 et 2 de ladite fenêtre rectangulaire d) exécuter une seconde diffusion d'impureté du premier type de conductivité dans les zones 3 à 6 de ladite fenêtre rectangulaire pour former une zone de base dudit premier type de conductivité. dans ladite zone de collecteur e) masquer les zones 2 à 5 de ladite fenêtre rectangulaire ;; f) exécuter une troisième diffusion d'impureté du second type de conductivité dans les zones 1 et 6 de ladite fenêtre rectangulaire pour former une zone de contact de collecteur du second type de conductivité à l'intérieur de ladite zone de collecteur et une zone d'émetteur du second type de conductivité à l'intérieur de ladite zone de bese ; g) masquer les zones 2, 3 et 5 de ladite fenêtre rectangulaire ; et h) déposer du métal dans les zones t. 4 et 6 de ladite fe nêtre rectangulaire pour former des contacts métalliques auxdites zones respectIves de contact de collecteur, de base et d'émetteur. Procédé selon la revendication o, caractérisé en ce que ledit substrat semi-conducteur est constitué par du silicium de type P et en ce que lesdites première, seconde et troisième diffusions d'impureté sct exécutées en diffusant respectivement, une impureté de type N, une impureté de type P et une impureté de type N. a. Procédé selon la revendication 7. caractérisé en ce que ledit masque permanent est obtenu en formant thermiquement et en attaquant ensuite, une couche épaisse de bioxyde de silicium sur ledit substrat en silicium et en ce que les masquages ultérieurs des zones de ladite fenêtre rectangulaire sont effectués en formant thermiquement et en attaquant des couches notablement plus minces de bioxyde de silicium déposées sur ledit substrat en silicium. 9. Procédé selon la revendication 8 > caractérisé en ce que ladite couche épaisse de bioxyde de silicium atteint une épaisseur o comprise entre 9 000 et 10 000 A et en ce que lesdites couches plus minces de bioxyde de silicium atteignent une épaisseur voi o sine de 2 COO A. 10. Procédé de fabrication d'un ensemble ou réseau de transistors bipolaires dans un circuit intégré. chaque transistor étant réalisé selon la revendication 6, caractérisé en ce qu'il consiste à : a) former sur la surface d'un substrat semi-conducteur d'un premier type de conduct#vité, un masque permanent délimitant un ensemble de fenêtres rectangulaires, chaque fenêtre étant entourée d'une zone annulaire masquée ou cachée de largeur S et ces zones masquées adjacentes étant séparées les unes des autres par une zone continue non masquée de largeur S b) effectuer le masquage les diffusions d'impureté et le dépôt de contacts-metalliques simultanément dans ledit ensemble de fenêtres rectangulaires ; ; c) laisser non masquée ladite zone continue seulement au cours de la phase de seconde diffusion pour former des zones isolantes du premier type de conductlvité entourant toutes les zones de collecteur dudit ensemble ; et z) masquer lesdites zones continues au cours de toutes les autres diffusions ainsi qu'au cours du dépôt de contacts métalliques.