i 2080915 La présente invention se rapporte à des circuits intégrés monolithiques dans lesquels l'isolement est assuré par des jonctions et qui renferment à la fois des transistors n-p-n et p-n-p, ainsi qu'à un procédé de fabrication de tels dispositifs. Plus précisément,dans 5 un mode de réalisation, l'invention décrit un transistor p-n-p perfectionné adapté à être incorporé, en même temps que des transistors n-p-n de construction classique, dans la même plaquette semicon-ductrice monocristalline. Les circuits intégrés classiques, isolés par jonctions, utili-10 sent line couche épitaxique n sur un substrat p. Des régions d'isolement p, produites par diffusion, divisent la matière n en un certain nombre de zones électriquement indépendantes dans lesquelles les dispositifs actifs et passifs du circuit intégré sont formés. La matière n de la couche épitaxique peut faire fonction de collecteur 15 dans un transistor n-p-n et les régions diffusées adjacentes à la surface de la couche forment, alors, sa base et son émetteur. Des diodes, des résistances et des condensateurs sont rendus compatibles avec les transistors, c'èst à dire que les régions qui forment ces éléments de circuit sont créées en même temps que les régions des 20 transistors. Ceci diminue le nombre des étapes de diffusion séparées, simplifie la structure et améliore le rendement. Une technique connue pour former un transistor p-n-p sur la même plaquette que des transistors n-p-n classiques utilise le substrat p comme collecteur, la couche épitaxique n comme base et une région 25 diffusée p comme émetteur. La diffusion de l'émetteur s'effectue en même temps que celle de la base des dispositifs n-p-n. ïoutefois, cette tecnnique n'a qu'une utilité relativement limitée. 3n effet, la largeur de la base du dispositif est imposée par l'épaisseur de la couche épitaxique et par la profondeur de diffusion de la base 30 des transistors n-p-n et est généralement si grande qu'il n'est possible d'opérer qu'à basse fréquence ou avec un faible gain de cou-rant. De plus, le collecteur n'est pas isolé des autres dispositifs du circuit et des interactions électriques gênantes peuvent se produire. 35 Une solution connue à ce problème de la largeur de la base con siste en une addition d'une ré ion enterrée de type p+ dans le substrat, sous la couche épitaxique n qui, pendant la formation de cet 71 01438 2 2080915 te couche épitaxique et pendant les diffusions ultérieures, peut diffuser hors du substrat à l'intérieur de la couche épitaxique, en rétrécissant ainsi la largeur de la base du dispositif. Toutefois, le collecteur et le substrat sont interconnectés et, de ce fait, l1 5 ingénieur d'études se trouve toujours placé devant le problème des voies de conduction parasites. On connaît également une structure p-n-p = n-p-n dans laquelle une région enterrée n+ isole le collecteur du dispositif p-n-p du substrat. Toutefois, dans ce dispositif, le transistor p-n-p est 10 triplement diffusé et, connue l'on sait, de tels dispositifs sont de qualité inférieure tant du point de vue structural qu'électrique. La présente invention a pour objet un circuit intégré qui comporte une couche ayant un certain mode de conduction placée sur un substrat ayant le mode de conduction opposé, et un transistor com-15 portant une région de collecteur ayant le même mode de conduction que le substrat. Dans le présent transistor la largeur de la base peut être contrôlée, des diffusions multiples sont évitées et le col lecteur est isolé électriquement du substrat. L'invention prévoit dans le substrat une région d'isolement située sous une région de 20 collecteur produite par diffusion vers le haut dans ladite couche. Ce procédé perfectionné prévoit la formation, dans le substrat, d'une région doublement dopée qui contient des impuretés de formation de collecteur ayant une vitesse de diffusion supérieure à celle des impuretés formant les régions d'isolement. Lors de la formation 25 subséquente d'une eouche épitaxique, les impuretés de formation de collecteur se propagent plus vite que les impuretés de la région d'i solement et se séparent de celles-ci pour former la région de collec teur. D'autres caractéristiques et avantages de l'invention ressorti-30 ront de la description qui va suivre, donnée uniquement à titre d' exemple nullement limitatif, en référence au dessin annexé, dans lequel : les fig.l à 5 sont des vues en coupe illustrant les étapes principales de la- fabrication d'un circuit intégré seion l'inven-35 tion, la fig.5 étant une coupe du circuit intégré final; et ■ - la fig.6 est une coupe partielle à travers un second mode de réalisation de l'invention. 71 01438 3 2080915 in se référant à la xi;:.5, on voit un ircu.it intégré conforme a l'invention qui comprend un corps 10 de matière serniconductrice monocristalline dont le substrat 12 présente un certain mode de conduction qui, lans le présent exemple, est le mode p. Une couche de 5 matière semiconductrice monocristalline 16, ayant le mode de conduction opoosé, c'est à dire ou ty>e n, est attenante au substrat 12 et forme une frontière 14 avec celui-ci. préférence la couche 16 est produite par voie épitaxique sur le substrat 12. la couche lô possède une surface 18 qui est espacée de la frontière 14 et est prati-10 quement parallèle à celle-ci. La couche 16 est divisée en un certain nombre de zones électriquement indépendantes au moyen de r ions d'isolement diffusées 20 s'étendant à travers la couche 16 entre sa surface 18 et la frontière 14 séparant le substrat 12 et la ccuche 16. 7ues en plan, ces ré-15 gions 20 ont la forme de cadres qui entourent entièrement chacune des zones indépendantes. Sur la fig.5, on voit que le dispositif comporte, à sa gauche, un transistor n-p-n 21 et à sa droite, un transistor p-n-p 22. Le transistor n-p-n est de construction classique. Il comporte ce qu'on 20 appelle une région n+ enterrée 23 à la frontière 14-sous la zone dans laquelle le dispositif n-p-n est formé. Comme représenté, cette région s'enfonce profondément dans le substrat 12 et ne s'étend que légèrement dans la couche 16. La matière initiale n de la couche 16 constitue le collecteur du dispositif n-p-n 21. Une région p diffu-25 sée 24, qui a été introduite dans la couche 16 par sa surface 18, forme la base, tandis qu'une ré.- ion 26 de type n+ diffusée dans la région p 24 forme l'émetteur du dispositif 21. Une région n+ 28 sert à produire un contact ohmique à faible' résistance avec la région ae collecteur du transistor 21. 30 Le transistor p-n-p 22 comporte une région enterrée n+ 30 dis posée à la frontière 14, sous la zone contenant c-lui-ci. Une région p 32, adjacente à 1g, région 30, constitue le collecteur du transistor 22, c'ést à dire définit une jonction de collecteur 33 avec la matière Cet la couche 16. La ré;..ion 32 est située en partie dans le subs-35 trat 12 et s'étend à travers la frontière 14 à l'intérieur de la couche 16. La concentration d'impuretés de la région 32 c. écroît en allant du substrat 12 vers la surface 18 at la couche 16. Vue en BAD ORIGINAL 71 01438 4 2080915 plan, la région 32 est plus petite que la région 30, c'est à dire que la région 30 occupe -une aire prédéterminée de la frontière 14, tandis que la région 32 est entièrement dans cette aire. L'accès à la région de collecteur 32 du transistor p-n-p 22 est 5 assuré par une région de contact 34 s'étendant de la surface 18 de la couche 16 jusqu'à la région 32. La matière n initiale de la couche 16 constitue la base du dispositif p-n-p 22. L'émetteur de ce dispositif est défini par une région p 36 qui s'étend de la surface 18 de la couche 16 et s'enfonce 10 dans cette dernière de façon à définir une secohde jonction p-n 37 avec elle. Pour compléter le dispositif p-n-p 22, une région n+ 38 est prévue pour établir un contact ohmique avec la base du dispositif. Des contacts sont établis de façon classique avec les diverses 15 régions décrites ci-dessus- En bref, un revêtement de bioxyde de silicium 40 couvre la . urface 18 de la couche 16, ce revêtement étant percé d'ouvertures près de chaque région où un contact doit être é-tabli. Une métallisation disposée sur le revêtement 40 établit des contacts avec les diverses régions. Comme le montre la fig-5, il y 20 a un contact d'émetteur 42, un contact de base 44 et un contact de collecteur 46 qui s'étend au-dessus du rèvêtement d'oxyde 40 jusqu' à la région du contact de collecteur 34 du transistor 22. On a aussi prévu un contact d'émetteur 48 et un contact de base 50 pour le transistor p-n-p 22. De plus, un revêtement métallisé 52 est apposé au 25 dos du substrat 12. La fig.6 illustre un second mode de réalisation du dispositif p-n-p qui a été désigné ici par la référence 54. Le transistor 54 est identique au transistor 22, sauf qu'il comporte une région de contact de collecteur 56, ayant la forme d'un cadre, c'est à dire qui 30 entoure une région d'émetteur 58 du transistor 54. L'avantage de cette construction, comparativement à celle de la fig.5, est une amélioration de l'isolement de la région de base du transistor 54. Les modes de réalisation des fig.5 et 6 ont été décrits en considérant- une couche épitaxique n sur un substrat de type p, mais 35 les principes de l'invention peuvent aussi être appliqués à la situation inverse, c'est à dire à me couche épitaxique p sur un substrat n. Dans ce cas, le transistor p-n-p a une configuration clas 71 01438 5 2080915 sique, tandis que le transistor n-p-n présente la nouvelle configuration selon 1'invention incluant une région de collecteur de type n diffusée vers le haut à l'intérieur de la couche épitaxique, au-dessus d'une région d'isolement p+ enterrée. 5 Le présent mode de construction peut être utilisé dans tous les circuits intégrés exigeant à la fois des transistors n-p-n et p-n-p. Les fig.l- à 5 montrent les étapes principales de la fabrication du circuit intégré 10. Sur la fig.l, on voit que le substra.t 12 comporte deux régions n+ espacées 23s et 30s adjacentes à la fron-10 tière supérieure 14 qui, à ce stade, est une surface. Ces régions peuvent être produites par des techniques de photogravure classiques incluant un masquage de la surface 14 et une diffusion d'un donneur, par exemple, d'antimoine, dans le substrat 12 par la surface 14. A l'intérieur de la région 30s, on forme une région p+ 32s par une se-15 conde étape le diffusion introduisant un accepteur, par exemple, du "bore, dans le substrat 12. L'aire occupée par la région 32s est plus petite que celle occupée par la région 30s, de sorte que la région 32s est entièrement contenue dans la région 30s. L'indice s indique que les diverses régions ainsi désignées constituent des sources de 20 diffusion pour les régions 23, 30 et 32 du dispositif final. Après avoir formé les régions 23s, 30s et 32s dans le substrat 12, on nettoie la surface 14 pour enlever les oxydes de masquage et les oxydes qui so dévelo >pent pendant les étapes classiques de 'diffusion, apr-is quoi, on procède à la croissance de la couche 16. La 25 couche 16 peut être formée en disposant le substrat 12 dans un réacteur d'épitaxie classique et en le chauffant en présence d'atomes de silicium provenant d'une décomposition pyrolitique de silane (JiH^) ou de tétracnlorure de silicium (SiOl^). Une diffusion se produit à partir des régions 23s, 30s et 32s vers la couche épitaxique 30 16, diffusion dont le résultat est indiqué sur la fig.2. Les impuretés acceptrices de la région 32s doivent être choisies avec une -vitesse de diffusion supérieure à celle des impuretés donneuses de la région 30s. Dans ces conditions, la jonction 33 formée dans la couche 16 au front de diffusion supérieur de la région 32 est située 35 au-dessus du front de diffusion supérieur de la région 30. En conséquence, la ré. ion 32 comporte une partie qui est exempte du dopage de base de la région 30. 71 01438 6 208091S La fig.3 illustre la structure du dispositif après une étape de diffusion d'isolement. Dans cette étape, on masque de façon classique la surface 18 de la couche épitaxique 16 et on diffuse un accepteur à travers la couche 16, aux emplacements où l'on désire produi-5 re les régions d'isolement 20. Pour des raisons de commodité, la région de contact- de collecteur p+ 34 pourrait être formée en même temps que les régions d'isolement 20. L'étape suivante de la fabrication du dispositif 10 est représentée sur la fig.4 et consiste en une diffusion d'une impureté p 10 pour former la région de base 24 du transistor n-p-n 21 et la région d'émetteur 36 du transistor p-n-p 22. La profondeur de cettè diffusion doit être choisie en tenant compte de 1'épaisseur de la couche 16 et des exigences du dispositif n-p-n 21, de manière à produire u-ne base ayant une largeur prédéterminée pour le dispositif p-n-p 22. 15 La dernière étape de diffusion vise à former la région d'émet teur 26 du transistor n-p-n 21 en même temps que la région de contact de collecteur n+ 28 du transistor 21 et le contact de base n+38 du transistor 22. Après cela, on complète le dispositif de façon classique en formant les divers contacts de métallisation indiqués 20 sur la fig.5. Le mode de réalisation de la fig.6 est formé de la même manière que celui de la fig.5» La seule différence est dans la forme du masque utilisé pour produire la région de contact de collecteur 56 du transistor 54. 25 Le mode de construction décrit ci-contre assure un isolement . complet entre les transistors p-n-p et les autres éléments du dispositif 10. Etant donné que les régions 36 et 32 qui constituent l'émetteur et le collecteur du transistor 22 sont, en.fait, diffusées dans les côtés opposés de la couche 16, seul le dopage de base de 30 cette couche 16 peut influencer leurs caractéristiques électriques. De plus, la largeur de la base du transistor p-n-p peut être contrôlée par un choix judicieux de la concentration en impuretés acceptri ces du substrat avant la formation de la couche épitaxique et en réglant l'épaisseur de cette couche ainsi que la profondeur de diffu-35 sion de la région d'émetteur 36. On a constaté que cette technique donne des résultats extrêmement satisfaisants. 71 01438 7 2080915 . V!a Ji)l G ATI O'â S 1.- Transistor caractérisé en ce qu'il comprend, un corps de matière semiconductrice incluant un substrat ayant un certain mode de conduction et sur celui-ci une couche ayant le mode de conduction 5 opposé et définissant une frontière avec lui, ladite couche ayant une surface espacée de ladite frontière et sensiblement parallèle à celle-ci; une première région, à ladite frontière, ayant le mode de conduction opposé à celui dudit substrat; une seconde région, à cette frontière, adjacente à ladite première région et ayant le pre- 10 mier mode de conduction, cette seconde ré ,ion définissent une première jonction p-n avec la matière de ladite couche; et une troisième région, à ladite s .irface de ladite couche et ayant le premier mode de conduction, cette troisième région définissant une seconde jonction p-n.avec la matière de ladite couche, à une distance prédé- 15 terminée de .ladite première jonction p-n. 2.- Transistor selon la revendication 1 dans lequel la première région n'est adjacente qu'à une partie de la frontière dudit substrat, de sorte qu'une jonction p-n entre cette première région et ledit substrat intercepte ladite frontière en délimitant une aire 20 fermée, la seconde région étant entièrement à l'intérieur de cette aire. 3.- Transistor selon la revendication 2 dans lequel ladite couche est produite sur.ledit substrat par voie épitaxique. 4.- Transistor selon la. revendication 1, caractérisé en outre, 25 en ce que la seconde ré ion est espacée de la troisième région, cependant qu'une partie ce ladite couche disposée entre elles constitue la région de base audit transistor. 5.- Transistor selon la revendication 1, caractérisé par une quatrième r .gion, ayant le premier mode de conduction, dans ladite 30 couche, près de la surface de. celle-ci qui est opposée à ladite seconde région et s'étendant partiellement à travers ladite couche. . 6.- Circuit intégré incluant à la foi; un transistor n-p-n et un transistor p-n-p dans une mê:i;e plaquette mono cristalline de matière semicon'Juctrice qui comprend un substrat présentant un pre- 35 mier mode de conduction ayant une frontière; une couche épitaxique ayant un second mode de conduction sur cette surface, cette coucne ayant une surface espacée de ladite frontière dudit substrat et qui 71 01438 8 2080915 est pratiquement parallèle à cej.le-ci; des régions d'isolement du premier mode de conduction s'étendant à travers ladite couche épitaxique et divisant cette couche en un certain nombre de zones électri quement indépendantes; un premier transistor dans l'une desdites zo-5 nés et comprenant une région d'un second mode de conduction, dans ledit substrat, près de sa frontière,"une région de base du premier mode de conduction, dans ladite couche épitaxique, près de sa surface , et une région d'émetteur du second mode de conduction dans la dernière région mentionnée; un second transistor dans une autre des 10 dites zones et comprenant une région du second mode de conduction, dans ledit substrat, près de sa frontière, une région de collecteur du premier mode de conduction, voisine de la dernière région mentionnée du second mode de conduction et qui contient des impuretés de dopage dont la concentration décroît en allant du substrat vers 15 la surface de ladite couche épitaxique, une région de contact de collecteur du premier mode de conduction, dans ladite couche épitaxique et qui s'étend de la surface do celle-ci vers ladite région de collecteur, et une région d'émetteur du premier mode de conduction, dans ladite couche épitaxique, près de sa surface et qui est espa-20 cée de ladite région de collecteur. 7.- Circuit intégré selon la revendication 6 dans lequel le pre mier mode de conduction est le mode de conduction p, tandis que le second mode de conduction est le mode de conduction n. 8.- circuit intégré selon la revendication 6 dans lequel la 25 région de contact de collecteur du second transistor entoure ladite région d'émetteur. 9.- Circuit intégré selon la revendication 8 dans lequel le pre mier mode de conduction est le mode p , tandis que le second mode de conduction est le mode n. 30 10.- Dans la fabrication d'un circuit intégré comportant un sub strat de matière semiconductrice monocristalline ayant un premier mode de conduction et une couche épitaxique ayant un second mode de conduction, un procédé pour produire un transistor ayant une région de collecteur de ce premier mode de conduction et une région de ba-35 se dudit second mode de conduction caractérisé en ce qu'il consiste, avant de former ladite couche épitaxique, à diffuser des impuretés du second mode de conduction dans une région dudit substrat adia- ?1 Ô1438 9 2080915 cente à l'une de ses surfaces et à diffuser aussi des impuretés du premier mode de conduction et ayant une vitesse de diffusion, à me température donnée, supérieure à celle des secondes impuretés, dans me partie de ladite région et à former ladite couche épitaxique à me température suffisante pour provoquer la diffusion des impuretés dudit substrat dans ladite couche épitaxique formant ainsi me région ayant le premier mode de conduction dans ladite couche épitaxique, près dudit substrat.