L'invention concerne un registre de décalage dynamique comportant une série de transistors et de capacités, le collecteur ou le drain de chacun des transistors étant relié à l'électrode de .commande "du transistor suivant, alors qu'une extrémité de connexion de chacune 5 des capacités est reliée à un collecteur ou à un drain d'un transistor. Tin tel registre de décalage est décrit à la page 199 de la publication "Electronic Letters", volume 4» 10» parue le 17 Mai 1968. Dans ce registre connu, on utilise des transistors M.O.S.(métal-oxyde-semiconducteur), la source de chacun de ces transistors étant re-10 liée à la masse, alors que les extrémités de connexion des capacités de rang impair, situées à l'opposé des électrodes d'évacuation des transistors, sont, raccordées à un point de potentiel constant à,travers une première source de commutation, cependant que les extrémités de connexion des capacités de rang pair, situées à l'opposé des électrodes 15 d'évacuation des transistors, sont raccordées à un point de potentiel constant à travers une deuxième source de commutation. Ce registre connu a l'inconvénient que pendant l'application des impulsions d'horloge, chacune desdites capacités est en série avec la capacité entre le drain et le substrat du transistor M.O.S. associé. Il en résulte que le quo-20 tient de la valeur électrique de la capacité à, celle de la capacité drain-substrat du transistor associé est déterminant pour le fonctionnement convenable du registre de décalage connu. De préférence, ce quotient est choisi considérablement supérieur à. l'unité, du fait qu'il est alors possible de maintenir faible l'amplitude des impulsions d'hor-25 loge. Les capacités équipant ce registre connu peuvent être réalisées par exemple du fait que l'on a agrandi la zone diffusée constituant le drain du transistor M.O.S., une partie de cette zone étant munie d*une couche d'oxyde sur laquelle on élabore une couche métallique. En raison de ce que la valeur électrique de la capacité ainsi formée doit être 30 supérieure à celle de la capacité formée par le drain et le substrat, il importe que la couche d'oxyde soit très mince, ce qui mène facilement à un court-circuit entre le drain et la couche métallique. Ceci signifie un risque de grand déchet lorsque plusieurs registres de décalage de valeurs connues doivent être fabriqués sous forme intégrée. 35 En outre, le registre de décalage connu présente l'inconvé nient de convenir uniquement pour des transistors M.O.S. Les transistors bipolaires qui dans certaines circonstances méritent d'être préférés aux transistors M.O.S., ne peuvent pas être utilisés dans le registre connu, du fait que la diode base-collecteur et la diode émetteur-40 base de ces transistors empêchent alors le fonctionnement convenable du 70 07514 2 2034664 registre. L'invention fournit un registre de décalage dynamique exempt de ces inconvénients ou ne les présentant que dans une moindre mesure., L'invention est remarquable en ce que les autres extrémités de connex-5 ion des capacités sont raccordées à des points de potentiel constants alors qu'entre l'électrode de commande et l'émetteur ou la source de chacun des transistors, est branchée une diode, et que les émetteurs ou les sources des transistors de rang pair de la série, sont raccordés h des points de potentiel constant à travers une première source de com-10 mutation, les émetteurs ou les sources des transistors de rang impair de la série étant raccordés &, des points de potentiel constant â travers une deuxième source de commutation. De préférence, les capacités sont formées par les capacités entre les collecteurs et les substrats ou entre les drains et les sub-15 s trais des transistors» La description suivante, en regard des dessins annexés, le tout donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La fig. 1 montre un exemple"de réalisation d'un registre de 20 décalage dynamique conforme à l'invention. Les fig. 2a à 2h donnent en fonction du temps t les,tensions apparaissant en sept endroits du registre de décalage représenté sur la fig«1* Sur la fig. 1, la série de transistors et de capacités est formée par les transistors , 0?2, T^, et Ty et les capacités C^, 25 C_r C, et G.. Les collecteurs des transistors T.., T, et T, sont 2 5 4 r 2' 5 4 raccordés respectivement aux bases des transistors T„, T,, T. et T,- dont les bases sont raccordées à la masse, respectivement h travers les capacités et C^} tandis que la basecdu transistor est connectée à la source de signalisation h travers la résistance R^. JO Les émetteurs des transistors et T,. de rang impair sont reliés à un point de potentiel constant à travers une source de tension de commutation Sq, alors que les émetteurs des transistors e"t de rang pair sont reliés à un point de potentiel constant à travers une source de tension de commutation . Entre la base et l'émetteur de 35 chacun des transistors Tg> Tj* et se trouvent respectivement les diodes D^ t e"k montées en anti-parallèle. Le signal de sortie est prélevé sur le collecteur du transistor Le fonctionnement du circuit selon la fig. 1 sera expliqué par référence aux fig» ,2a à 2h. Les fig. 2a et 2fa montrent les tensions qui, en fonctions 40 cta temps, sont fournies par les sources SQ et S.,. La valeur maximale 70 07514 3 2034664 de ces tensions est égale à + 1,5 volt, et la valeur minimale à - E volts, la tension E volts étant égale à la tension de seuil 'base-émetteur des transistors utilisés. Bans les intervalles g» X -|o L14' "^a ^en~ sion aux extrémités de la capacité est portée à son niveau de réfé-5 rence de +•§■ E volts à l'aide de la diode D^ , ce qui a amené la capacité dans un état pour recevoir une nouvelle information. On supposera une logique positive, ce qui dans ce cas signifie qu'un signal 7 0 est choisi comme "1", et un signal/. 0 comme "0". Dans les intervalles^^, xv t-1 ■] e"t l'information logique, présentée à l'entrée du registre 10 de décalage, est emmagasinée sous forme inversée dans la capacité . Dans 1'intervalle t par exemple, l'entrée du registre reçoit un signal "1", tandis que la source Sq défaite une tension -E volts. Le transistor T.| sera de ce fait conducteur, et la tension aux extrémités de la capacité C.j est portée à -E volts (= "0"). Dans l'intervalle par exem-15 pie, l'entrée du registre reçoit ion signal "0", tandis que la source Sq fournit une tension -E volts. Le transistor ne sera pas conducteur, et la tension aux extrémités de la capacité reste égale à -g- E volts (= "1"). Dans les intervalles "t! g ©"fc "C-j 2» "tension aux extrémi- 20 tés de la capacité C^ est portée à son niveau de référence + -g- E volts, à l'aide de la diode Dg, la capacité étant ainsi amenée dans un état pour recevoir une nouvelle information. Dans les intervalles 7%» Ta . j y et L-j^s l'information emmagasinée dans la capacité , est transmise à l'état inversé à la capacité CDans l'intervalle par exemple, la tension aux extrémités de.la capacité est égale à -E volts, tandis que la source fournit une tension -E volts. Le transistor ne sera de ce fait pas conducteur, de sorte que la tension aux extrémités de la capacité C^ restera égale à g- E volts. Dans les intervalles Tg, T-|o' *L 14* tension aux extrémi-30 tés de la capacité est portée S son niveau de référence de -g- E volts à l'aide de la diode D^, de sorte que la capacité est amenée dans un état pour recevoir une nouvelle information. Dans les intervalles ~L-jt et l'information logique emmagasinée dans la capacité Cg est transmise à l'état inversé à la capacité C^. Dans l'intervalle P3^ 35 exemple, la tension aux extrémités de la capacité est égale à -E volts (= "0"), tandis que la source Sq fournit une tension -E volts. Le transistor Tj ne sera de ce fait pas conducteur, de sorte que la tension aux extrémités de la capacité restera égale à +-J- E volts (= "1"). Dans les intervalles et ^-a tension aux extrémités 40 de la capacité est portée à son niveau de référence de E volts à 25 70 07514 4 2034664 10 lraide de la diode de sorte que la capacité est amenée dans un état pour recevoir une nouvelle information. Dans les intervalles j y et Xl'information logique emmagasinée dans la capacité est transmise à l'état inversé à la capacité C.. Dans l'intervalle "Z?Q par 4 7 exemple, la tension aux extrémités de la capacité est égale à -E volts (= "0"), tandis que la source fournit une tension -E volts. Le transistor ne sera de ce fait pas conducteur, de sorte que la tension aux extrémités de la capacité C^ restera égale à +■§■ E volts (=* "1"). Dans les intervalles et l'information emmagasinée dans la capacité sera transmise à la sortie ïïQ du registre de décalage, comme cela est indiqué sur ia fig. 2b. Bien que l'invention soit décrite à l'aide d'une forme de réalisation et d'application déterminée, le technicien pourra en réaliser de nombreuses variantes sans sortir du cadre de l'invention. Les 15 transistors bipolaires représentés sur la fig. 1 peuvent par exemple être simplement remplacés par des transistors à effet de champ à zone de canal de type de conduction n ou p, ou par des transistors à effet de champ fonctionnant selon le mode dit à enrichissement ou à appauvrissement. Comme capacité de mémoire, on peut utiliser la capacité formée 20 entre le collecteur et le substrat, ou entre le drain et le substrat des transistors utilisés. 70 07514 5 2034664 REVENDICATIONS: 1. Registre de décalage dynamique comportant une série de tran_ sistors et de capacités, le collecteur ou le drain de chacun des transistors étant relié à l'électrode de commande du transistor suivant, 5 alors qu'une extrémité de connexion de chacune des capacités est reliée à un collecteur ou à un drain d'un transistor, caractérisé en ce que les autres extrémités de connexion des capacités sont raccordées à des points de potentiel constant, alors qu'entre l'électrode de commande et l'émetteur ou la source de chacun des transistors, est branchée une 10 diode, et que les émetteurs ou les sources des transistors de rang pair de la série, sont raccordés à des points de potentiel constant à travers une première source de commutation, les émetteurs ou les sources des transistors de rang impair de la série étant raccordés à des points de potentiel constant à travers une deuxieme source de commutation. 15 2« Registre selon la revendication. 1, caractérisé en ce que les capacités sont formées par les capacités entre le collecteur et le substrat ou entre le drain et le substrat des transistors utilisés. 3. Registre selon l'une des revendications 1 ou 2, c3.ractérisé en ce que les transistors sont de même type de conduction. 20 4. Registre selon l'uhe des revendications 1, 2 ou 3, caractéri sé en ce que ce registre est intégré dans un élément semiconducteur.