î \ 2009274 Dans les installations de télécommunications, et par exemple de téléphonie, il est souvent nécessaire de placer des opérations de commande à effectuer sous la dépendance de l'écoulement d'une durée déterminée. Pour mesurer ces durées, on utili-5 se en général des organes à constante de temps, formés par des condensateurs, qui sont associés individuellement aux organes effectuant les différentes opérations de commande, ou bien des organes de comptage, commandés par une horloge centrale. On en est venu progressivement à grouper les organes 10 individuels à constante de temps, dans un poste central, où ils sont réclamés en cas de besoin par les organes de commande décentralisés, qu'ils invitent, après l'écoulement de la durée déterminée, à déclencher l'opération de commande à exécuter. Ce principe de la disposition centrale des organes à 15 constante de temps est appliqué en particulier dans les installations modernes de télécommunications, comportant des unités centrales de commande, à programmes enregistrés, qui commandent et contrôlent, à partir d'un poste central, l'ensemble du fonctionnement de l'installation de télécommunications. Pour amorcer 20 en temps utile les différents programmes de commande de ces unités centrales de commande, et pour contrôler des processus temporels dans l'installation de télécommunications, lesdites unités centrales de commande de ces installations modernes sont équipées d'émetteurs d'instructions, qui délivrent les rythmes de comman-25 de pour amorcer les différents programmes et les fonctions temporelles de commutation. Le coeur d'un émetteur central d'instructions de ce genre est une horloge électronique formée par une matrice d'organes de mémoire, par exemple de noyaux magnétiques, répartis en lignes et en colonnes; les différentes lignes de 30 cette matrice sont sélectionnées de façon cyclique et périodique, en fonction d'un rythme fondamental, tandis que ses différentes colonnes sont affectées chacune à un programme. Les différents organes de mémoire de chaque colonne, correspondant à un programme déterminé, caractérisent le fait que ce programme doit être ou 35 non rais en route lorsque la ligne correspondante est sélectionnée. La lecture périodique de la matrice donne naissance, en fonction du nombre de marquages pour chaque colonne, à des trains d'impulsions de commande pour mettre en route les différents programmes de commande ; selon le choix des programmes, ces trains d'im-40 pulsions de commande, de fréquences de répétition différentes, 69 16968 2 2009374. commandent le déroulement des opérations de commutation, ou bien sont disponibles comme rythmes fondamentaux pour d'autres matrices ou d'autres organes à temps, formés par des organes de comptage pour mesurer des durées plus longues, pour des processus 5 temporels, qui sont commandés par des programmes, et ne peuvent pas être insérés purement et simplement dans la gamme rigide des rythmes des matrices. Four produire les instructions pour ces processus temporels , commandés par des programmes, on affecte en permanence 10 à chacun des rythmes produits par la matrice, une zone indépendante de la mémoire, à laquelle on peut associer, d'une façon librement choisie, d'autres zones de la mémoire, par l'intermédiaire d'adresses de corrélation. Ces autres zones de la mémoire présentent, en plus des cases pour les adresses de corrélation, 15 une case d'adresse, pour caractériser l'organe qui doit être sélectionné après l'écoulement de la durée prescrite ou bien pour caractériser une zone de la mémoire affectée à cet organe, ainsi qu'une zone de comptage, qui indique la durée déterminée en multiples du rythme de commande. Il faut donc prévoir au total au-20 tant de zones de mémoire, avec des zones de comptage, dites "registres de comptage", qu'il y a d'organes de commande à contrôler et à commander simultanément» La présente invention concerne un émetteur central d'instructions pour des processus temporels, commandés par des 25 programmes, dans des installations de télécommunications, et par exemple de téléphonie, constitué par une horloge électronique et au moins un registre de comptage, La présente invention permet de réduire encore les moyens nécessaires pour produire des impulsions de commande en vue du déclenchement de processus temporels . 30 L'émetteur d'instructions selon la présente invention est du type indiqué initialement, et il est caractérisé par le fait qu'au moins une zone indépendante de mémoire est affectée à chacun des différents étages du registre de comptage, et que les adresses des instructions arrivant à un instant quelconque sont ins-35 crites, pour ne déclencher des fonctions de conniutation et de cotamande qu'après l'écoulement d'une durée déterminée, ou bien pour régler des. durées déterminées, chacune dans la zone de mémoire, affectée à l'étage du registre de comptage qui se trouve en avant de l'étage sélectionné dudit registre, et en est séparé 40 par un nombre d'étages correspondant au quotient de la durée bad original 69 16968 3 300 considérée par la période du rythme fondamental dudit registre. Un seul registre de comptage est donc nécessaire pour chaque rythme, selon la présente invention, ce registre de comptage étant avancé de façon cyclique et périodique en fonction du 5 rythme de commande. Pour qu'il soit cependant assuré que les instructions arrivant à des instants différents du cycle du registre de comptage, puissent être également traitées aux instants opportuns, on affecte en permanence à chaque étage une zone indépendante de la mémoire, qui sert à recevoir l'adresse de l'organe 1Q à commander ou de la zone de la mémoire affectée à cet organe, comme les zones pour les adresses des différents registres de comptage dans le dispositif connu. En classant l'adresse de commande qui arrive, dans une zone de la mémoire qui est sélectionnée, dans le cadre du cycle normal dudit registre de comptage, 15 avec un retard correspondant à la durée désirée, on assure d'autre part que cette durée est observée à peu près exactement. Il en résulte par ailleurs un fonctionnement très simple de l'émetteur d'instructions, puisque chaque sélection d'un étage du registre de comptage équivaut à la fin du retard à l'exécution 20 des instructions assoc.iëes à cet étage. Le nombre d'instructions arrivant simultanément, qui doivent être exécutées lors de la sélection d'un étage, est alors indifférent, puisque l'on peut affecter, avec un libre choix, à chaque zone de la mémoire affectée à l'un des étages du registre de comptage, un nombre quelconque 25 d'autres zones de la mémoire, à l'aide d'adresses de corrélation, sans qu'il soit nécessaire d'utiliser pour chacune de ces zones une zone de comptage particulière, c'est-à-dire un registre de comptage particulier. La gamme des durées possibles dépend alors du nombre d'étages du registre de comptage, de la même façon que 30 dans le dispositif connu ; il en va de même pour la précision des durées qui peuvent être obtenues . La ganme des durées qui peuvent être obtenues et leur précision peuvent être cependant accrues de façon importante grâce à une forme de réalisation de l'invention, qui est caractéri-35 sée par le fait que plusieurs registres de comptage sont groupés en un circuit séquentiel, dans lequel chaque registre de comptage est avancé avec la période du cycle du registre de comptage précédent, que les zones de la mémoire, affectées aux différents étages des différents registres de comptage, présentent, en plus 40 de la zone partielle pour les adresses des différentes instruc- 69 16960 4 2009274 . i tions, d'autres zones partielles, en nombre correspondant au nombre total des registres de comptage précédents, que, pour régler une durée déterminée, on ajoute à la valeur de cette durée la "durée d'état" de l'émetteur d'instructions, qui est déterminée par 5 les positions de tous les registres de comptage, et l'on décompose la valeur ainsi obtenue en multiples entiers des rythmes fondamentaux des différents registres de comptage, en partant du ryth me fondamental le plus lent, que l'adresse de l'instruction correspondante est tout d'abord enregistrée dans celle des zones de 10 mémoire affectées au registre de comptage correspondant au rythme fondamental le plus lent, qui est affectée à l'étage dudit registre de comptage correspondant au multiple entier ainsi obtenu de ce rythme fondamental, et que l'on inscrit également les multiples entiers, ainsi obtenus, des autres rythmes fondamentaux 15 dans les zones partielles libres de la zone de mémoire ainsi déterminée, comme adresses pour les étages des registres de comptage correspondants, qui recevront ensuite chacun successivement l'adresse de l'instruction ainsi que les multiples entiers des rythmes fondamentaux des étages précédents . 20 Le montage séquentiel de plusieurs registres de compta ge procure tout d'abord une importante réduction des moyens nécessaires par rapport au cas où l'on prévoirait un registre de comptage unique, de capacité correspondante. En fait, le transfert continu d'une adresse d'instruction d'un registre de comptage 25 dans l'autre, accroît en moyenne les moyens de commande nécessaires . Ceci est cependant peu important comparativement aux économies sur le nombre des étages des registres. Comme on tient compte de la période de l'émetteur d'instructions la première fois qu'une adresse d'instruction est enregistrée, la fin de la durée est jO synchronisée avec les rythmes d'avance des différents registres de comptage, si bien que l'on peut obtenir des durées présentant des tolérances très serrées, avec des moyens beaucoup moins importants que dans le cas du dispositif connu. Une autre forme de réalisation de l'invention permet 35 également de simplifier de façon importante les opérations de commande dans l'émetteur d'instructions ; cette forme de réalisation est caractérisée par le fait que, pour déclencher des processus temporels fréquents (intégration d'impulsions de sélection, réémis s ion de chiffres, régularisation des intervalles différents entre 40 chiffres de sélection, comptage par zones), on a prévu des régis- 69 16968 5 20092-74 très de comptage indépendants, dont chacun a un nombre d'étages égal au quotient de la durée déterminée correspondante par la période du rythme fondamental le plus favorable. Dans ce cas en effet, les adresses des nouvelles instructions qui arrivent peu-5 vent être enregistrées chacune en association avec l'étage, précisément sélectionné, du registre de comptage, puisque la période du cycle de ce registre de comptage correspond exactement à la durée désirée. D'autre part, on obtient ainsi d'importantes simplifications pour la combinaison de plusieurs instructions à 10 traiter simultanément. Par ailleurs, la variante mentionnée en dernier procure d'une façon simple la possibilité d'adapter un seul et même registre de comptage à des conditions temporelles différentes, comme celles qui doivent être satisfaites par exemple dans le cadre de la détermination des taxes, lors du passage 15 du tarif diurne au tarif nocturne et du passage inverse ; pour cela, au registre de comptage est associé un dispositif de commande, qui permet de modifier le nombre des étages du registre de comptage qui sont inclus dans son cycle, les zones de mémoire affectées aux étages dudit registre de comptage qui ne sont plus 20 utilisés lors d'un raccourcissement de son cycle (par exemple par suite d'un passage du tarif nocturne au tarif diurne), étant associées respectivement aux zones de mémoire affectées aux étages qui sont encore utilisés. Selon une autre caractéristique de l'invention, il existe également la possibilité suivante : les 25 zones de mémoire pour les adresses d'instruction, qui sont affectées aux différents étages d'un registre de comptage, ou bien des zones de mémoire qui sont caractérisées par lesdites adresses, présentent chacune une zone partielle utilisée comme compteur, si bien que l'on peut contrôler des durées correspondant à des mul-30 tiples de la période du cycle du compteur. Dans une autre forme de réalisation avantageuse de l'invention, les zones de mémoire pour les adresses d'instruction, qui sont affectées aux différents étages d'un registre de comptage, ou bien les zones de mémoire qui sont caractérisées par les-35 dites adresses, présentent chacune une zone partielle, utilisée pour des caractéristiques spéciales, si bien que l'on peut employer une seule et même zone de mémoire de façon multiple, pour plusieurs fonctionsde commande (par exemple la réémission de chiffres et la régularisation des intervalles différents entre les chiffres 40 de sélection). A titre d'exemple on a décrit ci-dessous et illustré 69 16968 6 Î0Ô9274 au dessin annexé plusieurs formes de réalisation de l'émetteur central d'instructions selon la présente invention. La figure 1 est un schéma par blocs de l'unité de commande centrale d'une installation de télécommunications, comman-5 dée par des programmes. La figure 2 représente une forme de réalisation de l'invention. La figure 3 représente des zones de mémoire, couplées à un registre de comptage, pour expliquer le principe général de 10 l'invention. La figure 4 représente des zones de mémoire couplées à plusieurs registres de comptage, formant un circuit séquentiel. La figure 5 représente un exemple de réalisation de registres de comptage, dont la période du cycle est égale à la 15 durée à contrôler. La figure 6 représente des zones de mémoire dans le cas où l'on utilise des registres de comptage dont le nombre d'étages compris dans chaque cycle peut être modifié. La figure 7 montre les zones de mémoire dans le cas où 20 l'on utilise des registres de comptage dont le nombre d'étages inclus dans chaque cycle peut être modifié, La figure 8 illustre un exemple de réalisation de la mémoire des informations qui coopère avec l'émetteur d'instructions de la figure 5. 25 La figure 1 illustre le principe de la constitution de l'unité centrale de commande d'une installation téléphonique moderne, dont le fonctionnement est programnaa dans des mémoires. Cette unité centrale de commande est constituée par un bloc de commande E/A pour l'entrée et la sortie d'informations, une raé-30 moire des informations SP, un émetteur d'instructions BF, et un dispositif de commande à programmes, Prog-St, qui relie. tous les dispositifs entre eux. Le bloc de commande E/A assure l'échange d'informations entre l'unité centrale de commande et les sous-ensembles périphériques de l'installation considérée, au premier 35 chef les différentes lignes de branchement, les groupes d'organes de jonction, le réseau de couplage pour l'établissement de liaisons et leurs dispositifs de commande. La mémoire des informations SP renferme aussi bien les différents programmes de commande que toutes les informations importantes pour les différentes opéra-40 tions de commutation, et l'émetteur d'instructions alimente l'uni 6? 16968 7 2009274 té de commande centrale avec les rythmes de commande les plus divers, pour assurer le déroulement, à des rythmes appropriés, des différents programmes fonctionnels et des différentes opérations de commutation. 5 La figure 2 représente de façon détaillée une partie de l'émetteur d'instructions BF, inclus dans l'installation de la figure 1, ainsi que la partie du dispositif de commande à programmes, Prog/St, qui présente de l'intérêt en relation avec ledit émetteur d'instructions. Le coeur de l'émetteur d'instructions 10 illustré est constitué par tin registre de comptage ZI, qu'un rythme fondamental produit par un générateur T fait avancer de façon cyclique, et auquel sont reliées des mémoires SP1 et SP2. Avant d'expliquer plus en détail le mode de fonctionnement de cet exemple de réalisation, on va exposer tout d'abord 15 à l'aide de la figure 3, le principe qui est à la base du dispositif illustré. A chacun des n étages du registre de comptage ZI de la figure 2 est affectée en permanence une zone de la mémoire SP1. Cette zone de mémoire pourrait servir à recevoir directement l'adresse K-AD d'une instruction à exécuter, dans la mesure où 20 l'on pourrait être certain qu'une seule demande de durée apparaîtra pendant la durée de chaque intervalle, c'est-à-dire de l'intervalle entre deux des impulsions de commande successives que le générateur T produit pour faire avancer le registre de comptage ZI. Comme cependant, en général, il faut escompter que plu-25 sieurs demandes de durées devront être satisfaites pendant chaque intervalle, ces zones de mémoire servent à recevoir des adresses de corrélation, par l'intermédiaire desquelles on peut déterminer les adresses K-AD des instructions à exécuter, qui sont enregistrées à cet effet dans la mémoire SP2 de la figure 2. 30 Dans le cas considéré, à chaque étage du registre de comptage ZI est affecté en permanence, dans la mémoire SP2, un ensemble de plusieurs zones, dont le début est caractérisé par une adresse de début An-AD dans la première partie de la zone correspondante de la mémoire SP1. La seconde partie de la zone 35 de la mémoire 3P1, qui est affectée en permanence à chaque étage du registre de comptage Zl^ indique l'adresse de la zone de la mémoire SP2 où est inscrite la. dernière demande de durée arrivée pendant l'intervalle correspondant. L'enregistrement de cette "dernière adresse", L-AD, dans la zone de la mémoire SP1 qui est affec-40 tée en permanence à chaque étage du registre de comptage ZI, per 69 16968 8 2009274 met de simplifier considérablement le fonctionnement de l'émetteur d'instructions illustré, comme on l'indiquera ultérieurement. En se référant à la figure 3, on va supposer que le registre de comptage ZI est placé sur son second étage. A cet 5 étage est affecte un ensemble de zones de la mémoire SP2, dont le début a l'adresse 20. La dernière adresse correspondante, L-AD, qui coïncide avec cette adresse de début, montre qu'il n'y a qu'une seule instruction pour cet intervalle. Partant de cette situation, on va supposer que l'émetteur d'instructions doit 10 traiter une instruction pour laquelle est demandée une durée de trois intervalles. Il en résulte que, partant de la position instantanée considérée du registre de comptage ZI, l'instruction qui se présente doit être associée à l'étage 5 du registre de comptage ZI qui fait suite à son étage sélectionné, et en est séparé 15 par trois étages - correspondant à trois intervalles-, A la lecture de la zone de la mémoire SP1 qui est affectée à cet étage 5 du registre de comptage ZI, et à laquelle est affecté, dans la mémoire SP2, un ensemble de zones dont le début porte l'adresse 50, il se révèle qu'aucune instruction n'est encore enregistrée 20 pour cet étage du registre de eocaptage ZI, puisque la dernière adresse L-AD est égale à zéro. La nouvelle instruction doit donc être enregistrée dans la zone de la mémoire SP2 à laquelle correspond l'adresse de début 50, et la dernière adresse enregistrée jusque là dans la mémoire SP1 doit être modifiée de façon corres-25 pondante. Ensuite, le registre de comptage ZI est ramené à sa position initiale, c'est-à-dire sur son étage 2. Comme le registre de comptage ZI est avancé de façon cyclique par le rythme fondamental produit par le générateur T, son étage 5 est atteint après trois intervalles. Les instruc-30 tions associées à cet étage sont lues les unes à la suite des autres et elles sont préparées pour le traitement. Chaque instruction incorporée dans le cycle du registre de comptage est donc reprise après l'écoulement de la durée désirée, et elle est ainsi traitée à l'instant correct. La gamme des durées qui peuvent être 35 ainsi réglées et leurs tolérances sont déterminées seulement par le nombre des étages du registre de comptage et par la durée des différents intervalles, qui est déterminée par la période de répétition des impulsions du rythme fondamental, qui fait avancer ledit registre de comptage de façon cyclique. 40 Partant du principe fondamental qui vient d'être expli 69 16968 9 iOÔ9274 qué, le dispositif de la figure 2 fonctionne de la façon suivante : Chaque impulsion du rythme fondamental produit par le générateur T fait tout d'abord basculer le circuit à bascule bis-table B5 ; l'impulsion produite par ce dernier peut agir directe-5 ment par l'intermédiaire d'un circuit de blocage SI, de manière, d'une part, à faire avancer le registre de comptage ZI, et, d'autre part, à mettre en route un circuit à temps tl, si un circuit à bascule bistable B6 est en position de repos. Ce circuit à bascule n'est amené en position de travail que lorsqu'une demande 10 d'inscription de la nouvelle instruction lui est transmise par la mémoire des informations et des instructions, par l'intermédiaire d'une ligne de commande san, et il est ramené au repos à la fin de l'opération d'inscription d'une nouvelle instruction, par un marquage indiquant la disponibilité, par l'intermédiaire 15 d'une ligne de commande ab. Ceci garantit qu'une inscription en cours à l'arrivée d'une impulsion du rythme fondamental produit par le générateur T; peut être terminée sans être perturbée. Dès que le circuit à temps tl est mis en route, la ligne de la mémoire SP1 qui est sélectionnée par le registre de 20 comptage ZI est lue par un dispositif de lecture L, et l'information qui s'y trouve est transférée dans un registre de lecture L-Regl. Lorsque le circuit à temps t2 est excité, la dernière adresse L-AD, contenue dans la zone sélectionnée de la mémoire SP1, est contrôlée par un comparateur VG1. 25 Si la dernière adresse, contrôlée, est nulle, parce qu'aucune instruction n'est à exécuter pour cet intervalle, le circuit à temps t8 est aussitôt mis en route par le signal de commande qui apparaît sur la sortie 0 du comparateur VG1, par l'intermédiaire d'un circuit à coïncidence K2 qui a été déjà 30 préparé par le circuit à bascule bistable Bl, qu'a fait basculer le circuit à temps tl. L'activation du circuit à temps t8 indique qu'il n'y a plus d'autres instructions enregistrées, et que l'on peut par suite passer à la réception de nouvelles instructions en provenance de la mémoire des informations SP de l'unité centra-35 le de commande, et à leur inscription dans la mémoire SP2. S'il apparaît par contre un signal sur la sortie x du comparateur VGL, un circuit à coïncidence Kl met en route une chaîne de circuits à temps t3 à t5. Des instructions sont donc à exécuter pour l'intervalle considéré, ces instructions devant être 40 extraites de la mémoire SP2. Pour cela, le registre de sélection 69 16968 10 20Ô9274 Z2 de la mémoire SP2 est tout d'abord placé, au temps t3, par l'intermédiaire d'un commutateur Tl, à l'aide de l'adresse de début An-AD, lue dans la mémoire S£l » Au temps t4, la zone sélectionnée de la mémoire SP2 est lue, et l'information qu'elle .5 contient est transférée dans un registre de lecture L-Reg2. Ensuite , au temps t5, le comparateur VG2 contrôle si une adresse K-AD est contenue dans la zone de la mémoire SP2 qui est lue. Selon le résultat de ce contrôle, le circuit à temps tl8 est mis en route par l'intermédiaire de la sortie 0 du comparateur 10 VG2, et par suite, comme on l'a déjà mentionné, on passe à l'inscription de nouvelles instructions, ou bien, s'il y a une instruction, la sortie x du comparateur VG2 fait basculer le circuit à bascule B3 et par suite mettre en route le circuit à temps t6. Au temps t6, l'adresse K-AD de l'instruction à exécuter 15 est transmise pour être traitée, par l'intermédiaire d'un commutateur T2. Dès qu'il y a confirmation, par une ligne de commande be. de ce que 1'instruction transmise par l'intermédiaire du commutateur T2 a été exécutée, le circuit à temps t7 est immédia-20 tement mis en route par l'intermédiaire d'un circuit à coïncidence K5, qui a été débloqué entre temps par le circuit à bascule B3 Il y a ainsi tout d'abord augmentation d'une unité du niveau atteint par le registre de sélection Z2, qui. est constituée également sous la forme d'un circuit séquentiel à fonctionnement cy-25 clique, si bien qu'il y a sélection, dans la mémoire SP2, de la zone immédiatement suivante de l'ensemble de zones considéré et que le cycle de lecture et de restitution de la mémoire SP2 est à nouveau engagé à la mise en route du circuit à temps t4. Ceci se répète jusqu'à ce qu'enfin le circuit à temps tl8 soit 30 mis en route par la sortie 0 du comparateur VG2. Le registre de comptage ZI ayant été avancé par l'une des impulsions du rythme fondamental produit par le générateur T, toutes les instructions correspondant à cet intervalle et enregistrées dans la mémoire SP2 sont donc tout d'abord lues et ainsi 35 préparées en vue de leur exécution. C'est seulement lorsque que cette opération de restitution est terminée que l'émetteur d'instructions illustré est disponible pour la réception de nouvelles instructions. Le circuit à temps t8 amorce cette seconde phase opératoire en faisant basculer le circuit à bascule bistable B4, 40 la ligne de commande ajo indiquant la possibilité d'inscriptions 69 16968 \ . 11 2009274 à la mémoire des informations SP. Lorsqu'il se présente une nouvelle instruction à enregistrer, la ligne de commande san met en route le circuit séquentiel formé par les circuits à temps t9 à tl2, et le registre Reg est 5 chargé en même temps avec l'adresse K-AD de la nouvelle instruction et la demande de durée correspondante ZÀ. Le circuit à temps t9 ramène tout d'abord au repos le circuit à bascule B4, ce qui pourrait être également produit directement par l'impulsion de commande apparaissant sur la ligne san. D'autre part, l'état du 10 registre de comptage ZI est enregistré temporairement dans une mémoire-tampon Pu$, par l'intermédiaire d'un commutateur T4. Ensuite, au temps tlO, il y a détermination, à partir de l'ancienne position du registre de comptage ZI, et de la demande de durée ZA correspondant à la nouvelle instruction, à l'aide d'un 15 additionneur AD1, de l'étage auquel doit être associée la nouvelle instruction, et ledit registre de comptage ZI est placé sur cet étage. Au temps suivant tll, il y a lecture de la zone de la mémoire SP1 qui a été ainsi sélectionnée, et, au temps tl2, le comparateur Vd contrôle si une instruction est ou n'est pas 20 déjà enregistrée pour l'intervalle considéré. S'il n'y a pas encore d'instruction , la nouvelle instruction doit être inscrite dans la zone de la mémoire SP2 qui est caractérisée par l'adresse de début, An-AD, lue. Si par contre une instruction est déjà enregistrée, la zone immédiate-25 ment suivante de la mémoire SP2 doit être déterminée en ajoutant un "1" à la dernière adresse trouvée, et la nouvelle instruction doit y être inscrite. En conformité avec ces deux fonctions fondamentales, lorsqu'un signal apparaît sur la sortie 0 du comparateur VG1, le 30 circuit séquentiel formé par les circuits à temps tl3 à tl5 est rais en route par l'intermédiaire du circuit à coïncidence K3, déjà débloqué par le circuit à bascule B2, qui a basculé entre temps. Lorsque le circuit à temps tl3 est mis en route, d'une part, l'adresse de début, An-AD, lue dans la mémoire SP1, place, 35 par l'intermédiaire du commutateur Tl, le registre de sélection Z2 de la mémoire SP2, et, d'autre part, le registre d'inscription S-Regl de la mémoire SP1 est chargé avec la nouvelle dernière adresse. Par ailleurs, l'adresse K-AP de la nouvelle instruction est transférée dans le registre d'inscription S-Reg2, par l'in-40 termédiaire du commutateur T3. Au temps suivant tl4, les infor 69 16968 12 2009274 mations préparées dans les registres d'inscription sont inscrites dans les zones sélectionnées des mémoires SP1 et SP2. Dès que cette opération d'inscription est terminée, l'état initial du registre de comptage ZI est ramené de la mémoire Puf, à l'instant 5 suivant tl5, par l'intermédiaire du commutateur T5, et le registre de comptage ZI est ramené sur son étage sélectionné initialement „ L'inscription de la nouvelle instruction est ainsi terminée, et, en conséquence, il y a à nouveau mise en route du cir-10 cuit à temps tG, et la disponibilité, en vue de la réception est annoncée à la mémoire des informations SP. Dès que se présente une nouvelle instruction, la chaîne de circuits à temps t9 à tl2 est mise à nouveau en route par l'intermédiaire de la ligne de commande san et la série d'opérations déterminée par ces circuits 15 à temps est à nouveau exécutée. Si, lors du contrôle de la dernière adresse L-AD, lue dans la mémoire SPi, par le comparateur VG1, il est déterminé , à la fin de cette série d',opérations, que des instructions sont déjà enregistrées pour l'intervalle considéré, le signal de com- O /°l monrlo rrni annara^f* ctiv 1 a ûn-yh-îo v r\i i nnmnovohcnir mûf CU w f t' M ^ IJUii* XU w v J, XW « W A.W WWMX v U. k* J.WM te, par l'intermédiaire du circuit à coïncidence K4, la chaîne formée par les circuits à temps tl6 à tlfî. -Au premier temps tl6 de cette nouvelle série d'opérations, la dernière adresse, L-AD, lue, est tout d'abord transmise par l'intermédiaire de l'addition-25 neur AD, et la case correspondante du registre d'inscription S-Regl ainsi que le registre de sélection Z2 sont chargés avec la nouvelle adresse. En même temps-, l'adresse K-AÛ de la nouvelle instruction arrivée, est transférée du registre d'entrée Reg dans le registre d'inscription S-Reg2, par l'ouverture du commu-30 tateur T3 . Toutes les informations nécessaires pour l'opération suivante d'inscription, déclenchée au temps tl7, sont donc disponibles. Le dernier temps, tlS, de cette série d'opérations place à nouveau le registre de comptage 21, par l'intermédiaire du commutateur T5, sur la zone initialement sélectionnée de la mémoire j5 SP1, si bien que l'état initial est ainsi rétabli, et le circuit à temps t8 peut être à nouveau remis en route. Pour obtenir l'adresse de la case suivante de la mémoire SP2, on pourrait aussi facilement faire avancer d'un étage, au temps tlG, le registre de sélection Z2, et transférer la nouvelle 40 position de ce registre de comptage comme dernière adresse L-Aù bad original 69 16968 13 2009274 dans le registre d'inscription S-Regl. l'additionneur AD pourrait être alors supprimé. Ce fonctionnement peut se répéter jusqu'à ce que l'impulsion suivante du rythme fondamental produit par le générateur 5 T ramène au repos le circuit à bascule bistable B4, pour la durée de l'opération de lecture suivante. Le principe qui est à la base du fonctionnement du dispositif de la figure 2 peut être également mis en oeuvre de façon analogue lorsque plusieurs registres de comptage, formant un cir-10 cuit séquentiel, sont reliés entre eux. La figure 4 illustre dans ce cas la répartition systématique des différentes zones des mémoires entre les différents registres de comptage. On a prévu au total trois registres de comptage, E,Z et H, qui sont reliés entre eux en formant un 15 circuit séquentiel. Comme le registre de comptage ZI du dispositif de la figure 2, le registre de comptage E est avancé directement par un rythme fondamental, dont les impulsions se suivent par exemple à tin intervalle de 1 milliseconde (ms.). Les autres registres de comptage Z et H reçoivent respectivement une impul-20 sion de commande chaque fois que le registre de comptage précédent a terminé un cycle complet. Si l'on choisit par exemple dix étages pour chaque registre de comptage, on obtient, pour le rythme fondamental de 1ms qui a été choisi, un rythme d'avance de 10ms pour le registre de comptage Z et un rythme d'avance de 25 100ms pour le registre de comptage H, ce qui correspond à un cycle de comptage de 10ms pour le registre de comptage E, de 100ms pour le registre de comptage Z et de 1 seconde pour le registre de comptage H. Les trois registres de comptage illustrés permettent donc, dans leur ensemble, de contrôler directement des durées 30 allant jusqu'à 1, 11 s. Cette durée peut être allongée suivant les besoins, grâce à des registres de comptage supplémentaires. La dépense nécessaire pour un circuit séquentiel de ce genre reste au total notablement inférieure à celle d'un registre de comptage linéaire, unique, assurant une précision comparable sur les 35 durées, puisque ce dernier devrait comporter au total au moins mille étages dans les conditions illustrées sur la figure 4. Comme dans le dispositif de la figure 2, une zone de la mémoire SPl est affectée en permanence à chaque étage des différents registres de comptage, cette zone de la mémoire SPl étant 40 divisée en une première zone partielle, pour l'adresse de début, 69. 16968 14 2009274 An-AD, de l'ensemble correspondant de zones de la mémoire SP2, et une seconde zone partielle pour la dernière adresse, L-AD, servant à caractériser la zone, occupée en dernier par l'adresse K-AD d'une instruction, de l'ensemble de zones de la mémoire 5 SP2, qui est déterminé par l'adresse de début An-AD. Pour des raisons de simplicité, on va supposer que l'on a affecté à chaque zone de la mémoire SPl, dix zones successives de la mémoire SP2, qui peuvent être sélectionnées les unes à la suite des autres, de façon continue. A l'étage 8 du registre de 10 comptage E est affecté par exemple l'ensemble de zones de la mémoire SP2, qui commence par l'adresse de début 180. Dans cet ensemble de zones, seules les zones 180 et 181 sont occupées par les adresses, D et E, d'instructions à exécuter. En plus des zones partielles pour les adresses K-AD des différentes instruc-15 tions, les zones de la mémoire SP2 qui sont affectées aux registres de comptage Z et H comportent également des zones partielles auxiliaires, a ou bien a et b, dans lesquelles est marqué l'étage où doit être placée une instruction lors d'un transfert d'un registre de comptage au registre de comptage immédiatement 20 suivant. Les zones partielles a désignent respectivement les étages du registre de comptage E, tandis que les zones partielles b désignent respectivement les étages du registre de comptage Z. Le principe du fonctionnement d'un dispositif de ce genre est le suivant. Dès qu'apparaît une instruction à inscrire, 25 on détermine tout d'abord la "durée d'état" de l'émetteur d'instructions .Cette durée d'état résulte de la position des différents registres de comptage, compte tenu des rythmes qui font avancer lesdits registres. Dans le cas considéré, le registre de comptage E se trouve dans la position 8, le registre de comptage Z dans la 30 position 2 et le registre de comptage H dans la position 6, ce qui correspond à une durée d'état de 62 8ms. A cette durée d'état on ajoute tout d'abord la durée à contrôler, par exemple 856ms, et l'on décompose là somme ainsi obtenue en multiples des intervalles de temps correspondant respectivement aux différents registres 35 de comptage. On a indiqua un exemple dans la partie inférieure gste-che de la figure 4. Pour les valeurs choisies, on obtient la séquence de commande suivante : l'instruction est tout d'abord inscrite dans une zone libre de la mémoire SP2, qui est affectée à l'étage 4 du registre de comptage H. Comme dans le cas du montage 40 de la figure 2, la zone libre de la mémoire SP2, qui est nécessai 69 16968 15 2009274 re, est déduite directement de la dernière adresse L-AD qui est contenue dans la zone sélectionnée dans la mémoire SPl. Dans le cas considéré, cette dernière adresse caractérise la zone 343 de la mémoire SP2, si bien que la zone libre la plus voisine est 5 la zone 344. L'adresse est alors marquée dans cette zone 344 de la mémoire SP2, et les multiples 4 et 8, précédemment déterminés, sont marqués dans les zones partielles a et b. Par ailleurs, on modifie de façon correspondante, dans la mémoire SPl, la dernière adresse affectée à l'étage 4 du registre de comptage H. En-10 suite le registre de comptage H est ramené sur son étage 6 où il se trouvait précédemment. Dès que huit impulsions d'avance ont été transmises au registre de comptage H, et que, dans le csdrè de son cycle normal de comptage, il a atteint son étage 4, il y a lecture, en com-15 mençant avec l'adresse de début 340, de toutes les zones de la mémoire SP2 qui sont occupées par une instruction de même rang, notamment aussi l'instruction X, inscrite en dernier dans la zone 344 de la mémoire SP2. Il est en même temps contrôlé si les zones partielles 20 a et b contiennent des marques dont l'absence indique que la durée associée à l'instruction lue est déjà écoulée, etque par suite tin transfert dans un registre de comptage éventuellement précédent n'est plus nécessaire. Dans le cas considéré, cependant, la zone partielle a 25 ainsi que la zone partielle b contiennent chacune une marque, celle de la zone partielle b caractérisant le fait que l'instruction correspondante doit être tout d'abord retransmise au registre de comptage Z, et associée à son étage 8. Il y a donc à nouveau sélection de la zone correspon-30 dante ; la zone libre, immédiatement suivante, 283, de la mémoire SP2 est déterminée à l'aide de la dernière adresse 282 ; l'instruction X y est inscrite, la dernière adresse est modifiée de façon correspondante dans la mémoire SPl et le registre de comptage Z est ramené à son ancienne position. Les choses se répètent 35 lorsque l'instruction X est prise en charge par le registre de comptage E, où elle est alors associée à son étage 4, selon l'indication présente dans la zone partielle a de la mémoire SP2. Pour l'instruction considérée X on obtient ainsi les temps de parcours dans les différents registres de comptage : 40 772ms dans le registre de comptage H, c'est-à-dire huit interval 69 16968 15 2009274 les de temps, correspondant à CQOms, diminués de la durée d'état des registres E et Z, respectivement Ûms et 23ms ; 30ms dans le registre de comptage Z, et 4ms dans le registre de comptage E, ce qui donne au total la durée désirée de o56ms . Il convient ^ d'observer que le temps de parcours dans les registres de corapta-3e antérieurs, c'est-à-dire, dans le cas considéré, les registres de comptage à et Z, est toujours 5gal au temps de parcours depuis le début du cycle jusqu'à la sélection de l'étage auquel est associée l'instruction, puisqu'un transfert d'un registre de comp-23 tage au registre de comptage immédiatement précédent a toujours lieu au début d'un cycle, du fait que l'on tient compte de la durée d'état de l'émetteur d'instructions au début, et par suite de la commande séquentielle des différents registres de comptage. Ceci révèle également l'important avantage de cette réalisation, 15 puisque, par suite de la synchronisation de la prise en charge des instructions avec le rythme d'avance des différents registres de comptage, l'écart avec la durée désirée n'est jamais supérieur au plus petit intervalle utilisé, c'est-à-dire 1ms lorsque le registre de comptage E est utilisé. 20 le p x me X pe de réalisation d'un émetteur central d'ins tructions, qui a été expliqué à l'aide de la figure 4, peut être matérialisé par un dispositif, de même que le principe de réalisation expliqué à l'aide de la figure 3 peut l'être par le dispositif de la figure 2, qu'il suffirait de "multiplier" selon le 25 nombre des registres de comptage utilisés „ Il faudrait alors interconnecter les différents registres de comptage, avec les commandes de leur fonctionnement, de la façon avantageuse suivante : lorsqu'est sélectionné le premier étage du registre de comptage du rang le plus bas, E sur la figure 4, toutes les instructions jj associées à cet étage du registre de comptage, sont tout d'abord restituées ; ensuite, il y a contrôle de toutes les instructions associées à l'étage sélectionné du registre de comptage inmédia-tement suivant, et toutes les instructions à transmettre au registre de comptage précédent sont transmises en alternance avec J5 ce registre de comptage, d'une façon analogue à la prise en charge d'instructions dans le cas du dispositif de la figure 2. Lorsque toutes les instructions ont été transférées ou restituées, les instructions associées au registre de comptage de rang immédiatement supérieur sont contrôlées de la même façon, et éventuellement 4ûtransmises dans les autres registres de comptage, déjà contrôlés. bao 69 *6968 17 2009274 C'est seulement lorsqu'ont été contrôlées toutes les instructions associées aux étages sélectionnés des différents registres de comptage de l'émetteur d'instructions que commence la prise en charge de nouvelles instructions arrivées entre temps dans la mé-5 moire des informations SP. La figure 5 représente un autre exemple de réalisation, relatif à des registres de comptage pour des cas spéciaux. La différence essentielle entre le registre de comptage ZI, prévu dans le dispositif de la figure 5 et celui prévu dans le dispo-10 sitif de la figure 2, consiste en ce qu'il n'y a pas contrôle d'un grand nombre de durées, mais seulement d'une seule durée pour chaque registre de comptage, et que, par suite, le nombre des étages est choisi égal au quotient de la durée à contrôler par la valeur choisie, la plus avantageuse, pour la période du 15 rythme fondamental, qui fait avancer le registre de comptage. Pour le reste, cependant, la partie de la figure 5 qui correspond à l'émetteur d'instructions présente à peu près la même structure que la partie correspondante de la figure 2. A chaque étage du registre de comptage ZI est également affectée 20 en permanence une zone de la mémoire SPl, à laquelle correspond un ensemble de zones de la mémoire SP2. D'autre part, le dispositif de la figure 5 a été agrandi par rapport à celui de la figure 2 dans la mesure où, lorsque les instructions sont lues dans la mémoire SP2 et qu'elles sont préparées pour un nouveau 25 traitement, ces instructions lues ne sont pas simplement effacées dans la mémoire SP2, mais elles restent enregistrées jusqu'à ce qu'une instruction correspondante d'effacement se présente sur la ligne de commande belô, si bien qu'une seule et même instruction peut être demandée plusieurs fois de suite à 30 des intervalles de temps égaux. Il n'est donc pas nécessaire de la réintroduire, comme une nouvelle instruction, après chaque opération de lecture, comme c'est le cas avec le dispositif de la figure 2. Pour pouvoir cependant maintenir d'une façon simple 35 la corrélation entre les instructions de même rang, par l'intermédiaire d'adresses de corrélation, on a modifié également le principe de la corrélation des instructions de même rang entre elles par rapport à ce qu'il est dans le dispositif de la figure 2. Comme des instructions peuvent être également effacées, 40 il n'est pas possible de conserver une séquence rigide pour 69 16968 18 2009274 l'occupation des différentes zones de l'ensemble de zones de la mémoire SP2, qui est affecté en permanence à un étage du registre de comptage. Pour assurer la corrélation, il faut donc, dans chaque zone de mémoire, une zone partielle auxiliaire pour 5 recevoir une adresse de séquence F-AD, qui indique la zone de mémoire immédiatement suivante qui est occupée par une instruction. D'autre part, on pourrait supprimer, dans les différentes zones de la mémoire SPl, les zones partielles pour les 10 dernières adresses L-AD. Au lieu de cela, on a prévu seulement une unique caractéristique de commande, formée par un bit de repérage MB, qui indique si une instruction est enregistrée ou non dans l'étage correspondant. On peut cependant renoncer également à ce bit de repérage, dans le cas où le contrôle est 15 effectué} par le comparateur VG3, eotarae dans le dispositif de la figure 2. Ceci accroît cependant le temps de fonctionnement nécessaire, puisqu'il faut toujours sélectionner d'abord la mémoire SP2 pour pouvoir effectuer ce contrôle. D'autre part, on a prévu un registre supplémentaire 20 Reg3 pour chaque nouvelle dernière adresse à traiter, L-AD. Avant d'expliquer plus en détail le monde de fonctionnement de ce dispositif, on va exposer tout d'abord, en se référant à la figure 6, le principe de corrélation des instructions de même rang, sur lequel repose le dispositif illus-25 tré. La figure 6 représente tin ensemble de zones de la mémoire SP2, qui comporte les zones 400 à 409, et qui est affecté en permanence à une zone de la mémoire SPl, à partir de laquelle ledit ensemble de zones peut être sélectionné par l'intermédiaire de l'adresse de la zone 400 de ladite mémoire SP2, servant 30 d'adresse de début An-AD. On a représenté d'autre part le registre de lecture L-Regi de la méaioire SP2, et le registre supplémentaire Reg3 pour la dernière adresse L-AD. Contrairement au principe sur lequel est fondé le dispositif de la figure 2, la zone pour l'inscription d'une 35 nouvelle instruction n'est pas obtenue en augmentant d'une unité la dernière adresse L-AD ; au lieu de cela, on contrôle les unes à la suite des autres les zones de l'ensemble ainsi désigné , en commençant par l'adresse de début An-AD, présente dans la mémoire SPl, c'est-à-dire l'adresse de début 400 dans 40 le cas considéré, pour déterminer si ces zones sont déjà 69,16^68 19 2009274 occupées, et la nouvelle instruction à inscrire est inscrite dans la zone de la mémoire qui a été la première à être trouvée libre. Il ne reste plus ainsi que le problème d'inscrire 5 l'adresse de la zone ainsi nouvellement occupée, comme nouvelle adresse de séquence F-à'D, dans la zone de la mémoire où la précédente instruction avait été inscrite, avec son adresse K-AD. Cette adresse est prélevée dans le registre i\eg3 . Ceci est facile, puisque, comme dans l'exemple de réalisation de la figure 2, 10 les nouvelles instructions ne sont prises en charge que lorsque, au début d'un intervalle de temps, c'est-à-dire aussitôt après la sélection d'un étage du registre ZI de la figure 1, toutes les instructions correspondant à cet intervalle sont lues, et que le registre Reg3 reçoit l'adresse de la zone de la mémoire, 15 qui a été lue en dernier, mais n'a pas été effacée. Les zones indiquées, 400 à 409, étant occupées de la façon illustrée, la dernière instruction E a été inscrite dans la zone 407 et n'a pas été effacée. Par suite, à la fin de l'opération de lecture, le registre Reg3 est placé automatiquement 20 sur l'adresse 407. Il faudrait donc porter l'adresse de la zone 403, qui reçoit la nouvelle instruction, comme adresse de séquence î-AD, dans la dernière zone de mémoire ainsi caractérisée, et placer le registre Keg3 sur la nouvelle dernière adresse 403. Il serait donc possible d'établir une corrélation entre les zones de 25 l'ensemble indiqué, à volonté, sans ordre de succession prédéterminé . L'opération de lecture de chaque ensemble de zones, aussitôt après la sélection de l'étage correspondant du registre de comptage ZI de la figure 5, a lieu tcxit d'abord de la façon 30 suivante : en commençant avec l'adresse de début An-AD de la zone sélectionnée de la mémoire SPl, il y a lecture, de façon connue, de la zone, ainsi désignée, de la mémoire SP2, c'est-à-dire, dans le cas oonsidéré, de la zone 400, et l'instruction à contenue dans cette zone est préparée pour le traitement. Si, 35 après le traitement de cette instruction, il est confirmé qu'elle ne doit pas être effacée, l'adresse de la dernière zone sélectionnée, c'est-à-dire de la zone 400, est transférée dans le registre Reg3 . L'adresse de séquence 400 présente dans la zone 4QQ est ensuite utilisée pour sélectionner comme zone 69 16968 20 2009274 suivante la zone 401, et il y a lecture de l'instruction B qui y est enregistrée. Si cette instruction ne doit pas non plus être effacée, l'adresse de la zone de mémoire est alors recueillie dans le registre 1*633, et ainsi de suite. S'il ne révélé par contre que par exemple l'instruction contenue dans la zone 401 doit être effacée, il y a à nouveau sélection de la sone 400 à l'aide de la dernière adresse contenue dans le registre ^ejJ, et inscription de l'adresse de séquence 402, concenue dans le registre de lecture L-keg2, dans j la zone pour l'adresse de séquence F-Aû. La zone 402 ainsi dési-jnée est ensuite sélectionnée sur la base de cette adresse de séquence, et le cycle de lecture est poursuivi. Une variante est cependant nécessaire pour le cas où doit être effacée une ins-truction contenue dans une zone de la mémoire caractérisée par une adresse de début An-AD, puisque, en l'absence de dispositions supplémentaires, l'adresse de début contenue dans la mémoire SPl cesserait de constituer une adresse de sélection caractérisant le début d'un cycle de lecture à l'effacement de l'instruction. Par suite, lorsqu'.il se présente une instruction Q'erracemetit d'une instruction 00ntenue dans la première zone d'un ensemble de zones, l'instruction immédiatement suivante, qui peut être déterminée par l'intermédiaire de l'adresse de séquence, est transférée dans cette sone de début, et le cycle de lecture est poursuivi par cette nouvelle instruc-25 t ion „ Dans le cas de l'exemple illustré sur la figure 6, il en résulte ce qui suit : Lorsque la sone 400 a été lue, comme zone de début de l'ensemble de zones de la mémoire SP2, qui est illustre, l'adres-j se de séquence et l'adresse K-aù de l'instruction se trou vent dans le registre de lecture L-Re32. Lorsque l'instruction d'effacement arrive, il y a sélection de la sone 401 pour l'instruction immédiatement suivante 2, avec l'adresse de séquence contenue dans, le registre de lecture L-jPj2, et cette sone est également lue. Les informations ainsi contenues dans le ru-jistre de lecture sont alors inscrites, par l'intermédiaire du registre d'inscription de la mémoire 3i32, dans la zone de début 400, désignée par le registre si bien que cette sone contient dès lors, oomrae informations l'adresse de séquence j 402 et l'instruction 2. Ensuite, cette zone est lue a nouveau, bad original 69 16968 21 2009274 et l'instruction B qui y est contenue est préparée pour être traitée. Si cette instruction doit être également effacée, le cycle de commande qui vient d'être décrit se répète à nouveau, si bien que, pour finir, les informations trouvées dans la zone 5 402, grâce à l'adresse de séquence 402, sont alors contenues dans la zone 400. Pendant tout ce temps, l'état du registre Reg3 n'est pas modifié. Une modification n'a lieu que s'il n'est pas nécessaire d'effacer une instruction lue. Dans ce cas, le contenu 10 du registre Reg3 est remplacé par l'adresse de la zone de mémoire correspondante, si bien que ce registre Reg3 caractérise alors la zone de mémoire dont le contenu a été lu en dernier, mais n'a pas été effacé. En partant du principe de corrélation des instructions 15 de même rang, qui a été expliqué précédemment, on va maintenant expliquer le mode de fonctionnement du dispositif de la figure 5 : Chaque fois qu'une impulsion du rythme fondamental produit par le générateur T fait avancer le registre de comptage ZI, par l'intermédiaire du circuit de blocage SI, qui a le même 20 rôle que celui de la figure 2, il y a en même tèmps mise en route du circuit à temps tl, et par suite lecture, par le dispositif de lecture, de la zone de la mémoire SPl qui est sélectionnée, et transfert de l'adresse de début An-AD dans le registre de lecture L-Reg?-. En même temps, la caractéristique contenue dans 25 la case de mémoire MB, qui est sélectionnée, est transmise au circuit à coïncidence Kl et au circuit de blocage S2, par l'intermédiaire de l'amplificateur de lecture LV, et elle est ainsi contrôlée pour déterminer si une instruction est enregistrée dans la mémoire SP2 pour l'intervalle de temps caractérisé par 30 la position du registre de comptage ZI. S'il n'y a aucune instruction a exécuter pour cet intervalle de temps, le signal de commande présent sur la sortie du circuit de blocage SI met aussitôt en activité le circuit à temps tl5, par l'intermédiaire du circuit de blocage S3, dont on expliquèra ultérieurement le 35 rôle. La mise en route du circuit à temps tl5 indique qu'aucune autre instruction n'est plus enregistrée, et que l'on peut par suite passer à la prise en charge de nouvelles instructions dans la mémoire des informations SP de l'unité de commande centrale, et à leur inscription dans la mémoire SP2, le circuit à 40 bascule bistable B1 basculant comme dans le dispositif de la / 69 16968 22 2009274 figure 2, si bien que la ligne de commande ab marque la disponibilité en vue de la réception. Si un signal de commande apparaît par contre à la sortie du circuit à coïncidence Kl, il y a taise en route de la 5 chaîne de circuits à témps t3 à tS. ïl y a donc des instructions à exécuter pour l'intervalle de temps considéré, ces instructions devant être lues dans la mémoire SP2. A cet effet, le registre de sélection Z2 de la mémoire SP2 est tout d'abord placé, au temps t3, par l'intermédiaire du commutateur Tl, et à l'aide 10 de l'adresse de début, An-AD, lue dans la mémoire'SPl. Au temps t4, la zone sélectionnée de la mémoire SP2 est lue, èt l'information qu'elle contient est transférée dans le registre dé lecture L-Reg2. Au temps t5, enfin, l'adresse K-AD de l'instruction lue est transférée pour être traitée, par l'intermédiaire du 15 commutateur T3. En même temps, le comparateur Vd contrôle si est inscrite,dans la zone lue,une adresse de séquence F-AD, indiquant qu'il y a encore d'autres instructions. En fonction du résultat de ce contrôle, le circuit à bascule bistable B3 est basculé par l'intermédiaire de la sortie 0 du comparateur 20 VGL, ou bien, s'il y a d'autres instructions, le circuit à bascule B2 est basculé par l'intermédiaire de la sortie x du comparateur VG1. Dès qu'arrive, par la ligne de commande be, la confirmation de ce que l'instruction délivrée par l'intermédiaire du 25 commutateur T3 a été exécutée, et qu'il n'est pas nécessaire qu'elle soit effacée, en fonction du résultat du contrôle par le comparateur VG1, il y a mise en route soit du circuit à temps t6, par l'intermédiaire du circuit à coïncidence K2, soit du circuit à temps tl5, caractérisant la fin de l'opération de 30 lecture, par l'intermédiaire du circuit à coïncidence K3 et du circuit de blocage S3. Si le circuit à temps t6 est nais en route, l'état du registre de sélection Z2 est enregistré, comme dernière adresse, L-AD, dans le registre Reg3, par l'intermédiaire du 35 commutateur T4. Ensuite, au temps t7, la dernière adresse de séquence lue, F-AD, est libérée, par l'intermédiaire du commutateur T5, pour placer ledit registre de sélection Z2 sur la zone de la mémoire SP2, ainsi caractérisée, et, enfin, à la mise en route du circuit à temps t4, le cycle de lecture et 40 de restitution de la mémoire SP2 est à nouveau amorcé. Ce 69 16968 23 2009274 processus se répète jusqu'à ce qu'enfin le circuit à temps t!5 soit mis en route, par l'intermédiaire du circuit à coïncidence K3, conune on l'a déjà expliqué précédemment. Si par contre, après la restitution d'une instruction 5 de la mémoire des informations SP, il est confirmé, par la ligne de commande bel», que la dernière instruction lue doit être effacée, il y a mise en route du circuit à temps t8, et, par suite, le cycle de commande pour l'effacement de cette instruction et la transcription des adresses de corrélation est ^0 amorcé. Le comparateur VG2 contrôle alors tout d'abord si l'état du registre de sélection Z2 coïncide avec l'adresse de début, An-AD, contenu dans le registre de lecture L-Regl. Si le résultat de ce contrôle est négatif, du fait que les deux adresses comparées entre elles ne coïncident pas, le 15 circuit à temps tl3 est mis en route par le signal de commande qui apparaît sur la sortie n du comparateur VG2, et, par suite, le registre de sélection Z2 est placé par la dernière adresse, L-AD, contenue dans le registre Reg3, par l'intermédiaire du commutateur T8, de même que l'adresse de séquence F-AD, contenue 20 dans le registre de lecture L-Reg2, est transférée, par l'intermédiaire du commutateur T7, dans la zone correspondante du registre d'inscription S-Reg2. Au temps suivant, tl4, la nouvelle adresse de séquence est introduite dans la zone de le mémoire SP2 où une instruction avait été lue auparavant, mais n'avait 25 pas été effacée. La suite du processus dépend de ce que la dernière instruction lue, qui a été effacée entre temps dans la mémoire SP2, coïncide ou non avec la dernière instruction de la série d'instructions à lire pendant cet intervalle de temps. La déci-30 sion correspondante est prise par le comparateur VG1, déjà sélectionné au temps t5, par l'intermédiaire de deux circuits à bascule bistable B2 et B3, montés à la suite. Si en effet l'adresse de séquence de la dernière zone lue est égale à zcro, et si par suite le circuit à bascule bistable a basculé, 35 le circuit à temps tl5 est mis aussitôt en route par l'impulsion produite par le circuit à temps tl4, par l'intermédiaire du circuit à coïncidence K5, et du circuit de blocage 33. La séquence de lecture des instructions enregistrées est ainsi terminée, et l'on peut ainsi passer à la séquence d'inscription de 40 nouvelles instructions. 69 16968 24 2009274 S'il y avait par contre encore une adresse de séquence dans la zone lue en dernier, et si le circuit à bascule bistable B2 avait par suite basculé, l'impulsion produite par le circuit à temps tl4 est transmise au circuit à temps t7 5 par l'intermédiaire du circuit à coïncidence K4, et le cycle de lecture est ainsi repris. Si, dans l'autre cas, la comparaison d'adresses, effectuée au temps t8 par le comparateur VG2, a donné un résultat positif, du fait que les deux adresses coïncident, il y a mise 10 en route de la chaîne de circuits à temps t9 à tl2, par l'intermédiaire du circuit à coïncidence K6, et en fonction des états des deux circuits à bascule bistable B2 et B3. La mise en route du circuit à temps t26 indique que la dernière instruction qui a été lue dans la mémoire SP2, et, 15 entre temps effacée, était la seule instruction enregistrée pour l'intervalle de temps considéré. La caractéristique de la zone de mémoire sélectionnée, MB, qui était contenue dans la mémoire SPl, est donc effacée, et il y a mise en route, aussitôt après, du circuit à temps tl5, pour faire démarrer le processus 20 d'inscription de nouvelles instructions * La mise en route de la chaîne de circuits à temps t9 à tl2 indique par contre que d'autres instructions sont enregistrées, mais que, avant la poursuite du cycle de lecture, il faut transmettre l'instruction suivante dans la zone de mémoire 25 caractérisée par l'adresse de début, An-AD, ainsi qu'on l'a déjà expliqué à l'aide de la figure 6. À cet effet, l'adresse de séquence F-AD, contenue dans le registre de lecture L-Reg2, et relative à la dernière zone de mémoire lue, dont le contenu a été effacé entre temps, au temps t8, est transmise au temps 30 t9, par l'intermédiaire du commutateur T5, au registre de sélection Z2, qui est placé de façon correspondante. Au temps tlO, la zone de mémoire ainsi trouvée pour l'instruction suivante est lue, et les informations ainsi obtenues sont transférées au temps tll, par l'intermédiaire de» commuta t euœ T6 et T7, au re-35 gistre d'inscription S-Reg2. D'autre part, l'adresse de début contenue dans le registre Reg3, est transmise, comme dernière adresse, au registre de sélection Z2, par l'intermédiaire du commutateur T8, si bien que, au temps suivant, tl2, l'instruction enregistrée temporairement dans le registre d'inscription 40 S-Reg2, peut être inscrite dans la zone de mémoire caractérisée 69. >6968 25 2009274 par l'adresse de début, An-AD. La transcription est ainsi terminée, si bien que l'on peut passer à nouveau au cycle normal de lecture pour la mémoire SP2. Comme cependant l'instruction suivante à transmettre a 5 déjà été lue avant la transcription, et qu'elle est encore disponible dans le registre de lecture L-Reg2, dans ce cas, ce n'est pas le circuit à temps t4, mais le circuit à temps t5, qui est mis aussitôt en route. On obtient donc, dans le cadre de l'opération de 10 lecture, toute une série de processus possibles, en fonction des signaux de sortie des comparateurs VG1 et VG2, ainsi que des signaux présents sur les lignes de commande be et bel8. Les deux circuits à bascule bistable B2 et B3 sont ramenés chacun dans leur position de départ lorsqu'une décision définitive a 15 été prise au sujet de la séquence à produire, donc par exemple aux. temps t6, t7, t9, tl5 et t26. La fin de l'opération de lecture est atteinte dans tous les cas lorsque le circuit à temps tl5 est mis en route. Partant de l'instant où le registre de comptage ZI est 20 placé par une impulsion du rythme fondamental produit par le générateur T, il y a donc tout d'abord lecture de toutes les instructions qui correspondent à cet intervalle de temps, et qui ont été enregistrées dans la mémoire SP2. C'est seulement lorsque cette opération de lecture est terminée que la partie 25 illustrée de l'émetteur d'ins t ruet ions est disponible pour recevoir les nouvelles instructions. Cette seconde étape est amorcée, comme dans le cas du dispositif de la figure 2, par le marquage de la disponibilité en vue de la réception, dans la mémoire des informations SP, par l'intermédiaire du circuit à 30 bascule Bl, que le circuit à temps tl5 a fait basculer, ainsi que de la ligne de commande ab. Dans le cas où il y a de nouvelles instructions à recevoir, la ligne de commande san met en route la chaîne de circuits à temps tl6 à t!8, et en même temps le registre Regl est chargé 35 avec l'adresse K-AD de la nouvelle instruction. D'autre part, comme dans le cas du dispositif de la figure 2, le circuit de blocage SI est bloqué par l'intermédiaire du circuit à bascule bistable È5. Avant cependant qu'une nouvelle instruction puisse 40 être enregistrée dans la mémoire SP2, il faut tout d'abord 69 16968 26 2009274 déterminer une zone libre dans l'ensemble de zones déterminé par l'intervalle considéré, ainsi qu'on l'a déjà expliqué à l'aide de la figure 6. A cet effet, à l'instant t!6 l'adresse de début est tout d'abord transférée, par l'intermédiaire du 5 commutateur Tl, du registre de lecture LRegl, dans le registre de sélection Z2, et il y a ainsi sélection de la première zone de l'ensemble de zones considéré. Ensuite, cette zone est lue au temps tl7, et, au temps tl8, il est contrôlé si une instruction est présente dans la zone 10 partielle déterminée par l'adresse de l'instruction. Ce contrôle a lieu par le comparateur VG3. Si la. zone contrôlée est déjà occupée, ce qui est indiqué par la présence d'un signal sur la sortie x du comparateur VG3, le circuit à temps tl9 est mis en route de ce fait, et le registre de sélection Z2 est placé, par une impul-15 sion de commande, sur la zone suivante de la mémoire SP2. Ensuite, le circuit à temps £17 est remis en route, et la nouvelle zone sélectionnée est ainsi lue et à nouveau contrôlée. Ce processus se répète jusqu'à ce que, pour finir, il apparaisse,sur la sortie 0 du comparateur VG3, un signal indiquant qu'une zone non encore 20 occupée a été trouvée. La chaîne formée par les circuits à temps t20 à t25 s.s sure alors la poursuite du programme. Au temps t2û, la zone partielle correspondante du registre d'inscription S-Reg2 est tout d'abord chargée, par l'intermédiaire dû commutateur T9, avec 25 l'adresse, K-AD, de la nouvelle instruction à enregistrer, qui a été enregistrée temporairement dans le registre RegL, et, au temps t21, il y a inscription dans la zone de la mémoire SP2 qui a été trouvée libre. L'inscription d'une adresse de séquence F-AD dans la môme zone n'est pas nécessaire, puisque la nouvelle 30 instruction inscrite est toujours la dernière des instructions de même rang. Ensuite, il faut assurer la corrélation de la nouvelle instructions inscrite avec les inscriptions déjà enregistrées. A cet effet, au temps t22 l'état du registre de sélection Z2 est 35 transmis, par l'intermédiaire des commutateurs T1Q et Tll, aux zones du registre de lecture L-Reg2 et du registre d'inscription S-Esg2, qui sont prévues pour l'adresse de séquence F-AD. Ensuite, au temps t23, l'état du registre Reg3 est transmis, par l'intermédiaire du commutateur T8, au registre de sélection Z2, et il y 40 a ainsi sélection de la zone de mémoire qui est occupée par la 69 16968 27 2009274 dernière instruction de la série précédente d'instructions correspondant à l'intervalle de temps considéré. Au temps t24, l'adresse enregistrée temporairement dans le registre d'inscription S-Reg2, est inscrite, comme adresse de séquence pour la dernière 5 instruction inscrite, dans la zone de mémoire qui a été sélectionnée. Ceci établit définitivement la corrélation entre l'instruction inscrite en dernier et l'instruction précédente. Pour assurer d'autre part la réalisation, d'une façon aussi simple, de la corrélation entre les autres instructions à 10 inscrire et les instructions précédentes, au temps t25, l'adresse enregistrée dans la zone du registre de lecture L-Reg2, prévue pour l'adresse de séquence F-AD, est transmise dans le registre Reg3, par l'intermédiaire du commutateur T12. Ce registre Reg3 contient ainsi l'adresse de la zone de mémoire où a été inscrite 15 la dernière instruction d'une série. A la fin de la séquence décrite, il y a à nouveau mise en route du circuit à temps tl5, et la disponibilité en vue de la réception est marquée à nouveau par la ligne de commande ab. Ce cycle est répété suivant les besoins, jusqu'à ce qu'enfin, 20 à l'apparition de l'impulsion suivante du rythme fondamental produit par le générateur T, le circuit à bascule B1 soit ramené au repos pour la durée de la lecture des instructions enregistrées. En plus de la partie déjà décrite de l'émetteur d'instructions BF et du dispositif de commande à programmes Prog-St, 25 le dispositif de la figure 5 comporte, dans sa partie gauche, un élément complémentaire pour le cas où le nombre d'étages du registre de comptage ZI doit pouvoir être modifié, de manière à obtenir pour ce registre de comptage des cycles de durées différentes en fonction du nombre effectif d'étages dudit registre. Ces modi-30 fications du cycle du registre de comptage sont nécessaires par exemple lorsque le registre de comptage illustré est utilisé pour produire des impulsions de comptage dans des installations téléphoniques , et où une distinction doit être faite entre un tarif de nuit NT et un tarif de jour TT, grâce à des périodes de récur-35 rence différentes des différentes impulsions de taxation. On va tout d'abord expliquer plus en détail, à l'aide de la figure 7, le principe de commande qui est appliqué dans ce cas. On a également représenté les zones de la mémoire SPl, qui sont affectées en permanence aux différents étages 0 à 9 du re-40 gistre de comptage ZI, et dont chacune contient une adresse de 69 16968 28 2009274 début, An-AD, d'un ensemble de zones de la mémoire SP2, affecté à chaque étage du registre de comptage ZI. Pour des raisons de simplicité, dix zones de la mémoire SP2 sont prévues pour chaque étage du registre de comptage ZI, pour recevoir les adresses 5 K-AD d'instructions et éventuellement les adresses de séquence, nécessaires, F-AD. On va supposer d'autre part que, partant d'un rythme fondamental déterminé, produit par le générateur T, les impulsions de comptage à produire pour la taxation au tarif de nuit, 10 NT, nécessitent un cycle de comptage couvrant nQ = 10 étages, tandis que, pour la taxation au tarif de jour, elles nécessitent un cycle de comptage couvrant au total nt = 5 étages « Alors que la modification du nombre des étages du registre de comptage, qui sont intéressés par chaque cycle, n'offre 15 aucune difficulté, la réduction du nombre des étages intéressés par chaque cycle se heurte par contre à la difficulté d'associer correctement aux étages restants les instructions affectées aux étages qui ne sont plus utilisés . Dans le cas de la répartition effectuée selon la figure 7, il faudrait donc affecter les. ensem-20 bles de zones de la mémoire SP2, eux-mêmes affectés aux étages 5 et 6 du registre de comptage ZI, aux autres étages, 0 à 4, dudit registre de oomptage„ Ceci est effectué de la façon suivante : après le passage d'un cycle de comptage long à un cycle de comptage plus oourt, en comaençant avec le premier cycle de comptage 25 plus court, lorsque les instructions associées à l'étage sélectionné du registre de comptage ont été exécutées, les unes à la. suite des autres, il y a sélection de l'un des étages du registre de comptage qui ne sont plus utilisés, et établissement de corrélations entre les instructions contenues dans l'ensemble corres-30 pondant de zones de la mémoire SP2 et la série d'instructions correspondant à l'ensemble de zones précédemment sélectionné, à l'aide de l'adresse de début correspondante. Après le raccourcissement du cycle de comptage, il y a donc tout d'abord sélection de l'étage 0 du registre de comptage 35 ZI, puis les instructions A à D, enregistrées dans la mémoire SP2, sont traitées les unes à la suite des autres, en commençant avec l'adresse de début 00. On suppose que, à la fin, par exemple les zones de mémoire 00 à 03, sont occupées par l'une des instructions A à û. Avant l'inscription de nouvelles instructions, le 40 registre de comptage est placé sur le premier étage, 5 qui n'est bad original 69 16968 29 2009274 plus nécessaire pour le cycle de comptage raccourci» S'il correspond encore des instructions à cet étage du registre de comptage , dans le cas considéré les instructions M à Q, contenues dans les zones 50 à 54, l'adresse de début, à savoir 50, qui est contenue 5 dans la zone sélectionnée de la mémoire SPl, est inscrite comme adresse de séquence, en correspondance avec l'étage 0 du registre de comptage, dans la zone de l'ensemble de zones de la mémoire SP2, qui a été sélectionnée auparavant, et qui est occupée par la dernière instruction de la série correspondante d'instructions„ 10 Dans le cas considéré, cette inscription a donc lieu dans la zone 03 de la mémoire SP2, qui est occupée par l'instruction D. Ce processus se répète jusqu'à ce que tous les étages . qui ne sont plus nécessaires, c'est-à-dire les étages 5 à 9, soient contrôlés, et que les instructions correspondantes soient 15 associées aux étages restants, 0 à 4. Les instructions E à G, contenues dans les zones 60 à 62, sont donc "accrochées11 à la série d'instructions associée à l'étage 1, par inscription d® l'adresse de début 60 dans la zone 11, .... etc. Ce principe peut être appliqué de la façon la plus sim-20 pie lorsque le nombre des étages participant au cycle raccourci, est supérieur ou égal au nombre des étages restants. Il peut cependant être aussi appliqué lorsque cette condition n'est pas satisfaite. Dans ce cas, aux différents étages du cycle de comptage raccourci devraient être associées les instructions corres-25 pondant non plus à un seul des étages subsistants, mais à deux ou plusieurs de ces étages. Conformément au principe qui vient d'être expliqué, le dispositif représenté sur la partie gauche de la figure 5 fonctionne de la façon suivante : dès que l'instruction de raccourcisse-30 ment du cycle du registre de comptage ZI apparaît sur l'entrée TT, et qu'il apparaît sur la sortie a dudit registre de comptage ZI un signal indiquant que ce registre a atteint le premier étage de son cycle de comptage, le circuit à coïncidence K8 fait basculer les circuits à bascule bistables B6 et B7* Le circuit à 35 bascule B6 provoque alors, par l'intermédiaire de la ligne de commande u,la commutation du registre de comptage ZI, en empêchant, de façon connue en soi, que, lorsqu'à été atteint le dernier étage du cycle raccourci de comptage, l'impulsion suivante du rythme fondamental produit par le générateur T n'agisse sur 40 l'étage immédiatement suivant comme dans le cas d'un cycle de 69. 16968 30 2009274 comptage non raccourci, ladite impulsion étant transmise directement au premier étage du registre de comptage ZI. Le circuit de blocage S4 empêche alors que,, après la modification du cycle de comptage par le circuit à bascula bistable B6, le circuit à bas-5 cule bistable B7 ne bascule à nouveau- au début de chaque nouveau cycle de comptage. Cette situatioa-subsiste jusqu'à ce qu'ait lieu à nouveau le passage du tarif de joœ ïï au tarif de nuit NT, et que le circuit à bascule B6 soit ramené au repos, de telle sorte que le registre de comptage ZI parcourt à nouveau son cycle corn-10 plet, à partir de cet instant. Le circuit à bascula B7 amorce par contre le changement d9affectation des instructions affectées aux étages qui ne sont plus utiliséss le circuit de blocage 33 étant bloqué, de telle sorte que, avant la mise en route du circuit à temps tl5s la i5 chaîne formée par les circuits à temps ta s te est tout d'abord cils b en route lors du passage de la lecture d'instructions enregistrées à l'inscription de nouvelles instructions 5 par l'intermédiaire du circuit à .coïncidence K9. Au temps ta, l'état du registre de comptage ZI est 2o transféré dans le registre-tampon Reg2. D1 autre part. au temps suivant tb, le nombre nfc des étages formant le cycle raccourci est ajouté à l'état antérieur du registre de comptage ZI, et ce dernier est placé sur.la zone de mémoire ainsi déterminée, qui est lue au temps te. L'adresse de début contenue dans cette zone 25 de tué moire, An-AD , parvient ainsi dans le registre de lecture L-Eegl, et le signal provenant de la case de mémoire MB, qui caractérise l'état d'occupation, est transmiss par l'intermédiaire de l5 amplificateur de lecture LV, au circuit à coïncidence K1Q et au circuit de blocage S5. 30 Si aucune instruction n'est enregistrée pour l'étage contrôlé s la mise en route du circuit à temps tl5, qui avait été empêché jusque là par le circuit de blocage S3, a lieu aussitôt, par l'intermédiaire de la sortie du circuit de blocage S5. Si par contre une instruction est enregistrée dans l'éta-35 ge contrôlé, la mise en route de la chaîne formée par les circules à temps td à tg est autorisée par le circuit à coïncidence ICI G, Au premier temps td, marqué par cette chaîne, d'une part, la dernière adresse L-AD, qui est contenue dans le registre Reg3, et qui désigne la zone de mémoire contenant la dernière instruc-40 tien de la série précisément contrôlée, est transmise, par l'in- BAD original 69 16968 31 2Ô09274 termédiaire du commutateur T8, au registre de sélection Z2, et cette zone de mémoire est sélectionnée. En même temps, la partie du registre d'inscription, S-Reg2, qui contient l'adresse de séquence F-AD, est chargée, par l'intermédiaire du commutateur T14, 5 avec l'adresse de début, An-AD, contenue dans le registre de lecture L-Reg2, si bien que, au temps suivant te, l'adresse de début de la série d'instructions qui doit être prise en charge, peut être inscrite, comme adresse de séquence, dans la zone de mémoire qui contient la dernière instruction de la série d'instructions 10 qui la prend en charge. Au temps tf, l'état initial du registre de comptage ZI, enregistré temporairement dans le registre Reg2, est transféré, par l'intermédiaire du commutateur T15, et ledit registre de comptage ZI est ainsi placé sur l'étage où il se trouvait précédemment. Au temps suivant, tg, la caractéristique 15 d'occupation de la case de mémoire MB est inscrite dans l'étage initial, dans le cas où aucune instruction n'a été enregistrée jusque là. Comme la séquence en cours est terminée, le circuit à temps tg provoque également la mise en route, empêchée jusque là, du circuit à temps tl5, et par suite le passage à l'opération 20 d'ins cription. Le cycle fonctionnel qui vient d'être décrit est recommencé jusqu'à ce que tous les étages qui ne sont plus nécessaires dans le cycle raccourci du registre de comptage ZI aient été pris en considération. Le contrôle nécessaire pour cela est 25 effectué par le comparateur VG4, qui est sélectionné au temps tb. Lorsque le registre de oomptage ZI atteint enfin un étage dont le numéro est égal à la différence entre le nombre nn des étages concernés par le cycle de comptage non raccourci, et le nombre n£ des étages concernés par le cycle de comptage raccourci, il ap-30 paraît sur la sortie du comparateur VG4, un signal qui ramène au repos le circuit à bascule bistable B7, si bien que le circuit de blocage S3 est débloqué à nouveau. La figure 8 représente une partie de la mémoire centrale des instructions et des informations, SP, avec la partie corres-35 pondante du dispositif de commande à programmes, Prog-St, qui est adaptée pour coopérer avec l'émetteur d'instructions BF, qui est illustré sur la figure 5, et qui a déjà été décrit. En prenant pour exemple cette coopération, on va montrer comment plusieurs fonctions de commande peuvent être accomplies avantageusement dans 40 une installation de télécommunications à oommande centrale, en 69 16968 32 2009274 liaison avec un seul registre de comptage. Sur la figure 8, on a représenté, dans ce but, à sa partie supérieure, une partie de la mémoire centrale des informations SP, avec les registres de lecture, L-Reg, et d'écriture 5 S-Reg, qui lui sont associés, le registre de commande St, pour sélectionner les zones de mémoire affectées individuellement aux différents dispositifs périphériques de l'installation de télécommunications , et la ligne commune DL pour le transmission aux différents groupes de comnande, des informations enregistrées 10 dans les différentes cases des différentes zones de mémoire. Dans le cas présent, on va supposer que les dispositifs périphériques correspondants de l'installation de télécommunications sont ce que l'on appelle des "groupes d'organes de sélection", qui reçoivent les chiffres de sélection émis par un abon-15 né sous la forme d'un train d'impulsions de courant, et qui les réemettent suivant les besoins, La conversion des différents trains d'impulsions de courant dans les chiffres de sélection équivalant chacun au nombre des impulsions du train correspondant, et, inversement, la conversion des différents chiffres de sélec-2o tion chacun en un train d'impulsions de courant, constitué par un nombre équivalent d'impulsions, chaque fois qu'un chiffre de sélection est émis, a lieu à l'aide des informations présentes dans la zone correspondante de la mémoire des informations SP, en liaison avec l'émetteur d'instructions BF de la figure 5 et 25 le dispositif de commande à programmes, Prog-St, et en fonction des instructions qui ont été transmises par le groupe d'organes de sélection demandeur, par l'intermédiaire du dispositif de commande d'entrée et de sortie, E-A, et selon lesquelles une imr-pulsion est arrivée, ou bien un chiffre doit être émis. La récep-30 tion d'une telle instruction est effectuée par le registre d'entrée Regl, qui est couplé à un décodeur d'instructions B. A chaque groupe d'organes de sélection est affectée individuellement une ligne de la mémoire des informations SP, par exemple la ligne 4, qui peut être sélectionnée à l'aide de l'adres-35 se transmise, par le registre de sélection S t; Chacune de ces lignes de la mémoire est subdivisée en plusieurs cases, qui ont les rôles suivants : la case WZi sert au comptage des impulsions d'un train d'impulsions de courant, reçu par le groupe d'organes de sélection considéré, la fin de chaque train d'impulsions de cou-40 rant étant contrôlée en fonction de repères contenus dans la case 69 Î6968 33 2009274 ZB. Cette case ZB comporte dar?.s le cas considéré 8@Hletg®B£ deux bits. La case NS/ZW sert à recevoir le chiffre qui doit être réémis par le groupe d'organes de sélection, ou bien à recevoir un indicatif pour déterminer l'intervalle entre deux trains successifs 5 d'impulsions de courant, la fin de la conversion d'un chiffre à réémettre en un train équivalent d'impulsions de courant dépendant du repère dans la case MB, qui, dans le cas considéré,, comporte un seul bit. Les autres cases F, H et S comprennent également chacune seulement un bit ; la case F caractérise la ré-10 gularisation d'un intervalle entre chiffres de sélection ; la case N caractérise la réémission d'un chiffre ; la case S caractérise la synchronisation du cycle de commande déterminé par l'émetteur d'instructions BF, par le générateur central de rythme, pour la reproduction des trains d'impulsions de courant à émettre. 15 Les autres cases SZ-E et SZ-A sont utilisées comme des compteurs d'entrée et de sortie pour les différents chiffres de sélection enregistrés temporairement dans les cases 21 à Sn, qui peuvent être sélectionnées séparément par les sélecteurs de chiffres, we pour l'entrée et wa pour la sortie. 20 On va décrire ci-après le fonctionnement général lors de la réception d'impulsions de sélection et de la réémission de chiffres de sélection enregistrés, sous la forme de trains d'impulsions de courant, et cela selon qu'il y a une demande provenant du dispositif de commande d'entrée et de sortie E/A, 25 ou bien un appel par l'émetteur d'instructions VF. I.- Réception d'impulsions de sélection : Avant de décrire, à l'aide du dispositif illustré, la séquence nécessaire pour la réception d'impulsions de sélection, on va tout d'abord expliquer le sens des repères contenus dans la 30 zone ZB de la mémoire des instructions et des informations SP» On va supposer que le registre de oomptage ZI du dispositif de la figure 5 est avancé par un générateur de rythme fondamental, T, produisant des impulsions qui se succèdent à un intervalle de 10ms, et que ledit registre de comptage ZI comporte au total cinq 35 étages, si bien que la durée de son cycle est au total de 50ms. Comme un étage du registre de comptage ZI est sélectionné tous les 10ms, en supposant qu'une instruction est enregistrée, la mémoire des informations est également sélectionnée tous les 10ms par l'émetteur d'instructions BF, en vue de l'amorçage d'une sé-40 quence dépendant des informations enregistrées . Une même zone de 69 16968 34 2009274 la mémoire des informations SP n'est cependant sélectionnée pêrio diquemeat que tous les 50ms jusqu'à ce que 18adresse correspondante soit à nouveau effacée dans 1'émetteur central d'instruc-tiens„ La durée de 50ms du cycle permet une commande extrêmement 5 s impie9 avec des moyens très peu importants, en ce qui concerne les fonctions de commande à exécuters notamment la conversion de trains d'impulsions de"courant en chiffras de'sélection équivalents et la réémission de chiffres enregistrés avec régularisation des différents intervalles entre les différents trains d'ira-IQ pulsions de courant» puisque la période de récurrence des impulisions des trains à traiter est généralement de 100ms, le rapport entre la durée de chaque impulsion et celle de leurs intervalles étant d'environ 60ms/40ns „ Si» en inscrivant chaque impulsion nouvelle dans la 15 case WZi, on caractérise les deux éléments da la case ZB par un repère analogue à l'information 11, lors de la sélection suivante de la m§me zone de mémoire par l'émetteur d'instructions BF, après 50ms, ceci indique qu'il ne s'est pas encore écoulé plus de 5On® depuis l'inscription de la dernière impulsion de courant, 20 et que par suite on ne peut pas encore compter sur une autre impulsion de courant, Ce fait est caractérisé en ce que l'information lue,, 11, est convertie dans l'information 01. La lecture de cette information après un nouvel intervalle de 50ms indique donc qu'il s'est écoulé 100ns depuis 1'inscription de la dernière im-25 pulsion de courant. Si l'on convertit à nouveau cette information 01, dans l'information 00, lors de la lecture après un nouvel intervalle de 50ms ceci indique qu'il s'est écoulé au total 150ms depuis l'inscription de la dernière impulsion de courant, et que l'on peut par suite considérer comme tesminé le train d'impul-30 s ions de courant reçu. On peut donc distinguer nettements à l'aide des trois informations 11s 01 et 00 contenues dans la case ZBS l'intervalle de temps qui s'est écoulé depuis l'inscription de la dernière impulsion de courant, et si le train d'impulsions de courant doit être considéré comme terminé. 35 -Des difficultés résultent cependant de ce que la pério de de récurrence des impulsions du train à recevoir n'est pas toujours la même, mais peut varier. Il peut donc se faire qu'une nouvelle impuis ion de courant soit à inscrire peu avant une sélection de la zone de mémoire correspondante par l'émetteur d'ias 40 tructions, ou bien seulement peu après, c'est-à-dire qu'une de- bad original 69 16968 35 2009274 mande d'inscription peut trouver dans la case ZB l'information (XL ou bien l'information 00. Si c'est l'information 00 qui est trouvée, la sélection par l'émetteur d'instruction doit avoir eu lieu peu auparavant en raison des autres conditions limites. On peut 5 donc inscrire sans hésitation l'information 11 dans la case ZB en augmentant en même temps d'une unité le nombre d'impulsions de courant contenu dans la case WZi, et caractériser ainsi le début d'un nouveau cycle de 100ms. Si l'on procédait cependant de la même façon lorsque 10 l'information 01 est trouvée dans la case ZB, le cycle de contrôle serait raccourci de 50ms, puisque, lors de la sélection immédiatement suivante de la même zone de mémoire par l'émetteur d'instructions, bien que le cycle précédent de 100ms soit juste fini, l'information 11, présente dans la case ZB>serait déjà 15 convertie dans l'information 01, comme si le premier intervalle de 50ms était déjà écoulé. Pourpallier ces difficultés, en présence d'une demande émanant du dispositif d'entrée et de sortie E-A, en vue de l'inscription d'une autre impulsion de courant dans la case WZi et de l'information 01 dans la case ZB, on inscrit 20 donc dans ladite case ZB tout d'abord l'information 10, que l'émetteur d'instructions convertit, lors de la sélection immédiatement suivante, dans l'information 11, et qui amorce ainsi le nouveau cycle de 100ms. Ceci étant posé, on obtient les processus suivants : 25 1. Demande par tin dispositif de commande d'entrée et de sortie E/A : Une instruction provenant du groupe d'organes de sélection parvient., par l'intermédiaire du dispositif de commande d'entrée et de sortie E/A, dans le registre d'entrée Regl, et il 30 est tout d'abord contrôlé de quelle sorte de demande il s'agit. Si c'est une demande d'impulsions de sélection, le circuit à bascule B1 bascule, et, par suite, le circuit à temps tl est mis en route, par l'intermédiaire du circuit mélangeur ML. L'adresse du groupe d'organes de sélection, enregistrée temporairement dans le 35 registre d'entrée Regl, est par suite transmise, par l'intermédiaire du commutateur Tl, au registre de commande St de la mémoire des informations SP, et la ligne correspondante de cette mémoire, par exemple la ligne 4,est sélectionnée. Ensuite, au temps t2, la ligne sélectionnée de la mémoire SP est lue par l'inter-40 médiaire du dispositif de lecture correspondant L, et l'informa 69 16968 36 2009274 tion qui y est contenue est transmise dans le registre de lecture L-Reg. Comme il y a à traiter un train d'impulsions de courant, reçu du groupe d'organes de sélection, l'impulsion produite par 5 le circuit à temps t2 met d'autre part en route le circuit à temps t3, par l'intermédiaire du circuit à coïncidence K3, et il est contrôlé, au temps t3, à l'aide du comparateur VGl,s'il s'agit d'une nouvelle demande, c'est-à-dire du début d'un nouveau train d'impulsions de courant, ou bien d'une autre impul-10 sion d'un train d'impulsions de courant déjà en cours. Dans le premier cas, la case WZi de la ligne lue de la mémoire SP serait vide, tandis que, dans l'autre cas, elle contiendrait n'importe lequel des chiffres 1 à 9. a) - Si l'on se trouve au début d'un nouveau train 15 d'impulsions de courant, le circuit à temps t6 est mis en route, par l'intermédiaire du circuit à coïncidence K5, par le signal qui apparaît sur la sortie 0 du comparateur VGL, si bien que le chiffre 1 est inscrit dans la case correspondante du registre d'inscription S-Reg à l'aide de l'additionneur AD1, et par l'in-2o termédiaire de la ligne commune DL et du commutateur T3. D'autre part, les deux éléments de la case ZB sont marqués dans le registre d'inscription par l'intermédiaire de l'organe de commande Zb, qui est réalisé sous la forme d'un organe de comptage à deux étages. Tous les changements nécessaires d'informations sont ain-25 si tout d'abord préparés. L'inscription des nouvelles informations précédemment préparées a lieu, après sélection dû circuit à temps t8,par le dispositif d'inscription S de la mémoire des informations SP. D'autre part, au même temps t8, l'adresse du groupe correspondant d'organes de sélection est transmise, par l'in-30 termédiaire du commutateur T9, à la mémoire-tampon Puf2, et il y p. ainsi marquage d'une demande pour l'émetteur central d'instructions, qui prend alors en charge la nouvelle instruction, comme on l'a déjà décrit à l'aide de la figure 5. La séquence déclenchée par la demande effectuée par le dispositif de commande 35 d'entrée et de sortie E/à est ainsi terminée, ce qui est indiqué par le repère ds fin E, que l'impulsion produite par le circuit à temps t8 provoque, par l'intermédiaire du circuit à coïncidence K8. b) - Si c'est par contre la sortie x du comparateur VGL 40 qui transmet un signal lors du contrôle de la case wZi, au temps bad original 69 1696» 37 2009274 «à " t3, la séquence suivante dépend du repère contenu dans la zone ZB de la ligne lue de la mémoire SP, ce qui est également contrôlé au temps t3 par le comparateur VG2. Si la sortie 00 du comparateur VG2 délivre un signal du 5 fait que l'information 00 est contenue dans la case ZB, il y a également mise en route du circuit à temps t6, par l'intermédiaire du circuit à coïncidence K7. La ligne lue de la mémoire doit donc avoir été sélectionnée juste auparavant, par l'émetteur d'instructions. D'autre part, un "1" doit être ajouté lorsqu'il 10 s'est déjà écoulé 100ms depuis l'inscription de la dernière impulsion de courant dans la case, et l'information 11 doit être inscrite dans la case ZB pour caractériser le début d'un nouveau cycle de 100ms. Si c'est par contre la sortie 01 du comparateur VG2 15 qui délivre un signal, du fait que la case ZB contient l'information 01, le circuit à temps t5 est mis en route par l'intermédiaire du circuit à coïncidence K4. Dans ce ca.s, le dernier cycle de 100ms n'est pas encore terminé, mais il doit l'être bientôt. Par suite, au temps t5 le nombre d'impulsions de courant, 2o augmenté d'une unité, de la case lue WZi est transféré dans le registre d'inscription S-Reg. , par l'intermédiaire de l'additionneur ADlet du commutateur T3, et l'information 10 est inscrite dans la case ZB du registre d'inscription par l'intermédiaire de l'organe de comptage Zb. Ensuite, au temps t8, les infoimations 25 ainsi préparées sont inscrites à nouveau, et le repère de fin E est produit par l'intermédiaire du circuit à coïncidence K8. 2. Demande par l'émetteur d'instructions : Ainsi qu'on l'a déjà expliqué en détail, à propos du dispositif de la figure 5, lorsque chaque étage du registre de 30 comptage ZI de la figure 5 est sélectionné, les instructions enregistrées dans la mémoire SP2 sont transmises au dispositif de commande à programme^ pour la mémoire centrale des informations, où elles sont reçues successivement dans le registre d'entrée Reg2. Lorsqu'est reçue l'adresse de chaque instruction demandée 35 par l'émetteur d'instructions, il y a en même temps basculement du circuit à bascule bistable B3, qui met ensuite en route le circuit à temps ta. A ce temps ta, l'adresse considérée est tout d'abord transmise au registre de commande, St, par l'intermédiaire du commutateur T10, et la zone correspondante de la mémoire 40 des informations SP est sélectionnée. 69 16968 38 2009274 Il y a ensuite mise en route du circuit à temps t2, et les informations contenues dans la aone de mémoire sélectionnée sont transférées dans le registre de lecture L-Reg, par l'intermédiaire du dispositif de lecture L. Au temps suivant, correspon-5 dant au circuit à temps t4, qui a été mis ensuite en route par l'intermédiaire du circuit à coïncidence K6, il est tout d'abord contrôlé, à l'aide des informations lues, quel est l'état relativement au groupe correspondant d'organes de sélection à l'instant de la demande par l'émetteur d'instructions. Ce contrôle a lieu 10 en vue de la conversion possible d'un train d'impulsions de courant dans le chiffre de sélection équivalent, à l'aide du comparateur VG2. Trois séquences différentes sont possibles dans ce cas : a) - si l'une des deux sorties 11 et 01 du comparateur 15 VG2 délivre un signal, la chaîne formée par les circuits à temps tlOa et tlOb est mise en route par l'intermédiaire du circuit mélangeur M3 et du circuit de blocage S2. Depuis l'inscription de la dernière impulsion de courant dans la case WZi il ne s'est passé en aucun cas plus de 100ms, usais au moins 50ms. Par suite, 20 le repère qui se trouve dans la case ZB, pour caractériser l'écoulement de 50ms depuis la dernière sélection, doit être diminué d'une unité. Au temps tlOa, le repère lu est donc transmis dans l'organe de comptage Zb, pour le prérégler, par l'intermédiaire des commutateurs T19 et T20, ainsi que de la ligne commu-25 ne DL, et, au temps suivant tlOb, le repère, diminué d'une unité, est transmis dans la case ZB du registre d'inscription S-Reg. Ensuite, au temps tl3, 1'information ainsi modifiée est transmise dans la zone sélectionnée de la mémoire des informations SP. Cette séquence est ainsi terminée, et l'impulsion produite par le 30 circuit à temps tl3 provoque, par l'intermédiaire de la ligne de commande be, la communication à l'émetteur central d'instructions BF du fait que l'instruction que celui a précédemment transmise, a été traitée. b) - si, lors du contrôle de la zone ZB par le compai»-35 teur VG2, au temps t4, il est déterminé que les deux repères sont déjà effacés, et que par suite le circuit à temps tlla est mis en route par l'intermédiaire du circuit de blocage SI, ceci indique qu'il s'est écoulé au moins 150ms depuis l'arrivée de la dernière impulsion de courant. Le train d'impulsions de courant reçu est 40 ainsi terminé, et le chiffre de sélection contenu dans la case 69 16968 39 2Ô09274 WZi est complet. Au temps tlla, le contenu du compteur SZ-E, pour le réglage du sélecteur de chiffre we, est donc augmenté d'une unité par l'additionneur AD2, et la nouvelle valeur obtenue est transmise par l'intermédiaire du oommutateur Tll au registre de 5 réglage We, tandis que le sélecteur de chiffre we est placé sur la case, ainsi caractérisée, pour les différents chiffres ZI à Zn. S'il s'agit du premier chiffre d'un numéro de sélection, le compteur SZ-E avait la valeur 0, si bien que le sélecteur de chiffres we est placé, par suite de l'addition d'une unité, sur la 10 case correspondant au premier chiffre ZI. En même temps, la nouvelle valeur est transmise par l'intermédiaire du commutateur T12 dans la case SZ-E du registre d'inscription S-Eeg. Au temps suivant, tllb, le chiffre contenu dans la case WZi est en-auite transmis, par l'intermédiaiœ des commutateurs T14 et T13, 15 dans la case sélectionnée, par exemple ZI, du registre d'inscription, et la case ïjZi est effacée. Au temps tl2, les informations ainsi préparées sont inscrites finalement dans la zone de mémoire sélectionnée, et cette séquence est ainsi terminée, si bien que l'impulsion produite par le circuit à temps tl2 peut provoquer, 20 par l'intermédiaire de la ligne de commande belô", la cottmunica-tion, à l'émetteur d'instructions BF, du fait que l'instruction transmise précédemment a été traitée, et qu'elle peut être dès lors effacée dans ledit émetteur d'instructions. c) - s'il apparaît enfin un signal sur la sortie 10'du 25 comparateur VG2, lors du contrôle, au temps t4, le circuit à temps t9 est mis en route par l'intermédiaire du circuit de blocage S3. Une impulsion de sélection a été déjà inscrite aussitôt avani: l'appel par l'émetteur d'instructions. Il faut donc marquer le début d'un nouveau cycle de 30 100ms. Far suite, au temps tS, les deux repères sont placés dans la .Case ZB du registre d'inscription S-Seg, par l'intermédiaire de l'organe de comptage Zb, et ensuite, au temps tli, ils sont transmis dans la sone de mémoire sélectionnée, et l'exécution de l'instruction est transmise à l'émetteur d'instructions 37 par 35 la li^nc oc. _/ans 1er troic eéqucnccs expliquées précédemment, -les circuits de blocage SI, S2 et S3 empÊclient que lesdites séquences ne soient amorcées en présence d'une instruction de réamission ou bien lors d'un intervalle entre chiffres de sélection, ce qui 40 peut être identifié ^race aux repères présents dans les cases N bad original 69 16968 40 2009274 et F. II. Réémission de chiffres : On va supposer par ailleurs que, au lieu d'avoir à convertir un train d'impulsions de courant reçu, par le groupe d'or-5 ganes de sélection, dans le chiffre de sélection équivalent, on a inversement à convertir un chiffre de- sélection déjà enregistré dans la mémoire des informations, dans le train équivalent d'impulsions de courant, et à le faire émettre par le groupe d'organes de sélection. 10 1. Demande par le dispositif de commande d'entrée et de sortie E/A : Si, au lieu d'une demande en vue de la réception d'impulsions de sélection, il se présente une demande de réémission, la ligne de commande s_ du décodeur d'instructions B fait basculer 15 le circuit à bascule bistable B2. Comme lors du basculement du circuit à bascule B1, les circuits à temps tl et t2 sont par suite successivement mis en route, et les informations de la zone correspondante de la mémoire-sont lues. En même temps, au.temps t2, le circuit à coïncidence met en route la chaîne formée par les 20 circuits à temps 14a, 14b et t8. Au temps tl4a, l'additionneur AD3 augmente d'une unité le contenu du compteur de chiffres de sortie SZ-A, et le contenu dudit compteur est transmis dans le registre de réglage Wa du sélecteur de chiffre de sortie wa, par l'intermédiaire de la ligne DL et du commutateur T4, ainsi que 25 dans la case correspondante du registre d'inscription S-Reg, par l'intermédiaire du commutateur T5, si bien que, à la fin de ce temps, le sélecteur de chiffre de sortie wa est placé sur la case correspondant au premier chiffre de sélection ZI. Au temps tl4b suivant, le chiffre sélectionné ZI est transmis dans la case 30 NS/ZW du registre d'inscription S-Reg, par l'intermédiaire des commutateurs T6 et T8. Par ailleurs, un repère est placé en même temps dans la case MB et dans la case N du registre d'inscription; et un repère éventuel, présent dans la case F, est effacé, si bien que les informations préparées et modifiées peuvent être inscrites 35 dans la zone de mémoire sélectionnée ,au temps suivant t8. Cette séquence, déclenchée par le dispositif décommandé d'entrée et de sortie E/A, est ainsi terminée, et le repère de fin E apparaît sur la sortie du circuit à coïncidence K8 comme pour la séquence relative à la demande d'impulsions de sélection. 40 2. Demande par l'émetteur d'instructions : 69 1.6968 41 2009274 On identifie qu'un chiffre de sélection enregistré doit être réémis sous la forme d'un train d'impulsions de courant par le repère contenu dans la case de mémoire N, dont la case homologue, dans le registre de lecture L-iieg, délivre, par -l'intermé-5 diaire de la ligne de commande _n, un signal qui met en route le circuit à temps tlS ou le circuit à temps tl5, par l'intermédiaire du circuit logique K10 ou du circuit logique S4. Le repère lu siraultanément dans la zone S détermine par ailleurs celui des deux circuits à temps qui est mis en route. Ce repère indique si 10 le cycle instantané de sélection de la zone de la mémoire des informations SP est déjà synchronisé ou non avec le générateur central de rythme, non représenté, qui délivre les trains d'impulsions de courant à émettre. a) - on va supposer tout d'abord que l'instruction de 15 réémission vient d'être enregistrée, et qu'il n'y a encore aucune synchronisation avec le générateur central de rythme. Au temps t4, le circuit à temps tl5 est donc mis en route par l'intermédiaire du circuit de blocage S4, et, au temps tl5, il est contrôlé - par la ligne de commande p - si le générateur central de 20 rythme émet une impulsion, ou bien s'il se présente un intervalle entre impulsions. Pendant cette opération de contrôle, l'impulsion produite par le circuit à temps tl5 fait par ailleurs basculer le circuit à bascule bistable B4, ce qui prépare les circuits à coïncidence K18 et K19 pour l'exploitation de la confirmation par lê -25 générateur central de rythme. Lors qu'arrive, par la ligne de commande j, une confirmation, indiquant qu'une impulsion est émise, la séquence commencée est aussitôt interrompue par l'intermédiaire du circuit à coïncidence K19, et l'instruction demandée est annoncée, à l'émetteur d'instructions BF, comme ayant été exécu-30 tée, par l'intermédiaire de la ligne be, puisque l'émission ne peut être amorcée que par la demande suivante. s'il est par contre confirmé par la ligne de commande P qu'il se présente un intervalle entre impulsions, le circuit à temps tl6 est mis en route par l'intermédiaire du circuit à coïn-35 cidence LU. L'instruction de connecter, dans le groupe d'organes de sélection correspondant, le générateur central de rythme à la ligne sortante, est délivrée - par la ligne sen - au.temps tl6, en mô^e temps que l'adresse dudit groupe d'organes de sélection est transmise au dispositif de commande d'entrée et de sortie E/A, 40 par l'intermédiaire du commutateur T19,. si bien que les impulsions 69 16968 42 2009274 délivrées par le générateur central de rythme sont émises. En même temps, on procède, dans la case S du registre d'inscription S-Reg, au repérage de la synchronisation, qui est ensuite inscrit au temps t!3 dans la zone de mémoire sélectionnée. Après cela, 5 l'achèvement est annoncé à l'émetteur d'instructions, par la ligne be, comme on l'a déjà décrit. b) - si par contre les deux cases N et S de la zone lue de la mémoire contiennent un repère, le circuit à temps tl8 est mis en route lors du contrôle, au temps th 3 par l'intermédiaire 10 du circuit à coïncidence K10. La mise en route du circuit à temps t!8 rend nécessaire une autre opération de contrôle, pour décider laquelle des trois autres séquences possibles doit être alors amorcée, ce qui dépend d'une part de "l'information contenue dans la case MB, et servant au contrôle du temps, et, d'autre part, 15 de l'information contenue dans la case NS/ZW de la zone sélectionnée. Il convient de rappeler ici que l'élément de mémoire formant la case MB a été repéréen même temps qu'une instruction de réémission a été inscrite. Si ce repère existe encore lors du contrôle au temps tl8, ceci indique.qu'il s'est écoulé seulement 50ms de-2q puis que la caractéristique de synchronisation a été placée dans la case S. On ne peut donc encore pas escompter que la première des impulsions de courant du train à émettre a déjà été émise, mais que son émission n'aura certainement lieu qu'après l'écoulement de 50 autres ms. Ce second intervalle de 50ms est caractéri-25 sé par l'effacement du repère dans la case MB. Pour pouvoir contrôler d'autre part quand auront été émises des impulsions en nombre correspondant au chiffre de sélection à réémettre, chaque fois que le repère est effacé dans la case MB, le chiffre à réemettre, contenu dans la case NS/ZW est en même temps réduit d'une unité, 30 jusqu'à ce qu'il atteigne la valeur 0. Les opérations de contrôle que cela entraîne sont effectuées à l'aide du comparateur VG4, ainsi que des circuits de commande SU, S12 et K15. bl) - si le repère est encore présent dans la case MB, le signal délivré par la case correspondante du registre de lec-35 ture L-Reg agit, au temps t!8, directement sur le circuit à temps t23, par l'intermédiaire du circuit à coïncidence K15. Ceci fait que le repère contenu dans la case MB du registre d'inscription . S-Reg est effacé, et que, par ailleurs, le chiffre lu dans la case NS/ZW, diminué d'une unité par le circuit de soustraction Sub et 40 le commutateur T8, est préparé à nouveau pour l'opération suivan 69 16968 43 2009274 te d'inscription. Cette opération d'inscription est déclenchée au temps tl3, et ensuite l'exécution de l'instruction est marquée par la ligne be. b2) - si aucun signal n'apparaît par contre sur la li-5 gne mb lors du contrôle au temps tl8, du fait qu'aucun repère ne se trouve dans la case lue MB, et si en même temps un signal apparaît sur la sortie x du comparateur VG4, du fait que le chiffre de contrôle contenu dans la case NS/ZW n'a pas encore atteint la valeur zéro, le circuit à temps tl9 est mis en route par l'inter-10 médiaire du circuit de blocage Sli. Ceci fait que le repère de temps pour la case MB est placé à nouveau dans le registre d'inscription S-Reg, ce repère de temps étant ensuite transmis, au temps suivant tl3, dans la zone sélectionnée de la mémoire. La nouvelle inscription de ce repère de temps équivaut au début d'un 15 nouvel intervalle de temps de 100ms, qui est nécessaire pour l'émission de l'une des impulsions de courant d'un train, par le générateur central de rythme, le repère caractérisant les 50 premiers ms, et l'effacement de ce repère les autres 50ms de cet intervalle de temps. 20 b3) - si le contrôle du chiffre contenu dans la case NS/ ZW, par le comparateur VG4, au temps tl8, indique que ce chiffre est égal à 0, le circuit à temps t21 est mis en route par l'intermédiaire du circuit de blocage S12 lorsqu'apparaît un signal sur la sortie 0 du comparateur VG4, èn l'absence du repère de temps 25 dans la case MB. La mise en route de ce circuit à temps indique qu'un train d'impulsions de courant correspondant au chiffre de sélection à réémettre a déjà été émis. 11 faut donc supprimer la poursuite de l'émission d'impulsions par le générateur central de rythme. Le circuit à temps t21 annonce ceci, en libérant en même 30 temps l'adresse du groupe correspondant d'organes de sélection, par l'intermédiaire du commutateur T19, au dispositif de commande d'entrée et de sortie, E/A, qui retransmet ensuite cette instruction. Après cela, l'impulsion produite par le circuit à temps 35 t21 met en route le circuit à temps t22. Grâce à celui-ci, un intervalle de temps de par exemple 500ms s'écoule avant la rééraission du chiffre suivant, de manière que les trains successifs d'impulsions de courant puissent être séparés les uns des autres par les intervalles correspondants. Cet intervalle est contrôlé également 40 à l'aide de la zone NS/ZW, en comptant un nombre correspondant de 69 16968 44 2009274 cycles. Dans ce but, la zpne NS/ZW du registre d'inscription S-Reg est chargée avec le chiffre 0, au temps t22, par l'intermédiaire du commutateur T17, et, d'autre part, un repère caractérisant l'écoulement de l'intervalle de temps est placé dans la 5 case F, tandis que le repère enregistré dans la case N du registre d'inscription est effacé. Les deux informations sont ensuite inscrites, au temps tl3, dans la zone sélectionnée de la mémoire, si bien que cette séquence est ainsi terminée, et que l'exécution de l'instruction peut être marquée par la ligne be. 10 c) - à chaque nouvelle demande de cette zone de la mé moire par l'émetteur central d'instructions BF, par suite de la caractérisation effectuée dans la case F, à chaque contrôle au temps t4, il y a mise en route soit du circuit à temps t25, par l'intermédiaire du circuit à coïncidence KL2, soit du circuit à 15 temps t24, par l'intermédiaire du circuit â coïncidence Kll. L'un ou l'autre de ces deux circuits à temps .est mis. en route selon que le chiffre contenu dans la case lue NS/ZW, a ou n'a pas atteint la valeur zéro. Ceci est contrôlé par le comparateur VG4. 20 cl) - si un signal apparaît sur la sortie x du compara teur VG4, du fait que le chiffre lu n'est pas encore égal à zéro, il y a mise en route du circuit à temps t25, par l'intermédiaire du circuit à coïncidence K12, ce circuit à temps t25 provoquant, en liaison avec le circuit de soustraction sub et le commutateur 25 T8, la réduction d'une unité du chiffre lu, et la transmission de ce résultat dans la case correspondante du registre d'inscription S-Reg. Le circuit à temps tl3, qui est ensuite mis en route, déclenche à nouveau l'opération d'inscription pour l'information modifiée, et attaque l'émetteur d'instructionspar l'intermédiaire 30 de la ligne be. c2) - si le chiffre contenu dans la case NS/ZW a atteint la valeur zéro, lors du contrôle par le comparateur VG4, au temps t4, il apparaît sur la sortie 0 dudit comparateur vin signal qui met en route le circuit à temps t24, par l'intermédiaire du cir-35 cuit à coïncidence Kll. Au temps t24 il est tout d'abord contrôlé, par le comparateur VG5, si un autre chiffre est encore présent, en vue de la réémission, dans les cases ZI, Zn. Dans ce but, on compare simplement entre eux les résultats de comptage SZ-E et SZ-A pour les sélecteurs de chiffres d'entrée et de sortie : 40 S'il n'y. a plus aucun autre chiffre pour la réémission, 69 16968 45 2009274 le signal qui apparaît sur la sortie j du comparateur VG5 met successivement en route les circuits à temps t26 et t!2, si bien qu'il y a effacement du repère contenu dans les cases F, N et S, et communication, par la ligne belô, à l'émetteur d'instructions, 5 du fait que l'instruction demandée préalablement a été exécutée, et peut être maintenant effacée. Si par contre les deux résultats de comptage contrôlés par le comparateur VG5 au temps t24 sont différents, parce que d'autres chiffres à réécaettre sont encore enregistrés, le signal 10 qui apparaît sur la sortie n du comparateur VG5 met en route le circuit à temps tl4a. Ceci amorce la même séquence que celle qui a été déjà décrite initialement, pour la réception d'une instruction à réétnettre par le dispositif de commande d'entrée et de sortie 15 E/A. La seule différence est que, maintenant, l'impulsion produite par le circuit à temps t8 ne produit aucun repère général de fin, par l'intermédiaire du circuit à coïncidence K8, mais qu'un repère d'exécution est transmis, par l'intermédiaire du circuit de blocage S13, à la ligne be, pour l'émetteur central 20 d'instructions BF. Comme le montre le fonctionnement, précédemment décrit, du dispositif de la figure 8, en liaison avec l'émetteur d'instructions de la figure 5, un registre de comptage unique dudit émetteur d'instructions permet d'assurer, de façon simple, de 25 multiples fonctions dans une installation de télécommunications, moyennant une adaptation appropriée du cycle de ce registre de comptage aux différentes conditions temporelles à satisfaire, grâce au contrôle de multiples du cycle du registre de comptage, qui sont déterminés par des cases supplémentaires, utilisées com-30 me compteurs telles que par exemple la case ZB pour l'intégration des impulsions de sélection, la case MB pour la réémission de chiffres et la case NS/ZW pour le contrôle de l'intervalle entre chiffres de sélection. Il est également possible d'utiliser, d'une façon simple, pour différentes fonctions, différentes zones, grâ-35 ce à des caractéristiques de commande supplémentaires, telles que par exemple les caractéristiques de commande présentes dans les cases F et N, de manière à réduire la capacité de mémoire qui est nécessaire au total. Le montage de la figure 8 constitue seulement un exemple, qui peut être modifié sans grande difficulté, 40 d'une façon ou d'une autre, pour assurer les mêmes .fonctions. 69 16968 46 2009274 C'est ainsi par exemple que l'on peut aussi prévoir par exemple les cases WZi, ZB, MB, NS/ZW, F, N et S, non pas dans la mémoire des informations SP, mais dans la mémoire SP2 de l'émetteur d'instructions BF, â la place des zones partielles nécessaires pour 5 les adresses K-AD. Il faudrait alors utiliser pour chaque groupe d'organes de sélection une ligne de la mémoire SP2, susceptible d'être sélectionnée directement par le registre de sélection Z2, à l'aide de l'adresse du groupe d'organes de sélection. L'adresse constante de début, An-AD, enregistrée dans la mémoire SPl pour 10 chaque étage du registre de comptage ZI, pourrait être supprimée ; à sa place, il faudrait y enregistrer l'adresse du groupe d'organes de sélection qui a été le premier à être associé à un étage dudit registre» Comme la présence d'une adresse dans la mémoire SPl indiquerait aussitôt si une instruction est enregistrée pour 15 un étage considéré9 on pourrait également renoncer à la caractéristique supplémentaire MB. Par ailleurs, les groupes d'organes utilisés dans tous les exemples de réalisation peuvent être réalisés de façon connue, quelconque. Ceci est valable en particulier pour les regis-20 très qui exercent une fonction de comptage, et qui peuvent être réalisés aussi bien sous la forme de chaînes de composants discrets, que sous celle de zones de mémoire, coopérant avec un circuit d'addition3 telle que par exemple la zone WZi de la figure 8, qui coopère avec un circuit d'addition. Les circuits à 25 temps t....etc, utilisés, peuvent être constitués, de façon connue en soi, par des circuits à bascule, qui sont interconnectés selon les besoins pour former une chaîne. De même, en remplacement des séquences exécutées par des composants discrets, on peut réaliser de façon analogue des dispositifs dans lesquels les différen-30 tes séquences sont commandées par des sous-programmes, qui sont constitués par différentes instructions, et sont enregistrés dans une mémoire des programmes. 47 2009274 69 16968 ^uu^/4 » REVENDICATIONS 1) - Emetteur central d'instructions pour des processus temporels, commandés par des programmes, dans des installations de télécommunications, et par exemple de téléphonie, constitué par 5 une horloge électronique et au moins un registre de comptage, caractérisé par le fait qu'au moins une zone indépendante de mémoire est affectée à chacun des différents étages du registre de comptage, et que les adresses des instructions arrivant à un instant quelconque sont inscrites, pour ne déclencher des fonctions de com-10 mutation et de commande qu'après l'écoulement d'une durée déterminée ou bien pour régler des durées déterminées, chacune dans la zone de mémoire, affectée à l'étage du registre de comptage qui se trouve en avant de l'étage sélectionné dudit registre, et en est séparé par un nombre d'étages correspondant au quotient de la du-15 rée considérée par la période du rythme fondamental dudit registre. 2) - Emetteur central d'instructions suivant la revendication 1), caractérisé par le fait que plusieurs registres de comptage sont groupés en un circuit séquentiel, dans lequel chaque registre de comptage est avancé avec la période du cycle du registre de 20 comptage précédent, que les zones de la mémoire, affectées aux différents étages des différents registres de comptage, présentent, en plus de la zone partielle pour les adresses des différentes instructions, d'autres zones partielles, en nombre correspondant au nombre total des registres de comptage précédents, que, pour régler 25 une durée déterminée, on ajoute à la valeur de cette durée la "durée d'état" de l'émetteur d'instructions, qui est déterminée par les positions de tous les registres de comptage, et l'on décompose la valeur ainsi obtenue en multiples entiers des rythmes fondamentaux des différents registres de comptage, en partant du rythme fon-30 damental le plus lent, que l'on inscrit l'adresse de l'instruction considérée tout d'abord dans celle des zones de mémoire associées au registre ayant le rythme fondamental le plus lent, qui est affectée à l'étage dudit registre de comptage correspondant au multiple entier ainsi obtenu de ce rythme fondamental, et que l'on 35 inscrit également les multiples entiers ainsi obtenus des autres rythmes fondamentaux dans les zones partielles libres de la zone de mémoire ainsi déterminée, comme adresses pour les étages des registres de comptage correspondants, qui recevront ensuite chacun successivement l'adresse de l'instruction ainsi que les taul-40 tiples entiers des rythmes fondamentaux des étages précédents . 69 16968 48 200?274 3) - Emetteur central d'instructions suivant la revendication 1), caractérisé par le fait que, pour déclencher des processus temporels fréquents (intégration d'impulsions de sélection, réémission de chiffres, régularisation des intervalles dif-5 férents entre les chiffres de sélection, comptage par zones), on a prévu des registres de comptage indépendants, dont chacun a un nombre d'étages égal au quotient de la durée déterminée correspondante par la période du rythme fondamental- lé plus favorable. 10 4) - Emetteur central d'instructions suivant la reven dication 3), caractérisé par le fait que au registre de comptage est associé un dispositif de commande, qui permet de. modifier le nombre des étages du registre de comptage qui sont inclus dans son cycle, les zones de mémoire affectées aux étages dudit re-15 gistre de comptage qui ne sont plus utilisés lors d'un raccourcissement de son cycle (par exemple par suite d'un passage du tarif nocturne au tarif diurne), étant associées respectivement aux zo nés de mémoire affectées -aux étages qui sont encore utilisés . 5) - Emetteur central d'instructions suivant la reven-20 dication 3) ou la revendication 4), caractérisé par le fait que les zones de mémoire pour les adresses d'instruction, qui sont affectées aux différents étages d'un registre de comptage, ou bien des zones de mémoire qui sont caractérisées par les dites adresses, présentent chacune une zone partielle utilisée comme 25 compteur, si bien que l'on peut contrôler des durées correspondant à des multiples de la période du cycle du compteur. 6) - Emetteur central d1.instructions suivant la revendication 5), caractérisé par le fait que les zones de mémoire pour les adresses d'instruction, qui sont affectées aux diffé- 30 rents étages d'un registre de comptage, ou bien les zones de mémoire qui sont caractérisées par les dites adresses, présentent chacune une zone partielle, utilisée pour des caractéristiques spéciales, si bien que l'on peut employer une seule et même zone de mémoire de façon multiple, pour plusieurs fonctions de comman-35 de (par exemple la réémission de chiffres et la régularisation des intervalles différents entre chiffres de sélection) . 7) - Emetteur central d'instructions suivant l'une des revendications précédentes, caractérisé par le fait que des corrélations sont établies entre plusieurs instructions qui sont 40 exécutées ou doivent être déclenchées simultanément, ainsi qu'avec 69 16968 49 2009274 la zone de la mémoire affectée en permanence à chaque étage du registre de comptage, par l'intermédiaire des adresses de séquen ce de différentes zones d'une autre mémoire. 0) - Emetteur central d'instructions suivant l'une des revendications précédentes, caractérisé par le fait que les registres de comptage sont constitués chacun par une zone de mémoire, dont le contenu est augmenté ou diainvé périodiquement d'une unité, sous la commande d'un rytlsae fondamental ou d'un rythme de programme, jusqu'à ce que ce contenu atteigne une valeur déterminée, ledit contenu de la zone de mémoire désignant l'étage du registre dont la zone de mémoire associée doit être contrôlée. bad original