La présente invention est relative à un système de lecture et d'inscription par coïncidence de courants dans une mémoire à noyaux magnétiques du type dit à deux dimensions et demi (type 2 1/2 D) qui se différencie du type dit à trois dimensions ^ (type 3 D), qui est celui des mémoires de type courant à noyaux magnétiques et coïncidence de courants, et de celui dit à 2 dimensions (type 2 D) qui est celui des mémoires courantes planes à noyaux magnétiques. Dans une mémoire du type 2 Va D, des lignes de commande 10 orthogonales (en X et en Y) sont excitées respectivement par les deux moitiés de même polarité, c'est-à-dire de même sens, d'un courant de sélection circulant dans les noyaux toriques disposés en rangées suivant une certaine dimension (rangées ou lignes de commande en X) en vue de lire les chiffres binaires qui compo-15 sent un mot, un de ces chiffres par colonne (ligne de commande en Y) étant excité. Dans une mémoire du type 2 s D à deux conducteurs, les lignes de bits sélectionnées sont d'abord excitées par une impulsion de courant, pour préparer la lecture d'un chiffre binaire situé sur une ligne de commande de bits donnée. Après 20 extinction des perturbations transitoires provoquées par le passage de cette première impulsion, la ligne de mots sélectionnée est excitée par une impulsion de courant, tandis qu'un courant d'entretien de demi-tention est maintenu dans les lignes de bits. Un chiffre binaire 1 en provenance de l'un donné des no-25 yaux magnétiques précités est alors perçu sous la forme d'une impulsion induite sur sa ligne de bits, impulsion provoquée par la force contre-électromotrice qui se développe dans la ligne de commande des bits sélectionnée, du fait de la commutation de l'un des noyaux de cette ligne. Dans une mémoire du type 2 n D 30 à trois conducteurs, les impulsions de sélection sous demi-tension peuvent être appliquées simultanément puisque tout chiffre binaire 1 en provenance d'un noyau est perçu sur un troisième conducteur. Dans les mémoires du type 2 D et deux conducteurs, il 35 est courant d'exciter par paires les lignes de bits associéesà d'autres lignes de mots en utilisant un dispositif constitué par un transformateur équilibré dont l'enroulement secondaire est connecté à un amplificateur sensitif» Un conducteur commun partant de l'enroulement primaire de ce transformateur d'équilibrage 71 11914 2 2085863 est connecté à un accumulateur d'énergie, et deux autres conducteurs partant de ce même enroulement sont connectés à des lignes de bits conjuguées» L'appariage de ces lignes de bits s'effectue, évidemment, entre lignes de bits correspondant aux posi-5 tions de même rang des bits, dans des emplacements de mot séparés. Si l'on dispose toutes les lignes de bits conjuguées dans un même plan correspondant à un mot, et si chacune des lignes de bits conjuguées correspondent à un autre mot sur un autre plan, des lignes séparées de commande des mots peuvent être ai-sèment établies pour la lecture sélective de l'un ou l'autre des deux mots. Dans chaque mot, un bit donné est sélectivement lu et perçu sous la forme d'une impulsion induite dans l'enroulement secondaire du transformateur d'équilibrage. L'inscription d'un chiffre binaire sur un emplacement de 15 bits particulier d'un emplacement de mot donné s'effectue par une sélection du noyau qui se trouve sur cet emplacement de bits, effectuée de la même manière que pour que le cycle de lecture, mais le sens des courants est inversé, et le courant de commande des bits n'est appliqué que si le chiffre binaire à inscrire est 20 le chiffre lc De la sorte, les mêmes circuits d'adressage peuvent être utilisés avec des lignes de bits bipolaires si le signal chronométrique du cycle d'inscription est conditionnellement appliqué aux lignes de bits respectives. Une mémoire du type 2 >2 D est d'un emploi très facile, 25 puisque deux lignes de commande orthogonales seulement s'inter-sectent à chacun des noyaux magnétiques d'un quadrillage de lignes et de colonnes. Les considérations majeures qui régissent cet emploi sont le nombre des composants nécessaires pour commander sélectivement les lignes de mots et les lignes de bits, et 50 la longueur de ces lignes. Pour la sélection des lignes de commande, un procédé courant consiste à utiliser deux diodes sélectrices placées sur l'entrée de commande de la mémoire, connectées respectivement à deux excitateurs de polarités différentes par l'intermédiaire d'un transistor interrupteur qui excite 35 sélectivement une ligne d'un groupe dans l'un ou l'autre sens. Le groupe est choisi à l'extrémité terminale de la ligne à exciter, par la mise en état de conductibilité de l'un ou l'autre de ces transistors interrupteurs, selon la polarité du co,urant d'excitation. 71 11914 3 2085863 Un objet de la présente invention est la réalisation d'un système qui permet de réduire le nombre des transistors sélecteurs nécessaires pour exciter sélectivement les lignes de bits, dans une mémoire du type 2 ^ D et à deux ou trois conducteurs. 5 Un autre objet de l'invention est la réalisation d'une boucle sensitive fermée pour le traitement des données d'une mémoire du type 2 Jé D à deux conducteurs» Un autre objet de l'invention est l'agencement des lignes de commande des bits dans une mémoire du type 2 % D, de façon 10 que la charge représentée par les lignes non sélectionnées soit minimale, et que des résistances terminales efficaces puissent être prévues dans le système. Ces buts, et d'autres encore, sont atteints grâce à l'invention jpar^ l'excitation sélective d'un interrupteur à tension 15 bipolaire couplé à un transformateur, et qui met sous tension une paire de lignes ou barres omnibus conductrices, et fournit des courants de polarités opposées données pour les cycles de lecture, et de polarités opposées inverses pour un cycle d'inscription. Les lignes de commande des bits conjuguées de groupes 20 appariés de deux ou quatre groupes de mots sont connectées à chacune des paires de barres. Dans une mémoire du type 2 D à deux conducteurs, les extrémités des lignes de commande des bits conjuguées d'une paire de groupes de quatre mots sont connectées aux deux bornes d'entrée d'un dispositif de couplage 25 équilibreur de lecture, par l'intermédiaire d'une première paire de diodes sélectrices polarisées de façon à être rendues conductrices en sens direct par le passage des courants de lecture, et à celles d'un dispositif de couplage équilibreur d'inscription, par l'intermédiaire d'une deuxième paire de diodes sélec-50 trices polarisées, de façon à être rendue conductrice en sens direct par le passage des courants d'inscription. Ces dispositifs de couplage équilibreurs sont du type constitué par un transformateur équilibré comportant deux enroulements connectés à une borne de sortie commune et, dans le cas du dispositif 55 équilibreur de lecture, un troisième enroulement de sortie. Les bornes de sortie des transformateurs équilibreurs de lecture respectivement associés aux bits de rang pair et de rang impair adjacents d'une paire de mots donnée sont connectées par un interrupteur de lecture et par un stabilis,_:-eur d'impulsions 71 11914 4 2085863 de courant montés en série, de sorte que le courant de lecture qui passe dans les lignes de commande conjuguées des bits de deux groupes de mots revient par la deuxième barre, en passant par les lignes de commande conjuguées des mêmes deux groupes 5 de mots, le mot désiré, dans un 'groupe donné, est ensuite choisi par une impulsion de courant envoyée dans une ligne sélectionnée de commande des mots. Un amplificateur sensitif séparé est connecté au troisième enroulement de chacun des transformateurs équilibreurs et 10 la borne de sortie de chacun de ces transformateurs équilibreurs est connectée à un circuit de masse, par l'intermédiaire d'un interrupteur de commande d'inscription monté en série avec le stabiliseùr- .• d* impulsions de courant. Un même jeu d'interrupteurs de lecture, d'écriture, et de transformateurs 15 de couplage équilibreurs peut ainsi desservir un certain nombre de paires de barres omnibus d'une mémoire d'une capacité de 4- E x M, E étant le nombre de barres, et M étant le nombre des lignes de commande des mots orthogonales à une ligne de commande des bits connectée à une barre. Les lignes de commande des bits 20 peuvent être repliées sur elles-même pour faciliter la mise en place aux extrémités de chacune d'elles, d'une résistance terminale individuelle. Dans le cas d'une mémoire du type 2 1k D à trois conducteurs, la disposition est la même pour les barres omnibus, les 25 lignes de commande des bits et les lignes de commande des mots, mais au lieu que les lignes de commande des bits appariées soient connectées aux transformateurs équilibreurs, les lignes de bits adjacentesde rang pair et de rang impair d*un mot donné sont connectées à un interrupteur de lecture et à un stabi-30 liseur d'impulsions. Un enroulement sensitif séparé, monté sur le troisième conducteur, est connecté à un amplificateur sensitif. Le même interrupteur de lecture dessert ainsi deux groupes de mots, au lieu de quatre dans le cas d'une mémoire du type 2 D à deux conducteurs. 35 D'autres buts, caractéristiques et avantages de l'inven tion ressortiront encore de la description qui va suivre, description faite à titre purement explicatif et nullement limitatif, et avec référence aux dessins annexés, dans lesquels i - la figure 1 représente schématiquement un mode de réali 71 11914 5 2085863 sation de l'invention permettant d'exciter sélectivement les lignes de bits d'une mémoire du type 2 % D à deux conducteurs; - la figure 2 représente schématiquement un amplificateur sensitif utilisé dans le système de la figure 1; 5 - la figure 3 représente schématiquement la façon suivant laquelle des lignes de commande de mots peuvent être incorporées dans le système de la figure 1 en réservant des emplacements pour le branchement de résistances terminales efficaces. - la figure 4- représente schématiquement des interrupteurs 10 bipolaires utilisés dans le système de la figure 1, sur les lignes de bits; et — la figure 5 représente schématiquement un mode de réalisation de l'invention permettant la sélection des lignes d'excitation des bits dans une mémoire du type 2 % D à trois conduc- 15 teurs. La figureImontre un système de sélection de l'excitation des lignes de bits sans considération de la topologie de ces lignes. Le système représenté comprend une pluralité de lignes ou barres omnibus distributrices appariées, telle que celles 20 référencées 10 et 11, connectées aux enroulements secondaires de transformateurs tels que celui référencé Tl. Bien que seuls deux transformateurs Tl et T2 aient été représentés, il est sous-entendu que ces transformateurs peuvent être incorporés au système en nombre quelconque, leur nombre dépendant seulement 25 de la capacité désirée pour la mémoire. En cours d'opérations, un seul de ces transformateurs est excité à un instant quelconque donné, et il fournit alors une impulsion de courant d'une certaine polarité s'il s'agit d'un cycle de lecture, et de polarité opposée s'il s'agit d'un cycle d'inscription, ceci de 30 la manière qui sera'décrite en détail plus loin, avec référence à la figure 4. Chacune des barres omnibus du système dessert deux lignes de commande des bits conjuguées pour chacun de ÎT bits, U étant de préférence un nombre pair, un bit d'un mot donné étant inscrit 35 dans l'un des tores magnétiques d'une ligne. Les deux premières lignes et B^ contiennent les bits de rang le plus bas de groupes de mots A B, chacun de ces groupes étant constitué par un nombre de mots égal au nombre de tores situés sur la ligne de bits considérée. Pour plus de simplicité, quatre tores 40 magnétiques seulement ont été représentés sur chaque ligne, mais 71 11914 g 2085863 il doit être sous-entendu qu'un grand nombre M de ces tores peut être prévu, en vue de constituer pour chaque paire de barres une mémoire d'une capacité totale de quatre N x M bits. La raison de la présence de ce facteur 4 apparaîtra par la suite. 5 Les deuxièmes bits (de rang immédiatement suivant) des groupes de mots A et B sont inscrits dans des lignes A^ et Bg reliées à la barre 11. Les troisièmes bits des groupes de mots A et B sont inscrits dans des lignes A^ et B^ (non représentées) connectées à la barre 10, et ainsi de suite, les bits de rang 10 pair étant inscrits dans des lignes conjuguées connectées à la barre 11, les bits de rang impair étant inscrits dans des lignes conjuguées connectées à la barre 10. Cette connexion alternative des lignes de commande des bits associées aux groupes de mots A et B avec les barres appariées est désirable du 15 fait qu'elle permet, selon l-'une des caractéristiques de l'invention, de faire partager par deux lignes adjacentes de bits pairs et impairs un même interrupteur de lecture Q-^. ' Les lignes de commande des bits des groupes de mots C et D sont, de même, connectées aux barres 10 et 11 mais, dans ce 20 cas, les lignes de bits de rang impair sont connectées à la barre 10, et les lignes de bits de rang pair sont connectées à la barre 11. De la sorte, les noyaux magnétiques des quatre groupes de mots A à D sont, desservis par deux paires de barres 10 et 11, chacun de ces groupes comportant M mots de N bits, 25 ce qui donne à la mémoire une capacité de 4 M x ïï" bits, d'où la présence dudit facteur 4. Les lignes de bits qui se correspondent dans les groupes de mots A et B reçoivent des courants d'excitation de la même polarité, mais la polarité appliquée aux lignes de bits de rang 30 pair est toujours opposée à celle appliquée aux lignes de bits de rang impair,du fait de la disposition en sens opposés des enroulements•secondaires du transformateur auquel les barres sont couplées, comme l'indiquent sur les figures les points figuratifs conventionnels. De la sorte, les courants d'excita-35 tion circulent en parallèle dans deux lignes conjuguées, entre la barre 10 et un transformateur équilibreur 12 et ils reviennent en parallèle, par deux lignes conjuguées, entre un transformateur équilibreur 12' et la barre 11. Par exemple, si- un interrupteur bipolaire 13 est actionné pendant un cycle de lec 71 11914 7 2085863 ture, de façon à envoyer une tension positive dans la barre 10, un courant positif circule dans toutes les lignes de commande de bits de rang impair telles que les lignes A^et B^.Des diodes sélectrices T>2 sont par suite polariséeaen sens direct, et 5 elles envoient des courants d'excitation par les lignes A-^ et B^ sur le collecteur d'un transistor qui est représenté sous la forme d'un interrupteur d'entretien de type courant» Pendant chacun des cycles de lecture, cet interrupteur est aussi actionné pour lui faire fournir des courants équilibrés qu'il prélève 10 sur les bornes du transformateur équilibreur 12 dont l'une des bornes de sortie est reliée à ce transistor Q-^. Le transformateur 12 est un transformateur à prise médiane comportant un troisième enroulement connecté à un amplificateur sensitif 14» Si un chiffre binaire 1 est lu dans l'un des noyaux magnétiques 15 de l'une des deux lignes conjuguées A-^ et par un courant sélectif d'excitation des mots (circulant dans une ligne orthogonale, non représentée, associée à une seule ligne de bits), une impulsion représentant ce chiffre binaire 1 apparaît alors à la sortie de l'amplificateur 14. 20 Un tel emploi d'un transformateur équilibreur et d'un amplificateur sensitif ne constitue pas une caractéristique de la présente invention, sauf en ce qui concerne le fait que, selon l'invention, cet emploi s'effectue en conjonction avec une combinaison comportant une paire de barres commandées par le 25 même interrupteur bipolaire. L'amplificateur 14 peut être un amplificateur non inverseur de type courant tel qu'un amplificateur d'entrée différentiel à haut gain par exemple. Bien que cet amplificateur 14 soit représenté sous la forme d'un amplificateur opérationnel à.une seule sortie, il est en fait un am-30 plificateur différentiel de sortie dont l'entrée comporte un circuit d'équilibrage purement résistant qui élimine les effets des fortes différences de tension qui se produisent au cours d'un cycle de lecture. Ces différences sont dues aux déséquili-brages inévitables des résistances des lignes de bits conjuguées 35 et des diodes sélectrices. Le circuit équilibreur à courant continu de l'amplificateur 14 est représenté sur la figure 2. En supposant que les lignes de bits A-^ et B^ sont toutes deux excitées positivement pour un cycle de lecture (c'est-à-dire dans le sens indiqué par 71 11914 8 2085863 les flèches référencées +1), l'intensité totale qui circule dans le transistor est égale à la somme (+2 1) des intensités qui circulent dans les lignes et B^. Si les résistances des lignes A-^ et B^ et des diodes et ^ s'équilibrent, les 5 deux bornes d'entrée de l'amplificateur 1A sont au. même potentiel par rapport au circuit de masse. Mais, du fait qu'un déséquilibre entre ces résistances est inévitable, une différence de potentiel apparaîtrait sur les bornes d'entrée d'un amplificateur différentiel 14-a si celui-ci n'était pas associé à un 10 circuit équilibreur purement résistant constitué par deux transistors Q2 e-k montés en collecteur commun (émetteur commandé) et par un transistor ^ à jonction à effet de champ. lie signal de commande appliqué à la gâchette du transistor à effet de champ est normalement positif par rapport au circuit 15 de masse, de sorte que toute différence de potentiel (typiquement de l'ordre de 150 mîT) qui apparaît sur les bornes de sortie de l'amplificateur 14-a est shunté par le transistor à effet de champ. Des résistances et choisies très fortes (typiquement de 5 k ohms) confèrent de longues constantes de 20 temps aux circuits résistance-capacité qu'elles constituent avec des condensateurs de couplage et Og. . Dès que les perturbations transitoires provoquées par l'arrivée d'une impulsion de courant de lecture se sont dissipées, et que les courants de lecture qui circulent dans les li-25 gnes A1 et B^ se sont stabilisés, le transistor est rendu non conducteur par une tension négative appliquée à sa gâchette, les bornes d'entrée de 1 'amplificateur différentiel 14-a demeurent alors très sensiblement au même potentiel, du fait de la longue constante de temps des circuits résistance-capacité de 30 couplage. Après quoi, lorsqu'un courant de lecture circule dans une ligne de commande de mots, et que le noyau magnétique de l'une des lignes de bits A^ et B^^ est commuté, une impulsion est appliquée par le transformateur 12 et par l'intermédiaire des condensateurs de couplage C-^ et 0£ aux bornes d'entrée de 35 l'amplificateur différentiel 14-a. L'impulsion perçue et amplifiée par cet amplificateur apparaît alors sur ses bornes de sortie et elle est utilisée, à la manière habituelle, comme signal stroboscopique dans un univibrateur tampon. Le transistor Q1 qui constitue l'interrupteur de lecture, 71 11914 9 2085863 est représenté connecté par son émetteur, et par l'intermédiaire d'un régulateur d'impulsions 15» à la prise médiane du transformateur équilibreur 12' associé au bit de rang pair suivant. Selon une autre caractéristique de l'invention, ce montage per-5 met au transistor interrupteur de lecture de desservir deux rangs de bits adjacents. Mais la caractéristique de l'invention consistant dans l'emploi de barres appariées peut être utilisée avec avantage sans recourir à ce montage en connectant, d'une manière plus courante, l'émetteur du transistor à un accu-U_q mulateur d'énergie électrique ou à une source d'impulsions bipolaire. Dans ce cas, un transistor constituant un interrupteur de lecture doit être prévu pour chacun des autres transformateurs équilibreurs 12', 12"... ces transistors-interrupteurs étant connectés à des sources d'impulsions de courant de polari-15 té appropriée. le régulateur d'impulsions 15 est constitué par Tin transformateur Tj dont le noyau présente une boucle d'hystérésis rectangulaire,- et qui est polarisé dans l'tin de ses enroulements par une source de courant continu constant 16. le deuxième en-20 roulement de ce transformateur est monté en série avec le transistor Q^. lorsque ce transistor est conducteur, le courant qui passe dans le deuxième enroulement du transformateur augmente jusqu'à ce que la polarisation constante de ce transformateur soit surpassée, et que le champ magnétique créé augmente la 25 coercitivité de son noyau à boucle d'hystérésis rectangulaire. A ce moment, l'impédance du noyau de ce transformateur passe brusquement d'une valeur très faible à une valeur très forte, ce qui a pour effet de stabiliser à son niveau maximal le courant qui circule dans le transistor. 50 Pendant que des courants positifs circulent dans les li gnes A^ et B-^ au cours du cycle de lecture d'un mot du groupe A ou du groupe B, des courants négatifs circulent dans les lignes Ag et Bg, entre le transformateur équilibreur 12' et la barre 11, par les diodes sélectrices D^ et D^ . Par suite, si le ■ 35 transistor formant interrupteur de lecture est conducteur, la prise médiane du transformateur équilibreur 12 offre un circuit de retour pour les courants positifs qui circulent dans les lignes A^ et B^. la lecture d'un mot des groupes C et D s'effectue par une 71 11914 10 2085863 action exercée sur l'interrupteur bipolaire 13, qui lui fait envoyer une tension négative sur la barre 10, et une tension positive sur la barre 11. Il s'ensuit que des courants circulent dans les trajets et D^ dans le sens positif (sens 5 descendant sur la figure) par des diodes D^ et Dg, et reviennent dans les trajets Gg et Dg par l'intermédiaire de diodes D^ Dg dans le sens négatif (sens montant), en'direction de la barre 10. La polarité choisie pour l'interrupteur bipolaire est donc celle de l'une des coordonnées de sélection des mots du 10 fait que, lorsque l'un de ces interrupteurs est sélectionné pour que deux barres d'une même paire adressent quatre groupes de mot A, B, G et D, la polarité de la tension envoyée doit être choisie de façon à limiter cet adressage à deux de ces quatre groupes. La sélection de l'un de ces groupes, et celle 15 d'un mot dans ce groupe, sont finalement effectuées dans les deux groupes par l'excitation d'une seule ligne de commande des mots, ainsi qu'il sera expliqué en se référant à la figure 3. . La disposition et le fonctionnement, qui viennent d'être décrits, des éléments compris dans le cadre en pointillés dési-20 gné par 18, en se référant à un cycle de lecture de bits 1 et 2 appartenant à un mot à sélectionner dans l'un des quatre groupes de mot A à D, sont les mêmes pour les autres paires de bits successives. C'est pour cette raison que le nombre de bits composant un mot doit, de préférence être pair. Si ce nombre N 25 est impair, le stabiliseur du transformateur équilibreur associé à la dernière position de bit dans un mot, nécessite l'emploi d'un interrupteur individuel. D'autres groupes de mots peuvent être lus de la même manière par un actionnement sélectif d'autres interrupteurs bipolaires tels que l'interrupteur 13' qui 30 commande les barres 10' et 11' affectées à 4 groupes de mot E à H. Un seul et même jeu de transistors constituant les interrupteurs de lecture et de transformateurs équilibreurs peut desservir un nbmbre raisonnable (E) de paires de barres et il en est de même pour les interrupteurs d'écriture et les transforma-35 teurs- équilibreurs utilisés dans les cycles d'inscription. Par conséquent, la capacité totale de la mémoire bits, qui est de 4 H x M pour une seule- paire de barres, passe à 4 E x IT x M si, selon une autre caractéristique de l'invention, il est utilisé plusieurs transformateurs d'équilibrage. 71 11914 11 2085863 La description, qui va suivre se rapporte à un cycle d'inscriptions des bits 1 et 2 avec référence aux seuls composants inclus dans le cadre 18 du fait que, exactement comme dans un cycle de lecture, le système fonctionne de façon identique pour 5 les bits 3 à U. Dans un cycle d'inscription, la polarité de l'interrupteur de lecture bipolaire 13 est toujours celle de l'une des coordonnées de sélection, mais la polarité sélectionnée pour l'inscription dans un groupe de mots donné est inverse de celle sélectionnée pour lire ce même groupe de mot. En suppo-10 sant que le groupe A soit sélectionné, une tension négative est appliquée à la barre 10, et une tension positive à la barre 11, en vue de polariser en sens direct les diodes D^ et Il s'ensuit qu'un courant négatif (montant) circule dans les lignes Ai et B^ et .qu'un courant négatif (descendant^ circule dans les 15 lignes Ag et Bg . Les diodes D^ et D^q sont connectées à un équilibreur 19 dont l1-unique sortie est connectée à un transformateur stabiliseur du courant d'excitation. L'enroulement de polarisation de ce transformateur T'^ est branché sur la source de courant à tension constante, soit en parallèle, soit 20 en série avec les enroulements de polarisation des autres transformateurs, de préférence en série. Un transistor Q^, connecté à un transformateur d'entretien, est actionné de façon à permettre la circulation d'ion courant d'excitation négatif dans les lignes A^ et B^. De même, des diodes D^ et D-^ sont connectées 25 à un équilibreur 19'» et un transistor Qg est actionné pour per*-mettre la circulation d'un courant d'excitation positif dans les lignes Ag» B^ . Mais ces transistors et Qg ne sont actionnés que conditionnellement, suivant qu'un chiffre binaire 1 est à inscrire ou non dans les emplacements.1 et 2 du mot sélectionné. 30 La sélection d'un mot pour un cycle d'inscription s'effec tue par excitation de la ligne de commande des mots appropriée, à l'aide d'un courant d'une polarité opposée à celle du courant utilisé pour le même mot, dans un cycle de lecture.. De la sorte, un même jeu d'interrupteurs et d'équilibreurs d'écriture peut 35 desservir toutes les paires de barres, de la même façon que peut, le faire un même jeu d'interrupteurs-et d'équilibreurs d'écriture. Ceci permet une réduction importante du nombre des éléments sélecteurs à prévoir, ce nombre étant divisé par 4 du fait qu'une même paire de barres dessert quatre groupes de mots, 40 ou même plus, un nombre quelconque raisonnable d'autres paires 71 11914 -12 2085863 de barres pouvant être prévu dans le système sans augmenter le nombre des interrupteurs et des équilibreurs de sélection des bits. Ces caractéristiques de l'invention présentent d'autres 5 avantages» qui consistent en la diminution de la consommation totale d'énergie, et en la réduction à un minimum de la charge des lignes non sélectionnées, du fait de la présence des boucles de déviation fermées et équilibrées. Les courants équilibrés en provenance des transformateurs d'excitation, et qui 10 passent dans des équilibreurs dont les sorties uniques sont en série avec des stabiliseurs de courant, assurent une grande précision de fonctionnement avec charge minimale en parasites, facteur d'utilisation élevé (pouvant atteindre 85% environ) et pleine utilisation de la tension disponible, ce qui pennet 15 d'obtenir des temps d'établissement des impulsions très courts sans forte surcharge des composants des circuits. Chaque barre omnibus peut être aisément munie de son impédance terminale en caractéristique/utilisant une résistance montée à son extrémité mise à la masse, comme la résistance 20 placée à l'extrémité 20 de la barre 10, et chacune des lignes de commande des bits peut facilement être munie d'une résistance terminale à chacune de ses extrémités, en la repliant sur elle-même, comme on l'a représenté sur la figure 3, ce qui facilite la mise en place de résistances terminales entï-e ses _déux 'extrémités, comme le mon-25 tre la résistance 21 montée entre les extrémités de la ligne A^. Dans un système typique de traitement des données, la longueur d'un mot est de 20 bits. Par conséquent, si toutes les lignes de bits étaient excitées par une seule paire de barres et un seul interrupteur bipolaire, le nombre des lignes de bits 30 qui pourraient être excitées simultanément à un instant quelconque donné serait de 4-0. Plutôt que de prévoir des interrupteurs bipolaires et des transformateurs capables de desservir une si forte charge, il est préférable de séparer les mots inscrits en sections, par exemple en cinq sections de quatre bits chacune. 35 La charge sur un transformateur quelconque du système est alors, à un instant quelconque donné, constituée seulement par quatre lignes de bits. Dans le cas de mots plus longs, le nombre de ces sections peut être augmenté, et le nombre des bits de chacune de ces sections peut être porté à six. 71 11914 13 2085863 Sur la figure 3» les lignes desservant les groupes de mots appariés tels que les groupes A et B, sont disposées dans des plans de noyaux magnétiques séparés 22 et 23, en vue de faciliter l'installation de lignes de commande des mots ortho-5 gonales, telles que les lignes 24- et 25 des groupes de mots A et C, et les lignes 26 et 27 des groupes de mots B et D. Chacune dè ces lignes de commande des bits est repliée dans le plan de ses noyaux magnétiques. De la sorte, chaque système d'excitation d'un mot peut desservir deux mots de deux groupes 10 de mots en faisant de la polarité une coordonnée supplémentaire de sélection des mots. Par exemple, pour la lecture du premier mot du groupe A, les barres 10 et 11 sont excitées suivant la polarité représentée qui fait circuler les courants d'excitation dans -les sens indiqués. Les lignes des groupes de mots C et D ne sont alors pas conductrices, du fait de la polarité des diodes sélectrices de la figure 1. Lorsqu'un courant positif circule dans la ligne de mots 24 dans le sens indiqué, le premier noyau magnétique de la ligne de bits A^ et ceux de toutes les autres lignes de rang impair sont commutés de même 2o que le dernier noyau magnétique de la ligne et de toutes les autres lignes de rang pair,en vue de constituer un mot. Si le sens du courant d'excitation est inversé, c'est alors le dernier noyau magnétique des lignes de bits de rang impair, et le premier des lignes de bits de rang pair qui sont commutés. De 25 la sorte, une ligne de commande de mots peut sélectionner l'un quelconque de deux mots, suivant la polarité du courant utilisé pendant un cycle de lecture. Pour l'adressage d'un mot donné au cours d'un cycle d'écriture, la polarité des courants d'-ex-citation est simplement inversée. Le réseau de sélection de la 30 ligne de mots appropriée et de la polarité des courants d'excitation, peut être de tout type classique connu. La figure 4 représente un interrupteur de tension bipolaire tel que celui associé au transformateur Chacun des transistors et est, pour les besoins de cette descrip-35 tion, supposé constituer un interrupteur d'entretien couplé avec un transformateur. Le transistor Q-^ constitue un inten>-rupteur qui ferme son circuit pendant l'établissement d'une impulsion de lecture ou d'une impulsion d'inscription de l'une ou l'autre polarité dans le transformateur , pour que soit 40 appliquée sur l'enroulement primaire de ce transformateur une 71 11914 14 2085863 tension de 2 7. Après que l'intensité passante a atteint une valeur prédéterminée, la tension appliquée au transformateur peut être ramenée à 1 V par coupure du transistor Q^l* ^ retour du courant vers la source d'énergie négative -V s'effec-c; tue par une diode Bl7. En pratique, le temps pendant lequel le transistor est maintenu conducteur peut ê-tre différent pendant les cycles de lecture et pendant les cycles d'inscription, pour que le flux magnétique dans le transformateur ait la même intensité, malgré l'inégalité des périodes de ces cycles. 1Q Des transistors à coopèrent avec des diodes sé lectrices branchées aux extrémités opposées des lignes de commande des bits, et telles que les diodes D^ à D^ montées à l'extrémité de la ligne A^ et qui forment une matrice de sélection qui permet d'envoyer des courants bipolaires dans l'une de N 15 paires de lignes dans un sens, et dans l'une de ces N paires de lignes en sens opposé, soit pour un cycle de lecture soit pour un cycle d'inscription. Les transistors et Q15 sont actionnés simultanément pour l'envoi de courants de lecture dans les lignes de bits des groupes de mot A et B, et les transistors 20 Q'ij et sont actionnés pour l'envoi de courants de lectùjre dans les lignes de bits dès groupes C et D. La sélection des transistors, au cours d'un cycle d'inscription, est l'inverse de celle effectuée au cours d'un cycle de lecture. En pratique, un cycle de lecture (qui constitue l'une des phases d'un cycle 25 complet de ia mémoire) précède un cycle d'inscription, de sorte que la sélection des transistors actionnés est toujours celle qui correspond à l'envoi d'un courant de lecture dans le groupe de mots désiré. Après terminaison du cycle de lecture, un élément de commande séquentielle de la mémoire inverse simplement la 30 sélection existante. L'adjonction d'un autre jeu de transistors interrupteurs Qlg à correspondant respectivement aux: transistors inter rupteurs Q12 à. Q15 de la manière indiquée, permet l'excitation sélective de quatre transformateurs par une tension de polarité 35 sélectionnée. TJn réseau 30 de diodes sélectrices évite l'établissement de circuits de fuite passant par les transformateurs non sélectionnés, ceci de la façon bien connue de tout homme du métier. 71 11914 15 2085863 Les emplacements de mots d'une mémoire sont en général adressés par ordre numérique,, Pour faciliter cet adressage des lignes de commande des bits par groupe de mots, les adresses des emplacements de mot peuvent être groupées en une séquence 5 pour les groupes de mots A, B, C et D, chacun de ces groupes comportant 211 adresses. De la sorte, les bits des emplacements n+ 2 et n + 1 sont respectivement 00, 01, 10 et 11 dans les groupes A, B, C et D. Par conséquent, pour sélectionner les groupes de mots appariés (A,B) et (C,D), il suffit d'observer 10 la valeur du bit qui est sur l'emplacement n+2 du mot adressé. Du fait que chaque transformateur (qui dessert une paire de barres) commande quatre groupes de mots, 16 nferie procédé peut être utilisé pour adresser les paires de barres à condition que les groupes"de mots soient assignés à des paires de barres numé-15 rotées en succession. De la sorte les emplacements, dans un mot adressé, des bits d'un rang supérieur à celui du bit n+2 peuvent être utilisés pour actionner sélectivement un interrupteur bipolaire qui commandera le groupe de mots que l'on désire adresser. La sélection finale de l'emplacement de mot à adresser s'effec-20 tue en sélectionnant la ligne de commande des mots appropriée à l'aide de la manière habituelle des bits 1 à n+1. Après que le décodage a été effectué, et que les transistors appropriés des interrupteurs de tension ont été actionnés, une tension 2V/n apparaît sur chacun des deux enroulements 25 secondaires du transformateur sélectionné, pendant la durée de l'établissement de l'impulsion, n étant le rapport des nombres de spires choisi pour permettre que des lignes de bits en nombre désiré puissent être connectées à chaque barre. Ainsi, qu'il a été précédemment-indiqué, ce nombre doit être pair. Par 30 suite, le rapport m du nombre de spires de chaque transformateur est Bip/21^ expression dans laquelle 1^ est l'intensité que le circuit primaire du transformateur est capable de recevoir. Ainsi qu'on le voit sur la figure 1, lorsque'le transformateur est sélectionné, une tension circule dans les barres 35 10 ei; 11 en direction des lignes de connnande des bits, et polarise en sens direct un jeu d'électrodes sélectrices. Par exemple, 11 actionnement des transistors Q.-^ et Q15 de la figure 4 rend conductrices en sens direct les diodes D^ et Dg connectées à la ligne de bits A-^ ainsi que toutes celles de la même 40 polarité connectées aux lignes de bits de la barre 10, et l'ac— 71 11914 16 2085863 tionnement des transistors Q-^ et Qj_4. rend conductrices en sens direct toutes les diodes de polarité opposée, connectées aux mêmes lignes de bits. Il s'ensuit qu'un courant de la polarité appropriée circule dans les lignes de bits des groupes de mots 5 sélectionnés par l'un des interrupteurs sélecteurs bipolaires. Après que les courants se sont établis dans ces lignes, tin courant est établi dans la ligne de mots appropriés, le temps d'établissement de ce courant étant plus long dans un cycle de lecture, du fait qu'un courant stable doit être déjà présent 10 dans les lignes de bits lorsque l'impulsion d'excitation de mot est appliquée, pour que ces lignes de bits puissent être utilisées pour la perception des chiffres binaires du mot en cours de lecture. La figure 5 représente schématiquement la disposition de 15 la commande des lignes de bits dans une mémoire du type 2 D à trois conducteurs. Cette disposition étant très similaire à celle de la figure 1, qui se rapporte à une mémoire à deux conducteurs, les mêmes éléments ont été désignés par les mêmes références» La différence entre les deux dispositions consiste 20 en ce qu'il est prévu un enroulement sensitif distinct, tel que chacun des enroulements sensitifs 31 et 32 pour chacun des bits 1 et 2. Les amplificateurs sensitifs 33 et 34- branchés sur les enroulements 31 et 32-sont des amplificateurs de type courant, ne comportant pas de circuit d'équilibrage purement 25 résistant à leur entrée. Du fait que les lignes conjuguées ne sont pas connectées aux amplificateurs sensitifs, deux groupes de mots A et C peuvent seulement être desservis, mais le nombre des lignes de bits connectées aux barres 10 et 11 peut être le même. Il s'en— 30 suit qu'un même interrupteur bipolaire peut être utilisé pour lire et inscrire deux fois plus de bits que dans un système à deux conducteurs. La suppression dans les enroulements sensitifs des bruits parasites qui proviennent de la coupure du courant d'excitation des bits dans la moitié des noyaux magnétiques 35 d'une certaine polarité, et dans l'autre moitié de ces noyaux de.polarité opposée d'une ligne de commande des bits donnée, s'effectue de la manière habituelle, comme représenté schématiquement sur la figure 5» . ' 71 11914 17 2085863 En cours d'opération un groupe de mots, le groupe A par exemple, est sélectionné de la façon précédemment décrite. Dans le cas d'un cycle de lecture, le transistor est rendu conducteur comme précédemment indiqué, et le courant de lecture 5 en provenance de la barre positive 10 qui circule dans la ligne A^ de commande des bits, revient par la ligne Ag de commande des bits, et la barre négative 11. La lecture d'un mot du groupe C s'effectue en inversant les polarités des barres 10 et 11. Des diodes sélectrices, telles que les diodes D^ et D^, 10 empêchent comme dans les circuits de la figure 1 l'établissement de circuits de fuite par les lignes de commande non sélectionnées. Dans le cas d'un cycle d'inscription, la sélection des lignes de commande des bits s'effectue de la même façon que 15 pour un cycle de lecture, mais la polarité des barres est inversée. Le transistor demeure coupé et les interrupteurs d'inscription, tels que les transistors et sont rendus conducteurs. Par exemple, pour l'inscription d'un mot dans le groupe A, l'interrupteur bipolaire 13 est actionné de façon 20 à envoyer une tension négative dans la barre 10 et une tension positive dans la barre 11„ Lorsque les transistors et sont rendus conducteurs, des courants circulent dans led lignes de commande des bits A^ Ag, par l'intermédiaire des diodes sélectrices D^ et D^. 25 Dans un système de mémoire a trois conducteurs, les lignes de commande de mots sont disposées de la même façon que dans le cas d'un système à deux conducteurs. Toutefois et du fait que seules les lignes de bits des groupes A et C sont connectées-aux barres 10 et 11, seul le plan de noyaux magnétiques 22 de 30 la figure 3 est nécessaire. Si les lignes de commande des bits sont repliées sur elles-mêmes dans ce plan, de façon que les noyaux magnétiques de chacune de ces lignes soient disposés suivant deux colonnes adjacentes, la mise en place' des enroulements sensitifs respectivement associés à chacune des lignes 35 bits et la suppression des bruits parasites de coupure, sont largement facilitées. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation décrits, mais s'étend à toutes les variantes conformes à son esprit. 71 11914 1§ 2085863 BEVEHDICATICmS 10 15 20 25 30 1.- Mémoire à noyaux magnétiques, caractérisée en ce qu'elle comporte une pluralité de transformateurs munis chacun d'un enroulement primaire et de deux enroulements secondaires, une première borne de chacun de ces enroulements secondaires étant connectée à un circuit de masse, les deux enroulements secondaires de chaque transformateur étant bobinés de façon à fournir des tensions sensiblement égales et de polarités opposées sur leurs deuxièmes bornes respectives, en réponse au passage d'une impulsion de tension appliquée à l'enroulement primaire du transformateur considéré, une pluralité de barre omnibus, connectées chacune à la deuxième borne d'un seul de ces enroulements secondaires, et de façon que toutes ces barres omnibus soient associées par paires par les enroulements primaires des transformateurs, couplés par induction avec lesdits enroulements secondaires, une pluralité de lignes de commande des bits, un seul groupe de ces lignes de commande étant connecté à la barre omnibus d'une paire donnée, et un seul groupe de ces lignes de commande étant connecté à l'autre barre omnibus de ladite paire des dispositifs permettant d'exciter sélectivement l'enroulement primaire d'un transformateur dont les enroulements secondaires sont connectés à ladite paire de barres omnibus par une impulsion de tension d'une certaine polarité, ce par quoi l'une des barres omnibus d'une paire donnée fonctionne comme ligne de distribution d'une impulsion de tension de ladite polarité pour les lignes de bits qui lui sont connectées, l'autre ligne omnibus de ladite paire fonctionnant comme ligne de distribution d'une impulsion de tension de polarité opposée, et des dispositifs interrupteurs connectés à ladite pluralité de lignes de commande des bits par leurs extrémités respectives les plus éloignées des barres omnibus et qui permettent d'établir pour lesdites impulsions de'tension des circuits de lecture et des circuits d'inscription passant par lesdites lignes. le dispositif interrupteur qui permet d'envoyer un courant de lecture dans une ligne donnée connectée à l'une des barres omnibus d'une paire donnée comprend un interrupteur série de lecture qui permet de connecter ladite ligne donnée avec une seulé ligne connectée à l'autre barre omnibus de ladite paire, cette ligne en ce que 71 11914 19 2085863 donnée étant associée à un emplacement de bits donné, dans un mot inscrit dans un seul groupe de lignes, ladite seule ligne étant associée à un seul emplacement de bits dans ledit mot inscrit dans ledit seul groupe de lignes, ce par quoi la moitié 5 des bits du mot inscrit est lue sur des lignes de bits connectées à ladite première barre omnibus, et l'autre moitié sur l'autre barre de ladite paire donnée. 3.- Mémoire selon la Revendication 2, caractérisée en ce que ledit interrupteur série de lecture qui permet de relier 10 ladite ligne donnée est connecté à la première barre omnibus et à ladite seule ligne connectée à l'autre barre et connecte une ligne donnée associée à ladite autre barre omnibus et une seule ligne associée à la première barre omnibus; et en ce que des diodes 'sélectrices sont montées en série avec chacune des 15 lignes ainsi reliées à l'un des côtés dudit interrupteur et à chacune des lignes ainsi reliées à l'autre côté de cet interrupteur, pour la lecture de courant de polarité donnée, ce par quoi un mot inscrit dans un deuxième groupe de lignes peut être lu à l'aide d'un jeu d'interrupteurs série, l'un de ces 20 interrupteurs permettant la lecture de bits alternés du mot à lire, la détermination de celle des lignes desdits seuls groupes dépendant de la polarité de l'impulsion appliquée à l'enroulement primaire d'un transformateur dont les enroulements secondaires sont connectés à ladite paire de barres omnibus. 25 4-.- Mémoire selon la Revendication 3» caractérisée en ce que ledit dispositif interrupteur comprend une pluralité d'interrupteurs d'inscription, un interrupteur d'inscription donné couplant avec le circuit de masse chacune des lignes rattachées à l'un de ses côtés, les lignes ainsi couplées à la masse par 30 cet interrupteur d'inscription étant connectées avec celui-ci par des diodes sélectrices polarisées de façon à envoyer dans chacune des lignes un courant d'inscription de polarité opposée à celle du courant de lecture qui circule dans la "ligne considérée. 35 5«— Mémoire selon la Revendication 4-, caractérisée en ce qu'elle comporte des dispositifs de stabilisation des impulsions montés individuellement en série avec chacun des interrupteurs de ses dispositifs interrupteurs. 6.- Mémoire selon la Revendication 5» caractérisée en ce 71 11914 20 2085863 qu'elle comporte une pluralité d'enroulements sensitifs à raison d'un de ces enroulements pour chacune des lignes de commande connectées à chacune des paires de barres omnibus et qui correspondent à un même emplacement de bits, un amplificateur 5 sensitif individuel étant connecté avec chacun de ces enroulements sensitifs» 7.- Mémoire selon la Revendication 3, caractérisée en ce que ladite ligne donnée connectée à ladite première barre omnibus est reliée au premier côté de l'interrupteur de lecture 10 qui est associé avec une deuxième ligne connectée à ladite première barre, cette ligne donnée étant connectée avec ledit interrupteur de lecture par une diode sélectrice polarisée de façon à faire circuler un courant de lecture de même sens dans ladite ligne donnée, cette ligne donnée et ladite deuxième li-15 gne \étant connectées avec ledit interrupteur par un dispositif d'équilibrage; et en ce que ladite seule ligne connectée à la première barre omnibus et reliée à l'autre côté de l'interrupteur' de lecture est associée avec une quatrième ligne connectée à l'autre barre omnibus et connectée audit interrupteur de 20 lecture par une diode sélectrice polarisée de façon à laisser passer un courant de lecture de même sens que celui qui circule dans ladite seule ligne, cette seule ligne et ladite quatrième ligne étant connectées à l'interrupteur par un même dispositif équilibreur, de sorte que quatre groupes de mots 25 peuvent être inscrits dans les lignes de commande des bits connectées à ladite paire de barres omnibus. 8.- Mémoire selon la Revendication 7» caractérisée en ce qu'elle comporte une pluralité d'amplificateurs sensitifs et en ce que chacun des dispositifs équilibreurs qui couplent les 30 lignes de commande des bits et un interrupteur de lecture est constitué par un transformateur dont l'enroulement secondaire est connecté à un seul de ces amplificateurs sensitifs. 9.- Mémoire selon la Revendication 8, caractérisée en ce que chacun de ses amplificateurs sensitifs est un dispositif 35 amplificateur différentiel à deux bornes d'entrée et muni d'un circuit équilibreur purement résistant comprenant m premier circuit différentiateur résistance-capacité qui couple l'une des bornes de l'enroulement secondaire de 1'équilibreur à l'une des bornes dudit dispositif amplificateur différentiel, 71 11914 21 2085863 un deuxième circuit différentiateur résistance-capacité qui couple l'autre borne de l'enroulement secondaire de l'équilibreur à l'autre borne du dispositif amplificateur différentiel, et des dispositifs interrupteurs montés entre lesdites deux 5 bornes d'entrée et agencée de façon à être normalement conducteurs et à maintenir les deux bornes d'entrée des amplificateurs différentiels sensiblement au même potentiel par rapport au circuit de masse, et à couper le courant après que les parasites transitoires créés dans les lignes de commande des bits par 10 l'établissement du courant de lecture se sont dissipés, ce par quoi le signal qui est ensuite envoyé dans l'une ou l'autre des paires de lignes de commande des bits conjuguées couplées avec l'enroulement secondaire du dispositif équilibreur est amplifié sous forme d'un signal différentiel. 10.- Mémoire à noyaux magnétiques du type à deux dimensions 15 et demi et deux conducteurs, caractérisée en ce qu'elle comporte au moins deux groupes de mots constitués par des lignes de commande des bits, une paire donnée de ces lignes de commande étant connectée avec une ligne d'emplacement de bits de l'un des groupes de mots, et l'autre ligne avec un emplacement de bits de mê-20 me rang d'un autre groupe de mots, cette paire de lignes étant couplée avec un amplificateur sensitif par un dispositif équilibreur du type à transformateur, cet amplificateur sensitif comportant un dispositif amplificateur différentiel à deux bornes d'entrée, un dispositif équilibreur à courant continu faisant 25 partie dudit amplificateur sensitif comprenant un premier circuit différentiateur résistance-capacité qui couple l'une des bornes de l'enroulement secondaire du transformateur équilibreur et ' l'une des bornes dudit dispositif amplificateur différentiel; un deuxième circuit différentiateur résistance-capacité qui couple 30 l'autre borne de l'enroulement secondaire du transformateur équilibreur et l'autre borne du dispositif amplificateur différentiel, et des dispositifs interrupteurs montés entre lesdites deux bornes d'entrée, agencés de façon à être normalement conducteurs et à maintenir ces deux bornes d'entrée de l'amplificateur 35 différentiel sensiblement au même potentiel par rapport au circuit de masse, et à couper le courant après que les parasites transitoires se sont dissipés dans les lignes de commande des bits, ce par quoi un signal induit ensuite dans la paire de li 71 11914 22 2085863 gnes de commande des bits conjuguées couplées avec l'enroulement secondaire du transformateur d'équilibrage est amplifié: sous forme d'un signal différentiel. 11.- Mémoire selon la Revendication 10, caractérisée en ce 5 que ledit dispositif interrupteur eet un transistor à effet de champ comportant une électrode de commande et une électrode de sortie respectivement connectées à l'une et l'autre des deux bornes d'entrée dudit dispositif amplificateur, et une troisième électrode de déclenchement qui reçoit un signal qui commande 10 ses périodes de coupure. 12.- Mémoire à noyaux magnétiques du type à deux dimensions et demi, caractérisée en ce qu'elle comporte une pluralité de transformateurs, chacun d'eux comprenant un enroulement primaire et deux enroulements secondaires, chacun desdits enroule— 15 ments secondaires ayant deux.bornes dont la première est connectée à un circuit de masse, les enroulements secondaires d'un même transformateur étant bobinés de façon à fournir des tensions sensiblement égales et de polarités opposées à leurs deuxièmes bornes respectives, en réponse au passage d'une impulsion 20 de tension appliquée à l'enroulement primaire du transformateur considéré, une pluralité de paires de barres omnibus, chacune de ces paires étant associée avec l'un de ces transformateurs, l'une des barres de chacune des paires étant connectée à l'une des deuxièmes bornes des enroulements secondaires du transfor-25 mateur associé appartenant à ladite pluralité; une première pluralité de lignes de commande des bits connectées à la première barre omnibus d'une paire donnée, chacune de ces lignes passant par un groupe distinct de noyaux magnétiques associés avec des emplacements de bits donnés de groupes de mots diffé-30 rents, c'est-à-dire passant respectivement par les emplacements de bits de rang impair d'au moins un groupe de mots, et par les emplacements de bits de rang pair d'au moins un autre groupe de mots; une deuxième pluralité de lignes de commande de bits connectées à la deuxième barre de ladite paire, chacune de ces 35 lignes-passant par un groupe distinct de noyaux magnétiques correspondant à des emplacements de bits de mots différents, c'est-à-dire par des emplacements de bits de rang pair pour l'un des groupes de mots, et par des emplacements de bits de r^ng impair pour l'autre groupe de mots, des dispositifs qui permettent d'exciter sélectivement l'enroulement primaire du transformateur 71 11914 23 2085863 connecté avec ladite paire de barres omnibus, à l'aide d'une impulsion de tension d'une certaine polarité, et des dispositifs connectés aux extrémités de ladite première et ladite deuxième pluralité de lignes de commande des bits qui ferment le circuit ^ par ladite première pluralité de lignes pour les courants d'une polarité donnée, et par^adite deuxième pluralité de lignes pour les courants de polarité opposée. 13.- Mémoire selon la Revendication 12, caractérisée en ce que les dispositifs cités en dernier lieu comprennent des 10 interrupteurs sélecteurs qui accouplent par paires les lignes de commande des bits correspondant respectivement aux emplacements de bits de rang impair et de rang pair d'un groupe de mots donné, chacun de ces interrupteurs étant connecté à l'une des extrémités des lignes de commande des bits reliées aux deux barres 15 de ladite paire donnée, et correspondant à des emplacements de bits de rang impair, cette connexion s'effectuant par des diodes sélectrices polarisées de façon à permettre le passage dans l'interrupteur associé d'un courant de lecture d'une certaine polarité et connectés à l'autre extrémité des lignes de comman-20 de des bits reliées aux deux barres de ladite paire donnée et correspondant à des emplacements de bits de rang pair, cette connexion s'effectuant par des diodes sélectrices polarisées, de façon à laisser passer dans ledit interrupteur des courants de lecture ayant ladite polarité, ce qui permet d'obtenir sé— 25 lectivement et avec précision l'établissement de circuits de passage du courant comprenant chacun une ligne de bits de rang impair et une ligne de bits de rang pair du même groupe de mots donné. 14-c- Mémoire selon la Revendication 13, caractérisée en 30 ce qu'elle comporte quatre lignes de commande des bits connectées à ladite paire de barres omnibus, chacune des lignes d'emplacements de bits de rang impair de quatre groupes de mots é-tant connectée audit interrupteur par son extrémité précitée, et par l'intermédiaire d'un premier dispositif équilibreur du 35 type à transformateur dont les bornes de 1'enroulement primaire sont connectées auxdites quatre lignes de commande des bits de rang impair; de façon à former une première et une deuxième paires de lignes conjuguées, une prise médiane de cet enroulement primaire étant connectée avec ledit interrupteur, et dont 40 l'enroulement secondaire est connecté à un amplificateur sensi- 7111914 24 2085863 tif, ainsi que quatre lignes de commande des bits connectées à ladite paire de barres omnibus, correspondant aux emplacements de bits de rang pair dans quatre groupes de mots, et qui sont connectées avec ledit interrupteur par leur autre extré-5 mité, par l'intermédiaire d'un deuxième dispositif équilibreur du type à transformateur dont les bornes de l'enroulement primaire sont connectées aux quatre lignes de commande des bits de rang pair, de façon à constituer une troisième et une quatrième paire de lignes conjuguées, les deux lignes de com— mande des bits d'une mime paire étant connectées à la même barre omnibus. 15.- Mémoire selon la Revendication 14, caractérisée en ce qu'elle comporte un dispositif stabiliseur des impulsions monté en série avec l'interrupteur sélecteur de lecture, entre 15 le premier et le deuxième transformateurs équilibreurs précités. 16.- Mémoire selon la Revendication 14, caractérisée en ce qu'elle comporte un troisième dispositif équilibreur du type à transformateur dont l'une des deux bornes d'entrée est connectée à ladite première paire de lignes de commande des bits, con-20 juguées par des diodes sélectrices polarisées, de façon à laisser passer des courants de polarité inverse de celle des courants de lecture, et dont l'autre borne d'entrée est connectée à la deuxième paire de lignes de commande des bits, conjuguées par des diodes sélectrices polarisées, de façon à laisser passer 25 les courants de polarité inverse de celle des courants de lecture, ce transformateur ayant une seule borne de sortie pouvant être connectée avec le circuit de masse par un interrupteur sélecteur s'inscription.