Pour fabriquer un transistor à effet de champ à jonctions, on utilise généralement des procédés de photogravure. On sait que ces procédés comportent l'utilisation de plusieurs masques successifs, en général quatre. Ces procédés sont donc compliqués et coûteux. La présente invention a pour objet un procédé de fabrication de transistors a effet de champ-et a jonction, qui ne nécessite qu'un nombre de masques bien inférieur. Le procédé de fabrication suivant l'invention se caractérise essentiellement par le fait qu'au cours d'une étape du procédé, la plaquette sur laquelle doit être réalisé le transistor, est recouverte d'une couche de métal oxydable a la suite d'un certain traitement thermique un masque étant déposé sur cette couche, ce masque étant fait d'un métal protecteur qui n'est pas oxydable au cours dudit traitement thermique, l'ensemble subissant alors ledit traitement thermique, le métal oxydable étant oxydé, et formant ainsi une couche de diélectrique dans les zones non protégées par le masque, et restant inaltéré dans les zones protégées, et formant avec ledit métal de protection des connexions électriques aux divers organes du transistor L'invention sera mieux comprise au moyen de la description ciaprès en se référant aux dessins annexés parmi lesquels Les figures 1 a 6 représentent une plaquette de semi-conducteur en coupe transversale, au cours des étapes de fabrication d'un premier exemple de réalisation dudit procédé. Les figures 7, 8, 9 représentent dans les mêmes conditions une plaquette de semi-conducteur au cours des étapes d'un deuxième exemple de réalisation dudit procédé. Sur la figure 1, une plaquette; 1 de silicium ayant un dopage de type P(+) est recouverte par épitaxie, d'une couche 2 de silicium également masi ayant un dopage de type N L'ensemble est recouvert d'une couche mince 3 de silicium d'une épaisseur inferieure a 1/r (cette couche peut être obtenue par les procédés traditionnelc de diffusion). Cette couche a un dopage P(+). L'ensemble figure 2, ~st recouvert par oxydation d'une couche 4 de silice Si 2. Cette couche sert de protection pour les étapes suivantes du traitement. Sur la figure 3, la couche 4 a été creusée dans des zones 5 et 6 non recouvertes d'un masque de protection. La couche de silicium 3 a été mise à nu dans les zones 5 et 6. Une diffusion a été opérée dans ces zones. Elle a eu pour résultat la création de deux plots 8 et 9 dopés N+ , et s'étendant a travers la couche 3, jusqu'a empiéter dans la couche 2 . Le dopage N+ est nettement plus important que le dopage P+ Figure 4, la couche de Si 02 a été enlevée, et conformément à l'invent on, remplacée par une couche 10 d'un métal totalement oxydable à la suite d'un traitement thermique approprié. Ce métal peut être. par exemple du tantale, de l'hafnium, du zirconium. Figure 5, un masque protecteur fait d'un métal insensible au traitement indiqué ci-dessus, a été déposé. Une portion 11 de ce masque recouvre la diffusion 8, une autre portion 12 recouvre la diffusion 9. Une portion 13 du masque est positionnée entre les portions il et 12 Ce masque est par exemple fait d'aluminium. Ce métal résiste en effet à l'oxydation à 5000C. sous atmosphère oxydante, traitement qui transforme totalement le tantale en oxyde de tantale Ta2 05. Figure 6, la plaque a subi le traitement thermique dont il est question plus haut. L-alumini1am n'est pas altéré ainsi que les portions de couche de tantale 14, 15, 16 protégées par les parties du masque 11, 12 et 13. Le reste de la couche de tantale, à savoir la couche 17 est transformée en oxyde de tantale, qui est un diélectrique. On obtient ainsi un transistor à effet de champ à jonction, dont les plots 8 et 9 dopés N+ sont la source et le drain, la portion de couche P(+) 3 qui relie les plots 8 et 9 est une des grilles du transistor l'autre étant la couche 1. Les accès sont formés des connexions 11-14, 13-15, 12-16 formées chacune d'une couche de tantale surmontée d'une couche d'aluminium. Les figures suivantes montrent les diverses étapes d'un second mode de réalisation du procédé selon l'invention. La présente méthode avait nécessité l'utilisation successive de deux masques. Celle ci permet l'utllisation d'un masque unique. Le transistor obtenu est un transistor a grille d'entrée uniaue par la face inférieure de la plaquette. La strleture de départ figure 7 comprend une couche de silicium a dopage (#t) 1CZ, recouverte d'une couche ae -iliciz 101 a dopage de type Y, d'épaisseur de l'ordre du micro . La couche 101 est recouverte d'une couche 1u2 d'un métal susceptible d'être oxydé totalement a la suite d'un traitement thermique approprié, c'est-à-dire d'un métal choisi dans le groupe énoncé plus haut. Figure 8, la couche 102 est recouverte d'un masque de métal 103 , résistant au traitement thermique, le métal étant par exemple de l'aluminium, L'ensemble subit alors figure 9 le traitement thermique au cours duquel, le tantale protégé par le masque reste intact, et forme avec celui-ci, un contact métallique 104 Dans les parties non protégées par le masque, se forme une couche 105 d'oxyde Ta2 05. On obtient ainsi avec un masque unique, un transistor à effet de champ du type a déplétion ayant deux contacts de source et de drain 103 - 104 , sur le canal P et une grille d'entrée N + sur la face inférieure de la plaquette. Il est bien entendu que si on veut réaliser un canal de type les types des différentes régions doivent être inversées. On a ainsi une méthode permettant de réduire le coût de fabrication de transistors a effet de champ du type a jonction. Bien entendu l'invention a également pour objet les transistors å effet de champ réalisés par ce procédé. ER--VENDICATIONS 1. Procédé de fabrication de transistors à effet de champ caractérisé essentiellement par le fait qu'au cours d'une étape du procédé, la plaquette sur laquelle doit être réalisé le transistor, est recouverte d'une couche de métal oxydable à la suite d'un traitement thermique, un masque étant déposé sur cette couche, ce masque étant fait d'un métal protecteur qui n'est pas oxydable au cours dudit traitement thermique, l'ensemble subissant alors ledit traitement thermique, le métal oxydable étant oxydé, et formant une couche de diélectrique dans les zones non protégées par le masque, et restant inaltéré dans les zones protégées, et formant avec ledit métal des connexions électriques aux divers organes du transistor. 2. Procédé suivant la revendication 1, caractérisé en ce que avant le dépôt dudit masque et dudit métal, une couche de protection de diélectrique a été déposée sur la plaquette, ladite couche ayant été attaquée au travers d'un deuxième masque, approprié, pour mettre à nu ladite plaquette dans des zones définies, une diffusion ayant été opérée dans ces zones ; ledit deuxième masque comportant des ouvertures correspondant à celles dudit premier masque, le métal non oxydé lors du traitement thermique servant de contact d'accès auxdites zones. 3. Procédé suivant la revendication 1, caractérisé en ce que ledit premier masque est déposé au début de l'opération de fabrication, sur un substrat comportant une couche mince ayant un premier type de conductivité, et destiné à fournir le canal dudit transistor, ledit substrat présentant le type de conductivité opposé. 4. Transistor à effet de champ et à jonction-comportant sur sa première face une couche protectrice d'un oxyde d'un métal totalement oxydable au cours d'un processus d'oxydation déterminé et dont les connexions d'accès aux électrodes comportent une couche dudit métal, sur laquelle est déposée une couche de protection d'un second métal résistant au processus d'oxydation dudit premier. 5. Transistor suivant la revendication 4 caractérisé en ce q'u-"ii-- CQApQrt rposees, une couche P+ , une couche N et une couche P de faible épaisseur, des diffusions de type N + étant pratiquées à travers la couche P + pour atteindre la couche N et comportant une s'eule grille entre les deux dites diffusions. 6. Transistor suivant la revendication 4 comportant sur une denses faces une grille d'un type de conductivité sur laquelle est déposée une couche formant canal, du type opposé de conductivité.