La présente invention concerne une mémoire à semi-conducteur comprenant plusieurs unités à transistor agencées en un réseau. Dans les ordinateurs et les applications con-5 nexes il existe un besoin de mémoires à semi-conducteur ayant une grande capacité d'information et dans lesquelles l'information peut être emmagasinée temporairement et extraites en une période de temps utile. Pour satisfaire à de telles exigences, il est nécessaire que l'unité de base de la mémoire ait une 10 structure suffisamment simple pour permettre d'en fabriquer un nombre relativement grand et de les interconnecter sur une seule puce de circuit intégré monolithique« Dans ce but, les unités de mémoire connues utilisaient des diodes de stockage de charge pour conserver 15 les bits d'information. Un désavantage sérieux de telles unités de mémoire est que le temps d'emmagasinage maximum est limité à la durée de vie des porteurs minoritaires des diodes utilisées. Un autre désavantage est que, à mesure que diminuent la taille physique des diodes et la quantité de courant d'écritu-ÛO re, la grandeur de la charge stockée servant de signal de sortie diminue, ce qui nécessite des amplificateurs sensibles pour détecter les petites différences de courant entre m "1 "et un "0" emmagasinés. Dans un dispositif connu, le temps d'emmagasi-25 nage s'est trouvé étendu par l'utilisation de deux diodes en série dont les durées de vie des porteurs minoritaires sont différentes. De plus, dans un tel dispositif une unité de mémoire photosensible utilise un seul transistor ayant une base photosensible sans contact , La lumière reçue en une certaine période 30 de temps sur la base photosensible provoque sur celle-ci la constitution d'une charge qui s'écoule dans la jonction émetteur-base lorsque le transistor est rendu conducteur et donne naissance à un courant collecteur qui est égal à bêta fois le courant base créé par le signal lumineux. Cette amplification 25 du signal de sortie est très souhaitable; toutefois, dans de nombreuses applications il n'est guère pratique d'utiliser un signal d'entrée quelconque autre qu'un signal électrique matériellement appliqué à l'unité. Une solution déjà proposée pour ce problème 71 47681 2 2120166 consiste à utiliser un transistor ayant une base, un collecteur et tan émetteur avec contacts. Cette solution est satisfaisante pour une cellule unique mais elle est irréalisable en pratique dans une grande mémoire car la formation de trois contacts 5 électriques pour chaque unité de mémoire accroît indûment les dimensions de la puce de circuit intégré et la complexité du procédé de fabrication. Il existe par conséquent ion besoin d'une unité de mémoire à deux bornes présentant une amplification du signal, 10 un temps d'emmagasinage plus long que la durée de vie des porteurs minoritaires et une entrée électrique câblée à l'unité, mais un tel dispositif n'a point été construit jusqu'à ce jour. L'invention apporte une solution à ce problème. Elle a pour objet une mémoire à semi-conducteur comprenant plusieurs 15 unités à transistor agencées en un réseau de mémoire et dans laquelle chaque unité comprend un transistor à jonction ayant un collecteur, tin ou plusieurs émetteurs, et une base sans contact, dont le potentiel flotte à deux valeurs différentes qui représentent, respectivement, l'emmagasinage d'un "1" et 20 d'un "0" dans l'unité. Un circuit d'impulsion est connecté à une unité à transistor présélectionnée afin de changer tin "0" emmagasiné en "1" en modifiant le potentiel collecteur ou émetteur de ce transistor de la valeur initiale à une valeur suffisante pour 25 polariser une des jonctions collecteur-base et émetteur-base jusqu'au seuil d'avalanche et pour modifier le potentiel base d'une manière suffisante pour polariser l'autre desdites jonctions dans le sens direct en sorte de rendre le transistor conducteur s et pour modifier ensuite le potentiel du collecteur ou 30 de l'émetteur jusqu'à sa valeur initiale afin de mettre fin à la conduction du transistor en sorte telle que la base commence à retourner vers l'état de potentiel "0"„mais retourne en fait vers tin état de potentiel différent désigné potentiel "1". Ce circuit d'impulsion sert à emmagasiner un "0" 35 dans l'unité à transistor en modifiant le potentiel de collecteur ou d'émetteur de sa valeur initiale à une valeur suffisante pour ^rendre le transistor transitoirement conducteur uniquement si tin "1" est emmagasiné dans l'unité, et pour modifier ensuite le potentiel de collecteur ou d'émetteur jusqu'à sa 40 valeur initiale de manière que le potentiel base reprenne l'état 71 47681 2120166 du potentiel "Ont Un circuit de connexion connecte un circuit détecteur de conduction à l!unité de mémoire présélectionnée afin de détecter les indications emmagasinées dans l'unité de mémoire. 5 Suivant une première forme de réalisation de 15 in ventions, chaque unité à transistor ne possède qu'un émetteur qui se trouve connecté sélectivement au circuit détecteur de conduction. Le circuit d'impulsion applique des impulsions de lecture et d'écriture au collecteur du transistor. 10 Suivant une autre forme de réalisations l'unité de mémoire possède deux émetteurs isolés électriquement et une résistance connectée entre le premier émetteur et le collecteur de chaque transistor tandis que le second émetteur se trouve connecté sélectivement au circuit détecteur de conduction. 15 Dans cette forme de réalisation, le circuit d'impulsion applique des impulsions de lecture et d'écriture directement au premier émetteur du transistor. L'invention apparaîtra plus clairement à la lecture de la description "ui va suivre9 faite en regard des dessins 20 joints sur lesquels s - la figure 1 est un schéma d'une unité de mémoire à transistor NPN selon l'invention; - la figure 2 illustre une mémoire formée d'unités selon la figure 1 ; 25 - la figure 3 illustre une mémoire formée d'unités à transistors PNP; - la figure 4 est un schéma d'une autre unité de mémoire à transistor NPN selon l'invention; - la figure 5 illustre une mémoire formée d'unités selon la 30 figure 4. La figure 1 illustre un exemple de forme de réalisation de 1®invention, comprenant un transistor NPN 10 présentant une borne collecteur 12, une borne émetteur 14 et une base sans contact 16. Un circuit 18 est connecté à la borne émet-35 teur 14 et sert de détecteur de conduction et de circuit basse impédance vers la masse. Un circuit d'impulsion 20 est connecté à la borne collecteur 12. Les capacités et Cgg associées à la jonction collecteur-base et à la jonction base-émetteur, respectivement5 sont représentées comme étant extérieures au 40 transistor afin de simplifier la description du mode de .fonction 71 47681 4 2120166 nement qui va suivre. Ces capacités servent de circuits basse impédance en courant alternatif entre le collecteur, la base et l'émetteur. Le potentiel de la base 16 flotte et il est établi 5 à une de deux valeurs représentant l'emmagasinage d'ion "1" et d'un "0% respectivement, dans l'imité, par application d'une impulsion de tension de polarité positive à la borne collecteur 12o Un "1" se trouve emmagasiné dans une unité contenant 10 un "0n en appliquant à la borne collecteur 12 une impulsion d'écriture de polarité positive d'amplitude suffisante pour polariser la jonction collecteur-base jusqu'au seuil d'avalanche et pour amener le potentiel base à une valeur suffisante pour polariser dans le sens direct la jonction émetteur-base. 15 La jonction collecteur-base interrompue est un cir cuit basse impédance entre le circuit d'impulsion et la base. Le courant qui s'écoule vers la base donne lieu à la conduction du transistor. Lorsque l'impulsion d'écriture prend fin, la jonction collecteur-base cesse de travailler au seuil d'avalan-20 ehe, interrompant l'alimentation du courant base et mettant fin à la conduction du transistor. Le potentiel base commence à décroître vers le potentiel M0n, mais il est empêché d'atteindre cette valeur par le débit de trous vers la base, ce qui fait prendre à celle-ci un potentiel plus positif que le poten-25 tiel "0". Le potentiel résultant est appelé potentiel "1". La raison de la présence de trous dans le transistor après que la conduction ait pris fin sera discutée plus loin. Afin de détecter l'information emmagasinée dans l'unité, une impulsion de lecture de polarité positive est ap-30 pliquée au collecteur par le circuit 20 avec une amplitude insuffisante pour polariser la jonction collecteur-base jusqu'au seuil d'avalanche. Si un "111 se trouve emmagasiné dans l'unité, le potentiel base croît et atteint une valeur telle que la jonction émetteur-base se trouve polarisée dans le sens direct et 35 qu'une conduction transitoire du transistor s'établisse. Si un "0" se trouve emmagasiné dans l'unité, le potentiel base croît, mais il n'atteint point une valeur suffisante pour permettre au transistor de devenir conducteur. Lorsque prend fin l'impulsion de lecture, la base reprend le potentiel M0". 40 Pour écrire m. "I" sur une base contenant un "0", une 71 47681 5 2120166 impulsion d'écriture de polarité positive se trouve appliquée à la borne collecteur 12 par le circuit d'impulsion 20» Le front avant de cette impulsion d5écriture fait croître le potentiel base par rapport au potentiel de la borne émetteui. en 5 manière telle que la jonction émetteur-base devienne polarisée dans le sens direct et limite tout nouvel accroissement du potentiel base* Lorsque le front arrière de 1?impulsion d'écriture atteint son amplitude maximalet la jonction collecteur-base se trouve polarisée au seuil d'avalanche et constitue un cir-10 cuit basse impédance entre la borne collecteur et la base. Celle-ci peut alors recevoir un courant de la source d'impulsion par l'intermédiaire du circuit collecteur-base Le transistor devient alors conducteur puisqu'il y a une source de courant base et que la jonction émetteur-base se trou-15 ve polarisée dans le sens directe Le front arrière de 1 impulsion d®écriture interrompt rapidement le fonctionnement au seuil d'avalanche de.la jonction collecteur-base» interrompant ainsi l'alimentation du courant base et mettant ainsi rapidement fin à la conduction du 20 transistor. L'interruption rapide de la conduction du transistor a pour effet qu'un nombre égal d'électrons et de trous se trouve capturé temporairement dans le transistor» Les électrons, qui sont des porteurs de charges majoritaires dans le collec-25 teur de type Ns traversent le collecteur approximativement à la vitesse de la lumière et sortent du transistor par le contact collecteur pour atteindre le circuit d'impulsion. Les trous, qui sont des porteurs de charges minoritaires dans l'émetteur de type N, sont incapables de traverser rapidement l'émetteur 30 et ils sortent du transistor par la borne émetteur pour atteindre le circuit détecteur de conduction. Ils doivent d'abord se recombiner avec des électrons afin de sortir effectivement du transistor. Un certain nombre de trous sont aptes à sortir du transistor par suite de fuite . La durée de vie effective des 35 trous existant dans le transistor après cessation de la conduction de celui-ci, est fonction du taux de recombinaison et du taux de fuite» Le front arrière de l'impulsion d'écriture, outre quT il met fin à la conduction du transistors fait tomber le ZjO potentiel base au potentiel "0" ou à un potentiel plus négatif. 71 47681 6 2120166 La diminution du potentiel base est partiellement contrebalancée par le débit de trous vers la base de telle sorte que celle-ci prend un potentiel plus positif que le potentiel "0». Ce potentiel résultant est désigné potentiel "1". 5 II est nécessaire que le temps de retombée du front arrière de l'impulsion d'écriture soit égal ou inférieur à la durée de vie effective des trous afin que ceux-ci puissent contrebalancer l'effet du front arrière de l'impulsion d'écriture sur le potentiel base» Dans une forme de réalisation préfé-10 rée, la durée de vie effective des trous est approximativement de 50 nanosecondes et le temps de retombée du front arrière de l'impulsion d'écriture est approximativement de 10 nanosecondes. Afin de détecter le potentiel base et de déterminer ainsi l'information emmagasinée dans l'unité de mémoire, 15 une impulsion de lecture de polarité positive et d'amplitude insuffisante pour polariser la jonction collecteur-base jusqu'au seuil d'avalanche, se trouve appliquée à la borne collecteur 12 par le circuit d'impulsion» Le front avant de cette impulsion de lecture fait croître le potentiel base d'une manière suffi-20 santé par rapport au potentiel de la borne émetteur pour polariser la jonction émetteur-base dans le sens direct en manière telle que le transistor devienne conducteur si, et seulement si la base était précédemment au potentiel "1". La conduction transitoire du transistor lors de l'application d'une impulsion 25 de lecture à l'unité de mémoire est interprétée comme ion "1 ", tandis que la non-conduction est interprétée comme un "0". La largeur de l'impulsion de lecture est telle que la conduction transitoire du transistor qui s'établit si l'unité était précédemment au potentiel "1",cesse avant que commence 30 le front arrière de l'impulsion de lecture. Lorsque prend fin la conduction transitoire du transistor, la jonction émetteur-base reste polarisée dans le sens direct, mais pas suffisamment pour permettre la conduction. Le front arrière de l'impulsion de lecture abaisse alors le potentiel base jusqu'au poten-r. 35 tiel "0". Par conséquent, l'extraction d'une information "1" emmagasinée provoque l'écriture d'un "0" dans l'unité. Si une impulsion de lecture est appliquée à une unité contenant un "0", le front avant de cette impulsion fait croître le potentiel base par rapport au potentiel émetteur 40 d'une manière suffisante pour polariser la jonction émetteur- 71 47681 7 2120166 base dans le sens direct, mais de manière insuffisante pour permettre la conduction du transistor. Le front arrière de l'impulsion de lecture abaisse alors le potentiel base jusqu'au potentiel "0". On voit dès lors que l'extraction d'un "1" ou 5 d'un "0" de l'unité provoque l'écriture d'un "0" dans l'unité de mémoire. Si une impulsion de lecture se trouve appliquée à une unité contenant un "0", un certain courant dû à la variation de tension sur la combinaison série des capacités et 10 Cgg se trouve détecté par le circuit détecteur de conduction 18. Le transistor ne devient pas conducteur car le potentiel base ne devient pas suffisamment positif pour polariser suffisamment la jonction émetteur-base en sorte de permettre la conduction. Si Cgc = CgE, le courant induit est directement proportionnel 15 à CgC/2. Ce courant est le signal de sortie que représente un "0" emmagasiné. Si une impulsion de lecture se trouve appliquée à une -unité contenant un "1", un courant initial identique à celui qui correspond à un "0" emmagasiné, se trouve détecté. En vé-20 ponse à l'impulsion de lecture, le potentiel base croit rapidement en sorte de polariser la jonction émetteur-base dans le sens direct. Celle-ci constitue alors m circuit de dérivation basse impédance sur la capacité CBE, et limite toute nouvelle variation de potentiel sur la capacité Cgg. Le courant induit 25 dans la capacité CBC est directement proportionnel à la valeur de cette capacité et non à Cgç/2 comme dans le cas d'une information "0" emmagasinée. Ce courant induit dans la capacité Cgç s'écoule dans la jonction émetteur-base à basse impédance, est amplifié par un facteur (p+1 )et est détecté par le circuit 30 détecteur de conduction qui se trouve connecté à l'émetteur. Ce courant est le signal de sortie qui représente tin "1" emmagasiné . Le courant détecté pour un "1" emmagasiné est par conséquent proportionnel à CBC ({3 +1 ), alors que le courant dé-35 tecté pour un "0" emmagasiné, est proportionnel à cbc/2. Cela signifie que le rapport du signal de sortie pour un "1" et un "0" est approximativement égal à 2(|3+1):1. Même un facteur {3 de 9 donne lieu à un rapport 20:1 entre un signal de sortie "1" et lin signal de sortie "0". 71 47681 8 2120166 Si la capacité Cg^ est plus grande que C-g-g, comme c'est le cas dans de nombreux transistors à circuit intégré, le signal représentatif d'un "0" emmagasiné est déterminé principalement par la capacité CBE tandis que le courant représen-5 tatif d'un niveau "1" est déterminé principalement par la capacité Cgç et le facteur bêta du transistor» Si Cgç =10 CgE, le rapport entre le signal """ et le signal M0M est de 10(p+l)s1. Pour un facteur p de 9 , cela signifie que l'on a un rapport 100s1. Même si la capacité CBC est plus petite que CBE, 10 il existe toujours une différence relativement grande entre le signal de sortie "1" et le signal de sortie "0n par suite de la mult plication par le facteur (0+1) du courant base. Dans une forme de réalisation préférée de l'invention, un transistor NPN dont la base ne présente pas de contact est 15 utilisé comme unité de mémoire à^deux bornes» La jonction collecteur-base du transistor a un potentiel de rupture de 9,3 volts. Une impulsion de tension de polarité positive ayant aine amplitude de 10 volts est utilisée comme impulsion d'écriture. Une impulsion de tension de polarité positive ayant une amplitude 20 de 5 volts est utilisée comme impulsion de lecture. Le potentiel base "0" est approximativement égal à -2,1 volts, et le potentiel base "1" est approximativement égal à 0 volt. Des variations relativement grandes des tensions d'impulsion peuvent être tolérées sans qu'il se produise d'effet 25 appréciable sur les performances du circuit. Par exemple, on peut utiliser une impulsion d'écriture avec une amplitude plus grande que 10 volts sans constater d'effet appréciable sur la valeur du potentiel base "1". Une telle impulsion d'écriture entraîne un accroissement du courant collecteur qui, à son 30 tour, provoque la capture temporaire d'une plus grande quantité de trous dans le transistor après que celui-ci ait cessé d'être conducteur. Ces trous additionnels contrecarrent l'amplitude accrue du front arrière de l'impulsion d'écriture et maintiennent de la sorte la valeur du potentiel base n1w approximative-35 ment à la valeur de 0 volt. Une impulsion de lecture dont l'amplitude est plus grande que 5 volts, mais plus petite que 993 volts, rend le potentiel base "0" plus négatif que -2,1 voltsj une amplitude inférieure à 5 volts mais supérieure à 2 volts rend le poten-40 tiel "0" plus positif que -2,1 volts mais moins positif que le 71 47681 9 2120166 potentiel w1ir. Outre qu'il détecte le courant traversant les capacités parasites et l'émett-eur du transistor, le circuit détecteur de conduction établit un circuit basse impédance entre l'émet-5 teur et la base. A mesure que le courant dans le transistor cherche à croître en réponse à une impulsion d'écriture d'amplitude accrue? la chute de potentiel sur le circuit détecteur de conduction croît, ce qui a pour effet d'élever le potentiel d'émetteur par rapport au potentiel base® Le potentiel de pola-10 risation de la jonction émetteur-base se trouve ainsi réduit , ce qui limite la quantité de courant qui traverse le transistor. Comme on l'a montré, le processus de lecture provoque l'emmagasinage d'un "0" dans l'unité de mémoire. A la fin de ce processus de lecture, le collecteur et l'émetteur sont approxi-15 mativement au potentiel de la masse et le potentiel base est approximativement égal à -2,1 volts, soit le potentiel"0". Les jonctions collecteur-base et émetteur-base sont par conséquent polarisées en inverse et représentent des trajets haute impédance pour la charge emmagasinée sur la base. Si ces jonctions po-20 larisées en inverse avaient une impédance infiniment élevée la charge emmagasinée sur la base, qui rend le potentiel base égal à - 2,1 volts, subsisterait indéfiniment sur la base, et par conséquent l'information emmagasinée dans l'unité de mémoire pourrait en être extraite à un moment ultérieur quelconque. Les 25 impédances associées aux jonctions polarisées en inverse nsont cependant pas une valeur infinie et dès lors la charge emmagasinée sur la base s'écoule dans ces jonctions et le potentiel base atteint le même potentiel que le collecteur et 1'émetteurs soit 0 volt. Si un "0" emmagasiné ne se trouve point détecté 30 avant que la charge s'écoule de la base et élève le potentiel base jusqu'à 0 volt, un "1" se trouvera détecté au lieu d'un "0M puisque le potentiel base En utilisant des circuits isolés intégrés à l'air, il est possible de réaliser une unité de mémoire occupant, a 0 2 câblage compris, 6,5x10 mm environ. Mille vingt-quatre unités de mémoire peuvent être fabriquées et interconnectées sur 40 line seule pastille de circuit intégré ayant une surzace d'envi- 71 47631 10 2120166 o ron 65 mm . Un avantage de cette unité de mémoire est qu'elle n'exige qu'un seul circuit d'impulsion de tension qui ne fournit que des impulsions de polarité-positive. 5 Un autre exemple de forme de réalisation se trouve schématisé à la figure 2. Elle comprend un réseau de transistors 10, de type NPN, formant une mémoire organisée par bit. Ce réseau est agencé en M rangées et N colonnes de transistors individuels qui sont interconnectés pour former une mémoire 10 ayant MxN unités. Toutes les bornes collecteur 12, dans une colonne* sont interconnectées,et toutes les bornes émetteur 14, dans une rangée, sont interconnectées. Des circuits d'impulsions de tension 20 sont connectés aux bornes collecteur 12. Des circuits 18, servant de détecteurs de conduction et de circuits 15 basse impédance vers la masse, se trouvent connectés aux bornes émetteur 14 par l'intermédiaire de commutateurs 22. Le fonctionnement de chaque unité de cette mémoire est le même que celui de l'unité schématisée à la figure 1. Pour écrire un "1n dans une unité de mémoire présé-20 lectionnée, une impulsion d'écriture positive d'amplitude suffisante pour polariser la jonction collecteur-base jusqu'au seuil d'avalanche, se trouve appliquée à la colonne à laquelle cette unité est connectée. Toutes les autres colonnes sont maintenues au potentiel de terre. Le commutateur correspondant 25 à la rangée connectée à l'unité présélectionnée se trouve fermé, tous les autres commutateurs restant ouverts. Pour extraire une information emmagasinée dans une unité présélectionnée et écrire un "0" dans cette unité, le même processus se trouve suivi que pour écrire un "1" dans 30 l'unité, sauf qu'une impulsion de tension se trouve appliquée, dont l*amplitude est plus petite que celle de l'impulsion d'écriture. Les opérations d'écriture et de lecture permettent d'écrire une information dans une unité présélectionnéeefc de l'en 35 extraire sans détruire l'information emmagasinée dans les autres mités de la mémoire. Cette particularité permet à la mémoire d»être utilisée comme mémoire organisée par bit. La figure 3 illustre un autre exemple de forme de réalisation de l'invention, comprenant un réseau de transis-40 tors 24, de type PNP, formant une mémoire organisée par bit. 71 47681 n 2120166 Le réseau est agencé en M rangées et N colonnes de transistors individuels qui sont interconnectés pour former une mémoire comportant MxN unités. Toutes les bornes collecteur 26 dans une colonne se trouvent interconnectées et toutes les bornes émetteur 28 5 dans une rangée se trouvent également interconnectées. Des circuits d'impulsions de tension 20 sont connectés aux bornes collecteur 26 tandis que des circuits 18, servant à la fois de détecteurs de conduction et de circuits basse impédance vers la masse, se trouvent connectés aux bornes émetteur 28 par l'inter-10 médiaire de commutateurs 22. Le fonctionnement de cette mémoire est le même que celui de la mémoire schématisée à la figure 2, sauf que les polarités des impulsions de lecture et d'écriture doivent être inversées. Le potentiel base "0" résultant est plus positif que 15 le potentiel base "1". Des électrons, qui sont capturés temporairement dans le transistor après que celui-ci ait cessé d'être conducteur, s'écoulent dans la base et font prendre à celle-ci le potentiel "1". Dans les formes de réalisation que l'on a décrites 20 jusqu'à présent, l'écriture d'une information dans une unité de mémoire se fait en polarisant la jonction collecteur-base jusqu'au seuil d'avalanche et en polarisant la jonction émetteur-base dans le sens direct afin d'établir la conduction du transistor. Cependant, suivant un autre aspect de l'invention, 25 des potentiels et des impulsions se trouvent appliqués en manière telle que l'écriture de l'information dans 1"unité de mémoire se fasse en polarisant dans le sens direct la jonction collecteur-base et en polarisant la jonction émetteur-base jusqu'au seuil d'avalanche. Suivant cet aspect de l'invention, et en se 30 reportant à la figure 2, pour écrire un "1" sur une base contenant un "0", une impulsion d'écriture de polarité négative se trouve appliquée à la borne collecteur 12 par le circuit d'impulsion de tension 20. Le front avant de l'impulsion d'écriture polarise la jonction collecteur-base dans le sens direct et le 35 potentiel base diminue par rapport au potentiel d'émetteur en manière telle que la jonction émetteur-base se trouve polarisée au seuil d'avalanche, limitant ainsi toute nouvelle diminution du potentiel base par rapport au potentiel d'émetteur. Un courant s'établit entre la terre et le circuit 4C d'impulsion 20 à travers le circuit détecteur de conduction et 71 47681 12 2120166 la jonction émetteur-base. Ce courant s établit en sens opposé à celui du courant de collecteur dans un transistor. Le front arrière de l'impulsion d'écriture fait d'abord croître le potentiel bpse et le potentiel émetteur 5 jusqu'à ce que cesse le phénomène d'avalanche, puis il élève le potentiel base jusqu'à une valeur plus positive que le potentiel "0"» Ce potentiel base résultant est désigné potentiel "1". Afin de détecter le potentiel base et de déterminer 10 ainsi l'information emmagasinée dans l'unité de mémoire, une impulsion de lecture de polarité positive se trouve appliquée à la borne collecteur par le circuit d'impulsion. L'amplitude de cette impulsion est insuffisante pour polariser la jonction collecteur-base jusqu'au seuil d'avalanche. Le front avant de 15 l'impulsion de lecture fait croître le potentiel base suffisamment par rapport au potentiel d'émetteur en sorte de polariser suffisamment la jonction émetteur-base pour que le transistor devienne conducteur si» et seulement si la base était précédemment au potentiel W1"„ La conduction transitoire du transistor 20 lors de l'application d'une impulsion de lecture à l'unité de mémoire est interprétée comme un "1% tandis que la non conduction du transistor est interprétée comme un "O". Un avantage important.de cette forme de réalisation est que la jonction émetteur-base ne doit fonctionner que 25 momentanément en avalanche. Cela signifie qu'il ne peut y avoir pratiquement aucun courant dans la jonction collecteur-base et qu'il ne peut dès lors y avoir qu'un stockage négligeable de porteurs de charges minoritaires. En conséquences aucune restriction ne doit être imposée au temps de retombée du front 30 arrière de l'impulsion d'écriture. Une autre forme de réalisation se trouve schématisée à la figure 4S comprenant un transistor 104» de type NPN, présentant une borne collecteur 1249 une première borne émetteur 134une seconde borne émetteur 144,, -une résistance con-35 nectée entre les bornes 124 et 134 et une base sans contact 164* Un circuit d-impulsion de tension 204 se trouve connecté à la borne émetteur 134 tandis qu'un circuit 184 se trouve connecté à la borne émetteur 144 afin de servir de détecteur de conduction et de circuit d'impulsion de tension. Les capacités para 71 47681 13 2120166 sites Cgçs, Cjjg t et 5 associées à la jonction collecteur- base, à la jonction émetteur1 - oase et à la jonction émetteur 2-base ,respectivement., sont représentées comme étant des éléments extérieurs au transistor afin de simplifier la descrip-5 tion du fonctionnement qui va suivre. Ces capacités constituent des circuits basse impédance en courant alternatif entre le collecteurs la base et les émetteurs. Le potentiel de la base 164 flotte et est établi à line de deux valeurs représentant respectivement l'emmagasinage 10 d'un "1" et d'un "0" dans l'unité par application aux bornes émetteur 134 et 144 d1impulsions de tension de polarité et d'amplitude appropriées. Une information "1" se trouve emmagasinée dans une ■unité contenant un "0" en appliquant des impulsions d'écriture 15 de polarité et d'amplitude appropriées aux deux émetteurs en sorte de polariser la jonction émetteur 1 - base au seuil d'avalanche et d'élever le potentiel base suffisamment pour polariser les jonctions collecteur-base et émetteur2-base dans le sens direct. La jonction émetteur-base percée constitue un circuit 20 basse impédance entre le circuit d'impulsion 204 et la base 164. Un courant s'écoule donc vers la base et rend le transistor conducteur. Par suite de la polarisation de la jonction collecteur-base dans le sens direct,, le transistor travaille en saturation. 25 Lorsque prennent fin les impulsions d°écritures la jonction émetteur 1-base cesse de fonctionner en avalanche, ce qui arrête la conduction du transistor. Le potentiel base commence à décroître vers le potentiel "0n? mais il est empêché d'atteindre cette valeur par le débit de trous allant vers la base 30 et faisant prendre à celle-ci un potentiel plus positif que le potentiel "0". Ce potentiel résultant est désigné potentiel "1". Le fonctionnement en saturation est resp nsable de l'existence de trous dans le transistor après que la conduction de celui-ci ait cessé. Le fonctionnement en saturation sera décrit plus 35 loin. Afin de détecter une information emmagasinée dans l'unité de mémoire, une impulsion de lecture de polarité positive se trouve appliquée à la borne émetteur 134. La borne émetteur 144, quant à elle, se trouve maintenue à un potentiel posi 71 47681 14 2.120166 tif qui ne permet pas à l'impulsion de lecture de polariser la jonction émetteurl -base au seuil d'avalanche. Si un "1" est emmagasiné dans l'unité de mémoires le potentiel base croît et atteint une valeur telle que la jonction émetteur 2-= base 5 soit polarisée dans le sens direct et que la conduction transitoire du transistor se prod" .se, Si un "0" est emmagasiné dans l'unités le potentiel base crcît mais ne peut atteindre une valeur suffisante pour rendre le transistor conducteur. A la fin de l'impulsion de lecturet la base prend le potentiel "0"0 10 Pour écrire un n1w sur une base contenant un "0", une impulsion d'écriture de polarité positive se trouve appliquée à la borne émetteur 134 par le circuit d'impulsion 204 et line impulsion d'écriture de polarité négative se trouve appLi quée à la borne émetteur 144 par le circuit 184» Les fronts 15 avant des deux impulsions d'écriture polarisent la jonction émetteur 1 - base au seuil d'avalanche et le potentiel base croit en sorte de polariser la jonction émetteur2 - base dans le sens direct. La jonction émetteur-base percée constitue tin trajet basse impédance entre la borne émetteur 134 et la base 164. 20 Celle-ci peut alors recevoir un courant du circuit d'impulsion 204 à travers la jonction percée. La conduction du transistor se produit car il y a une alimentation de courant base et la jonction émetteur 2 - oase est polarisée dans le sens direct. Le transistor travaille en saturation étant donné que 25 la résistance connectée entre le premier émetteur et le collecteur a une valeur ohmique suffisante pour faire baisser le potentiel collecteur en deçà du potentiel base, polarisant ainsi la jonction collecteur-base dans le sens direct. Ainsi qu'il est bien connu9 lorsque l'alimentation 30 du courant base à un transistor fonctionnant en saturation est brusquement interrompue, les trous s'écoulent vers la base, augmentant temporairement le potentiel base et permettant ainsi la conduction de se poursuivre pendant une certaine période de temps. Cette période de temps est déterminée par le temps que 35 prennent les trous pour se recombiner avec les électrons et pour sortir en réalité du transistor. Certains des trous sortent du transistor par fuite. La durée de vie effective des trous existant dans le transistor après que celui-ci ait cessé d'être conducteur est fonction du taux de recombinaison et du 40 taux de fuite. 71 47681 15 2120166 Les fronts arrière des impulsions d'écriture mettent fin à la conduction du transistor en abaissant la polarisation sur la jonction émetteur 1 « base Il est nécessaire que les temps de retombée des 15 fronts arrière des impulsions d-écriture soient égaux ou inférieurs à la durée de vie effective des trous afin que le potentiel base puisse augmenter jusqu'au potentiel "1" et ne puisse être abaissé à une valeur inférieure au potentiel "0"„ Dans une forme de réalisation préférée, la durée de vie des porteurs 20 de charges minoritaires est approximativement de 50 nanosecondes et les temps de retombée sont approximativement de 10 nanosecondes. Afin de détecter le potentiel base et de déterminer ainsi l'information emmagasinée dans l'unité de mémoire„ 25 une impulsion de lecture de polarité positive se trouve appliquée à la borne ér.etteur 134- par le circuit d impulsion 204 tandis que la borne émetteur 144 se trouve maintenue à un potentiel positif par le circuit 184, Le front avant de l'impulsion de lecture fait croître le potentiel base suffisamment 30 par rapport au potentiel d-émetteur pour polariser la jonction émetteur-base suffisamment dans le sens direct pour que le transistor soit conducteur si, et seulement si la base était précédemment au potentiel "1", La conduction transitoire du transistor lors de 1 application d'une impulsion de lecture à 35 l'unité de mémoire est interprétée comme un "1«f tandis que la non conduction du transistor est interprétée comme un !,0". La largeur de 1:impulsion de lecture est telle que la conduction transitoire du transistor, qui se produit lorsque l'unité était précédemment au potentiel *!1!II3 cesse 40 avant que ne commence le front arrière de 1impulsion de lectu 71 47681 16 2120166 re. Lorsque s'achève la conduction transitoire du transistorf la jonction cmetteur 2 -bc.se reste polarisée dans le sens direct, mais insuffisamment pour permettre la conduction. Le front arrière de l'impulsion de lecture abaisse alors le potentiel base jus-5 qu'au potentiel "O"o L:extraction d'une information *1" emmagasinée dans l'unité de mémoire est équivalente à l'écriture d7un nOn dans cette unité. Si une impulsion d'écriture se trouve appliquée à une unité de mémoire contenant un "0n7 le front avant de l'im-10 pulsion fait croître le potentiel base par rapport au potentiel du second émetteur suffisamment pour polariser dans le sens direct la jonction émetteur 2-bases mais pas suffisamment pour rendre le transistor conducteur. Le front arrière de 1'impulsion de lecture abaisse alors le potentiel base jusqu'au potentiel "0", 15 II est clair par conséquent que l'extraction d'une informâtion"1" ou d'une information "0W d:une unité de mémoire provoque l'écriture d'un "0" dans cette unité. Si une impulsion de lecture est appliquée à une unité de mémoire contenant tin "O", un certain courant dû à la 20 variation de tension sur la combinaison série des capacités C0E et C^-r, , se trouve détecté par le circuit 184. Pratiquement uLi 2 aucun courant ne s'écoule dans la capacité Cgç par suite de la valeur ohmique relativement élevée de la résistance R qui shunte le premier émetteur et le collecteur. 11 ne se produit; aucune 25 conduction du transistor car le potentiel base ne devient pas suffisamment positif pour polariser suffisamment la j onc ti on émetteur2- oase en sorte de permettre la conduction. Si l'on a CBE = s ^"e couran't induit est directement proportionnel à CgE /2, Ce courant est le signal de sortie représentant une 30 information "0". Si une impulsion de lecture est appliquée à une unité de mémoire contenant une information n1n„ un courant initial se trouve détectés qui correspond à celui d'une information "0". En réponse à cette impulsion de lecture» le potentiel 35 base croît rapidement en sorte de polariser dans le sens direct la jonction émetteur 2 -oase. Celle-ci constitue alors un circuit de dérivation basse impédance sur la capacité C^- 9 qui limite 2 toute nouvelle variation du potentiel sur cette capacité. L e 71 4768 1 17 2120166 courant induit dans la capacité C™-, est directement proportion- nel à la valeur de cette capacité et non à CgE f29 comme dans le cas d'une information "0* emmagasinée. Ce courant induit dans la capacité CgE s'écoule dans la jonction émetteur2.-= base 5 polarisée dans le sens direct, est amplifié par un fâcteur(p+l)? et est détecté par le circuit '*8^ connecté à la borne émetteur 144o Ce courant est le signal de sortie qu^ repré sente une information M1" emmagasinée. Le courant détecté pour une information "1" emmaga-10 sinée est par conséquent proportionnel à C^ (p+1)9 alors que le courant détecté pour une information "0" emmagasinée est proportionnel à CBE /2 seulement. Cela signifie que le rapport entre le signal de sortie pour une information "1" emmagasinée 15 et le signal de sortie pour une information M0n emmagasinée est approximativement égal à 2(p+1)s1. Même un facteur p de 9 donne lieu à un rapport de 20si entre le signal de sortie correspondant à une information "1" et le signal de sortie correspondant à une information "0", 20 Dans une forme de réalisation préférée de lsinven tion, un transistor NPN comportant deux émetteurs séparés e t une base sans contact se trouve utilisé comme unité de mémoire à deux bornes. Une résistance de 5.000 ohms est connectée entre le premier émetteur et le collecteur. Le potentiel de percement 25 inverse de la jonction émetteur-base est approximativement de 6j5 volts. L'amplitude de 1-impulsion d'écriture de polarité positive appliquée à la borne émetteur 134 est de 5 volts, l'amplitude de l'impulsion d'écriture de polarité négative appliquée à la borne émetteur 144 étant de 3 volts. Le niveau 30 base de ces impulsions est +3 volts. L'impulsion de lecture est identique à l'impulsion d'écriture de polarité positive. L e potentiel base "1" est approximativement de +3?4 volts et 1 e potentiel base n0" est approximativement de +0S9 volt. Des variations relativement grandes de 15amplitude 35 des impulsions de lecture et d'écriture peuvent être tolérées sans effet appréciable sur les performances du circuit. Par exemple9 on peut utiliser des impulsions d'écriture ayant des amplitudes supérieures à 5 et à 3 volts.- respectivements sans constater d'effet appréciable sur la valeur du potentiel b a - 71 47681 18 2120166 se "1". Par exemple, une amplitude accrue de 1 impulsion d'écriture appliquée à la borne 134 produit un accroissement du courant collecteur qui provoque la capture temporaire d'un nombre plus grand de trous dans le transistor après qu'ait pris fin 5 la conduction à l'état de saturation. Ces trous additionnels contrecarrent l'amplitude accrue du front arrière des impulsions d'écriture et maintiennent ainsi le potentiel base B1M à +0P9 volt. Comme on l'a montrés le processus de lecture provo-10 que l'emmagasinage d'une information "0n dans l'unité de mémoire, A la fin de l'opération de lecture5 le potentiel des deux émetteurs et du collecteur est de +3 volts et le potentiel de la base est de +0,9 volt,, soit le potentiel "0n„ Les jonctions émetteur-base et la jonction collecteur-base sont par conséquent 15 polarisées en sens inverse et représentent des circuits haute impédance pour la charge emmagasinée sur la base,, Si ces jonctions polarisées en sens inverse avaient une impédance infiniment élevée, la charge emmagasinée sur la base, qui amène 1 e potentiel base à la valeur de +0,9 volt, resterait indéfiniment 20 sur la base et l'information emmagasinée dans l'unité de mémoire pourrait en être extraite à un moment ultérieur quelconque.Les impédances associées aux .jonctions polarisées en inverse n'ont cependant pas une impédance infinie et la charge emmagasinée sur la base ne se conserve donc pas indéfiniment et s'écouledans 25 les jonctions, et le potentiel base atteint le même potentiel que celui des émetteurs et du collecteur, soit 3 volts. Si une information "O" emmagasinée ne se trouve pas détectée avant que la charge ne s'écoule de la base, une information "1" se trouvera détectée au lieu d'une information "0" puisqu'un potentiel 30 base de +3 volts est suffisamment près de la valeur de +3*4 volts, soit le potentiel "1% pour être pris erronément pour une information "1M0 Une information "1M emmagasinée n'est jamais détruite à moins qu'elle ne soit éliminée intentionnellement de l'unité de mémoire, 35 Par des procédés classiques de la technologie des circuits intégrés, il est possible de réaliser une unité d e —0 2 mémoire, y compris le câblage, occupant 65x10 mm . Une mémoire comptant une centaine d'unités peut être fabriquée e t interconnectée sur une seule pastille de circuit intégré ayant 40 une surface d'environ 65 mm „ 71 47681 19 2120166 Un avantage de 1:unité de mémoire décrite est que le fonctionnement en saturation produit un nombre relativement grand de trous dans le transistor après que 1:alimentation du courant base ait été interrompue» Ces trous sont capables de 5 provoquer un accroissement relativement grand du potentiel base, ce qui autorise des tolérances relativement larges en ce qui concerne l'amplitude des imp-.-lsions d5écriture. La figure 5 illustre schématiquement une autre forme de réalisation de 1-invention comprenant un ensemble de 10 transistors 104 formant une mémoire organisée par mot» Ce réseau est agencé en M rangées et N colonnes de transistors individuels qui sont interconnectés pour former une mémoire comptant MxN unités. Toutes les bornes émetteur 134 dans une colonne s e trouvent interconnectées et toutes les bornes émetteur 144 dans 15 une rangée se trouvent également interconnectées. Des circuits d5 impulsions de tension 204 sont connectés aux bornes émetteur 134 et des circuits 184;, servant de détecteurs de conduction et de circuits d-impulsions de tension, sont connectés aux bornes émetteur 144 par l'intermédiaire de commutateurs 224* 20 Le fonctionnement de cette mémoire à unités multiples est similaire à celui de l'unité de mémoire de la figure 40 Pour écrire une information "1" dans une unité présélectionnée; une impulsion d'écriture de polarité positive se trouve appliquée à la colonne à laquelle est connectée la 25 borne émetteur 134 de l'unité présélectionnée et une impulsion d'écriture de polarité négative est appliquée à la rangée contenant la borne émetteur 144 de l'unité présélectionnée» Toutes les autres colonnes sont maintenues à un potentiel positif. Le commutateur correspondant à la rangée connectée à 30 l'unité de mémoire présélectionnée est fermé . tous les autres commutateurs restant ouverts. Pour extraire une information emmagasinée dans une unité de mémoire présélectionnée et y inscrire une information "0"s on utilise le même processus que pour écrire une 35 information "1" dans l'unité de mémoire, sauf" que la borne émetteur 144 est maintenue à un potentiel positif au lieu de recevoir des impulsions de polarité négative.. Les processus d-'écriture et de lecture qui viennent d'être décrits permettent d'écrire une information dans 40 une unité de mémoire présélectionnée et d en extraire une 71 47681 20 2120166 information sans détruire l'information emmagasinée dans les autres unités de la mémoire» Cette particularité permet à la mémoire d'être utilisée comme mémoire organisée par bit* Une particularité indésirable de cette forme de 5 réalisation est que l'écriture d'une information "1" dans une unité présélectionnée rend conductricesles autres unités appartenant à la même rangée pendant une certaine période de temps. Le potentiel base de chacune de ces unités est d'abord abaissé, ce qui permet de rendre les transistors correspondants conduc-10 teurs, puis élevés interrompant la conduction,, Il en résulte une certaine variation de la valeur des potentiels "1 " et "0% mais le potentiel "1" reste néanmoins toujours plus positif que l'au-tre. En pratique, ces variations du potentiel base peuvent être tolérées sans affecter préjudiciablement les performances d u 15 circuit. Il est clair que les formes de réalisation des figures 4 et 5 peuvent également comporter des transistors de type PNP moyennant les adaptations classiques des polarités des potentiels9 en sorte de réaliser un fonctionnement correct 20 selon les principes mêmes de 15invention décrite ci-dessus. Les formes de réalisation décrite dans ce qui précède n'ont servi que d'exemples pour illustrer les principes de l'invention et elles ne sont nullement limitatives. Diverses modifications et diverses variantes peuvent être conçues aisé-25 ment par l'homme de l'art» Par exemple^ la mémoire organisée par bit pourrait être aisément convertie en une mémoire organisée par mot» 71 47631 21 2120166 P. E î E N D I C A T I 0 H S 1 » Mémoire à semi-conducteur comprenant plusieurs unités à transistor agencées en un réseaur caractérisée en ce que chaque unité cr-mprend un transistor à jonctions ayant un collecteur„ un ou plusieurs émetteurs et une base sans contact 5 dont le potentiel flotte à dejx. valeurs différentes qui représentent -, respectivementr 1 -^magasinage d'une information "1 " et d'une information n0" dans 1 unité ; un circuit d'impulsion connecté à une unité présélectionnée afin de changer une indication "0" emmagasinée en une indication "1" en modifiant le 10 potentiel collecteur ou émetteur de ce transistor de la valeur initiale à une valeur suffisante pour polariser une des jonctions collecteur-base et émetteur-base jusqu'au seuil d'avalanche et pour modif.-er le potentiel base d'une manière suffisante pour polariser l'autre desdites jonctions dans le sens direct 15 en sorte de rendre le transistor conducteur? et pour modifier ensuite le potentiel du collecteur ou de 1'émetteur jusqu'à sa valeur initiale afin de mettre fin à la conduction du transistor en sorte telle que la base commence à retourner vers l'état de potentiel "0"s mais retourne en fait vers un état de poten-20 tiel différent, désigné potentiel "1"; ce circuit d'impulsion servant à emmagasiner une indication "0" dans l'unité de mémoire en modifiant le potentiel de collecteur ou d'émetteur de sa valeur initiale à une valeur suffisante pour rendre le transistor transitoirement conducteur uniquement si une indication "1" 25 se trouve emmagasinée dans l3unité„ et pour modifier ensuite le potentiel de collecteur ou d'émetteur jusqu'à sa - aleur initiale de manière que le potentiel base reprenne l"état du potentiel "0-*j et un circuit de connexion pour connecter un circuit détecteur de conduction à l'unité de mémoire présélectionnée 30 afin de détecter les indications emmagasinées dans l'unité de mémoire * 2, Dispositif selon la revendication 1r caractérisé en ce que chaque unité de mémoire à transistor comprend un premier et tin second émetteur isolés électriquement l'un de l'au-35 tre;, une résistance connectée entre le premier émetteur et le collecteur4, en ce que le circuit d-impulsion comprend des moyens pourrégler d'abord les potentiels d:émetteur à partir d'une valeur initiale ju-qu'à des valeurs suffisantes pour polariser la jonction émetteur1 - oase au seuil d'avalanche et pour 71 47681 22 2120166 modifier le potentiel base suffisamment pour polariser dans le sens direct le .jonction collecteur-base et la jonction émetteur2-bas e afin de saturer le transistor, et pour ramener ensuite les potentiels d'émetteur à la valeur initiale afin de mettre 5 fin à la conduction du transistor en sorte telle que le potentiel base commence à retourner vers le potentiel "0% mais retourne en fait vers un potentiel différent, désigné potentiel"1 et en ce que le circuit détecteur de conduction est connecté au second émetteur afin d"emmagasiner une indication "0" dans l5u-10 nité en modifiant d'abord le potentiel du premier émetteur depuis une valeur Initiale jusqu'à une valeur suffisante pour provoquer la conduction transitoire du transistor uniquement si une indication n1" se trouve emmagasinée dans l'unitéa et pour modifier ensuite le potentiel d-émetteur depuis sa valeur initiale !5 en sorte telle que le potentiel base prenne le potentiel M0n.