La présente invention se rapporte à un circuit intégré de protection contre les surcharges. Quand un amplificateur à émetteur commun en circuit intégré est attaqué par un signal d'entrée, la polarité du signal de sortie est inversée par rapport au signal d'entrée. En se référant à la figure 1, on peut y voir un schéma d'un circuit amplificateur à émetteur commun du type connu dans l'art antérieur Dans une configuration typique, l'ampli- ficateur à émetteur commun comprend un transistor Q du type NPN Le collecteur du transistor Q est connecté à la borne positive d'alimentation en courant +V, par une résistance de charge, RL' L'émetteur du transistor Q est connecté à la masse par une résistance d'émetteur, RE Un signal d'entrée, vi, est appliqué à la base du transistor Q par une résistance d'entrée, Rs Le courant résultant d'entrée à la base provoque l'écoulement d'un courant de collecteur, égal au bêta multiplié par le courant d'entrée à la base En conséquence, la tension de sortie v O mesurée entre le collecteur du transistor Q et la masse, est une version amplifiée et inversée de la tension d'entrée vi. La tension d'émetteur d'un amplificateur en émetteur commun qui utilise une résistance d'émetteur, RE, tente de suivre la tension d'entrée en mode appelé "émetteur suiveur'. Ainsi, tandis que le signal de sortie v est abaissé par un signal d'entrée croissant vi, la tension d'émetteur aug- mente Selon les valeurs relatives des éléments de circuit et la quantité d'attaque d'entrée dont on dispose, il est possible à Q de se saturer et qu'il y ait suffisamment d'attaque présente pour que la tension d'émetteur domine la tension de collecteur pendant les crêtes d'entrée Ainsi, tandis que le signal d'entrée (ligne en trait plein adjacente à l'entrée) que l'on peut voir sur la figure 1 doit donner lesignal de sortie (ligne en trait plein adjacente à la sortie) qui est représenté, il est possible que la partie la plus négative du signal de sortie soit remplacée par la partie montrée en pointillé Un tel résultat peut particulièrement se produire dans des conditions o la valeur de R 5 est faible et o il y a un signal d'attaque important. Dans le cas d'un amplificateur à contre-réaction négative, o une partie du signal de sortie est ré-appliquée à l'entrée afin d'aider à linéariser les caractéristiques de transfert de l'amplificateur, il est possible, pendant une condition de surcharge, que l'amplificateur fonctionne comme un amplificateur à contre-réaction positive Dans des ampli- ficateurs vidéo, du type utilisé dans des circuits de télé- vision, l'excès d'attaque d'un amplificateur vidéo précédant le circuit de réglage automatique du gain peut avoir pour résultat le phénomène de "verrouillage", avec pour résultat une image tronquée ou dénaturée Cependant, il faut reconnaî- tre que le problème ci-dessus décrit est commun à de nombreux amplificateurs à émetteur commun, comprenant ceux utilisés dans des amplificateurs différentiels et opérationnels En conséquence, un dispositif de protection empêchant ce phéno- mène de se produire serait très souhaitable. Un dispositif de protection contre les surcharges des circuits intégrés qui empêchent un amplificateur à contre- réaction négative de devenir un amplificateur à contre-réac- tion positive, comprend un transistor amplificateur bipolaire d'un type (tel que NPN) qui est protégé par un transistor bipolaire de protection du type opposé (tel que PNP). L'émetteur du transistor de protection est connecté à la base du transistor protégé et la base du transistor de protection est connectée au collecteur du transistor protégé. Le collecteur du transistor de protection est connecté à la borne d'alimentation en courant qui est opposée à la borne d'alimentation en courant à laquelle est connectée la borne de l'élément de charge du transistor protégé. L'invention sera mieux comprise et d'autres buts,carac- téristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: la figure 1 est un schéma d'un circuit amplificateur à émetteur commun du type connu dans l'art antérieur, avec les signaux représentatifs d'entrée et de sortie la figure 2 est un schéma d'un circuit amplificateur protégé qui comprend le circuit de protection selon l'in- vention; la figure 3 est une vue de dessus du mode de réalisa- tion préféré du dispositif de protection selon l'invention;et la figure 4 est une vue en coupe transversale du mode de réalisation préféré du dispositif de protection selon l'invention. Sur la figure 2 des dessins, on peut voir une représen- tation schématique d'un circuit amplificateur 12, protégé par le mode de réalisation préféré de la présente invention. Le circuit amplificateur 12 comprend un transistor amplifica- teur Ql du type NPN qui est connecté en configuration stan- dard d'émetteur commun Comme on le sait bien, un amplifica- teur à émetteur commun est souvent attaqué par une source résistive, qui est désignée par les résistances RS et Rp qui sont utilisées pour appliquer un signal d'entrée, vi, à la base du transistor Q 1 La présente invention comprend un second transistor, Q 2, dont la base est connectée au collec- teur du transistor Qi et dont l'émetteur est connecté à la base du transistor Qi par la résistance de protection, RP. Le collecteur du transistor Q 2 est connecté à la masse dans ce mode de réalisation, parce que Q 1, le transistor amplifi- cateur, est un transistor du type NPN et Q 2, le transistor de protection, est un transistor PNP Si Qi avait été un transistor du type PNP, alors Q 2 aurait été choisi du type NPN, et le collecteur de Q 2 aurait été connecté à la borne positive d'alimentation en courant, +V. Dans le présent mode de réalisation de l'invention, la résistance de charge, RL, est connectée à la borne d'ali- mentation positive, +V, et le collecteur de Q 2 est connecté à la borne d'alimentation en tension opposée, c'est-à-dire la masse Alternativement, si Qi avait été un transistor du type PNP, alors le collecteur de Q 2 aurait été connecté à la borne positive d'alimentation en courant En fonctionne- ment, tandis que Qi se sature, le transistor Q 2 passe à la fermeture et bloque le signal d'attaque de base à un potentiel qui est juste légèrement supérieur à la tension initiale de saturation de Q 1, empêchant ainsi l'inversion du signal de sortie, v O Afin que le présent circuit fonctionne bien pour empêcher efficacement le "verrouillage" ci- dessus mentionné, il est nécessaire que le béta du transistor de protection, Q 2, soit d'une valeur relativement élevée et que la résis- tance de protection, Rp ait une valeur d'impédance relative- ment élevée De préférence le bêta du transistor de protec- tion, Q 2, a une valeur supérieure à 15 De même, si les types des transistors étaient opposés à ce qui a été décrit ici, la sortie du transistor Qi ne pourrait pas descendre plus que la tension initiale de saturation. En se référant aux figures 3 et 4, on peut y voir des vues de dessus et en coupe transversale du dispositif 20 selon l'invention Selon la présente invention, le dispositif est un transistor amplificateur intégré d'un type combiné à un transistor de protection du type opposé Ainsi, un transistor amplificateur du type NPN est combiné à un tran- sistor protecteur du type PNP. Dan S le mode de réalisation préféré de l'invention, le dispositif 20 est formé sur un substrat semi-conducteur 22, qui se compose typiquement de silicium du type P Une couche épitaxiée 24 du type N est formée sur le substrat 22 du type P Une partie de la couche épitaxiée-24 est isolée du restant de la couche épitaxiée par une région d'isolement 38 du type P+ qui est fortement dopée, et qui l'entoure tota- lement La région d'isolement 38 du type P+ sert également de collecteur du transistor de protection Q 2 du type PNP. Une région de puits 26 du type P s'étend dans la couche épitaxiée 24 du type N La région de puits 26 du type P forme la base du transistor amplificateur Q 1 De même, une région 28 du type N+, qui s'étend également dans la couche épitaxiée 24 du type N, sert de collecteur du transistor am- plificateur Q 1 La partie isolée du type N de la couche épitaxiée 24 forme la base du transistor de protection Q 2. Une région profonde et très dopée 30 du type P+ estinoerporée dans le dispositif 20 afin d'augmenter le béta du transistor de protection Q 2 La région 30 du type P+ s'étend à travers le puits 26 du type P dans la couche épitaxiée 24, et forme l'émetteur du transistor de protection Q 2. Une région 32 fortement dopée du type N sert d'émetteur au transistor amplificateur Q 1 Une poche 34 fortement dopée du type N s'étend dans le substrat 22 du type P, entre celui-ci et la couche épitaxiée 24, et elle est utilisée pour diminuer la résistance entre l'émetteur et le collec- teur du transistor Q 1 La poche 34 s'étend sous les régions 28 et 32 du type N. En se référant plus particulièrement à la figure 3, la région 26 du type P comprend de préférence une région étroite 36 (en regardant du dessus) La région étroite 36 a pour but de donner à la résistance de protection R 1, que l'on peut voir sur la figure 2, une valeur d'impédance relativement forte La valeur résistive résulte de la résistance du matériau du puits dans la région étroite 36. La fabrication de la présente invention est accomplie par des étapes standards de traitement du type bien connu. En particulier, la présente invention présente l'avantage qu'il n'est pas nécessaire de modifier aucune étape standard de photolithographie, dépôt ou diffusion pour incorporer l'invention dans un circuit intégré monolithique En conséquence, ceux qui sont compétents en la matière compren- dront que la présente invention est fabriquée en diffusant la région 34 du type N qui est fortement dopée dans un substrat en silicium 22 du type P La poche 34 du type N aura une résistivité typique de l'ordre de 40 ohms/carré. Ensuite, une couche épitaxiée 24 du type N, ayant une résistivité typique de l'ordre de 1000 ohms/carré, est tirée sur la surface du substrat du type P Une partie de la couche épitaxiée du type N, o sera formée l'invention, est isolée du reste de la couche épitaxiée par une diffu- sion d'isolement 38 du type P qui est fortement dopée. Ensuite, le contact de base 30 fortement dopé et du type P est défini et formé Après 1 le puits 26 du type P est défini et formé. L'étape suivante dans la fabrication du dispositif 20 concerne la formation des régions fortement dopées 28 et 32 du type N Elles sont également formées en utilisant des techniques standards. Enfin, un oxyde de protection (non représenté) est formé sur la surface du dispositif, des ouvertures de con- tact (non représentées) sont formées dans l'oxyde de pro- tection et le matériau conducteur d'interconnexion est appliqué,défini et formé. Ceux qui sont compétents en la matière reconnaîtront que les étapes qui précèdent sont toutes accomplies en utilisant des techniques standards et bien connues de photo- lithographie, de dépôt, de diffusion et d'attaque. Il sera également évident à ceux qui sont compétents en la matière que tandis qu'un transistor amplificateur du type NPN a été décrit avec un transistor de protection du type PNP, en inversant la conductivité de chaque région des figures 3 et 4, on peut fabriquer un transistor ampli- ficateur du type PNP avec un transistor de protection du type NPN. R E V E N D I C A T I 0 N S 1 Dispositif de protection contre les surcharges pour circuit intégré du type comprenant: un substrat semi-conducteur d'un premier type de conductivité; - une couche d'un matériau semi-conducteur d'un second type de conductivité, recouvrant ledit substrat; une première région fortement dopée du premier type de conductivité, traversant ladite couche jusqu'audit substrat et entourant totalement une-partie de ladite couche, ainsi ladite partie de ladite couche est isolée du restant de ladite couche, une région de puits du premier type de conductivité s'étendant partiellement dans la partie isolée de ladite couche à partir d'une surface de celle-ci, une seconde région très dopée du second type de conductivité, s'étendant dans la partie isolée de ladite couche à partir de sa surface et séparée par des parties de ladite couche, de ladite région de puits, une troisième région très dopée du second type de conductivité, s'étendant dans la région de puits à partir de sa surface et entourée par des parties de la région de puits; et une quatrième région fortement dopée du second type de conductivité s'étendant entre la partie isolée de la couche et le substrat, ladite quatrième région étant en dessous d'au moins les seconde et troisième régions très dopées; caractérisé en ce que: une cinquième région très dopée ( 30) du premier type de conductivité s'étend à travers l'intersection de ladite région de puits ( 26) avec ladite couche,-à partir d'une surface de ladite région de puits, et est plus fortement dopée que ladite région de puits, ladite troisième région fortement dopée ( 32) se trouvant entre ladite seconde région fortement dopée ( 28) et ladite cinquième région fortement dopée ( 30) en regardant à partir de ladite surface. 2 Dispositif selon la revendication 1,caractérisé en ce que le substrat semi-conducteur précité est de conductivité du type P et en ce que la quatrième région très dopée précitée ne s'étend pas sous la cinquième région très dopée précitée, ainsi la seconde région très dopée précitée forme le collecteur d'un transistor du type NPN, la troisième région très dopée précitée forme l'émetteur dudit transistor du type NPN, la région de puits forme la base dudit transistor du type NPN et la cinquième région très dopée précitée ( 30) forme le contact vers la base dudit transistor du type NPN. 3 Dispositif selon la revendication 2, caractérisé en ce que la région précitée de puits comprend de plus une partie étroite ( 36) en regardant à partir du sommet de la surface précitée, qui se trouve entre la troisième région très dopée ( 32) précitée et la cinquième région très dopée ( 30) précitée. 4 Dispositif selon la revendication 3, caractérisé en ce que la quatrième région très dopée précitée s'étend en dessous des seconde et troisième régions très dopées précitées et ne s'étend que partiellement en dessous de la partie étroite de la région de puits précitée. Circuit intégré de protection contre les surcharges du type comprenant un transistor amplificateur bipolaire d'un type 1 protégé par un transistor protecteur bipolaire d'un type opposé, o l'émetteur du transistor protecteur est connecté à la base du transistor amplificateur, la base du transistor protecteur est connectée au collecteur du transistor amplificateur, caractérisé en ce que: le collecteur du transistor protecteur est adapté à être connecté à une borne d'alimentation en courant qui est opposée à la borne d'alimentation en courant à laquelle la borne d'un élément de charge connecté au collecteur du transistor amplificateur serait connectée en configura- tion d'amplificateur à émetteur commun et le béta du transistor protecteur a une valeur relativement élevée. 6 Circuit selon la revendication 5, caractérisé en ce qu'il comprend de plus une résistance de protection, ayant une valeur relativement forte d'impédance, qui est connectée en série entre l'émetteur du transistor protecteur et la base du transistor amplificateur, avec un moyen pour appliquer un signal d'entrée à l'émetteur du transistor protecteur. 7 Circuit selon la revendication 6, caractérisé en ce que le transistor amplificateur précité est un transis- tor du type NPN et en ce que le transistor protecteur précité est un transistor du type PNP. 8 Circuit selon la revendication 7, caractérisé en ce que le collecteur du transistor du type PNP précité est connecté à la masse. 9 Circuit selon la revendication 7, caractérisé en ce qu'il a la forme de circuit intégré monolithique.