"AMPLIFICATEUR DE TYPE DARLINGTON FORME D'UN TRANSISTOR A EFFET DE CHAMP ET D'UN TRANSISTOR BIPOLAIRE, ET SA REALISATION EN STRUCTURE SEMICONDUCTRICE INTEGREE" La présente invention concerne un dispositif électro- nique comportant au moins un amplificateur constitué d'un premier transistor, ou transistor d'entrée, couplé avec un deuxième transistor, ou transistor de sortie, l'ensemble de ces deux transistors formant un montage connu sous l'ap- pellation d'amplificateur DARLINGTON, ledit premier tran- sistor étant un transistor à effet de champ du modèle MOS (métal-oxydesemiconducteur) à canal par enrichissement d'un premier type de conductivité, ledit deuxième transis- tor étant du modèle bipolaire. L'invention vise enparticulier, mais non exclusivement, la réalisation d'amplificateurs de puissance à faible temps de commutation, utilisables notamment pour le balayage lignes des consoles de visualisation (consoles pour l'annu- aire téléphonique par exemple). Pour ce genre d'applications, on pourrait songer à uti- liser un transistor de puissance MOS D'une part en effet, un transistor de puissance MOS a l'avantage d'être plus rapide qu'un transistor bipolaire de puissance équivalente; d'autre part, sa commande n'exige que peu d'énergie, ce qui autorise un couplage direct en amont avec un circuit intégré. Mais dans le cas de composants utilisables en moyenne et haute tension, l'obtention d'une faible tension de satura- tion (ou, de même, d'une faible résistance série, RON) con- duit à une consommation importante de silicium en raison de la place alors exigée sur le cristal par la région de canal. A puissance égale, le dispositif DARLINGTON classique, formé de deux transistors bipolaires, est beaucoup moins exigeant en matière première, plus facile à réaliser et au total plus économique Sa tension de saturation est faible. -2- Par contre, sa commande nécessite une énergie non négli- geable et ses performances en commutation sont inférieures à celles du transistor MOS. La combinaison hybride, connue de l'art antérieur, d'un transistor MOS en entrée et d'un transistor bipolaire en sortie, permet la réalisation d'un ensemble DARLINGTON amélioré Sous un volume équivalent à celui d'un DARLINGTON bipolaire-bipolaire, donc à consommation sensiblement égale de matière première, cet ensemble MOS-bipolaire est en effet très peu exigeant en énergie d'entrée, ce qui auto- rise son couplage direct à un circuit de commande intégré; par ailleurs, sa tension de saturation est faible Reste le problème du temps de commutation qui, lié à la présence du transistor bipolaire en sortie, est trop élevé pour les applications envisagées. Un procédé pour réduire le temps de commutation dans un ensemble DARLINGTON MOS-bipolaire est proposé dans la demande de brevet française N O 2 457 566 Ce procédé con- siste à shunter le circuit base-émetteur du transistor bipolaire de sortie par une résistance de faible valeur, de l'ordre de l'ohm Il est certain que ce procédé est efficace, car la résistance en question, dès que le tran- sistor d'entrée est bloqué, permet un écoulement rapide des charges emmagasinées dans la base du transistor de sortie durant la période précédente de conduction; ainsi, le retour dudit transistor de sortie à l'état de repos est- il favorisé Malheureusement, cette résistance, de par sa faible valeur, réduit considérablement le gain du transis- tor de sortie. La présente invention a pour but la réalisation d'un amplificateur DARLINGTON MOS-bipolaire réunissant les avan- tages majeurs des différents dispositifs de puissance exa- minés précédemment, notamment quantité de silicium exigée la moindre possible et facilité de réalisation ce qui condi- tionne le prix de revient, faible énergie de commande, vitesse de commutation et gain élevés. -3- Un dispositif tel que défini au début du présent mé- moire est notamment remarquable en ce qu'un autre transis- tor à effet de champ, ou troisième transistor, du modèle MOS à canal par enrichissement du second type de conducti- vité, est disposé, directement en parallèle, sur les bornes émetteur et base du deuxième transistor, les bornes de grille desdits premier et troisième transistors étant réu- nies entre elles. A ce troisième transistor est dévolue la fonction d'amé- liorer la vitesse de commutation de l'amplificateur Durant les espaces de temps o, la tension d'entrée ayant une pola- rité donnée, les premier et deuxième transistors sont con- ducteurs, le troisième transistor est bloqué et ne gêne en aucune façon le fonctionnement normal de l'amplificateur. Dès que la tension d'entrée est inversée, le troisième tran- sistor devient conducteur et court-circuite l'espace émet- teur-base du deuxième transistor; les charges encore stoc- kées dans la base de ce deuxième transistor trouvent immé- diatement, à travers le troisième transistor, un chemin de fuite, ce qui favorise la chute rapide du courant de sortie et le retour du deuxième transistor à l'état de repos. Le temps de commutation d'un amplificateur de puissance selon l'invention est ainsi parmi les plus courts qu'il soit possible d'obtenir de dispositifs de puissance équi- valents A titre indicatif, entre un amplificateur DARLING- TON bipolaire-bipolaire et un amplificateur DARLINGTON MOS- bipolaire selon l'invention, les temps de commutation à con- ditions de fonctionnement sensiblement équivalentes sont, respectivement, de 2 à 3 ps et de 0,2 à 0,25 ps; soit, pour le second dispositif, une rapidité de l'ordre de dix fois celle du premier. D'autre part, son gain est important car, durant les périodes de conduction, la résistance du troisième transis- tor est élevée et ce dernier n'offre pas alors un chemin de déviation pour le courant de commande du deuxième transistor -4- comme c'est le cas avec la résistance de faible valeur mise en oeuvre dans le dispositif de la demande française préci- tée. L'amplificateur de puissance selon l'invention réunit par ailleurs tous les avantages des dispositifs concurrents, transistors de puissance MOS et amplificateurs DARLINGTON à transistors d'entrée et de sortie bipolaires, en éludant les inconvénients propres à ces derniers C'est ainsi que l'énergie nécessaire à sa commande est faible, comme c'est le cas pour un amplificateur formé d'un transistor MOS seul; par contre, à performances égales, en rapidité notamment, la surface de la puce de sili cium nécessaire à sa construc- tion est de l'ordre de la moitié de celle qu'exige un tran- sistor MOS Par ailleurs, à surface de puce de silicium sen- siblement équivalente à celle exigée pour un amplificateur DARLINGTON bipolaire, l'amplificateur selon l'invention, d'abord plus rapide que son concurrent, nécessite aussi moins d'énergie pour sa commande ce qui rend possible son couplage direct à un circuit intégré. Dans la réalisation en structure semiconductrice intégrée d'un dispositif amplificateur selon l'invention il est avan- tageux que les premier (transistor MOS d'entrée) et deuxième (transistor bipolaire de puissance) transistors soient de type vertical,comme il a déjà ét 6 fait dans des réalisations selon l'art antérieur, tandis que le troisième transistor (transistor MOS de commutation) est de type latéral, ceci pour une raison de facilité d'intégration. Le premier transistor est, par exemple, un VMOS (tran- sistor à effet de champ du type MOS à canal situé le long d'une rainure en V). Ledit dispositif est réalisé dans un corps semiconduc- teur dans l'épaisseur duquel on distingue, depuis la face inférieure vers la face supérieure, ou face active, d'abord un substrat d'un premier type de conductivité formant le drain du premier transistor et le collecteur du deuxième -5- transistor, puis au moins deux couches épitaxiales dont une première du deuxième type de conductivité, dans laquelle est située la base du deuxième transistor, que surmonte une deuxième couche du premier type de conductivité dont une partie forme l'émetteur du deuxième transistor, laquelle partie englobe une région de même type de conductivité mais plus fortement dopée que ladite deuxième couche et affleu- rant la face active, ladite base étant reliée à la face active par des zones de liaison du deuxième type de conduc- tivité qui traversent la deuxième couche épitaxiale, l'une de ces zones étant traversée par au moins une rainure en V qui, creusée depuis la face active, traverse également la première couche épitaxiale et autour de laquelle est situé le premier transistor, la source de ce premier transistor étant formée par une région du premier type de conductivité, touchant à la face active et intérieure à ladite zone entou- rant ladite rainure, la grille de ce même premier transis- tor étant formée par une électrode conductrice disposée dans ladite rainure Ledit dispositif est remarquable en ce que la source et le drain de son troisième transistor sont formés par deux îlots du deuxième type de conductivité jouxtant la face active, l'un desdits îlots, ou premier îlot, constituant un prolongement latéral d'une desdites zones de liaison. Selon une première forme de réalisation de la structure semiconductrice définie ci-dessus, le troisième transistor est situé dans ladite partie de la deuxième couche épita- xiale qui forme l'émetteur du deuxième transistor, le second desdits úlots étant adjacent à ladite région plus fortement dopée qu'englobe ladite partie. Dans cette forme de réalisation, on a l'avantage que le troisième transistor étant inclus dans l'émetteur du deu- xième transistor, son intégration n'exige pas de surface supplémentaire sur la puce de silicium. -6- Selon une deuxième forme de réalisation de ladite struc- ture semiconductrice, le troisième transistor est situé dans une partie de la deuxième couche épitaxiale éloignée de celle englobant ladite région plus fortement dopée, le second desdits îlots étant séparé dans ladite couche. Dans cette deuxième forme de réalisation, l'intégration du troisième transistor entraîne une augmentation de surface de la puce de silicium par rapport à celle occupée par les seuls premier et deuxième transistors Par contre, l'éloi- gnement du troisième transistor de l'émetteur du deuxième transistor permet d'éviter, dans certains cas d'utilisation, l'apparition de phénomènes électriques parasites. La description qui va suivre en regard des dessins annexés fera mieux comprendre comment l'invention peut être réalisée. La figure 1 montre le schéma électrique d'un amplifica- teur selon l'invention. La figure 2 est une coupe schématique, suivant la ligne II-Il de la figure 4, d'un dispositif semiconducteur inté- gré dont la structure correspond au schéma de la figure 1, selon une première forme de réalisation. La figure 3 illustre, selon une vue en coupe, une deu- xième forme de réalisation du dispositif semiconducteur conforme au schéma de la figure 1. La figure 4 est une vue en plan du dispositif selon la figure 2. Il est à noter que, sur les figures 2, 3 et 4, les pro- portions géométriques correspondant à la réalité n'ont pas été respectées entre les divers éléments composant l'ampli- ficateur Notamment, la partie du dispositif incluant le troisième transistor a été élargie D'autre part, sur la vue en plan, le tracé suivant la frontière émetteur-base du transistor bipolaire à l'endroit o se trouve le troi- sième transistor a été simplifié par rapport à ce qu'il serait en réalité (suppression des méandres d'interdigita- -7- tion) Tout ceci, dans le but de clarifier la représentation. Le dispositif représenté sur le schéma de la figure 1 comprend un premier transistor T 1, ou transistor d'entrée, qui est couplé avec un deuxième transistor T 2, ou transistor de sortie, l'ensemble de ces deux transistors formant un montage connu sous l'appellation d'amplificateur DARLINGTON. Le premier transistor T 1 est un transistor à effet de champ du modèle MOS à canal par enrichissement d'un premier type de conductivité (ici à canal N) Le deuxième transistor T 2 est un transistor de puissance bipolaire de type NPN De façon connue, on observe que la source de T 1 est reliée à la base de T 2, que le drain de Tl et le collecteur de T 2 sont reliés à la borne positive de l'alimentation, que la grille de T 1 est reliée à la borne d'entrée E tandis que l'émetteur de T 2 est connecté à la borne de sortie S de l'amplificateur. Selon l'invention, "un autre transistor à effet de champ ou troisième transistor T 3 dumodèle MOS à canal par enrichis- sement du second type de conductivité (ici à canal P) est disposé, directement en parallèle, sur les bornes émetteur et base du deuxième transistor T 2, les bornes de grille desdits premier et troisième transistors T 1 et T 3 étant réu- nies entre elles". C'est dire, en référence au schéma de la figure 1 et aux figures suivantes, que le drain de T 3 est relié à la fois à la base de T 2 et à la source de T 1, que la source de T 3 est reliée à l'émetteur de T 2 et que la grille de T 3 est connectée à la borne d'entrée E, comme la grille de T 1. On se reporte maintenant aux figures 2 et 4 montrant une réalisation en structure semiconductrice de type MESA de l'amplificateur schématisé sur la figure 1. L'amplificateur est réalisé dans un corps semiconduc- teur 1 dans l'épaisseur duquel on distingue, depuis la face inférieure l A vers la face supérieure 1 B, ou face active, d'abord un substrat 10 d'un premier type de conductivité -8- (ici, de type N), surmonté d'un lit épitaxial il également de type N mais moins dopé que ledit substrat 10, puis une première couche épitaxiale 12 de type P et une deuxième couche épitaxiale 13 de type N,toutes deux faiblement dopées. La couche 12 est reliée à la face active 1 B par des zones de liaison 121, 122 et 123 de type P fortement dopées. Il y a lieu de rappeler ici que le qualificatif "forte- ment dopé" s'applique aux parties du dispositif présentant une concentration d'impuretés de dopage supérieure à 1017 atomes/cm 3, et de préférence supérieure à 1018, et le quali- ficatif *faiblement dopé" dans le cas d'une concentration 17 3 inférieure à 1017 atomes/cm, et de préférence inférieure à 1016 Dans la zone 122, il a été creusé des rainures 14 en forme de V qui, depuis la face active l B, atteignent le lit ll en traversant les couches 13 et 12. Le substrat 10 et le lit 11 constituent le drain de T 1 et le collecteur de T 2 Dans la couche 12 est située la base de T 2, les zones de liaison précitées formant des con- tacts de base; c'est aussi dans la couche 12 (ainsi que dans la zone de liaison 122)que se crée le canal de T 1, le long des flancs des rainures 14 L'émetteur de T 2 est formé dans la partie 130 de couche 13 située entre les zones 121 et 122; dans cette partie, il a été prévu une région 131 de contact plus fortement dopée et de moindre épaisseur que la couche 13 La source de T 1 est formée d'une région 16 englo- bée dans la zone 122 et qui entoure la rainure 14; la ré- gion 16 est de type N, elle est fortement dopée et son épais- seur est sensiblement la même que celle de la région 131. Le corps semiconducteur 1 est couvert sur ses flancs 30, qui marquent les limites du mésa et sur une partie de sa face active 1 B y compris les rainures 14, par une pellicule isolante 31 au travers de laquelle sont prévues des fenêtres de contact et sur laquelle repose l'électrode de grille 20 de T 1 Des contacts sont prévus, 21 sur la face l A avec le -9collecteur de T 2 et le drain de T 1, 22 avec la base de T 2, 23 avec l'émetteur de T 2, 24 à la fois avec la source de T 1 et la base de T 2 qui sont ainsi réunies. La structure semiconductrice telle que décrite jusqu' alors, qui réunit dans un même corps semiconducteur 1 un transistor MOS vertical Tl et un transistor bipolaire verti- cal T 2,est connue Une telle structure a été décrite par la Demanderesse dans la demande de brevet no 2 422 258. Selon l'invention, un troisième transistor T 3 est in- troduit dans le corps 1, "dont la source et le drain sont formés par deux flots, respectivement 17 et 18, du deu- xième type de conductivité (ici type P), jouxtant la face active 1 B, l'un 18 desdits flots, ou premier flot, consti- tuant un prolongement latéral de l'unel 22 desdites zones de liaison". Entre les deux îlots coplanaires 17 et 18 une bande superficielle 19 de couche épitaxiale 13 offre place pour la formation d'un canal de type P aux instants o un poten- tiel convenable est appliqué à l'électrode de grille 25 dis- posée sur la couche 31 en regard de la bande 19 L'élec- trode de grille 25 du transistor MOS latéral T 3 est reliée à l'électrode de grille 20 du transistor VMOS T 1 comme il apparaît sur la figure 4. L'étendue et la configuration de la bande 19 et de l'é- lectrode 25 telles que ces dernières apparaissent sur la figure 4, sont données à titre d'exemple Il est clair que les exigences de caractéristiques électriques peuvent con- duire, suivant lescas, à des géométries différentes. Suivant la première forme de réalisation de la structure semiconductrice qui correspond aux figures 2 et 4, "le troi- sième transistor T 3 est situé dans la partie 130 de la deu- xième couche épitaxiale 13 qui forme l'émetteur du deuxième transistor T 2, le second 17 desdits flots étant adjacent à ladite région 131 plus fortement dopée qu'englobe ladite région 130 ". -10-V Suivant une deuxième forme de réalisation de la struc- ture semiconductrice, qui correspond à la vue en coupe de la figure 3, "le troisième transistor T 3 est situé dans une partie 132 de la deuxième couche épitaxiale 13 éloignée de celle 130 englobant ladite région 131 plus fortement dopée, le second 17 desdits îlots étant séparé dans ladite couche". Cette deuxième forme de réalisation entraîne la forma- tion d'une zone de liaison supplémentaire 124 qui assure la séparation au moins partielle des parties de couche 130 et 132 L'îlot 18 est ici adjacent à la zone de liaison 124 dont il forme un prolongement superficiel Un dépôt de con- tact 27 sur l'îlot 17 doit être relié au dépôt de contact 23 afin d'assurer la liaison électrique nécessaire entre la source 17 de T et l'émetteur 130-131 de T 2. 3 2 Le dispositif selon l'invention peut être réalisé par un procédé ne comportant que des opérations ressortant des techniques habituelles connues dans les fabrications de structures semiconductrices Par exemple, l'amplificateur décrit en regard des figures 2 et 4 peut être réalisé selon la succession des opérations principales suivantes, à par- tir d'une plaquette-substrat de silicium de type N+ orientée suivant un plan cristallin , dont le niveau de dopage correspond à une résistivité de l'ordre de 0,018 Qcm, et dont la superficie est d'environ 4 mm x 4 mm par dispositif: -dépôt épitaxique du lit 11, de type N (épaisseur: 10 à 14 pm, p 3 à 6 ncm) -dépôt épitaxique de la couche 12 de type P (e = 14 à 18 Vin, p c 4 à 7 ncm) -dépôt épitaxique de la couche 13 de type N (e = 5 à 7 pm, p 3 à 7 acm) -diffusion localisée des zones de liaison 121, 122, 123, de type P (e = 6,5 à 8 im, Ru 100 R) -diffusion localisée de la région 131 de T et du drain 16 de T 1 (e 2,5 à 3 pmn, R al 2 M) -11- -diffusion localisée des úlots 17 et 18 de source et de drain de T 3; diffusion de type P (après recuit, e = 2 à 2,5 Vm, R O 40 n) -gravure du MESA -dépôt d'une couche d'oxyde de passivation sur toute la face active ( 0,8 à 1 pm) -gravure des rainures 14 par décapage anisotropique attei- gnant le lit 11; les rainures sont parallèles et leur pas de répartition est de l'ordre de 40 pm -désoxydation de la face l B aux endroits des rainures 14 et du canal 19 de T 3 et dépôt, en ces endroits au moins, d'une pellicule isolante pure (épaisseur 0,1 à 0,15 pm) -réalisation des contacts en aluminium et-des grilles des transistors T 1 et T 3. -12- REVENDICATIONS - 1. Dispositif électronique comportant au moins un am- plificateur constitué d'un premier transistor (T 1), ou tran- sistor d'entrée, couplé avec un deuxième transistor (T 2), ou transistor de sortie, l'ensemble de ces deux transistors formant un montage connu sous l'appellation d'amplificateur DARLINGTON, ledit premier transistor étant un transistor à effet de champ du modèle MOS (métal-oxydesemiconducteur) à canal par enrichissement d'un premier type de conductivité, ledit deuxième transistor étant du modèle bipolaire, carac- térisé en ce qu'un autre transistor A effet de champ, ou troisième transistor (T 3), du modèle MOS à canal par enri- chissement du second type de conductivité, est disposé, di- rectement en parallèle, sur les bornes émetteur et base du deuxième transistor, les bornes de grille desdits premier et troisième transistors étant réunies entre elles. 2. Dispositif électronique selon la revendication 1, caractérisé en ce que lesdits premier et deuxième transis- tors sont de type vertical tandis que le troisième transis- tor est de type latéral. 3 Dispositif électronique selon l'ensemble des reven- dications 1 et 2,réalisé dans un corps semiconducteur ( 1) dans l'épaisseur duquel on distingue, depuis la face infé- rieure ( 1 A) vers la face supérieure ( 1 B) ou face active, d'a- bord un substrat ( 10) d'un premier type de conductivité for- mant le drain du premier transistor et le collecteur du deu- xième transistor, puis au moins deux couches épitaxiales dont une première ( 12) du deuxième type de conductivité,dans la- quelle est située la base du deuxième transistor, que surmonte une deuxième couche ( 13) du premier type de conductivité dont une partie forme l'émetteur ( 130) du deuxième transistor, la- quelle partie englobe une région ( 131) de même type de con- ductivité mais plus fortement dopée que ladite deuxième cou- che et affleurant la face activeladite base étant reliée à la face active par des zones de liaison ( 121,122,123,124) du deuxième type -13- de conductivité qui traversent la deuxième couche épita&- xiale, l'une de ces zones ( 123) étant traversée par au moins une rainure en V ( 14) qui, creusée depuis la face ac- tive, traverse également la première couche épitaxiale et autour de laquelle est situé le premier transistor (T 1), la source de ce premier transistor étant formée par une région ( 16) du premier type de conductivité, touchant à la face active et intérieure à ladite zone ( 123) entourant ladite rainure, la grille de ce même premier transistor étant formée par une électrode conductrice ( 20) disposée dans ladite rainure, caractérisé en ce que la source et le drain de son troisième transistor (T 3) sont formés par deux flots ( 17, 18) du deuxième type de conductivité joux- tant la face active, l'un desdits -îlots, ou premier flot ( 18), constituant un prolongement latéral d'une desdites zones de liaison. 4. Dispositif électronique selon la revendication 3, caractérisé en ce que le troisième transistor est situé- dans ladite partie ( 130) de la deuxième couche épitaxiale ( 13) qui forme l'émetteur du deuxième transistor, le second ( 17) desdits úlots étant adjacent à ladite région ( 131) plus fortement dopée qu'englobe ladite partie. 5. Dispositif électronique selon la revendication 3, caractérisé en ce que le troisième transistor est situé dans une partie ( 132) de la deuxième couche épitaxiale ( 13) éloignée de celle ( 130) englobant ladite région ( 131) plus fortement dopée, le second ( 17) desdits flots étant séparé dans ladite couche.