La présente invention concerne un circuit de open- sation d'inductance et plus prneisement un ci:ùit destiné à la compensation des effets d'une inductance indésirable qui apparått par exemple, dans le cas d'un circuit à de paires de bornes, à la borne commune de masse. Dans u circuit à deux paires de bornes, par exemple un générateur d'impulsions à grande vitesse, un circuit à haute fréquence ou analogue , une inductance a tendance à apparaître, méme lorsqu'elle est faible, au niveau des fils des éléments censtituant un tel reseau ou analogue, et elle a un effet nuisible sur les caractéristiques du réseau. On a essayé de rendre minimale une telle inductance indésirable au point de vue de la construction du circuit ; cependant, on n'obtient pas de résultats satisfaisants car ou bien l'in- inductance indésirable ne peut pas être suffisamment réduite ou bien les caracteristiques du réseau sont diminuées étant donné les restrictions imposées à sa construction. L'invention concerne un circuit simple mais efficace de compensation dtune inductance indésirable qui a tendance à apparattre dans un circuit à deux paires de bornes. Plus précisément, l'invention concerne un circuit de compensation d'inductance destiné à un circuit à deux paires debornes, l'une des paires de bornes constituant les bornes d'entrée et l'autre paire les bornes de sortie, llune des bornes d'entrée et l'une des bernes de sortie constituant une borne commune qui est normalement à la masse. L'autre borne d'entrée et l'autre borne de sortie du circuit comprennent des éléments ayant une inductance, ces deux éléments étant couplés par induction et ayant un coefficient prédéterminé d'induction mutuelle, sensiblement égal à l'induetance indésirable qui a tendance à apparaître à la borne commune. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, faite en référence aux dessins annexés sur lesquels la figure 1A représente un circuit constituant une ligne classique a' retard la figure 1B est un circuit équivalant à la ligne à retard de la figure 1 , lorsqu'il fonctionne avec une impulsion à grande vitesse la figure 2 représente en A une forme fonde apparaissant à l'entrée du circuit de la figure 1A et en B une forme d'onde apparaissant à la sortie les figures 3A et 3B sont des schémas électriques illustrant les principes de l'invention ;; les figures 4A et 4B représentent un circuit selon un mode de réalisation de l'invention la figure 5 est un circuit selon un second mode de réalisation de l'invention; la figure 6 est un circuit selon un troisième mode de réalisation de l'invention ; et la figure 7 est un circuit selon un quatrième mode de réalisation de l'invention. La figurelAreprésente une ligne classique à retard transmettant des impulsions à grande vitesse et comprenant un élément L ayant une inductance et comportant deux bornes I et 0 d'entrée et de sortie, et des capacités internes C. reliées à une extrémité à l'élément L et à l'autre à un fil commun E destiné à être mis à la masse. Dans un tel dispositif, il arrive parfois que la distance entre la jonction des capacités internes C. et l'extrémité du fil E qui doit être mis à la masse soit si importante qu'une inductance L1 qui ne peut pas être négligée apparaît, comme représenté sur la figure 1B qui est le circuit équivalant au circuit de la figure 1A.En d' si nde conséquence, Si une forme telle que représentée par la courbe A de la figure 2 apparat à l'entré-e I, une forme d'onde telle que représentée en B sur la figure 2 apparatt à la sortie 0, cette forme d'onde comprenant des impulsions indésirables 1 dues à la présence d'une inductance L1 précitée. Td représente le retard. Selon l'invention, l'inductance L1 peut être compen sée de manière que n'apparaissent pas de telles impulsions indésirables. Les figures 3A et 3B représentent des circuits de base utiles pour la compréhension des principes de l'invention, les parties portant les références A, B, C et D constituant un circuit ayant une matrice fondamentale représentée par les équations suivantes e2 - A e3 + B i3 (1) i2 = C e3 + D i3 (2) On montre dans la description qui suit que les circuits des figures 3A et 3B sont équivalents.A cette fin, il suffit que les tensions et les courants de la figure 3B soient égaux à ceux de la figure 3A, dans l'hypothèse où le circuit de la figure 3B a une matrice fondamentale qui est représentée par les équations suivantes e1 = At e4 + Bt i4 (3) i1 = Ct e4 + Dt i4 (4) Dans le cas de la figure 3A, on obtient les équations suivantes p L1 i1 + P M i4= e1 - e2 (5) avec p = j e2 = A e3 + B i3 (1) i2 = C e3 + D i3 (2) p L2 i4 + p M i1 = e3 - e4 (8) i1 - i2 = P C1 e2 (9) i3 - i4 = p C2 e3 (10) D'après ces équations, on peut déterminer At, Bt, Ct et Dt des équations (3) et (4). Dans le cas de la figure 3B, on obtient les équations suivantes p (L1 + M) i1 = e1 - e2 - p (#M) (i1 - i4) e2 = A e3 + B i3 (1) i2 =Ae3 + D i3 (2) P (L2 + M) i4 = e3 + p (#M) (i1 - i4) - e4 (12) il - i2 = P C1 e2 (13) i3 - i4 = p C2 e3 (14) A partir de ces équations, on peut déterminer At, Bt, Ct et Dt des équations (3) et (4). On peut réécrire l'équation (11) sous la forme p L1 i1 + p M i1 = e1 - e2 #^p M i1 # p M i4 à partir de laquelle on obtient l'équation suivante p L1 i1 # p M i4 = e1 - e2 qui est identique à l'équation (5) concernant la figure 3A. L'équation (12) peut être réécrite sous la forme p L2 i4 + p M 14 = e3 # p M i1 + P Mi4 - e4 à partir de laquelle on peut obtenir l'équation suivante p L2 i4 + p M i1 e3 - e4 qui est identique à l'équation (8) de la figure 3A. Comme les équations (13) et (14) sont identiques aux équations (9) et (10), c'est-à-dire comme les équations représentant les tensions et les courants sur la figure 3A sonti identiques à celles qui concernent la figure 3B, il est clair que les circuits des figures 3A et 3B sont équivalents, sans qu'il faille rechercher la matrice représentée par les équations (3) et (4). Ainsi, on note que, lorsque dés éléments ayant une inductance sont destinés à relier l'entrée et la sortie d'un circuit à deux paires de bornes, sont montés aux bornes d'entrée et de sortie qui ne sont pas communes, une inductance égale mais de signe opposé à l'inductance mutuelle des éléments à inductance apparaît à la borne commune, comme représenté sur la figure 3B.De cette manière, toute inductance indésirable qui tend à apparaître à la borne commune peut être compensée par disposition d'une inductance ayant un coefficient d'induction nutuelle convenable, et reliée aux bornes d'entrée et de sortie du circuit qui ne sont pas communes. La figure 4A représente une ligne à retard selon un mode de réalisation de l'invention, les éléments L à inductance étant couplés et ayant une inductance mutuelle M, entre les bornes I et 0 d'entrée et de sortie. Dans ce cas, une inductance -M apparaît à la borne communes bien que l'inductance indésirable L1 peut être compensée par détermination de la valeur de l'inductance -M. Ainsi, la ligne à retard peut être débarrassée de tout effet nuisible de l'inductance indésirable L1. De plus, malgré la présence des éléments inductifs de couplage aux bornes d'entrée et de sortie, tout accroissement du retard peut etre évité par une réalisation convenable. Bien que, dans la description qui précède, on ait considéré le cas d'une ligne à retard, il faut noter que l'invention n'est pas limitée à une telle application mais convient à d'autres circuits électriques, par exemple à un circuit à haute fréquence ou à basse fréquence. La figure 5 représente un second mode de réalisation de l'invention dans lequel une inductance indésirable L1 apparaissant au cAoté qui est à la masse d'un circuit ayant une matrice fondamentale représentée par A, B, C et X, est compen sée par des éléments ayant un coefficient d'inductance mutuelle M sensiblement égal à l'inductance L1 entre les bornes d'entrée et de sortie qui ne sont pas communes. Dans ce cas, la réflexion peut etre évitée par la sélection convenable des valeurs de L1, C1, L2 et C2 de marnière que le circuit ait des impédances d'entrée et de sortie adaptées au circuit à matrice fondamentale. Les éléments L1, C1 et L2, C2 de la figure 5 constituent une moitié d'un circuit en T, associé à un circuit externe et en conséquence, si des circuits terminaux de type s sont nécessaires, des éléments capacitifs C3 et Cq peuvent etre ajoutés comme représenté sur la figure 6, qui représente un troisième mode de réalisation de l'invention. Dans ce cas, les valeurs de L1, C1, C3 et L2, C2, C4 doivent être déterminées pour que l'adaptation entre les circuits interne et externe soit assurée. De plus, les éléments L1, C1 et L2, Ca de la figure 5 constituent des moitiés d'un circuit de type It , en ce qui concerne le circuit interne, et en conséquence, s'il faut réaliser un circuit de type T, les éléments inductifs L3 et L4 peuvent être ajoutés comme représenté sur la figure 7 qui représente un quatrième mode de réalisation de l'invention. Dans ce cas aussi, l'adaptation peut être réalisée de manière analogue à celle qu'on a décriteen référence à la figure 6. Il faut noter d'après la description qui précède qu'il est possible selon l'invention de compenser toute inductance apparaissant à des fils de sortie, l'inductance résiduelle de condensateurs ou analogues dans un circuit à deux paires de bornes, par exemple dans un circuit traitant des impulsions à grande vitesse, dans un circuit/haute fréquence et analogue, si bien que tout effet indésirable d'une telle inductance sur les caractéristiques du circuit est évité. Ainsi, un circuit perfectionné de compensation d'inductance selon l'invention peut etre utilisé de façon très commode et dans des applications très diverses, et sa réalisation est très facile, en grande série. REVENDICATIONS 1. Circuit de compensation d'inductance destine à un circuit à deux paires de bornes, l'une des paires constituant des bornes d'entrée et l'autre des bornes de sortie, l'une des bornes d'entrée et l'une des bornes de sortie cons tituant des bornes communes, ledit circuit de compensation d'inductance étant caractérisé en ce qu'il comprend un élément à inductance placé à chacune des autres bornes d'entrée et de sortie du circuit, les deux éléments inductifs étant couplés par induction l'un à l'autre, et ayant un coefficient prédéterminé d induction mutuelle pratiquement égal à une inductance indésirable ayant tendance à apparattre à la borne commune, si bien que l'inductance indésirable est compensée. 2. Circuit selon la revendication 1, caractérisé en ce qutil forme une ligne à retard.