Le procédé de fabrication le mieux éprouvé et le plus largement utilisé dans la pratique pour la production des circuits intégrés monolithiques les plus modernes consiste à prendre, à titre de base, une plaquette monocristal de semiconducteur appe lea support, de type I de conductivité, et à faire croitre sur celle-ci une couche de semiconducteur d type II de conductivité par le procédé épitaxique, puis à subdiviser la couche en zones isolées les unes des autres et à former dans celles-ci des élé ments actifs et passifs par les opérations classiques de la techniques planar.Les zones isolées de la couche épitaxique sont obtenues en amenant des additions à diffuser localement dans la couche par des techniques de masquage et à produire une conductivité de type I dans la region de diffusion, la diffusion étant poursuivie jusqu'à ce que les régions diffusées tranchent dans la couche épitaxique jusqu'au support. Les zones obtenues par subdivision et délimitées par rapport à la couche épitaxique initiale sont isolees les unes des autres par des transitions pn de mées, d'une part, sur les couches limites des zones de type II de conductivité et, d'autre part, sur celles des régions diffusées de type I de conductivité, et de la plaquette de support, egalement de type I de conductivité.Dans la confection de circuits ultrarapides, au-dessous des surfaces destinées à porter des transistors, avant de former la couche épitaxique, on provoque le développement d'une couche de diffusion à faible résistance et de type II de conductivité, appelée couche annulée dont le rôle est de maintenir à un faible niveau la resistance série du collecteur du transistor afin d'accroître la vitesse de commutation et d'abaisser la tension de saturation S'agissant de circuits linéaires, la couche annulée augmente la fréquence limite et a meliore la gamme dynamique de l'étage de puissance. La fig. 1 est une coupe transversale d'un transistor avec circuit intégré, tel que décrit ci-dessus. Le numéro 1 désigne le support, une plaquette monocristal de départ, de type I de conductivité ; 2 désigne la couche épitaxique de type Il de conductivité; 3 désigne des régions diffusées de type I de conductivité, tranchant la couche épitaxique; 4 désigne une zone résultant de la subdivision de la couche épitaxique; 5 désigne une couche d'annulation à faible résistance, de type Il de conductivité, forme e au-dessous du collecteur du transistor ; 6 représente la base du transistor, de type I de conductivité i 7 l'émetteur du transistor, de type II de conductivité; 8 1 de contact de collecteur développé an même temps que l'émetteur 9 désigne la couche de métallisation des contacts ; 10 une couche de masquage recouvrant la surface de la plaquette et la prote- geant contre la diffusion lorsqu'il s'agit de silicium, en géné- ral sous forme de SiO2. 11 désigne une résistance formée par dif fusion. Cependant, dans la forme d'exécution des circuits intégrés modernes du type illustré par la fig. 1, la diffusion d'isolation pour la production des régions 3 est une opération qui s'accompagne de plusieurs effets défavorables. Etant donné que l'épaisseur de la couche épitaxique de la plupart des circuits est comprise entre 8 et 12 microns, cette opération est prolongée @2-1 heures) et nécessite une diffusion a température élevée (1300 C); le système technologique se prête difficilement à des paramètres aussi extremes. Une diffusion de longue dure à température éle- vée se traduit, d'une part, par l'extension de la couche d'annulation qu'il est difficile de contrôler et, d'autre part, par le fort accroissement de la couche d'oxyde recouvrant la surface la plaquette de silicium dans un système planar à base de sili cium.Ce dernier effet est indésirable pour les operations de traitement par photorésistance qui font suite à la diffusion. Les propriétés électriques du transistor représenté sur a fig. 1 ne s'élèvent pas non plus à un niveau optimal vitesse de commutation et sa tension de saturation n'atteignent pas les valeurs respectives d'un transistor planar épitaxique usuel, en dépit de la couche d'annulation. Afin d'éliminer les inconvénients ci-dessus mentionnas, un remède peut paraître évident, à savoir la réduction de l'épais 'saur de la couche épitaxique. Cette solution est toutefois limi- tée par des problèmes techniques et de construction se rapportant à d'autres questions. Avec la disposition illustrée par la fig. 1, lors de la croissance de la couche épitaxique et de la diffusion d'isolation, la couche d'annulation pénètre dans la couche épitaxique à une profondeur de 2-3 microns. La diffusion de la base du transistor donne lieu à une pénétration de 2 à 3 microns encore et, pour obtenir les caractéristiques convenables de tension inverse collecteur-base et de capacité spécifique, une autre distancé de 2 à 3 microns doit être ménagée.La pénétration de la-couche d'annulation dans la couche épitaxique ne pourrait être limitée qu'en abaissant la température de la croissance de la couche épitaxique, ce qui altérerait la qualité de la structure de cette couche. Une diminution de l'épaisseur de la base et de l'émetteur rendrait difficile et même critique les-tolérances concernant la géométrie du transistor et les paramètres de diffusion, tandis que la réduction de la distance de la base et de la couche d'annulation pourraient signifier l'abandon d'une élévation de la tension inverse collecteur-base et d'une diminution de la capacité spécifique.Les avantages et les inconvénients mentionnés ci-dessus, savoir, une plus grande facilité d'exécution au point de vue technique, ce qui se traduit par une économie, et des spécifications plus astreignantes en ce qui concerne l'équipement électrique, c'est-à-dire un coût plus élevé, se retrouvent lors de la conception et de la réalisation technique de chaque circuit, et la meilleure solution se situe invariablement dans un compromis rationnel. La solution proposée par l'invention élargit les possibili tds de construction et de technologie, assurant donc un champ plus large pour un compromis optimal. Les caractéristiques essentielles de la structure selon l'invention - ne constituant en au cune manière sa seule solution possible - sont représentées sur la fig. 2. La numérotation de référence des zones particulières et les définitions de celles-ci sont les mêmes que sur la fig.1. D'après l'invention, l'épaisseur de la couche épitaxique n'est pas la même sur toute la surface du support ; elle est plus épaisse dans les zones qui contiennent des éléments de circuit, ayant la même épaisseur que la couche épitaxique initiale, tandis qu'aux points de diffusion d'isolation et dans leur environnement, elle est amincie. Les zones plus épaisses sont en partie enfoncées dans le support et en partie en relief, à la manière de tables, à partir des zones avoisinantes, amincies à 2-3 microns. Au-dessous des zones de la couche épitaxique qui s'enfoncent dans le support, au niveau de l'interface entre support et couche, des couches d'annulation sont développées en cas de besoin. Leurs bords au niveau de la ligne de jonction entre des zones amincies et des zones en saillie apparaissent à la surface, ce qui permet de connecter directement à ces bords le contact de collecteur du transistor. Les paramètres électriques d'un transistor dans un circuit intégré selon l'invention se situent au niveau des paramètres d'un transistor planar épitaxique ordinaire de la même dimension et ils sont notablement supérieurs à ceux des transistors d'un circuit intégré classique, tel que représenté sur la fig. 1, toujours de la même dimension. En même temps, la solution nroposée par l'invention réduit l'épaisseur de la diffusion d'isolation à 2-3 microns, ce qui simplifie le traitement, le ramenant à une opération technique semblable à la diffusion de la base du transistor.Avec un projetage optimal, le: deux opérations peuvent être exécutées en meme temps L'économie du traitement et la simplicité technique ont les meilleurs effets et compensent entièrament le surplus de travail nécessaire pour la réalisation de la structure selon l'invention. La structure selon l'invention offre cet avantage complémentaire important qu'elle élimine le caractère critique de défauts par oxyde lors dr la diffusion d'isolation, dtant donné que les diffusions parasites qui pourraient se produire ne peuvent pas occasionner un court-circuit à la plaquette de support dans les zones actives. L'invention résout le problème par le procédé suivant qui, ne constituant que l'une parmi de nombreuses possibilités d'application, ne doit pas être considéré comme limitant la portée de l'invention. 1) Une plaquette monocristal de semiconducteur, de type I de conductivité (fig. 3) est préparée en vue de la croissance de la couche épitaxique par les procédés traditionnels, par exemple par polissage, par masquage partiel de la surface 12 et par gravure de puits 13 aux points qui correspondent au modèle à réaliser. Pour le masquage partiel, dans le cas de cristaux de silicium, on peut utiliser un procédé courant d'oxydation, pour que la couche d'oxyde 14 ait l'épaisseur requise, en général comprise entre 6000 et 8000 . La couche d'oxyde peut être, par exemple, ajourée en deux emplacements qui doivent être gravés, au moyen d'un masque préparé au préalable, par des techniques usuelles de photorésistance.On utilise un composé corrosif qui attaque l'o- xyde à une vitesse beaucoup plus lente que le silicium, par exemple le mélange connu 1/3/3 de HF/HN03/CH3COOH, ou d'autres composés chimiques semblables. La profondeur des puits, qui est comprise entre 2 et 6 microns, de préférence entre 3 et 4 microns, peut être réglée en faisant varier la vitesse et la durée de la corrosion. 2) Après gravure et nettoyage, on procède, aux points de corrosion, le reste de la surface étant partiellement masqué, à la diffusion nécessaire pour la formation de la couche d'annulation, avec un composé qui fournit une conductivité de type II (fig. 4, référence 15). S'agissant du silicium, pour masquer les surfaces non corrodées et les protéger contre la diffusion, on peut utiliser la couche d'oxyde initiale qui a servi à l'opération de corrosion partielle. 3) Après avoir enlevé la couche de masquage et de protection contre la diffusion et avoir efectué les opérations de nettoyage nécessaires, une couche épitaxique, également de type II de conductivité, est formée sur la surface 12 (fig. 5, référence 16) par des procédés connus en soi, à l'épaisseur requise par la structure, laquelle est en règle générale maintenue entre 4 et 16 microns, de préférence entre 8 et 12 microns. Au cours de l'opération, la couche d'annulation 17 s'élargit et pénètre dans la couche épitaxique. 4) La surface de la couche épitaxique, au-dessus des puits, est masque e partiellement par un revêtement qui la protège contre la corrosion ; puis, sur les surfaces non masquées, la couche est éliminée par corrosion jusqu'à une profondeur contrôlée qui est, de prererence, de 2 à 3 microns en cas d'utilisation du silicium à titre de matériau de base et pour des dimensions courantes ae transistor fig. 6, référence 18). Ainsi sont formées les tables 19 merltionnées dans la description precédente. SVagissant de silicium, pour le masquage contre la corrosion, on peut utiliser la couche d'oxyde formée à la surface, comme indiqué dans le paragraphe 1.A titre de modèle pour le masquage, on peut utiliser avantageusement le masque qui a servi pour le traçage des puits, ce masque étant imprimé sur la couche d'oxyde par la tech- nique de photorésistance positive lors du premier groupe d'opéra- tions et par la technique de photorésistance négative lors du quatrième grouppe. 5) Après gravure par corrosion et nettoyage, une couche antidiffusion, exigée par la technique planar, est produite sur toute la surface de la section, par exemple une couche d'oxyde usuelle dans le cas du silicium ; puis, par les procédés de la technique planar, connus en soi, des éléments actifs et passifs de circuit sont formés sur les tables. Lors du projetage de circuits selon l'invention, on veillera à ce que tous les éléments dont les caracteristiques géométriques sont essentielles soient placés sur cas surfaces en table en re- lief, cette disposition étant importante pour obtenir une exac- titude dimensionnelle à la suite du traitement par pholoresis- tance. Un traitement par faisceau électronique est ici hors de question. Les zones de contact de collecteur des transistors se ront situées, de préférence, aux limites des tables e-t de la couche épitaxique amincie par corrosion, car à ce niveau, elles peuvent se raccorder directement a la ouche d'annulation qui merge de la surface ou se trouve immédiatement au-dessous de celle-ci.Cette disposition améliore notablement les caracté tiques des transistors. L'amincissement de la couche épitaxiqe au niveau des zones de diffusion d'isolation et à leur voisinage doit être réglé de telle sorte que la diffusion d'isolation puisse être exécutée en même temps que les bases des transistors Le problème des to- lérances est quelque peu simplifié par le fait que, pour obtenir une isolation complète, la zone de diffusion n'a pas besoin de traverser entièrement la couche épitaxique ; il suffit que les régions de charge spatiale des transitions pn développées aux limites du support de la couche épitaxique et des zones de diffusion d'isolation de cette couche soient connectées entre elles Avec les paramètres usuels, cela permet une tolérance de 0,5 micron environ sur l'épaisseur de la base spécifiée a la fabrication. Dans le cas de circuits pour lesquels des tensions in- verses élevées ne sont pas exigées, et où la géométrie des élé- ments permet de les loger dans une couche épitaxique plus mince, la structure selon l'invention peut être réalisée en éliminant complètement la couche épitaxique initiale des zones situées à l'extérieur des puits formés pour les éléments du cIrcuit, ce qui permet d'éviter ltopération de diffusion d'isolation. Comme il va de soi, et comme il resulte d'ailieurs déjà de ce qui précède, l'invention ne se limite nullement à ceux de ses modes d'application, non plus qu'à ceux des modes de réalisation de ses diverses parties, ayant été plus spécialement envisagés elle en embrasse, au contraire, toutes les variantes. R E VE N D I C A T I O N S 1. Circuit intégré monolithique, comprenant des éléments actifs et passifs formés sur un support de type I de conductivité, dans une couche épitaxique de type II de conductivité produite par la technique planar connue en soi, la couche épitaxique é- tant traversée par des zones de diffusion de type I de conductivité et subdivisée en des zones isolées les unes des autres, portant respectivement des éléments actifs et passifs9 ce circuit étant caractérisé par le fait que l'épaisseur de la couche épitaxique n'est pas uniforme sur toute la surface du support, mais plus épaisse dans les zones qui portent des éléments de circuit, c'est-à-dire de la même épaisseur que la couche épitaxique initiale, tandis qu'au niveau des zones de diffusion d'isolation qui traversent la couche et à leur voisinage, elle est amincie. 2. Circuit intégré monolithique selon la revendication 1, caractérisé par le fait que les surfaces externes des zones épaissies de la couche épitaxique qui portent des éléments de circuit font saillie sur les zones plus minces avoisinantes de la couche épitaxique, sous forme de reliefs en forme de table 3. Circuit intégré monolithique selon la revendication 1, caractérisé par le fait que les zones épaissies de la couche epitaxique,qui portent des éléments de circuit,plongent dans le support par rapport à leur environnement, au niveau des surfaces qui sont en contact avec le support. 4. Circuit intégré monolithique selon la revendication 1, caractérisé par le fait que les zones épaissies de la couche épitaxique,qui portent des éléments de circuit, plongent dans le support au niveau des surfaces qui sont en contact avec celui-ci par rapport à leur entourage et, en-même temps, leurs faces externes font saillie sur les zones avoisinantes amincies, constituant des reliefs en forme de table. 5. Circuit intégré monolithique selon la revendication 4, caractérisé par le fait qu'une couche d'annulation est produite par diffusion au-dessous des zones épaissies, plongeant dans le support, sur l'interface du support et de la couche épitaxique, couche d'annulation qui, au niveau des bords de puits plongeants, remonte à proximité immédiate de la surface de la couche épitaxique, ce qui permet de former une zone de contact qui lui est directement connectée.