L'invention concerne un circuit logique différentiel0 Dans le cadre des circuits d'intégration à grande échelle, les considérations de puissance constituent un facteur déterminant. De façon évidente, les moyens de refroidissement extrêmement développés, augmentent notablement le court des circuits. De plus, comme la puissance et la température augmentent pour tout circuit intégré, il se forme des points chauds qui allgmpntent la température de jonction des composants et posent des problèmes de métallisation. L'enrichissement de circuits intégrés à grande échelle utilisant une logique à couplage d'émetteur (appelée en abrégé ECL) nécessite deux sources de tension autres que la tension de masse. Les circuits ECL classiques, sont couplés de façon caractéristique à une source de tension de -5,2 Volts qui commande une résistance couplée à une source de tension de -2,0 Volts. I1 en résulte une dissipation de puissance, trop importante, lors de la réalisation de circuits de grandes dimensions dans la famille ECL, ce qui rend cette solution peu satisfaisante. Une autre variante des circuits de cette famille, à savoir la logique fonctionnelle d'émetteur (appelée en abrégé EFL) peut être intégrée en branchant la plus grande partie des collecteurs du circuit à la masse et en plaçant le circuit sur un même élément épitaxial, en réduisant ainsi le problème des interconnexions.Cela permet de fabriquer des circuits avec une très grande densité, n'utilisant qu'une seule alimentation de 2 volts, étant donné l'absence de transistors de sortie en émetteur-commmn, qui sont normalement nécessaires pour les circuits ECL. Ainsi, la famille BEL permet de travailler à des niveaux de puissance plus faibles. Malheureuse- ment, cet avantage de la famille EFL tend à être détérioré par la réduction de la vitesse d'enrichissement du circuit pour arriver à la fonction d'inversion. La perte de vitesse résulte du fait que les transistors de commutation qui assurent la fonction dtinversiont doivent passer à l'état de saturation.Cette addition de circuits ou d'alimentations de puissance pour éviter les problèmes de satura- tion, entrains une consommation supplémentaire de puissance et la perte de certains avantages initiaux de la famille ERL à faible puissance, notamment pour certaines applications dans des circuits intégrés à grande échelle.Dans la recherche de la solution à cers pro blèmes, résultant de la présente invention, on a constaté qu'à la fois dans le cas des circuits EOL et dans les circuits RFL (avec possibilité d'inversion), un enrichissemezrt particulier du circuit se traduit par une consommation du composant qui dépasse 2,0 watts, ce qui n'est pas satisfaisant. Une autre solution possible réside dans l'utilisation de circuits en mode logique d'intensité (appelés en abrégé CML) en ce que la fonction d'inversion est disponible immédiatement. Cependant, les réalisations en circuits CML ne permettent pas de travailler dans des plages étendues de températures et nécessitent de façon caractéristique que les circuits intégrés travaillent très étroitement dans la plage entourant 85 OC. De plus, les circuits CML classiques demandent, pour fonctionner correctement, une alimentation extrême- ment réglée, qui est très onéreuse. La présente invention a pour objet de créer un circuit logique permettant un fonctionnement sbr dans une plage de températures de travail étendue. L'invention a également pour but de créer un circuit logique ayant une marge de bruit améliorée pour des niveaux de consommation de puissance réduits. L'invention a également pour objet de créer un circuit logique qui peut être fabriqué avec des densités considérablement plus élevées que les circuits connus, tout en utilisant un nombre plus faible de composants et de moyens de liaison, avec un schéma de mé- tallisation simplifié. L'invention a également pour objet de créer un circuit lo- gique intégré ne consommant qu'une puissance minimale, et qui peut fonctionner en logique inverse. L'invention a également pour objet de créer un circuit logique intégré fiable, dans une plage de températures plus étendue, sans nécessiter d'alimentation onéreuse et très régulière. Un autre objet de l'invention est de créer un circuit logique intégré pouvant recevoir un signal d'entrée variant dans une plus large mesure, pour assurer que le circuit logique crée un signal de sortie décelable lorsque la température diminue, tout en maintenant les conditions de vitesse en évitant l'éffet de saturation des transistors lorsque la température augmente. L'invention a également pour objet de créer un circuit logique intégré, différentiel, travaillant avec un signal d'entrée, oscillant, qui placerait normalement le circuit dans ltétat de sa- turation aux températures de travail supérieures à la température normale, et qui peut travailler à des températures plus faibles, ou avec des alimentations moins régalées que cela est usuellement nécessaire pour les circuits logiques différentiels très performanta, tels que les circuits CXL, BCL, EFL, et les circuits logiques de commutation de courant de réaction. Un autre objet de l'invention est de créer un circuit logique différentiel pouvant fonctionner avec des oscillations de signaux d'entrée, supérieures avec des alimentations à tolérance plus faible, à vitesse constante, c' est-à-dire sans dégradation de vitesse audessus et en-dessous des températures nominales de fonctionnement. Suivant les objets ci-dessus, l'invention concerne un circuit logique différentiel pour une réalisation de circuits intégrés à grande échelle, couplés à une borne d'entrée pour recevoir un signal logique d'entrée variant, ayant une valeur prédéterminée et qui est couplé à une borne d'alimentation pour recevoir une tension d'alimentation non régalée pour créer des signaux logiques en phase ou déphasés à la température ambiante au-dessus et en-dessous des températures nominales de fonctionnement, avec une vitesse de commu- tation essentiellement constante. L'invention est décrite à l'aide des dessins dans lesquels: - la figure 1 est un schéma électrique d'un mode de réalisation de l'invention d'un circuit logique en mode d'intensité (CXL). - les figures 2 et 3 sont des schémas électriques de l'invention pour un circuit CML d'étage d'entrée et un circuit EFI à la sortie, et un circuit CML à porte en série. - la figure 4 est une courbe des tensions de polarisation directes de collecteur par rapport au retard à trois températures variables, montrant les circuits de cosmutation logiques différen- tiels de l'invention, tels qu'un commutateur CML, = ou à courant de réaction et des circuits CUL à porte en série, travaililnt à des vitesses essentiellement constantes auvdesgas et en-dessous des températures nominales de fonctionnement et pour des variations de la tension d'alimentation. La figure 1 représente un mode de réalisation préférentiel de l'invention. Une porte logique d'entrée tO, est en mode d'inten- sité, verrouillée, de type Schottky. Un signal d'entrée numérique est appliqué à la base 16 da transistor d'entrée 14, à verrouillage Schottky. Un transistor de tension de référence 18 est couplé par sa base à la commande de polarisation 12 qui se compose de la résis- tance 20, de la diode 22 et de la résistance 24, ces composants étant branchés en série entre la tension d'alimentation VCC (égale à 0,0 volt) et une source de tension VEE fournissant -2,0 volts. Corne indiqué ci-dessus, la tension d'alimentation VEE est une tension non régulée qui présente des variations dans une plage de tolérances de plus ou moins 10 %, sans influence gênante sur le fonctionnement du circuit logique. Les bornes de collecteur des transistors 14 et 16 sont respectivement reliées à la tension d'alimentation Vca par les résistances 26 et 28 et les émetteurs à couplage en commun sont reliés à la tension d'alimentation VEE par la résistance 38. Le transistor 14 est schématiquement un transistor bipolaire NPN ayant une diode en barrière de Schottky couplée entre la base et l'émetteur. Dans les circuits logiques à diode Schottky TTL, classiques ou des équivalents transistors et diodes, une diode Schot tory, est couplée entre la base et le collecteur. Cependant, dans l'invention, le r81e de la diode à barrière de Schottky est essentiellement différent de celui des circuits logiques TTL classiques. Aux conditions de température nominale, la diode Schottky de l'invention est virtuellement en dehors du circuit et la caractéristique globale et la fiabilité du circuit ne sont pas influencées par la diode Schottkg. De la mOme manière, aux températures de fonctionnement notablement inférieures aux températures nominales, la diode Schottky a très peu d'influence sur le fonctionnement de l'ensemble du circuit. Cela s'oppose aux circuits logiques Schottky TTL, clas- siques dans lesquels la barrière de Schottky demande plus d'un milliampère de courant aux températures de fonctionnement nominales, et aux températures de fonctionnement notablement supérieures et inférieures. Contrairement à la barrière de 8chottky, l'invention peut fonctionner lorsqu'on dépasse les conditions de températures nominales de fonctionnement correspondant à la courbe 40 de la figure 4, comme par exemple la courbe 42. X8me dans ce cas, la diode barrière de Schottky de l'invention laisse passer un courant dont l'intensité est inférieure à celui des circuits logiques à diode Schottky TTL, usuels, et plus particulièrement une intensité approximativement égale à 0,1 milliampère par opposition à une intensité de 1 ,2 mil liampère dans les circuits TTL. Comme indiqué précédemment, l'unique alimentation en tension de l'invention, VEX ne nécessite pas de régulation poussée et d'alimentation onéreuse, comme cela serait nécessaire pour les autres circuits logiques différentiels connus. Dans l'invention, la tension est es fixée à -2,0 Volts et peut varier dans un domaine de -+ 10 % sans influencer les caractéristiques de vitesse. Si l'alimentation variait par exemple à -2,2 Volts, loraque la diode Schottky est conductrice, elle laisserait passer un courant approximativement égal à 0,1 mIlliampère pour maintenir le transis- tor 14 hors de l'étant de saturation et éviter toute détérioration de la vitesse, comme indiqué par les parties horizontales des courbes 40, 42, 44 de la figure 4. Si l'alimentation non régalée V atteignait -1,8 Volt, la diode Schottky ne jouerait plus de rôle actif dans le fonctionnement de l'ensemble du circuit, mais dans ce cas, les signaux de sortie des portes OU ou NON-OU, aux bornes de sortie 50 et 48 seraient influencés négativement par la variation de tension réduite, du fait que, selon l'invention, le signal d'entrée reçu à la borne d'entrée 16 est supérieur à celui normalement utilisé pour commander un circuit logique différentiel du type de celui de la figure 1.De façon caractéristique, on peut avoir une variation logique d' approximati- vement 400 millivolts et, dans l'invention, une variation de signal d'entrée de 500 millivoîts est utilisée pour traiter les situations loraque 1' alimentation non régulée VEE augmente notablement au-dessus de la valeur prévue de -2,0 volta, c'est-à-dire que l'augmentation de la marge de bruit permet la génération sur deux signaux de sortie. La figure 2 montre l'application de l'invention à une porte 50 logique CML à mode de courant à verrouillage Schottky, dont la borne de sortie NON-OU est couplée à une porte 52, logique EFL à fonction d 'émetteur Schottky. La porte d'entrée 50 est analogue à la porte 10 de la figure 1, sauf qu'elle comporte un transistor d'entrée à verrouillage Schottky supplémentaire. b porte d'entrée 50 se compose de deux transistors 54, 56 de commutation d'entrée, à verrouillage Schottky, et d'un transistor 58 de tension de référence dont les émetteurs sont couplés en commun à la tension d ' alimen- tation VEB par une résistance 60. De la même manière, ler collecteurs des transistors 54 et 56 sont reliés à la résistance de charge 62 et le collecteur du transistor 58 est relié à la même alimentation par la résistance 64. La porte logique d'entrée 50 joue le rôle d'une fonction OU à la sortie 66 et la fonction NON-OU à la sortie 68 reliée à la porte 52. La porte 52 se compose des transis- tors de commutation d'entrée 70, 72, 74 dont les émetteurs sont reliés à la tension VRE par les résistances 76, 78, 80. Le transistor de sortie 82 à verrouilage Schottky a plusieurs émetteurs reliés aux émetteurs des transistors 70, 72, 74.La base du transis- tor 82 est reliée à la tension de référence V33 et son collecteur crée un signal logique de sortie à la borne de sortie 84. La résistance 86 et la diode 88 sont couplées entre l'alimentation de tension VCC et le collecteur du transistor 82 en évitant que ce transistor 82 ne se sature trop et maintienne la borne de sortie 84 entre 600 et 800 millivolts. La figure 3 représente une variante de l'invention sous la forme d'un circuit logique CXL en mode d'intensité à verrouillage Schottlry à porte en série. Cette variante nécessite une alimentation différente et utilise une alimentation de collecteur VCC égale à 0,0 volt et une alimentation d'émetteur VEE égale à -5,2 Volts. Les variations logiques d'entrée sont appliquées à la base des transistors 70 et 82 et à la base du transistor 72 et aux bornes 74 et 76. Comme dans la porte CML,de base, précédente, une variation de signal d'entrée de 500 millivolts est appliquée aux bornes 74, 76. Dans l'alimentation multiple selon le présent circuit, une variation de signal entre 0,0 volt et -500 millivolts est appliquée à la borne d'entrée 74 et une variation de signal entre -0,8 milli- volt et -1,3 millivolt est appliquée à la borne d'entrée 76. L'émet- teur du transistor 70 est couplé en commun à l'émetteur du transit tor 78 et le transistor de commutation 80 est, de façon analogue, couplé en commun à émetteur du transistor de commutation 82. Chacun des transistors 78 et 82 est couplé par sa base à une tension de polarisation approximativement égale à -O , 3 volt. L'émetteur commun des transistors 80 et 82 est relié à une source de courant formée par le transistor 86 et la résistance 88 par l'intermédiaire du transistor de tension de référence 90.La tension de polarisation de la base du transistor 90 est approximativement égale à -1,1 volt et la tension de polarisation de la base du transistor 86 est approximativement égale à -3,9 volts dans le mode de réalisation préférentiel0 Le collecteur de chacun des transistors 80 et 82 est couplé à l'alimentation Vcc par deux résistances 92, 94 dont on prend les sorties. L'entrée de la porte formée par les transistors 70, 72, 80 ést respectivement reliée à la sortie de la porte par les condu- teurs 96, 98 pour créer des signaux logiques de sortie sur les bornes 100, 102. 'invention utilise des transistors 70, 80 à verrouillage de schottky pour permettre au circuit de travailler à vitesse constante quelles que soient les variations de tension d'alimentation et de température, au-dessus et en-dessous des températures nominales de fonctionnement. De façon caractéristique, la tension V peut EE varier dans un domaine de - 10 %, sans réduire les caractéristiques. Bien que non représenté, l'invention s'applique, également à des circuits logiques en mode courant de réaction, dans lesquels la base du transistor tel que 18 du circuit logique en mode courant sans réaction de la figure 1 est couplée au collecteur du transistor de commutation d'entrée, tel que le transistor 16. Le circuit CXL de base de la figure 1, lorsqu'il travaille à un niveau de courant de 1 milliampère avec une alimentation de - 2,0 volts, entrains des retards de porte de 1 nanoseconde avec une consommation minimale de puissance d'environ 2,0 milliwatts. Les variations du signal d'entrée de 500 millivolts créent des variations de signal de sortieXde 500 millivolts sur les bornes 48 ou 50. Le circuit de la figure 2 donne des caractéristiques de fonctionnement analogues avec seulement un transistor de sortie 80 à émetteur conducteur, on crée une variation de signal de 500 mi volts à la sortie 84. Avec plus d'un émetteur de transistor 82 laissant passer le courant, la variation du signal de sortie créée la borne 84 tend à augmenter, la diode 88 étant, toutefois utilisée pour verrouiller la variation du signal de tension de sortie sur la borne 84 dans le domaine de 60-800 millivoîts. Dans le mode CXL de réaction, on a des caractéristiques de fonctionnement analogues au circuit CML sans réaction de la figure t sauf que le temps de commutation ou les retards de propagation sont légèrement supérieurs à une nanoseconde pour des conditions d'entrée équivalentes, étant donné la nature propre du circuit CMB de rdac- tion. Pour la porte CML, de type série de la figure 3, la consommation approximative est de 5 mi watts pour des niveaux de courant de 1 milliampère et des retards de 1 nanoseconde. Dans les circuits connus, de telles caractéristiques de fonctionnement pouvaient s'obtenir pour des variations de température et de tension d'aliien- tation, dans lesquelles le circuit différentiel à verrouillage schottky, selon l'invention, pouvait fonctionner. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. REVENDICATIONS i.- Circuit logique fonctionnant dans un domaine de tempéra tures ambiantes au-dessus et en-dessous d'une température nominale de fonctionnement prédéterminée, caractérisé en ce qu'il comprend t un moyen d'entrée (16, 74) recevant une variation de signal d'entrée, un moyen à transistors de commutation de courant, différentiel (10, 50), relié à la borne d'entrée (16, 74) pour créer une variation de signal de sortie correspondant à la création de signaux internes propagés avec un retard prédéterminé, une alimentation VCC, VEE couplée au moyen à transistors de commutation de courant différentiel (10, 50) pour recevoir une tension d'alimentation variable ou non régulée, et un moyen de compensation (14, 56, 70) couplé à la borne d'entrée (16, 74) pour maintenir constant le temps de retard de propagation dans le domaine des températures ambiantes. 2.- Circuit logique selon la revendication 1, caractérisé en ce que le moyen à transistors de commutation de courant, diffé- rentiel (10, 50) comprend au moins un transistor de commutation d'entrée (14, 56, 70) dont la base est reliée à la borne d'entrée et un transistor de tension de référence (18, 58, 78) couplé au transistor de commutation d'entrée, le transistor de référence (18) étant susceptible d'être relié à une tension de référence (VBB). 3.- Circuit logique selon la revendication 2, caractérisé en ce que la variation de signal d'entrée a une amplitude suffisante pour maintenir une différence entre la tension de référence et les signaux internes pour assurer la création sdre d'une variation de signal de sortie à des températures inférieures à la température nominale de lonctionnemént et pour des valeurs de la tension i'ali- mentation variable ou non régulée qui diminuent la différence entre la tension de référence et les signaux internes, et le moyen de compensation (14, 56 70) se compose d'une diode branchée entre la base et le collecteur du transistor de commutation d'entrée, la diode étant théoriquement inopérante à la température nominale de fonctionnement ou en-dessous de celle-ci, et conductrice au-dessus de cette température, et pour des valeurs de la tension d'alimentation variable ou non régulée qui augmentent la différence entre la tension de référence et les signaux internes. 4.- Circuit logique selon la revendication , caractérisé en ce que le moyen à transistor de commutation de courant différen- tiel (10, 50) comprend, en outre, un premier circuit (54) couplé sur le transistor de commutation d'entrée (56) et le transistor de référence (58) pour former un circuit logique en mode d'intensité. 5.- Circuit logique selon la revendication 3, caractérisé en ce que le moyen à transistor de commutation de courant différentiel (50) comprend un second circuit supplémentaire (52) relié au transistor de commutation d'entrée (56) et au transistor de référence ce (58) pour former un circuit logique à fonction d'émetteur. 6.- Circuit logique selon la revendication 3, caractérisé en ce que le moyen à transistor de commutation de courant différentiel comprend, en outre, un troisième circuit (82, 80) relié au transistor de commutation d'entrée (70) et au transistor de référence (78) pour former un circuit logique en mode d'intensité à porte en série. 7.- Circuit logique selon la revendication 3, caractérisé en ce que la diode est une diode à barrière de Schottky. 8.- Circuit logique selon la revendication 7, caractérisé en ce que le niveau prédéterminé du signal est de tordre de 50 millivolts. 9.- Procédé de mise en oeuvre d'un circuit caractérisé en ce qu'on réalise un circuit de commutation de courant différentiel (10, 50) couplé à une tension de référence (VBB) - 0B3 volt, on applique une alimentation de polarisation de tension (VCc) (VE ) ayant des variations de tolérance jusqu'à 9 10 %, on applique une variation du signal logique d'entrée d'une amplitude suffisante pour assurer une variation adéquate du signal de sortie à des températures inférieures aux températures nominales de fonctionnement et pour des valeurs de la tension d'alimentation de polarisation qui diminuent la différence entre la variation logique d'entrée et la tension de référence, et on réduit la commande du courant de base sur le transistor de commutation d'entrée (14, 56 70) associé au circuit de commutation de courant différentiel aux températures supb- rieures aux températures nominales de fonctionnement et pour des valeurs de l'alimentation de polarisation qui augmentent la différence entre la variation logique d'entrée et la tension de référence.