En télévision en couleurs, la démodulation des informations est effectuée à l'aide d'une sous-porteuse locale synchronisée par un signal qui apparaît pendant la durée du palier arrière du signal d'image. La synchronisation peut se faire de différentes manières. Le signal de synchronisation de de sous-porteuse de chrominance peut être appliqué à un détecteur de phase produisant un signal de sortie qui commande l'oscillateur de sous-porteuse locale de chrominance. Cet oscillateur compense à son tour le détecteur de phase et délivre un signal destiné à la démodulation synchrone. Cette disposition est relativement complexe et elle nécessite, en fait, une double détection, c'est-à-dire des détections séparées du signal de synchronisation de sous-porteuse de chrominance et du signal de chrominance lui-même. Une telle disposition introduit la plus grande probabilité d'apparition d'erreurs de phase. En variante, le récepteur peut comporter un filtre local à cristal qui oscille entre les signaux de synchronisation de sous-por-teuse de chrominance. Mais ce dispositif est quelque peu moins précis. Il est également possible de détecter les signaux de synchronisation de sous-porteuse de chrominance à la sortie des démodulateurs synchrones qui fournissent les informations de chrominance démodulées. Cette disposition élimine la nécessité de dédoubler la détection et elle tend à réduire les problèmes d'erreurs de phase. La restitution de composante continue peut être faite par rapport à l'enveloppe du signal de synchronisation de sous-porteuse de chrominance, qui peut également être utilisée comme signal d'erreur. Mais malheureusement, l'instant exact de son apparition n'est généralement pas connu. Ce signal peut apparaître à un moment quelconque entre des limites prédéterminées de la plage arrière du signal d'image, c'est-à-dire après l'impulsion de synchronisation horizontale et avant la fin de la période de suppression. Jusqu'à présent, la fin de l'impulsion de synchronisation horizontale était détectée et un circuit de temporisation, un multivibrateur par exemple, fixait la restitution de composante continue à peu près au moment de l'apparition du signal de synchronisation de sous-porteuse de chrominance. Le délai introduit par le multivibrateur, ou autre dispositif à retard, est généralement réglable, 71 4688^ 2 Z12 Ù 0 £f 5 car ce délai doit être correct pour que la restitution de composante continue permette d'obtenir un signal d'erreur correct, et également parce que le moment exact d'apparition du signal de synchronisation n'est pas connu. Dans les disposi-5 tifs de contrôle et autres, la position de ce signal est réglée de manière convenable. Un réglage correct est difficile à réaliser, et un réglage incorrect n'est pas toujours détecté, bien qu'il entraîne un mauvais fonctionnement du dispositif. 10 La présente invention concerne un procédé et un dispo sitif selon lesquels le signal de synchronisation de sous-porteuse de chrominance démodulée est utilisé lui-même pour déterminer le moment d'apparition de la crête de son enveloppe. Un signal de sortie représentant l'amplitude du signal de syn-15 chronisation détecté est produit, et il commande la production du signal de sous-porteuse locale. Dans les modes de réalisation décrits, le déclenchement est effectué par restitution de composante continue. L'enveloppe du signal de synchronisation de sous-porteuse de chrominance est détectée dans un 20 signal de sortie démodulé, et une valeur de référence est fixée à des moments déterminés en fonction de la détection de crêtes dans l'enveloppe du signal de synchronisation. Selon un mode particulier de réalisation, la détection est effectuée au moyen d'un détecteur de crête à "quatre quadrants" dont les 25 signaux d'entrée sont prélevés aux canaux de démodulation du signal en quadrature et du signal d'erreur. Un autre mode de réalisation comporte un détecteur de crête à un seul quadrant. L'invention concerne donc un procédé et un dispositif de production d'un signal de sous-porteuse locale de chromi-30 nance, qui ne nécessite aucun réglage de temporisation par rapport à l'apparition du signal de synchronisation de sous-porteuse, et selon lesquels la sous-porteuse de chrominance est exactement synchronisée sur le signal de synchronisation. L'invention concerne également un procédé et un dispositif de 35 détection d'un signal de synchronisation de sous-porteuse de chrominance. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur 71 46884 3 2120045 lesquels : les figures 1A, 1B et 1C représentent le diagramme synoptique d'un premier dispositif selon la présente invention ; les figures 2A et 2B représentent le schéma d'un circuit 5 selon l'invention j la figure 3 représente une partie d'un signal d'image comportant une impulsion de synchronisation horizontale et un signal de synchronisation de sous-porteuse de chrominance j la figure 4 représente des formes d'ondes de signaux 10 produits par les circuits selon l'invention ; la figure 5 est un diagramme synoptique d'un second mode de réalisation selon l'invention ; la figure 6 représente schématiquement des formes d'ondes de signaux produits par le second mode de réalisation dans 15 un premier état j la figure 7 représente les mêmes signaux dans un second état ; la figure 8 est un diagramme synoptique d'un autre mode de réalisation selon l'invention j et 20 les figures 9A et 9B représentent le schéma du circuit de la figure 8. Les figures 1A, 1B, 1C illustrent un premier mode de réalisation selon l'invention, dans lequel un signal composite de chrominance 11 est appliqué à un démodulateur synchrone de 25 quadrature 10 et à un démodulateur synchrone d'erreur 12. L'information composite de chrominance contient le signal de synchronisation de sous-porteuse de chrominance et le signal de chrominance, rapportés généralement à un axe des abscisses commun. Le démodulateur synchrone de quadrature 10 détecte géné-30 ralement un signal différentiel tel que B-Y, tandis que le démodulateur synchrone d'erreur 12 détecte un signal différentiel tel que R-Y. Les sorties des démodulateurs sont respectivement appliquées à des filtres passe-bas 14 et 16 qui peuvent être considérés comme faisant partie des démodulateurs eux-mêmes. 35 Les sorties des filtres 14 et 16 peuvent être appliquées à un réseau matriciel qui produit les signaux de couleurs primaires qui sont appliqués au tube de reproduction d'image en couleurs. 71 46884 4 2120045 Selon ce mode de réalisation de l'invention, les signaux de sortie précités sont aussi appliqués respectivement, par l'intermédiaire des portes ET 18 et 20, à des amplificateurs 26 et 28 à courant alternatif ainsi qu'à des inverseurs 22 et 5 24. Les portes ET 18 et 20 reçoivent également un signal 19 de palier arrière pendant la période où le signal de synchronisation de sous-porteuse de chrominance est habituellement reçu. Les signaux de sortie des portes ET 18 et 20 sont appliqués à un détecteur 36 de crête d'impulsion de synchronisation 10 de sous-porteuse de chrominance, par l'intermédiaire de diodes redresseuses 31, 32, 33 et 34. Les diodes 32 et 34 sont connectées directement entre les portes ET 18 et 20 et l'entrée du détecteur 36, tandis que les diodes 31 et 33 appliquent au détecteur 36 les sorties inversées des portes ET. Les anodes 15 des diodes sont connectées en point commun à l'entrée du détecteur de crête. Les détecteurs commandent des circuits 38 et 40 de restitution de composante continue auxquels sont également appliqués les signaux de sortie des amplificateurs 26 et 28. Le circuit 38 de restitution de composante continue fixe 20 le signal de sortie de l'amplificateur 26 à un niveau qui correspond à la crête du signal de synchronisation de sous-porteuse de chrominance, tandis que le circuit 40 de restitution de composante continue fixe de la même manière la sortie de l'amplificateur 28 à un niveau qui correspond à la crête du 25 signal de synchronisation de sous-porteuse de chrominance. Le signal d'erreur produit par le circuit de restitution 40 est appliqué, par l'intermédiaire de l'amplificateur 42 à courant continu et d'un filtre passe-bas 44, à un oscillateur 46 commandé par tension continue. Le signal d'amplitude produit par 30 le circuit de restitution 38 est appliqué, par l'intermédiaire d'un filtre passe-bas 48, à une entrée de commande du filtre passe-bas 44. En présence d'un signal d'amplitude, le filtre passe-bas 44 laisse passer principalement les variations de faible fréquence du signal d'erreur. Mais en l'absence de dé-35 tection d'un signal d'amplitude, le filtre passe-bas 44 laisse passer une bande de fréquences plus large. L'oscillateur 46 commandé par tension fonctionne sous Indépendance du signal de sortie du filtre passe-bas 44. L'oscillateur commandé par 71 46884 5 2120045 tension comporte une diode à capacité variable couplée ou associée avec le circuit accordé de l'oscillateur, de manière à faire varier la fréquence de ce dernier à la commande du signal de sortie du filtre 44. La sortie de l'oscillateur 46 5 constitue un signal de référence de sous-porteuse qui commande les démodulateurs synchrones 10 et 12 de la manière habituelle . En fonctionnement, les signaux de sortie démodulés par les démodulateurs 10 et 12, et couplés par les filtres 14 et 10 16, ne sont introduits dans le reste du circuit selon l'invention que pendant la période d'apparition d'un signal de synchronisation de porteuse de chrominance, c'est-à-dire pendant presque toute la durée du palier arrière du signal d'image. La figure 3 illustre une partie d'un signal d'image en cou-15 leurs, inversé dans ce cas particulier. Une impulsion de synchronisation horizontale est représentée en 90 et un signal de synchronisation de sous-porteuse de chrominance est représenté en 92, sur le palier arrière qui suit l'impulsion de synchro-nisation horizontale. Ce signal de synchronisation de sous-20 porteuse de chrominance consiste en quelques alternances de la fréquence de sous-porteuse de chrominance sur laquelle il faut synchroniser l'oscillateur 46. Ainsi que "mentionné précédemment, le signal de synchronisation de sous-porteuse de chrominance était, dans les dispositifs antérieurs, détecté dans un 25 délai réglable après la détection de l'impulsion de synchronisation horizontale, car la position exacte de l'impulsion de synchronisation de sous-porteuse de chrominance n'était pas exactement fixée. Dans le circuit selon l'invention, les portes 18 et 20 sont ouvertes pendant la durée du palier arrière, 30 c'est-à-dire depuis la fin de l'impulsion de synchronisation horizontale jusqu'à la fin de la période de suppression. L'enveloppe du signal de synchronisation de porteuse de chrominance est ensuite détectée au moyen des diodes 31, 32, 33 et 34. Cette enveloppe est représentée en 98 sur la figure 4, qui mon-35 tre un signal 94 pouvant constituer le signal d'amplitude de la figure. 1. Du fait que l'impulsion de synchronisation de sous-porteuse de chrominance a été démodulée synchroniquement, son enveloppe constitue une impulsion, et non plus des alter 71 46884 6 2120045 nances individuelles. Les diodes 31 à 34 sont orientées de manière à détecter la partie négative de l'enveloppe, dont la crête est détectée par le détecteur 36. Le circuit doit être initialement consi-5 déré dans le mode asynchrone, dans lequel la détection est incomplète, de sorte que l'une quelconque des diodes 31 à 34 peut détecter la crête négative du signal. Cette crête négative fournit une valeur de référence prédéterminée destinée à la commande et à l'échantillonnage des signaux de sortie des 10 amplificateurs 26 et 28, par restitution de composante continue . Lorsque le circuit est synchronisé, et que le signal de synchronisation de sous-porteuse de chrominance est détecté et utilisé correctement pour la démodulation synchrone, le signal 15 d'amplitude et le signal d'erreur présents ont la forme représentée en trait plein, en 94 et 96 sur la figure 4. Le signal de sortie du circuit 38 de restitution de composante continue contient donc l'enveloppe 98 du signal de synchronisation de sous-porteuse de chrominance. Ce signal est donc détecté par 20 la diode 32 et le détecteur 36 qui en enregistre la valeur de crête. Le circuit 38 de restitution de composante continue fixe alors le niveau de crête 99 de l'enveloppe 98 à une valeur continue 101 prédéterminée. A ce moment, l'amplitude de l'enveloppe du signal de synchronisation de composante d'erreur 25 est sensiblement nulle, ainsi que représenté en 108. Si la démodulation synchrone n'est pas effectuée correctement par les démodulateurs 10 et 12, de manière à produire les signaux différentiels voulus, la phase varie entre le signal de chrominance et la sous-porteuse, et fait varier les signaux d'am-30 plitude et d'erreur. Ce n'est que si la référence de sous-porteuse apparaît exactement en même temps que le signal de synchronisation de sous-porteuse de chrominance que le signal de sortie du démodulateur synchrone d'erreur est nul pendant la durée de ce signal de synchronisation et que l'amplitude du 35 signal de sortie du démodulateur 10 est maximale. C'est-à-dire qu'en fonctionnement synchrone, la sortie de l'oscillateur commandé 46 est exactement en quadrature avec le signal de synchronisation reçu et exactement en phase avec sa réplique en kbtiSk ' Z12UU4D quadrature. Si la fréquence de l'oscillateur commandé 46 varie légèrement autour de la fréquence de référence de sous-porteuse voulue, l'amplitude de l'enveloppe du signal de synchronisation varie dans le canal du signal d'erreur dans un sens qui tend à corriger la fréquence de référence de sous-porteuse. Selon ce mode de réalisation, les crêtes inférieures des enveloppes des signaux de synchronisation de sous-porteuse de chrominance sont fixées à une valeuz* de tension prédéterminée et le niveau des signaux de synchronisation varie en fonction de ce niveau. Le niveau continu 110 de la figure 4 peut donc varier au-dessus ou au-dessous du niveau fixe 108 si la fréquence de l'oscillateur 46 varie par rapport à la fréquence correcte. En même temps, le niveau 102 varie par rapport au niveau de crête inférieur de l'enveloppe 98. Avant que le circuit soit initialement synchronisé de manière que l'oscillateur 46 produise une fréquence de référence correcte, la crête négative maximale peut être détectée par l'une quelconque des diodes 31, 32, 33 et 34, avec les enveloppes correspondantes représentées en 100, 98, 106 et 104 sur la figure 4. Il est entendu, qu'avant la synchronisation correcte, les enveloppes subissent des variations instantanées. Le signal est fixé par rapport à la crête la plus négative détectée par l'une quelconque des diodes, ou successivement par toutes les diodes, et les signaux de commande sont produits par rapport à cette valeur. Lorsqu'une crête est détectée par le détecteur 36, le circuit de réaction, qui commande la fréquence de l'oscillateur 46, modifie cette fréquence dans le sens qui/éonduit à l'état représenté en trait plein sur la figure 4. Avant le blocage, le signal d'erreur est généralement constitué par un signal alternatif qui représente la différence entre la fréquence du signal de synchronisation de sous-porteuse de chrominance et la fréquence réelle de l'oscillateur 46. Le signal d'erreur appliqué à l'oscillateur 46 tend à "entraîner" sa fréquence, étant donné que ce signal d'erreur est appliqué à une diode à capacité variable faisant partie du circuit accordé de l'oscillateur. La fréquence de sortie de l'oscillateur 46 augmente et diminue à une vitesse qui dépend de la fréquence du signal d'erreur. Mais, 71 46884 2120045 lorsque la fréquence de l'oscillateur 46varie dans un sens, l'erreur et la fréquence du signal d'erreur diminuent. Le signal d'erreur présente une asymétrie faisant apparaître une composante continue qui a tendance à réduire l'erreur et la 5 fréquence du signal d'erreur. Autrement dit, la composante continue est appliquée avec une polarité telle qu'elle entraîne la fréquence de l'oscillateur vers la fréquence voulue. Les diodes 31 à 34 constituent un détecteur de crête/qua— tre^uadrants" dans lequel une crête est pratiquement toujours 10 détectée, car elle est appliquée aux quatre diodes avec un déphasage de 90^ par rapport au signal d'erreur. Certains modes de réalisation ne comportent cependant qu'une seule diode, c'est-à-dire la diode 32. Cependant, le verrouillage sur la fréquence ou la phase voulue peut être retardé si le circuit 15 de la figure 1 ne comporte qu'une diode, si l'oscillateur 46 est très stable ou commandé par un autre moyen en l'absence du signal d'erreur précité et si un signal d'erreur apparaît et reste exactement dans la mauvaise phase de manière à débloquer la diode 32. Dans ce cas, il est souhaitable que le cir-20 cuit comporte quatre diodes de manière que son fonctionnement soit optimisé. La restitution de composante continue est effectuée avec précision par les circuits 38 et 40, au moment exact dfapparition des crêtes de l'enveloppe du signal de synchro-25 nisation de sous-porteuse de chrominance, et sans qu'il soit nécessaire de déterminer artificiellement dans le temps la présence de ce signal. Le signal de synchronisation se positionne lui-même par la restitution de composante continue du signal démodulé au moment d'apparition d'une crête. Le posi-30 tionnement est toujours exact, même si l'instant où apparaît le signal de synchronisation varie par rapport à l'impulsion de synchronisation horizontale. Aucun réglage n'est donc nécessaire pour rechercher le signal de synchronisation. Le filtre passe-bas 44 représenté sur la figure 1 est 35 destiné à stabiliser la réponse du circuit en fonctionnement normal et à éliminer la réponse aux bruits et autres.Mais en l'absence d'un signal d'une amplitude prédéterminée à la sortie du circuit 38, le filtre passe-bas 44 n'a aucune action en ce 71 46884 9 2120045 qui concerne l'élimination des composantes de fréquences plus élevées. Le circuit effectue donc plus rapidement le blocage sur la fréquence correcte et, à ce moment, le signal d'amplitude représenté en 90 sur la figure 4 apparaît, et le filtre 5 passe-bas 44 est commandé de manière à assurer sa fonction de filtrage. Sur les figures 2A et 2B, qui représentent plus en détail une partie du circuit de la figure 1, les éléments de circuit correspondants sont désignés par les mêmes références. 10 La figure 2 représente les amplificateurs 26 et 28 de même que les inverseurs 22 et 24, le détecteur 36 de crêtesjd' impulsions de synchronisation et les circuits 38 et 40 de restitution de composante continue. Le canal du signal d'amplitude sera d'abord décrit, étant bien entendu que le canal de signal d'erreur 15 est sensiblement identique. Le signal d'entrée est appliqué à la borne 52 correspondant à la sortie du filtre passe-bas 14 de la figure 1 et, par l'intermédiaire de la combinaison en série du condensateur 53, de la résistance 54 et de la résistance 55, il est appliqué à la base du transistor NPN 56 qui 20 constitue l'amplificateur 26 de courant alternatif. Le collecteur du transistor 56 est connecté à une tension positive et son émetteur est ramené à une tension négative par une résistance 57. Le transistor 56 fonctionne en émetteur-suiveur et il délivre le signal d'amplitude sur le fil 59, par l'intermé-25 diaire du condensateur 58 de restitution de composante continue, qui fait partie du circuit 38. Le point de jonction entre les résistances 54 et 55 est connecté, par l'intermédiaire de la résistance 60, à la base d'un transistor PNP 61 qui assure la fonction de l'inverseur 22. L'émetteur du transistor 61 est 30 connecté à une tension positive par l'intermédiaire de la résistance 62 et il est relié, par l'intermédiaire du condensateur 64, au point de jonction entre la résistance 65 et la cathode de la diode 32. L'autre extrémité de la résistance 65 est connectée à une tension positive et l'anode de la diode 32. 35 est connectée à la base d'un transistor PftP 76, ainsi qu'à une tension positive par l'intermédiaire de la résistance 72. Le circuit d'émetteur du transistor 61 produit le signal de sortie non inversé du filtre passe-bas 14 qui est appliqué à la diode 71 46884 10 2120045 31. Le trnnsistor 76 est un élément du détecteur 36 de crête du signal de synchronisation de sous-porteuse de chrominance. Le collecteur du transistor 61 est connecté à une extrémité d'une résistance de charge 63 dont l'autre extrémité est 5 connectée à une tension négative. Le collecteur du transistor 61 est également connecté, par l'intermédiaire du condensateur 66, au point de jonction entre une résistance 67 ramenée à une tension positive et la cathode de la diode 31^ dont l'anode est reliée en point commun avec l'anod^âe la diode 32. Le circuit 10 collecteur du transistor 61 assure la fonction d'inversion de l'élément 22 de la figure 1. L'anode de la diode 74 est connectée à une tension positive et sa cathode est connectée au point de jonction des anodes des diodes 31 et 32, de manière à limiter l'excursion négative de ce point. 15 L'émetteur du transistor 76 est connecté à une tension positive par l'intermédiaire de la résistance 78 et, par l'intermédiaire d'une résistance 80, à une armature du condensateur d'emmagasinage 82 dont l'autre armature est connectée à la masse. Le collecteur du transistor 76 est connecté à une ex- • 20 trémité d'une résistance de charge 84 dont l'extrémité opposée est connectée à la tension négative. Le collecteur du transistor 76 est également connecté à la base d'un transistor NPN 69, par l'intermédiaire de la résistance 70. L'émetteur du transistor 69 est connecté à la masse et son collecteur est connecté 25 au fil de sortie 59 par l'intermédiaire de la résistance 68. Le transistor 69 fait également partie du circuit 38 de restitution de composante continue. un transistor NPN 51 dont l'émetteur est connecté à la masse 30 et dont le collecteur est connecté au point de jonction entre les résistances 54 et 55. La borne 49 reçoit un signal de plage arrière qui est appliqué à la base du transistor 51 par l'intermédiaire de la résistance 50. Ce même signal de plage arrière est également appliqué à la borne 89 reliée, par l'in-35 termédiaire d'un condensateur 88 connecté en série avec une résistance 86, au point de jonction des diodes 31 et 32. Le signal de plage arrière consiste en une impulsion négative qui persiste pendant toute la durée de la plage arrière du signal Sur la figure 2,1a fonction 71 46884 n 212.0045 d'image. Il est généralement produit, à partir de la fin de l'impulsion de synchronisation horizontale, 90 sur la figure 3, par un circuit temporisé qui maintient l'impulsion négative pendant la durée exacte de la plage arrière, c'est-à-dire pen-5 dant le reste de la période de suppression de ligne horizontale. Lorsque/ée signal négatif de plage arrière est appliqué à la borne 49, le transistor 51 qui, jusqu'à présentyétait maintenu conducteur par une tension de repos positive sur la borne 49, se bloque et le signal appliqué à la borne 52 peut attein-10 dre le transistor 56 au lieu d'être dérivé à la masse par le transistor 51. À ce moment, la tension positive à la borne 89 est remplacée par une tension négative. En l'absence de tout signal de synchronisation de sous-porteuse de chrominance, détecté dans le signal d'image (par exemple pendant la durée 15 de plusieurs lignes horizontales), un faible signal d'entrée est appliqué au détecteur de crête de manière qu'il fixe sensiblement au niveau de la masse le signal de sortie du fil 59. A l'apparition d'une enveloppe de signal de synchronisation de sous-porteuse de chrominance, l'une des diodes 31 20 ou 32 peut être conductrice si l'amplitude de cette enveloppe appliquée à sa cathode est supérieure aux amplitudes des enveloppes appliquées aux cathodes des autres diodes. Dans le groupe de diodes 31, 32, 33 et 34, le signal négatif qui apparaît à l'anode de l'une d'entre elles bloque les autres et 25 provoque généralement le déblocage du transistor 76. La tension d'émetteur du transistor 76 est donc abaissée, ce qui modifie la charge du condensateur 82. La charge du condensateur 82 ne décroît que légèrement entre des crêtes d'enveloppé du signal de synchronisation,de sorte que le transistor 76 n'est 30 débloqué qu'à partir de la crête de l'enveloppe du signal de synchronisation et pendant la durée de présence de cette enveloppe. Lorsque le transistor 76 est conducteur, son collecteur est relativement positif et il applique une tension positive à la base du transistor 69. 35 Le circuit qui comporte le transistor 69 et le conden sateur 58 constitue un circuit de restitution de composante continue et il fonctionne de la manière suivante : 71 46884 " 2120045 Dans l'état non verrouillé, le transistor 69 se comporte comme deux diodes en opposition. La base du transistor 69 est relativement négative et, du fait qu'il est bloqué, la tension à son collecteur peut être négative ou positive. Le 5 transistor pourrait devenir conducteur si sa.tension de collecteur dépassait environ -5 volts mais en fait, cette tension ne dépasse guère -2 volts à ce moment. Lorsqu'une crête est détectée dans l'enveloppe du signal de synchronisation de sous-porteuse de chrominance, et que la 10 base du transistor 76 devient plus négative que la tension de charge du condensateur 82, le collecteur du transistor 76 passe à une tension positive et débloque le transistor 69 qui passe à l'état de saturation. Le transistor se trouve dans l'état de verrouillage. Si le signal appliqué à son collecteur tend à 15 devenir positif, le transistor 69 se comporte de manière normale, comme un transistor saturé, et il écoule à la masse le signal positif. Si le signal appliqué à son collecteur a tendance à devenir négatif, le transistor 69 se comporte comme deux diodes, et son courant base se divise entre les deux dio-20 des jusqu'à ce que la chute de tension dans chacune d'entre elles atteigne une fraction de volt. La diode constituée par le collecteur peut recevoir un courant supérieur mais en tout cas, aucune chute de tension ne peut se produire. Le transistor 69 se comporte donc comme un circuit de verrouillage, aussi bien 25 pour les signaux positifs que négatifs, tant qu'un courant base suffisant lui est appliqué. Il est bien entendu que ce verrouillage ne persiste qu'en présence de l'enveloppe du signal de synchronisation de sous-porteuse de chrominance et le condensateur 58 se charge à la tension du signal d'enveloppe dans un 30 sens qui rétablit la composante continue du signal, par rapport à la valeur minimale du signal de synchronisation, c'est-à-dire au niveau 101 de la figure 4. La partie inférieure du circuit constituant le canal de signal d'erreur fonctionne de la même manière et ne sera donc 35 pas décrite en détail.Ainsi que noté précédemment en regard de la figure 1, le signal d'amplitude du fil 59 et le signal d'erreur délivré sur le fil 59' commandent l'oscillateur 46 de manière que la fréquence de référence de la sous-porteuse soit 71 46884 13 Z1Z.UU4D exactement correcte et permette la démodulation synchrone.il faut noter que la commande s'effectue à fréquence basse, c'est-à-dire après la démodulation synchrone, et la largeur de bande de commande peut servir, par l'intermédiaire du fil-5 tre passe-bas 44 de la figure 1, à éliminer des interférences dues au bruit. Le dispositif permet d'obtenir un meilleur rapport signal/bruit dans le canal d'erreur et une information d'amplitude plus précise dans le canal d'amplitude. L'enveloppe du signal de synchronisation de sous—porteuse de chromi-10 nance, normalement présent dans le canal d'amplitude lorsque la phase du circuit est verrouillée, est utilisée pour déterminer avec précision le niveau de restitution de composante continue, aussi bien dans le canal d'amplitude que dans le canal d'erreur. 15 II a été supposé que dans le mode de réalisation dé crit, l'oscillateur 46 commandé en courant continu pouvait être suffisamment stable en l'absence d'un signal d'erreur. Par exemple, l'oscillateur 46 de la figure 1 pourrait être •commandé par rapport à une autre fréquence, en l'absence d'un 20 signal d'erreur de valeur notable provenant dû démodulateur synchrone 12. Dans ce cas, il est souhaitable que le dispositif comporte quatre diodes 31 à 34, car s'il n'en comportait qu'une seule, le signal de sortie de l'oscillateur 46 pourrait rester en phase incorrecte alors qu'iljest utilisé pour la dis-25 crimination par restitution de composante continue ou autre. L'oscillateur commandé habituel, qui produit la fréquence de sous-porteuse locale, n'a pas la haute stabilité mentionnée ci-dessus, à moins qu'il ne soit commandé par quelque autre moyen extérieur en l'absence de la commande par le 30 signal d'erreur de la figure 1. Dans ce cas, la commande de fréquence par ce signal d'erreur peut s'effectuer par un dispositif plus simple. Par exemple, un détecteur de crête peut effectuer 'une détection à un quadrant au lieu d'un^éétection de crête à quatre quadrants. Une détection de crête à un qua— 35 drant correspond généralement à l'utilisation de la diode 32 de la figure 1, bien qu'il ne soit pas nécessaire que ce soit une diode. Par exemple, le circuit peut comporter un amplificateur agencé de manière à être conducteur lorsqu'un signal 71 46884 " 21^0U45 d'une polarité donnée lui est appliqué. La figure 5 représente un circuit simplifié de production de sous-porteuse de chrominance . Les éléments du circuit de la figure 5 qui sont sem-5 . blables à ceux représentés dans les figures précédentes portent les mêmes références et fonctionnent sensiblement de la même manière. Un signal composite de chrominance 11 est appliqué au démodulateur synchrone de quadrature 10 et au démodulateur synchrone d'erreur 12. Les sorties des démodulateurs sont ap-10 pliquées respectivement, par l'intermédiaire des filtres passe-bas 14 et 16, à une porte ET 18' et à un discriminateur 120. Comme précédemment, la porte ET 18' reçoit non seulement le signal de sortie du filtre passe-bas 14, mais également le signal de plage arrière 19 et, lorsqu'il y a coïncidence des si-15 gnaux appliqués à ses deux entrées, elle applique un signal au détecteur 36' de crête d'impulsion de synchronisation de sous-porteuse de chrominance. Le détecteur 36' est considéré ici comme comportant un conducteur unilatéral correspondant à la diode 32 de la figure 1, de manière que la crête la plus néga-20 tive du signal de sortie du démodulateur 10 puisse être détectée pendant la présence du signal de plage arrière. Cela correspond à une enveloppe négative de signal de synchronisation représenté en 98 sur la figure 4 et particulièrement à sa crête 99. 25 Le détecteur de crête 36' commande le discriminateur 120 pendant la présence de la crête de l'enveloppe du signal de synchronisation provenant du démodulateur de quadrature. A ce moment, le discriminateur 120 effectue un échantillonnage de l'enveloppe du signal de synchronisation provenant du démo-30 dulateur synchrone d'erreur et l'applique au circuit^e garde 122. Le circuit de garde 122 peut être constitué par un élément de mémorisation, tel qu'un condensateur ou autre, qui enregistre une valeur proportionnelle à l'amplitude échantillonnée de l'enveloppe du signal de synchronisation provenant 35 du démodulateur synchrone d'erreur, jusqu'à ce que le discriminateur 120 effectue l'échantillonnage de l'enveloppe suivante. L'échantillonnage et le maintien du signal d'erreur effectués de cette manière permettent d'obtenir un signal de sortie 46884 15 212.0045 tout à fait semblable, mais de polarité opposée, au signal d'erreur de la figure 1 après restitution de composante continue. Dans un cas comme dans l'autre, un signal dont le niveau est sensiblement proportionnel à l'enveloppe du signal de synchronisation du canal d'erreur est disponible entre les impulsions de synchronisation. Un circuit 40 de restitution de composante continue, tel que celui de la figure 1, peut remplacer le discriminateur 120 et le circuit de garde 122 de la figure 5. Cette variante sera décrite plus en détail en regard des figures 8 et 9. Ce circuit de restitution de composante continue échantillonne l'enveloppe du signal de synchronisation et enregistre une valeur qui lui est proportionnelle jusqu'à l'échantillonnage suivant. Le discriminateur et le circuit de garde ont été illustrés dans le but de simplifier l'explication 4qui suit et également en vue de montrer une variante de circuit selon la présente invention. Le signal de sortie du circuit de garde 122 de la figure 5 est appliqué à un filtre passe-bas 44', par l'intermédiaire de l'amplificateur à courant continu 42', de manière à commander l'oscillateur 46. Du fait que le signal de sortie du circuit de garde 122 est déphasé de 1802 par rapport au signal de sortie qui a été prélevé au circuit de restitution de composante continue, l'amplificateur 42' doit procéder à une inversion de phase. Le signal d'erreur délivré par le circuit de garde 122 commande la fréquence de l'oscillateur 46. Ce dernier comporte donc une diode à capacité variable reliée ou associée au circuit accordé de l'oscillateur, de manière à faire varier sa fréquence à la commande du signal de sortie de l'amplificateur 42' à courant continu. Il y a lieu de noter que le filtre passe-bas 44' de la figure 5 n'est commandé par aucun signal d'amplitude. Les caractéristiques du filtre passe-bas 44' restent sensiblement constantes car, selon ce mode de réalisation, 1'oscillateur 46 est commandé entièrement par un signal en courant continu. Le fonctionnement du circuit de la figure 5 sera maintenant décrit avec l'aide des diagrammes représentés sur les figures 6 et 7. Sur la figure 6, l'oscillateur 46 est supposé produire un signal de sortie dont la fréquence est trop élevée^ 71 i»6884 16 zi2uu*o tandis que sur la figure 7; la fréquence de l'oscillateur est supposée être trop faible. Sur la courbe a de la figure 6, les flèches représentent les polarités et les amplitudes des enveloppes des signaux de synchronisation de sous-porteuse de 5 chrominance du canal en quadrature, ou impulsions, qui apparaissent successivement à la sortie du détecteur de crête 36', en supposant que l'oscillateur fonctionne à une fréquence trop élevée. Sur la courbe b de la figure 6, les flèches 126 représentent les amplitudes et les polarités des enveloppes des si-10 gnaux de synchronisation de sous-porteuse de chrominance du canal d'erreur, c'est-à-dire à la sortie du discriminateur 120, en supposant également que la fréquence de l'oscillateur est trop élevée. Le détecteur de crête 36' ne détecte que l'enveloppe la plus négative, ou enveloppe du canal de quadrature, 15 en fonction de la tension de charge conservée par le condensateur de mémorisation de crête inclus dans le détecteur. Un niveau 128 de détection de crête est fixé, que les enveloppes des signaux de synchronisation du canal en quadrature doivent dépasser pour que le détecteur de crête 36' applique un signal 20 de sortie au discriminateur 120. Sur la courbe £ de la figure 6, les échantillons prélevés par le discriminateur 120 à partir des enveloppes des signaux de synchronisation du canal d'erreur sont représentés par les flèches 130. Entre les échantillons, la dernière valeur 25 échantillonnée est conservée par le circuit de garde 122, ce qui produit les échelons 132. Dans l'exemple particulier illustré, ces échantillons sont prélevés pendant le temps d'échantillonnage 134, c'est-à-dire seulement pendant que les enveloppes des signaux de synchronisation du canal de quadrature 30 sont les plus négatifs. Après chaque période 134 d'échantillonnage, un niveau 136 de tension continue négative est conservé dans le circuit de garde jusqu'au temps d'échantillonnage suivant, lorsque les enveloppes de signaux de synchronisation du canal de quadrature deviennent plus négatives que le 35 niveau 128 de détection de crête. Sur la figure 7 qui représente le cas où la fréquence de l'oscillateur est trop faible, les flèches 138 représentent les enveloppes des signaux de synchronisation de sous-porteuse 71 46884 17 212.0045 de chrominance du canal de quadrature, tandis que les flèches 140 représentent les enveloppes des signaux de synchronisation du canal d'erreur. Lorsque les enveloppes des signaux de synchronisation du canal de quadrature dépassent le niveau 142 de 5 détection de crête, les valeurs représentées en 144 sont échantillonnées par le discriminateur 120, et les échelons 146 représentent les valeurs emmagasinées ou maintenues entre les échantillons. Ainsi que le montre la figure 7, l'échantillonnage ne se produit que lorsque les enveloppes 138 des signaux 10 de synchronisation du canal de quadrature dépassent le niveau 142 de détection de crête, c'est-à-dire seulement pendant les temps d'échantillonnage 148. Entre ces temps d'échantillonnage, un niveau 150 de tension positive est conservé par le circuit de garde 122. Il est visible que si la fréquence de l'oscil-15 lateur est trop élevée, comme le montre la figure 6, le signal de sortie du circuit de garde 122 est en moyenne négatif^comme représenté en 136 sur la figure 6, tandis que si la fréquence de l'oscillateur est trop faible, la sortie du circuit de garde 122 est en moyenne positive, ainsi que montré en 150 sur la 20 figure 7. La polarité du signal de sortie est toujours telle que l'oscillateur commandé 46 est entraîné vers la fréquence correcte. Ce circuit peut fonctionner dans une large plage de fréquences et, du fait que le signal de sortie du circuit de maintien contient une composante continue, il n'est pas néces-25 saire qu'un signal d'amplitude provenant du canal de quadrature soit appliqué au filtre passe-bas 44', de manière à modifier ses caractéristiques. Le fait de conserver le dernier échantillon entre les temps d'échantillonnage permet d'obtenir une composante continue relativement élevée. La plage d'enclenche-30 ment est relativement large, même si la bande passante du filtre passe-bas 44 du canal d'erreur est étroite. Bien entendu, ce filtre stabilise la réponse du circuit et élimine l'influence des bruits et autres. La figure 8 représente un mode de réalisation proche de 35 celui de la figure 5 mais dans lequel le discriminateur 120 et le circuit de garde 122 sont remplacés par un circuit 40 de restitution de composante continue. Les élément§4ui sont semblables à ceux des figures 1 et 5 sont désignés par les mêmes 71 46684 18 références et fonctionnent sensiblement de la même manière, les seules différences étant décrites ci-après. Le circuit comporte des portes ET 18' et 20' disposées respectivement dans les canaux de quadrature et d'erreur, ain-5 si que des amplificateurs 26' et 28'. Le signal 19 de plage arrière commande à la fois les portes ET 18' et 20'. Le détecteur de crête d'impulsions de synchronisation de sous-porteuse de chrominance comporte également un élément Conduction unilatérale destiné à détecter les enveloppes des signaux de syn-10 chronisation du canal de quadrature, lorsqu'elles dépassent un niveau de détection de crête emmagasiné, comme par exemple celui représenté sur les courbes a des figures 6 et 7. La détection s'effectue donc en un simple quadrant. L'échantillonnage s'effectue pendant les périodes 134 et 148 (comme sur les fi-15 gures 6 et 7)^et cet échantillonnage de la sortie de l'amplificateur 28' est effectué par le circuit 40 de restitution de composante continue. Il est bien entendu que le signal de sortie échantillonné provenant du circuit 40 de restitution de composante continue est sensiblement l'inverse du signal d'erreur 20 échantillonné représenté par les courbes £ sur les figures 6 et 7, et la sortie de l'amplificateur 42 est dans la même relation de phase que dans le cas du mode de réalisation de la figure 1. D'une manière générale, le circuit fonctionne de la manière décrite en regard de la figure 5, à l'exception près 25 du circuit 40 de restitution de composante continue qui fixe le signal de sortie de l'amplificateur 28' à des instants qui correspondent aux crêtes des enveloppes des signaux de synchx-o-nisation. Cependant, cela ne se produit que pendant les périodes d'échantillonnage 134 ou 148. Le signal d'erreur délivré 30 par le circuit 40 de restitution de composante continue reste donc sensiblement constant entre les périodes d'échantillonnage 134 ou 148, produisant ainsi une composante continue notable qui commande l'oscillateur 46. Les caractéristiques du filtre passe-bas 44' peuvent également être constantes. 35 Les figures 9A et 9B représentent plus en détail le schéma d'une partie du circuit de là figure 8. Les figures 9A et 9B représentent les amplificateurs 26' et 28', le détecteur 36' de crête d'impulsions de synchronisation de sous-porteuse 46684 19 Z12.UU45 de chrominance et le circuit 40 de restitution de composante continue. Le circuit 38 de restitution de composante continue est également représenté avec un condensateur 58 de restitution qui délivre un signal d'amplitude 59. Il est bien entendu que cette partie du circuit comportant le fil de sortie d'amplitude 59 n'est pas utile à la commande de l'oscillateur de sous-porteuse locale, mais qu'il peut assurer d'autres fonctions . Le canal supérieur, ou canal de quadrature, sera d'abord décrit; et il est bien entendu que le canal du signal d'erreur est sensiblement identique, les éléments étant désignés par les mêmes références, et qu'il fonctionne de la même manière. Le signal d'entrée appliqué à la borne 52 correspond au signal de sortie du filtre passe-bas/de la figure 8. Ce signal est appliqué, par l'intermédiaire du condensateur 53, à la base du transistor PNP 152 qui, avec le transistor KPN 160 constitue l'amplificateur 26' de la figure 8. Le collecteur du transistor 152 est alimenté par une résistance de charge 154 dont l'autre extrémité est connectée à -15 volts. Le collecteur est également connecté directement à la base du transistor 160 dont l'émetteur est ramené à -7,5 volts. L'émetteur du transistor 152 est ramené à +15 volts et une résistance 158 est reliée entre l'émetteur de ce transistor et la masse. Le collecteur du transistor160 est connecté à une résistance de charge 162 qui le relie à +15 volts,et une résistance de réaction 154 est connectée entre le collecteur du transistor 160 et l'émetteur du transistor 152. Les transistors 152 et 160 constituent un amplificateur opérationnel sans inversion, dont le gain est égal à Kca 1 + _1£4 R 158 Cet amplificateur est caractérisé par une basse impédance de sortie qui attaque le condensateur 82' (et le condensateur 58 s'il existe). La base du transistor 152 constitue une entrée de haute impédance, de sorte que la capacité du condensateur 53 peut être faible et que le transistor 51 peut assurer sa fonction de porte pour le signal de plage arrière. 71 46884 20 2120045 La fonction de la porte 18* de la figure 8 est assurée en partie par le transistor NPN 51 dont l'émetteur est connecté à la masse et dont le collecteur est relié à la base du transistor 152. Le signal de plage arrière est appliqué à la 5 borne 49, reliée à la résistance 50. Ce même signal est également appliqué à la borne 49' et à la borne 176 qui, par l'intermédiaire de la diode 178, est connectée à la base du transistor 182 ainsi qu'à une armature du condensateur 180, dont l'autre armature est connectée au +5 volts. La base du tran-10 sistor 182 est également ramenée à -15 volts par la résistance 184,tandis que son émetteur est connecté au +5 volts. Le collecteur du transistor 182 est connecté à l'émetteur du transistor 76' qui constitue un élément du détecteur 36' de crête d'impulsions de synchronisation. Le collecteur du transistor 15 76' est connecté à la base du transistor 69, par l'intermédiaire de la résistance 70 (si le circuit 38 existe), et à la base du transistor 69', par l'intermédiaire de la résistance 70'. Le transistor 69' fait partie du circuit 40 de restitution de composante continue qui, de même que le circuit 38, 20 fonctionne de la manière décrite en regard de la figure 2. La base du transistor 69' est ramenée à -1 5 volts par la résistance 84 ' . Le signal de plage arrière appliqué aux bornes 49 et 176, aussi bien qu'à la borne 49', consiste en une impulsion 25 négative qui persiste pendant la durée de la plage arrière du signal d'image. Lorsque ce signal négatif est appliqué à la borne 49, le transistor 51, qui était maintenu conducteur par une tension relativement positive à la borne 49, cesse de conduire et le signal appliqué à la borne 52 peut atteindre le 30 transistor 152 au lieu d'être dérivé à la masse par le transistor 51. Bien entendu, le transistor 51 ' est commandé de la -même manière par le signal de plage arrière. En même temps, la tension positive de la borne 176 est remplacé^ar une tension négative. Lorsque la tension négative est appliquée, la 35 diode 178 est bloquée et le condensateur 180 se charge négativement par la résistance 184. La constante de temps du circuit 184, 180 est telle qu'un court retard est introduit avant le déblocage du transistor 182. Ce retard est de l'ordre d'une 71 U6B8U 21 2120045 microseconde et il évite le fonctionnement incorrect du circuit. Ce retard empêche l'échantillonnage ou la restitution de composante continue en réponse au signal de plage arrière seul , lorsqu'une enveloppe de signal de synchronisation du 5 canal de quadrature est réellement présente. Lorsque le transistor 182 est débloqué, un courant circule dans son circuit émetteur-collecteur et, par l'intermédiaire du circuit émet-teur-collçcteur du transistor 76', il sature les transistors 69 et 69' pendant la durée du signal de plage arrière si aucune 10 enveloppe de signal de synchronisation du canal de quadrature n'est présente. Les sorties 59 et 59' sont donc fixées ;au potentiel de la masse à ce moment. Mais si une enveloppe, ou impulsion de synchronisation, est présente dans le canal de quadrature, une impulsion négative est appliquée à l'armature de 15 gauche du condensateur 58. Le détecteur 36' de crête d'impulsion de synchronisation de sous-porteuse de chrominance comporte un condensateur 82' dont une armature est connectée au collecteur du transistor 160, et dont l'autre armature est connectée, par l'intermédiaire d'une résistance 166 et d'une dio-20 de 172, à la base du transistor 76'. Une résistance 168 relie le point de jonction entre la résistance 166 et la diode 172 à +5 volts, et ce même point de jonction est relié à la masse par l'intermédiaire d'une résistance 170. Une diode 174 est intercalée entre le point de jonction précité et le collecteur 25 du transistor 76'. Les cathodes des diodes 172 et 174 sont connectées en point commun. Lorsqu'une enveloppe de signal de synchronisation est présente dans le canal de quadrature, le condensateur 82' se charge à une tension déterminée par la valeur la plus négative 30 de l'enveloppe et par la chute de tension dans la résistance 166, la diode 172 et le transistor 76*. Cette charge ne se produit que pendant les répétitions d' enveloppes les plus négatives, et sensiblement à leur valeur de crête. Elle peut également se produire uniquement pendant la présence du si-35 gnal de plage arrière car autrement, aucun courant ne circulerait dans l'émetteur du transistor 76'. Lorsque le condensateur 82' est chargé, le transistor 76' et la diode 172 ne sont pas conducteurs, même pendant la présence de signal de 71 46884 22 2120045 plage arrière, à moins qu'il apparaisse une impulsion au moins aussi négative que celle qui avait été précédemment emmagasinée par le condensateur 82'. Le niveau de détection de crête (128 sur la figure 6 et 142 sur la figure 7) est déterminé par 5 la tension moyenne de charge du condensateur 82*. Ce dernier a tendance à conserver la charge et à ne se décharger lentement que lorsque le transistor 76' est débloqué. Dans ce circuit, le transistor 76' peut être considéré comme l'élément conducteur unilatéral qui remplace la diode 32 de la figure 1 10 ou en variante, le transistor 76' et la diode 72 peuvent être la considérés comme assurant/ fonction de conduction unilatérale d'un détecteur de crête à un seul quadrant. Lorsque l'enveloppe du signal de synchronisation du canal de quadrature provoque la charge du condensateur 82', le 15 transistor 76' est débloqué, ainsi que mentionné précédemment, et déclenche les circuits 38 et 40 de restitution de composante continue. Ces derniers ne sont déclenchés que pendant les intervalles|d*échantillonnage (134, 148 sur les figures 6 et 7)? c'est-à-dire aux moments où le condensateur 82' reçoit une 20 charge supérieure. La restitution de composante continue ne s'effectue donc qu'à ces moments, et un niveau continu moyen de restitution est conservé par les condensateurs 58 et 58' entre les intervalles d'échantillonnage. Ainsi que mentionné précédemment en regard de la figure 8, la composante continue 25 commande l'oscillateur 46 de manière que le filtre passe-bas 44' n'ait/ a être commuté. Le signal de commande est prélevé par le fil 59' au circuit 40 de restitution de composante continue et il est appliqué à un amplificateur 42 à courant continu. Une large plage d'enclenchement est ainsi obtenue 30 même si la bande passante du filtre passe-bas 44' est étroite. Ainsi que déjà mentionné, le circuit 38 de restitution de composante continue de la figure 9B n'est pas nécessaire au fonctionnement du dispositif décrit et il peut être éliminé si la seule fonction voulue est celle de la commande de l'oscilla-35 teur local 4b. De même que dans le circuit de la figure 1, le signal de sortie du circuit 40 de restitution de composante continue est sensiblement nul lorsque l'oscillateur est synchronisé, 71 46884 23 2120045 mais il peut varier autour de zéro dans une certaine plage continue, si la phase de l'oscillateur tend à changer, de manière à le ramener à une fréquence et une phase correctes permettant d'effectuer la démodulation synchrone. Selon les cir-5 cuits des figures 5 à 9, le discriminateur est "ouvert", ou la restitution de composante continue ne s'effectue dans le canal d'erreur que pendant la période où la sous-porteuse régénérée par l'oscillateur 46 se trouve dans une plage de +452 autour de la phase correcte. En fonctionnement verrouillé, le dispo-10 sitif se comporte comme une boucle à verrouillage de phase dans laquelle les moments d'échantillonnage du signal de synchronisation sont déterminés avec précision par le signal lui-même. Dans l'état non verrouillé, c'est-à-dire pendant la période d'entraînement, le dispositif délivre un signal continu d'er-15 reur de grande amplitude et d'une polarité appropriée de manière à faire glisser la fréquence de l'oscillateur dans le bon sens et atteindre le verrouillage de phase. Aucun canal d'erreur à large bande n'est nécessaire pour produire le signal d'erreur. 20 Les diodes 172 et 174 sont destinées principalement à assurer une protection contre les courants inverses et à éviter la saturation du transistor 76', plutôt qu'à constituer des éléments de conduction unilatérale du détecteur de crête. Le transistor 76' pourrait assurer sa fonction sans les diodes 25 172 et 174. Mais la diode 172 est bloquée lors des excursions positives de la sortie du transistor 160 et elle évite ainsi le claquage du transistor 76'. De même, si le transistor 76' a tendance à se saturer pendant la détection de crête négative, la diode 174 devient conductrice. Le courant base qui aurait 30 été injecté dans le transistor 76' est dérivé par la diode 174. La saturation est ainsi évitée et le temps de blocage du circuit est réduit. Il va de soi que la présente invention a été décrite ci-dessus simplement à titre illustratif, mais nullement li-35 mitatif, et que l'on pourra y apporter toutes modifications sans sortir de son cadre. 71 46B84 24 2120045 REVENDICATIONS 1. Appareil de télévision en couleurs comportant un circuit qui produit localement un signal de référence de sous-porteuse de chrominance et des démodulateurs synchrones de 5 quadrature et d'erreur, auxquels est appliqué un signal composite de chrominance de télévision en couleurs, et qui démodulent ce signal au moyen du signal de référence de sous-por-teuse de chrominance, caractérisé en ce qu'il comporte un circuit qui détecte l'enveloppe d'un signal de synchronisation de 10 sous-porteuse de chrominance démodulé provenant de la sortie de l'un desdits démodulateurs synchrones, un circuit qui, en fonction de ladite détection, produit un signal de sortie qui représente une valeur d'amplitude de l'enveloppe du signal de synchronisation de sous-porteuse de chrominance démodulé 15 provenant de l'autre démodulateur synchrone, et un circuit qui commande la fréquence dudit signal de référence de sous-porteu-se de chrominance en fonction du signal de sortie représentant une valeur d'amplitude de l'enveloppe du signal de synchronisation de sous-porteuse de chrominance démodulé de manière 20 à modifier la fréquence du signal de référence de sous-porteuse de chrominance^jusqu'à ce que ledit signal de sortie représentant une valeur d'amplitude atteigne un état prédéterminé. 2. Appareil selon la revendication 1, caractérisé en ce que ledit circuit de détection est constitué par un détecteur 25 de crête. 3. Appareil selon la revendication 1, caractérisé en ce que ledit dispositif qui délivre un signal de sortie en fonction de ladite détection continue à délivrer ce signal de sortie entre l'apparition d'enveloppes de signaux de synchro— 30 nisation de sous—porteuse de chrominance démodulés provenant de l'autre démodulateur synchrone. 4. Appareil selon la revendication 1, caractérisé en ce que ledit circuit de connexion comporte un dispositif à conduction unilatérale commandé par un signal de sortie d'une 35 polarité donnée provenant de l'un desdits démodulateurs synchrones. 5. Appareil selon la revendication 1, caractérisé en ce que ledit circuit qui délivre un signal de sortie en fonction 71 46884 25 212.0045 de la détection comporte un circuit d'échantillonnage du signal de sortie de l'autre démodulateur synchrone et un circuit qui mémorise lesdits signaux de sortie entre les échantillonnages . 5 6. Appareil selon la revendication 1, caractérisé en ce que ledit circuit qui délivre un signal de sortie en fonction de la détection est constitué par un circuit qui restitue la composante continue du signal de sortie de l'autre démodulateur synchrone aux moments de ladite détection. 10 7. Appareil selon la revendication 1, caractérisé en ce que les démodulateurs synchrones délivrent des signaux de sortie démodulés à des moments qui correspondent aux plages arrière du signal d'image en couleurs. 8. Appareil selon la revendication 1r caractérisé en 15 ce que ledit circuit de détection comporte quatre redresseurs qui détectent à la fois les signaux de sortie inversés et non inversés desdits deux démodulateurs synchrones. 9. Appareil selon la revendication 1, caractérisé en ce qu'il comporte un circuit qui permet le passage des signaux 20 de sortie démodulés synchroniquement pendant la période de la plage arrière du signal d'image en couleurs.