la présente invention concerne les mémoires d'informations binaires exploitant des noyaux magnétiques à cycle d'hystérésis quasiroctangulaire, tels que des tores, associés à une matrice de conducteurs de lignes et colonnes, tout noyau étant traversé par un conducteur de ligne et par un conducteur de colonne pour pouvoir être sélectionnés tant à l'écriture qu'à la lecture, sur activation concomitante de ces deux conducteurs partant d'un décodage d1une adresse de ligne et d'une adresse de colonne Un conducteur additionnel traverse tous les noyaux de la mé- moire matricielle ainsi constituée parallèlement à ltun des con ducteurs, ligne ou colonne, de chaque noyau Ce conducteur a sa sortie reliée à l'entrée d'un amplificateur de lecture cars lors d'une sélection de noyau en opération de lecture, le sens des cou- rants de sélection et, bien entendu, leurs amplitudes, sont tels qu'ils provoquent le basculement du noyau sélectionée, donc 1'ap- parition dtun courant induit représentatif de l'état dtaimantation qu'avait ledit noyau avant la lecture. A l'écriture d'un noyau, ce conducteur reçoit un courant d'inhibition supprimant lteffet de celui des courants, ligne ou colonne, selon son orientation propre lorsque, par exemple, il s'agit d'assurer l'écriture du chiffre binaire "O" sur ce noyau (ceci par une convention qui peut, bien entendu, être inversée si désiré)* Wsuellement, ce conducteur additionnel, qui sera dit "d'inhi bitionw dans la suite de lexpos4, est "tissé" en boucle dans la mémoire.Pour assurer une inhibition, par suite, le courant qui doit le parcourir doit titre double du courant utile pour annuler 1'effet du courant de sélection concerné Il y a donc là une perte d'énergie qui se traduit, en fait, par la nécessité de dépenser. environ 40% de plus en puissance dissipée par la mémoire pour son fonctionnement normal Le but de l'invention est de prévoir une disposition de mé- moire du type ci-dessus rappelé qui, sans modifier sa technologie propre, permette d'assurer lléconomie de cette surdissipation de puissance. Il est prévu pour cela, selon une caractristique de llinven- tion, dtassocier à chaque demi-boucle formée par le dit conducteur dtinhibition un montage interrupteur et de commander ces deux montages on conditions toujours contraires selon une sélection opérée en fonction d'éléments caractéristiques des adresses de ligne et de colonne lors de chaque sélection en mémoire nécessitant 11 envoi dti courant d1inhibition sur le noyau sélectionné. Il est plus particulièrement prévu, selon une caractéristique complémentaire de l'invention, d'assurer cotte commande de sélection de montage interrupteur sur simple test de parité des adresses de ligne et de colonne, ne faisant donc intervenir que les chiffres de plus faible poids de ces adresses alors que, simulta nément, chacun des conducteurs de demi-boucle est tissé pour pas-ser en alternance régulière d'un noyai d'une ligne à un noyau de 11 autre ligne des paires de lignes, respectivement d'un noyau d' une colonne au noyau de 11 autre colonne des paires de colonnes, que parcourt ce conducteur de demi-boucle dans la mémoire. Pour exposer l'invention en son détail, on se reporte aux figures jointes, qui représentent:- Fig.l, en rappel, la disposition usuelle d'une boucle dtinhi- bition dans une mémoire du type concerné, et, Fig.2, un exemple non limitatif d'exécution d'une mémoire de ce type établie selon la présente invention Dans l'une et l'autre figures, on considère une mémoire à tores magnétiques comportant un nombre pair de conducteurs de sélection de ligne, de x0 à xn et un nombre pair de conducteurs de colonne, de y0 à ym , ces nombres pouvant être égaux entre eux, Sur la Fig. 2, on a indiqué de plus le décodeur d'adresse Ax pour la sélection des lignes, soit Dx ce décodeur, et le décodeur d'adrosse Ay pour la sélection des colonnes, soit Dy ce dernier. On a aussi indiqué en chacune des figures, en Z, la borne d'application d'un courant sur une boucle dtinhibition dont les conducteurs de demi-boucle sont référencés 1 et , application assurée lorsqu'un circuit 8 est rendu passant sous la commande d'un signal appliqué en E et qui définit une condition d'écriture en mémoire, en laquelle ce courant doit entre appliqué au noyau sélectionné.La formation et l'application d'un tel courant sont classiques en de tels types de mémoire, Les conducteurs de demi-boucle atteignent les entrées d'un amplificateur de lecture AL, directement dans le montage classique de la Fig.l mais à travers des montages interrupteurs 11 et la dans un montage selon l'invention de la Fig.2. Le sens du terme wä travers' sera précis plus loin, Dans le montage classique de la Fig.l, le conducteur de demiboucle 1 doit se comprendre comme passant à travers tous les no- yaux associés aux lignes r , x2, S4 ..., xn-1 1 de la matrice, cet exemple considérant que ce conducteur est parallèle aux conduc- tours de ligne, et, de mimez le conducteur de demi-boucle 2 doit @ comprendre comme passant alors à travers tous les noyaux asse- ciées aux lignes x1, x2, x5, ..., xm.Dans le cas où les conductours de demi-boucle sont parallèles aux conducteurs de colonnes l'un dieux pasu à travers les noyaux associés aux colonnes yo, et Ym 1 et l'autre à travers les noyaux associés aux colonnes y1, y2, ..., y@. En cette disposition, donc, le conducteur 1 passe à travers le noyau Tee puis à travers le noyau Tol, et ainsi de suite, alors que le conducteur 2 passe à travers le noyau Tie puis à travers le noyau T11 et ainsi de suite: - Too indique le noyau traversé par les conducteurs x0 et y0 ; - T10 indique le noyau traversé par les conducteurs x1 et yo; - et ainsi de suite* Avec la disposition de la Fig.l, il est évident que chaque fois qutune inhibition sera utile, le courant provenant de la source Z et se partageant entre les deux conducteurs de demi-bou cle devra être double du courant utile à l'inhibition d'un noyau unique. Pour éviter cela Fig. 2, à chaque conducteur de demi-boucle est associé un montage interrupteur, I1 pour le conducteur 1 I2 pour le conducteur 2ê Chacun de ces montages interdit la oirculation du courant dans la demi-boucle correspondante s,il n'est pas adéquatement commandé lors d'une sélection nécessitant l'applica- tion du courant dtinhibition au noyau magnétique sélectionné. De ce fait, l'état des deux montages interrupteurs doit toujours être contraire, un seul devant autre actif en une telle occurrence et non l'autre Pour qu'aucun courant ne circule en un circuit électrique, il faut, comme connu, soit que ses deux extrêmités soient au même potentiel, soit que ce circuit soit effectivement "ouvert". C'est le second cas qui est illustré sur le schéma de la Fig. 2. Dans le premier cas, le montage interrupteur serait branché en dérivation en- tre le conducteur de demi-boucle et une borne portée à un potentiel gal à celui de la sortie de S lorsqu'existe le signal Z. La commande des circuits fl et I2 doit, de toutes façons, être assurée en fonction d'un critère de sélection du noyau désigné par les adresses Ax et ky Si lton maintenait les conducteurs de la boucle d'inhibition dans leur condition usuelle, Fig. 1, en se contentant dly ajouter les dits montages interrupteurs, il conviendrait d'établir une table recevant la totalité des sorties de décodage de Dx et Du et délivrant selon un algorithme approprié un signal dtactivation de l'un ou autre des montages interruptueurs Ce cas ntest nullement exclu de la mise en pratique de llin- vention mais toutefois, il est plus avantageux, selon une disposi-tion complémentaire, de limiter cette table à la comparaison des chiffres de plus faible poids des deux adresses Ax et Ay, donc en fait, de se limiter & la table ce el le li et de tisser les conducteurs do demi-boucle 1 et a de la façon représentée, chaque conducteur passant de façon régulière en alternance ddnn noyau de première ligne au noyau suivant do-secondeb ligne des deux lignes appairées par la boucle d'inhibition de la mémoire, de paire de lignes à paire de lignes s'entend. Il suffit alors de disposer on G, par exemple, d'un circuit de contrôle de parité des adresses Ax et Ay pour définir celui des deux montages électroniques interrupteurs I1 et I2 qui doit être "ouvert", l'autre étant alors automatiquement "ferme".Le circuit G est un circuit logique, connu en soi, répondant à l'identité de deux variables rentrée, ici les valeurs des chiffres dox et doy des adresses Ax et Ay, par activation de l'interrupteur 12 qui bloque alors la circulation du courant dans le conducteur 2 et, réciproquement, en non-identité de dom et doy, active l'interrupteur Il pour blat quer le courant dans le conducteur 1. Cotte disposition est, de plus, avantageuse en ce qu'elle permet d'assurer aussi une sélection des conducteurs de demi-boucle en toute opération de lecture puisque, de façon évidente, la commande de I1 et I2 peut entre assurée à toute opération de sélection, tant lecture qu'écriture, et donc le signal de lecture d'une demi-boucle atteindra seul l'en- trée de l'amplificateur AL. R E V E N D I C A T I O N S. 1 - Mémoire à noyaux magnétiques et matrice adressable de conducteurs de ligne et de colonne, chaque noyau étant de plus traversé par un conducteur additionnel parallèle aux conducteurs de ligne, respectivement de colonne, formé en demi-boucles abonni tissant à un amplificateur de lecture et relevant, en condition dtécriture, un courant dtinhibition de basculement de tout noyau sélectionné, mémoire caractérisée en ce qutà chaque demi-boucle est associé un montage inhibiteur de son activation et qutune logique de commande de ces montages en conditions inverses définit à chaque sélection en mémoire celle des demi-boucles autorisée à transporter le courant d'inhibition ou de lecture, 2 - Mémoire selon la revendication 12 caractérisée en ce que la dite logique de commande traite partie au moins des signaux adresses de ligne et de colonne intervenant en cette sélection, 3* - Mémoire selon la revendication ts caractérisée en ce que la dite logique de commande traite les signaux représentant les chiffres de plus faible poids des adresses de ligne et de colonne et chaque demi-boucle traverse la matrice en passant en alternance régulière d'un noyau d'une ligne et d'une colonne à un noyau dtune autre ligne et d'une autre colonne le long des paires de lignes, respectivement des paires de colonnes, adjacentes dans la matrice. 4, -Mémoire selon la revendication 1, caractérisée en ce que les dits montages inhibiteurs consistent en des circuits-portes respectivement intercalés dans ces demi-boucles. 5. - Mémoire selon la revendication 1, caractérisée en ce que les dits montages inhibiteurs consistent en des circuits-portes branchés en dérivation sur ces demi-boucles pour y ramener lorsqu'activés, une tension égale à celle de leur alimentation en courant d'inhibition de basculement des noyaux, 6. - Mémoire selon la revendication 3, caractérisée en ce que la dite logique de commande consiste en un opérateur de détermination d'identité et de non-identité de ces chiffres de plus faible poids.