La présente invention concerne le traitement des informations contenues dans les intervalles de temps 16 lors de la réduction de débit numérique d'informations codées en code MIC et tout particulièrement lorsque plusieurs trames MIC sont regroupées en une seule trame MIC. De nombreux dispositifs transcodeurs à diminution de redondance ont déjà été décrits. L'un d'eux de Monsieur Manfred DIETRICH publié au séminaire de ZURICH 1974, consiste a diminuer le débit numérique utile pour la transmission d'informations relatives au codage des voies téléphoniques mais ne prévoit pas le traitement des informations complémentaires telles que la signalisation, le verrouillage de trame, de télégraphie par échantillonnage, etc...Ces informations sont usuellement transmises au moyen de l'intervalle de temps 16 ou IT 16 de la trame MIC conformément à l'avis G 732 du CCITT (Comité Consultatif International Télégraphique et Téléphonique) - Une multitrame étant composée de 16 trames consécutives numérotées de O à 15, 1'IT 16 de chaque trame se compose de huit bits, une première partie formée de 4 bits et une seconde partie également formée de 4 bits. Un signal de verrouillage de multitrame occupe ainsi les quatre premiers bits de 111T 16 dans la trame 0. La seconde partie de 1'IT 16 de cette trame 0 est réservée à la transmission d'informations complémentaires. Pour chaque voie téléphonique quatre voies de signalisation dénommées a, b, c, d, sont transmises dans 1'IT 16. Ainsi lorsque plusieurs trames MIC sont regroupes en un seul train MIC par une réduction de la redondance sur les informations utiles, diverses solutions de traitement de la signalisation ont été envisagées. Ainsi pour réduire deux jonctions entrantes en une jonction sortante, une première solution consisterait à transmettre tous les IT 16 des deux trames entrantes sur le train sortant Cependant un tel système occuperait un plus grand nombre de voies et limiterait à 58 au lieu de 60 le nombre de voies utiles susceptibles d'être transmises. Une seconde solution consisterait à transmettre les 2 premiers éléments binaires de chaque partie (1ère et 2ème partie) des IT 16 composants, cependant un tel système limite les possi bilités de signalisation et ne permet pas d'éviter l'imitation du mot de verrouillage de multitrame. Une troisième solution consisterait à réaliser une supertrame de 32 trames formée à partir des deux multitrames des deux jonctions et ne transmettant qu'une information sur deux. Une telle solution double la distorsion due à l'échantillonnaqe sur les signaux de signalisation du fait de l'incertitude de la position réelle dans la première ou la seconde partie de la période d1hor- loge lors de l'échantillonnage des signaux de signalisation. Le but de l'invention est de permettre une compression des informations de signalisation tout en évitant, d'une part, une limitation sur le nombre de voies de signalisation, et d'autre part, une augmentation de la distorsion du signal de signalisation. L'objet de l'invention est un procédé de traitement des intervalles de temps IT 16 permettant de transmettre sur une même trame MIC la signalisation de deux trames MIC sans perte d'information. Le procédé de traitement des informations contenues dans les intervalles de temps 16 de trame MIC selon l'invention consiste essentiellement à traiter en parallèle, voie par voie1 les quatre voies a, b, c, d de signalisation contenues dans un IT 16 d'une des trente voies formant une multitrame, ledit traitement pour une voie a consistant à coder dans un signal La le changement d'état du premier bit a d'une trame entrante au moyen de deux bits, le premier bit indiquant si le changement d'état est O-is1 ou 1 /0 et le second indiquant si le changement d'état a eu lieu pendant la première ou la seconde moitié de l'horloge correspondant au débit numérique de transmission, tout en laissant inchangés les éléments binaires suivants et à obtenir quatre signaux E , Lb, LcI Ld transcodés contenant la même quantité d'informations que a, , c, d mais présentant un débit moitié, puis à multiplexer les trente signaux La, Lb, Lc, Ld provenant de chaque jonction pour former un signal d'IT 16, Y sortant, de débit égal au débit entrant d'une jonction, ledit signalîfsortant présentant une structure de supertrame ladite supertrame comportant 32 trames consécutives numérotées de O à 31, ladite supertrame étant verrouillée par 0000, les intervalles de temps de voies 16 dans les trames impaires étant affectés aux signaux Lai Lb, Lci Ld d'une multitrame et ceux de trames paires étant affectés aux signaux La, Lb, Ici Ld de l'autre multitrame. D'autres avantages et caractéristiques apparaitront à la lecture de la description suivante illustrée par des dessins. La figure 1 est une représentation globale du système de réduction de deux trames MIC de débit 2,048 kbit/s chacune sur une même voie MIC sortante. La figure 2 est une représentation globale selon l'invention du dispositif de traitement des IT 16 de deux trames MIC entrantes. La figure 3 est une représentation logique en mode TTL du dispositif de transcodage, selon l'invention, d'une voie de signalisation d'une jonction entrante. La figure 4 est un diagramme des temps des signaux transmis au moyen des éléments du dispositif de la figure 3. La figure 5 est une représentation de la répartition des bits de signalisation, selon l'invention, dans une supertrame MIC sortante. La figure 6 est un schéma bloc du dispositif de réception, selon l'invention, permettant à partir d'une supertrame entrante de reconstituer les IT 16 des deux multitrames multiplexées. La figure 7 est un mode de réalisation d'un dispositif A traitant la voie a de signalisation de la jonction J1. La figure 8 est un diagramme des temps des signaux de la figure 7. On se bornera dans la description suivante à décrire la réduction de débit portant sur les IT 16 de deux jonctions entrantes. On peut cependant traiter selon le même procédé trois ou quatre jonctions entrantes et les transmettre sur une même jonction sortante. En se référant à la figure 1 deux jonctions J1 et J2 codées en code MIC, du type HDB3 par exemple, sont reçues chacune au moyen de deux dispositifs R1 et R2, respectivement, de reconnaissance de trame. Le dispositif R1 (resp R2) reçoit à son entrée le signal J1 (resp J2) codé ainsi que la signalisation contenue dans les IT 16. Ce dispositif R1 reconnait le verrouillage de trame contenu dans le signal J1 et permet de fournir un signal s1 dans lequel le signal de données codé est séparé des intervalles de temps 16 IT 16. Un dispositif TDR, par exemple, celui de M. DIETRICH, permet de comprimer les deux trains numériques de données sur un même train S sortant à 2,048 kbit/s par une réduction des débits numériques utiles pour la transmission d'informations relatives au codage des voies téléphoniques et de données. Les signaux S1 et S2 contenant les données ainsi que leurs IT 16, lesquels sont fournis par les dispositifs R1 et R2 de reconnaissance de trame, sont appliqués respectivement à l'entrée de deux dispositifs N1 et N2 de reconnaissance de multitrame. Les dispositifs N1 et N2 fournissent des signaux U1 et U2 qui sont transcodés au moyen de deux dispositifs P1 et P2 de réduction de débit numérique. Un dispositif SM reçoit les signaux issus des dispositifs P1 et P2 et les multiplexe afin de former, en sortie, un seul signal U, que l'on multiplexe ensuite au moyen du dispositif MX avec le signal de données S également comprimé. Un signal de jonction J présentant un débit moitié est obtenu en sortie du dispositif MX. Un dispositif TDR de réduction de débit numérique utile a été décrit dans de nombreux articles et ne fait pas l'objet de la présente demande de brevet. On se bornera à décrire le traitement des 2 trains d'IT 16 des jonctions entrantes afin de les réduire en un seul train d'IT 16 résultant, n'introduisant pas de distorsion supplémentaire et de débit numérique deux fois plus faible. On sait conformément à l'avis G 732 du CCITT que chaque jonction de débit 2,048 kbits est organisée en multitrame formée de 16 trames consécutives numérotées de O à 15. Le signal de verrouillage de multitrame est 0000 et occupe les intervalles de temps ou élément numérique numérotés de 1 à 4 de l'intervalle de temps de voie 16 dans la trame 0. La seconde partie de l'intervalle de temps IT 16 de cette trame 0, également formée de 4 bits est réservée à la transmission d'informations complémentaires. D'une façon générale les intervalles de temps de voie 16 de toutes les trames entrantes comportent huit bits. Ainsi l'intervalle de temps de voie 16 de la trame 1 est formé d'une première partie composée des bits a, b, c, d de signalisation de la voie 1 et d'une seconde partie composée des bits a, b, c, d de signalisation de la voie 16. I1 en est de même pour la signalisation des voies 2 à 30 comme résumé dans le tableau ci-dessous. IT 16 IT 16 IT 16 IT 16 Tr O Tr 1 Tr 2 Tr 15 abcd abcd abcd abcd abcd abcd 0000 X oie xyxx voie 1 voie 16 voie 2 voie 17 voie 15 voie 30 I1 est bien recommandé également de ne pas utiliser la combinaison 0000 pour les bits de signalisation des voies 1 à 15. Conformément à la figure 2, les dispositifs N1 et N2 de reconnaissance de multitrame peuvent ainsi reconnaitre le signal de verrouillage de multitrame des jonctions J1et J2 et fournissent en sortie les 15 intervalles de temps de voie 16, en parallèle, correspondant chacun aux trames Tr1 ... Tr15. Ces bits arrivent donc pour la jonction J1 (resp J2) à l'entrée d'un dispositif P1 (resp P2) de transcodage permettant selon l'invention de réduire la quantité d'informations de signalisation transmises Le dispo sitif P1 se compose de trente dispositifs T. (Ai, B., C., Di) I i i i I l i DiS permettant de transformer les quatre bits de période 500 Hz de signalisation de chaque trame Tr. en 4 bits de période 250 Hz. Les quinze premiers dispositifs T. ( 1 # i # 15) traitent la première partie des IT 16 entrants, les quinze dispositifs Ti ( 16 # i # 30) traitent la seconde partie des IT 16. Le dispositif Al traite le bit a de 1'IT 16 de la trame Trl, B1 traite le bit b de 1'IT 16 de la trame Trl, Cl traite le bit c, D1 traite le bit d, ou a, b, c, d, sont les quatre voies de signalisation de débit 500 bits/s d'une voie téléphonique, lesdits bits a, b, c, d occupant l'intervalle de voie 16 de cette voie. Le dispositif Al code les changements d'état du signal numérique correspondant à la voie de signalisation a. On compare,selon l'invention, le bit entrant au bit précédemment reçu, de la multitrame précédente ; on convient de coder 1 si le changement d'état est de 0 vers 'Det O si le changement d'état est de luers 0. De plus l'élément binaire suivant indique si le changement d'état a eu lieu pendant la première ou la seconde moitié de l'horloge correspondant au débit numérique de transmission. Ce second élé- ment binaire est 1 pour un changement d'état intervenant dans la première moitié d'horloge et 0 pour un changement d'état intervenant dans la seconde moitié d'horloge. Cependant on convient de transmettre inchangés les éléments binaire suivant ces deux bits, appartenant aux multitrames suivantes, et précédant le changement suivant. Le tableau suivant résume le codage des changements d'état selon l'invention. Changement d'état Changement d'état 1 0 O 1 Position du changement - d'etat bit bit 2eme bit leur bit 2ème bit O 1 1 1ère moitié O O 1 0 2ème moitié Un mode de réalisation du transcodage d'une voie de signalisation1 par exemple la voie a, d'une trame, par exemple la trame 1 Trl, est représenté sur la figure 3. Ce dispositif Al reçoit à son entrée le signal d'élément binaire ebn sélectionnant le bit a dans 1'IT 16, le signal d'IT 16, le signal de code à 2,048 kbits/s ainsi que le signal de trame Trl. Ces quatre signaux sont transmis au moyen d'une porte ET (1) qui fournit à sa sortie un signal Y. Ce signal Y est appliqué à l'entrée d'une bascule 2 du type D recevant sur son entrée horloge le signal H1 d'horloge d'élément binaire de période 500 Hz. Le signal X sortant de la sortie Q de la bascule 2 est appliqué d'une part à l'entrée d'une bascule 3 du type D, d'autre part à l'entrée d'une autre bascule 4 du type D. Les différents signaux sont représentés sur la figure 4. La première bascule 3 reçoit sur son entrée horloge le signal H1 à 500 Hz tandis que la seconde bascule 4 reçoit sur son entrée horloge le signal d'horloge moitié de période 250 Hz. Les signaux A et B respectivement obtenus à la sortie Q des bascules 3 et 4 sont introduits à l'entrée d'une porte OU exclusif 5 qui fournit à sa sortie un signal C que lton applique à l'entrée d'une bascule 6 du type D recevant le signal H2 sur son entrée horloge. Le signal de sortie Q de la bascule 6 est appliqué à l'entrée d'une seconde bascule 7 du type D également qui reçoit à son entrée horloge le signal d'horloge H2. Le signal D obtenu à la sortie Q de la bascule 7 est appliqué à l'entrée d'une porte ET 8. Le signal B fourni par la bascule 4 est également appliqué à l'entrée d'une bascule 9 également du type D recevant sur son entrée horloge le signal H2. A la sortie Q de la bascule 9 on obtient un signal B' que l'on applique à l'entrée d'une autre bascule 10 également du type D et qui reçoit le signal H2 à son entrée horloge. Le signal B" est obtenu à la sortie Q de la bascule 10 et est appliqué à l'entrée d'une porte OU exclusif 11 qui reçoit également le signal fourni à la sortie Q de la bascule 9. Le signal K indiquant la position du 2ème bit de codage de transition est obtenu à la sortie de la porte 11. Le signal K est appli qué d'une part à l'entrée de la porte ET 8 avec le signal D, et d'autre part après inversion au moyen de l'inverseur 12 à l'entrée d'une porte ET 13.La porte 13 reçoit également le signal B et fournit à sa sortie un signal KB. Le signal KD obtenu à la sortie de la porte ET 8 est appliqué avec KB à l'entrée d'une porte OU14 qui fournit un signal L à sa sortie. Le signal L contient la même quantite d'informations que le signal d'entrée et en particulier l'information codée comparant le bit a entrant au bit a" précédent de la multitrame précédente. Le-signal L présente en outre un débit moitié de celui du signal X d'entree. On conviendra d'appeler ce signal La pour le bit a, Lb pour le bit b, Lc pour le bit c, Ld pour le bit d. En reprenant la figure 2, le dispositif Al fournit un signal La de signalisation transcodé de la trame 1. Les dispositifs B1, C1, D1 transcodent de la même façon les voies (b), (c), (d) pour la trame 1 et fournissent au dispositif SM quatre signaux ha, Lb, Lc, Ld de signalisation correspondant à 1'IT 16 (voie 1) de la Trl contenant les informations de sa multitrame et celles de la multitrame précédente. Il en est de même pour les IT 16 des quatorze autres trames de la même jonction J1.Les secondes parties d'IT 16 des trames Trl à Tr15 sont traitées de la même façon par les dispositifs transcodeurs T. (A., B., Ci, Di) 15 in i C30, 111 Les quinze signaux IT 16 transcodés de la jonction Jl sont reçus en parallèle à l'entrée a d'un multiplexeur SM qui reçoit également les quinze IT 16 de la jonction J2 en parallèle. Le multiplexeur SM est connu en soi. Le dispositif SM regroupe les IT 16 de chaque trame et de chaque jonction non plus selon une multitrame de 16 trames mais selon une supertrame U de 32 trames, ladite supertrame étant formée d'une multitrame transcodée de la jonction J1 et d t une multitrame transcodée de la jonction J2. En se référant à la figure 5 une supertrame est représentée. Le signal de verrouillage de supertrame est identique au signal de verrouillage d'une multitrame et égal à 0000 : il occupe les intervalles de temps, pour élément numérique numérotés de 1 à 4 de l'intervalle de temps de voie 16 dans la trame 0. Les quatre autres bits de l'intervalle de temps de voie 16 dans la trame 0 sont réservés à la transmission des informations complementaires notées RN1, 1' RN , RN1. L'intervalle de temps de voie 16 de la trame 1 contient en ce qui concerne sa première partie (bits La, Lb, Lc, Ld ) la signalisation de la voie 1 de la première multitrame (voie 1-1) et en ce qui concerne la seconde partie la signalisation (bits La, Lb, Lc, Ld,) de la voie 16 de la première multitrame. L'IT 16 de la trame 2 contient dans sa première partie la signalisation (bits La, Lb, Lc, Ld) de la voie 1 de la seconde multitrame et dans sa seconde partie la signalisation de la voie 16 de la seconde multitrame. Ainsi les IT 16 de la supertrame selon l'invention sont alternativement les IT 16 transcodés de la jonction 1 puis de la jonction 2 selon que l'on passe de la trame 1 à la trame 2.D'une manière générale les IT 16de trame paire dans la supertrame sont ceux de la jonction 2 et ceux de trame impaire sont ceux de la jonction 1. Et ainsi de suite, 1'IT 16 de la trame 16 contient dans sa premiere partie des bits n'imitant pas un mot de verrouillage de multitrame et dans sa seconde partie des informations complémentaires de la seconde multitrame. L'IT 16 de la trame 30 contient dans sa première partie la signalisation transcodée de la voie 15 de la première multitrame et dans sa seconde partie la signalisation de la voie 30 de la première multitrame (c'est encore 1'IT 16 transcodé de la trame 15 dans la première multitrame). Enfin 1'IT 16 de la trame 31 est 1'IT 16 transcodé de la trame 15 dans la seconde multitrame. Ensuite est transmise la seconde supertrame présentant une même organisation. On remarque dès à présent qu'un motif de verrouillage de supertrame toutes les 32 trames est nécessaire et non toutes les 16 trames soit encore toutes les 4 ms. Une telle disposition permet de réaliser une économie en débit numérique. Le signal de supertrame U est ensuite multiplexé, avec le signal S utile de débit numérique moitié, au moyen du multiplexeur MX qui fournit un signal de jonction de débit 2,048 Kbit/s égal à celui des jonctions J1 et J2 entrantes. La présente invention ne se limite pas à la réduction de deux jonctions en une seule ; il serait également aisé, en utilisant des horloges fonctionnant deux ou trois fois plus vite, de réduire trois ou quatre jonctions entrantes en une seule jonction sortante. La figure 6 représente le dispositif de réception de la supertrame formée par les IT 16. Un dispositif de reconnaissance de trame non représenté sur le dessin permet de fournir le signal d'IT 16 à l'entrée d'un dispositif N4 de reconnaissance de supertrame. Ce dispositif N4 reçoit également le signal de code V et fournit en sortie les 31 IT 16 des 32 trames, formant la supertrame, en parallèle. Les IT 16 des 31 trames Trl, Tr2 ... Tr'31 sont appliqués à ltentrée de 60 dispositifs de décodage T'i 1#i#60 selon l'invention chaque T'. étant formé de quatre dispositifs A'i, B'., C'i, D'i. Le dispositif A'. traite le bit La de voie 1 de la première multitrame.Le dispositif A'2 traite le bit La de la voie 1 de la deuxième multitrame. Le dispositif A'3 traite le bit La de la voie 2 de la première multitrame etc... Le dispositif A' traite le bit La de la voie 30 de la première multitrame. Le 59 dispositif A'60 traite le bit La de la voie 30 de la seconde multitrame. Il en est de même pour les bits Lb Lci Ld La figure 7 donne un exemple de réalisation d'un dispositif A'i de la figure 6. Le dispositif A'l se compose d'une porte ET 71 recevant le signal ebn sélectionnant le bit La I le signal d'IT 16, le signal de trame Tr 1 et le signal V de code. La porte 71 fournit en sortie un signal I qui est appliqué à l'entrée d'une bascule 72 du type D dont l'entrée horloge reçoit le signal H2 d'horloge à 250 Hz.A la sortie Q de la bascule 72 on obtient un signal 4 qui est appliqué à l'entrée d'une autre bascule 73 du type D ainsi qu'à l'entrée d'une porte 75 OU exclusif, on applique egalement le signal H2 à l'entrée horloge de la bascule 73 et on obtient à sa sortie Q un signal ss qui est d'une part appliqué à l'entrée de la porte 75 et d'autre part à l'entrée d'une autre bascule 74 du type D. Cette bascule 74 reçoit sur son entrée horloge le signal d'horloge H1 de période 500 Hz et fournit à sa sortie Q un signal ssl. Un diagramme des temps représenté sur la figure 8 précise le traitement successif des signaux I, , , gf au moyen des différents dispositifs de la figure 7. La porte 75 OU exclusif fournit, à partir des signaux i etp un signal b qui reconnait les transitions. Ce signal t est appliqué à l'entrée d'un monostable 76 qui fournit à sa sortie un signal g indiquant la position du premier bit transcodé. Le signal # est appliqué à l'entrée d'une bascule 77 du type D qui reçoit, à son entrée horloge, le signal H2. La bascule 77 fournit à sa sortie Q un signal représentant la position du deuxième bit transcodé. Ce signal t est appliqué à l'entrée d'une autre bascule 78 du type D qui reçoit sur son entrée horloge le signal H2 d'horloge.La bascule 78 fournit à sa sortie Q un signal qui est appliqué à l'entrée de la porte 79 OU de même que le signal t issu de la bascule 77. On obtient à la sortie de la porte 79 un signal # qui après inversion au moyen d'un inverseur 80 est appliqué à l'entrée d'une porte ET 81. La porte ET 81 reçoit également le signal p de la bascule 73 et fournit à sa sortie un signal qui est appliqué à l'une des quatre entrées d'une porte 82 OU.La seconde entrée de la porte OU 82 reçoit le signal fourni par une seconde porte ET 83 qui reçoit d'une part le signal 9 , d'autre part le signal et le signal( La troisième entrée de la porte OU 82 reçoit le signal fourni par une troisième porte ET 85 qui reçoit le signal g obtenu par inversion du signal d\ 6iau moyen d'un inverseur 84, d'autre part le signal g et enfin le signal # ' issu de la bascule 74. La quatrième entre de la porte OU 82 reçoit le signal issu d'une quatrième porte ET 86 qui reçoit à son entrée le signal S ainsi que le signal &alpha;. La porte OU 82 fournit à sa sortie le signal Ga représentatif du signal d'une voie de signalisation d'une jonction. De la même façon, les dispositifs B'1, C'1, D'1 fournissent des signaux Gb, Gc, Gd. Les quatre signaux Gai Gb, Gc, Gd sont ensuite multiplexés au moyen du multiplexeur SM1 qui est du type connu en soi. Un signal d'IT 16 de multitrame 1 est reformé à la sortie du multiplexeur SM1, IT16 qu'il est aisé de remultiplexer de façon très connue au signal de multitrame de la jonction J1. On obtient également de la même façon quatre signaux Gai Gb, Gc, Gd de signalisation pour la seconde multitrame que le multiplexeur SM2 recombine pour reconstituer 1'IT 16 de multitrame 2. De tels modes de réalisation tant à l'émission qu'à la réception ne sont pas limitatifs. Ils con.sistent en un regroupement des IT 16 d'au moins deux jonctions entrantes sur une même jonction sortante, ce regroupement étant réalisé par un traitement en parallèle, voie par voie, chaque IT 16 comportant quatre voies individuelles multiplexées dans le temps. Un tel procédé serait également applicable au regroupement de trois ou quatre IT 16 sur un seul IT 16, ce regroupement étant réalisé au moyen d'horloges de périodes appropriées. REVENDICATIONS 1 - Procédé de traitement des informations contenues dans les intervalles de temps 16 (IT 16) de trame MIC, utilisées pour la signalisation, voie par voie, consistant à regrouper les IT 16 d'au moins deux jonctions entrantes sur un seul IT 16 d'une jonction sortante, chaque jonction étant organisée selon une multitrame, caractérisgepar le fait qu'on traite en parallèle voie par voie les quatre voies a, b, c, d de signalisation, contenues dans un IT 16 d'une des trente voies formant une multitrame, ledit traitement pour une voie a consistant à coder dans un signal La le changement d'état du premier bit a d'une trame entrante au moyen de deux bits, le premier indiquant si le changement d'état est 0- > 1 ou 1- > 0 et le second indiquant si le changement d'état a eu lieu pendant la première ou la seconde moitié de l'horloge correspondant au débit numérique de transmission, tout en laissant inchangés les éléments binaires suivants et par le fait qu'on obtient quatre signaux Lat L , Lc, Ld transcodés contenant la même quantité d'information que a, b, c, d mais présentant un débit moitié puis en ce qu'on multiplexe les trente signaux La, Lb, Lc, Ld provenant de chaque jonction pour former un signal d'IT 16 Ssortant de débit égal au débit entrant d'une jonction. 2 - Procédé selon la revendication 1 caractérisé par le fait qu'on multiplexe les deux groupes La, Lb, Lc, Ld de signaux transcodés selon une structure de supertrame ladite supertrame compor- tant 32 trames consécutives numérotées de O à 31, ladite supertrame étant verrouillée par 0000, les intervalles de temps de voies 16 dans les trames impaires étant affectés aux signaux La, Lb, Lc, Ld d'une multitrame et ceux de trames paires étant affectés aux signaux La, Lb, Lc, Ld de l'autre multitrame. 3 - Dispositif de traitement des informations contenues dans les quatre voies de signalisation a, b, c, d des intervalles de temps 16 ou IT 16 de trames MIC d'au moins deux jonctions entrantes, chaque jonction étant organisée selon une multitrame, dispositif caractérisé par le fait que trente transcodeurs élémentaires Ti (1 # i # # 30) reçoivent en parallèle les trente intervalles de temps d'informations complémentaires correspondant aux trente voies d'une multitrame, chacun desdits trente transcodeurs étant lui-meme fermé de quatre dispositifs Ait Bit C., D. semblables entre eux, lesdits dispositifs A. traitant la voie a de signalisation, Bi la voie b, Ci la voie c, Di la voie d chacun des dispositifs A. comportant des moyens de coder le changement d'état du premier bit d'une multitrame entrante, lesdits moyens indiquant par un premier bit si le changement d'état est O -y1 ou 1-+ 0 et par un second bit si le changement d'état a eu lieu pendant la première ou la seconde moitié de l'horloge correspondant au débit numérique de transmission, lesdits moyens laissant inchangés les éléments binaires suivants, et fournissant en sortie trente groupes de signaux La, Lb, Lc, Ld, pour chaque jonction, de débit moitié et en ce que des moyens pour multiplexer lesdits groupes de signaux La, Lb, Lc, Ld sont prévus permettant de fournir un signal d'IT 16 présentant une structure de 32 trames et un débit numérique egal à celui d'une jonction entrante.