La présente invention concerne un e élé- ment de commutation pour système sequentiel asynchrone ainsi que les systemes réalisés par la combinaison de plusieurs tels éléments de commutation. On connaît déjà divers éléments de commutation pour système séquentiel asynchrone. Ces éléments de commutation présentent un certain nombre d'avantages du point de vue de la simplification des circuits par rapport à des montages distincts réalisés dans chaque cas. Toutefois, ces éléments de commutation représentent également un certain nombre d'inconvénients. En effet, pour une séquence d'un système séquentiel, il àut utiliser trois circuits distincts, et ces circuits ne comportent ni un organe de puissance, ni une mémoire. En outre, ces divers circuits ne sont pas interchangeables, ce qui complique L'entretien et la tenue des stocks. La présente invention a pour but de remédier à ces inconvénients et se propose de créer un élément de commutation, pour circuits séquentiels asynchrones, constituant un élément applicable pour la commande de séquences quelconques dans un système séquentiel asynchrone. A cet effet, l'invention concerne un élément de commutation du type indiqué ci-dessus, caractérisé en ce qu'il se compose d'une logique et d'un circuit de puissance, la logique comprenant un circuit de conditions de départ relié à un circuit de sécurité recevant les conditions de sécurité et le signal du circuit de remise à zéro, pour donner un signal de sortie commandant, d'une part, une mémoire rebouclant le circuit de sécurité, indépendamment des conditions de départ reçues par le circuit de départ à l'instant initial et qui peuvent changer en cours de fonctionnement et, lorsque les conditions sont satisfaites, la sortie du circuit de sécurité fournit un signal d'autorisation au circuit d'arrêt de puissance, lui-même susceptible d'être commandé par un signal extérieur, le circuit d'arrêt de puissance commandant le circuit de puissance. Suivant une autre caractéristique de l'invention, le circuit de puissance se compose d'un photo coupleur suivi d'un amplificateur commandant un circuit extérieur. Suivant une autre caractéristique de l'invention, le circuit de condition de départ est formé par une porte NON-ET recevant à ses entrées les conditions de départ. Suivant une autre caractéristique de l'invention, le circuit de sécurité se compose d'une porte NON-ET recevant, à ses entrées, les signaux de sécurité, le signal de remise à zéro du circuit de remise à zéro, et le signal fourni par une porte logique NON-ET, dont l'entrée reçoit le signal du circuit de condition de départ et le signal de la mémoire. Suivant une autre caractéristique de l'invention, la sortie de la porte NON-ET du circuit de sécurité est reliée à l'entrée d'lm inverseur I fournissant un signal de sortie CS. Ainsi, grâce à l'invention, on obtient un élément de commutation asynchrone, combinant un circuit logique, un circuit de puissance et une mémoire. Dans ces conditions, et comme on peut accéder de façon distincte au circuit de commande de puissance sans pour cela modifier l'état de la logique proprement dite, on peut conserver en mémoire cet état logique pour commander d'autres circuits, sans que le circuit de puissance reste mis en oeuvre. Le photo-coupleur d'entrée du circuit de puissance présente l'avantage de séparer galvaniquement la logique et le circuit de puissance. Decette façon, tous les parasites créés dans le circuit de puissance sont isOlés de la logique, ce qui évite de modifier de façon accidentelle l'état des circuits logiques. Grâce aux multiples possibilités d'entrée (conditions d'entrée Dl-Dn, conditions de sécurité Si .. S; RAZ), on peut tenir compte d'un grand nombre de paramètres de fonctionnement dans le logique de cet élément de commutation. Cela permet de ne créer qu'un seul élément de commutation du type ci-dessus pour de multiples applications séquentielles.On aboutit ainsi â une fabrication en série, qui réduit le prix de ces éléments et facilite considérablement l'entretien et la tenue des stocks. En effet, si ces éléments de commutation sont réalisés sur des cartes de circuits intégrés ou de circuits à composants discrets, cartes de circuits imprimés, en circuits intégrés ûu à composants discrets, il suffît de remplacer une carte en cas de panne, comme toutes, facilement, sans qu'il soit nécessaire de choisir une carte déterminée. Enfin, l'élément de commutation selon l'invention permet de tenir compte de deux sortes de consiitîons : les conditions de départ, nécessairement fugitives, c'est-à-dire existant au début du mouvement mais qui disparaissent par la suite, et les conditions permanentes, qui doivent être satisfaites à tout instant pour que le mouvement puisse s'effectuer. L'invention concerne également des systèmes séquentiels asynchrones réalisés par la combinaison d'éléments de commutation. Un tel système peut se caractériser en outre en ce qu'il fonctionne suivant un mouvement cyclique, le premier élément, dans la succession des séquences x, y, z, recevant, comme condition d'entrée, le signal de départ et le signal d'arrêt de la logique de l'élément de commutation Z, directement précédant, dans la suite des opérations citées z x y, l'envoi de l'un quelconque de signaux ci-dessus, suffisant à satisfaire à la condition de départ de l'élément correspondant X. L'extrême simplicité du branchement des divers éléments de commutation, entre eux et à des lignes de condition de départ ou de condition de sécurité d'origine extérieure au système, simplifie la mise en oeuvre de ces éléments de commutation et du circuit séquentiel asynchrone, tout en multipliant considérablement les possibilités de ce système séquentiel asynchrone par rapport au système réalisé à l'aide d'éléments de commutation connus. La présente invention sera décrite plus en détail à l'aide de divers exemples de réalisation représentés schématiquement dans les dessins annexés, dans lesquels - la figure i est un schéma-bloc de l'élément de commutation pour un système séquentiel asynchrone selon l'invention - la figure 2 représente le détail du schéma de la figure i - la figure 3 est la table de vérité du circuit de la figure 2 - la figure 4A est un schéma du déroulement des opérations dans un système séquentiel asynchrone - la figure 4B est un schéma d'ensemble du dispositif de commande composé d'éléments de commutation, selon les figures 1 et 2, pour commander le déroulement des opérations, selon la figure 4A - la figure 4C représente un exemple de bouclage du système séquentiel selon la figure 4B, pour permettre son fonctionnement cyclique. Selon la figure 1, l'élément de commutation pour système séquentiel asynchrone se compose d'une logique 1 et d'un circuit de puissance 2. La logique 1 reçoit divers paramètres ooncernant les conditions de départ et les conditions de sécurité, et elle traite ces conditions pour fournir un signal de sortie commandant le circuit de puissance 2. Ce circuit 2 attaque les organes à commander dans le système séquentiel asynchrone. La logique 1 se compose d'un circuit de conditions de départ il qui reçoit n conditions de départ D1 .00 D . Ce circuit de conditionsde départ 11 transmet n ces conditions D1 - D au circuit de sécurité 12, qui reçoit n également les conditions de sécurité S eOe S . Le circuit n de sécurité 12 est reliés, d'une part. au circuit d'arrêt de puissance 13 et, d'autre parut, à la mémoire 14, qui est elle-même bouclée en retour sur ce circuit de sécurité 12. Enfin, le circuit de remise à zéro 15, commandé par un signal extérieur RAZ, fournit des signaux de remise à zéro au circuit de sécurité 12. De façon schématique, la logique décrite ci-dessus fonctionne comme suit Le fonctionnement sera décrit en utilisant les signaux logiques présents à l'entrée ou à la sortie d'une fonction logique. Dans cette description, on utilisera le cas échéant la référence de la fonction logique pour identifier le signal de sortie qu'elle fournit. Le circuit reçoit des conditions de départ D1 ... D qui sont des conditions fugitives, c'est-à n dire des conditions existant à un instant donné, par exemple au départ de la mise en oeuvre de la logique, mais qui disparaissent au cours du fonctionnement ou dont -on ne tient plus nécessairement compte par la suite. Lorsque les conditions de départ Dl-D sont remplies, le circuit de conditions de départ li fournit un signal d'autorisation au circuit de sécurité 12. Les conditions de sécurité S1 ... Sn envoyées au circuit de sécurité 12 sont des conditions qui doivent être satisfaites pendant toute la durée de fonctionnement de la logique. Lorsque le circuit de sécurité 12 reçoit le signal d'autorisation transmis par le circuit de départ 11, si les conditions de sécurité Si ... S sont satisfaites, le circuit de sécurité 12 envoie, non seulement un signal au circuit d'arrêt de puissance 13, mais également un signal dans la mémoire 14 qui, en retour, fournit au circuit de sé cuité 12 un signal d'autorisation se substituant au signal d'autorisation du circuit de conditions de départ 11. Dans ces conditions, quel que soit le signal envoyé par le circuit de conditions de départ il au circuit de sécurité 12, celui-ci ne tient plus compte du signal d'autorisation envoyé par la mémoire 14. Toutefois et quel que soit le fonctionnement décrit précédemment, si à un instant quelconque I'uie des conditions de sécurité S ntest plus satisfaite, le circuit de sécurité 12 en tient immédiatement compte et commande le circuit d'arrêt de puissance 13. Le circuit de remise à zéro 15, qui commande le circuit de sécurité 12, reçoit lui-même des signaux qui dépendent de l'organisation générale du système séquentiel. Le circuit de puissance 2, commandé par la logique l décrite ci-dessus, se compose d'un circuit de couplage 21 et d'un amplificateur de puissance 22. -Le circuit de couplage 21 peut être quelconque ; toutefois, il s'agit de préférence d'un photocoupleur qui présente l'avantage de séparer galvaniquement la logique 1 et le circuit de puissance 2. Cela évite toute interaction des deux circuits, notamment le renvoi de signaux parasites dans la logique 1, qui pourraient déranger le fonctionnement de cette logique. L'amplificateur de puissance 22 est un amplificateur quelconque, choisi en fonction de la -destination de l'élément de commutation. De façon générale, un système séquentiel asynchrone comporte plusieurs éléments de commutation, comme celui décrit ci-dessus, interconnectés et qui assurent 1'or- ganisation des opérations dans le système séquentiel asynchrone. La figure 2 représente, de façon plus détaillée, la structure des divers éléments de la logique 1 et du circuit de puissance 2. Selon la figure 2, le circuit de conditions de départ Il de la logique 1 se compose d'une porte NON-ET, P1, à plusieurs entrées recevant chacune l'une des "n" conditions de départ D1 ... Dn . Cette porte NON-ET, P1, fournit un signal de sortie envoyé au circuit de sécurité 12. Le circuit de sécurité 12 se compose d'une première porte NON-ET, P2, dont la sortie est reliée à l'une des entrées d'une seconde porte NON-ET-P3. La porte NON-ET-P3 reçoit les diverses conditions de sécurité S1 ... Sn, ainsi que le signal de remise à zéro fourni par le circuit de remise à zéro, 15. La porte NON-ET, P3, donne un signal de sortie CR, utilisé comme décrit ultérieurement en relation avec la figure 4B. Le signal CR est envoyé à un inverseur I, faisant partie du circuit de sécurité 12, et la sortie de l'inverseur I est reliée au circuit de mémoire 14. Le circuit de mémoire 14 se compose d'une porte NON-ET, Pk, à deux entrées, l'une recevant le signal fourni par l'inverseur I et l'autre un signal logique 1 constant, fourni par la résistance R1, relié à une tension d'ali mentation V. La ligne reliant la sortie de l'inverseur I à l'entrée de la mémoire 14 est reliée à la masse par une résistance R2. Cette résistance stabilise le niveau du signal envoyé à la mémoire Le fonctionnement de la logique 1 selon la figure 2 est identique à ce qui a été décrit en relation avec la figure 1 Si l'on suppose que les conditions de départ D1 ... Dn soient remplies, la porte P1 fournit à la porte P2 un signal logique 0 Dans ces conditions, la sortie de la porte NON-ET P2 est bloquée au niveau logique 1, quel que soit le signal envoyé à la seconde entrée de la porte P2 par le circuit de mémoire 14. Si, par ailleurs, toutes les conditions de sécurité S1 ... S sont satisfaites (ce qui correspond n par hypothèse à un signal de niveau logique 1), et Si le circuit de remise à zéro 15 envoie un signal de niveau logique 1, toutes les entrées de la porte NON-ET, P3 sont au niveau logique l, ce qui donne à la sortie un signal logique CR = O. Ce signal est inversé par l'inverseur I qui fournit un signal logique CS = 1. Ce signal CS = i est renvoyé à la mémoire 14. La porte NON-ET, P4, reçoit a ses deux entrées un signal d'état logique 1, ce qui donne à la sortie un signal logique 0. Ce signal logique 0, envoyé à l'une des entrées de la porte NON-ET, P2, bloque la sortie de cette porte à l'état logique 1. Dans ces conditions, quel que soit le signal fourni par la porte P1, c'est-à-dire quel que soit le changement des conditions de départ D1 O.. Dn la sortie de la porte reste bloquée à l'état logique 1. La mémoire 14 présente une borne de sortie qui permet d'envoyer le signal CS mis en mémoire, à un circuit extérieur. Il en est de même de la sortie branchée sur la sortie de la porte P3 et qui fournit le signal CR. Les entrées D1 ... Dn et S1 ... Sn, ainsi que l'entrée RAZ du circuit de remise a zéro, sont également des bornes de jonction du circuit avec un des circuits extérieurs, comme cela sera décrit ultérieurement. Le circuit d'arrêt de puissance 13 se compose d'une porte P4 recevant, dune part, le signal de sortie du circuit de sécurité 12 et, autre part, le signal fourni par une seconde porte P5, recevant elle-même le signal DP indiquant que l'opération d'une autre séquence est terminée. Dans un mode de réalisation, DP est un signal de fin de course. La porte P4 est de préférence une porte NON-ET de même que la porte P5. La porte P5 présente deux entrées, dont l'une recoit le signal DP et l'autre reçoit un signal de niveau logique 1, fourni à travers la résistance Rn alimentée par la tension V. La sortie de la porte P5 est au niveau logique O lorsque l'entrée DP est elle-même auniveau logique 1, ainsi que l'autre entrée DP. Ors comme-par- convention, l'entrée DP reçoit un signal d'état logique 0, sauf en fin de course où elle reçoit un signal logique 1, il en résulte que la porte P4 fournit un signal de sortie de niveau logique 1 pendant toute l'opération. En fin d'opérations comme le signal en DP passe à l'état logique 1, la sortie de la porte P5 fournit un signal 0 qui bloque la porte P4 dont la sortie fournit un signal logique 0.Précédemment, l'entrée DP étant à l'état logique 0, la sortie de la porte Ps-fourni sait un signal logique d'état 1, et la porte P4 un signal de sortie d état logique 0, puisque la seconde entrée recevait le signal logique d'état 1 fourni par le circuit de sécurité. Suivant le mode de réalisation particulier à la figure 2, un signal d'état logique zéros à la sortie de la porte P4, n'actionne pas le circuit de puissance 2, alors qu'un-signal d'état logique 1 met en oeuvre le circuit de puissance 2. Selon la figure 2, le circuit de puissance 2 se compose d'un circuit de couplage 21, qui est un photo-coupleur formé par une diode électro-luminescente D1 et un phototransistor T1. La sortie de la porte P4 (sortie du circuit d'arrêt de puissance 13) est reliée au photo-coupleur 21 par l'intermédiaire de la résistance R4. Le collecteur du transistor T1 du photo-coupleur 21 est relié à la tension d'alimentation + E par l'intermédiaire de la résistance R . Le collec 5 teur est également relié par la résistance R6 à un second transistor T2.Les émetteurs des, transistors T1 et T2 sont réunis en un point commun a l'anode de la diode T2. Le collecteur du transistor T2 est relié à la bobine DP d'une électrovanne non représentée. Cette bobine DP est court-circuitée par une diode D3 évitant les surtensions sur le collecteur du transistor T2. Grâce au circuit de puissance 2 ci-dessus, lorsque la porte P4 fournit un signal d'état logique 10, la diode D1 n'est traversée par aucun courant, ce qui bloque le photo-transistor T1 et maintient la base du transistor T2 à une tension voisine de + E. Le transistor T est alors pas -sant et un courant traverse la bobine DP de l'électro-vanne. Au cas contraire, lorsque la porte P4 fournit à sa sortie un signal d'état logique 1, un courant traverse la diode D1, qui emet un rayon lumineux commandant la base du photo-transistor T1 qui devient alors passant. La tension de masse est alors appliquée par l'intermédiaire du chemin émetteur collecteur du transistor T1 et de la résistance R6, à la base du transistor T2 qui se bloque, Aucun courant ne traverse alors la bobine DP. L'électro-vanne est alors actionnée dans le sens opposé du sens précédent. La table de vérité, représentée à la figure 2, illustre les divers états logiques du circuit de la figure 2. Dans cette table de vérité, on a représenté, suivant les lignes, les états logiques des diverses bornes d'entrée et de sortie CP, DP, CS, D1, D2eBo Dni S1, S2... RAZ et le circuit de puissance. Selon ce tableau on suppose que les conditions de départ D1, D2 - Dn sont satisfaites successivement. Aussi longtemps que les conditions de sécurité Si, S2 ... n et la condition de la remise à zéro RAZ ne sont pays satis- faites, la logique ne se bloque pas et le signal de sortie CS reste à l'état logique zéro. Par contre, lorsque la dernière condition de sécurité Si ... Sn, RAZ est satisfaite (dans le cas présent, il s'agit, par exemple, de la condition RAZ = 1), alors la sortie CS de la mémoire passe à l'état logique 1, quelle que soit la situation des conditions de départ Dt, D2 ... Dn La sortie de puissance passe également à l'état O. Il est évident que les lignes référencées T et T J,- N sont, en pratique, confondues, puisque les opérations logiques, décrites dans ces lignes, se passent en un intervalle de temps extrêmement réduit de l'ordre de 20 ns. Toutefois, pour clarifier l'exposé, on a considéré qu'il était préférable de scinder ces deux lignes pour démontrer la succession des opérations. Le second changement d'état logique est provoqué par l'apparition d'un signal logique i à l'entrée DP. Ce signal correspond,par exemple, à une fin de course. Dans ces conditions et quelles que soient les conditions initiales,les conditions de sécurité étant satisfaites, la puissance passe à l'état logique 1. Le circuit de puissance est ainsi coupé, et seule la logique 1 reste alimentée et conserve ses états logiques en mémoire. Lorsque le signal dtétat logique O est envoyé à l'entrée RAZ du circuit de remise à zéro 15, il en résulte un basculement de la logique qui revient à l'étatinitial. Dans la description ci-dessus on a supposé, par hypothèse, que la puissance était activée pour un signal logique d'état O et que cette puissance était coupée pour un signal logique d'état 1. Les figures 4A, 4B montrent l'application de l'élément de commutation à un système séquentiel asynchrone. On appelle système séquentiel asynchrone" un système dans lequel on effectue plusieurs séquences dans un ordre donné, mais sans que les séquences aient nécessairement une durée déterminée, la règle générale a respecter étant qu'unie séquence (déplacement, usinage, etc.) ne peut se faire que lorsque les conditions de départ et les conditions de sécurité sont remplies , cette séquence créant, dans le système, des conditions de fonctionnement pour les autres opérations, simultanées ou qui devront être effectuées ultérieurement, dans un ordre déterminé. La figure 4A représente schématiquement un système séquentiel asynchrone à mouvement cyclique, dans lequel le début et la fin des séquences sont caractérisés par des "positionsç. Ce système passe d'une position I à une position II, et d'une position III pour revenir à une position I. Les éléments de commutatiOn, permettant au système de passer dune position à l'autre, portent les références X, Y, Z et les séquences correspondantes sont référencées x, y, z. Ces éléments de commutation sont par exemple des éléments tels que ceux décrits ci-dessus en relation avec les figures 1 et 2 La figure 4B représente les liaisons principales entre les divers éléments X, X, Z. De façon plus particulière, l'élément X, servant à passer de la position -I à la position II, ne doit commander la séquence x que lorsque les conditions de départ et les conditions de sécurité sont satisfaites. A cet effet, le circuit de la figure 4B comporte un bus de conditions de départ formé par les lignes L1, L2, L3 ., et unbus de condition de sécurité formé par les lignes L10,L11 et L12 La ligne L1 reçoit les informations transmises par un détecteur de fin de séquence FC I, ou encore un détecteur de position indiquant que l'objet à traiter se trouve dans la position I. La ligne La ligne L1 envoie ainsi le signal de condition de départ D2 à l'élément X.L'ordre de départ constitue la condition de départ D1 également envoyée à 1 élément -X. Lorsque les conditions de sécurité S1 et S2, qui dépendent, par exemple, respectivement des éléments Y et Z, sont satisfaites, la logique de l'élément X peut se mettre en oeuvre. Les conditions de départ S1 et S2 ont été simplifiées à l'extrême. Dans le cas présent, elles signifient par exemple qu'il n'y a aucune séquence commandée par l'élément Y ou l'élément Z. Dans ces conditions, la logique X commande l'opération x entre--5es positions I et II. L'élément X envoie alors les informations CR et CS aux éléments voisins. La sortie de mémoire CS constitue la condition de départ qui est transmise à l'entrée D1 de l'élément Y. Par contre, la remise à zéro RAZ de l'élément X est supposée avoir été réalisée, au cours de la manoeuvre précédente,à partir de la sortie Cor de l'élément Y qui suit l'élément Xdans le sens du déroulement des séquences x, y, z. De la même façon, la sortie CR de l'élément X est reliée à l'élément précédant l'élément X dans le sens des séquences. Dans le cas présent la sortie CR de 17 élément X est reliée à l'entrée RAZ de l'élément Z.Toutefois, pour simplifier les dessins, on n'a pas représenté cette connexion. A la fin de la séquence, -lorsque l'on arrive à la position II, le produit à traiter, ou ce qui caractérise la fin de l'opération x, actionne le détecteur de fin de séquence FC II, qui envOie un signal d'arrêt de puissance dans la ligne L2. Ce signal est transmis à l'entrée DP de ltélément de commutation X. Cet élément de commutation X coupe son circuit de puissance et arrête la commande du mouvement x. En même temps, le signal de présence à la -posi- tion II, fourni par le détecteur FC II, est envoyé comme condition d'entrée D2 à l'élément de commutation Y. Cet élément Y peut alors commander le mouvement : si les conditions de sécurité Sio S2 sont satisfaites, ce que nous supposons. Dès la mise en oeuvre de l'élément de commutation Y, sa sortie CR envoie un signal de remise â zéro à l'entrée RAZ de l'élément X, qui est alors prêt pour une nouvelle séquence. La sortie de l'élément Y crée également un signal d'interdiction CP dans la ligne Lii Ce signal d'interdiction A est transmis a tous les éléments X, Z.. reliés a la ligne Lil En conclusion, grâce a ce branchement, dès que l'une quelconque des sorties A transmet un signal de fonctionnement dans l'une quelconque des lignes L10, L11, L12, etc..., ce signal est interprêtê par les autres éléments Z, X, etc... comme un signal d'interdiction envoyé à l'une des entrées de sécurité S1, S2 .... interdisant toute mise en oeuvre de ces éléments de commutation Z, Y, etc... Puis les séquences se répetent comme indiqué ci-dessus. Le système séquentiel, décrit ci-dessus dans un cas particulier, ne comporte que trois eléments de mutation X, Z. Il est toutefois évident qu'un tel circuit peut comporter un nombre quelconque d 9 éléments de commutation. On a supposé ci-dessus que les seules conditions de départ D1 ... Dn et de sécurité S1 ... Sn, provenaient du système lui-même, c'est-à-dire des éléments X, X, Z. On peut également envisager une ou plusieurs lignes de conditions de départ et une ou plusieurs lignes de conditions de sécurité, qui redoivent des signaux extérieurs, par exemple d'un autre système sequentiel.On peut, de cette façon, et par une organisation adéquate des lignes de conditions de départ et des lignes de sécurité, creer un ordre de succession imbriqué ou complémentaire des opérations ou des mouvements dans deux systèmes séquentiels.Un tel mode de réalisation est particulièrement avantageux, par exemple dans des chaînes dtusinage automatique, lorsque l'on se propose d'effectuer, dans un premier temps, l'usinage de plusieurs pièces dont les temps d'usinage peuvent varier en cours d'opération et suivant les difficultés d'usinage, et que l'on veut réunir ces pièces dans une opération d'as semblage. Dans ces conditions,il faut que deux pièces usinées de façon distincte puissent se rencontrer au point de jonction pour que la machine d'assemblage pisse efèctuer l'assemblage. Dans ces conditions5 la machine d'assemblage ne doit pas gonctionner lorsque l'une des pièces fait défaut Un tel système séquentiel asynchrone peut être commandé à l'aide d'éléments de commutation, comme ceux décrits ei- dessus, en relation avec les figures i et 2, combinés comme à la figure 4B. Dans le cas où le système séquentiel doit pouvoir effectuer un mouvement cyclique composé d'un nombre quelconque d'opérations, par exemple x y z, il est nécessaire de redémarrer automatiquement les opérations après l'Opé- ration z, sans qu'il soit nécessaire d'actionner le bouton de démarrage constituant la condition d'entrée D1. A cet effet, l'invention prévoit d'utiliser un moyen de rebouclage du circuit, en reliant Entrée D1 de l'élément X à une porte OU, dont une entrée est reliée au commutateur de départ et l'autre est reliée a la sortie CS de l'élément Z. Bien entendu, ltinvention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres formes et d'autres modes de réalisation, sans pour cela sortir du cadre de l'invention. R E V E N D I C A T I O N S 1 ) Elément de commutation pour système séquentiel asynchrone, caractérisé en ce qu'il se compose d'une logique (1) et d'un circuit de puissance (2), la logique (1) comprenant un circuit de conditions de départ (11), relié à un circuit de sécurité (12) recevant les conditions de sécurité (S1 0OO S ) ) et le signal du circuit de remise à zéro (15), pour donner un signal de sortie commandant une mémoire (14) rebouclant le circuit de sécurité (12) indépendamment des conditions de départ (D1 .0.. D ), reçues par le circuit de départ (11) à l'instant initial et qui peuvent changer en cours de fonctionnement, et, lorsque les conditions (1 . ..Sn, , RAZ) sont satisfaites, la sortie du circuit de sécurité (12) fournit un signai d'autorisation au circuit d'arrêt de puissance (13), lui-même susceptible d'être commande' par un signal extérieur (DP), le circuit d'arrêt de puissance (13) commandant le circuit de puissance (2). 20) Elément de commutation pour système séquentiel asynchrone selon la revendicatiqn 1, caractérisé en ce que le circuit de puissance se compose d'un photocoupleur (21) suivi d'un amplificateur (22) commandant un circuit extérieur. 30) Elément de commutation pour système séquentiel asynchrone selon la revendication 1, caractérisé en ce que le circuit de condition de départ (11) est formé par une porte NON-ET (P1), recevant à ses entrées les conditions de départ (D1 .... Dn). 4 ) Elément de commutation sequentiel selon la revendication 1, caractérieé en ce que le circuit de sécurité (12) se compose d'une porte NON-ET (P3) recevant à ses entrées les signaux de sécurité (S1 .... S ), le signal de remise à zéro (RAZ) du circuit de remise à zéro (15), et le signal fourni par une porte logique NON-ET (P2), dont l'entrée reçoit le signal du circuit de condition de départ (11) et le signal de la mémoire (14). 50) Elément de commutation pour système séquentiel selon la revendication 4, caractérisé en ce que la sortie de la porte NON-ET (P3) du circuit de sécurité (12) est reliée à ' l'entrée d'un inverseur I fournissant un signal de sortie CS. 60) Elément de commutation pour système séquentiel asynchrone selon la revendication 1, caractérisé en ce que la mémoire (14) se compose d'une porte NON-ET (P4), dont une entrée est reliée à la source d'alimentation par l'intermédiaire d'une résistance (R1), pour recevoir un signal continu d'état logique (1), ainsi qu'un second signal d'entrée qui est le signal CS de sortie du circuit de sécurité (12). 70 ) Elément de commutation pour système séquentiel asynchrone selon la revendicà%ion 1, caractérisé en ce que le circuit d'arrêt de puissance (13) se compose d'une première porte NON-ET (P4), dont une entrée reçoit le signal de sortie dû circuit de sécurité (12) et dont l'autre entrée reçoit le signal de sortie d'une seconde porte NON-ET (P5) recevant, à l'une de ses entrées, un signal continu d'état logique (1), (R3, V) et un signal d'état (DP). 80) Elément de commutation pour systèmes séquentiel asynchrone selon la revendication 1, caractérisé en ce que le circuit de puissance se compose d'un photocoupleur (D1, T1) attaqué par le signal de sortie CP du circuit d'arrêt de puissance (13), ce photo-coupleur étant relié à un circuit de puissance (T2) commandant par exemple la bobine (DP) d'une électro-vanne. 90) Système séquentiel asynchrone pour la commande successive de-séquence x, y, z entre diverses positions I, II, III, etc.., dans un ordre détermine, une séquence ne pouvant s'effectuer que lorsque toutes les opérations précédentes ont été effectuées dans l'ordre chronologique, système caractérisé en ce qu'il se compose d'au moins deux éléments de commutation selon l'une quelconque des revendications 1 à 8. 100) Système séquentiel asynchrone selon la revendication 9, caractérisé en ce que les divers éléments de commutation x, y, z.. , sont reliés en commun par un bus de conditions de départ L1 L2 L3 et un bus de conditions de sécurité Llo Lll L12 110) Système séquentiel asynchrone selon l'une quelconque des revendications 9 et 10, caractérisé en ce que ce système fonctionne suivant un mouvement cyclique, e premier élément, dans la succession des séquences (x, y, z), recevant, comme condition d'entrée (D1), le signal de départ et le signal d'arrêt de la logique (l) de l'élément de com mutation Z, directement précédant, dans la suite des opérations citées z x y, l'envoi de l'un quelconque de signaux ci-dessus suffisant à satisfaire à ia condition de départ D1 de l'élément correspondant X.