La présente invention concerne un circuit à semiconducteur comprenant plusieurs étapes de registre à décalage statique à transistors à effet de champ à électrode de commande isolée, connectés en tandem. 5 Les circuits intégrés sont actuellement fabriqués et vendus en quantité appréciable et l'on compte sur leur utilisation plus intensive à l'avenir à mesure que diminueront leurs dimensions et leur coût. En règle générale, le coût de fabrication d'un circuit 10 intégré varie directement avec la surface de la plaquette de semi-conducteur, occupée par le circuit. Toute réduction de cette surface est dès lors très avantageuse car c'est le plus petit circuit qui occupe le moins d'espace partout où il est utilisé et le coût du circuit diminue. 15 Dans la technique antérieure, un étage de registre à décalage statique à circuit intégré utilisant des transistors à effet de champ à électrode de commande isolée (dispositifs IGFET) comprend deux amplificateurs interconnectés. Une source d'alimentation est connectée à ces deux amplificateurs par l'intermédiaire 20 du support de semi-conducteur et d'un conducteur métallisé qui s'étend en travers de la plaquette de semi-conducteur jusqu'à tous les étages du registre. Cette source d'alimentation applique un potentiel de polarisation aux amplificateurs par l'intermédiaire du support, et le conducteur métallique assure le retour à la 25-masse vers la source d'alimentation. Les amplificateurs sont interconnectés dans l'étage en sorte qu'un signal d'entrée soit transféré d'une borne d'entrée vers une borne de sortie en deux stades. Dans le premier stade, le signal d'entrée est transféré de la borne d'entrée vers un pre-30 mier amplificateur. Dans le second stade, le signal est transféré du premier amplificateur vers le second. La borne de sortie est connectée à ce dernier afin d'indiquer lequel de deux états de fonctionnement stables du second amplificateur existe à un instant quelconque. L'état de fonctionnement indiqué reflète 35 l'état d'un bit de donnée qui s'y trouve emmagasiné. Les deux stades de transfert sont commandés par deux signaux de phase d'horloge alternés .. Pendant la première phase, le signal d'entrée se trouve transféré de la borne d'entrée vers le premier amplificateur. Pendant la seconde phase, le'signal de 40 donnée est transféré du premier amplificateur vers le second. 71 25005 2 2098275 Après que le signal ait été transféré jusqu'au second amplificateur, une boucle de rétro-action reliant la borne de sortie et le premier amplificateur se trouve excitée en réponse à, un premier signal de phase afin de maintenir les deux amplifi-5 cateurs dans leurs états de fonctionnement existants jusqu'à ce que commence le cycle de décalage suivant. Ces deux signaux de phase sont appliqués aux amplificateurs par l'intermédiaire de deux conducteurs métallisés supplé-mentairesqui s'étendent également en travers du support de semi-10 conducteur jusqu'à tous les étages du registre. L'étage de registre à décalage statique connu requiert donc trois conducteurs métallisés qui traversent la plaquette de semi-conducteur toute entière; Ces trois conducteurs occupent une partie appréciable de la surface de la plaquette utilisée 15 pour le registre à décalage. En fait, ces trois conducteurs occupent une tellement grande partie de la surface de la plaquette de semi-conduc-teur que la surface peut être réduite de façon appréciable en éliminant un ou plusieurs des conducteurs. Ce faisant, non 20 seulement on réduit la surface de la plaquette, mais on réduit le coût de fabrication de chaque registre à décalage. L'invention a pour objet un montage de registre à décalage se caractérisant en ce qu'il ne comprend que deux conducteurs métallisés qui se trouvent connectés en commun à tous 25 les étages du circuit. Un avantage du montage selon l'invention est qu'il permet de développer un étage de registre à décalag» statique à circuit intégré dans lequel moins de trois conducteurs traversent la plaquette de semi-conducteur pour les connexions à des 30 circuits extérieurs. Dans le monta'ge selon l'invention, chaque étage comprend deux transistors à effet de champ à électrode de commande isolée interconnectés de manière classique au moyen de deux autres transistors à effet de champ à électrode de commande 35 isolée à travers lesquels la conduction est commandée par un premier signal d'horloge. Les électrodes drain et les électrodes de commande de deux dispositifs de charge à transistor à effet de champ à électrode de commande isolée se trouvent connectées à la première phase de signaux d'horloge, en sorte telle que la 40 conduction dans cette paire d® dispositifs de charg® soit ê à 71 25005 3 2098275 également commandée par les signaux d'horloge de phase I. Un troisième dispositif de charge se trouve inséré entre un» borne de sortie de l'étage de registre à décalage et une seconde phase de signaux d'horloge, déphasée par rapport à ladite pre-5 mière phase. Les signaux d'horloge de phase II commandent la conduction du troisième dispositif de charge et d'un dispositif d'entrée à transistor à effet de champ à électrode de commande isolée. L'invention apparaîtra plus clairement â la lecture de 10 la description qui va suivre faite en regard aux dessins annexés sur lesquels : - la figure 1 est un schéma d'un exemple de forme de réalisation d'un étage de registre à décalage selon l'invention; - la figure 2 est un diagramme représentant les signaux d'horlo-15 ge de phases I et II qui commandent le montage de la figure 1; - la figure 3 est un schéma synoptique d'un registre à décalage selon l'invention; - la figure 4 est un schéma synoptique d'un registre à décalage dans une autre configuration selon l'invention; 20 - la figure 5 est une vue en coupe transversale d'un transistor à effet de champ à électrode de commande isolée. La figure 1 illustre une forme de réalisation d'un étage 10 de registre à décalage statique ne comportant que huit transistors à effet de champ à électrode de commande isolée, " 25 interconnectés en sorte de recevoir des signaux à une borne d'entrée 12 et de fournir des signaux de sortie à une borne de sortie 14. Chacun des transistors à effet de champ dans le montage de la figure 1 est du type à enrichissement à canal P, 30 dans lequel la conduction se fait par les porteurs de charge majoritaires. Chaque dispositif comporte une électrode de commande, une électrode dite source et une électrode dite drain. En appliquant à l'électrode de commande de l'un quelconque des dispositifs un potentiel négatif par rapport au potentiel de 35 l'électrode source de ce dispositif, des porteurs de charge majo-ritairesde type P se trouvent engendrés dans un canal qui s'étenu. entre les électrodes de source et de drain. Ce canal est un trajet de conduction continu pour les porteurs"de charge majoritaires. Ces porteurs de charge sont acheminés depuis la 40 source jusqu'au drain par un potentiel de drain négatif par bad original 71 25005 4 2098275 rapport au potentiel de source. Pour mieux comprendre le fonctionnement de ce montage, le lecteur retiendra que chaque transistor à effet de champ dans le montage de la figure 1 assure la conduction des porteurs 5 de charge entre la source et le drain lorsque se trouve appliqué à l'électrode de commande un potentiel qui dépasse un seuil connu et ayant une polarité négative par rapport au potentiel de la source de ce même transistor. Inversement, chaque transistor sera bloqué lorsque le potentiel de l'électrode de source 10 se trouve appliqué à l'électrode de commande. Dans le montage de la figure 1, on pourrait évidemment utiliser d'autres types de transistors à effet de champ à électrode de commande isolée tels que le type à enrichissement à canal N, à condition d'adapter les polarités des potentiels en 15 conséquence. L'étage du registre à décalage comprend deux transistors 16 et 18 interconnectés mutuellement entre drain et électrode de commande afin d'assurer un fonctionnement bistable. Un potentiel de polarisation se trouve appliqué aux sources des 20 transistors 16 et l8 par l'intermédiaire d'un support de semiconducteur 15 qui se trouve connecté à une borne d'alimentation 9. Celle-ci est une borne positive d'une source d'alimentation classique en courant continu dont l'autre borne est mise à la masse. 25 Le support de semi-conducteur 15 est schématisé sur les figures 1 et 2 par la ligne en trait mixte afin d'indiquer qu'il sTétend depuis la borne 19 de la source d'alimentat-ion vers chaque étage du registre à décalage à travers la plaquette de semi-conducteur 40. Ce support de semi-conducteur est connecté 30 aux électrodes source des transistors 16 et 18 au moyen d'une connexion métallique qui se trouve déposée sans discontinuité entre la source et le support. D'une manière bien connue dans le domaine de l'art, les transistors 16 et 18 se trouvent interconnectés par 35 l'intermédiaire des trajets soùrce-drain de deux autres transistors 20 et 21. La source et le drain du transistor 20 sont connectés au drain du transistor 16 et à l'électrode de commande du transistor 18. La source et le drain du transistor 21 sont connectés au drain du transistor 18 et à l'électrode de commande 40 du transistor 16. Les électrodes de commande des transistors BAD ORIGINAL1 m •4 71 25005 2098275 20 et 21 sont connectés à la phase I du système d'impulsions d'horloge, d'une manière bien connue dans le domaine de l'art. Deux transistors supplémentaires 22 et 23 sont prévus comme dispositifs de charge pour les transistors 16 et 18. Les 5 sources des transistors 22 et 23 sont respectivement connectées aux drains des transistors 16 et 18. L'électrode de commande et le drain des transistors de charge 22 et 23 sont connectés en commun aux électrodes de commande des transistors 20 et 21 et à la phase I du système d'impulsiorsd'horloge. Sur les figures 1 et 10 3, un conducteur 25 relie la phase I du système d'impulsions d'horloge aux transistors 20, 21, 22 et 23, la partie représentée en pointillé indiquant que le conducteur 25 s'étend en travers de toute la plaquette de semi-conducteur vers des transistors similaires des autres étages du registre à décalage. 15 Dans le circuit d'entrée du montage de la figure 1, un transistor à effet ce champ 30 est inséré par son circuit source-drain entre la borne d'entrée 12 et l'électrode de commande du transistor 16. La phase II du système d'impulsions d'horloge est connectée à l'électrode de commande du transistor 30 afin 20 d'en commander la conduction. Le transistor 30 est agencé en sorte de n'être conducteur qu'aux instants où une information doit être introduite dans l'étage du registre à décalage représenté à la figure 1. Le transistor 30 joue donc le rôle d'un circuit de transfert d'entrée qui isole l'étage représenté afin 25 de le mettre à l'abri des modifications des signaux d'entrée sauf à des instants prédéterminés. Un autre transistor d'entrée, non représenté car il est situé dans le circuit d'entrée de l'étage suivant du registre à décalage, fonctionne d'une manière similaire en réponse aux impulsions d'horloge de phase.II. 30 Ce transistor d'entrée de l'étage subséquent transfère l'information de la borne de sortie 14 de l'étage représenté sur la figure 1 vers l'étage suivant du registre à décalage en même temps que l'information se trouve introduite dans l'étage représenté à la figure 1 à travers le transistor 30. 35 Le circuit de sortie du montage de la figure 1 comporte un transistor à effet de champ 32 connecté comme troisième dispositif de charge. La source du transistor 32 est connectée au drain du transistor 18 tandis que le drain et l'électrode de commande du transistor 32 sont connectés à la 40 phase H du système d'impulsionsd'horloge afin de commander la 71 25005 2098275 conduction du transistor 32. Sur les figures 1 et 3 un conducteur 35 relie les transistors 30 et 32 à la phase II du système d'impulsions dfhorloge, ce conducteur étant représenté avec une partie en 5 pointillé afin d'indiquer qu'il s'éte^d en travers de la plaquette de semi-çonducteur vers des transistors similaires de chaque étage du registre à décalage. Les conducteurs 25 et 35 peuvent avantageusement être réalisés sous la forme de conducteurs métallisés fixés 10 à la plaquette de semi-conducteur. La figure 2 est un diagramme montrant l'allure dans le temps des impulsions d'horloge de phàses I et II. Ces deux phases d'impulsions d'horloge sont sensiblement déphasées l'une par rapport à l'autre en sorte que l'impulsion d'horloge 15 de phase I soit au potentiel de terre lorsque l'impulsion d'horloge de phase II se trouve à un potentiel positif V^, et vice-versa. Par exemple, l'impulsion de phase I est ordinairement à un potentiel de terre mais elle est portée au potentiel positif VDD à l'instant et elle retourne au potentiel de 20 terre immédiatement après l'instant T2. D'autre part, l'impulsion de phase II est ordinairement maintenue au potentiel positif V0D. mais elle tombe au potentiel de terre immédiatement après l'instant T-^ puis elle reprend le potentiel positif VDD à l'instant T2. La différence entre le potentiel positif VDD et 25 le potentiel de terre dépasse la tension de seuil des dispositifs 16, 18, 20, 21, 22, 23, 30 et 32. La terre du système d'impulsionsd'horloge est connectée à la borne de terre de la source d'alimentation par l'intermédiaire d'un conducteur 37 représenté sur la figure 3. 30 L'étage représenté à la figure 1 reçoit comme signal d'entrée un signal de sortie de l'étage précédent (non représenté), qui se trouve appliqué à la borne d'entrée 12. Ce signal d'entrée est amené à l'électrode de commande du transistor 16 à travers le transistor à effet de champ 30 35 lorsque l'impulsion d'horloge de phase II se trouve au potentiel de terre durant l'intervalle compris entre les instants T^_ et Tg. Durant cet intervalle, le potentiel du signal d'entrée reçu de l'étage précédent commande la conduction du transistor 16. Ce signal d'entrée est soit un potentiel voisin du potentiel 40 de terre, soit un potentiel voisin du potentiel positif bad original 71 25005 7 2098275 Comme mentionné précédemment, les impulsions d'horloge de phases I et II sont sensiblement déphasées l'une par-rapport à l'autre en sorte que durant l'intervalle de temps compris 1 entre les instants T-^ et T2, l'impulsion d'horloge de phase I 5 est positive et bloque par conséquent les transistors 20 et 21. Le potentiel positif de l'impulsion de phase I empêche également la conduction des transistors de charge 22 et 23. Si le potentiel du signal d'entrée est voisin du potentiel de terre dans l'intervalle entre les instants et 10 T2, le transistor 16 est rendu conducteur. Après que le transistor 16 ait été rendu conducteur, l'impulsion de phase II reprend son potentiel positif à l'instant T2etl'impulsion de phase I retourne au potentiel de terre. Il en résulte que le transistor 30 se trouve de nouveau bloqué, et les transistors 20, 21, 22 15 et 23 sont rendus conducteurs. La conduction à travers le transistor 16 croît étant donné que le signal d'entrée se trouve emmagasiné dans la capacité électrode de commande-source du transistor 16 et que le transistor de charge 22 est rendu conducteur. Par suite de la conduction du transistor 16, le 2C potentiel sur le drain du transistor lo croît sensiblement jusqu'au potentiel VBD de la source d'alimentation. Ce potentiel Vqj-j est appliqué à l'électrode de commande du transistor 18 à travers le transistor 16 et le transistor 20. En réponse à ce potentiel positif le transistor 25 18 se bloque et son drain est maintenu au potentiel de terre de l'impulsion d'horloge de phase I et qui s'y trouve appliqué à travers le transistor 23 conducteur. A son tour, ce potentiel de terre sur le drain du transistor 18 est amené à l'électrode de commande du transistor 16 à travers le transistor 21 conduc-teur afin de bloquer le transistor 16 dans son état de conduction. Si, à l'instant Tp le signal appliqué à la borne d'entrée 12 est voisin du potentiel positif le transistor 16 se trouve bloqué pendant l'intervalle compris entre les 35 instants et T2. Dans ce cas, le transistor 18 est rendu conducteur dès que l'impulsion d'horloge de phase II devient positive à l'instant T2. Le potentiel positif est alors appliqué au drain du transistor 18. Ce potentiel positif est ramené à l'électrode de commande du transistor 16 à travers le 40 transistor 21 conducteur de manière à maintenir bloqué le transistor 16. 71 25005 8 2098275 Le drain du transistor 18 est connecté directement à la borne de sortie 14 et de celle-ci à une borne d'entrée d'un étage subséquent du registre à décalage (non représenté). Tout potentiel qui apparait sur le drain du transistor 18 se trouve 5 transféré ver,s la borne d'entrée de l'étage subséquent du registre à décalage lorsque l'impulsion d'horloge de phase II revient au potentiel de terre à un instant tel que celui qui suit immédiatement l'instant T-^ sur la figure 2. A cet instant, le transistor d'entrée de l'étage suivant est rendu conducteur en 10 sorte d'appliquer le potentiel qui apparaît à la borne de sortie 14 à l'électrode de commande d'un transistor analogue au transistor 16 mais disposé dans l'étage suivant. Lorsque l'impulsion d'horloge de phase II revient au potentiel de terre immédiatement après l'instant T^, le transis-15 tor 32 est également rendu conducteur. Comme ce transistor devient conducteur pendant que l'information est transférée entre les étages du registre, ce transistor joue le rôle d'un dispositif de charge en lieu et place du transistor 23 qui se trouve bloqué à l'instant T^ par l'impulsion d'horloge de phase 20 I. Deux trajets de conduction se trouvent donc établis entre le drain du transistor 18 et la terre. Un premier trajet passe par le transistor de charge 23 et la phase I du système d'impulsions d'horloge. Ce trajet est chaud dans l'intervalle 25 compris entre l'instant qui suit immédiatement l'instant T2 et l'instant T^ pendant que l'impulsion d'horloge phase I est au potentiel de terre. Le second trajet de conduction passe par le transistor de charge 32 et va à la phase II du système d'impulsionsd'horloge. Ce trajet est chaud dans l'intervalle 30 compris en^re l'instant qui suit immédiatement l'instant et l'instant, T2. Comme les deux phases d'impulsions d'horloge sont sensiblement déphasées l'une par rapport à l'autre, le drain du transistor 18 est connecté à un trajet de retour vers la terre pratiquement à tout moment. Ces deux trajets alternés de retour 35 à la terre ne requièrent aucun.conducteur à travers la plaquette de semi-conducteur autre que la paire de conducteurs 25 et 35 mentionné précédemment, qui relient les phases I et II du système d'impulsionsd'horloge à tous les étages du registre à décalage. 40 On remarquera que les montages connus comportent une paire ê 71 25005 9 2098275 de conducteurs similaires pour connecter les phases I et II du système d'impulsionsd'horloge à tous les étages de registre à décalage à travers la plaquette de semi-conducteur, mais on remarquera également que dans les montages connus, un conducteur 5 supplémentaire s'étend en travers de la plaquette de semiconducteur afin de constituer un trajet de retour à la terre séparé pour tous les étages du registre à décalage. Le montage selon l'invention élimine la nécessité de prévoir un conducteur séparé pour le retour à la terre en 10 établissant des trajets alternés entre le drain du transistor 18 et la terre dans les phases I et II du système d'impulsions d'horloge. Un des trois conducteurs qui s'étendaient en travers de la plaquette de semi-conducteur dans les montages connus se trouve donc éliminé par le montage selon l'invention. L'élimi-15 nation de ce troisième conducteur réduit la surface de la plaquette, requise par le circuit, et elle permet de réduire avantageusement le coût de fabrication de la plaquette de semiconducteur. La figure 4 illustre un exemple de forme de réalisa-20 tion d'un registre à décalage à transistors à effet de champ à électrode de commande isolée qui fonctionne comme le registre à décalage de la figure 3 en réponse à des impulsions d'horloge de phase I et II, mais dans laquelle il n'y a aucune source d'alimentation de courant continu séparée qui se trouve eonnec-25 tée au support de semi-conducteur 40. Les références numériques des composants du montage de la figure 4 sont identiques à celles de la figure 3. La source d'alimentation est éliminée dans le montage de la figure 4 car les phases I et II du système d'impulsions 3u d'horloge non seulement établissent un trajet de retour vers la terre, mais appliquent également le potentiel positif au support de semi-conducteur. Cn remarquera encore une fois que les impulsions de phasesI et II sont sensiblement déphasées l'une par rapport à l'autre. Par suite de ce déphasage, il y a 35 à tout moment l'une ou l'autre des impulsions d'horloge qui se trouve au potentiel Le potentiel est appliqué par l'intermédiaire d'une diffusion de drain dans chaque étage du registre à décalage. On se reportera, par exemple, à la figure 1 sur 40 laquelle la phase 1 du système d'impulsions d'horloge est bad original à 10 71 25005 2098275 connectée aux drains des transistors 22 et 23 et où la phase II est connectée au drain du transistor 32. Chacun de ces drains permet d'appliquer le potentiel au support de semi-c,onducteur 40. 5 Pour comprendre le mécanisme d'application de ce potentiel VDC au support, on se reportera à la figure 5 sur laquelle on voit que le conducteur métallique 25 se trouve en contact avec une zone de drain diffusée 42. Certaines références numériques sur la figure 5 sont identiques à des références 10 numériques sur la figure 1 pour des composants équivalents. Sur la figure 5, la région de drain 42 et la région de source 43 sont des régions de type P diffusées dans un support 44 de type N. Une électrode de commande métallique 46 est fixée sur une couche isolante 47 disposée sur la surface du support 44 15 et des zones diffusées 42 et 43. Lorsque l'impulsion d'horloge de phase I est au potentiel positif VDD> la jonction £n entre le drain 42 et le support 44 se trouve polarisée dans le sens direct et elle devient donc conductrice. Le support est par conséquent porté 20 à un potentiel qui, à la chute de tension sur la jonction près, est égal au potentiel V^. Le potentiel auquel est maintenu le support est transmis aux sources des transistors 16 et 18 (voir fig.l) au moyen des connexions métalliques précitées entre ces sources et le support de semi-conducteur. 25 Lorsque l'impulsion d^horloge de phase I est au poten tiel de terre, la jonction jgn entre la région 42 et le support 44 se trouve polarisée en sens inverse et elle est bloquante. Le potentiel de terre de l'impulsion d'horloge n'a dès lors aucun effet sur le potentiel du support qui se trouve alors 30 déterminé par l'impulsion d'horloge de phase II. Ce mécanisme d'application du potentiel au support de semi-conducteur 44 est valable pour les impulsions d'horloge de phase I et de phase II. Les phases I et II du système d'impul-sionsd'horloge sont toutes deux connectées à au moins un drain 35 dano chaque étage du registre à décalage. Comme les impulsions d'horloge de phases I et II sont déphasées l'une par rapport à l'autre, le support de semi-conducteur 44 est maintenu au voisinage du potentiel à tout moment. Le potentiel VDD doit être plus grand que le potentiel 40 de seuil des transistors à effet de champ à électrode de commande 71 25005 2098275 isolée plus une chute de potentiel sur la jonction £n afin d'assurer que le circuit fonctionne d'une manière satisfaisante sans source d'alimentation de courant continu séparée. Al1 £ BAD ORIGINAL 71 25005 2098275 REVENDICATIONS 1. Circuit à semi-conducteur comprenant plusieurs étages de registre à décalage statique à transistors.à effet de champ à électrode de commande isolé, connectés en tandem., caractérisé 5 en ce qu'il comprend deux conducteurs métallisés seulement qui se trouvent connectés en commun à tous les étages du circuit. 2. Circuit selon la revendication 1, caractérisé en ce qu'il comprend un support sur lequel sont fixés les étages du registre à décalage, une première phase d'un système d'impulsions d'horloge 10 connecté à un des conducteurs, et une seconde phase du système d'impulsionsd'horloge, connectée au second conducteur et engendrant des impulsions aansiblément déphasées par rapport à celles de la première phase , lesd^tes première et seconde phases du système d'impulsionsd'horloge appliquant alternativement une 15 tension de polarisation de potentiel élev.é aux étages du registre à décalage par l'intermédiaire du support de semi-conducteur, et établissant alternativement un trajet de retour vers la terre à partir desdits étages. 3. Circuit selon l'une quelconque des revendications 1 et 20 2, caractérisé en ce que chaque étage de registre à décalage comprend une paire de transistors à effet de champ à électrode de commande isolée, une paire de dispositifs couplant mutuellement les transistors de ladite paire de transistors à effet de champ à électrode de commande isolée, une paire de dispositifs de 25 charge connectés chacun à un transistor à effet de champ différent, un moyen pour commander la conduction simultanée des dispositifs de couplage et des deux dispositifs de charge, un dispositif d'entrée, un troisième dispositif de charge connecté à un des transistors à effet de champ, et un moyen pour commander la 30 conduction simultanée du dispositif d'entrée et du troisième dispositif de charge alternativement par rapport à la conduction des dispositifs de couplage et de la paire de dispositifs de charge. 4. Circuit selon la revendication 1, dans lequel chaque 35 étage comprend un premier, un deuxième, un troisième, un quatrième, un cinquième, un sixième, un septième et un huitième dispositif à semi-conducteur ayant chacun une électrode de source, une électrode de commande et une électrode de drain, et une source de potentiel de référence, caractérisé en ce qu'il comprend un 40 moyen pour connecter la source des premier et deuxième dispositifs bad original 71 25005 13 2098275 à la source de potentiel de référence, un moyen pour connecter le drain du premier dispositif à la source du troisième dispositif, un moyen pour connecter le drain du troisième dispositif à 1 électrode de commande du deuxième dispositif, un moyen pour 5 connecter le drain du deuxième dispositif à la source du quatrième dispositif, un moyen pour connecter le drain du quatrième dispositif à l'électrode de commande du premier dispositif, un moyen pour connecter la source du cinquième dispositif au drain du premier dispositif, un moyen pour connecter la source du si-10 xième dispositif au drain du deuxième dispositif, une première et une seconde phase d'un système d'impulsions d'horloge engendrant des impulsions sensiblement déphasées l'une par rapport à l'autre, un moyen pour connecter la première phase du système d'impulsions d'horloge aux électrodes de commande des troisième 20 et quatrième dispositifs et aux électrodes de commande et aux drains des cinquième et sixième dispositifs, un moyen pour connecter le drain du septième dispositif à l'électrode de commande du premier dispositif, un moyen pour connecter la source du huitième dispositif au drain du deuxième dispositif, et un moyen 25 pour connecter la seconde phase du système d'impulsions d'horloge à l'électrode de commande du septième dispositif et à l'électrode de commande et au drain du huitième dispositif.