La présente invention concerne les dispositifs semiconducteurs et plus particulièrement, un procédé pour former une structure de transistors à socle pour circuits intégrés, Dans la formation des transistors à socle pour circuits intégrés, il 5 ' est de la plus grande importance d'obtenir des surfaces de qualité très élevée à la fin de chaque étape de traitement, La technologie se développant vers les dispositifs de plus en plus petits "afin de réduire le coût et d'apporter des vitesses supérieures de fonctionnement-, l'uniformité des commandes de procédé est encore plus significative. En conséquence, les étapes de pro-10 cédé tolérables, pour les dispositifs discrets et pour les circuits intégrés à vitesse lente, ne peuvent être complètement adaptées aux étapes de procédés où la taille des dispositifs est mesurée en angstroms. Naturellement, la possibilité de commander avec précision les profondeurs de jonction, les épaisseurs de couche épitaxiale, l'uniformité de surface et la qualité permet la construc-15 tion de circuits intégrés monolithiques ayant des dimensions beaucoup plus petites que celles que l'on pouvaient obtenir précédemment. La capacité de travailler avec des dispositifs à géométrie petite augmente la densité des dispositifs et abaisse ainsi les coûts, mais nécessite la capacité de manipuler des densités de courant élevées. La dégradation dans le foncticnnement 20 du dispositif due aux densités de courant élevées est connue. Les dimensions des dispositifs sont très critiques et fonction directe de la performance de commutation en fréquence élevée d'un dispositif à transistor à circuits intégrés monolithique ce qui est quelques fois caractérisé par F^ représentant une largeur de bande de gain de puissance pour le fonctionnement en 25 fréquence très élevée. □n sait, que pour améliorer la réponse de commutation en fréquence élevée en utilisant des transistors classiques, il est nécessaire d'obtenir un compromis entre la capacité de collecteur réduite et la résistance au collecteur. Un dopage léger de la région du collecteur diminue la. capacité aux dépends 30 d'une résistance collecteur augmentée. Une structure collectrice du type à socle, telle que celle décrite dans la demande de brevet déposée en France par le demanderesse le o îlovembre 1954 et obtenue sous le n° 1 413 5oS, évite le compromis nécessaire tout en améliorant encore la réponse en fréquence élevée. Ce brevet de l'art anté-35 rieur décrit la -Façon d'obtenir des largeurs de base minces et une augmentation ae résistance de base attenante minimale en utilisant un contact de base relativement important. Afin que la capacité de jonction base et collecteur plus importante ne soit sacrifiée au fonctionnement à fréquence élevée, une couche intrinsèque [matériau] est développée a partir de la partie opération-40 nelle extrinsèque de la jonction base-collecteur vers la surface du dispositif. BAD ORIGINAL 70 34537 2 2067057 Cependant, afin d'obtenir un fonctionnement du transistor dans le domaine g de fréquence très élevé, par exemple dans les gigahertzs (10 ), il est nécessaire de considérer de nombreux autres paramètres de conception qui concerne le procédé de 1a. fabrication du" dispositif-avec des tolérances extrêmement 5 serrées. " Il s'est révélé que pour le temps de transit dé base; 'un"facteur important- de Ft est directement proportionnel au carre de l'a largeur de base, 2 W , et est par conséquent, sensible aux variations de potentiel collecteur. De plus, l'élargissement de la largeur de base dynamique est important car 10 la densité de courant injectée depuis l'émetteur entraîne un"effet de neutralisation des charges dans la région collecteur proche de la jonction base-colleçteur. Ce phénomène, auquel on se réfère quelque fois comme l'effet "Kirk", se produit lorsque la densité de courant émetteur devient comparable au dopage de masse du collecteur et abo.utit à l'enfoncement électrique de -15 la -jonction collecteur dans la masse de la région collecteur. Par conséquent, le retard de temps de largeur de .base est particulièrement- sensible lorsque le facteur d'élargissement de base est important. Aussi, le phénomène d'élargissement de base ou l'effet "Kirk" impose une restriction sur l'obtention de géométries ou dimensions de dispositif plus petites. Normalement, des 20 dimensions plus petites sont couplées avec un écoulement de densité de courant augmenté, ce qui augmente encore le problème'de l'élargissement de base. Ainsi, un compromis est nécessaire entre les petites dimensions et les effets du phénomène d'élargissement de base. □ans le passé, le temps de transit d'appauvrissement collecteur était 25 réduit en maintenant l'épaisseur de la couche d'appauvrissement, X^, à une petite valeur. L'abaissement de la résistivité sur le cSté de la jonction -collecteur dans lequel la plupart de la couche d'appauvrissement se développe, favorisera le-résultat désiré. Naturellement, l'épaisseur de couche d'appauvrissement, X , et son influence sur le fonctionnement en fréquence élevée, m 30 est fonction de V la vitesse limitée de dispersion des porteurs. En outre, il est connu que la phase en excès dépend uniquement de la valeur du champ induit dans la région base. La fréquence'de coupage pour le facteur de transport de base est théoriquement à un angle 'de phase de 45°. Empiriquement, cet angle est supérieur et e été mesuré-avec une phase 35 dépassant de plus de 12° la valeur de 45° pour des transistors à base graduée. Cette phase an excès dépend de la pente du gradient d'impOreté de base, ; D oL d émetteur et N' est la concentration d'impOretés de fond dans la région col-dL lecteur. En conséquence de cela, le fonctionnement en fréquence élevée l'un 40 transistor du type émetteur a la masse est associé à une constante de BAD ORIGINAL 70 34537 3 2067057 correction de phase, Kg. La valeur Kg peut être optimisée à K0= 1 en produisant un champ freinage~~retard dans la région base. Un autre facteur, fonction du temps de transit de la base,'est la constante de diffusion de trous dans les régions base ou base graduée. De façon 5 ' «significative, l'effet des résistances collecteur et émetteur et de leur capacité de transition respective exerce une commande sur le fonctionnement à performance élevée. Comme on l'a déjà mentionné, la largeur de base W est un facteur significatif du fonctionnement en fréquence élevée, et l'on doit réaliser, que pour une structure à base graduée, la résistance de feuille 10 de la base, R , est fonction de p/W, où p est la résistivité en ohm-centimètre. La valeur RQB pour le fonctionnement à fréquence élevée est significative et l'on doit prendre en considération le rapport N' /l\L„, N', W, et la mobi- fcj UL b lité électronique dans la base, u .. nb En conséquence, de nouveaux procédés pour optimiser ces divers paramètres 15 sont nécessaires afin d'obtenir un bon fonctionnement en fréquence élevée dans les dispositifs de circuits intégrés monolithiques résultants. Les variations de latitudB et de tolérance autorisées avec les dispositifs à transistor discrets ou rn§me avec les transistors monolithiques ne peuvent plus Être permises. 20 Par conséquent, un objet de la présente invention est de fabriquer un transistor à socle à circuits intégrés à l'aide d'un procédé qui aboutisse à la formation de dispositifs à transistors ayant des dimensions plus petites que celles que l'on pouvait obtenir précédemment san sacrifier au fonctionnement de commutation à fréquence élevée. 25 Un autre objet de la présente invention est de realiser un nouveau procédé, pour la fabrication de transistors à socle à circuits intégrés adaptés convenablement aux formes monolithiques, qui éliminent les restrictions d'obtention de dimensions plus petites, tout en éliminant les problèmes d'élargissement de base et de capacité collecteur-base indésirables. ^ Selon les objets mentionnés ci-dessus, la présente invention apporte un procédé pour fabriquer un circuit intégré monolithique comprenant au moins un dispositif à transistors à socle utilisant une couche de croissance épita-xiale unique et qui comprend les étapes de l'utilisation d'un substrat d'un" premier type de conductivité et de la formation d'ue région socle sur ledit 35 substrat par conversion des régions sélectionnées du substrat original en un oxyde et en éliminant l'oxyde. Ensuite, on forme une région sous-collecteur socle sur la région socle dans le substrat original. On forme une coucha épitaxiale plate sur la région sous-collccteur socle afin d'obtenir une autre, région collecteur ayant un niveau de concentration d'impOretés inférieur à celui de la région sous collecteur socle. Ensuite, on diffuse les régions bad original 70 34537 4 2067057 base et.émetteur dans un emplacement situé au-dessus de la région collecteur socle. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés 5 à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 est une vue en coupe représentant une section partielle d'un dispositif à transistors à circuits intégrés monolithiques de l'art antérieur utilisant une couche de sous-collecteur enterré; La figure 2 est une vue en coupe représentant un circuit intégré monoli- 10 thique illustrant un transistor à socle fabriqué selon le procédé de la présente inventionj Les figures 3 à 12 représentent des étapes successives du procédé utilisé dans la fabrication de la structure de transistor à socle représenté dans la figure 2, ce transistor étant représenté en coupe sous forme d'une partie 15 d'un circuit intégré monolithique. Dans la figure 1, on représente un transistor planaire classique fabriqué sous forme monolithique, et comprenant un substrat à conductivité de type P initial sur lequel a été formé un dispositif de transistor à sous-collecteur enterré et les régions d'isolement nécessaires et ce par les techniques de 20 photoresistants, de diffusion, et de croissance épitaxiale connues. Cette partie de circuit intégré monolithique comprend le substrat du type de conductivité P 10 sur lequel a été formé un transistor comprenant un sous-collecteur enterré 12 et une région collectrice épitaxiale du type de conductivité N 14, une région base 36 du type de conductivité P, et une région diffusée 25 d'émetteur 18. Les régions d'isolement 20, diffusées classiquement, constituent l'isolement électrique entre les autres dispositifs représentés en 22, ces régions 20 étant formées dans la couche épitaxiale 14. Les contacts de métal-lisatiorr d'aluminium, représentés en 24, réalisent le contact électrique avec les différentes régions du transistor. Une région de diffusion N+ 25 for- 30 me une région à faible réslstivité reliée à la région sous collecteur N+ 12. Quelque fois ces régions N+ 25 ne sont pas réalisées, mais l'on utilise une étape de diffusion émetteur pour obtenir une région à faible résistivité pour les contacts collecteurs. Le dispositif de transistor de la figure 1 est limité en ce qui concerne 35 son fonctionnement à fréquence élevée et en ce qui concerne la géométrie minimum finale à laquelle on peut le fabriquer. Dans la structure de la figure 1, toute tentative pour diminuer la capacité base collecteur, sur les parois latérales 28 et à la jonction de la paroi inférieure 30, se heurte au fait qu'une réduction de la capacité base-collecteur nécessite une augmentation de 40 la résistance collecteur. Cela signifie que la diminution du niveau de dopage 70 34537 5 2067057 dans la région du collecteur diminuera la capacité base-collecteur mais augmentera simultanément la résistance collecteur. De plus, comme il devient désirable de fabriquer des circuits monolithiques avec des dimensions de plus en plus petites, le facteur d'élargissement 5- de base devient un problème important. Comme on l'a déjà mentionné, le facteur d'élargissement de base dépend approximativement de la densité de courant à injecter à partir de la région émetteur dans la région collecteur. Lorsque la région émetteur et les contacts deviennent plus petits, la densité de courant augmente naturellement avec une augmentation indésirable attenante 10 dans l'élargissement de base ou phénomène "Kirk". L'optimisation des facteurs significatifs au fonctionnment à fréquence élevée, telle que la largeur de base et la pente du gradient d'impureté de base, N'g/Ngç, la constante de correction de phase Kg, et les autres paramètres en fréquence élevée doivent être sacrifiés par rapport aux choses telles 15 que le potentiel collecteur-émetteur, et autres spécifications électriques connues. Le procédé de la présente invention apporte une structure de transistor à socle, figure 2, sous forme de circuit intégré monolithique qui est extrêmement avantageuse dans l'équilibre à atteindre entre les performances à fré-20 quence élevée et les autres caractéristiques électriques.- Le dispositif à transistor de la figure 2, qui est une réalisation préférée de la présente invention, représente un transistor à socle fabriqué sous forme monolithique comprenant une région de départ P 38 sur laauelle est formée une région + collecteur socle 3S du type de conductivité M . et une région de collecteur 25 épitaxiale 40, du type de conductivité N . Une région base de type P 42 et une région émetteur N 44 termine la structure du transistor"à socls. La paire de régions P 4C sur chaque cStê du transistor à socle est obtenue par diffusion et elle isole électriquement le transistor des autres dispositifs intégrés monolithiques représentés partiellement par des régions N~ et M+ sur 30 chacun des cQtés des régions d'isolement 46. Dans la structure de transistor de la figure 2, la région comprise entre les lignes A et D, et son prolongement transversal à travers le dispositif, est appelée comme zSne opérationnelle intérieure du transistor. Cette région est celle où l'action utile du transistor se produit. La région extérieure 35 aux lignes A et S s'appelle la zone opérationnelle extrinsèque du transistor. La zone opérationnelle extrinsèque-n'a aucune fonction utile en ce qui concerne l'action du transistor réel, mais est nécessaire afin de permettre certaines réalisations telles que la métallisation de contact avec les régions actives du transistor. Aussi, la structure de la figure 2, n'est pas tracée exactement 40 à l'échelle, et par conséquent, lorsqu'on considère la capacité base-collecteur 70 34537 B 2067057 globale,- on doit réaliser que la zone opérationnelle intérieure entre les lignes A et B est de dimensions beaucoup plus petites que celles effectivement représentées. La capacité globale collecteur-base comprend la capacité due à la jonction base-collecteur horizontale 50 dans la zone intérieure 5 et la capacité due aux jonctions inférieures et latérales base-collecteur 51 dans la région opérationnelle extrinsèque localisée sur chaque côté des lignes A et B. Line concentration d'impOreté N où légèrement dopée existe dans la partie extrinsèque, et contiguë à elle, se trouve la région sous-collecteur N+ très dopée 38. En opposition, la structure de l'art antérieur 10 représentée dans la figure 1 ne contient qu'un type de conductivité N dans la région du collecteur immédiatement adjacente à la jonction entière collecteur base. Comme on le montre dans la figure 2, due à la région légèrement dopée N 40, on obtient une réduction significative dans la capacité base collecteur dans la zone extrinsèque. En général, plus le niveau de dopage 15 net est faible, sur le cSté le plus légèrement dopé des jonctions, plus la capacité présentée par cette jonction est faible. Dans la zone intérieure, un matériau N existe dans la région collecteur à la jonction base-collecteur On comprend que cette contribution augmente la capacité collecteur-base par zone unité car la région d'appauvrissement est limitée dans la partie la + 20 plus étroite immédiatement au-dessus de la partie socle N 52 et au-dessous de la région base P interne. Cependant, puisque la zone intérieure est nettement plus petite une augmentation est plus que compensée par la capacité base-collecteur diminuée dans la région opérationnelle extrinsèque et ainsi; la capacité globale est réduite de façon significative. 25 En outre, l'existence de la partie socle du sous collecteur N très dopée 52 favorise grandement la réduction ou l'élimination de l'élargissement de base indésirable du phénomène "Kirk". Dans la structure de l'art antérieur de la figure 1, lorsque la densité de courant injecté à partir de l'émetteur dans les régions collecteurs devient comparable au dopage de massa du collec-30 teur, la jonction collecteur est sélectivement enfoncée profondément dans la région' du collecteur afin d'augmenter effectivement la largeur de base et d'amener une diminution correspondante dans le fonctionnement en fréquence + élevée, par exemple, mesurée par F-j.. Cependant, le niveau de dopage N augrnen té, dû à la partie socle 52, amène le transistor à supporter une densité 35 de courant emetteur beaucoup plus importante. Ainsi, la géométrie des dispositifs à transistor sous forme monolithiques peut être diminuée de façon significative -(densité de courant augmentée] sans qu'ils supportent le phénomène d'élargissement de base ou la dégradation lors du fonctionnement en fréquence élevée. 40 Aussi, une technique de couche épitaxiale unique permet l'atteinte de 70 34537 7 2067057 commandes de tolérances précises dans la fabrication de la largeur de base réelle, sans considération du phénomène d'élargissement de base dynamique. Les techniques épitaxiales doubles, comme les procédés utilisant des étapes mécaniques dans la fabrication de transistors à socle aboutissent à des varia-5 ' tions de tolérances, telles que la conrnande de largeur de base, les valeurs des paramètres électriques, la résistivité et le niveau de concentration dans les régions de transistors actifs. On se référera maintenant aux figures 3 à 13 qui illustrent un procédé particulièrement convenable pour les dispositifs à jonction peu profonde 10 et à petite géométrie et qui sont compatibles avec la technologie du circuit intégré planaire. La figure 3 représente un substrat initial P~ 54. On fait croître une couche d'oxyde thermique 56 classique sur la pastille initiale 54. Ensuite, en utilisant les techniques photolithographiques connues, on décape sélectivement une partie de la couche d'oxyde pour laisser une couche 15 d'oxyde socle restante 58. Comme on le montre dans la figure 5, on fait croître alors une couche d'oxyde thermique. Cette étape d'oxydation thermique supplé--mentaire convertit le silicium non exposé ou non masqué en couches d'oxyde de silicium représentées en 60 et 62. Le silicium sous jacent à la couche d'oxyde de silicium 58 est peu affecté par cette étape d'oxydation thermique 20 supplémentaire. Ensuite, on utilise les techniques de décapage classiques pour éliminer les oxydes qui forment les couches 60, 62, et la région 64 qui est maintenant quelque peu plus épaisse. Les étapes de procédé représentées dans les figures 3 à 6 forment avec précision le substrat initial 66, ayant maintenant une partie socle élevée 70. Ce procédé de formation de la 25 région socle 70 est très désirable pour les tolérances nécessitées par les circuits intégrés planaires actuels. On peut former avec fiabilité une hauteur de socle de 5000Â avec les étapes de procédures des figures 3 à 6. Les figures restantes 7 à 12 illustrent la formation du transistor. Dans la figure 7, on forme une couche d'oxyde thermique convenable 72 et 30 on la décape pour laisser une ouverture de diffusion 74. On forme alors une région sous collecteur 76 de type N à l'aide d'une étape de diffusion dans l'ouverture 74 afin de convertir une partie du substrat P en une région sous collecteur N+ 76. Cette étape de diffusion de la figure 7 forme une partie socle élevée l\l+ très concentrée qui est nécessaire dans la structure 35 finale. Ensuite, on élimine la couche d'oxyde 72, et, comme on le montre dans la figure 8, on fait croître une couche épitaxiale N 80 sur la région sous collecteur 76. Arprès l'étape de dépôt épitaxial, on forme une couche d'oxyde 82 sur la couche épitaxiale 80. On élimine alors par décapage l'oxyde sur la partie de socle nouvellement formée N 83, en utilisant un masque 40 légèrement plus grand que l'émetteur. On représente sur la figure 9, la 70 34537 8 2067057 structure résultante et on voit qu'elle est formée d'une région socle N 83 et des couches d'oxyde 86 et 88 sur chacun des côtés. Ensuite, comme on le montre dans la figure 10, une opération de décapage d'oxyde thermique ou opération de conversion est réalisée afin de convertir la région 83 en 5 oxyde de silicium. Pendant que la région de silicium 83 est convertie en une région d'oxyde de silicium 84, les premières couches d'oxyde 8S et 88 sont naturellement épaissies comme on le montre en 90 et 91 dans la figure 10. On élimine alors les régions d'oxyde à l'aide des techniques de décapage chimiques classiques. Cela laisse une couche épitaxiale plate de dimensions 10 précises 92 ayant les qualités de surface et les caractéristiques les plus désirées. On représente la structure obtenue sur la figure 11, Finalement, on réalise les diffusions base et émetteur classiques afin d'obtenir une région base de type P 96 et une région émetteur de type N+ 98. On peut réaliser si nécessaire, une diffusion d'atteinte de type N+ 15 afin d'obtenir uns région à faible résistivité 100 vers la régions sous-ôol-lecteur 76. Les étapes du procédé telles qu'on les a représenté sur la figure 12 permettent d'obtenir une structure de transistors à socle extrêmement précise ayant les caractéristiques électriques désirées. Aussi, on doit comprendre que N , N, et N+ se réfèrent à des concentrations d'impOreté initiale 15 17 20 20 comprises dans le domaine de 10 ,10 , et 10 , respectivement. Les étapes des figures 3 à 12 apportent un procédé de décapage et d'oxydation thermique très précis pour la formation d'un dispositif à socle et à couche épitaxiale unique. Cependant, il est possible que pour certains matériaux de dispositifs, des cycles d'oxydation thermique longs soient nécessaires • 25 dans ce cas, il faudra éliminer les rétrodiffusions excessives du dispositif. Les rétrodiffusions excessives peuvent être réduites en minimisant la quantité de temps nécessaire pour réaliser l'étape de décapage d'oxyde thermique représentée sur les figures 9 et 10. On a aussi trouvé que dans certains cas, l'exposition excessive d'une surface de silicium et l'étape d'oxydation ther-30 mique entraînent des irrégularités de surface indésirables. Ainsi, un temps de cycle minime dans les étapes de décapage d'oxydation thermique représenté dans la figure 5 est désirable aussi bien que dans les étapes déjà mentionnées en se référant aux figures 9 et 10. - On comprend beaucoup mieux ce résultat en réalisant que la vitesse de 35 formation de la partie socle 70, exprimée par exemple en microns par seconde, est déterminée par le fait que la sous couche 58 de silicium non exposé n'est pas affectée par l'étape d'oxydation thermiques alors que le silicium exposé, figure 4, est converti en un oxyde de silicium lors d'une étape d'oxydation thermique. En conséquence, dans les situations où cette action devient signi-40 ficative, l'utilisation d'une couche de masquage d'oxyde unique corrme précé- 70 34537 9 2067057 demnent représentée dans les figures 3 à 12 peut être modifiée afin de comprendre une combinaison de couche de masquage comprenant un oxyde aussi bien qu'un autre matériau tel qu'un nitrure. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins, les caractéristiques essentielles de l'invention appliquées à des modes de réalisation préférés de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 70 34537 10 2067057 REVENDICATIONS 1.- Procédé de fabrication d'un circuit intégré monolithique comprenant au moins un transistor à socle, ce procédé utilisant un dépôt de couche épitaxiale 'unique' et étant caractérisé en ce qu'il comprend les-étapes suivantes 5 ta) utilisation d'un substrat d'un premier type de conductivité; Cb) formation d'une région socle sur ledit substrat, par conversion de certaines régions sélectionnées du substrat en un oxyde, puis élimination de l'oxyde; Ce] diffusion d'une impOrsté d'un second type de conductivité opposé 10 audit premier typé de conductivité, afin de convertir une seconde région du substrat en un second type de conductivité, ladite seconde région comportant une région socle de sous-collecteurj Cd) croissance et formation d'une couche épitaxiale plane sur ladite région socle de sous-collecteur pour former une troisième région, ladite 15 troisième région constituant une région épitaxiale de collecteur; Ce) diffusion d'une région de base, dans ladite couche épitaxiale du collecteur sur ladite région socle du sous-collecteur; et (f) diffusion d'un émetteur dans ladite région base afin de définir une jonction base-émetteur qui s'étend au-dessus de la région socle. 20 2.- Procédé selon la revendication 1 caractérisé en ce que ladite étape de croissance et de formation d'une couche épitaxiale plane sur ladite région socle de sous-collecteur pour former une troisième région comprend en outre l'étape suivante: (a) élimination d'une partie protubérante du socle, se développant à 25 partir de la surface supérieure de ladite.couche épitaxiale et formée durant la croissance de la couche épitaxiale, et ce, par conversion de ladite partie protubérante en un oxyde et ensuite par élimination de l'oxyde. 3.- Procédé de fabrication d'un circuit intégré monolithique comprenant au moins un transistor à socle, ce procédé utilisant un dépSt de couche épitaxia 30 le unique, et étant caractérise en ce qu'il comprend les étapes suivantes: (a) utilisation d'un substrat.de départ du type de conductivité P (b) formation d'une région socle sur ledit substrat par conversion de certaines régions sélectionnées du substrat en un oxyde, puis élimination de l'oxyde; 35 £c) diffusion d'une impQreté de matériau N dans ladite région socle afin d'en convertir une partie en une région de sous-collecteur à socle N+; Cd) croissance et formation d'une couche épitaxiale N plane sur ladite 70 34537 11 2067057 région à socle du sous-collecteur pour former une couche épitaxiale de collecteur! (e) diffusion d'une impQreté de matériau P dans ladite couche de collecteur afin de former une région de base et 5. tf3 diffusion d'une impOrets de matériau N dans ladite région base afin de former une région d'émetteur et de définir une jonction base-émetteur qui s'étende sur la région du substrat et sur la région à socle du sous-collecteur. 4.- Procédé selon la revendication 3 caractérisé en ce que ladite étape de formation d'une région socle sur ledit substrat par conversion de certaines régions sélectionnées du substrat en un oxyde, puis de l'élimination de l'oxyde, comprend en outre les étapes suivantes : (a) masquage de ladite région socle du substrat avec une couche d'oxydej et Cb) réduction de l'épaisseur des régions non socle par conversion des régions non socle en un oxyde puis par élimination de l'oxyde. 5.- Procédé selon les revendications 3 ou 4 caractérisé en ce que ladite étape de croissance et de formation d'une couche épitaxiale plane N comprend 20 en outre les étapes suivantes Ca) élimination de la région socle protubérante N de la couche épitaxiale, formée lors de la croissance de la couche épitaxiale, par conversion sélective de la région protubérante N en un oxyde et par élimination de la région d'oxyde convertie. 25 6.- Procédé selon les revendications 3, 4 ou 5 caractérisé en ce que ladite étape de formation d'une région socle sur l'edit substrat par la conversion de certaines régions sélectionnées du substrat en un oxyde puis par l'élimination de l'oxyde comprend en outre les étapes suivantes : (a) masquage de la région socle du substrat avec une couche d'oxyde 30 et (b) réduction de l'épaisseur des régions socles non-substrat par leur conversion en un oxyde et par l'élimination de l'oxyde. 10 15