La présente invention a pour objet un procédé de production d'un signal numérique périodique, par exemple un signal numérique d'horloge, a partir d'un autre signal numérique périodique, les périodes de ces deux signaux étant représentées par des nombres dont le plus grand n'est pas un multiple entier de l'autre, et ces signaux étant synchronisés avec des impulsions de référence. La présente invention a également pour objet un dispositif de mise en oeuvre de ce procédé. Pour obtenir un signal numérique périodique tel qu'un signal d'horloge et le synchroniser en phase avec un autre signal numérique de refé- rence de fréquence beaucoup plus faible, on peut utiliser un circuit de régulation à asservissement de phase comportant un oscillateur commandé en tension, la fréquence du signal de référence étant multipliée selon un rapport approprié. Avec un tel circuit, le signal à synchroniser n'est synchronisé en fait que lors de chaque transition de même sens du signal de référence, mais entre deux telles transitions successives, aucune synchronisation n'est possible, et cet inconvénient est d'autant plus important que le rapport entre les fréquences de ces deux signaux est élevé et que l'on veut obtenir une grande précision pour le signal à synchroniser. On peut également utiliser un signal d'horloge "modèle" synchronisé en phase avec le signal numérique de référence, et diviser ou multiplier la fréquence de ce signal d'horloge modèle pour obtenir le signal numérique désiré. Cependant, cela n'est possible, avec les procédés actuellement connus, que si les périodes du signal modela et du signal que l'on veut obtenir sont représentées par des nombres dont le plus grand est un multiple entier de l'autre. La présente invention a pour objet un procédé permettant de produire un signal numérique périodique, par exemple un signal numérique d'horloge, à partir d'un autre signal numérique périodique, dit "signal modèle", les périodes de ces deux signaux étant représentées par des nombres dont le plus grand n'est pas un multiple entier de l'autre, la période du signal modèle étant ou étant rendue inférieure a celle du signal que l'on veut produire, ce procédé permettant une synchronisation aussi parfaite que possible tout au long de la période d'un signal de fréquence plus basse pris comme référence. La présente invention a également pour objet un dispositif de mise en oeuvre de ce procédé. Le procédé conforme à la présente invention consiste : àproduire à l'aide du signal modèle un signal numérique "grossier" dont la durée d'impulsion est un multiple entier de celle du signal modèle tout en étant inférieure à celle du signal que l'on veut obtenir, la période de ce signal grossier étant égale à celle du signal que l'on veut obtenir ; à retarder d'au moins une valeur de retard les fronts de transition actifs du signal modèle ; à produire à l'aide de certains de ces fronts retardés, pour toute une période d'un signal de référence, des impulsions dont le début et/ou la fin viennent coïncider le plus exactement possible avec les transitions du signal numérique que l'on veut obtenir, ce signal de référence ayant une période représentée par un nombre qui est un multiple commun des nombres représentant les périodes - du signal urodèle et du signal que l'on veut obtenir-; et à superposer ces impulsions audit signal numérique grossier pour obtenir le signal numérique désiré. Le signal de référence peut être soit un signal existant synchronisant le signal modèle, soit un signal produit de façon connue en soi à partir du signal modèle. Le dispositif de mise en oeuvre du procédé de la présente invention comporte - une première mémoire morte adressée par un compteur dont l'entrée de signaux d'horloge reçoit ledit signal numérique modèle et dont l'entrée de remise à zéro reçoit ledit signal de référence, - une première ligne à retard numérique fournissant au moins une valeur de retard, dont l'entrée reçoit ledit signal modèle, - une seconde ligne à retard numérique identique à la première, dont l'entrée reçoit ledit signal de référence, - une ou plusieurs autres mémoires mortes indépendantes entre elles, dont le nombre est égal ou inférieur au nombre de sorties de l'une desdites lignes à retard, adressées chacune par un compteur propre, les entrées de signal d'horloge de chacun de ces compteurs étant reliées à chaque fois à une sortie correspondante de la première ligne à retard, et les entrées de remise à zéro de ces compteurs étant reliées à chaque fois à une sortie correspondante de la seconde ligne à retard, et - un circuit à fonction OU dont les différentes entrées sont reliées aux différentes sorties de toutes lesdites mémoires mortes par l'intermé diaire de bascules de type D dont les entrées de signal d'horloge sont respectivement reliées aux entrées de signal d'horloge des compteurs d'adressage des mémoires mortes correspondantes. La présente invention sera mieux comprise à l'aide de la description détaillée d'un mode de réalisation pris comme exemple non limitatif et illustré par le dessin annexé, sur lequel - la figure 1 est un bloc diagramme d'un dispositif de mise en oeuvre du procédé de la présente invention, - la figure 2 est un chronogramme simplifié de signaux apparaissant dans le dispositif de la figure 1. Le dispositif représenté schématiquement sur la figure 1 est destiné à produire dans un central téléphonique un signal d'horloge à 1544 kHz synchronisé avec une impulsion de synchronisation à 8 kHz, à partir d'un signal d'horloge à 8192 kHz que l'on désignera par "signal modèle". Toutefois, il est bien entendu que la présente invention n'est pas limitée à cette seule application, ni à la seule production de signaux d'horloge, de nombreuses autres applications pouvant être envisagées,par exemple la production de signaux numériques périodiques codés selon une loi quelconque à l'intérieur de chaque période, le signal d'origine étant choisi en conséquence. Il est évident que la fréquence du signal modèle doit avoir une précision au moins aussi bonne que celle du signal que l'on veut obtenir.Il est également bien entendu que la fréquence du signal d'horloge modèle peut être aussi bien supérieure qu'inférieure à celle du signal d'horloge que l'on veut obtenir et que la fréquence de l'impulsion de synchronisation peut être différente à condition bien#entendu d'être un diviseur commun de 1544 et 8192 kHz, les meilleurs résultats étant évidemment obtenus#avec le plus grand commun diviseur, à savoir 8 kHz dans le cas présent. Toutefois, si on ne dispose pas d'une telle impulsion de synchronisation, on peut la produire à partir du signal d'horloge à 8192 kHz par division appropriée de ce signal d'horloge. Dans le cas où la fréquence du signal d'horloge modèle est inférieure à celle du signal d'horloge que l'on veut obtenir, ces deux fréquences étant représentées par des nombres premiers entre aux, on multipliera de façon habituelle la fréquence du signal d'horloge modèle pour obtenir une fréquence supérieure à celle du signal que l'on veut obtenir, et on pro cédera ensuite comme décrit ci-dessous. Il est évident que si la fréquence du signal d'horloge que l'on veut obtenir est un multiple ou un sous-multiple du signal d'horloge modèle il suffit de multiplier ou de diviser, respectivement, la fréquence du signal modèle selon le facteur approprié, ce qui ne pose aucun problème particulier. Le signal d'horloge à 8192 kHz est converti en un signal à 16384 kHz par des moyens non représentés sur le dessin. Comme il appa raîtra d'après les explications exposées ci-dessous, il est préférable que la fréquence du signal d'horloge modèle soit la plus élevée possible par rapport au signal que l'on veut obtenir, mais les moyens de traitement actuellement connus ne permettent pas d'augmenter la fréquence du signal d'horloge au-delà d'environ 20 MHz sans risquer de perte d'informations. On limite donc dans le cas présent la fréquence du signal d'horloge modèle à 16384 kHz. Le signal d'horloge à 16384 kHz arrive sur une borne d'entrée 1, et le signal de référence à 4 kHz arrive sur une borne d'entrée 2. La borne 1 est reliée à l'entrée d'une ligne à retard numérique 3 comportant trois sorties référencées S1, S2 et 53 Ces trois sorties présentant respectivement par rapport à l'entrée, des retards de 15, 30 et 45 ns, ces valeurs de retards étant valables pour l'application envisagée, mais pouvant etre différentes pour d'autres applications, le nombre de valeurs de retards pouvant également etre différent. La borne 2 est reliée à l'entrée d'une autre ligne à retard numérique 4, identique à la ligne 3. Les sorties de la ligne 4 sont référencées et et S'3 et correspondent respectivement aux sorties S1 à S3 de la ligne 3. La borne 1 est également reliée å l'entrée CK de signaux d'horloge d'un compteur 5 d'adressage d'une mémoire morte 6. La borne 2 est également reliée à l'entrée R de remise à zéro du compteur 5. Les sorties S1, S2 et S3 de la ligne 3 sont respectivement reliées aux entrées CK de signal d'horloge de compteurs 7, 8 et 9 d'adressage de mémoires mortes 10, 11 et 12 respectivement. Les sorties S'1, S'2 et S'3 de la ligne 4 sont respectivement reliées aux entrées R de remise à zéro des compteurs 7, 8 et 9. Les sorties des mémoires mortes 6, 10, 11 et 12 sont respectivement reliées à l'entrée D de bascules 13, 14, 15 et 16. Les entrées CK de signaux d'horloge des bascules 13 à 16 sont respectivement reliées à la borne 1, et aux sorties S1, S2, S3 de la ligne 3. Les sorties Q des bascules 13 à 16 sont respectivement reliées à une entrée correspondante d'une porte OU 17 sur la sortie 18 de laquelle on recueille le signal à 1544 kHz de la façon expliquée ci-dessous à l'aide du chonogramme de la figure 2. Sur le chronogramme de la figure 2, établi en fonction du temps t, on a respectivement représenté de haut en bas, le signal F1 à 8 kHz arrivant sur la borne 2, le signal F2 à 16384 kHz arrivant sur la borne 1, l'état d'adressage E1 du compteur 5, les données D1 de la mémoire 6 se trouvant aux adresses correspondant à 11 état d'adressage précité du compteur 5, le signal F3 de sortie de la bascule 13, le signal F4 à la sortie S'1 de la ligne à retard 4, le signal F5 à la sortie S1 de la ligne à retard 3, l'état d'adressage E2 du compteur 7, les données D2 correspondantes de la mémoire 10, le signal de sortie F6 de la bascule 14, le signal de sortie F7 de la bascule 15, le signal de sortie F8 de la bascule 16, et le signal Fg de sortie du dispositif de l'invention que l'on recueille sur la borne 18. Pour la clarté du dessin, on n'a pas représenté sur la figure 2 les signaux se présentant sur les sorties S2 et S3 de la ligne à retard 3, les signaux se présentant sur les sorties S'L et 5' de la ligne à 3 retard 4, les états d'adressage des compteurs 8 et 9 et les données correspondantes des mémoires 11 et 12, tous ces signaux et valeurs se déduisant facilement de ceux représentés sur la figure 2. Pour simplifier les explications, il n'a été tenu compte ni des divers retards de propagation des signaux à travers les éléments du dispositif de l'invention, ni des tolérances affectant ces retards, la prise en compte de ces différents paramètres étant évidente pour l'homme de l'art. L'impulsion de synchronisation du signal F1 arrivant sur la borne 2 a ete supposée très courte vis-àyis de la période de ce signal, la condition à respecter étant que son front descendant remette à zéro le compteur 5, et que les fronts descendants des impulsions résultantes sur les bornes S'1, S'2 et 5'3 remettent à zéro les compteurs 7, 8 et 9 respectivement avec des décalages déterminés par la ligne à retard 4. Chaque front descendant de l'impulsion du signal F1 est synchronisé avec un front montant du signal F2 grâce à des moyens connus non représentés sur le dessin. Sur la dernière ligne du chronogramme de la figure 2, on a représenté le signal Fg tel qu'on veut l'obtenir. Ce signal Fg présente à l'instant t0 un front montant, à l'instant t1 un front descendant, à l'instant t2 un autre front montant, l'instant t étant équidistant de t0 et t2. Après t2, le signal Fg se répète identiquement, et lorsque le front descendant de l'impulsion suivante de F1 arrive, à l'instant t3, le signal Fg doit présenter un front montant. Ainsi, le signal Fg est syn chronisé avec F1 et F2 et a pratiquement la même précision que F2. A l'instant t0 d'arrivée d'un front descendant du signal F1, le compteur 5 est remis à zéro. Ce compteur 5 comporte n états de comptage. A l'instant t0 s'achève l'état de comptage n-1, et débute l'état de comptage 0. Dans la mémoire morte 6, on a inscrit aux adresses n-2, n-1, O, 1, 2, 3, 4, 5, 6, 7 et 8 les valeurs 0, 1, 1, 1, O, 0, O, 0, O, 1 et 1 respectivement. Les données de sortie de la mémoire morte 6 se présentent à la sortie Q de la bascule 13 au front montant du signal d'horloge de cette bascule, c'est-à-dire au front montant du signal F2.Par con séquent, le signal F3, qui est nul juste avant t0, passe à "1" à l'instant t0 et y reste jusqu'à l'instant t4 pour lequel un front montant de F2 transfère à la sortie de la bascule 13 le premier "O" de D1 se présentant après to. Le signal F3 passe à "O" à l'instant t4 et y reste jusqu'à l'instant t5 pour lequel un "1", suivant cinq "O" consécutifs de D1, est transféré à la sortie de la bascule 13. On constate que l'instant t5 est légèrement postérieur à t2. En 5 effet à l'instant t2, dans le cas illustré par le dessin, il ne se présente aucun front montant de F2 et il ne peut donc y avoir de changement d'état à la sortie de la bascule 13. Or, à l'instant t2, il se produit un front montant du signal se présentant sur la sortie S2 de la ligne 3, et ce front montant sert à transférer un "1" mémorisé à l'adresse 6 de la mémoire 11 vers la sortie de la bascule 15. Etant donné que la porte OU 17 est reliée aux sorties des bascules 13 à 16, le signal Fg présente un front montant à l'instant t2 correspondant un front montant de F7. De marne, on constate que l'instant t4 est antérieur à tl, et qu'à l'instant tl, il ne se présente aucun front montant de F2. Etant donne que deux fronts montants consécutifs du signal arrivant sur la sortie S3 de la ligne 3 se produisent à l'instant t6 légèrement antérieur à t4, et à l'instant tl, on se sert du signal F8 pour compléter le signal Fg entre les instants t4 et t1. On transfère donc à l'instant t6 un "1" enregistré à l'adressa 1 de la mémoire 12 vers la sortie de la bascule 16. Pour cette première période de signal Fg commençant à l'instant t0, on ne s'est pas servi du signal F6, mais on peut vérifier que le signal F6 est effectivement nécessaire pour d'autres périodes de Fg. Ainsi, en ajoutant au signal "grossier" F3 des impulsions fournies par F6, F7 et F8, on arrive à synthétiser le signal Fg, et ce d'autant plus facilement et d'autant plus exactement qu'il y a plus de fronts montants des signaux d'horloge des bascules raccordées à la porte OU 17 dans une période de Fg, c'est-à-dire plus de mémoires telles que 10, 11 et 12 et donc plus de sorties des lignes à retard 3 et 4, et que la fréquence de F2 est plus élevée. On a déjà précisé ci-dessus que la fréquence F2 est limitée pour des raisons technologiques.On détermine donc pour la fréquence F2 la plus élevée possible la solution la moins onéreuse possible, c'est-à-dire celle nécessitant le minimum de mémoires et de compteurs d'adressage, cette détermination se faisant graphiquement en partant par exemple de deux mémoires telles que 6 et 10 et en vérifiant si l'on peut obtenir le signal de sortie désiré dans les tolérances fixées, en tenant compte de tous les retards de transit dans les divers éléments du dispositif de l'invention. Si on ne peut pas construire ainsi le signal de sortie désiré, on ajoute d'autres mémoires avec leurs éléments associés et/ou on choisit des retards plus appropriés pour les lignes à retard 3 et 4, jusqu'à obtention du signal de sortie recherché. De cette façon, on a trouvé qu'il suffisait des quatres mémoires 6, 10, 11 et 12 avec leurs compteurs et leurs bascules de sortie associés, les retards apportés par les lignes 3 et 4 sur leurs sorties étant respectivement de 15, 30 et 45 ns, pour obtenir un signal d'horloge à 1544 kHz avec une largeur d'impulsion à 50% de l'amplitude de 324 + 30 ns. On notera que dans ce qui précède, la notion de synchronisation avec des impulsions de référence signifie non seulement que la transition active des impulsions de référence coïncide avec le début d'une période du signal obtenu et du signal modèle, mais aussi qu'à l'intérieur d'une période du signal de référence toutes les périodes du signal modèle et du signal obtenu sont respectivement égales entre elles. Cela nécessite évidemment que la période du signal de référence soit un multiple commun de la période du signal modèle et de celle du signal à obtenir. REVENDICATIONS 1. Procédé de production d'un signal numérique périodique, par exemple un signal horloge, à partir d'un autre signal numérique périodique dit signal modèle, les périodes de ces deux signaux étant représentées par des nombres dont le plus grand n'est pas un multiple entier de l'autre, la période du signal modèle étant ou étant rendue inférieure à celle du signal que l'on veut obtenir, ces signaux étant synchronisés avec des impulsions d'un signal de référence, caractérisé par le fait que l'on produit à l'aide du signal modèle un sig#nal numérique grossier dont la durée d'impulsion est un multiple entier de celle du signal modèle tout en étant inférieure à celle du signal que l'on veut obtenir, la période de ce signal grossier étant égale à celle du signal que l'on veut obtenir, que l'on retarde d'au moins une valeur de retard les fronts de transition actifs du signal modèle, que l'on produit à l'aide de certains de ces fronts retardés pour toute période d'un signal de réf é- rence, des impulsions dont le début et/ou la fin viennent coincider le plus exactement possible avec les transitions du signal numérique que l'on veut obtenir, ce signal de référence ayant une période représentée par un nombre qui est un multiple commun des nombres représentant les périodes du signal modèle et du signal que l'on veut obtenir, et que l'on superpose ces impulsions audit signal numérique grossier pour obtenir le signal numérique désiré. 2. Procédé selon la revendication 1, caractérisé par le fait que l'on multiplie la fréquence du signal modèle jusqu'à la valeur la plus élevée possible admissible par les circuits utilisés. 3. Procédé selon l'une quelconque des revendications 1 ou 2, carac térisé par le fait que le signal de référence est un signal existant synchronisant le signal modèle. 4. Procédé selon l'une quelconque des revendications 1 ou 2, caractérisé par le fait que le signal de référence est un signal produit de façon connue en soi à partir du signal modèle. 5. Dispositif de mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 4, caractérisé par le fait qu'il comporte - une première mémoire morte adressée par un compteur dont l'entrée de signaux d'horloge reçoit ledit signal numérique modèle et dont l'entrée de remise à zéro reçoit ledit signal de référence ;; - une première ligne à retard numérique fournissant au moins une valeur de retard, dont l'entrée reçoit ledit signal modèle} une seconde ligne à retard numérique identique à la première, dont l'entrée reçoit ledit signal de référence, une ou plusieurs autres mémoires mortes indépendantes entre elles, dont le nombre est égal ou inférieur au nombre de sorties de l'une desdites lignes à retard, mémoires mortes adressées chacune par un compteur propre, les entrées de signal d'horloge de chacun de ces compteurs étant reliées à chaque fois à une sortie correspondante de la première ligne à retard, et les entrées de remise à zéro de ces compteurs étant reliées à chaque fois à une sortie correspondante de la seconde ligne à retard, et un circuit à fonction OU dont les différentes entrées sont reliées aux différentes sorties de toutes lesdites mémoires mortes par l'interme- daire de bascules de type D dont les entrées de signal d'horloge sont respectivement reliées aux entrées de signal d'horloge des compteurs d'adressage des mémoires mortes correspondantes.