La présente invention concerne un dispositif pour machines de détection automatique de quilles de jeux de boules, et plus particulièrement un dispositif perfectionné permettant de sélec- tionner et d'indiquer à un joueur la trajectoire ou le parcours correct qu'il doit faire suivre à la boule à lancer pour qu'il puisse faire tomber le plus grand nombre possible de quilles. La présente invention constitue un perfectionnement aux systèmes d'indication de parcours de boules de machines de détec- tion de quilles de jeux de boules du type décrit dans le brevet US 3.212. 779 concernant (1) un système d'indication de parcours de boule actionné sélectivement, les brevets US 3.223.416 et 3.460.832 concernant (2) un indicateur de parcours de jeu de bou- les, et le brevet US 3.841.633 concernant (3) un indicateur de parcours de boule pour jeu de boules. Ces brevets sont la proprié- té de la déposante. Ces systèmes indicateurs de parcours de boule comprennent en général, pour chaque machine de détection de quilles, des moyens qui permettent, avant de faire rouler la boule au cours d'um jeul, de déterminer le nombre et la disposition des quilles encore debout, lesquels moyens sont associés à des moyens de cal- cu.t et de sélection du point optimal d'entrée de la boule que lion envoie au coup suivant dans un ensemble de quilles se trou- vant debout pour obtenir les meilleurs résultats, c'est-à-dire, le meilleur score. En outre, il est prévu pour chaque machine de détection de quilles un dispositif indicateur qui est couplé au calculateur et qui est actionné de manière à indiquer au joueur les endroits les meilleurs qui ont été sélectionnés par le calculateur. ln suivant les directions indiquées visuellement et déterminées par le système indicateur, le joueur envoie sa boule en tenant compte, et s'il vise bien, il fait tomber le nombre maximum de quilles encore debout chaque fois qu'il joue. Cette indication du parcours de la boule et cette sélec- tion automatique du parcours de la boule permettant un score maximal qui constituent un système très sophistiqué mais souhai- table, ont jusqu'ici eu recours à un calculateur central de par- cours de boule associé à des machines de détection individuelles de quilles pouvant atteindre le nombre de 50 par exemple, le calculateur permettant de calculer une multiplicité de parcours de boules pour un joueur au niveau d'un détecteur de quilles quelconque, sur réception d'un signal d'appel et d'un signal d'information sur les quilles encore debout et provenant du dé- tecteur de quilles. Dans le système du brevet 3.841.633 qui est le plus récent de ceux qui ont été mentionnés ci-dessus, le calculateur est pourvu d'un sélecteur séquentiel à balayage qui sélectionne, au moyen d'une séquence d'interrogation prédéterminée, l'un des 19 parcours de boule possibles qui résultent des nombreuses permuta- tions et combinaisons de quilles encore debout restant sur la piste lorsqu'on a envoyé la première boule. En balayant les 19 parcours de boule possibles selon une séquence prédéterminée, le parcours considéré comme optimal est le premier parcours à être détecté au cours de la séquence de balayage. En outre, dans le sélecteur séquentiel à balayage de ce brevet, l'information concernant les quilles encore debout était envoyée au sélecteur séquentiel à balayage par l'intermédiaire de 19 lignes d'entrée parvenant à une matrice logique à diodes comprenant 11 lignes de sortie, et chacune de ces ligues de sor- tie commandait respectivement 11 relais indicateurs de parcours de boule qui, de leur c8té provoquaient l'éclairage d'un indica- teur de parcours de boule particulier sur la plaque avant du détecteur de quilles. On utilise donc 11 parcours de boule que l'on retient en fin de compte du fait que de nombreux parcours de boule présentent des caractéristiques communes en dépit du fait qu'à un moment quelconque après l'envoi de la première bou- 2.5 le il existe 1023 combinaisons possibles pour les quilles restant debout sur la piste. Comme on peut le comprendre à la lecture de cette descrip- tion de l'art antérieur, le fait d'avoir recours à un calcula- teur centralisé à un sélecteur séquentiel à balayage, au câblage, aux interconnexions qui sont nécessaires, et à l'échange de signaux compatibles entre le sélecteur à balayage, le calcula- teur central et tous les dispositifs détecteurs de quilles d'un établissement de jeu, constituent un système compliqué et sophi- stiqué. Il existe donc un besoin que l'on ressent depuis long- temps dans cette branche de simplifier l'équipement qui fournit une indication automatique très souhaitable sur le parcours que doit suivre la boule en même temps que les indications sur les quilles restant debout après l'envoi de la première boule. Le but de la présente invention est donc de proposer un système indicateur de parcours de boule simplifié, destiné à des 2- machines de détection automatique de quilles qui évite d'avoir recours à un sélecteur séquentiel à balayage et à un calcula- teur central. Un autre but de l'invention est de proposer un système sélecteur de parcours de boule nouveau et encore inconnu, des- tiné à des machines de détection automatique de quilles, qui soit incorporé dans le détecteur de quilles individuel et qui n'ait pas besoin d'un circuit de commande externe pour fournir l'indi- cation souhaitée sur le parcours de la boule et sur les quilles restant debout. Ces buts de la présente invention, et d'autres encore, apparaîtront plus clairement à la lecture de la description qui suit, avec référence aux dessins ci-annexés qui font partie de la description d'un mode de réalisation préféré et dans lesquels Fig. 1 est une vue schématique d'un panneau d'affichage de parcours de boule et des quilles tombées, et du circuit de commande qui lui est associé, intégré dans un châssis de comman- de automatique de détection de quilles. Fig. 2A et 2B représentent de façon schématique un cir- cuit logique à mémoire ROM selon la présente invention, commandé par les diverses informations qu'il reçoit et dont il a besoin pour calculer les parcours de la boule qutil doit afficher et indiquer les quilles restant debout, et FIG. 3A, 3B, 3C et 3D forment ensemble un schéma des dé- tails internes de la plaquette à circuit imprimé représentée de façon générale à la fig. 2, les liaisons se faisant comme indi- qué par "vers" et "de". Le mode de réalisation de la présente invention qui est représenté peut être utilisé avec des machines de détection 3C automatique de quilles déjà connues, de type général qui détectent et re-détectent les quilles, éliminent les quilles tombées de la plate-forme de la piste du jeu de boules, et fonctionnent selon les divers cycles des boules imposés par les règlements de lAmerican Bowling Congress. Quand on joue une reprise à deux lancers successifs au cours d'un jeu de boules classique à dix quilles (bowling), il existe 19 parcours possibles pouvant être suivis par la seconde boule, qui sont identifiés soit par une quille unique, soit par une combinaison de plusieurs (1 à 10) quilles, et ces parcours présentent des caractéristiques de chevauchement suffisantes 4 2485769 résultant du passage d'une boule le long de ces parcours pour que le nombre final de parcours optimaux calculés pour la bou- le soit réduit à 11. Dans un jeu de boules, il existe un nombre total de com- binaison possibles des quilles pouvant rester debout après avoir envoyé la première boule. Le total des combinaisons possibles est de 1024. Ce nombre comprend toutes les combinaisons allant d'un coup à succès complet (aucune quille ne restant debout) à une boule manquée (les dix quilles restant debout). En outre, chaque combinaison de quilles peut être associée à un parcours parmi 11 parcours possibles, comme indiqué ci-dessus. La capaci- té de mémoire dont il faut disposer pour gérer correctement ces conditions doit 8tre telle que chaque combinaison de quilles puisse 8tre identifiée en elle-m8me et contenir l'information correcte sur le parcours que doit suivre la boule pour les éli- miner de la plate-forme ou des emplacements o elles se trouvent sur la piste quand cette boule est correctement dirigée et suit le parcours unique qui a été identifié. Le brevet 3.841.633 mentionné ci-dessus est incorporé ici à titre de référence et tous les brevets antérieurs mentionnés plus haut qui sont également incorporés à titre de référence dans la mesure o ils concernent la présete invention fournissent les moyens pour définir les diverses combinaisons de quilles et les parcours qui en résultent pour la boule, ce qui fait que ce qui reste à être réalisé par la présente invention est de mettre au point un système d'adressage et de mise en mémoire du parcours correct de la boule dans chaque emplacement d'adresse qui est caractéristique d'une combinaison particulière de quilles. Dans ce but, la présente invention fait appel à une mémoire morte (à lecture seule) désignée par mémoire ROM dans ce qui suit. La mémoire ROM est un dispositif binaire ne comprenant que deux états logiques uniques, à savoir 1 et 0, auquel est combiné un système pondéré d'adressage et de sorties que l'on utilise pour définir le nombre total de combinaisons pouvant exister. Ce système pondéré est défini dans le Tableau suivant: Nombre de quilles ADRESSAGE ROM (ENTRTEES) Ligne d'adresse A0 A1 A2 Poids binaire I 4 A3 8 A4 16 6 A5 32 7 A6 64 8 A7 128 9 A8 256 A9 512 TOTAI DES COM0BIAISONS 1.023 La 1024 combinaison est celle o toutes les entrées sont à zéro (coup ayant fait tomber les dix quilles). On n'a donc be- soin que de 1023 emplacements d'adresse individuels dans une mé- moire ROM. L'adresse ROM est constituée en faisant l'addition de la valeur pondérée numérique des quilles restant debout. Le Tableau qui suit est donné à titre d'exemple: 0 Quilles debout Valeur pondérée Adresse 1 23,9?8,9 1+2+4+64+128+256 = 455 1,3 1+4 - 5 ,7,8 16+64+128 = 208 4,7,6,10 8+64+32+512 = 616 Les sorties ROM sont constituées par quatre lignes de don- nées pondérées de 01 (bit le moins significatif, ou LSB) a (bit le plus significatif, ou MSB). En fait, le nombre total des combinaisons de sorties est de 2 = 16, dont seulement 11 sont utilisées du fait qu'elles correspondent au nombre de parcours de boule qui ont fait l'objet d'études et dont on s constaté qu'ils définissaient correctement le nombre optimal de parcours de boule en corrélation avec les diverses possibilités de dispositions des quilles restant debout après l'envoi d'une première boule. Le Tableau qui suit représente les sorties de la mémoire ROM qui sont en corrélation avec les flèches de parcours de boule, les désignations de leurs parcours étant indiquées par des suffixes, soit des suffixes de quilles uniques soit des suffixes de plu- sieurs quilles illustrant les 11 parcours de boule optimums qui ont été calculés et qui sont connus. Les codes de sortie ROM qui ne sont pas utilisés sont également compris dans le Tableau 6 2485769 suivant pour éviter toute confusion à cet égard. SORTIES ROM ISB LSB 04 03 02 Q1 S 4 2 I Parcours de boule assigné O O O O non utilisé (coup ayant fait tomber les quilles) o O 0 I flèche (1) O 0 1 0 flèche (2) 0 0 1 I flèche (3) o 1 0 0 flèche (4) 0 1 0 1 flèche (1 - 2) 0 i 1 0 flèche (6) 0 1 i 1 flèche (7) 1 0 0 0 flèche (1 - 3) I 0 0 1 flèche (2 - 4) 1 0 1 0 flèche (10) 1 0 1 1 flèche (3 - 6) 1 1 0 0 Non utilisé 1 1 0 1 Non Utilisé 1 I 1 0 Non utilisé 1 I 1 1 Non utilisé Lorsque la donnée concernant la quille a été envoyée dans la mémoire ROM et lorsque les sorties logiques en résultant ont été obtenues, un démultiplexeur décodeur reçoit ces signaux et convertit la sortie binaire provenant de la mémoire ROM en une sortie spécifique pour chacune des combinaisons d'entrée de ma- nière que l'indicateur de quilles s'éclaire et que les flèches qui indiquent le parcours que doit suivre la boule s'éclairent sur l'écran d'affichage et détecteur de quilles. On fera maintenant une description avec référence aux des- sins. Si on se reporte d'abord à la fig.1, celle-ci représente le châssis 10 de commande du détecteur de quilles de la présente invention, comprenant une plaquette à circuit imprimé PO1 à mé- moire ROH, une plaque à circuit imprim6 PC2 pour le signal d'ap- pel du calculateur, une plaquette à circuit imprimé PC4 concernant les données des quilles, un relais principal ou KX, un connecteur de parcours factice de boule BBP qui relie la plaquette P04 des données de quilles par l'intermédiaire du relais maître KX aux entrées ROM 1P... 10P pour envoyer l'informetion sur les quilles debout à l'entrée de la mémoire ROi de la carte PCI. Les sorties BAl...BAII de la plaquette à mémoire ROIM qui correspondent aux 11 flèches de parcours de la boule sur l'écran d'affichage 12 sont reliées par la sortie du dispositif d'interconnexion PH à des interconnexions appropriées des flèches de parcours de boule, ainsi que cela sera décrit plus complètement avec référence à la fig. 2B. Les moyens d'interconnexion principaux PM comprennent également des connexions pour les lampes indicatrices de la quil- le n 1 à la quille n 10 sur l'écran 12, comme cela sera décrit plus complètement plus loin avec référence à la fig. 2B. Si on se réfère maintenant aux fig. 2A et 2B, la carte à circuit imprimé PC1 à mémoire ROM qui est représentée comprend des bornes 8 à 17 correspondant respectivement à la quille 12 qui est le n 1 à la quille 10P qui est le n 10, les désignations 1P à 10P concernant les entrées des données des quilles dérivées des commutateurs à mâchoires GSI à GS10 qui sont représentés schématiquement à la fig. 2A. Le connecteur de parcours factice de boule BPP comprend dix connexions E16 à E25 correspondant respectivement aux con- nexions à broches de bornes d'entrée 8 à 17 et aux entrées 1P...10P de la plaquette à circuit imprimé PCI à mémoire ROM. Le mattre relais KX est constamment relié par l'inter- médiaire d'une borne E4 au connecteur de parcours factice de boule BPP qui est relié à la terre par une autre borne E29 montée sur le dispesitif BPP. La borne E4 est reliée du c8té cathode à une diode d'isolation LRDB qui est en série avec l'enroulement du relais KX, ce dernier étant relié à son extrémité opposée à une source de tension de ±0 volts. Une diode de shmuntage MRDA est reliée en sens inverse à l'enroulement du relais KX, comme cela est bien connu dans ce domaine de la technique. Comme le montre en outre la fig. 2B, une série de lignes de données de quilles PD1...PD10 qui correspondent respectivement aux quilles I à 10 et aux commutateurs à m&choires GS1...GS10 sont en corrélation avec les broches de borne E9, ElI, E8, E12, E7, E15, E6, B14, E5 et E10 qui sont respectivement connectées en parallèle par des fils de couplage J1 à J10 aux broches de borne E16 à E25 sur la moitié précédemment décrite du connecteur de parcours factice de boule BPP. Une mise à la terre commune entre les bornes E27 et E29 du connecteur de parcours de boule factice est indiquée par un fil de couplage JG. factice BPP est indiqu&e par un fil de couplage JG. Pour résumer, le connecteur de parcours factice de boule BPP relie les lignes de données de quilles PI à PDIO respective- ment aux entrées 1P à 10P de la plaquette à mémoire ROM. Les lignes de données de quilles PD1... PD10 sont reliées par l'intermédiaire de paires de contacts à relais du maitre re- lais EX, le relais EX étant compris dans une machine de réglage automatique de quilles quelconque, ou par l'intermédiaire de li- gnes directes, à des bornes de détection communes RBI... RB10 par l'intermédiaire de diodes de couplage respectives RD1... IRD10O reliées dans le sens passant entre les fiches des parcours de boule auxdites jonctions de détection communes RBI... RB10. Quand le maître relais EX est monté dans un chAssis dé- tecteur de quilles donné, les contacts 11 et 12 sont sur la ligne PIl, les contacts 15 et 16 sont sur la ligne PD2, les contacts 9 et 10 sont sur la ligne PD3, les contacts 17 et 18 sont sur la ligne PD4, les contacts 7 et.8 sont sur la ligne PD5, les contacts 19 et 20 sont sur la ligne PD6, les contacts 5 et 6 sont sur la ligne PD7, les contacts 21 et 22 sont sur la ligne PD8, les con- tacts 23 et 24 sont sur la ligne PD9 et les contacts 13 et 14 sont sur la ligne PD10. Des jonctions de détection logiques communes RB1..RB10 sont disposées respectivement, sur les lignes de données des lampes de quilles LDI... LD10, sur le côté cathode des diodes de couplage MBD-1... M3D-10, le c8té anode desdites diodes de couplage étant relié par l'intermédiaire desdites lignes de don- nées de lampes de quilles LDI à LDIO aux lampes de quilles PIt à PL10 respectivement, qui correspondent aux quilles n 1 à 10 sur la piste du jeu de boules associé au chassis détecteur de quilles. Les lampes indicatrices de quilles PL1 à PL10 sont reliées en commun à une alimentation filtrée de 12 volts par l'intermé- diaire d'une borne El montée sur l'interconnecteur principal PM, et de ce fait, par l'intermédiaire des bornes E18, E19, E17, E20, E16, E21, E15, E22, E14 et E23, aux lignes de données de lampes de quilles LDI à LD10 respectivement. L'alimentation filtrée de 12 volts est également reliée en commun aux 11 lampes indicatrices de parcours de boule BPLI à BPI11 qui correspondent respectivement aux sorties BAl à BAll de la plaquette à circuit imprimé PCI à mémoire ROM. A cet égard, les lampes de parcours de boule BPLI à BPL11 de l'interconnecteur principal PM sont respectivement connectées aux fiches de connexion E4, E6, E8, ES également une fiche de mise à la terre n 1 et une fiche de liai- son à une source de + 10 volts n 2. Sur le c8té de chaque lampe de parcours de boule BPLI à BPL11 est indiqué en suffixe le nombre de lampes individuelles reliées en parallèle pour constituer les flèches d'éclairage per- mettant d'indiquer le parcours de la boule. Par exemple, les lam- pes de parcours de boule BPL1 à BPL4 consistent chacune en 2 lam- pes montées en parallèle dans le mode de réalisation préféré, la cinquième lampe de parcours de boule BPL5 comprend 4 ampoules, la sixième lampe de parcours de boule BPL6 comprend 2 ampoules, la huitième, la neuvième et la onzième lampes de parcours de boule BPL8, BPL9 et BPL11 comprennent chacune 3 ampoules, et les septième et dixième lampes de parcours de boule BPL7 et BPL10 "0 comprennent chacune I ampoule. En faisant la corrélation entre les suffixes qui sont accolés aux lampes BPLI à BPL11 avec la l1gende indiquée sur la droite de chacune des lampes qui décrit le nombre de quilles associé à chaque flèche de parcours de bou- le, on peut voir que les flèches de parcours de boule pour quil- les multiples telles que la flèche 1-2, la flèche 1-3, la flèche 2-4 et la flèche 3-6 ont besoin respectivement de 4, 3, 5 et 3 ampoules. Tout ceci est conforme à la configuration du panneau d'affichage 12 du parcours de boule et de quilles tombées repré- senté à la fig.l. Si on se réfère maintenant à la fig.2k, la donnée de quil- les debout envoyée à l'indicateur de parcours de boules de la présente invention est dérivée des dix commutateurs à mtchoires GSI à GSIO10 du tableau détecteur de quilles PST qui sont connectés respectivement, par l'intermédiaire d'un coupleur d'informations de quilles PIC ou d'un dispositif à broches d'entrée PIC, à une série de détecteurs identiques qui seront décrits typiquement en se référant au premier et au dixième commutateur à mâchoires GS1 et GS10. Si on se réfère au commutateur à mâchoires GSI, on peut voir qu'un c8té du commutateur est relié à la terre alors que l'autre c8té est relié directement par l'intermédiaire d'une ré- sistance R4 à la base d'un transistor T1 et de là par l'intermé- diaire d'une résistance R3 à une source de tension de polarisa- tion appropriée qui est de -6,8 volts. L'émetteur du transistor T est relié à une source d'alimentation de +10 volts en commun avec tous les émetteurs d'une série de transistors T1 à T10 qui sont respectivement associés aux commutateurs à mâchoires GS1 à GS10. Le collecteur du transistor T1, qui est un transistor PNP, est relié par l'intermédiaire de résistances R2 et R1 à la terre, la jonction entre la résistance RI et la résistance R2 étant re- liée à la terre par l'intermédiaire d'un condensateur ClI et re- liée directement à la borne de porte d'un premier redresseur contr8lé à semi-conducteur SCR1. Sur le redresseur contrôlé à semi-conducteur SCR1 est monté en parallèle un condensateur C1, la cathode du redresseur SCR étrant reliée à la terre et son anode étant reliée, par l'intermédiaire d'une résistance R48 et d'une diode isolatrice MBD1, à la première ligne de donnée de lampes de quilles PLD1. Un connecteur de sortie commun 1POC comprend une série de bornes qui sont reliées à chacune des jonctions de détection RB1-RB10 conduisant aux lignes de données de lampes de quilles LD1 à LD10. De m8me, en ce qui concerne le commutateur à mâchoires GS10 de la quille n 10, un c8té du GS10 est relié à la terre a- lors que l'autre c8té est relié directement par l'intermédiaire d'une résistance R21 à la base d'un transistor PIP T10 alors que sa base est reliée par l'intermédiaire d'une résistance R22 à la source de tension de -6,8 volts. L'émetteur du transistor T10 est relié à la source d'alimentation de +10 volts alors que son collecteur est relié à la terre par l'intermédiaire de ré- sistances R23 et R24. La jonction entre les résistances R25 et R24 est reliée à la terre par l'intermédiaire d'un condensateur C20 et reliée directement à la borne de porte d'un dixième re- dresseur contr8lé à semi-conducteur SCR10 qui est particulier à la dixième quille sur la piste associée au tableau de détection de quilles PST et aux commutateurs à mâchoires GS1 à GS10. Le redresseur contr8lé à semi-conducteur SCR10 a sa cathode à la terre, son anode reliée en parallèle à la terre par l'intermé- diaire d'un condensateur C10 et son anode reliée directement par l'intermédiaire d'une résistance R49 à la ligne de données DI0 Il 2485769 de la lampe de quille PLI0 de même qu'à la jonction de détection commune RB10 qu'elle contient. Cette connexion est réalisée par l'intermédiaire du connecteur de sortie commun 1POC. Ainsi, on prévoit des circuits de déclenchement SCR semblables pour chaque commutateur à mâchoires dans la série des dix commutateurs à ma- choires GS1 à GS10 respectivement. En conséquence, quand un com- mutateur à mâchoires est fermé, le transistor qui lui est asso- cié est amené à l'état conducteur, ce qui provoque l'application d'un potentiel de polarisation à la porte du SCR qui lui est as- socié qui se déclenche et tire le courant filtré de +12 volts par l'intermédiaire d'une ligne de données particulière LD1, à ID10 pour éclairer une lampe de quille particulière PLI à PL10 et maintenir le SCR à l'état conducteur jusqu'au moment o des moyens extérieurs sont appliqués pour éteindre la lampe indica- trice de quille particulière PL1 à PLIO0 (c'est-à-dire que le filtrage est retiré de l'alimentation de +12 volts et que les lampes s'éteignent quand la tension tombe à zéro). Pour compléter la description des fig.2A et 2B, une borne d'entrée de porte de déclenchement (SET) est prévue aux bornes d'entrée de la plaquette à circuit imprimé PCI à mémoire ROM qui est reliée par un conducteur de signal de déclenchement SSL au collecteur d'un transistor 1TPN T14 dont l'émetteur est à la ter- re et dont la base est reliée à une jonction d'entrée logique LJI, cette dernière étant reliée à la source de tension de -6,8 volts par l'intermédiaire d'une résistance R50, à une entrée SI d'un premier état par l'intermédiaiaire d'une résistance R51, à une entrée S2 d'un second état par l'intermédiaire d'une résis- tance R52, les entrées d'état SI et S2 représentant les condi- tions diverses du détecteur de quilles qui est surveillé, comme cela sera décrit plus complètement ci-après. En outre, la jonc- tion de détection logique LJ1 est reliée par une résistance R53 au collecteur d'un autre transistor NPN T6 dont le collecteur est relié à la source de tension de +10 volts par une résistance R54. L'émetteur du transistor T6 est à la terre et la base du transistor T6 est reliée à une seconde jonction de détection lo- gique LJ2 qui est reliée par une résistance R55 à la source d'a- limentation de -6,8 volts, par une résistance R56 à une troisiè- me entrée d'état S3, par une résistance R57 à une quatrième en- trée d'état S4, par une résistance R58 à la première entrée d'état SI et par une résistance R59 à la seconde entrée d'état 12 2485769 B 2o s2. Ainsi, le transistor T6 est relié selon une configuration de porte NONIT-OU à ses diverses résistances et entrées -et comman- de de ce fait une configuration d'une porte OU-NON comprenant le transistor T14 et ses diverses résistances et entrées d'état. Ces deux portes agissent ensemble pour émettre un signal d'entrée de déclenchement (SET) indiqué de façon générale sur la fig.1 comme étant l'entrée de porte de déclenchement (SET) de la pla- quette à circuit imprimé PCI et également identifié comme porte d'entrée de déclenchement (SET) de la plaquette à circuit impri- mé PCI sur la fig.2B, le signal de la porte de déclenchement étant transmis par la borne d'entrée 5. Quand on détecte les conditions d'entrée du détecteur de quilles associé, les entrées d'état SI, S2, S5 et S4 sont définies comme suit, leur valeur logique étant en corrélation avec les degrés de rotation du tableau de la machine détectrice de quilles pour les deux entrées d'état S1 et S2, avec la présence d'un cy- cle normal/anormal pour la troisième entrée d'état S5 et avec les quilles présentes pour la quatrième entrée d'état S4. SI = 0 pour une rotation de 260 . 350 de la table de la machi- ne de détection de quilles, S2 = O pour une rotation de 66 à 186 de la table de la machine de détection de quilles, S5 = O pour un cycle normal (par exemple absence de quilles dé- centrées, pas de fautes, ou table de la machine détectrice de quil- les) S4 = I pour des quilles quelconques présentes sur la table de la machine détectrice de quilles. Lorsqu'il s'agit de conditions autres que celles qui sont spécifiées, les valeurs logiques inverses respectives sont ap- pliquées à S1, S2, S5 et S4. On décrira maintenant avec référence aux fig.3A, 3B, 5C et 5D un mode de réalisation préféré d'une plaquette à circuit imprimé PCI à mémoire ROM destinée à l'indicateur de parcours de boule de la présente invention, en commençant par les entrées 1P à 10P qui correspondent respectivement aux bornes d'entrée 8 à 17, avec l'entrée de porte de déclenchement (SET) de la borne 5, l'alimentation en courant continu de +10 volts qui est appliquée à la borne 2 et la borne d'entrée I reliée à la terre, et on commencera par cet ensemble commun de connexions d'entrée aux connexions de sortie BA1 à BA11 décrites précédemment avec réfé6- rence aux fig.2A et 2B. Les bornes d'entrée 8, 9, 10 et 11 qui correspondent res- pectivement aux bornes d'entrée 1P, 2P, 3P et 4P de la plaquette à circuit imprimé PCI sont reliées par l'intermédiaire de diodes isolantes conductrices en sens inverse CR1, CR2, CR3 et CR4 res- pectivement aux bornes 2, 3, 6 et 7 du dispositif optique U3 qui leur est accouplé. Ces connexions des bornes des anodes des dio- des isolantes CR1 à CR4 sont couplées aux cathodes des diodes individuelles émettrices de lumière (LED) illustrées en LED1 qui commandent la diode photosensible ou le commutateur LSTI pour * coupler optiquement une indication d'entrée d'une quille parti- culière restant debout sur la piste quand on a envoyé la première boule. Les diverses diodes émettrices de lumière qui sont montées dans le coupleur optique U3 sont soumises à une polarisation de commande qui provient d'un premier circuit UIA de commande de la diode lumineuse pourvu de bornes de sortie 2, 4, 5 et 6 qui sont respectivement reliées pour fournir les tensions de polarisation de comande aux bornes d'entrée 1, 4, 5 et 8 du coupleur optique U3. De premier circuit de commande UIA comprend également une borne de sortie 3 de polarisation de commande, sur la borne 1, d'un second coupleur optique U4 comprenant une LED5 et un tran- sistor LST5 sensible à la lumière, à titre d'illustration. Un second circuit de commande de LED ou circuit addition- nel UIB, comprend des bornes 3, 4 et 6 qui sont reliées respec- tivement aux bornes 4, 5 et 8 du coupleur optique U4 pour appli- quer une polarisation de commande au reste de ce circuit alors qu'un troisième coupleur optique U5 est prévu avec une LED 9 et un transistor LST9 photo-sensible associé, correspondant à la borne d'entrée 9P, le second circuit de commande de LED UIB ayant respectivement des bornes 2 et 5 qui appliquent une polarisation aux bornes d'entrée 1 et 4 dudit coupleur optique U5. Ceci com- plète le circuit de polarisation de commande des coupleurs opti- ques U3, U4 et U5. Les bornes d'entrée restantes 5P à 10P sont reliées par l'intermédiaire de diodes isolantes CR5 à CR10 respectivement _13 14 2485769 aux bornes 2, 3, 6 et 7 du coupleur optique U4 et aux bornes 2 et 3 du coupleur optique U5. Les émetteurs des divers transis- tors photosensibles tels que LST1, LST5 et LST9 sont tous reliés à la terre par un conducteur commun GL relié aux bornes 16, 13, 12 et 9 du premier coupleur optique U3, aux bornes 16, 13, 12 et 9 du second coupleur optique U4, et aux bornes 8 et 5 du troisiè- me coupleur optique U5. La puissance est envoyée aux bornes n 1 des circuits de commande de LED respectifs UIA et UIB en prove- nance du collecteur du transistor Q2 de type PNP qui est relié par son émetteur à la source de puissance de 10 volts par une diode de couplage CRIl qui est conductrice dans le sens de l'é- metteur. La base du transistor Q2 est reliée par une résistance R18 à la source de puissance de + 10 volts et par une résistance R17 au parcours conducteur vers l'avant d'une diode de couplage CR12 pour parvenir au collecteur d'un transistor WN Q1, ce der- nier ayant son émetteur relié à la terre et sa base reliée par une résistance R13 à la terre et par une résistance de couplage R12 à la borne 13 d'un module U14 à porte NON-OU U14 pourvue de bornes d'entrée n 1l et 12 qui sont reliées en commun aux bornes 5 et 6 d'un module U12 à portes NON-OU U12 et à la borne d'entrée 11 du module U12 à porte NON-OU U12. Le module U12 comprend des bornes 8 et 9 multiples, reliées par une résistance R14 à la source d'alimentation de + 5 volts, par un condensateur C38 à la terre et à la borne 5 de la porte de déclenchement 5 des bornes d'entrée de la plaquette à circuit imprimé PCo. La borne 10 du module U12 à portes NON-OU est reliée aux bornes multiples 5 et 6 de ce module; la borne 4 de ce module est reliée aux bornes multiples 2 et 3 de ce module; la borne 1 de ce module est reliée à une résistance R15 et à la borne 12 de ce module, ce dernier étant relié à la terre par un condensateur C12 et la borne 13 de ce module étant reliée aux bornes multiples 8 et 9 d'un autre module U13 à porte NON-OU. Pour compléter la connexion de la borne d'entrée à la pla- quette à circuit imprimé PoC1, la borne d'entrée 2 est reliée à la source d'alimentation de + 10 volts et de là à la borne n 1 d'un module régulateur de tension U17 comprenant une borne 3 reliée à la terre et une borne 2 recevant une tension de + 5 volts, un condensateur d'entrée Cl étant relié entre le + 5 V et la terre. 4-0 La borne d'entrée 1 de la plaquette à circuit imprimé PCI 2485769 est reliée à la terre. Le module U13 à portes NONT-OU (Fig.3B) comprend une borne reliée aux bornes 5 et 6 de ce module qui sont en outre reliées à la borne 11 de ce même module. La borne 4 du module U13 est re- liée aux bornes 2 et 3 de ce module; la borne I de ce module est reliée par une résistance R16 à la borne 12 de ce module, elle- m8me reliée à la terre par un condensateur C3; la borne restante 13 du module U13 est reliée aux bornes 8 et 9 d'un autre module U11 à porte NTON-OU (Fig.3C). La borne 13 du module U12 est également reliée aux bornes 8, 9, 11 et 12 d'un autre module U8 à portes NON-OU pour complé- ter les interconnexions des modules U12 et U13 avec le reste du circuit des fig.3A-3D. Trois modules U6, U7 et U8 à portes NON-OU déterminent une connexion entre les coupleurs optiques respectifs U3, U4 et U5 et la pastille à mémoire ROM U15. Le coupleur optique U3 comprend des bornes de sortie 15, 14, 11 et 10 qui sont reliées respectivement aux bornes d'entrée 8, 11, 3 et 6 du module U6 à porte NON-OU. La borne 7 du module -1 U6 est à la terre alors que ses bornes 9, 12, 2 et 5 sont comman- dées en commun par la borne 10 du module U8 qui est sensible à la sortie de la borne 13 du module U12, comme cela sera décrit plus complètement plus loin. Le coupleur optique U4 a ses bornes de sortie 15, 14, 11 et 10 qui commandent respectivement les bornes d'entrée 8, 11, 3 et 5 du module U7 à porte NON-OU, ce dernier ayant sa borne 9 commandée par la borne 10 du module U8 et ses bornes 12, 2 et 5 commandées par la borne 13 du module U8, qui est également sensi- ble à la sortie de la borne 13 du module U12. La borne 7 du modu- le U7 est reliée à la terre, de mème que la borne 7 du module U8. Le coupleur optique U5 comprend des bornes de sortie 7 et 6 qui commandent les bornes 3 et 6 du module U8, ce dernier ayant ses bornes 2 et 5 commandées conjointement par la borne 13 du module U8. Un circuit de commande U2 à porte NON-OU est prévu de manière que ses bornes 2, 3 et 4 soient reliées à la source de tension de + 5 volts, que sa borne 14 soit reliée à la source de tension de + 5 volts et à la terre par l'intermédiaire d'un condensateur 04. Celui-ci constitue un condensateur de découplage entre la source de tension de + 5 volts et la terre et il est également utilisé de manière similaire pour des condensateurs non représen- tés et reliés aux bornes correspondantes polarisées sur + 5 volts 16 2485769 sur les modules U6 à U16, comme cela sera décrit avec référence à chacun de ces modules. De ce fait, le condensateur C4 constitue une connexion typique. les bornes 7, 5, 1 et 6 du module U2 com- mandent les bornes 8, 11, 3 et 6 respectivement du module U6. Les bornes 8, 10, 11 et 9 commandent les bornes 8, 11, 3 et 6 du mo- dule U7. Les bornes 13 et 12 du circuit de commande U2 commandent les bornes 3 et 6 respectivement du module 1U8. Les sorties des modules terminaux U6, U7 et U8 sont repré- sentés avec des bornes 14 qui portent à côté l'indication "+ 5 volts". Ces bornes 14 sont chacune pourvues d'un condensateur de découplage semblable au condensateur C4 destiné au circuit de commande U2. Le module U6 à portes NON-OU comprend des bornes de sortie , 13, 1 et 4 qui correspondent respectivement aux bornes d'en- trée 5, 6, 7 et 4 respectivement de la mémoire ROM (PROM), qui fournissent les entrées AO, Aq, A2 et A3 respectivement à la mé- moire ROM (PROM) U15. La borne 8 de la mémoire U15 est à la mas- se. Le module U7 à portes NON-OU comprend des bornes de sortie 10, 13, 1 et 4 qui commandent les bornes 3, 2, I et 15 respecti- vement de la mémoire ROM (PROM) U15, déterminant de ce fait les entrées respectives A4, A5, A6 et A7 de celle-ci; le module U8 à portes NON-OU comprend des bornes de sortie 1 et 4 qui corres- pondent aux bornes d'entrée 14 et 13 respectivement de la mémoire ROM (PROM) U15, ce qui fournit les entrées respectives A8, A9 de celle-ci. On peut utiliser plusieurs versions différentes du module U15, par exemple une mémoire ROM à 16 broches (Signetics 8228 (16 broches) ROH (1024 x 4) 4096 Bipolar I Package) qui est dési- gnée simplement par le nombre des broches de bornes, ou une mémoi- re PROM à 18 broches (Signetics 825136/137 (18 broches) PROM (1024 x 4) 4096 Bipolar F Package) qui est désignée par les numé- ros des broches entre parenthèses sur la fig.3B. On décrira le mode de réalisation préféré en se référant aux nombres ordinaires de broches de bornes, l'explication étant la même en ce qui con- cerne les nombres des broches de bornes entre parenthèses. La mémoire ROM (PROM) comprend également la borne 16 qui est une borne soumise à une polarisation de + 5 volts, qui, comme décrit précédemment en ce qui concerne le circuit de commande U2 à por- tes NON-OU, comprend un condensateur de découplage relié entre 17 2485769 cette borne et la terre. La mémoire ROIH (PROM) comprend quatre sorties 01, 02, 03 et 04 qui correspondent respectivement aux bornes de sortie 12, 11, 10 et 9. Ces bornes 12, 11, 10 et 9 de la mémoire ROM U15 comman- dent les bornes d'entrée 23, 22, 21 et 20 qui correspondent res- pectivement aux entrées A, B, C et D d'un décodeur/démultiplexeur U16 o A comprend le bit le moins significatif (LSB) et l'entrée D comprend le bit le plus significatif (IhSB). Le décodeur/ démul- tiplexeur U16 est pourvu d'une borne 12 à la terre et d'une pre- mière et seconde bornes G1 et G2 qui sont raccordées aux bornes 18 et 19 habituellement reliées à la borne de sortie 10 du modu- le Ull à portes NON-OU. Le décodeur/démultiplexeur U16 comprend une borne 24 reliée à la source de + 5 volts et cette borne com- prend un condensateur de découplage qui est relié à la terre, comme décrit précédemment en ce qui concerne le circuit de com- mande U2. La borne 1 est une broche de borne non utilisée du décodetu démultiplexeur U16, alors que la borne 2 comprend une sortie n 1 o20 pour le décodeur/démultiplexeur. Les sorties I à 11 correspondent aux bornes de sortie 2 à 11 et 13 respectivement du décodeur/ démultiplexeur U16. Les sorties non utilisées 12, 13, 14 et 15 correspondent à des broches inutilisées 14, 15, 16 et 17, comme le montre la figure. Les sorties du décodeur/démultiplexeur U16 sont couplées aux circuits de validation des flèches de parcours de boule au moyen des modules U9, U10 et Ull à portes NON-OU qui seront main- tenant décrits. Le module U9 comprend une borne 7 à la terre et une borne 3o 14 reliée à la source de + 5 volts, pourvue d'un condensateur de découplage à la manière précédemment décrite avec référence au dispositif de commande U2. Les modules U10 et Ull comprennent également des bornes similaires 14 pourvues d'une alimentation de + 5 volts qui leur est reliée et pourvues également de condensa- teurs de découplage. Les bornes de sortie 2, 3, 4 et 5 du module U16 sont re- liées respectivement aux bornes multiples 5/6, 2/3, 8/9, 11/12 du module U9. Les bornes de sortie 6, 7, 3 et 9 du décodeur/démultiple- xeur U16 sont reliées respectivement aux bornes multiples 8/9, 11/12, 2/3 et 5/6 du module U10 et les bornes 10, 11 et 13 du décodeur/démultiplexeur U16 sont reliées respectivement aux bor- nes multiples 5/6, 11/12 et 2/3 du module U11. Les sorties BAI à BAIl de la plaquette à circuit imprimé PC1 comprennent les bornes d'anode d'une pluralité de redresseurs contr8lés à semiconducteur SCRIA à SCR11 A respectivement, dont les bornes de porte sont reliées directement aux bornes de sortie 4, 1, 10 et 13 du module U9, aux bornes 10, 13, 1 et 4 du module U10, et aux bornes 4, 13 et I du module Ull. Les bornes des por- tes et les bornes de sortie qui viennent d'être indiquées des modules U9, U10 et Ull sont également reliées respectivement par des résistances R1 à RM aux bornes de cathode des redresseurs SCRIA à SCR11A respectivement. Les résistances R1 à R11 sont shuntées respectivement par des condensateurs C16 à C26 et les parcours anode-cathode des redresseurs SCRIA à SCR11A sont shuntés respectivement par des condensateurs respectifs C24 à C37 pour compléter les circuits d'excitation des flèches de parcours de boule. Comme décrit précédemment avec référence à la fig. 2B, les bornes de sortie BAI à BAIl correspondent aux bornes de sortie respectives 22, 24, 26, 29, 23, 31, 28, 21, 25, 30 et 27 de la plaquette à circuit imprimé PCI. Les légendes des flaches parti- culières des parcours de boule qui correspondent à ces numéros de broches et aux sorties BA1 et BAl sont indiquées sur la fig. 3C sur la droite desdites broches de bornes. Ceci termine la description détaillée des interconnexions de la fig.3. Lorsque le dispositif de la présente invention fonctionne, le plateau indicateur 12 de la fig.1 indiquant la chute des quil- les et le parcours de la boule portent les mêmes références d'i- dentifications pour les quilles qui sont debout que les lampes PLI à PT10, et pour les parcours de boule particuliers les numé- ros BPL1 à BPL11 des lampes de parcours de boule en corrélation avec les légendes qui sont indiquées à côté des lampes respecti- ves de la fig.2B. A titre d'illustration, le fonctionnement du dispositif de la présente invention sera décrit en supposant que la première boule a été envoyée et que les quilles n 1 et n 2 restent debout, comme indiqué par les lampes PL1 et PL2 respectives de l'indica- teur de quilles restant debout. On supposera en outre que la machine de détection de quilles qui a été mise en marche et que le câble de la machine qui porte les commutateurs à mâchoires GS1 à GS10 de la fig.2A a été amené à sa position à 250 au cours du premier cycle de la boule et a saisi les quilles n 1 et n 2 dans ses mâchoires, comme cela est bien connu, en refermant de ce fait les commutateurs à mâchoires GSI et GS2. Les autres com- mutateurs à mâchoires GS3 à GSI0 restent ouverts. Quand la table de la machine avance vers la position à 260 lors de son cycle de fonctionnement, le signal REGIAGE DE PORTE passe d'un état bas à un état élevé du fait du signal d'é- tat SI qui commande la base du transistor T14 par l'intermédiaire de la résistance R51, et qui rend de ce fait le transistor 14 non passant et augmente le potentiel de la broche n 5 de REGIAGE DE PORTE de la plaquette à circuit imprimé PCI à une tension lo- gique élevée. Le résultat est que les bornes 8 et 9 du module Ul2 reçoi- vent le signal de C001ANUDE tel qu'illustré aux fig.3SD, et de là par la borne de sortie 10 et les bornes 11, 12 et 13 du module U14 pour commander la base du transistor Q1 au moyen des résistan- ces d'entrée R12 et R15. Quand le transistor QI est rendu passant, le transistor Q2 devient également passant par l'intermédiaire de la résistance R17 et de la diode de couplage CR12. De ce fait, le transistor Q2 met en circuit les diodes émettrices de lumière du circuit U5 qui est couplé optiquement, les diodes étant couplées aux bornes 1/2 et 3/4 qui correspondent aux bornes 1 et 2 des entrées 1P et 2P de la plaquette à circuit imprimé PCI à mémoire ROM. Ces LED qui comprennent la LEDI1 et la ILED2, cette dernière n'étant pas représentée, sont éclairées lors de la mise en fonc- tionnement des redresseurs contr8lés SCR1 et SCR2 de la plaquette à circuit imprimé PC4 de la fig.2A en réponse à la fermeture des commutateurs à mâchoires GSI et GS2. Les étages à transistor Q1 et Q2 sont donc utilisés pour limiter l'envoi du courant au chas- sis détecteur de quilles seulement pendant le temps pendant le- quel le signal de COMLDE est appliqué et qui correspond à un mouvement des commutateurs à mâchoires de la table de la machine entre 260 et 350 , le signal de COYELNDE ayant de ce fait une durée d'environ 1,5 seconde. Du fait de l'activation des redresseurs contr8lés SCR1 et SCR2, la source de puissance filtrée de + 12 volts est reliée par l'intermédiaire du connecteur principal PF à la borne El par l'intermédiaire des première et seconde lampes PL1 et PL2 qui in- diquent des quilles debout, puis respectivement par les bornes E-8 et E19 et les lignes LDI et LD2 en passant par les diodes ^iBDI et IBD2, et de là pour parvenir à la terre par l'intermédi- aire desdits redresseurs. Cette polarisation amène les jonctions de détection logi- ques RB1 et RB2 à des niveaux de tension logique bas compris en- tre 0,5 et 1,5 volts alors qu'elle maintient les autres jonctions de détection logique RB3 à RB10 à un niveau logique élevé de 12 à 14 volts. De ce fait, les bornes d'entrée 8 et 9 de la plaquet- te à circuit imprimé PCI et correspondant aux entrées 1P et 2P sont faibles et le courant est tiré par l'intermédiaire des dio- des émettrices de lumière LED1 et LED2, ce qui provoque l'émission de lumière et l'excitation des transistors détecteurs de lumière LST1 et LST2 (ce dernier n'étant pas représenté), le résultat étant des signaux de sortie aux bormnes 15 et 14 respectivement du dispositif U3 optiquement couplé. Si on se réfère en outre à la fig.3D, le module U12 est représenté sous forme de connexions en série d'une multiplicité de portes NON-OU qui commandent une résistance R15 et un conden- sateur C2, un circuit de synchronisation assurant un retard appro- prié pour stabiliser les tensions de données provoquées par la présence de quilles debout avant de fournir l'information de don- née au module U15 de la mémoire ROM (PROM). Environ 10 millise- condes à partir de la réception du signal de COMMANDE, la borne 13 du module U12 est commandée pour passer à un état logique élevé. Cet état logique élevé se présente sur les bornes 8 et 9 et 11 et 12 du module U8. Ceci amène les bornes 13 et 10 du mo- dule U8 à passer à un état bas et à laisser passer tous signaux présents sur les bornes d'entrée des modules U6, U7 et U8 qui existent en provenance des modules U3, U4 et U5. Dans le présent exemple, les signaux au niveau des bornes 8 et 11 du module U6 et provenant respectivement des bornes 15 et 14 du module U3 sont mis en circuit par l'intermédiaire des bornes 10 et 13 respecti- vement du module U6. Du fait que les bornes 15 et 14 du module U3 sont à l'état bas du fait de l'action des isolateurs optiques, des signaux à l'état bas sont présents au niveau des bornes 8, 9 et 11/12 du module U6 du fait que les bornes 9 et 12 sont com- O40 mandées par les bornes 13 et 10 du module U8, comme indiqué 21 2485769 précédemment. La fonction NITON-OU engendre une sortie à l'état élevé au niveau des bornes 10 et 13 du module U6 qui correspon- dent aux adresses A0 et A1 (bornes 5 et 6 respectivement) dans la mémoire ROIM (PROM) U15. Celle-ci est un dispositif logique positif et les modules U6, U7 et U8 remplissent de ce fait une fonction de porte et d'inversion logique entre les circuits dé- tecteurs de quilles restées debout et la mémoire R0OY (PROH). En conformité avec le concept de sommation et de formula- tion d'adresses indiqué plus haut, l'adresse formée par un niveau logique élevé aux adresses d'entrée A0 et A1 est de 5. Cet empla- cement de la mémoire ROM (PROM) contient un mot ou un code binai- re de 4 bits correspondant aux parcours de boule 1-2 qui corres- pondent de leur c8té aux lampes de parcours de boule et à la flèche BPL5. Ceci est conforme au tableau représentatif de la logique d'adresses indiqué ci-dessus et résultant de l'activation sélective des lampes de parcours de boule BPL1 à BPLI1 sur le panneau d'affichage 12. Quand l'adresse se présente aux entrées d'adresse A0 à A9 de la mémoire ROI (PROM) (par les bornes d'entrée 5, 6, 7, 4, 5, 2 1, 15, 14 et 13 respectivement), il faut prévoir une durée nie avant que les mots stockés dans la mémoire ROM (PROM) soient lus aux bornes de sortie 01 à 04 (bornes 12, 11, 10 et 9 respectivement). Pour utiliser correctement les diverses combinaisons ROM/ PROM disponibles chez les fabricants, les signaux de porte qui sont envoyés à ces dispositifs doivent 8tre transmis par des cg- blages à l'état de ?LRCHE de manière que lorsqu'on utilise une mémoire ROM ou PROIH particulière, elle soit toujours validée et qu'elle réponde aux adresses d'entrèe. Dans le cas o certains types de mémoires ROM ou PROM ne sont pas pourvus de moyens de porte, il faut alors utiliser d'autres moyens logiques, d'une manière connue de l'homme de l'art. Le mot de sortie qui apparaît aux sorties 01 à 04 de la mémoire ROII U15 est envoyé directement au décodeur/démultiplexeur U16 à ses entrées respectives A à D (bornes 23, 22, 21 et 20 res- pectivement). Le décodeur/démultiplexeur U16 décode le mot ROE reçu et fournit une unique sortie pour toutes les combinaisons d'entrées binaires telles qu'elles sont définies par le mot R01I. Ce mot ROIi particulier est représenté sur le tableau de sortie R0Ii par 1010, en partant de la sortie 01 pour aller à la sortie 22 2485769 04. Ainsi, l'entrée A, B, C, D du décodeur/démultiplexeur est de même 1010 dans cet ordre. Ceci est représentatif du fait qu'il est souhaitable d'éclairer la flèche définissant le parcours de boule 1-2. De ce fait, mune entrée 1010 aux bornes A-B-C-D du dé- codeur/démultiplexeur devrait avoir pour résultat l'excitation du redresseur contr8lé SCR5A et la lampe de parcours de boule DPL5. Tenant compte de ceci, on fera la description du fonction- nement jusqu'à ce qu'on obtienne ce résultat. Le décodeur/démultiplexeur U16 présente un niveau logique bas à sa sortie 5 qui correspond à la borne de sortie 6 qu'elle porte, et applique de ce fait cet état logique bas aux bornes 8 et 9 du module U10, entraînant une inversion logique qui résulte en un niveau logique élevé à la borne de sortie 10 du module U0IO soumettant de ce fait la borne de porte du redresseur contr8lé SCR5A à un courant de polarisation qui le met en service et allu- me les lampes de parcours de boule BPL5 par l'intermédiaire de la sortie BA5 et de la borne 23 de la plaquette à circuit imprimé PCI. Reveant à la fig.2B, on notera que l'interconnecteur princi- pal comprend une borne E15 correspondant à la sortie BA5 et à la borne 23 de la plaquette à circuit imprimé PCI à laquelle sont reliées les lampes du parcours de boule BPL5 (ces quatre lampes). L'autre c8té de cette lampe de parcours de boule BPL5 est relié par l'intermédiaire d'un conducteur commun à la source de puis- sance filtrée de + 12 volts et est donc excité par l'intermédi- aire du redresseur contr8lé SCR5A qui est relié à la terre par sa cathode. Pour maintenir une synchronisation appropriée entre la mémoire ROI et le démultiplexeur, le signal de porte destiné au démultiplexeur U16 est formé avec un retard d'environ 10 milli- secondes obtenu par le module U13, la résistance R16 et le con- densateur C03. Ce retard commence son cycle après que le retard formé par le module précédent U12, la résistance R15 et le con- densateur C2 se soit écoulé. Lorsque ce retard de 10 ms est écoulé, les bornes de porte GI et G2 (bornes 18 et 19 respectivement) du décodeur/ démulti- plexeur sont amenées à l'état bas du fait qu'elles sont été in- versées par la porte NON-OU du module Ull (par sa borne 10) qui, de son c8té, a été excitée par l'intermédiaire de ses bornes 8 et 9 et par la borne 13 du module U13. Toutes les autres bornes de sortie du décodeur/démultiplexeur sont maintenues à un état logique élevé. Ce retard est prévu pour compenser la durée néces- saire au changement d'adresse dans la mémoire RO0 (PROh) qui doit être émis en sortie. La sortie 5 du décodeur/démultiplexeur U16 étant à l'état bas est inversé dans le module U10 comme décrit précédemment. Ainsi, les modules U9, U10 et U11, à l'exception de la dernière porte NONI-OU disponible dans U11, font fonction de dispositifs de commande inverseurs pour la sortie du décodeur/ démultiplexeur en présentant des niveaux logiques corrects qui leur sont associés aux portes des redresseurs contr8lés respectifs SCRIA à SCRIIA, qui sont représentatifs des sorties respectives BAI à BAIl du parcours de boule et également des lampes respectives BPLI à BPL11 du parcours de boule. En ce qui concerne le redresseur contr8lé SCR5A, la résis- tance R5 qui lui est associée forme une porte pour la résistance qui développe une tension de cathode alors que les condensateurs et 031 qui lui sont associés forment un réseau capacitif qui supprime les tensions transitoires. Des réseaux semblables sont formés par des réseaux résistance/condensateur qui sont associés aux autres redresseurs contr8lés SCRIA à SCR11A. Le redresseur contr8lé SCR5A reste à l'état de marche sous l'action de l'alimentation filtrée de + 12 volts provenant du chassis de commande et aucune action supplémentaire n'est demandée au circuit de la mémoire ROM lorsqu'un SCOR spécifique a été sé- lectionné. L'ensemble de l'action décrite ci-dessus s'effectue en millisecondes, et on utilise en conséquence un signal de com- mande de porte de 1,5 seconde pour constituer l'unique signal principal de l'ensemble du dispositif.. Comme il ressort de la description qui précède et de la description du mode de fonctionnement du dispositif de l'inven- tion, la fermeture des commutateurs à mâchoires GSI à GS10 est détectée par une condition logique basse et transmise par ltinter- * médiaire de circuits d'isolation et de conversion logique appro- priés, à une mémoire logique positive R0H (PROI) o les adresses sont codées cumulativement en faisant la somme des indications pondérées des entrées des quilles debout et conformément aux ta- bleaux d'adresses à valeur codée. Ces entrées provoquent la gé- nération de mots codés mis en mémoire qui sont représentatifs d'adresses particulières qui, au moyen d'un décodeur/démultiple- xeur, constituent des codes correspondant aux flèches de parcours 24 2485769 de base spécifiques qui sont éclairées par les lampes de parcours de boule BPTI1 à BP3II et représentées sur la face du panneau d'affichage 12 de parcours de boule et de quilles debout, comme indiqué sur la fig.1. Ainsi, on obtient une conversion entrée- vers- sortie très simple et instantanée des données concernant les quilles debout en une direction optimale du parcours de la boule en corrélation avec ces données des quilles debout en vue d'un rendement maximum en supposant qu'une boule puisse être en- voyée dans la bonne direction qui est indiquée par le parcours de boule affiché* PIECES DETACHEES Fournisseur Bourns - Trimpot Product Division Bourns - Trimpot Produce Division Bourns - Trimpot Référence fournisseur 4306R-101-471 4306R-101-471 4114R-022-103 Description Réseau résis- tant 470 OI11+ 2,o Réseau résis- tant 470 oHi+ 2/o Réseau résis- tant KOHN 14 broches LINTRONIX LI2TRONIX LINTRONIX TLQ74 ILQ74 ILD-74 Isolateur opti- que ILQ-74 16 broches Isolateur opti- ue ILQ-74 I6 broches Isolateur opti- que ILD-74 8 broches IIARRIS - ATIOA'L TEED3YIE S SIGNETICS MOTOROLA NATIONAL T.I. SIGNETICS SIGNETICS MIsONOLITHIC ?SUIORIES, INC. NATIONAL TELEDYNE S HARRIS U16 HD 74C02 M1H 74002 IY 74002 N7402 MC 7402 D DI 7402 N SN 7402 N 82S136/137 P/N 6353-IJ 1-1 740154 1II 740154 IID 740154 PORTE NON-OU positive 74C02 14 broches PORTE ITON-OU positive N7402 14 broches Hémoire ROM bipolaire à 4096 BITS (1024 x 4) 16 broches (1024 x 4) 18 broches Mémoire PROM 4K (1024 x 4) 18 broches décodeur/multi- plexeur 74C1 54 24 broches (4 lignes à 16 lignes) UIA UIB U2 U3 U4 U5 U6-U15 U14 U15 26 2485769 Les brochures suivantes concernant des puces de circuits intégrés disponibles dans le commerce et utilisées dans le cadre de la présente invention, telle que décrite ci-dessus, peuvent être consultées dans le commerce. Feuille de données Iflf 74C02 "Quad 2-input NORGATEn de NATIONAL Semiconductor ILD-74 ("Opto Isolators", P.21, 35) de LINTRONIX ILQ-74 ("Opto Isolators" p.21, 35) de L INTRONIX MNodèle 4306R-101 ("SIP resistor networks" p.10) de Bourns - Trimpot Division Il I4Modèle 4308R-101 ("SIP resistor networks", p.10) de BournsTrimpot Division n,.I.q54C154/MM74C1 54 (p.48-50), de National Semiconductor U n4096-B3IT Bipolar ROH" (p.28, 53) de SIGNETICS e n"54/74 Families of Compatible TTI Circuits" (p. 5-9) de Texas Instruments q"54/74 SSI Devices" de National Semiconductor On comprendra que l'indicateur de parcours de boule de jeu de boules à sélecteur de parcours de boule à mémoire ROM puisse 9tre modifié par l'homme de l'art sans s'écarter de l'es- prit et du champ d'application de l'invention. REVENDIOATIONS 1.- Indicateur de trajectoire optimale de boule pour jeu de boules, comprenant un détecteur de quilles, un dispositif (12) d'affichage de quilles sur lequel sont électivement éclai- rées des flèches (BPLI-11) de parcours de boule, et des moyens (GS1-10) détecteurs de quilles qui sont sensibles aux quilles restées debout lorsqu'on a envoyé la première boule d'un jeu, caractérisé en ce qu'il comprend: des moyens (10, 12) pour sélectionner et éclairer un par- cours optimal de boule et une flèche de parcours de boule qui lui correspond en vue de l'envoi d'une seconde boule au cours du Jeu, ces moyens comprenant: une pluralité de moyens (GS1-10, T1-10, SCR1-10, PDI10) d'entrée de données de quilles debout correspondant respective- ment & chaque position de quilles debout sur l'allée d'un jeu de boules et sensibles & la présence et à l'absence de quilles restées debout dans lesdites positions o les quilles doivent 8tre debout pour engendrer respectivement des premier et second signaux représentatifs d'état logique; 0 une mémoire morte (U15) comprenant une pluralité d'entrées d'adresses (AO_9) qui sont respectivement en corrélation avec lesdits moyens d'entrée de données de quilles debout et reliées à ceux-ci pour recevoir les informations concernant les quilles restées debout représentées par une combinaison desdits premier et second signaux d'état logique; ladite mémoire morte (U15) convertissant les combinaisons desdits premier et second signaux d'état logique auxdits moyens d'entrée d'adresses en un code de sortie particulier à un par- cours optimum de boule pour chacune desdites combinaisons; et des moyens de décodage (U16) et d'excitation (U9-11) qui reçoivent le et répondent audit code de sortie pour valider sélectivement une flèche de parcours de boule sur l'écran indi- cateur de position des quilles (U12) qui représente le parcours optimal de la boule. 2.- Indicateur selon la revendication 1, caractérisé en ce qu'il comprend une source de puissance, ladite pluralité de moyens d'entrée de données de quilles debout comprend: un canal de données (PD1-10) représentatif de chaque posi- tion de quille debout et relié normalement à la source de puis- sance pour fournir un second signal inversé d'état logique en réponse à l'absence d'une quille dans une position o elle de- vrait être debout; des moyens (GS1-10, T1-10, SORI-O10) de génération d'état logique dans chaque canal de données comprenant des moyens d'im- pédance pour établir une interconnexion sélective avec la sour- ce; et des moyens de commutation (SCRI-O10) à commande par portes dans chaque canal de données et répondant à la présence d'une quille debout dans une position correspondante o elle doit être debout pour interconnecter lesdits moyens d'impédance avec la source et engendrer un premier signal inversé d'état logique sur son canal de données respectif et éliminer le second signal inversé d'état logique et fournir une combinaison de premier et second signaux inversés d'état logique sur lesdits canaux de données, représentatifs d'un ensemble de quilles debout sur les- dites positions o elles doivent être debout; et des moyens inverseurs/excitateurs (U6-8) reliés à ladite pluralité de canaux de données pour recevoir la combinaison des premier et second signaux inversés d'état logique, inverser les- dits signaux et former une combinaison de premier et second si- gnaux d'état logique qui sont représentatifs de ladite informa- tion de quilles debout et qui appliquent cette dernière auxdits moyens d'entrée d'adresses de la mémoire morte. 3.- Indicateur selon l'une des revendications 1 et 2, ca- ractérisé en ce qu'il comprend une source de puissance, les mo- yens (U16, U9-11) de décodage et d'excitation comprenant: un décodeur/démultiplexeur (U16) destiné à recevoir et à convertir ledit code de sortie provenant de la mémoire morte (U15) en un signal de sortie de validation sur l'une des sorties de validation appartenant à une pluralité de sorties connues et correspondant à l'un des parcours de boule optimum prédéterminés appartenant à une pluralité de parcours de boule; une pluralité de lampes de parcours de boule (BPLT-11) associées au parcours de boule correspondant sur le panneau dé- tecteur de quilles et représentatif de ladite pluralité de par- cours de boule optimum prédéterminés; et une pluralité de moyens de commutation (SCRIA-SOR11A) commandés par portes correspondant à chaque lampe de parcours de boule et une sortie de validation particulière (21-31) cor- respondant à ladite pluralité connue de sorties de validation interconnectant sélectivement la lampe de parcours de boule à la source de puissance pour éclairer une flèche de parcours de boule correspondante (1-3,6) et définir sur le panneau un par- cours de boule optimal et prédéterminé correspondant à ladite sortie de validation particulière appartenant à ladite plurali- té connue de sorties de validations portant ledit signal de sortie de validation. 4.- Indicateur selon l'une des revendications 1 à 3, ca- ractérisé en ce que le panneau détecteur de quilles (12) com- prend en outre un indicateur (1-10) de quilles debout dans cha- que position o elles doivent 8tre debout, une lampe (PLT-PL10) indicatrice de quille debout, qui est associéeA un indicateur de l'endroit o doivent être les quilles debout et répondant à la présence d'une quille debout en un point donné de manière à éclairer l'un des indicateurs de détection de quilles debout correspondants. 5.- Indicateur selon la revendication 4, caractérisé en ce qu'il comprend en outre des moyens de validation (U12, J13) sensibles à un cycle de la machine d'élimination et de détection de quilles dudit dispositif détecteur de quilles & la suite de l'envoi d'une première boule au cours d'un jeu pour mettre en L'u:citi ladite pluralité de moyens d'entrée de données de quil- les et lesdits moyens de décodage et d'excitation et transmettre et recevoir respectivement les informations envoyées à et pro- venant de la mémoire morte. 6.- Indicateur selon la revendication 5, caractérisé en ce que la pluralité de moyen d'entrée de données de quilles et lesdits moyens de décodage et d'excitation sont tous les deux validés au cours d'une durée finie du cycle de la machine et en ce que les moyens de décodage et d'excitation sont validés après lesdits moyens d'entrée de données de quilles. 7.- Dispositif pour déterminer un parcours de boule opti- mal prédéterminé et connu parmi une pluralité de parcours en vue de faire tomber le nombre maximal de quilles debout appar- tenant à une gamme complète de combinaisons possibles de quil- les debout sur les points normaux o elles doivent gtre debout sur une piste d'un jeu de boules, caractérisé par: des moyens de donnéees (GS14-10, TI-10O, SORI-10) qui détec- tent un ensemble de quilles debout et qui fournissent des pre- mier et second signaux d'état logique représentatifs de la 2485769 présence ou de l'absence d'une quille debout dans chacun des points normaux o elles doivent être debout; un canal de données (PD1-10) pour chaque point de quille debout qui reçoit l'un des signaux d'état logique qui lui cor- respond à partir desdits moyens de détection de manière à four- nir une combinaison desdits premier et second signaux d'état logique; une mémoire morte (U15) comprenant une pluralité de bornes d'adresses d'entrée (1-7, 13-15) qui correspondent à chacun des- dits canaux de données pour recevoir ladite combinaison des pre- mier et second signaux d'état logique; ladite mémoire morte (U15) répondant à chaque combinaison qu'elle reçoit desdits signaux d'état logique pour fournir une sortie codée représentative; et des moyens de décodage (U16) pourvu d'une pluralité de sorties de validation (2-11,13) qui correspondent chacune à une série de parcours de boule optimum, connus prédéterminai lesdits moyens de décodage (U16) recevant et étant sensibles auxdites sorties codées provenant de la mémoire morte (U15) pour engen- drer un signal de validation sur l'une des sorties particuliè- res des sorties de validation qui correspond à l'un des parcours de boule optimum connus et prédéterminés et particulier à la disposition des quilles restées debout et détectées par les mo- yens de données. 8.- Dispositif selon la revendication ?7, caractérisé en ce que chaque combinaison de premier et second signaux d'état logique correspond à une adresse discrète dans la mémoire morte; en ce que chaque adresse discrète de la mémoire morte (U15) fournit une unique sortie codée; et en ce que les moyens de décodage (U16) convertissent des groupes connus desdites sorties codées uniques en des sorties de validation prédéterminées appartenant à une pluralité de sorties de validation pour mettre en corrélation une disposition particulière d'un groupe de quilles debout avec un parcours de boule optimal et connu prédéterminé. 9.- Dispositif comprenant des moyens indicateurs de par- cours optimal de boule pour Jeu de boules, comportant un détec- teur de quilles, un panneau de détection de quilles sur lequel sont affichés sélectivement des indicateurs de parcours de bou- le et des moyens de détection de quilles répondant aux quilles debout quand on a joué une première boule d'un jeu, caractérisé en ce qu'il comprend: des moyens pour afficher sélectivement un parcours de boule optimal en vue de l'envoi d'une seconde boule au cours d'un jeu, comprenant: une pluralité de moyens (GS1-10, 11-10, SORl-10) d'entrée de données de quilles debout qui correspondent & chaque position de quille debout sur une piste de jeu de boules et répondant à la présence et à l'absence de quilles debout dans lesdites posi- tions o elles doivent Otre debout pour engendrer des premier et second signaux représentatifs (d'état logique) respective- ment; des moyens de traitement incorporés (U15) comprenant une série de moyens d'entrée d'adresses (Ao_09) qui sont respective- ment en corrélation avec lesdits moyens d'entrée de données de quilles debout et qui leur sont reliés pour recevoir l'informa- tion de quilles debout représentée par une combinaison desdits premier et second signaux (d'état logique); lesdits moyens de traitement (U15) répondant auxdits pre- mier et second signaux(d'état logique) auxdits moyens d'entrée d.aresses pour fournir un signal codé de sortie particulier à chaque indicateur de parcours optimal de boule; des moyens de décodage et d'excitation (U16, U9-U11) qui reçoivent et qui répondent audit signal codé de sortie pour va- lider sélectivement un indicateur de parcours de boule sur le- dit panneau de détection de quilles, représentant ledit parcours de boule optimal.