La présente invention concerne d'une manière générale les convertisseurs analogique-*numérique• La vitesse des convertisseurs analogique-numérique est limitée ordinairement par le temps nécessaire au signal pour se 5 propager dans les étages du convertisseur. Dans les convertisseurs classiques, la fréquence maximale de sortie des mots est déterminée par le temps nécessaire à un "signal analogique d'entrée pour traverser tous les étages convertisseurs, chaque étage engendrant un bit différent du mot numérique de sortie. Ces étages 10 de convertisseur sont inefficaces du fait que lorsqu'un étage a déterminé un bit et engendré un reste analogique destiné à l'étage suivant, il n'a rien à faire jusqu'à l'arrivée du signal analogique d'entrée suivant et jusqu'à ce qu'il fournisse alors un bit. L'invention est fondée sur la reconnaissance du fait que 15 le cycle de travail de chaque étage d'un convertisseur à plusieurs étages peut être amélioré en permettant à chaque étage de commencer à travailler sur un mot analogique d'entrée suivant dès qu'il est en train de traiter le mot d'entrée précédent. Un convertisseur peut traiter ainsi des mots d'entrée successifs pendant la 20 durée nécessaire à un mot complet pour se propager dans ses étages. Cette approche permet d'accroître considérablement la fréquence de sortie des mots numériques du convertisseur du fait qu'elle n'est limitée que par la durée nécessaire à un simple étage pour engendrer un bit. Les bits de sortie sont naturellement disponi-25 bles selon une suite dans le temps et doivent être assemblés,mais ceci est une opération numérique qui peut être accomplie très rapidement. On peut considérer qu'un convertisseur selon l'invention est constitué par une partie de conversion et une partie d'assem-J>0 blage. La partie de conversion est constituée par une série d'étages interconnectés, sensiblement identiques, qui sont utilisés d'une manière telle que les données se propagent d'un étage à l'autre selon une suite dans le temps, sous la commande d'une source d'impulsions d'horloge. 55 Dans un mode de réalisation préféré de l'invention, la partie de conversion comprend deux étages convertisseurs pour chaque bit de résolution désiré. Ainsi, par exemple, pour convertir en une résolution de cinq bits, la partie de conversion comprend dix étages. 40 Les étages convertisseurs sont identiques et présentent 70 21015 2045933 2 deux modes de fonctionnement. Un mode est le mode "d'acquisition" au cours duquel la partie d'entrée de l'étage se fixe sur et poursuit la tension d'entrée qui lui est appliquée. L'autre mode est le mode de "maintien" au cours duquel la partie d'entrée de l'éta-5 ge arrête la poursuite et se maintient constante au niveau auquel elle se trouvait immédiatement avant le début de l'instruction de maintien. Le niveau de ce signal de maintien est détecté pour quantifier le chiffre de sortie. La partie de sortie de l'étage a pour fonction, d'engendrer un reste analogique destiné à être 10 appliqué à un étage suivant. En fonctionnement, les étages produisant des bits de même signification fonctionnent en alternance selon les modes d'acquisition et de maintien, c'est-à-dire que lorsqu'un étage est en mode de maintien et produit un bit de sortie, l'autre étage 15 fournissant un bit de même signification acquiert le niveau du mot analogique d'entrée suivant. La partie d'assemblage du convertisseur comprend des registres à décalage qui forment les mots numériques de sortie correspondant aux mots analogiques d'entrée successifs en retar-2o dant les bits à mesure de leur production jusqu'à ce que tous les bits d'un mot de sortie soient disponibles. Les mots numériques de sortie sont ainsi fournis à une fréquence déterminée par la fréquence des impulsions d'horloge qui n'est limitée que par la vitesse de conversion d'un étage unique. 25 Selon un autre mode de réalisation de l'invention, au lieu d'augmenter le cycle de fonctionnement de chaque étage d'un convertisseur afin d'accroître la fréquence de sortie des données, on réduit le nombre des étages et on fait fonctionner ces derniers selon un cycle d'utilisation plus intense afin de maintenir une fréquence de sortie des données désirée avec une quantité minimale de cricuits ("hardware"). Plus précisément, dans un autre mode de réalisation de l'invention, la sortie résiduelle d'un étage convertisseur unique est couplée à un circuit d'échantillonnage et de maintien qui 55 fournit ultérieurement la sortie résiduelle à l'entrée de l'étage. Ainsi, l'étage unique peut produire successivement des bits d'information de sortie à une fréquence qui est déterminée par la vitesse de l'étage. Afin d'accroître quelque peu la fréquence des données de sortie en augmentant légèrement les circuits ("hard-2^0 ware"), on utilise un premier et un second étages convertisseurs 70 21015 2045933 avec un circuit d'échantillonnage et de maintien couplant la sortie résiduelle de chaque étage à l'entrée de l'autre étage.Dans ce dernier montage, les étages fournissent en alternance les bits d'information de sortie. • 5 D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante, donnée à titre d'exemple et faite en référence aux dessins annexés, dans lesquels La figure 1 représente un schéma montrant la représentation en code de Gray d'une quantité analogique; 10 la figure 2 représente un schéma similaire à la figure 1, montrant les caractéristiques requises de transfert dos étages afin d'engendrer des signaux de sortie numérique et de sortie résiduelle pour convertir un signal analogique d'entrée en un code binaire réfléchi; 15 la figure 3 représente un schéma synoptique d'un conver tisseur formé en connectant plusieurs étages en série; la figure 4 représente un schéma électrique d'un mode de réalisation d'un étage utile pour le convertisseur de l'applica tion sus-mentionnée; 20 la figure 5 représente un graphique montrant la caracté ristique de transfert du circuit de la figure 4; la figure 6 représente un schéma synoptique d'un convertisseur analogique-numérique à séquence dans le temps selon l'invention; 25 la figure 7 représente un schéma électrique d'un étage convertisseur selon l'invention et utile pour le convertisseur de la figure 6; lâ figure 8 représente un schéma synoptique d'un autre mode de réalisation de l'invention; et 30 la figure 9 représente un schéma synoptique d'une varian te du mode de réalisation de la figure 8. La figure 1 représente la manière dont un groupe de quatre chiffres codés binaires réfléchis peut représenter divers niveaux d'un signal analogique. On notera que la ligne (a) de la 35 figure 1 représente un signal analogique d'entrée E^ dont on peut supposer que le niveau se trouvé dans une gamme comprise entre 0 et 8 unités (par exemple des volts). Les lignes (b), (c), (d) et (e) de la figure 1 respectivement définissent les états des quatre chiffres d'un groupe codé binaire réfléchi pour une valeur quel-40 conque du signal d'entrée. On remarquera que l'emploi de quatre 70 21015 2045933 chiffres permet de quantifier la gamme du signal d'entrée en 16 niveaux différents, chaque niveau étant représenté par un groupe de code différent. Afin de déterminer le groupe codé binaire réfléchi représentant un niveau quelconque du signal d'en-5 trée E^, il suffit de trouver ce niveau sur la ligne (a) et de regarder le schéma en lisant les quatre chiffres sur les lignes (b), (c), (d) et (e). Considérons par exemple que le signal d'entrée E-^ définit un niveau 6,2 sur l'échelle indiquée 0 à 8. En regardant la figure 1 suivant la droite en pointillé 20, on 10 voit que le niveau analogique 6,2 est représenté par le code binaire réfléchi 1010. Un autre exemple est un signal analogique-d'entrée ayant un niveau de 2,8 qui est représenté par le groupe codé binaire réfléchi 0111, comme indiqué par la droite en pointillé 22. La demande de brevet des Etats-Unis d'Amérique n° 645 191 du 12 juin 1967 déposée par R.P. FOERSIEE, décrit un appareil capable de convertir un signal analogique d'entrée représenté par la ligne (a) de la figure 1 en un jeu correspondant de chiffres binaires réfléchis. L'appareil de la demande précitée est repré- PO sente aux figures 3 et 4 de ce brevet. Le perfectionnement selon l'invention qui permet d'accroître sensiblement la fréquence de sortie des données numériques est mieux représenté aux figures 6 et 7. Comme indiqué dans la demande de brevet des Etats-Unis d'Amérique n° 645 191. précitée, pour convertir un niveau analogique en un groupe codé binaire réfléchi, on peut connecter une série d'étages sensiblement identiques (ét. 1, ét. 2, ét. 3 et ét, 4) en cascade, comme représenté à la figure 3- Chacun des étages représentés par un rectangle 24 est muni d'une borne d'en-3® trée analogique 26, d'une borne de sortie des signaux numériques 28 et l'une borne de sortie des signaux analogiques résiduels 30; Le signal analogique Ej^ à convertir est appliqué à la borne d'entrée 26 du premier étage. La borne de sortie 30 de chaque éta ge est connectée à la borne d'entrée 26 d'un étage suivant. Ainsi 35 le signal analogique résiduel de sortie engendré par chaque étage est appliqué en signai d'entrée analogique à un étage suivant. Le signal analogique.résiduel de sortie engendré par l'étage 1 est désigné/È^ • Le signal numérique de sortie engendré par l'étage. 1 sur la borne 28 est désigné par . 40 La figure 2 montre comment fonctionne le convertisseur de 70 21015 2045933 la figure 3 pour convertir des niveaux de signal analogique d'entrée en Signaux codés binaires réfléchis, la ligne (a) de la figure 2 est identique à la li^ne (a) de la figure 1 et représente la gamme des signaux analogiques d'entrée. La ligne (b) de la figure 5 2 représente les caractéristiques de transfert de l'étage 1 et montre les valeurs des signaux numériques résiduels de sortie et ER1 pour les divers niveaux du signal analogique d'entrée. La l;Lgne. (c) de la figure 2 représente la caractéristique de transfert de l'étage 2 de la figure 3 et montre les valeurs des signaux 10 Ej^ ek Er2 produits par l'étage 2 en réponse à l'application du signal . De même, les lignes (d) et (e) de la figure 2 représentent respectivement les caractéristiques de transfert des étages 3 et 4 de la figure 3. On notera que les caractéristiques des signaux numériques 15 représentées aux lignes (b), (c), (d) et (e) de la figure 2 définissent des points de croisement correspondant aux variations d'état du diagramme de la figure 1. Ainsi, à la ligne (b) de la figure 2 par exemple, le signal E^ est positif pour la première moitié de la gamme du signal d'entrée E^ et est négatif pour la 20 seconde moitié de cette gamme. Ceci correspond au chiffre 1 représenté à la figure 1 comme constituant un "0" pour la première moitié de la gamme du signal d'entrée et constituant wi "1" pour la seconde moitié de cette gamme. On notera que pour le signal E^, une polarité positive représente un "0" binaire et une polarité néga-25 tive représente un "1" binaire. Pour les étages suivants, une valeur positive du signal numérique représente un "1" binaire et les valeurs négatives représentent un "0" binaire. Par exemple, on notera à la ligne (c) de la figure 2 dans laquelle le signal E^ est négatif pour le premier et le dernier quarts de la gamme des 30 signaux d'entrée est positif entre eux. Ceci correspond au chiffre 2 à la figure 1 qui est "o" pour le premier et le dernier quarts de la gamme du signal d'entrée et "1" entre eux. La figure 2 représente au moyen de droites en pointillé 20' et 22' la conversion des niveaux du signal d'entrée 6,2 et 2,8 35 qui sont représentés respectivement par les droites en pointillé 20 et 22 à la figure 1. On notera que pour la valeur 6,2 représentée par la droite en pointillé 20', les étages là 4 de la figure 3 fournissent respectivement les chiffres 1010 qui correspondent aux groupes de code indiqués pour cette valeur du signal d'entrée 40 à la figure 1. De même , le niveau 2,8 du signal d'entrée a pour 70 21015 2045933 effet que les étages 1 à 4 de la figure 3 fournissent respectivement des signaux binaires 0111 qui correspondent à la représentation indiquée à la figure 1.' D'après ce qui a été dit jusqu'à maintenant, on voit qu'en 5 définissant la caractéristique de transfert représentée à la figure 2, le convertisseur de la figure 3 fournit des signaux codés binaires réfléchis en réponse à un signal analogique d'entrée. On remarquera que les caractéristiques de transfert représentées à la figure 2 sont identiques pour tous les étages. Plus particulière-"10 ment, on notera que l'étage 1 par exemple répond à la gamme du signal d'entrée E.^ en fournissant un signal de sortie E^ ayant une gamme qui passe par zéro ou le potentiel de la masse au point milieu de la gamme du signal d'entrée. On peut supposer par exemple que la gamme du signal d'entrée E^ est comprise entre 0 et 8 V. 15 Le' signal peut avoir une gamme qui s'étend par exemple de + 8 V à -8 V. Ainsi, lorsque le signal d'entrée définit un niveau de +4V, le signal E^ est au potentiel de la masse. Le signal résiduel E^ peut être considéré comme constituant le signal E^ sauf que. la moitié négative de la gamme du signal E^ est inversée. 2o Ainsi, par exemple, le signal E^ peut avoir une gamme allant de 0 à + 8 V. Lorsque le signal ED1 est à + 8V ou - 8V,le signal E^ est à + 8V. Lorsque le signal E est au potentiel de la masse, le signal E^ est également au potentiel de la masse. On remarquera que l'étage 1 doit définir une earactéristi-25 que de transfert en formé de Y afin de fournir le signal E représenté à la figure 2'en réponse au signal d'entrée E^. La caractéristique en forme de V doit être symétrique par rapport au point milieu de la gamme du signal d'entrée. Les étages 2, 3 et 4 peuvent être identiques à l'étage 1 et définir la même caractéris-30 tique. Ainsi, l'étage 2 fournit le signal E^ à partir du signal en inversant ce dernier, en l'amplifiant et en portant son point milieu à un certain niveau positif, par exemple + 8V. La figure 4 représente l'étage convertisseur de l'invention utile pour le convertisseur de la figure 3- Cet étage comprend 35 une borne d'entrée 100 et une borne de sortie 102. La borne d'entrée 100 est connectée par .l'intermédiaire d'une résistance R1 à une première borne d'entrée 104 d'un amplificateur 106. Une seconde borne d'entrée 108 est mise à la masse..La borne d'entrée 104 est connectée par l'intermédiaire d'une résistance d'appoint R2 2^o à une source de tension de référence. Un premier et un second par 70 21015 2045933 cours de réaction sont fournis entre la borne de sortie 11C et la borne d'entrée 104 de l'amplificateur. Plus particulièrement, un parcours est défini par une diode D1 connectée en série avec une résistance R3. Un second parcours est défini par une diode D2 . y» 5 connectée en série avec une résistance R3. Les diodes D1 et D2 sont montées en opposition et sont connectées en parallèle. La partie du circuit de la figure 4 décrite jusqu'à maintenant répond à un signal analogique d'entrée Ej en produisant le signal numérique de sortie représenté à la figure 5. Ainsi, 10 en supposant que le circuit de la figure 4 constitue l'étage 1, le signal analogique d'entrée E-^ de la figure 2, ligne (a) est appliqué à la borne d'entrée 100 pour produire le signal numérique E^-j représenté à la figure 2 (ligne b), sur la borne de sortie 110. Plus précisément, on considère le signal E^ représenté à 15 la figure 5 qui varie par exemple entre 0 V et + 8V. On suppose que la tension de référence appliquée à la résistance d'appoint R2 est égale à environ - .4 V.Par conséquent, lorsque le signal E^ est à 0 V, l'amplificateur 106 fournit un potentiel de sortie suffisant pour constituer un courant de réaction destiné à rendre 20 nulle la différence de tension entre les bornes 104 et 108. En supposant que le gain en boucle fermée de l'amplificateur 106 est égal à 2, un potentiel de + 8"V est fourni à la borne de sortie 110 de l'amplificateur. A l'autre extrémité, lorsque le signal d'entrée Ej est à + 8 V, l'amplificateur 106 fournit un signal négatif de 25 sortie de - 8 V afin de réduire à zéro les différences de tension d'entrée. On notera également que, lorsque le niveau du signal analogique d'entrée est d'environ + 4V* 1Mamplificateur 106 applique le potentiel de la masse à la borne de sortie 110. On notera que le signal numérique de sortie Ejj fourni à 30 la borne de sortie 110 et représenté à la figure 5 n'est pas strictement linéaire mais comporte une partie échancrée 120. Ceci est dû à la chute de tension aux bornes des diodes D1 et D2, c'est-à-dire que, lorsque le niveau du potentiel analogique d'entrée est proche de + 4V, ni la diode D1 ni la diode D2 n'est pola-35 risée en sens direct. Par conséquent, le parcours de réaction de l'amplificateur 106 est ouvert et le signal de sortie Ep de l'amplificateur varie de façon sensible pour de petites variations du signal d'entrée E^ de l'amplificateur. Un appareil de détection (non représenté) est couplé à la 40 borne de sortie 110 par la ligne 112 de chiffre A pour détecter 70 21015 2045933 10 15 8 si le chiffre fourni par cet étage est un "1" ou un "0" selon les critères mentionnés ci-dessus en relation avec la figure 2. La partie échancrée 120 de la caractéristique du signal Ep facilite la détection de la polarité du signal, étant donné que le signal commute très rapidement d'une valeur positive à une valeur négative et vice-versa. Le circuit représenté à droite de la ligne de chiffres 112 à la figure 4 forme le signal analogique résiduel de sortie E^ ayant la caractéristique en forme de V représentée à la figure 5 à partir du signal Ep. Plus précisément, la borne de sortie 110 est connectée par l'intermédiaire d'une diode D3 à la première borne 130 d'un amplificateur différentiel 132. La borne 130 est connectée par l'intermédiaire d'une résistance d'impédance relativement faible R5 à la masse. La borne de sortie 110 est connectée de plus par l'intermédiaire d'une diode D4 et d'une résistance R4 à une seconde borne 134 de l'amplificateur différentiel 132."La borne de sortie 136 de l'amplificateur 132 est connectée par l'intermédiaire d'une résistance de réaction R6 à la borne d'entrée 134. La borne de sortie 136 de l'amplificateur 132 est connectée à la borne de sortie de l'étage 102. 20 Au cours du fonctionnement du circuit de la figure 5, l'amplificateur différentiel 132 fonctionne en mode non inverseur pour -les valeurs positives du signal d'entrée Ep et en mode inverseur pour les valeurs négatives du signal Ep. Plus précisément, on considère que le signal Ep est positif. Ainsi, la diode D3 est 25 polarisée en sens direct et la diode D4 en sens inverse. La boucle de réaction parallèle à la résistance R6 est ouverte et l'amplificateur 132 est simplement^à gain unité. La première moitié de la caractéristique en forme/V du signal. E^ représentée à la figure 5 est voisine de la partie positive de la caractéristique du signal Ep. Si les diodes D1 et (et les diodes D2 et D4) sont convenablement appariées, le signal Ej^ ne comporte pas d'échancrure lorsque le signal Ep est à 120. L'adaptation des diodes est rendue moins critique en rendant R3 égale à R4 égale à R5. Le degré obtenu d'adaptation est suffisant pour une température quelconque et un niveau de signal quelconque. Lorsque le signal Ep est négatif, la diode D3 est polarisée en sens inverse et la diode D4 en sens direct. La borne d'entrée 130 de l'amplificateur 132 est essentiellement mise à la masse par l'intermédiaire de la résistance R^> qui présente une impé-dance relativement faible en comparaison de l'impédance d'entrée 30 35 70 21015 2045933 9 très élevée de l'amplificateur 132. La résistance R5 court-circui-te ainsi effectivement la borne 130 à la masse. Par conséquent, la borne de sortie 136 de l'amplificateur réinjecte un courant dans-la borne d'entrée 134 et tend à la maintenir au potentiel 5 de la masse. On notera que dans le convertisseur de la figure 3 dont tous les étages sont connectés en cascade, la fréquence de sortie des données du convertisseur dépend du temps de propagation dans tous ses étages. Ainsi, par exemple, la fréquence de sortie des ~Î0 données d'un convertisseur comportant dix étages (c'est-à-dire une résolution de 10 bits) est égale approximativement à la moitié de celle d'ion convertisseur ayant cinq étages (c'est-à-dire une résolution de 5 bits). L'invention permet de fournir des convertisseurs présentant des fréquences de sortie des données qui sont 15 indépendantes de la résolution binaire et qui ne sont limitées que par le retard introduit par un étage unique, au lieu du retard cumulatif d'une série d'étages, comme à la figure 3, En bref, l'invention est fondée sur la reconnaissance du fait que lorsqu'un étage convertisseur a terminé de traiter un premier mot 20 analogique d'entrée, il peut commencer immédiatement ensuite, et avant que le premier mot se soit propagé complètement dans tous les étages, à traiter un mot analogique d'entrée suivant. On se réfère maintenant à la figure 6 qui représente un schéma synoptique d'un mode de réalisation préféré de l'invention 25 d'un convertisseur de signaux analogiques d'entrée en signaux numériques de sortie. Bien que le mode de réalisation de la figure 6 représente un convertisseur destiné à fournir des signaux numériques de sortie à 5 bits, on peut, selon l'invention, réaliser des convertisseurs de longueur pratiquement quelconque pour obte-50 nir une résolution binaire désirée"quelconque. Le convertisseur de la figure 6 est constitué par une partie de conversion 200 représentée à gauche de la droite en pointillé 202 et d'une partie d'assemblage 204 représentée à droite de la droite en pointillé 202. La partie de e&nversion est constituée par 55 ûes canarex A ©t B dont ohaeun comporte N, 5 dans le cas présent, stages convertisseurs sensiblement identiques 206.Comme décrit ci-après,, dhaque étage convertisseur 2C"6 est capable de fonctionner en mode "d'acquisition" au cours duquel la partie d'entrée j n . -. ex la -ooursuit. de l'étage se fixe sur la tension d'entrée appliquée à r>étage/ 70 21015 2045933 10 Chaque étage est également capable de fonctionner en mode 'de "maintien" au cours duquel la partie d'entrée de l'étage s'arrête de poursuivre le niveau d'entrée et maintient ce dernier constant à la valeur qu'il avait immédiatement avant le début de l'instruc-5 tion de maintien. Le niveau de ce signal maintenu est détecté pour quantifier le chiffre de sortie tandis que la partie de sortie de l'étage traite simultanément le signal d'entrée maintenu afin d'engendrer un signal résiduel analogique qui est couplé à un étage suivant. 10 Plus précisément, les étages du canal A de la partie de con version 200 sont identifiés respectiveni3nt par les références 1A, 2A, J>k, 4A et NA. De même, les étages du canal B sont identifiés respectivement par les références 1B, 2B, 3B,. 4B et NB. Chaque étage comprend une borne analogique d'entrée I, une borne résiduel-15 le et analogique de sortie R et une borne numérique ou binaire de sortie D'. De plus, chaque" étage"comprend une borne d'entrée de maintien H. La borne analogique 208 du convertisseur est couplée aux bornes analogiques d'entrée I des étages binaires les plus signi-20 ficatifs 1A et 1B des deux canaux convertisseurs. Les bornes analogiques et résiduelles de sortie R £es deux étages 1A et 1B sont couplées respectivement aux bornes analogiques I des étages 2A et 2B respectivement. De même, les bornes résiduelles de sortie R des étages 2A et 2B et des étages suivants sont couplées respecti-25 vement aux bornes d'entrée I des étages immédiatement suivants. Les bornes résiduelles de sortie R des derniers étages de chaque canal ne sont pas utilisées. ■Les étages alternés de chaque canal sont connectés à des sources alternées d'impulsions d'horloge. Plus précisément, une 30 bascule bistable 210 est attaquée par la sortie de la source d'impulsions d'horloge 212. En réponse à chaque impulsion fournie par la source 212, la bascule 210 commute de son.état actuel à un état opposé. Ainsi, elle fournit en alternance des impulsions sur les lignes de sortie 214 et 216. La ligne de sortie 214 est connectée 35 à la borne de maintien drentrée H de chacun des étages 1, 3 et N du canal A. La borne de sortie 216 de la bascule 210 est connectée à la borne de maintien d'entrée H des étages 2 -.et 4 du canal A. Par ailleurs, la borne de sortie 216 est connectée à la borne de maintien d'entrée H des étages 1, 3 et N du canal B et la borne de sor- 21015 2045933 n tie 214 est connectée à la borne de maintien d'entrée H des étages 2 et 4 du canal B. Comme indiqué précédemment, chacun des étages 206 est capable de fonctionner en mode d'acquisition et en mode de maintien. Chaque étage fonctionne en mode d'acquisition sauf lorsqu'une impulsion d'entrée est appliquée à sa borne de maintien d'entrée H. Ainsi, lorsque la bascule 210 définit un état impair, les étages 1, 3 et N du canal A sont en mode de maintien et les étages 2 et 4 sont en mode d'acquisition. Simultanément, les étages 2 et 4 du canal B sont en mode de maintien et ses étages 1, 3 et N sont en mode d'acquisition. Lorsque l'étage 1A passe en mode de maintien, comme décrit ci-après, sa partie d'entrée échantillonne et maintient le niveau du signal analogique d'entrée qui est appliqué à sa borne analogique d'entrée I. En se basant sur le niveau du signal maintenu, l'étage effectue une détermination binaire et fournit un signal W1" ou "0" sur sa borne numérique de sortie D. Simultanément, l'étage fournit un signal analogique résiduel sur sa borne de sortie R. Pendant l'intervalle de maintien de l'étage 1A, l'étage 2A est en mode d'acquisition et poursuit le signal appliqué à sa borne d'entrée I. Lorsque la bascule 210 change d'état, l'étage 2A commute en mode de maintien et l'étage 1A en mode d'acquisition. Ainsi, l'étage 2A traite le signal analogique résiduel engendré précédemment par l'étage 1A pour fournir à son tour un signal analogique et résiduel de sortie et un signal binaire de sortie. Ainsi, il est clair qu'en se basant sur un niveau échantillonné unique du signal analogique d'entrée appliqué à la borne d'entrée 208 du convertisseur, les étages 1A à NA du canal A engendrent des signaux binaires successifs de sortie dans l'ordre des significations décroissantes. Il est clair également que pendant l'intervalle de maintien de l'étage 2A, l'étage 1A est en mode d'acquisition et poursuit un signal analogique d'entrée ultérieur appliqué à la borne 208 du convertisseur. Lorsque la bascule 210 change d'état pour faire fonctionner l'étage 1A en mode d'acquisition, l'étage 1A fournit un signal binaire de sortie constituant le bit le plus significatif par rapport à un mot analogique d'entrée suivant. La partie d'assemblage 204 du convertisseur reçoit les signaux binaires de sortie qui lui sont fournis selon une suite dans le temps et les applique en parallèle à un appareil externe. 70 21015 2045933 12 Plus particulièrement, afin d'assembler les bits correspondant à un mode analogique unique d'entrée en parallèle, il est nécessaire de retarder les bits engendrés en premier .iusqu'à ce que le bit a N le moins significatif provienne du n181116 étage. En supposant une 5 résolution de 5 bits, comme représenté à la figure 6, il est donc nécessaire de retarder les bits fournis par l'étage le plus significatif 1A d'au moins quatre intervalles de temps en comparaison de la production des bits par le cinquième étage ou étage le moins significatif NA. Pour y parvenir, la borne binaire de sortie D de 10 chacun des étages est connectée à l'entrée d'un registre à décalage dont la longueur dépend de la signification de l'étage convertisseur qui lui est connecté. Ainsi, comme représenté à la figure 6, la borne de sortie binaire de l'étage 1A est connectée à l'entrée d'un registre à décalage 220 comprenant 5 étages de dé-15 calage. La sortie du registre 220 est couplée à l'étage binaire le plus significatif du registre- numérique de sortie 222. La borne binaire de sortie de l'étage 2A est connectée à l'entrée d'un registre à décalage à quatre étages 224. De même, les bornes de sortie binaire des étages Jk, 4A et NA sont connectées par l'in-20 termédiaire de registres à décalage 226, 228 et 2^0 à des étages appropriés du registre de sortie 222. A la suite de la description faite jusqu'à maintenant en relation avec le mode de réalisation de la figure 6, on remarquera que le registre de sortie numérique 222 forme un nouveau numérique 25 de sortie en réponse à une impulsion sur deux fournies par la source 212. Autrement dit,un nouveau mot numérique est formé chaque fois que l'étage NA est mis en mode de maintien. Ainsi, bien que la vitesse du convertisseur de la figure j5 soit limitée par le temps de propagation cumulatif dans tous les étages, la vitesse du 50 convertisseur de la figure 6 n'est limitée que par le retard de propagation de l'étage unique. Bien que l'on puisse obtenir une augmentation significative de la fréquence de sortie des données, en comparaison du convertisseur de la figure ~5, en n'utilisant que le canal A de la figure 55 6, on peut obtenir une nouvelle augmentation significative de cette fréquence en faisant fonctionner les étages du canal B en alternance avec les étages de signification correspondante du canal A, c'est-à-dire que, comme décrit ci-dessus, lorsque l'étage 1A fonctionne en mode de maintien, l'étage 1B fonctionne en mode d'acqui-40 sition. L'étage 1B fournit ainsi un signal binaire de sortie pour 70 21015 2045933 décaler le registre 220 pendant chaque période d'horloge suivant immédiatement une période d'horloge pendant laquelle l'étage 1A fournit; un signal binaire" de sortie. Ainsi, tandis que l'étage NA fournit un signal binaire de sortie pour compléter un nouveau mot 5 numérique de sortie pendant chaque période d'horloge impaire définie par la bascule 210, l'étage NB fournit un signal binaire de sortie pour compléter un nouveau mot numérique pendant: chaque période d'horloge paire. Les canaux A et B fonctionnant ainsi simultanément, comme représenté à la figure 6, le registre de sortie 222 10 fournit un nouveau mot numérique de sortie pour chaque impulsion d'horloge fournie par la source 212. Les étages 206 utilisés dans le convertisseur de la figure 6 sont de préférence similaires aux étages représentés à la figure 4, mais ils comprennent toutefois, un dispositif d'échantillonnage 15 et de maintien pour permettre le fonctionnement de l' étage en mode de maintien. On se réfère maintenant à la figure 7 qui représente un mode de réalisation préféré de l'étage 206. Le circuit distinguant l'étage 206 de l'étage de la figure 4 est entouré par le rectangle en pointillé 240. 20 On rappelle que d'après l'explication de la figure 4, un signal d'entrée Ej est appliqué à une borne d'entrée I portant à la figure 7 la référence 100'. La borne d'entrée 100' est connectée par l'intermédiaire d'une résistance R1' à une borne d'entrée 104' d'un amplificateur 106'. Une résistance variable R2' connecte la 25 borne 104' à une source de potentiel de référence. La seconde borne 108' de l'amplificateur 106' est connectée à la masse. Afin de permettre le fonctionnement de l'étage 206 en mode de maintien, la sortie de 1'amplificateur'106' est connectée à l'entrée d'un commutateur électronique 242,dont la sortie est con-30 nectée à la première borne d'un condensateur 244,dont la seconde borne est mise à la masse. La première borne du condensateur est connectée à la borne d'entrée de l'amplificateur intermédiaire 246. La borne de sortie de l'amplificateur intermédiaire 246 est utilisée de la même manière que la borne de sortie de l'amplifi-35 cateur 106 de la figure 4, c'est-à-dire que la borne de sortie de 1'ampljficateur 246 est couplée par l'intermédiaire de diodes D1' et D2' et d'une résistance R3-' à la borne d'entrée 104' de l'amplificateur. D'après la description faite en relation avec la figure 4 on remarquera que l'amplificateur intermédiaire 246 fournit un 2jq signal de sortie E'D correspondant au signal E^ représenté à la 70 21015 14 figure 5. Ce signal fournit naturellement l'information binaire de sortie. Le signal E'D est couplé de plus par l'intermédiaire d'une partie de sortie de l'étage sensiblement identique à celle représentée à la figure 4 afin d'engendrer un signal analogique 5 et résiduel de sortie E'^. Plus particulièrement, la partie de sortie de l'étage est constituée par une diode D3' connectant la borne de sortie de l'amplificateur 246 à la borne d'entrée 130* de l'amplificateur différentiel 132r. La diode D4' connecte la borne de sortie de l'amplificateur 246 par l'intermédiaire de la 10 résistance R4' à la borne d'entrée 134' de l'amplificateur différentiel 132'. La résistance R51 connecte la borne d'entrée 1301 à la masse. La résistance R6' couple la borne de sortie de l'amplificateur 132' à sa borne d'entrée 134'. L'état du commutateur électronique 242 est commandé par 15 l'application d'un signal de maintien par la bascule 210 à la borne d'entrée H 250 qui est couplée directement au commutateur électronique 242. Lorsque le commutateur électronique 242 définit un état fermé, la tension sur la première borne du condensateur 244 suit essentiellement la tension d'entrée Ej. Toutefois, lorsque la bas-20 cule 210 fait passer le commutateur 242 à un état ouvert, elle isole le condensateur 244 et l'oblige à maintenir le niveau qui lui est appliqué immédiatement avant l'instruction de maintien. L'amplificateur intermédiaire 246 produit donc un signal de sortie E'^ dont le niveau dépend du niveau du signal maintenu par le conden-25 sateur 244. Un détecteur -binaire 260 surveille en permanence le signal de sortie E'D et détermine si son niveau représente un "1" ou un "0". Cette détermination est effectuée en se basant sur les critères décrits en relation avec la figure 2. L'état du détecteur de bits 260 est toutefois fixé et n'est transmis qu'en réponse à 30 une instruction de maintien fournie par la bascule 210, c'est-à-dire que la sortie du détecteur de bits 260 est couplée à l'entrée d'une porte ET 262 qui est excitée par l'application du signal d-e maintien à la borne d'entrée 250. La porte ET 2o2 fournit ainsi un signal binaire de sortie Eg sur la borne numérique de sortie 264. 35 Pendant le mode de maintien, le niveau du signal analogique et résiduel de sortie E'R engendré par l'étage de la figure 7 reste constant. Comme on le voit maintenant, ce signal résiduel de sortie est appliqué à un étage suivant qui passe par conséquent en mode de maintien pour engendrer indépendamment un signal binaire 2j.0 de sortie et un signal résiduel de sortie basés sur le signal rési2045933 70 21015 15 2045933 duel de sortie E'R qui lui est fourni par l'étage de la figure 7. La figure 8 représente un schéma synoptique d'ùne variante de l'invention dans laquelle un étage convertisseur unique 300 fonctionne de façon répétée selon un cycle d'utilisation intensive. ^ L'étage 300 de la figure 8 peut être sensiblement identique à l'étage représenté à la figure 4. L'étage 300 comporte ainsi une borne analogique d'entrée 302, une borne analogique et résiduelle de sortie 304 et une boEne binaire de sortie 306. On rappelle que l'étage 300 est caractérisé par la possi-^ q bilité de former indépendamment à la fois un signal binaire de sortie et un signal analogique et résiduel de sortie en réponse à un signal analogique d'entrée, c'est-à-dire que le niveau du signal analogique et résiduel de sortie est indépendant de l'état du bit formé par l'étage. L'emploi de l'étage convertisseur 300 dans, le mode de réalisation de la figure 8 est fondé sur la reconnaissance • 5 du fait que lorsque l'étage a formé un signal résiduel et analogique de sortie et un signal binaire de sortie en réponse à un signal analogique d'entrée, il a rempli sa fonction et est libre de remplir pendant une période suivante la même fonction pour un signal analo-20 gique d'entrée suivant. En emmagasinant ainsi le signal analogique et résiduel de sortie provenant de l'étage convertisseur pendant un intervalle de temps dans un circuit d'échantillonnage et de maintien, par exemple , et en appliquant le signal analogique et résiduel emmagasiné à l'entrée de l'étage convertisseur pendant une 2^ période suivante, l'étage convertisseur peut fnnctionner de façon répétée afin de produirçéles bits successifs selon une résolution désirée sensiblement quelconque qui dépend naturellement de facteurs tels que les niveaux de bruit. En considérant plus en détail le mode de réalisatinn de ■jO la figure 8, un signal ^analogique initial d'entrée E^ peut être appliqué à la borne d'entrée 302 de l'étage convertisseur par l'intermédiaire d'un commutateur électronique 308. Selon une variante, des signaux analogiques et résiduels peuvent être appliqués à ✓ IxA la borne d entrée 302 de l'étage convertisseur à partir des bornes ■55 de sortie des circuits d'échantillonnage et de maintien 314 et 316. Ces derniers fonctionnent en alternance en mode d'acquisition et de maintien qui sont déterminés par l'état d'une bascule 320 attaquée par une source d'impulsions d'horloge 322. Plus particulièrement, lorsque, la bascule 320 définit un état impair, le circuit 40 d'échantillonnage et de maintien 316 fonctionne en mode de maintien 70 21015 16 2045933 tandis que le circuit 314 fonctionne en mode d'acquisition. Par ailleurs, lorsque la bascule 320 commute à un état pair, le circuit d'échantillonnage et de maintien 314 commute en mode de maintien et le circuit 316 commute en mode d'acquisition. La borne de 5 sortie analogique et résiduelle 304 de l'étage convertisseur est connectée aux bornes d'entrée des circuits d'échantillonnage et de maintien 314 et 316. Afin de comprendre le fonctionnement du mode de réalisation de la figure 8, on suppose qu'un signal analogique initial 10 d'entrée Ej est appliqué au commutateur électronique 308. En réponse à une impulsion de départ fournie par la source 324, le commutateur 308 applique lé signal Ej à la borne d'entrée 302 de l'étage convertisseur. L'impulsion fournie par la source 324 remet de plus à zéro les circuits d'échantillonnage et de maintien 314 et 316. 15 En réponse au signal d'entrée appliqué à sa-borne 302, l'étage convertisseur 300 produit de façon essentiellement simultanée un signal analogique et résiduel de sortie sur sa borne 304 et un signal binaire de sortie sur sa borne 306 connectée à un détecteur de bit 3080 On suppose par exemple que là bascule bistable 320 dé-20 finit un état impair signifiant que le circuit d'échantillonnage et de maintien 314 poursuit le signal résiduel de sortie présent sur la borne 304. Lorsqu'une impulsion d'horloge est appliquée par la source 322, la bascule bistable 320 commute à un état pair pour commuter ainsi le circuit 314 en mode de maintien et appliquer le ni-25 veau du signal résiduel et analogique de sortie présent sur la borne 304 immédiatement' avant la commutation de la bascule 320 à la borne d'entrée 302 de l'étage convertisseurJ500. En réponse au signal analogique et résiduel d'entrée appliqué à la borne 302, l'étage 300 produit à son tour un nouveau signal résiduel et ana-30 logique sur la borne 304 qui est poursuivi maintenant par le circuit d'échantillonnage et de maintien 316. Simultanément, l'étage 300 produit un nouveau bit d'information"sur sa borne de sortie 306. En réponse à l'impulsion suivante fournie par la source 322, la'bascule bistable 320 change de nouveau d'état, ce qui met le 35 circuit d'échantillonnage et de maintien 316 en mode de maintien pour appliquer ainsi le nouveau signal résiduel et analogique de sortie présent sur la borne 304 immédiatement avant la commutation de la bascule 320 à la borne d1"entrée 302 de l'étage convertisseur 300. - ^0 La fourniture de chaque impulsion d'horloge par la source 70 21015 2045933 17 322 permet; à la porte 326 de transmettre ainsi en série les bits d'information de sortie"provenant du convertisseur de la figure 8. On remarquera que l'étage convertisseur 300 peut fonctionner de la manière décrite ci-dessus un nombre sensiblement quelconque 5 de fois pour obtenir la résolution désirée. D'après la description ci-dessus du mode de réalisation de la figure 8,on remarquara que les bits d'information peuvent être obtenus en série à une fréquence correspondant sensiblement à celle dont les bits sont obtenus du convertisseur -| g à étages en série de la figure 3 dans lequel les signaux résiduels et analogiques se propagent essentiellement-dans une série d'étages connectés en série. On remarquera que le mode de réalisation de la figure 8 peut être modifié de manière à utiliser par exemple l'étage con-vertisseur de la figure 7 dans lequel la possibilité d'échantillonnage et de maintien est incorporée dans les circuits de l'étage convertisseur. Plus particulièrement, comme représenté à la figure 9 des étages convertisseurs 350 et 352 sont utilisés, chacun d'eux correspondant sensiblement aux circuits représentés à la figure 2q 7. Un signal analogique initial d'entrée Ej est couplé par l'intermédiaire d'un commutateur électronique 354 à la borne d'entrée 356 de l'étage 350. Ce dernier engendre un signal résiduel et analogique de sortie E^ sur sa borne de sortie 358 qui est elle-même couplée à la borne d.'entrée 360 de l'étage convertisseur 352. 25 Ce dernier engendre un signal"analogique et i^siduel de sortie ER2 sur la borne de sortie 362 qui est elle-même connectée à la borne d* entrée 356 de l'étage 350. La source d'impulsions de départ 364 est connectée â la borne d'un commutateur 3.54 et aux bornes d'entrée de remise à zéro des étages 350 et 352. La fourniture ■^o d'une impulsion par la source 364 ferme momentanément le commutateur 354 afin d'appliquer le signal d'entrée Ej à l'étage convertisseur 350. L'impulsion fournie par la source 364 décharge de plus initialement le condensateur d'emmagasinage'de chacun des étages convertisseurs 350 et 352. Comme indiqué précédemment,chacun 25 des étages 350 et. 352 est capable de fonctionner en mode de maintien et en mode d'acquisition de poursuite selon l'état d'une bascule bistable 370. C'est-à-dire que lorsque la bascule 370 définit un état pair, l'étage 352 fonctionne en mode de maintien et l'étage 350 fonctionne en mode d'acquisition. Lorsque la bascule 370 défi-40 nit un état impair, l'étage 350 est en mode de maintien et l'étage 70 21015 18 2045933 10 15 20 25 30 35 352 en mode d'acquisition. En fonctioneraent, on suppose initialement que l'étage 350 est en mode de poursuite et que le commutateur 354 3e ferme pour appliquer un signal d'entrée Ej à la berne d'entrée 356 de l'étage. On suppose également que la bascule 370 commute maintenant en mode de maintien pour fournir ainsi un signal binaire de sortie d'information EB0 sur sa borne de sortie 366 ainsi qu'un signal analogique résiduel de sortie sur sa borne"de sortie 358» Lorsque l'im pulsion d'horloge suivante est fournie par la source 372, la bascule 370 change d'état, ce qui commute l'étage 352 en mode de maintien et produit un signal binaire de sortie d'information sur la borr.e de sortie 374 et un signal analogique et résiduel de sortie E^ sur la borne de sortie 362. On remarquera ainsi que les étages convertisseurs 350 et 352 fournissent en alternance des signaux binaires d'information de sortie E^q et Egg pendant les périodes impaires et paires définies par les états de la bascule bistable 370, De même que pour le mode de réalisation de la figure 8, on peut faire fonctionner les étages 350 et 352 de la figure 9 de façon répétée selon un nombre quelconque de cycles pour obtenir une résolution binaire désirée. D'après ce qui précède, on voit qu'il a été décrit un convertisseur analogique-numérique dont les étages fonctionnent selon des cycles d'utilisation maximale afin d'obtenir une fréquence de sortie des données extrêmement élevée ou de réduire les circuits nécessaires à une valeur minimale. . . . LEGENDE DBg"BBSSIlf& Repères décalage Fibres 6 8 40 a b C d E F G H I J K L M N 0 P q effacement sortie entrée maintien impair sortie maintien pair entrée effacement effacement effacement maintien maintien pair impair 70 21015 19 2045933 ■ revendications 1 - Convertisseur analogique-numérique, caractérisé en ce qu'il comprend une borne d'entrée, une série de N étages convertisseurs sensiblement identiques comprenant un premier et un der- 5 nier étages et un ou plusieurs étages intermédiaires, chaque étage ayant une borne analogique d'entrée, une borne binaire de sortie et une borne résiduelle et analogique de sortie, la borne d'entrée du convertisseur étant connectée à la borne analogique d'entrée du premier étage, chacune des bornes analogiques et résiduelles de 10 sortie du premier étage et des étages intermédiaires étant connectée à la borne analogique d'entrée d'un étage suivant ; une•source fournissant en alternance des impulsions d'horloge impaires et pai-» res appliquées aux étages alternés de la série d'étages convertisseurs, chaque étage étant sensible à l'application d'une impulsion 15 d'horloge afin d'échantillonner le signal appliqué à sa borne analogique d'entrée et de produire en réponse un signal binaire de sortie et un signal résiduel et analogique de sortie. 2 - Convertisseur selon la revendication 1, caractérisé en ce qu'il comprend un registre de sortie comprenant N étages binai- 20 res dont chacun correspond à un étage convertisseur différent, chacune des bornes binaires de sortie des étages convertisseur étant connectée à l'étage du registre de sortie qui lui correspond par un dispositif à retard rythmé différemment. 3 - Convertisseur selon la revendication 2, caractérisé 25 en ce que chaque dispositif de retard rythmé différemment retarde d'une durée différente la propagation d'un signal qui lui est appliqué. 4 - Convertisseur selon la revendication 1, c aractérisé en ce que chacun des étages comporte un dispositif sensible à un 30 signal qui lui est appliqué et dont le niveau appartient à une gamme prédéterminée afin de déterminer s'il excède ou non un seuil préétabli appartenant à cette gamme. 5 - Convertisseur selon la revendication 1, caractérisé en ce que chacun des étages comprend un dispositif sensible à un signal qui lui est appliqué et dont le niveau appartient à une gamme prédéterminée afin de fournir un signal résiduel et analogique sur la borne analogique et résiduelle de sortie dont le niveau est proportionnel à la différence absolue entre le niveau du signal appliqué et le milieu de la gamme. 40 6 - Convertisseur selon la revendication 1, caractérisé en 70 21015 20 2045933 ce qu'il comprend une seconde série de N étages convertisseurs dont chacun est sensiblement identique aux étages de la première série et dont la signification binaire correspond à un étage différent de la première série et les impulsions d'horloge impaires 5 et paires appliquées aux étages alternés de la première série le sont de manière que les impulsions d'horloge impaires sont appliquées aux étages de la seconde série correspondant aux étages de la première série auxquels des impulsions d'horloge paires sont appliquées et les impulsions d'horloge paires sont appliquées aux ^0 étages de la seconde série correspondant axes étages de la première série auxquels des impulsions d'horloge impaires sont appliquées. 7 - Convertisseur selon la revendication 4, caractérisé en ce que les étages convertisseurs comprennent un dispositif de maintien sensible à l'application d'une impulsion d'horloge afin ^ d'échantillonner et d'emmagasiner le niveau du signal appliqué à sa borne analogique d'entrée, chacun des étages convertisseurs comprenant en outre un dispositif de détection binaire destiné à déterminer si le niveau du signal emmagasiné excède ou non le seuil préétabli et afin de fournir un signal binaire de sortie sur 20 la borne binaire de sortie en réponse à ladite détermination, le seuil préétabli étant situé au point milieu de la gamme. 8 - Etage convertisseur destiné à convertir un signal analogique appartenant à une gamme prédéterminée en signaux codés binaires réfléchis, caractérisé en ce qu'il comprend une borne 25 d'entrée, une borne de sortie, un circuit connecté à la borne et d'entrée/ sensible à une impulsion de déclenchement afin d'échantillonner et d'emmagasiner le niveau du signal présent sur la borne d'entrée, ce circuit comprenant un premier dispositif pour inverser les niveaux des signaux emmagasinés allant dans un pre-30 mier sens à partir du milieu de la gamme prédéterminée et pour coupler directement sans inversion des niveaux des signaux emmagasinés allant dans un second sens à partir du point milieu, le premier dispositif étant constitué par un amplificateur différentiel ayant une première et une seconde "bornes d'entrée et -une -y. seconde borne de sortie, et un dispositif appliquant le niveau du signal emmagasiné à la première et à la seconde bornes d'entrée de l'amplificateur et couplant la borne de sortie de l'amplificateur à la borne de sortie de l'étage. 9 - Convertisseur analogique-numérique comprenant au moins iin 1111 ®^age convertisseur selon la revendication 8, caractérisé en ce 70 21015 21 2045933 qu'il comprend une borne d'entrée, la borne d'entrée de l'étage étant une borne analogique, la borne de sortie de l'étage étant une borne analogique et résiduelle et l'étage comprenant , en outre, une borne numérique de sortie, un dispositif de commutation 5 couplant la borne d'entrée du convertisseur à la borne d'entrée analogique de l'étage et un dispositif comprenant un composant d'emmagasinage analogique couplant la borne de sortie analogique de l'étage à la borne d'entrée analogique de l'étage, ledit circuit couplant la borne d'entrée analogique de l'étage à la borne rési-10 duelle et analogique de l'étage afin.d1 inverser les niveaux des signaux analogiques allant dans un premier sens à partir du point milieu de la gamme prédéterminée et afin de coupler directement sans inversion les niveaux des signaux analogiques allant dans un second sens à partir du point milieu.