*37 l 2027310 La présente invention est relative à des registres à décalage et se rapporte plus particulièrement à la suppression ou à la réduction à une valeur minimale des modes d'injection de courant dans les registres à décalage à transistor MOS. 5 Les registres à décalage sont des composants logique bien connus qui ont de nombreuses utilisations parmi lesquelles on peut citer les dispositifs de mémoire et de retard. Un développement récent de la technique des registres à décalage est le registre croissant à condensateuré. Ce circuit du type "sans rapport" offre 10 l'avantage d'un fonctionnement rapide et à deux phases,, Dans les dispositifs de registres à décalage du type à rapport^, des charges à grande impédance sont utilisées pour limiter la circulation du courant, ce qui a pour effet de fournir des constantes de temps inadmissiblement longues. Pour les opérations' rapides, (5 à 10 MHz) 15 le registre croissant à condensateurs du type sans rapport fournit le fonctionnement rapide requis pour les circuits de grandes dimensions. Fondamentalement, un registre à décalage croissant à condensateurs comprend un transistor d'attaque à effet de champ et un 20 transistor de couplage à effet de champ suivi d'un autre transistor d'attaque et d'un transistor de couplage qui sont tous connectés en cascade. Un condensateur de charge connecte chacun des transistors d'attaque à une source individuelle d'impulsions d'horloge» La source d'impulsions d'horloge fournit toute l'énergie nécessaire 25 pour faire fonctionner le registre à décalage, ce qui supprime la nécessité d'alimentations en courant continu. Un problème que posent les registres à décalage croissant du type à condensateurs est celui de l'injection de courant. Il existe deux modes d'injection de courant dans un registre à décala-50 ge dont un peut être commandé relativement facilement mais dont le second est difficile à régler. Le dernier mode exerce des effets nuisibles sur la tension de sortie du registre. Dans les registres à décalage comporta nt*un grand nombre d'éléments binaires, le second mode d'injection de courant fait fonctionner le circuit de 35 façon non satisfaisante. Par conséquent, l'invention a pour but de fournir : - un registre à décalage symétrique et croissant dans lequel les effets de l'injection de courant sont réduits à une valeur minimale ou sont même supprimés ; 40 - un registre à décalage croissant, à condensateurs et BAD OfttGINAL 69 43143 2 2027310 sans rapport dans lequel les courants d'injection sont réduits à une valeur minimale ; - un tel registre dans lequel un mode d'injection de courant est supprimé ; 5 - un tel registre à transistors MOS. Les circuits métal-oxyde-semiconducteur (MOS) sont construits par un procédé comprenant-une série de stades de dépôt et de diffusion d'oxyde. Les dispositifs MOS sont un peu plus simples à fabriquer que les circuits à jonction PN, en ce sens qu'une seule 10 diffusion dans le substrat suffit. Comme un registre à décalage croissant à condensateurs ne nécessite que des jonctions de transistors et des condensateurs, il convient particulièrement bien pour les techniques de fabrication de circuits MOS. Selon l'invention, un registre à décalage symétrique, MOS, *5 croissant et à condensateurs comprend un premier et un second étages de transfert. Chaque étage de transfert comporte tin transistor commutateur d'attaque et un transistor commutateur de couplage. Le transistor commutateur de couplage est mis dans un état conducteur par des impulsions d'horloge appliquées à une borne de commande. 20 Une borne de transistor d'attaque est connectée à la source d'impulsions d'horloge par l'intermédiaire d'un condensateur de charge. Un circuit actif comprenant deux transistors commutateurs en série commande la circulation de l'énergie des impulsions d'horloge vers la borne de sortie.-du. transistor soîsrautafceur de eouplage. L'un de 25 ces transistors du circuit actif est connecté à la jonction entre le condensateur de charge et le transistor d'attaque et l'autre transistor du circuit actif est commandé par des impulsions de commande appliquées à sa borne de commande. En connectant la jonction entre le condensateur de charge et le transistor d'attaque au 30 circuit actif, l'un des courants de mode d'injection est empêché d'agir sur la tension de sortie du transistor de liaison. Selon un autre mode de réalisation de l'invention, un registre à décalage croissant .et à condensateurs comprend deux étages de transfert interconnectés. Chaque étage de transfert comprend un 35 transistor MOS d'attaque couplé à la borne de source d'un transistor MOS de liaison. Un condensateur de charge est connecté à la jonction entre les deux transistors et est connecté en même temps à la borne de porte du transistor de liaison, à une source d'impulsions d'horloge. Les courants d'injection traversant la-jonction PN du transistor d'attaque sont réduits à une valeur minimale-par une 40 diode alliée qui est connectée entre la borne de plaque* du transis- « bad orignal 69 43143 3 2027310 tor d'attaque et la masse. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante donné à titre d'exemple et faite en référence aux dessins annexés, dans lesquels 5 - la Fig. 1 est un schéma électrique d'un registre à décalage croissant, à condensateurs et "sans rapport". - la Fig. 2 est une vue en coupe d'un transistor à effet de champ, métal-oxyde-semiconducteur ; - la Fig. 3A représente un circuit équivalent permet-10 tant d'expliquer un mode d'injection de courant - la Fig. 3B représente l'onde d'une impulsion d'horloge et les pointes de tension qui en résultent et produisent un mode d'injection de courant ; - la Fig. 4A représente le circuit équivalent qui pro-15 duit un second mode d'injection de courant dans le circuit de la Fig. 1, avec un montage à transistors MOS ; - la Fig. 4B représente l'onde d'une impulsion d'horloge et la pointe de tension donnant naissance au second mode d'injection de courant ; 20 - la Fig. 5 est un schéma électrique d'un registre à décalage croissant et symétrique selon l'invention ; - la Fig. 6 représente un schéma détaillé d'un registre à décalage destiné au registre de la Fig. 5; - la Fig. "f est un schéma électrique d'un registre 25 à décalage croissant et à condensateurs selon un autre mode de réalisation de l'invention ; - la Fig. . 8 est un graphique représentant la caractéristique de eourant direct et de courant inverse en fonction de la tension d'une diode à jonction et d'une diode alliée ; 30 - la Fig. 9 représente un schéma détaillé d'une cellu le binaire de base conçue pour le circuit de la Fig. 7. En se référant aux dessins annexés, il est représenté à la Fig. 1, un registre à décalage croissant, à condensateurs et sans rapport constitué par un premier étage de transfert 10 et un 35 second étage de transfert 12. L'étage 10 comprend un transistor d'attaque 14 constituant un commutateur électronique actionné par des impulsions de commande reçues sur une borne de grille 14g. Une impulsion de commande "basse" (par exemple -10V) commute le transistor 14 à l'état conducteur pour fermer un circuit à faible ré-^0 sis tance entre une borne de plaque l4d et une borne de source 14s 69 43143 4 2027310 connectée à la masse. La faible résistance.du transistor 14 est en série avec un condensateur de charge 16 qui est connecté à une source d'impulsions d'horloge 01 à la: borne 18. Une impulsion d'horlog^ présente sur la borne 18, commande la conduction d'un transistor 5 d'attaque 20 qui fonctionne en commutateur électronique pour appliquer la tension présente à la jonction 22 à une borne 24. Dans le montage représente, la borne de grille 20g du transistor 20 est connectée à la borne 18..La borne de source 20s^ est connectée à la jonction 22 et la borne de plaque 20d est connectée à la borne 24. 10 L'étage de transfert 12 comprend un transistor d'attaque 26 fonctionnant en commutateur électronique et déclenché par la tension présentçéur la borne 24 et appliqué par l'intermédiaire d'un conducteur à la borne de grille 26g. L'étage de transfert 12 peut être similaire à l'étage de transfert 10 et comprend un con-15 densateur de charge 28 connecté à une source d'impulsions d'horloge 02 borne J>0 et à la borne de plaque 26d du transistor 26. Une impulsion d'horloge 0^ présente sur la borne 3Q- est appliquée à la borne de grille 32°; d'un condensateur de liaison 32 qui fonctionne en commutateur électronique. Lorsque le transistor 32 est 20 conducteur, il applique une tension présente sur la jonction 3^ à-une borne de sortie 36. Ce parcours est constitué par une liaison entre la jonction 3^ et la borne de source 32s. et par une liaison entre la borne de sortie 36 et la borne de plaque 32d. Une certaine capacité inter-électrodes est inhérente aux 25 transistors MOS à effet de champ. Des condensateurs 38, 40, 42 et 44 représentent les condensateurs non linéaires des jonctions PN associés aux dispositifs MOS. Ces caMensateurs sont représentés en pointillé pour indiquer- que ce sont les capacités inhérentes aux dispositifs et non des composants discrets ou séparés. 30 En fonctionnement, on suppose que la jonction 22 est con nectée initialement à la masse par l'intermédiaire du transistor 14 et que l'impulsion d'horloge 0^ n'est pas présente. Le condensateur 40 a été chargé préalablement à un niveau lui permettant de rendre le transistor 36 conducteur. Lorsqu'une impulsion d'hor-35 loge 0^ apparaît sur la borne 18, lorsqu'une impulsion de commande est appliquée à la borne de grille l4_g, le transistor 20 verrouille la borne 24 au potentiel de la masse, ce qui décharge le condensateur 40 et bloque le transistor - 26. Le transistor 26, étant à l'état bloqué, la présence d'une impulsion d'horloge 0^ sur la borne 40 30 provoque la charge de la jonction 34 par l'intermédiaire du con 69 43143 5 2027310 densateur 28 qui charge lui-même le condensateur 44 par l'intermédia ir e du transistor maintenant conducteur 32. Une tension est emmagasinée dans le condensateur 44 jusqu'à l'apparition d'une nouvelle impulsion d'horloge 0^ lorsque le transistor 26 est conduc-5 teur. Le transistor 26 commute à 'l'état conducteur, lorsque le transistor 14 devient bloqué et une impulsion d'horloge 0^ appa-raî^feur la borne 18. Le condensateur 44 se décharge à l'apparition de l'impulsion d'horloge 0^ suivante et la borne 36 revient au potentiel de la masse. 1° Le fonctionnement complet du circuit de la Fig. 1 est tel qu'un retard intervient entre l'apparition d'une impulsion de commande sur la borne de grille l4g et l'apparition d'une impulsion sur la borne de sortie 36. La valeur du retard est proportionnelle à la fréquence des impulsions d'horloge ,0, et Le cy°le de fonctionnement ci-dessus ne doit pas être pris comme une description 15 rigoureuse du fonctionnement du circuit, mais plutôt comme une base de départ pour la compréhension du fonctionnement du registre à décaj.age croissant et à condensateurs. Dans un montage à transistors MOS, chacun des transistors du circuit de la Fig. 1, peut être formé dans un substrat tel que 20 celui représenté à la Fig. 2. A titre d'exemple, le substrat en silicium 46 du type N comprend des régions diffusées de type P 48 et 50 pour les régions de source et de plaque respectivement d'un transistor à effet de champ. La région de grille du transistor MOS est formée par métallisation sur une couche mince d'oxyde (1 000 O 25 A environ d'épaisseur) qui s'étend sur les deux régions de type P 48 et 50. Des contacts ohmiques sont appliqués aux régions 48 et 50 par métallisation directement er>6ontact avec ces régions. En examinant le transistor MOS de la Fig. 2, on voit que crest également un transistor PNP, bipolaire et à surfaces latérales. Cette 30 double nature est nuisible au fonctionnement d'un registre à décalage du type croissant et à condensateurs en ee sens que les jonctions PN constituent quelquefois des sources de courant injecté. Par exemple, on peut considérer le transistor d'attaque 14 lorsqu'une impulsion de commande est appliquée à la borne de grille 35 14g. Le transistor d'attaque 14- étant conducteur, le circuit équivalent du condensateur 16 et du transistor 14 est représenté à la Fig. 3A. Il existe une petite résistance 52 entre la borne d'attaque l4d et la borne de source l4ss inhérente au transistor 14 lorsque celui-ci conduit. La jonction PN entre la jonction 50 et le 40 substrat 46 apparait sous la forme de la diode 54. Ceci est un sim- 69 43143 6' 2027310 pie circuit différentiateur qui verrouille la jonction 22 à une tension positive égale à la chute de tension en sens direct de la diode 54. En se référant à la Fig. JB, on considère qu'une impulsion 5 d'horloge 0^ apparaît sur la borne 18 lorsque le commutateur 14 est fermé. Le front avant de l'impulsion d'horloge 0^ est différencié pour produire une impulsion de sens négatif 56 sur la jonction 22. Lorsque l'impulsion d'horloge 01 n'est pas appliquée, le circuit différentiateur constitué par le condensateur 16 et la 10 résistance 52 produit une impulsion de sens négatif 58. Toutefois, l'action de verrouillage de la diode 5^ limite l'impulsion de sens positif 58 à 0,6 V environ. C'est cette action de verrouillage qui produit un mode d'injection de courant. On considère maintenant le cas dans lequel le transistor 15 d'attaque 26 est bloqué et présente un circuit ouvert entre la jonction 34 et la masse. Dans ce cas, le condensateur 28 et le transistor 32 présentent le circuit équivalent représenté à la -Fig. 4A à une impulsion d'horloge 0^ appliquée à la borne 30. De nouveau les condensateurs 42 et -4 sont inhérents à un transistor 20 à effet de champ. Lorsqu'une impulsion d'horloge 0^ apparait. sur la borne 30, la tension présente sur la jonction 34 suit la tension de l'impulsion d'horloge. L'impulsion d'horloge est appliquée essentiellement à la borne de sortie 36 à travers le transistor 32. L'impulsion d'horloge 0^ étant dans l'état constant, la tension 25 présente sur la jonction-.-34 et 36 est donnée par l'expression : 30 V34 2: ^28 C2S + C42 + C44 V0s> (1) 40 dans laquelle C^g ^112 ^44 son^ ^es caPacités des condensateurs respectifs et est la tension de l'impulsion d'horloge. Une charge emmagasinée dins le condensateur 28 doit être égale à la somme des charges èmmagasinées dans les condensateurs 42 et 44. Lorsque l'impulsion d'horloge 0g disparaît comme représenté à la Fig. 4b, la charge présente sur le condensateur 44 est captée et se soustrait essentiellement de la charge présente à la jonction 34. Ceci produit une charge globale positive sur la jonction 34, ce qui signifie que la tension sur cette jonction devient positive. Toutefois, la diode à jonction PN entre la région de plaque 50 et 69 43143 7 2027310 et le substrat 46 verrouille la tension positive 0,6 V environ, comme représenté à la Fig. 4b. Cette action de verrouillage provoque - le second mode d'injection de courant. Les deux modes d'injection de courant exercent des effets fâclxeux sur le fonctionnement du 5 registre à décalage de la Fig. 1. En se référant à la Fig. 5.» il est représenté un circuit destiné à réduire à une valeur minimale les effets du premier mode d'injection de courantét à éliminer le second mode d'injection de courant. Le registre à décalage de la Fig. 5 comprend un premier 10 étage de transfert 64 en cascade avec un second étage de transfert 66. L'étage 64 comprend un transistor d'attaque 68 et un transistor de liaison 70, la borne de grille du transistor 68 permettant d'appliquer une impulsion de commande au registre à décalage. Un condensateur de charge 72 est connecté en série avec les régions 15 de plaque et de source du transistor 68 ainsi qu'à une borne 74 afin de recevoir les impulsions d'horloge 0^. Les impulsions d'horloge présentes sur la borne 74 commandent également la conduction du transistor de liaison 70 en étant appliquées à sa borne de grille. Pour éliminer le deuxième mode de courant d'injection, 20 deux transistors 76 et 78 connectés en série sont intercalés entre le transistor d'attaque 68 et le transistor de liaison 70. Les transistors 76 et 78 forment un circuit plaque-source-plaque-source entre l'impulsion de commande 0^ et la masse. Le transistor 78 est commuté à 1'état.conducteur en même temps que le transistor 68 est 25 commuté de la même manière par les impulsions de commande appliquées à la borne de grille. Le transistor 76 est rendu conducteur par une tension de sens négatif appliquée à la jonction 80 entre le condensateur 72 et le transistor 68. En fonctionnement, une impulsion négative de commande étant 30 appliquée aux bornes de grille des transistors 68 et 78, ces deux transistors sont en mode commutation et connectent les jonctions 80 et 82 respectivement à la masse. Si une impulsion de commande 0^ apparaît sur la borne 74 à ce moment, les deux jonctions 80 et 82 restent au potentiel de la masse., et le transistor 76 est 35 non conducteur. On suppose ensuite que l'impulsion de commande n'est plus appliquée aux transistors 7r 69 43143 8 2027310 capacité inter-électrode 84 se charge à la tension de l'impulsion d'horloge. Toutefois, le circuit de charge du condensateur 84 ne comprend pas le condensateur de charge 72 mais' plutôt seulement . les transistors 76 et 70. Lorsque l'impulsion d'horloge 0^ n'est de 5 nouveau plus appliquée, le transistor J6 est'commuté à l'état non conducteur ainsi que le transistor 70. Le second mode d'injection de courant n'est pas engendré du fait de l'absence de déséquilibre de charge dans le circuit. L'étage de transfert 66 est similaire à l'étage de trans-10 fert 64 ; il comprend un transistor d'attaque 86 et un transistor de liaison 88 en même temps qu'un circuit série actif constitué par deux transistors-90 et 92.-Un condensateur de charge 9k est connecté à une jonction entre la borne de grille du transistor 90 et la borne de plaque du transistor 86. Une impulsion d'horloge 15 applique le courant d'attaque de l'étage de transfert 66 par l'inter médiaire d'un conducteur à la borne 96. Bien que le circuit de la Fig. 5 élimine le deuxième mode d'injection de courant, le premier mode d'injection de courant est présent. Dans le montage à transistors MOS, l'effet de ces courants 20 peut être réduit à une valeur minimale par une région de type P 98 dans le substrat entourant complètement chacun des étages de- transfert. Ces régionp^diffusées captent un pourcentage important des courants injectés du premier mode. En se référant à la Fig. 6, le circuit dçAa Fig. 5 est 25 représenté sous forme de circuit intégré. Cette figure ne représente qu'une partie d'un registre à décalage complet pouvant comprendre plusieurs des éléments binaires de registre de la Fig. .5 sur une pastille semiconductrice unique 100. A titre d'exemple, la paistille semiconductrice peut être en .silicium de type N. Toutes les 30 réglons diffusées de type P daris le substrat 100 sont identifiées à la Fig. "6 par'des hachures. Par exemple, l'anneau collecteur diffusé de type P 98 entoure l'étage de transfert 64 et l'étage de transfert 66. Une impulsion dé commandé d'entrée appliquée aux conducteurs métalliques 102 (toutes les zones" métallisées sont délimitées 35 par des traits pleins) atteint la région de grille des transistors 68 et 78.' Les régions de sourcè de type P des .transistors 68 et 78 font partie de l'anneau collecteur 98 et sont connectées à la masse au moyen "d'un conducteur métallique 104 par l'intermédiaire d'un contact ohmiqué 106. Tous les contacts ohmique traversant la cou-40 che d'oxyde qui recouvre le substrat 100 sont représentés à la 69 43143 9 2027310 Fig. 6 en ombré. La région de plaque de type P du transistor 68 est en contact avec une région métallisée qui forme une plaque du condensateur 72. Cette même zone métallisée s'étend également jusqu'à la région de grille du transistor 76. La seconde plaque du condensateur 72 est une région diffusée de type P qui s'étend à partir d'un conducteur métallique 108, qui applique l'impulsion de commande 0^ à un conducteur métallique 110 qui s'étend jusqu'à la région de grille du transistor 70. La région de plaque de type P du transistor 70 s'étend jusqu'à un.conducteur métallique 112 et est en contact aveçrlui, ce conducteur formant une liaison entre "l'étage de transfert 64 et les régions de grille des tran'istors 84 et 92 de l'étage de' transfert 66. Une armature du condensateur 94 est une région métallisée qui s'étend jusqu'à la région de plaque du transistor 86 et la région de grille du transistor 90. La seconde armature du condensateur 9^ est une région diffusée du type P connectée par l'intermédiaire d'un contait ohmique 114 à un conducteur métallique 116 auquel est appliquée l'impulsion de commande Cette même région diffusée du type P est en contact ohmique avec un conducteur métallique 118 qui s'étend jusqu'à la région de grille du traniistor 88. La région de plaque de type P du transistor 88 est en contact ohmique avec un conducteur métallique 120 qui applique les impulsions de sortie provenant de l'élément de registre représenté à l'élément de registre suivant. Pour fabriquer un élément de registre, avec des transfetors MOS suivant le schéma représenté à 2a Pïg. 6, on enduit le substrat 100 de type N d'une couche d'oxyde de silicium d'une épaisseur O d'environ 5.000 A suivant la technique habituelle de dépôt d'oxyde. On forme des ouvertures dans la couche d'oxyde par des techniques de masquage utilisant un matériau de réserve photographique et de décapage pour délimiter les ro nés diffusées de type P. Au cours d'une opération, toutes les diffusions de type P nécessaires pour un registre à décalage complet sont effectuées simultanément. On fait croître ensuite une couche supplémentaire d'oxyde de silicium sur la totalité du substrat avec une épaisseur d'environ 1-5 000 Â. On forme de nouveau des ouvertures dans la couche d'oxyde par masquage et décapage afin, de délimiter les contacts ohmiques destinés aux régions de source et de plaque ainsi que pour délimiter la région de grille. On fait croître ensuite une couche mince d'oxyde O sur la totalité du substrat à une épaisseur d'environ 1000 A pour former la région diélectrique destinée aux régions de grille et aux condensateurs. Cette couche mince d'oxyde est ensuite arrachée 69 43143 10 2027310 des zones de contact ohmique pour les régions de source et de plaque des transistors et pour former les autres régions de contact ohmique. Le stade final du procédé de fabrication est la métallisation de la totalité du substrat pour former les 5 contacts ohmiques ensuite qu'une armature des condensateurs 72 et 90. On donne à cette couche métallisée une configuration donnée par masquage utilisant un matériau de réserve photographique et- par décapage. Des fils conducteurs son't ensuite liés aux zones de métallisation, le cas échéant. 10 En se référant à la Fig. 7, il est représenté une variant» de circuit destinée à réduire à une valeur minimale les deux modes d'injection de courant. Chacun des étages de transfert 122 et 124 comprend un transistor commutateur d'attaque et un feransistor commutateur de couplage. L'étage de transfert 122 comprend un 15 transistor 126 couplé par l'intermédiaire d'une borne de plaque à £ borne de source d'un transistor 128. Un condensateur de charge 130 est connecté à la jonction des transistors 126 et 128 et les impulsions d'horloge 0^ peuvent lui être appliquées à une borne 132. Les impulsions d'horloge présentes sur la borne 132 coœnan-20 dent également la conduction du transistor 128 par l'intermédiaire de sa borne de grille. L'étage de transfert 124 comprend un transistor 134 ayant une borne de plaque qui est connectée à la borne de source d'un transistor 136. Un condensateur de charge 138 est connecté à la jonction des transistors 134 et 136 et les 25 impulsions d'horloge 02 peuvent lui être appliquées par une borne 140. Les impulsions 02 présentes sur la borne 140 attaquent également le transistor 136 par la borne de grille. Des condensateurs in-ter-électrodes 142, 144, 146 et 148 sont représentés dans les étages de transfert 122 et 124. 90 Afin de commander le deuxième.mode d'injection de courant dans les étages de transfert 122 et 124, une ctL ode alliée à la jonction est incorporée dans chaque, étage. Une diode 150 commande le deuxième mode d'injection de courant dans l'étage 122 et une : diode 152 dans l'étage de transfert 124. En se référant de nouveau 35 aux Fig. 4A et 4B, on a noté que le circuit équivalent du transistor de couplage d'un étage de transfert comprend une diode à jonction PN et que l'action de verrouillage de cette diode produit le deuxième mode a'injection de courant. Les diodes 150 et 152 sont connectées en parallèle?à la diode PN inhérente, aux transis-40 tors 128 et 136 respectivement. Les diodes alliées conduisent pour 4 une tension directe plus faible, ce qui dérive une partie des char Ù9 43143 il. 2027310 ges du condensateur de charge à la masse avant la conduction de la diode PN des transistors. En se référant à la Fig. 8, il est représenté un graphique des caractéristiques directes et inverses d'une diode à jonc-5 tion PN et d'une diode alliée à jonction. En ne considérant que la caractéristique de la diode en sens direct, une diode alliée commence à conduire à.environ0,3 V. Une diode à jonction PN ne commence à conduire qu'à environ 0,6 V.A une tension directe de 0,6 V, la diode alliée conduit déjà à un niveau d'environ 2 10 mA. Une diode alliée continue à conduire plus fortement qu'une diode à jonction jusqujà 0,8 V environ, soit un courant en sens direct d'environ 4mA. Ainsi, en mettant en parallèle une diode alliée ou une diode à barrière de Schottky avec la diode à jonction PN inhérente au transistor MOS, le deuxième mode d'injection de 15 courant peut être réduit de façon significative. Le premier mode d'injection de courant, en ce qui concerne ,1e circuit de la Fig. 7, peut être collecté par une légion diffusée 154 de type P formant des anneaux collecteurs qui entourent les étages de transfert. En se référant à la Fig. 9> il est représenté le circuit 20 de la Fig. 7 sous forme de circuit intégré. De nouveau, cette figure ne représente qu'une vue partielle d'un registre à décalage complet qui peut comporter plusieurs cellules binaires de registre de la Fig. 7 sur une pastille semiconductrice unique. Les impulsions d'entrée de l'élément de registre de la Fig. 9 sont 25 reçues par un conducteur métallique 156 se terminant au niveau de la région de grille du transistor. 126. Une région diffusée 158 de type P forme la région de source du transistor 126 et est eji contact ohmique avec une barre de masse 160. Le contact ohmique entre l^barre 160 et la région diffusée 158 est indiqué par la 30 zone ombrée 162. Les contacts ohmiques entre les zones métalliques et les zones diffusées d§/6ype P sont tous indiqués par des zones ombrées. La région de plaque d'ion transistor 126 est une région diffusée d'e type P qui -constitue une armature du condensateur de charge 130. La seconde armature du condensateur 130 est une zone 35 métallisée qui englobe la région de' grillé du transistor 128 et la borne 132 destinée à recevoir les impuisions d'horloge 0^. La diode alliée 150 est fabriquée à partir d'une-zone métallisée en -contact ohmique-avec une région diffusée de type P qui fait partie du condensateur 130; Un anneau collecteur' diffuse de type P 164 entoure la diode Ï50 "pour augmenter "encore la collection des deux 69 43143 12 -2027310 courant d'injection. L'anneau collecteur 164 est relié à un barreau 165 connecté à une source de tension continue. L'interconnexion entre l'étage de transfert Ï22 . et l'étage de transfert 124 s'effectue par l'intermédiaire d'un conducteur métallique 166 s'étendant sur la région de grille du transistor 134. La région de source du transistor 134 est connectée à un barreau de masse 168. La région de plaque est une région diffusée de type P constituant une armature du condensateur 138. La seconde armature du condensateur 138 s'étend sur la région de grille du transistor 136 et fait partie de la borne 140 destinéë à recevoir les impulsions d'horloge 0^. Un prolongement de la région de type P du condensateur 138 est en contact ohmique avec un conducteur métallique 170 faisant partie de la diode alliée 152. Un anneau collecteur diffusé 172 de type P entoure la diode 152 et est connecté à une source de courant continu par l'intermédiaire d'un contact ohmique 174 et d'un conducteur métallique 176. La sortie de l'élément de registre de la Fig. 9 apparaît sur un conducteur 178 qui est connecté au transistor d'attaque d'un élément de registre suivant ou à un étage amplificateur intermédiaire. 69 43143 13 2027310 REVENDICATIONS 1 - Etage de transfert destiné en particulier à des registres à décalage qui comprend un étage ayant une entrée d'information 'une entrée d'impulsions d'horloge et.une sortie, un commutateur d'c taque et un commutateur de liaison dont chacun comporte au moins 5 trois bornes, la borne de commande du commutateur d'attaque étant connectée à l'encrée d'information et l'une de ses.ceux bornes étant couplée ' à un potentiel de référence, la borne de commande du commutateur de liaison, étant.couplée à l'entrée d! impulsion d'horloge-et l'une de ses deux' autres bornes étant couplée à la ÎO ' Sortie, caractérisé en ce qu'il comprend un dispositif de comrnu. tation(76, 78, 150)commandé par le potentiel présent à l'entrée d'information et sur la troisième borne du commutateur d'attacue (68, 126) afin d'appliquer l'impulsion d'horloge à la troisième borne du comnïutateur de liaison (70,128). 2 - Etage de transfert suivant la revendication 1, caractérisé en ce que le potentiel de référence est le potentiel de la masse. 3 - Etage de transfert suivant l'une quelconque des revendications 1 ou 2, caractérisé en ce qu'une capacité (72,130) est '20 prévue, d'une manière en soi connue, entre l'entrée d'impulsions d'horloge et la troisième borne du commutateur d'attaque. 4 - Etage de transfert suivant l'une quelconque des revendications précédentes, caractérisé en ce que le commutateur d'attaque est un transistor et en particulier un transistor à effet 25 de. champ ou MOS-FET. 5 - Etage de transfert suivant l'une quelconque, des revendications précédentes, caractérisé en ce que le commutateur ce couplage est un transistor et en particulier, un transistor MOS-FET. 6 - Etage de transfert suivant les revendications 4 et 5, 30I considérées dans leur ensemble, caractérisé en ce que le dispositif de commutation est connecté entre la borne de plaque du transistor d'attaque et la borne de source du transistor de couplage. 7 - Etage de transfert suivant la revendication 6, carac-tér^en ce que le dispositif de commutation comprend deux commuta- 35 teurs électroniques (76, 78)connectfe en série ,j2.sortie de cette liaison série étant connectée à la borne de source du transistor de liai-■ son,-: et les bornes de commande des ceux commutateurs électroniques sont connectées à l'entrée d'information et à la borne de plaque du.transistor d'attaque respectivement.' 69 43143 2027310 8 - Etage de transfert suivant la revendication J, caractérisé en ce que les commutateurs électroniques (76, 78) sont des transistors, et en particulier des transistors' à effet de champ ou des transistors MOS-FET qui sont connectés en série entre l'entrée 5 (74) d'impulsions d'horloge et la masse. 9 -Etage de transfert suivant la revendication 8, caractérisé en ce que la borne de source du transistor de couplage est œnnectée à la jonction entre les transistors (76, 78) connectés en série. 10 10 - Etage de transfert suivant l'une quelconque des reven dications 1 à 5^ caractérisé en ce que la troisième borne du transistor de couplage (128) est connectée à la jonction entre le transistor d'attaque (126) et la capacité (130), le dispositif de commutation (150) étant connecté ' entre la jonction et la mas-15 se, et étant conducteur lorsque le potentiel sur la jonction excède un niveau prédéterminé. 11 - Etage de transfert suivant la revendication 10, caractérisé en ce que le dispositif de commutation comprend une diode (150). 20 12 - Etage de transfert suivant la revendication 11, carac térisé en ce que l'anode de la diode est connectée à la jonction. 13 - Etage de transfert suivant l'une quelconque des revendications 11 ou 12, caractérisé-en ce que la diode est une diode à jonction alliée, en particulier une diode' de Schottky.