i 2005033 La présente invention concerne un circuit électronique pour l'arithmétique et, plus particulièrement, un circuit arithmé tique utilisable pour produire ou vérifier les chiffres de contrô le affectés à des éléments codés (qu'on appellera codes doréna-5 vant) importants des informations d'entrée envoyées dans le calculateur électronique. Le circuit arithmétique suivant la présente invention, comporte un circuit multiplicateur directement relié en série à un circuit additionneur et il travaille sur les opérandes con-10 formêment à un programme de travail prédéterminé afin d'obtenir par là même le résultat. Dans les informations d'entrée d'un calculateur électronique, les chiffres de contrôle sont généralement affectés à des codes importants tels que les codes des clients dans la 15 plupart des cas. Par exemple, un nombre, déterminé par un procédé ou une méthode de contrôle arithmétique, est affecté à ui code. Ainsi, au code 4138 est affecté le nombre 1 de façon à former 41381. Lorsqu'un tel code est utilisé comme code de client, lës fautes ou erreurs dans le traitement des informations 20 peuvent être détectées lorsque l'information d'entrée est préparée ou que l'information est envoyée dans un calculateur électronique . A ce sujet, on connaît diverses méthodes de contrôle arithmétique. Far exemple, les chiffres de 4138 sont addition-25 nés et le chiffre de moindre poids de la somme,1 est utilisé comme chiffre de contrôle. Ainsi, 4 + 1+ 3 + 8 = 16 de sorte que le chiffre de contrôle est 6. Cependant:, lorsque le code correct, 41386, est, par erreur, codé 41836 dans le traitement d'information, cette erreur ne peut être détectée par le 30 procédé ci-dessus. De telles erreurs de chiffres sont commises fréquemment par les opérateurs de traitement des informations. C'est pourquoi, les poids sont normalement multipliés par chaque chiffre du nombre et le chiffre de «oindre poids de la somme est utilisé comme chiffre de contrôle. Par exemple, en suppo-35 sant que les poids des chiffres du nombre 4138 soient 7, 6, 5, 4, (4, 1, 3, 8) x (7, 6, 5, 4) - (28, 6, 15, 32). de sorte que la somme est 40 28 + 6 + 15 + 32 - 81 69 08924 2 2005033 C'est pourquoi le chiffre de contrôle est 1, si bien que le code du client devient 41381. Dans ce cas, les chiffres autres que ceux de moindre poids, né comptent pas pour l'obtention du chiffre de moindre poids de la somme 28 + 6 + 15 + 32, de sorte 5 qu'on peut effectuer le calcul sous la forme simple': 8 + 6+ 5+ 2-21. On désignera par la suite cette méthode par "première méthode". Une autre méthode consiste, au lieu d'effectuer 28 + 6 + 15+32 10 à additionner chaque chiffre, de sorte qu'on obtient 2 + 8 + 6 + 1+ 5+ 3+ 2 = 27 et le chiffre de moindre poids de la somme 27, c'est-à-dire 7, est utilisé connue chiffre de contrôle* On désignera par la suite ce procédé par l'appellation de "seconde méthode". 15 Le but de la présente invention est de fournir un circuit arithmétique qui permet de produire ou vérifier le chiffre de contrôle indiqué ci-dessus, en réalisant les simples multiplication et addition de chiffres décimaux décrites précédemment, et qui comporte un circuit multiplicateur connecté directement en 20 série à un circuit additionneur. Généralement, la première méthode décrite ci-dessus peut être exprimée par l'équation suivante î D = *10 ^ , R10 ^ai * ^ 25 1-1 D = chiffre de contrôle, al* a2* ••••• an * chif£xes d'un code original, wl* w2* wn : P0^-^ affectés aux chiffres a^, . ...aQ, N = nombre décimal du code original, 30 C10 (N) = quotient de la division de N par 10 et *10 ^ = reste» La seconde méthode peut être exprimée sous la forme : n D = R10 ^R10 ^ai • wi^ + C10 ^ai * wi^ ^ ^ 35 î_i La détermination de D et de est basée sur l'analyse statistique des erreurs sur les informations d'entrée. Etant donné que la méthode de cette détermination ne fait pas partie de la présente invention, on ne la décrira pas. Un code de parité de groupe 40 affecté à un groupe de codes est 1 dans le système binaire, et une 69 08924 2005033 fausse disposition des chiffres ne peut être détectée étant donné que les poids sont identiques. Le circuit, qui réalise l'addition et la multiplication, doit être muni d'organes détectant même les fausses dispositions des chiffres . On ne peut effectuer aisément 5 une telle détection dans les circuits classiques . Il est en particulier inutile de faire détecter les erreurs sur les informations par le calculateur électronique, si bien qu'il est préférable de le faire dans le traitement des informations d'entrée. Le circuit suivant la présente invention peut être connecté à une 10 machine d'entrée. D'autres caractéristiques de la présente invention ressortiront de ce qui suit, et l'invention sera mieux comprise par la description suivante d'une forme de réalisation particulière donnée à titre d'exemple, et représentée au dessin annexé, dans 15 lequel : La figure 1 est un exemple de réalisation de la présente invention. La figure 2 en est une vue agrandie. En se référant maintenant à la figure 1, chaque chiffre 20 d'un nombre du code original et son poids sont envoyés à des registres et R^ à partir de leurs bornes N et W, respectivement. Les contenus des registres et sont multipliés dans une matrice M de multiplication, et le chiffre de moindre poids du résultat est transmis à un registre R^. On mémorise le chiffre 25 de moindre poids de la multiplication précédente dans un registre R^. Les contenus de et R^ sont additionnés dans une matrice d'addition A, et le résultat est transmis à nouveau au registre R^ par une porte G lorsqu'un signal C est appliqué. D'une façon analogue, chaque chiffre du code original et son poids sont ap-30 pliqués aux registres % et Ry afin d'obtenir par là même un chiffre de contrôle D. La figure 2 est une vue détaillée du schéma par blocs de la figure 1, dans le cas d'un circuit destiné à représenter un nombre décimal en un code décimal binaire à 4 bits. 35 On va supposer que le nombre 9 (10Ô1) est appliqué aux bornes n^ à ^ et simultanément aux bornes à wi*"' registres R^j et R^, ayant chacun 4 bits, sont chargés par ces nombres, de sorte que Ng (= n^ .n^.n^ .n^) et Wg (= w^w^.w^.w^) sont sélectionnés. De plus, la multiplication, le décodage et le codage s'ef-40 fectuent dans la matrice M, et (0001) sort aux bornes » ^-à « 69 08924 4 2005033 On obtient ainsi le code binaire du chiffre de moindre poids du résultat 81 de l'opération 9x9. Ce résultat est transmis au registre Rj^. On décrira cela plus en détail pour d'autres nombres . 5 Lorsque le nombre 2 est appliqué au registre Rjj, 1 (tension + E ) apparaît sur Lorsque le nombre 6 est appliqué à R^, 1 (tension + E) apparaît sur Wg. Lorsque 1 apparaît sur N^, Wg apparaît sur entraînant ainsi l'apparition de 1 sur Mg. De plus, 1 apparaît sur u Cela fait que l'ensemble u ^ à u ^ 10 devient (OOIO), qui vaut 2 dans le système décimal. Ceci montre que le chiffre de plus faible poids du résultat de l'opération 2x6= 12, c'est-à-dire 2, est représenté dans le système binaire. Comme il a été décrit ci-dessus, les bornes M.. (M-,, à **19' **21 a **29' **91 ® **99^ M sont des bornes 15 de décodage dont les signaux de sortie sont déterminés par les signaux d'entrée des registres R^ et R^. Les bornes (Mq à M^) sont des bornes de codage sélectionnées par l'ordre de connexion des diodes à partir des bornes . Les bornes u ^ à u ^ sont des bornes de sortie parallèles . c'est pourquoi la multiplication, 20 le décodage et le codage sont effectués dans la matrice M, et les résultats sont obtenus sous la forme du code binaire aux bornes de sortie. Le résultat obtenu aux bornes u ^ à commande le registre R^ en sélectionnant ainsi l'une des bornes A^ (Aq à A^) de la 25 matrice A. Par exemple, lorsque les signaux de sortie des bornes " ^ à sont 0001 (= 1 dans le système décimal, 1 apparaît sur la borne A^ (tension + E). Dans ce cas, si 6 est mémorisé dans le registre R^, 1 apparaît sur Sg de SR (SQ à S^), de sorte que parmi les bornes A.. 30 (A00à Aq9» ^io a ^19» •••••» Agg à Agg), Aj^ reçoit 1 et que parmi S'^ (s'i à. S'g)» s*7 reçoit 1. C'est pourquoi le résultat de l'addition, 7, (0111) sort aux bornes a ^ à a-^. Comme il a été décrit ci-dessus, les bornes A^. sont les bornes de décodage commandées par les signaux d'entrée des régis-35 très Rjj et R^ ; les bornes S'^ sont les bornes de codage dont les signaux de sortie sont déterminés par l'ordre de connexion des diodes à partir des bornes A^ ; a ^ à sont les bornes de sortie parallèles. C'est pourquoi, l'addition, le décodage et le codage sont effectués dans la matrice A et les résultats sortent 40 aux bornes de sortie sous la forme d'un code binaire. 69 08924 5 2005033 Les sorties des bornes à commandent le registre au moment de l'arrivée du signal impulsionnel C qui ouvre la porte G. C'est pourquoi, 7 (=1+6) est mémorisé dans le registre ra . 5 Les opérations indiquées ci-dessus se répètent suivant un cycle pour chaque chiffre du code original et son poids, et le chiffre D de contrôle est obtenu après toutes les opérations. On a représenté la matrice M comme une matrice effectuant l'addition des chiffres du moindre poids, ainsi 9 X 9 = 81-^1, 10 Cependant, la seconde méthode d'addition du chiffre de moindre poids et de celui de poids juste supérieur, (ainsi 9 x 9 = 81 8+1=9), peut être mise en oeuvre en changeant la disposition des diodes dans les circuits. Jusqu'ici, on a décrit la présente invention en se référant en particulier au cas où le reste de la 15 division d'un nombre par 10 est utilisé, mais on comprendra aisément qu'on peut aussi utiliser le reste de la division d'un nombre par 11 en changeant l'ordre de connexion des diodes entre les bornes M^. de décodage de la matrice M et ses bornes de codage, et entre les bornes de la matrice A et ses bornes de codage 20 S'K. Dans la forme de réalisation représentée, les bornes de décodage de la matrice H de multiplication et de la matrice A d'addition, sont prévues pour réaliser toutes les combinaisons des résultats d'addition et de multiplication, mais on peut réaliser 25 un circuit, qui peut remplir les mêmes fonctions que l'exemple de réalisation, et dont les dimensions sont environ quatre fois plus petites, en ajoutant des codeurs de complément à l'entrée et à la sortie de la matrice. Conformément à la présente invention, les bornes de sortie 30 du circuit multiplicateur sont reliées directement aux bornes d'entrée du circuit additionneur, de sorte que les deux circuits sont intégralement reliés ensemble en série, ce qui permet de construire de façon simple et compacte le circuit arithmétique. Conformément à la présente invention, le circuit nultiplicateur pour 35 un chiffre décimal unique ou individuel, est monté en série, de façon à pouvoir fournir aisément les chiffres de contrôle. De plus, les résultats obtenus par le fonctionnement de la matrice sont déterminés par les connexions des diodes entre les bornes de décodage et les bornes de codage, de sorte qu'on peut aisément 40 effectuer des modifications dans la conception en fonction du 69 08924 6 2005033 procédé utilisé pour obtenir différents chiffres de contrôle. On a décrit jusqu'ici la présente invention en se référant en particulier à l'un de ses exemples de réalisation, mais on comprendra que l'on peut y apporter des modifications 5 sans sortir du cadre de l'invention telle qu'elle est définie ci-dessus . 69 08924 7 2005033 - REVENDICATIONS - 1. Circuit arithmétique électronique, caractérisé en ce qu'il comporte un circuit multiplicateur et un circuit additionneur, reliés l'un â l'autre en série. 2. Circuit arithmétique électronique suivant la 5 revendication 1, caractérisé par le fait qu'un circuit multiplicateur pour un seul chiffre décimal et un circuit additionneur pour un seul chiffre décimal, sont reliés en série, permettant ainsi le calcul d'un chiffre de contrôle pour un groupe de codes numériques. 10 -3. Circuit arithmétique électronique suivant la revendication 1, caractérisé par le fait qu'un ensemble d'opérandes sont appliquées à une matrice de diodes, dont les signaux de sortie décodés sont transmis comme signaux d'entrée à une matrice de codage, permettant d'en déduire un résultat codé, qui est 15 déterminé par les connexions des diodes entre les bornes d'entrée des signaux décodés dans la matrice de codage et ses bornes de codage.