La présente invention concerne un comparateur de phase et notamment un comparateur applicable à un circuit à verrouillage de phase. De façon générale, un circuit à verrouillage de phase (appelé ci-après en abrégé "circuit PLL") comporte un oscillateur commandé en tension, un comparateur de phase etc. Le comparateur de phase reçoit par exemple un signal de réfé- rence et un signal oscillant d'un oscillateur commandé en ten- sion qui compare la phase de ces signaux et donne un signal d'erreur suivant la différence de phase entre les deux signaux. Puis, ce signal est fourni par exemple par l'intermédiaire d'un filtre passe-bas comme signal de commande à l'oscillateur com- mandé en tension, si bien que le signal de sortie de cet oscil- lateur commandé en tension est synchronisé sur le signal de référence. Selon l'art antérieur, on utilise un comparateur de phase tel que celui de la figure 1 dans un circuit PLL. Selon la figure 1, la référence la s'applique à une borne d'entrée qui reçoit par exemple un signal de référence f1 et lb représente la borne d'entrée qui reçoit le signal oscil- lant f2 fourni par exemple par un oscillateur commandé en ten- sion. Les portes NAND (NON-ET) 2-10 sont regroupées par paires de portes NAND (2-9), (3-4), (5-6), (7,10) constituant un circuit bistabtLe (flipflopj) De plus les références lia, llb correspondent chacune à une borne de sortie donnant les signaux correspondant à la différence de phase entre le signal de référence f1 et le signal oscillant f2 Dans le comparateur de phase ainsi réalisé (figures 2A, 2B), lorsque la fréquence du signal oscillant f2 est appli- quée à la borne d'entrée lb et est inférieure à celle du signal de référence f1 fourni à la borne d'entrée la, on obtient sur l'une et l'autre des bornes de sortie lla, llb des signaux S01, S02 (figures 2C, 2D). Sur la borne de sortie lla, on obtient le signal S01 dont la durée du niveau bas "" est plus longue lors- que la fréquence du signal oscillant f2 est inférieure à celle du signal de référence f1; la borne de sortie llb donne le signal S02 qui est toujours au niveau "1". Ainsi, en fournissant ces signaux de sortie S01, S.2 par exemple comme signaux de com- mande de 1' oscillateur commandé en tension, il est possible de commander cet oscillateur pour que la fréquence et la phase du 2 2503483 signal oscillant f2 soient de même sens que celles du signal de référence fl. Par ailleurs comme par exemple représenté par les chronogrammes des figures 3A et 3B, si la fréquence du signal oscillant f2 qui est appliquée à la borne d'entrée llb est la même que celle du signal de référence f1 qui est appliquée à la borne d'entrée la, mais si sa phase est retardée par rapport à celle du signal de référence f1 d'une différence t, on obtient sur-l'une et l'autre des bornes de sortie lla, l1b les signaux S01, S02 (figures 3C, 3D). Sur la borne de sortie lla, le signal S0]. passe au niveau bas "O" périodiquement seulement dans intervalle qui correspond à la différence de phase 4,aîors que l'autre borne de sortie llb donne le signal S02 qui est toujours au niveau haut "ln. C'est pourquoi en fournissant les signaux de sortie S0l, S02 par exemple comme signaux de commande à l'oscillateur commandé en tension, il est possible de commander cet oscillateur pour que la phase du signal oscillant f2 soit de même sens que celle du signal de référence fi. Dans le comparateur de phase selon la figure 1, suivant la différence de phase du signal oscillant f2 par rap- port au signal de référence F1 sur l'une et l'autre des bornes de sortie lla, llb, on obtient les signaux de référence S01, s02 se correspondant respectivement. En commandant ainsi l'oscillateur commandé en tension par la combinaison des signaux de sortie S01, S02' il est possible de faire coïncider la fréquence et la phase du signal oscillant ou signal de comparaison f2 avec celles du signal de référence fi. Néanmoins ce comparateur de phase selon la figure 1 utilise quatre flipflop formés chacun de portes NAND (des paires de portes NAND 2,9 - 3,4 5,6 - 7,10 -). On a ainsi un câblage complexe et le nombre de composants ou d'éléments logi- ques utilisés se traduit par un comparateur de phase relativement coûteux. La présente invention a pour but de remédier aux inconvénients des solutions connues et se propose de créer un comparateur de phase notamment destiné à un circuit ou boucle, verrouillé en phase. A cet effet, l'invention concerne un comparateur de phase ayant une première borne recevant un premier signal (signal de référence) et une seconde borne recevant un signal destiné à être comparé au signal de référence, une première porte ayant une paire de bornes d'entrée et une borne de sortie, l'une des deux bornes d'entrée étant reliée à la borne recevant le premier signal, une seconde porte ayant une paire de bornes d'entrée et une borne de sortie, l'une des deux bornes d'entrée étant reliée à la borne d'entrée recevant le second signal, un premier circuit bistable avec des bornes de mise à l'état de rémise à l'état initial et de sortie, la borne de mise à l'état étant reliée à la borne de sortie de la première porte, un second circuit bistable ayant des bornes de mise à l'état, de remise à l'état initial et de sortie, la borne de mise à l'état étant reliée à la borne de sortie de la seconde porte, un pre- mier dispositif de commande de porte monté entre la borne de sortie du second circuit bistable et l'autre des deux bornes de sortie de la première porte, un second dispositif de commande de porte branché entre la borne de sortie du premier circuit bistable et l'autre des deux bornes d'entrée de la seconde porte, un premier dispositif de remise à l'état initial branché entre la première borne d'entrée de signal et la borne de remise à l'état initial du second circuit bistable, ainsi qu'un second dispositif de remise à l'état initial branché entre la seconde borne d'entrée de signal et la borne de remise à l'état initial du premier circuit bistable. 1 La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc d'un exemple de comparateur de phase connu, - les figures 2A-2D et 3A-*3D sont des chronogrammes servant à expliquer le fonctionnement du comparateur connu de la figure 1. - les figures 4 et 5 sont des schémas des états transitoires servant à expliquer le point stable du comparateur de phase connu de la figure 1. - la figure 6 est un schéma de l'état transitoire fondamental montrant un état stable du comparateur de phase selon l'invention. - la figure 7 est un schéma-bloc d'un mode de réalisation du comparateur de phase selon l'invention. - les figures 8A-8F sont des chronogrammes servant à expliquer le fonctionnement d'un oscillateur mp.'s-ons de déclenchement selon l'invention. - la figure 9 est un schéma de l'état transitoire montrant le fonctionnement pratique du comparateur de phase de l'invention. - les figures 1OA-lOD et lIA-11J sont des schémas servant à expliquer le fonctionnement du comparateur de phase selon l'invention. - les figures 12 à 18 sont des schémas-blocs mon- trant chacun un mode de réalisation du comparateur de phase selon l'invention. DESCRIPTION DE DIFFERENTS MODES DE REALISATION PREFERENTIELS: La figure 4 est un schéma de l'état transitoire du comparateur de phase connu décrit à l'aide de la figure 1. Selon la figure 4, des essais ont confirmé que le comparateur de phase, connu, passait par huit états stables U1, U2, O1, 02, 03, 04, D1, D2À Dans ces conditions, les signaux SOl, S02 sur les bornes de sortie lla, llb (figure 1) passent à l'état "0" et "1" lorsque le comparateur de phase connu est dans les états U1 et U2; ces signaux passent aux états N1m et "1" lorsque le comparateur est dans les états 01, 02 03 03; ces signaux passent aux états "1" et "O" lorsque le comparateur est aux états D1 et D2. Ainsi, on peut considérer que les huit états stables U1, U2, Ol' 02' 031 04 D1, D2 sont regroupés par exem- ple dans les trois ensembles regroupés à la figure 5. Pour développer plus les considérations ci-dessus comme cela est représenté par le diagramme de l'état transitoire de la figure 6, si l'on prend pour le comparateur trois états stables U, O, D (pour l'état U, on a SO1 = "O" et S02 = lu; pour l'état 0, on a S = "1" et S = 'Vl"; pour l'état D, on a SOl = "1" et S02 = "O") et si le comparateur de phase change d'état suivant la règle donnée à la figure 6, on est certain d'obtenir des signaux de sortie identiques à ceux du comparateur de phase connu. Un mode de réalisation d'un comparateur de phase selon l'invention pour obtenir la caractéristique transitoire selon la figure 6 sera décrit ciaprès en référence à la figure 7. A la figure 7, les mêmes références que celles qui corres- pondent au schéma de la figure 1 désignent les mêmes éléments et composants et leur description ne sera pas reprise dans un but de simplification. Selon la figure 7, la borne d'entrée 1a qui reçoit par exemple le signal de référence f1 est reliée à la borne d'entrée de la porte NOR (porte NON-OU) 13al formant un généra- teur d'impulsions de déclenchement ou oscillateur 13 ainsi que par l'inverseur 13a2 à l'autre borne d'entrée de la porte NOR 13al' Le temps de retard de l'inverseur 13a2 est choisi égal à 2-C. A titre d'exemple, si le signal d'entrée f1 correspondant au chronogramme de la figure 8A est appliqué à la borne d'entrée 1a' l'inverseur 13a2 donne à sa sortie un signal tel que celui de la figure 8B. Ainsi, la porte NOR 13al donne à sa borne de sortie une impulsion de déclenchement d'une largeur d'impulsion égale à 2t (figure 8C) lorsque le signal appliqué à la borne d'entrée 1 chute. a La sortie de cette porte NOR 13al est reliée à l'une des entrées de la porte ET 14a formant un circuit de porte et la sortie de cette porte ET 14a est reliée à la borne d'entrée Sa du signal de mise à l'état du flipflop (bascule bistable) a La borne d'entrée 1b qui reçoit un signal tel que le signal oscillant f2 fourni par l'oscillateur commandé en tension, est reliée à une entrée de la porte NOR 13bl consti- tuant un générateur d'impulsions de déclenchement ou oscilla- teur 13b, ainsi que par l'inverseur 13b2 à l'autre borne de la porte NOR 13blî Cet oscillateur ou générateur de signaux impul- sionnels 13 est réalisé comme l'oscillateur 13 décrit ci- dessus; la sortie de la porte NOR 13bl donne une impulsion de déclenchement de largeur d'impulsion 2t pour le flanc descendant du signal appliqué à la borne d'entrée lb. La sortie de la porte NOR 13bl est reliée à une borne d'entrée de la porte ET 14b formant un circuit de porte; la sortie de la porte ET 14b est reliée à la borne d'entrée du signal de mise à l'état Sb du flip-flop 15b' La sortie de la porte NOR 13bl est reliée à la borne d'entrée du signal de remise à l'état initial Ra du flip- flop 15a; la borne de sortie inversée Qa du flip-flop 15a est reliée à l'autre entrée de la porte ET 14b- La sortie de la porte NOR 13al est également reliée à la borne d'entrée Rb du signal de remise à l'état initial du flip-flop 15b; la sortie inversée Qb du flip-flop 15b est reliée à l'autre entrée de la porte ET 14a a Les bornes de sortie Qa, Qb des flip-flop 15a, b sont reliées respectivement aux bornes de sortie 11a, 11b. L'impulsion de déclenchement générée par l'oscil- lateur d'impulsions de déclenchement 13a est appliquée par la porte ET 14a à la borne d'entrée du signal de mise à l'état Sa du flip-flop 15 de façon à mettre ce flip-flop 15a à l'état. a a Le flip-flop 15a est mis à un état tel que sa borne de sortie Qa donne un signal de niveau haut "1" et que sa borne de sortie inversée Qa donne un signal de niveau bas "O". Toutefois dans ce cas, si le flip-flop 15b est mis à l'état, c'est-à-dire si le flip-flop 15b est dans un état tel que la borne de sortie inversée Qb fournit un signal de niveau bas "0", le circuit de porte formé par la porte ET 14a est ouvert. L'impulsion de déclenchement de l'oscillateur d'impulsions de déclenchement 13 n'est pas appliquée dans ces conditions à la borne de mise à l'état Sa du flip-flop 15a, si bien que ce flip-flop 15a n'est pas mis à l'état. En d'autres termes, on interdit la mise à l'état du flip-flop 15a. L'impulsion de déclenchement dérivée de l'oscilla- teur d'impulsions de déclenchement 13a est également appliquée à la borne d'entrée Rb du signal de remise à lrtat initial du flip-flop 15b pour remettre ce flip-flop 15b à l'état. Le flip- flop 15b est mis dans un état tel que sa borne de sortie Qb donne un signal de niveau bas "0" et que sa borne de sortie inversée Qb donne un signal de niveau haut "1". De la m9me manière, l'impulsion de déclenchement fournie par l'oscillateur 13b est appliquée par la porte ET 14b à la borne d'entrée du signal de mise à l'état Sb du flip-flop 15b pour mettre ce flip-flop 15b à l'état. Le flip-flop 15b est mis dans un état tel que sa borne de sortie Qb fournisse un signal de niveau haut "1" et que sa borne de sortie inversée Qb fournisse un signal de haut bas "O". Toutefois dans ces con- ditions, si le flip-flop 15 est mis à l'état c'est-à-dire si a_ la borne de sortie inversée Qa donne un signal de niveau bas "0", le circuit de porte formé par la porte ET 14b est ouvert. Ainsi l'impulsion de déclenchement de l'oscillateur d'impulsions de déclenchement 13b n'est pas appliquée à la borne d'entrée de mise à l'état Sb du flip-flop 15b, c'est-à-dire que le flip- flop 15b n'est pas mis à l'état. En d'autres termes, on interdit la mise à l'état du flip-flop 15b. L'impulsion de déclenchement générée par l'oscil- lateur d'impulsions de déclenchement 13b est appliquée à la borne d'entrée Ra du signal de remise à l'état initial du flip- flop 15a pour permettre la remise à l'état initial de ce flip- flop 15a. Le flip-flop 15a est mis dans un état tel que sa borne de sortie Qa donne un signal de niveau bas "0" et que sa borne de sortie inversée Qb donne un signal de niveau haut "1". De plus lorsque les impulsions de déclenchement pour mettre à l'état ou remettre à l'état initial les flip-flop a 15b sont appliquées en même temps, étant donné les retards dans les portes ET 14a, 14b' la remise à l'état initial domine la mise à l'état si bien que les flip-flop 15a, 15b sont remis à l'état initial. De cette façon dans le comparateur de phase repré- senté à la figure 7, lorsque le signal fl appliqué à la borne d'entrée la chute (c'est-à-dire qu'il passe du niveau haut "1" ou niveau bas "0"), les flip-flop 15a, 15b sont respectivement mis à l'état et remis à l'état initial. Par contre lorsque le signal f2 qui est appliqué à la borne d'entrée lb, chute, les flip-flop 15a, 15b sont respectivement remis à l'état initial et mis à l'état. Toutefois dans ces conditions, si l'un des flip-flop 15a, 15best déjà mis à l'état, la mise à l'état de l'autre est interdite. La figure 9 représente l'état transitoire du com- parateur de phase selon l'invention: dans ce comparateur, on a trois états stables U', 0', D'; à l'état U', on a S O "1" et S2 = "0"; à l'état 0', on a S = "0" et S = "0"; à 02l'a D' = 02 = l'état DI, on a SO 1;S02 = ""la transition se fait suivant la règle indiquée à la figure 9. Ce schéma de l'état transitoire selon la figure 9, est équivalent au schéma de l'état transitoire simplifié du comparateur de phase représenté à la figure 6. Le comparateur de phase selon le mode de réalisa- tion de l'invention présente un état transitoire pratiquement identique à celui du comparateur de phase de l'état transitoire de la figure 6. Si le comparateur de phase de ce mode de réali- sation reçoit respectivement les signaux fl et f2 (fréquences f2 > fl) sur les bornes d'entrée 1a, 1b comme cela est repré- senté aux figures 1QA, lOB, les signaux SO1, S02 dérivés sur l'une et l'autre des bornes de sortie 11a, il b correspondent respectivement aux chronogrammes des figures lOC, 10D. A la borne de sortie 11b' on obtient le signal S02 dont la période d'état bas '"O varie en fonction de la différence entre la fré- quence du signal oscillant f2 et celle du signal de référence f1; sur la borne de sortie l a, on obtient un signal S01 qui est toujours au niveau bas "O". Ainsi lorsque les signaux de sortie Soi, S02 sont par exemple appliqués comme signal de com- mande à l'oscillateur commandé en tension, il est possible de régler cet oscillateur pour que la fréquence et la phase du signal oscillant f2 correspondent à celles du signal de réfé- rence f1. Bien que dans cet exemple, les valeurs initiales des signaux de sortie S0o, S02 soient respectivement égales à "0" et "O", dans d'autres cas c'est-à-dire lorsque les valeurs initiales des signaux S011 S02 sont égales à '"0", "1"), " O", "0^), ("1", '1"), comme les valeurs initiales des signaux de sortie So0, S02 sont remises à l'état initial à l'instant tl, à la suite de cela, on a les mêmes signaux. De même si le comparateur de phase selon le mode de réalisation de la figure 7 reçoit sur ses bornes d'entrée a# 1b les signaux fif f2 tels que ceux des figures 1lA, 11B (signaux fi f2 dont les fréquences sont identiques mais qui présentent entre elles une différence de phase f') on obtient les signaux So0, So2 sur l'une et sur l'autre bornes de sortie la, 11b comme l'indiquent les chronogrammes des figures llC, llD. Sur la borne de sortie ll a, on obtient le signal S01 qui passe périodiquement au niveau "1" pendant seulement la période qui correspond à la différence de phase f' et l'autre borne de sor- tie l1b donne le signal S02 qui est toujours au niveau bas "O". En conséquence, si les signaux de sortie So1, S02 sont par exem- ple appliqués comme signaux de commande à un oscillateur com- mandé en tension, il est possible de régler cet oscillateur pour que la phase du signal oscillant f2 devienne la même que celle du signal de référence f1. Les figures llC, llD corres- pondent à des cas dans lesquels les valeurs initiales des si- gnaux de sortie SOl' S02 sont à l'état "0" et "O"; si les valeurs initiales des signaux de sortie SOl, S02 sont à l'état "0" et "1", ces signaux de sortie SoV S02 correspondent aux chronogrammes des figures 1lE, 11F; lorsque ces signaux sont égaux à "1" et "O", on obtient les chronogrammes des figures llG, 11H et lorsque les signaux sont égaux à "1"' et "1", on obtient les chronogrammes des figures 11I et 11J. Comme indiqué ci-dessus, le comparateur de phase selon l'invention ne fonctionne en aucun cas moins bien que le comparateur de phase classique. De plus comme le comparateur de l'invention se compose de deux flip-flop 15a, 15b, on a un montage extrêmement simple, ce qui donne un comparateur moins coûteux que le comparateur connu. Les figures 12 à 18 représentent d'autres modes de réalisation de comparateurs de phase selon l'invention. Aux figures 12 à 18, on a utilisé les mêmes références qu'à la figure 7 pour désigner les mêmes éléments dont la description ne sera pas reprise. Dans le comparateur de phase de la figure 12, la sortie de l'inverseur 13a2 est reliée à la borne d'entrée Rb du signal de remise à l'état initial du flip-flop 15b et la sortie de l'inverseur 13b2 est reliée à la borne d'entrée Ra du signal de remise à l'état initial du flip-flop 15; les autres parties du circuit sont pratiquement les mêmes que celles du mode de réalisation de la figure 7. Le comparateur de phase selon la figure 12 a un fonctionnement et des effets analogues à celui du mode de réali- sation de la figure 7; de plus, les flip-flop 15a, 15b sont remis à l'état initial par le signal représenté à la figure 8B si bien que par exemple lorsque les signaux fit f2 fournis chacun aux bornes d'entrée 1a, 1b chutent en même temps, cela permet de remettre les deux flip-flop 15a, 15b à l'état initial de façon certaine. De plus, le comparateur de phase de la figure]3 comporte des générateurs d'impulsions de déclenchement 16a, 16b et les flip-flop 15a, 15b sont respectivement remis à l'état initial par les impulsions de déclenchement données par les oscillateurs d'impulsions de déclenchement 16a, 16b. Dans ces conditions, les inverseurs 16a2, 16b2 formant les oscillateurs d'impulsions de déclenchement 16a, 16b donnent un retard fixé à 3t. Si les bornes d'entrée 1a, 1b reçoivent le signal repré- senté à la figure 8A, les inverseurs 16a2, 16b2 donnent à leur sortie le signal représenté à la figure 8D, de sorte que les portes NOR 16a 1616bl donnent à leur sortie des impulsions de dclenchement ayant chacune une largeur de 3b pour le flanc déclenchement ayant chacune une largeur de 3'e pour le flanc descendant du signal appliqué aux bornes d'entrée la lb (figure 8E). Puis, les impulsions de déclenchement sont appliquées aux bornes d'entrée Rb, Ra de remise à l'état initial des flip-flop b' '5a Les autres éléments et composants sont identiques à ceux du mode de réalisation de la figure 7. Dans le comparateur de phase selon la figure 14, comme les portes NOR 13al' 13bl forment les oscillateurs d'im- pulsions de déclenchement l3a, 13b sont des portes NOR à trois entrées, on peut mettre à l'état les circuits de porte pour interdire les flip-flop 15a' 15b. Dans les modes de réalisation des comparateurs de phase selon les figures 13 et 14, il est possible d'avoir le même fonctionnement et les résultats qu'avec le comparateur de phase de la figure 12. La figure 15 donne un autre exemple de comparateur de phase selon l'invention avec une porte NOR 17 à quatre entrées formant le générateur d'impulsions de déclenchement et des circuits de porte destinés à interdire la mise à l'état des flip-flop 15a, 15b. De plus dans le comparateur de phase de l'inven- tion selon la figure 16, on a des portes ET 13a3V 13 à trois b3 entrées, formant les oscillateurs d'impulsions de déclenchement 13a, 13b et les circuits de porte servant à interdire la mise à l'état des flip-flop 15a, b. Dans ces conditions, si le retard donné par les inverseurs 13a2' 13b2 est égal à 2't, les portes ET 13a3V 13b3 donnent à leur sortie des impulsions de déclenchement d'une largeur de 2et pour le flanc montant des signaux appliqués aux bornes d'entrée 1a, 1b (figure 8F) qui sont transmises respectivement aux bornes d'entrée Sa, Sb du signal de mise à l'état des flip-flop 15aS 15b. Dans les modes de réalisation des comparateurs de phase selon les figures 15 et 16, on a le même fonctionnement et les mêmes résultats que dans celui de la figure 7. La figure 17 montre un autre mode de réalisation du comparateur de phase selon l'invention qui comporte des générateurs d'impulsions de déclenchement 18, 18 pour le comparateur de phase de la figure 16; les impulsions de déclen- chement fournies par les oscillateurs d'impulsions de déclenche- ment 18a, 18b sont appliquées aux bornes d'entrée Rb, Ra du signal de remise à l'état initial des flip-flop 15b et 15a. 1l La figure 18 montre un autre mode de réalisation d'un comparateur de phase selon l'invention qui comporte égale- ment des oscillateurs d'impulsions de déclenchement 18a' 1%b pour le comparateur de phase de la figure 15; les impulsions de déclenchement données par les oscillateurs l8a, l8b sont appliquées aux bornes d'entrée Rb, Ra du signal de remise à l'état initial des flip-flop 15a' 15b' Dans ces modes de réali- sation selon les figures 17, 18, on a le même fonctionnement et les mêmes résultats que dans le mode de réalisation des figures 16 et 15. De plus, les comparateurs de phase des figures 17, 18 fonctionnent de façon satisfaisante quelle que soit la forme des courbes des signaux d'entrée fi, f2 appliqués aux bornes d'entrée 1a' 1b. En fait dans le cas du mode de réalisa- tion selon les figures 15 et 16, les courbes des signaux d'entrée f1 et f2 ont un rapport de travail de cycle de moins 50 %. Dans les modes de réalisation ci-dessus de l'in- vention, les flip-flop 15, 15b sont formés de portes NOR; on peut remplacer ces portes NOR par des portes NAND. Dans ce cas, il suffit d'inverser la phase des signaux de sortie S0o, S02 sans que cela n'entraîne d'inconvénient. R E V E N D I C A T I 0 N S 1 ) Comparateur de phase caractérisé en ce qu'il comporte une borne d'entrée (1) recevant un premier signal de a référence (fa), une seconde borne d'entrée(l b) recevant un second signal ou signal d'entrée (f2) destiné à être comparé au signal de référence (f1), un premier circuit de porte (14a) avec une paire de bornes d'entrée et une borne de sortie, l'une des deux bornes d'entrée étant reliée à la première borne (1 a) du premier signal d'entrée, un second circuit de porte (14b) avec une paire de bornes d'entrée et une borne de sortie, l'une des deux bornes d'entrée étant reliée à la borne d'entrée (lb) recevant le second signal, un premier circuit bistable (15 a) ayant des bornes de mise à l'état (Sa), de remise à l'état initial (Ra) et de sortie (Qa, Qa), la borne de mise à l'état (Sa) de ce premier circuit bistable (15 a) étant reliée à la borne de sortie de la première porte (14 a), un second circuit bistable (15b) ayant des bornes de mise à l'état (Sb) de remise à l'état initial (Rb) et de sortie (Qb, Qb), la borne de mise à l'état (Sb) de ce second circuit bistable (15b) étant reliée à la borne de sortie de la seconde porte (14b) , un premier moyen de commande de porte étant prévu entre la borne de sortie du second circuit bistable (15b) et l'autre des deux bornes d'entrée du premier circuit de porte (14 a), un second moyen de commande de porte étant branché entre la borne de sortie du premier circuit bistable (15b) et l'autre des deux bornes d'en- trée du second circuit de porte (14b), un premier moyen de remise à l'état initial étant branché entre la première borne d'entrée (1 a),(13a) et la borne de remise à l'état initial (Rb) du second circuit bistable (15b), un second moyen de remise à l'état ini- tial étant branché entre la seconde borne d'entrée (lb) et la borne de remise à l'état initial (Ra) du premier circuit bistable (15 a). ) Comparateur de phase selon la revendication 1, caractérisé en ce que le premier circuit de porte (14 a) est formé d'une première porte ET et le second circuit de porte (14b) est formé d'une seconde porte ET. ) Comparateur de phase selon la revendication 1, caractérisé en ce que le premier circuit bistable (14 a) se compose d'un premier flip-flop ayant une borne de sortie non inversée (Qa) et inversée (Qa), le second circuit bistable (15b) 13 2503483 étant formé d'un second flip-flop ayant une sortie non inversée (Qb) et une sortie inversée (Qb). ) Comparateur de phase selon la revendication 3, caractérisé en ce que le premier moyen de commande est bran- ché entre la borne de sortie inversée (Qb) du second flip-flop (15b) et la seconde des deux bornes d'entrée du premier circuit de porte ET (14 a). ) Comparateur de phase selon la revendication 3, caractérisé en ce que le second moyen de commande de porte est branché entre la borne de sortie inversée (Qa) du premier flip-flop (15 a) et la seconde des bornes d'entrée du second circuit de porte ET (14b). ) Comparateur de phase selon la revendication 3, caractérisé en ce qu'il comporte un premier oscillateur d'impulsions de déclenchement (13 a2) dont une entrée est reliée à la première borne (1 a) d'entrée et dont la sortie est reliée à l'une des deux bornes d'entrée du premier circuit de porte ET (14 a). 4a 7 ) Comparateur de phase selon la revendication 6, caractérisé en ce qu'il comporte un second oscillateur d'im- pulsions de déclenchement (13b2) dont une entrée est reliée à la seconde borne d'entrée (1b) et dont la sortie est reliée à l'une des deux bornes d'entrée du second circuit de porte ET ( 14 b) ' 8 ) Comparateur de phase selon la revendication 6, caractérisé en ce que le premier oscillateur d'impulsions de déclenchement se compose d'un premier inverseur (13 a2) ayant une entrée et une sortie, l'entrée étant reliée à la première borne d'entrée (la) et une porte NOR (13al) ayant deux entrées et une sortie, les entrées de la porte NOR (13 al) étant respec- tivement reliées à la première borne d'entrée (la) et à la sortie du premier inverseur (13 a2), la sortie de la porte NOR (13al) étant reliée à l'une des deux bornes d'entrée du premier circuit de porte ET (14). 90) Comparateur de phase selon la revendication 8, caractérisé en ce que le second oscillateur d'impulsions de déclenchement (13b) se compose d'un second inverseur (13b2) ayant une entrée et une sortie, l'entrée étant reliée à la se- conde borne d'entrée (lb), et une porte NOR (13 bl) ayant une paire d'entrées et une sortie, les entrées étant respectivement 14 2503483 reliées à la seconde entrée (lb) ainsi qu'à la sortie du second inverseur (13b2), la sortie de cette porte NOR (13bl) étant reliée à l'une des deux bornes d'entrée du second circuit de porte ET (14 b). 100) Comparateur de phase selon la revendication 3, caractérisé en ce qu'il comporte un premier inverseur (13.2) ayant une entrée et une sortie, l'entrée étant reliée à la pre- mière entrée cia) et la sortie étant reliée à une autre borne d'entrée du premier circuit de porte ET (14a). 110) Comparateur de phase selon la revendication , caractérisé en ce qu'il comporte un second inverseur ayant une entrée et une sortie, l'entrée étant reliée à la seconde borne d'entrée (lb) et la sortie étant reliée à une autre borne du second circuit de porte ET (14b). 120) Comparateur de phase selon la revendication 11, caractérisé en ce que le premier et le second moyen de remise à l'état initial se composent chacun d'un oscillateur d'impulsions de déclenchement formé d'un inverseur et d'une porte ET. 130) Comparateur de phase selon la revendication 12, caractérisé en ce que le premier et le second flip-flop sont formés par une paire de portes NOR.