La présente invention se rapporte à une boucle analogique à verrouillage en fréquence comportant une boucle à verrouillage de phase qui comprend un comparateur de phase recevant un signal d'entrée fi et un signal de sortie de boucle 41, un filtre passe-bas et un oscillateur commandé en tension, fournissant le signal de sortie 4o, le signal de sortie de boucle 41 étant dérivé du signal de sortie 4o. Il est connu de verrouiller la fréquence d'un signal de sortie, sur la fréquence d'un signal d'entrée, à l'aide d'une boucle à verrouillage de phase. Le comparateur de phase d'une telle boucle fournit une indication d'une différence de phase, entre les signaux d'entrée et de sortie, en détectant l'apparition d'un déphasage. Le signal du comparateur de phase, après passage dans un filtre passe-bas, agit sur la fréquence de l'oscillateur de la boucle pour corriger cette différence. Lorsqu'une telle boucle à verrouillage de phase est verrouillée, tout saut de phase du signal d'entrée se traduit par une variation de la fréquence de l'oscillateur pour rattraper ce saut de phase. Ainsi, toute variation de phase du signal d'entrée s'accompagne d'une variation de fréquence à la sortie. Un tel comportement peut constituer un inconvénient dans certains cas. Ainsi, il est connu que, dans les centraux télépho- niques MIC, l'horloge centrale est dupliquée pour des raisons de sécurité de fonctionnement. On utilise donc deux horloges centrales de même fréquence, mais dont les phases ne sont pas liées. Ces horloges fournissent des signaux d'horloge locale aux diverses unités du central. Si, par exemple, pour des raisons de défaillance d'une horloge ou pour des raisons de maintenance, on commute d'une horloge sur l'autre, au niveau des unités du central, et en particulier de celles recevant les signaux des jonctions aboutissant au central, la variation de fréquence,résultant de l'emploi d'une boucle à verrouil- lage de phase classique pour rattraper le saut de phase éventuel, va etre considérée comme une perte de synchronisation et va donc déclencher un processus de resynchronisation qui peut se traduire par une perte de messages. Ceci constitue, pour certains types de message, un inconvénient grave. Un objet de la présente invention est donc une boucle ana- logique à verrouillage en fréquence qui permette, en cas de saut de de phase du signal d'entrée, de maintenir la variation de fréquence momentanée du signal de sortie en dessous d'une valeur minimum prédé- terminée. Selon l'invention, ceci est obtenu par une boucle analogique à verrouillage en fréquence du type décrit au début, caractérisée en ce qu'elle comprend, en outre, des moyens à retard variable pour obtenir le signal de sortie de boucle +l, en appliquant au signal de sortie 4o un retard variable, et des moyens de commande pour commander la valeur du retard appliqué par lesdits moyens à retard variable, à partir des signaux fournis par le comparateur de phase, de manière à réduire le déphasage éventuel indiqué par ledit comparateur. Grâce au fait que le temps de réponse desdits moyens est très inférieur à la constante de temps du filtre passe-bas de la boucle, le saut de phase du signal d'entrée est presque entièrement compensé, sans que la fréquence de l'oscillateur soit soumise à une variation importante. L'invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des dessins joints o: - la figure l est un schéma de principe de la boucle analogique à verrouillage en fréquence selon l'invention; - la figure 2 représente des diagrammes de signaux explicatifs; et - la figure 3 est le schéma d'un mode de réalisation de la boucle analogique selon l'invention. Sur la figure 1, est représenté le schéma de principe de la boucle analogique à verrouillage en fréquence selon l'invention. On y retrouve les éléments classiques d'une boucle à verrouillage de phase, à savoir un comparateur de phase 1, un filtre passe-bas 2 et un oscillateur commandé en tension 3. Dans le but d'obtenir, à la sortie, un signal de sortie 4o de rapport cyclique bien déterminé, on a choisi un oscillateur 3 fonctionnant à une fréquence double de celle du signal d'entrée fi, et on a prévu un diviseur de fréquence par deux 7 qui permet d'obtenir le signal de sortie *o à la m9me fréquence que le signal d'entrée et avec un rapport cyclique bien défini. Un autre diviseur de fréquence par deux 6 doit alors être prévu dans la boucle. Selon l'invention, on dispose dans la boucle, entre la sortie de l'oscillateur 3 et la seconde entrée du comparateur de phase 1, sur laquelle est appliqué le signal de sortie de boucle 41, une ligne à retard 5 et un multiplexeur 4 qui permet de choisir, soit le signal de sortie de l'oscillateur 3 appliqué directement, soit le signal d'une des sorties régulièrement espacées de la ligne à retard. Ce dis- positif permet d'appliquer un retard variable au signal de l'oscil- lateur 3 pour fournir le signal 4lo Le multiplexeur 4 est commandé à l'aide d'un circuit de commande comportant un compteur-décompteur 9 et un circuit de détection de saut de phase 8. Ce dernier détermine, à partir des signaux fournis par le comparateur de phase 1, s'il ]0 existe un saut de phase du signal d'entrée fi, ainsi que son sens, et commande le comptage ou le décomptage du compteur-décompteur 9, de manière à choisir une sortie du multiplexeur 4 qui réduise le dépha- sage indiqué par le comparateur de phase 1. Par ailleurs, un circuit de détection de verrouillage 10 inhibe le fonctionnement du circuit de commande lorsque la boucle n'est pas verrouillée. Le fonctionnement de l'ensemble va être précisé ci-dessous en se reportant également aux diagrammes de signaux de la figure 2. On va supposer, à titre d'exemple pour appuyer la description, que le signal fi a une fréquence de huit mégahertz, et que l'oscillateur commandé en tension 3 fonctionne donc à seize mégahertz. Il est prévu, sur la ligne à retard 5, cinq sorties régulièrement espacées de dix nanosecondes, la première étant elle-même retardée de dix nano- secondes par rapport au signal de sortie de l'oscillateur 3. On peut compenser ainsi, par pas de dix nanosecondes, tous les sauts de phase pouvant survenir sur le signal d'entrée #i, les six entrées du multi- plexeur permettant un décalage d'une période complète du signal de l'oscillateur 3. La variation de phase résiduelle, que doit compenser par variation de sa fréquence l'oscillateur 3, ne peut donc être supérieure à dix nanosecondes. On obtient ainsi un signal de sortie *o de fréquence très stable. La figure 2 représente les conditions en phase du circuit, les signaux fi et 1 étant en phase. On a supposé qu'à l'équilibre après verrouillage, c'était l'entrée 0 du multiplexeur qui avait été sélectionnée. Les signaux 16.0 à 416.5 sont ceux qui existent sur les entrées 0 à 5 du multiplexeur 4, le décalage T, entre deux entrées successives, étant égal à dix nanosecondes. - Le circuit 10 évite que le multiplexeur soit commandé continuellement et saute d'une entrée à l'autre-pendant la période d'acquisition de la boucle o la fréquence de l'osciliateur 3 n'est pas encore verrouillée sur la fréquence du signal d'entrée fi. La figure 3 représente le schéma d'un mode de réalisation de la boucle analogique à verrouillage en fréquence de la figure 1. Les différents blocs de la figure 1 ont été représentés en tirets lorsque leurs composants sont détaillés. Le comparateur de phase 1 est un comparateur numérique du type décrit dans la demande de brevet français n 78 30542 déposée le 27 octobre 1978 par la demanderesse sous le titre "Comparateur de phase numérique". Il fournit sur l'une ou l'autre des sorties up et dw des bascules 11 et 12, des impulsions de longueur proportionnelle au déphasage entre les signaux fi et l, respectivement lorsque le signal fi est en avance ou en retard sur le signal l. Ces impulsions sont appliquées au filtre 2 constitué, de manière connue, d'un circuit dit "charge pump",à deux diodes 26, 28 et deux résistances 27,29, connecté à l'entrée d'un intégrateur comportant un amplificateur opérationnel 20, une capacité 22 et des résistances 21, 23, 24, 25. Le signal de sortie de l'intégrateur commande l'oscillateur commandé en tension 3. Le circuit de détection de saut de phase 8 est constitué de deux portes NON-ET 81 et 82 à trois entrées, recevant respectivement le signal d'autorisation du circuit de détection de verrouillage 10, les impulsions positives fournies par les bascules 11 et 12, et les mêmes impulsions retardées par deux inverseurs, respectivement 83, 84 et 85, 86. Les sorties des portes NON-ET 81 et 82 fournissent respectivement des impulsions de décomptage et de comptage sur les entrées de décomptage CDW et de comptage CUP du compteur-décompteur 9, de capacité six. Celui-ci fournit, sur ses trois sorties, les trois éléments binaires de commande du multi- plexeur 4. Le circuit de détection de verrouillage 10 comprend un circuit intégrateur comportant une résistance 103, un condensateur 104 et un comparateur de tension analogique 105, une porte NON-ET 101 et un inverseur 102. Les entrées de la porte NON-ET 101 sont reliées aux sorties inversées Q des bascules 11l et 12. Le fonctionnement du circuit sera expliqué ci-dessous en se reportant également à certains diagrammes de la figure 2. Le comparateur de phase connu 1 comporte deux bascules JK 11 et 12 dont le changement d'état des sorties est commandé par une transition du niveau haut au niveau bas, sur l'entrée d'horloge CK, à condition que le signal sur l'entrée de remise à zéro CLR soit au niveau haut. Si les signaux fi et 41 sont en phase, les bascules 11 et 12 restent constamment à l'état 0, ce qui maintient bloquées les diodes 26 et 28. L'intégrateur du filtre 2 fournit un signal constant qui maintient constante la fréquence de l'oscillateur 3. Aucune impulsion n'est fournie au circuit 8 et le contenu du compteur- décompteur 9 reste constant. Le multiplexeur 4 reste sur la sélection de l'entrée (ici l'entrée O) qui fournit un signal 4l en phase avec le signal d'entrée fi. Si maintenant on suppose que le signal d'entrée fi subit un saut de phase tel que le signal fi prennent un retard tI (signaux de la figure 2 dans le cas "retard de phase"), on voit que la bascule 12 va fournir des impulsions sur la sortie dw. Comme on a supposé que la boucle est verrouillée, le circuit 10 fournissant un niveau haut, les impulsions sur la sortie dw vont être transmises inversées par la porte 82 et avec un front de descente retardé, par rapport au front montant des impulsions sur la sortie dw, d'un temps prédéterminé égal au retard introduit par les deux inverseurs 85 et 86. On a représenté, sur la figure 2, le signal dw présent sur la sortie Q de la bascule 12 et qui est identique aux impulsions fournies par la porte 82 à l'entrée de comptage CUP, exception faite de la position du front de descente qui devrait âtre retardé du retard mentionné ci- dessus. On voit que ces impulsions sur l'entrée de comptage CUP permettent,à chaque période du signal 4l,le saut d'une entrée du multiplexeur 4 à une entrée adjacente plus retardée. Sur la figure 2, a été représenté le saut de l'entrée 0 à l'entrée 1. Ces sauts d'une entrée à la suivante se poursuivent tant que le déphasage, entre le signal fi et le signal el décalé, reste supérieur à une valeur corres- pondant à une longueur d'impulsion sur la sortie dw supérieure au retard introduit par les inverseurs 85 et 86. Ce retard est choisi pour que seules les impulsions supérieures à dix nanosecondes puissent commander le compteur-décompteur 9. Ainsi, au bout d'un certain nombre de périodes correspondant à des sauts cumulés de la phase du signal *l compensant, à dix nanosecondes près, le saut de phase du signal fi, le circuit de compensation reprendra une position d'équilibre. La durée totale de cette opération de compensation est très inférieure à la constante de temps de l'intégrateur du filtre 2 (qui est d'une centaine de millisecondes par exemple). Ainsi, l'oscillateur 3 sera commandé, par l'intermédiaire du filtre 2, par les impulsions rési- duelles sur la sortie dw, de durée inférieure à dix nanosecondes, et sa fréquence variera donc très peu pour remettre en phase les signaux fi et 1. Sur la figure 2, on a également représenté des signaux dans le cas o le signal fi subit un saut de phase et est en avance de phase de t2 par rapport au signal 41. Comme précédemment, les impulsions sur la sortie up du comparateur de phase représentées sont identiques à celles fournies par la porte 81 à l'entrée de décomptage CDW, à l'exception du front de descente qui est retardé par les inverseurs 83 et 84. La figure 2 représente deux sauts successifs du multiplexeur 4, de l'entrée 0 à l'entrée 5, puis de l'entrée 5 à l'entrée 4. Bien entendu, le compteurdécompteur 9 est prévu pour passer du code 000 au code 101, dans l'exemple choisi, lorsqu'il reçoit une impulsion sur son entrée de décomptage. Le circuit de détection de verrouillage 10 comporte une porte NON-ET 101, dont les entrées sont reliées aux sorties inversées Q des bascules 11 et 12, suivie d'un inverseur 102. Lorsque la boucle est verrouillée, et en absence de saut de phase, le condensateur 104 est chargé au niveau haut car aucune impulsion n'est fournie par les bascules 11 et 12. Un niveau haut autorisant le fonctionnement du circuit 8 est alors présent sur les entrées correspondantes des portes NON-ET 81 et 82. La constante de temps d'intégration du circuit 10 est choisie suffisamment élevée, et de préférence supé- rieure à la période d'acquisition de la boucle, pour que les impulsions du comparateur, en cas de saut de phase, ne puissent faire varier notablement le niveau du signal de sortie. Par contre, pendant la période d'acquisition de la boucle, le condensateur 104 ne peut se charger au niveau haut du fait des impulsions répétées fournies par le comparateur de phase 1. Bien entendu, l'exemple de réalisation décrit ne limite en rien la portée de l'invention. REVENDICATIONS 1. Boucle analogique à verrouillage en fréquence comportant une boucle à verrouillage de phase qui comprend un comparateur de phase, recevant un signal d'entrée fi et un signal de sortie de boucle %1, un filtre passebas et un oscillateur commandé en tension fournissant le signal de sortie %o, le signal de sortie de boucle %1 étant dérivé du signal de sortie 9o, caractérisée en ce que ladite boucle analogique à verrouillage en fréquence comprend, en outre, des moyens à retard variable (4, 5) pour obtenir le signal %1, en appli- quant au signal #o un retard variable, et des moyens de commande (8, 9, 10) pour commander la valeur du retard, appliqué par lesdits moyens à retard variable à partir des signaux fournis par le comparateur de phase (1), de manière à réduire le déphasage éventuel indiqué par ledit comparateur. 2. Boucle analogique à verrouillage en fréquence selon la revendication 1, caractérisée en ce que lesdits moyens à retard variable comprennent un multiplexeur (4) dont l'une des entrées reçoit directement le signal qo, et une ligne à retard (5) dont l'entrée reçoit le signal %o et qui comporte plusieurs prises de sortie régu- lièrement espacées et reliées respectivement aux autres entrées du multiplexeur, ce dernier reliant une de ses entrées à sa sortie sous la commande desdits moyens de commande. 3. Boucle analogique à verrouillage en fréquence selon la revendication 2, caractérisée en ce que lesdits moyens de commande comprennent un circuit de détection de saut de phase (8) qui détecte l'apparition d'un déphasage entre les signaux %i et %1, et un circuit compteur-décompteur (9) comptant ou décomptant sous la commande du circuit de détection de saut de phase, et dont la sortie numérique commande ledit multiplexeur (4), la capacité de comptage du circuit compteur-décompteur étant égale au nombre d'entrées du multiplexeur. 4. Boucle analogique à verrouillage en fréquence selon l'une quelconque des revendications 1 à 3, caractérisée en ce que lesdits moyens de commande comprennent, en outre, un circuit de détection de verrouillage (10) recevant les signaux de sortie du comparateur de phase (1) et n'autorisant le fonctionnement desdits moyens de commande que lorsque la boucle est verrouillée. 5. Boucle analogique à verrouillage en fréquence selon l'une des revendications 3 ou 4, dans laquelle le comparateur de phase est un comparateur de phase numérique, connu en soi, fournissant une première sortie commandant,, par l'intermédiaire du filtre, une augmen- tation de la fréquence de l'oscillateur lorsque le signal fi est en avance sur le signal 41, et une seconde sortie commandant une diminu- tion de la fréquence de l'oscillateur lorsque le signal fi est en retard sur le signal 41, la durée des impulsions sur la première ou la seconde sortie étant proportionnelle au déphasage entre les signaux fi et 41, caractérisée en ce que -ledit circuit de détection de saut de phase (8) comprend des moyens (81 à 86) pour transmettre les impulsions de la première sortie (up) à l'entrée de décomptage (CDWT) du compteur- décompteur (9), et les impulsions de la seconde sortie (dw) à l'entrée de comptage (CUP) du compteur-décompteur (9), à la condition que lesdites impulsions aient une durée minimum prédéterminée et que le circuit de détection de verrouillage (10) fournisse un signal d'auto- risation indiquant que la boucle est verrouillée. 6. Boucle analogique à verrouillage en fréquence selon la revendication 5, caractérisée en ce que lesdits moyens (81 à 86), pour transmettre les impulsions comprennent deux portes NON-ET (81, 82), dont les sorties sont reliées respectivement aux entrées de décomptage (CDW) et de comptage (CUP) du compteur-décompteur (9), et qui comportent chacune trois entrées recevant respectivement le signal d'autorisation, les impulsions de la sortie correspondante du comparateur de phase (I) et ces mêmes impulsions retardées de ladite durée prédéterminée par des circuits de retard (respectivement 83, 84 et 85, 86). 7. Boucle analogique à verrouillage en fréquence selon l'une des revendications 5 ou 6, caractérisée en ce que ledit circuit de détection de verrouillage (10) comprend un circuit de portes Co(101, 102) recevant les signaux des sorties du comparateur de phase (1), et un circuit intégrateur (103, 104, 105) relié à la sortie du circuit de portes etfournissant le signal d'autorisation, la constante de temps du circuit intégrateur étant choisie supérieure au temps d'acquisition normal de la boucle. 8. Boucle analogique à verrouillage en fréquence selon l'une quelconque des revendications I à 7, caractérisée en ce que l'oscil- lateur commandé en tension (3) a une fréquence égale à n fois celle du signal d'entrée fi, et en ce qu'on prévoit des diviseurs de fréquence par n (6, 7) pour fournir le signal de sortie de boucle *î et le signal de sortie co, à partir du signal de sortie de l'oscillateur. 9. Boucle analogique à verrouillage en fréquence selon la revendication 8, caractérisée en ce que le nombre n est égal à deux, et en ce que les diviseurs pardeux (6, 7) sont constitués par des bascules de type JK.