La présente invention concerne des registres à décalage dans lesquels l'information est emmagasinée dans une série de cellules et est transférée d'une cellule à l'autre par l'application d'impulsion d'horloge. Ces registres à décalage ont une large application et sont utilisés dans les calculateurs numériques et autres appareils numériques. Les registres à décalage sont bien connus dans l'art antérieur mais présentent plusieurs inconvénients que la présente invention pallie. Plus précisemment, les registres à décalage de l'art antérieur manquent ordinairement d'une stabilité en courant continu et nécessitent l'application a'impulsions d'horloge pour le maintien des informations emmagasinées. La fabrication des registres à décalage de l'art antérieur fait ordinairement appel aux étapes de diffusion de l'isolant et du sous-collecteur. En outre, une quantité excessive d'énergie est généralement requise pour le maintien des informations emmagasinées. Un objet fondamental de la présente invention consiste à fournir un régis-tre à décalage ayant un nouvel agencement pour sélectionner et transférer les informations. En outre, il est fourni un plan à la masse commun de sorte que la structure puisse être fabriquée simplement avec deux étapes de diffusion, écartant toute diffusion de l'isolant ou du sous-collecteur. L'agencement est également avantageux en ce sens que les impulsions d'horloge sont nécessaires uniquement pour décaler les informations et non pas pour les emmagasiner. Un autre objet de la présente invention consiste à fournir un nouveau registre à decalage nécessitant une énergie en courant continu relativement faible pour maintenir les informations emmagasinées. un autre objet de la présente invention consiste à fournir un nouveau registre à décalage qui n'utilise pas de résistance de manière à éviter le oesoin d'avoir recours a la diffusion des résistances. U'autres objets, caractéristiques et avantages de la présente invention ressortiront de la description qui va suivre, donnée à titre d'exemple non limitatif, en se reportant aux dessins sur lesquels: La figure 1 représente schematiquamant les circuits de deux demi-cellules adjacentes u'un registre à décalage conformément à la présente invention. La figure 2 représente une vue plane aes diffusions et des interconnexions d'une seule demi-cellule du registre à décalage. Ln se reportant plus particulièrement à la représentation schématique des circuits de la figure 1, le registre à décalage conforme à la présente invention conprena une série de cellules formées chacune par deux demi-cellules sensiblement identiGues A et L. La figure ne représente qu'une seule cellule mais il 72 04906 2 2131960 est bien compris que les autres cellules sont identiques et sont connectées à la cellule décrite au moyen des conducteurs de référence "DE LA CELLULE PRECEDENTES et "A LA CELLULE SUIVA.mTc" . Chaque demi-cellule A et & comprend un circuit flip-flop dont les transis-5 tors T1 et T2 sont montés en croix. Il est à noter que tous les transistors de type i\PN de la figure 1 ont un fonctionnement inverse. Le collecteur C1 ou transistor T1 est connecté par le conducteur 11 à la base 62 du transistor T2, et le collecteur C2 du transistor T2 est connecté par le conducteur 12 à la base B1 du transistor T1» Le collecteur C3 du transistor PIMP T3 est également 10 connecté au collecteur C1 et le collecteur C4 d'un autre transistor PNP T4 est de façon semblable connecté au collecteur C2 du transistor T2. Les bases B3 et B4 des transistors T3, T4 sont mises à la masse de la façon représentée sur le dessin. Les émetteurs E3. Ë4, des transistors T3, T4 sont connectés au conducteur 13 qui est à son tour connecté à une ligne 14. □'autres cellules 15 (non représentées) peuvent être connectées à la ligne 14 par les conducteurs 13'. Les émetteurs E1, E2, des transistors 11, T2 montés en croix sont connectés à une ligne à la masse 15. Les émetteurs E5, E6 des transistors T5, T6 de fonctionnement inverse sont de façon semblable connectés à la ligne à la 20 masse 15. Les collecteurs C5, C6 des transistors T'5, TB sont connectés par les conducteurs respectifs, 16, 17 aux collecteurs C3, C4 et C1, C2. Le collecteur C7 d'un transistor latéral PijP 17 est connecté à la base B5 du transistor 15, et le collecteur C6 du transistor T8 est connecté à la base BB du transistor TB. Les bases B7, B6, des transistors T7, T8 sont connec-25 tées à la ligne 15. Deux entrées d'impulsions d'horloge CP1 sont connectées aux émetteurs respectifs E7, E8 des transistors T7, T8 de la demi-csllule A, et deux entrées d'impulsions d'horloge CP2 sont connectées aux émetteurs respectifs E7, E6 des transistors T7, Tô de la demi-cellule b. Les impulsions d'horloge appliquées à l'entrée CP2 sont retardées par rapport aux impulsions d'-30 horloge appliquées aux entrées CP1» Un conducteur 18 connecte le collecteur extérieur C1' du transistor T1 de la demi-cellule A au collecteur C7 et à la base B5 des transistors respectifs T7, T5 de la demi-cellule B. Oe façon semblable, un conducteur 19 passe ou collecteur extérieur C2' du transistor T2 de.la demi-cellule A au collec- respectits 35 teur CB et à la base 36 des transistors/T8, TB de la demi-cellule B. De façon semblable, la demi-cellule est connectée à la cellule précédente (non représentée) au moyen des conducteurs 20, 21, et la demi-cêllule B est connectée à la cellule suivante (non représentée) par les conducteurs 22, 23. Les circuits représentés schématiquement sur la figure 1 peuvent être mis 40 en application dans un agencement de la façon représentée sur la figure 2. Il 72 04906 3 2131960 peut être observé que toute la structure peut être formée avec uniquement deux étapes de diffusion. Les bandes longitudinales .31, 32 faites dans un matériau de type P et les quatre zones rectangulaires 33, 34, 35, 36 faites dans un matériau de type P sont formées durant la première étape de diffusion. Une seconde 5 diffusion de type N+ est ensuite réalisée pour former les collecteurs C1, C1', C2.C2', C5, C6. Les éléments structuraux équivalents des figures 1 et 2 ont la mime référence. L'agencement de la figure 2 montre qu'il est fait usage d'une très petite région bien que la représentation schématique des circuits de la figure 1 appa-10 raisse plutôt complexe. Cette utilisation d'une petite région est possible par suite de l'absence de la diffusion de l'isolant et également par suite de la fusion des dispositifs. Par exemple, un émetteur commun de type P-, E3, E4, est utilisé pour les dispositifs de charge latérale de type PNP, T3 et T4 de nombreuses cellules. Les collecteurs C3, C4 des transistors T3 et T4 sont iden-15 tiques aux bases respectives B1, B2, des transistors T1 et T2 montés en croix. Un émetteur commun o'e type P-, E7, E6 est également utilisé pour les entrées d'impulsions d'horloge des transistors T7 et TB, et les collecteurs C7, CB de ces derniers sont identiques aux bases respectives B5, B6 des transistors T5 et T6. 20 Le fonctionnement du registre à décalage conforme à la présente invention se fait de la façon suivante. En condition d'attente, il est appliqué un très faible courant continu aux cellules. Les deux transistors T5 et T6 sont bloqués [non conducteurs de courants) étant donné qu'il n'y a pas de courant appliqué à partir des lignes d'impulsion d'horloge CP1 et CP2, On suppose par définition 25 qu'un "1" est emmagasiné dans la demi-cellule A si le transistor T2 de la demi-cellule A est passant [conducteur du courant) et qu'un "1" est emmagasiné aans la demi-cellule B si le transistor T1 de la demi-cellule B est conducteur du courant. L'information est décalée de la demi-cellule A sur la demi-cellule B par l'application d'une impulsion d'horloge positive sur les entrées CP2, 30 ce qui provoque la circulation d'un courant collecteur dans les transistors T7, T8 de la demi-cellule B. Si le transistor T2 de la demi-cellule A est conducteur au courant, c'est alors le collecteur extérieur C2* de la demi-cellule A qui va recevoir le courant collecteur du transistor T8 de la demi-cellule B tandis que le courant collecteur du transistor T7 de la demi-cellule B va circuler 35 dans la base o5 du transistor T5 de la demi-cellule B. Le transistor T5 devient alors passant et bloque le transistor T2 de la demi-cellule B. Ainsi, le transistor T1 de la demi-cellule B est maintenant conducteur du courant et emmagasine la même information que celle emmagasinée dans la demi-cellule A. 40 Ue façon semblable, l'information de la demi-cellule B est décalée sur 72 04906 4 2131960 la demi-cellule A de la cellule suivante Cnon représentée) lorsque les impulsions d'horloge sont appliquées aux entrées CP1 de la cellule suivante. Il reste bien entendu que la description qui précède n'a été donnée qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre et de la portée de la présente invention. 72 04906 5 2131960 REVE-NOICATIO.'-jS 1 .- Registre à decalage, du type comprenant une première oemi-cellule et une deuxième aemi-cellule, caractérisé en ce que chaque demi-cellule comprend: une premiers paire de transistors ayant chacun un collecteur double et ^ une base, un moyen conducteur couplant la base de chaque transistor à un collecteur du collecteur douule ae l'autre transistor, une seconoe paire ae transistors dont chacun a une base et un collecteur connectés au collecteur respectif uuoit collecteur double et 1° une troisième paire ae transistors dont chacun a un collecteur connecté à la base du transistor respectif de ladite seconoe paire de transistors et un moyen connectant l'autre collecteur de chacun ae ladite première paire de transistors de laaite première demi-cellule au collecteur respectif des collecteurs de la dite troisième paire de transistors de laa'ite seconde demi-cellti-le. 2.- Registre à décalage selon la revendication 1, caractérisé en ce que chaque transistor de ladite troisième paire de transistors a un émetteur, et en ce qu'il comprend un moyen pour appliquer des signaux d'impulsions d'horloge aux dits émetteurs. 20 3.- Registre à decalage selon la revendication 1, caractérisé en ce que les dites première et seconoe paires de transistors sont à fonctionnement inverse et sont pourvues d'émetteurs, et en ce qu'il comprend un moyen pour connecter les émetteurs des première et seconde paires de transistors à une masse commune. 4.- registre a decalage, du type comprenant une première demi-cellule et 25 une deuxième deni-cellule, caractérisé en ce que chaque demi-cellule comprend: une preniere paire de transistors uont chacun a un collecteur douole et une case, un rayen conuucteur couplant la base de chaque transistor à un collecteur du collecteur double de l'autre transistor, et 3q un moyen oe transfert comprenant les autres collecteurs pour transférer l'information emmagasinée dans lauite premiers duni-cellule sur la seconue demi-cellule. 5.- Registre à décalage selon la revendication 4, caractérisé en ce que chaque oemi-ceilule ccmprena en outre une seconde paire us transistors dont 35 chacun à un collecteur connecté au collecteur respectif dudit collecteur 72 04906 B 2131960 double. B.- riegistre à décalage selon la revendication 5, caractérisé en ce que chaque demi-cellule comprend en outre une troisième paire de transistors dont chacun a un collecteur connecté à un transistor respectif de ladite deuxieme 5 paire de transistors. C 7.- Registre à décalage selon la revendication B, caractérisé en ce que chacun des dits transistors de laoite troisième paire de transistors a un émetteur, et en ce qu'il comprend un moyen pour appliquer des impulsions d'horloge aux dits émetteurs. 10 8.- Registre à décalage selon la revendication 6» caractérisé en ce que les dites première et seconde paires de transistors sont à fonctionnement inverse et sont pourvues d'émetteurs et en ce qu'il comprend un moyen de connexion pour connecter les émetteurs des transistors des première et seconde paires à une masse commune. 15 9.- Registre à décalage selon la revendication 4, caractérisé en ce que le moyen de transfert comprend: un premier transistor ayant un collecteur et une base, un moyen pour connecter ce dernier collecteur à un collecteur audit collecteur double de la seconde demi-cellule, 20 un second transistor ayant un collecteur connecté à la base du premier transistor, et un moyen pour connecter un collecteur du collecteur double de la première demi-cellule au collecteur du second transistor. 10.- Registre à décalage selon la revendication 9, caractérisé en ce que 25 le second transistor est pourvu d'un émetteur, et en ce qu'il comprend un moyen pour appliquer des signaux a'impulsions d'horloge à l'émetteur du second transistor.