a U 251 1808 La présente invention concerne un procédé de fabrication d'un transistor & effet de champ à canal vertical Les transistors à effet de champ à canal vertical, c'est à dire ceux dans lesquels la cathode (ou source), le canal, et l'anode (ou drain) sont empilés verticalement sur un substrat semiconducteur porteur horizontal, présentent ac- tuellement un grand intérêt en raison de leur compacité et de leur rapidité de fonctionnement Les transistors à canal vertical et autres transistors de puissance à effet de champ, non planaires, sont décrits dans un article de Messieurs André et consorts, publié dans la revue IEE Transactions on Electron Devices, volume ED- N 2 10, octobre 1978, pages 1222 à 1228 Cet article décrit en particulier un transistor MOS à canal vertical isotropiquement décapé dans lequel une électrode de goulot auto-centrée est réalisée au moyen de parties en surplomb de dioxyde de silicium pour masquer la partie latérale du dispositif lorsque l'électrode de goulot est évaporée o- bliquement Il est difficile d'ali-gner avec assez de pré- cision la-source d'évaporation outre que l'électrode pel- liculaire évaporée obliquement peut présenter une résis- tance élevée La présente invention a pour objet de réaliser un procédé nouveau de fabrication d'un transistor à canal vertical permettant d'éluder les inconvénients ci-dessus Ce pro- cédé comporte les p ases E:accessiveú ci-dessous: on prend un substrat semi-conduc:eur et l'on y forme une protubérance (ou "mesa") à borde quasi-perpendiculaires, en matière semiconductrice, dont la face supérieure est 3 C recouverte d'une couche paisse de matière isolante - on creuse (ou "détalonne") la matière constituant la mesa et le substrat; L on forme une couche isolante mince recouvrant les bords latéraux de la mesa et le substrat; on dépose, sur la mess et sur le substrat isolés, une matière conductrice qui viendra en même temps remplir la zone d#talonnée de la mesa; et on abrade, au moyen d'un faisceau d'ions, la mesa et le substrat pour éliminer l'excès de matière conductrice et laisser subsister une électrode de goulot isolée, verticale, dans la zone détalonnée de la mesa Il conviendra d'appliquer ce procédé à un substrat semi- conducteur multicouches (comportant par exemple une couche + épaisse d'oxyde et des couches alternées de type N, p, + n, sur une matière semiconductrice de type p) de façon que les zones de la cathode et de l'anode soient bien dé- finies Selon une variante du procédé, la zone dopée de la cathode ou celle de l'anode, ou m-me ces deux zones, pourront être réalisées au cours d'une phase ultérieure, par exemple après élimination de l'excès de matière conductrice Dans ce dernier cas, l'impureté dopante pourra être in- troduite par implantation auto-centrée à travers la couche mince isolante, mais, bien que ce dernier procédé soit plus co:nplexe, il présente l'avantage d'Aviter le chevau- chement de l'électrode avec la zone dopée et de réduire la capacitance entre électrodes La mesa à ords quasi-perpendiculaires pourra être réali- sée par abrasior au faisceau d'ions, attaque chimique aux ions réactifs (plasma), ou attaque dirigée Le détalon- nage pourra être réalisé par attaque isotropique humide soigneusement réglée 251 1808 Avec un substrat semiconducteur multicouches, il y aura avantage à utiliser un décapant répondant rapidement à l'orientation et à interrompre automatiquement le décapage à l'interface intercouches appropriée par une action de polarisation électrique, ce qui permettra un réglage très précis de la profondeur du décapage, opération qui sera suivie d'une attaque lente dans la zone de détalonnage L'invention est décrite ci-après en détail en se référant à quelques exemples préférés, non limitatifs, de réalisa- tion représentés sur les dessins annexés dans lesquels la figure 1 est une vue de dessus d'un transistor à canal vertical réalisé par un procédé selon la présente invention la figure 2 est une coupe selon la ligne x-x de la fi- gure 1; les figures 3 (a) à 3 (e) sont des coupes montrant, de façon schématique simplifiée, les diverses phases de la fabrication du transistor des figures 1 et 2; et les figures 4 (a) et 4 (b) sont des coupes identiques montrant des phases différentes de la fabrication d'un transistor selon l'invention Le transistor à canal vertical représenté aux figures 1 et 2 comprend un substrat porteur horizontal 1 en matière semiconductrice à base de silicium, principalement de type "p La zone supérieure 3 de ce substrat est dopée d'im- puretés de type N et est surmontée d'une protubérance ou mesa 5 en matière semiconductrice La zone supérieure 7 de cette mesa est dopée d'impuretés de type N, le reste 9 de la mesa étant en matière de type p Une épaisse ca- lo-te d'oxyde de silicium 11 recouvre la face supérieure de la mesa 5 dont les bords latéraux sont recouverts d'une couche mince d'oxyde de silicium 13 formant l'isolant 15 du goulot (ou "gate") et se prolongeant de façon à recou- vrir la face supérieure 3 du substrat 1 Des évidements isolés dans les bords latéraux de la mesa, formés par le surplomb de l'épaisse calotte d'oxyde de silicium 11, sont remplis d'aluminium de façon à former une électrode de goulot continue 17 tout autour de la mesa 5 Un contact d'électrode de goulot 19 en aluminium, placé sur un coté de la mesa 5, chevauche la face supérieure de la calotte d'oxyde de silicium 11 Son extension coïncide avec celle de l'électrode de goulot 17 Des ouvertures dans la mesa en oxyde de silicium (ouverture 21 dans la calotte 11, et ouverture 23 dans la couche 13) permettent d'accéder aux zones sous-jacentes semiconductrices 7 et 3 dopées en im- puretés de type N Des contacts métalliques d'anode ( 25) et de cathode ( 27) sont formés sur ces ouvertures 21 et 23. Pour fabriquer ce transistor à canal vertical on prend un substrat 1 en silicium monocristallin de type p Sur la surface du substrat 1 on forme des couches de silicium + épitaxiales: une couche 3 de type N, une couche 9 de type p et, au dessus de toutes ces couches, une couche 7 + de type N Toutes ces couches sont réalisées de façon à être parallèles au plan du cristal ( 110) pour leur donner une orientation convenant à l'opération d'attaque anisotro- pique orientée que l'on décrira plus loin L'épaisseur de la couche 9, de type p, est fixée de façon à correspondre à la longueur du goulot prévu Une couche épaisse d'oxyde 11 est ensuite engendrée, ou déposée, sur la face supé- rieure du substrat multicouches 1 à 7 Pour réaliser la mesa à bords quasi-verticau: 5, on défi- nit sur la surface de la couche d'oxyde, par un procédé photolithographique, un masque photorésistant 31 (figure 3 (a)) 251 1808 On élimine ensuite l'excès de matière en oxyde de façon à laisser subsister une calotte épaisse 11 de la même ma- tière On se sert ensuite d'un décapant fait d'une solu- tion aqueuse d'éthylènediamine-pyrocatachol catalysée par diazine (décrit dans la Revue "Journal of Electrochemist- ry", volume 126, N 2 8, pages 1406 à 1414) pour éliminer l'excès de matière semiconductrice de façon à former une mesa 5 à bords latéraux quasi-verticaux Après avoir éli- miné par attaque chimique l'excès de matière constitutive + de la première couche semiconductrice 7 de type N, on applique une polarisation électrique interrompant automa- tiquement l'attaque chimique à la suite de l'élimination de l'excès de matière constitutive de la couche semicon- ductrice 9 de type p De cette façon, tout l'excès de matière au dessus de l'interface couche 9/couche 3 se trouve rapidement éliminé (figure 3 (b)) On recourt alors à un décapant isotropique humide pour é- liminer de la mesa 5 la matière semiconductrice en vue de creuser par en dessous, ou détalonner, la calotte épaisse d'oxyde 11 et d'y former un évidement 33 (figure 3 (c)) L'ensemble est ensuite rincé, séché et chauffé en atmos- nhère oxydante pour former un revêtement isolant 13, en oxyde, sur les bords latéraux de la mesa 5 et sur la face + exposée de la couche 3 de type r N Puis on marque, par un procédé photolithographique, des ouvertures 21 et 23 et l'on dépose une couche de matière conductrice (dans l'ex- emple rerrésenté, de l'alumirnium) pour recouvrir l'oxyde + 11, 13 et les zones 7 et 3 en matière de type N, expo- sées à travers les ouvertures 21 et 23 L'aluminiurr est dépc;sé par dépôt chimique de vapeur, procédé permettant un recouvrement parfait de la pièce et en particulier des parois de l'évidement 33 (figure 3 (d)) Une fois la matière conductrice déposée, on marque les zones de contact 19, 25 et 27 pour le goulot, l'anode et la cathode du transistor en utilisant des -masqués épais photorésistants On élimine ensuite l'excès de matière conductrice par abrasion au faisceau d'ions La matière conductrice 17 occupant l'évidement périphérique 33 de la mesa 5 est occultée par le surplomb de la calotte d'oxyde 11 et ne subit donc pas les effets de cette abrasion Au cours de cette opération, les zones de contact 19, 25 et 27 sont occultées par les masques dont la matière cons- titutive est, pour sa plus grande partie, consumée au cours de l'opération d'abrasion (figure 3 (e)) L'ensenmble pourra, au départ, comporter, outre le substrat 1 et les couches superposées 3, 9 et 7, une couche 'de si- liciure métallique placée au dessus de la couche supérieu- + re 7 de type N et entre cette couche et la couche épaisse d'oxyde 11 Comme les siliciures métallique s'oxydent facilement, cette couche d'oxyde 11 pourra être engendrée par voie thermique L'introduction de la couche de sili- ciure en question présente l'avantage de réduire la résis- tance ohmique dans le chemin de contact anode-anode Une variante du procédé ci-dessus consiste à introduire dans l'ensemble, au cours d'une phase ultérieure de la fa- brication, l'une ou l'autre des couches dopées 3, 7 de ma- tière semiconductrice Dans l'exemple représenté & la fi- gur E 4 (a) par exemple, le substrat 1 est en matière de type p et une seule zone dopée, la zone d'anode 7, est réalisée dès le début La mesa 5 est formée conme dans ú'exe::ple :récédent par attaque chimique orientée ou par abrasion au faisceau d'ions, suivies de décapage isotropique, d'oxyda- tion, de dé 1 êt d'alu: inium par vapeur, et d'abrasion La mesa 5 ainsi conformée masque alors le substrat 1 lors- que l'impureté dopante est implantée à travers la couche d'oxyde 13 (figure 4 (b)) Les zones dopées 3 ' et 3 " ainsi formées sont alors recuites mais, comme la matière consti- tutive de l'anode est, comme dans l'exemple précédent, de l'aluminium, ce recuit doit être conduit avec soin (recuit à basse température, recuit thermique rapide, ou recuit au rayon laser ou procédé analogue) pour éviter la destruc- tion du métal constituant l'électrode On pourra toutefoij utiliser, pour le goulot, d'autres matières telles que les siliciures métalliques, le poly-silicium, etc Si l'on utilise une matière réfractaire (le molybdène, par exemple; on pourra recourir à des températures de recuit plus éle- vées Les zones 3 ' et 3 " pourront être indépendantes l'u- ne de l'autre au point de vue électrique et l'électrode de goulot 17 divisée en parties isolées en des points,de la périphérie de la mess 5 On pourra ainsi fabriquer deux transistors ayant une anode commune et une électrode d'a- node commune Le, ou les contacts avec les zones 3 ' et 3 " seront réalisées au cours de phases additionnelles de fa- brication La calotte isolante 11 a, par principe, une épaisseur de 0,3 l pour surplomber la mess 5 sans se briser au cours des opérations successives La couche isolante 15, formée ultérieurement, pourra être mince (par exemple 0,05 lu seu- lement) et n'avoir que l'épaisseur nécessaire pour assurer une isolation efficace entre la matière constitutive de la mesa et celle du goulot 17 REVENDICATIONS 1 Procédé de fabrication d'un transistor à canal vertical caractérisé en ce qu'il comporte les phases successives suivantes: on prend un substrat ( 1) en matière semiconductrice et l'on y forme une mesa ( 5) à bords latéraux quasi- perpendiculaires, coiffée d'une couche épaisse ( 11) en matière isolante; on creuse (ou détalonne) la matière constitutive de la mesa ( 5) de façon que la couche isolante ( 11) sur- plombe et abrite la matière sous-jacente constitutive de la mesa ( 5); on forme une couche mince ( 15) en matière isolante sur les bords latéraux de la mesa ( 5); on dépose une matière conductrice ( 17) recouvrant les bords latéraux isolés de la mesa ( 5); et on abrade au faisceau d'ions la mesa recouverte ( 5) pour éliminer l'excès de matière conductrice et lais- ser subsister une électrode de goulot isolée, verti- cale, et bien définie ( 17) dans la zone détalonnée de la mesa ( 5) abritée par la couche isolante ( 11) en surplomb 2 Procédé selon la Revendication 1, caractérisé en ce que le substrat ( 1) est fait d'une matière semiconductrice monocristalline, et en ce que la phase de formation de la mesa à bords quasiperpendiculaires comporte les opérations successives suivantes: on engendre, sur une face du plan du cristal du sub- strat ( 1) une succession de couches épitaxiales ( 3, 9 et 7) de matière conductrice identique, les couches contiguës ( 3 et 9 ou 9 et 7) étant porteuses d'impu- retés dopantes de type différent; 251 1808 on forme, au dessus de la couche épitaxiale supé- rieure ( 7), une couche épaisse de matière isolante ( 11); on élimine l'excès de matière isolante ( 11) et l'on définit les bords latéraux quasi-perpendiculaires de la mesa ( 5) au moyen d'un décapant orienté 3 Procédé selon la Revendication 2, caractérisé en ce que le substrat ( 1) et les couches épitaxiales ( 3, 9 et 7) sont en matière semiconductrice à base de silicium, lesdites couches épitaxiales étant engendrées sur une face du plan de cristal 110 du substrat ( 1), et le dé- capant utilisé se présentant sous forme d'une solution aqueuse d'éthylènediamine-pyrocatachol catalysé par diazine 4 Procédé selon une quelconque des Revendications 2 ou 3, caractérisé en ce qu'on applique une polarisation élec- trique dans l'interface séparant des matières porteuses d'impuretés dopantes différentes ( 3, 9), l'abrasion de la matière conductrice étant interrompue à ladite inter- face ( 3/9) Procedé selon une quelconque des Revendications 1, 2, 3 ou 4, caractéris J en ce que la matière conductrice déposée ( 17) est de l'aluminium, la phase de dépôt de ladite matière ( 17) s'effectuant par dépôt chimique à l'état de vapeur