2460Ô 1 2013290 La présente invention a pour objet un appareil de traitement de l'information, et plus particulièrement, une organisation perfectionnée d'une machine à traiter l'information. Les différentes parties d'une machine de traitement de l'in-5 formation peuvent être divisées en deux types généraux de circuits logiques, logiques fonctionnelles et logiques de contrôle et de séquence. La logique fonctionnelle comprend des réseaux de matériels tels que les additionneurs, les registres de mémoire, les réseaux de décalage, les bus de transfert, les mémoires, etc.. qui sont 10 les commodités fonctionnelles de base, élaborant les algorithmes des gérateurs. La logique de contrôle et de séquence est la partie du circuit logique de la machine, qui coordonne et contrôle la logique fonctionnelle. Les machines de traitement de l'information connues dans 15 l'art antérieur, étaient généralement constituées d'un seul ensemble de logique de contrôle et de séquence, formant une unité homogène unique. Les machines étaient construites de cette façon dans un intérêt de simplicité de la structure de contrôle, et de faible coût de matériel. 20 Un ensemble typique de logique de contrôle et de séquence consiste en un registre de code à opérateur unique, et un seul compteur de séquence, ou l'équivalent en bascules de contrôle. Le registre de code opérateur est relié à tua réseau de décodage possédant une ligne de signal de code opération pour chaque opérateur. 25 Le réseau de décodage établit un signal sur la ligne de signal de code opération» correspondant à l'opérateur particulier mémorisé dans le registre de code opération. Le compteur de séquence est également relié à un réseau de décodage possédant une ligne d'état de séquence, pour chaque état du compteur de séquence. Le ré-30 seau de décodage active une ligne d'état de séquence qui correspond à l'état particulier du compteur de séquence» Dans le matériel actuel, les opérations des circuits logiques fonctionnels sont commandées par un réseau de circuits à portes, placés également dans les circuits logiques de contrôle 35 et de séquence. Ce réseau de circuits à portes est constitué, de façon typique, en réalisant la fonction Eï à l'aide d*une ligne particulière de signal de code opération et d-rune ligne d'état de séquence, pour former un signal commandant la fonction de matériel désirée. Le contrôle dépend très souvent des conditions 40 portant sur les données. 69 24600 2 2013290 i i De façon caractéristique, le registre de code opération, le compteur de séquence et leurs décodeurs, sont placés au centre d'un arrière-plan du calculateur. Les lignes de signal de code et les lignes d'état de séquence des décodeurs sont alors réparties 5 dans tous les tableaux de lfarrière-plan, où les lignes sont reliées au réseau de circuits à portes. Cette disposition homogène de la logique de contrôle et de séquence engendre des problèmes importants. L'un d'eux est dû. à l'utilisation de circuits intégrés à grande échelle. Lorsque, dans 10 une machine, des circuits intégrés à grande échelle sont utilisés, il y a un grand nombre d'interconnexions internes dans chaque circuit intégré. Cependant, il est indispendable que les connexions externes des circuits intégrés soient réduites au minimum. Ceci est difficilement réalisable, dans les calculateurs connus jus-t5 qu'à présent, à cause du nombre important de connexions généralement requises. En conséquence, il est nécessaire d'aménager les calculateurs, pour réduire le nombre d'interconnexions. Un autre problème est dû en partie à la construction homogène de la logique de contrôle et.de séquence, lorsque la vitesse de la 20- machine augmente. Ceci se produit parce que les retards dûs aux connexions et aux portes, limitent beaucoup la vitesse à laquelle la machine peut fonctionner. Par exemple, plus les lignes de signal sont longues, plus le signal mettra de temps à se propager le long de la ligne. Ainsi, lorsque les portes sont placées en 25 série, pour transmettre un signal, chaque porte entraîne un retard significatif du signal. En conséquence, pour réduire ces retards du signal, il est nécessaire de réduire la longueur des lignes de signal, et le nombre de portes en série dans chaque ligne de signal. Cependant, à cette nécessité s'oppose celle de réa-30 liser des machines de traitement de lrinformât!on très importantes. Ainsi, dans les machines de l'art, antérieur, les lignes de signal provenant du décodeur de code opérateur et du décodeur de compteur de séquence devenaient très longues en s'enroulant sur les arrière-plans de la machine de traitement de 1*informât!on, pour réaliser 35 les diverses connexions. Lorsque les machines ont des dimensions plus importantes, davantage de portes doivent être mises en action par le même code opérateur et les mêmes lignes de signal du décodeur de compteur de séquence. Par suite, de grandes charges sont placées sur ces lignes 40 signal, qui nécessitent des portes en série ou des circuits 69 24600 3 2013290 l. f tampon dans les lignes, pour empêcher que les décodeurs concernant ces lignes ne soient surchargés. Cependant, des retards supplémentaires sont introduits dans ces lignes de signal provenant de chaque porte reliée en série, et de chaque circuit tampon, dans 5 une ligne de signal. Un autre problème des machines de traitement de l'information de l'art antérieur est que l'aménagement rend difficile une répartition ordonnée des lignes de signal à partir du décodeur d'opérateur et du décodeur de compteur de séquence. La raison est qu'il nV 10 a qu'un seul décodeur de code opérateur et un décodeur de compteur de séquence, et, par suite, les lignes de signal provenant des décodeurs doivent être réparties au hasard, autour de l'arrière-plan du calculateur contenant les portes qui nécessitent la ligne de signal. Un autre problème est soulevé dans les machines de traitement 15 de l'information, par ce que l'on appelle les problèmes de "répartition" et de "rassemblement". La "répartition" se réfère au problème de distribution de chaque ligne de signal à partir du décodeur de code opérateur, et du décodeur de compteur de séquence, entre toutes les portes utilisant cette ligne. Le "rassemblement" se réfè-20 re au problème de réunion des sorties de toutes les portes qui commandent la même fonction et de leur combinaison, pour commander cette fonction. Des problèmes considérables de répartition et de rassemblement se posent dans les machines de traitement de l'information importantes. A titre d'exemple, dans une machine, il peut être néces-25 saire de rassembler 300 lignes pour ne commander qu'une seule fonction. Ces problèmes de répartition et de rassemblement sont amplifiés dans les machines de l'art antérieur, parce qu'il n'existe pas de façon méthodique pour distribuer les lignes utilisées. Un autre problème des machines de l'art antérieur est le pro-30 blême pratique de conception de la logique de contrôle et de séquence, qui devient très complexe, étant donné l'homogénéité 'le l'organisation. La présente invention surmonte de façon nette les problèmes susmentionnés.La présente invention est organisée de telle façon 35 que les décodeurs de compteur d'opérateur et de contrôle, soient placés en des zones actuelles de la machine, où sont utilisées les équations de contrôle. Les équations de contrôle sont celles qui commandent les fonctions du matériel actuel, telles que l'addition, le transfert, la lecture de mémoire, etc... Cette organisation 40 es-t accomplie en divisant l'appareil de contrôle et de séquence, 69 24600 4 2013290 V homogène dans l'art antérieur, en diverses unités fonctionnelles indépendantes, oue l'on appelle contrôleurs de groupe d'opérateurs, chacun de ceux-ci faisant fonctionner une série différente d'opérateurs. Dans un mode de réalisation préféré, les contrôleurs de grou-5 pes d'opérateurs sont séparés physiquement, en différents modules d'un arrière-plan. En résumé, un mode de réalisation de la présente invention, dans une machine de traitement de 1'information, comprend plusieurs contrôleurs de groupes d'opérateurs. Chaque contrôleur de groupe 10 d'opérateurs établit des signaux de contrôle, déterminée par un opérateur. Un appareil de ressources fonctionnelles manipule les données en réponse à des signaux de contrôle venant de llun des contrôleurs de groupes d'opérateurs. Des moyens sont prévus pour coordonner et contrôler l'opération des contrôleurs. Dans un mode 15 de réalisation préféré, chaque contrôleur de groupe d'opérateurs opère de façon indépendante. Une autre caractéristique importante d'un mode de réalisation préféré, est que chaque contrôleur de groupe d'opérateurs indépendant peut appeler un autre contrôleur de groupe d'opérateurs, pour achever une partie de son algorithme. 20 Parmi les avantage de la machine de traitement de l'informa tion conforme à l'invention, citons : les lignes de signal extérieures au décodeur d'opérateur et au décodeur de compteur de séquence, restent localisées dans le contrôleur de groupe d'opérateurs particulier où se trouvent les décodeurs, et, en conséquence, 25 ces lignes de signal sont seulement réparties sur une zone très limitée de l'arrière-plan de la machine de traitement de l'information. Les problèmes d'alimentation en courant continu, qui étaient précédemment répartis sur tout l'arrière-plan, dans l'art antérieur, sont maintenant localisés dans la zone proche du contrôleur, 30 de groupe. Les signaux de contrôle des fonctions de la machine de base sont rassemblés et transmis de façon ordonnée, afin de réduire les problèmes de rassemblement et de répartition associés normalement aux appareils de l'art antérieur. L'appareil de ressources fonctionnelles, autour duquel sont construits les contrôleurs de 35 groupes d'opérateurs, peuvent être étendus jusqu'au niveau de la fonction de la macro-machine. Par cette organisation de la présente invention, le travail du concepteur logique pour les divers algorithmes d'opérateurs peut être considérablement simplifié. Ceci résulte du fait que les 40 contrôleurs de groupes sont des unités fonctionnant de façon indé 69 24600 5 2013290 pendante, et permettant à un contrôleur de groupe d'opérateurs d'exécuter un opérateur, pour commander un autre contrôleur de groupe d'opérateurs, pour terminer une opération particulière pour laquelle le circuit nécessaire est déjà utilisé. Oeci devient une 5 commodité vitale pour les machines de traitement de 1'information futures, qui utilisent de nombreuses fonctions, manipulées auparavant par la programmation ou par des organes périphériques. L'invention sera bien comprise à l'aide de la description suivante, illustrée par les dessins annexés qui représentent : 10 Figure î, une représentation graphique d'une machine de trai tement de l'information conforme à la présente invention. Figure 2, un schéma illustrant l'arrière-plan des connexions d'une machine de traitement de ^information de l'art antérieur. Figure 3» un schéma illustrant un arrière-plan des connexions 15 d'une machine de traitement de 1'information conforme à la présente invention. Figure 4, une représentation graphique et schématique montrant des détails du contrôleur de groupes d'opérateurs (A) de la machine de traitement de 1'information représentée figure î. 20 Figure 5, un schéma montrant le bus de signal de contrôle 400 de la machine de traitement de l'information représentée figure 1. Figure 6, une représentation graphique et schématique, montrant les détails du contrôleur de séquence de programme 300 de la machine de traitement de l'information représentée figure 1. 25 Figures 7A, 7B et 7C, des représentations graphiques et sché matiques des ressources fonctionnelles du matériel, 200, de la machine de traitement de l'information représentée figure T, qui comprend un arrêt du contrôleur de registre depfte ou empilage (figure 7A), un contrôleur d'ajustement de pile (figure 7B) » un contrôleur de mé-30 moire et un système de mémoire (figure 70). Figure 8, un organigramme illustrant la séquence d'opération du contrôleur de groupe d'opérateurs (A) pendant l'exécution d'un opérateur "INTEGER ADD", d'addition de nombres entiers* Figure 9, un organigramme illustrant la séquence d'opération 35 du contrôleur de groupe d'opérateurs (B) pendant l'exécution d'un opérateur dit d'INTERGERIZE ou de nombre entier. Figure tO, un organigramme illustrant la'séquence d'opération d'un contrôleur de groupe d'opérateurs (X) durant l'exécution d5un opérateur d'index. 40 Figure 11, un organigramme illustrant la séquence d'opération 69 24600 e 2013290 du contrôleur de séquence de programme. Figure 12, un organigramme illustrant la séquence d'opération du contrôleur de mémoire. Figure 13 et 14, des organigrammes illustrant la séquence 5 d'opération du contrôleur d'ajustement de pile ou empilage. Figure 15, un diagramme de synchronisation illustrant la séquence d'opération du contrôleur de groupe d'opérateurs ou eontrOteur» Figure 16, un diagramme de synchronisation illustrant la séquence d'opération du contrôleur de séquence de programme. 10 Figure 17, un diagramme de synchronisation illustrant la séquence d'opération du contrôleur de mémoire ou opérateur. Figure 18, un schéma illustrant la structure d'une pile d'informations caractéristique, utilisée par la machine de traitement de lrinformation"de la figure 1. Les deux mots supérieurs de 15 la pile sont illustrés avant l'exécution d'un opérateur INDEX; et Figure 19, un schéma illustrant la structure d'un mot d'un descripteur de données, représenté dans la pile de la figure 18. Référons-nous maintenant à la représentation graphique générale d'un système de traitement de données, tel que celui représea-20 té figure l, conforme à la présente invention. La machine de traitement de l'information comprend les contrôleurs de groupes d'opérateurs A, B-X. Chaque contrôleur de groupe d'opérateurs contient un registre de code opérateur, un compteur de séquence, et un réseau d'équations de contrôle (non représenté sur là figure 1) pour mettre 25 en séquence et contrôler les diverses fonctions de la machine. Une ressource fonctionnelle du matériel 200 comprend des additionneurs, des registres mémoire, des réseaux de décalage, des bus de transfert, des appareils d'ajustement de pile, des mémoires et autres commodités, pour manipuler actuellement les données, et effectuer 30 les algorithmes d'opérateur, sous le contrôle des signaux de contrôle, à partir des contrôleurs 100. De façon caractéristique, vingt opérateurs sont exécutés par chaque contrôleur de groupe d'opérateurs 100. Dans chacun dreux, une série différente d'opérateurs est utilisée. 35 î>®s signaux de contrôle sont établis par chaque contrôleur de groupe d'opérateurs, pour mettre en séquence l'opération des ressour~ ces fonctionnelles du matériel, 200. Les signaux de contrôle provenant de chaque contrôleur de groupe d'opérateurs sont acheminés par une série commune de deux lignes, correspondant au bus de signai 40 de contrôle 400 des contrôleurs de groupes d'opérateurs, vers les 6 5 10 15 20 25 30 35 40 2460Ô 7 2013290 ressources fonctionnelles du matériel 200. Pour une explication plus détaillée, chaque contrôleur de groupe d'opérateurs possède une sortie, où sont établis les signaux de contrôle. La plupart des lignes de signal de contrôle ont des lignes correspondantes de signal de contrôle des contrôleurs de groupe d'opérateurs. Un signal de contrôle sur une li&ne de signal de contrôle dans un contrôleur de groupe d'opérateurs, entraînera la môme opération fonctionnelle dans les ressources fonctionnelles 200, qu'un signal de contrôle sur la ligne de signal de contrôle correspondante dans un autre contrôleur de groupe d'opérateurs (c'est-à-dire addition, transfert, etc... ). Grâce à cette organisation, les lignes de signal de contrôle à partir de chaque contrôleur de groupe d'opérateurs qui commande la même fonction dans les ressources fonctionnelles de matériel 200, sont reliées à la même ligne dans le bus de signal de contrôle 400, et une ligne séparée est prévue dans le bus 400 pour chaque fonction différente, telle que,addition, transfert, etc... En conséquence, une déviation à partir d'une des lignes du bus de signal de contrôle 400, vers les ressources fonctionnelles de matériel 200, peut être utilisée pour transférer un signal à partir d'un contrôleur de groupe d'opérateurs, vers les ressources fonctionnelles de matériel 200. Chaque ligne, dans le bus de signal de contrôle 400, est située dans un circuit spécial d'arrière-plan, et est accordée, de façon similaire, à une ligne de transmission. Les opérations des contrôleurs de. groupes d'opérateurs 100 sont coordonnées par un contrôleur de séquence de programme 300.Le contrôleur de séquence de programme 300 met en place des instructions de programme à partir de la mémoire des ressources fonctionnelles du matériel 200, et effectue une fonction de décodage grossière, pour sélectionner le contrôleur de groupe d'opérateurs 100 pour chaque opérateur. Le contrôleur de séquence de programme 300 applique normalement le code opérateur suivant, à exécufar, sur le bus de code opérateur 500. Le bus de code opérateur 500 possède une dérivation, reliée à chacun des contrôleurs de groupesd'opérateurs 100. Chaque fois qu'un contrôleur de groupe d'opérateurs achève l'exécution d'un opérateur, il engendre un signal complet d'opération sur un bus SECL 600. Ceci conduit- le contrôleur de séquence de programme 300 à appliquer un signal au contrôleur de groupe d'opérateurs 100, correspondant à l'opérateur. Le signal est transmis sur l'une de plusieurs lignes d'un groupe de bus k ! 69 24600 8 2013290 rythme 800. Dans ce groupe, une ligne est prévue pour chaque contrôleur de groupe d'opérateurs. Le contrôleur de groupe d'opérateurs 100 est sensible à son signal sur la ligne correspondante, pour recevoir, enregistrer et entraîner l'exécution de l'opérateur sui-5 vant, à appliquer au bus de code opérateur 500. Le contrôleur de séquence de programme 300 est également sensible au signal d'opération achevé sur le bus SECL 600, et place l'opérateur suivant à exécuter, sur le bus de code opérateur 500. la possibilité, pour un contrôleur de groupe d'opérateurs, 10 d'engendrer un code opérateur, et de commander l'opération d'un autre contrôleur de groupe d'opérateurs a une grande importance, et sera maintenant expliquée brièvement. Il est important de noter que * le bus de code d'opérateur 500 possède un groupe de lignes bi-di-rectionnelles, reliées à tous les contrôleurs, de telle manière que 15 les contrôleurs de groupesd'opérateurs puissent, non seulement recevoir un opérateur à partir du contrôleur de séquence de programme 300, mais encore qu'ils puissent transmettre un opérateur à un autre contrôleur de groupe d'opérateurs. De cette façon, n'importe quel contrôleur de groupe d'opérateurs peut passer* un opérateur à 20 n'importe quel autre contrôleur de groupe d'opérateurs. La question de l'utilisation du bus de code opérateur entre les contrôleurs de groupesd'opérateurs 100 et le contrôleur de séquence de programme 300 est résolue par un signal de mise en place interrompu, qui est appliqué par l'un des contrôleurs de groupes d'opérateurs 100, à un 25 bus (IÏTFL) de mise en place interrompu 700. Ceci permet au contrôleur de groupe d'opérateurs 100, qui exécute un opérateur prévu par le contrôleur de séquence de programme 300, d'appeler l'un des contrôleurs de groupe d'opérateurs, pour achever l'exécution d'une partie de l'algorithme de l'opérateur. 30 Par exemple, supposons que le contrôleur de séquence de pro gramme 300 commande de contrôleur de groupe d'opérateurs (A). Ce contrôleur de groupe d'opérateurs correspond au contrôleur commandé primitivement. Le contrôleur commandé primitivement commence l'exécution de l'opérateur reçu à partir du contrôleur de séquence 35 de programme 300. Si, durant l'exécution de l'opérateur, il se trouve que l'un des autres contrôleurs de groupe d'opérateurs contient la logique de contrôle et de séquence, pour effectuer une partie de l'opérateur à exécuter, le contrôleur de groupe d'opérateurs 100 applique alors un signal de contrôle sur le bus INF! 700, qui con-40 ctuit le contrôleur de séquence de programme 300 à supprimer le code 69 24600 9 2013290 opérateur suivant du bus de code opérateur 500. Le contrôleur commandé primitivement, engendré alors l'opérateur approprié, et l'applique au bus de code opérateur 500. Puis, le contrôleur commandé primitivement applique un signal de contrôle au groupe de bus rythme 5 commandant le contrôleur de groupe d'opérateurs (contrôleur de groupe d'opérateurs secondaire) correspondant à l'opérateur appliqué sur le bus de code opérateur 500. Ceci conduit le contrôleur de groupe d'opérateurs secondaire à exécuter l'opérateur appliqué au bus de code 500. Lorsque le contrôleur de groupe d'opérateurs secondaire 10 achève son opération, un signal d'achèvement est appliqué sur le bus SECL 600. Cependant, le contrôleur de groupe d'opérateurs primaire établit encore le signal de contrôle sur le bus INFL 700, ce qui conduit le contrôleur de séquence de programme à ne pas obtenir d'autre opérateur. Au lieu de celà, lorsque le signal se termine sur 15 le bus INFL, le contrôleur de programme applique le code opérateur qui avait été supprimé, sur le bus de code opérateur 500. Le signal d'opération achevé sur le bus SECL conduit le contrôleur commandé primitivement à supprimer le signal sur le bus INFL 700, et à terminer l'exécution de l'opérateur qu'il avait commendé d'exécuter. 20 Après achèvement, un signal d'opérateur achevé est établi sur le bus SECL 600, entraînant le compteur de séquence de programme 300 à appliquer encore un signal de contrôle sur le groupe de bus rythme 800, pour actionner le contrôleur de groupe d'opérateurs correspondant à l'opérateur suivant à appliquer sur le bus de code opéra-25 teur 500. Puisqu'un contrôleur de groupe d'opérateurs a la possibilité d'appeler un autre contrôleur de groupe d'opérateurs en opération, comme décrit ci-dessus, la répétition de la logique de contrôle et de séquence entre les contrôleurs de groupes d'opérateurs est réduite. 30 Etant donné l'organisation de la machine, de traitement de l'information de la figure 1, considérons le cas où. le circuit est organisé et monté à l'arrière-plan de la machine. La figure 2 est un schéma illustrant le cas où la logique de contrôle et de séquence d'une machine de traitement de l'information de l'art antérieur est 35 utilisée, tandis que la. figure 3 est un schéma illustrant la façon dont un arrière-plan de machine de traitement de 1'information conforme à la présente invention, est utilisé. Si l'on se réfère d'abord à l'arrière-plan de l'art antérieur de la figure 2, il faut noter qu'il comprend trois modules #1, #2. et •/£ 3. Le module 4-0 ^1 représente le décodeur d'opérateur (OP. DEC.) et le décodeur 69 24600 10 2013290 de compteur de séquence (îo. BUG.) le décodeur d'opérateur est celui qui décode les opérateurs contenus dans le registre opérateur (non représenté), et le décodeur Je. est celui qui décodé l'état du compteur de séquence, quelquefois appelé "Compteur J.H (non 5 représenté sur la figure 2). L'une des sorties du décodeur d'opérateur est illustrée par une ligne pointillée To, tandis que l'une des sorties du décodeur Je. est indiquée par une ligne brisée A. Comme représenté sur la figure 2, les lignes du signal de sortie du décodeur opérateur et du décodeur Je. cheminent dans le module 10 -#1 (dans lequel elles prennent naissance) puis descendent dans le module # 2 et le module #3. Des portes G sont représentées, pour indiquer les connexions réalisées par les lignes To et A. Il est bien évident, d'après l'arrière-plan du calculateur représenté figure 2, que, dans l'art antérieur, les lignes du signal de sortie 15 provenant des deux décodeurs étaient très désordonnées, pour réaliser les connexions aux diverses portes dispersées dans les modules. Au contraire de l'arrière-plan de l'art antérieur, la figure 3 est un schéma illustrant la disposition d'un arrière-plan de machine de traitement de l'information conforme à la présente invention. 20 Les modules # A à X du contrôleur de groupe d'opérateurs A à X. sont représentés,un pour chacun des contrôleurs de groupes d'opérateurs A à X.Si l'on se réfère au contrôleur de groupe d'opérateurs A dans le module //A, un décodeur d'opérateur (OP. DIS.) est représenté avec deux lignes de signal de sortie T0,- T 10. Le compteur de 25 séquence (Je.DEC.)est représenté dans le module •# A comme ayant des lignes de signal de sortie A,D. Les lignes de signal de sortie To, A sont reliées par une porte ET G, et la sortie est reliée à l'entrée d'un amplificateur de signal ou mémoire tampon B. De façon similaire, les lignes de signal de sortie T 10 et D sont reliées par une 30 autre porte ET (G). Les sorties des deux portes (G) sont reliées ensemble à l'entrée de la mémoire tampon B.Pour l'homme de l'art, il est évident que les sorties des deux portes G sont reliées logiquement, pour réaliser la fonction OU, en effectuant une connexion directe entre elles, comme il est visible sur la figure 3. La mémoire 35 tampon B, à son tour, actionne l'une des lignes du bus de signal de contrôle 400 mentionné sur la figure 1.Chaque ligne du bus de signal de contrôle 400 est une ligne de transmission, dont les deux extrémités se terminent dans son impédance caractéristique Z. Chaque ligne du bus de signal de contrôle 400 se termine dans son impédance caraî-40 téristique, de façon à réduire, pour un signal, le temps de parcours dtae extrémité à l'autre età supprimer le signal de la ligne, après avoir été appliqué. 69 24600 11 2013290 La ligne du bus 400 représenté figure 3 passe d'un module à l'autre. A l'intérieur de chaque module, une connexion est réalisée avec un autre dispositif d'actionnement B, qui applique également un signal de contrôle à la ligne de transmission 400, simi-5 laire à la mémoire tampon B dans le module #"1. Les circuits, pour les autres modules, ne sont pas représentés, mais sont indiqués par des lignes en pointillés sur la figure 3. Bien qu'une seule ligne du bus 400 soit représentée figure 3, il est bien entendu qu'il y a plusieurs lignes, disposées de façon similaire dans le 10 bus 400, passant de module en module. La figure 3 contient un bloc illustrant les ressources fonctionnelles du matériel 200. Dans ces ressources fonctionnelles du .matériel, est représentée une porte G-, dont l'entrée est reliée à un terminal sur la seule ligne du bus 400 représenté figure 3. ïïn 15 signal de contrôle appliqué sur la seule ligne du bus 400 représenté figure 3, par l'un des contrôleurs de groupes d'opérateurs dans les modules # A à X, est reçu par la porte G- dans les ressources fonctionnelles du matériel 200. La porte G- dans les ressources fonctionnelles du matériel 200 fonctionne pour commander la fonc-20 tion correspondante dans les ressources fonctionnelles du matériel. Par exemple, si la ligne du bus 400 représenté figure 3 est celle qui conduit à ce que le contenu d'un registre soit transféré dans un autre registre, la porte G- est celle qui conduit à ce que le transfert actuel soit exécuté. 25 Chaque contrôleur de groupe d'opérateurs dans les modules .#B à #X est similaire à l'un du module//A, c'est-à-dire qu'il y a tin décodeur d'opérateur et un décodeur Je dans chaque module, qui ont des sorties reliées aux portes et aux mémoires tampon, qui appliquent des signaux de contrôle sur les mêmes, et d'autres li-30 gués dans le bus 400. Il apparaît évident qu'il est prévu un système très logique et ordonné, où la même fonction dans les ressources fonctionnelles du matériel 200 peut être commandée par l'un des contrôleurs de groupes d'opérateurs, en appliquant principalement un signal de 35 contrôle à la ligne correspondante du bus 400. Si l'on se réfère maintenant au contrôleur de groupe d'opérateurs A représenté figure 4, le contrôleur de groupe d'opérateurs A est représenté sous la ligne en pointillés,figure 4, tandis que le bus de code opérateur 500, le bus SECL 600, le bus INFl 700 et 40 le groupe de bus rythme 800-sont représentés sous la ligne en poin 69 24600 12 2013290 tilles. Pour une explication plus détaillée, un opérateur décodé' nécessite quatre lignes pour la transmission de son signal décodé. Ces lignes sont représentées par 1 à 4tr 4 du bus de code opérateur 500. Chacune des quatre lignes du bus de code opérateur 500 5 est une ligne terminée à chaque extrémité, dans son impédance caractéristique. La terminaison est illustrée par les éléments d'impédance Z pour la ligne ^4» Seule la terminaison du bus # 4 est représentée, mais il est bien entendu que chacun des bus 1 à# 3 se termine de façon similaire. 10 Le bus SECL 600 est une seule ligne, sur laquelle les signaux peuvent être transmis dans chaque direction. Le bus SECL est terminé dans son impédance caractéristique (non représentée), similaire au bus ifc 4 du bus de code opérateur 500. Le bus Iïn?L 700 est également une seule ligne. Cependant, au 15 contraire des autres bus, le bus INFL 700 transmet des signaux dans une seule direction, c'est-à-dire que les signaux sont appliqués u-niquement par les contrôleurs de groupes d'opérateurs au bus INFL, pour la transmission au contrôleur de séquence de programme 300, et non en sens opposé. 20 Le groupe de bus rythme 800 possède des lignes A à X, corres pondant aux contrôleurs de groupesd'opérateurs A à X, respectivement. De même que pour le bus de code opérateur •//" 4, chaque ligne du groupe de bus rythme 800 est terminée dans son impédance caractéristique (non représentée). La connexion des.bus 500, 600, 700 et 25 800 au contrôleur de séquence de programme 300 sera décrite en détail, en se référant au contrôleur de séquence de programme représenté figure 6. Considérons maintenant les détails du contrôleur de groupe d'opérateurs A.Le contrôleur de groupe d'opérateurs A comprend un regis-30 tre opérateur 102 et un compteur Je 104'«Le compteur Je 104 est le compteur de séquence du contrôleur de groupe d'opérateurs,tandis que le registre d'opérateur 102 est le registre dans lequel sont enregis très les opérateurs à exécuter par le contrôleur de groupe d'opéra-35 teurs.L'opérateur et le décodeur Je 103 et 105 sont reliés à la sortie du registre d'opérateur 102 et au compteur Je 104,respectivement Le décodeur d'opérateur 103 a plusieurs lignes de signal de sortie (indiquées par les lignes en traits pleins), et une ligne de sortie correspondant à chaque opérateur différent, enregistré dans le régis 40 i"re d ' opérateur 102 „ Defeçon stmilairsj le décodeur Je 105 a plusieurs lignes de signal de sortie (indiquées par les traits plsâns), et une ligne de sortis correspondant à chaque état du compteur Je 104. Les lignes de signal de sertfede 69 24600 13 2013290 103 et 105 comprennent celles représentées sur la figure 3, telles que les lignes TO, T10, A et D, dans la figure 3. Un réseau de portes 106 contient des portes qui combinent les lignes de signal de sortie des décodeurs 103 et 105, et appliquent 5 les signaux de contrôle par l'intermédiaire des mémoires tampon 107 aux lignes de contrôle de sortie indiquées en 108. les lignes de signal de contrôle 108 sont reliées au bus de contrôle 400.1e réseau de portes 106 a d'autres lignes d'entrée, reliées au bus de signal de contrôle 400, qui sont illustrées en 110. 10 l'opération du contrôleur de groupe d'opérateurs commence à la réception d'un signal rythme approprié et d'un opérateur indiquant l'opération désirée. A cette fin, les portes ET 114-# 1 à 114 - #4 enregistrent le signal de code opérateur sur le bus de code opérateur 500, dans le registre d'opérateur 102. le con-15 trôle entraînant l'enregistrement d'un code opérateur sur le bus 500 provient d'un bus rythme de groupe d'opérateurs A et du bus SEC1 600. Une bascule S est prévue pour enregistrer l'indication que le contrôleur de groupe d'opérateurs A a été rythmé par le groupe 20 de bus rythme A. A cette fin, une porte ET 120 a son entrée reliée au bus SEC1 600, et au groupe de bus rythme A. Une coïncidence de signaux sur le bus SECL et le groupe de bus rythme A conduit la porte 120 à mettre la bascule S dans l'état î, qui, à son tour, fournit un signal approprié au réseau de portes 106. Après achè-25 vement de l'exécution du contrôleur de groupe d'opérateurs A, le réseau de portes 106 rétablit la bascule S dans son état 0. Comme indiqué ci-dessus, un contrôleur de groupe d'opérateurs est adapté de façon à pouvoir appeler pour une opération, un autre contrôleur de groupe d'opérateurs. A cette fin, des dispositifs de 30 commande de signal 112A à 112X sont reliés entre la sortie du ré Egalement dans le but de commander ou d'appeler pour une opération un autre contrôleur de groupe d'opérateurs, une mémoire tampon 113 est couplée entre le réseau de portes 106 et le bus 40 INP1 700. le réseau de portes 106 applique un signal à la mémoire 69 2460Ô 2013290 tampon 113 entraînant la formation d'un signal interrompu sur le bus INFL 700. le signal interrompu est appliqué au bus INF1 700 et y reste jusqu'après l'achèvement de l'opération des signaux du contrôleur secondaire de groupe d'opérateurs comman-5 dé, en appliquant un signal de contrôle sur le bus SEC1 600. le signal interrompu sur le bus IHF1 700 est celui qui entraîne le contrôleur de séquence de programme 300 à supprimer le signal de code opérateur suivant, du bus de code opérateur 500, de telle façon que le contrôleur de groupe d'o-10 pérateurs A puisse y appliquer le code opérateur nécessaire. le bus SECL est utilisé pour signaler l'achèvement de l'exécution d'un opérateur par un contrôleur de groupe d'opérateurs. Chaque fois que le contrôleur de groupe d'opérateurs A termine l'exécution d'un opérateur, il applique un 15 signal à une mémoire tampon 118 qui, à son tour, applique un signal de contrôle à un bus SEC1 600. Bien que la description précédente ait été dirigée vers le contrôleur de groupe d'opérateurs A, il faut noter que les contrôleurs de groupes d'opérateurs B à X sont similai-20 res au contrôleur de groupe d'opérateurs A représenté figure 4. les seules différences sont essentiellement dans le réseau de portes 106 et la connexion entre le bus rythme de groupe d'opérateurs 800 et les portes 114 et 120. Puisque ces contrôleurs de groupes d'opérateurs exécutent différents 25 opérateurs, et donc, ont différentes séquences d'opération, le réseau de portes 106 pour chaque contrôleur de groupe d'opérateurs est réalisé en fonction des opérateurs à exécuter. Ainsi, tandis que le contrôleur de groupe d'opérateurs A a un groupe de bus rythme A relié aux portes 114 30 et 120, les contrôleurs de groupes d'opérateurs B à X ont des groupes de bus rythme B à X, respectivement, reliés à leurs portes correspondant aux portes 114 et 120. De cette façon, chaque contrôleur de groupe d'opérateurs est commandé par le groupe de bus rythme correspondant. 35 Puisque les autres contrôleurs de groupes d'opérateurs B à X sont essentiellement les mêmes que ceux représentés figure 4, pour le contrôleur de groupe A,sauf pour les variations susmentionnées,les détails des contrôleurs de groupes d'opérateurs B à X ne sont par représentés ici. 40 Eéférons-nous maintenant àla figure 5 qui représente les H- 69 24600 15 2013290 gnes actuelles dans le bus de signal de contrôle 4-00. Chaque ligne du bus de signal de contrôle 400 est une ligne dont chaque extrémité est reliée à l'impédance caractéristique, similaire à celle décrite ci-dessus pour le bus de code opérateur # 4 (voir 5 figure 4). Seul, le bus de signal de contrôle d'arrêt, identifié par le symbole A. • 20 A cette fin, les lignes du groupe 402 sont reliées aux lignes 108 dans le réseau de portes 106 de chaque contrôleur de groupe d'opérateurs (voir figure 4), et les lignes du groupe 404 sont reliées aux lignes 110 se dirigeant dans le réseau de portes 106 de chaque contrôleur de groupe d'opérateurs (voir figure 4). la 25 source des signaux appliqués aux lignes du groupe 404 sera décrite en référence aux ressources fonctionnelles du matériel 200 représentées figure 7 A. Considérons maintenant le contrôleur de séquence de programme 300 représenté figure 6. Une unité de contrôle et de synchronisa-30 tion 302 est prévue, et est l'unité de porte et de séquence de base dans le contrôleur de séquence de programme 300. Un réssau sélecteur de syllabes d'opérateurs 304 est prévu pour sélectif mer des syllabes d'opérateurs, et entraîner l'application de signaux de code opérateur appropriés, au bus de code opérateur 500 et au grou-35 pe de bus rythme approprié 800. Les ressources fonctionnelles du matériel 200 contiennent un registre P 206. le registre P enregistre un mot de programme qui contient six syllabes d'opérateur, le mot de programme a quarante huit bits binaires et chaque syllabe d'opérateur a huit bits binaires, les quarante huit bits du mot 4_q de programme contenu dans le registre P, sont reliés à l'entrée du 69 24600 16 2013290 réseau de sélection de syllabes d'opérateurs 304. Un compteur de séquence de programme (PSR) 306 compte, parmi les six états, chaque état correspondant à l'une des huit syllabes d'opérateurs. Le réseau de sélection de syllabes d'opérateurs 304 entraine le cou-5 plage de la syllabe d'opérateur, correspondant à l'état du compteur PSR 306 aux lignes de sortie 4£1 à y/ 8. Les bits 1 à # 4 de chaque syllabe d'opérateur constituent le code opérateur particulier pour l'exécution. Les bits ^5 à 8 pour chaque syllabe d'opérateur, identifient le contrôleur de groupe d'opérateurs par-10 ticulier correspondant au code opérateur. Le réseau de sélection de syllabe d'opérateur 304 applique les bits ■#" 1 à 4k 4 de chaque syllabe d'opérateur, à quatre lignes de sorties ^ 1 à # 4 (identifiées par la référence 308) qui, à leur tour, relient les lignes # 1 à jfc 4 du bus de code opérateur 500. Les bits /'k 5 15 à 4f 8 de chaque syllabe d'opérateur, sont couplés par le réseau de sélection d'opérateur à un décodeur 310. Le décodeur 310 décode les bits 4k 5 à 4k 8 de chaque syllabe d'opérateur, et applique un signal de sortie sur une des lignes de sortie A - X identifiée par la référence 312. Les lignes de sortie A - X de 312 sont reliées 2o aux lignes A - X du groupe de bus rythme 800 (voir figure 4). Le compteur PSR 306 est commandé par l'unité de contrôle et de synchronisation 302. L'unité de contrôle et de synchronisation 302 a des entrées reliées au bus INFL 700 et au bus SECL 600. L'unité de contrôle et de synchronisation 302 a des sorties 25 représentées par le symbole PIR •*— PIR + 1 et P-«— M (PIR). Pour plus de détails, les signaux de contrôle sont établis dans ces circuits de sortie, pour que les ressources fonctionnelles du matériel 200 lisent un nouveau mot de programme dans le registre P, et accomplissent d'autres fonctions d'aménagement. L'unité de contrôle 30 et de synchronisation 302 a également une entrée MAOF provenant d'une bascule MAO, située dans les ressources fonctionnelles du matériel 200. Un signal à l'entrée MAOF indique qu'un cycle de mémoire a été achevé, et qu'un nouveau mot de programme est contenu dans le registre P. 35 Les bascules IOU, PRO et SEC sont prévues dans le contrôleur de séquence de programme 300, pour le contrôle et la séquence de l'opération. Les bascules SEC, PRO et IOU ont des sorties SECF, PROF et IOUF où sont appliqués les signaux, lorsque les bascules correspondantes sont à l'état 1, et des sorties SECF, PROF et IOUF 40 où sont établis les signaux de contrôle lorsqu'elles sont à l'état * 69 24600 17 2013290 0. La fonction et l'opération des "bascules SEC, PRO et IOTJ sera discutée plus en détail à l'aide des organigrammes. Etant donné la structure du contrôleur de séquence et de programme et les contrôleurs de groupes d'opérateurs, considérons 5 maintenant la structure des ressources fonctionnelles du matériel 200, qui est représentée dans les figures 7 A à 7C. Les ressources fonctionnelles du matériel 200 sont organisées dans trois contrôleurs différents, un système de mémoire connu comme le contrôleur de registre du sommet de la pile (figure 7A), le contrôleur d'a-10 justement de pile (figure 7B), le contrôleur de mémoire et le système de mémoire 240 (figure 70). Considérons d'abord le contrôleur de registre du sommet de pile représenté sur la figure 7A. Le contrôleur de registre du sommet de pile est celui qui contient les registres utilisés pour 15 manipuler les données, et qui contient également le registre dans lequel les mots de programme sont enregistrés lorsqu'ils sont lus à partir de la mémoire, avant d'être distribués par le contrôleur de séquence de programme 300. Un registre A 202, et un registre B 204, sont prévus et sont utilisés comme les deux registres supé-20 rieurs d'une pile. Le reste de la pile est dans le système de mémoire 240 (figure 7C). La pile est du type décrit dans le livre intitulé "Electronic Digital Systems" de RJiC. Richards, publié en 1966 par John Wiley & Sons, Inc.,pages- 224 à 229, où les informations sont placées dans la pile et retirées de la pile, de façon 25 que les premières entrent et les dernières sortent. Le registre P 206, comme mentionné ci-dessus, enregistre les mots de programme à partir de la mémoire. L'information est enregistrée dans le registre A 202, le registre B 204 et le registre P 206, à partir de la mémoire, dans 30 le contrôleur de mémoire (figure 7C), par l'intermédiaire de trois portes 208, 210 et 212. Les portes 208 à 212 ont chacune une entrée à partir du système de mémoire, dans le contrôleur de mémoire. Chaque porte a deux circuits d'entrée de contrôle. Les porter 208, 210 et 212 ont des entrées à partir des lignes indiquées du bus 35 de signal de contrôle 400. De plus, chaque porte 208, 210 et 212 a une entrée reliée à la sortie MAOF de la bascule MAO contenue dans le contrôleur de mémoire (figure 70). Les entrées de contrôle à partir des lignes du bus de signal de contrôle 400, déterminent le registre dans lequel un mot est à enregistrer, et la sortie MAO]? 40 signale les portes lorsqu'un mot a été lu de la mémoire et est 69 24600 18 2013290 appliqué aux entrées des portes 208 à 212 et, est prêt pour l'enregistrement dans le registre approprié. Considérons maintenant la structure des mots lus à partir de la mémoire, et enregistrés dans les registres A, B et P. L'infor-5 mation enregistrée dans les registres A et B peut être de divers types tels que données, signalisateurs, mots de référence indirects etc ... Cependant, chaque mot contient cinquante deux bits d'information correspondant aux bits 0 à 51. Dans un mot de donnée, la portion de mantisse est enregistrée dans les cellules 0 à 38. Un 10 code représentant l'exposant [EX], un bit INDEX, et un code ÏAG est enregistré dans les trois sections suivantes des registres A et B. Le but de cette information sera expliqué plus en détail avec l'opération de système. Cependant, il faut noter à ce point qu'il y a un circuit de sortie à partir des registres A et B portant les 15 signaux correspondant à l'exposant, le bit IHDEX et les bits ÏAG identifiés par A [EX], A [I], A [TAG-], B [EX], B[I], B [TAG]. Les mots de programme enregistrés dans le registre P 206 ont un format différent. Chaque mot de programme enregistré dans le registre P contient quarante huit bits 1 à 48. Correspondant à 20 cela, le registre P 206 contient quarante huit cellules d'enregistrement. Le mot de programme est divisé en six syllabes S0 à S5. Chacune des six syllabes contient huit bits. Les circuits de sortie du registre P 206 sont reliés au contrôleur de séquence de sortie 300 tel que décrit ci-dessus. 25 La sortie des cellules 0 à 38 (contenant la mantisse) des re gistres A et B est reliée à deux entrées du circuit additionneur 214. Le circuit additionneur 214 est un additionneur parallèle classique, qui combine de façon continue les trente neuf hits de la mantisse des deux mots enregistrés dans les registres A et B, 30 et prévoit une sortie correspondant à la somme. Une porte 216 est reliée entre la sortie de l'additionneur 214 et les cellules 0 à 38 du registre B 204. La porte 216 a une entrée de contrôle reliée à la ligne de bus. de signal de contrôle indiquée. La porte 216 est sensible à un signal de contrôle prove-35 nant de la ligne de bus du signal de contrôle indiquée pour enregistrer la sortie de l'additionneur 214 dans les cellules 0 à 38 du registre B 204. Un circuit de synchronisation, de porte et de contrôle 218, ayant les enxrées indiquées à partir du bus de signal de contrôle, fournit certaines fonctions de transfert et de contrô-40 le qui seront décrites plus en détail au cours de la description 69 24600 19 2013290 de l'opération. Par exemple, le circuit de synchronisation, de porte et de contrôle 218, peut transférer tout, ou une partie, du registre A dans le registre B, et vice versa, ou des parties modifiées des mots contenus dans les registres A et B,etc... 5 Un décodeur 220 est relié au registre A. le décodeur 220 fournit un signal à la sortie A [EX SIGN] = 0, lorsque la partie SIGiï de l'exposant est zéro (représentant un signe négatif) et un signal à la sortie A [38 : 33 = 0, lorsque les trois "bits les plus à gauche de la mantisse sont zéro, les sorties du décodeur 220 sont reliées 10 aux lignes désignées correspondant du bus de signal de contrôle 400. Considérons maintenant le contrôleur d'ajustement de pile représenté figure 7 B. le contrôleur d'ajustement de pile contient le contrôle et la synchronisation nécessaires pour ajuster l'information en haut ou en "bas de la pile, la fonction première du con-15 trôleur d'ajustement de pile est de provoquer l'enregistrement d'un mot d'information dans l'un ou les deux registres A et B (les deux positions d'enregistrement supérieures de la pile), le contrôleur d'ajustement de pile contient une unité de contrôle e.t de synchronisation 230, et des bascules AR0 et BR0. l'unité de contrôle et 20 de séquence a des entrées à partir des lignes indiquées du bus de signal de contrôle 400, et des sorties reliées aux lignes du bus de signal de contrôle 400, toutes indiquées dans la figure 7B. l'unité de contrôle et de séquence 230 est sensible aux entrées provenant du bus de signal de contrôle 400, et se dirige vers une sé-25 quence de phases, qui entraîne la formation de signaux appropriés dans les circuits de sortie indiqués. Pour une explication plus détaillée, la bascule ARO est utilisée pour indiquer si le registre A contient un mot ou est vide, la bascule ARO est à l'état 1 lorsque le registre A est plein, et 30 à l'état 0 lorsqu'il est vide, la bascule BRO fournit la même fonction pour le registre B. Considérons maintenant le contrôleur de mémoire et le système de mémoire représentés figure 7C. le système de mémoire 24G est un système de mémoire à ferrites magnétiques classique , bien connu 35 dans la technique des calculateurs, qui reçoit une adresse et, en réponse à un signal de contrôle à la sortie REQî1 du contrôleur de mémoire, lit ou écrit en un emplacement de mémoire adressé, l'information est lue et écrite dans le système de mémoire, en parallèle avec un mot achevé, composé de cinquante et un bits, en une 40 fois. Une adresse est reçue à l'entrée 240 a, et l'information lue 69 24600 20 2013290 à partir de la mémoire, est appliquée à la sortie 240b. Un signal de contrôle à la sortie REQ3? conduit le système de mémoire 240 à prendre une adresse appliquée à l'entrée 240a, et à lire le contenu de l'emplacement de mémoire correspondant. Après que le système 5 de mémoire ait lu un mot, et que le mot ait été appliqué à la sortie 240b, un signal de contrôle est appliqué à la sortie MAOX, ainsi indiquée. Considérons maintenant le contrôleur de mémoire. le contrôleur de mémoire contient un dispositif d'enregistrement 242. Le dispo-10 sitif d'enregistrement 242 peut être construit de diverses façons, mais peut être considéré, pour l'explication, comme constitué de plusieurs registres, chacun d'eux enregistrant une adresse. Il peut' également être considéré comme comprenant des portes qui permettent à l'information d'être couplée à un additionneur 246, et d'un addi-15 tionneur 246 à l'un des registres. Seuls deux registres sont désignés dans 1'enregistrement 242, comme étant les seuls spécifiquement nécessaires à la description de l'opération. Ces registres sont les registres PIR et S. Plusieurs portes 248 sont utilisées pour contrôler la lecture des registres dans le dispositif d'en-20 registrement 242. Une porte est prévue pour chaque registre. Les portes 248 PIR et 248 S sont utilisées pour appliquer des signaux de contrôle au dispositif d'enregistrement 242, pour que les registres PIR et S, respectivement, soient lus. Les portes 250 sont utilisées pour contrôler l'écriture dans les registres du dispositif 25 d'enregistrement 242. Une porte 250 est prévue pour chaque registre, Les portes ET 250 - PIR et 250-S appliquent des signaux de contrôle au dispositif d'enregistrement 242 pour que l1information soit enregistrée dans les registres PIR et S, respectivement, à partir de l'additionneur 246. 30 Le circuit d'additionneur 246 est sensible à une adresse du dispositif d'enregistrement, pour appliquer l'adresse telle quelle, pour enregistrement dans le registre MAR 244. L'additionneur 246 est également sensible à un signal de contrôle à l'entrée-1, pour soustraire une unité de l'adresse avant qu'elle ne soit enregis-35 trée en arrière, dans le dispositif d'enregistrement 242. L'additionneur 246 est également sensible à un signal de contrôle à l'entrée +1, pour additionner une unité à l'adresse, avant qu'elle ne soit enregistrée en arrière dans le dispositif d'enregistrement 242. L'entrée +1 de l'additionneur 246 est reliée à la sortie d'une 40 porte OU 254. La porte 0ÏÏ 254 a ses deux entrées reliées à deux des 69 24600 21 2013290 lignes du bus de signal de contrôle 400. Une unité de contrôle et de synchronisation reçoit des signaux de contrôle du bus de signal de contrôle 400, et fournit des signaux de contrôle appropriés au contrôleur de mémoire. 5 le contrôleur de mémoire contient également deux bascules de contrôle REQ et MAO. la bascule REQ a des sorties REQ]? et REQF où sont appliqués les signaux de contrôle lorsque la bascule est respectivement à l'état 0 et à l'état 1. De façon similaire, la bascule MAO a des sorties MAOF et MAO]? auxquelles les signaux de con-10 trôle sont appliqués lorsque la bascule MAOF est dans les . états 0 et 1, respectivement, la bascule REQ est utilisée pour signaler au système de mémoire 240 le moment où un accès au système de mémoire est requis par le contrôleur de mémoire, la bascule MAO est utilisée pour indiquer le reste du système lorsqu'une opération de 15 lecture ou d'écriture a été achevée par le système de mémoire 240. Cette-indication est prévue lorsque la bascule MAO est à l'état 1, entraînant un signal de contrôle à la sortie MAOF. l'entrée de la bascule REQ, pour être mise à l'état 1, est couplée à la sortie d'une porte OU 256. la porte OU 256 a son entrée reliée aux lignes 20 indiquées du bus de signal de contrôle 400. l'entrée de la bascule REQ, pour être remise à l'état 0, est reliée à la sortie MAOF de la bascule MAO. En conséquence, la bascule REQ est remise à l'état 0 en réponse à un signal de contrôle, à la sortie MAOF de la bascule MAO. 25 la bascule MAO a son entrée établie pour être mise à l'état 1, et reliée à la sortie MAOX du système de mémoire 240. En conséquence, la bascule MAO est remise à l'état 1 lorsqu'un signal de contrôle est établi à la sortie MAOX du système de mémoire 240, indiquant qu'un mot a été lu et est appliqué à la sortie 240b. la 30 bascule MAO a-son entrée rétablie, reliée à une tension de contrôle, qui entraine le rétablissement de la bascule immédiatement après qu'elle ait été à l'état 1. Bien que des signaux d'horloge ne soient pas représentés dans le système, il est bien entendu que ces signaux sont prévus comme 35 une entrée séparée de chaque bascule et de registre représentés dans le système, et le système opère en synchronisme avec des impulsions d'horloge. Puisque l'utilisation d'impulsions d'horloge est bien connue dans la technique des calculateurs, ce détail n'est pas représenté dans l'application décrite, mais il est bien entendu 40 qu'il est présent. 69 24600 22 2013290 Les portes ET 250-S et 250-PIR ont une entrée reliée à la sortie de l'unité-de contrôle et de synchronisation 252, et une autre entrée reliée à la sortie des portes OU 258 et 260. La porte OU 258 a son entrée reliée à la ligne indiquée du bus de signal 5 de contrôle 400. La porte OU 260 a deux entrées reliées aux lignes indiquées du bus de signal de contrôle 400. Considérons maintenant l'opération de la machine de traitement de l'information de la figure 1. L'opération du système sera discutée en considérant d'abord l'opération des contrôleurs de 10 groupesd'opérateurs, suivis du contrôleur de séquence de programme et des ressources fonctionnelles du matériel. Considérons maintenant l'opération du contrôleur de groupe d'opérateurs. On se référera pour la discussion suivante, aux figures 4, 8 et 15. La figure 15 représente la séquence avec laquelle 15 les syllabes sont appliquées au bus de code opérateur 500, par le contrôleur de séquence de programme 300oS0, S1 ... S5 représentent les six syllabes situées dans chaque mot de programme enregistré dans le registre P (figure TA). Un signal de contrôle est appliqué sur la ligne du groupe de bus rythme 800 correspondant au contrô-20 leur de groupe d'opérateurs utilisé. Si nous parlons du contrôleur de groupe d'opérateurs A, le signal se produira sur la ligne du groupe de bus rythme A (voir figure 4). Lorsqu'une ligne de groupe de bus rythme est activée, et qu'un signal de contrôle d'opération achevé se produit sur le bus SECL 600, les portes 114 dans le con-25 trôleur de groupe correspondant au groupe de bus rythme activé 800 entraîne l'application des signaux de code opérateur sur le bus de code opérateur 500, pour l'enregistrement dans le registre d'opérateur 102 du contrôleur de groupe d'opérateurs correspondant. Dans l'exemple représenté figure 15» la syllabe SO est d'abord enregis-30 trée dans le registre opérateur. Suivant l'exécution de l'opérateur, le réseau de portes 106 du contrôleur de groupe d'opérateurs correspondant entraîne automatiquement l'effacement de l'opérateur du registre d'opérateur 102, prêt pour un nouvel opérateur. Ainsi, il est visible que le signal d'opération achevé se produisant sur le 35 bus SECL 600, en combinaison avec le signal rythme sur le bus rytfcme correspondant iythmeactuellement la nouvelle syllabe d'opérateur dans le contrôleur de groupe d'opérateurs, et commence une opération. Référons-nous maintenant aux figures 4 et 8, et considérons la séquence d'opération du contrôleur de groupe d'opérateurs A, 40 pendant l'exécution d'un opérateur ADD. L'opérateur ADD est l'un 69 24600 23 2013290 du groupe d'opérateurs exécuté par le contrôleur de groupe d'opérateurs A. Le but d'un opérateur ADD est l'enregistrement de deux mots dans les registres A et B, pour les additionner et enregistrer le résultat dans le registre B. Les registres A et B sont 5 dans les ressources fonctionnelles, et le contrôleur de groupe d'opérateurs A établit les signaux de contrôle sur le bus de signal de contrôle 400 qui établit cette opération. Le contrôleur de groupe d'opérateurs A a une "condition inoccupée" initialement, où il attend d'être reçu par un de ses grou-10 pes d'opérateurs. Ceci correspond à quelque état déterminé du compteur J 104, dans le contrôleur de groupe d'opérateurs. Dans des buts d'explication générale, la "condition inoccupée" correspond à l'état OC - A0. Les autres états du contrôleur de groupe d'opérateurs, qui correspondent à différents états du compteur J 104, 15 correspondent aux états 0C-A, suivis d'un numéro, c'est-à-dire 0C-11, 0C-A2, etc ... Supposons maintenant que le contrôleur de groupe d'opérateurs A est dans l'état inoccupé 0C-A0 et que l'opérateur ADD est appliqué sur le bus de code opérateur 500. Supposons également que les 20 signaux de contrôle soient établis sur la ligne du groupe de bus rythme A et sur le bus SECL. La porte 120 met la bascule S à l'état 1 et les portes 114 dévient l'opérateur "ADD" dans le registre opérateur 102. Ceci conduit le compteur J 104 du contrôleur de groupe d'opérateurs A à passer à l'état 0C-A1. 25 Durant l'état 0C-A1, les deux registres supérieurs de la pile sont ajustés de manière à contenir un mot. Les deux registres supérieurs de la pile sont dans les registres A et B (voir figure 7A). En conséquence, chacun de ces deux registres doit déjà contenir un mot d'information, ou doit être rempli. 30 Pour conduire cette opération, le réseau de portes 106 du con trôleur de groupe d'opérateurs A forme un signal de contrôle en ADJ (1,1), qui indique que les registres A et B doivent être pleins. Le signal de contrôle à la sortie ADJ (1,1) est appliqué à la ligne désignée correspondante du bus de signal de contrôle 400, 35 qui, à son tour, commande le contrôleur d'ajustement de pile représenté figure 7B. Le contrôleur d'ajustement de pile représenté figure 7B, à son tour, conduit les mots à remplir les deux registres A et B (si ceci n'a pas encore été fait). Cette séquence d'opération sera décrite ci-après au cours de la description de l'o-40 pération du contrôleur d'ajustement de pile. 69 24600 24 2013290 Après que le contrôleur d'ajustement de pile ait trouvé que les deux registres A et B contiennent des mots,ou bien, après que les mots aient rempli les registres A et B, le contrôleur d'ajustement de pile établit un signal de contrôle à la sortie 5 ADJC qui, à son tour, applique un signal de contrôle à la ligne correspondante du bus de signal de contrôle 400. Ce signal de contrôle, comme indiqué dans l'organigramme, fait que le contrôleur de groupe d'opérateurs A va de l'état 0C-A1 à l'état 0C-A2. Durant l'état 0C-A2, le réseau de porte 106 du contrôleur de 10 groupe d'opérateurs A entraîne une comparaison pour l'égalité à réaliser entre les exposants des mots enregistrés dans les registres A et B du sommet du contrôleur de registre de pile représenté figure 7 A. La comparaison est faite pour déterminer s'il sont inégaux, auquel cas ils nécessitent une régularisation. Le 15 réseau de portes 106 reçoit les lignes de sortie A [EX] et B [EX] à partir du bus 400, et contient un réseau de portes qui compare les deux pour déterminer si les exposants sont égaux ou non. Si les exposants sont égaux, la régularisation n'est pas nécessaire, et le contrôleur de groupe d'opérateurs A va à l'état 0C-A3. 20 Durant l'état 0C-A3 les mantisses des mots contenus dans les registres A et B du contrôleur de registre de pile sont combinées, et le résultat est enregistré en arrière dans le registre B. L'addition des deux mots prend place dans le contrôleur d'ajustement de pile, dans les ressources fonctionnelles du matériel 200, sous 25 le contrôle des signaux de contrôle du contrôleur de groupe d'opérateurs. Pour cette mise en place, le contrôleur de groupe d'opérateurs A forme le signal de contrôle à la sortie B [38 : 39] ■ Durant l'état 0C-A4, le réseau de portes 106 détermine si un dépassement de capacité a eu lieu durant l'addition. Si un dépassement de capacité s'est produit durant l'addition, le circuit de synchronisation, de portes et de contrôle 218 du contrôleur de 40 registre de pile supérieur applique un signal de contrôle à la 69 24600 25 2013290 sortie DEPASSEMENT DE CAPACITE, entraînant un signal de contrôle sur le bus de signal de contrôle correspondant 400. Si un dépassement de capacité s'est produit, le contrôleur de groupe d'opérateur A va de l'état 0G-A4 à l'état 0C-A8, où une action appro-5 priée est prise par la machine de traitement de l'information. Cette opération particulière n'a aucune signification pour la présente invention, et n'est pas décrite en détail. Supposons qu'un dépassement de capacité se produise, le contrôleur de groupe d'opérateurs A va de l'état 0C-A4 à l'état 0C-A5. 10 Durant l'addition ci-dessus mentionnée, le registre A a été vidé, et sa mantisse a été combinée à la mantisse du registre B, et le résultat enregistré dans le registre B. En conséquence, il est nécessaire pour le registre A, d'être considéré comme vide pour les opérations futures. A cette fin, la bascule ARO dàhs le contrôleur 15 d'ajustement de pile (figure 7B) est mise à l'état 0. Pour cela, le réseau de portes 106 forme un signal de contrôle à la sortie AR0- Si l'on revient pour un instant à l'état 0C-A2, il sera rap-30 pelé que c'est l'état dans lequel le contrôleur de groupe d'opérateurs A détermine si les exposants des deux membres à additionner sont égaux. Si le réseau de portes 106 détermine que les exposants des deux mots enregistrés dans les registres A et B ne sont pas égaux, une opération de pré-régularisation est nécessaire. 35 A cette fin, le contrôleur de groupe d'opérateurs va à l'état 0C-A7. Durant l'état 0C-A7, l'opération de régularisation prend place, dans laquelle les mantisses des mots dans les registres A et B sont décalées de façon appropriée et les exposants ajustés jus-40 qu'à ce qu'ils soient égaux. Les détails de l'opération de régula 69 24600 26 2013290 risation ne sont pas décrits en détail, puisqu'il s'agit d'une technique classique bien connue dans l'art des calculateurs, et qu'ils ne sont pas nécessaires à une complète compréhension de l'invention. 5 Considérons maintenant l'opération du contrôleur de groupe d'opérateurs B (indiqué sur la figure 1). la figure 9 est un organigramme illustrant l'opération d'un contrôleur de groupe d'opérateurs B. l'opérateur dit "INTERGERIZE" est celui d'un groupe d'opérateurs qui est exécuté par le contrôleur de groupe d'o-10 pérateurs B. le "but de l'opérateur INTERGERIZE est de prendre un mot à virgule flottante dans le registre supérieur de la pile (le registre A), et de l'ajuster de telle façon qu'il soit un "INTEGER" Pour l'établir différemment, le mot est ajusté de telle façon que l'exposant du mot enregistré dans le registre A soit zéro. 15 le contrôleur de groupe d'opérateurs A représenté figure 4 est défini, pour la description d'un contrôleur de groupe d'opérateurs B, comme étant le même, sauf que, comme noté ci-dessus, les portes 114 et 120 sont reliées au groupe de bus rythme B plutôt que A, et le réseau de portes 106 est construit pour exécuter l'opérateur 20 "INTERGERIZE" et les autres opérateurs de groupe mentionnés. De façon similaire à la terminologie utilisée pour le contrôleur de groupe d'opérateurs A, les divers états du contrôleur d'opérateur B sont référencés par les symboles OC-B suivis d'un numéro. Considérons maintenant l'opération du contrôleur de groupe 25 d'opération B tandis qu'il exécute un opérateur "INTEGERIZE", en référence aux figures 4 et 9. Initialement, le contrôleur de groupe d'opérateurs B est dans sa condition inoccupée, représentée par 0C-B0. Supposons qu'un opérateur INTEGERIZE soit appliqué au bus de code opérateur 500 par le contrôleur de séquence de pro-30 gramme 300, et que les signaux de contrôle soient appliqués sur le bus SEC1 600 (par l'un des contrôleurs de groupe d'opérateurs) et sur le groupe de bus rythme B (par le contrôleur de séquence de programme), l'opérateur "INTEGERIZE" est enregistré dans le registre opérateur 102, et la bascule S est mise à l'état 1 comme sus-35 mentionné, le contrôleur de groupe d'opérateurs B va alors à l'état 0C-B1. Durant l'état 0C-B1, les deux registres supérieurs A et B de la pile sont ajustés de telle façon que le registre contienne un mot. Cependant, le registre B peut être soit plein, soit vide. 40 A cette fin, le réseau de portes 106 du contrôleur de groupe d'o 69 24600 27 2013290 pérateurs B forme un signal de contrôle à la sortie ADJ (1,2), entraînant un signal de contrôle sur la ligne correspondante "du "bus de signal de contrôle 400. Ce signal de contrôle entraîne l'unité de contrôle et de synchronisation 230 du contrôleur d'a-5 justement de pile (figure 7B) à ajuster les deux registres supérieurs de telle façon que le registre A contienne un mot d'information. Cette opération sera discutée en détail ci-dessous. Supposons maintenant que le contrôleur d'ajustement de pile ait achevé son opération, et qu'un mot soit maintenant enregistré au som-10 met de la pile (c'est-à-dire dans le registre A). Le contrôleur d'ajustement de pile établit un signal de contrôle à la sortie ADJC, entraînant un signal de contrôle sur la ligne correspondante du bus 400. Ceci conduit le contrôleur de groupe d'opérateurs à sauter dans l'état 0C-B2. 15 Durant l'état 0C-B2, le contrôleur de groupe d'opérateurs B détermine si l'exposant du mot, au sommet de la pile (registre A) est zéro ou non. Si l'exposant du mot est zéro, il n'est pas besoin d'effectuer d'intégration, et l'opérateur "INTEGERIZE" est terminé. A cette fin, le réseau de portes 106 dans le contrôleur 20 de groupe d'opérateurs B contient un réseau de portes qui contrôle les lignes A [EX] dans le bus 400. Si l'exposant est zéro (A [EX] = 0) le réseau de portes 106 entraîne le contrôleur de groupe d'opérateurs à aller à l'état 0C-B8. Durant l'état 0C-B8, le réseau de portes 106 entraîne l'appli-25 cation d'un signal de contrôle à la mémoire tampon 118 qui, à son tour, applique un signal de contrôle au bus SECL 600. Le signal de contrôle sur le bus SECL 600, à son tour, entraîne le contrôleur de séquence de programme 300 à commander le contrôleur de groupe d'opérateurs, ce qui nécessitera l'exécution du prochain 30 opérateur à appliquer au bus de code opérateur 500. Supposons qu'un contrôleur de groupe d'opérateurs B retourne à l'état 0C-B2, nais que ce mot contenu au sommet de la p^'le (registre A) n'ait pas été intégré. Ceci conduit le contrôleur de groupe d'opérateurs B à aller à l'état 0C-B3. 35 Durant l'état 0C-B35 le contrôleur de groupe d'opérateurs B détermine si le signe de l'exposant du mot contenu dans le registre A est positif ou négatif, la raison de cet essai est que la mantisse sera décalée vers la gauche si le signe est négatif. L'exposant est positif si le décodeur 220 forme un signal de contrôle 40 à la sortie A [EX SIGN] = 0 et négatif si aucun signal de contrôle 69 24600 28 2013290 n'est appliqué. Pour réaliser l'essai, le réseau de portes 106 du contrôleur de groupe d'opérateurs B essaie le bus de signal de contrôle de la ligne A [EX. SIGN] = 0 . Ceci conduit le contrôleur de groupe d'opérateurs à aller à l'état 0C-B5. 5 Durant l'état 0C-B5, un essai est effectué pour voir si les trois bits les plus à gauche de la mantisse sont 0. Si les trois bits les plus à gauche de la mantisse dans le registre A sont 0, il y aura dépassement de capacité lorsque le mot sera décalé vers la gauche. Ceci est une condition d'erreur, et les signaux du con-10 trôleur de groupe d'opérateurs B doivent signaler cette condition. A cette fin, le réseau de portes 106 du contrôleur de groupe d'opérateurs B contrôle la ligne du bus de signal de contrôle A [38 : 3] =0 . Si un signal de contrôle n'est pas formé à cette ligne, ceci signifie que le décodeur 220 (figure 7A) ne détecte pas de bits 15 zéro dans les trois bits les plus à gauche de la mantisse du mot dans le registre A et que la condition d'erreur existe. Ceci entraine le contrôleur de groupe d'opérateurs B de passer de l'état OC-B5 à l'état 0C-B7. Durant l'état 0C-B7, le réseau de portes 106 applique un signal 20 de contrôle à la ligne Ï0U-«—1 du bus de signal de contrôle 400, entraînant le calculateur à prendre une action de contrôle apprqriré. Le contrôleur de groupe d'opérateurs B va ensuite à l'état 0C-B8 où le signal de contrôle est formé au bus de signal de contrôle SECL, indiquant la fin de l'exécution de l'opérateur "INTEGERIZE". 25 Supposons maintenant que le contrôleur de groupe d'opérateurs B retourne à l'état 0C-B5, mais qu'un signal de contrôle soit détecté à la ligne A [38 : 3] = 0 indiquant que les trois bits les plus à gauche de la mantisse dans le registre A ne sont pas zéro, et, par conséquent, qu'il ne se produira aucun dépassement de ca-30 pacité sur un décalage de huit vers la gauche. Le réseau de porte 106 du contrôleur de groupe d'opérateurs B entraîne alors le contrôleur de groupe d'opérateurs B à aller à l'état 0C-B6. Durant l'état 0C-B6, la mantisse du mot dans le registre A est décalée de huit vers la gauche, les trois bits les plus à droite dans le re-35 gistre A sont mis à 0, et l'exposant est décompté d'une unité. A cette fin, le réseau de portes 106 applique un signal de contrôle aux lignes suivantes du bus de signal de contrôle 400 : A [38 : 36] • 69 24600 29 2013290 nant les trois bits les plus à droite de la mantisse dans le registre A à être mis à zéro ; et A [EX] Durant l'état 0C-B2, l'essai est encore effectué'par le réseau de portes 106, pour voir si l'exposant du mot contenu dans le registre A est zéro (A [EX] = 0). Si la mantisse n'a pas été complètement intégrée, l'exposant n'a pas été réduit à zéro (A [EX]^0), 15 le contrôleur de groupe d'opérateurs B ira ensuite à nouveau aux états 0C-B3, 0C-B5 et 0C-B6 et retournera à l'état 0C-B2, répétant ces phases jusqu'à ce que l'exposant soit réduit à zéro (A [EX] = 0), et que la mantisse du mot dans le registre A soit complètement intégrée. Lorsque, dans l'état 0C-B2, l'exposant 20 est détecté comme étant zéro (A [EX] =0), le contrôleur de groupe d'opérateurs B va au dernier état 0C-B8, où le signal de contrôle est formé sur le bus SECL 600, signalant la fin de l'opérateur. Retournons à l'état 0C-B3» et supposons que le réseau de portes 106 détecte que le signe de l'exposant contenu dans le regis-25 tre A est négatif (A [EX SIGN] ^ 0). Sous cette condition, la mantisse du mot dans le registre A doit être décalée à droite. A cette fin, le contrôleur de groupe d'opérateurs B va de l'état 0C-B3 à 0C-B4. Durant l'état 0C-B4, la mantisse du mot contenu dans le regis-30 tre A est décalée, par huit, de trois bits vers la droite, les trois bits les plus à gauche dans le registre A de la mantisse sont mis à zéro, et l'exposant est augmenté d'un. A cette fin, le réseau de portes 106 du contrôleur de groupe d'opérateurs B applique des signaux de contrôle aux lignes suivantes du bus de signal 35 de contrôle 400 : A [35 : 36] 69 24600 30 2013290 1 entraînant le sommet du contrôleur de registre de pile à décompter la mantisse du mot contenu dans le registre A d'une unité. De façon similaire à l'état 0C-B6, dans l'état 0C-B4, le contrôleur de groupe d'opérateurs B retourne à l'état 0C-B2, où un 5 essai est encore effectué pour voir si l'exposant a été réduit à zéro. Si non, les états 0C-B3 et 0C-B4 sont entrés à nouveau, répétant les opérations ci-dessus. Lorsque cette condition se produit un signal de contrôle est établi sur la ligne A [EX] = 0 du bus de signal de contrôle 400, entraînant le contrôleur de groupe 10 d'opérateur B à aller de l'état 0C-B2 à l'état 0C-B8, où un signal de contrôle est établi sur la ligne SECL du bus de signal- de contrôle signalant la fin d'une exécution de l'opérateur "INIEGERIZE". Considérons maintenant l'opération du contrôleur de groupe d'opérateurs X. L'opérateur "INDEX" est l'un du groupe d'opérateurs 15 exécutés par le contrôleur de groupe d'opérateurs X. Avant de considérer en détail l'opération du contrôleur de groupe d'opérateurs X, une brève description sera donnée de l'objectif de l'opérateur INDEX. La figure 18 montre un exemple de pile. Comme indiqué, les deux 20 registres supérieurs (registres A et B) de la pile, contiennent un signalisateur de données et une valeur d'index, respectivement. La figure 19 est un schéma illustrant la construction du mot d'un signalisateur de données. Les trois premiers bits du signalisateur de données sont 101, qui forment un "IAG-" identifiant le mot com-25 me un signalisateur de données. L'information suivante de signification est le bit I ou bit d'index. Lorsque le bit I est un zéro, il indique que le signalisateur n'a pas été indexé, tandis qu'un 1 indique que le signalisateur dit aussi descripteur a été indexé. La signification d'un signalisateur ou descripteur de données 30 indexé ou non indexé deviendra plus claire si l'on considère•les deux champs suivants du signalisateur de données. Le champ suivant de signification dans le signalisateur de données est vingt bits, qui est un champ de valeur d'indice, suivi d'un autre champ de vingt bits qui est un champ d'adresse. Ainsi, les bits 0 à 19 forment le 35 champ d'adresse, et les bits 20 à 39 forment le champ de valeur d'index . Un signalisateur de données non indexé est un signalisateur où le champ d'adresse est l'adresse de la base d'un champ d'emplacements de mémoire continus dans la mémoire, et le champ de valeur d'index spécifie la longueur ou le nombre d'emplacements 40 de mémoire dans ce champ. 69 24600 31 2013290 Un signalisateur de données indexé (le "bit I est un bit 1) est un signalisateur où le champ d'adresse est l'adresse de la base d'un champ d'emplacements de mémoire continus dans la mémoire, mais le champ d'index est une valeur qui, lorsqu'additionnée au champ 5 d'adresse, donne l'endroit exact d'un emplacement de mémoire spécifique dans le champ. En d'autres termes, dans un signalisateur de données indexé, le champ d'adresse additionné au champ de valeur d'index donne l'adresse d'un mot spécifique désiré dans le champ. 10 Dans l'exemple de la pile représenté figure 18, il est supposé que le signalisateur de données n'a pas été indexé, et la valeur d'index dans le registre B est à placer dans le champ de valeur d'index du signalisateur de données dans le registre A. C'est précisément le but de l'opérateur INDEX. 15 De contrôleur de groupe d'opérateurs X comprend l'opérateur INDEX comme l'un d'un groupe d'opérateurs qu'il exécute. De façon similaire aux autres contrôleurs, la figure 4- sera utilisée, dans la discussion suivante, pour illustrer la structure du contrôleur de groupe d'opérateurs X. La figure 10 est un organigramme illus-20 trant la séquence d'opération du contrôleur de groupe d'opérateurs X, tandis qu'il exécute l'opérateur INDEX. La discussion sera effectuée en référence aux figures 4- et 10. De façon similaire aux autres contrôleurs de groupe d'opérateurs, les états du contrôleur de groupe d'opérateurs X sont illustrés dans la figure 10 par les 25 symboles OC-X suivis d'un numéro. Le numéro indique les divers états du contrôleur.de groupe d'opérateurs X. Considérons maintenant l'opération actuelle du contrôleur de groupe d'opérateurs X. Initialement, le contrôleur de groupe d'opérateurs X est dans une condition inoccupée, l'état OC-XO. Le con-30 trôleur de groupe d'opérateurs X reste dans cet état jusqu'à ce qu'un opérateur INDEX soit dévié du bus de code opérateur 500, dans le registre opérateur 103, et la bascule S est rétablie dans un état 1 dans le contrôleur d'opérateur X. De cette façon, le contrôleur de groupe d'opérateurs X est amorcé, et commence l'exécu-35 tion d'un opérateur INDEX. , Le contrôleur de groupe d'opérateurs X va ensuite à l'état 0C-X1, où la pile est ajustée de telle manière'que les deux registres supérieurs contiennent chacun un mot d'information. En d'autcea termes, les registres A et B sont remplis par un "signalisateur de 4-0 données" et par une "valeur d'index" respectivement, comme indiqué 69 24600 32 2013290 figure 18. Après que la pile ait été ajustée avec un signalisateur de données dans le registre A, et une valeur d'index dans le registre B, le contrôleur ajusteur de pile (figure 7B) entraîne un signal de contrôle sur la ligne ADJC du bus de signal de contrôle 5 400, entraînant le contrôleur de groupe d'opérateurs X à venir de l'état 0G-X1 à l'état 0C-X2. Durant l'état 0C-X2, le réseau de portes 106 du contrôleur de groupe d'opérateurs X essaie de voir si le mot dans le registre A est un signalisateur de données. Ceci est réalisé en contrôlant 10 les bits de référence du mot dans le registre A qui identifie le mot. En référence à la figure 5» il est visible que lés lignes A [TAG] sont une partie des lignes du bus de signal de contrôle 400," et sont reliées au réseau de portes 106 dans le contrôleur de groupe d'opérateurs X. Le réseau de portes 106 contrôle ces lignes 15 pour déterminer si un signalisateur de données est identifié. Si le mot contenu dans le registre A est un signalisateur de données, le contrôleur de groupe d'opérateurs X va à l'état 0C-X3. Si, pour une raison quelconque, une erreur a été faite, et que le mot dans le registre A n'était pas un signalisateur de données, le réseau 20 de portes 106 entraînera une condition d'erreur à engendrer dans le système. L'opération, pour cette condition d'erreur, n'est pas nécessaire à la compréhension de l'invention, et ne sera pas décrite en détail. Durant l'état 0C-X3 le réseau de portes 106 du contrôle de 25 groupe d'opérateurs X contrôle la ligne A [I] dans le bus de sigaal de contrôle 400. Il est rappelé qu'il s'agit de la ligne couplée au bit index (I) du mot enregistré dans le registre A. Si le bit index (I) est un 1, le signalisateur de données dans le registre A est déjà indexé, et l'opération du contrôleur de groupe d'opéra-30 téurs X pour un opérateur d'INDEX peut être terminé. L'opération est terminée en allant à l'état 0C-X8, où le réseau de portes 106 applique un signal de contrôle à la mémoire tampon 118, provoquant un signal de contrôle sur le bus SECL 600. Comme indiqué ci-dessus, le signal de contrôle sur le bus SECL, conduit le contrôleur de 35 séquence de programme 300 à dévier le contrôleur de groupe d'opérateurs X qui doit recevoir et exécuter l'opérateur suivant, qui est appliqué au bus de code opérateur 500. . Retournons à l'état 0C-X3 dû contrôleur de groupe d'opérateurs X, et supposons que l'on ait trouvé, par le réseau de portes 106, 4-0 que le signalisateur de données enregistré dans le registre A n'est 69 24600 33 2013290 pas indexé (A [I] ^ 1). Ceci signifie que la valeur de l'index contenue dans le registre B doit être insérée dans le champ de valeur d'index du signalisateur de données dans le registre A. A cette fin, le contrôleur de groupe d'opérateur X passe aux états 5 0C-X4 et 0C-X5. Un autre essai est réalisé durant l'état 0C-X4, qui n'est pas nécessaire à la compréhension de l'invention. Cependant, durant l'état 0C-X5, le réseau de portes 106 contrôle les lignes de bus de signal de contrôle B [EX], pour déterminer si la valeur de 10 l'exposant dans le registre B est zéro. Cet essai est très important car, si l'exposant du mot dans le registre B n'est pas zéro, ceci signifie que la valeur d'index dans le registre B n'a pas été intégrée et, en conséquence, doit l'être avant qu'elle puisse être placée dans le signalisateur de données dans le registre A. Si 15 le réseau de portes 106 du contrôleur de groupe d'opérateurs X détermine à partir des lignes.de bus de signal de contrôle B [EX] que l'exposant n'est pas zéro, le contrôleur de groupe d'opérateur X va dans les états 0C-X9 à 0C-X12. Si, d'autre part, le réseau de portes 106 détermine, à partir des lignes de bus de signal de 20 contrôle B [EX], que l'exposant est zéro, la valeur d'index dans le registre B est déjà intégrée, et le contrôleur de groupe d'opérateurs X passe dans les états 0C-X6 et 0C-X7, où la valeur d'index est actuellement insérée dans le signalisateur de données, dans le registre A. 25 Considérons d'abord l'opération du contrôleur de groupe d'opé rateurs X, pour le cas où la valeur d'index contenue dans le registre B a déjà été intégrée, et les signaux sur le bus de signal de contrôle B[EX] aussi indiqués. Le réseau de portes 106 du conlrô-leur de groupe d'opérateurs X entraîne l'état 0C-X6 à entrer à 30 l'endroit où la valeur d'index contenue dans le registre B est transférée dans le champ de la valeur d'index du registre A. A cette fin, le réseau de portes 106 du contrôleur de groupe d'opérateurs X applique un signal de contrôle sur A [39 : 20]-«—B [19 : 20], sur la ligne du bus de signal de contrôle 400. Ceci, à son 35 tour, entraîne que le circuit de contrôle de synchronisation et de portes 218, au sommet du contrôleur de registre de pile (figure 7A) transfère les vingt bits contenant la valeur d'index du registre B à la position appropriée du registre A. En conséquence, le signalisateur de données, dans le registre A, a maintenant été 40 indexé, et contient la valeur d'index propre. Le contrôleur de 69 24600 34 2013290 groupe d'opérateurs X passe ensuite à l'état 0C-X7. Durant l'état 0C-X7, le bit index (I) du signalisateur de données contenu dans le registre A, est établi à 1, pour indiquer que le signalisateur de données a été successivement indexé, et que la bascule BRO 5 (figure 7B) est mise à 0 pour marquer que le registre B a été vidé A cette fin, le réseau de portes 106 du contrôleur de groupe d'opérateurs X applique un signal de contrôle à la ligne A [I] — 1 et à la ligne BRO -«— 0 du bus de signal de contrôle 400. Le circuit de synchronisation, de porte et de contrôle 218 du sommet 10 du contrôleur de registre de pile (figure 7A) entraine le bit index (I) dans le registre A à être mis à 1, en réponse au signal de contrôle au bus de signal de contrôle A [I]-*—1. L'unité de contrôle et de synchronisation 230 du contrôleur d'ajustement de pile entraîne la bascule BRO à être mise à 0, en réponse au signal 15 de contrôle de la ligne de bus de signal de contrôle BRO-*—0. Durant l'état suivant 0C-X7, le contrôleur de groupe d'opérateurs X va automatiquement à l'état 0C-X8 où l'exécution de l'opérateur index est terminée en appliquant un signal de contrôle sur le bus de signal de contrôle SECL comme décrit ci-dessus. 20 Retournons maintenant à l'état 0C-X5 et considérons l'opération du contrôleur de groupe d'opérateurs dans les conditions où la valeur d'index dans le registre B n'est pas intégrée, et que les états 0C-X9 à 0C-X12 sont entrés. Cette opération très importante, et il faut noter que c'est une des conditions dans laquelle 25 un contrôleur de groupe d'opérateurs est dévié par un autre contrô leur de groupe d'opérateurs X. Sous ces conditions, le réseau de portes 106 détecte les signaux sur la ligne B[EX] du bus de signal de contrôle 400 qui indique que la valeur d'index dans le registre B n'a pas été inté-30 grée (B[EX] = 0) et entraîne le contrôleur de groupe d'opérateurs X à aller à l'état 0C-X9. Durant l'état 0C-X9, les contenus des registres A et B sont interchangés, et le contrôleur de groupe d'opérateurs B est appelé en opération pour exécuter un opérateur "INTEGERIZE". La raison 35 pour laquelle les contenus des registres A et B sont interchangés est que la valeur d'index qui n'est pas intégrée, est maintenant contenue dans le registre B, tandis que le sommet du contrôleur de registre de pile intègre seulement les mots dans le registre A. A cette fin, le réseau de portes 106 du contrôleur de groupe d'o-40 pérateurs X applique des signaux de contrôle sur les lignes A-«—B 69 24600 35 20f3290 et B-«— A du bus de signal de contrôle 400. Ceci entraîne le circuit de synchronisation, de portes et de contrôle 218 du sommet du contrôleur de registre de pile (figure 7A) à interchanger le contenu des registres A et B. le réseau de portes 106 applique 5 également un signal de contrôle à la mémoire tampon 113> entraînant un signal de contrôle sur le bus INE1 700 (indiqué dans l'organigramme de la figure 10 par le symbole INF1 «—1). En outre, le réseau de portes 106 applique des signaux de contrôle aux mémoires tampon 116, entraînant l'application de l'opérateur de code 10 "INTEGERIZE" au bus de code opérateur 500. le réseau de portes 106 applique également un signal de contrôle à la mémoire tampon 112B, entraînant un signal de contrôle sur le groupe de bus rythme B, et à la mémoire tampon 118, entraînant un signal de contrôle sur le bus SEC1 600. 15 le signal de contrôle sur le bus INF1 700 conduit le contrôleur de séquence de programme 300 à déplacer le code opérateur appliqué actuellement au bus de code opérateur 500. A cette fin, le signal de contrôle appliqué au bus INF! 700 précède légèrement les autres signaux de contrôle engendrés durant l'état 0C-X9, de telle façon 20 que pendant que l'opérateur INTEGERIZE est appliqué au bus de code opérateur 500, le contrôleur de séquence de programme 300 a supprimé son code opérateur, les signaux de contrôle sur le groupe de bus rythme B et sur le bus SEC1 600, conduit le contrôleur de groupe d'opérateurs B à enregistrer l'opérateur "INTEGERIZE" dans le 25 registre opérateur, et commence l'opération d'exécution de l'opérateur "INTEGERIZE". le contrôleur de groupe d'opérateurs X passe ensuite à l'état 0C-X10, où. il est inoccupé jusqu'à ce que le contrôleur de groupe d'opérateurs B ait achevé l'exécution de l'opérateur INTEGERIZE. 30 l'opération du- contrôleur de groupe d'opérateurs B, durant l'exécution de l'opérateur INTEGERIZE, est essentiellement identique à celle décrite ci-dessus en référence à 1'organigramES de la figure 8 et donc, ne sera pas répétée à ce point de la description. Une fois que l'état 0C-X10 est entré, le contrôleur de groupe 35 d'opérateurs X supprime le code opérateur "INTEGERIZE" du bus de code, le signal rythme du groupe de bus B et le signal de contrôle du bus SEC1. Cependant, le signal de contrôle formé sur le bus INE1 700 continue par l'opération d'intégration du contrôleur de groupe d'opérateurs B. 40 Finalement, le contrôleur de groupe d'opérateurs B achève l'e- 69 24600 36 2013290 xéeution de l'opérateur "INTE&ERIZE" et la valeur d'index est a-justée dans le registre A, de telle façon que son exposant soit zéro. le contrôleur de groupe d'opérateurs B applique un signal de contrôle au bus SECL 600. Ceci entraine le contrôleur de grou-5 pe d'opérateurs X à passer de l'état 0C-X10 à 0C-X11. Durant l'état 0C-X11, le signal de contrôle sur le bus INEL 700 est supprimé, et les contenus des registres A et B sont encore interchangés pour mettre le signalisateur de données et la valeur d'index en arrière, dans les registres A et B, respective-10 ment. A cette fin, le réseau de portes 106 supprime le signal de contrôle du bus INEL 700, et applique des signaux de contrôle sur les lignes A Durant l'état 0C-X12, un essai est fait pour voir s'il se produit un dépassement de capacité durant l'opération d'intégration. Comme décrit en référence à la figure 7» si un dépassement de ca-20 pacité se produisait, la bascule I0TJIÎ serait mise à l'état 1, entraînant un signal de contrôle sur la ligne IOU du bus de signal de contrôle 400. Dans ces conditions^ le contrôleur de groupe d'opérateurs X va directement à l'état terminal 0C-X8, où le contrô-, leur de groupe d'opérateurs X termine l'exécution de l'opérateur 25 INDEX. Si d'autre part, un dépassement de capacité n'a pas lieu, la bascule IOU est à l'état 0, et aucun.signal de contrôle n'est appliqué à la ligne I0UE du bus de signal de contrôle. Ceci conduit le contrôleur de groupe d'opérateursX à passer par les états 0C-X6 et 0C-X7 où la valeur d'index intégrée contenue maintenant dans le 30 registre B est placée dans le signalisateur de données dans le registre A et le bit index (I) est mis à 1 (pour indiquer que le signalisateur de données à été indexé). A l'état suivant 0C-X7, le contrôleur de groupe d'opérateurs X passe à l'état terminal 0C-X8, où l'opération d'index est terminée, comme il est dit ci-dessus. 35 Etant donné la structure des contrôleurs de groupesd'opérateurs et leur opération, considérons l'opération du contrôleur de séquence de programme 300. Considérons d'abord le diagramme de synchronisation du contrôleur de séquence de programme représenté figure 16, avec la représentation graphique du contrôleur de sé-40 quence de programme 300 représenté figure 6. 69 24600 37 2013290 Chaque fois qu'un signal de contrôle est établi sur le "bus SECL 600, sauf lorsqu'un signal de contrôle est également appliqué sur le "bus INFL 700, l'unité de contrôle et de synchronisation 302 entraîne le compteur PSR 306 à compter un état de plus. Le 5 compteur PSR a six états référencés 0 à 5» correspondant aux six syllabes S0 à S5 contenues dans chaque mot enregistré dans le registre P (figure7A). Le réseau de syllabes d'opérateurs 304 couple la syllabe correspondant à l'état du compteur PSR 306 à partir du registre P, à la sortie du circuit 304a. Ainsi, lorsque 10 le compteur PSR 306 est à l'état 0, la syllabe 0 est couplée au circuit de sortie 304a. En se référant à la figure 16, il est visible que, en même temps qu'un code d'opérateur est appliqué au bus de code 500, le code opérateur pour la syllabe précédente est enregistré dans le 15 registre de code opérateur 102 d'un contrôleur de groupe d'opérateurs, et est exécuté. Etant donné l'opération générale du contrôleur de séquence de programme, considérons de façon plus détaillée l'opération telle qu'illustrée par l'organigramme représenté figure 11. Le contrô-20 leur de séquence de programme 300 traverse une série d'états sous le contrôle de l'unité de contrôle et de synchronisation 302. Ces états sont référencés, sur la figure 11, par les symboles PSC, suivis d'un numéro correspondant aux états. Initialement, le contrôleur de séquence de programme est dans 25 une condition inoccupée référencée PSCO. Chaque fois que des signaux de contrôle sont formés sur le bus SECL 600, et à la sortie INFL, ou que des signaux de contrôle sont formés.à la sortie SECF, la sortie PROF et sur le bus INFL 700, l'unité de contrôle et de synchronisation 302 entraîne le contrôleur de séquence de program-30 me 300 à passer de l'état PSCO à l'état PSCI. La raison pour laquelle le contrôleur de séquence de programme passe de l'état PSCO à PSCI chaque fois que des signaux de contrôle sont appliqués en SECL et INFL, est qu'un contrôleur de groupe d'opérateurs a achevé son opération, et que le code opérateur ordinairement sur le con-35 trôleur de groupe d'opérateurs ainsi qu'une nouvelle syllabe d'opérateur doivent être couplés à partir du registre P. Le contrôleur de séquence de programme passe de PSCO à-PSC1 lorsque les signaux de contrôle sont formés en SECF, PROF et IÎJFL, pour accomplir la même fonction. Cependant, un signal de contrôle est formé 40 sur le bus SECL, tandis que le cohtrôleur de séquence de programme 69 24600 38 2013290 est occupé. En d'autres termes, la bascule SEC passe.à l'état 1, et un signal de contrôle est formé en SECF, pour signaler au contrôleur de séquence de programme qu'une demande a été formulée pour un autre opérateur qui n'a pas encore été prévu. Durant l'é-5 tat PSCI la bascule SEC passe à l'état 0 (SEC-*—0) si elle était auparavant à l'état 1. A l'état suivant PSC1, le contrôleur de séquence de programme passe à l'état PSC2; Durant l'état PSC2, un essai est réalisé par l'unité de contrôle et de synchronisation 302, pour voir si le compteur PSR 306 10 a atteint l'état 5. S'il a atteint l'état 5, alors un nouveau mot de programme nécessite d'être mis en place à partir de la mémoire, et enregistré dans le registre P, parce que toutes les six syllabes d'un mot de programme ont été utilisées. A cette fin, les états PSC4, PSC5 et PSC6 sont entrés. Si,d'autre part, le compteur PSR 15 306 n'a pas atteint l'état 5, l'état PSC3 est entré. Durant l'état PSC3, le compteur PSR 306 augmente d'un état (PSR-*— PSR + 1) sous le contrôle de l'unité de contrôle et de synchronisation 302. A l'état suivant PSC3, le contrôleur de séquence de programme retourne en arrière, à l'état de condition inoccupée 20 PSCO. Référons-nous à l'état PSC2, et supposons que le compteur PSR 306 soit trouvé dans l'état 5. L'unité de contrôle et de synchronisation 302 entraine le contrôleur de séquence de programme 300 à passer à l'état PSC4 où le compteur PSR 306 et la bascule PRO 25 sont mis à zéro. La bascule PRO est mise à 0 pour indiquer que toutes les syllabes dans le registre P, au sommet du contrôleur de registre de pile (figure 7A) ont été exécutées, et que le registre P est effectivement vide et nécessite un mot de programme supplémentaire. A l'état suivant PSC4, l'état PSC5 est entré. 30 Durant l'état PSC5, l'unité de contrôle et de synchronisation 302 applique un signal de contrôle à la ligne P 40 Durant l'état PSC6, l'adresse contenue dans le registre PIR 69 24600 39 2013290 du dispositif d'enregistrement 242 augmente d'une unité. A cette fin, un signal de contrôle est appliqué sur la ligne P —■■■*■ M[PIR] du bas de signal de contrôle 400, par l'unité de contrôle et de synchronisation 302. Aussi, l'unité de contrôle et de synchronisa-5 tion 302 met la bascule PRO dans l'état 1, indiquant que le registre P 206 contient maintenant de nouvelles syllabes de programme, qui n'ont pas été exécutées. A l'état suivant PSC6, le contrôleur de séquence de programme retourne à l'état PSCO, où il est encore inoccupé jusqu'à ce qu'il soit actionné dans l'état PSC1. 10 Supposons maintenant que durant l'un des états PSC1 à PSC6, l'un des contrôleurs de groupesd'opérateurs applique un signal de contrôle sur le bus SECL 600. Si l'on se réfère au coin supérieur droit de l'organigramme représenté figure 11, il faut noter que ceci conduit à ce que l'unité de contrôle et de synchronisation 15 302 rétablisse la balance SEC à l'état 1. Ceci entraînera le courant du. contrôleur de séquence de programme à avancer, après être retourné à l'état PSCO, à l'état PSC1 et avoir dévié le contrôleur de groupe d'opérateurs correspondant à l'opérateur suivant. Référons-nous maintenant au contrôleur de mémoire représenté 20 figure 7C, en référence à l'organigramme représenté figure 12. Le contrôleur de mémoire a également des états représentés par les symboles MC suivis d'un numéro, correspondant aux divers états du contrôleur de mémoire. Initialement, le contrôleur de mémoire est dans un état inoccupé, MCO. Chaque fois qu'un signal de contrôle 25 est formé sur l'une des lignes suivantes du bus de signal de contrôle 400, l'unité de contrôle et de synchronisation 252 entraîne le contrôleur de mémoire vers l'état MC1 : P M [JPIR], A -«—M [S] ou B M [S]. Durant l'état MC1, le signal de contrôle à la ligne P-*— M [P3R] 30= du bus de signal de contrôle 400 entraine la porte 248-PIR à lire ltadresse contenue dans le registre PIR, et à l'appliquer à l'addi^ tionneur 246 et à l'enregistrer telle quelle dans le registre MAR 244. De façon similaire, si des signaux de contrôle sont formés . soit sur les bus de signal de contrôle A-*-M [S], soit B —M [S], 35 la porte 248-S est actionnée, entraînant la lecture de l'adresse dans le registre S par l'additionneur, et l'enregistrement dans le registre MAR 244, telle quelle. De plus, durant 1'état MC1, la porte. OU 256 est sensible à un signal de contrôle sur l'une des lignes de bus de signal de contrôle ~£—— M [PIR], A*—M [S] et 40 B*—M [S], pour mettre la bascule REQ dans l'état 1, indiquant 69 24600 40 2013290 qu'une demande à la mémoire est formulée. le signal de contrôle formé à la sortie REQF (bascule REQ à l'état 1) entraîne le système de mémoire 24-0 à lire le contenu de l'emplacement de mémoire spécifié par l'adresse dans le regis-5 tre MAR 244. Lorsque le système de mémoire 240 a achevé son opération de lecture, et que le mot sélectionné est appliqué à la sortie 240b, un signal de contrôle est formé à la sortie MA0X. • Ceci entraîne le contrôleur de mémoire à passer à l'état MC2, où la bascule MAO passe à l'état 1, signalant qu'une opération de 10 lecture de mémoire est achevée. A l'état suivant MC2, le contrôleur de mémoire passe à l'état MC3, où les bascules REQ et MAO passent à l'état 0. - Tin graphique similaire peut égalemènt être tracé pour compter les adresses'dans les registres PIR et S. Cependant, la descrip-15 tion suivante semble couvrir clairement cette opération. Un signal de contrôle sur la ligne PIR-»—PIR + 1 conduit la porte 248 à lire l'adresse dans le ^registre PIR, et entraîne l'ac-tionnement de la porte, et l'addition d'une unité à l'adresse dans l'additionneur. Le signal de contrôle à la ligne P-*^—PIR + 1 en-20 traîne également la porte OU 258 à actionner une entrée de la porte 250 -PIR, et l'unité de contrôle et de synchronisation 252 actionne l'autre entrée avec un signal rythme entraînant l'adresse augmentée de l'additionneur 246 a être enregistrée èn arrière dans le registre PIR. Une opération similaire prend place pour le re-25 gistre S, pour un signal de contrôle sur la ligne S-*—S +1. Une opération similaire prend place pour-le registre S en réponse à un signal de contrôle sur la ligne S-«—S - 1, excepté que l'adresse est diminuée d'une unité (et non augmentée). " A l'état suivant MC3, le contrôleur de mémoire retourne à l'é-30 tat inoccupé MC0. La figure 17 est un diagramme de synchronisation illustrant la séquence d'opération du contrôleur de mémoire "décrit'"eh référence à l'organigramme de la figure 12. ' Considérons l'opération du contrôleur de registre de pile su-35 périeur de la figure 7A, en référence à 1'organigramme de pile des figures 13 et 14. La figure 13 montre l'opération du diagramme du contrôleur d'ajustement de pile en réponse à un 'signal de contrôle sur la ligne ADJ (1,2) du bus de signal de contrôle *4'00. Un signal de contrôle sur la ligne ADJ (1,2) indique que la pile est ajustée 40 de façon que le registre A bontienne un mot, mais de façon que le 69 24600 41 2013290 registre B soit vide ou contienne un mot. De façon similaire aux autres contrôleurs, les divers états du contrôleur d'ajustement de pile sont représentés par les symboles SAC, suivis d'un numéro correspondant à l'état particulier utilisé. 5 Initialement, le circuit de contrôle de synchronisation et de portes 218 du contrôleur est dans une condition inoccupée, désignée par l'état SACO. Un signal de contrôle sur la ligne ADJ (1,2) du bus de signal de contrôle fait passer le contrôleur d'ajustement de pile à l'état SAC1. 10 Durant l'état SACt, un essai est réalisé pour voir si le re gistre A contient un mot ou est vide. Si le registre A contient actuellement un mot, la bascule ARO est alors dans l'état 1 (ARO=1). Si la bascule ARO est dans l'état 1, alors les registres sont dans les conditions requises, et l'unité de contrôle et de synchronisais tion 230 entraîne le contrôleur d^ajustement de pile à passer de l'état SAC1 à l'état SAC6. Durant l'état SAC6, un signal de contrôle est formé à la sortie ADJC, par l'unité de contrôle et de synchronisation 230. Le signal de contrôle à la sortie ADJC de l'unité de contrôle et de synchronisation 230 est appliqué à la ligne 20 ADJC du bus de signal de contrôle 400, et est couplé aux parties appropriées du système. A l'état suivant SAC6, le contrôleur d'ajustement de pile retourne à l'état inoccupé SACO. Supposons maintenant que le contrôleur d'ajustement de pile retourne à l'état SAC1 et que l'unité de contrôle et de synchroni-25 sation 230 détecte que la bascule ARO est dans l'état 0 (^ 1). Dans ces conditions, le registre A est vide et, en conséquence, doit être rempli, soit en déplaçant un mot du registre B vers le registre A (c'est-à-dire en déplaçant le contenu de la pile), soit en déplaçant un mot de la partie de pile contenue dans la mémoire, 30 vers le registre B ou le registre A. A cette fin, l'unité de contrôle et de synchronisation 230 passe de l'état SAC1 à l'état SAC2, lorsque la bascule ARO et à l'état 0. Durant l'état SAC2, un essai est réalisé pour voir si le registre B est plein ou vide. Si le registre B est plein, la bascule 35 BRO est à l'état 1 (BRO = 1) et l'unité de contrôle et de synchronisation 230 entraîne le contrôleur d'ajustement de pile à passer à l'état 7. Durant l'état 7, le mot contenu dans le registre B est déplacé vers le registre A et le registre B est marqué vide, en mettant 40 la bascule BRO et l'état 0. A cette fin, lrunité de contrôle et de 69 24600 42 2013290 synchronisation 230 établit un signal de contrôle sur la ligne A-*—B du bus de signal de contrôle 400, et rétablit la bascule BRO à l'état 0. le signal de contrôle sur la ligne A-*—B du bus de signal de contrôle 400 entraîne le circuit de synchronisation, de 5 porte et de contrôle 218, au sommet du contrôleur de registre de pile, à transférer le contenu du registre B dans le registre A. A l'état suivant 7, le contrôleur d'ajustement de pile entre à l'état SAC5 - Durant l'état SAC5, l'unité de contrôle et de synchronisation 10 230 place la bascule ARO à l'état 1, indiquant que le registre A est plein. A l'état suivant SAC5» l'état SAC6 entre là où le signal de contrôle est établi à la sortie ADJC comme décrit ci-dessus, signalant l'achèvement de l'opération d'ajustement de pile. Retournons maintenant à l'état SAC2 du contrôleur d'ajuste-ment de pile, et supposons -que la bascule BRO a été trouvée à 0, indiquant par là que le registre B, ainsi que le registre A sont vides, l'état 0 de la bascule BRO entraîne l'unité de contrôle et de synchronisation 230 à faire passer le contrôleur d'ajustement de pile de l'état SAC2 à l'état SAC3. 20 Durant l'état SAC3, l'unité de contrôle et de synchronisation 230 forme un signal de contrôle sur la ligne A-*—M [S] du bus de signal de contrôle 400. Ceci entraîne alors un signal de contrôle des portes 248-S et 256 dans le contrôleur de mémoire (figure 7C).. la porte 248-S applique un signal de contrôle au dispositif d'en-25 registrement 242, entraînant le contenu du registre S à être lu et appliqué à 1'additionneur 246. l'adresse est enregistrée telle quelle dans le registre MAR 244. la porte 256 applique un signal de contrôle à la bascule REQ, l'entraînant à signaler au système de mémoire qu'une opération de mémoire peut démarrer, utilisant 30 une adresse maintenant enregistrée dans le registre MAR 244. le système de mémoire 240,va, dans son cycle de mémoire, lire le contenu de l'emplacement de mémoire spécifié par l'adresse du registre B, et lorsque 1'information est lue à partir de la mémoire, et appliquée à la ligne de sortie 240b, un signal de contrôle est 35 appliqué à la sortie iiAOX, entraînant la bascule MAO dans l'état T. l'état 1 de la bascule MAO place la bascule REQ à l'état 0. le signal de contrôle forme à la sortie MAOF, durant l'état 1 de la bascule MAO, est appliqué à la ligne.de bus de signal de contrôle MAOF, entraînant l'unité de contrôle et de synchronisation 230 à 40 passer de l'état SAC3 à l'état SAC4. En outre, la bascule MAO est 69 24600 43 2013290 rétablie comme décrit ci-dessus. Durant lrétat SAC4, l'unité de contrôle et de synchronisation 230 applique un signal de contrôle à la ligne S-«—S + 1 du bus de signal de contrôle 400. Celui-ci, à son tour, est appliqué aux 5 portes 248-S, 254 et 260 dans le contrôleur de mémoire (figure 7C). le signal de contrôle est également appliqué à l'unité de contrôle et de synchronisation 252. la porte. 248-S entraîne encore le mot contenu dans le registre S à être lu et appliqué à l'entrée de l'additionneur 246. l'additionneur 246 additionne une unité à 10 l'adresse lue du registre S, et le résultat, est. appliqué à l'entrée du dispositif d'enregistrement 242. l'unité de contrôle et de synchronisation 252 applique un signal rythme à l'entrée de la porte ET 250-S et le signal rythme en coïncidence avec le. signal de la porte 260 entraîne l'adresse augmentée h être écrite en ar-15 rière dans le registre S du dispositif d'enregistrement 242. A l'état suivant SAC4, le contrôleur d'ajustement de pile passe dans les états SAC5 et SAC6 décrits ci-dessus. Considérons maintenant 1'opération du.contrôleur d'ajustement de pile en réponse à un signal de contrôle à. la.ligne ADJ. (1,1) 20 du bus de signal de contrôle 400. Un signal de contrôle sur le bus de signa! de contrôle ADJ (1,1) demande que le contrôleur d'ajustement de pile entraîne le remplissage des deux registres A et B par l'information, s'ils ne sont pas encore remplis. Ceci est contraire à la nécessité du signal de contrôle à la sortie ADJ (1,2) 25 où seul le registre A nécessite d'être rempli. 1'organigramme pour le contrôleur d'ajustement de pile en réponse à un signal de contrôle à la sortie ADJ (1,1) est représenté figure 14. le graphique pour les états SACO et SAC6 est reproduit figure- 14, pour plus de facilité. Cependant, un signal de 30 contrôle-sur le bus de signal de contrôle ADJ ( 1,1 ) entraîne le passage du contrôleur d'ajustement de pile de l'état SACO à l'état SAC11,. tandis que, dans la figure 13, le contrôleur pases de l'état SACO à l'état SAC1. Durant 1'état SAC11, 1'unité de contrôle et de synchronisa-35 tion 230 du contrôleur d'ajustement de pile, détermine si le registre A est plein ou vide. Si le registre A est plein, la bascule ARO est à l'état 1, et le contrôleur d'ajustement de pile passe à l'état SAC 19. Durant l'état SAC 19 , l'unité de contrôle et de synôhronisa-40 tion 230 détermine si le registre B est plein. Si le registre B 69 24600 44 2013290 est plein, la bascule BRO est à l'état 1 (BRO = 1) et le contrôleur d'ajustement de pile passe directement à l'état final SAC6. Il est rappelé que, en référence à la figure 13, l'état SAC6 "est celui où un signal de contrôle est appliqué à la ligne ADJC du bus 5 de signal de contrôle, signalant que l'opération d'ajustement de pile est achevée. Retournons maintenant à l'état SAC11, et supposons que l'unité de contrôle et de synchronisation 230 ait détecté que la bascule ARO n'était pas à l'état 1 (ARO ^ 1). Ceci entraînera le 10 passage du contrôleur d'ajustement de pile à l'état SAC 12. Durant l'état SAC12, l'unité de contrôle et de synchronisation 230 détermine si le registre B est plein. Si le registre B est plein, la bascule BRO est à l'état 1 (BRO = 1), et le contrôleur d'ajustement de pile passe à l'état SAC18. 15 Durant l'état SAC 18, le contenu du registre B est transféré au registre A ; ceci équivaut à déplacer l'information dans la pile. A cette fin, l'unité de contrôle et de synchronisation 230 applique un signal de contrôle à la ligne —B du bus de signal de contrôle 400, mettant le transfert en place. A l'état suivant 20 SAC 18, le contrôleur d'ajustement de pile passe à l'état SAC15. Durant l'état SAC15, l'unité de contrôle et de synchronisation 230 met la bascule ARO à l'état 1 ( ARO*—1). A l'état suivant SAC15» l'état SAC 16 est entré. Durant l'état SAC16, le registre B est rempli à partir de la 25 pile dans la mémoire. En d'autres termes, l'unité de contrôle et de synchronisation 230 applique un signal de contrôle à la ligne B—M [S] du bus de signal de contrôle 400. Comme mentionné ci-dessus, ceci entraîne l'adresse contenue dans le registre S à être utilisée pour adresser le système de mémoire 240 et lire le mot 30 correspondant. La porte 208 entraîne l'enregistrement du mot dans le registre A 202 (figure 7A). Après que le mot a été lu à partir de la mémoire, et qu'un signal de contrôle est établi à la sortie MAOF, le contrôleur d'ajustement de pile passe à l'état SAC 17. Durant l'état SAC 17, l'adresse contenue dans le registre S 35 doit être diminuée d'une unité, et la bascule BRO mise à l'état 1 pour indiquer que le registre B est maintenant plein. A,cette fin, l'unité de contrôle et de synchronisation 230 met la bascule BRO à l'état 1 et applique un signal de contrôle à la ligne S—e S-1 du bus de signal de contrôle 400. Le signal de contrôle sur la li-40 gne S 69 24600 45 2013290 l'adresse contenue dans le registre S et sa diminution d'une unité comme décrit ci-dessus. A l'état suivant SAC17, le contrôleur d'ajustement de pile passe à l'état final SAC6, où un signal de contrôle est formé sur 5 la ligne ADJC du bus de signal de contrôle. Retournons maintenant à l'état SAC12 du contrôleur d'ajustement de pile, et supposons que l'on ait trouvé que le registre B et le registre A sont vides, et, en conséquence, les registres A et B nécessitent des mots de la mémoire, l'état 0 de la bascule 10 BRO entraîne le passage du contrôleur d'ajustement de pile de l'état SAC12 à l'état SAC 13• Durant l'état SAC 13, l'unité de contrôle et de synchronisation 230 applique un signal de contrôle à la ligne A—M [S] du bus de signal de contrôle 400. Ce signal de contrôle entraîne l'utilisa-15 tion de l'adresse contenue dans le registre S pour adresser le système de mémoire 240 et lire le contenu de l'emplacement de mémoire correspondant, de façon similaire à ce qui est décrit ci-dessus, lorsque la mémoire a été lue, le mot est enregistré dans le registre A. Un signal de contrôle est alors formé à la sortie MA0F, en-20 traînant le passage du contrôleur d'ajustement de pile de l'état SAC 13 à l'état SAC 14. Durant l'état SAC 14, le registre S doit être diminué d'une unité, de façon similaire à ce qui a été décrit pour l'état SAC17. A cette fin, l'unité de contrôle et de synchronisation 230 applique 25 un signal de contrôle à la sortie S« A l'état suivant SAC14, le contrôleur d'ajustement de pile passe des états SAC15 à SAC17 où la bascule ARO est mise à l'état 1 pour indiquer que le registre A est plein, pour lire un mot de la 30 mémoire dans le régistre B, et mettre de façon appropriée la bascule à l'état 1, et diminuer l'adresse d'une unité dans le registres. l'état final SAC6 est alors entré, et un signal de contrôle est formé à la sortie ADJC, ainsi indiquée. Durant l'état suivant SAC6, l'état non occupé SACO est encore entré. 35 II faut noter que les compteurs J pour chaque contrôleur de groupe d'opérateurs peuvent, tous ou une partie, être une combinaison de bascules utilisées pour d'autres buts dans le système, et que les états attribués peuvent être principalement la combinaison des états des bascules. 40 II peut également être reconnu que, faisant partie des buts 69 24600 4-6 2013290 des aspects les plus larges de l'invention, le registre opérateur ne nécessite pas nécessairement d'être placé dans chaque contrôleur de groupe d'opérateurs, mais qu'un simple registre d'opérateur peut être placé dans le contrôleur de séquence de programme 5 avec une sortie couplée à chaque contrôleur de groupe d'opérateurs. De plus, parmi ces aspects les plus larges de l'invention le code opérateur ne nécessite pas nécessairement d'être enregistré directement dans un registre d'opérateur, mais au lieu de cela, un signal représentatif peut être enregistré. 10 II est bien entendu que les dispositions ci-dessus illustrent les principes de l'invention. De nombreuses autres dispositions peuvent être envisagées par l'homme de l'art, sans pour cela s'écarter de l'esprit et du but de l'invention. 15 69 24600 +7 2013290 REVEHDIOAIIOMS 1 - Machine de traitement de l'information comprenant plusieurs contrôleurs de groupes d'opérateurs, formant chacun des signaux indicatifs des manipulations de données, des moyens pour 5 manipuler les données en réponse à des signaux de contrôle provenant de l'un quelconque des contrôleurs de groupes d'opérateurs, et des moyens pour contrôler et coordonner l'opération des contrôleurs de groupe d'opérateurs. 2 - Machine de traitement de l'information selon la revendica-10 tion 1, caractérisée en ce que chaque contrôleur de groupe d'opérateurs comprend un décodeur d'opérateur ayant des lignes de signal de sortie, un décodeur de compteur de séquence ayant des lignes de signal de sortie, et un réseau de portes pour combiner les lignes de signal de sortie pour former lesdits signaux de contrô-15 le. 3 - Machine de traitement de l'information selon la revendication 2, caractérisée en ce que chaque contrôleur de groupe d'opérateurs comprend un registre d'enregistrement d'opérateur ayant un circuit de sortie couplé au décodeur d'opérateur corres- 20 pondant. 4 - Machine de traitement de l'information selon les revendication 2 ou 3, caractérisée en ce que chaque contrôleur de groupe d'opérateurs comprend un compteur de séquence individuel ayant un circuit de sortie lié aiidécodeur de compteur de séquence, et opé-25 rant pour faire correspondre des signaux de contrôle de séquence du décodeur de compteur de séquence avec l'opération du contrôleur de groupe d'opérateur correspondant. 5 - Machine de traitement de l'information selon les revendications 2 à 4, caractérisée en ce que le réseau de portes de 30 chaque contrôleur de groupe d'opérateurs a un circuit de sortie de signal de contrôle séparé, et les moyens de manipulation ont un circuit d'entrée de signal de contrôle séparé pour chaque type différent de manipulation de données à démarrer par les contrôleurs de groupes d'opérateurs, et plusieurs bus, un pour chaque type dif-35 férent de manipulation de données à démarrer, par les contrôleurs de groupe d'opérateurs chacun des bus étant relié au circuit de sortie correspondant à chaque contrôleur de groupe d'opérateur et au circuit d'entrée correspondant des moyens de manipulation, pour le type correspondant de manipulation de données. 40 6 - Machine de traitement de l'information selon les reven 69 24600 48 2013290 dications précédentes, caractérisé en ce que chacun des contrôleurs de groupes d'opérateurs comprend des moyens pour démarrer l'opération d'un autre contrôleur de groupe d'opérateurs, pour former des signaux de contrôle entraînant la manipulation de données dans les 5 moyens de manipulation de données. 7 - Machine de traitement de l'information selon la revendication 6, caractérisée en ce que chaque contrôleur de groupe d'opérateurs comprend des moyens pour appliquer un signal codé au contrôleur de groupe d'opérateurs qui a démarré, pour signaler la 10 manipulation de données entraînées par le contrôleur de groupe d'opérateurs. 8 - Machine de traitement de l'information selon la revendication 6, caractérisée en ce que les moyens de coordination comprennant des moyens pour appliquer des signaux de programme 15 codés aux contrôleurs de groupe d'opérateurs pour contrôler l'opération. 9 - Machine de traitement de l'information selon les revendications précédentes, caractérisée en ce que les moyens de manipulation comprennent plusieurs registres et des moyens de mani- 20 pulation de données en réponse aux signaux de contrôle. 10 - Machine de traitement de 1'information selon les revendications précédentes, caractérisée en ce que les moyens de manipulation comprennent un système de mémoire opérant pour lire et • écrire en réponse aux signaux de contrôle. 25 11 - Machine de traitement de 1'information pour exécuter plusieurs opérateurs, caractérisée en ce que l'Un au moins des opérateurs nécessite la même séquence d'opération que celles nécessitées par un autre opérateur, la combinaison comprenant plusieurs aca>-• * trôleurs de groupes d'opérateurs associés chacun à divers opérateurs, 30 et chacun comprend un circuit de contrôle êt de qynciironisatien pour former des signaux de contrôle déterminés par l'un des opérateurs reçu et un contrôleur de programme pour fournir une série d'opérateurs pour l'exécution par le contrôleur de groupe d'opérateurs associé à chaque opérateur, l'un au moins des contrôleurs de groupes 35. d'opérateurs comprenant des moyens pour fournir un opérateur à un autre contrôleur d'opérateurs, pour l'exécution. 12 - Machine de traitement de l'information selon-la revendication 11, caractérisée en ce que chaque contrôleur, de groupe d'opérateurs a une entrée rythme couplée pour recevoir un signal ,40 rythme à partir du contrôleur de programme pour démarrer l'opé- 69 24600 4-9 2013290 ration indiquée par un opérateur correspondant. 13 - Machine de traitement de l'information selon la revendication 12, caractérisée en ce que l'entrée rythme pour chaque contrôleur de groupe d'opérateurs est couplée à d'autres contrô- 5 leurs de groupe d'opérateurs pour recevoir des signaux rythme à partir d'autres contrôleurs de groupesd'opérateurs entraînant l'accomplissement de l'opération indiquée par un opérateur, par un autre contrôleur de groupe d'opérateurs. 14 - Machine de traitement de 1'information selon la reven-10 dication 13» caractérisée en ce que chaque contrôleur de groupe d'opérateurs comprend un registre d'enregistrement d'opérateurs et des moyens pour enregistrer un opérateur à partir du contrôleur de programmme, ou un contrôleur de groupe d'opérateurs dans le registre d'opérateur, en réponse à un signal à l'entrée rythme. 15 15 - Machine de traitement de l'information selon la reven dication 12, caractérisée en ce qu'elle comprend des bus de code opérateur couplés au contrôleur de programme et aux contrôleurs de groupes d'opérateurs pour y envoyer des opérateurs, un signal rythme à une entrée rythme, entraînant la réception et l'exécu-20 tion par le contrôleur de groupe d'opérateurs d'un opérateur appliqué au bus opérateur. 16 - Machine de traitement de l'information selon la revendication 15» caractérisée en ce que chaque contrôleur de groupe d'opérateurs comprend des moyens pour appliquer un signal d'inhi- 25 bition au contrôleur de programme lorsque le contrôleur de groupe d'opérateurs fournit un opérateur aux bus de code opérateur à un autre contrôleur de groupe d'opérateurs, le contrôleur de programme étant sensible au signal d'inhibition pour, momentanément, ne pas appliquer un nouvel opérateur pour l'exécution sur les bus 30 de code opérateur et permettre à un opérateur d'être envoyé entre les contrôleurs de groupe d'opérateurs. 17 - Machine de traitement de l'information selon la revendication 1, caractérisée en ce que les contrôleurs de groupes d'opérateurs sont individuellement physiquement séparés. 18 -r Machine de traitement de l'information selon la revendication 1, caractérisée en ce que les contrôleurs de groupes d'opérateurs forment des signaux de contrôle prédéterminés par un opérateur. 19 - Machine de traitement de l'information selon la reven-40 dication 18, caractérisée en ce que chaque contrôleur de groupe 35 69 24600 50 2013290 d'opérateurs est associé et exécute un groupe différent d'opérateurs . 20- Machine de traitement de l'information selon la revendication 19» caractérisée en ce que chaque contrôleur de groupe 5 d'opérateurs comprend un circuit de contrôle et de synchronisation formant des signaux de contrôle déterminés par l'un des groupes associés d'opérateurs. 21- Machine de traitement de 1'information selon les revendications 1, 17 à 20, caractérisée en ce que lesdits moyens de 10 contrôle et de coordination comprennent un contrôleur de programme pour fournir sélectivement une série d'opérateurs à exécuter par les contrôleurs de groupesd'opérateurs. 22- Machine de traitement de 1'information selon la revendication 21, caractérisée en ce que ledit contrôleur de program- 15 me comprend des moyens pour fournir un signal de rythme pour chaque opérateur au contrôleur de groupe d'opérateurs qui reçoivent l'opérateur et démarrent de ce fait l'opération du contrôleur de groupe d'opérateurs correspondant. 23- Machine de traitement de l'information selon la reven-20 dication 22, caractérisée en ce qu'elle comprend un groupe de bus de rythme couplé aux circuits de sortie du contrôleur de programme, un bus correspondant à chaque contrôleur de groupe d'opérateurs, chaque bus étant relié à un circuit d'entrée du contrôleur de groupe d'opérateurs correspondant, pour démarrer l'opération 25 de celui-ci en réponse à un signal rythme, le contrôleur de programme opérant pour appliquer un signal rythme au groupe de bus rythme correspondant au contrôleur de groupe dont l'opération a démarré. 24- Machine de traitement de l'information selon la reven-30 dication 18 caractérisée en ce que les moyens pour contrôler et coordonner comprennent un contrôleur de programme pour fournir une séquence dropérateurs à exécuter en une fois par tous les contrôleurs de groupes d'opérateurs, le contrôleur de groupe d'opérateurs associé à chaque opérateur opérant pour enregistrer un 35 tel opérateur. 25- Machine de traitement de l'information selon la revendication t, caractérisée en ce que lesdits moyens de manipulation de données comprennent un appareil d'enregistrement de pile ou empilage opérant pour emmagasiner et lire l'information sur la ba- 40 se " dans M pour la première et " hors " pour la dernière en ré 69 24600 51 2013290 ponse auxdits signaux de contrôle. 26 - Machine de traitement de 1'information,caractérisée en ce qu'elle comprend un panneau monté sur un arrière-plan ayant plusieurs modules, chaque module contenant un contrôleur de grou-5 pe d'opérateurs comprenant un registre d'opérateur, un décodeur de registre opérateur, des moyens de comptage en séquence et un décodeur des moyens de comptage en séquence, lesdits décodeurs ayant plusieurs lignes de signal de sortie et un réseau de portes pour combiner les lignes de signal à partir des décodeurs et 10 ayant une ligne de contrôle de sortie séparée pour chaque fonction différente à initier, les contrôleurs de groupe d'opérateurs ayant des lignes de contrôle, chacune desquelles signale la même fonction que les lignes de signal de contrôle correspondante», dans d'autres contrôleurs de groupesd'opérateurs, et un bus de 15 ligne de transmission pour chaque fonction différente à initier par les contrôleurs de groupes d'opérateurs s'étendant à chaque contrôleur de groupe d'opérateurs et comprenant une connexion à la ligne de contrôle du réseau de porte correspondante, à partir de chaque contrôleur de groupe d'opérateurs, de telle façon qu'un 20 signal de contrôle à partir de chaque contrôleur signalant une fonction particulière apparaisse sur le bus de transmission correspondant.