COMMUTATEUR TEMPOREL ASYNCHRONE POUR RESEAU NUMERIQUE A INTEGRATION DES SERVICES La présente invention concerne un commutateur pour réseau nu- mérique à intégration des services (RNIS) c'est-à-dire un commutateur destiné à commuter des canaux numériques servant à établir des commu- nications pour différents services, par exemple la téléphonie et la transmission de données. On a déjà proposé des commutateurs pour réseaux numériques à in- tégration des services adaptés à la commutation hybride, c'est-à-dire à la commutation de circuits temporels par réseau de commutation tem- porel numérique synchrone et à la commutation des paquets par commuta- teur de paquets. Ces commutateurs ne permettent pas: 1 - de commuter des circuits à des débits quelconques car un réseau de commutation temporelle synchrone est monodébit, par exemple, 64 kb/s par intervalle de temps pour un commutateur de multiplex temporel MIC à trames de 125 ps de 32 intervalles de temps ou fentes temporelles de 8 bits. 2 - de commuter une proportion variable de circuits et de paquets, à moins bien entendu, de dimensionner chaque chaîne de commutation pour le débit maximum global traité par le commutateur. Ces commutateurs supposent donc pratiquement une association rigide entre classes de services et technique de commutation (ici parole circuits temporels et données *-- paquets) qui limite les possibilités d'évolution ultérieure liées à de nouveaux optimums économiques (par exemple commutation de parole paquetisée) ou à l'introduction de nou- veaux services (par exemple commutation en mode-circuit de données à bas débit). Un commutateur temporel asynchrone permet au contraire de commuter une proportion variable de circuits temporels et de paquets à des débits quelconques en banalisant leur traitement sur un même type de matériel. On connaît déjà des multiplex hybrides à division du temps des- tinés à être commutés soit en mode-circuit soit en mode-paquet (Cf. De- sign Approaches and Performance Criteria for Integrated Voice/Data Swit- ching" par Myron J. ROSS, Arthur C. TABBOT et John A. WAITE, Proceedings of the IEEE, Vol. 65, N0 9, septembre 1977). La répartition des inter- valles de temps d'une trame hybride contenant des mots échantillons et des -2- paquets est représentée sur la Fig. IA. T représente la trame, LT l'indicateur de limite de trame et F la limite entre intervalles de temps synchrones Ii et un canal temporel A réservé aux paquets. Dans la partie de la trame réservée aux intervalles de temps (de LT à F), chaque intervalle de temps est affecté à une communication et à une seule. Le débit d'un intervalle est donc garanti et caracté- risé par sa durée. Les différents intervalles de temps constituent un multiplex à division du temps synchrone. La partie de la trame réservée aux paquets (de F à LT), est par- tagée entre plusieurs communications en mode-paquet. Les paquets d'une même communication sont reprérés par un numéro de voie paquet, qu'ils transportent avec les données. Il s'agit d'un multiplex temporel asynchrone. La demande de brevet français N0 79-29571 du 30 novembre 1979 a décrit un système multiprocesseur comprenant une pluralité B de bus, une pluralité d'au plus B(B-1)/2 microprocesseurs connectés chacun à une paire de bus, chacune des paires de bus étant différente pour chaque microprocesseur et chaque bus étant connecté à au plus (B-1) microprocesseurs. Il en résulte qu'un microprocesseur expéditeur est connecté directement à travers ses deux bus de connexion à 2(B-2) mi- croprocesseurs destinataires et indirectement à (B-2).(B-3) micro- processeurs destinataires à travers au plus un microprocesseur de transit ou microprocesseur relais directement connecté à la fois au microprocesseur expéditeur et au microprocesseur destinataire. Ainsi, si l'on considère un microprocesseur expéditeur parmi les B(B-1)/2 microprocesseur, il y a: B(B-1)/2 - 1 = (B-2) (B+1)/2 microprocesseurs destinataires possibles. Sur ces (B-2) (B+1)/2 microprocesseurs destinataires, 2(B-2) sont reliés directement au microprocesseur expéditeur et (B-2) (B-3) lui sont reliées indirectement à travers un seul micro- processeur relais. On vérifie que 2(B-2) + (B-2) (B-3) = (B-2) (B+1) 2 2 Le système que l'on vient de rappeler présente de nombreux avan- tages, notamment: -3 - En prenant comme adresse de chaque microprocesseur la concaténation de deux adresses des bus qui lui sont connectés, c'est-à-dire en pre- nant (ab) ou (ba) comme adresse du microprocesseur connecté aux bus a et b, le microprocesseur reconnaissant son adresse transmise par un bus de raccordement sait qu'il est destinataire, mais de plus, s'il reconnaît a seulement ou b seulement dans (ab) ou (ba), il sait qu'il est micro- processeur relais et relie automatiquement ses deux bus l'un à l'autre. Cette propriété sera utilisée dans la suite en exprimant les adresses des stations de commutation auxquelles sont raccordés les multiplex sous forme (x, y). Il est actuellement possible de raccorder une trentaine de micro- processeurs à un bus série ayant un débit de 10 Mb/s. Donc: B-1 - 30 et B = 31. Le réseau a 31 bus sur lequel on peur raccorder au maximum B(B-1)/2 = 435 microprocesseurs.Letraficthéorique maximum est alors-sen- siblementcde 300 Mb/s, ce qui permet de prendre comme débitutile 200Mb/s. Conformément à l'invention, le commutateur temporel asynchronepour réseau numérique à intégration des services comprend une pluralité de multiplex véhiculant des signaux numériques répartis dans des trames hybrides comportant des intervalles de temps contenant des mots échan- tillons, lesdits intervalles de temps pouvant avoir des nombres de bits différents et un canal temporel contenant des paquets, une pluralité de stations d'émission et de réception de données reliées chacune à un mul- tiplex bidirectionnel et un réseau de transfert formé de bus reliant en- tre elles lesdites stations; il est caractérisé en ce que les stations comprennent des premiers moyens de convertir les mots échantillons et les paquets du multiplex expéditeur qui leur est relié en message en leur ajoutant l'adresse du multiplex destinataire et le rang de l'intervalle de temps ou de la voie paquet dans la trame hybride dudit multiplex, le nombre de bits du mot échantillon ou du paquet et un indicateur marquant différemment le mot échantillon ou le paquet, des moyens de transmettre lesdits messages entre la station reliée au multiplex expéditeur et la station reliée au multiplex destinataire, des seconds moyens de conver- tir en mots échantillons ou en paquets les messages ayant un indicateur marquant les mots échantillons ou les paquets respectivement en y suppri- mant les informations ajoutées par les premiers moyens de conversion et des moyens d'insérer dans la trame hybride du multiplex destinataire -4chaque mot échantillon ou chaque paquet en fonction du numéro de l'intervalle de temps ou de la voie paquet. L'intevention va être maintenant décrite en détail en relation avec les dessins annexés, dans lesquels: - la Fig. IA représente schématiquement la composition d'une trame hybride et les Figs. lB et IC représentent les deux sens d'un multiplex hybride bidirectionnel; - la Fig. 2 représente le système multiprocesseur utilisé comme commutateur temporel asynchrone dans la présente invention - la Fig. 3 représente schématiquement une station de commutation du commutateur temporel asynchrone de la Fig. 2; - la Fig. 4 représente sous la forme d'un diagramme de blocs l'équipement terminal de commutation d'une station de commutation de la Fig. 3; - la Fig. 5 représente sous la forme d'un diagramme de blocs le circuit de traitement des mots échantillons entrants compris dans l'équipement terminal de commutation de la Fig. 4; - la Fig. 6 représente sous la forme d'un diagramme de blocs le circuit de traitement des mots échantillons sortants compris dans l'équipement terminal de commutation de la Fig. 4; et - la Fig. 7 représente sous la forme d'un diagramme de blocs les circuits de traitement des paquets entrants et des paquets sortants de l'équipement terminal de commutation de la Fig. 4. En se référant aux Figs. 1B et IC, la trame hybride T comprend des intervalles de temps I ei Is j (selon que les intervalles sont entrants ou sortants) o I n'ont pas tous la même capacité en bits. La capacité en bits de l'in- tervalle de temps Iei ou Isj, sera dénommée Xi ou >j respectivement. La trame hybride comprend également des canaux temporels marqués A ou A réservés aux paquets. Le nombre total de bits par trame est e S connu et l'on peut déduire du signal d'horloge H ou Hs et du signal de début de trame LTe ou LTS une impulsion F ou F marquant la délimita- tion entre les intervalles de temps et les canaux temporels pour paquets. On admettra que les mots échantillons M occupant les intervalles de temps I sont transmis pendant F et F et les paquets P sont transmis pendant F ou F. - e s La Fig. 2 représente un réseau de transfert 500 entre les stations de commutation. Il y a six bus numérotés 1 à 6 et quinze stations raccordées chacune à deux bus et ayant comme adresses la concaténation des adresses des bus auxquelles elles sont raccordées. A chaque station est raccordé un multiplex bidirectionnel noté MlXe pour le sens entrant et MUX8 pour le sens sortant. Ces multiplex ont les mêmes adresses que les stations dont ils dépendent. La Fig. 3 représente sous la forme d'un diagramme de blocs une station de commutation. Elle se compose d'un équipement terminal de commutation, commandé par un microprocesseur 1 et d'un communicateur raccordé par deux bus et 60 au réseau 500. L'équipement terminal et le communicateur dialoguent via deux files d'attente 9 et 29. Le communicateur est identique à celui de la demande de brevet N' 7929571. Il se compose d'un coupleur d'accès aux deux bus commandé par un microprocesseur 1'. Le demi-équipement terminal de commutation récepteur comprend essentiellement un démultiplexeur 3, un circuit de conversion des mots échantillons et des paquets en messages 10/20. Le demi-équipement terminal de commutation émetteur comprend des files d'attente particulières 202>,... 202..- 202 pour les différents intervalles de temps de la trame hybride, une file d'attente pour les paquets 301, toutes ces files d'attente étant reliées à un multiplexeur 13 lui-même relié au multiplex sortant NUX. En se référant à la Fig. 4, le numéro de référence 2 désigne un équipement terminal de multiplex entrant. Il est relié au multiplex entrant KUX et sépare les données entrantes D (mots échantillons M e e et paquets P) des signaux de synchronisation (signaux d'horloge H et de début de trame LT e). L'équipement terminal de multiplex 2 est relié à un démultiplexeur 3 à travers une ligne 4 et à un compteur 5. Ce compteur 5 fournit des impulsions Fe qui marquent la frontière entre la partie de la trame contenant des intervalles de temps Tei et la partie de la trame contenant le canal temporel a pour paquets. Le dé- multiplexeur 3 délivre des mots échantillons entrants M1 sur la ligne 6 et des paquets entrants P sur la ligne 7. Les mots échantillons des intervalles de temps sont traités dans le circuit de traitement 10 (Fig. 5) et les paquets sont traités dans le circuit de traitement 30 2500704' -6- (Fig. 7). Au cours du traitement, les mots échantillons et les paquets sont convertis en message ainsi qu'on l'a expliqué en ajoutant au mot échantillon Mi de l'intervalle de temps I i et aux données des paquets Pi de la voie paquets i, un indicateur "m ou p" faisant ressortir qu'il s'agit d'un mot échantillon ou d'un paquet, la longueur Xi du mot échantillon ou du paquet et de l'adresse (x, y) et j désignant respectivement le multiplex sortant et le numéro de l'intervalle de temps ou de la voie paquets dans le circuit multiplex sortant. Le message est appliqué à un bus local 8 et delà, à la file d'attente 9. Le dernier étage de la file d'attente alimente en messages le commutateur qui expédie le message à la station destinataire d'adresse (x, y)q par le réseau de transfert 500. Le message amputé de l'adresse (x, y) qui a servi à le diriger vers la station destinataire est aiguillé soit vers le circuit de trai- tement des mots échantillons sortants 20 (Fig. 6) soit vers le circuit de traitement des paquets sortants 40 (Fig. 7). Cet aiguillage est obtenu en lisant l'indicateur "m ou p" du message. Selon que cet indi- cateur a la valeur 1 ou 0, il ouvre l'une des portes ET 18 ou 19, ce qui dirige le reste du message vers le circuit de traitement 20 des mots échantillons sortants ou le circuit de traitement 40 des paquets sortants. Dans les circuits de traitement, les messages sont dépouillés de leur contenu autre que le mot échantillon Mi ou le paquet Pi. Par les lignes 16 et 17, les mots échantillons et les paquets sont appliqués au multiplexeur 13. Le multiplexeur 13 est relié par la ligne 14 à l'équipement terminal de multiplex 12. Ce dernier reçoit de la base de temps 15 les impulsions d'horloge H, les impulsions de début de trame LT et le multiplexeur reçoit de la base de temps 15 les im- pulsions F séparant la zone des circuits temporels de la zone des paquets. Le circuit de traitement 10 des mots échantillons entrants est représenté dans la Fig. 5. La ligne 6 qui transmet les mots échantillons des intervalles de temps est reliée à deux registres à décalage 101 et 102 d'une ca- pacité égale au nombre de bits maximal que peut comporter un mot dans les différents intervalles de temps. Les registres à décalages 101 et -7- 102 fonctionnent en convertisseurs série-parallèle et opèrent en opposition, c'est-à-dire l'un est en cours de chargement en série quand l'autre est en cours de déchargement en parallèle. Comme la capacité en bits des intervalles de temps Ai n'est pas la même dans les différents intervalles de temps, le passage d'un convertisseur série-parallèle à l'autre se fait sous la commande d'un décrémenteur du nombre de bits 103 et la commutation d'un registre à l'autre se fait quand ce décrémenteur passe par zéro. Le décrémenteur 103 commande quand il passe par zéro un sélecteur de registres 104. Ce dernier permet ou inhibe l'admission des impulsions d'horloge H dans les registres à travers les portes ET 105 et 106. Le sélecteur de registres 104 commande également un séquenceur de bus 107. Celui-ci relie alternativement les sorties parallèles des registres 101 et 102 au bus local 8 à travers les portes ET 108 et 109. Le séquenceur de bus 107 commande également deux portes ET 110 et 111 qui contrôlent l'admission sur le bus local 8 des compléments d'information qui convertissent le mot échantillon en message. Ces compléments d'information sont stockés dans la table 112. Ils comprennent: - les capacités ou longueurs Xi des intervalles de temps entrants de la trame hybride. Ce sont des données permanentes qui décrivent la structure du multiplex entrant; - l'adresse (x, y) du multiplex sortant, obtenue par le micro- processeur 1 pendant la phase d'établissement de la communication, par interrogation de l'organe chargé de la traduction. Cet organe non représenté serait raccordé au réseau 500 comme les stations de commutation, - le numéro j de l'intervalle de temps sortant, obtenu par le microprocesseur pendant la phase d'établissement de la communication par interrogation de la station (x, y) q. Celle-ci devant chercher sur le multiplex (x, y), un intervalle de temps I j libre et de même capacité À. que À.. A chaque passage par zéro du décrémenteur 103, les compteurs 113 et 114 sont incrémentés d'une unité. Le compteur 113 commande l'écriture dans le décrémenteur 103 de la qualité Xi+1 -8 - Le compteur 114 commande le passage sur le bus local 8 vers la file d'attente 9 à travers les portes ET 1IO et 111 des informations Ais (x, y) relatives à l'intervalle de temps précédent. Le compteur 113 est remis à zéro par l'impulsion de fin de trame LT et le compteur 114 est remis à zéro quand le compteur 113 marque 1. En même temps que Xi, j et (x, q), le-caractère "m"-est compris dans le message. En se référant maintenant à la Fig. 6, le message reçu par le communicateur est appliqué par celui-ci en parallèle à la file d'attente 29. Les éléments "m ou p et j de ce message, c'est-à-dire les éléments de reconnaissance d'un mot échantillon ou d'un paquet et du numéro de l'intervalle de temps destinataire, sont lus par la porte ET 18 et par le décodeur d'adresses d'entrée 200. Si le carac- tère "m ou p est un 1, le décodeur ouvre l'une des portes ET 2011, 201,... 201 qui donnent accès respectivement aux files d'attente 2021,... 202j,.. . 202. Ces files d'attente sont à entrée parallèle et à sortie série. Le mot échantillon M. est introduit dans la file d'attente correspondant à l'adresse j, sous commande du séquenceur 207 auquel on a transmis Ai. Les files d'attente 2021,... 202.,... 202 transmettent leur J J. contenu en série au multiplexeur 13. Elles sont activées par un signal provenant des portes 2041,... 204.,... 204J. lui-même issu de l'horloge H pendant l'impulsion F et supporté par le fil 205. La sélection des portes 204. est effectuée par le décodeur d'adresses 206. Ce décodeur d'adresses est commandé par le décrémenteur du nombre de bits 203 qui, à chaque passage par zéro incrémente le compteur 213. Une table 212 contient: - les capacités ou longueurs À. des intervalles de temps sortants de la trame hybride. Ce sont des données permanentes qui décrivent la structure du multiplex sortant; - les bits d'état d'occupation C., qui permettent au microprocesseur 1 de trouver, pendant la phase d'établissement de la communication, un intervalle de temps I., de capacité Àj égale à Ai. Le bit Cj est mis à 1 au moment de la prise de Isj puis remis à 0 au moment de sa libé- ration, en fin de communication. Le compteur 213 fait avancer la table 212 au rythme, généra- lement irrégulier, des intervalles de temps. -9- La Fig. 7 représente sous la forme d'un diagramme de blocs les circuits de traitement des paquets entrants et des paquets sortants. Les paquets entrants arrivent par la ligne 7 sur le circuit de gestion de procédure haut niveau HDLC 302 au rythme de l'horloge H pendant l'impulsion F. Le circuit HDLC récepteur 302 assure les fonctions de délimitation des paquets dans le flux des données binaires et la transformation série-parallèle. Les éléments utiles des paquets ainsi formés par le circuit HDLC récepteur sont envoyés au rythme d'arrivée dans la file FIFO des paquets entrants 311. Lorsqu'un paquet complet est reçu, le microprocesseur 1 en est averti par le circuit HULC et il range en mémoire 312, dans une zone adressée à partir du numéro i de la voie paquet, le paquet Pi et sa longueur X.. Cette même zone contient en outre l'adresse du multiplex sortant (x, y) et le numéro de la voie paquet de sortie j inscrits par le microprocesseur 1 durant la phase d'établissement de la commu- nication après dialogue avec l'organe de traduction et la station destinataire. Lorsque le message formé par l'ensemble des informations Pi, (x, Y)q, Xi, j et l'indicateur de type de message p est prêt, le mi- croprocesseur 1 avertit le circuit de transfert 305 qui autorise, par la porte 304, le transfert du message vers la file 9 pendant F e période o le bus local 8 est libre. Le message reçu par le communicateur est appliqué à la file d'attente générale 29. Il est aiguillé par la porte 19, qui lit l'in- dicateur p, vers la file d'attente des paquets 301. Le microprocesseur lit dans cette file 301 la longueur du paquet Xi puis le paquet Pi et le numéro de la voie paquet de sortie j, et forme ensuite le paquet sortant correspondant qu'il place dans la FIFO des paquets sortants 411. Au rythme de Hs pendant F, signaux issus de la base de temps 15, le circuit HDLC émission 402 prélève de la FIFO 411 le paquet et l'émet selon la procédure HDLC sur la ligne 17 vers le multiplexeur 13. - 10 - R e v e n d i c a t i o n s I - Commutateur temporel asynchrone pour réseau numérique à inté- gration des services comprenant: une pluralité de multiplex véhiculant des signaux numériques ré- partis dans des trames hybrides comportant des intervalles de temps contenant des mots échantillons, lesdits intervalles de temps pouvant avoir des nombres de bits différents et un canal temporel contenant des voies paquets; une pluralité de stations d'émission et de réception de données reliées chacune à un multiplex bidirectionnel; et un réseau de transfert formé de bus reliant entre elles lesdites stations; caractérisé en ce que les stations comprennent des premiers moyens de convertir les mots échantillons et les paquets du multiplex expéditeur qui leur est relié en messages en leur ajoutant l'adresse du multiplex destinataire et le rang de l'intervalle de temps ou la voie paquet dans la trame hybride dudit multiplex, le nombre de bits du mot échantillon ou du paquet et un indicateur marquant différemment le mot échantillon ou le paquet; des moyens de transmettre lesdits messages entre la station reliée au multiplex expéditeur et la station reliée au multiplex destinataire des seconds moyens de convertir en mots échantillons ou en paquets les messages ayant un indicateur marquant les mots échantillons ou les paquets respectifs en y supprimant les informations ajoutées par les premiers moyens de conversion; et des moyens d'insérer dans la trame hybride du multiplex destina- taire le mot échantillon ou le paquet en fonction du numéro de l'in- tervalle de temps ou de la voie paquet. 2 - Commutateur temporel asynchrone conforme à la revendication 1, caractérisé en ce que les premiers moyens de convertir les mots échantillons en messages comprennent une mémoire (112) contenant le nombre de bits du mot échantillon en fonction du rang de l'intervalle de temps dans la trame hybride dont est issu le mot échantillon ainsi que l'adresse de la station de réception de données et le rang de l'intervalle de temps destinataire, un décrémenteur (103) dudit nombre de bits, un convertisseur série-parallèle (102) dont le remplissage série est commandé par ledit décrémenteur du nombre de bits à chaque décré- mentation et dont le vidage parallèle est commandé par le décrémenteur du nombre de bits quand celui-ci passe par zéro, ledit convertisseur sérieparallèle fournissant le mot échantillon sous forme parallèle, des moyens (110-111) d'ajouter audit mot échantillon parallèle des compléments composés de l'adresse de la station de réception de données et du rang de l'intervalle de temps destinataire et une file d'attente d'entrée (9) insérée entre les moyens d'addition desdits compléments et le réseau de transfert. 3 - Commutateur temporel asynchrone conforme à la revendication 1, caractérisé en ce que les seconds moyens de reconstituer des mots échantillons à partir de messages comprenant, outre lesdits mots échantillons des compléments formés de l'adresse de la station d'é- mission des données et du rang de l'intervalle de temps destinataire comprennent une file d'attente de sortie (29) connectée au réseau de transfert, une pluralité de files d'attente particulières (202.) correspondant respectivement aux intervalles de temps destinataires. dans les trames hybrides, des moyens201j) de diriger les mots échantillons vers l'une des files d'attente particulières selon le rang de l'in- tervalle de temps destinataire et des moyens de multiplexer les mots échantillons reconstitués. 4 - Commutateur temporel asynchrone conforme à la revendication 2, caractérisé en ce que le convertisseur série-parallèle est constitué de deux registres (101, 102) commandés en séquence par le décrémenteur du nombre de bits (103) quand il passe par zéro. 5 - Commutateur temporel asynchrone conforme à la revendication 1, caractérisé en ce qu'il comprend des moyens de reconstituer les débuts des trames hybrides et les limites qui séparent dans la trame hybride les intervalles de temps et les voies du canal paquets.