La présente invention concerne, d'une manière générale, un convertisseur analogique-numérique et, plus particulièrement, un intégrateur à double-pente pour un tel convertisseur. Les convertisseurs analogiques-numériques sont utilisés pour convertir une amplitude.de tension ou de courant analogique en un compte numérique et sont utilisés, par exemple, comme voltmètres numériques. De tels convertisseurs analogiques-numériques sont, en eux-mêmes, déjà anciens dans la technique et les circuits con vertisseurs le plus lçrgément utilisés comportent un tinté intégrateur à bouble-pente formé d'un amplificateur opérationnel muni d'une boucle de réaction d'intégration aboutissant à son entrée d'inversion. Lorsqu'un potentiel inconnu est appliqué à l'intégrateur à double-pente pendant une période de temps choisie à l'avance, le signal de sortie de l'amplificateur opérationnel croît suivant une rampe dans un sens déterminé jusqu'à un niveau intégré proportisonnel à l'amplitude du potentiel inconnu.Si l'on applique alors un potentiel de référence d'une polarité opposée à celle du potentiel inconnu à la même entrée de l'intégrateur à double-pente, le niveau intégré est réduit jusqu'à un niveau zéro. Le temps nécessaire pour réduire le niveau intégré à zéro est directement proportionnel à l'amplitude du potentiel inconnu. En utilisant une source de temporisation numérique pour commander un compteur pendant la réduction du niveau intégré à zéro, on obtient un signal de sortie-numérique proportionnel à l'amplitude du potentiel inconnu. Généralement, de tels circuits convertisseurs utilisent un Xcorparatenr connecté à la sortie de 1'amplificateur opérationnel pour déterminer le moment auquel le signal de sortie atteint le niveau zéro. En conséquence, il est prévu une sortie du comparateur pour mettre hors d'action le compteur à la fin du cycle d' intégration. Le méme compteur peut entre utilisé pour mesurer le tomps d'intégration du potentiel inconnu et pour commuter l'entrée de l'amplificateur opérationnel, du potentiel inconnu au potentiel de référence. Dans le passé, il était de pratique courante d'appliquer la tension de référence et la tension inconnue ala même borne de I' amplificateur opérationnel d'intégration. Etant donné que les pentes d'intégration du potentiel de référence et du potentiel in connu Moivent être de sens opposés, les entrées de l'amplificatelir opérationnel correspondant à ces pentes doivent être de pola rités opposées. Toutefois, il existe de nombreuses applications d'un convertisseur analogique-numérique, dans lesquelles le potentiel de référence et le potentiel inconnu sont de la-même polarité. En conséquence, un inverseur de polarité d'degré de précision relativement élevé est nécessaire-dansun tel système. Dans un convertisseur analogique-numérique d'une précision de dix éléments, ici dénommés "bits", une précision de 0,02-%o-est le degré de précision minimal acceptable pour un tel inverseur. Or, non seulement de telles précisions sont relativement difficiles à obtenir, mais encore un inverseur de polarité d'une telle précision est relativement coûteux. L'utilisation d'un inverseur de polarité dans un tel montage a un effet nuisible sur la précision du système si l'impédance de sortie de la source du potentiel inconnu n'est pas considérable- -ment inférieure à l'impédance d'entrée de l'inverseur. Généralement, les impédances de sortie de diverses sources de potentiel inconnu pouvant être connectées au convertisseur varient considérablement.Etant donné que l'inpédance-d'entrée d'un inverseur est relativement faible, les niveaux intégrés résultants qui seront obtenus sur une période de temps choiaie àl'avance, pour deux tensions inconnues égale entre elles,rseront différents si les impédances de sortie des sources de ces tensions sont différentes. Ce problème se pose, également, lorsque le-potentiel inconnu est appliqué directement à l'entrée dtinversion de 1'amplificateur opérationnel a' intégration. Si:le comparateur du convertisseur de la technique antérieure décrit ci-dessus présente le phénomène de subsistance d'un faible courant et d'une légère tension résiduels à l'état de coupure, ici dénommé "décalage" (en anglais : "offsetn), le convertisseur ne peut pas être commandé par intermittence sans-que ce décalage provoque une erreur, En d'autres termes, si un tel convertisseur n'est pas commandé de façon continue, tout décalage du comparateur se traduit par une erreur. L'une des techniques permettant éliminer le décalage du comparateur implique l'utilisation d'un montage coûteux à réaliser. L'amplificateur opérationnel d'intégration du convertisseur décrit ci-dessus peut également présenter un décalage susceptible de provoquer une terreur à sa sortie. On peut annuler ce décalage en utilisant un circuit analogique d'échantillonnage et de gel pour stocker périodiquement une tension correspondant à ce décala ge, et l'appliquer à l'entrée de non-inversion de l'amplificateur opérationnel. Toutefois, la connexion d'un tel circuit d'échantillonnage et de gel à l'entrée de non-inversion de l'amplificateur opérationnel exclut l'utilisation de cette entrée à d'autres fins. 'il est désirable d'afficher la polarité du potentiel inconnu dans le système convertisseur décrit ci-dessus, un montage supplémentaire, sous la forme d'au moins un comparateur, est nécessaire pour déterminer la polarité de ce potentiel inconnu. En outre, de tels convertisseurs ont une gamme de fonctionnement re lativement limitée, étant donné que l'intégration du potentiel inconnu doit être déclenchée vers le milieu dè la gamme de la tension d'alimentation, pour permettre l'obtention de pentes d'intégration positive et négative pour l'intégration du potentiel inconnu. En conséquence, on comprendra aisément qu'il est nécessaire de pouvoir disposer d'un convertisseur analogique-numérique capable d'assurer une intégration en double-pente d'un potentiel de référence et d'un potentiel inconnu qui sont de see polarité, sans qu'il soit nécessaire d'utiliser à cet effet des inverseurs de polarité En outres il est nécessaire de disposer d'un convertisseur de ce type, capable de recevoir un potentiel inconnu à l'une ses entrées, ce potentiel étant dtune-polarité quelconque alors que le potentiel de référence est d'une polarité déterminée. Enfila il est nécessaire de disposer dtun convertisseur présentant un degré de précision relativement élevé et ne risquant pas de produire des erreurs dues à des entrées à faible impédance et à des tensions de décalage d'amplificateur Compte tenu deXce qui précède1l'invention a, notamment, pour objet de créer un convertisseur analogique-numérique - assurant une intégration en double-pente d'un potentiel inconnu et d'un potentiel de référence ayant tous deux la mime polarité; ; - assurant une intégration en double-pente d'un potentiel inconnu de polarité quelconque et d'un potentiel de référence de polari té déterminée ; - offrant un degré de précision relativement élevé - comportant une impédance d'entrée relativement élevée présentée à la source du potentiel inconnu - n'exigeant ni une inversion de polarité du potentiel inconnu, ni une inversion de polarité du potentiel de référence - capable de mesurer un potentiel inconnu de polarité quelconque, alors que le potentiel de référence, qui lui est, appliqué, est d'une polarité déterminée - corrigeant le décalage de ces divers composants d'amplificateur, sans que cette correction exige l'utilisation drun montage déli cat et coûteux. Ces buts de l'invention et d t autres encore sont atteints au moyen d'un convertisseur analogique-numérique, qui comprend un circuit d'intégration présentant une entrée d'inversion et une entrée de non-inversion, tandis que sa sortie est polarisée à un niveau de repos choisi à l'avance. Si le signal analogique, qui doit titre converti en un signal numérique, est appliqué à l'une des entrées du circuit d'intégration pendant une première période de temps, et si un signal de référence est appliqué à l'autre entrée à la fin de cette première période de temps, on obtient une intégration en double-pente, au cours de laquelle la sortie de 1' intégrateur reprend le niveau choisi à l'avance.En mesurant numériquement le temps qui s'écoule entre la fin de la première période de temps et l'instant auquel la sortie de l'intégrateur atteint le niveau choisi à l'avance, on obtient un signal numérique directement proportionnel à l'amplitude du signal analogique. En appliquant le signal analogique à l'une des entrées du circuit d'intégration et le signal de référence à l'autre entrée de celui-ci, on obtient une intégration en double-pente si ces signaux sont de meme polarité. Si le signal analogique est appliqué à l'entrée de non-inversion d'un circuit d'intégration, une impédance d'entrée relativement élevée lui est présentée. Suivant une caractéristique de l'invention, il est prévu un montage permettant de déterminer la polarité d'un signal analogique inconnu et d'appliquer sélectivement ce signal analogique à l'une des entrées du circuit d'intégration, s'il est d'une certaine polarité, et à l'autre entrée du circuit d'intégration s'il est de la polarité opposée. Suivant une autre caractéristique de l1invention, il est prévu un circuit de correction de décalage n'exigeant pas de sacrifier l'une des entrées du circuit d'intégration, de sorte qu' une conversion intermittente peut être effectuée sans qu'une erreur due au décalage apparaisse. L'invention sera mieux comprise à la lecture de la description détaillée qui suit et à l'examen des dessins joints qui en représentent, à titre d'exemples non limitatifs, plusieurs modes de réalisation. Sur ces dessins - la figure 1 est une représentation en partie schématique et en partie symbolique d'un convertisseur d'un convertisseur analogique-numérique construit conformément aux principes de 1' invention et capable d'effectuer une intégration en double-pente lorsque des signaux de même polarité lui sont appliqués - la figure 2 est une représentation graphique de 1 'intégra- tion en double-pente effectuée par le montage représenté sur la figure I - la figure 3 est une représentation en partie symbolique et en partie schématique d'un autre convertisseur analogique-numbéri- que construit conformément aux principes de l'invention et qui utilise une détermination de polarité - la figure 4 est une représentation graphique de l'intégration en double-pente effectuée par le montage représenté sur la figure 3 - la figure 5 est une représentation en partie smbelique et en partie schématique d'un autre mode de réalisation encore du convertisseur analogique-numérique suivant l'invention colportant à la fois une détermination de polarité et une correction de décalage, - la figure 6 est une représentation graphique de 1 'intégra- tion en double-pente effectuée par le montage représenté' sur la figure 4 la - la figure 7 est une représentation graphique d'une forme d'onde théorique utile à la compréhension du fonctionnement du montage représenté bur la figure 5 - la figure 8 est une représentation graphique d'une forme d'onde théorique utile à la compréhension du fonctionnement des montages représentés sur les figures 3 et 5 - la figure 9 est un schéma en partie symbolique èt en partie logique des circuits logiques numériques de compteur représentés sur les figures 3 et 5 On va tout d'abord se référer à la figure 1, sur laquelle est représenté un circuit d'intégration, désigné dans son ensemble par la référence générale 10, qui comprend un amplificateur opérationnel 11, un condensateur 12 branché entre la sortie et l'entrée a' inversion de l'amplificateur 11 et une résistance 13.L'un des cotés de la résistance 13 constitue l'entrée d'inversion du circuit d'intégration 10 et son autre côté est connecté à l'entrée d'inversion de l'amplificateur opérationnel 11. I1 est à noter que le circuit d'intégration 10 peut être constitué par tout intégrateur comportant une entrée d'inversion et une entrée de noninversion, tel qu'un simple transistor amplificateur SPIN, le condensateur 12 étant branché entre la résistance de charge du circuit de collecteur de ce transistor et sa base. L'émetteur du transistor constituerait alors l'entrée de non inversion d'un tel intégrateur. Bes commutateurs 14 et- 16 représentent schématiquement des portes analogiques permettant d'appliquer un signal approprié aux entrées d'inversion et de non-inversion, respectivement, du circuit d'intégration 10. Le commutateur 14 connecte l'entrée d' inversion du circuit d'intégration 10 soit au potentiel de la masse, soit à un potentiel de référence appliqué à une borne 17. Le commutateur 16 relie l'entrée de non-inversion du circuit d' intégration 10, soit au potentiel de la masse, soit à un signal analogique appliqué à une borne îa. Be circuit représenté sur la figure 1 convertit l'amplitude du signal analogique appliqué à la borne 18 en un signal numérique, qui peut être affiché numériquement en vue de sa reconnaissance par un utilisateur. l'es commutateurs 14 et 16 sont fonctionnellement liés entre eux et sont commandés par la sortie d'un verrou 19 de telle façon qulun seul des signaux respectivement appliqués aux bornes 17 et 18 soit transmis au circuit d'intégration 10 à un moment donné quelconque. Lorsque les commutateurs 14 et 16 sont dans leurs positions respectives représentées, dans lesquelles le potentiel de la masse est appliqué à l'entrée d'inversion de l'intégrateur 10 et le ai- gnal analogique, à son entrée de non-inversion, la tension de sortie dudit intégrateur prend immédiatement une amplitude et une polarité identiques à l'amplitude et à la polarité du signal analogique. Cette transition est représentée sur la figure 2, au début de chacune des périodes de temps désignées par T1. Ensuite, la tension de sortie de l'intégrateur 10 s'élève à un taux fixe Jusqu a ce que les commutateurs 14 et 16 soient actionnés à partir de leurs positions représentées. Une horloge numérique 20 est connectée à l'entrée d'un compteur 21 qui produit une impulsion de sortie sur un conducteur 22 chaque fois qu'il contient un compte maximal. Cette impulsion de compte maximal "ouvre" le verrou 19 de manière à permettre l'actionnement des commutateurs 14 et 16 à partir de leurs positions représentées. En conséquence, la période de temps U1 est égale au temps nécessaire au compteur 21 pour atteindre son compte maximal après sa remise à zéro.Lorsque les commutateurs 14 et 16 sont actionnés de cette manière, le signal analogique qui était appliqué à l'entrée de non-invertion de l'intégrateur 10 est supprimé, ce qui abaisse immédiatement le niveau de la sortie de cet intégrateur par rapport au niveau intégré qui avait été atteint à la fin de la période de temps TI, dans une mesure égale à 1' amplitu- de du signal analogique, comme représenté sur la figure 2.L'actionnement des commutateurs 14 et 16 à partir de leurs positions représentées applique, en outre, le potentiel de référence à llen- trée d'inversion de l'intégrateur 10, de sorte qu'au commencement d'une période de temps T2, le niveau de sortie de l'intégrateur 10 décrit à un taux fixe ai le potentiel de référence est positif. Comme il est bien connu, la pente de la forme d'onde, présente à la sortie de l'intégrateur 10 et correspondant à l'intégra- tion du signal analogique, est directement proportionnelle à I' amplitude de celui-ci, et la pente de la forme d'onde correspondant à l'intégration du potentiel de. référence est proportionnelle à l'amplitude de ce dernier. En outres la pente de la forme d'onde correspondant à l'intégration du signal analogique est positive si le signal aDalogoue est positif et la pente de la forme d'onde correspondant à l'intégration du potentiel de référence est négative Si le potentiel de référence est positif. La sortie de l'intégrateur 10 est connectée à l'une des entrées d'un comparateur 23, dont autre entrée est reliée au potentiel de la massez En conséquence, lorsque la sortie de l'inté- grateur 10 atteint un niveau zéro, la sortie du comparateur 23 change d'état Jusqu'à ce que le niveau de sortie de l'intégratellr 10 s'élève dans le sens positif. Ce changement d'état à la sortie du comparateur 23 "refermer ou rétablit le verrou 19 pour ramener les commutateurs 14 et 16 à leurs positions représentées. La sortie du comparateur 23 est, en outre, connectée à un ensemble 24 comprenant un verrou de sortie, un décodeur et un dispositif d' affichage, pour déverrouiller ce verrou de sortie et permettre ainsi le stockage du compte contenu dans le compteur 21.Au bout dtunespériode de temps relativement courte après le déverrouillage du verrou de sortie 24, période qui est déterminée par un circuit à retard 26, le compteur 21 est remis à zéro. En conséquence, 1' intégration du potentiel de référence s'effectue sur une période de temps désignée par T2 sur la figure 2. Cette période de temps est proportionnelle au compte transféré du compteur 21 au verrou de sortie 24. Lorsque ce compte est décodé un signal numérique est disponible pour commander un dispositif d'affichage, signal numérique qui est proportionnel à l'amplitude du signal analogique. En conséquence, si le signal analogique appliqué à la borne 18 est d'une amplitude inconnue, le convertisseur analogiquenumérique représenté sur la figure 1 fournit une mesure affichée de cette amplitude inconnue. Après le rétablissement du verrou 19 et la remise à zéro du compteur 21, le cycle décrit ci-dessus recommence par une application du signal analogique à l'entrée de non-inversion de l'intégrateur 10. Cette intégration et cette conversion continues sont représentées graphiquement sur la figure 2. On peut voir que les périodes de temps Ti successives sont égales entre elles, et sont déterminées chacune par le nombre d'étages du compteur 21, mais que les périodes de temps T2 successives ne sont égales entre elles que si l'amplitude du signal analogique appliqué à la borne 18 reste constante. En conséquence, le convertisseur représenté sur la figure I effectue une intégration en double-pente lorsqu'un signal analogique et un potentiel de référence de meme polarité lui sont appliqués. En contrôlant le temps d'intégration du signal analogique et en mesurant le temps dtintégration du potentiel de référence, on obtient une indication de l'amplitude du signal analogique. Il est à noter que le signal analogique appliqué à la borne 18 est transmis à l'entrée de non-inversion de l'amplificateur opérationnel 11 qui a une impédance d'entrée relativement élevée. En conséquence, si f'impdance de sortie de la source qui fournit le signal analogique est élevée par rapport aux impédances de sortie normalement prévues, son effet est notablement réduit par 1' impédance d'entrée relativement élevée présente à l'entrée de noninversion de l'amplificateur opérationnel 11. Par contre, si le signal analogique est appliqué à l'entrée d'inversion de l'intégrateur 10, il se voit présenter une impédance d'entrée égale à la valeur ohmique de la résistance 13. Généralement, l'impédance d' entrée de l'entrée de non-inversion de l'amplificateur opérationnel 11 est considérablement plus grande que la valeur ohmique de la résistance 13. Etant donné que les convertisseurs connus de la technique antérieure exigeaient que le signal analogique soit de polarité opposée à celle du potentiel de référence, ces convertisseurs comi prenaient des inverseurs de polarité, soit pour le signal analogi que, soit pour le potentiel de référence. De tels inverseurs de polarité ont également une impédance d'entrée relativement faible. En conséquence, la précision du convertisseur représenté sur la figure I n'est pas diminuée par les effets de l'impédance de sor tie de la source du signal analogique. Comme il est bien connu, Si l'impédance de sortie de la source du signal analogique est grande devant l'impédance d'entrée qui lui est présentée, la pente de la forme d'onde d'intégration comporte une erreur proportion nelle à cette impédance de sortie. Le convertisseur représenté sur la figure 3 peut effectuer une intégration en double-pente lorsque le potentiel de référence est d'une polarité donnée et que le signal analogique est de pola rité quelconque. Il est bien entendu que les interrupteurs repré sentés sur la figure 3 ne sont que des représentations schémati ques de portes analogiques. En se référant à la figure 3, on voit que le potentiel de référence est appliqué à une borne 27 et le signal analogique, qui doit etre converti en un' signal numérique, à-une borne 28. Lorsque l'interrupteur 29 est fermé, le potentiel de référence est appliqué à l'entrée d'un amplitimteur tampon 30 et lorsque l'interrupteur 31 est fermé, c'est le signal'analogi que qui est appliqué à l'entrée- de l'amplificateur tampon 30.La sortie de l'ampliff cateur tampon 30 est connectée à l'entrée d' inversion d'un circuit d'intégration, désigné dans son ensemble par la référence générale 32, qui comprend un amplificateur opé rationnel 33, un condensateur 34 et une résistance 36. Lorsque l'interrupteur 37 est fermé, le signal analogique est appliqué à l'entrée de non-inversion de l'intégrateur 32, entrée qui est constituée par l'entrée de non-inversion de l'am plificateur opérationnel 33. Lorsque 1'interrupteur 38 est fermé, l'entrée de l'amplificateur tampon 30 est reliée au potentiel de la masse et, lorsque l'interrupteur 39 est fermé, l'entrée de non-inversion du circuit d'intégration 32 est reliée au potentiel de la masse. La sortie du circuit d'intégration 32 est connectée à l'une des entrées d'un comparateur 40, dont l'autre entrée est reliée au potentiel de la masse. La sortie du comparateur 40 est connectée à un circuit logique numérique de compteur 41 capable, en réponse au signal de sortie du comparateur, de commander le fonctionnement du circuit d'intégration 32, par actionnement sélectif des interrupteurs représentés. Le circuit logique numérique de compteur 41 est représenté sur la figure 9 et sera décrit plus loin de façon plus détaillée. La figure 4 est une représentation graphique du signal de sortie du circuit d'intégration 32 utile à la compréhension du fonctionnement du convertisseur représenté sur la figure 3. Initialement et pendant une période de temps 3 (figure 4), un conducteur de sortie 42 du circuit logique 41 est à un niveau haut et comme tel est capable, par l'intermédiaire de portes OU 43 et 44, de fermer les interrupteurs 38 et 39 en reliant ainsi l'entrée de l'amplificateur tampon 30 et l'entrée de non-inversion de 1' intégrateur 32 au potentiel de la masse. Le niveau ou état haut du signal du conducteur 42 ferme, en outre, un interrupteur 46 pour court-circuiter le condensateur 34, ce qui élimine toute charge établie sur celui-ci et pour connecter la sortie de l'am- plificateur opérationnel 33 à son entrée d'inversion.Etant donné que l'entrée de non-inversion de l'amplificateur opérationnel 33 est au potentiel de la masse, sa sortie et, par conséquent, son entrée d'inversion sont, également, au potentiel de la masse. Cette phase initialise le convertisseur en mettant toutes les entrées et sorties des amplificateurs 30 et 33 et du comparateur 40 au potentiel de la masse et en éliminant toute charge résiduelle du condensateur 34. En conséquence, l'axe de référence pour le fonctionnement du convertisseur est le potentiel de la masse, comme représenté graphiquement sur la figure 4. À la fin de la période detemps 3 le signal de sortie présent sur le conducteur 42 passe à un état bas, ce qui ouvre-les interrupteurs 38, 39 et 46 et un signal de sortie du circuit logique 41 sur un conducteur 47 passe à un état haut pout toute la durée d'une période de temps S!4. L'état haut du signal du conducteur 47 ferme l'interrupteur 38 par l'intermédiaire de la porte OU 44 et ferme également l'interrupteur 37. En conséquence, l'entrée de l'amplificateur 30 est reliée au potentiel de la masse et l'entrée de non-inversion de l'intégrateur 32 est reliée au signal analogique de la borne 28.Si le signal analogique est de polarité positive, le niveau de sortie de l'amplificateur opérationnel 33 s'élève immédiatement dans un sens positif jusqu'à une amplitude égale à celle du signal analogique, comme représenté sur la figure 4 par la partie de la forme d'onde de cette figure désignée par la référence numérique 48. Ensuite, et pour toute la durée de la période de temps T4, le signal de sortie de l'amplificateur opérationnel 33 croit, à un taux fixe prescrit, dans le sens positif. A la fin de la période de temps U4, le signal de sortie du conducteur 47 reprend un état bas, et le signal de sortie du con ducteur 42 reprend un état haut pour initialiser à nouveau le circuit. Cette seconde partie d'initialisation de chaque cycle se produit au cours de la période de temps T5. A la fin de la période de temps T5, le signal de sortie du conducteur 42 reprend un état bas. Au cours de la période de temps P4, la polarité du signal analogique appliqué à la borne 28 est déterminée, et cette information est stockée dans le circuit logique numérique en vue de son utilisation ultérieure. Plus précisément, lorsque le signal analogique appliqué à la borne 28 est de polarité positive pendant le temps T4, le niveau de sortie de l'intégrateur 32 croît dans le sens positif, mais le niveau de sortie du comparateur 40 reste à son état bas antérieur. Par contre, si le signal analogique appli- qué à la borne 28 au cours du temps T4 est de polarité négative, le signal de sortie de l'amplificateur opérationnel 33 change dans un sens et dans une mesure correspondant respectivement à la polarité et à l'amplitude du signal analogique.Cet état de choses est représenté graphiquement sur la figure 4 par une partie de la forme d'onde désignée par la référence numérique 49. lorsque le signal de sortie de l'amplificateur opérationnel 33 est négatif, un signal de sortie hau est transmis, du comparateur 40 au circuit logique 41. En conséquence, la période de temps T4 est une période de détermination de polarité au cours de laquelle une information, correspondant à la polarité du signal analogique appliqué à la borne 28, est stockée en vue de son utilisation ultérieure dans le circuit logique numérique 41. S'il a été déterminé que le signal analogique appliqué à la borne 28 présente un potentiel positif, le signal de sortie du conducteur 47 est à un état haut au cours du temps T6. En conséquence, pendant le temps T6 l'entrée de l'amplificateur 30 est reliée au potentiel de la masse et le signal analogique de la borne 28 est appliqué à l'entrée de non-inversion de l'intégrateur 32 Ici encore, le niveau de sortie de l'amplificateur opérationnel 33 s'élève immédiatement jusqu 'à une amplitude égale à celle du signal analogique. Ensuite, le signal de sortie de l'amplificateur opérationnel 33 s'élève à un taux fixe comme représenté par une partie de la forme d'onde de la figure 4 désignée par la référence numérique 50. À la fin d'une période de temps choisie à l'avance, déterminée par le circuit logique numérique de compteur 41, le signal de sortie du conducteur 47 est ramené à son état bas, et un signal de sortie, présent sur un conducteur 51, passe à un niveau haut et reste à ce niveau pour une période de temps 27. Au cours de la période de temps 7, l'interrupteur 39 se ferme pour relier l'entrée de non-inversion de l'amplificateur opérationnel 33 au potentiel de la masse, et l'interrupteur 29 se ferme pour appliquer le potentiel de référence à l'entrée de l'amplificateur tampon 30. Lorsque le signal analogique est supprimé de l'entrée de noninversion de l'amplificateur opérationnel 33, le niveau intégré, obtenu à la sortie de l'amplificateur 33 à la fin de la période de temps T6, est réduit dans une mesure égale à l'amplitude du signal analogique. Etant donné que le potentiel de référence est de polarité positive, le niveau réduit résultant décroît à un taux fixe comme représenté par une partie de la forme d'onde de la figure 2 désignée par la référence numérique 52. Lorsque la sortie de l'amplificateur opérationnel 33 atteint et dépasse le niveau zéro dans le sens négatif, la sortie du comparateur 44 passe à un niveau haut, pour provoquer le stockage d'un compte correspondant à la période de temps T7 et la visualisation de ce compte dans une unité d'affichage 53. A la fin de la période de temps T7, un cycle complet, comprenant (1) une initialisation (2) une détermination de polarité, (3) une initialisation , (4) une intégration double, est achevé. S'il est déterminé au cours de la partie "détermination de polarité'1 du'cycle que le signal analogique appliqué à la borne 28 est de polarité négative, alors, à la fin de la période de temps lut5, un signal de sortie du circuit logique 41 sur le conducteur 54 est commuté à un état haut, et reste à ce niveau pour toute la durée de la période de temps T6. L'état haut du signal de sortie du conducteur 54 ferme l'interrupteur 39 par l'intermédiaire de la porte OU 43 et ferme, également, l'interrupteur 31, tandis que tous les autres interrupteurs restent ouverts.En conséquence, l'entrée de non-inversion du circuit d'intégration 32 est reliée au potentiel de la masse, et le signal analogique appliqué à la borne 28 est transmis, par l'intermédiaire de l'amplificateur tampon 30, à l'entrée d'inversion du circuit d'intégration 32. Par suite,pendant la période de temps ?6, le signal de sortie du circuit d'intégration 32 s'élève à un taux fixe à partir d'un niveau zéro, comme représenté par une partie de la forme d' onde de la figure 4 désignée par la référence numérique 56. À la fin de la période de temps ?6, l'état de la sortie sur le conducteur 54 est commuté à un niveau bas, et l'état de la sortie sur le conducteur 51 est commuté à un niveau haut. En conséquence, pendant la période de temps T7, les interrupteurs 29 et 39 se ferment, ce qui applique le potentiel de référence, par l'intermédiaire de l'amplificateur tampon 30, à l'entrée d'inversion du circuit d'intégration 32, et ce qui relie l'entrée de non-inversion du circuit d'intégration 32 au potentiel de la masse.Le niveau intégré obtenu à la fin de la période de temps T6 s'abaisse à un taux fixe, comme représenté par une partie de la forme d'onde de la figure 4 désignée par la référence numérique 57. Lorsque la sortie du circuitd'intégration 32 atteint et dépasse le niveau zéro dans-le sens négatif, une impulsion positive apparat à la sortie du comparateur 40 pour transférer le compte numérique à 1' unité d'affichage 53. On peut voir, d'après ce qui précède, que le circuit représenté sur la -figure 3 convertit un signal analogique de polarité inconnue, qui peut être positive ou négative, en un signal numéurique. Comme précédemment décrit, le convertisseur détermine automatiquement la polarité du signal analogique et effectue une intégration en double-peLte appropriée, compte tenu de cette détermination. Comme décrit à propos de la figure 1, l'impédance de sortie de la source du signal analogique a un effet nuisible sur 1' iotégration de ce signal Si elle est relativement élevée et directement reliée à la résistance 36. L'amplificateur tampon 30 réduit notablement cet effet en présentant à la source du signal analogique une impédance d'entrée considérablement plus grande que la valeur ohmique de la résistance 36. Be convertisseur représenté sur la figure 1, de même que les convertisseurs connus de la technique antérieure, sont sujets à une erreur due à la tension de décalage légère, tension rJsiduelle à l'état de coupure de l'amplificateur Opérationnel 11. Un ampli ficateur comportant une tension de décalage equivaut à un amplificateur parfait ayant une source à tension constante relativement faible en série avec l'une de ses entrées. Cette tension de décalage augmente ou réduit la pente dejl intégration selon sa polarité. Dans l'intégrateur à double-pente, la tension de décalage produit toujours une erreur cumulative, étant donné que la pente de l'intégration dans un sens donné croit, cependant que la pente de l'intégration dans le sens opposé décroît.Le comparateur 23 peut, également, comporter un décalage mais, grâce au fonctionnement continu du convertisseur représenté sur la figure 1, l'erreur due au décalage du comparateur diminue après un certain nombre de cycles de fonctionnement. La tension de décalage du comparateur 23 a pour effet de décaler l'axe de référence, de sorte que l'intégration en double-pente, après l'achèvement d'un certain nombre de cycles, commence et se termine soit au-dessus, soit audessous d'un niveau zéro selon la polarité de la tension de décalage. Ceci peut etre mis en évidence en considérant le circuit équivalent décrit ci-dessus pour un amplificateur comportant une tension de décalage. Plus précisément, la tension de décalage du comparateur 23 correspond à un comparateur parfait ayant une source de tension en série avec l'une de ses entrées. Or, le circuit représenté sur la figure 3 n'assure pas une intégration en double-pente continue et, par conséquent, la tension de décalage du comparateur 40 produit une erreur. En outre, les tensions de décalage de l'amplificateur tampon 30 et de l'amplificateur opérationnel 33 produisent, également, une erreur. Le convertisseur analogique-numérique représenté sur la figure 5 comprend un circuit permettant d'effectuer une correction de décalage. Tous les composants de la figure 5, identifiés par une référence numérique déjà utilisée pour identifier un composant correspondant représenté sur la figure 3, sont connectés et fonctionnent de la meme manière que les composants désignés par les mêmes références numériques du convertisseur représenté sur la figure 3. En conséquence, on peut se référer à la description de la figure 3 pour expliquer le fonctionnement des composants correspondants de la figure 5. On va maintenant décrire de façon détaillée la figure 5, sur laquelle on peut voir un circuit d'intégration, désigné dans son ensemble par la référence générale 51, dont la partie essentielle est constituéepar un circuit contenu dans un cadre en trait interrompu et désigné dans son ensemble par la référence générale 62 ; à l'exception de la correction de décalage qui sera décrite ci-dessous, le circuit 62 est fonctionnellement équivalent à 1' amplificateur opérationnel 33 de la figure 3. Comme sur la figure 3, la résistance 36 est branchée entre l'entrée d'inversion du circuit d'intégration 61 et l'entrée d'inversion du circuit 62. En outre, le condensateur 34 est branché entre la sortie et 1' entrée d'inversion du circuit 62. L'entrée de non-inversion du circuit 62 est reliée, soit au potentiel de la masse par l'interrupteur 39, soit au signal analogique par l'interrupteur 37. Le circuit 62 comprend un amplificateur 63, dont les entrées d'inversion et de non-inversion constituent, respectivement, les entrées dlinversion et de non-inversion du circuit 62, en vue de permettre une intégration en double-pente. L'amplificateur 63 et un amplificateur 64 du circuit 62 sont tous deux des amplificateurs à transconductance qui produisent un courant de sortie proportionnel à une tension appliquée entre leurs bornes d'entrée. Les courants de sortie des amplificateurs 63 et 64 sont totalisés et appliqués à l'entrée d1un amplificateur 66 qui fournit une tension de sortie proportionnelle au courant appliqué à l'une de ses entrées. La sortie du circuit d'intégration 61 est reliée à l'entrée d'inversion d'un amplificateur opérationnel 67, dont l'entrée de non-inversion est reliée, par l'intermédiaire d'un condensateur 68, au potentiel de la masse. La sortie de l'amplificateur opérationnel est connectée, par l'intermédiaire d'un amplificateur 69, au circuit logique numérique de compteur 41. Chaque fois que 1' entrée dtinversion ie l'amplificateur opérationnel 67 est plus positive que son entrée de non-inversion, l'état du signal de sortie de l'amplificateur 69 reste à un niveau bas. Par contre, chaque fois que l'entrée d'inversion de l'amplificateur 67 est plus négative que son entrée de non-inversion, l'état du signal de sortie de l'amplificateur 69 est à un niveau haut. En conséquence, les amplificateurs 67 et 69 fonctionnent à la manière d'un comparateur et sont rigoureusement équivalents au comparateur 40 représenté sur la figure 3. À l'exception du fait que l'axe de référence est décalé dans le seas négatif, la forme d'onde représentée sur la figure 6 est ldenticue à celle de' > a figure 4. La forme d'onde de la figure 6 est la forme d'onde théorique du signal de sortie du circuit d' intégration 61. En conséquence, si l'amplificateur 64 et les composants de la figure 5, qui n' ont pas été décrits jusqu'ici, sont considérés comme étant retirés du circuit, celui-ci fonctionne exactement de la mdme manière que le circuit convertisseur représenté sur la figure 3, à deux exceptions près.La première exception réside en ce qu'il n'est pas prévu d'interrupteur pour courtcircuiter le condensateur 34 au cours des périodes d'initialisation T3 et 25. La seconde exception réside en ce que l'axe de référence est décalé dans une mesure égale à la tension aux bornes du condensateur 68, comme on peut s'en rendre compte en comparant les figures 4 et 6. En conséquence, lorsqu'un signal de sortie est engendré par l'amplificateur 69, un compte contenu dans le circuit logique numérique de compteur 41 correspond au temps d' intégration du potentiel de référence, et est stocké en vue de sa visualisation dans l'unité d'affichage 53. Comme précédemment décrit à propos de la figure 3, au cours des périodes d'initialisation T3 et ?5, l'état de la sortie sur le conducteur 42 est à un niveau haut. Dans le circuit convertisseur représenté sur la figure 5, lorsque le signal du conducteur 42 est à un niveau haut, les interrupteurs liés fonctionnellement 70, 71 et 72 sont tous fermés. La fermeture de l'interrupteur 72 applique une tension d'alimentation négative -VB à l'entrée de non-inversion de l'amplificateur opérationnel 67 et au condensateur 68.Cette tension est accumulée sur le condensateur 68 et la tension ainsi accumulée est transmise à l'entrée de non-inversion de l'amplificateur opérationnel 67 au cours des périodes de temps T4, T6 et ?7. En conséquence, toutes les fluctuations qui peuvent se produire dans la tension négative -VB au cours de ces périodes de temps sont éliminées par le condensateur 68 au cours des périodes de temps T4, T6 et T7. Toutefois, l'application d'une telle tension négative à l'entrée de non-inversion de l'amplificateur 67a pour effet de décaler l'axe de référence comme représenté sur la figure 6. Ge décalage de l'axe de référence double effectivement la gamme linéaire des excursions du signal à la sortie du circuit d'intégration 61.Ce doublage de la gamme effective à la sortie du circuit d'intégration des convertisseurs connus de la technique antérieure et des convertisseurs représentés sur les figures 1 et 3 est soit indésirable, soit impossible à réaliser dans la pratique. Dans les convertisseurs connus de la technique antérieure le signal de sortie du circuit d'intégration est d'un sens opposé à la polarité du signal analogique appliqué à ce circuit. En conséquence, le signal de sortie du circuit d'intégration dans de tels convertisseurs de la technique antérieure doit avoir un état de repos ou axe de référence égal à zéro ou voisin de zéro. Dans le montage représenté sur la figure 1, le signal de sortie du circuit d'intégration 10 est d'un sens qui correspond à la polarite du signal analogique appliqué à ce circuit. En conséquence, 1' axe de référence ou état de repos du signal de sortie du circuit d'intégration 10 doit être à zéro ou près de zéro pour permettre à la fois des excursions positives et négatives dans les limites de la gamme linéaire de fonctionnement de l'amplificateur opérationnel 11. Le signal de sortie du circuit d'intégration 32 de la figure 3, sauf au cours de la période de temps de détermination de polarité 4 pendant laquelle le signal analogique appliqué à ce circuit est négatif, est relativement voisin d'un niveau zéro ou plus positif que ce niveau en permanence. En conséquence, le circuit représenté sur la figure 3 ne présente pas l'inconvénient précédemment mentionné, étant donné que la linéarité du signal de sortie de l'intégrateur 32, au cours des périodes de temps de détermination de polarité T4, n'est pas critique.Toutefois, du fait que le convertisseur représenté sur la figure 3 assure une intégration en double-pente par intermittence et non pas de 'façon continue en cycles successifs, la connexion d'une source de ten ion négative à l'entrée de non-inversion du comparateur 40 équivaudrait à une tension de décalage relativement grande. En d'autres termes, la sortie du comparateur 40 ne changerait pas d'état pour un niveau de sortie zéro du circuit d'intégration 32, et un tel changement d'état à sa sortie ne se produirait pas tant que le signal de sortie du circuit d'intégration 32 ne serait pas égal à la tension d'alimentation négative appliquée à l'entrée de non-inversion du comparateur 40.En conséquence, une telle tentative d'élargir la gamme linéaire de sortie du circuit d'inté-gration 32 de la figure 3 produirait une erreur indésirable. Comme précédemment décrit, les amplificateurs sont sujets à des tensions de décalage inhérentes qui produisent une erreur. De telle tensions de décalage s'ajoutent ou se retranchent à la ten =loin appliquée à l'amplificateur et cette addition ou cette sous traction se reflètent à la sortie de l'amplificateur sous la forme d'une erreur. En conséquence,si l'amplificateur tampon 30,par exemple,comporte une tension de décalage,celle-ci reflète à sa sortie et est transmise, par l'intermédiaire de la résistance 36, à l'amplificateur 63. Si l'amplificateur 63 comporte également une tension de décalage alors la tension de décalage de l'amplificateur 30 et celle de l'amplificateur 63 apparaissent à la sortie de ce dernier. Ces tensions de décalage des divers amplificateurs sont donc cumulatives et produisent une erreur dans le système. Une partie du montage représenté sur la figure 5 corrige ces tensions de décalage pour éliminer cette erreur. Le circuit de correction de décalage du convertisseur représenté sur la figure 5 comprend un amplificateur 73 qui connecte la sortie de l'amplificateur opérationnel 67, par l'intermédiaire de l'interrupteur 70, à l'entrée de non-inversion de l'amplifica- teur 64. L'amplificateur 73 reçoit des tensions d'alimentation positive et négative, dont les valeurs absolues respectives sont toutes deux supérieures à la valeur absolue de -V3, de sorte qu' un signal de sortie linéaire est fourni par l'amplificateur 73. Le circuit de correction de décalage comprend, également, l'amplificateur 64 et l'interrupteur 71 branché entre la sortie de l'am- plificateur 66 et l'entrée d'inversion de l'amplificateur 64. En outre, les entrées d'inversion et de non-inversion de l'amplificateur 64 sont reliées, respectivement, par l'intermédiaire de condensateurs 74 et 76, au potentiel de la masse. Dans l'exposé qui va suivre et qui concerne les tensions de décalage des divers amplificateurs représentés sur la figure 5, on comprendra mieux les effets de ces tensions de décalage si 1' on considère chacun des amplificateurs représentés comme étant constitué par un amplificateur parfait ayant une source de tension correspondant à la tension de décalage branchée en série avec 1' une de ses entrées. Dans ce contexte, on formulera les hypothèses suivantes : L'amplificateur tampon 30 sera considéré comme étant équivalent à un amplificateur parfait ayant une source de tension négative branchée en série ayec son entrée de non-inversion. Chacun des amplificateurs 63, 64 et 67 sera considéré comme l'équivalent d'un amplificateur parfait ayant une source de tension négative branchée en série avec son entrée d'inversion. En outre, les amplificateurs 66 et 73 seront également considérés comme étant des amplificateurs parfaits et toute tension de décalage éventuel le se reflétant aux entrées des amplificateurs 63 et 67-, respectivement, sera considérée comme faisant partie des tensions de décalage de ceux-ci. Par ailleurs, la tension de décalage de 1' amplificateur tampon 30 sera désignée par -V1, celle de l'amplificateur 63 par -V2, celle de l'amplificateur 64 par -V3 et celle de l'amplificateur opérationnel 67 par -V4. En se référant aux figures 5 et 6, on peut voir que, lorsque le signal du conducteur 42 à la sortie du circuit logique 41 est à un niveau haut, ce qui se produit pendant la période de temps T3, les interrupteurs 38 et 39 sont fermés et relient ainsi les entrées de non-inversion des amplificateurs 30 et 63 au potentiel de la masse. En conséquence, -V1 apparaît à la sortie de l'amplificateur 30, et un courant proportionnel à V1 + V2 apparut à la sortie de l'amplificateur 63. Au cours de la période de temps T3, un interrupteur 77 se ferme pour court-circuiter la résistance 36, en augmentant ainsi la vitesse du circuit Le courant de sortie de l'amplificateur 64 est proportionnel à la différence entre les tensions appliquées à ses entrées, plus V3.Les courants de sortie des amplificateurs 63 et 64 sont additionnés et engendrent, à la sortie de l'amplificateur 66 une tension proportionnelle à leur somme. Comme il est bien connu, lorsqu'unie contre-réaction est prévue pour un amplificateur opérationnel, le signal de sortie de celui-ci change dans un sens propre à rendre égales entre elles les tensions appliquées à ses entrées, ce qui se traduit par une différence nulle entre ces entrées. L'amplificateur opérationnel 67 est muni d'une telle contre-réaction qui comprend l'amplificateur 73, l'interrupteur 70 et les amplificateurs 64 et 66. En conséquence, l'entrée d'inversion de l'amplificateur opérationnel 67 est "forcée" à un niveau de tension égal à celui de son entrée de non-inversion moins sa tension de décalage -V4. En conséquence, l'entrée d'inversion de l'amplificateur opérationnel 67 est forcée à un niveau de tension égal à -VB + V4.L'entrée d'inversion de 1' amplificateur 64 est également au meme niveau de tension chaque fois que l'interrupteur 71 est fermé, et ce niveau de tension est mémorisé sur le condensateur 74. Comme précédemment décrit, le circuit 62 équivaut à un amplificateur opérationnel. I1 est à noter que le circuit 62 est éga liement muni d'une boucle de réaction qui comprend l'amplificateur opérationnel 67, l'amplificateur 73 et l'interrupteur 70. En consé quence, le signal de sortie de l'amplificateur opérationnel 67 varie dans un sens propre à rendre la somme de tous les signaux d'entrée du circuit 62 égale à zéro.Etant donné que l'entrée de non-inversion de l'amplificateur parfait équivalent correspondant à l'amplificateur 63 est reliée au potentiel de la masse, la tension appliquée à l'entrée de non-inversion de cet amplificateur équivalent est -V1, -V2. Etant donné que vu + V4 est appliquée à l'entrée d'inversion de l'amplificateur 64, l'entrée d'inversion de l'amplificateur parfait équivalent correspondant à l'amplificateur 64 reçoit une tension égale à VB + V4 - V3.. En conséquence, le signal de sortie de l'amplificateur 73 est forcé à une valeur égale à -VB+V4-V3-V1-V2 qui est mémorisée sur le condensateur 76. En outre, le condensateur 34 est chargé à un niveau de tension égal à -VB+v4+vl En conséquence, théoriquement, si les interrupteurs 38 et 39 devaient rester fermés et si les interrupteurs 70 et 71 devaient rester ouverts, la somme des tensions d'entrée des amplificateurs parfaits équivalents correspondant aux amplificateurs 63 et 64 serait égale à zéro, et la somme des tensions d'entrée de l'amplificateur parfait équivalent correspondant à l'amplificateur opérationnel 67 serait aussi égale à zéro, en raison des charges établies sur les condensateurs 34, 74 et 76. On comprendra donc aisément que, si l'un quelconque de ces interrupteurs 29, 31 ou 37 est fermé lorsque l'interrupteur 38 ou 39 approprié est ouvert, les tensions de décalage dues aux amplificateurs 30, 63, 64, 66 et 67 sont annulées. Etant donné que les condensateurs 34, 74 et 76 sont connectés à des points du montage ayant de fortes impédances d'entrée, la charge accumulée sur chacun d'eux au cours de la correction de décalage ne se dissipe que dans une mesure négligeable. La tension de décalage de l'amplificateur 69 se reflète rétroactivement à 1' entrée de l'amplificateur opérationnel 67. En conséquence, la tension de décalage de l'amplificateur 69 est effectivement divisée par le gain de l'amplificateur 67, gain qui peut entre, par exemple de 10 000. Dans ces conditions, cette tension de décalage est insignifiante devant la tension de décalage d'un comparateur utilisé dans les convertisseurs connus de la technique antérieure. Par conséquent, au cours de la période de temps T3, la sortie du circuit d'intégration 61 est à un niveau égal à -VB+v4, niveau qui est représenté sur la figure 6 et qui est désigné par la ré férence numérique 80. En outre, au cours de la période de temps ?3, la tension de sortie de l'amplificateur 73 est égale à -VB+V4-V3-V1-V2, comme représenté sur la figure 7 par le niveau désigné par la référence numérique 81. Le signal de sortie formé par l'amplificateur 69 en série avec l'amplificateur opérationnel 67 est indéterminé pendant la période de temps T3, comme représenté par les zones hachurées de la figure 8.A la fin de la période de temps ?3, le signal du conducteur de sortie 42 passe à un état bas et le signal du conducteur 47 passe à un état haut, ce qui ouvre les interrupteurs 39, 70, 71, 72 et 77 et ce qui ferme les interrupteurs 37 et 38. Etant donné que les tensions de décalage de l'amplificateur tampon 30 et de l'amplificateur 63 sont annulées par le signal de sortie de l'amplificateur 64, le signal de sortie du circuit d'intégration 61, au début de la période de temps ?4, croit ou décroft brusquement dans une mesure égale à l'amplitude du signal analogique appliqué à la borne 28, selon la polarité de celui-ci, comme exposé ci-dessus lors de la description de la figure 3. Pendant la période de temps T5, le circuit repasse sur le mode d'initialisation et de correction de décalage.Au cours des périodes de temps T6 et T7, une intégration en double-pente est effectuée comme représenté par la forme d'onde de la figure 6 et comme décrit ci-dessus à propos de la figure 3. Lorsque le signal de sortie du circuit d'intégration 61 franchit le niveau 80 dans le sens négatif, un signal positif apparait à la sortie de l'amplificateur opérationnel 67. L'état du signal de la sortie de l'amplificateur 69 au cours des périodes de temps 3 et 5 est indéterminé, mais pendant les périodes de temps T4, T6 et T7, il est déterminé. Comme représenté sur la figure 8, lorsque le signal de sortie du circuit d'intégration 61 croit dans le sens positif à partir du niveau 80, la sortie d 'amplificateur 69 reste à un niveau bas. Par contre, lorsque le niveau de sortie du circuit d'intégration 61 varie dans le sens négatif, c'est-à-dire devient inférieur au niveau 80, un signal de sortie de niveau haut est fourni par l'amplificateur 69. Au cours de la période de temps de détermination de polarité T4, un niveau bas à la sortie de l'amplificateur 69 indique que le signal analogique appliqué à la borne 28 est positif, et un niveau haut à la sortie de l'amplificateur 69 indique que le signal analogiqUe appliqué à la borne 28 est négatif. Cette information est stockée dans le circuit logique numérique de compteur 41, ce qui porte à un niveau haut, soit le signal du conducteur 47, soit celui du conducteur 54, pendant la période de temps T6. En outre, à la fin de la période de temps T7, le signal de la sortie de 1' amplificateur 69 passe à un état haut, ce qui commute le signal de niveau haut du conducteur 51 à un niveau bas, et ce qui transfère le contenu du compteur dans le dispositif d'affichage 53.Le circuit logique numérique de compteur 41 est représenté de façon plus détaillée sur la figure 9. On va maintenant décrire la figure 9. La sortie de l'amplificateur 69, ou celle du comparateur 40 sont connectées à une borne 86. Un signal de déclenchement du fonctionnement du convertisseur est appliqué à une borne 87. On supposera dans l'exposé qui va suivre que tous les verrous représentés sur la figure 9 sont initialement "refermés" ou "rétablis" et que le compteur est initialement remis à zéro. L'opération de conversion est déclenchée lorsque le signal appliqué à la,borne 87 est à un niveau haut. La sortie d'état rétabli d'un verrou de remise à zéro 88 est connectée à l'une des entrées d'une porte ET 89 et est initialement à un niveau haut. Ensuite, un signal de niveau haut appliqué à la borne 87 "ouvre" ou "actionne" un verrou de démarrage 90 pour produire un signal de sortie qui rétablit un verrou de polarité 91 et un verrou de dépassement de gamme 92 et actionne un verrou 93 et le verrou de remise à zéro 88. Lorsque le verrou de remise à zéro 88 est actionné, c'est-à-dire couvert" le verrou de démarrage 90 est rétabli, c'est-à-dire "refermé11 par l'intermédiaire d'uninseur94'.En cmséquence,au moment du déclenchement du cycle de conversion, le verrou de démarrage 90 produit une impulsion relativement brève. Après l'apparition de cette impulsion, les verrous 88 et 93 restent actionnés, tandis que tous les autres verrous sont rétablis. Lorsque le verrou 93 est actionné, un verrou de correction de décalage 94 est actionné psr l'intermédiaire d'une porte ET 96 pour engendrer un signal de niveau haut sur le conducteur 42 par l'intermédiaire d'une porte OU 97. En outre, lorsque le verrou de remise à zéro 88 est actionné, un compteur 98 reçoit des impulsions d'horloge d'une horloge numérique par l'intermédiaire d'une porte ET 100. Ensuite, lorsque le compteur 98 atteint un compte de 512 et jusqu'à ce qu'il atteigne le compte de 1023, un signal de sortie de niveau haut est fourni par une porte ET 101. Ce signal de sor tie de niveau haut est transmis par l'intermédiaire d'une porte ET 102 pour rétablir le verrou de correction de décalage 94 et pour actionner un verrou de détermination de polarité 103 par 1 intermédiaire d'une porte ET 104. En conséquence, le signal du onducteur 42 est au niveau haut entre l'instant auquel le compteur 98 commence à accumuler un compte et jusqu a ce que ce compte atteigne 512. Lorsque le compteur 98 atteint un compte de 1024, un signal de sortie de niveau haut est fourni par une porte ET 106 et est transmis, par l'intermédiaire d'une porte ET 107, pour rétablir le verrou de détermination de polarité 103 et pour actionner un verrou d'initialisation 108 par l'intermédiaire d'une porte ET 109. En conséquence, le verrou de détermination de polarité 103 est actionné pendant une période de temps égale au temps néces- saire au compteur 98 pour compter de 512 à 1024. Cette période de temps correspond à la période 'de temps T4 des figures 6 à 8. Lorsque le verrou de détermination de polarité 103 est actionné, un signal de sortie de niveau haut est transmis au conducteur 47 par l'intermédiaire d'une porte OU 110.En outre, lorsque le verrou de détermination de polarité 103 est actionné, une porte ET 111 est déverrouillée pour transmettre un signal de sortie du comparateur 40 de la figure 3 ou un signal de sortie de 1'amplifica- teur 69 de la figure 5 à entrée d'actionnement du verrou de polarité 91. En conséquence, lorsque la porte ET 111 est déverrouillée et loraqu'un signal de niveau bas est appliqué à la borne 86, le verrou de polarité 91 reste rétabli. Par contre, si un signal de niveau haut est appliqué à la borne 86, alors que la porte ET 111 est déverrouillée, le verrou de polarité 91 est actionné. Lorsque le verrou di polarité 91 est actionné, un signal de niveau haut apparaît sur un conducteur 112 qui est connecté au dispositif d'affichage 53. Un signal de sortie de niveau haut sur le conducteur 112 indique donc que le signal analogique appliqué à la borne 28 des figures 3 et 5 est de polarité négative. A la fin de la période de temps T4, le verrou de détermination de polarité 103 est rétabli et le verrou d'initialisation 108 est actionné pour transmettre un signal de sortie de niveau haut, par l'intermédiaire de la porte OU 97, au conducteur 42. La sortie de la porte ET 106 reste au niveau haut pendant le temps \au cours duquel le compteur 98 contient un compte compris entre 9024 et 2047. Lorsque le compteur 98 atteint un compte de 1536, un signal de sortie z niveau haut apparat de nouveau à la sortie de la porte ET 101. Les signaux de sortie de niveau haut des portes ET 101 et 106 produisent un signal de niveau haut à la sortie d'une porte ET 113 pour remettre à zéro le compteur 98 par l'intermédiaire d'une porte ET 114 et d'une porte OU 116.Ce signal de sortie de niveau haut de la porte ET 113 rétablit, en outre, le verrou 93 et actionne, soit un verrou 117, soit un verrou 118, selon la polarité du signal analogique appliqué à la borne 28, telle qu'elle est déterminée au cours de la période de temps de détermination de polarité T4 et telle qu'elle,est représentée par l'état du verrou de polarité 91 à la fin de la période de temps 25. Si, au début de la période de temps T6, le verrou de polarité 91 est rétabli, ce qui indique que le signal analogique appliqué à la borne 28 des figures 3 et 5 est positive, le verrou 117 est actionné par l'intermédiaire d'une porte ET 119 pour appliquer un signal de sortie de niveau haut sur le conducteur 47 par l'intermédiaire de la porte OU 110.Si, par contre, au début de la période T6, le verrou de polarité 91 est actionné, ce qui indique qu'un signal analogique de polarité négative est appliqué à la borne 28, le verrou 118 est actionné par l'intermédiaire d' une porte ET 120 pour engendrer un signal de sortie de niveau haut sur le conducteur 54. Une fois que le compteur 98 a été remis à zéro au début de la période de temps 26, il recommence à accumuler un compte tandis que le signal analogique appliqué à la borne 28 des figures 3 et 5 est intégré. Lorsque le compteur 98 contient un compte maximal, un signal de sortie de niveau haut est engendré par lui sur un conducteur 121 et rétablit les verrous 117 et 118 tout en actionnant un verrou 122 par l'intermédiaire d'une porte ET 123. L'impulsion d'horloge suivante reçue par le compteur 98 une fois qu'il a atteint un compte maximal, le remet automatiquement à un compte zéro. En conséquence, le compteur 98 commence à compter à partir d'un état remis à zéro lors de l'actionnement initial du verrou 122. Lorsque le verrou 112 est actionné, un signal de sortie de niveau haut apparaît sur le conducteur 51. Le signal de sortie du verrou 122 est également transmis à l'une des entrées d'une porte ET 124 et à l'une des entrées d'une porte ET 126. Si, après l'actionnement du verrou 122, un signal de niveau haut n'est pas appliqué à la borne 86, soit à partir du comparateur 40 de la figure 3, soit à partir de l'amplificateur 69 de la figure 5 avant qu'un compte maximal soit à nouveau contenu dans le compteur 98, le verrou de dépassement de gamme 92 est actionné et engendre un signal de sortie de niveau haut sur un conducteur 127 qui est connecté au dispositif d'affichage 53 pour indiquer que le signal analogique appliqué à la borne 28 a une amplitude qui dépasse la gamme du convertisseur. Si une telle condition se produisait, le compteur 98 serait automatiquement ramené de son compte maximal à un compte zéro et continuerait de compter, soit jusqu'à ce qu'un signal de niveau haut soit appliqué à la borne 86, soit jusqu'à ce qu'il contienne un compte de 2048.Lorsqu'un compte de 2048 est atteint, un signal de niveau haut apparaît à une sortie d'une porte ET 128 et rétablit le verrou de remise à zéro 88 par l'intermédiaire d'une porte OU 129 et d'un circuit à retard 130. Un signal de niveau haut à la sortie de la porte OU 129 déverrouille un verrou de sortie 131 connecté aux sorties du compteur 98 et rétablit le verrou 122. Par contre, s'il n'existe pas de condition de dépassement de gamme, un signal de niveau haut est engendré à la sortie de la porte EX 126 lorsque le verrou 122 est actionné et lorsqu'un signal de niveau haut est appliqué à la borne 86, soit à partir du comparateur 40 de la figure 3, soit à partir de l'amplificateur 69 de la figure 5. Ce signal de niveau haut déverrouille, en outre, le verrou de sortie 131, rétablit le verrou 122 et rétablit le verrou de remise à zéro 88. Une fois que le verrous de remise à zéro 88 a été rétabli, le compteur 98 est remis à zéro par l'intermédiaire de la porte OU 116 et un signal de sortie de niveau haut apparaît sur le conducteur 42 et sur un conducteur 132 connecté au dispositif d'affichage 53. Un signal de niveau haut sur le conducteur 132 indique larcin d'un cycle de conversion. Les conducteurs de sortie 133 du verrou de sortie 131 sont également connectés au dispositif d'affichage 53. Dans 1 l'exposé ci-dessus, il a été mentionné que le niveau de sortie du circuit intégrateur s'élève à un taux fixe lorsque le signal analogique est appliqué à ce circuit. Toutefois, il y a liarde préciser qu'untel taux fixe n'est obtenu que si l'amplitude du signal analogique reste constante pendant toute la durée du temps au cours duquel il est appliqué à l'intégrateur. Kiwis il doit etre bien entendu que la présente invention assure les résultats décrits ci-dessus, même si l'amplitude du signal analogique ;ie. REVEIiDICATIONS 1. Circuit destiné à convertir un signal analogique en un signal numérique, caractérisé en ce qu' il comprend un intégrateur comportant une entrée d'inversion et une entrée de non-inversion, un moyen de polarisation pour polariser une sortie de cet intégrateur à un niveau choisi à l'avance dans son état de repos, un moyen de connexion pour appliquer le signal analogique à une première desdites entrées au cours d'une première période de temps pour engendrer un signal intégré correspondant à ce signal analogique à la sortie de l'intégrateur et pour appliquer un signal de référence à la seconde desdites entrées au cours d'une seconde période de temps ultérieure à la première, un moyen de détection pour déterminer le moment auquel la sortie de l'intégrateur atteint le niveau choisi à l'avance au cours de la seconde période de temps et un moyen numérique capable, sous le contrôle du moyen de détection, de mesurer le temps qui s'écoule entre le début de la seconde période de temps et l'instant auquel la sortie de l'intégrateur atteint le niveau choisi à l'avance. 2. Circuit suivant la revendication 1, caractérisé en ce que la première période de temps précède immédiatement la seconde. 3. Circuit suivant la revendication 2, caractérisé en ce que le moyen de connexion est disposé de manière à relier ladite première entrée au potentiel de la masse pendant la seconde période de temps et de manière à relier ladite seconde entrée au potentiel de la masse au cours de la première période de temps. 4. Circuit suivant la revendication 1, caractérisé en ce que le signal analogique est d'une première polarité si le signal intégré est plus positif que le niveau choisi à l'avance et est d' une seconde polarité opposée à la première Si le signal intégré est plus négatif que le niveau choisi à 11 avance, le moyen de détection étant disposé de manière à engendrer un premier signal de sortie lorsque le signal intégré est plus positif que le niveau choisi à l'avance et de manière à engendrer un second signal de sortie lorsque le signal intégré est plus négatif que le niveau choisi à l'avance, et en ce que le moyen de connexion est capable, en réponse au premier signal de sortie, d'appliquer le signal analogique à la première entrée au cours d'une troisième période de temps qui précède immédiatement la secpnde et est capable, en réponse au second signal de sortie, d'appliquer le signal analogique à la seconde entrée au cours de cette troisième période de temps. 5. Circuit suivant la revendication 4, caractérisé en ce que le niveau choisi à l'avance est égal au potentiel de la masse. 6. Circuit suivant la revendication 4, caractérisé en ce que le niveau choisi à l'avance est plus négatif que le potentiel de la masse. 7. Circuit suivant la revendication 4, caractérisé en ce que le moyen de connexion est capable, en réponse au premier signal de sortie de relier la seconde entrée au potentiel de la masse pendant la troisième période de temps et est capable, en réponse au second signal de sortie, de relier la première entrée au potentiel de la masse au cours de la troisième période de temps. 8. Circuit suivant la revendication 4, caractérisé en ce que l'intégrateur comprend un premier amplificateur comportant une entrée d'inversion et une entrée de non-inversion, un second amplificateur connecté à une sortie du premier, un premier condensateur branché entre une sortie du second amplificateur et l'entrée d'inversion du premier, et une résistance branchée entre 1' entrée d'inversion de l'intégrateur et celle du premier amplificateur, en ce que le circuit comprend, en outre, un troisième amplificateur comportant une entrée d'inversion et une entrée de noninversion et un second condensateur connecté à l'une des entrées du troisième amplificateur, et en ce que le moyen de connexion est disposé de manière à relier une sortie du second amplificateur au second condensateur au cours d'une quatrième période de temps qui précède la troisième, la sortie du troisième amplificateur étant connectée au second amplificateur. 9. Circuit suivant la revendication 8, caractérisé en ce qué le niveau choisi à l'avance est plus négatif que le potentiel de la masse. 10. Circuit suivant la revendication 8, caractérisé en ce que le moyen de détection comprend un quatrième amplificateur connecté à une sortie du second et un cinquième amplificateur connecté à une sortie du quatrième et fournissant les premier et second signaux de sortie précités à l'une de ses sorties, le circuit comprenant, en outre, un sixième amplificateur connecté à une sortie du quatrième, un troisième condensateur connecté à la seconde entrée du troisième amplificateur, et en ce que le moyen de connexion est disposé de manière à relier une sortie du sixième amplificataur au troisième condensateur pendant la quatrième période de temps. 11. Circuit suivant la revendication 10, caractérisé en ce que le moyen de connexion est, en outre, disposé de manière à relier les entrées de l'intégrateur au potentiel de la masse au cours de la quatrième période de temps. 12. Circuit suivant la revendication 10, caractérisé en ce que le quatrième amplificateur comporte une entrée d'inversion et une entrée de non-inversion, la sortie du second amplificateur étant connectée à l'une desdites entrées du quatrième amplificateur et en ce que le moyen de polarisation comprend une source de tension branchée sur l'autre desdites entrées du quatrième amplificateur.