La présente invention concerne des dispositifs de communication à impulsions digitales et, plus particulièrement, un dispositif pour la conversion des signaux entre un courant digital de bits et un signal analogique variant en amplitude tel qu'un courant de conversation. Un tel dispositif est communément appelé cènvertisseur-anaîogique/digital (A/D) ou digital/ analogique (D/A). Une forme connue d'une conversion est constituée par la modulation delta dans laquelle un signal analogique est converti et transmis sous la forme d'un courant de bits à codage à bits unitaires dans lequel, à des intervalles d'échantillonnage régulièrement espacés, des impulsions binaires sont ou présentes (bits "un") ou absentes (bits "zéro"). Dans un tel dispositif, on sait que l'on utilise la compression-expansion pour augmenter la gamme de niveaux d'entrée pouvant eAtre codés par le dispositif pour une fréquence donnée d'échantillonnage, de façon à maintenir une qualité souhaitable de transmission. L'opération de compression-expansion peut 8tre obtenue en détectant une succession de 'un et de "zéro' dans le courant de bits et en formant un signal de réaction de réponse. Le signal de réaction est comparé avec- le signal analogique et un un ou un zéro est transmis selon que le signal de réaction est respectivement inférieur ou supérieur au signal analogique. Dans un dispositif de compression-expansion delta usuel, une succession prédéterminée de un et de zéro est détectée et entraine une impulsion de courant positif-à charger un condensateur pendant la durée d'une période d'horloge lorsque la détection intervient. La formation linéaire de la tension aux bornes du condensateur forme une augmentation ou une chute de tension proportionnelle au signal de réaction qui est comparé avec l'entrée analogique. Le condensateur est déchargé dans une résistance et la vitesse de décroissance dépend de la constante de temps du circuit. Plusieurs problèmes sont inhérents au dispositif usuel ci-dessus. Par exemple, le gradient de la formation de la tension aux bornes du condensateur constitue un compromis entre un gradient élevé qui permet à la tension de réaction d'attaquer rapidement le signal d'entrée analogique mais qui cause des surmodulations sévères pour les signaux analogiques à faible niveau, et un faible gradient qui permet un fonctaonnement accep- table pour des signaux analogiques à faible niveau mais qui en traine un faible niveau d'attaque pour les signaux à niveau élevé. Pal conséquent, les dispositifs de compression-expansion usuels ne peuvent pas donner des résultats optimum à la fois pour les niveaux de signaux faibles et élevés. La présente invention vise donc un dispositif perfectionné pour la conversion entre un courant de bits digitaux et un signal analogique, ledit dispositif évitant les inconvénients mentionnés ci-dessus. Conformément à l'invention, celle-ci fournit un convertisseur A/D ou D/A dans lequel un signal de réaction est comparé avec le signal d'entrée analogique ou utilise pour reconstituer le signal analogique, respectivement, ledit signal de réaction étant fonction des bits digitauxde la sortie de courant de bits du convertisseur ou de son entrée, res pectivement, ledit convertisseur ayant un circuit de compression-expansion comprenant un moyen pour détecter la présence d'une séquence particulière de bits dans ledit courant de bits et un moyen pour fournir un signal de compression-expan-sion pour la modulation dudit signal de réaction, ledit signal de compression-expansion ayant une- caractéristique non linéaire le faisant changer dans premier sens d'une quantité qui est élevée si la vitesse d'occurrence de ladite séquence de bits est élevée et d'une quantité faible si la vitesse d'occurrence de ladite séquence de bits est faible et l'amenant à changer dans le sens opposé lorsque ladite séquence n'est pas détectée, d'une quantité qui est élevée lorsque ledit signal de compression-expansion est élevé et d'une quantité faible lorsque ledit signal est faible. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre faite en regard des dessins annexés sur lesquels la figure 1 représente un schéma synoptique d'un codeur delta destiné à la conversion d'un signal analogique en un courant de bits digitaux ;; la figure 2 représente un schéma synoptique d'un codeur delta destiné à la conversion du courant de bits digitaux en signal analogique la figure 3 représente un schéma d'un convertisseur anti-logarithmique et d'un modulateur d'amplitude à impulsions de cour-ant pour les dispositifs selon les figures 1 et 2 la figure 4 représente un schéma d'un ensemble d'impul sions de courant de compression-expansion des dispositifs des figures 1 et 2 la figure 5 représente un signal d'entrée analogique uniforme sur le codeur de la figure 1 et la séquence de bits di gitale engendrée et elle représente également le signal de réac tion du codeur résultant de la compression-expansion non linéaire utilisée dans la présente invention et le signal de réaction résultant de la compression-expansion linéaire d'un codeur de 1' art -antérieur; et la figure 6 est semblable 'a la figure 5 mais est desti née à illustrer les capacités de poursuite améliorée de l'opé- ration de compression-expansion non linéaire de la forme de réa lisation ci-dessus par rapport à l'opération de compression-expansion linéaire de l'art antérieur dans le cas où le signal d'entrée analogique varie brusquement d'un niveau élevé à un ni veau faible. Sur ces dessins, les mêmes références désignent les m8- mes éléments. En se référant 'a la figure 1, le codeur selon l'inven tion comprend un comparateur 20 présentant deux entrées 21 et 22 respectivement. Un signal d'entrée analogique sur l'entrée 21 est comparé avec un signal de réaction sur une entrée 22 et le comparateur donne une sortie sous la forme d'un "un" digital lorsque le signal analogique est supérieur au signal de réac tion et un signal faible ou un zéro digital lorsque le signalas réaction est supérieur au signal analogique.Le comparateur est pulsé 3 une fréquence de 64 Illz et sa sortie 23 constitue un courallt de bits digital de "un" et d'e "zéro" selon les valeurs de l'entrée anlogique et du signal de réaction l'un par rap-' port à l'autre. La sortie 23 c a comparateur 2C est connectée à l'entrée d'un registre à décalage à 4 bits 24. La sortie 25 de ce registre à décalage constitue le courant de bits digital qui est envoyé sur la ligne. Du fait que les données présentes sur la sortie 25 sont les mêmes que les données sur l'entrée 23, sauf qu'elles sont retardées de 4 périodes d'horloge, on conçoit que la connexion de ligne puisse être réalisée à l'entrée 23 du registre à décalage 24. Le signal d'horloge à 64 kHz du dispositif est fourni sur la connexion 25 du registre à décalage 24. Chaque étage du registre à décalage 24 est connecté à un ensemble logique de compression-expansion 27. L'ensemble logique de compression-expansion 27 comprend une pluralité de portes et détecte l'occurrence de 4 "un" et de 4 "zéro" dans le registre décalage 24. La sortie de l'ensemble logique de compression-expansion 27 est connectée à un générateur d'impulsions de courant 28.Pendant la période pendant laquelle l'en- semble logique de compression-expansion 27 détecte 4 "un " ou "zéro " dans le registre à décalage, elle excite l'ensemble générateur d'impulsions de courant 28 pour amener l'ensemble générateur d'impulsions de courant à fournir, à sa sortie 29, un courant constant de polarité positive pendant le temps qu'il est excité. Pendant la période pendant laquelle l'ensemble logique de compression-expansion 2-7 ne détecte pas 4 "un" ou 4 "zéro" dans le registre à décalage 24, l'ensemble générateur d'impulsions de courant fournit, à sa sortie 29, un courant constant de polarité négative.Dans cette forme de réalisa ti.on, le courant positif fournit le courant d'attaque amenant le signal de réaction à augmenter de valeur se rapprochant vers celle du signal analogique et le courant négatif fournit le courant d'abaissemetlt qui réduit le signal de réaction lorsque ce dernier a dépassé le signal analogique, comme ce sera décrit ci-après. Le courant positif provenant de l t ensemble générateur d'impulsions de courant 28 est de l'ordre de 100 fois le courant négatif dans la présente forme de réalisation, mais il peut 8tre modifié pour corriger ce rapport.Pendant la période où le dispositif à courant constant est excité, le courait de sortie positif issu de ce dernier charge un condensateur d'intégration de compression-expansion 30 de façon à amener une formation linéaire de tension aux bornes dudit condensateur. La valeur du condensateur 30 et le courant de polarité positive sont choisis de telle sorte que pendant une impulsion d'horloge (15,6 microsecondes) la formation de tension aux bornes du condensateur soit de 100 nV chaque fois que 4 "un" ou 4 "zérd' interviennent. Comme expliqué ci-dessus, la valeur du courant peut eAtre modifiée et, de ce fait, la vitesse de constitution de la tension peut varier.Pendant une période d'impulsions d'horloge où le dispositif à courant constant 28 fournit un courant de polarité négative au condensateur 30, ce dernier est déchargé et la chute de tension aux bornes dudit condensateur 30 est d'environ 1 mV. La tension aux bornes du condensateur 30 est envoyée à un convertisseur anti-logarithmique.31. Le convertisseur antilogarithmique 31 est disposé de telle sorte que sa sortie 32 soit constituée par un courant anti-logarithrllique fonction de la tension d'entrée comme illustré dans l'équation (3) ci-dessous. Par conséquent, pour des faibles tensions aux bornes du condensateur 30, une variation de tension amène le courant de sortie du convertisseur anti-logarithmique 31 à varier d'une quantité moindre tandis que pour des tensions plus élevée aux bornes du condensateur 30, la même variation de tension produit une variation de courant beaucoup plus importante Il y a lieu de noter que lorsque la vitesse d'occurrence de 4 "un" ou de 4 "zé- ro" dans le registre à décalage 24 est élevée, la tension du condensateur 30 est élevée, c'est-à-dire que la tension de compression-expansion est élevée. La sortie 32 du convertisseur anti-logarithmique est connectée à un modulateur d'amplitude d'impulsions de courant 33. Le modulateur 33 fournit un courant de sortie qui est proportionnel au signal de tension provenant du convertisseur anti logarithmique 31 . Le courant provenant du modulateur 33 est envoyé sur U1) circuit d'întégrat:ion 34 qui convertit le signal de courant en un signal de tension destiné à être renvoyé sur le comparatcu 20 par la connexion 22. La tension à la connexion 22 représente la tension de réaction qui salit le signal d'entrée analogique. Comme expliqué précédemment, la sortie du corz- parateur 20 dépend du fait que le signal analogique est supérieur ou inférieur au signal de réaction.En plus du signal provenant du convertisseur anti-logarithmique 32, le modulateur 33 reçoit un signal digital par l'intermédiaire de la connexion 35 à partir du premier étage du registre à décalage 24. Le signal digital allant sur le modulateur 33 est une connexion de polarité qui établit la polarité de l'excursion ou de l'é- écart du signal de réaction vers le comparateur. Par exemple, si un "zéro" apparat sur la connexion 35 immédiatement après qu'un "un" est apparu, la polarité de l'excursion du signal de réaction est inversée du fait que le signal de réaction a dépassé le signal denturée analogique. Pour une trée analogique "plate" vers le comparateur,le courant de bits allant sur le registre à décalage 24 comprend des un et des zéro alternés et la polarité de ltexcursion ou de l'écart est inversée pour chaque période d'horloge successive. Le décodeur conformément à l'invention est représenté sur la figure 2 et il est essentiellement le meme que le codeur décrit ci-dessus à l'exception que le comparateur 20 est éliminé et qu'il comprend un filtre 36. Le courant digital de bits transmis entre dans le registre à décalage 24 par une entrée 25 et chaque bit est successivement introduit dans le registre à décalage. Le reste du dispositif est identique au codeur jusqu'au circuit d'intégration 34. Le signal de tension provenant du circuit d'intégration 34 du décodeur est le même me que le signal de réaction présent sur la connexion 22 du codeur et ctest,par st ,par concéquent,un signal qui est voisin du signal d'en- trée analogique initiai. Le filtre 36 est destiné à filtrer le signal provenant du circuit d'intégration 34 afin de donner un signal à sa sortie 37 qui est très proche du signal analogique initial s On se réfères maintenant à la figure 3 qui représente un schéma de circuit combiné du convertisseur antiLlogarithmi que 31 et du modulateur d'amplitude d'impulsions de courant 33. La tension aux bornes du condensateur 30, désignée ci-après Vc, est appliquée au convertisseur anti-logarithmique 31 sur la connexion 29 et, par l'intermédiaire d'une résistance 38, sr la base du transistor 39. La base du transistor 39 est couplée par l'intermédiaire d'une résistance 40 à la base d'un autre transistor 41. Les deux -résistances 38 et 40 forment un diviseur de tension. Le transistor 39 est alimenté avec un cou rant de colle-cteur constant I au moyen d'un circuit de réac a tion comprenant un amplificateur opérationnel 42 et une résis tance 43.Le courant I est dérivé d'une source d'alimentation a positive 44 qui est de +5 volt & ns ce cas et il dépend de la valeur d'une résistance en série 45. ta base du transistor 41 est connectée à une source d'alimentation négative 46, qui dans ce cas est de -5 volts. Le fonctionnement du convertisseur anti-logarithmique repose sur la caractéristique courant de collecteur (Ic) - cou- rant base-émetteur (VBE) d'un transistor, caractéristique illustrée par l'équation (1) suivante I = I q VBE (i) c a exp. dans laquelle q = charge d'un électron (Coulombs) K = constante de Boltzman T = température absolue (0K) L'équation illustre le rapport de transfert logarithmique. La tension d'émetteur du transistor 41 est commandée par l'émetteur du transistor 39 à faible impédance et compensée en température, c 'est-à-dire que les tensions d'émetteur des deux transistors sont commandées par V dans le rapport suivant R40 VBE = ------- Vc (2) R38 + R40 40 dans laquelle R40 est la valeur ohmique de la résistance 40 et R38 est la valeur ohmiquc de la résistance 38. Du fait que 1c du transistor 4-1 est représenté par 1R du modulateur d'amplitude d'impulsions de courant 33, il vient IR = Ia exp. qVc . R40 KT R38 + R40 (3) Le courant IR est commuté on polarité par le modulateur 33. Si la tension sur la connexion de polarité 35 vers le modulateur 33 est supérieure à une tension de référence 47 sur la base d'un transistor 48, un autre transistor 49 est rendu conduc teu-r et un courant 1R passe du circuit d'intégration 34 (figu res 1 et 2) vers le collecteur du transistor 49. Si la tension à la connexion de polarité 35 est inférieure à la tension de référence 47, le transistor 49 est bloqué et le transistor 48 est conducteur.Ainsi5 1R provient des deux transistors 50 et 51 équilibrés,connectés sous forme d'un miroir de courant, et un courant IR passe du collecteur du transistor 51 vers le cir cuit d'intégration 34 sur la connexion 52. On se réfèrera maintenant à la figure 4 qui représente le schéma de l'ensemble générateur d'impulsions de courant de compression-expanion 28. Cet ensemble est similaire au modula teur 33 et consiste essentiellement en quatre transistors 53, 54, 55 et 56 connectés comme représenté. La référence 62 repré sente une source à courant constant I . La connexion 57 va vers a le convertisseur anti-logarithmique 31 et le condensateur 30, tandis que la connexion 58 représente la connexion provenant de l'ensemble logique de compression-expansion 27 et elle est appliquée à la base du transistor 54 par l'intermédiaire de la résistance 59.Si la tension sur la connexion 58 (appelée ci après commande de compression-expansion) est supérieure à la tension de référence 47, le transistor 54 est conducteur et un courant I passe du condensateur 30 vers le collecteur du tran a sistor 54. Si la tension de la commande de compression-expansion est inférieure à la tension de référence 47, le transistor 53 est conducteur et le transistor 54 est bloqué. La tension aux bornes de la résistance GO, soit VR, est égale au produit laR dans lequel R est la val-eur ohmique de la résistance 60.Une au tre résistance 61, connectée sur l'émetteur du transistor 56, présente une valeur égale à dR où d est choisi dans ce cas égal à 100. La tension aux bornes de dR est sensiblement égale à I R et par conséquent un courant d'environ Tr passe du collec a teur du transistor 56 vers le condensateur 30. En ajustant la valeur de la résistance 61, c'est-à-dire en modifiant d, le rapport entre ltécartd'augmen-ation et l'écart de diminution peut être modifie. Le fXonctionnement du convertisseur A/D de la figure 1 peut être expliqué en considérant une entrée sinusoldale sur le comparateur 20. Au départ, lorsque la sinusolde croît, il n'existe pas de signal.de réaction et le premier bit provenant du comparateur est un"un"digital. Le "un" est envoyé sur le registre à décalage 24 et il est stocké dans la première rangée. Le"un"digital de la première rangée est transmis-vers le modulateur 33 par la connexion de polarité 35. Le modulateur 33 ame- ne un signal 'a être envoyé en retour sur le comparateur 20 et l'écart de ce signal de réaction est très faible et dépend de la valeur du bruit de fond entrant dans ensemble avant l'en- trée- sinusoidale. Pendant la période d'impulsion d'horloge suivante, la tension de réaction est encore très inférieure au signal analogique et, de ce fait, un nouveau "un" est envoyé sur le registre à décalage et le "un' initial est décalé sur la deuxième rangée. La connexion de polarité 35 constitue une sortie du modulateur 33 de la meme façon que ci-dessus et un nouveau signal de réaction du meme écart que précédemment est ajouté au signal précédent et envoyé en retour sur lé -compara- teur. Le fonctionnement se poursuit de .cette façon et le signal de réaction augmente de façon approximativement linéaire jus qutà ce que 4 "un" apparaissent dans le registre à décalage 24. Lors de la détection de 4 "un" , l'ensemble logique 27 déclenche l'ensemble générateur d'impulsions de courant de fa çon qu'un courant constant soit envoyé dans le condensateur 30 pour augmenter de ce fait l'écart du signal additionné au signal de réaction.Le-signal de réaction est ainsi amené à attaquer le signal analogique d'un taux plus élevé que précé demment. Cependant, le signal du convertisseur anti-logarithmique 31 est, jusqu'à maintenant, à un faible niveau et par con séquent la sortie du convertisseur anti-logarithmique est inférieure à son entrée. Le signal de réaction est encore inférieur au signal analogique et pendant la période d'impulsion d'horloge suivante, un nouveau "un" est envoyé du comparateur 20 vers le registre à décalage ;Si4. Le circuit logique détecte à nouveau 4 "un't dans le registre à décalage et fait avancer le dispositif générateur de courant constant pour augmenter à nouveau 11 écart du signal ajouté au signal de réaction.Le processus se poursuit au fur et à mesure que des "5n'8 entrent dans le registre à décalage 24. Cependant, le signal d'entrée sur le convertisseur anti-logarithmique 31 atteint rapidement une valeur telle que la sortie dudit convertisseur dépasse l'en- trée. Par conséquent, le taux auquel le signal de réaction attaque le signal analogique augmente rapidement et le signal de réaction dépasse rapidement le signal analogique. A la première impulsion d'horloge suivant le fait que le signal de réaction a dépassé le signal analogique, le comparateur 20 produit un "zéro" sur le registre à décalage 24. L'ensemble logique ne dirige pas 4 bits similaires consécutifs,et par consé- quent,il n'y a pas de sortie vers l'ensemble d'impulsions de courant 28.L'ensemble d'impulsions-de courant 28 fournit donc un courant de polarité -ve qui commence à décharger le condensa teur 30 et à réduire la tension V sur le convertisseur anti c logarithmique 31. De meme, la connexion de polarité 35 est maintenant un "zéro", de sorte que l'excursion du signal de réaction est soustraite des valeurs précédentes. La valeur de l'écart est inférieure à celle des périodes d'impulsions d'horloge du fait de la charge moindre du condensateur 30. Le signal de réaction continue à surmoduler le signal analogique dans des sens opposés, mais chaque fois d'une quantité réduite jusqu'à ce quel'écart minimum soit atteint et que la surnl1odu7ation soit à un minimum. La figure 5 représente un signal 64 de suramplification uniforme qui est envoyé sur le codeur digital selon 1 'invention pour former le courant digital de bits 67 qui est transmis sur la ligne. Au signal de suramplification 64 sont superposes le signal de réaction 66 qui résulte de la compressnon-expan- sion non linéaire du dispositif ainsi qu'un signal de réaction 65 qui résulte d'une compression-expansion linéaire d'un dispositif de l'art antérieur.Les signaux de réaction sont également des signaux qui pourraient être reconstitués dans les décodeurs selon l'invention et selon l'art antérieur, res- pectivement,-bien qu'un filtre approprié permette que le signal reconstitué s'approche de plus près du signal d'entrée analogique. La différence essentielle entre la compression-expansion linéaire et non linéaire réside dans le fait qu'un dispositif à compression-expansion linéaire ne peut s-eulement que modifier l'écart du signal de réaction ou du signal reconstitué d'une valeur fixe à la réception d'un signal, vers une augmentation d'écart, tandis que la compression-expansion non linéaire utilisant un convertisseur anti-logarithmique modifie l'écart d'une fraction de l'écart antérieur .En d'autres termes, pour une compression-expansion. linéaire Nouvel écart = ancien écart + constante (c) Pour une compression-expansion non linéaire Nouvel écart = ancien écart 4 ancien écart multiplié par une constante (k) Ainsi, pour une suramplification la compression-expansion non linéaire attaque de la façon représentée par la courbe 66 tandis qu'une compression-expansion linéaire mettra plus de temps pour atteindre le même ecarteomme représenté par la courbe 65. Il y a lieu de noter que si la constante (c) était suffisamment élevée pour que le dispositif soumis à la expansion linéaire soit attaqué en même temps que le dispositif/ linéaire, le fonctionnement du dispositif linéaire serait très instable à des niveaux d'entrée faibles. La figure 6 est semblable à la figure 5 mais représente le fonctionnement des opérations de compression-exparsion non linéaire utilisé dans la présente invention ainsi que la com pression-e.xr)ansien linéaire de l'art antérieur pour un signai d'entrée analogique dont la racine carrée moyenne (RMS) est constante mais qui a des variations supérieures de pente sur un cycle unique. La compression-expansion linéaire représentée par la référence 65 ajuste l'écart de façon sensiblement proportionnelle à la pente moyenne (-temps de ligne moyen) et ainsi l'écart n'est pas. de grandeur suffisante pour suivre les régions à pente élevée du signal avec une faible distorsion.Un dispositif ayant l'effet de compression-expansion non linéaire rapide de la forme de réalisation ci-dessus peut modifier l'écart au sein d'une période de signal et par conséquent peut & - taquer de façon telle qu'il suive des pentes instantanées élevées et retarder de façon telle qu'il suive des pentes instanta nées faibles, ctest-à-dire que l'effet de compression-expansion ajuste l'écart de façon à-suivre la pente instantanée et peut suivre le signal analogique représenté. Il y a lieu de noter à partir de ce qui précède que la présente invention fournit un perfectionnement considérable par rapport aux dispositifs de l'art antérieur. L'utilisation d'un ensemble d'impulsions de courant 28 qui peut engendrer des coww rants d'augmentation et-de diminution permet à l'écart d'être réduit plus rapidement lorsqu'une surmodulation intervient. En outre, 11 utilisation d'un convertisseur anti-logarithmique 31 ou d'un autre dispositif approprié permet à l'écart d'être réduit pour les signaux à faible niveau et d'etre augmenté rapidement-pour une augmentation soudaine du niveau du signal analogique; ce qui donne ainsi des possibilités de poursuite très améliorées. Conformément à une variante de la forme de réalisation précédente, lteffet de compression-expansion peut être destin à détecter d'avantage ou moins que 4 bits de données en modifiant le nombre de bits du registre à décalage 24 et, en consé- quence, l'ensemble logique de compression-expansion 27. De mêne, le convertisseur anti-logarithmique pourrait comprendre un dispositif résistif susceptible de-produire un certain nombre de fonctions linéaires dc pentes différentes s'approchent de la fonction ant -logarithnzique continue de la forme de réalisation ci-dessus. Bien entendu, les grandeurs des tensions et des fréquences peuvent également être modifiées pour s'appliquer à des applications particulières du dispositif. La forme de réalisation décrite o,-dessus peut avoir en particulier une grande utilité dans les dispositifs téléphoniques à standards automatiques d'abonnés. Il est bien entendu que la présente invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et qu'on pourra y apporter toute équivalence technique sans sortir de son cadre qui est défini dans les revendications annexées. REVFNDI DILATIONS 1. Convertisseur analogique/digital ou digitril/analo gique, dans lequel un signal de réaction est comparé avec le signal d'entrée analogique ou utilisé pour recolstituer le signal analogique, respectivement, ledit signal de réaction dépendant des bits digitaux de la sortie de la séquence de bits ou de son entrée sur le convertisseur, respectivement, convertisseur caractérisé par le fait qu'il comprend un circuit de compression-expansion comprenant un organe de détection de la présence d'une séquence particulière de bits dans ledit courant de bits et un organe destiné à fournir un signal de compressionexpansion pour la modulation dudit signal de réaction, ledit signal de compression-expansion ayant une caractéristique non linéaire l'amenant à changer dans un premier sens d'une quantité qui est élevée si la vitesse doccurrence de ladite séquence de bits est élevée et dlune quantité faible si la vitesse d'occurrence de ladite séquence de bits est faible, et l'amenant à se modifier en sens opposé lorsque ladite séquence n'est pas détectée, d'une quantité qui est élevée lorsque ledit signal de compression-expansion est élevé et d'une quantité faible lorsque ledit signal de compression-expansion est faible. 2. Convertisseur selon la revendication 1, caractérisé par le fait que la caractéristique non linéaire est une carac éristique continue. 3. Convertisseur selon l'une quelconque des revendications 1 ou 2, caractérisé par le fait que la caractéristique non linéaire est fournie par un convertisseur anti-logarithmique qui fait partie de l'organe de production d'un signal de compression-expansion, ce signal étant constitué par la sortie du convertisseur anti-logarithmique et étant une fonction antilogarithmique de son entrée. 4. Convertisseur selon la revendication 3, caractérisé par le fait que l'organe destiné à produire un signal de com pression-expansion comprend un ensemble générateur d'ir.1pulsions de courant qui fournit un courant constant destiné à modifier la tension d'un condensateur dans un premier sens lorsque la séquence particulière de bits est détectée et un courant constant pour modifier la tension dudit condensateur dans le sens opposé lorsque ladite séquence n'est pas détectée, la tension sur ledit condensateur fournissant un signal moletant ou desce- dant linéairement qui est envoyé sur l'entrée du convertisseur anti-logarithmique. 5. Convertisseur selon la revendication 4, caractérisé par le fait que le courant constant lors de la détection de ladite séquence est de l'ordre de 100 fois plus élevé que le courant constant en l'absence de détection de ladite séquence. 6. Convertisseur selon l'une quelconque des revendications 4 ou 5, caractérisé par le -fait que la sortie du convertisseur anti-logarithmique est constituée par un signal de courant envoyé sur un modulateur d'amplitude dtimpulsions de courant qui détermine si ladite sortie est ajoutée à ou soustraite du signal de réaction de la période d'impulsions d'horloge précédente, ledit modulateur recevant le dernier bit de ladite séquence particulière afin d'effectuer ladite détermination. 7. Convertisseur selon la revendication 6, caractérisé par le fait que le convertisseur anti-logarithmique comprend deux transistors connectés en émetteur commun , d'un premier transistor étant compensé en température et étant adapté à fournir la tension dudit condensateur sur l'émetteur de l'autre transistor, le courant de collecteur de l'autre transistor donnant la sortie qui constitue une fonction antilogarithmique de la tension dudit condensateur. 8 Convertisseur selon l'une quelconque des revendications 4 à 7, caractérisé par le fait que l'ensemble d'impulsions de courant comprend une source de courant constant et un premier circuit à transistors fonctionnant comme commutateur à deux voies et, en réponse à ladite détection, qui est commuté dans une position telle que ladite source à courant constant reçoive du courant à partir dudit condensateur, ledit premier circuit à transistors étant commuté dans l'autre position en absence de détection pour amener un second circuit à transistors comprenant deux transistolss, à fournir un courant audit condensateur qui est inférieur au courant fourni par ledit condensateur et qui est fonction du rapport d'un ensemble de deux résistances dont chacune est connectée à l'émetteur d'un transistor respectif dudit second circuit à transistors. 9. Convertisseur selon l'une quelconque des revendications 6 à 8, caractérisé par le fait que la sortie du modulateur est connectée à un circuit atintégration qui convertit la sortie du modulateur à partir d'un signal de courant en signal de tension et qui arène également ledit signal de tension à être ajouté à ou soustrait-du signal de réaction de la période d'horloge préeédente, suivant le cas. 10. Convertisseur selon l'une quelconque des revendications 1 à 9, caractérisé par le fait que le signal de réaction est envoyé sur un-comparateur qui compare le signal de réaction avec le signal analogique destiné à être converti et forme un "un" digital si le signal de réaction est inférieur au signal analogique et un "zéro" digital si le signal de réaction est su périeur au signal analogique, pendant chaque période d'impulsions d'horloge. 11. Convertisseur selon l'une quelconque des revendi- cations 1 à 10, caractérisé par- le fait que le signal de réaction est envoyé sur un filtre destiné à filtrer les modifications brusques dans le signal de réaction de façon à donner un signal qui s'approche du signal analogique initial. 12. Convertisseur selon l'une quelconque des revendications 2 a 13, caractérisé par le fait que le nombre prédéterminé de bits semblables est de 4 bits qui sont détectés par un registre à décalage du courant digital dc bits et qu'il comprend un ensemble logique qui fournit une sqrtie lorsque 4 "un " ou 4 "zéro " sont présents dans ledit registre à décalage.