La présente invention concerne une matrice comportant plusieurs éléments de mémoire, chacun d'eux contenant une première diode ayant une première durée de vie des porteurs minoritaires et une seconde diode ayant une seconde durée de vie des porteurs mino-5 ritaires, un dispositif d'écriture propre à polariser dans le sens direct un élément de mémoire sélectionné et à emmagasiner l'une de deux quantités de charge différentes dans la masse de la première diode. Dans les systèmes d'emmagasinage à libre accès il est 10 souvent avantageux d'agencer les éléments de mémoire en une matrice croisée. Une telle matrice comprend usuellement deux ensembles orthogonaux de circuits de sélection. Ces circuits de sélection sont interconnectés en leurs points d'intersection par des circuits de charge qui comprennent des éléments de mémoire. Ceux-ci sont sou-15 vent des dispositifs à semi-conducteur. Certaines mémoires à semi-conducteur connues comportent des éléments dans lesquels des diodes à stockage de charge sont utilisées pour conserver les bits d'information. Les éléments de ce type fonctionnent d'une manière bien connue. 20 Par exemple, lorsqu'on applique une polarisation directe à une diode à stockage de charge, un courant direct s'établit dans la diode. Pendant le passage de ce courant direct, la diode présente une faible impédance au courant. Ce courant direct provoque le stockage de porteurs minoritaires dans la structure cristalline du 25 matériau semi-conducteur de la diode, structure cristalline que l'on appelle souvent la masse de la diode. Les bits d'information peuvent être emmagasinés dans la masse de la diode sous la forme de l'une ou l'autre de deux quantités de charge de porteurs minoritaires différentes. 30 On sait que dans les limites de la capacité de stockage maximale d'une diode quelconque, la quantité de charge de porteurs minoritaires qui s'y trouve stockée par le courant direct est proportionnelle à l'intensité du courant traversant la diode pendant une période de temps prédéterminée. Dans cette période de temps 35 il est donc possible de stocker une petite quantité de charge représentant un bit "0" en établissant dans la diode un courant direct de faible intensité. Durant une période de temps similaire, on peut stocker une grande quantité de charge représentant un bit "1" en établissant dans la diode un courant direct d'intensité élevée. 70 36209 2 2064203 La quantité de charge de porteurs minoritaires ainsi stockée dans une diode à stockage de charge peut être conservée pendant une courte période après qu'ait cessé le courant direct. Lorsque plus aucun courant direct ne traverse la diode et en 5 l'absence de polarisation inverse, la quantité de charge de porteurs minoritaires diminue par suite de la recombinaison de ceux-ci les uns avec les autres de part et d'autre de la jonction de la diode. Cette recombinaison des porteurs minoritaires est complète après un laps de temps appelé temps de durée de vie des porteurs 10 minoritaires de la diode, temps qui est généralement inférieur à une microseconde. En l'absence de polarisation directe et de polarisation inverse, la charge représentant un bit d'information peut être stockée aussi longtemps que la charge subsistant dans la diode 15 est suffisante pour déterminer si un bit "0" ou un bit "1" a été emmagasiné initialement dans la diode. Dans les éléments de mémoire à diodes connus la durée d'emmagasinage maximum est limitée à la durée de vie des porteurs minoritaires des diodes à stockage de charge qui y sont utilisées. 20 Les bits d'information emmagasinés dans une unité de mé moire à diodes à stockage de charge peuvent être lus en appliquant une polarisation inverse. A tout moment après qu'une charge représentant un bit d'information ait été stockée dans la diode mais avant l'expiration du temps de vie des porteurs minoritaires dans 25 la diode, une tension de polarisation inverse provoque une décharge de la charge stockée. Cette décharge donne naissance à un courant inverse dans la diode jusqu'à ce que la charge qui y est stockée soit complètement déchargée. Si l'intensité du courant inverse est limitée par le circuit, la durée de l'impulsion de courant 30 inverse est proportionnelle à la quantité de charge stockée dans la diode. Pendant que le courant inverse traverse la diode, l'impédance de celle-ci est très faible. Immédiatement après que la charge soit complètement déchargée, l'impédance de la diode recouvre une valeur élevée qui empêche la conduction. Lorsqu'un bit "1" 35 est emmagasiné, la quantité de charge stockée est supérieure à la quantité de charge stockée lorsqu'un bit "0" est emmagasiné. Le courant inverse résultant dure donc plus longtemps lorsqu'un bit "1 est emmagasiné que lorsque c'est un bit "0" qui est emmagasiné. Pendant la phase de lecture, un amplificateur de lecture détermine si c'est un bit "0" ou un bit "1" qui a été emmagasiné 70 36209 3 2064203 lors de la dernière opération d'écriture. En conditionnant un amplificateur de lecture en sorte de déterminer l'intensité du courant inverse à un instant prédéterminé après que la polarisation inverse ait été appliquée, le courant aura une intensité élevée si 5 c'est un bit "1" qui a été emmagasiné ou une intensité très faible si c'est un bit "0" qui a été emmagasiné. Une mémoire de ce genre ne peut être utilisée dans tous les systèmes d'ordinateurs qui exigent une mémoire temporaire à libre accès sans devoir régénérer périodiquement l'information emma-10 gasinée. Dans certains systèmes d'ordinateurs, une mémoire temporaire doit emmagasiner' des bits d'information pendant un laps de temps supérieur à la durée de vie des porteurs minoritaires des diodes à stockage de charge. Comme on l'a dit plus-haut, les mémoires connues qui utilisent des diodes à stockage de charge ont 15 une persistance d'emmagasinage limitée à une durée équivalente à la durée de vie des porteurs minoritaires des diodes à stockage de charge.. C'est pourquoi, à moins que l'information emmagasinée ne soit régénérée périodiquement, ces mémoires ne peuvent être utilisées dans des mémoires à libre accès qui doivent conserver l'infor-20 mation emmagasinée pendant un laps de temps qui dépasse la durée de vie des porteurs minoritaires des diodes à stockage de charge. Toutefois, bien qu'elles aient une persistance d'emmagasinage très limitée, les diodes à stockage de charge constituent néanmoins des composants appréciés pour les éléments de mémoire va-25 riables. Pour être d'un coût total faible, les mémoires qui comportent un grand nombre d'éléments de mémoire doivent utiliser des éléments de mémoire qui sont eux-mêmes aussi peu coûteux que possible. Les éléments de mémoire à diodes réalisés sous forme de circuits intégrés sont habituellement moins coûteux que les autres types 30 d'éléments de mémoire connus. Pour qu'une mémoire à grand nombre d'éléments soit peu coûteuse il est donc souhaitable d'utiliser des éléments de mémoire à diodes. C'est pourquoi il était opportun de chercher à augmenter la durée d'emmagasinage des éléments de mémoire à diodes de manière 35 que des éléments de mémoire à diodes peu coûteux puissent être utilisés dans des mémoires variables qui doivent emmagasiner des bits d'information pendant un laps de temps supérieur à la durée de vie des porteurs minoritaires, dans les diodes. L'invention apporte une solution au problème évoqué ci-dessus. Elle procure une mémoire à matrice croisée se caractérisant 70 36209 k 2064203 en ce qu'elle comprend des moyens pour polariser en inverse i?élément de mémoire,sélectionner et transférer la quantité de charge stockée dans la masse de la première diode vers une capacité de jonction de la seconde diode. La mémoire selon l'invention compor-5 te donc des paires de diodes connectées en série en sorte que leurs effets s'additionnent . Les deux diodes ont des durées de vie des porteurs minoritaires différentes. Un bit d'information est inscrit dans un élément de mémoire sélectionné quelconque en polarisant dans le sens direct les deux diodes de l'élément de mémoire 10 sélectionné de manière à stocker' une charge de porteurs minoritaires dans la masse de la diode ayant la durée de vie de porteurs minoritaires la plus longue. Ensuite, lorsqu'une tension de polarisation inverse est appliquée sur les deux diodes, la charge stockée se trouve transférée vers la capacité de jonction de la diode 15 ayant la durée de vie de porteurs minoritaires la plus courte, et cette charge s'y trouve stockée. Une rampe de tension de polarisation directe appliquée ensuite à l'élément de mémoire sélectionné provoque l'extraction du bit d'information qui s'y trouve emmagasiné. 20 L'invention apparaîtra plus clairement à la lecture de la description qui va suivre, faite en regard des dessins joints sur lesquels: La figure 1 est un schéma d'une mémoire à matrice de points de croisement selon l'invention; 25 - la figure 2 est un schéma d'un circuit de sélection utilisé dans la mémoire de la figure 1 ; - la figure 3 est un schéma d'un circuit de commande utilisé dans la mémoire de la figure 1 ; - la figure 4 est un schéma d'un autre circuit de sélec-30 tion utilisé dans la mémoire de la figure 1 ; - la figure 5 montre l'allure d'une tension en rampé utilisée pour extraire des bits d'information d'éléments de mémoire sélectionnés ; - la figure 6 montre des ondes de courant de lecture pro-35 duites par un élément de mémoire quelconque sélectionné dans la mémoire à matrice selon l'invention. Le schéma de la figure 1 montre plusieurs éléments de mémoire à deux diodes 20, 21, 22 et 23 disposés en une matrice à lignes croisées. Une borne de chacun des éléments de mémoire est connectée à un de plusieurs conducteurs de sélection verticaux 70 36209 5 2064203 , X2 et une autre borne de chacun des éléments de mémoire est connectée à un de plusieurs conducteurs de sélection horizontaux , Yg. Chaque élément de mémoire a donc une borne connectée à un conducteur de sélection vertical et une borne connectée à un con-5 ducteur de sélection horizontal. L'élément de mémoire 20, par exemple, est connecté au conducteur vertical et au conducteur horizontal Y^ . La figure 1 ne montre que quatre éléments de mémoire mais il est bien entendu que les principes de l'invention s'appliquent 10 tout aussi bien à des mémoires comptant plus de quatre éléments de mémoire. Le nombre de conducteurs de sélection et le nombre de circuits de sélection varient d'après le nombre d'éléments de mémoire prévus dans une forme de réalisation particulière quelconque de l'invention. 15 Les opérations d'écriture et de lecture sont effectuées en faisant passer simultanément un courant dans les conducteurs de sélection vertical et horizontal connectés à l'élément de mémoire sélectionné. Les circuits de sélection 30 et 31 sélectionnent les conducteurs de sélection verticaux X^ et X^, respectivement, 20 pour les opérations d'écriture et de lecture. Les circuits de sélection 40 et 41 sélectionnent les conducteurs de sélection horizontaux Y1 et Yg, respectivement, pour les opérations d'écriture et de lecture. Un circuit de commande de lecture-écriture 50 applique aux conducteurs de sélection horizontaux Y^ et Yg les cou-25 rants d'excitation de lecture et d'écriture. Tout signal d'information extrait de l'un des éléments de mémoire est acheminé par les conducteurs verticaux X^ et X2 vers un détecteur de courant à faible impédance 60. L'élément de mémoire 20, qui est un élément de mémoire 30 typique, comprend deux diodes 26 et 27 ayant des durées de vie des porteurs minoritaires différentes et T2. La combinaison série des diodes 26 et 27 doit avoir une caractéristique de conduction dans laquelle l'intensité maximale de 3mr courant inverse est inférieure à 1 nanoampère en réponse à une tensiond e polarisa-35 tion inverse de quelques volts. Ces conditions sont aisément satisfaites en combinant en série une diode Schottky à haute barrière d'énergie, telle que la diode 26, et une diode à stockage de charge, telle que la diode 27. Une diode Schottky à haute barrière d'énergie est une diode métal-semiconducteur qui ne stocke à peu près pas de porteurs 70 36209 6 206.4203 minoritaires pendant qu'elle est conductrice et qui repasse rapidement de son état d'impédance en court-circuit à son état d'impédance en circuit ouvert lorsqu'une polarisation inverse lui est appliquée immédiatement après qu'elle a été rendue conductrice. 5 Comme cette diode ne stocke pratiquement pas de porteurs minoritaires, la durée de vie de ceux-ci est pratiquement nulle. Le lecteur trouvera une description plus détaillée de cette diode dans un article de M. P. Lepselter et S.M. Sze paru dans le Bell System Technical Journal, volume 47, page 195, sous le titre: "Silicon 10 Schottky Barrier Diode With Near-Ideal I-V Characteristies". Une diode à stockage de charge est une diode à jonction P-N classique qui stocke des porteurs minoritaires pendant qu'elle est conductrice et qui exige un temps relativement long pour décharger les porteurs minoritaires stockés lorsqu'une polarisation 15 inverse lui est appliquée immédiatement après qu'elle a été conductrice. La durée de vie X^ des porteurs minoritaires de cette diode est beaucoup plus grande que la durée de vie des porteurs de la diode Schottky. Le lecteur trouvera une description détaillée du phénomène du stockage de charge dans les diodes à jonction 20 P-N dans un article de J-L. Moll, S. Krakauer et R. Shen, paru dans les Proceedings of the IRE, janvier 1962, page 43, sous le titre: "P-N Junction Charge-Storage Diodes". Un bit d'information emmagasiné dans l'élément de mémoire 20 a donc la forme d'une charge stockée soit dans la masse de la 25 diode 27, soit dans la capacité de la jonction de la diode Schottky 26. Les éléments de mémoire 20 à 23 peuvent être soumis à quatre types de fonctionnement différents, à savoir: 1) attente, 2)écriture, 3) emmagasinage et 4) lecture. On va décrire ces qua-30 tre types de fonctionnement successivement ci-après. 1.- Fonctionnement d' attente. Pendant ce type de fonctionnement, les conducteurs horizontaux Y.j et Yg sont maintenus à un potentiel inférieur à celui des conducteurs verticaux et X^. Les anodes des diodes des élé-35 ments de mémoire étant connectées aux conducteurs horizontaux et leurs cathodes étant connectées aux conducteurs verticaux, les deux diodes de chaque élément de mémoire sont polarisées en sens inverse et sont donc bloquées. Pendant le fonctionnement d'attente, le potentiel des conducteurs horizontaux Y^ et Y-> est déterminé par leurs circuits 70 36209 7 2064203 de sélection horizontale associés 40 et 41 et par le circuit de commande de lecture-écriture 50. En même temps, le potentiel des conducteurs verticaux et Xg est déterminé par un circuit comprenant la source d'alimentation 70, les circuits de sélec-5 tion verticale 30 et 31, le détecteur à basse impédance 60 et la source d'alimentation 75. Chacune des sources d'alimentation 70 et 75 est représentée schématiquement sur la figure 1 par un signe plus encerclé. On veut indiquer ainsi que le noeud correspondant du circuit est 10 connecté au pôle positif d'une source d'alimentation dont le pôle négatif est connecté à la terre. Cette même représentation sera utilisée sur les autres figures. Lorsqu'une source d'alimentation y sera symbolisée par un signe moins encerclé, cela indiquera que le noeud correspondant du circuit est connecté au pôle négatif 15 d'une source d'alimentation dont le pôle positif est connecté à la terre. La figure 2 montre un exemple de montage utilisé pour le circuit de sélection horizontale 40. La borne de sortie 39 est directement connectée à une extrémité du conducteur de sélection Y^ 20 qui est également représenté sur la figure 1. Sur celle-ci on voit que l'autre extrémité du conducteur Y^ est connectée au circuit de commande de lecture-écriture 50 par l'intermédiaire d'une diode à stockage de charge 72. Le circuit de sélection horizontale représenté sur la fi-25 gure 2 comprend un étage séparateur de phase à transistor classique 42 excitant un étage push-pull 43-44, lequel débite dans une entrée d'un circuit OU à diodes 45. L'autre entrée de celui-ci est connectée à une source de tension positive 46. Durant le fonctionnement d'attente, un potentiel positif 30 est appliqué à la borne d'entrée 47, rendant ainsi conducteurs le transistor séparateur de phase 42 et le transistor 44, tandis que le transistor 43 se trouve bloqué. Un potentiel négatif est appliqué à une entrée du circuit OU 45 à travers le transistor 44. La diode 48 se trouve donc bloquée et un potentiel relativement bas, 35 voisin du potentiel de terre, se trouve dès lors appliqué à la borne de sortie 39 et au conducteur de sélection horizontal Y^. La figure 3 montre un exemple de montage utilisé pour le circuit de commande de lecture-écriture 50. Ce circuit comprend un circuit OU à diodes à trois entrées suivi d'un circuit emitter» follower 53. Durant le fonctionnement d'attente, tous les signaux 70 36209 a 2064203 qui sont appliqués au circuit de commande 50 sont au potentiel de terre. Le transistor 53 se trouve alors bloqué et un potentiel de terre est transmis à la borne de sortie 51 a travers les résistances 52 et 54. 5 On a vu que durant le fonctionnement d'attente le circuit de sélection 40 de la figure 1 applique un faible potentiel, voisin du potentiel de terre, à une extrémité du conducteur de sélection horizontal Y^. Le circuit de commande de lecture-écriture 50 applique un potentiel de terre à l'autre extrémité du conducteur 10 horizontal Y^. Le faible potentiel mentionné plus haut est cependant insuffisant pour polariser la diode 72 dans le sens direct et aucune charge ne se trouve donc stockée dans celle-ci. En conséquence, la potentiel du conducteur horizontal Y^ est maintenu à un potentiel voisin du potentiel de terre durant l'opération. 15 Le potentiel présent sur le conducteur horizontal Y^ est maintenu d'une façon similaire à un potentiel voisin du potentiel de terre par le circuit de sélection horizontale 41 et le circuit de commande 50. Le circuit de sélection horizontale 41 est évidemment similaire au circuit 40 de la figure 2. 20 Sur la figure 1 le conducteur vertical est maintenu à un potentiel -positif relativement élevé, déterminé par les niveaux de potentiel de la source 70 et par le circuit de sélection verticale 30. La figure 4 montre un exemple de montage utilisé pour le 25 circuit de sélection verticale30. Ce circuit comprend un commutateur à transistor classique qui se trouve ouvert par l'application d'un potentiel dé terre durant le fonctionnement d'attente. Comme le transistor 33 est connecté à la source 70 par l'intermédiaire de la résistance 34 sur la figure 4 et de la résistance 35- sur la fi- 30 gure 1, et comme le transistor est bloqué durant le fonctionnement d'attente, la sortie du circuit de sélection verticale 30 est maintenue à un potentiel positif élevé durant le fonctionnement d'attente. Ce potentiel positif est appliqué au conducteur vertical X^ à travers la résistance 36 afin de maintenir ce conducteur au poten-35 tiel positif élevé durant le fonctionnement d'attente. Le potentiel de la source 75 est inférieur au potentiel des conducteurs verticaux de sorte que les diodes 78 et 78' sur la figure 1 se trouvent polarisées en sens inverse. Le conducteur vertical est également maintenu à un potentiel élevé durant le fonctionnement d'attente. Le circuit de 70 36209 9 2064203 sélection verticale 31, qui est similaire au circuit 30 de la figure 4, commande le potentiel appliqué au conducteur vertical X2» Durant le fonctionnement d'attente, les conducteurs horizontaux Y.j et Yg sont donc maintenus à un potentiel voisin du po« 5 tentiel de terre et les conducteurs verticaux X.j et Xg sont maintenus à un potentiel positif relativement élevé. Il en résulte que les deux diodes de chacun des éléments de mémoire 20, 21} 22 et 23 sont polarisées en sens inverse et sont donc bloquées. Lespotentiels sur les conducteurs X^, X^, Y^ et Yg sont cependant tels que les 10 diodes à stockage de charge 72, 72', 78 et 78' soient polarisées en inverse. 2.- Ecriture. Durant une opération d'écriture, un courant est appliqué 15 à un conducteur horizontal et à un conducteur vertical en vue de sélectionner un des éléments de mémoire. On va décrire cette opé- -ration pour l'élément de mémoire typique 20. Pour sélectionner l'élément de mémoire 20, on modifie le potentiel du conducteur horizontal Y^ au moyen du'circuit de sélection hori-20 zontale 40 et on modifie le potentiel du conducteur vertical X^ au moyen du circuit de sélection verticale 30. Les circuits de sélection 30 et 40 sont validés en sorte de modifier le potentiel des conducteurs X^ et Y^, respectivement, lorsque des signaux d'entrée sont appliqués simultanément aux circuits 30 et 40. Pendant 25 qu'est modifié le potentiel sur les conducteurs X^ et Y^, le conducteur vertical est maintenu au même potentiel haut que celui utilisé pour le fonctionnement d'attente. Pendant ce temps, le circuit de sélection 41 maintient sur le conducteur horizontal Yg le même potentiel bas que pendant le fonctionnement d'attente. 30 Un potentiel positif est appliqué à la borne 37 (voir fi gure 4) du circuit de sélection verticale 30 de sorte que le transistor 33 est rendu conducteur et transmet un potentiel de terre à la borne de sortie 32. Ce potentiel de terre est ensuite amené jusqu'au conducteur vertical X^ à travers la résistance 36 (voir 35 figure 1). Le courant de sélection s'écoule depuis la source 75 à travers la diode 78, le conducteur vertical X^ et la résistance 36 jusqu'au circuit de sélection 30. Des porteurs minoritaires se trouvent ainsi stockés dans la diode 78. D'autre part, un potentiel de terre est appliqué à la borne d'entrée V7 (voir figure 2) du circuit de sélection 40, ce qui a pour effet de bloquer le transistor 42. Le transistor 43 se trouve 70 36209 10 2064203 dès lors rendu conducteur tandis que le transistor 44 est bloqué. Un faible potentiel positif-est ainsi appliqué par 1 "■ intermédiaire du transistor 43 à l'anode de la diode 49 faisant partie du circuit OU 45. travers-celui-ci le faible potentiel positif se 5 trouve donc appliqué à l'extrémité gauche du conducteur horizontal 41. Ce potentiel est suffisant pour polariser la diode 72 (voir figure 1) dans le sens direct, et celle-ci stocke dès lors la charge de porteurs minoritaires. Ensuite et tandis que les conducteurs X1 et Y^ restent 10 sélectionnés, l'extrémité droite du conducteur horizontal Y^ se trouve connectée à un de deux potentiels positifs engendrés par le circuit de commande de lecture-écriture 50. On a vu (figure 3) que l'une ou lTautre des entrées "0" et "1" du circuit de commande 50 peut recevoir un signal. On supposera, à titre d'exemple, que 15 c'est l'entrée "1" qui reçoit un signal de potentiel positif relativement élevé. Le signal apparaissant à la sortie 51 est alors également à un potentiel positif relativement élevé, ce potentiel étant appliqué au conducteur horizontal Y^ à travers la diode 72 (voir figure 1). La diode 72 est capable de transmettre un tel si-20 gnal au conducteur horizontal Y^ car des porteurs minoritaires, précédemment stockés dans la diode à stockage de charge 72, se déchargent et donnent naissance à un courant inverse dans la diode 72 en réponse à la tension de polarisation inverse qui lui est appliquée. Le potentiel positif minimum qui doit être présent à la sortie 51 25 du circuit de commande 50 pour inscrire un "1" est d'un niveau suffisant pour faire passer un courant à travers la diode 72, les deux diodes de l'élément de mémoire 20, et la résistance 36 sur la figure 1, et à travers la résistance 34 et le transistor 33 sur la figure 4. 30 En conséquence, le conducteur horizontal Y1 se voit ap pliquer un potentiel positif relativement élevé à son extrémité gauche et un potentiel positif relativement élevé à son extrémité droite, établissant sur le conducteur Y^ un potentiel positif dont le niveau est bien supérieur au potentiel de terre qui lui est 35 appliqué pendant le fonctionnement d'attente. En même temps et comme on l'a vu plus haut, le conducteur vertical X^ est maintenu à un potentiel voisin du potentiel de terre par le circuit de.sélection verticale 30. Les diodes 26 et 27 dans l'élément de mémoire 20 sont donc polarisées dans le sens direct et des porteurs minoritaires bad original 70 36209 n 2064203 se trouvent stockés dans la masse de la diode à stockage de charge 27 afin de représenter le bit-d'information "1" qui-se trouve inscrit dans l'élément de mémoire 20. Pendant que l'élément de mémoire 20 est ainsi rendu con-5 ducteur, les éléments de mémoire 23, 22 et 23 restent polarisés en inverse. Bien que le conducteur vertical X^ soit maintenu à un potentiel voisin du potentiel de terre par le circuit de sélection verticale 30, l'élément de mémoire 22 resc-3 polarisé en inverse car le circuit de sélection horizontale 4.1 maintient l'extrémité gauche du conducteur horizontal Yg à un potentiel positif faible qui est insuffisant pour polariser les dicdes de l'élément de mémoire 22 dans le sens direct. Pendant ce temps, le potentiel positif présent sur le conducteur horizontal Y^ est insuffisant pour polariser dans le sens direct les diodes de l'élément de mémoire 21 15 car le circuit de sélection verticale 31 maintient le conducteur vertical Xg à un potentiel positif élevé. L'élément de mémoire 23 reste polarisé en inverse par des états de potentiel similaires aux états de potentiel qui existent pendant le fonctionnement d'attente. ! 20 Si un bit d'information "0" doit être inscrit dans l'élé ment de mémoire au lieu d'un bit d'information "1" tandis que les conducteurs X^ et Y^ se trouvent sélectionnés, un signal d'entrée doit être appliqué à l'entrée "0" du circuit de commande de lecture-écriture 50 représenté sur la figure 3« Le signal d'entrée ^5 appliqué à l'entrée "1" est le potentiel de terre. Le circuit de commande 50 fournit un signal de sortie "0" qui se trouve appliqué à l'extrémité droite des conducteurs horizontaux Y^ et à travers les diodes 72. La valeur maximale du signal de sortie "0" qui est appliquée à la borne 51 est limitée en amplitude de telle sor-30 te qu'un faible courant, si courant il y a, puisse traverser les diodes 72, 26 et 27 et la résistance 36 vers le circuit de sélection verticale 30 sur la figure 1. Il en résulte qu'une faible charge se trouve stockée dans la diode 27 lorsqu'un bit "0" se trouve inscrit. Les autres éléments de mémoire 21, 22 et 23 restent blo-35 qués, tout comme ils le sont pendant qu'un bit "1" est inscrit dans l'élément de mémoire 20. Il ressort donc de ce qui précède que la quantité de charge stockée dans la masse d'une diode à stockage de charge en réponse à un courant de polarisation direct pendant une période de temps fixée est proportionnelle à l'amplitude du courant direct BAD ORIGINAL f 70 36209 12 2064203 traversant la diode. Le circuit de sélection verticale et le circuit de sélection horizontale 40 maintiennent les conducteurs -X1 et Y.j respectivement, sélectionnés, jusque ce q'ae se soit écoulé un intervalle de temps suffisant pour que le courant traversant lrélé-5 ment de mémoire pendant la phase d'écriture d'un bit "1" stocke une quantité de charge prédéterminée dans la diode à stockage de _ charge 27. Dès que cet intervalle de temps s'est écoulé, le circuit de sélection verticale 30 et le circuit de sélection horizontale 40 reprennent leur état de repos respectif. Lorsqu'un bit "1" 10 est inscrit dans l'élément de mémoire 20, la quantité de charge prédéterminée se trouve stockée dans la diode 27..Lorsqu'un bit "1" -se trouve inscrit dans l'élément de mémoire 20} la diode 27 ne stocke qu'une petite fraction de la quantité de charge prédéterminée car la période est la même que le courant direct établi pendant 15 la phase d'écriture d'un bit "0" est beaucoup plus faible que le courant qui se trouve établi pendant la phase d'écriture d'un bit "1 Si un bit d'information d'entrée doit être inscrit dans un élément de mémoire quelconque autre que l'élément de mémoire 20, 20 le processus d'écriture est similaire à celui qui vient d'être écrit sauf qu'une combinaison différente de circuits de sélection sont actionnés d'après l'élément de mémoire q-ui doit être sélectionné. Les niveaux des potentiels sur les conducteurs de sélection X^ et Xg, et Y^ varient selon ceux des conducteurs de sé-25 lection qui se trouvent sélectionnés et ceux"de ces conducteurs de sélection qui ne le sont pas. 3«- Emmagasinage. Les circuits de sélection 30, 31} 40 et 41 et le circuit de commande de lecture-écriture 50 sont tous ramenés dans leur 30 état de repos afin d'emmagasiner le bit d"information "1" qui devait être inscrit dans l'élément de mémoire 20. Toutes les diodes des éléments de mémoire 20, 21, 22 et 23 se trouvent donc polarisées en inverse. Pour le processus d'écriture que l'on a décrit plus haut à titre d'exemple, la quantité de charge stockée dans la 3 5 diode 27 est transférée de la masse de la diode 27 dans la capacité de jonction de la diode de Schottky 26. Si un bit "0" avait été inscrit dans l'élément de mémoire 20, là quantité de charge transférée dans la capacité de jonction'de la diode 26 aurait été sensiblement plus faible que la quantité de charge transférée lorsqu'un bit "1" se trouve emmagasiné. Si un bit d'information avait été BAD OR/GfNAL 70 36209 13 2064203 inscrit dans un autre élément de mémoire quelconques tel que l'élément de mémoire 22, la charge stockée dans la masse de la diode 27 de l'élément de mémoire 22 aurait également été transférée dans la capacité de jonction de la diode de Schottky de cet élément de mé-5 moire 22. Il ne se produit qu'une très faible fuite de charge stockée dans l'élénent de mémoire 20 ou dans un autre élément de mémoire quelconque pendant l'emmagasinage en raison du faible courant inverse des deux diodes 26 et 27 choisies. Même si la diode 10 à stockage de charge pouvait elle-même laisser passer un courant inverse important, le circuit série constitué par les diodes 26 et 27 constitue en fait un circuit ouvert pendant la phase d'emmagasinage étant donné que la diode de Schottky 26 ne stocke que très peu de porteurs minoritaire pendant qu'elle est conductrice. La 15 diode 26 redevient très rapidement bloquée, maintenant le courant inverse dans l'élément de mémoire 20 à une valeur très faible. Comme le courant inverse est faible, la charge emmagasinée dans la capacité de jonction de la diode de Schottky 26 est conservée pendant une durée relativement longue par rapport au temps d'accès de 20 la mémoire. La durée d'emmagasinage des éléments de mémoire 20, 21, . 22 et 23 est approximativement d'une seconde en raison des caractéristiques spécifiques des diodes 26 et 27. Les bits d'information peuvent donc être emmagasinés pendant une période allant jusqu'à une seconde sans qu'il soit nécessaire de régénérer les bits et de 25 les réinscrire dans les éléments de mémoire. 4.- Lecture. Pour lire une information on sélectionne un élément de mémoire parmi les éléments de mémoire 20, 21, 22 et 23 de la matrice et on applique un signal de lecture à rampe à l'élément de 30 mémoire sélectionné. L'élément de mémoire 1 est sélectionné en appliquant un courant au conducteur vertical X^ et au conducteur horizontal par l'intermédiaire du circuit de sélection verticale et du circuit de sélection horizontale, respectivement, comme on l'a décrit plus haut pour la phase d'écriture. Les diodes 72 et 78 30 sont donc conductrices et stockent des porteurs minoritaires. Lorsque l'élément de mémoire 20 est ainsi sélectionné pour une opération de lecture, le circuit de commande de lecture-écriture 50 applique aux conducteurs horizontaux Y^ et Y2 une tension positive à rampe au lieu des niveaux de potentiel utilisés pour l'opération d'écriture. La tension à rampe appliquée aux conducteurs horizon 70 36209 14 2064203 taux et Yg est représentée sur la figure 5". Cette tension en rampe est engendrée à la sortie 51 du circuit de commande 50 (voir figure 3) lorsqu'une autre tension à rampe se trouve appliquée à l'entrée LECT. Le transistor 53 monté 5 en emitter-follower produit en effet à la sortie 51 un signal qui suit le signal d'entrée. La tension à rampe présente à la sortie 51 est appliquée au conducteur horizontal Y^ à travers la diode 72 (voir figure 1). La diode 72' reste polarisée en inverse et reste donc bloquée car il ne s'y trouve pas de porteurs minoritaires 10 stockés. La tension à rampe a une polarité positive en sorte qu'elle polarise dans le sens direct les diodes 26 et 27 de Ie élément de mémoire 20 sélectionné et en sorte qu'elle polarise en inverse les diodes à stockage de charge 72 et 78. Lorsque la tension à rampe de la figure 5 est d'abord 15 appliquée à l'élément de mémoire 20 entre les instants t^ et tg, les diodes 26 et 27 sont polarisées par un potentiel d'amplitude insuffisante pour les rendre fortement conductrices. La figure 6 montre l'amplitude du courant traversant l'élément de mémoire 20 et le circuit de lecture 60. On voit sur cette figure qu'entre les 20 instants t^ et tg le courant traversant les diodes 26 et 27 et le circuit, de lecture 60 est limité à un premier niveau 1^ faible. L'amplitude de ce premier niveau est déterminée par le taux de -variatinn de l'amplitude de la tension à rampe et par le montage série des capacités de jonction des diodes 26 et 27. 25 A mesure que l'amplitude de cette'tension croît, elle atteint soit à l'instant t^, soit à l'instant t^, une amplitude suffisante pour faire passer un courant direct appréciable dans la diode 27- Sur la figure 6 on a représenté la croissance du courant à deux instants différents t^ et t^ par suite de quantités de 30 charge différentes qui peuvent être stockées dans la capacité de jonction de la diode 26 c'est-à-dire la quantité de charge représentant un bit "1" et la quantité de charge représentant un bit "0". Ces quantités de charge stockées différentes a pour effet de produire ces accroissements de courant à des instants différents. 3 5 Un. accroissement de courant se produit à l'instant tg lorsque l'élément de mémoire 20 emmagasine un bit "0" car une grande quantité de charge s'y trouve stockée dans la capacité de jonction de la diode 26. Cet accroissement de courant est retardé jusqu'à l'instant t^ lorsque c'est un bit "0" qui se trouve emmagasiné dans l'élément de mémoire 20 car une faible quantité de charge se trouve 70 36209 15 2064203 alors- stockée dans la capacité de jonction de la diode 26. L-'intervalle entre les instants t^ et t^ décroît à m-esure que la pente de la tension représentée sur la figure 5 augmente et cet intervalle tend vers zéro lorsque cette pente augmente suffisamment en am-5 plitude pour polariser la diode 27 en sorte qu'elle laisse passer un courant direct appréciable tandis que la diode 26 stocke la plus petite quantité de charge représentant le bit "0". L'amplitude du second niveau de courant Ig est déterminée par variation de l'ampli-10 tude de la tension à rampe et par la capacité de jonction de la diode de Schottky 26. Lorsque l'amplitude de là tension à rampe augmente encore quelque peu, les deux diodes 26 et 27 laissent passer un courant direct. Le courant traversant les diodes 26 et 27 croît exponentiel-15 lement correspondant aux caractéristiques'de conduction directe classique des diodes comme représenté par les lignes en pointillé à partir de l'instant t, sur la figure 6. On voit sur la figure 1 que le courant de lecture s'écoule entre le circuit de commande de lecture-écriture 50 et la source 20 75 à travers la diode 72, le conducteur horizontal Y.j, 1-élément de mémoire 20, le conducteur vertical , la diode 78 et le circuit de lecture à basse impédance 60. Les diodes 72 et 78 laissent passer un courant inverse car des porteurs minoritaires y étaient stockés précédemment pendant le fonctionnement d'attente et pendant 25 la phase d'emmagasinage. Les diodes 72' et 75' restent bloquées car il ne s'y trouve stocké aucun porteur minoritaire. Le circuit de lecture 60 comprend un détecteur classique, 4 basse impédan.ce d'entrée-, propre à détecter la différence entre l'amplitude du premier niveau de courant et l'amplitude du second 30 niveau de courant. Le circuit de lecture 60 est commandé par des signaux émanant d'un circuit de commande 80 en sorte qu'il échantillonne le courant de lecture à un instant t^ (voir figures 5 et 6) situe entre les instants t^ et t^. Si le courant de lecture a le premier 35 niveau 1^ lorsque se produit l'instant d'échantillonnage t^> le circuit de lecture 60 indique qu'un bit "0" était ammagasiné dans l'élément de mémoire 20 à l'instant t „ Par contre, si le courant de lecture a le second niveau I^ à l"instant d'échantillonnage t^, le circuit de lecture 60 indique qu'un bit "1" se trouvait emmagasiné dans l'élément de mémoire 20 à l'instant t^. Bad original 1 70 36209 16 2064203 Les bits d'information emmagasinés dans les autres éléments de mémoire 21, 22 et 23 peuvent être lus d'une manière similaire, des circuits de sélection différents étant cependant commandés afin de sélectionner le bit d'information particulier devant 5 être lu. On a donc décrit dans ce qui précède une mémoire à matrice de points de croisement dans laquelle les éléments de mémoire 20, 21, 22 et 23 comportent juste deux diodes ayant des durées de vie de porteurs minoritaires différentes. La mémoire est prévue 10 pour l'écriture et la lecture à accès direct. Les bits d?information emmagasinés dans les éléments de mémoire individuels peuvent être conservés pendant un intervalle de temps d'une seconde environ sans régénération. Ce temps d?emmagasineraent est supérieur à la durée de vie des porteurs minoritaires des diodes à stockage de 15 charge connues et il a une durée suffisante pour assurer des fonctions de mémoire interprète pour les systèmes- de commutation électroniques utilisés dans l'industrie téléphonique et dans les ordinateurs de gestion. 70 36209 17 2064203 REVENDICATIONS. 1.- Mémoire à matrice de points de croisement comportant plusieurs éléments de mémoire, chacun d'èux contenant une première diode ayant une première durée de vie des porteurs minoritaires 5 et une seconde diode ayant une.seconde durée de vie des porteurs minoritaires, un dispositif d'écriture propre à polariser dans le sens direct un élément de mémoire sélectionné et à emmagasiner l'une de deux quantités de charge différentes dans la masse de la première diode, caractérisée en ce qu'elle comprend des moyens 10 pour polariser en inverse l'élément de mémoire, sélectionner et transférer la quantité de charge stockée dans la masse de la. première diode vers une capacité de jonction de la seconde diode. 2.- Mémoire selon la revendication 1, caractérisée en ce qu'elle comprend un dispositif d'extraction appliquant une tension 15 de polarisation directe à rampe à l'élément de mémoire sélectionné afin de déplacer la quantité de charge stockée à partir de la capacité de jonction de la seconde diode de cet élément de mémoire. 3.- Mémoire selon la revendication 2S caractérisée en ce qu'elle comprend un dispositif connecté directement à l'élément de 20 mémoire sélectionné afin de détecter la quantité de charge extraite de cet élément de mémoire. 4.- Mémoire selon la revendication 3, caractérisée en ce qu'elle comprend un premier ensemble de conducteurs de sélection parallèles, un second ensemble de conducteurs de sélection paral- 25 lèles disposés orthogonalement aux coducteurs appartenant au premier ensemble, chaque élément de mémoire connectant un conducteur de sélection du premier ensemble à un conducteur de sélection du second ensemble. 5.- Mémoire selon la revendication 4} caractérisée en ce 30 qu'elle comprend un premier ensemble de diodes à stockage de charge, chacune d'elles connectant le dispositif d'écriture et de lecture à un des conducteurs de sélection du premier ensemble. 6.- Mémoire selon la revendication 5, caractérisé en ce que le dispositif de détection consiste en un détecteur de courant 35 à basse impédance, et en ce qu'elle comprend un second ensemble de diodes à stockage de charge, chacune d'elles connectant un conducteur de sélection du second ensemble au dispositif de détection, 7.- Mémoire selon la revendication 6, caractérisée en ce qu'elle comprend un circuit de synchronisation qui commande le détecteur de courant afin d'échantillonner un courant de signal tra 70 36209 18 2064203 versant les première et seconde diodes lorsque la tension de polarisation à rampe atteint une valeur prédéterminée, déterminant ainsi laquelle des deux quantités de charge était emmagasinée dans l'élément de mémoire sélectionné.