i 2036707 De nombreux problèmes d'asservissement comportent un temps mort ou plusieurs temps morts ou des fonctions de temps morts ou des processus d'ordre élevé (plusieurs constantes de temps en cascade dont le comportement est semblable à celui d'un processus à temps mort et d'une constante de temps), dans la boucle d'asser-5 vissement. Il en est ainsi, par exemple, dans les dispositifs faisant intervenir des transferts de fluide ou dans les systèmes utilisant des mesures par prélèvement ou échantillonnage. Il est connu que, dans ces conditions, l'utilisation de régulateurs classiques, du type proportionnel-intégral-différentiel, conduit à des oscillations de la 10 grandeur réglée nuisibles à la qualité du réglage. L'amplitude de ces oscillations peut être diminuée par un accroissement de la bande proportionnelle du régulateur, mais c'est alors au détriment de la précision statique, l'écart entre la valeur réglée et la valeur de consigne pouvant devenir important. On a trouvé,suivant la présente invention, que l'on pouvait s'affranchir de 15 cet iiconvénient en introduisant un correcteur dans l'élaboration des éléments de commande du régulateur. Une boucle de régulation est.schématiquement représentée par la fig. 1. Une valeur de consigne 1 est comparée à la grandeur réglée arrivant en 2, dans un comparateur 3 dont la sortie 4 délivre un signal d'écart envoyé sur un correcteur 5 disposé en cascade avec un processus à temps morts ou à 20 fonctions de temps morts 6 à la sortie 7 duquel on obtient la valeur réglée. Si l'on désire que tout se passe comme si les temps lâûrts étaient répétés*à l'extérieur de la boucle de régulation, suivant le schéma équivalent fictif de la fig. 2, où 5' représente un système bouclé de fonction de transfert K, donc incondï-^ P 25 tionnellement stable, et où la fonction de retard représentée en 6' est rejetée à l'extérieur de la boucle de régulation, la fonction de transfert de 6' étant F(e"^>P), il faut donner au correcteur 5 une fonction de transfert telle que la grandeur de sortie S (signal de réglage) considérée en 8 soit liée à la grandeur d'entrée e (signal d'écart), considérée en 4, par une relation du type de la sui- 30 vante : r _ j .-i s S(p) =|e(j0 (Tn+1) - S(p) [L-F(e- p)j|K Ik0 P P V /J dans laquelle K0 T0 et Le terme e(p) JL signifie qu'on doit prendre l'intégrale de e(p). De même, le K0 P Ko 40 terme S(p) signifie qu'on doit prendre l'intégrale de S(p), et le terme S(p)., «sV P F(e~^>™) signifie qu'on doit multiplier le signal S(p) par une fonction F de re- P tards identique à celle rencontrée dans le système. La présente invention a ainsi pour objet un correcteur de régulation pour processus comportant dans la boucle d'asservissement, une fonction de temps morts et/ou plusieurs constantes de temps dont le comportement est semblable à celui 69 05752 2 2036707 d'un processus à temps mort et d'une constante de temps, ce correcteur recevant un signal d'écart proportionnel à la différence entre une valeur de consigne et la mesure de la grandeur à régler, et émettant en grandeur de sortie le signal de réglage, caractérisé en ce que sa fonction de transfert est la suivante : il 5 effectue la somme du signal d^écart, affecté d'un coefficient de proportionnalité, et de son intégrale, et en retranche la différence entre une intégrale de la grandeur de sortie du correcteur et une valeur fonction retardée de cette intl-grale, cette fonction retardée étant identique, ou sensiblement identique, à la fonction de temps morts du processus. 10 La fonction de transfert de ce correcteur peut être effectuée de manière sim& pie, par l'utilisation conjointe des techniques analogiques et numériques, au moyen d'un ensemble de blocs spécialisés élaborant les diverses opérations, telles que : intégration, coefficient de proportionnalité, fonction de retard..., nécessaires à la réalisation de la fonction de transfert définie ci-dessus. 15 Le signal de correction dépendant de la grandeur de sortie (intégrale moins valeur fonction retardée de celle-ci) est avantageusement élaboré so«s forme numérique en aval d'un intégrateur numérique jouant à la fois le rfcle d'intégrateur pour la grandeur de sortie et de convertisseur analogique-numérique de celle-ci, cet intégrateur numérique étant doté d'un dispositif d'élimination des saturations. 20 De plus, un développement de l'idée inventive, consistant à obtenir l'intégrale du signal d'écart au moyen d'un intégrateur numérique jouant à la fois le rôle d'intégrateur et de convertisseur analogique-numérique, et, ensuite, à faire sots forme numérique la différence entre le signal ainsi obtenu et celui élaboré à partir de la grandeur de sortie, après quoi l'information est reconvertie sous 25 forme analogique, permet, d'une part, de judicieusement partager les opérations à effectuer sous la forme numérique et sous la forme analogique, celle-ci étant réservée à la voie proportionnelle, et, d'autre part, de pouvoir utiliser deux intégrateurs semblables, l'un pour le signal d'écart, l'autre pour la grandeur de sortie, et d'utiliser un seul convertisseur numérique-analogique. 36 D'autres avantages et caractéristiques de l'invention ressortiront de la description d'exemples de réalisation qui vont être décrits à l'aide des figures 3 et suivantes, ci-jointes. La fig. 3 représente un schéma d'ensemble de correcteur. La fig. 4 montre un schéma particulier de circuit fonction de retard. 35 La fig. 5 représente un schéma d'ensemble de correcteur avec intégrateurs numériques jouant le rôle d'intégrateur et de convertisseur analogique-numérique pour la grandeur d'entrée et pour la grandeur de sortie. La fig. 6 représente un schéma d'intégrateur. Les fig. 7 et 8 montrent des schémas de détail liés à l'intégrateur et néces-40 sités par des phénomènes de saturation. La fig. 9 représente un schéma de circuit de-retard pur. Les fig. 10 et 11 montrent des circuits auxiliaires liés au circuit de retard. bad original 69 05752 3 2036707 La fig. 12 représente le bloc calcul des soustracteurs et du convertisseur numérique-analogique. La fig. 13 montre un schéma évitant le débordement dans le bloc calcul précédent. 5 La fig. 3 représente le schéma d'ensemble d'un correcteur recevant en 4 un signal d'écart et fournissant à la sortie 8 un signal de réglage qui, après passage dans un adaptateur 9, se trouve utilisable en 10 pour la commande d'un processus à fonction de temps morts et/ou à constantes de temps. Un appareil sommateur 11 émet en 12 un signal qui est la somme du signal d'é- 10 cart, affecté en 13 du coefficient TQ, et de l'intégrale de ce signal obtenue dans l'intégrateur 14. Le signal de réglage prélevé en 8 est intégré dans un intégrateur 15 puis envoyé dans un soustracteur 16, d'une part directement, d'autre part par l'intermédiaire d'un circuit 17 élaborant une fonction de retard. 15 Un soustracteur 18 retranche du signal émis en 12 celui émis en 19 par le soustracteur 16. Le signal obtenu est envoyé dans un dispositif potentiomètrique 20 qui l'affecte du coefficient K, afin de donner en 8 le signal de réglage. La fig. 4 représente le circuit 17 dans le cas où la fonction de retard est de la forme : 20 F(e"^~°P) = . Un circuit 21 introduit un retard l-Ke-^oP çu en 22 d'un appareil sommateur 23 qui reçoit lui-même, en 24 le signal émis par l'intégrateur 15, et en 25 le signal recueilli en 26 à la sortie de 21 et affecté en 27 d'un coefficient K. 25 Dans la suite de la description on supposera, à titre d'exemple, que le processus étudié présente un retard pur, c'est à dire que la fonction de retard est de la forme : e~ oP. La fig. 5 représente un schéma d'ensemble de correcteur dans lequel les intégrateurs 14 et 15 jouent à la fois le rôle d'intégrateur et de convertisseur ana- 301ogique-numérique, ce qui a permis de judicieusement répartir les opérations entre la voie analogique et la voie numérique, les opérations réalisées sous forme numérique étant effectuées au moyen des organes contenus à l'intérieur du cadre tracé en trait pointillé, et les opérations réalisées sous forme analogique l'étant au moyen des organes situés à l'extérieur de ce cadre. 35 Le signal d'erreur entre dans un amplificateur 28 qui reçoit aussi un signal correspondant à la grandeur KQ réglée en 29 et qui effectue l'opération : e(p). Ko Cette valeur est envoyée dans l'intégrateur 14 qui en effectue la conversion analogique-numérique et procède à l'opération : e(p), a étant un facteur de ca- aKoP 40 drage obtenu au moyen de diviseurs décrits plus loin. Le signal de réglage pré 69 05752 4 2036707 levé en 8 est de même converti en grandeur numérique et intégré, dans l'intégrateur numérique 15 à la sortie duquel on obtient la valeur S(p) qui est envoyée ap dans un soustracteur 16, d'une part directement, d'autre part par 1'intermédiai- 5 re d'un circuit à retard (registre à décalage) 17, de sorte qu'à la sortie du soustracteur 16, on obtienne la valeur : S(p) (1-e^oP). ap Les signaux sortant de l'intégrateur 14 et du soustracteur 16 sont comparés dans un soustracteur 30, à la sortie duquel on obtient la valeur : 10 S(p) (l-e~ oP) - e(p) .ap aK0p qui est convertie en grandeur analogique dans le convertisseur numérique-analogique 31, pour être envoyée dans la voie analogique. Celle-ci comporte, en aval de l'amplificateur 28 et en amont de l'arrivée du 15 signal élaboré dans la partie numérique, le dispositif potentiométrique 13 qui introduit le coefficient To, et un amplificateur 32 à la sortie duquel on obtient a la valeur : - e(p) T0. aK0 20 Les signaux sortant de l'amplificateur 32 et du convertisseur 31 sont envoyés dans un amplificateur 33 de gain a dont la sortie fournit, après passage dans le dispositif potentiométrique 20 introduisant le coefficient K, la valeur : ë(p) (Tq + J.) - S(p) ( 1-e °P) K. Ko P P 25 On obtient ainsi une répartition très avantageuse des opérations effectuées sous la forme analogique et sous la forme numérique. On constate en particulier queles opérations proportionnelles sont, effectuées entièrement en technique analogique. En outre, la réalisation du correcteur peut faire appel aux possibilités nouvelles offertes par les récents développements technologiques tels que : 30 amplificateurs opérâtionels intégrés, circuits logiques intégrés complexes. Il peut être constitué entièrement par des plaquettes de circuits imprimés contenant chacune un sous-ensemble fonctionnel, et présenter ainsi des dimensions très réduites. La fig. 6 montre un schéma d'intégrateur utilisé aussi bien pour la grandeur 35 d'entrée que pour la grandeur de sortie du correcteur, à une variante près, qui sera précisée plus loin. La tension analogique Ve appliquée à l'entrée 34 de l'intégrateur numérique commande un amplificateur opérationnel 35 disposé en parallèle avec une aapacité d'intégration 36. La tension Vs issue en 37 est appliquée à deux détecteurs de 40 seuils, l'un 38 pour détecter l'instant où la tension de sortie Vs est supérieure ou égale à la tension de seuil +V^ appliquée en 39, l'autre 40 pour détecter l'instant où la tension de sortie Vg est inférieure ou égale à la tension de SAD ORIGINAL 69 05752 5 2036707 seuil -VR appliquée en 41. Le signal sortant du détecteur 38 est inversé en 42 et appliqué après cette inversion à une entrée d'un élément logique OU 43 dont l'autre entrée reçoit le signal issu du détecteur 40. La sortie de l'élément 43 commande une bascule monostable 44 qui elle-même commande, d'une part, un inter-5 rupteur électronique 45 de remise à zéro, qui décharge la capacité 36, et d'autre part, par l'intermédiaire d'une porte 46 dont le rôle sera défini plus loin, une série de diviseurs décimaux 47, qui divise les impulsions issues de la bascule monostable dans un rapport a, compris entre 1 et 10^. La sortie des diviseurs 47 commande une bascule monostable 48 dont les impul-10 abns de sortie sont appliquées à un ccxnpteur-dêcompteur binaire 49 et envoyées par la connexion 50 vers le circuit à retard, à titre déformation de changement d'état du compteur, conme on le verra plus loin. Ce compteur-décompteur 49 comporte par exemple 7 digits, un 8ème digit donnant le signe de la tension intégrée. Les impulsions issues des diviseurs 47 sont comptées ou décomptées suivant 15 la position d'une mémoire d'ordre 51 qui est commandée par les détecteurs de seuil, par l'intermédiaire d'inverseurs 52 et 53. Si la tension d'entrée Ve est positive, c'est le détecteur de seuil négatif 40 qui envoie une impulsion et la mémoire 51 délivre un ordre de comptage. Inversement, si la tension d'entrée est négative, c'est le détecteur de seuil positif 38 qui envoie une impulsion, et la 20 mémoire 51 délivre un ordre de décomptage. L'état binaire du compteur 49 symbolise une tension de sortie du condensateur 36 égale à : a.Vjj. Si l'on adopte une tension de seuil Vr de 10 volt, ,ii". , la valeur de sortie 54 du compteur 49 donne : 1 f^Ve 10a RC^ 25 RC étant la constante de temps à l'entrée 35-36. Ainsi, la constante de temps globale a RC peut être très grande bien que la constante de temps RC soit faible, ce qui permet une réalisation technologique simple et une bonne précision. La dynamique du système peut être, sans modification de structure, portée de quelques millisecondes à plusieurs heures, et le dispositif est ainsi particuliè-30 rement bien adapté aux processus industriels lents. Lorsqu'un compteur binaire a atteint sa capacité maximale en comptage, c'est-à-dire lorsqu'il affiche 1 sur toutes ses sorties, et qu'on lui ajoute une impulsion à l'entMée, il voit toutes ses sorties passer à 0, c'est-à-dire, du point de vue analogique, que l'intégrateur passerait, par exemple, de +10 volt à -10 35 volt. De même, en décomptage, si toutes les sorties sont à 0,me impulsion supplémentaire en décomptage ferait passer toutes les sorties du compteur à 1, et l'intégrateur de -10 volt à +10 volt, du point de vue analogique. L'invention prévoit un dispositif 55 de détection des saturations positives (1 partout) et négatives (0 partout) du compteur-décompteur 49 qui provoque, 40 par action sur la porte 46-, un blocage de là transmission des impulsions au comp 69 05752 6 2036707 teur-décompteur tant qu'un ordre de décomptage (cas d'une saturation positive) ou un ordre de comptage (cas d'une saturation négative) n'est pas appliqué au comp-teur-décompteur. La réalisation du blocage de la transmission des impulsions au compteur-dé-5 compteur peut Être effectuée de manière particulièrement simple au moyen de trois portes ET-NON, comme le représente la fig. 7. Une porte 56 reçoit sur une entrée 57 le signal d'ordre de décomptage et sur l'autre entrée 58 le signal d'une saturation négative du compteur-décompteur 49. Une porte 59 reçoit sur une entrée 60 le signal d'ordre de comptage et sur l'autre entrée 61 le signal d\ne satura-10 tion positive du compteur-décompteur 49. La troisième porte ET-NON est la porte 46 qui reçoit en 62 l'impulsion à compter et la transmet en 63 aux diviseurs 47. Cette porte 46 a ses deux autres entrées reliées respectivement à la sortie des portes 56 et 59. On a déjà dit que l'intégrateur 15 de la grandeur de sortie était muni d'un 15 dispositif d'élimination des saturations. Il est, en effet, soumis en permanence à une tension S(p) non nulle. L'invention prévoit, lorsque l'intégrateur 15 atteint une saturation positive ou négative, d'opérer un décalage de sa tension de sortie en effectuant une remise du compteur au zéro analogique. On a vu, en effet, que ce n'est pas le signal S(p) qui a un intérêt dans le correcteur, mais 20 p seulement la différence entre le signal S(p) et ce même signal retardé, soit ici : P S(p) e~*^oP. il suffit donc d'effectuer le même décalage de la tension en sortie P 25 du circuit de retard et cela pendant un temps de retard Un mode de réalisation simple du dispositif d'émission de l'ordre de décalage de la tension de sortie de l'intégrateur est représenté par la fig. 8, où l'on a utilisé quatre portes EX-NON 67, 68, 69 et 70, les trois premières pouvàat'être constituées respectivement par les portes 59, 56 et 46. La porte 67 reçoit sur 35 l'entrée 71 le signal d'ordre de comptage et sur l'entrée 72 un signal de saturation positive ; la porte 68 reçoit sur l'entrée 73 le signal d'ordre de décomptage et sur l'entrée 74 un signal de saturation négative. Les sorties des portes 67 et 68 sont connectées aux entrées de la porte 69 dont la sortie est connectée à une entrée 75 de la porte 70, l'autre entrée 76 recevant l'impulsion à compter. 40 La sortie de la porte 70 envoie l'ordre de décalage au compteur-décompteur par la liaison 64 et l'information de décalage au circuit de retard par la connexion 69 05752 7 2036707 66. Le circuit de retard 17 est constitué par un registre à décalage 77 formé, dans l'exemple représenté par la fig. 9, de huit canaux et seize stations binaires. Les informations venant de l'intégrateur numérique 15 arrivent à l'entrée 5 78, et elles sont transférées d'une station à la suivante par un ordre de décalage, et sortent en 79 pour être dirigées sur le soustracteur 16. L'ordre de décalage est généré par une horloge 80 dont la fréquence peut être réglée de façon continue ou par bonds dans le rapport de 1 à 10"-* au moyen de trois diviseurs 81, 82 et 83. Les ordres de l'horloge sont transmis par l'intermédiaire d'un cir-10 cuit de mise en forme 84, d'un circuit séquentiel 85 et d'un amplificateur de puissance 86. Le rôle du circuit séquentiel est de permettre l'entrée d'informations asynchrones par rapport à l'horloge du registre, en retardant la transmission de l'ordre de décalage lorsque les informations à l'entrée du registre 77 sont en 15 cours d'évolution, c'est-à-dire lorsque l'intégrateur numérique 15 change d'état et envoie un signal par la connexion 50. Ce circuit séquentiel est obtenu par les méthodes classiques de résolution des circuits séquentiels (tableaux des états, réduction des variables secondaires). On a trouvé qu'il était particulièrement intéressant de le réaliser en circuit intégré du type ET-NON, sous la forme du 20 schéma représenté par la fig. 10 qui comporte sept portes ET-NON 87, 88, 89, 90, 91, 92 et 93 formant deux mémoires 89-90 et 92-93, le tableau des états après réduction faisant apparaître la nécessité de deux variables secondaires. Ce circuit compor.te deux entrées : l'une 50 reliée à la sortie de la bascule monostable 48, et l'autre 94 reliée à la sortie du circuit 84 ; la sortie 95 est reliée 25 à l'entrée de l'amplificateur 86. Lorsque, par suite d'une saturation dans l'intégrateur 15, on en a décalé la tension de sortie, il faut opérer le même décalage à la sortie 79 du registre 77 du circuit de retard (fig. 9), et cela pendant un temps égal au retard car toutes les informations contenues dans le registre au moment du décalage sont 30 antérieures à celui-ci. On prévoit d'obtenir ce résultat au moyen d'un circuit d'inversion du digit de poids le plus élevé à la sortie du circuit de retard, ce circuit d'inversion étant commandé par une mémoire binaire mise dans un état par l'information de décalage émise par l'intégrateur et dans l'état antivalent au bout d'un temps 35 égal au retard. La fig. 11 représente un exemple de réalisation de ce décalage au moyen de portes ET-NON. Le digit de poids le plus élevé à la sortie 79 du registre 77 entre en 96 dans un circuit d'inversion 97 comprenant un inverseur 98 et trois portes 99, 100 et 101. Les portes 99 et 100 reçoivent sur leurs entrées un signal émis par une mémoire 102 composée des portes 103 et 104. La por-40 te1'reçoit par la connexion 66 l'information de décalage de l'intégrateur 15. La 69 05752 8 2036707 sortie de la porte 103 est connectée à une entrée d'une porte 104 dont l'autre entrée 105 reçoit les impulsions de l'horloge 80, dont un compteur 106 en compte un nombre correspondant au retard, c'est-à-dire que, dans le cas de l'exemple décrit, il compte seize impulsions ; à la fin de ce comptage, la sortie du compteur 5 106 envoie un signal, par la porte 107, à la mémoire 102. La fig. 12 représente les soustracteurs 16 et 30, le convertisseur numérique-analogique 31, figuré de façon symbolique avec des interrupteurs qui sont en réalité des transistors, et un amplificateur opérationnel 108. Les entrées 109, 110 et 111 reçoivent respectivement l'intégrale de la grandeur de sortie, la va-10 leur retardée de cette intégrale et l'intégrale de la grandeur d'entrée. La dynamique du système a été limitée, par exemple à 10 volt,,-10 volt, aussi bien sur les signaux d'entrée que sur les signaux de sortie, afin d'obtenir une meilleure précision. Dans le soustracteur 16, les signaux évoluent de manière identique, simplement décalés dans le temps, et il ne peut pas y avoir dépasse-15 ment de la dynamique du sysÊème. Au contraire, dans le soustracteur 30, il peut se produire un débordement en plus ou en moins, et l'invention prévoit de détecter ce débordement efe de mettre tous les digits à la sortie du soustracteur 30 à la valeur 0 si le débordement est négatif et à la valeur 1 si le débordement est positif. Pour cela, on a disposé un circuit d'action sur chaque digit, représen-? 20 té par le bloc 112, et un circuit de commande de cette action pour tous les digits, représenté par le bloc 113 qui reçoit une information relative au digit de poids le plus élevé, ici de poids 7, d'une part, par la liaison 114 sur la valeur de la différence A-B entre la valeur A de l'intégrale de la grandeur de sortie et la valeur B retardée de cette intégrale, et d'autre part, par la liaison 115, 25 sur la retenue r à opérer dans le soustracteur 30, et qui envoie des ordres au bloc 112, en cas de débordement positif par la liaison 116, et en cas de débordement négatif par la liaison 117. Les différentes conditions possibles pour le digit de poids 7 sont : (A-B) y Retenue ry Débordement D 30 0 0 0 0 11 débordement né gatif 1 1 0 1 0 1 débordement po- 35 sitif c'est-à-dire qu'il y a débordement si (A-B)y et ry ont l'un ou l'autre, mais pas tous les deux, la valeur 1, et que ce débordement est positif ou négatif suivant que (A-B)y a la valeur 1 ou 0. Quand il n'y a pas débordement, il faut que le digit de poids i Si à la sortie 40 du bloc 112 ait la même valeur E^ qu'à l'entrée. S'il y a débordement, il faut 69 05752 9 2036707 que ce digit prenne la valeur O ou la valeur 1 suivant que le débordement est négatif ou positif. Ces valeurs de peuvent être obtenues au moyen du schéma représenté sur la fig. 13. 5 D est élaboré au moyen des éléments contenus dans le cadre 118 : soit trois portes ET-NON 119, 120 et 121 et trois inverseurs 122, 123 et 124. La porte 119 reçoit sur l'entrée 125 le signal de la retenue ry et sur l'entrée 126 le signal (A-B)y. La porte 120 reçoit ces mêmes signaux, mais inversés. La porte 121 émet un signal 1 s'il y a débordement, et la connexion 127 transmet alors un signal 0 10 à deux portes ET-NON 128 et 129 qui reçoivent aussi respectivement sur l'entrée 130 le signal (A-B)y et sur l'entrée 131 l'inverse de ce signal. Il en résulte qu'on a un signal 1 à la sortie 117 de la porte 128 s'il y a un débordement négatif et à la sortie 116 de la porte 129 s'il y a un débordement-positif. Les signaux recueillis en 116 et 117 sont envoyés .sur'autant d'ensemblœ com-15 prenant chacun deux portes 132 et 133 qu'il a de digits de poids différents. La fig. 13 ne représente qu'un seul de ces ensembles. La porte 132 reçoit le signal recueilli en 116 et le digit E^ sortant du soustracteur 30. La porte 133 reçoit le signal recueilli en 117 et celui émis par la porte 132, et elle fournit le digit sortant du bloc 112. On constate facilement,que, si le débordement est 20 positif, à la valeur 1, si le débordement est négatif à la valeur 0, et s'il n'y a pas débordement à la même valeur que . 69 05752 10 2036707 REVENDICATIONS 1 - Correcteur de régulation pour processus comportant, dans la boucle d'asservissement, une fonction de temps morts et/ou plusieurs constantes de temps dont le comportement est semblable à celui d'un processus à temps mort et d'une 5 constante de temps, ce correcteur recevant un signal d'écart proportionnel à la différence entre une valeur de consigne et la mesure de la grandeur à régler, et émettant en grandeur de sortie le signal de réglage, caractérisé en ce que sa fonction de transfert est la suivante : il effectue la somme du signal d'écart, affecté d'un coefficient de proportionnalité, et de son intégrale, et en retran- 10 che la différence entre une intégrale de la grandeur de sortie du correcteur et /étant une valeur fonction retardée de cette intégrale, cette fonction retardée identique, ou sensiblement identique, à la fonction de tempç morts du processus. 2 - Correcteur de régulation suivant la revendication 1, caractérisé en ce que la fonction de transfert du correcteur est effectuée, par l'utilisation conjointe 15 des techniques analogiques et numériques, au moyen d'un ensemble de blocs spécialisés élaborant les diverses opérations telles que : intégration, coefficient de proportionnalité, fonction de retard..., nécessaires au correcteur. 3 - Correcteur de régulation suivant la revendication 1, caractérisé en ce que, le signal de correction dépendant de la grandeur de sortie du correcteur (inté- 20 grale, moins valeur fonction retardée de celle-ci) est éTàioré sous forme numérique en aval d'un intégrateur numérique jouant à la fois le rt>Ie d'intégrateur pour la grandeur de sortie et de convertisseur analogique-numérique de celle-ci, cet in-. tégrateur numérique étant doté d'un dispositif d'élimination des saturations. 4 - Correcteur de régulation suivant la revendication 3, caractérisé en ce que 25 l'intégrale de la grandeur d'entrée est obtenue au moyen d'un intégrateur numérique jouant à la fois le rôle d'intégrateur et de convertisseur analogique-nuaéri-que, et en ce que la différence entre le signal ainsi obtenu et celui élaboré à partir de la grandeur de sortie est effectuée sous forme numérique, après qjioi l'information est reconvertie sous forme analogique. 30 5 - Correcteur de régulation suivant la revendication 3, caractérisé en ce que le dispositif d'élimination des saturations de l'intégrateur numérique de la grandeur de sortie a pour rOle de décaler, en cas de saturation, la tension de sortie de l'intégrateur et de provoquer le même décalage à la sortie du circuit donnant la valeur fonction retardée de l'intégrale de la grandeur de sortie, cette deu- 35 xième action étant maintenue pendant une durée égale au retard. 6 - Correcteur de régulation suivant les revendications 3 et 4, caractérisé en ce que l'intégrateur numérique de la grandeur de l'entrée, qui effectue une conversion tension-fréquence du signal d'entrée et totalise les impulsions ainsi produites, dans un compteur-décompteur, comporte un dispositif de blocage de la 40 transmission de ces impulsions au compteu r-décompteur, dispositif qui intervient 69 05752 11 2036707 en cas de saturation du compteur-décompteur et maintient son action tant qu'un ordre de décomptage (cas d'une saturation positive) ou un ordre de comptage (cas d'une saturation négative) n'a pas été appliqué au compteur-décompteur. 7 - Correcteur de régulation suivant la revendication 3, dans lequel la valeur 5 fonction retardée de l'intégrale de la grandeur de sortie est un retard simple obtenu dans un registre à décalage commandé par une horloge, caractérisé en ce que les informations venant de l'intégrateur numérique de la grandeur de sortie ne sont pas synchronisées avec l'horloge, un circuit séquentiel retardant la transmission de l'ordre de décalage émis par l'horloge lorsque l'intégrateur nu-10 mérique change d'état. 8 - Correcteur de régulation suivant les revendications 3 et 4, dans lequel un dispositif détecte un éventuel débordement dans l'opération de soustraction entre le signal de l'intégrale de la grandeur d'entrée et le signal élaboré à partir de la grandeur de sortie, et met, à la sortie de l'organe effectuant cet- 15 te soustraction, tous les digits à la valeur 0 si le débordement est négatif et à la valeur 1 si le débordement est positif.