t 2004038 La présente invention concerne un ëirduit de lecture ou de reproduction dans les deux sens des informations enregistrées sur un support polarisable. Pour l'obtention de.hautes performances des systèmes 5 de mémorisation polarisables,tels que bandes ou disques magné-tiques* supports diélectriques» etcoî il est nécessaire que les données numériques soient enregistrées sur le milieu support avec une densité élevée. Ces densités élevées peuvent être obtenues par divers types de codages d'enregistrement tels que le 10 code sans retour à zéro, le code à modulation de phase type Manchester, le code à deux fréquences, le code à modulation . de retard, etc. Une particularité commune à tous ces codes d'enregistrement est que la transition de polarisation du milieu support constitue l'information significative,, De tels 15 signaux enregistrés sont fréquemment traités en vue d'obtenir une autosynchronisation ou signal d'horloge» Un tel signal d'horloge élimine les générateurs extérieurs de signaux d'horloge et la piste spéciale de synchronisation réservée sur le support. Cependant, une difficulté présentée par de tels 20 systèmes d'enregistrement à haute performance? réside dare le fait que le signal de lecture contient des distorsions de phase' résultant des limitations inhérentes aux processus d'enregistrement et de lecture du système. L'observation a montré que dans de tels systèmes à 25 haute performance, le signal obtenu en lecture avantt diffère du signal obtenu en lecture arrière. Il a également été découvert que ces distorsions de phases sont accrues par l'usure du transducteur* par exemple des têtes magnétiques de lecture/ écriture sur des dérouleurs de bandes magnétiques. Cette usure 30 normale s'ajoute à l'impossibilité d'obtenir des systèmes mécaniquement parfaits pour accentuer les différences entre les signaux obtenus en lecture a*/ant et en lecture arrière,, Le résultat de ceci est que les transducteurs doivent être fréquemment remplacés pour éviter les erreurs de lecture. 35 La présente invention s'applique particulièrement à un système comportant un circuit de lecture dans lequel un transducteur permet de lire en avant et en arrière les informations enregistrées sur un milieu support polarisable, de 69 07451 2 2004038 manière, à produire-un signal de lecture représentatif des informations enregistrées, mais présentant un 'déphasage indé-- sirable au moins dans l'un des sens de lecture ». Le circuit comprend un dispositif final servant à produire â partir de 5 chaque signal de.lecture^, ûn signal de sortie utilisable# par un dispositif tel qu'un détecteur. " - Dans une forme préférée de l'invention, le circuit comprend un déphaseur couplé au transducteur, de manière à décaler la phase du signal de lecture obtenue dans un certain 10 sens de lecture pour compenser le déphasage involontaire (c'est-à-dire la distorsion) du signal de lecture correspondant. D'autres objets et avantages de l'invention ressorti-r-ont plus" particulièrement de la description détaillée qui va suivre et des dessins sur lesquels : 15 La figure 1 est un schéma synoptique d'un circuit de lecture comprenant le système de la présente invention. Les figures 2 et 3 sont des représentations graphiques des impulsions produites par une même transition de polarisation du milieu support de la figure 1, 20 Les figures 4 et 5 sont des graphiques de la compen sation de phase nécessaire au rétablissement de la symétrie des impulsions lues en marche avant et en marche arrière. La figure- 1 illustre un circuit de lecture 10 compensant les distorsions de phase des signaux de lecture obtenus 25 en marche avant et en marche arrière à partir d'un support polarisable 12. Le support polarisable peut être magnétique, diélectrique ou autre ï et avoir la forme d'un ruban* d'un disques d !un tambour ou similaire. Dans le cadre de l'a présente description on supposera que le support polarisable 12 est un 30 ruban revetu de matière magnétique et disposé dans un appareil appelé, dérouleur de bande magnétique. On suppose également que le support 12.contient des informations en forme binaire. Les informations sont enregistrées sur la bande 12 par des variations discontinues du courant circulant dans la tête d'écriture. Ces 35 'îariations discontinues provoquent des transitions de polarisation dans la surface magnétique comme illustré par la transition 14 sur la figure-1. - 69 07451 3 2004038 A la lecture, une impulsion de lecture est fournie par chaque transition 14. En mode de lecture avantr le support 12 est entraîné comme le montre la flèche 16 sur la figure 1, alors qu'en lecture arrière il ept entraîné dans le sens de la flèche 18. L'enregistrement ne se fait que dans un seul sens 5 qui définit la marche avant. A la lecture la transition 14 peut » par exemple provoquer une impulsion positive de lecture. Une transition de sens opposé à celui de la transition 14 produirait une impulsion de polarité opposée. Une tête magnétique 20 est placée à proximité du support polarisable 12 dont 10 le déplacement en avant et en arrière produit à chaque transition de polarisation une impulsion de lecture dans le transducteur 20. Théoriquement, le transducteur magnétique 20 fonctionne comme un différeneiateur parfait produisant une pointe à chaque transition 14, comme ; illustré par l'impulsion 22 de la figure 1. 15 Cependant, les imperfections inhérentes aux systèmes d'enregistrement font qu'en fait 11 impulsion produite ressemble plutôt à l'impulsion 24. On voit que l'impulsion 24 est plus large que la pointe 22. La figure 2 représente en traits pleins l'impulsion 24 20 à une échelle agrandie. Cette impulsion est obtenue par la lecture de la transition 14 lorsque la bande 12 est entraînée dans le sens avant 16. Il est à noter que cette impulsion de lecture 24 présente un front avant 26 beaucoup plus raide que son front arrière 28. Cette asymétrie de l'impulsion de lecture 25 avant 24 autour de son axe 30, est le résultat des distorsions de phase dues au processus de lecture. Cette distorsion de phase ou déphasage non linéaire, provoque une asymétrie correspondante des impulsions de lecture. L'asymétrie crée des difficultés aux densités d'écriture élevées car elle entraîne une 30 imprécision de la synchronisation. Un signal d'horloge auto-synchronisateur peut par exemple être extrait des pointes du signal de lecture. Sans une compensation appropriée de la distorsion de phase une interaction entre les impulsions asymétriques du signal de lecture provoque un décalage des 35 pointes qui entraîne des erreurs de synchronisation. Une impulsion de lecture symétrique autour de 1'axe 20 est représentée par la courbe en tirets 31 superposée à l'impulsion 24 69 07451 4 t 2004038 sur la figure 2. Cette impulsion symétrique 31 est obtenue par un système idéal de lecture présentant une caractéristique de déphasage linéaire, représenté par la ligne droite 32 sur la figure 4. Une impulsion de lecture telle que l'impulsion 31 5 est symétrique car elle n'a subi aucun déphasage non linéaire. Des impulsions symétriques 31 ont l'avantage de permettre l'extraction d'informations précises du signal de lecturè. Un système de lecture sans correction présente toujours une caractéristique de déphasage non linéaire, telle qu ' illustrée 10 par la courbe en tirets 34 de la figure 4. Il faut donc introduire un déphasage annexe dans le système 10 pour compenser ce manque de linéarité. La compensation de phase introduite a la forme de la carctéristique 36 de la figure 4, Cette caractéristique est symétrique de la courbe non corrigée 34, de manière à 15 introduire un déphasage inverse de celui dû à la caractéristique 34. Les deux courbes se combinent par conséquent pour produire une caractéristique générale de déphasage 35 qui soit linéaire. La caractéristique linéaire 35 ne diffère de la caractéristique linéaire théorique 32 que par l'introduction d'un retard diffé-20 rent dams le signal de lecture, La caractéristique -35 ne fournit cependant un déphasage linéaire dans le système 10, que pour une lecture de la bande 12 dans le sens avant. . L'introduction du déphasage de compensation dans le circuit de lecture 10 résout le problème de lâ distorsion de 25 phase en lecture avant. Lorsque le support polarisable 12 est entraîné en marche arrière, une transition en sens inverse de la transition 14 produit une impulsion de lecture arrière 40 illustrée à la figure 3. L'impulsion 40 est également asymétrique autour de son axe 41, mais dans ce cas, le front arrière 42 est ^O plus raide que le front avant 43. Un système de lecture en marche arrière non corrigé présente une caractéristique non linéaire 44 représentée en tirets sur la figure 5» Cette caractéristique 44 a une concavité essentiellement opposée à celle de la caractéristique 34 obtenue en marche avant. L'introduction de la 35 courbe de compensation de -phase 36 de la figure 4 aurait pour effet d'aggraver la distorsion de phase en marche arrière. On introduit donc une caractéristique de déphasage 46, illustrée sur la figure 5 dans le système 10 pour rétablir-une caractéristique de phase sensiblement linéaire 47. On voit donc qu'il est .69 07451 2004038 •nécessaire d'incorporer dàns le'circuit de lecture 10, un réseau ^éphi?seur bidirectionnel 50 1 introduisant des déphasages différents selon que le système fonctionne en ©arche avant ou , en marche arrière. 1 p Sur la figure 1, les signaux de lecture obtenus en double alternance dans le transducteur 20, sont amplifiés dans un préamplificateur linéaire 52 avant d'être appliqués au circuit déphaseur bidirectionnel 50. Le circuit 50 comprend deux transistors 54 et 56 dont les bases sont chacune reliées à l'une 10 des sorties opposées du préamplificateur 52 afin de fonctionner en "push pull" Chacun des transistors 54 et 56 est monté dans un circuit à charge d'émetteur de manière à fournir une source à basse'impédance à une paire de circuits déphaseurs unidirectionnels 60 comprenant un élément réactif commun 62 et deux branches 15 résistives parallèles 64 et 66. L'élément réactif 62 et la branche 64 constituent le circuit déphaseur avant 65, alors que l'élément réactif 62 et la branche 66 constituent le circuit déphaseur arrière 67. Les émetteurs des transistors 54 et 56 sont respecti-20 vement reliés par des résistances 58 et 59 à un noint au potentiel de référence ou à la masse du circuit, alors que les collecteurs des transistors sont alimentés par une source à -Vqq • Les deux circuits déphaseurs 60 sont connectés en série entrW^ig3F«"-émetteurs des transistors 54 et 56. L'élément réactif 62 peut 25 être une inductance ou une capacité. Sur la figure 1, cet élément est une inductance qui est couplée entre l'émetteur du transistor 56 et la jonction d'extrémité 67 à laquelle se réunissent les branches résistives parallèles 64 et 66. La branche 64 comprend une résistance variable ou potentiomètre 68 connectée entre des 30 diodes d'isolation 70 et 72 qui sont polarisées de la même maniéré. Cette combinaison en série est reliée.à l'émetteur du transistor 54 à travers une diode 78 du type "stabistôr" polarisée en sens inverse. De même, la branche 66 comprend un potentiomètre 69 entre deux diodes d'isolation 74 et 76 polarisées 55 de la mêmé manière et cette combinaison en série est reliée à l'émetteur du transistor 54 par une diode "stabistôr' 79 polarisée en sens inverse. Les brancïïes ôt et 66 sont ainsi couplées en parallèle entre la jonction 67 et l'émetteur du transistor 54, 69 07451 6 2004038 Les circuits déphaseurs avant et arriére, respectivement 65 et 67» associés chacun à un circuit, amplificateur 120, introduisent les déphasages voulus dans le système de rlec.ture 10, de manière que ce dernier présente les. caractéristiques de phase 5 corrigées 35 et 47, illustrées respectivement sur les figures 4 et 5° Le potentiomètre 68 du circuit déphaseur avant est réglé à une valeur de résistance élevée, alors que le potentiomètre 69 du circuit déphaseur arrière 67 est réglé à une valeur faible de résistance. 10 A un instant donné un seul des circuits déphaseurs unidirectionnels 65 ou 67 est connecté au circuit déphaseur bidirectionnel 50. Ceci est obtenu par un circuit de commutation 80 introduit dans le circuit de lecture 10 pour commuter soit, le circuit déphaseur avant 65, soit le circuit déphaseur arrière 15 67» Cette commutation s'effectue en commandant le niveau de potentiel des points 82 et 84 des branches résistives parallèles 64 et 66„ Le circuit de commutation 80 comprend des transistors 88 et 90 dont les émetteurs sont à la masse et dont les collecteurs sont respectivement reliés par des diodes 92 et 94 pola-20 risées dans le sens direct et des résistances 95 et 97 a une alimentation à ~VEE4• L'alimentation à -Vgg est moins négative que l'alimentation ^ à -V-» . Les cathode^ des diodes 92 Ou, t et 94 sont respectivement également connectées au point de jonction 84 et 82. Le transistor 88 est polarisé par la connexion 25 de sa base au point de jonction de deux résistances 96 et 98 montées en série en un diviseur de tension entre une borne d'entrée 100 et une alimentation à +VRR . La borne d'entrée 100 reçoit un signal de marche avant l§rsque le support d'enregistrement est entraîné en marche avant. De même, lé tran-30 sistor 90 est polarisé par la connexion de sa base au point de jonction de deux résistances 102 et 104, connectées en série en un diviseur de tension, entre une seconde borne d'entrée 106 et l'alimentation à .. La borne d'entrée 106 reçoit un signal de marche arrière lorsque le support d'enregistrement 12 35 est entraîné en marche arrière. Les signaux de lecture déphasés obtenus à la jonction 67 de 11 inductance 62 et des branches résistives parallèles 64 et 66, sont appliqués à la base d'un transistor 112 à charge d'émetteur. L'émetteur de ce transistor est relié par une 69 07451 7 2004038 résistance 114 à une alimentation à ~VEE, alors que son collecteur est relié par une résistance 116 à*une alimentation à +V . L'émetteur du transistor Î12 est couplé à l'entrée d'un réseau amplificateur-120. L'amplificateur ou compensateur 5 d'amplitude 120 peut, pay exemple être un pont en T comprenant une paire de résistances 122 et 124 en série entre l'émetteur du transistor 112 et la base d'un transistor de sortie 126. Les résistances 122 et 124 sont shuntées par une combinaison en série d'une indûctancé 128 et d'un condensateur 130 réson-10 nant à une fréquence proche de la limite supérieure de fréquences du système de lecture 10. Une résistance 132 est connectée en parallèle avec l'inductance 128 et le condensateur 130. Une inductance 134 et un condensateur 136 en parallèle sont reliés d'un c6té à la masse, et de l'autre côté par une résistance 138 15 à la jonction 140 des résistances 122 et 124. L'inductance 134 et la capacité 136 sont choisies pour que la fréquence de résonance'-du circuit parallèle soit sensiblement égale à celle du circuit comprenant l'inductance 128 et la capacité 130. Une résistance 142 est connectée entre la base du transistor 126 20 et la masse. Le collecteur du transistor 126 est relié à une alimentation à +Vçç et son émetteur est relié à la masse à tî-avers une résistance 144. Le réseau compensateur d'amplitude 120 amplifie plus les composantes à haute fréquence que les composantes à basse fréquence du signal de lecture et ceci 25 pérmet d'obtenir un signal amplifié de forme plus allongée. Cet allongement du signal permet de corriger les distorsions d'amplitude dues aux interférences entre les différentes cellules d'enregistrement des supports à très forte densité d'écriture. De plus, le réseau 120 introduit également un déphasage qui se 30 combine avec les déphasages introduits par les circuits déphaseurs avant 65 et arrière 67» de manière à obtenir en définitive les caractéristiques de déphasage 35 et 47, respectivement en marche avant et en marche arrière. Les signaux compensés en amplitude et en phase obtenus 35 à la sortie du circuit 120, sont appliqués à des amplificateurs de commande à gain variable 146 et 148. L'amplificateur 146 est associé au signal de lecture avant, alors que l'amplificateur 69 07451 8 2004038 148 est associé au signal de lecture arrière. Les amplificateurs 146 et 148 sont réglés de manière que les signaux de lecture avant et arrière présentent des niveaux d'amplitude égaux en sortie. 5 Les sorties des amplificateurs à gain variable 146 et 148 sont appliqués à des commutateurs directionnels 150 et 152. Le commutateur 150 n'est fermé que lorsqu'il reçoit un signal de lecture avant, alors que le commutateur 152 n'est fermé que lorsqu'il reçoit un signal de lecture arrière. Un 10 seul des interrupteurs 150 et 152 est ainsi fermé à un instant donné. Les sorties des circuits commutateurs 150 et 152 sont toutes deux appliquées à un amplificateur"différentiel 154 servant à détecter la polarité d^s signaux. L'amplificateur 15 différentiel 154 transforme les transitions négatives et positives du signal de lecture en impulsions de même amplitude. Les transitions négatives et positives du signal de lecture peuvent ne pas avoir la même amplitude à cause du courant d'effacement qui provoque une magnétisation plus intense dans un sens 20 que dans l'autre. L'amplificateur différentiel 154 amplifie donc plus fortement les transitions dans un sens, par exemple les transitions négatives, des signaux de lecture avant et arrière plus que les transitions en sens inverse de ces signaux. L'amplificateur différentiel comprend une paire de transistors 25 160 et 162 dont les collecteurs sont reliés respectivement par des résistances 164 et 166 à l'alimentation à -Vnr, . Les émet- ■- VV; * teurs des transistors 160 et 162 sont respectivement reliés par des résistances 168 et 170 à une alimentation à +V™ . Un condensateur 172, constituant un court-circuit en 30 courant alternatif, est connecté entre l'émetteur du transistor 160 et la jonction d'une paire de diodes polarisées en sens inverse 174 et 176. Un interrupteur monôpolaire unidirectionnel 178, qui peut être un transistor de commutation, est couplé en parallèle avec la paire de diodes 174 et 176. Le rôle des diodes 35 174 et 176 et de l'interrupteur 178 sera détaillé plus loin. L'autre jonction de la paire de diodes 174 et 176 est reliée à l'une des bornes 177 d'un circuit de commande de gain 180 dont l'autre borne 179 est couplée à l'émetteur du transistor 1.62. 69 07451 9 2004038 Le circuit de commande de gain comprend deux branches parallèles dont l'une est constituée par seule résistance 182 et dont l'autre comprend une diode 184 en série avec une résistance 186. La diode 184 est polarisée de manière que son 5 anode soit reliée à l'émetteur du transistor 162. La sortie de l'amplificateur est prise entre les collecteurs des transistors 160 et 162. Le circuit de commande de gain 180 permet à l'amplificateur 154 d'amplifier plus fortement les signaux négatifs 10 que les signaux positifs. En supposant que l'interrupteur 178 soit fermé et court-circuite les diodes 174 et 176, un signal positif transmis à l'amplificateur 154 applique à l'émetteur du transistor 160 un potentiel plus positif que celui de l'émetteur 162. La diode 184 est donc polarisée en sens inverse et aucun 15 courant ne circule dans la résistance 186. La résistance 182 détermine donc seule le gain de l'amplificateur. Lorsque le signal d'entrée appliqué à la base de transistor 160 devient négatif, la conduction accrue du transistor 160 rend l'émetteur de ce dernier plus négatif que l'émetteur du transistor 162, et 20 la diode 184 est polarisée dans le sens direct. Un courant circule donc dans les résistances en parallèle 182* et 186 qui déterminent le gain de l'amplificateur 154. Ce gain est donc plus élevé pour les signaux négatifs que pour les signaux positifs^. Lorsque l'interrupteur 178 est ouvert, les diodes 174 25 et 176 polarisées en sens inverse, empêchent le passage des signaux à bas niveau, inférieurs au coude de ia fonction caractéristique de transfert des diodes. Par contre, les signaux à haut niveau sont transmis. Les diodes 174 et 176 ont donc pour effet d'écrêter les bruits sur la ligne de base. Les 30 diodes ne sont cependant mises en circuit que lorsque la détection des crêtes sert à 1'extraction des signaux d'auto-synchronisation à partir des signaux de lecture. Lorsque l'on procède par détection des transitions nulles, l'interrupteur 178 est fermé et court-circuite les diodes 174 et 176. Les 35 signaux compensés en amplitude et en phase en" sortie de amplificateur 154' sont appliqués à un détecteur 190 dans lequel les pointes du signal de lecture sont par exemple détectées. 69 07451 10 2004038 Lorsque le support polarisable 12 est entraîné dans le sens avant illustré par la flèche 16 sur la figure 1, la tête magnétique 28 détecte toutes les transitions de polarisation représentent les informations enregistrées.sur le support 5 12. Chaque impulsion de lecture présente une certaine distorsion de phase provoquée par les imperfections mécaniques et électriques du système 10. L'impulsion de lecture avant 24 représentée sur la figure 2, présente une distorsion de phase sur son front arrière 28. Le signal de lecture est amplifié dans le préampli-10 ficateur 52 avant d'être appliqué au déphaseur bidirectionnel 50. Simultanément, un signal de lecture avant est appliqué à l'entrée 100 du circuit de commutation 80 pour polariser le transistor 88. Avant la conduction de l'un ou l'autre des transistors 88 et 90, les points de jonction 82 et 84 du déphaseur bidirectionnel 50 15 sont en dessous du potentiel de la masse. Lorsque le transistor 88 devient conducteur et se sature, son collecteur est bloqué au voisinage du potentiel de la masse, de même que la jonction 84. Lorsque la jonction 84 passe au potentiel de la masse, les diodes 74 et 76 deviennent contre-polarisées et le circuit déphaseur 20 arrière 67 est effectivement déconnecté du déphaseur bidirectionnel 50. La phase du signal de lecture avant n'est donc affectée que par 11 inductance 62 et le potentiomètre 68 du déphaseur avant 65. Le potentiomètre 68 est réglé pour avoir une résistance élevée de manière que le circuit déphaseur avant 65 combiné au 25 compensateur d'amplitude 12, présente la caractéristique de phase 36 de la figure 4„ Cette caractéristique déphase les Signaux de lecture dans un sens donné. La combinaison de la caractéristique 36 avec sa symétrique 34, ramène la caractéristique générale 35 du système de lecture 10 à une forme linéaire, telle 30 qu'illustrée sur la figure 4. Les impulsions de lecture avant 28 sont donc rendues symétriques autour de leurs axes 30 comme le-montre l'impulsion en tirets 31 sur la-figure 2. Bien que le potentiomètre 68 présente une forte résistance pour réaliser cette compensation de phase , il est cependant possible de le 35 régler à nouveau au fur et à mesure de l'usure du transducteur 20 dont la durée de vie est ainsi considérablement accrue. Lorsque le support polarisable 12 est entraîné en sens inverse, le transistor 88 est bloqué et le transistor 90 69 07451 n 2004038 se sature par l'application d'un signal de polarité inverse sur sa base. Le transistor 90 amène le point de jonction 8£ à proximité du potentiel de la masse et contre-polarise les diodes 70 et 72. Le potentiomètre 68 et le circuit déphaseur avant 65 5 sont donc éliminés du trajet du signal. Les diodes 74 et 76 sont polarisées dans le sens direct et le circuit déphaseur arrière 67 est mis en action. Les signaux de lecture arrière présentent un déphasage sensiblement opposé de celui des signaux de lecture avant et par conséquent, le potentiomètre 69 est ajusté à une 10 valeur de résistance faible, de manière que la caractéristique de phase du circuit déphaseur arrière 67 combinée au compensateur d'amplitude 120, corresponde à la courbe 46 de la figure 5. Cette caractéristique déphase les signaux de lecture arrière en sens inverse des signaux de lecture avant. Une caractéristique 15 générale 47 sensiblement linéaire est donc rétablie en lecture arrière. Lés impulsions de lecture arrière,telles que l'impulsion 39» sont donc rendues symétriques autour de leur axe . La caractéristique générale 47 correspondant à la lecture arrière, ne fournit cependant pas une compensation aussi bonne que la 20 caractéristique générale 35 correspondant à la lecture avant. Une compensation complète de phase en lecture arrière n'est possible que si le déphasage introduit dans le système 10 est symétrique de la caractéristique de distorsion de phase 44 en lecture arrière. Dans ce cas, la caractéristique 44 et;* son 25 symétrique se combineraient en une résultante linéaire. Le circuit déphaseur arrière 67 présente la caractéristique de phase symétrique voulue. Ainsi, en n'incluant pas le compensateur d'amplitude 120 dans le circuit de lecture arrière, il est possible d'obtenir une compensation complète à l'aide du 30 circuit déphaseur 67 seul. En marche avant, l'absence du compensateur d'amplitude 120, fait que le circuit déphaseur avant 65 introduit un déphasage de même polarité que celui du circuit déphaseur arrière 67. Cette caractéristique ne serait donc pas symétrique de la caractéris-35 tique de distorsion avant 34 et la compensation complète ne serait pas réalisée pour la lecture avant, si le compensateur d'amplitude 120 était supprimé du système 10. 69 07451 12 2004038 Les signaux compensés en phase , obtenus du compensateur de phase 50, sont appliqués au compensateur d'amplitude 120 d'où ils ressortent pour être appliqués aux amplitificateurs de commande de gain 146 et 148. Ces amplificateurs amplifient 5 les signaux de lecture avant et.arrière de facteurs différents, de manière que les signaux de lecture arrière présentent la même amplitude que les signaux de lecture avant. Les signaux de lecture avant ou arrière sont ensuite appliqués respectivement par les commutateurs 150 et 152 à 10 l'amplificateur différentiel sensible à la polarité 154. L'amplificateur 154 égalise les amplitudes des tranèitions positives et négatives des signaux de lecture. Les signaux de lecture en sortie de l'amplificateur 154, sont donc égalisés l'un par rapport à l'autre, quelle que soit leur polarité ou 15 leur sens d'entraînement du support 12. Les signaux équilibrés sont appliqués au détecteur 190. La présente invention fournit donc un système de lecture à haute performance et dont la durée de vie est accrue, assurant une compensation d'amplitude et de1 phase des signaux 20 de lecture avant et arrière. Ceci permet d'utiliser les supports d'enregistrement avec de très fortes densités d'écriture sans altérer la précision des lectures. Le système permet également un réglage bontinu de la phase des signaux de lecture pour maintenir la compensation de phase quelle que 25 soit l'usure des transducteurs. Cette particularité permet d'accroître considérablement la durée de vie utile des têtes magnétiques. Il va de soi que cette description de l'invention n'est pas limitative et qu'on peut lui apporter diverses 20 modifications ou variantes sans sortir de son cadre. 69 07451 i3 2004038 REVENDICATIONS 1. Circuit de lecture comprenant un transducteur magnétique pour lire des données enregistrées sur un support polarisable et fournissant un signal de lecture qui présente 5 un déphasage indésirable dans au moins une certaine direction et à partir duquel le circuit de lecture fournit un signal de sortie représentatif des données enregistrées pour application, à un dispositif d'utilisation, ledit circuit de lecture étant caractérisé en ce qu'il comporte un circuit de déphasage couplé 10 au transducteur pour décaler la phase du signal de lecture dans la direction opposée de manière à compenser ledit déphasage indésirable. 2. Circuit de lecture selon la revendication 1, caractérisé en ce que le transducteur .permet de lire en marche .15 avant et en marche arrière, les informations enregistrées sur le support pour fournir respectivement des signaux de lecture en marche avant et de lecture en marche^arrière représentatifs des informations enregistrées, le déphaseur comprenant un premier circuit auquel est appliqué le signal de lecture avant 2 0 de manière à le déphàser dans un certain sens, et un second circuit auquel est appliqué le signal de lecture arrière de manière à le déphaser en sens inverse. 3. Système de lecture selon la revendication 2, caractérisé en ce que les premier et second circuits sont 25 deux circuits déphaseurs reliés à un circuit amplificateur. 4. Système de lecture selon la revendication 3» caractérisé en ce que les premier et second circuits déphaseurs sont chacun constitués d'une combinaison d'un élément réactif et d'un élément résistif. 30 5. Système de lecture selon la revendication 4, caractérisé en ce que les éléments résistifs des premier et second circuits déphaseurs sont effectivement connectés \ en parallèle l'un avec l'autre sous la forme de deux branches résistives parallèles. 69 07451 14 2004038 6. Système de lecture selon la revendication 4, caractérisé en ce que l'élément réactif desdits circuits déphaseurs est constitué par une inductance unique commune aux première et seconde branches résistives parallèles, ^ constituant respectivement les circuits résistifs des premier et second circuits déphaseurs. 7. Système de lecture selon la revendication 6, caractérisé en ce qu'il comprend en outre, un circuit de commutation permettant de connecter ladite inductance au 10 premier circuit déphaseur pour traiter les signaux de lecture avant, et au second circuit déphaseur pour traiter les signaux de lecture arrière. 8. Système de lecture selon la revendication 7, caractérisé en ce que l'élément résistif du premier circuit 15 déphaseur a une résistance élevée, et en ce que l'élément résistif du second circuit déphaseur a une faible résistance, 9« Système de lecture selon la revendication 8, caractérisé en ce qu'il comprend en outre, un amplificateur sensible à la polarité amplifiant les signaux de lecture 20 avant et arrière déphasés, de manière à égaliser leur variation de polarités positives et négativesJ