20^8027 La présente invention concerne des registres à décalage, et plus parti-■ culièrement, un registre à décalage ayant des possibilités de régénération des données avec ou sans circulation. Les registres à décalage sont des éléments logiques bien connus qui trou-5 vent une application dans les mémoires et lss circuits retard. Ce sont des systèmes qui reçoivent un .signal de données et un signal de décalage, ou horloge et qui transfèrent le signal de données sous la commande du signal horloge. Plusieurs systèmes à décalage peuvent être connectés ensemble de manière à fournir des retards importants. 10 Les registres à décalage à transistors à effet de champ du type semi conducteur métal-oxyde (MOSFET) ayant des impulsions d'horloge monophasées, ou multiphésées, sont classés en deux catégories principales suivant leurs caractéristiques; Ce sont les registres à décalage statiques, et les registres à décalage dynamiques. 15 Un registre à décalage statique est un registre dans lequel.il est pos sible "d'emmagasiner" indéfiniment les données sans avoir besoin d'appliquer continuement des impulsions horloge, donc sans circulation perpétuelle des données. C'est-à-dire qu'après l'application d'un cycle complet ou d'une séquence d'impulsions horloge, une position de bit quelconque (étage) va 20 indiquer la donnée qui y était au début du cycle. Les différents étages vont être "verrouillés" sur les données d'entrée. Peu importe si les données d'entrée ont été changées depuis. Une fois le cycle réalisé, une autre donnée ne va modifier une position d'un bit qu'au commencement d'un autre cycle d'impulsions horloge. Les registres à décalage statiques vont "emmagasiner"les 25 données sans avoir besoin de "décaler" ces données., . , Un inconvénient des registres à décalage statiques réside dans le fait qu'ils ont un fonctionnement lent par suite de leur grande constante de temps inhérente. En outre, ces circuits nécessitent également une superficie assez importante lorsqu'ils sont formés dans des blocs de circuits • intégrés. Cependant, 30 un registre à décalage statique a l'avantage de pouvoir emmagasiner indéfiniment les informations sans aucune action de décalage. C'est-à-dire que les données peuvent être indéfiniment retenues sans transfert constant d'un étage à l'autre. Un registre à décalage dynamique est un registre dans lequel il n'est 35 pas possible de maintenir (emmagasiner) indéfiniment des données sans application d'impulsions horloge. C'est-à-dire, qu'un train d'impulsions horloge doit être appliqué de manière à conserver les données. En conséquence, ce registre à décalage ne va pas "emmagasiner" les données sans les "décaler". Durant une opération normales, les données sont emmagasinées en faisant 40 circuler celles-ci, c'est-à-dire en les renvoyant sur l'entrée du registre 15364ï 2 2048027 à décalage et en les décalant à nouveau dans chaque étage du registre à décalage» La fréquence de décalage d'un registre à décalage dynamique est limitée entre f et f . Ici l'opération à fréquence nulle n'est pas possible étant min- max • - • • donné que le cycle des impulsions horloge doit, être répété dans certaines 5 limites de fréquences [f . et f ) de manière à maintenir.les données. Peu min max importe la valeur de la constante de temps d'une position de bit il y aura une limite inférieure en dessous de laquelle toute opération ne sera pas possible, sans perte de.données. Dans les registres à décalage- dynamiques ainsi que statiques il est 10 bien connu d'utiliser une capacité inter-électrodes (capacité de noeud) comme points d'emmagasinage des données. Ces capacités de noeud sont la capacité de la grille d'un élément de commutation, et la capacité des fils d'interconnexion. C'est une capacité par rapport au substrat et elle est-très faible. En conséquence, de faibles constantes de temps sont possibles même avec 15 implication d'impédances élevées. Un inconvénient des registres à décalage dynamiques réside dans le fait que des signaux sont transférés entre les capacités inter-électrodes de chaque section. Etant donné que la charge appliquée sur un condensateur est susceptible de fuir avec le temps, les condensateurs doivent être continuement chargés 20 de manière à maintenir les informations. Il y a une limite de fréquence horloge en dessous de laquelle le condensateur subit une fuite des données. Un avantage du registre à décalage dynamique, outre le fait d'être capable d'assumer une plus grande vitesse, réside dans le fait que la zone de bloc de substrat requise pour un registre à décalage dynamique est petite, 25 représentant approximativement 50% de celle requise pour un registre à décalage statique. □ans le brevet français n° 1 459 332 correspondant à la demande déposée par la demanderesse le 12*10.1965 il est décrit un registre à décalage dynamique du type à éléments MOSFET. Ce registre à décalage utilise des circuits 30 de maintien en.courant continu aux emplacements des demi-étages de rang pair. Ces circuits de maintien en courant continu sont des circuits flip-flop, des multivibrateursetc... qui "maintiennent les données pendant quelque temps, ce qui permet l'emmagasinage des dqnnées dans un étage. Cependant, ces circuits de maintien en courant continu sont plus coû-35 teux que le circuit décrit ici, et. ne permettent pas aux données d'être régénérées dans un étage. Les circuits de maintien "emmagasinent" seulement les données» comme le ferait un registre à décalage statique. La, présente invention fournit l'emmagasinage des dpnnées sans décalage de celles-ci entre les étages, et-avec un minimum-de. circuits. En outre, elle permet à la section: 40 de sortie de tout étage de commander la section d'entrée de cet étage. Ainsi, 15364 3 2048027 est-il réalisé une opération dynamique à vitesse élevée dans un système ayant une possibilité d'emmagasinage. La présente invention décrit un registre du type MOSFET qui a les avantages du registre statique ainsi que du registre à décalage dynamique. Tout 5 d'abord, il va "emmagasiner" les informations indéfiniment sans opération de ."décalage". Ensuite la vitesse optimale du circuit de la présente invention est comparable à celle d'un registre à décalage dynamique normal. En outre,bien qu'il y ait une augmentation de la superficie des blocs par comparaison à celle des registres à décalage dynamiques connus, la zone totale des blocs 10 alors nécessaire est encore nettement plus petite que celle requise pour la réalisation d'un registre à décalage statique comparable, selon les techniques connues. Par ailleurs l'élimination des circuits de synchronisation va compenser l'augmentation de la surface.de blocs alors nécessaire, si bien que le système général est très rentable. 15 En conséquence, un objet fondamental de"la présente invention consiste à fournir un registre à décalage ayant un seul étage. Un autre objet de la présente invention consiste à fournir un registre à décalage dynamique avec possibilité d'emmagasinage et qui peut fonctionner sans augmenter le nombre tf'horloges nécessaires. 20 Un autre objet de la présente invention consiste à fournir un registre à décalage dynamique avec possibilité d'emmagasinage et qui peut fonctionner avec un nombre quelconque de phases d'horloge. Un autre objet de la présente invention consiste à fournir un registre à_ décalage dynamique avec possibilité d'emmagasinage et qui ne nécessite pas une 25 zone de blocs importante lorsqu'il est fabriqué dans des circuits intégrés. Un autre objet de la présente invention consiste à fournir un registre à décalage dynamique avec possibilité d emmagasinage et qui est du type à éléments MOSFET. Un autre objet de la présente invention consiste à fournir un registre à 30 décalage dynamique avec possibilité d'emmagasinage, qui peut également bien fonctionner avec des impulsions d'horloge qui se chevauche ou non. Ce registre à décalage dynamique jouit d'une possibilité d'emmagasinage statique. Un moyen de régénération est fourni entre les sections de chaque étage. En conséquence, les tensions appliquées sur les capacités inter-élec-35 trodes du type MOSFET, lesquelles tensions représentent les données d'entrée, peuvent être régénérées durant une. phase quelconque d'un cycle. Ceci signifie que les données vont être emmagasinées indéfiniment, sans nécessiter une opération de décalage, c'est-à-dire un transfert des données d'un étage à un autre. En conséquence, étant donné qu'un registre à décalage classique 40 nécessite un minimum de deux étages pour l'emmagasinage des données (par déca- 15364 4 2048027 lage de ces dernières), la présente invention peut emmagasiner des informations dans un seul étage d'un registre-à décalage. Bien entendu, il est bien compris qu'un registre à décalage conforme à la présente invention peut comprendre de nombreux étages et que les données peuvent être emmagasinées dans chaque 5 étage ou peuvent également être décalées, d'un étage à l'autre. Par opposition aux registres à décalage classiques, un moyen de régénéras, tion est prévu entre'les sections adjacentes d'un étage quelconque du registre à décalage. Dans les registres à décalage classiques de l'art antérieur, il y a recyclage, mais ce recyclage se fait de la sortie sur l'entrée du 10 registre à décalage. Ceci représente simplement un moyen de réintroduction des données. Aucune régénération n'est prévue entre les sections d'un étage particulier d'un registre à décalage. Le type de régénération de la présente invention n'est pas celui qui est normalement considéré comme recyclage, c'est-à-dire le renvoi de la sortie d'un étage quelconque sur l'entrée de 15 l'étage précédent, ou sur l'entrée du premier étage. Le moyen de régénération est un circuit de décharge qui permet à une section quelconque de commander l'état des données d'une section précédente. Il comprend deux éléments de commutation du type MOSFET. La sortie de chaque étage est connectée à la grille d'un des éléments MOSFET, tandis qu'une 20 impulsion horloge est connectée à la grille du second élément MOSFET. Le moyen de régénération assure une régulation conditionnelle du contenu de la capacité inter-électrodes par cej.ui d'une autre capacité (capacité suivante) de l'étage, du registre à décalage. D'autres objets, caractéristiques et avantages de la présente invention 25 ressortiront de la description qui va suivre, donnée à titre d'exemple non limitatif en se reportant aux dessins annexés sur lesquels : - la figure 1 représente un diagramme de fonctionnement général d'un étage de registre à décalage conforme à la présente invention. - La figure 2 représente un schéma du circuit de l'étage de registre à 30 décalage représenté sur la figure 1. - La figure 3 représente un diagramme des temps pour l'opération de "décalage" du circuit représenté sur la figure 2. - La figure 4 représente un diagramme des temps pour l'opération "d'emmagasinage" du circuit représenté sur la figure 2. 35 - La figure 5 représente un dispositif utilisant une seule source d'im pulsions horloge pour la commande de "décalage" dynamique de la présente invention. - La figure 6 représente un schéma du circuit d'un registre d'emmagasinage à décalage à deux phases conforme à la présente invention. 40 Les figures 7,8 représentent les diagrammes des temps pour le fonction 70 15364 5 2048027 nement du circuit de la figure 6 respectivement suivant un mode de "décalage" et un.mode "emmagasinage". La figure 1 représente un diagramme de fonctionnement, général d'un étage (nième) du registre à décalage conforme à la présente invention. Bien entendu, 5 le nombre d'étages contenu dans un registre à décalage peut être quelconque, suivant les besoins de la réalisation. Le transfert des données se fait entre des étages adjacents. Dans l'opération de "décalage", les données vont être transférées d'un étage au-suivant. Dans l'opération "d'emmagasinage", les données vont rester dans le même étage. 10 L'étage de registre à décalage représenté sur la figure 1 possède une section avant (F) et une section arrière (B) et a une connexion allant de sa sortie à la section avant de l'étage. Cette connexion est un; moyen de régénération ou un moyen de restauration, qui permet la conservatiorr de données dans un étage quelconque n sans nécessiter d'opération de décalage. C'est ce 15 moyen de régénération qui distingue l'étage représenté sur la figure 1 des étages du registre à décalage de l'art antérieur. Dans la description qui suit, . plus particulièrement en référence à la figure 2, il s'agit d'un étage de registre à décal.agB dynamique à quatre phases. Dans ce cas particulier l'étage n de la figure 1 est un étage de registre à décalage dynamique à quatre 20 phases classique qui possède un moyen pour restaurer les données dans l'étage n, fournissant ainsi une fonction "d'emmagasinage". Bien entendu il pourrait y avoir un nombre quelconqua de sections dans chaque étage ; seules deux de ces sections sont représentées sur la figure 1 à des fins de-clarté. Sur la figure -1, les données sont introduites à la borne d'entrée et 25 transférées, ou décalées, de la borne de sortie à l'étage suivant (n+1). Si besoin est, une opération d'emmagasinage a lieu dans laquelle il est fait usage du moyen de régénération. Dans l'opération de décalage il n' y a pas de commande de la première section CF) par l'état des données de la seconde section (B). La commande a lieu uniquement pour le décalage des données. 30 Le fonctionnement de l'étage de registre à décalage particulier représenté sur la figure 1 mène à la conclusion qu'il est possible d'emmagasiner des informations dans un étage d'un registre à décalage conforme à là présente invention. Ceci est en contradiction avec le principe des registres à décalage dynamiques classiques dans lesquels au moins deux étages sont nécessaires 35 puisque, dans les registres à décalages dynamiques classiques, les informations sont ré-emmagasinées' par une opération de décalage entre les étages. La figure 2 représente un circuit détaillé de l'étage de registre à décalage dynamique représenté sur la figure 1. La section avant de cet étage est formée par les transistors Q1-Q3_tandis que la section arrière de cet 40 étage est formée-par les-transistors Q6-QB. Le moyen- de.régénération est le 70 153:6.4 6 2048027 réseau connectant la seconde section à la première section de l'étage et comprend les transistors Q4 et GJ5. En conséquence, il y a un moyen de régénération entré les éléments d'emmagasinage adjacents de chaque étage. □ans la figure 2, il est fait usage d'éléments de commutation du type 5 MOSFET bien que les principes de la présente invention ne-se.limitent pas à un fonctionnement avec ce type particulier d'éléments de commutation. Tout élément de commutation pourrait être utilisé, bien que le fonctionnement avec des éléments de commande MOSFET soit particulièrement, souhaitable pour de nombreuses raisons, notamment en raison des. facilités de fabrication des 10 dispositifs. Un élément MOSFET est un élément de commutation dont les bornes de sortie sont généralement appelées respectivement la source et le drain tandis que la borne de commande est généralement appelée la grille. Le dispositif a comme caractéristique qu'un circuit fermé est établi entre sa source et son 15 drain lorsqu'un potentiel approprié est appliqué à sa grille. Il existe une impédance élevée entre la source et le drain lorsque la grille est polarisée différemment. Sur la figure 2 il est fait usage de dispositifs à mode de renforcement de canal N, bien qu'il soit à remarquer que le circuit va fonctionner également avec des dispositifs du type à appauvrissement du canal 20 P. Avec les éléments de commutation représentés sur la figure 2, un potentiel positif appliqué à la grille d'un élément quelconque va provoquer un trajet d'impédance faible entre ses bornes de sortie et le dispositif va être considéré comme étant actif. L'ensemble des circuits à transistors de la figure 2 peut être fabriqué 25 au moyen de procédés bien connus.. De plus, différentes impulsions horloge par exemple (f»^ et peuvent être facilement dérivées d'une seule source d'impulsions. Cette opération est exécutée en fournissant un circuit logique qui est également fabriqué sur le même bloc que l'étage de registre à décalage de la figure 2. Ceci sera expliqué de façon plus détaillée par la suite en 30 regard de la figure 5. - Sur la figure 2, la section avant de chaque étage de registre à décalage comprend les transistors Q1-Q3 et a des entrées pour l'impulsion horloge $ , > l'impulsion horloge , et les données. La seconde section du. registre à décalage comprend les. transistors Q6-Q8 et reçoit les entrées d'impulsions 35 .horloge (f> et (j> . Une borne de sortie 10.est fournie aux données de sortie O T qui peuvent alors passer à l'étage de registre suivant ou peuvent être utilisées directement à partir de ces bornes de sortie. Il y a une connexion établie de la: borne de sortie 10 .à la section avant du registre à décalage, et cette connexion est le moyen de régénération. Il 40 comprend les transistors Q4 et Q5.-Ce.moyen de régénération est une connexion 15364 7 2048027 entre l'élément d'.emmagasinage CN2 de la seconde section, et l'élément d'emmagasinage de la première section CN1. Il permet à l'état des données de CN_ de commander l'état des données de CN„, comme cela sera mis en évidence 2 1 par la suite. L'entrée d'impulsion horloge est appliquée à la grille du 5 transistor Q4. La figure 2 représente deux capacités de noeud CN^ et CN^. La capacité de noeud CN^ est la capacité, par rapport au substrat de la ligne métallique 12 qui connecte la grille de Q6 au point de diffusion commune des éléments Q1 et Q2, mais comprend essentiellement la capacité inter-électrodes de 10 l'élément QB. Elle est représentée par une ligne en pointillés puisque c'est une capacité inhérente et représente une capacité entre le circuit et le substrat. En conséquence CN^ et Cl\l'2 sont,, de façon semblable, définies comme capacités par rapport à la masse. Les figures 3 et 4 représentent les diagrammes des temps pour les opé-15 rations respectives de décalage et d'emmagasinage^ Ces opérations vont maintenant être expliquées. Durant l'opération de "décalage", un groupe continu d'impulsions horloge ,| - $ sont appliquées tandis que l'impulsion horloge £'2 n'est pas appliquée durant tout le cycle Un cycle est défini ici comme étant la i t 20 quantité de temps nécessaire pour un décalage des données de l'entrée de cet étage à la sortie, c'est-à-dire de CN'2 à CN2« Lors de la description du fonctionnement de ce circuit, il est à rappeler qu'une impulsion positive appliquée sur la borne grille de l'un quelconque des éléments de commutation Q1 - Q8 provoque la conduction de l'élément de commutation. Ceci représente 25 un état d'impédance faible. L'absence d'une impulsion positive appliquée sur la grille d'un élément de commutation signifie qu'il a une impédance élevée entre la source et le drain de l'élément de commutation. Un cycle de décalage préalable va décaler les données de l'entrée (CN'2) au condensateur CN. et ensuite de là au condensateur de sortie CN2 de l'étage. 1 30 1. Durant la période de temps t^, les impulsions horloge 4^ et (f>2 sont hautes, tandis que les impulsions et sont au niveau bas. Comme cela O a été mentionné plus haut, '2 reste au niveau bas durant toute l'opération de "décalage". Durant t^, l'impulsion horloge (j)^ charge la capacité de noeud CN^ par le transistor Q1. Ceci a lieu qu'il y ait ou non des données d'entrée 35 représentées par une tension élevée a la capacité CN'2. (s'il y a un étage précédent). 2. Durant la période de temps t2» l'impulsion horloge 2 décharge CN^ par (J2 et GJ3, si l'entrée des données est au niveau "haut" Si l'entrée des données n'est pas à un niveau "haut", 03 va représenter un circuit ouvert et 40 CNj ne va pas être déchargé. 15364 8 2048027 20 3. Durant la période de temps t , l'Impulsion horloge $ est au niveau w J haut et va charger la capacité de noeud CN^ par QB. Il en est ainsi même si rend Q7 passant durant la période de temps t . 4 3 4. Durant la période de temps retourne à un niveau bas tandis 5 que 4 reste à un niveau "haut". Ceci permet à CN2 de se décharger à travers Q7 et Q6, uniquement si la tension aux bornes de CN^ est au niveau haut» Dans ce cas, où la tension aux bornes de CN„ est au niveau bas, CN_ va rester 1 2 chargée. Ceci réalise un décalage de données quelconques de la borne d'entrée à la borne de sortie. Ici le fonctionnement est identique à celui des étages 10 de registre à décalage dynamique à quatre phases. Etant donné que $'2 reste "bas" durant tout le cycle de fonctionnement, Q4 ne va pas devenir conducteur du courant. En conséquence, Q4 et Q5 sont déconnectés du circuit durant toute l'opération de décalage. Ces éléments qui comprennent le moyen de régénération, ou le moyen de restauration affeç-15 tent le fonctionnement du circuit seulement durant le mode "d'emmagasinage". L'opération "d'emmagasinage" est établie en apgliquant un train d'impulsions horloge $ , tout en maintenant 2 niveau "bas" durant tout le cycle. De cette manière l'entrée des données n'a pas de commande sur l'état i de CN^ étant donné que Q2 ne devient jamais conducteur du courant. En revanche, l'état de CN^ est commandé par l'état de la sortie des données (ou CN2) par l'élément de commutation Q5. Durant le cycle complet de , ' , , , T / J 4 les tensions sur CN^ et CN2 sont toutes deux régénérées. En outre tout changement de ces niveaux de tension du à un courant de fuite sera corrigé. Dans le mode d'emmagasinage l'état des données de toute capacité d'enmagasi-nage va déterminer l'état des données de l'élément d'emmagasinage précédent. A titre d'exemple, il est supposé que la tension sur CN2 est au niveau haut, indiquant un "1" emmagasiné dans l'étage. 1. Durant la période de temps t'^, ^et tandis que (J> et sont à un niveau "bas". Ceci signifie que CN va être o H T / chargé par $ à travers Q^. 2. Durant la période de temps t' passe à un état "bas", mais '2 reste à l'état "haut". et restent à un niveau bas. Ceci signifie O T que Q4 va être conducteur du courant ainsi que Q5 (Q5 conduit le courant puisqu'il est supposé.que la tension dans CN2 était initialement au niveau haut). En conséquence, CN^ se décharge à taavers Q4 et Q5. Il est important de noter que toute charge accumulée dans CN^, par suite d'un courant de fuite, va être effacée durant cette décharge à travers Q4 et Q5. 3. Durant la période de temps t'3 ^ sont à un niveau haut. 4>'2 est revenu à un niveau bas. Etant 25 30 35 70 1536k S 2048027 donne que est "tiaut" 08 est conducteur du courant et CN va être chargé J & par 4>g. En rappelant que CN^ était supposé être initialement à un niveau "haut" il est clair que le fonctionnement du circuit durant cette partie du cycle va rétablir toute perte de tension de CN^ due à un courant de-fuite. 5' ' 4. Durant-la période de temps t'^, ^ reste à un niveau bas et ij>3 repasse à un niveau bas. reste à un niveau haut tandis :que à un niveau bas. CN2 ne va pas se décharger à travers Q7 et QB", en raison du niveau bas de CN^ qui empêche 06 de conduire le courant. r - De façon semblable, on peut voir que si CN2 est initialement à l'état '10 bas, GJ5 ne va pas être conducteur et CN^ va se décharger durant la phase cf>^. Plus précisément, durant la période de temps t'2» CN^ ne va pas se décharger étant donné que la tension sur CN2 est supposée être initialement basse. Ceci signifie que 05 ne va pas être conducteur du courant. Durant la période de temps t'3» Q8 est conducteur du courant et CN2 va être chargé par 4^. Durant 15 la période de temps t'^, CN2 va se décharger à travers Q7 et E)6 étant donné que le niveau haut sur CN^ (qui n'est pas déchargée pendant le temps permet à 06 de devenir conducteur du courant. En conséquence, il est évident que l'apport du moyen de régénération dans un étage de registre à décalage dynamique à quatre phases, ainsi que la 20 synchronisation appropriée, fournit une possibilité d'emmagasinage/décalage dynamique. Le circuit comprend huit éléments de commutation MOSFET identiques au lieu de six éléments généralement utilisés pour un registre à décalage à quatre phases. Cependant, l'augmentation de la superficie du bloc est inférieure à 30% étant donné qu'une zone de diffusion source ou drain commune est 25 utilisée pour 01, Q2» 04 ainsi que pour 03 et 05. Etant donné que (f>2 et ' 2 sont toutes deux identiques, ces impulsions peuvent être facilement dérivées d'une seule source d'impulsions horloge. Ceci signifie que le registre à décalage de la figure 2 ne nécessite pas de source d'impulsions horloge supplémentaire. Le nombre de sources d'impulsions 30 horloge est le même que celui utilisé dans un registre à décalage dynamique à quatre phases. La figure 5 représente un agencement pour l'utilisation d'une seule source d'impulsions horloge pour fournir 2et Sur la figure 5 il est utilisé un seul générateur.pour fournir les impulsions horloge de phase 2 2 et '2« Comme le montrent les figures 3 et 4, 35 l'impulsion horloge 2 est une impulsion d'entrée de. "décalage" tandis que l'impulsion horloge '2 est une impulsion horloge d'entrée "d'emmagasinage". Le générateur d'impulsions d'horloge de phase. 2 fournit une sortie qui est dirigée sur deux portes ET 16, 20. L'autre entrée appliquée à la.porte ET 18 reçoit le signal de commande "décalage" tandis que la seconde entrée appliquée 40 à la porte ET 20-reçoit le signal de commande "d'emmagasinage". La coïncidence 70 15364 10 2048027 de l'Impulsion provenant du générateur d'impulsions horloge de phase 2 avec le signal de commande "décalage" ou avec le signal de commande "emmagasinage", fournit les sorties $2 et 2'. En ou^re» il. est évident pour l'homme de l'art que les circuits logiques formés par les portes 16, 20 peuvent être .réalisés 5 sur le même bloc. La dissipation de l'énergie durant l'opération d'"emmagasinage" est nettement réduite en réduisant la fréquence de chacune des impulsions horloge $'2' ^3* ^4" Ceci est: important dans la réalisation d'une mémoire de manière à. maintenir l'énergie totale du système à un minimum. En outre, par 10 suite de cette possibilité d'emmagasinage, toutes données emmagasinées peuvent être lues instantanément suivant l'ordre approprié. En conséquence, le temps d'accès à la mémoire peut être réduit jusqu'à 50%. Un autre avantage du circuit d'emmagasinage-décalage dynamique de la figure 2 réside dans la possibilité d'enclencher (état actif) ou de restaurer 15 (état inactif) chaque étage durant un mode d'emmagasinage. Cette caractéristique est souhaitable dans de nombreuses applications de registre à décalage. Pour ce faire, durant un cycle d'emmagasinage ( , 4>' , et $ ) $' est 1 £ O' *r Z inhibé intentionnellement. En conséquence, CN^ va rester chargé indépendamment de l'état de CN^. Il en est ainsi étant donné que G}4 ne va pas être conducteur 20 du courant si 4»' n'est pas présente. En conséquence, il n'y aura pas de trajet de décharge par Q4 et Q5. Ensuite, CN se décharge lorsque $ est présente 4L étant donné que Q7 va être alors conducteur du.courant. En outre, la tension élevée sur CN„ va rendre Q6 conducteur du courant. Par ailleurs, si &, est 1 4 inhibée durant un cycle complet d'emmagasinage, CN2 va être complètement 25 chargée à la fin du cycle, indiquant un "1" emmagasiné. En conséquence, les bornes '2 et peuvent alors être utilisées respectivement en tant qu'entrées de restauration et d'enclenchement. ' Il est bien.compris de l'homme de l'art que la présente invention décrit une nouvelle conception des possibilités d'emmagasinage stitique dans un re-30 gistre à décalage dynamique. Cette conception s'applique indépendamment des caractéristiques de phase du registre à décalage et indépendamment du fait que les impulsions horloge se chevauchent ou non. En fournissant un circuit de régénération au moyen duquel l'état de la capacité d'emmagasinage dans une section d'un étage commande 1'état d'une capacité d'emmagasinage dans une 35 section précédente du même étage, l'opération d'emmagasinage se fait dans un registre à décalage dynamique à fonctionnement rapide. La figure 6 représente un schéma d'un registre d ' ermnagasinage à décalage à deux phases ayant des impulsions horloge sans chevauchements. Le diagramme des temps pour une opération "décalage" est représenté sur la figure 40 7 tandis que le diagramme des temps pour une opération "emmagasinage" est 70 15364 11 2048027 représenté sur la figure 8. Sur la figure 6, il y a deux capacités de noeud par étage. Ici il n'est représenté qu'un ssul étage complet. Les capacités de noeud dans cet étage sont CN^ et CN^. La capacité de noeud CN'^ représente la capacité de sortie 5 de l'étage précédent tandis que la capacité CN'^ représente la capacité de noeud d'entrée de l'étage suivant. Il est bien compris que le nombre d'éléments d'emmagasinage par étage n'est pas limitatif dans la présente invention. Comme dans le cas des circuits de la figure 2, il 8st fait usage d'éléments de commutation MOSFET. Chaque étage comprend des éléments d'emma-10 gasinage et ces élémentsd'emmagasinage sont connectés par un moyen de régénération. Le moyen de régénération permet à l'état d'une capacité à partir de laquelle doivent être décalées de commander l'état des données de la capacité de noeud précédente. Par exemple, dans une opération d'emmagasinage la tension dans CN„ commanderait la tension dans CN... Dans le mode de réali-2 - 1 15 sation de la figure 6, le moyen de régénération pour cet étage est formé par les éléments de commutation Q10-Q12. Dans l'étage de registre à décalage de la figure 6, la première section est formée par les éléments de commutation Q1-GJ3 tandis que la seconde section est formée par les éléments de commutation. Entre les capacités de noeuds 20 d'un étage, il y a un moyen pour permettre à l'état de la capacité de noeud précédente de régler conditionnellement l'état de la capacité de noeud suivante. En outre, il y a le moyen de régénération qui permet à l'état de toute capacité de commander l'état de la capacité précédente. Lorsque les données sont décalées, le moyen de régénération est électriquement déconnecté du 25 fonctionnement du circuit. Cependant, lorsqu'il est souhaité emmagasiner les données dans un étage particulier, le moyen de régénération est électriquement connecté dans le circuit et permet le contrôle de l'état de la capacité précédente par l'état de la capacité suivante. Dans cette description, les mots "précédent" et "suivant" ont leur signification déterminée par le sens 30 de la circulation des données. Par exemple, lorsque les données sont décalées vers la droite, la capacité CN^ "précède" la capacité CN^. Durant une opé-rationd'emmagasinage la capacité CN^ "précède" toujours la capacité CN^. Pour une opération de "décalage", les impulsions horloge ^ et $ sont utilisées. Le signal horloge est maintenue au niveau "bas". 35 1. Durant la période de temps t^, l'impulsion ^ est au niveau "haut" tandis que les autres impulsions horloge sont à un niveau "bas". En conséquence, CN^ est chargé à travers Q1 et Q3. Cette charge est dépendante de l'état des données d'entrée. Si la tension dans CN' est élevée, CN. ne va pas se 2 1 charger étant donné qu'il y aura un trajet de décharge à la masse à travers 40 Q3 et Q2. 15364 12 2048027 2. Durant la période de temps t^, seule l'impulsion horloge $ est présente. Ici, il est souhaité transférer les données de ÇN^ à C^. Etant donné que est au niveau "bas", le circuit de régénération est électriquement déconnecté. La capacité CN^ va se charger à travers Q4 et Q6, -dépendant 5 condltionnellement de l'état de CN^ Si une tension a été appliquée dans CN^ durant t^, CN2 ne va pas alors se charger car il y aura un trajet de décharge à la masse à travers Q6 et Q5 durant t^. Durant l'opération de décalage, les données gont transférées de CN'2 à CN^. Par exemple, si la tension appliquée sur CN'2 était initialement élevée, 10 CN^ ne se chargerait pas durant t^. Ceci signifierait que la tension dans CN„ serait basse à la fin de t... Durant t„, la tension basse sur CN^. signi-1 12 1 fierait que CN2 serait chargé à une tension élevée V. En conséquence, l'état de la tension sur Cl\|2 correspondrait à la tension initialement appliquée à l'étage de registre à décalage par CN*2. Ceci correspond à une opération 15 de décalage. Durant l'opération d'emmagasinage, il est souhaité que les données qui . sont déjà dans le registre à décalage y soient maintenues durant un cycle complet d'impulsions horloge. Dans ce cas, un cycle complet d'impulsions horloge est '^ et 2» Le signal horloge $ reste à un niveau bas durant 20 l'opération d'emmagasinage. 1. Durant la période de temps t'^, à travers Q10 et Q12 suivant l'état de la tension dans CN2> Si la tension dans CN2 est élevée, Q11 va alors être conducteur du courant et il va y 25 avoir un trajet direct à la masse. Ceci signifie qu'il va exister une faible tension sur CN^ après le temps t'^. Si la tension dans CN2 est faible durant t'^ CN^ va alors se charger à une tension élevée. 2. Durant la période de temps t'2> 2 est présente. Ceci signifie que la capacité CN2 va se charger à travers Q4 et Q6. Suivant l'état de la tension 30 dans CN„. Durant ce temps t'_, l'état de la tension sur CN_ commande l'état 1 2 , 1 de la tension sur CI\L. Si l'état de la tension sur CN. était faible après 2 1 t'^, CN2 serait alors chargé à la tension V. En conséquence, durant l'opération d'emmagasinage, les données qui se trouvent dans un étage quelconque sont essentiellement recyclées par cet 35 étage de manière à fournir une opération d'emmagasinage. Le moyen de regénération permet à l'état de la tension d'une capacité suivante de commander l'état de la tension de la capacité précédente. D'après ce qui précède, il est évident que chaque étage de registre à décalage peut contenir un nombre quelconque d'éléments d'emmagasinage. En 40 outre, le moyen de régénération n'a pas besoin d'être placé entre deux capa 15364 13 2048027 cités d'emmagasinage adjacentes. Par exemple, 11*peut connecter les première et troisième capacités d'un étage quelconque. Dë cette manière, les données pourront être emmagasinées même plus longtemps puisqu'il y aura deux opérations de décalage pour obtenir la donnée où elle était à l'origine avant 5 l'opération d'emmagasinage. L'usage des éléments du type MOSFET est particulièrement approprié puisqu'ils permettent une fabrication facile et une obtention de circuits à vitesse élevée. - Il reste bien entendu que la description qui précède n'a été donnée qu' titre d'exemple non limitatif et que de nombreuses variantes peuvent être 1D envisagées sans sortir pour autant du cadre et de la portée de la présente invention. 70 15364 14 2048027 REVENDICATIONS 1. . Registre à décalage de type dynamique offrant des propriétés d'emmagasinage sans circulation, caractérisé en ce qu'il comprend : au moins un étage à plusieurs sections ; des moyens de décalage et de régénération permettant aux données d'une section de contrôler l'état d'une autre section ; des générateurs 5 de signaux horloges dont le choix,des séquences permet de déterminer le mode de fonctionnement désiré. 2. Registre à décalage selon la revendication 1 caractérisé en ce que les moyens de régénération peuvent être commandés pour effacer la donnée d'une section compte tenu de l'état de la section suivante. 10 3. Registre pouvant travailler en mode "décalage ou en mode emmagasinage", caractérisé en ce qu'il comprend : des éléments d'emmagasinage, des circuits permettant d'appliquer des données aux dits éléments d'emmagasinage ; des moyens pour décaler les données dans un sens et permettant à la donnée emmagasinée dans un élément dë contrôler l'état de l'élément auquel la donnée 15 est transmise par l'opération de décalage ; des moyens pour régénérer les données emmagasinées sans opérer un décalage, les dits moyens de régénération permettant à l'état d'un élément d'emmagasinage de contrôler l'état de l'élément à partir duquel la donnée avait été décalée durant l'opération de décalage précédente. 20 4. Registre è décalage selon la revendication 3 dans lequel les dits moyens de régénération et de décalage sont constitués par des trajets de décharge des dits éléments d'emmagasinage. 5. Registre à décalage selon la revendication 2 ou 4 caractérisé en ce que les opérations en mode dit "emmagasinage" aussi bien qu'en mode "décalage" utili- 25 sent une même série de signaux horloge et ne nécessitent que l'interversion de deux des dits signaux. 6. Registre à décalage selon la revendication 2: ou 3 ou 4 ou 5, caractérisé en ce que les dits moyens de décalage sont des circuits à transistors à effet de champ dont les capacités inter-électrodes servent d'élément d'emmagasinage.