La présente invention concerne un circuit intégré du type TTL et, notamment,la disposition dans l'espace en plusieurs zones isolées. Ce circuit comporte un transistor d'entrée à émetteurs multiples, un transistor amplificateur monté en série, en aval de celui-ci, et un étage final pushpull. Dans les conceptions de circuits intégrés élabor#esjusqu'icî, on prévoit dans la plupart des cas, sur la plaquette de silicium, une zone isolée distincte pour chaque transistor et pour chaque diode. Les résistances sont placées le plus souvent dans une seule zone isolée. Pour éviter les croisements de circuits, les résistances doivent fréquemment être disposées en divers endroits sur la plaquette de silicium. Cette disposition hétérogène a pour résultat que le circuit intégré occupe une place importante sur la plaquette de silicium, et que les capacités parasites plus élevées qui en résultent augmentent la durée de commutation. Cette surface importante occupée sur la plaquette de silicium présente de plus l'inconvé- nient qu'elle englobe un nombre plus grand d'imperfections ou de défauts pouvant se trouver dans le matériau semi-conducteur, et diminue le rendement des montages. Pour cette raison on s'efforce, dans les projets de circuits intégrés, de placer dans une seule zone isolée le nombre le plus grand possible d'éléments de construction. On sait déjà qu'il est possible de placer deux transistors dans un même endroit isolé si l'on est obligé, par exemple, d'interconnecter les deux collecteurs. On sait également que la résistance de dérivation de base peut, par exemple, être logée dans un transistor, si cette résistance a une valeur inférieure à 1JL Ces concentrations d'éléments de construction dans les circuits intégrés ne diminuent qu'accessoirement la surface nécessaire et n'ont pas une influence assez importante sur la réduction des durées de commutation. L'invention a pour but de créer une disposition d'élémentsdede construction permettant, dans un circuit du type TTL comportant un transistor d'entrée suivi d'un transistor amplificateur en série avec le précédent et d'un étage final push-pull, de réduire encore la surface nécessaire de mise en place en ramassant plusieurs éléments de construction dans une zone isolée, de sorte que des durées de commutation encore plus courtes et des rendements de montage plus élevés peuvent être atteints. L'invention concerne, à cet effet, une disposition du type ci-dessus caractérisée en ce que le montage comprend quatre zones d'isolation, dont les trois plus petites sont placées le long du côté longitudinal d'une quatrième zone d'isolation plus grande,à peu près rectangulaire, la première petite zone d'isolation contenant le transistor à émetteurs multiples, la deuxième petite zone d'isolation contenant un premier transistor amplificateur, et la troisième petite zone d'isolation, ainsi que la grande zone d'isolation, contenant les autres éléments de construction du montage. L'invention sera mieux comprise à la lecture de la description ci-après et des dessins ci-joints représentant un exemple non limitatif de réalisation de l'invention, dessins dans lesquels - la figure 1 représente le montage - la figure 2 est une variante du montage de la figure i - la figure 3 est une représentation schématique de la forme intégrée du montage selon la figure 1 - la figure 4 est une représentation schématique de la forme intégrée du montage selon la figure 2. Un montage selon la figure 1 est représenté sous forme monolithique sur la figure 3. Cette figure 3 montre que trois petites zones d'isolation , 1 à 3, sont disposées le long du coté longitudinal d'une zone d'isolation plus grande et presque rectangulaire 4. La première petite zone d'isolation 1 contient le transistor à émetteum multiples VET, la deuxième petite zone d'isolation22 renferme le transistor amplificateur TR 1, la troisième petite zone d'isolation 3 comprend la diode de couplage D, une résistance de dérivation R3 du transistor amplificateur TR2 et ce transistor amplificateur lui-même. Dans la grande zone d'isolation 4, se trouve enfin le transistor push-pull, sa résistance de charge R4 et les résistances de charge Ri et R2 du transistor à émetteurs multiples VET et du transistor amplificateur TRi. La résistance de charge R4, d'une part, et les résistances de charge R1, R2,d'autre part, sont réalisées dans deux plans différents de la zone d'isolation 4, les résistances de charge Ri et R2 étant partiellement parallèles l'une à l'autre. Les résistances R1, R2 et R3 sont réalisées par diffusion de la base. Pour la résistance de charge R4, on utilise la résistance de collecteur agrandie du transistor push-pull TR 3, cette résistance étant maintenue entre des limites étroites pour la zone profonde à faible résistance, non représentée sur la figure, au moyen de la diffusion N+. Les résistances de charge R2 et R4 se développent parallèlement l'une au-dessus de l'autre. On s'assure par ce moyen que le transistor push-pull TR3 n'est pas excité à fond#car, lorsque le potentiel du collecteur est trop faible, une partie du courant de commande de base s'écoule dans le collecteur et, comme ce courant de commande de base est maintenant plus faible, le potentiel du collecteur monte.Pour le régime de commutation à fréquences de répétition élevées, cette situation a des conséquences favorables, car le collecteur ne peut accumuler aucune charge supplémentaire. La réaction qui se produit entre les résistances de charge R2 et R4 est également avantageuse pour le cas où le transistor amplificateur TR2 doit être débranché, le transistor push-pull TR3 restant branché. Dans les montages utilisés jusqu'ici, apparalt,dans la branche R4, TR3, D, TR2,un courant de pointe élevé, ce courant étant dû au fait que le transistor push-pull TR3 ferme le circuit avant que le transistor amplificateur TR2 ne coupe totalement. Par contre, dans le montage selon l'invention, le couplage rapide du transistor push-pull TR3 est temporisé par la réaction, ce qui évite le courant de pointe très élevé. Par ce moyen, l'absorption de courant aux fréquences élevées peut être réduite. Les résistances de charge Ri et R2 se développent en partie parallèlement l'une à côté de l'autre. Lorsque le transistor push-pull TR3 devient conducteur, la partie de la résistance Ri qui se trouve près du transistor push-pull TR3 se trouve portée à un potentiel supérieur d'environ 0,7 à 0,8 V à celui du collecteur du transistor push-pull TR3. Une partie du courant qui s'écoule par la résistance de charge Ri se trouve dirigée vers le collecteur du transistor push-pull TR3. Par suite, à l'instant où se produit la commutation, le courant du signal d'entrée 0 s'affaiblit et reste ensuite inchangé jusqu'au moment où le courant collecteur du transistor push-pull TR3 s'éteint.Ensuite, ce courant d'entrée commence à croître jusqu'au moment où il atteint la valeur déterminée par la tension de service U3 , la tension d'entrée UE et la résistance de charge Ri du transistor à émetteurs multiples VET. Par rapport à l'état quasi stationnaire, ce courant d'entrée plus faible a un effet favorable sur le régime de commutation. Sur la figure 4, on a représenté la variante du montage de la figure 2. Comme la figure 3, cette variante fait apparaître une zone isolée 1 pour le transistor à émetteurs multiples VET, une zone isolée 2 pour le transistor amplificateur TR1 et une zone isolée 3 pour le transistor amplificateur TR2 et la résistance de dérivation R3. En plus, la zone isolée 3 contient un passage inférieur U. Dans la zone isolée 4, sont réalisés le transistor push-pull TR3, un transistor de couplage TR4 et les résistances de charge R1, R2, R4, de même qu'une résistance de dérivation R5 ; les résistances de charge R2 et R4 sont à nouveau disposées parallèlement l'une audessus de l'autre et les résistances Ri et R2 se développent en partie parallèlement l'une à côté de l'autre. Les avantages qui peuvent être obtenus grâce à la disposition des résistances suivant l'invention ont été discutés lors de la description de la première variante. Bien entendu, l'invention n'est pas limitée à l'exemple de réalisation ci-dessus décrit et représenté, à partir duquel on pourra prévoir d'autres variantes de réalisation, sans pour cela sortir du cadre de l'invention. REVENDICÂTIONS 10/ Circuit intégré de type TTL à plusieurs zones d'isolation, comportant un transistor d'entrée à émetteurs multiples, suivi d'un transistor amplificateur en série avec le précédent et d'un étage final push-pull transistorisé, circuit caractérisé en ce qu'il comprend quatre zones d'isolation (1 à 4), dont les trois plus petites (1 à 3) sont placées le long du côté longitudinal d'une quatrième zone d'isolation plus grande (4) , à peu près rectangulaire,la première petite zone dtisola- tion (1) contenant le transistor à émetteurs multiples (VET), la deuxième petite zone d'isolation (2) contenant un premier transistor amplificateur (TR1), la troisième petite zone d'isolation (3) et la grande zone d'isolation (4) contenant les autres éléments du circuit. 20/ Circuit selon la revendication 1, caractérisé en ce que la troisième petite zone d'isolation contient une résistance de charge (R3) du transistor amplificateur (TR2), une diode de couplage (D) et un transistor amplificateur (TR2), et en ce que la grande zone d'isolation contient un transistor push-pull (TR3), la résistance de charge (R4) de ce dernier et une résistance de charge (R2) du transistor amplificateur (TR1), de même qu'une résistance de charge (R1) du transistor à émetteurs multiples (VET). 30/ Circuit selon la revendication 2, ca ractérisé en ce que la résistance de charge (R4) du transistor push-pull (TR3) et la résistance de charge (R2) du transistor amplificateur (TR1) sont disposées parallèlement l'une à l'autre sur deux plans différents, et en ce que la résistance de charge (R2) et la résistance de charge (R1) du transistor à émetteurs multiples (VET) sont placées dans la grande zone d'isolation (4), parallèlement l'une à l'autre et dans le même plan. 40/ Circuit selon la revendication 1, caractérisé en ce que la troisième petite zone d'isolation (3) comprend un passage inférieur (U), en ce qu'un transistor amplificateur (TR2) et une résistance de dérivation (R3) du transistor amplificateur (TR2) sont situés dans un plan au-dessus de la zone d'isolation (3), et en ce que la grande zone d'isolation (4) contient le transistor push-pull (TR3), la résistance de charge (R4) de ce dernier, une résistance de charge (R2) du transistor amplificateur (TRi), une résistance de charge (R1) du transistor à émetteurs multiples (VET), un transistor de couplage (TR4) et une résistance de dérivation (R5). 50/ Circuit selon la revendication 4, caractérisé en ce que la résistance de charge (R4) du transistor push-pull (TR3),d'une part, et la résistance de charge (R1) du transistor à émetteurs multiples (VET), la résistance de charge (R2) du transistor amplificateur (TR1) et la résistance de dérivation (R5) du transistor de couplage (TR4),d'autre part, sont disposées dans deux plans situés l'un au-dessus de l'autre, et en partie parallèles les unes aux autres.