La présente invention, concernant le secteur de l'informatique digitale, est relative à un dispositif à circuits logiques formé d'une série de circuits intégrés et se rapporte plus particulièrement à la fabrication d'un circuit dans un dispositif 5 muni d'un grand nombre de circuits de porte logique unitaires, avec une compacité élevée et fonctionnant à une très grande vitesse» Un circuit logique couplé par l'émetteur (ECL) est un circuit qui a été largement utilisé pour les circuits logiques ra-10 pides formés de circuits intégrés; c'est un circuit dans lequel les émétteurs d'une série de transistors inverseurs dont la base reçoit un signal d'entrée ainsi que l'émetteur d'un transistor à la base duquel une tension de référence est appliquée, sont connectés à un circuit commun à courant constant, et un inter-15 rupteur est établi entre le transistor inverseur sus-mentionné et le transistor auquel une tension de référence est appliquée, de sorte qu'une chute de tension aux bornes d'une résistance série de collecteur connectée entre le collecteur des deux transistors et une source de potentiel peut être recueillie sur une 20 borne de sortie par l'intermédiaire d'un transistor à charge d'émetteur servant respectivement de sortie à un circuit logique dit "NOR" ou OU. Le transistor à charge d'émetteur a pour fonction de faire fonctionner des transistors à l'état parfaitement non saturé en commutateur d'intensité et d'effectuer un décalage 25 de niveau afin d'adapter les niveaux logiques de l'entrée et de la sortie l'un à l'autre et d'assurer une amplification pour appliquer un courant électrique élevé à la charge du transistor à charge d'émetteur sus-mentionné. Dans ce circuit, le transistor fonctionne à l'état parfaitement non saturé et la vitesse de 30 fonctionnement est par conséquent très élevée. Ce circuit a toutefois pour inconvénient que la consommation de puissance est grande en raison du fait que la consommation est élevée dans le circuit à transistor à charge d'émetteur ainsi que dans le circuit à courant constant de l'interrupteur. 35 Ordinairement, un tel circuit fonctionne avec une tension d'alimentation de 5 V et son amplitude logique est d'environ 0,8 V0 Avec le progrès des techniques de fabrication des circuits intégrés, ont apparu les circuit-s dits circuits intégrés de grandes dimensions (LSI) dans lesquels le nombre des circuits 4C unitaires formés sur un substrat semi-conducteur est remarqu=- BAD ORIGINAL 69 22047 2012071 blement accru» Il a été impossible toutefois d'augmenter le degré d'intégration en utilisant un circuit logique à couplage par l'émetteur classique en raison de sa consommation de puissance élevée« 5 De plus, dans le cas de l'augmentation de la compacité du circuit dans un dispositif en montant un grand nombre de circuits intégrés sur un substrat en matière céramique ou une plaquette de circuits imprimés, le circuit ECL classique consomme tellement de puissance qu'il est très difficile de dissiper la chaleur 10 engendrée par effet joule dans le circuit et la tampérature du dispositif est si grande que la fiabilité de l'élément est réduite e D'autre part, afin de faire fonctionner le dispositif logique à une plus grande vitesse; il est nécessaire de réduire le 15 retard de propagation des signaux et d'augmenter par conséquent la compacité du circuit® En général, la consommation de puissance électrique est d'autant plus grande que la vitesse de fonctionnement des circuits logiques est plus élevée, et la condition ci-dessus ne peut donc être satisfaite en utilisant des 20 circuits logiques rapides classiques,. Par ailleurs, dans vin cas tel que celui des circuits LSI dans lesquels un grand nombre de circuits intégrés sont contenus dans une pastille unique et sont interconnectés pour former un bloc fonctionnel, le parcours d'interconnexion est si court dans 25 le bloc, que le bruit induit entre les conducteurs d'interconnexions est très faible et les caractéristiques des éléments, la tension d'alimentation et la température des circuits respectifs sont tout à fait uniformes. Le circuit logique fonctionnant dans de telles conditions ne nécessite pas toujours une aussi grande 30 marge de bruit que le circuit logique classique. On envisage par conséquent de réduire la consommation de puissance électrique en utilisant un circuit logique nouveau qui fonctionne avec une faible tension d'alimentation et présente une amplitude logique petite. 35 Toutefois, dans le cas de la constitution d'un dispositif logique plus rapide et de plus grande compacité en utilisant de tels circuits logiques nouveaux, la vitesse est si élevée que, dans certaines parties du dispositif, le truit induit est grand; aussi plus la compacité est grande, plus 1 a densité de courant 40 croît et il en résulte une variation de !-i tension d'alimentation, 1 * BAD ORIGINAL 69 22047 3 2012071 ce qui augmente les erreurs de fonctionnement logique0 La formation d'un dispositif logique rapide au moyen d'une technique classique recontre donc diverses difficultés. En conséquence, l'invention vise à fournir : 5 - Un dispositif logique rapide et économique remédiant aux diverses difficultés de l'établissement d'un dispositif logique rapide en utilisant un tel circuit logique rapide classique et avec la technique de fabrication courante; - Un dispositif logique rapide nouveau utilisant des cir-10 cuits intégrés de grandes dimensions (LSI); - Un dispositif logique présentant une marge élevée de niveau de fonctionnement en utilisant des circuits LSI; - Un dispositif logique à très grande compacité en utilisant des circuits LSI; 15 — Un dispositif logique économique utilisant des circuits LSI et des circuits intégrés classiques effectivement couplés l'un à l'autre; Selon l'invention, le bloc de circuits logiques est formé dans une partie adjacente du dispositif telle que la même pas-20 tille semi-conductrice ou la mime plaquette de circuits imprimés et est constitué de circuits logiques à bas niveau et de faible amplitude logique, fonctionnant avec une source à basse tension, et le bloc logique formé en connectant une partie séparée du dispositif tel qu'entre un grand nombre de plaquettes de circuits 25 imprimés est formé de circuits logiques à haut niveau avec une grande amplitude logique et fonctionnant avec une tension d'alimentation élevée de la même manière que dans un circuit ECL classique. De plus, un convertisseur de niveau logique est intercalé entre le circuit logique à faible niveau et le circuit lo= 30 gique à haut niveau. Selon 1*invention, le circuit logique à bas niveau susmentionné est formé d'une série de portes unitaires à bas niveau dans lesquelles au moins une borne d'entrée est prévue sur au moins une base des premiers transistors dont les émetteurs sont 35 connectés à la première source de potentiel par l'intermédiaire d'une résistance commune ou d'un circuit commun tel qu'ion circuit à courant constant et une borne de sortie est prévue sur.au moins un collecteur du premier transistor, de sorte que la tension aux deux extrémités de la résistance connectée au collec— 40 teur et au conducteur de la seconde source de potentiel peut *AD ORIGINAL 69 22047 2012071 être recueillie comme signal de sortie. Dans ce cas, l'interconnexion entre les portes s'effectue en connectant directement les bornes sus-mentionnées d'entrée et de sortie., Le circuit logique à haut niveau sus-mentionné se compose 5 d'une série de portes unitaires logiques à haut niveau qui sont connectées à une troisième et une quatrième sources de potentiel et dont la différence de potentiel est plus grande que celle des première et seconde sources. Dans ce circuit logique à haut niveau, un transistor inverseur d'une porte unitaire est connecté 10 à un autre transistor inverseur d'une autre porte unitaire par l'intermédiaire d'au moins un élément à jonction PN pour décaler le niveau, de sorte que 1' amplitude logique du circuit logique à haut niveau peut être plus grande que celle du circuit logique à bas niveau. 15 Un exemple de la porte unitaire logique à haut niveau est un circuit dit interrupteur dans lequel, de la même manière que dans le circuit ECL classique, un signal d'entrée est appliqué à au moins une base d'une série de seconds transistors connectés à la troisième source âe potanJàil par 19intermédaire d'une ré-20 sistance ou d'un circuit à courant constant commun aux émetteurs, une tension de référence est appliquée à l'autre base, les collecteurs du transistor auquel la tension de référence a été appliquée ainsi que les autres transistors sont connectés à la quatrième source électrique par 1'intermédiaire de résistances deux 25 respectives et la chute de tension aux/extrémités de cette résistance série de collecteur est utilisée comme signal de sortie. Lorsque ces portes sont connectées, le niveau logique se décale en intercalant un transistor à charge d'émetteur entre la borne d'entrée prévue sur la base du second transistor mentionné ci-30 dessus et la borne de sortie prévue sur le collecteur. De plus, la différence de potentiel entre la troisième et la quatrième sources de tension est plus grande que la différence de potentiel entre la première et la seconde sources. Dans certains cas, la première et la troisième ou la seconde et la quatrième sources 35 de potentiel peuvent être communes» Les circuits de conversion de niveau logique mentionnés ci-dessus comprennent un premier circuit de conversion de niveau logique destiné à convertir le niveau logique provenant du circuit à bas niveau logique en niveau logique élevé et un second 40 circuit de conversion de niveau logique destiné à convertir le .... BAD ORIGINAL 69 22047 2012071 niveau logique provenant du circuit à haut niveau logique en bas niveau logique» L'un ou l'autre de ces circuits reçoit un signal du niveau logique de sortie dfr-litijfiB- précédent tel quel ou décalé par un élément à jonction PN et fournit un signal de sortie 5 correspondant au niveau logique d'entrée de l'éfcftg* suivant» Par exemple, lorsque le circuit à haut niveau logique se compose de portes du type interrupteur, comme le circuit ECL classique, le circuit de conversion de niveau logique se compose également d'un circuit interrupteur qui est constitué par un ou 10 plusieurs troisièmes transistors (dans le cas du premier convertisseur de niveau logique) ou quatrièmes transistors (dans le cas du second convertisseur de niveau) dont les émetteurs sont connectés à une source commune à courant constant et à une base desquels au moins un signal d'entrée est appliqué et une tension 15 de référence est appliquée à l'autre base® Un signal de sortie est recueilli sur le collecteur de ces transistors. En particulier, dans le premier circuit convertisseur de niveau logique, lorsque le courant est appliqué en recevant le signal de sortie du circuit logique à bas niveau, de faible amplitude logique, il 20 est nécessaire de déterminer avec précision la valeùr de la tension de référence dans le circuit interrupteur» Dans le cas du montage dans lequel la sortie de la porte précédente est appliquée telle quelle à la base du troisième transistor, on rend la tension de référence égale à une valeur différente du niveau lo— 25 gique du circuit logique à bas niveau. De plus, dans le cas du montage dans lequel le signal de sortie de la porte précédente est décalé avec un élément à jonction PN et est appliqué comme signal d'entrée sur la base du troisième transistor, il est essentiel de décaler le niveau de la tension de référence men-30 tionnée ci-dessus d'une valeur égale- à la chute de tension en sens direct dans l'élément à jonction PN à partir de la valeur intermédiaire du niveau logique du circuit logique à bas niveau» D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante, donnée à titre 35 d'exemple et faite en référence aux dessins annexés, dans lesquels : - les Fig» 1, 2, 3 et 4 représentent des modes de réalisation du dispositif selon l'invention; - les Fig» 5 et 6 sont des modes de réalisation montrant Ie niontaae d'un circuit logique à bas niveau et d'un circuit BAD orignal 69 22047 6 2012071 logique à haut niveau dans un circuit logique du type transistor-transistor (TTL)0 A la Fig» 1, les rectangles 1, 2, 3 et 4 représentent respectivement un circuit logique à bas niveau, un circuit logique 5 à haut niveau, le second circuit de conversion de niveau logique et le premier circuit de conversion de niveau logique. Dans le circuit de porte unitaire 5 du circuit logique à bas niveau 1, les premiers transistors 6 et 7 forment interrupteur. C'est-à-dire qu'une tension de référence Vrefl est appliquée à la base 10 du transistor 7 et qu'un signal d'entrée est appliqué sur la base: du transistor 6. Les émetteurs des premiers transistors sont connectés à la ligne d'alimentation 9 d'une première source de potentiel par l'intermédiaire d'une résistance commune 8 et les collecteurs des transistors 6 et 7 sont connectés à la ligne 15 d'alimentation 11 d'une seconde source de potentiel, respectivement par l'intermédiaire des résistances 62 et 10» Les collecteurs des deux transistors sont munis de bornes de sortie respectives 12 et 13. Le circuit constitué par les résistances 14 et 15 et une diode 16 est destiné à procurer la tension de référence 20 sus—mentionnée Vrefl. En choisissant le rapport entre les résistances 14 et 15, on peut donner à la tension de référence Vrefl la valeur intermédiaire du niveau logique d'entrée appliqué à la base du transistor 6o Le circuit de porte unitaire constituant le rectangle 2 du 25 circuit logique à haut niveau du schéma est exactement le même qu'un circuit logique à liaison par l'émetteur classique. Pour la connexion des portes formées par les interrupteurs des seconds transistors 17 et 18, on utilise un transistor à charge d'émetteur 19 à la fois pour le décalage du niveau et l'amplification. 30 Dans le circuit logique à haut niveau, les émetteurs des seconds transistors sont connectés à la ligne 20 de la troisième source de potentiel par l'intermédiaire d'une résistance, mais la quatrième source de potentiel à laquelle les collecteurs sont connectés par l'intermédiaire d'une résistance est la même que la 35 seconde source (11) dans le présent mode de réalisation. Le circuit formé par les résistances 21, 22 et 23, le transistor 24 et les diodes 59*et 60 est destiné à appliquer une tension de référence à la base du transistor 18 constituant un interrupteur» La ligne de transmission de signaux 25 est une ligne reliée plutSt 40 à des portes séparées» La résistance 61 est prévue pour adapter bad original 69 22047 7 2012071 l'impédance de la ligne de transmission des signaux. Le rectangle 3 représente un second circuit de conversion de niveau logique et convertit un niveau de grande amplitude logique du circuit logique à haut niveau en un niveau de petite 5 amplitude logique du circuit logique à bas niveau» Ce circuit est pratiquement le même que le circuit logique à haut niveau du rectangle 2. On donne à l'amplitude logique de la sortie le même niveau que celui du circuit logique à bas niveau en choisissant convenablement les rapports entre les résistances 28 et 29 10 et entre les résistances 29 et 30 de 1*interrupteur formé par les quatrièmes transistors 26 et 27. De plus, un signal de sortie est recueilli directement sur le collecteur des quatrièmes transistors sans qu'il ait traversé le transistor à charge d'émetteur et il est appliqué comme signal d'entrée au circuit logique à 15 bas niveau. Le premier circuit de conversion de niveau logique du rectangle 4 est destiné à convertir un niveau logique à faible amplitude du circuit logique à bas niveau en un niveau logique à grande amplitude du circuit logique à haut niveau» Ce type de 20 circuit ressemble à celui du circuit logique à haut niveau. Les caractéristiques en sont que le signal de sortie logique du cir— âiî cuit logique à bas niveau est décalé en niveau/fcoyen d'un transistor à charge d'émetteur 31 et est appliqué à l'entrée de l'interrupteur formé par les troisièmes transistors 32 et 33 et 25 que la tension de référence Vref 2 appliquée à la base du transistor 33 formant interrupteur a une valeur obtenue en appliquant le même décalage du niveau que celui de la tension de référence Vref 1 du circuit logique à bas niveau en utilisant la diode 16c Les caractéristiques de fonctionnement de mode de réali~ 30 sation de la Fig. 1 sont décrites ci-après» Dans le circuit logique à bas niveau du rectangle 1, aucun décalage du niveau n'est effectué par le transistor à charge d'émetteur entre les interrupteurs formant les portes unitaires et par conséquent, non seulement la consommation de puissance 35 dans le circuit à transistor à charge d'émetteur est supprimée, mais également la tension d'alimentation peut être réduite à une très faible valeur, (par exemple, moins»de 2-V) et il est ainsi possible de réduire la consommation de puissance électrique. Comme aucun décalage du niveau par le transistor à charge 40 d'émetteur n'est effectué, l'amplitude logique est environ la ÇAD ORIGINAL 69 22047 8 2012071 moitié (400 mV) de celle d'un circuit logique à couplage par l'émetteur (ECU ordinaire et la marge de bruit est petite., Toutefois, comme ce circuit logique est utilisé en un endroit (par exemple dans le circuit LSI) où le bruit induit est faible, il 5 n*apparaît pas de problèmes dans la pratique® De plus, comme le transistor à charge d'émetteur est supprimé, une charge est directement connectée au collecteur du premier transistor, mais la capacité parasite du conducteur d'interconnexion est si faible entre les portes adjacentes que l'influence de la capacité 10 est relativement petite« Lorsqu'un circuit logique est formé sur la même pastille semi-conductrice, le même substrat en matériau céramique ou la même plaquette de circuit imprimé et lorsque le bruit induit est faible, il est possible d'utiliser le circuit logique à bas niveau mentionné ci-dessus, ce qui permet de ré— 15 duire notablement la consommation de puissance électrique et d'augmenter la compacité de la porte,» Dans le circuit logique à haut niveau du rectangle 2, dans le cas de la connexion des portes unitaires constituées par les interrupteurs, un transistor à charge d'émetteur de décalage du 2 0 niveau est intercalé entre les interrupteurs» De ce fait, il est avantageux d'obtenir une grande amplitude logique (d'environ 0t8V) et que les caractéristiques ne soient guère influencées par la capacité parasite du conducteur d'interconnexion» Ce circuit est utilisé dans la partie dans laquelle le conducteur d'interconne-25 xion est si long que le bruit induit est grand lorsque ce conducteur passe par dessus des plaquettes de circuit imprima® Lorsqu' un signal est transmis par xme si longue connexion la perte par réflexion augmente, à taolns d'ajouter à l'extrémité résistance d»adaptation 61© D5yne manière générale, 1*impédance de la 30 ligne de transmission des signaux dans une plaquette de circuit imprimé ou un dispositif analogue est si faible que la valeur de la résistance d'adaptation est assez petite» Par conséquent, le courant électrique qui circule est grand et la consommation de puissance considérablement accrue» Avec l'invention, cette ré— 35 sistance d'adaptation est connectée entre la première source de potentiel et la ligne de transmission des signaux, de sorte que la tension appliquée aux deux extrémités de la résistance peut être réduite et que l'augmentation de la consommation de puissance peut être empêchée» 4 0 Dans le second circuit de conversion de niveau logique du » BAD ORIGINAL 69 22047 9 2012071 rectangle 3, un signal logique à grande amplitude du circuit logique a haut niveau est reçu et converti en un niveau logique à petite amplitude destiné au circuit logique à plus faible niveau® Par conséquent, la valeur de la tension de référence de l'inter-5 rupteur est choisie égale à la moyenne du niveau logique du circuit logique à haut niveau. En particulier, il est nécessaire que la tension de référence varie également en réponse à la variation de température du niveau logique. Le type de circuit d'alimentation en tension de référence varie avec le type de cir-10 cuit logique à haut niveau. Dans le premier circuit de conversion de niveau logique du rectangle 4, un signal logique à petite amplitude du circuit logique à bas niveau est reçu et par conséquent la manière dont on détermine la valeur de la tension de référence Vref 2 de 15 1*interrupteur est particulièrement importante. Dans le mode de réalisation de la Fig. 1, afin de rendre l'amplitude logique grande, le niveau logique est décalé au moyen du transistor 31 et, en réponse à ce décalage, la tension de référence Vref 2 est utilisée et également décalée en niveau par rapport à la tension 20 de référence Vref 1 de l'interrupteur du circuit logique à niveau plus faible en utilisant la diode 16. Ainsi le fonctionnement précis du circuit peut être garanti sur une gamme étendue de températures. A cet égard, la partie de sortie du premier circuit de conversion du niveau logique est exactement la même 25 que le circuit logique à haut niveau et il est également possible de supprimer le circuit logique à haut niveau et d'appliquer directement son signal de sortie de grande amplitude logique au premier circuit de conversion de niveau logique. Dans un mode de réalisation de la PigD 1, dans l'un ou 30 l'autre des circuits logiques à bas niveau et à haut niveau, une résistance commune aux émetteurs des interrupteurs est intercalée entre ces émetteurs et la ligne d'alimentation de la source de potentiel. Toutefois, une telle résistance fonctionne en élément de circuit à courant constant et peut être remplacée par 35 un autre élément de circuit à courant constante La Fig. 2 représente un autre mode de réalisation de l'invention. Le circuit 1 est un circuit logique à bas niveau» Le rectangle 2 est un circuit logique à haut niveau. Le rectangle 3 est un second circuit de conversion de niveau logique. Le rec— 40 tangle 4 est un premier circuit de conversion de niveau logiqvi^c 8AD ORIGINAL 69 22047 10 2012071 Le rectangle 34 est un stabilisateur de tension d'alimentation. Le stabilisateur de tension d'alimentation est un circuit des tir. à fournir une tension stabilisée à partir de sources de potentiel extérieures alimentant les lignes 35 et 11, - afin de mettra 5 sous tension la première ligne d'alimentation 9 et la seconde ligne 11 du circuit logique à bas niveau8 La caractéristique de variation de température de la tension de sortie, c'est-à-dire la différence de potentiel entre les tensions des lignes 11 et S d'une part, et la tension VBE entre les bases et les émetteurs 10 des transistors d'autre part, sont similaires» Dans le circuit logique à bas niveau du présent mode de réalisation, une porte unitaire est constituée par un premier transistor 36 et des résistances 37 et 38» Le rapport entre la résistance 38 et la résistance 37 est choisi un peu plus grand 15 que 1. La différence de potentiel entre les lignes 11 et 9 a une valeur à peu près égale à la somme de la tension directe base-émetteur du transistor 36 et de l'amplitude logique., Dans ce cas, l'amplitude logique a une valeur d'environ 0,4 V qui est plu» petite que la valeur de la tension directe base-émetteur du tran-20 sistor 36 moins la tension de saturation de sortie du transistor. La caractéristique de seuil du circuit de porte unitaire n'est pas critique, mais lorsqu'un circuit logique est monté à partir d'une série de portes unitaires, il présente un fonctionnement logique binaire en tant que groupe de portes0 Dans le montage des 25 portes unitaires, identique à celui du mode de réalisation de la Fig. 1, aucun transistor de décalage de niveau n'est intercalé,. Par conséquent, ce circuit logique à bas niveau fonctionne à grande vitesse et avec une très faible puissance électrique,, Ce montage est différent du mode de réalisation de la Fig0 1 30 en ce £^ps que, dans le circuit logique à haut niveau du rectangle 2,/ interconnectant les circuits de porte unitaires constitués par les interrupteurs, on a un transistor monté avec charge d'émetteur et décalage du niveau du côté entrée de 1'interrupteur* Dans le second circuit de conversion de niveau logique du 35 rectangle 3, la tension de référence de l'interrupteur est obtenue avec les résistances 39, 40 et 410 Si le rapport sus-mentionné entre les valeurs des résistances est choisi en utilisant .La caractéristique de température de la première source de potentiel de la ligne 9, il est alors possible de déterminer libremeni la 40 caractéristique de température de la tension de référence,. BAD ORIGINAL 69 22047 2012071 Dans le premier circuit de conversion de niveau logique du rectangle 4, la tension de référence Vref 2 de l'interrupteur est obtenue au moyen d'un transistor 42 et du rapport entre les résistances 43 et 44» Dans le circuit logique à bas niveau, lorsque 5 la tension de source varie avec la température proportionnellement à la variation par rapport à la température de la tension base-émetteur VBE des transistors, l'amplitude logique varie également avec la température proportionnellement à la variation suivant la température de la tension base—émetteur VBE„ Par consé-10 quent, le point neutre du niveau logique varie également avec la température proportionnellement à la variation suivant la température de la tension base—émetteur VBE. Dans le circuit 4 de la Fig. 2, le potentiel de base du transistor 42 est fixé à ce point neutre. De plus, la tension Vref 2 est obtenue en décalant 15 le niveau avec le transistor 42 en réponse au transistor à charge d'émetteur de décalage du niveau prévu du côté entrée de l'interrupteur. Dans le stabilisateur de la tension d * alimentation représenté par le rectangle 34, le transistor 45 est tan transistor 20 d'excitation et le transistor 46 est destiné à le commander. La tension de sortie est déterminée par le rapport entre les résistances 47 et 48, la chute de tension dans le sens direct de la diode 49 et la tension base-émetteur du transistor 46. Lorsque la température varie, la tension base-émetteur du transistor et 25 la chute de tension en sens direct de la diode varient, ainsi donc que la tension de sortie, c'est-à-dire la différence de potentiel entre les sources des lignes 9 et 11. Ceci assure juste la compensation de la variation du point de fonctionnement du transistor en cas de fluctuation, suivant la température, de la 30 tension base-émetteur du transistor 36 de la porte unitaire du circuit logique à bas niveau du rectangle 1. La Fig. 3 représente encore un autre mode de réalisation de l'invention. Les lignes 9 et 11 du circuit logique à bas niveau 1 sont alimentées par l'intermédiaire d'un stabilisateur de ten-35 sion d'alimentation 34 à partir de sources extérieures correspondant aux lignes 9 et 50. A la différence de la Fig. 2, le potentiel de la seconde ligne 11 est stabilisé. Dans ce cas, le signal de sortie du circuit logique à bas niveau est appliqué sans aucun décalage par un transistor à charge d'émetteur au premier circuit 40 de conversion de niveau logique du rectangle 4. La tension de m - * x ' BAD ORIGINAL 69 22047 référence Vref 2 de cet interrupteur'~——----est déterminée de manière à avoir une valeur intermédiaire entre les niveaux logiques binaires des circuits logiques à bas niveau» La diode 51 est prévue pour adapter la caractéristique de température de la 5 tension de référence Vref à celle du niveau logique» Dans le second circuit convertisseur de niveau logique du rectangle 3, le collecteur de l'interrupteur est connecté à la seconde source de tension du circuit logique à bas niveau, de sorte que le niveau peut être converti avec précision en celui 10 du circuit logique à bas niveau» Le transistor 52 est destiné à conférer une caractéristique de température appropriée à la tension de référence appliquée à l'interrupteur» Le rectangle 34 représente le stabilisateur de la tension d'alimentation dans lequel un transistor 53 débite dans sa charge 15 d'émetteur et le temps de réponse du circuit est court» La Fig» 4 représente un autre mode de réalisation du premier circuit de conversion du niveau logique du rectangle 4 de la Fig» 3. Dans ce circuit, à la différence du mode de réalisation décrit ci-dessus, aucune tension de référence n'est appli-2 0 quée au troisième transistor 54. De même que pour la porte unitaire du circuit logique à bas niveau du rectangle 1, le circuit de conversion de niveau logique de la Fig» 4 ne comporte pas de telles caractéristiques de seuil critique» Lorsque le rapport entre la résistance connectée à l'émetteur et celle connectée au 25 collecteur du transistor 50 est choisi de façon appropriée, l'amplitude logique du signal recueilli sur le collecteur du transistor 54 devient identique à l'amplitude logique du circuit logique à haut niveau» La Fig» 4 se caractérise par la simplicité du circuit® 30 Dans le mode de réalisation ci-dessus, le signal de sortie du circuit logique à haut niveau est appliqué au second circuit convertisseur de niveau logique et le signal de sortie du premier circuit convertisseur de niveau logique, au circuit logique à haut niveau» Toutefois, il est évident que le circuit de con-35 version du niveau logique est considéré également comme un type de circuit logique à haut niveau et que le signal de sortie du premier circuit de conversion de niveau logique peut être appliqué à l'entrée du second circuit de conversion de niveau logique» Au cours de la description ci—dessus, le transistor utili— 40 sé est toujours un transistor NPN» Il est évident toutefois que TV B»r> ORIGINAL 2012071 69 22047 13 2012071 même si on utilise un transistor PNP, le même circuit peut être réalisé» La Fig. 5 représente un exemple du cas dans lequel on utilise, pour les portes individuelles dans un circuit logique à 5 haut niveau, une porte logique à abaissement de courant, comme un TTL (transistor-transistor logique) ou un DTL (diode-transistor logique), qui se .compose d'une porte ET d'entrée et d'un ^ ^ inverseur circuit à transistoi/à émetteur à la masse® Dans ce circuit logique à haut niveau, chaque porte individuelle comporte un élé-10 ment à jonction PN à décalage du niveau entre la porte d'entrée et le transistor inverseur et fonctionne avec une grande amplitude logique. A la Fig. 5, le second circuit de conversion de niveau logique se compose d'un transistor de perte d'entrée 55 qui cons-15 titue un circuit de porte ET. 56 et 57 sont des bornes d'entrée à haut niveau. 1 est un circuit logique à bas niveau. 6 et 7 sont des transistors constituant des interrupteurs sous la forme d'une porte unitaire d'un circuit logique à bas niveau® Un potentiel de référence Vref 1 est appliqué au transistor 7. Ce cir 2 0 cuit a pour caractéristique qu'une jonction PN de verrouillage 58, située en un emplacement séparé, d'un élément de jonction PN de la base du transistor 6, est connectée à la ligne 11 de la seconde source de potentiel. C'est-à-dire que s'il existe un niveau logique élevé "1" 25 sur la borne 56, 57, tan courant électrique est appliqué au transistor 6 à travers le collecteur du transistor 55 à partir de la ligne 20 de la troisième source de potentiel et le potentiel de la base du transistor 6 augmente. Lorsque ce potentiel de base est devenu égal au potentiel de la ligne 11 d'alimentation, 30 c'est-à-dire au niveau "l" du circuit logique à bas niveau la jonction PN 58 devient conductrice, l'augmentation du potentiel de base du transistor 6 s'arrête et le transistor 6 fonctionne avec un niveau logique déterminé. De plus, lorsqu'un niveau d'en trée bas "0" est appliqué à la borne 56, le transistor 6 sus-35 mentionné est bloqué. Le premier circuit convertisseur de niveau logique se compose d'un interrupteur qui comprend des transistors 63 et 64, un transistor amplificateur 66, un transistor de sortie 62 qui correspond au transistor inverseur du circuit logique à abaissement 40 de courant et rétablissement, qui comprend le transistor 68 et 1 - • - original 69 22047 2012071 alimente la charge en régime transitoire» La Fig„ 6 représente un autre mode de réalisation de convertisseur de niveau logique qui convertit le niveau logique entre un circuit logique à haut niveau à abaissement de courant et 5 un circuit logique à bas niveau« Dans le. second convertisseur cl 10 Si, dans la description ci-dessus, l'invention fournit un dispositif à circuits intégrés LSI constituant un circuit logique à bas niveau,on utilise un circuit logique à haut niveau lorsque le bruit induit et la variation de la tension d»alimentation sont grands et la conversion du niveau logique entre le 15 circuit logique à bas niveau et le circuit logique à haut niveau peut être effectuée de façon très régulière. Il est également possible d'utiliser des circuits intégrés LSI et un circuit intégré classique en combinaison. Ainsi, la consommation de puissance électrique dans le circuit intégré peut 8tre réduite, la 20 compacité peut être notablement accrue, la vitesse de fonctionnement est grande et l'économie augmente. Par conséquent les effet» de l'invention sont très importants. Bien entendu, l'invention n'est nullement limitée aux modes de réalisations décrits.et représentés qui n'ont été 25 donnés qu'à titre d'exemples» 69 22047 2012071 REVENDICAM01S ~ 1. Dispositif à circuits logiques rapides, caractérisé en ce qu'il comprend un circuit logique à bas niveau qui est constitué d'une série de portes unitaires logiques à bas niveau, 5 dont chacune contient ton ou plusieurs transistors dont les émetteurs sont interconnectés, au moins une borne d'entrée prévue sur la base d'au moins l'un des transistors à émetteurs interconnectés, au moins une borne d'entrée prévue sur la base d'au moins un des transistors, au moins une borne de sortie prévue 10 sur le collecteur d'au moins un des transistors, les émetteurs interconnectés mentionnés ci-dessus étant reliés à une première source de potentiel par l'intermédiaire d'un circuit commun et le collecteur prévu avec la borne de sortie mentionnée ci-dessus étant relié à une seconde source de potentiel par 1'intermédiai-15 re d'une résistance et les bornes d'entrée et de sortie susmentionnées de la série sus-mentionnée de portes unitaires étant également connectées de manière à remplir une fonction logique, m circuit logique à haut niveau étant connecté à la troisième et à la quatrième sources de potentiel présentant la différence 20 de potentiel de la première et de la seconde source, le niveau du signal transmis d'un inverseur dans une porte du circuit logique à haut niveau à un autre inverseur d'une autre porte unitaire étant décalé au moyen d'un élément à jonction PN, de sorte que 11 amplitude logique du circuit logique à haut niveau peut être 25 plus grande que celle du circuit logique à bas niveau, un premier circuit de conversion de niveau logique transmettant la variation de tension dont le niveau est décalé du signal logique de sortie du circuit logique à bas niveau sus-mentionné, au circuit logique à haut niveau sus-mentionné et un second circuit de con-30 version de niveau logique transmettant la variation de tension dont le niveau est décalé du signal logique de sortie du circuit logique à haut niveau sus-mentionné au circuit logique à bas niveau sus-mentionné avec décalage du niveau» 20 Dispositif suivant la revendication 1, caractérisé en ce 35 qu'il comporte un circuit logique à haut niveau qui est constitué d'une série de portes unitaires logiques à haut niveau et dans lequel chaque porte unitaire inclut au moins un transistor d'une seconde série de transistors dont les émetteurs sont interconnectés de sorte qu'au moins un signal d'entrée peut être transmis 40 à la base d'au moins un de ces transistors et au1au moins un BÂD ORIGINAL 69 22047 16 2012071 signal de sortie peut être recueilli sur le collecteur d'au moins un transistor, les émetteurs interconnectés sus-mentionné s étant connectés à une troisième source de potentiel par 1*intermédiaire d'un circuit commun, le collecteur sur lequel le signal 5 de sortie sus-mentionné est recueilli étant connecté à une quatrième source de potentiel par 1 *intermédiaire d'une résistance, et la série de portes unitaires logiques à haut niveau étant connectée de telle sorte que le signal de sortie recueilli sur le collecteur du second transistor peut être appliqué comme si— 10 gnal d'entrée à la base du second transistor de l'autre porte unitaire par l'intermédiaire d'un élément à jonction PH pour décaler le niveau et remplir ainsi une fonction logique, un premier circuit de conversion de niveau logique formé d'au moins un d'une série de troisièmes transistors à émetteurs interconnecté», 15 de sorte que la variation de tension d'un signal logique 4e sortie du circuit logique à bas niveau peut être transmis® à la base d'au moins un des transistors, un signal de sortie peut.être recueilli sur le collecteur d'au moins tin des troisièmes transistors et la variation de tension peut être appliquée au circuit 20 logique à haut niveau et un second circuit de conversion de niveau logique qui est constitué d'au moins un d'une série de quatrièmes transistors, de sorte que la variation de tension d'un signal logique de sortie du circuit logique à haut niveau peut être appliquée à la base d'au moins 1'un des transistors, un si— 25 gnal de sortie peut être recueilli sur le collecteur d»au Boins un transistor et la variation de tension peut être appliquée au circuit logique à bas niveauo 3o Dispositif suivant la revendication 2, caractérisé en ce que dans le premier cireuii: de conversion de circuit lcgique> 30 dans le cas de l'application d'un signal logique de sortis du circuit logique à bas niveau décalé au moyen d'un élément à jonction PN, à au moins l'un des troisièmes transistors, une tension de référence est appliquée à la base d'un autre des troisièmes transistors dans lequel la valeur de la tension est décalée à 35 partir du niveau intermédiaire du niveau logique du circuit logique à bas niveauo 40 Dispositif suivant la revendication 2, caractérisé en ce qu'il comprend un stabilisateur de tension d'alimentation, dans lequel la tension de sortie varie de façon similaire à la tension 40 directe de la jonction PN avec la température et en ce que le • BAD ORIGINAL 69 22047 2012071 stabilisateur de tension est situé au voisinage du circuit logique à bas niveau, de sorte que la tension de sortie peut être utilisée comme source d'alimentation pour le circuit logique à bas niveau. 5 50 Dispositif suivant la revendication 2, caractérisé en ce qu'une résistance d'adaptation est connectée entre un premier circuit d'alimentation de source de tension et un conducteur d'interconnexion entre les portes unitaires logiques à haut niveau. 10 6. Dispositif suivant la revendication 2, caractérisé en ce que la vafciation de tension d'ion signal de sortie du premier circuit de conversion de niveau logique est utilisée pour le second circuit de conversion de niveau logique» 7» Dispositif suivant la revendication 1, caractérisé en ce 15 qu'il comporte le circuit logique à haut niveau sus-mentionné constitué d'une série de portes du type à abaissement de courant, chaque porte comportant tin transistor inverseur à émetteur à la terre et un circuit de porte d'entrée et le second circuit de conversion de niveau logique sus-mentionné formé par ladite porte 20 d'entrée, dont la sortie est transmise à la borne d'entrée du circuit logique à bas niveau et d'un circuit de dérivation connecté de manière à contenir une jonction PN de verrouillage avec la seconde source dé patenitiel à partir du circuit de porte d'entrée, de sorte que le courant d'excitation destiné au circuit 25 logique à bas niveau peut être limité à un niveau déterminé. bad original