La présente invention concerne un circuit de correction incrémental de données notamment un circuit régulier. Selon l'art antérieur, les signaux vidéo, les signaux audio, les signaux de commande ainsi que les signaux de code de temps correspondant aux signaux vidéo sont enregistrés au préalable sur une bande magnétique, puis on lit les signaux de code de temps pour servir à l'édition électronique des signaux vidéo. Le signal de code de temps est un signal de données incrémentales (signal numérique) qui représente un numéro d'image du signal vidéo ainsi qu'un temps c'est-à-dire une heure, une minute et une seconde du signal vidéo correspon- dant à cette image. Ce signal de code de temps est normalement enregistré sur un bord de la bande magnétique ou sur la piste du signal vidéo, dans l'intervalle d'effacement vertical. Ainsi lors de la lecture du signal de code de temps mentionné ci-dessus, si le signal est lu à tort, on aura des difficultés pour l'édition électronique. On a ainsi proposé un circuit détectant l'erreur qui risque de se produire dans la donnée du code de temps, telle qu'elle est lue, pour la corriger en utilisant la régularité et la nature incrémentales de cette donnée. Un circuit de correction.d'erreur selon l'art anté- rieur représenté à la figure 1 sera décrit ci-après. Le circuit de correction de données de code de temps selon la figure 1 est destiné à traiter une bande magnétique TP à pistes inclinées VT sur lesquelles est enregistré le signal vidéo ainsi qu'une piste TT sur laquelle est enregistré le signal de code de temps. La piste TT est réalisée au niveau du bord de la bande magnétique TP. La référence H concerne une tête magnétique pour reproduire les signaux de code de temps. Le signal de sortie reproduit par la tête magnéti- que H est appliqué à un circuit de lecture 1. La donnée de code de temps de lecture A du circuit de lecture 1 et la donnée de code de temps B lue dans la mémoire 2 sont appliquées à un circuit de commutation 3 qui en assure la commutation. Pour simplifier l'explication, on exprime de façon simplifiée la donnée de code de temps par les numéros d'image 1, 2, 3... Le signal de données de code de temps lui-m9me est également un signal numérique de code impulsionnel approprié. La donnée A du circuit de lecture 1 et la donnée B de la mémoire 2 sont également appliquées à un comparateur numérique 4 pour être comparées l'une avec l'autre; le signal de sortie de comparai- son commande le circuit de commutation 3 pour en assurer la commande sélective. En d'autres termes, le circuit de commuta- tion 3 fournit la donnée A lorsque A est égal à B ( A = B) et la donnée B lorsque A est différent de B (A \ B). Le signal de sortie du commutateur 3 est appliqué à l'additionneur 5 qui additionne ou soustrait l'unité incré- mentale d (dans cet exemple d = 1) pour le traçage des varia- tions de données et on ajoute +d ou -d. Le signal de sortie d'addition fourni par l'additionneur 5 s'obtient sur la borne de sortie 6 comme donnée de code de temps corrigée ou comme donnée de sortie D. La sortie de l'additionneur 5 est également appliquée à la mémoire 2 pour y Atre inscrite. Le signal de sortie du comparateur 4 est fourni en outre à un détecteur 7 qui détecte si la donnée lue est augmentée ou diminuée; le signal de sortie de détection est appliqué à ladditionneur 5 pour commander celui-ci de sorte que le nombre additionné devient égal à + d lorsque la donnée lue augmente et que le nombre additionné devient -d lorsque la donnée lue diminue. Cela dépend du sens de défilement de la bande. Le signal de sortie du comparateur 4 est également fourni à un compteur 8 pour commander celui-ci de façon qu'il additionne une unité pour A 4 B et qu'il soit remis à zéro pour A = B. La donnée de comptage C du compteur 8 est appliquée au comparateur numérique 9. Pendant ce temps, le commutateur externe qui fixe le nombre d'erreurs est fourni, la donnée de mise à l'état S du commutateur 10 est également appliquée au compara- teur 9 pour être comparée à la donnée C du compteur 8. Le signal de sortie du comparateur 9 est fourni au commutateur 3 pour commander celui- ci de sorte que si C est égal ou supérieur à S (C - S), le commutateur 3 choisit la donnée lue A. On ajoute +1 ou -1 à la donnée A dans l'additionneur 5, puis on inscrit le résultat dans la mémoire 2. Dans le circuit de correction de données de code de temps ci-dessus, les données corrigées sont fournies séquen- tiellement à la borne de sortie 6 jusqu'à ce que le nombre d'erreurs C de la donnée lue A atteint le nombre de corrections S préalablement fixé par le commutateur 10. Cependant si C 3 472892 dépasse S, la donnée lue A est considérée comme corrigée m9me si elle est erronée; on obtient la donnée telle quelle à la borne de sortie 6. Puis, si la disparition de données risque de se produire le plus pour la lecture de la donnée par la tête magnétique H, on fixe le nombre d'erreurs S à une valeur impor- tante pour que la donnée A, erronée, lue, soit bien corrigée. Si le signal de code de temps enregistré sur la bande magnétique TP par édition électronique est sauté pour une plage étendue comprise entre 3 et 10 tel que 1, 2, 3, 10, 11, 12..., la donnée de sortie D sera retardée par le nombre S à compter du point de changement ci-dessus. C'est pourquoi dans ce cas, le commutateur 10 doit de nouveau être commandé pour que le nombre S soit mis à une valeur faible. Toutefois il n'importe peu en pratique de régler de nouveau le commuta- teur 10 à chaque fois; ainsi le nombre S est normalement fixé à une valeur relativement faible. Ainsi comme décrit ci-dessus, on risque de fournir telle quelle une fausse donnée lue, et la correction appropriée de l'erreur devient difficile. L'invention a pour but de créer un circuit de correction de code de temps remédiant aux inconvénients des solutions connues, permettant d'avoir une réponse rapide à une disparition de signal ou à un discontinuité d'une donnée de code de temps enregistrée. A cet effet, l'invention concerne un circuit de correction de code de temps comportant une paire de mémoires de code de temps. Selon l'invention, il est prévu une mémoire pour enregistrer la donnée de code de temps incrémentée correcte- ment et une mémoire pour enregistrer la donnée de code de temps lorsqu'on saute un code de temps lu. C'est pourquoi suivant le circuit de correction de code de temps de l'invention, lorsqu'un code de temps sauté est décalé d'une unité et est de nouveau détecté, le signal de sortie est commuté sur le code de temps sauté et lorsqu'un code de temps est incrémenté et est détecté avant le saut, cela prouve que le saut précédent était un signal d'erreur. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc d'un circuit de correction de données incrémentales selon l'art antérieur. 4 -ú472892 - la figure 2 est un schéma-bloc d'un exemple de circuit de correction de données incrémentales selon l'invention. - les figures 3, 4 sont des tableaux de données servant à expliquer l'invention. DESCRIPTION D'UN MODE DE REALISATION PREFERENTIEL Un mode de réalisation préférentiel d'un circuit de correction de données incrémentales selon l'invention sera fait ci-après à l'aide de la figure 2. Dans cette figure 2, les éléments qui correspondent à ceux de la figure 1 portent les mêmes références numériques et leur description ne sera pas reprise. Selon la figure 2, le circuit se compose d'une première mémoire 2a et d'une seconde mémoire 2b. La donnée de code de temps A lue par le circuitde lecture 1 est fournie au premier circuit de commutation 3 en même temps que la donnée de code de temps Bb lue dans la seconde mémoire 2b pour être commutée. Pour simplifier l'exposé, les données de code de temps sont simplement figurées par les numéros d'image 1, 2, 3 De m9me, le signal de code de temps est un signal numérique de code impulsionnel, approprié comme à la figure 1. La donnée de code de temps A du circuit de lecture 1 et la donnée de code de temps Ba de la première mémoire 2a sont appliquées au comparateur numérique 4 pour être comparées l'une à l'autre. La sortie de comparaison fournie par le compa- rateur 4 est appliquée au commutateur 3 pour commander sélecti- vement ce commutateur. Les sorties du comparateur 4 qui diffèrent dans le temps sont également fournies à la première et à la seconde mémoires 2a, 2b pour la commander. En d'autres termes, pour l'égalité A = Ba, le circuit de commutation 3 choisit la donnée A. Cette donnée de sortie A est fournie à l'additionneur qui l'additionne à l'unité incrémentale +d (ou -d) et le signal d'addition fourni par l'additionneur 5 est appliqué aux mémoires 2a, 2b pour y être simultanément inscrit. Par ailleurs pour A t Ba, le commutateur 3 fournit d'abord la donnée A à l'additionneur 5 pour lui ajouter =d (ou -d) et le signal de sortie ainsi additionné fourni par l'additionneur 5 est seule- ment inscrit dans la mémoire 2a. Le commutateur 3 fournit la donnée Bb à l'additionneur 5 pour l'additionner à =D (ou -d) et le signal d'addition fourni par l'additionneur 5 est inscrit seulement dans la mémoire 2b. 4472892 Puis les signaux de sortie Ba et Bb lus dans la première et dans la seconde mémoires 2a, 2b sont commutés par le second commutateur 11 pour fournir la donnée de sortie D à la borne de sortie 6. Le circuit de commutation 11 est commandé sélectivement par un commutateur d'erreur 12 pour fournir la donnée Bb lorsque le commutateur d'erreur 12 est formé et la donnée Ba lorsque ce commutateur 12 est ouvert. En résumé les données Ba et Bb deviennent Ba = Bb = A + d si A = Ba; par contre les données deviennent Ba = A + d et Bb = Bb + d pour A + Ba. Dans cet exemple, on a choisi d = 1 comme cela a été mentionné. Dans le cas du commutateur d'erreur 12 qui est fermé, les variations des données Ba, Bb et D par rapport à la variation de données A du circuit de lecture 1 sont représentées aux figures 3 et 4. La figure 3 donne un exemple selon lequel la donnée A est conservée pour sa partie médiane; la figure 4 montre un exemple selon lequel la donnée A a été sautée dans une plage étendue au niveau de sa partie médiane. Selon l'invention décrite ci-dessus, on a un cir- cuit de correction de données incrémentales régulier, de façon à pouvoir corriger sarement une donnée lue, contenant une erreur, pour fournir une donnée correcte comme cela est indiqué à la figure 3, et même si la donnée lue varie dans une plage étendue, la donnée corrigée s'obtient à la suite de la variation ci-dessus comme cela découle clairement de la figure 4. 6 L472892 REVEND I CATIONS 1 ) Circuit de correction de données incrémentales comportant un circuit d'entrée (1) recevant les données d'entrée, circuit caractérisé par deux mémoires (2a, 2b) pour enregistrer les données incrémentales, un moyen de traçage de données (5) pour soit incrémenter soit décrémenter la donnée fournie aux mémoires (2a, 2b), un comparateur (4) pour comparer la donnée de l'une des mémoires et la donnée d'entrée, et un moyen (3) pour fournir sélectivement aux mémoires, la donnée d'entrée ou la donnée lue de l'autre mémoire en fonction du résultat de la comparaison. 2 ) Circuit de correction de données incrémentales selon la revendication 1, caractérisé en ce que le circuit d'entrée (1) est un circuit de lecture pour lire les données de code de temps d'un support d'enregistrement. 3 ) Circuit de correction de données incrémentales selon la revendication 1, caractérisé en ce que le comparateur (4) comporte un moyen pour détecter une augmentation ou une diminution de la séquence des données d'entrée et commander sélectivement le moyen de traçage.