La presente invention concerne un système de transmission de signaux numériques pour transmettre en srie des signaux numériques de données correspondant a un important volume d'informations telles que les signaux audio modulés par impulsions codées (signaux audio de type PCM). En général pour des opérations telles que l'enre- gistrèment, la lecture, l'édition etc lorsqu'on convertit des signaux audio musicaux en des signaux PCM, il faut transmettre les données entre divers ensembles tels qu'un appareil denre- gistrement PCM, une machine d'édition électronique, un généra- teur d'effets spéciaux, tel qu'un réverbérateur numérique etc. Dans ces conditions, il n'est pas recommandé d'avoir une cin- version numérique/analogique (A/D) ou une conversion inverse analogique/numérique (A/D) pour chaque ensemble, car cela réduirait l'intérgt de l'amélioration du rapport signal/bruit (S/N) lié à un modulation par l'impulsion codée PCM Lva trans- mission se fait dans ces conditions par des signalx numériques tels que des signaux PCM. Dans ces conditions, la modulation par impulsions codées de signaux musicaux de type audio sera expliquée schéma- tiquement ci-après. Les signaux analogiques qui sont des signaux continus en temps et en amplitude, tels que des signaux audio, sont échantillonnés par détection à l'aide d'une impul- sion d'échantillonnage de période constante; l'amplitude des signaux échantillonnés est transformée en une amplitude dégros- sie, permettant de faire la quantification; l'amplitude ainsi - quantifiée est codée par exemple en code binaire pour donner les signaux PCM. Pour ces signaux échantillonnés: on choisit par exemple une fréquence de 44 KHz ou de 50 KHz. Suivant le code binaire, chaque échantillon correspond par exemple à 16 bits par mot. Pour la transmission en parallèle de tels signaux numériques (par exemple la transmission en parallèle de 16 bits d'un mot) il faut prévoir 16 lignes de transmission de signaux telles que des lignes de transmission torsadées par paires; dans le cas de la transmission de signaux audio de type PCM correspondant à plusieurs canaux, par exemple 4 canaux, il faut brancher 64 lignes de transmission. Le càblage des bornes de transmission et de réception des ensembles correspondants devient très complexe et tend à réduire la fiabilité des bran- chements. Lorsoue les signaux numériques tels que des signaux audio de type PCM sont transmis en série Par r1ve seule ligne de transmission, cela simpl-ifie les travaux de branche- ment et améliore la fiabilité. En général, le signal de cadence de lecture de données est envoyé séparément dans ces conditions mais étant donné le volume d'informations extrêmement important par unité de temps, la fréquence de l'horloge de lecture pour chaque bit des données, même dans le cas de mots à 16 bits, est d'environ 0,7 Mbit/sec. pour une fréquence d'échantillonnage de 44 KHz et de l'ordre de 0,8 Mbit/sec. pour une fréquence d'échantillonnage de 50 KHz. Il faut également prévoir dans chaque mot, non seulement les donhées du signal audic mais également des bits de commande de l'ensemble ou des bits d'uti- lisateur qui sont à la libre disposition de l'utilisateur de sorte que si celui-ci veut choisir des mots à 32 bits, il- puisse le faire. Dans ces conditions, si la fréquence d'échan- tillonnage est par exemple égale à 50 KHz, il faut transmettre des signaux numériques suivant un débit d'environ 1,6 Mbit/sec. si bien que pour la synchronisation de l'horloge entre le récepteur et l'émetteur, une ligne même de 100 m est impossible même s'il est possible d'avoir une différence d'une demi- longueur d'onde pour les signaux de cadence. En outre, lorsque les données sont échangées entre des unités principales ou unités maitresses (tellesque dans une machine d!édition électro- nique) et des unités esclaves(telles qu'un appareil d'enregis- trement PCM), la distance de transmission est même beaucoup plus courte. Parmi les 32 bits d'un mot d'un tel signal numéri- que, par exemple 20 bits sont prévus pour échantillonner les données et 12 bits pour la commande; or, un tel nombre de bits de commande peut être insuffisant si l'information de commande ou l'information de l'utilisateur doit être augmentée. Si l'on augmente le nombre de bits par mot, on augmente encore plus la fréquence de la cadence et il faut accélérer la vitesse de réponse du circuit, ce qui rend difficile la synchronisation des cadences. La présente invention a pour but de créer un système de transmission permettant de remédier aux inconvénients mentionnés ci-dessus, pour la transmission en série des signaux numériques, qui ne soit pas d'un câblage complexe et n'abaisse pas la fiabilité propre à la transmission en parallèle, et qui même si la distance de transmission est importante, permette de lire des données correctes à la réception tout en assurant un volume d'informations important par unité de temps. L'invention a également pour but de créer un tel système de transmission dans lequel même si l'on augmente l'information de commande ou l'information de l'utilisateur, permet d'inscrire de telles informations sans augmenter le nombre de bits de commande par mot et de transmettre efficace- ment une telle information. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels - les figures 1 A-lE sont des schémas servant à montrer le format d'un mot d'un signal numérique. - la figure 2 est un schéma-bloc des circuits d'entrée d'un récepteur. - la figure 3 est un schéma-bloc d'un mode de réalisation d'un circuit d'échantillonnage synchrone de mot selon la figure 2. - les figures 4A-4M sont des chronogrammes donnant les courbes aux points A-M de la figure 3. - la figure 5 est un schéma en forme de tableau montrant la formation des mots. - lesfigures 6A-6F sont des schémas de différents modes de réalisation du format d'un mot. DESCRIPTION DETAILLEE DE DIVERS MODES DE REALISATION PREFEN- TIELS: La présente invention sera décrite ci-après à l'aide d'exemples de réalisation selon lesquels l'invention est appliquée à la transmission de signaux numériques qui sont des signaux audio musicaux etc se présentant sous la forme de signaux modulés par des impulsions codées. Pour la modulation par impulsions codées des signaux audio, on échantillonne ces signaux à une fréquence d'échantillonnage de 50,1 kHz et on les code sur 20 bits; on ajoute 12 bits comme bits de commande ou d'utilisateur pour former des signaux numériques composés de mots à 32 bits. La figure 1 est un schéma du format d'un mot ou d'un signal numérique; A représente un signal de synchronisa- tion de mot avec un cycle de travail par exemple égal à 50 % 4 2463996 pour réaliser une synchronisation mot à mot des données; la partie B de la figure 1 montre les données à 32 bits pour un intervalle de mot de 32T (IT est la période de la cadence des données); la partie C de la figure 1 montre le formant de données d'un signal numérique utilisé dans ce mode de réalisa- tion. Les chiffres utilisés à la figure 1 désignent des numéros de bit. Selon les figures 1A-lC, la période Tws du signal de synchronisation de mot A est égale à la période d'échantil- lonnage du signal audio PCM; elle correspond à environ 20 microsecondes pour une fréquencedéchantillonnage de 50,1 kHz. L'unité de temps T des bits de données est obtenue en divisant la période de synchronisation de mots Tws par 32 et parmi les 32 bits d'un mot, les 20 bits allant du premier bit de poids le plus fort MSB jusqu'au vingtième bit servent pour l'échan- tillonnage des données; les autres 12 bits entre le 21ème bit et le 32ème bit servent de bits de commande ou de bits d'utilisateur. Dans ce mode de réalisation les 3 bits c'est-à- dire les bits n 30, 31, 32 servent de signal de synchronisation de mot dans des données (bit appelé ci-après WSD) formant un signal différent sur le plan du format que les données. Par exemple selon les figures lA- lE, les bits compris entre le bit MSB et le 29ème bit (29SB) sont mis sous la forme de signaux NRZ (non retour à zéro) avec une unité de temps égale à T; les trois bits suivants sont divisés en deux pour former des signaux NRZ correspondant à une unité de temps de 1,5T; la donnée d'inversion (négative) et la donnée de non inversion (positive) du 29ème bit sont disposées successivement pour donner des signaux WSD. C'est pourquoi, lorsque la donnée du 29ème bit est égale à "0"o, on a des signaux WSD de l'ordre de "1" à "0" (figure 1D) et lorsque le 29ème bit est égal-à "1", on a des signaux WSD de l'ordre de "0"? à "1" (figure 1E). De tels signaux numériques C sont transmis en série à la partie réception comportant des circuits de récep- tion ou d'entrée tels que ceux représentés à la figure 2; la transmission se fait par une seule ligne de transmission. A la réception, les signaux de synchronisation de mot sont échantil- lonnés et les données respectives d'un mot sont lues en fonction des signaux de synchronisation de mot, échantillonnés. Les signaux numériques WSD (C à la figure 1) sont 2463996 envoyés à la borne d'entrée 1 du circuit de la figure 2 et les signaux numériques d'entrée sont envoyés à un circuit d'échan- til]onnage de synchronisation de mot 2. Les signaux de synchro- nisation de mot sont pris sur la borne de sortie 3 du circuit d'échantillonnage de synchronisation de mot 2; la borne 4 fournit les signaux de cadence de bit et la borne 5 fournit les signaux de données en série. Les signaux de données en série de la borne de sortie 5 du circuit d'échantillonnage de syn- chronisation de mot 2 sont envoyés à un registre à décalage 6 formant un convertisseur série-parallèle, qui fournit des signaux de données en parallèle pour chaque mot; ces signaux sont appliqués à un flip-flop 7, parallèle. Des signaux de cadence de bit de la borne de sortie 4 sont envoyés au registre à décalage 5 et au flip-flop 7 par le circuit d'échantillonnage de synchronisation de mot 2. Dans les circuits jusqu'au flip- flop 7, les opérations sont faites par les signaux de synchro- nisation de mot des signaux numériques d'entrée et les signaux de cadence correspondants; mais après que les données aient été verrouillées par le flip-flop 7, les signaux sont envoyés aux circuits commandés par les signaux de cadencesinternes du récepteur ou les signaux de synchronisation de mot (appliqués respectivement aux bornes d'entrée 11 et 12) par exemple un registre à décalage 8 de conversion parallèle-série ou encore un flip-flop parallèle 9 permettant un traitement facile à la réception. Le registre à décalage 8 synchronise les données en parallèle pour chaque mot du flip-flop 7 sur les cadences internes ou horloge du récepteur et transforme les signaux en des données en série de format approprié pour le traitement des signaux par les unités prévues à la réception; de telles don- nées en série sont fournies par la borne de sortie 13. Le flip- flop 9 travaille de la même manière pour transformer les données en des données numériques appropriées pour le traite- ment interne par les unités de la partie réception et pour envoyer ces signaux par la borne de sortie 14. Le cas échéant, on peut supprimer le registre à décalage 8 ou le flip-flop 9. Les signaux de synchronisation de mot de la borne de sortie 3 du circuit d'échantillonnage de synchronisation de mot 2 sont appliqués à la borne d'interdiction de cadence du flip-flop 7 et maintiennent la relation normale entre les données de chaque 6 2463996 mot et l'ordre des bits. De m9me des horloges travaillant à grande vitesse à des fréquences n fois supérieures à celles des horloges de bit (n étant un entier égal ou supérieur à 5) sont appliquées au circuit d'échantillonnage de synchronisation de mot 2 par la borne 15. Lorsque la ligne de transmission du signal est courte du fait de la faible distance entre les unités, on peut supprimer le flip-flop parallèle 7; dans ces conditions, les signaux en parallèle du registre à décalage 6 sont appliqués au registre à décalage 8 ou au flip-flop 9 et le registre à décalage 6 peut être entraîné par les signaux de cadence émis par l'horloge de la partie réception, signaux de cadence qui sont appliqués à la borne d'entrée de cadence 11. Selon les figures 3 et 4A-4M, on décrira ci-après la structure pratique du circuit d'échantillonnage 2. Dans les circuits de la figure 3, des signaux numériques tels que ceux représentés par le chronogramme de la figure 4A sont appliqués à la borne d'entrée 1. Pour les signaux de données numériques de la figure 4A, l'intervalle entre les instants t1 et t constitue la durée de base ou l'unité detemps T des bits de données; le signal est inversé en t2 et t3 et l'intervalle entre les instants t2 et t3 correspond à une unité de temps égale à 0,5T. La donnée correspondant au 29ème bit d'un mot se trouve entre les instants t1 et t2; les bits WSB sont placés entre les instants t2 et t3 et entre les instants t3 et t4; l'instant t4 est séparé de l'instant t3 d'une durée égale à 1,5T. Ainsi, le début du mot suivant commence à l'instant t4 et les données MSB, 2SB... sont réparties pour chaque unité de temps T à compter de l'instant t4. Puis des signaux de cadence de fréquence élevée correspondant à une période égale à 1/n (n étant un nombre entier égal ou supérieur à 5) de l'unité de temps T sont appli- qués à la borne dtentrée de cadence rapide 15. Dans ce mode de réalisation, on utilisé des signaux de cadence rapide correspon- dant à un nombre n égal à 6 (dont la période est égale à T/6) comme le montre le chronogramme de la figure 4B. Pour les signaux de cadence rapide B, l'instant de l'émission de la première impulsion de cadence après l'instant t1 est appelé t; 1l l'instant des impulsions de cadence successives jusqu'à. l'ins- tant t2 portant les références t12, t13.... Ces impulsions de 7 2463996 cadence sont en général au nombre de six mais si l'intervalle t entre les instants t1 et tll est proche de zéro, on peut avoir cinq ou sept impulsions de cadence suivant l'erreur exis- tant entre les données d'entrée et les cadences de la partie réception ou encore suivant d'autres paramètres. Les instants des impulsions de cadence entre les instants t2 et t3 portent les références t21, t22... et on utilise de façon descendante, la même répartition dans le temps après l'instant t3. Le nombre d'impulsions de cadence entre les instants t2 et t3 est en général égal à neuf et on tient compte d'une erreur de + 1 pour la même raison que celle donnée précédemment. Les signaux de données numériques du chronogramme de la figure 4A, qui sont appliqués à la bande d'entrée 1 (figure 3), attaquent un flip-flop 21 de type D entra né par les signaux de cadence rapide selon la figure 4B. Ce flip-flop 21 de type D, bien connu, transfère le changement d'état appli- qué à la borne d'entrée 1 sur la borne de sortie Q en fonction des signaux de cadence appliqués à la borne de cadence 15; les signaux de données numériques selon la figure 4A, qui ont des différences de phase variables égales à At par rapport aux signaux de cadence rapide (figure 4B) sont transformés en des signaux de données numériques selon la courbe de la figure 4C, synchronisés sur les signaux de cadence rapide (figure 4B) et ayant une différence de phase égale à O (en fait il y a un léger retard de la réponse du circuit) apparaissant sur la sortie Q. Le signal numérique (figure 4C) est appliqué au flip- flop 22 de type D, suivant dont la borne de sortie Q donne le signal (figure 4D) qui est déphasé d'une durée égale à T/6 par rapport au signal de cadence rapide B. Les sorties Q des flip- flop 21, 22 de type D sont appliquées à une porte OU-EXCLUSIF donnant les signaux transitoires selon la figure 4E (chaque fois que des états "1" et "O" sont inversés ou non) correspon- dant aux signaux numériques de données. Le signal numérique d'entrée (figure 4A) est nécessairement inversé aux instants t2 et t3; le signal E a des impulsions transitoires P1 et P2 entre les instants t21, t22 et entre les instants t31, t32. Généralement, neuf impulsions de cadence rapide sont comprises entre les impulsions transitoires P1 et P2 (entre les instants t22, t32) et les signaux WSB sont discriminés par le comptage et la détection de huit, neuf et dix impulsions de cadence 8 * 2463996 rapide, dont on tient compte avec une erreur égale à + 1. Ainsi, on effectue la discrimination WSD à l'aide du compteur 24 et du circuit en-matrice logique 25 représentés à la figure 3. Ce compteur 24 est préréglé par un compteur hexadécimal. On prend la valeur 5 comme valeur de préréglage; cette opération se fait suivant les impulsions transitoires P des signaux E pour compter successivement des impulsions de cadence rapide selon la courbe de la figure 4G. Les chiffres portés sur la figure 4G sont les états de comptage du compteur !0 24. Les sorties QA' QBB QC% QD du compteur 24 correspondent aux chiffres décimaux 1, 2, 4, 8 respectifs et dans la matrice logique 25, la porte NAND 26 (encore appelée "porte NI") fait la combinaison logique NAND des signaux QA et QB; la sortie de la porte NAND 26, est combinée selon la fonction logique NAND avec les signaux QC et QD ainsi qu'au signal E dans la porte NAND 27 qui donne le signal de sortie H. Ainsi lorsque les états de comptage du compteur 24 sont égaux à 12, 13, 14, tous les signaux PA' QB' QC' QD passent au niveau H et pendant cette période, on obtient les impulsions transitoires P du signal de la figure 4E alors-que le signal de sortie H contient une impulsion P3 de détection WSD. Ce signal de sortie H est appli- qué à la borne de charge pour prérégler le compteur hexadécimal 31, suivant. Pour éviter que le compteur 24 ne soit préréglé par l'impulsion transitoire P2 du signal E, on envoie ce signal E à la borne commandant le préréglage du compteur 24 par l'intermédiaire de la porte NAND 28; l'impulsion de détection ESD, P2 est appliquée à la porte NAND 28 pour interdire le passage de l'impulsion transitoire P2. Ainsi, la partie inver- sée de l'impulsion transitoire P1 est seule contenue dans le signal de sortie F de la porte NAND 28. De même dans le compteur 24, on obtient une impul- sion de report lorsque le comptage 15 est appliqué à la borne de commande d'interdiction d'entrée de cadence (borne d'inter- diction d'horloge ou de cadence) par l'inverseur 2; le comptage est maintenu à 15 jusqu'au début de l'opération de préréglage commandée par l'impulsion transitoire suivante. Le compteur 31 extrait les signaux de cadence de bit pour lire les données de chaque bit d'un mot. L'impul- sion porteuse est ainsi inversée par l'inverseur 32 pour être 9 2463996 appliquée à la borne de commande de préréglage par la porte OU 30. Ce dispositif est utilisé comme compteur répétitif qui répète le comptage généralement jusqu'à six fois pour l'impul- sion de cadence rapide (la période correspond à l'unité de temps T). Parmi les sorties QA' QB' %C QD' ltinverseur 33 extrait la sortie QC. Ainsi, lorsque l'impulsion P3 de détection WSD du signal de sortie H est envoyée par la matrice logique 25 à la borne de charge du compteur 31 par la porte OU, 30, on charge la valeur préréglée 10 et les impulsions des signaux de cadence rapide (figure 4B) sont comptées successivement en partant de l'état préréglé 10 (figure 4I). Les chiffres portés à la figure 41 sont les états de comptage du compteur 31. Lorsque l'état de comptage passe de 11 à 12, le signal de sortie J de l'inver- seur 31 chute et lorsque l'état de comptage atteint 15, on obtient un signal porteur et la sortie A de l'inverseur 32 donne une impulsion porteuse inversée P. Cette impulsion Pc est appliquée à la borne de charge du compteur 31 par l'inter- médiaire de la porte OU 30 pour régler l'état 10. C'est pour- quoi lorsque le comptage atteint l'état 15, il redémarre à partir de 10 et lorsque le chiffre passe de 15 à 10, la sortie J de l'inverseur 33 passe au niveau haut. La même opération est répétée suivant une période de six états de comptage entre et 15 (unité de temps T des bits de données) et l'instant auquel la sortie J passe au niveau haut, correspond à la posi- tion centrale de chaque donnée des signaux numériques D. Cela signifie que l'on réduit au minimum les erreurs de lecture si chaque donnée du signal numérique D est lue à l'instant de la montée du signal de sortie de cadence J. Selon ce principe, les signaux numériques D sont par exemple appliqués au flip-flop 34 de type D qui est entraîné par la sortie de cadence J pour appliquer le signal de sortie K à la borne de sortie de données 5. Puis, on obtient les signaux de synchronisation de mot qui sont synchronisés sur la sortie de cadence de bit J en utilisant un flip-flop 36 de type J-K et un flip-flop 37 de type D. Ainsi, le signal H de détection WSD est appliqué comme signal d'entrée (figure 4K) au flip-flop 36 de type J-K dont la sortie 5 (figure 4L) est appliquée au flip-flop 37 de type D. Si la sortie de cadence J est utilisée comme cadence d'hor- loge pour le flip-flop 37, la sortie Q est le signal de syn- chronisation de mot, qui est synchronisé par chaque sortie de cadence J (figure 4M) pour être appliqué à la borne 3. La sortie Q du flipsflop 37 de type D est utilisée comme sortie S du flip-flop 36 de type J-K. Parmi les 32 bits d'un mot, ainsi lus, les bits compris entre le bit MSB et-le bit n 20 servent à échantillonner les signaux audio et les autres bits sont utilisés comme bits de commande ou bits d'utilisateur, à l'exception des trois bits n 30, 31, 32 qui constituent les bits WSD ainsi que les bits nécessaires pour l'interdiction ou pour souligner des informa- tions, et qui sont choisis parmi les neuf bits restants; le nombre de bits qui peuvent être utilisés librement par ltutili- sateur sont en petit nombre. C'est pourquoi plusieurs bits sont regroupés en un bloc et les bits de commande ou bits d'utilisateur de chaque mot d'un bloc sont utilisés pour des données de commande ou des données choisies par l'utilisateur, ce qui augmente consi- dérablement le nombre de bits utilisables. Par exemple la figure 5 montre un tableau de données à 256 mots par bloc utilisant le 29ème bit de chaque mot comme bit de drapeau de bloc. Selon la figure 5, les chiffres répartis suivant l'axe horizontal sont les numéros des bits de chaque mot; les chiffres sur l'axe vertical désignent les numéros des mots. Ainsi, les chiffres'T'et'J" du 29ème bit indiquent des grandeurs de données. Les bits no 21 à 28 du premier mot sont utilisés comme bits de commande et les bits no 21 à 28 de cha- cun des autres mots n 2 à 256 sont les bits à la disposition de l'utilisateur. Le bit de drapeau de bloc est à l'état "1"- lorsque les bits n 21 à 28 d'un mot sont les bits de commande; le bit de drapeau est à l'état "0" lorsque ses bits sont ceux de l'utilisateur; le mot contenant les bits de commande est prévu dans la partie haute du bloc. On peut ainsi distinguer la division d'un bloc en lisant le 29ème bit de chaque mot. Pour augmenter les bits de commande, on met à l'état "1" le bit n 29 de chaque mot en commençant par le premier mot et en descendant. La vitesse de lecture des bits de commande ou des bits d'utilisateur lorsque les 256 mots sont regroupés en un bloc est égale à 256 fois la période de synchronisation de mot Tws et cela correspond approximativement à 5 msec lorsque la 11 2463996 fréquence d'échantillonnage est d'environ 50 kHz. Cela montre la très grande disponibilité comme donnée de commande d'unité (ou d'appareil). Comme le montre la description précédente, le système de transmission de signaux numériques selon l'inven- tion, les signaux de synchronisation de mot correspondant à chaque mot contenant plusieurs bits (par exemple des signaux numériques de mot à 32 bits par mot) sont transmis en série en meme temps que le signal de donnée, par une seule ligne de transmission et les signaux de synchronisation de mot sont échantillonnés dans la partie de réception; les bits de données respectifs d'un mot sont lus en fonction des signaux de synchronisation de mot, échantillonnés. Ainsi le système de l'invention permet de trans- mettre à la fois des données et des signaux de synchronisation de mot à l'aide d'une seule ligne de transmission de sorte que même si la ligne de transmission est longue, c'est-à-dire mime si la distance entre les unités ou appareils de la partie-de transmission et ceux de la partie de réception est grande, la relation de position sur l'axe des temps des données respecti- ves par rapport aux signaux de synchronisation de mot, reste inchangée et permet une lecture correcte des données. De plus, comme le système assure une transmission en série, il est possi- ble d'éviter efficacement toutes les complications des conne- xions ou toute réduction de la fiabilité telles qu'elles existent dans les transmissions en parallèle. Une autre caractéristique de l'invention est que dans le système de transmission de signaux numériques présen- tant-les caractéristiques ci-dessus, il est possible d'introduire les signaux de synchronisation de mot, dans un mot des signaux numériques et de distinguer de tels signaux de synchronisation de mot par rapport aux signaux de données. Cela peut se faire par exemple en utilisant comme signaux de synchronisation de mot, les impulsions dont la largeur se distingue de celle des impulsions utilisées pour exprimer les bits de données respectifs. On expliquera ci-après les signaux de synchronisa- tion de mot dont la largeur d'impulsion se distingue des impul- sions de bits de données. Dans le mode de réalisation ci-dessus, on utilise comme signaux de données, des signaux NRZ de période T et comme la largeur des impulsions est un multiple entier de 12 2463996 T, on utilise comme signaux de synchronisation de mot, des signaux NRZ à deux bits dont la largeur d'une impulsion est égale à l,5T; ces signaux sont successivement inversés et non inversés pour les bits qui précédent immédiatement chaque signal de synchronisation de mot.-Il est également possible d'utiliser d'autres formats divers des signaux de synchronisa- tion de mot tels que ceux représentés aux figures 6A-6F; dans les formats de signaux des figures 6A-6F, les signaux de syn- chronisation de mot WSD sont également introduits dans les iO signaux numériques à plusieurs bits par mot (figure 6A). Dans le cas du signal numérique (figure 6A), l'unité de temps d'un bit est égal à T mais la largeur de l'impulsion peut prendre des valeurs différentes de T, suivantle procédé d'expression utilisé pour les signaux de données. Par exemple lorsque les signaux de données sont exprimés par des signaux NRZ (signaux de non retour à zéro) la largeur de l'impulsion est un multiple entier de T, si bien que les signaux de synchronisation de mot WSD ont une largeur d'impulsion de valeur différente que des multiples entiers de T tels que 0,5T ou 1,5T (figures 6B, E, F). Dans le cas de la figure 6B. le bit no 31 est au niveau "L" et le bit n0 32 est soit au niveau "H", soit au niveau "L" suivant le passage de chaque période de 0,5T, en utilisant ainsi deux bits comme signaux de synchronisation de mot WSD. A la figure 6E, le bit no 29 est de niveau "L" et les bits no 30, 31, *32 sont divisés en deux, chacun étant soit au niveau "H"f soit au niveau "L" suivant le passage de chaque durée égale a 15T. La m9me remarque s'applique lorsque le bit n0 29 est au niveau "0" dans le mode de réalisation ci-dessus; toutefois, comme le schéma est fixé, la détection de synchronisation de mot est considérablement facilitée. A la figure 6F, on utilise seulement le bit n0 32 et les signaux d'inversion et de non inversion du bit n032 alternent à une période de 0,5T. Lors- qu'on utilise des signaux PE ou des signaux FM de période T comme signaux de données, on peut former les signaux de syn- chronisation WSD en utilisant des impulsions d'une largeur égale à 1,5T puisque la largeur des impulsions est soit égale à 0,5T, soit égale à T. En utilisant de tels signaux de synchronisation de mot, il est possible de transmettre à la fois des données et des signaux de synchronisation de mot par une seule ligne la3 2463996 de transmission, les signaux de synchronisation de mot étant distingues clairement des signaux de données dans la partie réception, ce qui permet une lecture correcte des données par l.téchantillonrnage des signaux de synchronisation de mot. I.'application de la présente invention n'est pas limitée aux divers modes de réalisation ci-dessus; l'invention peut s'appliquer facilement à des systèmes de transmission autres que ceux de signaux audio modulés par impulsions codées ou encore à d'autres signaux tels que des signaux vidéo trans- formés en signaux numériques. L'invention n'est pas non plus limitée à des mots de 32 bits et peut s'appliquer à des systèmes utilisant des mots à 16 bits, 24 bits, 64 bits, etc. De plus, les signaux de synchronisation de mot peuvent se distinguer des signaux de données -on seulement en modifiant la largeur des impulsions mais également en modifiant leur phase et leur amp!i=(i. Dc-s r;me la position du signal de synchronisation d'un mot peut se fixer à un numéro de bit quelconque à condi- tion que le choix soit fait au préalable et qu'il soit possible d'identifier les positions des différents bits de données dans un mot à partir de la position fixe du signal de synchronisa- tion de mot. 14 2463996 R E V E N D I CA T IO N S ) Système de transmission,de signaux numériques pour la transmission de signaux en série, système caractérisé en ce que les signaux de synchronisation de mot de chaque mot des signaux numériques à plusieurs bits par mot ainsi que les signaux de données sont transmis par une seule ligne de transmission (1) et les signaux de synchronisation de motsont échantillonnés (2) A la partie de réception pour lite chaque bit de donnée d'un mot en fonction des signaux de synchronisa- tion de mot, échantillonnés (6, 7, 8, 9). 2 ) Système selon la revendication 1, caract$risé en ce que les signaux de synchronisation de mot, qui se,dis- tinguent des signaux de données sont introduits dans chaque mot des signaux numériques. 3 ) Système de transmission selon l'une quelconque des revendications 1 et 2, caractérisé en ce que des bits de drapeau de bloc sont prévus pour chaque mot des différents signaux numériques à plusieurs bits par mot et les signaux numériques regroupés pour former des blocs à nombre de mots fixe sont transmis en utilisant de tels bits de drapeau de bloc.