i 2070655 La "résente invention est relative L des systèmes de transmission de uonnées sous forme de blocs d'information binaires. Dans de nombreux buts, il convient d'utiliser ues blocs courts ^'iniorii-ation binaire, chaque bloc représenta, t un seul 5 caractère, une seule instruction ou un seul symbole. Par exemple, le Gode International Standard de l'ISC, qui est utilisé par les compagnies a^rie. ._es, utilise aes codes à huit bits par caractère. Les coôes classiques de télé-imprimeurs utilisent, de la même façon, des caractères définis, de façon classique, par cinq ou sept 10 bits par caractère. L'invention vise précisément, entre autres, à fournir un système de transmission permettant de transmettre de l'information de cette nature et d'effectuer un contrôle automatique pour s'assurer qu'à la station réceptrice chaque caractère est complètement reçu avec une distinction clair Rentre l'information 15 se rapportant à des caractères successifs. Ceci est particulièrement important si la transmission a lieu à un rythme d'unités d'information binaires ou bits-variable, ou à un rythme de caractères variable. Ce contrôle des erreurs est particulièrement important si la transmission a lieu sur une voie de transmission de 20 qualité particulièrement faible, comme c'est le cas, par exemple, avec des voies radioélectriques de longue distpnce, où des blancs peuvent survenir à la réception, du fait de réflexions ionosuhéri-ques blancs, que l'on peut prendre pour des intervalles séjsarant des éléments d'information ou digits, et où un digit peut se répé-25 ter a'orès un léger retard du fait de la propagation sur une trajectoire indirecte. Il serait possible de pallier ces difficultés en utilisant des intervalles entre les digits beaucoup plus longs que c'est nécessaire autrement, mais, dans ce cas, le temps requis pour la transmission de l'information est plus long qu'il serait néces-30 saire autrement. La présente invention utilise un système de transmission à quatre canaux tel que le décrit le brevet britannique n° 860.830. Dans ce brevet, on décrit et revendique un appareil de transmission de données numériques binaires sous forme séquentielle comnre-35 nant quatre canaux de transmission pour transmettre séparément l'information, et des moyens de séparer e f— -, ——mm BAf» 70 12791 2 2070655 gits pairs sont envoyés dans le troisième canal et les 0 des digits pp>irs dans le vruatrième canal. Les quatre canaux pourraient être, de façon classique, des sous-porteuses formant quatre tons dans un système de transmission par radio. On notera qu'avec cette 5 forme de transmission, un signal se trouvait- sur _e premier ou le second canal doit être nécessairement suivi par un signal se trouvant sur le troisième ou le quatrième canal. La présente invention fait usage de ce typp ue transmiPsion, mais utilise en outre la transmission d'un signal sur le premier 10 canal et d'un signal sur le second canal ou u'un signal sur le troisième canal et d'un signal sur le quatrième canal, pour fournir un indicateur interbloc. Le bloc est, en général, un caractère et cet indicateur forme une fin de caractère ou un début d'indicateur de caractère. On voit immédiatement que l'on peut utiliser 15 des indicateurs plus complexes employant au moins l'une ae ces naires. Une telle paire de signaux ne peut cependant survenir durant la transmission des bits représentant un caractère. On préfère que les deux signaux formant cet indicateur soient transmis successivement ; la séquence de réception des deux signaux four-20 nit ainsi un autre contrôle de la réception correcte de l'indicateur. Il est tr^s commode d'utiliser un nombre de digits constant pour chaque bloc, car cela facilite le contrôle automatique de la réception complète de chaque bloc. On voit immédiatement que, si 25 le début d'un indicateur de bloc (c'est généralement le même indicateur qui indique également la fin du bloc précédent) est formé par des transmissions sur le premier canal et le second canal, le premier cit du bloc suivant cet indicateur doit utiliser le troisième canal ou le quatrième canal. De même, si 1'indicateur est 30 formé par des transmissions sur le troisième canal et le quatrième cana], le début du bloc suivant doit être formé par "une transmission sur le premier ou le second canal. De même, à la fin d'un bloc, si le dernier bit" du bloc est une transmission sur le premier ou le second canal, l'indicateur doit être une transmission sur le ;>5 troisième et sur le quatrième 'canal. On préfère utiliser un nombre pair de bits dans chaque bloc. Alors, si l'indicateur interbloc pour le début d'un bloc est représenté par des transmissions sur le premier canal et le second canal, l'indicateur interbloc pour le début du bloc suivant devra 40 être des transmissions sur le troisième canal et le quatrième caBAO ORIGINAL 70 12791 3 2070655 nal. De ce fait, on utilise deux indicateurs différents qui identifient des blocs alternés, ce qui facilite encore le contrôle à la réception. S'il est requis d"avoir un nombre inmair de bits dans chaque 5 bloc, l1indicateur interbloc après un bloc peut être un 1 impair suivi par un zéro impair et 1*indicateur interbloc après le bloc suivant un zéro suivi d'un 1 impair. On verra qu'en utilisant cette technique, il devient facilement possible de transmettre des données sous la forme de blocs 3© d'information binaire courts, chaque bloc représentant un Seul caractère, une seule instruction ou un seul symbole, et de fournir des moyens de contrôle d'erreurs systématiques à la station de ré ception pour contrôler la réception correcte de chaque bloc. On peut transmettre des messages de longueur quelconque, par exemple 15 des messages en clairî un code de télétype, tout en conservant les avantages du système de transmission décrit dans le brevet n° 860.830 mentionne précédemment. La disposition de la présente invention permet de contrôler chaque caractère indépendamment de tout autre caractère. Ainsi, si l'on perd un caractère, par exem-20 pie à cause d'une mauvaise réception radioélectrique, on ne perd pas la totalité du message. Ainsi, suivant l'un des aspects de l'invention, un système de transmission destiné à transmettre des données numériques binaires en blocs sous forme séquentielle comprend quatre canaux de trans- 25 mission pour transmettre séparément de l'information et des moyens pour séparer et envoyer les digits successifs de l'information à transmettre dans les quatres canaux, de façon que JLeç&igits impairs soient envoyés dans l'un ou l'autre de deux canaux suivant que le digit doit être un 0 ou 1 et que les digits pairs soient envoyés 30 dans l'un ou l'autre des deux autres canaux suivant que le digit est un 0 ou un 1, en combinaison avec des moyens pour transmettre, entre la fin d'un bloc de bits et le début de l'autre bloc de bits, des signaux sur deux canaux de la première ou de la seconde paire pour former un indicateur interbloc, la paire particulière de ca-» 35 naux utilisée pour l'indicateur étant une paire qui ne comprend pas le canal utilisé pour le dernier bit du bloc précédent et le bloc suivant commençant avec un bit sur l'un ou l'autre desdeux canaux d'une paire, oui n'est pas la même que celle utilisée pour /précèdent l'indicateur/immedia tenaient ce bit. Sous cette forme très simple, 40 l'indicateur comprend des transmissions sur deux canaux seulement p- >m BAD ^"'GINAL 70 12791 4 2070655 en succession. A une st'ation de réception pour ce système de transmission,on peut prévoir des moyens pour recevoir les signaux sur les quatre canaux, un détecteur permettant de détecter l'indicateur interbloc 5 fournissant une sortie pour déclencfter l'envoi des bits suivants dans un registre capable de recevoir t us les bits d'un bloc, et des moyens sensibles à la réception de la transmission de l'indicateur suivant pour xaire sortir l'information du registre et l'en voyer à une ligne - ou des lignes - de sortie. L'information dans 10 le registre représente un bloc, par exemple, un caractère, et elle est, de préférence, accumulée statiquement dans le registre sous forme numérique binaire, les signaux provenant des différents canaux étant envoyés dans un seul registre par des circuits de commutation appropriés alternativement d'une paire de canaux à l'autre 15 paire de canaux à mesure de la réception de chacun des bits. L'information de sortie du registre peut être traitée par des techniques classiques, on peut par exemple l'envoyer à un téléimprimeur ou une mémoire ou un calculateur principal ou l'enregistrer sur une ^ande ou, suivant la nature de l'information, l'utiliser à des 20 fins de commande. Comme il a été expliqué précédemment, si l'indicateur comprend une seule pare de bits et si chaque bloc a tin nombre pair ue bits, les indicateurs entre des blocs successifs doivent être sur des paires de canaux différentes. Il est commode, dans une telle dis-25 position, d'utiliser deux registres pour des blocs alternés ainsi que deux détecteurs pour les deux indicateurs différents, la sortie de chaque détecteur étant utilisée d'abord pour ouvrir une porte de façon à envoyer a.'information du registre dans lequel était accumulé statiquement le bloc précédent à la ligne - ou aux 30 lignes - de sortie et ensuite pour remettre à zéro le registre pour accumuler statiquement les digits du bloc suivant. Les deux registres, avec leurs montages associés, sont en effet disposés en un anneau . de sorte que le premier bloc est enregistré statiquement dans le premier registre, le second dans le 35 second registre, le troisième dans le troisième registre, etc. On peut prévoir un système logique de contrôle pour vérifier que chaque registre est complet avant de lire l'information de ce-lui-ci. Pour chaque bloc, on peut prévoir un contrôle logique additionnel de la façon décrite dans le brevet. n° 8Ô0.830, 40 L'invention sera mieux comprise à l'aide de la description SAD ORIGINAL 70 12791 s 2070655 détaillée qui va suivre, en regard des dessins annexés donnés surtout à tizre d'exemples non limitatifs. Sur les dessins annexés : la figure 1 est un diagramme illustrant une station de transmission pour transmettre des données d'entrée d'une borne d'entrée 5 de données, telle qu'un téléimprimeur ; la figure 2 est un diagramme représentant une partie de l'ac-pareillage utilisé dans une station de réception pour accumuler soatiquement et ressortir des données remues ; et la figure 3 (formée par l'ensemble des figures 3a et 3b re-10 présente, de façon plus détaillce, une partie de l'appareillage de la station ^,e réception. La figure 1 représente schématiquenent un appareil de transmission destiné à transmettre des données d'unt. source de données indiquée scliématiquement (référence 10) qui fournit des signaux de 15 sortie binaires sur huit lignes II à 18. Cette source de données peut être classiquement un téléimprimeur. Dans la description qui suit, on suppose que chaque bloc u 'information est un caractère unique (par exemple un caractère alpha-numérique) exprimé sous for me de huit bits. Cornue on l'expliquera ci-après, l'appareil de la 20 figure 1 transforme les données reçues de la source de données 10 en une série de signaux séquentiels sur quatre lignes de sortie 21, 22,23,24. Les signaux circulant sur ces lignes sont de la forme précédemment décrite dans laquelle les digits impairs, c'est-à-di-re les premier , troisième, cinquième, etc. digits comportant des 25 1 envoyés dans la ligne 21 et des 0 envoyés dans la ligne 22, tandis que les digits pairs, c'est-à-dire les second, quatrième, sixi -ème, etc. digits comportant des 1 envoyés dans la ligne 23 et des 0 envoyés dans la ligne 24. L'information de sortie des lignes 23 et 24 esô transmise à un point distant, par exemple au moyen d'un 30 émetteur radio indiqué schematiquement (référence 25). L'information d'entrée des lignes 11 à 18 est envoyée, sous iorme digitale, dans un registre d'entrée 26 duquel elle est extraite, sous forme séquentielle, par huit portes à"double entrée 32 à ôur les figures 1 et 3, "coûtes les portes sont indiquées 35 par un cercle renfermant une référence numérique ; cette référence numérique indique le nombre d'entrées positives requis pour donner line sortie négative. Les portes 32 à 3V -sont ainsi deux portes d'entrée "non" - "et" et elles reçoivent leurs secondes entrées en séquence d'un générateur d'impulsions 2/ alimenté par des impul- """1 BAD ORDINAL 70 12791 6 207065 sions d'horloge provenant d'impulsions alternées sur deux lignes d'entrée d'impulsions d'horloge 28» 29 qui sont respectivement désignées comme les lignes d'impulsions d'horloge X et J» Au moyen de deux portes 30 (que l'on peut considérer comme des inver-5 seurs) et d'une porte jl (que l'on peut considérer co.-..e une porte "OU" exclusif" avec un inverseur) les impulsions d'horloge X et Y soi-t envoyées au générateur d'impulsons 27, .pour synchroniser la soauence échelonnée des sorties impulsionnelles. La séquence d'impulsions est amorcée par un signal d'amorçage sur une lime lo d'entrée 40 et la première impulaon de sortie, sur une ligne 41, est envoyée à une porte ^2 (formant un inverseur) conduisant à une première ligne de sortie 43. A cette ligne ae sortie 43 sont connectées les doubles portes d'entrée 33,35,37 et 39. Les portes à double entrée 32,34,36 et 38 sont connectées à une seconde li-15 gne de sortie 44. La ligne 43 est connectée directement à deux portes à triple entrée 46, 47 et est connectée, par un inverseur 48, à deux autres portes à triple entrée 49,50. La ligne 44 est reliée directement à deux portes à triple entrée 51,52 et est reliée, par l'intermédiaire d'un inverseur 53, a des portes^ triple 20 entrée 54,55. Quatre de ces portes à triple entrée 46,47/50 ont une seconde entrée provenant de la ligne 28 d'impulsions d'horloge X, candis que les quatre autres ont une seconde entrée à partir de la ligne 29 d'impulsions d'horloge X. La troisième entrée des huit portes à triple entrée vient de l'une ou l'autre sortie d'un 25 bistable diviseur par deux 56 qui prend l'un ou l'autre de deux états. Dans l'un de ces états, il applique un signal à quatre portes à triple entrée 46,49,51,54, tandis que dans l'autre état il applique un signal aux autres portes à triple entrée 47*50,52,55. Il apparaît facilement, si l'on considère.le montage, que l'on ne 30 peut à un instant quelconque obtenir une sortie zéro que d'une seule des huit portes à triple entrée, cette sortie zéro apparaissant à l'une des impulsions d'horloge® La porte d'entrée triple particulière dépend de l'impulsion d'horloge présente, de la position du bistable 56 et du choix, par le générateur d'impulsions 35 27, et l'une ou l'autre des lignes d'entrée 43,44. Les huit portes à triple entrée 46,47.49,50,51,52,54,55 sont reliées par paires, par l'intermédiaire de portes 56,57,58,59 (que l'on peut considérer comme des portes "OU exclusif avec inverseurs) aux quatre lignes de sortie 21-24. 40 Le générateur d'impulsions 27 démarre sur une commande pro- BAD ORIGINAL 70 12791 7 2070655 venant de l'entrée de données disponible sur une ligne 40 en provenance d'une source 10 et balaye successivement les portes 41 et 36-39, de sorte que l'information provenant des bits successifs du registre-d'entrée 26 est transmise alternativement aux deux li-5 gnes 43,44 et, suivant que la donnée d'entrée dans le registre 26 est un 1 ou.un 0, pour l'information véhiculée sur la ligne 43. une sortie est fournie sur l'une des deux lignes de sortie 21,22 de signaux impairs tandis que, suivant que le signal sur la ligne 44 correspond à un 1 ou un 0, un sienal est fourni sur l'une ou 10 l'autre des lignes de sortie des signaux pairs 23.24. Le premier pas de la séquence de balayage n'a pas d'entrée provenant du registre d'entrée et, en supposant- que c'est sur une impulsion d'horloge X, fournit par exemple une sortie de 1 pair sur la ligne 23. La sortie particulière (c'est-à-dire la question de savoir 15 si c'est sur la ligne 21 ou 23) dépend du réglage du bistable 56 dont le fonctionnement sera décrit plus loin. Le premier bit du mot (provenant du registre 26) sera transmis, à l'impulsion d'horloge suivante qui provient, dans ce cas, de la ligne 28 d'impulsions d'horloge X, et sera, par conséquent, transmise sous forme 20 de 1 ou de 0 impair. Les bits successifs du caractère, jusqu'au bit 9, seront transmis alternativement sous forme de signaux pairs et impairs. Dans ce cas. le neuvième bit sera transmis sous forme de signal pair. Au pas 10 du générateur d'impulsions, un 0 impair est engendré (il n'y a pas besoin de liaison avec les lignes 43, 25 44 pour cela), puis au pas suivant un signal est appliqué à une ligne de transmission de données 61, signal qui constitue également un signal d'arrêt pour le générateur d'impulsions 27 et un signal de commutation sur la ligne 62 pour la commutation du bistable 56 mentionné ci-dessus . Le signal requis par les données est 30 envoyé au dispositif d'entrée 10, de façon que la nouvelle série d'information représentant le nouveau caractère à transmettre soit mise dans le registre d'entrée 26. Du fait que le bistable 56 est commuté sur la nouvelle séquence de balayage, le premier pas du générateur d'impulsions produira maintenant un 1 impair au lieu 35 d'un 1 pair, ce qui produira un signe interbloc correct entre les deux caractères. On verra que la commutation du bistable 56 produit une variation dans la séauence pair—impair de sorte que deux signaux successifs sont transmis sur des lignes d'entrée impaires 21. 22 ou des lignes d'entrée paires 23. 24 pour marquer la fin 40 de la séquence de balayage. BAD ORIGINAL 70 12791 8 2070655 On notera que l'indicateur interbloc est produit par un signal à la fin d'une séquence de balayage et un autre au début de la séquence de balayage suivante. Il est de pratique courante de commencer des messages au télé-imprimeur par EEE. Gela permet au 5 premier bloc de caractère dTêtre altéré et, ainsi, il est impossible qu'il n'y ait pas de marquage interbloc avant le premier caractère dans la séquence. Après la transmission du premier caractère, les caractères suivants sont transmis avec les laarques interbloc correctes. 10 L'information véhiculée par les lignes de sortie 21-24 est appliquée/radio-émetteur 25 et émise, de façon classique, en modulation sur quatre sous-porteuses. A la station de réception, cette information est reçue par un récepteur qui sépare les quatre sous-porteuses pour donner des 15 signaux correspondant à ceux des lignes de sortie de l'émetteur. En se référant à la figure 2, on voit une partie du matériel uti* lisé dans une station de réception pour emmagasiner' et ressortir des données d'entrée. L'information d'entrée est reçue sur un radio- récepteur représenté schématiquement et désigné par la réfé-20 rence 100, qui sépare les Quatre sous-porteuseg4t envoie l'information véhiculée par ces qu&re sous-porteuses à quatre lignes d'entrée 110, 111, 112 et 113. Les lignes 111 et 113 seront désignées comme la première paire de canaux et les lignes 110 et 112 comme la seconde paire de canaux. Gomme il a été expliqué précédemment, 25 les digits d'un caractère sont transmis alternativement au moyen d'une paire de canaux et au moyen de l'autre paire de canaux. Par exemple, les digits impairs pourraient être transmis avec un 0 sur le quatrième canal et vin 1 sur lê second canal, tandis que les digits pairs seraient transmis avec" un 0 sur le troisième canal et un 30 1 sur le premier canal. Dans la disposition particulière représenté, chaque caractère a huit bits et l'un des caractères débute avec un digit sur le second ou le quatrième canal, tandis que l'autre caractère debutB avec un digit sur le premier où le troisième canal. Ainsi par exemple, le premier et le troisième canal sont utilisés 35 pour les digits impairs dans un caractère et les digits pairs dans le caractère suivant. Deux registres à huit bits 115, 'll6 sont utilisés pour des caractères alternés. De préférence, ces registres sont des registres à trois états de la forme décrite et revendiquée dans la de-40 mande de brevet n° 892272. Un premier détecteur 117 détecte un in4L BAD ORIGINAL 70 12791 9 2070655 dicateur interbloc qui représente le début d'un caractère impair et la fin d'un caractère pair ; cet indicateur est constitué par un signal sur le canal 3, suivi par un signal sur le canal 1. La sortie de ce détecteur est envoyée par une ligne 119 pour mettre 5 à zéro le registre 115. Un second détecteur 120 détecte un second début d'indicateur cie caractère représentant le début d'un caractère pair et la fin d'un caractère impair. Cet indicateur comprend un signal sur le canal 4, suivi par un signal sur le canal 2. La sortie de ce second détecteur est envoyée par une ligne X 121 pour 10 mettre à zéro le registre 116. Après la mise à zéro d'un registre, les signaux d'entrée en provenance des quatre canaux sont envoyés dans le registre par des moyens de commutation de façon que des signaux alternés en provenance de a.a première paire de canaux et de la seconde paire de canaux mettent les étages du registre en série 15 de façon à stocker l'information reçue de façon séquentielle. Cette commutation peut avoir lieu de la façon mentionnée dans les brevets cités précédemment ; on se réfère, en particulier, à la demande n° 892272 qui décrit et revendique un accumulateur statique à trois états qui accumule de l'information disponible sous 20 forme séquentielle sur quatre canaux, des digits alternés étant reçus sur la première et la seconde paire de canaux. Quand on atteint la fin du premier caractère, le registre 115 fournit une sortie sur une ligne 122, envoyée à un circuit logique de contrôle d'erreurs 123 qui vérifie que le registre est complet et fournit un premier 25 signal à une porte "ET" 124. Cette porte "ET" reçoit un second signal du second détecteur 120, qui détecte le début du caractère pair et, par suite, la fin du caractère impair. L'ouverture de la porte ET 124 fournit un signal d'ouverture à une porte ET 125, ce qui permet à l'information du caractère de passer du registre 115 en 30 série, ou en parallèle par une porte OU 126, à une ligne d'entrée de données 127. De même, le second registre est mis à zéro par un signal provenant du second détecteur 120 et est alors rempli par l'information représentant le second caractère. Ce registre doit, dans ce mode de réalisation particulier, débuter avec l'information 35 provenant du premier ou du troisième canal, tandis que le premier registre exigeait que le premier bit provienne du second canal et du quatrième canal. A la fin de la réception des données représentant le second caractère, on obtiendra un signal provenant du second registre sur une ligne 128. Ce signal est envoyé à un circuit 40 logioue de contrôle d'erreurs 129 qui vérifie que le registre est *■ 70 12791 10 2070655 complet et envoie une sortie à.une porte ET 130. La réception de l'indicateur suivant, qui est détecta par le premier détecteur 117» ouvre cette porte ET 130 et fournit un signal à une autre porte ET 131» ce qui permet d'envoyer l'information du caractère du second 5 registre en parallèle, ou en série par la porte OU 126 mentionnée précédemment, à la ligne de sortie 127® Le récepteur est représenté plus en détail sur les figures 3a et 3b qui représentent ensemble les registres, détecteurs et le circuit logique associé de la figure 2. On utilise les mêmes réfé-10 rences numériques pour représenter des constituants correspondants et, dans la description qui va suivre, on ne mentionnera que les éléments caractéristiques supplémentaires illustrés sur la figure 3. Chacun des registres 115, 11& est un registre à 8 bits, à trois états, destiné à accumuler l'information disponible sous forme sé-15 quentielle sur quatre canaux du type décrit plus en détail dans le brevet n°892.272. La sortie du registre des digits impairs 115 est reçue par l'intermédiaire de huit portes à double entrée 141 à 148 (que l'on peut considérer comme des portes ET avec des inverseur^) qui sont ouvertes au moment approprié à partir de la fin de la lo-20 gique du caractère pour envoyer de l'information au huit portes 151 a 158 (qui peuvent être considérées comme des portes "OU exclusif" avec inverseurs) conduisant aux lignes de sortie l6l à 168. De même, le registre des caractères pairs 116 envoie l'information par l'intermédiaire de huit portes 171 à 178 (que l'on peut consi-25 dérer comme des portes i^T à double entrée avec des inverseurs) et, de là, aux huit portes 151 à 158 déjà mentionnées» Les lignes d'entrée 110-^.13 de la figure 3 alimentent les registres et les unités logiques par l'intermédiaire de pilotes 132 dans le mode de réalisation spé'eifique représenté sur la figure 30 3. La logique à la fin du caractère impair 115 détecte un zéro impair (sur la ligne 113) suivi par un 1 impair (sur la ligne 111) et, dans ce but, on prévoit un ensemble logique 180 comprenant deux bistables 181, 182 et une porte à double entrée 183. Une entrée de 35 la porte 183 provient de la ligne 111 de 1 impairs par l'intermédiaire d'un inverseur 184. L'autre entrée provient du bistable 181. Le bistable 181 est actionné _yar un zéro impair sur la ligne 113 pour fournir la seconde entrée de la porte 183. L'autre bistable 182 de la fin de l'indicateur du bloc impair 180 est ainsi réglé 40 pour fournir une sortie 4 la réception d'un zéro impair suivi d'un BAD ORIGINAL 70.12791 îi 2070655 1 impair, cette sortie étant appliquée à un registre pair et une ligne de réenclenchement 185 clu circuit de contrôle» Les- bistables 181, 182 fournissent également un signal pour d'autres portes 186 et 187» Sauf si elle reçoit le signal correct de l'ensemble 180 5 (indiquant la réception correcte de l'indicateur interbloc), la porte 18b ne fournira ..as de sortie à un inverseur 188 et la sortie provenant de cet inverseur bloquera les portes 141-148. La porte 186 est une -porte à triple entrée et ses autres entrées seront examinées plus loin. La porte 187, qui est également une porte à tri-10 pie entrée, actionne un bistable d'erreurs 189 si elle ne reçoit pas les entrées correctes. Ce bistable est actionné si un trop-plein de données survient, ce qui n'est pas compatible avec la fin des signaux de l'indicateur de bloc.-La mise en état d'erreur du bistable d'erreur 189 aura lieu après un bloc de caractère impair 15 si, à la fin du caractère, un 1 impair apparaît après un zéro impair ou si, après un zéro impair, il apparaît un bit pair. La première de ces conditions est détectée en envoyant les signaux sur la ligne d'entrée 111 des 1 impairs, par l'intermédiaire d'un inverseur 190, à la porte 187 mentionnée ci-dessus. La-troisième en-20 trée de cette porte provient du dernier étage du registre 115, ce qui montre que cet étage a été réglé. L'absence d'entrées correctes vers la porte 187 met le bistable d'erreur 189 dans l'état d'erreur. On a mentionné précédemment que le bistable d'erreur 189 est actionné si, après un O impair, il apparaît un bit pair. Ce bistable 25 est réenclenché par la fin de la logique de l'indicateur de bloc pair au début d'un caractère impair et est déclenché à la fin du caractère impair par le zéro impair montrant que l'indicateur interbloc est amorcé. Le bistable 192 enregistre en effet le premier zéro dans l'indicateur interbloc. Pour y parvenir, tin signal mon-30 trant que le registre de caractères impairs 115 est saturé,est envoyé à line porte 193 qui nécessite également la présence d'un zéro impair du fait qu'elle présente une seconde entrée, par l'intermédiaire d'un inverseur 194, à partir de la ligne de zéros impairs '113. Par suite, le bistable d'erreur à bits pairs fournit une sor-35 tie à une porte à double entrée 195, à la fin d'un caractère impair et en présence d'un zéro pair. La seconde entrée de la porte ly5 représente l'absence de caractère pair, détectée par une porte OU 196 alimentée à partir des lignes 110 et 112- de 1 pairs et de 0 pairs. S'il apparaît un bit pair sur la ligne 110 ou 112, ce qui 40 serait une erreur, le signal appliqué à la porte 195 par la porte BA0 r— 70 12791 iz 2070655 196 déclenche le bistable d'erreurs 189. L'absence de réception de l'une aes deux entrées correctes à la porte 195 met le bistable d'erreur 189 dans l'état d'erreur. La mise dans l'état d'erreur du bistable d'erreur envoie un signal, par l'intermédiaire d'un in-5 verseur 197, à une porte à double entrée 198 et, de là, par l'intermédiaire d'une porte OU 199, à une ligne de sortie de signal d'erreur 200 indiquant une erreur. Dans un système de télé-imprimeur, on peut utiliser ce signal pour imprimer une étoile à la place d'un caractère. Le déclenchement du bistable d'erreur de cet-10 te façon lorsqu'une erreur est détectée a aussi pour conséquence que ce bistable d'erreur ne fournit pas d'entrée à la porte à triple entrée 186 mentionnée précédemment. Celle-ci reçoit un autre signal montrant que "le dernier étage du registre a été rempli et, comm^dJL a été précédemment décrit, un signal provenant du bistable 15 à la fin de l'indicateur de bloc 180. L'absence d'une entrée quelconque dans cette porte à triple entrée 186 empêche de fournir une sortie par l'intermédiaire de l'inverseur 188, ce qui est nécessaire pour ouvrir les portes 141 et 148 précédemment mentionnées. Une sortie du bistable 182 à la fin de l'indicateur de bloc impair 20 180 est emjyée, sur la ligne 185, à la logique à la fin du registre à caractères pairs pour réenclencher, le bistable d'erreur et le bistable d'erreur de bits impairs dans cette logique. De même, une sortie correspondante sur une ligne 202 provenant d'une extrémité de l'indicateur de bloc pair 204 à la fin du registre à caractères 25 pairs 116 est fournie pour réenclencher le bistable d'erreur à bits pairs 192 et le bistable d'erreur 189 dans la logique à la fin du registre à caractères pairs et est également utilisé pour réenclencher le registre à caractères impairs 115 lorsque la fin du signal bloc est obtenue à la fin d'un caractère pair. 30 On voit qu'après que la fin de l'indicateur du bloc 180 a été ajusté correctement, le signal suivant, en supposant qu'un caractère impair vient d'être reçu, sera un bit pair. Avant la réception de ce bit pair, et pendant la période où la fin de l'indicateur de bloc 180 pour le registre à caractères impairs était toujours dé-35 clenché, le registre pair ll6 est vidé par le registre pair et la ligne de réenclenchement 185 du circuit de contrôle et un bistable d'erreur '203 pour le caractère pair (correspondant au bistable d'erreur pour le caractère impair) est réenclenché. A la réception du premier bit du caractère pair, la fin de l'indicateur de carae- BAD ORIGINAL 70 12791 i3 2070655 tères impairs 160 est réenclenchée par un signal provenant de la porte OU 196 et la ligne de réenclenchement du registre pair 185 aura le signal de réenclenchement retiré, ce qui permettra au registre ll6 à caractères pairs d'enregistrer la nouvelle information 5 d'entrée. La fin de la logique de caractères à la fin du registre à caractères impairs est analogue à celle qui se trouve à la fin du registre à caractères pairs 115 et, par conséquent, on ne le décrira pas avec plus de détails. Il empêche, de la même façon, la lû transmission de l'information provenant du registre à caractères pairs 116 vers .les lignes de sortie l6l-118, sauf si l'on détecte ,3 nt erbloc un indicateur/correct, dans ce cas un zéro pair suivi par un zéro impair. BAO ORIGINAL 70 12791 14 2070655 RETEMMCATIOi.S 1} Système de transmission destiné à transmettre des données numériques binaires en blocs sous l'orme séquentielle, comprenant quatre canaux de transmission pour transmettre séparément l'information et des moyens pour séparer et transmettre les 5 aigits successifs de 15informa.tion à transmettre dans les quatre canaux, de i&çon que les digits impairs soient envoyés dans l'un ou l'autre de deux canaux suivant que le aigit doit être un 0 ou un l,et de façon que les aigits pairs soient envoyés dans l'un ou l'autre de deux autres canaux suivant que ce uigit est un 0 ou un 10 1, ledit système étant caractérisé par le fait que des moyens permettent de transmettre3 entre la fin d'un bloc bits et le début du bloc suivantP des signaux sur deux canaux de la première paire ou de la seconde paire pour former un indicateur interbloc, la paire particulière de canaux utilisée pour l'indicateur étant une paire 15 ne comprenant pas le canal utilisé pour le dernier bit du bloc précédent et le bloe suivant commençant avec un bit sur l'un ou l'autre de deux canaux d'une paire qui n'est pas la même que celle utilisée pour l'indicateur précédant immédiatement le bit. 2) Système de transmission suivant la revendication 1, dans 20 lequel l'indicateur comprend des transmissions sur deux canaux seulement successivement. 3Î Système de transmission suivant la revendication 2, dans lequel les moyens pour séparer et envoyer les digits successifs de chaque bloc dans les quatre canaux sont disposés pour fournir un 25 nombre constant de digits par caractère. 4) Système de transmission suivant la revendication 2 ou 3. dans lequel les dits moyens pour séparer et envoyer les digits successifs de chaque bloc de l'information a transmettre dans les quatre canaux sont disposés pour fournir un nombre pair de bits 30 dans chaque bloc, ce qui fait que 2 si l'indicateur interbloc après un bloc est représenté par des transmissions sur le premier et le second canal, l'indicateur interbloc après le bloc suivant sera des transmissions sur le troisième et le quatrième canal. 5) Système de transmission suivant la revendication 2 ou 3, dans lequel lesdits moyens pour séparer et envoyer les digits suc- 35 cessifs de chaque bloc d?informât!on à. transmettre dans les quatre canaux sont disposés pour fournir un nombre impair de bits dans chaque bloc5, et dans lequel, si l'indicateur interbloc après un bloc est formé par une transmission sur le premier canal suivie par BAD ORiù!N-At 70 12791 15 2070655 une transmission sur le .second panai, l'indicateur interbloc anrès le bloc suivant est une transmission sur le second canal suivie par une transmission sur le prenier canal. 6) Système de transmission suivant la revendication 4 ou 5 5 dans lequel on prévoit un registre pour conserver les bits pour chaque bloc à transmettre, un générateur d'impulsions pour fournir une succession d'impulsions d.e sortie 'commandées par une horloge, des portes commandées par les impulsions de sortie provenant du générateur d'impulsions pour envoyer les impulsions successives 10 provenant dudit registre alternativement sur les deux lignes, et deux séries de montages de comnande de sortie, commandéespar un bistable, de façon que l'une ou I',autre série agisse de façon à envoyer des impulsions provenant de ladite première, ligne sur l'un ou l'autre du premier et du second canal suivant que le signal est 15 un 0 ou un 1, et des signaux sur la seconde ligne à l'un ou l'autre du troisième et du quatrième canal suivant que le signal est un 0 ou un. 1, l'autre série de montages de commande de sortie étant disposée pour envoyer des signaux sur la première ligne à l'un ou l'autre du troisième et du quatrième .canal suivant que le signal 20 est un 0 ou un 1 et' de la seconde ligne au premier et au second canal de sortie, suivant.que le signal est un 0 ou un 1, le bistable étant commandé par le générateur d'impulsions pour être commuté à la fin de chaque séquence de balayage, le générateur d'impulsions fournissant >en outré entre les signaux pour blocs succes-25 sifs, deux autres signaux formant un indicateur interbloc. 7) Système de transmission suivant la revendication 6, dans lequel le générateur d'impulsioiis fournit l'un des signaux d'indicateur interbloc au début de la séquence debalayage et l'autre à la fin de la séquence de-balayage. 30 8) Réception pour système de transmission suivant l'uns quel conque des revendications précédentes dans lequel on prévoit des moyens pour recevoir des- signaux sur les quatre canaux, -un détecteur pour détecter l'indicateur interbloc fournissant une sortie pour amorcer l'envoi des bi'ts suivants dans un registre capable de 35 recevoir tous les bits d'un bloc, et des moyens sensibles à la réception de l'indicateur interbloc suivant pour'envoyer l'information du registre à une ligne - ou des lignes - de sortie. 9) Récepteur suivant la revendication 8, dans lequel, pour mettre un blac en mémoire statique, on prévoit un registre dans 40 lequel les signaux des quatre canaux sont envoyés à travers des gàO CWGWAL 70 12791 16 2070655 circuits de commutation, par commutation alternative d'une paire de canaux à l'autre paire.de canaux à mesure de la réception de chacun des bits successifs. 10) Récepteur suivant la revendication 8 ou 9 à utiliser avec 5 un système de transmission suivant la revendication 4 ou 5, dans •lequel deux registres sont utilisés simultanément avec deux détecteurs -pour les deux indicateurs interblocs différents, la sortie de chaque détecteur étant utilisée pour ouvrir une porte pour envoyer 'de 1'.information dù registre dans lequel le bloc • précédent 10 était enregistré statiquement à une ligne -ou des lignes - de sor-• tie, et aussi, pour; remettre à zéro le registre d'accumulation statique des digits du bloc suivant. • 11). Récepteur suivant la revendication 10, dans lequel les . deux registres sont disposés en anneau de façon que le premier 15 bloc soit enregistré statiquement dans le premier registre, le second, dans le. second registre, le troisième dans le troisième registre , etc .... 12) Récepteur suivant l'une quelconque des revendications 10 et 11, dans lèquel un_ système dé contrôle logique permet de véri- 20 fier que chaque registre est complet avant que l'information soit lue de celui-ci. 13) Récepteur suivant l'une-quelconque des revendications 10 à 12, dans lequel un système de contrôle logique,d'erreurs permet de vérifier, après qu'un registre ait été rempli, qu'un signal est 25 reçu sur l'un des deux premiers canaux et es-t . suivi par un signal sur l'autre de ces.canaux et non par un{signal sur un autre canal quelconque, et dans lequel un système logique de contrôle permet de contrôler^que, lorsque l'autre registre est'rempli, un signal est reçu sur un canal prédéterntiné dés-troisième et quatrième ca-30 naux et est suivi par un signal sur l'aut-re de ceé deux canaux et non par un signal sur un autre .canal quelconque. BAD ORIGINAL