La présente invention concerne les circuits logiques ternaires et plus particulièrement un circuit pouvant réaliser les diverses fonctions d'une variable ternaire. L'algèbre ternaire est une algèbre dans laquelle les variables peuvent prendre l'une quelconque des trois valeurs, par 5 opposition avec les deux valeurs de l'algèbre binaire ou de Boole. En algèbre binaire, il existe quatre fonctions d'une même variable alors qu'en algèbre ternaire, il en existe 27.eB& ces 27 fonctions-; -quatre sont triviales, trois sont utilisées à des fins logiques et l'emploi fait des vingt autres est fonction de l'application particulière dont il 1° s'agit. Des circuits permettant d'assurer la fonction de codage ternaire 1 sont connus dans l'art antérieur. Cette fonction fournit une sortie égale 1 lorsque l'entrée est égale à 1; une sortie égale à 2 lorsque l'entrée est nulle; et une sortie nulle lorsque l'entrée est égale à 2. Néanmoins, 15 n n'existB pas dans l'art antérieur de circuit permettant d'effectuer la plupart des 26 autres fonctions logiques ternaires d'une même variable. Le principal objet de la présente invention est donc de fournir des circuits permettant d'effectuer les 27 fonctions logiques ternaires d'une même variable. Ce résultat est obtenu à l'aide d'un unique circuit dont 20 les quatre sorties peuvent être connectées de diverses façons afin de fournir les différentes fonctions requises. La figure 1 est une table représentant les 27 fonctions ternaires d'une même variable. Les figures 2A et 2B représentent schématiquement les composants non 25 connectés de circuits conformément à la présente invention. La figure 3 représente le procédé employé pour faire la synthèse d'un circuit de codage 0. La figure 4 représente schématiquement un circuit de codage 0 conforme à la présente invention. 30 La figure 5 représente une réalisation modifiée permettant d'obtenir la fonction de codage 2. La figure 6 représente schématiquement un circuit de codage 1. La figure 7 représente une autre réalisation permettant d'engendrer la fonction de codage 0. 35 La figure 8 représente une autre réalisation permettant d'engendrer la fonction dite de rotor dans le sens horaire. La table de la figure 1 représente les 27 fonctions ternaires d'une même variable. Les fonctions 12, 21, 22 et 23 sont triviales. La fonction 1 N° 13 est la fonction de codage 1 désignée par le symbole la fonction 0 40 n° 14 est la fonction de codage 0 désignée par le symbole et la fonction 72 00561 2 2135538 ri0 15 est la fonction de codage 2 désignée par le symbole ^ |_a fonction n° 16 est la fonction dite de rotation dans le sens horaire désignée par le symbole ;—* , et la fonction n° 17 est la fonction dite de rotation dans le sens anti-horaire désignée par le symbole *— . Toutes ces 27 fonctions 5 peuvent être obtenues à l'aide d'une interconnexion appropriée des circuits représentés sur les figures 2A et 2B. La figure 2A représente un premier commutateur de courant comprenant les transistors T1 et T2, et un second commutateur de courant comprenant les transistors T3 et T4. Le transistor T5 constitue la source de courant. 10 Le signal d'entrée est appliqué à la base du transistor T1 dont l'émetteur est connecté à l'émetteur du transistor T2. La base de ce dernier est mise à la masse. Les émetteurs des transistors T1 et T2 sont connectés au collecteur du transistor T5 et à la base du transistor T3. Les émetteurs des transistors T3 et T4 sont connectés ensemble ainsi qu'à l'extrémité supérieure d'une 15 résistance R2 qui constitue une source de courant et dont l'extrémité inférieure est connectée à une source de potentiel -V. Le transistor T5 et la résistance R1 constituent une seconde source de courant. L'émetteur du transistor T5 est connecté à l'extrémité supérieure de la résistance R1 dont l'extrémité inférieure est connectée à la source de potentiel -V. 20 La base du transistor T5 est connectée à une source de polarisation -VD. □ L'agencement de la figure 1 ci-dessus constitue la partie logique du circuit, alors que la figure 2b représente un montage en émetteur-suiveur. Les collecteurs des transistors T6 et T7 sont connectés à la source de potentiel +V. L'émetteur, du transistor T6 est connecté à la base du transistor T7 25 ainsi qu'à l'extrémité supérieure de la résistance R4, dont l'extrémité inférieure est reliée à l'émetteur du transistor 17 en un point où est prise la sortie V . Ce dernier point se trouve à l'extrémité supérieure d'une O résistance R5 dont la partie inférieure est connectée à une source de potentiel -V. L'extrémité inférieure d'une résistance R3 est connectée à la base du 30 transistor T6 et son extrémité supérieure est connectée à la source de potentiel +V, elle-même connectée au collecteur du transistor T6. La résistance R3 est la résistance de charge servant à sommer les courants. Les collecteurs des transistors T1, T2, T3 et T4 de la figure 2A peuvent être connectés à une source de potentiel ou à l'extrémité inférieure de la résis-35 tance de charge R3 de la façon décrite plus loin, de façon à obtenir les différentes fonctions logiques ternaires requises. La figure 3 représente le procédé de synthèse du circuit permettant d'obtenir la fonction de codage 0. La figure 3Ca) montre le potentiel de sortie obtenu an fonction du potentiel d'entrée. Comme on peut le constater, 40 lorsque l'entrée est égale à 0, la sortie est égale à 0j lorsque l'entrée 72 00561 3 2135538 est égale à 1, la sortie est égale à 2j et lorsque l'entrée est égale à 2, la sortie est égale à 1. La figure 3Cb) représente le courant en fonction du potentiel d'entrée. Lorsque ce dernier est à un niveau minimum (0), le courant parvenant à la résistance de charge est à un niveau maximum 5 (2 unités). Lorsque l'entrée est à un niveau intermédiaire CD» le courant de charge est au niveau minimum (OJ. Lorsque l'entrée ast au niveau maximum (2J, le courant de charge est au niveau intermédiaire (1). La figure 3(c) montre l'une des deux composantes du courant qui doit être ajouté pour obtenir le courant total représenté sur la figure 3(b), et la figure 3(dî 10 montre l'autre composante du courant qui doit être ajoutée pour synthétiser le courant de sortie requis. La figure 4 montre la façon dont les sous-circuits de la figure 2 sont interconnectés pour fournir le courant et les tensions de la figure 3 et permettre d'obtenir la fonction de codage 0. Les collecteurs des transis-15 tors T1, TB et T7 ainsi que l'extrémité supérieure de la résistance de charge R3 sont connectés à la source de tension positive +V. Les collecteurs des transistors T2 et T3 sont connectés à l'extrémité inférieure de la résistance R3. Le collecteur du transistor T4 est également connecté à la source +V. Lorsque le potentiel d'entrée à la base du transistor T1 est null ou 20 à sa valeur la plus faible, le transistor T1 est non conducteur et les transistors T2 et T3 conducteurs de telle sorte que deux unités de courant de charge circulent dans la résistance R3, comme le montre la figure 3(c). Lorsque le potentiel d'entrée est à sa valeur maximum ou niveau 2, une seule unité de courant de charge circule dans la résistance R3, ce qui donne 25 les résultats représentés par la figure 3td). Lorsque le potentiel à la base du transistor T1 est à un niveau -intermédiaire ou niveau 1, aucun courant ne circule dans la résistance de charge R3. Les courants résultants qui traversent la résistance R3 fournissent les potentiels de sortie représentés sur la figure 3(a). 30 Le circuit de codage 2 est représenté sur la figure 5. Le transistor T5 et la résistance R2 ainsi que les alimaentations-Vg et -V constituent une source de courant d'une unité de courant. La résistance R3 et la source de potentiel -V consituent une source de courant de 2 unités de courant. La résistance R1 et la source de potentiel -V constituent une source d'une 35 unité de courant. Le transistor T8 et la résistance R7 constituent l'émetteur-suiveur de sortie. Les transistors T6 et T7 constituent un circuit OU en émetteur-suiveur. La résistance R6 fournit un temps de chute rapide à la base du transistor T8. Le circuit de la figure 5 fonctionne de la façon suivante. Si le signal 40 d'entrée est au niveau 0, les transistors T1, T3 et T9 sont non conducteurs. 72 00561 4 2135538 Une seule unité de courant circule dans le transistor T2, depuis la source de potentiel positif +V vers la source de courant constituée par le transistor T5 et la résistance R2. Une seule unité de courant circule également dans la résistance de charge R4 vers le transistor T4 et la résistance R1. 5 Cela met le niveau du signal à la base du transistor T6 à une valeur correspondant au niveau 1. Etant donné que le transistor T9 est non conducteur, le transistor T1Q laisse passer deux unités de courant dans les résistances R5 et R3. Cela met le niveau du signal à la base du transistor T7 à une valeur correspondant au niveau 0. Etant donné que la base du transistor 10 T6 est au niveau 1 et que la base du transistor T7 est au niveau 0, le transistor T7 est non conducteur et le transistor T6 est conducteur et fournit le signal de sortie Vq requis de niveau 1 par l'intermédiaire de l'émetteur-suiveur de sortie constitué par le transistor T6 et la résistance R7. Si l'on fait passer l'entrée du transistor T1 de 0 à 1, le transistor 15 T1 est conducteur et le transistor T2 non conducteur. Le transistor T4 laisse alors passer une unité de courant. Deux unités de courant circulent à présent dans la résistance R4: une unité au travers du transistor T1 et une unité au travers du transistor T4. La base du transistor T6 correspond par conséquent à un signal de niveau 0. Etant donné que le transistor T9 est non conducteur, 20. le transistor T10 laisse passer deux unités de courant au travers de la résistance R5 vers la résistance R3, et la base du transistor T7 correspond également au niveau 0. Le3 transistors T6 et T7 sont tous deux à des niveaux correspondant à 0. Le signal V à la sortie de 1'émetteur-suiveur (transistor o , . T8 et résistance R7) est par conséquent au niveau 0. 25 Si l'on fait passer le signal d'entrée du niveau 1 au niveau 2, JLes transistors T1 et T3 conduisent et les transistors T2 et T4 sont non conducteurs. Une unité de courant circule au travers de la résistance R4 vers le transistor T1, et le base du transistor T6 est à un niveau correspondant à 1. Etant donné que le transistor T9 est conducteur, le transistor 30 T10 est non conducteur. Par conséquent-, aucun courant ne circule dans la résistance R5 et la base du transistor T7 est au niveau 2. La base du transistor T6 étant au niveau 1 et celle du transistor T7 au niveau 2, le transistor T6 est non conducteur et le signal à la sortie de 1'émetteur-suiveur est au niveau 2, comme l'exige une entrée de niveau 2. §0 La figure 6 représente un circuit de codage 1 dans lequel les collecteurs des transistors T2 et T4 sont connectés à la source de potentiel positif +V et les collecteurs du transistors T1 et T3 à3 sont connectés à l'extrémité inférieure de la résistance de charge R1. Ce circuit fournit une sortie égale à 1 lorsque l'entrée est égale à 1j une sortie égale à 2 lorsque l'en-40 trée est égale à 2; et une sortie égale à 0, lorsque l'entrée est égale Il 00561 5 2135538 à 2. Les transistors T6 et T7 ainsi que les résistances R4 et R5 constituent un émetteur-suiveur de sortie. Le transistor T5 et la résistance R2, ainsi que les alimentations -V et -V constituent une source de courant d'une • unité de courant. La résistance R3 et la source de potentiel -V cconstituent également une source de courant d'une unité de courant. Le circuit de la figure 6 fonctionne de la façon suivante. Lorsque le potâïltiel d'entrée est égal à 0, les transistors T1 et T3 sont non conducteurs et aucun courant ne circule dans la résistance de charge R1. Par conséquent, le potentiel de sortie Vq est au niveau 2. Lorsque le niveau d'entrée V est égal à 1» les transistors T1 et T4 sont conducteurs et les transistors T2 et T3 non conducteurs. Une unité de courant circule au travers de la résistance de charge R1 vers le transistor T1, et la base du transistor T6 est à un niveau correspondant à 1. Lorsque le niveau d'entrée est égal à 2, les transistors T1 et T3 sont tous deux conducteurs et 15 les transistors T2 et T4 sont tous deux non conducteurs. Deux unités de courant circulent à présent dans la résistance de charge R1, une unité vers le transistor T1 et une unité vers le transistor T3. La base du transistor T6 se trouve à présent à un niveau correspondant à 0 et la sortie Vq se 1D 20 trouve au niveau 0 requis. La figure 7 représente un circuit permettant d'engendrer la fonction dite de rotation dans le sens horaire, qui est symbolisée par —^ et qui fournit une sortie égale à 1 pour une entrée nulle, une sortie égale à 2 pour une entrée égale à 1, et une sortie nulle pour une entrée égale à 2. Ce circuit est le même que celui de la figure 4 à cela près que les valeurs 25 des sources de courant sont inversées, c'est-à-dire que la source de courant connectée à l'émetteur du transistor T3 fournit deux unités de courant et que celle qui est connectée à l'émetteur du transistor T1 ne fournit qu'une unité de courant, comme l'indiquent les chiffres entourés d'un cercle sur la figure. 30 La figure S représente un circuit permettant d'engendrer la fonction dite de rotation dans le sens anti-horaire, qui est représentée par le symbole — et qui fournit une sortie égale à 2 pour une entrée nulle, une sortie nulle pour une entrée égale à 1, et une sortie égale à 1 pour une entrée égale à 2. Ce circuit peut être dérivé du circuit de codage 2 de la figure 35 5 en inversant les sources de courant et en connectant l'extrémité inférieure de la résistance P5 au collecteur du transistor T9 au lieu de celui du transistor T10. D'une façon analogue à celle reorésentée par la figure 8, le circuit dit de rotation dans le sens anti-horaire peut être dérivé du circuit de la figure 5 en inversant les sources de courant. 40 OOPY * 72 00561 6 2135538 Bien que l'on ait décrit dans ce qui précède et représenté sur les . dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 72 00561 7 2135538 REVENDICATIONS 1.- Circuit logique ternaire caractérisé en ce qu'il comprend un noeud d'entrée auquel est appliqué un signal d'entrée à l'un quelconque de trois niveaux de tension différents, un commutateur de courant permettant d'engendrer 5 une fonction logique ternaire dudit signal d'entrée, et un noeud de sortie connecté audit commutateur de courant afin de transmettre ladite fonction logique. 2.- Circuit logique ternaire selon la revendication 1, caractérisé en ce que ledit commutateur de courant comprend deux commutateurs de courant, 10 une résistance de charge communs, et des moyens permettant de connecter lesdits commutateurs à ladite résistance de charge commune. 3.- Circuit logique ternaire selon la revendication 2, caractérisé en ce que chacun desdits commutateurs de courant comprend une paire de transistors dont chacun possède un émetteur, une paire de sources de courant, et des 15 moyens permettant de connecter respectivement les émetteurs de chaque paire de transistors à l'une desdites sources de courant. 4.- Circuit logique ternaire selon la revendication 1, caractérisé en ce que ledit commutateur de courant comprend une paire de transistors comportant chacun un émetteur, une source de courant, et des moyens permettant de 20 connecter lesdits émetteurs à ladite source de courant. 5.- Circuit logique ternaire selon la revendication 1, caractérisé en ce que ledit commutateur de courant comprend une paire de transistors comportant chacun un collecteur, une alimentation, une impédance de charge, et des moyens permettant de connecter l'un des collecteurs à ladite impédance de 25 charge et 1'autare collecteur à ladite alimentation. 6.- Circuit logique ternaire selon la revendication 1, caractérisé en ce que ledit commutateur de courant comprend deux paires de transistors comportant chacun un collecteur, une alimentation, une impédance de charge, et des moyens permettant de connecter l'un des collecteurs de chaque paire de 30 transistors à ladite impédance de charge et de connecter l'autre collecteur à ladite alimentation. 7.- Circuit logique ternaire selon la revendication 6, caractérisé en ce que chacun desdits transistors comprend un émetteur, deux sources de courant, 72 00561 2135538 , et des moyens permettant de connecter l'émetteur de chacun des deux transistors à l'une des deux sources de courant. 8.- Circuit logique ternaire caractérisé en ce qu'il comprend un noeud d'entrée auquel peut être appliqué un signal d'entrée à l'un quelconque 5 de trois niveaux de tension différents, des moyens de génération permettant d'engendrer une fonction logique ternaire dudit signal d'entrée, et un noeud de sortie connecté auxdits moyens de génération afin de transmettre ladite fonction logique. 9.- Circuit logique ternaire selon la revendication 8, caractérisé en 10 ce que lesdits moyens de génération comprennent une paire de transistors conportant chacun un collecteur, une impédance de charge, et dès moyens permettant de connecter lesdits collecteurs à ladite impédance de charge. 10.- Circuit logique ternaire selon la revendication 9, caractérisé en ce que lesdits moyens de génération couprenaent une seconde paire de transistors 15 chacun d'eux ayant un collecteur, une alimentation, et des moyens pour connecter les collecteurs de la seconde paire de transistors à l'alimentation. 11.- Circuit logique ternaire selon la revendication 8, caractérisé en ce que lesdits moyens de génération cosrprennent une paire de sources de courant, une impédance de charge connectée au noedd de sortie, et une paire de trajets 20 de courant', chacun d'eux s"étendant respectivement d'une source de courant jusqu'à !l'impédance de charge. l^.-'Cirtîuit logique ternaire selon la revendication 11 ï caractérisé en ce que chaque trajet de courant comprend une paire de transistors, chacun d'eux ayant un collecteur et un émetteur, des moyens connectant les émetteurs de 25 chaque paire de transistors à une source de courant respective, et des moyens connectant le collecteur d'un transistor de chaque paire de transistors à 'J|'irépédarics de charge. 13.- Circuit logique ternaire selon la revendication 12, caractérisé Bn. ce qu'il comprend une alimentation et des moyens connectant le collecteur de 30 l'autre transistor de chaque paire de transistors à l'alimentation. 14.- Circuit logique ternaire selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend un émetteur-suiveur connecté audit noeud de sortie.