La présente invention concerne un système de transmission d'informations numériques entre deux stations reliées par une ligne à deux fils, par exemple une paire coaxiale ou une paire symétrique. Pour échanger des informations numeriques, telles que des signaux à modulation par impulsions codées (M.I.C.) ou des données numériques entre deux stations, les systèmes de tran & nssion connus utilisent généralement une voie de transmission du type ligne à quatre fils, une voie à deux fils étant affectée à la transmission des informations dans un sens et l'autre voie à deux fils étant affectée à la transmission des informations dans l'autre sens. Le coût du cible filaire contenant les voies à quatre fils est un élément qui intervient beaucoup dans le prix de revient d'un système de transmission numérique. L'objet do l'invention est de réduire de moitié le nombre de fils utilisés pour une transmission bilatérale d'informatirma, et ce, même au prix d'un accreissement de la complexité des stations terminales et éventuellement des répéteurs intermédiaires insérés sur la ligne de transmission si la longueur de celle-ci l'exige. On connatt déjà des systèmes de transmission bilatérale utilisant des supports de transmission à deux fils, tel le système connu sous la dénomination "N+N", qui consiste à transmettre des informations sous forme de signaux analogiques situés dans des bandes de fréquences différentes pour chaque sens de transmission. Ce procédé ne parait pas aisément applicable à la transmission de signaux numériques. Il est également connu, par le brevet français N' 2.244.315 du 12 septembre 1974, d'utiliser des lignes bifilaires pour le raccordement d'abonnés téléphoniques émettant et recevant des signaux M.I.C. à un concentrateur d'abonnés relié à un central numérique par une ligne de multiplexage à division du temps.Dans ce système, le concentrateur est relié au central numérique par une voie bidirectionnelle de multiplexage à division du temps transmettant trente deux octets dans une trame de 125 ps et ayant par suite un débit ou rythme de 2,048 Mbit/s. Les octets reçus du central sont stockés dans une mémoire de réception du concentrateur et ceux destinés à un poste d'abonné particulier sont réémis par la ligne à deux fils de ce poste d'abonné avec une cadence plus lente, 256 kbit/s par exemple. Après réception d'un octet, le poste téléphonique d'abonné transmet un octet vers le concentrateur, à cadence basse, et cet octet est stocké dans une mémoire d'émission du concentrateur et réémis à cadence élevée vers le central. Le problème général de la transmission dtinformations numériques de nature quelconque entre deux stations réunies par une ligne bifilaire ne peut pas être résolu par le procédé précédent, d'une part parce que ce procédé concerne essentiellement le réseau formé par les lignes d'abonnés reliées à un concentrateur, réseau à structure en étoile où le débit transmis sur chaque branche est très inférieur au débit principal entrant dans le concentrateur, tandis que le présente invention concerne une liaison entre deux stations et, d'autre part, parce qu'il ne s'applique qu'aux informations numériques d'un réseau de téléphonie à multiplexage par division du temps et impose de prendre comme durée du cycle de transmission à l'alternat sur la ligne bifilaire la durée de la trame d'exploration du multiplexeur (125 Fs) D'après l'invention, le système de transmission numérique bilatérale entre deux stations terminales réunies par une seule ligne binaire est caractérisé en ce qu' on affecte alternativement la ligne bifilaire de transmission à chaque sens de transmission, en ce que, dans la partie émission de chaque station terminale, en stocke de façon continue les informations à transmettre reçues avec un debit de d bits par secende, qu'on reprend lesdites informations pour constituer, en y ajoutant un mot de synchronisation et éven-tuellsmmt des bits annexes tels que des bits de justification, des paquets de bits qui sent émis sur la ligne bifilaire avec un débit supérieur à 2d bits par seconde, et en ce que, dans la partie réception de chaque station terminale, après avoir extrait, des paquets de bits transmis, le mot de synchronisation et les bits annexes, on stocke de façon discontinue les bits d'information transmis avec le débit supérieur à 2d bits par seconde et en ce qu'on reprend les bits d'information ainsi stockés pour les renvoyer au réseau général avec le débit d bits par seconde. D'après une autre caractéristique de l'invention, le système de transmission comporte également, d'une part dans les stations terminales et éventuellement dans les répéteurs et/ou les répéteurs régénérateurs insérés dans la ligne bifilaire, des moyens pour sélectionner l'un ou l'autre sens de transmission, lesdits moyens consistant en organes de commutation et en émetteurs et récepteurs d'un ou plusieurs signaux particuliers de même nature que le signal à transmettre ou de nature différente, c'est-à-dire, soit un ou plusieurs signaux numériques, soit un ou plusieurs signaux aiuogLes piletes, d'autre part, dans les stations terminales, des moyens pour commander lesdits moyens de sélection selon une séquence périodique. D'après une autre caractéristique de l'invention, les moyens de commande des moyens de sélection du sens de transmission sont cons titués, dans chaque station terminale, par une horloge pilotant un circuit logique d'émission et un circuit lo-gique de réception Ces moyens de commande sont autonomes dans l'une des stations terminales considérée comme station directrice, tandis que, dans l'autre station terminale considérée comme station dirigée, ils sont eux-mmes commandés par les signaux reçus de la station directrice. Selen une autre caractéristique de l'invention, dos interfaces sont insérées entre les stations et le réseau général et lesdites interfaces comprennent des mémoires dans lesquelles, d'une part, les bits d'information en provenance de, ou destinés au réseau géné- ral sont écrits ou lus de façon centinue avec un débit de d bits par seconde et, d'autre part, les bits d'information destinés à ou en provenance de la ligne bifilaire du dispositif selon l'invention sont lus ou écrits de façon discontinue avec un débit supérieur à 2d bits par seconde0 Toujours selon l'invention, les opérations d'écriture et de lecture des mémoires constituant les interfaces du système selon l'invention avec le réseau général sont commandées par l'ensemble logique des stations terminales du dispositif selon l'invention. D'autres caractéristiques du système de transaission numérique de l'invention apparattrent au cours de la description qui suit pour la compréhension de laquelle on se reportera aux dessins annexés, dans lesquels -la Fig. 1 représente schimatiquement le système de transmission bilatérale à ligne à deux fils de l'invention - les Figs. 2 et 3 représentent le diagramme temporel de la transmission, respectivement quand les durées d'émission des deux stations sont égales et inégales ; - la Fig. 4 représente une station terminale du système de transmission numérique - la Fig. 3 représente un répéteur-régénérateur inséré dans la ligne à deux fils ; et - les Figs. 6 et 7 représentent deux organisations des mémoires situées dans les stations terminales. En se reportant d'abors à la Fig. 1, on a représenté en 1 et 2 deux stations A et B reliées par une ligne à deux fils 3. Sur la ligne 3 sont insérés des répéteurs-rigénérateurs 5. A partir d'un instant t (Fig. 2) et pendant un temps ~ secon- des, la station A émet vers la station B par la ligne de transmission 3 opérant dans le sens de 1 vers 2 des informations numériques qui arrivent en 2 entre (to + #) et (to+t+ 6). Au bout d'un temps de garde tgb, c'est-à-dire à l'instant (to+#+ #+tgb) et pendant un temps # secondes, la station B émet vers la station A par la ligne de transmission 3 opérant dans le sens de 2 vers 1 des informations numériques qui arrivent en 1 entre (to+#+2#+tgb) et (to+2#+ 2# Après un temps de garde tga, la station 1 peut de nouveau émettre vers 2 et ainsi de suite.Les temps de début émission de 1 vers 2 sont te + iT = t + i(2# +2# +tga + tgb et les temps de début d'émission de 2 vers 1 sont t +#+#+ egb + iT = t +#+#+ tgb + i(2# +2# + tga + tgb) Si t = tgb = tgfi ces temps de début d'émissien deviennent t ga 1 vers 2 t + 2i(#+#+ t ) g 2 vers 1 to + (2i+1) (# +6+ tg) Si le débit est inégal dans les deux sens (Fig. 3), les durées d'émission sont ta de 1 vers 2 et tb de 2 vers 1 et la période T devient T' = #a + #b + 2# + tga + tgb En négligeant le temps de propagation et le temps de garde, on voit que T = 2 # . Il est donc nécessaire que la cadence de transmisn des données sur la ligne à deux fils soit au moins égale au double 2d de la cadence de transmission d des données sur la ligne à quatre fils. L'existence du temps de propagation, du temps de garde et la faculté d'insérer des bits de synchronisation et des bits annexes font que la cadence à deux fils" doit autre supérieure au double de la cadence "à quatre fils" et égale à 2d + e. En se référant maintenant à la Fig. 4, 11-12 représente la ligne à quatre fils reliée à la station terminale du côté du réseau général, la ligne à deux fils 11 étant la ligne entrante et la ligne à deux fils 12 étant la ligne sortante. Une ligne à deux fils 3 relie la station terminale représentée à une autre station terminale du système. Le li-ne 11 est reliée à un circuit inverseur 14 à deux sorties reliées respectivement aux entrées de deux mémoires démis sion 15 et 16. Les sorties de ces mémoires sont reliées aux deux entrées d'un circuit inverseur 17 et la sortie de ce cit-cuit inverseur est reliée à un multiplexeur à division du temps 18.Le rtle de ce multiplexeur est d'ajouter à l'information numérique à transmettre un mot de synchronisation éventuellement précédé d'un préambule et suivi de diverses informations annexes selon l'appli- cation particulière, par exemple bits de voie de service, de télécommande, de télésignalisation, de supervision de qualité.Il est avantageux d'utiliser cette possibilité d'insertion de bits supplémentaires pour donner aux paquets une longueur prédéterminée malgré la nature, en général plésiochrone, des sources d'informations numériques, ceci par l'adjonction de bits de justification et dtun mot indiquant la longueur variable de la partie utile du paquet; cette possibilité est représentée sur la Fig. 4. Les inverseurs 14 et 17, l'écriture et la lecture des mémoires d'émission 15 et 16 et l'insertion des bits supplémentaires du mot de synchronisation, du mot de longueur de message et de justification sont coinnandés par une unité de commande d' émission 20. Le train numérique formé dans le multiplexeur 18 est envoyé dans un codeur 19 qui convertit le code utilisé dans la station en code utilisé en limne Au train numérique est ajouté un signal pilote analogique produit par le générateur 21 et le signal composite ainsi formé est amplifié par l'amplificateur 22 et appliqué à la ligne à deux fils 3. Dans le sens de la réception, la ligne à deux fils 3 est reliée à un filtre passe-bande 31 laissant passer le signal pilote. Ce filtre est suivi d'un détecteur 32 et le signal détecté est appliqué à l'unité de commande d'émission 20 et à une unité de commande de réception 40 La ligne 13 est également reliée à une chaîne formée d'un amplificateur bloqueur 33, d'un égaliser 34, d'un amplificateur à gain variable 35, d'un filtre coupe-bande 36 coupant la fréquence du signal pilote, d'un régénérateur 37 qui assure aussi la fonction de décodage inverse de celle du codeur 19, d'un démultipléxeur 38 et d'un circuit inverseur 39.Le rôle du démultiplexeur 38 est d'extraire du train numérique les bits de synchronisation, d'indication de justification et de les appliquer à l'unité de commande de réception 40. Les deux sorties du circuit 39 sont reliées à deux mémoires de réception 41 et 42. Les sorties de ces mémoires sont reliées aux entrées du circuit inverseur 43 dont la sortie est reliée tala ligne à deux fils sortante 12. Les inverseurs 39 et 43, l'écriture et la lecture des mémoires de réception 41 et 42 et le dénniltiplexeur 38 sont commandés par l'unité de commande de réception 40. L'ensentle de la station terminale est pilote' par une horloge 10. Les mémoires 41 et 42 étant écrites d'une façon discentinue, la lecture, qui doit être continue, s'effectue sous la comnande d'un dispositif de lissage de rythme 44. Un répéteur-régénérateur est représenté dans la Fig. 50 La ligne à deux fils 3 de part et d'autre du répéteur-régénérateur est reliée, d'une part à un amplificateur-bloqueur, respectivement 51 et 61, d'autre part à un filtre passe-bande, respectivement 52 et 62, enfin à un amplificateur, respectivement 53 et 63. Les filtres 52 et 62 sont réglés respectivement sur les fréquences F1 et F2 des signaux pilotes émis par les stations 1 et 2. Ils sont reliés à un détecteur, respectivement 54 et 64, eux-mêmes reliés à l'unité logique de commande 50.Cette unité de commande commande le blocage et le déblocage en opposition des amplificateurs-bloqueurs 51 et 6t, les inverseurs 58 et 68 et les régénérateurs de signal pilote 59 et 69 dont il va Autre question maintenant. Les amplificateurs 51 et 61 sont reliés chacun à une chaîne comprenant respectivement les filtres coupe-pilote 55 et 65, les égaliseurs 56 et 66 et les amplificateur à gain variable 57 et 67. Les sorties des amplificateurs 57 et 67 sont reliées aux deux entrées d'un inverseur 58 et les entrées des amplificateurs 53 et 63 sont reliées aux deux sorties d'un inverseur 68. Entre les inverseurs 58 et 68 est inséré un régénérateur 60. Enfin un régénérateur du signal pilote à fréquence F1 est inséré entre le filtre 52 et l'amplificateur 53 et un régénérateur du signal pilote F2 est inséré entre le filtre 62 et l'amplificateur 63 On voit facilement que, quand le répéteur-régénérateur 5 reçoit le signal pilote F1, l'unité de comnande 50 débloque I'amp2ificatour 51 et bloque l'amplificateur 61, met le réénérateur 60 entre la sortie de l'amplificateur 57 et l'entrée de l'amplificateur 53, débloque le régénérateur du signal pilote 59 et bloque le régénérateur du signal pilote 69. Quand le répéteur-régénérateur 5 reçoit le signal pilote F2, l'unité de commande 50 débloque l'ampiificateur 61 et bloque l'ampiiiicateur 51, met le régénérateur 60 entre la sortie de l'amplificateur 67 et l'entrée de l'amplificateur 63, débloque le régénérateur du signal pilote 69 et bloque le régénérateur du signal pilote 59. Si le système de l'invention est appliqué aux transmissions à grande vitesse, il est necessaire d'effectuer, à l'entrée et a' la sortie des mémoires, des conversions respectivement série-parallèle et parallèle-série de manière à pouvoir utiliser des modules de mémoire fonctionnant à des vitesses inférieures à la vitesse de transmission telles que des mémoires MOS, CCD, Si do est le débit minimal d'écriture ou de lecture des modules de mémoire, le nombre k de modales en parallèle dont il est nécessaire de disposer doit être au moins égal à ou 2d+d où 2d+ est le débit en ligne. La nécessité d'effectuer une conversion série-parallèle pour pouvoir utiliser des mémoires de grande capacité fonctionnant à des vitesses restreintes peut astre avantageusement mise à profit de la manière suivante: au lieu d'un train numérique à d bits/s, il peut être préférable de disposer à la station émettrce de k trains numériques à la cadence de d/k bits par seconde. En effet, dans les transmissions numériques à grande vitesse, le train numérique résulte en général du multiplexage de plusieurs trains numériques plésiochrones à basse vitesse. Par exemple, un train numérique à 34,368 Mb/s résulte du multiplexage de 16 trains numériques à 2,048 Mb/s.La nécessité d'utiliser des modules de mémoire en parallèle permet d'éviter la mise en place d'un multiplexeur en amont de la station terminale d'émission et d'un démultiplexeur en aval de la station terminale réceptriee, pour passer respectivement de 2 à 34 Mb/s et de 34 à 2 Mb/s. Ainsi, la fonction multiplexage est-elle intégrée à la fonction mémoire. Deux organisations possibles des mémoires 15, 16 et 41, 42 sont décrites en relation avec les Figs. 6 et 7. On supposera dans les deux cas qu'il y a seize voies numériques entrantes et seize voies numériques sortantes à 2,048 Mb/s, soit un débit entrant ou sortant de l'ordre de 34 Mb/s, compte tenu de la justification, que le débit sur la ligne à deux fils 3 est de l'ordre de 72 Mb/s et que les paquets sont de 40.000 bits par voie entrante, soit 640.000 environ au total. Dans la Fig. 6, seize voies entrantes 700 à 7015 sont appliquées aux inverseurs d'entrée 740 à 7415 qui dirigent seize paquets de 40.000 bits chacun vers les seize parties de mémoire 750 à 7515. L'inscription en mémoire se fait à la cadence de 2 Mb/s. La lecture s'effectue à la cadence de 4,2 Mb/s. Les seize sorties desinverseurs de sortie 770 à 7715 sont connectées aux entrées d'un multiplexeur 78- opérant bit à bit. La sortie du multiplexeur 78 est reliée à l'entrée du multiplexeur 18 de la Fig. 4. On voit que la cadence de lecture de la mémoire reste acceptable, le rythme élevé sur la ligne à deux fils 3 résultant de l'action du multiplexeur 78 qui entrelace les seize voies en un paquet unique. Comme dans le cas de la Fig. 4, les deux mémoires 75 et 76 fonctionnent en opposition, l'une étant écrite quand l'autre est lue. La période de commutation est de l'ordre de 20 ms. Dans la Fig. 7, les bits des 16 voies entrantes 800à 8015 ne sont plus entrelacés en un paquet unique corme précédemment, mais répartis en 16 sous-paquets successifs de 40ooo bits, à raison d'un souspaquet par voie. Le multiplexeur 88 réalise la mise en série de ces sous-paquets qui sont délivrés successivement par les multiplexeurs 890 à 8915 avec un rythme de sortie d'environ 72 Mb/s.La valeur élevée de ce rythme nécessite un multiplexage d'ordre élevé des mémoires pour que chaque fraction de mémoire puisse être lue à une vitesse compatible avec sa technologie Surla Fig. 7, chacune des mémoires 85 et 86, alternativement écrites et lues, est divisée en 16 mémoires affectées à une voie, 850 à 8515 t 86o à861. chaque mémoire de voie est subdivisée en 40 parties, par exemple 850 com prend 8500, 85o,îooo 850,390 Elle est précédée d'un démultiplexeur 83 à 40 sorties et suivie d'un multiplexeur 89 à 40 entrées. Le train numérique de la voie 800 est inscrit dans la mémoire 850 de- la façen suivante: le premier bit qui suit une comnande issue de l'unité de commande d'émission 20 est inscrit en 8500, le deuxième en 850,1, le troisième en 850,2,... le quarantième en 850,39' le quarante et unième en â500, le quarante deuxième en 850,1 et ainsi de suite jusqu'au 400000ème bit environ et l'unité de commande 20 commande le passage de la mémoire 85 en phase lecture et celui de la mémoire 86 en phase écriture.Pendant la phase écriture de 85, toutes les voies sont inscrites simultanément dans leurs mémoires respectives, la voie 800 dans 850, la voie 801 dans 851, ... le voie 8015 dans 8515. Pendant la phase lecture de 85, les mémoires de voies 850 à 8515 sont lues successivement en commençant par 850. Les bits sont lus dans l'ordre où ils ont été écrits, leur mise en série étant effectuée bit à bit à 72 Mb/s par le multiplexeur 890 pour les bits lus dans 850, puis par 891 pour ceux lus dans 851,..., par 8915 pour ceux lus dans 8515. L'intérêt de la division du paquet envoyé d'une station vers une autre en autant de sous-paquets que de trains numériques entrants est que chaque sous-paquet peut être rendu indépendant et pourvu par le multiplexeur 18 (Fig. 4) d'un préambule, d'un mot de synchro- nisation, de bits annexes spécifiques teJs qu'adresse de départ et adresse d'arrivée, ce qui les reiid inde ndants des autres sous-paquets et permet de réaliser des stations intermédiaires avec insertion et extraction de voies 2 Mb/s à l'échelon des souspaquets qui les représentent. Les deux organisations de mémoire qui viennent d'être décrites en relation avec les FigsO 4, 6, 7 diffèrent par la répartition dispersée ou groupée des bits des différentes voies entrantes dans le paquet émis. Elles ont en commun lsenploi de deux mémoires d'égale capacité fonctionnant alternativement en écriture et en lecture. D'autres méthodes connues d'utilisation des mémoires peuvent être également employées dans le cadre de l'invention En particulier, des réductions notables de capacité de mémoire et du temps de transmission du système sont obtenues en utilisant une seule mémoire par voie 2 Mb/s divisée en secteurs écrits séquentiellement puis lus de même, une petite marge de capacité permettant d'éviter qu'un secteur quelconque puisse tre simultanément en écriture et on lecture. REVENDICATIONS 1 - Système de transmission numérique bilatéraJe entre deux stations terminales réunies par une seule ligne bifilaire sur laquelle sont insérés des répéteurs-résénérateurs à sens d'anplification commandé, carac térisé en ce qu'il il comprend dans chaque station terminaleun équipement d'émission composé d'une unité de mémoire d'émission, de moyens d'écrire dans ladite unité de mémoire d'émission des informations nurnériques entrantes avec un débit de d bits par seconde, des moyens de lire les informations écrites dans ladite unité de mémoire d'émission avec un débit supérieur à 2d bits par seconde, des moyens d'adjoindre aux informations lues un signal de commande du sens d'amplification des répéteurs-régénérateurs, et un équipement de réception composé d'une unité de mémoire de réception, des moyens d'écrire dans ladite unité de mémoire de réception des informations numériques entrantes avec un débit supérieur à 2d bits par seconde, et des moyens de lire les informations numériques écrites dans ladite unité de mémoire de réception avec un débit de d bits par seconde. 2 - Système de transmission numérique bilatérale entre deux stations terminales réunies par une seule ligne bifilaire conforme à la revendication 1, caractérisé en ce que l'unité de-mémoire d'émission et l'unité de mémoire de réception comprennent chacune deux mémoires fonctionnant i ltalternat 3 - Système de transmission numérique bilatérale entre deux stations terminales réunies par une seule ligne bifilaire sur laquelle sont insérés des répéteurs-régézérateurs à sens d'ampllilcation commandé, dans lequel lesdites stations terminales sont reliées à un réseau de transmission numérique extérieur par une pluralité de voies numériques à quatre fils comprenant k voies à deux fils entrantes et k voies à deux fils sortantes, caractérisé en ce que l'équipement d'émission de chaque station comprend des moyens d'écrire dans des emplacements distincts de l'unité de mémoire d'émission respectivement affectés aux voies entrantes les informations numériques entrantes avec une vitesse d'écriture gale au débit D desdites voies entrantes, d'où il résulte que le débit des informations entrantes est d = 1dD des moyens de lire dans chaque emplacement de l'unité de mémoire d'émission les informations numériques qui y sont écrites avec mi débit supérieur à 2D bits par seconde et un multiplexeur des k trains d'informations numériques ainsi lue, d'où il resulte que le débit des informations sortantes par la ligne bifilaire est supérieur à 2 kD