La présente invention a pour objet un systeme de commutation temporelle pour signaux codés a vitesses multiplets, ctest- -dire, d'une façon générale, un systeme de commutation prévu pour recevoir des signaux codés de canaux de transmission ayant des vitesses variées et se présentant sous la forme de voies multiplexées dans le temps3 et pour retransmettre ces mêmes signaux codés sur des canaux de transmission similaires, en conséquence d'opérations de commutation comprenant essentiellement un déplacement sélectif dans le temps On connatt les liaisons a multiplexage temporel dans le domaine de la transmission téléphonique Une voie téléphonique unilatérale3 après échantillonnage et codage de l'amplitude des échantillons selon les techniques de la modulation d'impulsions et codage (MIC), fournit, par exemple, une combinaison codée a 8 bits toutes les 125 ps. Une liaison achemine, par exemple, 32 voies de ce type. A cette fin, le temps est divisé en trames de 125 ps, elles-memes divisées en 32 intervalles de temps.Chaque intervalle de temps, de 4 ps environ, sert a transmettre une combinaison codée a 8 bits. Les intervalles de temps d'un même rang dans les trames consécutives forment une voie temporelle et sont affectes a une voie téléphonique. .Bien entendu, une voie temporelle peut être utilisée potier transmettre des données. Cette voie transmet 8 bits toutes les 125 ps, c'est-à-dire 64 kilobits/seconde. La transmission de données demande cependant de réserver deux bits des combinaisons codées pour des utilisations particulieres (synchronisation, parité), de sorte que la vitesse de transmission se trouve ramenée à 8 = 48 kgd. La commutation temporelle de canaux de transmission 8 de données de ce type, correspondant a des voies téléphoniques, ne poserait pas de problème particulier ; elle serait obtenue par les neumes techniques que dans les applications téléphoniques. Toutefois, dans la pratique, la transmission de données demande le plus souvent des vitesses bien inférieures a 48 kBd et on considère généralement que la commutation de données intéressera surtout des canaux a 9,6 kBd, 2,4 kBd et 0,6 kBd. Ces canaux peuvent être transmis aisément sur la liaison a multiplexage temporel définie précédemment ; en multiplexant dans le temps 5 canaux a 9,6 kBd ou 20 canaux a 2,4 kBd ou 80 canaux a 0,6 kBd on obtient, dans chaque cas, un canal multiplex a 48 kBd qui peut occuper complètement une voie temporelle.En fait, dans l'application que l'on considèrera par la suite, 5 trames consécutives constitueront ce que lton appellera un motif d'une durée de 625 ps et comprenant 160 intervalles de temps. Les intervalles de temps d'un même rang dans les motifs consécutifs formeront une voie de données d'une vitesse de 9,6 kBd. Cette voie pourra être le support d'un canal a 9,6 kBd ou de 4 canaux multiplexés a 2,4 kBd ou de 16 canaux multiplexés à 0,6 kBd. On aboutit ainsi à une liaison a multiplexage temporel acheminant des canaux de transmission à vitesses multiples (9,6 kBd, 2,4 kBd, 0,6 kBd, selon la voie de données considérée). Plus précisément, chacune des voies de données sera affectée à une vitesse déterminee et une seule3 mais cette affectation ne saurait être considérée comme constante pour une liaison donnée. Elle évoluera au cours du temps, selon les besoins de transmission. De plus, lorsqu'une voie de données sera affectée à une vitesse déterminée, 0,6 kBd par exemple, elle fournira 16 canaux, mais tous ne seront pas nécessairement utilisés a tout instant : on s'attend à ce que la capacité de transmission disponible ne soit guère utilisée qu'à 70%. L'objet essentiel du système de commutation de l'invention est de recevoir les signaux codés provenant d'une liaison d'entrée à multiplexage temporel portant des canau-x de transmission de données à vitesses multiples du type que l'on vient de définir et de les retransmettre sélectivement sur une liaison de sortie similaire. Plus précisément, le système de l'invention a pour objet de recevoir les signaux codés provenant d'un canal de transmission de données d'une telle liaison d'entrée et de les retransmettre sur un canal de transmission de données sélectivement désigné d'une telle liaison de sortie. A cette fin, le système de l'inventîon est prévu pour accomplir des operations de commutation temporelle. En se référant à nouveau aux techniques téléphoniques, on connaît diverses méthodes pour réaliser des opérations de commutation temporelle. L'une d'entre elles, parmi les plus simples, consiste à prévoir une case de mémoire au moins par communication à établir entre une liaison d'entrée et une liaison de sortie. Une combinaison codée issue dune voie de la liaison d'entrée est inscrite dans cette case de mémoire au moment où elle se présente. Cette combinaison codée est lue dans la case de mémoire et retransmise sur une voie de la liaison de sortie au moment affecté à cette voie. Les différentes cases de mémoire utilisées pour les différentes communications à établir entre les deux liaisons sont des cellules adressables d'une mémoire de communications. En effet, les combinaisons codées fournies par la liaison d'entrée se présentent une à une. Des moyens d'adressage les aiguillent à tour de rôle, chacune vers une case de mémoire, où elles sont inscrites. De même, la liaison de sortie doit recevoir pour les. retransme-ttre des combinaisons codées qui seront lues une à une dans les cases de. la mémoire de communications. D'autres moyens d'adressage désigneront les cases de mémoire à lire successivement. Le moyen d'adressage le plus souple est une mémoire de trajets. Cette mémoire possède autant de cellules que la liaison d'entrée (ou de sortie) possède de voies temporelles. Ces cellules sont lues cyclîquement en synchronisme avec les intervalles de temps de chaque trame de la liaison. Chaque cellule fournit alors une adresse qui désigne une case de la mémoire de communications. La combinaison codée qui se présente -à cet instant est inscrite dans la case de mémoire désignée. Une mémoire de trajets identique est associée à la liaison de sortie pour désigner, à chaque intervalle de temps, la case qu'il faut lire dans la mémoire de communications. Les données contenues dans les mémoires de trajets évoluent selon les communications à établir puis interrompre.Une unité centrale, qui se situe hors du cadre de la présente invention, est chargéed'inscrire les données appropriées dans les mémoires de trajets. Dans une variante connue de l'arrangement d'adressage que l'on vient de décrire, l'une des mémoires de trajets est supprimée, tandis que la mémoire de communications est pourvue d'un nombre de cellules égal au nombre de voies de la liaison correspondante, la liaison d'entrée par exemple. Ainsi, une case déterminée de la mémoire de communications est attribuée a chaque voie de la liaison d'entrée. Ces cases mémoire sont adressées cycliquement en synchronisme avec les intervalles de temps de chaque trame de la liaison d'entrée. Chaque case de mémoire reçoit alors la combinaison codée qui se présente sur la liaison d'entrée.Bien entendu3 la mémoire de trajets associée à la liaison de sortie demeure et chacune de ces cellules contient ltinforma- tion déterminant la mise en communication d'une voie d'entrée avec une voie de sortie. On pourrait envisager d'appliquer les techniques de commutation téléphoniques dans le cas de la commutation de signaux codés a vitesses multiples telle que définie précédemment. Dans la première méthode d'adressage -considérée (deux mémoires de trajets), la mémoire de communications n'aurait bien-sUr que le nombre de cellules nécessaire pour faire face au trafic, c'est-à-dire correspondant au nombre maximal prévu de conmwnications simultanées. Mais chaque mémoire de trajets devrait avoir 2560 cellules. En effet, un motif comprend 160 intervalles de temps. Un meme intervalle de temps peut toujours etre le support de 16 voies à 0,6 kBd multiplexées. I1 y a donc lieu de considérer un ensemble de 16 motifs consécutifs, que l'on appellera multimotif, et d'obtenir, dans chacun de ses 2560 intervalles de temps, l'adresse d'une case de la mémoire de communications. Cela nécessite donc bien que chaque mémoire de trajets ait 2560 cellules Une telle solution est manifestement prohibitive. Dans la deuxième méthode d'adressage considérée, pour la meme raison, c'est la mémoire de communications qui devrait avoir 2560 cellules en même temps que la mémoire de trajets subsistante. La présente invention a donc pour objet un système de commutation temporelle de signaux codés à vitesses multiples plus économique que les systèmes connus en ce qui concerne les dimensions des mémoires nécessaires. Le système de l'invention procède à la deuxième méthode d'adressage évoquée plus haut en ce sens qu'il comprend une mémoire de communications et une seule mémoire de trajets que l'on supposera associée à la liaison de sortie pour fixer les idées. Il s'en différencie nettement cependant du fait que ces mémoires posséderont chacune seulément le nombre de cellules correspondant au nombre maximal prévu de communications simultanées. Pour adresser l'une ou l'autre de ces mémoires, la mémoire de communications par exemple, le système de l'invention se caractérise par le fait qu'il comprend une table des vitesses ayant une cellule pour chaque intervalle de temps contenu dans un motif de la liaison d'entrée, cette cellule contenant une indication spécifiant la vitesse de transmission du ou des canaux empruntant la voie de données portée par l'intervalle de temps. Cette indication caractérise par conséquent le nombre maximal de canaux par voie de données en vue de limiter le nombre de cellules de la mémoire de communications. De plus, le système de l'invention est caractérisé par le fait qu'il comprend une table topographique ayant une cellule pour chaque intervalle de temps contenu dans un motif de la liaison d'entrée, chaque cellule ayant ellemême un élément de mémoire pour chaque motif contenu dans le multimotif. Dans une forme de réalisation préférée, chaque élément de mémoire, qui est associé à un intervalle de temps déterminé d'un motif egalement déterminé, contient une indication binaire spécifiant simplement Si cet intervalle de temps est utilisé ou non par un canal de transmission de données. Le système de l'invention est en outre caractérisé par le fait que des moyens de calcul d'adresses sont prévus pour exploiter les indications fournies par une cellule de la table des vitesses et une cellule de la table topographique et en déduire le nombre total de canaux effectivement portés par la voie de données correspondant à chaque intervalle de temps. Selon une autre caractéristique de l'invention, un compteur de motifs est prévu, fonctionnant en synchronisme avec les motifs de la liaison d'entrée et fournissant le numéro du motif en cours. Selon une autre caractéristique de l'invention, lesdits moyens de calcul d'adresses sont aussi arrangés de manière à exploiter par surcroît le numéro de motif fourni par le compteur de motifs et déduire de l'ensemble des indications qu ils reçoivent le rang du canal occupant l'intervalle de temps considéré dans l'ensemble des canaux portés par la voie de données correspondant à cet intervalle de temps. Selon une autre caractéristique de l'invention,un pointeur de secteurs est prévu pour totaliser les nombres de canaux portés par les voiles de données successives et la mémoire de communications est divisée en secteurs, à raison d'un secteur par voie de données, ce secteur comprenant un nombre de cases de mémoire égal au nombre de canaux portés par la voie de données.A chaque intervalle de temps, c'est-à-dire pour chaque voie de -données, le pointeur de secteurs fournit ainsi L'adresse de la premiere case de mémoire qui suit l'ensemble des secteurs des voies précédentes ou, généralement, l'adresse de la première case du secteur affecté à la voie de données occupant l'intervalle de temps considéré Selon une autre caractéristique de l'invention, lesdits moyens de calcul d'adresses comprennent encore des moyens pour additionner ltindication fournie par le pointeur de secteurs et le rang du canal occupant l'intervalle de temps considéré pour fournir l'adresse de la case de la mémoire de communications affectée à ce canal, cette case de mémoire devant recevoir la combinai- son codée fournie dans cet intervalle de temps par la liaison d'entrée. Selon une autre caractéristique de l'invention, des moyens semblables à ceux qui viennent d'être définis dans les caractéristiques qui précèdent sont prévus pour l'adressage de la mémoire de trajets dont chaque cellule contient l'adresse d'une case de la mémoire de communications. Selon une autre caractéristique de I'invention, les dispositions précédemment définies en relation avec I'adressage de la mémoire de communica- tions s'appliquent aussi dans le cas où la mémoire de trajets est interposée entre la liaison d'entrée et la mémoire de communications. L'invention prévoit aussi des moyens pour augmenter ou diminuer le nombre de cases de mémoire d'un secteur de la mémoire de communications, avec modification corrélative du contenu de la table topop;raphique et cela sans perturber les communications en courus. Il en va de méme à l'égard de la mémoire de trajets et de son contenu. Les différents objets et caractéristiques de l'invention seront maintenant détaillés dans la description qui va suivre, faite à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure 1, un diagramme illustrant le principe d'un système de commutation temporelle connu dont procède la présente invention -; - la figure 2, une illustration de l'assemblage de voies de données par multiplexage temporel ; - la figure 3, le diagramme général d 'un système de commutation de signaux codés réalise conformément à la présente invention - la figure 4, le diagramme détaillé d'un exemple de réalisation de circuits de calcul d'adresse côté liaison d'entrée (CAE) prévus pour etre utilisés dans le système de la figure 3 - la figure 5, des courbes illustrant le fonctionnement des circuits de la figure 4 ;; - la figure 6, le diagramme d'un exemple de réalisation de circuits permettant l'insertion et le retrait de cases de mémoire dans la mémoire de communications de la figure 3, en vue de l'etablissement ou de la suppression de communications. - la figure 7, des courbes illustrant le fonctionnement des circuits de la figure 6 ; - la figure 8, le diagramme d'un exemple de Eéalisation de circuits permettant la correction du contenu de la mémoire de trajets de la figure 3 après insertion/retrait dans la mémoire de communications - la figure 9, un tableau illustrant le fonctionnement du circuit CRA de la figure 8. On décrira d'abord, en se reportant à la figure 1, le principe d'.un système de commutation temporelle connu. La fonction générale de ce système est de recevoir des signaux codés en provenance d'une liaison multiplex drentree ME et de les retransmettre sur une liaison multiplex de sortie MS. Dans le système de la figure 1, on supposera que les liaisons multiplex ME et MS sont des liaisons a multiplexage dans le temps de voies téléphoniques du type décrit au début de ce texte. Les signaux codés à commuter sont des combinaisons codées caractérisant l'amplitude d'échantillons de courants de parole. Ces signaux sont arrangés en trames de 125 Ps, chaque trame comprenant 32 intervalles de temps. Les intervalles de temps de même rang dans les trames successives constituent une voie temporelle. La commutation temporelle consiste essentiellement à associer sélec- tivement des voies temporelles différentes. En quelque sorte, une voie temporelle Va de la liaison ME doit être connectée à une voie temporelle Vx de la liaison MS. Le système de commutation reçoit les combinaisons codées de la voie temporelle Va durant l'intervalle de temps ta de chaque trame de la liaison ME. Il doit retransmettre ces combinaisons codées sur la voie Vx, c'est-à-dire durant l'intervalle de temps tx de chaque trame. de la liaison MS. On supposera, pour simplifier, que les vitesses des liaisons ME et MS sont rigoureusement égales, de sorte qu'un temps ta associé à la liaison ME est toujours suivi d'un temps tx associé à la liaison MS, lequel est à son tour suivi d'un temps ta, et ainsi de suite. On supposera même que les deux liaisons sont synchrones pour n'avoir qu'une seule échelle de temps. Le principe de commutation adopté consiste à prévoir une mémoire de communications MC possédant des cases de mémoire adressables telles que cc et à attribuer une case de mémoire à chaque communication. Au temps ta, la combinaison codée issue de la liaison ME est inscrite dans la case cc. Plus tard, la combinaison codée conservée dans la case cc est lue pour etre transmise au temps tx sur la liaison MS. Les autres cases de la mémoire tzC sont attribuées aux autres communications. Au maximum, les moyens que l'on vient de décrire permettent d'établir 32 communications, de 32 abonnés téléphoniques raccordés aux voies temporelles de la liaison WE, vers 32 abonnés téléphoniques (les mêmes ou d'autres) raccordés à la liaison MS. Bien entendu, des moyens similaires seront préws pour la transmission dans l'autre sens. La figure 1 illustre également les moyens qui permettent d'attribuer une case de mémoire à chaque communication et de faire en sorte que, par exemple, la case de mémoire cc soit adressée pour une opération d'inscription au~temps ta et soit adressée pour une opération de lecture au temps tx. Dans une première version, ces moyens seront deux mémoires de trajets !1TE et ElTS qui fournissent respectivement les adresses pour l'inscrip- tion et la lecture dans la mémoire MC. La mémoire de trajets d'entrée MTE est une mémoire ayant autant de cellules que la liaison d'entrée comprend de voies temporelles. Les cellules de cette mémoire MTE sont affectées chacune à une voie temporelle et contiennent chacune l'adresse d'une case de la mémoire MC attribuée a cette voie Ainsi, la cellule cta, affectée à la voie temporelle~ Va, contient adresse a de la case de mémoire cc.Ces cellules sont lues cycliquement, en synchronisme avec les intervalles de temps de la liaison 'E-, pour fournir à chaque fois l'adresse de la case de mémoire dans laquelle doit etre inscrite la combinaison codée qui se présente à cet instant La mémoire de trajets de sortie ITS est semblable à la première Seul son contenu est différent. C'est ainsi que la cellule ctx affectée à la Yoie Vx contient l'adresse de la case cc. Dans cette premiers version, le nombre de cases de la mémoire MC peut être juste égal au nombre maximal prévu de communications simultanées. Les voies temporelles en activité des liaisons d'entrée et de sortie utiliseront ces cases de mémoire. Pour les voies temporelles inactives, les mémoires de trajets fourniront une indication particulière inhibant les opérations de commutation. Selon une seconde version de ce système de commutation, il est prévu que la mémoire de communications Ert, ait autant de cases de mémoire que la liaison d'entrée possède de voies temporelles (ou encore d'intervalles de temps dans chaque trame). Ainsi, on peut attribuer une case de mémoire à chaque voie et, pour l'adressage, remplacer la mémoire MTE par un simple compteur de voies ou plutôt d'intervalles de temps A chaque intervalle de temps, le compteur avancera d'un pas pour fournir l'adresse de la case de mémoire attribuée à la voie occupant~l'intervalle de temps suivant. Par contre, la mémoire de trajets MTS sera conservée et, seule, contiendra les informations de commutation. Bien entendu, on aurait pu tout aussi bien remplacer la mémoire MTS par un compteur et conserver la mémoire MTE. Dans ce dernier cas, symétrique du précédent, les cases de la mémoire MC seraient attribuées aux voies de la liaison de sortie. Le système de la figure 1, dans les deux versions envisagées, concerne des liaisons multiplex du type téléphonique, ayant des voies occupant chacune un intervalle de temps dans une trame. L'invention retient le principe de ce système, mais s'adresse à des liaisons à multiplexage temporel de canaux de transmission de données ayant une structure plus complexe et par surcroît variable, dont la figure 2 fournit une illustration. Les lignes T, V, 7 de la figure 2 illustrent la répartition du temps t. La ligne T représente ainsi 80 trames consécutives T1 à T80. La trame Ti est représentée plus en détail -sur la ligne V. On voit qu'elle comprend 32 intervalles de temps V1 à V32. L'intervalle de temps V1 est détaillé sur la ligne w. On voit qu'il est utilisé pour la transmission de 8 éléments de signaux wl à w8 constituant une combinaison codée à 8 bits. Jusqu'à ce stade, la liaison considérée apparaît encore semblable à une liaison à multiplexage temporel de 32 voies téléphoniques. Pour I'utiliser à la transmission de données, cinq trames consécutives sont groupées pour former ce que l'on appellera un motif M1. Ce motif comprend donc 160 intervalles de -temps. il est destiné à être le support de 160 voies de données. Si, comme dans les applications téléphoniques, une trame dure 125 ps, le motif M1 dure 625 lls et un même intervalle de temps revient ainsi 1600 fois par seconde. Cet intervalle de temps transmet 8 bits et on supposera, comme il est courant-dans le domaine de la transmission de données, que sur ces 8 bits, l'un d'entre eux sert à la synchronisation (START), tandis que l'un des autres (le dernier)-sert à transmettre un bit de parité. Par conséquent, une voie de données du motif M1, pour un débit de 8 x 1600 = 12 800 bits/seconde, peut être le support d'un canal de transmission de données à 6 x 1600 = 9600 bauds ou 9,6 kBd. Cette vitesse est encore élevee par rapport aux besoins, bien qu'elle soit utilisée, et il y a lieu de prévoir des vitesses inferieures. A titre d'illustration, on considèrera les vitesses de 2,4 et 0,6 kBd. Pour cela on constituera des groupements de 4 motifs Ml et on les appellera motifs 12. Un motif M2 comprendra 20 trames (T1 à T20 par exemple). Un même intervalle de temps du motif M1 y apparaîtra 4 fois. Au lieu d'être le sport d'un canal à 9,6 kBd > il sera utilisé pour 4 canaux à 2,4 kBd. On constituera aussi des groupements de 16-motifs Ml et on les appellera motifs M3 ou multimotifs. Un motif M3 comprendra 80~trames (T1 à T80, par exemple). Un même intervalle de temps du motif MI y apparaîtra 16 fois. Au lieu d'être le support -d-'un canal à 9,6 kBd, il sera utilisé pour 16 canaux à 0,6 kBd. Finalement, la liaison à multiplexage temporel de canaux de transmission de données Deut être vue comme une liaison multiplex fondée sur un motif constitué par cinq trames téléphoniques et ayant pour cette raison 160 intervalles de temps. Chaque intervalle de temps correspondant à une voie de données peut être le support d'un canal à 9,6 kBd, ou de 4 canaux à 2,4 kBd ou de 16 canaux à 0,6 kBd Dans les applications pratiques envisagées l'affectation des voies de données à l'une de ces vitesses ne peut être considérée comme constante. Elle variera, à tous moments, selon les besoins de transmission. La seule restriction admise est qu'une voie de données sera affectée à une seule vitesse, quitte à ce que certains canaux restent disponibles, On peut ainsi imaginer une liaison qui comprendrait 80 canaux à 9,6 kBd occupant 80 voies de données, 160 canaux à 2,4 kBd occupant 40 voies de données et 640 canaux à 0,6 kBd occupant les dernières 40 voies de données. Chacune des voies serait utilisée ainsi à I'une des trois vitesses, mais sans aucun ordre et, en particulier, sans regroupement des voies par vitesse. De plus, sur les 880 canaux ainsi disponibles, on admettra que 700 d'entre eux au plus seront actifs à la fois La configuration que l'on vient de décrire peut aussi être considérée comme la limite maximale en ce qui concerne le nombre total de canaux : il pourrait y avoir plus de canaux à 9,6 kBd ou 2,4 kBd, mais pas plus des 640 canaux à 0,6 kBd, l'objectif étant de ne pas dépasser le nombre maximal choisi (700) de canaux en activité. On verra par la suite l'importance de cette restriction,qui peut d'ailleurs ne constituer qu'une gène légère dans l'exploitation. Si l'on se reporte maintenant à la figure 1 et que l'on envisage l'application du système de commutation qu'elle représente à des liaisons multiplex d'entrée et sortie telles que celle que l'on vient de décrire, on rencontre immédiatement d'importantes difficultés. En effets dans la première version considérée, la mémoire MC peut être adaptée au nombre de canaux en activité, donc de communications à établir (700). Par contre, les mémoires de trajets devront avoir chacune 2560 cellules, une par canal possible (16 x 160); puisque l'on ne peut savoir a priori quelles sont les voies utilisées pour des canaux à ,6 ou 2,4 kBd, on traitera chaque voie comme si elle portait 16 canaux à 0,6 kBd. Dans la deuxieme version, c'est la mémoire de communications et la mémoire de trajets subsistante qui devraient avoir, pour la même raison, 2560 cellules. Ces deux solutions sont prohibitives en matière de volume de mémoire, donc de cout, et l'invention a précisément pour objet un système de commutation beaucoup plus économique dont un exemple de réalisation est représenté par la figure 3. Le système de la figure 3 dérive de celui de la figure 1, deuxième version, en- ce qu'il conserve une mémoire de communications MC et une mémoire de trajets MOTS. Toutefois, les nombres de cellules de ces deux mémoires ont pu être limités au nombre des canaux en activité, de la manière qui va maintenant être décrite. La mémoire de communications 'AC est constituée de 160 secteurs STO à ST159. Chacun de ces secteurs est attribué à une voie de données de la liaison d'entrée ME. Dans un premier temps, on considèrera donc l'inscription des combinaisons codées issues de la liaison ME dans la mémoire de communicationsMC. De plus, pour mieux faire apparaltre le principe de l'invention, on supposera que chaque secteur de la mémoire MC comprend autant de cases de mémoire que la voie de données à laquelle il est attribué porte de canaux (c'est-à-dire 1, 4 ou 16), que ces canaux soient tous en activité ou non. Le problème à résoudre est principalement un problème d'adressage. il est résolu par I'emploi d'une table de vitesses d'entrée TVE et de circuits d'adressage d'entrée CAE. La table TVE comprend une cellule par voie de données ; cette cellule contient une indication qui spécifie la vitesse à laquelle est affectée la voie de données (9,6 ou 2,4 ou 0,6 kBd). A chaque intervalle de temps du motif HI de la liaison ME, la cellule appropriée est lue et son contenu est communiqué aux circuits d'adressage CAE. Les circuits d'adressage CAE comprennent essentiellement un compteur de voies CV, un compteur de motifs CM et un pointeur de secteurs PS. Le compteur de voies a 160 positions et avance d'un pas à chaque intervalle de temps du motif Ml (figure 2) de la liaison d'entrée I1 fournit donc un numéro d'intervalle de temps, autrement dit un numéro de voie de données NV, de O à 159. Le compteur de motifs cr3 a 16 positions et avance d'un pas à chaque motif Ml de la liaison d'entrée, c'est-à-dire à chaque cycle du compteur CV. il fournit un numéro de motif NM3, de 1 à 16, spécifiant le rang du motif M1 dards le multimotif !!3. Il fournit aussi un numéro de motif NM2, de O à 3, specifiant le rang du motif III dans le motif IZ. Ces différents éléments sont utilisés de la façon qui va maintenant être décrite. Au premier intervalle de temps du premier motif d'un multimotif, les compteurs CV et CM et le pointeur PS sont en position 0. La position du compteur CV (o) est utilisée pour lire la-première cellule tve0 de la table TVE. Elle fournit une indication caractérisant la vitesse de la voie de données occupant ce premier intervalle de temps, 2,4 kBd par exemple. Cette indication signifie- aussi que la voie considérée porte 4 canaux et que, par conséquent, le secteur STO comprend quatre cases. En même temps, le compteur CV passe en position 1. L'adresse de la case de mémoire à atteindre dans la mémoire MC est calculée en additionnant le contenu du pointeur PS (O) et la valeur NtI2 (0), du fait de l'indication fournie par la table TVE. Elle correspond à la première case du secteur STO. La combinaison codée incidente, présente sur la liaison ME, est inscrite dans cette case de mémoire. En même temps, toujours du fait de ltindication de vitesse fournie par la table TVE, la valeur 4 est additionnée au contenu du pointeur PS (0 + 4 = 4), ce qui mène à l'adresse de la première case du secteur suivant (ST1). Au deuxième intervalle de temps, la positiondu compteur CV cause la lecture de la cellule tvel (non représentée) de la table TVE et on supposera que l'indication qu'elle fournit spécifie une vitesse de 9,6 kBd > en même temps qu'un nombre d'une seule case de mémoire pour le secteur ST1 (puisque la voie correspondante porte un seul canal). Le compteur CV passe alors en position 2. L'adresse de la mémoire MC est calculée en additionnant le contenu du pointeur PS (4) et une valeur 0, du fait de l'indication de vitesse lue ; c'est celle de l'unique case du secteur STI. La combinaison codée incidente est inscrite à cette adresse. En même temps, toujours duE fait de l'indication de vitesse fournie par la table TVE, la valeur I est additionnée au contenu du pointeur PS (4 + 1 = 5). - Le processus se poursuit ainsi, systématiquement. il permet d'adresser une case de mémoire de chaque secteur par intervalle de temps du motif de la liaison entrante, toujours la première durant le premier motif. Durant le deuxième motif, la case de mémoire adressée dans chaque secteur est la deuxième, à moins que le secteur n'en comprenne qu'unie qui sera utilisée à chaque motif (vitesse 9,6 kBd). Au cinquième motif, le numéro Mf2 est à nouveau 0. Ze calcul d'adresse renvoie à la première case des secteurs ayant quatre cases seulement, tandis que l'on adresse la cinquième case des secteurs qui en ont 16. Les cases des secteurs attribués à des voies partagées entre 4 canaux à 2,4 kBd-sont ainsi utilises à tour de rôle. On comprend aisément qu'il en va de même pour les secteurs attribués à des voies partagées entre 16 canaux à 0,6 kBd lesquels comprennent 16 cases. Finalement, les moyens que l'on vient de décrire sont tels que, si la configuration des canaux sur la liaison ME est celle qui a été envisagée en relation avec la figure 2 (8Q à 9,6 kBd, 160 à 2,4 kBd et 640 à 0,6 kBd, soit au-total 880 canaux), la mémoire MC comprend seulement 880 cases de mémoire. Les moyens d'adressage que l'on vient de décrire attribuent une case de la mémoire MC à chacun de ces canaux et sont arranges de manière que les combinaisons codées appartenant à chacun des canaux soient inscrites dans la case de mémoire attribuée à ce canal. Le processus de commutation demande que ces combinaisons codées soient transmises sur des canaux sélectivement désignés de la liaison de sortie MS. On peut tout aussi bien considérer que, dans un premier temps, une cellule de la mémoire de trajets doit être lue pour chaque canal de la liaison de sortie. Cette cellule de mémoire, selon le procédé déjà décrit en relation avec la figure 1, fournira l'adresse d'une case de la mémoire de communica- tions qui fournira elle-même la combinaison codée à transmettre sur le canal considéré.Le problème de l'accès aux cellules de la mémoire de trajets en fonction de la configuration de la liaison de sortie est exactement le même que celui de l'accès aux cases de la mémoire de communications en fonction de la configuration de la liaison d'entrée, tel qu'il vient d'être traité. Il sera donc résolu par les mêmes moyens qui comprennent une table de vitesses de sortie TVS et des circuits de calcul d'adresse de sortie CAS. Il ntest pas nécessaire d'en donner une description complète. L'ensemble du système de commutation de la figure 3 permet donc déjà de réaliser les opérations de commutation temporelle de signaux codés à vitesses multiples en n'utilisant que deux mémoires (de communications et de trajets) dont les dimensions sont limitées au nombre maximal des canaux existants sur les deux liaisons, que ceux-ci soient en activité ou non. Toutefois, un tel système serait difficilement exploitable si l'on fait maintenant intervenir les changements de configuration. En effet, on conçoit immédiatement que lorsqu'une voie d'entrée passe par exemple de la vitesse 9,6 kBd (un canal) à la vitesse 0,6 kBd (16 canaux), le) secteur correspondant, dans la mémoire de communications, doit passer de une à 16 cases. Par suite, étant donné ce que l'on a défini du calcul d'adresse et de l'implantation des secteurs dans la mémoire 'IC, tous les secteurs suivants de la mémoire fC doivent être décalés de 15 cases. Un tel décalage, sans être impossible, serait très difficile à réaliser sans perturber les communications en cours.De plus, on peut encore remarquer que les mémoires ont encore 880 cellules pour 700 communications au maximum, ce qui laisse la place à un nouveau gain sur ces mémoires. C'est pourquoi le système de l'invention, dans une forme de réalisation préférée, prévoit par surcroît de limiter le nombre de cellules de chaque secteur à celles qui sont nécessaires pour les canaux en activité et, à cette fin, comprend aussi une table topographique. On a donc représenté, sur le diagramme de la figure 3, une table topographique d'entrée TTE et, symétriquement, une table topographique de sortie TTS. La table TTE comprend 160 cellules, comme la table TVE, et qui sont d'ailleurs lues en même temps et par les mêmes moyens. Chacune de ces cellules est donc associée à une voie de données. Elle contient un mot de 16 bits qui indique quels sont, dans un multimotif, ceux des I6 intervalles de temps de cette voie qui sont utilisés par un ou plusieurs canaux en activité. En d'autres termes et pour préciser, si la voie en question est en activité dans le motif 0, le bit correspondant est 1 ; sinon, ce bit est 0. Il en va de même avec les autres bits pour les 15 autres motifs. En conséquence, si la voie de données est le support d'un canal à 9,6 kBd et si celui-ci est en activité, tous les bits sont I. Si elle est le support de quatre canaux à 2,4 kBd et si un seul d'entre eux, le deuxième, est en activité, les bits de rangs 1, 5, 9, 13 sont I, les autres 0. Si elle est le support de 16 canaux à 0,6 kBd, chacun de ceux qui sont en activité est identifié par un bit ''11l. Par ailleurs, on admettra que, si plusieurs canaux portés par une voie sont en activité, on peut les classer dans l'ordre des motifs qu'ils occupent. Les cases du secteur correspondant, dans la mémoire de communications, seront attribuées dans le même ordre à ces canaux. Avec cette addition des tables topographiques, le calcul d'adresse est bien sur modifié. Le nombre de cases de mémoire d'un secteur est obtenu en sélectionnant 1, 4 ou 16 bits dans le mot topographinue suivant I'indication de vitesse fournie par la table TVE, 9,6 ou 2,4 ou 0,6 kBd. Le nombre de "1" dans cette portion de mot topographique est le nombre de cases du secteur et c'est ce nombre qui est additionné au contenu du pointeur PS pour que celui-ci avance en donnant à tout instant l'adresse de la premiere case du secteur a considérer. Quant au calcul d'adresse proprement dit, il est réalisé, avant de faire avancer le pointeur PS, en fonction du numéro de motif. Un exemple spécifique sera mieux compris. Si l'on suppose que l'on se trouve en présence d'une voie portant 16 canaux a 0,6 kBd, il y a lieu de répondre à deux questions - le canal concerné, dont le rang est indiqué par le numéro de motif NM3, est-il en activité? - auel est le rang de la case de mémoire qui lui est attribuée dans le secteur compte tenu du fait que seuls les canaux en activité se voient attribuer une case de mémoire? La réponse à la première question est obtenue à l'aide de moyens testant un bit du mot topographique désigné en fonction du numéro NM3. La réponse à la deuxième question est obtenue à l'aide de moyens sélectionnant dans le mot topographique le nombre de bits correspondant au numéro NM3 et en comptant le nombre de "1", -c' est-à-dire le nombre de canaux en activité jusqu'à celui que l'on considère (non compris), pour l'additionner au contenu du pointeur PS. On reviendra plus en détail sur les moyens de calcul d'adresse employant la table topographique en se reportant à la figure 4. On peut toutefois dès maintenant souligner qu'ils permettent de limiter les mémoires de communications et de trajets aux cellules strictement nécessaires et cette nouvelle économie compensera l'introduction des tables topographiques. Cependant, grâce à celles-ci,il deviendra possible de modifier la configuration des liaisons multiplex en mettant en ou hors service les canaux un à un, ce qui autorisera finalement des changements de configuration sans perturber les communications en cours. On se reportera maintenant à la figure 4 qui représente un exemple de réalisation des circuits de calcul d'adresse CAE utilisant la table de vitesses TVE et la table topographique TTE de la figure 3. Les courbes de la -figure 5 illustrent des signaux de commande utilisés dans les circuits de la figure 4. On retrouve sur la figure 4, les tables TVE et TTE, regroupées dans une mémoire topographique d'entrée MPE. Cette mémoire a une entrée ent, une sortie stt et deux canaux de commande li et il. Lorsque le canal li reçoit un signal de commande d'inscription int et une adresse adin, l'information présente à l'entrée ent est inscrite dans la cellule de mémoire désignée par l'adresse adin. Lorsque le canal 11 reçoit un signal lect et une adresse adl, le contenu de la cellule de mémoire désignée par l'adresse adl est fourni sur la sortie stt (lecture non destructive).Comme décrit en relation avec la figure 3, chaque cellule de mémoire est prévue pour contenir une indication de vitesse (dans la partie TVE) et un mot topographique de 16 bits (dans la partie SITE). La memoire TE comprend 760 cellules, une par intervalle de temps dans le motif de la liaison entrante. A cette memoire sont associés un registre d'entrée RET, chargé à partir d'un registre RTMT en reponse à une impulsion cct comme on le verra par la suite, et un registre de sortie RST, chargé en réponse à une impulsion lect, lorsqu'une opération de lecture a lieu dans la mémoire 1!PE. L'équipement comprend en outre le registre tampon de modification de topographie RTMT, chargé par une unité centrale UC, un registre d'adresse de modification de topographie RAMT, chargé à partir du registre RTMT en réponse au signal cct, un registre d'adresse d'inscription ADI, un compteur de voies ou d'intervalles de temps CV et un compteur de motifs CM (voir aussi la figure 3), un totalisateur TOT, un additionneur ADD, le pointeur de secteurs PS et divers circuits logiques (décodeurs et portes). Le fonctionnement de Itensemble du dispositif de la figure 4 est placé sous la commande d'une horloge HGT recevant en temps normal le signal syit et fournissant en réponse les signaux sit, lect, tical, tca2, tspl, tsp2. Lorsque l'horloge HGT reçoit aussi le signal cct, elle fournit par surcrolt le signal int. Ces différents signaux sont illustrés par les courbes de la figure 5. On supposera d'abord qu'aucune modification de la topographie n'est demandée. Le signal cct n'est pas présent. Au début d'un multimotif de la liaison d'entrée ME (figure 3) les compteurs CV et CM et le pointeur PS sont en position 0. Des-moyens de remise à zéro non représentés peuvent contribuer de façon connue à établir cette situation au début de chaque multimotif. pour éviter des erreurs persistantes. Chacune des impulsions syit reçue par l'horloge HGT correspond à un intervalle de temps de la liaison entrante. Une de ces impulsions apparat. L'horloge HGT fournit le signal lect. Il est transmis sur le canal 11 à la memoire MPE qui engage une opération de lecture. L'adresse adl est la position (o) du compteur CV. Elle détermine la lecture de la premiere cellule de la mémoire PE. En même temps, le registre RST, qui reçoit aussi le signal lect est conditionné pour enreRistrer le contenu de cette cellule. Sur la fin de l'impulsion lect, l'horloge HCT fournit le signal sit qui commande le passage du compteur CV en position suivante (1). Le changement de position a lieu à la fin de l'impulsion sit. Le contenu de la cellule qui vient d'etre lue, comme indiqué précédemment, comprend un mot topographique mt et une indication de vitesse iv. Le mot topographique comprend 16 bits, il est associé à l'intervalle de temps ITn, c'est- -dire à la voie de données VDO. Cette voie VDO comprendra les intervalles de temps ITO dans les motifs suivants et rassemblera ainsi les 16 intervalles de temps ITO-des 16 motifs de chaque multimotif. Chacun des bits du mot topographique est associé à l'un de ces intervalles de temps ITO. Ce bit est "O" si l'intervalle de temps n'est pas utilisé par un canal en activité. Il est "1", au contraire, si l'intervalle de temps est utilisé par un canal en activité. L'indication de vitesse comprend deux bits signifiant par exemple 00 = erreur 01 = 0,6 kBd 10 = 2,4 kBd 11 = 9,6 kBd On supposera d'abord que l'intervalle de temps ITO est utilisé pour des canaux à 0,6 kBd. Cela signifie que les 16 intervalles de temps ITO d'un -multimotif peuvent porter chacun un canal distinct à 0,6 kBd. Le numéro du motif en cours est spécifié par la position du compteur CM (O) ; un décodeur DMO marque un des 16 conducteurs mtm (le premier). Les portes de test d'activité pac conjuguent bit à bit cette information et le mot topographique mt. L'état dti premier bit du mot topographique est ainsi transmis sur le conducteur vai. Si ce bit est "1", le canal est en activité et il va être nécessaire d'enregistrer dans la mémoire de communications la combinaison codée présente sur la liaison ME (figure 3). C'est le signal vai qui ordonnera cette opération d'inscription, mais il reste encore à calculer l'adresse de la case de moire de communications qui recevra la combinaison codée incidente. La position cm du compteur C1' est également fournie à un décodeur DVS qui reçoit par ailleurs l'indication de vitesse iv. Le fonctionnement de ce décodeur est tel que défini par la tableau suivant: iv cm dvs 01 0 1000000000000000 1 1100000000000000 2 1110000000000000 3 1111000000000000 15 1111111111JI1111 10 0 1000000000000000 I I ooooooonoooooo 2 1110000000000000 3 1111000000000000 4 1000000000000000 15 1111000000000000 11 0 1000000000000000 15 1000000000000000 On voit que le décodeur DVS fournit un mot dvs comprenant de 1 à 16 ttttt si la vitesse est 0,6 kBd, selon le motif en cours.Par contre si la vitesse est 2,4 kBd, il fournit un mot dvs ayant de i à 4 1 et, si elle est 9,6 kBd, le mot dvs comprend toujours un seul "1", le premier. Dans l'exemple considéré, un seul bit est 't1". Des portes prs conjuguent ce mot avec le mot topographique mt, Iorsqutelles sont ouvertes par le signal tcal. Il en résulte un mot qui comprend un seul "1". Il est fourni à un circuit de totalisation du nombre de "I" TOT. Le totalisateur TOT, en fait, lorsqu'il reçoit le signal tcal, totalise le nombre de "1" du mot qui lui est fourni en retranchant une unité au total, sans toutefois fournir moins de O. Cette correction est nécessaire, comme on le verra par la suite, pour tenir compte de la position pointeur d'index. Ce totalisateur TOT fournit une valeur binaire à 4 bits tot qui, dans ce cas, est est doncnécessaire- ment 0000.L'additionneur ADD reçoit cette valeur tot et une valeur binaire is, appelée index de secteur, qui, peur le moment, est nulle.-La somme fournie par l'additionneur ADD sur sa sortie add est nulle. A la fin du signal tcal, alors que les circuits TOT et ADD ont eu le temps nécessaire pour accomplir leurs fonctions, la somme add est transmise par les portes pad, ouvertes par le signal tca2, jusqu'au registre dtadresse d'inscription ADI, pour être mise à la disposition de la mémoire de communications MC. L'adresse adi ainsi calculée est nulle. C'est l'adresse de la première case de mémoire du secteur STO de la mémoire de communications MC. Elle va être utilisée du fait qu'elle est accompagnée du signal vai. Si le canal considéré n'est pas en activité, le calcul d'adresse est le même puisque le totalisateur TOT fournit quand même une valeur 0000, mais le signal vai fait défaut. - Si l'intervalle de temps considéré est utilisé pour un canal ayant une autre vitesse, en activité ou non, le calcul d'adresse est encore identique, puisque le mot dvs est dans les deux cas entièrement formé d'un 't1" et 15 "0", de sorte que le totalisateur TOT ne peut fournir une autre valeur que 0000. On conçoit aisément qu'en réglant le fonctionnement de l'horloge HGT et de l'ensemble du présent dispositif par rapport au déroulement des intervalles de temps sur la liaison ME (figure 3), il est possible de faire en sorte que les signaux vai et adi soient transmis à la mémoire MC au moment approprié pour l'inscription de la combinaison codée incidente. Par ailleurs, l'horloge HGT fournit ensuite le signal tspl. L'indication de vitesse est de plus traitée par le decodeur DS dont le fonctionnement est illustré par le tableau ci-apres iv ds Ol 1111111111111111 10 IIIIOOOOOOOOOOQO il 1000000000000000 Les portes ps conjuguent le mot topographique mt et le mot ds ainsi engendré par le décodeur DS, lorsqu'elles sont débloquées par le signal tspl. Dans l'exemple considéré, c'est la totalité du mot mt qui est ainsi transmise au totalisateur TOT. Dans ce deuxième cas, le totalisateur TOT reçoit le signal tspl et il additionne le nombre de '11't du mot qui lui est fourni, sans rien retrancher. Il va donc totaliser le nombre de canaux à 0,6 kBd en activité (marques par un "1") sur la voie de données VDO. Il fournira une valeur tot correspondante, 13 par exemple. L'additionneur ADD fournira en conséquence la somme 0+13 = 13 sur sa sortie add, puisque le pointeur PS a été supposé en position 0. Si l'intervalle de temps ITO avait porté des canaux à 2,4 kBd, 4 au plus, le mot ds n'aurait laissé passer à travers les portes ps que les quatre premiers bits du mot mt décrivant l'état de ces 4 canaux. S'il avait porté un canal à 9,6 kBd, un seul bit du mot mt, le premier, aurait franchi les portes ps. Finalement, le signal tsp2 commande l'enregistrement de la valeur add (13) dans le pointeur de secteurs PS qui fournit aussitôt cette valeur comme nouvel index. Le processus relatif à l'intervalle de temps ITO est terminé. Comme on peut le voir en se reportant à la figure 5, avant qu'il ne soit terminé, le processus relatif à l'intervalle de temps IT1 a commencé. Comme le compteur CV a avancé d'un pas, c'est le mot suivant qui sera lu dans la mémoire MFE. Par contre, le compteur CM est toujours en position 0. Le calcul qui aboutit à l'adresse adi restera donc le même, jusqu'au fonctionnement de l'additionneur ADD. En effet, comme l'intervalle de temps ITO porte 13 canaux en activité, 13 cases de mémoire lui sont affectées dans le secteur STO de la mémoire MC (figure 3). Le secteur STI commence à l'adresse 0+13 = 13, c'est la position du pointeur PS qui indique à cet effet la première adresse de chaque secteur. L'additionneur ADD reçoit cette position qu'il ajoute à l'information tot (qui est toujours nulle durant le premier motif d'un multimotif, car si l'on doit inscrire dans un secteur, c'est toujours dans la première case de ce secteur). Cela fournit l'adresse adi. Le pointeur de secteurs PS avancera d'un nombre de pas correspondant au nombre de canaux occupant l'intervalle de temps IT1 et ainsi de suite pour fournir successivement des index de secteurs correspondant à la première case de mémoire de chaque secteur et ctest cette valeur qui interviendra dans le calcul de l'adresse adi relative à I'intervalle de temps auquel le secteur est affecté. Au dernier intervalle de temps du premier mqtif, un signal rzm fourni par le compteur CV remet le pointeur ?S -en position 0. En effet, le calcul des index de secteurs doit être repris motif après motif. Au premier intervalle de temps du deuxième motif, le compteur CV fournit un signal sim (durant le signal sit qui le fait passer en position suivante) et le compteur Cl passe en position 1. Durant ce deuxième motif, le calcul d'adresse portera sur les deux premiers bits de chaque mot topographique, en raison du fonctionnement du décodeur DVS tel que défini précédemment, sauf dans - le cas des intervalles de temps utilisés pour un canal à 9,6 kBd, et le totalisateur TOT fournira une valeur égale à O ou 1, ce qui permettra d'adresser la première ou la deuxième case du secteur dévolu à chaque intervalle de temps Par contre,bien entendu, le mode d'évolution du pointeur de secteurs PS sera reproduit sans changement. Durant les motifs suivants du multimotif, le fonctionnement décrit se reproduira, le compteur CM avançant toutefois pas à pas et causant la prise en considération d'un nombre croissant de bits du mot topographique, ce nombre allant quatre fois de I à 4 pour les voies de données portant des canaux a 2,4 kBd et de I à 16 pour les voies portant des canaux à 0,6 kBd. Il reste finalement à considérer l'introduction d'un changement de configuration de la liaison- multiplex d'entrée. Ce changement, comme on le verra par la suite, ne porte que sur un canal à la fois, qui est mis en ou hors activité. Un changement de vitesse est un cas particulier qui se produit en l'absence complète d'activité. Au niveau de la mémoire topographique MPE, dans l'exemple de réalisation de la figure 4, le changement de configuration se ramène tout simplement à une opération à'inscription. Les informations nécessaires sont d'abord inscrites dans le registre RTMT par l'unité centrale. Quand le changement de configuration doit prendre effet dans la mémoire topographique, un signal cct est fourni par la mémoire de communications MC En réponse, le contenu du registre RTMT est transféré pour une part dans le registre RAMIE - c est l'adresse d'un mot topographique à remplacer - et pour L'autre part dans le registre RET - c'est le mot à inscrire. Sous l'effet de la condition cct, l'horloge HGT fournit, dans son cycle suivant, une impulsion int qui est transmise sur le canal li Le mot affiché par le registre RET est inscrit à l'adresse fournie par le registre RAMT. On vient donc de décrire cotent les circuits d'adressage d'entrée CAE de la figure 4 fournissent, à chaque intervalle de temps, une adresse adi et un signal de validation vai (s'il y a lieu) pour provoquer l'enregistrement des combinaisons codées fournies par la liaison.lE dans les cases de mémoire appropriées de la mémoire de communications MC. Il est bien évident que, selon ce qui a été précisé en relation avec la figure 3, des moyens semblables permettent d'obtenir, dans les circuits d'adressage de sortie CAS, a chaque intervalle de temps, une adresse adlt et un signal de validation valt, en vue de lire une des cellules de'la mémoire de trajets .tTS. En échange, celle-ci fournira, toujours à chaque intervalle de temps, une adresse adr et un signal de validation val, pour provoquer la lecture des combinaisons codées dans les cases de mémoire appropriées de la mémoire de communications SIC. Les moyens pour ce faire sont simples eut il test pas nécessaire d'en donner une plus ample description. En se reportant à la figure 6, on va maintenant décrire un exemple de réalisation des circuits associés à la mémoire ' de la figure 3 et qui permettent d'augmenter ou de diminuer d'une unité le nombre de cases de mémoire d'un secteur, correspondant a une voie de données, lorsqu'un des canaux de données que peut porter cette voie est mis en activité ou hors service. On retrouve donc sur la figure 6 la mémoire MC qui possède une entrée EN pour les combinaisons codées à y inscrire et une sortie ST pour les combinaisons codées qui y sont lues. La mémoire MC, de façon connue, effectue une opération de lecture lorsqu'elle reçoit un signal de commande de lecture lec. Ce signal doit être accompagné d'une adresse AD qui spécifie la case de mémoire dont le contenu est lu (lecture non destructive). A la fin de l'intervalle de- temps délimité par le signal-lec, l'information contenue dans la case de mémoire est affichée sur la sortie ST. Une opération d'inscription est de même commandée par un signal ins accompagné d'une adresse AD. L'information présente sur l'entrée EN est inscrite dans la case de mémoire désignée. A la mémoire C -.4C sont associés deux registres RDI et RD2 prévus pour enregistrer temporairement une combinaison codée. Lors d'une opération de lecture dans la mémoire MC, le registre PD1 reçoit aussi le signal lec et il est agencé pour enregistrer, à la fin de ce signal, la combinaison codée présente sur la sortie ST. Une opération de lecture est toujours suivie d'une opération d'inscription. Si une porte prn est rendue passante par une condition crn, la cogrbinaison code inscrite dans le registre RDî retourne à l'entrée EN et peut être enregistrée dans une case de la mémoire MC, la sieme si l'adresse est restée inchangée. Durant l'opération dtinscription que l'on vient d'envisager, ou après, le registre RD2 peut recevoir un signal de commande dec et, alors, la combinaison codée considérée est inscrite dans le registre RD2. Le registre RD2 est lui-tneme suivi d'une porte prd qui peut être rendue passante durant une opération d'inscription par un signal crd, de sorte que la combinaison codée qu'il contient est transmise à l'entrée EN pour être enregistrée dans une case de la mémoire tfC (au lieu de celle du registre RDI). La combinaison des deux registres RDI et RD2 permet de lire une combinaison codée a une adresse X dans la mémoire MC et de la transférer dans le registre RD1. Lors d'une opération suivante, la combinaison codée passe dans le registre RD2. Lors de l'opération de lecture suivante, à l'adresse X+1, une seconde combinaison codée est inscrite d-ans le registre RD1 Enfin, lors d'une opération d'inscription, suivant cette deuxième opération de lecture, la première combinaison lue précédemment à l'adresse X et conservée dans le registre RD2 peut être réinscrite à l'adresse X+1, Ces moyens, utilisés pas à pas à partir de l'adresse X, permettent de libérer la case de mémoire d'adresse X et de décaler pour cela le contenu de toutes les cases de mémoire suivant celle-ci en réinscrivant le contenu de chacune d'elles dans celle qui la suit. Ils seront utilisés pour insérer une case de mémoire dans un secteur, ce qui nécessite, comme indiqué précédemment, un décalage général à partir de la case de mémoire insérée. En ce qui concerne le retrait d'une case de mémoire d'un secteur, il est nécessaire de procéder au décalage en sens inverse, mais aucun moyen particulier n'est associé à cet effet a la mémoire MC : il suffit de lire une combinaison codée à une adresse X+i durant une opération de lecture, pour la transférer dans le registre RD1, puis, durant l'opération d'inscription suivante de rendre passante la porte prn par le signal crn tout en remplaçant l'adresse X+1 par l'adresse X. En procédant ainsi pas à pas à partir de l'adresse X+1, on supprime la case de mémoire d'adresse X du secteur auquel elle appartenait et on effectue un décalage général en direction de la case de mémoire supprimée. Les liaisons ME et MS sont d'autre part associées à la mémoire MC pour les besoins de la commutation temporelle Plus précisément, la liaison ME est associée à l'entrée EN par une porte pin qui peut être rendue passante durant une opération d'inscription par une condition cin. La combinaison codee fournie par la liaison ME est alors enregistrée dans une case de la mémoire MC désignée par l'adresse fournie AD. La liaison MS reçoit les combinaisons que lui fournit un registre d'émission REM. Ce registre est chargé, à partir du registre RD1, à travers une porte pem ouverte par une condition acir.Chaque combinaison codée a transmettre donne donc lieu à une opération de lecture dans la mémoire MC, à une adresse AD déterminée; la combinaison codee lue s'inscrit dans le registre RDi. ta porte pem la transfère dans le registre RF,r. La combinaison codée est alors transmise sur la liaison MS. On remarquera que, dans ce qui vient d'être decrit, on a supposé que les liaisons ME et MS acheminent des combinaisons codées en parallèle, alors que les descriptions antérieures (figure 2) concernaient une transmission série. Il est bien évident que les conversions nécessaires doivent être introduites aux endroits appropriés Par exemple, le registre REM peut être un registre à décalage chargé en parallèle et émettant en série sur la liaison MS. Le dispositif de la figure 6 comprend encore un registre tampon RTMC chargé par l'unité centrale UC en vue d'un changement de configuration (insertion ou retrait d'une case de mémoire), un registre de commande IRC chargé à partir du précédent, un compteur CIR avançant sous l'effet d'impulsions acîr, un registre RAR chargé à partir du compteur CIR, des circuits de calcul d'adresse LCA et diverses portes et comparateurs. Le fonctionnement de l'ensemble du dispositif de la figure 6 est place sous la commande d'une horloge HGC recevant le signal syit et fournissant en réponse les signaux leir, inir, led, ind, acir. Ces différents signaux sont illustrés par la figure 7. Tant que les configurations des liaisons d'entrée et de sortie sont stables, le fonctionnement du dispositif est simple. Chaque impulsion syit correspond à un intervalle de temps des liaisons d'entrée et de sortie. Il y a lieu en conséquence de prévoir une opération de lecture et une opération d'inscription dans la mémoire MC et ces opérations seront respectivement commandées par les signaux led et ind fournis par l'horloge HCC. Durant cet intervalle de temps, la mémoire de trajets MTS fournit une adresse adr et un signal de validation val (s'il y a lieu de lire une combinaison codée à destination de la liaison MS). De même, les circuits d'adressage d'entrée CAE fournissent une adresse adi et un signal de validation vai (s'il y a lieu d'inscrire une combinaison codée en provenance de la liaison ME) Les circuits LCA reçoivent le signal led. Si le signal val est présent ils fournissent en échange le signal lec. En même temps, l'adresse adr est retransmise comme adresse AD. L'opération de lecture s'effectue.En l'absence de signal de validation val, un signal rzd est produit par les circuits LCA ; il remet à zéro le registre 'Wl, pour qu'une combinaison nulle soit transmise sur la liaison lfS. L'opération peut etre résumée, en ce qui concerne 11 intervention des circuits LCA et suivant une convention d'écriture connue, par lec = led.val AD = led.adr rzd = led.val La combinaison codée lue (ou une information nulle) s'inscrit dans le registre RD1. La condition acir la transfère un peu plus tard vers le registre PEM pour émission sur la liaison MS. De même, les circuits LCA reçoivent le signal ind. Si le signal vai est présent, ils fournissent en échange le signal ins. En même temps, l'adresse adi est retransmise comme adresse AD et la condition cin est fournie. L'opération dtinscription s'effectue. Elle peut être résumée par ins = ind.vai AD = ind.adi cin = ind.vai La combinaison codée présente sur la liaison ME est inscrite directement dans la mémoire "C, la porte pin étant passante. Lorsque, par exemple, un canal de la liaison d'entrée doit être mis en activité, un ordre est reçu dans le registre RrjJC en provenance de l'unité centrale UC. Pour simplifier, on supposera que cet ordre est transféré dans le registre IPXMC, à travers une porte pmm ouverte par une condition dmm (fournie par des moyens de synchronisation propres à la liaison riE et qui ne seront pas décrits), juste avant le début d'un multimotif. Le même signal dmm remet en position O le compteur CIR et le registre RAR s'ils nty sont pas déjà. L'ordre en question, comme illustré en relation dans le registre IRMC, comprend une adresse AIR et une commande CI, la commande CR n'étant pas fournie. La commande CI spécifie qu'il s'agit d'insérer une case de mémoire pour un canal à mettre en activité. L'adresse AIR indique l'emplacement qui doit être attribué à cette case de mémoire dans la mémoire -rC ; on supposera que sa valeur est X, comme précedemment envisage. II y a lieu de décàler d'un pas toutes les cases de mémoire a partir de celle qui a encore L'adresse X et y compris celle-ci. Pour y parvenir sans que les communications en cours ne soient affectées, on va d'abord décaler tout le contenu de la mémoire MC à partir de l'adresse X incluse, tandis que les circuits LCA corrigeront les adresses utilisées dans le cadre de la commutation (adr et adi), selon les besoins. En effet, des que le contenu de la case d'adresse X aura été transféré dans la case d'adresse X+1, il faudra que les combinaisons codées suivantes de la même communication transitent par la case d'adresse X+l, alors que le circuit d'adressage CAE et la mémoire de trajets ?!TS continueront de fournir des adresses adi et adr de valeur X.Le principe du procédé employé pour le décalage nécessité par une insertion a déjà été décrit ; il fait appel aux registres RD1 et RD2. Ce procédé est mis en application par les circuits de calcul d'adresse LCA dès que ceux-ci reçoivent la condition ci caractérisant la commande CI. L'horloge T1CC fournit un premier signal leir. Les circuits LCA le reçoivent et, du fait de la présence de la condition ci, ils fournissent en échange le signal lec. En même temps, les circuits LCA retransmettent l'information cir (encore nulle) fournie par le compteur CIR, comme adresse AD, Une opération de lecture s'effectue. Elle peut être résumée par = lec = leir.ci AD = cir.leir.ci L'information lue, contenu de la première case de la mémoire MC, s inscrit dans le registre RD1. Aussitôt après, l'horloge HCC fournit un signal inir.Les circuits LCA, en raison de la présence de la condition ci, fournissent en échange le signal ins, En même temps, l'adresse AD est maintenue, tandis que le signal crn est fourni1 pour connecter la sortie du registre RDi a l'entrée EN. Une opération d'inscription steffectue. Elle peut être résumée par ins = inir.ci AD = cir.inir.ci crn = inir.ci L'information lue en leir est réinscrite à la même adresse en inir. Les opérations que l'on vient d'effectuer n'affectent donc en rien la commutation et, en réponse aux signaux led et ind, une combinaison codée sera lue, puis une autre inscrite, de la façon décrite et résumée par les relations cotées (1) et (2). Durant ces dernières opérations, le compteur CIR avancera d'un pas, en réponse a l'impulsion acir. Les opérations cotées en (3) et (4) seront répétées à chaque intervalle de temps, jusqu'à ce que le compteur CIR atteigne une position X correspondant à la valeur de l'adresse AIR conservée dans le registre IR?rC. Ce fait, qui d'ailleurs pourrait se produire des le départ du processus, est détecté par un comparateur CIR/AIR recevant les informations cir et air et fournissant un signal cppa si cir air. Lrne porte pepg combine les signaux cega et epga pour fournir le signal ddc caractérisant l'inégalité c bair. Le signal ddc est transmis aux circuits LCA,juate au moment où cir = air. L'opération de lecture effectuée selon les relations (3) n'est pas modifiée. L'opération d'inscription qui la suit, effectuée précédemment selon la relation (4), est toutefois modifiee par le fait que le signal crd est produit à la place du signal crn. C'est donc la sortie du registre RD2 qui est connectée à l'entrée E!:. Comme le registre RD2 était jusqu'alors en position de repos, une information nulle est inscrite à l'adresse X. L'opération modifiée sera résumée par ins = inir.ci AD = cir,inir.ci crd = inir.ddc.ci Bien entendu, les relations (5) excluent les relations (4), dans la mesure où elles diffèrent.Il en va de même réciproquement Les relations (4) devraient comporter des conditions d'exclusion que l'on n'a pas figurées pour simplifier 1 expose, chaque condition n étant ainsi mentionnée dans les relations que lorsqu'elle intervient positivement dans le fonctionnement, Cette façon de faire sera conservée dans ce qui suit. Ensuite, le signal led détermine une opération de lecture, puis le signal ind une opération d'inscription. Si ces opérations ne visent pas l'adresse X, il n'y a pas lieu de les modifier par rapport à ce qui est résumé par (1) et (2). Toutefois, la première (1) est complétée par le fait que le signal dec est engendré à partir du signal led dans les circuits LCA ce qui est résumé par lec = led.val AD = led.adr rzd = led.val dec = led.ddc.ci Cela permet de sauvegarder dans le registre RD2 l'information lue en inir à l'adresse X, en vue de la réinscrire à l'adresse X+l, Si, par contre, les opérations de commutation visent, l'une ou l'autre ou les deux, l'adresse X, il y a lieu de se départir de ce qui est résumé par (6) et/ou (2).L'égalité est décelée par un comparateur CIR/AD recevant l'une ou l'autre des adresses adr et adi par une porte "OU" pali sous la forme d'une adresse ali et la valeur cir. Ce comparateur fournit les signaux appc (ali c ). Sil s'agit de la lecture, l'information à lire est déjà dans le registre RD1. En conséquence, les circuits LCA, recevant le signal aegc, inhibent l'opération de lecture en s'abstenant de fournir le signal lec, ceci pour conserver sans changement le contenu du registre RD1, et ne fournissent pas non plus le signal rzd, ce qui sera résumé par AD = led.adr.aegc.ci (7) L'information ainsi conservée dans le registre RD1 sera transmise normalement sur la liaison MS. S'il sagit de l'inscription, il ne faut p-lus inscrire à l'adresse X et pas encore à l'adresse s Il est nécessaire d'aller inscrire directement dans le registre RD2. En conséquence, les circuits LCA, recevant le signal aegc, inhibent l'opération de lecture et fournissent à la place une condition cis pour ouvrir la porte pis tout en fournissant à nouveau le signal dec, afin que le registre RD2- emmagasine la combinaison codée venant de la liaison tE qui lui est présentée à travers la porte "OU" pod. Cette opération sera résumée par : - AD = ind.adi cis = ind.vai.aegc.ci dec = ind.vai.aegc.ci Le compteur CIR avance cependant d'un pas, par l'impulsion acir. Le signal ddc est maintenu par la porte pepg qui reçoit maintenant le signal cpga. Les opérations résumées par les relations (5) et (6) se répètent. A cette occasion, le contenu de la case d'adresse X+1 passe dans le registre RDI. Celui de la case d'adresse X passe du registre RD2 dans la case d'adresse X+I (à moins que les opérations résumées par (831'aient remplacé par une combinaison incidente) Ensuite, l'horloge HGC fournit une impulsion led, puis une impulsion ind. Le processus de décalage est en cours. Pour généraliser, on va poser X+1 = Y. Quatre éventualités doivent être maintenant envisagees selon que l'adresse visée, que l'on appellera A (adr ou adi), est inferieure à X (air), égale ou supérieure à X mais inférieure à Y, égale à Y, Supérieure à Y. Les comparateurs permettent de les distinguer: a) A b) X c) A=Y + ali = cir- > aegc, d) A > Y + ali > cir + apgc. Les cas a) et d) sont équivalents : la case ayant l'adresse visée n'a pas, ou pas encore, été décalée ; une porte pipg réunit les signaux appi et apge pour fournir une condition ndc qui, dans les circuits LCA, fait que les opérations de lecture et d'inscription restent telles qu'illustrées par les relations (1) et (2). Le cas c) est celui où la case visée a été lue en vue du décalage, mais où son contenu n'a pas encore été réinscrit (il va passer de RD1 dans RD2). La condition aegc suffit à le caractériser. Comme décrit précédemment, les opérations de lecture et d'inscription commandées par les circuits LCA sont résumées par les relations (7) et (8). Le cas b) est celui où la case de mémoire visée est déjà décalée ompletement (dans le fonctionnement chronologique suivi jusqu'alors, ce cas est seulement celui où ali = X, puisque l'on n'en est encore qu'à Y = X+1). Il est décelé par des portes pjpg et pkpg fournissant la condition dca. Les adresses doivent être corrigées par addition d'une unité,sous l'influence de cette dernière condition, sans autre modification du fonctionnement. Par conséquent, on peut se borner à indiquer qu'alors les circuits LCA sont arrangés de manièreà provoquer l'opération de lecture résumée par les relations suivantes lec = led.val AD = led(adr+l).dca.ci ainsi que l'opération d'inscription résumée par ins = ind.vai AD = ind(adi±I) .dca.ci cin = indvai Ceci étant, le fonctionnement se poursuit, sans que la commutation des données soit perturbée par le décalage en cours d'une partie de la mémoire de communications.Le compteur CIR arrive ainsi jusqu'à la dernière case de mémoire utilisée dans la mémoire afC. Elle est aussi décalée et le compteur CIR atteint finalement la dernière case de la mémoire MC. Le compteur CIR s'arrete dans cette dernière position, sans tenir compte désormais des impulsions acir, et il fournit un signal fmc. Ce signal remet à zéro le registre RT!f.C. Le processus de décalage s' est étendu sur autant d'intervalles de temps que la mémoire MC possède de cases de mémoire, c'est-à-dire sur moins d'un multimotif Comme il a débuté avec un multimotif, il se termine avant sa fin. Cependant, les moyens de correction des adresses en fonction du décalage restent en place, puisque la commande CI et l'adresse AIR sont conservées. A la fin du multimotif, le signal dmm transfère le contenu du registre RTMC (O en raison de fmc) dans le registre IREfC. La commande CI et L'adresse AIR disparaissent. Les moyens de correction des adresses dans les circuits LCA sont mis hors service Toutefois, au meme instant, une porte ptca, sous l'effet des conditions fmc et dmm, fournit la condition cct. Si l'on se reporte aux circuits d'adressage CAF. de la figure 4 et aux courbes de la figure 5, on y voit que la condition cct, en provenance de la mémoire MC, cause une inscription dans la mémoire topographique. Cela suffit, l'unité centrale UC ayant fourni l'information adéquate, pour mettre en accord les adresses fournies par les circuits d'adressage CAE et la nouvelle implantation des cases de mémoire dans la mémoire de communications MC. Il faut encore que les adresses fournies par la mémoire de trajets MTS soient mises à jour. On considèrera ce fait comme acquis. Il en sera traité ultérieurement. Dans ces conditions, la nouvelle configuration de la liaison d'entrée est définitivement entrée en application au niveau de la mémoire de communications MC. Après une insertion, on considèrera maintenant un retrait. L'inscription de l'ordre jusqu'au registre IPYC se fait comme pour une insertion. La commande CR est fournie à la place de la commande CI. On supposera aussi que l'adresse de départ AIR a la même valeur: X. La mise en route du processus est la même que précédemment3 de sorte que les relations (1) et (2) sont appliquées pour la commutation des données et les relations (3) et (4) pour le début du balayage de la mémoire MC en suivant l'evolution du compteur CIR, avec pour seule différence que la condition cr remplace la condition ci, ce qui conduit aux relations : lec = leir.cr AD = cir.leir.cr et ins = inir.cr AD = cir.inir.cr crn = inir.cr Lorsqu'une impulsion acir passe - le compteur CIR dans une position telle que cir = air = X, le comparateur CIR/AIR fournit la condition cega. Les circuits LCA reçoivent cette condition. Toutefois, ltopération de lecture déclenchée par le signal leir n'est pas modifiée. La case de mémoire d'adresse Y. est donc lue, selon la relation (11). L'opération d'inscription qui la suit est purement et simplement inhibée de sorte que le fonctionnement des circuits LCA est résumé par AD = cir.inir.cega.cr crn = inir.CR.cega.cr Ensuite, les circuits LCA reçoivent un signal led, puis le signal ind. Si ces opérations ne visent pas l'adresse X, il n'y a pas lieu de les modifier par rapport à ce qui est résume par (1) et (2). Si, par contre, ces opérations visent l'adresse X de la case de mémoire supprimée, il y a lieu de les inhiber. Le comparateur ATR/AD fournit justement le signal aegi dans un tel cas. Les circuits ICA qui la reçoivent sont arrangés pour provoquer alors l'inbibition qui se résume par les relations: AD = led.adr.aegi.cr rzd = led.aegi.cr et AD = ind.adi.aegi.cr cin = ind.vai.aegi.cr Dans les deux cas l'absence des sipnaux ins et lec supprime les opérations.Dans le premier cas, le sisal rzd, déjà mentionné, est produit pour remettre 3 zéro le registre R91, afin qu'une information nulle soit transmise, conne en l'absence de validation Par ailleurs, la porte pdc est rendue passante par la condition ddc issue de la porte pep. Elle transfere l'information cuir, encore égale à X, vers le registre RAR. De la sorte, l'impulsion acir provoque à la fois l'avance du compteur CIR qui fournit la valeur cir = X+I et ltenregistrement de la valeur X dans le registre RAP. Le comparateur CIR/AIR fournit dès cet instant un nouveau signal cpga, signifiant que cir est supérieur à air. Ce signal est aussi fourni aux circuits LCA pour modifier le fonctionnement et causer le retrait. Les circuits LCA reçoivent alors le signal leir. L'opération de lecture est réalisée, sans modification, conformément aux relations (11), La case d'adresse X+i est lue et son contenu transféré dans le registre RD1. Ensuite, les circuits LCA reçoivent le signal inir. L'opération d'inscription est, par suite de la condition cpga, effectuée comme résumé par les relations (12) avec cependant la différence que la valeur cir (Xu ~est remplacée par la valeur rar(X) fournie par le registre RAR. Cette opération sera donc résumée par ins = inir.cr AD = rar.inir.cpga.cr crn = inir.cr Elle a pour effet de réinscrire la combinaison codée lue à l'adresse X+1 dans la case de mémoire d'adresse X. Le processus de décalage se poursuivra par ce moyen. Ensuite, et pour finir, les opérations de commutation commandées par les signaux led et ind vont, comme dans le cas d'une insertion, donner lieu à quatre éventualités : l'adresse visée A (adr ou adi) est inferieure à X; elle est égale à X ; elle est supérieure à X mais égale ou inférieure à Y, position du compteur CIP ; elle est supérieure à Y.Les comparateurs permettent de distinguer les quatre cas a) A ali appi, b) A=X - > ali=air ' aegi, c) X d) A > Y + ali > cir 3 apgi Bien entendu, les cas a) et d) qui correspondent aux cas ou l'adresse visée n'est pas ou pas encore décalée sont équivalents et caractérisés, comme précédemment, par la condition ndc. Les circuits LCA maintiennent les opérations de lecture et d'inscription normales résumées par les relations (1) et (2). Le cas b) est celui ou la case visée est celle qui a été supprimée. Il a té traité entièrement et se résume à l'inhibition de l'opération qui vise cette case selon les relations (14) et (15). Le cas c) enfin est celui ou la case visée a été décalée. Il est caractérisé par des portes plpg et pmpg qui fournissent un signal dac. Les circuits LCA reçoivent ce signal et, en conséquence, corrigent l'adresse de la même façon que précédemment décrit par les relations (9 et (10) mais en retranchant une unité, au lieu d'en additionner, ce qui est résumé par les relations lec = led.val AD = led(adr-1).dac.cr et ins = ind.vai AD = ind(adi-1).dac.cr cin = ind.vai Le processus de retrait se poursuit de la façon que l'on vient de -décrire. Le compteur CIR progresse à chaque intervalle de temps, en arrive à franchir la dernière case de mémoire utilisée de la mémoire MC, puis s'arrête finalement sur la dernière case existant dans cette mémoire.La fin du processus est a même que dans le cas d'une insertion : remise à zéro du registre RSi4C, puis remise à zéro du registre IRMC et envoi du signal cct pour mise à jour de la table topographique d'entrée TTE et demande de correction des adresses de la mémoire de trajets MIS. Ce qui vient d'etre décrit concerne l'adaptation du nombre de cases de la mémoire de communications T4C à la configuration de la liaison d'entrée NE. Il est bien évident que les mêmes moyens peuvent être utilisés pour adapter le nombre de cellules de la mémoire de trajets IlS (voir figure 3 et description correspondante) à la configuration de la liaison de sortie MS. Si une communication doit être établie, par exemple, un canal de chacune des liaisons doit être mis en service. Il faut insérer une case de mémoire à l'emplacement approprié dans la mémoire MC (selon la place du premier canal sur la liaison wIE). Les moyens pour ce faire viennent d'être complètement décrits. Il faut aussi insérer une cellule à l'emplacement approprié dans la mémoire ttTS (selon la place du second canal sur la liaison MS). Les moyens pour ce faire sont les mêmes que ceux que l'on vient de décrire. On peut en dire autant au sujet de la suppression d'une communication par mise hors service d'un canal d'entrée et d'un canal de sortie. Toutefois, la mémoire TS et les moyens relatifs à l'insertion et au retrait qui lui sont associés demandent quelques précisions supplémentaires et on se réfèrera à ce sujet à la figure 8. Sur cette figure 8, on trouve, en E:1T, un équipement comprenant la mémoire EfTS semblable a l'équipement illustré par la figure 6 et qui comprend la mémoire de communications. Cet équipement E17T est complété par un équipement ECR pour les besoins de la correction des adresses de lecture (adr, figure 6) après insertion ou retrait dans la mémoire de communications MC. En dehors de ces périodes de correction, l'équipement ECR est inactif. L'équipement EMI fonctionne alors exactement comme le dispositif de la figure 6. On nten a représenté sur la figure 8 que certains éléments (correspondant dans la figure 6 entre parentheses) . - la mémoire MTS (MC), - un registre RTI (RD1), - la mention d'un registre RT2 (RD2), - une porte ptn(, - une porte pet (pem), - un registre Ra REM). L'équipement ECR étant inactif, un circuit CRA assure la continuité entre la sortie adt du registre RTl- et les portes ptn et pet, ce qui équivaut å la liaison directe existant dans le dispositif de la figure 6 entre éléments. Ceci met en évidence l'identité structurelle entre le dispositif de la figure 6 et ltequipement REDIT. Du point de vue fonctionnel, une seule différence est à signaler. On se souvient que le dispositif de la figure 6, dans le cadre des opérations de commutation, effectue une opération de lecture dirigée par la mémoire de trajets MIS (adresse adr et validation val) et une opération d'inscription dirigée par les circuits d'adressage d'entrée CAE (adresse adi et validation vai). Le dispositif de la figure 8, toujours dans le cadre des opérations de commutation, effectue une opération de lecture dirigée par les circuits d'adressage de sortie CAS (semblables à CAE) qui fournissent à cet effet une adresse adt et un signal de validation vat. L'opération d'inscription qui suit naturellement (les courbes de la figure 7 sont applicables et notamment ind) est alors à nouveau dirigée par les circuits CAS, ctest- -dire par l'adresse adt et le signal de validation vat.Cette opération d'inscription devient ainsi une opération de recopie dont l'utilité apparalt-ra ultérieurement. Bien entendu, l'opération de lecture a fourni une adresse indiquée par ADT dans le registre RT1. Elle a aussi fourni une balise BC dont l'utilité apparaitra de même ultérieurement. Cette adresse ADT est transmise par adt et adc jusqu'à la porte pet et de là, en réponse à un signal acit (identique à acir)-, jusqu'au registre P2fT qui affiche ainsi l'adresse adr vers la mémoire de communications xfC. En même temps, le signal de validation vat est fourni à une porte pvl de l'equipement ECR. Cette porte reçoit en temps normal la condition inh. De ce fait, durant l'impulsion acit, le signal vat est fourni à un bistable RV qui fournit le signal de validation val vers la mémoire MC. Les parties non représentées de l'équipement ET permettent de la façon décrite à propos de la figure 6 d'insérer ou de retirer une cellule dans un secteur de la mémoire TESTS. Etant donné que l'adressage pour les besoins de la commutation provient uniquement des circuits CAS, dès qu'un signal ctt (semblable à cet) est transmis, en fin de multimotif, au circuit CAS, le changement d'implantation est complètement terminé et l'adressage de la mémoire MTS redevient entièrement normal. On notera que ce changement d'implantation a a pu avoir lieu en meme temps que celui qui a été décrit pour la mémoire MC, un canal de sortie étant toujours mis en ou hors service en meme temps ou qu'un canal d'entrée. Si le changement d'implantation a consisté en une insertion, il y a lieu d'inscrire une adresse ADT dans cette cellule. L'adresse à inscrire est l'adresse AIT utilisée dans le processus d'insertion relatif à la mémoire lIC. En effet, la cellule nouvellement implantée dans la mémoire !TS est justement destinée à permettre l'accès à la case de mémoire nouvellement implantée dans la mémoire MC. Elle doit donc contenir l'adresse de cette dernière. Cette opération d'inscription d'un nouveau trajet revient à inscrire l'information désirée dans le registre RD2 à l'instant approprié. Elle constitue une variante minime du processus décrit en relation avec la figure 6 et on ne la décrira pas davantage. Il reste à considérer les opérations de correction d'adresse de lecture qui motivent l'adjonction à l'équipement sera de ltequipement ECR. Ces opérations doivent être entreprises lorsque la mémoire MC fournit le signal cct. En effet, le changement d'implantation qui s'est déroulé durant un multimotif dans la mémoire efC, avec accompagnement des mesures correctives adéquates tel que décrit prêcédemment, ne s'étend pas au delà. C'est, des le début du multimotif suivant, aux sources d'adresses (circuit CAE et mémoire l-'TS) de se mettre en accord avec la nouvelle implantation. On a vu que ce résultat était atteint sans délai dans les circuits CAE par un changement pratiquement instantané de la topographie. Par contre, en ce qui concerne les adresses provenant de la mémoire MTS, la réponse à cette exigence est nécessairement une modification systématique du contenu de cette mémoire. Cette modifica- tion consiste a additionner ou retrancher une unité à toutes les adresses contenues dans la mémoire 84TS dont la valeur est supérieure à celle de AIR, l'adresse d'insertion/retrait dans la mémoire > sC (voir figure 6). La méthode adoptée est d'introduire cette correction sur les adresses lues. Comme elles sont immédiatement réinscrites, on obtiendra à la fois une correction de l'adresse transmise à la mémoire MC et une mise à jour du contenu de la mémoire MTS. I)ans un multimotif, toutes les cellules de la mémoire MTS sont adressées au moins une fois.Le processus devra donc s'étendre sur un multimotif entier au moins. Mais comme certaines cellules sont adressées -plusieurs fois dans un même multimotif (celles qui correspondent à des canaux à 2,4 ou 9,6 kBd > , on a prévu la balise BC pour marquer que la mise à jour est effectuée et éviter de la répéter. A cette fin, l'équipement ECR comprend un registre CTZPf chargé en même temps que le registre RTMC de la figure 6, avec la même information (CI, CR, AIR). La porte ppct transfère son contenu dans un registre CRMI lorsque la mémoire MC fournit le signal cct (figure 6). Ce registre CRHr fournit alors l'un des deux signaux cit (insertion) et crt (retrait) et une adresse aicr. L'équipement ECR comprend encore un comparateur CP et un circuit de correction d'adresse CRA. En l'absence des signaux cit et crt, le circuit CRA connecte la liaison adt à la liaison adc comme indiqué précédemment. Il est à noter toutefois que cette continuité n'est pas établie pour le conducteur qui véhicule le bit BC. Cela entraîne une remise à zérp permanente de ce bit dans toutes- les cellules de la mémoire Il. Par ailleurs, l'équiperent ECR ntintervient pas dans la commutation comme spécifié antérieurement. Dès le chargement du registre CRMT, en début de multimotif, le signal cit ( insertion), par exemple, est fourni Il valide le fonctionnement des circuits CP et CRA de la façon suivante. Pour toute adresse adt affichée par le registre RT1, le comparateur CP, qui reçoit aussi l'adresse aicr, fournit a) si adt b) si adtàaicr, le seul signal cor. Si le signal cor est absent, le circuit CRi n'intervient pas. Le circuit CRA, dont le fonctionnement est illustré par la figure 9, lorsqu'il reçoit le signal cor, en même temps aue le signal cit et un bit BC de valeur 0, fournit une adresse adc égale à adt+1 et un bit BC. Si le bit BC est de valeur 1, l'adresse adc fournie par le circuit CRn est égale à l'adresse adt. Le bit BC est maintenu à la valeur 1. Les dispositions que l'on vient de decrire suffisent pour effectuer la correction d'adresse et la mise à jour de la mémoire fITS dans le cas del'insertion. Dans le cas où le changement d'implantation est un retrait, dès le chargement du registre CRlvIT, le signal crt est fourni. Pour toute adresse adt affichée par le registre RT1, le comparateur CP fournit: a) si adt b) si adt=aicr, le signal inh seul, c) si adt?aicr, le signal cor seul. Dans le premier cas, le circuit CRA (figure 9) n'intervient pas. Dans le deuxième cas, il n'intervient pas non plus (ce cas ne se produira que Si le changement de configuration de la liaisond1entrée par suppression d'un canal est d'abord seul introduit dans Ie système de commutation, la suppression du canal de sortie intervenant -ultérieurement). Cependant, en raison de la condition inh, un inverseur-non représenté supprime la condition inh. La porte pvl se bloque ; le signal de validation val n'est pas fourni. Cela interdira une tentative d'adressage d'une case de mémoire supprimée. Dans le troisi-ème cas, le circuit CRA qui reçoit les signaux crt et cor répond selon le bit BC qu'il reçoit. Si ce bit est 1, il n'intervient pas. S'il est 0, il le change en 1 et rend l'information adc égale à adt-l. La correction d'adresse et la mise à jour sont ainsi effectuées dans le cas du retrait. Il est bien évident que la description qui précède n'a été fournie qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent être envisagées sans sortir pour autant du cadre de l'invention. Les précisions numeriques notamment n'ont été données que pour faciliter la description et peuvent varier avec chaque cas d'application. 'VENDICATIONS 1. Système de commutation temporelle de signaux codés 3 vitesses multiples comprenant une liaison d'entre à-multip-Iexage temporel des voies de données ellesmîêes portant des canaux de données vitesses multiples, une liaison de sortie du même type, une mémoirede communications comprenant-des cases de mémoire prévues chacune pour enregistrer les combinaisons codées d'un canal de la liaison d'entree au moment où elles se presentent et pour les restituer sur un canal de la liaison de sortie au moment où celui-ci les réclame, une mémoire de trajets comprenant des cellules de mémoire prévues chacune pour enregistrer une adresse d1une case de la mémoire de communications, caractérisé par le fait qu'il comprend en outre une table de vitesses au moins associée à l'une des liaisons en vue de l'adressage de l'une des memoires, cette table comprenant une cellule par voie de données, prévue pour fournir une indication caractérisant le nombre maximal de canaux que porte cette voie de données, ce qui permet d'affecter 3 chaque voie dans la mémoire autant de cases (ou de cellu-les) que celle-ci porte de canaux, l'adressage s'effectuant, pour partie, grâce a une sommation des contenus des cellules de la table de vitesses. 2. Systeme de consmuta*ion tel que défini en 1 et caractérisé par le fait qu'à ladite table de vitesses est adjointe une table topographique ayant une cellule pour chaque voie de données, chaque cellule ayant elle-meme au moins un élément de mémoire par canal porté par la voie de données, pour fournir une indication spécifiant si Ie canal est en ou hors service, ce qui permet d'affecter à chaque voie dans la mémoire seulement autant de cases (ou de cellules) que celle-ci porte de canaux en service, l'adressage s'effectuant, pour parties grâce q, une sommation des contenus des cellules de la table topographique Juseusaune voie considérée augmentée d'une sommation d'une partie de la cellule de la voie considérée, limitée en fonction de 11 identité d'un canal considéré. 3. Systeme de commutation tel que défini en 2 et caractérisé par le fait que chaque cellule de ladite table topoxraphioue comprend autant d'éléments de mémoire qu'une voie est susceptible de porter de canaux à la vitesse la plus lente. 4. Systeme de commutation tel que défini en 3 et caractérisépar le fait que des moyens de calcul d'adresses sont prévus pour exploiter les indications fournies par une cellule de la table de vitesses et une cellule de la table topograDhique et en déduire le nombre total de canaux effectivement portés par la voie de données, 5. Systeme de commutation tel que défini en 4 et dans lequel sur une liaison le temps est divisé en trames de données appelées motifs, chaque trame comprenant un intervalle de temps par voie de données, caractérisé p-ar le fait qu'il comprend an outre un compteur de motifs fonctionnant en synchronisme avec les motifs de la liaison et fournissant le numéro du motif en cours. 6. Système de commutation tel que défini en 5 et caractérisé par le fait que lesdits moyens de calcul d'adresses sont aussi arrangés de manière à exploiter par surcroît le numéro de motif fourni par le compteur de motifs et déduire de l'ensemble des indications qu'ils reçoivent le rang du canal occupant un intervalle de temps considéré dans l'ensemble des canaux portés par la voie de données correspondant à cet intervalle de temps. 7. Système de commutation tel que défini en 6 et caractérisé par le fait qu'un pointeur de secteurs est prévu pour totaliser les nombres de canaux portés par les voies de données successives et que la mémoire de communications est divisée en secteurs, à raison d'un secteur par voie de données, ce secteur comprenant un nombre de cases de mémoire égal au nombre de canaux portés par la voie de données ; à chaque intervalle de temps, c'est-à-dire pour chaque voie de données, le pointeur de secteurs fournit ainsi l'adresse de la première case de mémoire qui suit l'ensemble des secteurs des voies précédentes. 8. Système de commutation tel que défini en 7 et caractérisé par le fait que lesdits moyens de calcul d'adresses comprennent encore des moyens pour additionner 1 'indication fournie par le pointeur de secteurs et le rang du canal occupant l'intervalle de temps considéré parmi ceux qui sont en service, fourni par la cellule de la table topographique, pour fournir l'adresse de la case de la mémoire de communications affectée à ce canal.