La présente invention concerne un dispositif destiné à transmettre des informations depuis une série d'abonnés vers un poste central, et s1 applique notamment au domaine de la téld- vision par ctbie et au domaine de la sécurité. L'invention concerne donc essentiellement un dispositi dans lequel chacun des abonnes émet rdpétitivement des informations codées vers le poste central, où l'authenticité des signaux reçus est vérifiée. Il comporte un dispositif destind-A enregistrer un message contenant un nombre prédéterminé de bits, et dont la longueur peut varier dans des limitesprescri- tes, mais dont le nombre de bits de message est fixé. Un dispositif mémorise les signaux reçus au poste central et compare les signaux reçus successivement d'un abonné particulier afin d'en vérifier l'authenticité. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif La figura 1 est un diagramme synoptique d'un poste d'abonné né et, la figure 2 et un diagramme synoptique du poste central. L'invention s'applique au domaine de la télévision par Cible aussi bien qu'au domaine des dispositifs de sécurité. Dans chacun de ces domaines, il est souhaitable d'émettre des informations à partir d'une série de postes satellites vers un poste central. Dans le domaine de la tEldvision par cible ou télévision payante,c-es informations sont nécessaires pour la facturation, pour la détermination de 11 audience, etc. Dans le domaine de la sécurité, il est souhaitable de contrôler en permanence différents dispositifs de detection installés dans des endroits éloignés, à un domicile ou à un local commercial.Dans de nombreux cas, particulirement dans un domicile, un dispositif peut combiner la transmission des signaux de télévision par cible, la surveillance des programmes reçus par cible et la sur- veillance d'un dispositif de sécurité L'invention concerne donc un dispositif destiné à émettre d'un poste dtabonné vers le poste central des informations codées qui contiennent des infor- mations provenant ne plusieurs capteurs différents chez 1 t abonne. Ces capteurs peuvent concerner la sécurité du domicile ou du local -commercial, mais peuvent également fournir des informations concernant les programmes reçus, l1audience. etc. La plupart des dispositifs actuels de communication du type décrit ci-dessus sont bilatéraux, en ce que les postes satellites ou d'abonnés sont interrogés périodiquement pour fournir des réponses codées. L'inconvénient de ces dispositifs bilatéraux est que chaque poste d'abonne doit comporter un équl pement de réception ainsi qu'un équipement de transmission, ce qui en augmente substantiellement le prix. Un inconvénient majeur des dispositifs antérieurs unilatraux, dans lesquels aucun signal d'interrogation ntest émis par le poste central, résidait dans le fait qu'il n'existait aucun moyen de contrer l'qui pement d'émission du poste satellite pour Aetre str qu'il fonctionnait correctement.L'invention concerne un dispositif de transmission du type décrit ci-dessus dont le prix est réduit substantiellement carJil consiste en un dispositif unilatéral tout en assurant son intégrité par le fait que des signaux ré- pétitifs repus en permanence des postes d'abonnes permettent une surveillance constante de l'état de l'équipement démission de chacun de ces postes. La figure 1 représente un poste d'abonné, et la figure 2 représente le poste central. Un câble, ou autre type de jonction de transmission peut relier tous les postes abonné ou satellites au poste central. Cette jonction peut titre établie au moyen de lignes téléphoniques concédées, de relais à radiofréquences on autres types de support de transmission aerienne. Chaque poste d'abonné comporte un émetteur 16 et un générateur de cadence 14. En outre, il comporte un dispositif de mémolisation de signaux désignés par 20 pouvant recevoir des informations de l'un quelconque de plusieurs capteurs dont les lignes sont représentées en 22. Le dispositif de mdmorisation peut par exemple être du type Motorola MC 7495 qui, à la réception d'un signal de démarrage provenant du gdnérateur de cadence 14 émet une série d'impulsions vers l'émetteur 16 où elles modilent un signal de porteuse.Les séries d'impulsions contiennent l'adresse du poste d'abonné particulier et des données indiquant létal des diffzrents capteurs. Le générateur de cadence 14 comporte un circuit temporisa- teur PC constitué par une résistance 14a et un condensateur 14b connectés à un transistor unijonction 14c dont la sortie ddlivre le signal de ddmarrage de lecture des informations dans le dis positif de mémorisation 20. Des résistances 14d.peuvent entre connectées aux bornes opposées du transistor unijonction 14c. Les informations fournies au dispositif de mémorisation 20 peuvent concerner l'étant d'une alarme anti-vol, l'état d'un dispositif de-détection d'in;cendie, et/ou le canal particuliér sur lequel est accordé un récepteur de télévision.Le-dispositif de mémorisation 20 délivre des signaux électriques codés à ltémetteur 16, sous la forme d'impulsions ou de bits d'informations qui contiennent une adresse indiquant la position du poste d'abonné particulier. Dans certaines applications, l'adresse peut rentre inutile, comme par exemple dans le cas d'une détermina tion audience, le nombre des postes accordés sur un canal par- ticulier est plus important que l'identité des abonnés corres- pondants. Les informations fournies à 1' émetteur contiennent donc l'état de plusieurs capteurs et peuvent contenir ou non l'adresse d'un poste d'abonné particulier.Le générateur de cadence 14 autorise 11 émetteur 16 à émettre les informations codées à intervalles périodiques. La durée de ces intervalles n'est pas fixée de façon rigide, mas elle peut varier au plus de 10 à 20%, selon les tolérances du circuit temporisateur RC. Il est préférable que les tolérances des composants du circuit temporisateur soient assez larges, de manière qu'il apparaisse des variations dans les relations de temps des impulsions de sortie du générateur. Du fait que la longueur du message codé est nettement in férieure à la période qui s'écoule entre des messages, la probabilité de recouvrement de signaux provenant d' abonnés différents et reçus au poste central est très faible. Mais puisque cette possibilité de recouvrement existe, le poste central comporte des dispositifs de -vérification- et de décodage qui éliminent tous les signaux, à l'exception de ceux qui sont authentiques. Au poste central, un récepteur 24 reçoit tous les signaux provenant des postes drabonnés. Ces signaux sont détectés par un détecteur 26 qui élimine la modulation des bits d'adresse et d'informations du signal. Le- détecteur -26 comporte deux sorties dont ltune est- connectée à un circuit à seuil 30 qui détermine si le signal reçu est un parasite ou un signal d'informations vraies. Le signal reçu, qui consiste en une série de bits unifor mément espacés peut avoir une durée totale variable, comme par exemple de 128 à 192 microsecondes. Cette variation existe dans la durée des messages reçus parce que l'émetteur de chaque poste abonné n'apas une fréquence commandée rigidement. Ltéquipement-de chaque poste d'abonné est relativement peu cofl- teux et par conséquent, la durée dtdmission d'un message, ou la fréquence de transmission peut varier. Par conséquent, la durée d'un message reçu à seize bits peut varier de 128 à 192 millisecondes comme cela a été indiqué ci-dessus. Un circuit 32 de mesure de durée, connecté au circuit à seuil 30, mesure la durée réelle du message reçu. Un circuit diviseur 34 divise cette durée.réelle par 16, c'est-à-dire par le nombre de bits du message. Le signal de sortie du Cils cuit diviseur 34, ou durée réelle du message divisée par 16 est encore divisé par 2 dans un circuit diviseur 36. Un circuit additionneur-38 reçoit à lavis des signaux d'entrée provenant du circuit 34 diviseur par 16 et du circuit 36 diviseur par 2. L'additionneur 38 reçoit donc un signal d'entrée indiquant la durée totale du message diviséepar 16 et un autre signal dt trée indiquant la durée totale. du message divisée par 32. La seconde sortie du détecteur 26 est connectée à un registre à décalage 40 qui mémorise les informations du message, reçues sous la forme en série. Un compteur 42 d'une fréquence d'un mégacycle fournit le signal d'entrée d'horloge du registre à décalage 40. Le registre à décalage 40 mémorise donc un bit toutes les microsecondes pendait 192 microsecondes, ctest-à-- dire pendant la durée totale maximale du message reçu. Mme si le message est plus court que 192 microsecondes, le registre à décalage 40 progresse 192 fois. La sortie du détecteur en l'absence de signal d'entrée est mémorisée dans des positions supplémentaires du registre à décalage, puis élimine. Une seconde sortie du compteur 42 est connectée à un circuit comparateur 44 également connecté à l'additionneur 38. Ce circuit compare llétat; c'est-a-dire le nombre binaire conservé à ce moment, du compteur 42 avec la sortie de l'additjonneur 38. En commençant avec le compteur 42 à zéro, la sortie de l'addi- tionneur produit un nombre binaire qui est la durée totale du message divisée par 32. Lorsque la sortie du compteur progresse au même état que la sortie de l'additionneur, le comparateur délivre un signai de sortie permettant au registre à décalage 48 à seize bits de progresser d'une position. Le circuit additionneur calcule alors le nombre qui correspond au centre du bit suivant par seizième de la durée totale du message jusqu'au 32ème juste utilisé. Un circuit à retard 46 empêche le signal de sortie de l'additionneur d'appartre immédiatement à son entrée, ce qui lui permet de fonctionner seulement pendant son intervalle de retard. Ce processus se poursuit jusqu'à ce que les 31/32 de la durée totale du message se soient écoulés.Il est bien entendu que l2exemple ci-dessus ne s'applique qu'au cas d'un message à seize bits. Chaque fois que le comparateur reçoit une impulsion d'horloge provenant du compteur à un mégacycle et une impulsion provenant de l'additionneur 38, il délivre un signal d'horloge destiné à transférer le message, sous forme en série, du registre à décalage 40 à un second registre à décalage 48. Les seize bits de message qui ont éte reçus initialement dans le récepteur 24 sont donc mémorisés en parallèle dans le registre à décalage 48. Trois circuits de mémoire différents désignds par 50, 52 et 54 sont connectés chacun à toutes les sorties d' adresse 56 du registre à décalage 48. Une mémoire de comptage 58 qii fait partie dtun commutateur d'aiguillage ÓO est également connectée aux sorties d'adresse du registre à décalage 48. Le commutateur dtaiguillage 60 est connecté aux sorties de données d'informa tionsdu registre à décalage 48, et il peut être par exemple du type Motorola MC 4o48. a sortie est connectée à chacun des circuits desémoire 50, 52 et 54.La sortie de chacun des circuits de mémoire 50, 52 et 54 est connectée à un comparateur 62 qui peut entre par exemple du type Motorola MC 4022. La sortie du comparateur 62 peut entre connectée à un dispositif de lecture approprié; désigné par-64. Le circuit ci-dessus comprenant les mémoires, le commutateur d' aiguillage et le comparateur, a pour fonction de vérifier 12authenticité des messages revus Chaque fois qu'un message est reçu et mémorisé dans le registre à décalage 48, chacune des mémoires 50, 52 et 54 et la mémoire de comptage 58 se décale sur Il adresse prescrite du message reçu. Les données d'informa- tions sont transmises au commutateur à'aiguillage 60.La mémoire de comptage 58 commande ce commutateur 60 de manière que les messages successifs de meme adresse soient mémorisés successivement dans les mémoires 50, 52 et 54.Le commutateur 60, commandé par la mémoire de comptage 58, aiguille vers la mémoire 50 le premier message correspondant à une adresse particulière. La seconde fois qu'un message est reçu de cette adresse, il est aiguillé vers la mémoire 52, et la troisième fois vers la mémoire 54. Dans chaque cas, les informations de données de message sont mémorisées dans la mémoire pour cette adresse particulière.Lorsque les trois mémoires contiennent un message correspondant à cette adresse particulière, la comparateur 62 compare les trois messages mémorisés, et s'ils sont identiques, il passe ce message au dispositif de lecture 64. Les messages produits par chaque poste d'abonné sont donc émis répétitivement, sans aucune relation de temps entre les abonnés. Du fait que chaque message a une durée plus courte que sa période de répétition et que le temps total occupé par les messages provenant de tous les abonnés peut-etre petit comparé au temps total disponible dans un cycle moyen de l'ensemble, la probabilité de chevauchement de deux ou plusieurs messages peut- tre rendue aussi petite qutil est souhaité. Néanmoins, les messages se chevauchant sont éliminés par les procédures de vérification. Lorsqu'un message a été mémorisé dans le registre à dédalage 48, il est vérifié. Cette vérifica- tions' effectue en comparant trois messages successifs provenant du mtme abonné. Du fait que les messages provenant d'un mye abonné sont séparés par quelques secondes, les chances de variation de l'état d'un capteur d'un abonné sont minimes. Si l'on suppose que les trois messages sont identiques, l'authen- ticité des informations qu'ils contiennent est vérifiée et le comparateur fournit ces informations au dispositif de lecture. Bien que le procédé et l'appareil d'enregistrement ou de mémorisation d'un message de durée variable mais contenant un nombre fixe de bits uniformément espacés, soient décrits dans leur application à un dispositif particulier, il est évident que oet aspect particulier de 11 ensemble du circuit peut recevoir d'autres applications. Le procédé peut s'appliquer à tout environnement dans lequel il est soiaité enregistrer un message de longueur variable et qui contient un nombre fixe de bits. Le nombre particulier des bits du message et la durée de ce dernier n2 ont éte indiqués ci-dessus qu'à titre d'exemple. Il va de soi que de nombreuses modifications peuvent être apportées au procédé et au dispositif décrits et illustrés sans sortir du cadre de l'invention. REVENDICATIONS 1 - Dispositif de transmission d'informations depuis plusieurs abonnés vers un poste central, caractérisé en ce qu'il comporte une jonction de transmission entre le paste central et chaque poste d'abonne, chaque poste d'abonne comportant un dispositif. d'émission, un dispositif destiné à fournir les informations qui doivent etre émises par ledit dispositif d'émission, et un dispositif destiné à déterminer l'intervalle de temps entre les fonctionnements dudit dispositif d'émission, ledit poste central comportant un dispositif de réception, un dispositif à mémoire connecté audit dispositif de réception et destiné à mémoriser des signaux successifs provenant de chaque abonné, et un dispositif connecté audit dispositif à mémoire et destiné à comparer des signaux successifs provenant de chaque abonné afin d'en vérifier ltauthenticité. 2 - Dispositif selon la revendication 1, caractérisé en ce que ledit dispositif à mémoire comporte plusieurs mémoires séparées au poste central, ledit dispositif de comparaison étant connecté à chaque mémoire, et un dispositif de commutation aiguillant successivement vers lesdites mémoires les signaux successifs reçus provenant de chaque adresse. 3 - Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un dispositif de mémorisation temporaire connecté entre ledit dispositif de réception et ledit dispositif à mémoire. 4 - Dispositif selon la revendication 3, caractérisé en ce que ledit dispositif de mémorisation temporaire comporte un premier registre à décalage et un second registre à décalage qui lui est connecté, ledit second registre à décalage étant connecté audit dispositif à mémoire. 5 - Dispositif selon la revendication 41 caractérise en ce qutll comporte un circuit d'horloge destiné à commander ledit premier registre à décalage et possédant une fréquence de répétition d'impulsions fixe prédéterminée 6 - Dispositif selon la revendication 5, caractérisé en ce qu'il comporte un circuit d'horloge à fréquence variable destiné à commander ledit second registre à décalage. 7 - Dispositif selon la revendication 62 caractérisé en ce que la fréquence du circuit d'horloge variable dépend de la fréquence dudit premier circuit d'horloge et de la durée de chaque signal reçu. 8 - Dispositif selon la revendication 7 > caractérisé en ce qu'il comporte un circuit diviseur connecté au dispositif de réception et destiné à diviser chaque signal reçu par un nombre prédétermin41edit circuit d'horloge à fréquence variable comportant un dispositif de comparaison connecté audit circuit diviseur et audit premier-circuit d'horloge et destiné à fournir une impulsion d'horloge de sortie audit second registre à décalage lors d'une coincidence entre des impulsions provenant dudit premier circuit d'horloge et dudit circuit diviseur. 9 - Dispositif selonla revendication 8, caractérisé en ce que chaque signal reçu contient un nombre-prédétermin de bits de message, ledit circuit diviseur effectuant une division par ledit nombre prédéterminé de bits de message. 10 - Procédé de mémorisation d2un message à plusieurs bits contenant un nombre prédéterminé de bits et dont la durée totale peut varier dans des limites prescrites, procédé caractérisé en ce qutil consiste essentiellement à mémoriser la présence ou l'absence de bits de message dansun support de mémoirisation à des intervalles déterminés par une fréquence dthor- loge fixe, à transférer le message du premier support de mémorisation à un second support de mémorisation à une fréquence d'horloge déterminée en partie en divisant la durée totale du message par le nombre prédéterminé de bits. tt - Procédé selon la revendication tO, caractérisé en ce que la fréquence d'horloge pour le transfert du message du premier support de mémorisation au second support de mémorisation est dêterminéeen comparant la fréquence établie an divisant la durée totale du message par le nombre prédéterminé de bits et la première fréquence d'horloge. 12 --Dispositif de mémorisation d'un message à plusieurs bits contenant un nombre prédétermine de bits et dont la durée totale peut varier dans des limites prescrites, dispositif caractérisé en ce qu'il comporte un premier dispositif de mémorisation, un premier circuit d'horloge connecté audit premier dispositif de mémorisation st agencé de maniera à fournir une fréquence d'horloge fixe qui provoque la mémorisation de la pre- sence ou de l'absence de bits de message dans ledit premier dispositif de mémorisation, un second dispositif de mémorisation connecté audit premier dispositif de mémorisation, un dispositif destiné à déterminer une seconde fréquence d'horloge pour ledit second dispositif de mémorisation et comprenant un dispositif destiné à diviser la durée réelle du message émis par ledit nombre prédéterminé de bits, un dispositif étant prévu pour com- parer les impulsions provenant dudit dispositif de division avec les impulsions provenant dudit premier circuit d'horloge, ledit dispositif de comparaison étant connecté audit second dispositif de mémorisation de manière à délivrer des impulsions d'horloge aux coincidences entre lesdites impulsions du dispositif de division et les iInpulsioiis du premier circuit d'horloge, et à transmettre ainsi les bits de message du premier dispositif de mémorisation au second dispositif de mémorisation.