Payamvdn/NorthPersian_fa_wiki huggingface dataset:
کارلوس گونسالس (؛ ۱۲ آوریل ۱۹۳۵ – ۸ ژوئیه ۲۰۱۷) بازیکن فوتبال اهل مکزیک بود. از باشگاه هایی که در آن بازی کرده است می توان به باشگاه فوتبال اطلس اشاره کرد. وی همچنین در تیم ملی فوتبال مکزیک بازی کرده است.
لیگوریو لوپس (؛ ۳ ژوئیه ۱۹۳۳ – ۳۱ اوت ۱۹۹۳) بازیکن فوتبال اهل مکزیک بود. وی همچنین در تیم ملی فوتبال مکزیک بازی کرده است.
کارلوس بلانکو (; – ) بازیکن فوتبال اهل مکزیک بود. از باشگاه هایی که در آن بازی کرده است می توان به باشگاه فوتبال دپورتیوو تولوکا اشاره کرد. وی همچنین در تیم ملی فوتبال مکزیک بازی کرده است.
در ساخت ادوات نیم رسانا، فرایند ۳ نانومتری شکنج دای بعدی، بعد از فناوری گره ماسفت (ترانزیستور اثرِ میدانیِ نیم رسانا اکسید-فلز) ۵ نانومتری است. تولید یک فرایند پیشرفتهٔ ۳ نانومتری که اِن۳ئی (N3e) نامیده می شود ممکن است در سال ۲۰۲۳ آغاز شود. سامسونگ، شرکت کره ای تراشه ساز، بصورت رسمی همان چارچوب زمانی که تی اس ام سی دارد (از می ۲۰۲۲) را هدف قرار داده که شامل آغاز تولید ۳ نانومتری در نیمهٔ ابتدایی سال ۲۰۲۲ با استفاده از فناوری فرایند ۳جیی ای ئی و آغاز تولید نسل دوم فرایند ۳ نانومتری (به نام ۳جیی ای پی) تا ادامه سال ۲۰۲۳ می شود. این درحالی است که براساس سایر منابع، فرایند ۳ نانومتری سامسونگ در ۲۰۲۴ آغاز به تولید خواهد شد. اینتل، شرکت تولیدکنندهٔ آمریکایی، برنامه دارد تا تولید فرایند ۳ نانومتری را در سال ۲۰۲۳ آغاز نماید. فرایند ۳ نانومتری سامسونگ بر اساس فناوری جی ای ای فت (ترانزیستور اثر-میدانی گیت همه جانبه)، نوعی از فناوری ماسفت های چندگیتی است، درحالیکه فرایند ۳ نانومتری تی اس ام سی، با وجود توسعهٔ ترانزیستورهای جی ای ای فت توسط آن، هنوز از فناوری (ترانزیستور اثر-میدانی برجسته) استفاده خواهد کرد. سامسونگ قصد
دارد تا به طور خاص از نسخهٔ خود از جی ای ای فت به نام ام بی سی فِت استفاده کند. فرایند ۳ نانومتری اینتل (که «اینتل ۳»، بدون پسوند «nm»، نامیده می شود) از یک ورژن خالص شده، توسعه یافته و بهینه تر فناوری فین فت در زمینه هایی چون کارایی در واحد وات، استفاده از طرح نگاری ئی یووی و بهبود انرژی و مساحت در مقایسه با نسل پیشین گره های فرایند استفاده خواهدکرد. اصطلاح «۳ نانومتری» هیچ ارتباطی با ویژگی های فیزیکی (از جمله طول گیت، فلز پیچ یا گیت پیچ) ترانزیستور ندارد. براساس پیش بینی های موجود در نسخهٔ به روزرسانی شدهٔ سال ۲۰۲۱ "نقشه راه بین المللی برای افزاره ها و سیستم ها" که توسط "اتصال صنعت انجمن استانداردهای" آی تریپِل ئی منتشر شده است، انتظار می رود که یک گره ۳ نانومتری دارای یک گیت تماسی ۴۸ نانومتری و تنگ ترین پیچ فلزی ۲۴ نانومتری باشد. گرچه در عمل و در دنیای تجارت، «۳ نانومتر» در اصل یک اصطلاح بازاریابی است که توسط تولیدکنندگان ریزتراشه ها استفاده می شود و به نسل جدید و بهبود یافتهٔ تراشه های نیمه هادی اشاره دارد که تغییراتی چون افزایش چگالی ترانزیستور (درجهٔ بالاتری از کوچک سازی)، افزایش سرعت و کاهش مصرف انرژی
را تجربه کرده اند. بعلاوه اینکه هیچ توافق صنعت شمولی بین تولیدکنندگان مختلف دربارهٔ اینکه چه اعدادی یک گره ۳ نانومتری را تعریف می کنند وجود ندارد. به طورمعمول تولیدکنندگان تراشه برای مقایسه، به گره فرایند قبلی خود (در این مورد گره فرایند ۵ نانومتری) اشاره می کنند. برای مثال، تی اس ام سی اعلام کرده که تراشه های ۳ نانومتری فین فت آن، مصرف انرژی را در همان سرعت بین ۲۵–۳۰٪ کاهش، سرعت را با همان میزان مصرف انرژی بین ۱۰–۱۵٪ افزایش و چگالی ترانزیستور را نسبت به نسل قبل تراشه های ۵ نانومتری فین فت افزایش می دهد. از طرف دیگر سامسونگ اعلام کرده است که فرایند ۳ نانومتری آن مصرف انرژی را ۴۵٪ کاهش، کارایی را حدود ۲۳٪ افزایش و مساحت سطح را تا ۱۶٪ نسبت به نسل قبل فرایند ۵ نانومتری خود کاهش می دهد. ئی یووی در فرایند ۳ نانومتر با چالش های تازه ای مواجه خواهد شد که آن را ملزم به استفاده از الگوبرداری چندگانه می کند. تاریخچه. دموهای تحقیق و فناوری. در سال ۱۹۸۵، یک تیم تحقیقاتی زیر نظر نیپون تلگراف اند تلفن یک افزاره ماسفت (NMOS) با طول کانال و ضخامت اکسید گیت ۲٫۵ نانومتر را تولید کردند. در سال ۱۹۹۸یک تیم تحقیقاتی زیر نظر ای ام
دی یک افزاره ماسفت (NMOS) با طول کانال ۵۰ نانومتر و ضخامت اکسید ۱٫۳ نانومتر را ساختند. در سال ۲۰۰۳، یک تیم تحقیقاتی در ان ئی سی اولین ماسفت با طول کانال ۳ نانومتر را با استفاده از فرآیندهای پی ماس و اِن ماس ساختند. در سال ۲۰۰۶، یک تیم از مؤسسه علوم و فناوری پیشرفته کره و مرکز ملی نانو فَب، یک ماسفت چندگیتی ۳ نانومتری، کوچک ترین ورقهٔ نانو الکتریک دنیا، را براساس فناوری گیت همه جانبه (جی ای ای فت) توسعه دادند. تاریخچه تجاری سازی. در اواخر ۲۰۱۶، تی اس ام سی برنامه هایی را برای ایجاد کارخانهٔ ساخت نیم رسانا گره های ۳ و ۵ نانومتری با سرمایه گذاری مشترک حدود ۱۵ میلیارد دلار اعلام کرد. در سال ۲۰۱۷، تی اس ام سی اعلام کرد در شرف ساخت کارخانهٔ ساخت نیمه هادی ۳ نانومتری در پارک علمی تاینین در تایوان است. تی اس ام سی قصد دارد تولید انبوه گره فرایند ۳ نانومتری در سال ۲۰۲۳ آغاز کند. در اوایل سال ۲۰۱۸، آیمک و کیدنس اظهار داشتند که تراشه های آزمایشی ۳ نانومتری را با استفاده از طرح نگاری فرابنفش فرین (EUV) و طرح نگاری غوطه وری ۱۹۳ نانومتری تولید کرده اند. در اوایل سال ۲۰۱۹، سامسونگ برنامه هایی را برای تولید جی ای ای فت سه نا
نومتری در سال ۲۰۲۱ در گره ۳ نانومتری با استفاده از معماری ترانزیستور ام بی سی فِت خود که از نانو ورق ها استفاده می کند ارائه کرد که ۳۵٪ افزایش کارایی، ۵۰٪ کاهش مصرف برق و ۴۵٪ کاهش در مساحت را در مقایسه با ۷ نانومتری به ارمغان می آورد. نقشهٔ راه سامسونگ همچنین شامل تولیداتی در گره های ۸، ۷، ۶، ۵ و ۴ نانومتر نیز می شود. در دسامبر ۲۰۱۹، اینتل برنامه های خود را برای تولید ۳ نانومتر در سال ۲۰۲۵ اعلام کرد. در ژانویه ۲۰۲۰، سامسونگ تولید اولین نمونه اولیه فرایند ۳ نانومتری جی ای ای فت را اعلام کرد و گفت که تولید انبوه برای سال ۲۰۲۱ هدف گذاری شده است. در آگوست ۲۰۲۰، تی اس ام سی جزییات فرایند ۳ نانومتری خود یعنی اِن۳ را اعلام کرد که در عوض بهبود نسبت به فرایند ۵ نانومتری خود، تنها جدیدتر است. فرایند اِن۳ در مقایسه با فرایند اِن۵ باید ۱۰–۱۵٪ (۱٫۱۰–۱٫۱۵×) افزایش در کارایی، یا ۲۰–۲۵٪ (۱٫۲۵–۱٫۳۵×) کاهش مصرف توان، با ۱٫۷× افزایش در چگالی منطق (ضریب مقیاس ۰٫۵۸)، ۲۰٪ افزایش (ضریب مقیاس ۰٫۸) در چگالی سلول اس رَم و ۱۰٪ افزایش در چگالی مدار آنالوگ را ارائه دهد. از آن جایی که بسیاری از طراحی ها، شامل مقدار قابل توجه تری اس رَم نس
بت به منطق می شوند، (نسبت رایج ۷۰٪ اس رَم به ۳۰٪ منطق)، انتظار می رود شکنج دای ها تنها در حدود ۲۶٪ باشند. تی اس ام سی تولید انبوه را برای نیمهٔ دوم ۲۰۲۲ درنظر گرفته است. در جولای سال ۲۰۲۱، اینتل نقشهٔ راه فناوری فرایند کاملاً جدیدی را ارائه کرد که براساس آن فرایند اینتل ۳، که دومین گره شرکت است که از فناوری ئی یووی استفاده می کند و آخرین گرهی است که از فین فت قبل از تغییر به معماری ترانزیستور ریبون فت اینتل استفاده می کند، اکنون برای ورود به فاز تولید در اچ۲ ۲۰۲۳ برنامه ریزی می شود. در اکتبر ۲۰۲۱، سامسونگ همهٔ برنامه های قبلی را ملغا کرد و اعلام کرد که شرکت برنامه ریزی کرده است تا تولید اولین تراشه مبتنی بر طراحی ۳ نانومتری مشتری خود را برای نیمهٔ اول ۲۰۲۲ آغاز کند، درحالی که نسل دوم ۳ نانومتری ها برای سال ۲۰۲۳ انتظار می روند. در ژوئن ۲۰۲۲، در سمپوزیوم فناوری تی اس ام سی، شرکت جزییات فرایند ۳ نانومتری خود را که برای تولید انبوه در اچ۲ ۲۰۲۳ برنامه ریزی شده بود را به اشتراک گذاشت که شرح آن در ادامه آمده است: ۱٫۷× چگالی ترانزیستور منطقی بیشتر، ۱٫۳× چگالی تراشهٔ بیشتر، ۱۰–۱۵٪ افزایش کارایی در iso توان یا ۳۰–۳۵٪ م
صرف کمتر در iso کارایی، در مقایسه با فناوری فرایند تی اس ام سی اِن۵ وی۱٫۰، استفاده از فناوری فین فِلِکس، امکان اختلاط کتاب خانه ها با ارتفاع مسیرهای مختلف موجود در یک بلوک و غیره. تی اس ام سی همچنین اعضای جدید خانواده فرآیندهای ۳ نانومتری را معرفی کرد: مدل با چگالی بالا اِن۳اس، مدل های با عملکرد بالای اِن۳پی و اِن۳ایکس، و اِن۳آراف برای کاربردهای آراف. در ژوئن ۲۰۲۲، سامسونگ تولید اولیهٔ یک تراشهٔ کم مصرف با کارایی بالا که از فناوری فرایند ۳ نانومتری با معماری جیی اِی اِی استفاده می کند را آغاز کرد. براساس منابع رسیده از صنعت، "کوالکام" مقداری از ظرفیت تولید ۳ نانومتری سامسونگ را رزرو کرده است. در ۲۵ جولای سال ۲۰۲۲، سامسونگ ارسال اولین محموله ۳ نانومتری گیت همه جانبه به مزرعهٔ تولید ارز دیجیتال PanSemi در چین را جشن گرفت. مشخص شد فناوری ۳ نانومتری ام بی سی فِت که تازه معرفی شده، درای ۱۶٪ چگالی ترانزیستور بالاتر، ۲۳٪ کارایی بیشتر یا ۴۵٪ مصرف برق کمتر در مقایسه با یک فناوری نامشخص فرایند ۵ نانومتری است. هدف های نسل دوم فناوری فرایند ۳ نانومتری شامل تا ۳۵٪ چگالی ترانزیستور بیشتر، کاهش بیشتر توان مصرفی تا ۵۰٪ یا کا
رایی بالاتر تا ۳۰٪ است.
حسن مرادی فر (زاده ۲۱ تیر ۱۳۷۱ - کوهدشت) بازیکن فوتبال اهل ایران است. وی سابقه عضویت در تیم هایی همچون گل گهر سیرجان، فولاد یزد، شاهین ماهشهر، شهرداری همدان، خوشه طلایی، نفت مسجدسلیمان و مس کرمان را در کارنامه دارد.
در ادبیات پروتکل نویسی انسجام حافظه پنهان () یکباره نویسی اولین پروتکل بود که تعریف شد.در این اجرای بهینه سازی، نوشتن از راه اولین نوشتن و یک باز نویسی در تمام نوشتن های بعدی را داراست، که ترافیک کلی گذرگاه () را در نوشتن های متوالی به حافظه رایانه () کاهش می دهد. اولین بار توسط جیمز آر گودمن () در سال 1983 تعریف شد. پروتکل انسجام حافظه پنهان یک موضوع مهم در سیستم های چند پردازشی متقارن () هستند، برای هر CPU که یک حافظه پنهان () را نگهداری می کند. حالت. در این پروتکل هر بلوک در حافظه پنهان محلی در یکی از این چهار حالت می باشد: این حالات دقیقا همان معانی چهار حالت پروتکل را دارد (آن ها به سادگی به صورت برعکس لیست شده اند)، اما این یک شکل ساده شده از آن است که از عملیات خواندن برای مالکیت اجتناب می کند. در عوض، تمام عدم اعتبار با نوشتن در حافظه اصلی انجام می شود. برای هر جفت حافظه پنهان معینی که داده می شود، حالات مجاز یک خط حافظه پنهان معین به صورت زیر است (به ترتیب بالا به اختصار): انتقال. این پروتکل از قوانین انتقال برای هر رویداد پیروی می کند: این نوعی پروتکل MESI می باشد، اما هیچ عملیات واضح خواندن برای ما
لکیت یا پخش نامعتبر وجود ندارد تا در حالت اختصاصی یک خط را در حافظه پنهان بدون نوشته شدن حافظه اصلی وارد کند. در عوض، اولین نوشتن در یک خط حافظه پنهان معتبر، یک نوشتن از طریق حافظه را انجام می دهد، که بدون توضیح سایر حافظه های پنهان را نامعتبر می کند. بعد از آن، خط در حالت رزرو شده ("Reserved") است، به علاوه نوشتن می تواند بدون ارجاع به حافظه اصلی تمام شود، و حافظه پنهان در حالت کثیف ("Dirty") باقی می ماند.
یژی دوشینسکی (؛ ؛ – ) بازیگر اهل لهستان بود. از فیلم هایی که وی در آن ها نقش داشته است، می توان به "چگونه جنگ جهانی دوم را آغاز کردم"، "جوانی شوپن"، "وقتی منو بگیری باهام چکار می کنی؟"، "مرگ یک رئیس جمهور"، "ترانه های ممنوعه" و "دکتر مورک" اشاره نمود. وی بابت مشارکت های فرهنگی-هنری اش برندهٔ نشان افتخار تولد لهستان و صلیب شایستگی شد.
دستورالعمل ها در هر چرخه (IPC) در معماری کامپیوتر که عموماً دستورالعمل های هر کلاک نامیده می شود، یکی از جنبه های عملکرد پردازنده است: میانگین تعداد دستورالعمل های اجرا شده برای هر چرخه کلاک. این معکوس ضربی چرخه های دستورالعمل است. در حالی که نسل های اولیه CPUها تمامی مراحل اجرای یک دستور را متوالیاً انجام می دادند، CPUهای مدرن می توانند کارهای زیادی را موازی با یکدیگر انجام دهند. از آنجا که نمی توان بارها صرفاً سرعت کلاک را دو برابر کرد، خطوط لوله دستورالعمل و طراحی پردازنده فوق اسکالر تکامل یافته اند و در نتیجه CPUها می توانند از طیف وسیعی از واحدهای اجرایی به صورت موازی استفاده کنند - دستورالعمل های دریافتی را به منظور بهینه سازی آن ها دنبال کنند. این منجر به این می شود که "دستورالعمل ها در هر چرخه تکمیل" شده بسیار بالاتر از ۱ باشد و مسئول بسیاری از بهبود سرعت در نسل های بعدی CPU است. محاسبه IPC. محاسبه IPC از طریق اجرای یک مجموعه کد، محاسبه تعداد دستورالعمل های سطح ماشین مورد نیاز جهت کامل کردن آن، سپس استفاده از تایمرهای با عملکرد بالا برای محاسبه تعداد چرخه های کلاک مورد نیاز برای کامل کردن آن بر روی سخ
ت افزار واقعی صورت می گیرد. نتیجه نهایی از تقسیم تعداد دستورالعمل ها بر تعداد سیکل های کلاک CPU بدست می آید. تعداد دستورالعمل ها در ثانیه و عملیات نقطه شناور در ثانیه برای یک پردازنده را می توان با محاسبه حاصل ضرب تعداد دستورالعمل ها در هر چرخه با سرعت کلاک (چرخه ها در ثانیه بر حسب هرتز) پردازنده مورد نظر به دست آورد. تعداد دستورالعمل ها در هر ثانیه شاخصی است که عملکرد احتمالی پردازنده را به تقریب نشان می دهد. دستورهای اجرا شده در هر کلاک برای یک پردازنده به خصوص یک عدد ثابت نیست. بلکه بستگی به این دارد که چگونه نرم افزار اجرا شده با پردازنده در واقع با کل ماشین، به ویژه سلسله مراتب حافظه در تعامل است. با این حال، برخی از خصوصیات پردازنده ها گرایش به طراحی هایی با مقادیر IPC بالاتر از حد میانگین دارند. حضور چند واحد منطقی حسابی (یک ALU یک زیرسیستم پردازشگر است که می تواند عملیات حسابی و منطقی مقدامتی را انجام دهد) و خطوط لوله کوتاه. هنگام مقایسه مجموعه دستورالعمل های گوناگون، یک مجموعه دستورالعمل ساده تر ممکن است به رقم IPC بالاتری نسبت به اجرای مجموعه دستورالعمل های سخت تر با استفاده از تراشه یکسان دست یابد.
با این حال، مجموعه دستورهای پیچیده تر ممکن است بتوانند با دستورالعمل های کمتر به کار سودمند تری دست یابند؛ بنابراین مقایسه ارقام IPC بین مجموعه های دستورهای مختلف (مثلا x86 در مقابل ARM) معمولاً بی فایده می باشد. عوامل مؤثر بر IPC. مقدار دستورالعمل ها در هر ثانیه را می توان با یک IPC بالا و سرعت کلاک پایین (مانند ای ام دی آتلون) یا از IPC پایین و سرعت کلاک بالا مانند اینتل پنتیوم ۴ و تا گسترده پایین تر AMD بولدوزر محاسبه کرد. هر دو طراحی پردازنده معتبری هستند و انتخاب بین این دو اغلب توسط تاریخچه، محدودیت های مهندسی یا فشارهای بازاریابی دیکته می شود. با این حال، IPC بالا با فرکانس بالا همیشه بهترین عملکرد را ارائه می دهد. سرعت کامپیوتر. کار مفیدی که می توان با هر کامپیوتری انجام داد علاوه بر سرعت پردازنده به عوامل زیادی بستگی دارد. این عوامل شامل معماری مجموعه دستورالعمل، ریزمعماری پردازنده و سازماندهی سیستم کامپیوتری (مانند طراحی سیستم ذخیره سازی دیسک و قابلیت ها و عملکرد سایر دستگاه های متصل)، کارایی سیستم عامل و سطح بالا می باشد.
قانون هوانگ، نظریه ای در مهندسی کامپیوتر و علوم کامپیوتر است که پیشرفت آن در واحد پردازش گرافیکی (GPU) با سرعت بیشتری از واحد پردازش مرکزی مرسوم (CPU) صورت گرفته است. این نظریه برخلاف قانون مور است که پیش بینی می کرد تعداد ترانزیستورها در یک مدار مجتمع متراکم (IC) هر دو سال یکبار دو برابر می شود. قانون هوانگ بیان می کند که عملکرد GPUها هر دو سال یکبار، بیشتر از دو برابر می شود. در مورد درستی این فرضیه شبهاتی وجود دارد. تاریخچه. این نظریه توسط جن سون هوانگ، مدیر اجرایی انویدیا، در برگزاری کنفرانس فناوری GPU سال ۲۰۱۸ در سن خوزه، کالیفرنیا، بیان شد. او مشاهده کرد که GPU های انویدیا «۲۵ برابر سریع تر از پنج سال پیش» هستند در حالیکه قانون مور تنها افزایش ده برابری را پیش بینی می کرد. با کوچک تر شدن اجزای ریز تراشه، رسیدن به سرعت قانون مور برای پیشرفت تراشه سخت تر شد. در سال ۲۰۰۶، پردازنده های گرافیکی انویدیا نسبت به سایر پردازنده ها برتری عملکردی ۴ برابری داشتند. در سال ۲۰۱۸، پردازنده گرافیکی انویدیا ۲۰ برابر سریعتر از یک گره CPU قابل مقایسه بود: GPUها هر سال ۱٫۷ برابر سریعتر می شدند. قانون مور دو برابر شدن را هر
دو سال یک بار پیش بینی می کند، با این حال عملکرد پردازنده گرافیکی انویدیا در اجرای قانون هوانگ هر دو سال بیش از سه برابر می شود. قانون هوانگ ادعا می کند که هم افزایی بین سخت افزار، نرم افزار و هوش مصنوعی، این «قانون» جدید را ممکن می سازد. هوانگ گفته است: «نوآوری فقط درمورد تراشه نیست، بلکه در مورد کل مجموعه است.» او گفت که پردازنده های گرافیکی به ویژه برای یک الگوی جدید مهم هستند. حذف تنگناها می تواند فرایند را سرعت ببخشد و مزیت هایی در رسیدن به هدف ایجاد کند. هوانگ گفته است: «انویدیا یک حقه است.» به گفته هوانگ: «محاسبات تسریع یافته، آزاد کننده است،... فرض کنید یک هواپیما دارید که باید بسته ای را تحویل دهد. تحویل آن ۱۲ ساعت طول می کشد. ب به جای اینکه هواپیما را سریع تر حرکت دهید، روی سریع تر کردن نحوه تحویل بسته تمرکز کنید و به چاپ سه بعدی در مقصد نگاه کنید.» چیزی که اهمیت دارد «... سریع تر رساندن هدف است.» درمورد وظایف هوش مصنوعی هوانگ گفت، الکسنت روی دو پردازنده GTX ۵۸۰ انویدیا شش روز زمان صرف کرد تا فرایند آموزش را تکمیل کند درحالی روی یک سرور مدرن DGX-2 AI تنها ۱۸ دقیقه طول کشید تا فرایند را کامل کند و ای
ن امر منجر به ضریب سرعت ۵۰۰ شد. در مقایسه با قانون مور، که صرفاً بر روی ترانزیستورهای CPU تمرکز دارد، قانون هوانگ ترکیبی از پیشرفت ها در معماری، اتصالات داخلی، فناوری حافظه و الگوریتم ها را بیان می کند. بهارات رامسوندار نوشته است که یادگیری عمیق با "پیشرفت ها در معماری سفارشی"همراه شده است. برای مثال، سیستم های یادگیری ماشین در دنیای بلاک چین پیاده سازی شده اند، جایی که بیتماین با طراحی ASICهای استخراج سفارشی (مدارهای مجتمع با کاربرد خاص) به بسیاری از ارزهای رمزنگاری شده حمله کرد، در حالی که اینکار غیرقابل انجام تصور می شد. "با این حال، دستاورد بزرگ انویدیا در این مورد است که این پیشرفت در معماری ها صرفا پیروزی های مجزا برای کاربردهای خاص نیستند بلکه به طور گسترده برای همه قسمت های علوم کامپیوتر قابل اجرا می باشند." آنها پیشنهاد داده اند که کنترل گسترده GPU و پشته GPU ("یا" پشته CPU) می تواند "رشد چشمگیری در معماری یادگیری عمیق" ایجاد کند. "جادوی قانون هوانگ " این است که با کاربردی تر شدن نرم افزارهای مبتنی بر یادگیری عمیق، پیشرفت های حاصل از پیمایش GPU و به صورت کلی پیشرفت های معماری، به طور مشخصی "عملکرد و
رفتار نرم افزار های مدرن" را بهبود می بخشد. در این مورد انتقاداتی وجود داشته است. جوئل هروسکا، روزنامه نگار، در سال ۲۰۲۰ در مقاله ای در ExtremeTech نوشت: «چیزی به نام قانون هوانگ وجود ندارد» و آن را «توهمی» نامید که بر دستاوردهای قانون مور بنا شده است؛ و همچنین خیلی زود است که آن را قانون در نظر بگیریم.
استانیسواف واپینسکی (؛ – ) بازیگر اهل لهستان بود. از فیلم ها یا برنامه های تلویزیونی که وی در آن نقش داشته است، می توان به "سه قلب"، "همه مجاز به عشق ورزیدن هستند"، "موضوعی برای حل و فصل"، "خواننده ورشویی"، "رز" و "ترانه های ممنوعه" اشاره کرد.
در شیمی، یک برهمکنش C–H···O گاهی اوقات به عنوان نوع خاصی از پیوند هیدروژنی ضعیف توصیف می شود. این برهمکنش ها اغلب در ساختار مولکول های زیستی مهم مانند اآمینو اسیدها، پروتئین ها، قندها، DNA و RNA رخ می دهد.
تور دو فرانس ۱۹۰۴ دومین دورهٔ مسابقهٔ دوچرخه سواری تور دو فرانس بود که از ۲ تا ۲۴ ژوئیهٔ سال ۱۹۰۴ در فرانسه برگزار شد. مسابقه در ۶ مرحله به طول ۲۴۲۸ کیلومتر انجام شد و در پایان آنری کورنه فرانسوی به مقام قهرمانی دست یافت. مسیر مسابقه مشابه دورهٔ پیشین بود و موریس گارن (قهرمان دورهٔ گذشته) با فاصلهٔ کمی با لوسین پوتیه به عنوان قهرمان مسابقه معرفی شد. ایپولیت اوکوتوریه نیز در ۴ مرحله پیروز شده بود. ولی پس از رسوایی های به بار آمده در مورد کمک گرفتن برخی رکابزنان از حمایت های بیرونی، ۱۲ رکابزن از جمله چهار نفر اول رده بندی نهایی و برندگان همهٔ مراحل، توسط اتحادیهٔ دوچرخه سواری فرانسه رد صلاحیت شدند. چهار ماه پس از پایان مسابقه، آنری کورنه که در رده بندی نهایی اولیه در رتبهٔ پنجم قرار گرفته بود، به عنوان برندهٔ تور اعلام شد. مشکلات رخ داده در این مسابقه، باعث شد دورهٔ بعدی تور با قوانین متفاوتی نسبت به دوره های ۱۹۰۳ و ۱۹۰۴ برگزار شود. برگزاری و تغییرات. تور دو فرانس ۱۹۰۳ موفقیت بزرگی بود و قرار شد دورهٔ بعدی در سال ۱۹۰۴ برگزار شود. مسیر و مراحل با دورهٔ گذشته یکسان بود. تنها تغییر نسبت به سال ۱۹۰۳ عدم اجازهٔ شرکت
رکابزنان به صورت تک مرحله بود. بخت های اصلی قهرمانی گارن، پوتیه و اوکوتوریه بودند. یکی از شرکت کنندگان، آنری پاره با سن ۵۰ سال بود که تاکنون مسن ترین رکابزن حاضر در تور دو فرانس بوده است. مسیر و مسابقه. تور ۱۹۰۴ مشابه دورهٔ پیشین در ۶ مرحله به طول ۲۴۲۸ کیلومتر برگزار شد. در بخش پایانی مرحلهٔ نخست، موریس گارن و لوسین پوتیه از سایر رکابزنان جدا شدند و با وجود این که توسط چهار مرد نقابدار مورد حمله قرار گرفتند، توانستند به ترتیب به عنوان نفر اول و دوم از خط پایان بگذرند. در مرحلهٔ دوم، آنتوان فوره در نزدیکی شهر خود رهبر مسابقه بود و حدود ۲۰۰ نفر از هوادارانش تلاش کردند از رقابت سایر رکابزنان جلوگیری کنند. در این حین، دست گارن آسیب دید و جووانی جربی بیهوش شد. فاوره نتوانست از این برتری تا پایان مرحله سود ببرد و در رقابت آخر خط، ایپولیت اوکوتوریه به پیروزی دست یافت. مرحلهٔ سوم از شهر نیم می گذشت و هواداران فردینان پایان (که در مرحلهٔ نخست از مسابقه اخراج شده بود) به سوی رکابزنان سنگ پرت کردند و مسیر را بستند. برخی رکابزنان مصدوم شدند. پس از نیم، پنج رکابزن از بقیه جدا شدند و در نهایت، اوکوتوریه با پشت سر گذاشتن آ
نری کورنه برندهٔ مرحله شد. مرحلهٔ چهارم بدون حادثهٔ خاصی برگزار شد و با پیروزی پوتیه به پایان رسید. مرحلهٔ پنجم نیز با پیروزی اوکوتوریه خاتمه یافت. در پایان این مرحله، گارن با برتری ۲۸ ثانیه ای نسبت به پوتیه رهبر مسابقه بود. در کیلومترهای آخر مرحلهٔ پایانی، اوکوتوریه، گارن و دورتینیاک فرار کردند. قرار بود خط پایان مسابقه در پارک دو پرنس باشد، ولی به دلیل بارش باران، برگزار کنندگان و رکابزنان توافق کردند که کیلومتر پایانی لغو شود و نتیجهٔ نهایی بر پایهٔ زمان های ثبت شده در ویل داوره اعلام شود. بنابراین اوکوتوریه برندهٔ مرحلهٔ پایانی اعلام شد. موریس گارن نیز با دوم شدن در این مرحله، قهرمانی تور را کسب کرد. بررسی مجدد و تغییر نتایج. در حین مسابقه، نه رکابزن به دلایلی از جمله استفادهٔ غیر قانونی از خودرو یا قطار، از مسابقه اخراج شدند. پس از شکایت هایی از سایر رکابزنان، اتحادیهٔ دوچرخه سواری فرانسه تحقیقاتی را آغاز کرد و پس از شنیدن شهادت شماری از رکابزنان و شاهدان، در دسامبر ۱۹۰۴ چهار نفر نخست رده بندی اصلی (که شامل برندگان همهٔ مراحل نیز می شد) یعنی موریس گارن، لوسین پوتیه، سزار گارن و ایپولیت اوکوتوریه را رد صل
احیت کرد. در مجموع ۲۹ رکابزن جریمه شدند. دلایل رد صلاحیت ها هرگز به صورت عمومی منتشر نشد. آنری کورنهٔ ۱۹ ساله که تور را در رتبهٔ پنجم به پایان رسانده بود، برندهٔ مسابقه اعلام شد و جوان ترین قهرمان تاریخ تور دو فرانس شد. پس از اعمال جرایم و رد صلاحیت ها تنها ۱۵ نفر در رده بندی نهایی، باقی ماندند. پیامد. پس از رسوایی های به بار آمده در تور ۱۹۰۴ آنری دگرانژ می خواست مسابقه را تعطیل کند؛ ولی نظرش تغییر کرد و تغییراتی در قوانین برای جلوگیری از تقلب رکابزنان اعمال شد: از سیستم امتیازی برای رده بندی تور دو فرانس ۱۹۰۵ استفاده شد. کورنه هفت بار دیگر در تور شرکت کرد، ولی هرگز نتوانست نقش خاصی در مسابقه داشته باشد.
ماشین نام یک کامپیوتر آزمایشی است که توسط هیولت پاکارد ساخته شده است. این به عنوان بخشی از یک پروژه تحقیقاتی برای توسعه نوع جدیدی از معماری کامپیوتر برای سرورها ایجاد شد. این طراحی بر معماری «محاسبات حافظه محور» متمرکز بود، جایی که NVRAM جایگزین DRAM سنتی و دیسک ها در سلسله مراتب حافظه شد. NVRAM قابل آدرس دهی بایتی بود و از هر CPU از طریق اتصال فوتونیک قابل دسترسی بود. هدف از این پروژه ساخت و ارزیابی این طرح جدید بود. نمای کلی سخت افزار. ماشین یک خوشه کامپیوتری با تعداد زیادی گره مجزا بود که روی یک پارچه حافظه متصل شده بودند. اتصال پارچه ای از سیلیکون فوتونیک مبتنی بر VCSEL با یک تراشه سفارشی به نام X1 استفاده می کرد. دسترسی به حافظه غیر یکنواخت است و ممکن است شامل چندین پرش باشد. پیش بینی می شد که ماشین ابتدا یک کامپیوتر در مقیاس رک با ۸۰ پردازنده و ۳۲۰ ترابایت حافظه متصل به فابریک باشد، با پتانسیل برای مقیاس بندی به محفظه های بیشتر تا 32 ZB. حافظه ضمیمه فابریک دارای کش منسجم نیست و به نرم افزار نیاز دارد تا از این ویژگی آگاه باشد. از آنجایی که قفل های سنتی نیاز به انسجام حافظه پنهان دارند، سخت افزار به پل ه
ا اضافه شد تا عملیات اتمی را در آن سطح انجام دهند. هر گره همچنین دارای مقدار محدودی از حافظه کش خصوصی محلی منسجم (۲۵۶ گیگابایت) است. ذخیره سازی و محاسبه در هر گره دارای حوزه های قدرت کاملاً مجزا بود. کل حافظه متصل به فابریک The Machine بیش از حد بزرگ است که نمی توان آن را در فضای آدرس مجازی پردازنده (که ۴۸ بیت عرض داشت) نگاشت کرد. راهی برای نگاشت پنجره های حافظه متصل فابریک به حافظه پردازنده مورد نیاز است؛ بنابراین، ارتباط بین SoC هر گره و مخزن حافظه از طریق یک مؤلفه "Z-bridge" مبتنی بر Fpga انجام می شود که نگاشت حافظه SoC محلی به حافظه متصل به فابریک را مدیریت می کند. Z-bridge با دو نوع مختلف آدرس سر و کار دارد: آدرس های Z منطقی ۵۳ بیتی و آدرس های Z 75 بیتی که به ترتیب اجازه آدرس دهی 8PB و 32ZB را می دهد.[۴] هر Z-bridge همچنین حاوی یک فایروال برای اعمال کنترل دسترسی بود. پروتکل اتصال داخلی توسعه داده شد و به عنوان نسل بعدی اتصال حافظه (NGMI) شناخته شد. این پروتکل به استاندارد باز Gen-Z تبدیل شد. Z-bridge با استفاده از PCIe به SoC متصل می شود و از تغییرات عمده نرم افزاری جلوگیری می کند. نمونه اولیه دستگاه نیم
ه رک در HPE Discover در لندن در سال ۲۰۱۶ رونمایی شد. هر گره حاوی SoCهای Broadcom/Cavium ThunderX2 مبتنی بر ARMv8-A بود. در مجموع 40 SoC 32 هسته ای وجود داشت. به دلیل در دسترس نبودن حافظه NVRAM مبتنی بر ممریستور کافی یا حافظه تغییر فاز، نمونه اولیه از ۱۶۰ ترابایت DRAM با پشتیبان باتری استفاده کرد. با وجود این شکست، معمار نرم افزار کیث پاکارد گفت که این «می تواند برای اثبات سایر بخش های طراحی قبل از تغییر استفاده شود». طبق گزارشها، همکاری HPE با SK Hynix برای توسعه NVRAM مبتنی بر ممریستور با مشکل های مالی و جهت گیری مواجه شد و آن ها با Sandisk روی RAM مقاومتی (ReRAM) برای ماشین کار می کردند. با توجه به پلتفرم بعدی، HPE در نظر گرفت که به DIMMهای Optane اینتل تبدیل شود "زمانی که مقادیر تولید در بازار موجود باشد. پلتفرم بعدی تخمین زد که نمونه اولیه رک ۲۴ تا ۳۶ کیلووات برق مصرف می کند. نمای کلی نرم افزار. دو پروژه بزرگ نرم افزاری برای ماشین ایجاد شد. نسخه آزمایشی لینوکس به نام Linux++ با تمام پیشرفت های لازم برای پیکربندی سخت افزار و کار با مدل های برنامه نویسی سنتی. این شامل پیکربندی پل، کنترل دسترسی و نقشه برداری
با استفاده از زیرسیستم DAX بود. به موازات آن، یک سیستم عامل جدید به نام کربن اعلام شد که از اصول اولیه برای استفاده کامل از یک کامپیوتر مبتنی بر NVRAM طراحی می شد. بارهای کاری اولیه برای The Machine شامل پایگاه داده درون حافظه، نرم افزار به سبک Hadoop و تجزیه و تحلیل داده های بزرگ در زمان واقعی بود.HPE ادعا کرد که یک طراحی محاسباتی مبتنی بر حافظه مانند ماشین می تواند "سرعت را تا ۸۰۰۰ برابر در مقایسه با سیستم های معمولی بهبود بخشد. در سیستم نمونه اولیه، حافظه متصل به پارچه سیستم توسط یک مؤلفه سرور مدیریتی «بالای رک» به نام The Libraria سازماندهی شد. کتابدار حافظه را به «قفسه هایی» از «کتاب های» ۸ گیگابایتی تقسیم کرد. حفاظت های سخت افزاری را می توان بر روی مرزهای کتاب پیکربندی کرد. یک "کتابچه" با حجم ۶۴ کیلوبایت نیز پشتیبانی شد. نقشه برداری حافظه توسط سیستم عامل انجام می شود، در حالی که کنترل های دسترسی برای حافظه توسط زیرساخت مدیریت سیستم ماشین به عنوان یک کل پیکربندی می شوند. نرم افزار باید بداند که خواندن حافظه متصل به پارچه می تواند خطاهای همزمان داشته باشد در حالی که نوشتن می تواند خطاهای ناهمزمان داشته ب