Payamvdn/NorthPersian_fa_wiki huggingface dataset:
ک رجیستر عمومی (rs) گرفته می شود یا یک " مقدار شیفت" ۵ بیتی (فیلد "sa"). ضرب و تقسیم. میپس I دستورهایی برای ضرب و تقسیم اعداد صحیح با علامت و بدون علامت دارد. عملوندهای این دستورها دو رجیستر عمومی اند و حاصل را در یک جفت رجیستر ۳۲ بیتی به نام های HI و LO ذخیره می کنند، آن ها ممکن است جدا از (و همزمان با) دستورهای دیگر CPU اجرا شوند. در ضرب نیمه های مرتبه بالا و مرتبه پایین حاصل ضرب ۶۴ بیتی به ترتیب در HI و LO ذخیره می شوند. در تقسیمُ خارج قسمت در LO و باقی مانده در HI نوشته می شوند. برای دسترسی به نتایج دو دستور (انتقال از HI و انتقال از LO) فراهم شده اند که محتویات HI و LO را در یک رجیستر عمومی کپی می کنند. این دستورها به هم پیوسته اند: خواندن HI و LO قبل از اتمام عمل جبری ای که در HIو LO خواهد نوشت میسر نیست. دو دستور دیگر (انتقال به HI و انتقال به LO) محتویات یک رجیستر عمومی را در HI و LO کپی می کند. کاربرد این دستورها در رسیدگی به استثنا هاست. با کمک آن ها مقادیر قبلی HI و LO را پس از رسیدگی به استثنا بازیابی می کنیم. بین دستورهایی که HI و LO را می خوانند باید دو دستور دیگر بیاید که در HI و LO نمی نویسند.
پرش و انشعاب. پس از تمام دستورهای کنترل جریان میسپ I یک شکاف تأخیر انشعاب می آید. اگر این شکاف با دستوری که کار مفیدی انجام دهد پر نشده باشد، یک دستور بی عمل در آن قرار می گیرد. دستورهای انشعاب میسپ I محتوای یک رجیستر عمومی (rs) را با صفر یا یک رجیستر عمومی دیگر (rt) به عنوان اعداد صحیح علامت دار مقایسه می کنند و اگر شرط تعیین شده برقرار باشد انشعاب می کنند. برای محاسبهٔ مقصد پرش، آفست ۱۶ بیتی دو بیت به چپ شیفت داده می شود، نتیجهٔ ۱۸ بیتی با علامت گستش داده می شود، و حاصل ۳۲ بیتی به حاصل جمع شمارندهٔ برنامه (آدرس دستور) و ۸ اضافه می شود. پرش ها دو نوع اند: مطلق و غیر مستقیم. پرش های مطلق ("پرش" و "پرش و پیوند") برای محاسبهٔ آدرس مقصد instr_index را دو بیت به چپ شیفت می دهند و حاصل را به ۴ بیت مرتبه بالای آدرس دستوری که در شکاف تأخیر انشعاب آمده پیوند می زنند. پرش های غیرمستقیم آدرس دستور مقصد را از یک رجیستر عمومی (rs) می گیرند. آدرسی که در رجیستر است باید بر اساس کلمه تراز شده باشد، وگرنه پس از آن که دستوری که در شکاف تأخیر انشعاب قرار دارد اجرا شود یک استثنا پرتاب می شود. دستورهای انشعاب و پرشی که پیوند بر
قرار می کنند (به غیر از "پرش و پیوند رجیستر") آدرس بازگشت را در رجیستر عمومی ۳۱ ذخیره می کنند. دستور "پرش و پیوند رجیستر" اجازه می دهد آدرس برگشت در هر رجیستر عمومی قابل استفاده ای ذخیره شود. استثنا. میپس I برای نرم افزارها دو دستور درتاب استثنا دارد: فراخوانی سیستمی و نقطه توقف. فراخوانی سیستمی توسط نرم افزارهای کاربری برای فراخوانی کرنلی استفاده می شود؛ و نقطه توقف برای انتقال کنترل به یک اشکال زدا (به انگلیسی: debugger) از طریق رسیدگی کننده استثنائات کرنل به کار می رود. هر دو دستور دارای بخش کد ۲۰ بیتی هستند که می توانند حاوی اطلاعات مختص محیط سیستم عامل برای رسیدگی کننده استثنائات باشند. دستورهای نقطه شناور (FPU). میپس دارای ۳۲ رجیستر نقطه شناور است. دو رجیستر برای اعداد دقت دوگانه (double precision) با هم جفت شده اند. رجیسترهای فرد تنها به عنوان بخشی از یک جفت رجیستر دقت دوگانه قابل استفاده اند، نه برای عملیات جبری یا انشعاب. در نتیجه برای اکثر دستورها ۱۶ رجیستر قابل استفاده موجود است (انتقال ها/کپی ها و باگذاری ها/ذخیره سازی ها تحت تأثر قرار نمی گیرند). عملیات جبری. دقت یگانه (single precision) با پسوند
s. نشان داده می شود و دقت دوگانه با پسوند d. نشان داده می شود. میپس II. میپس II شکاف تأخیر بارگذاری را حذف کرد و مجموعه های مختلفی از دستورها را اضافه کرد. دستورهایی برای پردازش چندگانه با حافظه مشترک، بارگذاری کلمهٔ پیوندیافته و ذخیرهٔ کلمهٔ مشروط اضافه کرد. مجموعه ای از دستورهای دام اگر شرط اضافه شد. این دستورها در صورت برقراری شرط باعث استثنا می شوند. برای تمام دستورهای انشعاب موجود نسخه های انشعاب گونه ای اضافه شد که هنگام انشعاب دستورهای داخل شکاف تأخیر انشعاب را اجرا می کنند. در برخی موارد این دستورها با ایجاد امکان قرار دادن دستورهای مفید در شکاف تأخیر انشعاب باعث بهبود عملکرد می شوند. دستورهای بارگذاری و ذخیرهٔ دوکلمه برای COP1 – 3 اضافه شد. همانند دستورهای دسترسی حافظهٔ دیگر، در این بارگذاری ها و ذخیره ها دوکلمه باید به طور طبیعی تراز شده باشد. همچنین دستورهای مختلفی به مجموعه دستورهای پردازنده کمکی نقطه شناور اضافه شد. یک دستور جذر نقطه شناور سازگار با IEEE754 اضافه شد. این دستور از هردو نوع عملوند دقت یگانه و دقت دوگانه پشتیبانی می کند. مجموعه دستورهایی برای تبدیل اعداد نقطه شناور دقت یگانه و دقت
دوگانه به کلمات ۳۲ بیتی اضافه شد. این دستورها این امکان را فراهم می کردند که حالت گرد کردن IEEE به جای کنترل نقطه شناور و رجیستر وضعیت توسط دستورها مشخص شود و به این وسیلهٔ دستورهای تبدیل موجود را کامل تر کردند. ریزپردازنده R6000 از شرکت MIPS Computer Systemsر (۱۹۸۹) اولین پیاده سازی میپس II است. این ریزپردازنده برای سرورها طراحی شد. R6000 توسط Bipolar Integrated Technology ساخته و به بازار عرضه شد، اما با شکست تجاری مواجه شد. در اواسط دهه ۱۹۹۰، بسیاری از پردازنده های جدید ۳۲ بیتی میپس برای سیستم های جاسازی شده، پیاده سازی میپس II بودند، زیرا با معرفی معماری میپس III ی ۶۴ بیتی در ۱۹۹۱ میپس II تا معرفی میپس ۳۲ در ۱۹۹۹ جدیدترین معماری میپس ۳۲ بیتی باقی ماند. میپس III. میپس III یک توسیع سازگار با گذشته از میپس II است که پشتیبانی از عملیات اعدادصحیح آدرس دهی ۶۴ بیتی حافظه را اضافه کرده است. نوع دادهٔ ۶۴ بیتی دوکلمه نامیده می شود، و میپس III رجیسترهای عمومی، رجیسترهای HI/LO، شمارندهٔ برنامه را به ۶۴ بیت توسعه داد تا بتواند از آن پشتیبانی کند. دستورهای جدیدی برای بارگذاری و ذخیرهٔ دوکلمه ها، انجام جمع، تفریق، ضرب و
تقسیم اعداد صحیح و همچنین عملیات های شیفت بر روی آن ها و انتقال دوکلمه ها بین رجیسترهای عمومی و HI/LO اضافه شد. دستورهای موجود که در اصل برای عمل کردن بر روی کلمه های ۳۲ بیتی تعریف شده بودند، هرجا نیاز بود بازتعریف شدند تا بتوانند حاصل های ۳۲ بیتی را با علامت توسعه دهند و اکثر دستورها بتوانند با کلمه ها و دوکلمه ها یکسان برخورد کنند. از میان این دستورهای بازتعریف شده می توان به "بارگزاری کلمه" اشاره کرد. در میپس III این دستور کلمه ها را با علامت به ۶۴ بیت توسعه می دهد. برای کامل کردن "بارگزاری کلمه"، نسخه ای اضافه شد که با صفر توسعه می دهد. ناتوانی قالب R در مشخص کردن مقدار کامل شیفت برای شیفت های ۶۴ بیتی (فیلد ۵ بیتی آن برای مقدار شیفت بسیار کوتاه تر از آن است مقدار شیفت برای دوکلمه ها را نشان دهد) باعث شد میپس III سه نسخه ۶۴ بیتی از هر دستور شیفت میپس I ارائه دهد. اولین نسخه، نسخهٔ ۶۴ بیتی دستورهای شیفت اصلی است، که برای مشخص کردن مقدار شیفت های ۰ تا ۳۱ بیتی استفاده می شود. دومین نسخه مشابه اولی است، اما به مقدار فیلد مقدار شیفت ۳۲۱۰ می افزاید تا مقدارهای ثابت شیفت ۳۲ تا ۶۴ بیت را بتوان مشخص کرد. نسخهٔ سوم
مقدار شیفت را از ۶ بیت مرتبهٔ پایین یک رجیستر عمومی به دست می آورد. میپس III سطوح امتیاز کرنل و کاربر که از قبل موجو بودند یک سطح "ناظر" افزود. این قابلیت تنها پردازندهٔ کنترل سیستم تعریف شده در پیاده سازی (پردازندهٔ کمکی ۰) را تحت تأثیر قرار داد. میپس III پشتیبانی از پردازنده کمکی ۳ (CP3) را حذف کرد، و آپ کد آن را برای دستورهای دوکلمهٔ جدید استفاده کرد. پردازنده های کمکی باقی مانده دستورهایی برای انتقال دوکلمه ها بین رجیسترهای پردازنده کمکی و رجیسترهای عمومی به دست آوردند. رجیسترهای عمومی شناور (FGRs) به ۶۴ بیت توسعه یافتند و دیگر نیازی به دستورهایی برای محدود کردن استفاده از رجیسترها تنها به تعداد زوج وجود نداشت. این با نسخه های قبلی این معماری سازگار نبود؛ برای اداره کردن واحد نقطه شناور (FPU) میپس III در یک حالت سازگار با میپس I و II، یک بیت در رجیستر کنترل/وضعیت نقطه شناور استفاده می شود. رجیسترهای کنترل نقطه شناور توسعه نیافتند تا سازگاری حفظ شود. تنها دستورهای نقطه شناور اضافه شده دستورهای کپی دوکلمه ها بین CPU و FPU، تبدیل اعداد نقطه شناور دقت یگانه و دوگانه به دوکلمه های صحیح و برعکس هستند. ریزپرداز
ندهٔ R4000 شرکت MIPS Computer Systems، (در سال ۱۹۹۱) اولین پیاده سازی میپس III بود. این ریزپردازنده برای استفاده در کامپیوترهای شخصی، استگاه کاری، و سرور طراحی شده بود.MIPS Computer Systems به شدت معماری میپس و R4000 را ترویج می داد، و کنسرسیوم محیط محاسباتی پیشرفته (ACE) را برای پیشبرد استاندارد محاسبهٔ ریسک پیشرفته (ARC) اش ایجاد کرد، که هدف ان جا انداختن میپس به عنوان پلتفورم غالب برای محاسبات شخصی بود. ARC چندان موفقیتی در کامپیوترهای شخصی پیدا نکرد، اما R4000 (و R4400 مشتق آن) به طور گسترده در کامپیوترهای استگاه کاری و سرور استفاده می شد، به خصوص توسط بزرگ ترین کاربر آن Silicon Graphics. سایر کاربردهای R4000 شامل سیستم های جاگذاری شده پیشرفته و سوپر کامپیوترها می باشند. پس از گذر زمان میپس III توسط تعدادی ریزپردازندهٔ جاگذاری شده پیاده سازی شد. ریزپردازندهٔ R4600 شرکت Quantum Effect Design (سال ۱۹۹۳) و مشتقات آن به طور گسترده در سیستم های جاگذاری شدهٔ پیشرفته و ایستگاه های کاری ابتدایی و سرورها استفاده می شدند. ریزپردازندهٔ R4200 شرکت MIPS Technologies (سال ۱۹۹۴) برای سیستم های جاگذاری شده، لپ تاپ ها و ک
امپیوترهای شخصی طراحی شد. یک مشتق آن، R4300i، ساخته شده توسط NEC Electronics، در کنسول بازی نینتندو ۶۴ استفاده شد. نینتندو ۶۴ در کنار پلی استیشن از بزرگ ترین استفاده کننده های پردازنده های معماری میپس در میانهٔ دهه ۱۹۹۰ بودند. میپس IV. میپس IV چهارمین نسخهٔ معماریست. این معماری یک فوق مجموعهٔ میپس III و با تمام نسخه های موجود میپس سازگار است. انگیزهٔ اصلی طراحی میپس IV بهبود عملکرد نقطه شناور (FP) بود. برای بهبود دسترسی به عملوندها، یک حالت آدرس دهی اندیس گذاری شده (پایه + اندیس که منبع هردو رجیسترهای عمومی است) برای بارگذاری ها و ذخیره سازی های FP اضافه شد، دستورهای فراخوانی زودرس نیز برای انجام فراخوانی زودرس حافظه و مشخص کردن راهنماهای کش (این ها هر دو حالت آدرس دهی وایه + آفست و پایه + اندیس را پشتیبانی می کردند) اضافه شد. میپس IV قابلیت های گوناگونی برای بهبود موازی کاری در سطح دستورها اضافه کرد. برای سبک کردن بار گلوگاهی که در اثر یک بیت شرطی به وجود می آید، هفت بیت کد شرطی به رجیسترهای نقطه شناور کنترل و وضعیت اضافه شدند، و مجموع را به هشت رساندند. دستورهای مقایسه و انشعاب FP بازتعریف شدند تا بتوانند م
شخص کنند کدام بیت شرطی نوشته یا خوانده می شود (به ترتیب)؛ و شکاف تأخیر بین یک انشعاب FP که یک بیت شرطی را می خواند و مقایسه FP قبلی که آن بیت را نوشته است حذف شد. پشتیبانی از پیش بینی جزئی در قالب دستورهای انتقال شرطی برای هردوی رجیسترهای عمومی و نقطه شناور اضافه شد؛ و یک پیاده سازی می توانست بین استثنائات دقیق یا مبهم تله های IEEE 754 انتخاب کند. میپس IV دستورهای جبری FP جدیدی برای هردوی اعداد نقطه شناور دقت یگانه و دوگانه اضافه کرد: ترکیب جمع یا تفریق با ضرب، معکوس، معکوس ریشهٔ دوم. دستورهای ترکیب جمع یا تفریق و ضرب نقطه شناور یک یا دو گردکردن انجام می دهند (این امر در پیاده سازی تعریف می شود)، به ترتیب برای رسیدن به دقت مورد نیاز IEEE754 یا رفتن فراتر از آن. دستورهای نقطه مشترک معکوس و معکوس ریشه دوم از دقت مورد نیاز IEEE754 پیروی نمی کنند. و نتایج آن ها با دقت مورد نیاز در یک یا دو واحد جایگاه آخر اختلاف دارد (در پیاده سازی تعریف می شود). این دستورها هنگامی کاربرد دارند که تأخیر دستور مهم تر از دقت آن است. اولین پیاده سازی میپس IV چیپست ریزپردازندهٔ R8000 شرکت MIPS Technologies بود (۱۹۹۴). طراحی R8000 در
شرکت .Silicon Graphics,inc آغاز شد و تنها در ایستگاه های کاری و سرورهای پیشرفته برای کاربردهای علمی و فنی که در آن کارایی بالا در بار کاری نقطه شناور زیاد مهم بود. پیاده سازی های بعدی R10000 از شرکت MIPS Technologies (سال ۱۹۹۶) و R5000 از شرکت Quantum Effect Devicex (سال ۱۹۹۶) و RM7000 (سال ۱۹۹۸) بود. R10000، که توسط NEC Electronics و Toshiba ساخته و به بازار عرضه شد، و مشتقات آن توسط NEC و Pyramid Technology و .Silicon Graphics,inc و Tandem Computers (در میان دیگر شرکت ها) در ایستگاه های کاری، سرورها و ابررایانه ها به کار رفت. R5000 و R7000 در سیستم های جاگذاری شده پیشرفته شده، رایانه های شخصی و ایستگاه های کاری و سرورهای ابتدایی به کار رفت. یک مشتقات R5000 از Toshiba، ریزپردازندهٔ R5900، در Emotion Engine شرکت Sony Computer Entertainment در کنسول PlayStation 2 آن شرکت استفاده. میپس V. معرفی شده ار ۲۱ اکتبر ۱۹۹۶ در سمینار میکروپروسسور سال ۱۹۹۶ همراه با افزونهٔ Digital Media Extensions یا MDMX، میپس V برای بهبود عملکرد تحولات گرافیکی سه بعدی طراحی شد. در میانهٔ دهه ۱۹۹۰، یک کاربرد اصلی ریزپردازنده های غیر جاگ
ذاری شدهٔ میپس، ایستگاه های کاری گرافیکی SGI بود. میپس V با افزونهٔ اعداد صحیح MDMX تکمیل شد تا یک سیستم کامل برای بهبود عملکرد برنامه های گرافیک سه بعدی فراهم آورد. هیچگاه برای میپس V پیاده سازی ای معرفی نشد. در ۱۲ مه ۱۹۹۷، شرکت SGI خبر از ریزپردازنده های «H1» (ملقب به «Beast») و «H2» (ملقب به «Captain») داد. اولی قرار بود اولین پیاده سازی میپس V باشد، و بنا بود در نیمهٔ اول ۱۹۹۹ معرفی شود. پروژه های «H1» و «H2» بعدها ترکیب شده و در نهایت در سال ۱۹۹۸ لغو شدند. با این که هیچ پیاده سازی ای از میپس V وجود ندارد، میپس ۶۴ توزیع ۱ (۱۹۹۹) بر پایهٔ آن است تمام قابلیت های آن را در یک پردازندهٔ کمکی ۱ اختیاری (FPU) به نام Paired-Single حفظ کرده است. میپس V نوع دادهٔ جدیدی معرفی کرد، یگانه جفت شده (PS)، که متشکل است از دو عدد نقطه شناور دقت یگانه (۳۲ بیتی) که در رجیسترهای ۶۴ بیتی نقطه شناور موجود ذخیره شده اند. صورت های دیگری از دستورهای نقطه شناور موجود برای عملیات جبری، مقایسه و انتقال شرطی اضافه شدند تا با این نوع داده به صورت SIMD کار کنند. دستورهای جدیدی برای بارگذاری، بازآرایی و تبدیل داده های PS اضافه شد. این او
لین مجموعه دستور برای استفاده از SIMD نقطه شناور با منابع موجود بود. میپس ۳۲/میپس۶۴. هنگامی که MIPS Technologies در سال ۱۹۹۸ از Silicon Graphics خارج شد، باری دیگر بر بازار جاگذاری شده تمرکز کرد. تا میپس V، هر نسخهٔ جدید فوق مجموعه از نسخه قبلی بود، اما این ویژگی مشکل ساز شد، و تعریف معماری برای تعریف معماری ۳۲ بیتی و ۶۴ بیتی تغییر یافت: میپس ۳۲ و میپس ۶۴، هر دو در سال ۱۹۹۹ معرفی شدند. میپس۳۲ بر پایهٔ میپس II است همراه با برخی قابلیت های اضافه از میپس III، میپس IV و میپس V؛ میپس ۶۴ بر پایهٔ میپس V است. NEC و Toshiba و SiByte (که بعدها به مالکیت Broadcom درآمد) هرکدام به محض اعلام خبر میپس ۶۴ مجوزهای آن را گرفتند. از آن موقع به بعد Philips و LSI Logic و IDT و .Raza Microelectronics, Inc و Cavium و Loongson Technology و Semiconductor Ingenic نیز به آن ها پیوستند. میپس۳۲/میپس۶۴ توزیع ۱. اولین توزیع میپس۳۲، بر اساس میپسII، انتقال شرطی، دستورهای زودرس و سایر ویژگی های خانواده های R4000 و R5000 پردازنده های ۶۴ بیتی را اضافه کرد. اولین اولین توزیع میپس۶۴ یک حالت میپس۳۲ برای اجرای کدهای ۳۲ بیتی اضافه کرد. دستورهای MU
L و MADD (ضرب جمع) که قبلاً در برخی از پیاده سازی ها در دسترس بود، به ویژگی های میپس۳۲ و میپس۶۴ اضافه شد، همان طور نیز دستورهای کنترل کش. میپس۳۲/میپس۶۴ توزیع ۵. در ۶ دسامبر ۲۰۱۲ اعلام شد. دلیل پرش از توزیع ۳ به ۵ آن است که عدد چهار در بسیاری از فرهنگ های آسیایی نحس تلقی می شود. میپس۳۲/میپس۶۴ توزیع ۶. میپس۳۲/میپس۶۴ توزیع ۶ در ۲۰۱۴ موارد زیر را اضافه کرد: دستورهای کم کاربرد حذف شده رمزنگاری دستورها را بازآر است، تا فضا برای توسعه در آینده باز کند. میکرومیپس. معماری های میکرومیپس۶۴/۳۲ فوق مجموعه های معماری های میپس۳۲ و میپس۶۴ اند (به ترتیب) و برای جایگزینی افزونهٔ تخصصی میپسe۱۶ طراحی شده اند. یک ایراد میپسe۱۶ این است که پیش از پردازش هرکدام از دستورهای ۱۶ بیتی اش نیازمند یک تغییر حالت است. میکرومیپس از پراستفاده ترین دستورهای ۳۲بیتی نسخه هایی دارد که به صورت دستورهای ۱۶ بیتی کدگذاری شده اند. این امر اجازه می دهد برنامه ها دستورها ۱۶ و ۳۲ بیتی را بدون نیاز به تغییر حالت مخلوط کنند. میکرومیپس به همراه میپس۶۴/۳۲ توزیع ۳ معرفی شد، و هر توزیع میپس ۶۴/۳۲ بعد از آن یک نسخهٔ میکرومیپس۶۴/۳۲ متناظر دارد. یک پردازنده ممکن
است میکرومیپس۶۴/۳۲ را پیاده سازی کند یا هردو میکرومیپس ۶۴/۳۲ و زیرمجموعه میپس۶۴/۳۲ متناظر با آن را. از میپس ۶۴/۳۲ به بعد، پشتیبانی میپسe۱۶ به پایان رسید و میکرومیپس تنها فرم فشرده سازی کد در میپس است. افزونه های تخصصی. ممیپس ۳۲ و میپس۶۴ پایه هردو می توانند تعدادی افزونه های معماری اختیاری بپذیرند، که به آن ها کلاً "افزونه های تخصصی"(ASEs) گفته می شود. این ASEها ویژگی هایی فراهم می کنند که بازده و عملکرد را در بارهای کاری خاصی مانند پردازش سیگنال دیجیتال را بهبود می بخشد. میپس MCU. عملکرد در کاربردهای مربوط به میکروکنترلرها را بهبود می بخشد. MCU ASE (افزونه تخصصی) برای بهبود بخشیدن پشتیبانی کنترل کنندهٔ وقفه توسعه داده شده، تأثیر وقفه را کاهش می دهد و کار کنترل ورودی خروجی ثانوی که معمولاً در طراحی سیستم های میکروکنترلر مورد نیاز است بهبود می بخشد. میپس۱۶. میپس۱۶ یک افزونهٔ تخصصی برای میپس I تا V است و توسط LSI Logic و MIPS Technologies طراحی و در ۲۱ اکتبر ۱۹۹۶ به همراه اولین پیاده سازی اش، پردازنده TinyRISC از شرکت LSI Logic معرفی شد. و به دنبال آن شرکت های NEC Electronics و Philips Semiconductors و Toshiba (
و غیره) مجوز آن را خریداری کرده؛ و آن را به عنوان یک افزونه برای معماری های میپس I، میپس II و III پیاده سازی کردند. میپس ۱۶ با استفاده از دستورهای ۱۶ بیتی به جای ۳۲ بیتی اندازهٔ برنامه را تا ۴۰٪ کاهش می دهد، همچنین بازده انرژی و سرعت کش را بهبود می بخشد و از نظر کارکرد معادل معماری پایه اش است. این معماری توسط ابزارهای توسعهٔ نرم افزاری و سخت افزاری شرکت MIPS Technologies و شرکت های دیگر پشتیبانی می شود. میپس e16. میپس e۱۶ نسخهٔ بهبود یافتهٔ میپس۱۶ است و در آغاز توسط میپس۳۲ و میپس۶۴ توزیع ۱ پشتیبانی می شد میپس۲e16. میپس۲e۱۶ نسخه ای بهبود یافته از میپس۱۶ است که توسط میپس۳۲ و میپس۶۴ پشتیبانی می شود (تا توزیع ۵). توزیع ۶ آن را با میکرومیپس جایگزین کرد. میپس DSP. افزونهٔ تخصصی DSP یک افزونهٔ اختیاری برای میپس۳۲/میپس۶۴ توزیع ۲ و مجموعه دستورهای جدیدتر است و می تواند برای شتاب بخشیدن به گسترهٔ وسیعی از محاسبات «رسانه ای»، مشخصاً صدا و تصویر، به کار رود. ماژول DSP شامل یک مجموعه دستور و وضعیت خط لولهٔ اعداد صحیح است و نیاز به منطق اضافهٔ حداقلی برای پیاده سازی در هسته های پردازندهٔ میپس دارد. ویرایش ۲ این ASEدر نیمه
ٔ دوم ۲۰۰۶ معرفی شد. این ویرایش دسترهای جدیدی به ASE اصلی اضافه می کند، اما از هر نظر دیگر با آن سازگار بازگشتی است. برخلاف اکثر معماری های میپس، این معماری نسبتاً مجموعه ای غیرعادی از عملیات است، که بسیاری از آن ها به خاطر ارتباطشان با برخی الگوریتم های کلیدی انتخاب شده اند. ویژگی های اصلی جدید آن (در قیاس با میپس۳۲ اصلی): برای استفاده از افزونهٔ تخصصی میپس DSP، می توان: از تاریخ ۳۱ مه ۲۰۰۵ لینوکس 2.6.12-rc5 پشتیبانی از افزونهٔ تخصصی DSP را اضافه کرد. دقت شود برای آن که بتوان واقعاً از افزونهٔ تخصصی DSP استفاده کرد یک زنجیره ابزار که از این افزونه پشتیبانی می کند مورد نیاز است. GCC از قبل از DSP و DSPr2 پشتیبانی می کند. معماری میپس SIMD. افزونه هایی از مجموعه دستورهایی که برای شتاب بخشیدن به محاسبات چندرسانه ای طراحی شده اند. مجازی سازی میپس. فناوری مجازی سازی پشتیبانی شده توسط سخت افزار چندریسمانی میپس. هر هستهٔ چندریسمانی میپس می تواند تا دو VPE (عنصر پردازش مجازی) را پشتیبانی کند. این VPEها یک خط لوله و همچنین منابع سخت افزاری دیگر را بین خود تقسیم می کنند. با این حال، از آنجا که هر VPE حاوی یک کپی کامل ا
ز وضعیت پردازنده از دید سیستم نرم افزاری است، یک سیستم عامل لینوکس SMP هر VPE را به عنوان یک پردازندهٔ مستقل می بیند. برای کاربردهای پردازش ریسمان ریزبخش تر، هر VPE می تواند تا نه TC اختصاص یافته میان دو VPE را پشتیبانی کند. TCها می توانند از یک واحد اجرای مشترک استفاده کنند اما هرکدام شمارندهٔ برنامه و فایل رجیستر هستهٔ خودشان را دارند تا هرکدام بتواند به یک ریسمان از نرم افزار رسیدگی کند. معماری میپس MT امکان اختصاص چرخه های پردازنده به ریسمان ها را فراهم می کند و اولویت ریسمان های مربوطه را با بلوک مدیریت کیفیت خدمات (QoS) اختیاری تنظیم می کند. این مسئله دو سازوکار اولویت بندی برای تعیین جریان اطلاعات در گذرگاه در اختیار می گزارد. اولین سازوکار به کاربر امکان اولویت دادن یک ریسمان نسبت به دیگری را می دهد. دومین سازوکار برای اختصاص دادن کسر خاصی از چرخه ها به یک ریسمان خاص استفاده می شود. ادغام کاربرد هردو سازوکار اجازه می دهد تا پهنای باند را به طور بهینه به مجموعه ای از ریسمان ها اختصاص داد، و کنترل بهتری بر روی تأخیرها داشت. در سیستم های بی درنگ، جبرگرایی در سطح سیستم اهمیت بسیار بالایی دارد، و بلوک QoS
افزایش قابلیت پیش بینی رفتار سیستم را تسهیل می کند. طراحان سخت افزار سیستم های پیشرفته می توانند به جای بلوک استاندارد QoS شرکت MIPS Technologies از بلوکی که مشخصاً بر کاربرد آن ها منطبق شده است استفاده کنند. امروزه ریزپردازنده های تک ریسمانی هنگام انتظار برای دسترسی به حافظه چرخه های بسیاری را تلف می کنند، و در نتیجه کارکرد سیستم را به میزان قابل ملاحظه ای کاهش می دهند. استفاده از چندریسمانی اثر تأخیر حافظه را با افزایش استفاده از پردازنده می پوشاند. هنگامی که یک ریسمان متوقف می شود، ریسمان های دیگر فوراً به خط لوله داده داده و اجرا می شوند، و نتیجهٔ آن افزایش قابل توجه عملکرد در تمام برنامه است. کاربر می تواند مقدار مشخصی از پهنای باند را به کارهای بی درنگ و در نتیجه یک کیفیت خدمات (QoS) تضمین شده به دست بیاورد. فناوری MT میپس داعم بر پیشرفت ریسمان ها نظارت می کند و به صورت پویا اصلاحات لازم را انجام می دهد تا الزامات بی درنگ را برآورده کند یا از آن ها فراتر رود. یک خط لولهٔ پردازنده در هنگام توافق های وابسته یا از دست رفتن کش می تواند با تعویض ریسمان ها به ۸۰ تا ۹۰ درصد بهره برداری برسد. نتیجهٔ همهٔ این ها
افزایش قابل توجه قابلیت پاسخ گویی و در نتیجه بهبود تجربهٔ کاربری یک وسیلهٔ همراه است. میپس هوشمند. میپس هوشمند یک افزونهٔ تخصصی (ASE) طراحی شده توسط Gemplus International و MIPS Technologies است. این افزونه عملکرد نرم افزارهای کارت هوشمند را بهبود می بخشد و مصرف حافظهٔ آن ها را کاهش می دهد. میپس هوشمند از آنجا که کارت های هوشمند نیاز به توانایی های پردازنده های میپس۶۴ ندارند، تنها توسط میپس۳۲ پشتیبانی می شود. تعداد کمی از کارت های هوشمند از میپس هوشمند استفاده می کنند. شبیه سازها. پلتفورم های مجازی باز (OVP) شامل شبیه ساز غیرتجاری آزادانه در دسترس OVPsim، یک کتابخانه از مدل های پردازنده ها، لوازم جانبی و پلتفورم ها، و APIهایی که به کاربر امکان توسعهٔ مدل های خود را می دهد، می شوند. مدل های موجود در کتابخانه متن بازاند، به زبان C نوشته شده اند، شامل هسته های ۳۲ بیتی میپس 4K و 24K و 34K و 74K و 1004K و 1074K و M14K و microAptiv و interAptiv و proAptiv و سری هسته های میپس ۶۴ بیت 5K می شوند. Imperas این مدل ها را تولید کرده و نگه داری می کند و به همراه MIPS Technologies آن ها تست شده اند و علامت MIPS-Verified (t
m) دریافت کردند. برخی پلتفورم های نمونهٔ بر پایه میپس دارای هردو محیط فلزی ساده و پلتفورم هایی برای راه اندازی ایمیج های باینری دستکاری نشدهٔ لینوکس هستند. این برابرسازهای پلتفورم هم به صورت سورس و هم باینری در دسترس هستند و سریع، مجانی و غیرتجاری اند و استفاده از آن ها آسان است. OVPsim توسط Imperas توسعه یافته و نگه داری می شود. بسیار سریع است (صدها میلیون دستور در ثانیه) و برای رسیدگی به معماری ها و سیستم های چندهسته ای همگن و غیرهمگن ساخته شده است. یک شبیه ساز مجانی میپس۳۲ (نسخه های قبلی تنها R2000/R3000 را شبیه سازی می کردند) برای استفاده های آموزشی به نام SPIM در دسترس است. EduMIPS64 یک شبیه ساز CPU میپس بین پلتفرمی گرافیکی GPL است که به زبان Java/Swing نوشته شده است. این شبیه ساز از زیرمجموعهٔ گسترده ای از میپس۶۴ ISA پشتیبانی می کند و به کاربر امکان می دهد که بتواند به صورت گرافیکی ببیند هنگامی که یک برنامهٔ اسمبلی توسط CPU اجرا می شود در خط لوله چه اتفاقی می افتد. MARS برابرساز میپس بر پایهٔ رابط کاربر گرافیکی دیگری است که برای استفاده در آموزش، مشخصاً برای استفاده با Computer Organization and Design ه
نسی، طراحی شده است. WebMIPS یک شبیه ساز میپس مبتنی بر مرورگر همراه با ارائهٔ تصویری یک پردازندهٔ خط لوله ای معمولی است. این شبیه ساز برای ردگیری رجیسترها هنگام اجرای گام به گام بسیار مفید است. برابرساز آزاد پیشرفته تری در GXemul (که قبلاً به عنوان پروژه mips64emul شناخته می شد) و پروژه های QEMU در دسترس اند. این ها ریزپردازنده های میپس III و میپس IV مختلف را افزون بر تمام سیستم های کامپیوتری ای که از آن ها استفاده می کنند، شبیه سازی می کنند. شبیه سازهای تجاری به ویژه برای استفادهٔ جاگذاری شدهٔ میپس موجود هستند، به عنوان مثال Wind RiverSimics (میپس 4Kc و 5Kc همچنین PMC RM9000 و QED RM7000 و Broadcom/Netlogic ec44000 وCavium Octeon I) و Imperas (تمام هسته های میپس۳۲ و میپس۶۴) VaST Systems (پردازنده های R3000 و R4000) و CoWare (میپس 4KE، میپس 24K، میپس 25Kf، و میپس 34K). WepSIM یک شبیه ساز مبتنی بر مرورگر است که یک زیرمجموعه از دستورهای میپس در آن ریز برنامه ریزی شده است. این شبیه ساز در یادگیری چگونگی عملکرد یک CPU مفید است (روتین های میپس، دام ها، توقف ها، فراخوانی های سیستمی و غیره ریز برنامه ریزی شده اند)
سامانه های مقیاس فوق وسیع (به انگلیسی: Ultra-large-scale system یا به اختصار ULSS) عبارتی است که در علوم رایانه، مهندسی نرم افزار و مهندسی سامانه ها برای اشاره به سامانه های نرم افزاری است که به شکل بی سابقه ای دارای حجم زیادی از سخت افزار، کد برنامه، کاربر و اطلاعات است به کار می رود.
در مباحث ذخیره سازی، سیستم فایل ژورنالی به سیستم فایلی می گویند که تغییرات را قبل از اعمال کردن در سیستم فایل اصلی در ناحیه مخصوصی به نام "ژورنال" پیگیری و نگه داری می کند. اغلب اوقات، ناحیه ژورنال، ناحیه ای از سیستم فایل است که وقایع و تغییرات به صورت گردشی در آن ثبت می شوند. بدین ترتیب، در هنگام پیش آمدن مشکلی برای سیستم فایل همانند قطع شدن برق، سیستم فایل با کمترین احتمال خرابی می تواند به سرعت آماده به کار شود.
مگیت شرکت خدمات مهندسی بریتانیایی است، که در زمینه ارائه سیستم ها و تجهیزات فناوری هوافضا و صنایع جنگ افزاری فعالیت می کند. شرکت مگیت در سال ۱۹۴۷ در هلیفکس (یورکشایر غربی) تأسیس شد و در حال حاضر دفتر مرکزی آن در فرودگاه بورنموث، شهر دورست، در جنوب غربی انگلستان قرار دارد. بخشی از سهام این شرکت () در بازار بورس لندن دادوستد می شود.
دی تریس یک چارچوب جامع برای ردیابی پویای نرم افزارها است. این چارچوب، به منظور خطایابی و اشکال زدایی نرم افزارها و هسته سیستم عامل در سیستم های عملیاتی به روشی بی درنگ بکار می رود. دی تریس توسط شرکت سان مایکروسیستمز توسعه یافته است. دی تریس در اصل برای برای سیستم عامل سولاریس طراحی شد، سپس به صورت یک نرم افزار آزاد و تحت پروانه توسعه و توزیع مشترک منتشر گشت و امروزه به چندین سیستم عامل شبه یونیکس دیگر از جمله اوراکل لینوکس، فری بی اس دی، نت بی اس دی و مک اواس ده پورت شده است. از دی تریس می توان برای بدست آوردن اطلاعات کلی دربارهٔ یک سیستم در حال اجرا استفاده کرد. از جمله میزان حافظه سیستم، زمان پردازنده و منابع مربوط به سیستم فایل و شبکه که فرایندهای در حال اجرا در حال مصرف کردن آنها هستند. همچنین به کمک دی تریس می توان به اطلاعات جزئی تری همچون آرگومان هایی که یک تابع خاص با آنها فراخوانی شده، لیست فرایندهایی که به یک فایل خاص دسترسی دارند و … را بدست آورد.