# La tecnica dei correlatori digitali -prima parte-
## Struttura di un correlatore digitale

Un correlatore digitale è costituito da due blocchi funzionali:

### Primo blocco (Filtri di precorrelazione)

Il primo blocco, indicato come struttura dei filtri di precorrelazione, è mostrato nella figura 1:
Questo blocco viene impiegato nell'eventuale necessità d'intervento sulla banda dei segnali così come indicato nella lezione 4^ della materia: Sulle funzioni di correlazione digitale.
Per il dimensionamento dei filtri di precorrelazione rimandiamo a successiva lezione di questa materia.

### Secondo blocco (Schema elettrico del correlatore)

Il secondo blocco del correlatore digitale è mostrato in figura 2:
Il blocco è costituito da quattro unità, (a), (b), (c), (d); qui di seguito descriviamo le prime due: (a), (b); (le unità (c), (d), qui appena accennate, saranno oggetto della 3^ lezione della presente materia):
* L'unita (a) costituisce il gruppo dei limitatori e delle cellule cc di campionamento dei segnali di ingresso $f1(t)\ e\ f2(t).$
* L'unita (b) rappresenta il dispositivo per il ritardo temporale del segnale $X2(t)$ ottenuto da $f2(t)$ dopo la limitazione ; il ritardo che viene introdotto è variabile, a passi discreti, o dall'operatore o da un apposito circuito automatico programmato.
* L'unita (c) è l'elemento di calcolo che consente di eseguire il prodotto dei segni, ora positivi ora zero, delle grandezze a due stati $X1(t)\ e\ X2(t+\tau ).$
* L'unita (d) è l'elemento aritmetico che esegue in continuità le somme dei prodotti in uscita dal moltiplicatore.

### L'unità (a) : i limitatori d'ampiezza

I limitatori trasformano i segnali $f(t)$ in grandezze del tempo del tipo $X(t)$, a due stati, per poterle poi trattare con i circuiti digitali.
I limitatori d'ampiezza hanno delle caratteristiche particolari; vediamole in ordine:
A) Il limitatore deve poter trasformare le $f(t)$ in $X(t)$ entro un'ampia dinamica d'ampiezza; deve pertanto operare correttamente sia ai massimi livelli della $f(t)$ sia ai livelli minimi.
B) L'onda d'uscita $X(t)$, qualora la $f(t)$ sia del tipo $f(t)=\sin \ \omega t$ deve essere un'onda rettangolare in cui la presenza della seconda armonica di $f(t)$ sia attenuata almeno di $40\ dB$ rispetto all'ampiezza dell'onda rettangolare d'uscita..
C) Il limitatore deve presentare le caratteristiche di cui ai punti precedenti in tutto il campo delle frequenze in cui e definita la $f(t).$
D) Il limitatore deve essere intrinsecamente stabile anche se eccitato da tensioni impulsive di ingresso.
Un dispositivo di questo tipo è facilmente realizzabile nel campo delle frequenze medio basse, diventa invece un complicato problema tecnico se deve essere realizzato per frequenze molto alte.
Una struttura circuitale molto stabile che bene si adatta alle frequenze medio basse è mostrata in figura 3:
I guadagni degli stadi
I guadagni dei singoli stadi Al ,A2,...An devono essere tali che quando i diodi d'ingresso entrano in limitazione il segnale all'uscita dell'operazionale non viene distorto dalla saturazione dell'operazionale stesso.
Ad esempio: quando i diodi entrano in limitazione ai loro capi si ha una tensione di circa $1.4\ Vpp$, se il guadagno $G$ dell'operazionale sarà di $18$ volte alla sua uscita si presenterà un segnale di circa $25\ Vpp$ che, se l'operazionale è alimentato a $\pm 15\ V$ non porterà in saturazione l'amplificatore, dato che il margine a quel livello è di circa altri $3\ V$ .
Il numero degli stadi
Il numero $n$ degli stadi dipende dalla dinamica del segnale $f(t)$ e deve essere tale da consentire che il minimo segnale previsto per $f(t)$ impegni completamente i diodi di ingresso dello stadio $(n-2).$
Con ampiezze di $f(t)$ dell'ordine $10\ mVpp$ il limitatore può essere realizzato con 6 stadi in cascata.
Osservazioni
Gli amplificatori operazionali devono essere ad elevato SLEW RATE ed i diodi, del tipo per alte velocità, devono essere selezionati a coppie per la stessa $Vbe.$
Il limitatore è completato da un circuito finale a soglia che consente alla $X(t)$ di essere disponibile tra $-0.7\ V\ e\ +4.3\ V$ per l'applicazione ai circuiti logici del correlatore digitale: (campionatori CC ).
Il limitatore che abbiamo illustrato potrà essere realizzato in un solo esemplare se si dovrà trasformare la $f(t)$ in $X(t)$ per misurare la funzione di autocorrelazione con i circuito di figura 2.
Il limitatore dovrà invece essere realizzato in due esemplari se si dovrà misurare la funzione di correlazione incrociata tra $f1(t)$ trasformata in $X1(t)$ e $f2(t)$ trasformata in $X2(t).$

### L'unità b: (circuito digitale di ritardo)

L'unita di ritardo digitale per la variazione discreta del valore di $\tau$ è costituita da un insieme di circuiti integrati digitali (SHIFT REGISTER) del tipo SERIAL INPUT — PARALLEL OUTPUT.
Un tipico esempio di unità di ritardo digitale e fornita dal circuito integrato 4557 B.
Il dispositivo è un sistema di ritardo digitale programmabile in modo che il segnale entrante a due stati, proveniente dalla cellula di campionamento (CC), possa essere ritardato da $1\ a\ 64$ passi ciascuno del valore di $\tau$ stabilito.
L'entità del passo di ritardo è determinata dalla frequenza del Clock esterna che deve essere applicata al circuito integrato e alle cellule CC.
Lo schema del dispositivo collegato come catena di ritardo digitale e mostrato in figura 4:
Il valore del ritardo elementare $\tau$ è dato dal reciproco della frequenza di CLOCK; se ad esempio vogliamo $\tau =5\ \mu s$ la frequenza del clock dovrà essere :$Fck=1/5\ \mu s=200\ kHz.$
La frequenza $FcK,$ che si determina in base al valore del ritardo elementare voluto, deve essere in ogni caso almeno $3$ volte la frequenza massima della banda in cui e definita la grandezza $X2(t)$ da ritardare.
Se ciò non si può realizzare con una sola cellula sarà necessario impiegarne due o più, in modo che il ritardo $\tau$ voluto sia la somma di più cellule di ritardo inferiore alle precedenti, tali quindi da richiedere una $FcK$ superiore in modo da soddisfare la condizione imposta.
Il segnale $X2(t)$ per $\tau =0$ dovrà essere preso all'esterno del circuito integrato, nel punto indicato con x nella figura 4, dato che l'integrato 4557 B non prevede predisposizione per ritardo zero.
Per tutti gli altri valori di ritardo si dovrà prelevare la $X2(t+\tau )$ dall'uscita dell'integrato,pin 10, che presenterà il ritardo voluto in base all'opportuna predisposizione dei 6 bit di selezione ritardo.
La catena di ritardo digitale,cosi come mostrato nella figura 4, riceve indirettamente la $X2(t)$, ottenuta dopo limitazione della $f2(t)$ , a due stati compresi tra $0\ e\ +5\ V$.
Il segnale a livello logico $X2(t)$ ,infatti, è applicato al 4557 B tramite una cellula di campionamento digitale (1 cellula di SHIFT REGISTER), che ha lo scopo di evitare che la prima cellula della catena di ritardo, fungendo da campionatore, ritardi di $\tau /2$ invece che di $\tau$.
Questo ritardo di campionamento $\tau /2$ è attribuito anche $X1(t)$, tramite la cellula CC in modo da non alterare l'interdipendenza temporale dei due segnali prima del calcolo della funzione di correlazione.
Da quanto abbiamo visto risulta evidente la grande semplicità di questo tipo di catene di ritardo rispetto alle corrispondenti di tipo analogico
Si comprende pertanto che se i fenomeni fisici da indagare richiedono un numero elevato di passi di ritardo è conveniente impiegare un correlatore del tipo digitale.