# Sistemi e tecnologie elettroniche/Circuiti logici combinatori

Sistemi e tecnologie elettroniche
Copertina Tutti i moduli · Sviluppo
    CopertinaSistemi e tecnologie elettroniche/Copertina
* Sistemi e segnali elettroniciSistemi e tecnologie elettroniche/Sistemi e segnali elettronici
* Gli amplificatoriSistemi e tecnologie elettroniche/Gli amplificatori
* Gli amplificatori: comportamento in frequenzaSistemi e tecnologie elettroniche/Gli amplificatori: comportamento in frequenza
* Amplificatore operazionale idealeSistemi e tecnologie elettroniche/Amplificatore operazionale ideale
* Circuiti con amplificatori operazionali idealiSistemi e tecnologie elettroniche/Circuiti con amplificatori operazionali ideali
* L'amplificatore operazionale realeSistemi e tecnologie elettroniche/L'amplificatore operazionale reale
* I semiconduttoriSistemi e tecnologie elettroniche/I semiconduttori
* La giunzione pnSistemi e tecnologie elettroniche/La giunzione pn
* Il transistore bipolareSistemi e tecnologie elettroniche/Il transistore bipolare
* Il transistore MOSFETSistemi e tecnologie elettroniche/Il transistore MOSFET
* Uso in commutazione dei transistoriSistemi e tecnologie elettroniche/Uso in commutazione dei transistori
* Circuiti logici: specifiche funzionaliSistemi e tecnologie elettroniche/Circuiti logici: specifiche funzionali
* Circuiti logici: caratteristiche elettriche e interfacciamentoSistemi e tecnologie elettroniche/Circuiti logici: caratteristiche elettriche e interfacciamento
* Circuiti logici combinatoriSistemi e tecnologie elettroniche/Circuiti logici combinatori
Modifica il sommario
I circuiti si suddividono in:
* combinatori: lo stato dell'uscita dipende dagli stati correnti degli ingressi;
* sequenziali: lo stato dell'uscita, oltre che dagli stati correnti degli ingressi, dipende anche da stati precedenti nel tempo (di solito al colpo di clock precedente) → richiedono degli elementi di memoria detti flip-flop.

## Porte a livello singolo

Le porte logiche si suddividono in invertenti e non invertenti a seconda se il segnale viene rispettivamente negato o no:
| Invertenti | Non invertenti |
| inverter NOR NAND EXNOR | buffer OR AND EXOR |

### Porte NAND e NOR R-switch
#### Porta NAND nMOS

È costituita da più transistori collegati in serie e da una resistenza di pull-up $R_{PU}$. L'uscita va a massa se tutti gli interruttori sono chiusi, ovvero se tutti i segnali di ingresso sono allo stato alto H.

#### Porta NOR nMOS

È analoga alla porta NAND, ma i transistori nMOS sono collegati in parallelo. L'uscita va a massa se almeno uno degli interruttori è chiuso, ovvero se almeno uno dei segnali di ingresso è allo stato H.

#### Porte pMOS

Una porta pMOS rappresenta la stessa funzione di una porta nMOS se presenta delle caratteristiche opposte:
* chiuso se I = L
* aperto se I = H
* serie → parallelo
* parallelo → serie
* verso massa → verso alimentazione

### Porte NAND e NOR CMOS

Le tipologie nMOS e pMOS si complementano nelle porte CMOS, che non richiedono più resistenze di pull-up o di pull-down → anche se rispetto alle porte R-switch si ha un numero doppio di transistori, le dimensioni fisiche risultano sempre più ridotte.

#### Porta NAND

È l'unione di una porta NAND nMOS come elemento di pull-down e di una porta NAND pMOS come elemento di pull-up. Poiché in un CMOS gli elementi devono essere cortocircuitati uno alla volta, ogni segnale d'ingresso deve sdoppiarsi agli ingressi di una coppia di transistori di tipo opposto: "bufferato" al transistore nMOS e negato al transistore pMOS.

#### Porta NOR

Entrambi gli elementi di pull-down e pull-up invertono il tipo di collegamento dei transistori.

## Porte a livelli multipli

Qualsiasi funzione logica può essere ricondotta a una somma di prodotti o a un prodotto di somme → bastano sempre al massimo due livelli di porte logiche, cioè con due porte poste in serie.

### Porte AND e OR in cascata
#### Porte R-switch

Avendo una resistenza di pull-up $R_{PU}$, si possono mettere in cascata più transistori nell'elemento di pull-down:
* la funzione OR si realizza con un collegamento in parallelo;
* la funzione AND si realizza con un collegamento in serie.
L'elemento di pull-down è sempre invertente → data una funzione logica, è necessario ricavare attraverso le leggi di De Morgan la corrispondente funzione negata.
Le prestazioni si riducono fortemente all'aumentare del numero di transistori inseriti, perché si amplificano gli effetti di non idealità.

#### Porte CMOS

L'elemento di pull-up complementare si realizza invertendo le caratteristiche di quello di pull-down nel modo consueto.

## Pass gate

Il pass gate è un interruttore in serie al segnale, realizzato con una coppia di transistori pMOS e nMOS in parallelo. Il segnale di controllo $S$ apre un transistore chiudendo l'altro e viceversa, e l'uscita assume uno dei due valori di ingresso $A$ o $B$:
    $U=A\cdot {\bar {S}}+B\cdot S$
Se il secondo segnale è il negato del primo ($B={\bar {A}}$), si realizza una porta XOR.
La resistenza di perdita $R_{\text{on}}$ del transistore in conduzione e la capacità equivalente $C_{P}$ associate al pass gate aumentano la costante di tempo → inserire più pass gate in serie porta a un eccessivo ritardo di propagazione.
Rispetto a un collegamento di porte logiche, il pass gate è vantaggioso perché richiede internamente meno transistori. A differenza delle porte logiche, però non rigenera il segnale perché si limita a restituire direttamente uno dei segnali di ingresso → i disturbi non vengono filtrati.

## Consumo

Ogni modulo consuma energia:
* una parte è usata per il funzionamento interno del modulo;
* una parte viene usata per i segnali esterni;
* una parte viene dissipata in calore.
L'energia viene fornita al modulo attraverso la tensione di alimentazione $V_{AL}$: l'indicatore del consumo è la corrente assorbita dall'alimentazione.
Conviene evitare un consumo di potenza eccessivo:
* forti correnti comportano dei disturbi elettromagnetici;
* per portare una corrente elevata con una bassa dissipazione di potenza, il tratto di filo conduttore in cui scorre deve avere una resistenza equivalente molto bassa → la resistenza equivalente è inversamente proporzionale alla sezione di conduttore;
* per i dispositivi portatili è importante l'autonomia delle batterie;
* un alto consumo di potenza comporta un'elevata quantità di calore disperso, specialmente se i componenti elettronici sono di piccole dimensioni.

### Potenza statica $P_{S}$

La potenza statica $P_{S}$ è la potenza assorbita in assenza di commutazione, cioè quando la corrente $I_{DC}$ è costante nel tempo:
    $P=VI_{DC}$
Varia con la temperatura e con la tensione di alimentazione $V_{AL}$.
Dipende dalla tecnologia del dispositivo e dai carichi resistivi.
La potenza statica di un dispositivo R-switch è dovuta principalmente alla resistenza di perdita $R_{\text{on}}$ del transistore che dissipa potenza durante l'intervallo di tempo in cui l'uscita è portata a massa (I = H, U = L), definito in funzione del tempo totale (di solito l'intervallo tra due colpi di clock) attraverso una costante $D$ detta duty cycle:
    $P_{S}=D_{I}{\frac {{V_{AL}}^{2}}{R_{PU}}},\quad D_{I}={\frac {T_{H}}{T}}$
La potenza statica di un dispositivo CMOS, a differenza di quella della tecnologia R-switch, è approssimativamente nulla perché, in assenza di carico resistivo, in entrambi gli stati logici vi è un transistore in interdizione.

### Potenza dinamica $P_{D}$

La potenza dinamica $P_{D}$ è la potenza assorbita per eseguire una commutazione. Con un carico capacitivo, la transizione L → H dal livello basso al livello alto richiede che il condensatore venga caricato con una corrente proveniente dall'alimentazione, e viceversa con una corrente che va verso massa.
Dipende dalla tecnologia del dispositivo e soprattutto dal carico capacitivo. Di solito è molto maggiore della potenza statica $P_{S}$.
Se il condensatore $C$ a cui è applicata una differenza di potenziale $V$ viene caricato e scaricato $F$ volte al secondo, scorre una corrente pari a $F$ volte la quantità di carica $Q$ (s)caricata ogni volta:
    $I=F\cdot Q=F\cdot CV$
con una potenza dinamica media:
    $P=VI=FCV^{2}$
La potenza dinamica $P_{D}$ è per definizione proporzionale alla frequenza di clock → il consumo è proporzionale alla frequenza.
Come ridurre la potenza dinamica $P_{D}$?
* Non conviene ridurre la frequenza di commutazione $F$ perché altrimenti per portare a termine un'operazione sarebbero richiesti più colpi di clock → l'energia totale consumata sarebbe sempre la stessa, oltre al fatto che le prestazioni del circuito sarebbero peggiori.
* Ridurre la capacità equivalente $C$, che essendo nel transistore MOS proporzionale a ${\tfrac {W}{L}}$ comporta una riduzione delle dimensioni.
* Non conviene ridurre troppo la tensione di alimentazione $V_{AL}$ perché comporterebbe una riduzione eccessiva dei margini di rumore.

### Prodotto potenza $P_{D}$ × ritardo $t_{P}$

Un circuito logico ideale è caratterizzato da potenza dissipata nulla ($P_{D}=0$) e ritardo nullo ($t_{P}=0$). In un dispositivo reale si cerca un compromesso tra:
* correnti elevate: alta velocità e forte dissipazione;
* correnti deboli: bassa velocità e bassa dissipazione.
Si può dimostrare che il prodotto $P_{D}\times t_{P}$ di una porta, una volta fissata la sua tecnologia, dipende solo dalla tensione di alimentazione $V_{AL}$ e dalla capacità equivalente $C$ del carico → definisce una iperbole nel piano $\left(P_{d},t_{P}\right)$.

## Note

* ↑ Uno stadio buffer si limita a rigenerare il segnale senza modificarlo dal punto di vista funzionale. Quando il segnale di uscita ha una potenza maggiore, il buffer è un amplificatore.
* ↑ Già le porte NAND e NOR CMOS in realtà erano a due livelli, perché la negazione degli ingressi comporta la presenza di un invertitore in serie.
* ↑ Vale anche per un carico puramente capacitivo.