# Sistemi e tecnologie elettroniche/Circuiti logici: specifiche funzionali

Sistemi e tecnologie elettroniche
Copertina Tutti i moduli · Sviluppo
    CopertinaSistemi e tecnologie elettroniche/Copertina
* Sistemi e segnali elettroniciSistemi e tecnologie elettroniche/Sistemi e segnali elettronici
* Gli amplificatoriSistemi e tecnologie elettroniche/Gli amplificatori
* Gli amplificatori: comportamento in frequenzaSistemi e tecnologie elettroniche/Gli amplificatori: comportamento in frequenza
* Amplificatore operazionale idealeSistemi e tecnologie elettroniche/Amplificatore operazionale ideale
* Circuiti con amplificatori operazionali idealiSistemi e tecnologie elettroniche/Circuiti con amplificatori operazionali ideali
* L'amplificatore operazionale realeSistemi e tecnologie elettroniche/L'amplificatore operazionale reale
* I semiconduttoriSistemi e tecnologie elettroniche/I semiconduttori
* La giunzione pnSistemi e tecnologie elettroniche/La giunzione pn
* Il transistore bipolareSistemi e tecnologie elettroniche/Il transistore bipolare
* Il transistore MOSFETSistemi e tecnologie elettroniche/Il transistore MOSFET
* Uso in commutazione dei transistoriSistemi e tecnologie elettroniche/Uso in commutazione dei transistori
* Circuiti logici: specifiche funzionaliSistemi e tecnologie elettroniche/Circuiti logici: specifiche funzionali
* Circuiti logici: caratteristiche elettriche e interfacciamentoSistemi e tecnologie elettroniche/Circuiti logici: caratteristiche elettriche e interfacciamento
* Circuiti logici combinatoriSistemi e tecnologie elettroniche/Circuiti logici combinatori
Modifica il sommario

## Segnali logici

In elettronica gli stati logici 0 e 1 sono associati ai due valori di tensione alta $V_{H}\approx V_{AL}$ e bassa $V_{L}\approx {\text{GND}}=0$:
* convenzione logica positiva: 1 ⟷ $V_{H}$ | 0 ⟷ $V_{L}$
* convenzione logica negativa: 0 ⟷ $V_{H}$ | 1 ⟷ $V_{L}$
Si definisce una tensione di soglia $V_{TR}$ al di sotto della quale il segnale analogico viene riconosciuto nello stato logico L, e viceversa.

### Compatibilità tra porte

Per compatibilità si intende la capacità di circuiti connessi in cascata di scambiarsi correttamente stati logici: gli ingressi devono interpretare correttamente i livelli di tensione.
Per un segnale analogico proveniente dall'uscita di un circuito digitale, sono definiti due valori limite di tensione:
* $V_{OH}$ è il valore di tensione minimo per l'uscita U allo stato H;
* $V_{OL}$ è il valore di tensione massimo per l'uscita U allo stato L.
Affinché questo segnale venga riconosciuto correttamente all'ingresso di un circuito digitale, sono definiti altri due valori limite:
* $V_{IH}\leq V_{OH}$ è il valore di tensione minimo per l'ingresso I allo stato H;
* $V_{IL}\geq V_{OL}$ è il valore di tensione massimo per l'ingresso I allo stato L.
Due circuiti logici appartenenti alla stessa famiglia logica hanno le stesse caratteristiche elettriche (alimentazione, tensioni e correnti di uscita e di ingresso, ritardi, consumo) → sono elettricamente compatibili tra di loro.

### Comparatore di soglia

Conviene evitare valori limite ingresso-uscita uguali garantendo un margine di rumore per ridurre l'effetto dei disturbi:
    ${\begin{cases}V_{IH}<V_{OH}\\V_{IL}>V_{OL}\end{cases}}\Rightarrow {\begin{cases}{\text{NM}}_{H}=V_{OH}-V_{IH}\\{\text{NM}}_{L}=V_{IL}-V_{OL}\end{cases}}$
Per recuperare un segnale digitale disturbato, si può interporre fra due circuiti digitali un comparatore di soglia, un modulo che realizza una funzione a gradino: converte un ingresso analogico, in base a un unico valore di soglia $S$, in un valore logico/binario in uscita.
Se il segnale è molto disturbato e oscilla frequentemente attorno al valore di soglia, è preferibile usare un comparatore di soglia con istèresi, che ha due valori di soglia $S_{1}$ e $S_{2}$: il valore di soglia $S_{1}$ viene attivato quando il segnale è crescente nel tempo (da L a H), e viceversa. Il trigger di Schmitt è un circuito che approssima il comportamento del comparatore di soglia con isteresi.

## Invertitori R-switch
### Invertitore nMOS: uscita a vuoto ($R_{L}\rightarrow +\infty$)

L'invertitore a transistore nMOS è costituito da una resistenza di pull-up $R_{PU}$ verso l'alimentazione $V_{AL}$ e da un interruttore a transistore nMOS verso massa ${\text{GND}}$:
* I = L, U = H: la tensione di ingresso $V_{I}=V_{GS}=0$ è minore della tensione di soglia $V_{th}$ → il transistore è aperto e in interdizione → la corrente che scorre nella resistenza di pull-up $R_{P}U$ è nulla → la tensione di uscita $V_{O}$ è "portata su" alla tensione di alimentazione $V_{AL}$;
* I = H, U = L: la tensione di ingresso $V_{I}=V_{GS}$ è maggiore della tensione di soglia $V_{th}$ → il transistore è chiuso e in conduzione → la tensione $V_{DS}$ di pull-down è nulla → la tensione di uscita $V_{O}$ è "portata giù" a massa ($V_{O}=0$).
Se si considerano anche le non idealità dell'invertitore:
* U = L: la tensione $V_{AL}$ si ripartisce anche sulla resistenza $R_{\text{on}}$;
* U = H: una parte della corrente si disperde nella corrente di perdita $I_{\text{off}}$.
La transcaratteristica $V_{O}\left(V_{I}\right)$ di un invertitore reale non è brusca ma segue una variazione continua e graduale attraverso uno stato logico non definito. Quando l'uscita è allo stato basso L la resistenza di pull-up dissipa potenza.
Sulla transcaratteristica, i valori limite di tensione sono definiti di solito come i punti in cui le tangenti al grafico hanno pendenza 45°.

### Invertitore nMOS: carico resistivo $R_{L}$

Se il carico $R_{L}$ è collegato verso massa, la tensione $V_{O}$ è inferiore a quella che si ottiene nel caso di carico ideale:
| U = L | U = H |
| $V_{O}={\frac {R_{L}||R_{\text{on}}}{R_{L}||R_{\text{on}}+R_{PU}}}V_{AL}>{\frac {R_{\text{on}}}{R_{\text{on}}+R_{PU}}}V_{AL}$ | $V_{O}={\frac {R_{L}}{R_{L}+R_{PU}}}V_{AL}-I_{\text{off}}\left(R_{PU}||R_{L}\right)>V_{AL}-I_{\text{off}}R_{PU}$ |
Viceversa, se il carico è collegato verso massa, la tensione $V_{O}$ è superiore a quella che si ottiene nel caso di carico ideale.

### Invertitore pMOS

Poiché nel transistore pMOS le posizioni di source e drain risultano scambiate, se esso venisse collegato verso massa la sua tensione di gate $V_{GS}$ sarebbe controllata anche dalla tensione di uscita $V_{DS}\equiv V_{O}$ → non sarebbe un invertitore:
    $V_{GS}=V_{I}-V_{DS}$
L'invertitore a transistore pMOS ha quindi una resistenza di pull-down $R_{PD}$ verso massa, in modo che il controllo della commutazione dell'invertitore sia esercitato dalla sola tensione di ingresso:
    $V_{GS}=V_{I}-V_{AL}$
La scelta della tensione di soglia $V_{th}$ ha delle restrizioni:
* aperto/interdizione: $V_{I}=V_{AL}\Rightarrow V_{GS}=0>V_{th}\Rightarrow V_{O}=0$ (la tensione di soglia $V_{th}$ dev'essere negativa);
* chiuso/conduzione: $V_{I}=0\Rightarrow V_{GS}=-V_{AL}<V_{th}\Rightarrow V_{O}=V_{AL}$ (la tensione di soglia $V_{th}$ dev'essere minore (in valore assoluto) della tensione di alimentazione $V_{AL}$).

## Invertitore CMOS
### Uscita a vuoto

In un invertitore CMOS (o a MOS complementari) entrano alternativamente in funzione due transistori di polarità opposte: l'nMOS sostituisce la resistenza di pull-down $R_{PD}$, il pMOS la resistenza di pull-up $R_{PU}$, e ciascun transistore ha il terminale di drain verso quello dell'altro. Ogni transistore è caratterizzato da una propria tensione di soglia:
* nMOS: la tensione di soglia ${V_{th}}_{n}$ deve essere positiva e minore della tensione di alimentazione $V_{AL}$;
* pMOS: la tensione di soglia ${V_{th}}_{p}$ deve essere negativa e maggiore della tensione di alimentazione $-V_{AL}$.
La tensione d'ingresso $V_{I}={V_{GS}}_{n}$ è applicata al transistore nMOS di pull-down → sul transistore pMOS di pull-up è applicata una tensione:
    ${V_{GS}}_{p}=V_{I}-V_{AL}$
Se $\left|{V_{th}}_{p}\right|<V_{AL}-{V_{th}}_{n}$, a seconda della tensione di ingresso $V_{I}$ si distinguono tre casi:
* $0<V_{I}<{V_{th}}_{n}$: nMOS interdetto, pMOS in conduzione → U = H: il carico è portato all'alimentazione;
* ${V_{\text{th}}}_{p}<V_{I}<0$: nMOS in conduzione, pMOS interdetto → U = L: il carico è portato a massa;
* ${V_{th}}_{p}<V_{I}<{V_{th}}_{n}$: nMOS in conduzione, pMOS in conduzione → l'uscita non corrisponde a uno stato logico definito.
Ciascun transistore ammette la rappresentazione circuitale di perdita.
Un invertitore CMOS è anche rappresentabile con due interruttori p-switch e n-switch oppure con un unico deviatore.

#### Vantaggi rispetto agli invertitori R-switch

* sono fisicamente molto più piccoli rispetto agli invertitori R-switch;
* hanno una struttura simmetrica e un comportamento simmetrico negli stati H e L;
* in condizioni statiche hanno in entrambi gli stati un consumo di potenza trascurabile;
* hanno una transcaratteristica $V_{O}\left(V_{I}\right)$ di pendenza maggiore rispetto a quella degli invertitori R-switch → la regione in cui lo stato logico non è definito è molto più stretta → migliori prestazioni logiche. Se la pendenza è idealmente verticale, lo stato logico non definito coincide con l'unica tensione di soglia $V_{T}R$.

## Note

* ↑ La corrente deve scorrere dall'alimentazione verso massa.
* ↑ Si suppone un carico ideale: $R_{L}\to +\infty \Rightarrow I=0$.