# Sistemi e tecnologie elettroniche/Circuiti logici: caratteristiche elettriche e interfacciamento

Sistemi e tecnologie elettroniche
Copertina Tutti i moduli · Sviluppo
    CopertinaSistemi e tecnologie elettroniche/Copertina
* Sistemi e segnali elettroniciSistemi e tecnologie elettroniche/Sistemi e segnali elettronici
* Gli amplificatoriSistemi e tecnologie elettroniche/Gli amplificatori
* Gli amplificatori: comportamento in frequenzaSistemi e tecnologie elettroniche/Gli amplificatori: comportamento in frequenza
* Amplificatore operazionale idealeSistemi e tecnologie elettroniche/Amplificatore operazionale ideale
* Circuiti con amplificatori operazionali idealiSistemi e tecnologie elettroniche/Circuiti con amplificatori operazionali ideali
* L'amplificatore operazionale realeSistemi e tecnologie elettroniche/L'amplificatore operazionale reale
* I semiconduttoriSistemi e tecnologie elettroniche/I semiconduttori
* La giunzione pnSistemi e tecnologie elettroniche/La giunzione pn
* Il transistore bipolareSistemi e tecnologie elettroniche/Il transistore bipolare
* Il transistore MOSFETSistemi e tecnologie elettroniche/Il transistore MOSFET
* Uso in commutazione dei transistoriSistemi e tecnologie elettroniche/Uso in commutazione dei transistori
* Circuiti logici: specifiche funzionaliSistemi e tecnologie elettroniche/Circuiti logici: specifiche funzionali
* Circuiti logici: caratteristiche elettriche e interfacciamentoSistemi e tecnologie elettroniche/Circuiti logici: caratteristiche elettriche e interfacciamento
* Circuiti logici combinatoriSistemi e tecnologie elettroniche/Circuiti logici combinatori
Modifica il sommario

## Invertitore CMOS con carico resistivo $R_{L}$

* Circuito equivalente di un invertitore CMOS allo stato alto H collegato a un carico resistivo $R_{L}$ verso massa
* Circuito equivalente di un invertitore CMOS allo stato basso L collegato a un carico resistivo $R_{C}$ verso l'alimentazione

### Uscita a stato H, carico verso massa

Il circuito impone una retta di carico sulla resistenza $R_{L}$ di carico:
    ${\begin{cases}V_{O}=V_{AL}+R_{OH}I_{O}\\V_{O}=-R_{L}I_{O}\end{cases}}\Rightarrow I_{O}=-{\frac {V_{AL}}{R_{OH}+R_{L}}}$
La resistenza di carico $R_{L}$ non deve essere troppo piccola affinché il punto di funzionamento del circuito non esca dal valore limite $V_{OH}$:
    ${\begin{cases}U=H\Rightarrow V_{O}>V_{OH}\\I_{O}\left(V_{O}\right)={\frac {V_{O}-V_{AL}}{R_{OH}}}\end{cases}}\Rightarrow {\begin{cases}I_{O}\left(V_{O}\right)>I_{O}\left(V_{OH}\right)\equiv I_{OH}\\I_{O}\left(V_{O}\right)=-{\frac {V_{AL}}{R_{OH}+R_{L}\left(V_{O}\right)}}\end{cases}}\Rightarrow R_{L}\left(V_{O}\right)>R_{L}\left(V_{OH}\right)$

### Uscita a stato L, carico verso alimentazione

Il circuito impone una retta di carico sulla resistenza $R_{OL}$ di perdita dell'inverter:
    ${\begin{cases}V_{O}=V_{AL}-R_{C}I_{O}\\V_{O}=R_{OL}I_{O}\end{cases}}\Rightarrow I_{O}={\frac {V_{AL}}{R_{OL}+R_{C}}}$
La resistenza di carico $R_{C}$ non deve essere troppo piccola affinché il punto di funzionamento del circuito non esca dal valore limite $V_{OL}$:
    ${\begin{cases}U=L\Rightarrow V_{O}<V_{OL}\\I_{O}\left(V_{O}\right)={\frac {V_{O}-V_{AL}}{R_{C}}}\end{cases}}\Rightarrow {\begin{cases}I_{O}\left(V_{O}\right)<I_{O}\left(V_{OL}\right)\equiv I_{OL}\\I_{O}\left(V_{O}\right)={\frac {V_{AL}}{R_{OL}+R_{C}\left(V_{O}\right)}}\end{cases}}\Rightarrow R_{C}\left(V_{O}\right)>R_{C}\left(V_{OL}\right)$

## Invertitori con carico capacitivo

La presenza di una capacità nel carico introduce degli effetti capacitivi di ritardo: le commutazioni non sono istantanee.
Nella realtà sono presenti anche degli effetti induttivi che introducono delle piccole oscillazioni nel segnale.

### Ritardi di transizione

Si definisce tempo di transizione l'intervallo di tempo impiegato dal segnale per variare la sua ampiezza tra il 10% e il 90%. Si distinguono il tempo di salita $t_{r}$ e il tempo di discesa $t_{f}$:
Il tempo di transizione $\Delta t$, sia nel fronte di salita sia nel fronte di discesa, è direttamente proporzionale alla costante di tempo $\tau$:
    $\Delta t=\tau \ln {\frac {0,1\left(V_{H}-V_{L}\right)-V_{H}}{0,9\left(V_{H}-V_{L}\right)-V_{H}}}=2,2\tau$

#### Transizione L → H

Il condensatore passa da circuito aperto a cortocircuito → la tensione di uscita $V_{B}\left(t\right)$ ha un andamento esponenziale crescente che parte dalla tensione $V_{OL}$ e tende alla tensione $V_{OH}$ con costante di decadimento $\tau _{HL}=C_{I}R_{OH}||R_{I}\simeq C_{I}R_{OH}$:
    $V_{B}\left(t\right)=V_{OH}+\left(V_{OL}-V_{OH}\right)e^{-{\frac {t}{\tau _{LH}}}}$

#### Transizione H → L

Il condensatore passa da cortocircuito a circuito aperto → la tensione di uscita $V_{B}\left(t\right)$ ha un andamento esponenziale decrescente che parte dalla tensione $V_{OH}$ e tende alla tensione $V_{OL}$ con costante di decadimento $\tau _{LH}=C_{I}R_{OL}||R_{I}\simeq C_{I}R_{OL}$:
    $V_{B}\left(t\right)=V_{OL}+\left(V_{OH}-V_{OL}\right)e^{-{\frac {t}{\tau _{HL}}}}$

#### Invertitore nMOS

La resistenza equivalente di uscita vale $R_{PU}$ nello stato H e $R_{OL}||R_{PU}\simeq R_{OL}$ nello stato L → è molto più piccola quando l'interruttore è chiuso → la costante di tempo $\tau _{LH}$ del fronte di salita risulta molto più piccola → il tempo di transizione L → H è maggiore del tempo di transizione H → L.

#### Invertitore CMOS

L'elemento di pull-up non è più passivo ma attivo: cambia il suo valore di resistenza equivalente in funzione dell'ingresso esattamente come fa l'elemento di pull-down → il comportamento dinamico è simmetrico e i tempi di transizione sono entrambi piccoli.
Si possono minimizzare i ritardi riducendo la costante di tempo, in particolare:
* la resistenza equivalente $R_{O}$ vista ai morsetti del condensatore → la corrente $I_{O}$ che scorre all'uscita diventa elevata;
* la capacità equivalente $C_{I}$ → il dispositivo deve essere piccolo (ad esempio, nel transistore MOS la capacità $C_{ox}$, cioè la capacità equivalente per unità di superficie, si estende all'intero volume moltiplicandola per l'area $A=W\cdot L$) → conferma la legge di Moore.

### Ritardi di propagazione

Una variazione all'ingresso viene propagata all'uscita con un certo ritardo: si definisce tempo di propagazione della porta l'intervallo di tempo tra l'istante in cui il segnale d'ingresso ha il 50% di ampiezza e l'istante in cui il segnale d'uscita ha il 50% di ampiezza:
La costante di tempo, e quindi il tempo di transizione, dipende anche dalla parte capacitiva del carico: collegare l'invertitore a un circuito digitale con un numero di ingressi, detto fan out, troppo grande aumenta la capacità equivalente di carico, rischiando che il tempo di transizione superi il tempo di propagazione e il segnale non abbia il tempo di commutare.

## Collegamento a bus

In un collegamento a bus non è noto a priori il numero di dispositivi logici connessi → bisogna evitare le collisioni, cioè due dispositivi non devono comunicare sul bus in contemporanea.

### Uscita totem pole (TP)

Collegare tra loro le uscite di più invertitori CMOS può essere pericoloso: siccome i vari segnali di controllo sono indipendenti tra loro, un'errata combinazione di essi può far andare l'alimentazione in cortocircuito.

### Uscita a tre stati (3S)

In un collegamento a bus con uscite a tre stati, ogni circuito ha un segnale di enable, e i segnali di enable vengono attivati uno alla volta da un modulo di controllo per evitare le collisioni:
* segnale di enable ${\text{OE}}$ allo stato basso L: l'uscita del circuito è abilitata (come totem pole);
* segnale di enable ${\text{OE}}$ allo stato basso H: l'uscita del circuito viene disabilitata e assume un terzo stato Hi-Z (ad alta impedenza).
Il segnale di enable può essere rappresentato circuitalmente con un unico deviatore a 3 posizioni, di cui una corrisponde allo stato Hi-Z, oppure con un altro deviatore in serie all'uscita che abilita o disabilita l'uscita a seconda se chiuso o aperto:
La non idealità del circuito aperto interpretato nello stato Hi-Z è rappresentabile con una corrente di perdita $I_{OZ}$.
L'uscita a tre stati è pericolosa se non si può garantire di poter attivare i segnali di enable solo uno alla volta.

### Uscita a collettore aperto (OC)

L'uscita a collettore aperto (open drain) trova applicazione nella gestione delle richieste di interrupt, dove possono verificarsi più richieste alla volta.
Ogni stadio di uscita è realizzato con un solo interruttore nMOS verso massa.
Tutti gli stadi di uscita sono in parallelo e condividono un'unica resistenza di pull-up $R_{PU}$:
* wired or: la linea va nello stato basso L se anche una sola uscita è chiusa;
* wired and: la linea va nello stato alto H solo se tutte le uscite sono aperte.
Nel caso dell'inverter, l'interruttore è chiuso se l'ingresso è allo stato alto H e viceversa:
* operatore NOR (uscita 0 quando almeno uno degli ingressi è 1): basta che uno solo degli interruttori sia chiuso perché la linea scenda allo stato basso L;
* operatore NAND (uscita 0 quando tutti gli ingressi sono 1): tutti gli interruttori devono essere aperti perché la linea salga allo stato alto H.
Collegando $n$ carichi a $m$ uscite OC, è necessario scegliere una resistenza di pull-up $R_{PU}$ che garantisca la compabilità statica, cioè la corrente e la tensione non devono superare i valori limite riconosciuti dai carichi:
    ${\begin{cases}I_{R}=mI_{O}-nI_{I}:&I_{O}<I_{OL}\vee I_{O}>I_{OH}\\V_{O}=V_{AL}-I_{R}R_{PU}:&V_{O}<V_{OL}\vee V_{O}>V_{OH}\end{cases}}\Rightarrow I_{R}={\frac {V_{AL}-V_{O}}{R_{PU}}}{\begin{cases}>mI_{OH}+nI_{IH}\Rightarrow R_{PU}<R_{\text{max}}\\<mI_{OL}+nI_{IL}\Rightarrow R_{PU}>R_{\text{min}}\end{cases}}$
La scelta del valore di resistenza $R_{PU}$ è quindi un compromesso tra due caratteristiche del dispositivo:
* $R_{PU}=R_{\text{min}}$: massimizza la velocità perché è minore la resistenza equivalente e quindi la costante di tempo $\tau$;
* $R_{PU}=R_{\text{max}}$: minimizza la potenza dissipata perché la corrente che scorre attraverso la resistenza $R_{PU}$ è minore.

## Segnali differenziali digitali

Anche i segnali digitali possono essere trasmessi in modo differenziale: lungo due fili, entrambi riferiti al terzo filo di massa, scorrono due segnali digitali uno invertito all'altro, e il segnale logico di informazione è dato dalla loro differenza.

### Vantaggi

* immunità ai disturbi dall'esterno;
* minor consumo: i gradini dei singoli segnali hanno metà ampiezza del segnale differenziale allo stato alto H → è richiesta una tensione di alimentazione minore di quella richiesta da un singolo segnale di modo comune di ampiezza doppia.

## Note

* ↑ È chiamata resistenza $R_{OH}$ la resistenza di perdita ${R_{\text{on}}}_{p}$ del transistore pMOS quando l'uscita dell'inverter è allo stato alto H, e viceversa per la resistenza $R_{OL}$. L'altro effetto di non idealità, la corrente di perdita $I_{\text{off}}$, verrà sempre trascurato.
* 1 2 La resistenza di carico $R_{I}$ non deve essere troppo piccola perché, quando ad esempio il condensatore è un circuito aperto, la tensione di alimentazione $V_{A}$ si ripartirebbe in una tensione di uscita $V_{B}$ troppo piccola → la qualità del segnale viene degradata.
* ↑ Nel sistema MOS, la superficie è perpendicolare alla lunghezza del canale $L$.