# Esercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Il file di piedinatura

Esercitazioni pratiche di elettronica
Copertina Tutti i moduli · Sviluppo
* IntroduzioneEsercitazioni pratiche di elettronica/Introduzione
* Lezioni:
** Simulazione dei principali circuiti con amplificatore operazionaleEsercitazioni pratiche di elettronica/Simulazione dei principali circuiti con amplificatore operazionale
** Differenza fra segnali analogici e segnali digitaliEsercitazioni pratiche di elettronica/Differenza fra segnali analogici e segnali digitali
** Introduzione alle logiche TTLEsercitazioni pratiche di elettronica/Introduzione alle logiche TTL
** Classi fondamentali dei circuiti digitaliEsercitazioni pratiche di elettronica/Classi fondamentali dei circuiti digitali
** I sistemi di numerazioneEsercitazioni pratiche di elettronica/I sistemi di numerazione
*** Conversione da base 2 in base 10Esercitazioni pratiche di elettronica/I sistemi di numerazione/Conversione da base 2 in base 10
*** Conversione da base 10 in base 2Esercitazioni pratiche di elettronica/I sistemi di numerazione/Conversione da base 10 in base 2
*** Conversione da base 10 in base 16Esercitazioni pratiche di elettronica/I sistemi di numerazione/Conversione da base 10 in base 16
** Il ciclo di progettoEsercitazioni pratiche di elettronica/Il ciclo di progetto
** Software ISE-XILINX Free WebpackEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack:
*** Finestra principaleEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Finestra principale
*** Creazione di un nuovo progettoEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Creazione di un nuovo progetto
*** Creazione di uno schemaEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Creazione di uno schema
*** Creazione di un file VHDLEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Creazione di un file VHDL
*** Creazione di una Macchina a Stati FinitiEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Creazione di una Macchina a Stati Finiti
*** Il file di piedinaturaEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/Il file di piedinatura
*** La simulazioneEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/La simulazione
*** L'implementazione su scheda e il testEsercitazioni pratiche di elettronica/Software ISE-XILINX Free Webpack/L'implementazione su scheda e il test
* Esercitazioni di laboratorioEsercitazioni pratiche di elettronica/Esercitazioni di laboratorio
** Logica CombinatoriaEsercitazioni pratiche di elettronica/Logica Combinatoria:
*** Implementazione di una funzioneEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Implementazione di una funzione
*** Dalla tabella della verità all'implementazioneEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Dalla tabella della verità all'implementazione
*** Il multiplexerEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il multiplexer
*** Implementazione di una funzione tramite multiplexerEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Implementazione di una funzione tramite multiplexer
*** Il Semisommatore o Half-AdderEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il Semisommatore o Half-Adder
*** Il Sommatore completo o Full-AdderEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il Sommatore completo o Full-Adder
*** Full-Adder realizzato con mux a 3 ingressi di selezioneEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Full-Adder realizzato con mux a 3 ingressi di selezione
*** Full-Adder realizzato con mux a 2 ingressi di selezioneEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Full-Adder realizzato con mux a 2 ingressi di selezione
*** Sommare due parole di 4 bitEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Sommare due parole di 4 bit
*** Sommatore a 4 bit di tipo LOOK AHEAD CARRYEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Sommatore a 4 bit di tipo LOOK AHEAD CARRY
*** Il ComparatoreEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il Comparatore
*** Il Comparatore a più bitEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il Comparatore a più bit
*** Il decodificatore da BCD a sette segmentiEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il decodificatore da BCD a sette segmenti
*** Il decodificatore da BCD a 7 segmenti in VHDLEsercitazioni_pratiche_di_elettronica/Logica_Combinatoria/Il decodificatore da BCD a 7 segmenti in VHDL
*** Multiplexing di più display a 7 segmentiEsercitazioni pratiche di elettronica/Logica Combinatoria/Multiplexing di più display a 7 segmenti
* Logica SequenzialeEsercitazioni pratiche di elettronica/Logica Sequenziale:
** Flip Flop di tipo DEsercitazioni pratiche di elettronica/Logica Sequenziale/Flip Flop di tipo D
** Flip Flop di tipo JK
** Flip Flop di tipo TEsercitazioni pratiche di elettronica/Logica Sequenziale/Flip Flop di tipo T
** Contatore e-o divisore modulo 2Esercitazioni pratiche di elettronica/Logica Sequenziale/Contatore e-o divisore modulo 2
** Contatori in cascataEsercitazioni pratiche di elettronica/Logica Sequenziale/Contatori in cascata
** Macchine a Stati FinitiEsercitazioni pratiche di elettronica/Logica Sequenziale/Macchine a Stati Finiti
* Elaborazione di Progetti ComplessiEsercitazioni pratiche di elettronica/Elaborazione di progetti complessi
* Risorse per il laboratorioEsercitazioni pratiche di elettronica/Risorse per il laboratorio
* Laboratorio di SistemiEsercitazioni pratiche di elettronica/Laboratorio di Sistemi
* AcronimiEsercitazioni pratiche di elettronica/Acronimi
* AutoriEsercitazioni pratiche di elettronica/Autori
Modifica il sommario
Inserire il nome de file della piedinatura in File Name. È buona norma chiamare il file icf_nome_del_sorgente al quale si riferisce, in modo da non far confusione quando si ha a che fare con molti sorgenti, come succede normalmente quando si progetta. Nella finestra di sinistra selezionate Implementation Constraints File e premere Avanti>.
In questa nuova finestra che compare selezionare il sorgente di cui al punto precedente. (il software non è così intelligente da sapere a priori che il file a cui si riferisce è quello indicato nel nome se non lo selezioniamo espressamente). Premere Avanti>.
La solita finestra di riepilogo di quanto inserito e ormai dovreste aver capito cosa fare. Se tutto è a posto premete Fine.
Sono due colonne nelle quali appare il numero del piedino del CPLD a sinistra e la funzione oppure il device di input/output ad esso collegato nella scheda che state utilizzando a destra. Dobbiamo sempre tenere a portata di mano questa tabella che troviamo nella documentazione della scheda Digilent per poter procedere alla successiva operazione che consiste proprio nello specificare i piedini del device che vogliamo costringere a collegarsi ai nostri interruttori, bottoni o quant'altro a disposizione.
Secondo la nostra scelta dei device (switch, bottoni, led, display) di I/O dobbiamo inserire nel file di piedinatura questi constraints, ovvero obbligare il CPLD a collegare gli inputs e ouptputs dello schema creato dove vogliamo noi in modo da poter poi effettuare un test hardware sul funzionamento atteso. Vi sono due processi che ritengo utili in questo stadio della progettazione e sono:
Una volta lanciato il suddetto processo si apre una finestra in formato testo ed è possibile inserire la piedinatura creando per ogni constraint una riga ma rispettando la sintassi come dal l'immagine di esempio. (Non dimenticare i punti e virgola alla fine di ogni riga)
Oppure si può lanciare il processo della figura e inserire i pin nelle tendine della colonna Loc come da quest'altro file di esempio. Verrà così creato automaticamente lo stesso file che se aperto lanciando il processo Edit Constraints (Text) mostrerà le scelte fatte in formato testo.
Ritengo che la procedura migliore sia proprio di creare il file di piedinatura adoperando il processo Assign Package Pins che semplifica questa operazione soprattutto quando si ha a che fare con numerosi I/O perché è il software a controllare che non si inserisca due volte lo stesso piedino (errore comune) e solo dopo lanciare Edit Constraints (Text) per effettuare le modifiche minori necessarie al nostro caso.
aggiungo in calce un esempio generico per evidenziare la SINTASSI da rispettare se si vuole che il file venga riconosciuto correttamente:
Ogni riga di piedinatura ha la sintassi:
NET "[nome dell'I/O ovvero il nome del filo]" LOC = "[piedino dell'FPGA]" ;
(attenzione a non dimenticare il punto e virgola che è il carattere di fine-riga)