# Logique séquentielle/Les technologies
## Les familles et sous familles

Il existe deux grandes familles de la logique :
* la logique TTL et sa série 74XX
* la logique CMOS et sa série de circuits 4000.
Cela fait beaucoup de temps que l’on prévoit la disparition de la logique TTL mais en fait elle s'est enrichie de sous familles destinées à faire disparaître ses défauts. La logique CMOS a évolué, quant à elle, vers une compatibilité avec la logique TTL en passant ainsi d'une alimentation entre 3 V et 18 V à une alimentation en 5 V.
On présente en bloc sans trop d'explications quelques sous familles :
* TTL L (Low Power)
* TTL LS (Low Power Schottky)
* TTL ALS (Advanced Low Power Schottky)
* CMOS HC fonctionne sous une tension variant de 2 à 6 V
* CMOS HCT fonctionne sous 5 V (compatible TTL).
La logique CMOS HCT n'utilise pas la dénomination des séries 4000 propres au CMOS, mais la dénomination des circuits TTL : 74HCTXXX.

## Paramètres électriques
### Niveaux de tension des entrées et des sorties

Un 1 logique et un 0 logique ne peuvent représenter une valeur unique de tension : il s'agit forcément d'une zone de tension. Ainsi on trouvera systématiquement entre 0 et la tension d'alimentation trois zones : la zone correspondant au 1 logique, celle du zéro et entre les deux une zone où la valeur logique ne peut pas être considérée comme sûre. Ces zones définissent 4 tensions : VIHmin, VILmax, VOHmin et VOLmin (on garde ici la notation anglo-saxonne I = input et O = output). Pour être compatible, c'est-à-dire que l’on puisse relier une entrée à une sortie, il faut respecter un certain nombre de conditions sur ces tensions. Commençons par définir ces tensions :
* VIH (High Level Input Voltage) tension d'entrée de niveau haut → VIHmin, permet de spécifier la plage de tension en entrée qui sera considérée comme un 1 logique (entre VIHmin et Vcc),
* VIL (Low Level Input Voltage) tension d'entrée de niveau bas → VILmax, permet de spécifier la plage de tension en entrée qui sera considérée comme un 0 logique (entre VILmax et 0),
* VOH (High Level Output Voltage) tension de sortie de niveau haut → VOHmin, permet de spécifier le domaine de tension qu'un circuit aura en sortie s'il est sensé réaliser un 1 logique,
* VOL (Low Level Output Voltage) tension de sortie de niveau bas → VOLmax, permet de spécifier le domaine de tension qu'un circuit aura en sortie s'il est sensé réaliser un 0 logique,
Nous choisissons une représentation graphique pour exprimer les conditions nécessaires sur ces tensions pour un bon fonctionnement :
Pour les entrées, la zone indéterminée est représentée en rouge. Pour les sorties les deux zones correspondant respectivement au un logique et au zéro logique sont représentées en vert. Pour être compatibles au niveau des tensions une ou plusieurs technologies doivent respecter le dessin ci-dessus à gauche (le rouge doit être au milieu du blanc).
La compatibilité en tension signifie que les inégalités suivantes doivent être respectées :
* VIHmin < VOHmin
et
* VILmax > VOLmax
Mais la compatibilité en tension n’est pas suffisante. Il faut aussi être compatible en courant.

### Courants de sortie et d'entrée

* IIH (High Level Input Current) courant d'entrée de niveau haut
* IIL (Low Level Input Current) courant d'entrée de niveau bas
* IOH (High Level Output Current) courant de sortie de niveau haut
* IOL (Low Level Output Current) courant de sortie de niveau bas
Les problèmes de courant sont liés aux problèmes de tension. Si une entrée consomme trop de courant la tension de sortie risque de se trouver dans la zone indéterminée. Des conditions sur les courants doivent donc être respectées. Comme il est courant de relier une sortie à plusieurs entrées on définit un moyen simple de calculer le maximum de portes que l’on peut relier ensemble. On pose pour cela la convention suivante : l'entrance vaut 1 pour une ET-NON. La sortance (fan-out) est le nombre maximal d'entrées qu'une sortie peut alimenter : c’est le plus petit des rapports IOH/IIH et IOL/IIL. L'assemblage des circuits suit une règle très simple : il suffit que la sortance d’un circuit soit supérieure ou égale à la somme des entrances des circuits qu’il commande. Pour cela il faut aussi avoir à l'esprit que l'entrance varie d’un composant à l'autre.

### Courant de court-circuit

C'est un autre paramètre caractéristique d'une technologie. Il est noté IOS (Short Circuit Output Current). Pour une TTL ALS il vaut 140 mA (contre 400 uA normalement).

## Technologie TTL

La technologie TTL est une des plus anciennes. Sa disparition est régulièrement annoncée.
Son fonctionnement sera mieux compris à partir d’un schéma interne :
Lorsque les entrées sont portées à 1 les jonction BE de T1 se bloquent. Seule la jonction BC de T1 reste en conduction. T2 et T3 sont alors passants. Dès qu'une des deux entrées est à 0 alors T1 et T4 deviennent passants.

### Exercice 1

Dans un montage ALS une porte P alimente un circuit C dont l'entrance est de 4 (charges ALS). Pour obtenir un temps de calcul meilleur on conserve la porte P en technologie ALS et l’on remplace le circuit C par son équivalent AS pour lequel IIH= 20uA et IIL=−1,5 mA. Vérifier le bon fonctionnement du montage. (ALS : IOH= −0,4 mA et IOL=8 mA).

## Portes MOS

Il existe plusieurs technologies MOS. Nous présentons celle qui utilise la technologie MOS complémentaire (ou CMOS). Il existe deux sortes de transistors : les nMOS et pMOS.
En résumé, un transistor nMOS est équivalent à un interrupteur ouvert si son entrée G vaut 0 et à un interrupteur fermé si son entrée G vaut 1. Un transistor pMOS est équivalent à un interrupteur ouvert si son entrée G vaut 1 et à un interrupteur fermé si son entrée G vaut 0. Ainsi si l’on connaît le type de transistor et l'entrée on peut en déduire le schéma équivalent : interrupteur ouvert ou fermé.
Un complément peut être trouvé dans Architecture des ordinateurs.

### Exercice 2

* On donne le schéma ci-dessus (à droite) et on cherche la fonction z=f(a,b) ainsi réalisée. Pour cela on vous propose de dessiner les quatre schémas équivalents du montage en utilisant seulement des interrupteurs ouverts ou fermés, pour les quatre combinaisons d'entrée possibles. Naturellement les deux entrées a sont reliées ensemble (même si cela n’est pas fait sur le dessin) ainsi que les entrées b.
* Pour savoir la valeur logique de la sortie, il suffit de trouver si celle-ci est reliée à VCC (1 logique) ou à la masse (0 logique) par les interrupteurs fermés. À l'aide de cette information donner la fonction réalisée par ce schéma.
* Réaliser suivant le même principe (P en haut et N en bas) la porte NOR.

## Adaptations TTL/CMOS

Il est facile de voir que du point de vue des tensions, une entrée TTL peut être reliée à une sortie CMOS mais pas l'inverse :
On ajoute pour un bon fonctionnement dans le cas où une entrée CMOS est reliée à une sortie TTL une résistance reliée à 5 V. Une telle résistance est appelée résistance de tirage. La porte TTL impose immédiatement (après son temps de propagation tp) une tension de 2,7 V puis la résistance de tirage fait monter la tension jusque vers 5 V.

## Portes à sortie collecteur ouvert

Comme leur nom l'indiquent, les sorties collecteur ouvert sortent directement un collecteur de transistor. Les avantages de cette solution sont mentionnées dans le dessin ci-dessous (ainsi qu'une comparaison avec les traditionnelles sorties totem-pôle) :
Adaptation en tension : lorsque l’on utilise deux tensions différentes (ici Vcc et Vext).
Une autre propriété est la possibilité de relier ensemble plusieurs sorties, réalisant ainsi un ET entre les sorties :

## Sorties trois états

Pour une sortie trois états, on ajoute aux classiques 0 et 1 un Z qui dénote une haute impédance. L'intérêt d'une telle sortie est que l’on peut s'autoriser la connexion de deux sorties.
Les sorties collecteurs ouverts ou trois états permettent de s'affranchir d'une règle contraignante de l'électricité, à savoir, l'impossibilité de relier deux sorties ensembles. Ces deux technologies le permettent de façon très différente.
L'informatique en général, regorge d'exemples pour lesquels vous avez besoin de regrouper des sorties ensembles. C’est ce que vous faites dans votre ordinateur dès que vous ajoutez une barrette de mémoire.

### Exercice 3

Un montage comporte n Nands à collecteur ouvert en parallèle, alimentant une NAND 74LS00A (et une résistance R reliée à VCC). Établir une relation entre n, R, IIL, IOL et VIL pour le niveau bas et une autre relation entre n, R, IOH, IIH et VIH pour le niveau haut. En déduire la plage de variation de R pour n=8 en utilisant les valeurs des paramètres des portes 74ALS00A et 74ALS01 (collecteur ouvert).

### Exercice 4

Un montage comporte n portes à sorties 3 états 74ALS1244A alimentant une porte NAND 74ALS00A. Déterminer le nombre n de portes connectables en parallèle en utilisant les paramètres des portes.
| Mémoires | Description par graphe d'états |