# Électronique/Les transistors à effet de champ

Les transistors des circuits électroniques actuels ne sont pas de transistors bipolaires, mais des transistors à effet de champ ou transistors FET. Ils fonctionnent de la même manière que les transistors bipolaires : comme ces derniers, ils peuvent servir d’interrupteurs ou d'amplificateurs. Cependant, les transistors à effet de champ sont un petit peu différents du transistor bipolaire, ce qui fait qu'ils sont vus dans des chapitres à part. La classification des transistors FET est assez complexe, avec de nombreux sous-types assez précis. Dans les grandes lignes, il en existe deux types principaux, appelés transistors JFET et IGFET, eux-mêmes subdivisés en de nombreuses sous-classes. Ce chapitre va surtout se concentrer sur les transistors dits JFET et MOS (Metal Oxyde Silicium), qui sont de loin les plus utilisés.

## Les transistors JFET

Les premiers transistors FET que nous allons étudier sont les transistors à effet de champ à jonction, aussi appelés JFET (Junction Field Effect Transistor). Les points communs avec les transistors bipolaires sont nombreux : ils servent eux aussi d'amplificateur et d'interrupteur, ce sont des composants à trois broches, etc. Mais contrairement au transistor bipolaire, leurs broches sont appelées la grille, le drain et la source. Elles correspondent respectivement à la base (grille), le collecteur (drain) et l'émetteur (source). Il faut noter qu'il existe un équivalent des PNP et NPN pour les JFET, qui portent les noms de JFET à canal P et à canal N.
| JFET à canal P. | JFET à canal N. |

### L'intérieur d'un transistor FET

L'intérieur d'un transistor FET est similaire à celui d'un bipolaire, à savoir qu'on y retrouve deux jonctions PN mises bout à bout. On trouve deux portions P et une N pour les JFET à canal N et deux portions N et une P pour ceux à canal P. L'exemple d'un JFET à canal N est illustré ci-contre. On voit que les portions P sont mises face l'une à l'autre, avec la portion N qui est coincée entre les deux. On dit qu'il existe un canal N entre les deux portions P, canal dans lequel les charges peuvent circuler librement.
Le courant entre la source et le drain circule donc dans le canal N, entre les deux portions P. Plus la distance entre les portions P est grande, plus le courant peut passer facilement. Dit autrement, l'intensité du courant drain-source dépend de la largeur du canal N. Or, il se trouve que cette largeur varie selon la tension qu'on place sur la grille. Quand on place une tension sur la grille, les charges du semi-conducteur vont être repoussées de la grille. Les portions P vont donc s'étendre, la largeur du canal N va se réduire, diminuant le courant drain-source. Si la tension est suffisante, le canal N peut carrément se fermer, disparaître complètement : aucun courant ne peut passer. On comprend donc que le courant drain-source est modulé par la tension sur la grille. Cela nous donne une première différence avec le transistor bipolaire : l'équivalent du "courant de collecteur" est commandé par la tension et non le courant de base.

### Le réseau de caractéristiques d'un transistor JFET

Les caractéristiques d'un JFET sont moins nombreuses que celles du transistor bipolaire. Les seules relations importantes sont celles entre le courant drain-source, la tension sur la grille et la tension entre drain et source. Celles-ci sont notées IDS pour le courant drain-source, VG pour la tension de grille, et VDS pour la tension drain-source. Voici l'équation générale qui décrit le comportement d'un JFET :
    $I_{DS}={I_{DS}}^{S}\cdot \left(1-{\frac {V_{GS}}{V_{P}}}\right)\cdot \left(1-{\frac {V_{DS}}{V_{AJ}}}\right)$
On peut décomposer cette équation en deux relations : une pour relier IDS et VGS, et une autre pour relier IDS et VDS. Ces deux relations sont illustrées dans le schéma ci-dessous.

#### La relation VGS-IDS

La relation entre VGS et IDS se déduit directement du fonctionnement du transistor. Plus la tension augmente, plus le canal N rétrécit et le courant faiblit en conséquence. On a donc une relation décroissante entre VGS et ID. On voit aussi que le courant s'annule au-delà d'une certaine tension, quand le canal N disparaît. Cette tension particulière, notée $V_{P}$ dans le schéma ci-dessous, est appelée la tension de pincement.
Dans la région linéaire, on peut considérer un JFET comme une résistance contrôlée en tension (la valeur de la résistance dépend de la tension $V_{GS}$. La valeur de la résistance est approximativement décrite par l'équation suivante :
    $r_{d}={\frac {r_{0}}{\left(1-{\frac {V_{GS}}{V_{P}}}\right)^{2}}}$
L'équation précédente peut se réécrire avec le courant $I_{DS}$.
    $I_{DS}={I_{DS}}^{S}\left(1-{\frac {V_{GS}}{V_{P}}}\right)^{2}$
On peut enfin reformuler le tout pour mettre en avant la tension VGS :
    $V_{GS}=V_{P}\left(1-{\sqrt {\frac {I_{DS}}{{I_{DS}}^{S}}}}\right)$

#### La relation VDS-IDS

La relation entre IDS et VDS ressemble à celle observée sur les transistors bipolaires, entre la tension VCE et le courant IC. Encore une fois, on observe une différence entre une région dite linéaire et une région dite saturée. Dans la région linéaire, le courant IDS est proportionnel à la tension VDS (au moins approximativement). Le JFET est alors en régime linéaire et peut servir d'amplificateur sans problème. Mais le courant IDS débité par le JFET n'est pas illimité et il existe une limite physique au-delà de laquelle le transistor ne peut pas aller. Quand le courant maximal du transistor est atteint, le courant IDS ne varie plus selon la tension VDS : on dit que le JFET est en régime de saturation. Cela arrive quand la tension dépasse une valeur appelée tension de saturation, qui sera notée VP dans ce qui suit.

## Les transistors MOS

Après avoir vu les JFET, nous allons passer à une seconde classe de transistors FET : les transistors de type Metal Oxyde Semiconductor Field Effect Transistor, abréviés transistors MOS (ou encore MOSFET). Comme les JFET, celui-ci possède trois broches nommées grille, drain et source.
On peut les classer en deux types, ceux à enrichissement ou à appauvrissement, la différence tenant dans le fait que les premiers ne conduisent pas quand on les polarise (on met une tension entre drain et source), alors les seconds font l'inverse.
De plus, chaque type est subdivisé en deux sous-types, qui diffèrent entre autre par le bit qu'il faut mettre sur la grille pour les ouvrir/fermer :
* les transistors NMOS qui s'ouvrent lorsqu'on envoie un zéro sur la grille et se ferment si la grille est à un ;
* et les PMOS se ferment lorsque la grille est à zéro, et s'ouvrent si la grille est à un.
| NMOS/PMOS | MOS à enrichissement | MOS à appauvrissement |
| PMOS | | |
| NMOS | | |

### L'intérieur d'un transistor MOS

À l'intérieur du transistor MOS, on trouve une plaque en métal reliée à la grille appelée l'armature, un bout de semi-conducteur entre la source et le drain, et un morceau d'isolant entre les deux.
La portion de semi-conducteur est encore une fois composée de deux portions dopées P coincées entre une portion dopée N, comme indiqué dans le schéma ci-dessous.

### Le fonctionnement du transistor MOS

Suivant la tension que l'on place sur la grille, celle-ci va se remplir avec des charges négatives ou positives. Cela va entrainer une modification de la répartition des charges dans le semi-conducteur, ce qui modulera la résistance du conducteur.
Prenons par exemple le cas d'un transistor NMOS et étudions ce qui se passe selon la tension placée sur la grille. Si on met un zéro, la grille sera vide de charges et le semi-conducteur se comportera comme un isolant : le courant ne passera pas. En clair, le transistor sera équivalent à un interrupteur ouvert. Si on met un 1 sur la grille, celle-ci va se remplir de charges. Le semi-conducteur va réagir et se mettre à conduire le courant. En clair, le transistor se comporte comme un interrupteur fermé.
Prenons par exemple le cas d'un transistor NMOS et étudions ce qui se passe selon la tension placée sur la grille.
* Si on laisse la grille tranquille, l'armature est vide d'électrons et n'a aucun effet sur le circuit. Le semi-conducteur est alors équivalent à deux diodes placées dans des sens opposées, une pour chaque jonction PN, ce qui fait bloque le passage du courant ne passe pas. La liaison source-drain a une résistance très élevée, de plusieurs milliers de milliards d'Ohms ($10^{12}\Omega$).
* Si on place une tension entre la source et le drain, des charges s'accumulent dans l'armature jusqu'à ce que la grille soit remplie. Ces charges vont repousser leurs congénères dans le semi-conducteur, ce qui va créer un canal de conduction que le courant va emprunter : le courant passe entre la source et le drain. Dans un transistor NMOS, des charges positives vont s'accumuler dans l'armature métallique de la grille. Celles-ci vont attirer les électrons du semi-conducteur et repousser les trous. Les électrons libres des zones N vont aussi être attirés et vont s'accumuler sous la grille. Ces électrons libres sous la grille peuvent conduire le courant, la zone dans laquelle ils se situent formant le canal de conduction. Pour le transistor PMOS, c'est l'inverse : des électrons s'accumulent dans l'armature et les trous des régions P migrent sous la grille. Ces trous permettent de conduire le courant, formant un canal de conduction.
| Transistor MOS avec grille hors-tension. | Transistor MOS avec grille sous tension. |

### Les caractéristiques d'un transistor MOS

On comprend avec les explications précédentes que les MOS sont des transistors commandés en tension : suivant la tension placée sur la grille, le courant passe plus ou moins bien entre source et drain. Reste à voir quelles sont les équations qui relient les courants et les tensions aux bornes du transistor.
Déjà, on peut directement déduire que le courant de grille est nul. L'isolant placé sous la grille, qui sépare l'armature métallique du semi-conducteur, empêche tout courant de passer à travers la grille. Le seul courant qui traverse le MOSFET est celui qui passe entre drain et source. On a donc :
    $I_{G}=0$, $I_{D}=I_{S}$
Le courant IDS dépend de la tension VGS, comme pour les JFET, avec quelques différences dans les équations qui relient IDS, VGS et VDS. Pour un MOSFET, la relation entre ID et VDS est une simple relation de proportionnalité, le transistor se comportant comme une simple résistance. Pour simplifier, le MOSFET est une résistance commandée en tension et plus précisément par la tension de grille VGS. Cependant, cela n'est vrai que pour une tension drain-source assez faible. Il existe, comme pour le JFET, une tension au-delà de laquelle le courant ID ne peut plus augmenter : le courant ID finit donc par saturer au-delà d'une tension VDS trop forte. Le transistor fonctionne donc en deux régimes : un régime linéaire où ID et VDS sont proportionnels, et un régime de saturation où ID sature et est découplé de VDS.
Le schéma ci-dessous montre ce qui se passe à l'intérieur du transistor MOSFET selon les différents régimes de fonctionnement.
Maintenant, démontrons tout cela.

#### Le régime linéaire

Commençons par démontrer que le courant ID et la tension VDS sont proportionnels dans le régime linéaire. Pour cela, nous allons supposer que le canal de conduction est donc une zone dans le semi-conducteur où l'on trouve des charges libres, pouvant conduire le courant. Et on peut facilement déduire la relation entre tensions VDS et VGS, avec le courant ID. Pour calculer la valeur du courant ID, il suffit de multiplier la vitesse des charges dans le canal de conduction par la charge linéique (la charge par unité de longueur du canal). Commençons par calculer la charge linéique, avant de calculer la vitesse des charges dans le canal de conduction.
Dans la section suivante, on va supposer que le canal a une forme de parallélépipède et a donc une épaisseur, une largeur et une longueur. On changera cette hypothèse dans la suite du cours, vu qu'elle est fausse, mais elle sera utile pour le moment. La quantité de charges contenu dans ce canal se calcule assez facilement, quand on sait que la grille est un condensateur dont le canal de conduction est la seconde armature. On peut appliquer la formule $Q=C\cdot U$, reste à trouver la tension adéquate. On peut préciser que la grille ne commence à se charger que si la tension VGS dépasse une valeur seuil, appelée tension de seuil. En notant la tension de seuil $V_{T}$, on a :
    $Q=C\cdot (V_{GS}-V_{T})$
On peut reformuler cette formule en utilisant non pas la capacité, mais la capacité par unité de surface de l'armature. En prenant les notations suivantes, on a :
* $L$ la longueur du canal ;
* $l$ la largeur du canal ;
* $C_{s}$ la capacité surfacique.
    $Q=C_{s}\cdot L\cdot l\cdot (V_{GS}-V_{T})$
La charge linéique est donc :
    ${\frac {Q}{L}}=C_{s}\cdot l\cdot (V_{GS}-V_{T})$
La tension $VDS$ entre source et drain donne naissance à un champ électrique dans le semi-conducteur, égal à :
    $E={\frac {VDS}{L}}$
La vitesse des charges dans le semi-conducteur est donc égale à ce champ électrique, multiplié par la mobilité des charges :
    $v=\mu {\frac {VDS}{L}}$
On a donc :
    $I_{D}=v\cdot {\frac {Q}{L}}=\mu {\frac {V_{DS}}{L}}\cdot [C_{s}\cdot l\cdot (V_{GS}-V_{T})]$
On voit que la relation entre $I_{D}$ et $V_{GS}$ est linéaire, ce qui permet de définir une conductance. En reformulant l'équation précédente, on trouve :
    $I_{D}=g_{s}\cdot V_{DS}$, avec $g_{s}=\mu \cdot C_{s}\cdot {\frac {l}{L}}\cdot (V_{GS}-V_{T})$
Cette conductance source-drain est appelée la conductance de sortie du FET. On voit qu'elle dépend de trois paramètres :
* le produit $\mu \cdot C_{s}$, qui est appelé le paramètre de transconductance de processus ;
* le rapport entre largeur et longueur du canal de conduction ${\frac {l}{L}}$ ;
* la différence de tension $V_{GS}-V_{T}$.

#### Le régime de pré-saturation

Maintenant, étudions la forme exacte de la région linéaire du courant ID, juste avant le passage au régime de saturation. La saturation du transistor (et le régime de pré-saturation) est lié à la relation entre l'épaisseur du canal et la tension VDS. Car, contrairement à ce que laissait supposer la simplification du canal parallélépipède, le canal de conduction a une forme légèrement effilée. Le canal est plus épais du côté de la source que du côté du drain. Et cela influence la relation ID/VDS dans le régime linéaire, à des tensions proches du régime de saturation. Plus la tension VDS augmente, plus le canal sera penché, avec une forme de plus en plus effilée. Au-delà d'une certaine tension, le canal ne peut plus s'approfondir et son épaisseur reste constante : le transistor est alors en régime de saturation.
Un bon moyen de modéliser cela est de modifier l'équation précédente :
    $I_{D}=g_{m}\cdot V_{DS}$, avec $g_{m}=\mu \cdot C_{s}\cdot {\frac {l}{L}}\cdot (V_{GS}-V_{T})$
Il suffit de remplacer la tension $V_{GS}-V_{T}$ par celle-ci :
    $(V_{GS}-V_{T})-{\frac {1}{2}}V_{DS}$
Ce qui donne :
    $I_{D}=k\cdot V_{DS}\cdot \left[(V_{GS}-V_{T})-{\frac {1}{2}}V_{DS}\right]$, avec $k=\mu \cdot C_{s}\cdot {\frac {l}{L}}$
En reformulant, on trouve l'équation du second degré suivante :
    $I_{D}=k\cdot \left[V_{DS}\cdot (V_{GS}-V_{T})\right]-{\frac {1}{2}}V_{DS}^{2}$, avec $k=\mu \cdot C_{s}\cdot {\frac {l}{L}}$
Celui-ci donne la belle parabole ci-contre quand on en trace le graphe.

#### Le régime de saturation

Dans le régime de saturation, la relation ID-VDS devient celle-ci :
    $I_{D}\approx k\cdot (V_{GS}-V_{T})^{2}$, avec $k=\mu \cdot C_{s}\cdot {\frac {l}{L}}$
Néanmoins, il faut préciser qu'un équivalent de l'effet Early des BJT se manifeste, ce qui se traduit par une légère dépendance entre VDS et ID. Ce qui donne l'équation suivante :
    $I_{D}\approx k\cdot (V_{GS}-V_{T})^{2}\cdot (1+\lambda V_{DS})$, avec $k=\mu \cdot C_{s}\cdot {\frac {l}{L}}$