# JFET

Loturazko eremu-efektu transistorea —ingelesez:Junction Field-Effect Transistor, JFET— hiru terminaleko gailu elektroniko bat da eta elektronikoki kontrolatutako etengailu, anplifikadore edo tentsioren bidez kontrolatutako erresistentzia gisa erabil daiteke. Hiru terminal horiei atea (G), drainatzailea (D) eta iturria (S) deritze. JFET transistoreak, transistore bipolarrak ez bezala, tentsiorekin kontrolatuta denez, ez du polarizazio-korrontearik behar. Karga elektrikoa drainatzaile eta iturriaren artean dagoen N edo P motako arteka semikonduktorearen bidez doa. Alderantzizko tentsio elektriko bat aplikatzean sarrerako terminalean, arteka estutu egiten da eta erresistentzia gehiago suposatzen dio korronteari.
JFET transistorea N motako edo P motako arteka bat eduki daiteke. N motakoetan, atean jarritako tentsio elektrikoa negatiboa bada iturriarekiko, korrontea gutxitu egingo da. Era berean, hori gertatzeko P motakoetan, sarreran aplikatutako tentsioa positiba izan behar da. JFET transistoreak sarrerako inpedantzia handia du, 10$^{10}$ ohm ingurukoa. Beraz, efektu baztergarria dauka atean konektatutako beste zirkuito eta osagai elektronikoekin konparatuta.

## Historia

William Shockleyek eremu-efektu transistore baten patentea eskaera egin zuen lehen aldiz 1951n. Datorren urtean, George Clement Daceyek eta Ian Rossek, Bell Laborategietako bi langilek, arrakasta izan zuten gailu hori fabrikatzen eta patentearen eskaera egin zuten 1952ko urriaren 31n.

## Estruktura

JFET transistorea material erdieroale batekin egindako arteka batez osatuta dago. Arteka hori karga elektriko positibo ugaritasunarekin (P motako arteka) edo negatiborekin (N motako arteka) dopatuta dago. Kontatku ohmikoak daude iturriaren (S) , drainatzaileren (D) eta atearen (G) muturretan. N motakoetan, arteka iturritik drainatzailera doa bi P motako eremuen artean, PN lotura bat osatuz. P motako JFET transistoretan eremu horiek atzekoz aurrera jarrita daude.

## Konparaketa beste transistoreekin

Giro-temperaturan, JFETaren ateko korrontea, MOSFETarena antzekoa da eta askoz txikiagoa transistore bipolarren entxufe-oinaren korrontearekin konparatuta. JFET transistorea irabazi handiagoa du MOSFET baino, baita keinu-hots gutxiago ere. Beraz, hots baxuko inpedantzia handiko anplifikadore operazionaletan erabiltzen dira.

## Ekuazioak
### Sarrera-ekuazioak

Transistorearen sarrerako grafikaren bidez, JFET transistorearen funtzionamendua azaltzen duten espresio analitikoak ondoriozta daitezke. Beraz, espresio desberdinak daude funtzionamendu-zona bakoitzarako.
I$_D$-ko balio-limiteen kurba, espresio honen bidez dago adierazita:
$I_{D}=I_{DSS}\left(1-{\frac {V_{GS}}{V_{P}}}\right)^{2}$
Kurba horretan dauden puntuak asetazun zonan dagoen I$_D$ korrontea eta V$_{GS}$ tentsioa adierazten dute. Aldi berean, kurba honen azpian dauden puntuak ohm-eremua adierazten dute.

### Irteera-ekuazioak

Irteerako grafikoan JFETak korrontearen igaroa ahaltzen dituen bi egorea nabarmen daiteke. Hasieran, drainatzaileko korrontea eta tentsioa progresiboki handitzen dira. Kurba horren espresioa ondorengoa da:
$I_{D}=k[2V_{DS}(V_{GS}-V_{P})-V_{DS}^{2}]$
K balioa honako espresioa adierazten du:
$k={\frac {I_{DSS}}{V_{P}^{2}}}$
Beraz, ondorengoa suposa daiteke:
$I_{D}={\frac {V_{DS}}{R_{ON}}}$
R$_{on}$ erresistentziaren balioa formula honek adierazten du:
$R_{ON}={\frac {1}{{\frac {k}{2}}(V_{GS}-V_{P})}}$
Zona horretan, transistorea R$_{on}$ balioko erresistentzia baten truke ordezka daiteke. Geratzen den I$_D$ eta V$_{DS}$ arteko erlazio matematikoa Ohmen legearen bidez azter daiteke. Hori dela eta, zona horri ohm-eremua deritzo eta zona honetan zehazten duen V$_{Ds}$-ko balioa ondorengoa da:
$V_{DS}=V_{GS}-V_{P}$
JFETaren asetazun-korrontea, I$_{DSAT}$ :
$I_{DSAT}={\frac {k}{2}}(V_{GS}-V_{P})^{2}$

## Ikus, gainera

* Transistore bipolar
* MOSFET

## Kanpo estekak

* (Ingelesez) Fisika 111 Laborategia-JFET-zirkuitoak I pdf.
* (Ingelesez) N motako JFET transistorearen simulazioa
* Datuak: Q385520
* Multimedia: JFET / Q385520