PDK 今昔物語

1990年、NHKが「電子立国日本」と持て囃した半導体業界に 30年ぶりにスポットライトが当たっています。舞台に立っているのは最先端製造技術ですが、ここでは裏方として舞台を支えてきた製造＋設計の橋渡し役である PDK の話をさせてもらいます。半導体業界にて当たり前のように扱われている PDK の歴史を振り返ることから始まり、日本 IDMs とピュアファウンドリーのビジネスモデルの違い、PDK が半導体業界の栄枯盛衰に果たして来た役割等、設計者だけでなく、製造やプロセス開発畑の方にも参考になる内容に膨らましていますので、ご笑読頂ければ幸いです。

> なお、本内容は、過去の業務経験を元にした、個人的意見・見解の表明であり、いかなる組織を代表したものではありません
>
※ PDK 等の英語３文字に代表される専門用語の解説は、以下のURLの”半導体初学者むけ「半導体設計で使われる用語集」”を参考ください。

https://github.com/jun1okamura/glossary_semiconductor_design_terms_for_beginners

# Preface: Process Design Kit

Process Design Kit（PDK) って、いつ頃から認知されたのでしょうかね？Wikiを探ると、2011年の専門書が参考文献がとして引用されています。また、相互利用可能な標準 PDK (iPDK) を目指した IPL Alliance が 2007年に発足なので、2000年代後半から一般に使われるようになった概念だとするのが妥当でしょう。

> なぜ Device Design Kit とか LSI Design Kit ではなくて Process Design Kit と呼ばれるのでしょうか?、Software Design Kit を真似ているのは明らかだと思いますので、Hardware Design Kit でも良いはずです。多分、Process = 製造工程＝ファウンドリ毎に異なる PDK を用意しなければならない事から、Process Design Kit に落ち着いたのでしょうね。

https://en.wikipedia.org/wiki/Process_design_kit

https://en.wikipedia-on-ipfs.org/wiki/Interoperable_PDK_Libraries

以下、時代を追って PDK という概念が生まれるまでの歴史を振り返っていきます。

## 始祖期：1980〜1990
今は昔、私が東芝に入社したのが 1986年、EWS(SUN3)と EDAソフト(SDA System の Edge) が導入されて、設計者が EDA ツールを直接使うようになったのが 1987年になります。それまでは、回路図はロジックテンプレートを使って手書きで図面に起こし、回路図のトランジスターを一行づつラインエディターでコンピュターに入力して、SPICEでシミュレーションをして動作確認していました。Layout 図面は、製図用のドラフターでトランジスターや配線を手書きで A0 のグラフ用紙に書き込んで、工場にある CAD 課の作業員が、デジタイザーでグラフ用紙から Layout の座標情報を読み取ってコンピューターに入力していました。

DRC は、大型コンピュターからラインプリンター経由で吐き出される、膨大な座標情報の紙出力であり、LVS は、グラフ用紙に書き込んだ図面から人間が逆起こしした回路図との比較作業のことで、ミスがないように複数の人間で別々に回路の逆起こしをしたり。。。**本当に平和な時代でした**

設計者が EDA ツールを直接使うようになり、Layout 作業は、ドラフターとグラフ用紙からマウスでのディスプレイ作業に変わり、DRC が EWS でも実行できるようになったので、DRC のルールファイルを、設計者が直接記述するようになったのが、元祖 PDK との遭遇になります。

一方、回路設計の方は、なかなか手書き作業とラインエディターから、EDA ツールへの移行ができませんでした。大きな障害は、EWS の導入数が回路設計者数に対して圧倒的に少なかったことです。当時は、漸く PC が個人に配布され始めた時代で、電子化といえば課に一台のワープロがまだまだ幅を利かせていた頃でした。一方で「とりあえず作ってからマスク修正する」という時代から「一発で動くモノを設計する」という時代への入り口でしたので、ミスを避ける為には、回路図とシミュレーション実行結果、回路図と Layout が一致していることが必要となってきました。

そこで、回路設計者が手作業で書いた回路図を、若手の設計者が EWS に回路シンボル＝**Schematic 図**として入力して、シミュレーション用のファイルを生成して、回路設計者がシミュレーション検証に使う一方で、入力した **Schematic** と入力した **Layout** との、回路比較＝ LVS を EWS 上で実行するようになりました。Layout からの素子抽出ルールや LVS のルールファイルを、設計者が直接記述するようになったのが、新たな元祖 PDK との遭遇になります。

その後の微細化に伴い、配線の寄生容量や配線抵抗が回路設計上で無視できなくなると、寄生素子の抽出＝ LPE のルールファイルを、設計者が直接記述するようになり、微細コンタクトや VIA の抵抗が回路設計上で無視できなくなると、LPE のルールファイルに抵抗抽出を加えたり。。。微細化と共に元祖 PDK に必要になる設計情報が徐々に増えていきました。

始祖期では、EDA の環境整備やルールファイルは、設計者自身が作成していました。PDK という概念はまだなく、設計作業を進める為の手続きの一部でした。作業のボリュームが増加するに従い、それらの作業を専門とする設計サポート部隊を編成して効率を上げ、設計部隊で共通に利用するように整備が進みます。また、並行して EDA ツール自身が大きく進化する時代とも同期していきました。

> 設計サポート部隊が出来ると機を同じくして、EDA ベンダー間の競争も激しくなります。多くの EDA ベンダーは合併と吸収を繰り返し、現在の３大 EDA ベンダーに収斂されていきました。その陰で日本 IDMs の社内 EDA 開発リソースは徐々に解体されていったことも忘れてはなりません。

私個人は、1996年、IBM/Siemens/Toshiba の３社 Alliance 開発プロジェクトに参画、IBM のデザインセンター Burlington/VT に駐在することになりました。開発プロジェクトでは、最初から 3社に共通の EDA 部隊を立ち上げていました。噂に聞いた話では、当時の IBM の部長がラピダス誕生のキカッケを作ったとか。。。この頃から、各種ルールファイルや回路図シンボル等は、EDA 部隊が責任を持つ体制（元祖 PDK の管理）が一般的に成ったと語り伝えたるとや。。。

> 当時 IBM には内製 EDA ツールがあり、Siemens/Toshiba が使っていた Cadence ツールとどちらを開発プロジェクトで選択するか？戦いがありました、結局 Layout ツールは IBM 内製の Gym、Schematicツールは Cadence という折衷案で収まりましたが、IBM や Siemensでは、Layoutを描くエンジニアと回路設計するエンジニアは分業が進んでいたことも折衷案の要因でした。Toshiba でも分業が進むキッカケになったかもしれません。私はメモリのコア部分の設計者でしたし、差別化の本質は Layout と回路の最適化だと信じていたので、慣れない Gym と格闘したのは良い思い出です。

## 黎明期：1990〜2000
今は昔、TSMCの発足が 1987年、TSMC Japan が 1997年に横浜に開設してます。私が東芝辞めてファブレスにて TSMC とお付き合い始めたのが 1999年です。当時の日本 IDMs の最先端プロセスは 180-130nmで、TSMCの主流は 0.35-0.25um でしたので、微細化に関しては 1~2世代は遅れていた頃になります。

> 当時、最先端の DRC や SPICE model, Standard Cell Lib は極秘に近い扱いで、一瞬とても大事にされますが、プロセスが更新されるとメンテナンスもされず倉庫の片隅に追いやられる。そんな使い捨てに近い扱いのものでした。最先端プロセスでの微細化レースが優先され、レガシーとなったプロセスは徐々に廃棄されるという、当時の日本 IDMs のビジネススタイルに対して、レガシーとなったプロセスを使う顧客を世界中から集めてくるという、ピュアファウンドリーのビジネススタイルでは、PDK に対するメンテナンスの優先度が大きく異なっていたことと思われます。

東芝では 180nm プロセスを使って、混載 DRAM の IP 設計をしていた自分が、TSMC の 0.35umで、高速 SerDes の IPを開発することになりました。TSMC Japan は、日本の顧客を増やすことに必死でしたので、規模の小さなファブレス企業にも親切で、台湾から赴任していた FAE (後のGUC社長）が、積極的に支援したくれたのを今でもよく覚えています。特に驚いたのは、当時としては珍しくゲート面積 vs Vth バラツキ情報のデータがあったことや、ESD の耐性とレイアウトとの対比データーを提供してくれたことです。そのようなプロセス依存の詳細情報を、顧客の要求に応じて、すぐに用意してくれる TSMC の設計者に寄り添うサービスに感動しました。

> もちろん、当時は PDK という言葉も概念も無い時代でしたので、要望に応じて、紙の R&D ドキュメントとしての提供（中国語）形式でした。それでも、ファブからの設計情報だけで「一発動作」させる事が必須のファブレス企業の設計には、TSMC のサービスと情報は必須のものだと感じたものです。
>
> 当時は、インターネットの帯域幅や PC の能力が不足していましたので、GDSII を FTP で TSMC に TO した後、MEBES ファイル（MASKデータ）の最終チェックは、台湾の TSMC に出張する必要がありました。私の初めての台湾出張でした。良い思い出です。

微細化で遅れていた TSMC が、顧客にアピールするために優先した「設計者に寄り添う様々なサービスと情報の提供」という付加価値が、その後の微細化と大口径化に伴う ASIC から SoC への設計エコシステムへの転換と PDK による差別化、ピュアファウンドリーによる既存半導体企業の大転覆という変革の時代を興す重要な蓄えに成ったと語り伝えたるとや。。。

## 転換期：2000〜2010
今は昔、2000年に市場にデビューしたのが 130nm プロセスです。Skywater が OpenPDK化を Google に許諾したプロセスになります。

https://en.wikipedia.org/wiki/130_nm_process

代表デバイスは Pentium III です。スピードや集積度は上がりましたが、周辺 IO は PCI、メモリとは最初の DDR での接続ですので、要はどちらも GPIO です。振り返れば 110nm~130nm が ASIC と SoC の分水嶺でした。

2000年代後半は、200mm から 300mm に Wafer 口径が拡大し、<90nm 微細プロセスへの移行や、単純な ASIC から IP を組み合わせる SoC へ設計スタイルが変化した時期と同期しています。また、TSMC や UMC、GF というピュアファウンドリが台頭する時期と、NEC・東芝・日立という日本の半導体企業＝日本の IDMs がプロセス微細化レースから徐々に撤退していった時期とも同期しています。

ASIC から SoC へ移行すると、必要な回路ブロック＝IP を如何に早く用意できるのか？が SoC 設計において死活的な課題となってきました。従来の ASIC 時代の様に、社内の設計リソースだけに頼る体制では IP 開発が追いつかず、世界中の設計専門会社が独自に設計した汎用 IP を組み合わせることが必須となりました。結果、微細化プロセスの製造能力以上に、IP エコシステムの構築能力が SoC 製品開発ビジネスでは重要になって行きました。

> 2000年以降、PC の周辺技術として新しく多くのデジタル高速伝送技術が実用化されました。DVI や HDMI に代表されるデジタルディスプレイ技術、PCIe や DDR に代表されるデジタル高速バス規格、イーサネットも 10Mbps から 100Mbps に高速化、USB3.0 は 2008年にリリースされています。同時に、これらの高速 IO に特化した多くの IP 専業スタートアップが生まれました。それらの IP 専業スタートアップでは、優秀な PDK を持つファブを選択することが、開発リスクを低下させること＝ビジネスの成功への近道だった為に、ピュアファウンドリが自然と有利になっていきました。

元々世界中の設計者が求める情報を惜しみなく提供し、複数の EDA ツールに対応することを厭わなかった、ピュアファウンドリの**柔軟なデザインサービス**という基盤に対して、社内の設計リソースからの要求に限定された環境で、特定の EDA ツールに特化することを前提としてきた、日本 IDMs の**デザインキット**という基盤では、IP エコシステム構築という過程において、大きなハンディキャップを付けられたと分析しています。

自らの持つ**柔軟なデザインサービス**というアドバンテージに気がついたピュアファウンドリと、EDA ベンダー間の顧客獲得競争が引き起こした積極的なピュアファウンドリ向けサポートが加速した 2000年後半以降では、**柔軟なデザインサービス**が **PDK** として洗練化を進める事で、一気にピュアファウンドリが半導体市場を席巻していきます、一方、日本 IDMs は坂を転がるように弱体化していきました。日本 IDMs の微細化技術のアドバンテージが一気に、ピュアファウンドリに追い抜かれたいった時期と不思議に同期しています。

> ここでは、日本 IDMs を先端製造拠点としての視点で論じていますが、デバイスサプライヤーとしても地盤が低下していった事にも注目すべきです。SoC デバイスサプライヤーとして TV 用の SoC やセットトップボックス向け SoC、PC 向けグラフィック SoC 等、従来、日本 IDMs が強かったアプリケーション分野にて、ピュアファウンドリーに製造を委託する、Qualcomm、MediaTek、Marvel、NVidia や Broadcom が台頭すると、日本 IDMs の SoC デバイスサプライヤーとして地位は下がっていきました。

その明暗を分けたのは、投資判断や技術選択、ユーザー抱え込み等、諸々の理由があると思いますが **PDK** も一つも大きな要因であったと考えます。ただし、表層的な PDK の良し悪しが原因であっただけではなく、そこには以前から内在していた遠因があることも理解すべきだと語り伝えたるとや。。。


## 収斂期：2010〜2020
今は昔、2007年にデビューした iPhone に採用された SoC が Samsung S5L8900、90nm プロセスの 0.4GHz Arm 32bit でした。2008年に iPhone3G 2009年に iPhone3GS がデビュー、SoC は Samsung S5PC100 で 65nm 0.6GHz でした

> 私自身が、それまでのPHS 携帯から 3GS で iPhone に乗り換えたことからも明らかですが、３GS にてガラケー時代からスマホ時代に世界的に移行していくと同時に、携帯電話に必要とされる機能(カメラ、タッチパネル、センサー等々）が急激に増えていきました。

アプリケーションキラーとしての携帯向け SoC は、ファブの微細化投資を後押ししていきました。携帯向けに SoC が製造供給できるファブは TSMC と Samsung に収斂していくとともに、中小の専業 IP 設計会社は、微細化による NRE（マスク費用）の高騰が賄いきれず、Qualcomm 等の SoC 企業や、EDAベンダーの IP 部門に吸収合併されていくことになります。EDA ベンダーのビジネスモデルは、EDAツールの販売から IP 提供に徐々に変化していきました。SoC 開発が微細化に向かうことが、エコシステムの収斂と寡占化を加速していったのです。

2020年には 5nm プロセスまで微細化が進みますが、その NRE は〜100億円近くにまで高騰することになります。生涯生産数が数億台以上ないと経済原理的に成り立たない、PC の巨人インテルが、微細化レースから遅れをとり始めたのも、PC と携帯電話の生産台数の違いが遠因とも分析できます。

現在 3~2nm を目指して微細化競争は続いています。技術的には、さらなる微細化（３Ｄ化）は可能ですし、今後新たな材料の発見等がデバイスの性能を伸ばしていくでしょう、しかしながら経済原理を無視したデバイス開発に継続性はありません、携帯の更なる高性能化への熱望とユーザー数の拡大が続くこと、携帯に代るアプリケーションキラーとなるデバイスの誕生が、NRE が高騰する微細化をドライブするには必須に成ったと語り伝えたるとや。。。

> 世界の携帯電話サービス契約数は、2014年に約75億契約となり、世界人口に対する携帯電話の普及率は100％を超えています。2050年までは世界人口は増加を続けると予想されていますが、その後100億人前後でピークを迎えるとされています。つまり半導体の微細化を更に進めるためには、携帯電話に代って、複数台/人のアプリケーションキラーが将来に必要になるのは必須だと思えます。

## 再興期：2020〜現在
今は昔、Skywater が Cypress から分離独立したのが 2017年。

https://en.wikipedia.org/wiki/SkyWater_Technology

Open Source の EDA ツールである OpenROAD (“Foundations and Realization of Open, Accessible Design”) に US の DARPA IDEA プログラムが資金を投資したのが 2018年6月。

https://openroad.readthedocs.io/en/latest/

2020年 6月 Google が FOOSi のイベントにて **Open Source Silicon** のコンセプトを発表。ついに **Open PDK** が誕生しました。

https://youtu.be/EczW2IWdnOM

そして、Xfab と組んでシャトルサービスをスタートしたスタートアップの eFabless が Series-A 投資を受けたのが 2020年 7月末。

![image.png](https://qiita-image-store.s3.ap-northeast-1.amazonaws.com/0/1038104/48160acb-5ce4-ea36-57da-7ad4c933ab61.png)

一連の事象が、相互作用して **Open Source Silicon** のコンセプトが生まれ、それを実現する為に **Open PDK** というアイデアに到達したと分析しています。

> eFabless の CTO から聞いた話では、Skywater を説得した Google から「Open MPW のプラットフォームとして eFabless のシャトルサービスを使わせてほしい」と、電話がかかってきたとのことでした。時系列から言っても Google との協業が Series-A 投資のキッカケになったのは間違ありません。

### Open PDK が必要な理由

DARPA が OpenROAD に資金を供与したことで Open EDA の整備（gcc -OSilicon) が進みますが、Open Source Software と違い、EDA ツールだけでは、オープンな設計資産（RTLソースコードや Schamatic、GDSII）を流通させることができません。基本部品である PDK が NDA で縛られているために、自由に公開することはできないのです。

> PCB 設計の世界では、部品情報がネット上に公開されているので、個人でもオープンのPCB設計ツール(KiCAD等)と部品情報(フットプリントやシンボル)を使って自由に設計でき、かつ設計資産の流通が可能になっています。チップ設計では、部品情報＝PDK に自由にアクセスできないところに気がついたのが Google になります。

Google は Skywater を説得して Skywater の PDK を NDA を結ばずに公開する許諾をとったことで **Open PDK** が誕生したのです。

> PDK にある情報からファブの製造能力が読み取れてしまう事が NDA を必要とする理由とされています。例えば SRAM BitCell size 等の情報は、Wafer コストと直結するために、費用交渉にも影響する重要な情報だとされていましたが、微細化製造能力こそが差別化の源泉だった時代の残り香だとも言えます。

### Open PDK のメリット

PDK を公開することは、多くの人間が自由に参画可能となる結果、優秀な設計アイデアや IP が造出され、設計プラットフォームとして当該ファブを利用するインセンティブになります。また、世界中のコミュニティにファブをアピールすることで、新たなビジネスチャンスに結びつく可能性が出てきます。
設計側では、設計情報＝ソースファイルが公開されるので、他人が設計した回路や KnowHow を参考にして、自分の設計にフィードバックすることが可能になります。他人が設計した IP や Script を再利用することも可能です。

> Open PDK 化に際して、必ず議題に上がることは、１)ビジネス上のメリット、２)サポートの増加の懸念です。正直、売上的な即効性は無いので(1)に関しての説得は大変難しい、一方(2)のサポートに関しては、オープンソースライセンスにより免責されています。課題は、多くの半導体現場エンジニアが、オープンソースライセンスという概念やビジネスモデルを理解できていない事、即効性のあるビジネスばかりを追い求めて、新たなユーザーを開拓しビジネスを育てていく体制が崩れていることでしょう。以下の Skywater の blog が参考になります。

https://www.skywatertechnology.com/sky130-open-source-pdk/

### Open PDK の社会的なインパクト

FSI（EUのフリーシリコン団体）から、2023年11月に以下の報告書が EU に提言されています。

https://wiki.f-si.org/images/1/19/Recommendations_and_roadmap_open_silicon_2023_11_03.pdf

以下、提言の抄訳になります。
ーーーー
#### オープンソースの利点と必要性: 
FSIは、オープンソースのEDAツールとオープンソースのシリコンチップが、Chips Actの目標の多くを達成するための重要な手段であり、欧州の半導体産業の競争力、革新性、教育、独立性、サイバー耐性、環境持続可能性などに貢献できると主張している。また、オープンソースの開発には、経済的な指標だけでなく、社会全体に及ぶ副次的な効果もあると指摘している。

#### オープンソースの障壁と提案: 
FSIは、オープンソースの開発には、特許の脅威、標準化の問題、人材不足、アカデミアの文化や評価制度など、さまざまな障壁があると認めている。これらの障壁を克服するために、FSIは、以下のような具体的な提案を行っている。
- 公的資金で開発されたEDAツールやシリコンIPブロックは、永久にオープンなライセンスで公開すること。
- Chips Actで予定されているクラウドベースのデザインプラットフォームに加えて、ローカルなEDAインストールやオープンソースのEDAフローもサポートすること。
- オープンソースのコミュニティに受け入れられるような条件を満たした標準や言語を開発すること。
- アカデミアでのオープンソースの活動を評価指標に加えること。
- EDAツールの開発やオープンソースのシリコンチップの設計に必要なスキルや知識を持つ新しい教授を雇用すること。
- 環境持続可能性のために、電子機器の修理や再利用を促進すること。
- 人工知能の発展に伴う半導体技術の格差を防ぐために、AIの開発を完全にオープンにすること。
- サイバー耐性法にオープンソースのシリコンの概念を追加し、ハードウェアのサイバーセキュリティの達成に必要な要素と認めること。
- オープンソースのシリコンチップの開発に関するロードマップを提示し、最も影響力のあるチップの種類や優先順位を示すこと。

欧州の半導体産業の競争力、革新性、教育、独立性、サイバー耐性の維持だけでなく、SDG の観点からも、チップ設計には Open Source Silicon であるべきだとの提言になっています。

## まとめ
今は昔、2023年11月09日、NSTC から SemiUS (NPO) の立ち上げがPR。

https://www.nist.gov/news-events/news/2023/11/department-commerce-reaches-agreement-new-organization-semius-operate

2023年11月11日、Cadence から Skywater の OpenPDK をサポートするというPR。

https://www.electronicsweekly.com/news/design/eda-and-ip/cadence-offers-pdk-for-open-source-130nm-on-skywater-2023-11/

NSTC の PR には、特段 Open Source Silicon への言及はありませんが、2023年末にて DARPA の OpenROAD への資金提供が終了することもあり、EU での ChipAct の予算の充て方に加えて、米国での Open Source Silicon への予算の動きに注力する必要があると思っています。Google がキッカケを作った Open PDK のムーブメントが、世界に広がりながら、大きく動き始めていると感じます。

AI がソフト開発を人間から置き換える勢いなことからも明らかに、今後は半導体設計にも AI が導入されるのは必須ですが、その流れを加速する為には、オープンな設計資産の蓄積とライセンス数の制限のない OpenEDA の充実が不可欠になっていきます。同時に FSI からの提言書にも指摘されているような、安全保障に関わるサイバー耐性や、SDG へのインパクト等、経済的な指標だけでなく、社会全体に及ぶ副次的な効果からも、Open EDA/PDK を基盤とした Open Source Silicon をビジネスとしても確立していくことが世界的に求められていくはずです。

**日本では、半導体を「産業の米」と呼んだ時代がありましたが、AI の時代を迎えて、半導体のエコシステムが Open Source Silicon 化することで「産業の母なる大地」となり、新しい産業やサービスを育て上げる時代を迎えつつあるのだと語り伝えたるとや。。。**