要約：Recommendations and roadmap for the development of open-source silicon in the EU 


> Free Silicon Fundation (FSI) は、オープンソースのEDAツールとオープンソースのシリコンチップが、Chips Actの目標の多くを達成するための重要な手段であり、欧州の半導体産業の競争力、革新性、教育、独立性、サイバー耐性、環境持続可能性などに貢献できると主張しています。Google 翻訳を公開します。「てにをは」やワーディングの揺れはお許しください。

### Download
この文書のオリジナル原文は、
https://wiki.f-si.org/images/1/19/Recommendations_and_roadmap_open_silicon_2023_11_03.pdf
からダウンロードできます。

### 資金提供と免責事項
この研究は欧州連合から資金提供を受けています。ただし、本文書の内容は、著者の見解や意見の表明であり、必ずしも欧州連合または欧州委員会の見解や意見を反映しているわけではありません。また、欧州連合も欧州委員会もそれらに対して責任を負うことはありません。

### プロジェクト情報：
名称：「Go IT!」　ID番号：101070660。

### 提案書（全文ダウンロード）
https://wiki.f-si.org/index.php?title=Horizon_2021_Coordination_and_Support_Action_(CSA)_proposal

### 注意所見
助成契約には、最初の提案と比較していくつかの変更点が含まれています。Free Silicon Fundation (FSI) はプロジェクトのコーディネーターではなくなり、FSI の予算は元の金額の約半分に減り、当初 FSI に割り当てられていた複数のタスクが他の参加者に割り当てられました。なお、助成契約の最新版は公開されていません。

# 1. 目次
-- 省略 --

# 2. 主な内容
まず、必要な用語定義と簡単な政治的背景の紹介の後、第4章にて、オープンソースの電子設計自動化(EDA)ツールとオープンソースのシリコンが、ChipAct法で定められた目標の多くを達成するために不可欠な手段であると主張します。

第5章では、チップ設計に携わる複数のヨーロッパの中小企業に質問して得られたフィードバックに基づいて、ChipAct法によって予見される「設計プラットフォーム」に関して分析します。予見されているクラウドベースのインフラストラクチャに潜在的な問題が特定されました。これらは、セキュリティ、プライバシー、ツールの範囲が広すぎること、強制的なアップグレード、EDAベンダーによる管理の強化、特許侵害の発見リスクの増加に関連しています。
これらの問題を軽減するために、クラウドでのインストールに加えて、ローカル EDA インストールもサポートすること、また商用フローに加えてオープンソース EDA フローをサポートすることをお勧めています。

第6章では、オープンソースの文脈における標準と標準設定団体の役割を分析します。 特に、オープンソース開発には標準化に対する主流の産業アプローチとは大きく異なるニーズがあることを強調しています。 私たちは、過去の経験から、標準がオープンソース コミュニティに採用されるために満たさなければならない一連の必要条件を特に強調しています。

第7章ではアカデミック方面について提言します。私たちは、学術界はオープンソース EDA ツールとオープンソース・シリコンの開発において重要な役割を果たすことができ、またそうすべきであると主張します。大学におけるオープンソース開発を促進するために、私たちは学術的な評価する指標に出版物や引用などとは別にオープンソース・プロジェクトを含めることを推奨します。次に、学者には、EDA の開発者と EDA ツールのユーザーの 2つのクラスがあり、どちらも不可欠であることを強調します。前者がほぼ完全に消滅したことを考慮すると、オープンソース EDA ツールを開発し、欧州で対応する知識を復活させるために新世代の教授を雇用することを推奨します。この章では最後に、オープンソース ソリューションに触れたことのない人々がその可能性を理解していないことが多く、それが文化的な偏見を生み出していることを強調します。 結論として、他の利益相反も考慮して、学術界に新しく独立した人材を導入することをお勧めします。

第8章では、エコロジカルな持続可能性に関する公開レターを紹介します。 この書簡の署名者は、1.より穏やかなテクノロジー、2.電子機器の「6R」（再生、再利用、修理、信頼性、削減、リサイクル）、3.ライフサイクル評価（LCA）の外部および独立した監査人、 4.ICT分野における環境への影響を制限するための世界規模の規制を奨励します。

第9章では、特許の脅威と、オープンソース開発に関して今後起こり得る問題について説明します。残念ながら、確固とした対案はまだありません。

第10章では、チップ設計に対するAIの予見される影響について簡単に説明します。私たちは、AI の出現により、AI の所有者と他の所有者との間のシリコン技術の差が拡大する可能性があると警告しています。大規模な事業者と小規模な事業者間のさらなる力の不均衡を防ぐためのメカニズムを導入することをお勧めします。考えられるメカニズムは、AI の完全にオープンな (つまり、シリコンまでの) 開発を保証することで構成されます。

第11章では、サイバー レジリエンス法 (CRA) について説明し、次のことを推奨します。 1. オープン シリコンの概念が CRA に追加される、2. オープン シリコンがハードウェア サイバーセキュリティ目標の一部を達成するための重要な要素として認識される 。

第12章では、オープンソース シリコン開発のロードマップを示します。まず、近い将来に実現できるオープンシリコンチップのリストを作成し、その影響を強調します。次に、オープンソース EDA 開発のための DARPA OpenRoad プロジェクトと同様の (範囲や管理の点で) プロジェクトに迅速に資金を提供することをお勧めします。これは私たちの最も強力かつ重要な推奨事項です。 次に、オープンシリコン開発を促進するために政策が操作できるすべての政治方策をリストします。最後に、さまざまな活動の推奨スケジュールを示し、結論とします。

# 3. Introduction

### 3.1 オープンソースシリコンの定義
「オープンソースシリコン」（略して「オープンシリコン」）とは、高レベルのハードウェア設計記述からレイアウトに至るまで、設計全体がオープンであるシリコンチップを定義します。 主要な電子設計自動化(EDA)ベンダーは通常、自社のツールで生成された出力の公開を許可していないため、オープンソースのシリコン・チップは他の手段で設計する必要があります。事実上、これはオープンソース EDA ツールの使用を意味します。

### 3.2 世界的なオープンソース EDA の状況
最先端の EDA ツールに対する米国の中国への輸出規制の結果として (https://ucigcc.org/wp-content/uploads/2022/12/kleinhans-working-paper_-IGCC-2022-1.pdf )、また、主流の EDA ツールのコストが高いため、世界中の複数の国が独自のオープンソース EDA ツールを開発しています。 たとえば中国には、オープンソース ツール iEDA/iFlow (https://gitee.com/ieda-iflow/iFlow) があります。 ブラジルやインドの国の研究者は、既存のオープンソース EDA ツール(特に OpenRoad) (https://ieeexplore.ieee.org/document/9256538) にすでに多大な貢献を行っており、最終的には独自のオープンソース EDA ツールチェインを作成できる技術的能力を実証しています。
これまでのところ最も重要で成功した取り組みは、米国 DARPA が資金提供した OpenRoad プロジェクト (https://theopenroadproject.org/) です。 これは、商用ツールよりも優れた EDA ツールを作成するという米国政府の特定の呼びかけに応えて 2016 年に始まりました。 商用 EDA ツールに対するオープンソース EDA ツールの本質的な利点を活用すること、つまり、無数の並列インスタンスを並行して実行する能力 (ライセンスコストを考慮すると、商用ツールを使用することは不可能)や、コードを新しいパラダイムに迅速に適応させる能力などであり、OpenRoadは、次のような革新的なコンセプトを対象としています。

1. 自動化: 市販の EDA ツールは扱いにくく、非常に複雑なので、チップ設計を「コンパイル」する際に多くの人間手の介入が必要になります。オープンソースは大規模な並列化を利用して、人間の代わりに機械学習(ML)を通じて作業を置き換えることができます。

2. 24時間対応：RTL からレイアウトへの合成にかかる時間。つまり、EDA ツールが Verilog や VHDL などのレジスタ転送レベル (RTL) 言語から始めてデジタル設計の製造可能なレイアウトを生成するのにかかる時間とします。

3. 既存の EDA ツールのコストの壁を克服します。

OpenRoad プロジェクトは広く成功を収めており、12nm ノードに至るまでクリーンなレイアウトを生成するために使用されています (https://www.youtube.com/watch?v=z-yoZuJx2IE )。 しかし、EDA会社からの米国政府への苦情により、残念ながらこのプロジェクトは2023年12月に終了することになります。この苦情は「OpenRoadは米国の覇権の最後の領域の1つを危険にさらしている」という主張に基づいていたようです。
OpenRoad プロジェクトは、新しく誕生した 501(c)(3) 非営利団体である OpenROAD イニシアチブ (www.openroadinitiative.org ) を通じて民間の資金と寄付を募ることで、DARPA の資金提供終了後も存続しようとしています。
**OpenRoad プロジェクト、および IDEAS および POSH と呼ばれるこれに対応する米国の呼びかけは、オープンソース EDA がオープンソース シリコンを実現するものであることを認識していません。** 実際、米国のプログラムは EDA エコシステムのみを対象としていたのです。

### 3.3 主流の EDAtool の影響力
主な　EDA 企業は、中小企業、ファウンドリ、学術界に想像を絶するほどの影響力を持っています。NVIDIA ほどの規模のプレーヤーだけが声を上げる力を持っています。FSI は学界や中小企業との対話を通じて、その影響を個人的に目撃してきました。その力は次のように発動されます。
寡占または複占であるため、中小企業、ファブ工場、大学教授にとって、主流の EDA ツールへのアクセスは存続上の必要性となります。 多くの場合、交渉の結果、ライセンス費用全額より大幅な割引を受けられます。これらの割引は、ツールにアクセスできるかどうかの違い、つまり成功か破産かの違いを生み出します。ライセンス費用に対する報復のリスクがあるため、これらの団体は誰も声を上げる立場になれません。
この分野の関係者との個人的な話し合いを通じて、主な EDA 企業が競合他社に対して広範な法的攻撃を行っていると言われていることを認知しています。例えば、買収前に市場価格を引き下げるように特許侵害を理由に企業を訴えたり、頻繁に「出荷停止命令」の手紙を送ったりしています。 将来、主な EDA 企業がオープンソース開発者を攻撃する可能性があるため、第9章で後述するように、保護メカニズムを早期に導入する必要があります。

### 3.4 オープンソースの影響を測定する方法
公共投資に影響力を持つ政策立案者は、そのような投資が最終的に新たな事業や納税申告を通じて収入を生み出すかどうかを多くの場合懸念します。
この章では、オープンソース開発は、経済指標では直接測定できない、または少なくとも短期間では測定できない重要な二次効果を生み出すことが多いことを強調したいと思います。 このような二次的影響は社会全体に影響を及ぼし、例えば労働の効率、製品の品質、国民の教育レベル、公共サービスと財の効率、プライバシーなどの基本的権利の尊重、一般的な生活の質などが含まれます。 たとえば、より良い教育は、他の方法では不可能な解決策を可能にするため、より長い時間スケールでの経済的利益につながる可能性があります。
その結果、欧州は徴税を通じて短期的な投資収益を生み出すためだけではなく、オープンソースに投資すべきであると私たちは考えています。 この文書はこの概念を念頭に置いて書かれています。

### 3.5 連絡を受ける人のプライバシーの保護
この文書は、GoIT の出張活動の一環またはネットワークの一部として出会った人々とのいくつかの非公式かつ個人的な議論に基づいて書かれています。これらの人々とその機関/会社の名前は、プライバシーを尊重するために提供されていません。それでも、特定の主張の正当性を検証することに興味のある読者が、私たちに連絡することは歓迎します。私たちは、読者と主張の著者との間に直接リンクを作成する許可を要求できます。

# 4. ChipAct法とオープンソース
この章では、ChipAct法（つまり、欧州の半導体エコシステムを強化するための措置の枠組みを確立する欧州議会および理事会の規制に関する提案）をオープンソースの観点からレビューします。 ChipAct法は野心的な目標を設定しており、オープンソース ソフトウェアとオープンソース シリコンの助けなしには達成が不可能ではないにしても、困難であると私たちは考えています。
これらの個々の目標については、オープンソースとの関係とともに、以下の別の小段落で説明します。

### 4.1 半導体エコシステムの競争力の向上
ChipAct法は、「欧州国民のための革新的な製品を通じて、半導体エコシステムおよび産業全体の競争力を高める」ことを目的としていると引用されています。
競争力のある半導体イノベーションを生み出すために、電子設計自動化 (EDA) ツールは、さまざまなテクノロジーや新しいチップ アーキテクチャに適応できる十分な柔軟性を備えていなければなりません。イノベーションを加速し、コストを削減し、外部主体からの独立性を高めるためには、EDA ツールのイノベーションを 2 社や 3 社だけに委託することができないことは明らかです。**代わりに、パブリックでオープンソースのアプローチを使用することで、アナログ ニューラル ネットワークやニューロモーフィック コンピューティングなど、これまでのところ限界に達しているものの、将来に大きな可能性を秘めている分野での革新に必要なツールと知識を、迅速かつ共同で作成することが可能になります。** オープンソース ツールとプロセス デザイン キット (PDK) は、Microsoft と GNU/Linux の間の歴史的な競争において、安価な(通常は無償で)でフリー(自由)なオープンソース ソフトウェアにより、より豊富で、より複雑で、より価値のあるソフトウェア ソリューションのエコシステムが可能になりました。 参入障壁が下がるにつれて、シリコンチップの迅速なプロトタイピングと少量生産がより利用しやすくなります。
さらに、欧州がオープンソース シリコン パラダイムを迅速に受け入れれば、有能なオープンソース開発者を引き付け、エコシステムを運営することで先行者利益から利益を得ることができます。 ドイツ連邦教育研究省 (BMBF、https://
www.ihp-microelectronics.com/events-1/ detail/openpdk-opentooling-and- open-source-design-an initiative-
to-push- development）は、他の加盟国でも、そして最も重要なのは、公的資金によるヨーロッパのファウンドリの場合にも複製されるべき青写真です。

### 4.2 オープンソース ファウンドリとオープンソース PDK
ChipAct法は、公的資金によって共同資金提供された先端技術ノードの開発（おそらくIMECによって実行される）を想定している。公共の利益と公共経済への参加を考慮すると、適切かつ詳細な調査を行った後、最終的には従来の独自の対応物であるオープンソースのプロセス デザイン キット (PDK) と並行してファウンドリを開発するかどうかを検討することを推奨します。先端技術ノードの製造コストは、成熟したノードよりもはるかに効果であることは認識していますし、少なくとも最終サインオフでは確立された、つまり商用 EDA フローの使用が望ましいとしても、先端技術ノード用のオープンソース PDK は次のような効果をもたらします。 

1. 集団監視とコミュニティ開発は、エラーの少ない PDK を生成するのに役立ちます (下記も参照)。

2. より高度なノードをターゲットにすることができるオープンソース EDA ツールを開発できます (OpenRoad はすでに 12nm ノードで製造可能なレイアウトを合成できることに注意してください)。

3. 先端技術ノードの設計では、新しい標準または言語の定義が必要になる場合があります (たとえば、先端技術ノードにのみ存在する新しいデザイン ルールを定義するため)。 このような新しい標準や言語は、オープンソース コミュニティで使用できるように、商用ライセンスではなく公的ライセンスに基づいて開発されることが重要となります。
 
FSiC2023 の最終セッションで議論されたとおり (https://peertube.fsi.org/videos/watch/087a7e62-c067-473d-957c-57fd9ce85245)、参加者の間では、公開され透明性のあるオープンソース PDK 開発は、クローズドな開発と比較した場合に優れた品質の PDK を開発できる可能性が高いという明確な合意がありました。 商用での対応物。 実際、ＰＤＫの開発はファウンドリにとっても難しく、低品質のＰＤＫが頻繁に発生することは当業者の間ではよく知られています。 さらに、商用 PDK には、公の精査を耐えられなかった可能性が高い軽微なエラーが含まれていることが判明しています。たとえば、FSiC2022 での Tim Edwards を参照してください (https://wiki.f-si.org/index.php/FSiC2022#Mixed-signal.2Fanalog_design )。

### 4.3 教育とノウハウ
ChipAct法は、欧州における深刻なスキル不足を認めています。 現在、チップ設計教育を提供している、あるいはさらにまれですが、ファブレス製造や社内テストを伴うチップ設計体験を提供している比較的少数の欧州の大学は、主にユーロプラクティスが提供するサービス、つまり、大学への割引アクセスを活用しています。 主流の EDA ツール、マルチプロジェクト ウェーハ (MPW) の実行およびファウンドリ PDK へのアクセスです。しかし、直接の経験や、GoIT 補助金を受けて EU の大学を訪問した際に受け取ったフィードバックによって証明されているように、**多くの学生は、主流の EDA ツール (特に Cadence と Synopsys) の不親切さ、および法的規制によって、チップ設計のキャリアを始めることを思いとどまっていまし、心理的な負担があります（学生は通常、講義の前に自分の大学といくつかの契約またはNDAに署名する必要があります）。** その結果、学生は自宅や自分のPCで設計ソフトウェアを利用することができず、通常は難読化または暗号化されている、重要な技術的詳細から分離されたままになることがよくあります。 さらに、ユーロプラクティスによって設定された教育フローは、学生を主流の EDA ベンダーの独自の設定に閉じ込め、一部の学生はさらにやる気をなくします。
オープンソース ソフトウェアとオープンソース ハードウェアは、チップ設計を研究開発の魅力的または「クールな」分野に変える大きな可能性を秘めており、そのため最も才能のある学生を脅かせるのではなく、惹きつけることができます。教育に対する法的負担を軽減すること、そして、今日ではほとんど秘密にされているが、イノベーションには不可欠なアルゴリズム (例: 配置配線ツール) や技術的詳細 (例: 材料特性) へのアクセスを提供することです。
オープンソースに基づく学術的なチップ設計コースの可能性は、次のようないくつかの先駆的な実験ですでにテストされ、大きな成功を収めています。

1. ウィーン工科大学のシステムオン チップ研究室の Axel Jantsch 教授は、オープンソース RTL 合成ツール Yosys (https://github.com/YosysHQ/yosys) とオープンソースの place.and-route ツール Nextpnr (https://github.com/YosysHQ/nextpnr) の教室で。GoIT の傘下で行われた Axelv教授とのディスカッションによると、 Axel教授は、ライセンス料のコストを節約するためだけではなく、そのようなオープンソース ツールの使用を賞賛しました (ユーロプラクティスに支払われる手数料は、ライセンス費用全体よりも確かに安いです)。しかし、学術予算にとっては依然として重要です）だけでなく、最も重要なことは、学生が詳細とアルゴリズムを理解し、新しいアイデアを探求するのが簡単だからです。 余談ですが、Yosys (OpenRoad 内でも使用されています) の作成者、Claire Wolf は Axel教授の生徒でした。

2. ヨハネス・ケプラー大学 (JKU) リンツ (https://iic.jku.at/team/) の集積回路研究所所長である Harald Pretl教授は、学生が完全にオープンソースEDAベースに基づいて集積回路を設計できる新しい大学講義を作成しました。 彼はソフトウェア スイート全体を git リポジトリ (https://github.com/iic-jku/iic-osic.
tools）で公開しており、非常に人気が高まっています。 Pretl 教授は、オープンソースのシリコン IP ブロック、つまりシリコン レイアウトに至るまで全体がオープンな設計コンポーネントを公開する先駆的な仕事も行っています。 彼の研究は、2023年7月に開催される Free Silicon Conference 2023 で発表されました (https://wiki.f-si.org/index.php/FSiC2023#IP_blocks)。

他の例として、以下のようなものもあります。

1. カリフォルニア大学バークレー校の Dan Fritchman 氏 (オープンソース EDA の先駆的な大学の 1つで、後にほとんどの商用 EDAフローに統合された Berkeley SPICE 電子回路シミュレータなどを作成)、たとえば FSiC2023 での講演を参照してください (https://wiki.f-si.org/index.php/FSiC2023#Back-end_design_tools_2)、

2. スタンフォード大学の Boris Murmann 教授、たとえば彼の論文「Democratizing IC Design」 (https://ieeexplore.ieee.org/iel7/4563670/9620728/09621274.pdf) を参照してください。

3. オープンソースの SkyWater 130nm PDK を使用して VLSI クラスを教えるスタンフォード大学の Priyanka Raina 教授 (https://priyanka-raina.github.io/ee272b-spring2021/)

4. ミシガン大学のMehdi Saligane教授(https://ece.engin.umich.edu/stories/opensource-hardware-a-growing-movement-to-democratize-ic-design )

さらに、オープンソース ソフトウェアとオープンソース ハードウェアにより、大学だけでなく企業もシリコン製造への簡単かつ安価なアクセスとともに教育プログラムを提供できるようになります。 これは、Matt Venn による「Zero to ASIC course」 (https://www.zerotoasiccourse.com/) および「Tiny Tapeout」プラットフォーム (https://tinytapeout.com/) によってすでに実行されています。

### 4.3.1 新たな機会を創出してスキル不足に対処する
欧州には、Apple や NVIDIA などの海外テクノロジー大手の単純な下請けとなるデザインハウスが複数あります。これらの欧州の設計会社はおそらく最も熟練した優秀な EU チップ設計者を雇用しましたが、ChipAct法の目標には貢献していません。オープンソース設計ツールとオープンソース テクノロジ (PDK) を使用すると、特定のフローではなく基本原則を教えることができます。その結果、巨大テクノロジーのエコシステムにただ溶け込むのではなく、より大きな課題を解決できる新世代のエンジニアが現れるかもしれません。

### 4.4 設計ツール、サービス、専門知識、ノウハウへのアクセス
ChipAct法第8条では、次のことを目的としています。
(a) 設計サービスと設計ツール [...] およびパイロット ラインへのアクセスを提供する

(b) 必要なノウハウ、専門知識、スキルをステークホルダーに提供する

(c) 専門知識、ノウハウ、サービスへのアクセスを確保し[...]スキルと能力を構築する

(d) 加盟国間の専門知識とノウハウの移転を促進する

(e) EU内の人材プールの育成を支援するために、半導体技術に関する特定のトレーニングアクションを開発および管理します。

これらの目標は、次のようにオープンソースに関連しています。
(a) 設計サービスや設計ツールへのアクセスの提供は、そのようなアクセスが契約交渉や機密保持契約 (NDA) などの法的負担にさらされず、法外に高額なソフトウェア ライセンス料金の支払いの対象にならない場合、明らかに容易になります。 その代わりに、無料 (自由) およびオープンソース (FOS) の EDA ツールには法的な負担がなく、通常は無料で提供されます。

(b)(c) ノウハウ、専門知識、スキルはすべて、適切な教育を通じて伝えられます。第4.3章 ですでに説明したように、教育はオープンソース ソフトウェアとオープンソースのシリコンから大きな恩恵を受けることがでます。設計ツールやテクノロジーの詳細などのサービスへのアクセスは、EDA ベンダーからの恣意的な交渉の議論を受けていない場合 (今日の場合のように)、または法的な負担を受けていない場合に、より簡単に許されます。ここでも、オープンソースによって状況が大幅に簡素化され、サービスへのアクセシビリティが向上します。

(d)人材プールの開発をサポートするための半導体技術に関するトレーニング活動は、第4.3章ですでに説明したように、オープンソース教育の利点から恩恵を受けることができます。 さらに、第4.3章の例で説明したように、トレーニングが透明でアクセス可能なオープンソース ソフトウェアに基づいている場合、才能のある学生を維持しやすくなります。

### 4.5 第三国の域外義務からの独立
ChipAct法第11条では、「オープン EU ファウンドリ」を次のように規定しています「第21 条第1項に定められた義務を遵守し、かかる義務が生じた場合には委員会に通知することを約束します」したがって、第11条では、米国に対して敵対的であるとみなされる場合、または国家安全保障上のリスクとしてみなされる場合には、各国に対する禁輸措置の対象となることが知られている外国の EDAtools Cadence および Synopsys の使用を除外しています。中国がその顕著な例であり、つい最近では、ウクライナ侵略の結果としてロシアが起きた事例が続いています（(https://www.bloomberg.com/news/newsletters/2022-03-01/
u-s-sanctions-on-russia-show-its-global-chip-domination)。FSiC2023に参加したロシア国民との直接の議論からわかったことですが、米国の禁輸措置の結果、モスクワにあるケイデンスのオフィスが閉鎖されました。
主流の EDA ツールに対する禁輸措置の影響は、ChipAct法の回復力の目標に対してさらに広範で壊滅的な影響を与えるでしょう。チップ設計エコシステムの大部分は、単純なソフトウェア ライセンス条項を超えた形で、微妙な方法でこれらの EDA 企業に組み込まれているかリンクされています。 たとえば、シリコン ファウンドリのプロセス デザイン キット (PDK) は、ほとんどの場合、そのような EDA ツールとのみ互換性のある独自のファイル形式を使用して書かれているか、特定の EDA ツールとのみ互換性のある形式で書かれています。 EDAツールの禁輸措置では、設計ツールの再開発だけでなく、EUの土壌とEUのノウハウで構築されたファウンドリであっても、ほとんどのファウンドリのPDKを書き直す必要が生じます。

#### 4.5.1 「治外法権による独立」に関する異なる解釈
政策立案に携わる複数の関係者にインタビューしたところ、ChipAct法のこのセクションについては複数の矛盾した解釈があることがわかりました。 その一部を次に示します。
1. EUが米国の通商禁止に陥る危険は小さいと考えられている。 ケイデンスやシノプシスのような企業が、EUに敵対する他の世界的勢力に買収されるリスクははるかに高い。

2. 米国には戦略的企業の買収を阻止する能力があるため、ケイデンスとシノプシスが他の世界的企業に売却される可能性は低い。

しかし、最近の歴史を見ると、かつて米国に本拠を置く EDA 多国籍企業であるメンター グラフィックスが 2017 年にシーメンスに買収されたことが分かります。
他の例として、Starlink の背後にある複数のテクノロジー企業(Oneweb と EUTELSAT)の国際的な買収が含まれます。 最近のドキュメンタリー (https://www.arte.tv/en/videos/105563-000-A/satellite-wars/) で要約された、米国の宇宙インターネット・サービスです。

### 4.6 ChipsAct とオープンソースの主要業績評価指標 (KPI)
#### 4.6.1 設計ツールの開発
ChipAct法では、Chip For Europe Initiative の「KPI指標」として、同イニシアチブの下で開発または統合された設計ツールの数を列挙しています。
過去に何度も起こったことや、最近では2018年にシノプシスが買収した公的資金によるフォトニック設計スイート「PhoeniX Software」のように、最初に公的資金を投入され、その後主流企業に吸収されるリスクを負う独自のツールを開発するのではなく（ https://www.synopsys.com/company/acquisitions.html )、公的資金によるツールは、一時的にオープンなライセンス (つまり、MIT、BSD または Apache のような寛容なライセンス) ではなく、永久にオープンなライセンス (つまり、GPLv3 のようなコピーレフト) で公開することを推奨します。

#### 4.6.2 設計機能にアクセスできるユーザーの数を増やす
ChipAct法では、もう1つのパフォーマンスの指標として、「イニシアチブに基づいて設計能力とパイロット ラインにアクセスできるユーザーまたはユーザー コミュニティの数」を挙げています。
繰り返しますが、これは、商用の対応物の高い法的および経済的障壁と比較して、参入障壁がまったくないことを考慮すると、オープンソース EDA ツールとオープンソース シリコン IP ブロックを支持するものです。 このアプローチの可能性は、Matt Venn による「Tiny Tapeout」プラットフォーム (https://tinytapeout.com ) および Efabless による「ChipIgnite」プログラム (https://efabless.com/ ) によって商業的にも実証されています。

#### 4.6.3 耐久性、修理可能性、アップグレード可能性、メンテナンスおよび再利用可能性
ChipAct法 8ページでは、次のように述べています。この提案は、エレクトロニクスと ICT を主要なバリュー チェーンとして特定し、「携帯電話を含むエレクトロニクスと ICT に関する規制措置を包含するサーキュラー エレクトロニクス イニシアチブ」を発表するサーキュラー エコノミー行動計画 36 に沿ったものです。 携帯電話、タブレット、ラップトップはエコデザイン指令に基づいており、エネルギー効率と耐久性、修理可能性、アップグレード可能性、メンテナンス、再利用、リサイクルを考慮してデバイスが設計されています。」
ユーザーがデバイスを修理、アップグレード、保守、再利用できるかどうかは、デバイスやチップで利用できるドキュメントの量と質に大きく依存するため、オープンソース ハードウェアとオープンソース シリコン チップは明らかにそれを可能にするものであり、おそらく、それを可能にするために必要なものです。 ChipsAct法のこの目標を達成するために必要な条件については、第８章も参照してください。例として、Qualcomm が電話機に搭載されている「Snapdragon 801 SoC」のサポートを終了したことが原因で製品寿命が終了した Fairphone 2 のケースを参照してください (https://arstechnica.com/gadgets/2023/01/the-fairphone-2-will-hit.end-of-life-after-7-years-of-updates/）

## 5. ChiAct法設計プラットフォーム
ChiAct法では、仮想設計環境の構築が予定されており、「仮想」という用語は「コンピュータ上で実行される」という意味ではなく、「クラウドベースの」という意味で解釈されています。

### 5.1 「欧州チップ法に基づく設計プラットフォームの推奨事項とロードマップ」の批判的レビュー
以下では、EC によって指名された「デザイン プラットフォーム ワーキング グループ」によって作成された、2023年6月の「欧州チップ法に基づくデザイン プラットフォームの推奨事項とロードマップ」と題された文書をレビューします。これらの中小企業には、「欧州チップ法の文脈における設計プラットフォームの推奨事項とロードマップ」のコピーが事前に与えられており、知識に基づいた意見を展開することができました。
問い合わせを受けた企業のほとんどは、クラウドベースのプラットフォームの使用を強く避けると回答しました。 Design Platform は主に、私たちが連絡を取ったような確立された中小企業ではなく、アカデミア発のスタートアップなどのエントリーレベルの企業をターゲットにしていることを認識しています。 それでも、クラウドベースのシステムに反対する議論は、起こり得る問題を理解するのに役立つと考えており、考えられる緩和策を提案します。

#### 5.1.1 クラウドベースのインフラストラクチャを使用しないことに対する中小企業の一般的な主張

1. セキュリティとプライバシー。 一部の企業は、自社の顧客に対して、または自社の知的財産を保護するために、厳格な機密保持要件を設けています。 中小企業がインターネットから完全に切り離された専用サブネット上で設計インフラ全体を実行することは珍しいことではありません。 クラウドベースのアプローチでは、そのような企業に十分な保証を提供することはほとんどできません。 このようなレベルのセキュリティとプライバシーを必要とするビジネスは、予見されるクラウドベースの設計インフラストラクチャから切り離されることになります。 提案された緩和策: 法的文書 (ソフトウェア ライセンス、標準セル ライブラリ、ファウンドリ PDK などの標準 IP ブロックへのアクセス) の管理、インストール スクリプトのメンテナンスなど、真に有益な場合にのみ集中システムを作成します。 多数の異なる EDA/PDK の組み合わせに対応し、そうすることを意図するすべての人がソフトウェアのローカルコピーを自分の IT インフラストラクチャにインストールできるようにします。

2. 広すぎるさまざまなニーズを維持することの難しさ。 さまざまな EDA ツール、さまざまな PDK、さまざまなオペレーティング システムが多数存在します。 この３つの組み合わせは膨大です。 たとえば、一部の企業は、特定のオペレーティング システム (すでに正式なサポート終了に達しているが、隔離されたネットワークで引き続き使用されている CentOS6 など) でのみ実行されるカスタム ツールを開発しているため、さまざまなオペレーティング システムを考慮する必要があります。 ）。 提案された緩和策: 上記と同様に、中小企業がローカルに設置し、独自のニーズをカスタマイズできるようにし、促進します。

3. 強制アップグレード。 起こり得る幅広いニーズをサポートすることは現実的に難しいことを考えると、インフラストラクチャを一元化することで、設計者はおそらく (多かれ少なかれ喜んで) いくつかの特定のツール バージョンを使用するようになるでしょう。 一部のインタビューでは、このシナリオは非常に重要であるように見えました。

4. アクセシビリティ (サーバーの root ユーザーは誰ですか?)。 チップ設計業界では、期限が厳しく設定され、期限を守らなかった場合に高額な経済的ペナルティが課せられることがよくあります。 一般に企業は、設計に伴う（頻繁な）問題に迅速に取り組んで修正できる人を求めます。 ツールの変更、ライブラリのアップグレード、破損したデータへのアクセスには、通常、ハードウェアへの物理的なアクセスでなくても、ツールをホストするサーバー上で高いアクセス権限 (つまり、「スーパーユーザー」または「ルート」ユーザー) が必要です。 集中管理されたクラウド設計インフラストラクチャは、これらのニーズにほとんど適合しません。

5. EDA ベンダーによる管理の強化。 主流の EDA ツールを実行する集中システムにより、主流の EDA ベンダーは、代替のオープンソース ソリューションやその他の独自のソリューションではなく、独自の製品を提供するようになります。 不透明なライセンス割引ポリシーに関する過去の歴史（残念ながら、圧倒的な量の口頭証言以外に書面による証拠はありません）を考慮すると、この懸念は非常に一般的です。 提案された緩和策: 独自のツールとは別に、クラウド上でオープンソースの EDA ツールを提供します。 このようなツールのインストール スクリプトは、誰もがローカル インストールを選択できるように公開される必要があります。

6. 特許侵害が発覚するリスクの増加。 クローズドソースの独自シリコンチップでハードウェア特許が（最終的には善意で）侵害されたことを発見することは、技術的に非常に困難です。 代わりに、サードパーティがアクセスできるクラウド上でチップ設計をホストおよび合成すると、特許侵害が発見されるリスクが高まる可能性があります。

## 6 標準化と標準設定団体の役割
オープンソース領域では、標準は歴史的な産業領域とは根本的に異なります。私たちは、標準がオープンソース コミュニティで有用または採用される合理的な機会を得るには、次の必要な (必ずしも十分ではない) 条件を満たさなければならないと考えています。

1. 標準の定義は、誰もが無料で簡単にアクセスできる必要があります。 これは、標準の定義を高価なペイウォールやサブスクリプション料金の背後に置く標準設定組織の通常のビジネス モデルとは対照的です。

2. 標準を定義するプロセスは、透明性を確保し、自由にアクセスできるようにし、説明責任を保証するために、公開およびオンラインのプロセスで実行する必要があります。 隠れた交渉や経済的利益による偏見が存在する余地があってはなりません。 これは、たとえば、インターネット技術特別委員会 (IETF) によってほとんどの場合行われているように、メーリング リストを利用するか、Codeberg や GitHub などのオープンソース ソフトウェア開発に馴染みのあるデジタル プラットフォームを通じて実現できます。 このような開発の例は、標準 DIN-SPEC 3105 (https://gitlab.com/OSEGermany/OHS-3105) に使用されています。

3. 標準の分岐ではなく統合を容易にするためのメカニズムを導入する必要があります。 目標は、標準の数を増やすことではなく、減らすことです。 私たちは、RFC (コメント要求) アプローチが使用されていると考えています。 IETF によるこれは、連携を促進することでこの目標を達成するための効果的なメカニズムです。 さらに、RFC システムは利益団体からの偏見の影響を比較的受けません。なぜなら、専門家とみなされる人は誰でも、特定の委員会で特別な重みを持たずに提案を行うことができ、受け入れはビジネス上の利益ではなく技術的な品質の問題であるからです。

4. 標準の採用は、標準設定団体の権威によって推進されるべきではなく、標準の品質によって推進されるべきです。 ハードウェア標準の場合、例: WiFi 規格を十分な品質の規格に収束させるプロセスでは、複数回の高価な製造の繰り返しが必要となる場合があります。 オープンソース開発により、開発コストを効果的に削減できます。 企業 (SME を含む) は、競争的な公的資金調達スキームなどによって、オープンソースのハードウェア リファレンス実装 (IP ブロック) を作成するよう奨励される場合があります。

5. オープンソース開発では一般的なペースの速さを考慮すると、標準は簡単にアップグレードできる必要があります。

6. 可能な限り、標準にはソフトウェア参照実装を含めるか、参照実装のみで構成する必要があります (適切に文書化されている)。 これは、オープンソース シリコンのコンテキストで一般的に実現可能であるはずです。 たとえば、Verilog のようなハードウェア言語の定義は、.pdf ファイルの形式だけでなく、Verilog で記述されたファイルを読み取り、書き込み、解釈できるソフトウェア リファレンス実装の形式でも提供される必要があります。

### 6.1 「オープンスタンダード」という用語の曖昧な定義
Wikipedia にまとめられているように、「オープンスタンダード」の定義については、現時点では一般的なコンセンサスはありません 
(en.wikipedia.org/wiki/Open_standard#Specific_definitions_of_an_open_standard)
Word Wide Web Consortium (W3C)、Free Software Foundation Europe (FSFE) などの複数の団体、および複数の政府が独自のサービスを提供しています。 したがって、ここではこの用語の使用を避けます。

### 6.2 言語形式の標準化。
商業的な電子設計オートメーション業界は現在、設計プロセスに関与するすべてのソフトウェア ツールが相互に連携する方法を定義する多数の事実上の標準または正式な標準言語のおかげで機能しています。 例としては、LEF/DEF、DRC ルール、トランジスタ モデル (BSIM、HSPICE、Xyce 互換、ngspice 互換など)、レイアウト (GDSII、OASIS)、ハードウェア記述言語 (Verilog、SystemVerilog、VHDL およびそのサブセット) があります。
Verilog などのこれらの言語の一部は IEEE によって標準化されていますが、標準の完全な仕様は非常に大規模かつ複雑であるため、そのような言語のサブセットが作成されています。 現状を改善する解決策は現時点ではありませんが、オープンソースが言語の広範な採用をどのように促進したかを、次のセクションで説明する GDSII の具体例で示したいと思います。

#### 6.2.1 チップ設計用の GDSII ファイル形式で設定された例 (誰にも制御できない形式)
**レイアウト ファイルの簡単な定義**: すべてのシリコン チップは、ファウンドリによって製造される前に、レイアウト ファイルの形式で表されます。 レイアウトは、ファウンドリがチップを製造するために使用するリソグラフィ マスクの「黒または白」領域を定義します。 複数のマスクが使用されるため (たとえば、シリコンのエッチング、イオン注入、金属ワイヤなど)、レイアウトには複数の層 (たとえば各マスクに 1 つ) が含まれます。
GDSII ファイル形式は、OASIS ファイル形式とともに、レイアウトに使用される最も一般的なファイル形式の 1つです。この形式は非常に広く普及しているため、ほとんどのチップ設計者は、使用するツールが GDSII ファイルを処理できることを期待しています。
GDSII ファイル形式は、カリフォルニアに本拠を置くコンピュータ グラフィックス会社 Calma によって 1978年に最初に開発されました。 同年、Calmaは、ミズーリ州に拠点を置く United Telecommunications Inc. に買収されました。1980年に UTI は Calma をゼネラル エレクトリックス (GE) に売却しました。1988年に GEは電子部門を Valid Logic System に売却し、最終的に 1991 年に Cadence Design Systems に買収されました。GDSII ファイル形式の所有権は以来 Cadence が主張しています。
GDSII 形式は正式には Cadence Design System の一部でしたが、**並行してオープンソース開発**が行われました。 実際、1994年に、GDSIIファイル形式は、Steven M. Rubinen による有名な本の「ComputerAids for VLSI Design」というタイトルの付録で初めて公に説明され、インターネット (https://rulabinsky.com/cavd/)で公開されました。この本は、KLayout.org (著者は FSI の共同創設者) を含む多くのオープンソース GDSIIソフトウェア実装のインスピレーションとなった GDSII ファイル形式の驚くべきシンプルさに焦点を当てています。GDSIIファイル形式の所有者によって (既知の) 法的措置が講じられなかったため、この形式はある程度「オープン フォーマット」になりました (注: オープン フォーマットの定義が緩いことは認識しています)。GDSIIファイル形式の元の定義では、レイヤーの最大数は 256 と定義されていました (当時のコンピューターの容量が限られていたことも理由の 1 つです)。 ただし、Cadence Design System は依然として GDS​​II 定義で同じ制限を使用していますが、GDSII フォーマットのソフトウェア実装のほとんどは現在、最大 65535 レイヤーをサポートしています。
**結論として**、この例は、フォーマット定義がパブリック ドメインになると (この場合は Steven M. Rubin の本のおかげで)、実際にはフォーマットの「所有者」からの制御を失ったことを示しています。さらに、この形式の単純さは、いったん一般に公開されると、多くの人々が GDSII を広く採用されている事実上の標準に変換する独自の実装を作成することを奨励しました。

## 7 アカデミア

### 7.1 学界におけるオープンソース活動に報いる
GoIT プロジェクトの一環として集まったすべての教授、研究者、学生は、ほぼ満場一致で、EU が学界におけるオープンソースのイノベーションを促進したいのであれば、その指標が重要であることに同意しました (このプロジェクトでは、チップ設計に関わるほとんどのヨーロッパの大学の訪問が予定されています)。学術を評価する方法は変更されるべきであり、出版物、引用、h-factor などとは別に、オープンソース プロジェクトを含めるべきです。教授職や指導的地位に昇進することで学術的なキャリアを求めている学生や研究者、あるいは EU、国や地域の機関からの助成金を求めている学生や研究者には、現時点ではオープンソース プロジェクトに貢献するインセンティブがありません。そのようなプロジェクトで履歴書と研究の影響を評価するとき(非常にまれな例外を除き)にはまったく重要ではないためです。スロベニアやラトビアなど一部の国では、担当省が学術人材の選考基準を正確に定めています。 このような指標によれば、特定のインパクトファクターを持つ査読済みジャーナルのみが評価に使用でき、オープンソースプロジェクトは完全に無視されています。

### 7.2 EDA ノウハウのほぼ完全な消失
欧州は歴史的に、主流の EDA ツールで使用されるアルゴリズムに関する中核的なノウハウの開発において適切な役割を果たしてきましたが、そのような知識は今日ではヨーロッパの大学からほぼ完全に消えています。 オープンソース EDA ツール (を使用しない) の改善を進めるには、この知識を復活させることが不可欠です。しかし、この分野の大学教授のほとんどは EDA ツールを開発するのではなく使用することがほとんどであるため、このタスクを実行できる可能性は低いです。 繰り返しになりますが、このギャップを埋めるために新世代の教授を雇用する必要があると考えています。

### 7.3 学術界におけるオープンソース文化の欠如と利益相反
これまでの経験と EU各地の大学を訪問した際に、**オープンソース文化に触れたことのない教授や研究者は、オープンソースの概念とその可能性を理解することが難しいことに気づきました。** 一方で、オープンソースの世界に精通している人々は、一般的にオープンソース シリコンのアイデアに熱狂的であり非常に熱心です。
彼らは安全保障と民主化の観点からその必要性を信じており、資金と学術的評価が得られれば直ちに活動できるだろう。
さらに、ヨーロッパの著名な教授の中には主要な EDA ベンダーと緊密に結びついており、明らかな利益相反と潜在的に偏った見解が生じています。
**推奨事項:** したがって、新しい独立した人材を学術界に導入することをお勧めします。 この目標を達成するための可能なメカニズムとして、EC がオープンソース EDA とハードウェア開発を対象とした特定の募集を進めることを提案します。このような呼びかけは、受賞者が単一の研究機関に拘束されず、一般にどの大学でも歓迎される ERC StG​​ 形式に触発される可能性があります。 このようにして、学術会議の意思決定を変更し、研究と教育をよりオープンソース指向のアプローチに導くことに貢献できます。

### 7.4 オープンソース EDA およびオープンソース シリコン開発のスキルセット
最近の講演 (https://www.youtube.com/watch?v=z-yoZuJx2IE ) で強調されているように、OpenRoad プロジェクトの主任研究者であり、オープンソース EDA 開発に取り組むのに理想的な人物である Andrew Khang 氏は、「優れたソフトウェア開発スキルと正しい考え方」を持っていると述べています。教授、Khang 氏によれば、ソフトウェア開発スキルを学ぶよりも、チップ設計フロー (物理設計と EDA の理解) を学ぶ方が簡単です。この経験は私たち自身の経験と一致します。 残念なことに、ほとんどの大学では、この 2 つのスキルセットはそれぞれ電気工学とコンピュータサイエンスという異なる学部で教えられています。 学術カリキュラムの進化を加速するために、上記のように、新しい教授を適切に選択して雇用する必要があることを提案します。

## 8 エコロジカル持続可能性
過去のフリーシリコンカンファレンス（FSiC2023）では、ソルボンヌ大学とFSIが持続可能性に関するセッションを企画しました。 ほとんどの講演者は、（経済的な持続可能性ではなく）エコロジカル持続可能性について言及しています。 イベント後、共通声明が作成され、次の URL で公開されました。
https://wiki.f-si.org/index.php?title=Recommendations_for_the_EC_on_how_to_reduce_the_environmental_impact_of_the_ICT_sector

便宜上、このステートメントを以下にコピーします。

### 8.1 声明
このページには、ICT 部門の環境への影響を軽減する方法に関する欧州委員会に対する多数のコメントと推奨事項が含まれています。
この取り組みは、Free Silicon Conference 2023 (https://wiki.f-si.org/index.php/FSiC2023) の「持続可能性セッション」中に発案され、文書の最後に記載されているすべての署名者がその見解を共有しています。
学術文献では、すべての経済部門と同様に、情報通信技術 (ICT) が環境に与える影響は今後数年間で大幅に減少する必要があり、その現在の軌道は持続可能ではないという一般的なコンセンサスがあります [Freitag21、Pirson23]。 ICT デバイスが環境に直接与える影響は、特にデバイスのライフサイクルのさまざまな段階から生じます。

1. 設計および製造（例：シリコンエッチングのフッ素化合物としての汚染ガスの排出、電力消費による温室効果ガス（GHG）排出）

2. 使用量 (例: エネルギー消費)

3. 廃棄

デバイスの設計と製造による環境への影響は、具体化された影響（例：気候変動の影響に対する具体化された GHG や炭素排出）と呼ばれ、学術出版物では無視されることが多いですが、ユビキタスなスマートフォンなど、一部のタイプのデバイスでは主要な役割を果たしています。 [Gupta21]。 現在、システムの耐用年数が終了した電気・電子機器の 82% 以上では、直接埋め立て処理が行われています [Forti20]。 電子機器廃棄物を最小限に抑えるために、耐用年数終了システムにリサイクルがさらに含まれるようになると、デバイスの廃棄による GHG 排出量が増加する可能性が高くなります。
「より優れた」デバイス (より高機能、よりエネルギー効率が高く、より高速で、より小型など) を求める世界的な競争は、ICT の歴史全体を通じて、重大なリバウンド効果と関連付けられてきました (https://en.wikipedia.org/wiki/Rebound_effect_(conservation))
これは、ICT 部門の環境への影響を減少させるのではなく、全体的に増加させました。 ICT セクターの進歩によるプラスの間接効果 (例: ビデオ会議の増加による汚染の少ない移動) は、1) 入手可能なデータの数学的不確実性のため正確に定量化することが困難、2) マイナスの間接効果 (例: 消費量の増加) によって相殺される電子ショッピングのせいで商品が多すぎる）。 したがって、プラスの間接効果は、ICT 部門の直接的な GHG 排出量の制御されない増加を正当化することはできません。
しかし、私たち (以下の署名者) は全員、次の推奨事項に同意します。

- テクノロジーは短期的には劇的に冷静になるはずだ。 プログラムされた陳腐化（スマートフォンなど）、無駄なニーズの創出（ユビキタスなビデオ消費など）、どこにでもあるセンサーの不必要な競争、およびユビキタスなデータ収集（IoT）は対比されるべきです。 私たちは、現在の経済モデルは機能不全に陥っており、再議論されるべきであると考えています。 我々は、市場での流通終了後少なくとも 7 年間はスマートフォンやタブレットの修理の権利を保証する最近の規制 (EU) 2023/1670 を歓迎し、この規制がより広範なクラスの製品に拡大されることを勧告します。 https://repair.eu/news/we-need-the-right-to-repair-to-be-universal/ の声明に沿って正式な準備調査を実施した後、デバイス。 現在の地球規模の軌道はパリ協定の目標から遠く離れているため、パリ気候協定が尊重されるためには、すべての電子製品ファミリーに対して GHG 排出量の大幅な削減が実施される必要がある[UN22]。 この文脈では、ドキュメントのオープン性と、デバイスの再利用または更新のためのオープンソース ツールのアクセスしやすさのおかげで、オープンシリコン運動が役割を果たすことができることは明らかです。
- 電子製品のモジュール性とベンダー間の互換性を高めて、まだ完全に機能するデバイスやコンポーネントの廃棄を最小限に抑える必要があります。 たとえば、コンピューターコンポーネント、組み込みシステム、バッテリーやインバーターなどの電源コンポーネントを考えます。 部品の再生と再利用のための新しいビジネスが出現し、欧州連合によって支援されることになる。 より一般的には、コンポーネントは、電子機器の炭素影響に対処するために EU EECONE プロジェクトで定義されている 6 つの方法 (改修、再利用、修理、信頼性の向上、削減、リサイクル) を採用して、物理的信頼性の限界に達するまで使用されなければなりません (6R https://www .eecone.com/eecone/home/)。 この目的のためにも、大規模な 6R を達成するにはオープンシリコンが鍵となります。
- GHG 排出量の削減、廃棄物の削減、公平性の向上を目標としたイノベーションは、外部の独立した監査人がライフ サイクル アセスメント (LCA) (Fraunhofer の Fairphone 4 [Sanchez22] や Thinkstep AG for Dell R740 [Busa19]) を実施し、次のように結論付けた場合にのみ成功します。ある製品から次の製品への KPI の十分な改善。
- 欧州だけが高い基準を設定し、世界的に模範となることができます。 しかし、EUの市場規模は限られており、EUは ICT 分野における環境への影響を制限するための世界規模の規制の創設を奨励する必要があります。 例えば、a) 温室効果ガスプロトコルによって定義された企業レベルの炭素開示を補完するものとして、バリューチェーン全体（スコープ 3 および位置ベースのスコープ 2 を含む）に関する高度な情報を伴う製品レベルの GHG 排出量および廃棄物の開示を課す [GHG04] および欧州持続可能性報告基準、b) 環境基準または公平性基準が低すぎる製品を EU 市場から禁止する。

これらの取り組みは、EU が開始した新しい ICT システムファミリーと、それに対応する設計手法を定義し、地球規模で持続可能なテクノロジーを展開する道を開くことができます。

## 9 特許の脅威
オープンソース ツールやオープンソース設計が十分な影響力を持つようになると、大手 EDA 企業がオープンソース EDA 開発者を攻撃する可能性があると私たちは予想しています。 EDA 企業は積極的な訴訟で知られています (第3.3章を参照)。 このような脅威の発生を防ぎ、特許トローリングを回避するには、防御メカニズムの早期構築を促進することが推奨されます。 このトピックに関する推奨事項はまだ統合されていません。
その他の文献については、「End Software Patents」(https://wiki.endsoftwarepatents.org ) および「Patent Commons Project」(https://en.wikipedia.org/wiki/Linux_Foundation#Patent_Commons_Project）
を参照してください。

## 10 人工知能とチップ設計
人工知能 (AI) は商用 EDAtools によって数年前から使用されていますが、これまでのところ主に、既にマシンによって実行されていたタスク (配置配線など) を、依然としてマシンによって実行されている他のタスクに置き換えたり、改善したりすることが主でした。 このような技術には主に機械学習 (ML) 技術が含まれます。
2023年5月に、「世界初の完全に AI で書かれたテープアウト用 HDL」について説明すると主張する記事が公開されました (https://arxiv.org/abs/2305.13243)。 この作業では、Large Language Model (LLM) を使用します。 2023年8月、2番目の論文でも同様の主張が行われました (https://arxiv.org/abs/2308.10204)。
最初の論文での AI の使用が標準的な人間による設計と比較して有益だったかどうかについては議論の余地がありますが、これらの論文は、将来的には、より優れた世代の AI がチップ設計のための人間のかなりの労力を置き換える可能性があることを示唆しています。 より優れたチップはより優れた AIにつながり、より優れた AIはより優れたチップにつながるため、正のフィードバック ループが作成されます。その結果、最初に AIを開発した人は、時間の経過とともに他の人よりもさらに大きな優位性を蓄積する可能性があります。

**推奨事項:** 大規模な主体と小規模または公的主体の間のさらなる権力の不均衡を防ぐためのメカニズムを導入します。 考えられるメカニズムは、AI の完全にオープンな開発 (つまり、シリコン レベルまで) を保証することで構成されます。 追加のリソースとして 「Software Heritage」を参照。（https://www.softwareheritage.org/2023/10/19/swhstatement-on-llm-for-code）

## 11 サイバーレジリエンス法(CRA)
2023年7月4日にオープン フォーラム ヨーロッパ (OFE) が ITRE 報告者とシャドウズに送信した、FSI が共同編集および共同署名した書簡ですでに述べられているように、私たちはオープン ハードウェアとオープンの概念が重要であることを懸念しています。 - シリコンは CRA で取り上げられていません。
このセクションでは、オープンソース シリコンは、設計の公開性と監査可能性、および製造されたチップの検証可能性のおかげで、大規模なクラスのシリコン チップのセキュリティを保証する上で、究極的ではないにしても決定的な役割を果たすことができることを付け加えたいと思います。レイアウトと一致します。 現在の CRA 文書が、オープンシリコンの開発を妨げない方法で修正されるだけでなく、ハードウェアのサイバーセキュリティ目標の一部を達成するための重要な要素としてオープンシリコンを認識することで、オープンシリコンを促進する可能性さえある方法で修正されることを推奨します。

## 12 技術ロードマップ
この章では、最後に、オープンソース シリコン開発の可能なロードマップを示します。 この章の最初のセクションでは、オープンソース シリコンが利用できる具体的な例のリストを示し、それらをその影響の文脈に置きます。 2番目のセクションでは、これらの目標を達成するために使用できる「政治ハンドル」を紹介します。 最後のセクションでは、提案された活動をタイムラインで表します。

### 12.1 対象となるデバイス: 複雑さ、影響、スケジュール
このセクションでは、オープンソース シリコン チップとして開発するのが有益であると私たちが考えるシリコン デバイスのリストを紹介します。最初は、利用可能なオープンソース EDA ツールと既に入手可能な PDK で製造できる最も単純なものから始まり、最後までです。最も複雑なデバイスでは、ツールとライブラリのエコシステムをさらに開発する必要があります。

#### 12.1.1 オープンシリコン Route-of-Trust (RoT)
この目標は、ハードウェア セキュリティ モジュール (HSM)、スマートフォン、スマートグリッド、SoC など、パブリック/プライベート暗号を保存/生成するための多数のシナリオに適応できる、十分に安全で一般的なシリコン設計を実現することです。キーペア。 秘密鍵を漏洩することが不可能であるなど、RoT の基本的な特性は正式に証明される必要があり(https://wiki.f-si.org/index.php?title=Physical_security_for_cryptographic_implementations_with_open_hardware ) 理想的には設計が維持される必要があります。できるだけシンプルに、その設計は、その分野の最良の専門家による調整された公的監査を受ける必要があります。これは、たとえば、現在一部の NitroKey USB ドングルで使用されている NXP の LPC55 マイクロコントローラーなどにある ARMv8 用の TrustZone セキュリティ拡張機能に代わるものです。 二要素認証の場合。 違いは、秘密のブラック ボックスではないため、ユーザーは、このボックスには軽微なバグやハードウェア バックドアのような悪意のある機能が含まれていないという合理的な確信を持つことができるということです。 エストニアの ID カードで見つかった ROCA 脆弱性 (https://en.wikipedia.org/wiki/ROCA_vulnerability) によって設定された例は、今日主流となっている「セキュリティによる隠蔽」パラダイムには限界があることを示しています。この問題は、専門家や一般の人々がクラス最高のシリコン改ざん防止をレビューおよび強化できるオープンな環境で克服できます。

#### 12.1.2 オープンシリコン電子 ID カード (eID)
この目標は、前の目標に基づいています。オープンシリコン eID には、オープンシリコンの root-of.trust に加えて、いくつかの追加のアナログ電子回路と最小限のデジタル回路が含まれます。
複数の EU 加盟国は現在、デジタル手段を通じて国民を識別するための独自のソリューションを開発しています。 一部の州は専用チップを搭載した物理カードのルートをたどりますが、他の州はセキュリティが一部のハードウェア セキュリティ モジュール (HSM) によってサポートされるスマートフォンの「アプリ」のルートをたどります。
技術的な観点から見ると、eID のチップ内に含まれるテクノロジーは、現在のオープンソース EDAtool およびオープンソース PDK の範囲内にあります。 実際、このようなチップはサイズが非常に小さく (数百万ゲート以下と推定されます)、IHP-Microelectronics GmbH の 130nm ノードのような古いまたは成熟した技術ノードで製造できます。 このチップには、近距離無線通信 (NFC) 用のアナログ ブロックと、公開鍵/秘密鍵のペアを生成/保存するための上記の RoT が含まれています。 EU は多くの非常に抽象的なハードウェア セキュリティ プロジェクトに資金を提供していますが、私たちが知る限り、シンプルで効果的なオープンソース eID 実装の提案にこれまで取り組んでいる研究グループはありません。
eID のオープンソース実装は、実証済みのセキュリティを保証する究極の方法であるだけでなく、国民が行政を信頼する方法でもあります。 誰もがそのようなチップをポケットに入れて持ち歩き、（熟練した）十代の若者でも家に帰って、税務署、銀行、行政機関、病院、さらにはタバコの自動販売機の前で自分を識別するチップを再合成できるようになるでしょう。
このようなチップが公的に精査されれば、プライバシーの基本的権利を尊重するためにあらゆるテクノロジーが実装すべきと考えられるデータ最小化の原則を誰もが検証できるようになるでしょう。 たとえば、タバコの自動販売機は、タバコを買いたいだけの人から氏名、生年月日、住所、納税者番号などを知る必要はありません。 人の年齢を知る必要さえありませんが、その人が一定の年齢より若いか年長である場合に限ります。 同様に、行政機関や雇用主は人々の医療情報などにアクセスする必要はありません。
このようなオープンソース eID の影響は、技術的なものだけでなく、哲学的なものにも及ぶでしょう。 人々は重要なテクノロジーを制御することを好み、自分たちのアイデンティティが一部の独占的で疑わしい企業によって所有、取引、または管理されていないという安心感を嫌いません。 より多くの人々が、より多くのオープンソース政策に必要な国民の同意を生み出すオープンソースの民主化の可能性を認識するでしょう。
オープンソースの eID は、標準化団体の作業をさらに促進します。 たとえばイタリアだけでも、3 つの異なるデジタル ID カードが存在します。古典的な ID カード、「tessera sanitaria (SSN)」、および異なる標準を実装する「Carta Nazionale dei Servizi (CNS)」です (ISO/IEC 7816、ISO/を参照)。 IEC 14443 A および B、ISO/IEC JTC 1、ISO/IEC JTC 1/SC 17) に準拠しており、通常、PC に異なるカード リーダーと異なるソフトウェアがインストールされている必要があります。私たちが個人的に経験したように、これはデジタル化に対する国民のフラストレーションと不信感を生み出します。行政の努力。 技術的には、単一のカードと単一の規格を遵守することは簡単であったでしょうが、不透明な開発プロセスがカルテル、または一部の民間部門がカード間の非互換性から巨額の利益を得たその他の非効率性につながったのではないかと考えています。カード。
代わりにオープンソース実装は、最も効果的なソリューションと単一の標準に自然に収束します。
EUは、そのような装置の開発を公に競争的に呼びかける可能性がある。 私たちは、2 年以内に優勝候補者が完全なデザイン (レイアウトを含む) を提案し、公開して公開精査できると予想しています。 1 年間の公的審査の後、チップなどは大量生産され、1 つ以上の加盟国に配備される可能性があります。 5年以内にそれはヨーロッパ全土で現実になる可能性がある。

#### 12.1.3 Arduino互換マイクロコントローラー
オープンソース シリコン マイクロコントローラーの設計と製造は、より複雑な設計を考慮すると、オープンソース EDA フローおよびオープンソース PDK の「パイプ クリーナー」として機能します。 Arduino プラットフォームのおかげでもあるこのようなマイクロコントローラーのシンプルさと可用性は、教育に強い影響を与える可能性があります。このような設計の研究と理解は、18 歳未満の才能と好奇心旺盛な愛好家でも手の届く範囲にある可能性があります。 まず、Arduino プラットフォームにある最小かつ単純なマイクロコントローラーの設計から始め、次に複雑さの順に他の Arduino 互換マイクロコントローラーを設計することができます。
マイクロコントローラーとそのアプリケーションでは、通常、「1 つのサイズですべてに適合する」ルールは当てはまりません。 マイクロコントローラーはさまざまなデバイスに搭載されており、危機の際には短時間で動作する可能性があります。 オープンソースのチップ設計はさまざまなファウンドリにすぐに適応できるため、複数のマイクロコントローラーをオープンソースのシリコンで実装すると、最終的なチップ不足を軽減できます。

#### 12.1.4 システムオンチップ (SoC)
Linux カーネルの小規模バージョンを実行でき、標準的な周辺機器を備えたシンプルな SoC が、オープンソース シリコンによって対処される複雑さの順に次のプロジェクトとなる可能性があります。 SoC が十分に強力であれば、Raspberry Pi や BeagleBone などの広く普及している教育用シングルボード コンピューターで使用できる可能性があります。 これにより、一般の人々が非常に安全なオープンソース ルーターを構築することも可能になり、教育と意識の面で結果的に利益が得られ、一般の人々から大きな注目を集めるだろうと私たちは考えています。
さらに、このような SoC は、MNT Research GmbH (https://mntre.com) によって構築されたオープンソースのラップトップなどのオープンソースのラップトップですぐに商業用途に使用できる可能性があります。このようなラップトップは現在、すでにオープンソースのマイクロプロセッサ設計を実行できますが、これらはFPGAへの実装です。(https://mntre.com/media/reform_md/2022-09-29-rkx7-showcase.html)。 オープンソース プロセッサを FPGA ではなく実際のシリコンで実現すると、クロック レートが大幅に向上し、その結果、そのようなデバイスのパフォーマンスも向上します。

#### 12.1.5 体内インプラント
私たちは体内インプラントの法律については詳しくありませんが、一般の人々がペースメーカーなどの体内に埋め込まれたチップについて透明性とアクセシビリティの権利を有するべきであることは理解できると考えています。 たとえば、生命に不可欠なチップは、独自のアップデートや高価なアップデートに依存すべきではありません。また、Second Vision (https://spectrum.ieee. org/bionic-eye-obsolete)、独自の通信プロトコル、またはそのようなデバイスの修理またはアップグレードに必要なその他の技術的な詳細。 このようなデバイスをオープンソースのシリコンで実装すれば、そのような問題はすべて解決されるでしょう。

#### 12.1.6 重要なインフラストラクチャ
電力網、公衆衛生、電気通信などで使用されるチップなど、社会の機能に不可欠な集積回路。 域外機関によって埋め込まれた悪意のある機能が含まれていてはならず、意図しないバグに対して妥当なレベルのセキュリティを提供する必要があります。 しかし、残念なことに、エドワード スノーデンによって漏洩された資料のおかげで、そのような悪意のある機能が過去に使用されていたことが知られています (おそらく現在も使用されている可能性があります)。 オープンソースの実装が次の目標となる可能性がありますが、より高度なテクノロジと PDK が関与する必要があります (たとえば、インターネット バックボーン用のルーターの作成など)。 このようなデバイスは、これまで利用可能なオープンソース エコシステムではまだ手の届くところにありませんが、目指すべき目標と考えることができます。

### 12.2 オープンソース EDA 開発
オープンソース EDA ツールはオープンソース シリコンの必須条件です。これは、大手の独自 EDA ベンダーは通常、ツールで生成された出力を公開することを許可していないためです。
しかし、現在、既存のオープンソース EDA ツールは、独自のツールに比べて機能がはるかに劣っています。 たとえば、既存のタイミング駆動配置配線ツール、クロック ツリー ジェネレーター、標準セル ジェネレーター、および検証ツールを作成または改善するには、多大な労力を費やす必要があります。 私たちは、学術界がこの開発を主導するための適切な環境であると考えています。 ただし、既存のグループのほとんどは、標準的で独自の設計フローに慣れているため、この作業を実行するのには適していません。 したがって、7.3 で議論したように、独立した新しい教授職を雇用する必要があります。 研究の効率を高めるために（たとえば、作業の重複を避けること、適切な分野に十分なリソースを投資すること、関連するすべてのトピックを網羅することによって）、学術的な取り組みを調整する必要があると考えます。 したがって、米国の DARPA OpenRoad と同様のプロジェクトに迅速に資金を提供することをお勧めします。 (https://theopenroadproject.org/)。 OpenRoad プロジェクトの費用は年間約 300 万ドルです (これは、完全な主流 EDA ライセンス/年 3 つ分の価格よりも低いです)。

### 12.3 オープンソース PDK 開発
オープンソース PDK は、オープンソース シリコンのもう 1 つの必要条件です。 オープンソース PDK の数が多いほど、オープンソース シリコン コミュニティにとって有利になります。 私たちは、学界と既存のファウンドリの両方が関与する追加の PDK 開発の呼びかけを開始し、そのような団体が必要な開発コストについて議論することを推奨します。 第4.2章も参照してください。

### 12.4 政治的ハンドル
この章では、完全な文書と、オープンシリコン開発を促進するために政治が操作できるそれぞれのハンドルを要約します。
1. たとえば次のような方法で、国民の意識を高め、国民の需要を生み出します。
 a) 重要なインフラや電子身分証明書など、公共部門の一部でオープンソース シリコンの使用を義務付ける。 具体的な例については 12.1 を参照してください。
 b) 学校での幼い頃からのオープンソース ソフトウェア (例: GNU/Linux) およびオープンソース文化の教育を改善する。 10歳から。
 c) この分野に新しい教授職を創設することで、オープンソースツールの技術教育と学界の文化を改善します。 詳細については、セクション 7 を参照してください。

2. 公的研究と教育（学術）への資金提供
a)私たちは、EU が米国の DARPA OpenRoad プロジェクト (https://theopenroadproject.org/) と同様のプログラムを立ち上げることを強く推奨します。 このプロジェクトは、これまでで最も成功したオープンソース EDA 設計フローにつながりましたが、対処すべき重大な制限がまだあります。 このようなプログラムは既存のプロジェクトと競合するものではなく、既存のプロジェクトに基づいて構築されるべきです。 OpenRoad と同等のプロジェクトのフレームワークをセットアップすることは、このロードマップを作成するときに私たちにできる労力ではありませんが、そのような作業を喜んで調整したり、調整を支援したりしたいと考えています。
b) できるだけ早く新しい独立した学術教授職に資金を提供します。 詳細については、セクション 7 を参照してください。
c) Google と efabless (https://efabless.com/open_shuttle_program) によって開始された非常に人気のあるプログラムと同様に、大学/研究グループが実行するマルチ プロジェクト ウェーハ (MPW) テープアウト製造への低コストまたは無料のアクセスをスポンサーします。
d) オープンソース開発に貢献する個人に対する官僚主義のない少額補助金の範囲を継続し、拡大します。

3. 官民のオープン開発パートナーシップ (例: PDK) に資金を提供します。
a) ドイツ連邦教育研究省 (BMBF、
https://www.ihp-microelectronics.com/events-1/detail/openpdk-opentooling-and-open。
source-design-an-initiative-to-push-development ) を複製し、強化する必要があります。 詳細については、セクション 4.2 を参照してください。

4. 経済的に持続可能なビジネスモデルを育成する。
a) YosysHQ GmbH (www.yosyshq.com) や ChipFlow (https://www.chipflow.io) など、ヨーロッパ大陸にはすでに多くのオープンソース シリコンまたはオープンソース EDA 企業が存在します。 需要が増加するにつれて、そのような企業の数とその収益は増加するでしょう。 しかし、EUは、そのような企業がチップエコシステム内の他の多くの企業と同じ運命をたどること、つまり買収されてベンダーの寡占に消えていくことを避けるためのメカニズムを導入する必要がある。 私たちは、永久オープン ライセンス (コピーレフト) に基づく適切なライセンス スキームが重要であると考えています。

5. 法律: 再利用原則を強制することにより、生態学的持続可能性を強化する
a) セクション 8 で説明したように、オープンソースはデバイスの再利用性を高める促進剤です。 政策は、少なくとも特定の分野において再利用可能性を義務化するよう法制化する必要がある。

### 12.5 タイムライン
このセクションでは、この文書で説明されているさまざまなアクティビティのタイムラインを要約して示します。 これは決して詳細な研究に基づいたものではなく、むしろ記載された目標を達成できる可能性のある軌道に関する私たちの個人的かつ主観的な見解を表しています。

**TABLE 省略**

## 13 結論
政策立案者は、オープンソース開発の将来に影響を与える大きな力を持っています。 短期的には、オープンソース シリコンが周辺的な役割しか果たさないことは明らかですが、長期的には、チップ法で設定された目標を達成するだけでなく、シリコン技術とその派生品はすべて、人間中心、協力的、革新的かつ持続可能な方法で開発されています。 私たちは、EU がこれらの目標を達成するためにオープンソース開発が果たせる役割を認識し、オープンソースへの強力かつ断固とした投資を決定することを期待しています。