EPYC (エピック) は、アドバンスト・マイクロ・デバイセズが2017年6月20日に発表した、x86_64互換のマイクロプロセッサである。Zenマイクロアーキテクチャに基づいて設計・開発され、サーバー・組み込みシステム市場を主なターゲットとしている。EPYCプロセッサはAMDのクライアント向けのCPUと同じマイクロアーキテクチャを採用しているが、多数のコア、PCI Expressレーンの追加、大容量RAMや大容量キャッシュメモリのサポートなど、エンタープライズクラスのさまざまな機能を追加で提供している。また、マルチチップやデュアルソケットのシステム向けの設定もサポートしており、これはチップ間を相互接続するInfinity Fabricにより実現されている。

AMDの下位製品としては、クライアント向けのRyzenシリーズやAthlonシリーズが存在する。

 歴史 
 2017年3月7日 : Zenマイクロアーキテクチャベースのサーバー向けCPUについて発表。コードネームは「Naples(ナポリ)」。
 2017年5月30日 : サーバー向けCPUのブランド名が「EPYC」であることを発表。
 2017年6月20日 : サーバー向けプロセッサ「EPYC 7000」を正式発表。
 2018年2月21日 : 組み込み向けプロセッサ「EPYC Embedded 3000」を発表。
 2018年11月6日 : AMD Next HorizonにてZen 2マイクロアーキテクチャベースのサーバー向けCPUについて発表。コードネームは「Rome(ローマ)」。
 2019年8月7日 : 第2世代EPYCプロセッサ「EPYC 7002」を正式発表。
 2021年3月15日 : 第3世代EPYCプロセッサ「EPYC 7003」を正式発表。

 設計 
EPYCプラットフォームには、1ソケットと2ソケットのシステムが存在する。複数プロセッサの構成では、2つのEPYC CPUはAMDのInfinity Fabricで通信を行う。各サーバーチップは8チャンネルのメモリと、128レーンのPCI Express 3.0または4.0をサポートする。デュアルプロセッサの設定で取り付けた場合、128レーンのうち、64レーンはInfinity FabricによるCPU間の通信に使用される。

第1世代のEPYCプロセッサは、8コアのZeppelinダイ（これはRyzenプロセッサと同じダイである）をマルチチップ・モジュール内に4つ同梱している。Zeppelinダイ上の各Core Complexの対称の位置にあるコアを無効化することにより、さまざまなコア数の製品が提供されている。サムスンからライセンス提供を受けたFinFETプロセスを使用して、GlobalFoundriesが製造している。

第2世代、第3世代のEPYCプロセッサは、TSMCの7nm FinFETプロセスで製造される、8コアCPUを集積した最大8つの「CCD（CPU Complex Die）」と、GlobalFoundriesの14nmプロセスで製造される、DDR4メモリ、PCI Express 4.0、USBコントローラなどのIOを集積した「sIOD（Server I/O Die）」の組み合わせでパッケージを構成する。

 世代 

 Zen 世代 
サーバー向け
2017年6月20日に発表された。ZenベースのCPUコア8個とDDR4メモリ、PCI Express 3.0、USBコントローラなどのI/Oを集積した「Zeppelin」SoCダイ4個でパッケージを構成する。最大2ソケットをサポートし、ソケット間はInfinity Fabricで接続される。ソケット間はPCI Expressレーンを利用しており通信速度は10.7GT/sec、レイテンシは234nsである。

 製造プロセス - GF 14nm
 対応ソケット - Socket SP3

+ Naples型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L3760132 2.2 3.21664 180DDR4-266675713.0 20075512.01807551P7501 155745124 2.3 3.212 18074012.03.01557401P737116 3.1 3.88 20073512.42.91557351P7301 2.22.77281 2.1 3272618 2.52.94 647251 2.1 32 120 DDR4-2400

組み込み向け

 製造プロセス - GF 14nm

+ Snowy Owl型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L33451 16 2.153.0832 100DDR4-26663401 16 1.85 853351 12 1.96 803301 12 2.0 6532558 2.53.14165532513201 8 1.5 30 DDR4-21333151 4 2.72.92 45DDR4-26663101 4 2.1 8 35

 Zen 2 世代 
サーバー向け
2019年8月7日に発表された。Zen 2ベースのCPU8コアを集積した最大8つの「CCD（CPU Complex Die）」とDDR4メモリ、PCI Express 4.0、USBコントローラなどのI/Oを集積した「sIOD（Server I/O Die）」の組み合わせでパッケージを構成する。最大2ソケットをサポートし、ソケット間は第一世代と同様にInfinity Fabricで接続されるが相互接続専用PHYを利用しており通信速度は18GT/sec、レイテンシは201nsと改善されている。395億トランジスタを集積。

 製造プロセス
 CCD - TSMC 7nm
 IOD - GF 14nm
 対応ソケット - Socket SP3

+ Rome型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L37H1264 2.6 3.332256 280DDR4-32007742 2.25 3.422576622.0 3.377023.352007702P764248 2.33.324 2257552 2.2 192200753232 2.416 2567542 2.9 3.4128 22575022.53.351807502P7452 2.35 1557F7224 3.2 3.712 192 24074022.83.351281807402P7352 2.3 3.2 1557F5216 3.5 3.98 256 24073023.03.31281557302P7282 2.83.2641207272 12 2.9 67F328 3.7 3.94128 1807262 3.2 3.4 15572523.13.2 641207232P 32

 Zen 3 世代 
サーバー向け
2021年3月16日に発表された。Zen 3を採用したことで、19%のIPC（クロックあたりの命令実行数）向上を達成した。全モデル共通でPCI Express 4.0、8チャネル/最大4TBのDDR4-3200メモリ、独自のInfinity Guard Security技術などをサポートしている。また、2022年3月22日から3D V-Cache版として4モデルが追加された。3D V-Cache版は積層技術を利用し、L3キャッシュが768MBとなっている。

 製造プロセス
 CCD - TSMC 7nm
 IOD - GF 14nm
 対応ソケット - Socket SP3

+ Milan型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L37773X64 2.23.532 768280DDR4-32007763 2.4525677132.03.672257713P766356 3.5282407663P764348 2.33.6242257643P7573X32 2.816 76828075F3 2.95 4.025675432.83.72257543P7513 2.6 3.65 128 2007663 28 2.75 3.45 14 64 2257473X24 2.8 3.712 76824074F3 3.24.0 25674432.851282007543P7413 2.65 3.6 1807373X16 3.05 3.88 76824073F3 3.5 4.0 2567343 3.2 3.9128 19073133.03.71557313P73032.43.4641307303P72F38 3.7 4.14 256 18072032.83.4641207203P

 Zen 4 世代 
サーバー向け
2022年11月10日に発表された。Zen 4を採用したことで、10%のIPC（クロックあたりの命令実行数）向上を達成した。全モデル共通でDDR5-4800メモリ、PCI-Express 5.0、引き続きInfinity Guard Security技術などをサポートしている。

2023年06月13日Cloudネイティブ環境向けとしてGenoa-Xと、Bergamoが発表された。Genoa-Xは3D V-Cache積層技術を利用し、L3キャッシュが1.1GBとなっている。Bergamoはキャッシュを削減した代わりにコア数を増量したモデルとなっており、高速なIOが見込まれ、データの局所性が低くかつ、多量のスレッドが走行することに最適化した設計となっている。

2023年09月18日に発表された、低電力向けのSienaのラインナップは、Zen 4cを採用する。Sienaは、最大64コアをサポートし、同プロセッサでだけSocket SP6が採用されている。Siena は Bergamo と同じ I/O ダイを使用する一方、シングルソケットのみのサポート、12チャネルから 6チャネルへのメモリのチャネルのサポートの削減など、いくつかの機能が削減されている。

 製造プロセス
 CCD - TSMC 5nm
 IOD - TSMC 6nm

 対応ソケット - Socket AM5

+ Raphael型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドSP数クロック(MHz)Zen 4Zen 4c Zen 4 Zen 4c 定格 ターボ 定格 ターボ L2 L34584PX16 rowspan="8" 4.25.7 rowspan="8" colspan="2" 16 128RadeonGraphics1282200 120DDR5-52004564P 4.5 64 1704484PX12 4.4 5.612 128 1204464P 3.75.4 64 654364P8 4.5832 1054344P3.8 5.3654244P 6 5.1 64124P 4 4 16

 対応ソケット - Socket SP6

+ Siena型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)Zen 4Zen 4c Zen 4 Zen 4c 定格 ターボ 定格 ターボ L2 L38534P rowspan="12" 64 rowspan="12" colspan="2" 2.33.164128 200DDR5-48008534PN 2.0 1758434P48 2.548 2008434PN 2.03.0 1558324P32 2.6532 1808324PN 2.05 1308224P24 2.552464 1608224PN 2.0 1208124P16 2.4516 1258124PN 2.0 1008024P8 2.4832 908024PN 2.05 80

 対応ソケット - Socket SP5

+ Genoa型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)Zen 4Zen 4c Zen 4 Zen 4c 定格 ターボ 定格 ターボ L2 L39684X96 rowspan="21" 2.553.7 rowspan="21" colspan="2" 96 1152 400DDR5-480096542.43843609654P9634 84 2.25 84 290955464 3.13.75642563609554P9534 2.45 3.7 2809474F48 3.6 4.148 36094542.753.82909454P9384X32 3.1 3.932 7683209374F 3.85 4.325693543.253.82809354P9334 2.7 3.9 128 2109274F24 4.05 4.324 256 3209254 2.9 4.15 1282009224 2.5 3.7 649184X16 3.55 4.216 7683209174F 4.1 4.4 2569124 3.0 3.7 64 200

+ Bergamo型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)Zen 4Zen 4c Zen 4 Zen 4c 定格 ターボ 定格 ターボ L2 L39754 rowspan="3" 128 rowspan="3" colspan="2" 2.253.1128256360DDR5-48009754S 128 9734 112 2.2 3.0 112 340

 Zen 5 世代 
サーバー向け

 製造プロセス
 CCD - TSMC 4nm (Zen 5), 3nm (Zen 5c)
 IOD - TSMC 6nm

 対応ソケット - Socket AM5

+ Grado型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)ブランドSP数クロック(MHz)Zen 5Zen 5c Zen 5 Zen 5c 定格 ターボ 定格 ターボ L2 L34585PX16 rowspan="6" 4.35.7 rowspan="6" colspan="2" 16 128RadeonGraphics1282200170DDR5-56004565P644545P 3.05.4654465P 12 3.4 124345P 8 3.8 5.5 8324245P 6 3.9 5.4 6

 対応ソケット - Socket SP5

+ Turin型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)Zen 5Zen 5c Zen 5 Zen 5c 定格 ターボ 定格 ターボ L2 L39755 128 rowspan="22" 2.7 4.1 rowspan="22" colspan="2" 128 512 500DDR5-6000965596 2.64.5963844009655P9565 72 3.15 4.3 729575F64 3.3 5.06425695553.24.43609555P9535 2.4 4.3 3009475F48 3.65 4.848 40094553.154.43009455P9365 36 3.4 4.3 36 1929375F32 3.8 4.832256 32093553.554.42809355P9335 3.0 128 2109275F24 4.1 4.824 256 3209255 3.2 4.3 128 2009175F16 4.2 5.016 512 3209135 3.65 4.364 2009115 2.64.11259015 8 3.6 8

+ Turin Dense型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ(MB)Zen 5Zen 5c Zen 5 Zen 5c 定格 ターボ 定格 ターボ L2 L39965 rowspan="5" 192 rowspan="5" colspan="2" 2.253.7 192 384 500DDR5-60009845 160 2.1 160 3203909825 144 2.2 144 3849745 128 2.4 128256 4009645 96 2.3 96 320