Sandy Bridgeマイクロアーキテクチャ（サンディブリッジ マイクロアーキテクチャ）とは、インテルによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2011年1月6日に正式発表され、第2世代Intel Coreプロセッサとして製品化された。第2世代Intel Coreプロセッサという言葉は、IntelがSandy Bridgeマイクロアーキテクチャで初めて用いた言葉であり、CoreマイクロアーキテクチャとNehalemマイクロアーキテクチャのCoreブランドのプロセッサは、前世代Intel Coreプロセッサと定義している。このことから、AVX命令セットの追加が第2世代Intel Coreプロセッサの定義だと推定される。特にCore ixプロセッサの世代を区別する場合は、Sandy Bridgeマイクロアーキテクチャを第2世代Intel Core ixプロセッサ、Nehalemマイクロアーキテクチャを前世代Intel Core ixプロセッサと区別している。

 概要 
イスラエルのハイファを拠点とする開発チームが開発を担当している。2007年のIDFでは、「Gesher」（ヘブライ語で橋を意味する）という名前で触れられたが、諸事情により現在の名前に変更された。2009年秋のIDFで2GHzで動作する試作品が公開された。ソケットは、サーバおよびハイエンド向けにLGA2011、普及帯にLGA1155がある。32nmプロセスルールにて製造される。ラスベガスで開催されるCES2011にて米国時間2011年1月5日に発表され、1月9日に発売解禁となった。しかし、2011年1月下旬に対応チップセットのシリアルATA周りに設計上の不具合が発見されたため、対応マザーボードの出荷が一時停止となり、修正版マザーボードの顧客向け出荷を2011年2月下旬に、量産を2011年4月から再開する見通しとなった。

 特徴 
 新SIMD拡張命令セットIntel AVX
 従来のSSEでは128bit幅だったSIMDレジスタが、256ビット幅に拡張される。FPUも同時に拡張され、1クロックで256ビットの演算が可能となる。これにより並列化のしやすい処理で最大2倍のパフォーマンスを発揮する。
 GPUの改良とネイティブな統合
 Clarkdaleとの比較で、GPU部は32nmプロセスで製造され、最高ターボ時1350MHzと高クロックであり、各種改良が加えられている。また、オンダイに統合され、L3キャッシュ（Last Levelキャッシュ）に接続している。
 動画のハードウェアエンコード(Intel Quick Sync Video)を行うメディアエンジンを統合。
 PCIeコントローラーとDMIコントローラーのネイティブ統合。
 フロントエンド及び実行ユニットの改良
 新しくデコード済み命令キャッシュを搭載、これによる実効命令フェッチ帯域の拡大と、分岐予測ミスペナルティの軽減。
 分岐予測ユニットの実装強化、効率化。
 マクロフュージョンの追加サポート (CMP、TEST、ADD、SUB、AND、INC、DEC)。
 ダイナミック・エグゼキューション範囲の拡大。
 多倍長演算の効率的な実装をサポートする拡張命令（w:Intel ADXを参照。ただし「ADX」および英語版にある「Multi-Precision Add-Carry Instruction Extensions」という表現のどちらも、インテルの公式資料等には見られないようである）
 一般的な実行ストール（読み出しポート、ライトバック競合、バイパス・レイテンシー、パーシャル・ストール）の削減。
 XSAVE/XRSTORE 命令のパフォーマンスの向上、および新しいXSAVEOPT 命令の追加。
 物理レジスタファイルの採用により、ユニット間のデータ移動&コピーを不要とし電力効率を改善。
 メモリ操作の改善
 メモリロードポートが2つに拡張され、ロード帯域幅が256ビットに倍増。
 バッファ増加によって、より多くのインフライトのロードおよびストアを同時に実行する。
 データプリフェッチの改善。
 コア間のインターコネクトをL3キャッシュ内に設けたリングバスとし、コア間の帯域幅の確保、電力効率の改善とともにコア数の増加に柔軟に対応する。
 第2世代インテル ターボ・ブースト・テクノロジー
 CPUだけでなくGPUを含めた全てのコアに対してもターボ・ブーストが有効になり、発熱に余裕があればTDP枠を超え、よりダイナミックにクロックが上昇する。

Sandy Bridgeマイクロアーキテクチャは、4μOPs/クロックのデコード・リタイア、6つの命令発行ポートという命令レベルの並列度はNehalemマイクロアーキテクチャから変化していない。しかしながら、アウト・オブ・オーダー実行の機構が完全に再設計されている。

Pentium Proに端を発するP6マイクロアーキテクチャは、Nehalemに至るまでリオーダ・バッファとリザベーション・ステーションを用いたTomasuloのアルゴリズムに近い方式でアウト・オブ・オーダー実行を行っていた。この方式ではデータがレジスタファイル、リオーダ・バッファ、リザベーション・ステーションの3ヶ所に保持されるため、命令のデコード後(RFとROBからRS)、実行後(演算器からROBとRS)、リタイア時(ROBからRF)といったタイミングで逐一必要な場所へのデータの移動が発生する。一方Sandy Bridgeマイクロアーキテクチャでは、データの格納場所が物理レジスタファイルに一元化され、リオーダ・バッファとリザベーション・ステーションはレジスタファイルへの参照のみを保持し、データは保持しない (データを保持しないリザベーション・ステーションは、単にスケジューラと呼ばれるのが普通である)。このため、データの移動に伴うエネルギー消費が削減され、プロセッサの消費電力の低減に貢献している。

この物理レジスタファイルによるアウト・オブ・オーダー実行とデコード済み命令キャッシュの搭載は、Pentium 4のNetBurstマイクロアーキテクチャで既に行われたものである。これらはCoreマイクロアーキテクチャには反映されなかったが、Sandy Bridgeマイクロアーキテクチャで同時に復活したことになる。

 製品一覧 
プロセッサー・ナンバーの末尾にアルファベットが付いている製品があり、それぞれの意味は、
 K：オーバークロックができるようにTurbo Boost動作時の倍率のロックが解除されている。なお、ビジネス向け機能の、vPro、SIPPや仮想化技術のVT-dに非対応。
 S：省電力モデル。
 T：超省電力モデルで、このモデル向けにMini-ITX規格対応のマザーボードもリリースされる見込み。
 M：モバイル向けデュアルコアモデルで、数字の末尾が0は通常電圧版、9は低電圧版、7は超低電圧版。
 XM・QM：モバイル向けクアッドコアモデルで、XMは内部倍率のロックが解除されている。

 デスクトップ向け 
Sandy Bridge-E
 対応ソケット: LGA2011

+ Sandy Bridge-Eブランド型番CPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L3Core i7Extreme3970X6 3.5 4.01.515 150DDR3-16003960X 3.3 3.9130Core i73930K 3.23.8 123820 4 3.6 1 10

Sandy Bridge-DT
 対応ソケット: LGA1155

+ Sandy Bridge-DTブランド型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボCore i72700K4 3.5 3.918HD 300012850135095DDR3-13332600K3.43.82600HD 200062600S 2.8 65Core i52550K4 3.46 colspan="4" 952500K3.33.7 HD 3000 1285011002500HD 200062500S 2.7 652500T 2.3 3.3 650 1250 452450P 3.2 3.5 colspan="4" 952400 3.1 3.4 HD 2000 685011002405S2.53.3 HD 3000 12652400S HD 2000 62380P 3.1 3.4 colspan="4" 952320 3.0 3.3HD 2000685011002310 2.9 3.22300 2.8 3.12390T2 2.7 3.50.53 650 35Core i32130 3.4 rowspan="34" 8506521253.3 HD 3000 122120 HD 2000 621053.1 HD 3000 122102HD 2000621002120T 2.6650352100T 2.5PentiumG8702 3.1HD Graphics85065G860 3.0G850 2.9G840 2.8G860T 2.6 650 35G645 2.985065DDR3-1066G640 2.8G6322.7G630G6222.6G620G645T 2.565035G640T 2.4G630T 2.3G620T 2.2CeleronG555 2.72850100065G550 2.6G540 2.5G530 2.4G550T 2.265035G540T 2.1G530T2.0G4701 0.251.5 DDR3-1333G465 1.9DDR3-1066G460 1.8G440 1 1.6 1

 サーバー向け 
Sandy Bridge-EP
 対応ソケット: LGA2011

+ Sandy Bridge-EPブランド型番CPUTDP(W)対応メモリQPI(GT/s)コア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L3XeonE5-46508 2.7 3.3220 130DDR3-16008.0E5-4650L 2.6 3.1 115E5-4640 2.4 2.895E5-4620 2.2 2.6 16DDR3-13337.2E5-46106 2.4 2.91.5 15E5-4607 2.2 12 DDR3-1066 6.4E5-4617 6 2.9 3.4 15 130 DDR3-1600 7.2E5-4603 4 2.0 1 10 95 DDR3-1066 6.4E5-2687W8 3.13.8220 150DDR3-16008.0E5-2690 2.9 135E5-2680 2.7 3.5 130E5-26892.6 3.6115E5-2670 3.3E5-2665 2.4 3.1E5-2660 2.2 3.095E5-2658 2.1 2.4E5-2650 2.0 2.8E5-2650L1.8 2.370E5-2648L 2.1E5-26676 2.9 3.51.515 130E5-2640 2.5 3.095DDR3-13337.2E5-2630 2.3 2.8E5-26202.02.5E5-2630L60E5-2628L 1.8 E5-26434 2.0 2.5110 130 DDR3-1600 8.0E5-2618L 1.8 rowspan="3" 50 DDR3-13336.4E5-26094 2.480DDR3-1066E5-2603 1.8E5-2637 2 3.0 3.5 0.5 5DDR3-1600 8.0E5-16606 3.3 3.91.5 15130 rowspan="5" E5-1650 3.23.8 12E5-1620 4 3.6110E5-16074 3.0 rowspan="2" DDR3-1066E5-1603 2.8

Sandy Bridge-EN
 対応ソケット: LGA1356

+ Sandy Bridge-ENブランド型番CPUTDP(W)対応メモリQPI(GT/s)コア数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L3XeonE5-24708 2.3 3.122095DDR3-16008.0E5-2450 2.1 2.9E5-2450L1.8 2.370E5-2448L 2.1E5-2449L 1.4 1.8 50E5-24406 2.4 2.91.51595DDR3-13337.2E5-2430 2.2 2.7E5-2420 1.9 2.4E5-2430L 2.0 2.560E5-2428L 1.8 2.0E5-2418L 4 2.0 2.1110 506.4E5-24074 2.2 rowspan="3" 80DDR3-1066E5-24031.8E5-1428L 6 1.5 15 60DDR3-1333 rowspan="5" E5-1410 4 2.8 3.2 1 1080Pentium14072 rowspan="2" 0.55DDR3-10661403 2.61405 1.2 1.8 40

Sandy Bridge-DT
 対応ソケット: LGA1155

+ Sandy Bridge-DTブランド型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボXeonE3-12904 3.6 4.018 rowspan="2" colspan="4" 95DDR3-1333E3-1280 3.5 3.9E3-1275 3.4 3.8HD P3000128501350E3-1245 3.3 3.7E3-1235 3.2 3.6E3-1270 3.4 3.8 rowspan="3" colspan="4" 80E3-1240 3.3 3.7E3-1230 3.2 3.6E3-1265L2.43.3 HD P3000 12650125045E3-1260L HD 2000 6E3-12204 3.13.4 colspan="4" 80E3-1225 6 HD P3000 12 850 1350 95E3-1220L2 2.20.53 rowspan="2" colspan="4" 20 Pentium350 1.2 15

 モバイル向け 
Sandy Bridge
+ Sandy Bridgeブランド型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボCore i7Extreme2960XM4 2.7 3.718HD 300012650130055DDR3-16002920XM2.5 3.5Core i72860QM 3.6452820QM 2.3 3.42760QM 2.4 3.562720QM2.2 3.32675QM3.1 1200DDR3-13332670QM 11002635QM2.02.9 12002630QM 11002640M2 2.8 3.50.541300352620M 2.7 3.42649M 2.3 3.25001100252629M 2.1 3.02677M 1.8 2.93501200172637M 1.7 2.82657M 1.6 2.7 10002617M 1.5 2.6 950Core i52540M 2.6 3.336501300352520M2.5 3.22450M 3.12435M2.43.02430M 12002415M2.32.9 13002410M12002557M 1.7 2.7350172537M 1.42.3 9002467M 1.61150Core i32370M 2.4 rowspan="41" 650352350M2.32348M2332M2.211002330M2328M2312M2.12310M2308M2377M1.53501000172375M2367M1.42365M2357M 1.3 950PentiumB9802 2.42HD Graphics6650115035B970 2.3B960 2.21100B950 2.1B940 2.0997 1.6350100017987 1.5977 1.4967 1.3957 1.2 800CeleronB840 1.9650 100035B830 1.81050B820 1.7B8151.6B810 950B8001.5 1000887350100017877 1.4867 1.3857 1.2847 1.1 800807 1 1.50.251.5 950B7301 1.8650100035B720 1.7B710 1.6797 1.435095017787 1.3

 組み込み向け 
Gladden
+ Gladdenブランド型番CPUTDP(W)対応メモリコア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L3XeonE3-1125C4 2.01 8 40DDR3-1600E3-1105C 1.0 625 Core i32115C2 2.00.53DDR3-1333 PentiumB915C 1.5 15 Celeron725C 1 1.3 0.25 1.5 10

Sandy Bridge
+ Sandy Bridgeブランド型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック (GHz)キャッシュ (MB)型番EU数クロック (MHz) 定格 ターボ L2 L3 定格 ターボCore i72715QE4 2.13.016HD 300012650120045DDR3-16002710QE2655LE2 2.2 2.90.54 1000 25DDR3-13332610UE 1.5 2.4 350 850 17Core i52515E2.53.136501100352510ECore i32330E 2.2 rowspan="7" 10502310E 2.12340UE 1.3 350 800 17CeleronB810E2 1.62HD Graphics6 650 1000 35847E 1.135080017827E1 1.40.25 1.5807UE 1.0 1 10

 後継 
後継は22nmにシュリンクされたIvy Bridgeマイクロアーキテクチャ。