Opteron（オプテロン）は、アドバンスト・マイクロ・デバイセズが2003年4月22日に発表した、x86_64互換のマイクロプロセッサである。

 概要 

AMDが定義したAMD64命令セットを採用し、サーバ・ワークステーション用途を念頭に置いて開発されていた（Opteron Aシリーズを除く）。オプティオンとの日本語表記が正式発表されていたが、2003年4月22日以後に非公式ながらオプテロンに差し替えられている。英語表記からそうは読めないための改変だと思われる。
Athlon MPの後継にあたり、同社製コンシューマ市場向けプロセッサAthlon 64またはPhenomの上位モデルに位置付けられる。

コアは長くAMD FXと同系列であったが、新たにOpteron XシリーズでAMD APUと同系列のコアを、Opteron AシリーズでARMアーキテクチャの非x64/x86コアを採用した。

なお、Zenアーキテクチャ以降はOpteronの名は使用されなくなり、EPYCという新ブランドが立ち上げられた。

 Athlon 64との相違 
当初のモデルでのAthlon 64との相違点は下記の通り。

3基のHyperTransportインターフェイスを内蔵し、2・4・8ソケットのマルチプロセッサ構成が可能なSocket 940に対応
メインメモリとして PC1600/2100/2700 レジスタードDDR SDRAM（ECCによるエラー補正機能をサポート）にのみ対応

これらの相違により、Athlon 64とOpteronの間では物理的・電気的な相互互換性がなく、CPU・メモリ・マザーボードについて別途用意する必要が生じた。

当初はユニプロセッサ構成専用のOpteron 1xx、デュアルプロセッサ構成対応のOpteron 2xx、そして最大8プロセッサ構成対応のOpteron 8xxの3シリーズがラインナップされ、モデルナンバーの百の位が、システムで構成できるプロセッサの最大数を示していた。

もっとも、ユニプロセッサ対応のOpteron 1xxについては、2chのDDR SDRAMインターフェイスを搭載するSocket 939の制定前には、メモリインターフェイスが1chのみのSocket 754に対応するAthlon 64の上位規格として性能面で合理性が存在したが、Socket 939の制定後はこれに代えて各部品が必然的に高コストとなるSocket 940を使用するメリットはほぼ皆無となった。このため、2005年8月2日のAMD発表でOpteron 1xxはデスクトップパーソナルコンピュータ向けソリューションであるSocket 939に移行し、メモリはアンバッファードDDR SDRAMインターフェイス2ch対応に変更され、HyperTransportも1本に制限されることとなった。この変更は実質的には機能の格下げであり、従来可能であったコンパニオンチップをOpteronに2つ並列で接続する構成が不可能となった。しかし元々ユニプロセッサ専用でなおかつ2系統のHyperTransportが実装されたマザーボードは存在しておらず、機能的な制限が問題となるケースは事実上皆無であった。それに対し、対応するメモリの種類が特殊かつ高価なレジスタードから一般的かつ廉価なアンバッファードへ変更されたことで、コスト面ではPCメーカー・ユーザー共に大きなメリットが得られたことになる。

Opteronを含む初期のK8系プロセッサはシングルコアプロセッサであった。だが、当初より将来のシングルダイでのデュアルコアプロセッサ化を前提として設計されており、チップ内部の演算ブロックとメモリインターフェイスやHyperTransportインターフェイスとを結ぶクロスバー・スイッチ部分にもう1基分の演算ブロックを接続可能な構成とされていた。また、ソケットの仕様も冷却系の仕様を含めてデュアルコア化による電力消費の増大を睨んで決定されたものであるが、これはその後のクアッドコア化には対応しきれないことが明らかとなった。

その後、DDR SDRAMより高速化の容易なDDR2 SDRAMが一般化し、メモリインターフェイスを内蔵するK8系の仕様上、これに対応するにはソケットそのものの仕様変更が必要となった。そのためラインナップ各モデルのソケットの変更が決定され、マルチプロセッサ対応モデルではクアッドコア以上のマルチコア対応に伴う消費電力量増大を念頭に置いて従来の940ピンから1207へと大幅にピン数を増加し、CPU側にピンがあったPGA-ZIF方式からマザーボード側にピンがあるLGA (Land Grid Array) 方式に変更されたSocket Fへ、ユニプロセッサ対応モデルでは939ピンのSocket 939から940ピンのSocket AM2へそれぞれ変更され、これに合わせてモデルナンバーもユニプロセッサモデルがOpteron 1xxx、2プロセッサ対応モデルがOpteron 2xxx、そして8プロセッサ対応モデルがOpteron 8xxxとなった。

 Athlon MPからの改良点 
初代K8コア搭載モデルでのAthlon MPからの主な改良点は、メモリコントローラーの内蔵と、AMD64というx86命令を64ビット拡張した命令の実装の2点である。このAMD64では、ストリーミングSIMD拡張命令2 (SSE2) 相当のマルチメディア拡張命令も標準でサポートされ、後のモデルでは同3 (SSE3) も追加実装されている。

マイクロアーキテクチャの改良も行われていて、フロントエンドでは分岐予測の改良を行っており、ローカル分岐予測については、命令キャッシュに組み込まれたBranch-Selectorを用いて行う。グローバル分岐予測器については、K7の4倍とも云われる、16K-entryの分岐履歴を保持できる。ただし、分岐先ターゲットバッファ(BTB)はK7と同じ数である。
命令パイプラインにも改良が入っており、デコーダについては、2分割命令まではダイレクトパスデコーダで扱えるように改良しており（K7ではダイレクトパスデコーダで扱えるのは分割しない命令のみで、2分割命令以上はすべてベクタデコーダで処理していた）、3分割命令以上がベクタデコーダでの処理となっている。

スケジューラーでは新たに"Pack"ステージを設けMACRO-OPのレーン切り替えを行っているようである(K7ではプリデコーダーが命令を投入するデコーダーを決定する段階で実行パイプラインのレーンが決まり、後の変更はされない)。

(リザベーションステーション)RSは3つに分かれており、それぞれのRSは8エントリー持ち、合計24エントリーのMACRO-OPを保持する。RSにはALUとAGUが対になって接続され、それが3本束ねられた状態と言える。
RSは1サイクルあたりで1entryのMACRO-OPを発行できる。つまり、ALUとAGUがMACRO-OP化されている状態のみ同時発行できるということだ。同じRSの異なるentryから、並列度を抽出してALUとAGPそれぞれへmicro-opの同時発行が出来ないので、6 micro-opが自由に発行可能という事ではない。ALUを使うmicro-opと、AGUを使うmicro-OPがMACRO-OPされていないと、パイプライン1本あたり1サイクルでALUかAGUどちらか1 つの発行になるため、合計3 micro-op発行が上限になる。異なるRSから、異なるRSに繋がれているALUとAGUに発行するのはもちろん無理だ。

その他、スケジューラエントリーの増加、物理レジスター数の増加、TLBエントリー増加なども行われている。

Athlon･AthlonXP/Duron･Sempronなどといった旧来のプロセッサは、集積度や歩留まりの問題などから、メモリコントローラー機能をチップセットに持たせていた。この構成ではチップセットを介することでメモリアクセス時のレイテンシが増え、キャッシュがヒットしていない状況ではCPU側の内部処理がアイドリング状態となりやすいなど、メモリアクセスに伴うオーバーヘッドが大きいという問題がある。そのため、チップセットのメモリコントローラーの処理能力がそのままCPUの処理能力のボトルネックとなっていた。そこで、AMDはOpteron、Athlon 64ともにメモリコントローラーをCPUに内蔵することで、「CPU→チップセット→メモリ→チップセット→CPU」となっていた経路を「CPU→メモリ→CPU」と短縮し、CPUのメモリ読み込み要求からデータ受け取りまでのレイテンシを大幅に低減させた。これは分岐予測の効きにくい、処理の複雑なアルゴリズムを持つアプリケーションや、アクセス回数の少ないデータをメモリ上で大量に取り扱うようなアプリケーションに絶大な効果をもたらす。またこの方式はアプリケーション側でソフトウェア修正などの対応を特に必要としないため、古いアプリケーションも新しいアプリケーションもメモリアクセスの頻度に応じて大きく高速化させることが可能である。一方、安全性の確保のため、CPUとメモリの組み合わせによっては、CPU内部動作周波数の逓倍率の関係から、メモリの動作周波数がSPDなどメモリモジュール側で規定される定格動作周波数よりも低くなってしまうことがあり、メモリ規格の変更がCPUソケット規格やCPUコアそのものの設計変更を必要とするという問題もあった。
また、チップセットにGPUが内蔵された、いわゆるオンボードGPUのケースでは、GPU→メモリ→GPUという経路からGPU→CPU→メモリ→CPU→GPUとなり、メモリコントローラがチップセット側からCPU側に移動した場合にオンボードGPU性能の低下がみられる点には留意すべきだろう。

 Opteronの躍進・凋落 
Opteronではサン・マイクロシステムズ、ヒューレット・パッカード、IBM、デルというアメリカの4大サーバメーカの採用を勝ち取った。特に過去のいきさつからインテル製CPUのみを採用し続け、インテルの水平分業モデルの優等生と言われたデルの方向転換は、大きなインパクトを与えた。

これは、インテルが過去の資産を全て無に帰してVLIW命令セットを基本とする別のアーキテクチャ (IA-64) を備える、x86に比べて高コストな64ビットCPUを普及させようとしたのに対し、AMDは十分に安価でこなれているx86プロセッサの処理能力を高める、というシナリオを望んでいた業界のニーズに的確に反応し、x86アーキテクチャを素直に64ビット拡張して、従来の16/32ビットアプリケーションもそのまま動作するAMD64のアーキテクチャを投入することにより、市場のニーズに合致した製品を出荷、これが4大メーカーの強い支持を受けるに至ったものである。また、Microsoft WindowsがAMD64対応を発表したことで将来性も安定したものとなり、普及に弾みが付いた。これによりIntelは、今までの互換プロセッサを作られる立場から、AMD64互換のCPUを作る立場となり、アーキテクチャの主導権をAMDが奪取したことは大きなインパクトを業界に与えた。

サーバ市場への参入は以前からのAMDの悲願であったが、Opteronの登場により大々的かつ広範囲の参入が可能となり、利益率の高いエンタープライズ市場でハイパフォーマンスCPUを高額で売ることによって収益を確保し、ボリュームゾーンであるコンシューマ市場での価格競争力を維持するという、Intelが採っているのと同様の収益構造を構築することが可能となった。

スーパーコンピュータ分野でも躍進を遂げ、2003年11月のTOP500においてOpteronを採用したロスアラモスのLightningシステムが5位と10位以内に初めてランキングされ、2005年11月には55システムで採用されIBMのPowerプロセッサに続き3番手のプロセッサとなった。その後も採用数は増加し2006年11月に113システムで採用されPowerプロセッサを上回りインテルに次ぐポジションを獲得した。2006年11月の22.6%をピークにシェアを減らしながらも2013年11月までランキングでは10%以上のシェアを維持していたが、2014年6月に9%、11月には5%まで下落し、その後も減少し続けスーパーコンピュータ分野における存在感を失った。

 Efficient モデル 
同一世代の Opteron のラインナップで通常モデルよりも低い TDP を保証するモデルで、モデル ナンバーの末尾に EE と HE を付けられる。EE は Energy Efficient、HE は Highly Efficient の頭文字である。これにより熱密度が大きくなりがちで冷却に制約のあるブレードサーバや1Uラックマウントサーバなどでの利用も容易となった。性能は通常モデルよりも若干低下するが、価格は比較的高価に設定されている。

 Special Edition 
また EE/HE とは逆に同一世代の Opteron のラインナップの最上位の位置付けとして高クロック、高 TDP 仕様の SE が存在する。SE は Special Edition の頭文字で、通常モデルに比べて TDP が若干高く設定されている。

 世代 

以下、CPUコアの名称はAMD内部での開発コードネームである。

 K8 世代 
SledgeHammer
2003年4月発表。K8アーキテクチャを採用しておりDDRメモリコントローラとHyperTransportがCPUダイに統合されている。1xxは1ソケットのみ、2xxは最大2ソケット、8xxは最大8ソケットの構成をとることができる。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2
製造プロセス - 130nm SOI (AMD)
トランジスタ数 - 1億590万
ダイサイズ - 192mm2

 対応ソケット - Socket 940

+ SledgeHammer型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)1501 2.4189DDR-400800148 2.2146 2.0144 1.884.7DDR-333142 1.6140 1.4146 HE 2.0 55DDR-400140 EE 1.4 30

+ SledgeHammer型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)2501 2.4189DDR-400800248 2.2246 2.0244 1.884.7DDR-333242 1.6240 1.4246 HE 2.0 55DDR-400240 EE 1.4 30

+ SledgeHammer型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)8501 2.4189DDR-400800848 2.2846 2.0844 1.884.7DDR-333842 1.6840 1.4846 HE 2.0 55DDR-400840 EE 1.4 30

Venus/Troy/Athens
2005年2月発表。製造プロセスが90nmのSOIプロセスに微細化され、対応するHyperTransport バスのクロックが1GHzに高速化され、新たにSSE3、NX Bitをサポートした。「Venus」は100番台で1ソケットの製品、「Troy」は200番台で最大2ソケットの製品、「Athens」はモデルナンバー800番台で最大8ソケットの製品にそれぞれ付けられたコードネームである。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、NX Bit
製造プロセス - 90nm SOI (AMD)
トランジスタ数 - 1億1400万
ダイサイズ - 145mm2

 対応ソケット - Socket 939

+ Venus型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)1561 3.01104DDR-4001000154 2.8152 2.6150 2.485.3148 2.2146 2.0 67144 1.8 85.3

 対応ソケット - Socket 940

+ Venus型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)1541 2.81104DDR-4001000152 2.6150 2.485.3148 2.2146 2.067144 1.8142 1.6148 HE 2.2 55

+ Troy型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)2561 3.0192.6DDR-4001000254 2.8252 2.6250 2.485.3248 2.2246 2.0244 1.8242 1.6250 HE 2.455248 HE 2.2246 HE 2.0

+ Athens型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)8561 3.0192.6DDR-4001000854 2.8852 2.6850 2.485.3848 2.2846 2.0844 1.8842 1.6850 HE 2.455848 HE 2.2846 HE 2.0

Denmark/Italy/Egypt
2005年4月発表。Venus/Troy/Athensと同等の機能を持ったCPUコアをダイの中に2つ搭載するデュアルコア構成を採用する。「Denmark」は100番台で1ソケットの製品、「Italy」は200番台で最大2ソケットの製品、「Egypt」はモデルナンバー800番台で最大8ソケットの製品にそれぞれ付けられたコードネームである。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、NX Bit
製造プロセス - 90nm SOI (AMD)
トランジスタ数 - 2億3300万
ダイサイズ - 199mm2

 対応ソケット - Socket 939

+ Denmark型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)1902 2.82110DDR-4001000185 2.6180 2.4175 2.2170 2.0165 1.8

 対応ソケット - Socket 940

+ Italy型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)2902 2.8295DDR-4001000285 2.6280 2.4275 2.2270 2.0265 1.8275 HE 2.255270 HE 2.0265 HE 1.8260 HE 1.6

+ Egypt型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)8902 2.8295DDR-4001000885 2.6880 2.4875 2.2870 2.0865 1.8875 HE 2.255870 HE 2.0865 HE 1.8860 HE 1.6

Santa Ana/Santa Rosa
2006年8月発表。DDR2メモリに対応したことによりソケットがSocket AM2/Fに変更された。モデルナンバーは12xx/22xx/82xxのように各プロセッサの拡張性を表す数値「1」・「2」・「8」に、対応ソケットを表す「2」を付与した形で一新している。下2桁xxの数値が大きければ大きいほど、同Opteronシリーズ内で相対的に性能が高いことを示している。Santa Anaは1ソケットの1200番台、Santa Rosaは最大2ソケット対応の2200番台、最大8ソケット対応の8200番台のコードネーム。ハードウェア仮想化拡張技術 AMD Virtualization が追加された。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、NX Bit、 AMD-V
製造プロセス - 90nm SOI (AMD)
トランジスタ数 - 2億2700万
ダイサイズ - 230mm2

 対応ソケット - Socket AM2

+ Santa Ana型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)1224 SE2 3.22125DDR2-80010001222 SE 3.01220 SE 2.81222 3.01031220 2.81218 2.61216 2.41214 2.21212 2.01210 1.81218 HE 2.6651216 HE 2.41214 HE 2.21212 HE 2.01210 HE 1.8

 対応ソケット - Socket F

+ Santa Ana型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)1210 EE 2 1.8 2 45 DDR2-667 1000

+ Santa Rosa型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)2224 SE2 3.22119DDR2-66710002222 SE 3.02220 SE 2.82222 3.0952220 2.82218 2.62216 2.42214 2.22212 2.02210 1.82218 HE 2.6682216 HE 2.42214 HE 2.22212 HE 2.02210 HE1.82208 HE 12210 EE 2 45

+ Santa Rosa型番CPUTDP(W)対応メモリHT(MHz) コア数（スレッド数） クロック(GHz) L2キャッシュ(MB)8224 SE2 3.22120DDR2-66710008222 SE 3.08220 SE 2.88222 3.0958220 2.88218 2.68216 2.48214 2.28212 2.08218 HE 2.6688216 HE 2.48214 HE 2.28212 HE 2.08210 EE 1.8 45

 K10 世代 
Budapest/Barcelona
2007年9月発表。初めての K10アーキテクチャ 採用のOpteronでネイティブ クアッドコアのCPUである。発売直後にステッピング A および 2 の Barcelona は問題があったため出荷中止となった。2008年にステッピング 3 のもの販売再開となった。モデルナンバーは変更されていない。Budapest は1ソケットの 13xx シリーズ、Barcelona は最大2ソケットの 23xx シリーズ、最大8ソケットの 83xx シリーズ のコードネームである。ハードウェア仮想化拡張技術 AMD Virtualization に Rapid Virtualization Indexing(AMD-RVI)とSSE4a、ABMが追加された。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、SSE4a、ABM、NX Bit、AMD-V、 AMD-RVI
製造プロセス - 65nm SOI (AMD)
トランジスタ数 - 4億6300万
ダイサイズ - 283mm2

 対応ソケット - Socket AM2+

+ Budapest型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L313564 2.32295DDR2-80020001354 2.21352 2.1 1800

 対応ソケット - Socket F

+ Barcelona型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L32360 SE4 2.522119DDR2-66710002358 SE 2.42356 2.3952354 2.22352 2.12350 2.02347 1.92350 HE 2.0792347 HE 1.92346 HE 1.82344 HE 1.7

+ Barcelona型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L38360 SE4 2.522119DDR2-66710008358 SE 2.48356 2.3958354 2.28352 2.18350 2.08347 1.98350 HE 2.0798347 HE 1.98346 HE 1.8

Suzuka/Shanghai
2008年11月発表。45nmにシュリンクされ、L3キャッシュが増量されており、またSmart Fetchによるアイドル時の消費電力が低下している。Suzuka は1ソケットのシステムでDDR3メモリに対応しSocket AM3に変更された 13xx シリーズ、Shanghai は最大2ソケットの 23xx シリーズ、最大8ソケットの 83xx シリーズのコードネームである。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、SSE4a、ABM、NX Bit、 AMD-V、 AMD-RVI
製造プロセス - 45nm SOI (AMD)
トランジスタ数 - 7億5800万
ダイサイズ - 258mm2

 対応ソケット - Socket AM3

+ Suzuka型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L313894 2.926115DDR3-1333DDR2-106622001385 2.71381 2.5

 対応ソケット - Socket F+

+ Suzuka型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L313QS HE4 2.426 71DDR2-800200013KS EE 2.0 50

+ Shanghai型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L32393 SE4 3.126137DDR2-800 22002386 SE 2.8 20002389 2.9115220023872.823VS20002384 2.72382 2.62380 2.52378 2.42376 2.32381 HE 2.5792379 HE 2.42376 HE 2.32374 HE 2.22372 HE 2.123QS HE 2.4 712377 EE 2.3602373 EE 2.123KS EE 2.0 50

+ Shanghai型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L38393 SE4 3.126137DDR2-800 22008386 SE 2.8 20008389 2.9115220083872.883VS20008384 2.78382 2.68380 2.58378 2.48381 HE 2.5798379 HE 2.48376 HE 2.38374 HE 2.283QS HE 2.4 71

Istanbul
2009年6月発表。ネイティブ6コアを持つOpteronであり、新たにHT Assist (HyperTransport Assist) が追加された。これはL3キャッシュ1MBを使用してCPU間でのキャッシュのプローブトラフィックを軽減し、データベース処理等を高速化する機能である。モデルナンバーは24xx、84xxとなった。製造はAMDから分社化したGLOBALFOUNDRIESが担当している。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、SSE4a、ABM、NX Bit、 AMD-V、 AMD-RVI
製造プロセス - 45nm SOI (GLOBALFOUNDRIES)
トランジスタ数 - 9億400万
ダイサイズ - 346mm2

 対応ソケット - Socket F+

+ Istanbul型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L32439 SE6 2.836 137DDR2-80024002435 2.61152431 2.42427 2.22419 1.82425 HE 2.1792423 HE 2.02419 EE 1.8 60

+ Istanbul型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L38439 SE6 2.836 137DDR2-80024008435 2.61158431 2.48423 2.08419 1.88425 HE 2.1 798419 EE 1.8 60

Lisbon
2010年6月発表。ShanghaiもしくはIstanbulベースの4/6コアのダイが搭載されており、主な違いはソケットにSocket C32を採用しDDR3メモリに対応したことになる。モデルナンバーは41xx。4コアまたは6コアを持ち、最大2ソケットまでに対応する。メモリはDDR3-1333までのデュアルチャネルをサポートしている。HyperTransportは末尾 EE が2.0GT/sec、それ以外が 6.40 GT/sec。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、SSE4a、ABM、NX Bit、AMD-V、 AMD-RVI
製造プロセス - 45nm SOI (GLOBALFOUNDRIES)

 対応ソケット - Socket C32

+ Lisbon型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L341846 2.83695DDR3-133332004180 2.64176 HE 2.4654174 HE 2.341KX HE 2.24170 HE2.14171 HE 5041GL EE1.8 404164 EE354162 EE 1.741334 2.82954130 2.64122 2.24105 1.241QS HE 2.56541LE HE 2.3

Magny-Cours
2010年3月発表。ShanghaiもしくはIstanbulベースの4/6コアのダイ2つを一つのパッケージに封入し構成されている。ソケットは後に出るコードネーム Bulldozer にも対応したSocket G34を採用。モデルナンバーはそれまでの千の桁が対応ソケット数を示す規則から変わり61xx。2ソケットまたは4ソケットに対応し、1パッケージあたり8個または12個のコアを持つ。この世代から8ソケットへの対応は廃止された。HyperTransportのリンク数が従来の3本から4本(1本がチップセットへ、3本が他のCPUへ)へと増加し4ソケット環境ですべてのCPU同士を直接HTで繋ぐことが出来るようになった。リンクスピードは、6.4GT/sec。またHT Assistも更新され、L3 2MBを使用する。メモリコントローラーはクアッドチャネルのDDR3-1333まで対応する。省電力機能としてC1Eステートへ対応した他、AMD CoolSpeed technologyと呼ばれる限界温度を超えた際にPステートを自動的に下げる機能を新たに加えた。

拡張命令 - MMX、3DNow! Professional (SSE) 、SSE2、SSE3、SSE4a、ABM、NX Bit、 AMD-V、 AMD-RVI
製造プロセス - 45nm SOI (GLOBALFOUNDRIES)

 対応ソケット - Socket G34

+ Magny-Cours型番CPUTDP(W)対応メモリHT(MHz)コア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L36180 SE12 2.5612140DDR3-133332006176 SE2.361761156174 2.26172 2.16168 1.96166 HE 1.8856164 HE 1.761408 2.641156136 2.461342.361QS61282.061KS6132 HE 2.2856128 HE 2.06124 HE 1.8

 Bulldozer 世代 
Zurich/Valencia/Interlagos
2011年11月発表。Bulldozer マイクロアーキテクチャを採用している。3Dnow!がサポートされなくなり、SSE4.x、AVXがサポートされるようになった。Zurich はモデルナンバー 32xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大1ソケットで形状は AM3+ 、Valencia はモデルナンバー 42xx、メモリはDDR3-1600のデュアルチャネルをサポートし最大2ソケットに対応し形状は C32、Interlagos はデュアルダイでパッケージが構成されモデルナンバーは 62xx メモリはDDR3-1600のクアッドチャネルをサポート最大4ソケットに対応しソケット形状は G34 を採用している。

拡張命令 - MMX、SSE 、SSE2、(S)SSE3、SSE4、SSE4a、SSE4.1、SSE4.2、ABM、NX Bit、AES-NI、AVX、AMD-V、AMD-RVI
製造プロセス - 32nm SOI (GLOBALFOUNDRIES)
トランジスタ数 - 12億
ダイサイズ - 315mm2

 対応ソケット - Socket AM3+

+ Zurich型番CPUTDP(W)対応メモリHT(MHz)モジュール数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L33280 4 2.4 3.5 8 8 65DDR3-186626003260 HE2 2.7 3.744453250 HE 2.5 3.5

 対応ソケット - Socket C32

+ Valencia型番CPUTDP(W)対応メモリHT(MHz)モジュール数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L342844 3.0 3.78895DDR3-160032004280 2.8 3.54276 HE 2.6 3.6654274 HE 2.5 3.542MX HE 2.2 3.34256 EE 1.6 2.8 3542403 3.4 3.86954238 3.3 3.74234 3.1 3.54226 2.7 3.14230 HE 2.9 3.7654228 HE 2.8 3.642DX EE 2 2.2 3.3 4 40

 対応ソケット - Socket G34

+ Interlagos型番CPUTDP(W)対応メモリHT(MHz)モジュール数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L36291 SE8 3.0 4.01616140DDR3-160032006287 SE 2.8 3.56284 SE 2.7 3.46282 SE 2.63.36278 2.411562762.33.262756274 2.2 3.16272 2.1 3.06262 HE 1.6 2.9 8562386 2.6 3.2121156234 2.4 3.06230 HE 2.2 3.1 8562204 3.0 3.681156212 2.6 3.26204 2 3.3 4

 Piledriver 世代 
Delhi/Seoul/Abu Dhabi
2012年11月発表。Piledriver マイクロアーキテクチャを採用している。Delhi はモデルナンバー 32xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大1ソケットで形状は AM3+ 、Seoul はモデルナンバー 42xx、メモリはDDR3-1866のデュアルチャネルをサポートし最大2ソケットに対応し形状は C32、Abu Dhabi はデュアルダイでパッケージが構成されモデルナンバーは 62xx メモリはDDR3-1600のクアッドチャネルをサポート最大4ソケットに対応しソケット形状は G34 を採用している。2014年1月に"Abu Dhabi"の省エネ改良版である"Warsaw"が発表された。

拡張命令 - MMX、SSE 、SSE2、(S)SSE3、SSE4、SSE4a、SSE4.1、SSE4.2、ABM、NX Bit、AES-NI、AVX、 AMD-V、AMD-RVI
製造プロセス - 32nm SOI (GLOBALFOUNDRIES)
トランジスタ数 - 12億
ダイサイズ - 315mm2

 対応ソケット - Socket AM3+

+ Delhi型番CPUTDP(W)対応メモリHT(MHz)モジュール数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L333804 2.6 3.68865DDR3-186626003365 2.3 3.33350 HE2 2.8 3.84 453320 EE 1.9 2.5 25

 対応ソケット - Socket C32

+ Seoul型番CPUTDP(W)対応メモリHT(MHz)モジュール数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L343864 3.1 3.888 95DDR3-1866320043GK HE2.63.6654376 HE4365 EE 2.0 2.8 4043403 3.5 3.86954334 3.1 3.54332 HE 3.0 3.7 6543CX EE2 2.23.04354310 EE

 対応ソケット - Socket G34

+ Abu Dhabi型番CPUTDP(W)対応メモリHT(MHz)モジュール数（スレッド数）クロック (GHz)キャッシュ (MB) 定格 ターボ L2 L36386 SE8 2.8 3.51616 140DDR3-160032006380 2.5 3.41156378 2.4 3.36376 2.3 3.26370P 2.0 2.5 996366 EE 1.8 3.1 8563486 2.8 3.4121156344 2.6 3.26338P 2.3 2.8 9963284 3.2 3.881156320 2.8 3.36308 2 3.5 4

 Excavator 世代 
Toronto
2017年6月発表。Excavatorマイクロアーキテクチャを採用したAPU兼SoC。ソケット形状はBGAのSP4で1ソケットのみの構成。製造プロセスにSOIが利用されずバルクプロセスになった。AVX2がサポートされた。

拡張命令 - MMX、SSE 、SSE2、(S)SSE3、SSE4、SSE4a、SSE4.1、SSE4.2、ABM、NX Bit、AES-NI、AVX、AVX2、AMD-V、AMD-RVI
製造プロセス - 28nm (GLOBALFOUNDRIES)
トランジスタ数 - 31億
ダイサイズ - 250mm2

+ Toronto型番CPUGPUTDP(W)対応メモリモジュール数（スレッド数）クロック (GHz)L2キャッシュ(MB)ブランドSP数クロック(MHz) 定格 ターボX34212 2.1 3.42 R7 51280015DDR4-2400X3418 1.8 3.2 R6 384X3216 1 1.6 3.0 1 R5 256 DDR4-1600

 Jaguar 世代 
Kyoto
2013年5月発表。Jaguarアーキテクチャベースで、Opteronシリーズとして初めてGPU機能を統合するAPUであり、チップセット機能も統合した初のSoCでもあった。Socket FT3採用で1ソケットのみ対応。

拡張命令 - MMX、SSE 、SSE2、(S)SSE3、SSE4、SSE4a、SSE4.1、SSE4.2、ABM、NX Bit、AES-NI、AVX、AMD-V、AMD-RVI
製造プロセス - 28nm (TSMC)
トランジスタ数 - 9億1400万
ダイサイズ - 105mm2

+ Kyoto型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック(GHz)L2キャッシュ(MB)型番SP数クロック (MHz) 定格 ターボX21504 1.92 HD 8400 128 266 600 22DDR3-1600X1150 2.0 colspan="4" 17

 Puma 世代 
Steppe Eagle
2016年9月発表。

拡張命令 - MMX、SSE 、SSE2、(S)SSE3、SSE4、SSE4a、SSE4.1、SSE4.2、ABM、NX Bit、AES-NI、AVX、AMD-V、AMD-RVI
製造プロセス - 28nm (TSMC)
トランジスタ数 - 9億1400万
ダイサイズ - 105mm2

+ Steppe Eagle型番CPUGPUTDP(W)対応メモリコア数（スレッド数）クロック(GHz)L2キャッシュ(MB)ブランドSP数クロック (MHz) 定格 ターボX2170 4 2.4 2 R5 128 655 800 25 DDR3-1866

 ARMv8系列 
Seattle
2016年1月発表。8つのARM Cortex-A57コアとDDR3-1600もしくはDDR4-1866までのデュアルチャンネルのメモリコントローラと2つの10GBASE-KR Ethernet、8つのSATA 6Gbps、8レーンのPCI Express Gen 3などのI/Oを集積したSoC。ソケット形状はBGAのSP1で1ソケットのみの構成。

製造プロセス - 28nm (GLOBALFOUNDRIES)

+ Seattle型番CPUTDP(W)対応メモリコア数（スレッド数）クロック(GHz)キャッシュ (MB) L2 L3A11708 2.04832DDR4-1866DDR3-1600A11501.7A1120 4 2 25