공통 소스

그림 1: 기본 N채널 JFET 공통 소스 회로 (바이어스 세부 사항 제외). 그림 2: 퇴화가 있는 기본 N채널 JFET 공통 소스 회로. 일렉트로닉스에서 **공통 소스**(common source) 증폭기는 세 가지 기본적인 단일 스테이지 장효과 트랜지스터 (FET) 증폭기 토폴로지 중 하나이며, 일반적으로 전압 또는 전달 컨덕턴스 앰프로 사용된다. FET가 공통 소스, 공통 드레인 또는 공통 게이트인지 가장 쉽게 알 수 있는 방법은 신호가 들어오고 나가는 곳을 확인하는 것이다. 나머지 단자는 "공통"으로 알려져 있다. 이 예에서는 신호가 게이트로 들어오고 드레인으로 나간다. 남은 유일한 단자는 소스이다. 이것은 공통 소스 FET 회로이다. 유사한 접합형 트랜지스터 회로는 전달 컨덕턴스 증폭기 또는 전압 증폭기로 볼 수 있다. (증폭기 분류 참조). 전달 컨덕턴스 증폭기로서 입력 전압은 부하로 가는 전류를 변조하는 것으로 보인다. 전압 증폭기로서 입력 전압은 FET를 통해 흐르는 전류를 변조하여 옴의 법칙에 따라 출력 저항 전체의 전압을 변경한다. 그러나 FET 소자의 출력 저항은 합리적인 전달 컨덕턴스 증폭기(이상적으로 무한대)에 비해 충분히 높지 않으며, 괜찮은 전압 증폭기(이상적으로 0)에 비해 충분히 낮지 않다. 아래 공식에서 볼 수 있듯이 전압 이득은 부하 저항에 따라 달라지므로 스피커(저항 8옴)와 같은 저저항 장치를 구동하는 데 적용할 수 없다. 또 다른 주요 단점은 증폭기의 제한된 고주파 응답이다. 따라서 실제로는 더 유리한 출력 및 주파수 특성을 얻기 위해 출력이 종종 전압 팔로워(공통 드레인 또는 CD 스테이지) 또는 전류 팔로워(공통 게이트 또는 CG 스테이지)를 통해 라우팅된다. CS-CG 조합을 캐스코드 증폭기라고 한다.
# 특성
낮은 주파수에서 단순화된 하이브리드-파이 모델 (채널 길이 변조로 인한 출력 저항은 고려하지 않음)을 사용하면 다음 폐루프 소신호 특성을 유도할 수 있다.

{| class="wikitable" |정의 !!|표현 |- ! **전류 이득** |A_\text{i} \triangleq \frac{i_\text{out{i_\text{in\, |\infty\, |- ! **전압 이득** |A_\text{v} \triangleq \frac{v_\text{out{v_\text{in\, |\begin{matrix}-\frac {g_\mathrm{m} R_\text{D{1+g_\mathrm{m}R_\text{S\end{matrix}\, |- ! **입력 임피던스** |r_\text{in} \triangleq \frac{v_\text{in{i_\text{in\, |\infty\, |- ! **출력 임피던스** |r_\text{out} \triangleq \frac{v_\text{out{i_\text{out |R_\text{D}\, |}

## 대역폭
그림 3: 활성 부하 ID가 있는 기본 N채널 MOSFET 공통 소스 증폭기. 그림 4: N채널 MOSFET 공통 소스 증폭기를 위한 소신호 회로. 그림 5: 밀러 효과를 사용하여 밀러 커패시턴스 CM을 도입한 N채널 MOSFET 공통 소스 증폭기를 위한 소신호 회로. 공통 소스 증폭기의 대역폭은 밀러 효과로 인한 높은 커패시턴스로 인해 낮은 경향이 있다. 게이트-드레인 커패시턴스는 효과적으로 1+|A_\text{v}|\, 배로 곱해져 전체 입력 커패시턴스를 증가시키고 전체 대역폭을 낮춘다. 그림 3은 활성 부하가 있는 MOSFET 공통 소스 증폭기를 보여준다. 그림 4는 출력 노드에 부하 저항 RL이 추가되고 입력 노드에 인가 전압 VA와 직렬 저항 RA의 테브난 구동기가 추가되었을 때의 해당 소신호 회로를 보여준다. 이 회로의 대역폭 제한은 게이트와 드레인 사이의 기생 트랜지스터 커패시턴스 Cgd와 소스 RA의 직렬 저항의 결합에서 비롯된다. (다른 기생 커패시턴스가 있지만 대역폭에 이차적인 영향만 미치므로 여기서는 무시한다.) 밀러 효과를 사용하면 그림 4의 회로가 그림 5의 회로로 변환되며, 이 그림은 회로 입력 측의 밀러 커패시턴스 CM을 보여준다. CM의 크기는 그림 5의 입력 회로에서 밀러 커패시턴스를 통해 흐르는 전류, 즉 iM을 다음과 같이 같게 하여 결정된다. ::\ i_\mathrm{M} = j \omega C_\mathrm{M} v_\mathrm{GS} = j \omega C_\mathrm{M} v_\mathrm{G} , 그림 4의 커패시터 Cgd에 의해 입력에서 끌어오는 전류, 즉 jωCgd vGD와 같게 한다. 이 두 전류는 같으며, 밀러 커패시턴스가 다음과 같이 주어지면 두 회로가 동일한 입력 동작을 갖는다. :: C_\mathrm{M} = C_\mathrm{gd} \frac {v_\mathrm{GD {v_\mathrm{GS = C_\mathrm{gd} \left( 1 - \frac {v_\mathrm{D {v_\mathrm{G \right) . 일반적으로 이득 vD / vG의 주파수 의존성은 증폭기의 코너 주파수보다 다소 높은 주파수에서도 중요하지 않으며, 이는 밀러 커패시턴스를 결정하는 데 저주파 하이브리드-파이 모델이 정확하다는 것을 의미한다. 이 평가는 밀러 근사치이며 url=http://worldcat.org/isbn/0-201-36183-3 다음과 같은 추정치를 제공한다(그림 5에서 커패시턴스를 0으로 설정하기만 하면 된다). :: \frac {v_\mathrm{D {v_\mathrm{G \approx -g_\mathrm{m} (r_\mathrm{O} \parallel R_\mathrm{L}) , 따라서 밀러 커패시턴스는 다음과 같다. :: C_\mathrm{M} = C_\mathrm{gd} \left( 1+g_\mathrm{m} (r_\mathrm{O} \parallel R_\mathrm{L})\right) . 이득 gm (rO || RL)은 RL이 크면 크므로, 작은 기생 커패시턴스 Cgd도 증폭기의 주파수 응답에 큰 영향을 미칠 수 있으며, 이 효과를 상쇄하기 위해 많은 회로 트릭이 사용된다. 한 가지 트릭은 캐스코드 회로를 만들기 위해 공통 게이트 (전류 팔로워) 스테이지를 추가하는 것이다. 전류 팔로워 스테이지는 공통 소스 스테이지에 매우 작은 부하, 즉 전류 팔로워의 입력 저항(RL ≈ 1 / gm ≈ Vov / (2ID); 공통 게이트 참조)을 제공한다. 작은 RL은 CM을 감소시킨다. pages=246-248 공통 이미터 증폭기에 대한 문서에서는 이 문제에 대한 다른 해결책을 다룬다. 그림 5로 돌아가서, 게이트 전압은 전압 분배에 의해 입력 신호와 다음과 같이 관련된다. :: v_\mathrm{G} = V_\mathrm{A}\frac {1/(j \omega C_\mathrm{M}) } {1/(j \omega C_\mathrm{M}) +R_\mathrm{A = V_\mathrm{A}\frac {1} {1+j \omega C_\mathrm{M} R_\mathrm{A . 대역폭 (3 dB 주파수라고도 함)은 신호가 저주파 값의 1/ 2로 떨어지는 주파수이다. (데시벨에서 dB(2) = 3.01 dB). 1/ 2로 감소하는 것은 ωCM RA = 1일 때 발생하며, 이 ω 값 (이 값을 ω3 dB라고 하자)에서 입력 신호 vG = VA / (1+j)가 된다. (1+j)의 크기는 2이다. 결과적으로 3 dB 주파수 f3 dB = ω3 dB / (2π)는 다음과 같다. :: f_\mathrm{3dB}=\frac {1}{2\pi R_\mathrm{A} C_\mathrm{M= \frac {1}{2\pi R_\mathrm{A} [ C_\mathrm{gd}(1+g_\mathrm{m} (r_\mathrm{O} \parallel R_\mathrm{L})]} . 기생 게이트-소스 커패시턴스 Cgs를 분석에 포함하면 단순히 CM과 병렬로 연결되므로 :: f_\mathrm{3dB}=\frac {1}{2\pi R_\mathrm{A} (C_\mathrm{M}+C_\mathrm{gs})} =\frac {1}{2\pi R_\mathrm{A} [C_\mathrm{gs} + C_\mathrm{gd}(1+g_\mathrm{m} (r_\mathrm{O} \parallel R_\mathrm{L}))]} . 소스 저항 RA가 작으면 f3 dB가 커지므로, 커패시턴스의 밀러 증폭은 작은 RA에 대해 대역폭에 거의 영향을 미치지 않는다는 점에 유의한다. 이 관찰은 대역폭을 늘리기 위한 또 다른 회로 트릭을 제안한다. 드라이버와 공통 소스 스테이지 사이에 공통 드레인 (전압 팔로워) 스테이지를 추가하여 결합된 드라이버와 전압 팔로워의 테브난 저항이 원래 드라이버의 RA보다 작게 만드는 것이다. url=http://worldcat.org/isbn/0-521-83539-9 그림 2의 회로 출력 측을 조사하면 이득 vD / vG의 주파수 의존성을 찾을 수 있으며, 밀러 커패시턴스의 저주파 평가가 f3 dB보다 큰 주파수 f에도 적절한지 확인할 수 있다. (극점 분할에 대한 문서를 참조하여 회로의 출력 측이 어떻게 처리되는지 확인한다.)