NLP-07-ODQA/kowiki-cleaned huggingface dataset:
텍스처 압축

3차원 컴퓨터 그래픽스 **텍스처 압축**(Texture compression)은 3차원 컴퓨터 그래픽스 렌더링 시스템에서 텍스처 매핑을 저장하기 위해 설계된 이미지 압축의 특수 형태이다. 기존의 이미지 압축 알고리즘과 달리 텍스처 압축 알고리즘은 임의 접근에 최적화되어 있다. 텍스처 압축은 런타임에 메모리 사용량을 줄이는 데 적용될 수 있다. 텍스처 데이터는 종종 모바일 애플리케이션에서 가장 큰 메모리 사용의 원인이 된다.
# 장단점
텍스처 압축에 대한 그들의 획기적인 논문에서, 앤드루 비어스, 마니쉬 아그라왈라, 나빈 차다흐는 다른 이미지 압축 기술과 텍스처 압축을 구별하는 네 가지 특징을 나열한다. 이 특징들은 다음과 같다. ;디코딩 속도: 압축된 텍스처 데이터에서 직접 렌더링할 수 있는 것이 매우 바람직하며, 렌더링 성능에 영향을 미치지 않기 위해 압축 해제는 빨라야 한다. ;임의 접근: 렌더러가 텍셀에 접근하는 순서를 예측하기 어렵기 때문에, 모든 텍스처 압축 방식은 압축 해제된 텍스처 데이터에 대한 빠른 임의 접근을 허용해야 한다. 이는 JPEG 또는 런 렝스 부호화와 같은 많은 잘 알려진 이미지 압축 방식을 배제하는 경향이 있다. ;압축률 및 시각적 품질: 렌더링 시스템에서 손실 압축은 다른 사용 사례보다 더 허용될 수 있다. crunch와 같은 일부 텍스처 압축 라이브러리access-date=2016-09-13는 개발자가 부호율-변형 이론 (RDO)과 같은 방법을 사용하여 압축률과 시각적 품질 간의 균형을 유연하게 조절할 수 있도록 한다. ;인코딩 속도: 텍스처 압축은 인코딩 프로세스가 애플리케이션 제작 프로세스 중에 한 번만 수행되는 경우가 많으므로 비대칭 인코딩/디코딩 속도에 더 관대하다. 위의 내용을 고려할 때, 대부분의 텍스처 압축 알고리즘은 때때로 추가적인 전처리 및 후처리 단계를 포함하여, 작은 고정 크기 픽셀 블록을 작은 고정 크기 코딩 비트 블록으로 손실 벡터 양자화하는 형태를 포함한다. 블록 절단 부호화는 이 계열의 알고리즘 중 매우 간단한 예시이다. 데이터 접근 패턴이 잘 정의되어 있기 때문에, 텍스처 압축 해제는 렌더링 중에 전체 그래픽스 파이프라인의 일부로 실시간으로 실행될 수 있으며, 그래픽 시스템 전체의 대역폭 및 저장 요구 사항을 줄인다. 텍스처 맵뿐만 아니라 텍스처 압축은 범프 맵 및 표면 법선 맵을 포함한 다른 종류의 렌더링 맵을 인코딩하는 데 사용될 수도 있다. 텍스처 압축은 밉맵 및 비등방성 필터링과 같은 다른 형태의 맵 처리와 함께 사용될 수도 있다.
# 가용성
실용적인 텍스처 압축 시스템의 예로는 S3 텍스처 압축 (S3TC), PVRTC, 에릭슨 텍스처 압축 (ETC) 및 적응형 확장 가능한 텍스처 압축 (ASTC)이 있으며, 이들은 최신 그래픽스 처리 장치의 특수 기능 유닛에 의해 지원될 수 있다. 많은 비디오 가속 카드 및 모바일 GPU에 구현된 OpenGL 및 OpenGL ES는 일반적으로 벤더 확장을 통해 여러 일반적인 종류의 텍스처 압축을 지원할 수 있다.
# 슈퍼 압축
압축된 텍스처는 "슈퍼 압축"이라고 불리는 방식으로 추가로 압축될 수 있다. 고정 속도 텍스처 압축 형식은 임의 접근에 최적화되어 있으며 PNG와 같은 이미지 형식에 비해 훨씬 효율성이 떨어진다. 추가 압축을 통해 프로그래머는 효율성 격차를 줄일 수 있다. 추가 계층은 CPU에 의해 압축 해제되어 GPU가 일반 압축 텍스처를 받도록 할 수 있으며,doi=10.1145/2018323.2018351 또는 새로운 방법에서는 GPU 자체에 의해 압축 해제될 수 있다. 슈퍼 압축은 일반 텍스처 압축과 동일한 양의 VRAM을 절약하지만, 디스크 공간 및 다운로드 크기를 더 많이 절약한다.url-access=subscription S3 텍스처 압축#데이터 전처리
# 신경망 텍스처 압축
재료 텍스처의 임의 접근 신경망 압축(Neural Texture Compression)은 엔비디아의 기술로, 기존 텍스처 압축 방법과 유사한 저장 공간 요구 사항을 유지하면서 두 가지 추가 세부 수준(16배 더 많은 텍셀, 즉 4배 더 높은 해상도)을 가능하게 한다.date=6 May 2023 핵심 아이디어는 여러 재료 텍스처와 그 밉맵 체인을 함께 압축하고, 각 재료에 최적화된 작은 인공 신경망을 사용하여 압축을 해제하는 것이다.Research
F16C

전투기 **F16C**date=September 11, 2012(이전/비공식적으로 **CVT16**으로 알려짐) 명령어 집합은 반정밀도와 표준 IEEE 단정밀도 부동소수점 형식 간의 변환을 지원하는 X86 명령어 집합 확장이다.
# 역사
2009년 5월 1일 AMD가 발표한 CVT16 명령어 집합date = 2009-05-01은 X86 및 AMD64 명령어 집합의 128비트 스트리밍 SIMD 확장 코어 명령어의 확장이다. CVT16은 2007년 8월 30일에 발표된 SSE5 명령어 집합 제안의 일부를 수정한 것으로, XOP 명령어 집합 및 FMA 명령어 집합으로 보완된다. 이 수정은 제안된 새 명령어의 이진 코딩을 인텔의 고급 벡터 확장 명령어 확장과 더 호환되도록 만들었으며, 명령어의 기능은 변경되지 않았다. 최근 문서에서는 인텔과 AMD의 X86-64 아키텍처 사양 모두에서 F16C라는 이름이 공식적으로 사용된다.
# 기술 정보
XMM 레지스터의 4개 부동소수점 값 또는 YMM 레지스터의 8개 부동소수점 값을 변환하는 변형이 있다. 이 명령어는 "팩 반정밀도를 팩 단정밀도로 벡터 변환"과 그 반대의 약어이다. * `VCVTPH2PS xmmreg,xmmrm64`Snd 메모리 또는 XMM 레지스터의 하위 절반에 있는 4개의 반정밀도 부동소수점 값을 XMM 레지스터의 4개 단정밀도 부동소수점 값으로 변환한다. * `VCVTPH2PS ymmreg,xmmrm128`Snd 메모리 또는 XMM 레지스터(YMM 레지스터의 하위 절반)에 있는 8개의 반정밀도 부동소수점 값을 YMM 레지스터의 8개 단정밀도 부동소수점 값으로 변환한다. * `VCVTPS2PH xmmrm64,xmmreg,imm8`Snd XMM 레지스터의 4개 단정밀도 부동소수점 값을 메모리 또는 XMM 레지스터의 하위 절반에 있는 반정밀도 부동소수점 값으로 변환한다. * `VCVTPS2PH xmmrm128,ymmreg,imm8`Snd YMM 레지스터의 8개 단정밀도 부동소수점 값을 메모리 또는 XMM 레지스터에 있는 반정밀도 부동소수점 값으로 변환한다. `VCVTPS2PH`의 8비트 즉시 인수는 반올림 모드를 선택한다. 값 0-4는 가장 가까운 값, 내림, 올림, 잘라내기, `MXCSR.RC`에 설정된 모드를 선택한다. 이 명령어에 대한 지원은 CPUID (EAX=1) 후 ECX의 비트 29로 표시된다.
# F16C를 지원하는 CPU
* AMD: ** 재규어 (마이크로아키텍처)-기반 프로세서 ** 푸마 (마이크로아키텍처)-기반 프로세서 ** "헤비 이큅먼트" 프로세서 *** 파일드라이버 (마이크로아키텍처)-기반 프로세서, 2012년 4분기 *** 스팀롤러 (마이크로아키텍처)-기반 프로세서, 2014년 1분기 *** 엑스카베이터 (마이크로아키텍처)-기반 프로세서, 2015년 2분기 ** 젠 (마이크로아키텍처)-기반 프로세서, 2017년 1분기 및 이후 * 인텔: ** 아이비브리지 (마이크로아키텍처) 프로세서 및 이후
SSE5

**SSE5**(Streaming SIMD Extensions version 5, **스트리밍 SIMD 확장 버전 5**의 줄임말)는 2007년 8월 30일 AMD가 AMD64 아키텍처의 128비트 SSE 코어 명령어의 보완으로 제안한 SIMD 명령어 집합 확장이다. AMD는 처음에 제안된 SSE5를 구현하지 않기로 결정했다. 2009년 5월, AMD는 SSE5를 XOP, FMA4, F16C라는 세 가지 더 작은 명령어 집합 확장으로 대체했는데, 이들은 SSE5의 제안된 기능을 유지하지만, 인텔이 제안한 AVX 명령어 집합과의 더 나은 호환성을 위해 명령어를 다르게 인코딩한다. 세 가지 SSE5 파생 명령어 집합은 2011년 10월 32 nm 공정으로 출시된 불도저 프로세서 코어에 도입되었다.publisher=아르스 테크니카
# 호환성
AMD의 SSE5 확장 번들은 인텔의 SSE4 명령어 전체를 포함하지 않으므로, SSE4의 후속이라기보다는 경쟁자에 가깝다.
# SSE5 개선 사항
제안된 SSE5 명령어 집합은 170개의 명령어(46개의 기본 명령어 포함)로 구성되었으며, 이들 중 다수는 단일 스레드 성능을 향상시키기 위해 설계되었다. 일부 SSE5 명령어는 3-피연산자 명령어이며, 이를 사용하면 X86 코드에서 달성할 수 있는 평균 클럭당 명령어 처리 횟수가 증가한다.publisher=더 레지스터 선택된 새로운 명령어는 다음과 같다:archive-date = January 15, 2008 * 융합 곱셈-누산 (FMACxx) 명령어 * 정수 곱셈-누산 (IMAC, IMADC) 명령어 * 순열 (PPERM, PERMPx) 및 조건부 이동 (PCMOV) 명령어 * 정밀도 제어, 반올림 및 변환 명령어 AMD는 SSE5가 특히 HPC, 멀티미디어, 컴퓨터 보안 애플리케이션에서 극적인 성능 향상을 제공할 것이라고 주장했으며, AES 암호화에서 5배, 비디오 처리 등에 사용되는 이산 코사인 변환 (DCT)에서 30%의 성능 향상을 예상했다.
# 2009년 개정
SSE5 사양에는 명령어가 두 개 이상의 피연산자를 가질 수 있도록 X86 명령어의 일반 코딩 스키마에 대한 제안된 확장이 포함되었다. 2008년, 인텔은 두 개 이상의 피연산자를 가진 명령어를 코딩하는 다른 방법을 제안하는 계획된 AVX 명령어 집합을 발표했다. SSE5와 AVX라는 두 가지 제안된 코딩 스키마는 상호 비호환적이지만, AVX 스키마는 SSE5 스키마에 비해 특정 장점이 있다. 가장 중요한 것은 AVX가 더 큰 벡터 크기를 포함하여 미래 확장을 위한 충분한 공간을 가지고 있다는 점이다. 2009년 5월, AMD는 계획된 미래 명령어에 대한 개정된 사양을 발표했다. 이 개정판은 코딩 스키마를 AVX 스키마와 호환되도록 변경했지만, AMD가 도입한 명령어와 인텔이 도입한 명령어 사이의 중복을 피하기 위해 접두사 바이트를 다르게 사용했다. 개정된 명령어 집합은 더 이상 오해의 소지가 있다는 비판을 받은 SSE5라는 이름을 사용하지 않지만, 새로운 개정판의 대부분의 명령어는 원래 SSE5 사양과 기능적으로 동일하며, 단지 명령어가 코딩되는 방식만 다르다. AMD 명령어 집합에 대한 계획된 추가 사항은 세 가지 하위 집합으로 구성된다. #XOP: 정수 벡터 곱셈-누산 명령어, 정수 벡터 수평 덧셈, 정수 벡터 비교, 시프트 및 회전 명령어, 바이트 순열 및 조건부 이동 명령어, 부동 소수점 분수 추출. #FMA4: 부동 소수점 벡터 곱셈-누산. #F16C: 반정밀도 부동 소수점 변환. XOP와 FMA4는 젠 마이크로아키텍처를 사용하는 최신 AMD 프로세서에서는 제거되었다.quote=But with Zen being a clean-sheet design, there are some instruction set extensions found in Bulldozer processors not found in Zen/znver1. Those no longer present include FMA4 and XOP.
AMD 터보 코어

ports = **AMD 터보 코어**(AMD Turbo Core, **AMD 코어 퍼포먼스 부스트 (CPB)**라고도 함)는 AMD가 구현한 동적 주파수 스케일링 기술로, 특정 버전의 프로세서에서 프로세서의 작동 주파수를 동적으로 조정하고 제어하여 필요할 때 성능을 향상시키면서 정상 작동 시 낮은 전력 및 열 매개변수를 유지한다.accessdate=12 September 2015 AMD 터보 코어 기술은 AMD K10 마이크로아키텍처를 기반으로 하는 페넘 II X6 마이크로프로세서부터 구현되었다.accessdate=25 June 2017 AMD 터보 코어는 일부 AMD A-시리즈 가속 처리 장치에서 사용할 수 있다.accessdate=12 September 2015 AMD 터보 코어는 성능 향상을 위해 사용되는 또 다른 동적 프로세서 주파수 조정 기술인 인텔 터보 부스트와 유사하며, 전력 소비를 줄이고(배터리 수명 절약), 발열을 줄이고, 소음을 줄이기 위해 노트북 프로세서의 작동 주파수를 동적으로 조정하는 데 사용되는 AMD 파워나우!와도 유사하다. AMD 파워나우!는 프로세서 주파수를 줄이는 데 사용되는 반면, AMD 터보 코어는 프로세서 주파수를 늘리는 데 사용된다.
# 배경
프로세서의 클럭 속도를 결정하기 위해 프로세서는 스트레스 테스트를 거쳐 최대 허용 전력량에 도달하기 전에 프로세서가 실행할 수 있는 최대 속도를 결정하는데, 이를 열 설계 전력 또는 TDP라고 한다. 고객들이 프로세서가 정격 TDP를 거의 소모하지 않는다고 불평했으며, 이는 대부분의 소비자들이 최대 스트레스 테스트 중에 소모되는 전력에 근접하지 못했음을 의미한다고 보고되었다.date=31 January 2011 이러한 문제를 해결하기 위해 평균 CPU 전력(ACP)이라는 매개변수가 사용된다. ACP는 일반적인 사용 시 예상되는 평균 전력을 정의하는 반면, TDP는 최대 소모 전력을 나타낸다. 전력 소모는 열 한계를 고려하고 CPU 전력 손실을 결정할 때 중요한 요소이다. AMD 터보 코어 및 유사한 동적 프로세서 주파수 조정 기술은 평균 전력 소모가 최대 설계 한계보다 낮다는 점을 활용하여 설계 한계를 초과하지 않고도 짧은 시간 동안 주파수(및 이에 수반되는 전력 및 발열)를 높일 수 있다.
# 특징
AMD 터보 코어의 장점은 다음과 같다: * 모든 코어가 활성화된 상태에서 최대 900MHz의 추가 클럭 속도를 사용할 수 있으며, 이는 모든 코어가 동시에 부스트될 수 있음을 의미한다. * 활성 코어 수가 적을수록 전력을 덜 필요로 하고 열을 덜 발생시키므로, 코어 절반이 활성화된 상태에서 훨씬 더 높은 부스트 상태를 잠재적으로 사용할 수 있다. * 온도가 아닌 전력 소모에 의해 제어되므로 따뜻한 환경에서도 동일한 성능 향상을 사용할 수 있어 최대 주파수가 작업 부하에 따라 달라진다. 라이젠 프로세서와 함께 AMD는 추가 자동 오버클럭 기능을 도입했다:url-status= * 프리시전 부스트(Precision Boost)는 냉각 및 전원 공급 장치에 의해 제약되는 한 순간마다 프로세서를 허용된 최고 주파수에서 실행하려고 시도한다. 주파수는 25MHz 단위로 변경된다. * 익스텐디드 프리퀀시 레인지(Extended Frequency Range)는 더 나은 냉각 시스템을 갖춘 시스템에서 기본 부스트 범위를 잠금 해제한다.
# AMD 터보 코어를 지원하는 프로세서
* 옵테론 * AMD FX * AMD APU * AMD 라이젠 * AMD EPYC * 일부 페넘 II CPU
터보 버튼

터보 버튼을 포함한 케이스 버튼 MHz 단위 CPU 클럭 속도를 보여주는 LED 디스플레이. 터보 버튼은 세그먼트 디스플레이 아래의 작은 버튼이며, 위의 황색 불빛은 터보 버튼 상태의 보조 표시기이다.]] IBM PC 호환기종 컴퓨터에서 **터보 버튼**(Turbo button)은 두 가지 실행 상태 중 하나를 선택한다. 기본 "터보" 속도 또는 인텔 8086 CPU에 가까운 감소된 속도이다. 이 버튼은 1980년대 중반부터 1990년대 중반까지 인텔 80286,20-MHz 286 PCs, PC Magazine, June 27, 1989 80386 및 80486 프로세서를 사용하는 컴퓨터에서 비교적 흔했다.Turbo button, Computer Hope, 10-17-2017 이 이름은 엔진의 출력과 효율성을 높이는 장치인 터보차저에서 영감을 받았다. "터보" 버튼을 누르면 컴퓨터가 설계된 최고 속도로 실행되도록 의도되었다.website=datasheetarchive.com
# 목적
IBM PC에 사용된 원래 4.77 MHz 인텔 8088보다 빠르게 실행되는 CPU가 도입되면서, CPU 주파수에 의존하는 프로그램들은 의도보다 빠르게 실행되었다. 특히 게임은 빨라진 게임 이벤트에 반응할 시간이 줄어들어 플레이하기 어려워지는 경우가 많았다. 이러한 호환성을 회복하기 위해 "터보" 버튼이 추가되었다. 터보 모드를 비활성화하면 시스템 속도가 원래의 8086/8088 칩과 호환되는 상태로 느려진다.
# 전환
대부분의 시스템에서 터보 모드는 버튼이 눌러진 상태였지만, 버튼을 양방향으로 연결할 수 있었기 때문에 일부 시스템에서는 반대였다. 터보 버튼은 시스템 케이스의 터보 LED 또는 두 자리 세그먼트 디스플레이에 연결될 수 있었지만, 일부 경우에는 표시된 주파수(MHz 단위)가 실제 프로세서 클럭의 측정이 아니라 메인보드의 점퍼로 설정된 두 가지 "빠른" 및 "느린" 디스플레이 옵션이었다. 일부 시스템은 팩커드 벨 486ES 3x3 (4x4 및 MT 모델은 전용 터보 버튼이 있었음)처럼 터보 모드를 켜고 끄기 위한 Ctrl-Alt-+ 및 Ctrl-Alt-- 키 조합도 지원했다. 터보 버튼이 있거나 없는 모든 486ES 모델에서 전원 표시등은 일반("터보") 모드에서는 녹색을, 느린 모드에서는 주황색을 나타냈다.Packard Bell 486ES Personal Computer User’s Manual, pp. 4-1 to 4-3 ITT Xtra는 Ctrl-Alt-?를 사용하여 전환했다. 일부 키보드에는 오른쪽 Shift 근처에 터보 버튼도 있었다. 컴퓨터 케이스에 흔히 있던 터보 버튼과 달리 키보드의 터보 버튼은 CPU의 클럭 속도를 제어하지 않았다. 대신 키보드 반복 속도를 제어했다.quote=When you press the Turbo button simultaneously with one of the first seven Function keys, you can increase or decrease the speed of repeated keys.
# 터보 디스플레이
터보 디스플레이는 CPU의 현재 주파수(MHz) 속도를 표시하는 데 사용되며, 일반적으로 두 자리 또는 세 자리 디지털 LED 디스플레이로 이루어진다. 표시되는 속도는 CPU 주파수와 컴퓨터 설정에 따라 달라질 수 있지만, CPU의 주파수를 측정하는 것이 아니라 터보가 켜지거나 꺼졌을 때 미리 설정된 숫자를 표시하며, 이 숫자들은 디스플레이 뒷면에 있는 두(또는 세) 개의 점퍼 뱅크로 변경할 수 있는데, 각 뱅크는 각 자리를 변경하며, 그 목적은 디스플레이의 LED를 전원에 연결(또는 분리)하는 것이다. 뱅크의 배치는 다를 수 있다.
# 사용
이 기능은 286에서 486 CPU를 실행하는 시스템에서 비교적 흔했으며,archive-date=2001-04-17 펜티엄 시대 컴퓨터에서는 덜 흔했다. 대부분의 시스템에 두 자리 디스플레이만 있었기 때문에 CPU 속도가 100 MHz에 도달하면서 주파수 디스플레이는 대부분 사라지거나 "HI"/"LO", "99"를 표시하도록 재프로그래밍되거나 세 자리 디스플레이로 대체되었다. 새로운 컴퓨터가 계속해서 빨라지고 다양한 속도를 지원함에 따라 소프트웨어가 특정 CPU 속도에 의존하는 것은 불가능해졌다. 소프트웨어가 다른 타이밍 방법에 의존하기 시작하면서 터보 기능은 새로운 프로그램에 거의 무관해졌다.archive-date=2001-07-12type=advertisement 1988 game advertising automatic compensation for CPU speed.
# 소프트웨어 구현
현대 컴퓨터에서 실제 하드웨어 터보 버튼의 구현은 사라졌지만, 소프트웨어 개발자들은 소프트웨어 대체품으로 이를 보완했다. 한 예로 조절 가능한 에뮬레이션 속도를 제공하는 도스박스가 있다. ACPI 전원 관리를 지원하는 최신 PC는 ACPI 성능 상태 또는 기타 CPU 스로틀링 모드를 전환하기 위한 소프트웨어 제어를 제공할 수 있다. 이는 호환성보다는 절전 또는 CPU 과열 방지를 위해 사용되는데, 현대 응용 프로그램은 타이밍을 위해 CPU 클럭 대신 실시간 시계를 사용하기 때문이다.
# 반대 방향 버튼 동작
일부 컴퓨터는 터보 버튼이 눌러지면 컴퓨터가 더 느린 속도로 실행되도록 연결되었다. 터보 버튼을 이런 식으로 구성할 수 있지만, 이는 버튼의 의도된 사용 방식이 아니다. 버튼이 눌러졌을 때 컴퓨터가 최고 속도로 실행되도록 의도되었기 때문이다. 이로 인해 레트로 컴퓨터 포럼과 커뮤니티에서 버튼의 목적과 명칭에 대한 많은 혼란과 오해가 발생했다. 이 문제는 디스플레이 또는 컴퓨터의 메인보드에서 와이어를 올바른 방식으로 다시 연결하여 해결할 수 있다. 터보 LED가 켜져 있으면 스위치가 어떻게 연결되었든 항상 CPU가 최고 속도로 실행되고 있음을 의미한다.url=http://toastytech.com/manuals/Magitronic%20B233%20Manual.pdfurl=https://theretroweb.com/motherboard/manual/octek-fox-iii-286-12-16-20-mhz-versions-61b0798775c75130339205.pdfurl=https://minuszerodegrees.net/manuals/Gemlight/GMB-486SG%20486%20VLB%20Motherboard%20-%20User's%20Manual%20-%20Edition%206.03.pdf
커먼 플래시 메모리 인터페이스

**커먼 플래시 메모리 인터페이스**(Common Flash Memory Interface, **CFI**)는 AMD, 인텔, 샤프, 후지쯔가 공동으로 개발한 공개 표준이다. 모든 플래시 메모리 공급업체에서 구현할 수 있으며, JEDEC의 비휘발성 메모리 소위원회에서 승인했다.date=September 2003date=29 April 2006 이 사양의 목표는 서로 다른 공급업체에서 제공하는 플래시 메모리 장치의 호환성이다. 개발자는 플래시 칩에서 식별 정보를 읽어 다양한 플래시 제품에 하나의 드라이버를 사용할 수 있다. 각 플래시 메모리 장치에는 메모리 크기, 바이트 및 워드 구성, 블록 구성, 전압 및 타이밍 데이터와 같은 정보가 포함된다. 이 사양은 여러 가지 이점을 제공한다. 플래시 장치에 대한 정보는 시스템 소프트웨어 내 테이블에 거의 또는 전혀 저장될 필요가 없다. 더 저렴한 플래시 메모리 장치를 사용할 수 있게 되면 시스템 소프트웨어를 다시 작성할 필요 없이 사용할 수 있다. 현재 소프트웨어 시스템을 이전보다 더 쉽고 빠르게 적용할 수 있다. CFI 지원은 FreeBSD에 구현되어 있다.website=FreeBSD Manual Pages
CFI

**CFI**는 아래 뜻을 함의한다. * 컬러 피델리티 인덱스(Color Fidelity Index): CIE가 개발한 컬러 렌더링 측정 방식 * 캐노니컬 포맷 인디케이터(Canonical Format Indicator, 현재의 드롭 일리저블 인디케이터, Drop eligible indicator): 네트워크 표준 IEEE 802.1Q의 요소 * 커먼 플래시 메모리 인터페이스(Common Flash Memory Interface) 동음이의
AMD 플랫폼 시큐리티 프로세서

UEFI 구성 화면의 AMD 플랫폼 시큐리티 프로세서 설정. **AMD 플랫폼 시큐리티 프로세서**(AMD Platform Security Processor, **PSP**), 공식 명칭 **AMD 시큐어 테크놀로지**는 AMD 마이크로프로세서에 약 2013년부터 통합된 신뢰 실행 환경 서브시스템이다. AMD 개발자 가이드에 따르면, 이 서브시스템은 "보안 환경을 생성, 모니터링 및 유지 관리하는 역할"을 하며, "그 기능에는 부팅 프로세스 관리, 다양한 보안 관련 메커니즘 초기화, 의심스러운 활동이나 이벤트에 대한 시스템 모니터링 및 적절한 대응 구현이 포함된다"고 명시되어 있다. 비평가들은 이것이 백도어로 사용될 수 있고 보안 문제의 소지가 있다고 우려한다. AMD는 PSP에서 실행되는 코드를 오픈 소스로 공개하라는 요청을 거부했다.
# 상세 정보
PSP 자체는 TrustZone 확장이 적용된 ARM 코어(ARM Cortex-A5)로, 메인 CPU 다이에 코프로세서로 삽입된다. PSP는 온칩 펌웨어를 포함하며, 이는 SPI ROM을 검증하고 오프칩 펌웨어를 로드하는 역할을 한다. 2019년, 베를린 기반의 보안 그룹은 일반적인 UEFI 이미지 파일(운영 체제를 부팅하는 코드)에서 오프칩 펌웨어를 발견했는데, 이는 쉽게 분석될 수 있다는 것을 의미했다. 몇몇 직접 작성한 파이썬 기반 도구를 사용하여, 그들은 SPI ROM의 오프칩 펌웨어가 전체 마이크로 운영 체제와 유사한 애플리케이션을 포함하고 있음을 발견했다.url-status=deadwebsite=유튜브 레노버 씽크패드 A285 노트북의 마더보드 플래시 칩(UEFI 펌웨어 저장)을 조사한 결과, PSP 코어 자체(장치로서)가 메인 CPU보다 먼저 실행되며, 펌웨어 부트스트랩 프로세스가 기본 UEFI가 로드되기 직전에 시작된다는 것이 밝혀졌다. 그들은 펌웨어가 사용자 애플리케이션이 실행되는 동일한 시스템 메모리 공간에서 실행되며, MMIO를 포함하여 해당 공간에 대한 무제한 접근 권한을 가지고 있어 데이터 안전성에 대한 우려를 제기한다는 것을 발견했다. PSP는 x86 코어의 실행 여부를 결정하는 칩이기 때문에 하드웨어 다운코어링을 구현하는 데 사용되며, 시스템의 특정 코어는 제조 과정에서 영구적으로 접근할 수 없도록 만들 수 있다. 또한 PSP는 RDRAND 명령을 위한 무작위 숫자 생성기를 제공하며 TPM 서비스를 제공한다.
# 부팅 과정
PSP는 부팅 과정의 필수적인 부분이며, PSP 없이는 x86 코어가 활성화되지 않는다. ; 온칩 단계: PSP 칩에 직접 위치한 펌웨어는 ARM CPU를 설정하고, SPI ROM의 무결성을 검증하며, 다양한 데이터 구조를 사용하여 SPI ROM에서 오프칩 펌웨어(AGESA)를 찾아 내부 PSP 메모리로 복사한다. ; 오프칩 단계: 로드된 오프칩 모듈은 DRAM을 초기화하고 플랫폼 초기화를 수행한다. 이전 데이터 구조를 사용하여 오프칩 펌웨어는 SPI ROM 내에서 UEFI 펌웨어를 찾아 DRAM으로 복사하며, 추가 검증 단계를 수행할 수 있고 시스템이 안전하다고 판단되면 x86 코어를 리셋 상태에서 해제하여 UEFI 펌웨어를 시작한다.
# 보고된 취약점
2017년 9월, 구글 보안 연구원 크피르 코헨(Cfir Cohen)은 공격자가 암호, 인증서 및 기타 민감한 정보에 접근할 수 있게 하는 PSP 서브시스템의 취약점을 AMD에 보고했으며; 2017년 12월에 벤더들에게 패치가 제공될 것이라는 소문이 돌았다. 2018년 3월, 이스라엘의 IT 보안 회사는 AMD의 젠 아키텍처 CPU(EPYC, 라이젠, 라이젠 프로, 라이젠 모바일)에 있는 PSP와 관련된 몇 가지 심각한 결함을 보고했는데, 이는 악성 소프트웨어가 실행되어 민감한 정보에 접근할 수 있게 할 수 있다고 주장되었다. AMD는 이러한 결함을 처리하기 위한 펌웨어 업데이트를 발표했다. CTS 랩스(CTS Labs)가 주장한 높은 위험성은 일축되었지만, 독립적인 보안 전문가들이 공개된 내용을 검토한 결과 기술적인 관점에서 그 유효성은 인정되었고, 이는 해당 결함이 시장 조작을 목적으로 공개되었다는 주장을 낳았다.url-status=deadwebsite=Seeking Alpha
ARM Cortex-A5

successor = **ARM Cortex-A5**는 2009년에 발표된 ARM 홀딩스가 라이선스하는 32비트 프로세서 코어로 ARMv7-A 아키텍처를 구현한다.
# 개요
ARMv7-A 코어 비교 Cortex-A5는 저가 장치에 사용되는 ARM9 및 ARM11 코어를 대체하기 위한 것이다.access-date=2012-10-18 Cortex-A5는 VFPv4 및 NEON 고급 SIMD와 같은 인터넷 애플리케이션에 중점을 둔 ARMv7 아키텍처의 기능을 제공한다.date=February 2015 Cortex-A5 코어의 주요 기능은 다음과 같다: * 단일 명령, 순차적 마이크로아키텍처(8단계 파이프라인 포함) * NEON SIMD 명령어 집합 확장 (선택 사항) * VFPv4 부동소수점 장치 (선택 사항) * Thumb-2 명령어 집합 인코딩 * Jazelle RCT * 1.57 DMIPS / MHz
# 칩
다음과 같은 여러 시스템 온 칩 (SoC)이 Cortex-A5 코어를 구현했다: * Actions Semiconductor ATM7029 (gs702a)는 쿼드 코어 Cortex-A5 구성이다. * AMD APU에는 보안 공동 프로세서로 Cortex-A5가 포함된다.access-date=2012-10-17 * 암로직 S805, M805 및 A111 * 아날로그 디바이스 ADSP-SC57x, ADSP-SC58x 시리즈 ARM Cortex-A5 + SHARC+ 멀티코어 DSP * 아트멜 SAMA5Dxx * 프리스케일 Vybrid Series * NTC 모듈 1879VM8Ya (펜타 코어 Cortex-A5, 최대 800 MHz) * 퀄컴 스냅드래곤 S1 MSM7x25A / MSM7x27A (최대 1.0GHz + 아드레노 200) * 퀄컴 스냅드래곤 S4 플레이 * 삼성 삼성 엑시노스 7420 (오디오 DSP로서의 Cortex-A5)access-date=2015-06-15 * Spreadtrum SC8810 (단일 코어 A5 1 GHz + Mali400 GPU) * AMD의 모든 젠 마이크로아키텍처 이후의 AMD CPU는 플랫폼 보안 프로세서로 Cortex-A5를 포함한다.quote = The Cortex used inside the AMD CPU is a Cortex A5
스콜피언 (프로세서)

successor = Krait **스콜피언**(Scorpion)은 퀄컴이 스냅드래곤 모바일 SoC에 사용하기 위해 설계한 중앙 처리 장치 (CPU) 코어이다. 2008년에 출시되었다. 사내에서 설계되었지만, ARM Cortex-A8 및 Cortex-A9 CPU 코어와 많은 아키텍처적 유사성을 가지고 있다.
# 개요
* 2방향 디코드, 3방향 비순차적 투기적 발행 슈퍼스칼라 실행을 갖춘 10/12단 정수 파이프라인archive-date=2017-04-26 * 파이프라인 VFPv3url-status= 및 128비트 폭 NEON (SIMD) * 3개의 실행 포트 * 32 KB + 32 KB L1 캐시 * 256 KB (단일 코어) 또는 512 KB (듀얼 코어) L2 캐시 * 단일 또는 듀얼 코어 구성 * 2.1 DMIPS/MHz * 65/45/28 nm 공정
오두베르

**오두베르**는 다음을 가리킨다. * 다니엘 오두베르 키로스(Daniel Oduber Quirós, 1921~1991) - 코스타리카의 정치인. * Marjorie Elliott Sypher(Marjorie Elliott de Oduber, 1925~2015) - 코스타리카의 음악가. 다니엘 오두베르 키로스의 부인. * label=다니엘 오두베르 키로스 공항 - 코스타리카의 공항.
후지쯔 A64FX

애슬론 64 FX predecessor = SPARC64 V **후지쯔 A64FX**(Fujitsu A64FX)는 후지쯔가 설계한 64비트 ARM 아키텍처 마이크로프로세서이다. 이 프로세서는 후지쯔의 슈퍼컴퓨터 애플리케이션용 프로세서로서 SPARC64 V를 대체한다. 이 프로세서는 후가쿠 슈퍼컴퓨터에 전력을 공급하는데, 후가쿠는 2020년 6월부터 TOP500에서 세계에서 가장 빠른 슈퍼컴퓨터로 순위를 매겼다가 2022년 6월 프론티어에 이어 2위로 떨어졌다.website=www.top500.orgurl-status=dead
# 디자인
후지쯔는 ARM과 협력하여 이 프로세서를 개발했는데, 512비트 벡터 구현과 함께 ARMv8.2-A 스케일러블 벡터 확장(Scalable Vector Extension) SIMD 명령어 집합을 사용하는 최초의 프로세서이다. 이 프로세서는 "접두사 명령을 사용한 4-피연산자 FMA"를 가지고 있는데, 즉 MOVPRFX 명령 다음에 3-피연산자 FMA 연산이 뒤따르며 (ARM은 일반적으로 RISC와 마찬가지로 3-피연산자 머신으로, 4개의 피연산자를 위한 공간이 없다), 이는 파이프라인에서 단일 연산으로 묶인다. 프로세서에 대해 설계자는 "(D|S|H)GEMM 및 INT16/8 스칼라곱에서 >90% 실행 효율성"을 주장한다. 이 프로세서는 초당 1TB의 대역폭을 가진 32기가바이트의 HBM2 메모리를 사용한다. 이 프로세서에는 가속기(예: GPGPU 및 FPGA)에 연결하기 위한 16개의 PCI 익스프레스 3세대 레인이 포함되어 있다. 이 프로세서는 또한 클러스터에서 여러 노드를 연결하기 위해 20개의 고속 28Gbit/s 레인으로 구현된 10개의 포트가 있는 TofuD 패브릭 컨트롤러를 통합한다. 보고된 트랜지스터 수는 약 88억 개이다. 각 A64FX 프로세서는 4개의 NUMA 노드를 가지며, 각 NUMA 노드는 12개의 컴퓨팅 코어를 가지고 있어 프로세서당 총 48개의 코어를 제공한다. 각 NUMA 노드에는 자체 레벨 2 캐시, HBM2 메모리 및 비계산 목적으로 사용되는 보조 코어가 있다. 후지쯔는 보조 코어를 줄인 낮은 사양의 기계를 생산할 계획이다. 신뢰성, 가용성, 편리성(RAS) 기능이 주장되는데, 즉 총 약 128,400개의 오류 검사기가 있다. 2020년 6월, 이 프로세서를 사용하는 후가쿠 슈퍼컴퓨터는 442페타플롭스를 달성하고 세계에서 가장 빠른 슈퍼컴퓨터가 되었다.
# 구현
후지쯔는 후가쿠를 위해 A64FX를 설계했다. 후가쿠는 TOP500 순위에서 세계에서 가장 빠른 슈퍼컴퓨터의 자리를 차지했다.website=www.top500.org 후지쯔는 A64FX 프로세서가 장착된 소형 기계를 판매할 계획이다. 아난드테크는 2020년 6월에 두 개의 A64FX 노드를 포함하는 PRIMEHPC FX700 서버의 비용이 4155330 엔(약 39000 달러)이라고 보도했다. 크레이는 A64FX를 사용하는 슈퍼컴퓨터를 개발 중이다. 영국의 브리스틀 대학교와 영국 기상청이 이끄는 컨소시엄을 위해 후지쯔 프로세서를 사용하여 Isambard 2 슈퍼컴퓨터가 구축되고 있다. 이는 또 다른 ARM 아키텍처 마이크로프로세서인 마블 ThunderX2로 구축된 이삼바드 슈퍼컴퓨터의 업그레이드이다. Ookami는 스토니브룩 대학교와 버펄로 대학교가 운영하는 NSF 지원의 오픈 테스트베드 시스템으로, 연구원들에게 A64FX 프로세서에 대한 접근을 제공한다.
ARM Cortex-A725

successor= **ARM Cortex-A725**는 Arm이 2024년에 공개한 CPU 코어 모델이다.title=Arm Unveils 2024 CPU Core Designs, Cortex X925, A725 and A520: Arm v9.2 Redefined for 3nm ARM Cortex-A720의 후속작이다. Cortex-A700 CPU 코어 시리즈는 균형 잡힌 성능과 효율성에 중점을 두며, 이 CPU 코어는 고성능 ARM Cortex-X925 또는 고효율 ARM Cortex-A520와 같은 계열의 다른 코어와 CPU 클러스터로 묶일 수 있다. 이것은 "빅" 코어 또는 "리틀" 코어로 사용될 수 있다.website=developer.arm.comdate=29 May 2024
# ARM Cortex-A720과의 아키텍처 변경 사항
출처: * 효율성 25% 향상 * 최대 성능 12% 향상 * L3 캐시 트래픽 20% 향상 * L2 캐시 크기 두 배 증가 * DSU-120 개선
# 사용
* 미디어텍 디멘시티 8400title=MediaTek Dimensity 8400
오뒤버르

**오뒤버르**(Oduber)는 네덜란드어 이름으로, 다음 사람을 가리킨다. * Nelson Oduber(Nelson Oduber, 1947~) - 아루바의 정치인. * Dangui Oduber(Dangui Oduber, 1978~) - 아루바의 정치인. * Randolph Oduber(Randolph Oduber, 1989~) - 아루바의 야구 선수. * Ryan Oduber(Ryan Oduber, 1997~) - 아루바의 야구 선수.
ARM Cortex-A720

successor=ARM Cortex-A725 **ARM Cortex-A720**은 Arm이 2023년에 공개한 CPU 코어 모델이다.website=developer.arm.comlanguage=enlanguage=en-US 이 CPU 코어는 ARM Cortex-A715의 후속작이다.language=en-US Cortex-A700 CPU 코어 시리즈는 균형 잡힌 성능과 효율성에 중점을 두며, 이 CPU 코어는 고성능 ARM Cortex-X4 또는/및 고효율 ARM Cortex-A520과 같은 동종 코어와 CPU 클러스터에서 짝을 이룰 수 있다.language=en 또한 "빅" 코어 또는 "리틀" 코어로 사용될 수 있다.website=www.anandtech.com
# ARM Cortex-A715와 비교한 아키텍처 변경점
* ARMv9.2로 업데이트 * Cortex-A715 대비 15%의 최대 성능 향상 * 10% 성능 향상으로 Cortex-A78과 동일한 크기까지 축소 가능 * Cortex-A78 대비 면적 비용 없는 면적 최적화 구성 * L2 캐시 히트 대기 시간 9사이클로 감소 (10사이클에서) * 예측 실패 대기 시간 11사이클로 감소 (12사이클에서) * L2 대역폭 2배 증가 * DSU-120 ** 최대 14코어 (12코어에서 증가) ** 최대 32 MiB의 공유 L3 캐시 (16 MiB에서 증가)
# 아키텍처 비교
:;"빅" 코어 {| class="wikitable sortable" cellpadding="" |- ! μArch ! Cortex-A77 ! Cortex-A78 ! Cortex-A710 ! Cortex-A715 ! Cortex-A720 ! Cortex-A725 |- ! 코드네임 | Deimos | Hercules | Matterhorn | Makalu | Hunter | Chaberton |- ! 최대 클럭 속도 | 2.6 GHz | colspan="4" | ~3.0 GHz | - |- ! 아키텍처 | colspan="2" | ARMv8.2-A | colspan="2" | ARMv9.0-A | colspan="2" | ARMv9.2-A |- ! AArch | - | colspan="2" | 32비트 및 64비트 | colspan="3" | 64비트 |- ! 최대 비행 명령 | 160 | 160 | ? | 192+language=en-US | - | - |- ! L0 (Mops 항목) | - | colspan="2" | 1536website=www.anandtech.com | colspan="2" | 0website=developer.arm.com | - |- ! **L1 (I + D)** (KiB) | 64 + 64 KiB | colspan="4" | 32/64 + 32/64 KiB | 64 + 64 KiB |- ! L2 캐시 (KiB) | 256–512 KiB | colspan="4" | 128–512 KiB | 0.25–1 MiBdate=2024-05-29 |- ! L3 캐시 (MiB) | 0–4 MiB | 0–8 MiB | colspan="2" | 0–16 MiB | colspan="2" | 0–32 MiBdate=2023-05-28 |- ! 디코드 폭 | colspan="3" | 4-way | colspan="3" | 5-way |- ! 디스패치 | colspan="2" | 6 Mops/cycle | colspan="2" | 5 Mops/cyclelanguage=en | ? | - |- |}
# 활용
* 구글 • 텐서 G4 * 미디어텍 • 디멘시티 9300(+) * 퀄컴 • 스냅드래곤 6세대 4 • 스냅드래곤 7s/7+ 3세대 • 스냅드래곤 8(s) 3세대 * 삼성 • 엑시노스 1580 • 엑시노스 2400
ARM Cortex-A715

successor = ARM Cortex-A720 **ARM Cortex-A715**는 2세대 ARMv9 "빅" Cortex CPU이다.language=en 전작인 Cortex-A710에 비해 Cortex-A715 CPU는 전력 효율이 20% 증가하고 성능이 5% 향상된 것으로 알려져 있다. Cortex-A715는 이전 세대 Cortex-X1 CPU와 비슷한 성능을 보인다.language=enwebsite=developer.arm.com A715부터 시작되는 이 세대의 칩은 네이티브 32비트 지원을 중단한다.language=en-us 이는 ARM의 Cortex-X3, Cortex-A510, Arm Immortalis-G715 및 CoreLink CI-700/NI-700과 함께 ARM의 Total Compute Solutions 2022 (TCS22)의 일부를 구성한다.language=en
# ARM Cortex-A710과 비교한 아키텍처 변화
프로세서는 다음 변경 사항을 구현한다.language=en-US * 디코드 너비: 5 (4에서 증가) * 마이크로-옵 (MOP) 캐시 제거 (이전 1.5k 항목)
# 사용
* 미디어텍 • 디멘시티 8300 • 디멘시티 9200date=2022-11-08 * 퀄컴 • 스냅드래곤 8 2세대location=Hawaii * 구글 • 텐서 G3language=en
# 아키텍처 비교
:;"빅" 코어 {| class="wikitable sortable" cellpadding="" |- ! μ아키텍처 ! Cortex-A77 ! Cortex-A78 ! Cortex-A710 ! Cortex-A715 ! Cortex-A720 ! Cortex-A725 |- ! 코드명 | Deimos | Hercules | Matterhorn | Makalu | Hunter | Chaberton |- ! 최대 클록 속도 | 2.6 GHz | colspan="4" | ~3.0 GHz | - |- ! 아키텍처 | colspan="2" | ARMv8.2-A | colspan="2" | ARMv9.0-A | colspan="2" | ARMv9.2-A |- ! AArch | - | colspan="2" | 32비트 및 64비트 | colspan="3" | 64비트 |- ! 최대 동시 | 160 | 160 | ? | 192+language=en-US | ? | - |- ! L0 (Mops 항목) | - | colspan="2" | 1536website=www.anandtech.com | colspan="2" | 0website=developer.arm.com | - |- ! **L1 (I + D)** (KiB) | 64 + 64 KiB | colspan="4" | 32/64 + 32/64 KiB | 64 + 64 KiB |- ! L2 캐시 (KiB) | 256–512 KiB | colspan="4" | 128–512 KiB | 0.25–1 MiBdate=2024-05-29 |- ! L3 캐시 (MiB) | 0–4 MiB | 0–8 MiB | colspan="2" | 0–16 MiB | colspan="2" | 0–32 MiBdate=2023-05-28 |- ! 디코드 너비 | colspan="3" | 4-way | colspan="3" | 5-way |- ! 디스패치 | colspan="2" | 6 Mops/cycle | colspan="2" | 5 Mops/cyclelanguage=en | ? | - |- |}
ARM Cortex-A710

successor = ARM Cortex-A715 **ARM Cortex-A710**은 ARM Cortex-A78의 후속작으로, 1세대 Armv9 "big" Cortex CPU이다. ARM Cortex-A510 "LITTLE" 효율 코어의 동반 코어이다. ARM Ltd.의 오스틴 센터에서 설계되었다.website=www.anandtech.com 이 코어는 Arm의 오스틴 코어 제품군의 네 번째이자 마지막 반복이다. 이는 Arm의 Cortex-X2, Cortex-A510, Mali-G710 및 CoreLink CI-700/NI-700과 함께 Arm의 Total Compute Solutions 2021 (TCS21)의 일부를 형성한다.language=en
# ARM Cortex-A78과의 아키텍처 변경점
이 프로세서는 다음과 같은 변경 사항을 구현한다. * 이름 변경 / 디스패치 너비: 5 (6에서 감소). * 10사이클 파이프라인 (11에서 감소). * ARM Cortex-A510과 함께 EL0 AArch32를 지원하는 단 두 개의 ARMv9 코어 중 하나이다. 개선점: * Cortex-A78보다 30% 더 전력 효율적이다. * Cortex-A78에 비해 성능이 10% 향상되었다.language=en * ML 성능이 2배 향상되었다.language=en
# 아키텍처 비교
:;"big" core {| class="wikitable sortable" cellpadding="" |- ! μArch ! Cortex-A77 ! Cortex-A78 ! Cortex-A710 ! Cortex-A715 ! Cortex-A720 ! Cortex-A725 |- ! 코드네임 | Deimos | Hercules | Matterhorn | Makalu | Hunter | Chaberton |- ! 최대 클럭 속도 | 2.6 GHz | colspan="4" | ~3.0 GHz | - |- ! 아키텍처 | colspan="2" | ARMv8.2-A | colspan="2" | ARMv9.0-A | colspan="2" | ARMv9.2-A |- ! AArch | - | colspan="2" | 32비트 및 64비트 | colspan="3" | 64비트 |- ! 최대 동시 명령어 | 160 | 160 | ? | 192+language=en-US | ? | - |- ! L0 (Mops 엔트리) | - | colspan="2" | 1536website=www.anandtech.com | colspan="2" | 0website=developer.arm.com | - |- ! **L1 (I + D)** (KiB) | 64 + 64 KiB | colspan="4" | 32/64 + 32/64 KiB | 64 + 64 KiB |- ! L2 캐시 (KiB) | 256–512 KiB | colspan="4" | 128–512 KiB | 0.25–1 MiBdate=2024-05-29 |- ! L3 캐시 (MiB) | 0–4 MiB | 0–8 MiB | colspan="2" | 0–16 MiB | colspan="2" | 0–32 MiBdate=2023-05-28 |- ! 디코딩 너비 | colspan="3" | 4-way | colspan="3" | 5-way |- ! 디스패치 | colspan="2" | 6 Mops/cycle | colspan="2" | 5 Mops/cyclelanguage=en | ? | - |- |}
# 사용
* 퀄컴 스냅드래곤 7 Gen 1access-date=2022-05-20, 스냅드래곤 7+ Gen 2access-date= 17 March 2023, 스냅드래곤 8/8+ Gen 1website=www.qualcomm.com * 미디어텍 디멘시티 9000/9000+website=www.mediatek.com * 삼성 엑시노스 2200access-date=2022-03-30
ARM Cortex-A520

successor=ARM Cortex-A530 **ARM Cortex-A520**는 Arm이 개발한 "리틀" CPU 코어 모델로language=en-US TCS23(총 컴퓨팅 솔루션)에서 공개되었으며, ARM Cortex-A510 CPU 코어의 후속 제품 역할을 한다language=en. Cortex-A5xx CPU 코어 시리즈는 일반적으로 고효율에 중점을 두며, 이 CPU 코어는 ARM Cortex-A720 또는/및 Cortex-X4와 같은 패밀리의 다른 CPU 코어와 CPU 클러스터로 짝을 이룰 수 있다.website=developer.arm.com
# 개선 사항
* Cortex-A510보다 8% 향상된 최고 성능website=www.anandtech.com * 64비트 응용 프로그램만 지원 * 최대 512 KiB의 전용 L2 캐시 (256 KiB에서 증가) * QARMA3 포인터 인증 (PAC) 알고리즘 지원 추가 * ARMv9.2로 업데이트language=en
# 아키텍처 비교
:;"리틀" 코어 {| class="wikitable sortable" cellpadding="" |- ! 코드명 | Apollo | Ananke | Klein | Hayes | Nevis |- !최고 클럭 속도 |2.3 GHz |2.1 GHz |2.0 GHz |2.0 GHz | - |- !아키텍처 |ARMv8.0-A |ARMv8.2-A |ARMv9.0-A |colspan="2" |ARMv9.2-A |- !**AArch** | colspan="3" |32비트 및 64비트 | colspan="2" |64비트 |- !분기 예측기
기록 (항목) |3072language=en-US | colspan="4" | - |- !최대 처리중 | colspan="5" |없음 (순차적) |- !L0 (Mops 항목) | colspan="5" |없음 |- !**L1-I + L1-D** |8/64+8/64 KiB |16/64+16/64 KiB | colspan="2" |32/64+32/64 KiB | - |- !L2 | colspan="2" |0–256 KiB | colspan="2" |0–512 KiB | - |- !L3 |없음 |0–4 MiB |0–16 MiB |0–32 MiB | - |- !디코드 폭 | colspan="2" |2 |3 |3 (2 ALU) | - |- !디스패치 | colspan="2" |8language=en | | | |- |}
ARM Cortex-A510

successor=ARM Cortex-A520 **ARM Cortex-A510**은 ARM Cortex-A55의 후속작이자 최초의 ARMv9 고효율 "LITTLE" CPU이다. ARM Cortex-A710 "big" 코어와 함께 사용된다. 이 CPU는 ARM 홀딩스의 케임브리지 설계 팀이 완전히 새로 설계한 64비트 CPU이다.website=www.anandtech.com
# 설계
Cortex-A510은 고효율에 중점을 둔 "LITTLE" CPU 코어로,language=en 이전 세대 대비 다음과 같은 개선 사항이 있다. * Cortex-A55가 2-와이드였던 것에 비해 3-와이드 인오더 설계이다.language=en * 3-와이드 페치 및 디코드 프론트엔드와 3-와이드 발행 및 백엔드 실행을 포함하며, 3개의 ALU를 포함한다.website=www.anandtech.com * Cortex-A55 대비 35% 성능 향상 * Cortex-A55 대비 20% 더 에너지 효율적 * 3배 ML 향상language=en ARM은 2022년 6월 28일 다른 CPU 코어들과 함께 Cortex-A510 CPU 코어의 업데이트를 발표했다. 이 업데이트는 전력 효율을 5% 향상시켰고, 8개 코어에서 최대 12개 코어로 확장성을 높였다.date=28 June 2022 또한, 업데이트된 버전은 32비트 지원으로 구성될 수 있었지만, 원래 버전은 64비트 전용이었다.date=18 April 2023
# 아키텍처 비교
:;"LITTLE" 코어 {| class="wikitable sortable" cellpadding="" |- ! 코드명 | Apollo | Ananke | Klein | Hayes | Nevis |- !최대 클럭 속도 |2.3 GHz |2.1 GHz |2.0 GHz |2.0 GHz | - |- !아키텍처 |ARMv8.0-A |ARMv8.2-A |ARMv9.0-A |colspan="2" |ARMv9.2-A |- !**AArch** | colspan="3" |32비트 및 64비트 | colspan="2" |64비트 |- !분기 예측기
기록 (항목) |3072language=en-US | colspan="4" | - |- !최대 처리 중 | colspan="5" |없음 (인오더) |- !L0 (Mops 항목) | colspan="5" |없음 |- !**L1-I + L1-D** |8/64+8/64 KiB |16/64+16/64 KiB | colspan="2" |32/64+32/64 KiB | - |- !L2 | colspan="2" |0–256 KiB | colspan="2" |0–512 KiB | - |- !L3 |없음 |0–4 MiB |0–16 MiB |0–32 MiB | - |- !디코드 폭 | colspan="2" |2 |3 |3 (2 ALU) | - |- !디스패치 | colspan="2" |8language=en | | | |- |}
# 활용
Cortex-A510 CPU 코어는 다음 SoC에 사용된다. ***퀄컴** • 스냅드래곤 8세대 1language=en • 스냅드래곤 8+세대 1language=en • 스냅드래곤 8세대 2language=en • 스냅드래곤 7세대 1language=en • 스냅드래곤 7+세대 2language=en ***미디어텍** • 디멘시티 9200+language=en • 디멘시티 9200language=en • 디멘시티 9000+language=en • 디멘시티 9000language=en • 디멘시티 8300 • 디멘시티 7200language=en ***삼성** • 엑시노스 2200language=en ***하이실리콘** • 기린 9000Slanguage=en * **구글** • 텐서 G3language=en
ARM Cortex-A78

successor = ARM Cortex-A710 **ARM Cortex-A78**은 ARMv8.2-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이며, ARM Ltd.의 오스틴 센터에서 설계되었다.language=en
# 디자인
ARM Cortex-A78은 ARM Cortex-A77의 후속작이다. 성능과 효율성을 모두 제공하기 위해 ARM Cortex-X1 및 ARM Cortex-A55 CPU와 DynamIQ 구성으로 페어링될 수 있다. 이 프로세서는 또한 이전 모델에 비해 50%의 에너지 절약을 주장한다. Cortex-A78은 1.5K 매크로-OP(MOPs) 캐시를 갖춘 4-wide 디코드 비순차 슈퍼스칼라 디자인이다. 사이클당 4개의 명령과 6개의 Mop를 페치하고, 6개의 Mop와 12개의 μop를 사이클당 리네임 및 디스패치할 수 있다. 비순차 윈도우 크기는 160개 항목이며 백엔드는 파이프라인 깊이 14단계, 실행 지연 시간 10단계로 13개의 실행 포트를 갖는다. 이 프로세서는 표준 Cortex-A 로드맵을 기반으로 구축되었으며 2.1 GHz (5 nm) 칩셋을 제공하여 다음과 같은 방식으로 이전 모델보다 향상되었다. * 7% 더 나은 성능 * 4% 더 낮은 전력 소비 * 5% 더 작아져 쿼드 코어 클러스터, 추가 GPU, NPU를 위한 면적 15% 증가 칩셋의 DynamIQ에 대한 동적 공유 장치(Dynamic Shared Unit)의 추가 지원으로 확장된 확장성도 제공된다. 64 KB L1 캐시 구성에서 더 작은 32 KB L1 캐시는 선택 사항이다. 이 작은 L1 메모리를 상쇄하기 위해 분기 예측기는 불규칙한 검색 패턴을 더 잘 커버하며 사이클당 두 개의 분기를 따를 수 있어 L1 캐시 미스를 줄이고 파이프라인 버블을 숨겨 코어를 잘 공급한다. 파이프라인은 A77에 비해 한 사이클 더 길어져 A78이 약 3 GHz의 클럭 주파수 목표를 달성하도록 보장한다. A78은 사이클당 6개 명령 디자인이다. ARM은 또한 실행 유닛에 두 번째 정수 곱셈 유닛과 추가 부하 주소 생성 유닛(AGU)을 도입하여 데이터 부하와 대역폭을 50% 증가시켰다. 칩셋의 다른 최적화에는 퓨즈드 명령title = Macro-Operation Fusion (MOP Fusion) - WikiChip과 명령 스케줄러, 레지스터 이름 변경 구조, 재정렬 버퍼(re-order buffer)의 효율성 개선이 포함된다. L2 캐시는 최대 512 KB까지 제공되며 성능을 극대화하기 위해 대역폭이 두 배로 늘어났고, 공유 L3 캐시는 최대 4 MB까지 제공되며 이전 세대보다 두 배 더 크다. 동적 공유 장치(DSU)는 또한 ARM Cortex-X1과 함께 8 MB 구성을 허용한다.website=www.anandtech.comlanguage=en-USlanguage=en-USlanguage=en
# 라이선싱
Cortex-A78은 SIP 코어로 라이선스 사용자에게 제공되며, 설계는 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 하나의 다이에 통합되어 시스템 온 칩(SoC)을 구성하는 데 적합하다.
# 사용
Cortex-A78은 2020년 11월과 12월에 각각 출시된 삼성 Exynos 2100 SoC에 처음 사용되었다.website=www.anandtech.comlanguage=en Snapdragon 888 SoC에 사용된 맞춤형 Kryo 680 Gold 코어는 Cortex-A78 마이크로아키텍처를 기반으로 한다.website=www.anandtech.comlanguage=en-US Cortex-A78은 MediaTek Dimensity 1200 및 8000 시리즈에도 사용된다. 이 장치는 또한 Nvidia의 BlueField-3 및 3X DPU와 2023년 8월에 출시된 HiSilicon Kirin 9000s에도 사용된다.
ARM Cortex-A77

successor = ARM Cortex-A78, ARM Cortex-X1 **ARM Cortex-A77**은 ARM 홀딩스의 오스틴 (텍사스주) 디자인 센터에서 설계한 ARMv8.2-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이다.access-date=2019-06-16 2019년에 출시된 ARM은 이전 모델인 A76에 비해 정수 및 부동 소수점 성능이 23% 및 35% 향상되었고 메모리 대역폭이 15% 더 높다고 주장했다.
# 디자인
Cortex-A77은 Cortex-A76의 후속 모델이다. Cortex-A77은 새로운 1.5K 매크로-OP(MOPs) 캐시를 갖춘 4-wide 디코드 비순차적 슈퍼스칼라 디자인이다. 사이클당 4개의 명령과 6개의 Mop을 가져올 수 있다. 그리고 사이클당 6개의 Mop과 13개의 μop을 이름 바꾸고 디스패치할 수 있다. 비순차적 윈도우 크기는 160개 항목으로 증가했다. 백엔드는 Cortex-A76보다 50% 증가한 12개의 실행 포트이다. 13단계의 파이프라인 깊이와 10단계의 실행 지연 시간을 갖는다.language=en-US 정수 클러스터에는 6개의 파이프라인이 있으며, 이는 Cortex-A76보다 2개의 정수 파이프라인이 추가된 것이다. Cortex-A76에서 변경된 사항 중 하나는 이슈 큐의 통합이다. 이전에는 각 파이프라인에 자체 이슈 큐가 있었다. Cortex-A77에는 이제 단일 통합 이슈 큐가 있어 효율성이 향상된다. Cortex-A77은 일반적으로 1사이클 단순 산술 연산과 일부 2사이클 복잡한 연산을 수행하는 새로운 네 번째 일반 산술 ALU를 추가했다. 총 3개의 단순 ALU가 산술 및 논리 데이터 처리 연산을 수행하며, 네 번째 포트는 복잡한 산술(예: MAC, DIV)을 지원한다. Cortex-A77은 또한 두 번째 분기 ALU를 추가하여 분기 처리량을 두 배로 늘렸다. 두 개의 ASIMD/FP 실행 파이프라인이 있다. 이는 Cortex-A76과 동일하다. 변경된 것은 이슈 큐이다. 정수 클러스터와 마찬가지로 ASIMD 클러스터는 이제 두 파이프라인에 대해 통합된 이슈 큐를 특징으로 하여 효율성을 향상시킨다. Cortex-A76과 마찬가지로 Cortex-A77의 ASIMD는 모두 128비트 너비로 2개의 배정밀도 연산, 4개의 단정밀도 연산, 8개의 반정밀도 연산 또는 16개의 8비트 정수 연산을 수행할 수 있다. 이러한 파이프라인은 확장이 지원되는 경우 암호화 명령도 실행할 수 있다(기본적으로 제공되지 않으며 Arm의 추가 라이센스가 필요하다). Cortex-A77은 암호화 연산의 처리량을 향상시키기 위해 두 번째 AES 단위를 추가했다.title=Arm Cortex-A77 더 큰 ROB, 최대 160개 항목(128개에서 증가), 새로운 L0 MOP 캐시 추가, 최대 1536개 항목.language=en 이 코어는 비특권 32비트 애플리케이션을 지원하지만, 특권 애플리케이션은 64비트 ARMv8-A ISA를 사용해야 한다. 또한 로드 획득(LDAPR) 명령(ARMv8.3-A), 점곱 명령(ARMv8.4-A), 및 PSTATE 투기적 저장 우회 안전(SSBS) 비트 명령(ARMv8.5-A)을 지원한다. Cortex-A77은 ARM의 DynamIQ 기술을 지원하며, Cortex-A55 전력 효율 코어와 함께 고성능 코어로 사용될 것으로 예상된다.
# ARM Cortex-A76와 비교한 아키텍처 변경 사항
* 프론트엔드language=en-USlanguage=en ** 분기 예측 *** 정확도 향상 *** 최대 64B 런어헤드 윈도우 (32B에서) *** L1 BRB 용량 증가, 최대 64개 항목 (16개 항목에서) *** BTB 용량 증가, 최대 8K개 항목 (6K개 항목에서) ** 향상된 프리페처 ** 새로운 L0 매크로-op 캐시 추가 ** 더 넓은 명령어 인출, 사이클당 최대 6개 명령 (사이클당 4개 명령에서) * 실행 엔진 ** 더 넓은 명령어 인출, 사이클당 최대 6개 명령 (사이클당 4개 명령에서) ** 더 큰 재정렬 버퍼, 최대 160개 항목 (128개 항목에서) ** 더 넓은 디스패치, 최대 10방향 (8방향에서) ** 더 넓은 이슈, 최대 12방향 (8방향에서) *** 실행 장치 **** 새로운 정수 ALU 장치 및 포트 **** 새로운 분기 장치 및 포트 **** 새로운 전용 저장 데이터 포트 **** 새로운 AES 장치 추가
# 라이선스
Cortex-A77은 라이선스 사용자에게 SIP 코어로 제공되며, 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 하나의 다이에 통합되어 시스템 온 칩(SoC)을 구성하는 데 적합하도록 설계되었다.
# 사용
삼성 엑시노스 980은 Cortex-A77 마이크로아키텍처를 사용한 최초의 SoC로 2019년 9월에 소개되었다.language=enlanguage=en 이후 2020년 5월에는 하위 모델인 엑시노스 880이 출시되었다.language=en 미디어텍 디멘시티 1000, 1000L 및 1000+ SoC 또한 Cortex-A77 마이크로아키텍처를 활용한다.url-status= 크라이오 585, 크라이오 570, 크라이오 560이라는 이름의 파생 모델은 각각 스냅드래곤 865, 스냅드래곤 750G, 스냅드래곤 690에 사용된다.language=enwebsite=www.qualcomm.comwebsite=Qualcommurl=https://www.qualcomm.com/products/snapdragon-690-mobile-platform 하이실리콘은 기린 9000 시리즈에서 두 가지 다른 주파수의 Cortex-A77을 사용한다.website=www.hisilicon.comlanguage=en 선행 모델(Cortex-A76)과 후속 모델(Cortex-A78) 모두 분할 잠금(Split-Lock) 기능을 갖춘 자동차 변형(Cortex-A76AE 및 Cortex-A78AE)이 있었지만, Cortex-A77은 그러한 변형이 없어 보안에 중요한 애플리케이션에는 사용되지 않았다.
ARM Cortex-A76

successor = ARM Cortex-A77 **ARM Cortex-A76**은 오스틴 설계 센터의 ARM 홀딩스가 설계한 ARMv8.2-A 64비트 명령어 집합을 구현한 중앙 처리 장치이다. ARM은 이전 세대의 Cortex-A75에 비해 정수 및 부동 소수점 성능이 각각 25% 및 35% 향상되었다고 밝혔다.date=31 May 2018
# 디자인
Cortex-A76은 ARM Cortex-A73 및 ARM Cortex-A75의 후속작이지만, 완전히 새로운 설계 기반이다. Cortex-A76 프론트엔드는 4-와이드 디코딩 비순차 슈퍼스칼라 디자인이다. 사이클당 4개의 명령어를 가져올 수 있다. 그리고 사이클당 4개의 Mop과 8개의 μop을 이름 변경하고 디스패치할 수 있다. 비순차 창 크기는 128개 항목이다. 백엔드는 13단계의 파이프라인 깊이와 11단계의 실행 지연 시간을 가진 8개의 실행 포트이다.language=en-US 이 코어는 비특권 32비트 애플리케이션을 지원하지만, 특권 애플리케이션은 64비트 ARMv8-A ISA를 사용해야 한다.date=31 May 2018 또한 Load acquire (LDAPR) 명령어(ARMv8.3-A), Dot Product 명령어(ARMv8.4-A), PSTATE Speculative Store Bypass Safe (SSBS) 비트 및 투기 방지(CSDB, SSBB, PSSBB) 명령어(ARMv8.5-A)를 지원한다.access-date=2019-06-15 메모리 대역폭은 A75 대비 90% 증가했다.date=31 May 2018date=31 May 2018 ARM에 따르면, A76은 A73의 두 배 성능을 제공할 것으로 예상되며 모바일 작업 외에도 목표로 한다. 성능은 윈도우 10 장치를 포함한 "노트북 클래스"를 목표로 하며,date=31 May 2018 인텔의 카비레이크와 경쟁한다.date=1 June 2018 Cortex-A76은 ARM의 DynamIQ 기술을 지원하며, Cortex-A55 전력 효율 코어와 함께 사용될 때 고성능 코어로 활용될 것으로 예상된다.
# 라이선싱
Cortex-A76은 라이선스 사용자에게 SIP 코어로 제공되며, 이 설계는 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 통합되어 단일 다이에 시스템 온 칩 (SoC)을 구성하는 데 적합하다.
# 사용
Cortex-A76은 하이실리콘 기린 980에 처음 사용되었다.website=www.anandtech.com ARM은 또한 퀄컴과 협력하여 Cortex-A76의 세미 커스텀 버전을 개발했는데, 이는 고급형 크라이오 495 (스냅드래곤 8cx)/크라이오 485 (스냅드래곤 855 및 855 플러스)에, 그리고 중급형 크라이오 460 (스냅드래곤 675) 및 크라이오 470 (스냅드래곤 730) CPU에도 사용되었다. 퀄컴이 수정한 내용 중 하나는 비순차 창 크기를 늘리기 위해 재정렬 버퍼를 늘린 것이다.access-date=2019-06-16 또한 엑시노스 990 및 엑시노스 오토 V9,language=en 미디어텍 헬리오 G90/G90T/G95/G99 및 디멘시티 800 및 디멘시티 820, 그리고 하이실리콘 기린 985 5G 및 기린 990 4G/990 5G/990E 5G에 사용된다.url-status=url-status=url-status= Cortex-A76은 스냅드래곤 855에서 빅 코어로 사용되었다. Cortex-A76은 인텔 Agilex D-시리즈 SoC FPGA 장치에서 빅 코어로 사용된다.access-date=2022-10-20 2020년, Cortex-A76은 록칩 RK3588 및 RK3588s에 사용되었다. 2023년 9월, 라즈베리 파이 5가 출시되었으며, 브로드컴 BCM2712 쿼드 코어 ARM Cortex-A76 프로세서를 탑재하고 클럭 속도는 2.4 GHz이다.access-date=2023-10-21
ARM Cortex-A75

successor = ARM Cortex-A76 **ARM Cortex-A75**는 ARM 홀딩스의 소피아앙티폴리스 디자인 센터에서 설계한 ARMv8.2-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이다. Cortex-A75는 3-와이드 디코딩 비순차적 슈퍼스칼라 파이프라인이다.accessdate=10 July 2017 Cortex-A75는 Cortex-A73의 후속작으로, 모바일 애플리케이션에서 A73 대비 20%의 성능 향상을 동일한 효율로 유지하도록 설계되었다.date=29 May 2017
# 설계
ARM에 따르면, A75는 A73보다 16~48% 더 나은 성능을 제공할 것으로 예상되며 모바일 워크로드 이상을 목표로 한다. A75는 또한 2 W의 TDP 범위가 증가하여 성능 향상이 가능해졌다.date=29 May 2017 Cortex-A75 및 Cortex-A55 코어는 ARM의 DynamIQ 기술을 지원하는 최초의 제품이다. big.LITTLE의 후속 기술인 이 기술은 멀티 코어 제품을 설계할 때 더욱 유연하고 확장 가능하도록 설계되었다.
# 라이선싱
Cortex-A75는 라이선스 사용자에게 SIP 코어로 제공되며, 그 설계는 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 하나의 다이에 통합되어 시스템 온 칩(SoC)을 구성하는 데 적합하다. ARM은 또한 퀄컴과 협력하여 Kryo 385 CPU에 사용되는 Cortex-A75의 세미 커스텀 버전을 개발했다.date=6 December 2017 이 세미 커스텀 코어는 일부 퀄컴의 미드레인지 SoC에서도 Kryo 360 Gold로 사용된다.
맞춤못

나무 맞춤못 **맞춤못**은 서로 다른 부품을 잇기 위해 쓰는 원기둥 모양의 못을 말한다. 주로 나무로 만들며, 금속이나 플라스틱제도 있다. **장부촉**(-鏃), **뒤벨**(dübel), **다보**(ダボ)라고도 하며, 특히 나무로 된 것은 **목심**(木心), **목봉**(木棒), **나무못**으로도 부른다. 전거 통제 위키데이터 속성 추적 토막글 분류:이음맞춤 분류:잠금장치 분류:목공
ARM Cortex-A7

successor = ARM Cortex-A53 **ARM Cortex-A7 MPCore**는 2011년에 발표된 ARM 홀딩스가 라이선스하고 ARMv7-A 아키텍처를 구현한 32비트 마이크로프로세서 코어이다.
# 개요
라즈베리 파이 2 마이크로 컴퓨터의 전원으로 사용된다.]] ARMv7-A 코어 비교 두 가지 목표 애플리케이션을 가지고 있는데, 첫째는 Cortex-A8의 더 작고 간단하며 전력 효율적인 후속작으로서이다. 다른 하나는 big.LITTLE 아키텍처에서 하나 이상의 A7 코어와 하나 이상의 Cortex-A15 코어를 결합하여 이기종 시스템을 구성하는 것이다.url-status=dead 이를 위해 A15와 완전히 기능 호환된다. Cortex-A7 코어의 주요 특징은 다음과 같다: * 부분 듀얼 이슈, 8단계 파이프라인을 가진 인-오더 마이크로아키텍처access-date=2012-10-17 * NEON SIMD 명령어 집합 확장 * VFPv4 부동 소수점 유닛 * Thumb-2 명령어 집합 인코딩 * Jazelle RCT * 하드웨어 가상화 * 대형 페이지 주소 확장 (LPAE) * 통합 레벨 2 캐시 (0–1 MB) * 1.9 DMIPS / MHz * 일반적인 클럭 속도 1.5 GHz
# 칩
다음과 같은 여러 시스템 온 칩(SoC)이 Cortex-A7 코어를 구현했다: * 올위너 A20 (듀얼 코어 A7 + Mali-400 MP2 GPU)url-status=dead * 올위너 A31 (쿼드 코어 A7 + PowerVR SGX544MP2 GPU)archive-date=2016-02-21 * 올위너 A83T (옥타 코어 A7 + PowerVR SGX544 GPU)url-status=dead * 올위너 H3(쿼드 코어 A7 + Mali-400 MP2 GPU)access-date=2016-11-04 * 브로드컴 BCM23550 쿼드 코어 HSPA+ 멀티미디어 프로세서archive-date=2013-10-29 * 브로드컴 BCM2836 (쿼드 코어 A7 + 비디오코어 IV GPU), 라즈베리 파이 2를 위해 특별히 설계url-status=dead * 브로드컴 BCM6846 (듀얼 코어 A7) 광대역 SoCurl=https://lore.kernel.org/lkml/20220525003236.2699-3-william.zhang@broadcom.com/t/ * NXP 세미컨덕터 (구 프리스케일) QorIQ Layerscape LS1 (듀얼 코어 A7) * 프리스케일 i.MX 6 울트라라이트 * 하이실리콘 K3V3, 듀얼 코어 Cortex-A7 및 듀얼 코어 Cortex-A15를 포함하는 big.LITTLE 아키텍처. ARM Mali-T658 GPU 사용. * 마벨 PXA1088 (쿼드 코어 A7 + 비방트 GC1000)archive-date=2013-05-12 * 미디어텍 MT6570 (듀얼 코어 A7 + ARM Mali-400MP1 GPU) * 미디어텍 MT6572 (듀얼 코어 A7 + ARM Mali-400MP1 GPU) * 미디어텍 MT6580 (쿼드 코어 A7 + ARM Mali-400MP2 GPU) * 미디어텍 MT6582 url=https://web.archive.org/web/20210610204704/https://www.mediatek.com/products/smartphones/mt6582 (쿼드 코어 A7 + ARM Mali-400MP2 GPU) * 미디어텍 MT6589 (쿼드 코어 A7 + 이미지네이션 테크놀로지 PowerVR SGX544 GPU) * 미디어텍 MT6592 (옥타 코어 A7 + ARM Mali-450MP4 GPU) * MStar MSB2531A ARM Cortex A7 32비트 800MHZ * 퀄컴 스냅드래곤 200 및 스냅드래곤 400 MSM8212 및 MSM8612, MSM8226, MSM8626 및 MSM8926 (쿼드 코어 A7 + 아드레노 305 GPU) * 삼성 엑시노스 5 옥타 (5410), 쿼드 코어 Cortex-A7 및 쿼드 코어 Cortex-A15를 포함하는 big.LITTLE 아키텍처. 이미지네이션 테크놀로지 PowerVR SGX544MP3 GPU 사용. * 삼성 엑시노스 5 옥타 (5420), 쿼드 코어 Cortex-A7 및 쿼드 코어 Cortex-A15를 포함하는 big.LITTLE 아키텍처. ARM Mali-T628MP6 GPU 사용. * ST마이크로일렉트로닉스 STM32MP13x (싱글 코어 A7) * ST마이크로일렉트로닉스 STM32MP15x (듀얼 코어 A7 + M4 + 비방트 GPU) * ASPEED AST2600 BMC (듀얼 코어 A7 + M4)
ARM Cortex-A73

successor = ARM Cortex-A75 **ARM Cortex-A73**은 ARM 홀딩스의 소피아 디자인 센터에서 설계한 ARMv8-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이다. Cortex-A73은 2-와이드 디코드 비순차적 슈퍼스칼라 파이프라인이다.accessdate=2017-03-28 Cortex-A73은 Cortex-A72의 후속작으로, 30% 향상된 성능 또는 30% 향상된 전력 효율을 제공하도록 설계되었다.date=29 May 2016
# 디자인
Cortex-A73의 디자인은 32비트 ARMv7-A Cortex-A17을 기반으로 하며, 전력 효율과 지속적인 최고 성능에 중점을 둔다.date=29 May 2016 Cortex-A73은 주로 모바일 컴퓨팅을 대상으로 한다.date=30 May 2016 리뷰에서 Cortex-A73은 Cortex-A72에 비해 정수 IPC는 개선되었지만, 부동소수점 IPC는 더 낮았다.date=22 March 2017
# 라이선스
Cortex-A73은 라이선스 사용자에게 SIP 코어로 제공되며, 이 설계는 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 통합하여 하나의 다이에 시스템 온 칩(SoC)을 구성하는 데 적합하다. Cortex-A73은 또한 ARM의 세미 커스텀 'Built on ARM' 라이선스를 통해 수정된 최초의 ARM 코어이다.date=29 May 2016date=4 January 2017 Kryo 280은 최초로 출시된 세미 커스텀 제품이지만, 일반 Cortex-A73에 비해 어떤 수정이 이루어졌는지는 발표되지 않았다.
# 제품
2016년에 출시된 하이실리콘 기린 960은 4개의 Cortex-A73 코어(2.36 GHz 클럭)를 '빅' 코어로 사용하여 4개의 '리틀' ARM Cortex-A53 코어와 함께 Big.LITTLE 배열을 구성한다.date=2016-10-19 미디어텍 헬리오 X30은 2개의 Cortex-A73 코어(2.56 GHz)를 '빅' 코어로 사용하여 4개의 Cortex-A53 및 4개의 Cortex-A35 '리틀' 코어와 함께 데카코어 big.LITTLE 배열을 구성한다.date=27 February 2017 퀄컴이 2017년 3월 스냅드래곤 835에 출시한 Kryo 280은 수정된 Cortex-A73 코어를 사용한다.date = 2016-11-17 이 SoC는 8개의 Kryo 280 코어를 big.LITTLE 배열로 두 개의 4코어 블록으로 구성하며, 각각 2.456 GHz와 1.906 GHz로 클럭된다. 퀄컴이 일반 Cortex-A73 코어에 대해 어떤 수정을 가했는지는 알려져 있지 않으며, 그 결과 Kryo 280 코어는 정수 IPC가 증가했다. Kryo 260 또한 Cortex-A73 코어를 사용했지만, Kryo 280보다 낮은 클럭 속도로 Cortex-A53 코어와 함께 사용되었다.publisher = Qualcomm Cortex-A73은 삼성 엑시노스 7885, 미디어텍 헬리오 P 시리즈, 기타 하이실리콘 기린 모델과 같은 광범위한 미드레인지 칩셋에도 탑재된다. 스냅드래곤 636/660과 마찬가지로, 이 칩셋 대부분은 big.LITTLE 구성으로 4개의 A73 코어와 4개의 A53 코어를 구현하지만, 일부 삼성 칩의 저가형 모델은 2개의 A73 코어와 6개의 A53 코어만 구현한다.
ARM Cortex-A72

successor = ARM Cortex-A73 **ARM Cortex-A72**는 ARM 홀딩스의 오스틴 디자인 센터에서 설계한 ARMv8-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이다. Cortex-A72는 3-way 디코드 비순차적 슈퍼스칼라 파이프라인이다.access-date=2014-02-02 라이선스 사용자에게 SIP 코어로 제공되며, 이 설계는 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 통합하여 단일 다이에 시스템 온 칩(SoC)을 구성하는 데 적합하다. Cortex-A72는 2015년에 Cortex-A57의 후속작으로 발표되었으며, 20% 적은 전력을 사용하거나 90% 더 높은 성능을 제공하도록 설계되었다.date=3 February 2015date=23 April 2015
# 개요
* 깊이 비순차적, 투기적 실행 3-way 슈퍼스칼라 실행 파이프라인을 갖춘 파이프라인 프로세서 * 코어당 DSP 및 NEON SIMD 확장 필수 * 온보드 VFPv4 부동 소수점 장치 (코어당) * 하드웨어 가상화 지원 * Thumb-2 명령어 집합 인코딩은 성능에 거의 영향을 주지 않으면서 32비트 프로그램의 크기를 줄인다. * TrustZone 보안 확장 * 명령어 실행을 방해 없이 추적하기 위한 Program Trace Macrocell 및 CoreSight Design Kit * 코어당 32 KiB 데이터 (2-way 세트 연관) + 48 KiB 명령어 (3-way 세트 연관) L1 캐시 * 통합된 낮은 지연 시간의 레벨 2 (16-way 세트 연관) 캐시 컨트롤러, 클러스터당 512 KB ~ 4 MB의 구성 가능한 크기 * 4 KiB, 64 KiB, 1 MB 페이지 크기를 기본으로 지원하는 48-엔트리 완전 연관 L1 명령어 TLB (translation lookaside buffer) * 4 KiB, 64 KiB, 1 MB 페이지 크기를 기본으로 지원하는 32-엔트리 완전 연관 L1 데이터 TLB ** 코어당 1024-엔트리 통합 L2 TLB의 4-way 세트 연관, 히트 언더 미스 지원 * 성능을 크게 향상시키고 예측 실패 및 투기적 실행으로 인한 에너지 소모를 줄이는 정교한 분기 예측 알고리즘 * 초기 IC 태그 – 직접 매핑된 전력에서의 3-way L1 캐시* * 지역화된 TLB 및 μBTB 태깅 * 작은 오프셋 분기 대상 최적화 * 불필요한 분기 예측기 접근 억제
# 칩
* 브로드컴 BCM2711 (라즈베리 파이 4에 사용language=en-GB) * 스냅드래곤 650, 652, 653 * NXP i.MX8, Layerscape LS1026A/LS1046A, LS2044A/LS2084A, LS2048A/LS2088A, LX2160A/LX2120A/LX2080A, LS1028A * 텍사스 인스트루먼트 Jacinto 7 자동차 및 산업용 SoC 프로세서 제품군. * 록칩 RK3399 * AWS Graviton
ARM Cortex-A57

successor = ARM Cortex-A72 **ARM Cortex-A57**은 ARM 홀딩스가 설계한 ARMv8-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이다. Cortex-A57은 비순차적 슈퍼스칼라 파이프라인이다.accessdate=2014-02-02 라이선스 사용자에게 반도체 IP 코어로 제공되며, 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 통합하여 하나의 다이에 시스템 온 칩(SoC)을 구성하는 데 적합하게 설계되었다.
# 개요
* 깊은 비순차적, 투기적 발행 3-way 슈퍼스칼라 실행 파이프라인을 가진 파이프라인 프로세서 * DSP 및 NEON SIMD 확장 기능은 코어별로 필수 * VFPv4 부동소수점 장치 온보드 (코어별) * 하드웨어 가상화 지원 * Thumb-2 명령어 세트 인코딩은 성능에 거의 영향을 주지 않으면서 32비트 프로그램의 크기를 줄인다. * TrustZone 보안 확장 기능 * 명령어 실행을 방해하지 않고 추적하는 프로그램 추적 매크로셀 및 코어사이트 디자인 키트 * 코어당 32 KiB 데이터 (2-way 세트 연결) + 48 KiB 명령어 (3-way 세트 연결) L1 캐시 * 통합된 저지연 레벨 2 (16-way 세트 연결) 캐시 컨트롤러, 클러스터당 512 KB, 1 MB, 또는 2 MB 구성 가능 크기 * 4 KiB, 64 KiB, 1 MB 페이지 크기를 기본 지원하는 48-엔트리 완전 연결 L1 명령어 변환 색인 버퍼(TLB) ** 1024-엔트리 L2 TLB의 4-way 세트 연결 * 빠른 타겟 생성을 위한 분기 타겟 버퍼(BTB)가 있는 2단계 동적 예측기 * 정적 분기 예측기 * 간접 예측기 * 반환 스택
# 칩
2014년 1월, AMD는 옵테론 A1100을 발표했다. 서버용으로 고안된 A1100은 4개 또는 8개의 Cortex-A57 코어, 최대 128 GiB의 DDR3 또는 DDR4 RAM 지원, 8레인 PCIe 컨트롤러, 8개의 SATA (6 Gbit/s) 포트, 그리고 2개의 10기가비트 이더넷 포트를 갖추고 있다.accessdate=2014-02-02 A1100 시리즈는 2016년 1월에 4코어 및 8코어 버전으로 출시되었다.accessdate=10 December 2018accessdate=10 December 2018 퀄컴의 첫 제품으로 2014년 4분기에 샘플링이 가능했던 것은 스냅드래곤 810이었다.accessdate=2015-02-18 이는 big.LITTLE 구성으로 4개의 Cortex-A57 코어와 4개의 Cortex-A53 코어를 포함한다. 삼성 역시 Cortex-A57 기반 SoC을 제공하며, 그 중 첫 번째는 2014년 4분기부터 샘플링이 가능했던 엑시노스 옥타 5433이었다. 2015년 3월, 엔비디아는 최대 2 GHz로 작동하는 4개의 A57 코어를 가진 테그라 X1 SoC를 출시했다.
ARM Cortex-A55

successor = ARM Cortex-A510 **ARM Cortex-A55**는 ARM 홀딩스의 케임브리지 설계 센터에서 개발한 ARMv8.2-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이다. Cortex-A55는 2-wide 디코드 비순차적 슈퍼스칼라 파이프라인이다.access-date=10 July 2017
# 디자인
Cortex-A55는 ARM Cortex-A53의 후속작으로, A53에 비해 성능과 전력 효율성을 개선하도록 설계되었다.date=31 May 2017 ARM은 A55가 A53에 비해 전력 효율이 15% 향상되고 성능이 18% 증가할 것이라고 밝혔다. 메모리 접근 및 분기 예측 또한 A53에 비해 개선되었다. Cortex-A75 및 Cortex-A55 코어는 ARM의 DynamIQ 기술을 지원하는 첫 번째 제품이다.date=29 May 2017date=29 May 2017 big.LITTLE의 후속작인 이 기술은 멀티 코어 제품 설계 시 더 유연하고 확장 가능하도록 고안되었다.
# 라이선스
Cortex-A55는 라이선스 사용자에게 SIP 코어로 제공되며, 그 설계로 인해 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 통합되어 하나의 다이에 시스템 온 칩(SoC)을 구성하기에 적합하다. ARM은 또한 퀄컴과 협력하여 크라이오 385 CPU 코어에 사용되는 Cortex-A55의 세미 커스텀 버전을 개발했다.date=6 December 2017 이 세미 커스텀 코어는 일부 퀄컴의 중급 SoC에도 크라이오 360 실버 및 크라이오 460 실버로 사용된다.
# 사용
* Cortex-A55는 인텔 애자일렉스 D-시리즈 SoC FPGA 장치에서 리틀 코어로 사용된다.access-date=2022-10-20 * 록칩 RK3566/RK3568, RK3588. * 암로직 S905X3, S905X4, A113D2, T962X2, T968X2, T962D2. * 유니SOC SC9863A * 삼성 엑시노스 850 * 삼성 엑시노스 1280 * 삼성 엑시노스 1330 * 삼성 엑시노스 1380 * 삼성 엑시노스 1480 * 스냅드래곤 7s Gen 2 * JLQ JR510 * NXP i.MX93
ARM Cortex-A53

successor = ARM Cortex-A55 **ARM Cortex-A53**는 ARM 홀딩스의 케임브리지 설계 센터에서 설계한 ARMv8-A 64비트 명령어 집합을 구현한 최초의 두 가지 중앙 처리 장치 중 하나이며, 다른 하나는 Cortex-A57이다. Cortex-A53은 2-와이드 디코딩 슈퍼스칼라 프로세서로, 일부 명령어를 두 번 발행할 수 있다.access-date=2015-11-08 이 프로세서는 2012년 10월 30일에 발표되었으며,access-date= 2023-05-15 ARM은 이를 더 강력한 Cortex-A57 마이크로아키텍처에 대한 독립적이고 에너지 효율적인 대안으로, 또는 Big.LITTLE 구성에서 더 강력한 마이크로아키텍처와 함께 사용하도록 판매한다. 다른 ARM 지적 재산 및 프로세서 설계와 마찬가지로 라이선스 사용자에게 IP 코어로 제공된다.
# 개요
* 2-way 슈퍼스칼라, 인오더 실행 파이프라인을 갖춘 8단계 파이프라인 프로세서 * DSP 및 NEON SIMD 확장이 코어별로 필수 * VFPv4 부동소수점 장치 온보드 (코어별) * 하드웨어 가상화 지원 * 트러스트존 보안 확장 * 64바이트 캐시 라인 * 10개 엔트리 L1 TLB 및 512개 엔트리 L2 TLB * 4공백KiB 조건부 분기 예측, 256개 엔트리 간접 분기 예측기
# 활용
Cortex-A53은 2014년부터 현재까지 모바일 SoC에서 가장 널리 사용되는 플랫폼으로, 모바일 장치용 ARM 플랫폼 중 가장 오랫동안 사용되는 플랫폼 중 하나이다. 현재 대부분의 보급형 및 중저가형 SoC에 탑재되어 있으며, 고급형 SoC는 최신 ARM Cortex-A55를 사용한다. Cortex-A53을 아직도 사용하는 최신 SoC는 저가형 스마트폰용으로 설계된 미디어텍 Helio G50이다. ARM Cortex-A53 프로세서는 2015년부터 LeMaker HiKey에 사용되었고,url-status=dead 2016년 2월부터 라즈베리 파이 3,access-date=2016-02-29 그리고 2021년 10월부터 Raspberry Pi Zero 2 W에 사용되었다.access-date=2021-10-28 Cortex-A53은 퀄컴, 삼성, 그리고 미디어텍의 여러 SoC에도 사용된다.date=9 December 2013date=24 February 2014publisher = Qualcomm Cortex-A53의 세미 커스텀 파생형은 퀄컴의 크라이오 250 및 크라이오 260 CPU에 사용되었다.publisher = Qualcommpublisher = Qualcomm 스타링크 지상 터미널은 ST마이크로일렉트로닉스의 쿼드 코어 Cortex-A53 SoC를 주 제어 장치로 사용한다.publisher = Black Hat USA 2022 이 프로세서는 오드로이드-C2url-status= 및 로쿠 스트리밍 미디어 플레이어(2016년 이후 고급 모델과 2017년에서 2019년 사이에 출시된 모든 모델)에 사용된다. 또 다른 주목할 만한 Cortex-A53 응용 분야는 Pine A64/A64+ 싱글 보드 컴퓨터이다. 이 코어는 24코어 SoC인 Socionext SynQuacer SC2A11에 사용된다. 이 프로세서는 Fire HD 8 및 Fire HD 10 (후자는 Cortex-A72 코어도 포함)을 포함한 아마존 파이어 태블릿에 사용된다. 또한 Echo Show 5, Echo Show 8, Echo Show 5 (2세대)와 같은 일부 Amazon Echo Show 모델에도 사용된다.website = Amazon 이 프로세서는 포티넷의 Fortigate 81F 보급형 방화벽에 사용된다. 자동차 전자 제어 장치는 차량 네트워크 처리 및 고성능 실시간 계산을 위해 A53 코어를 활용한다.publisher = NXP
ARM Cortex-A17

successor = **ARM Cortex-A17**은 ARM 홀딩스가 라이선스한 ARMv7-A 아키텍처를 구현하는 32비트 프로세서 코어이다. 최대 4개의 캐시 일관성 코어를 제공하며, Cortex-A9의 후속작으로 이전 ARM Cortex-A12 사양을 대체한다.website = arm.com ARM은 Cortex-A17 코어가 Cortex-A9 코어보다 60% 더 높은 성능을 제공하며, 동일한 작업 부하에서 전력 소비를 20% 줄인다고 주장한다.website = legitreviews.com ARM은 2014년 초 A12 코어의 두 번째 개정 이후 Cortex-A12를 Cortex-A17의 변형으로 이름을 변경했는데, 이는 이 둘의 성능이 구별할 수 없었고 A17에서 사용 가능한 모든 기능이 A12의 업그레이드로 사용되었기 때문이다.publisher = AnandTechwebsite = community.arm.com Cortex-A9 사양에는 없었던 Cortex-A17 사양의 새로운 기능은 모두 Cortex-A7 및 Cortex-A15도 포함하는 3세대 ARM Cortex-A의 개선 사항이다. * 하드웨어 가상화 및 40비트 Large Physical Address Extensions (LPAE) 주소 지정 * big.LITTLE 아키텍처 지원을 가능하게 하는 전체 시스템 일관성 * NEON 유닛, 부동소수점 데이터 및 SIMD 처리용 * 10~12단계의 더 깊은 정수 명령어 파이프라인publisher = AnandTech * 로드/스토어 유닛이 있는 완전한 비순차적 명령어 처리 설계 최신 리눅스 커널 구현은 위의 기능을 다음과 같이 보고하고 지원한다. processor : 3 model name : ARMv7 Processor rev 1 (v7l) BogoMIPS : 48.00 Features : half thumb fastmult vfp edsp thumbee neon vfpv3 tls vfpv4 idiva idivt vfpd32 lpae evtstrm CPU implementer : 0x41 CPU architecture: 7 CPU variant : 0x0 CPU part : 0xc0d CPU revision : 1
ARM Cortex-A12

successor = ARM Cortex-A17 **ARM Cortex-A12**는 ARM 홀딩스가 라이선스하고 ARMv7-A 아키텍처를 구현하는 32비트 프로세서 코어이다. 최대 4개의 캐시 일관성 코어를 제공한다. Cortex-A12는 Cortex-A9의 후속작이다.publisher=Arm.com ARM은 2014년 초 코어의 두 번째 개정 이후 성능 면에서 구별할 수 없었기 때문에 A12를 Cortex-A17의 변형으로 이름을 변경했다.accessdate=2014-09-30date = 1 October 2014
# 개요
ARMv7-A 코어 비교 ARM은 Cortex-A12 코어가 Cortex-A9 코어보다 40% 더 강력하다고 주장한다.url-status=dead Cortex-A9에는 없는 새로운 기능에는 하드웨어 가상화 및 40비트 대규모 물리 주소 확장(LPAE) 주소 지정이 포함된다. big.LITTLE을 지원한다고 발표되었으나,ARM Targets 580 Million Mid-Range Mobile Devices with New Suite of IP 얼마 지나지 않아 ARM Cortex-A17이 해당 기능을 갖춘 업그레이드 버전으로 발표되었다.publisher=Anandtech Cortex-A12 코어의 주요 기능은 다음과 같다.publisher=ARM * 비순차적 투기적 발행 슈퍼스칼라 실행 파이프라인은 3.00 DMIPS/MHz/코어를 제공한다. * NEON SIMD 명령어 집합 확장. * 고성능 VFPv4 부동 소수점 장치. * Thumb-2 명령어 집합 인코딩은 성능에 거의 영향을 미치지 않으면서 프로그램 크기를 줄인다. * 트러스트존 보안 확장. * L2 캐시 컨트롤러 (0-8 MB). * 멀티 코어 처리. * 40비트 대규모 물리 주소 확장(LPAE)은 최대 1 TB의 RAM을 처리한다. * 하드웨어 가상화 지원.
뒤벨

**뒤벨**은 다음 뜻으로 쓰인다. * 뒤벨(dübel) - 목공에 쓰이는 나무못. * label=뒤벌(dubbel) - 벨기에의 맥주 스타일. * Duvel Moortgat Brewery(Brouwerij Duvel Moortgat) - 벨기에의 맥주 회사.
# 인명
* Yvonne Dubel(Yvonne Dubel, 1881~1958) - 프랑스의 성악가. * Klaus Düwel(Klaus Düwel, 1935~2020) - 독일의 학자. * Arno Dübel(Arno Dübel, 1956~2023) - 독일의 무직자. * Stefan Dübel(Stefan Dübel, 1960~) - 독일의 생물학자. * Norbert Düwel(Norbert Düwel, 1968~) - 독일의 축구 감독.
김일성의 해외 순방 목록

이 문서는 김일성의 해외 순방 목록에 대해 다룬다. 김일성은 조선민주주의인민공화국 내각 수상(1949~1972), 주석(1972~1993)이라는 직책으로 해외 순방을 다녔다. 주로 공산주의, 사회주의 국가들만 방문하였으며, 반시온주의, 비동맹 운동의 방향성을 표방하였다.
# 1948년~1994년

## 1940년대
모스크바를 방문한 김일성 (1949년) * 1949년: 소련 모스크바
## 1950년대
* 1956년 ** 6월 1일~6일: 소련 모스크바 ** 오토 그로테볼 동독 총리와 [[김일성 내각 수상(1956년)]]6월 7일~12일: 동독 동베를린 ** 루마니아를 방문한 김일성(1956년)6월 13일~17일: 루마니아 사회주의 공화국 부쿠레슈티 ** 6월 17일~20일: 헝가리 인민공화국 부다페스트 ** 6월 21일~25일: 체코슬로바키아 프라하 ** 6월 25일~26일: 불가리아 인민공화국 소피아 ** 6월 29일~7월 1일: 알바니아 사회주의 인민공화국 티라나 ** 폴란드를 방문한 김일성(1956년)7월 2일~6일: 폴란드 인민공화국 바르샤바 ** 7월 6일~16일: 소련 모스크바 ** 7월 16일~18일: 몽골 인민공화국 울란바토르 * 1957년: 소련, 모스크바 * 1958년 ** 베이징을 방문한 김일성(1958년)11월 21일~28일: 중화인민공화국 베이징시 ** 호찌민과 김일성(1958년)11월 28일~12월 2일: 베트남 민주공화국 하노이 * 1959년 ** 1월 14일~2월 6일: 소련 모스크바 ** 10월 1일: 중화인민공화국 베이징시
## 1960년대
* 1961년 ** 3월: 소련 모스크바 ** 7월: 중화인민공화국 베이징시 ** 10월: 소련 모스크바 * 1964년: 베트남 민주공화국 하노이 * 인도네시아 반둥에서 수카르노와 김일성1965년: 인도네시아 반둥 * 1966년: 루마니아 사회주의 공화국, 부쿠레슈티
## 1970년대
* 김일성과 마오쩌둥 (1970년)1970년: 중화인민공화국 베이징시 * 1975년 ** 4월: 중화인민공화국 베이징시 ** 5월 22-26일: 루마니아 사회주의 공화국 부쿠레슈티 ** 5월 26-30일: 알제리 알제 ** 5월 30-6월 4일: 모리타니 누악쇼트 ** 6월 4-6일: 불가리아 인민공화국 소피아 ** 6월 5-10일: 유고슬라비아 사회주의 연방공화국 류블랴나
## 1980년대
* 1980년 ** 5월 7-9일: 유고슬라비아 사회주의 연방공화국, 베오그라드 ** 5월 9-13일: 루마니아 사회주의 공화국, 부쿠레슈티 * 1982년: 중화인민공화국 베이징시, 청두시 * 1983년: 중화인민공화국 베이징시 * 1984년 ** 5월 16-27일: 소련 모스크바 ** 5월 27-29일: 폴란드 인민공화국 바르샤바 ** 김일성과 에리히 호네커(1984년)5월 29일-6월 4일: 동독 동베를린 ** 6월 4-7일: 체코슬로바키아 프라하 ** 6월 7-10일: 헝가리 인민공화국 부다페스트 ** 6월 10-15일: 불가리아 인민공화국 소피아 * 1986년: 소련 모스크바 * 1987년: 중화인민공화국 베이징시 * 1988년: 몽골 인민공화국 울란바토르
## 1990년대(1990년~1994년)
* 1991년: 중화인민공화국 베이징시