캐스코드

**캐스코드**(cascode)는 접합형 트랜지스터 (BJT)를 사용하는 경우 공통 이미터단에서 공통 베이스단으로 공급되는 앰프로 구성된 2단 앰프이다. pages=97 pages=46 또는 장효과 트랜지스터 (FET)를 사용하는 경우 공통 소스단에서 공통 게이트단으로 공급되는 앰프이다. 출력에서 입력으로 직접적인 결합이 없기 때문에 밀러 효과가 제거되어 훨씬 더 높은 대역폭에 기여한다. 단일 앰프 스테이지와 비교하여 이 조합은 더 높은 입출력 격리, 더 높은 입력 임피던스, 높은 출력 임피던스, 더 높은 대역폭 중 하나 이상을 가질 수 있다.
# 역사
캐스코드(때로는 캐스코드화로 동사화)의 사용은 진공관과 트랜지스터 모두에 적용할 수 있는 아날로그 회로 성능을 향상시키는 일반적인 기술이다. "캐스코드"라는 이름은 전압 안정기 적용에 대한 논의에서 프레더릭 빈튼 헌트와 로저 웨인 히크먼이 1939년에 쓴 기사에서 만들어졌다.accessdate=20 March 2016 그들은 5극 진공관의 대체품으로 두 개의 3극 진공관의 캐스케이드를 (첫 번째는 공통 캐소드 구성, 두 번째는 공통 그리드) 제안했으며, 따라서 이 이름은 "casc(aded triode amplifier having characteristics similar to, but less noisy than, a single pent)ode"의 약어로 추정될 수 있다."Cathode Ray", "The Cascode and its Advantages for Band III Reception", Wireless World, vol. 61, p. 397 (August 1955). 캐스코드 회로는 초기 텔레비전 세트에서 낮은 노이즈와 넓은 대역폭 때문에 '프런트 엔드' 또는 튜너에 사용되었다. 접합형 트랜지스터는 낮은 피코패럿에서 부분 피코패럿 범위의 컬렉터-베이스 기생 용량을 가지고 있다. 밀러 효과는 이 용량이 피드백 경로에 있을 때 스테이지 이득에 의해 곱해지는 유효 입력 용량을 초래한다는 것을 의미한다. 전압 이득이 50인 회로에서 1.0 pF의 피드백 용량은 51 pF의 유효 입력 용량을 초래한다. 이는 무선 주파수 회로/동조 회로에서 반대되는 피드백을 "중화"하여 극복할 수 있지만, 아날로그 텔레비전(PAL의 경우 약 5 MHz)에서 구형 VGA 형식(UXGA, 1600 × 1200, 60 Hz 주사율)에서 최소 86 MHz까지 대역폭이 넓은 비디오 앰프와 같은 광대역 회로에서는 극복하기가 더 어렵다. 비디오 앰프는 상당한 컬렉터-베이스 피드백으로 이러한 고주파수에서 작동할 수 없으므로, 매우 낮은 유효 피드백 용량을 가진 캐스코드는 CRT 기반 모니터의 비디오 앰프를 위한 설계 선택 사항이다.
# 작동
Figure 1: N채널 클래스-A 캐스코드 앰프 그림 1은 신호 소스 Vin에 의해 구동되는 입력 단으로 공통 소스 앰프와 출력 신호 Vout을 가진 출력 단으로 공통 게이트 앰프를 가진 캐스코드 앰프의 예를 보여준다. 하단 FET가 전도되면 상단 FET의 소스 전압이 변경되고, 게이트와 소스 사이의 전위 변화로 인해 상단 FET가 전도된다. 이 회로 배열의 주요 장점은 입력(하단) FET의 출력 단자(드레인)의 부하로 상단 장효과 트랜지스터 (FET)를 배치하는 데 있다. 작동 주파수에서 상단 FET의 게이트가 효과적으로 접지되어 있기 때문에, 상단 FET의 소스 전압(따라서 입력 트랜지스터의 드레인)은 작동 중에 거의 일정한 전압으로 유지된다. 즉, 상단 FET는 하단 FET에 낮은 입력 저항을 보여주므로 하단 FET의 전압 이득이 매우 작아져 하단 FET의 드레인에서 게이트로의 밀러 효과 피드백 용량이 극적으로 감소한다. 이 전압 이득 손실은 상단 FET에 의해 복구된다. 따라서 상단 트랜지스터는 하단 FET가 최소한의 음의(밀러) 피드백으로 작동하게 하여 대역폭을 향상시킨다. 상단 FET 게이트는 전기적으로 접지되어 있으므로, 드레인과 게이트 사이의 부유 커패시턴스 Cdg의 충방전은 단순히 RD와 출력 부하(예: Rout)를 통해 이루어지며, 주파수 응답은 관련 RC 시정수 τ = Cdg RD//Rout 이상의 주파수에만 영향을 받는다. 즉, f = 1/(2πτ)는 Cdg가 작기 때문에 상당히 높은 주파수이다. 즉, 상단 FET 게이트는 Cdg의 밀러 증폭에 영향을 받지 않는다. 상단 FET 스테이지가 소스를 입력 노드로 사용하여 단독으로 작동했다면(즉, 공통 게이트(CG) 구성), 좋은 전압 이득과 넓은 대역폭을 가졌을 것이다. 그러나 낮은 입력 임피던스는 매우 낮은 임피던스 전압 드라이버에 유용성을 제한할 것이다. 하단 FET를 추가하면 높은 입력 임피던스를 제공하여 캐스코드 스테이지를 고임피던스 소스로 구동할 수 있다. 상단 FET를 일반적인 유도성/저항성 부하로 교체하고 입력 트랜지스터의 드레인에서 출력을 취한다면(즉, 공통 소스(CS) 구성), CS 구성은 캐스코드와 동일한 입력 임피던스를 제공하지만, 캐스코드 구성은 잠재적으로 더 큰 이득과 훨씬 더 큰 대역폭을 제공한다.
## 안정성
캐스코드 배열 또한 매우 안정적이다. 출력은 전기적으로나 물리적으로 입력으로부터 효과적으로 격리된다. 하단 트랜지스터는 드레인과 소스 모두에서 거의 일정한 전압을 가지므로 게이트로 다시 피드백할 "것"이 본질적으로 없다. 상단 트랜지스터는 게이트와 소스에서 거의 일정한 전압을 가진다. 따라서 중요한 전압을 가진 노드는 입력과 출력뿐이며, 이들은 거의 일정한 전압의 중앙 연결과 두 트랜지스터의 물리적 거리에 의해 분리된다. 따라서 실제로 출력에서 입력으로의 피드백은 거의 없다. 금속 차폐는 필요할 때 더 큰 격리를 위해 두 트랜지스터 사이에 효과적이고 쉽게 제공될 수 있다. 이는 고주파에서 중화를 필요로 하는 단일 트랜지스터 앰프 회로에서는 어려울 것이다.
## 바이어싱
표시된 바와 같이, 두 개의 "스택된" FET를 사용하는 캐스코드 회로는 두 FET에 일부 제한을 가한다. 즉, 상단 FET는 소스 전압이 충분히 높게 바이어스되어야 한다(하단 FET 드레인 전압이 너무 낮게 스윙하여 포화 상태가 될 수 있음). FET에 대한 이 조건을 보장하려면 쌍에 대한 신중한 선택 또는 상단 FET 게이트의 특수 바이어싱이 필요하며 비용이 증가한다. 캐스코드 회로는 접합형 트랜지스터, MOSFET, 또는 심지어 하나의 FET(또는 MOSFET)와 하나의 BJT를 사용하여 구축할 수도 있다. 이 회로 배열은 초단파 텔레비전 튜너가 진공관을 사용했을 때 매우 흔했다.
## 장점
캐스코드 배열은 높은 이득, 높은 대역폭, 높은 슬루율, 높은 안정성, 높은 입력 임피던스를 제공한다. 2개의 트랜지스터 회로로서 부품 수가 매우 적다.
## 단점
캐스코드 회로는 두 개의 트랜지스터와 비교적 높은 공급 전압이 필요하다. 2-FET 캐스코드의 경우, 두 트랜지스터 모두 작동 시 충분한 VDS로 바이어스되어야 하며, 이는 공급 전압에 대한 하한을 부과한다.
## 듀얼 게이트 버전
이중 게이트 MOSFET은 종종 "단일 트랜지스터" 캐스코드 역할을 한다. 민감한 초단파 수신기의 프런트 엔드에서 흔히 사용되며, 이중 게이트 MOSFET은 주 게이트(MOSFET 제조업체에서는 일반적으로 "게이트 1"로 지정됨)가 입력에 연결되고 두 번째 게이트가 접지(바이패스)된 상태에서 공통 소스 앰프로 작동한다. 내부적으로 두 개의 인접한 게이트로 덮인 하나의 채널이 있으며, 따라서 결과 회로는 전기적으로 두 개의 FET로 구성된 캐스코드이며, 공통 하단 드레인-상단 소스 연결은 단순히 두 게이트 사이의 경계에 물리적으로 인접한 단일 채널의 해당 부분이다.
## 슈퍼헤테로다인 수신기의 믹서
캐스코드 회로는 슈퍼헤테로다인 수신기에서 믹서 회로를 곱하는 데 매우 유용하다. 하단 게이트에는 RF 신호가 믹서로 공급되고, 상단 게이트에는 국부 발진기 신호가 믹서로 공급된다. 두 신호는 믹서에 의해 곱해지고, 차이 주파수인 중간 주파수는 캐스코드 믹서의 상단 드레인에서 취해진다. 이는 전체 차동 증폭기 단을 캐스코드하여 평형 믹서를 형성하고, 이어서 길버트 셀 이중 평형 믹서로 더욱 발전되었다.
# 기타 응용
집적 회로의 등장으로 트랜지스터는 실리콘 다이 면적 측면에서 저렴해졌다. 특히 MOSFET 기술에서는 캐스코드 연결이 전류 미러에 사용되어 출력 전류원의 출력 임피던스를 증가시킬 수 있다. 변형된 캐스코드 버전은 변조기로도 사용될 수 있으며, 특히 진폭 변조에 적합하다. 상단 소자는 오디오 신호를 공급하고, 하단 소자는 RF 증폭기 소자이다. 고전압 스택 캐스코드는 전압 레더와 결합하여 고전압 트랜지스터를 형성할 수도 있다. 입력 트랜지스터는 낮은 UCEO 유형일 수 있으며, 다른 트랜지스터는 쌓인 선형 직렬 전압 조정기 역할을 하여 상당한 공급 전압 분량을 견딜 수 있어야 한다. 큰 출력 전압 스윙의 경우, 베이스 전압이 커패시터에 의해 접지로 바이패스되어서는 안 되며, 가장 위쪽의 레더 저항은 전체 공급 전압을 견딜 수 있어야 한다는 점에 유의해야 한다. 이는 선형 직렬 전압 조정기가 실제로는 입력 및 출력 지정이 바뀐 전류 버퍼임을 보여준다.
# 2-포트 파라미터
캐스코드 구성은 입력 임피던스, 출력 임피던스, 전압 이득을 사용하여 간단한 전압 앰프(또는 더 정확하게는 g-파라미터 사단자 회로망)로 나타낼 수 있다. 이러한 파라미터는 아래의 해당 g-파라미터와 관련이 있다.g-파라미터 사단자 회로망에서 g12는 역전류 이득이다. 이러한 피드백이 발생하지 않을 때 g12 = 0이며, 회로는 **일방향**이라고 불린다. 여기서 고려되지 않은 다른 유용한 속성은 회로 대역폭과 동적 범위이다.
## BJT 캐스코드: 저주파 소신호 파라미터
Figure 2: DC 바이어스를 위한 이상적인 전류원과 AC 신호 소스 및 접지에 대한 큰 결합 커패시터를 사용하는 BJT 캐스코드; 커패시터는 AC에 대해 단락 회로이다. 이상화된 소신호 등가 회로는 그림 2의 회로에 대해 전류원을 개방 회로로, 커패시터를 단락 회로로 대체하여 구성할 수 있다. 이는 해당 커패시터가 관심 주파수에서 단락 회로 역할을 할 만큼 충분히 크다고 가정한다. BJT는 소신호 회로에서 하이브리드-파이 모델로 나타낼 수 있다. pages= 206–208 {| class="wikitable" |- ! **전압 이득** | A_\text{v} = g_{21} = \left. \frac{v_\text{out{v_\text{in \right|_{i_\text{out} = 0} | -g_{m2}(r_{\pi 1} || r_{\text{O}2}) (g_{m1}r_{\text{O}1} + 1) |- ! **입력 저항** | R_\text{in} = \frac{1}{g_{11 = \left. \frac{v_\text{in{i_\text{in \right|_{i_\text{out} = 0} | r_{\pi 2} |- ! **출력 저항** | R_\text{out} = g_{22} = \left. \frac{v_\text{out{i_\text{out \right|_{v_\text{in} = 0} | r_{\text{O}1} + (g_{m1} r_{\text{O}1} + 1) (r_{\pi 1} || r_{\text{O}2}) |}
## MOSFET 캐스코드: 저주파 소신호 파라미터
Figure 3: DC 게이트 바이어스를 위한 이상적인 전압원과 능동 부하로 DC 전류원을 사용하는 MOSFET 캐스코드. 각 MOSFET 트랜지스터는 게이트와 소스가 연결되어 있으므로, 이 구성은 개별 3단자 부품에만 유효하다. 유사하게, 소신호 파라미터는 MOSFET 버전에 대해서도 유도될 수 있으며, MOSFET을 하이브리드-π 모델 등가로 대체한다. 이 유도는 MOSFET 게이트 전류가 0이므로 BJT의 소신호 모델이 제로 베이스 전류의 극한에서 MOSFET의 소신호 모델이 된다는 점을 통해 단순화될 수 있다: : I_\text{B} \to 0 \rArr r_\pi = \frac{V_\text{T{I_\text{B \to \infty, 여기서 VT는 열 전압이다. pages=208–211 {| class="wikitable" |- ! **전압 이득** | A_\text{v} = g_{21} = \begin{matrix} {v_\text{out} \over v_\text{in} }\end{matrix} \Big|_{i_\text{out}=0} | {-(g_\text{m1}r_\text{O1}+1) g_\text{m2} r_\mathrm{O2 |- ! **입력 저항** | R_\mathrm{in}=\begin{matrix} \frac{1}{ g_{11} } \end{matrix} = \begin{matrix} \frac{v_\text{in{i_\text{in\end{matrix} \Big|_{i_\text{out}=0} | \infty |- ! **출력 저항** | R_\text{out} = g_{22}= \begin{matrix} \frac{v_\text{out{i_\text{out\end{matrix} \Big|_{v_\text{in}=0} | \left( r_{\mathrm{O1 + r_{\mathrm{O2 \right) \left( 1+g_{\mathrm{m1(r_{\mathrm{O1||r_{\mathrm{O2) \right) |} 요인 gmrO의 조합은 위 공식에서 자주 나타나며, 추가 검토를 요한다. 접합형 트랜지스터의 경우 이 곱은 ( 하이브리드-파이 모델 참조): : g_\text{m} r_\text{O} = \frac{I_\text{C{V_\text{T \frac{V_\text{A} + V_\text{CE{I_\text{C = \frac{V_\text{A} + V_\text{CE{V_\text{T. 일반적인 개별 접합형 트랜지스터 장치에서 얼리 전압 VA ≈ 100 V이고 실온 근처의 열 전압은 VT ≈ 25 mV이므로 gmrO ≈ 4000이 되어 상당히 큰 숫자이다. 하이브리드-파이 모델 문서에서 활성 모드의 MOSFET에 대해 다음을 찾을 수 있다. : g_\text{m} r_\text{O} = \frac{2I_\text{D{V_\text{GS} - V_\text{th \frac{1/\lambda + V_\text{DS{I_\text{D = \frac{2(1/\lambda + V_\text{DS})}{V_\text{GS} - V_\text{th. 65 나노미터 기술 노드에서 ID ≈ 폭 1.2 mA/μ, 공급 전압은 VDD = 1.1 V; Vth ≈ 165 mV, Vov = VGS − Vth ≈ 5%VDD ≈ 55 mV이다. 일반적인 길이를 최소 길이의 두 배로 취하면 L = 2 Lmin = 0.130 μm이고 λ ≈ 1/(4 V/μm L)의 일반적인 값을 취하면 1/λ ≈ 2 V, gmrO ≈ 110을 얻으며, 여전히 큰 값이다. url=http://cmosedu.com page=13 (§0124) 요점은 gmrO가 기술에 관계없이 거의 크기 때문에 MOSFET 및 바이폴라 캐스코드 모두에 대해 표로 작성된 이득과 출력 저항이 매우 크다는 것이다. 이 사실은 이어지는 논의에 영향을 미친다.
## 저주파 설계
그림 4 위: 하이브리드-파이 모델을 사용한 소신호 BJT 캐스코드 아래: 증폭기 저주파 파라미터를 사용한 BJT 캐스코드의 [[등가 회로]] 위 공식에서 찾은 g-파라미터는 원래 캐스코드와 동일한 이득, 입력 및 출력 저항을 가진 소신호 전압 앰프( 등가 회로)를 구성하는 데 사용될 수 있다. 이 회로는 트랜지스터 기생 용량이 중요하지 않은 충분히 낮은 주파수에서만 적용된다. 그림은 원래 캐스코드(그림 1)와 등가 전압 앰프 또는 g-등가 2포트(그림 4)를 보여준다. 등가 회로는 다른 드라이버와 부하에 대한 회로 동작 계산을 쉽게 할 수 있게 한다. 그림에서 테브난 저항 RS를 가진 테브난 등가 전압원이 앰프를 구동하고, 출력에는 간단한 부하 저항 RL이 연결된다. 등가 회로를 사용하여 앰프의 입력 전압은 ( 전압 나누개 참조): : {\upsilon}_\text{in} = {\upsilon}_\text{s} \begin{matrix} \frac {R_\text{in{R_\text{S} + R_\text{in \end{matrix}, 이는 앰프로 들어오는 신호의 감쇠를 피하기 위해 RS > Rout인 저항을 가진 부하를 사용하는 것이 중요하다. Rout에 대한 공식은 부하에 비해 충분히 작은 출력 저항을 가진 앰프를 설계하거나, 그렇게 할 수 없는 경우 수정된 회로를 결정하는 데 사용될 수 있다. 예를 들어, 부하와 더 잘 일치하는 전압 팔로워를 추가하는 것이다. 이전 추정치는 캐스코드 출력 저항이 매우 크다는 것을 보여주었다. 이는 많은 부하 저항이 RL >> Rout 조건을 만족하지 못한다는 것을 의미한다(중요한 예외는 무한히 낮은 주파수 입력 임피던스를 가진 MOSFET을 부하로 구동하는 경우이다). 그러나 RL >> Rout 조건을 만족하지 못하는 것이 치명적인 것은 아닌데, 캐스코드 이득 또한 매우 크기 때문이다. 설계자가 원한다면 낮은 부하 저항을 허용하기 위해 큰 이득을 희생할 수 있다. RL << Rout의 경우 이득은 다음과 같이 단순화된다. : {\upsilon}_\text{out} = A_\text{v} \ {\upsilon}_\text{in} \begin{matrix} \frac {R_\text{L{R_\text{L} + R_\text{out \approx A_\text{v} \ {\upsilon}_\text{in} \frac {R_\text{L{R_\text{out = \frac {A_\text{v} }{R_\text{out\ {\upsilon}_\text{in} R_\text{L} \approx -g_\text{m2} R_\text{L} {\upsilon}_\text{in}\end{matrix}. 이 이득은 입력 트랜지스터 단독으로 작동할 때의 이득과 동일하다. 따라서 이득을 희생하더라도 캐스코드는 단일 트랜지스터 트랜스컨덕턴스 앰프와 동일한 이득을 생성하지만, 더 넓은 대역폭을 제공한다. 앰프는 광대역폭이므로, 동일한 접근 방식을 사용하여 부하 커패시터가 부착될 때( Lastwiderstand 유무에 관계없이) 회로의 대역폭을 결정할 수 있다. 필요한 가정은 부하 용량이 주파수 의존성을 제어할 만큼 충분히 커서 트랜지스터 자체의 무시된 기생 용량에 의해 대역폭이 제어되지 않는다는 것이다.
## 고주파 설계
고주파에서는 정확한 주파수 응답을 얻기 위해 트랜지스터의 기생 용량(게이트-드레인, 게이트-소스, 드레인-바디 및 바이폴라 등가)을 하이브리드-π 모델에 포함해야 한다. 설계 목표 또한 저주파 설계에서 위에서 설명한 전체 고이득 강조와 다르다. 고주파 회로에서는 일반적으로 신호 반사를 제거하고 전력 이득을 최대화하기 위해 앰프의 입력 및 출력 포트에서 임피던스 매칭이 바람직하다. 캐스코드에서는 입력 및 출력 포트 간의 격리가 여전히 작은 역전송 항 g12로 특징지어져, 앰프가 거의 일방향이므로 매칭 네트워크 설계가 더 쉽다.