링 발진기

서로 다른 크기의 p형 MOSFET을 사용하여 실리콘에 제작된 링 발진기 테스트 구조. 1/(6×인버터 지연)인 간단한 3단 인버터 링 발진기의 회로도 **링 발진기**(Ring oscillator)는 인버터(논리 NOT 게이트)의 종속 체인으로 구성된 회로이며, 체인의 끝에 있는 인버터의 출력이 첫 번째 인버터로 다시 공급되어 각 인버터의 출력에서 참과 거짓을 나타내는 두 전압 레벨 사이에서 진동하는 출력을 생성하도록 링 형태로 배열된다. 사용되는 인버터가 버퍼링된 경우 홀수 개의 인버터를 사용할 수 있다. 그러나 사용되는 인버터가 버퍼링되지 않은 경우 최소 3개의 홀수 인버터를 사용해야 한다. (간단히 말해, 이 문서에서는 "홀수 개"라고만 말하며 이 주의사항은 무시할 수 있다.) 이는 자체 루프에 있는 단일 버퍼링되지 않은 인버터의 출력 전압이 입력 전압과 단순히 같아지기 때문이다. 단일 버퍼링되지 않은 인버터가 작동하지 않는 이유에 대한 또 다른 형식적 증명: 단일 버퍼링되지 않은 인버터의 전달 함수 위상이 0°(또는 360°의 정수 배수)를 통과하지 않으므로 바르크하우젠 안정성의 필요 조건을 만족하지 못한다.
# 세부 정보
단일 인버터가 입력의 논리적 NOT을 계산하기 때문에 홀수 개의 인버터 체인의 마지막 출력이 첫 번째 입력의 논리적 NOT임이 입증될 수 있다. 최종 출력은 첫 번째 입력이 주장된 후 유한한 시간 동안 주장되며 마지막 출력이 입력으로 피드백되어 진동을 유발한다. 짝수 개의 인버터로 구성된 원형 체인은 링 발진기로 사용될 수 없다. 이 경우 마지막 출력은 입력과 동일하다. 그러나 이 인버터 피드백 구성은 저장 요소로 사용될 수 있으며 정적 랜덤 액세스 메모리 또는 SRAM의 기본 빌딩 블록이다. 링 발진기의 단계는 종종 외부 방해에 더 강한 차동 단계이다. 이를 통해 비반전 단계도 사용할 수 있다. 링 발진기는 전체 반전 단계 수가 홀수인 경우 반전 및 비반전 단계의 혼합으로 만들 수 있다. 발진기 주기는 모든 경우에 모든 단계의 개별 지연 합계의 두 배와 같다. 링 발진기는 작동하는 데 전원만 필요하다. 특정 전압(일반적으로 사용되는 MOSFET의 문턱 전압보다 훨씬 낮음) 이상에서 진동이 자발적으로 시작된다. 발진 주파수를 높이기 위해 두 가지 방법이 일반적으로 사용된다. 첫째, 더 적은 수의 인버터로 링을 만들면 거의 동일한 전력 소비로 더 높은 발진 주파수를 얻을 수 있다. 둘째, 공급 전압을 높일 수 있다. 이 방법을 적용할 수 있는 회로에서는 단계 체인을 통한 전파 지연을 줄여 발진 주파수와 소비 전류를 모두 증가시킨다.
# 작동
0.25u CMOS 공정에서 지연이 있는 3단 링 발진기의 트랜지스터 수준 회로도. 이 특정 회로는 인버터의 입력이 중간 전압일 때 전원과 접지 사이에 큰 전류가 흐르므로 속도에 비해 높은 전력 소비를 갖는다. 인버터 스위치와 직렬로 전류 제한 장치가 있는 회로가 더 에너지 효율적이다. 링 발진기의 작동을 이해하려면 먼저 게이트 지연을 이해해야 한다. 물리적 장치에서는 어떤 게이트도 즉시 전환될 수 없다. 예를 들어 MOSFET로 제작된 장치에서는 게이트 커패시턴스가 충전되어야 소스와 드레인 사이에 전류가 흐를 수 있다. 따라서 링 발진기의 모든 인버터 출력은 입력이 변경된 후 유한한 시간 내에 변경된다. 여기서 체인에 더 많은 인버터를 추가하면 총 게이트 지연이 증가하여 발진 주파수가 감소함을 쉽게 알 수 있다. 링 발진기는 시간 지연 발진기 유형에 속한다. 시간 지연 발진기는 증폭기 출력과 입력 사이에 지연 요소가 있는 반전 증폭기로 구성된다. 증폭기는 의도하는 발진 주파수에서 1보다 큰 이득을 가져야 한다. 증폭기 입력 및 출력 전압이 일시적으로 안정된 지점에서 균형을 이루는 초기 경우를 고려해 보자. 약간의 노이즈로 인해 증폭기 출력이 약간 상승할 수 있다. 시간 지연 요소를 통과한 후 이 작은 출력 전압 변화는 증폭기 입력에 제공된다. 증폭기는 1보다 큰 음의 이득을 가지므로 출력은 이 입력 전압과 반대 방향으로 변경된다. 이득이 1보다 크기 때문에 입력 값보다 더 많이 변경될 것이다. 이 증폭되고 반전된 신호는 출력에서 시간 지연을 통해 다시 입력으로 전파되어 다시 증폭되고 반전된다. 이 순차 루프의 결과는 증폭기 출력에서 각 구형파 절반의 주기가 시간 지연과 동일한 구형파 신호이다. 구형파는 증폭기 출력 전압이 한계에 도달할 때까지 증가하며, 그곳에서 안정화된다. 더 정확한 분석은 초기 노이즈에서 성장하는 파형이 성장할 때 구형이 아닐 수 있지만 증폭기가 출력 한계에 도달하면 구형이 될 것임을 보여줄 것이다. 링 발진기는 시간 지연 발진기의 분산 버전이다. 링 발진기는 홀수 개의 인버터를 사용하여 1보다 큰 이득을 가진 단일 반전 증폭기의 효과를 준다. 단일 지연 요소를 갖는 대신 각 인버터는 인버터 링 주위의 신호 지연에 기여하며, 따라서 링 발진기라는 이름이 붙었다. 링에 인버터 쌍을 추가하면 총 지연이 증가하여 발진기 주파수가 감소한다. 공급 전압을 변경하면 각 인버터를 통한 지연이 변경되며, 일반적으로 전압이 높을수록 지연이 감소하고 발진기 주파수가 증가한다. 브라티슬라프(Vratislav)는 CMOS 링 발진기의 주파수 안정성 및 전력 소비 개선 방법에 대해 설명한다.Vratislav MICHAL. "On the Low-power Design, Stability Improvement and Frequency Estimation of the CMOS Ring Oscillator". 2012. t가 단일 인버터의 시간 지연을 나타내고 n이 인버터 체인의 인버터 수를 나타낼 때, 발진 주파수는 다음과 같이 주어진다. :f = {\frac{1}{2tn} }.Mandal, M.K. & Sarkar, B.C."Ring oscillators: Characteristics and applications"
# 지터
링 발진기의 주기는 T+T'로 무작위로 변하며 여기서 T'는 무작위 값이다. 고품질 회로에서는 T'의 범위가 평균 주기 T에 비해 상대적으로 작다. 발진기 주기의 이러한 변화를 지터라고 한다.url-status=dead 국부 온도 효과는 링 발진기의 주기가 장기 평균 주기보다 높거나 낮게 변동하게 한다. 앤디 그린. Whirlygig GPL Hardware RNG. 2010 국부 실리콘이 차가우면 전파 지연이 약간 짧아져 링 발진기가 약간 더 높은 주파수에서 작동하게 되며, 이는 결국 국부 온도를 높인다. 국부 실리콘이 뜨거우면 전파 지연이 약간 길어져 링 발진기가 약간 더 낮은 주파수에서 작동하게 되며, 이는 결국 국부 온도를 낮춘다. 따라서 실리콘 링 발진기의 주파수는 주변 온도가 일정하고 장치에서 주변 환경으로의 열 전달 요인이 변하지 않을 때 일반적으로 안정적이다.
# 응용 분야
* 링 발진기는 온칩 발진기를 구현하는 한 가지 방법이지만, 켄 시리프. "Inside the 76477 Space Invaders sound effect chip: digital logic implemented with I2L". 2018\. 칠라카 자야람; 파트리 스리하리 라오. "A 10-MHz CMOS-based Ring Oscillator with Low Power consumption For On-chip IC Applications". 2022\. 어떤 종류의 완화 발진기도 또 다른 인기 있는 구현 방법이다. * 일부 위상동기회로의 전압 제어 발진기는 링 발진기로 만들어진다. 미야자키 다카히토 하시모토 마사노리 오노데라 히데토시. "A Performance Prediction of Clock Generation PLLs: A Ring Oscillator Based PLL and an LC Oscillator Based PLL" 우즈왈라 벨로르카르 박사, S. A. 라드하케 박사. "High Performance Voltage Controlled Oscillator (VCO) Using 65NM VLSI Technology". International journal of Computer Networks & Communications. (2010). 10.5121/ijcnc.2010.2407. 마두수단 마이티, 수라즈 쿠마르 사우, 아비르 조티 몬달, 알락 마줌데르. "A hybrid design approach of PVT tolerant, power efficient ring VCO". 2020\. 10.1016/j.asej.2019.10.009 찬드라 셰카르, 샤피 쿠레시. "Design and Analysis of Current Starved VCO Targeting SCL 180 nm CMOS Process". 2018\. 10.1109/iSES.2018.00027 * 링 발진기의 지터는 일반적으로 하드웨어 난수 발생기에 사용된다.[http://www.cryptography.com/public/pdf/IntelRNG.pdf THE INTEL RANDOM NUMBER GENERATOR. CRYPTOGRAPHY RESEARCH, INC * 링 발진기는 새로운 소프트웨어 기술을 시연하는 데 헬로 월드 프로그램이 자주 사용되는 방식과 유사하게 새로운 하드웨어 기술을 시연하는 데 사용되기도 한다. 슬래시닷 사이언스: "IBM, 단일 나노튜브에 링 발진기 생성" 슬래시닷 하드웨어: "세계 최초의 완전 투명 IC" * 많은 웨이퍼는 스크라이브 라인 테스트 구조의 일부로 링 발진기를 포함한다. 이는 웨이퍼 테스트 중에 제조 공정 변동의 영향을 측정하는 데 사용된다.volume = 19 * 링 발진기는 칩의 전압 및 온도 영향을 측정하는 데 사용될 수도 있다. "링 발진기 기반 온칩 열 센서 분석" date=2014-03-28