Caracterización de la variabilidad dependiente del tiempo de MOSFETs ultraescalados para su modelado compacto

El transistor MOSFET es uno de los dispositivos mas utilizados en multitud de aplicaciones electronicas gracias a sus excelentes caracteristicas de funcionamiento, su bajo consumo y su gran capacidad de miniaturizacion. El constante progreso de la tecnologia microelectronica ha permitido una reduccion de las dimensiones de este dispositivo, lo que ha conllevado mejoras en las prestaciones de los circuitos integrados (CI). Sin embargo, cuando estas dimensiones alcanzan el rango nanometrico, aparecen diferentes fenomenos fisicos de distinta naturaleza como efectos de canal corto, procesos cuanticos y/o aumento de los campos electricos dentro del dispositivo, que afectan a las prestaciones y a fiabilidad de dichos transistores. Relacionados con el aumento de los campos electricos han aparecido diferentes mecanismos de fallo como el Bias Temperature Instability (BTI), la Degradacion por Portadores Calientes (CHC) y la Ruptura Dielectrica (BD), entre otros, que repercuten negativamente en la fiabilidad del transistor y, a su vez, al funcionamiento de los CIs. En tecnologias actuales, tanto el BTI como el CHC son mecanismos que producen modificaciones en los parametros electricos de los transistores. Ambos mecanismos se caracterizan por la degradacion de la tension umbral (incremento, ΔVth) y otros parametros electricos relevantes del MOSFET, como por ejemplo la transconductancia, cuando son sometidos a estreses durante su funcionamiento en un circuito integrado. Tanto el BTI y como el CHC se atribuyen a la generacion de trampas en el dielectrico y en la interfaz entre el dielectrico y el canal del transistor, convirtiendose en uno de los principales problemas de fiabilidad de las tecnologias de ultraescaladas, ya que pueden afectar a la vida util de los dispositivos y la de los circuitos. La rapida variacion de la tension umbral observada cuando finaliza el estres ha resultado ser uno de los problemas que dificultan la caracterizacion del BTI. Cuando se utilizan las tecnicas de caracterizacion convencionales, los efectos de degradacion quedan subestimados debido a la rapida recuperacion de Vth inherente al fenomeno. Para resolver este problema, se ha desarrollado una tecnica de caracterizacion ultrarrapida con el objetivo de reducir el tiempo que transcurre entre la interrupcion del estres y la medida de Vth. Para complementar esta tecnica, se ha desarrollado una metodologia de extraccion de parametros basada en el modelo fisico PDO (Probabilistic Defect Occupancy Model). Esta metodologia permite reproducir ΔVth obtenida de la caracterizacion y obtener informacion de los defectos que contribuyen en la degradacion de la tension umbral. Ademas, en este trabajo se ha realizado un estudio sistematico de la influencia de la temperatura y la tension de estres en la puerta y el drenador (degradacion de NBTI y CHC, respectivamente) en ΔVth. Para ello se han considerado diferentes condiciones de estres con el fin de estudiar como se modifica la distribucion de defectos que contribuyen a ΔVth. Para obtener la distribucion se ha realizado un analisis unificado de los resultados, independientemente de las condiciones de estres (BTI o CHC), en el contexto del modelo PDO. A traves de la metodologia presentada, se ha obtenido la distribucion de defectos a partir de ΔVth medido experimentalmente para las diferentes condiciones de estres. Finalmente, se han analizado los parametros de pequena senal del transistor MOSFET cuando se aplican diferentes tensiones NBTI en el rango de radiofrecuencias. Con el fin de obtener estos parametros se ha desarrollado una metodologia que relaciona el circuito de pequena senal y los parametros [S] medidos. Con el fin de transferir el cambio de los parametros de pequena senal debido a la tension de estres, se ha simulado un amplificador simple y analizado el producto ganancia ancho de banda.