Graphen-Transistoren: Silizium CMOS kompatible Herstellung für Anwendungen in der Nanoelektronik

Die Mikroelektronik hat sich seit der Entwicklung der ersten integrierten Schaltung in den 1960er Jahren stetig verbessert. Heutzutage ist der Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) das hauptsachlich verwendete Bauelement in digitalen elektronischen Schaltungen. Seit dieser Zeit wurden die Transistoren in jeder Technologiegeneration immer kleiner, die geometrischen Abmessungen wurden lateral und vertikal skaliert. Diese Skalierung ist nur bis zur physikalischen Grenze der Schichtdicken, respektive der minimal moglichen Kanallange durchfuhrbar. Um diese Technologie weiter nutzen zu konnen, wurde bislang das Bauelementkonzept modifiziert und mit der Skalierung fortgefahren. Parallel dazu werden neue Silizium basierte Bauelementkonzepte entwickelt, wie beispielsweise FinFETs oder Silizium-Nanodrahte. Auch Kohlenstoff basierte Elektronik ist als moglicher Nachfolger denkbar. In der Forschung konzentriert man sich im Wesentlichen auf Kohlenstoffnanorohren-FETs (CNTFETs) und Graphen-FETs (GFETs). Ziel dieser Arbeit ist die Herstellung von Graphen-FETs fur Anwendungen in der Nanotechnologie. Die dafur benotigten Graphenschichten wachsen in-situ und transferfrei auf Siliziumdioxid mittels katalytischer chemischer Gasphasenabscheidung (CCVD). Durch geeignete Wahl der Prozessparameter konnen Graphen-FETs mit einlagigem, zweilagigem oder mehrlagigem Graphen hergestellt werden. Bereits nach dem Wachstumsprozess sind die Graphen-FETs einsatzfahig und direkt mittels des Katalysatorsystems kontaktierbar. Die Anordnung der Schottky-Barrieren gesteuerten Graphen-FETs auf dem Wafer erfolgt mittels konventioneller Lithographietechnik. Abhangig von dem Design der Maske fur die Lithografie konnen derzeit uber 2000 GFETs gleichzeitig hergestellt werden. Die Kombination aus AFM-Analyse, REM-Aufnahmen, TEM-Analyse, TEM-Gitterabbildung und Raman-Spektroskopie sowie der typischen Strom-Spannungs-Charakteristik fur grosflachiges einlagiges Graphen, belegen das Wachstum von Graphen mit dem am IHTN entwickelten Herstellungsprozess fur Graphen-FETs eindeutig. Die in dieser Arbeit hergestellten zweilagigen GFETs (BiLGFETs) zeigen ein reines p-Typ Verhalten. Das Ion/Ioff-Verhaltnis der BILGFETs von bis zu 1e7 ermoglicht die Verwendung von BiLGFETs fur Anwendungen in der Nanotechnologie. Aufgrund der stabilen Hysterese der BiLGFETs konnen diese als Speicherbauelemente verwendet werden. Gelingt es einen n-Typ BiLGFET herzustellen, konnen BiLGFETs auch fur logische Schaltkreise analog zum CMOS genutzt werden. Da das Ion/Ioff-Verhaltnis der BiLGFETs bei Erhohung von Raumtemperatur auf 200°C nur um etwa eine Grosenordnung sinkt, ist es moglich, BiLGFETs fur Anwendungen bei hoheren Temperaturen einzusetzen und dadurch Energie fur die Kuhlung der Bauelemente einzusparen, desweiteren ist eine Energieersparnis durch verringerte Leckstrome moglich. Die in dieser Arbeit entwickelten Graphen basierten Bauelemente sind aus Fertigungstechnologischer Sicht einfach herzustellen. Der gesamte Herstellungsprozess ist kompatibel zur Silizium CMOS Technologie. Somit besteht die Moglichkeit, Silizium- und Graphen-Bauelemente in einem hybriden Herstellungsprozess zu realisieren. Dies hat den Vorteil, dass die neuen Graphen-FETs in die bekannte Silizium-Fertigungstechnologie integriert werden konnen. Gelingt es, die Graphen basierten Bauelementkonzepte weiterzuentwickeln, beispielsweise die hohe Ladungstragerbeweglichkeit von 1e6 cm²/Vs in idealem einlagigem Graphen auch annahernd in Graphen-FETs zu erreichen, konnen Graphen-FETs die Nachfolge der heute verwendeten MOSFETs antreten.