Ein Verfahren zur Verbesserung der Energieeffizienz durch Ladungsrückgewinnung in Digitalschaltungen

Die vorliegende Arbeit befasst sich mit der Reduzierung der Verlustleistung in digitalen Schaltungen durch Optimierung auf schaltungstechnischer Ebene. Die Verminderung der Verlustleistung gewinnt eine immer grosere Bedeutung, da auf der einen Seite bei Hochleistungsschaltkreisen wie Mikroprozessoren die Moglichkeiten der Weiterentwicklung durch die nicht beliebig steigerbare Verlustleistung begrenzt wird, auf der anderen Seite bei mobilen Geraten die verfugbare Energie zu Kompromissen zwischen Betriebsdauer, Funktion und Gewicht zwingt. Ein in der Literatur vorgeschlagener Ansatz ist der Entwurf neuer Logikfamilien, die von der Uberlegung ausgehen, dass die Eingange von digitalen CMOS-Gattern nahezu reine kapazitive Lasten darstellen. Analysiert man digitale CMOS-Schaltungen mit den Werkzeugen der Wechselstromlehre, so zeigt sich, dass beim Umladen der Eingange von CMOS-Gattern weitgehend nur Blindleistung auftritt. Der Wirkleistungsumsatz als zu vermindernde Grose entsteht in den Schalttransistoren in den Ausgangen der Gatter beim Umschalten zwischen den Logikpegeln. Logische Schaltungen, die das Prinzip des weitgehend wirkleistungsfreien Betriebs umsetzen, stellen das Konzept der adiabatischen Logik dar, die nahezu keinen Energieaustausch mit der Umgebung wie Leistungseinspeisung oder Warmeableitung erfordert. Als Alternative zum klassischen Aufbau von Logikgattern bietet sich das Umladen mittels Leistungsoszillatoren wie LC-Schwingkreisen an, mit entsprechend modifizierten Logikgattern. Im Wesentlichen stehen fur die erforderlichen Anpassungen der Gatter zwei Wege zur Verfugung: Der eine Ansatz sind dynamische adiabatische Logikfamilien, die gute Wirkungsgrade bei hohen Schaltaktivitaten erreichen, deren Wirkungsgrad jedoch kaum mit der Schaltaktivitat skaliert. Zudem sind diese Logikfamilien nicht direkt kompatibel zu CMOS-Gattern als heute weitest-verbreiteter Schaltungsstruktur. Dies ist ein besonderer Nachteil, da CMOS-Gatter viele Vorteile - wie hohe Schaltgeschwindigkeit, geringe Transistorzahl und geringe statische Leistungsaufnahme - vereinen. Aus dieser Sicht ist die Mischbarkeit der Logikfamilien wunschenswert, optimal ist eine Entscheidbarkeit fur jedes einzelne Netz oder Gatter. Der zweite Ansatz ist statische adiabatische Logik, die die Funktionsweise von CMOS-Gattern in adiabatischer Logik nachbildet. Diese Logikfamilien benotigen jedoch Dioden zur Entkopplung der Ausgange, um mehrere Gatter mit einem gemeinsamen Leistungsoszillator betreiben zu konnen. Die Dioden konnen dabei sowohl pn-Ubergange wie auch als Dioden geschaltete MOSFETs sein. In beiden Fallen treten jedoch deutliche Flussspannungsverluste auf, die den Einsatz auf Schaltungen mit heute zumindest bei Hochleistungsbauteilen nicht mehr ublichen Versorgungsspannungen beschranken. Da der Ansatz statischer adiabatischer Logik sehr attraktiv ist, stellt sich die Frage nach der Weiterentwickelbarkeit, insbesondere hinsichtlich geringer Versorgungsspannungen. Als Gegenstand dieser Arbeit wird ein Diodenelement eingefuhrt, mit dem sich unter Verwendung der Eigenschaften von Bipolartransistoren Diodenfunktionen realisieren lassen, deren Flussspannung deutlich unter der Flussspannung klassischer Dioden liegt. Dies erlaubt auch den Einsatz statischer adiabatischer Gatter bei geringeren Versorgungsspannungen und bei gleichzeitigem Erreichen guter Wirkungsgrade. Im Rahmen der Arbeit wird dieses Diodenelement auf schaltungstechnischer Ebene mittels Simulationen als auch mit einem Versuchs-ASIC untersucht, zudem werden die prinzipiell erreichbaren Wirkungsgrade analysiert und ein theoretisches Modell zur einfachen Abschatzung des erreichbaren Wirkungsgrads entwickelt. Abgeschlossen wird die Arbeit mit einem Vorschlag fur die Einbindung in den heute ublichen Entwurfsablauf von hochstintegrierten Schaltkreisen.