Contributions to grid-synchorinization techniques for power electronic converters

A operacion en tempo real de algoritmos de sincronizacion con rede son estudiados na tese. O bloque de sincronizacion e unha parte fundamental do controlador do convertedor conectado a rede. O angulo de fase do vector fundamental de tension (ou corrente) debe ser estimado en tempo real, de forma que o controlador do convertedor pode establecer a transferencia de enerxia dende o convertedor a rede. Os algoritmos de sincronizacion evolucionaron dende os primeiros, e moi limitados en funcionalidade, detectores de cruce por cero ata as actuais implementacions en dispositivos dixitais, moito mais fiables. En certo modo, podese dicir que o Estado do Arte en sincronizacion evolucionou para ir corrixindo problemas debidos a aparicion de fenomenos de calidade de onda. A proposta de J.D. Ainsworth de usar un oscilador controlado por tension (VCO) dentro do controlador dun HVDC (High Voltage Direct Current) foi un claro fito posto que arranxaba problemas debidos a inestabilidade harmonica en redes debiles. Posteriormente o uso do VCO en circuitos PLL (phase locked loop) foi proposto para subministrar adaptatibilidade en frecuencia en aplicacions de motores de continua. Dende este momento os PLLs, tanto dixitais como analoxicos, son utilizados en todo tipo de aplicacions como rectificadores controlados, FACTS (Flexible ac transmission systems) ou acondicionadores de lina. Actualmente importantes campos como son o de xeracion distribuida e sistemas de traccion necesitan de sistemas de sincronizacion rapidos e con bo filtrado en rexime permanente, o que fai que os algoritmos de sincronizacion sexan un campo de investigacion activo. Unha revision en detalle do estado do arte en sincronizacion e aportado no capitulo 2 da tese. Inda que a sincronizacion refirese maiormente a estimacion da componente fundamental, a extraccion de componentes harmonicas, e de secuencias negativas e tratado tamen no capitulo 2. Os algoritmos de sincronizacion baseados en sistemas de referencia sincrono (SRF) e filtros de medias (MAF), os cales son parte das contribucions da tese, son presentados neste capitulo. Os PLL dixitais son os algoritmos de sincronizacion mais empregados debido a sua relativa simplicidade de implementacion, boa adaptabilidade en frecuencia e aceptable compromiso entre filtrado e resposta transitoria. A teoria de PLLs esta ben desenrolada para campos como as comunicacions. As frecuencias que se utilizan en comunicacion son moito mais grandes que a frecuencia de rede. Esto leva a que, a diferencia dos PLLs de comunicacion os PLLs en aplicacions de rede tenan unha ganancia baixa. E demostrado nesta tese que os PLLs de ganancia baixa tenen mais compromisos. E probado analiticamente que os PLLs de ganancia baixa tenen un compromiso entre a resposta a cambios de frecuencia de rede e saltos de fase. Polo tanto os PLLs con sobreamortiguamente, os cales eran formulados como a alternativa optima de sintonizacion deben ser evitados, posto que poden levar a erros moi grandes cando a frecuencia de rede varia. Unha alternativa de implementacion evitando o uso explicito de funcion trigonometricas, con un alto costo computacional, e aportado tamen no capitulo 3. No capitulo 4 presentase un algoritmo de sincronizacion alternativo a PLLs, o cal posue un mellor compromiso entre filtrado e transitorio. A combinacion de filtros predictivos e filtros MAF en estructuras SRF proporciona un algoritmo de sincronizacion optimizado, incluso considerando un nivel de distorsion de rede elevado. No capitulo 5 mostranse resultados de implementacion dun filtro activo de potencia. O algoritmo de extraccion esta baseado en SRF-MAF. O regulador de corrente implementado esta baseado en controladores resoantes e proporcionais, dando lugar a un esquema PR. Para facer adaptativos en frecuencia os controladores resoantes, a desviacion da frecuencia de rede, estimada co PLL, e usada para actualizar en tempo real a ecuacion en diferencias do regulador de corrente. Os resultados experimentais, obtidos no laboratorio de Potencia do DTE, proban a excelente resposta do sistema proposto, tanto en canto o sistema de sincronizacion (PLL) coma do regulador de corrente.