Untersuchung einer Herstellungstechnologie für Feldeffekt-Transistoren auf Basis von Kohlenstoffnanoröhren

Seit der Erfindung der integrierten Schaltung in den 1960er Jahren wird die Skalierung elektronischer Bauelemente dem Postulat von Moore folgend immer weiter vorangetrieben. Die Skalierung des wichtigsten Bauelements der Mikro- und Nanoelektronik, des Metall–Oxid–Halbleiter-Feldeffekt-Transistors (MOSFET), wird dabei in absehbarer Zeit an Grenzen stosen, da unter anderem durch zunehmende Kurzkanal-Effekte und Leckstrome der Zugewinn der Skalierung mehr und mehr reduziert wird. Das ultimative Limit fur die Skalierung stellt letztendlich der unterhalb von etwa 5 nm Abstand zwischen Source und Drain einsetzende direkte Tunnelstrom dar. Technologische Hindernisse, Probleme der Zuverlassigkeit und erschwerte Prozessbeherrschbarkeit sowie insbesondere die stets zwingend erforderliche Wirtschaftlichkeit der Technologieerweiterungen verlangsamen zusatzlich die Fortfuhrung der Silizium-basierten Skalierung. Die Entwicklung neuer Ansatze und alternativer Technologien ist daher gefragt. Eine solche Technologie stellt der Kohlenstoffnanorohren-Feldeffekt-Transistor (CNTFET) dar, der in Form einer Hybrid-Technologie auf Basis von Silizium und Kohlenstoff realisiert werden kann. Der CNTFET ersetzt dabei das Silizium im Bereich des Kanals, also den aktiven, uber den Feldeffekt gesteuerte Teil des Transistors, durch halbleitende einwandige Kohlenstoffnanorohren (SWNTs). Eine Herstellungstechnologie fur CNTFETs ist am Institut fur Halbleitertechnik und Nanoelektronik (IHTN) verfugbar. Diese nutzt das in situ-Wachstum von CNTs auf Basis der katalytisch-chemischen Gasphasenabscheidung (CCVD), wobei Methan als Kohlenstoffquelle verwendet wird. Der metallische Aluminium/Nickel-Katalysator wird zuvor durch eine Temperung in Stickstoff-Atmosphare in nanoskalige Nickel-Cluster und ein dielektrisches Aluminiumoxid transformiert ("sacriﬁcial catalyst"). Source/Drain-Kontakte aus Palladium werden mittels der Lift off-Technik direkt auf die gewachsenen CNTs strukturiert. Die resultierenden Bauelemente zeigen unter Nutzung der Waferruckseite als globale Backgate-Elektrode unipolares p-MOS-Verhalten. In dieser Arbeit werden auf Basis des vorhandenen Aluminium/Nickel-Katalysators Variationen von Prozessparametern der Temperung und des CCVD-Schritts mit dem Ziel durchgefuhrt, moglichst viele und moglichst dunne SWNTs zu wachsen. Der Einfluss auf die Cluster-Bildung und das CNT-Wachstum wird durch topologische Untersuchungen mittels Rasterkraftmikroskopie (AFM) bewertet. Dabei konnen hohe Heizraten der Temperung, eine Cluster-Bildungs-Temperatur von 920°C, die Verwendung von Argon anstelle von Stickstoff als Inertgas und eine Sauerstoff-Plasmabehandlung des Katalysators als zielfuhrend ermittelt werden. Ein Testchip-Layout und ein modifizierter Katalysator werden im Verlauf der Arbeit eingefuhrt. Dieser Katalysator nutzt die Atomlagenabscheidung (ALD) zur direkten Herstellung einer Aluminiumoxid-Schicht, die als Untergrund fur die Nickel-Schicht dient. Das Testchip-Layout ist in der Grosenordnung von Mikrometern gehalten, wobei die vorgesehenen Transistoren nominale Kanalweiten im Bereich von Millimetern aufweisen. Durch die grosen Kanalweiten soll eine elektrische Parallelisierung von CNTs ermoglicht werden, um eine Skalierung des On-Stroms der Transistoren zu erreichen. Auf Basis des neuen Testchip-Layouts, des modifizierten Katalysators und des bekannten CCVD-Prozesses wird auf einem Substrat mit 100 nm Trocken-Oxid eine statistische Untersuchung an uber 1.500 Bauelementen durchgefuhrt. Die untersuchten Transistoren weisen nominale Kanalweiten von 20 µm und 470 µm sowie Langen von 4 µm auf. Diese Untersuchung ergibt eine Korrelation zwischen der nominalen Kanalweite und der Ausbeute an funktionalen Bauelementen bzw. deren Schaltverhalten. Fur die grose Kanalweite werden hohe Ausbeuten, aber nur geringes Schaltverhalten der Transistoren beobachtet. Fur die kleine Kanalweite dagegen wird eine schlechtere Ausbeute erzielt, jedoch weisen die funktionalen Bauelemente ein hohes Schaltverhalten auf. On-Strome von bis zu 3 µA bei Vds = −500 mV und ein Schaltverhalten mit einem On/Off-Verhaltnis von bis zu sieben Grosenordnungen konnen fur beide nominalen Kanalweiten beobachtet werden. Hierbei betragt die geringste ermittelte Unterschwellensteigung 120 mV/dec. Die mit dem neuen Testchip-Layout angestrebte Skalierung des On-Stroms kann derzeit somit bestenfalls eingeschrankt nachgewiesen werden.