Méthodologie de conception système à base de plateformes reconfigurables et programmables

Les travaux presentes dans ce memoire concernent l'exploration de l'espace de conception des architectures SOC pour des applications orientees telecommunication. L'evolution importante des semi-conducteurs a permis l'implementation de systemes complets sur une puce. Cette implementation a ete rendue possible par des methodologies de conception basees sur la reutilisation des composants existants (IP - Intellectual Property) qui, combinees ensemble, constituent le systeme. La differentiation des systemes est obtenue par l'ajout d'IP proprietaires rattachees au systeme. L'apport des technologies classiques basees sur le modele en Y (Y-chart) et les techniques de co-design se sont averees insuffisantes des lors que ces IPs initialement sous forme dure (hard IP) donc non modifiables ont etes proposees dans leur version parametrable (Soft IP), pour garantir un meilleur dimensionnement du systeme. En effet, la modularite des IPs soft par leurs parametrisations, creent un espace d'exploration qui s'avere extremement important et donc inexploitable par des techniques de conception ad hoc ou interactives. Le probleme pose est l'optimisation mathematique des parametres de l'ensemble des IPs soft constituant le SOC. Ce probleme multidimensionnel en performance est aggrave, dans le cadre des SOC pour systemes embarques, par la prise en compte de la consommation d'energie et de la surface en silicium. Le probleme devient alors une optimisation multiobjectifs. Cette these propose une resolution de ce probleme en plusieurs etapes : Dans une premiere etape, des techniques d'exploration pour le dimensionnement d'IP de processeur SuperScalair sont proposees. Ces techniques tiennent compte de trois criteres: performance, consommation d'energie et surface en silicium. Les resultats obtenus par des benchmarks multimedia "MiBench" de taille significative resultent dans un sous ensemble optimal au sens de Pareto, permettant de selectionner une ou plusieurs solutions efficaces pour les applications cibles. La seconde etape est une extension du cadre precedent par couplage de l'exploration multiobjectifs avec une implementation materielle sur circuits FPGA. Elle permet alors une exploration avec materiel dans la boucle. Le principe poursuivi, a l'inverse des explorations effectuees a des niveaux d'abstraction eleves (SystemC), est qu'une exploration est d'autant plus efficace que les valeurs injectees a l'algorithme d'exploration sont proches de la realite. L'autre aspect est que l'exploration par simulation des SOC reste problematique, ceci etant du aux temps prohibitifs de la simulation et que l'execution directe est toujours plus rapide, donc permet des explorations larges et realistes. Cette approche est appliquee au processeur LEON v2.0 de l' ESA sur des circuits Xilinx Virtex-II qui, de par leur reconfigurabilite, permet le chargement de nouvelles configurations lors de l'exploration. Enfin, l'importance des SOC mixtes analogiques/numeriques, nous a pousses a nous interesser a l'optimisation des circuits analogiques et ce, sur le meme principe, mais en utilisant des circuits FPAA (Field Programmable Analog Array) qui permettent la conception et l'implementation d'applications sur circuits analogiques re-programmables. Cette possibilite permet de repondre a une fonctionnalite donnee en testant et explorant de nombreuses configurations, en les implementant physiquement dans un circuit programmable et cela a moindre cout. La these conclut sur les perspectives pouvant decouler des contributions de ce travail sur les methodologies de conception de SOC dans les environnements SOPC.