Studies of SiC power devices potential in power electronics for avionic applications

Mes travaux de these dans les laboratoires SATIE de ENS de Cachan et Ampere de l’INSA de Lyon se sont deroules dans le cadre du projet Gestion OptiMisee de l'Energie (GENOME) pour etudier le potentiel de certains composants de puissance (JFET, MOSFET et BJT) en carbure de silicium (SiC) dans des convertisseurs electroniques de puissance dedies a des applications aeronautiques suite au developpement de l'avion plus electrique. La premiere partie de mes travaux etudie la robustesse de MOSFET et BJT en SiC soumis a des regimes de court circuit. Pour les MSOFET SiC, en soumettant ces transistors a la repetition de plusieurs courts-circuits, nous observons une evolution du courant de fuite de grille qui semble etre un bon indicateur de vieillissement. Nous definissons une energie critique repetitive pour evaluer la robustesse a la repetition de plusieurs courts-circuits. Aucun effet significatif de la temperature ambiante n’a pu etre mis en evidence sur la robustesse des MOSFET et BJT SiC sous contraintes de court-circuit. Pour les MOSFET, nous avons egalement constate une elevation significative du courant de fuite de grille en augmentant de 600V a 750V la tension, ce qui se traduit egalement par une defaillance plus rapide. Apres ouverture des boitiers des MOSFET Rohm ayant presente un court-circuit entre grille et source apres defaillance, on remarque une fusion de la metallisation de source qui vient effectivement court-circuiter grille et source. Dans ce mode de defaillance particulier, le court-circuit entre grille et source auto-protege la puce en lui permettant de s’ouvrir.La deuxieme partie de ce memoire est consacree a l’etude de JFET, MSOFET et BJT SiC en regime d’avalanche. Les JFET de SemiSouth et les BJT de Fairchild presentent une bonne robustesse a l’avalanche. Mais le test d'avalanche revele la fragilite du MOSFET Rohm puisqu’il entre en defaillance avant d’entrer en regime d’avalanche. La defaillance du MOSFET Rohm et sa faible robustesse en regime d’avalanche sont liees a l’activation du transistor bipolaire parasite. Le courant d'avalanche n’est qu’une tres faible partie du courant dans l’inductance et circule du drain/collecteur a la grille/base pour maintenir le transistor en regime lineaire. Une resistance de grille de forte valeur diminue efficacement le courant d'avalanche a travers la jonction drain-grille pour le JFET.La troisieme partie concerne l’etude de la commutation de BJT SiC a tres haute frequence de decoupage. Nous avons dans un premier temps cherche a valider des mesures de pertes par commutation. Apres avoir verifie l'exactitude de la methode electrique par rapport a une methode calorimetrique simplifiee, nous montrons que la methode electrique est adaptee a l’estimation des pertes de commutation mais necessite beaucoup d’attention. En raison de mobilite elevee des porteurs de charge dans le SiC, nous montrons que le BJT SiC ne necessite pas l’utilisation de diode d’anti-saturation. Enfin, aucune variation significative des pertes de commutation n’a pu etre constatee sur une plage de temperature ambiante variant de 25°C a 200°C.La quatrieme partie concentre l’etude du comportement de MOSFET SiC sous contraintes HTRB (High Temperature Reverse Bias) et dans une application diode-less dans laquelle les transistors conduisent un courant inverse a travers le canal, exception faite de la phase de temps mort pendant laquelle c’est la diode de structure qui assurera la continuite du courant dans la charge. Les resultats montrent que la diode interne ne presente aucune degradation significative lors de la conduction inverse des MOSFET. Le MOSFET Cree teste montre une derive de la tension de seuil et une degradation de l’oxyde de grille qui sont plus significatives lors des essais dans l’application diode-less que sous des tests HTRB. La derive de la tension de seuil est probablement due au champ electrique intense regnant dans l’oxyde et aux pieges de charge dans l'oxyde de grille.