MOS 6502はアメリカのモステクノロジーが1975年に発表した8ビット MPU (CPU) である。

1977年に発売されたApple II に搭載されて一躍有名になり、その後PET 2001(1977年1月発表、10月発売)、CBM3032、VIC-1001等、主にコモドール社の製品で採用されていた。日本ではパソコン用のCPUとしての採用例は比較的少ないほうだが、互換CPUがファミリーコンピュータやPCエンジンに採用されている。

## 概要

モトローラのMC6800をモデルに、レジスタセットの簡素化をはかり、多彩なアドレッシングモードと良く練られたパイプライン機構を持ち、同時期に設計された同一程度動作クロックの他CPU (MPU) 群に比べて格段に高速に演算処理を実行できた。レジスタを小さく、少なくし、ハードウェア規模を減らして高速化を図ったのではないかと見られる節がある一方で、以下のような特徴を持つ。

- 0から255番地までのメモリを1バイト少ないコードでアクセスできる(MC6800もゼロページは8ビットのアドレスでダイレクトアドレッシングが可能)
- アドレッシングモードが豊富
  - Xレジスタでインデックストインダイレクト、Yレジスタでインダイレクトインデックストと動作が異なる

当時の競合製品と比較して破格の安値がつけられたことでアメリカのホビーストの間ではポピュラーな存在となった。設計はMC6800によく似ていて、バスが互換のほか、ピン配置も一部を除いて揃っている(完全ではないのは後述の訴訟の影響による)。68系と同様に「MPU」と呼称されることがあるが、MC6800シリーズと違ってバイトオーダはリトルエンディアンである。KIM-1にも搭載された初期バージョンのチップでは、ROR 命令に不具合がありドキュメントに同命令を掲載していなかった。

## 訴訟

モステクノロジーはモトローラからスピンアウトしたチームで、当初に発表したMCS6501で起こったモトローラとの特許係争(ピン配列が完全互換だった問題)もあって、1976年に資金難から、コモドール傘下のコモドールSemiconductor Group (CSG) となっていたが、ICのマーキングにはMOSブランドがしばらく使用されていた。同社は1994年にコモドールごと倒産した(モステクノロジー社はMostek社とは別の会社である)。セカンドソースは多社にわたるが、ロックウェル・インターナショナル (Rockwell international) 社やウェスタンデザインセンター(Western Design Center、1977年にモステクノロジーのメンバーがスピンアウトした会社)、Synertek、GTEなどがあり、モステクノロジーの後を引き継ぐ形になっている。

最初、NMOSプロセスで生産されたが、後にロックウェルとウエスタンデザインセンターからCMOS版の65C02が登場した。65C02では、STZ(値$00のストア)やBRA(無条件相対分岐)といった命令が追加され、6502にあったバグが修正されたが、つくられた65C02の拡張命令のコードは両者で異なっていた。

周辺チップとしては、6502用のタイミングにあわせた6521(6821互換)PIAや6522、6551 (ACIA) などが用意されていた。

## 6502のレジスタセット

- 6502のレジスタはPCが16ビットであることを除き、すべて8ビットである。
- スタックポインタも上位8ビットが$01に固定されており、スタック領域としては第1ページ(アドレス範囲 $0100 - $01FF)の256バイトのみが使用可能。

## 命令セット

- 命令はバイト単位で、1 - 3 バイトの可変長命令である。
- 主な命令内容は以下の通り
  - メモリまたはイミディエイト値からレジスタへのロード
  - レジスタからメモリへのストア
  - レジスタ値を別のレジスタへ転送(コピー)
  - Aレジスタを用いた次の処理
    - 加算
    - 減算
    - ビット論理演算
    - 比較演算
  - 絶対番地による無条件分岐
  - サブルーチン分岐・リターン
  - Pレジスタ値による相対番地への条件分岐
  - スタックへのプッシュ・プル
  - Pレジスタへのセット・クリア
- 加減算命令は、必ずキャリーを伴って行われるため、単に2値の加減算を行う場合には、必ずCLCまたはSEC命令でキャリーを初期化する必要がある。
- リセット直後は$FFFC番地に格納されたアドレス(RSTベクタ)から増加する方向に実行が行われる。また、スタックポインタはアドレスが減少する方向に自動的に減算されるため、スタックはメモリ下位番地に向かって伸びる。
- アセンブリ言語において、ニーモニックは必ず3 文字で表記される。
- 豊富なアドレッシングモードを持つ。
- A,P以外のレジスタをスタックに直接プッシュ・プルする命令はない。
- インデックスレジスタの値は+1,-1できるが、算術・論理演算に使用する命令はない。

### 主なアドレッシングモード

主なアドレッシングモード

| 呼称 | 記述 | 説明 |
| --- | --- | --- |
| イミディエイト | #nn | 直接8 ビットの値を指定する。 |
| アブソリュート | nnnn | 直接16 ビットの番地を指定する。 |
| ゼロページ | nn | ゼロページの番地を下位8ビットで指定する。 |
| リラティブ | nn | 命令直後から-128 - +127の範囲の相対番地を指定する。 |
| ゼロページ・インデックストX | nn,X | ゼロページの番地にXレジスタの値を加算した番地を指定する。 |
| ゼロページ・インデックストY | nn,Y | ゼロページの番地にYレジスタの値を加算した番地を指定する。 |
| アブソリュート・インデックストX | nnnn,X | 絶対番地にXレジスタの値を加算した番地を指定する。 |
| アブソリュート・インデックストY | nnnn,Y | 絶対番地にYレジスタの値を加算した番地を指定する。 |
| インデックストX・インダイレクト | (nn,X) | ゼロページ・インデックストXで指定される番地に格納された16 ビット値を指定する。 |
| インダイレクト・インデックストY | (nn),Y | ゼロページの指定番地に格納された16 ビット値に、Yレジスタの値を加算した番地を指定する。 |

ただし、nには16進1桁の数値を指定する。

- ゼロページではアブソリュートより命令のコード数が1バイト少なくなり、所要サイクル数も変化する。
- MC6800シリーズは「16 ビットインデックス値+8 ビット定数」になるのに対して、6502はインデックスレジスタが2 つで「16 ビット絶対番地+8 ビットインデックス値」になっているのが最大の違いとなっている。比較すると、インデックスレジスタの重要性が増す代わりに、ポインタを扱うのは難しくなっている。

## 割り込み

6502の割り込み処理は三種類ある。それぞれの割り込みにつき、所定のアドレスに割り込み処理ルーチンの先頭アドレスが記載されており、割り込みが入るとそこへ制御を移す。割り込み処理ルーチンを終了して元のルーチンに復帰するにはRTI 命令 (`0x40`) を使用する。

割り込み処理 一覧

| $XXXX | 割り込み名 | 詳細 | 優先順位 |
| --- | --- | --- | --- |
| $FFFA | NMI | 制御不能の強制割り込み。間隔はシステムに依存 | 2 |
| $FFFC | RESET | 開始時のみ発動 | 1 |
| $FFFE | IRQ/BRK | BRK 命令 (`0x00`) 時に発動 | 3 |

## 互換CPU

なお、ARM (Acorn RISC Machine) の設計は6502を参考に行われたとされることがあるが、設計者らは6502を参考に設計を行ったわけではない。ARMの命令セットを設計したソフィー・ウィルソンは、6502とARMにはほとんど共通点がないと述べている。別のインタビューでは、(メインメモリをVRAMとしても使っている当時のパソコンの設計では)メモリアクセスが比較的に高性能であり、6502はそれを利用するバランスがすぐれていた、という事のみ言及している。