使われる場面によってはレジスタ(register)ともいう。コンピュータの主記憶装置やキャッシュメモリ、レジスタを構成する基本回路の一つである。組合わせ回路を単なる組合わせ論理を実現する回路としてでなく、入力に対して遅延した出力を入力側へフィードバックすることで情報の保持を実現し、順序回路とする所に特徴がある。これは組み合わせ回路では一般にネガティブな性質とされる入力信号に対する出力信号の遅延をフィードバック・ループを構成することで逆に利用しているところが興味深い。その構造は継電器(リレー)を用いた自己保持回路(セルフホールド回路)にも類似している。フリップフロップはその構造上揮発性である。即ち情報は通電中のみ保持され、電源が遮断されると保持していた情報は失われる。フリップフロップで構成するRAMをSRAMと呼ぶ。ラッチの一種(エッジトリガータイプのラッチをフリップフロップ)とすることもあるが、セット・リセットとトランスペアレントタイプのみをラッチとすることもあり(タイプについてはラッチの項目を参照)、また、エッジトリガタイプを同期式フリップフロップ、セット・リセットとトランスペアレントタイプを非同期式フリップフロップ、などとすることもある。得失.このような性質から近年では、比較的小容量であっても高速性が求められる揮発性RAM領域においては、フリップフロップベースのSRAMをCPUのレジスタや、アドレスカウンタ回路と組み合わせ高速なバースト転送を行うことが可能なキャッシュメモリやDSP分野などに採用し、その一方で比較的低速であっても大容量が求められる一般的な揮発性RAM領域においては主にDRAMを利用するといったように、それぞれの特長を活かした使い分けが行われている。回路の種類.表で「禁止」とした状態の入力とした場合の動作は一般に不定である。内部の実装方法によっては意図的に利用できる場合もあるが、集積された機能IC等で最も扱いが厳しい場合は、そのような入力にすることは禁止されている場合もあるので、ここでは安全側として「禁止」とした。詳細はラッチ回路の記事のSRラッチに関する記述を参照すること。JK型フリップフロップ.名前の由来は不明である。JK型フリップフロップの内部回路の構成図と真理値表を示す。プリセットとクリア.