我的设计是基于一个说明JTAG相对于VDD(1)的规范.8V)，但是现在我们已经发现JTAG实际上是相对于VDDQ (1.5V). It’s a fairly significant board spin to change this; what do I risk by leaving the design as-is? 我假设规范仍然是VDDQ + 0.3V = 1.8V，但对于CMOS部件，我无法保证它在转换时不会超过这个值.
你的特殊板设计不应该成为主要关注的原因. 无论VDDQ电压如何，引脚都可以处理VDD电压.