Intel Arria V 裝置在每個子銀行最多支援兩個獨立的 ALTLVDS 介面。所以，舉例來說，只要 LVDS 通道未交錯，您可在銀行 8A 中放置兩個 ALTLVDS 介面，由兩種不同的 PLL 驅動。
如果您違反此限制，您將會在專案編譯期間收到錯誤訊息。
此條件列于「Arria V 裝置手冊第 1 冊：裝置介面與整合」、「True LVDS 緩衝Arria V 裝置」零件中。