Devido a um problema no PHY Lite para interfaces paralelas Intel Arria 10 FPGA IP, os sinais do strobe_out e strobe_out_n são colocados em pinos não adjacentes quando você selecionar strobes complementares e compilar o projeto sem atribuições de localização de pinos.
Para contornar esse problema, atribua os locais dos pinos da strobe_out e strobe_out_n sinais, colocando-os nos pinos DQS/DQSn adjacentes.