인텔 Arria 10 장치에서 저지연 10G MAC IP 코어를 사용할 때 지터를 최소화하려면 참조 클럭 네트워크를 거치지 않고 참조 클럭 버퍼에서 직접 입력 참조 클럭을 소싱할 수 있도록 고급 전송(ATX) 위상 잠금 루프(PLL) 및 분수 PLL(fPLL)을 배치하는 것이 중요합니다.
최상의 지터 성능을 위해 인텔은 참조 클럭을 전송 PLL에 최대한 가깝게 배치할 것을 권장합니다.
동일한 트랜시버 뱅크에서 전용 참조 클럭 핀을 사용합니다.
각 트랜시버 뱅크에서 2개의 전용 참조 클록(refclk) 핀을 사용할 수 있습니다. 하단 refclk 핀은 하단 ATX PLL, fPLL 및 CMU PLL에 직접 공급합니다. 상단 refclk 핀은 상단 ATX PLL, fPLL 및 CMU PLL에 직접 공급됩니다. 위치 제약 조건을 사용하여 ATX PLL 및 fPLL이 선택한 전용 refclk 핀 위치와 정렬된 최적의 상단 또는 하단 위치에 있는지 확인합니다.