インテル Quartus Prime ソフトウェア・バージョン 17.1 の問題により、外部 PLL LVDS モードの IOPLL IP を生成すると、2 つのlvds_clkおよび出力ポートをロードします。
イネーブル LVDS_CLK/LOADEN0 オプションがオンの場合、RTL には正しく 5 つの出力ポートが含まれています。
この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディション / スタンダード・エディションのバージョン 19.3 以降で修正されています。