高速インテル リードソロモン FPGA IP コアの RTL ソース生成に問題があるため、Hyper-optimization'パラメーターを [高] に設定すると、IP は入力データペイロードに不正なチェックシンボルセットを生成します。
この問題を回避するには、Hyper-optimizationパラメーターを低'に設定します。
この問題は、今後の高速インテル リードソロモン FPGA IP コアのリリースで修正される予定です。