En raison d’un problème avec la génération RTL source du processeur Intel Reed Solomon FPGA cœur IP, si le paramètre «Hyper-optimization» est réglé sur « High »(Élevé),l’IP génère un ensemble incorrect de symboles de vérification pour la charge utile de données entrante.
Pour contourner ce problème, définissez le paramètre «Hyper-optimisation» sur « Low »(Faible).
Ce problème est prévu pour être résolu sur une prochaine version du processeur Intel Reed Solomon FPGA IP Core.