Compared to the instructions given to a complex instruction set computer (CISC), a RISC computer might require more machine code in order to accomplish a task because the individual instructions perform simpler operations.
Berbeda dengan instruksi yang diberikan ke komputer set instruksi kompleks (CISC), dengan komputer RISC, tugas mungkin memerlukan lebih banyak instruksi (kode) untuk mewujudkan tugas, karena instruksi individu ditulis dalam kode yang lebih sederhana.
The goal is to offset the need to process more instructions by increasing the speed of each instruction, in particular by implementing an instruction pipeline, which may be simpler to achieve given simpler instructions.
Tujuannya adalah untuk mengimbangi kebutuhan untuk memproses lebih banyak instruksi dengan meningkatkan kecepatan setiap instruksi, khususnya, mengimplementasikan pipa instruksi mungkin
The key operational concept of the RISC computer is that each instruction performs only one function (e.g., copy a value from memory to a register).
Konsep operasional utama dari komputer RISC adalah bahwa setiap instruksi hanya melakukan satu fungsi (misalnya menyalin nilai dari memori ke register).
The design of the CPU allows RISC computers few simple addressing modes and predictable instruction times that simplify design of the system as a whole.
Desain CPU memungkinkan komputer RISC beberapa mode pengalamatan sederhana dan waktu instruksi yang dapat diprediksi yang menyederhanakan desain sistem secara keseluruhan.
The conceptual developments of the RISC computer architecture began with the IBM 801 project in the late 1970s, but these were not immediately put into use.
Perkembangan konseptual arsitektur komputer RISC dimulai dengan proyek IBM 801 pada akhir 1970-an, tetapi konsep ini tidak segera digunakan.
Designers in California picked up the 801 concepts in two seminal projects, Stanford MIPS and Berkeley RISC.
Desainer di California mengambil konsep IBM 801 ke 2 proyek terpisah, Stanford MIPS dan Berkeley RISC.
These were commercialized in the 1980s as the MIPS and SPARC systems.
Mereka dikomersialkan pada 1980-an sebagai sistem MIPS dan SPARC.
IBM eventually produced RISC designs based on further work on the 801 concept, the IBM POWER architecture, PowerPC, and Power ISA.
IBM akhirnya memproduksi desain RISC berdasarkan karya lebih lanjut pada konsep IBM 801, yaitu arsitektur set instruksi IBM POWER, PowerPC, dan Power ISA.
As the projects matured, many similar designs, produced in the mid-to-late 1980s and early 1990s, such as ARM, PA-RISC, and Alpha, created central processing units that increased the commercial utility of the Unix workstation and of embedded processors in the laser printer, the router, and similar products.
Ketika proyek-proyek matang, banyak desain serupa diproduksi pada akhir 1980-an hingga awal 1990-an, menciptakan unit pemrosesan pusat yang meningkatkan utilitas komersial stasiun kerja Unix dan prosesor tertanam di pencetak laser, perute, dan produk serupa.
The varieties of RISC processor design include the ARC processor, the DEC Alpha, the AMD Am29000, the ARM architecture, the Atmel AVR, Blackfin, Intel i860, Intel i960, LoongArch, Motorola 88000, the MIPS architecture, PA-RISC, Power ISA, RISC-V, SuperH, and SPARC.
Terdapat beberapa arsitektur RISC lainnya, seperti prosesor ARC, AMD Am29000, LoongArch, Blackfin, Intel i860 dan i960, dan Motorola 88000.
A number of systems, going back to the 1960s, have been credited as the first RISC architecture, partly based on their use of the load–store approach.
Sejumlah sistem pada tahun 1960-an, telah dikreditkan sebagai arsitektur RISC pertama, sebagian didasarkan pada penggunaan pendekatan muat dan simpan.
The term RISC was coined by David Patterson of the Berkeley RISC project, although somewhat similar concepts had appeared before.
Istilah RISC diciptakan oleh David Patterson dari proyek Berkeley RISC, meskipun konsep yang agak mirip telah muncul sebelumnya.
The CDC 6600 designed by Seymour Cray in 1964 used a load–store architecture with only two addressing modes (register+register, and register+immediate constant) and 74 operation codes, with the basic clock cycle being 10 times faster than the memory access time.
CDC 6600 yang dirancang oleh Seymour Cray pada tahun 1964 menggunakan arsitektur muat dan simpan dengan hanya 2 mode pengalamatan (register+register, dan register+konstanta langsung) dan 74 kode operasi, dengan siklus jam dasar 10 kali lebih cepat daripada waktu akses memori.
Partly due to the optimized load–store architecture of the CDC 6600, Jack Dongarra says that it can be considered a forerunner of modern RISC systems, although a number of other technical barriers needed to be overcome for the development of a modern RISC system.
Sebagian karena arsitektur muat dan simpan yang dioptimalkan dari CDC 6600, Jack Dongarra mengatakan bahwa itu dapat dianggap sebagai pelopor sistem RISC modern, meskipun sejumlah hambatan teknis lainnya perlu diatasi untuk pengembangan sistem RISC modern.
Michael J. Flynn views the first RISC system as the IBM 801 design, begun in 1975 by John Cocke and completed in 1980.
Michael J. Flynn memandang sistem RISC pertama sebagai desain IBM 801, dimulai pada tahun 1975 oleh John Cocke dan selesai pada tahun 1980.
they calculated that the CPU required performance on the order of 12 million instructions per second (MIPS), compared to their fastest mainframe machine of the time, the 370/168, which performed at 3.5 MIPS.
Untuk mencapai tujuan peralihan 300 panggilan per detik (1 juta per jam), mereka menghitung bahwa CPU membutuhkan kinerja pada urutan 12 MIPS, dibandingkan dengan mesin mainframe tercepat mereka saat itu, 370/168 yang bekerja pada 3,5 MIPS.
The design was based on a study of IBM's extensive collection of statistics gathered from its customers.
Desain ini didasarkan pada studi tentang koleksi statistik IBM yang luas pada platform mereka yang ada.
This suggested that additional registers would improve performance.
Ini menunjukkan bahwa register tambahan akan lebih meningkatkan kinerja.
Instead, they selected the fastest version of any given instruction and then constructed small routines using it.
Sebaliknya, mereka memilih versi tercepat dari setiap instruksi yang diberikan dan kemudian membangun rutinitas kecil menggunakan instruksi tersebut.
This suggested that the majority of instructions could be removed without affecting the resulting code.
Ini menunjukkan bahwa sebagian besar instruksi dapat dihapus tanpa memengaruhi kode yang dihasilkan.
These two conclusions worked in concert; removing instructions would allow the instruction opcodes to be shorter, freeing up bits in the instruction word which could then be used to select among a larger set of registers.
Kedua kesimpulan ini bekerja bersama; menghapus instruksi akan memungkinkan kode instruksi menjadi lebih pendek, membebaskan bit dalam instruksi yang kemudian dapat digunakan untuk memilih di antara satu set register yang lebih besar.
The telephone switch program was canceled in 1975, but by then the team had demonstrated that the same design would offer significant performance gains running just about any code.
Program saklar telepon dibatalkan pada tahun 1975, tetapi pada saat itu tim telah menunjukkan bahwa desain yang sama akan menawarkan keuntungan kinerja yang signifikan berjalan hampir di semua kode.
In simulations, they showed that a compiler tuned to use registers instead of operating directly on memory would run code about three times as fast as traditional designs.
Dalam simulasi, mereka menunjukkan bahwa penyusun disetel untuk menggunakan register sedapat mungkin akan menjalankan kode sekitar 3 kali lebih cepat dari desain tradisional.
Somewhat surprisingly, the same code would run about 50% faster even on existing machines due to the improved register use.
Agak mengejutkan, kode yang sama akan berjalan sekitar 50% lebih cepat bahkan pada mesin yang ada karena penggunaan register yang ditingkatkan.
In practice, their experimental PL/8 compiler, a slightly cut-down version of PL/I, consistently produced code that ran much faster on their existing mainframes.
Dalam praktiknya, penyusun PL/8 eksperimental mereka, versi PL/1 yang sedikit dipotong, secara konsisten menghasilkan kode yang berjalan jauh lebih cepat pada komputer bingkai utama mereka.
A 32-bit version of the 801 was eventually produced in a single-chip form as the IBM ROMP in 1981, which stood for 'Research OPD [Office Products Division] Micro Processor'.
Versi 32-bit dari IBM 801 akhirnya diproduksi dalam bentuk chip tunggal sebagai IBM ROMP pada tahun 1981.
It was also used as the CPU in the IBM RT PC in 1986, which turned out to be a commercial failure.
CPU ini dirancang untuk tugas "mini", dan juga digunakan dalam IBM RT PC pada tahun 1986, yang ternyata merupakan kegagalan komersial.
Although the 801 did not see widespread use in its original form, it inspired many research projects, including ones at IBM that would eventually lead to the IBM POWER architecture.
Tetapi 801 mengilhami beberapa proyek penelitian, termasuk yang baru di IBM yang pada akhirnya akan mengarah pada arsitektur set instruksi IBM POWER.
This coincided with new fabrication techniques that were allowing more complex chips to come to market.
Ini bertepatan dengan teknik fabrikasi baru yang memungkinkan chip yang lebih kompleks untuk datang ke pasar.
The Zilog Z80 of 1976 had 8,000 transistors, whereas the 1979 Motorola 68000 (68k) had 68,000.
Zilog Z80 tahun 1976 memiliki 8.000 transistor, sedangkan Motorola 68000 (68k)
These newer designs generally used their newfound complexity to expand the instruction set to make it more orthogonal.
Desain yang lebih baru ini umumnya menggunakan kompleksitas yang baru ditemukan untuk memperluas set instruksi untuk membuatnya lebih ortogonal.
Most, like the 68k, used microcode to do this, reading instructions and re-implementing them as a sequence of simpler internal instructions.
Sebagian besar desain, seperti 68k, menggunakan kode mikro untuk melakukan ini, membaca instruksi dan menerapkannya kembali sebagai urutan instruksi internal yang lebih sederhana.
In the 68k, a full 1⁄3 of the transistors were used for this microcoding.
Pada 68k, 1/3 transistor penuh digunakan untuk pengkodean mikro ini.
In 1979, David Patterson was sent on a sabbatical from the University of California, Berkeley to help DEC's west-coast team improve the VAX microcode.
Pada tahun 1979, David Patterson dikirim cuti panjang dari University of California, Berkeley untuk membantu tim pantai barat DEC meningkatkan kode mikro VAX.
Patterson was struck by the complexity of the coding process and concluded it was untenable.
Patterson dikejutkan oleh kompleksitas proses pengkodean dan menyimpulkan itu tidak dapat dipertahankan.
He first wrote a paper on ways to improve microcoding, but later changed his mind and decided microcode itself was the problem.
Dia pertama kali menulis makalah tentang cara meningkatkan pengkodean mikro, tetapi kemudian berubah pikiran dan memutuskan kode mikro itu sendiri adalah masalahnya.
With funding from the DARPA VLSI Program, Patterson started the Berkeley RISC effort.
Dengan dana dari Program DARPA VLSI, Patterson memulai upaya Berkeley RISC.
The program, practically unknown today, led to a huge number of advances in chip design, fabrication, and even computer graphics.
Program ini, secara praktik tidak diketahui hari ini, menyebabkan sejumlah besar kemajuan dalam desain chip, fabrikasi, dan bahkan grafis komputer.
Considering a variety of programs from their BSD Unix variant, the Berkeley team found, as had IBM, that most programs made no use of the large variety of instructions in the 68k.
Mempertimbangkan berbagai program dari varian BSD Unix mereka, tim Berkeley menemukan, seperti halnya IBM, bahwa sebagian besar program tidak menggunakan berbagai macam instruksi di 68k.
Patterson's early work pointed out an important problem with the traditional "more is better" approach; even those instructions that were critical to overall performance were being delayed by their trip through the microcode.
Pekerjaan awal David Patterson menunjukkan masalah penting dengan pendekatan tradisional yang lebih baik; bahkan instruksi yang sangat penting untuk eseluruhank inerja tertunda oleh perjalanan mereka melalui mkode mikro Jika kode mikro dihapus, maka program akan berjalan lebih cepat.
These studies suggested that, even with no other changes, one could make a chip with 1⁄3 fewer transistors that would run faster.
, seseorang dapat membuat chip dengan 1/3 transistor lebih sedikit yang akan berjalan lebih cepat.
It was also discovered that, on microcoded implementations of certain architectures, complex operations tended to be slower than a sequence of simpler operations doing the same thing.
Ditemukan juga bahwa pada implementasi berkode mikro dari arsitektur tertentu, operasi yang kompleks cenderung lebih lambat daripada urutan operasi yang lebih sederhana melakukan hal yang sama.
This was in part an effect of the fact that many designs were rushed, with little time to optimize or tune every instruction; only those used most often were optimized, and a sequence of those instructions could be faster than a less-tuned instruction performing an equivalent operation as that sequence.
Ini sebagian merupakan efek dari fakta bahwa banyak desain terburu-buru, dengan sedikit waktu untuk mengoptimalkan atau menyetel setiap instruksi; hanya yang paling sering digunakan yang dioptimalkan, dan urutan instruksi tersebut bisa lebih cepat daripada instruksi yang kurang disetel melakukan operasi yang setara dengan urutan itu.
One infamous example was the VAX's INDEX instruction.
Salah satu contoh yang terkenal adalah instruksi INDEX VAX.
The Berkeley work also turned up a number of additional points.
Pekerjaan Berkeley juga menghasilkan sejumlah poin tambahan.
Among these was the fact that programs spent a significant amount of time performing subroutine calls and returns, and it seemed there was the potential to improve overall performance by speeding up these calls.
Di antaranya adalah kenyataan bahwa program menghabiskan banyak waktu melakukan panggilan dan pengembalian subrutin, dan tampaknya ada potensi untuk meningkatkan kinerja secara keseluruhan dengan mempercepat panggilan tersebut.
This led the Berkeley design to select a method known as register windows, which can significantly improve subroutine performance, although at the cost of some complexity.
Hal ini menyebabkan desain Berkeley untuk memilih metode yang dikenal sebagai jendela register yang secara signifikan dapat meningkatkan kinerja subrutin meskipun dengan biaya beberapa kompleksitas.
They also noticed that the majority of mathematical instructions were simple assignments; only 1⁄3 of them actually performed an operation like addition or subtraction.
Mereka juga memperhatikan bahwa sebagian besar instruksi matematika adalah tugas sederhana, hanya 1/3 dari mereka yang benar-benar melakukan operasi seperti penambahan atau pengurangan.
But when those operations did occur, they tended to be slow.
Namun, ketika operasi tersebut terjadi, mereka cenderung lambat.
This led to far more emphasis on the underlying arithmetic data unit, as opposed to previous designs where the majority of the chip was dedicated to control and microcode.
Hal ini menyebabkan penekanan yang jauh lebih besar pada unit data aritmetika yang mendasarinya, dibandingkan dengan desain sebelumnya di mana sebagian besar chip didedikasikan untuk kendali dan kode mikro.
The resulting Berkeley RISC was based on gaining performance through the use of pipelining and aggressive use of register windowing.
Berkeley RISC yang dihasilkan didasarkan pada peningkatan kinerja melalui penggunaan perpipaan dan penggunaan penjendelaan register yang agresif.
In a traditional CPU, one has a small number of registers, and a program can use any register at any time.
Dalam CPU tradisional, 1 CPU memiliki sejumlah kecil register, dan program dapat menggunakan register apa pun kapan saja.
In a CPU with register windows, there are a huge number of registers, e.g., 128, but programs can only use a small number of them, e.g., eight, at any one time.
Dalam CPU dengan jendela register, ada sejumlah besar register, misalnya 128, tetapi program hanya dapat menggunakan sejumlah kecil dari mereka, misalnya delapan pada satu waktu.
A program that limits itself to eight registers per procedure can make very fast procedure calls: The call simply moves the window "down" by eight, to the set of eight registers used by that procedure, and the return moves the window back.
Sebuah program yang membatasi dirinya untuk delapan register per prosedur dapat membuat panggilan prosedur yang sangat cepat:
The Berkeley RISC project delivered the RISC-I processor in 1982.
Proyek Berkeley RISC mengirimkan prosesor RISC-I pada tahun 1982.
Consisting of only 44,420 transistors (compared with averages of about 100,000 in newer CISC designs of the era), RISC-I had only 32 instructions, and yet completely outperformed any other single-chip design, with estimated performance being higher than the VAX.
Terdiri dari hanya 44.420 transistor (dibandingkan dengan rata-rata sekitar 100.000 dalam desain CISC yang lebih baru pada zaman itu) RISC-I hanya memiliki 32 instruksi, tetapi benar-benar mengungguli desain chip tunggal lainnya.
They followed this up with the 40,760-transistor, 39-instruction RISC-II in 1983, which ran over three times as fast as RISC-I. As the RISC project began to become known in Silicon Valley, a similar project began at Stanford University in 1981.
Mereka melanjutkan proyek mereka dengan RISC-II yang memiliki 40.760 transistor dan 39 instruksi pada tahun 1983, yang berjalan lebih dari tiga kali lebih cepat dari RISC-I. Ketika proyek RISC mulai dikenal di Silicon Valley, proyek serupa dimulai di Stanford University pada tahun 1981.
This MIPS project grew out of a graduate course by John L. Hennessy, produced a functioning system in 1983, and could run simple programs by 1984.
Proyek MIPS ini tumbuh dari kursus pascasarjana oleh John L. Hennessy, menghasilkan sistem yang berfungsi pada tahun 1983, dan dapat menjalankan program sederhana pada tahun 1984.
The MIPS approach emphasized an aggressive clock cycle and the use of the pipeline, making sure it could be run as "full" as possible.
Pendekatan MIPS menekankan siklus jam yang agresif dan penggunaan pipa, memastikannya dapat dijalankan "sepenuh" mungkin.
The MIPS system was followed by the MIPS-X, and in 1984 Hennessy and his colleagues formed MIPS Computer Systems to produce the design commercially.
Sistem MIPS diikuti oleh MIPS-X, dan pada tahun 1984, Hennessy dan rekan-rekannya membentuk MIPS Computer Systems.
The venture resulted in a new architecture that was also called MIPS and the R2000 microprocessor in 1985.
Usaha komersial menghasilkan arsitektur baru yang juga disebut MIPS dan prosesor mikro R2000 pada tahun 1985.
The overall philosophy of the RISC concept was widely understood by the second half of the 1980s and led the designers of the MIPS-X to put it this way in 1987:
Filosofi keseluruhan konsep RISC dipahami secara luas pada paruh kedua tahun 1980-an, dan memimpin para perancang MIPS-X untuk mengatakannya seperti ini pada tahun 1987:
Competition between RISC and conventional CISC approaches was also the subject of theoretical analysis in the early 1980s, leading, for example, to the iron law of processor performance.
Persaingan antara pendekatan RISC dan CISC konvensional juga menjadi subjek analisis teoretis pada awal 1980-an, yang mengarah misalnya ke hukum besi kinerja prosesor.
Since 2010, a new open standard instruction set architecture (ISA), Berkeley RISC-V, has been under development at the University of California, Berkeley, for research purposes and as a free alternative to proprietary ISAs.
Sejak 2010, arsitektur set instruksi (ISA) sumber terbuka baru, RISC-V, telah dikembangkan di University of California, Berkeley, untuk tujuan penelitian dan sebagai alternatif gratis untuk ISA berpemilik.
As of 2014, version 2 of the user space ISA is fixed.
Pada 2014, versi 2 dari ruang pengguna ISA diperbaiki.
The ISA is designed to be extensible from a barebones core sufficient for a small embedded processor to supercomputer and cloud computing use with standard and chip designer–defined extensions and coprocessors.
ISA ini dirancang untuk dapat diperluas dari inti barebone yang cukup untuk prosesor tertanam kecil ke superkomputer dan penggunaan komputasi awan dengan ekstensi dan koprosesor yang standar dan ditentukan oleh desainer chip.
It has been tested in silicon design with the ROCKET SoC, which is also available as an open-source processor generator in the CHISEL language.
ISA ini telah diuji dalam desain silikon dengan SoC ROCKET yang juga tersedia sebagai penghasil prosesor sumber terbuka dalam bahasa CHISEL.
In the early 1980s, significant uncertainties surrounded the RISC concept.
Pada awal 1980-an, ketidakpastian yang signifikan mengelilingi konsep RISC.
One concern involved the use of memory; a single instruction from a traditional processor like the Motorola 68k may be written out as perhaps a half dozen of the simpler RISC instructions.
Salah satu kekhawatiran melibatkan penggunaan memori; Satu instruksi dari prosesor tradisional seperti 68k dapat ditulis sebagai mungkin setengah lusin instruksi RISC yang lebih sederhana.
In theory, this could slow the system down as it spends more time fetching instructions from memory.
Secara teori, ini bisa memperlambat sistem karena menghabiskan lebih banyak waktu untuk mengambil instruksi dari memori.
But by the mid-1980s, the concepts had matured enough to be seen as commercially viable.
Namun, pada pertengahan 1980-an, konsep-konsepnya telah cukup matang untuk
Commercial RISC designs began to emerge in the mid-1980s.
Desain RISC komersial mulai muncul pada pertengahan 1980-an.
The MIPS R2000 was introduced in May 1986, followed shortly thereafter by Hewlett-Packard's PA-RISC in some of their computers.
MIPS R2000 pertama muncul pada Januari 1986, diikuti tak lama kemudian oleh PA-RISC milik Hewlett-Packard di beberapa komputer mereka.
In the meantime, the Berkeley effort had become so well known that it eventually became the name for the entire concept.
Sementara itu, upaya Berkeley telah menjadi begitu terkenal sehingga akhirnya menjadi nama untuk seluruh konsep.
In 1987, Sun Microsystems began shipping systems with the SPARC processor, directly based on the Berkeley RISC-II system.
Pada tahun 1987, Sun Microsystems memulai menjual sistem dengan prosesor SPARC, langsung berdasarkan sistem Berkeley RISC II.
The US government Committee on Innovations in Computing and Communications credits the acceptance of the viability of the RISC concept to the success of the SPARC system.
Komite Inovasi dalam Komputasi dan Komunikasi pemerintah AS memuji penerimaan kelangsungan hidup konsep RISC terhadap keberhasilan sistem SPARC.
The performance of IBM's RISC CPU—only available in the RT PC—was less competitive than others, but the success of SPARC renewed interest within IBM, which released new RISC systems by 1990 and by 1995 RISC processors were the foundation of a $15 billion server industry.
Keberhasilan SPARC memperbarui minat dalam IBM, yang merilis sistem RISC baru pada tahun 1990 dan pada tahun 1995, prosesor RISC menjadi dasar dari industri peladen senilai $15 miliar.
Among the available architectures were the DEC Alpha, AMD Am29000, Intel i860 and i960, Motorola 88000, IBM POWER, and, slightly later, the IBM/Apple/Motorola PowerPC.
Di antaranya adalah DEC Alpha, AMD Am29000, Intel i860 dan i960, Motorola 88000, IBM POWER, dan, sedikit kemudian, Apple/IBM/Motorola PowerPC.
Many of these have since disappeared due to them often offering no competitive advantage over others of the same era.
Banyak dari mereka telah menghilang karena mereka sering tidak menawarkan keunggulan kompetitif di atas yang lain pada era yang sama.
Those that remain are often used only in niche markets or as parts of other systems; of the designs from these traditional vendors, only SPARC and the PowerPC-derived Power ISA have any significant remaining market.
Mereka yang tersisa sering digunakan hanya di pasar kecil atau sebagai bagian dari sistem lain, hanya SPARC dan POWER yang memiliki pasar yang tersisa yang signifikan.
A common misunderstanding of the phrase "reduced instruction set computer" is that instructions are simply eliminated, resulting in a smaller set of instructions.
Kesalahpahaman umum pada kalimat "komputer set instruksi yang disederhanakan" adalah bahwa instruksi cukup dihilangkan, menghasilkan serangkaian instruksi yang lebih kecil.
In fact, over the years, RISC instruction sets have grown in size, and today many of them have a larger set of instructions than many CISC CPUs.
Faktanya, selama bertahun-tahun, set instruksi RISC bertumbuh dalam ukuran, dan kini banyak dari mereka memiliki serangkaian instruksi yang lebih besar daripada banyak CPU CISC.
Some RISC processors such as the PowerPC have instruction sets as large as the CISC IBM System/370, for example; conversely, the DEC PDP-8—clearly a CISC CPU because many of its instructions involve multiple memory accesses—has only 8 basic instructions and a few extended instructions.
Sebaliknya, DEC PDP-8, yang merupakan CPU CISC karena banyak instruksinya melibatkan beberapa akses memori, hanya memiliki 8 instruksi dasar dan beberapa instruksi yang diperluas.
The term "reduced" in that phrase was intended to describe the fact that the amount of work any single instruction accomplishes is reduced—at most a single data memory cycle—compared to the "complex instructions" of CISC CPUs that may require dozens of data memory cycles in order to execute a single instruction.
Istilah "disederhanakan" dalam kalimat itu dimaksudkan untuk menggambarkan fakta bahwa jumlah pekerjaan yang dicapai setiap instruksi tunggal dikurangi, paling banyak satu siklus memori data, dibandingkan dengan "instruksi kompleks" CPU CISC yang mungkin memerlukan puluhan siklus memori data untuk menjalankan satu instruksi.
Another way of looking at the RISC/CISC debate is to consider what is exposed to the compiler.
Cara lain untuk melihat debat RISC/CISC adalah dengan mempertimbangkan apa yang dipaparkan ke penyusun.
In a CISC processor, the hardware may internally use registers and flag bits in order to implement a single complex instruction such as STRING MOVE, but hide those details from the compiler.
Dalam prosesor CISC, perangkat keras dapat secara internal menggunakan register dan bit bendera untuk menerapkan instruksi kompleks tunggal seperti STRING MOVE, tetapi menyembunyikan detail tersebut dari kompiler.
Most RISC architectures have fixed-length instructions and a simple encoding, which simplifies fetch, decode, and issue logic considerably.
Kebanyakan arsitektur RISC memiliki instruksi panjang tetap (biasanya 32 bit) dan pengkodean sederhana, yang menyederhanakan pengambilan, dekode, dan mengeluarkan logika secara signifikan.
One drawback of 32-bit instructions is reduced code density, which is a more adverse characteristic in embedded computing than it is in the workstation and server markets that RISC architectures were originally designed to serve.
Salah satu kelemahan dari instruksi 32-bit adalah berkurangnya kepadatan kode, yang lebih merugikan karakteristik dalam komputasi tertanam daripada di stasiun kerja dan peladen, yang mana arsitektur RISC pada awalnya dirancang.
The SH5 also follows this pattern, albeit having evolved in the opposite direction, having added longer 32-bit instructions to an original 16-bit encoding.
SH5 juga mengikuti pola ini, meskipun telah berevolusi ke arah yang berlawanan, setelah menambahkan instruksi media yang lebih panjang ke pengkodean 16-bit asli.
Other features of RISC architectures include: Far fewer transistors are dedicated to the core logic, which originally allowed designers to increase the size of the register set and increase internal parallelism.
Untuk tingkat kinerja umum tertentu, chip RISC biasanya akan memiliki transistor jauh lebih sedikit yang didedikasikan untuk logika inti yang awalnya memungkinkan desainer untuk meningkatkan ukuran set register dan meningkatkan paralelisme internal.
Many early RISC designs also shared the characteristic of having a branch delay slot, an instruction space immediately following a jump or branch.
Banyak desain RISC awal juga berbagi karakteristik memiliki slot penundaan cabang, ruang instruksi yang segera setelah lompatan atau cabang.
The instruction in this space is executed, whether or not the branch is taken (in other words, the effect of the branch is delayed).
Instruksi di ruang ini dijalankan, apakah cabang diambil atau tidak (dengan kata lain efek cabang tertunda).
This instruction keeps the ALU of the CPU busy for the extra time normally needed to perform a branch.
Instruksi ini membuat ALU CPU sibuk untuk waktu tambahan yang biasanya diperlukan untuk melakukan cabang.
Nowadays, the branch delay slot is considered an unfortunate side effect of a particular strategy for implementing some RISC designs, and modern RISC designs generally do away with it (such as PowerPC and more recent versions of SPARC and MIPS).
Saat ini, slot penundaan cabang dianggap sebagai efek samping yang tidak menguntungkan dari strategi tertentu untuk menerapkan beberapa desain RISC, dan desain RISC modern umumnya menghilangkannya (seperti PowerPC dan versi SPARC dan MIPS yang lebih baru).
Some aspects attributed to the first RISC-labeled designs around 1975 include the observations that the memory-restricted compilers of the time were often unable to take advantage of features intended to facilitate manual assembly coding, and that complex addressing modes take many cycles to perform due to the required additional memory accesses.
Beberapa aspek yang dikaitkan dengan desain berlabel RISC pertama sekitar tahun 1975 termasuk pengamatan bahwa penyusun yang dibatasi memori saat itu sering tidak dapat memanfaatkan fitur yang dimaksudkan untuk memfasilitasi pengkodean perakitan manual, dan bahwa mode pengalamatan yang kompleks membutuhkan banyak siklus untuk dilakukan karena akses memori tambahan yang diperlukan.
It was argued that such functions would be better performed by sequences of simpler instructions if this could yield implementations small enough to leave room for many registers, reducing the number of slow memory accesses.
Dikatakan bahwa fungsi semacam itu akan lebih baik dilakukan dengan urutan instruksi yang lebih sederhana jika ini dapat menghasilkan implementasi yang cukup kecil untuk memberi ruang bagi banyak register, mengurangi jumlah akses memori yang lambat.
In these simple designs, most instructions are of uniform length and similar structure, arithmetic operations are restricted to CPU registers and only separate load and store instructions access memory.
Dalam desain sederhana ini, sebagian besar instruksi memiliki panjang seragam dan struktur yang serupa, operasi aritmetika terbatas pada register CPU dan hanya instruksi muat dan simpan terpisah yang mengakses memori.
These properties enable a better balancing of pipeline stages than before, making RISC pipelines significantly more efficient and allowing higher clock frequencies.
Properti ini memungkinkan penyeimbangan tahap pipa yang lebih baik dari sebelumnya, membuat pipa RISC secara signifikan lebih efisien dan memungkinkan frekuensi jam yang lebih tinggi.
Yet another impetus of both RISC and other designs came from practical measurements on real-world programs.
Namun dorongan lain dari kedua RISC dan desain lainnya berasal dari pengukuran praktis pada program dunia nyata.
Andrew Tanenbaum summed up many of these, demonstrating that processors often had oversized immediates.
Andrew Tanenbaum menyimpulkan banyak dari mereka, menunjukkan bahwa prosesor sering memiliki pendekat yang terlalu besar.
For instance, he showed that 98% of all the constants in a program would fit in 13 bits, yet many CPU designs dedicated 16 or 32 bits to store them.
Misalnya, ia menunjukkan bahwa 98% dari semua konstanta dalam sebuah program akan muat dalam 13 bit, tetapi banyak desain CPU yang didedikasikan 16 atau 32 bit untuk menyimpannya.
This suggests that, to reduce the number of memory accesses, a fixed-length machine could store constants in unused bits of the instruction word itself, so that they would be immediately ready when the CPU needs them (much like immediate addressing in a conventional design).
Ini menunjukkan bahwa, untuk mengurangi jumlah akses memori, mesin panjang tetap dapat menyimpan konstanta dalam bit yang tidak terpakai dari kata instruksi itu sendiri, sehingga mereka akan segera siap ketika CPU membutuhkannya (seperti pengalamatan langsung dalam desain konvensional).
This required small opcodes in order to leave room for a reasonably sized constant in a 32-bit instruction word.
Ini membutuhkan kode operasi kecil untuk meninggalkan ruang bagi konstanta berukuran wajar dalam kata instruksi 32-bit.
Since many real-world programs spend most of their time executing simple operations, some researchers decided to focus on making those operations as fast as possible.
Karena banyak program dunia nyata menghabiskan sebagian besar waktu mereka untuk melakukan operasi sederhana, beberapa peneliti memutuskan untuk fokus pada pembuatan operasi tersebut secepat mungkin.
The clock rate of a CPU is limited by the time it takes to execute the slowest sub-operation of any instruction; decreasing that cycle-time often accelerates the execution of other instructions.
Kecepatan jam CPU dibatasi oleh waktu yang dibutuhkan untuk menjalankan sub-operasi paling lambat dari instruksi apa pun; mengurangi waktu siklus itu sering mempercepat pelaksanaan instruksi lain.
The focus on "reduced instructions" led to the resulting machine being called a "reduced instruction set computer" (RISC).
Fokus pada "instruksi yang dikurangi" menyebabkan mesin yang dihasilkan disebut "komputer set instruksi yang dikurangi/disederhanakan" (RISC).
The goal was to make instructions so simple that they could easily be pipelined, in order to achieve a single clock throughput at high frequencies.
Tujuannya adalah untuk membuat instruksi yang begitu sederhana sehingga mereka dapat dengan mudah disalurkan, untuk mencapai keluaran jam tunggal pada frekuensi tinggi.
Later, it was noted that one of the most significant characteristics of RISC processors was that external memory was only accessible by a load or store instruction.
Kemudian, dicatat bahwa salah satu karakteristik yang paling signifikan dari prosesor RISC adalah bahwa memori eksternal hanya dapat diakses oleh instruksi muat atau simpan.
All other instructions were limited to internal registers.
Semua instruksi lainnya terbatas pada register internal.
This simplified many aspects of processor design: allowing instructions to be fixed-length, simplifying pipelines, and isolating the logic for dealing with the delay in completing a memory access (cache miss, etc.) to only two instructions.
Ini menyederhanakan banyak aspek desain prosesor: memungkinkan instruksi untuk menjadi panjang tetap, menyederhanakan pipa, dan mengisolasi logika untuk menangani keterlambatan dalam menyelesaikan akses memori (kehilangan tembolok, dll) ke hanya dua instruksi.
This led to RISC designs being referred to as load–store architectures.
Hal ini menyebabkan desain RISC disebut sebagai arsitektur muat-simpan.
Some CPUs have been specifically designed to have a very small set of instructions—but these designs are very different from classic RISC designs, so they have been given other names such as minimal instruction set computer (MISC) or transport triggered architecture (TTA).
Beberapa CPU telah dirancang khusus untuk memiliki serangkaian instruksi yang sangat kecil, tetapi desain tersebut sangat berbeda dari desain RISC klasik, sehingga mereka telah diberi nama lain seperti komputer set instruksi minimal (MISC) atau arsitektur terpicu transportasi (TTA).
RISC architectures have traditionally had few successes in the desktop PC and commodity server markets, where the x86-based platforms remain the dominant processor architecture.
Arsitektur RISC secara tradisional memiliki sedikit keberhasilan di PC desktop dan pasar peladen komoditas, di mana platform berbasis x86 tetap menjadi arsitektur prosesor yang dominan.
However, this may change, as ARM-based processors are being developed for higher-performance systems.
Namun, hal ini dapat berubah, karena prosesor berbasis ARM sedang dikembangkan untuk sistem kinerja yang lebih tinggi.
Manufacturers including Cavium, AMD, and Qualcomm have released server processors based on the ARM architecture.
Produsen termasuk Cavium, AMD, dan Qualcomm telah merilis prosesor server berdasarkan arsitektur ARM.
ARM further partnered with Cray in 2017 to produce an ARM-based supercomputer.
ARM selanjutnya bermitra dengan Cray pada tahun 2017 untuk memproduksi superkomputer berbasis ARM.
On the desktop, Microsoft announced that it planned to support the PC version of Windows 10 on Qualcomm Snapdragon-based devices in 2017 as part of its partnership with Qualcomm.
Di desktop, Microsoft mengumumkan bahwa mereka berencana untuk mendukung versi PC Windows 10 pada perangkat berbasis Qualcomm Snapdragon pada tahun 2017 sebagai bagian dari kemitraannya dengan Qualcomm.
These devices will support Windows applications compiled for 32-bit x86 via an x86 processor emulator that translates 32-bit x86 code to ARM64 code.
Perangkat berikut akan mendukung aplikasi Windows yang disusun untuk x86 32-bit melalui emulator prosesor x86 yang menerjemahkan kode x86 32-bit ke kode ARM64.
Apple announced they will transition their Mac desktop and laptop computers from Intel processors to internally developed ARM64-based SoCs called Apple silicon; the first such computers, using the Apple M1 processor, were released in November 2020.
Apple mengumumkan mereka akan mengalihkan komputer desktop dan laptop Mac mereka dari prosesor Intel ke SoC berbasis ARM64 yang dikembangkan secara internal yang disebut silikon Apple; komputer pertama, menggunakan prosesor Apple M1, dirilis pada November 2020.
While early RISC designs differed significantly from contemporary CISC designs, by 2000 the highest-performing CPUs in the RISC line were almost indistinguishable from the highest-performing CPUs in the CISC line.
Sementara desain RISC awal berbeda secara signifikan dari desain CISC kontemporer, pada tahun 2000 CPU berkinerja tertinggi di garis RISC hampir tidak dapat dibedakan dari CPU berkinerja tertinggi di garis CISC.
RISC architectures are now used across a range of platforms, from smartphones and tablet computers to some of the world's fastest supercomputers such as Fugaku, the fastest on the TOP500 list as of November 2020, and Summit, Sierra, and Sunway TaihuLight, the next three on that list.
Arsitektur RISC sekarang digunakan di berbagai perangkat, dari ponsel cerdas dan komputer tablet hingga beberapa superkomputer tercepat di dunia seperti Fugaku, yang tercepat dalam daftar TOP500 per November 2020, dan Summit, Sierra, dan Sunway TaihuLight, tiga berikutnya pada daftar itu.
Examples include: The ARM architecture dominates the market for low-power and low-cost embedded systems (typically 200–1800 MHz in 2014).
Arsitektur ARM menguasai pasar untuk sistem terbenam rendah daya dan rendah harga (biasanya 200-1800 MHz di 2014).
It is used in a number of systems such as most Android-based systems, the Apple iPhone, iPod Touch, iPad, Apple Watch, and Apple TV, Palm, Microsoft Windows Phone (former Windows Mobile / Windows CE), RIM devices, Nintendo Game Boy Advance, DS, 3DS and Switch, Raspberry Pi, etc.
Ini digunakan dalam banyak perangkat seperti perangkat berbasis Android, Apple iPhone dan iPad, Microsoft Windows Phone (dulunya Windows Mobile), perangkat RIM, Nintendo Game Boy Advance, DS, 3DS dan Switch, Raspberry Pi, dll.
Hitachi's SuperH, originally in wide use in the 32X, Saturn, and Dreamcast consoles, now developed and sold by Renesas as the SH4.
SuperH dari Hitachi, yang awalnya banyak digunakan dalam Sega Super 32X, Saturn dan Dreamcast, kini dikembangkan dan dijual oleh Renesas sebagai SH4.
Atmel AVR, used in a variety of products ranging from Xbox handheld controllers and the Arduino open-source microcontroller platform to BMW cars.
Atmel AVR digunakan dalam berbagai produk, mulai dari pengontrol genggam Xbox, pengendali mikro sumber terbuka Arduino, hingga mobil BMW.
RISC-V, the current iteration of Berkeley's open standard RISC ISA, with 32- or 64-bit address spaces, a small core integer instruction set, and an experimental "Compressed" ISA for code density and designed for standard and special-purpose extensions.
RISC-V, ISA Berkeley RISC kelima sumber terbuka, dengan ruang alamat 32-, 64-, atau 128-bit, set instruksi integer inti kecil dengan inti integer diperpanjang dengan titik mengambang, pemrosesan atom dan vektor, ISA "Terkompresi" eksperimental untuk kepadatan kode, diperluas dengan instruksi untuk jaringan, I/O dan pemrosesan data, dan dirancang untuk ekstensi tujuan standar dan khusus.
Some chromebooks use ARM-based platforms since 2012.
Beberapa chromebook menggunakan sistem berbasis ARM sejak 2012.
Apple uses inhouse-designed processors based on the ARM architecture for its lineup of desktop and laptop computers since its transition from Intel processors, and the first such computers were released in November 2020.
Apple menggunakan prosesor buatannya berbasis ARM untuk jajaran komputer desktop dan laptop mereka, sejak beralih dari prosesor Intel, dan komputer pertama mereka dirilis pada November 2020.
Microsoft uses Qualcomm ARM-based processors for its Surface line.
Microsoft menggunakan prosesor berbasis ARM milik Qualcomm untuk jajaran produk Surface mereka.
Hewlett-Packard's PA-RISC, also known as HP-PA (discontinued at the end of 2008).
PA-RISC dari Hewlett-Packard, juga dikenal sebagai HP-PA, kini dihentikan produksinya pada akhir 2008.
Alpha, used in single-board computers, workstations, servers and supercomputers from Digital Equipment Corporation, then Compaq and finally Hewlett-Packard (HP)(discontinued as of 2007).
Alpha digunakan dalam komputer papan tunggal, stasiun kerja, peladen dan superkomputer dari Digital Equipment Corporation, kemudian Compaq, dan akhirnya Hewlett-Packard (dihentikan pada 2007).
RISC-V, the fifth Berkeley RISC ISA, with 64- or 128-bit address spaces, and the integer core extended with floating point, atomics and vector processing, and designed to be extended with instructions for networking, I/O, and data processing.
RISC-V, ISA Berkeley RISC kelima sumber terbuka, dengan ruang alamat 32-, 64-, atau 128-bit, set instruksi integer inti kecil dengan inti integer diperpanjang dengan titik mengambang, pemrosesan atom dan vektor, ISA "Terkompresi" eksperimental untuk kepadatan kode, diperluas dengan instruksi untuk jaringan, I/O dan pemrosesan data, dan dirancang untuk ekstensi tujuan standar dan khusus.
A specification for a 64-bit superscalar design, "Rocket", is available for download.
Desain superskalar 64-bit, "Rocket", tersedia untuk diunduh.