INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
H- Études comparatives 1- Tensio-actif TA1 de type alkylglucoside d’au moins un alcool gras saturé en C10-C16 : Comparaison lauryl glucoside et décyl glucoside (toutes choses étant égales par ailleurs)
Pal-KTTKS Pal-GHK Formation d’une suspension à T0 de particules submicroniques (D50 Stabilité dans le temps à TA Formation d’une suspension à T0 de particules submicroniques Stabilité dans le temps à TA Lauryl glucoside Oui pH = 5,26 D50(µm) = 0,254 Peptide encapsulé = 100 ppm Oui (12 mois) pH = 5,98 D50(µm) = 0,276 Peptide encapsulé = 89 ppm Oui pH = 5,20 D50(µm) = 0,250 Peptide encapsulé = 77 ppm Oui (3 mois) pH = 6,11 D50(µm) = 0,243 Peptide encapsulé = 100 ppm Décyl glucoside Oui pH = 4,87 D50(µm) = 0,325 Peptide encapsulé = 69 ppm Oui (3 mois) pH = 4,94 D50(µm) = 0,363 Peptide encapsulé = 83 ppm Oui pH = 4,98 D50(µm) = 0,274 Peptide encapsulé = 91,5 ppm Oui (3 mois) pH = 5,08 D50(µm) = 0,319 Peptide encapsulé = 78 ppm
Les deux tensioactifs permettent également de bien d’obtenir une suspension de particules acceptables en termes de taille de particules (D50<0,6 µm) et en termes de stabilité dans le temps (au moins 3 mois).
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION Le document WO2022023630 révèle que la formation d’un substrat final du type semiconducteur sur isolant comprenant une couche de piégeage de charge et une couche diélectrique épaisse (supérieure à 200 nm selon ce document) est particulièrement délicate. Selon l’introduction de ce document, il est industriellement préférable de placer cette couche diélectrique sur le substrat support du substrat final, et la couche diélectrique, en oxyde de silicium, peut être obtenue par oxydation d’une portion superficielle de la couche de piégeage de charges électriques. L’étape d’oxydation tend à déformer le substrat support et à faire apparaître une courbure importante (désignée par le terme anglais "bow" dans la terminologie employée dans le domaine des semi-conducteurs qui est défini comme l'écart entre un point central de la surface médiane du substrat par rapport à un plan de référence). Cette courbure est généralement mesurée par interférométrie, par exemple à l’aide d’un équipement du type WaferSight™ fournie par la société KLA. La présence d’une telle courbure rend délicate l’étape de report de la couche supérieure du substrat, et plus généralement la manipulation du substrat support dans la ligne de production par des équipements conventionnels. On chercher généralement à limiter cette courbure à moins de 60 micromètres ou, de préférence à moins de 40 micromètres, pour un substrat en forme de disque présentant un diamètre de 300 mm.
Par ailleurs, il est essentiel dans de nombreuses applications que la surface exposée de la couche supérieure soit très lisse, et présentant une rugosité bien inférieure à 0,5 nm en mesure quadratique moyenne sur un champ de mesure en force atomique de 30 micromètres par 30 micromètres. Pour obtenir une couche supérieure présentant une telle rugosité, il est connu d’appliquer au substrat, après le report de la couche supérieure sur le substrat support, un ou une pluralité de recuit(s) thermique(s) dans des atmosphères neutre ou réductrice.
Il peut s’agir de recuit dit « rapide » (« rapid thermal anneal » selon l’expression anglo-saxonne consacrée) consistant à exposer la surface exposée de la couche supérieure à l’atmosphère de recuit en température pendant un temps très court, inférieure à 2 minutes. L’atmosphère neutre ou réductrice de la chambre de recuit est brutalement réchauffée à la température de traitement qui peut atteindre 1200°C, puis refroidie au cours de rampes de chauffage/refroidissement pouvant excéder 50°/s. Pendant ce traitement, le substrat est maintenu par sa face arrière dans la chambre du four, sur une pluralité de pointes d’un support. La demanderesse a toutefois observé que ce type de recuit est générateur de lignes ou de plans de dislocations aux points de contact du substrat avec le support. Ces lignes ou plans de dislocations proviennent de contraintes thermiques et des contraintes gravitationnelles que subit ce substrat au cours de l’excursion thermique très rapide qu’il subit. Elles rendent le substrat parfois impropre à son utilisation dans les étapes suivantes de fabrication de composants microélectroniques ou, pour le moins, peuvent conduire à former des composants non fonctionnels lorsque ceux-ci sont disposés au droit de ces défauts.
Alternativement au recuit rapide, on peut appliquer au cours de l’étape de finition de la préparation du substrat un recuit long, souvent désigné par le vocable anglo-saxon « batch anneal » dans le domaine, car les substrats sont généralement placés en lot dans la chambre du four, dans un arrangement horizontal ou vertical. L’atmosphère de la chambre est progressivement élevée, dans des rampes douces de quelques degrés par minutes pour atteindre une température de traitement typiquement de l’ordre de 1100°C. Le traitement est poursuivi pendant une durée étendue à cette température, de l’ordre de quelques minutes à plusieurs heures. La douceur des rampes permet de limiter les contraintes thermiques subit par le substrat et limite l’apparition des lignes ou plans de dislocations observés à l’issue d’un traitement thermique rapide.
La demanderesse a observé, comme cela est rapporté sur le graphe de la , que la courbure du substrat (en ordonné sur ce graphe) qui est engendrée par la courbure du substrat support après l’oxydation de la couche de piégeage pouvait être compensée en exposant le substrat au cours de l’étape de finition à une température élevée (abscisse du graphe), strictement supérieure à 1050°C pour faire décroitre cette courbure sous les 40 micromètres et s’approcher des 1100°C pour passer sous les 30 micromètres de courbure. Sur le graphe de la , les données collectées à 1050°C, 1075°C et 1100°C ont été obtenues à l’issue de recuits longs, les données collectées à 1200°C ont été obtenues à l’issue de recuits rapides.
La demanderesse a également observé que la rugosité de la surface exposée de la couche supérieure du substrat avait tendance à se dégrader avec l’augmentation de la température lorsque la couche diélectrique (formée par oxydation de la couche de piégeage du support) présente une épaisseur supérieure à 200 nm. Cela est révélé sur les mesures reportées dans le graphe dans la qui rapporte la rugosité de la surface exposée de la couche supérieure (mesuré par force atomique sur un champ de mesure de 30 micromètres par 30 micromètres) au centre (repère « C ») et en bord (repère « B »), pour des températures croissantes de recuit. Ces recuits ont été mené sur des substrats finaux présentant chacun une couche diélectrique enterrée de 400 nm, obtenue par oxydation de la couche de piégeage du substrat support comme cela a été exposé précédemment. On observe dans ce cas que la rugosité tend à croitre de manière presque exponentielle avec la température de recuit. Il semble que l’empilement formant le substrat devient instable thermiquement lorsque la couche diélectrique présente une épaisseur importante, supérieure à 200 nm, cette instabilité entrainant une dégradation de l’état de la surface libre du substrat. Le traitement thermique de finition provoque cette instabilité thermique, possiblement à travers des relaxations de contraintes emmagasinées dans cet empilement, cette relaxation se manifestant en surface de la couche supérieure par une rugosité accrue.
Aussi, il ne semble pas facile d’obtenir un substrat final du type semiconducteur sur isolant comprenant une couche diélectrique épaisse, d’épaisseur supérieure à 200nm, présentant à la fois une faible rugosité (inférieure à la limite indiquée dans un passage précédent) et une faible courbure, moindre par exemple que 60 micromètres et, avantageusement, dépourvue d’une quantité excessive de plans ou de lignes de dislocations.
OBJET DE L’INVENTION Un but de l’invention est de proposer une solution à ce problème. Plus précisément, l’invention propose un substrat comprenant une couche diélectrique enterrée épaisse, supérieure à 2000 nm, qui présente à la fois une faible rugosité et une faible courbure. L’invention propose également un procédé de préparation d’un tel substrat.
BREVE DESCRIPTION DE L’INVENTION En vue de la réalisation de ce but, l’objet de l’invention propose un procédé de préparation d’un substrat final comprenant une couche diélectrique enterrée épaisse, le procédé comprenant : une étape de préparation d’un substrat support comprenant une couche de piégeage de charges électriques disposée sur un substrat de base ; une étape de formation d’une couche diélectrique présentant une épaisseur supérieure à 200 nm sur la couche de piégeage de charges électriques ; une étape de report d’une couche supérieure comprenant un matériau semiconducteur sur la couche diélectrique ; une étape de finition de la face exposée de la couche supérieure.
Selon l’invention, l’étape de formation de la couche diélectrique est réalisée par dépôt chimique en phase vapeur à haute densité de plasma et l’étape de finition comprend un premier recuit conduit dans une atmosphère neutre ou réductrice à une température supérieure à 1050°C pendant une durée supérieure à 30 minutes.
De manière surprenante, ce procédé permet d’obtenir un substrat final présentant à la fois une courbure réduite et un état de surface satisfaisant.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable : l’étape de formation de la couche diélectrique comprend, après le dépôt chimique en phase vapeur à haute densité de plasma de la couche diélectrique, un recuit de densification du substrat support ; le recuit de densification est réalisé dans une atmosphère neutre à une température inférieure à 1000°C et pendant une durée inférieure à 1h ; l’étape de finition comprend, avant et/ou après le premier recuit, un amincissement de la couche supérieure ; l’amincissement est réalisé par oxydation sacrificielle. l’étape de finition comprend un second recuit, le second recuit étant conduit dans une atmosphère neutre ou réductrice à une température supérieure à 1050°C pendant une durée inférieure à 2 minutes ; l’atmosphère neutre ou réductrice du premier recuit comprend ou est constituée d’argon ; l’étape de formation de la couche diélectrique est dépourvue de polissage de la face exposée de la couche diélectrique ; le matériau semiconducteur est du silicium ; la couche diélectrique est en dioxyde de silicium ; la couche diélectrique présente une épaisseur supérieure ou égale à 400 nm ; l’étape de report de la couche supérieure comprend une étape d’implantation d’espèce dites « légères » dans un substrat donneur pour y former un plan fragile, l’assemblage du substrat donneur avec le substrat support, et la fracture du substrat donneur au niveau du plan fragile.
Selon un autre aspect, l’invention propose un substrat final comprenant, successivement en contact les unes avec les autres, une couche supérieure en matériau semiconducteur, une couche diélectrique présentant une épaisseur supérieure à 200 nm, une couche de piégeage de charges électriques et un substrat de base.
Selon l’invention, le substrat final présente une surface exposée de la couche en matériau semiconducteur ayant une rugosité inférieure à 0,3 nm en mesure quadratique moyenne sur un champ de 30 micromètres par 30 micromètres et une courbure inférieure à 60 micromètres, préférentiellement inférieure à 40 micromètres.
Selon d’autres caractéristiques avantageuses et non limitatives de cet autre aspect de l’invention, prises seules ou selon toute combinaison techniquement réalisable : la couche supérieure est en silicium ; la couche diélectrique est en oxyde de silicium ; le substrat final se présente sous la forme d’un disque de 300 mm ou plus de diamètre ; le substrat final présente une longueur cumulée de plans ou de lignes de dislocations, mesurée par déflectométrie, moindre que 20 mm.
Comme l’illustre les figures 1A à 1E, le collage de l’empilement 10 par sa face avant 102 sur le substrat receveur 5 peut être réalisé par l’intermédiaire d’une ou plusieurs couches de liaison 6, conformément aux compétences ordinaires de la personne du métier. Par exemple, une couche de liaison 6 peut être déposée sur la face avant 102 de la couche d’intérêt 11, ou plus généralement du dispositif 1, qui est constituée à base d’une colle, par exemple organique, telle que le BCB ou le SU-8, et une couche de liaison 6 constituée à base d’une même colle ou d’une colle différente peut être déposée sur la surface réceptrice de substrat receveur 5, de sorte que le report 150 consiste à coller les deux couches de liaison 6 entre elles. Dans ce contexte, on comprend que le substrat receveur 5 peut constituer un substrat de transfert ou équivalemment une poignée temporaire (ou « temporary handle » en anglais). Il existe bien d’autres moyens alternatifs à l’exemple précédent de coller l’empilement 10 par sa face avant 102 sur le substrat receveur 5 ; et l’on peut citer à titre d’exemples : un collage direct, un collage eutectique, etc. Le collage adapté sera choisi par l’homme du métier en fonction de l’application, et notamment du besoin de connexion(s) électrique(s) ou non, et/ou de tenue en température. Par exemple, s’il est souhaité de reprendre une épitaxie de SiC après décollement de l’empilement 1 et report sur le substrat receveur 5, on favorisera plutôt un collage direct, qu’un collage par le SU-8 ou le BCB qui ne tient pas la température liée à l’épitaxie de SiC.
Toujours en référence aux figures 1A à 1E et 5, le procédé de fabrication 100 selon le mode de réalisation illustré comprend, à la suite du report 150 de l’empilement 10 sur le substrat receveur 5, une étape consistant à insoler 160 l’empilement 10 avec le rayonnement laser susmentionné, présentant une longueur d’onde davantage absorbée par la couche tampon 3 que par le SiC (mono)cristallin à base duquel est constitué le substrat initial 2. La longueur d’onde du rayonnement laser sera typiquement choisie dans la gamme de transparence du SiC (mono)cristallin et/ou par exemple sensiblement égale à 1200 nm.
De préférence, et comme l’illustre les figures 1A à 1E, l’insolation 160 de la couche tampon 3 est de préférence réalisée par la face arrière 101 de l’empilement 10, de sorte que la couche d’intérêt 11, et plus généralement le dispositif 1 à fabriquer, ne soit pas directement exposée au rayonnement laser, mais bien plutôt le substrat initial 2 qui est a priori concentré en substrat à base de SiC monocristallin, et donc qui est a priori exempt de fonctionnalités potentiellement affectées négativement par le rayonnement laser susmentionné.
Qu’elle soit ou non réalisée par la face arrière 101 de l’empilement 10, l’insolation 160 doit être paramétrée pour conduire au détachement du substrat initial 2 depuis le reste de l’empilement 10 en sacrifiant au moins partiellement la couche tampon 3, et à l’obtention 170 du dispositif 1 comprenant au moins ladite couche d’intérêt 11 et étant reporté sur le substrat receveur 5, avec ou sans couche(s) de liaison 6.
Le procédé de fabrication 100 tel que décrit ci-dessus prévoit ainsi le décollement au laser (ou « laser lift-off » en anglais) du dispositif 1 d’intérêt en sacrifiant au moins en partie la couche tampon 3. Plus précisément, l’énergie du rayonnement laser est absorbée par la couche tampon 3, ce qui a pour effet de la chauffer. Sous l’effet de cet échauffement, la couche tampon 3 se décompose au moins partiellement sous forme liquide et gazeuse. La partie gazeuse se dissipe tandis qu’au moins une partie de la partie liquide peut rester au contact de la face supérieure du substrat initial 2 et/ou de la face inférieure de la couche d’intérêt 11. De potentiels résidus, notamment liquides, de la couche tampon 3, peuvent être nettoyés lors d’une étape subséquente non représentée sur les figures. Par exemple, ce nettoyage pourra comprendre des étapes de gravure sèche ou humide et/ou de CMP. Cela permet de retirer entièrement les résidus de couche tampon 3 à la surface du substrat initial 2 et/ou de la couche d’intérêt 11, sans pour autant altérer la surface ou la structure de ces dernières.
Cette étape de détachement de la couche d’intérêt 11 par altération de la couche tampon 3 nécessite, comme déjà mentionné plus haut, une couche tampon 3 d’une épaisseur suffisante pour permettre une absorption fonctionnelle du rayonnement laser insolé 160, tout en restant suffisamment faible pour ne pas présenter, de défauts et dislocations telles qu’elles se propageraient au dispositif 1 d’intérêt lors de sa croissance, notamment lors de l’étape 130.
Le bilan thermique du procédé de fabrication 100 tel que décrit ci-dessus s’en trouve réduit, par rapport aux méthodes connues, et notamment relativement à la méthode SmartSiC TM (dont le recuit de décollage est typiquement réalisé à un température de 1100°C), de sorte que l’intégrité du dispositif 1 d’intérêt, ainsi que, le cas échéant, celle du substrat initial 2, s’en trouvent relativement inaltérées, au moins relativement à ce qui serait observé si un recuit thermique, par exemple à une température supérieure à 400°C, voire supérieure à 1000°C, devait être appliqué pour décoller le dispositif 1 d’intérêt depuis le substrat initial 2.
Notons qu’il ressort de ce qui précède que le procédé 100 tel qu’introduit ci-dessus est de préférence exempt d’une étape de recuit thermique, en particulier pour décoller le dispositif 1 d’intérêt depuis le substrat initial 2.
A la suite du détachement 170 du substrat initial 2 depuis le reste de l’empilement 10, le procédé de fabrication 100 selon le mode de réalisation illustré sur la peut comprendre une étape consistant à récupérer 180 le substrat initial 2, et le cas échéant à le fournir 110 de nouveau. Le substrat initial 2 peut ainsi être réutilisé, le cas échéant après au moins un traitement, par exemple choisi parmi un traitement chimique et un polissage mécano-chimique (ou CMP pour « chemical mechanical polishing » selon la terminologie anglo-saxonne). La possibilité de recycler le substrat initial 2 permet de réduire grandement les coûts liés à la fabrication d’un dispositif 1 à base de SiC (mono)cristallin.
Le procédé de fabrication 100 tel que décrit ci-dessus en référence aux figures 1A à 1E et 5 peut être utilisé de différentes manières. Sans prétendre être exhaustif, trois utilisations différentes du procédé de fabrication 100 selon le premier aspect de l’invention sont illustrées sur les figures 2A et 2B pour la première, sur les figures 3A et 3B pour la deuxième et sur les figures 4A et 4B pour la troisième.
La première utilisation envisagée consiste, comme déjà discuté plus haut, à la réduction du dispositif d’intérêt 1 à la seule couche d’intérêt 11. Dans ce cas, le procédé de fabrication permet de fabriquer un dispositif 1 constitué d’une couche d’intérêt 11 en SiC (mono)cristallin utilisable comme couche de germination, par exemple d’un substrat à base de SiC (mono)cristallin. Dans ce cas, le substrat receveur peut avantageusement être à base de SiC polycristallin, et être le cas échéant encapsulé (une ou plusieurs couches déposées autour ou sur le SiC polycristallin) ; le coût d’un tel substrat receveur est bien moindre qu’un substrat à base de SiC monocristallin et présente avantageusement un coefficient d’expansion thermique proche de celui du SiC monocristallin. De la sorte, des étapes technologiques de la microélectronique qui viendraient à être appliquées sur le dispositif 1 à la suite de son report 150 sur le substrat receveur 5 n’impliqueraient pas nécessairement des différences de dilatation trop significatives entre le dispositif 1 et le substrat receveur 5. Notons que, pour cette première utilisation, le collage entre la couche d’intérêt 11 et le substrat receveur 5 doit être choisi de sorte à résister aux températures nécessairement atteintes pour faire croître du SiC monocristallin, typiquement des températures sensiblement égales, voire légèrement supérieures, à 1600°C.
En référence aux figures 3A et 3B, la deuxième utilisation envisagée vise à obtenir, dans un premier temps, un dispositif 1 épitaxié à base de SiC reporté sur le substrat receveur 5. Il peut alors être avantageux que le procédé de fabrication 100 comprenne, à la suite du détachement du substrat initial 2 depuis le reste de l’empilement 10, une étape (non représentée) consistant à décoller le dispositif 1 depuis le substrat receveur 5, le cas échéant en sacrifiant une ou plusieurs couches de liaison 6. Par exemple, au moins une couche de liaison 6 peut être à base d’un polymère réticulable, par exemple sous un rayonnement UV, de sorte d’en diminuer l’énergie d’adhésion, et permettre le décollement du dispositif d’intérêt 1 depuis le substrat receveur 5. Notons que, avant ce décollement, le procédé de fabrication 100 selon le premier aspect de l’invention peut comprendre des étapes technologiques de la micro-électronique visant à compléter, voire finaliser, le dispositif d’intérêt 1, le substrat receveur 5 jouant alors typiquement le rôle d’un substrat de transfert ou équivalemment d’une poignée temporaire et l’interface de collage 6 devant alors résister aux conditions de mise en œuvre desdites étapes technologiques. La deuxième utilisation envisagée vise à donc obtenir, dans un second temps, un dispositif 1 épitaxié à base de SiC détaché de tout autre composant. Il est alors possible de coller le dispositif 1 épitaxié à base de SiC par exemple sur un substrat à base de silicium, notamment pour processer (ou équivalemment traiter par des techniques de la micro-électronique) la face exposée du dispositif 1 épitaxié à base de SiC.
En référence aux figures 4A et 4B, la troisième utilisation envisagée consiste en une intégration d’un dispositif 1 épitaxié à base de SiC tel que fabriqué 100, par son assemblage avec un dispositif de type CMOS, notamment en tant que substrat receveur 5. Le cas échéant, l’assemblage emporte l’interconnexion électrique entre eux du dispositif 1 et du dispositif de type CMOS par des zones de reprise de contact respectives du dispositif 1 épitaxié à base de SiC et du dispositif de type CMOS. La ou les couches de liaison 6 tel qu’illustrée(s) sur la comprennent alors de préférence des zones à base d’un matériau diélectrique entourant des zones de reprise de contact électrique. Notons que le dispositif de type CMOS est par exemple à base de silicium, pour montrer qu’il est possible d’assembler alors entre eux des dispositifs à base de matériaux semi-conducteurs différents entre eux. Notons en outre que ce type d’assemblage, réputé relever des compétences ordinaires de la personne du métier, peut avantageusement dans certains cas être réalisé à froid, par exemple par collage hybride. Un transfert d’un dispositif 1 épitaxié à base de SiC sur un dispositif de type CMOS est ainsi permis par la mise en œuvre du procédé de fabrication 100 décrit ci-dessus. Cette possibilité n’est pas offerte par le procédé SmartSiC TM dont le détachement de type Cristal Ion Slicing est nécessairement réalisé à chaud.
Il ressort de ce qui précède que le procédé de fabrication 100 selon le premier aspect de l’invention permet au moins l’un parmi : la fourniture de substrats à base de SiC monocristallin de haute qualité et à bas coût, La réalisation à bas coût de dispositifs épitaxiés à base de SiC monocristallin, et L’hybridation de dispositifs épitaxiés à base de SiC monocristallin sur un dispositif de type CMOS notamment à base de silicium.