INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Un système selon l’invention peut être utilisé ailleurs que sur un port. Par exemple il peut être monté sur une barge autoélévatrice, afin d’entretenir des éoliennes offshores fixées sur le fond marin. La compacité du système permet d’utiliser des plateformes autoélévatrices beaucoup plus petites et beaucoup moins chères que les navires actuellement utilisés pour installer les éoliennes de très grandes tailles.
Le système, monté sur une plateforme autoélévatrice standard peut aussi être utilisé pour installer des pales d’une ferme d’éolienne en construction. Cela permet de limiter la durée d’intervention d’un gros navire et de réduire la durée globale de la campagne offshore. Ce choix d’installation peut s’avérer être très économique, surtout dans des endroits où les périodes d’installation sont courtes, par exemple seulement quelques mois par an.
Un système selon l’invention peut aussi être utilisé temporairement sur une éolienne flottante pour effectuer une opération de maintenance lourde comme le changement d’une pale ou d’une boite de vitesse, directement en mer.
En ce qui concerne le principe de verrouillage en deux temps, Il apparaîtra à l'homme de l'art que la gâche et son trou oblong pourrait être remplacée par une autre forme de pièce qui viendrait d’abord reposer sur la goupille inférieure avant d’être coiffée par la goupille supérieure, ou toute autre disposition qui permet d’abord de s’assurer du bon alignement des tronçons avant leur verrouillage. Les pièces rétractables, nommées ici goupilles, pourraient ne pas être cylindriques. Aussi, au lieu de se déplacer en translation, ces pièces pourraient être montées rotatives.
Système de déploiement pour grue télescopique La présente invention se rapporte au domaine du levage de charge à de grandes hauteur, notamment pour le montage, l’entretien et le démontage d’éoliennes offshore fixe ou flottantes.
Elles s’appliquent aussi à la protection des logiciels, des services de musique ou vidéo à la demande, des journaux et magazines, des jeux vidéo, des moyens de contrôle des objets connectés, et d’une façon générale à la sécurisation de tous types de données volumineuses ou sensibles.
Procédé de traitement de données personnelles, système et programme d’ordinateur associés L’invention concerne un procédé de traitement de données personnelles. L’invention concerne également un système et un programme d’ordinateur associé.
On connaît déjà des schémas d’identification dans lesquels un utilisateur présente à une unité de traitement digne de confiance, par exemple à une unité appartenant à une douane, un aéroport, etc., une donnée biométrique fraîchement acquise sur l’utilisateur (dite donnée biométrique candidate) que l’unité confronte à une ou plusieurs donnée(s) biométrique(s) de référence enregistrée(s) dans une base de données à laquelle elle a accès.
Une telle solution apporte satisfaction, mais pose le problème de la confidentialité de la base de données biométriques de référence pour garantir la vie privée des usagers.
Pour éviter toute manipulation en clair des données biométriques, on peut utiliser un chiffrement d’un schéma cryptographique homomorphe et réaliser les traitements sur les données biométriques (typiquement calculs de distance) dans le domaine chiffré. Un schéma cryptographique homomorphe permet en effet d’effectuer certaines opérations mathématiques sur des données préalablement chiffrées au lieu des données en clair. Ainsi, pour un calcul donné, il devient possible de chiffrer les données, faire certains calculs associés audit calcul donné sur les données chiffrées, et les déchiffrer, en obtenant le même résultat que si l’on avait fait ledit calcul donné directement sur les données en clair.
Pour limiter les calculs dans le domaine chiffré tout en bénéficiant d’une architecture d’ordinateur dotée de capacité de parallélisme, par exemple d’une architecture SIMD (abréviation de « Single Instruction Multiple Data » en terminologie Anglo-Saxonne), qui permet à une même opération d’être réalisée sur données, on connait un procédé de traitement de données personnelles mis en œuvre par un système stockant une base de données personnelles de référence chiffrées de manière homomorphe sous la forme de cryptogrammes de référence dans un groupe muni d’une première opération qui est une addition , et d’une deuxième opération qui est une multiplication, le procédé comprenant la détermination dans le domaine chiffré, pour chaque donnée personnelle de référence de la base, d’une distance entre une même donnée personnelle candidate et ladite donnée personnelle de référence, ladite distance étant un produit scalaire de la donnée personnelle candidate et de ladite donnée personne de référence. La donnée personnelle candidate et chaque donnée personnelle de référence sont des vecteurs de composantes, et chaque cryptogramme de référence est un vecteur de composantes, avec , et des entiers naturels strictement supérieurs à 1, et un multiple de . Pour ce procédé connu, chaque cryptogramme de référence est l’image, par une fonction de chiffrement d’un schéma cryptographique homomorphe, de la concaténation de toutes les composantes de données personnelles de référence.
Ce procédé détermine dans le domaine chiffré des distances entre la donnée personnelle candidate et données personnelles de référence avec les étapes suivantes: a) obtention d’un cryptogramme intermédiaire sous la forme d’un vecteur de pluralités de composantes, en appliquant un produit de Hadamard entre un cryptogramme candidat et le cryptogramme de référence associé aux données personnelles de référence, le cryptogramme candidat étant l’image par la fonction de chiffrement, de la concaténation de itérations de la donnée personnelle candidate (c’est-à-dire de itérations de toutes les composantes de la donnée personnelle candidate), b) obtention d’un cryptogramme final sous la forme d’un vecteur de pluralités de composantes, chaque composante d’une pluralité de composantes du cryptogramme final, résultant de l’application de la première opération entre toutes les composantes d’une même pluralité de composantes du cryptogramme intermédiaire.
Cependant, cette solution reste couteuse en temps de calcul et espace mémoire.
Cette restriction limite la vitesse d’identification et le nombre d’identifications réalisables en un temps donné.
Pour remédier à ces inconvénients, la présente invention propose selon un premier aspect, un procédé de traitement de données personnelles mis en œuvre par un système stockant une base de données personnelles de référence chiffrées de manière homomorphe sous la forme de cryptogrammes de référence dans un groupe muni d’une première opération et d’une deuxième opération, - ledit procédé comprenant la détermination dans le domaine chiffré, pour chaque donnée personnelle de référence de la base, d’une distance entre une même donnée personnelle candidate et ladite donnée personnelle de référence, et - où la première opération est une addition et la deuxième opération est une multiplication, - pour tout allant de 1 à , la donnée personnelle de référence de rang est un vecteur de composantes ayant des indices respectifs allant de 1 à , - pour tout allant de 1 à , le cryptogramme de référence de rang est un vecteur de composantes ayant des indices respectifs allant de 1 à , et - la donnée personnelle candidate est un vecteur de composantes ayant des indices respectifs allant de 1 à , - avec , et des entiers naturels strictement supérieurs à 1, ledit procédé étant caractérisé en ce que : - pour tout allant de 1 à et pour tout allant de 1 à , le cryptogramme de référence de rang , est l’image, par une fonction de chiffrement d’un schéma cryptographique homomorphe, de la concaténation des composantes d’indice de chaque donnée personnelle de référence ayant un rang compris entre et , - pour tout allant de 1 à , la détermination dans le domaine chiffré des distances entre la donnée personnelle candidate et chaque donnée personnelle de référence ayant un rang compris entre et , comprend: a) pour tout allant de 1 à , l’obtention d’un cryptogramme intermédiaire de rang sous la forme d’un vecteur de composantes, en appliquant un produit de Hadamard entre le cryptogramme de référence de rang et un cryptogramme candidat de rang , le cryptogramme candidat de rang étant l’image par la fonction de chiffrement, de la concaténation de composantes ayant chacune la valeur de la composante d’indice de la donnée personnelle candidate, b) l’obtention d’un cryptogramme final de rang sous la forme d’un vecteur de composantes, en appliquant une addition vectorielle entre les cryptogrammes intermédiaires obtenus, - la distance entre la donnée personnelle candidate et une donnée personnelle de référence de rang étant l’antécédent par la fonction de chiffrement de la composante d’indice , du cryptogramme final de rang .
Selon des caractéristiques avantageuses et non-limitatives : - le procédé comprend en outre une étape d’obtention des cryptogrammes de référence, pendant laquelle pour tout allant de 1 à et pour tout allant de 1 à , le cryptogramme de référence de rang est obtenu par application de la fonction de chiffrement, à la concaténation des composantes d’indice j de chaque donnée personnelle de référence ayant un rang compris entre et ; - le module de stockage de données stocke les cryptogrammes de référence ; - les cryptogrammes de référence constituent la représentation chiffrée de manière homomorphe des K données personnelles de référence ; - le procédé comprend en outre une étape d’obtention des cryptogrammes candidats, pendant laquelle pour tout allant de 1 à , le cryptogramme candidat de rang est obtenu par application de la fonction de chiffrement à la concaténation de composantes ayant chacune la valeur de la composante d’indice de la donnée personnelle candidate ; - la donnée personnelle candidate est acquise à l’aide d’une interface d’acquisition ; - le procédé comprend en outre une étape de déchiffrement des cryptogrammes finaux ; - le déchiffrement de chaque cryptogramme final est par application d’une fonction de déchiffrement du schéma cryptographique homomorphe, au cryptogramme final concerné ou aux composantes dudit cryptogramme final ; - les données personnelles sont des données biométriques, en particulier des données représentatives de visages ; - est un multiple de ; - le schéma cryptographique homomorphe est le schéma Brakerski-Fan-Vercauteren ou le schéma Cheon-Kim-Kim-Song ; - quand le système est doté de capacité de parallélisme, par exemple selon une architecture SIMD, permettant à une même opération d’être réalisée sur données, a de préférence pour valeur si le schéma cryptographique homomorphe est le schéma Brakerski-Fan-Vercauteren, si le schéma cryptographique homomorphe est le schéma Cheon-Kim-Kim-Song.
Selon un deuxième aspect, l’invention propose un programme d’ordinateur comprenant des instructions exécutables par un processeur et adaptées à mettre en œuvre un procédé de traitement de données personnelles tel que défini précédemment, lorsque ces instructions sont exécutées par le processeur.
Selon un troisième aspect, l’invention propose un support non transitoire lisible par un ordinateur et stockant des instructions exécutables par un processeur pour l’exécution d’un procédé de traitement de données personnelles tel que défini précédemment.
Un support tangible ou non transitoire peut comprendre un support de stockage tel qu’un lecteur de disque dur, un dispositif de bande magnétique ou un dispositif de mémoire à semi-conducteurs et analogues.
En variante, si le modèle de classification comprend l’ensemble des plages de valeurs définies pour chaque caractéristique lors de sa génération, la case du tableau de classification TAB peut être sélectionnée en comparant les valeurs des caractéristiques extraites aux plages de valeurs définies.
Quantification de poids dans un réseau de neurones La présente description concerne de façon générale l’architecture de réseaux de neurones artificiels, et en particulier un circuit ou un procédé pour effectuer des opérations de multiplications et accumulations dans un réseau de neurones.
Les opérations effectuées dans chaque couche de réseaux de neurones artificiels, et en particulier dans les couches de convolution, impliquent l’utilisation d’un circuit matériel configuré pour effectuer les opérations de multiplications et d’accumulations (en anglais « Multiply and ACcumulate » - MAC). De tels circuits MAC comprennent généralement un multiplieur, mis en œuvre par de la logique combinatoire, suivi d’un additionneur.
Néanmoins, les circuits MAC ont un coût de consommation en énergie et en surface élevé. En particulier, le multiplieur a un rôle important dans la consommation d’énergie et de surface du processeur sur lequel le circuit MAC est implémenté.
Lorsque les paramètres, tels que les poids des neurones, sont des valeurs quantifiées vers des valeurs à virgule fixe, des erreurs d’arrondis apparaissent. Il existe un besoin de fournir une représentation des paramètres en des valeurs quantifiées permettant de limiter les erreurs d’arrondis.
Il existe un besoin de réduire la consommation, et la surface, nécessaire à l’implémentation matériel de circuits MAC. En particuliers, il existe un besoin de fournir une implémentation simplifiée d’un multiplieur adaptée à une représentation en valeurs quantifiées.
Un mode de réalisation prévoit un circuit configuré pour effectuer une opération de multiplication et accumulation dans une couche d’un réseau de neurones artificiel, l’opération prenant, en entrée, une valeur de donnée d’entrée et un poids, et dans lequel le poids est uniquement à valeur dans un ensemble limité constitué uniquement de la valeur 0, d’une pluralité de valeurs égales à , où est un entier, et d’une pluralité de valeurs, chacune égale au produit de par un nombre impair supérieur ou égal à 3.
Selon un mode de réalisation, le circuit comprend : - un premier sous-circuit configuré pour effectuer une multiplication d’une valeur de donnée d’entrée par ledit nombre impair, le premier sous-circuit comprenant un premier circuit de décalage configuré pour effectuer une multiplication par 2 et un additionneur ; et - un deuxième sous-circuit configuré pour effectuer une multiplication par la valeur , le deuxième sous-circuit comprenant un deuxième circuit de décalage configuré pour effectuer un décalage de bits.
Selon un mode de réalisation, le premier sous-circuit comprend en outre un premier multiplexeur configuré pour fournir à l’additionneur une valeur sélectionnée parmi : une sortie du premier circuit de décalage ; et la valeur 0, dans lequel le premier multiplexeur est configuré pour sélectionner la sortie du premier circuit de décalage si le poids est égal à l’une de ladite pluralité de valeurs égales à la multiplication de par un nombre impair supérieur ou égal à 3.
Selon un mode de réalisation, le circuit comprend en outre un deuxième multiplexeur configuré pour fournir au premier sous-circuit une valeur sélectionnée parmi : la valeur de donnée d’entrée ; et la valeur 0, dans lequel le deuxième multiplexeur est configuré pour sélectionner la valeur 0 si le poids est égal à 0.
Selon un mode de réalisation, le circuit comprend en outre un troisième sous-circuit configuré pour appliquer, de manière sélective, un signe négatif à une valeur de sortie du premier sous-circuit, le troisième sous-circuit comprenant, par exemple, un inverseur, un additionneur configuré pour ajouter 1, et un troisième multiplexeur configuré contourner, de manière sélective, l’inverseur et l’additionneur.
Selon un mode de réalisation, chaque poids est encodé sur au moins 4 bits, les au moins 4 bits comprenant : - un bit encodant le signe du poids ; - au moins un bit indiquant si le poids à pour valeur une valeur parmi la pluralité de valeurs égales au produit de par un nombre impair supérieur ou égal à 3 ; et - au moins deux bits encodant la valeur de .
Selon un mode de réalisation, le deuxième circuit de décalage est configuré pour effectuer une multiplication par une puissance de 2, sur la base de la valeur des au moins deux bits encodant un exposant de 2.
Selon un mode de réalisation, l’entier est inférieur à 3.
Selon un mode de réalisation, ladite pluralité de valeurs égales au produit de la pluralité de valeurs par un nombre impair supérieur ou égal à 3 comprend : - une première pluralité de valeurs égales au produit de la pluralité de valeurs par un premier nombre impair ; et - une deuxième pluralité de valeurs égales au produit de la pluralité de valeurs par un deuxième nombre impair, différent du premier nombre impair.
Selon un mode de réalisation, le nombre impair est le nombre 3.
Ce quatrième mode de réalisation comporte un agencement dans le substrat SUB comportant un deuxième orifice débouchant ORF2, et apte à permettre une injection du matériau de soudure SLD à travers le deuxième orifice ORF2.
Le deuxième orifice ORF2 peut également permettre de réaliser des connexions électriques avec des composants électroniques par l’intermédiaire de contacts électriques disposés sur les flancs de l’orifice. En effet, les premiers contacts électriques PAD du substrat SUB sont disposés sur les flancs du deuxième orifice ORF2. Ainsi, on peut introduire le matériau de soudure SLD, dans le deuxième orifice ORF2 lors du procédé de fabrication du boîtier BT, afin de mettre en contact avec les premiers contacts électriques PAD et les deuxièmes contacts électriques LF du capot CPT, après la polymérisation de la colle.
Par ailleurs, le deuxième orifice ORF2 peut contenir uniquement le matériau de soudure SLD ou bien de la colle GL3 en plus du matériau de soudure SLD.
Ainsi, le matériau de soudure SLD introduit après la fixation du capot CPT peut être en contact avec la colle GL déjà polymérisée, par exemple lorsque le surplus de matériau de soudure SLD déborde sur la face de montage FM du substrat SUB, sans être mélangé à la colle. Cela permet par conséquent de connecter électriquement le capot CPT au substrat SUB sans le risque de générer des dysfonctionnements électriques au sein du boîtier BT.
La illustre schématiquement une vue en coupe du boîtier optique BT selon un cinquième mode de réalisation. Les éléments communs avec le boîtier BT de la supportent les mêmes références et ne seront pas tous détaillés à nouveau.
La illustre une variante du quatrième mode de réalisation décrit en relation avec la . Dans cette variante, les deuxièmes contacts LF comportent une partie saillante engagée dans le deuxième orifice ORF2, en regard des premiers contacts PAD disposés sur les flancs du deuxième orifice ORF2.
La partie saillante permet d’améliorer la connexion électrique des deuxièmes contacts LF du capot CPT avec les premiers contacts PAD du substrat de support SUB, dans une structure du type mâle-femelle.
La illustre schématiquement une vue en coupe d’un boîtier optique BT selon un cinquième mode de réalisation. Les éléments communs avec le boîtier BT de la supportent les mêmes références et ne seront pas tous détaillés à nouveau.
Les moyens d’assemblage prévus dans ce cinquième mode de réalisation comportent un agencement dans le capot CPT et dans le substrat de support SUB apte à séparer par une distance les premiers contacts PAD et les deuxièmes contacts LF. En outre, cet agencement est apte à contenir une bosse de soudure SLD_BP (usuellement désigné par les termes anglosaxons « stud bump »).
La illustre schématiquement une vue en coupe d’un boîtier optique BT selon un sixième mode de réalisation. Les éléments communs avec le boîtier BT de la supportent les mêmes références et ne seront pas tous détaillés à nouveau.
L’agencement est analogue à celui dans le capot CPT et le substrat SUB du boîtier BT décrit précédemment en relation avec la et diffère de celui-ci en ce que les deuxièmes contacts électriques LF sont disposés latéralement sur la paroi latérale PRL2 du capot CPT et que l’agencement contient un fil de soudure WB. Le fil de soudure WB est par exemple noyé dans une résine RES (désigné par les termes anglosaxons usuels « glob top ») permettant de le protéger du monde extérieur.
Un tel agencement permet donc de réaliser une connexion électrique par une technique dite de « wire bonding » (ou « connexion par fil » en français) couramment utilisée pour connecter des puces électroniques. En particulier, cette connexion électrique peut être réalisée après la fixation du capot CPT, en faisant traverser le fil de soudure par un troisième orifice ORF3 prévu dans le capot CPT en regard des premiers contacts PAD du substrat SUB.
Par conséquent, l’agencement peut comprendre une structure simple interposant une distance entre le matériau de soudure tel que la bosse de soudure SLD_BP ou le fil de soudure WB et la colle. En outre cela peut permettre d’établir une connexion électrique entre les premiers contacts PAD et les deuxièmes contacts LF de façon maîtrisée, c’est-à-dire sans risque de débordement du matériau de soudure pouvant se mélanger à la colle GL2 lors de sa formation.
La illustre schématiquement les étapes d’un exemple de procédé de fabrication du boîtier optique BT décrit précédemment en relation avec les figures 1 et 2.
Le procédé comprend une étape 110 de formation d’un substrat de support SUB comportant des premiers contacts électriques PAD.
Le procédé comprend une étape 111 de formation d’une première tranchée TRC1 et d’une deuxième tranchée TRC2 autour des premiers contacts électriques PAD.
La illustre schématiquement une vue en coupe d’un boîtier optique BT selon un premier mode de réalisation. Le boîtier BT comporte un substrat de support SUB comprenant une face de montage FM, ainsi qu’un capot CPT comprenant des parois latérales PRL1 et PRL2 fixées à la face de montage FM du substrat de support SUB par de la colle GL1 et GL2. La colle GL1, GL2 peut être par exemple une colle époxy. En particulier, les parois latérales PRL1 et PRL2 délimitent des cavités pouvant abriter par exemple des puces électroniques CHP1 et CHP2.
Les puces électroniques CHP1 et CHP2 sont montées et connectées sur la face de montage FM du substrat de support SUB selon un montage de type « wire bonding » (ou « connexion par fil » en français) connu de l’homme du métier. Dans ce type de boîtier, les puces électroniques CHP1 et CHP2 peuvent être configurées pour émettre ou recevoir un rayonnement optique traversant par exemple des orifices FNT1 et FNT2 du capot CPT situés en regard des puces électroniques CHP1 et CHP2 sur le chemin optique du rayonnement optique.
En outre, le boîtier optique BT comporte structure métallique (usuellement connu par les termes anglais « lead frame »), pouvant être noyée dans le capot CPT par exemple, et permettant de connecter électriquement des éléments du capot CPT, tels que des filtres (non-représentés), au substrat de support SUB. La connexion électrique entre le capot CPT et le substrat SUB permet de détecter une défaillance au niveau du capot CPT, telle que des délaminations de filtres. Le risque de dysfonctionnement du boîtier optique BT provoqué par une telle défaillance peut ainsi être évité par exemple en coupant l’alimentation des puces électroniques CHP1 et/ou CHP2 en cas de détection de la défaillance.
Afin d’établir cette connexion électrique entre le capot CPT et le substrat SUB, le substrat de support SUB comporte des premiers contacts électriques PAD et le capot CPT comporte des deuxièmes contacts électriques LF connectés aux premiers contacts électriques PAD par un matériau de soudure SLD. Le matériau de soudure SLD peut-être du métal sous forme de pâte à braser ayant été déposé sur les premiers contacts PAD et sur lequel reposent les deuxièmes contacts LF du capot CPT.
Toutefois, le matériau de soudure SLD peut présenter une incompatibilité avec la colle GL2, et il est souhaitable d’éviter un mélange du matériau de soudure SLD et de la colle GL2.
A cet égard, des moyens d’assemblage sont prévus pour permettre au capot CPT d’être connecté électriquement au substrat SUB sans risque de dysfonctionnement et sans nécessiter une plus grande surface dédiée à la connexion électrique et au collage du capot CPT.