Circuit (500) configuré pour effectuer une opération de multiplication et accumulation dans une couche d’un réseau (100) de neurones artificiel, le circuit comprenant un circuit multiplieur (502), un additionneur (522) et une mémoire (524), configurés pour réaliser l’opération, l’opération prenant, en entrée, une valeur de donnée d’entrée et un poids, et dans lequel le poids est uniquement à valeur dans un ensemble limité constitué uniquement de la valeur 0, d’une pluralité de valeurs égales à , où est un entier, et d’une pluralité de valeurs, chacune égale au produit de par un nombre impair supérieur ou égal à 3. Circuit (500) selon la revendication 1, comprenant : - un premier sous-circuit configuré pour effectuer une multiplication d’une valeur de donnée d’entrée par ledit nombre impair, le premier sous-circuit comprenant un premier circuit de décalage (510) configuré pour effectuer une multiplication par 2 et un additionneur (508) ; et - un deuxième sous-circuit configuré pour effectuer une multiplication par la valeur , le deuxième sous-circuit comprenant un deuxième circuit de décalage (520) configuré pour effectuer un décalage de bits. Circuit (500) selon la revendication 2, dans lequel le premier sous-circuit comprend en outre un premier multiplexeur (512) configuré pour fournir à l’additionneur (508) une valeur sélectionnée parmi : une sortie du premier circuit de décalage (510) ; et la valeur 0, dans lequel le premier multiplexeur (512) est configuré pour sélectionner la sortie du premier circuit de décalage si le poids est égal à l’une de ladite pluralité de valeurs égales à la multiplication de par un nombre impair supérieur ou égal à 3. Circuit (500) selon la revendication 2 ou 3, comprenant en outre un deuxième multiplexeur (506) configuré pour fournir au premier sous-circuit une valeur sélectionnée parmi : la valeur de donnée d’entrée ; et la valeur 0, dans lequel le deuxième multiplexeur est configuré pour sélectionner la valeur 0 si le poids est égal à 0. Circuit (500) selon l’une quelconque des revendications 2 à 4, comprenant en outre un troisième sous-circuit configuré pour appliquer, de manière sélective, un signe négatif à une valeur de sortie du premier sous-circuit, le troisième sous-circuit comprenant, par exemple, un inverseur (516), un additionneur (518) configuré pour ajouter 1, et un troisième multiplexeur (514) configuré contourner, de manière sélective, l’inverseur et l’additionneur. Circuit (500) selon l’une quelconque des revendications 2 à 5, dans lequel chaque poids est encodé sur au moins 4 bits, les au moins 4 bits comprenant : - un bit (S) encodant le signe du poids ; - au moins un bit (M) indiquant si le poids à pour valeur une valeur parmi la pluralité de valeurs égales au produit de par un nombre impair supérieur ou égal à 3 ; et - au moins deux bits (EE) encodant la valeur de . Circuit (500) selon la revendication 6, dans lequel le deuxième circuit de décalage (520) est configuré pour effectuer une multiplication par une puissance de 2, sur la base de la valeur des au moins deux bits (EE) encodant un exposant de 2. Circuit (500) selon l’une quelconque des revendications 1 à 7, dans lequel l’entier est inférieur à 3. Circuit (500) selon l’une quelconque des revendications 1 à 8, dans lequel ladite pluralité de valeurs égales au produit de la pluralité de valeurs par un nombre impair supérieur ou égal à 3 comprend : - une première pluralité de valeurs égales au produit de la pluralité de valeurs par un premier nombre impair ; et - une deuxième pluralité de valeurs égales au produit de la pluralité de valeurs par un deuxième nombre impair, différent du premier nombre impair. Circuit (500) selon l’une quelconque des revendications 1 à 9, dans lequel le nombre impair est le nombre 3. Circuit (500) selon l’une quelconque des revendications 1 à 9, dans lequel le nombre impair est le nombre 3 et/ou le nombre 5 et/ou le nombre 7. Circuit (500) selon l’une quelconque des revendications 1 à 11, dans lequel la valeur de poids égale à 0 est encodée par une valeur spécifique, par exemple la suite binaire X111, où X est égale à 0 ou 1. Circuit (500) selon l’une quelconque des revendications 1 à 12, dans lequel la couche est une couche de convolution. Procédé de génération, par un circuit (500), d’une valeur de sortie pondérée d’un neurone d’une couche d’un réseau de neurones, le circuit comprenant un circuit multiplieur (502), un additionneur (522) et une mémoire (524), le procédé comprenant la multiplication, par le circuit multiplieur, d’une valeur de donnée d’entrée par un poids, dans lequel le poids est uniquement à valeur dans un ensemble limité constitué uniquement de la valeur 0, d’une pluralité de valeurs égales à , où est un entier, et d’une pluralité de valeurs, chacune égale au produit de par un nombre impair supérieur ou égal à 3. Procédé d’entrainement d’un réseau de neurones artificiel, comprenant la détermination de poids de neurones, la détermination étant effectuée en sélectionnant chaque poids uniquement dans un ensemble limité constitué uniquement de la valeur 0, d’une pluralité de valeurs égales à , où est un entier, et d’une pluralité de valeurs, chacune égale au produit de par un nombre impair supérieur ou égal à 3.