Dispositif (REFGEN) de génération de tension de référence (VrefH, VrefL) comprenant : un premier pont diviseur de tension (200) connecté entre un premier noeud d'alimentation (202) configuré pour recevoir une première tension d'alimentation (VDDE) et un deuxième noeud d'alimentation (204) configuré pour recevoir un potentiel de référence (GND) ; un premier transistor MOS (Ten) et un deuxième pont diviseur de tension résistif (208) connectés en série entre les premier et deuxième noeuds d'alimentation (202, 204), le premier transistor ayant sa grille connectée à un noeud intermédiaire (206) du premier pont et sa source connectée à l'un des premier et deuxième noeuds d'alimentation ; un premier circuit tampon (BUFFa1) configuré pour être alimenté par la première tension (VDDE) et comprenant une entrée (220) connectée à un premier noeud intermédiaire (214) du deuxième pont et une sortie (218) configurée pour fournir une première tension de référence (VrefH, VrefL) ; et un deuxième transistor MOS (To1) ayant son drain connecté à la sortie du premier circuit tampon et sa source connectée à l'un des premier et deuxième noeuds d'alimentation (202, 204), dans lequel le premier pont (200) est configuré pour que le premier transistor (Ten) soit bloqué lorsque la première tension (VDDE) est à une valeur inférieure à un premier seuil lui-même inférieur à une limite de tenue en tension des transistors, et dans lequel le deuxième transistor (To1) est configuré pour être à être à l'état passant si le premier transistor (Ten) est à l'état bloqué et inversement. Dispositif selon la revendication 1, dans lequel : le premier transistor (Ten) est à canal N et a sa source connectée au deuxième noeud d'alimentation (204) ; le dispositif (REFGEN) comprend en outre un troisième transistor MOS (T5 ; T8) en série avec un premier élément résistif (R4 ; R6, R7, R8) entre les premier et deuxième noeuds d'alimentation, le troisième transistor étant à canal P et ayant sa source connectée au premier noeud d'alimentation (202) et sa grille connectée à un deuxième noeud intermédiaire (216) du deuxième pont (208) ; et le deuxième transistor (To1) est à canal P et a sa grille connectée au drain du troisième transistor. Dispositif selon la revendication 2, dans lequel le dispositif (REFGEN) comprend en outre : un deuxième circuit tampon (BUFFn1) configuré pour être alimenté par une deuxième tension d'alimentation (VDD) ayant une valeur nominale plus faible que celle de la premier tension d'alimentation (VDDE) ; et un transistor MOS à canal N (T6) ayant sa source connectée au deuxième noeud d'alimentation (204), son drain connecté au noeud intermédiaire (206) du premier pont (200) et sa grille connectée à la sortie du deuxième circuit tampon, dans lequel le deuxième circuit tampon est destiné à recevoir un signal binaire (EN-S) à un niveau bas correspondant à une tension nulle si une valeur courante de la première tension (VDDE) est supérieure à la limite de tenue en tension des transistors, et à un niveau bas ou haut déterminé par une commande (cmd) sinon, le niveau haut dudit signal correspondant à la deuxième tension d'alimentation (VDD). Dispositif selon la revendication 1, dans lequel : le premier transistor (Ten) est à canal P et a sa source connectée au premier noeud d'alimentation (202) ; le dispositif comprend en outre un troisième transistor MOS (T5 ; T8) en série avec un premier élément résistif (R4 ; R6, R7, R8) entre les premier et deuxième noeuds d'alimentation, le troisième transistor étant à canal N et ayant sa source connectée au deuxième noeud d'alimentation (204) et sa grille connectée à un deuxième noeud intermédiaire (216) du deuxième pont (208) ; et le deuxième transistor (To1) est à canal N et a sa grille connectée au drain du troisième transistor. Dispositif selon la revendication 4, dans lequel le dispositif (REFGEN) comprend en outre : un deuxième circuit tampon (BUFFn1) configuré pour être alimenté par une deuxième tension d'alimentation (VDD) ayant une valeur nominale plus faible que celle de la premier tension d'alimentation (VDDE) ; un troisième pont diviseur de tension (300) et un transistor MOS à canal N (T7) connectés en série entre les premier et deuxième noeuds d'alimentation (202, 204), le transistor sa source connectée au deuxième noeud d'alimentation (204), son drain connecté au troisième pont et sa grille connectée à la sortie du deuxième circuit tampon (BUFFn1) ; et un transistor MOS à canal P (T6) ayant sa source connectée au premier noeud d'alimentation (202), sa grille connectée au noeud intermédiaire (302) du troisième pont (300) et son drain connecté au noeud intermédiaire (206) du premier pont (200), dans lequel le deuxième circuit tampon (BUFFn1) est destiné recevoir un signal binaire (EN-S) à un niveau bas correspondant à une tension nulle si une valeur courante de la première tension (VDDE) est supérieure à la limite de tenue en tension des transistors, et à un niveau bas ou haut déterminé par une commande sinon, le niveau haut dudit signal correspondant à la deuxième tension d'alimentation. Dispositif selon la revendication 1, dans lequel le dispositif (REFGEN) comprend en outre : un troisième transistor MOS (T8) et un troisième pont diviseur de tension résistif (400) connectés en série entre les premier et deuxième noeuds d'alimentation (202, 204), les sources des premier et troisième transistors (Ten, T8) étant connectées à des noeuds respectifs différents parmi les premier et deuxième noeuds d'alimentation (202, 204) ; un deuxième circuit tampon (BUFFa2) configuré pour être alimenté par la première tension (VDDE) et comprenant une entrée (220) connectée à un premier noeud intermédiaire (406) du troisième pont (400) et une sortie (218) configurée pour fournir une deuxième tension de référence (VrefH ; VrefL) ; et un quatrième transistor MOS (To2) ayant son drain connectée à la sortie du deuxième circuit tampon (BUFFa2), les sources des deuxième et quatrième transistors (To1, To2) étant connectées à des noeuds respectifs différents parmi les premier et deuxième noeuds d'alimentation (202, 204) ; dans lequel le troisième transistor (T8) est configuré pour être à l'état bloqué, respectivement passant, quand le premier transistor (Ten) est à l'état bloqué, respectivement passant, et dans lequel le quatrième transistor (To2) est configuré pour être à l'état passant si le troisième transistor (T8) est à l'état bloqué et inversement. Dispositif selon la revendication 6, dans lequel : le premier transistor (Ten) est à canal N et a sa source connectée au deuxième noeud d'alimentation (204) ; le troisième transistor (T8) est à canal P et a sa grille connectée à un deuxième noeud intermédiaire (216) du deuxième pont (208) ; le deuxième transistor (To1) est à canal P et a sa grille couplée, de préférence connectée, au drain du troisième transistor (T8) et sa source connectée au premier noeud d'alimentation (202) ; et le quatrième transistor (To2) est à canal N et a sa grille couplée, de préférence connectée, au drain du premier transistor (Ten). Dispositif selon la revendication 7, dans lequel le dispositif (REFGNE) comprend en outre : un troisième circuit tampon (BUFFn1) configuré pour être alimenté par une deuxième tension d'alimentation (VDD) ayant une valeur nominale plus faible que celle de la première tension d'alimentation (VDDE) ; et un transistor MOS à canal N (T6) ayant sa source connectée au deuxième noeud d'alimentation (204), son drain connecté au noeud intermédiaire (206) du premier pont (200) et sa grille connectée à la sortie du troisième circuit tampon (BUFFn1), dans lequel le troisième circuit tampon (BUFFn1) est destiné à recevoir un signal binaire (EN-S) à un niveau bas correspondant à une tension nulle si une valeur courante de la première tension (VDDE) est supérieure à la limite de tenue en tension des transistors, et à un niveau bas ou haut déterminé par une commande sinon, le niveau haut dudit signal correspondant à la deuxième tension d'alimentation (VDD). Dispositif selon la revendication 6, dans lequel : le premier transistor (Ten) est à canal P et a sa source connectée au premier noeud d'alimentation (202) ; le troisième transistor (T8) est à canal N et a sa grille connectée à un deuxième noeud intermédiaire (216) du deuxième pont (208) ; le deuxième transistor (To1) est à canal N et a sa grille couplée, de préférence connectée, au drain du troisième transistor (T8) et sa source connectée au deuxième noeud d'alimentation (204) ; et le quatrième transistor est à canal P et a sa grille couplée, de préférence connectée, au drain du premier transistor (Ten). Dispositif selon la revendication 9, dans lequel le dispositif comprend en outre : un troisième circuit tampon (BUFFn1) configuré pour être alimenté par une deuxième tension d'alimentation (VDD) ayant une valeur nominale plus faible que celle de la premier tension d'alimentation (VDDE) ; un quatrième pont diviseur de tension (300) et un transistor MOS à canal N (T7) connectés en série entre les premier et deuxième noeuds d'alimentation (202, 204), le transistor ayant sa source connectée au deuxième noeud d'alimentation (204), son drain connecté au quatrième pont (300) et sa grille connectée à la sortie du troisième circuit tampon (BUFFn1) ; et un transistor MOS à canal P (T6) ayant sa source connectée au premier noeud d'alimentation (202), sa grille connectée au noeud intermédiaire (302) du quatrième pont (300) et son drain connecté au noeud intermédiaire (206) du premier pont (200), dans lequel le troisième circuit tampon (BUFFn1) est configuré pour recevoir un signal binaire (EN-S) à un niveau bas correspondant à une tension nulle si une valeur courante de la première tension (VDDE) est supérieure à la limite de tenue en tension des transistors, et à un niveau bas ou haut déterminé par une commande (cmd) sinon, le niveau haut dudit signal correspondant à la deuxième tension d'alimentation (VDD). Système (1) comprenant un dispositif (REFGEN) selon l'une quelconque des revendications 3, 5, 8 et 10, et un circuit (108) configuré pour recevoir ladite commande (cmd), la première tension (VDDE) et la deuxième tension (VDD), et pour fournir ledit signal binaire (EN-S).