INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Selon un exemple particulier, l’indicateur visuel IC1 est généré de sorte que le deuxième objet graphique IC3 s’étend en amont (ou au-dessus) du premier objet graphique IC2 selon une longueur représentative des premier et deuxième temps inter véhicule TIV1, TIV2 avant et après ladite reconfiguration, respectivement. L’adaptation de la longueur du deuxième objet graphique IC3 en fonction du temps inter véhicule TIV entre les véhicules 2 et 20 facilite la compréhension du type de conduite adopté par la fonction F1 et permet ainsi un contrôle lent et efficace de cette fonction par le conducteur UR1.
La présente invention permet avantageusement un contrôle efficace, ergonomique et sécurisé de la fonction ACC exécutée par le véhicule 2, par exemple de type automobile ou de type véhicule à moteur terrestre. L’invention utilise en particulier l’interface utilisateur UI1 embarquée dans le véhicule pour permettre à un utilisateur UR1 un contrôle intuitif et rapide de la fonction ACC, de façon à obtenir une expérience utilisateur de qualité (meilleure ergonomie et confort d’utilisation, configuration plus aisée de la fonction ACC, etc.) et à limiter les risques sécuritaires (limitation des sources de déconcentrations pouvant être sources d’incidents ou accidents, minimisation du délai d’application d’un choix de paramétrage de la fonction ACC, etc.).
Grâce à l’invention, le conducteur n’a pas besoin de naviguer au travers d’un système complexe de menus et sous-menus pour modifier le type de conduite qu’il souhaite que la fonction ACC adopte. En particulier, le conducteur peut aisément visualiser le type de conduite appliqué à un instant courant à partir d’un indicateur visuel IC1 généré via l’interface utilisateur UI1, cet indicateur visuel étant représentatif du temps inter véhicule TIV du véhicule 2 avec un véhicule cible 20 qui précède. En modifiant le temps inter véhicule TIV au moyen de l’interface utilisateur UI1, le conducteur UR1 peut ainsi reconfigurer la fonction ACC selon un type de conduite de son choix. Le conducteur peut par exemple sélectionner un type de conduite plus ou moins rapide (par exemple : type de conduite lent, normal ou rapide) qui est appliqué par la fonction ACC et influe donc sur les consignes de vitesse prises en compte par la fonction ACC.
L’invention donne ainsi à l’utilisateur UR1 un contrôle efficace et ergonomique de la fonction ACC du véhicule 2 sans qu’un niveau avancé de compréhension ou de connaissance des systèmes du véhicule ne soit requis. L’invention offre une solution intuitive accessible aisément à tous les usagers, quel que soit leur niveau de familiarité avec les interfaces utilisateur pour véhicule.
La illustre schématiquement un dispositif de contrôle 10 selon un exemple de réalisation particulier et non limitatif de la présente invention, ce dispositif étant configuré pour contrôler l’interface utilisateur d’un véhicule, telle que l’interface utilisateur 3, comme précédemment décrit en référence aux figures 1-3. Le dispositif de contrôle 10 correspond par exemple à un dispositif embarqué dans le véhicule 2, par exemple un calculateur.
Le dispositif de contrôle 10 comprend un ou plusieurs processeurs 11 configurés pour exécuter des instructions pour la réalisation des étapes du procédé (ou du processus) de contrôle et/ou pour l’exécution des instructions du ou des logiciels embarqués dans le dispositif de contrôle 10. Le processeur 11 peut inclure de la mémoire intégrée, une interface d’entrée/sortie, et différents circuits connus de l’homme du métier. Le dispositif de contrôle 10 comprend en outre au moins une mémoire 41 correspondant par exemple à une mémoire volatile et/ou non volatile et/ou comprend un dispositif de stockage mémoire qui peut comprendre de la mémoire volatile et/ou non volatile, telle que EEPROM, ROM, PROM, RAM, DRAM, SRAM, flash, disque magnétique ou optique.
Le code informatique du ou des logiciels embarqués comprenant les instructions à charger et exécuter par le processeur 11 est par exemple stocké sur la mémoire 41. La mémoire 41 peut constituer un support d’informations selon un mode de réalisation particulier en ce qu’elle comprend un programme d’ordinateur (par exemple PG1 illustré en ) comportant des instructions pour la réalisation des étapes du procédé (ou du processus) de contrôle de l’invention.
Le dispositif de contrôle 10 est par exemple couplé à l’interface utilisateur UI1 au moyen du bloc 42 d’éléments d’interface et/ou de l’interface de communication 43.
la , une vue longitudinale de la deuxième traverse d’un train d’atterrissage selon l’invention, fonctionnant selon une première phase de fonctionnement, au sein d’un giravion ayant une masse minimale,
la , une vue longitudinale de la deuxième traverse d’un train d’atterrissage selon l’invention, fonctionnant selon une première phase de fonctionnement, au sein d’un giravion ayant une masse maximale,
la , une vue longitudinale de la deuxième traverse d’un train d’atterrissage selon l’invention, durant une transition entre la première phase de fonctionnement et une seconde phase de fonctionnement, et
la , une vue longitudinale de la deuxième traverse d’un train d’atterrissage selon l’invention, fonctionnant selon une deuxième phase de fonctionnement.
La première direction X est dite longitudinale et est parallèle à l’axe de roulis du giravion illustré. Le terme « longitudinal » est relatif à toute direction parallèle à la première direction X.
La deuxième direction Y est dite transversale et est parallèle à l’axe de tangage du giravion illustré. Le terme « transversal » est relatif à toute direction parallèle à la deuxième direction Y.
Enfin, la troisième direction Z est dite en élévation et est parallèle à l’axe de lacet du giravion illustré. L’expression « en élévation » est relative à toute direction parallèle à la troisième direction Z.
La présente un giravion 1. Le giravion 1 comporte une voilure tournante 3 portée par une cellule 2. La voilure tournante 3 peut comprendre au moins trois pales 4, chaque pale 4 pouvant être mobile notamment en traînée par rapport à un moyeu.
La cellule 2 s’étend longitudinalement le long d’un plan de symétrie P1. De plus, la cellule 2 repose sur un train d’atterrissage 5 à patins. En particulier, le train d’atterrissage 5 est attaché à une ossature de la cellule 2.
On note qu’une partie de la cellule 2 a été rendue transparente sur la pour permettre la visualisation du train d’atterrissage 5.
Ce train d’atterrissage 5 comporte un premier patin 6 et un deuxième patin 7. Le premier patin 6 et le deuxième patin 7 forment un plan susceptible de reposer sur un sol 100 plat.
Dès lors, le train d’atterrissage 5 comprend deux traverses 10 transversales reliant le premier patin 6 et le deuxième patin 7, à savoir une première traverse 20 et une deuxième traverse 30. La référence 10 est utilisée pour désigner n’importe quelle traverse, les références 20 et 30 étant utilisées si nécessaire pour désigner individuellement une traverse particulière.
Eventuellement, la première traverse 20 forme une traverse avant et la deuxième traverse 30 forme une traverse arrière, les termes « avant » et « arrière » étant usuellement utilisés par l’homme du métier et étant considérés selon un sens d’avancement vers l’avant du giravion 1.
La illustre un giravion 1 ayant deux patins 6, 7 qui s’étendent chacun d’une extrémité arrière libre à une extrémité avant libre, chaque traverse 10 étant connectée entre les extrémités avant et arrière de chaque patin 6,7. D’autres réalisations sont possibles, telles qu’illustrées par exemple dans le brevet FR 2 749 561.
Selon un premier mode de réalisation de l’invention, le dispositif de compensation comprend une bague d’ancrage amovible reçue dans une gorge annulaire interne du premier élément, la première bague comportant la première rainure.
De manière particulière, la bague d’ancrage est réalisée en au moins deux parties formant chacune une portion angulaire de ladite bague d’ancrage.
De manière particulière, la bague d’ancrage comprend une deuxième rainure annulaire interne dans laquelle est monté un anneau élastique ou un jonc pour maintenir en position les portions angulaires de la bague d’ancrage dans la gorge du premier élément.
De manière particulière, le premier élément a une extrémité libre bordée par des saillies axiales qui forment des dents de crabotage destinées à être reçues dans des logements ménagés dans le deuxième élément lorsque le deuxième élément est en position dans le premier élément, les dents de crabotage définissant le plan de référence.
Selon un deuxième mode de réalisation de l’invention, le dispositif de compensation comprend une pièce d’interface annulaire, la pièce d’interface ayant une première extrémité coopérant avec une extrémité libre du premier élément, et une deuxième extrémité, opposée à la première extrémité, définissant le plan de référence et avec laquelle le deuxième élément est en contact.
Selon une caractéristique particulière, le premier élément est pourvu d’un premier coupleur destiné à être connecté à un deuxième coupleur porté par le deuxième élément lorsque le deuxième élément est en position dans le premier élément, le premier coupleur comprenant un connecteur flottant.
L’invention concerne également un essieu pour atterrisseur d’aéronef comprenant un tel assemblage.
L’invention concerne aussi un atterrisseur d’aéronef comprenant un tel essieu et une roue montée à pivotement sur ledit essieu, la roue étant équipée d’un organe d’entraînement reçu à ajustement dans l’essieu, et l’élément tubulaire formant le deuxième élément.
la est une vue en coupe axiale du dispositif de verrouillage équipant l’organe d’entraînement illustré à la ;
L’élément 22 est configuré pour déterminer la puissance allouée à chaque signal de données propre à être transmis entre ledit point d’accès et chaque terminal utilisateur à sa portée au sein dudit réseau MIMO massif distribué et sans cellule.
L’élément 24 est configuré pour précoder chaque signal de données propre à être transmis entre chacun des émetteurs du point d’accès 10 et chaque terminal utilisateur à sa portée au sein dudit réseau MIMO massif distribué et sans cellule, en fonction de ladite estimation locale et de ladite puissance allouée associées.
L’élément 26 est configuré pour transmettre chaque signal précodé en entrée d’un modèle matériel de la chaine de transmission de son émetteur associé (i.e. associé audit signal précodé).
L’élément 28 est configuré pour déterminer ladite information représentative de la distorsion de signal causée par les propres imperfections matérielles dudit émetteur par comparaison de la sortie dudit modèle matériel et dudit signal précodé d’entrée.
Selon une variante illustrée à titre d’exemple par la , le point d’accès 10 comprend en outre une unité de traitement 30 formée par exemple d’une mémoire 32 et d’un processeur 34 associé à la mémoire 32, et le point d’accès 10 est au moins en partie réalisé sous forme d’un logiciel, ou d’une brique logicielle, exécutable par le processeur, notamment le module de détermination 12, le module de transmission 14, le module de réception 16, et un ou plusieurs modules électronique de l’ensemble 18 de modules électroniques dédiés aux traitements classiques mis en œuvre classiquement par un point d’accès d’un réseau MIMO massif distribué et sans cellule. La mémoire 32 du point d’accès 10 est alors apte à stocker de tels logiciels ou briques logicielles, et le processeur 34 est alors apte à les exécuter.
En variante non représentée, le module de détermination 12, le module de transmission 14, le module de réception 16, et un ou plusieurs modules électroniques de l’ensemble 18 de modules électroniques dédiés aux traitements classiques mis en œuvre classiquement par un point d’accès d’un réseau MIMO massif distribué et sans cellule sont réalisés chacun sous forme d’un composant logique programmable, tel qu’un FPGA (de l’anglais Field Programmable Gate Array), ou encore sous forme d’un circuit intégré dédié, tel qu’un ASIC (de l’anglais Application Specific integrated Circuit).
Lorsqu’au moins une partie du point d’accès 10 selon la présente invention est réalisée sous forme d’un ou plusieurs logiciels, c’est-à-dire sous forme d’un programme d’ordinateur, cette partie est en outre apte à être enregistrée sur un support, non représenté, lisible par ordinateur. Le support lisible par ordinateur est par exemple, un médium apte à mémoriser des instructions électroniques et à être couplé à un bus d’un système informatique. A titre d’exemple, le support lisible est un disque optique, un disque magnéto-optique, une mémoire ROM, une mémoire RAM, tout type de mémoire non-volatile (par exemple EPROM, EEPROM, FLASH, NVRAM), une carte magnétique ou encore une carte optique. Sur le support lisible est alors mémorisé un programme d’ordinateur comportant des instructions logicielles.
La illustre un exemple non limitatif d’architecture matérielle d’une partie du point d’accès représenté schématiquement sur la , notamment dans le cas où l’on considère utile la mise en œuvre de réseaux de type MIMO massif distribué et sans cellule, utilisant notamment une modulation multi-porteuse, notamment OFDM, ces réseaux étant connus sous le nom abrégé CF-mMIMO-OFDM.
Selon cet exemple, on considère notamment N signaux d’entrée modulés à , N étant un entier correspondant au nombre de sous-porteuses OFDM, en entrée d’un ensemble 40 de modules électroniques de traitement numérique du signal.
Les données d’information à transmettre à K utilisateurs sur la n ième sous-porteuse notées au moyen du signal S n tel que comprennent des éléments indépendants de puissance unitaire, tel que .
Il est à noter que classiquement les systèmes OFDM définissent une bande de garde de sous-porteuses inutilisées, localisée à chaque extrémité de la bande spectrale utilisée. Ainsi, l’ensemble de sous-porteuses disponibles est divisé en deux ensembles complémentaires, l’un utilisé pour la transmission de données et son ensemble complémentaire utilisé pour la bande de garde dans laquelle aucune donnée n’est transmise.
En particulier, par la suite on note la réponse du canal dans le domaine fréquentiel entre le l ième point d’accès et l’utilisateur k sur la n ième sous-porteuse avec n=0, …, N-1. Les canaux sont modélisés à l'aide de l'évanouissement indépendant de Rayleigh, i.e. chaque canal , où est le coefficient d’évanouissement à grande échelle entre le l ième point d’accès AP et le k ième utilisateur UE (de l’anglais User Equipement), indépendant des antennes ou des sous-porteuses mise en œuvre.
De plus, par la suite on considère des canaux à évanouissement par blocs, qui sont constants pendant un intervalle temps-fréquence, connu sous le nom d'intervalle de cohérence, et qui varient indépendamment entre les intervalles de cohérence.
En outre, il est également supposé par la suite que les coefficients d'évanouissement à grande échelle varient lentement, dans une fourchette de plusieurs intervalles de cohérence, ce qui rend évident de considérer que les gains du canal sont connus a priori à chaque point d'accès et sont utilisés pour estimer les réponses courantes du canal.
L’ensemble 40 de modules électroniques est organisé en M chaînes de traitement numérique du signal associés à chacun desdits M émetteurs du point d’accès 10 considéré, chaque émetteur étant optionnellement un émetteur OFDM.
Un tel ensemble 40 comprend notamment sur l’exemple d’architecture numérique de la , un module 42 de précodage propre à mettre en œuvre un précodage local linéaire distribué.
Ces instructions additionnelles sont utilisées pour les fonctions configurées pour recevoir des données provenant de l’extérieur du système informatique, notamment du microcontrôleur, telles que des données obtenues par l’intermédiaire d’une communication « UART », d’une communication Wi-Fi, ou provenant d’un capteur, etc. Les attaques de type « ROP » sont initialisées lors de l’exécution de telles fonctions, en ajoutant à la pile d’appel des données reçues depuis l’extérieur de manière à engendrer un dépassement de pile.
Les instructions additionnelles sont donc uniquement intégrées pour exécuter ce type de fonctions. Cela permet d’augmenter un temps d’exécution du programme seulement lorsqu’une telle fonction est appelée. L’exécution des autres fonctions du programme n’utilise pas ces instructions additionnelles.
En particulier, les instructions additionnelles sont exécutées lors des appels et des retours des fonctions configurées pour recevoir des données provenant de l’extérieur.
Plus particulièrement, les instructions permettant de réaliser un appel de fonction comprennent au moins une instruction additionnelle permettant de dupliquer l’adresse de retour dans un circuit de mémoire CMEM du système informatique SYS.
Les instructions permettant de réaliser un appel de fonction comprennent également au moins une instruction additionnelle permettant de dupliquer dans le circuit de mémoire CMEM du système informatique SYS la valeur du pointeur de pile lors de l’ajout de l’adresse de retour dans la pile.
Le circuit de mémoire CMEM peut comprendre deux registres REG1, REG2 du système informatique SYS. Un premier registre REG1 est alors utilisé pour stocker la valeur dupliquée de l’adresse de retour définie lors de l’appel de la fonction. Un deuxième registre REG2 est utilisé pour stocker la valeur dupliquée du pointeur de pile. Ce deuxième registre REG2 est optionnel. Les registres REG1, REG2 peuvent être des registres du processeur PROC. Ces registres peuvent être des registres additionnels du processeur ou bien des registres initiaux du processeur PROC. La fonctionnalité de ces registres initiaux est donc modifiée pour les dédier au stockage de la valeur dupliquée de l’adresse de retour et de la valeur dupliquée du pointeur de pile. Par exemple, dans le cas où le processeur PROC présente une architecture ARM®, il est possible d’utiliser les registres R4 et R5. Il est également possible d’utiliser le registre R9 si aucun code indépendant de la position (en anglais « position-independent code ») n’est utilisé. Il est également possible d’utiliser des registres à virgule flottante (S0 à S31 pour une architecture ARM®) si la virgule flottante n’est pas utilisée.
En variante, les registres peuvent être des registres d’un circuit sécurisé dédié du système informatique (par exemple ayant une architecture de type « TrustZone » sur ARM®).
En outre, un circuit dédié peut également être configuré pour stocker plusieurs valeurs dupliquées de pointeur de pile et plusieurs valeurs dupliquées d’adresse de retour, chaque valeur dupliquée du pointeur de pile étant associée à une unique valeur dupliquée d’adresse de retour.
En variante, le circuit de mémoire CMEM comprend une portion de la mémoire vive. Cette portion de la mémoire vive est alors utilisée pour stocker la valeur dupliquée du pointeur de pile et la valeur dupliquée de l’adresse de retour définie lors de l’appel de fonction.
Le circuit de mémoire CMEM est configuré pour recevoir des données seulement depuis le registre LR ou depuis le registre du pointeur de pile. Les valeurs stockées dans le circuit de mémoire CMEM sont donc difficilement modifiables par un attaquant.
Les instructions permettant de réaliser un retour de fonction comprennent des instructions additionnelles permettant de comparer la valeur du pointeur de pile lors de la récupération de l’adresse de retour à la valeur dupliquée du pointeur de pile stockée dans le circuit de mémoire CMEM.
Cette comparaison permet de vérifier que la valeur du pointeur de pile n’a pas été modifiée lors de l’exécution de ladite fonction. Cette comparaison peut être réalisée par le processeur ou bien par un circuit dédié.
Les instructions permettant de réaliser un retour de fonction comprennent des instructions additionnelles permettant de comparer la valeur de l’adresse de retour du registre LR à la valeur dupliquée de l’adresse de retour stockée dans le circuit de mémoire CMEM.
Cette comparaison permet de vérifier que la valeur de l’adresse de retour du registre LR n’a pas été modifiée lors de l’exécution de ladite fonction.
Si la valeur du pointeur de pile lors de la récupération de l’adresse de retour correspond à la valeur dupliquée du pointeur de pile et si la valeur de l’adresse de retour du registre LR correspond à la valeur dupliquée de l’adresse de retour, alors cela signifie que la valeur de l’adresse de retour dans la pile d’appel n’a pas été modifiée. Dans ce cas, le programme PRG est configuré pour continuer d’être exécuté en réalisant le branchement de retour de fonction.
Si la valeur du pointeur de pile lors de la récupération de l’adresse de retour est différente de la valeur dupliquée du pointeur de pile et/ou si la valeur de l’adresse de retour du registre LR est différente de la valeur dupliquée de l’adresse de retour, cela signifie que la pile d’appel a été modifiée de manière indésirée. Cette modification peut être le résultat d’une attaque de type « ROP » ou du fait qu’un attaquant aurait réussi à déplacer le pointeur de pile vers une zone de mémoire (aussi désigné par l’expression anglaise « fake stack ») contrôlée par l’attaquant. Ainsi, dans ce cas, des instructions du programme PRG sont configurées pour être exécutées de manière à prendre des contre-mesures. Par exemple, ces instructions lorsqu’elles sont exécutées peuvent permettre soit de stopper l’exécution du programme PRG soit de remplacer la valeur de l’adresse de retour par la valeur dupliquée de l’adresse de retour de manière à retourner à l’adresse de retour souhaitée lors du branchement de retour de la fonction. Ces instructions peuvent également générer un signal d’alerte permettant d’informer l’utilisateur du système informatique que la pile d’appel a été modifiée et que le système informatique subi potentiellement une attaque de type « ROP ». Un tel système informatique SYS est donc configuré pour détecter simplement des attaques de type dépassement de pile « ROP ». En particulier, un tel système informatique SYS présente une architecture simple permettant de stocker les valeurs dupliquées du pointeur de pile et de l’adresse retour. Par exemple, le système informatique SYS utilise un circuit de mémoire CMEM comprenant simplement deux registres pour stocker les valeurs dupliquées du pointeur de pile et de l’adresse mémoire. En variante, l’utilisation d’un circuit dédié comme circuit de mémoire CMEM permet d’effectuer le contrôle des valeurs du pointeur de pile et de l’adresse retour en parallèle de l’exécution du programme d’ordinateur PRG.