Dispositif (SIC-DEV ; Dev1') comprenant : des première et deuxième bornes (302, 300) destinées à être connectées respectivement à des première et deuxième lignes (CANH, CANL) d'un bus bifilaire (2) ; des troisième et quatrième bornes (304, 306) destinées à être connectées respectivement à des potentiels d'alimentation et de référence (VDD, GND) ; une première diode (D1) ayant une première électrode connectée à la troisième borne (304) ; une première branche (310) comprenant un premier transistor PMOS (T1) et une première résistance (R1) en série entre une deuxième électrode de la première diode (D1) et la première borne (302), et une deuxième résistance (R2), un deuxième transistor NMOS (T2) et une deuxième diode (D2) en série entre les première et quatrième bornes (302, 306) ; une deuxième branche (312) comprenant un troisième transistor PMOS (T3) et une troisième résistance (R3) en série entre la deuxième électrode de la première diode (D1) et la deuxième borne (300), et une quatrième résistance (R4), un quatrième transistor NMOS (T4) et une troisième diode (D4) en série entre les deuxième et quatrième bornes (300, 306) ; et un circuit de commande (CMD) configuré, à chaque transmission successivement d'un bit dominant (db) et d'un bit récessif (rb) sur le bus (2) par ledit dispositif (Dev1'), pour mettre lesdits transistors (T1, T2, T3, T4) à l'état passant pendant toute une première durée (Tsic) débutant avec le bit récessif (rb). Dispositif selon la revendication 1, dans lequel : la première diode (D1) a son anode du côté de la troisième borne (304) ; la deuxième diode (D2) a son anode du côté de la première borne (302) ; et la troisième diode (D4) a son anode du côté de la deuxième borne (300). Dispositif selon la revendication 1 ou 2, dans lequel : le premier transistor (T1) est connecté entre la première diode (D1) et la première résistance (R1), sa source étant par exemple du côté de la première diode (D1) ; le deuxième transistor (T2) est connecté entre la deuxième diode (D2) et la quatrième borne (306), sa source étant par exemple du côté de la quatrième borne (306) ; le troisième transistor (T3) est connecté entre la première diode (D1) et la troisième résistance (R3), sa source étant par exemple du côté de la première diode (D1) ; et le quatrième transistor (T4) est connecté entre la troisième diode (D4) et la quatrième borne (306), sa source étant par exemple du côté de la quatrième borne. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel les première, deuxième, troisième et quatrième résistances (R1, R2, R3, R4) ont des valeurs de résistance égales ou sensiblement égales, de préférence égales ou sensiblement égales à 100 ohms moins une valeur de résistance à l'état passant des premier, deuxième, troisième et quatrième transistors (T1, T2, T3, T4). Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel chacun desdits transistors (T1, T2, T3, T4) a sa source connectée à sa région de corps. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel les premier et troisième transistors (T1, T3) sont identiques l'un à l'autre, les deuxième et quatrième transistors (T2, T4) étant identiques l'un à l'autre. Dispositif selon l'une quelconque des revendications 1 à 6, dans lequel chacune des diodes (D1, D2, D4) est mise en œuvre par au moins un transistor MOS connecté en diode. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel : la source du premier transistor (T1) est connectée à la source du troisième transistor (T3) ; la grille du premier transistor (T1) est connectée à la grille du troisième transistor (T3) ; et le circuit de commande (CMD) comprend : - une sixième résistance (R6) connectée entre la source et la grille du premier transistor (T1), et - une première source de courant (400) configurée pour fournir un courant (I) à la sixième résistance (R6) pendant toute la durée de chaque première durée (Tsic). Dispositif selon la revendication 8, dans lequel le circuit de commande (CMD) comprend un premier interrupteur ; la sixième résistance (R6), le premier interrupteur (IT1) et la première source de courant (400) sont connectés en série et dans cet ordre entre la source du premier transistor (T1, 318) et la quatrième borne (306) ; et le circuit de commande est configuré pour mettre le premier interrupteur (IT1) à l'état passant pendant toute la durée de chaque première durée (Tsic). Dispositif selon la revendication 8 ou 9, dans lequel : les deuxième et quatrième transistors (T2, T4) ont leurs sources connectées à la quatrième borne (306) ; la grille du deuxième transistor (T2) est connectée à la grille du quatrième transistor (T4) ; et le circuit de commande (CMD) comprend : - une septième résistance (R7) connectée entre la source et la grille du deuxième transistor (T2), et - une deuxième source de courant (402) configurée pour fournir un courant (I2) à la septième résistance (R7) pendant toute la durée de chaque première durée (Tsic). Dispositif selon la revendication 10 prise dans sa dépendance à la revendication 9, dans lequel : le circuit de commande (CMD) comprend un deuxième interrupteur (IT2) ; la deuxième source de courant (402), le deuxième interrupteur (IT2) et la septième résistance (R7) sont connectés en série et dans cet ordre entre la source du premier transistor (T1, 318) et la quatrième borne (306) ; et le circuit de commande (CMD) est configuré pour mettre le deuxième interrupteur (IT2) à l'état passant pendant toute la durée de chaque première durée (Tsic). Dispositif selon la revendication 10 ou 11, dans lequel le circuit de commande (CMD) comprend une première capacité (C1) connectée en parallèle de la sixième résistance (R6), et une deuxième capacité (C2) connectée en parallèle de la septième résistance (R7). Dispositif selon l'une quelconque des revendications 1 à 12, dans lequel le dispositif (Dev1') comprend en outre un circuit de lecture/écriture (R/W) du bus (2) configuré pour fournir au circuit de commande (CMD), à chaque transmission successivement d'un bit dominant (db) et d'un bit récessif (rb) sur le bus (2) par ledit dispositif (Dev1'), un signal (SIC-SIG) indiquant le début et la fin de la première durée (Tsic) correspondante. Réseau comprenant : un bus bifilaire série (2) ayant une première ligne (CANH) et une deuxième ligne (CANL) ; et une pluralité de dispositifs selon l'une quelconque des revendications 1 à 13, chaque dispositif ayant sa première borne (302) connectée à la première ligne (CANH) et sa deuxième borne (300) connectée à la deuxième ligne (CANL). Véhicule comprenant un réseau selon la revendication 14.