Circuit électronique comprenant des cellules (210, 410) d’acquisition d’image, chaque cellule comportant : - un photodétecteur (PD) relié à un premier nœud (SN,NCTIA) de la cellule ; - un transistor amplificateur (SF, DRV) ayant : sa grille connectée au premier nœud, un nœud de conduction relié à une sortie (250) de la cellule, et un nœud de commande d’une tension de grille arrière, le transistor amplificateur (SF,DRV) étant configuré pour que sa tension de seuil varie en fonction de la tension de grille arrière du transistor amplificateur (SF,DRV) ; le circuit comprenant au moins un circuit d’asservissement configuré pour ajuster une tension appliquée au nœud de commande de la tension de grille arrière du transistor amplificateur (SF, DRV) d’une des cellules en fonction d’une tension (VX) présente à la sortie de la cellule et d’une tension de référence (VREF). Circuit selon la revendication 1, dans lequel le transistor amplificateur (SF,DRV) est formé dans une technologie utilisant un substrat semiconducteur déplété sur isolant. Circuit selon la revendication 1 ou 2, dans lequel chaque cellule (210, 410) comprend un condensateur d’échantillonnage (255) et un transistor d’échantillonnage (CORR), le nœud de commande (262) de la tension de grille arrière du transistor amplificateur (SF,DRV) de chaque cellule étant relié au condensateur d’échantillonnage (255) et relié à une sortie du circuit d’asservissement (295) par l’intermédiaire du transistor d’échantillonnage (CORR). Circuit selon la revendication 3, dans lequel le condensateur d’échantillonnage (255) stocke une valeur de correction (VBB) échantillonnée de la sortie du circuit d’asservissement (295) sur le nœud de commande de tension de grille arrière du transistor amplificateur (SF,DRV). Circuit selon la revendication 3 ou 4, dans lequel la taille du condensateur d’échantillonnage (255) est indépendante de la sensibilité de la cellule (210, 410) d’acquisition d’image. Circuit selon l’une quelconque des revendications 3 à 5, dans lequel le circuit d’asservissement (295) comprend un amplificateur différentiel (290) dont une première entrée (292) est reliée à ladite sortie (250) de la cellule, et dont une deuxième entrée est configurée pour recevoir la tension de référence (VREF), une sortie de l’amplificateur différentiel (290) fournissant une tension de sortie (VCORR), appliquée au transistor d’échantillonnage (CORR), et fonction d’un écart entre la tension (VX) présente à la sortie de la cellule et la tension de référence (VREF). Circuit électronique selon l’une quelconque des revendications 1 à 6, le premier nœud de chaque cellule étant un nœud de détection (SN) et chaque cellule comprenant : - un transistor de lecture (RD) connecté en série avec le transistor amplificateur (SF) ; et - un transistor de réinitialisation (RST) configuré pour relier le nœud de détection (SN) à un rail de tension de réinitialisation, le transistor amplificateur (SF) étant monté en source suiveuse et ayant ledit nœud de conduction relié à la sortie (250) de la cellule par l’intermédiaire du transistor de lecture (RD). Circuit électronique selon l’une quelconque des revendications 1 à 6, chaque cellule étant de type à amplificateur à transimpédance capacitive (CTIA) et comprenant : - un transistor de lecture (RD) connecté en série avec le transistor amplificateur (DRV) ; - un transistor de réinitialisation (RST) configuré pour relier un nœud d’intégration (NINT), commun au transistor de lecture (RD), au transistor amplificateur (DRV) et au transistor de réinitialisation (RST), au premier nœud (NCTIA) ; et - une capacité d’intégration (Cint) reliant le nœud d’intégration (NINT) et le premier nœud (NCTIA) ; le transistor amplificateur (DRV) ayant ledit nœud de conduction relié à la sortie (250) de la cellule par l’intermédiaire du transistor de lecture (RD). Circuit selon l’une quelconque des revendications 1 à 8, dans lequel au moins certaines des cellules sont agencées en au moins une colonne de cellules, dans laquelle les sorties (250) des cellules sont interconnectées par au moins un premier conducteur de colonne (COL) relié à une source de courant (245) et à un premier circuit d’asservissement configuré pour ajuster séquentiellement une tension appliquée au nœud de commande de la tension de grille arrière du transistor amplificateur (SF, DRV) de chacune des cellules de la colonne. Circuit selon l’une quelconque des revendications 1 à 9, dans lequel le transistor amplificateur (SF,DRV) est isolé par des tranchées. Circuit électronique selon l’une quelconque des revendications 8 à 10 dans leur dépendance à la revendication 3, dans lequel le condensateur d’échantillonnage (255) a une capacité supérieure à celle du premier nœud associé (SN) ou de la capacité (Cint). Circuit selon l’une quelconque des revendications 1 à 11, dans lequel les photodétecteurs comprennent un matériau organique et/ou des nanoparticules. Procédé de commande d’un circuit électronique selon l’une quelconque des revendications 1 à 12, le procédé comprenant l’ajustement, par un circuit d’asservissement, en fonction d’une tension (VX) présente à une sortie (250) d’une cellule d’acquisition d’image (210, 410) et d’une tension de référence (VREF), une tension appliquée à un nœud de commande d’une tension de grille arrière d’un transistor amplificateur (SF,DRV) de la cellule d’acquisition d’image (210, 410) du circuit électronique, ledit transistor amplificateur étant configuré pour que sa tension de seuil varie en fonction de ladite tension de grille arrière, chaque cellule comportant : - un photodétecteur (PD) relié à un premier nœud (SN,NCTIA) de la cellule, et - ledit transistor amplificateur (SF,DRV) dont un nœud de conduction est relié à la sortie (250) de la cellule et dont la grille est connectée au premier nœud.