Procédé de détermination, mis en œuvre par ordinateur, d’une architecture matérielle d’un circuit intégré, caractérisé en ce que le procédé comprend au moins une pluralité d’itérations des étapes suivantes consistant à : appliquer (130) un algorithme d’optimisation A à un espace d’exploration d’architecture E, de manière à déterminer au moins une configuration d’architecture candidate G, ladite configuration d’architecture candidate G appartenant audit espace d’exploration d’architecture E, ledit espace d’exploration d’architecture E comprenant un ensemble de fonctions objectifs F évaluant des critères d’optimisation C q associés à ladite configuration d’architecture candidate G ; appliquer ladite configuration d’architecture candidate G (140) à une pluralité d’outils d’évaluation O m , ce qui fournit des résultats d’évaluation des configurations d’architectures candidates G ; déterminer (150) une valeur d’au moins deux critères d’optimisation C q desdits critères d’optimisation C q , lesdits au moins deux critères d’optimisation dits principaux étant choisis parmi la performance de calculs, la consommation énergétique et/ou la surface dudit circuit intégré à concevoir, la valeur d’un desdits critères d’optimisation principaux étant déterminée en appliquant une fonction analytique prenant en arguments au moins une information circuit et au moins une information technologique, ladite au moins une information circuit étant déterminée à partir des résultats d’évaluation fournis par au moins un outil d’évaluation O m parmi lesdits outils d’évaluation O m , ladite au moins une information technologique étant issue d’au moins une base de données technologique ; et déterminer si (160) un critère d’arrêt est vérifié ; et en ce que, à chaque itération, la détermination de ladite configuration d’architecture candidate G est optimisée à partir de l’évaluation des fonctions objectifs F relatives auxdites valeurs déterminées desdites au moins deux critères d’optimisation principaux C q ; le procédé comprenant en outre un arrêt desdites itérations en réponse à la vérification dudit critère d’arrêt et une génération d’au moins une configuration optimisée d’architecture de calcul G opt à partir de ladite au moins une configuration d’architecture G. Procédé selon la revendication 1, dans lequel ledit critère d’arrêt est défini en fonction d’une évaluation d’au moins une fonction objectifs F h relative à un critère d’optimisation principal C q , à partir de la valeur déterminée dudit critère d’optimisation principal. Procédé selon la revendication 1, dans lequel ledit critère d’arrêt est défini en fonction d’un temps prédéfini d’exécution de ladite pluralité d’itérations d’étapes d’optimisation. Procédé selon l’une des revendications 1 à 3, dans lequel chaque outil d’évaluation O m est configuré pour générer un ensemble de résultats d’évaluation R mg associés à ladite au moins une configuration d’architecture G, et dans lequel le procédé comprend en outre une étape consistant à appliquer ladite configuration d’architecture candidate G (140) à un premier outil d’évaluation O m parmi lesdits outils d’évaluation O m , à partir d’au moins un résultat d’évaluation R mg issu d’une étape préalable d’application de ladite configuration d’architecture candidate G (140) à un deuxième outil d’évaluation O m parmi lesdits outils d’évaluation O m . Procédé selon l’une des revendications 1 à 4, dans lequel la génération de ladite au moins une configuration d’architecture G est effectuée en fonction de ladite pluralité d’outils d’évaluation O m utilisables. Procédé selon l’une des revendications 1 à 5, dans lequel le procédé comprend en outre une étape préalable de réception (110) d’un descripteur D d’architecture et une étape de génération (120) dudit espace d’exploration E d’architecture à partir dudit descripteur D d’architecture et dudit algorithme d’optimisation A. Procédé selon l’une des revendications 1 à 6, dans lequel un outil d’évaluation O m de ladite pluralité d’outils d’évaluation O m est un outil d’évaluation choisi parmi un simulateur de configuration d’architecture, un outil de compilation d’architecture, un outil d’évaluation de consommation, un outil basé sur une exploitation d’une base de données et un outil basé sur une exploitation d’une mémoire de données de configurations candidates, ladite mémoire de données de configurations candidates étant utilisée pour sauvegarder des résultats d’évaluation issus de l’étape (140) d’application de configurations d’architecture candidates G et/ou de l’étape (150) de détermination de valeur de de critères d’optimisation C q de configurations d’architecture candidates G. Architecture matérielle de circuit intégré obtenue par la mise en œuvre du procédé selon l’une des revendications 1 à 7. Procédé de conception d’un circuit intégré comprenant une implémentation d’un circuit intégré à partir de l’architecture matérielle de circuit intégré de la revendication 8. Produit programme d'ordinateur comportant des instructions de code de programmation aptes à être mises en œuvre par un ordinateur, l’ordinateur étant apte à mettre en œuvre le procédé selon l'une quelconque des revendications 1 à 7.