Circuit de couplage et de chainage configuré (114) pour recevoir, par l’intermédiaire d’un premier bus (116, 122) relié à l’un parmi un bus système (110) d’un dispositif électronique (100) et un premier circuit périphérique (118) du dispositif électronique, une donnée d’origine et la transmettre vers un deuxième bus (122, 116) du dispositif électronique relié à l’autre parmi le bus système et le premier circuit périphérique, le circuit de couplage et de chainage étant en outre configuré pour intercepter la donnée d’origine et transmettre une copie de la donnée d’origine vers un troisième bus (124) du dispositif relié à un deuxième circuit périphérique (120) du dispositif. Circuit selon la revendication 1 configuré en outre pour générer une demande d’accès pour écriture de la copie de la donnée d’origine, au deuxième circuit (120), sur la base de la réception de la donnée d’origine. Circuit selon la revendication 1 ou 2, dans lequel le premier bus (116) est relié au bus système (110) et le deuxième bus (122) est relié au premier circuit périphérique (118), la donnée d’origine étant transmise au circuit (114) sur la base d’une demande d’accès au premier circuit pour écriture. Circuit selon la revendication 1 ou 2, dans lequel le premier bus (122) est relié au premier circuit périphérique (118) et le deuxième bus (116) est relié au bus système (110), la donnée d’origine étant transmise au circuit (114) sur la base d’une demande d’accès au premier circuit (118) pour lecture. Circuit selon l’une quelconque des revendications 1 à 4, comprenant une mémoire volatile (300), reliée au deuxième circuit périphérique (120), configurée pour recevoir la copie de la donnée transmise et la fournir au deuxième circuit périphérique. Circuit selon la revendication 5, dans lequel la mémoire volatile (300) est une mémoire de type premier arrivé-premier sorti. Dispositif électronique comprenant : - le circuit de couplage et de chainage (114) selon l’une quelconque des revendications 1 à 6 ; - les premier et deuxième circuits périphériques (118, 120) ; et - le bus système (110). Dispositif électronique selon la revendication 7, dans lequel le circuit de couplage et de chainage (114) est un circuit d’accès direct à la mémoire (500). Dispositif électronique selon la revendication 7 ou 8 dans lequel le deuxième circuit périphérique (120) est un circuit de redondance cyclique configuré pour calculer un code d’erreur sur la base de la donnée fournie par le circuit de couplage et chainage (114). Dispositif électronique selon l’une quelconque des revendications 7 à 9, dans lequel le premier circuit périphérique (118) est un circuit cryptographique. Dispositif électronique selon la revendication 10, dans lequel le circuit cryptographique (118) est configuré pour générer un code d’erreur d’exécution indiquant si une erreur d’exécution a lieu. Dispositif électronique selon la revendication 11, dans lequel le circuit de couplage et de chainage (114) comprend en outre une mémoire volatile (300) reliée au deuxième circuit périphérique (120) et configurée pour recevoir la copie de la donnée transmise et la fournir au deuxième circuit périphérique, le circuit de couplage et de chainage étant en outre configuré pour supprimer le contenu de la mémoire volatile sur la base du code d’erreur d’exécution. Dispositif électronique selon l’une quelconque des revendications 7 à 12, comprenant en outre un troisième circuit périphérique relié au circuit de couplage et de chainage (114) par l’intermédiaire d’un quatrième bus, le circuit de couplage et de chainage étant en outre configuré pour transmettre une copie de la donnée d’origine vers le quatrième bus. Procédé de couplage ou de chainage comprenant : - la réception, par un circuit de couplage et de chainage (114) et par l’intermédiaire d’un premier bus (116, 122) relié à l’un parmi un bus système (110) d’un dispositif électronique (100) et un premier circuit périphérique (118) du dispositif électronique, d’une donnée d’origine ; - la transmission, par le circuit de couplage et de chainage et vers un deuxième bus (122, 116) du dispositif électronique relié à l’autre parmi le bus système et le premier circuit périphérique ; - l’interception, par le circuit de couplage et de chainage, de la donnée d’origine ; et - la transmission, par le circuit de couplage et de chainage, d’une copie de la donnée d’origine, vers un troisième bus (124) du dispositif relié à un deuxième circuit périphérique (120) du dispositif. Procédé selon la revendication 14, dans lequel une demande d’accès au deuxième circuit périphérique (120) pour écriture de la copie de la donnée d’origine est générée par le circuit de couplage et de chainage (114) sur la base de la réception de la donnée d’origine. Procédé selon la revendication 15, dans lequel le circuit de couplage et de chainage (114) génère la demande d’accès au deuxième circuit périphérique (120) pour écriture sur la base d’une demande d’accès pour écriture ou de lecture dans le premier circuit périphérique (118).