Procédé d’amorçage sécurisé pour un réseau prédiffusé programmable par l’utilisateur, FPGA, (2) relié à une mémoire non volatile d’amorçage de démarrage (3 ; 3a, 3b) dans laquelle est stockée une première clé chiffrée (6 ; 6a, 6b) et à une mémoire non volatile d’amorçage nominal (4) dans laquelle est stockée une image chiffrée de FPGA (7), caractérisé par le fait qu’il comprend : - une étape d’amorçage de démarrage dans laquelle le FPGA (2) est configuré pour : • récupérer (S1) la première clé chiffrée (6 ; 6a, 6b) stockée dans la mémoire non volatile d’amorçage de démarrage (3 ; 3a, 3b) ; • déchiffrer (S2) la première clé chiffrée (6 ; 6a, 6b) en utilisant une seconde clé de fonction physique inclonable, PUF, (8) stockée dans le FPGA (2) ; et • copier (S3) la première clé déchiffrée (11) dans une mémoire vive sauvegardée par batterie, BBRAM, (10) interne du FPGA (2) ; puis - une étape d’amorçage nominal (S4) dans laquelle le FPGA (2) est configuré pour : • déchiffrer l’image chiffrée de FPGA (7) stockée dans la mémoire non volatile d’amorçage nominal (4) à l’aide de la première clé déchiffrée (11) stockée dans la BBRAM (10) ; et • dès que la première clé déchiffrée (11) a été utilisée pour le déchiffrement de l’image chiffrée de FPGA (7), effacer la première clé déchiffrée (11) de la BBRAM (10). Procédé d’amorçage sécurisé selon la revendication 1, caractérisé par le fait que, une fois que la première clé déchiffrée (11) est copiée dans la BBRAM (10), le FPGA (2) est configuré pour effacer la première clé déchiffrée (11) de la BBRAM (10) après une durée comprise entre 100 et 1500 millisecondes. Procédé d’amorçage sécurisé selon la revendication 1 ou 2, caractérisé par le fait que la mémoire non volatile d’amorçage de démarrage comprend une première mémoire non volatile non amovible (3a) et une seconde mémoire non volatile externe amovible (3b), la première clé chiffrée comprenant une première partie de clé chiffrée (6a) stockée dans la première mémoire non volatile non amovible (3a) et une seconde partie de clé chiffrée (6b) stockée dans la seconde mémoire non volatile externe amovible (3b). Procédé d’amorçage sécurisé selon la revendication 3, caractérisé par le fait que, dans l’étape d’amorçage de démarrage, le FPGA (2) est configuré pour : - vérifier si la seconde mémoire non volatile externe amovible (3b) est ou non reliée au FPGA (2) ; - lorsque la seconde mémoire non volatile externe amovible (3b) est reliée au FPGA (2), récupérer (S1a) la première partie de clé chiffrée (6a) stockée dans la première mémoire non volatile non amovible (3a), et récupérer (S1b) la seconde partie de clé chiffrée (6b) stockée dans la seconde mémoire non volatile externe amovible (3b) ; - combiner la première partie de clé chiffrée (6a) et la seconde partie de clé chiffrée (6b) pour former une clé de BBRAM chiffrée ; et - déchiffrer (S2) la clé de BBRAM chiffrée en utilisant la seconde clé PUF (8) stockée dans le FPGA (2), et copier la clé de BBRAM déchiffrée dans la BBRAM (10) du FPGA (2). Procédé d’amorçage sécurisé selon la revendication 4, caractérisé par le fait que la seconde partie de clé chiffrée (6b) comprend au moins un facteur de validité, et dans lequel l’étape consistant à combiner la première partie de clé chiffrée (6a) et la seconde partie de clé chiffrée (6b) est effectuée uniquement dans le cas où le FGPA (2) a préalablement authentifié l’au moins un facteur de validité de la seconde partie de clé chiffrée (6b). Carte de circuits imprimés (1 ; 12) comprenant un FPGA (2) dans lequel est stockée une seconde clé PUF (8), une mémoire non volatile d’amorçage de démarrage (3 ; 3a, 3b) dans laquelle est stockée une première clé chiffrée (6 ; 6a, 6b), et une mémoire non volatile d’amorçage nominal (4) dans laquelle est stockée une image chiffrée de FPGA (7), le FPGA (2) étant configuré pour réaliser le procédé d’amorçage sécurisé selon l’une des revendications 1 à 5. Carte de circuits imprimés (12) selon la revendication 6 en dépendance de la revendication 4, caractérisée par le fait la mémoire non volatile d’amorçage de démarrage comprend une première mémoire non volatile non amovible (3a) intégrée à la carte de circuits imprimés (12) et une seconde mémoire non volatile amovible (3b) externe à la carte de circuits imprimés (12), la première clé chiffrée comprenant une première partie de clé chiffrée (6a) stockée dans la première mémoire non volatile non amovible (3a) et une seconde partie de clé chiffrée (6b) stockée dans la seconde mémoire non volatile amovible externe (3b).