Machine d'état fini asynchrone (aFSM) pour commander des interrupteurs de côté haut et de côté bas (HSS, LSS) d'un convertisseur à découpage (1), dans laquelle : la machine d'état comprend plusieurs états (HS, LS, OFF) reliés entre eux par des transitions (HS2LS, LS2HS, LS2OFF, OFF2HS), chaque transition étant mise en œuvre par une bascule D (FF-HS2LS, FF-LS2HS, FF-LS2OFF, FF-OFF2HS) ; chaque bascule a une sortie (Q) configurée pour fournir un bit (b1 ; b2, b3 ; b4) représentatif d'un état (LS; HS ; OFF) de la machine d'état, ledit état étant un état d'arrivée de la transition mise en œuvre par la bascule, une entrée de donnée (D) configurée pour recevoir un bit représentatif d'un état de départ de la transition mise en œuvre par la bascule et une entrée de commande (C) configurée pour recevoir un premier signal binaire impulsionnel (CK1, CK2, CK3, CK4) dédié à ladite bascule ; un premier circuit combinatoire (C1) est configuré pour fournir, à partir de signaux d'entrée (sig-in) de la machine d'état et des bits fournis par les sorties des bascules , et pour chaque transition (HS2LS, LS2HS, LS2OFF, OFF2HS), un deuxième signal binaire (R1, R2, R3, R4) correspondant à ladite transition et indiquant si une mise en œuvre de ladite transition est requise ou non ; et un deuxième circuit (C2) est configuré pour générer à partir des deuxièmes signaux (R1, R2, R3, R4), à chaque requête de mise en œuvre d'une transition et en l'absence d'impulsion des premiers signaux (CK1, CK2, CK3, CK4), une impulsion du premier signal dédié à la bascule mettant en œuvre ladite transition, et une impulsion du premier signal dédié à chaque bascule ayant sa sortie configurée pour fournir un bit à l'entrée de donnée de la bascule mettant en œuvre ladite transition. Machine d'état fini asynchrone selon la revendication 1, dans laquelle chaque bascule (HS2LS, LS2HS, LS2OFF, OFF2HS) est configurée pour qu'un début de chaque impulsion du premier signal (CK1, CK2, CK3, CK4) dédié à ladite bascule provoque une mise à jour de ladite bascule. Machine d'état fini asynchrone selon la revendication 1 ou 2, dans laquelle le deuxième circuit (C2) est configuré pour générer, à chaque requête (R1, R2, R3, R4) de mise en œuvre d'une transition et en l'absence d'impulsion des premiers signaux (CK1, CK2, CK3, CK4), uniquement l'impulsion du premier signal (CK1, CK2, CK3, CK4) dédié à la bascule mettant en œuvre ladite transition et l'impulsion du premier signal (CK1, CK2, CK3, CK4) dédié à chaque bascule ayant sa sortie (Q) configurée pour fournir un bit à l'entrée de donnée (D) de la bascule mettant en œuvre ladite transition. Machine d'état fini asynchrone selon l'une quelconque des revendications 1 à 3, dans laquelle le premier circuit combinatoire (C1) est dépourvu de registre d'état et de circuit de mémorisation des signaux d'entrée de la machine d'état . Machine d'état selon l'une quelconque des revendications 1 à 4, dans laquelle la machine d'état comprend : au moins un couple de transitions (LS2HS, LS2OFF) ayant un même état (LS) de départ ; et pour chaque couple de transitions (LS2HS, LS2OFF) ayant un même état (HS) de départ, le premier circuit combinatoire (C1) comprend un circuit de mutuelle exclusion (ME) configuré, à partir de plusieurs desdits signaux d'entrée de la machine d'état, pour fournir le deuxième signal binaire (R3) indiquant si une mise en œuvre d'une première transition (LS2HS) du couple de transitions est requise ou non et le deuxième signal binaire (R4) indiquant si une mise en œuvre d'une deuxième transition (LS2OFF) du couple de transitions est requise ou non, de sorte que seul l'un parmi ces deux deuxièmes signaux indique que la transition correspondant à ce deuxième signal est requise. Machine d'état selon l'une quelconque des revendications 1 à 5, dans laquelle le deuxième circuit (C2) comprend : pour chaque transition (HS2LS, OFF2HS, LS2HS, LS2OFF), un générateur d'impulsion (PG1, PG2, PG3, PG4) associé à ladite transition et configuré pour : - recevoir le deuxième signal (R1, R2, R3, R4) correspondant à ladite transition, et - pour générer, à chaque requête de mise en œuvre de ladite transition et en l'absence d'impulsion des premiers signaux (CK1, CK2, CK3, CK4), une impulsion de sortie (sig1, sig2, sig3, sig4) ; et un troisième circuit combinatoire (C4) configuré pour fournir lesdits premiers signaux (CK1, CK2, CK3, CK4) à partir des impulsions de sortie (sig1, sig2, sig3, sig4) des générateurs (PG1, PG2, PG3, PG4). Machine d'état fini asynchrone selon la revendication 6, dans laquelle le troisième circuit combinatoire (C4) est en outre configuré pour fournir un signal binaire (lock) à un premier niveau uniquement si au moins un des premiers signaux (CK1, CK2, CK3, CK4) présente une impulsion et à un deuxième niveau sinon, chaque générateur d'impulsion (PG1, PG2, PG3, PG4) étant configuré pour ne fournir aucune impulsion de sortie (sig1, sig2, sig3, sig4) si ledit signal binaire (lock) est au premier niveau. Machine d'état fini asynchrone selon la revendication 6 ou 7, dans laquelle chaque générateur d'impulsion (PG1, PG2, PG3, PG4) est configuré, à chaque impulsion de sortie (sig1, sig2, sig3, sig4) fournie par le générateur d'impulsion, pour qu'une commutation de la sortie (b1, b2, b3, b4) de la bascule (FF-HS2LS, FF-OFF2HS, FF-LS2HS, FF-LS2OFF) mettant en œuvre la transition à laquelle le générateur est associé et/ou une commutation de l'entrée de donnée (D) de la bascule (FF-HS2LS, FF-OFF2HS, FF-LS2HS, FF-LS2OFF) mettant en œuvre la transition à laquelle le générateur est associé mette fin à ladite impulsion de sortie. Machine d'état fini asynchrone selon l'une quelconque des revendications 1 à 7, dans laquelle le deuxième circuit (C2) est configuré pour que chaque impulsion des premiers signaux (CK1, CK2, CK3, CK4) ait une même durée constante et déterminée par un temps de maintien desdites bascules (FF-HS2LS, FF-OFF2HS, FF-LS2HS, FF-LS2OFF). Machine d'état fini asynchrone selon l'une quelconque des revendications 1 à 7, dans laquelle le deuxième circuit (C2) est configuré pour que, à chaque requête (R1, R2, R3, R4) de mise en œuvre d'une transition pour laquelle le deuxième circuit génère une impulsion du premier signal (CK1, CK2, CK3, CK4) dédiée à la bascule (FF-HS2LS, FF-OFF2HS, FF-LS2HS, FF-LS2OFF) mettant en œuvre la transition et une impulsion du premier signal dédié à chaque bascule ayant sa sortie (Q) configurée pour fournir un bit à l'entrée de donnée de la bascule mettant en œuvre ladite transition, une commutation de la sortie (b1, b2, b3,b4) de la bascule mettant en œuvre la transition et/ou une commutation de l'entrée de donnée (D) de la bascule mettant en œuvre la transition mette fin audites impulsions Machine d'état fini asynchrone selon l'une quelconque des revendications 1 à 10, dans laquelle la machine d'état est configurée pour mettre en œuvre : une première phase (HS) commandant l'état passant d'un interrupteur de côté haut (HSS) d'un convertisseur à découpage (1) et l'état bloqué d'un interrupteur de côté bas (LSS) du convertisseur ; une deuxième phase (LS) commandant l'état passant, respectivement bloqué, de l'interrupteur de côté bas, respectivement de côté haut ; et une troisième phase (OFF) commandant l'état bloqué des deux interrupteurs (HSS, LSS), et dans laquelle, pour chaque état (HS, LS, OFF), la machine d'état est configurée pour mettre en œuvre l'une desdites première, deuxième et troisième phase. Machine d'état fini asynchrone selon la revendication 11, dans laquelle la machine d'état est configurée pour commander le convertisseur (1) alternativement en mode de conduction continu (CCM) et en mode de conduction discontinu (DCM), le mode de conduction continu comprenant une ou plusieurs mises en œuvre d'une succession des deuxième (LS), troisième (OFF) et première (HS) phases, et le mode de conduction continu comprenant une ou plusieurs mises en œuvre d'une succession des deuxième (LS) et première (HS) phases. Machine d'état fini asynchrone selon la revendication 11 ou 12, dans laquelle les bascules (FF-HS2LS, FF-OFF2HS, FF-LS2HS, FF-LS2OFF) comprennent exactement une première bascule(FF-HS2LS), une deuxième bascule (FF-OFF2LS), une troisième bascule (FF-LS2HS) et une quatrième bascule (FF-LS2OFF) configurées pour que : l'entrée de donnée (D) de la première bascule reçoive le bit (b2) fourni par la sortie (Q) de la deuxième bascule (FF-OFF2HS) et le bit (b3) fourni par la sortie de la troisième bascule (FF-LS2HS); les entrées de donnée (D) des troisième et quatrième bascules (FF-LS2OFF ; FF-LS2HS) reçoivent chacune le bit (b1) fourni par la sortie (Q) de la première bascule (FF-HS2LS) ; et l'entrée de donnée (D) de la deuxième bascule (FF-OFF2HS) reçoive le bit (b4) fournit par la sortie de la quatrième bascule (FF-LS2OFF). Machine d'état fini asynchrone selon la revendication 13, dans laquelle : le bit (b2) fourni par la sortie de la deuxième bascule et le bit (b3) fourni par la sortie de la troisième bascule sont représentatifs d'un premier état (HS) de la machine d'état ; le bit (b1) fourni par la sortie de la première bascule est représentatif d'un deuxième état (LS) de la machine d'état ; le bit (b4) fourni par la sortie de la quatrième bascule est représentatif d'un troisième état (OFF) de la machine d'état ; et la machine d'état est configurée pour mettre en œuvre les première, deuxième et troisième phase dans les premier, deuxième et troisième états respectivement. Convertisseur à découpage (1) comprenant : un interrupteur de côté haut (HSS) couplant un noeud de connexion (102) à un noeud (100) configuré pour recevoir un potentiel d'alimentation (VDD) ; un interrupteur de côté bas (LSS) couplant le noeud de connexion (102) à un noeud (104) configuré pour recevoir un potentiel de référence (GND) ; une inductance (L) couplant le noeud de connexion (102) à une sortie (OUT) du convertisseur ; et une machine d'état (aFSM) selon l'une quelconque des revendications 1 à 14.