Procédé d'utilisation d'une cellule mémoire (10) reprogrammable, la cellule comprenant des première (24), deuxième (22) et troisième (20) régions semiconductrices délimités latéralement par des murs conducteurs isolés (28), la cellule mémoire comprenant en outre une première couche isolante (34) recouvrant les première (24), deuxième (22) et troisième (20) régions et une deuxième couche conductrice (38) située en regard d'une partie de chacune de première (24), deuxième (22) et troisième (20) régions, une première partie (24a) supérieure de la première région (24) située en regard de la deuxième couche (38) étant dopée d'un premier type de conductivité, la deuxième région comprenant des deuxièmes parties supérieures (22a, 22b), les deuxième parties supérieures formant un transistor (44) avec les première (34) et deuxième (38) couche, une troisième partie (20a) supérieure de la troisième partie (20) située en regard de la deuxième couche (38) étant dopée d'un deuxième type de conductivité, le procédé comprenant : - la programmation d'une première valeur dans la cellule mémoire par l'application d'un champ électrique compris entre 5 MV/cm et 10 MV/cm entre la première région (24) et la deuxième couche (38) ; et - la programmation d'une deuxième valeur dans la cellule mémoire par l'application d'un champ électrique compris entre 5 MV/cm et 10 MV/cm entre la troisième région (20) et la deuxième couche (38). Procédé selon la revendication 1, dans lequel le transistor (44) est un transistor MOSFET. Procédé selon la revendication 1 ou 2, dans lequel le premier type de conductivité est le type P et le deuxième type de conductivité est le type N. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la programmation de la première valeur de la cellule comprend les étapes suivantes : rendre flottante les deuxièmes (22) et troisième (20) régions ; appliquer une tension positive à la première région (24) de manière à générer un champ électrique compris entre 5 MV/cm et 10 MV/cm. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la programmation à la deuxième valeur de la cellule comprend les étapes suivantes : rendre flottante les première (24) et deuxièmes (22) régions ; appliquer une tension négative à la troisième région (20) de manière à générer un champ électrique compris entre 5 MV/cm et 10 MV/cm. Procédé selon la revendication 4 ou 5, dans lequel le champ électrique généré est sensiblement égal à 7 MV/cm. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la première région (24) et les première (34) et deuxième (38) couches forment un premier condensateur (42) ayant un rapport de couplage capacitif compris entre 0,2 et 0,5, et dans lequel la troisième région (20) et les première (34) et deuxième (38) couches forment un deuxième condensateur (40) ayant un rapport de couplage capacitif compris entre 0,2 et 0,5. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel les première (24), deuxième (22) et troisième (20) régions s'étendent à partir d'une région semiconductrice (16) dopée du deuxième type de conductivité isolée du substrat (18) dopé du deuxième type de conductivité par un caisson (14) enterré dopé du premier type de conductivité. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel la troisième couche (38) est en silicium polycristallin. Procédé selon l'une quelconque des revendications 1 à 9, dans lequel chaque mur (28) comprend une gaine (30) isolante et un cœur (32) en silicium polycristallin. Procédé selon l'une quelconque des revendications 1 à 10, dans lequel la cellule est configurée pour qu'une étape de lecture de la cellule mémoire comprenne l'application d'une tension positive entre les bornes de conduction du transistor et la mesure du courant traversant le transistor, les première et troisième régions recevant une tension nulle. Procédé de fabrication selon l'une quelconque des revendications 1 à 11 comprenant : - la gravure de cavités (26) aux emplacements des murs conducteur isolés (28) ; - la formation d'une couche isolante (30) sur les parois et le fond des cavités (26) ; - le remplissage des cavités (26) avec un matériau conducteur ; - le dépôt de la première couche (34) ; - le dopage des première (24), deuxième (22) et troisième (20) régions ; et - la formation de la deuxième couche (38). Cellule mémoire (10) reprogrammable, la cellule comprenant des première (24), deuxième (22) et troisième (20) régions semiconductrices délimités latéralement par des murs conducteurs isolés (28), la cellule mémoire comprenant en outre une première couche isolante (34) recouvrant les première (24), deuxième (22) et troisième (20) régions et une deuxième couche conductrice (38) située en regard d'une partie de chacune de première (24), deuxième (22) et troisième (20) régions, une première partie (24a) supérieure de la première région (24) située en regard de la deuxième couche (38) étant dopée d'un premier type de conductivité, la deuxième région comprenant des deuxièmes parties supérieures (22a, 22b), les deuxième parties supérieures formant un transistor (44) avec les première (34) et deuxième (38) couche, une troisième partie (20a) supérieure de la troisième partie (20) située en regard de la deuxième couche (38) étant dopée d'un deuxième type de conductivité, la cellule étant configurée pour que : - une première valeur soit programmée dans la cellule lorsqu'un champ électrique compris entre 5 MV/cm et 10 MV/cm est appliqué entre la première région (24) et la deuxième couche (38) ; - une deuxième valeur soit programmée dans la cellule lorsqu'un champ électrique compris entre 5 MV/cm et 10 MV/cm est appliqué entre la troisième région (20) et la deuxième couche (38). Cellule selon la revendication 13 obtenu par un procédé selon l'une quelconque des revendications 1 à 12.