INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Ainsi, il suffit que l'un des bits b2 et b3 soit actif et indique que l'état correspondant à ce bit est l'état courant de la machine d'état aFSM pour que l'état courant de la machine d'état soit l'état HS. Dit autrement, l'état HS correspond à une combinaison des bits b2 et b3, par exemple à un bit déterminé par la combinaison des bits b2 et b3.
Par ailleurs, comme l'état HS est l'état de départ de la transition HS2LS correspondant à la bascule FF-HS2LS, l'entrée de donnée D de la bascule FF-HS2LS reçoit les deux bits b2 et b3. Plus particulièrement, l'entrée D de la bascule FF-HS2LS reçoit un bit dont l'état actif ou inactif est déterminé par l'état de chacun des bits b2 et b2, de sorte que le bit reçu par l'entrée D de la bascule FF-HS2LS soit à l'état actif dès que l'un des bits b2 et b3 est à l'état actif. Dit autrement, la bascule FF-HS2LS reçoit un bit déterminé par une combinaison des bits b2 et b3. A titre d'exemple, lorsque l'état actif des bits b2 et b3 correspond à un niveau haut, l'entrée D de la bascule FF-HS2LS reçoit un bit correspondant à la sortie d'une porte logique 300 mettant en œuvre une fonction logique OU entre les bits b2 et b3 qu'elle reçoit sur ses entrées. La personne du métier sera en mesure de modifier la fonction logique mise en œuvre par la porte 300 lorsque l'état actif de l'un et/ou l'autre des bits b2 et b3 correspond à un niveau bas.
L'entrée de commande C de la bascule FF-HS2LS reçoit un signal de commande CK1 dédié à la bascules FF-HS2LS, l'entrée C des bascules FF-LS2OFF, FF-LS2HS et FF-OFF2HS recevant des signaux de commande respectifs CK2, CK3 et CK4 dédiés aux bascules respectives FF-LS2OFF, FF-LS2HS et FF-OFF2HS. Les signaux de commande CK1, CK2, CK3 et CK4 sont des signaux binaires impulsionnels, c'est à dire des signaux binaires présentant des impulsions.
A titre d'exemple, pour chacun des signaux CK1, CK2, CK3 et CK4, une impulsion du signal correspond à une commutation de l'état bas du signal vers son état haut, suivie d'une commutation de l'état haut vers l'état bas. La commutation de l'état bas à l'état haut marque le début de l'impulsion, et celle de l'état haut à l'état bas marque la fin de l'impulsion. Toutefois, cela peut être l'inverse dans d'autres exemples.
Les entrées C des bascules FF-HS2LS, FF-OFF2HS, FF-LS2HS et FF-LS2OFF sont sensibles aux fronts marquant les débuts des impulsions des signaux respectifs CK1 CK2, CK3 et CK4, par exemple aux fronts montants de ces signaux CK1 CK2, CK3 et CK4 lorsque les impulsions correspondent chacune à un état haut du signal. Dit autrement, lorsque la bascule FF-HS2LS, FF-OFF2HS, FF-LS2HS et FF-LS2OFF, reçoit une impulsion du signal respectivement CK1, CK2, CK3 ou CK4, le début de l'impulsion provoque la mise à jour de la bascule, c'est à dire que la bascule met à jour sa sortie à partir de son entrée de donnée et maintient l'état de sa sortie jusqu'à la prochaine mise à jour de la bascule.
Le circuit aFSM comprend en outre un circuit combinatoire C1. Le circuit C1 reçoit les signaux d'entrée sig-in de la machine d'état aFSM et les bits b1 à b4 de sorties des bascules mettant en œuvre les transitions de la machine d'état aFSM. Le circuit C1 est configuré pour fournir, seulement à partir des signaux d'entrée sig-in et des bits b1 à b4, et pour chaque transition (donc chaque bascule), un signal binaire indiquant si une mise en œuvre de la transition est requise ou non. Par exemple, pour chaque transition, le signal binaire correspondant fourni par le circuit C1 est à un premier niveau si une mise en œuvre de la transition est requise, et à un deuxième niveau sinon. Un avantage du circuit C1 est qu'il est dépourvu de registre d'état et de circuit de mémorisation des signaux sig-in d'entrée de la machine d'état.
Plus particulièrement, dans l'exemple de la , le circuit C1 fournit des signaux R1, R2, R3 et R4 indiquant pour chacune des transitions respectives HS2LS, OFF2HS, LS2HS et LS2OFF si une mise en œuvre de la transition est requise ou non.
Selon un mode de réalisation où deux transitions ont un même état de départ, comme c'est le cas dans l'exemple de la où les deux transitions mises en œuvre par les bascules FF-LS2OFF et FF-LS2HS ont le même état de départ HS représenté par le bit b1, le circuit C1 est configuré pour que seul l'un parmi le signal R3 indiquant si une mise en œuvre de la transition LS2HS est requise ou non et le signal R4 indiquant si une mise en œuvre de la transition LS2HS est requise ou non puisse effectivement indiquer qu'une mise œuvre de la transition correspondant à ce signal est requise. A titre d'exemple, le circuit C1 met alors en œuvre une fonction de mutuelle exclusion entre les signaux R3 et R4, par exemple au moyen d'un circuit de mutuelle exclusion.
Bien que cela ait été illustré pour les transitions LS2OFF et LS2HS qui ont le même état HS de départ, cela reste vrai pour tout ensemble d'au moins deux transitions ayant un même état de départ.
Le circuit aFSM comprend en outre un circuit C2. Le circuit C2 reçoit les signaux de sortie R1, R2, R3 et R4 du circuit C1. Le circuit C2 est configuré pour générer, à partir des signaux R1, R2, R3 et R4, les signaux CK1, CK2, CK3 et CK4. Plus particulièrement, à chaque requête de mise en œuvre d'une transition et en l'absence d'impulsion des signaux CK1, CK2, CK3 et CK4, c'est à dire qu'aucun des signaux CK1, CK2, CK3 et CK4 ne présent d'impulsion, le circuit C2 est configuré pour générer une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à la bascule mettant en œuvre la transition, et, en outre, une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à chaque bascule ayant sa sortie fournissant un bit à l'entrée de donnée de la bascule mettant en œuvre cette transition.
Par exemple, à titre d'illustration, lorsque le signal R1 indique que la mise en œuvre de la transition HS2LS est requise et qu'aucun des signaux CK1, CK2, CK3 et CK4 ne présente d'impulsion, le circuit C2 est configuré pour générer une impulsion du signal CK1 de commande de la bascule FF-HS2LS mettant en œuvre la transition HS2LS. Dans cet exemple, le circuit C2 est en outre configuré pour générer, simultanément à l'impulsion du signal CK1, une impulsion du signal CK2 et une impulsion du signal CK3 du fait que le bit b2 de sortie de la bascule FF-OFF2HS et le bit b3 de sortie de la bascule FF-LS2HS sont tous deux fournis à l'entrée D de la bascule FF-HS2LS mettant en œuvre la transition HS2LS.
Selon un mode de réalisation, à chaque requête de mise en œuvre d'une transition et en l'absence d'impulsion des signaux CK1, CK2, CK3 et CK4, le circuit C2 est plus particulièrement configuré pour générer uniquement une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à la bascule mettant en œuvre la transition, et une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à chaque bascule ayant sa sortie fournissant un bit à l'entrée de donnée de la bascule mettant en œuvre cette transition. Cela permet d'éviter, à chaque mise en œuvre d'une transition, des commutations inutiles de ceux des signaux CK1, CK2, CK3 et CK4 qui ne sont pas nécessaires pour commander des bascules de sorte à mettre en œuvre la transition.
Selon un mode de réalisation, la durée de chaque impulsion de chacun des signaux CK1, CK2, CK3 et CK4 est fixe et constante. Cette durée d'impulsion est alors, de préférence, déterminée par les temps de maintien ("hold time" en anglais) des bascules D, par exemple de sorte que la durée des impulsions soit égale ou supérieure à ce temps de maintien.
Selon un mode de réalisation alternatif, à chaque requête de mise en œuvre d'une transition, après avoir généré une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à la bascule mettant en œuvre la transition et, simultanément, une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à chaque bascule dont la sortie fournit un bit à l'entrée D de la bascule mettant en œuvre cette transition, le circuit C2 est en outre configuré pour qu'une commutation de la sortie de la bascule mettant en œuvre la transition mette fin à ces impulsions. De cette façon les impulsions générées peuvent être plus courtes que dans le cas où leur durée est fixe. Par exemple, à titre d'illustration, lorsque le circuit C2 reçoit un signal R2 indiquant qu'une mise en œuvre de la transition OFF2HS est requise, le circuit génère une impulsion du signal CK2 et, simultanément, une impulsion du signal CK4, et, dès que la sortie de la bascule FF-OFF2HS commute, le circuit C2 met fin à ces impulsions.
Selon un autre mode de réalisation alternatif, à chaque requête de mise en œuvre d'une transition, après avoir généré une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à la bascule mettant en œuvre la transition et, simultanément, une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à chaque bascule dont la sortie fournit un bit à l'entrée D de la bascule mettant en œuvre cette transition, le circuit C2 est en outre configuré pour qu'une commutation de l'entrée de la bascule mettant en œuvre la transition mette fin à ces impulsions. De cette façon les impulsions générées peuvent être plus courtes que dans le cas où leur durée est fixe. Par exemple, à titre d'illustration, lorsque le circuit C2 reçoit un signal R2 indiquant qu'une mise en œuvre de la transition OFF2HS est requise, le circuit génère une impulsion du signal CK2 et, simultanément, une impulsion du signal CK4, et, dès que le bit d'entrée b4 de la bascule FF-OFF2HS commute, le circuit C2 met fin à ces impulsions.
Selon un encore un autre mode de réalisation alternatif, à chaque requête de mise en œuvre d'une transition, après avoir généré une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à la bascule mettant en œuvre la transition et, simultanément, une impulsion du signal CK1, CK2, CK3 ou CK4 dédié à chaque bascule dont la sortie fournit un bit à l'entrée D de la bascule mettant en œuvre cette transition, le circuit C2 est en outre configuré pour qu'une combinaison d'une commutation de l'entrée de la bascule mettant en œuvre la transition et d'une commutation de la sortie de cette bascule mette fin à ces impulsions. De cette façon les impulsions générées peuvent être plus courtes que dans le cas où leur durée est fixe. Par exemple, à titre d'illustration, lorsque le circuit C2 reçoit un signal R2 indiquant qu'une mise en œuvre de la transition OFF2HS est requise, le circuit génère une impulsion du signal CK2 et, simultanément, une impulsion du signal CK4, et, dès que le bit d'entrée b4 de la bascule FF-OFF2HS et le bit b2 de sortie de la bascule FF-OFFHS ont tous les deux commutés, le circuit C2 met fin à ces impulsions.
Le but de l’entraînement est d’apprendre la fonction de mappage pour générer la carte de profondeur avec un degré de ressemblance optimum à la carte de profondeur de la vérité terrain.
Un des avantages de la stratégie dite « à double perte » telle que proposée selon l’équation [Math 20] ci-dessus est qu’elle permet une supervision de couches intermédiaires, c'est-à-dire une supervision simultanément des deux sous-réseaux 4.1, 4.2. En plus, tous les filtres convolutifs utilisés pour l'extraction de caractéristiques, l'échantillonnage et le schéma multi-échelle sont entraînés conjointement d’une façon de bout-en-bout (de l’anglais « end-to-end »).
L’architecture complète est entraînée en utilisant par exemple la plateforme (ou framework) TensorFlow . Chaque sous-réseau 4.1, 4.2 est tout d’abord entraîné séparément.
Concernant le premier sous-réseau 4.1 de prédiction de la profondeur, le réseau « ResNet 101 » est utilisé pour initialiser ce sous-réseau réseau 4.1. Le modèle de ce sous-réseau est ensuite affiné avec une perte de norme L2 calculée entre les images de profondeur sous-échantillonnées et les sorties de profondeur 1/8 correspondantes.
Concernant le deuxième sous-réseau 4.2 d'amélioration de la profondeur, le modèle de ce sous-réseau 4.2 est initialisé aléatoirement. Ce sous-réseau 4.2 est ensuite entraîné avec une fonction de perte de norme L2 calculée entre les paires de profondeur dite LR-HR, i.e. à basse-résolution (LR) - haute résolution (HR).
Ensuite, les deux sous-réseaux 4.1, 4.2 sont ajustés conjointement à l'aide de la fonction de perte L proposée avec une double supervision.
De préférence, le paramètre d’inertie ( momentum en anglais) est fixé à 0,9 et le taux d’apprentissage est initialisé à 10 -4 pour toutes les couches des deux sous-réseaux 4.1, 4.2 puis diminué de 0,90 à chaque époque ou itération ( epoch en anglais).
Résultats et performances
Le réseau neuronal 4, plus particulièrement les deux sous-réseaux 4.1, 4.2 sont entraînés en utilisant une base de données d’entraînement connue, telle que la base KITTI.
Les résultats du réseau neuronal 4 selon l’invention sont comparés avec ceux de trois méthodes de l’état de l’art désignées ci-après A, B et C et respectivement décrites dans les articles suivants : [A] : H. Fu, M. Gong, C. Wang, K. Batmanghelich, and D. Tao, “Deep ordinal regression network for monocular depth estimation,” in Proc. IEEE/CVF Conf. Comput er Vis ion Pattern Recognit ion , Jun. 2018, pp. 2002–2011. [B] : J. H. Lee, M.-K. Han, D. W. Ko, and I. H. Suh, “From big to small: Multi-scale local planar guidance for monocular depth estimation” 2019, arXiv:1907.10326. [C] : Z. Hao, Y. Li, S. You, and F. Lu, “Detail preserving depth estimation from a single image using attention guided networks,” in Proc. Int. Conf. 3D Vis. (DV), Sep. 2018, pp. 304–313.
Six métriques d’évaluation telles que décrites ci-dessous sont utilisées pour comparer les résultats de la présente invention avec ceux obtenus par les trois méthodes de l’état de l’art A, B, C : L’erreur relative absolue (« Absolute Relative Error » en anglais) : , où T désigne un ensemble de pixels de référence pour lesquels des valeurs de vérité terrain de profondeur sont connues, |T| désigne le nombre des pixels valides de la « vérité terrain » et désigne la « vérité terrain » de profondeur. L’erreur relative absolue au carré (« Squared Absolute Relative Error » en anglais) : Sq . La racine de l’erreur quadratique moyenne (« Root Mean Square Error » en anglais) : . La racine de l’erreur logarithmique quadratique moyenne : . L’écart logarithmique moyen : . La précision ( accuracy en anglais) δ est un rapport, pouvant être exprimé par un pourcentage de sous la condition , où Th désigne un seuil prédéterminé. Typiquement, le seuil Th est fixé à 1,25, ce qui correspond à une précision de prédiction de {±0,25, ±0,5625, ±0,9531} comparé à la vérité terrain.
Les performances de l’invention sont comparées à celles des trois méthodes A, B, C pour les paramètres δ, Abs Rel, Log10 et RMSE comme indiqué dans le tableau 1 ci-dessous. En particulier, le paramètre de précision δ est estimé pour trois seuils distincts : Th=1,25 ; Th=1,25²=1,5623 ; Th=1,25 3 =1,95. Méthode Abs Rel log10 RMSE A 0,828 0,965 0,992 0,115 0,051 0,509 B 0,882 0,979 0,995 0,112 0,047 0,352 C 0,841 0,966 0,991 0,127 0,053 0,555 Invention 0,885 0,979 0,995 0,110 0,047 0,393 [Table 1] Tableau 1 : Performances
Au vu de ces résultats, la présente invention fournit de meilleures performances que celles obtenues par les méthodes de l’état de l’art A, B et C. En particulier, les valeurs de précision δ sont maximales pour chacune des trois conditions testées, i.e. δ 3 . Par exemple, l’invention permet d’obtenir des valeurs égales à celles obtenues avec les méthode B et C respectivement pour δ 3 . Plus les valeurs de δ sont proches de 1, plus la méthode est précise. En ce qui concerne les trois autres critères, plus leurs valeurs sont faibles, plus la méthode est fiable dans le sens où les estimations présentent peu de dispersion par rapport aux données de « vérité terrain ». Ainsi, les valeurs 0,110 ; 0,047 ; 0,393 obtenues respectivement pour les critères Abs Rel, Log10 et tout particulièrement RMSE sont inférieures à celles obtenues avec les méthodes A, B et C, montrant ainsi une fiabilité et une précision accrue de la profondeur monoculaire de l’invention par rapport à l’art antérieur.
Selon un mode de réalisation de l’invention, le dispositif 100 tel que décrit en référence à la , est au moins en partie mise en œuvre par un système informatique ou ordinateur 6 qui va à présent être décrit plus en détails en référence à la .
Ce système informatique 600 comporte une unité de traitement 6.1 de données (e.g. un microprocesseur noté CPU, de l’anglais « Central Processing Unit ») et une mémoire principale 6.2 (e.g. RAM de l’anglais « Random Access Memory ») et une mémoire morte 6.3 (e.g. ROM de l’anglais « Read Only Memory »), accessibles par l’unité de traitement 6.1. Le système informatique 6 comporte en outre, par exemple une interface réseau 6.4, et/ou un support lisible par ordinateur, comme par exemple un support local, tel qu’un disque dur local 6.6 ou bien un support distant (tel qu’un disque dur distant et accessible via l’interface réseau 6.4 au travers d’un réseau de communication) ou bien encore un support amovible (tel qu’une clé USB, de l’anglais « Universal Serial Bus », ou bien un CD, de l’anglais « Compact Disc » ou bien un DVD, de l’anglais « Digital Versatile Disc ») lisible au moyen d’un lecteur approprié du système informatique 6 (tel qu’un port USB ou bien un lecteur de disque CD et/ou DVD).
Un programme d'ordinateur Q contenant des instructions pour l’unité de traitement 6.1 est enregistré sur le support 6.6 et/ou téléchargeable via l’interface réseau 6.4. Ce programme d’ordinateur Q est, par exemple, destiné à être chargé dans la mémoire principale 6.2, afin que l’unité de traitement 6.1 exécute ses instructions. Ces instructions peuvent être organisées en modules logiciels, tels que décrits précédemment en référence aux figures 2 et 5, en particulier, le module de correction colorimétrique 1, le module de filtrage 2, le réseau de neurones 4 y compris le premier sous-réseau 4.1 et le deuxième sous-réseau 4.2, le module de soustraction 3, le module d’addition 5, pour mettre en œuvre les étapes E1, E2, E3, E4, E5 du procédé E100 tel que décrit en référence à la . Ainsi, les étapes E1, E2, E3, E4, E5 du procédé E100 sont mises en œuvre par ordinateur.
On observe, sur la , un mode de réalisation particulier de la table 600 objet de la présente invention. Cette table de préparation 600 logistique d’un ensemble comportant au moins un article, ledit ensemble correspondant à une commande, comporte : - au moins un espace 605 de traitement, configuré pour qu’un utilisateur réalise un traitement de préparation logistique sur un article et - un dispositif de contrôle d’intégrité et/ou de conformité d’une préparation logistique tel que représenté en , dont au moins : - un capteur 110 d’un poids de l’article et - un capteur 115 d’image de l’article, sont positionnés dans ou en regard d’un espace de traitement.
Une telle table de préparation 600 permet, notamment la saisie de lots d’articles dans un entrepôt et un éclatement du lot en plusieurs articles individuels, en vue de leur utilisation dans une commande assemblée ultérieurement.
On observe, sur la , un mode de réalisation particulier du rucher 700 objet de la présente invention. Ce rucher de préparation 700 logistique d’un ensemble
comportant au moins un article, ledit ensemble correspondant à une commande, comporte : - au moins un espace 705 de traitement, configuré pour qu’un utilisateur réalise un traitement de préparation logistique sur un article et - un dispositif de contrôle d’intégrité et/ou de conformité d’une préparation logistique tel que représenté en , dont au moins : - un capteur 110 d’un poids de l’article et - un capteur 115 d’image de l’article, sont positionnés dans ou en regard d’un espace de traitement.
Un tel rucher de préparation 700 permet, notamment la saisie d’articles dans un entrepôt et un assemblage des articles pour former une commande, par exemple avec un chariot 300 de préparation.
On observe, en , schématiquement, une succession d’étapes particulières du procédé 500 objet de la présente invention. Ce procédé 500 de contrôle d’intégrité et/ou de conformité d’une préparation logistique d’un article comporte : - une étape 505 de détection d’une référence représentative d’un article, - une étape 510 de capture d’un poids de l’article, - une étape 515 de capture d’image de l’article et - une étape 520 logicielle d’association d’au moins, d’une valeur représentative : - de la référence détectée, - du poids capté et/ou - de l’image captée, pour former un indicateur représentatif de l’intégrité et/ou de la conformité d’un article.
Des modes de réalisations particuliers du procédé 500 objet de la présente invention sont décrits en regard des figures 1 à 4.
Comme on le comprend à la lecture de la présente description, le dispositif 100 et le procédé 500 objets de la présente invention sont compatibles avec la mise en œuvre d’un logiciel de traitement de commande et d’organisation d’activité de préparation de commandes (de type « WMS », pour « Warehouse management system », traduit par système de gestion d’entrepôt et/ou de type « ERP », pour « Enterprise resource planning », traduit par progiciel de gestion intégré).
Tous les modes de réalisation divulgués et revendiqués ici sont dirigés vers des méthodes mises en œuvre par ordinateur qui interagissent avec des données numériques pour fournir une application pratique de la technologie informatique au problème de traçabilité de la préparation d’articles destinés à être expédiés qui peuvent être utilisés pour fiabiliser la traçabilité et garantir l’état d’un article traversant différentes étapes de préparation. La divulgation n'est pas destinée à englober des techniques d'organisation de l'activité humaine, d'exécution de processus mentaux ou d'exécution d'un concept mathématique, et toute interprétation des revendications visant à englober de telles techniques serait déraisonnable sur la base de la divulgation dans son ensemble.
À cet effet, selon un premier aspect, la présente invention vise un dispositif de contrôle d’intégrité et/ou de conformité d’une préparation logistique d’un ensemble comportant au moins un article, ledit ensemble correspondant à une commande, qui comporte : - un détecteur d’une référence représentative d’un article, - un capteur d’un poids de l’article, - un capteur d’image de l’article et - un moyen logiciel d’association d’au moins, d’une valeur représentative : - de la référence détectée, - du poids capté et/ou - de l’image captée pour former un indicateur représentatif de l’intégrité et/ou de la conformité d’un article.
Grâce à ces dispositions, les données captées sont associées de manière à être ultérieurement consultables en cas de défaut constaté dans l’article. Ces dispositions permettent également la constitution d’indicateurs d’intégrité et/ou de conformité traités automatiquement de sorte à valider ou invalider la préparation logistique en amont de l’envoi de l’article.
Comme on le comprend, le détecteur d’une référence représentative d’un article, le capteur d’un poids de l’article et le capteur d’image de l’article peuvent être assemblés par un moyen mécanique ou associés à un moyen mécanique (tel un plateau de balance, un support de caméra, une structure mécanique par exemple).
Dans des modes de réalisations optionnels, le dispositif objet de la présente invention comporte une pluralité d’unités de contrôle, chaque unité étant associée à un indicateur de position dans une séquence correspondant à une succession d’étapes de traitement de l’article, chaque unité de contrôle comportant : - un capteur d’un poids de l’article et - un capteur d’image de l’article, le moyen logiciel d’association étant configuré pour associer à un identifiant représentatif d’un article une succession de valeurs représentatives : - du poids capté et/ou - de l’image captée.
Ces modes de réalisations permettent de contrôler chaque étape d’un processus de préparation d’un article, de sorte à permettre l’identification de l’étape responsable d’un défaut.
Dans des modes de réalisations optionnels, le dispositif objet de la présente invention comporte au moins un moyen de validation d’une étape de préparation logistique, au moins une unité de contrôle étant associée à un identifiant représentatif d’une étape de préparation logistique, l’actionnement d’une unité de contrôle étant conditionnée à la validation d’une étape de préparation logistique correspondante audit identifiant.