Procédé de génération automatique d'une séquence de Nmax instructions en langage assembleur, exécutable sans erreur par un processeur multi-cœurs, comprenant les étapes de : initialisation des registres du processeur, puis choix d'une première instruction de la séquence prédéterminée, éventuellement au hasard ; et choix d'une N+1 ième instruction, parmi une instruction de lecture dans une mémoire connectée aux cœurs du processeur par un bus mémoire, une instruction d'écriture dans ladite mémoire, et une instruction locale utilisant uniquement les registres des processeurs, en fonction de règles et de priorités entre lesdites règles, lesdites règles utilisant des écarts respectifs de valeurs de métriques statistiques d'un profil (P) d'accès mémoire de la séquence des N instructions précédentes comprenant des valeurs de métriques statistiques, avec des valeurs de consignes. Procédé selon la revendication 1, dans lequel les métriques statistiques du profil d'accès mémoire de la séquence des N instructions précédentes comprennent : une intensité mémoire (Im) correspondant au ratio du nombre d'instructions d'accès en lecture (R) ou en écriture (W) et du nombre total d'instructions N ; un ratio lecture/mémoire (Rwr) correspondant au ratio d'instructions d'accès en lecture (W) et d'instructions d'accès en mémoire (R, W) ; et une entropie (E) d'accès de Shannon du profil d'accès mémoire (P) représentative de l'aspect aléatoire des adresses accédées en mémoire. Procédé selon la revendication 2, dans lequel les métriques statistiques du profil d'accès mémoire de la séquence des N instructions précédentes comprennent, en outre, un entrelacement (Iv) des instructions d'accès en lecture (R) et des instructions d'accès en écriture (W). Procédé selon l'une des revendications précédentes, dans lequel les règles comprennent une première règle de test si l'intensité mémoire (Im) est supérieure à une consigne (Im_c) d'intensité mémoire, auquel cas le choix de la N+1 ième instruction est une instruction locale, et sinon, le choix de la N+1 ième instruction est une instruction d'accès en lecture (R) ou une instruction d'accès en écriture (W). Procédé selon la revendication 4, dans lequel, les règles comprennent des règles appliquées après la première règle, dans un ordre quelconque : - une deuxième règle de test si le ratio lecture/ mémoire (Rwr) est supérieur à une consigne (Rwr_c) de ratio lecture/mémoire, auquel cas le choix de la N+1 ième instruction est une instruction d'accès en lecture (R), et sinon le choix de la N+1 ième instruction est une instruction d'accès en écriture (W) ; - une troisième règle de test si l'entropie E de Shannon (Ep) du profil d'accès mémoire (P) est supérieure à une consigne (Ep_c) d'entropie E de Shannon (Ep), auquel cas le choix de l'adresse mémoire de la N+1 ième instruction est choisie de manière à faire baisser l’entropie E, en prenant une adresse déjà utilisée ou une adresse dont la distance à la précédente est déjà connue, et sinon le choix de l'adresse mémoire de la N+1 ième instruction est choisie au hasard ; et - une quatrième règle de test si l'entrelacement (Iv) est supérieur à une consigne (Iv_c) d'entrelacement, auquel cas le choix de la N+1 ième instruction est une instruction d'accès en lecture (R) ou d'accès en écriture (W) de même type que la N ième instruction, et sinon le choix de la N+1 ième instruction est une instruction d'accès en lecture (R) ou d'accès en écriture (W) de type opposé à celui de la N ième instruction. Procédé selon l'une des revendications précédentes comprenant, en outre, l'intégration de la séquence de Nmax instructions en langage assembleur dans une boucle d'exécution pour générer un logiciel exécutable ou bouchon logiciel.