Procédé de formation d'un transistor HEMT (41) comportant les étapes successives suivantes : a) prévoir un empilement comportant une couche semiconductrice de canal (23), une couche semiconductrice barrière (13) sur et en contact avec la couche semiconductrice de canal (23) et une couche semiconductrice de grille (15) disposée sur et en contact avec la couche semiconductrice barrière (13), la couche semiconductrice de grille (15) comportant des éléments dopants de type P ; et b) compenser le dopage de type P par des atomes d'oxygène, dans une partie supérieure (151) de la couche semiconductrice de grille (15), par un recuit sous oxygène, de manière à définir une jonction PN à l’interface entre la partie supérieure (151) et une partie centrale (153) de la couche semiconductrice de grille (15). Procédé selon la revendication 1, comportant une étape c) de gravure de la couche semiconductrice de grille (15). Procédé selon la revendication 2, dans lequel la gravure de l'étape c) est réalisée après l'étape b). Procédé selon la revendication 3, dans lequel : - la gravure de l'étape c) est partielle, une partie de l'épaisseur de la couche semiconductrice de grille (15) subsistant à l'issue de l'étape de gravure ; et - la gravure de l'étape c) est suivie d'une autre étape de compensation du dopage de type P par des atomes d'oxygène dans une partie périphérique de la couche semiconductrice (15) gravée et d'une autre étape de gravure permettant de retirer ce qui subsiste de la couche semiconductrice de grille (15) à l'issue de l'étape de gravure de l'étape c). Transistor HEMT (11) comportant : - une couche semiconductrice de canal (23) ; - une couche semiconductrice barrière (13) sur et en contact avec la couche semiconductrice de canal (23) ; et - une grille semiconductrice (15) disposée sur et en contact avec une première face de la couche semiconductrice barrière (13), opposée à la couche semiconductrice de canal (23), dans lequel la grille (15) comprend une partie supérieure (151) et une partie centrale (153), la partie supérieure (151) et la partie centrale (153) comportant des éléments dopants de type P, et la partie supérieure (151) comportant des atomes d’oxygène compensant le dopage de type P de manière à définir une jonction PN à l’interface entre la partie centrale (153) et la partie supérieure (151). Transistor selon la revendication 5, dans lequel la grille (15) comprend une partie périphérique (155) comportant des éléments dopants de type P et comportant des atomes d’oxygène compensant le dopage de type P. Transistor selon la revendication 5 ou 6, comportant une couche de passivation (17) s'étendant sur la première face de la première couche semiconductrice (13) et les flancs de la grille (15) et une partie périphérique d'une face de la grille (15) opposée à la première couche semiconductrice (13). Transistor selon la revendication 7, dans lequel la première couche de passivation (17) est en alumine. Transistor selon l'une quelconque des revendications 5 à 8, dans lequel la première couche semiconductrice (13) est à base de nitrure de gallium. Transistor selon la revendication 9, dans lequel la première couche semiconductrice (13) est en nitrure d'aluminium-gallium. Transistor selon la revendication 10, dans lequel la première couche semiconductrice comprend un pourcentage en aluminium décroissant à partir de sa première face. Transistor selon l'une quelconque des revendications 5 à 11, comportant une deuxième couche semiconductrice (23) en contact avec une deuxième face de la première couche semiconductrice (13), opposée à la première face. Transistor selon la revendication 12, dans lequel la deuxième couche semiconductrice (23) est en nitrure de gallium. Transistor selon l'une quelconque des revendications 5 à 13, dans lequel la grille semiconductrice (15) est en nitrure de gallium. Circuit de conversion ou d’adaptation de puissance comportant au moins un transistor selon l’une quelconque des revendications 5 à 14.