INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Par exemple pour des raisons de simplification du procédé de fabrication, la structure de grille du transistor de commutation peut être du type à double grille, comme représenté en , les deux grilles étant connectées entre elles de sorte à ne former qu'une seule grille.
Le transistor de commutation 330 est isolé des autres transistors de commutation du circuit de commutation 302 et des cellules mémoire 301 par des régions d’isolation 340 peu profondes, par exemple des STI. Les cellules mémoire 301 sont également isolées entre elles par des régions d’isolation 340 peu profondes, par exemple des STI.
Comme on peut le constater avec les figures décrites précédemment, les circuits de commutation de grille de commande occupent une surface non négligeable dans un plan mémoire.
Un moyen pour réduire la surface occupée par les circuits de commutation de grille de commande pourrait être de réduire la largeur W de la zone active 236, 336 du transistor de commutation 230, 330, mais ceci peut avoir pour conséquence de réduire la tension de claquage du transistor, ce qui peut être incompatible avec les hautes tensions de fonctionnement.
Un autre moyen pourrait être de réduire l’espacement SP entre deux transistors de commutation adjacents dans la direction Y, mais ceci peut avoir pour conséquence d’augmenter le courant de fuite entre les transistors.
Les inventeurs proposent une cellule de transistors permettant de répondre aux besoins d'amélioration décrits précédemment, et de pallier tout ou partie des inconvénients des cellules de transistors, telles que les cellules de transistors de commutation et/ou les cellules mémoire décrites précédemment. En particulier, les inventeurs proposent une cellule de transistors à encombrement réduit.
Des modes de réalisation de cellules de transistors vont être décrits ci-après. Les modes de réalisation décrits sont non limitatifs et diverses variantes apparaîtront à la personne du métier à partir des indications de la présente description.
En particulier, dans les modes de réalisation décrits ci-après, une cellule de transistors est comprise dans une mémoire de type EEPROM, par exemple dans un plan mémoire. Une cellule de transistors peut composer tout ou partie d’un circuit de commutation et/ou d’une cellule de mémoire d’une mémoire de type EEPROM. Cependant cette application n’est pas limitative, et une cellule de transistors pourrait composer ou être comprise, par exemple, dans une mémoire FLASH du type flash NOR et NAND, ou dans une mémoire du type split-gate.
La représente par une vue de dessus, un circuit électronique 40 selon un mode de réalisation comprenant une cellule de transistors de commutation couplés avec des cellules mémoire 401, correspondant à une portion d’un plan mémoire d’une mémoire EEPROM. La représente, par une vue en coupe selon le plan AA, le circuit électronique de la . La représente, par une vue en coupe selon le plan BB, le circuit électronique de la .
Similairement aux figures 3A et 3B, les figures 4A, 4B et 4C représentent des cellules mémoire 401 associées à des transistors de commutation 430 d’un circuit de commutation 402. On a représenté, dans les figures 4A, 4B et 4C, trois cellules mémoire, bien que le plan mémoire comporte plus de trois cellules mémoire. Le circuit de commutation 402 comporte plusieurs transistors de commutation, bien qu’ils ne soient pas tous représentés dans les figures 4A, 4B et 4C.
Chaque cellule mémoire 401 comporte un transistor d’état 410 et un transistor de sélection 420 en série avec le transistor d’état. Les transistors d’état et de sélection sont, par exemple, des transistors de type NMOS, c'est-à-dire des transistors dont les régions de source et de drain sont dopées de type N. Les transistors d’état et de sélection sont, par exemple, formés dans et sur un substrat semiconducteur 404, par exemple du type P. Un caisson 406 profond, par exemple du type N, est formé dans le substrat semiconducteur, sous chaque cellule mémoire 401 et entre chaque cellule mémoire 401 et les transistors de commutation 430 décrits ci-après.
Le transistor d’état 410 comporte une zone active 416 formée dans le substrat semiconducteur 404, ainsi qu’une structure de grille surmontant la zone active 416 et comprenant une grille flottante 412 surmontée par une grille de commande 414, la structure de grille 412, 414 étant entre une première région de source S1 et une première région de drain D1 de la zone active 416 du transistor d’état. Cette structure de grille est commune à plusieurs transistors d’état dans la direction Y. La zone active 416 peut être continue avec des zones actives d’autres transistors d’état dans la direction X.
La grille flottante 412 est électriquement isolée de la grille de commande 414 par une couche diélectrique inter-grilles 413, par exemple une multicouche dite "ONO" pour oxyde-nitrure-oxyde, et du substrat semiconducteur 404 par une couche diélectrique 411, par exemple en dioxyde de silicium (SiO 2 ). La grille flottante 412 peut stocker des charges électriques de façon non-volatile. L’injection de charges dans la grille flottante 412 est obtenue par effet Fowler-Nordheim à travers la couche diélectrique 411. La grille de commande 414 est couplée avec le circuit de commutation 402, par exemple, avec un des transistors de commutation 430.
Le transistor de sélection 420 comporte une zone active 426 formée dans le substrat semiconducteur 404 ainsi qu’une structure de grille 422, 424 surmontant la zone active 426, la structure de grille 422, 424 étant entre une deuxième région de source S2 et une deuxième région de drain D2 de la zone active 426. Cette structure de grille est commune à plusieurs transistors de sélection dans la direction Y. La zone active 426 peut être continue avec des zones actives d’autres transistors de sélection dans la direction X.
Les figures 4C, 4D, 4E illustrent schématiquement en coupe transverse des étapes de fabrication d’une tranchée d’isolation, selon un autre mode de réalisation de la présente invention.
La illustre schématiquement en coupe transverse un dispositif semi-conducteur comprenant une grille arrière, adjacent à un autre dispositif semi-conducteur sans grille arrière, selon un mode de réalisation de la présente invention.
Les dessins sont donnés à titre d'exemples et ne sont pas limitatifs de l’invention. Ils constituent des représentations schématiques de principe destinées à faciliter la compréhension de l’invention et ne sont pas nécessairement à l'échelle des applications pratiques. En particulier, sur les schémas de principe, les épaisseurs et/ou les dimensions des différentes couches, motifs et reliefs ne sont pas représentatives de la réalité. Pour des raisons de clarté, l’ensemble des références alphanumériques n’est pas systématiquement repris d’une figure à l’autre. Il est entendu que les éléments déjà décrits et référencés, lorsqu’ils sont reproduits sur une autre figure, portent typiquement les mêmes références alphanumériques, même si celles-ci ne sont pas explicitement mentionnées. L’homme du métier identifiera sans difficultés un même élément reproduit sur différentes figures.
Selon un exemple, le dispositif semi-conducteur est un dispositif quantique et le matériau électriquement conducteur est métallique. Un matériau conducteur métallique permet d’obtenir une grille arrière fonctionnelle même à basse température, typiquement pour des températures de fonctionnement d’un dispositif quantique. Contrairement à un matériau conducteur de type semi-conducteur dopé ou fortement dopé, un matériau métallique n’est pas sensible au gel des porteurs qui survient à basse température. La grille arrière métallique reste ainsi fonctionnelle à basse température.
Selon un exemple, le dispositif semi-conducteur est adjacent à un deuxième dispositif semi-conducteur séparé du dispositif semi-conducteur par une tranchée d’isolation présentant un premier flanc du côté du dispositif semi-conducteur et un deuxième flanc du côté du deuxième dispositif semi-conducteur, ladite tranchée d’isolation comprenant une première portion de couche de revêtement sacrificielle sur le premier flanc et une deuxième portion de couche de revêtement sacrificielle sur le deuxième flanc.
Selon un exemple, la gravure partielle de ladite tranchée d’isolation comprend un retrait simultané des première et deuxième portions de couche de revêtement sacrificielle, de sorte à former une première grille arrière sous le dispositif semi-conducteur et une deuxième grille arrière sous le deuxième dispositif semi-conducteur. Le procédé permet ainsi de former simultanément plusieurs grilles arrière pour des dispositifs adjacents, en conservant une tranchée d’isolation fonctionnelle entre les dispositifs adjacents, grâce au matériau isolant intercalé entre les première et deuxième portions de couche de revêtement sacrificielle dans la tranchée d’isolation.
Selon un exemple alternatif, la gravure partielle de ladite tranchée d’isolation comprend un retrait de la première portion de couche de revêtement sacrificielle uniquement, sans retrait de la deuxième portion de couche de revêtement sacrificielle, de sorte à former la grille arrière uniquement sous le dispositif semi-conducteur, en conservant une portion de couche sacrificielle sous le deuxième dispositif semi-conducteur. Le procédé permet ainsi de former une grille arrière pour un seul des dispositifs adjacents, en conservant une tranchée d’isolation fonctionnelle entre les dispositifs adjacents, grâce au matériau isolant et à la deuxième portion de couche de revêtement sacrificielle dans la tranchée d’isolation.
Selon un exemple, la formation de la couche de revêtement sacrificielle se fait par dépôt conforme sur les flancs et le fond de l’au moins un motif de tranchée.
Selon un exemple, le retrait de la couche de revêtement sacrificielle est uniquement partiel et configuré pour conserver une portion de la couche de revêtement sacrificielle située sur le fond de l’au moins un motif de tranchée. Le nombre d’étapes du procédé de formation de la tranchée d’isolation et des ouvertures vers la couche sacrificielle est ainsi limité.
Selon un exemple, la formation de la couche de revêtement sacrificielle comprend un dépôt conforme sur les flancs et le fond de l’au moins un motif de tranchée, suivi d’une gravure anisotrope configurée pour retirer une portion de la couche de revêtement sacrificielle située sur le fond de l’au moins un motif de tranchée, de sorte que la couche de revêtement sacrificielle couvre uniquement les flancs de l’au moins un motif de tranchée, avant remplissage de l’au moins un motif de tranchée par le matériau isolant.
Selon un exemple, le retrait de la couche de revêtement sacrificielle est total. La formation des ouvertures vers la couche sacrificielle est ainsi facilitée. Il n’est pas nécessaire de contrôler précisément l’arrêt de gravure lors du retrait de la couche de revêtement sacrificielle.
Selon un exemple, la couche de revêtement sacrificielle est choisie à base d’un premier matériau diélectrique, par exemple SiN ou SiC. Cela permet de conserver des portions de couche de revêtement sacrificielle dans la tranchée d’isolation sans affaiblir ou compromettre la fonction d’isolation de la tranchée d’isolation.
Selon un exemple, la formation de la couche de revêtement sacrificielle est configurée de sorte que la couche de revêtement sacrificielle présente une épaisseur e 15 selon une direction transverse aux flancs de l’au moins un motif de tranchée, et le remplissage de l’au moins un motif de tranchée par le matériau isolant est configuré de sorte que le matériau isolant présente une épaisseur e16 selon ladite direction transverse, telles que e 15 16 /3. Cela permet de dimensionner la tranchée d’isolation selon des proportions équilibrant la fonction d’isolation par le matériau isolant et la fonction d’accès à la couche sacrificielle de l’empilement par la couche de revêtement sacrificielle. L’isolation entre dispositifs adjacents et l’accès à la couche sacrificielle de l’empilement sont ainsi optimisés.
Selon un exemple, le procédé comprend en outre, après retrait de la couche sacrificielle et avant remplissage de la cavité par un matériau électriquement conducteur, un dépôt conforme d’une couche en un deuxième matériau diélectrique sur des parois exposées de la cavité, par exemple par dépôt chimique en phase vapeur (CVD). Cela permet d’isoler la grille arrière vis-à-vis de la couche de support et/ou vis-à-vis de la couche semi-conductrice superficielle.
Selon un exemple, la couche en un deuxième matériau diélectrique présente une épaisseur e 51 , la couche de revêtement sacrificielle présente une épaisseur e 15 , le matériau électriquement conducteur présente une épaisseur e 5 , telles que e 51 15 /3 et e 51 5 /3, et de préférence telles que e 51 15 /4 et e 51 5 /4. Cela permet de dimensionner la grille arrière et le via de contact sur cette grille arrière selon des proportions équilibrées. La polarisation de la grille arrière et l’isolation de la grille arrière vis-à-vis de la couche de support et/ou vis-à-vis de la couche semi-conductrice superficielle sont ainsi optimisées.
Références bibliographiques [1] Kaempgen & Roth, 2006, “Transparent and flexible carbon nanotube/polyaniline pH sensors”, Journal of Electroanalytical Chemistry, vol. 586, pages 72-76.
[2] Bakker, 1996, “Determination of improved selectivity coefficients of polymer membrane ion‐selective electrodes by conditioning with a discriminated ion”, J. Electrochem. Soc., vol. 143, L83.
[3] Chen et al , 2019, “Patterned iridium oxide film as neural electrode interface: Biocompatibility and improved neurite outgrowth with electrical stimulation”, Mater. Sci. Eng.: C, vol. 103, 109865.
[4] Kampouris et al , 2009, “Screen printed electrochemical platforms for pH sensing”, Analytical Methods, vol. 1, pages 25-28.
[5] Jović et al , 2018, “Large-scale layer-by-layer inkjet printing of flexible iridium-oxide based pH sensors”, J. Electroanal. Chem., vol. 819, pages 384–390.
[6] Uria et al , 2016, “Miniaturized metal oxide pH sensors for bacteria detection”, Talanta, vol. 147, pages 364–369.
[7] Elsen et al , 2009, “Effects of Electrodeposition Conditions and Protocol on the Properties of Iridium Oxide pH Sensor Electrodes”, J. Electrochem. Soc., vol. 156, F1.
[8] Mailley et al , 2002, “Electrochemical and structural characterizations of electrodeposited iridium oxide thin-film electrodes applied to neurostimulating electrical signal”, Mater. Sci. Eng. C, vol. 21, pages 167–175.
Procédé de détermination du niveau de contamination métallique d’un container pour plaques destinées à la microélectronique L’invention se rapporte à un procédé de détermination du niveau de contamination métallique d’un container pour plaques destinées à la microélectronique et son application pour tester l’efficacité d’un protocole de décontamination métallique pour de tels containers.
L’invention se situe donc dans le domaine général de l’industrie microélectronique et, plus spécifiquement, de la fabrication des composants électroniques.
La fabrication des composants électroniques nécessite de très nombreuses étapes pour passer d’une plaque vierge, par exemple, une plaque de silicium, à une plaque comprenant des composants électroniques et des interconnexions entre eux.
Pour limiter les phénomènes de contamination susceptibles de dégrader les composants électroniques en cours d’élaboration, la fabrication desdits composants doit être réalisée dans un environnement d’un niveau de propreté connu et maîtrisé nécessitant la délimitation d’un espace et la maîtrise du nombre et de la qualité des contaminants, quelles que soient les variations de l’environnement extérieur et de l’activité réalisée à l’intérieur de l’espace susmentionné.
Pour ce faire, la fabrication des composants électroniques se déroule, classiquement, dans une salle blanche, c’est-à-dire une zone dont la propreté (par exemple, les poussières, les particules) et l’environnement (par exemple, l’humidité, la température) sont maîtrisés, le niveau de propreté étant notamment assuré par un système de filtration d’air. Par ailleurs, à chaque fin d’étape du procédé de fabrication, les plaques obtenues sont généralement isolées de l’atmosphère de la salle blanche en les plaçant dans des containers ayant chacun leur propre environnement dont la propreté est supérieure à celui de la salle blanche. Outre un rôle de stockage, ces containers permettent le transport des plaques d’un point à l’autre de la salle blanche pour que les plaques puissent ensuite être soumises à une autre étape du processus de fabrication ou être transportées d’une usine de fabrication à une autre.
Pour des plaques de 300 mm de diamètre, les containers utilisés sont classiquement des containers dits « FOUPs » (FOUP correspondant à l’abréviation de la terminologie anglo-saxonne « Front Opening Unified Pod »), qui sont des containers en matière plastique permettant d’isoler les plaques de la contamination particulaire de la salle blanche et de manipuler les plaques de manière automatique. Ces containers, comme illustré sur la jointe en annexe, comprennent les parties suivantes :
-une enveloppe comportant une coque 1 et une porte 3 ;
-à l’intérieur de la coque, un panier ou un insert 5 comprenant une pluralité de fentes 7 parallèles les unes aux autres, chaque fente étant destinée à former un support pour une plaque via des languettes de support délimitant l’espace de la fente.
De manière générale, de tels composants optoélectroniques sont fabriqués au moyen de procédés enchainant des étapes d’épitaxie, de lithographie et de gravure. Lorsque la gravure n’est pas suffisamment sélective, celle-ci peut attaquer les couches adjacentes aux couches gravées et donc les endommager. L’exposition à la gravure peut donc être problématique pour des couches ou des structures supportant des interactions sur des dimensions micrométriques. En particulier, des modes optiques générés dans de telles régions peuvent être détériorés. Ceci s’applique notamment aux sources lumineuses à mode de Tamm, mais est également valable pour d’autres composants à semi-conducteurs où la surface, et notamment la qualité de surface, joue un rôle prépondérant.
L’invention vise à résoudre les inconvénients de l’art antérieur décrits.
Il est notamment un but de l’invention de proposer un procédé de fabrication d’un élément optoélectronique permettant, lors de sa mise en œuvre, de protéger une région semi-conductrice active sensible pour qu’elle ne soit soumise à aucune détérioration physique ou chimique.
Il est un autre but de la présente invention de proposer un procédé de fabrication d’un élément optoélectronique permettant de réaliser une large variété de tels éléments pouvant être mis en œuvre dans des applications variées.
Au moins un de ces buts est atteint avec un procédé de fabrication d’un élément optoélectronique, l’élément optoélectronique comprenant un matériau semi-conducteur comprenant une région active localisée à proximité immédiate d’une surface du matériau semi-conducteur, le procédé comprenant les étapes suivantes : dépôt d’un couche d’isolant électrique sur le matériau semi-conducteur à l’aide d’un premier masque posé sur la région active, de sorte à ce que la couche d’isolant électrique présente un évidement au niveau de la région active ; dépôt d’une couche métallique d’injection sur l’ensemble obtenu à l’étape précédente, de sorte à ce que la couche métallique d’injection forme une électrode sur la surface du matériau semi-conducteur au niveau de la région active.
Dans le présent document, le terme « région active » désigne une région du composant dans laquelle a lieu une conversion d’énergie électrique en énergie lumineuse, ou vice versa. Il s’agit par exemple de la localisation d’un mode optique dans lequel l’émission a lieu en réponse à un champ électrique appliqué au composant.
Le procédé de fabrication selon la présente invention permet, par l’étape de dépôt d’une couche d’isolant électrique sur la surface du matériau semi-conducteur à l’aide d’un masque, de protéger cette surface au niveau de la région active. Le masque couvrant la surface au niveau de la région active permet de réaliser l’évidement dans la couche d’isolant électrique sans avoir besoin d’utiliser une technique de gravure.
Le procédé de fabrication se distingue ainsi des procédés de l’état de l’art par la protection effective de la surface semi-conductrice au niveau de la région active. Cette surface n’est jamais soumise à aucune gravure. La qualité de la surface ainsi que des couches supérieures de semi-conducteur n’est donc pas altérée par le procédé de fabrication. Ceci est particulièrement important lorsque la couche supérieure est en un matériau fragile, tel que l’arséniure de gallium (GaAs).
L’évidement présent dans la couche d’isolant électrique permet de créer naturellement une électrode d’injection lors du dépôt de la couche métallique d’injection, sans avoir besoin d’effectuer d’autres étapes technologiques. L’isolant électrique entourant l’électrode d’injection permet d’éviter tout contact électrique avec le semi-conducteur en dehors de l’évidement, et donc d’injecter les porteurs uniquement dans la zone d’évidement.
L’électrode d’injection formée sur la surface semi-conductrice de la région active, c’est-à-dire dans l’évidement de la couche d’isolant électrique, est également appelée « pastille » dans le présent document.
Le terme « élément optoélectronique » désigne tout composant optoélectronique pouvant être mis en œuvre dans un dispositif ou un système optoélectronique, tels que des capteurs optiques, ou pouvant fonctionner seul, tels que des diodes laser.
Le procédé de fabrication selon l’invention peut également comprendre une ou plusieurs étapes permettant le contactage électrique de l’élément optoélectronique, afin de pouvoir l’alimenter électriquement lorsqu’il est mis en œuvre.
Selon un mode de réalisation, le procédé selon l’invention peut comprendre, préalablement au dépôt de la couche métallique d’injection, la création d’une électrode de contact sur la couche d’isolant électrique à l’aide d’un deuxième masque, le deuxième masque ayant un évidement décalé latéralement par rapport à la région active pour l’emplacement de l’électrode de contact.
L’électrode de contact ainsi créée permet un contactage aisé, par exemple pour réaliser une injection électrique via l’électrode d’injection.
Un élément ainsi pourvu d’une électrode de contact peut être facilement intégré dans un circuit intégré par exemple.
Plusieurs de tels éléments optoélectroniques peuvent ainsi être réalisés et intégrés sur une même plaquette semi-conductrice.
Afin d’optimiser les performances du système propulsif 1, en particulier son encombrement radial, le corps haute pression respecte la formule suivante : (1) où : R ext_5 est le rayon externe moyen du compresseur haute pression, en millimètres (mm) ; R ext_7 est le rayon externe moyen de la turbine haute pression 7, en millimètres (mm) ; n 5 est le nombre d’étages dans le compresseur haute pression 5 ; et E = - 23,9 * 10 -3 millimètres carrés (mm²) et G = 1,06 (sans dimension).
A iso nombre d’étages, le respect de la formule (1) permet d’obtenir un compresseur haute pression 5 plus compact radialement sans pour autant pénaliser son rendement. En effet, plus le rayon externe moyen R ext_5 du compresseur haute pression 5 est faible, plus le compresseur haute pression 5 est compact. La diminution du rayon externe moyen R ext_5 a, certes, pour effet d’augmenter la charge aérodynamique du compresseur haute pression 5 (et donc de baisser son rendement) : toutefois, la formule (1) permet d’obtenir un compromis acceptable entre la compacité radiale et le rendement du compresseur haute pression 5, et de gagner en masse et en consommation spécifique du système propulsif 1. De plus, la formule (1) tenant compte du rayon externe moyen R ext_7 de la turbine haute pression 7, le chargement mécanique de la turbine haute pression 7 (qui est proportionnel au produit de la vitesse de rotation de l’arbre haute pression 10 au carré et à la surface moyenne S 7 de la turbine haute pression 7) reste acceptable.
(2) où F = 0,96 (sans dimension).