INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Les deuxièmes régions d’isolation, et les troisièmes régions d’isolation optionnelles, sont décrites en relation avec des transistors de commutation formant une cellule de transistors, mais ceci pourrait s’appliquer à d’autres cellules de transistors d’un plan mémoire, par exemple à des cellules mémoire du plan mémoire, ou à un ensemble cellules mémoire-circuit de commutation, par exemple pour isoler les transistors de commutation des transistors de cellules mémoire.
Plus largement, la présence des deuxièmes régions d’isolation, et optionnellement des troisièmes régions d’isolation, entre les zones actives de tout ou partie des transistors d’une cellule de transistors peut permettre de réduire les dimensions de cette cellule, sans augmenter le courant de fuite.
La illustre des courbes représentant un courant de fuite de jonction (fuites sous STI), en fonction d’une tension de drain appliquée, et ce, pour plusieurs cellules de transistors. En d’autres termes, les courbes représentent des mesures de fuite de courant entre deux zones actives isolées par une STI, le tout dans un même substrat semiconducteur, dans l’exemple un substrat de type P.
La courbe 501 correspond à une cellule de transistors de commutation espacés de 0,2 µm, avec seulement des premières régions d’isolation. La courbe 502 correspond à une cellule de transistors de commutation espacés de 0,5 µm, avec seulement des premières régions d’isolation. On constate que le fait de diminuer l’espacement SP entre les zones actives de transistors qui sont isolées seulement par des premières régions d’isolation, fait augmenter le courant de fuite, ce qui fait qu’on peut se situer dans un fonctionnement à fort courant de fuite (STRONG LEAKAGE).
La courbe 503 correspond à une cellule de transistors de commutation espacés de 0,2 µm, avec des premières et deuxièmes régions d’isolation, selon un mode de réalisation. On constate que le fait de rajouter des deuxièmes régions d’isolation permet de diminuer le courant de fuite, de sorte à se situer dans un fonctionnement à faible courant de fuite (LOW LEAKAGE), même lorsque l’espacement SP entre les zones actives des transistors est plus faible.
La , la , la , la et la représentent des structures obtenues à la suite d’étapes d’un exemple simplifié de procédé de formation de tranchées d’isolation d’une cellule de transistors d’un circuit électronique selon un mode de réalisation.
La représente une structure de départ comportant des premières tranchées d’isolation 640, d’une première profondeur P1, formées dans une couche semiconductrice 604 (substrat semiconducteur). En outre, une couche d’arrêt de gravure 651, par exemple une couche de nitrure de silicium, est positionnée sur la couche semiconductrice 604, les premières tranchées d’isolation 640 traversant cette couche d’arrêt de gravure. Une couche de résine 652 est positionnée sur la couche d’arrêt de gravure 651, ladite couche de résine comprenant des ouvertures 652A correspondant au positionnement des futures deuxièmes tranchées d’isolation.
Dans les figures 6A à 6E, la couche semiconductrice 604 est par exemple une couche de silicium (Si), par exemple une couche de silicium d’un empilement de type SOI, pour "silicon on insulator" en anglais.
La représente une structure obtenue à l'issue de la gravure de la couche semiconductrice 604 à travers les ouvertures 652A de la couche de résine 652, et ce, sur une deuxième profondeur P2, supérieure à la première profondeur P1, de manière à former des deuxièmes tranchées 653 plus profondes que les premières tranchées d’isolation 640.
La représente une structure obtenue à l'issue du dépôt d’une couche de diélectrique 654, par exemple un oxyde de silicium tel que le SiO 2 , sur la structure de la . Le matériau diélectrique vient remplir les deuxièmes tranchées 653 de manière à former des deuxièmes tranchées d’isolation 642, et déborde au-dessus de la couche semiconductrice 604 et des tranchées d’isolation.
La représente une structure obtenue à l'issue d’une étape de planarisation, par exemple par polissage mécano-chimique, connu sous l’acronyme anglo-saxon "CMP" (Chemical Mechanical Polishing), de manière à enlever le matériau diélectrique qui déborde au-dessus de la couche semiconductrice et des tranchées d’isolation.
La représente une structure obtenue à l'issue d’une étape de suppression de la couche d’arrêt de gravure 651, par exemple par gravure.
On a décrit la fabrication de deuxièmes tranchées d’isolation, sachant que les troisièmes tranchées d’isolation peuvent être fabriquées similairement aux deuxièmes tranchées d’isolation, en gravant des troisièmes tranchées sur une troisième profondeur P3.
En variante de l’exemple de procédé de fabrication décrit, les deuxièmes tranchées d’isolation, et/ou les troisièmes tranchées d’isolation, peuvent être formées à partir de certaines premières tranchées d’isolation qui vont alors être gravées davantage en profondeur.
Selon un exemple, le matériau isolant des tranchés d’isolation est choisi à base de SiO2. Le matériau isolant des tranchés d’isolation est différent du premier matériau diélectrique de la couche de revêtement sacrificielle.
Selon un exemple, le premier matériau diélectrique de la couche de revêtement sacrificielle présente vis-à-vis du matériau isolant des tranchés d’isolation une sélectivité à la gravure S ≥ 5:1.
Selon un exemple, la couche sacrificielle est formée sur la couche de support par épitaxie, ladite couche sacrificielle étant par exemple à base de SiGe.
L’invention porte d’une manière générale sur un procédé de fabrication d’une grille arrière pour un dispositif semi-conducteur, et sur un tel dispositif équipé d’une grille arrière. Cette grille arrière peut également être désignée électrode arrière. Un dispositif semi-conducteur selon l’invention comprend typiquement une couche semi-conductrice dans laquelle transitent et/ou sont confinés des porteurs de charge ou des états quantiques. Par exemple et de façon non limitative, cette couche semi-conductrice peut ainsi former un canal de transistor, ou s’intégrer dans une architecture à qubits de spin pour des dispositifs quantiques à bits quantiques (appelés quantum bits ou qubits).
On entend par « s’étendre au sein » d’une couche le fait de pénétrer dans cette couche, directement ou indirectement. En particulier, une structure ou un matériau s’étendant au sein d’une couche signifie que la structure ou le matériau se prolongent entre les deux faces définissant ladite couche, typiquement entre les deux faces supérieure et inférieure. Ainsi, un matériau de remplissage qui s’étend au moins jusqu’au sein de la couche sacrificielle de l’empilement signifie que le matériau de remplissage présente une portion ou une face inférieure située entre les plans définis par les faces supérieure et inférieure de la couche sacrificielle de l’empilement. Un matériau de remplissage qui s’étend au moins jusqu’au sein de la couche de support de l’empilement signifie que le matériau de remplissage présente une portion ou une face inférieure située entre les plans définis par les faces supérieure et inférieure de la couche de support de l’empilement. En l’occurrence, un matériau de remplissage s’étendant jusqu’au sein de la couche de support traverse totalement la couche sacrificielle de l’empilement. Cela permet de faciliter l’isolation entre deux dispositifs adjacents lors de la gravure de la couche de revêtement sacrificielle suivie du remplissage de la cavité par un matériau électriquement conducteur pour former la ou les grilles arrière sous l’un et/ou l’autre des dispositifs adjacents. La tolérance sur l’arrêt de la gravure de la couche de revêtement sacrificielle est augmentée.
Dans la présente demande de brevet, on parlera préférentiellement d’épaisseur pour une couche ou un film, et de hauteur pour un dispositif ou une structure. L’épaisseur est prise selon une direction normale au plan d’extension principal de la couche ou du film. Ainsi, une couche superficielle de silicium épitaxié présente typiquement une épaisseur selon z. Un motif de grille formé sur une telle couche superficielle présente une hauteur selon z. Les termes relatifs « sur », « surmonte », « sous », « sous-jacent » se réfèrent à des positions prises selon la direction z. Une dimension « latérale » correspond à une dimension selon une direction du plan xy. On entend par une extension « latérale » ou « latéralement », une extension selon une ou des directions du plan xy. Les épaisseurs e 15 , e 16 , e 51 , e 5 , etc des différentes couches sont bien entendu strictement positives.
Un élément situé « à l’aplomb » ou « au droit » d’un autre élément signifie que ces deux éléments sont situés tous deux sur une même ligne perpendiculaire à un plan dans lequel s’étend principalement une face inférieure ou supérieure d’un substrat, c’est-à-dire sur une même ligne orientée verticalement sur les figures en coupe transverse.
Ils permettent également de générer une solution de prédiction de séries temporelles multivariées à partir de mesures de similarité entre ensembles de caractéristiques sous la forme d’un réseau de neurones profond, en utilisant un paradigme prédictif de type filtrage collaboratif.
La est un schéma représentant une structure globale d’un système de prédiction de données par filtrage collaboratif, selon des modes de réalisation de l’invention.
La est un exemple de représentation graphique de vecteurs de comportement attendu, selon des modes de réalisation de l’invention.
La est un exemple de représentation graphique de sous-périodes temporelles issues d’une périodicité en fonction de différents ensembles de données considérés, selon des modes de réalisation de l’invention.
La est un schéma représentant des blocs fonctionnels associés à un algorithme de prédiction, selon des modes de réalisation de l’invention.
Description détaillée La représente un exemple d’un système de prédiction de données par filtrage collaboratif 10 comprenant une source de données 12, un dispositif d’apprentissage de données 14 et un module d’application de l’apprentissage 16, selon certains modes de réalisation de l’invention.
Tel qu’utilisée ici, l’expression « prédiction de données filtrage collaboratif » fait référence à une prédiction du comportement d’un individu donné à partir d’une combinaison pondérée du comportement d’individus voisins similaires. Cette combinaison pondérée est en particulier exprimée à travers la similarité (ou mesure de similarité) entre l’individu donné qui doit faire l’objet d’une prédiction de comportement et chacun des individus similaires.
La source de données 12 comprend un ou plusieurs ensembles de données pouvant être compris et/ou acquis par le système 10. Tel qu’utilisé ici, un ‘ensemble de données’ fait référence à un ensemble de données multivariées généré à partir de la combinaison de données de tout type.
En particulier, un ensemble de données multivariées peut être un ensemble de données temporelles multivariées, telles que, par exemple et sans limitation : des séries de données calendaires (par exemple heure, date, jour de la semaine, jours fériés, présence de vacances), des séries de données de comportements humains (par exemple la fréquentation d’un lieu comme les transports à chaque instant de la journée, utilisation de certains services, charge d’un réseau électricité, eau ou gaz, grandeurs de consommation), et/ou tout type de séries de données temporelles présentant une périodicité et/ou une pseudopériodicité temporelle. De telles séries peuvent être issues de signaux mono- ou multi-dimensionnels associés à des grandeurs physiques (telles que par exemple et sans limitations des grandeurs acoustiques, visuelles, de température, de pression, de niveau d’ensoleillement, ou de niveau des marées).
En particulier, un ensemble de données multivariées peut être caractérisé par un ensemble de données représentatives d’individus notés . Dans la suite de la description, une donnée représentative d’individu sera appelée plus simplement « individu ». Chaque individu est associé à un ensemble de données noté correspondant à des ‘caractéristiques’ dites exogènes de l’individu .
On entend, par une « zone pleine », une zone définie par opposition à une zone micro- ou nano-structurée, comme une zone présentant une surface lisse (ou plane) en ce sens que sa rugosité est bien inférieure, par exemple d’au moins un ordre de grandeur, à la rugosité liée à la micro-structuration de la surface de la zone micro- ou nano-structurée. Par exemple, la zone pleine présente une rugosité de surface inférieure à 0,3 nm.
Dans son acceptation la plus large, et en référence à la , le premier aspect de l’invention concerne un procédé de fabrication d’une plaque 1 comprenant une surface principale 10 présentant au moins une zone pleine 101 et une zone micro- ou nano-structurée 102, ci-dessous « zone structurée 102 ». Ces zones présentent entre elles un contraste de mouillabilité, qui est défini comme la différence entre l’angle de goutte α associé à la zone pleine 101 et l’angle de goutte β associé à la zone structurée 102, supérieure à 90°, et de préférence supérieure à 120°. Par ailleurs, chaque zone structurée 102 s’étend autour d’une zone pleine 101.
Cette acceptation permet de définir une plaque et son procédé de fabrication destinés non seulement à accueillir par report des composants de la micro-électronique 2, tels que des puces micro-électroniques, pour leur collage hybride sur la plaque, mais également tout autre type d’applications, et notamment tout type d’applications nécessitant d’avoir un fort contraste de mouillabilité à l’échelle micrométrique.
Ainsi, si par la suite, l’invention est décrite dans le cadre de sa principale application, c’est-à-dire dans le cadre d’une application à l’auto-assemblage de composants de la micro-électronique 2 sur la plaque 1 par collage hybride de type puces à plaque, l’invention n’est pas pour autant limitée à cette application.
Un mode de réalisation du procédé de fabrication selon le premier aspect de l’invention est décrit ci-dessous en référence aux figures 3A à 3E.
La première étape de ce procédé consiste à fournir un substrat 11 comprenant un premier niveau 111 à base d’un matériau semi-conducteur et un deuxième niveau 112 à base d’un matériau diélectrique, le deuxième niveau 112 s’étendant sur le premier niveau 111, de sorte à présenter une surface exposée 1121. Dans l’exemple illustré, le matériau semi-conducteur à base duquel est constitué le premier niveau 111 est du silicium et le matériau diélectrique à base duquel est constitué le deuxième niveau 112 est de l’oxyde de silicium. Toutefois, le matériau diélectrique à base duquel est constitué le deuxième niveau du substrat fourni n’est pas nécessairement un oxyde du matériau à base duquel est constitué le premier niveau du substrat. Par ailleurs, d’autres matériaux semi-conducteurs que le silicium sont envisagés, pour peu par exemple qu’ils soient structurables par des techniques de photolithographie et de gravure sèche potentiellement impliquées dans la mise en œuvre du procédé selon le premier aspect de l’invention ; ce sera typiquement le cas pour le germanium, le saphir, etc. Notons ici que le deuxième niveau 112 du substrat 11 présente une épaisseur e inférieure à 10 µm ; cette épaisseur e sera en outre supérieure à la hauteur des plots 131 à base du matériau diélectrique que le procédé permet de fabriquer à la surface de substrat 11 ; elle sera même, le cas échéant, supérieure à la hauteur des plots 131 et à la hauteur d’un niveau d’interconnexions électriques 110 enterré dans le matériau diélectrique du deuxième niveau 112 (Cf. ). Les plots diélectriques 131 peuvent en effet être destinés à être formés dans une couche supérieure du deuxième niveau 112 du substrat 11 qui est exempte de toute interconnexion électrique, de sorte que leur formation permette de préserver l’intégrité des desdites interconnexions électriques lorsqu’elles existent.
En référence à la , le procédé selon le premier aspect de l’invention comprend en outre la formation, sur la surface exposée 1121 du deuxième niveau 112 du substrat 11, d’une couche à base d’un matériau sacrificiel 12, ci-dessous « couche sacrificielle 12 ». Le matériau sacrificiel peut être une résine, et plus particulièrement une résine photosensible ou thermodurcissable ou électrosensible (dans le cas de la photolithographie électronique). La couche sacrificielle 12 est formée de sorte à présenter une première zone 1201 sur laquelle s’étend une couche pleine 121 à base dudit matériau sacrificiel et une deuxième zone 1202 sur laquelle s’étend une pluralité de plots micrométriques ou nanométriques 122 à base dudit matériau sacrificiel, ci-dessous « plots sacrificiels 122 ». Sur la , une deuxième zone 1202 a été représentée de part et d’autre de la première zone 1201, mais la illustre une vue en coupe, et chaque première zone 1201 est en fait entourée d’une deuxième zone 1202.
La offre une vue de dessus d’un mode de réalisation d’une plaque 1 selon le deuxième aspect de l’invention sur laquelle il apparaît que chaque zone pleine 101 est effectivement entourée d’une zone structurée 102, ce qui suppose une répartition correspondante de chaque première zone 1201 et de la deuxième zone 1202 qui l’entoure. Notons ici que la permet également d’illustrer qu’une surface d’accueil d’un composant micro-électronique 2 n’est pas nécessairement circulaire ou carrée, mais peut accommoder des variations de forme, étant entendu qu’il est prévisible que plus le rapport de forme de cette surface d’accueil sera significatif, plus grand sera le risque d’obtenir un alignement imprécis du composant micro-électronique 2 sur la surface d’accueil.
En outre, chaque première zone 1201 s’étend sur une surface supérieure à une surface micrométrique ou nanométrique sur laquelle s’étend chaque plot sacrificiel 122. De préférence, la surface de chaque première zone 1201 est supérieure d’au moins un ordre de grandeur à la surface sur laquelle s’étend chaque plot sacrificiel 122. Notons ici que, si, sur l’illustration qu’offre la , tous les plots sacrificiels 122 ont les mêmes dimensions et sont régulièrement espacés, toute variation de cette disposition matricielle est envisageable, pour peu qu’elle permette la fabrication d’une plaque 1 selon le deuxième aspect de l’invention. Il est notamment envisageable que la couche sacrificielle 12 obéisse à un design permettant d’avoir in fine des gradients de densité de plots diélectriques 131 à la surface d’une zone structurée 102, ce qui permettrait d’avoir des gradients de mouillabilité entre des surfaces conjointes.
Comme nous le verrons plus bas, la surface sur laquelle s’étend chaque première zone 1201 est destinée à former une surface d’accueil d’un composant microélectronique 2 ; ses dimensions sont donc essentiellement contraintes par les dimensions dudit composant micro-électronique 2, ou par celles d’une marche formée à la surface du composant microélectronique 2 définissant une surface de report dudit composant sur la plaque 1. En ce sens, la couche sacrificielle 12 peut être formée de sorte que chaque zone pleine 1201 présente au moins une dimension transversale comprise entre 100 µm et 20000 µm, de préférence entre 500 µm et 5000 µm, et encore plus préférentiellement sensiblement égale à 2000 µm.
Les dimensions des plots sacrificiels 122 sont quant à elles contraintes par l’objectif désiré atteint en termes de contraste de mouillabilité entre zone pleine 101 et zone structurée 102 de la surface principale10 de la plaque 1. Les plots sacrificiels 122 présentent en effet des dimensions qui prédéterminent celles des plots en un matériau diélectrique 131, ci-dessous « plots diélectriques 131 », que nous décrivons plus bas, et les dimensions des espaces qui séparent, entre eux, ces plots diélectriques 131 ; ces dimensions, définissant l’angle de goutte β à la surface de la micro-structuration que réalisent les plots diélectriques 131, influent donc sur le contraste de mouillabilité que la plaque 1 fabriquée présentera.
Les dimensions des plots diélectriques 131 et des espaces qui séparent entre eux ces plots sont de préférence telles que : chaque plot sacrificiel 122 présente au moins une dimension transversale comprise entre 100 nm et 2 µm, de préférence entre 200 nm et 1 µm, et encore plus préférentiellement sensiblement égale à 500 nm, et/ou deux plots sacrificiels 122 adjacents entre eux d’une même pluralité soient espacés entre eux d’une distance comprise entre 100 nm et 1 µm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm.
En outre, la couche sacrificielle 12 est de préférence formée de sorte à présenter une épaisseur sensiblement constante comprise entre 200 nm et 5 µm, de préférence entre 500 nm et 1,5 µm, et encore plus préférentiellement sensiblement égale à 800 nm. Comme nous le verrons plus bas, l’épaisseur de la couche sacrificielle 12 détermine, conjointement avec sa nature et la méthode de gravure mise en œuvre, la hauteur des plots diélectriques 131, et influe donc sur le contraste de mouillabilité qui sera obtenu.
S’il est préférable que la couche sacrificielle 12 présente une épaisseur sensiblement constante entre les différentes zones pleine(s) 101 ou structurée(s) 102, le procédé de fabrication selon le premier aspect de l’invention n’y est cependant pas limité. Par exemple, la couche sacrificielle 12 pourrait être formée de sorte que l’épaisseur de la couche sacrificielle 12 sur chaque zone pleine 101 soit supérieure à la hauteur des plots sacrificiels 122, de sorte par exemple à pouvoir pousser plus loin la surgravure décrite plus bas, sans consommer tout le matériau sacrificiel présent, avant la surgravure, sur chaque zone pleine 101.
L’homme du métier pourra transposer cette approche aux traits volumiques en prenant les mêmes valeurs appliquées aux centres des sections, sans toutefois la valeur de l’inclinaison.
Quel que soit leur choix, par commodité on peut appeler données représentatives « candidates » les données représentatives de l’objet graphique tridimensionnel candidat dessiné par l’utilisateur.
Dans une étape (b) suivante, les moyens de traitement 21a du premier serveur 2a authentifient ou identifient ledit utilisateur en fonction desdites données candidates, au moyen d’un modèle de classification entraîné sur une base d’apprentissage de vecteurs de référence de données représentatives d’objets graphiques tridimensionnels de référence. Le modèle prend en entrée lesdites données candidates (matrices, vecteur(s)) et retourne une classe, qui peut être soit un identifiant d’une identité de l’utilisateur (parmi plusieurs identités possibles) ou directement un booléen indiquant si l’utilisateur est l’utilisateur attendu.
En effet, la détermination de l’identité de la personne qui dessine peut être vue comme une classification desdites données candidates qui la représente parmi une pluralité de classes possibles, chaque identité étant une classe possible parmi une pluralité de classes (N classes) possibles correspondant à diverses identités possibles. Alternativement, ledit modèle de classification peut être binaire et simplement renvoyer un booléen indiquant si lesdites données candidates sont correctes (i.e. correspondent à l’utilisateur) pour authentification. Ici il n’y a pas à proprement parler de détermination de l’identité de l’utilisateur, juste une vérification que sa signature 3D (l’objet graphique tridimensionnel) correspond à celle attendue. Pour reformuler encore, dans le cas d’une authentification, le modèle de classification détermine si, ou non, ledit objet graphique tridimensionnel candidat coïncide avec un objet graphique tridimensionnel de référence attendu.