Dispositif microélectronique FET (100) comprenant au moins : - un substrat (102) ; - une couche de semi-conducteur (120) comprenant au moins une première zone (122) formant un canal de conduction électrique du dispositif microélectronique FET (100) ; - plusieurs grilles de commande électrostatique (110) distinctes, espacées les unes des autres et disposées sur la première zone de la couche de semi-conducteur ; - une couche (112) de diélectrique de grille disposée entre chacune des grilles de commande électrostatique (110) et la première zone (122) de la couche de semi-conducteur (120) ; - des espaceurs diélectriques (114) disposés contre des flancs de chacune des grilles de commande électrostatique (110) ; - des régions de source (116) / drain (118) couplées électriquement à la première zone (122) de la couche de semi-conducteur (120) par des deuxièmes zones (124) de la couche de semi-conducteur (120), les deuxièmes zones (124) de la couche de semi-conducteur (120) s’étendant entre les régions de source (116) / drain (118) et les espaceurs diélectriques (114) ; et dans lequel les deuxièmes zones (124) de la couche de semi-conducteur (120) ne sont pas disposées directement contre la grille de commande électrostatique (110) et forment, avec la première zone (122), une couche continue. Dispositif microélectronique FET (100) selon la revendication 1, dans lequel la couche de semi-conducteur (120) comporte un matériau bidimensionnel ou tout autre matériau semi-conducteur déposé par MOCVD, CVD ou ALD. Dispositif microélectronique FET (100) selon l’une des revendications précédentes, dans lequel : - chacune des régions de source (116) / drain (118) est disposée dans une cavité (150) comprenant des parois latérales formées au moins par les espaceurs diélectriques (114) et par un matériau diélectrique d’isolation (128) ; - les deuxièmes zones (124) de la couche de semi-conducteur (120) recouvrent au moins une partie des parois des cavités (150) dans lesquelles sont disposées les régions de source (116) / drain (118). Dispositif microélectronique FET (100) selon l’une des revendications précédentes, comportant en outre au moins une portion diélectrique entourée par la première zone (122) de la couche de semi-conducteur (120). Procédé de réalisation d’un dispositif microélectronique FET (100), comprenant au moins : a) réalisation d’au moins une portion de matériau temporaire (160) sur un substrat (102), puis b) réalisation, au moins sur la portion de matériau temporaire (160), de plusieurs grilles de commande électrostatique (110) distinctes et espacées les unes des autres, et d’espaceurs diélectriques (114) disposés contre des flancs de chacune des grilles de commande électrostatique (110), puis c) gravure de la portion de matériau temporaire (160), puis d) réalisation d’une couche de semi-conducteur (120) comprenant au moins une première zone (122) configurée pour servir de canal de conduction électrique du dispositif microélectronique FET (100), disposée sous les grilles de commande électrostatique (110) et les espaceurs diélectriques (114) dans au moins un emplacement formé par la gravure de la portion de matériau temporaire (160), et telle que la couche de semi-conducteur (120) se prolonge, sans discontinuité avec la première zone (122), en formant des deuxièmes zones (124) couvrant au moins une partie des flancs des espaceurs diélectriques (114) et qui ne sont pas disposées directement contre les grilles de commande électrostatique (110), puis e) réalisation, sur le substrat (102), de régions de source (116) / drain (118) couplées électriquement à la première zone (122) de la couche de semi-conducteur (120) par les deuxièmes zones (124) de la couche de semi-conducteur (120), et telles que des deuxièmes zones (124) de la couche de semi-conducteur (120) s’étendent entre les régions de source (116) / drain (118) et les espaceurs diélectriques (114), et dans lequel le procédé comporte en outre la réalisation d’une couche de diélectrique de grille disposée entre chacune des grilles de commande électrostatique et la première zone de la couche de semi-conducteur. Procédé selon la revendication 5, comportant en outre, avant la mise en œuvre de l’étape c), un dépôt d’un matériau diélectrique d’isolation (128) autour des espaceurs diélectriques (114), puis une gravure de cavités (150) dans le matériau diélectrique d’isolation (128) telle que les cavités (150) comprennent au moins une paroi latérale formée par l’un des espaceurs diélectriques (114), et dans lequel : - l’étape d) est mise en œuvre telle que les deuxièmes zones (124) de la couche de semi-conducteur (120) recouvrent au moins une partie des parois latérales des cavités (150) ; - l’étape e) est mise en œuvre telle que chacune des régions de source (116) / drain (118) soit disposée dans une des cavités (150). Procédé selon l’une des revendications 5 et 6, comportant en outre une étape de dépôt de la couche (112) de diélectrique de grille mise en œuvre : - entre les étapes a) et b), sur la portion de matériau temporaire (160), les grilles de commande électrostatique (110) étant réalisées ensuite sur la couche (112) de diélectrique de grille, et/ou - entre les étapes c) et d), sous les grilles de commande électrostatique (110) et les espaceurs diélectriques (114), dans au moins un emplacement formé par la gravure de la portion de matériau temporaire (160), la couche de semi-conducteur (120) étant réalisée ensuite en recouvrant la couche (112) de diélectrique de grille. Procédé de réalisation d’un dispositif microélectronique FET (100), comprenant au moins : a) réalisation d’au moins une portion de matériau temporaire (160) sur un substrat (102), puis b) réalisation, au moins sur la portion de matériau temporaire (160), de plusieurs grilles temporaires distinctes et espacées les unes des autres et d’espaceurs diélectriques (114) disposés contre des flancs de chacune des grilles temporaires, puis c) un dépôt d’un matériau diélectrique d’isolation (128) autour des espaceurs diélectriques (114), puis d) gravure des grilles temporaires, et réalisation de plusieurs grilles de commande électrostatique (110) à la place des grilles temporaires, les grilles de commande électrostatique (110) étant distinctes et espacées les unes des autres, puis e) gravure de cavités (150) dans le matériau diélectrique d’isolation (128) telle que les cavités (150) comprennent au moins une paroi latérale formée par l’un des espaceurs diélectriques (114), puis f) gravure de la portion de matériau temporaire (160), puis g) réalisation d’une couche de semi-conducteur (120) comprenant au moins une première zone (122) configurée pour servir de canal de conduction électrique du dispositif microélectronique FET (100), disposée sous les grilles de commande électrostatique (110) et les espaceurs diélectriques (114) dans au moins un emplacement formé par la gravure de la portion de matériau temporaire (160), et telle que la couche de semi-conducteur (120) se prolonge, sans discontinuité avec la première zone (122), en formant des deuxièmes zones (124) couvrant au moins une partie des flancs des espaceurs diélectriques (114) et qui ne sont pas disposées directement contre les grilles temporaires, puis h) réalisation, sur le substrat (102), de régions de source (116) / drain (118) chacune disposée dans une des cavités (150) et couplées électriquement à la première zone (122) de la couche de semi-conducteur (120) par les deuxièmes zones (124) de la couche de semi-conducteur (120), et telles que des deuxièmes zones (124) de la couche de semi-conducteur (120) s’étendent entre les régions de source (116) / drain (118) et les espaceurs diélectriques (114), et dans lequel le procédé comporte en outre la réalisation d’une couche de diélectrique de grille disposée entre chacune des grilles de commande électrostatique et la première zone de la couche de semi-conducteur. Procédé selon la revendication 8, comportant en outre une étape de dépôt de la couche (112) de diélectrique de grille mise en œuvre : - lors de l'étape d), dans les emplacements formés par la gravure des grilles temporaires, les grilles de commande électrostatique (110) étant réalisées ensuite sur la couche (112) de diélectrique de grille, et/ou - entre les étapes c) et d), sous les grilles temporaires et les espaceurs diélectriques (114), dans au moins un emplacement formé par la gravure de la portion de matériau temporaire (160), la couche de semi-conducteur (120) étant réalisée ensuite en recouvrant la couche (112) de diélectrique de grille.