Détecteur de puissance (10 ; 30 ; 40) de détection de la puissance rms d'une tension alternative (V RF ), comprenant un transconducteur (M0 ; T) configuré pour recevoir la tension (V RF ) et pour fournir un premier courant (i OUT ) à un nœud (D) avec une relation non linéaire entre le premier courant et la tension, un convertisseur numérique vers analogique à sortie en courant (C-DAC) configuré pour recevoir un signal numérique et pour fournir un deuxième courant (i DAC ) au nœud, un filtre passe-bas (C filt ) relié au nœud, et un inverseur (INV) relié au nœud et configuré pour fournir un signal binaire (V OUT ). Détecteur de puissance selon la revendication 1, dans lequel le transconducteur comprend un premier transistor MOS (M0). Détecteur de puissance selon la revendication 1 ou 2, dans lequel le filtre passe-bas (C filt ) comprend un premier condensateur (C filt ) ayant une électrode reliée au nœud (D). Détecteur de puissance selon l'une quelconque des revendications 1 à 3, dans lequel le convertisseur numérique vers analogique à sortie en courant (C-DAC) comprend des deuxièmes transistors MOS (MC 0 , MC 1 , MC N ) et des commutateurs commandables (SW 0 , SW 1 , SW N ), chaque deuxième transistor MOS étant en série avec un des commutateurs commandables, chaque commutateur commandable étant commandé par un bit (S 0 , S 1 , S N ) du signal numérique (S). Détecteur de puissance selon la revendication 4, comprenant une source de courant (CS) configurée pour fournir un courant constant de référence (I ref ) et des premiers miroirs de courant (M1, MC 0 , MC 1 , MC N ) configurés pour recopier le courant constant de référence multiplié par différents coefficients multiplicatifs, chaque premier miroir de courant comprenant un des deuxièmes transistors MOS (MC 0 , MC 1 , MC N ). Détecteur de puissance selon les revendications 2 et 5, comprenant un troisième transistor MOS monté en diode (M3), la grille du troisième transistor MOS étant reliée à la grille du premier transistor MOS (M0) par l'intermédiaire d'une résistance (R) et un deuxième miroir de courant (M1, M2) configuré pour recopier le courant constant de référence (I ref ) pour alimenter le troisième transistor MOS. Circuit électronique (50) comprenant le détecteur de puissance (10 ; 30 ; 40) selon l'une quelconque des revendications 1 à 6 et une unité électronique (P) configurée pour recevoir le signal binaire (V OUT ) et pour modifier le signal numérique (S) jusqu'au basculement du signal binaire. Circuit électronique selon la revendication 7, dans lequel le circuit électronique est un récepteur radiofréquence (50) ou un émetteur radiofréquence. Circuit électronique selon la revendication 8, dans lequel le détecteur de puissance (10 ; 40) est selon la revendication 2, comprenant un amplificateur (52) configuré pour recevoir une tension alternative radiofréquence (RFIN) et pour amplifier la tension alternative radiofréquence, l'amplificateur étant un amplificateur à transconductance comprenant un quatrième transistor MOS, et dans lequel le premier transistor MOS (M0) est une réplique à l'échelle du quatrième transistor MOS. Procédé de détermination de la puissance rms d'une tension alternative (V RF ) à l'aide du détecteur de puissance (10 ; 30 ; 40) selon l'une quelconque des revendications 1 à 6, comprenant la modification du signal numérique (S) jusqu'au basculement du signal binaire (V OUT ). Procédé selon la revendication 10, comprenant la définition de la tension alternative (V RF ) à une valeur constante et la modification du signal numérique (S) jusqu'au basculement du signal binaire (V OUT ) et le stockage du signal numérique (S) pour lequel le signal binaire (V OUT ) a basculé.