Circuit électronique (40) comprenant au moins une cellule de transistors (402), chaque cellule de transistors comprenant : - une pluralité de transistors (430) disposés dans et sur un substrat semiconducteur (404), chaque transistor comprenant une zone active (436) ; - des premières régions d’isolation (440) localisées au moins partiellement autour des transistors et s’étendant jusqu’à une première profondeur (P1) dans le substrat semiconducteur (404) ; - des deuxièmes régions d’isolation (442) positionnées de manière à isoler entre elles les zones actives (436) de tout ou partie des transistors de la pluralité de transistors, les deuxièmes régions d’isolation s’étendant jusqu’à une deuxième profondeur (P2) dans le substrat semiconducteur (404), la deuxième profondeur étant supérieure à la première profondeur. Circuit électronique selon la revendication 1, dans lequel chaque cellule de transistors comprend des premiers transistors parmi la pluralité de transistors ayant des zones actives séparées par une première distance et isolées entre elles par au moins une des premières régions d’isolation, et des deuxièmes transistors parmi la pluralité de transistors ayant des zones actives séparées par une deuxième distance inférieure à la première distance et isolées entre elles par au moins une des deuxièmes régions d’isolation. Circuit électronique selon la revendication 2, dans lequel la première distance est supérieure ou égale à 400 nm et/ou la deuxième distance est inférieure à 350 nm. Circuit électronique selon l’une quelconque des revendications 1 à 3, dans lequel les premières régions d’isolation (440) sont des premières tranchées d’isolation, par exemple des tranchées d’isolation peu profondes, et les deuxièmes régions d’isolation (442) sont des deuxièmes tranchées d’isolation, par exemple des tranchées d’isolation profondes. Circuit électronique selon l’une quelconque des revendications 1 à 4, dans lequel les deuxièmes régions d’isolation (442) s’étendent selon une première direction (X) sensiblement parallèle à la direction longitudinale des zones actives (436). Circuit électronique (40) selon l’une quelconque des revendications 1 à 5, comprenant en outre des troisièmes régions d’isolation (444) positionnées de manière à isoler les zones actives (436) de la pluralité de transistors (430) par rapport à d’autres cellules de transistors (401), les troisièmes régions d’isolation s’étendant jusqu’à une troisième profondeur (P3) dans le substrat semiconducteur (404), la troisième profondeur étant supérieure à la première profondeur (P1), par exemple sensiblement égale à la deuxième profondeur (P2), les troisièmes régions d’isolation étant, par exemple, des tranchées d’isolation profondes. Circuit électronique (40) selon la revendication 6, dans lequel les troisièmes régions d’isolation (444) s’étendent selon une deuxième direction (Y) sensiblement parallèle à la direction transversale des zones actives (436). Circuit électronique selon la revendication 6 ou 7, dans lequel au moins certaines parmi les premières et deuxièmes régions d’isolation entourent les zones actives de tout ou partie des transistors de la pluralité de transistors. Circuit électronique selon l’une quelconque des revendications 1 à 8, dans lequel les transistors de la pluralité de transistors sont destinés à fonctionner à des tensions supérieures ou égales à 10 volts, par exemple supérieures ou égales à 15 volts. Circuit électronique (40) selon l’une quelconque des revendications 1 à 9, dans lequel la cellule de transistors comprend en outre une structure de grille (432, 434), par exemple du type à double grille, s’étendant au-dessus des zones actives (436) de la pluralité de transistors (430), entre une région de source (S3) et une région de drain (D3) de chaque zone active. Circuit électronique (40) selon l’une quelconque des revendications 1 à 10, dans lequel les transistors de la pluralité de transistors sont des transistors MOS à canal P et/ou des transistors MOS à canal N. Circuit électronique (40) selon l’une quelconque des revendications 1 à 11, ledit circuit électronique étant compris dans une mémoire non volatile, par exemple une mémoire non volatile électriquement effaçable et programmable. Circuit électronique (40) selon l’une quelconque des revendications 1 à 12, dans lequel les transistors (430) de la pluralité de transistors forment des transistors de commutation d’un circuit de commutation (402) couplé à des cellules de mémoire (401) d’une mémoire non volatile, par exemple d’une mémoire non volatile électriquement effaçable et programmable. Circuit électronique selon l’une quelconque des revendications 1 à 13 en combinaison avec la revendication 6, dans lequel la première profondeur (P1) est comprise entre 250 et 450 nm, par exemple entre 300 et 400 nm, et la différence entre la troisième profondeur (P3) et la première profondeur est supérieure ou égale à 100 nm, par exemple comprise entre 100 et 200 nm. Circuit électronique selon l’une quelconque des revendications 1 à 14, dans lequel la première profondeur (P1) est comprise entre 250 et 450 nm, par exemple entre 300 et 400 nm, et la différence entre la deuxième profondeur (P2) et la première profondeur est supérieure ou égale à 100 nm, par exemple comprise entre 100 et 200 nm. Circuit intégré comprenant un circuit électronique choisi selon l’une quelconque des revendications 1 à 15. Procédé de fabrication d’un circuit électronique comprenant au moins une cellule de transistors, chaque cellule de transistors comprenant une pluralité de transistors formés dans et sur un substrat semiconducteur (604), chaque transistor comprenant une zone active, le procédé comprenant : - la formation de premières régions d’isolation (640) localisées au moins partiellement autour des transistors et s’étendant jusqu’à une première profondeur (P1) dans le substrat semiconducteur (604) ; et - la formation de deuxièmes régions d’isolation (642) positionnées de manière à isoler entre elles les zones actives de tout ou partie des transistors de la pluralité de transistors, les deuxièmes régions d’isolation s’étendant jusqu’à une deuxième profondeur (P2) dans le substrat semiconducteur (604), la deuxième profondeur étant supérieure à la première profondeur. Procédé de fabrication selon la revendication 17, comprenant en outre : - la formation de troisièmes régions d’isolation positionnées de manière à isoler les zones actives de la pluralité de transistors par rapport à d’autres cellules de transistors, les troisièmes régions d’isolation s’étendant jusqu’à une troisième profondeur (P3) dans le substrat semiconducteur, la troisième profondeur étant supérieure à la première profondeur (P1), par exemple sensiblement égale à la deuxième profondeur (P2).