Procédé de réalisation d’une grille arrière (5) sous un dispositif semi-conducteur (D1), ledit dispositif semi-conducteur (D1) étant formé sur une couche semi-conductrice (12) d’un empilement comprenant successivement une couche de support (10), une couche sacrificielle (11) et la couche semi-conductrice (12), ledit procédé comprenant : une formation de tranchées d’isolation (2) autour du dispositif semi-conducteur (D1), lesdites tranchées d’isolation (2) traversant la couche semi-conductrice (12) superficielle et la couche sacrificielle (11), et s’étendant jusqu’à la couche de support (10), une gravure partielle des tranchées d’isolation (2) de sorte à former une ouverture (40b) débouchant sur la couche sacrificielle (11), un retrait de la couche sacrificielle (11) sélectivement à la couche semi-conductrice (12), à la couche de support (10) et aux tranchées d’isolation (2), de sorte à former une cavité (50) sous le dispositif semi-conducteur (D1), un remplissage de la cavité (50) par un matériau électriquement conducteur de sorte à former la grille arrière (5) sous le dispositif semi-conducteur (D1), ledit procédé étant caractérisé en ce que la formation des tranchées d’isolation (2) comprend : une première gravure configurée pour former au moins un motif de tranchée (20) présentant un fond (22) et des flancs (21), une formation d’une couche de revêtement sacrificielle (15) au moins sur les flancs (21) de l’au moins un motif de tranchée (20), en contact avec la couche sacrificielle (11) de l’empilement, puis un remplissage de l’au moins un motif de tranchée (20) par un matériau isolant (16), configuré de sorte que ledit matériau isolant (16) s’étende au moins jusqu’au sein de la couche sacrificielle (11) de l’empilement, et de préférence jusqu’au sein de la couche de support (10) de l’empilement, et en ce que la gravure partielle des tranchées d’isolation (2) comprend : un retrait de la couche de revêtement sacrificielle (15) sélectivement au matériau isolant (16). Procédé selon la revendication précédente dans lequel le dispositif semi-conducteur (D1) est un dispositif quantique et dans lequel le matériau électriquement conducteur est métallique. Procédé selon l’une quelconque des revendications précédentes dans lequel le dispositif semi-conducteur (D1) est adjacent à un deuxième dispositif semi-conducteur (D2) séparé du dispositif semi-conducteur (D1) par une tranchée d’isolation (2) présentant un premier flanc du côté du dispositif semi-conducteur (D1) et un deuxième flanc du côté du deuxième dispositif semi-conducteur (D2), ladite tranchée d’isolation (2) comprenant une première portion de couche de revêtement sacrificielle (15l) sur le premier flanc et une deuxième portion de couche de revêtement sacrificielle (15l) sur le deuxième flanc, dans lequel la gravure partielle de ladite tranchée d’isolation (2) comprend un retrait simultané des première et deuxième portions (15l) de couche de revêtement sacrificielle, de sorte à former une première grille arrière (5) sous le dispositif semi-conducteur (D1) et une deuxième grille arrière (5) sous le deuxième dispositif semi-conducteur (D2). Procédé selon l’une quelconque des revendications 1 à 2 dans lequel le dispositif semi-conducteur (D1) est adjacent à un deuxième dispositif semi-conducteur (D2) séparé du dispositif semi-conducteur (D1) par une tranchée d’isolation (2) présentant un premier flanc du côté du dispositif semi-conducteur (D1) et un deuxième flanc du côté du deuxième dispositif semi-conducteur (D2), ladite tranchée d’isolation (2) comprenant une première portion de couche de revêtement sacrificielle (15l) sur le premier flanc et une deuxième portion de couche de revêtement sacrificielle (15l) sur le deuxième flanc, dans lequel la gravure partielle de ladite tranchée d’isolation (2) comprend un retrait de la première portion de couche de revêtement sacrificielle (15l) uniquement, sans retrait de la deuxième portion de couche de revêtement sacrificielle, de sorte à former la grille arrière (5) uniquement sous le dispositif semi-conducteur (D1), en conservant une portion de couche sacrificielle (11) sous le deuxième dispositif semi-conducteur (D2). Procédé selon l’une quelconque des revendications précédentes dans lequel la formation de la couche de revêtement sacrificielle (15) se fait par dépôt conforme sur les flancs (21) et le fond (22) de l’au moins un motif de tranchée (20). Procédé selon la revendication précédente dans lequel le retrait de la couche de revêtement sacrificielle (15) est uniquement partiel et configuré pour conserver une portion (15b) de la couche de revêtement sacrificielle située sur le fond (22) de l’au moins un motif de tranchée (20). Procédé selon l’une quelconque des revendications 1 à 4 dans lequel la formation de la couche de revêtement sacrificielle (15) comprend un dépôt conforme sur les flancs (21) et le fond (22) de l’au moins un motif de tranchée (20), suivi d’une gravure anisotrope configurée pour retirer une portion (15b) de la couche de revêtement sacrificielle située sur le fond (22) de l’au moins un motif de tranchée (20), de sorte que la couche de revêtement sacrificielle (15, 15l) couvre uniquement les flancs (21) de l’au moins un motif de tranchée (20), avant remplissage de l’au moins un motif de tranchée (20) par le matériau isolant (16). Procédé selon la revendication précédente dans lequel le retrait de la couche de revêtement sacrificielle (15, 15l) est total. Procédé selon l’une quelconque des revendications précédentes dans lequel la couche de revêtement sacrificielle (15) est choisie à base d’un premier matériau diélectrique, par exemple SiN ou SiC. Procédé selon l’une quelconque des revendications précédentes dans lequel la formation de la couche de revêtement sacrificielle (15) est configurée de sorte que la couche de revêtement sacrificielle (15) présente une épaisseur e15 selon une direction (y) transverse aux flancs (21) de l’au moins un motif de tranchée (20), et le remplissage de l’au moins un motif de tranchée (20) par le matériau isolant (16) est configuré de sorte que le matériau isolant présente une épaisseur e16 selon ladite direction (y) transverse, telles que e15 Procédé selon l’une quelconque des revendications précédentes comprenant en outre, après retrait de la couche sacrificielle (15) et avant remplissage de la cavité (20) par un matériau électriquement conducteur, un dépôt conforme d’une couche (51) en un deuxième matériau diélectrique sur des parois exposées de la cavité (50), par exemple par dépôt chimique en phase vapeur (CVD). Procédé selon la revendication précédente dans lequel la couche (51) en un deuxième matériau diélectrique présente une épaisseur e51, la couche de revêtement sacrificielle (15) présente une épaisseur e15, le matériau électriquement conducteur présente une épaisseur e5, telles que e51 Procédé selon l’une quelconque des revendications précédentes dans lequel le matériau isolant (16) des tranchés d’isolation (2) est choisi à base de SiO2. Procédé selon l’une quelconque des revendications précédentes dans lequel la couche sacrificielle (11) est formée sur la couche de support (10) par épitaxie, ladite couche sacrificielle (11) étant par exemple à base de SiGe. Dispositif semi-conducteur (D1) comprenant une grille arrière (5) réalisée par un procédé de réalisation d’une grille arrière selon l’une quelconque des revendications précédentes. Dispositif semi-conducteur (D1) selon la revendication précédente dans lequel ledit dispositif semi-conducteur (D1) est un dispositif quantique et dans lequel le matériau électriquement conducteur est métallique.