Procédé de fabrication d’une plaque (1) comprenant une surface principale (10) présentant au moins une zone pleine (101) et une zone micro- ou nano-structurée (102) ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée (102) s’étendant autour d’une zone pleine (101), le procédé comprenant les étapes suivantes : Fournir un substrat (11) comprenant un premier niveau (111) à base d’un matériau semi-conducteur et un deuxième niveau (112) à base d’un matériau diélectrique, le deuxième niveau (112) s’étendant sur le premier niveau (111), Former, sur une surface exposée (1121) du deuxième niveau (112) du substrat (11) fourni, une couche à base d’un matériau sacrificiel (12), tel qu’une résine, présentant au moins une première zone (1201) sur laquelle s’étend une couche pleine (121) à base dudit matériau sacrificiel et une deuxième zone (1202) sur laquelle s’étend une pluralité de plots micrométriques ou nanométriques à base dudit matériau sacrificiel (122), chaque première zone (1201) étant entourée d’une deuxième zone (1202) et chaque première zone (1201) s’étendant sur une surface, d’au moins un ordre de grandeur, supérieure à une surface micrométrique ou nanométrique sur laquelle s’étend chaque plot à base dudit matériau sacrificiel (122), puis Graver une partie de la couche à base dudit matériau sacrificiel (12) précédemment formée et une partie du deuxième niveau (112) du substrat (11), de sorte à former, dans le deuxième niveau (112) du substrat (12), ladite au moins une zone pleine (101) au niveau de chaque première zone (1201) et chaque zone micro- ou nano-structurée (102) au niveau de chaque deuxième zone (1202), chaque zone micro- ou nano-structurée (102) présentant une pluralité de plots à base dudit matériau diélectrique (131) qui correspond à la pluralité de plots à base dudit matériau sacrificiel (122). Procédé selon la revendication précédente, dans lequel la gravure est poursuivie jusqu’à obtenir un retrait complet des plots à base dudit matériau sacrificiel (122). Procédé selon l’une quelconque des revendications précédentes, dans lequel la formation de la couche à base dudit matériau sacrificiel (12) comprend une étape de photolithographie. Procédé selon l’une quelconque des revendications précédentes, dans lequel la gravure est arrêtée avant d’obtenir un retrait complet de la couche à base dudit matériau sacrificiel (12) au droit de chaque première zone (1201), la couche à base dudit matériau sacrificiel (12) restant au droit de chaque première zone (1201) présentant de préférence une épaisseur comprise entre 100 nm et 5 µm. Procédé selon l’une quelconque des revendications précédentes, comprenant en outre, suite à la gravure, le dépôt d’une couche, préférentiellement conforme, à base d’un matériau hydrophobe (14). Procédé selon la revendication précédente, dans lequel le dépôt de la couche hydrophobe (14) est paramétré de sorte que la couche hydrophobe (14) recouvre chaque plot à base dudit matériau diélectrique (131) et chaque espace (132) entre les plots à base dudit matériau diélectrique (131) d’une même pluralité, voire le cas échéant des bords latéraux (1011) de chaque zone pleine (101). Procédé selon l’une quelconque des revendications précédentes, comprenant en outre une étape de retrait d’une partie de la couche à base dudit matériau sacrificiel (12) qui reste au droit de la première zone (1201) après la gravure, de sorte à exposer une surface (1000) du deuxième niveau (112) du substrat (11) qui se trouve au droit de chaque première zone (1201). Procédé selon l’une quelconque des revendications 5 et 6 et selon la revendication 7, dans lequel le dépôt de la couche hydrophobe (14) est implémenté avant le retrait complet de la partie de la couche à base dudit matériau sacrificiel (12) qui reste au droit de la première zone (1201) après la gravure. Procédé selon l’une quelconque des revendications précédentes, dans lequel la plaque (1) constitue une plaque d’accueil destinée au report de composants de la microélectronique (2), tels que des puces microélectroniques, par collage hybride, chaque zone pleine (101) étant destinée à accueillir un composant de la microélectronique (2) et chaque zone micro- ou nano-structurée (102) étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique (2). Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche à base dudit matériau sacrificiel (12) est formée de sorte que chaque plot (122, 131) présente au moins une dimension transversale comprise entre 100 nm et 2 µm, de préférence entre 200 nm et 1 µm, et encore plus préférentiellement sensiblement égale à 500 nm. Procédé selon l’une quelconque des revendications précédentes, dans lequel la couche à base dudit matériau sacrificiel (12) est formée de sorte que deux plots (122, 131) adjacents entre eux d’une même pluralité soient espacés entre eux d’une distance comprise entre 100 nm et 1 µm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm. Procédé selon l’une quelconque des revendications précédentes, dans lequel la gravure est paramétrée de sorte que chaque plot à base dudit matériau diélectrique (131) présente une hauteur comprise entre 100 nm et 5 µm, de préférence entre 400 nm et 2,5 µm, et encore plus préférentiellement sensiblement égale à 1 µm. Plaque (1) comprenant une surface principale (10) présentant au moins une zone pleine (101) et une zone micro- ou nano-structurée (102) ayant, entre elles, un contraste de mouillabilité supérieur à 90°, et de préférence supérieur à 120°, chaque zone micro- ou nano-structurée (102) s’étendant autour d’une zone pleine (101), la plaque comprenant un substrat (11) qui comprend un premier niveau (111) à base d’un matériau semi-conducteur et un deuxième niveau (112) à base d’un matériau diélectrique, le deuxième niveau (112) s’étendant sur le premier niveau (111), ladite au moins une zone pleine (101) et chaque zone micro- ou nano-structurée (102) étant formées dans le deuxième niveau (112) du substrat (11) et chaque zone micro- ou nano-structurée (102) présentant une pluralité de plots à base dudit matériau diélectrique (131), la plaque étant caractérisée en ce que les plots à base dudit matériau diélectrique (131) présentent des extrémités facettées (1311). Plaque (1) selon la revendication précédente, comprenant en outre une couche hydrophobe (14) recouvrant chaque plot à base dudit matériau diélectrique (131) et chaque espace (132) entre les plots à base dudit matériau diélectrique (131) d’une même pluralité, voire le cas échéant des bords latéraux (1011) de chaque zone pleine (1201), et ne recouvrant pas ladite au moins une zone pleine (1201). Plaque (1) selon l’une quelconque des revendications 13 à 14, dans laquelle : chaque plot à base dudit matériau diélectrique (131) présente une hauteur comprise entre 100 nm et 5 µm, de préférence entre 400 nm et 2,5 µm, et encore plus préférentiellement sensiblement égale à 1 µm, et/ou chaque plot à base dudit matériau diélectrique (131) présente au moins une dimension transversale comprise entre 100 nm et 2 µm, de préférence entre 200 nm et 1 µm, et encore plus préférentiellement sensiblement égale à 500 nm, et/ou deux plots à base dudit matériau diélectrique (131) adjacents entre eux d’une même pluralité sont espacés entre eux d’une distance comprise entre 100 nm et 1 µm, de préférence entre 200 nm et 800 nm, et encore plus préférentiellement sensiblement égale à 500 nm. Plaque (1) selon l’une quelconque des revendications 13 à 15, constituant une plaque d’accueil destinée au report de composants de la microélectronique (2), tels que des puces microélectroniques, par collage hybride, chaque zone pleine (101) étant destinée à accueillir un composant de la microélectronique (2) et chaque zone micro- ou nano-structurée (102) étant destinée à constituer au moins une partie d’une zone entre composants de la microélectronique (2). Plaque (1) selon la revendication précédente, dans laquelle le deuxième niveau (112) du substrat (11) comprend au moins un niveau d’interconnexions électriques (110) s’étendant au moins au droit de chaque zone pleine (101) et s’étendant le cas échéant d’une zone pleine (101) à une zone micro- ou nano-structurée (102) adjacente, les interconnexions électriques (110) affleurant du deuxième niveau (112) du substrat (11) depuis une surface exposée (1000) de chaque zone pleine (101) et s’étendant depuis chaque zone pleine (101) au moins jusque la zone micro- ou nano-structurée (102) adjacente, et s’étendant plus particulièrement au-dessous de la pluralité de plots à base dudit matériau diélectrique (131) de ladite zone micro- ou nano-structurée (102) adjacente, en étant encapsulées dans le matériau diélectrique à base duquel le deuxième niveau (112) du substrat (11) est constitué. Procédé d’auto-assemblage de composants de la microélectronique mettant en œuvre une plaque (1) selon l’une quelconque des revendications 13 à 17. Procédé d’auto-assemblage selon la revendication précédente, dans lequel une pluralité de composants de la microélectronique (2), tels que des puces microélectroniques, sont auto-assemblées sur la plaque (1) par collage hybride de type puces à plaque. Assemblage (0) comprenant une plaque (1) selon l’une quelconque des revendications 13 à 17 et une pluralité de composants de la microélectronique (2), tels que des puces microélectroniques, assemblées sur la plaque (1) par collage hybride.