INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Panneau climatique extrudé autoportant Domaine de l'invention La présente invention concerne un système de panneau climatique extrudé autoportant de plafond ou de paroi pour le chauffage et/ou le rafraîchissement d’un local de bâtiment par rayonnement thermique.
Discussion de l’état de la technique Fin des années 1990, les premiers bâtiments administratifs ont été équipés avec des plafonds rayonnants, d’abord pour le rafraîchissement, puis également pour le chauffage. Plus récemment, cette technique est utilisée dans différents types de bâtiments. En raison de son prix d’installation, d’autres techniques de climatisation sont toujours très répandues, cependant les plafonds rayonnants ont une plus grande efficacité énergétique et procurent un plus grand confort. Ils présentent néanmoins l’inconvénient de développer une puissance de refroidissement limité de par le risque de condensation.
On connaît les panneaux rayonnants utilisant une tubulure caloportrice ou frigoportrice disposée sur une plaque métallique. De l’eau chaude ou froide est injectée dans la tubulure, par contact entre la tubulure et la plaque, l’énergie thermique contenue dans le fluide caloporteur est cédée par conduction de la tubulure à la plaque qui se réchauffe ou se refroidit.
La différence de température entre la température de la plaque et l’air ambiant génère un rayonnement thermique de la plaque vers la pièce dans laquelle le panneau est installé.
Le document EP 2762 787 A2 (BARCOL AIR [CH]) décrit un élément de climatisation comprenant une plaque radiante en aluminium et une couche de matériau phono- absorbant non-tissé. La plaque radiante est reliée thermiquement à des tuyaux dans lesquels passe un agent caloporteur par soudage d’une pluralité de plaques intermédiaires en aluminium, chaque plaque intermédiaire étant préalablement soudée à une portion droite d’un tuyau.
II est connu que la puissance thermique émise par le panneau est directement proportionnelle à la surface de la plaque Sp ainsi qu’à Tp 4 avec Tp : température de la plaque en degré Kelvin [K]. L’inconvénient de cette technologie est qu’elle ne permet pas d’obtenir une température uniforme de la plaque Tp.
En effet (en mode froid), la plaque va être plus froide au niveau de chaque tubulure en contact avec cette dernière puis va se réchauffer dans l’espace entre 2 tubulures. La puissance admissible sera donc réduite à régime d’eau fixée.
GB 2 397 642 A (KENNEDY PHILIP ANDREW [GB]) décrit un élément de transfert de chaleur comprenant des première et seconde feuilles métalliques fusionnées ensemble et ayant un tube disposé entre les feuilles. Les feuilles métalliques peuvent être en aluminium ou en alliage d'aluminium, peuvent être carrées ou rectangulaires, peuvent être de taille identique ou différente et peuvent avoir des perforations sur une ou les deux feuilles pour l’absorption acoustique. Le tube peut être en cuivre ou en alliage de cuivre et avoir une forme en serpentin et peut être un tube aplati qui est dilaté ou gonflé avec de l’air comprimé de sorte qu’un côté ou les deux côtés de l’élément de transfert de chaleur aient une surface surélevée. Le tube peut être formé de deux feuilles de feuille métallique placées ensemble et fixées ensemble le long de leurs bords par soudage, brasage ou un adhésif et expansées ou gonflées l’une de l’autre. Les éléments peuvent être utilisés comme éléments radiatifs et convectifs et une pluralité d'éléments assemblés côte à côte pour former une poutre d’échange thermique pour le chauffage ou le refroidissement qui peut être incorporée dans les plafonds, les murs ou les planchers de locaux domestiques ou commerciaux.
DE 10 2010 033176 Al (KREITZ GUENTER [DE]) décrit un échangeur de chaleur ayant une surface de refroidissement et des tuyaux de refroidissement, où l’eau de refroidissement est fournie comme agent de revenu. La surface de refroidissement est dotée d'une élévation pour agrandir la surface de refroidissement. L'élévation est formée au niveau d’une surface d’échangeur de chaleur d’une manière conique ou en forme de cône.
On notera que pour certains éléments PE du réseau matriciel, ils recevront des vecteurs d’état d’activation qui peuvent être passés hors du réseau matriciel avant de rentrer à nouveau dans le réseau matriciel. Ceci est par exemple rendu possible par la création d’une marge à la frontière extérieure du réseau matriciel avec des PE factices qui n’effectuent que l’opération de translation. Alternativement, dans le cas où la mémoire de chaque élément PE comprend une section qui stocke les vecteurs d’état cachés de l’élément PE lui-même au long du traitement de couche, alors le vecteur original n’est jamais perdu et peut être transféré.
Dans certains modes de réalisation, chacun des éléments PE du réseau matriciel d’éléments PE est configuré pour effectuer, de façon synchrone avec les autres éléments PE, une même séquence d’opérations, faisant intervenir une translation des données de neurones d’un élément PE voisin à l’est, au sud, à l’ouest ou au nord de l’élément PE en fonction de la séquence de translation, pour effectuer la même opération sur les données de neurone, et pour exporter les données de neurone par translation vers un élément PE voisin à l’est, au sud, à l’ouest ou au nord de l’élément PE en fonction de la séquence de translation. Par exemple, ceci est réalisé par le chargement d’un même code d’instruction dans la mémoire locale de chaque élément PE, et l’exécution de ce même code d’instruction.
Dans le cas où le réseau neuronal DLM présente de multiples couches cachées, chaque couche supplémentaire augmente spatialement la zone d’influence d’un macropixel donné, comme on le décrira maintenant en référence à la .
La figure 11 illustre schématiquement le rayon d’influence d’un élément de traitement d’un réseau matriciel d’éléments PE de 6 par 6 après une, deux et trois couches de mélange latéral selon un exemple dans lequel la matrice de pondération présente des dimensions de 3 par 3 sous-matrices. On voit que, après la couche d’entrée 0 (AFTER L0), qui ne comprend aucun mélange latéral dans cet exemple, les données d’entrée sont présentes seulement dans l’élément de traitement . Après la première couche cachée (AFTER L1), la zone d’influence couvre un groupe d’éléments PE de 3 par 3 centré sur l’élément de traitement , après la deuxième couche cachée (AFTER L2) la zone d’influence couvre un groupe d’éléments PE de 5 par 5 centré sur l’élément de traitement , et après la troisième couche cachée (AFTER L3) la zone d’influence couvre l’intégralité du réseau matriciel d’éléments PE de 6 par 6.
Ainsi, pendant chaque couche, chaque élément PE intégrera des informations de provenance de plus en plus lointaine dans le réseau matriciel d’éléments PE comme le décrit la . Ceci permet à chaque élément PE de produire un plongement local, correspondant à une représentation abstraite de l’entrée sous forme de vecteur de sortie, qui prend en compte les caractéristiques globales et le contexte. Dans certains modes de réalisation, le nombre de couches de mélange latéral est, par exemple, défini par les dimensions du réseau matriciel d’éléments PE et le nombre de couches qui permettent de couvrir l’image complète, ce qui dépend également la résolution de chaque macropixel.
La illustre schématiquement un dispositif d’imagerie 1200 comprenant un capteur d’image 1202 empilé sur une puce de traitement de données 1204, et en particulier sur un réseau matriciel d’éléments PE 1205 de la puce de traitement 1204, selon un exemple de réalisation de la présente description. Le réseau matriciel d’éléments PE 1205 est par exemple un réseau matriciel systolique mettant en œuvre le réseau neuronal DLM tel que décrit ici.
Le capteur d’images 1202 comprend par exemple une matrice de tuiles de pixels (PIXEL TILE), dont chacune comprend par exemple une sous-matrice de c pixels (c PIXELS) par d pixels (d PIXELS), où c et d sont égaux à 16 dans l’exemple de la . Chaque pixel comprend par exemple un photodétecteur. Le capteur d’images 1202 comprend également par exemple des convertisseurs analogique-numérique (non illustrés) pour convertir des signaux analogiques captés par chaque pixel en valeurs numériques qui peuvent être traitées par la puce de traitement de données 1204 au moyen d’un traitement interne au capteur.
Chaque tuile de pixels forme par exemple une tuile supérieure et est positionné sur une tuile inférieure correspondante de la puce de traitement de données formant un élément de traitement (PE) du réseau matriciel d’éléments PE 1205, chaque paire de tuiles supérieure et inférieure formant par exemple un agrégat 3D (3D CLUSTER). Chaque élément PE comprend par exemple E éléments de calcul 1208, où E est égal à 16 dans l’exemple de la . Chacun des éléments de calcul traite par exemple une ligne de données de pixel d’un macropixel correspondant (MACROPIXEL) formé de p pixels de la tuile de pixels, où p est égal à 4 dans l’exemple de la .
Chaque tuile de pixels est par exemple couplée à la tuile inférieure correspondante par des vias d’interconnexion, également appelés vias 3D. Chaque tuile inférieure comprend par exemple en outre la mémoire de données/code 502, 504 et le processeur local 508. En outre, l’élément PE comprend par exemple un ou plusieurs circuits de traitement supplémentaires 1208 utilisés par exemple pour ajouter du parallélisme dans chaque élément PE, permettant par exemple à une ligne de pixels ou de vecteurs d’activation d’être traitée en même temps.
La puce de traitement 1204 comprend par exemple également, par exemple accolées au réseau matriciel d’éléments PE 1205, une mémoire de données 1212, une mémoire d’instructions 1214, et un circuit de commande globale 126 du dispositif d’imagerie. Le circuit de commande globale 1216 est par exemple configuré pour fournir un flux de données 1218 en provenance du dispositif d’imagerie 1200 comprenant, par exemple, des données d’image capturées par le capteur d’images et des données d’inférence produites par le réseau neuronal DML mis en œuvre par la matrice de traitement.
La est un organigramme illustrant des étapes d’un procédé d’inférence impliquant un mélange latéral direct selon un exemple de réalisation de la présente description. Le procédé de la est par exemple mis en œuvre par un réseau matriciel d’éléments de traitement tel que décrit ici, comme par la matrice de traitement 1205 de la , et par un capteur d’images.
A une opération 1301, une image brute est capturée par un capteur d’images. L’image brute peut être une image en niveaux de gris ou une image en couleurs. Dans certains modes de réalisation, comme celui de la , le capteur d’images et la matrice de traitement font partie d’un même dispositif d’imagerie, tandis que dans d’autres modes de réalisation le capteur d'images peut être un composant distinct. On suppose que le capteur d’images capture des images en niveaux de gris, en d’autres termes, une intensité de pixel brute, mais la couche de détection supérieure pourrait également comprendre en même temps des photodétecteurs sensibles à différentes longueurs d’onde de la lumière et produire des images en couleurs composée d’un certain nombre de canaux de couleur, telles que des images RGB. En outre, l’image brute est convertie par des convertisseurs analogique-numérique dans le capteur d’images, en une image numérique brute.
A une opération 1302 suivant l’opération 1301, les données de pixel numériques de l’image brute sont chargées sous forme de vecteurs d’entrée de macropixel dans le réseau matriciel d’éléments PE. Par exemple, chaque élément PE du réseau matriciel reçoit les données de pixel en provenance d’un macropixel correspondant. Ces données sont par exemple stockées dans la section d’entrée de la mémoire locale 502 de chaque élément PE.
A une opération 1303 après l’opération 1302, chaque élément du réseau matriciel d’éléments PE est configuré pour multiplier le vecteur d’entrée de macropixel correspondant par une matrice de pondération correspondante pour produire un état caché initial . Comme on l’a décrit ci-dessus, cette opération de couche d’entrée ne fait pas nécessairement intervenir de mélange latéral mais sert par exemple essentiellement à réduire la taille des vecteurs d’entrée de macropixel.
A une opération 1304 après l’opération 1303, les variables "n" et "RESULTAT CUMULE" sont par exemple chacune mise à 0.
A une opération 1305 après l’opération 1304, pour une couche ultérieure L, chaque élément du réseau matriciel d’éléments PE est configuré pour multiplier l’état caché par une matrice de pondération correspondante pour produire un produit pondéré. Par exemple, x et y sont des paramètres indiqués à la figure 3 et à chaque itération, l'état caché d’un état différent parmi les neuf états cachés à être traités par chaque élément PE est traité. Par exemple, à la première itération, l’état caché de l’élément PE lui-même est traité.
La illustre schématiquement un mélange latéral vers l’avant dans un réseau neuronal mélangeur latéral profond (DLM, deep lateral mixer) mis en œuvre au moyen d’un réseau matriciel d’éléments de traitement PE selon un exemple de réalisation de la présente description.
Le réseau matriciel d’éléments de traitement présente des dimensions de quatre par quatre dans l’exemple de la et chaque élément de traitement met en œuvre quatre neurones.
Une couche d'entrée 400 du réseau neuronal DLM comprend des données d’entrée sous la forme d'une image dans l’exemple de la , bien que d’autres types de données d’entrée soient possibles dans des variantes de réalisation. En outre, dans l’exemple de la , la couche d’entrée 400 est une image carrée de 12 par 12 pixels, bien que dans des variantes de réalisation des images d’entrée présentant des dimensions différentes soient possibles. Les données d’entrée sont par exemple une image divisée en macropixels (MACROPIXELS), le nombre de macropixels étant égal au nombre de PE dans le réseau matriciel d’éléments PE de sorte que chaque élément PE traite les données de pixel et les vecteurs d’activation intermédiaires d’un macropixel.
Le réseau neuronal DLM selon l’exemple de la comprend trois couches cachées 401, 402, et 403 en plus de la couche d’entrée 100. Dans des variantes de réalisation, il serait possible d’avoir un nombre quelconque de couches cachées. Alors qu’à la chacune des couches 401, 402 et 403 est représentée par un réseau matriciel distinct d’éléments de traitement PE, ceci n’est fait qu’à titre illustratif pour représenter les étapes de mélange latéral, dans la mesure où en réalité ces couches sont toutes mises en œuvre au moyen d’un seul réseau matriciel d’éléments de traitement PE.
Une première couche 401 du réseau neuronal DLM est par exemple configurée pour réduire la taille du vecteur d’entrée associé à chaque élément PE à , qui est le nombre de neurones mis en œuvre par chaque élément PE dans le première couche cachée 401. L’étendue de la réduction est contrôlée par la forme de la matrice de pondération. Ainsi, chaque élément PE applique une matrice de pondération à un groupe rectangulaire de pixels d’entrée, où chaque matrice de pondération présente des dimensions , où est le nombre de pixels d’entrée traités par chaque élément de traitement PE, correspondant par exemple à un macropixel de l’image. Dans l’exemple de la figure 4, = 9, et k = 4, et chaque matrice de pondération présente ainsi des dimensions de 9x4. Chacune des matrices de pondération de la première couche 401 dans l’exemple de la réduit ainsi les 9 pixels d’entrée par PE en un vecteur caché de 4. Les poids de chaque matrice de pondération peuvent par exemple être appris.
Alternativement, plutôt que de réduire la taille de l’entrée de cette façon, on peut par exemple utiliser une opération de convolution pour réduire la taille, par exemple en choisissant un pas supérieur à 1. Ceci présente l’avantage de faire intervenir moins de poids. Par exemple, pour une entrée de 3x3 et une taille souhaitée de k1 = 4, un noyau de convolution de 2x2 est passé sans marge et un pas de 1 pour obtenir une carte de caractéristiques de 2x2, i.e. un vecteur de taille 4. Si l’entrée était très supérieure, une convolution avec un pas supérieur à 1 et/ou une série de convolutions pourraient être appliquée. Les poids du noyau utilisé pour la convolution peuvent par exemple être appris. En outre, l’opération de convolution eut être une opération de mélange latéral convolutif.
On notera que, à l’exemple de la , le mélange latéral n’est pas effectué entre la couche d’entrée 400 et la première couche 401. Ainsi, chaque matrice de pondération stockée par les éléments PE en association avec la couche 401 ne comprend pas, par exemple, de sous-matrices associée à un élément PE voisin quelconque. Ceci est dû au fait qu'une telle matrice de pondération qui effectue à la fois une réduction de taille et un mélange latéral présenterait des dimensions relativement grandes. Toutefois, il serait également possible d’effectuer un mélange latéral dans la première couche comme décrit en relation avec la si la mémoire de chaque élément PE est suffisante en taille, ou si un mélange latéral convolutif est effectué, comme mentionné ci-dessus.
La illustre schématiquement une matrice 500 de 3 par 3 d’éléments de traitement plus en détail selon un exemple de réalisation de la présente description. Le réseau matriciel 500 de neuf éléments de traitement seulement est représenté pour des raisons de facilité d’illustration, et dans une variante de réalisation, le réseau matriciel est plus grand, présentant par exemple des dimensions de I par J éléments de traitement, où I et J peuvent chacun s’élever à plusieurs centaines ou davantage. En outre, le réseau n’a pas besoin d’être carré, mais pourrait présenter des dimensions rectangulaires avec I non égal à J.
Chaque élément PE comprend par exemple une mémoire (Mem) 502 stockant des données. Dans certains modes de réalisation, la mémoire 502 est une mémoire volatile, telle qu’une SRAM (static random-access memory) ou un fichier de registre, par exemple formé de bascules. La mémoire 502 est par exemple divisée en sections de différentes tailles qui contiennent des variables de données, comme on le décrira plus en détail ci-dessous. Les données peuvent être écrites dans la mémoire 502 directement par un capteur le cas échéant (non illustré en ) et/ou par une mémoire sur puce qui est située à l’extérieur du réseau matriciel d’éléments PE, et/ou par les éléments PE voisins par l’intermédiaire des circuits d’interface 503, par exemple un ou plusieurs multiplexeurs, positionnés entre les éléments PE.
Chaque élément PE comprend également par exemple un processeur (ALU) 508, tel qu’une unité logique et arithmétique (ALU, arithmetic logic unit), configurée pour adresser des données dans la mémoire 502, pour effectuer des calculs sur les données tels que, par exemple, des opérations de multiplication, addition et décalage de bits et pour réécrire les résultats dans la mémoire 502 aux emplacements souhaités. La façon dont les données dans la mémoire 502 sont gérées et la séquence d’opérations effectuée par le processeur 508 sur ces données est définie, par exemple, par des instructions informatiques formant un code informatique, également appelé microcode, stocké dans une mémoire de code (Code) 504. Dans certains modes de réalisation, la mémoire de code 504 est mise en œuvre par un circuit mémoire distinct de celui mettant en œuvre la mémoire 502, bien qu’il soit également possible pour les mémoires 502 et 504 d’être mises en œuvre par un même circuit mémoire. Comme la mémoire 502, la mémoire 504 est par exemple mise en œuvre par une mémoire volatile. Pour maintenir l’empreinte spatiale de chaque élément PE relativement basse, la mémoire de code 504 est par exemple relativement contrainte en taille et ainsi limitée dans le nombre d’instructions qu’elle peut stocker. Par conséquent, dans certains modes de réalisation, plusieurs codes peuvent être chargés et exécutés séquentiellement pour réaliser l’opération souhaitée du réseau neuronal. Par exemple, le réseau matriciel d’éléments PE 500 est positionné de manière adjacente à un circuit mémoire plus grand et un contrôleur général (non illustré), qui permet à des données d’être écrites et lues dans les circuits de mémoire locaux 502 et les mémoires de code locales 504 de chaque élément PE. Il serait également possible, dans certains modes de réalisation, que la mémoire de code 504 soit mise en œuvre par une mémoire non volatile, telle qu’une mémoire Flash ou EEPROM (Electrically Erasable Programmable Read-Only Memory).
Dans certains modes de réalisation, le code exécuté par chaque élément PE est le même, de sorte que chaque élément PE du réseau matriciel d’éléments PE effectue les mêmes opérations de façon synchrone avec les autres.
Alors que la repose sur une mise en œuvre logicielle de chaque élément PE, une mise en œuvre matérielle serait également possible. Dans un tel cas, la mémoire de code 504 et le processeur 508 sont par exemple remplacés par un seul bloc de circuit dédié configuré pour répéter des opérations prédéfinies sur les données stockées par la mémoire 502, telles que des opérations de multiplication et accumulation qui peuvent être paramétrées.
Le circuit d'interface 503 du réseau matriciel d’éléments PE 500 permet par exemple le partage de données de la mémoire 502 de chaque élément PE avec les éléments PE voisins. Des exemples de la mise en œuvre de ces interfaces seront à présent décrits en référence aux figures 6 et 7.
La illustre schématiquement un module PE 600 comprenant un élément de traitement et/ou des multiplexeurs d’entrée/sortie MUX_IN, MUX_OUT, selon un exemple de réalisation. Ce module 600 est par exemple utilisé pour mettre en œuvre chaque élément PE et les multiplexeurs correspondants de la . A l’exemple du module 600 de la , le multiplexeur d’entrée MUX_IN présente huit entrées, l’une étant couplée à la mémoire 502 de chacun des huit éléments PE voisins, par exemple par l’intermédiaire du multiplexeur de sortie MUX_OUT de chaque module PE voisin. La sortie du multiplexeur d’entrée MUX_IN est couplée à l’élément PE, et en particulier à la mémoire 502 de l’élément PE. Le multiplexeur MUX_IN est commandé par un signal de sélection IN_SEL, produit par exemple par le processeur 508 de l’élément PE. Le multiplexeur de sortie MUX_OUT du module 600 présente par exemple une entrée couplée à l’élément PE, et en particulier à la mémoire 502 de l’élément PE, et huit sorties, l’une étant couplée à la mémoire 502 de chacun des huit éléments PE voisins, par exemple par l’intermédiaire du multiplexeur d’entrée MUX_IN de chaque module PE voisin. Le multiplexeur MUX_OUT est commandé par un signal de sélection OUT_SEL, produit par exemple par le processeur 508 de l’élément PE.
La illustre schématiquement un module PE 700 comprenant un élément de traitement et/ou des multiplexeurs d’entrée/sortie MUX_IN, MUX_OUT, selon un autre exemple de réalisation. Ce module 700 est par exemple utilisé pour mettre en œuvre chaque élément PE et les multiplexeurs correspondants de la . A l’exemple du module 700 de la , le multiplexeur d’entrée MUX_IN présente quatre entrées, l’une étant couplée à la mémoire 502 de chaque élément PE voisin qui est horizontalement ou verticalement adjacent dans le réseau, par exemple par l’intermédiaire du multiplexeur de sortie MUX_OUT de chaque module PE voisin correspondant. La sortie du multiplexeur d’entrée MUX_IN est couplée à l’élément PE, et en particulier à la mémoire 502 de l’élément PE. Le multiplexeur MUX_IN est commandé par un signal de sélection IN_SEL, produit par exemple par le processeur 508 de l’élément PE. Le multiplexeur de sortie MUX_OUT du module 600 présente par exemple une entrée couplée à l’élément PE, et en particulier à la mémoire 502 de l’élément PE, et quatre sorties, l’une étant couplée à la mémoire 502 de chacun des huit PE voisins, par exemple par l’intermédiaire du multiplexeur d’entrée MUX_IN de chaque module PE voisin. Le multiplexeur MUX_OUT est commandé par un signal de sélection OUT_SEL, produit par exemple par le processeur 508 de l’élément PE.