– Commutateur MEMS (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801) comprenant un substrat (102 ; 202 ; 302 ; 402 ; 502 ; 602 ; 702 ; 802) sur lequel sont formées : - une ligne d’entrée (103 ; 203 ; 303 ; 403 ; 503 ; 603 ; 703 ; 803) configurée pour recevoir une tension d’entrée, - une ligne de sortie (104 ; 204 ; 304 ; 404 ; 504 ; 604 ; 704 ; 804), - au moins une zone de contact, chaque zone de contact étant électriquement connectée à la ligne d’entrée (103 ; 203 ; 303 ; 403 ; 503 ; 603 ; 703 ; 803) ou à la ligne de sortie (104 ; 204 ; 304 ; 404 ; 504 ; 604 ; 704 ; 804), - une membrane conductrice (105 ; 205 ; 305 ; 405 ; 505 ; 605 ; 705 ; 805) suspendue parallèlement au substrat (102 ; 202 ; 302 ; 402 ; 502 ; 602 ; 702 ; 802) par au moins un ancrage (109 ; 209 ; 309 ; 409 ; 509 ; 609 ; 709 ; 809) et surplombant chaque zone de contact, la membrane (105 ; 205 ; 305 ; 405 ; 505 ; 605 ; 705 ; 805) étant constituée au moins en partie par un conducteur de membrane et étant configurée pour se déplacer entre deux positions : - une position ouverte du commutateur (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801), dans laquelle la ligne d’entrée (103 ; 203 ; 303 ; 403 ; 503 ; 603 ; 703 ; 803) est isolée électriquement de la ligne de sortie (104 ; 204 ; 304 ; 404 ; 504 ; 604 ; 704 ; 804), - une position fermée du commutateur (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801), dans laquelle la membrane créée une continuité électrique entre la ligne d’entrée (103 ; 203 ; 303 ; 403 ; 503 ; 603 ; 703 ; 803) et la ligne de sortie (104 ; 204 ; 304 ; 404 ; 504 ; 604 ; 704 ; 804) par contact du conducteur de membrane avec chaque zone de contact et, - une électrode d’activation (106 ; 206a, 206b ; 306 ; 406 ; 506 ; 606 ; 706 ; 806) située sous la membrane (105 ; 205 ; 305 ; 405 ; 505 ; 605 ; 705 ; 805) et permettant le mouvement de la membrane (105 ; 205 ; 305 ; 405 ; 505 ; 605 ; 705 ; 805) de la position ouverte à la position fermée du commutateur (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801), caractérisé par le fait qu’une couche diélectrique (108 ; 208 ; 308 ; 408 ; 508a, 508b, 508 ; 608 ; 708 ; 808) et une couche d’espacement (E ; E1, E2) sont formées entre la membrane (105 ; 205 ; 305 ; 405 ; 505 ; 605 ; 705 ; 805) et la surface supérieure du substrat (102 ; 202 ; 302 ; 402 ; 502 ; 602 ; 702 ; 802), un écran métallique (107 ; 207a, 207b ; 307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 707a, 707b ; 807a, 807b) étant formé à l’interface entre la couche diélectrique (108 ; 208 ; 308 ; 408 ; 508a, 508b, 508 ; 608 ; 708 ; 808) et la couche d’espacement (E ; E1, E2) et recouvrant tout ou partie de l’interface entre les deux couches, l’écran métallique (107 ; 207a, 207b ; 307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 707a, 707b ; 807a, 807b) étant relié, dans la position ouverte du commutateur (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801), - au potentiel électrique de l’électrode d’activation (106 ; 206a, 206b ; 306 ; 406 ; 506 ; 606 ; 706 ; 806) lorsque le diélectrique est entre le conducteur de membrane et l’écran métallique (107 ; 207a, 207b ; 307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 707a, 707b ; 807a, 807b), - et au potentiel électrique du conducteur de membrane lorsque le diélectrique est entre l’écran métallique (107 ; 207a, 207b ; 307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 707a, 707b ; 807a, 807b) et l’électrode d’activation (106 ; 206a, 206b ; 306 ; 406 ; 506 ; 606 ; 706 ; 806), de manière à annuler le champ électrique que provoque le signal d’entrée dans la couche d’espacement (E ; E1, E2) en regard de l’écran métallique (107 ; 207a, 207b ; 307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 707a, 707b ; 807a, 807b) lorsque le commutateur (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801) est en position ouverte. – Commutateur MEMS (101 ; 201 ; 701) selon la revendication 1, caractérisé par le fait que l’écran métallique (107 ; 207a, 207b, 707a, 707b) est disposé sur la surface inférieure de la membrane (105 ; 205 ; 705), et séparé du conducteur de membrane par le diélectrique (108 ; 208 ; 708) configuré pour supporter la différence de potentiel entre le conducteur de membrane et l’écran métallique (107 ; 207a, 207b, 707a, 707b). – Commutateur MEMS (101 ; 201 ; 701) selon la revendication 2, caractérisé par le fait que l’électrode d’activation (106 ; 206a, 206b, 706) est formée à la surface du substrat (102 ; 202 ; 702), dans la couche d’espacement (E ; E1, E2) pour une activation électrostatique de la membrane (105 ; 205 ; 705). – Commutateur MEMS (701) selon la revendication 2, caractérisé par le fait que le substrat (702) est de type silicium sur isolant, l’au moins un ancrage (709) de la membrane de contact (705) étant formé en surface du silicium sur isolant et isolé de la partie de la couche de silicium sur isolant par un diélectrique (714), la partie de la couche de silicium sur isolant située sous la membrane (705) constituant l’électrode d’activation (706) de la membrane (705). – Commutateur MEMS (701) selon la revendication 4, caractérisé par le fait qu’une cavité (712) est formée dans la couche isolante (711) du silicium sur isolant. – Commutateur MEMS (301 ; 401 ; 501 ; 601 ; 801) selon la revendication 1, caractérisé par le fait que le substrat (302 ; 402 ; 502 ; 602 ; 802) est de type silicium sur isolant avec une cavité (312 ; 412 ; 512 ; 612 ; 812) formée dans la couche isolante (311 ; 411 ; 511 ; 611 ; 811), le diélectrique (308 ; 408 ; 508 ; 608 ; 808) séparant l’écran métallique (307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 807a, 807b) du substrat (302 ; 402 ; 502 ; 602 ; 802), l’écran métallique (307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 807a, 807b) étant électriquement connecté avec le conducteur de membrane par l’intermédiaire de l’ancrage (309 ; 409 ; 509 ; 609 ; 809), la couche de silicium sous l’au moins un ancrage (309 ; 409 ; 509 ; 609 ; 809) fermant la cavité (312 ; 412 ; 512 ; 612 ; 812) constituant l’électrode d’activation (306 ; 406 ; 506 ; 606 ; 806) de la membrane (305 ; 405 ; 505 ; 605 ; 805), le diélectrique (308 ; 408 ; 508 ; 608 ; 808) étant configuré pour supporter la différence de potentiel entre l’électrode d’activation (306 ; 406 ; 506 ; 606 ; 806) et l’écran métallique (307 ; 407a, 407b ; 507a, 507b ; 607a, 607b ; 807a, 807b). – Commutateur MEMS (301 ; 401 ; 501 ; 601 ; 801) selon la revendication 1 à 6, caractérisé par le fait qu’une résistance de valeur R est disposée entre le conducteur de membrane et la zone de contact du substrat (302 ; 402 ; 502 ; 602 ; 802), R étant supérieure ou égale à 100 kOhms. – Commutateur MEMS (301 ; 401 ; 501 ; 601 ; 801) selon la revendication 7, caractérisé par le fait que les résistances sont formées par une couche mince résistive formée en surface du substrat (302 ; 402 ; 502 ; 602 ; 802) sous la membrane MEMS. – Matrice (1000) de commutateurs MEMS comprenant plusieurs commutateurs MEMS (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801) selon l’une des revendications 1 à 8 agencés en série et/ou parallèle. – Matrice (1100) de commutateurs MEMS comprenant plusieurs commutateurs MEMS (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801) selon l’une des revendications 1 à 7 agencés en série et/ou parallèle, caractérisée par le fait qu’une seule résistance R est disposée entre chaque rangée de commutateurs MEMS (101 ; 201 ; 301 ; 401 ; 501 ; 601 ; 701 ; 801) en parallèle.