INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Comme déjà indiqué, divers arrangements de la carte à puce CD1 peuvent être envisagés, notamment en ce qui concerne la configuration de forme, dimensions, position, etc. de la zone d’évidemment 14 et des fentes F1 et F2.
La illustre une autre carte à puce conforme à l’invention. Dans ce mode de réalisation, la deuxième fente F2 débouche sur un bord opposé au bord 8a dans lequel débouche la première fente F1.
Dans ce mode de réalisation de l’invention, la deuxième antenne ANT2 comporte une quatrième partie ANT2d autour de la zone d’évidement 14 et reliant les spires de la deuxième partie ANT2b à celle de la troisième partie ANT2c de la deuxième antenne ANT2. La quatrième partie d'antenne ANT2d est en superposition directe avec le conducteur de la couche métallique 8 et est également isolée électriquement de cette couche métallique comme les premières et deuxièmes parties d’antenne ANT2a, ANT2b.
Ces quatre parties d’antenne sont agencées de sorte à ce que le courant circule dans le même sens dans ces quatre parties.
Comme détaillé précédemment, le cercle CH R représente le contour délimitant la région/zone d'intensité maximale du champ magnétique du lecteur NFC, dans le plan de la carte, où le champ peut être considéré comme approximativement uniforme.
La illustre une situation dans laquelle la carte NFC est placée de manière décalée par rapport au centre du cercle CH R , de sorte que la zone d’évidement 14, les troisième et quatrième parties d’antenne ANT2c et ANT2d sont en dehors de cette région de champ magnétique maximal.
La fente F2 débouche sur un bord de la carte et se termine par une partie fermée dans une la deuxième région R2 de la couche métallique.
Cette fente F2 est ainsi agencée pour dévier les boucles dominantes du courant de Foucault vers la zone ZC d’exploitation des courants de Foucaud en vis-à-vis de laquelle s’étend au moins une spire de la deuxième antenne ANT2b.
En d’autres termes, des informations agnostiques des textes à indexer sont créées (étape 1080), les informations agnostiques comprenant des identificateurs des vecteurs représentatifs pour des groupes dans l’espace latent qui sont proches aux un vecteur latent des textes à indexer respectifs qui ont été transformé par le réseau de neurones type transformeur. Les informations agnostiques sont associées aux textes respectifs.
Dans un autre mode de réalisation, l’information agnostique est créé sous forme d’un texte agnostique contenant que les identificateurs des vecteurs représentatifs pour des groupes dans l’espace latent qui sont proches aux un vecteur latent des textes à indexer respectifs qui ont été transformé par le réseau de neurones type transformeur. Alternativement les informations agnostiques pour chaque texte à indexer est une liste des identificateurs. Aussi autres formes des informations agnostiques sont possibles par exemple sous forme d’une ou plusieurs entrées dans une base de données.
Par exemple, en prenant les textes à indexer présentés ci-dessus, le premier texte agnostique est « 1 2 », le deuxième texte agnostique est « 2, 3 » et le troisième texte agnostique est « 1, 4 ».
A l’étape 1090 un algorithme d’indexation est appliqué aux informations agnostiques, notamment aux textes agnostiques. Par exemple, un moteur d’indexation classique peut être utilisé . Par exemple, une statistique est créée. L’index crée par l’algorithme d’indexation permet de chercher un texte à l’aide de l’index. Par exemple l’index comprend association entre des identificateurs et les textes à indexer.
montre schématiquement un organigramme d’un procédé de recherche. Le procédé est par exemple exécuté sur au moins dispositif de traitement de données, par exemple un ou plusieurs serveurs. Le dispositif de traitement de données peut être le même dispositif de traitement de données que pour le procédé d’apprentissage et/ou pour le procédé d’indexation ou un dispositif de traitement de données différent.
Lors de l’étape 2000 un terme de recherche est obtenu. Dans un mode de réalisation, un utilisateur peut avoir saisi un terme de recherche dans un formulaire de recherche. Par exemple l’utilisateur saisi le terme de recherche dans un appareil ou ordinateur à distance du dispositif de traitement de données. Dans un exemple concrète, l’utilisateur saisi le mot français « chatte » en tant que terme de recherche dans le formulaire de recherche. Le terme de recherche saisi dans l’appareil ou ordinateur est transmis par un réseau informatique, par exemple l’internet, au dispositif de traitement de données.
Dans l’étape 2010, par exemple par le dispositif de traitement de données, au moins un mot du terme de recherche est transformé dans au moins un vecteur de l’espace latent en utilisant le réseau de neurones du type transformeur qui a été entrainé selon le procédé d’apprentissage décrit ci-dessus. Par exemple, un vecteur dans l’espace latent est obtenu représentant le mot « chatte ». Dans un mode de réalisation, par exemple lorsque le terme de recherche contient plusieurs mots, plusieurs vecteurs sont obtenus représentant le terme de recherche.
Dans une étape optionnelle, une réduction de nombre des dimensions est effectuée, par exemple en utilisant la transformation utilisée lors du procédé d’apprentissage, par exemple lors de l’étape 1020.
Dans l’étape 2020, par exemple par le dispositif de traitement de données, pour chaque vecteur dans l’espace latent du terme de recherche, l’identificateur étant associé au vecteur représentatif pour un groupe le plus proche, parmi la pluralité des vecteurs représentatifs disponibles, est déterminé. Par exemple, le centroïde le plus proche est déterminé.
Dans ce cas d’exemple, c’est le représentant du groupe 12 qui est sélectionné et l’identificateur correspondant « 2 » est obtenu. Dans un autre mode de réalisation, les deux, trois, quatre ou cinq identificateurs des groupes les plus proches au vecteur dans l’espace latent du terme de recherche sont déterminés. En d’autres mots, le terme de recherche est transformé en un terme de recherche agnostique.
Ensuite, à l’étape suivante 2030, par exemple par le dispositif de traitement de données, le ou les identificateurs obtenu(s) est/sont recherché(s) dans l’index créé lors de l’étape 1080. Ensuite, le ou les textes à indexer sont déterminés ayant le ou les mêmes identificateurs. Or, on trouve, dans l’exemple ci-dessus, les le premier et le deuxième texte.
Dans la suite, au moins un lien vers le premier texte et le deuxième texte est envoyé, par exemple par le dispositif de traitement de données, à l’appareil ou ordinateur de l’utilisateur.
L’invention peut être mise en œuvre dans des systèmes d’information gérant plusieurs langues et qui nécessitent des opérations de recherche d’information multilingue
montre un dispositif de traitement de données 100 avec lequel au moins une partie des étapes des procédés selon l’invention peuvent être exécutés. Les étapes peuvent être exécuté sur un seul dispositif de traitement de données 100 ou sur plusieurs dispositifs de traitement de données 100.
Le dispositif de traitement de données 100 est par exemple un système informatique composé d’un ou plusieurs dispositifs électroniques programmables, i.e. des ordinateurs. Pour simplifier l’explication, on considère que le dispositif de calcul 100 est un ordinateur comportant un processeur 102 et une unité de mémoire électronique 104, adaptés à communiquer via un bus de communication 106. Ce dispositif de traitement de données 100 est configuré pour mettre en œuvre l’invention.
Le processeur 102 du dispositif de traitement de données 100 est configuré pour mettre en œuvre un module 108 d’obtention de données initiales, par exemple les textes d’apprentissage, les textes à indexer et/ou le terme de recherche, un module 110 de calcul des transformés dans l’espace latente, par exemple pour mettre en œuvre les étapes 1010, 1060 et/ou 2010, un module 112 pour déterminer les identificateurs, par exemple pour mettre en œuvre les étapes 1030, 1070, 1080 et 2020, un module 114 pour l’indexation des informations agnostiques selon l’étape 1090 et un module 116 pour mettre en œuvre l’étape 2030.
Par concision, on entend indistinctement « batterie » et « cellule ». De même, on utilise indistinctement le signe « . » et le signe « , » pour les valeurs décimales.
Certaines des batteries Li-ion ci-dessus présentent un aspect semblable : forme similaire voire identique, volume similaire voire identique.
Ainsi, typiquement lorsqu’elles sont usagées ou en fin de vie, il peut être très difficile de distinguer les différentes batteries, notamment à tension haute / à tension moyenne, particulièrement pour les batteries LFP et NMC/NCA/LMO ; en particulier en l’absence d’étiquette sur celles-ci, ce qui peut arriver avec des batteries usagées, et qui peut de fait poser des problèmes de recyclage ou de réutilisation.
En outre, la seule mesure de la tension aux bornes d’une batterie peut être insuffisante pour déterminer la chimie de celle-ci, en particulier si la batterie est déchargée, c’est-à-dire présente un faible état de charge, SOC par anglicisme de State Of Charge .
Typiquement, si une batterie présente une tension supérieure ou égale à 3.6V, il est très probable que la chimie de celle-ci est du NMC, NCA ou LMO. En revanche, quand une batterie présente une tension inférieure à 3.6V, il est possible que la chimie de celle-ci soit du LFP, NMC, NCA, LMO…
Des mesures de spectres d’impédance réelle et imaginaire pour différents états de charge ne permettent pas non plus de discriminer les technologies.
Dans ce contexte, la présente invention concerne selon un premier de ses objets un procédé de détermination du type électrochimique d’une cellule de batterie Li-ion dont le type électrochimique est inconnu, en vue d’attribuer un groupe prédéterminé à la cellule, chaque groupe correspondant à un type électrochimique de cellules donné et une destination possible des cellules dudit groupe en vue de leur recyclage ou de leur réutilisation, le procédé comprenant une étape consistant à :
- mesurer la valeur de la tension aux bornes de la cellule.
o si la valeur de la tension de la tension mesurée est comprise entre une première valeur prédéterminée et une deuxième valeur prédéterminée,
o alors le procédé comprend en outre des étapes consistant à :
- injecter dans la cellule un courant prédéterminé, entre une valeur basse prédéterminée de tension et une valeur haute prédéterminée de tension,
- déterminer la valeur de l’acceptance de charge de la cellule entre la valeur basse prédéterminée de tension et la valeur haute prédéterminée de tension,
- comparer la valeur de l’acceptance de charge déterminée à une valeur d’acceptance de charge prédéterminée et,
o si la valeur de l’acceptance de charge déterminée est supérieure à la valeur d’acceptance de charge prédéterminée, alors déclarer la cellule comme étant d’un quatrième groupe prédéterminé (G4), de type NMC, NCA ou LMO , apte à une réutilisation,
o si la valeur de l’acceptance de charge déterminée est inférieure à la valeur d’acceptance de charge prédéterminée, alors déclarer la cellule comme étant d’un cinquième groupe prédéterminé (G5), de type LFP, apte à être réutilisée.
La représente partiellement et schématiquement un mode de réalisation d'un détecteur de puissance 10 configuré pour déterminer la puissance rms d'un signal V RF , par exemple une tension alternative radiofréquence. Le détecteur de puissance 10 est relié entre une source d'un potentiel de référence haut Vdd et une source d'un potentiel de référence bas Gnd, par exemple la masse considérée comme étant égale à 0 V.
Le détecteur de puissance 10 comprend : - une entrée IN recevant la tension V RF ; - une sortie OUT fournissant une tension binaire V OUT ; - un transistor MOS M0, par exemple un transistor MOS à canal N, la source du transistor MOS M0 étant reliée, de préférence connectée, à la source du potentiel de référence bas Gnd, le drain du transistor M0 étant relié, de préférence connecté, à un nœud D ; - un convertisseur numérique vers analogique à sortie en courant C-DAC commandé par un signal de commande numérique S et relié, de préférence connecté, entre le nœud D et la source de potentiel de référence haut Vdd ; - une résistance R reliée, de préférence connectée, entre la grille du transistor M0 et une source d'une tension de polarisation V bias ; - un premier condensateur C RF relié, de préférence connecté, entre l'entrée IN et la grille du transistor M0 ; - un deuxième condensateur C filt relié, de préférence connecté, entre le nœud D et la source de potentiel de référence bas Gnd ; et - un inverseur INV, l'entrée de l'inverseur INV étant reliée, de préférence connectée, au nœud D, et la sortie de l'inverseur INV étant reliée, de préférence connectée, à la sortie OUT.
Le détecteur de puissance 10 est commandé par un circuit électronique de commande P, par exemple un microcontrôleur, recevant une tension binaire V OUT et fournissant un signal de commande S.
Le fonctionnement du détecteur 10 est décrit ci-après. Le convertisseur C-DAC fournit un courant i DAC au niveau du nœud D qui dépend du signal de commande S. Le signal de commande S est un signal numérique ayant N+1 bits S 0 à S N , N étant un entier par exemple supérieur ou égal à 3. Le bit S 0 est par exemple le bit le moins significatif du signal de commande S. Le courant au niveau du drain du transistor M0 est appelé i OUT et la tension grille-source du transistor M0 est appelée V gs . La première dérivée du courant i OUT par rapport à la tension V gs est appelée gm et la deuxième dérivée du courant i OUT par rapport à la tension V gs est appelée gm'. Lorsque la tension V RF est égale à 0 V, le courant i OUT est égal à un courant constant i bias . La tension aux bornes du condensateur C filt est appelée V filt .
Sans prendre en compte l'action de filtrage du condensateur C filt , le courant i OUT est donné par la relation suivante, en négligeant les termes supérieurs aux termes du deuxième ordre : [Math 3]
Lorsque la tension V RF est une tension sinusoïdale ayant une pulsation ω et une amplitude maximale V RF , la tension d'entrée V RF est donnée par la relation :
La relation Math 3 devient alors :
Le courant i OUT est moyenné par l'action de filtrage du condensateur C filt , de sorte que le courant réel i OUT soit donné par la relation suivante : [Math 6]
Dans la relation Math 6 du courant i OUT , le deuxième terme est proportionnel à la puissance rms de la tension V RF . Le détecteur 10 détecte l'amplitude continue du produit de distorsion du deuxième ordre généré par les caractéristiques non linéaires du transistor MOS M0 en comparant le courant i OUT avec le courant i DAC généré par le convertisseur C-DAC et en détectant le moment où le courant i DAC est égal au courant i OUT .
Selon un mode de réalisation, le convertisseur C-DAC est commandé de sorte que le courant i DAC soit accru à partir de 0 A. Par conséquent, initialement le courant i DAC est inférieur au courant maximal i OUT qui peut être conduit par le transistor M0. La tension V filt est par conséquent sensiblement à la tension de référence basse Gnd. La tension V OUT est à la valeur logique "1". La commande S est modifiée pour augmenter le courant i DAC . Dès que le courant i DAC devient supérieur au courant maximal i OUT qui peut être conduit par le transistor M0, la tension V filt est pilotée par le transistor M0 et augmente pour être sensiblement égale à la tension de référence haute Vdd moins la tension aux bornes du convertisseur C-DAC et est supérieure au seuil de l'inverseur INV. La tension V filt diminue par conséquent instantanément au-dessus du seuil de l'inverseur INV de sorte que la tension V OUT soit à une valeur logique basse "0". Par conséquent, la tension V OUT bascule d'une valeur logique haute "1" à une valeur logique basse "0" lorsque le courant i DAC est égal au courant i OUT . Le basculement de la tension V OUT est détecté par le circuit de commande P et la valeur S tog du signal de commande S pour laquelle la tension V OUT bascule d'une valeur logique haute "1" à une valeur logique basse "0" est stockée.
Comme le courant i bias est connu, le deuxième terme de la relation Math 6 peut être déterminé.
Le détecteur 10 compare dans une seule branche le courant de drain i OUT du transistor M0 à un courant étalonné i DAC à l'aide de la tension V filt au niveau du nœud D qui est un nœud rail à rail à gain élevé, de sorte que la comparaison puisse être effectuée par un inverseur INV simple.
Le transistor M0 peut être commandé dans la région active, la région triode ou la région à faible inversion. Dans la région active et la région triode, la relation i ds /V gs est quadratique. Dans la région à faible inversion, la relation i ds /V gs est exponentielle. Dans la région active, la région triode ou la région à faible inversion, le courant i OUT comporte un terme linéairement proportionnel à la puissance d'entrée rms RF, de sorte que le procédé de détection décrit précédemment puisse être mis en œuvre.
En raison du désaccord des composants du détecteur 10, il peut y avoir un terme continu supplémentaire i off qui apparaît dans la relation Math 6 du courant i OUT , qui devient comme suit : [Math 7]
La est un schéma-blocs représentant un mode de réalisation d'un procédé d'étalonnage du détecteur 10 pour prendre en compte le terme supplémentaire i off .
A une étape 20, la tension V RF est fixée à 0 V.
A une étape 22, le convertisseur C-DAC est commandé de sorte que le courant i DAC soit égal à 0 A.
A une étape 24, la tension V OUT est observée. Dans le cas où la tension V OUT est égale à la valeur logique haute "1" (Y), le procédé se poursuit par une étape 26. Dans le cas où la tension V OUT est égale à la valeur logique basse "0" (N), le procédé se poursuit par une étape 28.
A l'étape 26, le signal de commande S est augmentée, par exemple, de un bit. Cela conduit à une augmentation du courant i DAC . Le procédé revient à l'étape 24 dans laquelle la tension V OUT est observée.
A l'étape 28, le basculement de la tension V OUT est détecté par le circuit de commande P et la valeur S off de la valeur de commande S est stockée. Dès que la tension V OUT vient de commuter de la valeur logique haute "1" à la valeur logique basse "0", le courant i DAC correspondant à la valeur de commande stockée S off est égal à la somme de i bias et de i off .
Selon un autre mode de réalisation, la détermination de la valeur S off du signal de commande S peut être effectuée par un algorithme de dichotomie.
Lorsque la valeur S tog du signal de commande S pour laquelle la tension V OUT bascule d'une valeur logique haute "1" à une valeur logique basse "0" est détectée, la différence entre les valeurs S tog et S off peut être déterminée.
Le procédé de détermination de la valeur de commande S off peut être mis en œuvre au démarrage du dispositif électronique comprenant le détecteur 10. Les valeurs S off et S tog du signal de commande S peuvent être utilisées pour déterminer le deuxième terme de la relation Math 6 qui est proportionnelle à la puissance rms de la tension V RF .
Le procédé de détermination de la valeur de commande S off décrit précédemment ne requiert avantageusement pas de mettre en œuvre de matériel analogique supplémentaire. En outre, il ne requiert avantageusement pas la tension V RF .
La représente un mode de réalisation d'un convertisseur numérique vers analogique à sortie en courant C-DAC.
Le convertisseur numérique vers analogique à sortie en courant C-DAC comprend : - une source de courant CS fournissant un courant constant I ref et ayant une première borne reliée, de préférence connectée, à la source du potentiel de référence bas Gnd ; - un transistor MOS M1, par exemple un transistor MOS à canal P, la source du transistor M1 étant reliée, de préférence connectée, à la source du potentiel de référence haut Vdd, le drain du transistor M1 étant relié, de préférence connecté, à une deuxième borne de la source de courant CS, et la grille du transistor M1 étant reliée, de préférence connectée, à la deuxième borne de la source de courant CS ; - N+1 transistors MOS MC i , i étant un entier variant de 0 à N, chaque transistor MC i étant par exemple un transistor MOS à canal P, la source du transistor MC i étant reliée, de préférence connectée, à la source du potentiel de référence haut Vdd, et la grille du transistor MC i étant reliée, de préférence connectée, à la grille du transistor M1 ; et - N+1 commutateurs commandables SW i , i étant un entier variant de 0 à N, chaque commutateur SW i ayant une première borne reliée, de préférence connectée, au drain du transistor MC i et une deuxième borne reliée, de préférence connectée, au nœud D, chaque commutateur SW i étant commandé par un bit S i du signal de commande S.
Chaque transistor MC i a un coefficient de taille par rapport au transistor M1 égal à 2 i . Cela signifie que le transistor MC 0 a la même taille que le transistor M1 et que le transistor MC N est 2 N fois plus grand que le transistor M1. Chaque transistor MC i constitue un miroir de courant avec le transistor M1 et reproduit le courant I ref multiplié par un coefficient égal à 2 i .
Dans un mode de réalisation, le commutateur SW i est fermé lorsque le bit S i est à une valeur logique haute "1" et est ouvert lorsque le bit S i est à une valeur logique basse "0". Par exemple, le commutateur SW i est un transistor MOS, par exemple un transistor MOS à canal N, le drain du transistor étant relié, de préférence connecté, au drain du transistor MC i , la source du transistor étant reliée, de préférence connectée, au nœud D, et la grille du transistor recevant le bit S i .
La représente partiellement et schématiquement un autre mode de réalisation d'un détecteur de puissance 30. Le détecteur de puissance 30 représenté en comprend tous les éléments du détecteur de puissance 10 représenté en si ce n'est que le transistor M0 est remplacé par un transconducteur T qui reçoit la tension d'entrée V RF , et éventuellement la tension de polarisation V bias , et qui fournit le courant i OUT . Le transconducteur a une relation non linéaire entre le courant i OUT et la tension d'entrée V RF . Par exemple, le transconducteur T comprend un transistor à jonction bipolaire.
La représente partiellement et schématiquement un autre mode de réalisation d'un détecteur de puissance 40. Le détecteur de puissance 40 représenté en comprend tous les éléments du détecteur de puissance 10 avec le convertisseur C-DAC qui a la structure représentée en . Le détecteur de puissance 40 comprend en outre : - un transistor MOS M2, par exemple un transistor MOS à canal P, la source du transistor M2 étant reliée, de préférence connectée, à la source du potentiel de référence haut Vdd, et la grille du transistor M2 étant reliée, de préférence connectée, à la grille du transistor M1 ; et - un transistor MOS M3, par exemple un transistor MOS à canal N, la source du transistor M3 étant reliée, de préférence connectée, à la source du potentiel de référence bas Gnd, la grille du transistor M3 étant reliée, de préférence connectée, à la résistance R et le drain du transistor M3 étant relié, de préférence connecté, au drain du transistor M2 et à la grille du transistor M3.
Dans le mode de réalisation représenté en , la même source de courant CS est utilisée pour polariser le convertisseur C-DAC et pour polariser le transistor M0. Cela permet avantageusement de suivre les variations de dérives qui dépendent de la température.
Une application d'un détecteur de puissance concerne un récepteur radiofréquence ou un émetteur radiofréquence.
Ainsi, au moins une spire de l’antenne ANT2b est en mesure de capter un courant image induit par un courant circulant dans une boucle principale d’un courant de Foucault généré par un champ magnétique incident dans les conditions opérationnelles de la carte à puce, lorsque cette boucle se situe dans la deuxième région R2.
Dans le mode de réalisation de la , la troisième partie d’antenne ANT2c termine la deuxième antenne ANT2. C'est la partie de l'antenne ANT2 qui ne se superpose pas avec la couche métallique 8 mais qui se superpose avec au moins une partie de la zone d’évidement 14.