INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Par « spécificité des données d’interaction », on fait référence ici notamment à leurs contenus en termes de dates et de localisations. Ce contenu est en effet représentatif d’une trajectoire « physique » suivie par le dispositif de communication dans le temps et dans l’espace pour effectuer la collecte des données d’information. C’est donc cette trajectoire physique qui forme la brique à partir de laquelle il devient possible de déterminer une preuve de travail, le travail étant ici une fonction de la distance parcourue et du temps consacré à la collecte des données d’information.
Le procédé qui vient d’être décrit permet donc d’obtenir des mesures de la performance du dispositif 16 de TFAC de bonne qualité et ce pour toutes les environnements dans lesquels le capteur est amené à intervenir.
La mesure de cette performance peut avantageusement être utilisée dans le cadre d’un procédé d’observation d’un environnement qui comporte alors une étape de réception d’ondes provenant de l’environnement, et une étape d’analyse des ondes reçues par le dispositif 16 de TFAC pour déterminer si les ondes comportent uniquement du bruit, l’analyse étant basée sur les seuils de détection.
Dans l’exemple décrit, grâce à la mesure effectuée de la performance, le procédé d’observation comporte une étape de mise en œuvre d’une action en fonction de la performance déterminée.
Selon un premier exemple, l’action est l’émission d’une alarme.
Typiquement, lorsque la performance est mauvaise, une alarme est émise pour indiquer que les opérations effectuées par le dispositif 16 de TFAC sont peu fiables.
L’alarme est, par exemple, une alarme sonore ou visuelle émise par une unité d’alarme que le calculateur 18 est propre à déclencher.
Selon un deuxième exemple, l’action est une demande de réitération de l’étape d’analyse avec des seuils différents.
Selon encore un autre exemple, l’action consiste à utiliser un autre dispositif 16 de TFAC du capteur 14 lorsqu’un tel dispositif 16 est présent dans le système de détection 12.
La détermination de la performance sert ici à sélectionner le dispositif 16 de TFAC le plus performant.
Le procédé de mesure qui vient d’être décrit est donc un procédé permettant de caractériser un dispositif 16 de TFAC avec précision.
D’autres modes de réalisation du procédé peuvent être considérés tout en permettant de conserver cette précision.
Procédé de détermination de seuils de détection d’un dispositif de taux de fausse alarme constant d’un capteur, dispositifs et procédé associés La présente invention concerne un procédé de détermination de seuils de détection d’un dispositif de taux de fausse alarme constant d’un capteur. La présente invention se rapporte également à un procédé d’observation mettant en œuvre les étapes du procédé de détermination. L’invention se rapporte enfin à des dispositifs, à savoir un calculateur, un système de détection et un véhicule.
Sauf précision contraire, les expressions « environ », « approximativement », « sensiblement », et « de l’ordre de » signifient à 11 % près, de préférence à 5 % près.
Les , , et sont des vues en coupe, schématiques et partielles, illustrant des étapes successives d’un exemple d’un procédé de fabrication d’un dispositif électronique à base d’un matériau semiconducteur selon un mode de réalisation.
À titre d’exemple, les étapes décrites ci-dessous en relation avec les figures 1A à 1D font partie d’un procédé de réalisation d’un filtre radiofréquence de type SAW (de l’anglais « Surface Acoustic Wave » - onde acoustique de surface) ou BAW (de l’anglais « Bulk Acoustic Wave » - onde acoustique de volume), d’un transistor de puissance HEMT (de l’anglais « High Electron Mobility Transistor » - transistor à haute mobilité électronique), d’un dispositif de type laser ou LED (de l’anglais « Light-Emitting Diode » - diode électroluminescente), d’un capteur de type oscillateur poutre, d’un capteur thermique, etc. ou, plus généralement, de tout type de procédé de fabrication d’un dispositif électronique comprenant au moins une région en un matériau semiconducteur inorganique, par exemple un matériau semiconducteur III-N. À titre de variante, les étapes ci-dessous peuvent s’appliquer à la formation d’une couche de revêtement, par exemple une couche tribologique, par exemple à base de nitrure d’aluminium.
La illustre plus particulièrement une structure obtenue à l’issue d’une étape de formation, sur une face d’un substrat de support 11 (la face supérieure du substrat de support 11, dans l’orientation de la ), d’une couche 13 en un dichalcogénure de métal de transition (« Transition Metal Dichalcogenide » - TMD, en anglais).
Le substrat de support 11 peut être en un matériau quelconque, par exemple le silicium, le saphir, le carbure de silicium, le nitrure de silicium, l’alumine, le nitrure d’aluminium, le verre borosilicate, etc. Le substrat de support 11 est par exemple une plaquette en silicium monocristallin présentant un diamètre compris entre 50 et 300 mm, par exemple égal à environ 200 mm, dont la face supérieure est orientée (100). À titre de variante, le substrat de support 11 est de type SOI (de l’anglais « Silicon On Insulator » - silicium sur isolant) et comprend une couche en silicium revêtue d’une couche en dioxyde de silicium elle-même revêtue d’une autre couche en silicium. Par ailleurs, le substrat de support 11 peut comprendre des éléments actifs non représentés en , tels que des transistors, ou présenter une structure réfléchissante, par exemple de type miroir de Bragg.
Selon l’application visée, le substrat de support 11 peut être non intentionnellement dopé ou peut, à titre de variante, présenter un niveau de dopage lui conférant par exemple des propriétés thermiques et/ou électriques spécifiques.
Par ailleurs, bien que la illustre un exemple dans lequel le substrat de support 11 présente des faces inférieure et supérieure sensiblement planes et parallèles entre elles, cet exemple n’est pas limitatif, les faces inférieure et supérieure du substrat 11 pouvant, à titre de variante, présenter chacune une forme quelconque. À titre d’exemple, la face supérieure du substrat de support 11 peut être non plane, et peut par exemple présenter un relief adapté à la réalisation ultérieure de diodes électroluminescentes verticales, par exemple une forme « en escalier » comprenant des aspérités et des parties en saillie.
Dans l’exemple illustré en , la couche 13 en dichalcogénure de métal de transition présente une structure lamellaire ou stratifiée comprenant, depuis la face supérieure du substrat de support 11, un empilement vertical de plusieurs feuillets 15 sensiblement parallèles à la face supérieure du substrat de support 11 et liés entre eux par des liaisons de van der Waals. Chacun des feuillets 15, également appelés couches bidimensionnelles, couches 2D ou monocouches, présente par exemple un arrangement hexagonal des atomes du métal de transition auxquels sont liés, par des liaisons covalentes, les atomes de chalcogène. Dans l’orientation de la , le feuillet 15 inférieur de l’empilement, c’est-à-dire le feuillet 15 le plus proche du substrat de support 11, est par exemple en outre lié à la face supérieure du substrat de support 11 par des liaisons de van der Waals et/ou par des liaisons covalentes. Bien que quatre feuillets 15 aient été symbolisés en , cet exemple n’est pas limitatif et la couche 13 peut comporter un nombre quelconque de feuillets 15, par exemple compris entre un et cinquante.
Le dichalcogénure de métal de transition présente une formule chimique de type MX 2 , où M représente le métal de transition et X l’élément chalcogène. Le métal de transition M est par exemple choisi parmi le molybdène, le tungstène, le vanadium, le niobium, le tantale, le titane, le zirconium, le hafnium et les alliages de ces métaux. L’élément chalcogène X est par exemple choisi parmi le soufre, le sélénium et le tellure. À titre d’exemple, le dichalcogénure de métal de transition est un disulfure de métal de transition présentant une formule chimique de type MS 2 , par exemple le disulfure de molybdène (MoS 2 ), le disulfure de tungstène (WS 2 ) ou le disulfure de vanadium (VS 2 ).
La couche 13 en dichalcogénure de métal de transition est par exemple formée par dépôt, par exemple par ALD (de l’anglais « Atomic Layer Deposition » - dépôt de couches atomiques), par exemple selon le procédé décrit dans le brevet français n o 3016889, ou par CVD (de l’anglais « Chemical Vapor Deposition » - dépôt chimique en phase vapeur) du côté de la face supérieure du substrat de support 11. À titre de variante, la couche 13 en dichalcogénure de métal de transition peut d’abord être formée sur une face d’un substrat de report, ou poignée, puis reportée sur la face supérieure du substrat de support 11.
À titre d’exemple, une couche amorphe en disulfure de molybdène revêtant la face supérieure du substrat de support 11 est d’abord formée par ALD à une température égale à environ 90 °C. Cette couche amorphe est par exemple ensuite sulfurée, par exemple par exposition à de l’éthanedithiol (EDT) à une température égale à environ 450 °C, de sorte à modifier, ou corriger, sa stœchiométrie. Enfin, un recuit de cristallisation sous diazote, par exemple à un débit de l’ordre de 2 L.min -1 , sous pression atmosphérique, à une température égale à environ 900 °C et pendant une durée de l’ordre de 30 s, est mis en œuvre de sorte à former les feuillets 15 de la couche 13. Dans le cas où le substrat de support 11 est en silicium, le substrat 11 peut, préalablement à la formation de la couche 13 en dichalcogénure de métal de transition, être oxydé depuis sa face supérieure jusqu’à une profondeur par exemple de l’ordre de 500 nm.
La illustre plus particulièrement une structure obtenue à l’issue d’une étape ultérieure de formation d’une couche 17 en un matériau semiconducteur III-N sur la structure obtenue à l’issue des étapes précédemment décrites en relation avec la .
Dans l’exemple représenté, la couche 17 en matériau semiconducteur III-N revêt la face de la couche 13 en dichalcogénure de métal de transition opposée au substrat de support 11 (la face supérieure de la couche 13, dans l’orientation de la ). À titre d’exemple, la couche 17 présente une épaisseur comprise entre 0,15 et 50 nm, de préférence comprise entre 1 et 6 nm, par exemple égale à environ 5 nm. Le matériau de la couche 17 est un nitrure d’au moins un élément du treizième groupe du tableau périodique des éléments, également appelé groupe IIIB dans le système IUPAC et groupe IIIA dans le système CAS, par exemple l’aluminium, le gallium ou l’indium. Le matériau de la couche 17 est par exemple un composé III-N binaire, par exemple le nitrure d’aluminium ou le nitrure de gallium, ou un composé ternaire, par exemple le nitrure d’indium-gallium, ou encore un alliage à base de nitrure d’aluminium, par exemple un composé présentant une formule chimique de type Al (1-α) X α N, où X est un élément quelconque du tableau périodique, par exemple le scandium, l’yttrium, le lanthane, le magnésium, le titane, le vanadium, le chrome ou le molybdène, et où α varie entre 0 et 0,5, de préférence entre 0,03 et 0,2. À titre de variante, le matériau de la couche 17 est un composé quaternaire, par exemple le nitrure d’indium-aluminium-gallium (InGaN:Al).
Par ailleurs, dans le cas où la couche 17 est en un matériau semiconducteur III-N ternaire ou quaternaire, la couche 17 peut présenter, depuis la face supérieure de la couche lamellaire 13, un gradient de concentration en au moins l’un des éléments du composé, par exemple l’un des éléments du treizième groupe. À titre d’exemple, la couche 17 peut être en AlGaN et présenter une teneur en gallium croissante à mesure que l’on s’éloigne de la couche 13.
Dans le cas où la couche 17 est en nitrure d’aluminium, le matériau de la couche 17 est par exemple cristallisé en structure wurtzite à maille hexagonale, les hexagones étant orientés (002) le long d’une direction orthogonale à la face supérieure du substrat de support 11.
Des étapes ultérieures du procédé de fabrication du dispositif électronique peuvent ensuite être mises en œuvre à partir de la structure de la , le substrat de support 11 étant destiné à être conservé à l’issue de ces étapes. À titre d’exemple, des étapes de photolithographie puis gravure et/ou de dépôt peuvent être mises en œuvre à partir de la structure illustrée en .
Un avantage du procédé décrit ci-dessus en relation avec les figures 1A à 1D réside dans le fait que la structure de la couche 13 en dichalcogénure de métal de transition permet d’absorber des contraintes induites par un désaccord de paramètre de maille entre le matériau de la couche 15 et celui de la couche 13. Le fait de prévoir la couche 13 permet en outre de former la couche 17, et éventuellement la couche 19, sur n’importe quel type de substrat de support 11. Cela présente notamment l’avantage de permettre de s’affranchir de l’utilisation d’un substrat en silicium monocristallin. Il en résulte une diminution de coût du dispositif électronique obtenu selon ce procédé.
Un autre avantage du procédé décrit ci-dessus en relation avec les figures 1A à 1D réside dans le fait que la structure lamellaire de la couche 13 en dichalcogénure permet d’améliorer la texturation cristalline des couches 17 et 19, notamment l’orientation préférentielle [002] de la maille hexagonale des III-N perpendiculaire à la surface de croissance. Le fait de prévoir la couche 13 permet de former les couches 17 et 19 texturées, sur n’importe quel type de substrat de support 11. Cela présente notamment l’avantage de permettre de s’affranchir de l’utilisation d’une relation d’épitaxie entre un substrat monocristallin et un III-N. Il en résulte une diminution de coût du dispositif électronique obtenu selon ce procédé.
Un autre avantage du procédé décrit ci-dessus en relation avec les figures 1A à 1D tient au fait que l’étape de traitement thermique permet d’éviter l’apparition d’un phénomène de délamination entre la couche 13 et le substrat de support 11, ou entre les feuillets 15 de la couche 13, lors de la formation de la couche 19. Il en résulte une amélioration de la résistance mécanique du dispositif obtenu selon ce procédé.
Bien que l’on ait décrit ci-dessus un mode de réalisation dans lequel la couche 13 est en dichalcogénure de métal de transition, cet exemple n’est pas limitatif et la couche 13 peut, à titre de variante, être en tout type de matériau chalcogénure ou dichalcogénure lamellaire. À titre d’exemple, la couche 13 peut être en un chalcogénure ou monochalcogénure lamellaire, par exemple en chalcogénure de métal de transition présentant une formule chimique de type MX (M représentant le métal de transition et X l’élément chalcogène) ou en chalcogénure de métal pauvre, par exemple le sulfure de zinc, le sulfure d’étain ou le disulfure d’étain.
Procédé amélioré de réalisation de source et drain de transistors dopés DOMAINE TECHNIQUE ET ÉTAT DE LA TECHNIQUE ANTÉRIEURE
La présente demande concerne le domaine des procédés de fabrication de transistors, et plus particulièrement celui de la formation de régions semi-conductrices de source et de drain dopage amélioré.
Dans les procédés de fabrication de transistors, le dopage des régions de source et de drain pose certaines difficultés. Tout d’abord l'activation des dopants nécessite généralement une température élevée.
En outre, on cherche généralement à prolonger les régions dopées en réalisant un dopage sous des espaceurs isolants afin de créer des zones dites « d'extension » de la source et du drain.
En ce qui concerne le problème de budget thermique, une solution consiste à activer les dopants à basse température pendant une étape de recristallisation épitaxiale en phase solide (SPER pour « Solid Phase Epitaxial Regrowth ») de zones semi-conductrices rendues amorphes et contenant des dopants. La technique SPER favorise la recristallisation d'un solide avec une barrière thermique réduite. Cette technique nécessite la présence d’une épaisseur cristalline servant de germe à la recristallisation.
Avec une telle technique, du silicium amorphe (a-Si) peut par exemple croître en un cristal à partir germes cristallins à des températures basses, par exemple de l’ordre de 500°C. Cette température de SPER peut même être encore réduite avec la présence de dopants.
Ainsi, un procédé pour réaliser des régions de source et de drain dopées consiste à rendre amorphe des zones supérieures de régions semi-conductrices et à conserver une partie cristalline sous-jacente pour pouvoir déclencher la recristallisation SPER. Des dopants sont alors implantés au moins dans la région amorphe. Au cours du procédé de recristallisation, une activation des dopants est mise en œuvre.
Un inconvénient de cette méthode est que l’on conserve une partie cristalline sous-jacente non dopée, ce qui peut induire une résistance de contact entre le canal et les régions de source drain d’autant plus pénalisante que les épaisseurs mises en jeu sont faibles.
Un autre inconvénient d’une telle méthode, est que pour les couches semi-conductrices très minces, par exemple inférieures à 10 nm, il s’avère difficile de rendre amorphe la partie supérieure de ces couches tout en gardant dans la portion inférieure un germe cristallin d’épaisseur suffisante.
Selon un mode de réalisation, le premier matériau semiconducteur est le nitrure d’aluminium.
Selon un mode de réalisation, le premier matériau semiconducteur III-N est dopé, de préférence par des atomes de scandium.
Selon un mode de réalisation, le procédé comprend en outre, après l’étape c), une étape d) de formation d’une troisième couche en un deuxième matériau semiconducteur revêtant la deuxième couche, la troisième couche présentant une épaisseur supérieure à celle de la deuxième couche.
Selon un mode de réalisation, le deuxième matériau semiconducteur est un matériau semiconducteur III-V, de préférence III-N.
Selon un mode de réalisation, le deuxième matériau semiconducteur est le carbure de silicium.
Selon un mode de réalisation, le deuxième matériau semiconducteur est identique au premier matériau semiconducteur.
Selon un mode de réalisation, la troisième couche est dopée.
Selon un mode de réalisation, le procédé comprend en outre, après l’étape d), une étape e) de formation d’au moins une quatrième couche revêtant la troisième couche.
Selon un mode de réalisation, à l’étape c), le traitement thermo-chimique s’accompagne d’un traitement par plasma.
Selon un mode de réalisation, la première couche est en dichalcogénure de métal de transition, de préférence en disulfure de molybdène ou en disulfure de tungstène.
Selon un mode de réalisation, à l’étape c), le traitement thermo-chimique est effectué à une température comprise entre 300 et 1 500 °C, de préférence comprise entre 800 et 1 000 °C.
Selon un mode de réalisation, la deuxième couche présente une épaisseur comprise entre 0,15 et 50 nm, de préférence comprise entre 1 et 6 nm.
Ces caractéristiques et avantages, ainsi que d’autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes, parmi lesquelles les , , et sont des vues en coupe, schématiques et partielles, illustrant des étapes successives d’un exemple d’un procédé de fabrication d’un dispositif électronique à base d’un matériau semiconducteur selon un mode de réalisation.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les étapes de fabrication du dispositif électronique postérieures à la réalisation d’une couche en un matériau semiconducteur ainsi que les diverses applications susceptibles de tirer profit d’un tel dispositif n’ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les étapes usuelles de fabrication d’un dispositif électronique à partir d’une couche en un matériau semiconducteur et avec les applications usuelles utilisant de tels dispositifs.
La est un organigramme illustrant de manière plus détaillée, le déroulé d’une analyse sémantique selon un mode de réalisation du procédé de l’invention.
L’analyse sémantique est initiée sur le code à analyser après son prétraitement (étape 204), et consiste à partir d’un cahier des charges existant (branche oui de 402) à produire en 408 des invariants, des pré-conditions et des post-conditions (i.e. phase de « Predicate Transformer » en anglais) qui vont être utilisés pour l’analyse en 410 . S’il n’existe pas de cahier des charges (branche non de 402), il est d’abord généré en 404 des annotations à partir des propriétés intrinsèques du code, puis il est généré en 406 des paramètres d’analyses, afin de lancer à l’étape 410 une analyse sémantique du code (analyse du flow « Dataflow Analysis »; analyse temporelle « Runtime Analysis »). Le résultat de l’analyse produit des annotations sémantiques 310, et l’analyse peut être itérée (vers 204) ou se terminer (Fin).
Un tel déroulé étant connu de l’homme du métier, ce dernier pourra mettre en œuvre des outils connus pour les différentes phases. Ainsi, la phase 404 de génération d’annotations basée sur des propriétés intrinsèques peut s’appuyer sur des outils comme Frama-C/RTE par exemple ; la phase 406 de génération de paramètres d’analyse, peut être une génération aléatoire ou semi-aléatoire et utiliser des algorithmes de type « génétique » par exemple. La phase de Predicate Transformer 408 peut s’appuyer sur des outils comme Frama-C/WP, SPARK Pro, par exemple.
L’analyse architecturale est initiée sur le code à analyser après son prétraitement (étape 204), et consiste à partir d’une documentation de code existante (branche oui de 502) à extraire en 508 de l’information textuelle qui va être utilisée en 510 pour l’analyse. S’il n’existe pas de documentation de code (branche non de 502), il est récupéré des directives de compilation de d’exécution en 504 permettant de générer en 506 des paramètres d’analyses, afin de lancer à l’étape 510 une analyse architecturale du code. Le résultat de l’analyse architecturale produit des annotations architecturales 316, et l’analyse peut être itérée (vers 204) ou se terminer (Fin).
Un tel déroulé étant connu de l’homme du métier, ce dernier pourra mettre en œuvre des outils connus de « reverse-engineering » de code source.
Il a ainsi été décrit une solution basée sur une approche itérative et incrémentales pour procéder à l’analyse de bases de données de code logiciel, particulièrement adaptée à l’analyse de bases de données massive.
Le procédé met en œuvre une phase spécifique et dédiée à la génération de paramètres d’analyses utilisant de techniques d’aléas, d’heuristiques, ou d’apprentissage machine. Des étapes de sélection de caractéristiques des codes et de prétraitement sont mises en œuvre avant les phases d’analyse sémantiques et architecturales, permettant d’améliorer la fiabilité des résultats des analyses. L’approche itérative de l’invention permet de tirer parti, à chaque itération, des inférences réalisées précédemment.
Partant des principes généraux décrits, l’homme du métier pourra apporter des variantes et des adaptations selon l’application envisagée.
SYSTEME INFORMATIQUE ET PROCÉDÉ DE TRANSMISSION DE DONNÉES ENTRE UNE MÉMOIRE ET UN PÉRIPHERIQUE Des modes de réalisation et de mise en œuvre concernent les systèmes informatiques, notamment les systèmes sur puce.
Un système informatique peut comprendre une unité centrale de traitement, une mémoire et au moins un périphérique.
Par exemple, le système informatique peut comprendre comme périphérique un circuit de chiffrement/déchiffrement. Le circuit de chiffrement/déchiffrement peut notamment être configuré pour réaliser un chiffrement/déchiffrement selon la norme « AES » (acronyme de l’anglais « Advanced Encryption Standard »). Un tel circuit chiffrement/déchiffrement peut notamment utiliser le mode « AES-CCM » (en anglais « Counter with Cipher Block Chaining-Message Authentication Code »).
Le périphérique du système informatique peut requérir de recevoir des données dans un format défini. Ce format peut être différent d’un format des données stockées en mémoire. Ainsi, les données stockées en mémoire ne peuvent pas être directement transmises au périphérique.