INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Dans un mode de réalisation, le détecteur d’asymétrie 416 de la , lorsqu’il est activé, est aussi agencé pour modifier la commande des commutateurs dans les pompes de charge 412, 414. Par exemple, les opérations UP, DN et SKIP pour chacune des pompes de charge sont contrôlées comme cela est défini dans le tableau suivant, dans lequel NW LOW implique que la tension de polarisation de puits N est faible par rapport à la tension de polarisation de puits P et doit être augmentée, et PW LOW implique que la tension de polarisation de puits P est faible par rapport à la tension de polarisation de puits N et doit être augmentée :
BOUCLE PRINCIPALE BOUCLE D’ASYMETRIE CP-NW CP-PW UP DN NW LOW PW LOW OPERATION 0 0 0 0 SKIP SKIP 0 0 0 1 SKIP UP 0 0 1 0 UP SKIP 0 1 0 0 DN DN 0 1 0 1 DN SKIP 0 1 1 0 SKIP DN 1 0 0 0 UP UP 1 0 0 1 SKIP UP 1 0 1 0 UP SKIP 1 1 X X SKIP SKIP X X 1 1 SKIP SKIP
Les deux dernières rangées du tableau correspondent à des commandes illégales, qui provoquent par exemple des opérations de saut.
La est un chronogramme représentant le fonctionnement du circuit de polarisation adaptative de substrat de la selon un exemple de réalisation. En particulier, la représente un exemple de périodes dans lesquelles la détection de marge (SLACK DETECT.) est activée, de périodes dans lesquelles la détection d’asymétrie (ASYMM DETECT.) est activée, de périodes dans lesquelles la fréquence de l’horloge interne CK_I est modifiée (CK_I ACT.), et le signal de verrouillage LOCK. La modification de la fréquence de CK_I est optionnelle, mais permet par exemple une économie dans la consommation d’énergie.
La détection de marge est par exemple réalisée soit avec un temps d’attente régulier soit avec un temps d’attente variable, et, pendant chaque période de détection de marge, la fréquence de l’horloge interne CK_I est aussi augmentée. La détection d’asymétrie est par exemple effectuée une fois toutes les M activations de la détection de marge, où M est par exemple égal à au moins un, et égal à trois dans l’exemple de la .
La représente schématiquement un circuit 1100 de polarisation adaptative de substrat selon une variante de réalisation par rapport à la . Le circuit 1100 de la a de nombreux éléments en commun avec le circuit 400 de la , et ces éléments portent les mêmes références numériques en , et ne seront pas décrits de nouveau en détail.
Par rapport au circuit 400, le circuit 1100 comprend en plus un autre capteur d’informations temporelles ou de PVT (OTHER TIMING OR PVT SENSOR) 1102, qui par exemple est un type connu du capteur d’informations temporelles ou PVT comme un capteur basé sur un oscillateur en anneau ou similaire. Le capteur 1102 reçoit par exemple les tensions VNW’ et VPW’, et est couplé à la boucle de commande 408. Dans certains modes de réalisation, le capteur 1102 peut aussi recevoir un ou plusieurs des signaux de commande SLACK_SEL[].
Le capteur 1102 est par exemple agencé pour interagir avec la boucle de commande 408 pour ajuster les tensions VNW et VPW. Dans ce mode de réalisation, les détecteurs de marge 404 fournissent des informations additionnelles complémentaires à la boucle de commande 408 pour contrôler le fonctionnement de la boucle, de manière à ajuster son fonctionnement, par exemple en ajustant des coefficients internes utilisés pour contrôler la boucle de rétroaction, pour fournir une détection plus précise de la plage de tension de polarisation de substrat appropriée de l’îlot 302, 304.
Un avantage des modes de réalisation décrits ici est que, en prévoyant des détecteurs de marge comprenant des circuits de retard et des moyens pour sélectionner le délai de propagation utilisé pendant la détection de marge, un même circuit de polarisation adaptative de substrat peut être ajusté pour une région de circuit donnée, sur la base par exemple de la longueur d’un ou plusieurs chemins temporels critiques de la région de circuit. D’autres modes de réalisation décrits ici permettent aussi par exemple qu’un même circuit de polarisation adaptative de substrat, ayant une plage de paramétrage, et en particulier une gamme de détecteurs de marge différents, assure une polarisation adaptative de substrat pour une pluralité d’îlots de circuit d’une même puce et/ou de puces différentes.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à la personne du métier. Par exemple, bien qu’on ait décrit des modes de réalisation basés sur certains types structurels de transistors, il sera clair pour la personne du métier que les principes décrits ici pourraient être appliqués à des transistors ayant un type quelconque de structure permettant d’appliquer des tensions de polarisation de substrat.
Le rapport entre la hauteur de chaque plot 47 et la hauteur de l’élément d’interface 48 disposé sur ce plot 47 est supérieur à un, de préférence sensiblement égal à deux.
La montre un carter d’onduleur selon un deuxième mode de réalisation. Sur cette figure, la plaque du système de refroidissement et le joint d’étanchéité ne sont pas illustrés.
Le carter 41 selon le deuxième mode de réalisation est par exemple adapté pour un onduleur triphasé.
Le carter 41 selon le deuxième mode de réalisation est destiné à recevoir trois premiers composants d’électronique de puissance 42 comportant chacun trois bornes d’entrée 421 et une borne de sortie 422.
Les parois 411 du carter 41 définissent une première zone Z M de réception configurée pour recevoir trois premiers composants d’électronique de puissance 42. La première zone Z M de réception est globalement allongée et s’étend selon une direction X-X, dite d’alignement. Les premiers composants d’électronique de puissance 42 sont destinés à être alignés selon la direction d’alignement X-X de sorte que les bornes d’entrées 421 et les bornes de sortie 422 sont alignées entre elles.
Dans ce mode de réalisation, les plots 47 sont agencés selon une première série S 1 disposée d’un côté de la zone de réception Z M et une deuxième série S 2 disposée d’un autre côté de la zone la première zone de réception.
La première série S 1 et la deuxième série S 2 sont parallèles à la direction d’alignement X-X.
Les plots 47a, 47c de la première série S 1 sont configurés pour que, lorsque les premiers composants d’électronique de puissance 42 sont reçus dans la première zone Z M de réception, chaque borne d’entrée 421 est en regard d’au moins un plot 47a ou 47c de cette première série S 1 .
En particulier, la première série S 1 comporte des plots 47a, 47c de différentes sections, à savoir des plots simples 47a et des plots doubles 47c. Chaque plot double 47c est formé par deux plots distincts ayant chacun une section transversale, par exemple de forme carrée, dont la surface est inférieure à la surface d’une section transversale d’un plot simple 47a, qui a une section de forme sensiblement rectangulaire.
La première série S 1 présente, selon la direction d’alignement X-X, une alternance de plots simples 47a et de plots doubles 47c. En particulier, la première série S 1 comporte neuf plots 47a, 47c distincts dont six plots simples 47a et trois plots double 47c.
Les plots 47b de la deuxième série S 2 sont configurés pour que, lorsque les premiers composants d’électronique de puissance 42 sont reçus dans la première zone Z M de réception, chaque borne de sortie 422 est en regard d’un plot 47b de cette deuxième série S 2 .
En particulier, la deuxième série S 2 comporte trois plots 47b distincts. Ces plots 47b ont une section de forme sensiblement oblongue dont le plus grand axe est parallèle à la direction d’alignement X-X.
La montre la deuxième zone Z C de réception du carter d’onduleur selon le deuxième mode de réalisation. Une partie de la première série S 1 de plots 47a, 47c est visible sur la gauche de cette figure. La première série S 1 est agencée le long d’un premier côté de la deuxième zone Z C de réception. Le carter d’onduleur 41 comporte, sur un côté de la deuxième zone Z C de réception qui est opposé au côté où se situe la première série S 1 de plots 47, des plots 57.
Chaque plot 57 est par exemple configuré pour être en regard à une distance prédéfinie d’une borne d’entrée (non illustrée) du deuxième composant d’électronique de puissance.
A la différence des plots 47 de la première série S 1 ou de la deuxième série S 2 décrits en référence à la , les plots 57 ont une section transversale en forme de T. Les plots 57 ont, comme les plots 47, une section transversale sensiblement constante et inférieure à 300 mm2, de préférence inférieure à 260 mm2.
La illustre un procédé de fabrication 100 de l’onduleur 4. Le procédé de fabrication 100 comporte une étape de fourniture 101 d’un carter selon le premier mode de réalisation ou selon le deuxième mode de réalisation. Le carter est par exemple réalisé par moulage, de préférence par moulage sous pression, en aluminium ou en alliage d’aluminium.
Le sélecteur 709 utilise par exemple un signal dédié parmi les signaux de commande SLACK_SEL[] pour sélectionner une ou plusieurs des sorties fournies par les circuits de retard 703_0 à 703_n.
Dans l’exemple de la , l’ensemble de dispositifs de surveillance de marge 606 est constitué d’une pluralité de circuits de surveillance de marge (SMs) 710_0 à 710_m, chacun recevant un signal DIN sélectionné par le multiplexeur 709, et chacun générant une valeur de drapeau correspondante. Dans certains modes de réalisation, un multiplexeur 720 est par exemple utilisé pour sélectionner une ou plusieurs des sorties des circuits de surveillance de marge 710_0 à 710_m pour fournir des signaux de drapeaux de sortie de l’ensemble de dispositifs de surveillance de marge 606. Par exemple, le multiplexeur 720 est commandé par un signal dédié parmi les signaux de commande SLACK_SEL[]. Dans l’exemple de la , le multiplexeur 720 sélectionne deux signaux de sortie d’un ou plusieurs des circuits de surveillance de marge, les sorties étant représentées notées FLAG1 et FLAG2. Toutefois, de manière plus générale, le multiplexeur 720 est commandé de manière à sélectionner un ou plusieurs des signaux de sortie.
Par exemple, dans certains modes de réalisation, le circuit sélecteur 709 est commandé de manière à sélectionner le signal de sortie provenant de l’un des circuits de retard 703_0 à 703_n, et à fournir ce signal comme signal d’entrée DIN à un ou plusieurs des circuits de surveillance de marge. Chaque circuit de surveillance de marge 710_0 à 710_m reçoit aussi par exemple le signal d’horloge CK_0, et est agencé pour détecter une fourchette de marge donnée.
Chaque signal de drapeau indique par exemple si le temps de marge du circuit de retard donné est au-dessus ou est descendu en dessous d’un certain seuil. Dans un mode de réalisation, le signal de drapeau FLAG1 est activé lorsque le temps de marge est en dessous d’un seuil bas, impliquant qu’il est proche du temps d’établissement de dispositifs synchrones dans le circuit. Le signal de drapeau FLAG2 est par exemple activé lorsque le temps de marge est supérieur à une marge maximum souhaitée.
Ainsi : - lorsque le drapeau FLAG1 est activé, les tensions de polarisation de transistors doivent être modifiées pour fournir une polarisation directe plus grande ; - lorsque le drapeau FLAG2 est activé, les tensions de polarisation de transistors doivent être modifiées pour fournir moins de polarisation directe ; et - lorsque ni l’un ni l’autre des drapeaux FLAG1, FLAG2 n’est activé, les tensions de polarisation de transistors sont par exemple maintenues à un niveau courant.
Bien sûr, on pourrait utiliser d’autres règles de codage pour la génération des drapeaux, et on pourrait appliquer d’autres procédés de commande de polarisation en tension.
Chaque circuit de surveillance de marge 710_0 à 710_m fournit aussi par exemple le signal Q correspondant au signal de sortie du circuit de retard correspondant couplé à partir des circuits 703_0 à 703_n, recevant comme horloge le signal d’horloge CK_0. Dans un mode de réalisation, chaque circuit de surveillance de marge est mis en œuvre par le circuit SlackGuard décrit dans la demande de brevet français déposée le 24 décembre 2018 et portant le numéro FR 1874138, dont le contenu est inclus ici comme référence dans les limites autorisées par la loi. En variante, on va maintenant décrire un autre exemple de mise en œuvre en faisant référence à la .
La représente schématiquement le circuit de surveillance de marge 710_0 plus en détail selon un exemple de réalisation. Les autres circuits de surveillance de marge 710_1 à 710_m, s’il y en a, ont par exemple une structure similaire.
Le circuit de surveillance de marge 710_0 reçoit par exemple le signal DIN, et fournit le signal DIN à une ligne à retard constituée de la connexion en série de circuits de retard 731 à 735. Dans l’exemple de la , les circuits de retard 731 à 735 n’introduisent pas des retards égaux. Par exemple, les circuits 731 à 733 comprennent chacun un seul élément de retard et les éléments 734 et 735 comprennent par exemple chacun la connexion en série de quatre éléments de retard. Les éléments de retard des circuits de retard 731 à 735 sont par exemple des tampons, bien qu’on puisse aussi utiliser d’autres types d’éléments de retard.
Le signal d’entrée DIN et les sorties des circuits de retard 731 à 735 sont couplés respectivement à une entrée de bascules 740 à 745 correspondantes. Les bascules 740 à 745 sont par exemple des bascules de type D (DFF), et reçoivent par exemple comme horloge le signal d’horloge CK_0, et sont réinitialisées par le signal de réinitialisation RESET. Les bascules 740 à 745 fournissent respectivement des signaux de sortie qref et q[0] à q[r], où r est par exemple égal à 4 dans le cas où il y a cinq circuits de retard, mais pourrait plus généralement être égal à 2 ou plus.
Les sorties des bascules 740 à 745 sont par exemple fournies au multiplexeur 720, qui par exemple sélectionne sur la base du signal SLACK_SEL[] une ou plusieurs de ces sorties pour fournir les signaux de sortie de drapeau.
Dans certains modes de réalisation, les bascules qui ne sont pas sélectionnées par le multiplexeur 720 pourraient être désactivées. Par exemple, cela est mis en œuvre en plaçant une cellule de contrôle de passage (non illustrée) au niveau de l’entrée d’horloge CK_0 de chaque bascule, chaque cellule de contrôle de passage étant commandée par le signal de sélection SLACK_SEL[] par l’intermédiaire d’une fonction de décodage de couplage appropriée.
En faisant de nouveau référence à la , dans un mode de réalisation, la boucle de commande 408 de la met en œuvre l’algorithme de commande défini par le tableau suivant :
Q FLAG1 FLAG2 REACTION Q-1 0 0 La marge est négative (chemin trop lent impliquant que Q ne change pas) et le signal de commande CP_CTRL est généré de telle sorte que la tension de polarisation de transistors augmente avec une première pente, relativement forte. Le signal LOCK n’est pas activé. Bascule 0 1 La marge est trop longue (supérieure à la fenêtre prédéfinie) et le signal de commande CP_CTRL est généré de telle sorte que la tension de polarisation de transistors diminue. Le signal LOCK reste activé. Bascule 0 0 La marge est dans la fenêtre définie, le signal CP_CTRL est généré de telle sorte que la tension de polarisation de transistors ne soit pas modifiée, et le signal LOCK est activé. Bascule 1 0 La marge est trop courte (inférieure à la fenêtre définie), et le signal de commande CP_CTRL est généré de telle sorte que la tension de polarisation de transistors soit augmentée, par exemple avec une deuxième pente moins forte que la première pente. Le signal LOCK n’est pas activé.
Les figures 8 et 9 représentent schématiquement des exemples de pompes de charge de puits N et de puits P 412, 414 respectivement du circuit de la plus en détail selon un exemple de réalisation.
Dans l’exemple de la , la pompe de charge de puits N 412 comprend un condensateur 802 couplé entre un rail VSSIO et un nœud 804, un commutateur 806 couplant le nœud 804 au rail VSSIO, un commutateur 808 couplant le nœud 804 au rail VDDIO, et un commutateur 810 couplant le nœud 804 à la sortie 812 de la pompe de charge 412. Le condensateur 802 et les commutateurs sont par exemple dimensionnés en fonction de la capacité et de la fuite du NWELL, cette capacité et cette fuite étant représentées en par une diode 814. Les rails VDDIO et VSSIO pourraient être remplacés par des rails VDDC et VSSC.
Le procédé de fabrication 100 comporte ensuite une étape de dépôt 102 de l’élément d’interface sur l’extrémité libre des plots. L’étape de dépôt 102 comporte par exemple le dépôt de deux couches superposées du corps de l’élément d’interface, à savoir la pâte thermique.
Le procédé de fabrication 100 comporte enfin une étape de positionnement 103 des bornes d’un premier composant d’électronique de puissance et/ou des bornes d’un deuxième composant d’électronique de puissance sur l’élément d’interface. De préférence, le premier composant d’électronique de puissance et/ou le deuxième composant d’électronique de puissance sont seulement déposés sur l’élément d’interface, c’est-à-dire qu’ils appuient sur l’élément d’interface seulement sous l’effet de leur poids.
Le carter peut être réalisé selon un autre procédé de fabrication. En variante, le carter est réalisé par fabrication additive, plus communément appelée impression 3D.
La structure du carter peut varier. En variante, le carter comporte plus ou moins de plots. En variante encore, chaque plot a une section transversale de forme différente ou une hauteur différente.
Selon une variante non représentée, les plots sont rapportés sur le carter, par exemple par collage, soudage, vissage, emmanchage et toute autre méthode connue de fixation entre deux éléments. Dans ce cas, les plots peuvent être réalisés à partir d’un matériau différent de celui du carter. Par exemple, les plots peuvent être réalisés dans un autre matériau métallique que l’aluminium, tel que du cuivre.
La structure du système de refroidissement peut varier. En variante, le système de refroidissement est externe au carter. En variante encore, le système de refroidissement est formé par la surface externe du carter au contact de l’air ambiant.
L’élément d’interface peut varier. En variante, l’élément d’interface peut comporter une couche externe électriquement isolante. La couche est par exemple obtenue par un traitement de surface, tel que l’anodisation. Dans ce cas, le corps de l’élément d’interface est une couche d’alumine. En variante encore, la couche est obtenue par pulvérisation ou revêtement d’un matériau isolant électriquement.
Selon ces variantes, l’étape de dépôt comporte une sous-étape de traitement de surface, de pulvérisation ou de revêtement.
En variante, l’élément d’interface comporte deux corps superposés, à savoir un premier corps et un deuxième corps. Dans ce cas, le premier corps est par exemple une couche externe électriquement isolante telle que décrite ci-dessus et le deuxième corps est une pâte thermique telle que précédemment décrite. Dans ce cas, le deuxième corps est interposé entre le premier corps et les bornes.
Selon cette variante, l’étape de dépôt comporte, une sous-étape de traitement de surface, de pulvérisation ou de revêtement, suivie du dépôt de deux couches du deuxième corps.
La structure de l’onduleur peut varier. En variante, l’onduleur comporte un seul composant d’électronique de puissance. En variante encore, l’onduleur comporte plus de deux composants d’électronique de puissance.
Selon une variante non représentée, l’un du premier composant d’électronique de puissance et du deuxième composant d’électronique de puissance est un module de puissance, un condensateur, une carte électronique ou encore un filtre, par exemple un filtre dit CEM. La structure des composants peut varier. En variante, les composants d’électronique de puissance comportent seulement une borne d’entrée ou une borne de sortie. En variante encore, les composants comportent plus d’une borne d’entrée et/ou plus d’une borne de sortie.
Dans une variante non représentée, le premier composant d’électronique de puissance et le deuxième composant d’électronique de puissance sont montés sur une carte électronique.
L’invention ainsi développée permet de drainer une partie de la chaleur dégagée par les composants d’un onduleur, tout en facilitant l’assemblage de ces composants. Le carter d’onduleur selon l’invention est simple à fabriquer. En effet, sa fabrication nécessite très peu de modifications par rapport aux carters fabriqués jusque-là. De plus, la fabrication de l’onduleur selon l’invention peut être automatisée.
Bien que dans la description ci-dessus, les aspects particuliers de l’invention, notamment la mise en œuvre de l’onduleur, aient été décrits dans le contexte d’un véhicule automobile, ce dernier pourrait être mis en œuvre dans d’autres configurations, notamment avec d’autres types de véhicules.
L’exemple de la comprend deux îlots (ISLAND1, ISLAND2) 302, 304. Dans certains modes de réalisation, chacun des îlots 302, 304 est couplé à un bus 306 permettant des communications entre les îlots et/ou avec d’autres circuits non illustrés en .
Chaque îlot 302, 304 correspond à un ou plusieurs circuits partageant un signal d’horloge commun et une tension d’alimentation commune. Par exemple, le circuit 300 comprend deux générateurs d’horloge (CLK GEN) 308, 310 chacun étant capable de générer indépendamment un signal d’horloge d’une fréquence souhaitée. L’îlot 302 reçoit, du générateur d’horloge 308, un signal d’horloge CK1, qui est par exemple fourni à l’îlot 302 par l’intermédiaire d’un module de commande d’îlot (ICU) 312 associé à l’îlot 302. De façon similaire, l’îlot 304 reçoit, du générateur d’horloge 310, un signal d’horloge CK2, qui est par exemple fourni à l’îlot 304 l’intermédiaire d’un module de commande d’îlot (ICU) 314 associé à l’îlot 304. L’îlot 302 est par exemple alimenté par une tension d’alimentation VDD1 fournie par un régulateur de tension (REG) 316, et l’îlot 304 est par exemple alimenté par une tension d’alimentation VDD2 fournie par un régulateur de tension (REG) 318.
Chaque îlot 302, 304 comprend par exemple un circuit de polarisation adaptative de substrat (ABB) 320, qui reçoit par exemple le signal d’horloge fourni à l’îlot, et génère de façon adaptative des tensions de polarisation de substrat à appliquer à des puits N et des puits P de transistors de l’îlot. Par exemple, le circuit 320 de l’îlot 302 génère des signaux VNW1, VPW1 à appliquer aux transistors de l’îlot 302 utilisant la tension d’alimentation VDD1, et le circuit 320 de l’îlot 304 génère des signaux VNW2, VPW2 à appliquer aux transistors de l’îlot 304 utilisant la tension d’alimentation VDD2. Les tensions de polarisation de substrat peuvent correspondre à des tensions pour une polarisation de substrat directe (FBB) et/ou une polarisation de substrat inverse (RBB).
La représente schématiquement un circuit 400 de polarisation adaptative de substrat selon un exemple de réalisation de la présente description. Par exemple, le circuit 400 est utilisé pour mettre en œuvre chacun des circuits de polarisation adaptative de substrat 320 des îlots 302, 304 de la .
Le circuit 400 comprend par exemple des détecteurs de marge (SLACK SENSORS) 404 recevant un signal d’horloge locale CK, qui est par exemple le signal d’horloge CK1 dans le cas de l’îlot 302 de la , ou le signal d’horloge CK2 dans le cas de l’îlot 304 de la . Le circuit 400 comprend en outre par exemple un circuit de prétraitement (PRE-PROC) 406, une boucle de commande (CTRL LOOP) 408, un circuit de commande de pompe de charge (CP-CTRL) 410, une pompe de charge de puits N (CPNW) 412, une pompe de charge de puits P (CPPW) 414, un détecteur d’asymétrie (ASYMMETRY SENSOR) 416 et un générateur d’horloge variable (VARIABLE CLOCK GENERATOR) 418.
Les détecteurs de marge 404 sont par exemple agencés pour détecter si un temps de marge descend en dessous d’un ou plusieurs seuils, tout en considérant une pluralité de retards de propagation différents du signal d’horloge CK, comme on va le décrire plus en détail ci-après.
Le circuit de prétraitement 406 permet par exemple de combiner des signaux de détection provenant des détecteurs de marge 404.