INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Préférentiellement, le procédé comprend ensuite une étape c) de remplissage du pilier 400. Le remplissage est réalisé par les méthodes classiques connues de l’homme du métier telles que : dépôt électrochimique ou dépôt électroless. Le dispositif semi-conducteur obtenu à l’issue de l’étape c) est illustré à la .
Préférentiellement, le procédé comprend une étape d) de retrait 504 avantageusement partiel de la première couche de sorte à déconnectées électriquement une première partie de la première couche 501 et une deuxième partie 404 de la première couche. Préférentiellement, le retrait de la première couche est réalisé au niveau de la face supérieure 101 du substrat 100, préférentiellement entre la cavité et le pilier 400. Le retrait est réalisé par les méthodes classiques connues de l’homme du métier telles que : gravure chimique ou gravure plasma, toutes les deux couplées à de la photolithographie pour la définition des motifs . Le dispositif semi-conducteur obtenu à l’issue de l’étape d) est illustré à la .
Cette étape d) peut être réalisée avant ou après l’étape c).
Préférentiellement, le procédé comprend ensuite les étapes successives pour réaliser la suite de l’empilement capacitif 500. Le procédé comprend le dépôt conforme de la couche intermédiaire 502 puis le dépôt conforme de la deuxième couche d’électrode 503. La réalisation de l’empilement capacitif 500 est réalisée par les méthodes classiques connues de l’homme du métier telles que : dépôt atomique ou ALD .
Selon une possibilité, le dépôt conforme de la couche intermédiaire 502 est réalisé uniquement tel qu’illustré à la ou le dépôt conforme de la couche intermédiaire 502 est réalisé sur l’ensemble de la structure tridimensionnelle 200 et le procédé comprend une étape de retrait de la couche intermédiaire 502 en dehors du condensateur 300.
De la même manière, le dépôt conforme de la deuxième couche d’électrode 503 est réalisé uniquement tel qu’illustré à la ou bien le dépôt conforme de la deuxième couche d’électrode 503 est réalisé sur l’ensemble de la structure tridimensionnelle 200 et le procédé comprend une étape de retrait de la deuxième couche d’électrode 503 en dehors du condensateur 300 et avantageusement du pilier 400 formant une première partie de deuxième couche 503 participant à l’empilement capacitif et une deuxième partie de deuxième couche 503 sur le pilier 400. La première partie et la deuxième partie sont déconnectées électriquement l’une de l’autre.
Liste des références 100. Substrat 101. Face supérieure 102. Face inférieure 103. Épaisseur 104. Distance transversale 200. Structure tridimensionnelle 201. Contour 202. Portion inscrite 203. Ligne 300. Condensateur tridimensionnel 301. Tranchée 302. Colonnes 303. Largeur de la cavité 400. Pilier 401. Largeur du pilier 402. Profondeur du pilier 403. Parois latérales 404. Deuxième partie de la première couche 405. Métal 500. Empilement capacitif 501. Première couche d’électrode 502. Couche intermédiaire 503. Deuxième couche 600. Assemblage tridimensionnel 610. Processeur 620. Interposeur passif 630. Piliers en cuivre
Transistor HEMT La présente description concerne de façon générale le domaine des transistors et plus particulièrement le domaine des transistors à haute mobilité électronique aussi appelés HEMT (de l'anglais "High Electron Mobility Transistor").
Les transistors HEMT reposent sur une hétérojonction en surface de laquelle se forme un gaz bidimensionnel d'électrons appelé 2DEG.
Le procédé peut comprendre en outre : une étape de génération d’un tableau de masquage (Φ), chaque donnée du tableau de masquage étant déterminée à partir d’un symbole pouvant être acquis j, de la position du symbole pouvant être acquis i, d’un premier nombre aléatoire de masquage (γ) pour masquer le symbole pouvant être acquis j et d’un deuxième nombre aléatoire de masquage (β) et d’un troisième nombre aléatoire de masquage (f) pour masquer la position du symbole pouvant être acquis j ; une étape d’envoi du tableau de masquage (Φ) au dispositif client ; une étape de réception d’une donnée de masquage partielle (C2) provenant du dispositif client ; une étape de génération d’une donnée de démasquage (C) à partir de la donnée de masquage partielle (C2), du deuxième nombre aléatoire de masquage (β), du troisième nombre aléatoire de masquage (f) et du nombre b de symboles pouvant être acquis ; l’étape de génération d’une information secrète à enrôler protégée (M) est en outre réalisée à partir de la donnée de démasquage (C) et de la première donnée aléatoire de masquage (γ).
L’invention a également pour objet un procédé d’acquisition et de vérification d'une information secrète (p’) comprenant N symboles parmi une pluralité b de symboles pouvant être acquis, mis en œuvre dans un dispositif client, le dispositif client ayant une pluralité N de clés secrètes client (s i ). Le procédé comprend les étapes suivantes : génération d'un nombre aléatoire client (α’) ; génération de N données client (T’ i ) à partir au moins du nombre aléatoire client (α’) et de la pluralité N de clés secrètes client (s i ) ; envoi des N données client (T’ i ) à un dispositif serveur ; réception d'un tableau de données élémentaires codées (V’, VP’) provenant dudit dispositif serveur, chaque donnée élémentaire (V’ i,j , VP’ i,j ) codant un symbole pouvant être acquis (j) parmi la pluralité b de symboles pouvant être acquis, à une position i dans une information secrète pouvant être acquise ; affichage d'un clavier virtuel pour une acquisition d'une information secrète à vérifier, le clavier virtuel comprenant la pluralité b de symboles pouvant être acquis, les symboles étant affichées selon un ordre établi dans le tableau de données élémentaires codées ; acquisition sur le clavier virtuel, de N symboles (p’ i ), les N symboles acquis (p’i) formant l'information secrète à vérifier (p’) ; génération d'une information secrète à vérifier codée (W’) à partir des données élémentaires codées (V’ i,pi , VP’ i,pi ) déterminées dans le tableau de données élémentaires codées pour chaque symbole acquis (p’ i ) formant l'information secrète à vérifier, en fonction du symbole acquis et de la position (i) de ce symbole dans l'information secrète à vérifier (p’) ; génération d'une information secrète à vérifier codée partielle (C1’) à partir de l'information secrète à vérifier codée (W’) en utilisant le nombre aléatoire client (α’) ; envoi de l'information secrète à vérifier codée partielle (C1’) au dispositif serveur pour être vérifiée et réception d’une indication comprenant un résultat de la vérification en provenance du dispositif serveur.
Le dispositif client peut comprendre en outre un identifiant d’utilisateur, une empreinte d’une information secrète enrôlée protégée et une signature. Dans ce cas, Le procédé peut comprendre en outre, une étape d’envoi de l’identifiant d’utilisateur, de l’empreinte d’une information secrète enrôlée protégée et de la signature au dispositif serveur.
Le procédé peut comprendre en outre, une étape de réception d’un tableau de masquage (Φ’) provenant du dispositif serveur, chaque donnée du tableau de masquage étant un masquage d’un symbole pouvant être acquis j et de la position du symbole pouvant être acquis i ; une étape de génération d’une donnée de masquage partielle (C2’) à partir du tableau de masquage (Φ’), du symbole acquis j et de la position i du symbole acquis ; une étape d’envoi de la donnée de masquage partielle (C2’) au dispositif serveur.
Dans ce cas, le procédé peut comprendre en outre : une étape de réception d’un paramètre de données serveur (F’) provenant du dispositif serveur ; une étape de génération d’un nombre aléatoire de masquage client (δ’) ; une étape de génération d’une première donnée de masquage client (Δ’) à partir d'un générateur (g) d'un groupe fini et du nombre aléatoire de masquage client (δ’) ; une étape de génération d’une seconde donnée de masquage client (D’) à partir du paramètre de données serveur (F’) et du nombre aléatoire de masquage client (δ’) ; l’étape de génération d'une information secrète à vérifier codée partielle (C1’) est en outre réalisée à partir de la première donnée de masquage client (Δ’) ; et l’étape de génération d’une donnée de masquage partielle (C2’) est en outre réalisée à partir de la seconde donnée de masquage client (D’).
L'information secrète à vérifier codée (W’) peut être générée au moyen d'une fonction de multiplication des données élémentaires déterminées dans le tableau de données élémentaires codées (V’, VP’) pour chaque symbole acquis (p’ i ) formant l'information secrète à vérifier.
L’invention a également pour objet un procédé d’acquisition et de vérification d'une information secrète (p’) comprenant N symboles parmi une pluralité b de symboles pouvant être acquis, mis en œuvre dans un dispositif serveur, le dispositif serveur comprenant une paire de clés comprenant une clé privée (h) et une clé publique (H). Le procédé comprend les étapes suivantes : réception de N données client (T’ i ) provenant dudit dispositif client ; génération de N nombres aléatoires serveur (r’ i ) ; génération d'un tableau de données élémentaires codées (V’, VP’), chaque donnée élémentaire codée (V’ i,j , VP’ i,j ) étant une représentation codée d'un symbole pouvant être acquis j parmi la pluralité b de symboles pouvant être acquis, à une position i dans une information secrète pouvant être acquise, la donnée élémentaire codée (V’ i,j , VP’ i,j ) étant en outre dépendante au moins de la donnée client (T’ i ) à la position i, de la clé publique (H) et du i-ème nombre aléatoire serveur (r’ i ) généré ; envoi du tableau de données élémentaires codées (V’, VP’) au dispositif client ; réception d'une information secrète à vérifier codée partielle (C1’) provenant du dispositif client ; génération d'une donnée de vérification partielle (C0’) en fonction au moins des N nombres aléatoires serveur (r’ i ) ; génération d’une information secrète à vérifier protégée (M') à partir de l'information secrète à vérifier codée partielle (C1’), de la donnée de vérification partielle (C0’) et de la clé privée (h) ; vérification de la correspondance entre l'information secrète à vérifier protégée (M') et une information secrète enrôlée protégée (M), sans avoir accès à l'information secrète à vérifier protégée (M’) ; et envoi d’une indication comprenant un résultat de la vérification au dispositif client.
Selon ce procédé, la vérification de la correspondance entre l’information secrète à vérifier protégée et l’information secrète enrôlée protégée peut être réalisée sans avoir accès à l’information secrète à vérifier en claire ni l’information secrète enrôlée en claire.
Le dispositif serveur peut comprendre en outre une clé privée de hachage (Ks) et une clé publique de signature (PKs), et en ce que le procédé comprend en outre : une étape de réception d’un identifiant d’utilisateur, d’une empreinte d’une information secrète enrôlée protégée et d’une signature provenant du dispositif client ; une étape de vérification de la signature à partir de la clé publique de signature (PKs) et l’étape de vérification de la correspondance entre l'information secrète à vérifier protégée (M') et l’information secrète enrôlée protégée (M) comprend une étape de génération d’une empreinte de l'information secrète à vérifier protégée (M’) à partir d’une fonction de hachage cryptographique, de la clé privée de hachage (Ks) et de l'information secrète à vérifier protégée (M’) et une étape de comparaison de la correspondance entre l’empreinte de l’information secrète à vérifier protégée et l’empreinte de l’information secrète enrôlée protégée.
Le procédé peut comprendre en outre : une étape de génération d’un tableau de masquage (Φ’), chaque donnée du tableau de masquage étant déterminée à partir d’un symbole pouvant être acquis j, de la position du symbole pouvant être acquis i, d’un premier nombre aléatoire de masquage (γ’) pour masquer le symbole pouvant être acquis j et d’un deuxième nombre aléatoire de masquage (β’) et d’un troisième nombre aléatoire de masquage (f’) pour masquer la position du symbole pouvant être acquis j ; une étape d’envoi du tableau de masquage (Φ’) au dispositif client ; une étape de réception d’une donnée de masquage partielle (C2’) provenant du dispositif client ; une étape de génération d’une donnée de démasquage (C’) à partir de la donnée de masquage partielle (C2’), du deuxième nombre aléatoire de masquage (β’), du troisième nombre aléatoire de masquage (f’) et du nombre b de symboles pouvant être acquis ; l’étape de génération d'une information secrète à vérifier protégée (M’) est en outre réalisée à partir de la donnée de démasquage (C’) et de la première donnée aléatoire de masquage (γ’).
On va maintenant décrire des exemples de réalisation de la présente invention en référence aux figures annexées où les mêmes références désignent d'une figure à l'autre des éléments identiques ou fonctionnellement semblables :
illustre un premier mode de réalisation d’un procédé d’enrôlement d’une information secrète mis en œuvre dans un dispositif client et un premier mode de réalisation d’un procédé d’enrôlement d’une information secrète mis en œuvre dans un dispositif serveur conformément à l'invention.
illustre un premier mode de réalisation d’un procédé d’acquisition et de vérification d’une information secrète mis en œuvre dans un dispositif client et un premier mode de réalisation d’un procédé d’acquisition et de vérification d’une information secrète mis en œuvre dans un dispositif serveur, conformément à l'invention.
Sur la est illustrée schématiquement une vue en coupe d’un contacteur électrique 10’ selon un second mode de réalisation de l’invention.
Le second mode de réalisation illustré sur la diffère du premier mode de réalisation illustré sur les figures 8 et 9 en ce que le module de coupure à ailettes 23 des dispositifs de coupure d’arc 20 comprennent des ailettes de base 24’ situées en portion basse, c’est-à-dire plus proche du second guide d’arc 22 que du premier guide d’arc 21, qui sont plus longues que les autres ailettes 24.
Les ailettes de base 24’ qui sont ainsi rallongées en partie basse du module de coupure à ailettes 23 permettent d’avoir une résistance de l’arc électrique obtenue plus importante que celle du circuit formé par le fusible 25 et les première et seconde branches électriques 26 et 27, favorisant ainsi le passage du courant dans le fusible 25 plutôt qu’entre les ailettes 24 ou 24’.
PROCÉDÉ DE FABRICATION D’UN TRANSISTOR À EFFET DE CHAMP À CANAL SIGE La présente invention est relative aux techniques de fabrication des transistors à effet de champ (ou FET, pour « Field Effect Transistor » en anglais). L’invention concerne plus particulièrement un procédé de fabrication d’un transistor à effet de champ à canal SiGe.
ÉTAT DE LA TECHNIQUE L’une des architectures CMOS (« Complementary Metal-Oxide-Semiconductor » en anglais) les plus prometteuses pour les nœuds technologiques actuels et futurs consiste à utiliser des canaux en silicium (Si) pour les transistors à effet de champ de type NMOS et des canaux en silicium-germanium (SiGe) pour les transistors à effet de champ de type PMOS. L'utilisation de canaux en SiGe pour les transistors PMOS est connue pour améliorer la mobilité des porteurs de charge (trous) et diminuer la tension de seuil des transistors par rapport au silicium seul. Une forte concentration en germanium (typiquement supérieure à 20 %) est généralement recherchée, étant donné que la mobilité des porteurs de charge augmente avec la concentration en germanium. Pour améliorer encore la mobilité des porteurs de charge, les canaux en Si peuvent être contraint en tension et les canaux en SiGe peuvent être contraint en compression.
La réalisation d’une structure de grille fiable sur une couche de SiGe ayant une forte concentration en germanium est cependant délicate. En particulier, l’oxydation thermique d’une telle couche conduit à la croissance d’un oxyde de type GeO x de mauvaise qualité électrique. Plus précisément, le mélange d’oxyde de silicium (SiO x ) et d’oxyde de germanium (GeOx) génère un nombre plus important de défauts d’interface par rapport à un oxyde de silicium pur, ce qui conduit à un piégeage plus important des porteurs de charge et donc à une diminution des performances des transistors PMOS. La concentration de GeO x dans la couche d’oxyde est environ égale à celle du germanium dans la couche de SiGe et devient problématique au-delà de 10 %.
Le document US2018/076040 décrit un procédé de fabrication d’un transistor à effet de champ comprenant une couche d’interface en oxyde de silicium disposée entre une région de canal en SiGe et une couche de matériau diélectrique à constante diélectrique élevée (matériau diélectrique dit « high-k »). Le procédé de fabrication comprend une étape de croissance d’une couche active en SiGe (concentration en germanium comprise entre 20 % et 70 %) à la surface d’un substrat, une étape de formation d’une couche d’oxynitrure de silicium (SiON) à la surface de la couche active au moyen d’un premier procédé d’oxynitruration, une étape de retrait de la couche de SiON et une étape de formation de la couche d’interface en oxyde de silicium « pur » ou SiO 2 au moyen d’un deuxième procédé d’oxynitruration. Le deuxième procédé d’oxynitruration est identique ou sensiblement identique au premier procédé d’oxynitruration. Le premier procédé d’oxynitruration traite la surface de la couche active en SiGe de manière à empêcher la formation de l’oxyde GeO x et l’introduction d’azote dans la couche d’interface en oxyde de silicium formée lors du deuxième procédé d’oxynitruration. Ainsi, la couche d’interface en oxyde de silicium est pratiquement dépourvue d’azote et de GeOx.
Ce procédé de fabrication permet d’obtenir une couche d’oxyde de grille (en SiO 2 ) de haute qualité sur une couche de SiGe de forte concentration en germanium. Il est toutefois long à mettre en œuvre. En outre, il peut consommer du silicium dans le cas d’un substrat de type silicium sur isolant (ou SOI, pour « Silicon On Insulator ») à faible épaisseur de canal (pour former des transistors de type FDSOI). Enfin, les procédé d’oxynitruration sont accomplis à des températures comprises entre 600°C et 800°C, ce qui n’est pas compatible avec la fabrication d’un niveau supérieur de transistors, réalisée à basse température (<500°C) pour ne pas endommager les transistors précédemment réalisés dans un niveau inférieur.
Par ailleurs, le document [« Investigation of recrystallization and stress relaxation in nanosecond laser annealed Si 1−x Ge x /Si epilayers » ; L. Dagault et al ; Applied Surface Science, Volume 527, 2020] décrit une couche de SiGe formée par épitaxie sur un substrat en silicium, puis soumise à un recuit laser nanoseconde (ou NLA, pour Nanosecond Laser Annealing » en anglais). Le recuit laser nanoseconde entraîne une fusion au moins partielle de la couche de SiGe. Une redistribution des atomes de germanium est observée lors de la recristallisation de la couche de SiGe. Les atomes de germanium sont « aspirés » vers la surface de la couche de SiGe , du fait d’un mécanisme de ségrégation. Il en résulte un gradient de concentration en germanium dans l’épaisseur de la couche de SiGe. Cette technique peut être utilisée pour diminuer la résistivité électrique des contacts de source et de drain dans les transistors PMOS (régions de source et de drain en SiGe).
On constate qu’il existe un besoin de fabriquer un transistor à effet de champ à canal SiGe performant de façon plus simple et plus rapide.
Selon l’invention, on tend à satisfaire ce besoin en prévoyant un procédé de fabrication d’un transistor à effet de champ comprenant une couche active en silicium-germanium et une couche d’oxyde de grille disposée sur la couche active, le procédé comprenant les étapes suivantes : fournir un empilement comprenant un substrat et une première couche en silicium-germanium disposée sur le substrat ; former la couche d’oxyde de grille sur l’empilement ; soumettre l’empilement à un recuit laser de manière à fondre une région de l’empilement, ladite région comprenant une partie au moins de la première couche, et recristalliser la région fondue de l’empilement pour obtenir la couche active en silicium-germanium en contact avec la couche d’oxyde de grille, la couche active présentant un gradient de concentration en germanium.
L’étape de recuit laser permet de concentrer les atomes de germanium à l’interface avec la couche d’oxyde de grille, sans pour autant endommager cette dernière. Ainsi, dans ce procédé de fabrication, le gradient de concentration en germanium de la couche active est obtenu après formation de l’oxyde de grille (ou en même temps), et non pas avant (pendant l’étape de croissance par épitaxie par exemple).
Dans un premier mode de mise en œuvre du procédé de fabrication, l’empilement comprend en outre une deuxième couche en silicium disposée sur la première couche et ladite région comprend en outre une partie au moins de la deuxième couche.
Selon un développement de ce premier mode de mise en œuvre, la couche d’oxyde de grille peut être formée par oxydation thermique ou chimique d’une portion au moins de la deuxième couche ou par exposition de la deuxième couche à un plasma contenant de l’oxygène.
La deuxième couche en silicium présente avantageusement une épaisseur comprise entre 0,2 nm et 15 nm, de préférence entre 0,8 nm et 6 nm.
De préférence, la première couche en silicium-germanium présente une concentration en germanium comprise entre 1 % et 80 %, avantageusement entre 10 % et 60 %.
Chaque UE comporte un bloc de traitement en émission et réception satellite et une antenne d’émission et réception satellite et est adapté pour mettre en œuvre des communications satellite avec le satellite 11 basées sur une forme d’onde MF-TDMA ou OFDM par exemple. Ils peuvent être de type terminal fixe (exemple : 20_2) ou mobile (exemple : 20_1). Chaque UE 20_1, …, 20_p et le satellite 11 qui le surplombe sont en visibilité directe l’un de l’autre.
La plateforme satellite 11 comportant une antenne satellite 12, par exemple MIMO, et un dispositif de traitement en émission et réception. Elle est adaptée pour mettre en œuvre des communications satellite avec les UE 20_1, …, 20_p.
Dans des modes de réalisation, le système de télécommunication satellite 10 comporte un dispositif de traitement au sol 14 relié à la plateforme satellite 11 via un lien « Feeder » mis en œuvre via l’antenne 12 (ou via une autre antenne) de la plateforme 11 et une antenne satellite du dispositif de traitement au sol 14. Le dispositif de traitement au sol 14 est adapté dans ces modes de réalisation, pour effectuer, pour la plateforme satellite 11, des traitements par exemple gourmands en calcul ou en volume de stockage (par exemple le calcul des coefficients complexes des lois (poids) de formation de faisceaux et/ou la modulation/démodulation des symboles ...).