INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
En effet, le procédé dit de « découpage » (ou Modulation à Largeur d’Impulsion, MLI ou PWM de l’anglais Pulse Width Modulation) repose sur l’idée qu’une sinusoïde (en l’occurrence de tension de commande d’une machine électrique) peut être « découpée » en une suite de valeurs constantes, comme illustré sur la . La est une courbe de la tension Vc en V en fonction du temps T en ms. La courbe Vref est la courbe de tension sinusoïdale optimale, et la courbe Vrec est une courbe de tension obtenue par une méthode de découpage qui approxime la courbe de référence. On peut constater que l’approximation de la courbe de référence dépend de la période de découpage.
De manière évidente, si la fréquence électrique d’une machine électrique augmente, le nombre de valeurs par période électrique se réduit, ce qui conduit à terme à l’obtention de courants dans les moteurs qui sont fortement non sinusoïdaux. On considère en général qu’un facteur d’environ 10 entre la fréquence de découpage et la fréquence électrique du moteur est a minima nécessaire à son contrôle. Par ailleurs, l’émergence de modules de puissance « wide band gap » (ou WBG pouvant être traduit par semi-conducteur à large bande), qui génèrent nettement moins de pertes à chaque période de découpage, pousse à envisager d’utiliser des facteurs encore supérieurs, de l’ordre de 20 à 30. Finalement, la fréquence de découpage ciblée peut facilement atteindre 30 à 50 kHz, ce qui représente un défi pour les microprocesseurs classiquement exploités par exemple dans l’automobile, qui ne peuvent faire face normalement à une telle fréquence de calculs.
La illustre un exemple de courant Iabc dans les phases a b et c d’une machine électrique en A en fonction du temps T en ms. La concerne pour une machine électrique triphasée opérant à une fréquence électrique de 1,5 kHz dans le cas d’une fréquence de découpage de 10 kHz. La courbe I a ref correspond à la courbe sinusoïdale de référence pour le courant dans la phase a, et la courbe I a rec correspond à la courbe sinusoïdale obtenue par une fréquence de découpage pour le courant de la phase a. La courbe I b ref correspond à la courbe sinusoïdale de référence pour le courant dans la phase b, et la courbe I b rec correspond à la courbe sinusoïdale obtenue par une fréquence de découpage pour le courant de la phase b. La courbe I c ref correspond à la courbe sinusoïdale de référence pour le courant dans la phase c, et la courbe I c rec correspond à la courbe sinusoïdale obtenue par une fréquence de découpage pour le courant de la phase c.
La illustre un exemple de courant Iabc dans les phases d’une machine électrique en A en fonction du temps T en ms pour une machine électrique opérant à une fréquence électrique de 1,5 kHz dans le cas d’une fréquence de découpage de 50kHz. La courbe I a ref correspond à la courbe sinusoïdale de référence pour le courant dans la phase a, et la courbe I a rec correspond à la courbe sinusoïdale obtenue par une fréquence de découpage pour le courant de la phase a. La courbe I b ref correspond à la courbe sinusoïdale de référence pour le courant dans la phase b, et la courbe I b rec correspond à la courbe sinusoïdale obtenue par une fréquence de découpage pour le courant de la phase b. La courbe I c ref correspond à la courbe sinusoïdale de référence pour le courant dans la phase c, et la courbe I c rec correspond à la courbe sinusoïdale obtenue par une fréquence de découpage pour le courant de la phase c.
On remarque que la sinusoïde est mieux reconstruite avec une fréquence de découpage élevée. Les déformations du signal sinusoïdal pour les fréquences de découpage plus faibles génèrent une augmentation des pertes dans la machine électrique, voire une perte de contrôle du système.
Afin de pouvoir opérer à des fréquences de découpage élevées, une solution pourrait être de changer de microprocesseur pour en utiliser un plus performant, capable d’exécuter tous les calculs de la commande à une fréquence de 50 kHz. Toutefois, ce remplacement du microprocesseur implique une hausse de coût importante.
La demande de brevet DE102015214839 décrit un procédé de régulation à temps discret d’une machine électrique, dans lequel une fréquence de régulation est réglée séparément de la fréquence de découpage, et dans lequel un modèle d’impulsion est déterminé pour plusieurs pas de temps. Toutefois, cette demande de brevet reste théorique et ne décrit pas la mise en œuvre concrète d’une telle méthode au sein d’un procédé de commande.
L’invention a pour but de commander de manière concrète une machine électrique tout en réduisant les pertes d’une machine électrique, et de manière peu onéreuse. Dans ce but, la présente invention concerne un procédé de commande d’une machine électrique pilotée par un onduleur pourvu de bras de commutation. La commande étant réalisée à une fréquence de découpage. Pour ce procédé, on détermine une fréquence de régulation, et à cette fréquence de régulation, on détermine un vecteur de N rapports cycliques de chaque bras de commutation, puis on réalise un démultiplexage de ce vecteur pour déterminer un rapport cyclique de chaque bras de commutation à la fréquence de découpage. On commande ensuite l’onduleur en appliquant à la fréquence de découpage les rapports cycliques démultiplexés. L’utilisation d’une fréquence de régulation inférieure à la fréquence de découpage permet de réaliser la régulation à une fréquence adaptée sans changer de microprocesseur, et la détermination du vecteur de N rapports cycliques puis l’étape de démultiplexage réalisé à la fréquence de découpage permettent de déterminer concrètement la commande de l’onduleur à fréquence élevée, ce qui permet de réduire les pertes de la machine électrique.
En outre, l’invention concerne un système de commande mettant en œuvre un tel procédé de commande.
L’invention concerne un procédé de commande d’une machine électrique pilotée par un onduleur pourvu d’une pluralité de bras de commutation, ledit procédé de commande étant conçu pour piloter ledit onduleur à une fréquence de découpage. Pour ce procédé, on met en œuvre les étapes suivantes : On détermine une fréquence de régulation de telle sorte que ladite fréquence de découpage soit proportionnelle à la fréquence de de régulation, un coefficient de proportionnalité entre ladite fréquence de découpage et ladite fréquence de régulation étant un nombre entier ; On détermine à ladite fréquence de régulation N rapports cycliques de chaque bras de commutation dudit onduleur par une méthode de modulation de largeur d’impulsion, ledit nombre N de rapports cycliques étant égal audit coefficient de proportionnalité ; On réalise un démultiplexage desdits N rapports cycliques déterminés pour déterminer un rapport cyclique de chaque bras de commutation dudit onduleur à ladite fréquence de découpage ; et On commande chaque bras de commutation dudit onduleur en appliquant à ladite fréquence de découpage ledit rapport cyclique déterminé par ledit démultiplexage.
Avantageusement, ledit coefficient de proportionnalité est variable.
Selon un mode de réalisation, on détermine lesdits N rapports cycliques de chaque bras de commutation à partir de consignes de tension.
(1) Préparation du LiMn 0.3 Fe 0.7 PO 4 dopé au bore
Tout d'abord, 7,50 g d'hydroxyde de lithium heptahydraté (LiOH 7H 2 O) ont été ajoutés dans 80 mL d'éthylène glycol de manière stœchiométrique sous agitation pendant 20 min. Ensuite, 4,90 g d'acide phosphorique (H 3 PO 4 ) et 0,27 g d'acide borique (H 3 BO 3 ) (rapport molaire de P : B = 92 8) ont été dissous dans la solution décrite ci-dessus de manière stœchiométrique sous agitation magnétique. Ensuite, 9,73 g de sulfate ferreux et 2,27 g de sulfate de manganèse (Mn : Fe = 0,3: 0,7) ont été ajoutés dans la solution pour former une suspension vert foncé. Enfin, le mélange obtenu a été transféré dans un autoclave pour une réaction solvothermique à 180ºC pendant 4 heures. Après une centrifugation à 80ºC, un lavage et un séchage pendant 12 h, du LiMn 0.3 Fe 0.7 PO 4 dopé au bore pur a été produit.
Les étapes spécifiques étaient les mêmes que dans l'exemple 1. À ce stade, dans diverses régions des particules de lithium manganèse fer phosphate de l'intérieur vers l'extérieur, la quantité maximale de dopage du bore était de 2,5 % et la quantité minimale de dopage était de 0,01 %.
La seule différence par rapport à l'exemple 1 réside en ce que le rapport molaire P : B à l'étape (1) était de 92 : 8, et le rapport molaire de la quantité de dopage totale de bore à l'élément phosphore total dans le matériau de cathode finalement obtenu était de 4 : 96.
7,5 g d'hydroxyde de lithium heptahydraté (LiOH 7H 2 O), 4,90 g d'acide phosphorique (H 3 PO 4 ), 0,14 g de trioxyde de bore (B 2 O 3 ) (rapport molaire de P : B = 96 : 4), 9,73 g de sulfate ferreux heptahydraté, 2,27 g de sulfate de manganèse (Mn: Fe = 0,3 : 0,7) et 4 % en poids de glucose ont été mélangés de manière stœchiométrique et uniforme, et 10 mL d'éthanol ont été ajoutés pour obtenir un mélange ; le mélange a été broyé par billes à une vitesse de rotation de 300 t/min pendant 7 h, et les matières premières broyées par billes ont été chauffées à 650ºC sous protection d'atmosphère d'azote pour une calcination afin d'obtenir du LiMn 0,3 Fe 0,7 PO 4 dopé au bore.
Le matériau de cathode en particules de lithium manganèse fer phosphate fourni dans les exemples ci-dessus et les exemples comparatifs a été utilisé et assemblé dans des batteries de la manière suivante.
Préparation de plaque de cathode : le matériau de cathode préparé ci-dessus, du noir conducteur et du fluorure de polyvinylidène respectivement pesés à un rapport massique de 8: 1: 1 ont été mélangés avec une quantité appropriée de N-méthylpyrrolidone ; puis le mélange a été homogénéisé avec un homogénéisateur ultrafin pendant 25 min pour obtenir une suspension de matériau de cathode mélangé ; la suspension de matériau de cathode a ensuite été appliquée en revêtement de manière uniforme sur une feuille d'aluminium (d'une épaisseur de 170 μm) par un séchoir à application en revêtement automatique ; la feuille d'aluminium appliquée en revêtement a été placée dans un four à vide pour séchage pendant 10 h, puis retirée et découpée pour former une plaque d'électrode de matériau de cathode, qui a ensuite été pressée par une presse à comprimer électrique.
Le générateur 418 est par exemple activé par le signal ENABLE. Par exemple, le générateur 418 comprend une porte NON ET 502 recevant sur une de ses entrées le signal ENABLE, et sur l’autre entrée le signal d’horloge interne CK_I généré par le générateur 418. La sortie de la porte NON ET 502 est par exemple couplée à une chaîne d’inverseurs 504, six inverseurs 504 se trouvant dans la chaîne dans l’exemple de la . Une sortie de l’inverseur final de la chaîne est couplée à une entrée d’un multiplexeur 506. Une autre entrée du multiplexeur 506 est couplée à un nœud intermédiaire dans la chaîne d’inverseurs, qui dans l’exemple de la est le nœud au niveau de la sortie du deuxième inverseur 504 de la chaîne. Une sortie du multiplexeur 506 fournit le signal d’horloge interne CK_I. Dans certains modes de réalisation, une autre version CK_I’ du signal d’horloge interne est fournie par un dispositif de décalage de niveau (LS) 508 couplé à la sortie du multiplexeur 506. Par exemple, bien que cela ne soit pas illustré en , le circuit de commande de pompe de charge 410 reçoit le signal d’horloge CK_I’ comportant des impulsions à niveau haut à une tension supérieure à celle du signal CK_I.
Bien que la illustre un exemple dans lequel le générateur d’horloge variable 418 peut générer une horloge ayant l’une de deux fréquences différentes, il sera clair pour la personne du métier qu’on pourrait prévoir plus de deux fréquences en ajoutant des inverseurs et des prises additionnelles couplées à d’autres entrées du multiplexeur 506. En outre, on pourrait utiliser un autre type d’oscillateur en anneau, comme un oscillateur basé sur des inverseurs appauvris.
La représente schématiquement les détecteurs de marge 404 et le circuit de prétraitement 406 du circuit 400 de la plus en détail selon un exemple de réalisation.
Les détecteurs de marge 404 comprennent par exemple un ou plusieurs modules de retard 602. Dans l’exemple de la , il y a P+1 modules de retard (DELAY MODULE VT_0 à DELAY MODULE VT_P), chaque module étant adapté à un type structurel de transistor différent, et par exemple à des transistors ayant différentes variantes de tension de seuil VT_0 à VT_P. Comme on va le décrire plus en détail ci-après, chaque module de retard 602 comprend des éléments logiques mis en œuvre par des transistors du type structurel correspondant, et comportant un puits N piloté par la tension de polarisation VNW’, ou un puits P piloté par la tension de polarisation VPW’.
Chaque module de retard 602 reçoit par exemple un signal d’horloge correspondant CK_0 à CK_P, correspondant au signal d’horloge locale CK de l’îlot, propagé par un contrôleur d’horloge sur la puce (OCC0, OCCP) 604 correspondant. Les contrôleurs d’horloge sur la puce 604 sont par exemple activés par un signal START, et par exemple propagent seulement un certain nombre de fronts du signal d’horloge locale CK vers les modules de retard 602 afin d’éviter une consommation non nécessaire. Par exemple, les contrôleurs d’horloge sur la puce sont agencés pour propager deux fronts d’horloge. Une fois que le nombre approprié de fronts a été propagé par chaque OCC, celui-ci active par exemple un signal OCC_END.
Chaque module de retard 602 comprend par exemple une pluralité de cellules de retard en série, ces cellules de retard fournissant des sorties avec des retards différents par rapport au signal d’horloge d’entrée CK_0 à CK_P, et ces sorties provenant de chaque module de retard 602 sont couplées à un ensemble correspondant de dispositifs de surveillance de marge (SMs) 606. Les ensembles de dispositifs de surveillance de marge 606 génèrent des signaux de sortie OP_0 à OP_P respectivement, qui sont par exemple fournis au circuit de prétraitement 406, et en particulier à des entrées correspondantes d’un multiplexeur/sélecteur (MUX) 608. Des sorties du multiplexeur/sélecteur 608 sont couplées à un circuit de détection (DETECTION CIRCUIT) 610, qui par exemple réalise un moyennage et/ou une détection de minimum et de maximum et/ou d’autres traitements pour indiquer par exemple à la boucle de commande 408 de la quelles actions doivent être effectuées pour ajuster le fonctionnement. Cela permet une mesure plus fine en utilisant des données provenant de multiples instances de paires module de retard/dispositif de surveillance de marge 602, 606, qui sont par exemple placées à différents emplacements dans les îlots 302, 304. Par exemple, ces paires module de retard/dispositif de surveillance de marge 602, 606 sont agencées pour capturer des gradients de procédé, c’est-à-dire des variations locales, et des variations dépendant de l’emplacement des conditions de fonctionnement, à savoir des conditions de température et de tension.
Le signal SLACK_SEL[] est par exemple fourni aux modules à retard 602, aux dispositifs de surveillance de marge 606 et au multiplexeur 608 dans un but de configuration des détecteurs de marge 404. Ce signal de sélection active par exemple une sélection de l’une des valeurs de retard dans les modules de retard 602, une sélection d’un ou plusieurs signaux de sortie des dispositifs de surveillance 606 et une sélection d’une ou plusieurs des entrées du multiplexeur 608.
Bien que dans le mode de réalisation de la toutes les chaînes de blocs 604, 602 et 606 soient pilotées par un même signal d’horloge CK, correspondant par exemple au signal d’horloge d’un îlot, dans des variantes de réalisation on pourrait utiliser des signaux d’horloge différents pour piloter des chaînes de blocs 604, 602 et 606 différentes. Par exemple, ces différents signaux d’horloge pourraient correspondre à des signaux d’horloge d’îlots différents, ou des signaux d’horloge de domaines d’horloge différents dans un même îlot. À titre d’exemple, le contrôleur d’horloge OCC0 et le module de retard 602 et les dispositifs de surveillance de marge 606 associés, pourraient être pilotés par un premier signal d’horloge CK1 à une première fréquence, et le contrôleur d’horloge OCCP et le module de retard 602 et les dispositifs de surveillance de marge 606 associés pourraient être pilotés par un deuxième signal d’horloge CK2 à une deuxième fréquence différente de la première fréquence. Il n’y a pas de limitation sur le nombre de signaux d’horloge différents et de fréquences différentes qui pourraient être utilisés simultanément parmi les détecteurs de marge 404.
La représente schématiquement le module de retard 602 recevant l’horloge CK_0, et l’ensemble correspondant de dispositifs de surveillance de marge 606 de la plus en détail selon un exemple de réalisation. Les autres modules de retard 602 sont par exemple mis en œuvre par des circuits similaires.
Le module de retard 602 comprend par exemple une bascule 702 ayant son entrée de donnée reliée à la tension d’alimentation VDDC de l’îlot, et son entrée d’horloge recevant le signal d’horloge CK_0. Cela permet par exemple de lancer une opération de mesure sur un premier front montant du signal d’horloge CK_0. La bascule 702 reçoit aussi par exemple un signal de réinitialisation RESET sur son entrée de réinitialisation, ce signal de réinitialisation étant par exemple activé afin de placer la bascule 702 dans un état donné au début du processus de mesure.
Le module de retard 602 comprend aussi par exemple des circuits de retard 703_0 à 703_n, qui dans l’exemple de la sont couplés en série afin de propager un front montant généré par la bascule 702 en réponse à un front montant du signal d’horloge CK_0. La sortie Co de la bascule 702 correspond par exemple à un premier front montant du signal d’horloge CK_0, pendant que le signal de réinitialisation n’est pas activé, retardé par le retard de la bascule 702. Les circuits de retard 703_0 à 703_n ensemble assurent un retard par rapport au signal d’horloge locale CK_0 supérieur ou égal à celui du chemin de transmission le plus long de l’îlot. Le chemin de transmission à surveiller est sélectionné par un sélecteur 709 en fonction du signal de sélection SLACK_SEL[].
Les circuits de retard 703_0 à 703_n sont par exemple des cellules de référence qui sont représentatives du comportement d’autres circuits de l’îlot, et fournissent ainsi une indication des délais de propagation qui seront subis par les chemins de données effectifs dans le circuit.
Par exemple, chacun des circuits de retard 703_0 à 703_n d’un module de retard 602 donné est mis en œuvre par le même circuit, en utilisant le même type structurel de transistor comme décrit précédemment.
La illustre aussi un exemple du circuit de retard 703_0, les autres circuits de retard ayant par exemple la même structure. Dans l’exemple de la , le circuit de retard 703_0 comprend la connexion en série d’une porte NON OU 704, d’un inverseur (INV) 705, d’une porte NON ET 706 ayant l’une de ses entrées (i1) reliée au rail d’alimentation VDDC et son autre entrée (i2) couplée à la sortie de l’inverseur 705, et d’un autre inverseur (INV) 707 fournissant un signal de sortie OUT1 du circuit de retard 703_0. La porte NON OU 704 reçoit par exemple sur l’une de ses entrées (i1) le signal SLACK_SEL[0] destiné au circuit de retard 703_0, et sur l’autre de ses entrées (i2) le signal d’entrée IN du circuit de retard 703_0. Pour le circuit 703_0, le signal d’entrée IN est la sortie de la bascule 702, mais pour les autres circuits de retard, c’est la sortie du circuit de retard précédent. Pour le circuit de retard 703_0 et les autres circuits de retard excepté le dernier circuit 703_n, la sortie OUT1 de l’inverseur 707 est par exemple couplée à l’entrée du circuit de retard suivant dans la série.
Le circuit de retard 703_0 comprend aussi par exemple une porte NON ET 708 recevant sur l’une de ses entrées (i1) le signal SLACK_SEL[0] et sur l’autre de ses entrées (i2) le signal d’entrée IN du circuit de retard 703_0. Une sortie OUT2 de la porte NON ET 708 est par exemple couplée, par l’intermédiaire d’un sélecteur (MUX) 709 du module de retard 602, aux dispositifs de surveillance de marge 606. Dans un mode de réalisation, le sélecteur 709 est mis en œuvre par un multiplexeur. En outre, on pourrait utiliser une combinaison quelconque de portes logiques dans chaque circuit de retard 703_0 à 703_n, en fonction du retard souhaité de chaque circuit de retard, et des types de cellules logiques qui peuvent représenter les éléments de circuits typiques dans le reste de l’îlot.
Les puits des transistors (non illustrés en ) formant les portes logiques de chaque circuit de retard 703_0 à 703_n sont par exemple polarisées par les tensions VNW’ et VPW’, comme cela a été indiqué précédemment.
Les commutateurs 806, 808 et 810 sont par exemple contrôlés respectivement par des signaux de commande SW1DN, SW1UP et SW2.
Dans l’exemple de la , la pompe de charge de puits P 414 comprend par exemple un condensateur 902 couplé entre des nœuds 903 et 904, le nœud 903 étant couplé au rail VSSIO par l’intermédiaire d’un commutateur 906 et au rail VDDIO par l’intermédiaire d’un commutateur 908, et le nœud 904 étant couplé au rail VSSIO par l’intermédiaire d’un commutateur 909, et à la sortie 912 de la pompe de charge 414 par l’intermédiaire d’un commutateur 910. Le condensateur 902 et les commutateurs sont par exemple dimensionnés en fonction de la capacité et de la fuite du PWELL, cette capacité et cette fuite étant représentées par une diode 914.
Les commutateurs 906, 908, 909 et 910 sont par exemple commandés respectivement par des signaux de commande SW1DN, SW1UP, SW1 et SW2.
Dans un mode de réalisation, les condensateurs 802 et 902 des figures 8 et 9 ont des capacités égales à environ 1/300 de la capacité du puits correspondant. Ce rapport est par exemple choisi en fonction de la fuite du puits, de la température de fonctionnement maximum (plus la température est élevée, plus la fuite est élevée, et plus la valeur de capacité doit être élevée), de la fréquence de commutation (plus la fréquence de commutation est élevée, plus la valeur de capacité doit être faible), et aussi en fonction de la tension maximum à fournir (plus la valeur absolue de la tension de puits maximum est proche de la tension VDDIO, plus la valeur de la capacité doit être élevée). Le rapport peut aussi être décidé en fonction d’un temps d’établissement ciblé de la tension de puits, et de la surface disponible. Par exemple, en supposant une capacité de puits d’environ 0,3 nF, les condensateurs 802, 902 ont par exemple des capacités d’environ 1 pF.
En fonctionnement, le circuit de commande de pompe de charge 410 commande par exemple les commutateurs des pompes de charge 412, 414 en utilisant des cycles à trois phases, la première phase PHASE1 étant destinée à charger le condensateur 802/902, la deuxième phase PHASE2 étant destinée à transférer la charge du condensateur 802/902 vers le puits correspondant, et la troisième phase PHASE3 étant une phase de repos entre les commutations. Par exemple, la fréquence de commutation est dans une plage de 1 à 50 MHz. Dans un mode de réalisation, les commutateurs sont commandés de façon à augmenter la valeur absolue de la tension de polarisation correspondante (CP-NW UP, CP-PW UP), diminuer la valeur absolue de la tension de polarisation correspondante (CP-NW DN, CP-PW DN), ou maintenir le niveau courant (SKIP), en activant (ON) et en désactivant (OFF) les signaux pendant les trois phases comme défini dans le tableau suivant :
Opération Signal PHASE1 PHASE2 PHASE3 CP-NW UP SW1UP SW1DN SW2 ON OFF OFF OFF OFF ON OFF ON OFF CP-NW DN SW1UP SW1DN SW2 OFF ON OFF OFF OFF ON OFF ON OFF CP-NW SKIP SW1UP SW1DN SW2 OFF ON OFF OFF ON OFF OFF ON OFF CP-PW UP SW1UP SW1DN SW1 SW2 ON OFF ON OFF OFF ON OFF ON OFF ON ON OFF CP-PW DN SW1UP SW1DN SW1 SW2 OFF ON ON OFF OFF ON OFF ON OFF ON ON OFF CP-PW SKIP SW1UP SW1DN SW1 SW2 OFF ON ON OFF OFF ON ON OFF OFF ON ON OFF