INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
La illustre un dispositif après une étape 600 de remplissage du volume de l’ouverture gravée à l’étape 500, avec le matériau diélectrique BLMN2, et un retrait d’un excès de matériau diélectrique aplani au niveau dudit niveau de métal M1 de la partie d’interconnexion.
Ainsi, on a formé un bloc monolithique de matériau diélectrique BLMN.
Ce bloc monolithique de matériau diélectrique BLMN occupe le volume situé verticalement depuis l’un des niveaux de métaux (par exemple depuis le premier niveau de métal M1) de la partie d’interconnexion BE, entre la face avant FA du substrat SUB et le niveau de métal M6 du composant passif LHQ, jusqu’à la deuxième profondeur P2 du substrat.
La illustre un dispositif après une étape 700 à laquelle tous les niveaux de métaux subséquents, jusqu’au niveau de métal M6 comportant le composant passif LHQ, ont été formés.
Le composant passif LHQ est tel que décrit précédemment en relation avec la .
L’alternative décrite en relation avec les figures 5 à 7 présente en particulier l’avantage de graver une hauteur h2 plus petite, et donc mise en œuvre dans une durée moins longue.
Cette étape est suivie d’une première étape D1 de détermination de la consommation d’huile seule, puis une deuxième étape A2 de chargement en cendres du filtre à particules, suivie d’une première étape B1 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres.
Une première étape C1 de détermination de la quantité de suies accumulées par rapport au débit volumique des gaz d’échappement (dP/Qv) est réalisée suivie d’une deuxième étape B2 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres.
Une troisième étape A3 de chargement en cendres du filtre à particules est suivie d’une deuxième étape D2 de détermination de la consommation d’huile seule, puis d’une quatrième étape A4 de chargement en cendres du filtre à particules.
Les étapes se répètent jusqu’à ce qu’un niveau d’encrassement désiré du filtre soit atteint.
Une troisième étape B3 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres est réalisée suivie d’une deuxième étape C2 de détermination de la quantité de suies accumulées par rapport au débit volumique des gaz d’échappement (dP/Qv), puis d’une quatrième étape B4 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres.
Une cinquième étape A5 de chargement en cendres du filtre à particules est suivie d’une troisième étape D3 de détermination de la consommation d’huile seule, puis d’une sixième étape A6 de chargement en cendres du filtre à particules.
Une cinquième étape B5 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres est réalisée suivie d’une troisième étape C3 de détermination de la quantité de suies accumulées par rapport au débit volumique des gaz d’échappement (dP/Qv), puis d’une sixième étape B6 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres.
Une septième étape A7 de chargement en cendres du filtre à particules est suivie d’une quatrième étape D4 de détermination de la consommation d’huile seule, puis d’une huitième étape A8 de chargement en cendres du filtre à particules.
Enfin, une septième étape B7 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres est réalisée suivie d’une quatrième étape C4 de détermination de la quantité de suies accumulées par rapport au débit volumique des gaz d’échappement (dP/Qv), puis d’une huitième étape B8 de détermination de la consommation d’huile et du taux d’encrassement du filtre en cendres.
Le nombre d’étapes dépend du niveau d’encrassement du filtre atteint. Il est variable. Le procédé d’encrassement est arrêté lorsqu’un niveau d’encrassement du filtre est atteint.
Dispositif de mesure sur coussins d'air Domaine Technique de l'invention L’invention concerne un dispositif de mesure destiné à être fixé à un moyeu de roue d'un véhicule automobile. L’invention porte aussi sur un banc d'essais comprenant un tel dispositif de mesure. L’invention porte encore sur un procédé d'installation et un procédé de désinstallation d'un tel dispositif de mesure.
Etat de la technique antérieure Pour caractériser les performances d'un véhicule automobile, on connaît des bancs d'essais équipés de dispositifs de mesure destinés à être fixés à un moyeu de roue du véhicule. Ces bancs d'essais permettent de réaliser des mesures de manière très reproductible, et sans utiliser le véhicule dans un environnement extérieur. Chaque dispositif de mesure comprend généralement un châssis reposant sur le sol et supportant un moyen de fixation destiné à être fixé à un moyeu de roue du véhicule. Chaque dispositif peut en outre comprendre un moyen de génération d'un couple résistif tel qu'un moteur électrique, et un capteur tel qu'un capteur dynamométrique. Le moyen de fixation est généralement supporté par le châssis selon une liaison en rotation autour de l'axe de rotation du moyeu de roue. Ledit capteur dynamométrique est configuré pour mesurer un couple transmis entre le moyeu de roue et le moyen de génération d'un couple résistif. Pour caractériser les performances d'un véhicule, on accouple un tel dispositif de mesure avec chaque moyeu de roue motrice du véhicule.
Pour installer un véhicule sur un tel banc d'essais, on procède généralement de la manière suivante. Tout d'abord on apporte le véhicule équipé de ses roues dans une chambre d'essai. Ensuite on surélève le véhicule avec un moyen de levage de sorte à ce qu'il ne repose plus sur le sol par l'intermédiaire de ses roues. Ensuite, on enlève les roues motrices du véhicule de manière à accéder aux moyeux de roue motrices. Ensuite, on accouple le moyen de fixation d'un dispositif de mesure à chaque moyeu de roue motrice. Pour ce faire on utilise généralement les trous de fixation du moyeu de roue prévus pour fixer la roue du véhicule. On fait passer des vis de fixation dans chacun des trous de fixation du moyeu de roue et dans des trous de fixation prévus dans le moyen de fixation à cet effet. Les vis de fixation sont ensuite serrées de manière à fixer fermement chaque moyeu de roue motrice à un moyen de fixation d'un dispositif de mesure. Une fois les moyeux de roue motrice fixés aux moyens de fixation, on retire progressivement le moyen de levage de sorte à faire reposer le poids du véhicule, ou au moins le poids d'un essieu du véhicule, sur les dispositifs de mesure. Le véhicule est ainsi porté par l'intermédiaire de ses moyeux de roues, ce qui permet d'obtenir des conditions d'essais fortement représentatives des conditions réelles d'utilisation du véhicule.
L'opération d'accouplement d'un moyeu de roue avec le moyen de fixation est une opération longue et complexe. En effet, si les trous de fixation du moyeu de roue et du moyen de fixation correspondant ne sont pas bien alignés, on ne parvient pas à insérer la vis de fixation et/ou on risque d'endommager le moyeu de roue et/ou le moyen de fixation. De plus, lorsque cette opération est mal exécutée l'ensemble formé par le véhicule et le dispositif de mesure peut comprendre des contraintes résiduelles et/ou des défauts d'alignement géométrique qui faussent les mesures effectuées. L'opération d'accouplement requiert ainsi des déplacements horizontaux des dispositifs de mesure combinés avec des déplacements verticaux du véhicule. Des masses importantes doivent ainsi être déplacés avec une grande précision.
Pour positionner un dispositif de mesure relativement à un véhicule, il est connu de monter le dispositif de mesure sur des rails de guidages. Les rails de guidages sont configurés pour déplacer le dispositif de mesure horizontalement, soit selon un axe longitudinal, soit selon un axe transversal du véhicule. L'utilisation de rails de guidage requiert cependant une infrastructure lourde. De plus, le dispositif de mesure monté sur rails de guidage possède une mobilité limitée. Notamment, le dispositif de mesure ne peut pas être déplacé entre différentes chambres d'essais. La publication EP3325937A1 divulgue par exemple un tel dispositif de mesure.
On connaît également un dispositif de mesure monté sur roulettes. Un tel dispositif de mesure peut être déplacé manuellement sur un sol plat, puis stabilisé avec des pieds de stabilisation amovibles. La publication US8505374B1 divulgue par exemple un tel dispositif de mesure.
Les trois dimensions sécurité SEC, privilège PRIV, et compartimentation CID permettent d’isoler certaines ressources RES pour des raisons de sûreté ou de sécurité.
Pour accéder aux ressources RES, des règles sont définies en fonction de « droits d’accès » correspondant à un triplet sécurité SEC, privilège PRIV, compartimentation CID, pour chaque ressource RES.
Les dispositifs maîtres du domaine CPU_DMN1, c’est-à-dire par exemple le microprocesseur CPU1, sont aptes à engager une transaction avec les dispositifs esclaves du domaine CPU_DMN1, c’est-à-dire les ressources RES.
Une transaction a par exemple les mêmes droits d’accès sécurité SEC, privilège PRIV, compartimentation CID que le dispositif maître qui l’a générée.
Les transactions sont communiquées sur un bus de circuit intégré (non-représenté), usuellement un bus du type « AHB » (pour « Advanced High-performance Bus » en anglais), et, d’un point de vue plus global, via un réseau d’interconnexion du système sur puce SOC.
Le système d’isolation des ressources RIF est configuré pour mettre en œuvre une isolation des ressources en fonction des droits d’accès de sécurité SEC, NSEC, de privilège PRIV, NPRIV, et de compartimentation CID de chaque ressource PRPH, MEM, RIF_AW. Le système d’isolation des ressources RIF est notamment capable de détecter une violation desdits droits d’accès par des transactions arrivant auxdites ressources.
Le système d’isolation des ressources RIF comporte à cet égard un module de filtrage RIS pour chaque ressource PRPH, MEM, ainsi que par exemple notamment une unité de gestion d’accès illégaux IAC et une unité de gestion d’interruptions IRQ.
Le module de filtrage RIS peut par exemple être réalisé par un circuit dédié, situé entre la ressource PRPH, MEM respectif et le réseau d’interconnexion ou le bus « AHB », ou bien de façon intégrée à la ressource RIF_AW, cette dernière pouvant alors être qualifiée « consciente de l’isolation des ressources ».
Le système d’isolation des ressources RIF n’est pas exclusivement dédié à un domaine de microprocesseur CPU_DMN1, et, dans le cas où le système sur puce SOC comporte plusieurs domaines, le système d’isolation des ressources RIF est commun auxdits plusieurs domaines et permet notamment de mettre en œuvre l’isolation des ressources entre domaines respectifs.
On se réfère aux figures 2 et 3, illustrant des exemples ou le système sur puce SOC, tel que décrit en relation avec la , comporte le premier domaine de microprocesseur CPU_DMN1 et en outre au moins un deuxième domaine de microprocesseur CPU_DMN2. On pourra qualifier de « multi-cœurs » ces cas de systèmes sur puce SOC comportant plusieurs microprocesseurs CPU1, CPU2.
Les ressources dudit premier domaine de microprocesseur CPU_DMN1 et dudit au moins un deuxième domaine de microprocesseur CPU_DMN2 peuvent avoir des droits d’accès de compartimentation CID1, CID2, respectifs pour chaque domaine.
Le cas de la correspond à une architecture multi-cœurs « asymétrique » dans laquelle le deuxième microprocesseur CPU2 n’est prévu que pour fournir des services non-privilégié (NPRIV), dans les environnements non-sécurisé SRV ou sécurisé SSRV. Alternativement, l’asymétrie peut venir du fait que le deuxième microprocesseur CPU2 ne serait prévu que pour fournir des services non-sécurisés (NSEC), selon des états non-privilégié ou privilégié.
En conséquence, le premier microprocesseur CPU1 a une capacité d’isolation supérieure au deuxième microprocesseur CPU2, et le premier microprocesseur CPU1, ainsi que le premier domaine CPU_DMN1, sont qualifiés « de confiance » TDCID.
Le cas de la correspond quant à lui à une architecture multi-cœurs « symétrique » dans laquelle le deuxième microprocesseur CPU2 est de configuration sensiblement identique à celle du premier microprocesseur CUP1, en particulier en ce qui concerne la configuration des environnements sécurisé/non-sécurisé et cumulativement des état privilégié/non-privilégié.
Par exemple, la description faite jusqu’ici en relation avec les figures 1 à 3 des systèmes d’isolation des ressources RIF peut correspondre à la technique d’isolation des ressources décrite dans la publication FR 3103586 A1 (28/05/2021) à laquelle l’homme du métier pourra se référer à toute fin utile.
En outre, dans chacun des cas des figures 1 à 3, le module de filtrage RIS de chaque ressource est avantageusement configuré, en cas de violation d’au moins un droit d’accès de la ressource par une transaction, pour générer un premier signal d’erreur ILAC_SEC, ILAC_PRIV, ILAC_CID représentatif du droit d’accès violé de la ressource, et un deuxième signal d’erreur ILAC_TRS_SEC, ILAC_TRS_CID ( ) représentatif d’au moins un droit d’accès de cette transaction TRS_SEC, TRS_CID ( ).
Mais cette alternative présente l’inconvénient, par rapport au procédé décrit en relation avec les figures 1 à 4, que le substrat SUB pourra endurer des étapes de recuit postérieurement à la formation du bloc monolithique diélectrique BLMN, lors de la formation de la partie d’interconnexion BE.
Cela étant, les recuits de la partie d’interconnexion BE sont typiquement moins importants que ceux de la partie semiconductrice FE.
Ils engendrent également une moins grande réduction de la résistivité du substrat en surface.
Dans une troisième alternative, la gravure pour former le bloc monolithique diélectrique BLMN peut être faite avant la formation des transistors TB, TM, par exemple au moment où sont faites les tranchées d’isolation peu profondes STI.
La illustre schématiquement le circuit intégré CI obtenu par les procédés décrit précédemment en relation avec les figures 1 à 4 et 5 à 7.
Le circuit intégré CI comporte en particulier la structure diélectrique BLMN alignée verticalement avec la position dudit composant passif LHQ, et s’étendant verticalement dans le substrat SUB depuis la face avant FA jusqu’à une deuxième profondeur P2 supérieure à la première profondeur P1.
La montre en outre, en partie droite, un graphique représentant la résistivité R de deux exemples de substrat SUB125, SUB1k, en ohms-centimètres « ohm*cm », en fonction de la profondeur P dans le substrat, en micromètre « µm ».
Les deux exemples de substrat SUB125, SUB1k correspondent à des substrats ayant des résistivités nominales, c’est-à-dire sommairement la résistivité en tout point du substrat avant les phases de recuit, respectives de 125 ohm*cm pour un substrat de « moyenne résistivité » SUB125, et de 1000 ohm*cm pour un substrat de « haute résistivité » SUB1k.
En pratique, après les phases de recuits, la résistivité R des substrats SUB125, SUB1k augmente en s’enfonçant verticalement dans la profondeur P, d’une manière avantageuse par rapport à la résistivité au niveau de la face avant FA, dès sensiblement 1 µm, voire dès 0,5 µm.
L’axe de la profondeur P est aligné sur le schéma du circuit intégré CI, en particulier au point d’origine P=0 µm au niveau de la face avant FA du substrat SUB.
La première profondeur P1 des structures d’isolation latérales STI peut être de l’ordre de quelques dixièmes de micromètres, par exemple 0,3 µm, ou entre 0,1 µm et 0,5 µm.
A la première profondeur P1, -la résistivité du substrat de moyenne résistivité SUB125 est par exemple de 20 à 25 ohm*cm ; et -la résistivité du substrat de haute résistivités SUB1k est par exemple de 50 ohm*cm.
La deuxième profondeur P2 est plus grande que la première profondeur P1. Cette deuxième profondeur P2 est avantageusement choisie de sorte que la résistivité du substrat semiconducteur SUB au niveau de la deuxième profondeur P2 soit au moins deux fois plus grande que la résistivité du substrat au niveau de la face avant FA, pour « P=0 ».
A une deuxième profondeur P2 de 1 µm, -la résistivité du substrat SUB125 peut par exemple être de l’ordre de 40 ohm*cm ; et -la résistivité du substrat de haute résistivités SUB1k est par exemple de 250 ohm*cm.
Ainsi, en gravant le silicium du substrat SUB dans la profondeur, la résistivité vue par le composant passif LHQ, en particulier un élément inductif, est plus élevée et les fuites sont plus faibles, de sorte que le facteur de qualité du composant passif a été augmenté.
Dispositif microélectronique à tenue en tension verticale améliorée La présente invention concerne le domaine des dispositifs microélectroniques, notamment les composants à base de GaN épitaxié sur silicium. Elle trouve par exemple pour application particulièrement avantageuse le domaine de l’électronique de puissance.
Le premier circuit logique LOG (SEC) est configuré selon la table de vérité de la , c’est-à-dire de manière à générer en sortie OUTPT le signal d’erreur ILAC_SEC à une première valeur, par exemple « 1 », lorsque les entrées INPT communiquent qu’une transaction TRS_SEC de niveau non-sécurisé NS est parvenue à la ressource RES_SEC de niveau sécurisé S.
En outre, lorsque la ressource RES est une mémoire MEM, le signal d’erreur ILAC_SEC est généré à la première valeur « 1 », lorsque les entrées INPT communiquent qu’une transaction TRS_SEC de niveau sécurisé S est parvenue à la ressource RES_SEC de niveau non-sécurisé NS.
Le signal d’erreur ILAC_SEC n’est pas généré, ou bien est généré à une deuxième valeur, par exemple « 0 », dans les autres cas possibles sur les valeurs d’entrée INPT.
Le module de filtrage RIS comporte un deuxième circuit logique LOG (PRIV), configuré pour générer le premier signal d’erreur relatif au droit d’accès de privilège ILAC_PRIV, de manière conditionnée par la valeur du droit d’accès de privilège de la ressource RES_PRIV et par la valeur du droit d’accès de privilège de la transaction TRS_PRIV.
On se réfère à la pour décrire les opérations logiques du deuxième circuit logique LOG (PRIV).
Les droits d’accès de privilège de la ressource RES_PRIV et de la transaction TRS_PRIV peuvent avoir une valeur P représentative du niveau privilégié, ou une valeur NP représentative du niveau non-privilégié NS. Cette valeur est par exemple codée sur 1 bit.
Le deuxième circuit logique LOG (PRIV) est configuré selon la table de vérité de la , c’est-à-dire de manière à générer en sortie OUTPT le signal d’erreur ILAC_PRIV à la première valeur « 1 », lorsque les entrées INPT communiquent qu’une transaction TRS_SEC de niveau non-sécurisé NS est parvenue à la ressource RES_SEC de niveau sécurisé S.
Le signal d’erreur ILAC_SEC n’est pas généré, ou bien est généré à la deuxième valeur « 0 », dans les autres cas possibles sur les valeurs d’entrée INPT.
Le module de filtrage RIS comporte un troisième circuit logique LOG (CID), configuré pour générer le premier signal d’erreur relatif à une violation de la compartimentation ILAC_CID, de manière conditionnée par l’identifiant de compartimentation de la ressource RES_CID et par l’identifiant de compartimentation de la transaction TRS_CID.
On se réfère à la pour décrire les opérations logiques du troisième circuit logique LOG (CID).
Le deuxième circuit logique LOG (CID) est configuré selon la table de vérité de la , c’est-à-dire de manière à générer en sortie OUTPT le signal d’erreur ILAC_CID à la première valeur « 1 », lorsque les entrées INPT communiquent que l’identifiant de compartiment de la transaction TRS_CID n’est pas le même que celui de la ressource « !=RES_CID ».
Le signal d’erreur ILAC_CID n’est pas généré, ou bien est généré à la deuxième valeur « 0 », lorsque l’identifiant de compartiment de la transaction TRS_CID est le même que celui de la ressource « ==RES_CID ».
Le module de filtrage RIS est en outre configuré pour transférer la valeur S, ou NS, du droit d’accès de sécurité de la transaction TRS_SEC pour fournir le deuxième signal d’erreur ILAC_TRS_SEC.
Par exemple, le deuxième signal d’erreur TRS_SEC, TRS_CID peut être représentatif d’au moins un droit d’accès autre que ledit droit d’accès violé de la ressource ILAC_SEC, ILAC_PRIV, ILAC_CID. Par exemple, le deuxième signal d’erreur ILAC_TRS_SEC est avantageusement représentatif au moins du droit d’accès de sécurité de la transaction TRS_SEC. Par exemple, le deuxième signal d’erreur ILAC_TRS_CID peut également être représentatif du droit d’accès de compartimentation de la transaction TRS_CID. Par exemple, on pourra considérer que « le deuxième signal d’erreur » contient à la fois le signal d’erreur ILAC_TRS_SEC représentatif du droit d’accès de sécurité de la transaction TRS_SEC et le signal d’erreur ILAC_TRS_CID représentatif du droit d’accès de compartimentation de la transaction TRS_CID.
Le mécanisme mis en œuvre par le module de filtrage RIS sera décrit plus en détail ci-après en relation avec la et les figures 5A-5C.
Les signaux d’erreur ILAC_SEC, ILAC_PRIV, ILAC_CID, ILAC_TRS_SEC, ILAC_TRS_CID peuvent être communiqués à l’unité de gestion d’accès illégaux IAC.
A partir desdits signaux d’erreur ILAC_SEC, ILAC_PRIV, ILAC_CID, ILAC_TRS_SEC, ILAC_TRS_CID, l’unité de gestion d’accès illégaux IAC est avantageusement configurée pour coder, dans un registre de statuts ILAC_STAT_FLG ( ) accessible en lecture par le microprocesseur CPU1, une information numérique (par exemple sur 3 bits) représentative des cas suivants de violations, pouvant être cumulés : une violation des droits d’accès de sécurité d’une ressource FLG_SEC ; une violation des droits d’accès de privilège d’une ressource d’un environnement sécurisé FLG_PRIV_SEC ; et une violation des droits d’accès de privilège d’une ressource d’un environnement non-sécurisé FLG_PRIV_NSEC ( ).
En outre, en fonction du ou des cas détecté(s) de violation des droits d’accès FLG_SEC, FLG_PRIV_SEC, FLG_PRIV_NSEC, l’unité de gestion d’accès illégaux IAC est avantageusement configurée pour communiquer, par exemple via l’unité de gestion d’interruptions IRQ, une première interruption IT_NSEC à l’environnement non-sécurisé NSEC du microprocesseur concerné CPU1/CPU2, et/ou une deuxième interruption IT_SEC à l’environnement sécurisé SEC du microprocesseur concerné CPU1/CPU2.
Dans le cas de la , le microprocesseur concerné est le seul microprocesseur CPU1 du système sur puce SOC. Dans le cas de la , le microprocesseur concerné peut être le premier microprocesseur de confiance CPU1. Dans le cas de la , le microprocesseur concerné CPU1/CPU2 peut être celui qui appartient au domaine CPU_DMN1/CPU_DMN2 duquel est issue la transaction ayant causé la violation ou éventuellement au domaine de confiance TDCID.
Ainsi, le système d’isolation des ressources RIF décrit ci-dessus permet avantageusement de directement notifier l’environnement pertinent du microprocesseur concerné, selon la violation de droits d’accès particulière détectée.
En d’autres termes, le système d’isolation des ressources RIF est capable d’élaborer une information d’identification précise et de la communiquer à l’entité maître la mieux qualifiée pour prendre mesure et gérer la violation, et notamment sans avoir systématiquement recours à l’environnement sécurisé à l’état privilégié.
Le mécanisme mis en œuvre par l’unité de gestion d’accès illégaux IAC sera décrit plus en détail ci-après en relation avec la et les figures 7A-7B.
La illustre un exemple de l’un des modules de filtrage RIS dédiés à chaque ressource RES, pour générer les premiers signaux d’erreur ILAC_SEC, ILAC_PRIV, ILAC_CID et les deuxièmes signaux d’erreur ILAC_TRS_SEC, ILAC_TRS_CID.
D’une part, le système d’isolation des ressource RIF est configuré pour fournir au module de filtrage RIS les informations sur les niveaux de droit d’accès de sécurité RES_SEC, de privilège RES_PRIV et de compartimentation RES_CID de la ressource RES respective.
D’autre part, le module de filtrage RIS peut par exemple être connecté entre le bus AHB acheminant les transactions et la ressource RES, de manière à acquérir les informations sur les niveaux de droit d’accès de sécurité TRS_SEC, de privilège TRS_PRIV et de compartimentation TRS_CID des transactions arrivant à cette ressource RES.