Système sur puce (SOC) comportant au moins un dispositif maître (MSTR), au moins une ressource esclave (RES), un bus d’interconnexion (BUS) comportant un canal de notification d’erreur (RREP), et un système d’isolation des ressources (RIF) comportant, pour chaque ressource, un circuit de protection (RISUP) configuré pour bloquer ou transmettre des transactions adressées à la ressource par le bus d’interconnexion (BUS), en fonction de droits d’accès de la ressource et de la transaction, le circuit de protection (RISUP) étant capable de générer un signal de notification (ILAC_BUS) sur le canal de notification d’erreur (RREP) du bus d’interconnexion (BUS) en cas de blocage d’une transaction. Système sur puce (SOC) selon la revendication 1, dans lequel le circuit de protection (RISUP) est configuré pour adresser ledit signal de notification (ILAC_BUS) au dispositif maître (MSTR) à l’origine de ladite transaction bloquée. Système sur puce (SOC) selon l’une des revendications 1 ou 2, dans lequel le système d’isolation des ressources (RIF) comporte, dans un jeu de registres de configuration (CFGREG), pour chaque ressource un emplacement pour contenir une donnée de paramétrage des notifications (ILAC_BUS_CFG), le circuit de protection (RISUP) de chaque ressource étant configuré pour générer ou non ledit signal de notification (ILAC_BUS) en cas de blocage d’une transaction adressée à la ressource, en fonction de la donnée de paramétrage des notifications (ILAC_BUS_CFG) pour cette ressource. Système sur puce (SOC) selon l’une des revendications 1 à 3, comportant un dispositif maître de confiance (TDMSTR), dans lequel le système d’isolation des ressources (RIF) comporte une unité de gestion centrale (IAC) capable de générer un signal d’interruption (ILAC_INTRPT) adressé au dispositif maître de confiance (TDMSTR), en cas de blocage d’une transaction par l’un quelconque dudit au moins un circuit de protection (RISUP). Système sur puce (SOC) selon la revendication 4, dans lequel le système d’isolation des ressources (RIF) comporte, dans un jeu de registres de configuration (CFGREG), pour chaque ressource, un emplacement prévu pour contenir une donnée de paramétrage des interruptions (ILAC_INTRPT_CFG), l’unité de gestion centrale (IAC) étant configurée pour générer ou non ledit signal d’interruption (ILAC_INTRPT) en cas de blocage d’une transaction adressée à une ressource, en fonction de la donnée de paramétrage des interruptions (ILAC_INTRPT_CFG) pour cette ressource. Procédé de gestion de l’isolation de ressources d’un système sur puce (SOC), dans lequel : - le système sur puce (SOC) comprend au moins un dispositif maître (MSTR), au moins une ressource esclave (RES), et un bus d’interconnexion (BUS) comportant un canal de notification d’erreur (RREP) ; et - le procédé comprend, pour chaque ressource, une mise en œuvre d’une protection (RISUP) comprenant un blocage ou une transmission de transactions adressées à la ressource par le bus d’interconnexion (BUS), en fonction de droits d’accès de la ressource et de la transaction, et une génération d’un signal de notification (ILAC_BUS) sur le canal de notification d’erreur (RREP) du bus d’interconnexion (BUS) en cas de blocage d’une transaction. Procédé selon la revendication 6, dans lequel ledit signal de notification (ILAC_BUS) est adressé au dispositif maître (MSTR) à l’origine de ladite transaction bloquée. Procédé selon l’une des revendications 6 ou 7, dans lequel une donnée de paramétrage des notifications (ILAC_BUS_CFG), pour chaque ressource, est contenue dans un jeu de registres de configuration (CFGREG), et ledit signal de notification (ILAC_BUS) est généré ou non en cas de blocage d’une transaction adressée à une ressource, en fonction de la donnée de paramétrage des notifications (ILAC_BUS_CFG) pour cette ressource. Procédé selon l’une des revendications 6 à 8, dans lequel le système sur puce (SOC) comporte un dispositif maître de confiance (TDMSTR), et le procédé comprend une génération d’un signal d’interruption (ILAC_INTRPT) adressé au dispositif maître de confiance (TDMSTR), en cas de blocage d’une transaction adressé à l’une quelconque de ladite au moins une ressource. Procédé selon la revendication 9, dans lequel, pour chaque ressource, une donnée de paramétrage des interruptions (ILAC_INTRPT_CFG) est contenue dans un jeu de registres de configuration (CFGREG), et ledit signal d’interruption (ILAC_INTRPT) est généré ou non en cas de blocage d’une transaction adressée à une ressource, en fonction de la donnée de paramétrage des interruptions (ILAC_INTRPT_CFG) pour cette ressource.