INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Le premier terme de l'équation (1) désigne la fuite dans le potentiel de membrane, le deuxième terme intègre les entrées pondérées reçues des pré-neurones et le troisième terme rend compte de la réduction de potentiel lorsque le neurone génère une impulsion (spike en anglais). Le seuil de déclenchement dirige le temps d'intégration moyen de l'entrée, et la fuite régularise la quantité du potentiel provenant de l’instant précédent à conserver.
Lorsque les plaques de circuits intégrés sont assemblées, ces plaques ont leurs faces d’assemblage assemblées l’une contre l’autre.
L’assemblage des plaques de circuits intégrés présente alors des structures électroniques dites 3D comportant chacune une puce d’une première plaque assemblée avec une puce d’une deuxième plaque. Les différentes structures 3D sont mutuellement séparées par les lignes de découpe.
Une telle structure 3D permet de réduire des longueurs des interconnexions électriques entre les différentes puces de façon à améliorer ses performances en termes de rapidité.
L’utilisation de différentes plaques de circuits intégrés permet de répartir des fonctions de chaque puce d’une structure 3D. Une première plaque peut notamment être utilisée pour réaliser des circuits intégrés implémentant une partie analogique des structures électroniques et une deuxième plaque peut être utilisée pour réaliser des circuits intégrés implémentant une partie numérique des structures. Par exemple, la première plaque de circuits intégrés peut être utilisée pour réaliser des matrices de détecteurs de capteurs d’images et la deuxième plaque peut être utilisée pour réaliser des circuits intégrés mettant en œuvre un traitement numérique des données générées à partir de ces matrices de détecteurs.
Il est notamment possible de réaliser un assemblage hybride (en anglais « hybrid bonding ») entre les deux plaques. L’assemblage hybride permet de créer des liaisons diélectrique-diélectrique et métal-métal entre les faces d’assemblage des deux plaques.
Chaque plaque de circuit intégré présente un pourtour délimitant latéralement la plaque. En particulier, chaque plaque présente une zone principale et une zone périphérique s’étendant autour de la zone principale jusqu’au pourtour de la plaque. La zone principale de la plaque comprend l’ensemble des éléments fonctionnels de la plaque, c’est-à-dire les différentes puces. La zone périphérique est quant à elle dépourvue d’éléments fonctionnels.
La tombée de bord de chaque plaque empêche de réaliser un collage satisfaisant des plaques car les zones périphériques des plaques ne sont pas en contact lorsque les plaques sont placées l’une contre l’autre.
Afin d’éliminer la tombée de bord d’une plaque, il est classique de découper une portion de la zone périphérique de la plaque jusqu’à son pourtour. Cette découpe périphérique, qui correspond à un détourage mécanique de la plaque de circuits intégrés dans sa zone périphérique, est réalisée classiquement par des outils de découpe tels que des lames ou roues de découpe. Cette découpe permet ainsi d’obtenir un épaulement en angle droit au niveau de la coupe. Toutefois, cette découpe génère des défauts sur la face d’assemblage de la plaque au niveau de la coupe. Ces défauts peuvent être des fragments de la plaque qui s’étendent en saillie de la face d’assemblage. Ces défauts ne permettent pas de coller immédiatement les deux plaques. En effet, ces défauts peuvent laisser des vides entre les deux faces d’assemblage des plaques. Le collage ne peut alors pas être réalisé correctement au niveau de ces vides.
Afin de supprimer les défauts générés par la découpe périphérique, il est possible de réaliser un polissage mécano-chimique (connu également sous l’acronyme « CMP » de l’anglais « Chemical Mechanical Polishing »). Néanmoins, un tel polissage mécano-chimique génère une légère tombée de bord au niveau de l’épaulement obtenu après la découpe. En particulier, le polissage mécano-chimique génère un chanfrein sur l’épaulement obtenu après la découpe.
Afin d’éliminer cette tombée de bord, il est courant de coller les deux plaques l’une à l’autre sur leur face d’assemblage puis d’effectuer une thermocompression pour déformer la plaque de circuits intégrés au niveau du chanfrein pour qu’elle se plaque l’autre plaque de circuits intégrés.
Le procédé d’assemblage peut ensuite comprendre un recuit permettant de sceller l’assemblage.
Une fois le recuit effectué, un contrôle de l’assemblage peut être réalisé. Néanmoins, à ce stade du procédé, si des défauts d’assemblage sont identifiés, alors les plaques ne peuvent pas être décollées et sont donc mises au rebut. Ainsi, des défauts d’assemblage peuvent se révéler coûteux.
En outre, un tel procédé d’assemblage présente l’inconvénient de comprendre de nombreuses étapes, et est donc relativement long à mettre en œuvre.
Par ailleurs, le détourage mécanique de la plaque de circuits intégrés, n’est compatible qu’avec certains types de plaque. En particulier, le détourage mécanique n’est pas adapté pour les plaques de circuits intégrés comportant une partie d’interconnexion à constantes diélectriques extrêmement faibles (usuellement désignées par l’acronyme « ULK BEOL » qui signifie « Ultra Low-K Back-End Of Line»).
La présente invention vise à remédier au moins en partie à certains inconvénients de l’art antérieur évoqués ci-dessus.
Elle vise en particulier à accroitre le rendement de production des batteries rechargeables à forte densité d’énergie et forte densité de puissance et à réaliser des encapsulations plus performantes à moindre coût.
Elle vise en particulier à proposer un procédé qui diminue le risque de court-circuit, et qui permet de fabriquer une batterie présentant une faible autodécharge.
Elle vise en particulier à proposer un procédé, qui permet de fabriquer de manière simple, fiable et rapide une batterie présentant une durée de vie très élevée.
Elle vise également à proposer un tel procédé, qui utilise une étape de découpe de meilleure qualité que dans l’art antérieur.
Elle vise également à proposer un tel procédé, qui permet d’améliorer les phases d’encapsulation et l’encapsulation elle-même, intervenant lors de la réalisation de la batterie finale.
Elle vise également à proposer un procédé de fabrication des batteries qui engendre moins de perte de matières.
En tout état de cause, la solution apportée à ces problèmes ne doit pas augmenter la résistance de la batterie, et doit, si possible, la réduire.
Objets de l’invention Au moins un des objectifs ci-dessus est atteint par l’intermédiaire d’au moins l’un des objets selon l’invention tel que présenté ci-après. La présente invention propose comme premier objet une batterie 100 comprenant au moins une anode 3 et au moins une cathode 1 , disposée l’une au-dessus de l’autre de manière alternée, ladite batterie 100 comprenant des bords latéraux 101, 102 comprenant au moins une zone de connexion anodique et au moins une zone de connexion cathodique, latéralement opposée à la zone de connexion anodique, et des bords longitudinaux 103, 104 , dans laquelle l’anode 3 comprend : un substrat collecteur de courant, au moins une couche d’anode, et éventuellement une couche d’un matériau d’électrolyte ou d’un séparateur imprégné d’un électrolyte,
et la cathode 1 comprend : un substrat collecteur de courant, au moins une couche de cathode, et éventuellement une couche d’un matériau d’électrolyte ou d’un séparateur imprégné d’un électrolyte,
de sorte que : chaque anode et chaque cathode comprend un corps principal 111, 131 respectif, séparé d’un corps secondaire 112, 132 respectif, par un espace libre 113, 133 de tout matériau d’électrode, d’électrolyte et de substrat collecteur de courant, ledit espace libre reliant les bords longitudinaux 103, 104 opposés de la batterie, chaque anode et chaque cathode comprend, en vue de dessus, au moins un premier trou débouchant 51, 53 réalisé dans le corps principal et un second trou débouchant 52, 54 réalisé dans le corps secondaire,
étant entendu que chaque premier trou débouchant 51 réalisé dans le corps principal de la cathode, s’étend dans le prolongement de chaque second trou débouchant 54 réalisé dans le corps secondaire de l’anode, de sorte que ces trous 51, 54 , s’étendant les uns dans le prolongement des autres, forment un premier passage débouchant 61 qui traverse de part en part la batterie,
et que chaque premier trou débouchant 53 réalisé dans le corps principal de l’anode, s’étend dans le prolongement de chaque second trou débouchant 52 réalisé dans le corps secondaire de la cathode, de sorte que ces trous 52, 53 , s’étendant les uns dans le prolongement des autres, forment un second passage débouchant 63 qui traverse de part en part la batterie, la batterie comprend en outre au moins un moyen conducteur cathodique 71, 71’, 71’’ reçu dans ledit premier passage débouchant 61 et au moins un moyen conducteur anodique 73, 73’, 73’’ reçu dans ledit second passage débouchant 63 , le moyen conducteur anodique 73, 73’, 73’’ étant apte à collecter au moins une partie du courant de la batterie en direction d’au moins une zone de connexion anodique et le moyen conducteur cathodique 71, 71’, 71’’ étant apte à collecter au moins une partie du courant de la batterie en direction d’au moins une zone de connexion cathodique.
Avantageusement, en vue de dessus, les espaces libres des cathodes 113 sont superposés.
Avantageusement, en vue de dessus, les espaces libres des anodes 133 sont superposés.
la représente, par une vue en coupe schématique, une autre étape du procédé de fabrication ; et
la représente, par une vue en coupe schématique, une autre étape du procédé de fabrication.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les fonctions mises en œuvre par les puces décrites et leurs pixels n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les fonctions usuelles des puces de circuit intégré comprenant des pixels, par exemple les fonctions d'imageur couleur, d'imageur en trois dimensions, de capteur de lumière ambiante etc.
La représente, par une vue en coupe schématique, une étape d'un mode de réalisation d'un procédé de fabrication d'un boîtier d'encapsulation d'une puce de circuit intégré 1.
La puce 1 comprend une face supérieure 100 et une face inférieure 102 opposée à la face supérieure 100.
La puce 1 comprend au moins un pixel, par exemple plusieurs pixels de préférence disposés sous la forme d'une matrice de pixels 104 comme cela est illustré en , le ou les pixels de la puce 1 étant disposés du côté de la face supérieure 100 de la puce 1. Dit autrement, le ou les pixels de la puce 1 sont configurés pour recevoir de la lumière du côté de la face 100 de la puce 1. Le ou les pixels de la puce 1 sont disposés dans une partie centrale de la puce 1, c'est-à-dire dans une partie centrale de la face 100.
La puce 1 comprend en outre des plots de connexion électrique 106. Les plots 106 sont disposés du côté de la face 100 de la puce 1. Plus particulièrement, les plots 106 sont disposés à la périphérie de la puce 1, c'est-à-dire dans la périphérie (ou partie périphérique) de la face 100 de la puce 1.
Par exemple, chaque plot 106 est disposé dans un espace s'étendant entre le ou les pixels de la puce 1 et un bord latéral correspondant de la puce 1, c'est-à-dire entre la partie centrale de la puce 1 et les bords de la puce 1.
Dans la suite de la description, on appelle "bord" de la puce 1, une face verticale de la puce 1 s'étendant orthogonalement aux faces 100 et 102, depuis l'une des faces 100 et 102 jusqu'à l'autre des faces 100 et 102.
A l'étape illustrée en , la puce 1 est montée sur un support 110, par exemple une carte de circuit imprimé ou un substrat, par exemple semiconducteur. Plus particulièrement, le support 110 comprend une face supérieure 112, et la puce 1 est montée sur la face 112 du support 110, c'est-à-dire qu'elle repose sur cette face 112. A titre d'exemple, bien que cela ne soit pas représenté en , une couche de colle est disposée entre la face 102 de la puce 1 et la face 112 du support 110, de manière à fixer mécaniquement la puce 1 au support 110, cette colle pouvant avoir des propriétés de conduction thermique favorisant l'évacuation de la chaleur produite par la puce 1 vers le support 110.
Le support 110 comprend des plots de connexion électrique 113 disposés du côté de sa face 112, ou, dit autrement, la face 112 du support 110 comprend les plots 113.
Par exemple, dans une direction orthogonale à la face 112 du support 110, l'ouverture 700 est alignée avec l'ouverture 300, c'est-à-dire que le centre de l'ouverture 700 est par exemple aligné avec le centre de l'ouverture 300 et celui de l'ouverture 500 ( ) dans cette direction. En outre, dans un plan parallèle à la face 112, l'ouverture 700 a, par exemple, des dimensions égales ou supérieures à celles de l'ouverture 300 mais inférieures à celle de la plaque 600, donc de l'ouverture 500 ( ).
Les déplacements de la plaque 600 dans une direction orthogonale à la face 112 du support 110 sont empêchés par la couche 602 et la couche 200, entre lesquelles est intercalée la périphérie de la plaque 600. Plus particulièrement, la partie de la couche 602 reposant sur et en contact avec la périphérie de la face supérieure de la plaque 600 empêche tout déplacement de la plaque 600 dans une direction orthogonale à la face 112 du support 110, dans un sens qui éloignerait la plaque 600 du support 110 (vers le haut en ). De manière symétrique, la partie de la couche 200 sur et en contact de laquelle repose la périphérie de la face inférieure de la plaque 600 empêchent tout déplacement de la plaque 600 dans une direction orthogonale à la face 112 du support 110, dans un sens qui rapprocherait la plaque 600 du support 110 (vers le bas en ).
La plaque 600 est alors maintenue en place par la résine, et, plus exactement, la résine des couches 200, 400 et 600, la résine empêchant tout mouvement de la plaque 600 dans une direction orthogonale à la face 112 du support 110 et dans un plan parallèle à cette face 112.
Le ou les pixels de la puce 1, par exemple la matrice de pixels 104 de la puce 1, se retrouvent exposés à de la lumière passant successivement par l'ouverture 700, par la plaque transparente 600 et par l'ouverture 300.
Selon un mode de réalisation, pour former l'ouverture 700, une partie de la couche 602 disposée à l'emplacement de l'ouverture 700 est insolée à travers un masque configuré pour qu'une partie de la couche 602 destinée à rester en place sur la couche 400 et la périphérie de la plaque 600 ne reçoive pas de lumière, puis la partie de la couche 602 ayant reçu de la lumière est retirée, par exemple à l'aide d'une solution adaptée, de sorte à former l'ouverture 700. Dans ce cas, la résine de la couche 602 est dite "positive". Un traitement thermique peut ensuite être prévu pour rendre la résine de la couche 602 insensible à la lumière et/ou pour stabiliser mécaniquement la résine.
Selon une variante de réalisation, pour former l'ouverture 700, une partie de la couche 602 destinée à rester en place sur la couche 400 et sur la périphérie de la plaque 600 après la formation de l'ouverture 700 est insolée à travers un masque configuré pour qu'une partie de la couche 602 disposée à l'emplacement de l'ouverture 700 ne reçoive pas de lumière, puis la partie de la couche 602 n'ayant pas reçue de lumière est retirée, par exemple à l'aide d'une solution adaptée, de sorte à former l'ouverture 700. Dans ce cas, la résine de la couche 602 est dite "négative". Un traitement thermique peut ensuite être prévu pour rendre la résine de la couche 602 insensible à la lumière et/ou pour stabiliser mécaniquement la résine.
En , la puce 1 est encapsulée dans un boîtier comprenant le support 110, la résine des couches 200, 400 et 602 et la plaque 600. En outre, bien que la partie centrale de la puce 1 comprenant le ou les pixels de la puce 1 ne soit pas recouverte de résine et soit en vis-à-vis d'une partie centrale de la plaque 600 de manière à pouvoir recevoir de la lumière, la périphérie de la face supérieure 100 de la puce 1 où sont disposés les plots 113, et les bords de la puce 1 sont recouverts de résine. Cela permet avantageusement d'éviter la formation de dendrites ou de corps étrangers, c'est-à-dire de petites particules de métal, par exemple à partir des plots 106 et/ou des fils 116. En effet, de telles dendrites et corps étrangers peuvent rendre inopérante la puce 1, en particulier ses fonctions de capture de lumière, lorsqu'elles se déposent sur le ou les pixels de la puce 1.
Bien que cela n'ait pas été précisé jusqu'ici, dans les modes de réalisation et variantes de réalisation du procédé décrit en relation avec les figures 1 à 7, les masques utilisés sont, par exemple, des masques optiques ou, dit autrement, des plaques d'un matériau transparent à la lumière d'insolation munies de motifs en un ou des matériaux opaques à ces longueurs d'onde, par exemple des motifs en chrome. Lors de chaque étape d'insolation à travers un masque, le masque peut être disposé au-dessus de la couche de résine insolée, ou au contact de cette dernière. A titre d'exemple, à chaque étape d'insolation, la lumière d'insolation est de la lumière ultra-violette. Bien entendu, la personne du métier est en mesure de concevoir ces masques et de mettre en œuvre ces étapes d'insolation.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, la personne du métier est en mesure de choisir la résine photosensible de chacune des couches 200, 400 et 602, ainsi que les masques et conditions d'insolation correspondants.
ASSEMBLAGE DE PLAQUES DE CIRCUITS INTÉGRÉS Des modes de réalisation et de mise en œuvre concernent la fabrication de circuits intégrés, notamment l’assemblage de plaques de circuits intégrés.
L’assemblage de plaques de circuits intégrés permet d’assembler deux plaques de circuits intégrés en les empilant l’une sur l’autre.
En particulier, chaque plaque de circuits intégrés (désignée généralement par le terme anglosaxon « wafer ») est destinée à contenir plusieurs circuits intégrés, ou puces électroniques, analogues mutuellement séparés par des lignes de découpe.
Dans la suite du texte on pourra utiliser parfois à des fins de simplification le terme « plaque » à la place de « plaque de circuits intégrés ».
Chaque plaque de circuits intégrés comprend une première partie « FEOL » (acronyme de l’expression anglo-saxonne « Front End Of Line ») dans laquelle sont formés les composants électroniques des circuits intégrés. Cette plaque semiconductrice peut être réalisée en silicium.
Chaque plaque comprend également une deuxième partie « BEOL » (acronyme de l’expression anglo-saxonne « Back End Of Line ») comportant un réseau d’interconnexions intégré dans une ou plusieurs couches de diélectrique. Cette partie « BEOL » s’étend depuis la partie FEOL jusqu’à une face d’assemblage de la plaque. Le réseau d’interconnexions comprend des pistes conductrices et/ou des contacts conducteurs sur la face d’assemblage de la plaque. Le réseau d’interconnexions permet de transmettre des signaux électriques entre les composants électroniques de la plaque jusqu’aux pistes conductrices et/ou aux contacts conducteurs sur la face d’assemblage de la plaque.
Avantageusement, en vue de dessus, les espaces libres des cathodes 113 et les espaces libres des anodes 133 ne sont pas confondus.
Avantageusement, en vue de dessus, le premier passage débouchant 61 et le second passage débouchant 63 ne sont pas confondus.
Avantageusement, des faces libres des corps secondaires respectivement des cathodes 112’ et des anodes 132’ , qui sont opposées à l’espace libre, affleurent des faces libres du corps principal respectivement des anodes 131’ et des cathodes 111’ .
Avantageusement, la plus petite distance D 59 / D 56 séparant le premier passage débouchant 61 de la face libre 111’, 132’ opposée à l’espace libre 133 est comprise entre 0,04 mm et 1,95 mm.
Avantageusement, la batterie comprend un système d’encapsulation revêtant quatre des six faces de ladite batterie, et partiellement les deux autres faces, ces deux autres faces étant opposées et sensiblement perpendiculaires aux premier et second passages débouchants 61, 63 de la batterie comprenant au moins une zone de connexion anodique et au moins une zone de connexion cathodique.
Avantageusement, le système d’encapsulation comprend : au moins une première couche de recouvrement, de préférence choisie parmi le parylène, le parylène de type F, le polyimide, les résines epoxy, le silicone, le polyamide, la silice sol-gel, la silice organique et/ou un mélange de ceux-ci, déposée sur la batterie, au moins une deuxième couche de recouvrement composée d’une matière électriquement isolante, déposée par dépôt de couches atomiques ou PECVD, HDPCVD ou ICPCVD sur ladite au moins première couche de recouvrement,
étant entendu que cette séquence d’au moins une première couche de recouvrement et d’au moins une deuxième couche de recouvrement peut être répétée z fois avec z ≥ 1.
Avantageusement et de manière alternative, le système d’encapsulation peut comprendre : au moins une première couche de recouvrement ayant un très faible coefficient WVTR, de préférence un coefficient de WVTR inférieur à 10 -5 g/m 2 .d, déposée à la périphérie externe de l’empilement de feuilles anodique et cathodique,
étant entendu que cette première couche de recouvrement peut être répétée z’ fois avec z’ ≥ 1.
Avantageusement, l’au moins première couche de recouvrement comprend un matériau céramique et/ou un verre à bas point de fusion, de préférence un verre dont le point de fusion est inférieur à 600°C. Avantageusement, le matériau céramique et/ou le verre est choisi parmi :
Avantageusement, la batterie comprend un système de terminaison recouvrant au moins la zone de connexion anodique 75, 75’ et au moins la zone de connexion cathodique 76, 76’ .
Avantageusement, la dimension transversale, ou largeur, de l’espace libre L 113 est comprise entre 0,01 mm et 0,5 mm.
Avantageusement, la dimension transversale, ou largeur, des corps secondaires L 112 est comprise entre 0,05 mm et 2 mm.
Avantageusement, les moyens conducteurs anodiques et cathodiques sont choisis, indifféremment l’un de l’autre, parmi : une barre formée d’un matériau conducteur électrique, dont les deux extrémités opposées définissent, de préférence, des têtes de fixation, une tige métallique à ajustement serré, dont les deux extrémités opposées définissent, de préférence, des têtes de fixation, une tige métallique entourée d’un matériau fourreau conducteur électrique, dont les deux extrémités opposées définissent, de préférence, des têtes de fixation.
Le support 110 comprend une face inférieure 114, opposée à sa face supérieure 112. Bien que cela ne soit pas représenté en , des billes conductrices électriquement peuvent être fixées à la face 114 du support 110 et connectées électriquement à des éléments disposés du côté de la face 112 du support 110, par exemple aux plots 113, par des conducteurs électriques disposés dans le support 110.
La puce 1 est connectée électriquement au support 110. Plus particulièrement, les plots 106 de la puce 1 sont connectés électriquement aux plots 113 du support 110 par des fils électriquement conducteurs 116, selon la technique de soudage par fil ("wire bonding" en anglais).
A cette étape, une couche de résine photosensible 200, ou couche de photo-résine 200, a été formée sur la structure décrite en relation avec la . Plus particulièrement, la couche 200 est formée sur la face 112 du support 110, c'est-à-dire sur toute la partie de la face 112 qui n'est pas recouverte par la puce 1, et sur au moins la périphérie de la puce 1, c'est-à-dire sur au moins la partie périphérique de la face 100 de la puce 1. Ainsi, la couche 200 recouvre les plots 106 de la puce 1, mais aussi les plots 113 du support 110.
Selon un mode de réalisation, comme cela est représenté en , la couche 200 est formée sur toute la face 100 de la puce 1.