Dispositif de contrôle (APP) d’au moins un dispositif embarqué (ACT) dans un aéronef (AC) à partir de données de vol (NAV_DATA) fournies par au moins un dispositif source (NAV), ledit dispositif de contrôle (APP) comprenant un processeur multi-cœurs (PROC) comportant : un premier cœur (COR1) ; un deuxième cœur (COR2) ; et une interface de communication inter-cœurs (ICC), le deuxième cœur (COR2) étant isolé dudit au moins un dispositif embarqué (ACT) et dudit au moins un dispositif source (NAV), et le premier cœur (COR1) étant configuré pour : fournir (S130), via l’interface de communication inter-cœurs (ICC), des données d’entrée (IN_CLT) obtenues à partir des données de vol (NAV_DATA) ; obtenir (S150), via l’interface de communication inter-cœurs (ICC), des données de sortie (OUT_CLT) ; et fournir (S160), audit au moins un dispositif embarqué (ACT), des données de contrôle (ACT_CMD) obtenues à partir des données de sortie (OUT_CLT). Dispositif de contrôle (APP) selon la revendication 1, dans lequel le premier cœur (COR1) est configuré pour exécuter un programme dit de contrôle (PLT_SW) obtenant les données de vol (NAV_DATA) et fournissant les données de contrôle (ACT_CMD), et le deuxième cœur (COR2) est configuré pour exécuter un programme dit applicatif (CLT_SW) obtenant les données d’entrée (IN_CLT) et fournissant les données de sorties (OUT_CLT). Dispositif de contrôle (APP) selon la revendication 1 ou 2, dans lequel le processeur (PROC) est un microprocesseur de signal numérique bi-cœur comprenant le premier cœur (COR1) et le deuxième cœur (COR2). Dispositif de contrôle (APP) selon l’une des revendications 1 à 3, dans lequel l’interface de communication inter-cœurs (ICC) comprend : deux mémoires d’échange unidirectionnelles (MEM1, MEM2) ; ou une mémoire d’échange bidirectionnelle. Dispositif de contrôle (APP) selon l’une des revendications 1 à 4, dans lequel l’interface de communication inter-cœurs (ICC) comprend des moyens de transmission (EVT_BUS) de signaux de déclenchement (EVT_BOOT, EVT_TRIG) entre le premier (COR1) et le deuxième cœur (COR2). Aéronef (AC) comprenant : un dispositif de contrôle (APP) selon l’une des revendications 1 à 5 ; au moins un dispositif source (NAV) fournissant des données de vol (NAV_DATA) ; et au moins un dispositif embarqué (ACT) contrôlé par le dispositif de contrôle (APP) à partir des données de vol (NAV_DATA). Aéronef (AC) selon la revendication 6, dans lequel ledit au moins un dispositif embarqué (ACT) comprend un actionneur électrique d’une gouverne de l’aéronef (AC). Procédé de contrôle d’au moins un dispositif embarqué (ACT) dans un aéronef (AC) à partir de données de vol (NAV_DATA) fournies par au moins un dispositif source (NAV), le procédé de contrôle comprenant des étapes, mises en œuvre par un premier cœur (COR1) d’un processeur multi-cœur (PROC), de : fourniture (S130), via une interface de communication inter-cœurs (ICC) du processeur (PROC), de données d’entrée (IN_CLT) obtenues à partir des données de vol (NAV_DATA) ; obtention (S150), via l’interface de communication inter-cœurs (ICC), de données de sortie (OUT_CLT) ; et fourniture (S160), audit au moins un dispositif embarqué (ACT), des données de contrôle (ACT_CMD) obtenues à partir des données de sortie (OUT_CLT). Procédé de contrôle selon la revendication 8, comprenant une étape d’envoi (S140), par le premier cœur (COR1) à un deuxième cœur (COR2) du processeur (PROC), d’un signal de déclenchement (EVT_TRIG) d’une fourniture par un programme applicatif (CLT_SW) de dites données de sortie (OUT_CLT) obtenues à partir de dites données d’entrée (IN_CLT). Procédé de contrôle selon la revendication 9, comprenant une étape d’envoi (S110), par le premier cœur (COR1) au deuxième cœur (COR2), d’un signal de déclenchement (EVT_BOOT) d’un démarrage du programme applicatif (CLT_SW). Procédé de contrôle selon la revendication 10, comprenant des étapes, mises en œuvre par le deuxième cœur (COR2) pour démarrer le programme applicatif (CLT_SW), de : si le programme applicatif (CLT_SW) est chargé sur le deuxième cœur (COR2), initialisation (S232) de données de configuration du programme applicatif (CLT_SW) et déclenchement (S233) d’une exécution par le deuxième cœur (COR2) du programme applicatif (CLT_SW) ; et sinon, chargement (S221) sur le deuxième cœur (COR2) du programme applicatif (CLT_SW) et déclenchement (S223) d’un démarrage du programme applicatif (CLT_SW). Procédé de contrôle selon l’une des revendications 9 à 11, comprenant une étape de vérification (S222, S231), mise en œuvre par le deuxième cœur (COR2), d’une signature numérique associée au programme applicatif (CLT_SW). Programme d’ordinateur (PLT_SW), dit de contrôle, comprenant des instructions pour exécuter les étapes, mises en œuvre par un premier cœur (COR1) d’un processeur multi-cœur (PROC), d’un procédé de contrôle selon l’une des revendications 8 à 12, lorsque ledit programme de contrôle (PLT_SW) est exécuté par le premier cœur (COR1). Procédé applicatif mis en œuvre par un deuxième cœur (COR2) d’un processeur multi-cœur (PROC), le deuxième cœur (COR2) étant isolé en ce qu’il communique uniquement avec un premier cœur (COR1) du processeur (PROC) et via une interface de communication inter-cœurs (ICC), ledit procédé applicatif comprenant des étapes de : obtention (S241), via l’interface de communication inter-cœurs (ICC), de données d’entrée (IN_CLT) ; obtention (S242) de données de sortie (OUT_CLT) à partir des données d’entrée (IN_CLT) ; et fourniture (S243), via l’interface de communication inter-cœurs (ICC), des données de sortie (OUT_CLT). Programme d’ordinateur (CLT_SW), dit applicatif, comprenant des instructions pour mettre en œuvre les étapes d’un procédé applicatif selon la revendication 14, lorsque le programme applicatif (CLT_SW) est exécuté par un deuxième cœur (COR2) d’un processeur multi-cœur (PROC).