INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
La valeur peut être calculée par le modèle linéaire généralisé à partir des poids respectifs du modèle linéaire généralisé et de chaque valeur (mesurée ou de remplacement) des grandeurs physiques du sous-ensemble respectif pris en entrée par le modèle linéaire généralisé. Par exemple, le sous-ensemble respectif d’un modèle linéaire généralisé peut comprendre des grandeurs physiques ayant des valeurs (avec allant de 1 à , étant le nombre de grandeurs physiques dans le sous-ensemble respectif), et le modèle linéaire généralisé peut comprendre un poids respectif associé à chaque valeur . Le calcul de la valeur fournie en sortie par le modèle linéaire généralisé peut être basé sur la formule suivante : [Math 2] dans laquelle est une fonction strictement monotone de , chaque poids représentant la contribution de la valeur dans la probabilité finale calculée par le modèle linéaire généralisé. La fonction peut par exemple être une sigmoïde.
Avec ces notations, l’antécédant de la frontière décisionnelle respective par le modèle linéaire généralisé est tel que : [Math 3]
Pour chaque modèle linéaire généralisé, l’antécédant existe et est unique puisque le théorème de valeurs intermédiaires s’applique. Le calcul de l’antécédant peut être basé sur la formule suivante : [Math 4] dans laquelle est la fonction réciproque de la fonction .
Le calcul de la valeur de remplacement pour chaque grandeur physique pour laquelle la mesure a échoué peut être basé sur la formule suivante : [Math 5]
L’évaluation de la fonction peut comprendre, pour chaque modèle linéaire généralisé, une fourniture du sous-ensemble respectif pris en entrée par le modèle linéaire, une application du modèle linéaire généralisé au sous-ensemble respectif et un calcul, par le modèle linéaire généralisé, pour fournir en sortie un résultat. Ces étapes de fourniture, d’application et de calcul peuvent être réalisées en parallèle ou séquentiellement pour chaque modèle linéaire généralisé. La fourniture du sous-ensemble respectif peut comprendre, pour chaque modèle linéaire généralisé comprenant au moins une grandeur physique pour laquelle la mesure a échoué, et pour chaque grandeur physique pour laquelle la mesure a échoué, une fourniture de la valeur de remplacement pour la grandeur physique. Au moins un modèle linéaire généralisé fournit un résultat à partir d’un sous-ensemble respectif qui comprend, pour chaque grandeur physique pour laquelle la mesure a réussi, la valeur fournie par la mesure, et, pour chaque grandeur physique pour laquelle la mesure a échoué, une valeur de remplacement pour la grandeur physique. Pour chaque modèle linéaire généralisé, dans le cas où le sous-ensemble respectif du modèle linéaire généralisé comprend plusieurs grandeurs physiques pour lesquelles la mesure a échoué, la valeur de remplacement peut être la même pour chacune des grandeurs physiques pour lesquelles la mesure a échoué.
L’évaluation peut ensuite comprendre une fourniture d’un résultat à partir du(des) résultat(s) fourni(s) par chaque modèle linéaire généralisé. Dans le cas où l’ensemble de zones prédéterminé consiste en deux zones, le résultat fourni par la fonction peut être celui de l’unique modèle linéaire généralisé (la fonction comprenant alors qu’un seul modèle linéaire généralisé et ayant donc un seul résultat). Dans le cas où l’ensemble de zones prédéterminé comprend au moins trois zones, le résultat fourni peut être déterminé à partir des résultats fournis par chacun des modèles linéaires généralisés pour chaque paire de l’ensemble de zones prédéterminé. Par exemple, l’évaluation peut déterminer que le dispositif UWB se trouve dans la zone ayant obtenue le plus de résultats fournis par les modèles linéaires généralisés indiquant une probabilité qu’il se trouve dans cette zone. Dans le cas où la fonction comprend une couche décisionnelle, c’est cette couche qui peut réaliser la détermination de la zone dans laquelle le dispositif UWB se trouve à partir des résultats fournis par chacun des modèles linéaires généralisés.
Au cours de cette étape, le réseau d'interconnexion 35 est formé sur la face supérieure de l'interposeur, c’est-à-dire la face opposée à la face 18. La formation du réseau d'interconnexion est par exemple précédée de l'amincissement de la couche 80 de manière à découvrir les faces supérieures des régions 76 et 78.
Le réseau d'interconnexion 35 est par exemple formé par un procédé Damascène. Autrement dit, la formation du réseau d'interconnexion 35 comprend, pour chaque couche de l'empilement, la formation de la couche isolante, la gravure de la couche isolante aux emplacements des vias 42, des pistes 40 et des plots 44, la formation d'une couche conductrice sur la couche isolante de manière à remplir les emplacements gravés, et le retrait des portions de la couche conductrice situés hors des emplacements gravés.
Au cours de cette étape, l'interposeur 12 est fixé à une puce 14. La puce 14 est par exemple formée parallèlement à la fabrication de l'interposeur. La formation de la puce 14 comprend la formation de composants électroniques dans un substrat semiconducteur 46. La formation de la puce 14 comprend en outre la formation du réseau d'interconnexion 48, c’est-à-dire la formation des couches isolantes 50, des pistes conductrices, des vias 54 et des plots 58.
Les plots 58 sont situés de manière à être en contact avec les plots 44 de l'interposeur 12 lorsque la puce 14 et l'interposeur sont fixés l'un à l'autre. Le contact entre les plots 58 et 44 permettent la connexion électrique entre la puce 14 et l'interposeur 12 et permettent le collage moléculaire entre la puce 14 et l'interposeur 12.
Le procédé de fabrication du dispositif 10 de la comprend en outre la fabrication de la puce principale non représentée, ou le substrat BGA non représenté et sa fixation à la face 18 de l'interposeur de manière à être reliée électriquement à l'interposeur, et plus particulièrement aux extrémités inférieures des vias 22.
Des liaisons électriques peuvent ainsi être effectuées entre la face inférieure 18 de l'interposeur et la face supérieure 16 de l'interposeur, c’est-à-dire entre la puce principale non représentée et la puce 14, chaque liaison étant effectuée par l'intermédiaire d'un via 22, d'une portion 62a, d'une couche 64, d'une région 26, d'une région 78, de pistes 40, de vias 42 et d'un plot 44.
La puce 14 est de plus reliée aux bornes du condensateur 32. Une borne du condensateur 32, correspondant à la couche 70, est reliée à la puce 14 par l'intermédiaire d'une couche 64, d'une portion 62b, d'une région 36, d'une région 78, de vias 42, de pistes 40, et d'un plot 44. Une autre borne du condensateur 32, correspondant à la couche 74, est reliée à la puce 14 par l'intermédiaire d'une région 76, de vias 42, de pistes 40, d'un plot 44, et éventuellement d'un niveau de routage au niveau de la face inférieure de l'interposeur.
Un avantage des modes de réalisation décrits est la possibilité d'obtenir des capacités haute densité dans un interposeur, ce qui permet d'optimiser le transfert de puissance.
Un autre avantage des modes de réalisation décrits est que les condensateurs sont particulièrement proches des composants électroniques des puces fixées sur la face supérieure de l'interposeur.
Un autre avantage des modes de réalisation décrits est que la densité d'interconnexion entre l'interposeur et les puces fixées sur la face supérieure de l'interposeur est importante. En effet, l'utilisation des plots d'un réseau d'interconnexion pour former des connexions avec les puces et fixer les puces et l'interposeur par collage moléculaire permet d'ajouter les liaisons correspondant aux condensateurs sans augmenter la taille de l'interposeur.
Circuit intégré comportant un composant passif dans une partie d’interconnexion, procédé de fabrication correspondant. Des modes de réalisation et de mise en œuvre concernent les circuits intégrés, en particulier les circuits intégrés comportant un composant passif dans une partie d’interconnexions, et les procédés de fabrication de tels circuits intégrés.
La partie d’interconnexion comporte classiquement des niveaux de métaux, comportant des pistes d’interconnexion et des via reliant verticalement les pistes d’un niveau à un autre.
Selon un mode de réalisation, la couche d’interface comprend des éléments de routage électrique en silicium polycristallin dopé.
Selon un mode de réalisation, la deuxième couche active contient du germanium ou du silicium, par exemple un alliage silicium-germanium, un alliage silicium-germanium-carbone.
Selon un mode de réalisation, la deuxième couche active contient de l’InGaAs ou tout autre matériau semiconducteur de détection de la famille des semiconducteurs III-V.
Selon un mode de réalisation, le capteur comprend une couche réflectrice, par exemple en métal ou en un matériau semiconducteur dopé, du côté de la face de la deuxième couche active opposée à la première couche active.
Selon un mode de réalisation, le capteur comprend en outre une couche semiconductrice dopée disposée entre la première couche active et la deuxième couche active et connectant électriquement, par leur face tournée vers la première couche active, les pixels de détection infrarouge du capteur.
Selon un mode de réalisation, le capteur comporte des vias conducteurs s’étendant verticalement à travers les tranchées d’isolation et connectant électriquement des éléments actifs des pixels de détection visible au circuit intégré de contrôle.
Un autre mode de réalisation prévoit un procédé de fabrication d'un capteur d'images visibles et infrarouges, comprenant les étapes successives suivantes : a) prévoir une première couche active de détection d'un rayonnement visible dans laquelle sont définis une pluralité de pixels de détection visible ; b) fixer, par collage direct, sur la première couche active, une deuxième couche active de détection d'un rayonnement infrarouge ; c) former des tranchées d’isolation s’étendant latéralement à travers la deuxième couche active et délimitant latéralement dans la deuxième couche active des îlots ou mésas définissant une pluralité de pixels de détection infrarouge dans la deuxième couche active ; et d) disposer, du côté de la face de la deuxième couche active opposée à la première couche active, un circuit intégré de contrôle superposé aux première et deuxième couches actives.
la , la , la , la , la et la sont des vues en coupe illustrant des étapes d’un exemple d’un procédé de fabrication d'un capteur d'images visibles et infrarouges selon un mode de réalisation ;
la est une vue en coupe illustrant une variante de réalisation d’un capteur d'images visibles et infrarouges selon un mode de réalisation ; et
la est une vue en coupe illustrant une autre variante de réalisation d’un capteur d'images visibles et infrarouges selon un mode de réalisation.
la illustre schématiquement un exemple de convertisseur de puissance à capacité commutée ;
la illustre, sous forme de schémas électriques équivaleurs et de chronogramme, le fonctionnement du convertisseur de la ;
la illustre l’évolution de la capacité surfacique de différents types de capacité commutée en fonction de la fréquence de commutation ;
la illustre un mode de réalisation d’un convertisseur de puissance ;
la illustre, sous forme de chronogrammes, des exemples de signaux de commande du convertisseur de la ;
la illustre, sous la forme d’un graphe tension-courant, le fonctionnement du convertisseur de la ;
la illustre, sous la forme d’un graphe tension-courant, un autre fonctionnement du convertisseur de la ;
la illustre, sous la forme d’un graphe fréquence-tension, le fonctionnement du convertisseur de la ;
la illustre, sous forme de chronogramme, le fonctionnement du convertisseur de la ;
la illustre, sous forme de chronogramme, des exemples de signaux de commande du convertisseur de la ;
la illustre, sous forme de graphes, le fonctionnement du convertisseur de la ;
la illustre, de façon très schématique, un mode de réalisation de circuit de détermination de signaux de commande du convertisseur de la ;
la illustre, sous forme de chronogrammes, le fonctionnement du convertisseur de la ;
Dans la présente demande de brevet, les termes « diode électroluminescente », « LED » ou simplement « diode » sont employés en synonymes. Une « LED » peut également s’entendre d’une « micro-LED » ou d’une « mini-LED », voire d’un « micro-écran ». On parlera de smart LED lorsqu’une LED est associée à une partie de commande.
On entend par « composant optiquement actif » un composant capable de recevoir ou d’émettre de la lumière, et/ou de transformer les propriétés de la lumière. Les diodes et les lasers sont des exemples de composants optiquement actifs. Les cellules photovoltaïques sont d’autres exemples de composants actifs. Les modulateurs de phase photoniques sont également d’autres exemples de composants actifs. Ces exemples ne sont pas limitatifs.
Dans la présente demande de brevet, on parlera préférentiellement d’épaisseur pour une couche et de hauteur pour une structure ou un dispositif. L’épaisseur est prise selon une direction normale au plan d’extension principal de la couche, et la hauteur est prise perpendiculairement au plan de base xy. Ainsi, une couche présente typiquement une épaisseur selon z, lorsqu’elle s’étend principalement le long d’un plan xy, et un élément en saillie, par exemple un plot de contact, présente une hauteur selon z. Les termes relatifs « sur », « sous », « sous-jacent » se réfèrent préférentiellement à des positions prises selon la direction z.
La illustre une partie de commande 1 classiquement utilisée pour des dispositifs optoélectroniques de type smart LED ou smart pixels. Cette partie de commande 1 comprend ainsi typiquement un niveau 11 de composants électroniques 110 surmontés par un niveau 12 d’interconnexions électriques 120.
Le niveau 11 peut notamment correspondre à un niveau dit de début de ligne FEOL (acronyme de « Front End Of Line ») et les composants électroniques 110 peuvent par exemple comprendre des transistors CMOS, par exemple sous forme de microcircuits intégrés µIC. Un tel niveau 11 est généralement formé directement sur un substrat S1 à base de silicium, par exemple un substrat massif en silicium ou un substrat en silicium sur isolant SOI (acronyme de « Silicon On Insulator »). Le niveau 11 peut alternativement comprendre des transistors en couches minces TFT (acronyme de « Thin Film Transistor »).
Le niveau 12 peut notamment correspondre à un niveau dit de fin de ligne BEOL (acronyme de « Back End Of Line ») et les interconnexions électriques 120 peuvent par exemple comprendre des pistes métalliques sensiblement horizontales et des vias verticaux reliant ces pistes métalliques. Les interconnexions électriques 120 sont typiquement formées au sein d’une matrice 10 en un matériau diélectrique. Dans l’empilement, les interconnexions électriques 120 sont généralement distribuées selon z sur plusieurs niveaux appelés niveaux de métal 1 à N. Ainsi, un premier niveau de pistes métalliques inférieures Mlow est situé du côté des composants électroniques 110, au plus près de ces composants 110 ou d’un niveau de contacts 111 surmontant les composants 110. Un dernier niveau de pistes métalliques supérieures Msup est situé du côté de la face avant 101.
Des ouvertures 121 sont typiquement formées depuis la face avant 101, à l’aplomb des pistes métalliques supérieures 120a. Les ouvertures 121 débouchent sur lesdites pistes métalliques supérieures 120a. Ces ouvertures 121 vont permettre la formation de plots de contact connectés au niveau 12 d’interconnexions 120.
Les figures 2 à 5 illustrent des étapes de formation de ces plots de contact dans les ouvertures 121.
Comme illustré à la , une couche de germination 300 est de préférence déposée de façon conforme sur la face avant 101 et dans les ouvertures 121. Cette couche de germination 300 est typiquement à base de cuivre. Elle peut se présenter sous la forme d’une bicouche ou d’une tri-couche comprenant par exemple une couche d’accroche à base de titane, une couche barrière optionnelle à base de TiN, et une couche de cuivre pour la germination. Elle est de préférence de faible épaisseur, par exemple de l’ordre de quelques dizaines à quelques centaines de nanomètres, et tapisse le fond et les parois des ouvertures 121. Le dépôt de cette couche de germination 300 peut se faire par dépôt électrolytique ECD (Electro Chemical Deposition selon l’acronyme anglo-saxon), par dépôt chimique en phase vapeur (CVD selon l’acronyme anglo-saxon) ou par dépôt physique en phase vapeur (PVD selon l’acronyme anglo-saxon), de façon à obtenir un germe de bonne qualité cristalline.
Selon un exemple, la face avant de la partie de commande présente des plots de contact en saillie, destinés à être contactés par des pointes de test, lesdits plots de contact étant connectés au niveau d’interconnexions électriques. Ces plots de contact sont typiquement dimensionnés de façon à supporter le contact et la pression exercés par des pointes de test classiquement utilisées pour le test électrique. Ces plots de contact sont de préférence spécifiquement prévus pour effectuer un tel test électrique, contrairement aux interconnexions et/ou pads de contact du niveau d’interconnexions de la partie de commande.
Selon un exemple, selon la direction z d’empilement, le dispositif comprend successivement : la face avant de la partie de commande, le niveau d’interconnexions de la partie de commande, le niveau de composants électroniques de la partie de commande, la face arrière de la partie de commande, la face de connexion de la partie optique, le niveau de connexions de la partie optique, le niveau de composants optiquement actifs de la partie optique. Dans cet empilement, la partie de commande est typiquement retournée par rapport à une partie de commande d’un dispositif de type smart pixel standard. Les faces avant et arrière de la partie de commande sont ainsi interverties par rapport à une configuration standard.
Selon un exemple, les composants optiquement actifs de la partie optique sont des diodes électroluminescentes à base de GaN.
Selon un exemple, les composants électroniques de la partie de commande comprennent des transistors, par exemple des transistors MOS ou des transistors de type TFT (signifiant « Thin Film Transistors » soit transistors en couche mince).
Selon un exemple, le procédé de fabrication comprend en outre, avant collage de la partie de commande sur le substrat de transfert, une formation de plots de contacts en saillie de la face avant et connectés au niveau d’interconnexions, lesdits plots de contact étant destinés à être contactés par des pointes de test.
Selon un exemple, les plots de contact sont formés dans des ouvertures de la face avant, lesdites ouvertures débouchant sur des pistes métalliques supérieures du niveau d’interconnexions. Le niveau d’interconnexions comprend typiquement une pluralité de pistes métalliques en empilement selon z. Dans un tel empilement, les pistes métalliques supérieures se trouvent typiquement au plus proche de la face avant, à l’opposé des composants électroniques, selon z. Les plots de contact en face avant sont ainsi connectés à ces pistes métalliques supérieures.
Selon un exemple, la formation des plots de contact comprend un dépôt pleine plaque d’une couche de germination, une étape de lithographie définissant, dans une couche de résine, des motifs de contact à l’aplomb des ouvertures de la face avant, un remplissage desdits motifs de contact par un premier matériau métallique ou une première pluralité de matériaux métalliques, par exemple Cu/Ni/Au ou Cn/Ni/SnAg, un retrait de la couche de résine exposant des parties de la couche de germination, en dehors des motifs de contact, et un retrait des parties exposées de la couche de germination.
Selon un exemple, le procédé de fabrication comprend en outre une étape de test de la partie de commande en connectant des pointes de test sur les plots de contact. Cette étape de test est de préférence effectuée avant collage de la face arrière de la partie de commande avec la face de connexion de la partie optique. Cela permet de stopper le procédé de fabrication avant collage en cas de partie de commande défectueuse ou dysfonctionnelle. A ce stade, la partie de commande dysfonctionnelle peut être remplacée par une autre partie de commande fonctionnelle en vue du collage avec la partie optique. L’impact sur les coûts du procédé de fabrication est ainsi limité.
Selon un exemple, le collage de la partie de commande sur le substrat de transfert se fait par intercalation d’une couche polymère entre la face avant de la partie de commande et le substrat de transfert. La couche polymère permet typiquement d’absorber une topographie au niveau de la face avant, en particulier la topographie due à la présence de plots de contact en saillie de la face avant.
Selon un exemple, le procédé de fabrication comprend en outre, après retrait du deuxième substrat, une formation de modules de conversion de couleur à partir de la face d’émission ou de réception de la partie optique, lesdits modules de conversion de couleur étant configurés pour modifier une longueur d’onde du rayonnement lumineux émis ou reçu par les composants optiquement actifs.
Selon un exemple, la formation des connexions électriques traversantes comprend une formation par lithographie et gravure, depuis la face arrière, de motifs de vias exposant des pistes métalliques inférieures du niveau d’interconnexions, lesdites pistes métalliques inférieures étant de préférence situées du côté des composants électroniques, et un remplissage desdits motifs de vias par un deuxième matériau métallique. Le niveau d’interconnexions comprend typiquement une pluralité de pistes métalliques en empilement selon z. Dans un tel empilement, les pistes métalliques inférieures se trouvent typiquement au plus proche des composants électroniques, à l’opposé de la face avant, selon z. Les connexions électriques traversantes en face arrière sont ainsi connectées à ces pistes métalliques inférieures.
Selon un exemple, la face de connexion de la partie optique comprend des deuxièmes zones de contact.
Selon un exemple, le procédé de fabrication comprend en outre une formation de premières zones de contacts sur la face arrière de la partie de commande, lesdites premières zones de contact reliant au moins certaines connexions électriques traversantes, lesdites premières zones de contact étant configurées pour être assemblées par un collage métal-métal ou par un collage direct hybride avec les deuxièmes zones de contact de la face de connexion de la partie optique.
Dans la présente invention, le procédé est en particulier dédié au test des parties de commande de dispositifs optoélectroniques, en particulier de diodes électroluminescentes (LED), et notamment de smart LEDs ou smart pixels. Les LEDs présentes dans les smart pixels présentent typiquement des dimensions, en projection dans un plan de base xy, comprises entre 10 µm X 10 µm et 300 µm X 300 µm.
L’invention peut être mise en œuvre plus largement pour différents dispositifs optoélectroniques, voire pour des dispositifs ou microsystèmes électromécaniques MEMS. L’invention peut par exemple être mise en œuvre dans le cadre de dispositifs laser ou photovoltaïque. D’autres composants optoélectroniques sont parfaitement envisageable, notamment pour la réalisation de micro-écrans. Ces composants peuvent présenter des dimensions plus grandes, de l’ordre du centimètre.
La partie de commande et la partie optique sont associées de façon à ce que le niveau d’interconnexions électriques de la partie de commande soit connecté électriquement au niveau de connexions électriques de la partie optique.
Avantageusement, la partie de commande comprend des connexions dites traversantes s’étendant depuis le niveau d’interconnexion vers une deuxième face de la partie de commande opposée à la première face, dite face arrière.
Avantageusement, ladite face arrière de la partie de commande correspond à la face de connexion de la partie optique, de sorte que le niveau d’interconnexions électriques de la partie de commande est connecté électriquement au niveau de connexions électriques de la partie optique par l’intermédiaire desdites connexions traversantes.