Circuit intégré, comprenant plusieurs premiers plots d’entrée et/ou de sortie de signal (PDi), un domaine (DMN) du circuit intégré couplé auxdits premiers plots, au moins un deuxième plot (PVcc) destiné à recevoir une première tension d’alimentation respective (Vcc), au moins un troisième plot (PVss) destiné à être couplé à un point froid d’alimentation (Vss) et des moyens de protection (MPESD) dudit domaine contre des décharges électrostatiques comportant un premier module limiteur de tension (PCL) ayant une première borne d’entrée (BE1) électriquement couplée à chaque premier plot par une première diode montée de façon à être polarisée en inverse lors du fonctionnement du circuit intégré, le premier module limiteur de tension étant configuré de façon à être monté passant entre chaque premier plot (PDi) et ledit au moins un troisième plot (PVss) lors d’une décharge électrostatique positive sur l’un des premiers plots, au moins un deuxième circuit limiteur de tension (LPCL) électriquement couplé entre ledit au moins un deuxième plot (PVcc) et ledit au moins un troisième plot (PVss), chaque deuxième circuit limiteur de tension étant configuré pour être monté passant entre le deuxième plot correspondant et le troisième plot correspondant lors d’une décharge électrostatique positive sur ce deuxième plot, ayant un nœud interne (BE2) apte à délivrer une deuxième tension d’alimentation (IVcc) audit domaine, et configuré pour, en présence d’une décharge électrostatique positive sur le deuxième plot correspondant, à être traversé par un courant (CR2) plus faible que le courant (CR1) traversant le premier module limiteur de tension, et une deuxième diode (D21) électriquement connectée entre ladite première borne d’entrée (BE1) et ledit au moins un deuxième plot (PVcc) de façon à être polarisée en direct entre ledit au moins un deuxième plot et la première borne d’entrée du premier module limiteur de tension lors d’une décharge positive sur le deuxième plot correspondant. Circuit intégré selon la revendication 1, dans lequel les moyens de protection (MPESD) comprennent des premières paires (PPDi) de premières diodes connectées en parallèle et respectivement associées aux premiers plots, chaque première paire (PPDi) comportant deux premières diodes connectées en série dans le même sens, la borne commune des deux premières diodes étant couplée au premier plot correspondant, le premier module limiteur de tension (PCL) étant connecté en parallèle avec les premières paires de diodes (PPDi), une deuxième paire de deuxièmes diodes (D21, D22) connectée en parallèle avec le module circuit limiteur de tension, les deux deuxièmes diodes étant connectées en série dans le même sens que les premières diodes, la borne commune (BE2) des deux deuxièmes diodes étant électriquement couplée audit au moins un deuxième plot (PVcc), chaque deuxième circuit limiteur de tension comportant un deuxième module limiteur de tension (LPCL) connecté en série avec un élément résistif (R), la borne commune entre l’élément résistif et le deuxième limiteur de tension formant une deuxième borne d’entrée (BE2) pour ce deuxième module limiteur de tension ainsi que ledit nœud interne, les anodes de toutes les diodes (D112, D122, D132, D22) ayant leur cathode connectée soit à un premier plot (PDi) soit audit au moins un deuxième plot (PVcc), étant électriquement couplées audit au moins un troisième plot (Vss). Circuit intégré selon la revendication 2, dans lequel les moyens de protection (MPESD) comprennent un premier rail de décharge (PDSR) couplé à ladite borne d’entrée du premier module limiteur de tension et aux cathodes de toutes les diodes (D111, D121, D131, D21) ayant leur anode couplée soit à un premier plot (PDi) soit au deuxième plot (PVcc), et un deuxième rail de décharge (GNDR) couplé au troisième plot (PVss) et aux anodes de toutes les diodes (D112, D122, D132, D22) ayant leur cathode connectée soit à un premier plot soit audit au moins un deuxième plot. Circuit intégré selon l’une des revendications 2 ou 3, dans lequel le premier module limiteur de tension (PCL) et ledit au moins un deuxième module limiteur de tension (LPCL) ont une structure similaire. Circuit intégré selon la revendication 4, dans lequel le premier module limiteur de tension (PCL) comporte au moins un premier transistor bipolaire latéral (T11, T12, T13, T14) dont le collecteur forme ladite première borne d’entrée, dont l’émetteur est couplé au troisième plot et dont la base est connectée au troisième plot par une première résistance de base, et chaque deuxième module limiteur de tension (LPCL) comporte au moins un deuxième transistor bipolaire latéral (T21, T22) dont le collecteur forme ladite deuxième borne d’entrée, dont l’émetteur est couplé au troisième plot correspondant et dont la base est connectée au troisième plot correspondant par une deuxième résistance de base Circuit intégré selon la revendication 4 ou 5, dans lequel ledit au moins un deuxième module limiteur de tension (LPCL) a un encombrement surfacique inférieur à celui du premier module limiteur de tension (PCL). Circuit intégré selon les revendications 5 et 6, dans lequel le premier module limiteur de tension (PCL) comporte N1 premiers transistors en parallèle, N1 étant supérieur à 1 et ledit au moins un deuxième module limiteur de tension (LPCL) comporte N2 deuxièmes transistors en parallèle, N1 étant supérieur à N2. Circuit intégré selon l’une des revendications précédentes, dans lequel ledit domaine (DMN) comporte un circuit de mémoire non volatile. Procédé, comprenant -en présence d’une décharge électrostatique positive sur l’un de premiers plot d’entrée et/ou de sortie de signal (PDi) couplé à un domaine du circuit intégré, une limitation de la tension sur ce premier plot en faisant circuler le courant (CR) résultant de cette décharge à travers un premier module limiteur de tension (PCL), -en présence d’une décharge électrostatique positive sur un deuxième plot (PVcc) destiné à recevoir, lors du fonctionnement du circuit intégré, une première tension d’alimentation, une limitation de la tension sur la borne d’entrée (BE2) d’au moins un deuxième module limiteur de tension (LPCL) en répartissant le courant (CR) résultant de cette décharge en d’une part un premier courant (CR1) circulant dans le premier module limiteur de tension et dans une diode anti-retour (D21) couplée entre le deuxième plot (PVcc), le premier plot (PDi) et l’entrée (BE1) du premier module limiteur de tension (PCL) et en d’autre part au moins un deuxième courant (CR2) circulant dans ledit au moins un deuxième module limiteur de tension, ledit au moins un deuxième courant (CR2) étant inférieur au premier courant (CR1), et -lors du fonctionnement du circuit intégré, une délivrance audit domaine d’au moins une deuxième tension d’alimentation (IVcc) égale à la tension présente à ladite borne d’entrée dudit au moins un deuxième module limiteur de tension (LPCL). Procédé selon la revendication 9, dans lequel ledit au moins un deuxième courant (CR2) circule également dans un élément résistif (R) couplé entre ladite borne d’entrée (BE2) du deuxième module limiteur de courant correspondant et le deuxième plot (PVcc).