Circuit neuronal (200, 300, 500, 700, 800, 1100) comprenant : - une première pluralité de synapses, comprenant chacune un premier élément mémoire résistif ( , ) ayant une capacité parasite associée ( , ), chacun des premiers éléments mémoire résistifs étant configuré pour fournir un courant à une première ligne conductrice commune (SL) ; et - un dispositif de sortie (206, 1106) configuré pour comparer une première tension ( ) sur la première ligne conductrice commune à une tension seuil ( ) et pour générer une tension de sortie ( ) du circuit neuronal sur la base de la comparaison. Circuit neuronal selon la revendication 1, dans lequel le dispositif de sortie est un comparateur de tension (206) configuré pour générer une transition de la tension de sortie ( ) du circuit neuronal lorsque la première tension dépasse la tension seuil. Circuit neuronal selon la revendication 1, dans lequel le dispositif de sortie est un amplificateur de tension (1106) configuré pour générer une tension de sortie analogique ( ). Circuit neuronal selon la revendication 2, comprenant en outre un premier circuit de retard (508) relié à une sortie du comparateur de tension (208) et configuré pour réinitialiser la première tension ( ) sur la première ligne conductrice commune (SL) en réponse à la transition de la tension de sortie ( ). Circuit neuronal selon l'une quelconque des revendications 1 à 4, dans lequel le premier élément résistif ( , ) de chaque synapse est relié à une sortie d'un circuit neuronal correspondant supplémentaire. Circuit neuronal selon l'une quelconque des revendications 1 à 5, dans lequel le premier élément résistif ( , ) de chaque synapse est relié à une tension d'alimentation ( ) par l'intermédiaire d'un premier transistor correspondant ( ), chacun des premiers transistors ayant sa grille reliée à une sortie ( ) d'un circuit neuronal correspondant supplémentaire. Circuit neuronal selon l'une quelconque des revendications 1 à 6, dans lequel chaque synapse comprend en outre un deuxième élément mémoire résistif ( ) ayant une capacité parasite associée ( ), chacun des deuxièmes éléments mémoire résistifs étant configuré pour fournir un courant à une deuxième ligne conductrice commune (SL'), la deuxième ligne conductrice fournissant la tension seuil ( ) au dispositif de sortie (206, 1106). Circuit neuronal selon la revendication 7 dans sa dépendance à la revendication 5, dans lequel le deuxième élément résistif ( ) de chaque synapse est relié à la sortie du circuit neuronal correspondant supplémentaire. Circuit neuronal selon la revendication 7 dans sa dépendance à la revendication 6, dans lequel le deuxième élément résistif ( ) de chaque synapse est relié à la tension d'alimentation ( ) par l'intermédiaire d'un deuxième transistor correspondant ( ), chacun des deuxièmes transistors ayant sa grille reliée à une sortie ( ) du circuit neuronal correspondant supplémentaire. Circuit neuronal selon l'une quelconque des revendications 7 à 9 dans leur dépendance à la revendication 4, comprenant en outre un deuxième circuit de retard (508) relié à la sortie du comparateur de tension (206) et configuré pour réinitialiser la tension seuil ( ) sur la deuxième ligne conductrice commune (SL') en réponse à la transition de la tension de sortie ( ). Circuit neuronal selon l'une quelconque des revendications 1 à 10, dans lequel les premiers éléments mémoire résistifs ( , ) sont des éléments à jonction ferro-tunnel. Réseau neuronal (1300) comprenant une pluralité de couches de circuits neuronaux (200, 300, 500, 700, 800, 1100) selon l'une quelconque des revendications 1 à 11.