Dispositif comprenant : un premier circuit (200) destiné à recevoir un premier signal sinusoïdal (sig1) et un deuxième signal sinusoïdal (sig3) en quadrature l'un par rapport à l'autre, le premier circuit (200) étant configuré pour fournir : - un premier signal carré (sig11) ayant un premier niveau si le premier signal sinusoïdal (sig1) est positif par rapport à sa composante continue (DC1) et un deuxième niveau sinon, et - un deuxième signal carré (sig31) ayant un premier niveau si le deuxième signal sinusoïdal (sig3) est positif par rapport à sa composante continue (DC3) et un deuxième niveau sinon; et une porte logique à commutation en courant (208) configurée pour recevoir les premier et deuxième signaux carrés (sig11, sig31), et pour fournir : - un troisième signal carré (O1) à un premier niveau et un quatrième signal carré (O2) à un deuxième niveau quand les premier et deuxième signaux carrés (sig11, sig31) sont simultanément à leurs premier niveaux et que le premier signal carré est en avance de phase sur le deuxième signal carré ; et - le troisième signal carré (O1) à un deuxième niveau et le quatrième signal carré (O2) à un premier niveau quand les premier et deuxième signaux carrés (sig11, sig31) sont simultanément à leurs premier niveaux et que le deuxième signal carré est en avance de phase sur le premier signal carré. Dispositif selon la revendication 1, dans lequel la porte logique est configurée pour que : - le troisième signal carré (O1) commute de son premier niveau à son deuxième niveau uniquement lorsque le deuxième signal carré (sig31) commute de son deuxième niveau à son premier niveau pendant le premier niveau du premier signal carré (sig11), le troisième signal carré (O1) restant ensuite à son deuxième niveau uniquement tant que les premier et deuxième signaux carrés (sig11, sig31) restent à leurs premiers niveaux ; et - le quatrième signal carré (O2) commute de son premier niveau à son deuxième niveau uniquement lorsque le premier signal carré (sig11) commute de son deuxième niveau à son premier niveau pendant le premier niveau du deuxième signal carré (sig31), le quatrième signal carré (O2) restant ensuite à son deuxième niveau uniquement tant que les premier et deuxième signaux carré (sig11, sig31) restent à leurs premiers niveaux. Dispositif selon la revendication 1 ou 2, dans lequel : le premier circuit (200) comprend deux circuits de conversion (202) identiques, chaque circuit de conversion (202) comprenant: - un noeud d'entrée (204) et un noeud de sortie (206), - un inverseur (2000) ayant une sortie couplée au noeud de sortie (206), - une résistance (2002) couplant une entrée de l'inverseur (2000) à la sortie de l'inverseur, et - une capacité (2004) couplant le noeud d'entrée (204) et à l'entrée de l'inverseur (2000) ; le noeud d'entrée (204) et le noeud de sortie (206) d'un des deux circuits de conversion (202) sont configurés pour respectivement recevoir le premier signal sinusoïdal (sig1) et fournir le premier signal carré (sig11) ; et le noeud d'entrée et le noeud de sortie de l'autre des deux circuits de conversion sont configurés pour respectivement recevoir le deuxième signal sinusoïdal (sig3) et fournir le deuxième signal carré (sig31). Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel chaque circuit de conversion (202) comprend en outre : un premier interrupteur (ITA) en série avec ladite résistance (2002), entre l'entrée et la sortie de l'inverseur (2000) ; et un deuxième interrupteur (ITB) couplant l'entrée de l'inverseur (2000) à une tension (VDD) apte à forcer un état donné de la sortie de l'inverseur (2000) quand le deuxième interrupteur (ITB) est fermé. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel ladite porte logique (208) comprend : un noeud de référence (500), un noeud d'alimentation (514) et des premier (502), deuxième (506), troisième (508), quatrième (512), cinquième (504) et sixième (510) noeuds ; un premier transistor (M1) connecté entre le noeud de référence et ledit premier noeud (502) et ayant une grille configurée pour recevoir un premier signal de commande (cmd1) déterminé par le premier signal carré (sig11) ; un deuxième transistor (M3) connecté entre lesdits premier et deuxième noeuds (502, 506) et ayant une grille connectée audit troisième noeud (508) ; une première résistance (R1) couplant ledit deuxième noeud (506) audit noeud d'alimentation (514) ; un troisième transistor (M4) connecté entre lesdits premier et troisième noeuds (502, 508) et ayant une grille connectée audit quatrième noeud (512) ; une deuxième résistance (R2) couplant ledit troisième noeud (508) audit noeud d'alimentation (514) ; un quatrième transistor (M2) connecté entre ledit noeud de référence (500) et ledit cinquième noeud (504) et ayant une grille configurée pour recevoir un deuxième signal de commande (cmd2) déterminé par le deuxième signal carré (sig31) ; un cinquième transistor (M6) connecté entre lesdits cinquième et quatrième noeuds (504, 512) et ayant une grille connectée audit sixième noeud (510) ; un troisième résistance (R3) couplant ledit sixième noeud (510) audit noeud d'alimentation (514) ; un sixième transistor (M5) connecté entre lesdits cinquième et sixième noeuds (504, 510) et ayant une grille connectée audit deuxième noeud (506) ; et une quatrième résistance (R4) couplant ledit quatrième noeud (512) audit noeud d'alimentation (514), lesdits deuxième et quatrième noeuds (506, 512) étant configurés pour fournir respectivement les troisième et quatrième signaux carrés (O1, O2). Dispositif selon la revendication 5, dans lequel ladite porte logique (208) comprend en outre deux circuits de commande (520) identiques comprenant chacun une entrée (522) et une sortie (524), chaque circuit de commande (520) étant configuré pour fournir, sur sa sortie (524), un signal carré ayant une composante alternative déterminée par la composante alternative d'un signal carré reçu sur son entrée (522) et pour fixer une composante alternative du signal fourni sur sa sortie (526), un premier des deux circuits de commande (520) étant configuré pour recevoir le premier signal carré (sig11) sur son entrée (522) et pour fournir le premier signal de commande (cmd1) sur sa sortie (524) et un deuxième des deux circuits de commande (520) étant configuré pour recevoir le deuxième signal (sig31) carré sur son entrée (522) et pour fournir le deuxième signal de commande (cmd2) sur sa sortie (524). Dispositif selon l'une quelconque des revendications 1 à 6, dans lequel le premier circuit (200) est en outre destiné à recevoir un troisième signal (sig2) sinusoïdal en opposition de phase avec le premier signal sinusoïdal (sig1) et un troisième signal sinusoïdal (sig4) en opposition de phase avec le deuxième signal sinusoïdal (sig2), le premier circuit étant en outre configuré pour fournir : - un cinquième signal carré (sig21) ayant un premier niveau si le troisième signal sinusoïdal (sig2) est positif par rapport à sa composante continue et un deuxième niveau sinon, et - un sixième signal carré (sig41) ayant un premier niveau si le quatrième signal sinusoïdal (sig4) est positif par rapport à sa composante continue et un deuxième niveau sinon. Dispositif selon la revendication 7 dans sa dépendance à la revendication 6, dans lequel : chacun des deux circuits de commande (520) comprend : - une entrée supplémentaire (526), - des premier, deuxième et troisième noeuds (700, 702, 704), le troisième noeud (704) étant couplé à la sortie (524) dudit circuit de commande, - un premier transistor (M7) connecté entre le noeud de référence (500) et le premier noeud (700) dudit circuit de commande et ayant une grille configurée pour recevoir une première tension de polarisation (Vpol1), - un deuxième transistor (M8) connecté entre les premier (700) et deuxième (702) noeuds dudit circuit de commande et ayant une grille couplée à l'entrée (522) dudit circuit de commande, - une première résistance (R5) couplant le deuxième noeud (702) dudit circuit de commande au noeud d'alimentation (514), - un troisième transistor (M9) connecté entre les premier et troisième noeuds (700, 704) dudit circuit de commande et ayant une grille couplée à l'entrée supplémentaire (526) dudit circuit de commande, et - une deuxième résistance (R6) couplant le troisième noeud (704) dudit circuit de commande au noeud d'alimentation (514) ; l'entrée supplémentaire (526) du premier circuit de commande est configurée pour recevoir le cinquième signal carré (sig21) ; et l'entrée supplémentaire (526) du deuxième circuit de commande est configuré pour recevoir le sixième signal carré (sig41). Dispositif selon la revendication 8, dans lequel : chaque circuit de commande (520) comprend en outre : une première capacité (706) couplant l'entrée (522) dudit circuit de commande (520) à la grille du deuxième transistor (M8) dudit circuit de commande (520) ; une troisième résistance (R7) couplant la grille du deuxième transistor dudit circuit de commande (520) à un quatrième noeud (707) dudit circuit de commande (520), ledit quatrième noeud configuré pour recevoir une première tension continue (VDC2) ; une deuxième capacité (708) couplant l'entrée supplémentaire (526) dudit circuit de commande (520) à la grille du troisième transistor (M9) dudit circuit de commande (520) ; une quatrième résistance (R8) couplant la grille du troisième transistor (M9) dudit circuit de commande (520) audit quatrième noeud (707) ; une troisième capacité (710) couplant le troisième noeud (704) dudit circuit de commande (520) à la sortie (524) dudit circuit de commande (520) ; et une cinquième résistance (R9) couplant la sortie (524) dudit circuit de commande à un cinquième noeud (711) dudit circuit de commande, ledit cinquième noeud (711) étant configuré pour recevoir une deuxième tension continue (VDC3). Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel : le dispositif comprend en outre un circuit d'écriture et de mémorisation (800) à commutation en courant comprenant : - une première entrée (D1) configurée pour recevoir le troisième signal carré (O1), - une deuxième entrée (D2) configurée pour recevoir le quatrième signal carré (O2), - une première sortie (Q1) configurée pour fournir un premier signal de sortie (mem1), et - une deuxième sortie (Q2) configurée pour fournir un deuxième signal de sortie (mem2); et le circuit d'écriture et de mémorisation (800) est configuré de sorte qu'un niveau des premier et deuxième signaux de sortie (mem1, mem2) est déterminé par le niveau respectivement des troisième et quatrième signaux carrés (O1, O2) quand les premier et deuxième signaux carrés (sig11, sig31) sont simultanément à leurs premiers niveaux, et pour mémoriser le niveau des premier et deuxième signaux de sortie sinon. Dispositif selon la revendication 10, dans lequel : le circuit d'écriture et de mémorisation (800) comprend une première bascule (802) à commutation en courant et une deuxième bascule (804) à commutation en courant ; la première bascule (802) est configurée pour recevoir le troisième signal carré (O1) et fournir le premier signal de sortie (mem1) ; et la deuxième bascule (804) est configurée pour recevoir le quatrième signal carré (O2) et fournir le deuxième signal de sortie (mem2). Dispositif selon la revendication 11, dans lequel : chacune des première et deuxième bascules (802, 804) comprend : - un noeud de référence (500), un noeud d'alimentation (514) et des premier (902), deuxième (904), troisième (906) et quatrième (908) noeuds, - un circuit (900) à commutation en courant configuré pour recevoir un signal (O1, O2) et pour fournir un signal en phase (sigc) avec le signal reçu et un signal en opposition de phase (sigcn) avec le signal reçu, - un premier transistor (M10) connecté entre ledit noeud de référence (500) et ledit premier noeud (902), une grille dudit premier transistor (M10) étant configurée pour recevoir un signal (cmd13) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont simultanément à leurs premiers niveaux, - un deuxième transistor (M11) connecté entre lesdits premier et deuxième noeuds (902, 904) et ayant une grille configurée pour recevoir le signal en phase (sigc), - une première résistance (R10) couplant ledit deuxième noeud (904) au noeud d'alimentation (514), - un troisième transistor (M12) connecté entre lesdits premier et troisième noeuds (902, 906) et ayant une grille configurée pour recevoir le signal en opposition de phase (sigcn), - une deuxième résistance (R11) couplant ledit troisième noeud (906) au noeud d'alimentation (514), - des quatrième, cinquième et sixième transistors (M13, M14, M15) connectés chacun entre le noeud de référence (500) et ledit quatrième noeud (908), une grille du quatrième transistor (M15) étant configurée pour recevoir un signal (cmd1n3n) indiquant quand les premier et deuxième signaux carrés sont simultanément à leurs deuxièmes niveaux, une grille du cinquième transistor (M14) étant configurée pour recevoir un signal (cmd13n) indiquant quand les premier et deuxième signaux carrés sont simultanément et respectivement à leur premier niveau et à leur deuxième niveau, et une grille du sixième transistor (M15) étant configurée pour recevoir un signal (cmd1n3) indiquant quand les premier et deuxième signaux carrés sont simultanément et respectivement à leur deuxième niveau et leur premier niveau, - un septième transistor (M17) connecté entre lesdits quatrième et deuxième noeuds (908, 904) et ayant une grille connectée audit troisième noeud (906), et - un huitième transistor (M16) connecté entre lesdits quatrième et troisième noeuds (908, 906) et ayant une grille connecté audit deuxième noeud (904) ; le circuit à commutation en courant (900) de la première bascule (802) est configuré pour recevoir le troisième signal carré (O1) ; le circuit à commutation en courant (900) de la deuxième bascule (804) est configuré pour recevoir le quatrième signal carré (O2); l'un des premier et deuxième noeuds (904, 906) de la première bascule (802) est configuré pour fournir le premier signal de sortie (mem1) ; et l'un des premier et deuxième noeuds (904, 906) de la deuxième bascule (804) est configuré pour fournir le deuxième signal de sortie (mem2). Dispositif selon la revendication 12, dans lequel chaque circuit à commutation en courant comprend : - un noeud de référence (500), un noeud d'alimentation (514) et des premier (9002), deuxième (9004) et troisième (9006 ) noeuds ; - un premier transistor MOS (M18) connecté entre ledit noeud de référence (500) et ledit premier noeud (9002) et ayant une grille configurée pour recevoir une tension de polarisation (Vpol2); - un deuxième transistor MOS (M19) connecté entre lesdits premier et deuxième noeuds (9002, 9004) et ayant une grille configurée pour recevoir le signal reçu (O1, O2) par ledit circuit à commutation en courant (900) ; - une troisième transistor MOS (M20) connecté entre lesdits premier et troisième noeuds (9002, 9006) et ayant une grille connectée audit deuxième noeud (9004) ; - une résistance (R13) couplant ledit deuxième noeud (9004) audit noeud d'alimentation (514) ; et - une autre résistance (R14) couplant ledit troisième noeud (9006) audit noeud d'alimentation (514), lesdits deuxième et troisième noeuds (9004, 9006) étant configurés pour fournir respectivement les signaux en opposition de phase et en phase fournis par ledit circuit à commutation en courant (900). Dispositif selon la revendication 12 ou 13, dans lequel le circuit d'écriture et de mémorisation comprend en outre une porte logique (806) à commutation en courant configurée pour fournir le signal (cmd13) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont à leurs premiers niveaux, le signal (cmd1n3n) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont à leurs deuxièmes niveaux, le signal (cmd13n) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont respectivement à leurs premier et deuxième niveaux, et le signal (cmd1n3) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont respectivement à leurs deuxième et premier niveaux. Dispositif selon la revendication 12 ou 13 prise dans sa dépendance à la revendication 7, dans lequel le circuit d'écriture et de mémorisation comprend en outre une porte logique (806) à commutation en courant configurée (800) pour recevoir les premier, deuxième, cinquième et sixième signaux carrés (sig11, sig31, sig21, sig41) et pour fournir, à partir desdits signaux reçus, le signal (cmd13) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont à leurs premiers niveaux, le signal (cmd1n3n) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont à leurs deuxièmes niveaux, le signal (cmd13n) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont respectivement à leurs premier et deuxième niveaux, et le signal (cmd1n3) indiquant quand les premier et deuxième signaux carrés (sig11, sig31) sont respectivement à leurs deuxième et premier niveaux. Dispositif selon la revendication 14 prise dans sa dépendance à la revendication 7, dans lequel la porte logique (806) du circuit d'écriture et de mémorisation (900) comprend : une porte NON-ET à commutation en courant configurée pour revoir quatre signaux (sig11', sig21', sig31', sig41') déterminés par respectivement par les premier, deuxième, quatrième et cinquième signaux carrés (sig11, sig21, sig31, sig41) et pour fournir des premier, deuxième, troisième et quatrième signaux de sortie (S1, S2, S3, S4) ; et quatre inverseurs (1030) configurés pour recevoir respectivement les quatre signaux de sortie (S1, S2, S3, S4) de la porte logique NON-ET et pour fournir respectivement le signal indiquant quand les premier et deuxième signaux carrés sont à leurs premiers niveaux, le signal indiquant quand les premier et deuxième signaux carrés sont à leurs deuxièmes niveaux, le signal indiquant quand les premier et deuxième signaux carrés sont respectivement à leurs premier et deuxième niveaux, et le signal indiquant quand les premier et deuxième signaux carrés sont respectivement à leurs deuxième et premier niveaux.