INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Dans le cadre de la présente invention, l’électrode négative peut être de tout type connu.
Il est entendu que dans les systèmes sans anode appelés « anode free », une électrode négative est également présente (généralement limitée initialement au seul collecteur de courant).
Le matériau actif d’électrode négative n’est pas particulièrement limité.
La couche d’électrode positive est typiquement constituée d’un support conducteur utilisé comme collecteur de courant sur lequel est déposé le matériau d’électrode positive comprenant outre l’électrolyte solide, un matériau actif d’électrode positive et un matériau conducteur électronique carboné. Un liant peut également être incorporé au mélange.
Cet additif carboné est réparti dans l’électrode de manière à former un réseau percolant électronique entre l’ensemble des particules de matériau actif et le collecteur de courant.
Le terme « électrode positive » désigne lorsque l'accumulateur est en décharge, l'électrode fonctionnant en cathode.
Le matériau conducteur électronique est généralement choisi parmi le graphite, le noir de carbone, le noir d'acétylène, la suie, le graphène, les nanotubes ou fibres de carbones ou un mélange de ceux-ci.
On entend par collecteur de courant un élément tel que plot, plaque, feuille ou autre, en matériau conducteur, relié à l’électrode positive ou négative, et assurant la conduction du flux d’électrons entre l’électrode et les bornes de la batterie. Le collecteur de courant est de préférence un support conducteur bidimensionnel tel qu'un feuillard plein ou perforé, à base de métal, par exemple en nickel, en acier, en acier inoxydable, ou en aluminium.
– la représente des clichés obtenus par MEB pour une épaisseur de la couche de SiO 2 de 15 nm et de Pt de 10 nm
– la représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 900°C pendant 1 min ;
– la représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 950°C pendant 1 min ;
– la représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 900°C pendant 1 min, suivi d’un recuit à 1050°C pendant 3 min ;
– la représente un grossissement par MEB à la surface d’un substrat ayant subi un recuit à 950°C pendant 1 min, suivi d’un recuit à 1100°C pendant 3 min ; et
– la représente la capacité surfacique normalisée en fonction de la vitesse de balayage de couches minces de RuO2 déposées sur différents types de substrats permettant d'estimer les gains électrochimiques effectifs.
Partie Expérimentale Matériel et méthodes Les réactifs utilisés sont commercialisés par la société STREM® Chemical et utilisés sans autre purification.
Mesure des surfaces Le gain de surface (Area Enhancement Factor, AEF) est mesuré indirectement par Voltampérométrie cyclique en cellule 3 électrodes. L’électrolyte utilisé est l’acide sulfurique (H 2 SO 4 ) dilué à 0,5 M, l’électrode de référence est une électrode Ag/AgCl, la contre électrode est en platine, l’électrode de travail correspond à l’échantillon fabriqué recouvert d’une fine couche de platine (30 nm) déposé par ALD (le substrat microstructure, le squelette hiérarchique). La vitesse de balayage est de 50 mV/s.
Mesure des épaisseurs des couches minces déposées L’épaisseur des couches est mesurée par réflectivité des rayons X (XRR) qui est une technique d’interférométrie qui permet d’obtenir des informations quantitatives sur la rugosité aux interfaces, la densité ainsi que l’épaisseur de couches minces, amorphes ou non. Après une phase d’alignement de la hauteur et de la surface de l’échantillon, on effectue la mesure. Une telle mesure consiste à diriger un faisceau de rayons X sur la surface d’un échantillon à un angle d’incidence théta faible et de recueillir l’intensité réfléchie. Une mesure permettant de retracer l’intensité réfléchie en fonction de l’angle d’incidence (2θ) est obtenue, comme montré à la . La courbe décrit généralement un plateau pour 2θ c , où θ c correspond à l’angle critique, puis une décroissance comportant une ou plusieurs oscillations dont la période est reliée à l’épaisseur de la couche via la relation suivante : Θ m ² = + θ c ² équation 1 Avec m, l’ordre des oscillations et θ m l’angle correspondant en radian comme illustré sur la et d, l’épaisseur de la couche.
La pente des oscillations permet de remonter à la rugosité de surface. Et le changement de pente après les oscillations permet de remonter à la densité de la couche. La réflectivité des rayons X est une technique qui permet de mesurer précisément l’épaisseur d’une couche mince (de 5 à 100 nm environ) de manière précise à l’aide de l’équation 1 à condition d’avoir des couches peu rugueuses, ce qui en fait une technique de choix pour les dépôts ALD qui sont réalisés dans le cadre de ces travaux. Les mesures de réflectivité des rayons X ont été réalisées sur un système à anode tournante de cuivre SMARTLAB ® de chez Rigaku ®.
L’observation de la topographie de surface des échantillons a été effectuée par microscopie électronique à balayage (MEB) en top view, cross-section et en incidence rasante à l’aide d’un FEI Magellan 400™.
La distribution des tailles des nanofils est réalisée au MEB et les mesures de taille des nanofils sont effectuées avec le logiciel ImageJ™.
Exemples Partie 1 : Synthèse d’un oxyde de Silicium SiO 2 par oxydation sèche (LP CVD, Low Pressure Chemical Vapor Deposition) -Nettoyage wafers : piranha (mélange d'acide sulfurique H₂SO₄ et de peroxyde d'hydrogène H₂O₂) 1:1 (20 min), rinçage eau désionisée séchage N 2 , HF 1% (2min), rinçage edi, séchage N 2 ; -Introduction du wafer de silicium dans le four à 500°C, sous 2 slm (standard litre par minute, à T=0°C et P=1bar) de N2 ; -Montée en température jusqu'à 675°C pendant 30 min (10°C/min) ; -Montée en température jusqu'à 900°C pendant 1 h (10°C/min) ; -Préoxydation à 900°C pendant 30 min, avec 2 slm de N 2 et 0.2slm d'O 2 ; -Oxydation à 900°C pendant 42 min (15 nm de SiO 2 – vitesse de dépôt 0.357 nm/min), avec 2slm d'O 2 ; -Descente en température jusqu'à 500°C pendant 1 h, avec 2slm de N 2 .
Partie 2 : Dépôt d’un catalyseur de Pt par couche atomique (ALD, Atomic Layer Deposition)
Une couche de platine est déposée par ALD, les réactifs sont le « Pt » et le dioxygène.
Les valeurs finales (R é sistance d’interface mesurée plusieurs mois après l’assemblage de la cellule) sont illustrées à la et à la .
Au cours du temps, les résistances d’interfaces continuent de diminuer et semblent tendre vers une même valeur limite de l’ordre de [20-40 Ω.cm²].
valeur finale Interface @ 70°C 2 x Rint *A Gain p/p à la ref Gain p/p à la ref Ω.cm² Ratio % Ref : LATP pristine/PEO 154,8 1,0 0% LATP prétraitée dans DMF/PEO 44,4 3,5 -71% LATP prétraitée dans ACN/PEO 20,5 7,6 -87% LATP prétraitée dans DMSO/PEO 57,1 2,7 -63% LATP prétraitée dans DMC/PEO 22,4 6,9 -86% LATP prétraitée dans Sulfolane/PEO 92,3 1,7 -40% LATP prétraitée dans Isopropanol/PEO 68,2 2,3 -56% Système LLZO/PEO
Les valeurs initiales (Résistance d’interface mesurée 1-2h après l’assemblage de la cellule) sont illustrées à la .
Commentaires : Dans le cas de la céramique LLZO, la résistance d’interface diminue fortement dans le cas du cyclohexane. Prétraitement à 200°C de la céramique Système LATP/PEO
Valeur initiale Interface @ 70°C 2 x Rint *A Gain p/p à la ref Gain p/p à la ref Ω.cm² Ratio % Ref : LATP pristine/PEO 191,6 1,0 0% LATP prétraitée dans DMF/PEO 154,6 1,2 -19% LATP prétraitée dans ACN/PEO 82,2 2,3 -57% LATP prétraitée dans DMSO/PEO 100,2 1,9 -48% LATP prétraitée dans DMC/PEO 81,8 2,3 -57% LATP prétraitée dans Sulfolane/PEO 131,3 1,5 -31% LATP prétraitée dans Isopropanol/PEO 126,5 1,5 -34% LATP prétraitée thermiquement 12h @ 200°C /PEO 94,2 2,0 -51% ATP prétraitée thermiquement 72h @ 200°C /PEO 40,0 4,8 -79%
Commentaires : Le traitement thermique de la céramique est également un moyen efficace pour réduite la résistance d’interface On peut remarquer que lorsque la durée du prétraitement est allongée, la diminution de la résistance est plus importante.
Les valeurs finales (Résistance d’interface mesurée plusieurs mois après l’assemblage de la cellule) sont illustrées à la .
Valeur f inale Interface @ 70°C 2 x Rint *A Gain p/p à la ref Gain p/p à la ref Ω.cm² Ratio % Ref : LATP pristine/PEO 154,8 1,0 0% LATP prétraitée dans DMF/PEO 44,4 3,5 -71% LATP prétraitée dans ACN/PEO 20,5 7,6 -87% LATP prétraitée dans DMSO/PEO 57,1 2,7 -63% LATP prétraitée dans DMC/PEO 22,4 6,9 -86% LATP prétraitée dans Sulfolane/PEO 92,3 1,7 -40% LATP prétraitée dans Isopropanol/PEO 68,2 2,3 -56% LATP prétraitée thermiquement 12h/PEO 17,3 9,0 -89% LATP prétraitée thermiquement 72h/PEO 25,3 6,1 -84%
Au cours du temps, les résistances d’interfaces diminuent (avec différentes cinétiques) et tendent vers une même valeur limite de l’ordre de [20-30 Ω.cm²]. On peut remarquer que le traitement thermique à 200°C 72h permet d’être très proche de cette valeur dès le début.
Conclusions générales : Dans le cas d’un système de type PEO/LATP, le prétraitement de la céramique (solvant ou thermique) est un moyen pour diminuer significativement la résistance d’interface.
Pour ce qui est du système PEO/LLZO, la résistance d’interface diminue également lorsque la céramique est prétraitée dans du cyclohexane.
Dans la présente étude, le système de référence comprenant une céramique native présente des valeurs de résistances d’interfaces plus élevées que toutes celles qui ont été enregistrées dans le cas des céramiques pré-traitées (par un solvant ou thermiquement).
La résistance d’interface la plus faible a été enregistrée dans le cas d’une céramique pré-traitée thermiquement pendant 72 heures pour laquelle la résistance d’interface a été divisée par un facteur de 16 par rapport au système de référence. Dans le cas d’un pré-traitement de la céramique par solvant, la résistance d’interface a été divisée par un facteur 7 pour les solvants ACN et DMC.
Le Tableau 5 suivant reprend la mesure de la composition chimique de la surface de la céramique grâce à la technique de l’XPS, lorsque la céramique à été prétraitée par un solvant et celle de la céramique « native ».
De préférence, les nanofils ont une section de diamètre de 20 à 250 nm, et une longueur de 100 nm à 10 µm. Avantageusement, les nanofils ont une section de diamètre de 50 à 200 nm, et une longueur de 0.5 à 2 µm. La structure de ces nanofils est caractérisée par une technique de microscopie électronique et plus particulièrement par microscopie électronique à balayage (MEB), et l’évaluation des dimensions et des structures des nanofils est effectuée à partir des images collectées par cette technique.
De préférence, la zone comportant des nanofils présente une surface développée de 2 à 50 fois la surface développée de ladite zone dépourvue de nanofils, et avantageusement 10 à 40 fois, voire 15 à 35 fois. Le gain de surface lié à la présence des nanofils est mesuré de manière indirecte par méthode électrochimique via l’utilisation d’un matériau capacitif, faradique ou pseudo capacitif dont les propriétés électrochimiques sont intrinsèques à la surface développée. La surface développée est la représentation de la surface totale introduite via la création de porosités, d’anfractuosités au travers de l’ajout de micro et nano-objets par rapport à l’objet initial; que l’on représente généralement par un gain de surface qui est une valeur numérique supérieure à 1 (1 étant la représentation du gain de surface de l’objet initial).
La présente invention concerne aussi un procédé de fabrication d’un substrat plan ou d’un substrat microstructuré présenté précédemment dans le cadre de l’invention, comprenant les étapes suivantes : a- recouvrir un support plan ou microstructuré d’une couche mince de SiO 2 ; b- déposer une couche d’un métal non oxydé par une technique de dépôt de couches atomiques ; c- réaliser une étape de lithographie optique sur au moins une zone de la surface du support plan ou microstructuré ayant subi les étapes a- et b- ; d- réaliser un traitement par gravure ; et e- réaliser un recuit thermique, de préférence en mettant en œuvre au moins un palier de température.
L’étape a- comprend avantageusement un dépôt d’un film mince nanométrique de SiO 2 par synthèse chimique en phase vapeur à basse pression, plus connu sous la terminologie anglosaxone « low pressure chemical vapor deposition », également désigné par l’acronyme « LP CVD ».
L’étape b- comprend un dépôt de couche atomique, plus connu sous la terminologie anglosaxone « Atomic Layer Deposition », également désignée par l’acronyme « ALD ». Les couches déposées par une telle technique de dépôt de couches atomiques sont déposées à partir de précurseurs, comme cela est décrit dans la référence [2] , par une technique de dépôt chimique de couches atomiques en phase vapeur (technique nommée « Chemical Vapor Deposition » en anglais et communément désignée par l’acronyme « ALCVD »), ou encore par une technique de dépôt par épitaxie de couches atomiques (technique nommée « Atomic Layer Epitaxy » en anglais et communément désignée par l’acronyme « ALE »). En particulier, la technique ALD est une technique de dépôt de couches minces qui repose sur des réactions gaz-surface afin d’exposer la surface sur laquelle on souhaite déposer une couche d’un matériau à différents précurseurs chimiques successifs.
L’étape c- de lithographie optique afin de limiter la croissance de nanofils de SiO 2 uniquement sur les zones du substrat sur lesquelles la présence des nanofils est désirée. Une telle étape permet la formation d’un masque de résine qui protège ces zones d’intérêt du substrat sur lesquelles la présence des nanofils est désirée, et qui sont des zones d’intérêt de quelques mm 2 , et laisse « à nu » le matériau issu du précurseur (le catalyseur) sur le reste de la surface du substrat.
L’étape d- de gravure sèche du catalyseur afin de le conserver uniquement sur les zones d’intérêt est avantageusement réalisée par gravure thermique réactive, également désignée par l’acronyme « RIE », de manière préférée la gravure RIE est une gravure mettant en œuvre un appareil RIE-ICP commercialisé comme réacteur par la société Sentech®, par exemple un appareillage connu sous la référence Sentech Si500 (ICP-RIE). Une telle gravure sèche est basée sur la génération d’un plasma réactif à base d’un mélange gazeux de Cl 2 /Ar (10sccm, 30sccm) dans un réacteur à une pression de 5 mTorr, de préférence à 10°C.
L’étape e- est avantageusement un recuit mettant en œuvre une technique de synthèse vapeur – liquide – solide, également désignée par l’acronyme « VLS » ; une telle technique présente l’avantage de ne pas nécessiter l’utilisation d’un précurseur de silane en phase gazeuse comme connu classiquement dans la littérature. La croissance est directement corrélée d’une part, au passage en phase gazeuse de la couche mince de SiO 2 générée à l’étape a- et d’autre part, à la présence du catalyseur généré à l’étape b-. Avantageusement l’étape e- comprend au moins deux paliers : le premier palier permettant la formation des clusters métalliques afin de contrôler le diamètre des futurs nanofils ; le second palier permettant de provoquer le phénomène de croissance des nanofils.
De préférence, le métal non oxydé déposé à l’étape b- est sélectionné parmi le Pt, Ag, Au, Ga, In, Ti, Sn, Zn, Sb, Cu, Ni, Be, Fe, Co, Cr, Al, Ru, Rh et Pd, de préférence il s’agit de Pt. Il est à noter que le précurseur du premier métal peut se présenter sous forme de liquide ou de poudre. Par exemple, le précurseur du premier métal peut être choisi parmi les précurseurs suivants : MeCpPtMe 3 , FeCl 2 , FeCp 2 , Fe(thd) 3 , La(thd) 3 , CoCp 2 , MnCp 2 , Mn(thd) 3 , NiCp 2 , TiCl 4 , NbOEt 5 , Cr(OCl) 2 , de préférence il s’agit de MeCpPtMe 3 .
De préférence, l’étape e- comprend deux paliers de température : un premier palier de 200 à 1200°C appliqué pendant moins de 5 min ; et un deuxième palier de 300 à 1400°C appliqué pendant moins de 15 min.
La présente invention concerne également une utilisation d’un substrat microstructuré tel que présenté précédemment dans le cadre de l’invention pour la fabrication d’un micro-dispositif de stockage de l’énergie, de préférence sélectionné parmi des batteries, super-condensateurs et des condensateurs diélectriques et électrolytiques de taille micrométrique, voire de taille nanométrique, de composants de récupération de l’énergie ou bien d’un dispositif de type capteur nécessitant l’utilisation d’une grande surface spécifique.
Brève description des figures – la représente une mesure par XRR (X-Ray Reflectometry) sur une couche mince de NiO déposée par ALD sur un substrat de silicium ;
– la représente une vue MEB (Microscopie Electronique à Balayage) suite à la synthèse de nanofils par la technique VLS (Vapor-Liquid-Solid mecanism);
– la représente le profil du recuit thermique rapide (RTA) utilisé pour la croissance de nanofils de SiO 2 ;
– la représente des mesures par XRR des couches minces de Pt de 5, 10, 15, 20 nm d’épaisseur;
Substrat comportant des nanofils La présente invention est du domaine des micro-dispositifs de stockage de l’énergie, et concerne plus particulièrement, mais non exclusivement, les substrats planaires et/ou microstructurés intégrant à leur surface des sous-structures de dimensions mesurables à l’échelle nanométrique. Le procédé de fabrication desdites sous-structures est aussi un objet de la présente invention.
Les références bibliographiques dans le texte qui suit sont notées de cette manière dans le texte de la description : [] ; et listées dans le tableau de références.
Etat de la technique Les substrats mis en œuvre dans la fabrication de dispositifs de stockage d’énergie sont par exemple réalisés à partir de supports réalisés dans des matériaux semi-conducteurs ou diélectriques et peuvent se présenter sous forme de disque fin, également désigné par le terme « wafer ». Initialement un tel support présente une surface plane correspondant à une topologie à deux dimensions, 2D. Cependant, en fonction de la destination du substrat, il est avantageux de creuser à la microéchelle ou la nanoéchelle la surface du substrat pour que celle-ci présente une topologie à trois dimensions, 3D définissant ainsi un substrat microstructuré ou nanostructuré.
Un tel substrat microstructuré présente une surface utile, c’est-à-dire la surface développée, plus importante qu'un substrat plan (ou lisse), un substrat microstructuré permet par exemple le dépôt d'une plus grande quantité de matériaux à sa surface et plus particulièrement sur les surfaces latérales des microstructures, ce qui peut par exemple améliorer les performances d'un dispositif de stockage d'énergie électrique, augmenter le nombre de composants intégrables sur un substrat, etc.
Des substrats de silicium microstructurés présentant un gain de surface lié à leur structure rugueuse sont décrits, comme par exemple dans la demande brevet [1] . Une telle structure microstructurée est réalisée généralement par un traitement à sa surface telle qu’une gravure chimique ou physique, une croissance de micro-structures, ou un dépôt électrolytique de matériaux à l'intérieur de moules micrométriques, voire nanométriques, suivi de la dissolution du moule.
Les dispositifs de stockage d’énergie, n’échappent pas au besoin constant de miniaturiser les composants électroniques et il existe un besoin permanent de développer des solutions qui permettent d’augmenter la surface utile visible à l’extérieur des substrats tout en conservant les dimensions du support d’origine à partir duquel est fait le substrat ; et cela d’autant plus qu’il est avéré que l’augmentation de la surface utile améliore les performances des micro-batteries tout solide, de micro-condensateurs ou de micro-supercondensateurs.
Pour répondre à cette demande, un premier objectif de la présente invention consiste à modifier la surface d’un substrat microstructuré ou nanostructuré pour augmenter sa surface utile.
Par ailleurs, il est connu d’utiliser des procédés de formation de couches minces de matériaux sur des substrats, par exemple des procédés de production de couches de matériaux lithiés. Ces substrats à couches sont notamment utilisés dans des batteries, par exemple pour la formation d'électrodes ou de barrières électrolytiques, ou de tout autre dispositif électrique de stockage. Ces couches peuvent être déposées par une technique de dépôt par couche atomique (technique nommée Atomic Layer Deposition en anglais et communément désignée par l’acronyme ALD) à partir de précurseurs, par une technique de dépôt chimique de couches atomiques en phase vapeur (technique nommée Chemical Vapor Deposition en anglais et communément désignée par l’acronyme ALCVD), ou encore par une technique de dépôt par épitaxie de couches atomiques (technique nommée Atomic Layer Epitaxy en anglais et communément désignée par l’acronyme ALE). En particulier, la technique ALD est une technique de dépôt de couches minces qui repose sur des réactions gaz-surface afin d’exposer la surface sur laquelle on souhaite déposer une couche d’un matériau à différents précurseurs chimiques successifs.
La demande de brevet [2 ] décrit un procédé mettant en œuvre un dépôt par couche atomique d’un précurseur d’un premier métal, un tel précurseur pouvant être un complexe organométallique comprenant par exemple un métal de transition (nickel, …) ou un autre genre de métal comme l’aluminium ; ledit procédé permettant de fabriquer un composé contenant des couches minces de matériau lithié. De telles couches ont des épaisseurs de 1 nm à 1 µm, constituées de matériaux complexes, électrochimiquement actifs, et qui sont, entre autres, homogènes et adaptées à se conformer aux reliefs plus ou moins complexes de la surface d’un substrat microstructuré.
Un deuxième objectif de la présente invention consiste à modifier la surface d’un substrat pour augmenter sa surface utile en mettant en œuvre de tels procédés de dépôt de couches compatibles avec les substrats microstructurés dont la surface est complexe et est difficilement accessible par tous les procédés de traitement de surface de l’état de la technique.
Description de l’invention La présente invention concerne un substrat microstructuré comprenant un corps principal et une pluralité de microstructures élémentaires de forme allongée s’étendant depuis le corps principal, caractérisé en ce que le substrat microstructuré comprend une pluralité de nanofils positionnés sur au moins une zone de la surface du corps principal et sur la surface des microstructures élémentaires qui s’étendent depuis le corps principal sur ladite zone. Une telle configuration du substrat intégrant les nanofils permet d’augmenter encore la surface développée d’au moins d’un facteur 10, et ainsi d’améliorer d’autant la capacité de stockage d’un dispositif de stockage intégrant le susdit substrat.
Dans le cadre de la présente invention, le terme « microstructuré » ou « microstructure », s’applique indifféremment à des surfaces présentant des reliefs dont les formes ont des dimensions qui sont aussi bien mesurables à la microéchelle qu’à la nanoéchelle.
De préférence, les microstructures élémentaires de forme allongée sont des micropiliers ou des microtubes (qui sont des micropiliers évidés en leurs centres).
Le corps principal et les microstructures élémentaires qui s’étendent sur ledit corps principal du substrat microstructuré selon l’invention sont avantageusement constitués du même matériau, de préférence un matériau sélectionné parmi les matériaux comprenant, voire composés exclusivement, du silicium Si, du dioxyde de silicium SiO 2 , de l'arséniure de gallium GaAs, du nitrure de silicium Si 3 N 4 et du phosphure d'indium InP.
De préférence, les microstructures élémentaires comportent une section choisie parmi une section circulaire, elliptique, rectangulaire, carrée et triangulaire.
De préférence, les nanofils comprennent un matériau sélectionné parmi les oxydes, de préférence sélectionné parmi le SiO 2 , ZnO et TiO 2 , et de préférence les nanofils sont exclusivement composés de SiO 2 .
Préférentiellement, la température intérieure comprend une température d’air d’habitacle et/ou une température de paroi intérieure d’habitacle.
Préférentiellement, la température extérieure comprend une température d’air extérieur, et/ou une température de paroi extérieure.