Procédé de commande d'un convertisseur analogique-numérique (1), comprenant : échantillonner (200) une tension à convertir (Vdiff) en échantillonnant une première composante (Vin+) de la tension à convertir sur un premier noeud (108) d'un premier convertisseur numérique-analogique (114) et en échantillonnant une deuxième composante (Vin-) de la tension à convertir sur un deuxième noeud (110) d'un deuxième convertisseur numérique-analogique (116) ; déterminer des bits de poids forts par des approximations successives (202) en commandant, à chacune desdites approximations successives, les premier et deuxième convertisseurs numérique-analogique (114, 116) sur la base d'une comparaison de leurs sorties (118, 120 ; V+, V-) ; et déterminer des bits de poids faibles par une conversion temps-numérique (206, 208) comprenant : - l'application, par un troisième convertisseur numérique-analogique (124) comprenant le premier noeud (108) et ayant une sortie (128) connectée à la sortie (118) du premier convertisseur (114), d'une première rampe de décalages en tension successifs sur la sortie (118, V+) du premier convertisseur (114), et - l'application, par un quatrième convertisseur numérique-analogique (126) comprenant le deuxième noeud (110) et ayant une sortie (130) connectée à la sortie (120) du deuxième convertisseur (116), d'une deuxième rampe de décalages en tension successifs sur la sortie (120, V-) du deuxième convertisseur (116), les première et deuxième rampes variant dans des sens opposés déterminés par la comparaison (Res, Res1) des sorties (118, 120 ; V+, V-) des premier et deuxième convertisseurs (114, 116) à la fin de la conversion par approximations successives (204). Procédé selon la revendication 1, dans lequel, chacun des décalages en tension de chacune des première et deuxième rampe a, en valeur absolue, une même amplitude. Procédé selon la revendication 1 ou 2, dans lequel, lors de la conversion temps-numérique, les décalages sur la sortie du premier convertisseur et les décalages sur la sortie du deuxième convertisseur sont alternés. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel, entre la fin des approximations successives (202) et le début de la conversion temps-numérique (206, 208), un premier décalage en tension est appliqué sur la sortie (118) du premier convertisseur (114) par le troisième convertisseur (124) et un deuxième décalage en tension de même amplitude mais de signe opposé au premier décalage en tension est appliqué sur la sortie (120) du deuxième convertisseur (116) par le quatrième convertisseur (126). Procédé selon la revendication 4, dans lequel le signe des premier et deuxième décalages est déterminé par la comparaison des sorties (118, 120) des premier et deuxième convertisseurs (114, 116) à la fin des approximations successives (202, 204). Procédé selon la revendication 4 ou 5, dans lequel l'amplitude des premier et deuxième décalages détermine une redondance entre les bits de poids fort déterminés et les bits de poids faible déterminés. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel les premier et deuxième convertisseurs (114, 116) sont des convertisseurs numériques-analogiques capacitifs comprenant chacun une même première pluralité d'éléments capacitifs (C1MSBN-1, C1MSB0, C2MSBN-1, C2MSB0), les troisième et quatrième convertisseurs (124, 126) étant des convertisseurs numériques-analogiques capacitifs comprenant chacun une même deuxième pluralité d'éléments capacitifs (C1M-1, C10, C2M-1, C20). Procédé selon la revendication 7, dans lequel chaque élément capacitif de la première pluralité d'éléments capacitifs du premier convertisseur (114), respectivement du deuxième convertisseur (116), a une première borne connectée à la sortie (118) du premier convertisseur, respectivement à la sortie (120) du deuxième convertisseur, et chaque élément capacitif de la deuxième pluralité d'éléments capacitifs du troisième convertisseur (124), respectivement du quatrième convertisseur (126), a une première borne connectée à la sortie du troisième convertisseur, respectivement du quatrième convertisseur. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel le premier noeud (108) est connecté à la sortie (118, 128) des premier et troisième convertisseurs (114, 124), le deuxième noeud (110) étant connecté à la sortie (120, 130) des deuxième et quatrième convertisseurs (116, 126). Procédé selon la revendication 9, dans lequel : - chacun des premier et deuxième convertisseurs (114, 116) comprend plusieurs premières paires (PMSBN-1, PMSB0) d'éléments capacitifs ; - chaque première paire (PMSBN-1 ; PMSB0) comprend deux éléments capacitifs (C1MSBN-1, C2MSBN-1 ; C1MSB0, C2MSB0) identiques ; - lors de l'échantillonnage, un premier élément capacitif (C1MSBN-1 ; C1MSB0) de chaque première paire (PMSBN-1 ; PMSB0) a une première borne couplée à une tension de référence haute (Vref+) et un deuxième élément capacitif (C2MSBN-1 ; C2MSB0) de chaque première paire (PMSBN-1 ; PMSB0) a une première borne couplée à une tension de référence basse (Vref-) ; - chacun des troisième et quatrième convertisseurs (124, 126) comprend plusieurs deuxièmes paires (PM-1 ; P0) d'éléments capacitifs ; - chaque deuxième paire (PM-1 ; P0) comprend deux éléments capacitifs identiques (C1M-1, C2M-1 ; C10, C20) ; et - lors de l'échantillonnage, un premier élément capacitif (C1M-1 ; C10) de chaque deuxième paire (PM-1 ; P0) a une première borne couplée à la tension de référence haute (Vref+) et un deuxième élément capacitif (C2M-1 ; C20) de chaque deuxième paire (PM-1 ; P0) a une première borne couplée à une tension de référence basse (Vref-). Procédé selon la revendication 10, dans lequel, dans chacun des premier, deuxième, troisième et quatrième convertisseurs numérique-analogique (114, 116, 124, 126), chacun des premier et deuxième éléments capacitifs a une deuxième borne connectée à la sortie (118, 120, 128, 130) dudit convertisseur numérique-analogique. Procédé selon la revendication 10 ou 11, dans lequel, lors de chacune des approximations successives, en fonction de la comparaison des sorties (118, 120) des premier et deuxième convertisseurs (114, 116) : soit la première borne du premier élément capacitif (C1MSBN-1 ; C1MSB0) de la première paire correspondante (PMSBN-1 ; PMSB0) du premier convertisseur (114) est commutée vers la tension de référence basse (Vref-) et la première borne du deuxième élément capacitif (C2MSBN-1 ; C2MSB0) de la première paire correspondante (PMSBN-1 ; PMSB0) du deuxième convertisseur (116) est commutée vers la tension de référence haute (Vref+) ; soit la première borne du deuxième élément capacitif (C2MSBN-1 ; C2MSB0) de la première paire correspondante (PMSBN-1 ; PMSB0) du premier convertisseur (114) est commutée vers la tension de référence haute (Vref+) et la première borne du premier élément capacitif (C1MSBN-1 ; C1MSB0) de la première paire (PMSBN-1 ; PMSB0) correspondante du deuxième convertisseur (116) est commutée vers la tension de référence basse (Vref-). Procédé selon l'une quelconque des revendications 10 à 12, dans lequel, en fonction de la comparaison des sorties (118, 120) des premier et deuxième convertisseurs (114,116) à la fin de la conversion par approximations successives (202) : - soit chaque décalage en tension de la première rampe correspond à la commutation de la première borne du premier élément capacitif (C1M-1 ; C0) d'une deuxième paire (PM-1 ; P0) correspondante du troisième convertisseur (124) vers la tension de référence basse (Vref-) et chaque décalage en tension de la deuxième rampe correspond à la commutation de la première borne du deuxième élément (C2M-1 ; C20) capacitif d'une deuxième paire correspondante (PM-1 ; P0) du quatrième convertisseur (126) vers la tension de référence haute (Vref+) ; - soit chaque décalage en tension de la première rampe correspond à la commutation de la première borne du deuxième élément capacitif (C2M-1 ; C20) de la deuxième paire (PM-1 ; P0) correspondante du troisième convertisseur (124) vers la tension de référence haute (Vref+) et chaque décalage en tension de la deuxième rampe correspond à la commutation de la première borne du premier élément capacitif (C1M-1 ; C0) de la deuxième paire (PM-1 ; P0) correspondante du quatrième convertisseur (126) vers la tension de référence basse (Vref-). Procédé selon l'une quelconque des revendications 1 à 13, dans lequel, lors desdites approximations successives (202), les comparaisons de la sortie (118) du premier convertisseur (114) avec la sortie (120) du deuxième convertisseur (116) sont mises en œuvre par un circuit comparateur (800) verrouillé sur un signal d'horloge (clk) cadençant les approximations successives, et, de préférence, lors de la conversion temps-numérique (206, 208), les comparaisons de la sortie (118) du premier convertisseur (114) avec la sortie (120) du deuxième convertisseur (116) sont mises en œuvre par un autre circuit comparateur (802). Procédé selon l'une quelconque des revendications 1 à 14, dans lequel une détection que les sorties (118, 120) des premier et deuxième convertisseurs (114, 116) se croisent pendant la conversion temps-numérique détermine la fin de la conversion temps-numérique (206, 206).