INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
A cet effet, l’invention concerne un procédé de localisation d’un défaut affectant une phase d’un départ en défaut d’un réseau de distribution électrique, comprenant les étapes d’obtention d’un signal électrique au moment du défaut, le signal électrique étant mesuré à un poste source du réseau uniquement pour le départ en défaut, et d’examen de tronçons du départ en défaut, chaque tronçon ayant une tête et une queue. L’examen d’un tronçon comprend l’estimation, à partir du signal électrique obtenu, d’un courant de défaut au niveau de la queue du tronçon, le calcul d’une distance du défaut depuis la tête du tronçon, le calcul d’un écart entre la distance estimée et une longueur séparant la tête de la queue du tronçon et, en fonction dudit écart, l’identification ou non d’une solution de localisation du défaut.
Certains aspects préférés mais non limitatifs de ce procédé sont les suivants : l’obtention d’un signal électrique au moment du défaut comprend l’obtention, au niveau du poste source, de mesures des courants et tensions pour les trois phases du départ en défaut et l’application d’une transformation de Fortescue aux mesures pour obtenir des valeurs de composantes symétriques au niveau du poste source ; l’examen d’un tronçon comprend l’utilisation d’un modèle matriciel du réseau pour, à partir des valeurs des composantes symétriques au niveau du poste source, estimer : la tension et le courant de la phase affectée du défaut au niveau de la tête du tronçon ; un courant homopolaire au niveau de la tête du tronçon ; et les composantes symétriques en amont et en aval de la queue du tronçon. l’examen d’un tronçon comprend l’estimation d’un courant de défaut à partir des composantes symétriques en amont et en aval de la queue du tronçon et l’estimation de la distance du défaut depuis la tête du tronçon est réalisée à partir de la tension et du courant de la phase en défaut au niveau de la tête du tronçon, du courant homopolaire au niveau de la tête du tronçon et du courant de défaut estimé ; l’estimation du courant de défaut est réalisée à partir des composantes symétriques homopolaires en amont et en aval du défaut ; l’examen d’un tronçon comprend en outre une estimation d’une résistance de défaut à partir de la tension et du courant de la phase en défaut au niveau de la tête du tronçon, du courant homopolaire au niveau de la tête du tronçon, du courant de défaut estimé et de la distance estimée du défaut ; le réseau est un réseau à neutre compensé, et le procédé comprend en outre : l’estimation, pour chaque tronçon du départ en défaut pour lequel une solution de localisation du défaut est identifiée, d’une première résistance de défaut à une fréquence fondamentale du réseau et d’une deuxième résistance de défaut à une fréquence dominante d’oscillations transitoires lors de l’apparition du défaut ; la localisation du défaut à partir de la solution de localisation du défaut identifiée pour le tronçon présentant le plus faible écart entre la première et la deuxième résistance de défaut .
D'autres aspects, buts, avantages et caractéristiques de l’invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels : la illustre le parcours itératif, tronçon par tronçon, d’un départ en défaut ; la illustre différents modèles de quadripôle ; la illustre un schéma électrique équivalent adopté pour calculer le courant de défaut en queue d’un tronçon ; la illustre un cas d’étude d’un réseau à neutre compensé ; la illustre un cas d’étude d’un réseau à neutre impédant.
Le dispositif électronique moulé 1 comprend en outre un support de connecteur 30 moulé sur le film et sur les pistes de connexion électrique 21 pour former des parois 30a adaptées pour maintenir le connecteur au-dessus des plages de connexion 22 et entre lesdites parois.
Le film 10 est par exemple de type souple. Par « souple », il est compris que le film 10 est réalisé en une matière et/ou avec des dimensions (par exemple une épaisseur) telles que le film 10 est apte à se déformer sous son propre poids lorsque ledit film 10 est posé sur deux appuis éloignés. Notamment, le module d’Young du film 10 peut être compris entre 2000 MPa et 3500 MPa .
Le film 10 est par exemple constitué d’un matériau polymère. Le film 10 peut par exemple être en polycarbonate (PC), ou en polyméthacrylate de méthyle (PMMA). Le film 10 a par exemple une épaisseur comprise entre 175 microns et 750 microns.
Le support de connecteur 30 entoure les plages de connexion 22. Le support de connecteur 30 est donc surmoulé sur les pistes de connexion 21.
Le support de connecteur 30 est par exemple constitué d’un matériau polymère. Le support de connecteur 30 peut par exemple être en polycarbonate (PC), en acrylonitrile butadiène styrène (ABS), ou en copolymère polycarbonate/ acrylonitrile butadiène styrène (PC/ABS), ou en polyméthacrylate de méthyle (PMMA). Le matériau du support de connecteur 30 peut comprendre une charge, telle que des fibres de verre.
Le support de connecteur 30 a par exemple une hauteur H supérieure à 5 mm. La hauteur H est définie comme étant la distance maximale dans une direction perpendiculaire au plan moyen du film 10 (c’est-à-dire perpendiculaire aux directions D1 et D2, définies plus loin en regard de la ), entre la face intérieure 12 du film 10 et un point de la face intérieure 31 dudit support de connecteur 30.
Le support de connecteur 30 a des parois 30a d’une hauteur suffisante et qui entourent le connecteur 40 pour être apte à maintenir le connecteur 40 dans ledit support de connecteur 30. Le support de connecteur est par exemple formé au moins en partie dans le matériau de support 39.
Le connecteur 40 est un connecteur élastique. Par exemple, ce connecteur 40 est élastique dans une direction sensiblement perpendiculaire au film 10 du dispositif électronique 1. Ainsi, il peut être maintenu par pression entre le dispositif électronique 1 et le circuit électronique de contrôle 50, par divers moyens de pression, et par exemple par vis ou clips adaptés pour la fixation du circuit électronique de contrôle 50 sur le dispositif électronique moulé 1, ou l’inverse.
Par exemple, le connecteur 40 comprend un élément de connectique rigide monté sur un élément élastique, tel qu’un ressort ou un élément en élastomère.
Par exemple, le connecteur 40 est un connecteur en élastomère comprenant une alternance de couches isolantes et de couches conductrices, ces couches conductrices étant appelées dans la présente divulgation des éléments conducteurs 41 (par exemple une série d’éléments conducteurs 41a, 41b, 41c…). Des connecteurs de ce type sont connus, et sont parfois commercialisés sous la marque Zebra ®. Ces connecteurs ont pour avantage de s’adapter à la forme du support et d’être économiques, mais ils peuvent provoquer des défauts de connexion électrique s’ils ne sont pas bien maintenus. Ces connecteurs devant être démontables, il n’y a aucune adhésion entre les plages de connexion 22 et le connecteur 40. Ainsi des pièces additionnelles sont généralement montées par vissage sur un support afin d’accepter un tel connecteur, ces pièces additionnelles étant adaptées pour maintenir le connecteur latéralement dans une direction à un plan moyen film 10 et pour maintenir le connecteur par pression dans la direction sensiblement perpendiculaire à ce plan moyen film 10. Le dispositif moulé 1 selon la présente divulgation n’a pas besoin d’une telle pièce additionnelle de maintien grâce au support de connecteur 30 surmoulé directement sur les pistes de connexion électrique et sur le film souple. Ainsi, grâce à ce support de connecteur 30, ce type de connecteur élastique est utilisable sur un film souple de circuit électrique.
Le connecteur 40 a par exemple un module d’Young compris entre 0,1 MPa et 100 MPa.
En outre, le connecteur 40 est une pièce distincte du dispositif électronique moulé 1 et du circuit électronique de contrôle 50, de sorte que le montage et la connexion électrique entre le film 10 et la carte de circuit imprimé 51 sont facilités, et tolérants aux variations dimensionnelles et aux positions relatives des éléments.
La illustre une vue de dessus des pistes de connexion 21 (par exemple une série 21a, 21b, 21c) et des plages de connexions 22 (par exemple une série 22a, 22b, 22c, …) réalisées sur le film 10 du dispositif électronique moulé 1. La distance entre deux plages de connexion voisines 22a, 22b est y schématisée par le signe d1. On entend par plages de connexion voisines, deux plages de connexion adjacentes l’une de l’autre, et alignées selon une direction transverse D2 perpendiculaire à la direction longitudinale D1 des pistes de connexion 21. Les plages de connexion voisines peuvent éventuellement être décalées l’une par rapport à l’autre selon la direction longitudinale D1.
Dans divers modes de réalisation de la présente divulgation, le support de connecteur 30 est réalisé de telle sorte que les pistes de connexion ne soient pas altérées par le surmoulage du matériau du support de connecteur 30.
Notamment, le support de connecteur 30 comprend en regardant dans une direction perpendiculaire à un plan moyen du film 10, c’est-à-dire perpendiculaire aux directions D1 et D2 :
- des premières portions 30-1 qui sont moulées sur les pistes de connexion électrique 21, c’est-à-dire des premières portions qui sont superposées au-dessus des pistes de connexion électrique, et
Un autre objet de l'invention vise à proposer un nouveau capteur gyroscopique vibrant dont la conception permet, par construction, de séparer de manière particulièrement efficace la fréquence du mode de flexion parasite de la gamme de fréquences des environnements mécaniques externes qui généralement ne dépassent pas 2 kHz.
Un autre objet de l'invention vise à proposer un nouveau capteur gyroscopique vibrant dont la forme permet de décaler significativement les fréquences du mode rotationnel parasite par rapport à celles des modes primaire et secondaire.
Un autre objet de l'invention vise à proposer un nouveau capteur gyroscopique vibrant dont le résonateur est agencé pour contrôler de manière optimale l'orientation de la vibration du résonateur, sans qu’il ne soit nécessaire de positionner de façon précise les éléments d’excitation et de détection.
Un autre objet de l'invention vise à proposer un nouveau capteur gyroscopique vibrant dont la conception permet de réduire les contraintes mécaniques susceptibles de s’exercer intempestivement sur les éléments de détection et d’excitation de la vibration entretenue dans le résonateur.
Un autre objet de l’invention vise à proposer un nouveau capteur gyroscopique vibrant dont la conception permet une transmission particulièrement efficace d’efforts d’excitation au résonateur, et réciproquement une détection fiable et précise des vibrations du résonateur.
Un autre objet de l'invention vise à proposer un nouveau capteur gyroscopique vibrant permettant de limiter l'apparition de modes parasites supplémentaires.
Les objets assignés à l’invention sont atteints à l’aide d’un capteur gyroscopique vibrant comprenant : - une embase, - un résonateur qui inclut un pied central par lequel le résonateur est attaché à ladite embase et une paroi latérale qui s’élève à partir dudit pied jusqu’à un bord terminal libre délimitant une ouverture, caractérisé en ce que ladite paroi latérale comprend une portion proximale qui s’élève à partir et autour dudit pied ainsi qu’une portion distale de forme généralement cylindrique qui s’étend dans le prolongement de ladite portion proximale jusqu’audit bord terminal libre, ladite portion proximale s’évasant progressivement à partir du pied vers la portion distale.
illustre, selon une vue schématique en perspective, un capteur gyroscopique vibrant, axisymétrique, conforme à un premier mode de réalisation de l'invention.
illustre, selon une vue schématique en perspective coupée, le capteur gyroscopique vibrant de la .
illustre, selon une vue schématique de dessus, le capteur gyroscopique vibrant des figures 1 et 2 sans son capot.
illustre, selon une vue schématique en coupe sagittale, le capteur vibrant de la .
est une vue similaire à celle de la mais où seul le résonateur du capteur est représenté.
illustre, selon une vue de dessus, le résonateur de la .
illustre le résonateur d'un capteur gyroscopique vibrant, axisymétrique, conforme à un deuxième mode de réalisation de l’invention, qui ne se distingue du premier mode de réalisation des figures 1 à 6 que par le positionnement externe de ses éléments de détection et d'excitation de la vibration entretenue sur la portion proximale de la paroi latérale du résonateur, alors qu'un positionnement interne desdits éléments est au contraire mis en œuvre dans le mode de réalisation des figures 1 à 6.
illustre, selon une vue schématique en perspective coupée, un résonateur d'un capteur gyroscopique vibrant, axisymétrique, conforme à un troisième mode de réalisation de l'invention, qui est identique aux modes de réalisation des figures précédentes, à la différence près qu'il met en œuvre des éléments de détection et d'excitation de la vibration entretenue positionnées à la fois intérieurement et extérieurement sur la portion proximale de la paroi latérale du résonateur.
Ainsi, la combinaison de la tension quasi nulle aux bornes du composant élémentaire NVM et sa connexion avec l’élément capacitif de rétroaction CCR, induit un transfert des charges préalablement stockés dans le composant élémentaire NVM vers l’élément capacitif de rétroaction CCR. La quantité de charge transférée dépend de l’état logique préalablement stocké dans la mémoire CM ij . Cela induit une variation de la tension électrique VCCR aux bornes de l’élément capacitif de rétroaction CCR. La valeur de la tension électrique aux bornes de l’élément capacitif de rétroaction CCR dépend de la quantité de charges fournie par composant élémentaire NVM à l’élément capacitif de rétroaction CCR. Cela induit une variation du signal de sortie analogique Vs1_ao qui passe à VREF1-VCCR.
Dans le cas où x=1 est stockée dans le composant élémentaire NVM, on obtient Vs1_ao= VREF1-VCCR VREF2 et donc Vs1_cmp=GND correspondant à un niveau logique bas.
Nous soulignons que les charges sont transférées totalement vers l’élément capacitif de rétroaction CCR lors de cette étape. La capacité parasite C BL ne reçoit pas ces charges car elle est maintenue à une tension égale à VREF1 grâce à l’amplificateur opérationnel AO durant toute l’opération. Le circuit de lecture 3 selon l’invention permet ainsi de réaliser une opération de lecture dans le domaine des charges indépendante de la valeur de la capacité parasite C BL .
La troisième étape (iii) consiste en la réécriture de la donnée logique préalablement lue par le circuit de lecture 3. Nous rappelons que l’opération de réécriture n’est requise que dans le cas où la donnée lue correspond à un état logique haut. La illustre un organigramme des signaux de contrôle de la cellule mémoire CM ij suite à la lecture d’un état logique bas (x=0) par le circuit de lecture 3. Dans ce cas, le séquenceur 33 reçoit le signal de lecture numérique Vs1_cmp=0. En réponse à ce résultat, le séquenceur 33 est configuré pour émettre un front descendant simultanément sur les nœuds SL et WL. Cela permet d’isoler le composant élémentaire NVM du nœud BL et de maintenir l’état logique dudit composant élémentaire à x=0 obtenu suite à l’opération de lecture. (par pompage des charges lors de la lecture).
Alternativement, la illustre un organigramme des signaux de contrôle de la cellule mémoire CM ij suite à la lecture d’un état logique haut (x=1) par le circuit de lecture 3. Dans ce cas, le séquenceur 33 reçoit le signal de lecture numérique Vs1_cmp=VDD. En réponse à ce résultat, le séquenceur 33 est configuré pour appliquer un front descendant sur le nœud d’entrée/sortie SL tout en maintenant le nœud de sélection WL à un état haut. Il en résulte, la combinaison suivante : D’une part, le premier nœud d’entrée sortie SL est à un potentiel bas (de préférence nul) sous l’action du séquenceur 33 ; D’autre part, le second nœud d’entrée/sortie BL est à un potentiel électrique haut égal à VREF1 sous l’action de l’amplificateur opérationnel AO ; le transistor T1 étant à l’état passant ;
Cela correspond à l’application d’une tension d’écriture SET sur le composant élémentaire NVM comme expliqué dans la . Ainsi, une opération de réécriture de la valeur logique x=1 a été effectuée via l’action du séquenceur 33 permettant de réaliser une opération de réécriture par le circuit de lecture lui-même. Cela permet de s’affranchir des problèmes de lecture destructive sans complexifier le circuit.
Nous allons dans ce qui suit décrire à titre illustratif non limitatif plusieurs configurations possibles du circuit de lecture lors d’une étape de réécriture suite à la lecture d’une donnée logique x=1.
La illustre un schéma électrique d’une première configuration du circuit de lecture 3 selon l’invention lors d’une étape de réécriture. Pour cette configuration, l’interrupteur d’activation de rétroaction i2 est maintenu fermé lors de l’étape de l’écriture de manière à rapatrier les charges cumulées dans la capacité de rétroaction CCR vers le composant élémentaire NVM. Les charges n’ont pas été évacuées en aval de l’amplificateur à transimpédance capacitive 31. Les charges transmises lors de la lecture sont rapatriées dans la cellule mémoire pour une réécriture de l’information avec une consommation énergétique moindre que dans la solution de l’état de l’art.
La illustre un schéma électrique d’une deuxième configuration du circuit de lecture selon l’invention lors d’une étape de réécriture. Dans cette deuxième configuration, l’interrupteur d’activation de rétroaction i2 est ouvert. Cela permet de réécrire la cellule mémoire à l’aide de la différence de potentiel appliquée entre les nœuds SL et BL tout en gardant une copie de l’information lue dans l’impédance capacitive de rétroaction CCR.
La illustre un schéma électrique d’une troisième configuration du circuit de lecture selon l’invention lors d’une étape de réécriture. Dans cette deuxième configuration, l’interrupteur d’activation de rétroaction i2 est ouvert et l’interrupteur de réinitialisation i1 est fermé. Cela permet de réécrire la cellule mémoire à l’aide de la différence de potentiel appliquée entre les nœuds SL et BL. Cette configuration présente un avantage particulier dans le cas où la ligne de bits connectée au noeud BL est capacitive de manière à présenter un potentiel non égal à la tension de VREF1. La fermeture de l’interrupteur de réinitialisation i1 permet de repolariser correctement le noeud BL à la première tension de référence VREF1 via l’amplificateur à transimpédance capacitive 31. Cela permet de réécrire un état logique haut (x=1) d’une manière plus efficace.
La illustre un premier mode de réalisation du circuit de stockage 1 selon l’invention. Le circuit de stockage 1 selon l’invention comprend une matrice de cellules mémoire 2 et une pluralité de circuits de lecture 3. La matrice de cellules mémoires comprend N lignes et M colonnes. Les cellules mémoire CM ij appartenant à une même colonne C j présentent des premiers nœuds d’entrée/sortie SL interconnectés via une ligne de source commune (SL n pour la colonne C n ). De plus, les cellules mémoire CM ij appartenant à une même colonne C j présentent des seconds nœuds d’entrée/sortie BL interconnectés via une ligne de bits commune (BL n pour la colonne C n ). De plus, les cellules mémoire CM ij appartenant à une même ligne L i présentent des nœuds de sélection WL interconnectés via une ligne de mots commune (WL n pour la colonne L n ). Il s’agit alors d’une structure de matrice avec les lignes de bits BL j et les lignes de sources SL j parallèles selon une première direction. Les lignes de mots WL i sont orthogonales à ladite première direction. Le circuit de stockage 1 comprend au pied de chaque colonne C j un circuit de lecture 3 selon l’invention connecté à la ligne de bits BL j de ladite colonne. Chaque circuit de lecture 3 agit via sa boucle de rétroaction sur les cellules mémoires CM ij appartenant à la même colonne C j pour réaliser une lecture non-destructive. Cette configuration permet de réaliser une écriture et une lecture d’une cellule mémoire cible CM ij sans perturber les cellules mémoires adjacentes en ligne ou en colonne. Pour cela il suffit de polariser les lignes de bits BL j des cellules mémoires adjacentes à la masse électrique GND. De plus, cette configuration permet de réaliser des écritures/lectures en parallèle de l’ensemble des cellules mémoires appartenant à la même ligne L i . Cette parallélisation est possible grâce à l’indépendance entre les lignes de bits BL j et les lignes de sources SL j de cet ensemble des cellules mémoire.
Le circuit de stockage 1 comprend en outre des moyens d’écriture non représentés par souci de simplification. Les moyens d’écriture sont distincts du circuit de lecture selon l’invention. Les moyens d’écriture sont configurés pour réaliser des opérations d’écriture des données et n’interviennent pas dans les opérations de réécriture en réponse à une lecture destructive préalablement illustrées dans le cadre de l’invention
La illustre un second mode de réalisation du circuit de stockage 1 selon l’invention. Le second mode de réalisation diffère du premier par l’orientation différente des lignes de sources SL n , SL n -1 , SL n +1 . En effet, dans ce mode de réalisation les lignes de source sont communes aux cellules mémoire CM ij appartenant à la même ligne L i . Ainsi, les lignes de sources SL i s’étendent selon une direction orthogonale à celle des lignes de bits BL j et parallèle à celle des lignes de mots WL i . Cette configuration est compatible avec l’invention à condition d’appliquer des signaux d’inhibition sur les lignes de bits BL j des autres colonnes C j différentes de celle de la cellule mémoire sélectionnée pour une opération de lecture. Cela permet d’éviter les perturbations de l’état des cellules mémoires CM ij appartenant à la même ligne de la cellule mémoire cible lors de sa lecture.
Dans la section suivante nous allons décrire un mode de réalisation de l’invention lorsque le circuit de stockage de données 1 comprend des cellules mémoires de type mémoire résistive à filament conducteur variable (OxRAM par exemple). Les cellules mémoires résistive à filament conducteur variable peuvent être co-intégrées avec les cellules mémoire ferroélectriques dans la même matrice 2. Alternativement, les cellules mémoires résistive à filament conducteur variable peuvent être intégrées dans une seconde matrice distincte de la matrice 2. Alternativement, il est possible de reconfigurer les cellules mémoire ferroélectrique selon un fonctionnement de type résistif à filament conducteur variable comme décrit dans la .
La illustre un composant élémentaire NVM d’une cellule mémoire résistive à filament conducteur variable compatible avec l’invention. Le fonctionnement résistif à filament conducteur variable nécessite la formation d’un filament conducteur F à travers au moins une partie de la couche centrale C2, isolante électriquement.