Procédé de remplissage d’une tranchée (101) formée dans un substrat semiconducteur (103), comprenant les étapes successives suivantes : a)déposer une première couche (109) de silicium dans des conditions de dépôt amorphe sur les parois latérales et au fond de la tranchée (101) ; b) déposer une deuxième couche (111) de silicium dans des conditions de dépôt polycristallin sur et en contact avec la première couche (109) ; et c) déposer une troisième couche (113) de silicium dopé dans des conditions de dépôt amorphe sur et en contact avec la deuxième couche (111) de manière à combler entièrement la tranchée (101), dans lequel, à l’issue de l’étape b), la première couche (109) est en silicium polycristallin présentant une taille de grain différente de celle de la deuxième couche (111). Procédé selon la revendication 1, dans lequel le silicium de la première couche (109) cristallise et passe d’un état amorphe à un état polycristallin pendant le dépôt de la deuxième couche (111), sous l’effet des conditions de dépôt de la deuxième couche (111). Procédé selon la revendication 1, comprenant, entre l’étape a) et l’étape b), une étape intermédiaire de recuit pendant laquelle le silicium de la première couche (109) cristallise et passe d’un état amorphe à un état polycristallin. Procédé selon l’une quelconque des revendications 1 à 3, dans lequel, à l’issue de l’étape c), la première couche (109) de silicium est tensile et la deuxième couche (111) de silicium est compressive. Procédé selon l’une quelconque des revendications 1 à 4, dans lequel la deuxième couche (111) de silicium est déposée in-situ, dans la même chambre de dépôt que la première couche (109) de silicium, sans extraire le substrat (103) de la chambre entre les deux dépôts. Procédé selon l’une quelconque des revendications 1 à 5, comprenant, avant l’étape a), une étape de dépôt d’une couche (107) diélectrique sur les parois latérales et au fond de la tranchée (101). Procédé selon la revendication 6, dans lequel, à l’étape a), la première couche (109) de silicium est déposée sur et en contact avec la couche diélectrique (107). Procédé selon l’une quelconque des revendications 1 à 7, dans lequel la première couche (109) de silicium est dopée in-situ lors de son dépôt. Procédé selon l’une quelconque des revendications 1 à 8, comprenant une étape d’amincissement du substrat (103) par sa face opposée à la tranchée (101) entre l’étape b) et l’étape c). Procédé selon la revendication 9, comprenant une étape de recuit thermique rapide entre l’étape d’amincissement et l’étape c). Dispositif électronique comportant une tranchée disposée dans un substrat semiconducteur (103), comportant : une première couche (109) de silicium polycristallin revêtant les parois latérales et le fond de la tranchée (103) ; une deuxième couche (111) de silicium polycristallin sur et en contact avec la première couche (109) ; et une troisième couche (113) de silicium dopé sur et en contact avec la deuxième couche (111), la troisième couche (113) finissant de combler entièrement la tranchée, dans lequel dans le silicium polycristallin de la première couche (109) présente une taille de grain différente de celle du silicium polycristallin de la deuxième couche (111). Dispositif selon la revendication 11, dans lequel le silicium polycristallin de la première couche (109) présente une taille de grain moyenne comprise entre 50 et 120 nm, et le silicium polycristallin de la deuxième couche (111) présente une taille de grain moyenne comprise entre 10 et 30 nm.