Procédé de détermination du déphasage entre un premier signal d’horloge (CK1) reçu par un premier composant électronique (CE1) et un deuxième signal d’horloge (CK2) reçu par un deuxième composant électronique (CE2), le premier signal d’horloge (CK1) et le deuxième signal d’horloge (CK2) étant générés de façon synchrone et ayant une période d’horloge identique ( ), comprenant les étapes consistant à : S10) émission d’un premier signal d’étalonnage (S12) par le premier composant électronique (CE1) de manière synchrone avec le premier signal d’horloge (CK1) ; S20) mesure d’un premier délai ( ) entre un front actif du premier signal d’étalonnage (S12) et un front actif du deuxième signal d’horloge (CK2) consécutif au front actif du premier signal d’étalonnage (S12) ; S30) émission d’un deuxième signal d’étalonnage (S21) par le deuxième composant électronique (CE2) de manière synchrone avec le deuxième signal d’horloge (CK2) ; S40) mesure d’un deuxième délai ( ) entre un front actif du deuxième signal d’étalonnage (S21) et un front actif du premier signal d’horloge (CK1) consécutif au front actif du deuxième signal d’étalonnage (S21) ; S50) mesure du nombre ( ) de coups d’horloge entre l’émission du premier signal d’étalonnage (S12) et le front actif du premier signal d’horloge (CK1) consécutif au front actif du deuxième signal d’étalonnage (S21), le nombre ( ) de coups d’horloge correspondant à un multiple de la période d’horloge ( ) ; S60) détermination du déphasage en fonction de la parité du nombre ( ) de coups d’horloge. Procédé selon la revendication 1, dans lequel : si est impair si est pair Où correspond au nombre de coups d’horloge, correspond au déphasage entre le premier signal d’horloge (CK1) et le deuxième signal d’horloge (CK2), correspond au premier délai, correspond au deuxième délai, et correspond à la période d’horloge. Procédé selon l’une des revendications précédentes, dans lequel le deuxième signal d’étalonnage (S21) est émis après un nombre prédéterminé de coups d’horloge consécutifs au premier délai ( ). 4. Procédé selon l’une des revendications précédentes, comprenant en outre une étape de correction du déphasage entre le premier composant électronique (CE1) et le deuxième composant électronique (CE2), en fonction du déphasage déterminé à l’étape S60). 5. Procédé selon l’une des revendications précédentes, dans lequel la détermination du déphasage est effectuée de façon périodique. 6. Procédé selon l’une des revendications précédentes, dans lequel le premier signal d’étalonnage (S12) est routé sur une première ligne (L1), le deuxième signal d’étalonnage (S21) est routé sur une deuxième ligne (L2), la longueur de la première ligne (L1) et la longueur de la deuxième ligne (L2) étant égales. 7. Procédé selon l’une des revendications 1 à 5, dans lequel le premier signal d’étalonnage (S12) et le deuxième signal d’étalonnage (S21) sont routés sur une seule et même ligne bidirectionnelle, le deuxième signal d’étalonnage (S21) étant retardé par rapport à la réception du premier signal d’étalonnage (S12) de façon à éviter un conflit entre le premier signal d’étalonnage (S12) et le deuxième signal d’étalonnage (S21). Système de détermination du déphasage entre un premier signal d’horloge (CK1) reçu par un premier composant électronique (CE1) et un deuxième signal d’horloge (CK2) reçu par un deuxième composant électronique (CE2), le premier signal d’horloge (CK1) et le deuxième signal d’horloge (CK2) étant générés de façon synchrone et ayant une période d’horloge identique ( ), le système étant configuré pour : - émettre un premier signal d’étalonnage (S12) par le premier composant électronique (CE1) de manière synchrone avec le premier signal d’horloge (CK1) ; - mesurer un premier délai ( ) entre un front actif du premier signal d’étalonnage (S12) et un front actif du deuxième signal d’horloge (CK2) consécutif au front actif du premier signal d’étalonnage (S12) ; - émettre un deuxième signal d’étalonnage (S21) par le deuxième composant électronique (CE2) de manière synchrone avec le deuxième signal d’horloge (CK2) ; - mesurer un deuxième délai ( ) entre un front actif du deuxième signal d’étalonnage (S21) et un front actif du premier signal d’horloge (CK1) consécutif au front actif du deuxième signal d’étalonnage (S21) ; - mesurer un nombre ( ) de coups d’horloge entre le premier délai ( ) et le deuxième délai ( ), le nombre ( ) de coups d’horloge correspondant à un multiple de la période d’horloge ( ) ; - déterminer un déphasage en fonction de la parité du nombre ( ) de coups d’horloge. 9. Système selon la revendication 8, dans lequel : si est impair si est pair Où correspond au nombre de coups d’horloge, correspond au déphasage entre le premier signal d’horloge (CK1) et le deuxième signal d’horloge (CK2), correspond au premier délai, correspond au deuxième délai, et correspond à la période d’horloge. 10. Système selon l’une des revendications 8 ou 9, dans lequel le premier composant électronique (CE1) et le deuxième composant électronique (CE2) sont des convertisseurs analogiques/numériques ou des convertisseurs numériques/analogiques. 11. Système d’antennes en réseau, caractérisé en ce qu’il comprend au moins un système de détermination du déphasage selon l’une des revendications 8 à 10.