Dispositif d'acquisition d'images de profondeur d'une scène par détection d'un signal lumineux réfléchi correspondant à la réflexion sur la scène d'un signal lumineux incident en particulier dans le proche infrarouge, le dispositif d’acquisition étant doté d’une pluralité pixels de profondeur, au moins un premier pixel (P 1 ) parmi lesdits pixels de profondeur comprenant un circuit de lecture associé et connecté à un photo-détecteur (PD), ledit circuit de lecture étant doté d’au moins un premier élément de mémorisation pourvu d’une première capacité d’intégration (C INT1 ) pour acquérir des premiers échantillons de charges issues du photo-détecteur (PD) lors de premières phases d’échantillonnage (C 0 ) effectuées lors d’une période d’intégration comportant des séquences répétées de plusieurs phases successives d’échantillonnage (C 0 , C 1 , C 2 , C 3 ) de charges, ledit dispositif d'acquisition d'images étant doté d’au moins un deuxième élément de mémorisation pour acquérir, lors d’autres phases d’échantillonnage (C 2 ) desdites séquences décalées par rapport aux premières phases d’échantillonnage (C 0 ) selon déphasage déterminé de phases d’échantillonnage, des autres échantillons de charges, dans lequel, la première capacité d’intégration (C INT1 ) est située dans une branche de rétroaction entre une entrée et une sortie d’un premier étage amplificateur (A 1 ) d’une structure d’amplificateur capacitif à transimpédance, ladite entrée étant reliée à un nœud de détection (N D ) couplé au photo-détecteur (PD) et ladite sortie étant reliée à un nœud de lecture (N L1 ) couplé à un étage (51) de sortie dudit circuit de lecture, et dans lequel le circuit de lecture comprend en outre un bloc (10) de réinitialisation de polarisation servant à la polarisation du photo-détecteur (PD), avec un interrupteur (11) de repolarisation configuré pour, lors de phases de réinitialisation (RAZ) de polarisation dudit photo-détecteur (PD) effectuées entre lesdites première phases d’échantillonnage, coupler le bloc (10) de réinitialisation de polarisation au photo-détecteur (PD) de sorte à lui appliquer un potentiel de polarisation, lors desdites première phases d’échantillonnage, découpler le photo-détecteur du bloc (10) de réinitialisation de polarisation. Dispositif selon la revendication 1, dans lequel lesdites séquences comportent une première phase d’échantillonnage (C0), une deuxième phase d’échantillonnage (C1), une troisième phase d’échantillonnage (C2), et une quatrième phase d’échantillonnage (C3), et dans lequel le deuxième élément de mémorisation est intégré audit premier pixel (P 1 ) et est pourvu d’une deuxième capacité d’intégration (C INT2 ) pour acquérir, lors desdites troisièmes phases d’échantillonnage (C2), des échantillons de charges issues dudit photo-détecteur (PD), lesdites phases de réinitialisation (RAZ) de polarisation dudit photo-détecteur (PD) étant effectuées chacune entre une première phase d’échantillonnage (C0) et une troisième phase d’échantillonnage (C2) d’une séquence donnée ou entre une troisième phase d’échantillonnage (C2) d’une séquence donnée et une première phase d’échantillonnage (C0) d’une séquence suivant la séquence donnée. Dispositif selon la revendication 1 ou 2, dans lequel chacune desdites séquences comporte au moins une première, une deuxième, et une troisième phases d’échantillonnage (C0, C1, C2) et dans lequel le deuxième élément de mémorisation est pourvu d’une deuxième capacité d’intégration (C INT2 ) intégrée audit premier pixel (P 1 ), le circuit de lecture étant muni en outre : - d’un premier interrupteur d’échantillonnage (21) agencé entre la première capacité d’intégration (C INT1 ) et le photo-détecteur (PD), le premier interrupteur d’échantillonnage (21) étant configuré pour coupler le photo-détecteur (PD) à la première capacité d’intégration (C INT1 ) lors desdites première phases d’échantillonnage (C0), ledit circuit de lecture dudit premier pixel (P1) étant muni en outre : - d’un deuxième interrupteur d’échantillonnage (31) entre la deuxième capacité d’intégration (C INT2 ) et le photo-détecteur (PD), le deuxième interrupteur d’échantillonnage (31) étant configuré pour coupler le photo-détecteur (PD) à la deuxième capacité d’intégration lors desdites troisièmes phases d’échantillonnage (C2), la deuxième capacité d’intégration (C INT2 ) étant agencée dans une autre branche de rétroaction d’un autre étage amplificateur (A 2 ) de ladite structure d’amplificateur CTIA, le premier interrupteur d’échantillonnage (21) étant prévu pour découpler le photo-détecteur (PD) de la première capacité d’intégration (C INT1 ) lors desdites troisièmes phases d’échantillonnage (C2), le deuxième interrupteur d’échantillonnage (31) étant prévu pour découpler le photo-détecteur (PD) de la deuxième capacité d’intégration (C INT2 ) lors desdites premières phases d’échantillonnage (C0). Dispositif selon la revendication 3, dans lequel chacune desdites séquences comporte une première phase d’échantillonnage (C0), une deuxième phase d’échantillonnage (C1), une troisième phase d’échantillonnage (C2) et une quatrième phase d’échantillonnage (C3), la deuxième phase d’échantillonnage et la quatrième phase d’échantillonnage étant effectuées sur un autre photo-détecteur d’un autre pixel de profondeur, lesdites phases de réinitialisation de polarisation dudit photo-détecteur (PD) étant effectuées lors des deuxièmes phases d’échantillonnage et lors des quatrième phases d’échantillonnage, l’interrupteur (11) de repolarisation étant prévu pour coupler ledit photo-détecteur (PD) audit bloc (10) de réinitialisation de polarisation lors des deuxièmes phases d’échantillonnage et lors desdites quatrième phases d’échantillonnage. Dispositif selon la revendication 1, dans lequel chacune desdites séquences comporte au moins une première phase d’échantillonnage, une deuxième phase d’échantillonnage, une troisième phase d’échantillonnage et dans lequel le deuxième élément de mémorisation pourvu de ladite deuxième capacité d’intégration (C INT2 ) est intégré à un autre pixel de profondeur (P j ), lesdites autres phases d’échantillonnage (C 2 ) étant les deuxième phases d’échantillonnage d’échantillonnage, lesdites phases de réinitialisation (RAZ) de polarisation dudit photo-détecteur (PD) étant effectuées lors desdites deuxième phase d’échantillonnage. Dispositif selon l’une des revendications 1 à 4, dans lequel ledit étage amplificateur (A1) est formé : - d’un premier transistor (M1) doté d’une grille connectée au photo-détecteur (PD) et d’une électrode, en particulier une électrode de drain, connectée à la première capacité d’intégration (C INT1 ), - d’un deuxième transistor (M2) monté en source de courant et ayant une électrode commune avec le premier transistor (M1). Dispositif selon la revendication 6, dans lequel lesdits pixels de profondeur ont un agencement matriciel, le dispositif comprenant en outre un bloc de polarisation externe (BPE) commun aux pixels de profondeur d’une même rangée, en particulier une rangée horizontale ou une ligne de pixels de profondeur, le bloc de polarisation externe (BPE) comprenant une portion de circuit montée en miroir de courant avec ledit deuxième transistor (M 2 ). Dispositif selon l’une des revendications 6 ou 7, dans lequel ledit étage (51) de sortie intégré audit premier pixel (P1) est muni : - d’un transistor suiveur (66) connecté à un transistor (58) dit de sortie activé, après une période d’intégration, par un signal de sélection (RDZ) commun à plusieurs autres pixels de profondeur, en particulier à d’autres pixels de profondeurs situés sur une même rangée horizontale ou sur une même ligne que ledit premier pixel (P1) de profondeur, - d’un transistor de réinitialisation du nœud de lecture (NL1). Dispositif selon l’une des revendications 6 à 8, dans lequel le circuit de lecture est muni en outre d’un interrupteur de réinitialisation (8) en parallèle avec ladite branche de rétroaction, prévu pour, lorsqu’il est fermé, réinitialiser la première capacité d’intégration (C INT1 ) préalablement à ladite période d’intégration, ledit interrupteur de réinitialisation (23) étant ouvert lors de ladite période d’intégration. Dispositif selon l’une des revendications 6 ou 9, dans lequel ledit premier pixel (P1) est doté d’une deuxième capacité d’intégration (C int2 ), la structure d’amplificateur capacitif à transimpédance CTIA étant dotée d’au moins un deuxième étage amplificateur (A2), la deuxième capacité d’intégration (C int2 ) étant agencée dans une autre branche de rétroaction entre une entrée (ND) dudit deuxième étage amplificateur (A 2 ) et une sortie (NL2) dudit deuxième étage amplificateur, ladite entrée étant reliée audit nœud de détection (N D ) couplé au photo-détecteur (PD) et ladite sortie dudit deuxième étage amplificateur étant reliée à un deuxième nœud de lecture (N L1 ) couplé à un autre étage (61) de sortie dudit circuit de lecture. Dispositif selon la revendication 10, dans lequel ledit deuxième étage amplificateur (A2) est formé : - d’un transistor (M 21 ) doté d’une grille connectée au photo-détecteur (PD) et à une grille d’un premier transistor dudit étage amplificateur (A1), - d’un autre transistor (M 11 ) ayant une grille connectée à la grille d’un deuxième transistor (M 1 ) dudit étage amplificateur (A1). Dispositif selon l’une des revendications 10 ou 11, dans lequel ledit autre étage (61) de sortie est muni : - d’un transistor suiveur (66) connecté à un transistor (58) dit de sortie activé par un signal de sélection (RDZ) commun à plusieurs autres pixels de profondeur, en particulier à d’autres pixels de profondeurs situés sur une même rangée horizontale ou sur une même ligne que ledit premier pixel (P1) de profondeur, - d’un transistor de réinitialisation du nœud de lecture (NL1). Dispositif selon l’une des revendications 10 à 12, dans lequel le circuit de lecture est muni en outre d’un autre interrupteur de réinitialisation (18) prévu pour, lorsqu’il est fermé, réinitialiser la deuxième capacité d’intégration (C INT 2 ) préalablement à ladite période d’intégration, ledit autre interrupteur de réinitialisation (18) étant ouvert lors de ladite période d’intégration. Dispositif selon l’une des revendications 1 à 13, dans lequel le bloc (10) de réinitialisation de repolarisation formé d’un transistor (M3) monté en source de courant couplé à un autre transistor dont la grille et le drain sont reliés, . Dispositif selon l’une des revendications 1 à 14, dans lequel le photo-détecteur est une photodiode non-pincée en particulier à base d’un matériau III-V tel que de l’InGaAs.