Dispositif à mémoire FLASH (100) comprenant : - une mémoire FLASH (104) comprenant une matrice de cellules mémoires (208) non volatiles et une mémoire volatile (206) ; - une interface de mémoire FLASH (106) agencée à l’extérieur de la mémoire FLASH (104) ; - un premier bus de communication (214) reliant l’interface de mémoire FLASH (106) et la matrice de cellules mémoires (208) ; et - un deuxième bus de communication (114) reliant l’interface de mémoire FLASH (106) et la mémoire volatile (206). Procédé pour accéder, dans un dispositif à mémoire FLASH (100), à la mémoire FLASH (104) en utilisant une interface de mémoire FLASH (106) agencée à l’extérieur de la mémoire FLASH (104), la mémoire FLASH comprenant une matrice de cellules mémoires (208) non volatiles et une mémoire volatile (206), le procédé comprenant : - accéder à des données stockées dans la matrice de cellules mémoires (208) par l’intermédiaire d’un premier bus de communication reliant l’interface de mémoire FLASH (106) et la matrice de cellules mémoires (208) ; et - accéder à des données stockées dans la mémoire volatile (206) par l’intermédiaire d’un deuxième bus de communication (114) reliant l’interface de mémoire FLASH (106) et la mémoire volatile (206). Procédé de démarrage d’une mémoire FLASH, comprenant accéder à la mémoire FLASH selon le procédé de la revendication 2, dans lequel la matrice de cellules mémoires (208) est configurée pour stocker au moins une valeur de configuration de mémoire volatile (206) et un correctif (204) de programme, le procédé comprenant : obtenir, par l’interface de mémoire FLASH (106) par l’intermédiaire du premier bus, entre une mise sous tension et une procédure de démarrage du dispositif (100), ladite valeur de configuration de mémoire volatile (206) et, en fonction de ladite valeur de configuration de mémoire volatile (206), obtenir un correctif (204) de programme depuis la mémoire FLASH (104) et le charger dans la mémoire volatile (206) de la mémoire FLASH (104) à travers le deuxième bus de communication (114). Dispositif selon la revendication 1, le dispositif à mémoire FLASH comprenant en outre un module de couplage (606) reliant des lignes de sortie d’une unité de traitement (110), externe au dispositif à mémoire FLASH (100), à des lignes d’accès de ladite mémoire volatile (206) de la mémoire FLASH (104). Dispositif selon l’une quelconque des revendications 1 ou 4, dans lequel la mémoire FLASH (104) comprend en outre une mémoire non volatile (212) comprenant un programme de contrôle d’un contrôleur d’écriture/programmation (320) et/ou comprenant des paramètres de réglage de la matrice de cellules mémoires (208); le contrôleur d’écriture/programmation (320) étant configuré pour mettre en oeuvre des étapes de programmation, d’effacement et de vérification de données de la mémoire. Dispositif selon la revendication 5 dans sa dépendance à la revendication 4, dans lequel le module de couplage (606) relie en outre des lignes de sortie de l’unité de traitement (110) à des lignes d’accès de la mémoire non volatile (212). Dispositif selon l’une quelconque des revendications 1 ou 4 à 6, dans lequel l’interface de mémoire FLASH (106) comprend une interface d’écriture/lecture (238) de données à écrire vers la matrice de cellules mémoires de la mémoire FLASH, ou à lire depuis la matrice de cellules mémoires de la mémoire FLASH (104). Dispositif selon l’une quelconque des revendications 1 ou 4 à 7, dans lequel le deuxième bus de communication (114) est un bus synchrone. Dispositif selon l’une quelconque des revendications 1 ou 4 à 8, dans lequel la mémoire FLASH (104) comprend en outre au moins un registre (324) mémorisant une valeur de configuration de la mémoire FLASH (104) et/ou mémorisant des paramètres de réglages de la matrice de cellules de mémoire (208). Dispositif selon la revendication 9 dans sa dépendance à la revendication 4, dans lequel le module de couplage (606) relie en outre des lignes de sortie de l’unité de traitement (110) à des lignes d’accès dudit registre (324). Dispositif selon l’une quelconque des revendications 1 ou 4 à 10, dans lequel la valeur de configuration de mémoire volatile (206) et le correctif (204) de programme sont stockés dans une zone de contrôle (210) de la mémoire FLASH (104) dont l’accès est protégé. Dispositif selon l’une quelconque des revendications 1 ou 4 à 11, dans lequel l’interface de mémoire FLASH (106) comprend une machine à état fini (330) configurée pour gérer l’obtention du correctif (204) de programme ainsi que sa restitution au bus de communication (114). Dispositif selon l’une quelconque des revendications 1 ou 4 à 12, dans lequel l’interface de mémoire FLASH (106) comprend un module de translation d’adresses (232) virtuelles en adresses physiques. Dispositif selon l’une quelconque des revendications 4, ou 5 à 13 dans sa dépendance à la revendication 4, dans lequel le module de couplage (606) est une matrice d’adressage de bus.