Circuit générateur d’horloge comprenant : - un circuit oscillateur (OC) configuré pour générer un signal d’horloge à une fréquence donnée dépendant d’un courant d’alimentation du circuit oscillateur, - un circuit de polarisation (BC) configuré pour contrôler le courant d’alimentation du circuit oscillateur, le circuit de polarisation comportant : ○ un miroir de courant (MC) comprenant un premier transistor, dit transistor de référence (N1), et un ensemble de deuxièmes transistors, dits transistors de copie, programmable (N2) selon un mot numérique reçu en entrée du circuit de polarisation, ○ un troisième transistor (N3) présentant une source connectée à un point froid, un drain et une grille connectée à ce drain, ○ un quatrième transistor (N4) présentant une source connectée au drain du troisième transistor, un drain et une grille connectée à ce drain, et ○ un cinquième transistor, dit transistor de cascode (N5), présentant une source connectée à un drain du transistor de copie programmable (N2), un drain et une grille connectée à la grille du quatrième transistor (N4), et dans lequel les grilles du quatrième transistor (N4) et du transistor de cascode (N5) sont plus épaisses que les grilles du transistor de référence (N1), de chaque transistor de copie (N2) et du troisième transistor (N3). Circuit selon la revendication 1 dans lequel le transistor de référence (N1) présente une source connectée au point froid, un drain et une grille connectés à une source de courant (SC), et dans lequel chaque transistor de copie (N2) comporte une grille connectée à la grille du transistor de référence, une source connectée au point froid et un drain connecté à la source dudit transistor de cascode, chaque transistor de copie (N2) étant configuré pour être activé ou désactivé selon le mot numérique reçu en entrée du circuit de polarisation. Circuit selon l’une quelconque des revendications 1 ou 2, dans lequel le transistor de référence (N1), chaque transistor de copie (N2), le troisième transistor (N3), le quatrième transistor (N4) et le transistor de cascode (N5) sont des transistors à effet de champ à grille métal-oxyde de type N. Circuit selon l’une des revendication 1 à 3, dans lequel le circuit oscillateur (OC) comprend une boucle de circuits inverseurs (INV) alimentés par ledit courant d’alimentation. Circuit selon la revendication 4 dans lequel chaque circuit inverseur (INV) du circuit oscillateur (OC) comporte des transistors (PO1, NO1)) présentant une grille plus épaisse que les grilles du transistor de référence, de chaque transistor de copie et du troisième transistor. Circuit selon l’une des revendications 5, dans lequel les transistors (PO1, NO1) du circuit oscillateur (OC) présentent une épaisseur de grille de l’ordre de 50 Å. Circuit selon l’une des revendications 1 à 6, dans lequel le transistor de référence (N1), chaque transistor de copie (N2) et le troisième transistor (N3) présentent une épaisseur de grille de l’ordre de 17 Å. Circuit selon l’une des revendications 1 à 7, dans lequel le quatrième transistor (N4) et le transistor de cascode (N5) présentent une épaisseur de grille de l’ordre de 50 Å. Circuit selon l’une des revendications 1 à 8, dans lequel le circuit de polarisation comprend en outre : - un sixième transistor (P2) présentant une source configurée pour qu’une tension d’alimentation lui soit appliquée, un drain connecté au drain du transistor de cascode (N5) et une grille connectée à son drain, et - un septième transistor (P3) présentant une source configurée pour que ladite tension d’alimentation lui soit appliquée, un drain connecté au drain du quatrième transistor (N4) et une grille connectée à la grille du sixième transistor, les grilles du sixième transistor (P2) et du septième transistor (P3) étant connectées à une grille d’un huitième transistor (P1) permettant contrôler le courant d’alimentation du circuit oscillateur (OC), et dans lequel les grilles du sixième transistor (P2), du septième transistor (P3) et du huitième transistor (P1) sont plus épaisses que les grilles du transistor de référence (N1), de chaque transistor de copie (N2) et du troisième transistor (N3). Circuit selon la revendication 9 dans lequel le huitième transistor (P1) présente une source configurée pour que ladite tension d’alimentation lui soit appliquée, un drain connecté à une entrée d’alimentation du circuit oscillateur (OC). Circuit selon l’une quelconque des revendications 9 ou 10, dans lequel le sixième transistor (P2), le septième transistor (P3) et le huitième transistor (P1) sont des transistors à effet de champ à grille métal-oxyde de type P. Circuit selon l’une des revendications 9 à 11, dans lequel le sixième transistor (P2), le septième transistor (P3) et le huitième transistor (P1) présentent une épaisseur de grille de l’ordre de 50 Å. Dispositif de communication en champ proche comprenant une boucle à verrouillage de phase (PLL) comportant un circuit générateur d’horloge (CGH) selon l’une des revendications 1 à 12.