Circuit comprenant : - un premier circuit de protection de la synchronisation (200, SLG_A) configuré pour activer un premier indicateur d'alarme lorsqu'il est détecté qu'une marge temporelle d'un premier signal de données arrivant au niveau d'un premier dispositif synchrone (202) du premier circuit de protection de la synchronisation chute en-dessous d'un premier seuil (SLG DELAY 1) ; - un deuxième circuit de protection de la synchronisation (200, SLG_A) configuré pour activer un deuxième indicateur d'alarme lorsqu'il est détecté qu'une marge temporelle d'un deuxième signal de données arrivant au niveau d'un premier dispositif synchrone (202) du deuxième circuit de protection de la synchronisation chute en-dessous du premier seuil (SLG DELAY 2) ou en-dessous d'un deuxième seuil différent du premier seuil ; et - un premier circuit collecteur d'indicateurs (518) comprenant : un premier dispositif de détection asynchrone (702_1) configuré pour activer un premier signal de sortie (COLL_OUT #1) au niveau d'une première sortie d'indicateur (528) du premier circuit collecteur d'indicateurs lorsque le premier indicateur d'alarme est activé ; et un deuxième dispositif de détection asynchrone (702_2) configuré pour activer le premier signal de sortie (ALARM) au niveau de la première sortie d'indicateur (534) lorsque le deuxième indicateur d'alarme est activé. Circuit selon la revendication 1, comprenant un circuit de protection, configuré pour : - recevoir le premier signal de sortie (ALARM) ; et - appliquer, en réponse au premier signal de sortie, une première réduction de fréquence à un signal d'horloge (CLK_1_O/P) du circuit. Circuit selon la revendication 2, comprenant en outre un troisième circuit de protection de la synchronisation (200, SLG_S) configuré pour activer un indicateur de statut lorsqu'il est détecté qu'une marge temporelle d'un troisième signal de données arrivant au niveau d'un premier dispositif synchrone (202) du troisième circuit de protection de la synchronisation chute en-dessous d'un troisième seuil (SLG DELAY 1), dans lequel : - le troisième seuil (SLG DELAY 1) est un seuil de statut (STATUS) à une première distance temporelle d'un front d'horloge du signal d'horloge du circuit reçu par le premier dispositif synchrone du troisième circuit de protection de la synchronisation après l'arrivée du troisième signal de données ; et - le premier seuil (SLG DELAY 2) est un seuil d'alarme (ALARM) à une deuxième distance temporelle d'un front d'horloge du signal d'horloge du circuit reçu par le premier dispositif synchrone du premier circuit de protection de la synchronisation après l'arrivée du premier signal de données, le premier seuil étant inférieur au troisième seuil. Circuit selon la revendication 3, comprenant une pluralité desdits troisièmes circuits de protection de la synchronisation (200, SLG_S) et un circuit de réponse de synchronisation relié à la sortie du premier circuit collecteur d'indicateurs, le circuit de réponse de synchronisation étant configuré pour : - recevoir des signaux d'indicateurs de statut en provenance de la pluralité de troisièmes circuits de protection de la synchronisation lorsque la marge temporelle du troisième signal de données chute en-dessous du troisième seuil (SLG DELAY 2) ; - comparer un nombre de signaux d'indicateurs (STATUS) générés par la pluralité de troisièmes circuits de protection de la synchronisation (200, SLG_S) à un seuil ; et - appliquer, en réponse au fait que le nombre de signaux d'indicateurs dépasse le seuil, un premier réglage d'une tension d'alimentation ou d'une tension de polarisation et/ou une réduction de fréquence au signal d'horloge (CLK_1_O/P) du circuit. Circuit selon l'une quelconque des revendications 1 à 4, comprenant : - un deuxième circuit collecteur d'indicateurs (518) configuré pour activer un deuxième signal de sortie (ALARM) au niveau d'une deuxième sortie d'indicateur (528) du deuxième circuit collecteur d'indicateurs ; et - un circuit collecteur d'indicateurs maître (523) relié aux première et deuxième sorties d'indicateur (528) et configuré pour générer un signal de sortie d'indicateur maître (ALARM) lorsque le premier ou le deuxième signal de sortie est activé. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel : - le premier dispositif de détection asynchrone (702_1) comprend une première bascule bistable de mise à un - remise à zéro (SR), dans lequel le premier indicateur est appliqué à une entrée de mise à un ou de remise à zéro de la première bascule bistable de mise à un - remise à zéro ; et - le deuxième dispositif de détection asynchrone (702_2) comprend une deuxième bascule bistable de mise à un - remise à zéro (SR), dans lequel le deuxième indicateur est appliqué à une entrée de mise à un ou de remise à zéro de la deuxième bascule bistable de mise à un - remise à zéro. Circuit selon l'une quelconque des revendications 1 à 6, dans lequel des sorties des premier et deuxième dispositifs de détection asynchrone (702_1, 702_2) sont reliées à la première sortie d'indicateur (528) par l'intermédiaire d'un arbre OU (624). Procédé de détection d'une réduction de marge temporelle comprenant : - l'activation, par un premier circuit de protection de la synchronisation (200, SLG_A), d'un premier indicateur d'alarme, lorsqu'il est détecté qu'une marge temporelle d'un premier signal de données arrivant au niveau d'un premier dispositif synchrone (202) du premier circuit de protection de la synchronisation chute en-dessous d'un premier seuil (SLG DELAY 1) ; - l'activation, par un deuxième circuit de protection de la synchronisation (200, SLG_A), d'un deuxième indicateur d'alarme lorsqu'il est détecté qu'une marge temporelle d'un deuxième signal de données arrivant au niveau d'un premier dispositif synchrone (202) du deuxième circuit de protection de la synchronisation chute en-dessous du premier seuil (SLG DELAY 2) ou en-dessous d'un deuxième seuil (SLG DELAY 2) différent du premier seuil ; - l'activation, par un premier dispositif de détection asynchrone (702_1) d'un premier circuit collecteur d'indicateurs (518), d'un premier signal de sortie (ALARM) au niveau d'une première sortie d'indicateur du premier circuit collecteur d'indicateurs lorsque le premier indicateur d'alarme est activé ; et - l'activation, par un deuxième dispositif de détection asynchrone (702_2) du premier circuit collecteur d'indicateurs (518), du premier signal de sortie (ALARM) au niveau de la première sortie d'indicateur lorsque le deuxième indicateur d'alarme est activé. Procédé selon la revendication 8, comprenant en outre : - l'activation, par un deuxième circuit collecteur d'indicateurs (518), d'un deuxième signal de sortie (ALARM) au niveau d'une deuxième sortie d'indicateur du deuxième circuit collecteur d'indicateurs ; et - la génération, par un circuit collecteur d'indicateurs maître (523) relié aux première et deuxième sorties d'indicateur, d'un signal de sortie d'indicateur maître (ALARM) lorsque le premier ou le deuxième signal de sortie est activé. Procédé selon la revendication 8 ou 9, comprenant : - l'application du premier indicateur à une entrée de mise à un ou de remise à zéro d'une première bascule bistable de mise à un - remise à zéro du premier dispositif de détection asynchrone (702_1) ; et - l'application du deuxième indicateur à une entrée de mise à un ou de remise à zéro d'une deuxième bascule bistable de mise à un - remise à zéro du deuxième dispositif de détection asynchrone (702_2). Procédé selon l'une quelconque des revendications 8 à 10, comprenant en outre : - la réception, par un circuit de protection du circuit, du premier signal de sortie (ALARM) ; et - l'application, par le circuit de protection en réponse au premier signal de sortie, d'une première réduction de fréquence au signal d'horloge (CLK_1_O/P) du circuit. Procédé selon la revendication 11, dans lequel le circuit comprend en outre un troisième circuit de protection de la synchronisation (200, SLG_S) configuré pour activer un indicateur de statut lorsqu'il est détecté qu'une marge temporelle d'un troisième signal de données arrivant au niveau d'un premier dispositif asynchrone (202) du troisième circuit de protection de la synchronisation chute en-dessous d'un troisième seuil (SLG DELAY 1), dans lequel : - le troisième seuil (SLG DELAY 1) est un seuil de statut (STATUS) à une première distance temporelle d'un front d'horloge du signal d'horloge du circuit reçu par le premier dispositif synchrone du troisième circuit de protection de la synchronisation après l'arrivée du troisième signal de données ; et - le premier seuil (SLG DELAY 2) est un seuil d'alarme (ALARM) à une deuxième distance temporelle d'un front d'horloge du signal d'horloge du circuit reçu par le premier dispositif synchrone du premier circuit de protection de la synchronisation après l'arrivée du premier signal de données, le premier seuil étant inférieur au troisième seuil. Procédé selon la revendication 12, dans lequel le circuit comprend une pluralité desdits troisièmes circuits de protection de la synchronisation (200, SLG_S) et un circuit de réponse de synchronisation relié à la sortie du premier circuit collecteur d'indicateur, le procédé comprenant en outre : - la réception, par le circuit de réponse de synchronisation, des signaux d'indicateurs de statut en provenance de la pluralité de troisièmes circuits de protection de la synchronisation lorsque la marge temporelle du troisième signal de données chute en-dessous du troisième seuil (SLG DELAY 2) ; - la comparaison, par le circuit de réponse de synchronisation, d'un nombre de signaux d'indicateurs (STATUS) générés par la pluralité de troisièmes circuits de protection de la synchronisation (200, SLG_S) à un seuil ; et - l'application, par le circuit de réponse de synchronisation en réponse au fait que le nombre de signaux d'indicateurs dépasse le seuil, d'un premier réglage d'une tension d'alimentation ou d'une tension de polarisation et/ou d'une réduction de fréquence au signal d'horloge (CLK_1_O/P) du circuit. Procédé selon l'une quelconque des revendications 8 à 12, comprenant en outre la fourniture des premier et deuxième signaux de sortie des premier et deuxième dispositifs de détection asynchrone (702_1, 702_2) à la première sortie d'indicateur (528) par l'intermédiaire d'un arbre OU (624).