Procédé de réalisation d’une zone d’individualisation (PUF) d’une puce microélectronique, ladite puce comprenant au moins : un niveau de composants, lesdits composants comprenant chacun au moins une zone de contact (20) métallique, un niveau de contact (30A) comportant des vias (30) destinés à connecter électriquement les zones de contact (20) métalliques du niveau de composants, la puce présentant au moins une autre zone, distincte de la zone d’individualisation, destinée à former une zone fonctionnelle de la puce, le procédé comprenant au moins les étapes suivantes effectuées au niveau de la zone d’individualisation (PUF) de la puce : fournir au moins le niveau de composants, former au moins une couche diélectrique (200) sur le niveau de composants, ladite couche diélectrique (200) étant à base d’un matériau diélectrique, former sur l’au moins une couche diélectrique (200) un masque de gravure (300) présentant des ouvertures de masque (301) situées au moins en partie au droit des zones de contact (20) métalliques et rendant accessible l’au moins une couche diélectrique (200), graver l’au moins une couche diélectrique (200) au travers des ouvertures de masque (301) par au moins une gravure de façon à former des ouvertures de vias (320) débouchant sur les zones de contact (20) métalliques du niveau de composants, former des résidus (R) fluorés aléatoirement répartis au niveau de certaines ouvertures de vias (320 R ), en apportant des espèces fluorées sur au moins certaines zones de contact (20) métalliques, les ouvertures de vias (320, 320 R ) comprenant alors des ouvertures (320 R ) avec résidus fluorés et des ouvertures (320) sans résidus, remplir les ouvertures de vias (320, 320 R ) avec un matériau électriquement conducteur de sorte à former au moins les vias (30) du niveau (30A) de contact, lesdits vias (30) comprenant des vias fonctionnels (30 OK ) au niveau des ouvertures sans résidus (320) et des vias altérés (30 KO ) au niveau des ouvertures avec résidus fluorés (320 R ), ledit procédé comprenant en outre, préalablement à la formation des résidus (R) fluorés dans la zone d’individualisation (PUF), une formation d’un masque de protection sur la zone destinée à former la zone fonctionnelle de la puce. Procédé selon la revendication précédente dans lequel la formation des résidus (R) fluorés est effectuée par plasma à base d’espèces fluorées, avec une tension de polarisation nulle. Procédé selon la revendication précédente dans lequel les espèces fluorées sont prises parmi CF4, NF3 ou SF6. Procédé selon l’une quelconque des revendications précédentes comprenant en outre une étape de retrait du masque de gravure (300) avant formation des résidus (R). Procédé selon l’une quelconque des revendications précédentes dans lequel le masque de gravure (300) est à base de carbone (C). Procédé selon les deux revendications précédentes en combinaison dans lequel le retrait du masque de gravure (300) est effectué par plasma à base d’oxygène. Procédé selon l’une quelconque des revendications précédentes dans lequel les zones de contact (20) métalliques sont à base de siliciure métallique, et dans lequel les résidus (R) fluorés présentent une résistivité électrique supérieure à celle des zones de contact (20). Procédé selon l’une quelconque des revendications précédentes dans lequel les zones de contact (20) métalliques sont à base de Ni, par exemple NiPtSi. Procédé selon l’une quelconque des revendications précédentes dans lequel l’au moins une couche diélectrique comprend une première couche (24) à base de SiN formée directement sur les zones de contact (20) et une deuxième couche (200) à base de SiO2 formée sur ladite première couche (24), et dans lequel l’au moins une gravure comprend une gravure de la deuxième couche (200) par plasma à base d’une chimie CF4/C4F8, suivie d’une gravure de la première couche (24) par plasma à base d’une chimie CH3F/Ar/O2. Procédé selon l’une quelconque des revendications précédentes dans lequel les composants sont des transistors et les zones de contact (20) sont prises parmi des sources (22), des drains (23), des grilles (21) desdits transistors. Procédé de réalisation d’un dispositif microélectronique comportant au moins un circuit intégré, le circuit intégré comportant au moins: un niveau de composants, comprenant chacun au moins une zone de contact (20), un niveau de contact (30A) comportant des vias (30) destinés à connecter électriquement les zones de contact (20) du niveau de composants, une zone d’individualisation (PUF) réalisée en mettant en œuvre le procédé selon l’une quelconque des revendications précédentes sur une partie seulement du circuit intégré.