Dispositif semiconducteur comprenant au moins une diode Schottky sur un substrat (SUB), ladite au moins une diode Schottky (D_SCH1, D_SCH2, D_SCH3) comportant une couche de polysilicium (POLY) disposée sur une couche diélectrique (STI) s’étendant en profondeur dans le substrat (SUB) et adaptée pour isoler électriquement la couche de polysilicium (POLY) du substrat (SUB), la couche de polysilicium (POLY) présentant au moins une première région (CA) dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée (AN), dite région d’anode, un premier contact métallique (CA_MC) disposé en surface de ladite au moins une première région (CA) et un deuxième contact métallique (AN) disposé en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont adaptés à être isolés électriquement l’un de l’autre. Dispositif semiconducteur selon la revendication 1, dans lequel ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont isolés l’un de l’autre par une couche d’oxyde (MSK_SIL) s’étendant sur la couche de polysilicium (POLY). Dispositif semiconducteur selon la revendication 1 ou 2, dans lequel le matériau des contacts métalliques (CA_MC, AN_MC) est un alliage nickel-platine. Dispositif semiconducteur selon l’une des revendications précédentes, comprenant en outre au moins une cellule mémoire non-volatile (CELL) comportant un empilement de polysilicium (CELL_POLY) dopé de type N et d’un contact métallique (CELL_MC) disposé en surface dudit empilement de polysilicium (CELL_POLY), dans lequel : ledit empilement de polysilicium (CELL_POLY) a la même épaisseur (E2), la même composition et la même concentration de dopants que la première région (CA) de la couche de polysilicium (POLY), - ledit contact métallique (CELL_MC) a la même composition que le premier contact métallique (CA_MC) et que le deuxième contact métallique (AN_MC). Dispositif semiconducteur selon l’une des revendications précédentes, comprenant en outre au moins un transistor MOS basse-tension (LV) comprenant une région de grille en polysilicium (GOX), des régions conductrices (S, D) dopées de type N et un contact métallique (LV_MC) disposé en surface de la région de grille (GOX), dans lequel : - ladite région de grille en polysilicium (GOX) a la même épaisseur (E2) et la même composition que la couche de polysilicium (POLY), - lesdites régions conductrices (S, D) ont la même concentration de dopants que la première région (CA) de la couche de polysilicium (POLY), - ledit contact métallique (LV_MC) a la même composition que le premier contact métallique (CA_MC) et que le deuxième contact métallique (AN_MC). Système (SYS) de protection contre des injections de courant dans le substrat (SUB), comprenant : - un circuit (CONV) capable de générer des courants dans le substrat (SUB), - le dispositif semiconducteur (IC) tel que défini par les revendications 1 à 5, dans lequel ladite au moins une diode Schottky (D_SCH1, D_SCH2) est couplée en parallèle au circuit (CONV) et configurée pour limiter les courants générés par le circuit (CONV) dans le substrat (SUB). Procédé de fabrication d’au moins une diode Schottky (D_SCH1, D_SCH2, D_SCH3) sur un substrat (SUB) comprenant : - une formation d‘une couche diélectrique (STI) dans le substrat (SUB) de sorte que la couche diélectrique (STI) s’étend en profondeur dans le substrat (SUB), - une formation d’une couche de polysilicium (POLY) sur la couche diélectrique (STI), la couche diélectrique (STI) étant adaptée pour isoler électriquement la couche de polysilicium (POLY) du substrat (SUB), - un dopage de la couche de polysilicium (POLY) de façon à former au moins une première région (CA) dopée de type N, dite région de cathode, adjacente à au moins une deuxième région non-dopée (AN), dite région d’anode, de la couche de polysilicium (POLY), - une formation d’un premier contact métallique (CA_MC) en surface de ladite au moins une première région (CA) et d’un deuxième contact métallique (AN_MC) en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont adaptés à être isolés électriquement l’un de l’autre. Procédé selon la revendication 7, dans lequel le dopage de la couche de polysilicium (POLY) comprend un masquage et gravure adaptées pour former des ouvertures au niveau de ladite au moins une première région (CA) de la couche de polysilicium (POLY) et une implantation ionique sur la couche de polysilicium (POLY) au niveau desdites ouvertures. Procédé selon la revendication 7 ou 8, dans lequel la formation du premier contact métallique (CA_MC) et du deuxième contact métallique (AN_MC) comprend : - une formation d’une couche d’oxyde (MSK_SIL) s’étendant sur la couche de polysilicium (POLY), - une gravure de la couche d’oxyde (MSK_SIL) découvrant partiellement ladite au moins une première région (CA) et ladite au moins deuxième région (AN) de la couche de polysilicium (POLY), et - une siliciuration en surface de ladite au moins une première région (CA) et en surface de ladite au moins une deuxième région (AN) de sorte que ledit premier contact métallique (CA_MC) et ledit deuxième contact métallique (AN_MC) sont isolés l’un de l’autre par la couche d’oxyde (MSK_SIL). Procédé selon l’une des revendications 7 à 9, dans lequel le matériau des contacts métalliques (CA_MC, AN_MC) est un alliage nickel-platine. Procédé selon l’une des revendications 7 à 10, comportant en outre une fabrication d’au moins une cellule mémoire non-volatile (CEL) comprenant : - une formation d’un empilement de polysilicium (CELL_POLY) réalisée simultanément avec la formation de la couche de polysilicium (POLY), - un dopage de type N dudit empilement de polysilicium (CELL_POLY) réalisé simultanément avec le dopage de la couche de polysilicium (POLY), et - une formation d’un contact métallique (CELL_MC) en surface dudit empilement de polysilicium (CELL_POLY) réalisée simultanément avec la formation du premier contact métallique (CA_MC) et du deuxième contact métallique (AN_MC). Procédé selon l’une des revendications 7 à 11, comportant en outre une fabrication d’au moins un transistor MOS basse-tension (LV) comprenant : - une formation d’une région de grille en polysilicium (GOX) réalisée simultanément avec la formation de la couche de polysilicium (POLY), - une formation de régions conductrices (S, D) dopées de type N réalisée simultanément avec le dopage de la couche de polysilicium (POLY), et - une formation d’un contact métallique (LV_MC) en surface de ladite région de grille (GOX) réalisée simultanément avec la formation du premier contact métallique (CA_MC) et du deuxième contact métallique (AN_MC).