Procédé de fabrication d’une puce photonique, ce procédé comportant : - la fourniture (80) d’un premier empilement comportant successivement un support, une couche enterrée en oxyde de silicium et une couche en matériau semi-conducteur, puis - la structuration (110 ; 162) de la couche en matériau semi-conducteur pour réaliser au moins une première partie d’un composant optique dans la couche en matériau semi-conducteur, puis - l’encapsulation (120) de la couche en matériau semi-conducteur structurée, dans un matériau d’encapsulation diélectrique pour obtenir une couche de matériau semi-conducteur encapsulé dans un matériau diélectrique, puis - le collage (124) d'un substrat sur la couche de matériau semi-conducteur encapsulé, puis - le retrait (126) du support pour mettre à nue la couche enterrée, puis - l’amincissement (128 ; 164) de la couche enterrée pour laisser subsister une couche résiduelle en oxyde de silicium sur la couche en matériau semi-conducteur encapsulé du côté où le support a été retiré, puis - la réalisation (130) d'une seconde partie d’un composant optique sur la couche résiduelle en oxyde de silicium, cette seconde partie d’un composant optique étant couplée à la première partie d’un composant optique à travers la couche résiduelle en oxyde de silicium par un couplage optique ou capacitif, caractérisé en ce que : - avant le collage du substrat, le procédé comporte la réalisation (91 ; 160) de plots enfoncés à l'intérieur de la couche enterrée, chacun de ces plots comportant une face enfouie qui s'étend parallèlement à l'interface entre la couche enterrée et la couche en matériau semi-conducteur à une profondeur prédéterminée à l'intérieur de la couche enterrée, chacune des faces enfouies étant réalisée dans un matériau différent de l’oxyde de silicium de la couche enterrée, et - l’amincissement (128 ; 164) de la couche enterrée comporte une opération d’amincissement de la couche enterrée avec arrêt de cet amincissement dès que la face enfouie des plots est mise à nue. Procédé selon la revendication 1, dans lequel la réalisation des plots enfoncés comporte, avant la structuration de la couche en matériau semi-conducteur : - à l'emplacement de chaque plot, la réalisation (92) d'une cavité qui traverse la couche en matériau semi-conducteur et dont le fond s'étend parallèlement à l'interface entre la couche enterrée et la couche en matériau semi-conducteur à la profondeur prédéterminée à l'intérieur de la couche enterrée, puis - l'oxydation (170) de la couche en matériau semi-conducteur pour obtenir une couche d'oxyde thermique qui recouvre la couche en matériau semi-conducteur, puis - le remplissage (174) de chaque cavité avec un matériau de remplissage différent de l’oxyde de silicium de la couche enterrée, puis - le polissage, avec arrêt sur la couche d’oxyde thermique, de la face à partir de laquelle les cavités ont été remplies avec le matériau de remplissage pour éliminer le matériau de remplissage situé en dehors de ces cavités. Procédé selon la revendication 2, dans lequel : - la structuration de la couche en matériau semi-conducteur comporte : - le dépôt (192) d'une couche de masquage qui recouvre les plots enfoncés réalisés et la totalité de la couche en matériau semi-conducteur, cette couche de masquage étant réalisée dans un matériau différent du matériau semi-conducteur, puis - la gravure (112) de la couche de masquage et de l'oxyde de silicium thermique aux emplacements où la couche de matériau semi-conducteur doit être retirée pour obtenir un masque de gravure, puis - la gravure (114) de la couche en matériau semi-conducteur à travers le masque de gravure obtenu, cette gravure formant des creux dans la couche en matériau semi-conducteur aux emplacements où le matériau semi-conducteur est gravé, - l’encapsulation (120) de la couche en matériau semi-conducteur comporte : - le remplissage des creux avec le matériau d’encapsulation diélectrique, puis - le polissage, avec arrêt sur la couche de masquage, de la face à partir de laquelle les creux ont été remplis avec le matériau d’encapsulation diélectrique pour éliminer le matériau d’encapsulation diélectrique situé en dehors de ces creux. Procédé selon la revendication 1, dans lequel : - la réalisation (91) des plots enfoncés comporte, avant la structuration de la couche en matériau semi-conducteur : - à l'emplacement de chaque plot, la réalisation (92) d'une cavité qui traverse la couche en matériau semi-conducteur et dont le fond s'étend parallèlement à l'interface entre la couche enterrée et la couche en matériau semi-conducteur à la profondeur prédéterminée à l'intérieur de la couche enterrée, puis - le dépôt (100) d'une couche de masquage qui recouvre la totalité de la couche en matériau semi-conducteur ainsi que le fond de chaque cavité, cette couche de masquage étant réalisée dans un matériau différent de l’oxyde de silicium de la couche enterrée et différent du silicium, - le remplissage (104) de chaque cavité avec un matériau de remplissage différent du matériau semi-conducteur, puis - la structuration (110) de la couche en matériau semi-conducteur comporte : - la gravure (112) de la couche de masquage aux emplacements où la couche de matériau semi-conducteur doit être retirée pour obtenir un masque de gravure, puis - la gravure (114) de la couche en matériau semi-conducteur à travers le masque de gravure obtenu, cette gravure formant des creux dans la couche en matériau semi-conducteur aux emplacements où le matériau semi-conducteur est gravé. Procédé selon la revendication 4, dans lequel l’épaisseur de la couche de masquage est supérieure à la profondeur prédéterminée. Procédé selon la revendication 4 ou 5, dans lequel : - le masque de gravure obtenu recouvre au moins dix pourcents de la surface de la couche de matériau semi-conducteur avant qu’elle soit gravée, et - l’encapsulation (120) de la couche en matériau semi-conducteur comporte : - le remplissage des creux avec le matériau d’encapsulation diélectrique, puis - le polissage, avec arrêt sur la couche de masquage, de la face à partir de laquelle les creux ont été remplis avec le matériau d’encapsulation diélectrique pour éliminer le matériau d’encapsulation diélectrique situé en dehors de ces creux. Procédé selon l’une quelconque des revendications précédentes, dans lequel la profondeur prédéterminée est inférieure à 150 nm ou 100 nm. Procédé selon l’une quelconque des revendications précédentes, dans lequel le cumul des surfaces des faces enfouies est supérieur à 10 % de la surface de la couche enterrée. Procédé selon l’une quelconque des revendications précédentes, dans lequel le matériau semi-conducteur est du silicium monocristallin. Procédé selon l’une quelconque des revendications précédentes, dans lequel, lors de l’encapsulation (120) de la couche en matériau semi-conducteur, le matériau d’encapsulation diélectrique utilisé pour encapsuler le matériau semi-conducteur est un oxyde de silicium. Puce photonique obtenue par un procédé de fabrication conforme à l’une quelconque des revendications précédentes, dans laquelle la puce photonique comporte successivement empilées les unes au-dessus des autres : - un substrat (18), - une première couche (24 ; 198) de matériau semi-conducteur encapsulé comportant au moins une première partie (4) d’un composant optique réalisée dans le matériau semi-conducteur encapsulé, - une couche diélectrique (8 ; 154) comportant une couche résiduelle (129) d’oxyde de silicium, - une seconde couche (16) de matériau semi-conducteur encapsulé comportant au moins une seconde partie (6) d’un composant optique réalisée dans le matériau semi-conducteur encapsulé, cette seconde partie d’un composant optique étant couplée à la première partie d’un composant optique à travers la couche diélectrique par un couplage optique ou capacitif, caractérisé en ce que la puce photonique comporte des plots (50 ; 180) qui s’étendent chacun depuis l’interface entre le substrat et la première couche de matériau semi-conducteur encapsulé, jusqu’à une face enfouie (54 ; 184) située entre : - l’interface entre la couche diélectrique (8 ; 154) et la première couche (24 ; 198) de matériau semi-conducteur encapsulé, et - l’interface entre la couche diélectrique (8 ; 154) et la seconde couche (26) en matériau semi-conducteur encapsulé, la face enfouie de chaque plot étant réalisée dans matériau différent de l’oxyde de silicium et s’étendant parallèlement à l’interface entre la couche diélectrique (8 ; 154) et la première couche (24 ; 198) de matériau semi-conducteur encapsulé.