Procédé de réalisation d’une zone d’individualisation (1) d’une puce microélectronique, ladite puce comprenant au moins : un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), un niveau (30A) d’interconnexions situées entre les premiers (10A) et deuxième (20A) niveaux de pistes électriques (10, 20) et comportant des vias (30) destinés à connecter électriquement des pistes électriques (10) du premier niveau (10A) avec des pistes électriques (20) du deuxième niveau (20A), la puce présentant au moins une autre zone, distincte de la zone d’individualisation, destinée à former une zone fonctionnelle de la puce, le procédé comprenant au moins les étapes suivantes effectuées au niveau de la zone d’individualisation (1) de la puce : fournir au moins le premier niveau (10A) de pistes électriques (10), former au moins une couche diélectrique (200) sur le premier niveau (10A), déposer aléatoirement des particules (P) sur une face exposée (202) de la couche diélectrique (200), puis appliquer un tampon de brassage (3) sur ladite face exposée (202) pour que le tampon de brassage (3) déplace au moins certaines particules (P) sur la face exposée (202) de la couche diélectrique (200), déposer une couche (300) de masque sur la face exposée (202) comprenant les particules (P), planariser la couche (300) de masque de façon à obtenir une couche composite (300’) comprenant les particules (P) et présentant une surface plane (302’), déposer une couche (400) de lithographie sur la couche composite (300’), former dans la couche (400) de lithographie des motifs d’ouvertures (401), lesdits motifs d’ouvertures (401) étant situés au moins en partie au droit des pistes électriques (10), ouvrir la couche composite (300’) au travers des motifs d’ouvertures (401) de la couche (400) de lithographie, de façon à former des ouvertures de masque (301, 301F), lesdites ouvertures de masque (301, 301F) comprenant des ouvertures de masque (301F) altérées au niveau des particules (P) de la couche composite (300’), et des ouvertures de masque (301) débouchantes en dehors des particules (P) de la couche composite (300’), graver l’au moins une couche diélectrique (200) au travers des ouvertures de masque (301, 301F), de façon à former des ouvertures de vias (320, 320F) débouchant sur le premier niveau (10A) des pistes électriques (10), lesdites ouvertures de vias (320, 320F) comprenant des ouvertures de vias fonctionnelles (320) au droit des ouvertures de masque (301) débouchantes, et des ouvertures de vias dégradées (320F) au droit des ouvertures de masque (301F) altérées, remplir les ouvertures de vias (320, 320F) avec un matériau électriquement conducteur de sorte à former au moins les vias (30) du niveau (30A) d’interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30OK) au niveau des ouvertures de vias fonctionnelles (320) et des vias dysfonctionnels (30KO) au niveau des ouvertures de vias dégradées (320F), ledit procédé comprenant en outre, préalablement au dépôt des particules dans la zone d’individualisation (1), une formation d’un masque de protection sur la zone destinée à former la zone fonctionnelle de la puce. Procédé selon la revendication précédente dans lequel le dépôt aléatoire des particules (P) se fait par dispersion d’une solution contenant lesdites particules (P) en suspension. Procédé selon l’une quelconque des revendications précédentes dans lequel l’application du tampon de brassage (3) sur la face exposée (202) comprend : au moins un mouvement de rotation (R1, R2) relatif dudit tampon (3) par rapport à la face exposée (202) autour d’un axe normal à la face exposée (202) de la couche diélectrique (200), et/ou au moins un mouvement de translation (T) relatif dudit tampon (3) par rapport à la face exposée (202) de la couche diélectrique (200). Procédé selon l’une quelconque des revendications précédentes dans lequel la planarisation de la couche (300) de masque est effectuée par un procédé de polissage mécano-chimique (CMP). Procédé selon l’une quelconque des revendications 1 à 3 dans lequel la planarisation de la couche (300) de masque est effectuée par gravure. Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) présentent une partie exposée à l’issue de la planarisation. Procédé selon l’une quelconque des revendications 1 à 5 dans lequel les particules (P) restent couvertes par la couche (300) de masque à l’issue de la planarisation. Procédé selon l’une quelconque des revendications précédentes dans lequel le dépôt aléatoire des particules (P) suivi par l’application du tampon de brassage (3) correspond à une étape d’un procédé de polissage mécano-chimique (CMP). Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) présentent chacune au moins une dimension supérieure ou égale à un diamètre des motifs d’ouvertures (401) de la couche (400) de lithographie. Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) sont des billes ou des rouleaux. Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) présentent une composition chimique différente de celle de la couche de masque (300). Procédé selon l’une quelconque des revendications précédentes dans lequel l’ouverture de la couche composite (300’) se fait par gravure sèche anisotrope, selon une direction (z) normale à la face exposée (202). Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) présentent une sélectivité de gravure SP: HM vis-à-vis de la couche (300) de masque, lors de l’ouverture de la couche composite (300’), inférieure ou égale à 1:5. Procédé de réalisation d’un dispositif microélectronique comportant au moins un circuit intégré, le circuit intégré comportant au moins: un premier (10A) et un deuxième (20A) niveaux des pistes électriques (10, 20), un niveau (30A) d’interconnexions situé entre les premiers (10A) et deuxième (20A) niveaux des pistes électriques et comportant des via (30) destinées à connecter électriquement des pistes (10) du premier niveau (10A) avec des pistes (20) du deuxième niveau (20A), une zone d’individualisation (1) réalisée en mettant en œuvre le procédé selon l’une quelconque des revendications précédentes sur une partie seulement du circuit intégré.