INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Un problème de l’art antérieur tient à l’encombrement de l’ensemble du système de foils qui limite la course des foils vers le bas sous l’eau. Cette contrainte se fait d’autant plus forte sur des bateaux de faible largeur et ainsi particulièrement aux bateaux dits semi rigides, mais on peut aussi penser aux bateaux à voiles aux coques étroites. Le problème est que pour naviguer, l’idéal est de baisser au maximum les foils, ce qui a pour effet en situation de vitesse de surélever le bateau au-dessus de l’eau. Le plus surélevé est le mieux. Là où les problèmes arrivent est qu’il convient ensuite de remonter les foils en position de rangement. Cette position de rangement intervient lorsque le bateau accoste, ou lorsque les fonds sont très peu profonds. Cette situation crée une contrainte qui est de limiter la place des foils dans la zone de travail sur le pont du bateau et / ou d’habitabilité au-dessus du pont. L’art antérieur peut résoudre cette contrainte en faisant passer les foils au maximum sous le pont dans une direction croisée des bras des deux foils dans un coffre technique de faible hauteur sur le pont du bateau. Dans cette solution, la longueur des bras de foils est limitée géométriquement par le fait que les têtes de foils vont se croiser et donc buter l’une contre l’autre. La difficulté que ne savent pas résoudre les technologies de l’art antérieur est d’augmenter le débattement possible vers le haut des foils lorsque les bras de têtes de foils sont dans des directions qui se croisent. Le problème se corse lorsque l’on sait 1 - que la structure des foils est fabriquée avec une coupe transversale qui adopte sensiblement le même profil des bouts d’aile jusqu’à la tête. 2 – Que l’intérieur de la structure des foils est renforcé par un barreau de rigidité. 3 – Qu’un bateau et tous ses appendices de coques sont généralement symétriques d’un bord sur l’autre.
Dans un aspect principal, l’invention propose un couple de foils dont les têtes sont emboitables.
Dans un aspect l’invention propose une structure de foils qui soit évolutive avec une coupe transversale qui évolue depuis la partie d’aile à la partie bras et dont le barreau de rigidité soit plié et coudé pour adopter une forme très particulière.
Dans un aspect l’invention présente une dysmétrie de forme extérieure de tête de foil entre le foil bâbord et le foil tribord qui permet un encastrement parfait des deux têtes de foils.
Dans un aspect les deux têtes de foils coopèrent aussi du point des efforts en s’appuyant l’une sur l’autre ce qui donne une rigidité longitudinale et latérale à l’ensemble formé par l’emboitement des deux têtes de foils.
L’invention sera mieux comprise à la lecture des figures annexées sur lesquelles.
Dans le cas particulier où la partie 4 est une électrode d’un modulateur de phase, lors d’une étape 90, un ou plusieurs dopages localisés de la couche 88 en silicium monocristallin sont réalisés à l’emplacement où la partie 4 doit être formée.
Lors d’une étape 91, les plots 50 sont réalisés. Ici, pour cela, lors d’une opération 92, une cavité 94 ( ) est réalisée à l’emplacement de chaque plot 50. La cavité 94 traverse de part en part la couche 88 en silicium monocristallin et présente un fond 96 situé à l’intérieur de la couche 86. Le fond 96 s’étend horizontalement. Il est situé à une profondeur P 96 à l’intérieur de la couche 86. La profondeur P 96 est mesurée à partir de la face supérieure de la couche 86. La profondeur P 96 est inférieure et, typiquement deux ou cinq fois inférieure, à l’épaisseur e 86 de la couche 86. De préférence, la profondeur P 96 est inférieure à 150 nm ou à 100 nm. Ici la profondeur P 96 est égale à l’épaisseur e 8 de la fine couche diélectrique 8 et donc inférieure à 30 nm.
Ici, la cavité 94 est, par exemple, creusée en mettant en œuvre une ou plusieurs gravures chimiques.
Le fait de choisir la profondeur P 96 petite accroît la précision sur cette profondeur. En effet, si la précision de la gravure de la couche 86 est de plus ou moins 5 %, alors si la profondeur P 96 est égale à 100 nm, cela correspond à une erreur maximale de plus ou moins 5 nm. À l’inverse, si la profondeur P 96 est beaucoup plus grande, par exemple égale à 1 µm, l’erreur maximale est alors de plus ou moins 50 nm et donc dix fois supérieure. Ainsi, en limitant la profondeur P 96 , la précision est accrue.
Lors d’une opération 100, la couche 36 de masquage en matériau diélectrique est déposée sur toute la face supérieure. Cette couche 36 recouvre toute la face supérieure de la couche 88 en silicium monocristallin. Une portion de cette couche 36 recouvre également le fond 96 de la cavité 94 et forme la pellicule 58 du plot 50.
L’épaisseur de la couche 36 le long des parois verticales de la cavité 94 est plus difficilement maîtrisable que l’épaisseur de la couche 36 le long des faces horizontales. Ainsi, pour garantir que le cœur 56 est systématiquement isolé de la couche 86 par la pellicule 58, ici, l’épaisseur e 36 de la couche 36 est choisie supérieure à la profondeur P 96 . Dans ces conditions, le cœur 56, qui est formé lors de l’étape suivante, est uniquement situé au-dessus de la couche 86.
Lors d’une opération 104, le centre de la cavité 94 est rempli avec un matériau différent du silicium pour former le cœur 56. Ici, la cavité 94 est remplie, à ce stade, avec de l’oxyde de silicium. Par exemple, une couche d’oxyde de silicium d’épaisseur supérieure à la profondeur restante de la cavité 94 est déposée. Cette couche d’oxyde de silicium est par exemple déposée sur toute la face supérieure de la couche 36 de masquage en mettant en œuvre un procédé de dépôt chimiques en phase vapeur tel que le procédé connu sous l’acronyme PECVD (« plasma enhanced chemical vapor deposition »).
Ensuite, la face supérieure est polie en utilisant comme couche d’arrêt de ce polissage, la couche 36. L’état représenté sur la est alors obtenu. La réalisation du plot 50 est alors terminée.
Lors d’une étape 110, la couche 88 en silicium monocristallin est structurée pour former, notamment, la partie 4 de composant optique.
Pour cela, lors d’une opération 112, la couche 36 de masquage est gravée pour laisser subsister des reliquats 34 de cette couche 36 seulement au-dessus des emplacements où une partie de composant optique doit être réalisée. L’état représenté sur la est alors obtenu à l’issue de l’opération 112.
De préférence, le cumul des surfaces des faces supérieures des reliquats 34 obtenus à l’issue de l’opération 112, est supérieur à 10 % et, de préférence, supérieure ou égale à 20 % de la surface horizontale de la couche 88. Pour cela, ici, des reliquats 34 sont formés autour de chacun des plots 50 réalisés afin d’accroître la surface de nitrure de silicium restante et ainsi pouvoir utiliser ces reliquats 34 comme couche d’arrêt lors d’une étape suivante.
Lors d’une opération 114, la couche 88 est gravée à travers le masque de gravure constitué par les reliquats 34. Par exemple, lors de cette opération 114, un agent de gravure qui dissout le silicium monocristallin est appliqué sur la face supérieure du masque de gravure. Cet agent de gravure peut être liquide ou gazeux.
À l’issue de l’opération 114, l’état représenté sur la est obtenu. La gravure de la couche 88 forme des creux aux emplacements où le silicium monocristallin a été enlevé. L’étape 110 de structuration du silicium monocristallin est alors terminée et la partie 4 d’un composant optique est obtenue.
Lors d’une étape 120, la couche de silicium monocristallin structurée est encapsulée dans le matériau 32 d’encapsulation pour former la couche 24 de silicium monocristallin encapsulé. À l’issue de l’étape 120, l’état représenté sur la est obtenu. Lors de l’étape 120, une couche du matériau 32 d’encapsulation est déposée sur toute la face supérieure du masque de gravure. Cette couche de matériau 32 remplit complètement les creux formés dans la couche de silicium monocristallin. Pour cela, l’épaisseur de la couche du matériau 32 d’encapsulation est supérieure à la profondeur des creux à remplir. Par exemple, la couche de matériaux 32 d’encapsulation est déposée en mettant en œuvre un procédé de dépôt chimique en phase vapeur. Ensuite, le matériau 32 d’encapsulation qui est situé en dehors des creux est retiré et la face supérieure de la couche 24 est préparée pour un collage, par exemple direct ou moléculaire. Pour cela, la face supérieure de la couche 24 est polie à l’aide d’un procédé de CMP (« Chimical-Mechanical Polishing »). Ce procédé de CMP est arrêté lorsque la face supérieure des reliquats 34 est mise à nu.
Lors d’une étape 124, le substrat 18 est collé sur la couche 24. L’état représenté sur la est alors obtenu. Dans la et dans la figure suivante, l’empilement des couches 84, 86 et 24 est retourné, de sorte que la couche 24 se situe maintenant en bas de cet empilement avec sa face collée sur la face supérieure de la couche 22 du substrat 18. Par exemple, lors de l’étape 124, la couche 24 est collée sur la couche 22 par collage moléculaire, c’est-à-dire sans apport de matière extérieure.
Lors d’une étape 126, le substrat 84 est retiré pour mettre à nu la face arrière de la couche enterrée 86.
À l’issue de l’étape 160, l’état représenté sur la est obtenu. Sur la , le plot réalisé porte la référence numérique 180. Ce plot 180, comme le plot 50 précédemment décrit, comporte :
- une face enfouie 184 qui s’étend horizontalement à l’intérieur de la couche 86 à la profondeur P 96 ,
- un cœur 186 en silicium polycristallin, et
- une pellicule 188 en oxyde de silicium qui recouvre la portion des faces verticales du cœur 186 situées à l’intérieur de la couche 88 en silicium.
L’étape 162 est identique à l’étape 110 sauf qu’elle comporte, avant l’opération 112, une opération 192 de dépôt d’une couche 194 ( ) de masquage sur les faces supérieures des plots 180 et de la couche 176 d’oxyde thermique. À l’issue de l’opération 194, l’état représenté sur la est obtenu.
Par exemple, la couche 194 de masquage est identique à la couche 36 de masquage sauf que dans cette variante, cette couche 194 recouvre en plus les faces supérieures des plots 180. De plus, lors de l’opération 192, l’épaisseur de la couche 194 déposée peut être inférieure à la profondeur P 96 .
Lors de l’étape 112, c’est la couche 194 de masquage qui est gravée pour laisser subsister les reliquats 34 seulement au-dessus des emplacements de la couche 88 en silicium monocristallin qui ne doivent pas être gravés. Dans cette variante, la face supérieure de chaque plot 180 est entièrement recouverte d’un reliquat 34 respectif pour protéger le cœur 186 en silicium polycristallin lors de l’opération suivant 114 de gravure. Cela permet d’obtenir simplement une surface horizontale cumulée de reliquat 34 plus importante qu’avec le procédé de la et donc d’obtenir une couche d’arrêt utilisée lors de l’étape 120 dont la surface est plus grande.
L’étape 164 est identique à l’étape 128 sauf que c’est la face enfouie 184 qui est utilisée comme couche d’arrêt. À l’issue de l’étape 164, l’état représenté sur la est obtenu. Sur la , la couche de silicium monocristallin encapsulée porte la référence numérique 198 et correspond fonctionnellement à la couche 24 de la puce photonique 2.
Les étapes suivantes sont identiques à celles décrites dans le cas de la .
Variantes du procédé de la :
Les cavités 94 peuvent être remplies avec tout autre matériau de remplissage différent du silicium. Par exemple, les cavités sont remplies avec du nitrure de silicium.
Dans le cas où le matériau de remplissage est différent de l’oxyde de silicium ou si l’épaisseur de la couche 36 de masquage déposée sur les parois verticales de la cavité 94 est systématiquement suffisante pour isoler correctement le cœur 56 de la couche enterrée 86, alors l’épaisseur e 36 de la couche 36 peut être inférieure à la profondeur P 96 .
Le poly-silicium utilisé pour remplir les cavités 94 peut être remplacé par tout matériau, différent de l’oxyde de silicium, susceptible d’être poli par un procédé de CMP avec arrêt sur la couche d’oxyde thermique. Par exemple, le poly-silicium peut être remplacé par du poly-germanium ou du nitrure de silicium.
La couche 194 de masquage peut être réalisée dans un autre matériau que du nitrure de silicium. Par exemple, en variante, la couche 194 de masquage est réalisée en nitrure de titane ou en oxyde de silicium.
En variante, la couche 194 de masquage est entièrement retirée après la structuration de la couche 88 en matériau semi-conducteur. Par exemple, dans ce cas, la couche de masquage est réalisée dans un matériau photosensible comme une résine photosensible.
Variantes communes à tous les procédés de fabrication :
D’autres matériaux d’encapsulation diélectriques peuvent être utilisés à la place de l’oxyde de silicium pour encapsuler le silicium monocristallin. Toutefois, de préférence, le matériau d’encapsulation choisi présente des propriétés optiques et électriques similaires à celles de l’oxyde de silicium. De plus, de préférence, le matériau d’encapsulation choisi peut être déposé par dépôt chimique en phase vapeur et, avantageusement, par un procédé de PECVD. Par exemple, en variante, le matériau d’encapsulation diélectrique est de l'orthosilicate de tétraéthyle plus connu sous l’acronyme TEOS ou du silane.
D’autres formes sont possibles pour les plots 50. Par exemple, la section horizontale des plots 50 peut avoir une forme quelconque. Il n’est pas nécessaire que les sections horizontales de tous les plots de la puce photonique 2 soient identiques. Par exemple, en variante, une partie des plots de la puce photonique ont une section rectangulaire tandis qu’une autre partie des plots ont une section horizontale différente, par exemple, circulaire.
Dans le cas où il n’est pas nécessaire que les parties 4 et 6 de composants optiques soient dopées, alors l’étape 90 de dopage de ces parties 4 et 6 sont omises.
D’autres modes de réalisation de l’opération 114 de gravure de la couche en silicium monocristallin sont possibles. Par exemple, pour structurer, dans la couche en silicium monocristallin, une partie de composant optique qui présente plusieurs épaisseurs, une opération de gravure multi-niveaux peut être mise en œuvre.
L’étape 128 d’amincissement de la couche enterrée peut être réalisée par d’autres moyens qu’un polissage mécano-chimique. Par exemple, en variante, l’amincissement est réalisé en utilisant seulement une gravure chimique. Dans ce dernier cas, la gravure chimique est arrêtée dès que des composants issus de la gravure des faces enfouies 54 sont détectés dans le bain d’agent de gravure utilisé pour réaliser cette gravure chimique.
Dans une autre variante, l’étape 128 d’amincissement de la couche enterrée comporte une première puis une seconde opérations d’amincissement. La première opération d’amincissement est une opération d’amincissement avec arrêt sur les faces enfouies 54 des plots 50. Cette première opération d’amincissement est identique à celle décrite dans les modes de réalisation précédents. Cette première opération d’amincissement permet d’obtenir la couche résiduelle 129. A l’issue de la première opération d’amincissement, la seconde opération d’amincissement est exécutée pour amincir la couche résiduelle 129. Les première et seconde opérations d’amincissement diffèrent l’une de l’autre par la chimie et/ou la physique mise en œuvre. Par exemple, typiquement, l’agent de gravure utilisé lors de la seconde opération d’amincissement est différent de l’agent de gravure utilisé lors de la première opération d’amincissement. En particulier, lors de la seconde opération d’amincissement, l’agent de gravure est un agent de gravure non sélectif qui grave à la même vitesse l’oxyde de silicium et la face enfouie 54 des plots. A l’inverse, lors de la première opération d’amincissement, il n’est pas nécessaire que l’agent de gravure utilisé grave à la même vitesse l’oxyde de silicium et les faces enfouies 54 des plots. Par exemple, la première opération d’amincissement est utilisée pour obtenir la couche résiduelle 129 dont l’épaisseur est comprise entre entre 40 nm et 150 nm, puis la seconde opération d’amincissement est utilisée pour obtenir une fine couche diélectrique dont l’épaisseur est inférieure à 30 nm.
Les parties de composants optiques peuvent être couplées optiquement ou capacitivement l’une à l’autre à travers la fine couche diélectrique. Dans le cas, d’un couplage optique, l’épaisseur souhaitée pour la fine couche diélectrique est généralement plus grande que l’épaisseur souhaitée pour la fine couche diélectrique dans le cas d’un couplage capacitif.
Les prises de contact électrique et les interconnexions électriques peuvent être réalisées dans le substrat 18 ou dans une couche d’interconnexion supplémentaire déposée sur la couche 26.
Le matériau semi-conducteur 30 utilisé n’est pas nécessairement du silicium monocristallin. Par exemple, en variante, le matériau semi-conducteur est du germanium ou du carbure de silicium. Dans le cas du germanium, l’empilement initial à partir duquel débute le procédé de fabrication est alors connu sous l’acronyme GOI (« Germanium On Insulator »).
Plusieurs des modes de réalisation décrits ici peuvent être combinés entre eux.
Le fait d’utiliser les faces enfouies des plots 50, 180 comme faces d’arrêt lors de l’amincissement de la couche enterrée 86 permet d’augmenter la précision sur l’épaisseur de la couche résiduelle 129 obtenue. Enfin de compte, cela limite la dispersion des caractéristiques des puces photoniques fabriquées selon les procédés de fabrication décrits ici. De plus, ce procédé de fabrication reste compatible avec l’utilisation de substrats SOI standards, c’est-à-dire avec l’utilisation de substrats SOI dans lesquels l’épaisseur de la couche enterrée est supérieure à plusieurs centaines de nanomètres. Enfin, la couche résiduelle 129 est obtenue sans retirer complément la couche enterrée 86 après le retournement du substrat. Un tel retrait complet de la couche enterrée est désavantageux en ce que le retrait complet de la couche enterrée 86 est alors arrêté en utilisant le matériau semi-conducteur structuré comme couche d’arrêt. Cela conduit à augmenter la rugosité des parties de composants optiques fabriqués dans le matériau semi-conducteur et donc à dégrader les performances de la puce photonique fabriquée. De plus, le retrait complet de la couche enterrée accroît la consommation d’oxyde de silicium. En évitant le retrait complet de la couche enterrée 86, les procédés décrits ici permettent d’éviter ces inconvénients.
L’utilisation d’une couche 176 d’oxyde thermique en tant que couche d’arrêt lors de la réalisation des plots 180 permet d’éviter une opération de dépôt d’un autre matériau pour former cette couche d’arrêt.
Le fait de déposer la couche 194 de masquage y compris au-dessus des plots 180 permet d’obtenir une couche de masquage dont la surface est plus importante que lorsque le procédé de la est mis en œuvre pour réaliser la même puce photonique. Autrement dit, la densité de matériau de masquage sur la face à polir à la fin de l’étape d’encapsulation est plus importante. Le fait que la densité de matériau de masquage sur la face à polir soit plus importante permet d’obtenir une couche de matériau semi-conducteur encapsulé plus plane puisque la couche de masquage est également utilisée comme couche d’arrêt du polissage de la couche de matériau semi-conducteur encapsulé. En fin de compte, cela améliore le collage du substrat 18 sur la couche 198 en matériau semi-conducteur encapsulé.
Le système électrique selon l’invention propose une architecture dans laquelle les convertisseurs électriques sont connectés en série par leurs bornes continues, ce qui permet de répartir, entre les différents convertisseurs électriques, la tension entre les premier et deuxième terminaux continu. Le système électrique selon l’invention présente en outre un nombre réduit de bras par rapport aux systèmes électriques de type convertisseur de tension de l’art antérieur.
Le courant circulant dans chacun des convertisseurs électriques du système électrique selon l’invention étant supérieur au courant circulant dans chacun des convertisseurs électriques des systèmes électrique selon l’art antérieur, les composants utilisés dans les convertisseurs électriques du système électrique selon l’invention sont également traversés par des courants de plus fortes valeurs. L’invention permet alors d’utiliser des composants semi-conducteurs disponibles dans le commerce, qui présentent un calibre important en courant, le système électrique selon l’invention permettant de mieux exploiter ces composants par rapport aux systèmes électriques selon l’art antérieur et de ne pas les sur-dimensionner.
Il en résulte que le système électrique selon l’invention permet de mieux exploiter les composants, par exemple les transistors IGBT, constituant les convertisseurs électriques tout en permettant de réduire le nombre de ces composants.
A titre d’exemple, dans une configuration particulièrement avantageuse du système électrique selon l’invention, dans laquelle il comprend trois convertisseurs électriques dans une configuration de base, lesdits convertisseurs électriques comprennent chacun trois transistors IGBT, de sorte que le système électrique comprend neuf transistors IGBT. Dans cette configuration, le système électrique selon l’invention comprend deux fois moins de transistors IGBT que le système électrique selon l’art antérieur dans sa configuration la plus simple, qui en comprend dix-huit.
Le système électrique selon l’invention présente par conséquent un poids, un encombrement et un coût réduits. Il est particulièrement adapté pour une utilisation à faible puissance et moyenne tension, par exemple dans une application urbaine de distribution de courant domestique.
En outre, l’étage d’adaptation de niveau de tension du premier convertisseur électrique du système électrique selon l’invention permet de limiter l’oscillation du courant continu entre les premier et deuxième terminaux continus.
De plus, l’étage d’adaptation de niveau de tension du premier convertisseur électrique a pour avantage de ne pas entretenir ni amplifier une perturbation intervenant sur le réseau d’alimentation électrique continu ou à aux bornes continues dudit premier convertisseur électrique. Un tel étage d’adaptation de niveau de tension ne répercute en outre pas un défaut du réseau d’alimentation électrique continu sur le réseau d’alimentation électrique alternatif.
De même, l’élément convertisseur électrique du premier convertisseur électrique du système électrique selon l’invention a pour avantage de ne pas entretenir ni amplifier une perturbation intervenant sur le réseau d’alimentation électrique alternatif ou aux bornes alternatives dudit premier convertisseur électrique. Un tel élément convertisseur électrique ne répercute en outre pas un défaut du réseau d’alimentation électrique alternatif sur le réseau d’alimentation électrique continu.
Le système électrique selon l’invention présente ainsi une meilleure tolérance aux défauts et perturbations pouvant intervenir sur le réseau d’alimentation électrique continu et/ou sur le réseau d’alimentation électrique alternatif auxquels il est connecté.
De préférence, chacun des premier, deuxième et troisième convertisseurs électriques du système électrique comprend un étage d’adaptation de niveau de tension, relié électriquement aux première et seconde bornes continues du convertisseur électrique correspondant, et un élément convertisseur électrique connecté en cascade avec l’étage d’adaptation de niveau de tension et relié électriquement aux première et deuxième bornes alternatives dudit convertisseur électrique correspondant.
De préférence, dans le premier mode de fonctionnement, l’étage d’adaptation de niveau de tension de chacun des premier, deuxième et troisième convertisseurs électrique est configuré pour délivrer à l’élément convertisseur électrique du convertisseur électrique correspondant une tension continue supérieure à la tension entre les première et seconde bornes continues de ce convertisseur électrique, l’élément convertisseur électrique étant configuré pour générer, entre les première et deuxième bornes alternatives dudit convertisseur électrique correspondant, une tension alternative à partir de la tension continue fournie par l’étage d’adaptation de niveau de tension.