Procédé de réalisation d’une zone d’individualisation (1) d’une puce microélectronique, ladite puce comprenant au moins : un premier (10A) et un deuxième (20A) niveaux de pistes électriques (10, 20), un niveau (30A) d’interconnexions situées entre les premiers (10A) et deuxième (20A) niveaux de pistes électriques (10, 20) et comportant des vias (30) destinés à connecter électriquement des pistes électriques (10) du premier niveau (10A) avec des pistes électriques (20) du deuxième niveau (20A), la puce présentant au moins une autre zone, distincte de la zone d’individualisation, destinée à former une zone fonctionnelle de la puce, le procédé comprenant au moins les étapes suivantes effectuées au niveau de la zone d’individualisation (1) de la puce : fournir au moins le premier niveau (10A) de pistes électriques (10), former au moins une couche diélectrique (200) sur le premier niveau (10A), former sur l’au moins une couche diélectrique (200) un masque de gravure (300) présentant des ouvertures de masque (301), les ouvertures (301) étant situées au moins en partie au droit des pistes électriques (10) et rendant accessible l’au moins une couche diélectrique (200), déposer aléatoirement des particules (P) sur une face exposée du masque de gravure (300), puis appliquer un tampon de brassage sur ladite face exposée pour que le tampon de brassage déplace les particules (P) sur la face exposée de sorte à ce que certaines particules (P) bouchent au moins partiellement certaines des ouvertures de masque (301 F ), dites ouvertures bouchées, en laissant d’autres ouvertures de masque (301) sans particules (P), dites ouvertures débouchantes, graver l’au moins une couche diélectrique (200) au travers des ouvertures de masque (301, 301 F ), de façon à former des ouvertures de vias (320, 320 F ) débouchant sur le premier niveau (10A) des pistes électriques (10), comprenant des ouvertures de vias fonctionnelles (320) au droit des ouvertures de masque (301) débouchantes, et des ouvertures de vias dégradées (320 F ) au droit des ouvertures de masque (301 F ) bouchées, remplir les ouvertures de vias (320, 320 F ) avec un matériau électriquement conducteur de sorte à former au moins les vias (30) du niveau (30A) d’interconnexions, lesdits vias (30) comprenant des vias fonctionnels (30 OK ) au niveau des ouvertures de vias fonctionnelles (320) et des vias dysfonctionnels (30 KO ) au niveau des ouvertures de vias dégradées (320 F ), ledit procédé comprenant en outre, préalablement au dépôt des particules dans la zone d’individualisation (1), une formation d’un masque de protection sur la zone destinée à former la zone fonctionnelle de la puce. Procédé selon la revendication précédente dans lequel le dépôt aléatoire des particules (P) se fait par dispersion d’une solution contenant lesdites particules (P) en suspension. Procédé selon l’une quelconque des revendications précédentes dans lequel l’application du tampon de brassage sur la face exposée comprend au moins un mouvement de rotation relatif dudit tampon par rapport à la face exposée autour d’un axe normal à la face exposée du masque de gravure (300). Procédé selon l’une quelconque des revendications précédentes dans lequel l’application du tampon de brassage sur la face exposée comprend au moins un mouvement de translation relatif dudit tampon par rapport à la face exposée du masque de gravure (300). Procédé selon l’une quelconque des revendications précédentes dans lequel l’application du tampon de brassage sur la face exposée comprend, de préférence simultanément, au moins un mouvement de rotation relatif dudit tampon par rapport à la face exposée autour d’un axe normal à la face exposée du masque de gravure (300) et au moins une translation dudit axe de rotation dans un plan parallèle à la face exposée du masque de gravure (300). Procédé selon l’une quelconque des revendications précédentes dans lequel ledit mouvement est en partie au moins aléatoire. Procédé selon l’une quelconque des revendications précédentes dans lequel le dépôt aléatoire des particules (P) suivi par l’application du tampon de brassage correspond à une étape d’un procédé de polissage mécano-chimique. Procédé selon la revendication précédente dans lequel le masque de gravure (300) présente une épaisseur initiale e, avant l’étape de polissage mécano-chimique, et dans lequel l’étape de polissage mécano-chimique est configurée de façon à ce que le masque de gravure (300) présente, après ladite étape de polissage mécano-chimique, une épaisseur finale e’, telle que e’ ≥ 0,9.e [CMP sans retrait substantiel du masque dur], de préférence e’ ≥ 0,95.e et de préférence e’ ≥ 0,98.e. Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) présentent chacune au moins une dimension supérieure ou égale à un diamètre des ouvertures de masque (301). Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) sont des billes ou des rouleaux. Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) sont minérales, de préférence à base d’oxyde de silicium. Procédé selon l’une quelconque des revendications précédentes dans lequel la gravure de l’au moins une couche diélectrique (200) se fait par gravure sèche anisotrope, selon une direction (z) normale à la face exposée. Procédé selon l’une quelconque des revendications précédentes dans lequel les particules (P) présentent une sélectivité de gravure S P:HM vis-à-vis du masque de gravure (300), lors de la gravure de l’au moins une couche diélectrique (200), inférieure ou égale à 1:1. Procédé de réalisation d’un dispositif microélectronique comportant au moins un circuit intégré, le circuit intégré comportant au moins: un premier (10A) et un deuxième (20A) niveaux des pistes électriques (10, 20), un niveau (30A) d’interconnexions situé entre les premiers (10A) et deuxième (20A) niveaux des pistes électriques et comportant des via (30) destinées à connecter électriquement des pistes (10) du premier niveau (10A) avec des pistes (20) du deuxième niveau (20A), une zone d’individualisation (1) réalisée en mettant en œuvre le procédé selon l’une quelconque des revendications précédentes sur une partie seulement du circuit intégré.