Procédé de fabrication d’une extrémité de structure d’interconnexion (202) de circuit intégré (200 ; 300 ; 400), le procédé comprenant : - prévoir un circuit intégré comprenant une structure d’interconnexion (202) comportant des éléments d’interconnexion (214, 216) en cuivre s’étendant au moins en partie à travers une couche isolante (212) et affleurant à une première surface (202A) de ladite structure d’interconnexion ; - former une couche de protection (225) sur la première surface de la structure d’interconnexion, ladite couche de protection comprenant un matériau adapté à protéger le cuivre des éléments d’interconnexion, par exemple de l’oxydation et/ou de la corrosion ; - former une couche de passivation (220) sur la couche de protection, la couche de passivation présentant une première épaisseur (e1) ; puis - former une première ouverture (224) dans la couche de passivation sur une deuxième épaisseur (e2) inférieure à la première épaisseur, de sorte à conserver une couche résiduelle de passivation (221) au fond de la première ouverture. Procédé selon la revendication 1, comprenant en outre : - former une couche isolante supplémentaire (226) dans la première ouverture (224) et sur la couche de passivation (220) ; - former une deuxième ouverture (227) dans la couche isolante supplémentaire (226), au droit de la première ouverture (224), depuis une première surface (226A) de ladite couche isolante supplémentaire jusqu’à la couche résiduelle de passivation (221) ; puis - supprimer la couche résiduelle de passivation (221) au fond de la première ouverture. Procédé selon la revendication 2, dans lequel la deuxième ouverture (227) présente des dimensions latérales supérieures à la première ouverture (224). Procédé selon l’une quelconque des revendications 1 à 3, dans lequel la couche de passivation (220) est une structure multicouches comprenant au moins une première couche de passivation (221), par exemple en nitrure de silicium, sur la couche de protection (225), et au moins une autre couche (222, 223) sur la première couche de passivation (221), la première couche de passivation (221) formant la couche résiduelle de passivation. Procédé selon la revendication 4, dans lequel la au moins une autre couche comprend une couche diélectrique (222), par exemple en dioxyde de silicium, sur la première couche de passivation (221) et une deuxième couche de passivation (223), par exemple en nitrure de silicium, sur la couche diélectrique. Procédé selon l’une quelconque des revendications 1 à 5, dans lequel la première épaisseur (e1) de la couche de passivation (220) est comprise entre 710 et 1340 nm et l’épaisseur de la couche résiduelle de passivation (221) est comprise entre 10 et 40 nm. Procédé selon l’une quelconque des revendications 1 à 6, dans lequel l’étape de formation de la première ouverture et/ou l’étape de formation de la deuxième ouverture et/ou l’étape de suppression de la couche résiduelle de passivation comprend une étape de gravure sèche. Procédé selon l’une quelconque des revendications 1 à 7, dans lequel : - la couche de protection (225) est formée par une technique de dépôt de couche atomique ; et/ou - la couche de passivation (220) est formée par une technique de dépôt chimique en phase vapeur, par exemple une technique de dépôt chimique en phase vapeur assisté par plasma. Circuit intégré (200 ; 300 ; 400) comprenant une structure d’interconnexion (202) comportant des éléments d’interconnexion (214, 216) en cuivre s’étendant au moins en partie à travers une couche isolante (212) et affleurant à une première surface (202A) de ladite structure d’interconnexion, une extrémité de structure d’interconnexion comprenant : - une couche de protection (225) sur la première surface (202A) de la structure d’interconnexion (202), ladite couche de protection comprenant un matériau adapté à protéger le cuivre des éléments d’interconnexion, par exemple de l’oxydation et/ou de la corrosion ; - une couche de passivation (220) sur la couche de protection ; et - une première ouverture (224) dans la couche de passivation (220) s’étendant jusqu’à la couche de protection (225). Circuit intégré selon la revendication 9, dans lequel l’extrémité de structure d’interconnexion comprend en outre : - une couche isolante supplémentaire (226) dans la première ouverture (224) et sur la couche de passivation (220) ; et - une deuxième ouverture (227) dans la couche isolante supplémentaire (226), au droit de la première ouverture (224), au moins une partie de ladite deuxième ouverture s’étendant jusqu’à la couche de protection (225). Circuit intégré selon la revendication 10, dans lequel la deuxième ouverture (227) présente des dimensions latérales supérieures à la première ouverture (224). Circuit intégré selon l’une quelconque des revendications 9 à 11, dans lequel la couche de passivation (220) est une structure multicouches comprenant : - une première couche de passivation (221), par exemple en nitrure de silicium, sur la couche de protection (225) ; - une couche diélectrique (222), par exemple en dioxyde de silicium, sur la première couche de passivation (221) ; et - une deuxième couche de passivation (223), par exemple en nitrure de silicium, sur la couche diélectrique (222). Circuit intégré selon l’une quelconque des revendications 9 à 12, dans lequel l’extrémité de la structure d’interconnexion est obtenue en mettant en oeuvre le procédé selon l’une quelconque des revendications 1 à 8. Circuit intégré (300 ; 400) selon l’une quelconque des revendications 9 à 13, comprenant en outre un élément de contact électrique (302 ; 402) dont une première extrémité (302A ; 402A) est reliée à au moins un des éléments d’interconnexion (214, 216), l’élément de contact électrique étant par exemple un fil (302), un pilier (402) et/ou une bille. Procédé selon l’une quelconque des revendications 1 à 8, ou circuit intégré selon l’une quelconque des revendications 9 à 14, dans lequel la couche de protection : - est un matériau isolant ou diélectrique, en particulier incluant de l'aluminium et/ou de l’hafnium ; et/ou - a une épaisseur comprise entre 1 nm et 100 nm, par exemple entre 5 nm et 50 nm.