Procédé de réalisation d’un dispositif électronique (100) à qubit(s) supraconducteur(s) incluant au moins un JoFET (102) formé par la mise en œuvre des étapes de : - réalisation, sur au moins une couche de semi-conducteur (104, 138), d’au moins une portion diélectrique de protection (110) disposée sur au moins une première région (112) de la couche de semi-conducteur (104, 138) ; - implantation de dopants dans des deuxièmes régions (114) de la couche de semi-conducteur (104, 138), adjacentes à la première région (112) et telles que la première région (112) soit disposée entre les deuxièmes régions (114) ; - dépôt d’une couche diélectrique de protection (116) recouvrant au moins la portion diélectrique de protection (110) et les deuxièmes régions (114) ; - exposition de la couche diélectrique de protection (116) à au moins une impulsion laser ; - retrait d’au moins une partie de la couche diélectrique de protection (116) recouvrant les deuxièmes régions (114) ; - retrait de la portion diélectrique de protection (110) ; - réalisation d’au moins une grille de contrôle électrostatique (128) sur la première région (112) ; et dans lequel les matériaux et les épaisseurs de la portion diélectrique de protection (110) et de la couche diélectrique de protection (116), ainsi que la durée et la puissance de ladite au moins une impulsion laser, sont choisis tels que la superposition de la portion diélectrique de protection (110) et de la couche diélectrique de protection (116) sur la première région (112) empêche ladite au moins une impulsion laser d’atteindre la première région (112), et que la présence de la couche diélectrique de protection (116) seule sur les deuxièmes régions (114) permette à ladite au moins une impulsion laser d’atteindre les deuxièmes régions (114) et de fondre le semi-conducteur des deuxièmes régions (114) qui forme, après un refroidissement, un matériau semi-conducteur recristallisé possédant des propriétés de matériau supraconducteur. Procédé selon la revendication 1, dans lequel la portion diélectrique de protection (110) comporte du SiN, et dans lequel la couche diélectrique de protection (116) comporte du SiN et/ou du SiCO et/ou du SiO 2 . Procédé selon l’une des revendications précédentes, dans lequel le choix des matériaux et des épaisseurs de la portion diélectrique de protection (110) et de la couche diélectrique de protection (116) est réalisé : - en choisissant le matériau et l’épaisseur de la couche diélectrique de protection (116) tels que la couche diélectrique de protection (116) présente une réflectivité, vis-à-vis de la longueur d’onde de ladite au moins une impulsion laser, inférieure ou égale à 15 %, puis - en choisissant le matériau et l’épaisseur de la portion diélectrique de protection (110) tels que la superposition de la portion diélectrique de protection (110) et de la couche diélectrique de protection (116) présente une réflectivité, vis-à-vis de la longueur d’onde de ladite au moins une impulsion laser, supérieure ou égale à 50 %. Procédé selon l’une des revendications précédentes, dans lequel : - la couche diélectrique de protection (116) est déposée de manière conforme, et - le retrait d’au moins une partie de la couche diélectrique de protection (116) recouvrant les deuxièmes régions (114) est réalisé en mettant en œuvre une gravure anisotrope de la couche diélectrique de protection (116) telle que des portions restantes (120) de la couche diélectrique de protection (116) forment des espaceurs diélectriques latéraux disposés contre des flancs latéraux de la portion diélectrique de protection (110). Procédé selon l’une des revendications 1 à 3, comportant en outre, entre la réalisation de la portion diélectrique de protection (110) et l’implantation des dopants dans les deuxièmes régions (114) : - dépôt conforme d’une deuxième couche diélectrique recouvrant au moins la portion diélectrique de protection (110) et les deuxièmes régions (114) ; - gravure anisotrope de la deuxième couche diélectrique telle que des portions restantes (140) de la deuxième couche diélectrique recouvrent des flancs latéraux de la portion diélectrique de protection (110) et soient disposées sur la première région (112) ; - épitaxie de semi-conducteur (142) sur les deuxièmes régions (114) ; et dans lequel la couche diélectrique de protection (116) déposée recouvre également les portions restantes (140) de la deuxième couche diélectrique. Procédé selon la revendication 5, dans lequel : - la couche diélectrique de protection (116) est déposée de manière conforme, et le retrait d’au moins une partie de la couche diélectrique de protection (116) recouvrant les deuxièmes régions (114) est réalisée en mettant en œuvre une gravure anisotrope de la couche diélectrique de protection (116), des portions restantes de la couche diélectrique de protection (116) formant, avec les portions restantes (140) de la deuxième couche diélectrique, des espaceurs diélectriques latéraux disposés contre des flancs latéraux de la portion diélectrique de protection (110), ou - le retrait d’au moins une partie de la couche diélectrique de protection (116) correspond à un retrait total de la couche diélectrique de protection (116). Procédé selon l’une des revendications 1 à 3, comportant en outre, entre la réalisation de la portion diélectrique de protection (110) et l’implantation des dopants dans les deuxièmes régions (114) : - dépôt conforme d’une troisième couche diélectrique recouvrant au moins la portion diélectrique de protection (110) et les deuxièmes régions (114), et dont l’épaisseur est égale au moins à celle de la couche diélectrique de protection (116) formée ultérieurement ; - gravure anisotrope de la troisième couche diélectrique telle que des portions restantes (146) de la troisième couche diélectrique recouvrent des flancs latéraux de la portion diélectrique de protection (110) et soient disposées sur la première région (112) ; et comportant en outre, entre l’implantation des dopants dans les deuxièmes régions (114) et le dépôt de la couche diélectrique de protection (116), un retrait des portions restantes (146) de la troisième couche diélectrique. Procédé selon la revendication 7, comportant en outre, entre le retrait d’au moins une partie de la couche diélectrique de protection (116) recouvrant les deuxièmes régions (114) et le retrait de la portion diélectrique de protection (110), une réalisation d’espaceurs diélectriques latéraux (148) contre des portions restantes (120) de la couche diélectrique de protection (116), et dans lequel la réalisation de la grille de contrôle électrostatique (128) est précédée d’un retrait des portions restantes (120) de la couche diélectrique de protection (116). Procédé selon l’une des revendications précédentes, dans lequel la couche de semi-conducteur (138) correspond à une couche superficielle d’un substrat de type semi-conducteur sur isolant. Procédé selon la revendication 9, dans lequel les dopants sont implantés dans toute l’épaisseur de la couche de semi-conducteur (138), ou dans lequel les dopants sont implantés dans une partie seulement de l’épaisseur de la couche de semi-conducteur (138). Procédé selon l’une des revendications précédentes, dans lequel les dopants correspondent à des atomes de bore implantés avec une dose comprise entre 1.10 16 et 9.10 17 at/cm². Procédé selon l’une des revendications précédentes, comportant en outre, avant la réalisation de la portion diélectrique de protection (110), la réalisation de tranchées d’isolation (106) à travers au moins une partie de l’épaisseur de la couche de semi-conducteur (104, 138), et dans lequel les étapes ensuite mises en œuvre forment plusieurs JoFETs (102) isolés électriquement les uns des autres par les tranchées d’isolation (106). Procédé selon l’une des revendications 1 à 11, dans lequel les étapes mises en œuvre forment plusieurs JoFETs (102) couplés électriquement en série par l’intermédiaire de deuxièmes régions (114) communes à deux desdits JoFETs (102). Procédé selon l’une des revendications précédentes, comportant en outre la réalisation, dans la couche de semi-conducteur (104, 138), de dispositifs à qubits de spin (210) et/ou de dispositifs de type CMOS (202, 204) et/ou d’au moins une chaîne d’Andreev (206) comportant d’autres régions (208) de semi-conducteur recristallisé possédant des propriétés de matériau supraconducteur.