Circuit intégré comprenant au moins un transistor (200, 400) comportant une structure de grille (STG) et une plaque de champ (FP) disjointes, disposées sur une face avant (FA) d’un substrat semiconducteur (PSUB), et une région de conduction dopée (D) dans le substrat semiconducteur située à l’aplomb d’un bord de la structure de grille (RG2brd) et à l’aplomb d’un bord de la plaque de champ (FPbrd1). Circuit intégré selon la revendication 1, dans lequel ledit au moins un transistor (200, 400) comporte en outre une région de conduction légèrement dopée (LDD, LDD2) implantée dans le substrat semiconducteur, s’étendant de part et d’autre de la région de conduction (D) sous la structure de grille (STG) à partir dudit bord de la structure de grille (RG2brd) et sous la plaque de champ (FP) à partir dudit bord de la plaque de champ (FPbrd1). Circuit intégré selon la revendication 2, dans lequel la région de conduction (D) a une première concentration en dopants et s’étend dans le substrat (PSUB) depuis la face avant (FA) à une première profondeur, et la région de conduction légèrement dopée (LDD, LDD2) a une deuxième concentration en dopants inférieure à la première concentration, et s’étend dans le substrat (PSUB) depuis la face avant (FA) à une deuxième profondeur inférieure à la première profondeur. Circuit intégré selon l’une des revendications précédentes, dans lequel la structure de grille (STG) comporte une première région de grille (RG1) et une deuxième région de grille (RG2), la première région de grille (RG1) comportant une première couche conductrice (P1) disposée sur une première couche diélectrique (D1) et étant située sur la face avant du substrat (FA), la deuxième région de grille (RG2) comportant une deuxième couche conductrice (P2) disposée sur une deuxième couche diélectrique (D2), la deuxième région de grille (RG2) comportant une portion intérieure (RG2int) sur la première région de grille (RG1) et une portion extérieure (RG2ext) débordant de la première région de grille (RG1) sur la face avant du substrat (FA), la région de conduction (D) étant située à l’aplomb d’un bord (RG2brd) de la portion extérieure de la deuxième région de grille (RG2ext). Circuit intégré selon la revendication 4 prise en combinaison avec l’une des revendications 2 ou 3, dans lequel la région de conduction légèrement dopée (LDD) s’étend sous la portion extérieure de la deuxième région de grille (RG2ext). Circuit intégré selon l’une des revendications 4 ou 5, dans lequel la plaque de champ (FP) comprend une troisième couche conductrice (P2) disposée sur une troisième couche diélectrique (D2) et est située sur la face avant du substrat (FA), la troisième couche conductrice (P2) ayant la même composition et la même épaisseur que la deuxième couche conductrice (P2), la troisième couche diélectrique (D2) ayant la même composition et la même épaisseur que la deuxième couche diélectrique (D2) de la portion extérieure (RG2ext) de la deuxième région de grille (RG2). Circuit intégré selon l’une des revendications 4 ou 5, dans lequel la plaque de champ (FP) comprend une troisième couche conductrice (P1) disposée sur une troisième couche diélectrique (D1) et est située sur la face avant du substrat (F1), la troisième couche conductrice (P1) ayant la même composition et la même épaisseur que la première couche conductrice (P1), la troisième couche diélectrique (D1) ayant la même composition et la même épaisseur que la première couche diélectrique (D1). Circuit intégré selon l’une des revendications précédentes, dans lequel la plaque de champ (FP) est électriquement connectée (CNT, M1) à la région de conduction (D). Circuit intégré selon l’une des revendications précédentes, dans lequel le bord de la plaque de champ (FPbrd2) opposé audit bord (FRbrd1) à l’aplomb de la région de conduction (D) est situé au-dessus d’un volume diélectrique d’une tranchée d’isolation peu profonde (STI). Procédé de fabrication d’un circuit intégré comprenant au moins une formation (800) d’un transistor comportant : une formation (802-804, 806-808) d’une structure de grille (STG) et d’une plaque de champ (FP) disjointes, disposées sur une face avant d’un substrat semiconducteur ; et une formation (809) d’une région de conduction dopée (S/D) dans le substrat semiconducteur située à l’aplomb d’un bord de la structure de grille (RG2brd) et à l’aplomb d’un bord de la plaque de champ (FPbrd). Procédé selon la revendication 10, dans lequel ladite au moins une formation (800) du transistor comporte en outre : une formation (805) d’une région de conduction légèrement dopée (LDD) implantée dans le substrat semiconducteur, s’étendant de part et d’autre de la région de conduction (D) sous la structure de grille (STG) à partir dudit bord de la structure de grille et sous la plaque de champ (FP) à partir dudit bord de la plaque de champ. Procédé selon la revendication 11, dans lequel la formation (809) de la région de conduction (S/D) comprend une implantation de dopants à une première concentration et avec une première énergie, et la formation (805) de la région de conduction légèrement dopée (LDD) comprend une implantation de dopants à une deuxième concentration inférieure à la première concentration et à une deuxième énergie inférieure à la première énergie. Procédé selon l’une des revendications 10 à 12, dans lequel la formation de la structure de grille comporte : - une formation (802) d’une première couche diélectrique (D1) sur la face avant du substrat, une formation (803) d’une première couche conductrice (P1) sur la première couche diélectrique (D1) et une gravure (804) de la première couche conductrice (P1) délimitant une première région de grille, - une formation (806) d’une deuxième couche diélectrique (D2), une formation (807) d’une deuxième couche conductrice (P2) sur la deuxième couche diélectrique (D2), et une gravure (808) de la deuxième couche conductrice (P2) délimitant une deuxième région de grille, de sorte que la deuxième région de grille comporte une portion intérieure (RG2int) sur la première région de grille et une portion extérieure (RG2ext) débordant de la première région de grille sur la face avant du substrat, - la formation (809) de la région de conduction (S/D) comprenant une implantation de dopants auto-alignée sur la deuxième région de grille (D2, P2). Procédé selon la revendication 13 prise en combinaison avec l’une des revendications 11 ou 12, dans lequel la formation (805) de la région de conduction légèrement dopée (LDD) comprend une implantation de dopants auto-alignée sur la première région de grille (D1, P1), avant les étapes de formation de la deuxième région de grille. Procédé selon l’une des revendications 13 ou 14, dans lequel la formation de la plaque de champ (806-808) comprend une formation (806) d’une troisième couche diélectrique (D2) sur la face avant du substrat, une formation (807) d’une troisième couche conductrice (P2) sur la troisième couche diélectrique et une gravure (808) de la troisième couche conductrice (P2) délimitant la plaque de champ, simultanément aux formations (806, 807) et à la gravure (808) respectives de la deuxième région de grille (D2, P2). Procédé selon l’une des revendications 13 ou 14, dans lequel la formation de la plaque de champ (802-804) comprend une formation (802) d’une troisième couche diélectrique (D1) sur la face avant du substrat, une formation (803) d’une troisième couche conductrice (P1) sur la troisième couche diélectrique et une gravure (804) de la troisième couche conductrice (P1) délimitant la plaque de champ, simultanément aux formations (802, 803) et à la gravure (804) respectives de la première région de grille (D1, P1), la formation (809) de la région de conduction légèrement dopée (LDD2) comprenant une implantation de dopants à travers la plaque de champ lors de l’implantation (809) de la région de conduction (S/D). Procédé selon l’une des revendications 10 à 16, comprenant en outre une formation (810) d’une connexion électrique (CNT – M1) entre la plaque de champ et la région de conduction. Procédé selon l’une des revendications 10 à 17, comprenant une formation (801) d’un volume diélectrique d’une tranchée d’isolation peu profonde (STI) préalablement à la formation de la plaque de champ, la formation de la plaque de champ comprenant une délimitation de la plaque de champ (GRV1, GRV2) de sorte que le bord de la plaque de champ opposé audit bord à l’aplomb de la région de conduction est situé au-dessus du volume diélectrique de la tranchée d’isolation peu profonde (STI).