Procédé de compensation d’un décalage interne en tension entre une entrée positive (Vcomp+) et une entrée négative (Vcomp-) d’un premier amplificateur opérationnel (COMP), comprenant : - un couplage de l’entrée négative (Vcomp-) et de l’entrée positive (Vcomp+) du premier amplificateur (COMP) à un même niveau de tension, de manière à générer un courant de comparaison (Iout1) sur une sortie du premier amplificateur (OUT1), le signe du courant de comparaison étant représentatif du signe du décalage interne en tension (Voffs) sur les entrées du premier amplificateur (Vcomp+, Vcomp-) ; - une polarisation de la sortie (OUT1) du premier amplificateur à une tension de seuil (Vref) avec un convertisseur courant-tension (CONV), et une génération d’une tension de commande (Vout2), avec le convertisseur courant-tension (CONV), comprenant la somme de la tension de seuil (Vref) et d’une conversion en tension du courant de comparaison (Iout1) ; - une compensation du décalage interne en tension (Voffs) entre les entrées du premier amplificateur (Vcomp+, Vcomp-), en fonction de la tension de commande (Vout2). Procédé selon la revendication 1, comprenant en outre une commande d’un élément déclencheur (INV) avec la tension de commande (Vout2), l’élément déclencheur (INV) générant un signal déclencheur (Vtrig) pouvant avoir deux niveaux (Vtrig1, Vtrig2) et basculant à ladite tension de seuil (Vref), la compensation du décalage interne (Voffs) entre les entrées (Vcomp+, Vcomp-) du premier amplificateur étant effectuée jusqu’au basculement du signal déclencheur (Vtrig). Procédé selon l’une des revendications 1 ou 2, dans lequel la compensation du décalage interne entre les entrées (Vcomp+, Vcomp-) du premier amplificateur comprend une génération d’un signal de compensation (Icalib) graduellement et par paliers successivement cadencés par des cycles d’un signal de cadencement (Clk), le signal de compensation (Icalib) étant transmis au premier amplificateur (COMP) et adapté pour compenser le décalage interne en tension (Voffs) entre les entrées (Vcomp+, Vcomp-) du premier amplificateur. Procédé selon la revendication 3, dans lequel ladite génération du signal de compensation (Icalib) évolue graduellement par une augmentation à chaque palier si la différence entre la tension de commande (Vout2) et la tension de seuil (Vref) est d’un premier signe, ou par une diminution à chaque palier si la différence entre la tension de commande (Vout2) et la tension de seuil (Vref) est d’un deuxième signe opposé au premier signe. Procédé selon l’une des revendications 3 ou 4, dans lequel la durée des cycles du signal de cadencement est fixée selon le temps (t-Del) de conversion en tension dudit courant de comparaison (Iout1) lors d’un changement de signe du courant de comparaison (Iout1). Procédé selon l’une des revendications précédentes, dans lequel la polarisation de la sortie (OUT1) du premier amplificateur avec le convertisseur courant-tension (CONV) comprend une application d’une tension de référence (Vref) sur une entrée non-inverseuse (V+) d’un deuxième amplificateur opérationnel (AOP) et une rétroaction résistive (RCONV) entre la sortie (OUT2) et une entrée inverseuse (V-) du deuxième amplificateur opérationnel (AOP) de sorte à polariser la sortie du premier amplificateur (OUT1) à la tension de référence (Vref). Circuit intégré comprenant un premier amplificateur (COMP) et un circuit de calibration (CALIB) d’un décalage interne en tension (Voffs) entre une entrée positive (Vcomp+) et une entrée négative (Vcomp-) du premier amplificateur (COMP), le circuit de compensation comprenant : - un circuit de commutation (SW_CALIB) configuré pour coupler l’entrée négative (Vcomp-) et l’entrée positive (Vcomp+) du premier amplificateur (COMP) à un même niveau de tension, de sorte que le premier amplificateur (COMP) est configuré pour générer un courant de comparaison (Iout1) sur une sortie (OUT1) du premier amplificateur, le signe du courant de comparaison étant représentatif du signe du décalage interne en tension (Voffs) sur les entrées (Vcomp+, Vcomp-) du premier amplificateur ; - un circuit convertisseur courant-tension (CONV), configuré pour polariser la sortie du premier amplificateur (OUT1) à une tension de seuil (Vref) et pour générer une tension de commande (Vout2) comprenant la somme de la tension de seuil (Vref) et d’une conversion en tension du courant de comparaison (Iout1) ; - un circuit de compensation (ADJ) configuré pour générer un signal de compensation (Icalib) du décalage interne en tension (Voffs) entre les entrées du premier amplificateur (Vcomp+, Vcomp-), en fonction de la tension de commande (Vout2). Circuit intégré selon la revendication 7, dans lequel le circuit de compensation (ADJ) comprend un élément déclencheur (INV) apte à générer un signal déclencheur (Vtrig) pouvant avoir deux niveaux (Vtrig1, Vtrig2) et configuré pour être commandé par la tension de commande (Vout2) et pour basculer à ladite tension de seuil (Vref), le circuit de compensation étant configuré pour générer ledit signal de compensation (Icalib) jusqu’au basculement du signal déclencheur (Vtrig). Circuit intégré selon l’une des revendications 7 ou 8, dans lequel le circuit de compensation (ADJ) est en outre configuré pour recevoir un signal de cadencement (Clk) et générer un signal de compensation (Icalib) graduellement et par paliers successivement cadencés par des cycles du signal de cadencement (Clk), et pour transmettre au premier amplificateur (COMP) le signal de compensation (Icalib) adapté pour compenser le décalage interne en tension (Voffs) entre les entrées (Vcomp+, Vcomp-) du premier amplificateur. Circuit intégré selon la revendication 9, dans lequel le circuit de compensation (ADJ) est configuré pour générer ledit signal de compensation (Icalib) évoluant graduellement par une augmentation à chaque palier si la différence entre la tension de commande (Vout2) et la tension de seuil (Vref) est d’un premier signe, ou par une diminution à chaque palier si la différence entre la tension de commande (Vout2) et la tension de seuil (Vref) est d’un deuxième signe opposé au premier signe. Circuit intégré selon l’une des revendications 9 ou 10, dans lequel le circuit de compensation (ADJ) est configuré pour être cadencé par des cycles du signal de cadencement (Clk) ayant une durée fixée selon le temps (t-Del) de conversion en tension dudit courant de comparaison (Iout1) lors d’un changement de signe du courant de comparaison (Iout1). Circuit intégré selon l’une des revendications 7 à 11, dans lequel le convertisseur courant-tension (CONV) comprend un deuxième amplificateur opérationnel (AOP) et une résistance de rétroaction (RCONV) entre la sortie (OUT2) et une entrée inverseuse (V-) du deuxième amplificateur opérationnel (AOP), et une source de tension (REF_GEN) appliquant une tension de référence (Vref) sur l’entrée non-inverseuse (V+) de l’amplificateur opérationnel (AOP) de sorte à polariser la sortie du premier amplificateur (OUT1) à la tension de référence (Vref).