Dispositif imageur comportant une pluralité de pixels chaque pixel (Pi,j) étant formé d’un photo-détecteur (102) associé et connecté à un circuit de lecture (110), comprenant: - une capacité d’intégration (C INT ), connectée à un premier nœud (N 1 ) et prévue pour stocker des charges provenant du photo-détecteur, - un premier transistor de réinitialisation (Mr1) configuré pour, lorsqu’il est rendu passant, réinitialiser la capacité d’intégration (C INT ), - au moins un transistor dit « de couplage » (Mc), agencé entre le photo-détecteur (102) et la capacité d’intégration (C INT ) et apte alternativement à, coupler le photo-détecteur (102) au premier nœud (N 1 ) lorsqu’il est rendu passant, et découpler le photo-détecteur (102) du premier nœud (N 1 ) lorsqu’il est rendu non-passant, - une capacité de mémorisation (C MEM ) connectée à un deuxième nœud (N 2 ), - un second transistor de réinitialisation (Mr2) configuré pour, lorsqu’il est rendu passant, réinitialiser la capacité de mémorisation (C MEM ), - un interrupteur (121) dit « de mémorisation » entre la capacité d’intégration (C INT ) et la capacité de mémorisation (C MEM ), pour, lorsqu’il est rendu passant, connecter la capacité d’intégration (C INT ) et la capacité de mémorisation (C MEM ), et lorsqu’il est rendu non-passant, déconnecter la capacité d’intégration (C INT ) de la capacité de mémorisation (C MEM ), le dispositif comprenant en outre : un circuit de commande (199) du circuit de lecture (110) configuré pour, lors d’un cycle de mesure comportant une phase d’estimation d’un rapport (R = Cint/Cmem) entre une valeur estimée de capacité d’intégration et une valeur estimée Cmem de capacité de mémorisation : - selon une première partie de ladite phase d’estimation dudit rapport (R) rendre passant le premier transistor de réinitialisation (Mr 1 ) et le deuxième transistor de réinitialisation (Mr 2 ) de sorte respectivement à réinitialiser la capacité d’intégration (C INT ) et la capacité de mémorisation (C MEM ) et rendre non-passant ledit interrupteur (121) de mémorisation de sorte à déconnecter la capacité d’intégration (C INT ) de la capacité de mémorisation (C MEM ) et au cours de la première phase et au cours de la première partie, découpler le photo-détecteur (102) dudit premier nœud (N 1 ), puis, - selon une deuxième partie de ladite phase d’estimation rendre bloqués le premier transistor de réinitialisation (Mr1) et le deuxième transistor de réinitialisation (Mr2) et rendre passant ledit interrupteur de mémorisation (121) de sorte à relier le premier nœud (N1) et le deuxième nœud (N2), et pouvoir ainsi évaluer un potentiel (Vf) audit deuxième nœud (N2) représentatif dudit rapport (R= Cint/Cmem). Dispositif imageur selon la revendication 1, dans lequel le circuit de lecture (110) comporte en outre : - un comparateur (130) relié à la capacité d’intégration (C INT ), une première entrée (E1) du comparateur étant couplée au premier nœud (N 1 ), une deuxième entrée (E2) du comparateur (130) étant mise à une tension de référence (Vref), - un bloc générateur d’impulsions (135) en sortie du comparateur (130) et configuré pour, dans un mode de fonctionnement normal, lorsqu’il est couplé au premier transistor de réinitialisation (Mr1) et lorsque la première entrée (E1) atteint la tension de référence, émettre consécutivement une impulsion de déclenchement d’une réinitialisation de la capacité d’intégration (C INT ) par l’intermédiaire du premier transistor de réinitialisation (Mr1). Dispositif imageur selon la revendication 2, dans lequel le circuit de commande (199) est configuré pour produire un signal (S INT ) de commande de mode de fonctionnement pour, lors de ladite phase d’estimation dudit rapport, durant ladite première partie : mettre ledit signal (SINT) de commande de mode de fonctionnement dans un premier état de sorte à placer le bloc générateur d’impulsions (135) dans un premier mode de fonctionnement dans lequel le bloc générateur d’impulsions (135) maintient en sortie quelle que soit la première entrée (E1) un signal de déclenchement d’une réinitialisation de la capacité d’intégration (C INT ), puis pour, lors de la deuxième partie : mettre ledit signal (SINT) de commande dans un deuxième état de sorte à placer le bloc générateur d’impulsions (135) dans un deuxième mode correspondant audit mode de fonctionnement normal. Dispositif imageur selon l’une des revendications 2 ou 3, dans lequel le circuit de lecture (110) comporte en outre : - un compteur (140) d’impulsions en sortie du générateur (135) d’impulsions - un élément de mémorisation (144) de données numérique de comptage issue dudit compteur (140) d’impulsions. Dispositif selon l’une des revendications 2 à 4, comprenant en outre un circuit de commutation muni d’au moins un premier interrupteur (132) agencé entre la sortie du comparateur (130) et le premier transistor de réinitialisation (Mr1) et un deuxième interrupteur (134) agencé entre la sortie du générateur (135) d’impulsions, le premier transistor de réinitialisation (Mr1) et le deuxième interrupteur (134) étant pilotés par le circuit de commande (199), le premier interrupteur (132) et le deuxième interrupteur (134) étant prévus pour respectivement, relier directement la sortie du comparateur (130) au transistor de réinitialisation (Mr1) lors d’au moins phase du cycle de mesure d’évaluation de la tension de référence (Vréf), et pour relier la sortie du générateur (135) d’impulsions au premier transistor de réinitialisation (Mr1) lors d’au moins une autre phase du cycle de mesure ou d’un cycle dit « de fonctionnement normal », le circuit de commande (199) du circuit de lecture étant configuré en outre pour, lors de la phase d’évaluation de la tension de référence (Vréf) : - rendre passant le premier interrupteur (132) tout en rendant non-passant le deuxième interrupteur (134), tout en connectant le premier nœud au deuxième nœud, de sorte à pouvoir évaluer une valeur de la tension de référence (Vréf) en fonction d’un potentiel audit deuxième nœud (N2). Dispositif imageur selon l’une des revendications précédentes, dans lequel le second transistor de réinitialisation (Mr2) est apte à réinitialiser la capacité de mémorisation (C MEM ) à une deuxième tension de réinitialisation (Vresetmem) et dans lequel le circuit de commande (199) est configuré pour, lors d’une phase d’évaluation de la deuxième tension de réinitialisation (Vresetmem) dudit cycle de mesure : réinitialiser la capacité de mémorisation (C MEM ) tout en rendant non-passant ledit interrupteur (121) de mémorisation de sorte à déconnecter la capacité d’intégration (C INT ) de la capacité de mémorisation (C MEM ), et permettre ainsi d’évaluer un potentiel audit deuxième nœud (N2) résultant de cette réinitialisation et représentatif de la deuxième tension de réinitialisation (Vresetmem). Dispositif imageur selon l’une des revendications précédentes, dans lequel ledit premier transistor de réinitialisation (Mr1) est apte à réinitialiser ladite capacité d’intégration (C INT ) à une première tension de réinitialisation (Vresetint) et dans lequel ledit circuit de commande (199) est configuré pour, lors d’une phase d’évaluation de ladite première tension de réinitialisation (Vresetint) dudit cycle de mesure, déclencher une réinitialisation de la capacité d’intégration (C INT ) tout en rendant passant ledit interrupteur (121) de mémorisation de sorte à connecter la capacité d’intégration (C INT ) à la capacité de mémorisation (C MEM ), et permettre ainsi d’évaluer un potentiel audit deuxième nœud (N2) résultant de cette réinitialisation et représentatif de la première tension de réinitialisation (Vresetint). Dispositif imageur selon l’une des revendications 1 à 7, dans lequel le transistor de couplage (Mc) est agencé en série avec un étage (M DI , 120) de polarisation du photo-détecteur (102), en particulier un étage de polarisation à injection directe (DI) ou à injection directe contre-réactionnée (BDI). Dispositif imageur selon l’une des revendications 1 à 8, dans lequel le transistor de couplage (Mc) comporte une électrode parmi ses électrodes de source ou de drain connectée à une électrode du photo-détecteur (102) et une autre électrode parmi ses électrodes de drain ou de source connectée à la capacité d’intégration (C INT ), le circuit de commande (199) du circuit de lecture (110) étant configuré pour, lors de la première étape de ladite phase d’évaluation dudit rapport R appliquer à la grille du transistor de couplage (Mc), un signal (Srap) de déclenchement du découplage du photo-détecteur (102) avec ledit premier nœud (N1). Dispositif imageur selon la revendication 9, dans lequel le transistor de couplage (Mc) est un transistor de polarisation à injection directe (DI) du photo-détecteur. Dispositif imageur selon l’une des revendications 1 à 10, le circuit de lecture (110) étant doté en outre d’un transistor (M 11 ) suiveur couplé au deuxième nœud et d’un transistor (M 21 ) de sélection de ligne. Dispositif imageur selon l’une des revendications précédentes, dans lequel le premier transistor de réinitialisation (Mr1) comporte une électrode mise à une première tension de réinitialisation (Vresetint) et dans lequel le second transistor de réinitialisation (Mr2) comporte une électrode mise à une deuxième tension de réinitialisation (Vresetmem) distincte de la première tension de réinitialisation.