Dispositif électronique comprenant : - une borne d’alimentation (BA) configurée pour pouvoir être connectée à une source d’alimentation (ALIM), - au moins un régulateur de tension (LDO) connecté à la borne d’alimentation, - au moins un module électronique (CPU) connecté audit au moins un régulateur de tension (LDO) et configuré pour pouvoir consommer un courant de module électronique (I vdd ) provenant de la source d’alimentation, - un circuit de compensation (JSCR) connecté audit au moins un régulateur de tension et configuré pour recevoir un courant auxiliaire (I aux ) généré par ledit au moins un régulateur de tension et étant égal à une première fraction du courant de module électronique (I vdd ) consommé par ledit au moins un module électronique (CPU), le circuit de compensation comportant : ○ une source de courant (SC) reliée audit au moins un régulateur de tension de façon à recevoir le courant auxiliaire (I aux ) et étant configurée pour fournir vers un point froid un courant de source (I src ) supérieur à une valeur maximale du courant de module électronique (I vdd ) consommé par ledit au moins un module électronique (CPU), ○ un étage de compensation (CSTG) comportant : ● une première résistance (R0) et une deuxième résistance (R1) présentant chacune une première borne reliée à ladite borne d’alimentation, la première résistance (R0) présentant une valeur résistive égale à une valeur résistive de la deuxième résistance (R1) multipliée par un facteur de multiplication inverse de ladite première fraction, la première résistance présentant une deuxième borne reliée à la source de courant de façon à être traversée par un courant intermédiaire (I int ) égal à une différence entre le courant de source (I src ) et le courant auxiliaire (I aux ), ● un transistor (LV) présentant un drain relié à une deuxième borne de la deuxième résistance (R1) et une source connectée au point froid, ● un amplificateur opérationnel (AMP3) configuré pour commander le transistor (LV) et présentant une entrée inverseuse connectée à la deuxième borne de la première résistance et une entrée non inverseuse connectée à la deuxième borne de la deuxième résistance, de sorte que la deuxième résistance est traversée par un courant complémentaire (I SMT ) égal au courant intermédiaire multiplié (I int ) par ledit facteur de multiplication. Dispositif selon la revendication 1, dans lequel la source de courant et l’étage de compensation sont reliés audit au moins un régulateur (LDO) par l’intermédiaire d’un transistor (PCASLDO) commandé par un amplificateur opérationnel (AMP_LDO) présentant une entrée inverseuse reliée à une source de ce transistor (PCASLDO) et une entrée non inverseuse configurée pour recevoir une tension (vdd !) délivrée par ledit au moins un régulateur (LDO) audit au moins un module électronique (CPU). Dispositif selon l’une des revendications 1 ou 2, dans lequel l’étage de compensation (CSTG) comporte : - un premier transistor (CASMINUS) présentant un drain connecté à la deuxième borne de la première résistance (R0) et une source connectée à la source de courant de sorte que la deuxième borne de la première résistance est reliée à la source de courant par l’intermédiaire dudit premier transistor (CASMINUS), et - un deuxième transistor (CASPLUS) présentant un drain connecté à la deuxième borne de la deuxième résistance (R1) et une source connectée au drain du transistor (LV) de sorte que la deuxième borne de la deuxième résistance est reliée au drain du transistor (LV) par l’intermédiaire dudit deuxième transistor (CASMINUS), le premier transistor (CASMINUS) et le deuxième transistor (CASPLUS) présentant une grille configurée pour recevoir une tension fixe (vdd !) permettant au premier transistor et au deuxième transistor de fonctionner comme cascodes. Dispositif selon l’une des revendications 1 à 3, dans lequel la source de courant comprend au moins un miroir de courant configuré pour générer le courant de source (I src ) à partir d’un courant de référence (I ref ). Dispositif selon la revendication 4 dans lequel la source de courant comporte : - une branche de référence (BREF) comprenant : ● un transistor de référence (MMREF) dudit au moins miroir de courant, ● un transistor de cascode (MCREF) présentant un drain configuré pour recevoir ledit courant de référence et connecté à une grille du transistor de référence (MMREF), une source connectée à un drain du transistor de référence (MCREF), et une grille configurée pour recevoir une tension fixe (vcas5u), ● un transistor (MSREF) présentant un drain connecté à une source du transistor de référence (MMREF), une source connectée au point froid et une grille configurée pour recevoir une tension (vdd !) délivrée par ledit au moins un régulateur (LDO) audit au moins un module électronique (CPU), - une branche (BGEN) de génération de courant auxiliaire pour chaque miroir de courant comportant : ● un transistor de copie (MMDAC ) dudit miroir de courant présentant une grille connectée à une grille du transistor de référence et étant configuré pour générer au moins en partie le courant de source (I src ), ● un transistor de cascode (MCDAC ) présentant un drain relié à la deuxième sortie dudit au moins un régulateur (LDO), une source connectée à un drain du transistor de copie (MMDAC ), ● un transistor sélection (MSDAC ) présentant un drain connecté à une source du transistor de copie (MMDAC ), une source connectée au point froid et une grille configurée pour être commandée par un signal de sélection (SEL ). Dispositif selon la revendication 5 dans lequel le transistor (MCDAC ) de la branche de génération de chaque miroir de courant présente une grille configurée pour être commandée par le signal (vcas5u). Dispositif selon la revendication 5 dans lequel le transistor (MCDAC) est commun à chaque branche de génération, la source de courant comportant en outre un amplificateur opérationnel présentant une entrée non inverseuse connectée au drain du transistor de référence (MMREF), une entrée inverseuse connectée à la source du transistor (MCDAC) commun, et une sortie connectée à la grille du transistor (MCDAC).