Circuit intégré comportant un dispositif de fonction physiquement non clonable (PUFdev) comprenant une pluralité de paires de cellules de mémoire à changement de phase (PoPCM ; PCM LFT ; PCM RGT ) dans un état vierge et ayant des valeurs résistives effectives respectives (I LFT ; I RGT ), des moyens de sélection (SEL) comportant un masque d’identification (MSK) adapté pour identifier les paires de cellules non fiables dont la différence absolue entre les valeurs résistives effectives est inférieure à une valeur de marge (I MRG ) et les paires de cellules fiables dont la différence absolue entre les valeurs résistives effectives est supérieure à la valeur de marge (I MRG ), et des moyens de détection différentielle (SAdiff) configurés pour détecter le signe de la différence entre les valeurs résistives effectives (I LFT ; I RGT ) des paires de cellules fiables (PCM LFT ; PCM RGT ) selon le masque d’identification (MSK). Circuit intégré selon la revendication 1, dans lequel les moyens de détection différentielle (SAdiff) sont configurés pour fournir une chaîne de bits aléatoire physiquement non clonable (R1, R2), chaque bit étant basé sur le signe détecté d’une paire respective des paires de cellules fiables. Circuit intégré selon l’une quelconque des revendications 1 et 2, dans lequel le masque d’identification (MSK1, MSK2) est stocké dans une mémoire non volatile (REG2), et comprend un drapeau de non fiabilité (1) ou un drapeau de fiabilité (0) respectif pour chaque paire de cellules et lié aux adresses des paires de cellules respectives. Circuit intégré selon la revendication 3, comprenant une matrice mémoire à changement de phase (PCMARR) comportant la pluralité de paires de cellules dans un état vierge dans une première région (REG1), et comportant une pluralité de deuxièmes paires de cellules dans des états écrits configurées pour stocker les drapeaux de non fiabilité et drapeaux de fiabilité du masque d’identification (MSK1) dans une deuxième région (REG2). Circuit intégré selon la revendication 4, dans lequel la position dans la deuxième région (REG2) de chaque deuxième paire de cellules est analogue à la position dans la première région (REG1) de chaque paire de cellules respective, les positions analogues formant ledit lien (BL) avec les adresses de mémoire respectives. Circuit intégré selon l’une quelconque des revendications 1 à 5, dans lequel, pour identifier les paires de cellules fiables et non fiables, les moyens de sélection (SEL) sont configurés : - pour générer un courant de marge (I MRG ) dans un premier chemin de lecture différentielle (BL LFT ) des moyens de détection différentielle (SAdiff) et pour stocker un premier signe (A1), détecté par les moyens de détection différentielle, de chaque paire de cellules ; - pour générer le courant de marge (I MRG ) dans un deuxième chemin de lecture différentielle (BL RGT ) des moyens de détection différentielle (SAdiff) et pour stocker un deuxième signe (B2), détecté par les moyens de détection différentielle, de chaque paire de cellules ; et - pour comparer (XOR) le premier signe (A1) et le deuxième signe (B1) de chaque paire de cellules et pour attribuer un drapeau de non fiabilité (1) dans le masque d’identification (MSK1) aux paires de cellules ayant un premier signe et un deuxième signe distincts, et pour attribuer un drapeau de fiabilité (0) dans le masque d’identification (MSK1) aux paires de cellules ayant un premier signe et un deuxième signe identiques. Procédé pour mettre en œuvre une fonction physiquement non clonable (PUFdev), comprenant : - une fourniture d’une pluralité de paires de cellules de mémoire à changement de phase (PoPCM ; PCM LFT ; PCM RGT ) dans un état vierge et ayant des valeurs résistives effectives respectives (I LFT ; I RGT ), - une identification, dans un masque d’identification (MSK), des paires de cellules non fiables dont la différence absolue entre les valeurs résistives effectives est inférieure à une valeur de marge (I MRG ) et des paires de cellules fiables dont la différence absolue entre les valeurs résistives effectives est supérieure à la valeur de marge (I MRG ), et - une détection (SAdiff) du signe de la différence entre les valeurs résistives effectives (I LFT ; I RGT ) des paires de cellules fiables (PCM LFT ; PCM RGT ). Procédé selon la revendication 7, dans lequel ladite détection fournit une chaîne de bits aléatoire physiquement non clonable (R1, R2), chaque bit étant basé sur le signe d’une paire respective des paires de cellules fiables. Procédé selon l’une quelconque des revendications 7 et 8, dans lequel ladite identification dans un masque d’identification (MSK1, MSK2) comprend un stockage, dans une mémoire non volatile (REG2), d’un drapeau de non fiabilité respectif (1) ou d’un drapeau de fiabilité (0) pour chaque paire de cellules, et une liaison des drapeaux aux adresses des paires de cellules respectives. Procédé selon la revendication 9, comprenant une fourniture d’une matrice mémoire à changement de phase (PCMARR) qui fournit la pluralité de paires de cellules de mémoire à changement de phase (PCM LFT ; PCM RGT ) dans un état vierge dans une première région (REG1), et qui fournit en outre une pluralité de deuxièmes paires de cellules de mémoire à changement de phase dans une deuxième région (REG2), le procédé comprenant une opération d’écriture (wr) des deuxièmes paires de cellules pour stocker les drapeaux de non fiabilité (1) et drapeaux de fiabilité (0) du masque d’identification (MSK1, MSK2). Procédé selon la revendication 10, dans lequel la fourniture de la matrice mémoire à changement de phase (PCMARR) comprend une fourniture de chaque deuxième paire de cellules dans une position analogue dans la deuxième région (REG2) à la position dans la première région (REG1) de chaque paire de cellules respective, les positions analogues formant ladite liaison (BL) avec les adresses de mémoire. Procédé selon l’une quelconque des revendications 7 à 11, dans lequel l’identification des paires de cellules fiables et non fiables comprend : - une génération d’un courant de marge (I MRG ) dans un premier chemin de lecture différentielle (BL LFT ) de moyens de détection différentielle (SAdiff) adaptés pour réaliser ladite détection, et un stockage d’un premier signe (A1), détecté par les moyens de détection différentielle, de chaque paire de cellules ; - une génération du courant de marge (I MRG ) dans un deuxième chemin de lecture différentielle (BL RGT ) des moyens de détection différentielle (SAdiff) et un stockage d’un deuxième signe (B1), détecté par les moyens de détection différentielle, de chaque paire de cellules ; et - une comparaison (XOR) du premier signe (A1) et du deuxième signe (B1) de chaque paire de cellules et une attribution d’un drapeau de non fiabilité (1) dans le masque d’identification (MSK1) aux paires de cellules ayant un premier signe et un deuxième signe distincts, et une attribution d’un drapeau de fiabilité (0) dans le masque d’identification (MSK1) aux paires de cellules ayant un premier signe et un deuxième signe identiques. Procédé selon l’une quelconque des revendications 7 à 12, dans lequel : - la fourniture de la pluralité de paires de cellules de mémoire à changement de phase (PCM LFT ; PCM RGT ) dans un état vierge est réalisée au cours d’une étape de fabrication d’un circuit intégré ; - l’identification, dans le masque d’identification (MSK), des paires non fiables et des paires fiables est réalisée au cours d’une étape de tri de plaquettes électriques du circuit intégré ; et - la détection (SAdiff) du signe de la différence entre les valeurs résistives effectives (I LFT ; I RGT ) des paires fiables de cellules de mémoire à changement de phase est réalisée au cours d’une étape d’utilisation du circuit intégré.