Circuit de pixel d'un capteur d'image, le circuit de pixel comprenant : une photodiode pincée (PD) reliée à un nœud de lecture (SN) ; un comparateur (104) configuré : - pour comparer, pendant une première phase de lecture, une première tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant d'une première période d'intégration de la photodiode pincée (PD), avec une première rampe de tension (V_RAMP) et pour générer un signal de sortie (WRITE) si la tension de la première rampe de tension (V_RAMP) croise la première tension de nœud de lecture (Vpix) ; et - si la tension de la première rampe de tension (V_RAMP) ne croise pas la première tension de nœud de lecture (Vpix) pendant la première phase de lecture, pour comparer, pendant une deuxième phase de lecture, une deuxième tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant de la première période d'intégration et d'une deuxième période d'intégration de la photodiode pincée (PD), avec une deuxième rampe de tension (V_RAMP) et pour générer un signal de sortie (WRITE) lorsque la tension de la deuxième rampe de tension (V_RAMP) croise la deuxième tension de nœud de lecture (Vpix) ; et une mémoire (108) configurée pour recevoir une rampe numérique (DATA_RAMP) et pour stocker, en réponse au signal de sortie (WRITE) du comparateur (104), pendant la première ou la deuxième phase de lecture, une valeur de la rampe numérique (DATA_RAMP) pour constituer des données de pixel (DATA_PIX) du pixel. Circuit de pixel selon la revendication 1, le circuit de pixel comprenant en outre un circuit logique (110) configuré pour désactiver le comparateur pendant la deuxième phase de lecture si le signal de sortie (WRITE) est généré pendant la première phase de lecture. Circuit de pixel selon la revendication 1 ou 2, dans lequel le deuxième signal de rampe a une amplitude (A2) supérieure à l'amplitude (A1) du premier signal de rampe. Circuit de pixel selon l'une quelconque des revendications 1 à 3, dans lequel la mémoire (108) est en outre configurée pour recevoir un signal numérique (STAMP_INT) ayant une première valeur pendant la première phase de lecture et une deuxième valeur pendant la deuxième phase de lecture, la mémoire (108) étant configurée pour stocker, en réponse au signal de sortie (WRITE) du comparateur (104) pendant la première ou la deuxième phase de lecture, la valeur du signal numérique (STAMP_INT). Circuit de pixel selon l'une quelconque des revendications 1 à 4, dans lequel une cathode de la photodiode (PD) est reliée au nœud de lecture (SN) par l'intermédiaire d'une grille de transfert (106), la grille de transfert étant activée par une première impulsion d'activation au début de la première phase de lecture et par une deuxième impulsion d'activation au début de la deuxième phase de lecture, la tension au niveau du nœud de lecture (SN) n'étant pas réinitialisée entre les première et deuxième phases de lecture. Circuit de pixel selon la revendication 5 dans sa dépendance à la revendication 2, comprenant en outre un transistor de réinitialisation (MRST) reliant la cathode de la photodiode (PD) à un rail de tension de réinitialisation (Vrst), dans lequel le circuit logique (110) est en outre configuré pour activer le transistor de réinitialisation (MRST) en réponse au signal de sortie (WRITE) du comparateur (104) pendant la première ou la deuxième phase de lecture. Circuit de pixel selon l'une quelconque des revendications 1 à 6, dans lequel : - si la tension de la deuxième rampe de tension (V_RAMP) ne croise pas la deuxième tension de nœud de lecture (Vpix) pendant la deuxième phase de lecture, le comparateur (104) est en outre configuré pour comparer, pendant une troisième phase de lecture, une troisième tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN) avec une troisième rampe de tension (V_RAMP) et pour générer un signal de sortie (WRITE) lorsque la tension de la troisième rampe de tension (V_RAMP) croise la troisième tension de nœud de lecture (Vpix) ; et - la mémoire (108) est en outre configurée pour stocker, en réponse au signal de sortie (WRITE) du comparateur (104) pendant la troisième phase de lecture, une valeur de la rampe numérique (DATA_RAMP) pour constituer des données de pixel (DATA_PIX) du pixel. Capteur d'image, comprenant : - un réseau constitué d'une pluralité du circuit de pixel selon l'une quelconque des revendications 1 à 7. Capteur d'image selon la revendication 8 comprenant une pluralité du circuit de pixel selon les revendications 4 et 5, dans lequel : - la première rampe de tension (V_RAMP) croise la première tension de nœud de lecture (Vpix) d'un premier des circuits de pixel pendant la première phase de lecture et la mémoire (108) du premier circuit de pixel est configurée pour stocker : une première valeur de la rampe numérique (DATA_RAMP) correspondant à la première tension de nœud de lecture (Vpix) et la première valeur du signal numérique (STAMP_IN) ; et - la deuxième rampe de tension (V_RAMP) croise la deuxième tension de nœud de lecture (Vpix) d'un deuxième des circuits de pixel pendant la deuxième phase de lecture et la mémoire (108) du deuxième circuit de pixel est configurée pour stocker : une deuxième valeur de la rampe numérique (DATA_RAMP) correspondant à la deuxième tension de nœud de lecture (Vpix) et la deuxième valeur du signal numérique (STAMP_IN). Capteur d'image selon la revendication 9, comprenant en outre un dispositif de reconstruction d'image (516) configuré pour reconstruire une image en générant : - une première valeur de pixel de l'image sur la base des premières valeurs stockées dans la mémoire (108) du premier circuit de pixel ; et - une deuxième valeur de pixel de l'image sur la base des deuxièmes valeurs stockées dans la mémoire (108) du deuxième circuit de pixel et sur la base des durées relatives des première et deuxième périodes d'intégration. Capteur d'image selon l'une quelconque des revendications 8 à 10, comprenant en outre : - un compteur (506) configuré pour générer la rampe numérique (DATA_RAMP) et pour fournir la rampe numérique à chaque circuit de la pluralité de circuits de pixel ; et - un convertisseur numérique vers analogique (508) configuré pour convertir la rampe numérique (DATA_RAMP) en la première rampe de tension (V_RAMP) pendant la première phase de lecture et en la deuxième rampe de tension pendant la deuxième phase de lecture. Capteur d'image selon l'une quelconque des revendications 8 à 11, comprenant en outre une interface de lecture (114) configurée pour lire, après les première et deuxième phases de lecture, une image provenant du capteur d'image en lisant les données de pixel (DATA_PIX) à partir de la mémoire (108) de chaque circuit de pixel. Capteur d'image selon l'une quelconque des revendications 8 à 12, comprenant des premier et deuxième étages empilés (TIER 1, TIER 2), chacun des circuits de pixel du réseau comprenant un capteur (102), le capteur (102) comprenant la photodiode pincée (PD) et le nœud de lecture (SN) de chaque circuit de pixel, le capteur (102) étant formé dans le premier étage (TIER 1) et une partie du comparateur (104) étant formé dans le deuxième étage (TIER 2). Capteur d'image selon la revendication 13, dans lequel la mémoire (108) est formée dans le deuxième étage (TIER 2), ou dans un troisième étage (TIER 3) du capteur d'image empilé avec les premier et deuxième étages (TIER 1, TIER 2). Procédé de lecture d'un circuit de pixel d'un capteur d'image, le circuit de pixel comprenant une photodiode pincée (PD) reliée à un nœud de lecture (SN), le procédé comprenant : - la comparaison, par un comparateur (104) pendant une première phase de lecture, d'une première tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant d'une première période d'intégration de la photodiode pincée (PD), avec une première rampe de tension (V_RAMP) et la génération, par le comparateur (104), d'un signal de sortie (WRITE) si la tension de la première rampe de tension (V_RAMP) croise la première tension de nœud de lecture (Vpix) ; - si la tension de la première rampe de tension (V_RAMP) ne croise pas la première tension de nœud de lecture (Vpix) pendant la première phase de lecture, la comparaison, par le comparateur (104), pendant une deuxième phase de lecture, d'une deuxième tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant de la première période d'intégration et d'une deuxième période d'intégration de la photodiode pincée (PD), avec une deuxième rampe de tension (V_RAMP) et la génération d'un signal de sortie (WRITE) lorsque la tension de la deuxième rampe de tension (V_RAMP) croise la deuxième tension de nœud de lecture (Vpix) ; - la réception, par une mémoire (108) du circuit de pixel, d'une rampe numérique (DATA_RAMP) ; et - le stockage, en réponse au signal de sortie (WRITE) du comparateur (104), pendant la première ou la deuxième phase de lecture, d'une valeur de la rampe numérique (DATA_RAMP) pour constituer des données de pixel (DATA_PIX) du pixel.