Circuit de pixel d'un capteur d'image, le circuit de pixel comprenant : une photodiode pincée (PD) reliée à un nœud de lecture (SN) ; un comparateur (104) configuré : - pour comparer, pendant une première phase de lecture une première tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant d'une première période d'intégration de la photodiode pincée (PD), avec une première rampe de tension (V_RAMP) et pour générer un signal d'événement (EVENT) si la tension de la première rampe de tension (V_RAMP) croise la première tension de nœud de lecture (Vpix) ; et, - si la tension de la première rampe de tension (V_RAMP) ne croise pas la première tension de nœud de lecture (Vpix) pendant la première phase de lecture, pour comparer, pendant une deuxième phase de lecture, une deuxième tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant de la première période d'intégration et d'une deuxième période d'intégration de la photodiode pincée (PD), avec une deuxième rampe de tension (V_RAMP) et pour générer un signal d'événement (EVENT) lorsque la tension de la deuxième rampe de tension (V_RAMP) croise la deuxième tension de nœud de lecture (Vpix) ; et un circuit de signalisation d'événement (1102) configuré pour signaler la génération du signal d'événement pendant la première ou la deuxième phase de lecture à un circuit d'enregistrement d'événements. Circuit de pixel selon la revendication 1, dans lequel le circuit de signalisation d'événement (1102) est en outre configuré pour désactiver le comparateur (104) pendant la deuxième phase de lecture si le signal d'événement (EVENT) est généré pendant la première phase de lecture. Circuit de pixel selon la revendication 1 ou 2, dans lequel le deuxième signal de rampe a une amplitude (A2) supérieure à l'amplitude (A1) du premier signal de rampe. Circuit de pixel selon l'une quelconque des revendications 1 à 3, dans lequel une cathode de la photodiode (PD) est reliée au nœud de lecture (SN) par l'intermédiaire d'une grille de transfert (106), la grille de transfert étant activée par une première impulsion d'activation au début de la première phase de lecture et par une deuxième impulsion d'activation au début de la deuxième phase de lecture, la tension au niveau du nœud de lecture (SN) n'étant pas réinitialisée entre les première et deuxième phases de lecture. Circuit de pixel selon la revendication 4, comprenant en outre un transistor de réinitialisation (MRST) reliant la cathode de la photodiode (PD) à un rail de tension de réinitialisation (Vrst), dans lequel le circuit de signalisation d'événement (1102) est en outre configuré pour activer le transistor de réinitialisation (MRST) en réponse au signal d'événement (EVENT) généré par le comparateur (104) pendant la première ou la deuxième phase de lecture. Circuit de pixel selon la revendication 4 ou 5, comprenant en outre un dispositif logique (1904) relié à la sortie du comparateur (104) et configuré pour désactiver la grille de transfert (106) en réponse à la génération du signal d'événement (EVENT) pendant la première ou la deuxième phase de lecture. Capteur d'image comprenant : - un réseau constitué d'une pluralité du circuit de pixel selon l'une quelconque des revendications 1 à 6 ; - un compteur (1414) configuré pour générer une rampe numérique (DATA_RAMP) et pour fournir la rampe numérique à une mémoire d'image (1418) ; et - un convertisseur numérique vers analogique (1416) configuré pour convertir la rampe numérique (DATA_RAMP) en la première rampe de tension (V_RAMP) pendant la première phase de lecture et en la deuxième rampe de tension pendant la deuxième phase de lecture. Capteur d'image selon la revendication 7, comprenant en outre un dispositif de reconstruction d'image (516) configuré pour reconstruire une image en générant : - une première valeur de pixel de l'image sur la base d'une première valeur de la rampe numérique associée à un premier circuit de la pluralité de circuits de pixel ; et - une deuxième valeur de pixel de l'image sur la base d'une deuxième valeur de la rampe numérique associée à un deuxième circuit de la pluralité de circuits de pixel et sur la base des durées relatives des première et deuxième périodes d'intégration. Capteur d'image selon la revendication 7 ou 8, comprenant en outre un circuit de commande (1420) configuré, pendant les première et deuxième phases de lecture, pour interrompre l'incrémentation du compteur (1414) à chaque valeur de compte de la rampe numérique jusqu'à ce qu'un signal correspondant de fin de balayage (END_OF_SCAN) soit activé par le circuit d'enregistrement d'événement indiquant que tous les circuits de pixel générant le signal d'événement (EVENT) correspondant à la valeur de compte ont été lus. Capteur d'image selon la revendication 9, dans lequel le circuit de commande (1420) est configuré pour retarder un début de la deuxième phase de lecture jusqu'à ce que tous les circuits de pixel ayant des événements aient été lus pendant la première phase de lecture. Capteur d'image selon la revendication 9, dans lequel le circuit de commande (1420) est configuré pour effectuer la première phase de lecture en deux parties, une première partie après un premier temps d'intégration ( ) et une deuxième partie après un deuxième temps d'intégration ( ). Capteur d'image selon l'une quelconque des revendications 9 à 11, dans lequel le circuit de commande (1420) est configuré pour générer un histogramme d'image en comptant le nombre de circuits de pixel signalant des événements pendant chaque valeur de compte du compteur (1414). Capteur d'image selon l'une quelconque des revendications 7 à 12, la mémoire d'image (1418) est en outre configurée pour recevoir un signal numérique (STAMP_INT) ayant une première valeur pendant la première phase de lecture et une deuxième valeur pendant la deuxième phase de lecture, la mémoire d'image (1418) étant configurée pour stocker, en réponse au signal d'événement (EVENT) provenant d'un des circuits de pixel pendant la première ou la deuxième phase de lecture, la valeur du signal numérique (STAMP_INT). Capteur d'image selon l'une quelconque des revendications 7 à 13, dans lequel chaque circuit de pixel comprend en outre un registre (1908) relié à la sortie du comparateur (104) et configuré pour stocker, en réponse à la génération du signal d'événement (EVENT), un signal numérique (STAMP_INT) ayant une première valeur pendant la première phase de lecture et une deuxième valeur pendant la deuxième phase de lecture. Capteur d'image selon l'une quelconque des revendications 7 à 14, comprenant des premier et deuxième étages empilés (TIER 1, TIER 2), chacun des circuits de pixel du réseau comprenant un capteur (102), le capteur (102) comprenant la photodiode pincée (PD) et le nœud de lecture (SN) de chaque circuit de pixel, le capteur (102) étant formé dans le premier étage (TIER 1) et une partie du comparateur étant formé dans le deuxième étage (TIER 2). Capteur d'image selon la revendication 15, dans lequel le circuit de signalisation d'événement (1102) est formé dans le deuxième étage (TIER 2), ou dans un troisième étage (TIER 3) du capteur d'image empilé avec les premier et deuxième étages (TIER 1, TIER 2). Procédé de lecture d'un circuit de pixel d'un capteur d'image, le circuit de pixel comprenant une photodiode pincée (PD) reliée à un nœud de lecture (SN), le procédé comprenant : - la comparaison, par un comparateur (104) pendant une première phase de lecture, d'une première tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant d'une première période d'intégration de la photodiode pincée (PD), avec une première rampe de tension (V_RAMP) et la génération, par le comparateur (104), d'un signal d'événement (EVENT) si la tension de la première rampe de tension (V_RAMP) croise la première tension de nœud de lecture (Vpix) ; - si la tension de la première rampe de tension (V_RAMP) ne croise pas la première tension de nœud de lecture (Vpix) pendant la première phase de lecture, la comparaison, par le comparateur (104) pendant une deuxième phase de lecture, d'une deuxième tension de nœud de lecture (Vpix) au niveau du nœud de lecture (SN), résultant de la première période d'intégration et d'une deuxième période d'intégration de la photodiode pincée (PD), avec une deuxième rampe de tension (V_RAMP) et la génération d'un signal d'événement (EVENT) lorsque la tension de la deuxième rampe de tension (V_RAMP) croise la deuxième tension de nœud de lecture (Vpix) ; et la signalisation, par un circuit de signalisation d'événement (1102), de la génération du signal d'événement pendant la première ou la deuxième phase de lecture à un circuit d'enregistrement d'événements. Procédé selon la revendication 17, comprenant en outre : -la réception, par une mémoire d'image (1418) du capteur d'image, d'une rampe numérique (DATA_RAMP) ; et - le stockage, à une adresse de la mémoire d'image (1418) associée au circuit de pixel et en réponse au signal d'événement (EVENT) du comparateur (104) pendant la première ou la deuxième phase de lecture, d'une valeur de la rampe numérique (DATA_RAMP) pour constituer des données de pixel (DATA_PIX) du pixel.