INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
La présente un exemple de signal de sortie S généré à partir d’un signal analogique d’entrée E (en l’espèce, l’évolution d’une tension exprimée en volt en fonction du temps exprimé en secondes), au moyen d’un procédé de génération d’un temps de propagation de groupe négatif selon la présente technique. Dans cet exemple, la période d’échantillonnage du signal analogique d’entrée est de six secondes, et la valeur de temps de propagation de groupe négatif cible est fixée à dix secondes. Comme cela peut être constaté sur cette figure, les variations d’amplitude du signal de sortie S correspondent bien à celles du signal d’entrée E, et le signal de sortie S présente bien l’avance escomptée d’une dizaine de secondes sur le signal d’entrée E.
On présente maintenant, en relation avec les figures 6 à 9, divers modes d’implémentations possibles (DE1, DE2, DE3, DE4) d’un dispositif électronique de génération d’un temps de propagation de groupe négatif, selon différents modes de réalisation particuliers de la technique proposée. Sur toutes ces figures, les éléments de même nature sont identifiés par une même référence. Dans tous les modes de réalisation particuliers présentés, le signal d’entrée à traiter est un signal analogique délivré par un capteur CPT, et le dispositif électronique (DE1, DE2, DE3, DE4) de génération d’un temps de propagation de groupe négatif comprend un bloc CD de conditionnement du signal analogique d’entrée, un bloc ADC de conversion analogique vers numérique du signal analogique conditionné, une unité de traitement numérique programmable UT permettant de traiter le signal numérique délivré par le convertisseur analogique vers numérique DAC afin de générer un signal de sortie numérique présentant un temps de propagation de groupe négatif vis-à-vis de ce signal, et une interface ITF de sortie permettant par exemple d’interfacer le dispositif électronique avec des dispositifs externes en charge d’exploiter le signal de sortie délivré par l’unité de traitement numérique UT, éventuellement après une conversion numérique vers analogique de ce signal.
Selon la technique proposée, l’unité de traitement numérique programmable UT comprend notamment, dans un mode de réalisation particulier :
- des moyens d’obtention d’une fréquence d’échantillonnage associée au signal numérique représentatif du signal d’entrée, cette fréquence correspondant, dans les modes de réalisation particuliers illustrés sur les figures 6 à 9, à la fréquence d'échantillonnage du signal analogique délivré par le capteur CPT, après conditionnement ;
- des moyens de calcul, à l’acquisition d’une valeur courante du signal numérique, d’une valeur courante correspondante dudit signal de sortie, au moyen de ladite équation aux différences.
L’unité de traitement numérique programmable comprend également, dans un mode de réalisation particulier, des moyens de contrôle (CTRL Fe) de la fréquence d'échantillonnage, lui permettant d’adapter automatiquement la fréquence d'échantillonnage utilisée au niveau du bloc ADC de conversion analogique vers numérique en fonction de l’évolution temporelle du signal numérique délivré par ce bloc (et notamment d’une analyse des temps de montée et/ou de descente de ce signal).
Ces éléments en commun (blocs et moyens) d’un dispositif électronique de génération d’un temps de propagation de groupe négatif, présentés précédemment, sont cependant susceptibles d’être implémentés de différentes manières, comme montré en relation avec les figures 6 à 9, le choix entre ces différents modes d’implémentation pouvant notamment être effectué en fonction de différentes contraintes opérationnelles (par exemple des contraintes d’intégration, de vitesse de traitement, de coût, etc.).
Dans un premier mode d’implémentation, illustré en relation avec la , l’unité de traitement numérique programmable UT prend la forme d’un microcontrôleur non spécialisé classique (par exemple un microcontrôleur embarqué sur une carte de type carte Arduino), les blocs de conditionnement CD et de conversion analogique vers numérique ADC du signal étant disposés en amont de ce microcontrôleur. Un tel mode d’implémentation offre une solution moins intégrée et présentant une plus faible cadence de traitement que d’autres décrites ultérieurement, mais elle est également moins coûteuse et s’avère adaptée lorsqu’il s’agit de traiter des signaux particulièrement lents, en ce qu’elle permet de générer un temps de propagation de groupe négatif de l’ordre de la seconde, de la minute, de l’heure, voire de plusieurs jours.
Dans un deuxième mode d’implémentation, illustré en relation avec la , l’unité de traitement numérique programmable UT prend la forme d’un ordinateur, le traitement numérique du signal étant mis en œuvre par un programme exécuté sur cet ordinateur, éventuellement au sein d’une machine virtuelle. Dans ce cas un module matériel d’acquisition de données (« Data Acquisition » ou DAQ en anglais), par exemple une carte d’acquisition de donnée, fait office d’interface entre le capteur CPT et l’ordinateur. Plus particulièrement, ce module matériel d’acquisition de données DAQ est contrôlé par l’ordinateur, et il intègre le bloc de conversion analogique vers numérique ADC. Ce mode d’implémentation est intéressant en ce qu’il offre par exemple la possibilité à un utilisateur de pouvoir modifier en temps réel les paramètres du programme de traitement numérique du signal. Il accorde également plus de flexibilité dans le choix du langage de programmation, et permet notamment par exemple d’utiliser un langage de programmation graphique tel que LabView, très prisé dans le monde industriel et en particulier dans le domaine des systèmes de contrôle/commande.
Dans un troisième mode d’implémentation, illustré en relation avec la , le traitement numérique du signal est mis en œuvre au sein d’un circuit intégré prédiffusé programmable de type FPGA (« Field-Programmable Gate Array » en anglais) dans lequel est embarqué le cœur d’un processeur (e.g. ARM, RISC-V, etc.) décrit dans un langage de description matériel de type Verilog ou VHDL (processeur de type « soft-core »), ce cœur de processeur formant l’unité de traitement numérique UT. Les interfaces ITF (par exemple de type SPI de l’anglais « Serial Peripheral Interface », USB de l’anglais « Universal Serial Bus », ou encore I2C de l’anglais « Inter-Integrated Circuit ») permettant la communication avec des dispositifs ou périphériques électroniques extérieurs sont également éventuellement déjà intégrées dans le composant reconfigurable FPGA. Un tel mode d’implémentation est avantageux en termes d’intégration, et permet d’obtenir des cadences de traitement élevées. Dans une telle implémentation, le bloc de conversion analogique vers numérique ADC positionné en amont du composant reconfigurable FPGA est typiquement un convertisseur analogique vers numérique haute vitesse.
Dans un quatrième mode d’implémentation, illustré en relation avec la , le traitement numérique du signal est mis en œuvre au sein d’un circuit intégré à application spécifique de type ASIC (« Application-Specific Integrated Circuit » en anglais) dans lequel est embarqué le cœur d’un processeur (e.g. ARM, RISC-V, etc.) implémenté en technologie CMOS ou autres (processeur de type « hard-core »), ce cœur de processeur formant l’unité de traitement numérique UT. Un ASIC permet notamment d’intégrer toute la chaine de traitement, i.e. le bloc de conditionnement CD, le bloc de conversion analogique vers numérique ADC sous la forme d’un convertisseur analogique vers numérique haute vitesse, ainsi que les interfaces ITF (e.g. SPI, I2C, USB, etc.) permettant la communication avec des dispositifs ou périphériques électroniques extérieurs. Un tel mode d’implémentation est avantageux en termes d’intégration, et est également celui qui, de tous les modes d’implémentations présentés en relation avec les figures 6 à 9, permet d’obtenir les cadences de traitement les plus élevées. Il est ainsi adapté non seulement pour le traitement de signaux d’évolution lentes (en permettant la génération de temps de propagation de groupe négatifs allant au-delà de la seconde, de la minute, de l’heure, voire de plusieurs jours), mais également pour le traitement de signaux d’évolution relativement rapides, en permettant par exemple de générer un temps de propagation de groupe négatif de l’ordre de la microseconde ou de la milliseconde.
Une deuxième mode de mise en œuvre du procédé de fabrication adresse la fabrication d'une chaîne photovoltaïque conventionnelle. Selon ce deuxième mode de mise en œuvre, une deuxième portion de pâte conductrice est disposée sur l'une des première et deuxième faces de la deuxième cellule photovoltaïque, la deuxième cellule photovoltaïque étant interconnectée à la première cellule au moyen d'un élément d'interconnexion connectant la première portion de pâte conductrice avec la deuxième portion de pâte conductrice, le procédé comprenant également une étape de durcissement de la deuxième portion de pâte conductrice au moyen du procédé de durcissement selon l’invention.
Par élément d'interconnexion, on entend par exemple un élément électriquement conducteur tel qu'un ruban métallique ou un fil métallique.
Un troisième aspect de l'invention concerne également un équipement pour fabriquer une chaîne photovoltaïque à partir d'une première cellule photovoltaïque et d'une deuxième cellule photovoltaïque, chacune des cellules photovoltaïques comprenant une première face et une deuxième face, opposée à la première face l'équipement comprenant : un applicateur configuré pour appliquer une première portion de pâte conductrice sur l'une des premières et deuxièmes faces de la première cellule photovoltaïque ; des moyens pour interconnecter la deuxième cellule photovoltaïque avec la première cellule photovoltaïque.
L'équipement est remarquable en ce qu'il comprend une source de rayonnement configurée pour exposer la première face de la première cellule photovoltaïque à un premier rayonnement électromagnétique comprenant au moins une première composante comprise entre 300 nm et 700 nm.
L'équipement permet ainsi de fabriquer une chaîne photovoltaïque plus fiable. En effet, il permet de réaliser le durcissement de la pâte conductrice selon le premier aspect de l'invention, garantissant un durcissement homogène, quelle que soit la face sur laquelle la pâte conductrice est déposée. Le risque de décollement de la pâte conductrice est donc réduit.
De plus, l'équipement est avantageux en ce qu'il peut être réalisé à partir d'un équipement de fabrication d'une chaîne photovoltaïque selon l'art antérieur. Il suffit pour cela d'ajouter une source de rayonnement pour obtenir un équipement selon le troisième aspect de l'invention, à même de fabriquer une chaîne photovoltaïque fiable.
L'équipement peut comprendre une sonde de température pour déterminer la température de la portion de pâte conductrice et/ou de la cellule photovoltaïque pendant l’exposition au premier rayonnement électromagnétique. La sonde permet ainsi de choisir l'irradiance totale du premier rayonnement électromagnétique et la première durée d'exposition de sorte que les conditions de durcissement soient optimales.
L'équipement peut également comprendre un banc d'essai pour déterminer la résistance à la rupture de la première portion de pâte conductrice. Le banc d'essai peut également être mis en œuvre pour choisir l'irradiance totale du premier rayonnement électromagnétique et la première durée d'exposition de sorte que les conditions de durcissement soient optimales.
L'équipement peut aussi comprendre une source de chaleur distincte de la source de rayonnement.
BRÈVE DESCRIPTION DES FIGURES Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique. Les figures sont présentées à titre indicatif et nullement limitatif de l’invention.
représente schématiquement un procédé de fabrication d'un module photovoltaïque selon l'art antérieur.
représente schématiquement un équipement pour la fabrication d'une chaîne photovoltaïque selon l'art antérieur.
représente schématiquement un premier mode de mise en œuvre d'un procédé de durcissement d'une pâte conductrice selon un premier aspect de l'invention.
représente schématiquement un premier exemple d'un premier rayonnement électromagnétique mis en œuvre selon le procédé de la .
représente schématiquement un deuxième exemple du premier rayonnement électromagnétique mis en œuvre selon le procédé de la .
Dans le présent mode de réalisation, les potentiels Vcc et Gnd, non représentés sur les figures 5 et 6, sont sensiblement constants pendant le fonctionnement de l'écran d'affichage 10. Les pixels d'image d'une nouvelle image à afficher sont affichés successivement de la rangée de rang 1 à la rangée de rang M. On appelle durée de trame T la durée séparant deux sélections successives de la même rangée de l'écran d'affichage 10. L'affichage d'un nouveau pixel d'image par un pixel d'affichage 12 1,j , j variant de 1 à N, de la rangée de rang i comprend une première phase P1 suivie d'une deuxième phase P2. Pendant la phase P1, les signaux analogique de données Data j sont transmis aux pixels d'affichage 12 1,j de la rangée de rang i, seul le signal Data 1 étant représenté en . Chaque pixel d'affichage 12 i,j mémorise une nouvelle valeur du signal analogique de couleur R, G, ou B à partir du signal analogique de données Data j reçu. Pendant la deuxième phase P2, les diodes électroluminescentes de chaque pixel d'affichage 12 1,j sont commandées à partir des signaux de couleur R, G, B mémorisés. Dans le cas où chaque pixel d'affichage 12 i,j comprend des diodes électroluminescentes émettant des couleurs différentes, le pixel d'affichage 12 i,j peut recevoir les signaux de données Data j correspondant aux différentes couleurs de façon successive pendant la phase P1 et les diodes électroluminescentes de chaque pixel d'affichage 12 1,j sont commandées à partir des nouveaux signaux de couleur R, G, B obtenus à partir des signaux de données Data j pendant la deuxième phase P2 suivante
Pendant la première phase P1, le signal Com i de sélection et de référence PWM est mis à un niveau haut, sensiblement constant, formant ainsi une impulsion de tension. L'impulsion du signal Com i est détectée par le circuit 44 de chaque pixel d'affichage 12 i ,j de la rangée de rang i et permet ainsi la sélection des pixels d'affichage 12 i ,j de cette rangée, les pixels d'affichage des autres rangées n'étant pas sélectionnés. Selon un mode de réalisation, la durée de chaque impulsion est inférieure à la durée de la trame divisée par le nombre de rangées à sélectionner, de préférence inférieure à 100 µs. En particulier, le circuit 44 fournit un signal Prog au circuit 46, le signal Prog étant par exemple un signal binaire qui est maintenu à l'état "1" pendant la durée de l'impulsion du signal Com i . Pendant la première phase P1, les signaux de données Data j sont transmis sur les électrodes de colonnes 20 j . Chaque signal de données Data j peut correspondre à un signal analogique pouvant prendre une valeur constante depuis une valeur minimale jusqu'à une valeur maximale. Le circuit 46, sélectionné par le signal Prog à l'état "1", fournit le signal Data j qui est mémorisé dans le circuit 50 du pixel d'affichage 12 1,j sous la forme d'un signal analogique R, G, ou B dont la valeur dépend du signal Data j , le signal R 1,1 mémorisé par le pixel d'affichage 12 1,1 , et le courant I LED1,1 traversant la diode électroluminescente du pixel d'affichage 12 1,1 étant représentés à titre d'exemple en et les signaux R 1,1 , R 2 ,1 , et R 3 ,1 mémorisés respectivement par les pixels d'affichage 12 1,1 , 12 2 ,1 , et 12 3 ,1 et les courants I LED1,1 , I LED 2 ,1 , et I LED 3 ,1 , traversant respectivement les diodes électroluminescentes des pixel d'affichage 12 1,1 , 12 2 ,1 , et 12 3 ,1 étant représentés à titre d'exemple en . Comme cela apparaît sur la , les chronogrammes des signaux Com 2 et Com 3 sont similaires au chronogramme du signal Com 1 bien que décalés dans le temps. La fin de première phase P1 pour une rangée peut correspondre au début de la première phase P1 pour la rangée suivante.
Selon un mode de réalisation, les diodes électroluminescentes du pixel d'affichage 12 1,j sont commandées par modulation de largeur d'impulsion. Dans ce but, pendant une première partie P2_ON de la deuxième phase P2, le signal Com i de sélection et de référence PWM varie de façon périodique en présentant une succession de motifs identiques qui sont détectés par le circuit 44 de chaque pixel d'affichage 12 i ,j de la rangée de rang i. Le circuit 44 met le signal Prog à l'état "0" et transmet la succession de motifs au circuit 50 (signal analogique de référence PWM) au circuit 50 pour la commande des diodes électroluminescentes LED par modulation de largeur d'impulsion. A titre d'exemple, en , chaque motif comprend une rampe de tension ascendante suivie d'une rampe de tension descendante. Selon un autre exemple, chaque motif comprend seulement une rampe de tension ascendante ou seulement une rampe de tension descendante. De façon générale, chaque motif comprend une courbe d'évolution de tension déterminée, par exemple une courbe de croissance exponentielle, une courbe sinusoïdale, etc. La forme du motif peut par exemple inclure les compensations de la sensibilité de l'oeil, en particulier une correction gamma. La fréquence de répétition des motifs sur chaque phase P2_OFF permet d’avoir entre 1 et 1000 cycles de motifs par phase P2_OFF.
Le circuit 50 du pixels d'affichage 12 i,j commande la diode électroluminescente LED ou les diodes électroluminescentes LED à partir de la comparaison entre le signal analogique mémorisé R, G, ou B et le signal analogique de référence PWM. A titre d'exemple, la source de courant CS est éteinte lorsque le signal analogique mémorisé R, G, ou B est supérieur au signal analogique de référence PWM, ce qui se traduit par un courant I LED alimentant la diode électroluminescente nul, et la source de courant CS est allumée lorsque le signal analogique mémorisé R, G, ou B est inférieur au signal analogique de référence PWM, ce qui se traduit par un courant I LED alimentant la diode électroluminescente à une valeur constante non nulle.
Pendant une deuxième partie P2_OFF de la deuxième phase P2, le signal le signal Com i de sélection et de référence PWM est maintenu à un niveau constant, par exemple un niveau bas, de sorte que les diodes électroluminescentes LED des pixels d'affichage de la rangée sont éteintes. La durée de la deuxième partie P2_OFF peut varier de 0 % à 100 % de la durée de la deuxième phase P2. En particulier, la deuxième partie P2_OFF peut ne pas être présente. Selon un mode de réalisation, la durée de chaque phase P2 est égale à la durée de la trame Tframe diminuée de la durée de la phase P1.
Les figures 7, 8, et 9 représentent des chronogrammes du signal Com i illustrant des modes de réalisation d'un procédé de détection des impulsions du signal Com i .
Selon un mode de réalisation illustré en , la différence entre le niveau Vmax_pulse de l'impulsion du signal Com i et la valeur maximale Vmax_sawtooth du signal Com i pendant la succession de motifs est supérieure au seuil permettant la détection de l'impulsion par le circuit 44, de préférence supérieure à 100 mV, et la détection d'une impulsion du signal Com i est réalisée par une détection d'amplitude. Une impulsion du signal Com i est par exemple détectée lorsque le signal Com i devient supérieur à un seuil.
Selon un mode de réalisation illustré en , la durée Tpulse de l'impulsion du signal Com i est supérieure ou égale à la durée Tsawtooth du motif qui est répété dans la succession de rampes. La détection d'une impulsion du signal Com i est par exemple réalisée par un filtrage passe-bas du signal Com i . En particulier, dans ce cas, la durée Tpulse de l'impulsion du signal Com i peut être égale à la durée Tsawtooth. En effet, l'impulsion du signal Com i ayant une forme différente de celle des motifs du signal PWM, elle peut être détectée par un filtrage passe-bas.
Selon un mode de réalisation illustré en , la durée Tpulse de l'impulsion du signal Com i est inférieure, de préférence d'au moins 30 %, à la durée Tsawtooth du motif qui est répété dans la succession de rampes. La détection d'une impulsion du signal Com i est par exemple réalisée par un filtrage passe-haut du signal Com i .
Selon un mode de réalisation, le signal analogique de référence PWM peut comprendre seulement les motifs du signal Com i . Selon un autre mode de réalisation, le signal analogique de référence PWM est identique au signal Com i . En effet, la durée de l'impulsion du signal Com i , c’est-à-dire la durée de la phase P1, pouvant être nettement inférieure à la durée de la répétition des motifs du signal Com i , c’est-à-dire la durée de la partie P2_ON de la phase P2, l'intensité lumineuse émise par les diodes électroluminescentes pendant la phase P1, si elles sont allumées, est négligeable par rapport à celle émise pendant la partie P2_ON de la phase P2.
La est un schéma électrique d'un mode de réalisation d'une partie du circuit 40 de pilotage de la source de courant commandable CS, notamment des circuits 46, 48 et 50.
Le circuit 46 du circuit 40 de pilotage comprend un premier interrupteur T1 reliant le plot conducteur 36 recevant le signal de données Data j à un noeud N. L'interrupteur T1 est commandé par le signal Prog. Selon un mode de réalisation, l'interrupteur T1 est un transistor MOS à canal N, dont la grille reçoit le signal Prog. Le circuit 48 du circuit 40 de pilotage comprend un condensateur C1 dont une armature est reliée, de préférence connectée au noeud N, et une deuxième armature est reliée au plot conducteur recevant la tension de référence basse Gnd.
Le circuit 50 du circuit 40 de pilotage comprend un comparateur COMP comprenant une entrée V+ reliée, de préférence connectée, au noeud N, une entrée V- recevant le signal PWM, qui peut être identique au signal Com i , une entrée Vref recevant une tension constante pouvant, par exemple correspondre à la tension de référence réduite Vdd lorsqu'elle est présente ou être obtenue à partir de la tension de référence haute Vcc, notamment lorsque la tension de référence réduite Vdd n'est pas présente, une entrée reliée, de préférence connectée, plot conducteur 36 recevant la tension de référence haute Vcc, et une sortie fournissant un signal binaire Vcomp. Le comparateur COMP peut comprendre une paire différentielle.
Le circuit 50 comprend un inverseur INV1 recevant le signal Vcomp et fournissant un signal VCS de commande de la source de courant CS. Selon un mode de réalisation, l'inverseur INV1 comprend un transistor MOS T2 à canal P dont la source reçoit la tension de référence haute Vcc, dont la grille reçoit le signal Vcomp, et dont le drain fournit le signal VCS, et un transistor MOS T3 à canal N dont la source reçoit la tension de référence basse Gnd, dont la grille reçoit le signal Vcomp, et dont le drain est connecté au drain du transistor T2.
Selon un mode de réalisation, la source de courant CS correspond à un transistor MOS T4 à canal N dont la grille reçoit le signal VCS, dont la source reçoit la tension de référence basse Gnd, et dont le drain est relié à la cathode de la diode électroluminescente LED, l'anode de la diode électroluminescente LED recevant la tension de référence haute Vcc.
L'interrupteur T1 est fermé lorsque le signal de sélection Prog est à l'état "1", par exemple égal à la tension Vcc, et l'interrupteur T1 est ouvert lorsque le signal de sélection Prog est à l'état "0", par exemple égal à 0 V. Lorsque l'interrupteur T1 est fermé, le condensateur C1 est chargé par la tension Data j par l'intermédiaire de l'interrupteur T1. L'ouverture de l'interrupteur T1 lorsque le signal de sélection Prog est à l'état "0" empêche une décharge du condensateur C1 par l'interrupteur T1. Le signal Data j est ainsi mémorisé sous la forme d'une tension R aux bornes du condensateur C1.
- les figures 3 à 5 sont différentes vues schématiques illustrant la mise en œuvre du procédé de la ;
- la est un organigramme d’un procédé de détection selon un deuxième mode de réalisation de l’invention, le procédé étant mise en œuvre par le système de la ; et