Procédé d’électroformage (200) d’une mémoire résistive d’un dispositif mémoire incluant un contrôleur mémoire et un encodeur calculant un code correcteur d’erreur linéaire et invariant à l’inversion, le procédé comprenant les étapes suivantes : - (210) requérir une écriture dans le dispositif mémoire à une adresse initiale correspondant à la sélection de plusieurs résistors, avec des données à écrire comprenant k bits de données et présentant tous une même première valeur logique dite d’électroformage parmi deux valeurs logiques possibles « 0 » ou « 1 » ; - (220) encoder les k bits de données avec le code correcteur d’erreur linéaire et invariant à l’inversion de manière à obtenir un mot de code comprenant les bits de données et r bits de vérification, tel que les bits de vérification dépendent d’un nombre impair des bits de données résultant en ce que les bits de données et les bits de vérification ont tous la même première valeur logique ; - (230) réaliser l’écriture du mot de code dans les résistors sélectionnés de ladite mémoire résistive, le contrôleur mémoire réalisant une écriture en mode 1T1R correspondant à une écriture individuelle de chaque résistor, chaque résistor étant placé dans un état de haute ou de basse impédance selon la valeur logique respective de chaque bit du mot de code, le contrôleur mémoire appliquant des conditions d’écriture permettant l’électroformage. Procédé d’électroformage d’une mémoire résistive selon la revendication 1, le procédé comprenant les étapes ultérieures suivantes : - (331) requérir une lecture par le contrôleur mémoire à l’adresse initiale dans la mémoire résistive où ledit mot de code a été écrit et comparer la valeur lue à la valeur attendue, et si lesdites valeurs ne correspondent pas (340) sauvegarder ladite adresse d’électroformage dans un registre de statut du contrôleur mémoire et/ou dans un registre d’un processeur externe relié au dispositif mémoire, - (350) incrémenter ou décrémenter l’adresse initiale, de manière à obtenir une nouvelle adresse correspondant à la sélection d’autres résistors que ceux de l’adresse initiale ; et - (360) vérifier si cette nouvelle adresse est hors de portée : - si oui terminer le procédé ; - si non réitérer les étapes de la revendication 1 à la nouvelle adresse. Procédé d’électroformage d’une mémoire résistive selon la revendication 1 ou 2, le procédé d’électroformage comprenant les étapes ultérieures suivantes : - fournir le mot de code lu à un décodeur apte à fournir k bits de données corrigées si nécessaire à partir des bits de vérification, le décodeur étant apte à renseigner un registre de statut du contrôleur mémoire indiquant la présence ou non d’une erreur corrigeable ou non-corrigeable dans le mot qui vient d’être lu ; - et dans lequel, l’étape de comparaison de la valeur lue et de la valeur attendue inclut une opération de consultation dudit registre de statut du contrôleur. Procédé d’électroformage d’une mémoire résistive selon l’une quelconque des revendications précédentes, le procédé d’électroformage comprenant les étapes ultérieures suivantes : - (410) requérir, par un processeur externe, une lecture à l’adresse initiale et/ou à la nouvelle adresse et vérifier si tous les bits de données retournées audit processeur, obtenues en sortie d’un décodeur ayant reçu le mode de code lu, ont tous une même valeur logique parmi deux valeurs logiques « 0 » et « 1 » possibles : - si tous les bits de données ont tous la même valeur logique « 0 » ou « 1 » attendue, (420) lire le registre de statut du contrôleur mémoire pour vérifier la présence ou non d’une erreur ayant été corrigée par ledit décodeur dans le mot qui vient d’être lu ; et selon le résultat (430) de la vérification : - (431) signaler une erreur d’électroformage ; ou - (432) terminer le procédé. - si tous les bits de données n’ont pas tous la même valeur logique « 0 » ou « 1 », (431) signaler une erreur d’électroformage. Procédé d’électroformage d’une mémoire résistive selon l’une quelconque des revendications précédentes, les étapes du procédé étant itérées au moins une fois avec des données à écrire dont la valeur logique des bits est différente de la valeur logique des bits de l’itération précédente. Dispositif d’électroformage d’une mémoire résistive d’un dispositif mémoire incluant un contrôleur mémoire et un encodeur calculant un code correcteur d’erreur linéaire et invariant à l’inversion, le dispositif d’électroformage comprenant des moyens pour mettre en œuvre les étapes du procédé d’électroformage selon l’une quelconque des revendications précédentes. Dispositif selon la revendication 6 dans lequel les moyens comprennent un processeur hôte, les étapes du procédé d’électroformage selon l’une quelconque des revendications précédentes étant mises en œuvre par des interactions entre le processeur hôte et le contrôleur mémoire. Le dispositif d’électroformage selon la revendication 6 ou 7 dans lequel le code correcteur d’erreur linéaire et invariant à l’inversion est de type SEC, SEC-DED, DEC, DEC-TED, TEC ou TEC-QED. Procédé de vérification d’écriture dans une mémoire résistive d’un dispositif mémoire incluant un contrôleur mémoire et un encodeur calculant un code correcteur d’erreur linéaire et invariant à l’inversion, le procédé comprenant les étapes suivantes : - (410) requérir une lecture d’un mot de code écrit à une adresse initiale et vérifier si tous les bits de ce mot de code ont tous une même valeur logique parmi deux valeurs logiques « 0 » et « 1 » possibles : - si tous les bits de ce mot de code ont tous la même valeur logique « 0 » ou « 1 », (420) lire un registre de statut du contrôleur mémoire pour vérifier la présence ou non d’une erreur corrigeable ou non-corrigeable dans le mot qui vient d’être lu ; et selon le résultat (430) de la vérification : - (431) signaler une erreur d’écriture ; ou - (432) terminer le procédé. - si tous les bits de ce mot de code n’ont pas tous la même valeur logique « 0 » ou « 1 », (431) signaler une erreur d’écriture. Le procédé selon la revendication 9 dans lequel les étapes sont mises en œuvre pour la vérification de l’écriture d’un mot de code d’une opération d’électroformage. Le procédé selon la revendication 9 pour lequel les étapes sont mises en œuvre pour la vérification de l’écriture d’un mot de code après des étapes consistant à : - (210) requérir une écriture dans le dispositif mémoire à une adresse initiale correspondant à la sélection de plusieurs résistors, avec des données à écrire comprenant k bits de données et présentant tous une même première valeur logique parmi deux valeurs logiques possibles « 0 » ou « 1 » ; - (220) encoder les k bits de données avec le code correcteur d’erreur linéaire et invariant à l’inversion de manière à obtenir un mot de code comprenant les bits de données et r bits de vérification, tel que les bits de vérification dépendent d’un nombre impair des bits de données résultant en ce que les bits de données et les bits de vérification ont tous la même première valeur logique ; et - (230) réaliser l’écriture du mot de code dans les résistors sélectionnés de ladite mémoire résistive, le contrôleur mémoire réalisant une écriture en mode 1T1R ou 2T2R du mot de code dans les résistors sélectionnés. Dispositif de vérification d’écriture dans une mémoire résistive d’un dispositif mémoire incluant un contrôleur mémoire, un encodeur calculant un code correcteur d’erreur linéaire et invariant à l’inversion et un décodeur associé, le dispositif mémoire étant relié à un processeur externe, le dispositif de vérification comprenant des moyens pour mettre en œuvre les étapes du procédé selon l’une quelconque des revendications 9 à 11.