INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
En variante, quand la condition sur le nombre maximum de couches spatiales est mise en œuvre, on peut envisager de continuer la boucle d’itération lorsque le récepteur optimal , même s’il améliore effectivement la métrique du sous-ensemble courant ( i.e. ), ne satisfait pas la condition sur les couches spatiales. Dans ce cas, cela signifie certes qu’il n’y a plus assez de couches spatiales disponibles pour ajouter le récepteur optimal , mais cela n’exclue pas l’existence d’un autre récepteur, extérieur au sous-ensemble courant , qui améliore lui aussi la métrique, tout en ayant moins de couches spatiales que le récepteur optimal . On peut alors réitérer la boucle d’itération, en exécutant notamment l’étape de sélection SEL2 sur l’ensemble des récepteurs extérieurs à l’union du sous-ensemble courant et du récepteur optimal , et tester de nouveau la condition sur le nombre maximum de de couches spatiales sur un nouveau récepteur optimal extérieur à cette union . Si, à force d’itérations, on « épuise » l’ensemble des récepteurs extérieurs au sous-ensemble courant sans identifier de récepteur qui satisfait à la fois la condition d’amélioration de la métrique et la condition sur les couches-spatiales, alors cela signifie que le sous-ensemble est quasi-optimal (pour la métrique), et on peut alors arrêter l’itération et renvoyer le sous-ensemble courant comme sous-ensemble quasi optimal sélectionné.
5. 2.3 Détermination du récepteur optimal pour la métrique de performance
Dans un mode de réalisation, la sélection SEL2 du récepteur optimal au sens de la métrique de performance comprend une étape d’obtention OBT1 de la métrique de performance pour le sous-ensemble courant , une étape de calcul CALC1, pour au moins un récepteur candidat de ( i.e. extérieur au sous-ensemble courant ), d’une métrique candidate égale à la métrique de performance ) de l’union du récepteur candidat avec le sous-ensemble courant , et enfin une étape de détermination DET1 du récepteur candidat présentant la métrique candidate la plus grande.
Dans un mode de réalisation, on filtre, au cours d’une étape FLTR, dans , les récepteurs selon un critère prédéterminé (noté ), de sorte à ne calculer effectivement la métrique que pour les récepteurs les plus « prometteurs » pour optimiser la métrique, dit autrement pour les récepteurs appartenant à . Une fois le calcul sur un récepteur effectué, on peut alors modifier, au cours d’une étape COND, son critère correspondant pour le mettre à (pour « false », dit autrement, pour ne pas recalculer sa métrique candidate). On continue alors le calcul des métriques candidates pour les récepteurs restants. Cela permet d’accélérer la sélection du récepteur optimal, en ne calculant que les métriques candidates nécessaires.
Par exemple, quand la condition de couches spatiales est mise en œuvre, on peut d’office exclure les récepteurs de dont le nombre de couches spatiales est supérieur au seuil moins le nombre de couches spatiales du sous-ensemble courant , puisqu’on sait d’avance que ces récepteurs ne rempliront pas ladite condition de couches spatiales. Dit autrement, on a ).
un poignée apte à recevoir au moins une main d’un utilisateur,
un câble, reliant la base à la poignée,
dans laquelle la poignée comprend un interrupteur-maitre de poignée configuré pour alterner entre une position d’électrocardiogramme et une position d’impédancemétrie et la base comprend un interrupteur-maitre configuré pour alterner entre une position d’électrocardiogramme et une position d’impédancemétrie.
Dans un mode de réalisation, la poignée comprend quatre électrodes, chaque électrode étant connectée à un interrupteur pour connecter ladite électrode à un circuit électrique d’électrocardiogramme ou à un circuit d’impédancemétrie, le circuit électrique ECG et le circuit d’impédancemétrie étant reliés à l’interrupteur-maitre. Les quatre électrodes permettent à la poignée d’effectuer une mesure de BIA (notamment segmentale) et un ECG.
Dans un mode de réalisation, le circuit électrique d’électrocardiogramme et le circuit électrique d’impédancemétrie permettent de traiter les signaux électriques avant qu’ils ne transitent par le câble.
La description présente aussi un procédé de mesure (par exemple d’acquisition d’ESC) à l’aide d’une station telle que décrite précédemment, le procédé comprenant une étape de commutation, à l’aide du commutateur, entre deux configurations différentes.
Description des figures Les figures suivantes illustrent les éléments décrits dans la présente description.
: la représente une vue tridimensionnelle d’une station de mesure avec une poignée, selon un mode de réalisation ;
: la représente une vue latérale de la station de la ;
: la représente une vue tridimensionnelle de la station de la , mais avec la poignée en position déployée ;
: la représente une vue détaillée de la poignée ;
: la représente une vue schématique de la station de mesure et de son environnement ;
: la illustre une vue tridimensionnelle d’une plaque de mesure isolée ;
: la illustre une vue du dessous la plaque de mesure de la ;
: la représente une vue schématique des composants de la station de mesure pour notamment effectuer un ESC ;
: la représente un agencement d’électrodes avec deux électrodes indépendantes par groupe gauche ou droite d’électrodes ;
Pour obtenir les deuxième et troisième empilements sélecteurs 20, 30, le procédé comprend la gravure de la couche active globale 9131 de manière à la séparer en une deuxième couche active 21 et une troisième couche active 31. La gravure est réalisée de sorte qu’une première partie au moins de la deuxième couche active 21 s’étende parallèlement au premier flanc 1211 de la première électrode supérieure 121, en vis-à-vis de ce premier flanc 1211 et de sorte qu’une deuxième partie au moins de la troisième couche active 31 s'étende parallèlement au deuxième flanc 1222 de la deuxième électrode supérieure de mémoire 122, en vis-à-vis de ce deuxième flanc 1222.
La gravure peut être stoppée avant d’atteindre la couche isolante 14. Toutefois, selon un développement, la couche active globale 9131 et le premier empilement planaire 10 pourraient être gravé en une seule fois, divisant ainsi chaque couche en deux parties distinctes. Quoiqu’il en soit, la gravure est stoppée avant d’atteindre l’électrode inférieure 13.
L’étape de gravure 922 peut également graver dans le même temps la couche conductrice 9132 en deux parties de sorte qu’elles forment respectivement les couches conductrice 22, 32, s’étendant par exemple respectivement sur les deuxième et troisième couches actives 21, 31. Pour que l’ensemble formé soit fonctionnel, il est nécessaire que l’étape de gravure divise au moins la couche 9132.
La formation des contacts électrique 42, 52 est par exemple réalisée au même moment que l’étape de gravure de la couche conductrice 9132. Elle permet ainsi de séparer électriquement les contact électriques 42, 52 les uns des autres.
L’étape de gravure peut également permettre de séparer électriquement les deuxièmes empilements intermédiaires 913b, 913c, 913d voisins en séparant les couches 9131, 9132 déposées sur chaque premier empilement planaire 10.
Les et représentent des ensembles 1 de mémoire résistive 1 formant une matrice 3 de mémoires résistives. Chacun des deuxième et troisième empilements vertical 20, 30 sont reliés à des colonnes d’adressage distinctes. Afin de connecter chaque empilement vertical 20, 30, le procédé peut comprendre la formation de colonne d’adressage. Pour cela, les ensembles 1 sont enterrés sous une couche complémentaire de diélectrique 62. La couche complémentaire de diélectrique 62 est mise à niveau de chaque contact électrique par planarisation. Ensuite les colonnes d’adressage sont formées, par exemple par la mise en œuvre d’un procédé damascène.
Capteur d'images La présente description concerne de façon générale le domaine des dispositifs d'acquisition d'images. La présente description concerne plus particulièrement des dispositifs d'acquisition d'images adaptés à acquérir une image 2D et une image de profondeur d'une scène.
On connaît des dispositifs d'acquisition d'images capables d'acquérir une image 2D et une image de profondeur d'une scène. On connaît notamment des dispositifs comportant des sous-pixels d'image 2D et des sous-pixels de profondeur intégrés dans un réseau de pixels d'un même capteur d'images.
Il existe un besoin d'améliorer les dispositifs d'acquisition d'une image 2D et d'une image de profondeur d'une scène existants. Il serait souhaitable de réaliser un capteur d'images intégrant, dans un même réseau de pixels, des sous-pixels d'image 2D et des sous-pixels de profondeur, le capteur présentant notamment, pour l'acquisition des images de profondeur, une efficacité supérieure à celle des capteurs connus.
Un objet d'un mode de réalisation est de pallier tout ou partie des inconvénients des dispositifs d'acquisition d'une image 2D et d'une image de profondeur d'une scène connus.
Pour cela, un mode de réalisation prévoit un capteur d'images comprenant une pluralité de pixels formés dans et sur un substrat semiconducteur, chaque pixel comportant : – au moins une première zone photosensible formée dans le substrat semiconducteur et adaptée à capter de la lumière dans une première gamme de longueurs d'ondes ; – une deuxième zone photosensible formée dans le substrat semiconducteur à l'aplomb de ladite au moins une première zone photosensible et adaptée à capter de la lumière dans une deuxième gamme de longueurs d'ondes, différente de la première gamme de longueurs d'ondes ; – au moins une zone de collecte de charges disposée du côté du substrat opposé à ladite au moins une première zone photosensible ; – au moins une région de transfert s'étendant depuis ladite au moins une première zone photosensible jusqu'à ladite au moins une zone de collecte de charges ; et – au moins une grille de transfert s'étendant verticalement entre ladite au moins une région de transfert et la deuxième zone photosensible et bordant latéralement ladite au moins une région de transfert.
Selon un mode de réalisation, chaque pixel comporte en outre une tranchée d'isolation périphérique s'étendant verticalement dans le substrat semiconducteur, depuis ledit côté de la deuxième zone photosensible, et délimitant latéralement ladite au moins une première zone photosensible et la deuxième zone photosensible.
Selon un mode de réalisation, chaque grille de transfert comporte une première tranchée d'isolation s'étendant dans le substrat semiconducteur depuis ledit côté du substrat opposé à ladite au moins une première zone photosensible et pénétrant partiellement dans l'épaisseur de ladite au moins une première zone photosensible.
Selon un mode de réalisation, chaque zone de collecte de charges s'étend latéralement entre la tranchée d'isolation périphérique et la ou l'une des premières tranchées d'isolation.
Selon un mode de réalisation, chaque grille de transfert est entourée par une deuxième tranchée d'isolation s'étendant verticalement dans le substrat depuis ledit côté du substrat opposé à ladite au moins une première zone photosensible.
Selon un mode de réalisation, chaque pixel comporte en outre au moins une autre grille de transfert s'étendant latéralement sur ledit côté du substrat opposé à ladite au moins une première zone photosensible et au moins une autre zone de collecte de charges.
La représente schématiquement le fonctionnement du système sur puce de la , selon un aspect de l'invention, ou en d'autres termes le procédé de traduction d'une transaction mémoire 1 mis en œuvre par le circuit logique Logic.
Lorsqu’une transaction mémoire 1 est reçue par l’unité IOMMU, comme illustré sur la , la mémoire tampon TLB est parcourue pour rechercher la traduction de l’adresse virtuelle en adresse physique. L’exemple utilise une mémoire tampon TLB à une entrée et sur les figures, les premiers tableaux TLB avant traduction et les seconds tableaux TLB après traduction.
Si une traduction est trouvée dans la mémoire tampon TLB (sortie positive du test 2) et si son entrée est réservée (sortie positive du test 3), l'adresse virtuelle est traduite en adresse physique et est transférée à la mémoire principale, comme représenté sur la .
Le deuxième tableau et le troisième tableau de la sont identiques car la traduction est trouvée dans la mémoire tampon TLB, il n’y a donc pas besoin de remplacer l’entrée du TLB.
Si l’entrée ayant permis la traduction de la transaction n’est pas réservée (sortie négative du test 3), i.e. dont le bit de réservation Res indique une non-réservation, alors l’unité IOMMU la réserve pour le périphérique correspondant, comme représenté sur la , en mettant le bit de réservation Res à réservé.
Lorsque la traduction n’est pas dans la mémoire tampon TLB (sortie négaitive du test 2), l’unité IOMMU parcourt la table des pages IOPT pour trouver la traduction (test 5), au moyen d'un module PTW de pointeur courant, pouvant être réalisé de manière matérielle ou logicielle.
Si aucune traduction n’est trouvée dans la table des pages IOPT (sortie négative du test 5), alors l’unitéIOMMU lève une interruption 6 (défaut de page ou "page fault") en direction du cœur C, comme illustré sur la .
Si l'unité IOMMU trouve la traduction dans la table des pages IOPT (sortie positive du test 5), elle évalue plusieurs conditions successives pour choisir l’entrée à remplacer dans la mémoire tampon TLB, comme suit.
L’entrée est alors choisie dans l’ordre de priorité suivant : une entrée invalide (sortie positive du test 7), qui est allouée 8, comme illustré sur la . une entrée ré-allouable (sortie positive du test 9 suite à sortie négative du test 7), qui est ré-allouée 10, jusqu'à la fin de la période, comme illustré sur la . une entrée déjà allouée (sortie positive du test 11 suite à sortie négative du test 9), comme illustré sur la (en remplacement d’une entrée appartenant déjà au périphérique dont la transaction est en cours de traitement). Aucune entrée du TLB n’est disponible à la réallocation donc il n’y a pas de réallocation à faire.
Dans les trois cas 8, 10 et sortie positive du test 11, une sauvegarde 12 de la table de pages d'entrées/sorties IOPT est effectuée, et une réservation de l’entrée pour le périphérique effectuant la transaction.
Si aucune des conditions n’est remplie, (sortie négative du test 11) la transaction est traduite et transmise à la mémoire principale MM sans sauvegarder la traduction dans la mémoire tampon TLB, comme illustré sur la .
Enfin, la suite de la transaction mémoire 13 est effectuée.
Ce mécanisme d’allocation des entrées est complémenté d’un mécanisme de ré-allocation (ou remise en jeu) des entrées de la mémoire tampon TLB. Ce mécanisme est sporadique avec distance d'interarrivée bornée, et consiste en la réinitialisation de tous les bits ou champs Res de la mémoire tampon TLB, en les remettant à zéro (dans le cas où 0 signifie non-réservé ou 1 signifie réservé), ce faisant supprimant les réservations de toutes les entrées de la mémoire tampon TLB.
Cependant, les entrées dont la réservation a été supprimée ne sont pas invalidées, et ce faisant un périphérique peut réutiliser une entrée qui lui a été non-réservée sans souffrir d’une absence de la traduction dans la mémoire tampon TLB ou "TLB miss" en langue anglaise. De plus, il est impossible pour un périphérique appartenant à un autre périphérique de faire la différence entre la récupération d’une entrée invalide et la récupération d’un entrée précédement allouée à un autre périphérique. Les entrées sont remises en jeu sporadiquement pour éviter que les périphériques puissent se synchroniser sur la période de réallocation des entrées de la mémoire tampon TLB pour ré-implémenter l’attaque avec un débit plus faible (la fréquence des échanges deviendrait la fréquence de réallocation au lieu d’être la fréquence de traitement des requêtes par l’unité IOMMU).
La présente invention permet de très fortement limiter les collisions d'accès entre deux périphériques au niveau de la mémoire tampon TLB de l’IOMMU comme les périphériques ne sont plus capables d’éjecter les traductions d’autres périphériques hors de la mémoire tampon TLB en dehors des périodes de réallocation des entrées. De ce fait, le débit du canal caché est limité rendant le canal caché inexploitable.
La présente invention permet également de conserver des performances proches des performances natives d’une unité IOMMU classique pour des accès classiques de périphériques. Aussi, on peut classer les périphériques en deux catégories : les périphériques réseau, recevant des données venant de l’extérieur du système, qui sont transmises en un burst (ou séquence de données relativement courte mais émise à la vitesse maximale pendant la fenêtre accordée à l'émetteur) en écritures mémoire. Les paquets sortant du système sont récupérés par un burst de lectures puis transmis hors du système. Les transactions ont une très forte localité car elles sont toujours destinées au buffer ou mémoire tampon de réception ou à destination du buffer ou mémoire tampon de transmission du noyau ou "kernel" en langue anglaise. les accélérateurs de calculs qui chargent les opérandes de calcul depuis la mémoire principale en burst de lecture, les données sont ensuite traitées en cantonnant l’exécution à leur mémoire interne du périphérique, finalement les données de sortie sont transmises en mémoire principale par un burst en écriture.
- la illustre un système de transmission comprenant un émetteur et des récepteurs selon un mode de réalisation de l’invention,
- la illustre le procédé de communication selon un mode de réalisation de l’invention,
- la illustre un exemple d’étape de sélection SEL1 réalisée dans le procédé de communication de la ,
- la illustre un autre exemple d’étape de sélection SEL1 réalisée dans le procédé de communication de la ,
- la illustre un exemple d’étape de sélection SEL2 réalisée l’étape de sélection SEL1 de la ,
- la illustre un exemple d’étape de calcul réalisée dans l’étape de sélection SEL2 de la ,
- la illustre un exemple d’étape de détermination de débit réalisée dans l’étape de calcul de la ,
- la illustre un exemple d’étape de détermination de précodage réalisé dans l’étape de sélection SEL2 de la ,
- la illustre un exemple d’étape de détermination de SINR-MU réalisée dans l’étape de détermination du débit de la , pour un récepteur dans le cas CSI-D,
- la illustre un exemple d’étape de détermination de SINR-MU réalisée dans l’étape de détermination du débit de la , pour un récepteur dans le cas CSI-R2,
- la illustre schématiquement des échanges émetteur-récepteur pour la technique CSI-D,
- la illustre schématiquement des échanges émetteur-récepteur pour la technique CSI-R2 dans un cas apériodique,
- la illustre schématiquement des échanges émetteur-récepteur pour la technique CSI-R2 dans un cas périodique,
- la illustre la structure simplifiée d’un émetteur selon un mode de réalisation de l’invention.
Un système de transmission 1 selon l’invention comprend un émetteur 2 et un ensemble de récepteurs 3-1 … 3- … 3- , en communication avec l’émetteur via un canal global 4. Ici, est le nombre de récepteurs (aussi appelés « utilisateurs », d’où le « »)), et un nombre entier compris entre 1 et qui sert à identifier un récepteur. Pour la suite, on désigne un récepteur donné par son indice (1, …, , …, ), ou par la référence R-i (exemple : R , …, R , …, R où 1… … est l’indice du récepteur) selon ce qui est le plus lisible dans le contexte.
L’émetteur 2 peut comprendre antennes d’émission 5 ( , qui peuvent interférer les unes avec les autres. De la même façon, chaque récepteur peut comprendre antennes de réception respectives 6- ( , qui peuvent interférer les unes avec les autres. En appliquant un pré-codage approprié, l’émetteur 2 peut transmettre des données à plusieurs récepteurs sur les mêmes ressources temps-fréquences, selon un schéma d’ordonnancement à définir. En d’autres termes, le système de transmission 1 est du type MIMO multi-utilisateurs.
Chacun des récepteurs peut remonter à l’émetteur une information relative à une technique d’acquisition de la connaissance du canal en émission (« channel state information », ou CSI). Chacun des récepteurs peut être du type CSI-D ( i.e. renvoyer une information de type PMI, RI et/ou CQI), du type CSI-R2 ( i.e. renvoyer une version compressée de la matrice de covariance de l’interférence entre ses antennes), ou encore du type CSI-R1 par exemple. On peut également envisager l’utilisation de récepteurs dont le type est variable au fil des transmissions. Dans ce cas, le récepteur peut sélectionner une technique d’acquisition de la connaissance du canal en émission, par exemple celle qui offrirait le meilleur débit de transmission pour une transmission sur une bande de fréquences et un intervalle de temps donnés, et remonter à l’émetteur au moins une information relative à la technique sélectionnée ; de tels récepteurs sont par exemple décrits dans la demande de brevet déposée au nom d’Orange sous le numéro FR2114459.
Il n’est pas trivial de décider de l’allocation des ressources temps-fréquences aux récepteurs, et notamment le schéma d’ordonnancement correspondant (i.e. à quels récepteurs allouer au moins une ressource temps-fréquence. C’est d’autant plus le cas que l’ensemble des récepteurs peut être hétérogène en termes de technique d’acquisition de CSI.
L’invention propose un procédé pour sélectionner de manière satisfaisante un sous-ensemble de récepteurs de l’ensemble de récepteurs vers lesquels un émetteur peut émettre des données, et ce pour au moins une ressource temps-fréquence donnée. Le sous-ensemble de récepteurs est sélectionné pour être optimal, au sens défini ci-après. Dans la figure 1, le sous-ensemble de récepteurs sélectionnés comprend par exemple le récepteur R , mais pas le récepteur R1, ni le récepteur R .
Dans un mode de réalisation particulier, on sélectionne des récepteurs pour émettre sur une sous-bande et une sous-trame . Une sous-trame peut être un ensemble de symboles OFDM, par exemple 14 symboles OFDM dans la norme 5G, dont certains symboles utilisés pour transporter des données utiles, d’autres des données de contrôle (en anglais « subframe »). Si l’on se place dans le contexte de la norme 5G une ressource temps fréquence est un « élément de ressource » (RE ou « R essource Element »). Un élément de ressource, dans ce cadre, désigne la plus petite granularité temps-fréquence (c’est-à-dire une sous-porteuse et un symbole OFDM).
On considère que la remontée d’un PMI et d’un RI par le récepteur ne peut intervenir que dans un contexte où le nombre d’antennes d’émission à l’émetteur est .
On note par ailleurs que le nombre de couches spatiales que peut recevoir un récepteur ne peut excéder min( , ). Dans le cas d’une seule antenne de réception au récepteur, celui-ci ne peut recevoir qu’une seule couche spatiale, ou autrement dit RI=1. Dans la norme LTE (4G) le nombre d’antennes de réception d’un terminal dit « smart phone » est au moins de deux tandis que pour la norme NR, le nombre d’antennes de réception pour ce type de terminal est spécifié à au moins quatre antennes pour certaines bandes (3.5GHz n77/78). Pour les stations de base, le nombre d’antennes d’émission n’a cessé de croitre pour atteindre jusqu’à 64 antennes en massive MIMO. A noter qu’une antenne dans ce contexte est une chaine RF incluant une conversion numérique vers analogique et vice versa. Ainsi, le nombre d’éléments rayonnants peut être supérieur au nombre d’antennes. Si le nombre d’antennes d’émission et de réception (ou « transceiver units ») est le même au niveau de la station de base, ce n’est pas le cas pour les mobiles qui peuvent avoir un nombre d’antennes d’émission inférieur au nombre d’antennes de réception, typiquement deux antennes d’émission pour quatre antennes de réception. Toutefois, le terminal peut envoyer des signaux de référence depuis ses quatre antennes de réception, même dans cette configuration typique, grâce à la technique dite « antenna switching » (la chaine RF est basculée sur un autre élément rayonnant).
A noter que lorsque le récepteur est équipé d’une seule antenne de réception pour CSI-D, le nombre de couches spatiales est limité à 1 (RI=1) et la covariance de l’interférence est un simple scalaire réel positif.