INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Suite à l’étape E811, l’algorithme passe à l’étape E813. Les convertisseurs sont pilotés en utilisant une régulation par statisme, et on a :
L’algorithme passe à l’étape E801.
A l’étape E803, si
le convertisseur maître global vérifie si :
(étape E814).
Si ce n’est pas le cas, l’algorithme passe à l’étape E813.
Si c’est le cas, l’algorithme passe à l’étape E815.
Le convertisseur maître global tente de détecter la présence du réseau public. Si celui-ci n’est pas détecté, l’algorithme passe à l’étape E813.
S’il est détecté ( ), le convertisseur maître global envoie cette information à tous les convertisseurs maîtres locaux (étape E816).
Pour tous les convertisseurs du groupe de convertisseurs particulier qui est connecté au réseau public, on a :
Comme on peut le voir sur la , les convertisseurs en mode « onduleur » transmettent de la puissance P aux convertisseurs qui ont besoin de puissance et qui sont alors en mode « chargeur ».
L’algorithme de contrôle global de la correspond à la quatrième configuration de connexion.
Cela permet d’obtenir une mémoire 10 multi-états à taux d’erreur limité qui soit plus rapide.
Comparé aux autres technologies de mémoires non-volatiles que celles basées sur des memristors, la mémoire 10 présente également une bonne endurance, une haute fréquence de fonctionnement, de hauts niveaux de résistance et une faible énergie d’écriture.
Selon un autre mode de réalisation la barrière 18 n’est plus formée d’une seule couche mais elle comporte plusieurs couches formant une hétérostructure.
Ainsi, comme illustré par la , la barrière 18 comporte également deux couches diélectriques 26 et 28.
La matériau diélectrique formant chaque couche diélectrique 26 ou 28 est choisi dans la liste constituée de SrTiO 3 , de KTaO 3 , de LaAlO 3 , de (Dy,Tb,Gd,Sm,Nd,La)ScO 3 , de NdGaO 3 , de HfO 2 , de ZrO 2 , de Y 2 O 3 et de Al 2 O 3 . La notation (Dy,Tb,Gd,Sm,Nd,La)ScO 3 signifie XScO 3 où X est choisi parmi Dy, Tb, Gd, Sm, Nd et La.
La couche ferroélectrique 20 est intercalée entre les deux couches diélectriques 26 et 28 de sorte que les couches diélectriques 26 et 28 et la couche ferroélectrique 20 forment un empilement de couches superposées le long d’une direction d’empilement.
En variante, la couche barrière 18 est formée d’un superréseau de couches diélectriques 26 ou 28 et de couches ferroélectriques 20, c’est-à-dire un motif formé par au moins une couche diélectrique 26 ou 28 et une couche ferroélectrique 20 qui est répété.
Par exemple, le motif est une bicouche formée d’une couche diélectrique 26 ou 28 et une couche ferroélectrique 20. Cela permet d’obtenir un empilement formé par une alternance de couches diélectriques 26 ou 28 et de couches ferroélectriques 20.
Cela permet d’obtenir une jonction tunnel 12 présentant les mêmes propriétés que la jonction tunnel de la .
Dans chacun des cas, du fait de la compétition entre l’énergie dipolaire et l’anisotropie induite par l’hétérostructure, les dipôles ne s’organisent pas comme traditionnellement sous forme de domaines, mais adoptent des configurations fortement non colinéaires comportant des skyrmions.
Plus généralement, toute configuration permettant d’obtenir de générer des parois de Bloch ou Néel entre deux domaines ferroélectriques en lieu et place de paroi de Ising (c’est-à-dire sans changement de direction de la polarisation, mais avec une décroissance de sa norme entre deux domaines) est envisageable.
La configuration pourra être obtenue en prenant en compte plusieurs éléments parmi lesquels la température.
La température est à prendre en compte car la paroi de domaine ferroélectrique peut être considérée comme un état ferroélectrique confiné avec sa propre température de transition. Ainsi il existe une température d’ordre dans la paroi (inférieure à la température critique du matériau de la barrière à former) au-delà de laquelle on assiste à une transition Bloch vers Ising. Les simulations indiquent une transition de phase dans les parois de Bloch de films de PbTiO 3 environ 100 K plus basse que dans le matériau.
Il peut aussi être pris en compte la coexistence de polymorphes de différentes symétries au voisinage de la frontière avec la phase morphotropique (plus souvent dénommée selon la terminologie anglaise de « morphotropic phase boundary ») dans des systèmes de basse symétrie (monoclinique par exemple) et permettant d’avoir des rotations de la polarisation dans les parois. Par exemple, cela peut concerner des parois de Néel dans des cristaux de PbZr x Ti 1-x O 3 où la paroi a une symétrie monoclinique et les domaines sont tétragonaux.
La croissance peut également être prise en compte sous la forme d’une contrainte d’épitaxie. De fait, la contrainte d’épitaxie permet de modifier l’énergie ferroélastique : une compression biaxiale favorisera des domaines dont la polarisation est orthogonale au plan des couches et donc l’apparition de parois à 180°. Au contraire, des contraintes en tension favoriseront des domaines dont la polarisation est dans le plan de la couche mince et donc l’apparition de parois à 90°, ces dernières présentant un caractère Ising. Pour le cas de contraintes faibles en tension (comme sur DyScO 3 ), PbTiO 3 aura une structure en domaine mixte. Cet ingrédient permet ainsi d’avoir des énergies assez proches entre des domaines ferroélectriques dans le plan et hors du plan, favorisant à nouveau la stabilisation de parois de Néel ou Bloch pour obtenir des skyrmions.
Il peut aussi être utilisé un contrôle de l’énergie électrostatique (dipolaire) pour générer à l’interface un gradient de polarisation non nul favorisant la création de nano-domaines avec des parois à 180° et de charges topologiques.
Dans cet exemple, on souhaite transférer trois itérations d'un motif élémentaire en forme de matrice de 3*3 éléments (dans la représentation matricielle de la vue gauche de la ), par exemple dans le but de réaliser trois opérations de multiplication matricielle par un même noyau de convolution. Le noyau de convolution constitue ici le motif (complexe) que l’on souhaite utiliser pour le transfert.
Comme expliqué précédemment en relation avec la , on cherche ici à transférer chaque itération du motif élémentaire en réagençant les données du motif selon un vecteur colonne couplé à un opérateur élémentaire de multiplication-accumulation 801 (en partie droite de la figure). Dans l'exemple représenté, le circuit mémoire 201 dispose de huit opérateurs de multiplication-accumulation. Seuls trois opérateurs sont utilisés dans cet exemple (les trois premiers en partant de la gauche), car on souhaite transférer et calculer uniquement 3 convolutions. On réalise donc 3 itérations de transfert selon le motif correspondant au noyau de convolution. Pour rappel, le nombre d’itérations du motif que l’on souhaite transférer est défini par le paramètre Length.
Chaque itération du motif élémentaire dans la sous-région de travail de la mémoire 253 est définie à partir d’une cellule de référence associée à cette itération, par exemple la cellule centrale du motif élémentaire dans sa représentation matricielle. Sur la , on a désigné respectivement par S1 R , S2 R et S3 R les cellules de référence des trois itérations successives du motif que l'on souhaite transférer. L'adresse X pos, Y pos transmis au circuit d'accès direct 203 via l'instruction READ_TRANSFER correspond par exemple à l'adresse de la cellule de référence S1 R de la première itération du motif élémentaire à transférer (adresse relative dans la sous-région de travail définie par l'instruction SET_REGION). Dans cet exemple, le paramètre Length de l'instruction READ_TRANSFER est égal à 3 (la séquence de données à transférer comprend trois itérations du motif élémentaire). Le champ IMC address définit par exemple l'adresse d'écriture, dans la mémoire destination 201, de la première cellule de la première itération du motif élémentaire. Le paramètre Src off. définit le pas, en nombre d'éléments (de taille El_SIZE), entre deux itérations successives du motif élémentaire dans la mémoire source 253, c'est-à-dire le décalage d'adresse, dans la mémoire source 253, entre la cellule S1 R et la cellule S2 R , et entre la cellule S2 R et la cellule S3 R (Src off.=1 dans l'exemple représenté). Le paramètre Dst off. définit le pas, en nombre d'éléments, entre deux itérations successives du motif élémentaire dans la mémoire destination 201 (Dst off.=1 dans l'exemple représenté) sur une même ligne de données dans la mémoire CSRAM (si les opérateurs de calcul sont alignés avec les colonnes). Le motif élémentaire de la séquence (matrice de 3*3 éléments dans cet exemple) est quant à lui défini par le paramètre Pattern de l'instruction READ_TRANSFER.
Sur la , on a représenté respectivement en noir, en traits hachurés, et en pointillés, la première cellule de chacune des trois itérations du motif (la première cellule du motif correspondant à celle (« en haut à gauche » dans cet exemple). Pour chaque itération du motif, les cellules suivantes du motif sont écrites dans la même colonne que la première cellule du motif, en vis-à-vis respectivement de trois des huit opérateurs de calcul 801.
On notera que les écritures dans la première ligne (correspondant à la première cellule de chaque itération du motif) de la mémoire CSRAM se font par un incrément d’adresse simple (unitaire si EL_SIZE correspond à la taille d’un mot de la CSRAM 201) entre chaque écriture. Il en est de même pour les écritures dans la deuxième ligne (correspondant à la deuxième cellule de chaque itération du motif). Néanmoins, entre l’écriture de la 3ème donnée de la première ligne et l’écriture de la 1 ère donnée de la deuxième ligne, il est nécessaire de réaliser un « saut d’adresse » correspondant dans cet exemple à un saut de 5 adresses. La longueur de ce saut d’adresses peut être défini dans un paramètre SEQ_OFF pouvant être prédéfini connaissant l’organisation de la mémoire CSRAM (l’organisation de son mappage d’adresse en mémoire) et connaissant le nombre de colonnes associées à un opérateur de calcul que l’on souhaite utiliser, et défini ici à partir du paramètre Length.
On notera que dans le cas où le paramètre Length est plus grand que le nombre d’opérateurs disponibles dans la mémoire CSRAM, il est possible d’utiliser plusieurs lignes a, b, c…, de préférence successives (notamment en terme d’adressage), pour ranger tous les premiers éléments de chacune des itérations du motif, et idem pour tous les deuxièmes éléments des itérations du motif, et ainsi de suite. Les opérateurs de calcul seront alors utilisés successivement pour réaliser le calcul souhaité à partir des lignes « a », puis ensuite des lignes « b », puis des lignes « c » et ainsi de suite.
La représente de façon schématique et partielle un exemple d'implémentation d'un circuit de contrôle du circuit d'accès direct de données 203 du système de la .
La illustre plus particulièrement un exemple de mécanisme de génération des adresses dans la mémoire source et la mémoire destination par le circuit d'accès direct 203 du système de la .
Ce mécanisme est par exemple mis en œuvre par le circuit de contrôle 305 et/ou le circuit de génération d'adresses 307 dans l'exemple d'implémentation de la .
Dans l'exemple de la , plusieurs motifs élémentaires prédéfinis sont stockés sous la forme de suites de bits dans une mémoire interne du circuit d'accès direct 203, par exemple une mémoire RAM (de l'anglais "Random Access Memory" – mémoire à accès aléatoire) ou une mémoire ROM ("Read Only Memory" – mémoire à accès en lecture seule).
Les motifs élémentaires sont tous définis dans une même matrice élémentaire prédéfinie de dimensions k*l (avec k et l entiers, et avec, de préférence, k et/ou l supérieur ou égal à 2). Les dimensions k et l sont par exemple inférieures respectivement aux dimensions M et N de la sous-région matricielle définie au moyen de l'instruction SET_REGION. Dans l'exemple représenté, les motifs élémentaires sont tous définis dans une même matrice élémentaire de 8*8 cellules mémoire voisines (k=l=8), chaque cellule mémoire correspondant dans cet exemple à un bit de données.
Dans cet exemple, chaque motif élémentaire correspond à une suite de k*l bits (8*8=64 bits dans l'exemple représenté) définissant, pour chaque cellule i parmi les k*l cellules de la matrice élémentaire prédéfinie, selon un sens de balayage prédéfini de la matrice élémentaire, par exemple ligne après ligne de bas en haut, et de gauche à droite dans chaque ligne, si la cellule fait partie ou non du motif élémentaire à transférer. La première cellule est par exemple en haut à gauche et la dernière cellule (k*l-ième cellule) est en bas à droite. Chaque bit à un premier état, par exemple un état bas, correspond à une cellule ne faisant pas partie du motif élémentaire à transférer, et chaque bit à un deuxième état, par exemple un état haut, correspond à une cellule faisant partie du motif élémentaire à transférer.
Sur la , plusieurs exemples de motifs élémentaires sont représentés, d'une part sous forme matricielle, et d'autre part sous la forme d'une suite de bits (représentée en système hexadécimal sur la figure).
Dans l'exemple de la , 16 motifs élémentaires prédéfinis distincts sont stockés dans le circuit d'accès direct 203. Les modes de réalisation décrits ne se limitent bien entendu pas à ce cas particulier.
Les motifs élémentaires prédéfinis peuvent être stockés une fois pour toute dans le circuit d'accès direct 203 à la conception du système. A titre de variante, les motifs élémentaires peuvent être mis à jour au moyen d'une instruction dédiée de commande du circuit d'accès direct 203. A titre d'exemple, les motifs élémentaires sont stockés dans une mémoire spécifique du circuit d'accès direct 203, cette mémoire spécifique étant mappée de façon à être directement accessible en écriture par le processeur du système.
Lorsque le circuit d'accès direct 203 reçoit une instruction de transfert ou de copie du type décrit en relation avec la , (READ_TRANSFER, WRITE_TRANSFER, COPY), l'instruction contient, dans le sous-champ (Pattern), un code, par exemple sur 4 bits dans l'exemple considéré en , identifiant l'un parmi la pluralité de motifs élémentaires prédéfinis stockés dans le circuit d'accès direct 203.
Ingrédients (Nom INCI) % en poids MICA 50 SILICE 10 NYLON 8 STEARATE DE MAGNESIUM 2 ACIDE SORBIQUE 0,1 OXYDES DE FER 10 CALCIUM TITANATE 5,0 GLYCOLS 2 ISONONYL ISONONANOATE qsp100 CONSERVATEURS qs
Fond de teint émulsion
Ingrédients (Nom INCI) % en poids HUILES ESTERS 6,5 HUILE MINERALE 3,5 CAPRYLIC/CAPRIC TRIGLYCÉRIDES 2,2 CIRE D’ABEILLE 0,8 POLYMETHACRYLATE DE METHYLE 1,1 CALCIUM TITANATE 5 OXYDES DE FER (noir, rouge et jaune) 10 SILICE 2 EAU qsp100
Fard à paupières anhydre
Ingrédients (Nom INCI) % en poids SILICA 15 SYNTHETIC FLUORPHLOGOPITE 10 OXYDES DE FER 8 CALCIUM TITANATE 10 NACRES 2 HUILES ET CIRES qsp100
Crème de jour teintée
INGREDIENTS (NOM INCI) % EN POIDS GLYCOL 3,0 POLYMERE GELIFIANT 3,0 HUILE MINERALE 2,0 POLYETHYLENE GLYCOL 1,5 OXYDES DE FER (NOIR, ROUGE ET JAUNE) 2,0 CALCIUM TITANATE 3 CONSERVATEURS QS CONCENTRE DE PARFUM 0,3 EAU QSP100
Composition comprenant un polymère photoréticulable et un agent colorant La présente invention a pour objet une composition (C) pour le traitement des fibres kératiniques, comprenant au moins un polymère photoréticulable, et au moins un agent colorant choisi parmi les pigments, et leurs mélanges.
La présente invention a également pour objet un procédé de traitement des fibres kératiniques.
Dans le domaine de la coloration des fibres kératiniques, en particulier humaines, il est déjà connu de colorer des fibres kératiniques par différentes techniques à partir de colorants directs ou de pigments pour des colorations non permanentes ou de précurseurs de colorant pour des colorations permanentes.
où et sont les composantes de l’angle de propagation par rapport aux axes X et Y respectivement.
Les inventeurs ont utilisé l’expression (8) pour simuler une image formée uniquement par un pixel central et quatre pixels voisins régulièrement répartis autour du pixel central. Par pixel voisin, on entend un pixel situé dans le voisinage du pixel central. Il ne s’agit pas du pixel adjacent. Afin d’estimer le bruit dans l’image, le signal utile des quatre pixels voisins a été supprimé. On a conservé le bruit de fond généré autour de chaque pixel : pixel central et pixels voisins. Les quatre pixels voisins ont été disposés à différentes distances du pixel central.
Dans une première configuration, on a simulé des pixels voisins formés par des ondes cohérentes avec l’onde lumineuse formant le pixel central. Ce cas est représentatif de l’utilisation d’une même source de lumière laser pour illuminer respectivement chaque sous-ensemble d’émission formant chaque pixel. Il s’agit de la configuration selon l’invention, dans laquelle on cherche à maximiser le nombre de sous-ensembles d’émission illuminés par une même source de lumière laser. Il s’agit également la configuration la moins favorable relativement à la formation d’interférences croisées.
Dans une deuxième configuration, on a simulé des pixels voisins formés par des ondes lumineuses non cohérentes avec l’onde lumineuse formant le pixel central. Ce cas est représentatif de l’utilisation de cinq sources de lumière laser différentes pour illuminer respectivement chaque sous-ensemble d’émission formant chaque pixel. Il s’agit d’une configuration de référence, représentative de l’art antérieur.
La figure 5A montre l’évolution du rapport signal sur bruit , tel que défini dans l’expression (7) (axe des ordonnées) en fonction de la distance angulaire entre le pixel central et chaque pixel voisin (axe des abscisses – unité degré). La courbe a) correspond à la configuration selon l’invention : le pixel central et chaque pixel voisin sont des pixels jumeaux. La ligne en pointillés correspond au rapport signal sur bruit du pixel central sans prise en compte des pixels voisins. La courbe b) correspond à la configuration de référence.
La montre des images simulées en considérant des distances entre le pixel central et le pixel voisin de 5 µm, 25 µm et 525 µm. Ces distances correspondent respectivement à des écarts angulaires de 0.0125°, 0.062°, et 1.35°.Sur la , on a pris en compte la configuration selon l’invention. On observe le bruit de fond et son atténuation au fur et à mesure que la distance entre pixels jumeaux augmente.
La montre des images similaires à celles représentées sur la , en prenant en compte la configuration de référence.
La montre que des pixels jumeaux trop rapprochés se traduisent par une forte diminution du SNR. En éloignant les pixels jumeaux d’un angle supérieur à 1°, voire à 1.5°, l’impact sur le SNR est plus faible. Au-delà de 2°, l’impact sur le SNR est négligeable.
Les figures 6A et 6B schématisent une méthode d’adressage selon l’art antérieur. De manière simplificatrice, sur ces figures, on a représenté des guides de lumière 11 et des électrodes 13 linéaires, les électrodes étant perpendiculaires aux guides de lumière. Il y 16 guides de lumière 11 1 , 11 2 …11 16 et quatre électrodes 13 1 , 13 2 , 13 3 , 13 4 . Chaque guide de lumière est relié à une source de lumière laser 21. Chaque électrode 13 est reliée à un commutateur 23 : les électrodes 13 1 , 13 3 sont reliées à un premier commutateur 23 1 et les électrodes 13 2 , 13 4 sont reliées à un deuxième commutateur 23 2 . Les commutateurs sont passants et reliés à une alimentation électrique.
Chaque point d’émission EP, schématisé par une forme ovale, est disposé à l’intersection d’un guide de lumière et d’une électrode. A chaque point d’émission est assigné un label, compris entre 1 et 16, identifiant le sous-ensemble d’émission EPD auquel appartient le point d’émission. Dans cet exemple, chaque sous-ensemble d’émission EPD comporte quatre pixels. On dénombre 16 sous-ensembles d’émission différents. La représente les 16 pixels respectivement formés par les 16 sous-ensemble d’émission après auto-focalisation. Les sous-ensembles d’émission 1 et 9 sont activés lorsque les électrodes 13 1 et 13 3 sont activées, et lorsque le laser relié aux guides d’onde 11 1 et 11 8 est activé. Sur la , on a représenté, par un cadre en gras, les pixels formés lorsque les électrodes 13 2 et 13 4 sont activées.
Les figures 7A et 7B schématisent une méthode d’adressage selon l’invention. On utilise uniquement deux laser 21 1 , 21 2 , ces derniers étant couplés à 8 guides d’ondes différents. Le dispositif comporte des modulateurs 22 disposés entre chaque laser et un ensemble de guides d’onde. Les modulateurs permettent une modulation de l’intensité de la lumière se propageant vers chaque sous ensemble d’émission. La modulation d’intensité permet de former des pixels de différentes intensités lumineuses avec un même laser. Sur la , les points d’émission grisés sont couplés au laser 21 2 . Il en est de même sur la : les pixels grisés sont émis par une illumination de sous-ensembles d’émission par le laser 21 2 .
La montre les pixels obtenus :
suite à l’activation du laser 21 1 et du commutateur 23 1 : cela permet un affichage des pixels jumeaux 1, 2, 3 et 4 : pixels affichés en blanc et encadrés par un trait mince. suite à l’activation du laser 21 1 et du commutateur 23 2 : cela permet un affichage des pixels jumeaux 9, 10, 11 et 12 : pixels affichés en gris et encadrés par un trait mince. suite à l’activation du laser 21 2 et du commutateur 23 1 : cela permet un affichage des pixels jumeaux 5, 6, 7, 8 : pixels affichés en blanc et encadrés par un trait gras. suite à l’activation du laser 21 2 et du commutateur 23 2 : cela permet un affichage des pixels jumeaux 13, 14, 15 et 16 : pixels affichés en gris et encadrés par un trait gras.
On peut ainsi former 16 pixels en utilisant seulement deux diodes laser.
Les modulateurs 22 permettent de moduler l’intensité des pixels 1, 2, 3, 4, 9, 10, 11 et 12, activés par le premier laser 21 1 , ainsi que l’intensité des pixels 5, 6, 7, 8, 13, 14, 15 et 16 activés par le deuxième laser 21 2 . Afin que les intensités des pixels 1, 2, 3 4 d’une part et 9, 10, 11, 12 d’autre part puissent être modulées indépendamment les unes des autres, on active successivement les alimentations 23 1 et 23 2 .
Les pixels 1 et 9 sont respectivement générés par un premier sous-ensemble d’émission, rassemblant les points d’émission portant, sur la , le label 1 et un deuxième sous-ensemble d’émission, rassemblant les points d’émission portant, sur la , le label 9. Les points d’émission appartenant respectivement aux premier et deuxième sous-ensembles d’émission sont formés sur les mêmes guides d’onde, reliés au même modulateur 22. Afin de pouvoir ajuster indépendamment les intensités des pixels 1 et 9, le premier sous-ensemble d’émission (pixel 1) est activé par des premières électrodes (13 1 , 13 3 ) tandis que le deuxième sous-ensemble d’émission (pixel 9) est activé par des deuxièmes électrodes (13 2 , 13 4 ). L’activation séquentielle des premières et deuxièmes électrodes permet l’affichage séquentiel des pixels 1 et 9. Cela permet la modulation de leurs intensités respectives en ajustant le modulateur lors de chaque affichage. Cet aspect concerne également les pixels 2 et 10, 3 et 11, 4 et 12, 5 et 13, 6 et 14, 7 et 15, 8 et 16. Ainsi, le recours à une activation séquentielle de différentes électrodes est pertinente lorsque les points d’émission de différents sous-ensembles d’émission sont répartis sur des mêmes guides d’onde. La sélection d’une électrode permet de n’activer qu’un seul sous-ensemble d’émission sur lesdits guides d’onde. Cela permet l’affichage séquentiel des pixels respectivement associés aux sous-ensembles d’émission formés sur des guides d’onde communs.
Selon un autre aspect, l’invention concerne un support d’enregistrement d’informations, sur lequel sont mémorisées des instructions logicielles pour l’exécution d’un procédé de démarrage sécurisé tel que brièvement décrit ci-dessus, lorsque ces instructions sont exécutées par un dispositif électronique programmable.
Selon un autre aspect, l’invention concerne un programme d’ordinateur comportant des instructions logicielles qui, lorsqu’elles sont exécutées par un dispositif électronique programmable, mettent en œuvre un procédé de démarrage sécurisé tel que brièvement décrit ci-dessus.