INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Selon un mode de réalisation, le procédé comprend une étape consistant à relier une seconde des premières bornes de connexion du microcircuit à la plage de connexion d’une spire de rang inférieur à N du second groupe de spires.
Selon un mode de réalisation, le procédé comprend une étape de dépôt d’une couche de protection électriquement isolante sur le microcircuit et les fils de connexion.
Selon un mode de réalisation, la plaquette appartient à une plaque dans laquelle sont formés collectivement plusieurs modules sans contact, le procédé comprenant une étape de découpe de la plaque pour individualiser les modules, effectuée après connexion de chaque microcircuit.
Selon un mode de réalisation, le procédé comprend une étape de conception de la bobine d’antenne comprenant une étape de détermination d’au moins une valeur cible de l’inductance et d’une valeur cible de la résistance de la bobine d’antenne telles que devant être vues depuis les premières bornes de connexion du microcircuit, une étape de conception du premier groupe de spires et du second groupe de spires de manière que l’inductance et la résistance de la bobine d’antenne telles que vues depuis des plages de connexion de la bobine d’antenne soient proches des valeurs cibles visées.
Selon un mode de réalisation, le procédé comprend une étape de conception de la bobine d’antenne comprenant une étape de détermination d’une pluralité de valeurs cibles de l’inductance et de valeurs cibles de la résistance de la bobine d’antenne telles que devant être vues depuis les premières bornes de connexion du microcircuit, une étape de conception du premier groupe de spires et du second groupe de spires, comprenant la prévision de plusieurs plages de connexion à des spires de rangs différents du premier groupe de spires et/ou du second groupe de spires, de telle sorte que la bobine d’antenne présente plusieurs paires de plages de connexion, chaque paire de plages de connexion comprenant une plage de connexion à une spire du premier groupe de spires et une plage de connexion à une spire du second groupe de spires, la conception du premier groupe et du second groupe de spires et le choix de l’emplacement des bornes de connexion étant faits de manière à ce que l’inductance et la résistance de la bobine d’antenne telles que vues depuis chaque paire de plages de connexion de la bobine d’antenne soient proches de l’une des valeurs de la pluralité de valeurs cibles de l’inductance et de valeurs cibles de la résistance de la bobine d’antenne.
L’invention concerne également un procédé de fabrication d’une carte à microcircuit comprenant des étapes consistant à exécuter le procédé précédemment décrit, pour obtenir un module sans contact, former une bobine d’antenne dans une carte, et implanter le module dans la carte, la bobine d’antenne de la carte présentant au moins une spire proche de la bobine d’antenne du microcircuit pour établir un couplage inductif entre les deux bobines d’antenne.
L’invention concerne également un module sans contact, comprenant une plaquette recouverte sur une première face d’une première couche électriquement conductrice dans laquelle est formée une bobine d’antenne, la bobine d’antenne comportant des spires de rangs croissants en allant de l’extérieur vers l’intérieur de la bobine d’antenne, dont une spire extérieure de rang 1 et une spire intérieure de rang N, la spire intérieure étant reliée à une plage de connexion intérieure et la spire extérieure reliée à une plage de connexion extérieure, un microcircuit fixé sur la première face de la plaquette, dans une zone centrale de la bobine d’antenne délimitée par une spire de la bobine d’antenne, et comportant des premières bornes de connexion reliées à des plages de connexion de la bobine d’antenne par l’intermédiaire de fils, les plages de connexion extérieure et intérieure de la bobine d’antenne étant formées dans la zone centrale de la bobine d’antenne. La bobine d’antenne comprend une zone de contournement dans laquelle chaque spire contourne la plage de connexion extérieure par la zone centrale, un premier groupe de spires de rangs 1 à E présentant sensiblement la même distance interspire, la spire de rang E étant la spire intérieure du premier groupe de spires, E étant au moins égal à 4, la zone centrale étant délimitée par le contour de la spire intérieure du premier groupe de spires. La bobine d’antenne comprend également un second groupe d’au moins deux spires de rangs E+1 à N, qui s’étend à l’intérieur de la zone centrale, chaque spire du second groupe de spires comprenant des portions de spires qui se trouvent à des distances variables de la spire de rang précédent, lesdites distances étant comprises entre ladite distance interspire et plusieurs fois la distance interspire.
Selon un mode de réalisation, la plaquette comprend des plages de contact sur une seconde face de la plaquette, deux rangées de deux ou trois trous chacune pratiquées dans la plaquette, atteignant les plages de contact sur la seconde face, les rangées de trous étant sensiblement perpendiculaires à un axe longitudinal du module, et tout ou partie des spires du second groupe de spires suivent un chemin qui passe entre au moins deux trous d'au moins une rangée de trous.
Selon un mode de réalisation, le microcircuit est supporté en tout ou en partie par au moins la spire intérieure de la bobine d’antenne et peut être également supporté par au moins une portion de spire du premier groupe de spires s’étendant dans la zone de contournement.
Selon un mode de réalisation, la couche conductrice comporte une structure support pour supporter tout ou partie du microcircuit, la structure support étant reliée électriquement à la spire intérieure de la bobine d’antenne.
Selon un mode de réalisation, la bobine d’antenne comprend, dans la zone de contournement, au moins une plage de connexion à une spire de rang supérieur à 1 du premier groupe de spires.
Selon un mode de réalisation, une première des premières bornes de connexion du microcircuit est reliée à la plage de connexion d’une spire de rang supérieur à 1 du premier groupe de spires.
Avantageusement, la cloche est réalisée dans un matériau ayant un poids volumique plus faible que celui du plateau et/ou réfractaire à la chaleur.
La cloche peut comprendre des moyens de guidage de gaz émis par la batterie.
De préférence, les moyens de management thermique des éléments de puissance comprennent un circuit de refroidissement.
Dans un mode de réalisation, le plateau est réalisé dans un matériau métallique.
La cloche, quant à elle, peut être réalisée dans un matériau composite à matrice céramique.
Dans un mode de réalisation, le plateau comprend un socle muni d’encoches dans lesquelles s’engage la cloche.
En variante, le plateau comprend un socle comprenant un bord périphérique délimitant un logement de réception de la cloche et dans lequel s’engagent les moyens de fixation mécanique de la cloche.
Selon une autre caractéristique du boîtier selon l’invention, un ensemble de tirants de rigidification précontraints s’étendent entre le plateau et la cloche.
L’invention a encore pour objet un ensemble de batterie pour aéronef, comprenant un ensemble d’éléments de puissance et un boîtier tel que défini ci-dessus, dans lequel sont montés les éléments de puissance de la batterie.
est une vue en perspective des principaux éléments constitutifs d’un boîtier conforme à l’invention ;
est une vue en coupe longitudinale d’un boîtier conforme à l’invention ;
illustre une vue éclatée d’un boîtier conforme à l’invention ;
montre le boîtier de la , en position fermée ;
illustre un mode de réalisation d’un boîtier conforme à l’invention ; et
illustre une variante de réalisation d’un boîtier conforme à l’invention.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Premier aspect – Circuit de pixel avec mémoire locale
La représente schématiquement un circuit de pixel 100 selon un exemple de mode de réalisation de la présente description. Le circuit de pixel 100 comprend un capteur 102 et un circuit de lecture 103 comprenant un comparateur (COMP) 104.
Le capteur 102 comprend une photodiode PD, qui est par exemple une photodiode pincée, ayant son anode reliée à un rail de masse du capteur 102 et sa cathode reliée à un nœud de lecture SN du capteur 102, par exemple par l'intermédiaire d'une grille de transfert 106. La grille de transfert 106 est, par exemple, commandée par un signal de commande TC.
Dans certains modes de réalisation, le capteur 102 comprend en outre un transistor de réinitialisation MRST reliant la cathode de la photodiode PD à un rail de tension de réinitialisation Vrst. Par exemple, le transistor de réinitialisation est un transistor MOS ayant sa source reliée au rail de tension de réinitialisation Vrst. La photodiode PD a une capacité associée entre sa cathode et son anode. Le nœud de lecture SN a également une capacité associée par rapport au rail de masse du capteur 102, cette capacité résultant par exemple de capacités parasites et/ou d'un condensateur (non représenté) relié entre le nœud de lecture SN et le rail de masse.
Le circuit de lecture 103 du circuit de pixel 100 comprend, par exemple, en plus du comparateur 104, une mémoire (MEM) 108 et un circuit logic (LOGIC) 110.
Le comparateur 104 a par exemple une entrée négative reliée au nœud de lecture SN et une entrée positive reliée à une ligne d'entrée du circuit de pixel recevant une rampe de tension V_RAMP. Une sortie du comparateur 104 fournit un signal WRITE lorsque la rampe de tension V_RAMP croise une tension Vpix présente au niveau du nœud de lecture SN. La sortie du comparateur est par exemple reliée à une entrée d'activation d'écriture de la mémoire 108, à une entrée du circuit logique 110 et, par l'intermédiaire d'un commutateur de mise à zéro automatique 112, à l'entrée négative du comparateur 104. Le commutateur de mise à zéro automatique 112 est commandé par un signal de commande de mise à zéro automatique AZ.
Le circuit logique 110 reçoit par exemple un signal d'initialisation INIT et est configuré, en réponse à cette commande, pour déclencher le circuit logique 110 afin de, par exemple, restaurer les fonctionnalités du comparateur 104 et/ou la photodiode PD en amenant un signal de désactivation DISABLE à un état non activé. Le signal de désactivation DISABLE est par exemple fourni à une entrée de validation du comparateur 104 et/ou est utilisé pour activer le transistor de réinitialisation MRST, s'il est présent.
La mémoire 108 comprend par exemple une première partie 114 configurée pour recevoir un signal de rampe numérique DATA_RAMP, qui est un signal à 8 bits dans l'exemple de la , mais pourrait avoir un nombre différent de bits. La mémoire 108 comprend également par exemple une deuxième partie 116 configurée pour recevoir une valeur de cachet numérique STAMP_INT, qui est un signal à 2 bits dans l'exemple de la , mais pourrait avoir un nombre de bits différent. La mémoire 108 reçoit également un signal de commande de lecture READ sur une ligne d'entrée et fournit sur une ligne de sortie, en réponse à la commande de lecture READ, une valeur de données de pixel DATA_PIX comprenant des valeurs de données maintenues dans les première et deuxième parties mémoire 114, 116. Dans l'exemple de la , la valeur de données pixel DATA_PIX est une valeur à 10 bits, bien que dans des variantes de mode de réalisation elle pourrait avoir un nombre de bits différent.
En fonctionnement, le circuit de pixel 100 est apte à effectuer de multiples phases de lecture afin d'obtenir une gamme dynamique relativement large. Le signal de désactivation DISABLE est par exemple initialement dans un état activé déclenché par l'activation du signal WRITE à la sortie du comparateur pendant un cycle précédent. Cela implique que le transistor de réinitialisation MRST est activé, et la tension au niveau de la cathode de la photodiode PD est à la tension de réinitialisation Vrst. La tension du nœud de lecture Vpix est initialisée à une valeur initiale de la tension de rampe V_RAMP, égale par exemple à la tension de réinitialisation Vrst, ou à une tension différente, en appliquant le signal AZ. Le signal de commande de grille de transfert TG est également activé par exemple afin d'initialiser la photodiode PD. Le signal INIT est ensuite par exemple activé afin que le circuit logique 110 désactive le signal de désactivation DISABLE et la commande TG est amenée à l'état bas, provoquant le début d'une période d'intégration.
Après une première période d'intégration, une première phase de lecture est déclenchée en appliquant une impulsion sur le signal de commande de grille de transfert TG. Cela amène des charges accumulées par la photodiode PD pendant la première période d'intégration à transférer au nœud de lecture SN, réduisant ainsi la tension de nœud de lecture en fonction de l'éclairement de la photodiode pendant la première période d'intégration. En effet, on suppose dans la présente description que la photodiode est d'un type dont le transfert de charges vers le nœud de lecture est soustractif, c'est-à-dire dû à un transfert d'électrons et, par conséquent, la tension de réinitialisation Vrst appliquée au nœud de lecture SN est à l'état haut et est réduite d'une quantité qui est proportionnelle à la quantité de charges accumulées. Dans des variantes de mode de réalisation, il serait également possible que la photodiode soit d'un type tel que le transfert de charge vers le nœud de lecture SN soit additif, c'est-à-dire dû à un transfert de trous, auquel cas la tension de réinitialisation Vrst est une tension à l'état bas et qui est accrue d'une quantité qui est proportionnelle à la quantité de charges accumulées.
La tension Vpix au nœud de lecture SN est ensuite comparée, par le comparateur 104, à une première rampe de tension du signal V_RAMP. La première rampe de tension a par exemple diminué en amplitude par rapport à la plage complète entre la tension de saturation la plus basse Vsat du circuit de pixel et le niveau de tension de réinitialisation Vrst. Par exemple, la première rampe de tension s'étend depuis Vsat jusqu'à Vsat*M, où M est par exemple égal à entre 0,2 et 0,8, et par exemple à environ 0,5. Ainsi, le temps de conversion, correspondant au temps de montée de la rampe, est réduit par rapport à une rampe de tension complète.
Si la rampe de tension V_RAMP dépasse la valeur de la tension du nœud de lecture Vpix, le signal WRITE à la sortie du comparateur 104 est activé. Cela amène par exemple la mémoire 108 à stocker des valeurs courantes des signaux numériques DATA_RAMP et STAMP_INT dans les première et deuxième parties 114, 116, respectivement. En outre, le signal WRITE amène par exemple le circuit logique 110 à activer le signal de désactivation, désactivant ainsi le comparateur 104 et/ou activant le transistor de réinitialisation MRST pour désactiver la photodiode PD jusqu'à une opération ultérieure de capture d'image, lorsque la commande INIT est réactivée.
Selon une variante, si la rampe de tension V_RAMP ne dépasse pas la valeur de la tension Vpix, le signal WRITE à la sortie du comparateur 104 n'est pas activé et l'intégration par la photodiode PD continue. Les charges précédemment transférées sont ainsi maintenues au nœud SN à Vpix
Une ou plusieurs phases de lecture supplémentaires peuvent ensuite être effectuées d'une façon similaire à la première phase de lecture, également avec des rampes de tension d'amplitudes réduites par rapport à la plage complète. Toutefois, une phase de lecture finale est par exemple effectuée avec une rampe d'amplitude complète, en d'autres mots, une rampe montant de Vsat à Vrt, ce qui garantit que tous les circuits de pixel du réseau sont lus pendant au moins une des phases de lecture. Aucune réinitialisation n'est effectuée entre une phase de lecture et la suivante d'un même cycle de lecture, et on notera que, dans le cas d'une photodiode pincée, l'application de l'impulsion TG est cumulative, et non destructive. Chaque phase est associée avec un temps d'intégration différente et il est ainsi possible d'obtenir une lecture à large gamme dynamique. En effet, pour des pixels à fort éclairement, la tension du nœud de lecture Vpix sera relativement faible et peut être lue pendant la première phase de lecture. Des pixels recevant des éclairements plus faibles amèneront des chutes plus faibles de la tension du nœud de lecture Vpix, et sont lues pendant une phase de lecture ultérieure, associée à un temps d'intégration plus long.
La représente schématiquement le circuit de pixel 100 de la plus en détail selon un exemple de mode de réalisation de la présente description. Le capteur 102 est le même que dans l'exemple de la , si ce n'est que le transistor de réinitialisation MRST est mis en œuvre sous forme d'un transistor MOS à canal P (PMOS).
- Du béton (20) est coulé sur l’assemblage ainsi formé des poutres (10), des panneaux de coffrage (30), des entrevous (40) et du treillis soudé (55). Ce béton (20) enveloppe entièrement l’âme (11) des poutres (10) et atteint la semelle inférieure (12) de celles-ci. Le béton pénètre dans les évidements (60) de type encoches en formant des tenons en forme de queue d’aronde perpendiculaires aux poutres.
La présente une implémentation particulière d’un assemblage entre les poutres (11, 12) et le béton (20), permis par des évidement (60) de type encoches en forme de queue d’aronde. Lors de l’étape de coulée du béton, celui-ci pénètre dans les évidements (60) situées sur la partie supérieure de l’âme (11) des poutres. Ainsi, une fois durci, le béton ne possède plus aucun degré de liberté. En effet, les évidements bloquent les mouvements longitudinaux et verticaux du béton tandis que les poutres bloquent les mouvements latéraux.
La représente une coupe longitudinale et deux coupes transversales d’une poutre (10) dans une implémentation particulière de l’invention. La coupe longitudinale représente une poutre présentant deux évidements (60) de type encoches en forme de queue d’aronde. La coupe A-A transversale est faite dans une zone de la poutre (10) sans évidement ; la coupe B-B transversale est faite dans la même poutre (10), cette fois dans une zone avec un évidement (60).
La , dans une implémentation particulière associée, présente les mêmes coupes A-A et B-B que la mais avec du béton coulé (20), un treillis soudé (55) et des armatures (50). Les armatures (50) présentées dans la sont de type en U. Les armatures (50) métalliques en forme de U sont placées autour des âmes (11) des poutres (10) permettant ainsi de renforcer la solidarisation des poutres (10) au béton (20). Les armatures de type U sont composées de quatre tiges filantes horizontales dans le sens de la poutre reliant des armatures en U inversés transversaux. Les tiges filantes sont positionnées sur les branches des armatures en U, celles-ci étant situées entre l’âme (11) de la poutre et les entrevous, permettant ainsi, dans le cas d’un incendie, de pallier l’éventuelle dégradation ou la disparition des poutres (pouvant être en bois), en maintenant l’ensemble pour éviter l’effondrement de la structure. Dans l’exemple de réalisation illustré par la , les armatures en U présentent deux tailles différentes, permettant d’entourer l’âme de la poutre et d’insérer certaines armatures en U dans les encoches en forme de queue d’aronde. Dans un exemple de réalisation, les tiges présentent un diamètre de l’ordre de 8mm tandis que le diamètre de l’acier composant l’armature en U est de l’ordre de 6mm. Le treillis soudé permet d’obtenir du béton armé, celui-ci possédant de meilleures propriétés mécaniques que le béton seul.
La , présente une autre implémentation de l’invention mettant en œuvre des poutres (10) en Y renversé. Ces poutres (10) sont disposées à intervalle régulier sur l’ensemble de la surface à couvrir. Des entrevous (40) de forme hexagonale sont déposés sur les embranchements inférieurs des poutres, puis du béton (20) est coulé sur l’ensemble.
La , présente différentes implémentations de différents types de poutres (10) et de différentes formes d’évidements (60). Les éléments de la sont décrits par la suite, de gauche à droite. Le premier schéma à gauche représente une poutre en Y avec des évidements dont les surfaces inférieure et supérieure prennent la forme de cercles de tailles différentes, formant ainsi un cône tronqué. Le deuxième schéma représente aussi une poutre en Y, cette fois avec des évidements dont les surfaces inférieure et supérieure prennent la forme de rectangles de tailles différentes, formant ainsi une pyramide à base rectangle tronquée. Le troisième schéma représente une poutre en T avec des évidements de forme complexe (dont la surface de la base inférieure est supérieure à la surface de la base supérieure) ces évidements sont ouverts sur le côté de l’âme de la poutre, alternativement à gauche puis à droite. Enfin, le quatrième schéma (à droite) représente une poutre en T avec des évidements dont la section s’apparente à une goutte d’eau, ces évidements étant traversant.
La présente une vue 3D d’une poutre en T, selon un exemple de réalisation. L’âme de la poutre est ainsi entourée par une armature en U telles que décrites précédemment, les armatures en U épousant la forme de la poutre jusque dans les encoches en forme de queue d’aronde. Ainsi, la représente des armatures en U inversés de deux tailles différentes alternés en fonction de la présence (ou non) d’évidement(s), les armatures en U de plus petite taille s’insérant dans les évidements. Toutes les armatures en U sont reliées entre elles par des tiges filantes. La représente ainsi deux tiges solidarisées à chaque branche de chaque armature en U, l’une de ces tiges filantes étant proches de la semelle de la poutre. L’ensemble de l’armature représentée sur la est solidaire et forme une structure unique, qu’il suffit de déposer sur l’âme de la poutre avant de couler le matériau de recouvrement.
D’autres implémentations ayant pour objet les caractéristiques décrites dans la présente peuvent également être mises en œuvre selon des conditions de mises en œuvre opérationnelles propres.
Elément de revêtement de sol à assemblage vertical La présente invention se rapporte au domaine des revêtements de sol, et concerne plus particulièrement un élément, tel qu’une dalle ou une lame, pour la réalisation d’un revêtement de sol à assemblage vertical, en pose libre ou collée.
Art antérieur Il est connu de l’art antérieur, un élément, tel qu’une dalle ou une lame, pour la réalisation d’un revêtement de sol à assemblage vertical, en pose libre ou collée, qui possède quatre côtés comportant des moyens d’assemblage hermaphrodites pour l’assemblage avec d’autres éléments de revêtement de sol complémentaires et adjacents.
Ce type d’élément présente l’inconvénient de ne pouvoir réaliser que des poses droites avec des jonctions de quatre éléments, à bords droits, c’est-à-dire qu’il n’est pas possible de décaler les éléments entre eux.
De ce fait, quand une rangée d’éléments posés rencontre un obstacle, il faut généralement couper l’élément, au risque de ne pas pouvoir réutiliser entièrement la chute restante sur une autre rangée.
Afin de remédier ce problème, seule une pose à joints perdus permet de réutiliser les chutes systématiquement, c’est-à-dire une pose avec des éléments de longueurs aléatoires installés sur une même rangée sans être coupés, ce qui a pour conséquence des joints irréguliers.
Il est connu FR3010105 qui propose de décaler : - d'un demi pas les moyens d'assemblage mâles de deux côtés opposés ; - d'une valeur non nulle et différente d'un demi pas ou d'un pas, ou un de leur multiple, les moyens d'assemblage mâle de deux côté adjacents ; ledit pas correspondant à la distance entre la crête de deux moyens d'assemblage mâles adjacents d'un même côté de l’élément de revêtement, de sorte que les moyens d'assemblage mâles de l'un des côtés d'un élément ne sont susceptibles de s'emboiter avec les moyens d'assemblage femelles que d'un seul côté d'un élément adjacent, sans qu'il n’y ait de décalage entre les bords des deux éléments adjacents.
Cet agencement particulier des moyens d'assemblage mâles et femelles sur les différents côtés de l’élément implique que leur pose ne peut se faire que suivant un seul sens de pose.