INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
De façon générale, les étapes décrites dans les logigrammes des figures 2 à 4 sont une description « haut niveau » des opérations de programmation et vérification que l’on souhaite réaliser dans une mémoire résistive. Néanmoins, ces opérations sont en pratique mises en œuvre par des interactions entre l’hôte 110 et le contrôleur mémoire 112. On notera que l’encodeur et le décodeur ECC sont généralement inclus dans les « frontières » du dispositif mémoire qui inclut par ailleurs, au-delà de la matrice de cellules mémoire, des dispositifs de contrôle lignes/colonnes, des dispositifs d’écriture et de lecture ainsi que le contrôleur mémoire. Les « frontières » du dispositif mémoire sont délimitées par les blocs d’entrée/sortie (ou I/O de l’anglais « Input/Output »). L’hôte qui requiert l’exécution d’un procédé d’électroformage peut être un processeur relié au dispositif mémoire par un bus « système » comprenant un bus de données, un bus d’adresse et des signaux de commande reliés aux blocs d’entrée/sortie de la mémoire.
la illustre, de façon schématique et partielle, un exemple de phase de détection d'un doigt à l'aplomb du capteur d'images de la ;
la illustre, de façon schématique et partielle, un exemple de phase d'acquisition du procédé de commande de la ; et
la illustre, de façon schématique et partielle, un autre exemple de phase d'acquisition du procédé de commande de la .
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les diverses applications des capteurs d'images décrits n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec toutes ou la plupart des applications susceptibles de tirer profit d'un capteur d'images, notamment des applications dans lesquelles le capteur d'images est intégré dans un capteur d'empreintes digitales.
La est un schéma électrique illustrant, de façon partielle, un exemple de capteur d'images 100 du type auquel s'appliquent, à titre d'exemple, des modes de réalisation décrits. Le capteur d'images 100 est par exemple destiné à être intégré dans un capteur d'empreintes digitales, non illustré en .
Dans l'exemple représenté, le capteur d'images 100 comporte une pluralité de pixels PIX. Les pixels PIX sont, dans cet exemple, agencés en matrice 101 selon des lignes et des colonnes. Les lignes sont par exemple sensiblement perpendiculaires aux colonnes. Chaque ligne de pixels PIX de la matrice 101 correspond par exemple à une rangée horizontale, dans l’orientation de la , de pixels PIX adjacents. Chaque colonne de pixels PIX de la matrice 101 correspond par exemple à une rangée verticale, dans l’orientation de la , de pixels PIX adjacents. Les pixels PIX de la matrice 101 du capteur d'images 100 présentent par exemple tous une forme sensiblement carrée et des dimensions latérales identiques, aux dispersions de fabrication près. À titre d'exemple, la matrice 101 comporte au moins huit cent lignes de pixels PIX, par exemple environ mille ou deux mille lignes de pixels PIX.
Dans l'exemple illustré en , chaque pixel PIX de la matrice 101 comporte un photodétecteur 103, par exemple une diode photosensible ou photodiode, dont une anode est connectée à un nœud 105 d'application d'un potentiel de polarisation VBIAS et une cathode connectée à un nœud 107 de stockage de charges photogénérées par le photodétecteur 103. Dans cet exemple, chaque pixel PIX de la matrice 101 présente une architecture de type "1T". Plus précisément, chaque pixel PIX comporte un transistor de transfert 109, par exemple un transistor à effet de champ, par exemple un transistor en couches minces ("Thin-Film Transistor" - TFT, en anglais), dont une borne de conduction (par exemple le drain) est connectée au nœud 107 et dont une autre borne de conduction (par exemple la source) est connectée à un nœud 111 de collecte de charges. Dans l'exemple représenté, les nœuds 105 des pixels PIX faisant partie d'une même colonne de la matrice 101 sont interconnectés par une piste conductrice 113 portée au potentiel de polarisation VBIAS. En outre, dans cet exemple, les nœuds 111 des pixels PIX faisant partie d'une même colonne de la matrice 101 sont interconnectés par une piste conductrice 115.
À titre d'exemple, les photodétecteurs 103 sont des photodétecteurs organiques, c'est-à-dire des photodétecteurs comprenant au moins une couche de photoconversion, ou couche active, en au moins un matériau organique.
Dans l'exemple illustré en , les pixels PIX de la matrice 101 sont connectés à un circuit de commande 117 et à un circuit de lecture 119.
Le circuit de commande 117 du capteur d'images 100 est par exemple de type "grille sur réseau" ("Gate On Array" - GOA, en anglais). Plus précisément, dans cet exemple, le circuit de commande 117 comporte, pour chaque ligne de pixels PIX de la matrice 101, un commutateur 121 connecté à une piste conductrice 123 interconnectant des bornes de commande (grilles) des transistors de transfert 109 des pixels PIX de la ligne. Dans l'exemple représenté, chaque commutateur 121 est par exemple de type unipolaire bidirectionnel ("Single Pole Double Throw" - SPDT, en anglais) et comporte plus précisément une borne d'entrée IN connectée à la piste conductrice 123, une première borne de sortie OUT1 connectée à un nœud 125 d'application d'un potentiel VON, par exemple un potentiel haut, et une deuxième borne de sortie OUT2 connectée à un nœud 127 d'application d'un potentiel VOFF, par exemple un potentiel bas, par exemple inférieur à 0 V, par exemple de l'ordre de -10 V. Plus précisément, les valeurs des potentiels VON et VOFF sont par exemple respectivement choisies de sorte que les transistors 109 des pixels PIX d'une même ligne soient à l'état passant lorsque la borne d'entrée IN du commutateur 121 de la ligne est connectée à la première borne de sortie OUT1, portée au potentiel VON, et à l'état bloqué lorsque la borne d'entrée IN du commutateur 121 de la ligne est connectée à la deuxième borne de sortie OUT2, portée au potentiel VOFF.
Dans l'exemple illustré en , le circuit de lecture 119 du capteur d'images 100 comporte, pour chaque colonne de pixels PIX de la matrice 101, un circuit 129 d'intégration des charges photogénérées, par exemple des électrons photogénérés, par les photodétecteurs 103 des pixels PIX de la colonne. Dans cet exemple, chaque circuit 129 comporte une borne d'entrée 131, connectée à une extrémité de l'une des pistes conductrices 115, et une borne de sortie 133. Les circuits 129 sont par exemple, comme dans l'exemple illustré en , situés en pied de colonne de la matrice 101 de pixels PIX.
Lors d'une phase d'exposition, lorsque les pixels PIX de la matrice 101 du capteur d'images 100 sont exposés à de la lumière, des charges photogénérées par les photodétecteurs 103 sont par exemple accumulées aux nœuds de stockage 107, les transistors de transfert 109 étant commandés à l'état bloqué durant cette phase. Lors d'une phase ultérieure de transfert, les charges photogénérées sont par exemple transférées depuis les nœuds 107 vers les circuits 129 d'intégration du circuit 119 de lecture en commutant les transistors de transfert 109 depuis l'état bloqué vers l'état passant. Le fonctionnement du capteur d'images 100 sera décrit plus en détail ci-dessous en relation avec les figures 3 à 6.
la représente des échanges de puissance dans la quatrième configuration de connexion ;
la représente des étapes d’un algorithme de contrôle local mis en œuvre par un convertisseur maître local ;
la représente des étapes d’un algorithme de contrôle esclave mis en œuvre par un convertisseur esclave
DESCRIPTION DETAILLEE DE L’INVENTION L’invention est ici mise en œuvre dans un système de convertisseurs.
En référence à la , chaque convertisseur est ici semblable au convertisseur 1, qui est appelé « SGC » (pour « Smart Grid Converter »). Le convertisseur 1 appartient à un mini-grid qui comprend, outre le convertisseur 1, au moins un champ photovoltaïque comprenant chacun un ou plusieurs panneaux photovoltaïques 2 connectés en série et en parallèle et au moins une batterie 3, auxquels est relié le convertisseur 1 en opération.
La batterie 3 est une batterie haute tension destinée à stocker de l’énergie qui est utilisée par exemple pour alimenter les abonnés la nuit.
Le convertisseur 1 est un convertisseur hybride.
Le convertisseur 1 comporte une unité de conversion DC-DC 4, un bus DC 5, une unité de conversion DC-AC 6, une unité de traitement 7 et une cellule de protection 8.
L’unité de conversion DC-DC 4 comprend ici un hacheur solaire.
L’unité de conversion DC-DC 4 génère donc un courant continu sous une tension continue, qui est appliquée sur le bus DC 5, qui est ici un bus 600-900V (couplage DC).
La tension continue est appliquée en entrée de l’unité de conversion DC-AC 6. L’unité de conversion DC-AC 6 comprend un onduleur réversible à deux niveaux. Le premier niveau comprend des composants semi-conducteurs de type SiC (carbure de silicium).
L’unité de conversion DC-AC 6 génère une tension de sortie alternative qui est appliquée sur un bus de puissance AC 10.
L’unité de traitement 7 est une unité électronique et logicielle, qui comprend une ou plusieurs cartes électriques et un certain nombre de composants.
Parmi ces composants, on trouve un ou des composants de traitement 11, qui comprennent par exemple un microcontrôleur, un processeur classique, un GPU (pour Graphics Processing Unit , que l’on peut traduire par « processeur graphique »), un DSP (pour Digital Signal Processor , que l’on peut traduire par « processeur de signal numérique »), ou bien un circuit logique programmable tel qu’un FPGA (pour Field Programmable Gate Arrays ) ou un ASIC (pour Application Specific Integrated Circuit ).
L’unité de traitement 7 comprend aussi au moins une mémoire 12 reliée aux composants de traitement 11 et permettant notamment de stocker les instructions de programmes. En particulier, la mémoire forme un support d’enregistrement lisible par ordinateur, sur lequel est enregistré un programme d’ordinateur comprenant des instructions qui conduisent l’unité de traitement à exécuter les étapes du procédé de synchronisation selon l’invention.
L’unité de traitement 7 pilote l’unité de conversion DC-DC 4 pour mettre en œuvre une régulation MPPT (pour « Maximum Power Point Tracking ») et une gestion du stockage d’énergie dans la batterie 3.
Si ce n’est pas le cas, il passe en mode onduleur et injecte de la puissance sur le réseau (étape 1014).
Si c’est le cas, il ouvre le contacteur de sortie et déconnecte le convertisseur du bus AC :
(étape E1015).
L’algorithme passe à l’étape E1000.
A l’étape 1012, si on a bien
il vérifie si :
(étape E1016).
Si ce n’est pas le cas, il passe en mode onduleur et injecte de la puissance sur le réseau (étape E1017). L’algorithme passe à l’étape E1001.
Si c’est le cas, il passe en mode de charge et ajuste (étape E1018).
A l’étape E1008, si on a bien
le contrôleur maître local lance :
(étape E1019).
A l’étape E1010, si on a :
il déconnecte le groupe de convertisseurs du bus AC ; pour tous les convertisseurs du groupe de convertisseurs on a :
(étape E1020).
On décrit maintenant un algorithme esclave, mis en œuvre par chaque convertisseur esclave.
Chaque convertisseur esclave reçoit le contrôle dynamique du convertisseur maître local, cependant il peut décider de prendre des mesures de contrôle en fonction de conditions spécifiques.
Ainsi, suite à une étape de départ E1100, le convertisseur esclave acquiert et analyse des paramètres (voir étape E1101).
(étape E1102).
Si l’une de ces conditions est vérifiée, il se déconnecte du bus AC : étape 1103.
L’algorithme passe à l’étape E1101.
A l’étape E1102, si aucune de ces conditions n’est vérifiée, il se connecte au bus AC : (étape E1104).
Le convertisseur acquiert les ordres de contrôle du convertisseur maître local, puis passe à l’étape E1105, où il vérifie si :
Si c’est le cas, l’algorithme passe à l’étape E1103.
Sinon, l’algorithme passe à l’étape E1100.
- si c’est le cas, déconnecter le système de convertisseurs des abonnés.
On propose de plus un procédé de synchronisation tel que précédemment décrit, dans lequel, lorsque la configuration de connexion est une deuxième configuration de connexion dans laquelle un groupe électrogène peut être connecté à un groupe de convertisseurs particulier, l’algorithme de contrôle global comprend les étapes de :
- si c’est le cas, utiliser une puissance externe fournie par le générateur électrogène en synchronisant des sorties des convertisseurs sur une tension externe produite par le groupe électrogène, puis, lorsque les batteries sont rechargées, déconnecter le groupe de convertisseurs particulier du groupe électrogène et piloter les convertisseurs en utilisant une régulation par statisme.
On propose de plus un procédé de synchronisation tel que précédemment décrit, dans lequel, lorsque la configuration de connexion est une troisième configuration de connexion dans laquelle un réseau de puissance externe ou un groupe électrogène peut être connecté à un groupe de convertisseurs particulier, ou une quatrième configuration de connexion dans laquelle un réseau de puissance externe ou un groupe électrogène peut être connecté à un groupe de convertisseurs particulier, et un onduleur photovoltaïque peut être connecté au bus de puissance, l’algorithme de contrôle global comprend les étapes de :
- si le groupe électrogène est connecté au groupe de convertisseurs particulier, utiliser une première puissance externe fournie par le générateur électrogène en synchronisant des sorties des convertisseurs sur une première tension externe produite par le groupe électrogène puis, lorsque les batteries sont rechargées, déconnecter le groupe de convertisseurs particulier du groupe électrogène et piloter les convertisseurs en utilisant une régulation par statisme ;
On propose de plus un procédé de synchronisation tel que précédemment décrit, dans lequel l’algorithme de contrôle global comprend en outre les étapes, si la valeur maximale des états de charge globaux est supérieure au seuil minimal, de déterminer si la valeur maximale des états de charge globaux est supérieure ou égale à un seuil maximal et :
On propose de plus un procédé de synchronisation tel que précédemment décrit, dans lequel, si aucun onduleur photovoltaïque n’est connecté au bus de puissance, la régulation prédéfinie est une régulation par statisme, et, si un onduleur photovoltaïque est connecté au bus de puissance, la régulation prédéfinie est une régulation utilisant un contrôle par décalage de fréquence.
On propose de plus un procédé de synchronisation tel que précédemment décrit, dans lequel les coefficients n et m utilisés pour la régulation par statisme sont tels que :
- si une impédance de sortie des convertisseurs est purement résistive, on a :
n = ,
Le procédé est configuré pour activer la couche exposée 10 d’une structure 1, par exemple illustrée par la . Une telle structure est par exemple à base d’un matériau semi-conducteur. Dans l’exemple non limitatif qui va être décrit en détail, cette structure 1 est à base ou faite de silicium. Cette structure 1 peut être à base ou faite d’un oxyde de silicium, d’un nitrure de silicium ou de silicium. La structure 1 peut être du silicium massif dit « bulk ». Par ailleurs, toutes les caractéristiques, étapes et effets techniques qui seront décrits par la suite sont parfaitement applicables à une structure 1, possiblement autre qu’une couche, telle qu’une nanostructure, par exemple en trois dimensions, ou une pluralité de telles structures.
La structure 1 peut faire partie d’un substrat. Ce substrat peut être formé uniquement de cette structure 1. De manière alternative, ce substrat peut comprendre une couche de support surmontée au moins d’une telle structure 1. La structure présente une couche exposée 10, libre et exposée aux espèces environnantes, par exemple présentes dans la chambre de réaction 20 d’un réacteur 2.
Pour activer la couche exposée 10, le procédé comprend principalement trois étapes : une étape de fourniture de la structure, une étape de dépôt et une étape de traitement. Le procédé comprend le dépôt d’une couche fluorée 11 à base d’un matériau de formule chimique C x H y F z , x, y et z étant des entiers positifs, au moins x et z étant non nuls, et un plasma d’activation 3 configuré pour consommer au moins en partie, de préférence totalement, cette couche 11 et ainsi activer la couche exposée 10. La couche fluorée 11 peut donc être à base d’un matériau de formule chimique C x H y F z ou C x F z lorsque y = 0. Selon un exemple, x, y et z sont des entiers positifs non-nuls. Dans la suite, la couche 11 à base d’un matériau de formule chimique C x H y F z est désignée couche C x H y F z 11 ou encore couche 11. On comprend que le plasma d’activation est une étape temporellement distincte de l’étape de dépôt de la couche C x H y F z 11, ces deux étapes ne sont pas simultanées.
Le procédé est configuré pour déposer la couche C x H y F z 11 de sorte que, lors du traitement successif par le plasma d’activation 3 à base d’oxygène et/ou d’azote, la couche C x H y F z 11 est située à proximité de la couche exposée 10. Le plasma d’activation 3 consomme au moins en partie la couche C x H y F z 11. Les réactions se déroulant lors de la consommation de la couche C x H y F z 11 induisent une activation de la couche exposée 10, par exemple illustrée en dans laquelle les étoiles symbolisent l’activation de la couche exposée 10. La couche exposée 10 une fois activée présente notamment en surface des liaisons avec des atomes de fluor. Ces liaisons de surface permettent d’augmenter l’énergie de collage lors d’un assemblage de la structure avec un autre substrat. Le carbone présent dans la couche C x H y F z 11 sera retiré par le plasma d’activation 3 sous forme de produits volatils.
Suite à l’activation de la couche exposée 10, le procédé peut en outre comprendre une étape d’assemblage de la structure 1 avec un substrat ou une structure distinct(e). La couche exposée 10 peut être assemblée par collage direct à la couche exposée 40 du substrat 4 ou de la structure 4, comme par exemple illustré par la . La structure 4 peut faire partie d’un substrat. Ce substrat peut être formé uniquement de cette structure 4. De manière alternative, ce substrat peut comprendre une couche de support surmontée au moins d’une telle structure 4.
Pour l’activation de la couche exposée 10, deux exemples de réalisation du procédé sont décrits relativement aux figures 2A à 2D, puis 3A à 3C.
Selon le premier exemple illustré par les figures 2A à 2D, la structure 1 est fournie à l’intérieur de la chambre de réaction 20 d’un réacteur 2, par exemple un réacteur plasma. La structure 1 peut plus particulièrement être placée sur le plateau ou porte échantillon 21 dans la chambre de réaction 20, comme par exemple illustré par la .
La structure 1 étant placée dans la chambre de réaction 20, le procédé peut comprendre le dépôt de la couche C x H y F z 11, comme par exemple illustré par les figures 2A et 2B. La couche C x H y F z 11 est alors déposée sur, et de préférence directement en contact avec, la couche exposée 10, comme l’illustre par exemple la . Notons que durant ce dépôt de la couche C x H y F z 11, le matériau C x H y F z peut en outre être déposé sur les parois 200 de la chambre de réaction 20.
Le procédé comprend ensuite le traitement de la couche C x H y F z 11 par le plasma d’activation 3 à base d’oxygène et/ou d’azote, comme par exemple illustré par la . La couche C x H y F z 11 sur la couche exposée 10 est alors au moins en partie consommée. Le plasma d’activation réagit avec le matériau C x H y F z . Lors de cette réaction, le carbone est retiré sous forme de gaz, par exemple sous la forme de formule chimique CO, CO 2 , CN selon la chimie du plasma. Le fluor contenu dans la couche C x H y F z 11 réagit avec la couche exposée 10, ce qui induit son activation. Avantageusement, le traitement par le plasma d’activation 3 permet de retirer l’élément carbone pouvant impacter l’énergie de collage et/ou les propriétés du dispositif microélectronique résultant. Pour cela on peut par exemple régler les paramètres du plasma, tels que la puissance de la source, la pression dans la chambre de réaction 20, la durée du plasma et/ou la teneur dans le plasma des espèces qui réagissent avec le carbone pour former des produits volatils
De préférence, le traitement par le plasma d’activation 3 est effectué de façon à consommer au moins 90% et de préférence tous les atomes de carbone de la couche C x H y F z 11. Selon un exemple, la couche C x H y F z 11 est au moins à 90 % et de préférence totalement consommée. Ainsi, il ne reste plus de matériau C x H y F z 11 lors d’un assemblage ultérieur avec la couche exposée 40 d’un autre substrat 4, par exemple illustré par la . Le collage et/ou les propriétés du dispositif microélectronique résultant sont ainsi encore améliorés. La qualité de l’interface entre la couche exposée 10 et la couche exposée 40 après assemblage est améliorée.
Les propriétés, par exemple la quantité d’atomes de carbone restant, de la couche exposée 10 après traitement par le plasma d’activation 3 peuvent être analysée par une caractérisation de la couche exposée 10, par exemple par analyse par spectrométrie photoélectronique X (communément abrégé XPS, de l’anglais X-Ray photoelectron spectrometry ). La couche exposée 10 une fois activée présente notamment en surface des liaisons avec des atomes de fluor, et de préférence en outre des liaisons avec les atomes d’hydrogène. A titre d’exemple, après traitement par un plasma d’activation 3 à base d’O 2 , la couche exposée 10 à base de silicium peut présenter une surface de type SiO x F y H z dans le cas d’un substrat Silicium-sur-isolant (communément abrégé SOI, de l’anglais Silicon-on-Isulator ). Selon un autre exemple, après traitement par un plasma d’activation 3 à base de N 2 , la couche exposée 10 à base de silicium peut présenter une surface de type SiO x F y H z N w dans le cas d’un substrat Silicium-sur-isolant. A noter que l’hydrogène n’est pas détecté en XPS.
Selon cet exemple, le dépôt de la couche C x H y F z 11 et le traitement par le plasma d’activation 3 peuvent être faits dans la même chambre de réaction 20. De préférence, le substrat est laissé dans la chambre de réaction 20 entre le dépôt de la couche C x H y F z 11 et le traitement par le plasma d’activation 3. La présence d’impureté sur la couche C x H y F z 11 et dans la couche exposée 10 est ainsi mieux contrôlée, et de préférence évitée. En alternative le dépôt de la couche C x H y F z 11 et le traitement par le plasma d’activation 3 peuvent être fait dans des chambres de réaction 20 distinctes.
Selon le deuxième exemple illustré par les figures 3A à 3D, le procédé peut comprendre le dépôt de la couche C x H y F z 11 alors que la structure n’est pas fournie à l’intérieur de la chambre de réaction 20 du réacteur 2, par exemple un réacteur plasma, comme par exemple illustré par les figures 3A et 3B. Le dépôt est alors configuré de sorte que la couche C x H y F z 11 est déposée sur les parois 200 de la chambre de réaction 20, comme l’illustre par exemple la .