INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Sur la , on a illustré le cas d’une traversée d’un diamètre inférieur à 610mm, comme c’est le cas de la troisième à la septième traversées et la neuvième traversée, telles que détaillées à la . Dans une telle situation, la membrane étanche comprend un maximum de quatre ondes de dévoiement 60 réparties autour de chaque traversée, chacune de ces ondes de dévoiement 60 étant rendues étanche au niveau de leurs extrémités par le capuchon 64.
L’invention atteint ainsi le but qu’elle s’était fixée en proposant une cuve munie d’une paroi de plafond répondant à des règles de conception qui sont adaptées à la présence de plusieurs traversées rassemblées à l’intérieur d’un périmètre restreint de la membrane étanche, notamment un couvercle ou une zone de la paroi de plafond dédiée aux traversées.
L’invention ne saurait toutefois se limiter aux moyens et configurations exclusivement décrits et illustrés et s’applique également à tous moyens ou configurations, équivalents et à toute combinaison de tels moyens ou configurations.
DISPOSITIF ET PROCÉDÉ DE REMPLISSAGE D’UNE ENCEINTE PAR UN FLUIDE SOUS PRESSION PUIS DE VIDANGE DE CELLE-CI AVEC RÉCUPÉRATION DU FLUIDE Désignation du domaine technique concerné L’invention concerne les procédés nécessitant un remplissage temporaire d’une enceinte avec un fluide sous pression pour lesquels il est nécessaire de récupérer tout ou partie du fluide après la vidange de l’enceinte. Par exemple, le fluide peut être récupéré car il est dangereux, polluant ou coûteux.
L’enceinte peut être de toute nature, par exemple elle peut être un réservoir de stockage d’hydrogène pour véhicule électrique. Le procédé peut également être de toute nature, par exemple un procédé de test d’étanchéité au gaz dudit réservoir de stockage d’hydrogène.
L’invention s’applique à tout type de fluide, qu’il soit liquide, gazeux ou composé d’un mélange d’un gaz et d’un liquide.
Elle est décrite ci-après pour le cas particulier d’un procédé de test d’étanchéité au gaz d’un réservoir d’hydrogène au moyen d’un gaz traceur sans que celui-ci ne limite le champ d’application de l’invention.
Problèmes techniques auxquels répond l’invention Le test d’étanchéité d’un réservoir d’hydrogène avec un gaz traceur consiste à remplir celui-ci du gaz traceur, par exemple un mélange d’azote et d’hélium à 2 % d’hélium sous une pression de 600 bars. L’étanchéité du réservoir est ensuite vérifiée avec un capteur qui détecte la présence d’hélium au voisinage du réservoir en cas de fuite.
Selon l’état de la technique, le remplissage peut être effectué à partir d’un premier réservoir dont la pression en gaz traceur est supérieure à celle souhaitée dans le réservoir à tester et dont le volume est suffisant pour que cette pression reste supérieure à celle du réservoir à tester lorsque celui-ci a atteint la pression cible. Lors de la vidange, le gaz est transféré du réservoir à tester dans un second réservoir. Un compresseur renvoie ensuite le gaz traceur du second réservoir au premier et un appoint en gaz traceur est effectué dans le premier réservoir.
Cette solution est peu efficace énergétiquement, car elle nécessite une forte élévation de pression du gaz traceur. Elle conduit également à une importante formation de givre autour des vannes et des canalisations du fait de la détente importante du gaz traceur lors du remplissage et de la vidange du réservoir à tester.
L’invention apporte une solution nouvelle à ces problèmes.
Selon un premier aspect de l’invention, il est proposé un procédé de remplissage d’une enceinte avec un fluide jusqu’à atteindre une pression cible puis de vidange de ladite enceinte le moment venu, caractérisé en ce que le remplissage est effectué à partir d’une première pluralité de réservoirs de pressions différentes, successivement à partir du réservoir de plus faible pression jusqu’au réservoir de plus forte pression, et en ce que la vidange est effectuée en transférant du contenu du réservoir de l’enceinte vers une seconde pluralité de réservoirs, successivement vers le réservoir de plus forte pression jusqu’au réservoir de plus faible pression.
L’invention permet de limiter la consommation en fluide en récupérant une grande partie de celui-ci et en le réutilisant à nouveau pour un nouveau cycle de remplissage. Il permet également d’optimiser énergétiquement le procédé de remplissage, le fluide étant récupéré sous pression, limitant ainsi l’énergie nécessaire pour relever sa pression au niveau souhaité en fin de remplissage.
Après la vidange, un appoint en fluide peut être réalisé dans la seconde pluralité de réservoirs, laquelle est ensuite utilisée comme première pluralité de réservoirs pour un nouveau remplissage d’une enceinte.
Avantageusement, la vidange est effectuée dans une seconde pluralité de réservoirs composée de réservoirs de la première pluralité de réservoirs. Réaliser la vidange dans une même pluralité de réservoirs permet de limiter le nombre de réservoirs, réduisant ainsi le coût de la machine et son encombrement.
représente schématiquement un premier mode de réalisation d’un ensemble comprenant au moins deux mémoires résistives non volatiles associées à un sélecteur selon l’invention.
représente schématiquement un mode de réalisation d’une matrice d’ensembles de ce type.
représente schématiquement un deuxième mode de réalisation de l’ensemble selon l’invention.
représente schématiquement un troisième mode de réalisation de l’ensemble selon l’invention.
représente schématiquement un quatrième mode de l’ensemble selon l’invention.
et représentent schématiquement, selon une coupe et une vue de dessus, une première étape d’un procédé de fabrication de l’ensemble selon l’invention.
et représentent schématiquement, selon une coupe et une vue de dessus, une deuxième étape du procédé de fabrication de l’ensemble selon l’invention.
et représentent schématiquement, selon une coupe et une vue de dessus, une troisième étape du procédé de fabrication de l’ensemble selon l’invention.
et représentent schématiquement, selon une coupe et une vue de dessus, une quatrième étape du procédé de fabrication de l’ensemble selon l’invention.
et représentent schématiquement, selon une coupe et une vue de dessus, une cinquième étape du procédé de fabrication de l’ensemble selon l’invention.
et représentent schématiquement, selon une coupe et une vue de dessus, une sixième étape du procédé de fabrication de l’ensemble selon l’invention.
DESCRIPTION DÉTAILLÉE L’invention concerne un ensemble comprenant au moins deux mémoires résistives non-volatiles associées à un sélecteur, 1a, 1b, 1c, 1d. L’ensemble 1a, 1b, 1c, 1d selon l’invention permet de limiter le problème de variabilité des caractéristiques électriques des sélecteurs mentionné plus haut tout en présentant un encombrement réduit.
Pour cela, selon un premier aspect, l’ensemble 1a, 1b, 1c, 1d mutualise un empilement sélecteur 10 (en l’occurrence, un empilement sélecteur de type « backend », co-intégrable en série avec la ou les mémoires, dans le BEOL) avec au moins deux empilements mémoire 20, 30 distincts, disposés électriquement en parallèle entre eux et connectés en série à l’empilement sélecteur 10 commun. Cet agencement, de type 1SnR (avec n supérieur ou égal à 2, n étant par exemple pair), permet de limiter l’influence de la variabilité entre sélecteurs, puisque c’est le même sélecteur qui est employé pour plusieurs mémoires. D’un point de vue électrique, les deux empilements mémoire 20, 30 sont en quelque sorte, disposés en parallèle entre eux, puisque, d’un côté, ils sont tous deux reliés à conducteur électrique commun (à une borne commune, en quelque sorte), qui est l’électrode supérieure de sélecteur. On notera néanmoins que, de l’autre côté, ces deux empilements mémoire 20, 30 sont reliés à des contacts électriques (50 et 60) distincts, isolés électriquement l’un de l’autre.
L’empilement sélecteur 10, planaire, « horizontal », s’étend parallèlement à un plan P donné. Il comprend au moins : une couche sélectrice (11), qui s'étend parallèlement au plan P ; et une électrode supérieure de sélecteur 12 s'étendant sur la couche sélectrice 11, l'électrode supérieure étant délimitée latéralement par une surface latérale 121, 122.
Selon un deuxième aspect de l’invention, pour chacun des deux empilements mémoire 20, 30 de l’ensemble 1a, 1b, 1c, 1d : une partie au moins du premier empilement mémoire 20 de l’ensemble 1a, 1b, 1c, 1d s’étend de manière oblique, ou même perpendiculaire, par rapport au plan P en question, et contre une partie de la surface latérale 121 de l’électrode supérieure de sélecteur 12, et une partie au moins du deuxième empilement mémoire 30 de l’ensemble 1a, 1b, 1c, 1d s’étend de manière oblique, ou même perpendiculaire, par rapport au plan P, et contre une autre partie de la surface latérale 122 de l’électrode supérieure de sélecteur 12.
Ainsi, la méthode de l’art est parfois trop complexe et/ou trop lente à exploiter.
Il existe donc un besoin de simplifier et de rendre plus rapide la caractérisation du déplacement d’entités mobiles dans l’environnement.
Pour cela, l’invention propose un procédé de caractérisation du déplacement d’entités mobiles dans un environnement, plus simple et plus rapide à exploiter.
A cet effet, l’invention a pour objet un procédé de caractérisation du déplacement d’entités mobiles, telles que des piétons, sur des zones d’un environnement, le procédé comprenant une phase d’apprentissage comportant les étapes suivantes mises en œuvre par un calculateur :
- réception d’une matrice d’adjacence indiquant les déplacements possibles entre deux zones adjacentes,
- réception d’une base de données comprenant, pour chacun d’une pluralité d’instants successifs, un couple de données, chaque couple de données comprenant un nombre d’entité(s) mobile(s) dans chaque zone et un jeu de paramètre(s) caractérisant le déplacement des entités mobiles dans l’environnement,
- entraînement d’un modèle en fonction de la base de données et de la matrice d’adjacence, le modèle étant configuré pour fournir, à partir d’un nombre d’entité(s) mobile(s) dans chaque zone, un jeu respectif de paramètre(s) caractérisant le déplacement des entités mobiles dans l’environnement,
le procédé comprenant en outre une phase d’exploitation comprenant les étapes suivantes :
- réception, pour chaque zone, d’un nombre d’entité(s) mobile(s), et
- application, au nombre d’entité(s) mobile(s) reçu pour chaque zone, du modèle entrainé pour obtenir un jeu respectif de paramètre(s) caractérisant le déplacement des entités mobiles dans l’environnement et associé auxdits nombres d’entité(s) mobile(s).
- le procédé comprend en outre, lors de la phase d’exploitation, les étapes suivantes :
- détection d’une anomalie dans le jeu de paramètre(s) obtenu, et
- si l’anomalie est détectée dans le jeu de paramètre(s), mise en œuvre d’une action de correction dans l’environnement ;
- le procédé comprend, lors de la phase d’exploitation, une étape de prédiction des déplacements des entités mobiles dans l’environnement, à partir du jeu de paramètre(s) obtenu, pour obtenir un scénario prédit ;
- le procédé comprend en outre, suite à l’étape de prédiction, les étapes suivantes :
SOC_former0 =0.6; % Initial state of charge of the battery (former)
Cbat_follower = 2500; % Battery capacity in Wh (follower)
SOC_min_follower =0.1; % Minimum state of charge of the battery (follower)
SOC_max_follower =1; % Maximum state of charge of the battery (follower)
SOC_0_follower =0.6; % % Initial state of charge of the battery (follower)
% Weather and load data load Ir2; % Irradiation measurement over one year (former)
load Ir; % Irradiation measurement over one year (follower)
load Vwind; % wind speed measurement over one year
load Pload; % Load demand measurement over one year
Ir1=Ir2; Ir3=Ir;Time_end=1;
Point_Num=length(Ir1);
Num=1;
Time_start=0:Num*Time_end:(Point_Num/Num-1)*Num*Time_end;
i=1; j=Num; k=1;
while (i<=Point_Num)
if (j<=1); Iradiance(k)=Ir1(i);Ws(k)=Wind_speed(i);Pload(k)=Pload(i);Iradiance_follower(k)=Ir3(i); j=Num;k=k+1 ; else j=j-1; end;
Des optimisations de stockage des paramètres peuvent être mises en œuvre afin de réduire le nombre de registres de configuration requis.
A titre de variante, les paramètres de transfert peuvent être transmis au circuit d'accès direct SDMA au moyen d'un jeu d'instructions spécifique, par exemple du type décrit en relation avec la .
A titre d'exemple, lors de l'exécution d'un transfert, la matrice élémentaire définissant un motif élémentaire à transférer est balayée selon un sens prédéfini, par exemple ligne par ligne de haut en bas, et de gauche à droite dans chaque ligne.
Pour chaque élément de la matrice élémentaire, si le bit correspondant du paramètre BIT_PATTERN est à un premier état, par exemple un état bas, rien ne se passe.
Si en revanche le bit correspondant du paramètre BIT_PATTERN est à un deuxième état, par exemple un état haut, un transfert est généré. A titre d'exemple, dans ce cas un ensemble de SEQ_LEN éléments (nombre d’itérations de motifs) séparés deux à deux par SRC_OFFSET éléments est lu dans la mémoire source. Les SEQ_LEN éléments sont ensuite écrits dans la mémoire destination, séparés deux à deux par DST_OFFSET éléments. Autrement dit, pour chaque bit à l'état haut du paramètre BIT_PATTERN, on transfère simultanément ou successivement SEQ_LEN éléments de même position dans les SEQ_LEN itérations du motif élémentaire de la séquence à transférer, avant de continuer le balayage du motif élémentaire. Pour chaque itération du motif élémentaire, l'adresse de l'élément courant à transférer est déterminée par le circuit d'accès direct à partir de l'adresse de la cellule de référence de l'itération concernée (elle-même déterminée à partir de l'adresse de la cellule de référence de la première itération du motif, transmise via le champs SRC_ADDR (ou via les champs X Pos, Y Pos)), et des indices de ligne et de colonne de l'élément dans la matrice élémentaire dans laquelle est défini le motif élémentaire.
A titre de variante, dans le cas d'un recouvrement ou chevauchement des différentes itérations du motif élémentaire de la séquence à transférer, le circuit de contrôle interne peut avantageusement être configuré pour anticiper les données redondantes et ainsi réduire les accès en lecture à la mémoire source. Dans ce cas, pour chaque élément de la mémoire source, le circuit d'accès direct SDMA détermine si l'élément appartient à plusieurs itérations du motif élémentaire dans la séquence de données à transférer. Si l'élément doit être écrit plusieurs fois, il est, après sa première lecture dans la mémoire destination, stocké dans une mémoire interne du circuit d'accès direct SDMA. Ainsi, le circuit d'accès direct SDMA peut réécrire successivement plusieurs fois l'élément sans avoir besoin d'accéder à la mémoire source. Une autre possibilité consiste à lancer une lecture dans la mémoire destination à l’adresse contenant la donnée déjà transférée pour la « récupérer » et la copier, l’écrire, dans l’adresse de destination concernée.
Si l'on désigne par S l'ensemble des éléments du motif élémentaire à transférer (c'est-à-dire le sous ensemble des éléments de la matrice élémentaire de k*l éléments pour lesquels le bit correspondant du motif BIT_PATTERN est à l'état '1'), la dimension size_of(S) du sous-ensemble S (avec size_of(S) <= k*l) définit le nombre d'éléments à transférer du motif élémentaire, aussi appelé nombre d'occurrences.
Le transfert des données de la mémoire source MEM1 vers la mémoire destination MEM2 peut être exécuté selon une routine définie en langage de programmation, par exemple en langage C, ou en pseudo-langage de programmation, comme suit : for i in [0..size_of(S)-1]: for j in [0 .. SEQ_LEN] DST i,j =MEM2[DST_ADDR+EL_SIZE*(i*SEQ_LEN+SEQ_OFF)+DST_OFFSET*j] SRC i,j =MEM1[SRC_ADDR+EL_SIZE*(S[i].x*ARR_WIDTH+S[i].y+SRC_OFFSET*j] MEMCPY(DST i,j ,SRC i,j ) end for end for Les paramètres S[i].x et S[i].y définissent ici respectivement l'indice de ligne et l'indice de colonne du ième élément de l'ensemble S dans la matrice élémentaire dans laquelle est définie le noyau de calcul BIT_PATTERN.
La illustre schématiquement le balayage d'une matrice de données de dimensions M*N (par exemple la matrice A de la ) et la sélection des emplacements de la matrice A à lire au moyen du noyau de calcul ou BIT_PATTERN. Les données de la matrice A sont stockées dans une sous-région du circuit mémoire source comprenant une suite d'emplacements consécutifs en termes d’adressage, contenant les éléments de la matrice. On a désigné sur la par la référence ME, la matrice élémentaire de taille prédéfinie k*l, inférieure à la taille de la matrice A, dans laquelle est défini le motif élémentaire de données à transférer au moyen du noyau de calcul BIT_PATTERN. La matrice ME permet d'identifier une fenêtre matricielle élémentaire de la matrice A. Le circuit d'accès direct SDMA reçoit une adresse source pour un premier motif à transférer, cette adresse source correspondant à l’adresse, dans la sous-région (matrice A), de l'élément de référence S R du BIT_PATTERN et correspondant à une donnée de référence de la matrice de données située à cette adresse source. Les autres éléments du BIT_PATTERN sont associés à d’autres données de la matrice de données A par positionnement relatif par rapport respectivement à l’élément de référence du BIT_PATTERN et à la donnée de référence de ladite matrice (indices S[i].x et S[i].y. Le circuit d'accès direct est adapté, lors de l'exécution du transfert d’un motif élémentaire, à récupérer les données de ladite matrice associées à des éléments du BIT_PATTERN dont le bit est à l'état '1'.
De façon optionnelle, le système de la peut comprendre au moins un troisième circuit mémoire MEM3, le circuit d'accès direct étant adapté à commander des transferts de données indifféremment de l'un quelconque des circuits MEM1, MEM2 et MEM3 vers un autre des circuits MEM1, MEM2 et MEM3 ou vers le même circuit (COPY), selon les mécanismes décrits ci-dessus.
En particulier, on a décrit ci-dessus deux aspects principaux d'un système d'accès direct de données entre des première et deuxième mémoires.
Selon un premier aspect, on définit une sous-région d'intérêt dans la première mémoire et/ou dans la deuxième mémoire, au moyen d'une instruction spécifique de commande du circuit d'accès direct, puis on commande des transferts de données de la première mémoire vers la deuxième mémoire ou inversement, en transmettant au circuit d'accès direct uniquement des adresses source et/ou destination relatives, c'est-à-dire définies à l'intérieur de la sous-région d'intérêt.
Selon un deuxième aspect, le circuit d'accès direct est adapté à transférer une séquence de données comportant plusieurs itérations d'un motif élémentaire dont la forme est définie par une suite de bits BIT_PATTERN définissant, pour chaque cellule d'une fenêtre matricielle élémentaire prédéfinie, si la cellule fait partie ou non du motif élémentaire à transférer.
Ces deux aspects permettent de compresser les paramètres à transmettre au circuit d'accès direct pour commander un transfert de données de la première mémoire vers la deuxième mémoire, et ainsi de limiter les échanges entre le processeur et le circuit d'accès direct.
La personne du métier comprendra que ces deux aspects peuvent être mis en œuvre indépendamment l'un de l'autre ou en combinaison selon les besoins de l'application considérée.
On assiste aujourd’hui, dans certains pays où le taux d'ensoleillement est important et où le réseau électrique traditionnel n'est pas accessible sur l'ensemble du territoire, au développement de « mini-grids », que l’on peut traduire par « mini-réseaux électriques ».
Les mini-grids sont de petites centrales électriques alimentant des réseaux de distribution locaux de faible puissance desservant des agglomérations spécifiques (comprenant typiquement entre quelques dizaines à quelques milliers d’abonnés), qui peuvent être hors réseau ou interconnectées au réseau central.
Les mini-grids sont généralement déployés dans les zones rurales avec une densité de population plus élevée pour fournir une alimentation alternative fiable. Un mini-grid comporte classiquement un ou des champs solaires photovoltaïques (comprenant chacun plusieurs panneaux photovoltaïques connectés en série et en parallèle), une ou des batteries pour stocker l’énergie électrique produite à partir de l'énergie solaire, et un ou des convertisseurs de puissance destinés à convertir l’énergie électrique pour produire une alimentation alternative sous une tension adaptée au réseau. Certains mini-grids dits « hybrides » intègrent en outre un groupe électrogène. Le groupe électrogène est notamment utilisé la nuit, lorsque la charge des batteries à la tombée du jour est insuffisante pour subvenir aux besoins des abonnés pendant la nuit.
L’interconnexion des mini-grids isolés permet d’améliorer de manière importante les performances, la fiabilité et la disponibilité de ces mini-grids. Les mini-grids peuvent ainsi échanger de l’énergie, de sorte qu’un mini-grid, disposant d’un surplus d'énergie, peut alimenter un mini-grid qui a un déficit énergétique. Le surplus d’énergie d'un mini-grid peut par exemple être utilisé pour charger la batterie d'un autre mini-grid. On optimise de la sorte la durée de vie des batteries et l’exploitation de l’énergie globalement disponible sur le réseau, et on limite donc les délestages ainsi que l’utilisation des groupes électrogènes dont le fonctionnement nécessite du carburant et est donc très coûteux.
Cependant, la connexion sur un même bus AC de différentes sources de tension nécessite impérativement que ces dernières soient parfaitement synchronisées en fréquence et en tension, sous peine de voir circuler, dans les câbles de puissance les reliant, des sur-courants importants pouvant endommager les matériels et faire déclencher les protections.
Une méthode connue pour synchroniser entre eux des convertisseurs de puissance utilise une stratégie « master/slave ». Cette méthode nécessite l’échange en « temps réel » des informations de fréquence et de tension entre le convertisseur maître et ses esclaves sur un bus filaire de communication (de type CAN ou RS485). Une liaison de communication rapide est en effet nécessaire pour gérer rapidement le flux de puissance.
Cette méthode pose les problèmes suivants.
Tout d’abord, la perte du « maître » entraîne un black-out plus ou moins temporaire du réseau global formé par ces mini-grids interconnectés. Le réseau global est donc peu robuste.
D’autre part, comme les convertisseurs sont éloignés les uns des autres, il est nécessaire d’utiliser de très longs câbles de communication pour les connecter entre eux. Or, de tels câbles sont bien évidemment très coûteux et complexes à installer.
L’invention a pour objet de synchroniser et de connecter entre eux plusieurs mini-grids éloignés les uns des autres, de manière à obtenir un réseau global robuste, et sans nécessiter de câbles de communication de longueur importante.
En vue de la réalisation de ce but, on propose un procédé de synchronisation, mis en œuvre dans un système de convertisseurs qui comporte une pluralité de groupes de convertisseurs, chaque groupe de convertisseurs comprenant un ou des convertisseurs regroupés localement, chaque convertisseur étant connecté à au moins un panneau photovoltaïque et à au moins une batterie pour alimenter au moins un abonné, les convertisseurs comprenant tous une sortie reliée à un même bus de puissance, de sorte que les groupes de convertisseurs sont connectés parallèlement entre eux en étant reliés audit bus de puissance, chaque groupe de convertisseurs comprenant au moins un module de communication radiofréquence pour communiquer avec les autres groupes de convertisseurs, le procédé de synchronisation comprenant les étapes de :
- faire échanger régulièrement par les groupes de convertisseurs, en utilisant les modules de communication radiofréquence, des valeurs d’au moins un paramètre de fonctionnement global associées chacune à un groupe de convertisseurs distinct ;
- définir dynamiquement et en temps réel un groupe de convertisseurs maître à partir de ces valeurs du paramètre de fonctionnement global ;