INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
La tension directe au point de raccordement est proche de sa valeur nominale (supérieure à une limite basse correspondant à un paramètre V min = 0,9 pu par défaut). Dans ce cas-là, l’onduleur source de tension alimente le réseau normalement (peut-être qu’il n’y a aucun court-circuit dans le réseau, ou celui-ci est suffisamment éloigné). La tension directe au point de raccordement est inférieure à V min-pu-vsi et le courant est supérieur à une limite basse de courant (« I out-min », défini par l’utilisateur). Il s’agit d’une situation se traduisant par une saturation en courant de l’onduleur source de tension, le paramètre I out-min permet de ne conserver qu’un nuage de points réduit proche du courant de saturation.
Les cas pour lesquels la tension est faible et le courant est faible ne sont pas retenus.
Chacune de ces trois valeurs est modifiable dans le module plot graphique où l’utilisateur pourra faire varier les plages de variation.
Traitement post filtrage - Caractérisation des situations les plus défavorables et réglage
Le traitement délivre aux personnes chargées de régler les protections des graphiques présentant des grandeurs caractéristiques de la protection comme la tension, le courant, ou encore le temps de fusion d’un fusible, en fonction d’une autre grandeur prédéfinie par l’utilisateur. Il s’agit de nuages de points, chaque point correspondant à un calcul (un point de fonctionnement / un constructeur).
Les points sont tracés sur le graphique (étape 5 de le – placement des grandeurs solutions de la résolution sur des graphiques (nuages de points) et arrête automatiquement le processus lorsque toutes les solutions forment un nuage de points délimité.
Tant que ce n’est pas le cas, le traitement reprend d’autres calculs avec de nouvelles valeurs aléatoires.
Un exemple de graphique obtenu à l’issu d’un traitement complet est illustré sur la figure 7a_1, qui présente, lors d’un défaut biphasé entre les phases A et B, les courants parcourant une protection de départ HTA (Min(IA, IB), Max(IA, IB), IC) et met en évidence le phénomène d’aveuglement du relais. La figure 7a_2 représente un agrandissement de la zone encadrée dans la figure 7a_1, à proximité de la puissance en abscisse proche de zéro.
En l’occurrence, l’amplitude du courant de défaut sur au moins une des phases en défaut dépasse 500 A, pour être certain que le relais ne soit pas aveuglé, soit il faut régler la protection à maximum de courant à 500 A, soit la régler à 550 A et s’assurer que les protections de découplages de toutes les centrales déconnectent ces centrales.
ARRIÈRE-PLAN TECHNOLOGIQUE DE L’INVENTION L’invention s’insère dans le développement de matrices de mémoires dites « crossbar » en anglais, dans lesquelles une pluralité de points mémoire sont chacun situés au croisement entre une ligne conductrice et une colonne conductrice. Chaque point mémoire est alors adressé, par exemple par l’application d’une tension entre la ligne conductrice et la colonne conductrice auxquelles il est connecté.
L’invention concerne plus particulièrement des points mémoire comprenant une mémoire résistive, c’est à dire une mémoire dans laquelle l’information est stockée sous la forme d’une valeur de résistance électrique. Une mémoire résistive peut être de différents types, selon les phénomènes mis en œuvre pour écrire, stocker et lire l’information.
Les mémoires résistives sont typiquement réalisées dans des couches situées au-dessus d’un substrat (par exemple un substrat en Silicium) sur lequel est réalisée la matrice. On parle alors de composants appartenant à « l’unité de fabrication finale » c’est à dire fabriqués lors des étapes finales de fabrication ou encore BEOL pour « Back-End-Of-Line » en anglais, contrairement aux composants appartenant à « l’unité de fabrication initiale » ou FEOL pour « Front-End-Of-Line » (FEOL) en anglais. Les composants appartement au BEOL sont par exemple intégrés entre les niveaux métalliques d'interconnexion. Les composants FEOL sont fabriqués à la surface du substrat (diodes et transistors CMOS par exemple).
Par exemple, une mémoire dite « à changement de phase » ou PCRAM pour « Phase Change Random Access Memory » en anglais met en œuvre le fort contraste de propriétés électroniques entre une phase amorphe et une phase cristalline d’un matériau.
Une mémoire dite « à pont conducteur » ou CBRAM pour « Conductive Bridge RAM » en anglais, met en œuvre la formation/dissolution d’un filament conducteur dans un électrolyte solide suite à une diffusion d’ions provenant d’une électrode active.
Une mémoire dite « à claquage réversible d’oxyde » ou OxRAM pour « Oxide RAM » en anglais, met en œuvre le claquage réversible d’un matériau diélectrique en fonction d’une tension électrique appliquée à ce matériau.
Une mémoire dite magnétique ou MRAM pour « Magnetic RAM » en anglais, met en œuvre l’aimantation relative entre une couche magnétique de référence et une couche magnétique programmable.
L’utilisation des mémoires résistives se révèle une solution prometteuse pour augmenter la densité des matrices de mémoires. Elles s’insèrent également dans le développement de nouvelles applications telles que le calcul dit « neuromorphique » ou le développement d’une nouvelle classe de mémoires appelée « Storage Class Memory » en anglais. Cependant, les mémoires résistives peuvent présenter différents inconvénients.
Dans une matrice de points mémoire, une pluralité de mémoires résistives sont connectées à une même ligne ou une même colonne. L’application d’une tension d’adressage aux bornes d’une de ces mémoires (par exemple pour la lire) crée toutefois un courant de fuite non-négligeable au niveau des autres mémoires de la même ligne, et de la même colonne. Ce courant de fuite dégrade les capacités de lecture et/ou écriture de l’information au niveau d’une des mémoires.
Afin de résoudre ce problème, il est connu d’ajouter des dispositifs de sélection, appelé « sélecteurs », par exemple relié chacun en série avec chaque mémoire (agencement de type « 1S1R »). L’activation d’un seul sélecteur parmi la pluralité des sélecteurs permet ainsi de sélectionner une seule mémoire, tandis que les autres sélecteurs, bloqués, suppriment ou réduisent les courants de fuites des autres mémoires.
Un type de sélecteur cointégrable dans le « back-end », appelé sélecteur « cointégrable » ou sélecteur « back end » dans la suite, offre une facilité de cointégration avec la mémoire, en série avec celle-ci, ses dimensions pouvant être ajustées aux dimensions de la mémoire résistive. En effet, l’état passant d’un sélecteur « back-end » est suffisamment conducteur et permet de réduire ses dimensions au même niveau que celles de la mémoire avec laquelle il peut être connecté en série. Par ailleurs, un sélecteur « back-end » peut être formé de couches déposées sur ou sous une couche mémoire, et gravées en bloc, en même temps que la couche mémoire. Il existe plusieurs types de sélecteurs back-end.
Un sélecteur ovonique à seuil ou OTS pour « Ovonic Threshold Switching » en anglais, met en œuvre une propriété caractéristique de certains matériaux chalcogénures. Il s’agit du passage, sous l'effet d'un champ électrique, d'un état résistif à un état conducteur métastable. L’état conducteur métastable peut être maintenu aussi longtemps qu’un courant de maintien circule dans le sélecteur OTS. En dehors de quoi, le sélecteur OTS retrouve l’état résistif (état bloqué).
Un sélecteur à pont conducteur instable ou TS pour « Threshold Switch » en anglais, met en œuvre la formation d’un filament métallique métastable par la diffusion, sous l'effet d'un champ électrique, d'une électrode active dans un électrolyte. Lorsque le champ n'est plus appliqué, le filament métallique métastable se dissout.
Un sélecteur à conduction électronique et ionique ou MIEC pour « Mixed ion-electronic conduction » en anglais, met en œuvre la mobilité d’ions métalliques permettant la création d'un courant électrique sous l'effet d'un champ électrique.
Un sélecteur à transition métal-isolant met en œuvre un matériau à forte corrélation électronique nécessitant l’application d’un champ électrique dépassant un champ seuil pour créer un courant électrique, le champ seuil étant fonction de la répulsion coulombienne forçant la localisation des électrons libres dudit matériau.
Enfin, un sélecteur à barrière Schottky ou barrière tunnel met en œuvre une forte non-linéarité dans sa caractéristique courant-tension pour obtenir l’effet de « sélection » souhaité.
De manière avantageuse, l’étape (d1) est effectuée par immersion de la couche poreuse dans une phase liquide comportant un précurseur dudit matériau oxyde conducteur électronique, et ladite transformation du précurseur d’un matériau oxyde conducteur électronique en matériau conducteur électronique, lors de l’étape (d2), est réalisée par traitement thermique tel qu’une calcination, de préférence réalisé sous air ou sous atmosphère oxydante.
Avantageusement, ledit précurseur du matériau oxyde conducteur électronique est choisi parmi des sels organiques contenant un ou plusieurs éléments métalliques capable, après traitement thermique tel qu’une calcination, de former un oxyde conducteur électronique, et ladite transformation en matériau conducteur électronique est un traitement thermique tel qu’une calcination, de préférence réalisé sous air ou sous atmosphère oxydante.
Ces sels organiques sont, de préférence, choisis parmi :
- un alcoolate d’au moins un élément métallique capable, après traitement thermique tel qu’une calcination, de préférence réalisé sous air ou sous atmosphère oxydante, de former un oxyde conducteur électronique,
- un oxalate d’au moins un élément métallique capable, après traitement thermique tel qu’une calcination, de préférence réalisé sous air ou sous atmosphère oxydante, de former un oxyde conducteur électronique, et
- un acétate d’au moins un élément métallique capable, après traitement thermique tel qu’une calcination, de préférence réalisé sous air ou sous atmosphère oxydante, de former un oxyde conducteur électronique,
et/ou de préférence, l’élément métallique est choisi parmi l’étain, le zinc, l’indium, le gallium, ou un mélange de deux ou trois ou quatre de ces éléments.
Avantageusement, ladite couche poreuse obtenue à l’issue de l’étape (c) présente une surface spécifique comprise entre 10 m 2 /g et 500 m 2 /g et/ou une épaisseur comprise entre 4 µm et 400 µm.
Avantageusement, lorsque ladite suspension colloïdale ou pâte approvisionnée à l’étape (a) comprend des additifs organiques, tels que des ligands, stabilisants, liants ou solvants organiques résiduels, on traite thermiquement, de préférence sous atmosphère oxydante, ladite couche séchée à l’étape c) ou ladite plaque poreuse.
Avantageusement, ledit matériau actif d’électrode P est sélectionné dans le groupe formé par :
les oxydes LiMn 2 O 4 , Li 1+x Mn 2-x O 4 avec 0 LiCoO 2 , LiNiO 2 , LiMn 1,5 Ni 0,5 O 4 , LiMn 1,5 Ni 0,5-x X x O 4 où X est sélectionné parmi Al, Fe, Cr, Co, Rh, Nd, autres terres rares tels que Sc, Y, Lu, La, Ce, Pr, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, et où 0 2-x M x O 4 avec M = Er, Dy, Gd, Tb, Yb, Al, Y, Ni, Co, Ti, Sn, As, Mg ou un mélange de ces composés et où 0 2 , LiMn 1/3 Ni 1/3 Co 1/3 O 2 , LiNi 0.8 Co 0.15 Al 0.05 O 2, LiAl x Mn 2-x O 4 avec 0 ≤ x 1/x Co 1/y Mn 1/z O 2 avec x+y+z =10 ; Li x M y O 2 où 0.6≤y≤0.85; 0≤x+y≤2; et M est choisi parmi Al, Ti, Cr, Mn, Fe, Co, Ni, Cu, Zn, Zr, Nb, Mo, Ru, Sn, and Sb ou un mélange de ces éléments ; Li 1.20 Nb 0.20 Mn 0.60 O 2 ; Li 1+x Nb y Me z A p O 2 où Me est au moins un métal de transition choisi parmi : Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Rf, Db, Sg, Bh, Hs et Mt, et où 0.6 Li x Nb y-a N a M z-b P b O 2-c F c où 1.2 Li 1.25 Nb 0.25 Mn 0.50 O 2 ; Li 1.3 Nb 0.3 Mn 0.40 O 2 ; Li 1.3 Nb 0.3 Fe 0.40 O 2 ; Li 1.3 Nb 0.43 Ni 0.27 O 2 ; Li 1.3 Nb 0.43 Co 0.27 O 2 ; Li 1.4 Nb 0.2 Mn 0.53 O 2 ; Li x Ni 0.2 Mn 0.6 O y où 0.00≤x≤1.52; 1.07≤y 1.2 Ni 0.2 Mn 0.6 O 2 ; LiNi x Co y Mn 1−x−y O 2 où 0 ≤ x et y ≤ 0.5 ; LiNi x Ce z Co y Mn 1−x−y O 2 où 0 ≤ x et y ≤ 0.5 et 0 ≤ z ; les phosphates LiFePO 4 , LiMnPO 4 , LiCoPO 4 , LiNiPO 4 , Li 3 V 2 (PO 4 ) 3, Li 2 MPO 4 F avec M = Fe, Co, Ni ou un mélange de ces différents éléments, LiMPO 4 F avec M = V, Fe, T ou un mélange de ces différents éléments; les phosphates de formule LiMM’PO 4 , avec M et M’ (M ≠ M’) sélectionnés parmi Fe, Mn, Ni, Co, V tels que le LiFe x Co 1-x PO 4 et où 0 Fe 0,9 Co 0,1 OF ; LiMSO 4 F avec M = Fe, Co, Ni, Mn, Zn, Mg ; toutes les formes lithiées des chalcogénides suivants : V 2 O 5 , V 3 O 8 , TiS 2 , les oxysulfures de titane (TiO y S z avec z=2-y et 0,3≤y≤1), les oxysulfures de tungstène (WO y S z avec 0.6 2 , de préférence Li x V 2 O 5 avec 0 x V 3 O 8 avec 0 x TiS 2 avec 0 x TiO y S z avec z=2-y, 0,3≤y≤1 et 0 x WO y S z avec z=2-y, 0,3≤y≤1 et 0 x CuS avec 0 x CuS 2 avec 0
De manière avantageuse, ledit matériau actif d’électrode P précité est utilisé pour fabriquer une cathode.
De manière avantageuse, ledit matériau actif d’électrode P précité est utilisé pour fabriquer une anode.
Un autre objet de l’invention est une électrode poreuse susceptible d’être obtenue par le procédé selon l’invention caractérisée en ce que l’électrode poreuse comprend une couche poreuse d’au moins un matériau actif d’électrode P déposée sur un substrat, et une couche d’un matériau oxyde conducteur électronique disposée sur et à l’intérieur des pores de ladite couche poreuse, en ce qu’elle est exempte de liant, qu’elle présente une porosité comprise entre 20 % et 60% en volume, de préférence entre 25 % et 50 %, et des pores de diamètre moyen inférieur à 50 nm.
Selon un mode de réalisation, au moins un du ou des bras comprend un fil comprenant un premier brin en un matériau à mémoire de forme et un second brin en un matériau conducteur électrique, ledit second brin étant enroulé autour du premier brin.
Selon un autre mode de réalisation de l’invention chacun du ou des bras comprend un fil réalisé en un alliage d’un matériau à mémoire de forme (par exemple permettant le pilotage du déploiement de l’antenne) et d’un matériau conducteur électrique.
Ainsi, la membrane du bandeau peut être repliée mécaniquement par un utilisateur ou par une machine afin qu’elle prenne l’état replié. Une fois dans l’état replié de la membrane, l’application d’une énergie électrique au(x) bras de la membrane va par effet Ohm dans le conducteur électrique (par exemple dans le brin conducteur électrique du bras ou dans le matériau conducteur électrique de l’alliage de chaque bras) de chaque bras bras, générer de la chaleur qui va s’appliquer sur le matériau à mémoire de forme (activable par chaleur) de chaque bras. Ainsi, chaque bras va reprendre sa forme d’équilibre en faisant passer la membrane dans son état déployé (correspondant au bandeau). Ceci va donc permettre le déploiement de la membrane.
On présente en relation avec la , une antenne à réflecteur déployable selon un mode de réalisation exemplaire de l’invention. Le réflecteur comprend une membrane telle que précédemment décrite
Ainsi, dans certaines membranes selon l’invention, les caractéristiques de loi d’ohm permettent d’assurer le contrôle du déploiement de la membrane de l’antenne de manière électrique. En effet, le contrôle de l’énergie électrique apportée au brin conducteur électrique ou au matériau conducteur électrique de l’alliage du ou des bras (comprenant un matériau à mémoire de forme) permet de créer localement un dégagement thermique par loi ohm et ainsi activer le déploiement du ou des bras (et donc de la membrane et donc de l’antenne) d’un état replié vers un état déployé.
Un sélecteur à transition métal-isolant met en œuvre un matériau à forte corrélation électronique nécessitant l’application d’un champ électrique dépassant un champ seuil pour créer un courant électrique, le champ seuil étant fonction de la répulsion coulombienne forçant la localisation des électrons libres dudit matériau ;
Un sélecteur à barrière Schottky ou barrière tunnel mettant en œuvre une forte non-linéarité dans sa caractéristique courant-tension.
Un point mémoire comprenant un sélecteur « back-end » offre un encombrement réduit et sa fabrication est commode (il peut être gravé en même temps que la partie mémoire résistive du point mémoire). Toutefois, la bonne fonctionnalité de l’ensemble repose sur une faible variabilité des propriétés électriques de son sélecteur et de sa mémoire.
Dans ce contexte, il est connu de mettre en œuvre un transistor ou une diode de sélection à la place d’un sélecteur « back-end », (en effet, les transistors ou les diodes de sélection permettent de réaliser la même fonction qu’un sélecteur cointégrable dans le back-end), et de mettre en œuvre un agencement de type « 1TnR » où n est le nombre de mémoires partagées par un même transistor. Comme plusieurs mémoires partagent le même « sélecteur » (plus précisément, le même transistor), le problème de variabilité des caractéristiques individuelles, d’un sélecteur à l’autre, est en partie résolu (en tout cas à l’échelle du groupe de n mémoires en question). Mais l’utilisation d’un transistor comme sélecteur augmente nettement l’encombrement de l’ensemble.
Il existe donc un besoin de fournir un ensemble comprenant au moins une mémoire résistive associée à un sélecteur de type « back-end », qui soit peu encombrant, commode à fabriquer, et dans lequel le problème de variabilité mentionné ci-dessus soit au moins partiellement résolu.
L’invention concerne un ensemble comprenant au moins deux mémoires résistives non volatiles disposées électriquement en parallèle entre elles et étant chacune électriquement connectées en série à une couche sélectrice commune, l’ensemble comprenant : un empilement sélecteur, comprenant : une couche sélectrice qui s'étend parallèlement à un plan donné ; une électrode supérieure de sélecteur s'étendant sur la couche sélectrice, l'électrode supérieure étant délimitée latéralement par une surface latérale ; un premier empilement mémoire, qui s’étend de manière oblique ou perpendiculaire par rapport audit plan, comprenant une première couche active, une partie au moins de la première couche active s’étendant contre une partie de la surface latérale de l'électrode supérieure de sélecteur ; un deuxième empilement mémoire, qui s’étend de manière oblique ou perpendiculaire par rapport audit plan, comprenant une deuxième couche active, une partie au moins de la deuxième couche active s'étendant contre une autre partie de la surface latérale de l'électrode supérieure de sélecteur ; les premier et deuxième empilements mémoire étant disjoints, sans contact électrique direct entre eux ; un premier contact électrique, la première couche active étant connectée électriquement entre, le premier contact électrique d’une part, et, l’électrode supérieure de sélecteur d’autre part ; un deuxième contact électrique, la deuxième couche active étant connectée électriquement entre, le deuxième contact électrique d’une part, et, l’électrode supérieure de sélecteur d’autre part ; l’électrode supérieure de sélecteur étant commune aux premier et deuxième empilements mémoire tandis que les premier et deuxième contacts sont isolés électriquement l’un de l’autre, sans contact électrique direct entre eux.
Les premier et deuxième empilements mémoires, adressables indépendamment l’un de l’autre, permettent de stocker de manière distincte une information de manière non volatile. Chaque information peut être encodée sous la forme d’une valeur de résistance dans les première et deuxième couches actives.
Comme expliqué en détail en référence aux figures, l’orientation oblique par rapport au plan en question, ou même perpendiculaire à ce plan, d’une partie au moins des première et deuxième couches actives, combinée à l’utilisation d’une même couche sélectrice commune, horizontale, permet d’étendre la couche sélectrice tout en maintenant un encombrement réduit, et conduit ainsi à une variabilité réduite (meilleure reproductibilité/prédictibilité) des caractéristiques électriques de ce dispositif mémoire.
La partie de la première couche active, qui s’étend contre la partie en question de la surface latérale de l'électrode supérieure de sélecteur, peut s’étendre directement contre cette surface latérale (i.e. : sans couche intermédiaire), ou s’étendre contre cette surface latérale par l’intermédiaire d’une couche annexe intercalée entre les deux. Quoiqu’il en soit, cette partie de la première couche active s’étend en vis-à-vis de cette partie de la surface latérale de l'électrode supérieure de sélecteur, par exemple parallèlement à celle-ci.
Il en est de même pour la partie de la deuxième couche active, qui s’étend contre l’autre partie de la surface latérale de l'électrode supérieure de sélecteur.
L’invention concerne en outre une matrice de mémoires résistives non-volatiles comprenant une pluralité d’ensembles selon l’invention, dans laquelle, pour chaque ensemble : l'empilement sélecteur de l’ensemble considéré est relié électriquement à une ligne d’adressage de la matrice, les premier et deuxième contacts électriques de l’ensemble sont reliés électriquement, respectivement, à deux colonnes d’adressage distinctes de la matrice, ou forment respectivement deux colonnes d’adressage distinctes de la matrice.
Pour au moins deux desdits ensembles voisins l’un de l’autre, la couche sélectrice de l’un des deux ensembles et la couche sélectrice de l’autre ensemble peuvent former ensemble une même couche sélectrice globale commune aux deux ensembles, d’un seul tenant, et dans laquelle un même via inférieur, commun aux deux ensembles, est relié électriquement à une face inférieure de la couche sélectrice globale.
L’invention concerne également un procédé de fabrication d’un ensemble comprenant au moins deux mémoires résistives non volatiles associées à un sélecteur, comprenant : la formation d’un empilement sélecteur comprenant : le dépôt d’une couche sélectrice s'étendant parallèlement à un plan ; et le dépôt d’une électrode supérieure de sélecteur s'étendant sur la couche sélectrice, l'électrode supérieure étant délimitée latéralement par une surface latérale ; la formation d’un premier empilement mémoire et d’un deuxième empilement mémoire comprenant : le dépôt conforme d’une couche active globale sur l’empilement sélecteur, une première partie au moins de la couche active globale s’étendant contre une partie de la surface latérale de l'électrode supérieure de sélecteur et une deuxième partie au moins de la couche active globale s'étendant contre une autre partie de la surface latérale de l'électrode supérieure de sélecteur ; la séparation de la couche active globale en au moins une première couche active et une deuxième couche active disjointes, une partie au moins de la première couche active s’étendant de manière oblique, ou même perpendiculaire par rapport audit plan , et contre la partie de la surface latérale de l'électrode supérieure de sélecteur ; et une deuxième partie au moins de la deuxième couche active s'étendant de manière oblique, ou même perpendiculaire par rapport audit plan, et contre l’autre partie de la surface latérale de l'électrode supérieure de sélecteur ; l’électrode supérieure de sélecteur étant commune aux premier et deuxième empilements mémoire ; la formation d’un premier contact électrique et d’un deuxième contact électrique, isolés électriquement l’un de l’autre, la première couche active étant connectée électriquement entre, le premier contact électrique d’une part, et, l’électrode supérieure de sélecteur d’autre part, la deuxième couche active étant connectée électriquement entre, le deuxième contact électrique d’une part, et, l’électrode supérieure de sélecteur d’autre part.
Chaque onde de dévoiement 60 d’un même couple s’étend selon des directions d’extension parallèles et distinctes, référencées 66 et 68 sur la . Au moins une première onde de dévoiement 60a et une deuxième onde de dévoiement 60b sont disposées de telle sorte que la première onde de dévoiement 60a s’étende entre la deuxième onde de dévoiement 60b et la traversée concernée. Une distance entre un bord périphérique de la traversée concernée et la direction d’extension de l’onde de dévoiement 60 la plus éloignée de la traversée est au maximum de 320mm.