Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R comprenant chacune des premier et deuxième ensembles d’un résistor (R) et d’un transistor de sélection (T), le procédé comprenant des étapes consistant à : (210) générer un mot de code initial à partir de bits de données initiales et de bits de vérification générés à partir du mot de données, et initialiser un compteur de nombre de programmations, le nombre de programmations correspondant à un nombre maximum de programmations pour ledit mot dans un groupe de cellules différentielles sélectionnées ; (220) programmer en mode 1T1R ce mot de code initial dans la mémoire résistive, en sélectionnant les premiers ensembles 1T1R des cellules différentielles sélectionnées, puis réaliser une lecture 1T1R de vérification et incrémenter ou décrémenter le compteur de nombre de programmations ; (230) répéter l’étape précédente (220) tant que tous les bits du mot de code initial n’ont pas été programmés correctement et que le nombre maximum de programmations n’est pas atteint ; (240) inverser le mot de code initial et réinitialiser le compteur de nombre de programmations ; (241) programmer en mode 1T1R dans la mémoire résistive, le mot de code initial inversé à l’étape précédente (240), en sélectionnant les deuxièmes ensembles 1T1R des cellules différentielles sélectionnées, puis réaliser une lecture 1T1R de vérification et incrémenter ou décrémenter le compteur de nombre de programmations ; (242) répéter l’étape précédente (241) tant que tous les bits du mot de code initial inversé n’ont pas été programmés correctement et que le nombre maximum de programmations n’est pas atteint ; (250) réaliser une lecture de vérification en mode différentiel 2T2R des cellules différentielles sélectionnées et vérifier à minima que les données lues correspondent auxdites données initiales ; et selon le résultat de la vérification, (251) terminer le procédé d’écriture ou, (252) signaler une erreur du procédé d’écriture. Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon la revendication 1, dans lequel ladite lecture de vérification en mode différentiel 2T2R inclut la vérification de tous les bits du mot de code lus par rapport aux bits du mot de code initial. Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon l’une quelconque des revendications précédentes, dans lequel l’étape (230) consistant à répéter l’étape précédente (220), comprend les sous-étapes suivantes consistant à : vérifier par lecture en mode 1T1R dans la mémoire résistive s’il reste des bits de données et de vérification non programmés ; et s’il reste des bits non programmés et si le nombre maximum d’écritures en mémoire pour ledit mot de code initial n’est pas atteint, répéter l’étape (220) consistant à programmer en mode 1T1R ledit mot de code initial dans la mémoire résistive ; ou s’il ne reste pas de bits non programmés ou si le nombre maximum d’écritures en mémoire pour ledit mot de code initial est atteint, poursuivre par l’étape suivante (240). Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon l’une quelconque des revendications précédentes, dans lequel l’étape (242) consistant à répéter l’étape précédente (241) comprend les sous-étapes suivantes consistant à : vérifier par lecture en mode 1T1R dans la mémoire résistive s’il reste des bits de données et de vérification du mot de code initial inversé non programmés ; et s’il reste des bits non programmés et si le nombre maximum d’écritures en mémoire pour ledit mot de code initial inversé n’est pas atteint, répéter l’étape (241) consistant à programmer en mode 1T1R ledit mot de code initial inversé dans la mémoire résistive ; ou s’il ne reste pas de bits non programmés ou si le nombre maximum d’écritures en mémoire pour ledit mot de code initial inversé est atteint, poursuivre par l’étape suivante (250). Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon l’une quelconque des revendications précédentes, dans lequel l’étape (251) consistant à terminer le procédé d’écriture est effectuée si les données lues en mode 2T2R correspondent auxdites données initiales; et dans lequel l’étape (252) consistant à signaler une erreur du procédé d’écriture est effectuée si les données lues en mode 2T2R ne correspondent pas auxdites données initiales. Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon l’une des revendications précédentes, l’étape (220) consistant à programmer en mode 1T1R le mot de code initial dans la mémoire résistive et/ou l’étape (241) consistant à programmer en mode 1T1R le mot de code initial inversé dans la mémoire résistive comprenant des sous-étapes consistant à : (310) lire en mode 1T1R dans la mémoire résistive les bits à l’adresse de programmation du mot de code et comparer les bits lus à ladite adresse de programmation et les bits du mot de code à programmer, et (320, 340) programmer en mode 1T1R dans la mémoire résistive uniquement les bits du mot de code qui ne correspondent pas aux bits lus. Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon l’une quelconque des revendications précédentes, l’étape (220) consistant à programmer en mode 1T1R le mot de code initial dans la mémoire résistive ou l’étape (241) consistant à programmer en mode 1T1R le mot de code initial inversé dans la mémoire résistive, étant effectuées par un unique circuit d’écriture adapté pour configurer dans un état HRS ou LRS les cellules de la mémoire résistive. Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon l’une des revendications 1 à 6, l’étape (220) consistant à programmer en mode 1T1R le mot de code initial dans la mémoire résistive et/ou l’étape (241) consistant à programmer en mode 1T1R le mot de code initial inversé dans la mémoire résistive, étant effectuées par un premier circuit d’écriture uniquement adapté pour configurer dans un état HRS les cellules de la mémoire résistive et, en parallèle, par un second circuit d’écriture uniquement adapté pour configurer dans un état LRS les cellules de la mémoire résistive. Procédé d’écriture (200) d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon la revendication 8, l’étape (220) consistant à programmer en mode 1T1R le mot de code initial dans la mémoire résistive et/ou l’étape (241) consistant à programmer en mode 1T1R le mot de code initial inversé dans la mémoire résistive étant effectuées premièrement par le premier circuit d’écriture concernant les cellules de la mémoire résistive à programmer dans un état HRS puis étant effectuée(s) secondairement par le second circuit d’écriture concernant les cellules de la mémoire résistive à programmer dans un état LRS, ou inversement. Dispositif d’écriture d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R comprenant chacune des premier et deuxième ensembles d’un résistor (R) et d’un transistor de sélection (T), le dispositif comprenant des moyens pour mettre en œuvre les étapes du procédé d’écriture selon l’une quelconque des revendications précédentes. Dispositif d’écriture d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon la revendication 10, dans lequel les moyens comprennent un contrôleur mémoire couplé à la mémoire résistive adapté pour mettre en œuvre l’étape de lecture de vérification en mode différentiel 2T2R du procédé d’écriture selon l’une quelconque des revendications précédentes. Dispositif d’écriture d’un mot de données dans une mémoire résistive composée de cellules différentielles 2T2R selon la revendication 10 ou 11, dans lequel les moyens comprennent un processeur hôte couplé à la mémoire résistive adapté pour mettre en œuvre l’étape de lecture de vérification en mode différentiel 2T2R du procédé d’écriture selon l’une quelconque des revendications précédentes.