INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Ce boîtier est destiné à assurer le montage et la connectique des éléments de puissance de la batterie et à assurer la protection de la batterie. Il comporte un plateau 2 sur lequel viennent se fixer les éléments de puissance 3 de la batterie et une cloche 5.
Le plateau 2 présente la rigidité structurelle nécessaire pour pouvoir accueillir par fixation les éléments de puissance 3 souhaités.
Le plateau 2 peut assurer une fonctionnalité de gestion de la température, et comprendre à cet effet au moins un circuit de refroidissement 6 comprenant des tuyaux, tels que 7, à l’intérieur desquels circule un liquide de refroidissement. Le plateau 2 est avantageusement réalisé en matériau thermiquement conducteur, en l’espèce en matériau métallique.
Le circuit de refroidissement 6 est installé en relation d’échange thermique sur la face externe 8 du plateau 2, c’est-à-dire sur la face opposée à la face interne 9 qui accueille les batteries 3. Il peut également être intégré au plateau 2.
Le plateau 2 est refroidi par le circuit de refroidissement et peut en conséquence refroidir les batteries 3 vers des températures de fonctionnement optimales.
Par exemple, le circuit de refroidissement comprend des tubes métalliques, tels que 10, soudés au plateau 2.
Le plateau 2 est par ailleurs équipé de plusieurs éléments de fixation 11 qui permettent son installation à bord d’un aéronef. On notera toutefois que le plateau peut être constitué, en variante, par un élément structurel de support de l’aéronef prévu pour l’intégration de la batterie.
En ce qui concerne la cloche 5, celle-ci couvre l’ensemble des éléments situés à l’intérieur du boîtier 1 et représente une barrière physique qui sépare et protège l’intérieur du boîtier 1 et son environnement extérieur.
Elle est notamment destinée à diminuer le risque de fuites de gaz.
Par ailleurs, dans l’éventualité d’un événement de type emballement thermique, la cloche 5 assure une fonction de protection de l’environnement extérieur du boîtier 1 en limitant l’impact de cet événement sur l’environnement extérieur du boîtier 1. Elle assure en outre une fonction de guidage des gaz émis par la batterie lors de son fonctionnement. La cloche 5 comprend à cet effet une ouverture profilée 12 destinée à la gestion des gaz et prévue afin que les gaz émis soient guidés dans une direction souhaitée. Par exemple, l’ouverture profilée 12 est maintenue fermée par un capot 13 susceptible de se rompre en cas de surpression.
La cloche 5 est réalisée dans un matériau à la fois léger, résistant et apte à assurer la fonctionnalité de protection en cas d’emballement thermique, par exemple dans un matériau composite à matrice céramique ou dans un matériau composite comprenant une couche de protection thermique interne.
En référence à la , le plateau 2 comprend des moyens de raccordement électrique de la batterie, comportant une connectique de puissance 14 nécessaire pour alimenter en courant électrique les systèmes de l’aéronef, ainsi que des moyens de raccordement de moyens de communication, comportant une connectique de communication 15 avec des systèmes de gestion du système électrique à des fins de diagnostic, de contrôle et/ou de régulation.
Enfin, le boîtier est doté de moyens de fixation mécanique de la cloche sur le plateau, réalisés par exemple sous la forme de vis, boulons ou tout autre moyen de fixation approprié pour l’utilisation envisagée.
On va maintenant décrire en référence à la , sur lequel des éléments identiques à ceux décrits en référence aux figures 1 à 4 sont désignés par les mêmes références numériques, un autre mode de réalisation d’un boîtier conforme à l’invention.
La présence de la barrière de potentiel dans la région de transfert permet, au cours de la phase d'exposition, de bloquer un transfert d'électrons photogénérés depuis la zone photosensible 103 vers la zone de collecte 113. Cette barrière de potentiel résulte de la présence, le long des parois latérales des tranchées d'isolation 107 et 111, d'une couche d'inversion attirant les trous, dans cet exemple.
Lors d'une phase de lecture postérieure à la phase d'exposition, la région électriquement conductrice de chaque tranchée d'isolation 111 est par exemple portée à un potentiel supérieur au potentiel appliqué pendant la phase d'exposition, par exemple un potentiel positif, par exemple égal à environ 0,5 V, par le circuit de contrôle (non représenté). L'application de ce potentiel sur la région électriquement conductrice de chaque tranchée 111 permet d'abaisser, voire de supprimer, la barrière de potentiel dans la région de transfert entre les zones photosensibles 103 et les zones de collecte de charges 113. La disparition de la barrière de potentiel permet, pendant la phase de lecture, un transfert 125 d'électrons photogénérés depuis les zones photosensibles 103 vers les zones de collecte 113. À titre d'exemple, les zones de collecte de charges 113 sont portées chacune à un potentiel fixe, par exemple un potentiel positif, par exemple égal à environ 2,5 V, lors des phases d'exposition et de lecture. Cela permet d'attirer les électrons photogénérés vers les zones 113 lors de la phase de lecture.
En outre, lors d'une phase d'exposition du pixel 100, des paires électron-trou sont par exemple créées à l'intérieur de la zone photosensible 105. Au cours de cette phase, les électrons photogénérés dans la zone 105 sont par exemple transférés, tour à tour, vers les différentes zones de collecte de charges 119 du pixel 100. Pour cela, l'une des grilles de transfert planaires 121 est par exemple portée à un premier potentiel permettant de transférer les électrons photogénérés depuis la zone 105 vers l'une des zone 119, tandis que les autres grilles 121 sont portées à un deuxième potentiel permettant de bloquer le transfert des électrons vers les autres zones 119. Puis, une autre grille 121 est portée au premier potentiel, les autres grilles étant alors portées au deuxième potentiel, et ainsi de suite jusqu'à ce que toutes les grilles 121 aient été successivement portées au premier potentiel. Lors d'une même phase d'exposition, on ouvre ainsi séquentiellement les grilles 121 du pixel 100, par exemple en appliquant sur ces grilles des signaux de commande déphasés les uns par rapport aux autres, afin de permettre le transfert des électrons photogénérés depuis la zone photosensible 105 vers une seule zone de collecte 119 à la fois. Cette séquence d'ouverture des grilles de transfert 121 est par exemple répétée à de nombreuses reprises durant la phase d'exposition. Cela permet par exemple au pixel 100 de mettre en œuvre des mesures de distance par temps de vol, par exemple des mesures de temps de vol indirectes ("indirect Time of Flight" - iToF, en anglais). À titre d'exemple, la fréquence d'ouverture de chaque grille de transfert 121 est comprise entre 10 et 300 MHz et chaque phase d'exposition comporte un nombre de périodes d'ouverture des grilles de transfert 121 compris entre dix mille et un million.
Au cours de la phase d'exposition, les grilles 121 qui sont portées au deuxième potentiel imposent une barrière de potentiel dans une région de transfert située entre la région 117 de la zone photosensible 105 et les zones de collecte 119 associées à ces grilles. Cette barrière de potentiel résulte de la présence, sous les grilles de transfert planaires 121 portées au deuxième potentiel, d'une couche d'inversion attirant les trous, dans cet exemple. À l'inverse, la grille 121 qui est portée au premier potentiel abaisse, voire supprime, la barrière de potentiel dans la région de transfert située entre la région 117 et la zone de collecte de charges 119 associée à cette grille. À titre d'exemple, le premier potentiel est positif, par exemple égal à environ 0,5 V, et le deuxième potentiel est inférieur au premier potentiel, par exemple négatif, par exemple égal à environ -2 V.
À titre d'exemple, les zones de collecte de charges 119 sont portées chacune à un potentiel fixe de départ, par exemple un potentiel positif, par exemple égal à environ 2,5 V, préalablement à la phase d'exposition. Cela permet d'attirer les électrons photogénérés vers les zones 119 lors de la phase d'exposition. Durant la phase d'exposition, le potentiel de chaque zone 119 diminue en fonction d'un nombre d'électrons transférés depuis la zone photosensible 105 vers cette zone 119. À la fin de la phase d'exposition, le potentiel des zones 119 est par exemple mesuré pour déterminer la quantité totale de charges ayant été intégrées par chaque zone 119 pendant la phase d'exposition. Une fois la mesure terminée, les zones de collecte de charges sont par exemple portées à nouveau au potentiel de départ avant la phase d'exposition suivante.
Dans l'exemple représenté où le pixel 100 comporte trois grilles de transfert planaires 121 respectivement associées à trois zones de collecte de charges 119, l'une des grilles de transfert planaires 121 et la zone de collecte de charges 119 associée à cette grille peuvent jouer un rôle de dispositif anti-éblouissement ("antiblooming", en anglais). Plus précisément, l'une des grilles de transfert planaires peut être commandée de sorte à permettre une évacuation de charges photogénérées excédentaires lorsque le pixel 100 est en phase de lecture.
Un avantage du pixel 100 décrit ci-dessus en relation avec les figures 1 à 3 tient au fait que les premières zones photosensibles semiconductrices 103 et la deuxième zone photosensible semiconductrice 105 sont superposées sans couche intermédiaire, la deuxième zone photosensible 105 étant sur et en contact des premières zones photosensibles. Cela permet notamment de limiter les pertes lors de la transmission de la lumière depuis les premières zones photosensibles 103 vers la deuxième zone photosensible 105, par exemple par rapport à un pixel dans lequel les zones photosensibles 103 et 105 seraient préalablement réalisées chacune sur des substrats différents, ces substrats étant par la suite reportés l'un sur l'autre. En particulier, l'absence de structures d'interconnexion situées entre les premières zones photosensibles et la deuxième zone photosensible et formées par exemple dans des niveaux de métallisation séparés les uns des autres par des couches isolantes permet de limiter les pertes en transmission.
La est une vue de dessus, schématique et partielle, d'un pixel 200 de capteur d'images selon un autre mode de réalisation. La est une vue en coupe, selon le plan AA de la , du pixel 200 de la .
Le pixel 200 des figures 4 et 5 comprend des éléments communs avec le pixel 100 des figures 1 à 3. Ces éléments communs ne seront pas détaillés à nouveau ci-après. Le pixel 200 des figures 4 et 5 diffère du pixel 100 des figures 1 à 3 en ce que le pixel 200 comporte en outre des tranchées d'isolation 201, par exemple des tranchées d'isolation capacitives, entourant les tranchées d'isolation 111.
Dans cet exemple, le pixel 100 comporte plus précisément quatre tranchées d'isolation 201 présentant chacune, en vue de dessus, une forme générale en L. Comme illustré en , chaque tranchée d'isolation 201 s'étend verticalement dans l'épaisseur du substrat semiconducteur 101 depuis la face supérieure 101T du substrat 101 jusqu'à une profondeur sensiblement égale à l'épaisseur de la deuxième zone photosensible 105. Dans cet exemple, les tranchées d'isolation 201 ne pénètrent pas à l'intérieur des premières zones photosensibles 103. À titre d'exemple, chaque tranchée d'isolation 201 présente une profondeur comprise entre 3 et 18 µm.
Dans cet exemple, les tranchées d'isolation 201 sont, en vue de dessus, situées aux quatre coins du carré formé par la tranchée d'isolation périphérique 107. Les tranchées d'isolation 201 sont plus précisément disposées de sorte à délimiter des régions du substrat 101 présentant, en vue de dessus, une forme sensiblement carrée. Dans l'exemple illustré en , des parties du substrat 101 sont intercalées entre les extrémités du L formé par chaque tranchée d'isolation 201 et les parois de la tranchée d'isolation périphérique 107 situées en vis-à-vis.
Chaque tranchée d'isolation 201 présente par exemple une structure analogue à celle de la tranchée d'isolation périphérique 107. Plus précisément, bien que cela n'ait pas été détaillé en figures 4 et 5, chaque tranchée d'isolation 201 comporte par exemple une région électriquement conductrice, par exemple en silicium polycristallin, en un métal, par exemple le cuivre, ou en un alliage métallique. La région électriquement conductrice de chaque tranchée d'isolation 201 est par exemple en le même matériau que la région électriquement conductrice de la tranchée d'isolation périphérique 107. En outre, chaque tranchée 201 comporte par exemple une couche électriquement isolante revêtant les parois latérales et la face inférieure de la région électriquement conductrice. La couche électriquement isolante isole électriquement la région électriquement conductrice de la tranchée 201 par rapport au substrat 101. À titre d'exemple, la couche électriquement isolante de chaque tranchée 201 est en un matériau diélectrique, par exemple en oxyde de silicium. La couche électriquement isolante de chaque tranchée d'isolation 201 est par exemple en le même matériau que la couche électriquement isolante de la tranchée d'isolation périphérique 107.
La région électriquement conductrice de chaque tranchée d'isolation 201 est par exemple électriquement isolée de la région électriquement conductrice de la tranchée d'isolation périphérique 107. Cela permet par exemple de polariser la région électriquement conductrice de chaque tranchée d'isolation 201 indépendamment de la région électriquement conductrice de la tranchée d'isolation périphérique 107. À titre de variante, les régions électriquement conductrices des tranchées d'isolation 201 peuvent être en contact avec la région électriquement conductrice de la tranchée d'isolation périphérique 107.
Durant les phases d'exposition et de lecture du pixel 200, la région électriquement conductrice de chaque tranchée d'isolation 201 est portée à un potentiel fixe, par exemple un potentiel négatif, par exemple égal à environ -2 V. Cela tend à provoquer une accumulation de trous le long des parois latérales des tranchées d'isolation 201. Cette accumulation de trous permet notamment d'éviter, lors de la phase de lecture des premières zones photosensibles 103, que des trous photogénérés dans la deuxième zone photosensible 105 ne soient piégés à l'interface entre le substrat 101 et les tranchées d'isolation 111. Dans le cas du pixel 200, les régions 115 peuvent en outre être omises du fait de la présence des tranchées d'isolation 201.
Un avantage du pixel 200 décrit ci-dessus en relation avec les figures 4 et 5 tient au fait que les tranchées d'isolation 201 permettent de commander les grilles verticales TG associées aux premières zones photosensibles 103 tout en évitant que des charges photogénérées ne soient piégées à l'interface entre le substrat 101 et les tranchées d'isolation 111. Cela permet avantageusement au pixel 200 d'acquérir simultanément des images 2D et des images de profondeur.
Les figures 6 à 10 sont des vues en coupe, schématiques et partielles, illustrant des étapes successives d'un exemple d'un procédé de fabrication du pixel 100 selon un mode de réalisation.
Un exemple de format d'instructions sera décrit plus en détail ci-après en relation avec la .
Un avantage du mode de réalisation décrit en relation avec la est que l'ensemble des paramètres requis pour mettre en œuvre un transfert de données peut être transmis au circuit 203 au moyen d'une instruction unique ou d'un nombre réduit d'instructions. Ceci permet de réduire le nombre de cycles d'occupation du processeur par rapport à un système dans lequel les différents paramètres du transfert sont écrits successivement dans des registres de configuration spécifiques du circuit d'accès direct. En effet, dans ce cas, un cycle d'écriture est nécessaire pour chaque paramètre du transfert. Dans la solution décrite en relation avec la , plusieurs paramètres sont transmis simultanément dans une même instruction, lors d'un même cycle. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier.
Le circuit 203 comprend en outre un circuit buffer 303 (BUF) relié au circuit mémoire 201 par l'intermédiaire de la liaison interne 204, et au bus système mémoire 251 par l'intermédiaire d'une liaison de transfert de données 321. Le circuit buffer 303 stocke temporairement les données transitant du circuit mémoire 201 vers le bus système mémoire 251, ou du bus système mémoire 251 vers le circuit mémoire 201.
Le circuit 203 comprend de plus un circuit logique de contrôle 305 (CL). Le circuit logique de contrôle 305 est relié d'une part aux registres d'instructions 301 et d'autre part au circuit buffer 303. Le circuit 305 est adapté à décoder les instructions stockées dans les registres 301. Le circuit 305 est adapté à commander des transferts de données éventuellement à l'intérieur du circuit buffer 303, et entre le circuit buffer 303 et les liaisons 204 et 321, en fonction de l'état de l'exécution d'une instruction préalablement stockée dans les registres 301. Lorsque l'exécution d'une instruction de transfert de données requise par le processeur 231 est terminée, le circuit logique de contrôle 305 renvoie une interruption au processeur 231 pour l'en informer. L'interruption peut être transmise par une liaison 323 (DMA interrupt) connectant le circuit 305 au processeur 231.
Le circuit 203 comprend en outre un circuit de génération d'adresses 307 (AG). Le circuit 307 est relié au circuit logique de contrôle 305. Le circuit 307 est en outre relié au bus système mémoire 251 par l'intermédiaire d'une liaison de transfert de signaux d'adresse 325. Le circuit de génération d'adresses 307 est adapté à générer une séquence de signaux d'adresse pour transférer successivement les données entre le circuit buffer 303 et le bus 251, conformément aux instructions stockées dans les registres 301.
Dans l'exemple représenté en , la liaison 241 reliant le circuit d'accès direct 203 au bus système mémoire 251 comprend un circuit d'interface de bus 241a (Bus Interface). Le circuit 241a est par exemple un circuit d'interface de bus maitre. Le circuit 241a comprend un premier port relié, par exemple connecté, au bus 251, et un deuxième port relié, par exemple connecté, respectivement à un port d'entrée/sortie de données du circuit buffer 303 (via la liaison 321) et à un port d'entrée/sortie de signaux d'adresse du générateur d'adresses 307 (via la liaison 325).
Dans l'exemple de la , la liaison 255 reliant le bus système mémoire 251 au circuit mémoire externe 253 comprend un circuit d'interface de bus 255a (Mem Interface). Le circuit 255a est par exemple un circuit d'interface de bus esclave. Le circuit 255a comprend un premier port d'entrée/sortie relié, par exemple connecté, au bus 251, et un deuxième port d'entrée/sortie relié, par exemple connecté, à un port d'entrée/sortie du circuit mémoire 253.
Par ailleurs, dans l'exemple de la , la liaison 233 reliant le processeur 231 au circuit 207 de distribution des accès comprend un multiplexeur 233a (D-TCM interco) et un circuit d'interface 233b (D-TCM interface). Le circuit d'interface 233b est par exemple un circuit d'interface esclave. Le multiplexeur 233a comprend un premier port d'entrée/sortie relié, par exemple connecté, à un port d'entrée/sortie du processeur 231. Le multiplexeur 233a comprend en outre un deuxième port d'entrée/sortie relié directement (i.e. sans passer par le processeur 231) au bus système processeur 239 du système. Dans l'exemple représenté, un circuit d'interface de bus 233c (Interface), par exemple un circuit d'interface esclave, fait interface entre le bus système processeur 239 et le deuxième port d'entrée/sortie du multiplexeur 233a. Le circuit d'interface 233c comprend un premier port d'entrée/sortie relié, par exemple connecté, au bus 239, et un deuxième port d'entrée/sortie relié, par exemple connecté, au deuxième port d'entrée/sortie du multiplexeur 233a. Le multiplexeur 233a comprend en outre un troisième port d'entrée/sortie relié, par exemple connecté, à un premier port d'entrée/sortie du circuit d'interface 233b. Le circuit d'interface 233b a quant à lui un deuxième port d'entrée/sortie relié, par exemple connecté, à un port d'entrée/sortie du circuit 207. En fonctionnement, le multiplexeur est adapté à connecter alternativement l'un ou l'autre de ses premier et deuxième ports d'entrée/sortie à son troisième port d'entrée/sortie, de façon à relier le port d'entrée/sortie du circuit de répartition des accès 207 soit au processeur 231 soit directement au bus système processeur 239.
Dans l'exemple de la , le module 200 comprend en outre un circuit d'arbitrage 309 relié, par exemple connecté, d'une part au circuit de contrôle 205 du circuit mémoire 201, et d'autre part au circuit de contrôle 305 du circuit d'accès direct 203. Le circuit d'arbitrage 309 peut en outre être relié, par exemple connecté, aux registres d'instructions 301 du circuit d'accès direct 203. Le circuit 309 est adapté à gérer l'exécution des instructions réalisées in fine par le circuit mémoire 201 de manière à arbitrer entre des demandes d’accès potentiellement simultanées provenant du processeur 231 ou du circuit d’accès direct 203. Plus particulièrement, alors que le circuit 207 a pour fonction de distribuer les instructions reçues du processeur 231 respectivement au circuit de contrôle 205 du circuit mémoire 201 du module 200 et aux registres d'instructions 301 du circuit d'accès direct 203 du module 200, le circuit d'arbitrage 309 (Arb) gère les conflits éventuels entre des demandes de réalisation des opérations élémentaires dans le circuit mémoire 201 lors de l'exécution des instructions demandées par le processeur soit directement au circuit mémoire soit au circuit d'accès direct 203. Plus spécifiquement, chaque instruction est décomposée en une séquence d'opérations élémentaires par le circuit de contrôle 205 ou par le circuit de contrôle 305. Autrement dit, le circuit d'arbitrage 309 réalise un arbitrage entre deux flux parallèles distincts de requêtes d'opérations élémentaires, à savoir : - un premier flux correspondant aux instructions envoyées par le processeur 231 au circuit mémoire 201, généré par le circuit de contrôle 205 ; et - un deuxième flux correspondant à l'exécution des transferts de données entre le circuit mémoire 201 et le circuit mémoire externe 253, généré par le circuit de contrôle 305.
Les requêtes reçues par le circuit d'arbitrage 309 en provenance du circuit de contrôle 205 et du circuit de contrôle 305 sont autorisées ou retardées par le circuit d'arbitrage en fonction des conflits potentiels de demandes d'accès au circuit mémoire 201. Autrement dit, le circuit d'arbitrage 309 transmet au circuit de contrôle 205 du circuit mémoire 201 un unique flux de requête d'opérations élémentaires, appelé flux global, correspondant à une combinaison entrelacée des premier et deuxième flux, selon un ordonnancement défini par des règles de priorité prédéfinies. La granularité de l'entrelacement des premier et deuxième flux peut être à l'échelle des opérations élémentaires, ou à une échelle plus haut niveau, c'est-à-dire à une échelle de groupes d'opérations élémentaires.
Les instructions envoyées par le processeur 231 au circuit de contrôle 205 ou écrites dans les registres d'instruction 301 peuvent comporter des bits de priorité exploités in fine par le circuit d'arbitrage 309 pour décider de l'ordre de traitement des opérations élémentaires. Ainsi, selon un mode de réalisation, les premier et deuxième flux de requête d’opérations élémentaires reçus par le circuit d’arbitrage 309 peuvent chacun inclure un ou des bits de priorité indiquant la priorité correspondante de chaque opération élémentaire en fonction de la priorité indiquée par le processeur lors de l’envoi de l’instruction correspondante. Dans le cas par exemple où le circuit d’arbitrage 309 reçoit simultanément des requêtes d’opérations élémentaires pour chacun des premier et deuxième flux, alors une règle par défaut peut être donnée pour leur traitement. On peut par exemple donner toujours priorité au premier flux, ou donner priorité à tour de rôle entre les deux flux.