Circuit comprenant : - un générateur de nombres (205) configuré pour générer une séquence de vecteurs ( , , 207, 219,507, 513) de taille ; - une mémoire (211) configurée pour stocker un ensemble de premiers paramètres ( ) d’un réseau de neurones auxiliaire (204,505) ; - un dispositif de traitement configuré pour générer un ensemble de deuxièmes paramètres ( ) d’une couche (201, 501) d’un réseau de neurones principal en appliquant plusieurs fois une première opération ( , F, D), par le réseau de neurones auxiliaire, réalisant une opération de génération à partir de chaque vecteur généré ( ) par le générateur de nombres, chaque génération délivrant un vecteur de deuxième paramètres ( ), l’ensemble des vecteurs de deuxièmes paramètres constituant ledit ensemble de deuxièmes paramètres ; et dans lequel le nombre de deuxièmes paramètres est supérieur au nombre de premiers paramètres. Circuit selon la revendication 1, dans lequel la première opération est non-linéaire. Circuit selon la revendication 1 ou 2, dans lequel le générateur de nombres (205) est configuré pour stocker le premier vecteur ( ) dans une mémoire type registre (209) et pour générer un deuxième vecteur ( ), dans lequel le deuxième vecteur est stocké dans la mémoire entrainant la suppression du premier vecteur. Circuit selon la revendication 3, dans lequel le dispositif de traitement est en outre configuré pour réaliser une opération d’inférence à travers ladite couche du réseau de neurone principal en appliquant au moins une deuxième fonction ( ) à partir des deuxièmes paramètres ( ) et d’un vecteur d’entrée ( ) de ladite couche, l’opération d’inférence à travers la couche de neurones délivrant un vecteur de sortie ( , Y ), et dans lequel la taille du vecteur de sortie est supérieure à la taille d’un vecteur généré par le générateur de nombres aléatoires. Circuit selon la revendication 4, dans lequel la couche (201, 501) du réseau de neurones principal génère, coordonnée par coordonnée, un vecteur de sortie ( , Y ) en appliquant au moins une deuxième fonction ( ) aux deuxièmes paramètres ( ) et au vecteur d’entrée ( ). Circuit selon la revendication 5, dans lequel le vecteur d’entrée (x) est une image. Circuit selon l’une quelconque des revendications 1 à 6, dans lequel la couche (201) du réseau de neurones principal est une couche dense. Circuit selon l’une quelconque des revendications 1 à 6, dans lequel la couche (501) du réseau de neurones principal est une couche de convolution. Circuit selon l’une quelconque des revendications 1 à 8, dans lequel le générateur de nombres (205) est une automate cellulaire. Circuit selon l’une quelconque des revendications 1 à 8, dans lequel le générateur de nombre (205) est un générateur de nombres pseudo-aléatoires. Circuit selon l’une quelconque des revendications 1 à 8, dans lequel le générateur de nombre (205) est un registre à décalage à rétroaction linéaire. Compilateur (800) mis en œuvre par ordinateur par un outil de conception de circuit, le compilateur recevant une description topologique d’un circuit tel que revendiqué en revendication 4, la description topologique précisant la première ( ) et deuxième ( ) fonction ainsi que la configuration du générateur de nombres (ANG), le compilateur étant configuré pour déterminer si la première opération ( ) est linéaire ou non-linéaire, et si la première opération est non-linéaire, le compilateur étant configuré pour générer un fichier de conception d’un circuit selon l’une quelconque des revendications 1 à 11. Compilateur selon la revendication 12, configuré pour effectuer, dans le cas où la première opérations est linéaire, la conception d’un circuit de sorte que le circuit mette en œuvre une décomposition d’opérations en appliquant séquentiellement une troisième opération ( ) et une quatrième opération ( ) équivalente à la combinaison de la première opération et la deuxième opérations , la troisième opération prenant comme variables d’entrée le vecteur d’entrée ( ) et les premiers paramètres ( ) et la quatrième opération prenant en entrée la séquence de vecteurs ( ) générés par le générateur de nombres (205) et la sortie de la troisième opération ( ) et délivrant ledit vecteur de sortie ( ). Procédé de conception par ordinateur d’un circuit selon l’une quelconque des revendications 1 à 11, comprenant, préalablement à la mise en œuvre d’un compilateur selon la revendication 12, la mise en œuvre d’un procédé de recherche de topologie optimale de réseaux de neurones principal et/ou génératif, et délivrant lesdites données de description topologique audit compilateur.