INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Le principe général de cette métrique PF est ainsi de réserver une sous-bande donnée aux récepteurs en ayant le plus « besoin » – à la fois parce qu’ils n’ont pas pu bénéficier d’un débit suffisant par le passé (comparé aux autres récepteurs), et/ou parce que les autres sous-bandes éventuelles ne seront pas aussi avantageuses en termes de débits.
Plus précisément, la métrique « proportional fair » favorise d’autant plus un récepteur qu’il peut permettre un débit important sur la sous-bande considérée. Mais, en contrepartie, la métrique PF baisse le poids des récepteurs :
- ayant déjà bénéficié d’une importante bande passante par le passé (synthétisée par le débit moyen pondéré par sous-trame jusqu’à la sous-trame précédente), et/ou
- ayant la possibilité d’avoir un important débit sur l’ensemble des sous-bandes encore disponible – dit autrement, sur les autres sous-bandes que la sous-bande considérée, ce qui est synthétisé par la moyenne des débits des sous-bandes alloués au récepteur courant et des sous-bandes encore disponibles.
Le calcul du débit moyen pondéré par sous-trame est déterminé récursivement pour chaque récepteur de l’ensemble de récepteurs . On commence par l’initialisation puis on réalise une récursion selon si u appartenait au sous-ensemble sélectionné à la sous-trame précédente :
- si le récepteur appartient au sous-ensemble à la sous-trame ,
La poignée 110 est utilisée pour effectuer au moins une mesure parmi les mesures suivantes : ECG (ECG-1-voie entre les deux mains ou plusieurs voies avec d’autres membres), BIA (dites « segmentales »), IPG, éventuellement ESC. Les capteurs de la poignée 110 sont choisis notamment parmi : capteur optique pour PPG et électrodes.
La base 102 peut comprendre un affichage 114 (par exemple un écran ou un affichage à LED ou à encre électronique) pour afficher des informations à destination de l’utilisateur. L’écran 114 est affiché en pointillé sur la car, dans l’exemple des figures, il n’est pas ou peu visible lorsqu’il est éteint.
Le socle 108 de la base 102 peut comprendre un chanfrein 204 pour faciliter la préhension de la station de mesure 100 lorsqu’elle est sur le sol.
Dans un mode de réalisation, la base 102 a une forme essentiellement rectangulaire dans un plan XY. La base 102 a par exemple une forme essentiellement parallélépipédique dans l’espace XYZ.
Lorsque la station de mesure 100 est positionnée à plat, la plaque de mesure 106 est parallèle à un plan XY. La station de mesure 100 comprend une direction longitudinale dans un plan XY et une dimension transversale dans un plan XY et orthogonale à la direction longitudinale. Par hauteur, on entend la dimension selon l’axe Z (aussi appelé épaisseur) ; par largeur, il est signifié la dimension transversale selon l’axe X ; par longueur, il est signifié la dimension longitudinale selon l’axe Y. En utilisation normale, les pieds de l’utilisateur se positionnent le long de la longueur Y de la base 102. Le bord de la station de mesure 110 (ou de la base 102, ou bien encore de la plaque de mesure 106) qui est le plus proche de la partie antérieure du pied en utilisation normale (c’est à dire les doigts de pied) est appelé bord antérieur et le bord opposé de la station de mesure 110 (ou de la base 102, ou bien encore de la plaque de mesure 106), qui est le plus proche de la partie postérieure du pied en utilisation normale (c’est-à-dire le talon) est appelé bord postérieur. On peut définir un axe médian, selon la longueur Y (longitudinale donc), autour duquel la plaque de mesure 106 est symétrique et qui permet de définir une partie gauche, destinée au pied gauche, et une partie droite, destinée au pied droit. La largeur X102 de la base 102 peut être comprise entre 330 et 400mm (par exemple environ 357mm) et la longueur de la base Y102 peut être comprise entre 300 et 360mm (par exemple environ 325mm). La longueur et/ou la largeur de la plaque de mesure 106 peuvent être légèrement moindres que celles du socle 108, de sorte que la plaque de mesure 106 soit légèrement en retrait par rapport au socle 108. Dans ce cas, la longueur et la largeur du socle 108 correspondent respectivement à la longueur et à la largeur données ci-dessus pour la base 102. Une telle conception permet de protéger la plaque de mesure 106 des chocs et des contacts avec l’environnement extérieur. La demande FR2106653, décrit une telle solution.
Concrètement, comme illustré en : la hauteur H102 de la base 102 peut être comprise entre 20 et 35mm (par exemple entre 35 et 40mm) et la hauteur maximale H100 de la station de mesure 100 peut être comprise entre 45 et 55mm (par exemple 51mm). Comme illustré sur les figures, seuls le support de poignée 112 et la poignée 110 sont en saillie selon la direction Z par rapport à la plaque de mesure 106. En détaillant les différentes dimensions : la hauteur Z108 du socle 108 peut être comprise entre 10 et 20mm (par exemple 18mm), la hauteur Z202 de la plaque de support 202 peut être comprise entre 3 et 6mm (par exemple 4mm), la hauteur Z106 de la plaque de mesure 106 peut être comprise entre 4 et 8mm (par exemple 6mm).
Le câble 302 peut avoir une longueur comprise entre 50cm et 120cm. La longueur est choisie pour que la plupart des utilisateurs puisse saisir la poignée en se tenant debout et avoir les mains vers le bas (au repos).
La station de mesure 100 pourrait toutefois avoir des formes et/ou des dimensions différentes, pourvu que la forme et/ou les dimensions permettent l’obtention des mesures présentement décrites. En particulier, la base 102 pourrait avoir une forme ovale ou plus arrondie dans le plan XY.
La station de mesure 100 peut avoir une masse comprise entre 3 et 6kg (par exemple entre 4 et 5kg).
Grâce au(x) capteur(s) de la base 102 et/ou au(x) capteur(s) de la poignée 110, la station de mesure 100 peut effectuer un groupe de mesures sur l’utilisateur. En particulier, les capteurs 104 utilisés comprennent des électrodes qui sont formées à partir de chemins conducteurs d’électricité montés sur le substrat 106 et/ou la poignée 110 (inserts métalliques, dépôts métalliques, etc.). Certaines mesures peuvent ne nécessiter que des capteurs de la base 102, d’autres mesures peuvent ne nécessiter que des capteurs de la poignée 110, d’autres mesures peuvent nécessiter simultanément des capteurs de la poignée 110 et de la base 102.
La station de mesure 100 peut ainsi effectuer un ECG à l’aide de la poignée 110 (par exemple un ECG 1 voie), ou un ECG à l’aide de la poignée 110 et de la base 102 (par exemple un ECG multi-voie, comme un ECG six-voies). La station de mesure 100 peut ainsi effectuer une analyse d’impédancemétrie corporelle BIA à l’aide de la poignée 110 et/ou de la base (BIA entre les jours et/ou BIA segmentale). La station de mesure peut ainsi effectuer un IPG dans l’arc de jambes (« between legs ») ou IPG dans le pied (« in the foot »).
Les capteurs peuvent comprendre des électrodes aptes : à mesurer et/ou appliquer une tension (continue ou alternative) et/ou un potentiel (continu ou alternatif), et/ou injecter et/ou récupérer un courant (continu ou alternatif). Les fonctions de ces électrodes peuvent être choisies parmi la liste suivante : i+ et i-, pour l’injection de courant alternatif dans le corps d’un utilisateur ; V+ et V- pour mesurer une différence de potentiel dans le corps d’un utilisateur ; RA, LA et LL, pour mesurer une courant électrique traversant le corps d’un utilisateur ; sudo_cath, sudo_an, pour mesurer une conductivité de la peau et sudo_HiZ pour fixer le corps d’un utilisateur à une impédance donnée. Les électrodes i+ et i-, V+ et V- sont utilisées pour un BIA, un IPG ou un ICG ; les électrodes RA, LL, LL sont utilisées pour un ECG ; les électrodes sudo_cath, sudo_an et sudo_HiZ sont utilisées pour un ESC.
En particulier, la station de mesure 100 est configurée pour réaliser différentes mesures. Le nombre d’électrodes étant limité (pour des considérations de surface et de nombre), la station de mesure 100 présente un agencement particulier d’électrodes, avec un commutateur.
Comme indiqué précédemment, les capteurs peuvent comprendre des cellules de charge, grâce auxquelles la station de mesure 100 peut mesurer un poids et effectuer un BCG.
La poignée 110 est illustrée en détail en . La poignée 110 permet à la station de mesure 100 de réaliser une plus grande variété de mesures ou bien des mesures plus complètes, grâce à une connexion électrique avec au moins une main, voire les deux mains. En particulier, la BIA segmentale et/ou l’ECG multi-voies sont rendus possibles par l’ajout de la poignée 110 à la base 102. Les capteurs 402 de la poignée 110 comprennent par exemple des électrodes aptes à mesurer et/ou appliquer une tension et/ou un potentiel et/ou injecter et/ou récupérer un courant.
Dans un mode de réalisation, la poignée 110 comprend quatre électrodes, agencées en deux paires : une paire pour la main gauche et une paire pour la main droite. A cet effet, on nomme les électrodes de la poignée par : électrodes LH1, LH2, côte à côte sur une partie gauche de la poignée 110 et électrodes RH1, RH2, côte à côte sur une partie droite de la poignée (par partie gauche, respectivement droite, il est entendu la partie de la poignée destinée à être au contact de la main gauche, respectivement droite). « Côte à côte » signifie ici avec un espace entre les électrodes, pour isoler les électrodes les unes des autres. Les électrodes sont donc disposées à la suite les unes des autres entre deux extrémités de la poignée 110. Lorsque la poignée 110 est rectiligne, les électrodes sont disposées à la suite le long de la direction principale de la poignée 110. Les électrodes LH1 et RH1 sont positionnées axialement du côté d’une extrémité de la poignée ; les électrodes LH2, RH2 sont positionnées axialement du côté du centre de la poignée. On a donc, dans l’ordre, les électrodes suivantes : LH1, LH2, RH2, RH1.
: étape E1009.
: étape E1010.
Si ce n’est pas le cas, le convertisseur n passe en mode onduleur et décharge sa batterie : étape E1010. L’algorithme lance la fonction de protection contre le courant inverse : étape E1008. L’algorithme repasse à l’étape E1001.
En référence à la , on décrit l’algorithme de contrôle avec priorité à la connexion à un réseau public, qui est mis en œuvre par le convertisseur maître de groupe.
Suite à une étape de départ E1100, le convertisseur acquiert un certain nombre de paramètres (voir ) : étape E1101.
Le convertisseur vérifie si un réseau public est présent : étape E1102.
Si ce n’est pas le cas, l’algorithme de contrôle pour groupe isolé est utilisé : étape E1103.
Si c’est le cas, le convertisseur synchronise le groupe de convertisseurs avec le réseau public : étape E1104.
Le convertisseur vérifie pour le convertisseur n si :
: étape E1105.
Si c’est le cas, le convertisseur n passe en mode redresseur pour recharger sa batterie : étape E1106. Si ce n’est pas le cas, le convertisseur n passe en mode onduleur et décharge sa batterie : étape E1107. L’algorithme lance la fonction de protection contre le courant inverse : étape E1108. Puis, l’algorithme repasse à l’étape E1101.
En référence à la , on décrit l’algorithme de contrôle avec connexion avec un groupe électrogène, qui est mis en œuvre par le convertisseur maître de groupe.
Suite à une étape de départ E1200, le convertisseur acquiert un certain nombre de paramètres (voir ) : étape E1201.
Le convertisseur met en œuvre une régulation par statisme : étape 1202.
S40 (E vers R ) utilisation du format d’émission, notamment du précodage défini à partir de l’information relative à la technique considérée pour le récepteur.
Dans le mode de réalisation illustré en figure 11, on suppose que le récepteur R est de type CSI-D.
Les étapes suivantes peuvent alors être mises en œuvre :
S30 (R vers E) envoi de l’information relative à la technique CSI considérée pour le récepteur (ici CSI-D, l’information comprenant alors le PMI, et éventuellement CQI et RI),
S40 (E vers R ) utilisation du format d’émission, notamment du précodage défini à partir de l’information relative à la technique considérée pour le récepteur (ici, CSI-D, l’information étant un PMI identifiant le précodage à mettre en œuvre).
Dans le mode de réalisation illustré en figure 12, on suppose que le récepteur R est de type CSI-R2. On suppose également que le récepteur R transmet un signal de référence SRS de manière apériodique, par exemple en réponse à une requête de l’émetteur E.
Dans ce cas, les étapes suivantes peuvent être mises en œuvre :
S30 (R vers E) envoi de l’information relative à la technique CSI considérée pour le récepteur (ici CSI-R2, l’information étant la version compressée de la matrice de covariance de l’interférence , compressée selon la méthode M indiquée par l’émetteur, le cas échéant),
S31 (E vers R ) requête (de l’émetteur) d’une transmission d’un signal de référence SRS
S32 (R vers E) émission d’un signal de référence SRS (servant à l’estimation de canal par l’émetteur), en réponse à la requête de l’étape S31
S40 (E vers R ) utilisation du format d’émission, notamment du précodage défini à partir de l’information relative à la technique considérée pour le récepteur (ici, CSI-R2, et le précodage mis en œuvre est déterminé sur la base de la version compressée de la matrice de covariance de l’interférence et sur la matrice de canal estimée grâce au signal de référence SRS).
Dans le mode de réalisation illustré en figure 13, on suppose que le récepteur R est également de type CSI-R2. On suppose également que le récepteur transmet un signal de référence SRS de manière périodique.
Les échanges entre l’émetteur 2 et le récepteur R sont similaires à ceux du cas apériodique représenté , à l’exception des étapes S31 et S32 qui sont remplacées par une étape S33 :
S33 (R vers E) émission d’un signal de référence SRS (servant à l’estimation de canal par l’émetteur), de manière périodique.
Dans les modes de réalisation illustrés en figures 12 et 13, l’émetteur E peut utiliser le signal de référence SRS le plus récent pour estimer le canal.
5. 5 Dispositifs
On notera que les mémoires comprenant des cellules 2T2R sont généralement pourvues d’un dispositif d’écriture des résistors de chaque cellule qui réalise en pratique deux écritures 1T1R pour écrire chacun des résistors à l’état qui doit être le sien (rappel : deux états différents pour les résistors d’une cellule différentielle 2T2R).
Étant donné que les éléments résistifs conservent leurs valeurs respectives même après la suppression de la tension appliquée, la mémoire résistive RRAM fait partie des mémoires non volatiles. Cependant, certains usages d’une mémoire impliquent de fréquentes transitions entre les états HRS et LRS pouvant introduire des dommages, les valeurs des résistances programmées pouvant changer à cause de phénomènes de relaxation, et entraîner alors une dégradation des performances de la RRAM.
Les variations de tensions de commutations et la non-uniformité cellule à cellule entrainent que les résistances qui sont programmées dans l’état LRS peuvent dériver vers un état HRS ou inversement. Dès lors, ce glissement des valeurs des résistances programmées peut engendrer des erreurs lors des opérations de lecture, et diminuer la performance des mémoires.
Pour réduire le taux d’erreur des mémoires RRAM, une solution couramment utilisée consiste à utiliser un code correcteur d’erreurs ou ECC (pour « Error Correcting Code » selon la terminologie anglo-saxonne) qui encode les données avant leur écriture en mémoire. Généralement, l’encodeur ECC est situé à l’intérieur ou à proximité du contrôleur mémoire. Un contrôleur mémoire selon la présente invention est un circuit électronique dont la fonction est de traduire des requêtes, en général en provenance d'un système électronique hôte, d’électroformage, de lecture ou d'écriture sur des mémoires résistives.
Lors de l'encodage de données avec un code ECC, des bits de vérification sont ajoutés aux bits de données, les bits de vérification représentant une information redondante calculée à partir des bits de données, qui permet la détection et la correction des erreurs affectant aussi bien les bits de données que les bits de vérification. L’ensemble des bits de données et des bits de vérification forme un mot de code.
La génération de ces bits de vérification est effectuée de façon transparente pour l’utilisateur de la mémoire. Lors d’une opération d’écriture en mémoire, l’encodeur ECC interne à la mémoire prépare le mot de code et l’ensemble des bits du mot de code sont écrits dans des cellules mémoire 2T2R, en réalisant pour chaque cellule mémoire une opération de SET pour un des résistors et une opération de RESET pour l’autre des résistors (chaque opération étant généralement réalisée en mode écriture 1T1R). Lors de l’étape d’électroformage préalablement à l’utilisation de la mémoire, on réalise l’équivalent d’une opération SET pour chaque résistor en écrivant un « 1 » dans chaque résistor. Cette écriture lors de l’étape d’électroformage diffère essentiellement d’une autre écriture (après électroformage) par les conditions de tension-courant qui sont appliquées, néanmoins, au niveau du contrôleur mémoire, c’est bien une écriture d’un « 1 » qui est demandé pour chaque résistor en cours d’électroformage.
Dans les mémoires RRAM connues utilisant un encodeur ECC les bits de la mémoire encodant les ECC sont généralement positionnés dans des emplacements particuliers, en général de façon regroupée. Le dispositif d’écriture des cellules dédiées aux bits ECC comprend généralement un mode d’écriture particulier pour l’étape d’électroformage afin de pouvoir « imposer » la valeur « 1 » à écrire lors de l’opération d’écriture spéciale que constitue l’étape d’électroformage (avec les conditions de courant/tension spécifique). Ce dispositif d’écriture avec son mode d’écriture dédié aux bits ECC est en pratique plus complexe que le dispositif d’écriture pour le reste de la matrice mémoire, car il doit pouvoir être commandé afin de prendre en entrée soit les valeurs d’ECC calculées par l’encodeur lors d’une opération d’écriture classique (hors électroformage), soit des valeurs imposées (valeurs à « 1 ») lors d’une opération d’écriture spéciale d’électroformage pour chacun des résistors des cellules mémoires.
Ainsi, il existe un besoin de pouvoir simplifier le dispositif d’écriture des bits ECC pour éviter cette complexité de la gestion des valeurs à prendre en entrée, qui se traduit par une surface mémoire plus grande et par un contrôle de la mémoire plus compliqué afin de réaliser l’ensemble des opérations d’électroformage de toutes les cellules de la mémoire.
Par ailleurs, il est aussi souhaitable de pouvoir s’assurer qu’il n’y a pas de résistor défaillant entraînant toujours une lecture d’une valeur logique « 1 » ou « 0 » lors de lectures de vérifications. Aussi, il existe un besoin de test après une opération d’électroformage, qui permet de vérifier la bonne réalisation de l’électroformage, et ceci sans complexifier le dispositif mémoire.
Description brève de l’invention L’invention vise à pallier tout ou partie des problèmes cités plus haut en proposant un procédé d’électroformage utilisant un ECC linéaire invariant à l’inversion. Ainsi, l’invention vise à s’affranchir d’étapes supplémentaires pour effectuer l’électroformage de cellules mémoires, ou d’une complexification d’un système d’écriture.
A cet effet, l’invention a pour objet un procédé d’électroformage d’une mémoire résistive d’un dispositif mémoire incluant un contrôleur mémoire et un encodeur calculant un code correcteur d’erreur linéaire et invariant à l’inversion, le procédé comprenant les étapes suivantes : requérir une écriture dans le dispositif mémoire à une adresse initiale correspondant à la sélection de plusieurs résistors, avec des données à écrire comprenant k bits de données et présentant tous une même première valeur logique dite d’électroformage parmi deux valeurs logiques possibles « 0 » ou « 1 » ; encoder les k bits de données avec le code correcteur d’erreur linéaire et invariant à l’inversion de manière à obtenir un mot de code comprenant les bits de données et r bits de vérification, tel que les bits de vérification dépendent d’un nombre impair des bits de données résultant en ce que les bits de données et les bits de vérification ont tous la même première valeur logique ; réaliser l’écriture du mot de code dans les résistors sélectionnés de ladite mémoire résistive, le contrôleur mémoire réalisant une écriture en mode 1T1R correspondant à une écriture individuelle de chaque résistor, chaque résistor étant placé dans un état de haute ou de basse impédance selon la valeur logique respective de chaque bit du mot de code, le contrôleur mémoire appliquant des conditions d’écriture permettant l’électroformage.
Avantageusement, le procédé comprend les étapes ultérieures suivantes : requérir une lecture par le contrôleur mémoire à l’adresse initiale dans la mémoire résistive où ledit mot de code a été écrit et comparer la valeur lue à la valeur attendue, et si lesdites valeurs ne correspondent pas sauvegarder ladite adresse d’électroformage dans un registre de statut du contrôleur mémoire et/ou dans un registre d’un processeur externe relié au dispositif mémoire, incrémenter ou décrémenter l’adresse initiale, de manière à obtenir une nouvelle adresse correspondant à la sélection d’autres résistors que ceux de l’adresse initiale ; et vérifier si cette nouvelle adresse est hors de portée : si oui terminer le procédé ; si non réitérer les étapes décrites au paragraphe [0026] à la nouvelle adresse.
Avantageusement, le procédé d’électroformage comprend les étapes ultérieures suivantes : fournir le mot de code lu à un décodeur apte à fournir k bits de données corrigées si nécessaire à partir des bits de vérification, le décodeur étant apte à renseigner un registre de statut du contrôleur mémoire indiquant la présence ou non d’une erreur corrigeable ou non-corrigeable dans le mot qui vient d’être lu ; et dans lequel, l’étape de comparaison de la valeur lue et de la valeur attendue inclut une opération de consultation dudit registre de statut du contrôleur.
Avantageusement, le procédé d’électroformage comprend les étapes ultérieures suivantes : requérir, par un processeur externe, une lecture à l’adresse initiale et/ou à la nouvelle adresse et vérifier si tous les bits de données retournées audit processeur, obtenues en sortie d’un décodeur ayant reçu le mode de code lu, ont tous une même valeur logique parmi deux valeurs logiques « 0 » et « 1 » possibles : si tous les bits de données ont tous la même valeur logique « 0 » ou « 1 » attendue, lire le registre de statut du contrôleur mémoire pour vérifier la présence ou non d’une erreur ayant été corrigée par ledit décodeur dans le mot qui vient d’être lu ; et selon le résultat de la vérification : signaler une erreur d’électroformage ; ou terminer le procédé. si tous les bits de données n’ont pas tous la même valeur logique « 0 » ou « 1 », signaler une erreur d’électroformage.
Avantageusement, les étapes du procédé sont itérées au moins une fois avec des données à écrire dont la valeur logique des bits est différente de la valeur logique des bits de l’itération précédente.
– la est une vue de profil des éléments de la ;
– la est relative à une poche de compression selon un troisième mode de réalisation.
DESCRIPTION DÉTAILLÉE Les figures 1 et 2 sont deux exemples illustratifs de mise en œuvre de l’invention. Ces deux figures illustrent un module d’accumulateur 1 qui comporte une ou plusieurs cellules d’accumulateur électrochimiques 3 et un dispositif de contention comprenant un élément de cerclage et un élément de serrage.
L’élément de cerclage comporte ici un boîtier de contention 2 dans lequel sont insérées les cellules 3.
L’élément de serrage comporte ici une poche de compression 4.
Sur les figures 1 et 2, les cellules 3 et les poches de compression 4 sont représentées partiellement insérées dans le boiter de contention 2, et le boîtier de contention 2 est vu en transparence, afin de montrer l’agencement des différents éléments. Lorsque le module d’accumulateur 1 est monté et en état de fonctionnement, les cellules 3 et les poches de compression 4 sont toutes alignées et disposées dans le boîtier de contention 2.