INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
L’étape de détermination d’au moins un paramètre limitatif et/ou d’au moins un paramètre d’état peut comprendre : - une sous-étape de détermination d’une valeur minimale de tension d’une cellule parmi un ensemble comprenant les valeurs de tension mesurées, pour les cellules n’étant pas reliées à une barre d’interconnexion, et parmi les tensions corrigées estimées, pour les cellules reliées à une barre d’interconnexion ; - une sous-étape de détermination d’une puissance de décharge du dispositif de batterie en fonction de la valeur minimale de tension, la puissance de décharge étant limitée lorsque la valeur minimale de tension est inférieure ou égale à un seuil minimal de tension de décharge.
L’étape de détermination d’au moins un paramètre limitatif et/ou d’au moins un paramètre peut comprendre : - une sous-étape d’estimation d’une résistance de chaque cellule reliée à une barre d’interconnexion à un instant t x , comprenant le calcul d’une résistance moyenne des cellules du dispositif de batterie n’étant pas reliées à une barre d’interconnexion en fonction des tensions mesurées pour ces cellules et l’attribution de la valeur d’une telle moyenne à chaque cellule reliée à une barre d’interconnexion ; - une sous-étape de détermination d’une puissance de décharge pouvant être allouée au dispositif de batterie lorsque la valeur minimale de tension est supérieure au seuil minimal de tension de décharge, la puissance de décharge étant déterminée en fonction des résistances des différentes cellules et de la température mesurée pour chaque module .
L’étape de détermination d’au moins un paramètre limitatif et/ou d’au moins un paramètre peut comprendre une sous-étape d’estimation d’un état de charge des différentes cellules du dispositif de batterie : - l’état de charge des cellules n’étant pas reliées à une barre d’interconnexion étant défini en fonction de la tension mesurée et du courant qui leur sont propres ; - l’état de charge des cellules reliées à une barre d’interconnexion étant défini en fonction du courant qui lui est propre .
L’invention concerne également un système de gestion d’un dispositif de batterie électrique comprenant une pluralité de modules comportant chacun une pluralité de cellules, chaque module étant directement électriquement relié à au moins un autre module de la pluralité de modules de manière à former une paire de modules, cette liaison étant réalisée par l’intermédiaire d’une barre d’interconnexion liée au niveau d’une cellule de chacun des modules de la paire, les différents modules étant électriquement relié les uns aux autres, le système comprenant des éléments matériels et/ou logiciels mettant en œuvre le procédé de gestion selon l’invention, les éléments matériels comportant au moins un élément esclave apte à réaliser des mesures de températures et de tension relié à chacun des modules de la paire, une unité de traitement apte à recevoir des mesures de l’au moins un élément esclave, une unité de mémoire et au moins un capteur de courant.
L’invention s’étend également à un véhicule automobile à motorisation hybride ou électrique comprenant au moins un dispositif de batterie électrique comprenant une pluralité de modules comportant chacun une pluralité de cellules, chaque module étant électriquement relié à chacun des autres modules de la pluralité de modules par l’intermédiaire d’une barre d’interconnexion au niveau d’au moins une cellule, le véhicule étant, en outre, équipé d’un système de gestion selon la revendication précédente.
L’invention porte encore sur un produit programme d’ordinateur comprenant des instructions de code de programme enregistrées sur un support lisible par ordinateur pour mettre en œuvre les étapes du procédé de gestion selon l’invention lorsque ledit programme fonctionne sur un ordinateur. Alternativement, un tel produit programme d’ordinateur peut être téléchargeable depuis un réseau de communication et/ou enregistré sur un support de données lisible par un ordinateur et/ou exécutable par un ordinateur, un tel produit programme comprenant des instructions qui, lorsque le programme est exécuté par l’ordinateur, conduisent celui-ci à mettre en œuvre le procédé exposé plus haut.
L’invention s’étend encore à un support d’enregistrement de données, lisible par un ordinateur, sur lequel est enregistré un programme d’ordinateur comprenant des instructions de code de programme de mise en œuvre du procédé selon l’invention ou sur un support d'enregistrement lisible par ordinateur comprenant des instructions qui, lorsqu'elles sont exécutées par un ordinateur, conduisent celui-ci à mettre en œuvre le procédé de sécurisation.
L’invention porte enfin sur un signal d'un support de données portant le produit programme d'ordinateur tel qu’exposé précédemment.
La illustre schématiquement un véhicule 1 automobile à motorisation électrique ou hybride. Le véhicule 1 peut être de toute nature, c’est-à-dire qu’il peut s’agir d’un véhicule particulier, d’un véhicule utilitaire, d’un camion ou d’un bus. Également, le véhicule 1 peut être un véhicule autonome ou non autonome.
Le véhicule 1 est équipé d’un dispositif de batterie 2 électrique, aussi qualifié de « batterie », « dispositif de stockage d’énergie électrique » ou encore « battery pack » en anglais, configuré pour alimenter un ou plusieurs élément(s) d’une chaîne d’entraînement électrique du véhicule 1, non représentée, en énergie électrique. Par exemple, il peut alimenter un moteur électrique.
Le dispositif de batterie 2 comprend une pluralité de modules 3 électriquement montés en série. Chaque module 3 comporte une pluralité de cellules 4 électrochimiques montées en série au sein d’un même module. Les différents modules 3 sont électriquement reliés les uns aux autres par l’intermédiaire de barres d’interconnexion 5, aussi connues sous le nom de « busbar », pouvant par exemple être réalisée en cuivre. Chaque module est directement relié électriquement à au moins un autre module de la pluralité de modules 3, notamment un module adjacent au sein du dispositif de batterie 2, de manière à former une paire de modules 3. On entend par « directement reliés » que ces modules 3 sont liés l’un à l’autre par une unique barre d’interconnexion 5, sans qu’une autre barre d’interconnexion ou un autre module soit électriquement interposé entre eux.
Ainsi, un dispositif de batterie 2 comprenant un nombre k de modules 3 peut, de manière non limitative, comprendre un nombre k-1 de barres d’interconnexion 5 permettant de relier des modules 3 successifs, ou adjacents, les uns aux autres. Chaque module du dispositif comprend ainsi au moins une cellule 4a reliée à une barre d’interconnexion 5, et au moins une cellule 4b n’étant pas reliée à une telle barre. A des fins de clarté dans l’exemple illustré, seuls deux modules 3 distincts formant une paire et comprenant chacun huit cellules 4 sont représentés. Il est entendu qu’une telle représentation n’est en rien limitative et que le dispositif pourra comprendre davantage de modules 3 et/ou un nombre différent de cellules 4.
Selon un mode de réalisation, le circuit logique est configuré, lorsqu'une traduction demandée par une requête mémoire d'un périphérique est présente dans la mémoire tampon, pour traduire l'adresse et la transférer à la mémoire principale partagée, et tester si le bit de réservation de l'entrée correspond à une non-réservation, auquel cas le circuit logique réserve l'entrée pour ledit périphérique.
Dans un mode de réalisation, le circuit logique est configuré, lorsqu'une traduction demandée par une requête mémoire d'un périphérique est absente dans la mémoire tampon, pour la chercher dans la table de pages d'entrées/sorties au moyen d'un module de pointeur courant de page des tables, et en cas de non-obtention de la traduction dans la table de pages d'entrées/sorties, pour lever une interruption à destination du cœur correspondant.
Selon un mode de réalisation, le circuit logique est configuré, en cas d'obtention de la traduction dans la table de pages d'entrées/sorties, pour chercher la présence d'une entrée invalide dans la mémoire tampon, et en cas de présence d'une entrée invalide dans la mémoire tampon, pour allouer l'entrée invalide de la mémoire tampon à la ladite traduction et l'y écrire.
Lorsque le logiciel contrôlant l’unité, typiquement l’OS, révoque l’accès à certaines zones mémoire pour un périphérique, il supprime la traduction de l’adresse dans la table des pages d'entrées/sorties en mémoire. Il envoie également une commande d’invalidation de la traduction à l’unité de gestion des accès de périphériques. Lorsque l'unité de gestion des accès de périphériques invalide une entrée, elle invalide l'entrée de la mémoire tampon TLB rendant impossible tout accès ultérieur à la donnée.
Dans un mode de réalisation, le circuit logique est configuré, en cas d'obtention de la traduction dans la table de pages d'entrées/sorties, pour chercher la présence d'une entrée invalide dans la mémoire tampon, et en cas d'absence d'une entrée invalide dans la mémoire tampon, pour chercher la présence d'une entrée non-réservée dont le bit de réservation correspond à une non-réservation dans la mémoire tampon, et en cas de présence d'une entrée non-réservée dans la mémoire tampon, pour allouer l'entrée non-réservée de la mémoire tampon à la ladite traduction et l'y écrire.
Selon un mode de réalisation, le circuit logique est configuré, en cas d'obtention de la traduction dans la table de pages d'entrées/sorties, pour chercher la présence d'une entrée invalide dans la mémoire tampon, et en cas d'absence d'une entrée invalide dans la mémoire tampon, pour chercher la présence d'une entrée non-réservée dont le bit de réservation correspond à une non-réservation dans la mémoire tampon, et en cas d'absence d'une entrée non-réservée dans la mémoire tampon, pour chercher la présence d'une entrée réservée dont le bit de réservation correspond à une réservation dans la mémoire tampon dont la transaction est en cours de traitement, pour allouer l'entrée réservée dont la transaction est en cours de traitement à la ladite traduction et l'y écrire.
Selon un mode de réalisation, l'unité de gestion des accès de périphériques à la mémoire partagée du système sur puce est configurée pour être réservée à des périphériques n'étant pas prédéfinis comme de confiance.
Dans un mode de réalisation, le processeur est également muni d'au moins une unité de gestion de mémoire, et d'une table de pages d'unité de gestion de mémoire.
illustre schématiquement un système sur puce comprenant un processeur et au moins une unité de gestion des accès à la mémoire partagée du processeur par des périphériques, selon l'état de la technique ;
illustre schématiquement un système sur puce comprenant un processeur et au moins une unité de gestion des accès à la mémoire partagée du processeur par des périphériques, selon un aspect de l'invention ;
illustre schématiquement les entrées d'une mémoire tampon du système sur puce de la , selon un aspect de l'invention ;
illustre schématiquement le fonctionnement du système sur puce de la , selon un aspect de l'invention ;
illustre schématiquement la sortie positive du test 3 de la , selon un aspect de l'invention ;
illustre schématiquement la sortie négative du test 3 de la , selon un aspect de l'invention ;
illustre schématiquement la sortie positive du test 7 de la , selon un aspect de l'invention ;
6) Affinités et anti-affinités entre différents pods : on évalue l’affinité des différents pods, c’est-à-dire le fait que deux pods doivent se situer sur le même serveur hôte (« pod affinity »), ou au contraire être nécessairement situés sur deux serveurs hôtes différents (« pod anti-affinity »).
L’application de chacune de ces analyses de sécurité conduit au calcul d’une pluralité d’indicateurs pour chaque élément du graphe G, qu’il s’agisse d’un nœud ou d’un lien. On obtient une matrice M, dont les colonnes correspondent à chacun des nœuds et des liens du graphe G et dont les lignes correspondent à chacune des analyses de sécurité.
L’unité de notation 56 associe un score global à chacun des nœuds et des liens du graphe G.
Selon une première échelle d’analyse de sécurité, l’unité 56 agrège les différents indicateurs de la matrice M. Eventuellement, on applique une certaine pondération entre les indicateurs, c’est-à-dire entre les analyses de sécurité appliquées par l’unité 55. Un premier score global, ou score de vulnérabilité, est ainsi obtenu pour chaque nœud et chaque lien du graphe G. Cette première échelle de notation donne une idée globale de la vulnérabilité du modèle de déploiement.
Selon une seconde échelle d’analyse de sécurité, l’unité 56 calcule des sous-scores de dangerosité pour chaque famille de tactiques de la matrice MITRE ATT&CK. Il est en effet plus pertinent de qualifier un fichier de déploiement en fonction des principales techniques d’attaques ou phases d’une attaque.
La matrice MITRE ATT&CK est une base de référence, à jour, des techniques d’attaques regroupées par objectif (ou tactique). En particulier, la matrice est composée de neuf familles de tactiques distinctes : « Initial access », « Execution », « Persistence », « Privilege escalation », « Defense evasion », « Credential access », « Discovery », « Lateral movement », et « Impact ».
La matrice MITRE ATT&CK permet d’obtenir une évaluation du niveau de sécurité des configurations du modèle de déploiement, grâce à une représentation précise des différentes techniques d’attaques et de leur propagation possible au sein du déploiement.
La représentation sous forme d’un graphe G du fichier de déploiement permet d’évaluer facilement chaque type d’attaque de la matrice MITRE ATT&CK. Le graphe G permet en effet la reconstruction des chemins d’attaques à partir des relations entre les éléments du graphe et leurs scores de vulnérabilité selon la première échelle.
Un sous-score de dangerosité pour chaque type d’attaque de la matrice MITRE ATT&CK est ainsi calculé.
Un second score global, ou score de dangerosité, est obtenu en agrégeant les sous-score de dangerosité, éventuellement en appliquant une pondération adaptée entre les différents types d’attaque.
Finalement, le graphe G est enrichi en associant à chaque nœud et à chaque lien de celui-ci le score global selon la première échelle (score de vulnérabilité) et/ou, éventuellement, le score global selon la seconde échelle (score de dangerosité).
L’unité d’affichage 57 est propre à afficher le graphe enrichi G* sur l’interface graphique 30.
Cette représentation d’un point de vue de la sécurité du fichier de déploiement permet à l’opérateur de modifier le fichier de déploiement analysé pour l’améliorer en le rendant moins vulnérable et moins dangereux. L’opérateur du serveur d’orchestration peut rapidement identifier les points faibles du modèle de déploiement. Il lui est alors aisé d’éditer le fichier de déploiement, d’en modifier une ou plusieurs lignes, et de relancer l’exécution du module 50 afin d’évaluer les effets de la modification.
La donne un exemple d’un graphe enrichi G* tel qu’il peut s’afficher sur l’IHM 30.
Ce graphe représente le modèle de déploiement du chart Helm : « spring-cloud-data-flow » de « stable ».
Chaque cercle représente un nœud du graphe : les plus grands cercles représentent les pods et les plus petits cercles représentent les conteneurs, qui composent chacun des pods.
Comme montré sur la , une telle bobine d'antenne A1 ou A2, une fois connectée aux bornes du microcircuit MC, forme, avec un condensateur interne IC du microcircuit, un circuit résonant RLC devant être ajusté à une fréquence de résonance déterminée, avec :
- « C » la capacité d’un condensateur d’antenne interne au microcircuit MC,
- « R » la valeur d’une résistance série Rm de la bobine d'antenne, telle que vue par le microcircuit. Cette résistance série est schématisée sur la figure par deux résistances Rm1, Rm2 en série,
La configuration et l'optimisation d’un module sans contact nécessite de concevoir la bobine d'antenne de manière à obtenir une certaine valeur du circuit résonant RLC, et cette valeur peut dépendre de la carte dans laquelle le module doit être inséré et de l’application visée pour cette carte. La conception de la bobine d'antenne pour obtenir les valeurs L et R souhaitées en tenant compte de la capacité C du microcircuit fait intervenir des outils de simulation utilisant différentes variables, notamment :
- le nombre de spires et la longueur des spires de la bobine d'antenne, pour une surface du module imposée par un cahier des charges,
- la distance interspire et la largeur des spires, la somme de ces deux valeurs formant ce qu’il est commun d’appeler le pas technologique ou « pitch » de la bobine d'antenne, et
- l’épaisseur de la couche conductrice et donc l’épaisseur des spires.
La résistance Rm est un paramètre résultant qui dépend de la longueur des spires qui composent la bobine d'antenne, de leur largeur et de leur épaisseur, et est égal au produit de la résistivité de la couche conductrice dans laquelle les spires sont gravées par la longueur des spires divisé par leur section en coupe. Des paramètres contraignants sont imposés par des règles de gravure des spires (« contraintes process ») et de conduction minimale des spires (« contraintes électriques »). En particulier l’épaisseur des spires doit être supérieure à l’épaisseur de peau du matériau qui les compose, par exemple 18 micromètres avec spires en cuivre et une fréquence de travail de 13.56MHz. Par ailleurs la capacité C du condensateur d’antenne CI intégré dans le microcircuit MC est susceptible de varier en fonction du microcircuit utilisé et de l’application visée.
Il peut donc se produire que la structure de bobine d'antenne classique qui vient d’être décrite ne permette pas d’ajuster finement les valeurs de L et de R en faisant seulement varier le nombre de spires, pour un pas technologique et une épaisseur des spires prédéterminés. Il pourrait donc être souhaité de perfectionner une telle structure de bobine d'antenne d’une manière permettant d’ajuster plus finement son inductance au stade de sa conception.
Dans d’autres cas, il peut être souhaité de prévoir une structure de bobine d'antenne pouvant être utilisée avec plusieurs types de microcircuits MC dont la capacité interne C est susceptible de varier dans de larges proportions. Plusieurs structures de bobines d'antenne et plusieurs types de modules doivent alors être fabriqués, ce qui augmente le prix de revient de la production d’un ensemble de modules. Il pourrait donc être souhaité de prévoir une structure de bobine d'antenne configurable utilisable avec des microcircuits différents, pour réduire les frais de conception et de fabrication.
La présente invention concerne un procédé de fabrication d’un module sans contact, comprenant des étapes consistant à : déposer une première couche électriquement conductrice sur une première face d’une plaquette, former une bobine d’antenne par gravure de la première couche, la bobine d’antenne comportant des spires de rangs croissants en allant de l’extérieur vers l’intérieur de la bobine d’antenne, dont une spire extérieure de rang 1 et une spire intérieure de rang N, la spire intérieure étant reliée à une plage de connexion intérieure et la spire extérieure reliée à une plage de connexion extérieure, fixer un microcircuit sur la première face de la plaquette, dans une zone centrale de la bobine d’antenne délimitée par une spire de la bobine d’antenne, et relier des premières bornes de connexion du microcircuit à des plages de connexion de la bobine d’antenne, par l’intermédiaire de fils. La première couche est gravée de manière que les plages de connexion extérieure et intérieure de la bobine d’antenne soient formées dans la zone centrale de la bobine d’antenne, la bobine d’antenne comprenant une zone de contournement dans laquelle chaque spire contourne la plage de connexion extérieure par la zone centrale. La première couche est gravée de manière que la bobine d’antenne comprend un premier groupe de spires de rangs 1 à E, présentant sensiblement la même distance interspire, la spire de rang E étant la spire intérieure du premier groupe de spires, E étant au moins égal à 4. La zone centrale est délimitée par le contour de la spire intérieure du premier groupe de spires, et la bobine d’antenne comprend un second groupe d’au moins deux spires de rangs E+1 à N, qui s’étend à l’intérieur de la zone centrale, chaque spire du second groupe de spires comprenant des portions de spires qui se trouvent à des distances variables de la spire de rang précédent, lesdites distances étant comprises entre ladite distance interspire et plusieurs fois la distance interspire.
Selon un mode de réalisation, le procédé comprend des étapes consistant à déposer une seconde couche électriquement conductrice sur une seconde face de la plaquette, former dans la seconde couche des plages de contact, et former deux rangées de deux ou trois trous chacune dans la plaquette, jusqu’à atteindre les plages de contact de la seconde couche, les rangées de trous étant sensiblement perpendiculaires à un axe longitudinal du module, et la première couche est gravée de manière que tout ou partie des spires du second groupe suivent un chemin qui passe entre au moins deux trous d'au moins une rangée de trous.
Selon un mode de réalisation, le microcircuit est supporté en tout ou en partie par au moins la spire intérieure de la bobine d’antenne et peut également être supporté par au moins une portion de spire du premier groupe de spires s’étendant dans la zone de contournement.
Selon un mode de réalisation, la couche conductrice est gravée de manière à comporter une structure support pour supporter tout ou partie du microcircuit, la structure support étant reliée électriquement à la spire intérieure de la bobine d’antenne.
Selon un mode de réalisation, au moins une partie de la structure support forme un chemin conducteur faisant partie de la spire intérieure de la bobine d’antenne.
Un code couleur est attribué à chaque nœud du graphe enrichi. Par exemple, un rouge plus ou moins foncé est attribué à un nœud en fonction de la valeur du score de vulnérabilité qui a été calculé pour ce nœud. On peut ainsi voir que les conteneurs possèdent un nombre de vulnérabilités hautes ou critiques plutôt faible (entre 17 et 71). La mise en œuvre de l’invention permet de scanner les vulnérabilité de tous les nœuds représentant des conteneurs, alors que certains d’entre eux ne pouvaient pas être scannés par les outils de l’état de l’art.
Certains pods possédant les permissions de créer de nouveaux pods, de lire les secrets et d’exécuter d’autres pods. En conséquence, leur score de dangerosité est élevé.
L’affichage du graphe enrichi peut représenter différents types de liens entre les pods. Par exemple, sur la , les liens représentent le fait qu’il n’existe pas de règles de pare-feu entre les pods connectés. Dans un autre affichage du graphe enrichi, les liens affichés représentent des liens d’exécution, autrement dit l’utilisateur d’un pod a la possibilité de se déplacer vers un autre pod.
Procédé Le procédé 100 selon l’invention consiste à exécuter le module 50.
Comme illustré sur la , il comporte les étapes suivantes :
Dans une étape 151, l’unité 51 est exécutée pour analyser syntaxiquement un fichier de déploiement F_Config et en extraire des paires clé-valeur.
Dans une étape 152, l’unité 52 est exécutée pour convertir les paires clé-valeur et construire un document D_JSON.
Dans une étape 153, l’unité 53 est exécutée pour agréger les informations du document D_JSON pour obtenir une pluralité d’objets Obj.
Dans une étape 154, l’unité 54 est exécutée pour corréler entre eux les objets Obj pour les rassembler dans une pluralité d’ensembles Ens.
Le procédé 100 se poursuit par une étape 155 d’exécution de l’unité de génération de graphe et d’analyse de sécurité 55 pour construire un graphe G à partir de la pluralité d’ensemble Ens et appliquer sur les objets de ce graphe différentes analyses de sécurité afin d’évaluer le degré de sécurité du modèle de déploiement. Cela se traduit par le calcul de différents indicateurs.
Dans une étape 156, l’unité de notation 56 est exécutée pour calculer un score de vulnérabilité et avantageusement un score de dangerosité pour chacun des éléments du graphe, nœuds et liens.