Les différents paramètres de contrôle du circuit d'accès direct sont par exemple : SRC_ADDR : l'adresse source de la cellule de référence de la première itération du motif élémentaire de la séquence à transférer (X pos, y pos dans l'exemple de la ). Ce paramètre est par exemple stocké dans un registre de contrôle dédié du circuit d'accès direct SDMA, par exemple un registre de 32 bits. DST_ADDR : l'adresse destination de l'élément de base de la première itération du motif élémentaire de la séquence à transférer (IMC address dans l'exemple de la ). Ce paramètre est par exemple stocké dans un registre de contrôle dédié du circuit d'accès direct SDMA, par exemple un registre de 32 bits. BIT_PATTERN : la suite de k*l bits définissant le motif élémentaire de la séquence à transférer. Ce paramètre est par exemple stocké dans un ou plusieurs registres dédiés du circuit d'accès direct SDMA, par exemple dans deux registres de 32 bits chacun pour un motif élémentaire défini dans une matrice élémentaire de 8*8 éléments. SEQ_LEN : la longueur de chaque séquence, c'est-à-dire le nombre d'itérations du motif élémentaire dans la séquence de données à transférer (Length dans l'exemple de la ). Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. SEQ_OFF : un décalage supplémentaire appliqué dans la mémoire destination entre chaque transfert généré par le dispositif, afin de s’assurer que l’agencement des données dans la mémoire destination corresponde bien à celui désiré par l’utilisateur, notamment pour gérer des problématiques d'alignement. Par exemple, si l'on souhaite effectuer un transfert de 3 convolutions de 16 bits vers une mémoire destination 128-bit (8x16‐bit), la longueur de la séquence SEQ_LEN est égale à 3 et le décalage nécessaire entre chaque transfert est de 5 éléments, pour correctement aligner les données (correspondant par exemple au cas de la ). Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. SRC_OFFSET : le décalage des adresses sources (i.e. en lecture) entre deux itérations successives du motif élémentaire de la séquence (Src Off. dans l'exemple de la ). Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. DST_OFFSET : le décalage des adresses destination (i.e. en écriture) entre deux itérations successives du motif élémentaire de la séquence (Dst off. dans l'exemple de la ). Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. EL_SIZE : la taille de chaque élément du motif BIT_PATTERN. Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. ARR_WIDTH : la largeur de la sous-région de la mémoire source dans laquelle se situe la séquence à transférer (utilisée pour générer les adresses à partir de l'adresse de base SRC_ADDR – correspondant au paramètre R_WIDTH dans l'exemple de la ). Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. TRANSFER_START : un drapeau de déclenchement du transfert par le circuit d'accès direct SDMA. Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits. TRANSFER_DONE : un paramètre mis à un premier état, par exemple la valeur 1, lorsque le transfert est terminé, et à un deuxième état, par exemple la valeur 0, tant que le transfert n'est pas terminé. Ce paramètre est par exemple stocké dans un registre dédié du circuit d'accès direct, par exemple un registre de 32 bits.