INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Avec J prox et J spat qui correspondent aux composantes de similarité spatiale et de mouvement décrites précédemment, et où l’indice de pondération λ est compris entre 0 et 1. Si λ est égal à 0, seule la composante de mouvement J mouv est prise en compte dans l’indice de corrélation J prox . Si λ est égal à 1, seule la composante de similarité spatiale J spat est prise en compte dans l’indice de corrélation J prox . Une valeur de λ comprise entre 0 et 1 permet de favoriser plus ou moins la proximité spatiale ou la similarité de mouvement dynamique.
De préférence, la valeur de l’indice de pondération est supérieure à 0,5 de manière à prioriser la composante de similarité spatiale devant la composante de similarité de mouvement . En effet, si la composante de similarité spatiale a une valeur élevée, on peut d’ores et déjà éliminer le chemin possible correspondant, alors que la composante de similarité de mouvement a pour but de préciser la corrélation lorsque plusieurs chemins possibles ont des valeurs de composantes de similarité spatiales proches les uns des autres.
Etape e) : détermination du mode de transport de chaque sous-route.
Lors de cette étape, on détermine le mode de transport de chaque sous-route du trajet, par détermination du mode de transport qui optimise l’indice de corrélation pour la sous-route du trajet déterminé à l’étape précédente. En d’autres termes, le mode de transport déterminé correspond au mode de transport pour lequel l’indice est optimal (par exemple maximal ou minimal en fonction de sa définition).
De manière à faciliter la détermination du mode de transport de chaque sous-route, à l’étape e), on peut déterminer un score S par la formule suivante :
J prox étant l’indice de corrélation défini à l’étape d), étant l’espérance de l’indice de corrélation J prox et étant l’écart-type de l’indice de corrélation J prox.
Dans une première mise en œuvre particulière de l’étape d’application d’un opérateur d’effondrement topologique par fusion d’arête 424, on dispose le sommet d’effondrement entre les extrémités de l’arête 320 qui coïncide avec l’arête virtuelle.
Par exemple, on peut disposer le sommet d’effondrement au milieu de l’arête virtuelle.
Toutefois, dans le contexte de l’invention, on pourra envisager d’autres dispositions du sommet d’effondrement, et ce, sans nécessiter de modifications substantielles de l’invention.
Dans une première mise en œuvre particulière de l’étape d’application d’un opérateur d’effondrement topologique par fusion d’arête 424, on dispose le sommet d’effondrement au niveau d’une des extrémités de l’arête 320 qui coïncide avec l’arête virtuelle.
Dans un premier exemple, on dispose le sommet d’effondrement au niveau d’une première extrémité de l’arête virtuelle.
Dans un deuxième exemple, on dispose le sommet d’effondrement au niveau d’une deuxième extrémité de l’arête virtuelle.
Procédé et carte à puce pour configuration d’une carte à puce L’invention se rapporte au domaine général des cartes à puces, et plus particulièrement à la configuration de ces cartes à puce.
De façon connue, une carte à puce peut comprendre un corps, un premier microcircuit disposé dans le corps, un deuxième microcircuit disposé dans le corps, une première antenne intégrée dans le corps et reliée électriquement au premier microcircuit, et une piste conductrice intégrée dans le corps et reliée électriquement au deuxième microcircuit.
Le corps de la carte définit le format de la carte à puce et est souvent formé par plusieurs couches, substrats ou inlays, disposées entre deux couches plastiques qui forment respectivement des faces externes du corps.
Le premier microcircuit est par exemple un circuit intégré dédié au paiement sécurisé ou au stockage des données d’identité pour réaliser une transaction de type carte présente avec un dispositif extérieur, par exemple une transaction de paiement avec un terminal de paiement.
Pour la communication du circuit intégré avec un dispositif extérieur, la carte à puce comprend une première antenne intégrée dans le corps et reliée électriquement, au premier microcircuit.
Ainsi, le premier microcircuit a une interface de communication, connue comme interface de communication sans contact, et peut communiquer avec un dispositif extérieur à travers la première antenne, cette communication étant connue comme communication sans contact (par exemple selon les normes ISO/IEC 14443 ou NFC/ISO/IEC 15693).
Le deuxième microcircuit est par exemple une mémoire ou un autre circuit intégré, permettant de réaliser des opérations en fonction du temps, typiquement des opérations de génération et d’affichage d’un code de vérification dynamique (OTP pour « One Time Password » en terminologie anglo-saxonne, ou dCVV pour « Dynamic Card Verification Value»), utilisés pour sécuriser des transactions en ligne de type carte non présente, telles que des paiements bancaires. Lors d’un paiement en ligne de type carte non présente, l’utilisateur d’une telle carte à puce indique le numéro de carte PAN (« Primary Account Number » en terminologie anglo-saxonne), la date d’expiration de la carte, le nom du porteur de carte, ainsi qu’un code de vérification dynamique affiché par la carte, un nouveau code de vérification dynamique étant généré et affiché plusieurs fois par jour.
Généralement, on configure la carte à puce avant de la remettre à son titulaire. La configuration de la carte à puce peut comprendre l’inscription d’une ou plusieurs données propres à la carte à puce telles qu’une date ou un nom du porteur de carte, dans ou sur le corps de la carte à puce, par exemple par embossage, gravure laser ou impression du corps de la carte. La configuration de la carte à puce peut comprendre en outre l’écriture dans une mémoire du premier microcircuit et/ou une mémoire du deuxième microcircuit, de données propres à la carte à puce ou à l’activation d’une ou plusieurs fonctionnalités du premier microcircuit et/ou du deuxième microcircuit.
La lotion ci-dessus a ensuite été appliquée sur la peau du cuir chevelu pour favoriser l’amélioration de la barrière cutanée.
Composition cosmétique comprenant une silicone aminée, une silicone bis-aminée et un polymère associatif La présente invention concerne une composition cosmétique comprenant au moins une silicone aminée, au moins une silicone alpha,omega-bis-aminée et au moins un polymère associatif. L’invention concerne également un procédé de traitement cosmétique des matières kératiniques humaines, notamment des fibres kératiniques telles que les cheveux, comprenant l’application sur lesdites fibres kératiniques d’une composition telle que définie précédemment. L’invention concerne en outre l’utilisation d’une composition telle que définie précédemment pour le traitement cosmétique des matières kératiniques, en particulier des fibres kératiniques humaines telles que les cheveux.
Enfin, les bénéfices immédiats apportés par de telles composition ne suffisent pas toujours aux cheveux les plus abimés ; en outre, ils ont tendance à s’estomper rapidement et même à disparaître après un shampooing.
Ce but est atteint par la présente invention qui a notamment pour objet une composition cosmétique comprenant : - (i) une ou plusieurs silicones alpha,omega-bis-aminées, - (ii) une ou plusieurs silicones aminées différentes des silicones (i), et - (iii) un ou plusieurs polymères associatifs.
- la croissance de la première et de la seconde couche est réalisée par dépôt chimique en phase vapeur (CVD) ;
- la croissance de la première couche est mise en œuvre à une température comprise entre 1100 et 1500°C, de préférence entre 1200 et 1400°C ;
- la croissance de la seconde couche est mise en œuvre à une température comprise entre 1500 et 2600°C, de préférence comprise entre 1700 et 1900°C ou entre 1800 et 2400°C, voire comprise entre 2000 et 2250°C ;
- le procédé comprend en outre l’introduction de dopants pendant la croissance de la première et de la seconde couche ;
- le substrat donneur est collé directement sur la face du polytype 4H et/ou 6H du substrat support ;
- le substrat donneur est collé sur la face du polytype 4H et/ou 6H du substrat support par l’intermédiaire d’une couche de collage ;
- la couche de collage comprend du silicium ou du tungstène ;
- le procédé comprend, avant le collage, une étape d’implantation d’espèces atomiques dans le substrat donneur pour former une zone de fragilisation délimitant la couche active et, après le collage, une étape de détachement du substrat donneur le long de la zone de fragilisation pour transférer la couche active sur le substrat support ;
- dans le cas où l’on fait croître la première couche sur une épaisseur comprise entre 1 et 20 µm, on procède, après le transfert de la couche active sur le substrat support, au retrait de la première couche.
Un autre objet de l’invention concerne une structure semi-conductrice comprenant successivement, de sa face arrière vers sa face avant :
- une première couche de SiC polycristallin principalement du polytype 3C,
- une seconde couche de SiC polycristallin principalement du polytype 4H et/ou 6H,
- une couche active de SiC monocristallin du polytype 4H ou 6H.
Dans le présent texte, le terme « successivement » spécifie un ordre spatial des couches mais n’induit pas nécessairement un contact direct entre lesdites couches.
Dans certains modes de réalisation, la première couche présente une épaisseur comprise entre 80 et 350 µm et la seconde couche présente une épaisseur comprise entre 1 et 20 µm.
Dans d’autres modes de réalisation, la première couche présente une épaisseur comprise entre 80 et 200 µm et la seconde couche présente une épaisseur comprise entre 150 et 270 µm.
Où ) correspond aux emplacements des couples emplacements-instants à chaque instant ti et où correspond aux nœuds de passage du chemin possible à chaque instant tj, la fonction d mesurant la distance entre ) et et F med étant la fonction de filtre médian.
Selon une variante de l’invention, l’indice de corrélation est déterminé par la formule suivante :
Où λ est compris entre 0 et 1.
De préférence, à l’étape e), on détermine un score S par la formule suivante :
Où et sont respectivement l’espérance et l’écart-type de
et on détermine le mode de transport maximise le score S.
Selon une mise en œuvre de l’invention, on prétraite les données spatiales et temporelles acquises pour ne retenir que les données correspondant à celles du téléphone de l’utilisateur.
L’invention concerne aussi un produit programme d’ordinateur téléchargeable depuis un réseau de communication et/ou enregistré sur un support lisible par ordinateur et/ou exécutable par un processeur ou un serveur, comprenant des instructions de code de programme pour la mise en œuvre du procédé tel que décrit précédemment, lorsque ledit programme est exécuté sur un ordinateur ou un téléphone portable.
Liste des figures D'autres caractéristiques et avantages du procédé et/ou du produit selon l'invention, apparaîtront à la lecture de la description ci-après d'exemples non limitatifs de réalisations, en se référant aux figures annexées et décrites ci-après.
[Fig 1] La représente un schéma-bloc représentatif d’un premier mode de réalisation du procédé de détermination d’un mode de transport selon l’invention.
[Fig 2] La représente un schéma-bloc représentatif d’un deuxième mode de réalisation du procédé de détermination d’un mode de transport selon l’invention.
[Fig 3] La représente un diagramme de Voronoi utilisé pour identifier les antennes voisines autour de l’antenne à laquelle le téléphone s’est connecté selon l’invention.
[Fig 4] La représente la détermination d’un point étape et de plusieurs chemins possibles selon l’invention.
[Fig 5] La représente la détermination d’un point étape selon l’invention, à partir d’une multitude de couples emplacements-instants correspondant aux positions des antennes auxquelles le téléphone s’est connecté associés aux instants de ces connexions.
Une cinquième sous-étape 2135 de l’échange 213 consiste pour le deuxième module de redondance 1038, à diffuser le message modifié simultanément sur la première voie 1036 et la deuxième voie 1037 du deuxième réseau de communication 1035 à destination du ou des calculateurs 1042 destinataires.
Une sixième sous-étape 2136 de l’échange 213 consiste pour chaque calculateur 1042 destinataire, à recevoir le message modifié et à envoyer un acquittement au deuxième module de redondance 1038.
La première base de données 1025 est configurée pour stocker et gérer les données D i et les premières informations P i utilisées par les calculateurs 1022 sur laquelle elle est répartie.
La deuxième base de données 1046 est configurée pour stocker et gérer les données D i, les premières informations P i et les deuxièmes informations S i utilisées par les calculateurs 1042 sur laquelle elle est répartie.
Procédé et dispositif de correction d’erreurs dans les mémoires résistives L’invention se situe dans le domaine des mémoires résistives ou RRAM pour « Resistive Random Access Memory » selon la terminologie anglo-saxonne, et concerne plus particulièrement un procédé et un dispositif permettant d’améliorer la correction d’erreurs dans des mémoires résistives de type 2T2R.
Etat de la technique Les mémoires résistives sont des mémoires non-volatiles présentant une vitesse de fonctionnement élevée, une faible consommation d’énergie électrique et une grande durée de vie. Pour ces raisons, les mémoires résistives sont des candidates prometteuses pour remplacer à la fois les mémoires vives et les mémoires non-volatiles actuelles telles que les mémoires de type flash.
Il existe plusieurs technologies de mémoires résistives. On peut notamment citer les mémoires résistives à pont conducteur, également appelées CBRAM (pour « Conductive-Bridging Random-Access Memory » selon la terminologie anglo-saxonne), ou les mémoires résistives à base d’oxyde, également appelées OxRAM (pour « Oxide-based Random-Access Memory » selon la terminologie anglo-saxonne), ou encore les mémoires à changement de phase, également appelées PCM (pour « Phase Change Memory » selon la terminologie anglo-saxonne).
Une mémoire résistive est composée d’une multitude de cellules mémoires résistives agencées en lignes et colonnes de manière à former une matrice. Une cellule mémoire RRAM est dotée d’au moins un élément résistif dont on peut modifier la conductance.
Typiquement, une cellule mémoire RRAM dans son état initial a une structure métallique isolante et est dans un état de haute résistance (HRS) (pour « High Resistance State » selon la terminologie anglo-saxonne). Avant leur utilisation, certains types de mémoire résistive, telles que les mémoires OxRAM ou CBRAM, nécessitent une activation électrique. L'application d’une impulsion haute tension externe à travers la cellule RRAM permet la formation de chemins conducteurs dans la couche de commutation et la cellule RRAM est commutée dans un état à faible résistance (LRS) (pour « Low Resistance State » selon la terminologie anglo-saxonne). Le processus général de cette rupture de la structure métallique isolante de la cellule est généralement appelé «électroformage» (ou « forming » selon la terminologie anglo-saxonne).
Le matériau diélectrique qui est disposé entre les deux électrodes conductrices de la cellule va permettre à la cellule de basculer de manière réversible entre deux états de résistance HRS et LRS, chacun des états permettant de stocker un bit d’information dans la cellule mémoire.
Pour programmer une cellule mémoire, une tension de programmation est appliquée entre les électrodes de la cellule mémoire. Il peut s’agir d’une tension d’écriture pour écrire la cellule mémoire, c’est-à-dire la placer dans l’état LRS, ou d’une tension d’effacement pour effacer la cellule mémoire, c’est-à-dire la placer dans l’état HRS. Cependant, après une opération de programmation, il peut arriver que la cellule mémoire ne passe pas dans l’état de résistance souhaité. Pour cette raison, il est généralement effectué une vérification que la cellule mémoire est correctement programmée en comparant sa valeur de résistance R à une valeur seuil de résistance prédéfinie R REF .
La illustre de manière simplifiée une cellule mémoire résistive élémentaire, constituée généralement d’un transistor (T) et d’un composant résistif (R) ou résistor (102), où un bit d’information est encodé par la valeur de la résistance électrique du résistor. Pour ces cellules élémentaires, un ‘0’ logique peut par exemple être encodé en programmant le résistor dans un état LRS, et un ‘1’ logique peut alors être encodé en programmant le résistor dans un état HRS, et l’on parle alors d’encodage en mode 1T1R.
Cependant, l’écart entre la plus faible valeur correspondant à un niveau HRS et la plus haute valeur correspondant au niveau LRS, également appelé « fenêtre mémoire », est souvent faible. Dès lors, on utilise couramment un « encodage différentiel » ou encodage 2T2R pour coder une valeur binaire à mémoriser. Un bit d’information peut alors être encodé dans une cellule mémoire dite 2T2R telle qu’illustrée de manière simplifiée sur la , et composée de deux cellules élémentaires 1T1R, comprenant 2 transistors (T1, T2) et 2 résistors (112-1, 112-2).
Comme chacun des états HRS et LRS peut être associé à une valeur logique, i.e. 1 ou 0, on peut considérer que dans une cellule 2T2R un des deux éléments résistifs encode le bit à programmer en version non-inversée tandis que l’autre élément résistif encode le même bit en version inversée. Par exemple, un ‘1’ logique est encodé en programmant le résistor de la première cellule 1T1R dans un état HRS et le résistor de la deuxième cellule 1T1R dans un état LRS, et un ‘0’ logique est encodé en programmant le résistor de la première cellule 1T1R dans un état LRS et le résistor de la deuxième cellule dans un état HRS.
Ainsi, en encodage différentiel, chaque bit d’information est encodé dans une cellule élémentaire 2T2R formée de deux éléments résistifs écrits en opposition d’état, c’est-à-dire un des éléments résistifs avec un niveau HRS et l’autre un niveau LRS. Les niveaux respectifs de résistance des deux éléments résistifs sont déterminés toujours dans le même ordre entre les deux éléments, et définissent alors si l’on est en présence d’un ‘0’ ou d’un ‘1’ logique, suivant que cela correspond à l’état HRS-LRS ou à l’état LRS-HRS.
Lors d’une opération d’écriture dans une cellule mémoire 1T1R ou une cellule mémoire 2T2R, il faut s’assurer que chaque résistance électrique qui doit être programmée à l’état HRS ou l’état LRS est respectivement soit plus grande, soit plus petite qu’une valeur de référence R REF . La comparaison d’une résistance électrique avec la valeur R REF est faite par une opération de lecture au cours de laquelle la résistance programmée est comparée à la valeur R REF à l’aide d’un amplificateur de détection ou SA (pour « Sense Amplifier» selon la terminologie anglo-saxonne) illustré par le composant 104 sur la et 114 sur la . Par la suite, cette opération de lecture avec comparaison à une valeur de référence est appelée lecture en mode 1T1R ou lecture 1T1R.
La sélection 220 de l’opération de test est conditionnée par les messages de panne préalablement enregistrés par le calculateur avion pendant le vol et reçus à l’étape précédente, et à partir des messages provenant du centre de maintenance et récoltés par l’opérateur ainsi que les critères non enregistrables électriquement par le système d’actionneurs électromécaniques mais mesurables manuellement par l’opérateur lorsque l’aéronef est au sol, par exemple, un désaffleurement de capot par rapport à un autre dans le cas d’un inverseur de poussée. Dans une étape suivante 230, le procédé comprend une étape d’enregistrement d’un profil de test relatif à l’opération de test pendant un cycle de fonctionnement du système d’actionneurs électromécaniques. Pour cela, un opérateur de maintenance lance un cycle d’enregistrement depuis une tablette, et un autre opérateur lance un cycle d’actionneurs électromécaniques depuis le cockpit de l’aéronef. L’enregistrement du profil de test comprend l’enregistrement d’une pluralité de mesures relevées sur différents composants du système d’actionneurs électromécaniques 3. Les mesures sont principalement des mesures de courant et de tension. Dans une étape suivante 240, le procédé comprend une comparaison du profil de test enregistré à un profil type stocké dans une mémoire du dispositif de commande. Dans une variante, le procédé peut comprendre, préalablement à la comparaison, une transmission du profil test à l’appareil à distance 132 via le module d’émission/réception 130, la comparaison 240 étant réalisée sur l’appareil à distance 132 à partir d’un profil type enregistré sur l’appareil à distance 132. Dans une étape suivante 250, le procédé comprend une détection d’une absence de défaut ou d’une présence d’au moins un défaut à partir du résultat de la comparaison. Dans une étape suivante 260, le procédé peut comprendre un affichage de recommandations sur un écran, autrement dit une transmission de recommandations à l’utilisateur, les recommandations étant relatives audit au moins un défaut détecté.
L'invention permet ainsi de fournir une solution pour diagnostiquer des pannes sur un système d’actionneurs électromécaniques d’une turbomachine d’un aéronef moins chronophage que le TSM et plus ciblée.
PROCEDE DE MESURE DE COURANT COMPORTANT UNE RECOMBINAISON NUMERIQUE D’UN SIGNAL DE COURANT BASSE FREQUENCE ET D’AU MOINS UN SIGNAL DE COURANT HAUTE FREQUENCE La présente divulgation concerne les mesures réalisées à partir de capteurs de courant notamment de capteurs de courant embarqués dans le domaine de l’avionique et prévoit en particulier un procédé de mesure de courant comportant une recombinaison numérique d’un signal de courant basse fréquence, issu d’un capteur de courant basse fréquence, et d’au moins un signal de courant haute fréquence, issu d’un capteur de courant haute fréquence.
Il est connu de réaliser des mesures de courants à partir de capteurs de courants en utilisant des composants électroniques analogiques. Ces composants entraînent des problèmes de précision et de stabilité en température et nécessitent une correction de tension d’offset avec un temps relativement long de stabilisation. La tension d’offset est mesurée en intégrant le signal mesuré pour en déterminer la valeur moyenne et il est nécessaire d’avoir un intégrateur de grande constante de temps, quelques secondes. Ceci a pour conséquence de devoir attendre un temps de stabilisation équivalent avant de pouvoir disposer du résultat de la mesure, ce qui est pénalisant notamment en cas de microcoupures de l’alimentation de l’électronique du capteur telles que des microcoupures dues à des démarrages de dispositifs de puissance ou des commutations de puissance sur le réseau électrique de l’aéronef.
Au vu de l’art antérieur la présente demande propose un dispositif de mesure destiné à s’affranchir de l’accumulation des dispersions liées aux composants analogiques en réalisant un système numérique se contentant de très peu de composants discrets et de réduire sensiblement le temps de stabilisation de la correction de la tension d’offset.