Structure de test (1) pour un transistor (2) à grille (23) enterrée, ledit transistor (2) comprenant : Un substrat (20), Une grille (23) présentant une partie (24) enterrée dans le substrat (20), Un diélectrique de grille (25) isolant électriquement la grille (23) du substrat (20), Un premier contact (21) de transistor situé d’un premier côté de la grille (23) et présentant une première extrémité (210) connectant un chemin de conduction (C) dans le substrat (20), Un deuxième contact (22) de transistor situé d’un deuxième côté de la grille (23), opposé au premier côté, et présentant une deuxième extrémité (220) connectant le chemin de conduction (C) dans le substrat (20), Ladite structure de test (1) comprenant : Un premier contact (11) de test situé d’un côté du premier contact (21) de transistor opposé à la grille (23), Un deuxième contact (12) de test situé d’un côté du deuxième contact (22) de transistor opposé à la grille (23), Ladite structure de test (1) étant caractérisée en ce qu’elle comprend en outre : une couche (30) enterrée dans le substrat (20), présentant un dopage supérieur ou égal à 10 18 cm -3 , par exemple compris entre 10 19 et 10 20 cm -3 , et présentant une face (301) qui tangente la partie (24) enterrée de la grille (23), une première structure d’isolation (41) configurée pour isoler électriquement entre eux le premier contact (11) de test et le premier contact (21) de transistor, une deuxième structure d’isolation (42) configurée pour isoler électriquement entre eux le deuxième contact (12) de test et le deuxième contact (22) de transistor, et en ce que les premier et deuxième contacts (11, 12) de test présentent chacun une extrémité (110, 120) connectant la couche (30) enterrée. Structure de test (1) selon la revendication précédente dans laquelle les première et deuxième structures d’isolation (41, 42) comprennent respectivement des première et deuxième zones (410, 420) amorphes. Structure de test (1) selon l’une quelconque des revendications précédentes dans laquelle les première et deuxième structures d’isolation (41, 42) comprennent respectivement des premier et deuxième caissons (411, 421) à base d’un matériau diélectrique. Structure de test (1) selon la revendication 1 dans laquelle les première et deuxième structures d’isolation (41, 42) comprennent respectivement des première et deuxième grilles (412, 422) disposées en surface (200) du substrat (20). Structure de test (1) selon l’une quelconque des revendications précédentes dans laquelle la face (301) de la couche (30) enterrée passe au sein du diélectrique de grille (25) situé au niveau d’une extrémité (240) de la grille (23) enterrée. Structure de test (1) selon l’une quelconque des revendications précédentes dans laquelle le transistor (2) à grille enterrée comprend une couche barrière (31) sur le substrat (20) configurée pour former un gaz bidimensionnel d’électrons (2DEG) confiné sous ladite couche barrière (31), dans le substrat (20), dans lequel le gaz 2DEG forme le chemin de conduction (C), les premier et deuxième contacts (21, 22) de transistor traversant ladite couche barrière (31). Structure de test (1) selon la revendication précédente dans laquelle le substrat (20) est à base de GaN et la couche (30) enterrée est à base de GaN dopé N. Structure de test (1) selon l’une quelconque des revendications précédentes dans laquelle la couche (30) enterrée présente une épaisseur e 3 0 supérieure ou égale à 100 nm. Structure de test (1) selon l’une quelconque des revendications précédentes dans laquelle les premier et deuxième contacts (21, 22) de transistor sont disposés symétriquement de part et d’autre de la grille (23), et dans laquelle les premier et deuxième contacts (11, 12) de test sont disposés symétriquement de part et d’autre de la grille (23). Procédé de test mettant en œuvre une structure de test (1) selon l’une quelconque des revendications précédentes, comprenant les étapes suivantes : Polariser la grille (23) à une tension de grille Vg comprise entre 0 et 15V, Polariser positivement le premier contact (11) de test vis-à-vis du premier contact (21) de transistor, sans polariser le deuxième contact (12) de test ni le deuxième contact (22) de transistor, de façon à déterminer une première valeur de résistance R T1 le long d’un premier flanc (241) de la partie enterrée (24) de la grille (23), Polariser négativement le deuxième contact (12) de test vis-à-vis du deuxième contact (22) de transistor, sans polariser le premier contact (11) de test ni le premier contact (21) de transistor, de façon à déterminer une deuxième valeur de résistance R T2 le long d’un deuxième flanc (242) de la partie enterrée (24) de la grille (23). Procédé selon la revendication précédente comprenant en outre : Polariser positivement le premier contact (11) de test vis-à-vis du deuxième contact (12) de test, sans polariser les premier et deuxième contacts (21, 22) de transistor ni la grille (23), de façon à déterminer une valeur de résistance, typiquement 2.R CT + 2.R dop , le long de la couche enterrée (30) entre les premier et deuxième contacts (11, 12) de test. Procédé selon les revendications 4 et 10 en combinaison comprenant en outre : Lors de la détermination de la première valeur de résistance R T1 , polariser négativement la première grille (412) de la première structure d’isolation (41), en-dessous d’une première tension de seuil V th1 , de manière à bloquer un passage de courant électrique entre le premier contact (11) de test et le premier contact (21) de transistor, Lors de la détermination de la deuxième valeur de résistance R T2 , polariser négativement la deuxième grille (422) de la deuxième structure d’isolation (42), en-dessous d’une deuxième tension de seuil V th2 , de manière à bloquer un passage de courant électrique entre le deuxième contact (12) de test et le deuxième contact (22) de transistor.