Mémoire (1) comprenant au moins une cellule (20) mémoire résistive, et un dispositif d’écriture (3a ; 3b ; 3c ; 3d) pour programmer ladite cellule (20), la cellule (20) mémoire comprenant : un élément mémoire (22) ayant au moins un état hautement résistif (RESET) et un état bassement résistif (SET), et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (V th ) donnée est appliquée au sélecteur, et à condition qu’un courant traversant le sélecteur soit supérieur à un courant de maintien (I h ) donné, le dispositif d’écriture (3a ; 3b ; 3c ; 3d) comprenant au moins un condensateur d’écriture (4) et un dispositif de charge (30a ; 30b ; 30c ; 30d), et étant configuré pour : a) charger le condensateur d’écriture (4) avec le dispositif de charge (30a ; 30b ; 30c ; 30d), jusqu’à une tension initiale d’écriture (V init ) donnée, puis pour b) connecter le condensateur d’écriture ainsi chargé, à la cellule (20) mémoire, pour programmer ladite cellule. Mémoire (1) selon la revendication 1, comprenant : une matrice (2) de cellules (20) mémoires de même type, dont fait partie ladite cellule mémoire programmée à l’étape b), cette matrice (2) comprenant des pistes électriques de ligne (23) et des pistes électriques de colonne (24), chaque cellule (20) mémoire étant connectée entre, d’une part, l’une des pistes électriques de ligne (23) et, d’autre part, l’une des pistes électriques de colonne (24), et un dispositif de connexion (5), configuré pour connecter sélectivement ladite cellule mémoire à programmer, au dispositif d’écriture (3a ; 3b ; 3c ; 3d), ou pour connecter un groupe donné de cellules (20) mémoire de la matrice (2) au dispositif d’écriture (3a ; 3b ; 3c ; 3d). Mémoire (1) selon l’une des revendications 1 ou 2, dans laquelle le condensateur d’écriture (4) a une capacité électrique supérieure ou égale à une capacité électrique C o,1 définie par la formule (F1) suivante : où : V init est la tension initiale d’écriture, V stop est une tension de fin d’écriture, égale, ou supérieure à une tension (V h ,1S1R ) de maintien à l’état passant de la cellule mémoire (20), et où E SET est une énergie électrique à apporter à l’élément mémoire (22) pour le faire passer de son état hautement résistif à son état bassement résistif. Mémoire (1) selon la revendication précédente, dans laquelle la capacité électrique du condensateur d’écriture (4) est, en outre, supérieure ou égale à une capacité électrique C o, 2 définie par la formule (F2) suivante, où C par est une capacité électrique parasite, présentée par la mémoire entre le condensateur d’écriture (4) et la cellule programmée à l’étape b) : Mémoire (1) selon la revendication précédente, dans laquelle la capacité du condensateur d’écriture (4) est comprise entre une fois et trois fois C o,2 . Mémoire (1) selon la revendication 4 ou 5, prise dans la dépendance de la revendication 2, dans laquelle la capacité électrique du condensateur d’écriture (4) est, en outre, supérieure ou égale à une capacité électrique C o, 3 définie par la formule (F3) suivante : avec où : R par est une résistance parasite série, présentée par la mémoire (2) entre le condensateur d’écriture (4) et la cellule programmée à l’étape b), R RESET est une résistance électrique de l’élément mémoire (22) dans son état hautement résistif, R leak est une résistance de fuite de la matrice (2), R sel est une résistance électrique du sélecteur (21) à l’état passant, et où est la résistance égale à : la résistance R leak connectée en parallèle de la résistance R RESET + R sel . Mémoire (1) selon l’une des revendications précédentes, dans laquelle le dispositif de charge (30b) comprend : différentes sources de tension (31 1 , 31 2 , 31 n ), et un multiplexeur (34) ayant : différentes entrées reliées respectivement à ces différentes sources de tension (31 1 , 31 2 , 31 n ), et une sortie reliée au condensateur d’écriture (4), pour connecter sélectivement l’une ou l’autre desdites sources au condensateur d’écriture. Mémoire (1) selon l’une des revendications 1 à 6, dans laquelle le dispositif d’écriture (3c) comprend : une source (31) électrique, au moins un condensateur d’écriture supplémentaire (4 2 , 4 n ), un multiplexeur de charge (36) ayant : une entrée reliée électriquement à la source électrique (31), et au moins deux sorties, reliées respectivement au condensateur d’écriture (4) et au condensateur d’écriture supplémentaire (4 2 , 4 n ), pour connecter sélectivement la source électrique à l’un ou à l’autre de ces condensateurs d’écriture (4, 4 2 , 4 n ), un multiplexeur d’écriture (37) ayant : au moins deux entrées, reliées respectivement au condensateur d’écriture (4) et au condensateur d’écriture supplémentaire (4 2 , 4 n ), et une sortie reliée électriquement à la cellule mémoire (20), pour connecter sélectivement la cellule mémoire (20) à programmer à l’un ou à l’autre des condensateurs d’écriture (4, 4 2 , 4 n ). Mémoire (1) selon la revendication précédente, dans laquelle le dispositif d’écriture (3c) comprend un module de commande configuré pour piloter le multiplexeur de charge (36) et le multiplexeur d’écriture (37) de sorte que : pendant une première phase (ø1) : le condensateur d’écriture (4) soit déconnecté de la source (31) et connecté à la sortie du multiplexeur d’écriture (37), tandis que le condensateur d’écriture supplémentaire (4 2 , 4 n ) est connecté à la source (31) et déconnecté de la sortie du multiplexeur d’écriture (37), et de sorte que pendant une deuxième phase (ø2), ultérieure : le condensateur d’écriture supplémentaire (4 2 , 4 n ) soit déconnecté de la source (31) et connecté à la sortie du multiplexeur d’écriture (37), tandis que le condensateur d’écriture (4) est déconnecté de la sortie du multiplexeur d’écriture (37). Mémoire (1) selon l’une des revendications 1 à 8, dans laquelle : le dispositif d’écriture (3d) est configuré pour exécuter les étapes a) et b) plusieurs fois successivement de manière à appliquer à ladite cellule (20) mémoire une séquence de plusieurs impulsions d’écriture successives, et dans laquelle le dispositif d’écriture comprend un circuit de détection et arrêt d’écriture (9), configuré pour : détecter un passage de l’élément mémoire (22), de son état hautement résistif à son état bassement résistif, ou inversement, puis pour commander un arrêt de ladite séquence d’’impulsions d’écriture dès que le passage de l’élément mémoire (22), de son état hautement résistif à son état bassement résistif, ou inversement, a été détecté. Mémoire (1) selon la revendication 2, ou selon l’une des revendications 3 à 10 prise dans la dépendance de la revendication 2, dans laquelle le dispositif de connexion (5) est configuré pour, à l’étape b), connecter le condensateur d’écriture (4) à plusieurs cellules mémoire (20 1 , 20 2 , 20 n ) de la matrice (2), connectées électriquement en parallèle les unes avec les autres. Mémoire (1) selon la revendication 2, ou selon l’une des revendications 3 à 10 prise dans la dépendance de la revendication 2, dans laquelle le dispositif de connexion (5) est configuré pour, à l’étape b), connecter le condensateur d’écriture à plusieurs cellules mémoire (20 1 , 20 2 , 20 n ) de la matrice (2) connectées électriquement en séries les unes avec les autres, ou pour connecter électriquement le condensateur d’écriture (4) à ladite cellule mémoire (20), ainsi qu’à une cellule mémoire d’une autre matrice de cellule mémoire, ces deux cellules mémoire étant connectées électriquement en série l’une à la suite de l’autre. Procédé d’écriture d’une cellule (20) mémoire résistive, au moyen d’un dispositif d’écriture (3a ; 3b ; 3c ; 3d) comprenant au moins un condensateur d’écriture (4) et un dispositif de charge (30a ; 30b ; 30c ; 30d), la cellule mémoire (20) comprenant : un élément mémoire (22) ayant au moins un état hautement résistif et un état bassement résistif, et un sélecteur (21) agencé en série avec l’élément mémoire, le sélecteur étant électriquement conducteur lorsqu’une tension supérieure à une tension seuil (V th ) donnée est appliquée au sélecteur et à condition qu’un courant traversant le sélecteur soit supérieur à un courant de maintien (I h ) donné, le procédé comprenant les étapes suivantes : a) charger le condensateur d’écriture (4) avec le dispositif de charge (30a ; 30b ; 30c ; 30d) jusqu’à une tension initiale d’écriture (V init ) donnée, le condensateur d’écriture (4) étant déconnecté de ladite cellule mémoire (20) pendant la charge du condensateur, puis b) connecter le condensateur d’écriture (4) ainsi chargé, à la cellule (20) mémoire, pour programmer ladite cellule. Procédé selon la revendication précédente, dans lequel le condensateur d’écriture (4) employé aux étapes a) et b) a une capacité électrique supérieure ou égale à une capacité électrique C o,1 définie par la formule (F1) suivante : où : V init est la tension initiale d’écriture, V stop est une tension de fin d’écriture, égale, ou supérieure à une tension (V h,1S1R ) de maintien à l’état passant de la cellule mémoire (20), et où E SET est une énergie électrique à apporter à l’élément mémoire (22) pour le faire passer de son état hautement résistif à son état bassement résistif.