INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Selon un exemple, le pixel d'affichage 12 i,j comprend au moins trois diodes électroluminescentes, une seule diode électroluminescente LED étant représentée en . Chaque diode électroluminescente LED est reliée en série à une source de courant commandable CS, comprenant par exemple un transistor MOS. Dans le présent exemple, pour chaque diode électroluminescente LED, l'anode de la diode électroluminescente LED est par exemple reliée au plot conducteur 36 recevant le potentiel de référence haut Vcc et la cathode de la diode électroluminescente LED est par exemple reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS étant reliée au plot conducteur 36 recevant le potentiel de référence bas Gnd.
Le pixel d'affichage 12 i,j comprend en outre un circuit 40 de pilotage de la source de courant commandable CS. Le circuit de pilotage 40 peut notamment comprendre des composants électroniques tels que des transistors MOS. Il peut être souhaitable d'utiliser une tension d'alimentation réduite, inférieure à 4 V, par exemple de l'ordre de 1 V ou de 1,8 V, pour alimenter les composants électroniques du circuit de pilotage 40, cette tension d'alimentation réduite correspondant, par exemple, à la tension susceptible d'être appliquée entre les bornes de puissance des transistors MOS. Dans ce but, le pixel d'affichage 12 i,j comprend un circuit 42 (Vdd Generation) de fourniture, à partir de la tension d'alimentation Vcc, d'une tension d'alimentation réduite Vdd utilisée notamment pour l'alimentation du circuit de pilotage 40. Le circuit 42 comprend par exemple un diviseur de tension.
Selon un mode de réalisation, le signal de sélection et de cadencement Com i , reçu à l'un des plots conducteurs 36 de chaque pixel d'affichage 12 i,j , est un signal binaire alternant entre un état bas "0" et un état haut "1", l'état bas correspondant au potentiel de référence bas Gnd et l'état haut "1" correspondant à une tension basse, sensiblement égale à la tension d'alimentation réduite Vdd. Le signal de données Data j est un signal binaire alternant entre un état bas "0" et un état haut "1", l'état bas correspondant au potentiel de référence bas Gnd et l'état haut "1" correspondant à une tension basse, sensiblement égale à la tension d'alimentation réduite Vdd.
Le circuit de pilotage 40 comprend un circuit 44 (Clk & data separation) relié au plot conducteur 36 recevant le signal de données Data j et fournissant, à partir du signal de données Data j , un signal d'horloge Clk et des données Data. Le circuit de pilotage 40 comprend un circuit 46 (Mode selection) recevant les signaux Clk et Data, relié au plot conducteur 36 recevant le signal de sélection et de cadencement Com i , et configuré pour fournir les signaux Clk et Data à un circuit 48 (Color Data registers) de mémorisation ou pour fournir un signal PWM à un circuit 50 (LED driver) de commande de la source de courant commandable CS associée à chaque diode électroluminescente LED. Le circuit de mémorisation 48 est configuré pour stocker des signaux de couleur R, G, B représentatifs du pixel d'image à afficher. Le circuit 50 est adapté à commander les sources de courant commandable CS reliées aux diodes électroluminescentes LED avec des signaux I_red, I_green, et I_blue, obtenus à partir des signaux de couleur R, G, B, et du signal PWM.
Comme cela va être décrit par la suite, pour limiter le nombre de plots conducteurs 36 par pixel d'affichage 12 i,j , les signaux de données Data j permettent à la fois la détermination, par chaque pixel d'affichage 12 i,j , d'un signal d'horloge et des signaux de couleur R, G, B représentatifs des intensités lumineuses souhaitées pour les rayonnements aux premières, deuxième, et troisième longueurs d'onde. Selon un autre mode de réalisation, le signal d'horloge Clk est obtenu à partir du signal de sélection et de cadencement Com i .
La consommation statique du pixel d'affichage 12 i,j est pour une part importante due aux composants électroniques autres que les transistors MOS du circuit de pilotage 40, notamment le circuit 42 de fourniture de la tension d'alimentation réduite Vdd. La tendance actuelle est à l'augmentation du nombre de pixels d'affichage 12 i,j de l'écran d'affichage 10. La consommation statique des pixels d'affichage peut alors devenir un facteur critique. En effet, pour un écran d'affichage 10 dit 4K, ayant une résolution de 2160 par 3840 pixels d'affichage, la consommation statique de l'écran d'affichage 10 peut être supérieure à 150 W.
On pourrait envisager de prévoir un plot conducteur 36 supplémentaire, sur chaque pixel d'affichage 12 i,j , en plus de ceux représentés en , pour fournir au pixel d'affichage 12 i,j un potentiel Vdd de référence haut supplémentaire, de sorte que la tension d'alimentation réduite Vdd ne soit pas produite au sein du pixel d'affichage 12 i,j . Toutefois, il peut ne pas être possible d'ajouter un plot conducteur 36 supplémentaire sans augmenter les dimensions latérales du pixel d'affichage 12 i,j , ce qui peut ne pas être souhaitable.
Selon un mode de réalisation selon l’invention, la tension réduite Vdd est générée à partir des signaux Com i et des signaux de données Data j . De ce fait, le nombre total de plots conducteurs 36 n'est pas modifié. En outre, la génération de la tension d'alimentation réduite Vdd n'est plus réalisée à partir de Vcc au sein de chaque pixel d'affichage 12 i,j et la consommation statique de l'écran d'affichage est réduite. En outre, les dimensions latérales des pixels d'affichage 12 i,j peuvent ne pas être modifiées.
La représente un schéma par blocs d'un mode de réalisation d'un pixel d'affichage 12 i,j . Le pixel d'affichage 12 i,j de la a la même structure que le pixel d'affichage 12 i,j représenté en , à la différence que le circuit 42 de fourniture de la tension d'alimentation réduite Vdd est remplacé par un circuit 60 de fourniture de la tension d'alimentation réduite Vdd recevant le signal de sélection et de cadencement Com i et le signal de données Data j .
La représente un schéma par blocs d'un mode de réalisation du circuit 60 de fourniture de la tension réduite Vdd du pixel d'affichage 12 i,j de la . Le circuit 60 comprend un premier interrupteur T1 reliant le plot conducteur 36 recevant le signal de sélection et de cadencement Com i à un noeud Q de fourniture de la tension d'alimentation réduite Vdd et un deuxième interrupteur T2 reliant le plot conducteur 36 recevant le signal de données Data j au noeud Q. Le circuit 60 comprend un circuit 64 de fourniture d'un signal de commande GT1 de l'interrupteur T1 et un circuit 66 de fourniture d'un signal de commande GT1 de l'interrupteur T1. Le circuit 60 comprend un condensateur C dont une armature est reliée, de préférence connectée au noeud Q, et une deuxième armature est reliée au plot conducteur 36 recevant le signal de référence bas Gnd. Le noeud Q correspond à la sortie du circuit 60 de fourniture de la tension réduite Vdd.
L'interrupteur T1 est fermé lorsque le signal de sélection et de cadencement Com i est à l'état "1", c'est-à-dire à la tension Vdd, et l'interrupteur T1 est ouvert lorsque le signal de sélection et de cadencement Com i est à l'état "0", par exemple égal à 0 V. Lorsque l'interrupteur T1 est fermé, le condensateur C est chargé par la tension Vdd par l'intermédiaire de l'interrupteur T1. L'ouverture de l'interrupteur T1 lorsque le signal de sélection et de cadencement Com i est à l'état "0" empêche une décharge du condensateur C par l'interrupteur T1. L'interrupteur T2 est éventuellement fermé lorsque le signal de données Data j est à l'état "1", c'est-à-dire à la tension Vdd, et l'interrupteur T2 est ouvert lorsque le signal de données Data j est à l'état "0", par exemple égal à 0 V. Lorsque l'interrupteur T2 est fermé, le condensateur C est chargé par la tension Vdd par l'intermédiaire de l'interrupteur T2. L'ouverture de l'interrupteur T2 lorsque le signal de données Data j est à l'état "0" empêche une décharge du condensateur C par l'interrupteur T2.
Chaque interrupteur T1, T2 peut correspondre à un transistor MOS, par exemple à un transistor MOS à canal N dont la source est reliée, de préférence connectée, au noeud Q. Le signal GT1 correspond alors à la tension de commande de la grille du transistor T1 et le signal GT2 correspond à la tension de commande de la grille du transistor T2.
Dans le mode de réalisation illustré en , le circuit 64 comprend un circuit tampon dont l'entrée reçoit le signal Com i et dont la sortie fournit le signal GT1. Le circuit 64 reproduit en sortie le signal Com i reçu en entrée. Le circuit 66 comprend une porte logique AND dont une première entrée reçoit le signal de données Data j , dont une deuxième entrée reçoit l'inverse du signal de sélection et de cadencement Com i , et dont la sortie fournit le signal GT2. De ce fait, lorsque le signal de sélection et de cadencement Com i est à l'état "1", c'est-à-dire à la tension Vdd, le transistor T1 est passant et le transistor T2 est bloqué. Le condensateur C est alors chargé par la tension Vdd par l'intermédiaire de l'interrupteur T1. Lorsque le signal de sélection et de cadencement Com i est à l'état "0", par exemple égal à 0 V, et que le signal de données Data j est à l'état "1", c'est-à-dire à la tension Vdd, le transistor T1 est bloqué et le transistor T2 est passant. Le condensateur C est alors chargé par la tension Vdd par l'intermédiaire de l'interrupteur T2. Lorsque le signal de sélection et de cadencement Com i est à l'état "0", par exemple égal à 0 V, et que le signal de données Data j , est à l'état "0", par exemple égal à 0 V, le transistor T1 est bloqué et le transistor T2 est bloqué. Le condensateur C ne se décharge pas via le transistor T1 et le transistor T2.
Le condensateur C est ainsi chargé à la tension réduite Vdd dès que l'un du signal de sélection et de cadencement Com i ou du signal de données Data j est à l'état "1". Ceci permet d'utiliser un condensateur C ayant une capacité réduite, par exemple comprise entre 10 fF et 10 pF.
La représente un schéma par blocs d'un autre mode de réalisation du circuit 60 de fourniture de la tension réduite Vdd du pixel d'affichage 12 i,j de la . Le circuit 60 représenté en comprend l'ensemble des éléments du circuit 60 représenté en à la différence que le circuit 64 correspond à une piste conductrice connectant la grille du transistor T1 au drain du transistor T1, le transistor T1 étant ainsi monté en diode, et que le circuit 66 correspond à une piste conductrice connectant la grille du transistor T2 au drain du transistor T2, le transistor T2 étant ainsi monté en diode. Le mode de réalisation de la est, de façon avantageuse, plus réactif que le mode de réalisation de la .
Ce logement 7 et la glace 2 sont avantageusement réalisés en une seule pièce, par moulage ou injection par exemple. Mais dans une variante, en particulier si la forme de la glace 2 est déjà complexe sans le logement 7, ce logement 7 peut être un élément rapporté, et assemblé par vissage, clipsage, ou collage ou soudage. Pour un assemblage par vissage ou clipsage, on intercalera par exemple un joint d’étanchéité de sorte que la glace 2 présente une surface extérieure du bloc parfaitement étanche aux projections d’eau ou à l’humidité en général. L’avantage de l’assemblage par soudage ou collage étant que l’étanchéité est nativement assurée par la fusion de la matière ou par l’épaisseur de la colle sans avoir besoin d’un joint supplémentaire.
Cette prise 3 comprend une broche électrique 8, en l’espèce deux broches 8 illustrées électriquement couplées aux câbles + et -, et un dispositif de protection 9 de ces broche 8, ce dispositif de protection 9 étant déplaçable d’une première position P1 masquant les broches 8, à une deuxième position P2 découvrant au moins partiellement les broches 8.
Ce dispositif de protection 9 est configuré pour obstruer l’ouverture 6 du logement 7 s’il est en première position P1.
La glace 2 comprend un joint 10 formant un bord périphérique de l’ouverture 6, ce joint 10 étant positionné pour assurer une étanchéité entre le dispositif de protection 9 et la glace 2 si le dispositif de protection 9 est à sa première position P1.
Ce dispositif de protection 9 comprend deux orifices traversant 12 dans chacun desquels est logé l’une des deux broches 8, ce dispositif de protection 9 étant propre à coulisser le long de ces broches 8 de sa première position P1 à sa deuxième position P2. Ces orifices traversant 12 et ces broches 8 sont avantageusement parallèles entre eux.
Ce dispositif de protection 9 comprend deux opercules (non illustrés) obstruant chacun des deux orifices traversant 12 pour recouvrir chaque extrémité libre 11 de chaque broche 8 si le dispositif de protection 9 est à sa première position P1, ces opercules étant escamotables pour découvrir chaque extrémité libre 11 si le dispositif de protection 9 est à sa deuxième position P2.
Ce dispositif de protection 9 est de forme cylindrique dont l’axe est parallèle à la / aux broche 8, et apte à coulisser dans le logement 7 de sa première position P1 à sa deuxième position P2. Avantageusement c’est le logement 7 qui guide le dispositif de protection 9.
Ce dispositif de protection 9 est par exemple constitué de la même matière que la glace 2.
Ce bloc optique comprend un moyen de rappel 13 du dispositif de protection 9 à sa première position P1. Sur la ce moyen de rappel est un moyen élastique, par exemple un ressort hélicoïdal poussant le dispositif de protection 9 contre le joint 10 en prenant appui contre le fond du logement 7. Ce joint 10 a donc aussi la fonction de butée de positionnement du dispositif de protection 9, mais bien entendu cette butée de positionnement peut être une butée indépendante du joint 10, comme par exemple un clip permettant d’enfoncer le dispositif de protection 9 dans le logement 7 mais pas de le sortir de ce logement 7.
En variante non illustrée, ce bloc optique comprend un moyen de motorisation du dispositif de protection 9 de sa première position P1 à sa deuxième position P2.
Ce dispositif de protection 9 illustré prend la forme d’un bouchon traversé par les broches 8, mais ce n’est pas l’unique solution. Il n’est pas indispensable que le dispositif de protection 9 soit traversé par les broches 8 et par exemple, le dispositif de protection 9 est une trappe articulée (non illustrée) autour d’un pivot ou coulissante, déplaçable manuellement ou par un dispositif motorisé. Cette trappe comprime le joint 10 si elle est en première position P1, et libère l’ouverture 6 si elle est en deuxième position P2, laissant l’accès à la prise 3 pour la fiche 4.
Comme évoqué précédemment, cette invention s’applique particulièrement mais non limitativement à un véhicule automobile comprenant : - la batterie de stockage d’énergie électrique, - la prise de recharge 3 de la batterie, ce véhicule comprenant un bloc optique tel que précédemment décrit.
Cette prise électrique 3, qu’elle soit la prise de recharge ou de diagnostic ou autre fonction, comprend par exemple des indicateurs lumineux visibles au travers de la glace 2, indiquant une recharge en cours, un niveau de charge de la batterie, ou encore un temps restant de recharge, ou toutes autres informations relatives à la fonction de la prise électrique 3.
Support pour une prise de charge électrique de véhicule. Domaine technique de l'invention L’invention concerne un support d’une articulation d’un capot de véhicule automobile comprenant un moyen de maintien d’une prise de charge électrique. L’invention porte encore sur un agencement comprenant un tel support. L’invention porte encore sur une caisse comprenant un tel agencement. L’invention porte encore sur un véhicule comprenant une telle caisse, ou un tel agencement, ou un tel support. L’invention porte encore sur un procédé de montage d’une telle caisse.
Etat de la technique antérieure Un véhicule automobile de type électrique, nommé EV pour l’abréviation anglo-saxonne Electric Vehicle, ou de type hybride rechargeable par branchement, nommé PHEV pour l’abréviation anglo-saxonne Plug Hybrid Electric Vehicle, comprend un moyen de stockage d’énergie électrique utilisée pour tracter et/ou propulser un tel véhicule. Un tel véhicule comprend une prise électrique permettant la connexion du moyen de stockage du véhicule à une alimentation en courant électrique. Ainsi, généralement un câble doté d’une prise complémentaire à la prise équipant le véhicule à une extrémité, et raccordé à un réseau d’alimentation électrique à son autre extrémité, permet le transfert d’énergie électrique d’un tel réseau au moyen de stockage du véhicule.
L’implantation d’une telle prise sur un tel véhicule, généralement au niveau d’une aile avant, est complexe.
la représente des exemples de chronogrammes de signaux du pixel d'affichage de la selon un mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage ;
la représente des exemples de chronogrammes de signaux du pixel d'affichage de la selon un autre mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage ; et
la représente des chronogrammes de signaux du pixel d'affichage de la selon un autre mode de réalisation d'un procédé de fonctionnement de l'écran d'affichage.
De plus, on appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions qui peuvent ne pas être parfaitement constantes à l'état haut ou bas.
En outre, dans la suite de la description, on appelle "bornes de puissance" d'un transistor à effet de champ à grille isolée, ou transistor MOS, la source et le drain du transistor MOS.
En outre, sauf indication contraire, lorsque l'on parle d'une tension en un plot conducteur, on considère la différence entre le potentiel audit plot conducteur et un potentiel de référence, par exemple la masse, pris égal à 0 V.
En outre, on considère ici que les termes "isolant" et "conducteur" signifient respectivement "isolant électriquement" et "conducteur électriquement".
La représente, de façon partielle et schématique, un exemple connu d'écran d'affichage 10. L'écran d'affichage 10 comprend des pixels d'affichage 12 i,j par exemple agencés en M rangées et en N colonnes, M étant un nombre entier variant de 1 à 8000 et N étant un nombre entier variant de 1 à 16000, i étant un nombre entier variant de 1 à M et j étant un nombre entier variant de 1 à N. A titre d'exemple, en , M et N sont égaux à 6. Chaque pixel d'affichage 12 i,j est relié à une source d'un potentiel de référence bas Gnd, par exemple la masse, par l'intermédiaire d'une électrode 14 i et à une source d'un potentiel de référence haut Vcc par l'intermédiaire d'une électrode 16 j . A titre d'exemple, les électrodes 14 i sont représentées alignées selon les rangées en et les électrodes 16 j sont représentées alignées selon les colonnes en , la disposition inverse étant possible. La tension d'alimentation de l'écran d'affichage correspond à la tension entre le potentiel de référence haut Vcc et le potentiel de référence bas Gnd, et est notée Vcc comme le potentiel de référence haut. La tension d'alimentation Vcc dépend notamment de l'agencement des diodes électroluminescentes et de la technologie selon laquelle sont fabriquées les diodes électroluminescentes. A titre d'exemple, la tension d'alimentation Vcc peut être de l'ordre de 4 V à 5 V.
Pour chaque rangée, les pixels d'affichage 12 i,j de la rangée sont reliés à une électrode de rangée 18 i . Pour chaque colonne, les pixels d'affichage 12 i,j de la colonne sont reliées à une électrode de colonne 20 j . L'écran d'affichage 10 comprend un circuit de sélection 22 relié aux électrodes de rangée 18 i et adapté à fournir un signal de sélection et de cadencement Com i sur chaque électrode de rangée 18 i . L'écran d'affichage 10 comprend un circuit de fourniture de données 24 relié aux électrodes de colonne 20 j et adapté à fournir un signal de données Data j sur chaque électrode de colonne 20 j . Le circuit de sélection 22 et le circuit de commande 24 sont commandés par un circuit 26, comprenant par exemple un processeur.
La est un vue en coupe très schématique d'un exemple connu du pixel d'affichage 12 i,j et la est une vue de dessous du pixel d'affichage 12 i,j . Chaque pixel d'affichage 12 i,j comprend un circuit de commande 30 recouvert d'un circuit d'affichage 32. Le circuit d'affichage 32 comprend au moins une diode électroluminescente LED, de préférence au moins trois diodes électroluminescentes LED. Le pixel d'affichage comprend une face inférieure 34 et une face supérieure 35 opposée à la face inférieure 34, les faces 34 et 35 étant de préférence planes et parallèles. Le circuit de commande 30 comprend en outre des plots conducteurs 36, non représentés sur la , sur la face inférieure 34. Le circuit de commande 30 peut correspondre à un circuit intégré comprenant des composants électroniques, notamment des transistors à effet de champ à grille isolée, également appelés transistors MOS, ou des transistors en couches minces, également appelés transistors TFT (sigle anglais pour Thin-Film Transistor). De préférence, le circuit d'affichage 32 comprend seulement les diodes électroluminescentes LED, et les éléments conducteurs de ces diodes électroluminescentes LED et le circuit de commande 30 comprend la totalité des composants électroniques nécessaires à la commande des diodes électroluminescentes LED du circuit d'affichage 32. A titre de variante, le circuit d'affichage 32 peut également comprendre d'autres composants électroniques en plus des diodes électroluminescentes LED. Les diodes électroluminescentes LED peuvent être des diodes électroluminescentes 2D, également appelées diodes électroluminescentes planaires, comprenant un empilement de couches planes, ou des diodes électroluminescentes 3D comprenant chacune un élément semiconducteur tridimensionnel recouvert d'une zone active. Sur la , les diodes électroluminescentes LED sont représentées connectées en anode commune. Il peut toutefois être souhaitable d'agencer les diodes électroluminescentes LED selon une autre configuration. A titre d'exemple, les diodes électroluminescentes LED peuvent être connectées en cathode commune, ou être connectées de manière indépendante les unes des autres.
Selon un mode de réalisation, le pixel d'affichage 12 i,j comprend trois sous-pixels d'affichage émettant de la lumière à des première, deuxième, et troisième longueurs d'onde. Selon un mode de réalisation, la première longueur d’onde correspond à de la lumière bleue et est dans la plage de 430 nm à 490 nm. Selon un mode de réalisation, la deuxième longueur d’onde correspond à de la lumière verte et est dans la plage de 510 nm à 570 nm. Selon un mode de réalisation, la troisième longueur d’onde correspond à de la lumière rouge et est dans la plage de 600 nm à 720 nm.
Chaque plot conducteur 36 est destiné à être connecté à l'une des électrodes 14 i , 16 j , 18 i , 20 j représentées schématiquement en . Un premier plot conducteur 36 est relié à la source du potentiel de référence bas Gnd. Un deuxième plot conducteur est relié à la source du potentiel de référence haut Vcc. Un troisième plot conducteur 36 est relié à l'électrode de rangée 18 i et reçoit le signal de sélection et de cadencement Com i . Un quatrième plot conducteur 36 est relié à l'électrode de colonne 20 j et reçoit le signal de données Data j . Les dimensions des plots conducteurs 36 et la disposition des plots conducteurs 36 sur la face 34 sont notamment imposées par les règles de conception du pixel d'affichage 12 i,j et par le procédé d'assemblage des pixels d'affichage 12 i,j dans l'écran d'affichage 10.
Le convertisseur de tension 1 comporte trois zones de puissance 13 distinctes.
Ces zones de puissance 13 sont appelées ainsi car elles comprennent chacune les deux transistors T1, T2 qui sont des composants de puissance et des traces ou pistes conduisant des puissances élevées.