Procédé de mise en œuvre d’un calcul principal par un processeur (P) pour fournir un résultat du calcul, le procédé étant caractérisé en ce qu’il comprend les étapes de : Première mise en œuvre (11) du calcul principal pour obtenir un premier résultat (RA), Calcul d’intégrité (12) du premier résultat (RA) pour obtenir une première intégrité (I_RA), Seconde mise en œuvre (13) du calcul principal pour obtenir un second résultat (RB), Calcul d’intégrité (14) du second résultat (RB) pour obtenir une seconde intégrité (I_RB), Première comparaison (15) du premier résultat (RA) et du deuxième résultat (RB) pour obtenir une première différence de résultat ((RB-RA)1), Première comparaison (16) de la première intégrité (I_RA) et de la seconde intégrité (I_RB) pour obtenir une première différence d’intégrité ((I_RB-I_RA)1), Seconde comparaison (17) du premier résultat (RA) et du deuxième résultat (RB) pour obtenir une seconde différence de résultat ((RB-RA)2), Seconde comparaison (18) de la première intégrité (I_RA) et de la seconde intégrité (I_RB) pour obtenir une seconde différence d’intégrité ((I_RB-I_RA)2), Lorsque (Verif1) chaque différence est nulle (O) parmi la première différence de résultat ((RB-RA)1), la première différence d’intégrité ((I_RB-I_RA)1), la seconde différence de résultat ((RB-RA)2) et la seconde différence d’intégrité ((I_RB-I_RA)2), fourniture (Res) du résultat du calcul principal, le résultat du calcul principal étant le premier résultat (RA) et/ou le deuxième résultat (RB). Procédé selon la revendication précédente selon lequel lorsqu’au moins une différence n’est pas nulle (N) parmi la première différence de résultat ((RB-RA)1), la première différence d’intégrité ((I_RB-I_RA)1), la seconde différence de résultat ((RB-RA)2) et la seconde différence d’intégrité ((I_RB-I_RA)2), une alerte de défaut d’intégrité (Anom) du processeur (P) est émise. Procédé selon l’une quelconque des revendications précédentes selon lequel une alerte de défaut d’intégrité (Anom) du processeur (P) est émise et le procédé est arrêté lorsqu’un calcul de test d’intégrité préliminaire (T1) mis en œuvre avant la première mise en œuvre (11) du calcul principal indique que le processeur (P) n’est pas intègre. Procédé selon l’une quelconque des revendications précédentes selon lequel une alerte de défaut d’intégrité du processeur (P) est émise et le procédé est arrêté lorsqu’un calcul de test d’intégrité postérieur (T2) mis en œuvre après la dernière mise en œuvre (13) du calcul principal indique que le processeur (P) n’est pas intègre. Procédé selon l’une quelconque des revendications 1 à 3 selon lequel une alerte de défaut d’intégrité du processeur (P) est émise et le procédé est arrêté lorsqu’un calcul de test d’intégrité mis en œuvre après chaque mise en œuvre (11,13) du calcul principal indique que le processeur (P) n’est pas intègre. Procédé selon l’une quelconque des revendications précédentes selon lequel les premier et second calculs d’intégrité (12,14) se basent sur une fonction de contrôle de redondance cyclique et la première intégrité (I_RA) et la seconde intégrité (I_RB) obtenues sont le résultat de l’application de la fonction de contrôle de redondance cyclique respectivement au premier résultat (RA) et au second résultat (RB). Procédé selon l’une quelconque des revendications précédentes comprenant en outre au moins les étapes de : Stockage, dans une mémoire (M), du premier résultat (RA) et de la première intégrité (I_RA), Stockage, dans la mémoire (M), du second résultat (RB) et de la seconde intégrité (I_RB). Procédé selon la revendication précédente comprenant en outre, lorsque chaque différence est nulle (O) parmi la première différence de résultat ((RB-RA)1), la première différence d’intégrité ((I_RB-I_RA)1), la seconde différence de résultat ((RB-RA)2) et la seconde différence d’intégrité ((I_RB-I_RA)2), au moins une étape de stockage, dans la mémoire (M), du résultat du calcul principal. Procédé selon l’une quelconque des revendications 5 ou 6 selon lequel lorsqu’au moins une différence n’est pas nulle (N) parmi la première différence de résultat ((RB-RA)1), la première différence d’intégrité ((I_RB-I_RA)1), la seconde différence de résultat ((RB-RA)2) et la seconde différence d’intégrité ((I_RB-I_RA)2), le procédé comprend une étape de suppression (Dest) de la mémoire (M) du premier résultat (RA), du second résultat (RB), de la première intégrité (I_RA) et de la seconde intégrité (I_RB). Système embarqué (S) configuré pour mettre en œuvre le procédé selon l’une quelconque des revendications précédentes, le système embarqué (S) comprenant au moins un processeur (P) et une mémoire (M). Aéronef comprenant le système embarqué (S) selon la revendication 10.