Outre les caractéristiques mentionnées ci-dessus, la mémoire qui vient d’être présentée peut présenter une ou plusieurs des caractéristiques optionnelles suivantes, considérées individuellement ou selon toutes les combinaisons techniquement envisageables : la mémoire comprend : une matrice de cellules mémoires de même type, dont fait partie ladite cellule mémoire programmée à l’étape b), cette matrice comprenant des pistes électriques de ligne et des pistes électriques de colonne, chaque cellule mémoire étant connectée entre, d’une part, l’une des pistes électriques de ligne et, d’autre part, l’une des pistes électriques de colonne, et un dispositif de connexion, configuré pour connecter sélectivement ladite cellule mémoire à programmer, au dispositif d’écriture, ou pour connecter un groupe donné de cellules mémoire de la matrice au dispositif d’écriture ; le condensateur d’écriture a une capacité électrique supérieure ou égale à une capacité électrique C o,1 définie par la formule (F1) suivante : où : V init est la tension initiale d’écriture, V stop est une tension de fin d’écriture, égale, ou supérieure à une tension de maintien à l’état passant de la cellule mémoire, et où E SET est une énergie électrique à apporter à l’élément mémoire pour le faire passer de son état hautement résistif à son état bassement résistif ; la capacité électrique du condensateur d’écriture est, en outre, supérieure ou égale à une capacité électrique C o,2 définie par la formule (F2) suivante : où C par est une capacité électrique parasite, présentée par la mémoire entre le condensateur d’écriture et la cellule programmée à l’étape b) ; la capacité du condensateur d’écriture est comprise entre une fois et trois fois C o,2 ; la capacité électrique du condensateur d’écriture est, en outre, supérieure ou égale à une capacité électrique C o,3 définie par la formule (F3) suivante : avec où : R par est une résistance parasite série, présentée par la mémoire entre le condensateur d’écriture et la cellule programmée à l’étape b), R RESET est une résistance électrique de l’élément mémoire dans son état hautement résistif, R leak est une résistance de fuite de la matrice, R sel est une résistance électrique du sélecteur à l’état passant, et où est la résistance égale à : la résistance R leak connectée en parallèle de la résistance R RESET + R sel ; le dispositif de charge comprend : différentes sources de tension, et un multiplexeur ayant : différentes entrées reliées respectivement à ces différentes sources de tension, et une sortie reliée au condensateur d’écriture, pour connecter sélectivement l’une ou l’autre desdites sources au condensateur d’écriture ; le dispositif d’écriture comprend : une source électrique, au moins un condensateur d’écriture supplémentaire, un multiplexeur de charge ayant : une entrée reliée électriquement à la source électrique, et au moins deux sorties, reliées respectivement au condensateur d’écriture et au condensateur d’écriture supplémentaire, pour connecter sélectivement la source électrique à l’un ou à l’autre de ces condensateurs d’écriture, un multiplexeur d’écriture ayant : au moins deux entrées, reliées respectivement au condensateur d’écriture et au condensateur d’écriture supplémentaire, et une sortie reliée électriquement à la cellule mémoire, pour connecter sélectivement la cellule mémoire à programmer à l’un ou à l’autre des condensateurs d’écriture ; le dispositif d’écriture comprend un module de commande configuré pour piloter le multiplexeur de charge et le multiplexeur d’écriture de sorte que : pendant une première phase: le condensateur d’écriture soit déconnecté de la source et connecté à la sortie du multiplexeur d’écriture, tandis que le condensateur d’écriture supplémentaire est connecté à la source et déconnecté de la sortie du multiplexeur d’écriture, et de sorte que pendant une deuxième phase, ultérieure : le condensateur d’écriture supplémentaire soit déconnecté de la source et connecté à la sortie du multiplexeur d’écriture, tandis que le condensateur d’écriture est déconnecté de la sortie du multiplexeur d’écriture ; le dispositif d’écriture est configuré pour exécuter les étapes a) et b) plusieurs fois successivement de manière à appliquer à ladite cellule mémoire une séquence de plusieurs impulsions d’écriture successives, et le dispositif d’écriture comprend un circuit de détection et arrêt d’écriture, configuré pour : détecter un passage de l’élément mémoire, de son état hautement résistif à son état bassement résistif, ou inversement, puis pour commander un arrêt de ladite séquence d’’impulsions d’écriture dès que le passage de l’élément mémoire, de son état hautement résistif à son état bassement résistif, ou inversement, a été détecté ; le dispositif de connexion est configuré pour, à l’étape b), connecter le condensateur d’écriture à plusieurs cellules mémoire de la matrice, connectées électriquement en parallèle les unes avec les autres ; le dispositif de connexion est configuré pour, à l’étape b), connecter le condensateur d’écriture à plusieurs cellules mémoire de la matrice connectées électriquement en séries les unes avec les autres, ou pour connecter électriquement le condensateur d’écriture à ladite cellule mémoire, ainsi qu’à une cellule mémoire d’une autre matrice de cellule mémoire, ces deux cellules mémoire étant connectées électriquement en série l’une à la suite de l’autre.