Réseau de communication (4) pour relier entre elles une pluralité d’unités électroniques de traitement (5, 6, 7, 8), le réseau comprenant au moins un commutateur qui possède au moins un port d’entrée et un port de sortie pour sa liaison aux unités électroniques de traitement et qui est agencé pour transmettre une trame de données d’un flux de données entre au moins deux des unités électroniques de traitement, le commutateur comportant au moins un circuit électronique (19) agencé pour maitriser un temps de transit de la trame de données entre les deux unités électroniques de traitement. Réseau selon la revendication 1, dans lequel le commutateur comporte une pluralité de ports d’entrée (15, 16) et une pluralité de ports de sortie (17, 18), et dans lequel le circuit électronique (19) est agencé pour : - déterminer un temps de transit unitaire de la trame de données entre le port d’entrée sur lequel la trame de données est reçue et le port de sortie particulier depuis lequel la trame de données est transmise, - introduire par concaténation en queue de la trame de données une extension de donnée associée au commutateur, l’extension de donnée comportant le temps de transit unitaire déterminé. Réseau selon la revendication 2, comprenant plusieurs commutateurs (9, 10, 11, 12) reliés entre eux pour transmettre la trame de données entre un commutateur de tête situé en aval immédiat de l’unité électronique de traitement émettant la trame de données et un commutateur de queue situé en amont immédiat de l’unité électronique de traitement destinataire de la trame de données, le circuit électronique (19) de chaque commutateur étant agencé pour introduire successivement par concaténation l’extension de donnée en queue de la trame de données. Réseau selon la revendication 3, dans lequel le circuit électronique (19) du commutateur de queue est agencé pour extraire par déconcaténation l’extension de données associée à chaque commutateur, le circuit électronique du commutateur de queue est agencé pour sommer les temps de transit unitaires et calculer le temps de transit global de la trame de données. Réseau selon la revendication 4, dans lequel le circuit électronique (19) du commutateur de queue est agencé pour comparer le temps de transit global de la trame de données à un seuil de temps de transit global prédéfini. Réseau selon la revendication 4, dans lequel l’extension de données associée à chaque commutateur comporte respectivement un identifiant de chaque commutateur, le circuit électronique (19) du commutateur de queue est agencé pour déterminer un chemin de transit de la trame de données entre le commutateur de tête et le commutateur de queue. Réseau selon la revendication 4, dans lequel l’extension de données associée à chaque commutateur comporte respectivement un identifiant du port de sortie particulier de chaque commutateur depuis lequel la trame de données est transmise. Réseau selon la revendication 3, dans lequel l’unité électronique de traitement destinataire de la trame de données est agencée pour extraire par déconcaténation l’extension de données associée à chaque commutateur, et l’unité électronique de traitement destinataire de la trame de données est agencée pour sommer les temps de transit unitaires et calculer le temps de transit global de la trame de données. Réseau selon la revendication 3, dans lequel le circuit électronique (19) de chaque commutateur est agencé pour introduire successivement par concaténation une donnée d’intégrité relative à l’extension de donnée. Réseau selon la revendication 9, dans lequel la donnée d’intégrité est calculée à chaque commutateur. Réseau selon la revendication 9, dans lequel la donnée d’intégrité est globale. Réseau selon la revendication 2, dans lequel la trame de données comporte un champ additionnel dont tous les bits sont à un niveau logique prédéterminé, un des bits du champ additionnel étant attribué à chacun des commutateurs et chaque commutateur étant agencé pour modifier le bit du champ additionnel relatif audit commutateur lorsque la trame de données le traverse. Réseau selon l’une des revendications 2 à 12, dans lequel transitent des premiers flux de données configurés pour être prioritaires par rapport à des deuxièmes flux de données et le circuit électronique comprend une mémoire dans laquelle sont définie une première liste d’attente FIFO (26a, 26c, 26e, 26g) dédiée à chaque port de sortie de chaque commutateur pour stocker des premières trames de données des premiers flux de données et une deuxième liste d’attente FIFO (26b, 26d, 26f, 26h) dédiée à chaque port de sortie de chaque commutateur pour stocker des deuxièmes trames de données des deuxièmes flux de données. Réseau selon la revendication 13, dans lequel le circuit électronique (19) est agencé pour que le temps de transit unitaire des premières trames de données des premiers flux de données soit sensiblement fixe. Réseau selon la revendication 13, dans lequel le circuit électronique (19) est agencé pour que le temps de transit unitaire des deuxièmes trames de données des deuxièmes flux de données présente une variation inférieure à un seuil de variation prédéfinie. Réseau selon l’une des revendications 13 à 15, dans lequel des niveaux de priorité sont affectés entre des flux de données distincts parmi les premiers flux de données et/ou les deuxièmes flux de données, le circuit électronique (19) est agencé pour que les trames de données des flux de données distincts soient transmises suivant un ordre croissant du niveau de priorité. Commutateur (9, 10, 11, 12) agencé pour mettre en œuvre le réseau de communication (4) selon l’une des revendications précédentes. Architecture électronique comportant une pluralité d’unités électronique de traitement reliées entre elles par le réseau de communication (4) selon l’une des revendications précédentes. Aéronef (1) comportant une architecture électronique selon la revendication 18.