Selon un aspect particulier de l’invention, lesdits moyens de traitement du module d’horloge sont en outre aptes à calculer les dérivés du second ordre des trois différences de phase mesurées et à détecter une défaillance de l’oscillateur principal lorsque la dérivée du second ordre de la troisième différence de phase est égale à 0 et les dérivées du second ordre des première et deuxième différences de phase sont non nulles, ou une défaillance du signal de référence temporelle lorsque la dérivée du second ordre de la deuxième différence de phase est égale à 0 et les dérivées du second ordre des première et troisième différences de phase sont non nulles. Les dérivées premières étant dépendante vis-à-vis de la constante de dérive de l'oscillateur d'opportunité qui n'est pas contrôlée ou mesurée a priori, on s'en affranchit en utilisant les dérivées secondes selon une mise en œuvre particulière de l’invention. Selon un aspect particulier de l’invention, les moyens de traitement sont configurés pour arrêter d’asservir l’oscillateur principal lorsqu’une défaillance du signal de référence temporelle est détectée et pour émettre une alerte lorsqu’une défaillance de l’oscillateur principal est détectée. Selon un aspect particulier de l’invention, le deuxième oscillateur du module d’horloge est celui d’un microprocesseur, d’un circuit intégré FPGA ou d’une interface Ethernet du module d’horloge. Selon un aspect particulier de l’invention, le module récepteur est apte à recevoir une référence temporelle délivrée par un système de positionnement par satellites de type GNSS, par une horloge de référence selon le protocole PTP ou par une horloge atomique locale. L’invention concerne également un procédé de détection d’une défaillance de l’oscillateur principal ou du signal de référence temporelle dans un module d’horloge tel que décrit précédemment comprenant un oscillateur principal de précision générant un premier signal d’horloge de fréquence prédéterminée, un module récepteur d’une référence temporelle, fournie par exemple par un système de positionnement par satellites, apte à délivrer, lorsqu'il est actif, un signal de référence temporelle sur lequel est asservit l’oscillateur principal, des moyens de détection d’une défaillance de l’oscillateur principal ou du signal de référence temporelle comprenant un deuxième oscillateur d’un composant électronique du module d’horloge délivrant un deuxième signal d’horloge de fréquence prédéterminée, et des moyens de traitement aptes à mettre en œuvre les étapes - de mesure d’une première différence de phase entre le premier signal d’horloge délivré par l’oscillateur principal et le signal de référence temporelle délivré par le module récepteur, d’une deuxième différence de phase entre le premier signal d’horloge délivré par l’oscillateur principal et le deuxième signal d’horloge délivré par le deuxième oscillateur, et d’une troisième différence de phase entre le signal de référence temporelle délivré par le module récepteur et le deuxième signal d’horloge délivré par le deuxième oscillateur, - de calcul des dérivés du premier ordre des trois différences de phase mesurées de sorte à déterminer les variations respectives des trois différences de phase, - de comparaison des valeurs des dérivés du premier ordre calculées avec une valeur de seuil prédéterminée et de détection d’une défaillance de l’oscillateur principal lorsque les valeurs de la dérivée du premier ordre de la première différence de phase et de la deuxième différence de phase sont chacune supérieures à ladite valeur de seuil prédéterminée, ou d’ une défaillance du signal de référence temporelle lorsque les valeurs de la dérivée de la première différence de phase et de la troisième différence de phase sont chacune supérieures à ladite valeur de seuil prédéterminée. Selon un aspect particulier de l’invention, le premier signal d’horloge, le signal de référence temporelle et le deuxième signal d’horloge sont des signaux 1PPS, 10PPS ou 1PPM. L’invention concerne en outre un programme d'ordinateur comportant des instructions pour la mise en œuvre du procédé tel que décrit précédemment, lorsque le programme est exécuté par un processeur.