INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Comme illustré sur la , dans une étape ST1, on forme sur chacune des faces 100 et 101 d’un support métallique 10, par exemple en acier inoxydable, une couche d’amorçage 100 et 101 (« seed layer ») par exemple un film de cuivre très fin.
Puis, on forme sur la couche 100 dans une étape ST2 ( ) un premier niveau de métallisation comportant notamment des plages de contact L1, L2. Ce premier niveau de métallisation peut comporter également des pistes métalliques et éventuellement une première piste métallique en spirale de l’enroulement métallique du futur composant inductif.
Cela étant, dans l’exemple illustré ici, le premier niveau de métal ne comporte pas de piste métallique en spirale de l’enroulement métallique du futur composant inductif.
Les plages de contact L2 et L1 ainsi que les éventuelles autres pistes métalliques du premier niveau de métallisation sont par exemple formées par un dépôt électrolytique ou (éventuellement autocatalytique) de cuivre (« plating »).
Puis, comme illustré sur la , on forme, dans une étape ST3, également par un dépôt électrolytique de cuivre, le premier plot ou pilier 41 ainsi que le deuxième plot ou pilier 42.
Puis, dans l’étape ST4 ( ), après avoir préparé la résine sous forme d’un matériau visqueux, avec les éléments indiqués ci-avant et choisis en fonction des propriétés ferromagnétiques souhaitées pour l’application envisagée, on dépose une couche préliminaire 30 de résine de façon à noyer les piliers 41 et 42.
Cette formation de la couche 30 s’effectue par exemple par injection de la résine visqueuse à 175 °C, avec une pression de transfert de 8MPa et une pression sur le substrat de 350 kN, puis on effectue une polymérisation, par exemple par un refroidissement à température ambiante ou avec éventuellement un rayonnement ultra-violet, de cette couche visqueuse de façon à solidifier la résine.
On procède ensuite dans l’étape ST5 ( ) à un amincissement de la couche préliminaire 30, par exemple par un polissage mécanochimique, de façon à obtenir une première couche 31 de résine ferromagnétique durcie laissant exposer les faces supérieures des plots 41 et 42.
On procède ensuite dans l’étape ST6, également par exemple par formation d’une couche d’accroche métallique suivie d’un dépôt (croissance) électrolytique de cuivre, à la formation du deuxième niveau de métallisation comportant ici la première piste métallique 20 en forme de spirale de l’enroulement métallique du futur composant inductif.
Cette première piste métallique 31 vient contacter la face supérieure exposée du premier plot 41.
Puis, dans l’étape ST7 de la , on forme, également par un dépôt électrolytique de cuivre, les deux vias 51 et 52 venant respectivement contacter la deuxième extrémité de la première piste métallique 20 et la face supérieure exposée du deuxième plot 42.
Puis, dans l’étape ST8 de la , on recouvre la structure obtenue dans l’étape ST7 par une nouvelle couche 32 de résine ferromagnétique.
La formation de cette couche 32 s’effectue dans les mêmes conditions que celles pour la formation de la couche 30 de la .
Un besoin existe donc également pour des images holographiques de bonne qualité autorisant des plages d’angles d’illumination et d’angles d’observation plus importantes.
A cet effet, la présente invention concerne un dispositif optique comprenant :
une couche texturée comprenant une première surface présentant des premières macro-texturations; et un support comprenant en surface une couche holographique intercalée entre la couche texturée et le support, la couche holographique comprenant un réseau diffractif formant par effet holographique un arrangement de pixels dans une base d’au moins deux couleurs distinctes,
la première surface de la couche texturée étant assemblée par lamination avec le support de sorte que la couche holographique, disposée entre la couche texturée et le support, est déformée par les premières macro-texturations pour comprendre des deuxièmes macro-texturations conformes auxdites premières macro-texturations, l’apparence visuelle de l’arrangement de pixels étant personnalisée par les deuxièmes macro-texturations.
Le réseau diffractif de la couche holographique peut s’étendre intrinsèquement (avant la lamination) dans un seul plan (sous la forme par exemple d’une couche mince 2D). La formation des deuxièmes macro-texturations confère au réseau diffractif une orientation modifiée suivant une troisième dimension (non plane). Grâce à cette macro-texturation, on peut donc répartir l’orientation de la diffraction autour de l’axe perpendiculaire au réseau de diffraction, et ainsi créer divers motifs dans l’arrangement de pixels pour obtenir une image holographique personnalisée.
Le dispositif optique de l’invention est difficile à reproduire ou falsifier et peut être authentifié de façon fiable et sécurisée. L’authentification du dispositif optique peut être réalisée en analysant le motif des deuxièmes macro-texturations formées dans la couche holographique et en vérifiant la position ou l’alignement de ce motif par rapport à l’arrangement de pixels.
La formation des deuxièmes macro-texturations par lamination dans la couche holographique permet également d’obtenir une plage importante d’angles d’observation dans laquelle un observateur peut visualiser l’image holographique personnalisée produite par le dispositif optique, comme décrit plus en détail ci-après dans des exemples particuliers.
Selon un mode de réalisation particulier, les premières et deuxièmes macro-texturations présentent une hauteur comprise entre 1 µm et 100 µm.
Selon un mode de réalisation particulier, les deuxièmes macro-texturations de la couche holographique sont de forme semi-cylindrique ou elliptique et s’étendent selon une première orientation dans le plan de la couche holographique,
chaque pixel étant formé par une portion correspondante du réseau diffractif, ladite portion correspondante étant structurée en lignes diffractives s’étendant selon une deuxième orientation perpendiculaire à la première orientation dans le plan de la couche holographique.
Selon un mode de réalisation particulier, les pixels du réseau diffractif sont au moins en partie arrangés de sorte à former des lignes de pixels chacune dans une couleur unique parmi la base d’au moins deux couleurs distinctes, les lignes de pixels s’étendant selon la deuxième orientation.
Selon un mode de réalisation particulier, les lignes de pixels sont arrangées de façon périodique dans la couche holographique.
Selon un mode de réalisation particulier, les lignes de pixels sont arrangées par groupe de lignes de pixels dans chaque couleur parmi la base d’au moins deux couleurs distinctes, chaque groupe comprenant une pluralité de lignes de pixels dans une même couleur parmi ladite base d’au moins deux couleurs distinctes,
les lignes de pixels étant arrangées périodiquement dans chaque groupe.
Le dispositif de connexion 5 permet ainsi de sélectionner la cellule à programmer (dans l’exemple de la , la cellule sélectionnée est la cellule 20S), et de connecter cette cellule (mais pas les autres) au dispositif d’écriture.
Le dispositif de connexion 5 peut aussi être configuré pour connecter un groupe donné de cellules mémoire de la matrice (i.e. : un sous-ensemble donné de cellules mémoire de la matrice) au dispositif d’écriture.
Le dispositif de connexion peut par exemple comprendre plusieurs commutateurs commandables (tels que des transistors), par exemple un pour chaque piste électrique de ligne 23 (en bout de piste), et un pour chaque piste électrique de colonne 24 (en bout de piste).
Le dispositif de connexion 5 peut aussi être configuré pour polariser l’ensemble de la matrice 2 selon une configuration de polarisation électrique donné, lors de l’écriture (ou de la lecture) de la ou des cellules mémoires sélectionnées 20S.
Lors de l’écriture de telle ou telle cellule de la matrice 2, les autres cellules de la matrice (ou, tout au moins, une partie des autres cellules) sont alors elles aussi polarisées (pour ne pas les laisser à un potentiel flottant), mais de manière à leur appliquer une tension qui reste inférieure à une tension d’écriture, au-delà de laquelle ces cellules seraient réécrites. Cette tension de polarisation peut en particulier être inférieure à la tension de seuil V th des sélecteurs. A titre d’exemple, cette configuration de polarisation peut être la configuration généralement appelée « V/2 » dans ce domaine technique. Dans cette configuration, les pistes électriques de ligne et de colonne sont polarisées de sorte que : une tension V est appliquée à la cellule sélectionnée 20S, tandis qu’une tension de polarisation V/2 est appliquée aux (m+n-2) cellules, autres que la cellule visée 20S, et appartenant à la même ligne et à la même colonne que cette cellule 20S, une tension nulle étant appliquée aux autres cellules de la matrice 2.
Quant au dispositif de charge 3a ; 3b ; 3c ; 3d, quelle que soit la variante considérée, il est configuré pour : a) charger le condensateur d’écriture 4 avec le dispositif de charge 30a ; 30b ; 30c ; 30d du dispositif d’écriture, jusqu’à une tension initiale d’écriture V init donnée (i.e. : jusqu’à ce que la tension aux bornes du condensateur 4 soit égale à cette tension V init ), le condensateur d’écriture étant déconnecté de la cellule mémoire à programmer pendant la charge du condensateur, puis pour b) connecter le condensateur d’écriture 4 ainsi chargé, à la cellule mémoire à programmer, pour programmer cette cellule.
Le dispositif de charge 30a ; 30b ; 30c ; 30d comprend : au moins une source électrique, par exemple une source de tension (31, sur la ), pour charger le condensateur d’écriture 4, et un premier élément de commutation (32, sur la ), tel qu’un transistor ou un multiplexeur, ayant au moins : un état fermé, dans lequel il connecte la source au condensateur d’écriture 4 (à l’étape a) de charge du condensateur d’écriture), et un état ouvert, dans lequel il déconnecte le condensateur d’écriture 4 de la source.
Le dispositif d’écriture 3a ; 3b ; 3c ; 3d peut aussi comprendre un deuxième élément de commutation (33, sur la ), ayant au moins : un état fermé, dans lequel il connecte le condensateur d’écriture 4 et la cellule mémoire à programmer, ici par l’intermédiaire du dispositif de connexion 5, et un état ouvert, dans lequel il déconnecte le condensateur d’écriture 4 de cette cellule mémoire.
En pratique, ce deuxième élément de commutation peut soit faire partie du dispositif de connexion 5 (i.e. : être intégré directement au dispositif de commutation 5), soit être distinct de celui-ci.
Le dispositif de charge 30a ; 30b ; 30c ; 30d comprend ici un module de commande (en pratique, un circuit électronique de commande, par exemple un circuit logique intégré programmable), non représenté configuré pour commander les premier et deuxièmes éléments de commutation de manière à : connecter la source et le condensateur d’écriture 4 tout en maintenant ce condensateur déconnecté de la cellule à programmer, 20S, pendant l’étape de charge a), puis pour connecter le condensateur d’écriture 4 à la cellule à programmer 20S tout en maintenant le condensateur déconnecté de la source, pendant l’étape d’écriture b).
Dans l’exemple de la , le dispositif de charge 30a du dispositif d’écriture 3a comprend la source de tension 31 mentionnée plus haut (cette source de tension délivre par exemple une tension égale à la tension initiale d’écriture V init ), et le premier élément de commutation, 32.
Une première borne de sortie de la source 31 est connectée à une première borne du condensateur d’écriture 4, par exemple directement (c’est-à-dire par un conducteur électrique, sans composant intermédiaire), tandis que la deuxième borne de sortie de la source est reliée à la deuxième borne du condensateur 4 par l’intermédiaire du premier élément de commutation 32.
Le premier élément de commutation 32 est par exemple un transistor peut aussi s’agir d’un multiplexeur, tel que multiplexeur 32’ de la ou 9, ayant par exemple deux entrées et une sortie. Dans ce cas, la sortie du multiplexeur est connectée à l’une des deux bornes du condensateur d’écriture, l’une des entrées du multiplexeur est connectée à la deuxième borne de la source, et l’autre entrée du multiplexeur (repérée par le sigle NC sur les figures) est non connectée.
La première borne du condensateur d’écriture 4 est reliée par ailleurs au dispositif de connexion 5 de la matrice 2, par exemple directement, tandis que la deuxième borne de ce condensateur est reliée à ce dispositif de connexion par l’intermédiaire du deuxième élément de commutation 33. Le deuxième élément de commutation peut lui aussi être un transistor, à titre d’exemple, ou un multiplexeur, tel que le multiplexeur 33’ de la , ayant lui aussi une sortie (reliée au dispositif de connexion 5) et au moins deux entrées, l’une reliée à la deuxième borne du condensateur 4, et l’autre non connectée.
La montre schématiquement l’évolution, au cours du temps t, de la tension U 4 aux bornes d’un condensateur d’écriture 4, lors d’une opération d’écriture d’un état bassement résistif (SET) dans la cellule mémoire 20S de la mémoire 1. L’évolution temporelle du courant électrique i 20 traversant la cellule mémoire est également représentée.
Comme mentionné plus haut, le condensateur d’écriture 4 est préalablement chargé, à la tension initiale d’écriture V init , lors d’une première phase (phase « 1 », sur la ). A la fin de cette première phase, à l’instant t o , le condensateur d’écriture 4 est connecté à la cellule sélectionnée 20S (en commandant à cette fin le deuxième élément de commutation 32 et le dispositif de connexion 5).
Le substrat diélectrique peut être déposé sur un substrat de type circuit imprimé.
À la fin de l’étape A, le substrat diélectrique peut être polymérisé, de préférence par photopolymérisation, pour acquérir ses propriétés finales.
Lors de l’étape B, le module de fixage de puce 14 dépose une colle dans les zones de réception formées dans le substrat. La colle peut par exemple être choisie de sorte à avoir une faible dilatation ou tout du moins une dilatation adaptée au substrat.
Lors de l’étape C, le module de dépôt 16 dépose des composants électroniques dans les zones de réception correspondantes. Par composant électronique, on entend notamment une puce ou tout autre élément électronique faisant partie d’un SiP.
Cette étape C peut comprendre également la mise en place de drains thermiques, par exemple de type massif (substrat de cuivre, caloducs), collés sur les composants électroniques.
Lors de l’étape D, la colle est polymérisée. Cette polymérisation est par exemple mise en œuvre par un module de chauffage qui met en œuvre un chauffage local ou global. En variante, la polymérisation est faite à température ambiante, sans chauffage.
Lors de l’étape E, le module d’interconnexion 18 dépose des éléments d’interconnexion entre les composants électroniques. Les éléments d’interconnexion peuvent alors comprendre des fils conducteurs ou une encre conductrice.
Lors de l’étape F, le module d’interconnexion 18 crée une interconnexion avec au moins une couche supérieur ou inférieur, par exemple avec de la colle conductrice avec un module de dépôt d’une colle (seringues avec colle) ou d’un plastique, par exemple polymère photopolymérisable, chargé de particules métalliques et ce déposé avec le module de fabrication additive 12.
Lors de l’étape G, le module d’encapsulation 20 fait l’encapsulation de la couche courante par exemple par remplissage du volume délimité par les parois du substrat pour atteindre le même niveau que ces parois. Après le remplissage, la matière de remplissage forme alors une surface extérieure.
Lors de l’étape H, le module de décapage 22 prépare la surface extérieure pour réception de la couche suivante. En particulier, comme expliqué précédemment, cette étape peut comprendre un décapage de la surface extérieure.
Ensuite, lorsqu’une couche suivante est à créer, les étapes A à H sont donc à nouveau mises en œuvre.
Bien entendu, d’autres modes de réalisation de l’invention sont également possibles.
Dispositif de pilotage de transistors et procédé de pilotage La présente invention concerne, en général, un dispositif de pilotage comprenant une pluralité de transistors présentant un même type de conductivité, et plus particulièrement, des transistors du même type sur un substrat de type semiconducteur sur isolant totalement déplété. La présente invention concerne également un procédé de pilotage de ce dispositif de pilotage de transistors. Une application avantageuse de ce dispositif de pilotage de transistors concerne les circuits à mémoires résistives de type RRAM (acronyme anglais de «Resistive Random Access Memories » signifiant « mémoires résistives à accès aléatoire »).
ETAT DE LA TECHNIQUE Les mémoires résistives, en particulier les mémoires résistives de type OxRAM (acronyme anglais de « Oxide-Based Random Access Memories » signifiant « mémoires à accès aléatoire à base d'oxyde ») sont actuellement développées pour les applications non-volatiles, dans le but de remplacer les mémoires de type Flash. Elles présentent notamment pour avantage d’être intégrables avec le procédé de fin de ligne BEOL (acronyme anglais de « Back-End Of Line ») de la technologie CMOS (acronyme anglais de « Complementary Metal-Oxide-Semiconductor » signifiant technologie à base de transistors « Métal-Oxyde-Semiconducteur complémentaires »).
Les mémoires résistives comprennent typiquement une multitude de cellules mémoire agencées sous forme de matrice. Dans une configuration dite « 1T1R », chaque cellule mémoire (appelée également point mémoire) comprend un élément mémoire résistif (« 1R ») associé à un transistor de sélection (« 1T »).
L’élément mémoire résistif peut commuter de manière réversible entre deux états de résistance, qui correspondent à des valeurs logiques « 0 » et « 1 » utilisées pour coder un bit d’information.
Comme on peut le voir sur la , le voile 13 comprend dans cet exemple deux pattes 19 définissant chacune une extension radiale et chacune de ces pattes 19 vient en contact avec un ressort 18 lorsque le volant secondaire se déplace en rotation autour de l’axe X par rapport au volant primaire. Les deux pattes 19 sont ici diamétralement opposées.
Chaque module actif 410 comporte au moins une interface de sortie radiofréquences 427, une interface de sortie RF 427 par amplificateur SSPA.
Ainsi, dans un exemple préféré de réalisation, lorsqu’un module actif 410 comporte quatre amplificateurs SSPA, ledit module actif 410 comporte quatre interfaces de sortie RF 427, comme illustré sur la .
Les interfaces de sortie RF 427 sont disposées au niveau du premier bord latéral 425 du boîtier, et sont régulièrement réparties sur ledit premier bord latéral.
Dans un exemple de réalisation, les interfaces de sortie RF 427 du module actif 410 se présentent sous la forme de guides d’onde.
Les interfaces de sortie RF 427 d’un module actif 410 sont agencées de sorte que, lorsque ledit module actif 410 est en position sur le plateau 300, chaque interface de sortie RF 427 est destinée à venir respectivement en vis-à-vis d’une ouverture 310 d’une rangée d’ouvertures 310 du plateau 300.
Chaque module actif 410 comporte en outre un joint d’étanchéité disposé autour de chaque interface de sortie RF 427. Ce joint d’étanchéité sera mis en pression avant que le module actif soit définitivement fixé au plateau, après quoi la pression de montage est supprimée. Une presse est par exemple utilisée pour appliquer une pression déterminée nominale propre au joint d’étanchéité. L’invention permet avantageusement de régler avec précision la pression appliquée aux joints d’étanchéité, dans le montage définitif.
Ainsi, dans l’exemple non limitatif de l’invention où le module actif 410 comporte quatre interfaces de sortie RF 427, ledit module actif 410 comporte quatre joints d’étanchéité.
Chaque joint d’étanchéité d’un module actif 410 est agencé autour d’une interface de sortie RF 427 de telle sorte que, lorsque le module actif 410 est en position sur le plateau 300, ledit joint d’étanchéité est disposé autour d’une ouverture 310 d’une rangée d’ouvertures 310 du plateau 300.
Chaque module actif 410 comporte au moins une interface d’entrée radiofréquences 428, une interface d’entrée RF par amplificateur SSPA.
Ainsi, dans un exemple préféré de réalisation, lorsqu’un module actif 410 comporte quatre amplificateurs SSPA, ledit module actif 410 comporte quatre interfaces d’entrée RF 428, comme illustré sur les figures 5 et 6.
Les interfaces d’entrée RF 428 sont disposées au niveau d’un second bord latéral 426 du boîtier 420 et sont régulièrement reparties sur ledit second bord latéral.
Dans un exemple de réalisation, les interfaces d’entrée RF 428 se présentent sous la forme de sorties coaxiales.
De préférence, afin de garantir le positionnement correct des modules actifs 410 lors de leur placement sur le plateau 300, les modules actifs 410 peuvent comporter des organes d’alignement 432, comme illustré sur la , destinés à coopérer avec des organes d’alignement complémentaires 320 agencés sur le plateau 300, au niveau de la face 301, tel qu’illustré sur la . Les organes d’alignement 432 d’un module actif 410 sont préférentiellement disposés au niveau du premier bord latéral 425 du boîtier 420 dudit module actif 410.
Dans une forme de réalisation, les organes d’alignement 432 des modules actifs 410 sont des broches d’alignement et les organes d’alignement 432 complémentaires 320 sur le plateau 300 sont des pions de réception. Réciproquement, et sans se départir du cadre de l’invention, les organes d’alignement 432 des modules actifs 410 peuvent être des pions de réception et les organes d’alignement complémentaires 320 sur le plateau 300 sont des broches d’alignement.
De préférence, chaque module actif 410 d’un ensemble comporte des premiers orifices 433 pour la réception d’éléments de fixation, dits premiers éléments de fixation 510. Ces premiers éléments de fixation 510 sont destinés à assembler deux modules en vis-à-vis entre eux d’un même ensemble. Les premiers orifices 433 sont traversants dans l’épaisseur du boîtier 420 du module actif 410.
De préférence, les premiers éléments de fixation 510 sont des éléments de fixation réversibles, c’est-à-dire qu’ils peuvent être installés et retirés si nécessaire.
L’invention porte également sur un aéronef comprenant un plancher et un ensemble de deux rails longitudinaux, d’un siège et d’un système d’élévation tel que décrit précédemment, les deux rails longitudinaux étant fixés au plancher.
L’invention concerne enfin un procédé de déformation d’un ensemble de deux rails longitudinaux et d’un système d’élévation tel que décrit précédemment, la base de support du système d’élévation étant reliée mécaniquement aux rails longitudinaux, le procédé comprenant une étape de déformation d’un premier rail longitudinal selon un premier axe de déformation et d’un deuxième rail longitudinal selon un deuxième axe de déformation, orthogonal au premier axe de déformation.
La est une représentation schématique d’un siège pilote monté sur un plancher d’aéronef via un système d’élévation de l’art antérieur.
La est une représentation schématique du système d’élévation de l’art antérieur monté sur deux rails longitudinaux.
La est une vue rapprochée, en perspective depuis l’avant, du système d’élévation de la .
La est une représentation schématique d’un premier cadre et d’un deuxième cadre du système d’élévation de l’art antérieur de la .
La est une représentation schématique d’un siège pilote relié à un plancher d’un aéronef par deux rails longitudinaux et un système d’élévation selon l’invention.
La est une représentation schématique, en perspective depuis l’avant, du système d’élévation de la selon une forme de réalisation de l’invention, le système d’élévation étant monté sur les deux rails longitudinaux.
La est une représentation schématique d’un actionneur et de vérins montés sur le système d’élévation de la .
La est une représentation schématique d’une base de support du système d’élévation de la .
La est une représentation schématique d’un premier cadre du système d’élévation de la .
La est une représentation schématique d’une vue en perspective depuis l’arrière du système d’élévation de la .
La est une vue rapprochée du premier cadre et du deuxième cadre du système d’élévation de la .