Système sur puce comprenant : - une mémoire (MEM) comportant une ou plusieurs banques physiques divisées en une succession de secteurs (Sn, S1, …, S15), chaque secteur présentant une taille égale à la plus petite taille effaçable de la mémoire, - une interface de mémoire (MI) adaptée pour contrôler les accès à ladite mémoire (MEM) et comprenant au moins un registre de configuration (REG) adapté pour pouvoir définir au moins une banque logique de mémoire (F, A, B) en assignant les secteurs (S1, …, Sn) de la mémoire à ladite au moins une banque logique, chaque secteur de la mémoire étant assigné à une seule banque logique, et - un processeur (PROC) connecté à ladite interface de mémoire, et adapté pour configurer ledit registre de configuration. Système selon la revendication 1, dans lequel les secteurs de mémoire pouvant être assignés (Sn, S1, …, S15) à une même banque logique par l’interface de mémoire (MI) sont des secteurs successifs. Système selon l’une des revendications 1 ou 2, dans lequel ledit au moins un registre de configuration (REG) est adapté pour définir une seule banque logique de mémoire (F, A), l’ensemble des secteurs de la mémoire étant alors assigné à cette banque logique (F, A). Système selon la revendication 3, dans lequel ledit au moins un registre de configuration (REG) est adapté pour définir une unique banque logique (F) de mémoire servant à stocker un code compilé servant de racine de confiance. Système selon l’une des revendications 3 ou 4, dans lequel ledit au moins un registre de configuration (REG) est adapté pour définir une unique banque logique (A) de mémoire servant à stocker un code compilé d’une application. Système selon l’une des revendications 1 à 5, dans lequel ledit au moins un registre de configuration est adapté pour définir plusieurs banques logiques (F, A, B) de mémoire, de sorte que l’interface de mémoire définit lesdites banques logiques à des adresses différentes. Système selon la revendication 6, dans lequel ledit au moins un registre de configuration (REG) est adapté pour définir une première banque logique (F) servant à stocker un code compilé servant de racine de confiance et d’une deuxième banque logique (A) servant à stocker un code compilé d’une application. Système selon l’une des revendications 6 ou 7, dans ledit au moins un registre de configuration (REG) est adapté pour définir une première banque logique (A) servant à stocker un code compilé d’une application et d’une deuxième banque logique (B) servant à stocker une version mise à jour du code compilé de l’application, ces deux banques logiques (A, B) ayant un même nombre de secteurs de mémoire qui leur sont assignés, et pouvant être interchangées. Système selon la revendication 6, dans lequel ledit au moins un registre de configuration (REG) est adapté pour définir une première banque logique (F) servant à stocker un code compilé servant de racine de confiance, d’une deuxième banque logique (A) servant à stocker un code compilé d’une application et d’une troisième logique (B) banque servant à stocker une version mise à jour du code compilé de l’application, la deuxième banque logique (A) et la troisième banque logique (B) ayant un même nombre de secteurs de mémoire qui leur sont assignés, et pouvant être interchangées. Système selon l’une des revendications 1 à 9, dans lequel ledit au moins un registre de configuration (REG) est configuré pour verrouiller la configuration définissant ladite au moins une banque logique. Procédé de gestion d’une mémoire (MEM), la mémoire (MEM) comportant une ou plusieurs banques physiques divisées en une succession de secteurs (Sn, S1, …, S15), chaque secteur présentant une taille égale à la plus petite taille effaçable de la mémoire, les secteurs étant associés à une banque physique de mémoire, le procédé comprenant une configuration de la mémoire permettant de définir au moins une banque logique de mémoire (F, A, B) en assignant les secteurs (Sn, S1, …, S15) de la mémoire physique à ladite au moins une banque logique, chaque secteur de la mémoire étant assigné à une seule banque logique. Procédé selon la revendication 11, dans lequel les secteurs de mémoire assignés (Sn, S1, …, S15) à une même banque logique (F, A, B) sont des secteurs successifs. Procédé selon l’une des revendications 11 ou 12, dans lequel la configuration de la mémoire est utilisée pour définir une seule banque logique (F, A), l’ensemble des secteurs de la mémoire étant alors assigné à cette banque logique (F, A). Procédé selon la revendication 13, dans la configuration de la mémoire est utilisée pour définir une unique banque logique (F) de mémoire servant à stocker un code compilé servant de racine de confiance. Procédé selon la revendication 13, dans lequel la configuration de la mémoire est utilisée pour définir une unique banque logique (A) de mémoire servant à stocker un code compilé d’une application. Procédé selon l’une des revendications 11 ou 12, dans lequel la configuration de la mémoire est utilisée pour définir plusieurs banques logiques (F, A, B) de mémoire à des adresses différentes. Procédé selon la revendication 16, dans lequel la configuration de la mémoire est utilisée pour définir une première banque logique (F) servant à stocker un code compilé servant de racine de confiance et une deuxième banque logique (A) servant à stocker un code compilé d’une application. Procédé selon la revendication 16, dans lequel la configuration de la mémoire est utilisée pour définir une première banque logique (A) servant à stocker un code compilé d’une application et une deuxième banque logique (B) servant à stocker une version mise à jour du code compilé de l’application, ces deux banques logiques (A, B) ayant un même nombre de secteurs de mémoire qui leur sont assignés, et pouvant être interchangées. Procédé selon la revendication 16, dans lequel la configuration de la mémoire est utilisée pour définir une première banque logique (F) servant à stocker un code compilé servant de racine de confiance, une deuxième banque logique (A) servant à stocker un code compilé d’une application et une troisième banque logique (B) servant à stocker une version mise à jour du code compilé de l’application, la deuxième banque logique (A) et la troisième banque logique (B) ayant un même nombre de secteurs de mémoire qui leur sont assignés, et pouvant être interchangées.