Procédé de réalisation d’un dispositif quantique (1), comprenant les étapes suivantes : Une formation sur un substrat (10) d’une couche supraconductrice (20) en un matériau supraconducteur, ladite couche supraconductrice (20) présentant une face (200) s’étendant principalement selon un plan basal xy, Une formation d’un masque (40’) sur la couche supraconductrice, ledit masque (40’) comprenant des motifs de masquage (5S, 51, 52, 53, 5i, 5D) et au moins deux ouvertures (41, 42, 4i) séparées par un motif de masquage et disposées en alternance selon une direction (x) du plan xy, lesdites au moins deux ouvertures (41, 42, 4i) exposant respectivement au moins deux portions de la couche supraconductrice (20) et étant séparées entre elles selon ladite direction (x) par une distance de séparation pi (i=1…n), lesdites au moins deux ouvertures (41, 42, 4i) présentant en outre chacune une largeur di (i=1…n+1) selon ladite direction (x), telles que la distance de séparation pi et la largeur di soient inférieures à une longueur de cohérence L d’une paire de Cooper dans ledit matériau supraconducteur, Une modification, au travers desdites au moins deux ouvertures (41, 42, 4i), desdites au moins deux portions exposées de la couche supraconductrice (20), de sorte à former au moins deux barrières (31, 32, 3i) de largeur di, chaque barrière séparant deux régions supraconductrices (21, 22, 2i) de la couche supraconductrice (20). Procédé selon la revendication précédente comprenant en outre, après formation desdites au moins deux barrières (31, 32, 3i), un retrait au moins partiel du masque (40’) et une formation d’au moins un contact sur au moins une région supraconductrice (21, 22, 2i) de la couche supraconductrice (20). Procédé selon l’une quelconque des revendications précédentes dans lequel la formation du masque (40’) comprend les étapes suivantes : Un dépôt d’une couche diélectrique (40) sur la couche supraconductrice (20), Une formation de motifs préparatoires en alternance avec au moins deux ouvertures préparatoires dans la couche diélectrique (40), lesdites au moins deux ouvertures préparatoires présentant chacune une largeur di0 selon la direction (x) strictement supérieure à la largeur di selon la direction (x), Une formation, sur au moins un flanc (501, 502) de chacun des motifs préparatoires, d’au moins un espaceur (61, 62, 6i) de largeur s6i (i=1…n+1) selon la direction (x), de sorte à obtenir les au moins deux ouvertures (41, 42, 4i) du masque (40’) de largeur di (i=1…n), de préférence tel que di = di0 – 2.s6i > 3nm avec 5nm ≤ s6i ≤ 25nm, chaque motif de masquage (5S, 51, 52, 5i, 5D) du masque (40’) comprenant un motif préparatoire et au moins un espaceur (61, 62, 6i). Procédé selon l’une quelconque des revendications précédentes dans lequel la formation de la couche supraconductrice (20) se fait à partir d’une couche de silicium mise en présence d’un gaz BClx, par une pluralité de tirs laser au sein de la couche de silicium de façon à incorporer du bore pour former le matériau supraconducteur Si:B++. Procédé selon la revendication précédente dans lequel la pluralité de tirs laser comprend au moins 100 tirs laser successifs présentant chacun une durée comprise entre 20 ns et 500 ns, et une énergie comprise entre 200 mJ/cm 2 et 1,5J/cm 2 . Procédé selon l’une quelconque des revendications 1 à 5 dans lequel la formation de la couche supraconductrice (20) comprend un dépôt d’une couche de nitrure de titane de stœchiométrie contrôlée TiN. Procédé selon la revendication précédente dans lequel le dépôt de la couche de TiN comprend un dépôt assisté par laser pulsé avec un laser infrarouge de longueur d’onde 1064 nm. Procédé selon l’une quelconque des revendications précédentes dans lequel la formation des barrières (31, 32, 3i) comprend une implantation d’espèces dans les portions exposées, de sorte à obtenir un matériau modifié non supraconducteur au niveau de chacune desdites portions, ledit matériau modifié présentant une stœchiométrie différente de celle du matériau supraconducteur non modifié des régions supraconductrices (21, 22, 2i) situées de part et d’autre de ladite barrière. Procédé selon la revendication précédente dans lequel la couche supraconductrice (20) est en TiN et l’implantation d’espèces comprend une implantation d’azote. Procédé selon l’une quelconque des revendications précédentes dans lequel la formation des barrières (31, 32, 3i) comprend une amorphisation des portions exposées, de sorte à obtenir un matériau modifié non supraconducteur au niveau de chacune desdites portions, ledit matériau modifié présentant une structure amorphe différente d’une structure cristalline du matériau supraconducteur non modifié des régions supraconductrices (21, 22, 2i) situées de part et d’autre de ladite barrière. Procédé selon la revendication précédente dans lequel la couche supraconductrice (20) est à base de silicium dopé bore et l’amorphisation comprend une implantation de germanium à une dose comprise entre 10 15 et 10 20 cm -2 . Procédé selon l’une quelconque des revendications précédentes dans lequel la formation des barrières (31, 32, 3i) comprend une gravure de la couche supraconductrice (20) au niveau de chacune desdites portions exposées, selon une direction z normale au plan basal xy et sur une profondeur dp20 supérieure à au moins la moitié d’une épaisseur e20 de la couche supraconductrice (20), de sorte à obtenir une constriction géométrique en hauteur entre les régions supraconductrices (21, 22, 2i) situées de part et d’autre de ladite barrière. Procédé selon la revendication précédente dans lequel la formation des barrières (31, 32, 3i) comprend en outre, après ladite gravure de la couche supraconductrice (20), une épitaxie d’un matériau non supraconducteur entre les régions supraconductrices (21, 22, 2i) situées de part et d’autre de ladite barrière. Procédé selon la revendication précédente dans lequel la couche supraconductrice (20) est à base de silicium dopé bore et l’épitaxie comprend une épitaxie de silicium non dopé. Procédé de formation d’un système comprenant une pluralité de dispositifs (1, 1’, 1’’, 2, 3), comprenant au moins un procédé de réalisation d’un dispositif quantique (1) selon l’une quelconque des revendications précédentes, et une réalisation d’au moins un autre dispositif pris parmi un dispositif à base de transistors (2), un dispositif mémoire (3), un autre dispositif quantique (1’, 1’’).