Système, comprenant une première unité de traitement (UT1) configurée pour fonctionner dans un mode sécurisé et générer des requêtes d’accès mémoire ayant un niveau sécurisé, une deuxième unité de traitement (UT2) configurée pour fonctionner dans un mode non sécurisé et générer des requêtes d’accès mémoire ayant un niveau non sécurisé, une mémoire (MM) comportant une première zone mémoire (ZM1) pouvant être partagée entre la première unité de traitement et la deuxième unité de traitement, un dispositif de pare-feu (2) couplé entre la mémoire et la première et la deuxième unités de traitement, ayant des premiers moyens de pare feu (21) associés à la première zone mémoire, configurables par la deuxième unité de traitement, et ayant une première configuration dans laquelle ils autorisent un accès à la première zone mémoire en présence d’une requête d’accès de niveau sécurisé ou en présence d’une requête d’accès de niveau non sécurisé, et une deuxième configuration dans laquelle ils interdisent un accès à la première zone mémoire en présence d’une requête d’accès de niveau sécurisé et autorisent un accès à la première zone mémoire uniquement en présence d’une requête d’accès de niveau non sécurisé. Système selon la revendication 1, dans lequel la mémoire comporte une région mémoire (RGM) allouée à la deuxième unité de traitement et contenant la première zone mémoire (ZM1), et la deuxième unité de traitement (UT2) est configurée pour définir ladite première zone mémoire au sein de ladite région mémoire. Système selon la revendication 2, dans lequel la mémoire comporte une deuxième zone mémoire (ZM2) allouée à la première unité de traitement et ladite région mémoire comporte une troisième zone mémoire (ZM3) réservée à la deuxième unité de traitement, et le dispositif de pare feu comporte des deuxièmes moyens de pare feu (22) associés à la deuxième zone mémoire et configurés pour autoriser l’accès à la deuxième zone mémoire uniquement en présence de requêtes de niveau sécurisé, et des troisièmes moyens de pare feu (23) associés à la troisième zone mémoire et configurés pour autoriser l’accès à la troisième zone mémoire uniquement en présence de requêtes de niveau non sécurisé. Système selon la revendication 3, dans lequel les requêtes d’accès mémoires comportent des indications représentatives du niveau sécurisé ou non sécurisé, et les premiers, deuxièmes et troisièmes moyens de pare feu comportent des jeux de registres (RGCS1-RGCS3) respectivement associés aux trois zones mémoires et contenant des informations représentatives des droits d’accès sécurisés et/ou non sécurisés à ces zones mémoires, ainsi que des moyens de vérification (RISU) configurés pour comparer l’indication d’une requête d’accès à une zone mémoire avec les informations contenues dans le jeu de registres correspondant et autoriser ou interdire l’accès à ladite zone mémoire en fonction du résultat de la comparaison. Système selon la revendication 4, dans lequel le contenu du ou des registres (RGCS1) associés à la première zone mémoire sont modifiables sur commande issue de la deuxième unité de traitement. Système selon l’une des revendications précédentes, comprenant une unité de gestion mémoire (1) couplée entre le dispositif de pare feu et les deux unités de traitements, l’unité de gestion mémoire étant configurée pour ne pas dégrader le niveau de sécurité d’une requête d’accès ayant un niveau sécurisé. Système selon l’une des revendications précédentes, comprenant un microprocesseur comportant un premier système d’exploitation configuré pour fonctionner dans un contexte d’exécution de niveau sécurisé et formant la première unité de traitement (UT1) et un deuxième système d’exploitation configuré pour fonctionner dans un contexte d’exécution de niveau non-sécurisé et formant la deuxième unité de traitement (UT2). Système selon l’une des revendications précédentes, incorporé au sein d’un système sur puce (SYS). Procédé de gestion des accès à une mémoire d’un système, le système comprenant une première unité de traitement (UT1) fonctionnant dans un mode sécurisé et générant des requêtes d’accès mémoire ayant un niveau sécurisé, une deuxième unité de traitement (UT2) fonctionnant dans un mode non sécurisé et générant des requêtes d’accès mémoire ayant un niveau non sécurisé, la mémoire (MM) comportant une première zone mémoire (ZM1) partagée entre la première unité de traitement et la deuxième unité de traitement, un dispositif de pare-feu (2) couplé entre la mémoire et la première et la deuxième unités de traitement, ayant des premiers moyens de pare feu configurables (21) associés à la première zone mémoire, le procédé dans lequel la deuxième unité de traitement configure les premiers moyens de pare feu pour les placer dans une première configuration dans laquelle ils autorisent un accès à la première zone mémoire en présence d’une requête d’accès de niveau sécurisé ou en présence d’une requête d’accès de niveau non sécurisé, ou pour les placer dans une deuxième configuration dans laquelle ils interdisent un accès à la première zone mémoire en présence d’une requête d’accès de niveau sécurisé et autorisent un accès à la première zone mémoire uniquement en présence d’une requête d’accès de niveau non sécurisé. Procédé selon la revendication 9, dans lequel la mémoire comporte une région mémoire (RGM) allouée à la deuxième unité de traitement et contenant la première zone mémoire (ZM1), et la deuxième unité de traitement (UT2) définit ladite première zone mémoire au sein de ladite région mémoire. Procédé selon la revendication 10, dans lequel la mémoire comporte une deuxième zone mémoire (ZM2) allouée à la première unité de traitement et ladite région mémoire comporte une troisième zone mémoire (ZM3) réservée à la deuxième unité de traitement, et dans lequel on équipe le dispositif de pare feu de deuxièmes moyens de pare feu (22) associés à la deuxième zone mémoire et autorisant l’accès à la deuxième zone mémoire uniquement en présence de requêtes de niveau sécurisé, et de troisièmes moyens de pare feu (23) associés à la troisième zone mémoire et autorisant l’accès à la troisième zone mémoire uniquement en présence de requêtes de niveau non sécurisé. Procédé selon l’une des revendications 9 à 11, dans lequel le système (SYS) est incorporé au sein d’un système sur puce.