Convertisseur temps-numérique pour déterminer sous forme numérique le décalage temporel entre un premier signal (2) et un deuxième signal (3), comprenant : - un module de mesure de temps grossier (4) pour recevoir le premier signal (2) et générer une première partie (t g ) du décalage temporel, - un module de mesure de temps fin (5) pour recevoir le premier signal (2) et générer une deuxième partie (t f ) du décalage temporel, - un combineur (6) connecté au module de mesure du temps grossier (4) et au module de mesure de temps fin (5) pour combiner la première partie et la deuxième partie du décalage temporel, caractérisé en ce que le module de mesure de temps fin (5) comprend : - au moins un quantificateur (7) temporel à base d’interpolateur pour générer plusieurs données de décalage (71, 72, 73) en parallèle en réponse à la réception du deuxième signal (3), - un encodeur (9) comprenant plusieurs sous-encodeurs (91, 92, 93) pour recevoir respectivement lesdites données de décalage et générer respectivement des codes binaires relatifs à ces données de décalage, - un additionneur (94) connecté aux sous-encodeurs de façon à additionner l’ensemble des codes binaires relatifs aux données de décalage et générer un résultat de décalage, - un comparateur (95) connecté à l’additionneur (94) et conçu pour transmettre le résultat de décalage lorsque ce résultat de décalage dépasse un seuil prédéterminé, - un module de conversion (10) pour convertir ce résultat de décalage en ladite deuxième partie du décalage temporel. Convertisseur selon la revendication 1, caractérisé en ce que le quantificateur (7) temporel à base d’interpolateur comprend : - un interpolateur (75) comprenant plusieurs cellules à délai (751, 752), - une ligne flip-flop comprenant des circuits flip-flop (761, 762) chacun connecté indépendamment à une sortie d’une cellule à délai, - un séparateur (77) connecté aux sorties des circuits flip-flop (761, 762) et conçu pour générer les données de décalage. Convertisseur selon la revendication 2, caractérisé en ce que l’interpolateur (75) est une ligne à délais comprenant plusieurs cellules élémentaires à délai (751, 752) disposées en série et destinées à propager le premier signal. Convertisseur selon la revendication 2, caractérisé en ce que l’interpolateur (75) est du type multi-phase. Convertisseur selon la revendication 2, caractérisé en ce que l’interpolateur (75) est une boucle à verrouillage de retard. Convertisseur selon la revendication 2, caractérisé en ce que l’interpolateur (75) est du type Vernier. Convertisseur selon la revendication 2, caractérisé en ce que l’interpolateur (75) est un registre flash et à approximation successive. Convertisseur selon l’une quelconque des revendications 2 à 7, caractérisé en ce que le séparateur (77) comprend k sorties en parallèle pour alimenter l’encodeur (9), k étant supérieur ou égal à 1. Convertisseur selon l’une quelconque des revendications précédentes, caractérisé en ce que le quantificateur (7) temporel comprend un lanceur de vagues conçu pour recevoir le premier signal et alimenter l’interpolateur (75). Convertisseur selon l’une quelconque des revendications précédentes, caractérisé en ce qu’il comprend une horloge intégrée (H) connectée au moins au module de mesure du temps grossier (4) et au module de mesure du temps fin (5). Convertisseur selon l’une quelconque des revendications précédentes, caractérisé en ce que le module de conversion (10) comprend une table de consultation pour réaliser la conversion de l’addition des données de décalage en ladite deuxième partie du décalage temporel. Convertisseur selon l’une quelconque des revendications précédentes, caractérisé en ce qu’il comprend plusieurs quantificateurs (7, 8) temporels disposés en parallèle. Convertisseur selon l’une quelconque des revendications précédentes, caractérisé en ce qu’il est intégré dans un circuit programmable FPGA. Convertisseur selon l’une quelconque des revendications 1 à 12, caractérisé en ce qu’il est intégré dans un circuit spécifique ASIC.