Système sur puce, comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, dans lequel au moins une ressource esclave contient un dispositif de mémoire (IMM1) incluant au moins une première zone mémoire (ZM1A, ZM1B) et un premier équipement maître (CPU1) est configuré pour définir des droits d’accès initiaux (DACI) pour cette première zone mémoire, et pour déléguer, au moins temporairement, la gestion des accès de ladite au moins une première zone mémoire, à un deuxième équipement maître (CPU2), ce deuxième équipement maître étant configuré pour définir pour ladite au moins une première zone mémoire, des droits d’accès particuliers (DACP) à partir des droits d’accès initiaux (DACI) associés à cette première zone mémoire et de règles de droits d’accès (RGL), et le système comprend en outre des moyens de vérification (RISU1) configurés pour vérifier si une transaction destinée à ladite au moins une première zone mémoire, est bien autorisée à accéder à cette première zone mémoire (ZM1A, ZM1B) en utilisant des droits d’accès associés à cette zone mémoire et en vigueur lors de la réception de ladite transaction, les droits d’accès en vigueur incluant les droits d’accès initiaux ou les droits d’accès particuliers, ou d’autres droits d’accès. Système selon la revendication 1, dans lequel le dispositif de mémoire inclut plusieurs zones mémoires et le premier équipement maître (CPU1) est configuré pour définir des droits d’accès initiaux pour chaque première zone mémoire, et pour déléguer respectivement, au moins temporairement, les gestions des accès des premières zones mémoires à plusieurs deuxièmes équipements maîtres. Système selon la revendication 1 ou 2, dans lequel au moins une première zone mémoire (ZM1A) est partitionnée en plusieurs sous-zones mémoires (ZM1A1, ZM1A2, ZM1A3), et le deuxième équipement maître qui a obtenu délégation pour cette première zone mémoire (ZM1A) est configuré pour attribuer des droits d’accès respectifs pour ces sous-zones mémoires (ZM1A1, ZM1A2, ZM1A3). Système selon l’une des revendications précédentes, dans lequel le premier équipement maître (CPU1) est en outre configuré pour, après avoir délégué la gestion des accès d’une première zone mémoire au deuxième équipement maître correspondant, retirer cette délégation et reprendre la gestion des accès à cette première zone mémoire. Système selon l’une des revendications précédentes, dans lequel le dispositif de mémoire inclut au moins une deuxième zone mémoire (ZM2) et le premier équipement maître est en outre configuré pour définir des droits d’accès initiaux pour cette deuxième zone mémoire et pour ne pas être autorisé à déléguer la gestion des accès à cette ou ces deuxièmes zones mémoires. Système selon l’une des revendications précédentes, formant un microcontrôleur ou un microprocesseur. Procédé de gestion des accès à au moins un dispositif de mémoire d’un système sur puce, le système sur puce comprenant plusieurs équipements maîtres, plusieurs ressources esclaves, et un circuit d’interconnexion (INTC) couplé entre les équipements maîtres et les ressources esclaves et capable de router des transactions entre des équipements maîtres et des ressources esclaves, au moins une ressource esclave contenant ledit au moins un dispositif de mémoire incluant au moins une première zone-mémoire, le procédé comprenant : -faire définir par un premier équipement maître des droits d’accès initiaux pour cette première zone mémoire, -faire déléguer, au moins temporairement, par le premier équipement maître à un deuxième équipement maître, la gestion des accès de ladite au moins une première zone mémoire, -faire définir par ce deuxième équipement maître pour ladite au moins une première zone mémoire, des droits d’accès particuliers à partir des droits d’accès initiaux associés à cette première zone mémoire et de règles de droits d’accès, et -vérifier si une transaction destinée à ladite au moins une première zone mémoire, est bien autorisée à accéder à cette première zone mémoire en utilisant des droits d’accès associés à cette zone mémoire et en vigueur lors de la réception de ladite transaction, les droits d’accès en vigueur incluant les droits d’accès initiaux ou les droits d’accès particuliers, ou d’autres droits d’accès. Procédé selon la revendication 7 pour un dispositif de mémoire incluant plusieurs premières zones mémoires (ZM1A, ZM1B), comprenant : faire définir par le premier équipement maître des droits d’accès initiaux pour chaque première zone mémoire, et - faire déléguer par le premier équipement maître respectivement, au moins temporairement, les gestions des accès des premières zones mémoires à plusieurs deuxièmes équipements maîtres. Procédé selon l’une des revendications 7 ou 8, comprenant en outre faire retirer par un premier équipement maître, après qu’il a délégué la gestion des accès d’une première zone mémoire au deuxième équipement maître correspondant, cette délégation et faire reprendre par le premier équipement maître, la gestion des accès à cette première zone mémoire. Procédé selon l’une des revendications 7 à 9 pour un dispositif de mémoire incluant au moins une deuxième zone mémoire (ZM2), comprenant en outre : -faire définir par le premier équipement maître des droits d’accès initiaux pour cette deuxième zone mémoire et ne pas autoriser le premier équipement maître à déléguer la gestion des accès à cette ou ces deuxièmes zones mémoires. Procédé selon l’une des revendications 7 à 10, dans lequel le système sur puce forme un microcontrôleur ou un microprocesseur.