INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Le deuxième seuil S2 est défini par une valeur constante supérieure à la valeur définissant la portion constante du premier seuil S1. Par exemple, le deuxième seuil est égal à 12,5 A.
Le troisième seuil S3 définit la condition de passage du premier mode de fonctionnement FB vers le deuxième mode de fonctionnement HB. Le troisième seuil S3 est défini par une portion linéaire puis par une portion constante. De préférence, le troisième seuil S3 est inférieur au premier seuil S1.
Notamment, la portion linéaire I S3 du troisième seuil S3est définie par l’équation suivante :
Notamment, la portion constante est définie par les performances thermiques du convertisseur 22. Notamment, cette valeur est par exemple comprise entre 10 et 15, de préférence elle est égale à 10 A.
En référence à la , il va maintenant être présenté un mode de réalisation du procédé d’activation du premier ou du deuxième mode de fonctionnement. Pour décrire le procédé, nous nous placerons tout d’abord dans le cas où un équipement 50 est relié électriquement au chargeur 20 (et donc que le chargeur 20 fonctionne selon le mode V2L).
Le procédé comprend tout d’abord une phase de réception P0 périodique, par le microcontrôleur 40 de la valeur du courant mesuré aux bornes de la batterie 10 par le régulateur 30, et de la valeur de la tension mesurée aux bornes de la batterie 10. Le microcontrôleur 40 reçoit dont la variation du courant mesuré aux bornes de la batterie 10.
Le procédé comprend également une étape de filtrage E1 de la variation du courant reçue, par le microcontrôleur 40
Le procédé comprend une étape d’activation E2 du premier mode de fonctionnement du deuxième pont H2 du convertisseur 22, lorsqu’au moins une valeur de la variation du courant filtré est supérieure au premier seuil S1. Par exemple, en référence à la , à l’instant t 1 , le premier mode de fonctionnement est activé, puisque la variation du courant filtré I batt_F est supérieure au premier seuil S1. Le procédé permet ainsi d’activer le premier mode de fonctionnement lorsque la variation du courant filtrée I batt_F , représentant la demande en fourniture de courant à la batterie 10, a augmenté progressivement jusqu’à être supérieure au premier seuil S1.
La est une vue de détail montrant ML1 et ML2
La est une perspective montrant la liaison superposée.
La est une perspective montrant le sous-ensemble LM1.
Le dispositif selon l’invention est un kit prévu pour faire pivoter longitudinalement des lames contenues dans un cadre que nous décrirons rectangulaire par simplicité.
Les lames sont également prévues identiques par simplicité.
Dans notre description, nous considérons un seul kit par convention et facilité de description comprenant une seule lame qui pivote longitudinalement autour d’un axe AX.
Dans notre description seuls les cotés perpendiculaires aux lames du cadre sont décrits.
Notre kit est pour autant prévu pour pouvoir engendrer une rotation longitudinale de plusieurs lames parallèles entres elles et contenues dans un même kit.
Notre kit est également prévu pour s’associer longitudinalement à d’autres kits identiques disposés le long des cotés adjacents du cadre et contenant une pluralité de lames qui forment le plan des lames que l’on appelle un tablier.
Suivant un exemple de réalisation et se référant à la , un dispositif selon l’invention est fixé dans un cadre ici rectangulaire, plus précisément sur deux montants parallèles délimitants une zone dans laquelle est installé l’au moins un kit selon l’invention.
Ce kit comprend deux parcloses, une parclose P1 fixée longitudinalement sur un montant M1, une parclose P2 fixée longitudinalement sur le montant M2.
Selon un mode de réalisation, le deuxième circuit est configuré pour recevoir le signal d'horloge, et pour générer, au moins en partie à partir du signal d'horloge, au moins un troisième signal configuré pour commander les mémorisations par le troisième circuit et les générations des troisièmes impulsions par le quatrième circuit.
Selon un mode de réalisation, le premier circuit est configuré pour fournir un quatrième signal indiquant un début et une fin de chaque première impulsion, le deuxième circuit étant configuré pour recevoir le quatrième signal et pour générer le troisième signal à partir du signal d'horloge et du quatrième signal.
Selon un mode de réalisation les premier et deuxième circuits sont configurés pour que les deuxièmes impulsions placent un zéro de conversion du convertisseur au milieu de la dynamique du convertisseur.
Selon un mode de réalisation, le quatrième circuit est configuré pour que l'intégration de chaque troisième impulsion mette en oeuvre une soustraction de la quantification binaire mémorisée au début de ladite troisième impulsion.
Selon un mode de réalisation, les premier et deuxième circuits sont configurés pour que chaque deuxième impulsion provoque, sur le signal de sortie du circuit intégrateur, une variation d'amplitude identique et de signe opposé à une variation d'amplitude que provoquerait une première impulsion de durée déterminée par la moitié de la dynamique du convertisseur.
Selon un mode de réalisation, le convertisseur est de type sigma-delta et le quatrième circuit est configuré pour que chaque troisième impulsion mette en œuvre une contre réaction négative sigma-delta.
Selon un mode de réalisation : les premières, deuxièmes et troisièmes impulsions sont signées ; les premier et deuxième circuits sont configurés pour qu'un signe des deuxièmes impulsions soit opposé à un signe des premières impulsions et qu'une durée maximale des premières impulsions que le convertisseur peut convertir multipliée par une amplitude des premières impulsions soit égale à deux fois une durée des deuxièmes impulsion multipliée par une amplitude des deuxièmes impulsions ; et le quatrième circuit est configuré pour qu'un signe de chaque troisième impulsion soit déterminé par un état du premier du bit et qu'une amplitude des troisièmes impulsions multipliée par une durée des troisièmes impulsion soit égale à la durée des deuxièmes impulsion multipliée par l'amplitude des deuxièmes impulsions.
Selon un mode de réalisation, les deuxièmes et troisièmes impulsions ont chacune une durée multiple d'une période du signal d'horloge, de préférence égale à une période du signal d'horloge.
Selon un mode de réalisation, une sortie dudit convertisseur est au moins en partie déterminée par le premier bit.
Selon un mode de réalisation, le convertisseur est du type sigma-delta à mise en forme du bruit à étage multiple, le convertisseur comprenant un premier étage comprenant le circuit intégrateur et les premier, deuxième, troisième et quatrième circuits, et un deuxième étage configuré pour recevoir un signal de sortie du circuit intégrateur du premier étage et pour fournir un signal numérique de sortie du deuxième étage à partir du signal de sortie du circuit intégrateur du premier étage, une sortie dudit convertisseur étant déterminée au moins en partie par le premier bit et le signal numérique de sortie du deuxième étage.
Selon un mode de réalisation, le deuxième étage est configuré pour : générer, après chaque troisième impulsion, une quatrième impulsion débutant en synchronisme avec le signal d'horloge ; intégrer, pendant chaque quatrième impulsion, une somme du signal de sortie du circuit intégrateur du premier étage et d'un signal de contre réaction, quantifier sur un bit un résultat de ladite intégration et mémoriser sur un deuxième bit ladite quantification binaire à la fin de la quatrième impulsion ; générer, pendant chaque troisième impulsion, une cinquième impulsion à partir du deuxième bit, et le signal de contre réaction en intégrant ladite cinquième impulsion ; et mémoriser le deuxième bit sur un troisième bit à chaque front actif du premier signal, le signal numérique de sortie du deuxième étage étant généré à partir des deuxième et troisième bits ou correspondant aux deuxième et troisième bits.
Selon un mode de réalisation, le deuxième étage comprend : un cinquième circuit configuré pour générer, après chaque troisième impulsion, une quatrième impulsion débutant en synchronisme avec le signal d'horloge ; un circuit intégrateur configuré pour intégrer, pendant chaque quatrième impulsion, une somme du signal de sortie du circuit intégrateur du premier étage et d'un signal de contre réaction ; un sixième circuit configuré pour quantifier sur un bit une sortie du circuit intégrateur du deuxième étage et mémoriser ladite quantification binaire sur un deuxième bit, à la fin de chaque quatrième impulsion ; un septième circuit configuré, à chaque troisième impulsion, pour fournir ledit signal de contre réaction en intégrant, pendant ladite troisième impulsion, une cinquième impulsion déterminée à partir du deuxième bit ; et un circuit configuré pour mémoriser le deuxième bit sur un troisième bit à chaque front actif du premier signal, le signal numérique de sortie du deuxième étage étant généré à partir des deuxième et troisième bits ou correspondant aux deuxième et troisième bits.
Selon un mode de réalisation, le convertisseur comprend une première entrée configurée pour recevoir le premier signal et une deuxième entrée configurée pour recevoir le signal d'horloge, et : - le deuxième signal et le signal d'horloge sont confondus, ou - le convertisseur comprend un circuit diviseur de fréquence, de préférence par deux, configuré pour recevoir le signal d'horloge et pour fournir le deuxième signal.
Un autre mode de réalisation prévoit une boucle à verrouillage de phase en tout numérique configurée pour recevoir un signal à une première fréquence et pour fournir un signal à une deuxième fréquence égale à N/D fois la première fréquence, avec N et D deux valeurs positives, la boucle à verrouillage de phase comprenant un convertisseur tel que décrit ci-dessus, la première entrée du convertisseur étant configurée pour recevoir le signal à la première fréquence et la deuxième entrée du convertisseur étant configurée pour recevoir le signal à la deuxième fréquence.
Selon un mode de réalisation, la boucle à verrouillage de phase comprend un circuit configuré pour fournir un premier signal numérique incrémenté de la valeur N à la première fréquence ; un circuit configuré pour fournir un deuxième signal numérique incrémenté de la valeur D à la deuxième fréquence et un troisième signal numérique correspondant à une mémorisation du deuxième signal numérique cadencée à la première fréquence ; un filtre numérique configuré pour recevoir une soustraction d'une sortie du convertisseur et du troisième signal numérique au premier signal numérique et pour commander un oscillateur configuré pour fournir le signal à la deuxième fréquence, dans laquelle le deuxième signal du convertisseur est confondu avec le signal à la deuxième fréquence.
Selon un mode de réalisation, la boucle à verrouillage de phase comprend : soit un circuit configuré pour fournir un premier signal numérique incrémenté de la valeur N à la première fréquence, et un circuit configuré pour un deuxième signal numérique incrémenté de la valeur D/2 à la deuxième fréquence, avec D pair, soit un circuit configuré pour fournir un premier signal numérique incrémenté de la valeur 2N à la première fréquence et un circuit configuré pour fournir un deuxième signal numérique incrémenté de la valeur D à la deuxième fréquence ; un circuit configuré pour fournir un troisième signal numérique correspondant à une mémorisation du deuxième signal numérique cadencée par le deuxième signal du convertisseur ; un filtre numérique configuré pour recevoir une soustraction d'une sortie du convertisseur et du troisième signal numérique au premier signal numérique et pour commander un oscillateur configuré pour fournir le signal à la deuxième fréquence, le deuxième signal du convertisseur étant obtenu en divisant par deux la fréquence du signal à la deuxième fréquence.
Le bombage des premier et deuxième vitrages (pare-brise notamment) peut être dans une ou plusieurs directions par exemple décrit dans le document WO2010136702.
Afin de limiter l’échauffement dans l’habitacle ou de limiter l’usage d’air conditionné, l’un des vitrages au moins (de préférence le verre extérieur) est teinté, et le vitrage feuilleté peut comporter également une couche réfléchissant ou absorbant le rayonnement solaire, de préférence en face F4 ou en face F2 ou F3, en particulier une couche d’oxyde transparent électro-conducteur dite couche TCO (en face F4) ou même un empilement de couches minces comprenant au moins une couche TCO, ou d’empilements de couches minces comprenant au moins une couche d’argent (en F2 ou F3), là où chaque couche d’argent étant disposée entre des couches diélectriques.
Le système optique selon l’invention peut être utilisé en combinaison avec d’autres dispositifs électrocommandables tels que ceux avec des systèmes électroluminescents (ensemble de diodes inorganiques ponctuels DEL, diodes organiques ou OLED, TFEL (à couches minces). Les deux peuvent être en regard ou adjacent au sein d’un vitrage feuilleté (de l’intercalaire de feuilletage.
Le système optique selon l’invention peut être utilisé notamment dans un vitrage feuilleté, en combinaison avec un autre dispositif électrocommandable tel qu’un dispositif électrocommandable électrominescent, en particulier, LED, OLED, TFEL.
D’autres détails et caractéristiques de l’invention apparaîtront de la description détaillée qui va suivre, faite en regard des dessins annexés suivants et dans lesquelles:
La représente une vue en coupe schématique d’un système optique 1001 composé d’un premier dispositif électrocommandable 10 qui est à diffusion et couleur variable par cristaux liquides et colorant dichroïque et d’un deuxième dispositif électrocommandable à polarisation variable 100 par cristaux liquides et colorant dichroïque 100 dans un premier mode de réalisation de l’invention.
La représente une vue en coupe schématique d’un système optique 1002 composé d’un premier dispositif électrocommandable 10 qui est à diffusion et couleur variable par cristaux liquides et colorant dichroïque et d’un deuxième dispositif électrocommandable à polarisation variable 101 par cristaux liquides et colorant dichroïque 100 dans un deuxième mode de réalisation de l’invention.
La représente une vue en coupe schématique d’un système optique 1003 composé d’un premier dispositif électrocommandable 10 qui est à diffusion et couleur variable par cristaux liquides et colorant dichroïque et d’un deuxième dispositif électrocommandable à polarisation variable 102 par cristaux liquides et colorant dichroïque 100 dans un troisième mode de réalisation de l’invention.
La représente une vue en coupe schématique d’un système optique 1000 composé d’un premier dispositif électrocommandable 10 qui est à diffusion et couleur variable par cristaux liquides et colorant dichroïque et d’un deuxième dispositif électrocommandable à polarisation variable 100 par cristaux liquides et colorant dichroïque 100 dans un quatrième mode de réalisation de l’invention.
La est une vue de face d’électrodes en bandes et deux à deux utilisées dans le deuxième dispositif de la .
La est une vue partielle schématique de principe en perspective du deuxième dispositif de la dans un premier état fonctionnel qui est l’état off.
La est une vue partielle schématique de principe en perspective du deuxième dispositif de la dans un deuxième état qui est un état on à une tension donnée U2.
La représente une vue en coupe schématique et de détail de la couche électroactive entre deux électrodes plan- plan du premier dispositif 10 hors champ électrique, illustrant schématiquement l’orientation de certains cristaux liquides et de certains des colorants dichroïques sans champ électrique E1.
La représente une vue en coupe schématique et de détail de la couche électroactive entre deux électrodes plan- plan du premier dispositif 10 sous le premier champ électrique E1, illustrant schématiquement l’orientation de certains cristaux liquides et de certains des colorants dichroïques sous ledit premier champ électrique E1.
Les figures 10, 11, 12 montrent en vue de face des images (en noir et blanc) obtenues par microscopie optique en lumière polarisée (MOP) sous polariseur sous un grossissement de x20 (avec une échelle en trait blanc de 50µm) de la première couche électroactive du premier dispositif électrocommandable 10 de la (exemple 1) en l’absence dudit premier champ électrique E1.
La montre un ensemble de courbes correspondant à la transmission totale TT en fonction de la longueur d’onde entre 380 et 630nm dans une variante du système optique de la car P1 est perpendiculaire à b (deuxième dispositif tourné à 90°).
soit j) à partir d’une lumière incidente non polarisée côté opposé au premier dispositif, le deuxième dispositif étant apte à fournir une lumière de sortie non polarisée côté premier dispositif,
l’un des premier et deuxième états fonctionnels étant à l’état éteint ou off (hors tension électrique), l’autre des premier et deuxième états fonctionnels étant à un état allumé (de mise sous tension électrique).
De préférence, le premier état fonctionnel est l’état éteint (off) et le deuxième état fonctionnel est de préférence selon i) ou le premier état fonctionnel est un état allumé (on) et le deuxième état fonctionnel est selon j).
Dans une configuration, le premier état fonctionnel est l’état éteint et le deuxième état fonctionnel est de préférence selon i). Naturellement le deuxième dispositif présente alors une multitude d’états fonctionnels à l’état allumé. Il existe en particulier une tension seuil à partir duquel la force d’ancrage des deuxième cristaux liquides est vaincue pour une partie des cristaux liquides et plus on augmente la tension plus les cristaux liquides se réorientent jusqu’à une tension de saturation qui est de préférence d’au plus 80V.
On peut alors avoir un ratio de polarisation qui varie en fonction de la tension U2 appliquée.
Avantageusement, le premier champ électrique E1 est alternatif et de préférence la première tension électrique appliquée U1 est d’au plus 120V et le deuxième champ électrique E2 est alternatif et de préférence la deuxième tension appliquée U2 est d’au plus 120V. De préférence, les première et deuxième électrodes sont dans des plans distincts, et les premiers cristaux liquides ont une anisotropie diélectrique positive (indépendante de la fréquence du premier champ électrique E1), le premier champ électrique E1 étant perpendiculaire aux premières et deuxième électrodes.
E1 comme E2 est de préférence alternatif avec une fréquence à partir de 50Hz, par exemple une fréquence de 100Hz, 1kHz ou 2kHz. Par tension on entend la tension pic (Vpeak en anglais).
Ainsi les changements d’orientation des premiers cristaux liquides sont induits de préférence par E1 normal à la face FA1 (au plan moyen si l’empilement est courbe par exemple flexible et entre des substrats bombés notamment de verre).
Le système optique selon l’invention à l’état off (des premiers et deuxième dispositifs éteints) peut être coloré avec une couleur donnée C0 notamment définie par une clarté L*0 (et en outre par a*0, b*0).
Le système optique selon l’invention à l’état on du deuxième dispositif (premier dispositif éteint) peut être coloré avec une couleur donnée Ca notamment définie par une clarté L* (et en outre par a*, b*).
Le système optique selon l’invention à l’état on des premier et deuxième dispositifs peut être coloré avec une couleur donnée Cb notamment définie par une clarté L* (et en outre par a*, b*).
Le système optique selon l’invention à l’état on du premier dispositif (deuxième dispositif éteint) peut être coloré avec une couleur donnée Cb notamment définie par une clarté L* (et en outre par a*, b*).
Par ailleurs la couleur peut varier en fonction de la tension U1 et/ou U2.
Le choix de U1 et/ou U2 peut être piloté, notamment ajusté en fonction de données récoltées par des capteurs (température, luminosité etc) en communication avec le dispositif (commandant la source d’alimentation électrique).
La troisième (respectivement la quatrième) électrode peut comporter (voire être constituée de) une couche électroconductrice (monocouche ou multicouche, en particulier dépôt(s)) notamment minérale en particulier d’épaisseur d’au plus 200nm (sur élément porteur de préférence couche électroconductrice entre élément porteur et couche d’ancrage), notamment comportant un moyen d’amenée de courant (bande -bus bar- notamment métallique, en cuivre, à l’argent etc) en bordure.
Dans une configuration plan plan, les troisième et quatrième électrodes en couches s’étendent sur tout ou partie de leur élément porteur distinct.
Chaque pilier semiconducteur PLR peut présenter un ou plusieurs flancs F selon que ce dernier soit cylindrique ou parallélépipédique. Afin de simplification dans le reste de la description, il ne sera fait mention que "du flanc" d'un pilier semiconducteur pour désigner le flanc ou les flancs dudit pilier, selon que ce dernier soit cylindrique ou parallélépipédique. Lorsque la gravure PROC102 met en œuvre des plots de protection B, le flanc F de chaque pilier PLR est ainsi disposé à l'aplomb du pourtour de chaque plot de protection B. Le diamètre DPLR de chaque pilier PLR peut coïncider avec le diamètre de chaque plot de protection B et est par exemple compris entre 30 nm et 60 nm, par exemple égal à 50 nm. Le diamètre DPLR de chaque pilier PLR peut également être inférieure au diamètre de chaque plot de protection B, notamment lorsque la gravure mise en œuvre n'est pas totalement anisotrope. Ainsi le flanc de chaque pilier PLR est légèrement en retrait de l'aplomb du pourtour de chaque plot B.
Le procédé PROC comporte avantageusement, avant la gravure PROC102 de la première couche semiconductrice S1, la formation PROC101 de la pluralité de plots de protection B sur la première couche semiconductrice S1. La présente schématiquement la formation PROC101 de la pluralité de plots de protection B sur la première couche semiconductrice S1. Les plots de protection B sont préférentiellement formés par dépôt de la couche de masque dur, suivi de la photolithographie d'un masque de résine et gravure anisotrope des plots B à travers le masque de résine. Les plots de protection B peuvent également être formés par photolithographie d'un masque de résine et dépôt d'une couche dite de masque dur, par exemple de SiN. De préférence, les plots de protection B présentent un contour pouvant être circulaire ou rectangulaire. Chaque plot de protection B présente une hauteur HB, mesurée perpendiculairement à la surface de la première couche semiconductrice S1, pouvant être comprise entre 20 nm et 80 nm. Lorsque les plots de protection B sont cylindriques, ils présentent chacun un diamètre DB pouvant être compris entre 30 nm et 60 nm. Lorsque les plots de protection B sont parallélépipédiques, ils présentent chacun une diagonale pouvant être compris entre 30 nm et 60 nm. Afin de simplification dans la description, on désignera par "diamètre" tant le diamètre des plots cylindriques que la diagonale des plots parallélépipédiques.
Afin de former les piliers semiconducteurs PLR en quinconce par rapport au réseau de qubits, il est avantageux de disposer les plots de protection B en quinconce sur la première couche semiconductrice S1.
Lorsque le procédé PROC est réalisé sur un substrat de type SOI, la couche qubits QBL s'étend alors sur la couche isolante BOX et plus particulièrement entre la pluralité de piliers semiconducteurs PLR et la couche isolante BOX.