Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le procédé selon l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : l'épaisseur de la couche qubits est comprise entre 5 nm et 35 nm ; les lignes de couplage croisent les colonnes de couplages préférentiellement selon un angle sensiblement droit ; la première couche semiconductrice est en silicium et de préférence enrichi par un isotope, par exemple le silicium 28 ; la première couche semiconductrice comprend une couche semiconductrice monocristalline en face avant et une couche semiconductrice monocristalline épitaxiée, la couche semiconductrice monocristalline épitaxiée étant obtenue au moyen d'une épitaxie pleine plaque à partir de la couche semiconductrice monocristalline en face avant. l'étape d'oxydation permettant de former le diélectrique de flanc pour chaque pilier semiconducteur comprend les sous-étapes suivantes : oxyder la surface libre de chaque pilier semiconducteur de sorte à former, au niveau du flanc de chaque pilier semiconducteur, une couche diélectrique sacrificielle ; retirer la couche diélectrique sacrificielle ; et oxyder la surface libre de chaque pilier semiconducteur de sorte à former, au niveau du flanc de chaque pilier semiconducteur, le diélectrique de flanc ; chaque diélectrique de flanc est obtenu par oxydation thermique du flanc de chaque pilier semiconducteur ; la formation de la pluralité de lignes de couplage comprend : déposer de manière conforme d'une première couche conductrice recouvrant intégralement la première couche de séparation et chaque pilier semiconducteur; déposer une cinquième couche de diélectrique de manière à recouvrir complètement la première couche conductrice ; graver la cinquième couche de diélectrique de manière à mettre à nu une pluralité de portions de la première couche conductrice, dites "capuchons", et conserver une épaisseur résiduelle de la cinquième couche de diélectrique, chaque capuchon recouvrant une portion supérieure de chaque pilier semiconducteur ; graver la première couche conductrice et la cinquième couche diélectrique de manière à retirer chaque capuchon et l'épaisseur résiduelle de la cinquième couche diélectrique ; et graver la première couche conductrice de manière à obtenir les lignes de couplage ; le procédé comprend, avant la gravure de la première couche semiconductrice, la formation d'une pluralité de plots de protection sur la première couche semiconductrice, la gravure de la première couche semiconductrice comprenant une gravure anisotrope d'une première partie de la première couche semiconductrice de manière à obtenir un pilier semiconducteur sous chaque plot sacrificiel ; le procédé comprend, après la gravure de chaque portion des diélectriques de flancs, les étapes supplémentaires suivantes : retirer le plot de protection de chaque pilier semiconducteur de manière à exposer la deuxième extrémité dudit pilier semiconducteur ; et déposer une couche conductrice dopée, dite "couche d'initialisation", recouvrant au moins la deuxième extrémité et la surface de contact de chaque pilier semiconducteur ; la couche d'initialisation est en silicium polycristallin fortement dopé ; le procédé comprend, après le dépôt de la couche d'initialisation, la formation de contacts conducteurs au niveau de chaque ligne de couplage, de chaque colonne de couplage et de la couche d'initialisation ; le procédé comprend, après la gravure de chaque portion des diélectriques de flancs, les étapes supplémentaires suivantes : former une pluralité de troisièmes électrodes conductrices dopées, dites "lignes de lecture", chaque ligne de lecture étant en contact avec au moins un pilier semiconducteur ; déposer une sixième couche diélectrique, dite "quatrième couche de séparation", recouvrant les lignes de lecture et recouvrant la pluralité de plots de protection ; aplanir la quatrième couche de séparation et la pluralité de lignes de lecture jusqu'à atteindre les plots de protection ; graver sélectivement la pluralité de plots de protection de manière à laisser une pluralité de cavités à l'aplomb de chaque pilier semiconducteur ; et former une structure de grille, "dite grille de chargement", dans chaque cavité ; chaque ligne de lecture est en contact avec la surface de contact d'au moins un pilier semiconducteur ; le procédé comprend, après la formation de chaque grille de chargement, la formation de contacts conducteurs au niveau de chaque ligne de couplage, de chaque colonne de couplage, de chaque ligne de lecture et de chaque grille de chargement.