INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
A titre d'exemple, la phase R est mise en œuvre en rendant passant simultanément la grille TG0 et le transistor RST. Selon un autre exemple, un transistor MOS d'initialisation de la photodiode PD (non illustré en ) est prévu dans le pixel Pix, ce transistor étant mis à l'état passant pour coupler la photodiode PD, par exemple son anode 600, au potentiel d'initialisation de la photodiode PD. A titre d'exemple, ce transistor a une borne de conduction couplée à l'anode 600 de la photodiode 600, une borne de conduction couplée au potentiel GND et une borne de commande recevant un signal de commande fournit par le circuit CTRL.
Le procédé ci-dessus est susceptible de nombreuses variations. Par exemple, la phase de transfert de charges entre les instants t4 et t6 peut être mise en œuvre avant la phase d'initialisation du noeud SN0 entre les instants t2 et t3. Toutefois, quelles que soient les variations envisagées, lorsqu'un pixel Pix est dans une phase d'intégration correspondant à une acquisition d'une image en couleur ou en noir et blanc, les grilles TG0, TGMEME1 et TGMEM2 sont maintenues bloquées, et, lorsque le pixel Pix est dans la phase de lecture suivant cette phase d'intégration, la grille TG0 est commutée à l'état passant de manière à transférer, vers le noeud SN0, les charges utiles photogénérées et accumulées dans la photodiode PD pendant la phase d'intégration INT.
La illustre, par des chronogrammes, un exemple de mode de mise en œuvre d'une acquisition d'une carte de profondeur dans le capteur des figures 1 à 5.
Dans cet exemple, chaque pixel Pix du capteur est du type illustré en relation avec la , c’est-à-dire que, lors de l'acquisition d'une carte de profondeur par le capteur, chaque pixel Pix fonctionne dans le domaine des tensions et le capteur fonctionne en obturation globale. Ainsi, la phase d'intégration Int' du pixel Pix décrit ici est commune et simultanée dans tous les pixels Pix du capteur, et la phase de lecture du pixel Pix est mise en œuvre simultanément pour tous les pixels d'une même ligne, en lisant les lignes du capteur les unes après les autres.
La personne du métier est mesure d'adapter la description faite dessous en relation avec la au cas où, lors de l'acquisition d'une carte de profondeur par le capteur, chaque pixel Pix fonctionne dans le domaine des charges et/ou le capteur fonctionne en obturation déroulante.
A l’étape 20, l’unité de contrôle UC est donc en mode de fonctionnement et les domaines VCore et VIO sont alimentés. Le contenu des registres APCR1 et APCR2 est à ‘0’ afin d’empêcher la configuration des entrées IN de la mémoire MEM par les deuxièmes moyens de configuration CONF2. Les premiers moyens de configuration CONF1 utilisent la valeur contenue dans les registres de configuration VCORE_CR_PU et VCORE_CR_PD pour générer les signaux de commande PU_VCore et PD_VCore. Comme indiqué précédemment, ces signaux PU_VCore et PD_VCore permettent de configurer la valeur de polarisation de l’entrée IN de la mémoire MEM.
Par ailleurs, l’unité de contrôle UC génère un signal de commande OK_OUT de valeur ‘1’ en entrée des circuits de sélection MS1 et MS2 lorsque l’unité de contrôle UC est dans ledit mode de fonctionnement.
Le procédé de configuration comprend en outre une étape 21 de sélection par les circuits de sélection MS1 et MS2 des premiers moyens de configuration CONF1. Cette étape 21correspond plus précisément à la sélection mentionnée précédemment des signaux de commande PU_VCore et PD_VCore générés par les premiers moyens de configuration CONF1 pour configurer la valeur de polarisation de l’entrée IN de la mémoire MEM.
A l’étape 22, le signal de commande sélectionné PU_VCore est transmis par le circuit de sélection MS1 au commutateur MCPU. Selon la valeur de ce signal de commande correspondant à la configuration à appliquer en entrée IN de la mémoire MEM, le commutateur MCPU peut être passant ou bloqué. De même, le signal de commande sélectionné PD_VCore est transmis par le circuit de sélection MS2 au commutateur MCPD. Selon la valeur de ce signal de commande correspondant à la configuration à appliquer en entrée IN de la mémoire MEM, le commutateur MCPD peut être passant ou bloqué.
Par exemple, le commutateur MCPD est passant pour une valeur de configuration transmis par le signal PD_VCore. Le commutateur MCPD active alors la résistance de rappel PD pour appliquer un état logique bas à l’entrée IN de la mémoire MEM.
De même, le commutateur MCPU est passant pour une valeur de configuration transmis par le signal PU_VCore. Le commutateur MCPU active alors la résistance de tirage PU pour appliquer un état logique haut à l’entrée IN de la mémoire MEM.
A l’étape 23, le contenu des registres de configuration VIO_CR_PU et VIO_CR_PD ainsi que le contenu des registres APCR1 et APCR2 sont modifiés de façon à permettre la configuration de l’entrée IN de la mémoire MEM par les deuxièmes moyens de configuration CONF2 lorsque l’unité de contrôle est en mode de consommation réduite. Le fonctionnement des registres VIO_CR_PU, VIO_CR_PD, APCR1 et APCR2 des deuxièmes moyens de configuration CONF2 reste le même que celui expliqué précédemment.
A l’étape 24, l’unité de contrôle passe en mode de consommation réduite. Le domaine d’alimentation VCore est alors éteint et le domaine d’alimentation VIO continue d’être alimenté. L’unité de contrôle UC génère un signal de commande OK_OUT de valeur ‘0’ en entrée des circuits de sélection MS1 et MS2 et l’unité de contrôle UC génère un signal ISO_PULSE en entrée des bascules D1 et D2. Les deuxièmes moyens de configuration CONF2 utilisent alors la valeur contenue dans les registres de configuration VIO_CR_PU et VIO_CR_PD pour générer les signaux de commande PU_VIO et PD_VIO. Comme indiqué précédemment, ces signaux PU_VIO et PD_VIO permettent de configurer la valeur de polarisation de l’entrée IN de la mémoire MEM.
Le procédé de configuration comprend en outre une étape 25 de sélection par les circuits de sélection MS1 et MS2 des deuxièmes moyens de configuration CONF2. Cette étape 25 correspond plus précisément à la sélection mentionnée précédemment des signaux de commande PU_VIO et PD_VIO générés par les deuxièmes moyens de configuration CONF2 pour configurer la valeur de polarisation de l’entrée IN de la mémoire MEM.
A l’étape 26, le signal de commande sélectionné PU_VIO est transmis par le circuit de sélection MS1 au commutateur MCPU. Selon la valeur de ce signal de commande correspondant à la configuration à appliquer en entrée IN de la mémoire MEM, le commutateur MCPU peut être passant ou bloqué. De même, le signal de commande sélectionné PD_VIO est transmis par le circuit de sélection MS2 au commutateur MCPD. Selon la valeur de ce signal de commande correspondant à la configuration à appliquer en entrée IN de la mémoire MEM, le commutateur MCPD peut être passant ou bloqué.
Par exemple, le commutateur MCPD est passant pour une valeur de configuration transmis par le signal PD_VIO. Le commutateur MCPD active alors la résistance de rappel PD pour appliquer un état logique bas à l’entrée IN de la mémoire MEM.
De même, le commutateur MCPU est passant pour une valeur de configuration transmis par le signal PU_VIO. Le commutateur MCPU active alors la résistance de tirage PU pour appliquer un état logique haut à l’entrée IN de la mémoire MEM.
Plus particulièrement, un état logique haut peut être appliqué par la résistance de tirage PU3 à l’entrée NCS de la mémoire MEM lorsque MCPU3 est passant à l’étape 26. MCPU3 est passant lorsque le signal CTRLU3 est à l’état logique bas par exemple. La mémoire MEM est alors désactivé, notamment lorsque l’unité de contrôle UC est en mode de consommation réduite et donc lorsque le signal CTRLU3 correspond au signal de commande PU_VIO généré par les deuxièmes moyens de configuration CONF2.
Enfin, dans une étape 27, l’unité de contrôle UC passe en mode de fonctionnement, le domaine d’alimentation VCore est de nouveau alimenté et le contenu des registres VCORE_CR_PU et VCORE_CR_PD est réinitialisé. Il convient alors de modifier le contenu de ces registres VCORE_CR_PU et VCORE_CR_PD afin de permettre la configuration des entrées IN de la mémoire MEM par les premiers moyens de configuration CONF1, et de désactiver les deuxièmes moyens de configuration en mettant à ‘0’ le contenu des registres APCR1 et APCR2. Le procédé peut alors continuer à partir de l’étape 20.
ARCHITECTURE DE RÉVEIL ET D’ENDORMISSEMENT DE CALCULATEURS COMPATIBLE AVEC DIFFÉRENTS TYPES DE VÉHICULES AUTOMOBILES La présente invention porte sur une architecture de réveil et d’endormissement de calculateurs compatible avec différents types de véhicules automobiles. L’invention trouve une application particulièrement avantageuse avec les chaînes de traction de type électrique ou hybride.
L'invention vise à proposer une solution à une problématique d’implémentation de fonctions de réveil et d'endormissement de calculateurs entre un calculateur de supervision d'une chaîne de traction et un calculateur de supervision de véhicule pour différentes architectures électroniques de véhicule automobile.
est un algorigramme représentant schématiquement un procédé selon l’invention, illustrant notamment les étapes b 1 ) à b 4 ).
est un algorigramme représentant schématiquement un procédé selon l’invention, illustrant notamment les étapes d 01 ) et d 02 ).
est un algorigramme représentant schématiquement un procédé selon l’invention, illustrant notamment les étapes f’), g’) et h’).
est un algorigramme représentant schématiquement un procédé selon l’invention, illustrant notamment les étapes f 01 ) et f 02 ).
est un algorigramme représentant schématiquement un procédé selon l’invention, illustrant notamment l’étape d’).
est une vue schématique partielle en coupe, représentant des motifs de la première série, et illustrant un premier mode de mise en œuvre de l’étape b).
est une vue schématique partielle en coupe, représentant des motifs de la première série, et illustrant un deuxième mode de mise en œuvre de l’étape b).
est une schématique partielle en coupe, représentant des motifs de la deuxième série, et illustrant un mode de mise en œuvre des étapes f) et f’).
Les formes utilisées pour les figures 1 à 8 respectent la norme ISO 5807 des algorigrammes. « O » signifie « Oui », c'est-à-dire que le résultat du test est vrai. « N » signifie « Non », c'est-à-dire que le résultat du test est faux.
Il est à noter que les figures 9 à 11 décrites ci-avant sont schématiques, et ne sont pas nécessairement à l’échelle par souci de lisibilité et pour en simplifier leur compréhension.
Un réseau à analyser Comme illustré à la , un objet de l’invention est un procédé de classification de défauts d’un réseau à analyser 2 comportant des motifs 20 périodiques, le procédé comportant les étapes : a) prévoir une image numérique d’un réseau de référence 1, montrant une première série de motifs 10 périodiques ; b) définir un motif de référence 100 à partir des motifs 10 de la première série ; c) prévoir une image numérique du réseau à analyser 2, montrant une deuxième série de motifs 20 périodiques ; d) calculer un coefficient de corrélation entre chaque motif 20 de la deuxième série et le motif de référence 100 ; e) classer, dans une première catégorie, chaque motif 20 de la deuxième série dont le coefficient de corrélation, en valeur absolue, est inférieur à un seuil prédéterminé ; f) extraire une dimension caractéristique D pour chaque motif 20 de la deuxième série dont le coefficient de corrélation, en valeur absolue, est supérieur au seuil prédéterminé ; g) calculer une moyenne arithmétique et un écart-type des dimensions caractéristiques D extraites lors de l’étape f) ; h) classer, dans une deuxième catégorie, chaque motif 20 de la deuxième série dont la dimension caractéristique D présente un écart à la moyenne arithmétique supérieur à l’écart-type.
Autrement dit, un objet de l’invention est un procédé de détection de défauts d’un réseau à analyser 2 comportant des motifs 20 périodiques, le procédé comportant les étapes : a) prévoir une image numérique d’un réseau de référence 1, montrant une première série de motifs 10 périodiques ; b) définir un motif de référence 100 à partir des motifs 10 de la première série ; c) prévoir une image numérique du réseau à analyser 2, montrant une deuxième série de motifs 20 périodiques ; d) calculer un coefficient de corrélation entre chaque motif 20 de la deuxième série et le motif de référence 100 ; e) détecter chaque motif 20 de la deuxième série dont le coefficient de corrélation, en valeur absolue, est inférieur à un seuil prédéterminé ; f) extraire une dimension caractéristique D pour chaque motif 20 de la deuxième série dont le coefficient de corrélation, en valeur absolue, est supérieur au seuil prédéterminé ; g) calculer une moyenne arithmétique et un écart-type des dimensions caractéristiques D extraites lors de l’étape f) ; h) détecter chaque motif 20 de la deuxième série dont la dimension caractéristique D présente un écart à la moyenne arithmétique supérieur à l’écart-type.
L’image numérique du réseau de référence 1, prévue lors de l’étape a), comporte un ensemble de pixels, chaque pixel possédant une intensité. A titre d’exemple non limitatif, l’image numérique du réseau de référence 1, prévue lors de l’étape a), peut avoir un format TIFF (« Tag Image File Format » en langue anglaise). L’image numérique du réseau de référence 1 peut être en niveaux de gris.
L’image numérique du réseau de référence 1, prévue lors de l’étape a), peut être issue d’un microscope électronique, de préférence à balayage.
De préférence, la région 108 et la grille 110 qui l'entoure sont disposées dans une partie centrale du pixel Pix, c’est-à-dire dans une partie centrale du pixel Pix en vue de dessus.
Afin de permettre l'acquisition d'une carte de profondeur par le capteur, le pixel Pix comprend au moins deux ensembles d'une région 112 et d'une grille de transfert verticale 114. Dans l'exemple des figures 1 et 2, le pixel Pix comprend deux ensembles d'une région 112 et d'une grille 114. Dans d'autres exemples non illustrés, le pixel Pix comprend trois ou quatre ensembles d'une région 112 et d'une grille 114.
La région 112 est dopée du même type que le substrat 100, mais plus fortement (P+) que le substrat 100. A titre d'exemple, chaque région 112 est dopée avec un niveau de dopage sensiblement égal, par exemple égal, au niveau de dopage de la région 108. Chaque région 112 est disposée du côté de la face 102 du substrat 100. Par exemple, chaque région 112 affleure la surface 102 du substrat 100.
Chaque grille de transfert verticale 114 est disposée en vis-à-vis d'une portion correspondante de la grille de transfert 110. Par exemple, en , la grille de transfert 110 a, en vue de dessus, la forme d'un anneau sensiblement carré, et une première grille 114 est disposée en vis-à-vis d'une portion de la grille 110 correspondant à un premier côté de ce carré, une deuxième grille 114 étant disposée en vis-à-vis d'une portion de la grille 110 correspondant à un deuxième côté de ce carré, par exemple opposé au premier côté du carré. Toutefois, la grille 110 peut avoir, en vue de dessus, d'autres formes comme par exemple une forme sensiblement circulaire.
De préférence, en vue de dessus, chaque grille de transfert 114 s'étend de manière sensiblement parallèle à la portion de la grille 110 avec laquelle elle est en vis-à-vis.
Bien que l'on ait représenté en un exemple dans lequel chaque grille 114 a une longueur sensiblement égale à celle de la portion de grille 110 avec la laquelle elle est en vis-à-vis, chaque grille peut être plus courte ou plus longue que la portion de grille 110 avec la laquelle elle est en vis-à-vis.
Dans chaque ensemble d'une grille 114 et d'une région 112, la région 112 s'étend, ou est disposée, entre la grille 114 et la portion correspondante de la grille 110 avec laquelle la grille 114 est en vis-à-vis. De préférence, dans chaque ensemble d'une grille 114 et d'une région 112, la région 112 est en contact avec la grille 114. En effet, la grille 114 commande la formation d'un canal de conduction le long de la grille 114, et ce contact entre la grille 114 et la région 112 permet un meilleur transfert des charges vers la région 112. Toutefois, dans chaque ensemble d'une grille 114 et d'une région 112, la région 112 peut ne pas être au contact de la grille 114. En outre, de préférence chaque région 112 n'est pas en contact avec la grille 110, pour éviter que la grille 110 ne perturbe cette région 110, bien que cela ne soit pas indispensable et que chaque région 112 puisse être en contact avec la grille 110.
A titre d'exemple, comme cela est usuel pour la personne du métier, chaque grille verticale 114 comprend un conducteur de grille, par exemple en un ou plusieurs matériaux conducteurs, par exemple en silicium polycristallin dopé, et une couche d'isolant de grille, par exemple une seule couche d'un matériau isolant ou un empilement de couches en plusieurs matériaux isolants, séparant le conducteur de la grille 114 du substrat 100 et de la région 112 correspondante.
Chaque grille 114 pénètre dans le substrat 110 à partir de la face 102. Chaque grille 114 pénètre dans le substrat 100 sur une partie seulement de l'épaisseur du substrat 100. Chaque grille 114 pénètre dans le substrat 100 plus profondément que les régions 112.
Lorsque qu'une grille 114 est à l'état passant, de préférence alors que la grille 110 et l'autre grille 114 sont à l'état bloqué, les charges utiles photogénérées et accumulées dans la portion du substrat 100 du pixel Pix sont transférées vers la région 112 associée à cette grille 114. A titre d'exemple, lorsque le substrat 100 est dopé de type P et que les charges utiles sont des trous, l'une ou l'autre des grilles 114 est rendue passante en appliquant un potentiel ou niveau bas, par exemple la masse, au conducteur de cette grille 114.
Lorsque que les grilles 114 sont à l'état bloqué, cela empêche le transfert, vers les régions 114, des charges utiles photogénérées et accumulées dans la portion du substrat 100 du pixel Pix. A titre d'exemple, lorsque le substrat 100 est dopé de type P et que les charges utiles sont des trous, chaque grille 114 est rendue bloquée en appliquant un potentiel ou niveau haut, par exemple le potentiel d'alimentation Vdd, au conducteur de la grille 114. A titre d'exemple, lors de l'acquisition d'une carte de profondeur, les grilles 114 du pixel Pix sont commutés à l'état passant les unes après et les autres, de préférence pendant une durée identique pour chaque grille 114, avec ou sans chevauchement de leurs états passants, de sorte que les charges utiles photogénérées soient transférées alternativement vers chacune des régions 112. Une séquence correspondant à la commutation successive de chacune des grilles 114 du pixel Pix est, de préférence, répétée un grand nombre de fois pendant une période d'intégration correspondant à l'acquisition d'une carte de profondeur par le capteur.
A titre d'exemple, lorsque le capteur acquiert une image en couleur ou en noir et blanc, les grilles 114 sont maintenues bloqués pendant la période d'intégration correspondant à cette acquisition, la grille 110 étant également maintenue bloquée, et pendant la période de lecture du pixel Pix correspondant à cette acquisition, la grille 110 étant alors commutée à l'état passant pour transférer des charges utiles du substrat 100 vers la région 108.
Bien que cela ne soit pas représenté en figures 1 et 2, le capteur comprend un circuit de commande configuré pour commander les grilles 110 et 114 de la manière décrite ci-dessus.
Selon un mode de réalisation, chaque grille 114 pénètre dans le substrat 100 plus profondément que la grille 110. Cela permet de favoriser, lorsqu'une grille 114 est mise à l'état passant et que la grille 110 est à l'état bloqué, le transfert des charges utiles photogénérées qui se trouvent sous l'ensemble de la grille 110 et de la région 108, vers la région 112 associée à cette grille 114.
Selon un mode de réalisation, bien que cela ne soit pas illustré en figures 1 et 2, chaque région 112 est couplée, par exemple connectée, à une électrode d'une capacité correspondante formant, par exemple, un point mémoire. Dans un tel mode de réalisation, lors de l'acquisition d'une carte de profondeur, le capteur peut fonctionner en obturation globale ("global shutter" en anglais), chaque pixel fonctionnant alors, par exemple, dans le domaine des tensions ("voltage domain" en anglais). Dans cet exemple où les charges utiles photogénérées sont des trous, l'autre électrode de la capacité est couplée, par exemple connectée, à un potentiel ou niveau haut, par exemple le potentiel Vdd. Dans un autre exemple non illustré où les charges utiles photogénérées sont des électrons (substrat 100 dopé de type N), l'autre électrode de la capacité est couplée, par exemple connectée, à un potentiel ou niveau bas, par exemple le potentiel de masse GND.
Selon un mode de réalisation, pour chaque région 114, la capacité qui lui est associée est de type métal-isolant-métal ("metal-insulator-metal" en anglais – MIM). A titre d'exemple, pour chaque région 114, la capacité qui lui est associée est mise en œuvre dans une structure d'interconnexion reposant sur la face 102 du substrat 100. Cette structure d'interconnexion est par exemple celle du substrat 100 et est configurée pour connecter entre eux et à l'extérieur des éléments formés à partir du substrat 100. Dans le cas où le substrat 100 est monté avec un autre substrat semiconducteur, par exemple par collage moléculaire de la structure d'interconnexion du substrat 100 avec la structure d'interconnexion de cet autre substrat, la capacité peut être mise en œuvre dans l'une ou l'autre de ces structures d'interconnexion.
Le tableau 6 ci-dessous indique les teneurs en HNA lourds (avec un nombre de cycles aromatiques condensés supérieur ou égal à 9) mesurés par HPLC (Chromatographie Liquide à Haute Performance) dans la charge, dans le filtrat et dans le solide récupéré.
Échantillon Echantillon 1 Echantillon 2 HPNA lourds (ppm) HPNA lourds (ppm) Charge 401,6 16,4 Filtrat 14,8 Résidu solide : résidu de filtration (après lavage au toluène) 36941,7 60159 % de solides dans l’échantillon 0,31% 0,01%
Le résidu de filtration varie entre 0,01 et 0,3% massique de l’UCO centrifugé. Ce résidu est plus de 80 fois plus concentré en HPNA lourds que la charge avant filtration, ce qui démontre l’efficacité de l’étape de filtration proposée par l’invention pour éliminer les HPNA.
En conclusion, l'invention est un procédé d’hydrocraquage avec recyclage qui permet, en ajoutant une étape de séparation solide/liquide de tout ou partie des UCO, d’éliminer efficacement, ou à toute le moins de réduire fortement, les composés aromatiques polycycliques lourds (HPNA), avec pas/peu de perte de produits valorisables. L’invention permet ainsi d’augmenter la durée de vie des catalyseurs d’hydrocraquage, et de limiter l’encrassement des équipements.
Elle ouvre également la possibilité de valoriser les HPNA lourds évacués après centrifugation.
Procédé de production d’esters d’acides gras volatils, lesdits esters étant utilisés comme solvant d’extraction L’invention concerne un procédé de production d’esters d’acides gras volatils (AGV) en utilisant lesdits esters d’acides gras volatils comme solvant d’extraction et utilisation desdits esters obtenus comme biocarburants pour les moteurs à essence ou pour les moteurs Diesel ou comme biocombustible pour les chaudières.
Les acides gras volatils (AGV) de longueur de chaine de carbone principalement comprise entre 2 et 6 tels que l’acide acétique C2, l’acide propionique C3, l’acide butyrique C4, l’acide valérique ou pentanoïque C5, l’acide caproïque ou hexanoïque C6, sont déjà connus pour être produits à partir de biomasse par fermentation anaérobie.
Lesdits acides gras volatils peuvent ensuite être estérifiés par un alcool tel que méthanol, l’éthanol, le butanol ou le glycérol, permettant d’obtenir des esters d’AGV pouvant notamment être utilisés comme biocarburants dans les moteurs à essence ou pour certains d’entre eux (triacétine, tributyrine par exemple) dans les moteurs Diesel ou comme biocombustible pour les chaudières.
Ainsi, il est connu de l’art antérieur des procédés de production d’esters d’acides gras volatils tels que le procédé décrit ci-après.