Système (SYS) comprenant une unité de contrôle (UC) configurée pour pouvoir être connectée électriquement à une entrée (IN) d’une mémoire (MEM) via une interface de communication (COM), l’unité de contrôle (UC) étant adaptée pour présenter deux domaines d’alimentation : - un premier domaine d’alimentation (VCore) configuré pour être alimenté lorsque l’unité de contrôle (UC) est dans un mode de fonctionnement et pour être éteint lorsque l’unité de contrôle (UC) est dans un mode de consommation réduite, - un deuxième domaine d’alimentation (VIO) configuré pour être alimenté lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement et dans le mode de consommation réduite, dans lequel l’unité de contrôle (UC) comporte dans le premier domaine d’alimentation (VCore) des premiers moyens de configuration (CONF1) adaptés pour configurer une valeur de polarisation de ladite entrée (IN) de la mémoire (MEM) via l’interface de communication (COM) lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement, et dans lequel l’unité de contrôle (UC) comporte dans le deuxième domaine d’alimentation (VIO) des deuxièmes moyens de configuration (CONF2) adaptés pour configurer la valeur de polarisation de ladite entrée (IN) de la mémoire (MEM) via l’interface de communication (COM) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite. Système (SYS) selon la revendication 1, comprenant en outre des circuit de sélection (MS1 et MS2) configurés pour sélectionner lesdits premiers moyens de configuration (CONF1) pour configurer la valeur de polarisation de ladite entrée (IN) de la mémoire (MEM) lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement ou lesdits deuxièmes moyens de configuration (CONF2) pour configurer la valeur de polarisation de ladite entrée (IN) de la mémoire (MEM) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite. Système (SYS) selon l’une quelconque des revendications 1 ou 2, dans lequel les premiers et deuxièmes moyens de configuration (CONF1 et CONF2) sont adaptés pour appliquer un état logique haut ou un état logique bas à l’entrée (IN) de la mémoire (MEM). Système (SYS) selon la revendication 3, comprenant en outre : - une résistance de tirage (PU) configurée pour être reliée à ladite interface de communication (COM) permettant d’appliquer l’état logique haut à l’entrée (IN) de la mémoire (MEM), - une résistance de rappel (PD) configurée pour être reliée à ladite interface de communication (COM) permettant d’appliquer l’état logique bas à l’entrée (IN) de la mémoire (MEM), - des commutateurs (MCPU, MCPD) permettant d’activer ou de désactiver ladite résistance de tirage (PU) et ladite résistance de rappel (PD) selon l’état logique à appliquer à l’entrée (IN) de la mémoire (MEM) défini par lesdits premiers et deuxièmes moyens de configuration (CONF1 et CONF2). Système (SYS) selon la revendication 4, dans lequel ladite résistance de tirage (PU) et ladite résistance de rappel (PD) sont prévues dans un port d’entrée/sortie (IOP) de l’unité de contrôle (UC) configuré pour être connecté à l’entrée (IN) de la mémoire (MEM) via ladite interface de communication (COM). Système (SYS) selon la revendication 4 comprenant : - la mémoire (MEM), - ladite interface de communication (COM) reliant la mémoire (MEM) à l’unité de contrôle (UC), et dans lequel ladite résistance de tirage (PU) et ladite résistance de rappel (PD) sont reliée à l’interface de communication (COM) entre l’unité de contrôle (UC) et la mémoire (MEM). Système (SYS) selon l’une des revendications 1 à 6, dans lequel les premiers moyens de configuration (CONF1) comprennent un registre de configuration (VCORE_CR_PU, VCORE_CR_PD) définissant une configuration de la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement, ce registre de configuration (VCORE_CR_PU, VCORE_CR_PD) étant prévu dans un port d’entrée/sortie (IOP) de l’unité de contrôle (UC) configuré pour être connecté à l’entrée (IN) de la mémoire (MEM) via ladite interface de communication (COM). Système (SYS) selon l’une des revendications 1 à 7, dans lequel les deuxièmes moyens de configuration (CONF2) comprennent un registre de configuration (VIO_CR_PU, VIO_CR_PD) définissant une configuration de la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite, ce registre de configuration (VIO_CR_PU, VIO_CR_PD) étant prévu dans un port d’entrée/sortie (IOP) de l’unité de contrôle (UC) configuré pour être connecté à l’entrée (IN) de la mémoire (MEM) via ladite interface de communication (COM). Système (SYS) selon l’une des revendications 1 à 8, dans lequel la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) à configurer est adaptée pour activer ou désactiver la mémoire(MEM), et dans lequel les deuxièmes moyens de configuration (CONF2) sont adaptés pour configurer cette valeur de polarisation de l’entrée (IN) de la mémoire (MEM) pour désactiver lamémoire (MEM) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite. Procédé de configuration d’une valeur de polarisation d’une entrée (IN) d’une mémoire (MEM) par une unité de contrôle (UC) connectée électriquement à l’entrée (IN) de la mémoire(MEM) via une interface de communication (COM), l’unité de contrôle (UC) présentant deux domaines d’alimentation : - un premier domaine d’alimentation (VCore) configuré pour être alimenté lorsque l’unité de contrôle (UC) est dans un mode de fonctionnement et pour être éteint lorsque l’unité de contrôle (UC) est dans un mode de consommation réduite, - un deuxième domaine d’alimentation (VIO) configuré pour être alimenté lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement et dans le mode de consommation réduite, procédé comprenant une configuration de la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) via l’interface de communication (COM) à partir de premiers moyens de configuration (CONF1) de l’unité de contrôle (UC) placés dans le premier domaine d’alimentation (VCore) lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement ou à partir de deuxièmes moyens de configuration (CONF2) de l’unité de contrôle (UC) placés dans le deuxième domaine d’alimentation (VIO) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite. Procédé selon la revendication 10, comprenant en outre une sélection par des circuit de sélection (MS1, MS2) desdits premiers moyens de configuration (CONF1) pour configurer la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) lorsque l’unité de contrôle (UC) est en mode de fonctionnement et desdits deuxièmes moyens de configuration (CONF2) pour configurer la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) lorsque l’unité de contrôle (UC) est en mode de consommation réduite. Procédé selon la revendication 10 ou 11, comprenant une application par les premiers et deuxièmes moyens de configuration (CONF1 et CONF2) d’un état logique haut ou d’un état logique bas à l’entrée (IN) de la mémoire (MEM). Procédé selon la revendication 12, dans lequel : - l’état logique haut est appliqué par une résistance de tirage (PU) configurée pour être reliée à ladite interface de communication (COM), - l’état logique bas est appliqué par une résistance de rappel (PD) configurée pour être reliée à ladite interface de communication (COM), le procédé comprenant en outre l’activation ou la désactivation par des commutateurs (MCPU, MCPD) de ladite résistance de tirage (PU) et de ladite résistance de rappel (PD) selon l’état logique à appliquer à l’entrée (IN) de la mémoire (MEM) défini par lesdits premiers et deuxièmes moyens de configuration (CONF1 et CONF2). Procédé selon la revendication 13, dans lequel ladite résistance de tirage (PU) et ladite résistance de rappel (PD) sont prévues dans un port d’entrée/sortie (IOP) de l’unité de contrôle (UC) configuré pour être connecté à l’entrée (IN) de la mémoire (MEM) via ladite interface de communication (COM). Procédé selon la revendication 13, dans lequel ladite résistance de tirage (PU) et ladite résistance de rappel (PD) sont reliée à l’interface de communication (COM) entre l’unité de contrôle (UC) et la mémoire (MEM). Procédé selon l’une des revendications 10 à 15, dans lequel la configuration de la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) par les premiers moyens de configuration (CONF1) est définie par un registre de configuration (IPORT_PU, VCORE_CR_PD) compris dans les premiers moyens de configuration (CONF1) lorsque l’unité de contrôle (UC) est dans le mode de fonctionnement, ce registre de configuration (IPORT_PU, VCORE_CR_PD) étant prévu dans un port d’entrée/sortie (IOP) de l’unité de contrôle (UC) configuré pour être connecté à l’entrée (IN) de la mémoire (MEM) via ladite interface de communication (COM). Procédé selon l’une des revendications 10 à 16, dans lequel la configuration de la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) par les deuxièmes moyens de configuration (CONF2) est définie par un registre de configuration (VIO_CR_PU, VIO_CR_PD) compris dans les deuxièmes moyens de configuration (CONF2) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite, ce registre de configuration (VIO_CR_PU, VIO_CR_PD) étant prévu dans un port d’entrée/sortie (IOP) de l’unité de contrôle (UC) configuré pour être connecté à l’entrée (IN) de la mémoire (MEM) via ladite interface de communication (COM). Procédé selon l’une des revendications 10 à 17, dans lequel la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) à configurer est adaptée pour activer ou désactiver la mémoire (MEM), le procédé comprenant en outre une désactivation de la mémoire (MEM) lors de la configuration de la valeur de polarisation de l’entrée (IN) de la mémoire (MEM) par les deuxièmes moyens de configuration (CONF2) lorsque l’unité de contrôle (UC) est dans le mode de consommation réduite.