Cellule mémoire comprenant un substrat comprenant une région semiconductrice (17) et une région isolante (16), une première couche isolante (18) et une deuxième couche (28) d'un matériau à changement de phase reposant sur la première couche isolante (18), la première couche isolante (18) étant traversée par des premier (24) et deuxième (26) vias conducteurs, le premier via conducteur étant en contact, par une extrémité, avec la première couche (28) et, par une autre extrémité, avec la région semiconductrice (17), le deuxième via conducteur (26) étant en contact, par une extrémité, avec la première couche (28) et une piste conductrice (32) d'un réseau d'interconnexions recouvrant la première couche et, par une autre extrémité, seulement avec la région isolante. Cellule mémoire selon la revendication 1, dans lequel la région semiconductrice (17) est une région de source ou une région de drain d'un transistor (40). Cellule mémoire selon la revendication 1 ou 2, dans lequel la deuxième couche (28) est recouverte d'une troisième couche isolante (30). Cellule mémoire selon l'une quelconque des revendications 1 à 3, dans lequel la hauteur de la deuxième couche (28) est inférieure à la hauteur de la piste conductrice (32). Cellule mémoire selon l'une quelconque des revendications 1 à 4, dans lequel la piste conductrice (32) et la deuxième couche (28) sont séparées par une partie d'un matériau isolant. Cellule mémoire selon l'une quelconque des revendications 1 à 5, dans lequel la deuxième couche (28) est au moins partiellement dans un état cristallin. Procédé de fabrication d'une cellule mémoire comprenant : a) la formation d'un substrat comprenant une région semiconductrice (17) et une région isolante (16) ; b) la formation d'une première couche isolante (18) qui est traversée par des premier (24) et deuxième (26) vias conducteurs, et c) la formation d'une deuxième couche (28) de matériau à changement de phase reposant sur la première couche isolante (18), le premier via conducteur étant en contact, par une extrémité, avec la première couche (28) et, par une autre extrémité, avec la région semiconductrice (17), le deuxième via conducteur (26) étant en contact, par une extrémité, avec la première couche (28) et une piste conductrice (32) d'un réseau d'interconnexions recouvrant la première couche et, par une autre extrémité, seulement avec la région isolante. Procédé de fabrication selon la revendication 7, appliqué à une cellule mémoire selon l'une quelconque des revendications 1 à 6. Procédé selon la revendication 7 ou 8, comprenant une étape d), qui suit l'étape c), de formation du réseau d'interconnexions sur la deuxième couche (28). Procédé selon la revendication 9, comprenant une étape c1), entre les étapes c) et d), de formation d'une couche de protection (48) sur la deuxième couche (28). Procédé selon la revendication 10, comprenant, avant l'étape d), la gravure de la couche de protection (48) afin de former des espaceurs (50) sur les flancs de la deuxième couche (28). Matrice mémoire comprenant une pluralité de cellules mémoire selon l'une quelconque des revendications 1 à 6. Matrice mémoire selon la revendication 12, comprenant au moins une cellule (12) ayant une deuxième couche (28) partiellement à l'état amorphe.