Procédé de fabrication de cellules (C) mémoires résistives, comportant les étapes : a) prévoir un empilement comportant successivement : - un substrat (1), comprenant de préférence des transistors et une structure d’interconnexions ; - une première électrode (2) ; - une première couche diélectrique (3), possédant une première rigidité électrique ; - une deuxième électrode (4), métallique ; - une deuxième couche diélectrique (5), possédant une deuxième rigidité diélectrique strictement inférieure à la première rigidité diélectrique ; - une troisième électrode (6) ; la première couche diélectrique (3) et la deuxième électrode (4) présentant une première interface (I 1 ), la deuxième couche diélectrique (5) et la deuxième électrode (4) présentant une deuxième interface (I 2 ) ; b) graver l’empilement par un bombardement d’espèces électriquement chargées, de manière à délimiter des cellules (C) mémoires résistives ; le bombardement de l’étape b) étant adapté de sorte que des espèces électriquement chargées s’accumulent aux première et deuxième interfaces (I 1 , I 2 ) de chaque cellule (C) mémoire résistive, de manière à générer un champ électrique qui est strictement inférieur à la première rigidité électrique et strictement supérieur à la deuxième rigidité diélectrique. Procédé selon la revendication 1, dans lequel les espèces électriquement chargées s’accumulent lors de l’étape b) aux première et deuxième interfaces (I 1 , I 2 ) de chaque cellule (C) mémoire résistive, selon une densité surfacique de charge adaptée pour générer le champ électrique qui est strictement inférieur à la première rigidité électrique et strictement supérieur à la deuxième rigidité diélectrique. Procédé selon la revendication 1 ou 2, dans lequel la première couche diélectrique (3) de l’empilement prévu lors de l’étape a) présente une épaisseur choisie en fonction du champ électrique généré lors de l’étape b) de manière à autoriser un courant tunnel circulant entre les première et deuxième électrodes (2, 4). Procédé selon l’une des revendications 1 à 3, comportant : - une étape c) consistant à appliquer une première tension électrique, notée V S et , entre les première et troisième électrodes (2, 6) de chaque cellule (C) mémoire résistive, adaptée pour former un chemin de conduction (7) électrique au sein de la deuxième couche diélectrique (5) reliant les deuxième et troisième électrodes (4, 6) ; - une étape d) consistant à appliquer une deuxième tension électrique, notée V Res et , entre les première et troisième électrodes (2, 6) de chaque cellule (C) mémoire résistive, adaptée pour rompre le chemin de conduction (7) électrique formé lors de l’étape c) ; procédé dans lequel la deuxième couche diélectrique (5) de chaque cellule (C) mémoire résistive présente, à l’issue de l’étape d), une résistance électrique notée R off , de préférence comprise entre 10 4 et 2.10 5 ohms ; et dans lequel la première couche diélectrique (3) de l’empilement prévu lors de l’étape a) est adaptée pour présenter une résistance électrique strictement inférieure à R off , de préférence inférieure ou égale à R off /10. Procédé selon l’une des revendications 1 à 4, dans lequel l’étape a) est exécutée de sorte que la deuxième couche diélectrique (5) est réalisée dans un oxyde d’hafnium ; et le bombardement de l’étape b) est adapté de sorte que des espèces électriquement chargées s’accumulent aux première et deuxième interfaces (I 1 , I 2 ) de chaque cellule (C) mémoire résistive, selon une densité surfacique de charge comprise entre 10 13 C par cm 2 et 5.10 13 C par cm 2 . Procédé selon l’une des revendications 1 à 5, dans lequel l’étape b) est exécutée par une technique de gravure choisie parmi : - une gravure ionique réactive ; - une gravure au plasma. Empilement pour fabriquer des cellules (C) mémoires résistives, comportant successivement : - un substrat (1), comprenant de préférence des transistors et une structure d’interconnexions ; - une première électrode (2) ; - une première couche diélectrique (3), possédant une première rigidité électrique ; - une deuxième électrode (4), métallique ; - une deuxième couche diélectrique (5), possédant une deuxième rigidité diélectrique strictement inférieure à la première rigidité diélectrique ; - une troisième électrode (6). Empilement selon la revendication 7, dans lequel la deuxième électrode (4) présente une épaisseur comprise entre 5 nm et 100 nm, de préférence comprise entre 5 nm et 40 nm. Empilement selon la revendication 7 ou 8, dans lequel la deuxième électrode (4) est réalisée dans au moins un matériau métallique choisi parmi : - Au, Ag, Pt, Pd, Ir, Rh, Os, Ru, Cu, Re, Hg, - TiN, TaN. Empilement selon l’une des revendications 7 à 9, dans lequel les première et troisième électrodes (2, 6) sont réalisées dans au moins un matériau choisi parmi Ti, TiN, Pt, Zr, Al, Hf, Ta, TaN, C, Cu, Ag, W. Empilement selon l’une des revendications 7 à 10, dans lequel la première couche diélectrique (3) présente une épaisseur comprise entre 1 nm et 3 nm. Empilement selon l’une des revendications 7 à 11, dans lequel la deuxième couche diélectrique (5) présente une épaisseur comprise entre 4 nm et 15 nm, de préférence comprise entre 5 nm et 10 nm. Empilement selon l’une des revendications 7 à 12, dans lequel la deuxième couche diélectrique (5) est réalisée dans un matériau choisi parmi un oxyde d’hafnium, un oxyde de titane, un oxyde de tantale, un oxyde de nickel, un oxyde de zinc, un oxyde de cuivre, le titanate de zinc, un oxyde de manganèse, un oxyde de magnésium, un oxyde de zirconium, un oxyde de silicium, un nitrure de silicium. Empilement selon l’une des revendications 7 à 13, dans lequel : - la première couche diélectrique (3) est réalisée dans un matériau choisi parmi l’alumine, un nitrure de silicium, un oxyde de silicium ; - la deuxième couche diélectrique (5) est réalisée dans un oxyde d’hafnium. Empilement selon l’une des revendications 7 à 13, dans lequel : - la première couche diélectrique (3) est réalisée dans un oxyde d’hafnium ; - la deuxième couche diélectrique (5) est réalisée dans un oxyde de titane.