Dispositif de détection d'enveloppe (10) comprenant : une borne d'entrée (RFin) configurée pour recevoir un signal radiofréquence modulé en amplitude (Vin) ; un élément résistif (R1) et un premier transistor MOS (T1) connectés en parallèle entre la borne d'entrée (RFin) et un premier noeud (100) configuré pour recevoir un potentiel de référence (GND) ; une premier élément capacitif (C1) connecté entre la grille du premier transistor MOS (T1) et le premier noeud (100) ; un circuit de détection d'enveloppe (DET) connecté à la borne d'entrée (RFin) et configuré pour fournir une tension (Vout) représentative de l'enveloppe du signal modulé en amplitude (Vin) ; et un circuit de commande (AGC) du premier transistor MOS (T1) configuré pour : - fournir un premier courant (I1) à la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est inférieure à un premier seuil (VtL) ; et - tirer un deuxième courant (I2) de la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est supérieure à un deuxième seuil (VtH) supérieur au premier seuil (VtL). Dispositif selon la revendication 1, dans lequel un gain du circuit de détection d'enveloppe (DET) est égal à K fois le carré du signal (Vin). Dispositif selon la revendication 1 ou 2, dans lequel le circuit de détection d'enveloppe (DET) est à gain négatif. Dispositif selon l'une quelconque des revendications 1 à 3, dans lequel le circuit de commande (AGC) comprend : - un premier circuit (206) configuré pour fournir le premier courant (I1) sur la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est inférieure au premier seuil (VtL) ; et - un deuxième circuit (208) configuré pour tirer le deuxième courant (I2) sur la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est supérieure au deuxième seuil (VtH). Dispositif selon la revendication 4, dans lequel le deuxième circuit (208) est en outre configuré pour fournir un troisième courant (I3) à la grille du premier transistor MOS (T1) uniquement lorsque ladite tension (Vout) est inférieure au deuxième seuil (VtH). Dispositif selon la revendication 5, dans lequel le troisième courant (I3) est du même ordre que le deuxième courant (I2), par exemple égal au deuxième courant (I2). Dispositif selon la revendication 5 ou 6, dans lequel le premier courant (I1) est au moins 10 fois plus grand que le deuxième courant (I2). Dispositif selon l'une quelconque des revendications 5 à 7, dans lequel le circuit de commande (AGC) comprend en outre un interrupteur (RST) connecté en parallèle du premier élément capacitif (C1). Dispositif selon l'une quelconque des revendications 5 à 8, dans lequel le premier circuit (206) comprend : - une première paire différentielle (Diff1) ayant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le premier seuil (VtL) ; - une première source de courant (S1) configurée pour polariser la première paire différentielle (Diff1) ; et - au moins un premier miroir de courant (Mirror11, Mirror12) configuré pour fournir le premier courant (I1) sur la grille du premier transistor (T1) à partir d'un courant (I1') circulant dans la première paire différentielle (Diff1) lorsque ladite tension (Vout) est inférieure au premier seuil (VtL), dans lequel le deuxième circuit (208) comprend : - une deuxième paire différentielle (Diff2) comprenant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le deuxième seuil (VtH) ; - une deuxième source de courant (S2) configurée pour polariser la deuxième paire différentielle (Diff2) ; - au moins un deuxième miroir de courant (Mirror2) configuré pour tirer le deuxième courant (I2) sur la grille du premier transistor (T1) à partir d'un courant (I23') circulant dans la deuxième paire différentielle (Diff2) lorsque ladite tension (Vout) est supérieure au deuxième seuil (VtH) ; et - au moins un troisième miroir de courant (Mirror31, Mirror32) configuré pour fournir le troisième courant (I3) sur la grille du premier transistor (T1) à partir d'un courant (I23') circulant dans la deuxième paire différentielle (Diff2) lorsque ladite tension (Vout) est inférieure au deuxième seuil (VtH). Dispositif selon la revendication 4, dans lequel le premier circuit (206) comprend : - une première paire différentielle (Diff1) ayant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le premier seuil (VtL) ; - une première source de courant (S1) configurée pour polariser la première paire différentielle (Diff1) ; et - au moins un premier miroir de courant (Mirror11, Mirror12) configuré pour fournir le premier courant (I1) sur la grille du premier transistor (T1) à partir d'un courant circulant dans la première paire différentielle (Diff1) lorsque ladite tension (Vout) est inférieure au premier seuil (VtL), dans lequel le deuxième circuit (208) comprend : - une deuxième paire différentielle (Diff2) comprenant une première entrée configurée pour recevoir ladite tension (Vout) et une deuxième entrée configurée pour recevoir le deuxième seuil (VtH) ; - une deuxième source de courant (S2) configurée pour polariser la deuxième paire différentielle (Diff2) ; et - au moins un deuxième miroir de courant (Mirror2) configuré pour tirer le deuxième courant (I2) sur la grille du premier transistor (T1) à partir d'un courant (I23') circulant dans la deuxième paire différentielle (Diff2) lorsque ladite tension (Vout) est supérieure au deuxième seuil (VtH). Dispositif selon la revendication 4 ou 10, dans lequel le premier courant (I1) est du même ordre que le deuxième courant (I2), par exemple égal au deuxième courant (I2). Dispositif selon l'une quelconque des revendications 1 à 11, dans lequel le circuit de détection d'enveloppe (DET) comprend : un transistor MOS (T2) ayant une première borne de conduction couplée à ladite borne d'entrée (RFin) ; une source de tension (V1) configurée pour appliquer une tension de polarisation constante (Vbias) sur la grille du transistor MOS (T2) du circuit de détection d'enveloppe (DET) ; et un élément capacitif (C2) et un élément résistif (R2) connectés en parallèle entre une deuxième borne de conduction du transistor MOS (T2) du circuit de détection d'enveloppe (DET) et un deuxième noeud (108) configuré pour recevoir un potentiel d'alimentation (Vdd). Dispositif selon la revendication 12, dans lequel la deuxième borne de conduction du transistor MOS (T2) du circuit de détection (DET) est couplée, de préférence connectée, à une sortie (106) du circuit de détection d'enveloppe (DET), ladite sortie (106) étant configurée pour fournir ladite tension (Vout). Récepteur radiofréquence de réveil (1) comprenant un dispositif (10) selon l'une quelconque des revendications 1 à 13. Récepteur selon la revendication 14, comprenant en outre : une antenne (3) de réception d'un signal radiofréquence (Vin) ; et un réseau d'adaptation d'impédance (IMP) couplant ladite antenne (3) à la borne d'entrée (RFin) du dispositif de détection d'enveloppe (10).