INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Dans ce mode de réalisation, le contacteur bi-directionnel à double coupure comprend une première et une deuxième paire de guides d’arcs 21, 22 se dirigeant depuis le premier contact fixe 1a et le deuxième contact fixe 1b vers respectivement le premier bloc d’ailette 4 et le deuxième bloc d’ailettes 5.
Dans cet exemple de ce mode de réalisation, le premier et le deuxième supports contacts fixes 20 comprennent chacun deux des quatre guides d’arcs 21, 22. Sur la , seulement un support contact fixe des premiers et deuxième supports contacts fixes 20 est représenté et deux des quatre guides d’arcs 21, 22 sont représentés. Selon un exemple le contacteur 30 comporte bloc de support comprenant les deux supports contacts fixes 20 pour les deux contacts fixes 1 en comprenant une partie isolante électriquement entre les deux supports contacts fixes 20. Le supports contacts fixes 20 comprend
Sur la est représenté que deux guides d’arcs 21, 22. Chaque guide d’arcs 21, 22 du contact fixe 1 est une surface d’un support contacts fixes 20
Cette configuration permet d’adapter la tolérance aux erreurs moyennant une adaptation de la dynamique des nombres.
Pour mettre en œuvre cette variante de réalisation, chaque canal de traitement 800 doit intégrer un module de cadrage de dynamique (CAD) en entrée du bloc logique fonctionnel BLF (voir ). Ce module est commandé par le contrôleur 104 en fonction de la configuration souhaitée.
L’unité de détection d’erreurs 704 est aussi adaptée pour prendre en compte le nombre t de canaux de traitement redondants afin de configurer le seuil de comparaison pour la détection d’erreurs.
Ainsi, afin de maintenir une capacité de correction, la dynamique des nombres peut être réduite suite à la détection d’une erreur en SRAM de configuration, le temps de reconfigurer le ou les canaux de traitements diagnostiqués inopérants par autotest. Une fois les erreurs corrigées, la dynamique des nombres peut être à nouveau augmentée.
De façon générale ce troisième mode de réalisation permet de réaliser un compromis entre la précision de calcul et le niveau souhaité de tolérance aux erreurs. Il permet également une gestion dynamique de ce compromis.
L’invention est applicable à un circuit intégré numérique reconfigurable ou à un ensemble de circuits reconfigurables fonctionnant ensemble comme un unique circuit. Dans ce cas, les unités de détection d’erreur et les unités de contrôle des différents circuits sont interfacées afin de partager des informations pour coordonner l’ensemble des canaux de traitements répartis sur les différents circuits.
En particulier, dans une variante de réalisation, les canaux de traitements sont répartis sur un ensemble d’au moins deux circuits intégrés numériques reconfigurables esclaves connectés à un circuit maitre.
De manière générale, le fonctionnement est identique au cas de la protection d’un unique circuit intégré, avec les mêmes fonctions et mécanismes, répartis et répliqués dans différents circuits intégrés.
Les figures 9,10,11 et 12 représentent un exemple de réalisation de cette variante.
La illustre un schéma d’un ensemble de circuits intégrés reconfigurables comprenant un circuit source 900, plusieurs circuits esclaves 901,902,903 et un circuit maitre 904. Les canaux de traitement sont répartis sur les différents circuits esclaves 901,902,903.
La représente un schéma d’un circuit maitre 904. Le circuit maitre 904 intègre un contrôleur principal 912, un module de multiplexage et de détection d’erreur 910 pour prendre en compte les résultats de tous les circuits esclaves 901,902,903, une mémoire FIFO de sortie 911 pour stocker les résultats validés et pour réaliser le découplage entre le rythme de traitement local et le rythme de propagation des données vers la logique en aval. La détection d’erreur est réalisée comme dans le cas d’un circuit numérique en reconstruisant le nombre X à partir des résultats partiels res1,res2,res3 produits par les circuits esclaves.
La représente un schéma d’un circuit esclave 901. Le circuit intégré esclave 901 comporte un sous-ensemble des canaux de traitement 921,922, ainsi qu’un module de multiplexage et de détection d’erreur 923 par comparaison des sorties de ces canaux, un contrôleur local 924 pour piloter les canaux de traitements et le module de multiplexage et détection d’erreur. Ce contrôleur local 924 est lui-même piloté par le contrôleur principal 912 du circuit maitre 904 coordonnant le fonctionnement des circuits esclaves. Le circuit intégré esclave 901 comporte encore une unité de contrôle d’autotest 925 qui peut être intégrée directement dans chaque canal de traitement en variante. Dans le cas d’un circuit esclave implantant un unique canal de traitement, le module de multiplexage et de détection d’erreur 923 n’est pas utile.
La représente un schéma du circuit source 900. Il comporte une mémoire FIFO d’entrée 930, une mémoire RAM 931, un générateur de stimuli d’autotest 932, un contrôleur local 933 et un multiplexeur 934.
De façon générale les différents éléments du circuit intégré protégé selon l’invention tel que décrit pour un circuit unique sont identiques pour une application à plusieurs circuits intégrés, ces éléments étant répartis sur les différents circuits (source, esclave et maitre) tel qu’indiqué aux figures 10,11 et 12.
L’invention procure notamment les avantages techniques suivants par rapport aux solutions de l’art antérieur.
Elle permet une protection contre l’effet des erreurs à la fois au niveau de la logique des fonctions implémentées par le circuit reconfigurable mais aussi au niveau du contenu de la mémoire de configuration et ce sans interruption de service.
Le circuit CORR comprend en outre quatre circuit 910, 911, 912 et 913. Le circuit 910 est configuré pour recevoir les signaux 905 et 907, et pour fournir le signal I2(t) correspondant à la somme des signaux 905 et 907. Le circuit 911 est configuré pour recevoir les signaux 905, 906, 907 et 908, et pour fournir un signal I2(t)-Q2(t) correspondant à la somme des signaux 905, 906 et 907 à laquelle est retranchée le signal 908. Le circuit 912 est configuré pour recevoir les signaux 905, 906, 907 et 908, et pour fournir le signal I2(t)+Q2(t) correspondant à la somme des signaux 905, 907 et 908 à laquelle est retranchée le signal 906. Le circuit 913 est configuré pour recevoir les signaux 906 et 908, et pour fournir le signal Q2(t) correspondant au signal 908 auquel est retranché le signal 906. En pratique, le signal I2(t)-Q2(t) correspond au signal I2(t) auquel est retranché le signal Q2(t), le signal I2(t)+Q2(t) correspondant à la somme des signaux I2(t) et Q2(t). Pour ne pas surcharger la figure les connexions entre les sorties des circuits 901 à 904 et les entrées des circuits 910 à 913 n'ont pas été tracées en .
Le circuit CORR comprend en outre quatre circuit 920, 921, 922 et 923. Le circuit 920 est configuré pour recevoir le signal I2(t) et le signal Clkcwr, et pour fournir le signal sI2, le circuit 921 est configuré pour recevoir le signal I2(t)-Q2(t) et le signal Clkcwr, et pour fournir le signal sI2-Q2. Le circuit 922 est configuré pour recevoir le signal I2(t)+Q2(t) et le signal Clkcwr, et pour fournir le signal sI2+Q2. Le circuit 923 est configuré pour recevoir le signal Q2(t) et le signal Clkcwr, et pour fournir le signal sQ2.
A titre d'exemple, chaque circuit 920, 921, 922 et 923 est configuré, à chaque front actif du signal Clkcrw, pour fournir un bit de sortie à un premier état binaire, par exemple '1', lorsque le signal I2(t), Q2(t), I2(t)-Q2(t) ou I2(t)+Q2(t) qu'il reçoit est positif au moment du front actif du signal Clkcwr, pour fournir un bit de sortie à un deuxième état binaire, par exemple '0', lorsque ce signal est négatif au moment du front actif du signal Clkcwr, et pour maintenir l'état de son bit de sortie entre chaque deux fronts actifs successifs du signal Clkcwr. Dit autrement, chaque circuit 920, 921, 922 et 923 met en œuvre un échantillonnage, ou quantification, sur un bit du signal respectivement I2(t), I2(t)-Q2(t), I2(t)+Q2(t) ou Q2(t) qu'il reçoit.
Un avantage du circuit CORR de la est que chaque chemin entre une entrée configurée pour recevoir le signal I1(t) ou Q1(t) et une sortie configurée pour fournir l'un des signaux sI2, sQ2, sI2+Q2 et sI2-Q2 traverse le même nombre de circuits, d'où il résulte que le circuit CORR n'introduit pas de déphasage entre les signaux sI2, sQ2, sI2+Q2 et sI2-Q2.
La mise en œuvre des circuits 901 à 904, 910 à 913 et 920 à 924 n'a pas été détaillée et est à la portée de la personne du métier à partir de la description fonctionnelle faite ci-dessus en relation avec la .
La illustre un autre mode de réalisation du circuit CORR du dispositif 2. Dans ce mode de réalisation, les signaux I2(t) et Q2(t) générés à l'intérieur du circuit CORR sont des signaux différentiels propagés chacun sur un ensemble d'une ligne dite non inverseuse et d'une ligne dite inverseuse, le signal I2(t), respectivement Q2(t), correspondant alors à la tension prise entre les deux lignes et référencée à la ligne inverseuse.
Plus particulièrement, en , le circuit CORR comprend un circuit 1000 et un circuit 1001. Le circuit 1000 est configuré pour recevoir le signal I1(t), ce signal I1(t) pouvant être un signal différentiel, et pour fournir le signal différentiel I2(t) entre une ligne non inverseuse 1003+ et une ligne inverseuse 1003-. Le circuit 1001 est configuré pour recevoir le signal Q1(t), ce signal Q1(t) pouvant être un signal différentiel, et pour fournir le signal différentiel Q2(t) entre une ligne non inverseuse 1004+ et une ligne inverseuse 1004-. De préférence, les circuits 1000 et 1001 sont configurés pour avoir un mode commun de sortie identique. La mise en œuvre des circuits 1000 et 1001 est à la portée de la personne du métier.
Le circuit CORR comprend en outre quatre circuits 1010, 1011, 1012 et 1013. Chaque circuit 1010, 1011, 1012 et 1013 est configuré pour recevoir le signal Clkcwr. Le circuit 1010 est en outre configuré pour recevoir les lignes 1003+ et 1003- sur des entrées respectivement non-inverseuse (+) et inverseuse (-), et pour fournir le signal sI2. Le circuit 1011 est en outre configuré pour recevoir les lignes 1003+ et 1004+ sur des entrées respectivement non-inverseuse (+) et inverseuse (-), et pour fournir le signal sI2-Q2. Le circuit 1012 est en outre configuré pour recevoir les lignes 1003+ et 1004- sur des entrées respectivement non-inverseuse (+) et inverseuse (-), et pour fournir le signal sI2+Q2. Le circuit 1013 est en outre configuré pour recevoir les lignes 1004+ et 1004- sur des entrées respectivement non-inverseuse (+) et inverseuse (-), et pour fournir le signal sQ2. Dit autrement, chaque circuit 1010, 1011, 1012 et 1013 met en œuvre un échantillonnage, ou quantification, sur un bit du signal respectivement I2(t), I2(t)-Q2(t), I2(t)+Q2(t) ou Q2(t) qu'il reçoit.
La mise en œuvre des circuits 1010, 1011, 1012 et 1013 est à la portée de la personne du métier.
A titre d'exemple, chaque circuit 1010, 1011, 1012 et 1013 est configuré, à chaque front actif du signal Clkcrw, pour fournir un bit de sortie à un premier état binaire, par exemple '1', lorsque la tension différentielle entre ses entrées non-inverseuse (+) et inverseuse (-) est positive au moment du front actif du signal Clkcwr, pour fournir un bit de sortie à un deuxième état binaire, par exemple '0', lorsque la tension différentielle entre ses entrées non-inverseuse et inverseuse est négative au moment du front actif du signal Clkcwr, et pour maintenir l'état de son bit de sortie entre deux fronts actifs successifs du signal Clkcwr.
Selon une variante de réalisation, non illustrée, des circuits CORR des figures 9 et 10, les circuits 920 et 923, respectivement 1010 et 1013, ne reçoivent pas le signal Clkcwr, mais un signal à la fréquence de donnée Fs multiple entière de la fréquence Clkcwr. Dans ce cas, on considère quand même que les circuits 920 et 923, respectivement 1010 et 1013, échantillonnent les signaux I2(t) et Q2(t) à la fréquence Fcwr du signal Clkcwr. Dans une telle variante, de préférence, les circuits 920 et 923, respectivement 1010 et 1013, sont partagés entre le circuit CORR et le circuit de récupération de la fréquence de données Fs.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, une fois que la première phase de fonctionnement pendant laquelle le signal UP/DW est déterminée par le circuit ALOG1 est terminée, la deuxième phase de fonctionnement peut être mise en œuvre différemment de ce qui a été décrit ci-dessus.
En outre, dans les modes de réalisation décrits ci-dessus, pendant la première phase de fonctionnement, à chaque fin d'une phase de compensation grossière, l'écart entre la fréquence Fc et la fréquence FLO courante est déterminé puis comparé au seuil TH, et, si cet écart déterminé est supérieur au seuil TH, la valeur de la fréquence FLO est modifiée et une nouvelle phase de correction grossière est mise en œuvre en réinitialisant le gain G à sa valeur maximale. Dans des variantes de réalisation non illustrées, cette comparaison n'est pas mise en œuvre, et la première phase de fonctionnement comprend au moins une mise en œuvre de l'étape 610, le nombre de mises en œuvre de l'étape 610 étant constant. Dit autrement, dans ces variantes, le nombre de mises en œuvre de la phase de compensation grossière est constant et au moins égal à deux, et à chaque mise en œuvre d'une phase de compensation grossière à l'exception de la dernière, la fréquence FLO est mise à jour. La première phase de fonctionnement se termine et la deuxième phase de fonctionnement débute à la fin de la dernière mise en œuvre de la phase de compensation grossière.
Par ailleurs, bien que cela n'ait pas été décrit précédemment, la durée de l'émission du préambule par l'émetteur Tx peut être fixe et choisie suffisamment longue pour assurer que, à la fin du préambule, le décalage entre les fréquences Fc et FLO a été suffisamment compensé. Alternativement, la durée d'émission peut être variable et la fin de l'émission du préambule peut être demandée par le récepteur Rx à l'émetteur Tx, une fois que l'émetteur Rx a suffisamment compensé le décalage entre les fréquences Fc et FLO.
Réseau pour véhicule comprenant une pluralité de nœuds supportant une chaine de blocs La présente invention se rapporte à un réseau comprenant une pluralité de nœuds, l’ensemble des nœuds étant configuré pour contribuer à une chaine de blocs comprenant une pluralité de blocs. Elle trouve une application particulière mais non limitative dans les véhicules automobiles.
Le système modulaire de représentation des nombres par résidus ou système RNS est un outil mathématique utilisé pour vectoriser les données propagées dans un circuit afin de réduire la complexité des calculs. En effet, cette méthode de représentation permet de réduire des calculs sur de grandes valeurs à des calculs menés en parallèle sur des nombres de taille réduite choisie.
L’Homme du métier peut se référer aux documents [1], [2] et [3] pour des détails sur la mise en œuvre des techniques RNS ou RRNS.
Un système modulaire de représentation est défini par une base RNS de plusieurs nombres entiers mutuellement premiers entre eux, dits modules. Par exemple le triplet {3,5,7} est une base RNS. Plus généralement, on note {m 1 ,m 2 ,…m n } une base RNS et M le produit des modules m i de la base. Tout entier X positif et inférieur à M peut être représenté de manière unique dans cette base RNS par le n-uplet {x 1 ,…x n } avec x i = X mod m i , mod désignant la fonction modulo. Chaque module permet de former une composante RNS d’un nombre.
Cette représentation est utilisée dans le mode de réalisation de l’invention décrit à la . Chaque donnée X d’entrée est décomposée sur une base RNS et chaque élément x i de cette décomposition est fourni en entrée d’un canal de traitement distinct. Sur l’exemple de la , on a représenté 5 canaux de traitements 601,605, mais le nombre de canaux est un entier N au moins égal à 2.
Par ailleurs, il est possible d’élargir la base RNS {m 1 ,m 2 ,…m p } avec des composantes supplémentaires pour former une base étendue RRNS {m 1 ,m 2 ,…m p ,m p+1 ,…m p+t }. Dans ce cas, on a p modules principaux et t modules supplémentaires. Les t modules supplémentaires m p+1 ,…m p+t doivent être supérieurs à ceux de la base initiale {m 1 ,m 2 ,…m p }.
Dans une telle base RRNS, il est toujours possible de décoder un nombre X positif et inférieur au produit M des modules principaux, à partir de seulement p composantes quelconques parmi les p+t composantes de la base redondante.
Ce principe est utilisé par l’invention pour disposer de p canaux de traitement principaux 601,602,603 et de t canaux de traitement redondants 604,605. Dans l’exemple de la , p=3 et t=2.
La représente une variante de réalisation d’un canal de traitement compatible avec le second mode de réalisation de l’invention. En plus des éléments déjà décrits pour la , le canal de traitement 800 de la comporte un bloc logique fonctionnel BLF qui implémente une fonction modulo m i MOD appliquée aux données d’entrée, avec m i une des composantes de la base RNS, chaque canal de traitement utilisant une composante différente. Par ailleurs la ou les fonction(s) logique(s) élémentaire(s) implémentées sont projetées modulo la composante m i . Autrement dit, cela signifie que les opérations réalisées sont adaptées au format réduit des nombres. L’implémentation de cette projection est notée PROJ sur la .
L’unité de détection d’erreurs 606 réalise une détection d’erreurs à partir de l’ensemble des sorties des différents canaux de traitement 601-605 en deux étapes selon une technique connue décrite dans les documents [1-3]. La première étape consiste à décoder le nombre X à partir de ses composantes dans la base RNS redondante obtenues en sortie de chaque canal de traitement. Cette étape de décodage peut être réalisée au moyen d’un algorithme de type théorème des restes chinois ou par une technique dite de « Mixed Radix Conversion » (MRC). Ces deux techniques sont décrites dans le document [3]. D’autres méthodes de décodage sont envisageables sans sortir du cadre de l’invention.
La seconde étape consiste à comparer le nombre décodé X à la dynamique M de la base RNS initiale le : .
Dans l’exemple de la , les composantes principales sont celles associées aux canaux de traitement 601 à 603.
Par construction, pour toute configuration d’erreur impactant entre une et t composantes RNS du nombre X (c’est-à-dire intervient sur l’un des canaux de traitement quelconque, y compris les canaux redondants 604,605), alors le résultat du décodage du nombre X est forcément supérieur à M. Cette propriété est intrinsèque aux systèmes modulaires de représentation redondants RRNS tel qu’explicité dans le document [2].
Ainsi, par simple comparaison du nombre X avec M, on peut en déduire si une erreur est intervenue sur un sous-ensemble des composantes donc sur un sous-ensemble des canaux de traitement.
La suite des étapes de la méthode de protection selon l’invention s’applique à l’identique (mécanisme de re-jeu et autotest).
L’ajout de canaux de traitement redondants permet d’assurer une continuité de service en maintenant la capacité de correction lorsque l’un des canaux de traitement subit une reconfiguration partielle et est ainsi inopérant pendant une certaine durée. En particulier, l’ajout de t canaux redondants permet de tolérer des erreurs simultanées dans t canaux. En effet, les nombres peuvent être décodés correctement tant que p canaux quelconques sont opérationnels (p= 3 dans l’exemple de la ).
La figure 7 schématise un troisième mode de réalisation du circuit selon l’invention. Ce troisième mode de réalisation s’appuie toujours sur une représentation des nombres dans un système modulaire de représentation, cependant cette fois, le nombre de composantes redondantes (et donc de canaux redondants) n’est pas figé a priori mais peut être adapté en fonction du besoin en capacité de correction, en adaptant la dynamique des nombres en entrée du circuit. Par exemple, dans une première utilisation, aucun canal de traitement redondant n’est prévu, la dynamique des nombres décodables étant égale à , avec N le nombre total de canaux de traitement (N= 3 dans l’exemple de la ). Cette configuration RNS non redondante ne permet pas de détecter d’erreur par comparaison des sorties des canaux de traitement. En mobilisant un module m 3 au titre de la redondance, on forme une base RRNS avec deux modules principaux {m 1 , m 2 }, ce qui permet de détecter une erreur sur une composante quelconque parmi les trois. Il est également possible d’augmenter dynamiquement la capacité de correction en mobilisant deux modules {m 2 , m 3 } pour la redondance, mais la dynamique des nombres décodables est réduite à m 1 .
Comme il est illustré dans les figures 1 et 2, un système pour prévoir la perte de fonction causée par des variants génétiques selon un mode de réalisation de la présente invention peut comprendre une base de données de variants génétiques (10), une unité de prévision LoF (20), une unité de calcul de premier score caractéristique (30) et une unité de calcul de deuxième score caractéristique (40).
La base de données de variants génétiques (10) peut comprendre des informations sur les variants génétiques cibles dont la probabilité de perte de fonction du gène causé par le variant génétique contenu dans le gène est calculable et sur les gènes cible comprenant les variants génétiques cibles.
L'ADN contient l'information génétique d’un organisme vivante. Parmi les séquences des nucléotides de l'ADN, la séquence des nucléotides impliquée dans l'expression du trait génétique est appelée gène et la partie non impliquée dans l'expression du trait génétique est appelée ADN non codant.
Un gène peut correspondre à une région de séquence des nucléotides couvrant des sections prédéterminées d'ADN. Un gène peut comprendre des segments d'exons contenant des informations génétiques effective et des segments d'introns non impliqués dans l'expression.
Une séquence de bases ou une séquence de nucléotides signifie un arrangement ordonné de bases qui sont un des constituants des nucléotides, qui sont des unités de base de la constitution d’ARN ou d’ADN d'acide nucléique.
Une mutation génétique ou une mutation de séquence désigne une partie où une séquence d'acide nucléique montre des différences au niveau de séquence par rapport à la séquence nucléotidique de référence en comparaison et peut inclure une substitution, une addition ou une suppression de bases constituant la séquence. De telles substitution, addition ou suppression de ces bases peuvent être causées par diverses raisons, par exemple, des différences structurelles comprenant la mutation, la troncature, la suppression, la duplication, l'inversion ou la translocation des chromosomes.
La perte de fonction (LoF) signifie un phénomène dans lequel un gène perd sa fonction originaire suite à une mutation génétique.
L’unité de prévision LoF (20) peut calculer la probabilité de la perte de fonction de gène cible causée par le variant génétique cible.
Selon un mode de réalisation, l’unité de prévision LoF (20) peut calculer la probabilité de la perte de fonction du gène cible causée par le variant génétique cible par régression logistique au moyen d’une première formule utilisant une première probabilité et une deuxième probabilité.
La première probabilité peut comprendre la probabilité d'intolérance du gène cible à la perte de fonction.
La deuxième probabilité peut comprendre la probabilité d'intolérance du variant génétique cible à la perte de fonction.
Ici, l’intolérance du gène à la perte de fonction peut être traduit par un niveau d’impact fatal à la survie (forte probabilité d’estimation de décès ou de maladie) en cas de variant génétique causant la perte de fonction à un gène spécifique.