REVENDICATIONS 1. Procédé d'enregistrement d'une pluralité de mots binaires dans une rangée de cellules mémoire (CFi,1-CFi,x) programmables électriquement, comprenant une étape d'effacement de la rangée de cellules mémoire suivie de plusieurs cycles de programmation de groupes de cellules mémoire, chaque cycle de programmation d'un groupe de cellules mémoire comprenant l'application d'une tension de programmation (Vpp) aux cellules mémoire devant recevoir un bit égal à une première valeur logique ("1"), les cellules devant recevoir un bit égal à une seconde valeur logique ("0") inverse de la première étant laissées dans l'état effacé, la tension de programmation ne pouvant être appliquée à plus de N cellules à la fois, caractérisé en ce qu'il comprend le fait d'enregistrer au cours d'au moins un cycle de programmation des bits appartenant à des mots différents, choisis de manière que le nombre de cellules mémoire recevant la tension de programmation pendant le cycle de programmation soit maximal tout en étant inférieur ou égal à N. 2. Procédé selon la revendication 1, dans lequel les groupes de cellules mémoire auxquels les cycles de programmation sont appliqués comprennent un nombre variable de cellules mémoire qui est déterminé de manière que le nombre de cellules mémoire recevant la tension de programmation soit maximal dans chaque groupe tout en étant inférieur ou égal à N. 3. Procédé selon la revendication 1, dans lequel chaque cycle de programmation comprend l'enregistrement d'un nombre entier de mots binaires qui est choisi de manière que le nombre total de bits égaux à la deuxième valeur logique présent dans les mots binaires enregistrés soit maximal tout en étant inférieur ou égal à N. 4. Procédé selon la revendication 1, dans lequel la pluralité de mots binaires est enregistrée en une succession de cycles de programmation comprenant chacun l'enregistrement d'une chaîne de bits comprenant N bits égaux à deuxième valeur logique. 5. Procédé selon l'une des revendications 1 à 4, dans lequel la pluralité de mots binaires est enregistrée en une succession de cycles de programmation de N cellules mémoire. 6. Procédé selon l'une des revendications 1 à 5, dans lequel le nombre de cellules mémoire à sélectionner dans chaque groupe est déterminé à chaque cycle de programmation par un masque de programmation (m1-mx) qui est combiné bit à bit avec les bits (b1-bx) des mots à enregistrer, le masque de programmation comprenant des bits présentant une valeur logique (1) autorisant la programmation de cellules mémoire et des bits présentant une valeur logique (0) interdisant la programmation des cellules mémoire correspondantes. 7. Procédé selon la revendication 6, dans lequel la valeur du masque de programmation est rafraîchie à chaque cycle de programmation en portant l'ensemble des bits du masque de programmation à la valeur logique interdisant la programmation, puis en portant à la valeur logique autorisant la programmation un bit du masque de rang correspondant à un premier bit à enregistrer, et ainsi de suite pour chaque bit successif du masque de programmation jusqu'à ce que le nombre de bits à enregistrer égaux à la première valeur logique soit égal à N. 8. Procédé selon l'une des revendications 1 à 7, dans lequel chaque cycle de programmation comprend une étape de comptage du nombre de bits à enregistrer et une étape de comptage du nombre de bits présentant la première valeur logique dans les bits à enregistrer, le nombre de bits à enregistrer étant atteint lorsque N bits présentant la première valeur logique ont été comptés. 9. Mémoire programmable électriquement (MEM2, MEM3) comprenant un plan mémoire comportant des cellules mémoire (CFi,j) connectées à des lignes de mot (WLi) et à des lignes de bit (BLj) , et des moyens de programmation pour enregistrer une pluralité de mots binaires dans une rangée de cellules mémoire (CFi,1-CFi,x) connectées à une même ligne de mot, en effaçant les cellules mémoire de la rangée puis en appliquant plusieurs cycles de programmation à des groupes de cellules mémoire de la rangée, chaque cycle de programmation d'un groupe de cellules mémoire comprenant l'application d'une tension de programmation (Vpp) aux cellules mémoire devant recevoir un bit égal à une première valeur logique (1), les cellules devant recevoir un bit égal à une seconde valeur logique inverse de la première étant laissées dans l'état effacé, la tension de programmation ne pouvant être appliquée à plus de N cellules à la fois, caractérisée en ce que les moyens de programmation (PGR2, MREG1, MREG2, SREG,ORX, CMP, SEQ, STK, MP, MGj) sont agencés pour enregistrer au cours d'au moins un cycle de programmation des bits appartenant à des mots différents, choisis de manière que le nombre de cellules mémoire recevant la tension de programmation pendant le cycle de programmation soit maximal tout en étant inférieur ou égal à N. 10. Mémoire selon la revendication 9, caractérisée en ce que les moyens de programmation sont agencés pour sélectionner durant les cycles de programmation des groupes de cellules mémoire comprenant un nombre variable de cellules mémoire qui est déterminé de manière que le nombre de cellules mémoire recevant la tension de programmation soit maximal dans chaque groupe tout en étant inférieur ou égal à N. 11. Mémoire selon la revendication 9, dans laquelle les moyens de programmation sont agencés pour enregistrer à chaque cycle de programmation un nombre entier de mots binaires, le nombre entier étant variable et choisi de manière que le nombre total de bits égaux à la deuxième valeur logique dans les mots binaires soit maximal tout en étant inférieur ou égal à N. 12. Mémoire selon la revendication 9, dans laquelle les moyens de programmation sont agencés pour enregistrer à chaque cycle de programmation une chaîne de bits comprenant N bits égaux à la deuxième valeur logique. 13. Mémoire selon la revendication 9, dans lequel les moyens de programmation sont agencés pour enregistrer la pluralité de mots binaires en une succession de cycles de programmation de N cellules mémoires. 14. Mémoire selon l'une des revendications 9 à 13, comprenant des moyens (MREG1, MREG2, SREG, CMP, SEQ, MP) pour générer, pour chaque cycle de programmation, un masque de programmation déterminé qui est combiné bit à bit avec les bits des mots à enregistrer et comprend des bits présentant une valeur logique autorisant la programmation de cellules mémoire et des bits présentant une valeur logique interdisant la programmation de cellules mémoire. 15. Mémoire selon la revendication 14, comprenant des moyens (SEQ, MREG1, SREG, ORX, CMP) pour, à chaque cycle de programmation, porter l'ensemble des bits du masque de programmation à la valeur logique interdisant la programmation, puis porter à la valeur logique autorisant la programmation un bit du masque dont le rang correspondant au rang d'un premier bit à enregistrer, et ainsi de suite pour chaque bit successif du masque de programmation jusqu'à ce que le nombre de bits à enregistrer ayant la première valeur logique soit égal à N. 16. Mémoire selon la revendication 15, comprenant des premiers moyens de comptage (SREG) pour compter le nombre de bits à enregistrer au cours d'un cycle de programmation, et des seconds moyens de comptage (ORX, CMP) pour compter le nombre de bits présentant la première valeur logique dans les bits à enregistrer, le nombre de bits à enregistrer étant atteint par les premiers moyens de comptage lorsque les seconds moyens de comptage ont compté N bits présentant la première valeur logique. 17. Mémoire selon la revendication 16, dans laquelle les premiers moyens de comptage comprennent un registre à décalage (SREG) piloté par un signal d'horloge (CK) dans lequel un bit de référence (bO) est propagé au rythme de l'horloge. 18. Mémoire selon la revendication 17, comprenant des moyens pour délivrer une autorisation de comptage d'un bit présentant la première valeur logique, quand un bit (bj) à enregistrer dont le rang (j) est désigné par le rang de la cellule du registre à décalage où se trouve le bit de référence (mO) présente la première valeur logique.