REVENDICATIONS 1. Procédé cryptographique caractérisé en ce que, pour réaliser une division entière polynomiale de type Q(x) = L U(x) / N (x) J, où Q(x), U (x) et N (x) sont des polynômes, respectivement un résultat, un dividende et un diviseur, on réalise une multiplication de deux polynômes puis un décalage des bits du résultat de la multiplication. 2. Procédé selon la revendication 1, au cours duquel on réalise la multiplication des deux polynômes suivants : LU(x) / xp#, correspondant au dividende décalé de p bits, p étant la taille du diviseur N #xp+ss / N(x)J, résultat de la division d'un monôme xp+ss par le diviseur N, (3 étant un entier supérieur ou égal à a. 3. Procédé selon la revendication 2, dans lequel on décale de (3 bits le résultat de la multiplication. 4. Procédé selon l'une des revendications 1 à 3, dans lequel on réalise l'opération suivante : 5. Procédé selon l'une des revendications précédentes, dans lequel : - le dividende est obtenu par la multiplication de deux polynômes A(x), B (x), - les polynômes A(x), B(x), le dividende U(x), le diviseur N (x) le résultat S(x) sont des polynômes définis sur F2[x], à chaque polynôme étant associé un nombre binaire dont la valeur et le poids de chaque bit correspond à la valeur et au poids d'un coefficient du polynôme associé, et le quotient est calculé selon les étapes suivantes: El : Initialisation des coefficients du polynôme U(X) 1 : Pour j variant de 0 à p-1 2 : U[j] = 0 3: Fin pour j E2 : Décrémentation de la variable i de p-1 à 0 et pour chaque valeur de i, réalisation des étapes suivantes (a à j) : 4 : Pour i variant de p-1 à 0 a : initialisation des registres HI, LO, Ai 5 : HI = U[p-1] 6: LO = U[p-2] 7 : Ai = A[i] b : multiplication sans retenue de Ai par B[p-1] et accumulation du résultat dans un registre virtuel (HI, LO) constitué des registres HI et LO 8: (HI, LO)# = Ai#B[p-1] c : multiplication sans retenue de (HI, LO)sup par R, et mémorisation dans le registre Q du résultat décalé de t-1 bits vers la droite 9: Q = ((HI, Lü) sup R > (t-l) d : multiplication sans retenue du registre Q par N[p-l], et mémorisation dans le registre virtuel (HI, LO) 10 (HI, LO)# = Q#N[p-1] e : décrémentation de la variable j de p-2 à 0 et pour chaque valeur de j réalisation des étapes aa à ee suivantes : 11 Pour j variant de p-2 à 1 aa : décalage de t bits vers la gauche dans le registre virtuel (HI, LO) 12 : (HI, LO) t bb : mémorisation du coefficient de polynôme U[j-1] dans le registre LO 13: LO = U[j-1] cc : multiplication sans retenue de Ai par B [j] accumulation du résultat dans le registre virtuel (HI, LO) 14 : (HI, LO)# = Ai#B[j] dd : multiplication sans retenue de Q par N [j] accumulation du résultat dans le registre virtuel (HI, LO) 15 : (HI, LO)# = Q#N[j] ee : mémorisation du contenu du registre HI dans le coefficient de polynôme U[j+l] 16 : U[j+l] = HI 17: Fin pour j f : décalage de t bits vers la gauche du contenu du registre virtuel (HI, LO) 18 : (HI, LO) t g : multiplication sans retenue de Ai par B[0] et accumulation du résultat dans le registre virtuel (HI, LO) 19 : (HI, LO)# = Ai#B[0] h : multiplication sans retenue de Q par N[0] et accumulation du résultat dans le registre virtuel (HI, LO) 20 : (HI, LO)# = Q#N[0] i : mémorisation du registre HI dans le coefficient de polynôme [1] 21 : U[l] = HI j : mémorisation du registre LO dans le coefficient de polynôme U[0] 22 : U[0] = LO 23: Fin pour i 6. Procédé selon l'une des revendications 1 à 4, dans lequel : - le dividende est obtenu par la multiplication de deux polynômes A(x), B(x), - les polynômes A(x), B(x), le dividende U(x), le diviseur N (x) le résultat S(x) sont des polynômes définis sur F2[x], à chaque polynôme étant associé un nombre binaire dont la valeur et le poids de chaque bit correspond à la valeur et au poids d'un coefficient du polynôme associé, et le quotient est calculé selon les étapes suivantes: El : Initialisation des registres HI, LO, Ap-1 1 : HI = 0 2: LO = 0 3 : Ap-1 = A[p-1] E2 : Incrémentation de la variable j de 0 à p-1 et pour chaque valeur de j, réalisation des étapes suivantes (a à c) : 4 : Pour j variant de 0 à p-1 a : multiplication sans retenue de Ap-1 par B [j] mémorisation du résultat dans un registre virtuel (HI, LO) constitué des registres HI et LO 5: (HI,Lü)E9 = Ap-1 E9 B[j] b : initialisation du registre RS et du coefficient de polynôme U[j] 6 : RS = LO ; U [j] = RS c : décalage de t bits vers la droite dans le registre (HI, LO) 7: (HI, LO)#t 8: Fin pour j E3 : Décrémentation de la variable i de p-2 à 0 et pour chaque valeur de i, réalisation des étapes suivantes (al à gl) : 9 : Pour i variant de p-2 à 0 al : multiplication sans retenue de Usup par R et mémorisation du résultat décalé de t bits vers la droite dans le registre virtuel (HI, LO) 10 : Q = (Usup # R) (t-1) bl : initialisation des registres Ai, HI, LO 11: Ai = A[i] 12 : HI = U[0] 13: LO = 0 cl : multiplication sans retenue de Ai par B[0] et mémorisation du résultat dans le registre virtuel (HI, LO) 14 : (HI, LO)# = Ai#B[0] dl : initialisation du coefficient de polynôme U[0] 15: U[0] = LO el : décalage de t bits vers la droite dans le registre (HI, LO) 16 : (HI, LO) t fl : Incrémentation de la variable j de 0 à p-1 et pour chaque valeur de j, réalisation des étapes suivantes (aa à ee) : 17 : Pour j variant de 1 à p-1 aa : initialisation du registre HI 18 : HI = U[j] bb : multiplication sans retenue de Ai par B [j] mémorisation du résultat dans le registre virtuel (HI, LO) 19 : (HI, LO)# = Ai#B[j] cc : multiplication sans retenue de Q par N[j-1] et mémorisation du résultat dans le registre virtuel (HI, LO) 20 : (HI, LO)# = Q#N[j-1] dd : initialisation du registre RS et du coefficient de polynôme U[j] 21 : RS= LO; U[j] = RS ee : décalage de t bits vers la droite dans le registre (HI, LO) 22 : (HI, LO) t 23: Fin pour j gl : multiplication sans retenue de Q par N[p-1] et mémorisation du résultat dans le registre virtuel (HI, LO) 24 : (HI, LO)# = Q#N[p-1] 25: Fin pour i E4 : multiplication sans retenue de Usup par R, et mémorisation dans le registre Q du résultat décalé de t-1 bits vers la droite 26 : Q = (Usup#R)#(t-1) E5 : initialisation du registre LO 27: LO = U[0] E6 : Incrémentation de la variable j de 0 à p-2 et pour chaque valeur de j, réalisation des étapes suivantes (a2 à d2) : 28 : Pour j variant de 0 à p-2 a2 : initialisation du registre HI 29 : HI = U[j+1] b2 : multiplication sans retenue de Q par N [j] mémorisation du résultat dans le registre virtuel (HI, LO) 30 : (HI, LO)# = Q#N[j] c2 : initialisation du coefficient de polynôme U[j] 31: U[j] = LO d2 : décalage de t bits vers la droite dans le registre (HI, LO) 32 : (HI, LO) t 33: Fin pour j E7 : multiplication sans retenue de Q par N[j] et mémorisation du résultat dans le registre virtuel (HI, LO) 34: (HI, LO)E9 = Q(&N[p-1] E8 : mémorisation du coefficient U[p-1] contenu dans le registre LO 35 : U[p-1] = LO 7. Coprocesseur comprenant des moyens (RU, RBN, A, Q) pour mémoriser et fournir des nombres de t bits, caractérisé en ce qu'il comprend également : - un moyen (registre k) pour mémoriser et décaler de k bits un résultat partiel précédemment obtenu (Ai#B[p-1]), - un circuit de calcul pour réaliser une première multiplication polynômiale (#) du résultat partiel précédemment obtenu et décalé par un premier nombre (R) de t bits et mémoriser (registre Q) les t bits de poids forts (HI) du résultat de la première multiplication. 8. Coprocesseur selon la revendication 7, dans lequel le circuit de calcul réalise également une deuxième multiplication polynômiale (Ai#B[p-1]) d'un deuxième nombre (Ai) de t bits par un troisième nombre (B[p-1]) de t-bits pour produire le résultat partiel précédemment obtenu. 9. Coprocesseur selon la revendication 7 ou 8, dans lequel le circuit de calcul réalise également : - une troisième multiplication polynômiale des t bits de poids forts (HI) du résultat de la première multiplication par un quatrième nombre de t-bits (N[p-1]), et - une addition du résultat de la troisième multiplication et des bits de poids faibles (LO) du résultat de la première multiplication. 10. Composant électronique pour mettre en #uvre le procédé selon l'une des revendications 1 à 6. 11. Composant électronique comprenant un coprocesseur selon l'une des revendications 7 à 9. 12. Carte à puce comprenant un composant électronique selon la revendication 10 ou selon la revendication 11.