REVENDICATIONS 1. Procédé de contrôle d'un système (16), ce système étant destiné à présenter une grandeur devant être identifiée à l'un parmi un nombre fini de niveaux préétablis, l'identification étant conditionnée par au moins un paramètre analogique intrinsèque (VT; IT) du système, caractérisé en ce qu'il comprend une détermination de la valeur dudit paramètre analogique intrinsèque (VT, IT) . 2. Procédé selon la revendication 1, caractérisé en ce que ladite valeur dudit paramètre analogique intrinsèque (VT,IT) est déterminée en interne d'un dispositif (100; 110 ; dans lequel le système (16) est intégré et est présentée en sortie de ce dispositif pour contrôle en externe. 3. Procédé selon la revendication 2, caractérisé en ce que ladite valeur dudit paramètre analogique intrinsèque (VT, IT) est présentée en sortie du dispositif (100; 110 ; sous une forme numérique. 4. Procédé selon l'une quelconque des revendications 1 à 3, où ledit ou chaque paramètre analogique intrinsèque (VT, IT) conditionne un seuil par lequel un niveau préétabli est identifié dans des conditions de fonctionnement déterminés, caractérisé en ce qu'il comprend les étapes de : - positionner le système dans des conditions de fonctionnement auquel ladite grandeur se situe à un côté déterminé dudit seuil, faire évoluer les conditions fonctionnement du système dans le sens faisant rapprocher ladite grandeur (Vcg, ID) vers le seuil, - lorsque ladite grandeur atteint ou franchit le seuil, déterminer la valeur d'un paramètre identifiable ou lié audit paramètre analogique intrinsèque (VT, IT). 5. Procédé selon l'une quelconque des revendications 1 à 4, mis en oeuvre dans un dispositif comprenant un ensemble de systèmes (16) individuellement identifiables, caractérisé en ce que ladite détermination de la valeur dudit paramètre (VT, IT) est effectuée individuellement pour chaque système faisant l'objet d'un contrôle. 6. Procédé selon la revendication 5, caractérisé en ce que la valeur dudit paramètre déterminé (VT, IT) est répertorié avec une identification du système individuel à partir duquel il a été déterminé, par exemple sous forme de cartographie. 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que ledit système est une cellule (16) d'une mémoire non-volatile (1, 110 ; 120), le procédé étant réalisé sur au moins une cellule de ladite mémoire. 8. Procédé selon la revendication 7, caractérisé en ce que la mémoire est une mémoire du type programmable électriquement effaçable, connue par l'acronyme EEPROM (de l'anglais electrically erasable programmable read only memory). 9. Procédé selon la revendication 7 ou 8, caractérisé en ce que ledit paramètre analogique intrinsèque (VT; IT) est la valeur de seuil d'une cellule (16) de la mémoire, pour une cellule écrite, vierge ou effacée, et en ce que ladite grandeur est le courant (ID) traversant la cellule ou la tension de polarisation (Vcg) d'un transistor de stockage (FGT) en mode lecture. 10. Procédé selon la revendication 9, caractérisé en ce que la valeur de seuil (VT) est assimilée à la valeur de la tension (VCG) de polarisation d'un transistor de stockage (FGT) de la cellule (16) en mode lecture, à laquelle ce transistor de stockage passe un courant (Il) déterminé. 11. Procédé selon la revendication 9, caractérisé en ce que la valeur de seuil ( ( IT) est assimilée à la valeur du courant (ID) passé par un transistor de stockage (FGT) de la cellule (16) en mode lecture lorsque ce transistor est polarisé à une tension (Vcg) positionnée à une valeur de référence. 12. Procédé selon la revendication 10 ou 11, caractérisé en ce que : pour déterminer le seuil d'une cellule (16) vierge ou effacée, on détermine la tension de polarisation (Vcg) du transistor de stockage (FGT) à laquelle ce transistor conduit un courant (ID) dont la valeur franchit un seuil (Il,,,) sensiblement fixe, pour déterminer le seuil d'une cellule (16) écrite, on détermine la valeur limite du courant (ID) que peut conduire le transistor de stockage (FGT) pour une tension de polarisation (Vcg) de celui-ci sensiblement fixe. 13. Procédé selon la revendication 12, caractérisé en ce que ledit seuil correspond à un seuil du transistor de stockage (FGT), qui est déterminé par la condition de basculement d'état logique d'un amplificateur de lecture (12) auquel ladite cellule (16) est fonctionnellement reliée et en ce que : pour déterminer le seuil (VTvierge ou VTeff) d'une cellule (16) vierge ou effacée, on maintient un courant de lecture (Ilect) de l'amplificateur de lecture sensiblement constant et on fait évoluer la tension de polarisation (Vcg) du transistor (FGT) de manière à rapprocher le courant (ID) passé par celui-ci de ce courant de lecture (Ilect), jusqu'à provoquer un basculement d'état logique de l'amplificateur de lecture, et on détermine la valeur de cette tension de polarisation à laquelle l'amplificateur de lecture (12) bascule d'état logique, cette tension de polarisation étant assimilée à la tension de seuil de la cellule vierge ou effacée (VTvierge ou VTeff); et - pour déterminer le seuil (VTinscr) d'une cellule écrite, on maintient la tension de polarisation (Vcg) du transistor (FGT) sensiblement constante et on fait évoluer ledit courant (ID) traversant la cellule jusqu'au basculement d'état logique de l'amplificateur de lecture (12), le point de basculement correspondant au franchissement de la valeur limite du courant que peut conduire la cellule pour ladite tension de polarisation du transistor (FGT), cette valeur limite de courant traversant la cellule étant assimilée au seuil danser) de la cellule écrite. 14. Procédé selon la revendication 11, caractérisé en ce que, pour déterminer le seuil d'une cellule (16), quel que soit son état : vierge, effacé, ou écrit, on détermine la valeur du courant (ID) passé par le transistor de stockage (FGT) pour une tension de polarisation (Vcg) de celui-ci sensiblement fixe. 15. Procédé selon la revendication 14, caractérisé en ce que le seuil de commutation du transistor de stockage (FGT) est déterminé par la condition de basculement d'état logique d'un amplificateur de lecture (12) auquel ladite cellule (16) est fonctionnellement reliée, et en ce que : pour déterminer le seuil d'une cellule (16) qu'elle soit son état : vierge, effacé, ou écrit, on maintient la tension de polarisation (Vcg) du transistor (FGT) sensiblement constant et on fait évoluer ledit courant (ID) traversant la cellule jusqu'au basculement d'état logique de l'amplificateur de lecture (12), le point de basculement correspondant au franchissement de la valeur limite dudit courant que peut conduire la cellule pour ladite tension de polarisation du transistor (FGT), cette valeur limite de courant traversant la cellule étant assimilée au seuil (ITinscr) de la cellule. 16. Procédé selon l'une quelconque des revendications 9 à 15, caractérisé en ce que l'on fait évoluer la tension de polarisation (VCG) appliquée au transistor de stockage (FGT) de la cellule (16) et/ou le courant de référence (Ilect)sur une plage de variation qui recouvre la plage des valeurs admises par la spécification de la mémoire pour la tension de seuil (VT) et/ou le courant de seuil (IT) considéré. 17. Procédé selon l'une quelconque des revendications 9 à 16, caractérisé en ce que l'on fait évoluer la tension (VCG) de polarisation appliquée au transistor de stockage (FGT) de la cellule (16) et/ou le courant (ID) traversant la cellule (16) de manière incrémentale au moyen respectivement d'une source de tension programmable (18) et/ou une source de courant programmable (20), la ou chaque source étant commandé numériquement par des moyens de programmation (66,42), ces derniers étant utilisés en outre pour fournir en sortie vers l'extérieur (114; 124), sous forme numérique, une expression de la valeur du seuil considéré (VT, IT), les valeurs de la tension de polarisation (Vcg) ou dudit courant (ID) parcourant la cellule donnant la tension ou le courant provoquant ledit basculement d'état logique de l'amplificateur de lecture à l'incrément près. 18. Procédé selon la revendication 17, caractérisé en ce que les moyens de programmation comprennent un registre à décalage (66,42) dont les sorties parallèles (EPV1-EPVM, EPI1-EPIN) servent à commander par leur état logique des parties respectives de la source de courant (18) et/ou de la source de tension (20), de manière à produire une plage de valeurs de courant (Ilect) de référence évolutif et/ou une plage de valeurs de tension de polarisation (VCG) appliquée à un transistor de stockage (FGT) de la cellule (16), en fonction du motif de bits chargé dans le registre, lors de l'évolution des valeurs produites, ce motif commandant une valeur de courant ou de tension, et en ce que l'on extrait ce motif de bits, lorsque celui programme la valeur de courant ou la valeur de tension provoquant un franchissement de seuil en lecture (12), en tant qu'information sur la valeur de courant ou de tension programmée. 19. Procédé selon la revendication 18, caractérisé en ce que ledit motif de bits commande des coef ficients d'une valeur élémentaire (IREF, VREF) de courant ou de tension produite par des circuits internes de la mémoire utilisés en mode de fonctionnement normal de celle-ci. 20. Procédé selon l'une quelconque des revendications 9 à 19, caractérisé en ce que au moins un parmi : le générateur de tension programmable (18), notamment une source de tension de référence (VREF) de celui-ci, le générateur de courant programmable (20), notamment une source de courant de référence (IREF) de celui-ci, - les moyens de programmation (42, 66), est réalisé avec des éléments de circuits utilisés par la mémoire (100; 110; 120) en mode normal de fonctionnement. 21. Procédé selon l'une quelconque des revendications 7 à 20, caractérisé en qu'il est réalisé avec des moyens embarqués dans ladite mémoire (1; 110 ; 120) . 22. Procédé selon l'une quelconque des revendications 9 à 21, caractérisé en ce qu'il est géré, au moins en partie, par une machine d'états de la mémoire (100; 110; 120). 23. Procédé selon l'une quelconque des revendications 7 à 22, caractérisé en ce qu'il comprend une étape de sélection d'une cellule individuelle (16) de la mémoire, ladite détermination de la valeur de paramètre analogique intrinsèque s'appliquant spécifiquement à cette cellule. 24. Procédé selon l'une quelconque des revendications 1 à 23 utilisé pour contrôler ledit paramètre analogique intrinsèque (VT, IT) se rapportant à chacun d'un ensemble désigné de points (16) répertoriés, chaque point comprenant un dit système, caractérisé en ce que l'on produit les résultats du contrôle obtenus à partir des points sous une forme répertoriée correspondante à des fins d'analyse ou de diagnostic. 25. Procédé selon la revendication 24, appliqué à une mémoire (1; 110 ; les points répertoriés étant au moins une partie de l'ensemble des cellules (16) de la mémoire, le paramètre analogique intrinsèque étant une valeur de seuil (VT IT), la forme répertorié des résultats du contrôle se présentant sous forme de cartographie des valeurs de seuil à l'image de la cartographie des cellules dans leur plan mémoire (2), définissant ainsi une cartographie bit analogique utilisable en complément d'une cartographie bit binaire classique. 26. Procédé selon la revendication 24 ou 25, caractérisé en ce que l'on produit une distribution statistique des valeurs du paramètre analogique intrinsèque obtenus sur les points contrôlés, par exemple sous forme d'histogramme, pour effectuer une analyse statistique des variations de ce paramètre sur l'ensemble des points contrôlés (16). 27. Mise en oeuvre du procédé de contrôle selon l'une quelconque des revendications 1 à 26 pour l'acquisition de valeurs dudit paramètre analogique dans le cadre d'un test de dispositifs intégrant au moins un dit système (16), tels que des mémoire programmables, le contrôle étant réalisé sur certains au moins desdits dispositifs sur des lots de fabrication, de façon à réaliser au moins un historique relatif au procédé de fabrication du dispositif, par exemple, dans le cas d'une mémoire programmable (1; 110 ; 120), des différents états de certaines au moins des cellules : vierge, effacé, ou écrit, afin de d'obtenir un suivi et gérer des informations sur d'éventuelles dérives et de dispersion de paramètres. 28. Mise en oeuvre du procédé de contrôle selon l'une quelconque des revendications 1 à 26 pour l'acquisition de valeurs dudit paramètre analogique dans le cadre d'un diagnostic sur un dispositif défaillant ou en cours de développement, tel qu'une mémoire programmable (1; 110; 120), dans laquelle au moins une valeur dudit paramètre provenant d'un système défaillant (16) est extraite pour analyse, par exemple à partir d'une cartographie bit analogique. 29. Mise en oeuvre du procédé de contrôle selon l'une quelconque des revendications 1 à 26 pour l'acquisition de valeurs dudit paramètre analogique dans le cadre d'une étude de systèmes, par exemple de cellules (16), d'une mémoire programmable (1; 110 ; 120), de manière à établir si les systèmes dans leur ensemble sont saines ou, plus généralement, différentes. 30. Dispositif de contrôle d'un système (16), ce système étant destiné à présenter une grandeur devant être identifiée à l'un parmi un nombre fini de niveaux préétablis, l'identification étant conditionnée par au moins un paramètre analogique intrinsèque (VT; IT) du système, caractérisé en ce qu'il comprend des moyens de détermination de la valeur dudit paramètre analogique intrinsèque (VT, IT) . 31. Dispositif selon la revendication 30, caractérisé en ce qu'il est matériellement intégré avec ledit système (16) et comprend une sortie (114; 124) de ladite valeur dudit paramètre analogique intrinsèque (VT, IT) pour contrôle en externe. 32. Dispositif selon la revendication 31, caractérisé en ce qu'il comprend des moyens (42,66) pour présenter ladite valeur dudit paramètre analogique intrinsèque (VT; IT) en sortie (114; 124) sous une forme numérique. 33. Dispositif selon l'une quelconque des revendications 30 à 32, associé à un système où ledit ou chaque paramètre analogique intrinsèque (VT; IT) conditionne un seuil par lequel un niveau préétabli est identifié dans des conditions de fonctionnement déterminés, caractérisé en ce qu'il comprend : - des moyens pour positionner le système dans des conditions de fonctionnement auquel ladite grandeur se situe à un côté déterminé dudit seuil, - des moyens (18, 20,42, 66) pour faire évoluer les conditions fonctionnement du système dans le sens faisant rapprocher ladite grandeur vers le seuil, des moyens, actifs lorsque ladite grandeur atteint ou franchit le seuil, pour déterminer la valeur d'un paramètre identifiable ou lié audit paramètre analogique intrinsèque (VT; IT) . 34. Dispositif selon l'une quelconque des revendications 30 à 33, caractérisé en ce qu'il peut être relié à un ensemble de systèmes (16) individuellement identifiables, et en ce que lesdits moyens détermination de la valeur dudit paramètre (VT, IT) opèrent individuellement sur chaque système faisant l'objet d'un contrôle. 35. Dispositif selon la revendication 34, caractérisé en ce qu'il comprend des moyens pour répertorier la valeur dudit paramètre déterminé (VT, IT) avec une identification du système individuel à partir duquel il a été déterminé, par exemple sous forme de cartographie. 36. Dispositif selon l'une quelconque des revendications 30 à 35, caractérisé en ce que ledit système est une cellule d'une mémoire non-volatile (1, 110 ; 120), le dispositif étant configuré pour effectuer le contrôle sur au moins une cellule de ladite mémoire. 37. Dispositif selon la revendication 36, caractérisé en ce que la mémoire est une mémoire du type programmable électriquement effaçable, connue par l'acronyme EEPROM (de l'anglais electrically erasable programmable read only memory). 38. Dispositif selon l'une quelconque des revendications 35 à 37, caractérisé en ce que les moyens (18,20, 42,66) pour faire évoluer les conditions fonctionnement du système dans le sens faisant rapprocher ladite grandeur vers le seuil comprennent des moyens pour faire évoluer la tension (VCG) de polarisation appliquée au transistor de stockage (FGT) de la cellule (16) et/ou le courant (ID) traversant la cellule (16) de manière incrémentale, ces moyens comprenant respectivement une source de tension programmable (18) et/ou une source de courant programmable (20), des moyens de programmation (66,42) pour commander la ou chaque source, ces derniers fournissant en sortie vers l'extérieur (114; 124), sous forme numérique, une expression de la valeur du seuil considéré (VT, IT) . 39. Dispositif selon la revendication 38, caractérisé en ce que les moyens de programmation comprennent un registre à décalage (66,42) dont les sorties parallèles (EPV1-EPVM, EPI1-EPIN) commandent par leur état logique des parties respectives de la source de courant (18) et/ou de la source de tension (20), de manière à produire une plage de valeurs de courant (Ilect) de référence et/ou une plage de valeurs de tension de polarisation (VCG) appliquée à un transistor de stockage (FGT) de la cellule (16) en fonction du motif de bits chargé dans le registre lors de l'évolution des valeurs produites, ce motif commandant une valeur de courant ou de tension, le dispositif comprenant des moyens (114; 124) de sortie de ce motif de bits, lorsque celui programme la valeur de courant ou la valeur de tension provoquant un franchissement de seuil en lecture (12), en tant qu'information sur la valeur de courant ou de tension programmée. 40. Dispositif selon la revendication 39, caractérisé en ce que ledit motif de bits commande des coefficients d'une valeur élémentaire (IREF, VREF) de courant ou de tension produite par des circuits internes de la mémoire utilisés en mode de fonctionnement normal de celle-ci. 41. Dispositif selon l'une quelconque des revendications 38 à 40, caractérisé en ce que au moins un parmi : - le générateur de tension programmable (18), et notamment une source de tension de référence (VREF) de celui-ci, - le générateur de courant programmable (20), et notamment une source de courant de référence (IREF) de celui-ci, - les moyens de programmation (42,66), est réalisé avec des éléments de circuits utilisés par la mémoire (100; 110; 120) en mode normal de fonctionnement. 42. Dispositif selon l'une quelconque des revendications 36 à 41, caractérisé en ce qu'il comprend des moyens de sélection d'une cellule individuelle (16) de la mémoire, ladite détermination de la valeur de paramètre analogique intrinsèque s'appliquant spécifiquement à cette cellule. 43. Dispositif selon l'une quelconque des revendications 30 à 42, programmé pour réaliser le procédé selon l'une quelconque des revendications 1 à 26. 44. Mémoire programmable (1; 110 ; 120), caractérisée en ce qu'elle embarque un dispositif selon l'une quelconque des revendications 30à 43. 45. Circuit intégré comprenant une mémoire programmable, caractérisé en ce qu'il embarque un dispositif selon l'une quelconque des revendications 30 à 44. 46. Appareil de contrôle (200) destiné à coopérer avec le dispositif (100; 110 ; selon l'une quelconque des revendications 30 à 45, caractérisé en ce qu'il comprend une entrée (210) prévue pour se relier fonctionnellement à une sortie (114;124) du dispositif (100; 110 ; produisant une expression de la valeur du paramètre analogique intrinsèque. 47. Appareil de contrôle selon la revendication 46, caractérisé en ce que ladite entrée (210) est une entrée numérique destinée à recevoir un motif de bits qui encode l'expression de la valeur du paramètre analogique intrinsèque, et en ce qu'il comporte des moyens (220) de mémorisation de données permettant d'extraire une information exploitable à partir de cette expression encodée.