REVENDICATIONS 1. Cellule intégrée (1) d'extraction d'une valeur binaire basée sur une différence de valeurs entre deux résistances (Rd, Rg ; Rpl, Rp2), caractérisée en ce qu'elle comporte : des moyens de connexion pour une lecture binaire du signe de la différence de valeurs entre lesdites résistances ; et des moyens de connexion pour une modification de la valeur d'une desdites résistances pour rendre invariable ledit signe de différence de valeurs. 2. Cellule selon la revendication 1, caractérisé en ce qu'elle intègre des moyens de lecture binaire dudit signe de la différence entre lesdites résistances (Rd, Rg ; Rpl, Rp2). 3. Cellule mémoire selon la revendication 1 ou 2, caractérisée en ce que ladite modification de valeur consiste à diminuer, de façon irréversible et stable dans la plage de courants de fonctionnement en lecture de la cellule, la valeur d'une desdites résistances (Rd, Rg ; Rpl, Rp2). 4. Cellule selon l'une quelconque des revendications 1 à 3, caractérisée en ce que les résistances (Rd, Rg ; Rpl, Rp2) sont en silicium polycristallin et sont dimensionnées pour avoir des valeurs nominales identiques. 5. Cellule selon les revendications 3 et 4, caractérisée en ce que ladite diminution de valeur est provoquée en imposant temporairement, dans la résistance correspondante (Rd, Rg), la circulation d'un courant qui soit supérieur au courant pour lequel la valeur de cette résistance est maximum. 6. Cellule (1) selon l'une quelconque des revendications 1 à 5, caractérisée en ce qu'elle est appliquée à l'extraction d'une valeur binaire à partir d'une propagation d'un front d'un signal de déclenchement dans deux chemins électriques, et en ce qu'elle comporte, entre deux bornes (2, 3) d'application d'une tension, deux branches parallèles comprenant chacune, en série : une desdites résistances (Rd, Rg) de différenciation des chemins électriques ; un transistor de lecture (MNld, MNlg), le point milieu entre la résistance et le transistor de lecture de chaque branche définissant une borne de sortie (Q, NQ) de la cellule, et la grille du transistor de lecture de chaque branche étant reliée à la borne de sortie de l'autre branche ; et un transistor de sélection (MN2d, MN2g). 7. Cellule selon la revendication 6, caractérisée en ce que chaque branche comporte en outre un transistor de stabilisation (MN3d, MN3g) reliant sa borne de sortie (Q, NQ) à ladite borne (3) d'application de tension opposée à celle à laquelle est connectée la résistance (Rd, Rg) de la branche concernée. 8. Cellule selon la revendication 7 dans son rattachement à la revendication 3, caractérisée en ce que les transistors de stabilisation (MN3d, MN3g) servent à provoquer ladite diminution de la valeur d'une des résistances (Rd, Rg). 9. Cellule selon l'une quelconque des revendications 6 à 8, caractérisée en ce que ladite tension est choisie entre une tension relativement faible de lecture (Vr) et une tension relativement élevée de stabilisation (Vp) de l'état initial de la cellule. 10 Cellule selon l'une quelconque des revendications 1 à 5, caractérisée en ce qu'elle comporte : deux branches parallèles comprenant chacune une desdites résistances (RP1, RP2) connectée entre une première borne (E) d'alimentation et une borne de lecture différentielle (4,6) de l'état de la cellule ; et au moins un interrupteur de programmation (MNP1, MNP2 ; MPP1, MPP2) reliant une desdites bornes de lecture à une deuxième borne (M) d'application de la tension d'alimentation. 11. Cellule mémoire selon la revendication 10, caractérisé en ce que chaque branche comporte un interrupteur de programmation (MNP1, MNP2 ; MP1, MP2) . 12. Cellule mémoire selon la revendication 10 ou 11, caractérisée en ce qu'une des bornes d'alimentation (E, M) est reliée, par l'intermédiaire d'un sélecteur (K), à au moins deux tensions d'alimentation parmi lesquelles une tension d'alimentation de fonctionnement en lecture (Vr) relativement faible et une tension d'alimentation de stabilisation (Vp) relativement élevée. 13. Cellule mémoire selon l'une quelconque des revendications 10 à 12, caractérisée en ce qu'au moins un transistor de sélection (MNS1, MNS2 ; MPP1, MPP2) est associé en série avec chaque dite résistance entre ladite première borne d'alimentation (E) et ladite borne de lecture (4,6) correspondante. 14. Cellule mémoire selon l'une quelconque des revendications 10 à 13, caractérisée en ce que chaque dite résistance est connectée à la deuxième borne d'alimentation (M) par un interrupteur de verrouillage (63G, 63D ; 85D) dont la borne de commande est reliée à la résistance de l'autre branche. 15. Cellule mémoire selon l'une quelconque des revendications 10 à 14, caractérisée en ce qu'elle comporte un amplificateur différentiel (61,5) de lecture de l'état de la cellule. 16. Cellule mémoire selon l'une quelconque des revendications 10 à 15, caractérisée en ce que chaque branche comporte, de part et d'autre de sa résistance (Rpl, Rp2), respectivement un transistor à canal N (82G, 82D) et un transistor à canal P (81G, 81D), dont les grilles sont connectées ensemble à une borne de la résistance de l'autre branche. 17. Procédé de programmation d'une cellule mémoire selon l'une quelconque des revendications 1 à 16, caractérisé en ce qu'il consiste, pour rendre irréversible le signe de la différence entre les deux résistances, à imposer temporairement, dans l'une des résistances, la circulation d'un courant de stabilisation supérieur à un courant pour lequel la valeur de la résistance de la branche concernée présente un maximum. 18. Procédé selon la revendication 17, caractérisé en ce qu'il comprend les étapes suivantes : augmenter pas à pas le courant dans la résistance sélectionnée ; et mesurer, après chaque application d'un courant supérieur, la valeur de cette résistance dans son environnement fonctionnel de lecture. 19. Procédé selon la revendication 17 ou 18, caractérisé en ce qu'il consiste à utiliser une table prédéterminée de correspondance entre le courant de stabilisation et la résistance finale souhaitée pour appliquer, à la résistance de programmation sélectionnée, le courant de programmation adapté. 20. Procédé de commande en stabilisation de la valeur d'une cellule (1) selon l'une quelconque des revendications 6 à 16, caractérisé en ce qu'il comprend les étapes suivantes : provoquer une lecture d'un état initial de la cellule ; et soumettre temporairement, celle des résistances qui est associée à la branche fournissant un état haut en sortie, à un courant de contrainte supérieur à un courant (Im) pour lequel la valeur de la résistance présente un maximum. 21. Procédé selon la revendication 20, caractérisé en ce que le courant de contrainte est choisi dans une table prédéterminée de correspondance entre le courant de contrainte et la résistance finale souhaitée. 22. Circuit de stockage et d'extraction d'un code binaire sur n bits dans une puce de circuit intégré comportant : n cellules (1) conformes à l'une quelconque des revendications 1 à 16 ; une unité centrale (4) de commande. 23. Circuit selon la revendication 22, caractérisé en ce que les n bits contenus dans les cellules (1) sont extraits en parallèles. 24. Circuit d'identification d'une puce de circuit intégré, caractérisé en ce qu'il comporte un circuit conforme à la revendication 22 ou 23.