INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Le circuit interne 2 comprend un générateur de signal d'horloge 3 qui alimente une section prédéterminée à l'intérieur du circuit à semiconducteur par un signal d'horloge, et est prévu pour réaliser fonction prédéterminée pour la transmission de données etc. La porte reproduite 6 a la même structure que celle des circuits de sortie 4a, 4b, ..., 4n. Le générateur d'impulsions 5 pour le réglage de la vitesse de balayage alimente la porte reproduite 6 par un (des) cycle(s) prédéterminé(s) d'une impulsion pour le réglage de la vitesse de balayage qui a une forme rectangulaire, quand il reçoit un signal d'horloge en provenance du générateur de signal d'horloge 3 et qu'un mode de réglage de vitesse de balayage est spécifie. L'unité de commutation 7 est prévue pour fixer vitesse de balayage de la porte reproduite 6. Dans sa structure, les circuits de sortie 4a, 4b, ..., 4n et la porte reproduite 6 sont formés sur le même substrat semiconducteur 1.
Le circuit à semiconducteur selon le premier mode de réalisation comprend des bornes de sortie 11, une borne de mesure 9, et une borne de commande de mode 8. Les bornes de sortie 9 sont prévues pour délivrer des signaux, respectivement transmis par les circuits sortie 4a, 4b, ..., 4n, de façon externe par rapport substrat semiconducteur. La borne de mesure 9 sert à mesurer la vitesse de balayage de la porte reproduite 6. La borne de commande de mode 8 procure un signal de commande de mode au générateur d'impulsions 5 pour le réglage de la vitesse de balayage. Dans ce mode réalisation, le circuit à semiconducteur comprend pluralité de circuits de sortie. Cependant, le circuit à semiconducteur peut comprendre, de manière arbitraire, au moins un ou plusieurs circuits de sortie. De plus, le circuit à semiconducteur peut comprendre une borne d'entrée pour introduire un signal en provenance d'un autre circuit à semiconducteur vers l'étage frontal du circuit interne 2. La figure 2 est un schéma de circuit représentant la structure de la porte reproduite 6 et de ses sections périphériques.
Une des caractéristiques de la présente invention est que la structure de la porte reproduite 6 est la même que celle des circuits de sortie 4a, 4b, .., 4n et que la porte reproduite 6 et les circuits de sortie 4a, 4b, ..., 4n sont formés sur le même substrat semiconducteur. Pour une compréhension aisée cette caractéristique, sur la figure 2, la référence numérique "6" est suivie par les références numériques secondaires (4a, 4b, ..., 4n). Au lieu d'expliquer à la fois la porte reproduite 6 et les circuits de sortie 4a, 4b, ..., 4n, on va seulement expliquer la structure interne de la porte reproduite 6 dans la suite du document.
La porte reproduite 6 comprend un circuit C-MOS, une unité de paramétrage de résistance 100, une unité de paramétrage de résistance 101, et un transistor MOS 107 du type N.
Le circuit C-MOS relie un transistor MOS 103 du type P à un transistor MOS 104 du type N. L'unité de paramétrage de résistance 100 est agencée entre une borne de source du transistor MOS 103 du type P et une ligne de source (VCc). L'unité de paramétrage de résistance 101 est agencée entre une borne de source du transistor MOS 104 du type N et une ligne de masse (gnd). Le transistor MOS 108 du type N introduit un signal de sortie du circuit C-MOS dans la borne de grille du transistor MOS 108 du type N, et relie la borne de drain du circuit C-MOS à une autre ligne de source (Vcc). La borne de drain du transistor MOS 107 du type N est reliée à une borne de mesure 9.
Une impulsion pour le réglage de la vitesse balayage est introduite dans les grilles reliées commun des deux transistors 103 et 104 formant le circuit C-MOS, dans le cas où le circuit représenté à la figure 2 est la porte reproduite 6. D'un autre côté un signal provenant du circuit interne 2 est introduit dans les grilles reliées en commun des deux transistors 103 et 104, dans le cas où le circuit représenté à figure 2 est l'un des circuits de sortie 4a, 4b, ..., 4n à la figure 2. De plus, dans le cas de l'un des circuits de sortie 4a, 4b, ..., 4n, une borne correspondante des bornes de sortie 11 est reliée à la borne de drain du transistor MOS 107 du type N.
L'unité de commutation 7 est constituée par huit commutateurs opérationnels 110 à 113 et 120 à 123. commutateurs opérationnels peuvent être réalisés utilisant, par exemple, un commutateur en boîtier DIP ou un shunt à ressort. Quand une personne en charge mettre en oeuvre les commutateurs opérationnels met oeuvre l'un ou l'autre des commutateurs opérationnels à un instant donné, un niveau de tension d'une ligne signal correspondant au commutateur opérationnel mis oeuvre est fixé soit à un niveau haut "H", soit à un niveau bas "L". Quatre lignes de signal respectivement reliées aux commutateurs opérationnels 110, 111, 112 et 113 sont reliées à l'unité de paramétrage résistance 100 dans la porte reproduite 6. Quatre lignes de signal respectivement reliées aux commutateurs opérationnels 120, 121, 122 et 123 sont reliées à l'unité de paramétrage de résistance 101 dans la porte reproduite 6. Un élément capacitif désigné par référence numérique 105 comprend une valeur de résistance fixée par l'unité de paramétrage de résistance 100, et une capacité parasite qui a un effet sur la vitesse de balayage de la porte reproduite 6 au flanc arrière d'un signal de sortie provenant de cette dernière. De manière similaire, un élément capacitif désigné par la référence numérique 106 comprend une valeur de résistance fixée par l'unité de paramétrage de résistance 101, et une capacité parasite qui a un effet sur la vitesse de balayage de la porte reproduite 6 au flanc avant d'un signal de sortie provenant de cette dernière.
La figure 3 est un schéma de circuit interne représentant la structure de l'unité de paramétrage de résistance 101. L'unité de paramétrage de résistance 101 comprend quatre transistors MOS 130, 131, 132, et 133 du type N qui sont reliés en parallèle les uns aux autres. Les bornes de grille des transistors MOS 130, 131, 132 et 133 du type N sont respectivement reliées à des lignes de signal S1, S2, S3 et S4. Les lignes de signal S1, S2, S3 et S4 sont respectivement reliées aux commutateurs opérationnels 120, 121, 122 et 133. Sur la base de signaux numériques (1 = niveau haut "H", 0 = niveau bas "L") sur les lignes de signal respectives S1, S2, S3 et S4, la valeur de résistance entre les bornes A-B sur la représentation peut être modifiée. Par exemple, dans le cas où les signaux numériques sur les lignes de signal S1, S2, S3 et S4 sont à "1000", seul le transistor MOS 130 du type N est à l'état passant. On notera que la valeur de resistance entre les bornes A-B est représentée par un symbole de référence "R" dans cette description. La valeur de résistance entre les bornes A-B peut être représentée par "R/2", dans le cas où les signaux sur les lignes de signal S1, S2, S3 et S4 sont à "1100". La valeur de résistance entre elles est "R/3", dans le où les signaux sur les lignes de signal Sl, S2, S3 et S4 sont à "1110". De plus, la valeur de résistance entre elles est "R/4", dans le cas où les signaux sur les lignes de signal S1, S2, S3 et S4 sont à "111l". Par conséquent, lors de la mise en oeuvre des commutateurs opérationnels 120 à 123, la valeur de résistance fixée par l'unité de paramétrage de résistance 101 peut être modifiée. Cela permet le réglage de la vitesse de balayage de la porte reproduite 6 au flanc avant du signal de sortie.
La figure 4 est un schéma de circuit représentant la structure interne de l'unité de paramétrage de résistance 100. Cette unité de paramétrage de résistance 100 comprend quatre transistors MOS 135, 136, 137 et 138 du type P qui sont reliés en parallèle les uns aux autres. Les bornes de grille des
transistors MOS 135, 136, 137 et 138 du type P sont respectivement reliées à des lignes de signal S5, S6, S7 S8. Les lignes de signal S5, S6, S7 et S8 sont les lignes respectivement reliées aux commutateurs opérationnels 110, 111, 112 et 113. Sur la base de signaux numériques (1 = niveau haut "H", 0 = niveau bas "L" sur les lignes de signal respectives S5, S6, S7 et S8, valeurs de résistance entre les bornes C-D sur la représentation peuvent être modifiées. Par exemple, dans cas où les signaux numériques sur les lignes de signal S5, S6, S7 et S8 sont à "1000", seul le transistor MOS 135 du type P est à l'état passant. La valeur de résistance entre les bornes C-D peut être représentée par "R/2", dans le cas où signaux numeriques sur les lignes de signal S5, , S7 et S8 sont a "1100". La valeur de résistance entre elles est "R/3", dans le cas où les signaux sur lignes de signal S5, S6, S7 et S8 sont à "1110". plus, la valeur de résistance entre elles est "R/4", dans 1e cas où signaux sur les lignes de signal , S6, S7 et S8 sont à "1111". Par conséquent, lors la mise en oeuvre des commutateurs opérationnels à 113, la valeur de résistance fixée par l'unité paramétrage de resistance 100 peut être modifiée. Cela permet le réglage de la vitesse de balayage la porte reproduite 6 au flanc arrière du signal sortie. suppose que les valeurs de resistance sont fixées ensemble par les unités de paramétrage de résistance 100 et 101. De manière plus spécifique, on va donner des explications concernant la mise en oeuvre de la porte reproduite 6, en se référant à la figure 2, pour faciliter la compréhension de la présente invention. Dans le cas où un signal de flanc avant est introduit dans la porte reproduite 6, le transistor MOS 103 du type P est à l'état bloquant, et le transistor MOS 104 du type N est à l'état passant. A ce moment, une tension au niveau d'un noeud M diminue, ayant pour conséquence que le transistor MOS 107 du type N est à l'état bloquant et qu'une tension au niveau de 1a borne de mesure 9 est à un niveau haut (un signal de flanc avant de la porte reproduite 6). Cela est fait par une constante de temps qui est un produit de la valeur de résistance fixée par l'unité de paramétrage de résistance 101 et de la capacité parasite 106.
A l'inverse, dans le cas où un signal flanc arrière est introduit dans la porte reproduite 6, le transistor MOS 103 du type P est à l'état passant, et le transistor MOS 104 du type N est à l'état bloquant. A ce moment, une tension au niveau du noeud M augmente, ayant pour conséquence que le transistor 107 du type N est à l'état passant et qu'une tension niveau de la borne de mesure 9 est à un niveau bas (un signal de flanc arrière de la porte reproduite 6). Cela est fait par une constante de temps qui est un produit de la valeur de résistance fixée par l'unité de paramétrage de résistance 100 et de la capacité parasite 105. Par conséquent, la porte reproduite 6 reçoit les signaux numériques qui sont produits lors de la mise en oeuvre des commutateurs opérationnels 110 à 113 et 120 à 123-. La vitesse de balayage de la porte reproduite 6 peut être réglée sur la base des signaux numériques reçus. En d'autres termes, la vitesse de balayage de cette dernière peut être aisément réglée lors de la mise en oeuvre des commutateurs opérationnels. Comme le montre la figure 5, par exemple, un temps de montée TR durant lequel le flanc avant augmente depuis un niveau d'impulsion A(V) jusqu'à un niveau d'impulsion B(V), et un temps de décroissance TF durant lequel le flanc avant diminue depuis le niveau d'impulsion B(V) jusqu'au niveau d'impulsion A(V), sont respectivement égaux à (c d (ns/v)) et (e f (ns/v)). Si le temps montée TR et le temps de décroissance TF sont respectivement égaux à (c d (ns ) et f (ns/v)), on peut supposer que la vitesse de balayage de la porte reproduite 6 est à valeur souhaitée. Après cela, le réglage de la vitesse de balayage des circuits de sortie 4a, 4b, .. , 4n doit etre exécuté.
On va maintenant donner des explications concernant un procédé de réglage de la vitesse de balayage de chacun des circuits de sortie 4a, 4b, ..., 4n inclus dans le circuit à semiconducteur représenté à la figure 1. La personne qui est en charge du réglage de la vitesse de balayage procure un signal de niveau haut à la borne de commande de mode 8. Après cela, le
générateur d'impulsions 5 pour le réglage de la vitesse de balayage alimente la porte reproduite 6 par une impulsion pour le réglage de vitesse de balayage. La vitesse de balayage la porte reproduite 6 est mesurée, en utilisant unité de mesure (observation) de forme d'onde, telle. qu'un oscilloscope, etc., par l'intermédiaire de la borne de mesure 9. Ensuite, on détermine si la mesure résultante satisfait aux caractéristiques de la vitesse de balayage représentée à la figure 5. Dans le cas où la mesure résultante ne satisfait pas aux caractéristiques la personne qui est en charge du réglage de la vitesse de balayage met en oeuvre les commutateurs opérationnels 110 à 113 et 120 à 123. Particulièrement, jusqu'a ce que la vitesse de balayage de la porte reproduite 6, qui est mesurée par l'intermédiaire de la borne de mesure 9, satisfasse aux caractéristiques de figure 5, une opération pour passer le niveau de tension d'une tension des lignes de signal reliées à leurs commutateurs opérationnels correspondants d'un niveau haut à un niveau bas et vice versa est répétée. Dans le cas où la mesure résultante satisfait aux caracteristiques après l'opération pour fixer le niveau de tension, la vitesse de balayage de la porte reproduite 6 est complètement fixée. A ce moment, des signaux pour fixer la même valeur de résistance que celle la porte reproduite 6 sont amenés à la fois unités de paramétrage de résistance 100 et 101 dans chacun des circuits de sortie 4a, 4b, ..., 4n. Donc, la vitesse de balayage de chacun des circuits de sortie 4a, 4b, ..., est réglée de façon à être la même que la valeur de paramétrage de vitesse de balayage de la porte reproduite 6.
La figure 20 présente un exemple d'état du système, pour lequel est spécifié un ensemble de régions sensibles réagissant à l'arrivée dans celles-ci du pointeur de la souris, la position de la page du plan supérieur et l'état de la pince.
Dans l'exemple de la figure 20, les régions grisées (ici les zones Z12 et Z13) désignent des endroits où la présence du pointeur n'a pas d'effet sur le système, tandis que les régions blanches (ici les zones Z11 et Z14) désignent des régions pour lesquelles l'entrée du pointeur dans l'une de celles-ci provoque une action, comme on le détaillera plus loin.
Le comportement du système est présenté dans la figure 21 sous la forme d'un diagramme d'états-transitions, qui illustre les différentes manipulations des pages PI et P2 dans leurs plans respectifs.
Le système fait en sorte que la page P1du plan supérieur ne soit remplacée par la page P2 du plan inférieur (une fois que cette dernière a été chargée à partir d'un serveur, le cas échéant) que seulement sur action implicite de l'utilisateur, et ceci de manière très intuitive. Contrairement aux procédés de streaming , l'utilisateur ne sera ainsi pas surpris de voir remplacée la page qu'il est justement en train d'examiner.
Ainsi, quand la page du plan inférieur est le cas échéant chargée : - si le pointeur de la souris se trouve dans la zone Zl 1, le fait de l'amener dans la zone Z12 - si le pointeur se trouve dans l'une des zones Z12, Z13 et Z14, le fait de l'amener dans la zone Z11 puis de nouveau dans la zone Z12 aura comme conséquence de décaler la page P 1 du plan supérieur.
Ensuite, l'utilisateur pourra provoquer le mouvement inverse de la page PI du plan supérieur (c'est-à-dire la ramener dans la zone Z12) : - soit en ramenant le pointeur de la souris dans la zone Z11, - soit en ramenant le pointeur de la souris dans la zone Z14.
Ce double choix offert à l'utilisateur présente un avantage important : - le premier choix permet d'utiliser les moyens d'interactivité (boutons, etc.) contenus dans la page P2 du plan inférieur dans la zone Z11, - le deuxième choix permet d'utiliser les moyens d'interactivité contenus dans la page PIdu plan supérieur dans la zone Z12, Le fait de serrer la pince PC (par exemple par un simple clic de souris dans la zone dédiée Z13) a pour effet d'éviter de décaler la page du plan supérieur à la suite des manipulations indiquées ci-dessus. En d'autres termes, le processus de décalage et de retour de la page P1est alors neutralisé, et les positions mutuelles des pages PI et P2 (que ce soit avec la page PIdécalée ou la page P1non décalée) sont figées.
Cette neutralisation peut être supprimée avantageusement en cliquant à nouveau dans la zone Z 13 pour desserrer la pince PC.
On notera que les différents états et les différentes transitions illustrés sur la figure 21 peuvent être complétés le cas échéant par d'autres états et d'autres transitions, notamment lorsqu'il existe dans la fenêtre, à l'extérieur des zones Z11 à Z14, une zone de marge qui peut être utilisée, par exemple, pour passer de la zone Z11 à l'une
des zones Z13 ou Z14, ou réciproquement, sans passer par la zone Z12 qui les sépare.
Le système décrit ci-dessus en référence aux figures 14 à 22 peut être étendu pour gérer plus de deux plans superposés.
Ainsi l'on a illustré sur les figures 23 à 26 une page P2 de plan inférieur qui est fixe, et deux pages PIet PI' de niveaux respectivement supérieur et intermédiaire, qui peuvent individuellement adopter une position non décalée (pleinement visible) ou décalée. La pince PC est ici commune aux trois pages, et peut donc occuper une zone graphique unique.
En supplément de la pince, un moyen graphique de solidarisation des plans adjacents pris deux à deux peut être mis en #uvre. Quand ce moyen est activé, les deux plans qu'il relie se déplacent ensemble.
Le système décrit en référence aux figures 14 à 26 peut ici encore avantageusement être mis en #uvre dans le cadre d'applications sur l'Internet, dans lesquelles les pages mettent un temps significatif à être chargées. La page PI du plan supérieur pourra être chargée en premier et faire patienter l'utilisateur pendant que la page P2 du plan inférieur se charge. De même, l'affichage des pages P1 et/ou P2 peut permettre de faire patienter l'utilisateur pendant le chargement d'une autre page P3, encore plus inférieure selon la présentation adoptée ici, et ainsi de suite.
Enfin, dans les différentes formes de réalisation de l'invention, on peut prévoir une page PI sensiblement plus petite que la page P2, auquel cas les zones d'affichage occupées par la page P1 dans ses deux positions respectives sont disjointes.
On va maintenant décrire en référence aux figures 27 à 31 un procédé de gestion de l'affichage de fenêtres d'un système d'exploitation notamment lors d'opérations de glisser-déposer.
Sur la figure 5, on peut voir l'exemple préfère de réalisation du dispositif selon la présente invention. II est architecturé autour d'un micro- contrôleur 4 bits vendu par la société Samsung Electronics sous la référence KS57C21516. micro-contrôleur joue le rôle des moyens 5 de prise de décision. Ce micro-contrôleur comporte en plus un ronfleur jouant le rôle des moyens de brouillage 13. Le micro-contrôleur comporte en outre une mémoire de programme 16 k-octets et une mémoire de données de mots de 4 bits. Le dispositif 1 selon la présente invention comporte une entrée 31, de préférence de type prise téléphonique gigogne partie mâle, destinée à être reliée au réseau La prise 31 est reliée en parallèle à l'entrée moyens 9 d'identification de l'appelant, à la sortie d'un relais 11 de brouillage et à l'entrée des moyens 29 de détection de prise de ligne. Une première sortie 33 des moyens 29 de détection de prise de ligne est reliée à une entrée des moyens 15 de prise de décision pour indiquer s'il y a eu une prise de la ligne téléphonique. Une deuxième sortie 35 des moyens 29 de détection de prise de ligne assurant la connexion de la ligne téléphonique à l'entrée d'un dispositif de commutation 21 comportant un premier relais 21.3 dont la sortie est reliée à une prise principale, par exemple une prise gigogne partie femelle et à un relais 21.4 dont la sortie est reliée à une prise auxiliaire 39. La sortie des moyens 9 d'identification de l'appelant est connectée à une liaison série asynchrone des moyens 15 de prise de décision. Une première ligne de commande 41 des moyens 15 assure la commande du relais 11 de brouillage. Une deuxième ligne de commande 43 des moyens 15 assure la commande du relais de filtrage 21.3. Une troisième ligne de commande 45 des moyens 15 assure la commande du relais d'aiguillage 21.4 reliée à la prise auxiliaire 39.
Les moyens de mémorisation 17 sont reliés aux moyens de prise de décision 15 par un ensemble de bus 47 (bus de donnée, bus d'adresse et bus de commande). Un clavier 49 comportant par exemple quatre touches est relié par un bus 51 au moyen 15 de prise de décision. Le clavier 49 permet d'associer aux numéros stockés dans les moyens de mémorisation 17 des actions à entreprendre. Un dispositif d'affichage, par exemple un afficheur matriciel à cristaux liquides d'une ligne de 16 caractères 53 est relié à la sortie affichage des moyens 15 de prise de décision par un bus 55.
II est bien entendu que la mise en oeuvre d'autres moyens de commutation que des relais et notamment des moyens de commutation à semi-conducteur ne sort pas du cadre de la présente invention.
Nous allons expliquer ci-après le fonctionnement de l'exemple préféré réalisation du dispositif 1 selon la présente invention de la figure 5 comportant les moyens de mémorisation de faible capacité (8 k-octets) étant bien entendu que la mise en oeuvre de mémoire de grande capacité ou des cartouches mémoires interchangeables ne sortent pas du cadre de la présente invention.
Le moyen de mémorisation 17 est avantageusement divise en 512 enregistrements de 16 octets chacun. Le premier enregistrement est réservé aux données de configuration, les 511 enregistrements suivants étant utilisés pour mémoriser l'identification de l'appelant extraite de son numéro de téléphone associé à l'action correspondante.
Avantageusement, le dispositif 1 selon la présente invention mémorise la date et l'heure contenues dans les données transmises le réseau 3 manière à faciliter à l'utilisateur l'établissement d'une relation entre une télécopie reçue et l'appelant. On mémorise ensuite un code correspondant à l'action ou au comportement associé à un numéro. exemple codage est donné dans le tableau 1.
TABLEAU 1 COMPORTEMENT CODAGE DESCRIPTION Autorisé 1 Aucune action du dispositif 1, numéro toujours autorisé Autorisé aux 2 Aucune action du dispositif 1, pendant heures ouvrables les heures ouvrables (si définies), sinon comportement défini par l'utilisateur. Brouillé 3 Suivant le dispositif 1, émission d'une tonalité de brouillage pendant la prise de ligne du terminal ou décroché puis raccroché immédiat. Filtré 4 La ligne est ouverte vers le terminal, ce qui permet à un éventuel répondeur placé en amont boîtier d'entré en action. Aiguillé 5 La ligne est ouverte vers le terminal principal et fermee vers le terminal auxiliaire. Avantageusement, le dispositif 1 selon la présente invention est livré au consommateur avec des moyens de mémorisation vierges. A la première mise sous tension, cet état est détecté par les deux premiers octets du premier emplacement en mémoire. Avantageusement, l'initialisation en cas de mémoire vierge efface toutes les entrées suivantes active le menu configuration permettant de renseigner le premier emplacement mémoire dont l'exemple préféré est donné dans le tableau 2.
TABLEAU 2 ADRESSE DESCRIPTION 0 Drapeau d'in itialisation, 55 = mémoire initialisée 1 Drapeau d'in itialisation, AA = mémoire initialisée 2 Comportement pour les nouveaux numéros 3 Comportement pour les numéros privés Comportement pour les numéros inconnus Comportement en dehors des heures ouvrables Début heures ouvrables, heure Début heures ouvrables, minutes Fin heures ouvrables, heure Fin heures ouvrables, minutes Journal des appels 0 : Pas de journal 1 : 16 derniers appels 2 : 32 derniers appels 3 : 64 derniers appels 4 :128 derniers appels 5 : 256 derniers appels 11 Prochaine entrée du journal à écrire Prochaine entrée du journal à lire Réservé pour un usage futur Réservé pour un usage futur Réservé pour un usage futur Réservé pour un usage futur Le format d'un emplacement mémoire est donné dans le tableau 3.