INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
ment simple. Il suffit en effet de fixer le circuit imprimé 36, assemblé par ailleurs, sur les pions 34, en faisant coopérer les languettes du connecteur 42, si le circuit imprimé 36 en est pourvu, avec les parties élastiques 44 des oreilles 40. On obtient ainsi un ensemble complet de génération et d'émission de lumière, qu'on peut alors disposer grâce aux ergots 46 dans un boîtier, qu'il suffit de refermer pour obtenir un feu de signalisation complet. Une telle suite d'opérations peut facilement être automatisée, ce qui contribue encore à diminuer le coût du
feu de signalisation ainsi obtenu.
Un des avantages d'une réalisation d'une structure optique en une seule pièce telle
qu'on vient de la décrire réside dans le fait que les distances relatives entre les différents com-
posants optiques de cette structure sont fixées par construction, et elles sont invariables lors de
la manipulation et le stockage de cette structure, l'assemblage du feu de signalisation, la ma-
nipulation, le stockage du feu, l'installation du feu sur un véhicule automobile, et au cours de
l'utilisation de ce feu.
Un autre avantage procuré par cette conception réside dans le fait que, de cette ma-
Les sources de courant d'ajustage IEE1, IEE2, IEE3 et IEE4 sont mises à la masse, de façon à fonctionner par conséquent en récepteur de courant. Les circuits d'ajustage de niveau de tension 410, 420, 430 et 440 ajustent les niveaux de tension de la paire des signaux audio VAUD -P et VAUD -N en réponse aux premier à quatrième signaux de sélection Yl, Y2, Y3 et Y4, respectivement.
Par exemple, le fonctionnement du premier circuit d'ajustage de niveau de tension 410 va être décrit. Le premier signal de sélection Y1 met en service le commutateur SW1 du premier circuit d'ajustage de niveau de tension 410. La conductance de la première paire de transistors d'ajustage de niveau QS11/QS12 est déterminée par la tension de polarisation VBIAS1 appliquée aux bases. Ensuite, la première paire de transistors- d'ajustage de niveau QS11/QS12 consomme une quantité prédéterminée de courant venant des noeuds de sortie de l'amplificateur de signal audio 360, abaissant par conséquent le niveau de tension de la paire des signaux audio VAUD P et VAUD N. La tension de polarisation VBIAS1 peut être établie lors de l'étape de fabrication en fonction d'un mode de radiodiffusion.
I1 est préférable que les signaux de sélection Y1, Y2, Y3 et Y4 agissent de telle sorte que le commutateur d'un seul des circuits d'ajustage de niveau de tension 410, 420, 430 et 440 soit mis en service, et que les commutateurs des
circuits d'ajustage de niveau de tension restants soient mis hors service. Toutefois, on appréciera le fait qu'il n'est pas nécessaire de ne faire fonctionner qu'un seul circuit d'ajustage de niveau de tension pour chaque mode de radiodiffusion. Au contraire, un résultat désiré peut être obtenu en combinant deux ou plusieurs circuits_ d'ajustage de niveau de tension.
Bien que la forme de réalisation de la figure 4 montre le circuit de compensation d'indice de modulation 320 qui est susceptible d'être adapté à quatre modes de radiodiffusion différents, un circuit de compensation d'indice de modulation qui est susceptible d'être adapté à davantage de modes de radiodiffusion peut être réalisé en ajoutant davantage de circuits d'ajustage de niveau de tension. Bien que les circuits d'ajustage de niveau de tension 410, 420, 430 et 440 de la figure 4 diminuent les niveaux de tension de la paire des signaux audio VAUD -P et VAUD N, ils peuvent être facilement configurés pour augmenter les niveaux de tension des signaux audio VAUD P et VAUD N, comme cela apparaît de façon évidente à l'homme de l'art ayant une connaissance ordinaire de la technique concernée. Dans ce cas, les sources de courant d'ajustage sont connectées à une tension d'alimentation Vcc et fonctionnent en source de courant. De plus., des paires de transistors d'ajustage de niveau sont connectées aux sources de courant et augmentent les niveaux de tension des signaux audio VAUD P et VAUD N.
La figure 5 est un schéma de circuit illustrant l'oscillateur commandé en tension 310 inclus dans le modulateur de fréquence 300 de la figure 3, selon une forme de réalisation illustrative de la présente invention. L'oscillateur commandé en tension 310 comprend un c#ur d'oscillateur 560, un condensateur Caud et un étage d'entrée 550. L'oscillateur commandé en tension 310 de la figure 5 est du type Colpitts, et est réalisé avec un petit nombre de dispositifs pour minimiser le bruit.
Le c#ur d'oscillateur 560 génère un signal de sortie VFM variant en fonction du signal de détermination VSET généré par le filtre passe-bas 350 de la figure 3. Le condensateur Caud convertit le signal de sortie VFM du coeur d'oscillateur 560 en un courant ICaud. L'étage d'entrée 550 commande un courant d'oscillateur I VCO extrait du c#ur d'oscillateur 560 en fonction de la paire des signaux de sortie VAUD -P et VAUD N de l'amplificateur de signal audio 360 de la figure 4 (dont les niveaux de tension sont convertis par le circuit de compensation d'indice de modulation 320) et du courant ICaud changé par le condensateur Caud.
Le coeur d'oscillateur 560 comprend un transistor d'oscillateur QVCO comportant une base à laquelle est appliquée une tension constante prédéterminée, et une boucle de rétroaction positive (NA -> NB --> NC) formée entre le collecteur et l'émetteur du transistor d'oscillateur QVCO. Le c#ur d'oscillateur 560 comprend également une inductance LVCO et un condensateur variable CVD qui sont connectés l'un à l'autre en parallèle entre une tension d'alimentation VCC et le collecteur du transistor d'oscillateur QVCO.
Le courant d'oscillateur I VCO est extrait de l'émetteur du transistor d'oscillateur QVCO, et la valeur du condensateur variable CVD est ajustée par le signal de détermination VSET. En d'autres termes, la valeur du condensateur variable CVD varie en fonction du signal de détermination VSET, de telle sorte que la fréquence d'oscillation du coeur d'oscillateur 560 soit établie. La fréquence d'oscillation de détermination est changée en fonction du courant de commande de l'étage d'entrée 550, et la paire de signaux audio VAUD -N et VAUD -P est modulée en fréquence.
Le résultat qui est que la valeur du condensateur variable CVD varie en fonction du signal de détermination VSET est une autre raison pour laquelle le circuit de
compensation d'indice de modulation 320 est nécessaire. En d'autres termes, lorsque la valeur du condensateur variable CVD varie, les tensions sur les deux noeuds du condensateur CVD changent également. Par conséquent, pour maintenir constamment l'indice de modulation en modulation de fréquence du signal de sortie du c#ur d'oscillateur 560 même si la valeur du condensateur CVD varie, les niveaux de tension de la paire de signaux de sortie VAUD -N et VAUD -P de l'amplificateur de signal audio 360 sont compensés.
Le transistor d'oscillateur QVCO et un tampon 520 sur la boucle de rétroaction positive (NA -> NB -> NC) déclenchent et maintiennent l'oscillation. Un amplificateur opérationnel 530 convertit un signal de tension d'entrée en un courant. Le coeur d'oscillateur 560 oscille du fait du fonctionnement du transistor d'oscillateur QVCO, du tampon 520 sur la boucle de rétroaction positive (NA -> NB -> NC) et de l'amplificateur opérationnel 530. Ici, un circuit bouchon à inductance-capacité 510 joue le rôle d'un filtre passe-bande, de façon à convertir par conséquent un signal de courant IVCO du transistor d'oscillateur QVCO en une tension.
Bien que le circuit bouchon à inductance -capacité 510 effectue un filtrage passe-bande sur le courant circulant dans le collecteur du transistor d'oscillateur QVCO, si l'on suppose que le gain en courant .-du transistor d'oscillateur QVCO est suffisamment grand (par exemple de 100 ou plus), le courant I VCO circulant dans l'émetteur est identique au courant IVCO circulant dans le collecteur. La fréquence d'oscillation est déterminée de telle sorte que la somme des déphasages dans la boucle de rétroaction positive (NA -> NB --> NC) et dans le circuit bouchon à inductance-capacité 510 soit exactement de "0".
L'amplificateur opérationnel 530 convertit une tension en un courant afin de permettre à un courant de commande I_CTRL délivré en sortie de l'étage d'entrée 550 de changer le signal de sortie VFM du coeur d'oscillateur 560. En
d'autres termes, le courant de commande I CTRL de l'étage d'entrée 550 rencontre un courant I POS de la boucle de rétroaction positive et le courant d'oscillateur I VCO sur le noeud d'émetteur du transistor d'oscillateur QVCO. Ici, le courant de commande I CTRL de l'étage d'entrée 550 réduit le courant d'oscillateur I VCO, de façon_à changer par conséquent la fréquence d'oscillation du c#ur d'oscillateur 560. En d'autres termes, la fréquence d'oscillation du c#ur d'oscillateur 560 est établie par le signal de détermination VSET, changée par le courant de commande I CTRL de l'étage d'entrée 560 et générée comme étant le signal modulé en fréquence VFM.
Un amplificateur Al et le condensateur Caud forment une autre boucle de rétroaction et convertissent le signal de sortie VFM du c#ur d'oscillateur 560 en un courant ICaud de façon à permettre au signal de sortie VFM d'être mélangé à la paire de signaux audio VAUD -N et VAUD -P délivrés en sortie de l'amplificateur de signal audio 360. Un facteur de conversion utilisé lorsque le signal de sortie VFM est appliqué aux émetteurs des transistors d'entrée QM1 et QM2 par le condensateur Caud est de Al x sCaud (s = jcù).
Les représentations synoptiques des figures 5 à 7 et 14 à 16 montrent seulement les éléments nécessaires à la compréhension des exemples. Elles sont obtenues en construisant différents filtres par des configurations appropriées des multiplexeurs du système. Ainsi, notamment, ces représentations ne tiennent pas compte du fait que chaque multiplieur est associé à une banque de coefficients et les opérations de décalage et d'arrondi sur les résultats ne sont pas représentées.
La présente description comprend une première partie développant des modes de réalisation centrés sur le filtrage linéaire (en référence aux figures 1 à 9), et une seconde partie consacrée à l'accès aléatoire pour compensation de mouvement (en référence aux figures 10 à 16). Les modes de réalisation de la seconde partie sont dérivés de ceux de la première partie, par l'ajout d'éléments spécifiques à certains blocs. Dans tout ce qui suit, un module désigne une entité fonctionnelle fondée sur un assemblage de cellules élémentaires, et un réseau , une entité fonctionnelle fondée sur un assemblage de modules (donc de cellules) et étant à la base d'un composant. Dans les exemples décrits, les cellules d'un réseau sont toutes identiques, et interconnectées entre elles par des multiplexeurs et des additionneurs.
De plus, par pixel ou point , on entend ci-après pour simplifier les données relatives à un pixel, transmises par une ligne vidéo.
Les exemples d'architecture qui suivent mettent en oeuvre seize cellules de base, les pixels étant représentés par des mots de 10 bits. Dans des variantes de réalisation, le nombre de cellules élémentaires est plus élevé et/ou les largeurs de mot sont différentes.
Selon une réalisation avantageuse, plusieurs réseaux sont mis en cascade, l'implémentation d'un réseau se limitant par exemple à seize cellules. Cette réalisation est applicable respectivement aux deux fonctionnalités de filtrage linéaire et d'accès aléatoire. Elle permet de résoudre les problèmes de limitation d'encombrement ou de surface de chaque composant, tout en autorisant l'obtention de filtres plus larges en filtrage linéaire, et d'amplitudes de vecteur plus importantes en accès aléatoire.
Une cellule élémentaire 1 (aussi appelée cellule de base) conforme à l'invention (Figure 1) a une entrée 2 d'un signal vidéo (ligne IN VIDEO), une sortie 3 d'un signal vidéo après retard (ligne OUT VIDEO) et une sortie 4 d'un résultat de calcul (ligne OUT CALC). Elle comprend 1 ligne à retard (LAR) 5 gelable (par une ligne 12 de commande WE_LIGNE, avec WE pour Write Enable : validation ou non en écriture) de capacité allant de 1 point à 2055 points sur 10 bits, 1 registre 16 gelable (par une ligne 13 de commande WE POINT) en parallèle avec la LAR 5, qui forme une ligne à retard auxiliaire 6, 1 additionneur 7 à deux entrées 21 et 22 à 10 bits et à une sortie 23 à 11 bits, 2 registres 31 et 32 de 10 bits en tête de l'additionneur 7 (respectivement entrées 21 et 22), 1 registre 33 de 11 bits en sortie 23 de l'additionneur 7, 1 multiplexeur MUX4 pour générer (sortie 53) le signal en sortie 3 de la cellule 1, à partir du registre 16 (entrée 51) ou de la LAR 5 (entrée 52), 1 multiplexeur MUX3 pour générer (sortie 49) une vidéo issue de la LAR 5 (entrée 47) ou du registre 16 (entrée 48), 1 multiplexeur MUX5 permettant de sélectionner en sortie 56 le signal d'entrée (entrée 54) ou un retour pour accès aléatoire (entrée 55), 2 multiplexeurs MUX1 et MUX2, MUX1 ayant une première entrée 41 reliée à la sortie 56 de MUX5, une seconde entrée 42 à 0 et une sortie 43 reliée à l'additionneur 7 et MUX2 ayant une première entrée 44 reliée à la sortie 49 de MUX3, une seconde entrée 45 à 0 et une sortie 46 reliée à l'additionneur 7, permettant de forcer les vidéos à 0 en entrées 21 et 22 de l'additionneur 7, 1 multiplieur 8 de 11 bits (entrée 24) par 12 bits (entrée 25) avec sortie 26 de 23 bits vers la sortie 4 de la cellule 1, 1 banque RAM 9 de 64 coefficients sur 12 bits reliée à l'entrée 25 du multiplieur 8 et adressable par une ligne d'adressage 19 ADR COEF à 6 bits, cette banque 9 comprenant une RAM double port 64x12, 1 registre 12 bits en sortie de la banque 9 des coefficients et 1 registre 34 de 23 bits en sortie du multiplieur 8. La ligne à retard 5 est obtenue à partir de l'association 15 de deux mémoires RAMs à simple port 512x20. Cette association 15 fonctionne (pour le filtrage linéaire) comme un bloc unique dont le retard est compris entre 1 et 2048 cycles d'horloge et est complétée par des registres et des multiplexeurs (qui conduisent à un retard de 2055 points). Dans d'autres modes de réalisation, elle est remplacée par toute autre mémoire de ligne organisée en FIFO, dont la profondeur est programmable.
Cette cellule 1 de base réalise le produit entre un pixel vidéo et un des coefficients issus de la banque 9. Les multiplexeurs MUX1 et MUX2 définissent l'entrée vidéo, ou les entrées vidéo additionnées, du multiplieur 8. Le multiplexeur MUX4 définit la vidéo utilisée sur la cellule suivante, le multiplexeur MUX3 dirige la vidéo utilisée sur l'entrée 22 de l'additionneur 7 et le multiplexeur MUX5 dirige la vidéo utilisée sur l'entrée 21 de l'additionneur 7. Pour configurer cette cellule 1, on a besoin des cinq bits de multiplexage, de la valeur de retard programmée dans la LAR 5 et des coefficients contenus dans la banque 9.
La configuration de la cellule 1 s'effectue notamment au niveau des cinq multiplexeurs MUX1, MUX2, MUX3, MUX4 et MUX5 sur 10 bits. Cinq bits de positionnement sont donc nécessaires, répartis sur un seul octet. Les coefficients font aussi partie de la configuration : ils sont téléchargés pendant une phase d'in itialisation, tout comme les bits de positionnement des multiplexeurs, et restent les mêmes durant toute la phase de fonctionnement correspondant à la cette configuration.
Pendant la phase de fonctionnement, un certain nombre de bits de contrôle sont commutables dynamiquement au rythme pixel. C'est le cas pour - des bits d'adressage (ligne 19) de la banque 9 de coefficients : permettent d'affecter le coefficient adéquat au pixel près, - des bits WE LG (ligne 12) et WE_PT (ligne 13) : permettent de geler le décalage en ligne et en point de la vidéo, nécessaire en particulier dans des filtres d'expansion de format d'image dans la direction verticale et/ou horizontale.
La cellule 1 de base exposée est polyvalente et flexible : elle permet de composer des filtres de configuration variable selon les dimensions horizontale et verticale de l'image, ou selon la dimension temporelle.
L'interconnexion des cellules de base repose sur trois étapes: formation de modules regroupant chacun quatre cellules de base, association des modules dans un réseau final et sélection et formatage des signaux destinés à être dirigés vers la sortie du réseau.
Chaque module 60 (figure 2) comprend 4 cellules 61, 71, 81 et 91 de base en série (ayant respectivement des entrées 62, 72, 82 et 92, des sorties de circulation 63, 73, 83 et 93 et des sorties de calcul 64, 74, 84 et 94), 2 additionneurs 101 et 102 ayant des entrées 23 bits 102 et 103 (additionneur 101) et 106 et 107 (additionneur 105) respectivement reliées aux sorties de calcul 64, 74, 84 et 94 des cellules 61, 71, 81 et 91 et des sorties 24 bits 104 (additionneur 101) et 108 (additionneur 105) et 1 additionneur 110 ayant des entrées 24 bits 111 et 112 respectivement reliées aux sorties 104 et 108 des additionneurs 101 et 105 et une sortie 25 bits 113.
On obtient en sortie 114 (sortie de calcul provenant de la sortie de calcul 113 de l'additionneur 110) de ce module 60, la somme des résultats additionnés de quatre multiplieurs 68, 78, 88 et 98 respectivement des cellules 61, 71, 81 et 91. On dispose également (sortie 93 de circulation) de la vidéo d'entrée retardée de la somme des retards produits dans chacune des cellules du module 60.
Ce module 60 de quatre cellules est prévu pour ne disposer que d'une seule entrée vidéo 62, mais il peut être configuré indifféremment en mode vertical ou horizontal.
Un réseau final 120 (Figure 3) dispose de quatre modules 130, 140, 150 et 160 de quatre cellules de base chacun. L'association de ces modules peut permettre d'obtenir un filtre à 16 coefficients, mais on peut également disposer des quatre résultats des quatre modules séparément ou encore de deux résultats provenant de la somme de deux modules.
Le réseau 120 de l'exemple illustré comprend 4 modules 130, 140, 150 et 160 de filtre en cascade, ayant respectivement des entrées 132, 142, 152 et 162, des sorties vidéo directes (sorties de circulation) 133, 143, 153 et 163 et des sorties de calcul 134, 144, 154 et 164, 4 registres 138, 148, 158 et 168 de 10 bits respectivement en sorties de circulation 133, 143, 153 et 163 (sorties vers des lignes OUT VIDE01...4), 4 registres 139, 149, 159 et 169 de 25 bits respectivement en sorties de calcul 134, 144, 154 et 164 163 (sorties vers des lignes OUT CALC1...4), 3 multiplexeurs 141, 151 et 161 associés respectivement aux trois modules 140, 150 et 160, ayant chacun respectivement une sortie 147, 157 et 167 reliée à l'entrée 142, 152 et 162 du module correspondant, une première entrée 145, 155 et 165 sur 10 bits, reliée à la sortie de circulation 133, 143 et 153 du module amont 130, 140 et 150 et une seconde entrée 146, 156 et 166 sur 10 bits, pour des lignes d'entrée vidéo IN VIDE02, IN VIDE03 et IN VIDE04, 2 additionneurs 170 et 175 de 25 bits additionnant deux à deux les résultats de calcul des modules 130 et 140 d'une part (entrées 171 et 172 de l'additionneur 170) et des modules 150 et 160 d'autre part (entrées 176 et 177 de l'additionneur 175), de manière à produire des sommes sur 26 bits (respectivement sorties 173 et 178), 2 registres 174 et 179 de 26 bits respectivement en sorties 173 et 178 des additionneurs 170 et 175 (sorties vers des lignes OUT CALC12 et OUT CALC34), 1 additionneur 180 de 26 bits ayant des entrées 181 et 182 respectivement reliées aux registres 174 et 179, produisant en sortie 183 la somme OUT1234 des résultats de calcul des quatre modules 130, 140, 150 et 160, 1 multiplexeur 195 pour la sélection d'une entrée cascade (ligne IN CASCAD) en provenance d'un réseau amont (entrée 196), ou de la masse (entrée 197), ayant une sortie 198, 1 ensemble 184 de quatre registres de 26 bits en sortie 183 de l'additionneur 180, pour le recalage de OUT1234 sur l'entrée cascade, 1 multiplexeur 185 donnant en sortie 188 la somme OUT1234, soit par connexion directe à la sortie 183 de l'additionneur 180 (entrée 186), soit par l'intermédiaire de l'ensemble 184 de registres (retard pour entrée cascade, entrée 187), 1 additionneur 190 de 30 bits permettant de cascader les réseaux de filtres, ayant une première entrée 191 reliée à la sortie 198 du multiplexeur 195, une seconde entrée 192 reliée à la sortie 188 du multiplexeur 185 et une sortie 193 et 1 registre de 30 bits en sortie 193 de l'additionneur 190 de cascade (sortie vers une ligne OUT CASCAD). Les nouveaux paramètres de configurations nécessaires sont ceux relatifs aux multiplexeurs 141, 151 et 161 (sélections d'entrées vidéo) et au multiplexeur 195 (prise en compte d'un réseau amont).
Dans le dispositif à semiconducteur du premier aspect, la pre mière pellicule d'oxyde d'isolation est formée de façon que la distance horizontale entre chaque surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élé- ment inductif ne soit pas inférieure à la distance verticale entre la sur face inférieure de l'élément inductif et la surface du substrat semicon ducteur. Ceci réduit la capacité parasite entre l'élément inductif et le substrat semiconducteur au voisinage des surfaces d'extrémité de la première pellicule d'oxyde d'isolation, ce qui conduit à une réduction de dissipation d'énergie induite de façon électrostatique. En outre la dis sipation d'énergie induite de façon électromagnétique peut être réduite diminuant des angles de perspective qui sont définis lorsque l'élément inductif est observé à partir du substrat semiconducteur, au voisinage des surfaces d'extrémité de la première pellicule d'oxyde d'isolation. Dans le dispositif à semiconducteur du second aspect, la cou che conductrice est formée de façon que la distance horizontale entre chaque surface d'extrémité de la couche conductrice et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à la distance verticale entre la surface inférieure de l'élément inductif et la surface du substrat semiconducteur. Ceci réduit la capacité parasite en tre l'élément inductif et la couche conductrice, ce qui conduit à une ré duction de la dissipation d'énergie induite de façon électrostatique. En outre, la dissipation d'énergie induite de façon électromagnétique peut être réduite en diminuant des angles de perspective qui sont définis lors- l'élément inductif est observé à partir des parties de bord de la cou- conductrice.
Le dispositif à semiconducteur du troisième aspect comprend, autour de la première pellicule d'oxyde d'isolation, la région de motif fictif qui est divisée par la seconde pellicule d'oxyde d'isolation ayant fai ble largeur dans la vue en plan, Par conséquent, lorsque la premi' pel licule d'oxyde d'isolation est formée par polissage chimio-mécanique, un creusement dans la première pellicule d'oxyde d'isolation ne s'étendrait pas au-delà de la région de motif fictif. Ceci évite l'extension du creuse ment jusqu'aux régions de formation de transistors .
Dans le dispositif à semiconducteur du quatrième aspect, la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique peuvent être réduites dans une structure ou l'autre : la structure dans laquelle la couche conductrice est formée à une hauteur située entre la première pellicule d'oxyde d'isolation et l'élément inductif; et la structure dans laquelle région de motif fictif comprenant la seconde pellicule d'oxyde d'isolation formée autour de la première pellicule d'oxyde d'isolation.
Dans le dispositif à semiconducteur du cinquième aspect, le substrat semiconducteur est le substrat SOI. Ceci assure l'isolation entre éléments et permet l'utilisation d'une largeur minimale de pellicule d'oxyde d'isolation, la largeur étant déterminée par la microlithographie. II est donc possible de réduire la taille du dispositif.