INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Cependant, la mise en place et la tenue à jour du plan de numérotation dans l'IGP, le NGP et dans une moindre mesure dans le (s) GMSC est une opération qui nécessite la connaissance précise simultanée des plans de numérotation et une administration correspondante avec des personnels nom breux.
Dans tous les cas, la mise en place initiale des tables de HLR dans l' IGP, le NGP et leur maintenance néces- site une large organisation s'il y a beaucoup d'opérateurs dans le pays, si ce n'est pas fait automatiquement comme le permet la présente invention.
Cas de A envoyant à un abonné B avec lequel i1 a un accord d'itinérance, mais le mobile destinataire visite lui-même un opérateur C qui n'a pas d'accord itinérance avec A. Ce cas est illustré par la figure 3. Comme l'opérateur A a un accord d'itinérance avec B( et qu'ils s'autorisent l'inter fonctionnement des SMS), A peut interro ger les HLR de B et obtenir l'adresse (Appellation Globale (GT)) du MSC visité par le mobile destinataire qui est dans le réseau . Si A n'a pas d'accord d'itinérance avec C, il ne peut envoyer de SMS vers le réseau C.
2. Description de l'implémentation de Portabi- lité du Numéro pour les SMS Composants de l'invention L'invention consiste en - Un ordinateur (MNP-SMSC) connecté au réseau SS7 (Réseau de signalisation SS7 qui peut connecter tous les opérateurs GSM et CDMA) et capable d'envoyer des requêtes et recevoir réponses de tous les HLR du pays MNP) (Fig 1.a) Cette fonction MNP-SMSC est unique pour le pays MNP. Elle peut être localisée chez un opérateur d'un autre pays, qui a des accords d'itinérance avec tous les opérateurs du pays MNP ou bien situé chez l'administration qui fournit la fonction de Passerelle Internationale, de façon à ce que le MNP-SMSC puisse adresser tous les HLRs.
- Une table fixe de toutes les adresses de HLR des différents opérateurs, cette table peut être construite par un moteur de recherche (Fig 1.b) - Une table de niveaux HLR qui est vide à l'origine car on ne sait pas forcément au début l'intervalle des numéros destinataires correspondant à quel HLR (Fig 1.c) - Une mémoire cache importante, qui est aussi vide au début, et qui permet par une recherche en mémoire ra pide de trouver, avec le numéro de mobile comme argument, l'adresse du HLR correspondant, si elle existe dans la table (que le destinataire soit resté dans son réseau d'origine ou non) sans avoir à avoir à chercher le HLR. Cette mémoire ca che est nécessaire de façon à ne pas nécessiter d'interrogation des différents HLRs (Fig 1.d).
- Un programme d'ordinateur capable d'envoyer un Send Routing Info à un HLR donné avec une adresse qu'il choisit, et principalement capable de réessayer un autre HLR si le destinataire n'est pas trouvé, ou bien de ' envoyer le SMS-MT s'il est trouvé.
Auquel cas, il est nécessaire de refaire une re cherche HLR. Ainsi les cas où une recherche est nécessaire sont seulement au début (une fois) et chaque fois que le des tinataire change son abonnement de réseau. Ce n'est pas fré quent. - De plus, l'invention peut consister d'une "Unité de Conversion" installée chez chaque opérateur qui veut la fonctionnalité MNP pour envoyer des SMS ' tous ses abonnés (avec des numéros normaux ou "importés" d'autres ré seaux). L'Unité de Conversion" est essentiellement un MNP-MSC mais ne nécessite pas une grande mémoire cache.
Description du fonctionnement Il faut considérer l'envoi d'un SMS-MT de l'opérateur A vers l'opérateur B. L' opérateur A (qu'il soit ou non dans le même pays) doit d'abord envoyer le SMS au MNP- SMSC comme expliqué en détail dans la figure 1.
- Le MNP-SMSC regarde d'abord(1) dans sa mémoire cache pour trouver l'adresse du destinataire. S'il ne la trouve pas, il va rechercher le HLR en commençant par le "nominal" (2) à partir des "niveaux HLR" correspondant aux abonnés de son réseau qui ne son pas partis (ceci correspond à la probabilité maximale pl). S'il ne le trouve pas, il re cherche les HLR(3) dans l'ordre pl/cl > p2/c2 > .... > pn/cn où pi désigne la probabilité de trouver l'adresse destination dans le HLRi et ci est le coût de la recherche pour ce HLR. On démontre que c'est l'ordre de recherche qui minimise le coût parmi tous les n! (factoriel n) ordres pos- sibles. Voir "Recherche Opérationnelle", 1995, Presse des Ponts et Chaussées, page 102, par A.Henry-Labordère.
Le SMS-MT est alors envoyé classiquement avec le message MAP "Forward Short Message MT" et une nouvelle entrée est faite (4) dans le cache qui est ainsi mis à jour.
Les niveaux HLR au début sont vides et cons truits à partir de la liste de HLR(1) - La recherche dans la mémoire cache peut utili ser une méthode de recherche optimisée telle la dichotomie binaire. Le nombre moyen de recherches en mémoire pour 3,000,000 abonnés est de moins de 20 si les numéros sont gar dés en ordre séquentiel à chaque fois qu'un numéro est ajou- Dans notre réalisation, nous utilisons 8 octets pour chaque numéro et 8 octets pour l'adresse (Appellation glo bale) du HLR, avec une représentation en virgule flottante, ainsi le total n'est que de 48 M octets qui est aisément - lisable avec un serveur informatique de taille moyenne sans Base de Données compliquée. Au cas où la mémoire cache serait détruite accidentellement, elle se reconstruit par auto- apprentissage.
Les régions SOI 291, 295 et 299 sont connectées à la masse par l'intermédiaire des films de siliciure 36, et les régions SOI 293, 297 sont connectées au potentiel (Vcc) de la source d'alimentation, par l'intermédiaire des films de siliciure 36.
L'agencement décrit précédemment provoque l'application d'une polarisation inverse aux diodes formées par les jonctions PN, qui empêche que les diodes soient polarisées dans le sens direct par une force contre-élec tromotrice qui produit le courant de Foucault. Ceci réduit la dissipation de puissance induite par voie électrosta tique, sans apparition de la dissipation de puissance induite par voie électromagnétique, due au courant de Foucault.
Cette modification requiert seulement deux types de régions SOI pour réduire le nombre d'alignements des masques d'implantation lors de l'étape d'implantation, et par conséquent réduire la marge requise pour l'alignement des masques, ce qui permet de réaliser la configuration des régions SOI d'une manière plus microscopique.
Bien que les deux types de régions SOI soient des régions de type N- et P+ dans la description précédente, on peut naturellement utilisé, à leur place, les régions de type P - et de type N+.
J. Dixième forme de réalisation préférée J-1. Agencement du dispositif La figure 37 représente un agencement d'un dispo sitif à semiconducteurs 1000 conformément à une dixième forme de réalisation préférée de la présente invention.
Les neuf premières formes de réalisation décrites précédemment de la présente invention représentent des agencements d'écrans PG servant à empêcher la distribution de puissance induite par voie électrostatique, provoquée par l'inductance en spirale, et pour empêcher également la dissipation de puissance induite par voie électromagné tique, due à l'action du courant de Foucault dans l'écran PG. Cependant, la dissipation de puissance induite par voie électrostatique est produite non seulement par l'inductance en spirale, mais également dans des lignes formées de conducteurs linéaires comme par exemple des lignes d'interconnexion métalliques ou des lignes conductrices courbes. En d'autres termes, le même problème se pose non seulement dans des éléments d'inductance, mais également dans des structures ayant une inductance. La présente invention est applicable aux éléments d'inductance autres que l'inductance en spirale et à des structures ayant une inductance. A titre d'exemple, la présente invention est appliquée à une structure servant à empêcher la dissipation de puissance induite par voie électrostatique, qui est due à l'inductance d'une ligne d'interconnexion linéaire. Le dispositif à semiconducteurs 1000 représenté sur la figure 37 comprend un écran PG 201 (couche de pro tection), qui inclut des couches conductrices indépendantes CL disposées au-dessous de et dans la direction longitudi nale d'une ligne d'interconnexion WL3 et sont connectées à la masse pour empêcher que la dissipation de puissance induite par voie électrostatique soit provoquée par la ligne d'interconnexion WL3.
La figure 38 représente un exemple de la configu ration en coupe transversale du dispositif à semiconduc teurs 1000. Seule la partie de circuit HF RP du dispositif à semiconducteurs 1000 est représentée sur la figure 38, si on prend à titre d'exemple le dispositif à semiconducteurs 90 décrit en référence à la figure 68.
En référence à la figure 38, le substrat SOI SB inclut le substrat en silicium 1, le film d'oxyde enseveli 2 disposé sur le substrat en silicium 1, et la couche SOI 3 disposée sur le film d'oxyde enseveli 2. Dans le substrat SOI SB, une région située dans la couche SOI 3, qui corres pond à une région dans laquelle la ligne d'interconnexion WL3 est prévue, est divisée en la pluralité de régions SOI 22 par la pluralité de films d'oxyde d'isolation 13 placés dans des sillons. Les films d'oxyde d'isolation 13 placés dans des sillons sont formés moyennant le remplissage de sillons qui s'étendent depuis la surface de la couche SOI 3 jusqu'à la surface du film d'oxyde enseveli 2, par un film d'oxyde de silicium, et isolent complètement, du point de vue électrique, les régions SOI 22 les unes des autres. Le film de siliciure 32 est disposé sur chacune des régions SOI 22. La pluralité de films d'oxyde d'isolation 13 placés dans des sillons, les régions SOI 22 et les films de sili ciure 32 constituent l'écran PG 201. Des films à couches multiples constitués chacun par l'une des régions SOI 22 et l'un correspondant des films de siliciure 32, correspondent aux couches conductrices respectives CL. Les régions SOI 22 et les films de siliciure 32 possèdent une configuration plane rectangulaire qui s'étend sur la largeur de la ligne d'interconnexion WL3 de manière à être positionnée de façon fiable au-dessous de la ligne d'interconnexion WL3, sur son étendue en largeur, comme représenté sur la figure 37.
Bien que l'inductance en spirale produise le cou rant de Foucault dans l'écran PG dans un plan parallèle à la surface principale du substrat semiconducteur, la ligne d'interconnexion linéaire WL3 produit un courant de Fou cault dans des plans perpendiculaires au substrat semicon ducteur comme cela est indiqué par les flèches représentées par des lignes formées de pointillés sur la figure 37. C'est pourquoi l'épaisseur des couches conductrices CL est de préférence inférieure et est choisie de manière à être inférieure à la dimension transversale (ou largeur) des couches conductrices CL.
La dimension longitudinale (ou longueur) des couches conductrices CL et l'espacement entre les couches conductrices CL sont réglés entre environ 1 et 3 pm.
La configuration en coupe transversale de l'écran PG 201 représentée sur la figure 38 est indiquée uniquement à titre d'exemple et sans aucun caractère limitatif.
J-2. Fonctionnement et effet Comme cela a été décrit précédemment, le disposi tif à semiconducteurs 1000 comprend l'écran PG 201 incluant les couches conductrices indépendantes CL disposées au- dessous et dans la direction longitudinale de la ligne d'interconnexion WL3 de manière à empêcher l'apparition de la dissipation de puissance induite par voie électrosta tique, sous l'effet de la ligne d'interconnexion WL3.
En outre, étant donné que l'écran PG 201 est formé dans la couche SOI 3, aucune couche conductrice sup plémentaire n'est nécessaire pour former l'écran PG 201, et la structure du dispositif n'est pas compliquée. J-3. variante Pour empêcher la production du courant de Fou cault dans les couches conductrices à l'intérieur des plans perpendiculaires au substrat semiconducteur, il est effi cace de réaliser les couches conductrices CL sous la forme d'un film à couches multiples constitué par un film conduc teur et un film isolant.
De façon plus spécifique, un dispositif à semi conducteurs 1001 tel que représenté sur la figure 39 pos sède des couches conductrices CL1 se présentant chacune sous la forme d'un film à couches multiples constitué par des films conducteurs alternés CF et des films isolants ZF dans la couche SOI 3.
Des connexions électriques entre les films conducteurs CF sont établies par une partie de contact CP4 qui s'étend à travers la couche SOI 3, et chacune des couches conductrices CL1. La partie de contact CP4 est connectée à une ligne d'interconnexion WL4 formée sur la couche SOI 3 et connectée au potentiel de masse.
L'agencement décrit précédemment permet aux films isolants ZF d'interrompre le courant de Foucault produit dans la couche conductrice CL1 dans les plans perpendicu laires au substrat semiconducteur, de manière à éviter la dissipation de puissance induite par voie électromagnétique sous l'effet du courant de Foucault.
L'invention a pour but de remédier à cet inconvé nient. Elle a plus particulièrement pour objet un pro cédé de génération de clés électroniques à partir de deux nombres entiers a, b, le procédé comprenant une étape de vérification de la co-primal " desdits nom bres a, b, principalement caractérisé ce que cette etape de vérification comprend les opérations suivan- A) - calcul de l'exponentiation, modulaire X(b)modb, où @, est la fonction de Carmichael, - vérification que cette exponentiation modu laire égale à 1, et en ce que - on retient le couple a, b lorsque l'égalite est verifiée et on réitère avec un autre couple dans cas contraire.
Selon une autre caractéristique - on choisit un nombre entier b d'une longueur donnée et on le mémorise, - on tire au hasard un nombre entier a, - on calcule a#,(t'modb - on vérifie que axe" = 1 modb (ou a'""'modb = 1) , - on mémorise le nombre a dans le cas où l'égalite est vérifiée, - on réitère les étapes précédentes avec un autre nombre a dans le cas contraire.
Selon une autre caractéristique, dans le cas où nombre b est donné au préalable, on pré calcule la leur (b) et on la stocke en mémoire.
invention s'applique aux procédés de génération de clés cryptographiques RSA ou E1 Gamal ou Schnorr. invention a également pour objet un dispositi électronique portable comprenant un processeur arithmé tique et une mémoire de programme associée, apte à ef fectuer des exponentiations modulaires, principalement caractérisé en ce qu'il comprend un programme de véri fication de co-primalité de nombres entiers de longueur donnée qui effectue les opérations suivantes - calcul de l'exponentiation modulaire a#.(b)modb, où @. la fonction de Carmichael, - vérification que cette exponentiation modu laire égale à 1, en ce que C) le processeur arithmétique stocke couple a, b lorsque l'égalité est vérifiée réitère avec un autre couple dans le cas contraire.
Selon une autre caractéristique, dans le où le nombre est donné au préalable, on pré calcule la va leur X et on la stocke en mémoire.
Avantageusement le dispositif électronique porta ble, est constitué par une carte à puce à microproces seur.
D'autres particularités et avantages de l'invention apparaîtront clairement à la lecture de la description qui est faite ci-après et qui est donnée à titre d'exemple non limitatif et en regard des dessins annexés sur lesquels - la figure 1, représente le schéma de principe d'un dispositif électronique portable tel qu'une carte à puce mettant en oeuvre le procédé selon l'invention, - la figure 2, représente le schéma d'un exemple de réalisation de le mise en oeuvre procédé selon l'invention.
Dans la description qui va suivre, on a pris comme exemple de dispositif électronique portable celui des cartes à puces à microprocesseur et on parlera pour simplifier de cartes à microprocesseur.
Dans le cas de la mise en oeuvre de protocoles de cryptographie tels que le RSA par exemple, il comme on la dit nécessaire de déterminer un couple nombres entiers de longueur donnée, premiers entre servant à la génération de clés électroniques du protocole.
Afin de s'assurer que les nombres générés sont premiers entre eux une étape de vérification de co- primalité est réalisée par la carte à microprocesseur qui met en ceuvre le procédé de génération de clés pour le protocole de cryptographie.
En pratique dans le protocole RSA, les deux nom bres entiers a, b, restent secrets, ils doivent être premiers entre eux et ont une longueur fixée générale ment de 512 bits ou 1024 bits chacun. Selon ce même exemple, un des deux nombres b est un nombre entier choisi à l'avance et stocké parmi un ensemble de nom bres générés par la carte à microprocesseur tandis que l'autre nombre a est généré de manière aléatoire par la carte à microprocesseur à l'exécution du protocole. A cette fin, la carte à microprocesseur possède un géné rateur de nombres aléatoires, capable de fournir un nombre entier de la taille désirée.
on a donc représenté sur la figure 1 le schema fonctionnel d'une carte à microprocesseur susceptible de mettre en oeuvre le procédé selon l'invention.
La carte C comporte une unité principale de trai tement 1, des mémoires de programmes 3 et 4 et une moire de travail (non représentée), associées à l'unité 1. La carte comporte également un processeur arithméti que 2 capable d'effectuer des calculs d'exponentiation modulaire. Il pourra s'agir par exemple de circuits tels que le circuit ST16CF54 commercialisé par la so ciété STMicroelectronics ou 83C852/5 de la société Phi- lips. La carte possède également un générateur -de nom bres entiers aléatoires 5.
Selon l'invention, l'opération de vérification la co-primalité des nombres entiers a et b est réalisée par les étapes A et B indiquées sur le schéma de la fi gure 2, avec l'étape de retenue du couple a, b pour gé nérer une clé électronique dans le cas où ces nombres sont premiers entre eux. En pratique cette étape con siste stocker le couple a, b dans la mémoire sécuri- sée (non accessible de l'extérieur) du processeur arithmétique 2.
Avant de décrire l'exemple d'implémentation du procédé selon l'invention dans le cas du protocole RSA, on rappelle que la fonction a, est la fonction de Carmi- chael et que cette fonction est définie par la relation suivante (b) = PPCM (paj) , (X (pak)) .
dans laquelle PPCM désigne le plus petit commun multiple, dans laquelle b= rIpi5i où chaque pi est un nombre premier et chaque 5i un entier positif nul et 1 < i < k. Dans l'exemple illustré du protocole de cryptogra phie RSA on procède aux étapes suivantes - stockage du nombre entier b choisi de longueur donnée fixée, (10) - calcul de k(b) (20) - stockage du nombre k(b) (30) Ces étapes peuvent être préalables étapes qui suivent dans la mesure où b serait connu d'avance. Dans ce la valeur k(b) pré calculée sera stockée en mé moire sécurisée 6 du processeur arithmétique 5.
Comme pour le dispositif à semiconducteurs 400 décrit en référence à la figure 15, le dispositif à semi- conducteurs 600 possède l'écran PG 106, qui permet de réduire la dissipation de puissance induite par voie élec tromagnétique sous l'effet du courant de Foucault.
L'écran PG 106, dans lequel un courant induit par voie électrostatique traverse les régions de type P+ mises à la masse (régions possédant une valeur résistive élevée), permet naturellement réduire la dissipation de puissance induite par voie électrostatique. En outre, étant donné que l'écran PG 106 est formé dans la couche SOI 3, aucune couche conductrice additionnelle n'est nécessaire pour for mer l'écran PG 106, et la structure du dispositif n'est pas compliquée.
Les films d'oxyde d'isolation 18 placés dans des sillons peuvent être formés en même temps que s'effectue la formation du film d'oxyde d'isolation 15 placé dans un sil lon, dans la partie logique LP. Les fils de siliciure 34 sont aisément formés et des impuretés sont facilement implantées dans les régions SOI. Cela empêche une complica tion des étapes de fabrication.
De façon plus spécifique, après la formation des films d'oxyde d'isolation 15 et 18 situés dans des sillons lors d'étapes similaires à celles décrites en référence aux figures 9 à 11, les films de siliciure 34 sont formés sur les régions SOI mises à nu, en même temps que s'effectue l'étape de dépôt de siliciure pour la formation des tran sistors Q31 et Q32 dans la partie logique LP. Dans la région, dans laquelle l'écran PG 106 est formé, les ions d'impuretés de type P et de type N sont implantés sélecti vement de manière à former l'écran PG 106.
En outre, étant donné que 1 e film d'oxyde d'iso lation 15 placé dans un sillon, qui est le film d'oxyde d'isolation partielle, isole les dispositifs les uns des autres dans la partie logique LP, le potentiel de la région de canal (région de corps) est fixé par la région de puits WR située au-dessous du film d'oxyde d'isolation 19 placé dans le sillon. Cela empêche l'apparition de différents problèmes résultant de l'effet de substrat flottant.
La configuration dans le plan de l'écran PG expliqué précédemment n'est qu'un exemple et la présente invention n'est pas limitée à la configuration dans le plan de l'écran PG.
F-3. Variante Dans l'écran PG 106 du dispositif à semiconduc teurs 600 représenté sur la figure 20, les régions SOI situées sur les côtés opposés (de droite et de gauche) d'une région faiblement dopée (région de type P-) sont les régions de type P+ et de type N+. Au lieu de cela, les régions SOI situées sur les côtés opposés de la région légèrement dopée peuvent posséder le même type de conducti vité.
La figure 22 représente un dispositif à semicon ducteurs 600A qui est une variante du dispositif à semicon ducteurs 600. Dans un écran PG 106A (couche de protection) représenté sur la figure 22, les régions SOI 271, 273, 275, 277 et 279 sont des régions de type N-, et les autres régions SOI sont des régions de type P+.
La figure 23 représente une configuration dans le plan de l'écran PG 106A. La configuration dans le plan de l'écran PG 106A est similaire à celle de l'écran PG 106 décrit en référence â la figure 2 et n'est pas décrite de façon particulière. Une coupe transversale prise suivant la ligne X-X de la figure 23 correspond à la coupe transver sale de l'écran PG 36A représenté sur la figure 22.
En référence à la figure 23, une polarisation inverse est appliquée à des diodes formées par la jonction PN pour interrompre le courant de Foucault. Par conséquent les régions SOI 272 et 276 sont connectées au potentiel (Vcc) de la source d'alimentation, et les régions SOI 274 et 278 sont connectées à la masse.
Les connexions décrites précédemment ont pour effet qu'une polarisation inverse est appliquée à une diode formée par les régions SOI 273 et 274, à une diode formée par les régions SOI 274 et 275 et à une diode formée par les régions SOI 277 et 278, pour empêcher que les diodes soient polarisées dans le sens direct par une force contre- électromotrice qui produit le courant de Foucault. Ceci réduit la dissipation de puissance induite par voie élec trostatique, sans l'apparition de la dissipation de puis sance induite par voie électromagnétique, qui est due au courant de Foucault.
Cette variante requiert seulement deux types de régions SOI pour réduire le nombre d'alignements des masques d'implantation lors de l'étape d'implantation, et par conséquent réduire la marge requise pour l'alignement des masques, ce qui a pour effet que la configuration des régions SOI devient plus microscopique.
Bien que les deux types de régions SOI soient des régions de type N- et de type P+ dans la description précé dente, naturellement on peut utiliser, à la place, des régions de type P- et de type N+.
G. Septième forme de réalisation préférée Bien que l'agencement servant à empêcher l'incurvation en creux du film d'oxyde d'isolation placé dans un sillon, dans la région dans laquelle l'écran PG est formé, est représenté dans la sixième forme de réalisation préféré, on peut utiliser, à la place de cela, un agencement conformément à une septième forme de réalisation préférée de la présente invention, qui va être décrite ci- après.