REVENDICATIONS 1. Circuit de calcul de la transformée de Fourier rapide ou de la transformée de Fourier rapide inverse d'un signal numérique défini par une suite de N échantillons réels de départ x(n), avec N puissance de deux et n e [0. .N-l], comportant des étages successifs de transformation (2) pour transformer des échantillons d'entrée en échantillons de sortie, le dernier étage délivrant une suite de N échantillons de sortie y(n) représentatifs de cette transformée de Fourier rapide ou rapide inverse, chaque étage étant muni d'un jeu de circuits croisillons à plusieurs entrées et à plusieurs sorties, l'ensemble des étages consistant matériellement en un unique jeu de circuits croisillons, des moyens pour changer sélectivement le mode opératoire desdits circuits croisillons parmi des modes opératoires associés chacun à un étage respectif de transformation, et des moyens pour mémoriser les échantillons d'entrée et de sortie de chaque étage de transformation dans une mémoire de stockage, caractérisé en ce que les échantillons de sortie y(n) sont réels, et en ce que les échantillons de sortie d'un circuit croisillon se substituent dans la mémoire de stockage aux échantillons d'entrée de même rang correspondants, de telle sorte que, si les échantillons de départ x(n) sont présentés à l'entrée du premier étage de transformation dans l'ordre binaire inverse de leur indice n, le dernier étage de transformation délivre les échantillons de sortie y(n) dans l'ordre croissant de l'indice n, lesquels échantillons de sortie sont définis par les relations suivantes: y (0) = Re[X(0)j y (n) = Re[X((n+1)/2)] pour n impair et différent de N-l y(n) = lm[X(n/2)] pour n pair et différent de 0 y(N-1) = Re[X(N/2)] où les échantillons X(n), avec n E [0..N-1], désignent les échantillons complexes de la suite correspondant à la transformée de Fourier rapide ou rapide inverse de la suite des échantillons de départ x(n). 2. Circuit de calcul de la transformée de Fourier rapide ou de la transformée de Fourier rapide inverse d'un signal numérique défini par une suite de N échantillons complexes X(n) conjugués deux à deux représentés par une suite de N échantillons réels de départ y(n), avec N puissance de deux et n E [0..N-1], les échantillons de départ y(n) étant définis de la manière suivante y (0) = Re[X(0) y (n) = Re[X((n+l)/2)] pour n impair et différent de N-l y(n) = lm[X(n/2)] pour n pair et différent de 0 y(N-1) = Re[X(N/2)] lequel circuit de calcul comporte des étages successifs de transformation pour transformer des échantillons d'entrée en échantillons de sortie, le dernier étage délivrant une suite de N échantillons de sortie x(n) représentatifs de cette transformée de Fourier rapide ou rapide inverse, chaque étage étant muni d'un jeu de circuits croisillons à plusieurs entrées et à plusieurs sorties, l'ensemble des étages consistant matériellement en un unique jeu de circuits croisillons, des moyens pour changer sélectivement le mode opératoire desdits circuits croisillons parmi des modes opératoires associés chacun à un étage respectif de transformation, et des moyens pour mémoriser les échantillons d'entrée et de sortie de chaque étage de transformation dans une mémoire de stockage, caractérisé en ce que les échantillons de sortie x(n) sont réels, et en ce que les échantillons de sortie d'un circuit croisillon se substituent dans la mémoire de stockage aux échantillons d'entrée de même rang correspondants, de telle sorte que, si les échantillons de départ y(n) sont présentés à l'entrée du premier étage de transformation dans l'ordre croissant de l'indice n, le dernier étage de transformation délivre les échantillons de sortie x(n) dans l'ordre binaire inverse de l'indice n. 3. Circuit de calcul selon la revendication 1 ou 2, caractérisé en ce que, à chaque étage de transformation, chaque circuit croisillon transforme des couples d'échantillons d'entrée, les rangs des échantillons d'entrée d'un même couple dans la suite des échantillons d'entrée dudit étage de transformation étant symétriques par rapport à un milieu entre les valeurs de rang extrêmes des échantillons d'entrée transformés par ledit circuit croisillon. 4. Circuit de calcul selon la revendication 3, caractérisé en ce qu'il comporte -1 étages de transformation E p avec p=log2 (N) et p e [0..-2]. 5. Circuit de calcul selon la revendication 4 elle-même dépendante de la revendication 3 elle-même dépendante de la revendication 1, caractérisé en ce qu'il comporte en outre - un circuit d'entrée (1) pour modifier l'ordre des échantillons de départ x(n) ranges dans l'ordre croissant de l'indice n et les présenter dans l'ordre binaire inverse de l'indice n aux circuits croisillons du premier étage, et - un circuit de sortie (3) pour traiter la suite d'échantillons de sortie y(n) et délivrer une suite de N échantillons complexes X(n) conjugués correspondant à la transformée de Fourier rapide ou rapide inverse de la suite des échantillons de départ x(n). 6. Circuit de calcul selon la revendication 4 elle-même dépendante de la revendication 3 elle-même dépendante de la revendication 1, ou selon la revendication 5, caractérisé en ce que, à chaque étage de transformation Ep, les circuits croisillons sont répartis en N/2P+2 blocs de calcul, en ce que chaque bloc de calcul comporte un circuit croisillon de bord et/ou 2P-1 circuits croisillons internes, en ce que le circuit croisillon de bord du bloc de calcul de rang a de l'étage Ep transforme les échantillons d'entrée de rang 2ss+2a, 2ss+2a+2ss+1-l, 2ss+2a+2ss+l, 2ss+2a+2ss+2-1 en des échantillons de sortie de même rang, et en ce que le circuit croisillon interne de rang r du bloc de calcul de rang a de l'étage Ep transforme les échantillons d'entrée de rang 2ss+2a+2r+1, 2+2a+2r+2, 2ss+2a+2ss+2-2T-3, 2ss+2a+2ss+2-2r-2 en des échantillons de sortie de même rang, avec ss > 1. 7. Circuit de calcul selon la revendication 6, caractérisé en ce que, à chaque circuit croisillon est affecté un coefficient Ws, coefficient sur lequel est basé l'opération de calcul à l'intérieur du circuit croisillon, ledit coefficient étant égal à e-j(2#s/N) avec s e [0..N/4-1] dans le cas d'une transformée de Fourier rapide et est égal à ej(2S/N) avec s e [0..N/4-1] dans le cas d'une transformée de Fourier rapide inverse. 8. Circuit de calcul selon la revendication 7, caractérisé en ce que, au circuit croisillon interne de rang r du bloc de calcul de rang a de l'étage Ep est affecté le coefficient W@ avec 6 = (r+l) . (N/2+2). 9. Circuit de calcul selon la revendication 8, caractérisé en ce que les circuits croisillons sont tous de même type et comportent - quatre entrées pour recevoir des échantillons d'entrée et quatre sorties pour délivrer des échantillons de sortie, - quatre entrées supplémentaires respectivement de mode primaire, de mode secondaire, de permutation et de coefficient, afin d'appliquer sélectivement sur les échantillons d'entrée, des opérations de transformation différentes déterminées chacune par les valeurs attribuées à des signaux de mode primaire, de mode secondaire, de permutation et à un coefficient admis sur lesdites entrées supplémentaires correspondantes. 10. Circuit de calcul selon la revendication 9, caractérisé en ce que, pour chaque circuit croisillon, le signal de mode primaire vaut 0 s'il s'agit d'un circuit croisillon de bord et 1 s'il s'agit d'un circuit croisillon interne, en ce que le signal de permutation vaut 0 pour les blocs de calcul de rang pair, y compris le rang 0, et 1 pour les autres. 11. Circuit de calcul selon la revendication 10, caractérisé en ce que chaque bloc de calcul de l'étage Ep comporte un circuit croisillon de bord et 2P-1 circuits croisillons internes. 12. Circuit de calcul selon la revendication 11, caractérisé en ce que le signal de mode secondaire vaut 1 si le circuit croisillon de bord appartient au dernier étage et 0 sinon. 13. Circuit de calcul selon la revendication 12, caractérisé en ce que, pour quatre échantillons d'entrée el, e2, e3 et e4 et pour un coefficient complexe Ws=A+j. B, le circuit croisillon fournit les échantillons de sortie sl, s2, s3 et s4 suivants (1) si les signaux de mode primaire et de mode secondaire sont à O: sl = el + e2 s2 = el - e2 s3 = e4 - e3 s4 = e3 + e4 (2) si le signal de mode primaire est à 0 et le signal de mode secondaire est à 1: sl = el + e2 + e3 + e4 s2 = el - e2 s3 = e4 - e3 s4 = (el + e2) -(e3 + e4) (3) si le signal de mode primaire est à 1 et le signal de permutation à 0: sl = el + A.e3 -B.e4 s2 = e2 + B.e3 + A.e4 s3 = el - A.e3 + B.e4 s4 = -e2 + B.e3 + A.e4 (4) si le signal de mode primaire est à 1 et le signal de permutation à 1: sl = el - A.e3 + B.e4 s2 = -e2 + B.e3 + A.e4 s3 = el + A.e3 -B.e4 s4 = e2 + B.e3 + A.e4 14. Circuit de calcul selon la revendication 10, caractérisé en ce que chaque bloc de calcul de l'étage E p comporte: - 2P-1 circuits croisillons internes et un circuit croisillon de bord pour les valeurs paires de l'indice p ainsi que pour le dernier étage si est pair, et - 2p-1 circuits croisillons internes sinon. 15. Circuit de calcul selon la revendication 13, caractérisé en ce que, le signal de mode secondaire vaut 1 si le circuit croisillon de bord appartient au dernier étage avec impair et 0 sinon. 16. Circuit de calcul selon la revendication 15, caractérisé en ce que, pour quatre échantillons d'entrée el, e2, e3 et e4 et pour un coefficient complexe Ws=A+j. B, le circuit croisillon fournit les échantillons de sortie sl, s2, s3 et s4 suivants (1) si les signaux de mode primaire, de mode secondaire et de permutation sont à 0: sl = el + e2 + e3 + e4 s2 = el - e2 s3 = e4 - e3 s4 = (el + e2)-(e3 + e4) (2) si le signal de mode primaire est à 0 et le signal de mode secondaire est à 1: sl = el + e4 s2 = e2 s3 = e3 s4 = el - e4 (3) si le signal de mode primaire est à O et le signal de permutation à 1: sl = (e3 + e4)-(el+e2) s2 = el - e2 s3 = e4 - e3 s4 = el + e2 + e3 + e4 (4) si le signal de mode primaire est à 1 et le signal de permutation à 0: sl = el + A.e3 -B.e4 s2 = e2 + B.e3 + A.e4 s3 = el - A.e3 + B.e4 s4 = -e2 + B.e3 + A.e4 (5) si le signal de mode primaire est à 1 et le signal de permutation à 1: sl = el - A.e3 + B.e4 s2 = -e2 + B.e3 + A.e4 s3 = el + A.e3 -B.e4 s4 = e2 + B.e3 + A.e4 17. Circuit de calcul selon la revendication 10, caractérisé en ce que chaque bloc de calcul de l'étage E p comporte: - 2P-1 circuits croisillons internes et un circuit croisillon de bord pour les valeurs paires de l'indice p, et -2p-1 circuits croisillons internes sinon. 18. Circuit de calcul selon la revendication 17, caractérisé en ce que le signal de mode secondaire vaut 1 si le circuit croisillon de bord appartient au premier étage avec ss pair et 0 sinon. 19. Circuit de calcul selon la revendication 18, caractérisé en ce que, pour quatre échantillons d'entrée el, e2, e3 et e4 et pour un coefficient complexe Ws=A+j. B, le circuit croisillon fournit les échantillons de sortie sl, s2, s3 et s4 suivants (1) si le signal de mode primaire est à 0 et le signal de mode secondaire est à 1: sl = el + e2 s2 = el - e2 s3 = e4 - e3 s4 = e3 + e4 (2) si les signaux de mode primaire, de mode secondaire et de permutation sont à O: sl = el + e2 + e3 + e4 s2 = el - e2 s3 = e4 - e3 s4 = (el + e2)-(e3 + e4) (3) si les signaux de mode primaire et de mode secondaire sont à O et le signal de permutation à 1: sl = (e3 + e4)-(el + e2) s2 = el - e2 s3 = e4 - e3 s4 = el + e2 + e3 + e4 (4) si le signal de mode primaire est à 1 et le signal de permutation à 0: sl = el + A.e3 -B.e4 s2 = e2 + B.e3 + A.e4 s3 = el - A.e3 + B.e4 s4 = -e2 + B.e3 + A.e4 (5) si le signal de mode primaire est à 1 et le signal de permutation à 1: sl = el - A.e3 + B.e4 s2 = -e2 + B.e3 + A.e4 s3 = el + A.e3 -B.e4 s4 = e2 + B.e3 + A.e4 20. Circuit de calcul selon la revendication 8, caractérisé en ce que les circuits croisillons sont tous de même type et comportent - quatre entrées pour recevoir des échantillons d'entrée et quatre sorties pour délivrer des échantillons de sortie, - trois entrées supplémentaires respectivement de mode primaire, de permutation et de coefficient, afin d'appliquer sélectivement sur les échantillons d'entrée, des opérations de transformation différentes déterminées chacune par les valeurs attribuées à des signaux de mode primaire, de permutation et à un coefficient admis sur lesdites entrées supplémentaires correspondantes. et en ce que le circuit de sortie comporte des moyens pour effectuer une addition et une soustraction avec le premier et le dernier échantillon de sortie du dernier étage de transformation. 21. Circuit de calcul selon la revendication 20, caractérisé en ce que chaque bloc de calcul de l'étage E p comporte un circuit croisillon de bord et 2P-1 circuits croisillons internes. 22. Circuit de calcul selon la revendication 21, caractérisé en ce que, pour quatre échantillons d'entrée el, e2, e3 et e4 et pour un coefficient complexe Ws=A+j. B, le circuit croisillon fournit les échantillons de sortie sl, s2, s3 et s4 suivants (1) si le signal de mode primaire est à 0: sl = el + e2 s2 = el - e2 s3 = e4 - e3 s4 = e3 + e4 (2) si le signal de mode primaire est à 1 et le signal de permutation à 0: sl = el + A.e3 -B.e4 s2 = e2 + B.e3 + A.e4 s3 = el - A.e3 + B.e4 s4 = -e2 + B.e3 + A.e4 (3) si le signal de mode primaire est à 1 et le signal de permutation à 1: sl = el - A.e3 + B.e4 s2 = -e2 + B.e3 + A.e4 s3 = el + A.e3 -B.e4 s4 = e2 t B. e3 + A.e4 23. Circuit de calcul selon la revendication 9 ou 20, caractérisé en ce qu'il est prévu des moyens pour générer des première et seconde adresses binaires de bits par circuit croisillon, chaque adresse binaire correspondant au rang d'un échantillon d'entrée dudit circuit croisillon et la seconde adresse binaire étant supérieure à la première adresse binaire. 24. Circuit de calcul selon la revendication 23, caractérisé en ce que lesdites première et seconde adresses binaires sont consécutives s'il s'agit d'un circuit croisillon interne. 25. Circuit de calcul selon la revendication 23 ou 24, caractérisé en ce que, s'il s'agit d'un circuit croisillon de bord, les p+2 bits de poids faible de la première adresse sont égaux à 0, et les p+2 bits de poids faible de la seconde adresse forment un nombre égal à 2P+l-l. 26. Circuit de calcul selon la revendication 24 ou 25, caractérisé en ce que l'adresse des deux autres échantillons à appliquer sur les entrées du circuit croisillon, qu'il soit de bord ou interne, sont obtenus en inversant les (p+2) bits de poids faible desdites première et seconde adresses produites. 27. Circuit de calcul selon la revendication 26, caractérisé en ce que les échantillons d'adresse paire et les échantillons d'adresse impaire sont stockés dans deux mémoires distinctes. 28. Circuit de calcul selon la revendication 25, caractérisé en ce que la valeur du paramètre s du coefficient Ws affecté à un circuit croisillon interne de l'étage E p est codé sur -2 bits, et correspond: - Si p+l=4-2, au nombre formé par les p+l bits de poids faible de la seconde adresse binaire produite pour ledit circuit croisillon interne, - Si P+1 - Si p+l > 4-2, au nombre formé par les p+l bits de poids faible de la seconde adresse binaire produite pour ledit circuit croisillon interne, ôté de ses-p-1 bits de poids faible. 29. Circuit de calcul selon la revendication 4 ellemême dépendante de la revendication 3 elle-même dépendante de la revendication 2, caractérisé en ce que, à chaque étage de transformation Ep, les circuits croisillons sont répartis en 2P blocs de calcul, en ce que chaque bloc de calcul comporte un circuit croisillon de bord et N/2P+2-1 circuits croisillons internes, en ce que le circuit croisillon de bord du bloc de calcul de rang a de l'étage Ep transforme les échantillons d'entrée de rang 2 ss, 2 2 -ssα+2 -ss-1-1, 2 -ssα+2 -ss-1, 2 -ssα+2 -ss-1 en des échantillons de sortie de même rang, et en ce que le circuit croisillon interne de rang r du bloc de calcul de rang a de l'étage Ep transforme les échantillons d'entrée de rang 2M-ssa+2T+1, 2ss- ssα-2#+2, 2 -ssα+2 -ss-2#-3, 2 -ssα+2 -ss-2#-2 en des échantillons de sortie de même rang. 30. Circuit de calcul selon la revendication 29, caractérisé en ce qu'il comporte en outre un circuit de sortie pour modifier l'ordre des échantillons de sortie du dernier étage et les délivrer dans l'ordre croissant de l'indice n à la sortie du circuit. 31. Circuit de calcul selon la revendication 29 ou 30, caractérisé en ce que, à chaque circuit croisillon est affecté un coefficient Ws, coefficient sur lequel est basé l'opération de calcul à l'intérieur du circuit croisillon, ledit coefficient étant égal à e-j(2#s/N) avec s E [0..N/4-1] dans le cas d'une transformée de Fourier rapide et est égal à ej(2#s/N) avec s # [0..N/4-1] dans le cas d'une transformée de Fourier rapide inverse. 32. Circuit de calcul selon la revendication 31, caractérisé en ce que, au circuit croisillon interne de rang r du bloc de calcul de rang a de l'étage Ep est associé le coefficient Ws avec S = (r+1). 2ss. 33. circuit de calcul selon la revendication 32, caractérisé en ce que les circuits croisillons sont tous de même type et comportent - quatre entrées pour recevoir des échantillons d'entrée et quatre sorties pour délivrer des échantillons de sortie, - quatre entrées supplémentaires respectivement de mode primaire, de mode secondaire, de permutation et de coefficient, afin d'appliquer sélectivement sur les échantillons d'entrée, des opérations de transformation différentes déterminées chacune par les valeurs attribuées à des signaux de mode primaire, de mode secondaire, de permutation et à un coefficient admis sur lesdites entrées supplémentaires correspondantes. 34. Circuit de calcul selon la revendication 33, caractérisé en ce que, pour chaque circuit croisillon, le signal de mode primaire vaut 0 s'il s'agit d'un circuit croisillon de bord et 1 s'il s'agit d'un circuit croisillon interne. et en ce que le signal de permutation vaut 0 pour les blocs de calcul de rany pair, y compris le rang 0, et 1 pour les valeurs impaires. 35. Circuit de calcul selon la revendication 31 ou 34, caractérisé en ce que le signal de mode secondaire vaut 1 si le circuit croisillon, qu'il soit de bord ou interne, appartient au premier étage et 0 sinon. 36. Circuit de calcul selon la revendication 35, caractérisé en ce que, pour quatre échantillons d'entrée el, e2, e3 et e4 et pour un coefficient complexe Ws=A+j. B, le circuit croisillon fournit les échantillons de sortie sl, s2, s3 et s4 suivants (1) si les signaux de mode primaire et de mode secondaire sont à 0: sl = (el + e2)/2 s2 = (el - e2)/2 s3 = (e4 - e3)/2 s4 = (e3 + e4)/2 (2) si le signal de mode primaire est à 0 et le signal de mode secondaire est à 1: sl = [(e1+e4) /2+e2]/2 s2 = [(el+e4)/2-e2]/2 s3 = -[e3-(el-e4)/2]/2 s4 = [e3+(e1-e4)/2]/2 (3) si le signal de mode primaire est à 1 et le signal de permutation à 0: sl =(el+e3)/2 s2 =(e2-e4)/2 s3 =[(el-e3).A - (e2+e4).B]/2 s4 =[-(e1-e3).B +(e2+e4).A]/2 (4) si le signal de mode primaire est à 1 et le signal de permutation à 1: sl =[(el-e3).A - (e2+e4).B]/2 S =[-(e1-e3).B +(e2+e4).A]/2 s3 =(el+e3)/2 s4 =(e2-e4)/2 37. Circuit de calcul selon la revendication 33, caractérisé en ce qu'il est prévu des moyens pour générer des première et seconde adresses binaires de bits par circuit croisillon, chaque adresse binaire correspondant au rang d'un échantillon d'entrée dudit circuit croisillon et la seconde adresse binaire étant supérieure à la première adresse binaire. 38. Circuit de calcul selon la revendication 37, caractérisé en ce que lesdites première et seconde adresses binaires sont consécutives s'il s'agit d'un circuit croisillon interne. 39. Circuit de calcul selon la revendication 37 ou 38, caractérisé en ce que, s'il s'agit d'un circuit croisillon de bord, les bits de poids faible de la première adresse sont égaux à 0, et les bits de poids faible de la seconde adresse forment un nombre égal à N/2P+1-1. 40. Circuit de calcul selon la revendication 38 ou 39, caractérisé en ce que l'adresse des deux autres échantillons à appliquer sur les entrées du circuit croisillon sont obtenus en inversant les y-p bits de poids faible des deux adresses produites. 41. Circuit de calcul selon la revendication 40, caractérisé en ce que les échantillons d'adresse paire et les échantillons d'adresse impaire sont stockés dans deux mémoires distinctes. 42. Circuit de calcul selon la revendication 41, caractérisé en ce que la valeur du paramètre s du coefficient Ws affecté à un circuit croisillon interne de l'étage E p est codé sur-2 bits, et correspond: - Si -p-1= -2, au nombre formé par les -p-1 bits de poids faible de la seconde adresse produite pour ledit circuit croisillon interne, - si -p-1 - Si -p-1 > -2, au nombre formé par les p-p-1 bits de poids faible de la seconde adresse produite pour ledit circuit croisillon interne, ôté de ses p+l bits de poids faible.