INPI-France/Brevets-Francais-2024-Chunked huggingface dataset:
Comme indiqué sur la figure 1, le dispositif de commande électronique est de préférence réalisé sur un ordinateur d'usage général. Cependant, le dispositif de commande électronique peut également être réalisé sur un ordinateur spécialisé, un microprocesseur ou un microcontrôleur programmé et des éléments de circuits intégrés périphériques, sur le circuit spécifique à une application (ASIC) ou autres circuits intégrés, un procédé de signal numérique, un circuit électronique ou logique câblé tel qu'un circuit à éléments discrets, un dispositif logique programmable tel que des circuits PLD, PLA, FPGA ou PAL, ou autre. En général, tout dispositif capable de réaliser une machine à états finis qui est à son tour capable de mettre en oeuvre les organigrammes indiqués sur les figures 2,3, 5,7, 15 et 17, peut être utilisé pour réaliser le dispositif de commande électronique.
Bien que l'invention ait été décrite en faisant référence à ce qui est actuellement considéré comme étant des modes de réalisation préférés de celle-ci, il sera compris que
l'invention n'est pas limitée aux modes de réalisation ou aux conceptions décrits. Au contraire, l'invention est destinée à couvrir divers modifications et agencements équivalents. En outre, bien que les divers éléments de l'invention décrite soient présentés suivant diverses combinaisons et configurations, qui constituent des exemples, d'autres combinaisons et configurations, comprenant davantage ou moins de modes de réalisation ou un seul mode de réalisation, sont également dans l'esprit et la portée de l'invention.
Chaque canal d'émission est identifié par un identificateur appelé PID (Identificateur de Paquets) inséré dans chaque paquet diffusé. L'émetteur 5 dispose, pour chaque canal d'émission, de critères de sélection prédéterminés pour aiguiller certains des datagrammes reçus par les M cartes d'entrée 1-4 vers un canal d'émission considéré.
Certains critères de sélection peuvent être communs a plusieurs canaux d'émission. Ainsi, par exemple, un datagramme d'informations météorologiques pourra être diffusé dans un canal d'émission spécifique à la météorologie et, à certaines heures, aussi diffusé dans un canal d'émission d'informations générales. Ainsi, un émetteur tel que 5 comporte au moins une entrée (M -c#> 1) et plusieurs canaux de sortie (N ## 2) alimentés en données par cette entrée (fonction démultiplexeur logique). Dans le cas général tel que représenté ici, il y a M > 1 entrées et l'émetteur 5 a donc aussi, dans cet exemple, une fonction de multiplexeur, ou concentrateur, pour aiguiller, vers chacun des canaux d'émission, des datagrammes provenant de plusieurs cartes d'entrée 1-4. De ce fait, il a globalement ici une fonction de commutation ou brassage logique de M flux de canaux de réception vers N canaux d'émission. L y émetteur 5 a, en sortie, une fonction de multiplexeur ou concentrateur physique, pour fournir un flux unique de paquets successifs des divers canaux d'émission, multiplexès ou entrelacés temporellement pour être diffusés les uns après les autres.
La figure 2 représente plus en détail l'ensemble de calcul 6 et illustre le cheminement ci-dessus des données dans l'émetteur 5. Pour simplifier l'exposé, on a ici réduit à M 2 le nombre d'entrées de flux d'informations. Une unité centrale 30, avec des tables 301 de configuration, ou paramétrage, des divers canaux d'émission, commande les circuits représentés, par des liaisons non dessinées.
Les cartes 1, 2 alimentent, en données reçues depuis le réseau ETHERNET 10, telles que datagrammes, une mémoire tampon 23 à laquelle sont reliés en entrée M ensembles de filtres logiques 24, 25, eux- mêmes alimentant en datagrammes un ensemble de filtres 26. Une mémoire "de rebuts" ou corbeille 27, fictive, reliée aux ensembles de filtres 24-26, illustre le fait que ceux-ci peuvent rejeter les datagrammes entrants non conformes aux critères de sélection d'au moins l'un des filtres des ensembles 24-26. En variante, la mémoire 27 constitue un filtre 24-26 par défaut, passe-tout, qui transmet, vers un canal d'émission déterminé, tous les datagrammes rejetés par les autres filtres, sélectifs, ou éventuellement par certains d'entre eux, prédéterminés. Le traitement ultérieur des datagrammes de la mémoire-filtre 27 est le même que celui des datagrammes des autres filtres.
Les ensembles de filtres 24-26 sélectionnent des données dans les flux d'entrée et fournissent une pluralité de flux, sélectionnés par filtrage logique, à des circuits de transfert avec aiguillage, ou commutateur, 31 qui aiguillent ces flux sélectionnés vers un canal d'émission déterminé et qui ainsi regroupent certains des flux sélectionnés en fonction de critères liés à chacun des canaux d'émission. Les flux sélectionnés issus des circuits 31 et classés par canal d 1 émission (PID) sont transmis à des circuits 33 de mise de ces flux à un format déterminé de paquets de transport TP, prévu pour la diffusion. Les circuits 33 reçoivent aussi des données d'information relatives à des tables MPEG2, provenant d'un circuit 32, qui décrivent le type des informations diffusées dans chaque canal d'émission et permettent ainsi aux récepteurs du réseau de diffusion de sélectionner un ou plusieurs canaux d'émission, en désignant, à travers elles, le ou les numéros PID qui conviennent. Les circuits 33 fournissent les N = 4 canaux d'émission sous forme de données mises en paquets dans les paquets de transport TP, de longueur fixée à 188 octets, à un circuit aval 34 qui entrelace temporellement, par multiplexage, les paquets TP des N canaux d'émission, pour les transmettre en série a% un circuit d'émission 35, à partir de N files d'attente d'émission 341, 342, 343 et 344. Les files d'attente d'émission 341, 342, 343 et 344 représentent donc les canaux d'émission.
La figure 3 représente schématiquement un filtre 241 de l'ensemble de filtres 24 traitant un flux de données d'information reçues par une carte d'entrée 1-4 reliée au réseau ETHERNET 10. Le filtre 241 reçoit donc ici des paquets ETHERNET et en sélectionne certains, en fonction de critères mémorisés, pour commander leur aiguillage et leur transfert vers un canal d'émission associé.
Le filtre 241 comporte une unité centrale à microprocesseur 41 comportant à un circuit base de temps 40 qui en rythme le fonctionnement. En pratique, il s'agit d'une unité centrale commune à tous les filtres. Une mémoire de configuration 42, gérée par l'unité centrale 41, contient une pluralité de blocs de données, ici trois, relatifs chacun à un critère de sélection, ou filtrage, des données ETHERNET reçues et stockées provisoirement dans un registre tampon à décalage de réception, ou d'entrée, 50 alimenté en flux de données entrantes depuis la carte 1 à travers la mémoire tampon 23.
En sortie de la mémoire de configuration 42 sont reliés une pluralité de registres tampon de sélection de données du flux entrant, ici trois registres 43, 44, 45 commandés par l'unité centrale 41 pour chacun mémoriser des données représentant la valeur d'un des critères de sélection, exprimée sous la forme d'un certain nombre d'octets.
Un registre 46, d'exploitation des données sélectionnées, est chargé par l'unité centrale 41 par des données de commande des circuits 31 et 33, représentant le numéro du canal considéré, ou PID, ainsi que le format de mise en paquets TP, des données sélectionnées, qui convient pour l'émission sur ce canal. Le format des paquets ETHERNET reçus est en effet incompatible avec celui prévu pour la diffusion par l'émetteur 5. En outre, dans un autre exemple, certains des flux entrants pourraient être des flux continus en mode circuit, nécessitant donc une mise en paquets. Les sorties des registres de sélection 43-45 sont reliées aux entrées d'un multiplexeur 47 dont l'adressage est commandé par l'unité centrale 41. Le multiplexeur 47 comporte 8 sorties en parallèle qui sont appliquées à huit premières entrées d'un comparateur multiple 48, traitant en parallèle les 8 bits d'un octet, dont les huit sorties sont reliées à huit entrées respectives d'une porte ET 59 à neuf entrées, à travers huit portes OU respectives à deux entrées 51 à 58, de masquage, ayant chacune une entrée de blocage, ou forçage à 1, commandée par l'unité centrale 41. La neuvième entrée de la porte ET 59 reçoit un signal d'horloge Hl de l'unité centrale 41. La sortie de la porte ET 59 commande l'entrée d'horloge d'un registre à décalage série/parallèle 60, de mémorisation des validations des divers octets de critère. Les sorties du registre 60, ici six, sont appliquées à six entrées respectives d'une porte ET 70, à sept entrées, de validation de critère de délection, à travers une rangée de portes OU de masquage, ici donc six portes référencées 61 à 66. La septième entrée de la porte ET 70 reçoit un signal d'horloge H2 de l'unité centrale 41. La sortie de la porte ET 70 commande une entrée d'horloge d'un registre à décalage série/parallèle 72, de mémorisation des validations des divers critères de sélection, dont les sorties, en nombre égal à celui des critères, ici trois, sont reliées aux entrées d'une porte ET 73, de validation de l'ensemble des critères, à quatre entrées recevant, sur la quatrième entrée, un signal d'horloge H3 de l'unité centrale 41. Sur la figure 3, les pointillés illustrent le fait qu'il peut y avoir plus de trois critères et donc que le registre 72 et la porte ET 73 peuvent être plus étendus. Les registres 60 et 72 comportent chacun une entrée de données, non représentée, polarisée en " 1 ". La sortie de la porte ET 73 commande une entrée d'horloge du registre d'entrée 50.
Le registre 50 reçoit des paquets de données du réseau ETHERNET 10 comportant un champ d'en-tête 51 et un champ de données utiles 52. Dans un but de clarté, le circuit d'horloge d'écriture dans le registre 50 n'a pas été représenté. Un champ 53, pour des données d'exploitation des données 51, 52 reçues, est aussi prévu dans le registre 50 et peut être chargé en parallèle depuis le registre 46, sous la commande de l'unité centrale 41. Le registre 50 comporte, au moins dans sa partie réservée au champ d'en-tête 51, des sorties parallèles qui sont reliées à un multiplexeur 57 du même type et de même fonction que le multiplexeur 47. Le multiplexeur 57, adressé par l'unité centrale 41, permet de lire tout octet du champ 51 et de l'appliquer à huit secondes entrées du comparateur 48. On verra plus loin qu'il peut être prévu, pour un certain type de filtre, de lire le champ 52 de la même façon.
La sortie série du registre à décalage 50 est reliée aux circuits 31 qui transfèrent et aiguillent les données sélectionnées vers la file d'attente d f émission 341-344 du canal d'émission dont le PID se trouve dans le registre 46, à travers les circuits 33 de mise en paquets TP de diffusion. Les ensembles de filtres sont organisés selon une hiérarchie à deux niveaux, illustrée sur la figure 4, avec, d'une part, les ensembles de filtres 24, 25 et, d'autre part, l'ensemble de filtres 26.
Au niveau inférieur, à gauche sur la figure 4, se trouvent des ensembles Fl (ou 24), F2 (ou 25), F3 et F4, de filtres de voie, ensembles qui traitent chacun les données reçues par l'une des cartes 1-4, c'est-à-dire qui sont liés, au moins logiquement, à un port d'entrée. Chaque filtre F d'un de ces ensembles Fl - F4 de niveau 2 est repéré ici par des chiffres, le premier indiquant le rang de la carte, ou port d'entrée, 1 à 4 concernée et le second indiquant le rang du canal d'émission, c'est-à-dire de la file d'attente en émission 341 à 344 destinée à recevoir les données sélectionnées par filtrage par le filtre considéré. Dans cet exemple, les filtres F 11 et F 111 sont strictement en parallèle, en entrée et sortie, et ne diffèrent que par une ou plusieurs valeurs de critère de sélection. Pour les filtres de l'ensemble 26, de niveau 3, non liés à une carte d'entrée 1-4 particulière, la lettre (x, y) qui remplace le premier des deux chiffres ci- dessus indique un jeu de différents critères de sélection. Par niveau 2, on fait référence à l'architecture OSI (Interconnexion des Systèmes Ouverts) de VISO. Le niveau 2 concerne par exemple la définition du format des paquets de données échangés, c'est-à-dire leur taille et la signification de chaque bit du champ d'en-tête, ou encore les problèmes d'adaptation de la vitesse de transmission. Il sert donc à établir une liaison de données entre deux appareils correspondants, pour que chacun puisse comprendre les données de signalisation qu'il reçoit de l'autre.
Les critères de sélection du niveau 2, dans les registres 43-45, portent sur les données d'en-tête des paquets ETHERNET, comme l'adresse ETHERNET de leur émetteur et de leur destinataire ou encore la longueur du paquet reçu ou le type de protocole de niveau OSI 3 relatif aux données du paquet. Il peut n'y avoir qu'un seul critère de sélection par filtre 24-26 (monofiltrage).
Les filtres de niveau supérieur 26 sont dits de niveau OSI 3. Le niveau 3 utilise le niveau 2 pour établir un dialogue logique entre appareils, selon un protocole de transmission déterminé, afin d'établir une communication logique de transmission de données utiles, au moyen d'un échange de signalisations d'établissement de la communication.
Les filtres de l'ensemble 26 de niveau 3, non associés à une carte d'entrée 1-4 particulière, forment un banc de filtres en parallèle recevant les flux entrants des quatre cartes 1-4 et analysent en particulier des données de protocole de niveau 3 contenues dans le champ 52. Afin de limiter les tâches de filtrage, les filtres de l'ensemble 26 de niveau 3 reçoivent, ici, uniquement les paquets de données non sélectionnés par les ensembles de filtres Fl à F4 de niveau 2, liés à une voie de réception. Un ensemble de filtres comme Fl associé à une carte 1-4 peut donc avoir N sorties, vers les N canaux d'émission, et 1 sortie vers l'ensemble de filtres 26 de niveau 3. Chacune de ces sorties vers un canal d'émission peut correspondre à plusieurs filtres fonctionnellement en parallèle en entrée et en sortie. Lorsque la mémoire 27 fonctionne comme filtre passe-tout pour les rebuts uniquement des filtres 24, 25 de niveau 2, elle est donc un filtre fonctionnellement en parallèle avec, ou en tête de, l'ensemble 26, et elle a pour effet de détourner de celui-ci tous les datagrammes reçus par la mémoire-filtre 27. L'ensemble 26 est alors désactivé. Comme évoqué plus haut, la mémoire-filtre 27 peut n'être associée qu'à une partie des filtres (24, 25), l'ensemble 26 conservant alors une activité.
Le fonctionnement de l'ensemble des circuits représentés, et en particulier du filtre 241, va maintenant être expliqué plus en détails. Les filtres présentent tous la structure de celui qui est représenté. L'explication va donc porter sur celui-ci.
Exposé de l'invention La présente invention permet de remédier à ce problème en proposant l'utilisation du SiCH qui s'avère posséder toutes les propriétés requises dans ce domaine. Il permet en particulier de réaliser le masque dur du niveau d'interconnexion. Il peut également être utilisé pour réaliser la couche barrière de diffusion du cuivre et la couche d'arrêt pour le polissage.
En outre, l'emploi du SiCH s'avère également intéressant pour réaliser des interconnexions avec des métaux autres que le cuivre, par exemple avec l'aluminium, le tungstène, l'argent, des alliages à base de cuivre comme AlCu.
L'invention a donc pour objet un procédé de réalisation d'un. niveau d'interconnexion de type Damascène sur une face à connecter d'un dispositif micro-électronique, les interconnexions étant en métal ou en alliage métallique, le procédé comprenant le dépôt d'au moins une couche de matériau diélectrique sur ladite face à connecter pour recevoir lesdites interconnexions, le procédé comprenant également le dépôt d'au moins une couche d'un matériau diélectrique d'interface choisie parmi une couche barrière de diffusion du métal ou de l'alliage métallique, une couche de masque dur et une couche d'arrêt de polissage de l'excès de métal ou d'alliage métallique, caractérisé en ce qu'au moins l'une desdites couches de matériau diélectrique d'interface est en SiCH.
Selon une variante de mise en #uvre, le procédé comprend les étapes suivantes : - dépôt d'une première couche barrière de diffusion du métal ou de l'alliage métallique sur ladite face à connecter ; - dépôt d'une première couche de matériau diélectrique sur la première couche barrière de diffusion ; - dépôt d'une couche de masque dur sur la première couche de matériau diélectrique ; - gravure de la couche de masque dur pour obtenir une ouverture en vis-à-vis de chaque contact électrique à connecter sur ladite face ; - dépôt d'une deuxième couche de matériau diélectrique sur la couche de masque dur gravée ; - dépôt d'une couche d'arrêt de polissage sur la deuxième couche de matériau diélectrique ; - gravure de la couche d'arrêt de polissage, de la deuxième couche de matériau diélectrique et, au travers de ladite ouverture de masque dur, de la première couche de matériau diélectrique et de la première couche barrière de diffusion pour obtenir l'emplacement d'au moins une ligne d'interconnexion jusqu'au niveau du masque dur et l'emplacement d'une via de liaison jusqu'au contact électrique ; _ dépôt d'une couche de métal ou d'alliage métallique sur l'empilement desdites couches gravées pour fournir ladite via et ladite ligne d'interconnexion ; - dépôt, sur lesdites couches gravées, d'une deuxième couche barrière de diffusion du métal ou de l'alliage métallique dans les couches de matériau diélectrique ; - polissage mécano-chimique du métal ou de l'alliage métallique jusqu'à atteindre ladite couche d'arrêt de polissage du métal ou de l'alliage métallique.
Le dépôt de la deuxième couche barrière a pour rôle principal de limiter la diffusion de métal dans le diélectrique. Cette deuxième couche barrière a aussi pour rôle de favoriser l'adhérence dans le trou ou dans la ligne. Une telle couche barrière peut être réalisée en nitrure métallique, par exemple en TiN ou TaN.
Avantageusement, le SiCH est déposé sous forme amorphe.
Au moins une couche de matériau diélectrique déposée pour recevoir lesdites interconnexions peut être en polymère à faible constante diélectrique. Ce polymère peut choisi parmi les polymères aromatiques thermostables suivants 0 (5 SiLK , FLARE et VELOXO.
Avantageusement, l'étape de dépôt d'une couche de métal ou d'alliage métallique est constituée par le dépôt d'une couche d'un matériau choisi parmi le cuivre, un alliage comprenant du cuivre, l'aluminium, le tungstène et l'argent.
L'invention a aussi pour objet un dispositif micro-électronique pourvu d'un niveau d'interconnexion de type Damascène sur une face à connecter, les interconnexions étant en métal ou en alliage métallique, le niveau d'interconnexion comprenant au moins une couche de matériau diélectrique sur ladite face à connecter pour recevoir les interconnexions, et au moins une couche d'un matériau diélectrique d'interface choisie parmi une couche barrière de diffusion du métal ou de l'alliage métallique, une couche de masque dur et une couche d'arrêt de polissage de l'excès de métal ou d'alliage métallique, caractérisé en ce qu'au moins l'une desdites couches de matériau diélectriques d'interface est en SiCH.
Selon une variante de réalisation, le dispositif est caractérisé en ce que : - il comprend, en superposition sur ladite face à connecter, une première couche barrière de diffusion du métal ou de l'alliage métallique, une première couche de matériau diélectrique, une couche de masque dur, une deuxième couche de matériau diélectrique et une couche d'arrêt de polissage ; - une interconnexion comprend une ligne d'interconnexion reposant sur le masque dur et dont l'emplacement est défini dans la deuxième couche de matériau diélectrique et dans la couche d'arrêt de polissage, et une via reliant la ligne d'interconnexion à un contact électrique à connecter sur ladite face et dont l'emplacement est défini dans le masque dur, la première couche de matériau diélectrique et ladite première couche barrière de diffusion du métal ou en alliage métallique ; - une deuxième couche barrière de diffusion du métal ou de l'alliage métallique dans les couches de matériau diélectrique enveloppe ladite interconnexion dans le niveau d'interconnexion. Brève description du dessin L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée du dessin annexé, déjà commenté, qui représente un niveau d'interconnexion de type double Damascène.
Description détaillée d'un mode de réalisation de l'invention Comme il a été dit plus haut, le SiCH allie l'ensemble des qualités requises pour réaliser une bonne couche d'interface.
Le tableau I ci-dessous compare le SiCH à d'autres matériaux diélectriques utilisés couramment en micro-électronique. Les signes + et -, et leur nombre, indiquent respectivement leurs propriétés plus ou moins bonnes.
Propriétés Matériaux Si02 Si3N4 SiON SiCH Constante Diélectrique 4,3 8 6,5 5,5 Sélectivité gravure 0 ++ + ... fluorée/Si02 Résistance à l'abrasion/Cu + ++ + ... Diffusion Cu ++ Tableau I Le tableau I montre que SiO#> est celui qui possède la plus faible constante diélectrique. Cependant, sa résistance à l'abrasion par rapport au cuivre est passable et il ne convient pas pour empêcher la diffusion du cuivre.
Si3N4 possède de bonnes propriétés de sélectivité à la gravure fluorée par rapport à Si02, mais sa constante diélectrique est trop élevée.
SiON ne possède aucun avantage particulier. En outre, il ne convient pas pour empêcher la diffusion du cuivre.
SiCH présente une très bonne sélectivité à la gravure fluorée par rapport à Si02, une très bonne résistance à l'abrasion par rapport au cuivre et constitue un très bon obstacle à la diffusion du cuivre. Sa constante diélectrique, bien qu'étant plus élevée que celle de Si02, est tout à fait acceptable.
6) Calculer l'entier f1=c-i modulo r.
7) Obtenir le message ml à partir de f1 et vérifier que fl=R(ml). Si oui, la signature du message m est valide. Sinon, la signature n'est pas valide.
Le procédé précédemment décrit permet donc d'obtenir un schéma de signature électronique dont la sécurité est basée sur la difficulté du logarithme discret et permettant la reconstitution partielle du message. L'intérêt d'un tel schéma est de diminuer la taille totale de la signature et du message à transmettre sans toutefois imposer de contrainte de taille à ce message.
L'invention consiste également en 2 techniques générales permettant de minimiser la taille totale de la signature et du message à transmettre. La première technique consiste à inclure une partie du message à l'intérieur de la signature en choisissant convenablement les données aléatoires utilisées lors de la génération de la signature. La deuxième technique consiste à supprimer une partie des octets représentant la signature, la reconstitution complète de la signature s'effectuant durant la phase de vérification.
Le troisième procédé de l'invention consiste en une amélioration du schéma de signature de Nyberg-Rueppel rappelé précédemment, et consiste à inclure une partie du message de taille t octets dans l'entier d défini précédemment, t étant un entier petit. Dans ce procédé, les t octets de poids faible de l'entier d contiennent t octets du message. Le troisième procédé de l'invention permet donc d'augmenter de t octets la taille du message à signer par rapport au schéma de signature de Nyberg-Rueppel décrit précédemment. Le troisième procédé utilise une fonction de redondance R, une courbe elliptique formant une structure de groupe dont l'élément zéro est noté O et un point G de la courbe, lequel point G est générateur d'un sous-groupe d'ordre un nombre premier r. La clé privée est un entier positif s inférieur à r et la clé publique est le point W=s.G. Le procédé de génération de la signature d'un message m comporte les 5 étapes suivantes: 1) Enlever les t octets de poids faible du message m et mémoriser le résultat dans m'. Calculer f=R(m').
2) Générer un nombre aléatoire u compris entre 1 et r-1 et calculer V=u.G.
3) Associer au point V un entier i et calculer c=i+f modulo r. Retourner à l'étape 1) si c=0.
4) Calculer l'entier d=u-s*c modulo r. Si d n'est pas égal à m modulo 2Bt retourner à l'étape 2).