REVENDICATIONS 1. Circuit de sortie caractérisé en ce qu'il comprend un circuit de sortie de signal de séquencement (31) produisant un signal de séquencement un circuit de retard (33) recevant ledit signal de séquencement délivré par ledit circuit de sortie de signal de séquencement (31) et générant un premier signal de retard obtenu en retardant ledit signal de séquencement pendant une durée prédéterminée ; et des moyens de sortie (200) recevant ledit signal de séquencement délivré par ledit circuit de sortie de signal de séquencement (31), et délivrant en sortie un signal pour activer l'utilisation d'un bus lorsque ledit signal de séquencement est validé et un signal pour désactiver l'utilisation dudit bus lorsque ledit signal de retard est validé. 2. Circuit de sortie selon la revendication 1, caractérisé en ce que ladite période prédéterminée est plus courte qu'une période de cycle de bus dans ledit bus. 3. Circuit de sortie selon la revendication 1, caractérisé en ce que lesdits moyens de sortie (200) activent l'utilisation dudit bus dès que commence chaque cycle de bus, et désactivent l'utilisation dudit bus avant que le cycle de bus suivant commence. 4. Circuit de sortie selon la revendication 1, caractérisé en ce qu'il comprend en outre un circuit différentiel recevant ledit premier signal de retard depuis ledit circuit de retard (33), différenciant ledit premier signal de retard pour produire un signal de retard différencié et délivrer ledit signal de retard différencié en remplacement dudit premier signal de retard, auxdits moyens de sortie (200). 5. Circuit de sortie selon la revendication 1, caractérisé en ce que lesdits moyens de sortie comprennent une borne de sortie connectée audit bus un premier transistor ayant une première grille de commande et étant connecté entre ladite borne de sortie et une première borne d'alimentation provenant d'une première source d'alimentation ; un deuxième transistor ayant une deuxième grille de commande et étant connecté entre ladite borne de sortie et une deuxième borne d'alimentation provenant d'une deuxième source d'alimentation ; et un circuit logique délivrant un premier signal de commande à ladite première grille de commande dudit premier transistor conformément audit signal de séquencement et audit signal de retard, et délivrant un deuxième signal de commande à ladite deuxième grille de commande dudit deuxième transistor conformément audit signal de séquencement et audit signal de retard. 6. Circuit de sortie selon la revendication 5, caractérisé en ce que ledit circuit logique s'arrête de délivrer en sortie lesdits premier et deuxième signaux de commande de façon que, aucun chemin de courant ne soit établi entre ladite première borne d'alimentation et ladite borne de sortie ou entre ladite deuxième borne d'alimentation et ladite borne de sortie pendant une durée comprise entre la fin de ladite durée prédéterminée et le début du cycle de bus suivant. 7. Circuit de sortie caractérisé en ce qu'il comprend un circuit de sortie de signal de séquencement (31) délivrant un signal de séquencement un premier circuit de retard (33) recevant ledit signal de séquencement et générant un premier signal de retard en retardant ledit signal de séquencement pendant une première période prédéterminée un deuxième circuit de retard recevant ledit premier signal de retard et générant un deuxième signal de retard en retardant ledit premier signal de retard pendant une deuxième durée prédéterminée ; et des moyens de sortie (200) recevant ledit signal de séquencement, ledit premier signal de retard et ledit deuxième signal de retard et délivrant progressivement en sortie un signal pour désactiver l'utilisation dudit bus lorsque lesdits premier et deuxième signaux de retard sont validés à leur tour. 8. Circuit de sortie selon la revendication 7, caractérisé en ce que la somme de ladite première période prédéterminée et de ladite deuxième période prédéterminée est inférieure audit cycle de bus. 9. Circuit de sortie selon la revendication 7, caractérisé en ce que lesdits moyens de sortie comprennent un premier circuit de tampon délivrant en sortie un premier signal désactivant l'utilisation dudit bus lorsque lesdits premiers signaux de retard sont validés, et un deuxième circuit de tampon délivrant en sortie un deuxième signal désactivant l'utilisation dudit bus lorsque lesdits deuxièmes signaux de retard sont validés. 10. Circuit de sortie selon la revendication 9, caractérisé en ce que les sorties desdits premier et deuxième circuits de tampon sont couplés. 11. Circuit de sortie selon la revendication 7, caractérisé en ce que lesdits moyens de sortie comprennent une pluralité de circuits de commande constituant chacun un premier chemin de courant entre la première borne d'alimentation et la borne de sortie ; un circuit de commande coupant à son tour lesdits premiers chemins de courant constitués par ladite pluralité de circuits de commande pendant une durée comprise entre la fin de ladite période prédéterminée et le début du cycle de bus suivant. 12. Circuit de sortie caractérisé en ce qu'il comprend un circuit de sortie de signal de séquencement (31) délivrant un signal de séquencement ; un premier circuit de retard (33) recevant ledit signal de séquencement et générant un premier signal de retard en retardant ledit signal de séquencement pendant une première période prédéterminée ; un deuxième circuit de retard recevant ledit signal de séquencement et générant un deuxième signal de retard en retardant ledit signal de séquencement pendant une deuxième période prédéterminée qui est supérieure à ladite première période prédéterminée ; et des moyens de sortie (200) recevant ledit signal de séquencement, ledit premier signal de retard et ledit deuxième signal de retard et délivrant progressivement en sortie un signal pour désactiver l'utilisation dudit bus lorsque lesdits premier et deuxième signaux de retard sont validés à leur tour. 13. Circuit de sortie selon la revendication 12, caractérisé en ce que ladite deuxième période prédéterminée est plus courte que ledit cycle de bus. 14. Circuit de sortie selon la revendication 12, caractérisé en ce que lesdits moyens de sortie comprennent un premier circuit de tampon délivrant en sortie un premier signal pour désactiver l'utilisation dudit bus lorsque lesdits premiers signaux de retard sont validés, et un deuxième circuit de tampon délivrant en sortie un deuxième signal désactivant l'utilisation dudit bus lorsque lesdits deuxièmes signaux de retard sont validés. 15. Circuit de sortie selon la revendication 14, caractérisé en ce que les sorties desdits premier et deuxième circuits de tampon sont couplés. 16. Circuit de sortie selon la revendication 12, caractérisé en ce que lesdits moyens de sortie comprennent une pluralité de circuits de commande constituant chacun un premier chemin de courant entre la première borne d'alimentation et la borne de sortie ; un circuit de commande coupant à son tour lesdits premiers chemins de courant constitués par ladite pluralité de circuits de commande pendant une durée comprise entre la fin de ladite période prédéterminée et le début du cycle de bus suivant. 17. Circuit de sortie caractérisé en ce qu'il comprend un circuit de retard (33) recevant un signal d'entrée et délivrant un signal de retard en retardant ledit signal d'entrée pendant une période prédéterminée ; et un circuit de tampon recevant ledit signal d'entrée et ledit signal de retard et modifiant un état de bus, conformément audit signal d'entrée et audit signal de retard, dans un état défini pendant ladite période prédéterminée à partir du début d'un cycle et un état indéfini pendant une période comprise entre la fin de ladite période prédéterminée et le début du cycle suivant.