REVENDICATIONS 1. Point mémoire insensible aux perturbations en gendrées par l'impact de particules ionisées, comportant deux entrées indépendantes recevant des signaux logiques d'entrée synchrones et une sortie, caractérisé en ce qu'il comprend, alimentées entre une tension d'alimentation et une tension de référence - une première branche inverseuse formée par un premier et un deuxième transistor MOS, de type de conduc- tion opposé, connectés en série drain/drain, l'électrode de grille de l'un desdits transistors MOS étant connectée à l'une des entrées indépendantes, et - une deuxième branche inverseuse, formée par un premier et un deuxième transistor MOS, de type de conduc- tion opposé, connectés en série drain/drain, l'électrode de grille de l'un desdits transistors MOS, de type de con- duction opposé à celui de la première branche dont l'élec trode de grille est connectée à l'une des entrées indépendantes, étant connectée à l'autre entrée indépen dante, le point de jonction drain/drain des transistors MOS de la première branche inverseuse étant connecté à l'électrode de grille de l'autre transistor MOS de la deuxième branche inverseuse, et le point de jonction drain/drain des transistors MOS de la deuxième branche in- verseuse, délivrant le signal de sortie, étant connecté en contre-réaction à la grille de l'autre transistor MOS de la première branche inverseuse, ce qui permet de supprimer la propagation de toute perturbation engendrée par l'im pact d'un ion lourd au voisinage d'un des transistors MOS de ce point mémoire. 2. Point mémoire selon la revendication 1, carac térisé en ce que le deuxième transistor MOS de la première branche inverseuse dont l'électrode de grille est reliée à l'une des entrées indépendantes est un transistor NMOS et en ce que le premier transistor MOS de la deuxième branche inverseuse dont l'électrode de grille est reliée à l'autre entrée indépendante est un transistor PMOS, le premier transistor MOS de la première branche inverseuse et le deuxième transistor MOS de la deuxième branche inverseuse étant formés par un transistor PMOS et NMOS respective ment. 3. Point mémoire selon la revendication 1, carac térisé en ce que le premier transistor MOS de la première branche inverseuse dont l'électrode de grille est reliée à l'une des entrées indépendantes est un transistor PMOS et en ce que le deuxième transistor MOS de la deuxième bran che inverseuse dont l'électrode de grille est reliée à l'autre entrée indépendante est un transistor NMOS, le deuxième transistor MOS de la première branche inverseuse et le premier transistor MOS de la deuxième inverseuse étant formés par un transistor NMOS et PMOS respective ment. 4. Point mémoire selon l'une des revendications 1 à 3, caractérisé en ce que l'une au moins des première et deuxième branches inverseuses comporte en outre un tran sistor MOS auxiliaire de même type de conduction que le premier, respectivement le deuxième transistor MOS, con necté en série drain/source avec ce dernier, et dont l'électrode de grille est connectée en parallèle avec l'électrode de grille du transistor MOS de type de conduc- tion opposé à la même branche inverseuse, ce qui permet de renforcer l'insensibilité dudit point mémoire à l'impact des particules ionisantes. 5. Cellule mémoire insensible aux perturbations engendrées par l'impact de particules ionisées, caractéri sée en ce que qu'elle comprend - un premier point mémoire selon l'une des reven dications 1 à 4 ; - un deuxième point mémoire selon l'une des reven dications 1 à 4, identique au premier point mémoire, la sortie du premier, respectivement du deuxième point mé moire étant connectée à l'entrée indépendante reliée à l'électrode de grille du transistor MOS de la première branche inverseuse du deuxième, respectivement du premier point mémoire, et la jonction drain/drain des transistors MOS de la première branche inverseuse du premier respecti vement du deuxième point mémoire étant connectée à l'en trée indépendante reliée à l'électrode de grille du transistor MOS de la deuxième branche inverseuse du deuxième, respectivement du premier point mémoire, l'état initial du premier, respectivement du deuxième point mé moire étant, en présence de perturbation, régénéré par l'intermédiaire du deuxième respectivement du premier point mémoire. 6. Cellule mémoire selon la revendication 5, ca ractérisée en ce qu'elle comporte en outre des moyens d'écriture d'un état logique à mémoriser au niveau du pre mier et du deuxième point mémoire, lesdits moyens d'écri ture comportant au moins: - un premier inverseur recevant le signal d'hor loge et délivrant un signal d'horloge inversé ; - un deuxième inverseur recevant ledit état logi que à mémoriser et délivrant un état logique inversé ; - une première et une deuxième porte, pilotées par ledit signal d'horloge et par ledit signal d'horloge in versé, lesdites première et deuxième portes recevant sur une entrée ledit état logique à mémoriser inversé et déli vrant cet état logique à mémoriser inversé à l'entrée in dépendante reliée à l'électrode de grille du premier transistor MOS de la deuxième branche inverseuse du pre mier, respectivement du deuxième point mémoire. 7. Cellule mémoire selon l'une des revendications 5 ou 6, caractérisé en ce que la première branche inver- seuse du premier et du deuxième point mémoire comportent en outre un transistor MOS tampon connecté en série drain/source avec le premier, respectivement le deuxième transistor MOS constitutif de cette première branche in- verseuse, et de même type de conduction que ce dernier, l'électrode de grille du transistor MOS tampon en série avec le premier transistor MOS recevant ledit signal d'horloge inversé et l'électrode de grille du transistor MOS tampon en série avec le deuxième transistor MOS rece vant ledit signal d'horloge, ce qui permet de découpler lesdites première et deuxième portes des premier et deuxième transistors MOS de chaque première branche inver- seuse.