REVENDICATIONS 1. Circuit de régulation (REG) d'un circuit de pompe de charges négatives (PCN) dont la tension de sortie (VF) oscille entre un niveau bas plus négatif (VFb) et un niveau haut moins négatif (VFh), le dit circuit de régulation comprenant des moyens (COMP) pour détecter des conditions d'arrêt de la pompe correspondant à une consommation minimale du circuit de pompe et permettant, à partir de ces conditions d'arrêt, une fourniture rapide du niveau bas de ladite tension de sortie (VF), et un circuit logique (LREG) pour arrêter la pompe tant que ces dites conditions d'arrêt sont détectées. 2. Circuit de régulation selon la revendication 1, appliqué à un circuit de pompe de charges négatives (PCN) comprenant au moins deux étages, caractérisé en ce que les moyens de détection comprennent un circuit de comparaison (COMP1) avec un étage de détection d'un seuil de référence (Vs) recevant en entrée le signal de sortie (V2) de l'avant dernier étage, ledit circuit de comparaison délivrant en sortie un signal de comparaison (VK) dont le niveau actif indique que le dit signal de sortie (V2) est inférieur au seuil de référence (Vs). 3. Circuit de régulation selon la revendication 1 pour un circuit de pompe de charges négatives (PCN) comprenant un ou plusieurs étages, caractérisé en ce que les moyens de détection comprennent un circuit de comparaison (COMP2) avec un étage de détection d'un seuil de référence (Vs) recevant en entrée le signal de sortie (VF) du circuit de pompe et délivrant en sortie un signal de détection (Sdet) dont le niveau actif indique que le dit signal de sortie (VF) est inférieur au dit seuil de référence (Vs), cette sortie de détection (Sdet) pouvant être appliquée en entrée d'un étage d'échantillonnage (CR) pour ne prendre en compte la détection que dans une phase de fonctionnement du circuit de pompe dans laquelle le signal de sortie (VF) du circuit est à son niveau haut (VFh), ledit étage d'échantillonnage délivrant en sortie un signal de détection échantillonné (Vdet). 4. Circuit de régulation selon la revendication 3 caractérisé en ce que, dans un circuit de pompe (PCN) pour lequel le niveau haut (VFh) de la tension de sortie (VF) est positif, le circuit de comparaison (COMP2) comprend en outre un étage de démarrage recevant en entrée la tension de sortie (VF) du circuit de pompe (PCN) et délivrant en sortie un signal de validation (SVAL) pour empêcher la transmission du signal de détection échantillonné (Vdet) vers le circuit logique (LREG2) tant que la tension de sortie (VF) n'est pas passée par un niveau négatif. 5. Circuit de régulation selon l'une quelconque des revendications précédentes, caractérisé en ce que le circuit logique de régulation (LREG1, LREG2) reçoit en entrée le signal de comparaison (VK), ainsi qu'un signal d'horloge (CLKIN) d'entrée du dispositif (DPC) et un signal de commande externe (ON) et fournit en sortie le signal d'horloge (CLKR) du circuit de pompe, le signal d'horloge d'entrée (CLKIN) du dispositif (DPC) étant transmis sur le signal d'horloge de sortie (CLKR), à chaque fois que le signal de commande externe (ON) est activé, pour permettre la fourniture du niveau bas de la tension de sortie (VF) vers une application et la transmission dudit signal d'horloge d'entrée (CLKIN) sur le signal d'horloge (CLKR) du circuit de pompe étant fonction de la détection ou non des conditions d'arrêt quand le signal de commande externe (ON) n'est pas activé. 6. Circuit de régulation selon la revendication 5, caractérisé en ce qu'une commande de mise en veille (Sleep) est en outre appliquée sur le circuit logique et le circuit de comparaison, pour forcer le signal de comparaison et le signal d'horloge du circuit de pompe à un état déterminé pour empêcher le circuit de pompe et le circuit de comparaison de consommer.