REVENDICATIONS 1. Contrôleur d'entrées-sorties destiné à coopérer avec une unité centrale (UC) d'un calculateur qui communique avec des équipements électroniques (EQ) périphériques, relié d'une part à l'unité centrale (UC) et d'autre part aux équipements électroniques (EQ) périphériques, caractérisé en ce que la liaison avec l'unité centrale (UC) est réalisée avec une ligne série d'entrée (Ise) et au moins une ligne série de sortie (Issi, lss2) et en ce qu'il reçoit des instructions d'un premier type (C04) en provenance de l'unité centrale (UC) et des instructions d'au moins un deuxième type (COi, C02, C03) stockées dans une mémoire (PROM) extérieure à l'unité centrale qu'il traite à l'aide d'un dispositif séquenceur (SEQ) qui alloue des tranches de temps aux instructions selon leur type. 2. Contrôleur d'entrées-sorties selon la revendication 1, caractérisé en ce que certaines instructions d'un ou plusieurs types (COi, C03) en provenance de la mémoire (PROM) sont des pseudo-instructions formées de listes de valeurs analogiques, stockées dans la mémoire (PROM), les types différents correspondant à des listes de valeurs de natures différentes. 3. Contrôleur d'entrées-sorties selon la revendication 1, caractérisé en ce que certaines instructions en provenance de la mémoire (PROM) forment des séquences exécutées après réception d'une instruction de synchronisation. 4. Contrôleur d'entrées-sorties selon l'une des revendications 1 à 3, caractérisé en ce que le dispositif séquenceur (SEQ) alloue des tranches de temps égales pour le traitement successif de chacun des types d'instructions, puis s'octroie un intervalle de temps sans traitement, éventuellement nul, avant de recommencer le traitement. 5. Contrôleur d'entrées-sorties selon l'une des revendications 1 à 3, caractérisé en ce que le dispositif séquenceur (SEQ) alloue des tranches de temps égales au traitement des instructions selon leur type, chaque type d'instructions étant affecté d'une période d'occurrence, le premier type d'instructions (CO1) traité possédant la période la plus petite, cette période étant dite de référence, et une phase dite de référence, les autre types d'instructions (C02, C03, C04) possédant une contrainte de phase par rapport à la phase de référence, ces autres types d'instructions étant traités avec un rang fonction de l'ordre croissant de leur contrainte de phase, leur période étant un multiple de la période de la référence. 6. Contrôleur d'entrées-sorties selon la revendication 5, caractérisé en ce que la phase de référence est choisie par convention nulle. 7. Contrôleur d'entrées-sorties selon l'une des revendications 5 ou 6, caractérisé en ce que la période de référence est un multiple d'une durée, dite période de base, qui correspond au temps d'accès à une instruction dans la mémoire (PROM) 8. Contrôleur d'entrées-sorties selon l'une des revendications 5 à 7, caractérisé en ce que la contrainte de phase du second type d'instructions (C02) traité est exprimée par un incrément de phase par rapport à la phase de référence. 9. Contrôleur d'entrées-sorties selon l'une des revendications 5 à 8, caractérisé en ce que la contrainte de phase des types d'instructions de rang supérieur à deux est exprimée par un incrément de phase par rapport à la contrainte de phase du type d'instructions traité au rang précédant. 10. Contrôleur d'entrées-sorties selon l'une des revendications 5 à 9, caractérisé en ce que le dispositif séquenceur (SEQ) comporte: - un dispositif (CPH) délivrant une phase dite courante à partir d'une horloge de base (hb) dont la période correspond au temps d'accès à une instruction dans la mémoire (PROM), - un premier diviseur (DO) de l'horloge de base (hb) recevant en plus de l'horloge de base (hb), la valeur (aaa) de la période de référence et qui génère des impulsions ayant la période de référence et la phase de référence; - un ensemble pré diviseur (PD1, PD2, PD3), diviseur (Dl, D2, D3) associé respectivement à chacun des autres types d'instructions (C02, C03, C04) à traiter, recevant l'horloge de base (hb) et la période de référence, chaque pré diviseur (PD1, PD2, PD3) recevant la valeur de la période de référence et un signal de démarrage issu de la comparaison entre la contrainte de phase du type d'instructions associé et la phase courante, et générant, vers le diviseur (D1, D2, D3) du même ensemble que lui, un signal de période égale à la période de référence et phasé selon la contrainte de phase du type d'instructions associé chaque diviseur (D1, D2, D3) générant des impulsions ayant la période et la contrainte de phase du type d'instructions associé. 11. Contrôleur d'entrées-sorties selon la revendication 10, caractérisé en ce que le dispositif délivrant la phase courante (CPH) est un compteur à saturation recevant l'horloge de base (hb). 12. Contrôleur d'entrées-sorties selon la revendication 11, caractérisé en ce que le compteur à saturation est remis à zéro lors d'un ré enclenchement du contrôleur d'entées-sorties ou par un signal délivré par un dispositif de recalage (REC). 13. Contrôleur d'entrées-sorties selon l'une des revendications 10 à 12, caractérisé en ce que chaque pré diviseur (PD1, PD2, PD3) est associé à un comparateur (Ci, C2, C3) qui lui délivre le signal de démarrage, chaque comparateur recevant la phase courante et la contrainte de phase, par rapport à la phase de référence, du type d'instructions associe. 14. Contrôleur d'entrées-sorties selon la revendication 13, caractérisé en ce que le premier comparateur (Ci) reçoit directement la valeur (bbb) de l'incrément de phase du second type d'instructions par rapport à la phase de référence. 1 5. Contrôleur d'entrées-sorties selon l'une des revendications 13 ou 14, caractérisé en ce que les autres comparateurs (C2, C3) sont associés chacun à un additionneur (Al, A2), chaque additionneur délivrant la contrainte de phase, par rapport à la phase de référence, du type d'instructions associé, et recevant la contrainte de phase du type d'instructions traité avec le rang précédent et la valeur de 'incrément de phase par rapport à la dite contrainte. 16. Contrôleur d'entrées-sorties selon l'une des revendications 1 à 15, caractérisé en ce qu'une instruction autre qu'une pseudo-instruction comporte trente-deux bits parmi lesquels un code sur au plus huit bits et un paramètre sur au plus vingt et un bits. 17. Contrôleur d'entrées-sorties selon la revendication 16, caractérisé en ce que les valeurs des périodes d'occurrence et des contraintes de phase des différents types d'instructions sont codées dans le paramètre d'une ou plusieurs instructions de chargement. i 8. Contrôleur d'entrées-sorties selon l'une des revendications 1 à 17, caractérisé en ce qu'il comporte un dispositif d'analyse de code (DAC) qui décode les codes des instructions. 19. Contrôleur d'entrées-sorties selon l'une des revendications 2 à 18, caractérisé en ce qu'une pseudo-instruction est exécutée sous le contrôle d'une instruction d'activation. 20. Contrôleur d'entrées-sorties selon l'une des revendications 2 à 19, caractérisé en ce qu'une pseudo-instruction comporte sur trente-deux bits une liste de valeurs analogiques qui sont codées sous forme d'incréments. 21. Contrôleur d'entrées-sorties selon l'une des revendications 2 à 20, caractérisé en ce qu'une pseudo-instruction comporte sur trente deux bits une liste de valeurs analogiques qui sont codées sous forme de valeurs absolues. 22. Contrôleur d'entrées-sorties selon l'une des revendications 2 à 21, caractérisé en ce qu'il comporte des moyens de pilotage (SP) des pseudo-Instructions qui reçoivent les instructions d'activation, qui conservent les codes des instructions d'activation et se chargent de l'accès à la mémoire (PROM) via un pointeur d'accès (POIN). 23. Contrôleur d'entrées-sorties selon la revendication 22, caractérisé en ce que le dispositif d'analyse de code (DAC) reçoit les pseudo-instructions et les codes des instructions d'activation des moyens de pilotage (SP) des pseudo-instructions. 24. Contrôleur d'entrées-sorties selon l'une des revendications 1 23, caractérisé en ce qu'il comporte des moyens de gestion (MG) de la mémoire (PROM) avec un bloc tampon (BT) piloté par le dispositif séquenceur (SEO). 25. Contrôleur d'entrées-sorties selon la revendication 24, caractérisé en ce que le bloc tampon (BT) est piloté par les moyens de pilotage (SP) des pseudo-instructions. 26. Contrôleur d'entrées-sorties selon l'une des revcndications 24 ou 25, caractérisé en ce que les moyens de gestion (MG) de a mémoire (PROM) comportent un dispositif séquenceur (SEQP) de téléchargement de la mémoire (PROM). 27. Contrôleur d'entrées-sorties selon l'une des revendications 18 à 26, caractérisé en ce que le dispositif d'analyse de code (DAC) comporte un dispositif de décodage d'instruction (DEC) et au moins un bloc de sécurité (SCC). 28. Contrôleur d'entrées-sorties selon l'une des revendications 18 à 27, caractérisé en ce qu'il comporte un dispositif de stockage des anomalies (ST) rencontres par le dispositif d'analyse de code (DAC). 29. Contrôleur d'entrées-sorties selon l'une des revendications 1 à 28, caractérisé en ce qu'il comporte au moins un dispositif d'interface (Dl) avec les équipements électroniques (EQ) périphériques, relié aux équipements électroniques (EQ) périphériques par au moins une voie d'interface (VP1) bidirectionnelle susceptible d'être configurée notamment en bus parallèle, liaison véhiculant des booléens, liaison série, liaison avec codeur optique. 30. Contrôleur d'entrées-sorties selon l'une des revendications i à 29, caractérisé en ce qu'il comporte un dispositif d'interface (DIP) avec l'unité centrale (UC), relié à l'unité centrale (UC) par les lignes d'entrée (Ise) et de sortie (Issi, lss2).